Partition Merge report for DE10_LITE_D8M_VIP
Wed May 19 22:11:28 2021
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge DSP Block Usage Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Wed May 19 22:11:28 2021       ;
; Quartus Prime Version              ; 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Revision Name                      ; DE10_LITE_D8M_VIP                           ;
; Top-level Entity Name              ; DE10_LITE_D8M_VIP                           ;
; Family                             ; MAX 10                                      ;
; Total logic elements               ; 13,122                                      ;
;     Total combinational functions  ; 10,064                                      ;
;     Dedicated logic registers      ; 7,515                                       ;
; Total registers                    ; 7515                                        ;
; Total pins                         ; 171                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 1,093,944                                   ;
; Embedded Multiplier 9-bit elements ; 6                                           ;
; Total PLLs                         ; 1                                           ;
; UFM blocks                         ; 0                                           ;
; ADC blocks                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; Source File            ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                            ;
+----------------------------------------------------------------+--------------+-----------+--------------------------------+-------------------+----------------------------------------------------------------+---------+
; Name                                                           ; Type         ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                              ; Details ;
+----------------------------------------------------------------+--------------+-----------+--------------------------------+-------------------+----------------------------------------------------------------+---------+
; MAX10_CLK1_50                                                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; MAX10_CLK1_50                                                  ; N/A     ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|ready     ; post-fitting ; connected ; Top                            ; post-synthesis    ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|ready     ; N/A     ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|ready     ; post-fitting ; connected ; Top                            ; post-synthesis    ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|ready     ; N/A     ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|state.000 ; post-fitting ; connected ; Top                            ; post-synthesis    ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|state.000 ; N/A     ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|state.000 ; post-fitting ; connected ; Top                            ; post-synthesis    ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|state.000 ; N/A     ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|state.001 ; post-fitting ; connected ; Top                            ; post-synthesis    ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|state.001 ; N/A     ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|state.001 ; post-fitting ; connected ; Top                            ; post-synthesis    ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|state.001 ; N/A     ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|state.010 ; post-fitting ; connected ; Top                            ; post-synthesis    ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|state.010 ; N/A     ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|state.010 ; post-fitting ; connected ; Top                            ; post-synthesis    ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|state.010 ; N/A     ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|state.011 ; post-fitting ; connected ; Top                            ; post-synthesis    ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|state.011 ; N/A     ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|state.011 ; post-fitting ; connected ; Top                            ; post-synthesis    ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|state.011 ; N/A     ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|state.111 ; post-fitting ; connected ; Top                            ; post-synthesis    ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|state.111 ; N/A     ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|state.111 ; post-fitting ; connected ; Top                            ; post-synthesis    ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|state.111 ; N/A     ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|valid     ; post-fitting ; connected ; Top                            ; post-synthesis    ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|valid     ; N/A     ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|valid     ; post-fitting ; connected ; Top                            ; post-synthesis    ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb2hsv|valid     ; N/A     ;
; auto_signaltap_0|gnd                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                            ; N/A     ;
; auto_signaltap_0|gnd                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                            ; N/A     ;
; auto_signaltap_0|gnd                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                            ; N/A     ;
; auto_signaltap_0|gnd                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                            ; N/A     ;
; auto_signaltap_0|gnd                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                            ; N/A     ;
; auto_signaltap_0|gnd                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                            ; N/A     ;
; auto_signaltap_0|gnd                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                            ; N/A     ;
; auto_signaltap_0|gnd                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                            ; N/A     ;
; auto_signaltap_0|gnd                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                            ; N/A     ;
; auto_signaltap_0|gnd                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                            ; N/A     ;
; auto_signaltap_0|gnd                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                            ; N/A     ;
; auto_signaltap_0|gnd                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                            ; N/A     ;
; auto_signaltap_0|gnd                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                            ; N/A     ;
; auto_signaltap_0|gnd                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                            ; N/A     ;
; auto_signaltap_0|gnd                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                            ; N/A     ;
; auto_signaltap_0|vcc                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                            ; N/A     ;
; auto_signaltap_0|vcc                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                            ; N/A     ;
; auto_signaltap_0|vcc                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                            ; N/A     ;
; auto_signaltap_0|vcc                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                            ; N/A     ;
; auto_signaltap_0|vcc                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                            ; N/A     ;
; auto_signaltap_0|vcc                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                            ; N/A     ;
; auto_signaltap_0|vcc                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                            ; N/A     ;
; auto_signaltap_0|vcc                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                            ; N/A     ;
; auto_signaltap_0|vcc                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                            ; N/A     ;
; auto_signaltap_0|vcc                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                            ; N/A     ;
; auto_signaltap_0|vcc                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                            ; N/A     ;
; auto_signaltap_0|vcc                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                            ; N/A     ;
; auto_signaltap_0|vcc                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                            ; N/A     ;
; auto_signaltap_0|vcc                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                            ; N/A     ;
; auto_signaltap_0|vcc                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                            ; N/A     ;
; auto_signaltap_0|vcc                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                            ; N/A     ;
; auto_signaltap_0|vcc                                           ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                            ; N/A     ;
+----------------------------------------------------------------+--------------+-----------+--------------------------------+-------------------+----------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                                       ;
+---------------------------------------------+---------+---------------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top     ; pzdyqx:nabboc ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------+---------------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 12263   ; 131           ; 233              ; 495                            ; 0                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
; Total combinational functions               ; 9412    ; 128           ; 212              ; 312                            ; 0                              ;
; Logic element usage by number of LUT inputs ;         ;               ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 4100    ; 60            ; 98               ; 127                            ; 0                              ;
;     -- 3 input functions                    ; 3136    ; 19            ; 69               ; 92                             ; 0                              ;
;     -- <=2 input functions                  ; 2176    ; 49            ; 45               ; 93                             ; 0                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
; Logic elements by mode                      ;         ;               ;                  ;                                ;                                ;
;     -- normal mode                          ; 7529    ; 123           ; 203              ; 248                            ; 0                              ;
;     -- arithmetic mode                      ; 1883    ; 5             ; 9                ; 64                             ; 0                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
; Total registers                             ; 6944    ; 73            ; 119              ; 379                            ; 0                              ;
;     -- Dedicated logic registers            ; 6944    ; 73            ; 119              ; 379                            ; 0                              ;
;     -- I/O registers                        ; 0       ; 0             ; 0                ; 0                              ; 0                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
; Virtual pins                                ; 0       ; 0             ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 171     ; 0             ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6       ; 0             ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 1093048 ; 0             ; 0                ; 896                            ; 0                              ;
; Total RAM block bits                        ; 0       ; 0             ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1       ; 0             ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0       ; 0             ; 0                ; 0                              ; 1                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
; Connections                                 ;         ;               ;                  ;                                ;                                ;
;     -- Input Connections                    ; 4576    ; 73            ; 182              ; 584                            ; 2                              ;
;     -- Registered Input Connections         ; 4306    ; 34            ; 129              ; 417                            ; 0                              ;
;     -- Output Connections                   ; 744     ; 6             ; 365              ; 35                             ; 4267                           ;
;     -- Registered Output Connections        ; 22      ; 4             ; 365              ; 0                              ; 0                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
; Internal Connections                        ;         ;               ;                  ;                                ;                                ;
;     -- Total Connections                    ; 67253   ; 592           ; 1459             ; 2334                           ; 4270                           ;
;     -- Registered Connections               ; 32323   ; 340           ; 1060             ; 1318                           ; 0                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
; External Connections                        ;         ;               ;                  ;                                ;                                ;
;     -- Top                                  ; 270     ; 33            ; 335              ; 413                            ; 4269                           ;
;     -- pzdyqx:nabboc                        ; 33      ; 0             ; 46               ; 0                              ; 0                              ;
;     -- sld_hub:auto_hub                     ; 335     ; 46            ; 24               ; 142                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 413     ; 0             ; 142              ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 4269    ; 0             ; 0                ; 0                              ; 0                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
; Partition Interface                         ;         ;               ;                  ;                                ;                                ;
;     -- Input Ports                          ; 82      ; 11            ; 144              ; 90                             ; 2                              ;
;     -- Output Ports                         ; 109     ; 4             ; 161              ; 29                             ; 5                              ;
;     -- Bidir Ports                          ; 39      ; 0             ; 0                ; 0                              ; 0                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
; Registered Ports                            ;         ;               ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0       ; 3             ; 3                ; 20                             ; 0                              ;
;     -- Registered Output Ports              ; 0       ; 3             ; 88               ; 15                             ; 0                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
; Port Connectivity                           ;         ;               ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0       ; 0             ; 3                ; 15                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0       ; 0             ; 53               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0       ; 0             ; 0                ; 17                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0       ; 0             ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0       ; 0             ; 113              ; 11                             ; 0                              ;
;     -- Output Ports with no Source          ; 0       ; 0             ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0       ; 2             ; 118              ; 25                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0       ; 0             ; 98               ; 17                             ; 0                              ;
+---------------------------------------------+---------+---------------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                                                                                                                   ; Partition ; Type          ; Location ; Status                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; ADC_CLK_10                                                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADC_CLK_10                                                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADC_CLK_10~input                                                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[0]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[0]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[0]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[10]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[10]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[10]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[11]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[11]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[11]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[12]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[12]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[12]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[13]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[13]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[13]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[14]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[14]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[14]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[15]                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[15]                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[15]~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[1]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[1]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[1]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[2]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[2]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[2]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[3]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[3]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[3]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[4]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[4]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[4]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[5]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[5]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[5]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[6]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[6]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[6]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[7]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[7]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[7]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[8]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[8]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[8]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[9]                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[9]                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[9]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_RESET_N                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_RESET_N                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_RESET_N~output                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; CAMERA_I2C_SCL                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- CAMERA_I2C_SCL                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- CAMERA_I2C_SCL~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; CAMERA_I2C_SDA                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- CAMERA_I2C_SDA                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- CAMERA_I2C_SDA~output                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; CAMERA_PWDN_n                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- CAMERA_PWDN_n                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- CAMERA_PWDN_n~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[0]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[10]                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[11]                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[12]                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[1]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[2]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[3]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[4]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[5]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[6]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[7]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[8]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[9]                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_BA[0]                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_BA[1]                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_CAS_N                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_CKE                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_CLK                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_CS_N                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[0]                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[0]~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[10]                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[10]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[11]                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[11]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[12]                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[12]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[13]                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[13]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[14]                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[14]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[15]                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[15]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[1]                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[1]~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[2]                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[2]~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[3]                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[3]~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[4]                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[4]~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[5]                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[5]~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[6]                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[6]~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[7]                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[7]~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[8]                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[8]~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[9]                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[9]~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_LDQM                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_LDQM                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_LDQM~output                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_RAS_N                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_UDQM                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_UDQM                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_UDQM~output                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_WE_N                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; GSENSOR_CS_N                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GSENSOR_CS_N                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GSENSOR_CS_N~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; GSENSOR_INT[1]                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- GSENSOR_INT[1]                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- GSENSOR_INT[1]~input                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; GSENSOR_INT[2]                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- GSENSOR_INT[2]                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- GSENSOR_INT[2]~input                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; GSENSOR_SCLK                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GSENSOR_SCLK                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GSENSOR_SCLK~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; GSENSOR_SDI                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GSENSOR_SDI                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GSENSOR_SDI~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; GSENSOR_SDO                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GSENSOR_SDO                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GSENSOR_SDO~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX0[0]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[0]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[0]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX0[1]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[1]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[1]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX0[2]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[2]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[2]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX0[3]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[3]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[3]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX0[4]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[4]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[4]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX0[5]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[5]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[5]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX0[6]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[6]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[6]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX0[7]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[7]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[7]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX1[0]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[0]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[0]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX1[1]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[1]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[1]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX1[2]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[2]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[2]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX1[3]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[3]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[3]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX1[4]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[4]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[4]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX1[5]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[5]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[5]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX1[6]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[6]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[6]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX1[7]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[7]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[7]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX2[0]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[0]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[0]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX2[1]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[1]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[1]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX2[2]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[2]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[2]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX2[3]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[3]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[3]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX2[4]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[4]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[4]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX2[5]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[5]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[5]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX2[6]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[6]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[6]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX2[7]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[7]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[7]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX3[0]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[0]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[0]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX3[1]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[1]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[1]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX3[2]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[2]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[2]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX3[3]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[3]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[3]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX3[4]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[4]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[4]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX3[5]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[5]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[5]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX3[6]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[6]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[6]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX3[7]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[7]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[7]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX4[0]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[0]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[0]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX4[1]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[1]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[1]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX4[2]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[2]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[2]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX4[3]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[3]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[3]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX4[4]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[4]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[4]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX4[5]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[5]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[5]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX4[6]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[6]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[6]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX4[7]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[7]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[7]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX5[0]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[0]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[0]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX5[1]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[1]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[1]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX5[2]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[2]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[2]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX5[3]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[3]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[3]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX5[4]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[4]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[4]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX5[5]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[5]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[5]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX5[6]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[6]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[6]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX5[7]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[7]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[7]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; KEY[0]                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[0]                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[0]~input                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; KEY[1]                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[1]                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[1]~input                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[0]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[0]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[0]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[1]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[1]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[1]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[2]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[2]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[2]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[3]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[3]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[3]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[4]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[4]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[4]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[5]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[5]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[5]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[6]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[6]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[6]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[7]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[7]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[7]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[8]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[8]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[8]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[9]                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[9]                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[9]~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; MAX10_CLK1_50                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- MAX10_CLK1_50                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- MAX10_CLK1_50~input                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; MAX10_CLK2_50                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- MAX10_CLK2_50                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- MAX10_CLK2_50~input                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; MIPI_CS_n                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- MIPI_CS_n                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- MIPI_CS_n~output                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; MIPI_I2C_SCL                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- MIPI_I2C_SCL                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- MIPI_I2C_SCL~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; MIPI_I2C_SDA                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- MIPI_I2C_SDA                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- MIPI_I2C_SDA~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; MIPI_MCLK                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- MIPI_MCLK                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- MIPI_MCLK~output                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; MIPI_PIXEL_CLK                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- MIPI_PIXEL_CLK                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- MIPI_PIXEL_CLK~input                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; MIPI_PIXEL_D[0]                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- MIPI_PIXEL_D[0]                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- MIPI_PIXEL_D[0]~input                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; MIPI_PIXEL_D[1]                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- MIPI_PIXEL_D[1]                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- MIPI_PIXEL_D[1]~input                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; MIPI_PIXEL_D[2]                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- MIPI_PIXEL_D[2]                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- MIPI_PIXEL_D[2]~input                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; MIPI_PIXEL_D[3]                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- MIPI_PIXEL_D[3]                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- MIPI_PIXEL_D[3]~input                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; MIPI_PIXEL_D[4]                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- MIPI_PIXEL_D[4]                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- MIPI_PIXEL_D[4]~input                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; MIPI_PIXEL_D[5]                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- MIPI_PIXEL_D[5]                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- MIPI_PIXEL_D[5]~input                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; MIPI_PIXEL_D[6]                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- MIPI_PIXEL_D[6]                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- MIPI_PIXEL_D[6]~input                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; MIPI_PIXEL_D[7]                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- MIPI_PIXEL_D[7]                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- MIPI_PIXEL_D[7]~input                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; MIPI_PIXEL_D[8]                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- MIPI_PIXEL_D[8]                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- MIPI_PIXEL_D[8]~input                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; MIPI_PIXEL_D[9]                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- MIPI_PIXEL_D[9]                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- MIPI_PIXEL_D[9]~input                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; MIPI_PIXEL_HS                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- MIPI_PIXEL_HS                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- MIPI_PIXEL_HS~input                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; MIPI_PIXEL_VS                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- MIPI_PIXEL_VS                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- MIPI_PIXEL_VS~input                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; MIPI_REFCLK                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- MIPI_REFCLK                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- MIPI_REFCLK~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; MIPI_RESET_n                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- MIPI_RESET_n                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- MIPI_RESET_n~output                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[0]                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[1]                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[2]                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[3]                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[4]                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[4]                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[4]~input                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[5]                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[5]                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[5]~input                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[6]                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[6]                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[6]~input                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[7]                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[7]                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[7]~input                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[8]                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[8]                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[8]~input                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[9]                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[9]                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[9]~input                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_B[0]                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[0]                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[0]~output                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_B[1]                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[1]                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[1]~output                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_B[2]                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[2]                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[2]~output                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_B[3]                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[3]                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[3]~output                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_G[0]                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[0]                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[0]~output                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_G[1]                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[1]                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[1]~output                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_G[2]                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[2]                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[2]~output                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_G[3]                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[3]                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[3]~output                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_HS                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_HS                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_HS~output                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_R[0]                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[0]                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[0]~output                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_R[1]                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[1]                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[1]~output                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_R[2]                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[2]                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[2]~output                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_R[3]                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[3]                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[3]~output                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_VS                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_VS                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_VS~output                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; altera_reserved_tck                                                                                                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                                                                                                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                                                                                                                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                                                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                                                                                                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                                                                                                                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                                                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                                                                                                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                                                                                                                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_Qsys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_0_                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_Qsys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_10_                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_Qsys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_11_                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_Qsys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_12_                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_Qsys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_13_                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_Qsys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_14_                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_Qsys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_15_                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_Qsys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_16_                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_Qsys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_17_                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_Qsys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_18_                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_Qsys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_19_                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_Qsys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_1_                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_Qsys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_20_                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_Qsys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_21_                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_Qsys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_22_                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_Qsys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_23_                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_Qsys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_2_                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_Qsys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_3_                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_Qsys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_4_                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_Qsys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_5_                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_Qsys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_6_                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_Qsys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_7_                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_Qsys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_8_                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_Qsys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_9_                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_Qsys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_send_0_                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_Qsys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_send_1_                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_Qsys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_send_2_                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_Qsys_nios2_gen2_cpu_nios2_oci_the_Qsys_nios2_gen2_cpu_debug_slave_wrapper_Qsys_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_Qsys_nios2_gen2_cpu_nios2_oci_the_Qsys_nios2_gen2_cpu_debug_slave_wrapper_Qsys_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_Qsys_nios2_gen2_cpu_nios2_oci_the_Qsys_nios2_gen2_cpu_debug_slave_wrapper_Qsys_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_Qsys_nios2_gen2_cpu_nios2_oci_the_Qsys_nios2_gen2_cpu_debug_slave_wrapper_Qsys_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_Qsys_nios2_gen2_cpu_nios2_oci_the_Qsys_nios2_gen2_cpu_debug_slave_wrapper_Qsys_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_Qsys_nios2_gen2_cpu_nios2_oci_the_Qsys_nios2_gen2_cpu_debug_slave_wrapper_Qsys_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_Qsys_nios2_gen2_cpu_nios2_oci_the_Qsys_nios2_gen2_cpu_debug_slave_wrapper_Qsys_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_Qsys_nios2_gen2_cpu_nios2_oci_the_Qsys_nios2_gen2_cpu_debug_slave_wrapper_Qsys_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_Qsys_nios2_gen2_cpu_nios2_oci_the_Qsys_nios2_gen2_cpu_debug_slave_wrapper_Qsys_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_Qsys_nios2_gen2_cpu_nios2_oci_the_Qsys_nios2_gen2_cpu_debug_slave_wrapper_Qsys_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_Qsys_nios2_gen2_cpu_nios2_oci_the_Qsys_nios2_gen2_cpu_debug_slave_wrapper_Qsys_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_Qsys_nios2_gen2_cpu_nios2_oci_the_Qsys_nios2_gen2_cpu_debug_slave_wrapper_Qsys_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_Qsys_nios2_gen2_cpu_nios2_oci_the_Qsys_nios2_gen2_cpu_debug_slave_wrapper_Qsys_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_Qsys_nios2_gen2_cpu_nios2_oci_the_Qsys_nios2_gen2_cpu_debug_slave_wrapper_Qsys_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_Qsys_nios2_gen2_cpu_nios2_oci_the_Qsys_nios2_gen2_cpu_debug_slave_wrapper_Qsys_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_Qsys_nios2_gen2_cpu_nios2_oci_the_Qsys_nios2_gen2_cpu_debug_slave_wrapper_Qsys_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_Qsys_nios2_gen2_cpu_nios2_oci_the_Qsys_nios2_gen2_cpu_debug_slave_wrapper_Qsys_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_Qsys_nios2_gen2_cpu_nios2_oci_the_Qsys_nios2_gen2_cpu_debug_slave_wrapper_Qsys_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_Qsys_nios2_gen2_cpu_nios2_oci_the_Qsys_nios2_gen2_cpu_debug_slave_wrapper_Qsys_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_Qsys_nios2_gen2_cpu_nios2_oci_the_Qsys_nios2_gen2_cpu_debug_slave_wrapper_Qsys_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_Qsys_nios2_gen2_cpu_nios2_oci_the_Qsys_nios2_gen2_cpu_debug_slave_wrapper_Qsys_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_Qsys_nios2_gen2_cpu_nios2_oci_the_Qsys_nios2_gen2_cpu_debug_slave_wrapper_Qsys_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_Qsys_nios2_gen2_cpu_nios2_oci_the_Qsys_nios2_gen2_cpu_debug_slave_wrapper_Qsys_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_Qsys_nios2_gen2_cpu_nios2_oci_the_Qsys_nios2_gen2_cpu_debug_slave_wrapper_Qsys_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_Qsys_nios2_gen2_cpu_nios2_oci_the_Qsys_nios2_gen2_cpu_debug_slave_wrapper_Qsys_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_Qsys_nios2_gen2_cpu_nios2_oci_the_Qsys_nios2_gen2_cpu_debug_slave_wrapper_Qsys_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_Qsys_nios2_gen2_cpu_nios2_oci_the_Qsys_nios2_gen2_cpu_debug_slave_wrapper_Qsys_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; laejrgibqjgjcajif0v92jmfv                                                                                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                        ;           ;               ;          ;                                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                      ;
+---------------------------------------------+-------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                         ;
+---------------------------------------------+-------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 13,122                                                                        ;
;                                             ;                                                                               ;
; Total combinational functions               ; 10064                                                                         ;
; Logic element usage by number of LUT inputs ;                                                                               ;
;     -- 4 input functions                    ; 4385                                                                          ;
;     -- 3 input functions                    ; 3316                                                                          ;
;     -- <=2 input functions                  ; 2363                                                                          ;
;                                             ;                                                                               ;
; Logic elements by mode                      ;                                                                               ;
;     -- normal mode                          ; 8103                                                                          ;
;     -- arithmetic mode                      ; 1961                                                                          ;
;                                             ;                                                                               ;
; Total registers                             ; 7515                                                                          ;
;     -- Dedicated logic registers            ; 7515                                                                          ;
;     -- I/O registers                        ; 0                                                                             ;
;                                             ;                                                                               ;
; I/O pins                                    ; 171                                                                           ;
; Total memory bits                           ; 1093944                                                                       ;
;                                             ;                                                                               ;
; Embedded Multiplier 9-bit elements          ; 6                                                                             ;
;                                             ;                                                                               ;
; Total PLLs                                  ; 1                                                                             ;
;     -- PLLs                                 ; 1                                                                             ;
;                                             ;                                                                               ;
; Maximum fan-out node                        ; Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[0] ;
; Maximum fan-out                             ; 4132                                                                          ;
; Total fan-out                               ; 69761                                                                         ;
; Average fan-out                             ; 3.76                                                                          ;
+---------------------------------------------+-------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; Name                                                                                                                                                                                                                                                                                                                                            ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|altsyncram_38b1:FIFOram|ALTSYNCRAM                                                                                                                                                                             ; AUTO ; Simple Dual Port ; 256          ; 32           ; 256          ; 32           ; 8192   ; None ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:read_master|alt_cusp161_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ALTSYNCRAM                                                                          ; AUTO ; Simple Dual Port ; 1024         ; 32           ; 1024         ; 32           ; 32768  ; None ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:\write_used_gen:wdata_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ALTSYNCRAM                                                                            ; AUTO ; Simple Dual Port ; 1024         ; 32           ; 1024         ; 32           ; 32768  ; None ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp161_avalon_mm_bursting_master_fifo:write_master|alt_cusp161_general_fifo:cmd_fifo|alt_cusp161_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; 512          ; 37           ; 512          ; 37           ; 18944  ; None ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                            ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512    ; None ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                            ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512    ; None ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_bht_module:Qsys_nios2_gen2_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; 256          ; 2            ; 256          ; 2            ; 512    ; None ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_data_module:Qsys_nios2_gen2_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384  ; None ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_tag_module:Qsys_nios2_gen2_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_9tb1:auto_generated|ALTSYNCRAM                                                                                                                                                     ; AUTO ; Simple Dual Port ; 64           ; 10           ; 64           ; 10           ; 640    ; None ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_victim_module:Qsys_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; 8            ; 32           ; 8            ; 32           ; 256    ; None ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_ic_data_module:Qsys_nios2_gen2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; 1024         ; 32           ; 1024         ; 32           ; 32768  ; None ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_ic_tag_module:Qsys_nios2_gen2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_1lc1:auto_generated|ALTSYNCRAM                                                                                                                                                     ; AUTO ; Simple Dual Port ; 128          ; 15           ; 128          ; 15           ; 1920   ; None ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_ocimem:the_Qsys_nios2_gen2_cpu_nios2_ocimem|Qsys_nios2_gen2_cpu_ociram_sp_ram_module:Qsys_nios2_gen2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192   ; None ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_register_bank_a_module:Qsys_nios2_gen2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; None ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_register_bank_b_module:Qsys_nios2_gen2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; None ;
; Qsys:u0|Qsys_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_1oc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                              ; AUTO ; Single Port      ; 25000        ; 32           ; --           ; --           ; 800000 ; None ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|altsyncram_cic1:altsyncram2|ALTSYNCRAM                                                                                                  ; AUTO ; Simple Dual Port ; 638          ; 36           ; 638          ; 36           ; 22968  ; None ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|ALTSYNCRAM                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; 4096         ; 26           ; 4096         ; 26           ; 106496 ; None ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|altsyncram_uc61:fifo_ram|ALTSYNCRAM                                                                                                                                                                                ; AUTO ; Simple Dual Port ; 1024         ; 25           ; 1024         ; 25           ; 25600  ; None ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qc14:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; 128          ; 7            ; 128          ; 7            ; 896    ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+


+-----------------------------------------------------+
; Partition Merge DSP Block Usage Summary             ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 3           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 6           ;
; Signed Embedded Multipliers           ; 1           ;
; Unsigned Embedded Multipliers         ; 2           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Wed May 19 22:11:25 2021
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off DE10_LITE_D8M_VIP -c DE10_LITE_D8M_VIP --merge=on
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "pzdyqx:nabboc"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 47 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 4 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (15897): PLL "Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|pll7" has parameter compensate_clock set to clock0 but port CLK[0] is not connected File: C:/Users/0tian/Desktop/Mars_FPGA/EEE2Rover/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 151
Warning (15899): PLL "Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|pll7" has parameters clk0_multiply_by and clk0_divide_by specified but port CLK[0] is not connected File: C:/Users/0tian/Desktop/Mars_FPGA/EEE2Rover/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 151
Warning (21074): Design contains 3 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "ADC_CLK_10" File: C:/Users/0tian/Desktop/Mars_FPGA/EEE2Rover/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 11
    Warning (15610): No output dependent on input pin "GSENSOR_INT[1]" File: C:/Users/0tian/Desktop/Mars_FPGA/EEE2Rover/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 54
    Warning (15610): No output dependent on input pin "GSENSOR_INT[2]" File: C:/Users/0tian/Desktop/Mars_FPGA/EEE2Rover/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 54
Info (21057): Implemented 14536 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 33 input pins
    Info (21059): Implemented 103 output pins
    Info (21060): Implemented 39 bidirectional pins
    Info (21061): Implemented 13785 logic cells
    Info (21064): Implemented 568 RAM segments
    Info (21065): Implemented 1 PLLs
    Info (21062): Implemented 6 DSP elements
Info: Quartus Prime Partition Merge was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4749 megabytes
    Info: Processing ended: Wed May 19 22:11:29 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


