# UART Protocol Bridge - FPGA Colorlight i9

## DescriÃ§Ã£o do Projeto

Este projeto implementa uma ponte de protocolo (Protocol Bridge) utilizando um FPGA Colorlight i9. O sistema Ã© composto por trÃªs componentes principais:

- **Controle Remoto**: BitDogLab #1
- **Unidade de Processamento**: FPGA Colorlight i9
- **Atuador**: BitDogLab #2

## Como Funciona

1. A **BitDogLab #1** lÃª o estado de seus botÃµes e envia comandos via protocolo UART
2. O **FPGA** recebe esses comandos e os traduz em tempo real
3. O FPGA controla um pino de saÃ­da GPIO (Alto/Baixo)
4. A **BitDogLab #2** lÃª esse pino GPIO e acende ou apaga seu LED de acordo

## Objetivo

Este projeto Ã© um exemplo fundamental de como FPGAs podem ser usados para "traduzir" entre diferentes interfaces de comunicaÃ§Ã£o em hardware.

## Arquivos do Projeto

- `top.v` - MÃ³dulo principal do projeto
- `uart_rx.v` - MÃ³dulo de recepÃ§Ã£o UART
- `bridge.lpf` - Arquivo de constraints do FPGA
- `readme` - Este arquivo

## Status Atual

**Parte 1 - ImplementaÃ§Ã£o UART**

Se der certo, entÃ£o conseguimos "ensinar" o FPGA a entender o protocolo UART vindo da BitDogLab #1. Portanto, o FPGA agora possui uma interface de recepÃ§Ã£o UART funcional.

---

## PrÃ³ximos Passos - MigraÃ§Ã£o para I2C

### Arquitetura Proposta

```
[BitDogLab #1] --- (Protocolo I2C) ---> [FPGA] --- (Protocolo GPIO) ---> [BitDogLab #2]
```

### 1ï¸âƒ£ BitDogLab #1 (O Transmissor)

**ğŸ”„ Novo Papel**: Mestre I2C (em vez de transmissor UART)

#### ğŸ“ MudanÃ§as NecessÃ¡rias

| Aspecto | Detalhes |
|---------|----------|
| **ğŸ’» Novo CÃ³digo** | Programa em C usando a biblioteca I2C do Pico SDK |
| **ğŸ”Œ Novas ConexÃµes** | â€¢ **SDA** (dados) â†’ GP0 do conector I2C0<br>â€¢ **SCL** (clock) â†’ GP1 do conector I2C0 |
| **ğŸ“¡ Novo Comando** | Em vez de enviar `'1'` via UART, envia comando I2C<br>ğŸ“¨ Exemplo: `"Dispositivo 0x42, receba: 0x01"` |

### 2. FPGA (A Ponte)

**Novo Papel**: Escravo I2C (em vez de receptor UART)

**MudanÃ§as NecessÃ¡rias**:
- **Substituir**: `uart_rx.v` â†’ criar `i2c_slave.v`
- **Novo CÃ³digo Verilog**: MÃ³dulo I2C slave com as seguintes funcionalidades:
  - Monitorar pinos SDA e SCL para detectar "start" e "stop bits"
  - Ouvir o barramento e reconhecer o endereÃ§o do FPGA (ex: 0x42)
  - Enviar "acknowledge bit" (ACK) de volta ao mestre no tempo exato
  - Receber byte de dados (0x01) apÃ³s o endereÃ§o
- **LÃ³gica de SaÃ­da**: Similar ao atual
  - Se dado recebido = 0x01 â†’ Liga LED
  - Se dado recebido = 0x00 â†’ Desliga LED

### 3. BitDogLab #2 (O Receptor)

Sem alteraÃ§Ãµes necessÃ¡rias

A BitDogLab #2 nÃ£o se importa com a origem do sinal GPIO (ponte UART ou I2C). O cÃ³digo permanece o mesmo.