external i32 getint()

external i32 getch()

external void putint(i32 )

external i32 getarray(ptr )

external i32 getfarray(ptr )

i32 main() {
entry1911:  pred()
  %a = stack 100
  1913 = call i32 getint()
  19193233 = icmp sgt i32 %1913, i32 0
  br i1 %19193233, bb %while.body_preheader, bb %while.exit
while.body_preheader:  pred(entry1911)
  br bb %while.body
while.body:  pred(if.exit1952, while.body_preheader)
  N.phi3235 = phi [bb %if.exit1952, i32 %1964, bb %while.body_preheader, i32 %1913]
  j.phi19703234 = phi [bb %if.exit1952, i32 %j.phi19703230, bb %while.body_preheader, i32 0]
  br bb %while.body1923
while.exit:  pred(if.exit1952, entry1911)
  ret i32 0
while.body1923:  pred(while.exit1931, while.body)
  i.phi3232 = phi [bb %while.exit1931, i32 %1948, bb %while.body, i32 0]
  1936 = mul i32 %i.phi3232, i32 20
  1937 = ptradd ptr %a, i32 %1936
  br bb %while.body1930
while.exit1924:  pred(while.exit1931)
  j.phi19703230 = phi [bb %while.exit1931, i32 %3227]
  15.load2379 = load i32 from ptr %a
  172380 = mul i32 %15.load2379, i32 85
  212381 = ptradd ptr %a, i32 4
  21.load2382 = load i32 from ptr %212381
  232383 = mul i32 %21.load2382, i32 23
  242384 = add i32 %172380, i32 %232383
  282385 = ptradd ptr %a, i32 8
  28.load2386 = load i32 from ptr %282385
  312387 = mul i32 %28.load2386, i32 -82
  322388 = add i32 %242384, i32 %312387
  362389 = ptradd ptr %a, i32 12
  36.load2390 = load i32 from ptr %362389
  392391 = mul i32 %36.load2390, i32 -103
  402392 = add i32 %322388, i32 %392391
  442393 = ptradd ptr %a, i32 16
  44.load2394 = load i32 from ptr %442393
  472395 = mul i32 %44.load2394, i32 -123
  482396 = add i32 %402392, i32 %472395
  19732397 = ptradd ptr %a, i32 20
  52.load2398 = load i32 from ptr %19732397
  19742399 = shl i32 %52.load2398, i32 6
  552400 = add i32 %482396, i32 %19742399
  19762401 = ptradd ptr %a, i32 24
  59.load2402 = load i32 from ptr %19762401
  622403 = mul i32 %59.load2402, i32 -120
  632404 = add i32 %552400, i32 %622403
  19782405 = ptradd ptr %a, i32 28
  67.load2406 = load i32 from ptr %19782405
  692407 = mul i32 %67.load2406, i32 50
  702408 = add i32 %632404, i32 %692407
  19802409 = ptradd ptr %a, i32 32
  74.load2410 = load i32 from ptr %19802409
  772411 = mul i32 %74.load2410, i32 -59
  782412 = add i32 %702408, i32 %772411
  19822413 = ptradd ptr %a, i32 36
  82.load2414 = load i32 from ptr %19822413
  842415 = mul i32 %82.load2414, i32 47
  852416 = add i32 %782412, i32 %842415
  19842417 = ptradd ptr %a, i32 40
  89.load2418 = load i32 from ptr %19842417
  922419 = mul i32 %89.load2418, i32 -111
  932420 = add i32 %852416, i32 %922419
  19862421 = ptradd ptr %a, i32 44
  97.load2422 = load i32 from ptr %19862421
  1002423 = mul i32 %97.load2422, i32 -67
  1012424 = add i32 %932420, i32 %1002423
  19882425 = ptradd ptr %a, i32 48
  105.load2426 = load i32 from ptr %19882425
  1082427 = mul i32 %105.load2426, i32 -106
  1092428 = add i32 %1012424, i32 %1082427
  19902429 = ptradd ptr %a, i32 52
  113.load2430 = load i32 from ptr %19902429
  1162431 = mul i32 %113.load2430, i32 -75
  1172432 = add i32 %1092428, i32 %1162431
  19922433 = ptradd ptr %a, i32 56
  121.load2434 = load i32 from ptr %19922433
  1242435 = mul i32 %121.load2434, i32 -102
  1252436 = add i32 %1172432, i32 %1242435
  19942437 = ptradd ptr %a, i32 60
  129.load2438 = load i32 from ptr %19942437
  1312439 = mul i32 %129.load2438, i32 34
  1322440 = add i32 %1252436, i32 %1312439
  19962441 = ptradd ptr %a, i32 64
  136.load2442 = load i32 from ptr %19962441
  1392443 = mul i32 %136.load2442, i32 -39
  1402444 = add i32 %1322440, i32 %1392443
  19982445 = ptradd ptr %a, i32 68
  144.load2446 = load i32 from ptr %19982445
  1462447 = mul i32 %144.load2446, i32 65
  1472448 = add i32 %1402444, i32 %1462447
  20002449 = ptradd ptr %a, i32 72
  151.load2450 = load i32 from ptr %20002449
  1532451 = mul i32 %151.load2450, i32 47
  1542452 = add i32 %1472448, i32 %1532451
  20022453 = ptradd ptr %a, i32 76
  158.load2454 = load i32 from ptr %20022453
  1602455 = mul i32 %158.load2454, i32 113
  1612456 = add i32 %1542452, i32 %1602455
  20042457 = ptradd ptr %a, i32 80
  165.load2458 = load i32 from ptr %20042457
  1672459 = mul i32 %165.load2458, i32 110
  1682460 = add i32 %1612456, i32 %1672459
  20062461 = ptradd ptr %a, i32 84
  172.load2462 = load i32 from ptr %20062461
  1742463 = mul i32 %172.load2462, i32 47
  1752464 = add i32 %1682460, i32 %1742463
  20082465 = ptradd ptr %a, i32 88
  179.load2466 = load i32 from ptr %20082465
  1822467 = mul i32 %179.load2466, i32 -4
  1832468 = add i32 %1752464, i32 %1822467
  20102469 = ptradd ptr %a, i32 92
  187.load2470 = load i32 from ptr %20102469
  1892471 = mul i32 %187.load2470, i32 80
  1902472 = add i32 %1832468, i32 %1892471
  20122473 = ptradd ptr %a, i32 96
  194.load2474 = load i32 from ptr %20122473
  1962475 = mul i32 %194.load2474, i32 46
  1972476 = add i32 %1902472, i32 %1962475
  33088 = icmp sgt i32 %1972476, i32 127
  br i1 %33088, bb %relu_reg.then3090, bb %relu_reg.if.exit3092
while.exit1924.split:  pred(model.then1909, model.if.exit1910)
  1949.ret = phi [bb %model.then1909, i32 1, bb %model.if.exit1910, i32 0]
  1950 = icmp ne i32 %1949.ret, i32 0
  br i1 %1950, bb %then1951, bb %else
while.body1930:  pred(while.body1930, while.body1923)
  j.phi3228 = phi [bb %while.body1930, i32 %1945, bb %while.body1923, i32 0]
  1971 = shl i32 %j.phi3228, i32 2
  1940 = ptradd ptr %1937, i32 %1971
  1942 = call i32 getint()
  store i32 %1942 to ptr %1940
  1945 = add i32 %j.phi3228, i32 1
  1933 = icmp slt i32 %1945, i32 5
  br i1 %1933, bb %while.body1930, bb %while.exit1931
while.exit1931:  pred(while.body1930)
  3227 = phi [bb %while.body1930, i32 %1945]
  1948 = add i32 %i.phi3232, i32 1
  1926 = icmp slt i32 %1948, i32 5
  br i1 %1926, bb %while.body1923, bb %while.exit1924
then1951:  pred(while.exit1924.split)
  call void putch(i32 99)
  call void putch(i32 97)
  call void putch(i32 116)
  call void putch(i32 10)
  br bb %if.exit1952
if.exit1952:  pred(then1951, else)
  1964 = sub i32 %N.phi3235, i32 1
  1919 = icmp sgt i32 %1964, i32 0
  br i1 %1919, bb %while.body, bb %while.exit
else:  pred(while.exit1924.split)
  call void putch(i32 100)
  call void putch(i32 111)
  call void putch(i32 103)
  call void putch(i32 10)
  br bb %if.exit1952
model.entry11.split:  pred(relu_reg.then3090, relu_reg.then83095, relu_reg.if.exit93097)
  1982477.ret = phi [bb %relu_reg.then3090, i32 127, bb %relu_reg.then83095, i32 0, bb %relu_reg.if.exit93097, i32 %1972476]
  1992478 = mul i32 %1982477.ret, i32 39
  2062479 = mul i32 %15.load2379, i32 -106
  2122480 = mul i32 %21.load2382, i32 126
  2132481 = add i32 %2062479, i32 %2122480
  2202482 = mul i32 %28.load2386, i32 -18
  2212483 = add i32 %2132481, i32 %2202482
  2282484 = mul i32 %36.load2390, i32 -31
  2292485 = add i32 %2212483, i32 %2282484
  2362486 = mul i32 %44.load2394, i32 -8
  2372487 = add i32 %2292485, i32 %2362486
  2432488 = mul i32 %52.load2398, i32 47
  2442489 = add i32 %2372487, i32 %2432488
  2512490 = mul i32 %59.load2402, i32 -4
  2522491 = add i32 %2442489, i32 %2512490
  2582492 = mul i32 %67.load2406, i32 67
  2592493 = add i32 %2522491, i32 %2582492
  2662494 = mul i32 %74.load2410, i32 -94
  2672495 = add i32 %2592493, i32 %2662494
  2742496 = mul i32 %82.load2414, i32 -121
  2752497 = add i32 %2672495, i32 %2742496
  2812498 = mul i32 %89.load2418, i32 7
  2822499 = add i32 %2752497, i32 %2812498
  2892500 = mul i32 %97.load2422, i32 -21
  2902501 = add i32 %2822499, i32 %2892500
  2972502 = mul i32 %105.load2426, i32 -60
  2982503 = add i32 %2902501, i32 %2972502
  3052504 = mul i32 %113.load2430, i32 -43
  3062505 = add i32 %2982503, i32 %3052504
  3122506 = mul i32 %121.load2434, i32 105
  3132507 = add i32 %3062505, i32 %3122506
  3202508 = mul i32 %129.load2438, i32 -42
  3212509 = add i32 %3132507, i32 %3202508
  3272510 = mul i32 %136.load2442, i32 87
  3282511 = add i32 %3212509, i32 %3272510
  3342512 = mul i32 %144.load2446, i32 29
  3352513 = add i32 %3282511, i32 %3342512
  3422514 = mul i32 %151.load2450, i32 -106
  3432515 = add i32 %3352513, i32 %3422514
  3502516 = mul i32 %158.load2454, i32 -31
  3512517 = add i32 %3432515, i32 %3502516
  3582518 = mul i32 %165.load2458, i32 -110
  3592519 = add i32 %3512517, i32 %3582518
  3662520 = mul i32 %172.load2462, i32 -100
  3672521 = add i32 %3592519, i32 %3662520
  3742522 = mul i32 %179.load2466, i32 -22
  3752523 = add i32 %3672521, i32 %3742522
  3822524 = mul i32 %187.load2470, i32 -75
  3832525 = add i32 %3752523, i32 %3822524
  3902526 = mul i32 %194.load2474, i32 -125
  3912527 = add i32 %3832525, i32 %3902526
  33102 = icmp sgt i32 %3912527, i32 127
  br i1 %33102, bb %relu_reg.then3104, bb %relu_reg.if.exit3106
model.entry11.split.split:  pred(relu_reg.then3104, relu_reg.then83109, relu_reg.if.exit93111)
  3922528.ret = phi [bb %relu_reg.then3104, i32 127, bb %relu_reg.then83109, i32 0, bb %relu_reg.if.exit93111, i32 %3912527]
  3932529 = mul i32 %3922528.ret, i32 77
  3942530 = add i32 %1992478, i32 %3932529
  4002531 = mul i32 %15.load2379, i32 26
  4062532 = mul i32 %21.load2382, i32 76
  4072533 = add i32 %4002531, i32 %4062532
  4142534 = mul i32 %28.load2386, i32 -70
  4152535 = add i32 %4072533, i32 %4142534
  4212536 = mul i32 %36.load2390, i32 29
  4222537 = add i32 %4152535, i32 %4212536
  4292538 = mul i32 %44.load2394, i32 -95
  4302539 = add i32 %4222537, i32 %4292538
  4362540 = mul i32 %52.load2398, i32 96
  4372541 = add i32 %4302539, i32 %4362540
  4432542 = mul i32 %59.load2402, i32 52
  4442543 = add i32 %4372541, i32 %4432542
  4512544 = mul i32 %67.load2406, i32 -68
  4522545 = add i32 %4442543, i32 %4512544
  4592546 = mul i32 %74.load2410, i32 -5
  4602547 = add i32 %4522545, i32 %4592546
  4662548 = mul i32 %82.load2414, i32 34
  4672549 = add i32 %4602547, i32 %4662548
  4742550 = mul i32 %89.load2418, i32 -34
  4752551 = add i32 %4672549, i32 %4742550
  4812552 = mul i32 %97.load2422, i32 102
  4822553 = add i32 %4752551, i32 %4812552
  4882554 = mul i32 %105.load2426, i32 6
  4892555 = add i32 %4822553, i32 %4882554
  4962556 = mul i32 %113.load2430, i32 -38
  4972557 = add i32 %4892555, i32 %4962556
  5032558 = mul i32 %121.load2434, i32 27
  5042559 = add i32 %4972557, i32 %5032558
  5102560 = mul i32 %129.load2438, i32 110
  5112561 = add i32 %5042559, i32 %5102560
  5172562 = mul i32 %136.load2442, i32 116
  5182563 = add i32 %5112561, i32 %5172562
  5242564 = mul i32 %144.load2446, i32 39
  5252565 = add i32 %5182563, i32 %5242564
  5322566 = mul i32 %151.load2450, i32 -63
  5332567 = add i32 %5252565, i32 %5322566
  5402568 = mul i32 %158.load2454, i32 -99
  5412569 = add i32 %5332567, i32 %5402568
  5472570 = mul i32 %165.load2458, i32 65
  5482571 = add i32 %5412569, i32 %5472570
  5542572 = mul i32 %172.load2462, i32 120
  5552573 = add i32 %5482571, i32 %5542572
  5622574 = mul i32 %179.load2466, i32 -39
  5632575 = add i32 %5552573, i32 %5622574
  5702576 = mul i32 %187.load2470, i32 -6
  5712577 = add i32 %5632575, i32 %5702576
  5772578 = mul i32 %194.load2474, i32 94
  5782579 = add i32 %5712577, i32 %5772578
  33116 = icmp sgt i32 %5782579, i32 127
  br i1 %33116, bb %relu_reg.then3118, bb %relu_reg.if.exit3120
model.entry11.split.split.split:  pred(relu_reg.then3118, relu_reg.then83123, relu_reg.if.exit93125)
  5792580.ret = phi [bb %relu_reg.then3118, i32 127, bb %relu_reg.then83123, i32 0, bb %relu_reg.if.exit93125, i32 %5782579]
  5802581 = mul i32 %5792580.ret, i32 127
  5812582 = add i32 %3942530, i32 %5802581
  5882583 = mul i32 %15.load2379, i32 -23
  5952584 = mul i32 %21.load2382, i32 -63
  5962585 = add i32 %5882583, i32 %5952584
  6022586 = mul i32 %28.load2386, i32 49
  6032587 = add i32 %5962585, i32 %6022586
  6092588 = mul i32 %36.load2390, i32 50
  6102589 = add i32 %6032587, i32 %6092588
  6162590 = mul i32 %44.load2394, i32 72
  6172591 = add i32 %6102589, i32 %6162590
  6232592 = mul i32 %52.load2398, i32 85
  6242593 = add i32 %6172591, i32 %6232592
  6312594 = mul i32 %59.load2402, i32 -30
  6322595 = add i32 %6242593, i32 %6312594
  6382596 = mul i32 %67.load2406, i32 12
  6392597 = add i32 %6322595, i32 %6382596
  6452598 = mul i32 %74.load2410, i32 125
  6462599 = add i32 %6392597, i32 %6452598
  6532600 = mul i32 %82.load2414, i32 -117
  6542601 = add i32 %6462599, i32 %6532600
  6612602 = mul i32 %89.load2418, i32 -65
  6622603 = add i32 %6542601, i32 %6612602
  6702604 = add i32 %6622603, i32 %1002423
  6762605 = mul i32 %105.load2426, i32 125
  6772606 = add i32 %6702604, i32 %6762605
  6832607 = mul i32 %113.load2430, i32 110
  6842608 = add i32 %6772606, i32 %6832607
  6912609 = mul i32 %121.load2434, i32 -31
  6922610 = add i32 %6842608, i32 %6912609
  6992611 = mul i32 %129.load2438, i32 -123
  7002612 = add i32 %6922610, i32 %6992611
  7062613 = mul i32 %136.load2442, i32 83
  7072614 = add i32 %7002612, i32 %7062613
  7132615 = mul i32 %144.load2446, i32 122
  7142616 = add i32 %7072614, i32 %7132615
  7202617 = mul i32 %151.load2450, i32 11
  7212618 = add i32 %7142616, i32 %7202617
  7282619 = mul i32 %158.load2454, i32 -23
  7292620 = add i32 %7212618, i32 %7282619
  7362621 = mul i32 %165.load2458, i32 -47
  7372622 = add i32 %7292620, i32 %7362621
  7442623 = mul i32 %172.load2462, i32 -32
  7452624 = add i32 %7372622, i32 %7442623
  7522625 = mul i32 %179.load2466, i32 -117
  7532626 = add i32 %7452624, i32 %7522625
  7592627 = mul i32 %187.load2470, i32 95
  7602628 = add i32 %7532626, i32 %7592627
  7662629 = mul i32 %194.load2474, i32 118
  7672630 = add i32 %7602628, i32 %7662629
  33130 = icmp sgt i32 %7672630, i32 127
  br i1 %33130, bb %relu_reg.then3132, bb %relu_reg.if.exit3134
model.entry11.split.split.split.split:  pred(relu_reg.then3132, relu_reg.then83137, relu_reg.if.exit93139)
  7682631.ret = phi [bb %relu_reg.then3132, i32 127, bb %relu_reg.then83137, i32 0, bb %relu_reg.if.exit93139, i32 %7672630]
  7702632 = mul i32 %7682631.ret, i32 -106
  7712633 = add i32 %5812582, i32 %7702632
  21332634 = shl i32 %15.load2379, i32 3
  7832635 = mul i32 %21.load2382, i32 82
  7842636 = add i32 %21332634, i32 %7832635
  7912637 = mul i32 %28.load2386, i32 -104
  7922638 = add i32 %7842636, i32 %7912637
  7982639 = mul i32 %36.load2390, i32 101
  7992640 = add i32 %7922638, i32 %7982639
  8062641 = mul i32 %44.load2394, i32 -116
  8072642 = add i32 %7992640, i32 %8062641
  8142643 = mul i32 %52.load2398, i32 -63
  8152644 = add i32 %8072642, i32 %8142643
  8222645 = mul i32 %59.load2402, i32 -16
  8232646 = add i32 %8152644, i32 %8222645
  8302647 = mul i32 %67.load2406, i32 -70
  8312648 = add i32 %8232646, i32 %8302647
  8382649 = add i32 %8312648, i32 %6452598
  8442650 = mul i32 %82.load2414, i32 75
  8452651 = add i32 %8382649, i32 %8442650
  8512652 = mul i32 %89.load2418, i32 66
  8522653 = add i32 %8452651, i32 %8512652
  8592654 = mul i32 %97.load2422, i32 -96
  8602655 = add i32 %8522653, i32 %8592654
  8672656 = mul i32 %105.load2426, i32 -101
  8682657 = add i32 %8602655, i32 %8672656
  8752658 = mul i32 %113.load2430, i32 -114
  8762659 = add i32 %8682657, i32 %8752658
  8822660 = mul i32 %121.load2434, i32 59
  8832661 = add i32 %8762659, i32 %8822660
  8892662 = mul i32 %129.load2438, i32 12
  8902663 = add i32 %8832661, i32 %8892662
  8962664 = mul i32 %136.load2442, i32 5
  8972665 = add i32 %8902663, i32 %8962664
  9042666 = mul i32 %144.load2446, i32 -95
  9052667 = add i32 %8972665, i32 %9042666
  9112668 = mul i32 %151.load2450, i32 116
  9122669 = add i32 %9052667, i32 %9112668
  9192670 = mul i32 %158.load2454, i32 -93
  9202671 = add i32 %9122669, i32 %9192670
  9262672 = mul i32 %165.load2458, i32 15
  9272673 = add i32 %9202671, i32 %9262672
  9332674 = mul i32 %172.load2462, i32 79
  9342675 = add i32 %9272673, i32 %9332674
  9402676 = mul i32 %179.load2466, i32 3
  9412677 = add i32 %9342675, i32 %9402676
  9472678 = mul i32 %187.load2470, i32 49
  9482679 = add i32 %9412677, i32 %9472678
  9552680 = mul i32 %194.load2474, i32 -124
  9562681 = add i32 %9482679, i32 %9552680
  33144 = icmp sgt i32 %9562681, i32 127
  br i1 %33144, bb %relu_reg.then3146, bb %relu_reg.if.exit3148
model.entry11.split.split.split.split.split:  pred(relu_reg.then3146, relu_reg.then83151, relu_reg.if.exit93153)
  9572682.ret = phi [bb %relu_reg.then3146, i32 127, bb %relu_reg.then83151, i32 0, bb %relu_reg.if.exit93153, i32 %9562681]
  9592683 = mul i32 %9572682.ret, i32 -3
  9602684 = add i32 %7712633, i32 %9592683
  9662685 = mul i32 %15.load2379, i32 81
  9722686 = mul i32 %21.load2382, i32 68
  9732687 = add i32 %9662685, i32 %9722686
  9802688 = mul i32 %28.load2386, i32 -102
  9812689 = add i32 %9732687, i32 %9802688
  9882690 = mul i32 %36.load2390, i32 -74
  9892691 = add i32 %9812689, i32 %9882690
  9952692 = mul i32 %44.load2394, i32 121
  9962693 = add i32 %9892691, i32 %9952692
  10032694 = mul i32 %52.load2398, i32 -15
  10042695 = add i32 %9962693, i32 %10032694
  10102696 = mul i32 %59.load2402, i32 55
  10112697 = add i32 %10042695, i32 %10102696
  10172698 = mul i32 %67.load2406, i32 101
  10182699 = add i32 %10112697, i32 %10172698
  10252700 = mul i32 %74.load2410, i32 -13
  10262701 = add i32 %10182699, i32 %10252700
  10332702 = mul i32 %82.load2414, i32 -62
  10342703 = add i32 %10262701, i32 %10332702
  21862704 = shl i32 %89.load2418, i32 6
  10412705 = add i32 %10342703, i32 %21862704
  10472706 = mul i32 %97.load2422, i32 114
  10482707 = add i32 %10412705, i32 %10472706
  10542708 = mul i32 %105.load2426, i32 38
  10552709 = add i32 %10482707, i32 %10542708
  10622710 = mul i32 %113.load2430, i32 -21
  10632711 = add i32 %10552709, i32 %10622710
  10692712 = mul i32 %121.load2434, i32 112
  10702713 = add i32 %10632711, i32 %10692712
  10762714 = mul i32 %129.load2438, i32 114
  10772715 = add i32 %10702713, i32 %10762714
  10832716 = mul i32 %136.load2442, i32 112
  10842717 = add i32 %10772715, i32 %10832716
  10912718 = mul i32 %144.load2446, i32 -10
  10922719 = add i32 %10842717, i32 %10912718
  10992720 = mul i32 %151.load2450, i32 -16
  11002721 = add i32 %10922719, i32 %10992720
  11072722 = mul i32 %158.load2454, i32 -50
  11082723 = add i32 %11002721, i32 %11072722
  11152724 = mul i32 %165.load2458, i32 -112
  11162725 = add i32 %11082723, i32 %11152724
  11232726 = mul i32 %172.load2462, i32 -116
  11242727 = add i32 %11162725, i32 %11232726
  11312728 = mul i32 %179.load2466, i32 -54
  11322729 = add i32 %11242727, i32 %11312728
  11382730 = mul i32 %187.load2470, i32 82
  11392731 = add i32 %11322729, i32 %11382730
  11462732 = mul i32 %194.load2474, i32 -72
  11472733 = add i32 %11392731, i32 %11462732
  33158 = icmp sgt i32 %11472733, i32 127
  br i1 %33158, bb %relu_reg.then3160, bb %relu_reg.if.exit3162
model.entry11.split.split.split.split.split.split:  pred(relu_reg.then3160, relu_reg.then83165, relu_reg.if.exit93167)
  11482734.ret = phi [bb %relu_reg.then3160, i32 127, bb %relu_reg.then83165, i32 0, bb %relu_reg.if.exit93167, i32 %11472733]
  22152735 = shl i32 %11482734.ret, i32 5
  11502736 = add i32 %9602684, i32 %22152735
  11562737 = mul i32 %15.load2379, i32 15
  11632738 = mul i32 %21.load2382, i32 -77
  11642739 = add i32 %11562737, i32 %11632738
  11702740 = mul i32 %28.load2386, i32 66
  11712741 = add i32 %11642739, i32 %11702740
  11782742 = mul i32 %36.load2390, i32 -90
  11792743 = add i32 %11712741, i32 %11782742
  11862744 = mul i32 %44.load2394, i32 -6
  11872745 = add i32 %11792743, i32 %11862744
  11942746 = mul i32 %52.load2398, i32 -30
  11952747 = add i32 %11872745, i32 %11942746
  12022748 = mul i32 %59.load2402, i32 -8
  12032749 = add i32 %11952747, i32 %12022748
  12092750 = mul i32 %67.load2406, i32 81
  12102751 = add i32 %12032749, i32 %12092750
  22242752 = shl i32 %74.load2410, i32 1
  12172753 = add i32 %12102751, i32 %22242752
  12242754 = mul i32 %82.load2414, i32 -110
  12252755 = add i32 %12172753, i32 %12242754
  12322756 = mul i32 %89.load2418, i32 -95
  12332757 = add i32 %12252755, i32 %12322756
  12392758 = mul i32 %97.load2422, i32 59
  12402759 = add i32 %12332757, i32 %12392758
  12462760 = mul i32 %105.load2426, i32 52
  12472761 = add i32 %12402759, i32 %12462760
  12532762 = mul i32 %113.load2430, i32 15
  12542763 = add i32 %12472761, i32 %12532762
  12602764 = mul i32 %121.load2434, i32 55
  12612765 = add i32 %12542763, i32 %12602764
  12682766 = mul i32 %129.load2438, i32 -33
  12692767 = add i32 %12612765, i32 %12682766
  12752768 = mul i32 %136.load2442, i32 14
  12762769 = add i32 %12692767, i32 %12752768
  12822770 = mul i32 %144.load2446, i32 58
  12832771 = add i32 %12762769, i32 %12822770
  12892772 = mul i32 %151.load2450, i32 67
  12902773 = add i32 %12832771, i32 %12892772
  12962774 = mul i32 %158.load2454, i32 86
  12972775 = add i32 %12902773, i32 %12962774
  13042776 = mul i32 %165.load2458, i32 -79
  13052777 = add i32 %12972775, i32 %13042776
  13112778 = mul i32 %172.load2462, i32 48
  13122779 = add i32 %13052777, i32 %13112778
  13192780 = mul i32 %179.load2466, i32 -13
  13202781 = add i32 %13122779, i32 %13192780
  13272782 = mul i32 %187.load2470, i32 -15
  13282783 = add i32 %13202781, i32 %13272782
  13342784 = mul i32 %194.load2474, i32 66
  13352785 = add i32 %13282783, i32 %13342784
  33172 = icmp sgt i32 %13352785, i32 127
  br i1 %33172, bb %relu_reg.then3174, bb %relu_reg.if.exit3176
model.entry11.split.split.split.split.split.split.split:  pred(relu_reg.then3174, relu_reg.then83179, relu_reg.if.exit93181)
  13362786.ret = phi [bb %relu_reg.then3174, i32 127, bb %relu_reg.then83179, i32 0, bb %relu_reg.if.exit93181, i32 %13352785]
  13382787 = mul i32 %13362786.ret, i32 -95
  13392788 = add i32 %11502736, i32 %13382787
  13452789 = mul i32 %15.load2379, i32 33
  13522790 = add i32 %13452789, i32 %7832635
  13582791 = mul i32 %28.load2386, i32 67
  13592792 = add i32 %13522790, i32 %13582791
  13652793 = mul i32 %36.load2390, i32 30
  13662794 = add i32 %13592792, i32 %13652793
  13732795 = mul i32 %44.load2394, i32 -2
  13742796 = add i32 %13662794, i32 %13732795
  13802797 = mul i32 %52.load2398, i32 65
  13812798 = add i32 %13742796, i32 %13802797
  13872799 = mul i32 %59.load2402, i32 120
  13882800 = add i32 %13812798, i32 %13872799
  13952801 = mul i32 %67.load2406, i32 -13
  13962802 = add i32 %13882800, i32 %13952801
  14022803 = mul i32 %74.load2410, i32 18
  14032804 = add i32 %13962802, i32 %14022803
  14092805 = mul i32 %82.load2414, i32 5
  14102806 = add i32 %14032804, i32 %14092805
  14162807 = mul i32 %89.load2418, i32 104
  14172808 = add i32 %14102806, i32 %14162807
  14242809 = mul i32 %97.load2422, i32 -119
  14252810 = add i32 %14172808, i32 %14242809
  14322811 = mul i32 %105.load2426, i32 -7
  14332812 = add i32 %14252810, i32 %14322811
  14392813 = mul i32 %113.load2430, i32 71
  14402814 = add i32 %14332812, i32 %14392813
  14462815 = mul i32 %121.load2434, i32 107
  14472816 = add i32 %14402814, i32 %14462815
  14532817 = mul i32 %129.load2438, i32 24
  14542818 = add i32 %14472816, i32 %14532817
  14602819 = mul i32 %136.load2442, i32 82
  14612820 = add i32 %14542818, i32 %14602819
  14682821 = mul i32 %144.load2446, i32 -96
  14692822 = add i32 %14612820, i32 %14682821
  14762823 = mul i32 %151.load2450, i32 -104
  14772824 = add i32 %14692822, i32 %14762823
  14842825 = mul i32 %158.load2454, i32 -121
  14852826 = add i32 %14772824, i32 %14842825
  14922827 = add i32 %14852826, i32 %5472570
  14982828 = mul i32 %172.load2462, i32 97
  14992829 = add i32 %14922827, i32 %14982828
  15052830 = mul i32 %179.load2466, i32 83
  15062831 = add i32 %14992829, i32 %15052830
  15122832 = mul i32 %187.load2470, i32 46
  15132833 = add i32 %15062831, i32 %15122832
  15202834 = mul i32 %194.load2474, i32 -84
  15212835 = add i32 %15132833, i32 %15202834
  33186 = icmp sgt i32 %15212835, i32 127
  br i1 %33186, bb %relu_reg.then3188, bb %relu_reg.if.exit3190
model.entry11.split.split.split.split.split.split.split.split:  pred(relu_reg.then3188, relu_reg.then83193, relu_reg.if.exit93195)
  15222836.ret = phi [bb %relu_reg.then3188, i32 127, bb %relu_reg.then83193, i32 0, bb %relu_reg.if.exit93195, i32 %15212835]
  15242837 = mul i32 %15222836.ret, i32 -50
  15252838 = add i32 %13392788, i32 %15242837
  15322839 = mul i32 %15.load2379, i32 -29
  15382840 = mul i32 %21.load2382, i32 7
  15392841 = add i32 %15322839, i32 %15382840
  15472842 = add i32 %15392841, i32 %4142534
  15532843 = mul i32 %36.load2390, i32 38
  15542844 = add i32 %15472842, i32 %15532843
  15612845 = mul i32 %44.load2394, i32 -90
  15622846 = add i32 %15542844, i32 %15612845
  15702847 = add i32 %15622846, i32 %10032694
  15772848 = mul i32 %59.load2402, i32 -32
  15782849 = add i32 %15702847, i32 %15772848
  15842850 = mul i32 %67.load2406, i32 37
  15852851 = add i32 %15782849, i32 %15842850
  15912852 = mul i32 %74.load2410, i32 36
  15922853 = add i32 %15852851, i32 %15912852
  16002854 = add i32 %15922853, i32 %10332702
  16072855 = mul i32 %89.load2418, i32 -125
  16082856 = add i32 %16002854, i32 %16072855
  16152857 = mul i32 %97.load2422, i32 -46
  16162858 = add i32 %16082856, i32 %16152857
  16232859 = mul i32 %105.load2426, i32 -70
  16242860 = add i32 %16162858, i32 %16232859
  16302861 = mul i32 %113.load2430, i32 37
  16312862 = add i32 %16242860, i32 %16302861
  16382863 = mul i32 %121.load2434, i32 -73
  16392864 = add i32 %16312862, i32 %16382863
  16462865 = mul i32 %129.load2438, i32 -34
  16472866 = add i32 %16392864, i32 %16462865
  16542867 = mul i32 %136.load2442, i32 -87
  16552868 = add i32 %16472866, i32 %16542867
  16622869 = mul i32 %144.load2446, i32 -75
  16632870 = add i32 %16552868, i32 %16622869
  16692871 = mul i32 %151.load2450, i32 71
  16702872 = add i32 %16632870, i32 %16692871
  16772873 = mul i32 %158.load2454, i32 -77
  16782874 = add i32 %16702872, i32 %16772873
  16842875 = mul i32 %165.load2458, i32 53
  16852876 = add i32 %16782874, i32 %16842875
  16912877 = mul i32 %172.load2462, i32 37
  16922878 = add i32 %16852876, i32 %16912877
  16992879 = mul i32 %179.load2466, i32 -103
  17002880 = add i32 %16922878, i32 %16992879
  17072881 = mul i32 %187.load2470, i32 -13
  17082882 = add i32 %17002880, i32 %17072881
  17152883 = mul i32 %194.load2474, i32 -114
  17162884 = add i32 %17082882, i32 %17152883
  33200 = icmp sgt i32 %17162884, i32 127
  br i1 %33200, bb %relu_reg.then3202, bb %relu_reg.if.exit3204
model.entry11.split.split.split.split.split.split.split.split.split:  pred(relu_reg.then3202, relu_reg.then83207, relu_reg.if.exit93209)
  17172885.ret = phi [bb %relu_reg.then3202, i32 127, bb %relu_reg.then83207, i32 0, bb %relu_reg.if.exit93209, i32 %17162884]
  17192886 = mul i32 %17172885.ret, i32 -23
  17202887 = add i32 %15252838, i32 %17192886
  17262888 = mul i32 %15.load2379, i32 67
  17322889 = mul i32 %21.load2382, i32 42
  17332890 = add i32 %17262888, i32 %17322889
  17392891 = mul i32 %28.load2386, i32 41
  17402892 = add i32 %17332890, i32 %17392891
  17472893 = mul i32 %36.load2390, i32 -123
  17482894 = add i32 %17402892, i32 %17472893
  17552895 = mul i32 %44.load2394, i32 -92
  17562896 = add i32 %17482894, i32 %17552895
  17622897 = mul i32 %52.load2398, i32 10
  17632898 = add i32 %17562896, i32 %17622897
  17702899 = mul i32 %59.load2402, i32 -77
  17712900 = add i32 %17632898, i32 %17702899
  17772901 = mul i32 %67.load2406, i32 75
  17782902 = add i32 %17712900, i32 %17772901
  17842903 = mul i32 %74.load2410, i32 96
  17852904 = add i32 %17782902, i32 %17842903
  17922905 = mul i32 %82.load2414, i32 -51
  17932906 = add i32 %17852904, i32 %17922905
  17992907 = mul i32 %89.load2418, i32 109
  18002908 = add i32 %17932906, i32 %17992907
  18072909 = mul i32 %97.load2422, i32 -74
  18082910 = add i32 %18002908, i32 %18072909
  18162911 = add i32 %18082910, i32 %14322811
  18232912 = mul i32 %113.load2430, i32 -122
  18242913 = add i32 %18162911, i32 %18232912
  18302914 = mul i32 %121.load2434, i32 67
  18312915 = add i32 %18242913, i32 %18302914
  18372916 = mul i32 %129.load2438, i32 47
  18382917 = add i32 %18312915, i32 %18372916
  18442918 = mul i32 %136.load2442, i32 22
  18452919 = add i32 %18382917, i32 %18442918
  18522920 = mul i32 %144.load2446, i32 -68
  18532921 = add i32 %18452919, i32 %18522920
  18592922 = mul i32 %151.load2450, i32 38
  18602923 = add i32 %18532921, i32 %18592922
  18662924 = mul i32 %158.load2454, i32 29
  18672925 = add i32 %18602923, i32 %18662924
  18732926 = mul i32 %165.load2458, i32 115
  18742927 = add i32 %18672925, i32 %18732926
  18812928 = mul i32 %172.load2462, i32 -121
  18822929 = add i32 %18742927, i32 %18812928
  18882930 = mul i32 %179.load2466, i32 36
  18892931 = add i32 %18822929, i32 %18882930
  18962932 = mul i32 %187.load2470, i32 -49
  18972933 = add i32 %18892931, i32 %18962932
  19032934 = mul i32 %194.load2474, i32 85
  19042935 = add i32 %18972933, i32 %19032934
  33214 = icmp sgt i32 %19042935, i32 127
  br i1 %33214, bb %relu_reg.then3216, bb %relu_reg.if.exit3218
model.entry11.split.split.split.split.split.split.split.split.split.split:  pred(relu_reg.then3216, relu_reg.then83221, relu_reg.if.exit93223)
  19052936.ret = phi [bb %relu_reg.then3216, i32 127, bb %relu_reg.then83221, i32 0, bb %relu_reg.if.exit93223, i32 %19042935]
  19062937 = mul i32 %19052936.ret, i32 46
  19072938 = add i32 %17202887, i32 %19062937
  19082939 = icmp sgt i32 %19072938, i32 0
  br i1 %19082939, bb %model.then1909, bb %model.if.exit1910
model.then1909:  pred(model.entry11.split.split.split.split.split.split.split.split.split.split)
  br bb %while.exit1924.split
model.if.exit1910:  pred(model.entry11.split.split.split.split.split.split.split.split.split.split)
  br bb %while.exit1924.split
relu_reg.then3090:  pred(while.exit1924)
  br bb %model.entry11.split
relu_reg.if.exit3092:  pred(while.exit1924)
  73093 = icmp slt i32 %1972476, i32 0
  br i1 %73093, bb %relu_reg.then83095, bb %relu_reg.if.exit93097
relu_reg.then83095:  pred(relu_reg.if.exit3092)
  br bb %model.entry11.split
relu_reg.if.exit93097:  pred(relu_reg.if.exit3092)
  br bb %model.entry11.split
relu_reg.then3104:  pred(model.entry11.split)
  br bb %model.entry11.split.split
relu_reg.if.exit3106:  pred(model.entry11.split)
  73107 = icmp slt i32 %3912527, i32 0
  br i1 %73107, bb %relu_reg.then83109, bb %relu_reg.if.exit93111
relu_reg.then83109:  pred(relu_reg.if.exit3106)
  br bb %model.entry11.split.split
relu_reg.if.exit93111:  pred(relu_reg.if.exit3106)
  br bb %model.entry11.split.split
relu_reg.then3118:  pred(model.entry11.split.split)
  br bb %model.entry11.split.split.split
relu_reg.if.exit3120:  pred(model.entry11.split.split)
  73121 = icmp slt i32 %5782579, i32 0
  br i1 %73121, bb %relu_reg.then83123, bb %relu_reg.if.exit93125
relu_reg.then83123:  pred(relu_reg.if.exit3120)
  br bb %model.entry11.split.split.split
relu_reg.if.exit93125:  pred(relu_reg.if.exit3120)
  br bb %model.entry11.split.split.split
relu_reg.then3132:  pred(model.entry11.split.split.split)
  br bb %model.entry11.split.split.split.split
relu_reg.if.exit3134:  pred(model.entry11.split.split.split)
  73135 = icmp slt i32 %7672630, i32 0
  br i1 %73135, bb %relu_reg.then83137, bb %relu_reg.if.exit93139
relu_reg.then83137:  pred(relu_reg.if.exit3134)
  br bb %model.entry11.split.split.split.split
relu_reg.if.exit93139:  pred(relu_reg.if.exit3134)
  br bb %model.entry11.split.split.split.split
relu_reg.then3146:  pred(model.entry11.split.split.split.split)
  br bb %model.entry11.split.split.split.split.split
relu_reg.if.exit3148:  pred(model.entry11.split.split.split.split)
  73149 = icmp slt i32 %9562681, i32 0
  br i1 %73149, bb %relu_reg.then83151, bb %relu_reg.if.exit93153
relu_reg.then83151:  pred(relu_reg.if.exit3148)
  br bb %model.entry11.split.split.split.split.split
relu_reg.if.exit93153:  pred(relu_reg.if.exit3148)
  br bb %model.entry11.split.split.split.split.split
relu_reg.then3160:  pred(model.entry11.split.split.split.split.split)
  br bb %model.entry11.split.split.split.split.split.split
relu_reg.if.exit3162:  pred(model.entry11.split.split.split.split.split)
  73163 = icmp slt i32 %11472733, i32 0
  br i1 %73163, bb %relu_reg.then83165, bb %relu_reg.if.exit93167
relu_reg.then83165:  pred(relu_reg.if.exit3162)
  br bb %model.entry11.split.split.split.split.split.split
relu_reg.if.exit93167:  pred(relu_reg.if.exit3162)
  br bb %model.entry11.split.split.split.split.split.split
relu_reg.then3174:  pred(model.entry11.split.split.split.split.split.split)
  br bb %model.entry11.split.split.split.split.split.split.split
relu_reg.if.exit3176:  pred(model.entry11.split.split.split.split.split.split)
  73177 = icmp slt i32 %13352785, i32 0
  br i1 %73177, bb %relu_reg.then83179, bb %relu_reg.if.exit93181
relu_reg.then83179:  pred(relu_reg.if.exit3176)
  br bb %model.entry11.split.split.split.split.split.split.split
relu_reg.if.exit93181:  pred(relu_reg.if.exit3176)
  br bb %model.entry11.split.split.split.split.split.split.split
relu_reg.then3188:  pred(model.entry11.split.split.split.split.split.split.split)
  br bb %model.entry11.split.split.split.split.split.split.split.split
relu_reg.if.exit3190:  pred(model.entry11.split.split.split.split.split.split.split)
  73191 = icmp slt i32 %15212835, i32 0
  br i1 %73191, bb %relu_reg.then83193, bb %relu_reg.if.exit93195
relu_reg.then83193:  pred(relu_reg.if.exit3190)
  br bb %model.entry11.split.split.split.split.split.split.split.split
relu_reg.if.exit93195:  pred(relu_reg.if.exit3190)
  br bb %model.entry11.split.split.split.split.split.split.split.split
relu_reg.then3202:  pred(model.entry11.split.split.split.split.split.split.split.split)
  br bb %model.entry11.split.split.split.split.split.split.split.split.split
relu_reg.if.exit3204:  pred(model.entry11.split.split.split.split.split.split.split.split)
  73205 = icmp slt i32 %17162884, i32 0
  br i1 %73205, bb %relu_reg.then83207, bb %relu_reg.if.exit93209
relu_reg.then83207:  pred(relu_reg.if.exit3204)
  br bb %model.entry11.split.split.split.split.split.split.split.split.split
relu_reg.if.exit93209:  pred(relu_reg.if.exit3204)
  br bb %model.entry11.split.split.split.split.split.split.split.split.split
relu_reg.then3216:  pred(model.entry11.split.split.split.split.split.split.split.split.split)
  br bb %model.entry11.split.split.split.split.split.split.split.split.split.split
relu_reg.if.exit3218:  pred(model.entry11.split.split.split.split.split.split.split.split.split)
  73219 = icmp slt i32 %19042935, i32 0
  br i1 %73219, bb %relu_reg.then83221, bb %relu_reg.if.exit93223
relu_reg.then83221:  pred(relu_reg.if.exit3218)
  br bb %model.entry11.split.split.split.split.split.split.split.split.split.split
relu_reg.if.exit93223:  pred(relu_reg.if.exit3218)
  br bb %model.entry11.split.split.split.split.split.split.split.split.split.split
}

external float getfloat()

external void putfloat(float )

external void putch(i32 )

i32 model(ptr a) {
entry11:  pred()
  15.load = load i32 from ptr %a
  17 = mul i32 %15.load, i32 85
  21 = ptradd ptr %a, i32 4
  21.load = load i32 from ptr %21
  23 = mul i32 %21.load, i32 23
  24 = add i32 %17, i32 %23
  28 = ptradd ptr %a, i32 8
  28.load = load i32 from ptr %28
  31 = mul i32 %28.load, i32 -82
  32 = add i32 %24, i32 %31
  36 = ptradd ptr %a, i32 12
  36.load = load i32 from ptr %36
  39 = mul i32 %36.load, i32 -103
  40 = add i32 %32, i32 %39
  44 = ptradd ptr %a, i32 16
  44.load = load i32 from ptr %44
  47 = mul i32 %44.load, i32 -123
  48 = add i32 %40, i32 %47
  1973 = ptradd ptr %a, i32 20
  52.load = load i32 from ptr %1973
  1974 = shl i32 %52.load, i32 6
  55 = add i32 %48, i32 %1974
  1976 = ptradd ptr %a, i32 24
  59.load = load i32 from ptr %1976
  62 = mul i32 %59.load, i32 -120
  63 = add i32 %55, i32 %62
  1978 = ptradd ptr %a, i32 28
  67.load = load i32 from ptr %1978
  69 = mul i32 %67.load, i32 50
  70 = add i32 %63, i32 %69
  1980 = ptradd ptr %a, i32 32
  74.load = load i32 from ptr %1980
  77 = mul i32 %74.load, i32 -59
  78 = add i32 %70, i32 %77
  1982 = ptradd ptr %a, i32 36
  82.load = load i32 from ptr %1982
  84 = mul i32 %82.load, i32 47
  85 = add i32 %78, i32 %84
  1984 = ptradd ptr %a, i32 40
  89.load = load i32 from ptr %1984
  92 = mul i32 %89.load, i32 -111
  93 = add i32 %85, i32 %92
  1986 = ptradd ptr %a, i32 44
  97.load = load i32 from ptr %1986
  100 = mul i32 %97.load, i32 -67
  101 = add i32 %93, i32 %100
  1988 = ptradd ptr %a, i32 48
  105.load = load i32 from ptr %1988
  108 = mul i32 %105.load, i32 -106
  109 = add i32 %101, i32 %108
  1990 = ptradd ptr %a, i32 52
  113.load = load i32 from ptr %1990
  116 = mul i32 %113.load, i32 -75
  117 = add i32 %109, i32 %116
  1992 = ptradd ptr %a, i32 56
  121.load = load i32 from ptr %1992
  124 = mul i32 %121.load, i32 -102
  125 = add i32 %117, i32 %124
  1994 = ptradd ptr %a, i32 60
  129.load = load i32 from ptr %1994
  131 = mul i32 %129.load, i32 34
  132 = add i32 %125, i32 %131
  1996 = ptradd ptr %a, i32 64
  136.load = load i32 from ptr %1996
  139 = mul i32 %136.load, i32 -39
  140 = add i32 %132, i32 %139
  1998 = ptradd ptr %a, i32 68
  144.load = load i32 from ptr %1998
  146 = mul i32 %144.load, i32 65
  147 = add i32 %140, i32 %146
  2000 = ptradd ptr %a, i32 72
  151.load = load i32 from ptr %2000
  153 = mul i32 %151.load, i32 47
  154 = add i32 %147, i32 %153
  2002 = ptradd ptr %a, i32 76
  158.load = load i32 from ptr %2002
  160 = mul i32 %158.load, i32 113
  161 = add i32 %154, i32 %160
  2004 = ptradd ptr %a, i32 80
  165.load = load i32 from ptr %2004
  167 = mul i32 %165.load, i32 110
  168 = add i32 %161, i32 %167
  2006 = ptradd ptr %a, i32 84
  172.load = load i32 from ptr %2006
  174 = mul i32 %172.load, i32 47
  175 = add i32 %168, i32 %174
  2008 = ptradd ptr %a, i32 88
  179.load = load i32 from ptr %2008
  182 = mul i32 %179.load, i32 -4
  183 = add i32 %175, i32 %182
  2010 = ptradd ptr %a, i32 92
  187.load = load i32 from ptr %2010
  189 = mul i32 %187.load, i32 80
  190 = add i32 %183, i32 %189
  2012 = ptradd ptr %a, i32 96
  194.load = load i32 from ptr %2012
  196 = mul i32 %194.load, i32 46
  197 = add i32 %190, i32 %196
  32948 = icmp sgt i32 %197, i32 127
  br i1 %32948, bb %relu_reg.then, bb %relu_reg.if.exit
entry11.split:  pred(relu_reg.then, relu_reg.then8, relu_reg.if.exit9)
  198.ret = phi [bb %relu_reg.then, i32 127, bb %relu_reg.then8, i32 0, bb %relu_reg.if.exit9, i32 %197]
  199 = mul i32 %198.ret, i32 39
  206 = mul i32 %15.load, i32 -106
  212 = mul i32 %21.load, i32 126
  213 = add i32 %206, i32 %212
  220 = mul i32 %28.load, i32 -18
  221 = add i32 %213, i32 %220
  228 = mul i32 %36.load, i32 -31
  229 = add i32 %221, i32 %228
  236 = mul i32 %44.load, i32 -8
  237 = add i32 %229, i32 %236
  243 = mul i32 %52.load, i32 47
  244 = add i32 %237, i32 %243
  251 = mul i32 %59.load, i32 -4
  252 = add i32 %244, i32 %251
  258 = mul i32 %67.load, i32 67
  259 = add i32 %252, i32 %258
  266 = mul i32 %74.load, i32 -94
  267 = add i32 %259, i32 %266
  274 = mul i32 %82.load, i32 -121
  275 = add i32 %267, i32 %274
  281 = mul i32 %89.load, i32 7
  282 = add i32 %275, i32 %281
  289 = mul i32 %97.load, i32 -21
  290 = add i32 %282, i32 %289
  297 = mul i32 %105.load, i32 -60
  298 = add i32 %290, i32 %297
  305 = mul i32 %113.load, i32 -43
  306 = add i32 %298, i32 %305
  312 = mul i32 %121.load, i32 105
  313 = add i32 %306, i32 %312
  320 = mul i32 %129.load, i32 -42
  321 = add i32 %313, i32 %320
  327 = mul i32 %136.load, i32 87
  328 = add i32 %321, i32 %327
  334 = mul i32 %144.load, i32 29
  335 = add i32 %328, i32 %334
  342 = mul i32 %151.load, i32 -106
  343 = add i32 %335, i32 %342
  350 = mul i32 %158.load, i32 -31
  351 = add i32 %343, i32 %350
  358 = mul i32 %165.load, i32 -110
  359 = add i32 %351, i32 %358
  366 = mul i32 %172.load, i32 -100
  367 = add i32 %359, i32 %366
  374 = mul i32 %179.load, i32 -22
  375 = add i32 %367, i32 %374
  382 = mul i32 %187.load, i32 -75
  383 = add i32 %375, i32 %382
  390 = mul i32 %194.load, i32 -125
  391 = add i32 %383, i32 %390
  32962 = icmp sgt i32 %391, i32 127
  br i1 %32962, bb %relu_reg.then2964, bb %relu_reg.if.exit2966
entry11.split.split:  pred(relu_reg.then2964, relu_reg.then82969, relu_reg.if.exit92971)
  392.ret = phi [bb %relu_reg.then2964, i32 127, bb %relu_reg.then82969, i32 0, bb %relu_reg.if.exit92971, i32 %391]
  393 = mul i32 %392.ret, i32 77
  394 = add i32 %199, i32 %393
  400 = mul i32 %15.load, i32 26
  406 = mul i32 %21.load, i32 76
  407 = add i32 %400, i32 %406
  414 = mul i32 %28.load, i32 -70
  415 = add i32 %407, i32 %414
  421 = mul i32 %36.load, i32 29
  422 = add i32 %415, i32 %421
  429 = mul i32 %44.load, i32 -95
  430 = add i32 %422, i32 %429
  436 = mul i32 %52.load, i32 96
  437 = add i32 %430, i32 %436
  443 = mul i32 %59.load, i32 52
  444 = add i32 %437, i32 %443
  451 = mul i32 %67.load, i32 -68
  452 = add i32 %444, i32 %451
  459 = mul i32 %74.load, i32 -5
  460 = add i32 %452, i32 %459
  466 = mul i32 %82.load, i32 34
  467 = add i32 %460, i32 %466
  474 = mul i32 %89.load, i32 -34
  475 = add i32 %467, i32 %474
  481 = mul i32 %97.load, i32 102
  482 = add i32 %475, i32 %481
  488 = mul i32 %105.load, i32 6
  489 = add i32 %482, i32 %488
  496 = mul i32 %113.load, i32 -38
  497 = add i32 %489, i32 %496
  503 = mul i32 %121.load, i32 27
  504 = add i32 %497, i32 %503
  510 = mul i32 %129.load, i32 110
  511 = add i32 %504, i32 %510
  517 = mul i32 %136.load, i32 116
  518 = add i32 %511, i32 %517
  524 = mul i32 %144.load, i32 39
  525 = add i32 %518, i32 %524
  532 = mul i32 %151.load, i32 -63
  533 = add i32 %525, i32 %532
  540 = mul i32 %158.load, i32 -99
  541 = add i32 %533, i32 %540
  547 = mul i32 %165.load, i32 65
  548 = add i32 %541, i32 %547
  554 = mul i32 %172.load, i32 120
  555 = add i32 %548, i32 %554
  562 = mul i32 %179.load, i32 -39
  563 = add i32 %555, i32 %562
  570 = mul i32 %187.load, i32 -6
  571 = add i32 %563, i32 %570
  577 = mul i32 %194.load, i32 94
  578 = add i32 %571, i32 %577
  32976 = icmp sgt i32 %578, i32 127
  br i1 %32976, bb %relu_reg.then2978, bb %relu_reg.if.exit2980
entry11.split.split.split:  pred(relu_reg.then2978, relu_reg.then82983, relu_reg.if.exit92985)
  579.ret = phi [bb %relu_reg.then2978, i32 127, bb %relu_reg.then82983, i32 0, bb %relu_reg.if.exit92985, i32 %578]
  580 = mul i32 %579.ret, i32 127
  581 = add i32 %394, i32 %580
  588 = mul i32 %15.load, i32 -23
  595 = mul i32 %21.load, i32 -63
  596 = add i32 %588, i32 %595
  602 = mul i32 %28.load, i32 49
  603 = add i32 %596, i32 %602
  609 = mul i32 %36.load, i32 50
  610 = add i32 %603, i32 %609
  616 = mul i32 %44.load, i32 72
  617 = add i32 %610, i32 %616
  623 = mul i32 %52.load, i32 85
  624 = add i32 %617, i32 %623
  631 = mul i32 %59.load, i32 -30
  632 = add i32 %624, i32 %631
  638 = mul i32 %67.load, i32 12
  639 = add i32 %632, i32 %638
  645 = mul i32 %74.load, i32 125
  646 = add i32 %639, i32 %645
  653 = mul i32 %82.load, i32 -117
  654 = add i32 %646, i32 %653
  661 = mul i32 %89.load, i32 -65
  662 = add i32 %654, i32 %661
  670 = add i32 %662, i32 %100
  676 = mul i32 %105.load, i32 125
  677 = add i32 %670, i32 %676
  683 = mul i32 %113.load, i32 110
  684 = add i32 %677, i32 %683
  691 = mul i32 %121.load, i32 -31
  692 = add i32 %684, i32 %691
  699 = mul i32 %129.load, i32 -123
  700 = add i32 %692, i32 %699
  706 = mul i32 %136.load, i32 83
  707 = add i32 %700, i32 %706
  713 = mul i32 %144.load, i32 122
  714 = add i32 %707, i32 %713
  720 = mul i32 %151.load, i32 11
  721 = add i32 %714, i32 %720
  728 = mul i32 %158.load, i32 -23
  729 = add i32 %721, i32 %728
  736 = mul i32 %165.load, i32 -47
  737 = add i32 %729, i32 %736
  744 = mul i32 %172.load, i32 -32
  745 = add i32 %737, i32 %744
  752 = mul i32 %179.load, i32 -117
  753 = add i32 %745, i32 %752
  759 = mul i32 %187.load, i32 95
  760 = add i32 %753, i32 %759
  766 = mul i32 %194.load, i32 118
  767 = add i32 %760, i32 %766
  32990 = icmp sgt i32 %767, i32 127
  br i1 %32990, bb %relu_reg.then2992, bb %relu_reg.if.exit2994
entry11.split.split.split.split:  pred(relu_reg.then2992, relu_reg.then82997, relu_reg.if.exit92999)
  768.ret = phi [bb %relu_reg.then2992, i32 127, bb %relu_reg.then82997, i32 0, bb %relu_reg.if.exit92999, i32 %767]
  770 = mul i32 %768.ret, i32 -106
  771 = add i32 %581, i32 %770
  2133 = shl i32 %15.load, i32 3
  783 = mul i32 %21.load, i32 82
  784 = add i32 %2133, i32 %783
  791 = mul i32 %28.load, i32 -104
  792 = add i32 %784, i32 %791
  798 = mul i32 %36.load, i32 101
  799 = add i32 %792, i32 %798
  806 = mul i32 %44.load, i32 -116
  807 = add i32 %799, i32 %806
  814 = mul i32 %52.load, i32 -63
  815 = add i32 %807, i32 %814
  822 = mul i32 %59.load, i32 -16
  823 = add i32 %815, i32 %822
  830 = mul i32 %67.load, i32 -70
  831 = add i32 %823, i32 %830
  838 = add i32 %831, i32 %645
  844 = mul i32 %82.load, i32 75
  845 = add i32 %838, i32 %844
  851 = mul i32 %89.load, i32 66
  852 = add i32 %845, i32 %851
  859 = mul i32 %97.load, i32 -96
  860 = add i32 %852, i32 %859
  867 = mul i32 %105.load, i32 -101
  868 = add i32 %860, i32 %867
  875 = mul i32 %113.load, i32 -114
  876 = add i32 %868, i32 %875
  882 = mul i32 %121.load, i32 59
  883 = add i32 %876, i32 %882
  889 = mul i32 %129.load, i32 12
  890 = add i32 %883, i32 %889
  896 = mul i32 %136.load, i32 5
  897 = add i32 %890, i32 %896
  904 = mul i32 %144.load, i32 -95
  905 = add i32 %897, i32 %904
  911 = mul i32 %151.load, i32 116
  912 = add i32 %905, i32 %911
  919 = mul i32 %158.load, i32 -93
  920 = add i32 %912, i32 %919
  926 = mul i32 %165.load, i32 15
  927 = add i32 %920, i32 %926
  933 = mul i32 %172.load, i32 79
  934 = add i32 %927, i32 %933
  940 = mul i32 %179.load, i32 3
  941 = add i32 %934, i32 %940
  947 = mul i32 %187.load, i32 49
  948 = add i32 %941, i32 %947
  955 = mul i32 %194.load, i32 -124
  956 = add i32 %948, i32 %955
  33004 = icmp sgt i32 %956, i32 127
  br i1 %33004, bb %relu_reg.then3006, bb %relu_reg.if.exit3008
entry11.split.split.split.split.split:  pred(relu_reg.then3006, relu_reg.then83011, relu_reg.if.exit93013)
  957.ret = phi [bb %relu_reg.then3006, i32 127, bb %relu_reg.then83011, i32 0, bb %relu_reg.if.exit93013, i32 %956]
  959 = mul i32 %957.ret, i32 -3
  960 = add i32 %771, i32 %959
  966 = mul i32 %15.load, i32 81
  972 = mul i32 %21.load, i32 68
  973 = add i32 %966, i32 %972
  980 = mul i32 %28.load, i32 -102
  981 = add i32 %973, i32 %980
  988 = mul i32 %36.load, i32 -74
  989 = add i32 %981, i32 %988
  995 = mul i32 %44.load, i32 121
  996 = add i32 %989, i32 %995
  1003 = mul i32 %52.load, i32 -15
  1004 = add i32 %996, i32 %1003
  1010 = mul i32 %59.load, i32 55
  1011 = add i32 %1004, i32 %1010
  1017 = mul i32 %67.load, i32 101
  1018 = add i32 %1011, i32 %1017
  1025 = mul i32 %74.load, i32 -13
  1026 = add i32 %1018, i32 %1025
  1033 = mul i32 %82.load, i32 -62
  1034 = add i32 %1026, i32 %1033
  2186 = shl i32 %89.load, i32 6
  1041 = add i32 %1034, i32 %2186
  1047 = mul i32 %97.load, i32 114
  1048 = add i32 %1041, i32 %1047
  1054 = mul i32 %105.load, i32 38
  1055 = add i32 %1048, i32 %1054
  1062 = mul i32 %113.load, i32 -21
  1063 = add i32 %1055, i32 %1062
  1069 = mul i32 %121.load, i32 112
  1070 = add i32 %1063, i32 %1069
  1076 = mul i32 %129.load, i32 114
  1077 = add i32 %1070, i32 %1076
  1083 = mul i32 %136.load, i32 112
  1084 = add i32 %1077, i32 %1083
  1091 = mul i32 %144.load, i32 -10
  1092 = add i32 %1084, i32 %1091
  1099 = mul i32 %151.load, i32 -16
  1100 = add i32 %1092, i32 %1099
  1107 = mul i32 %158.load, i32 -50
  1108 = add i32 %1100, i32 %1107
  1115 = mul i32 %165.load, i32 -112
  1116 = add i32 %1108, i32 %1115
  1123 = mul i32 %172.load, i32 -116
  1124 = add i32 %1116, i32 %1123
  1131 = mul i32 %179.load, i32 -54
  1132 = add i32 %1124, i32 %1131
  1138 = mul i32 %187.load, i32 82
  1139 = add i32 %1132, i32 %1138
  1146 = mul i32 %194.load, i32 -72
  1147 = add i32 %1139, i32 %1146
  33018 = icmp sgt i32 %1147, i32 127
  br i1 %33018, bb %relu_reg.then3020, bb %relu_reg.if.exit3022
entry11.split.split.split.split.split.split:  pred(relu_reg.then3020, relu_reg.then83025, relu_reg.if.exit93027)
  1148.ret = phi [bb %relu_reg.then3020, i32 127, bb %relu_reg.then83025, i32 0, bb %relu_reg.if.exit93027, i32 %1147]
  2215 = shl i32 %1148.ret, i32 5
  1150 = add i32 %960, i32 %2215
  1156 = mul i32 %15.load, i32 15
  1163 = mul i32 %21.load, i32 -77
  1164 = add i32 %1156, i32 %1163
  1170 = mul i32 %28.load, i32 66
  1171 = add i32 %1164, i32 %1170
  1178 = mul i32 %36.load, i32 -90
  1179 = add i32 %1171, i32 %1178
  1186 = mul i32 %44.load, i32 -6
  1187 = add i32 %1179, i32 %1186
  1194 = mul i32 %52.load, i32 -30
  1195 = add i32 %1187, i32 %1194
  1202 = mul i32 %59.load, i32 -8
  1203 = add i32 %1195, i32 %1202
  1209 = mul i32 %67.load, i32 81
  1210 = add i32 %1203, i32 %1209
  2224 = shl i32 %74.load, i32 1
  1217 = add i32 %1210, i32 %2224
  1224 = mul i32 %82.load, i32 -110
  1225 = add i32 %1217, i32 %1224
  1232 = mul i32 %89.load, i32 -95
  1233 = add i32 %1225, i32 %1232
  1239 = mul i32 %97.load, i32 59
  1240 = add i32 %1233, i32 %1239
  1246 = mul i32 %105.load, i32 52
  1247 = add i32 %1240, i32 %1246
  1253 = mul i32 %113.load, i32 15
  1254 = add i32 %1247, i32 %1253
  1260 = mul i32 %121.load, i32 55
  1261 = add i32 %1254, i32 %1260
  1268 = mul i32 %129.load, i32 -33
  1269 = add i32 %1261, i32 %1268
  1275 = mul i32 %136.load, i32 14
  1276 = add i32 %1269, i32 %1275
  1282 = mul i32 %144.load, i32 58
  1283 = add i32 %1276, i32 %1282
  1289 = mul i32 %151.load, i32 67
  1290 = add i32 %1283, i32 %1289
  1296 = mul i32 %158.load, i32 86
  1297 = add i32 %1290, i32 %1296
  1304 = mul i32 %165.load, i32 -79
  1305 = add i32 %1297, i32 %1304
  1311 = mul i32 %172.load, i32 48
  1312 = add i32 %1305, i32 %1311
  1319 = mul i32 %179.load, i32 -13
  1320 = add i32 %1312, i32 %1319
  1327 = mul i32 %187.load, i32 -15
  1328 = add i32 %1320, i32 %1327
  1334 = mul i32 %194.load, i32 66
  1335 = add i32 %1328, i32 %1334
  33032 = icmp sgt i32 %1335, i32 127
  br i1 %33032, bb %relu_reg.then3034, bb %relu_reg.if.exit3036
entry11.split.split.split.split.split.split.split:  pred(relu_reg.then3034, relu_reg.then83039, relu_reg.if.exit93041)
  1336.ret = phi [bb %relu_reg.then3034, i32 127, bb %relu_reg.then83039, i32 0, bb %relu_reg.if.exit93041, i32 %1335]
  1338 = mul i32 %1336.ret, i32 -95
  1339 = add i32 %1150, i32 %1338
  1345 = mul i32 %15.load, i32 33
  1352 = add i32 %1345, i32 %783
  1358 = mul i32 %28.load, i32 67
  1359 = add i32 %1352, i32 %1358
  1365 = mul i32 %36.load, i32 30
  1366 = add i32 %1359, i32 %1365
  1373 = mul i32 %44.load, i32 -2
  1374 = add i32 %1366, i32 %1373
  1380 = mul i32 %52.load, i32 65
  1381 = add i32 %1374, i32 %1380
  1387 = mul i32 %59.load, i32 120
  1388 = add i32 %1381, i32 %1387
  1395 = mul i32 %67.load, i32 -13
  1396 = add i32 %1388, i32 %1395
  1402 = mul i32 %74.load, i32 18
  1403 = add i32 %1396, i32 %1402
  1409 = mul i32 %82.load, i32 5
  1410 = add i32 %1403, i32 %1409
  1416 = mul i32 %89.load, i32 104
  1417 = add i32 %1410, i32 %1416
  1424 = mul i32 %97.load, i32 -119
  1425 = add i32 %1417, i32 %1424
  1432 = mul i32 %105.load, i32 -7
  1433 = add i32 %1425, i32 %1432
  1439 = mul i32 %113.load, i32 71
  1440 = add i32 %1433, i32 %1439
  1446 = mul i32 %121.load, i32 107
  1447 = add i32 %1440, i32 %1446
  1453 = mul i32 %129.load, i32 24
  1454 = add i32 %1447, i32 %1453
  1460 = mul i32 %136.load, i32 82
  1461 = add i32 %1454, i32 %1460
  1468 = mul i32 %144.load, i32 -96
  1469 = add i32 %1461, i32 %1468
  1476 = mul i32 %151.load, i32 -104
  1477 = add i32 %1469, i32 %1476
  1484 = mul i32 %158.load, i32 -121
  1485 = add i32 %1477, i32 %1484
  1492 = add i32 %1485, i32 %547
  1498 = mul i32 %172.load, i32 97
  1499 = add i32 %1492, i32 %1498
  1505 = mul i32 %179.load, i32 83
  1506 = add i32 %1499, i32 %1505
  1512 = mul i32 %187.load, i32 46
  1513 = add i32 %1506, i32 %1512
  1520 = mul i32 %194.load, i32 -84
  1521 = add i32 %1513, i32 %1520
  33046 = icmp sgt i32 %1521, i32 127
  br i1 %33046, bb %relu_reg.then3048, bb %relu_reg.if.exit3050
entry11.split.split.split.split.split.split.split.split:  pred(relu_reg.then3048, relu_reg.then83053, relu_reg.if.exit93055)
  1522.ret = phi [bb %relu_reg.then3048, i32 127, bb %relu_reg.then83053, i32 0, bb %relu_reg.if.exit93055, i32 %1521]
  1524 = mul i32 %1522.ret, i32 -50
  1525 = add i32 %1339, i32 %1524
  1532 = mul i32 %15.load, i32 -29
  1538 = mul i32 %21.load, i32 7
  1539 = add i32 %1532, i32 %1538
  1547 = add i32 %1539, i32 %414
  1553 = mul i32 %36.load, i32 38
  1554 = add i32 %1547, i32 %1553
  1561 = mul i32 %44.load, i32 -90
  1562 = add i32 %1554, i32 %1561
  1570 = add i32 %1562, i32 %1003
  1577 = mul i32 %59.load, i32 -32
  1578 = add i32 %1570, i32 %1577
  1584 = mul i32 %67.load, i32 37
  1585 = add i32 %1578, i32 %1584
  1591 = mul i32 %74.load, i32 36
  1592 = add i32 %1585, i32 %1591
  1600 = add i32 %1592, i32 %1033
  1607 = mul i32 %89.load, i32 -125
  1608 = add i32 %1600, i32 %1607
  1615 = mul i32 %97.load, i32 -46
  1616 = add i32 %1608, i32 %1615
  1623 = mul i32 %105.load, i32 -70
  1624 = add i32 %1616, i32 %1623
  1630 = mul i32 %113.load, i32 37
  1631 = add i32 %1624, i32 %1630
  1638 = mul i32 %121.load, i32 -73
  1639 = add i32 %1631, i32 %1638
  1646 = mul i32 %129.load, i32 -34
  1647 = add i32 %1639, i32 %1646
  1654 = mul i32 %136.load, i32 -87
  1655 = add i32 %1647, i32 %1654
  1662 = mul i32 %144.load, i32 -75
  1663 = add i32 %1655, i32 %1662
  1669 = mul i32 %151.load, i32 71
  1670 = add i32 %1663, i32 %1669
  1677 = mul i32 %158.load, i32 -77
  1678 = add i32 %1670, i32 %1677
  1684 = mul i32 %165.load, i32 53
  1685 = add i32 %1678, i32 %1684
  1691 = mul i32 %172.load, i32 37
  1692 = add i32 %1685, i32 %1691
  1699 = mul i32 %179.load, i32 -103
  1700 = add i32 %1692, i32 %1699
  1707 = mul i32 %187.load, i32 -13
  1708 = add i32 %1700, i32 %1707
  1715 = mul i32 %194.load, i32 -114
  1716 = add i32 %1708, i32 %1715
  33060 = icmp sgt i32 %1716, i32 127
  br i1 %33060, bb %relu_reg.then3062, bb %relu_reg.if.exit3064
entry11.split.split.split.split.split.split.split.split.split:  pred(relu_reg.then3062, relu_reg.then83067, relu_reg.if.exit93069)
  1717.ret = phi [bb %relu_reg.then3062, i32 127, bb %relu_reg.then83067, i32 0, bb %relu_reg.if.exit93069, i32 %1716]
  1719 = mul i32 %1717.ret, i32 -23
  1720 = add i32 %1525, i32 %1719
  1726 = mul i32 %15.load, i32 67
  1732 = mul i32 %21.load, i32 42
  1733 = add i32 %1726, i32 %1732
  1739 = mul i32 %28.load, i32 41
  1740 = add i32 %1733, i32 %1739
  1747 = mul i32 %36.load, i32 -123
  1748 = add i32 %1740, i32 %1747
  1755 = mul i32 %44.load, i32 -92
  1756 = add i32 %1748, i32 %1755
  1762 = mul i32 %52.load, i32 10
  1763 = add i32 %1756, i32 %1762
  1770 = mul i32 %59.load, i32 -77
  1771 = add i32 %1763, i32 %1770
  1777 = mul i32 %67.load, i32 75
  1778 = add i32 %1771, i32 %1777
  1784 = mul i32 %74.load, i32 96
  1785 = add i32 %1778, i32 %1784
  1792 = mul i32 %82.load, i32 -51
  1793 = add i32 %1785, i32 %1792
  1799 = mul i32 %89.load, i32 109
  1800 = add i32 %1793, i32 %1799
  1807 = mul i32 %97.load, i32 -74
  1808 = add i32 %1800, i32 %1807
  1816 = add i32 %1808, i32 %1432
  1823 = mul i32 %113.load, i32 -122
  1824 = add i32 %1816, i32 %1823
  1830 = mul i32 %121.load, i32 67
  1831 = add i32 %1824, i32 %1830
  1837 = mul i32 %129.load, i32 47
  1838 = add i32 %1831, i32 %1837
  1844 = mul i32 %136.load, i32 22
  1845 = add i32 %1838, i32 %1844
  1852 = mul i32 %144.load, i32 -68
  1853 = add i32 %1845, i32 %1852
  1859 = mul i32 %151.load, i32 38
  1860 = add i32 %1853, i32 %1859
  1866 = mul i32 %158.load, i32 29
  1867 = add i32 %1860, i32 %1866
  1873 = mul i32 %165.load, i32 115
  1874 = add i32 %1867, i32 %1873
  1881 = mul i32 %172.load, i32 -121
  1882 = add i32 %1874, i32 %1881
  1888 = mul i32 %179.load, i32 36
  1889 = add i32 %1882, i32 %1888
  1896 = mul i32 %187.load, i32 -49
  1897 = add i32 %1889, i32 %1896
  1903 = mul i32 %194.load, i32 85
  1904 = add i32 %1897, i32 %1903
  33074 = icmp sgt i32 %1904, i32 127
  br i1 %33074, bb %relu_reg.then3076, bb %relu_reg.if.exit3078
entry11.split.split.split.split.split.split.split.split.split.split:  pred(relu_reg.then3076, relu_reg.then83081, relu_reg.if.exit93083)
  1905.ret = phi [bb %relu_reg.then3076, i32 127, bb %relu_reg.then83081, i32 0, bb %relu_reg.if.exit93083, i32 %1904]
  1906 = mul i32 %1905.ret, i32 46
  1907 = add i32 %1720, i32 %1906
  1908 = icmp sgt i32 %1907, i32 0
  br i1 %1908, bb %then1909, bb %if.exit1910
then1909:  pred(entry11.split.split.split.split.split.split.split.split.split.split)
  ret i32 1
if.exit1910:  pred(entry11.split.split.split.split.split.split.split.split.split.split)
  ret i32 0
relu_reg.then:  pred(entry11)
  br bb %entry11.split
relu_reg.if.exit:  pred(entry11)
  72953 = icmp slt i32 %197, i32 0
  br i1 %72953, bb %relu_reg.then8, bb %relu_reg.if.exit9
relu_reg.then8:  pred(relu_reg.if.exit)
  br bb %entry11.split
relu_reg.if.exit9:  pred(relu_reg.if.exit)
  br bb %entry11.split
relu_reg.then2964:  pred(entry11.split)
  br bb %entry11.split.split
relu_reg.if.exit2966:  pred(entry11.split)
  72967 = icmp slt i32 %391, i32 0
  br i1 %72967, bb %relu_reg.then82969, bb %relu_reg.if.exit92971
relu_reg.then82969:  pred(relu_reg.if.exit2966)
  br bb %entry11.split.split
relu_reg.if.exit92971:  pred(relu_reg.if.exit2966)
  br bb %entry11.split.split
relu_reg.then2978:  pred(entry11.split.split)
  br bb %entry11.split.split.split
relu_reg.if.exit2980:  pred(entry11.split.split)
  72981 = icmp slt i32 %578, i32 0
  br i1 %72981, bb %relu_reg.then82983, bb %relu_reg.if.exit92985
relu_reg.then82983:  pred(relu_reg.if.exit2980)
  br bb %entry11.split.split.split
relu_reg.if.exit92985:  pred(relu_reg.if.exit2980)
  br bb %entry11.split.split.split
relu_reg.then2992:  pred(entry11.split.split.split)
  br bb %entry11.split.split.split.split
relu_reg.if.exit2994:  pred(entry11.split.split.split)
  72995 = icmp slt i32 %767, i32 0
  br i1 %72995, bb %relu_reg.then82997, bb %relu_reg.if.exit92999
relu_reg.then82997:  pred(relu_reg.if.exit2994)
  br bb %entry11.split.split.split.split
relu_reg.if.exit92999:  pred(relu_reg.if.exit2994)
  br bb %entry11.split.split.split.split
relu_reg.then3006:  pred(entry11.split.split.split.split)
  br bb %entry11.split.split.split.split.split
relu_reg.if.exit3008:  pred(entry11.split.split.split.split)
  73009 = icmp slt i32 %956, i32 0
  br i1 %73009, bb %relu_reg.then83011, bb %relu_reg.if.exit93013
relu_reg.then83011:  pred(relu_reg.if.exit3008)
  br bb %entry11.split.split.split.split.split
relu_reg.if.exit93013:  pred(relu_reg.if.exit3008)
  br bb %entry11.split.split.split.split.split
relu_reg.then3020:  pred(entry11.split.split.split.split.split)
  br bb %entry11.split.split.split.split.split.split
relu_reg.if.exit3022:  pred(entry11.split.split.split.split.split)
  73023 = icmp slt i32 %1147, i32 0
  br i1 %73023, bb %relu_reg.then83025, bb %relu_reg.if.exit93027
relu_reg.then83025:  pred(relu_reg.if.exit3022)
  br bb %entry11.split.split.split.split.split.split
relu_reg.if.exit93027:  pred(relu_reg.if.exit3022)
  br bb %entry11.split.split.split.split.split.split
relu_reg.then3034:  pred(entry11.split.split.split.split.split.split)
  br bb %entry11.split.split.split.split.split.split.split
relu_reg.if.exit3036:  pred(entry11.split.split.split.split.split.split)
  73037 = icmp slt i32 %1335, i32 0
  br i1 %73037, bb %relu_reg.then83039, bb %relu_reg.if.exit93041
relu_reg.then83039:  pred(relu_reg.if.exit3036)
  br bb %entry11.split.split.split.split.split.split.split
relu_reg.if.exit93041:  pred(relu_reg.if.exit3036)
  br bb %entry11.split.split.split.split.split.split.split
relu_reg.then3048:  pred(entry11.split.split.split.split.split.split.split)
  br bb %entry11.split.split.split.split.split.split.split.split
relu_reg.if.exit3050:  pred(entry11.split.split.split.split.split.split.split)
  73051 = icmp slt i32 %1521, i32 0
  br i1 %73051, bb %relu_reg.then83053, bb %relu_reg.if.exit93055
relu_reg.then83053:  pred(relu_reg.if.exit3050)
  br bb %entry11.split.split.split.split.split.split.split.split
relu_reg.if.exit93055:  pred(relu_reg.if.exit3050)
  br bb %entry11.split.split.split.split.split.split.split.split
relu_reg.then3062:  pred(entry11.split.split.split.split.split.split.split.split)
  br bb %entry11.split.split.split.split.split.split.split.split.split
relu_reg.if.exit3064:  pred(entry11.split.split.split.split.split.split.split.split)
  73065 = icmp slt i32 %1716, i32 0
  br i1 %73065, bb %relu_reg.then83067, bb %relu_reg.if.exit93069
relu_reg.then83067:  pred(relu_reg.if.exit3064)
  br bb %entry11.split.split.split.split.split.split.split.split.split
relu_reg.if.exit93069:  pred(relu_reg.if.exit3064)
  br bb %entry11.split.split.split.split.split.split.split.split.split
relu_reg.then3076:  pred(entry11.split.split.split.split.split.split.split.split.split)
  br bb %entry11.split.split.split.split.split.split.split.split.split.split
relu_reg.if.exit3078:  pred(entry11.split.split.split.split.split.split.split.split.split)
  73079 = icmp slt i32 %1904, i32 0
  br i1 %73079, bb %relu_reg.then83081, bb %relu_reg.if.exit93083
relu_reg.then83081:  pred(relu_reg.if.exit3078)
  br bb %entry11.split.split.split.split.split.split.split.split.split.split
relu_reg.if.exit93083:  pred(relu_reg.if.exit3078)
  br bb %entry11.split.split.split.split.split.split.split.split.split.split
}

external void _sysy_stoptime(i32 )

external void putarray(i32 , ptr )

external void _sysy_starttime(i32 )

external void putfarray(i32 , ptr )

pure i32 relu_reg(i32 a) {
entry:  pred()
  3 = icmp sgt i32 %a, i32 127
  br i1 %3, bb %then, bb %if.exit
then:  pred(entry)
  ret i32 127
if.exit:  pred(entry)
  7 = icmp slt i32 %a, i32 0
  br i1 %7, bb %then8, bb %if.exit9
then8:  pred(if.exit)
  ret i32 0
if.exit9:  pred(if.exit)
  ret i32 %a
}


