TimeQuest Timing Analyzer report for SPI_module
Sat Dec 07 15:47:32 2019
Quartus II 64-Bit Version 13.1.4 Build 182 03/12/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'sclk'
 13. Slow 1200mV 85C Model Setup: 'rx_req'
 14. Slow 1200mV 85C Model Hold: 'rx_req'
 15. Slow 1200mV 85C Model Hold: 'sclk'
 16. Slow 1200mV 85C Model Recovery: 'sclk'
 17. Slow 1200mV 85C Model Recovery: 'rx_req'
 18. Slow 1200mV 85C Model Recovery: 'reset_n'
 19. Slow 1200mV 85C Model Removal: 'rx_req'
 20. Slow 1200mV 85C Model Removal: 'sclk'
 21. Slow 1200mV 85C Model Removal: 'reset_n'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'sclk'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'reset_n'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'rx_req'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Propagation Delay
 30. Minimum Propagation Delay
 31. Output Enable Times
 32. Minimum Output Enable Times
 33. Output Disable Times
 34. Minimum Output Disable Times
 35. Slow 1200mV 85C Model Metastability Report
 36. Slow 1200mV 0C Model Fmax Summary
 37. Slow 1200mV 0C Model Setup Summary
 38. Slow 1200mV 0C Model Hold Summary
 39. Slow 1200mV 0C Model Recovery Summary
 40. Slow 1200mV 0C Model Removal Summary
 41. Slow 1200mV 0C Model Minimum Pulse Width Summary
 42. Slow 1200mV 0C Model Setup: 'sclk'
 43. Slow 1200mV 0C Model Setup: 'rx_req'
 44. Slow 1200mV 0C Model Hold: 'rx_req'
 45. Slow 1200mV 0C Model Hold: 'sclk'
 46. Slow 1200mV 0C Model Recovery: 'sclk'
 47. Slow 1200mV 0C Model Recovery: 'reset_n'
 48. Slow 1200mV 0C Model Recovery: 'rx_req'
 49. Slow 1200mV 0C Model Removal: 'rx_req'
 50. Slow 1200mV 0C Model Removal: 'reset_n'
 51. Slow 1200mV 0C Model Removal: 'sclk'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'sclk'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'reset_n'
 54. Slow 1200mV 0C Model Minimum Pulse Width: 'rx_req'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Output Enable Times
 62. Minimum Output Enable Times
 63. Output Disable Times
 64. Minimum Output Disable Times
 65. Slow 1200mV 0C Model Metastability Report
 66. Fast 1200mV 0C Model Setup Summary
 67. Fast 1200mV 0C Model Hold Summary
 68. Fast 1200mV 0C Model Recovery Summary
 69. Fast 1200mV 0C Model Removal Summary
 70. Fast 1200mV 0C Model Minimum Pulse Width Summary
 71. Fast 1200mV 0C Model Setup: 'sclk'
 72. Fast 1200mV 0C Model Setup: 'rx_req'
 73. Fast 1200mV 0C Model Hold: 'rx_req'
 74. Fast 1200mV 0C Model Hold: 'sclk'
 75. Fast 1200mV 0C Model Recovery: 'sclk'
 76. Fast 1200mV 0C Model Recovery: 'rx_req'
 77. Fast 1200mV 0C Model Recovery: 'reset_n'
 78. Fast 1200mV 0C Model Removal: 'rx_req'
 79. Fast 1200mV 0C Model Removal: 'reset_n'
 80. Fast 1200mV 0C Model Removal: 'sclk'
 81. Fast 1200mV 0C Model Minimum Pulse Width: 'sclk'
 82. Fast 1200mV 0C Model Minimum Pulse Width: 'rx_req'
 83. Fast 1200mV 0C Model Minimum Pulse Width: 'reset_n'
 84. Setup Times
 85. Hold Times
 86. Clock to Output Times
 87. Minimum Clock to Output Times
 88. Propagation Delay
 89. Minimum Propagation Delay
 90. Output Enable Times
 91. Minimum Output Enable Times
 92. Output Disable Times
 93. Minimum Output Disable Times
 94. Fast 1200mV 0C Model Metastability Report
 95. Multicorner Timing Analysis Summary
 96. Setup Times
 97. Hold Times
 98. Clock to Output Times
 99. Minimum Clock to Output Times
100. Propagation Delay
101. Minimum Propagation Delay
102. Board Trace Model Assignments
103. Input Transition Times
104. Slow Corner Signal Integrity Metrics
105. Fast Corner Signal Integrity Metrics
106. Setup Transfers
107. Hold Transfers
108. Recovery Transfers
109. Removal Transfers
110. Report TCCS
111. Report RSKM
112. Unconstrained Paths
113. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Web Edition ;
; Revision Name      ; SPI_module                                         ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; reset_n    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset_n } ;
; rx_req     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rx_req }  ;
; sclk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sclk }    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 207.3 MHz ; 207.3 MHz       ; sclk       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; sclk   ; -2.702 ; -41.118           ;
; rx_req ; 0.268  ; 0.000             ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; rx_req ; -0.607 ; -3.925           ;
; sclk   ; 0.145  ; 0.000            ;
+--------+--------+------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; sclk    ; -0.571 ; -7.129              ;
; rx_req  ; -0.211 ; -0.531              ;
; reset_n ; -0.180 ; -1.236              ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; rx_req  ; -0.221 ; -0.667             ;
; sclk    ; -0.025 ; -0.200             ;
; reset_n ; -0.015 ; -0.021             ;
+---------+--------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; sclk    ; -3.000 ; -42.000                        ;
; reset_n ; -3.000 ; -3.000                         ;
; rx_req  ; -3.000 ; -3.000                         ;
+---------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sclk'                                                                                     ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -2.702 ; tx_buf[7]~1        ; miso~reg0           ; reset_n      ; sclk        ; 1.000        ; -2.076     ; 1.601      ;
; -2.619 ; tx_buf[6]~6        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; -2.097     ; 1.497      ;
; -2.592 ; tx_buf[5]~11       ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; -2.094     ; 1.473      ;
; -2.512 ; tx_buf[7]~1        ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; -2.075     ; 1.412      ;
; -2.478 ; tx_buf[3]~21       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; -2.092     ; 1.361      ;
; -2.477 ; tx_buf[2]~26       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; -2.097     ; 1.355      ;
; -2.450 ; tx_buf[4]~16       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; -2.092     ; 1.333      ;
; -2.421 ; tx_buf[1]~31       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; -2.075     ; 1.321      ;
; -2.413 ; tx_buf[0]~36       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; -2.076     ; 1.312      ;
; -2.231 ; tx_buf[2]~26       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; -2.097     ; 1.109      ;
; -2.199 ; tx_buf[6]~6        ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; -2.097     ; 1.077      ;
; -2.183 ; tx_buf[0]~36       ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; -2.076     ; 1.082      ;
; -2.148 ; tx_buf[4]~16       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; -2.092     ; 1.031      ;
; -2.073 ; tx_buf[5]~11       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; -2.094     ; 0.954      ;
; -1.912 ; roe~reg0_emulated  ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; 0.098      ; 2.505      ;
; -1.812 ; bit_cnt[8]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.746      ;
; -1.812 ; bit_cnt[8]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.746      ;
; -1.702 ; tx_buf[3]~21       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; -2.092     ; 0.585      ;
; -1.687 ; bit_cnt[6]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.621      ;
; -1.687 ; bit_cnt[6]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.621      ;
; -1.684 ; bit_cnt[9]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.618      ;
; -1.684 ; bit_cnt[9]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.618      ;
; -1.674 ; tx_buf[7]~1        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; -2.075     ; 0.574      ;
; -1.650 ; tx_buf[1]~31       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; -2.075     ; 0.550      ;
; -1.637 ; bit_cnt[9]         ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.500        ; -0.220     ; 1.912      ;
; -1.626 ; rrdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; 0.097      ; 2.218      ;
; -1.617 ; bit_cnt[6]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.552      ;
; -1.617 ; bit_cnt[6]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.552      ;
; -1.617 ; bit_cnt[6]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.552      ;
; -1.617 ; bit_cnt[6]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.552      ;
; -1.617 ; bit_cnt[6]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.552      ;
; -1.617 ; bit_cnt[6]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.552      ;
; -1.617 ; bit_cnt[6]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.552      ;
; -1.617 ; bit_cnt[6]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.552      ;
; -1.615 ; bit_cnt[1]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.549      ;
; -1.615 ; bit_cnt[1]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.549      ;
; -1.615 ; bit_cnt[1]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.549      ;
; -1.615 ; bit_cnt[1]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.549      ;
; -1.615 ; bit_cnt[1]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.549      ;
; -1.615 ; bit_cnt[1]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.549      ;
; -1.615 ; bit_cnt[1]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.549      ;
; -1.615 ; bit_cnt[1]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.549      ;
; -1.615 ; bit_cnt[3]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.549      ;
; -1.615 ; bit_cnt[3]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.549      ;
; -1.615 ; bit_cnt[3]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.549      ;
; -1.615 ; bit_cnt[3]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.549      ;
; -1.615 ; bit_cnt[3]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.549      ;
; -1.615 ; bit_cnt[3]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.549      ;
; -1.615 ; bit_cnt[3]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.549      ;
; -1.615 ; bit_cnt[3]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.549      ;
; -1.557 ; bit_cnt[7]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.491      ;
; -1.557 ; bit_cnt[7]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.491      ;
; -1.546 ; bit_cnt[4]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.481      ;
; -1.546 ; bit_cnt[4]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.481      ;
; -1.546 ; bit_cnt[4]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.481      ;
; -1.546 ; bit_cnt[4]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.481      ;
; -1.546 ; bit_cnt[4]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.481      ;
; -1.546 ; bit_cnt[4]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.481      ;
; -1.546 ; bit_cnt[4]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.481      ;
; -1.546 ; bit_cnt[4]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.481      ;
; -1.513 ; bit_cnt[10]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.447      ;
; -1.513 ; bit_cnt[10]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.447      ;
; -1.505 ; rd_add             ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; 0.095      ; 2.095      ;
; -1.505 ; rd_add             ; miso~en             ; sclk         ; sclk        ; 0.500        ; 0.095      ; 2.095      ;
; -1.495 ; trdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; 0.098      ; 2.088      ;
; -1.487 ; bit_cnt[7]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.422      ;
; -1.487 ; bit_cnt[7]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.422      ;
; -1.487 ; bit_cnt[7]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.422      ;
; -1.487 ; bit_cnt[7]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.422      ;
; -1.487 ; bit_cnt[7]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.422      ;
; -1.487 ; bit_cnt[7]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.422      ;
; -1.487 ; bit_cnt[7]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.422      ;
; -1.487 ; bit_cnt[7]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.422      ;
; -1.427 ; wr_add             ; roe~reg0_emulated   ; sclk         ; sclk        ; 1.000        ; -0.065     ; 2.357      ;
; -1.365 ; bit_cnt[1]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.298      ;
; -1.365 ; bit_cnt[1]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.298      ;
; -1.353 ; bit_cnt[16]        ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.500        ; -0.220     ; 1.628      ;
; -1.350 ; bit_cnt[3]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.283      ;
; -1.350 ; bit_cnt[3]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.283      ;
; -1.338 ; bit_cnt[2]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.272      ;
; -1.338 ; bit_cnt[2]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.272      ;
; -1.338 ; bit_cnt[2]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.272      ;
; -1.338 ; bit_cnt[2]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.272      ;
; -1.338 ; bit_cnt[2]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.272      ;
; -1.338 ; bit_cnt[2]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.272      ;
; -1.338 ; bit_cnt[2]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.272      ;
; -1.338 ; bit_cnt[2]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.272      ;
; -1.321 ; bit_cnt[11]        ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.500        ; -0.220     ; 1.596      ;
; -1.317 ; bit_cnt[16]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.251      ;
; -1.317 ; bit_cnt[16]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.251      ;
; -1.307 ; wr_add             ; trdy~reg0_emulated  ; sclk         ; sclk        ; 1.000        ; -0.065     ; 2.237      ;
; -1.301 ; bit_cnt[10]        ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.500        ; -0.219     ; 1.577      ;
; -1.281 ; bit_cnt[4]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.215      ;
; -1.281 ; bit_cnt[4]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.061     ; 2.215      ;
; -1.247 ; bit_cnt[16]        ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.182      ;
; -1.247 ; bit_cnt[16]        ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.182      ;
; -1.247 ; bit_cnt[16]        ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.182      ;
; -1.247 ; bit_cnt[16]        ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.182      ;
; -1.247 ; bit_cnt[16]        ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.182      ;
; -1.247 ; bit_cnt[16]        ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.060     ; 2.182      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rx_req'                                                                      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.268 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 0.500        ; 1.992      ; 1.438      ;
; 0.279 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 0.500        ; 1.992      ; 1.441      ;
; 0.322 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 0.500        ; 1.994      ; 1.375      ;
; 0.384 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 0.500        ; 1.992      ; 1.470      ;
; 0.436 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 0.500        ; 1.990      ; 1.414      ;
; 0.445 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 0.500        ; 1.991      ; 1.407      ;
; 0.465 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 0.500        ; 1.994      ; 1.391      ;
; 0.528 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 0.500        ; 2.096      ; 1.433      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rx_req'                                                                        ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.607 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; -0.500       ; 2.341      ; 1.274      ;
; -0.507 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; -0.500       ; 2.235      ; 1.268      ;
; -0.501 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; -0.500       ; 2.235      ; 1.274      ;
; -0.491 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; -0.500       ; 2.232      ; 1.281      ;
; -0.480 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; -0.500       ; 2.230      ; 1.290      ;
; -0.463 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; -0.500       ; 2.233      ; 1.310      ;
; -0.449 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; -0.500       ; 2.232      ; 1.323      ;
; -0.427 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; -0.500       ; 2.233      ; 1.346      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sclk'                                                                                      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.145 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.418      ; 2.760      ;
; 0.172 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.417      ; 2.786      ;
; 0.300 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.578      ; 3.075      ;
; 0.310 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.578      ; 3.085      ;
; 0.313 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.417      ; 2.927      ;
; 0.321 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.578      ; 3.096      ;
; 0.324 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 2.418      ; 2.939      ;
; 0.339 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 2.417      ; 2.953      ;
; 0.358 ; rx_buf[7]           ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; rx_buf[6]           ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; rx_buf[5]           ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; rx_buf[4]           ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; rx_buf[3]           ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; rx_buf[2]           ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; rx_buf[1]           ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; rx_buf[0]           ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; rd_add              ; rd_add              ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; wr_add              ; wr_add              ; sclk         ; sclk        ; 0.000        ; 0.061      ; 0.577      ;
; 0.399 ; bit_cnt[2]          ; bit_cnt[3]          ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.618      ;
; 0.426 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.578      ; 3.201      ;
; 0.428 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.578      ; 3.203      ;
; 0.429 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.578      ; 3.204      ;
; 0.433 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.578      ; 3.208      ;
; 0.502 ; bit_cnt[1]          ; bit_cnt[2]          ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.721      ;
; 0.503 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; 0.000        ; 2.577      ; 3.277      ;
; 0.526 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.578      ; 3.301      ;
; 0.535 ; bit_cnt[11]         ; bit_cnt[12]         ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.754      ;
; 0.537 ; bit_cnt[15]         ; bit_cnt[16]         ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.756      ;
; 0.537 ; bit_cnt[14]         ; bit_cnt[15]         ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.756      ;
; 0.544 ; bit_cnt[9]          ; bit_cnt[10]         ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.763      ;
; 0.617 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.578      ; 2.892      ;
; 0.646 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.578      ; 2.921      ;
; 0.656 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.578      ; 2.931      ;
; 0.667 ; bit_cnt[12]         ; bit_cnt[13]         ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.886      ;
; 0.669 ; bit_cnt[8]          ; bit_cnt[9]          ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.888      ;
; 0.669 ; bit_cnt[6]          ; bit_cnt[7]          ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.888      ;
; 0.683 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.578      ; 2.958      ;
; 0.684 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.578      ; 2.959      ;
; 0.686 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.578      ; 2.961      ;
; 0.687 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.578      ; 2.962      ;
; 0.697 ; bit_cnt[3]          ; bit_cnt[4]          ; sclk         ; sclk        ; 0.000        ; 0.061      ; 0.915      ;
; 0.784 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.418      ; 2.899      ;
; 0.799 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.417      ; 2.913      ;
; 0.802 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.578      ; 3.077      ;
; 0.823 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; -0.500       ; 2.577      ; 3.097      ;
; 0.880 ; bit_cnt[13]         ; bit_cnt[14]         ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.099      ;
; 0.889 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; 0.000        ; 2.577      ; 3.663      ;
; 0.892 ; bit_cnt[10]         ; bit_cnt[11]         ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.111      ;
; 0.951 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.417      ; 3.065      ;
; 0.980 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 2.418      ; 3.095      ;
; 1.007 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; -0.500       ; 2.417      ; 3.121      ;
; 1.023 ; wr_add              ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.057      ; 1.237      ;
; 1.023 ; wr_add              ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.057      ; 1.237      ;
; 1.025 ; wr_add              ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.057      ; 1.239      ;
; 1.114 ; bit_cnt[4]          ; bit_cnt[5]          ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.333      ;
; 1.220 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; -0.500       ; 2.577      ; 3.494      ;
; 1.244 ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.061      ; 1.462      ;
; 1.256 ; wr_add              ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.057      ; 1.470      ;
; 1.257 ; wr_add              ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.057      ; 1.471      ;
; 1.257 ; wr_add              ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.057      ; 1.471      ;
; 1.258 ; wr_add              ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.057      ; 1.472      ;
; 1.259 ; wr_add              ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.057      ; 1.473      ;
; 1.271 ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.060      ; 1.488      ;
; 1.281 ; wr_add              ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.057      ; 1.495      ;
; 1.345 ; bit_cnt[13]         ; rx_buf[3]           ; sclk         ; sclk        ; -0.500       ; -0.097     ; 0.925      ;
; 1.359 ; bit_cnt[10]         ; rx_buf[6]           ; sclk         ; sclk        ; -0.500       ; -0.097     ; 0.939      ;
; 1.367 ; bit_cnt[7]          ; bit_cnt[8]          ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.586      ;
; 1.375 ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.594      ;
; 1.390 ; bit_cnt[15]         ; rx_buf[1]           ; sclk         ; sclk        ; -0.500       ; -0.097     ; 0.970      ;
; 1.397 ; wr_add              ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.058      ; 1.612      ;
; 1.403 ; bit_cnt[2]          ; rd_add              ; sclk         ; sclk        ; -0.500       ; -0.095     ; 0.985      ;
; 1.404 ; bit_cnt[5]          ; bit_cnt[6]          ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.623      ;
; 1.409 ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.061      ; 1.627      ;
; 1.437 ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.656      ;
; 1.446 ; bit_cnt[16]         ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; -0.097     ; 1.026      ;
; 1.447 ; rd_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.059      ; 1.663      ;
; 1.451 ; bit_cnt[1]          ; wr_add              ; sclk         ; sclk        ; -0.500       ; -0.094     ; 1.034      ;
; 1.454 ; roe~reg0_emulated   ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.061      ; 1.672      ;
; 1.460 ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.679      ;
; 1.484 ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.703      ;
; 1.507 ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.726      ;
; 1.524 ; wr_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.057      ; 1.738      ;
; 1.563 ; rd_add              ; miso~reg0           ; sclk         ; sclk        ; -0.500       ; 0.219      ; 1.459      ;
; 1.564 ; bit_cnt[11]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; -0.097     ; 1.144      ;
; 1.565 ; bit_cnt[16]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; -0.096     ; 1.146      ;
; 1.570 ; tx_buf[7]~_emulated ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.789      ;
; 1.571 ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.790      ;
; 1.574 ; bit_cnt[14]         ; rx_buf[2]           ; sclk         ; sclk        ; -0.500       ; -0.097     ; 1.154      ;
; 1.595 ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.814      ;
; 1.597 ; bit_cnt[9]          ; rx_buf[7]           ; sclk         ; sclk        ; -0.500       ; -0.097     ; 1.177      ;
; 1.597 ; bit_cnt[8]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.063      ; 1.817      ;
; 1.605 ; bit_cnt[16]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; -0.097     ; 1.185      ;
; 1.625 ; bit_cnt[12]         ; rx_buf[4]           ; sclk         ; sclk        ; -0.500       ; -0.097     ; 1.205      ;
; 1.631 ; bit_cnt[16]         ; rx_buf[0]           ; sclk         ; sclk        ; -0.500       ; -0.097     ; 1.211      ;
; 1.742 ; tx_buf[7]~_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.061      ; 1.960      ;
; 1.755 ; bit_cnt[2]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.974      ;
; 1.755 ; bit_cnt[2]          ; miso~en             ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.974      ;
; 1.766 ; rd_add              ; tx_buf[7]~_emulated ; sclk         ; sclk        ; -0.500       ; 0.220      ; 1.663      ;
; 1.766 ; rd_add              ; tx_buf[6]~_emulated ; sclk         ; sclk        ; -0.500       ; 0.220      ; 1.663      ;
; 1.766 ; rd_add              ; tx_buf[5]~_emulated ; sclk         ; sclk        ; -0.500       ; 0.220      ; 1.663      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'sclk'                                                                         ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.571 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.500        ; 2.335      ; 3.381      ;
; -0.330 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.335      ; 3.140      ;
; -0.282 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.500        ; 2.493      ; 3.250      ;
; -0.282 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.500        ; 2.493      ; 3.250      ;
; -0.282 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.500        ; 2.493      ; 3.250      ;
; -0.282 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.500        ; 2.493      ; 3.250      ;
; -0.225 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.494      ; 3.194      ;
; -0.225 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.494      ; 3.194      ;
; -0.225 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.494      ; 3.194      ;
; -0.225 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.494      ; 3.194      ;
; -0.225 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.494      ; 3.194      ;
; -0.225 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.494      ; 3.194      ;
; -0.225 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.494      ; 3.194      ;
; -0.225 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.494      ; 3.194      ;
; -0.213 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.500        ; 2.492      ; 3.180      ;
; -0.213 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.500        ; 2.492      ; 3.180      ;
; -0.213 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.500        ; 2.492      ; 3.180      ;
; -0.213 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.500        ; 2.492      ; 3.180      ;
; -0.213 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.500        ; 2.492      ; 3.180      ;
; -0.213 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.500        ; 2.492      ; 3.180      ;
; -0.213 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.500        ; 2.492      ; 3.180      ;
; -0.213 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.500        ; 2.492      ; 3.180      ;
; -0.213 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.500        ; 2.492      ; 3.180      ;
; -0.213 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.500        ; 2.492      ; 3.180      ;
; -0.213 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.500        ; 2.492      ; 3.180      ;
; -0.213 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.500        ; 2.492      ; 3.180      ;
; -0.213 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.500        ; 2.492      ; 3.180      ;
; -0.209 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.334      ; 3.018      ;
; -0.180 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.500        ; 2.334      ; 2.989      ;
; -0.059 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.500        ; 2.333      ; 2.867      ;
; -0.059 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.500        ; 2.333      ; 2.867      ;
; -0.059 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.500        ; 2.333      ; 2.867      ;
; -0.059 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.500        ; 2.333      ; 2.867      ;
; -0.059 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.500        ; 2.333      ; 2.867      ;
; -0.059 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.500        ; 2.333      ; 2.867      ;
; -0.059 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.500        ; 2.333      ; 2.867      ;
; -0.059 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.500        ; 2.333      ; 2.867      ;
; 0.059  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.494      ; 3.410      ;
; 0.059  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.494      ; 3.410      ;
; 0.059  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.494      ; 3.410      ;
; 0.059  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.494      ; 3.410      ;
; 0.059  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.494      ; 3.410      ;
; 0.059  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.494      ; 3.410      ;
; 0.059  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.494      ; 3.410      ;
; 0.059  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.494      ; 3.410      ;
; 0.097  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 1.000        ; 2.493      ; 3.371      ;
; 0.097  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 1.000        ; 2.493      ; 3.371      ;
; 0.097  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 1.000        ; 2.493      ; 3.371      ;
; 0.097  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 1.000        ; 2.493      ; 3.371      ;
; 0.121  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 1.000        ; 2.335      ; 3.189      ;
; 0.141  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 1.000        ; 2.492      ; 3.326      ;
; 0.141  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 1.000        ; 2.492      ; 3.326      ;
; 0.141  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 1.000        ; 2.492      ; 3.326      ;
; 0.141  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 1.000        ; 2.492      ; 3.326      ;
; 0.141  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 1.000        ; 2.492      ; 3.326      ;
; 0.141  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 1.000        ; 2.492      ; 3.326      ;
; 0.141  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 1.000        ; 2.492      ; 3.326      ;
; 0.141  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 1.000        ; 2.492      ; 3.326      ;
; 0.141  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 1.000        ; 2.492      ; 3.326      ;
; 0.141  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 1.000        ; 2.492      ; 3.326      ;
; 0.141  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 1.000        ; 2.492      ; 3.326      ;
; 0.141  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 1.000        ; 2.492      ; 3.326      ;
; 0.141  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 1.000        ; 2.492      ; 3.326      ;
; 0.272  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.335      ; 3.038      ;
; 0.395  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.334      ; 2.914      ;
; 0.439  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 1.000        ; 2.334      ; 2.870      ;
; 0.585  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 1.000        ; 2.333      ; 2.723      ;
; 0.585  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 1.000        ; 2.333      ; 2.723      ;
; 0.585  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 1.000        ; 2.333      ; 2.723      ;
; 0.585  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 1.000        ; 2.333      ; 2.723      ;
; 0.585  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 1.000        ; 2.333      ; 2.723      ;
; 0.585  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 1.000        ; 2.333      ; 2.723      ;
; 0.585  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 1.000        ; 2.333      ; 2.723      ;
; 0.585  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 1.000        ; 2.333      ; 2.723      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'rx_req'                                                                    ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.211 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.411      ; 4.825      ;
; -0.180 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.411      ; 4.294      ;
; -0.170 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.409      ; 4.293      ;
; -0.089 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.409      ; 4.712      ;
; -0.044 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.409      ; 4.681      ;
; -0.036 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.407      ; 4.803      ;
; -0.032 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.408      ; 4.801      ;
; -0.026 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.407      ; 4.293      ;
; -0.025 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.409      ; 4.162      ;
; -0.023 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.408      ; 4.292      ;
; -0.022 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.409      ; 4.293      ;
; -0.016 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.411      ; 4.289      ;
; 0.063  ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.409      ; 4.708      ;
; 0.069  ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.411      ; 4.704      ;
; 0.099  ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.513      ; 4.279      ;
; 0.169  ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.513      ; 4.709      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'reset_n'                                                               ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.180 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.500        ; 4.413      ; 4.326      ;
; -0.179 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.500        ; 4.413      ; 4.326      ;
; -0.177 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.500        ; 4.414      ; 4.327      ;
; -0.176 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.500        ; 4.429      ; 4.339      ;
; -0.176 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.500        ; 4.429      ; 4.339      ;
; -0.169 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.500        ; 4.433      ; 4.337      ;
; -0.165 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.500        ; 4.433      ; 4.335      ;
; -0.122 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 1.000        ; 4.413      ; 4.768      ;
; -0.121 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 1.000        ; 4.413      ; 4.768      ;
; -0.119 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 1.000        ; 4.414      ; 4.769      ;
; -0.094 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 1.000        ; 4.429      ; 4.757      ;
; -0.094 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 1.000        ; 4.429      ; 4.757      ;
; -0.085 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 1.000        ; 4.433      ; 4.753      ;
; -0.083 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 1.000        ; 4.433      ; 4.753      ;
; -0.014 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.500        ; 4.430      ; 4.312      ;
; 0.024  ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 1.000        ; 4.430      ; 4.774      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'rx_req'                                                                     ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.221 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.674      ; 4.493      ;
; -0.125 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.674      ; 4.089      ;
; -0.101 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.568      ; 4.507      ;
; -0.096 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.566      ; 4.510      ;
; -0.093 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.565      ; 4.012      ;
; -0.092 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.566      ; 4.514      ;
; -0.086 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.565      ; 4.519      ;
; -0.033 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.568      ; 4.575      ;
; -0.019 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.568      ; 4.089      ;
; -0.017 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.565      ; 4.088      ;
; -0.015 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.568      ; 4.093      ;
; -0.014 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.566      ; 4.092      ;
; -0.014 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.563      ; 4.089      ;
; -0.014 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.566      ; 4.092      ;
; -0.009 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.565      ; 4.596      ;
; -0.004 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.563      ; 4.599      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'sclk'                                                                          ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.025 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.000        ; 2.417      ; 2.589      ;
; -0.025 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.000        ; 2.417      ; 2.589      ;
; -0.025 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.000        ; 2.417      ; 2.589      ;
; -0.025 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.000        ; 2.417      ; 2.589      ;
; -0.025 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.000        ; 2.417      ; 2.589      ;
; -0.025 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.000        ; 2.417      ; 2.589      ;
; -0.025 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.000        ; 2.417      ; 2.589      ;
; -0.025 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.000        ; 2.417      ; 2.589      ;
; 0.141  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.578      ; 2.916      ;
; 0.141  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.578      ; 2.916      ;
; 0.141  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.578      ; 2.916      ;
; 0.141  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.578      ; 2.916      ;
; 0.141  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.578      ; 2.916      ;
; 0.141  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.578      ; 2.916      ;
; 0.141  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.578      ; 2.916      ;
; 0.141  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.578      ; 2.916      ;
; 0.151  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.417      ; 2.765      ;
; 0.192  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.417      ; 2.806      ;
; 0.312  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.418      ; 2.927      ;
; 0.408  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.000        ; 2.576      ; 3.181      ;
; 0.408  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.000        ; 2.576      ; 3.181      ;
; 0.408  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.000        ; 2.576      ; 3.181      ;
; 0.408  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.000        ; 2.576      ; 3.181      ;
; 0.408  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.000        ; 2.576      ; 3.181      ;
; 0.408  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.000        ; 2.576      ; 3.181      ;
; 0.408  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.000        ; 2.576      ; 3.181      ;
; 0.408  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.000        ; 2.576      ; 3.181      ;
; 0.408  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.000        ; 2.576      ; 3.181      ;
; 0.408  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.000        ; 2.576      ; 3.181      ;
; 0.408  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.000        ; 2.576      ; 3.181      ;
; 0.408  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.000        ; 2.576      ; 3.181      ;
; 0.408  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.000        ; 2.576      ; 3.181      ;
; 0.450  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.000        ; 2.577      ; 3.224      ;
; 0.450  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.000        ; 2.577      ; 3.224      ;
; 0.450  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.000        ; 2.577      ; 3.224      ;
; 0.450  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.000        ; 2.577      ; 3.224      ;
; 0.461  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 2.418      ; 3.076      ;
; 0.495  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.578      ; 2.770      ;
; 0.495  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.578      ; 2.770      ;
; 0.495  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.578      ; 2.770      ;
; 0.495  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.578      ; 2.770      ;
; 0.495  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.578      ; 2.770      ;
; 0.495  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.578      ; 2.770      ;
; 0.495  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.578      ; 2.770      ;
; 0.495  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.578      ; 2.770      ;
; 0.625  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; -0.500       ; 2.417      ; 2.739      ;
; 0.625  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; -0.500       ; 2.417      ; 2.739      ;
; 0.625  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; -0.500       ; 2.417      ; 2.739      ;
; 0.625  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; -0.500       ; 2.417      ; 2.739      ;
; 0.625  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; -0.500       ; 2.417      ; 2.739      ;
; 0.625  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; -0.500       ; 2.417      ; 2.739      ;
; 0.625  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; -0.500       ; 2.417      ; 2.739      ;
; 0.625  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; -0.500       ; 2.417      ; 2.739      ;
; 0.752  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; -0.500       ; 2.576      ; 3.025      ;
; 0.752  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; -0.500       ; 2.576      ; 3.025      ;
; 0.752  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; -0.500       ; 2.576      ; 3.025      ;
; 0.752  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; -0.500       ; 2.576      ; 3.025      ;
; 0.752  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; -0.500       ; 2.576      ; 3.025      ;
; 0.752  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; -0.500       ; 2.576      ; 3.025      ;
; 0.752  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; -0.500       ; 2.576      ; 3.025      ;
; 0.752  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; -0.500       ; 2.576      ; 3.025      ;
; 0.752  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; -0.500       ; 2.576      ; 3.025      ;
; 0.752  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; -0.500       ; 2.576      ; 3.025      ;
; 0.752  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; -0.500       ; 2.576      ; 3.025      ;
; 0.752  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; -0.500       ; 2.576      ; 3.025      ;
; 0.752  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; -0.500       ; 2.576      ; 3.025      ;
; 0.778  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.417      ; 2.892      ;
; 0.805  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.417      ; 2.919      ;
; 0.819  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; -0.500       ; 2.577      ; 3.093      ;
; 0.819  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; -0.500       ; 2.577      ; 3.093      ;
; 0.819  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; -0.500       ; 2.577      ; 3.093      ;
; 0.819  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; -0.500       ; 2.577      ; 3.093      ;
; 0.921  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.418      ; 3.036      ;
; 1.147  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 2.418      ; 3.262      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'reset_n'                                                                ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.015 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.000        ; 4.588      ; 4.573      ;
; -0.003 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.000        ; 4.591      ; 4.588      ;
; -0.003 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.000        ; 4.591      ; 4.588      ;
; 0.002  ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; -0.500       ; 4.588      ; 4.110      ;
; 0.006  ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.000        ; 4.586      ; 4.592      ;
; 0.006  ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.000        ; 4.586      ; 4.592      ;
; 0.034  ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.000        ; 4.569      ; 4.603      ;
; 0.034  ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.000        ; 4.569      ; 4.603      ;
; 0.034  ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.000        ; 4.570      ; 4.604      ;
; 0.067  ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; -0.500       ; 4.591      ; 4.178      ;
; 0.069  ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; -0.500       ; 4.591      ; 4.180      ;
; 0.076  ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; -0.500       ; 4.586      ; 4.182      ;
; 0.077  ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; -0.500       ; 4.586      ; 4.183      ;
; 0.080  ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; -0.500       ; 4.570      ; 4.170      ;
; 0.081  ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; -0.500       ; 4.569      ; 4.170      ;
; 0.081  ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; -0.500       ; 4.569      ; 4.170      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sclk'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; miso~en                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; miso~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rd_add                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; roe~reg0_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rrdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rx_buf[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rx_buf[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rx_buf[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rx_buf[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rx_buf[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rx_buf[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rx_buf[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rx_buf[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; trdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; tx_buf[0]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; tx_buf[1]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; tx_buf[2]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; tx_buf[3]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; tx_buf[4]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; tx_buf[5]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; tx_buf[6]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; tx_buf[7]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; wr_add                  ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[1]              ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[2]              ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[3]              ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; miso~en                 ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; miso~reg0               ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[0]~_emulated     ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[1]~_emulated     ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[2]~_emulated     ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[3]~_emulated     ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[4]~_emulated     ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[5]~_emulated     ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[6]~_emulated     ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[7]~_emulated     ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[10]             ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[11]             ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[12]             ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[13]             ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[14]             ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[15]             ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[16]             ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[4]              ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[5]              ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[6]              ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[7]              ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[8]              ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[9]              ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rd_add                  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; roe~reg0_emulated       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rrdy~reg0_emulated      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; trdy~reg0_emulated      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; wr_add                  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[0]               ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[1]               ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[2]               ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[3]               ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[4]               ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[5]               ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[6]               ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[7]               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; sclk~input|o            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]|clk          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]|clk          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]|clk          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; miso~en|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; miso~reg0|clk           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rd_add|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[0]|clk           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[1]|clk           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[2]|clk           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[3]|clk           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[4]|clk           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[5]|clk           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[6]|clk           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[7]|clk           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[0]~_emulated|clk ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated|clk ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated|clk ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[3]~_emulated|clk ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[4]~_emulated|clk ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[5]~_emulated|clk ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'reset_n'                                                            ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset_n ; Rise       ; reset_n                      ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.328  ; 0.328        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.328  ; 0.328        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.328  ; 0.328        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.329  ; 0.329        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.329  ; 0.329        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.666  ; 0.666        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.666  ; 0.666        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.666  ; 0.666        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.669  ; 0.669        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.669  ; 0.669        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.669  ; 0.669        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.669  ; 0.669        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.669  ; 0.669        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.669  ; 0.669        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.669  ; 0.669        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.686  ; 0.686        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.686  ; 0.686        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.686  ; 0.686        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.689  ; 0.689        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.689  ; 0.689        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.689  ; 0.689        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.689  ; 0.689        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.689  ; 0.689        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rx_req'                                                           ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[0]$latch|datac      ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.637  ; 0.637        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.654  ; 0.654        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.654  ; 0.654        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.654  ; 0.654        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.654  ; 0.654        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.654  ; 0.654        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.654  ; 0.654        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.654  ; 0.654        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.667  ; 0.667        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.669  ; 0.669        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[0]$latch|datac      ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.555  ; 0.994 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.128  ; 0.557 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.336  ; 0.765 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.263  ; 0.696 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.552  ; 0.987 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.555  ; 0.994 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; -0.082 ; 0.366 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.316  ; 0.748 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.321  ; 0.755 ; Fall       ; reset_n         ;
; mosi             ; sclk       ; 2.502  ; 2.885 ; Rise       ; sclk            ;
; reset_n          ; sclk       ; 0.757  ; 0.883 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 0.762  ; 0.925 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 4.802  ; 5.267 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 4.419  ; 4.857 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 3.273  ; 3.625 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.923  ; 3.320 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.510  ; 4.016 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 3.322  ; 3.820 ; Rise       ; sclk            ;
; reset_n          ; sclk       ; 1.222  ; 1.383 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 1.135  ; 1.291 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 5.267  ; 5.767 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 4.884  ; 5.357 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 3.738  ; 4.125 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 3.289  ; 3.693 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.582  ; 4.144 ; Fall       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 2.419  ; 2.909 ; Fall       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 2.077  ; 2.656 ; Fall       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 1.798  ; 2.274 ; Fall       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 2.282  ; 2.756 ; Fall       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 2.419  ; 2.909 ; Fall       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 2.068  ; 2.549 ; Fall       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 1.792  ; 2.252 ; Fall       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 2.068  ; 2.527 ; Fall       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 2.301  ; 2.757 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 3.619  ; 4.107 ; Fall       ; sclk            ;
+------------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.982  ; 0.547  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.919  ; 0.511  ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.721  ; 0.313  ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.792  ; 0.379  ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.516  ; 0.102  ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.513  ; 0.094  ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.982  ; 0.547  ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.742  ; 0.330  ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.738  ; 0.324  ; Fall       ; reset_n         ;
; mosi             ; sclk       ; -1.109 ; -1.521 ; Rise       ; sclk            ;
; reset_n          ; sclk       ; -0.185 ; -0.324 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.364 ; -0.520 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -2.926 ; -3.373 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -2.818 ; -3.254 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -2.818 ; -3.165 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -2.431 ; -2.826 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -2.754 ; -3.134 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -2.841 ; -3.347 ; Rise       ; sclk            ;
; reset_n          ; sclk       ; -0.157 ; -0.340 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; -0.760 ; -0.929 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -2.572 ; -2.999 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -2.839 ; -3.275 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -3.222 ; -3.570 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -2.840 ; -3.222 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -2.775 ; -3.190 ; Fall       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -1.360 ; -1.798 ; Fall       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -1.629 ; -2.163 ; Fall       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -1.360 ; -1.798 ; Fall       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -1.826 ; -2.262 ; Fall       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -1.958 ; -2.406 ; Fall       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -1.622 ; -2.064 ; Fall       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -1.386 ; -1.812 ; Fall       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -1.656 ; -2.079 ; Fall       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -1.717 ; -2.130 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -2.862 ; -3.301 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 4.634 ; 4.708 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 5.203 ; 5.252 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.935 ; 4.999 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 4.634 ; 4.708 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 5.203 ; 5.252 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.935 ; 4.999 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.546 ; 5.301 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.546 ; 5.301 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 7.711 ; 7.639 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 7.540 ; 7.460 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 7.197 ; 7.143 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 7.334 ; 7.320 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 7.428 ; 7.362 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 7.468 ; 7.396 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 7.588 ; 7.515 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 7.711 ; 7.639 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 7.400 ; 7.377 ; Fall       ; rx_req          ;
; roe         ; sclk       ; 5.770 ; 5.739 ; Rise       ; sclk            ;
; rrdy        ; sclk       ; 6.347 ; 6.294 ; Rise       ; sclk            ;
; trdy        ; sclk       ; 6.069 ; 6.027 ; Rise       ; sclk            ;
; miso        ; sclk       ; 5.600 ; 5.571 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 4.552 ; 4.628 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 5.098 ; 5.149 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.841 ; 4.908 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 4.552 ; 4.628 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 5.098 ; 5.149 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.841 ; 4.908 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.433 ; 5.189 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.433 ; 5.189 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 7.019 ; 6.965 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 7.347 ; 7.268 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 7.019 ; 6.965 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 7.149 ; 7.134 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 7.241 ; 7.176 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 7.279 ; 7.208 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 7.393 ; 7.320 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 7.511 ; 7.440 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 7.214 ; 7.190 ; Fall       ; rx_req          ;
; roe         ; sclk       ; 5.589 ; 5.524 ; Rise       ; sclk            ;
; rrdy        ; sclk       ; 6.135 ; 6.063 ; Rise       ; sclk            ;
; trdy        ; sclk       ; 5.878 ; 5.804 ; Rise       ; sclk            ;
; miso        ; sclk       ; 5.486 ; 5.456 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.914 ; 6.255 ;       ;
; ss_n         ; roe         ; 8.679 ; 7.658 ; 8.232 ; 9.092 ;
; ss_n         ; rrdy        ; 8.841 ; 9.092 ; 9.656 ; 9.254 ;
; ss_n         ; trdy        ; 7.895 ; 7.946 ; 8.530 ; 8.268 ;
; st_load_en   ; roe         ; 8.296 ; 7.275 ; 7.822 ; 8.682 ;
; st_load_en   ; rrdy        ; 8.458 ; 8.709 ; 9.246 ; 8.844 ;
; st_load_en   ; trdy        ; 7.530 ; 7.563 ; 8.120 ; 7.967 ;
; st_load_roe  ; roe         ; 7.150 ;       ;       ; 7.450 ;
; st_load_rrdy ; rrdy        ; 7.544 ;       ;       ; 7.859 ;
; st_load_trdy ; trdy        ; 7.744 ;       ;       ; 8.174 ;
; tx_load_en   ; trdy        ; 7.556 ;       ;       ; 7.978 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.780 ; 6.113 ;       ;
; ss_n         ; roe         ; 8.407 ; 7.438 ; 7.989 ; 8.833 ;
; ss_n         ; rrdy        ; 8.563 ; 7.751 ; 8.286 ; 8.988 ;
; ss_n         ; trdy        ; 7.656 ; 7.716 ; 8.274 ; 8.043 ;
; st_load_en   ; roe         ; 8.041 ; 7.072 ; 7.595 ; 8.439 ;
; st_load_en   ; rrdy        ; 8.197 ; 8.460 ; 8.985 ; 8.594 ;
; st_load_en   ; trdy        ; 7.306 ; 7.325 ; 7.742 ; 7.754 ;
; st_load_roe  ; roe         ; 6.966 ;       ;       ; 7.257 ;
; st_load_rrdy ; rrdy        ; 7.344 ;       ;       ; 7.651 ;
; st_load_trdy ; trdy        ; 7.242 ;       ;       ; 7.551 ;
; tx_load_en   ; trdy        ; 7.329 ;       ;       ; 7.764 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 5.485 ; 5.485 ; Fall       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 5.198 ; 5.198 ; Fall       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 5.428     ; 5.519     ; Fall       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 5.231     ; 5.239     ; Fall       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 232.77 MHz ; 232.77 MHz      ; sclk       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; sclk   ; -2.310 ; -34.376          ;
; rx_req ; 0.311  ; 0.000            ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; rx_req ; -0.478 ; -2.994          ;
; sclk   ; 0.155  ; 0.000           ;
+--------+--------+-----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; sclk    ; -0.487 ; -5.207             ;
; reset_n ; -0.054 ; -0.297             ;
; rx_req  ; -0.010 ; -0.019             ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+--------+-------------------+
; Clock   ; Slack  ; End Point TNS     ;
+---------+--------+-------------------+
; rx_req  ; -0.323 ; -1.546            ;
; reset_n ; -0.122 ; -0.685            ;
; sclk    ; 0.010  ; 0.000             ;
+---------+--------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sclk    ; -3.000 ; -42.000                       ;
; reset_n ; -3.000 ; -3.000                        ;
; rx_req  ; -3.000 ; -3.000                        ;
+---------+--------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sclk'                                                                                      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -2.310 ; tx_buf[7]~1        ; miso~reg0           ; reset_n      ; sclk        ; 1.000        ; -1.841     ; 1.444      ;
; -2.217 ; tx_buf[6]~6        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.858     ; 1.334      ;
; -2.195 ; tx_buf[5]~11       ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.856     ; 1.314      ;
; -2.156 ; tx_buf[7]~1        ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.840     ; 1.291      ;
; -2.097 ; tx_buf[3]~21       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.854     ; 1.218      ;
; -2.095 ; tx_buf[2]~26       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.858     ; 1.212      ;
; -2.071 ; tx_buf[4]~16       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.854     ; 1.192      ;
; -2.047 ; tx_buf[1]~31       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.840     ; 1.182      ;
; -2.041 ; tx_buf[0]~36       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.841     ; 1.175      ;
; -1.879 ; tx_buf[2]~26       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.858     ; 0.996      ;
; -1.847 ; tx_buf[6]~6        ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.858     ; 0.964      ;
; -1.823 ; tx_buf[4]~16       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.854     ; 0.944      ;
; -1.820 ; tx_buf[0]~36       ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.841     ; 0.954      ;
; -1.760 ; tx_buf[5]~11       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.856     ; 0.879      ;
; -1.648 ; roe~reg0_emulated  ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; 0.104      ; 2.247      ;
; -1.544 ; bit_cnt[8]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.484      ;
; -1.544 ; bit_cnt[8]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.484      ;
; -1.438 ; bit_cnt[9]         ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.500        ; -0.214     ; 1.719      ;
; -1.434 ; bit_cnt[9]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.374      ;
; -1.434 ; bit_cnt[9]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.374      ;
; -1.427 ; bit_cnt[6]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.367      ;
; -1.427 ; bit_cnt[6]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.367      ;
; -1.404 ; tx_buf[3]~21       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.854     ; 0.525      ;
; -1.390 ; rrdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; 0.102      ; 1.987      ;
; -1.383 ; tx_buf[7]~1        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.840     ; 0.518      ;
; -1.374 ; bit_cnt[3]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.315      ;
; -1.374 ; bit_cnt[3]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.315      ;
; -1.374 ; bit_cnt[3]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.315      ;
; -1.374 ; bit_cnt[3]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.315      ;
; -1.374 ; bit_cnt[3]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.315      ;
; -1.374 ; bit_cnt[3]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.315      ;
; -1.374 ; bit_cnt[3]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.315      ;
; -1.374 ; bit_cnt[3]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.315      ;
; -1.363 ; tx_buf[1]~31       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.840     ; 0.498      ;
; -1.362 ; bit_cnt[6]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.303      ;
; -1.362 ; bit_cnt[6]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.303      ;
; -1.362 ; bit_cnt[6]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.303      ;
; -1.362 ; bit_cnt[6]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.303      ;
; -1.362 ; bit_cnt[6]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.303      ;
; -1.362 ; bit_cnt[6]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.303      ;
; -1.362 ; bit_cnt[6]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.303      ;
; -1.362 ; bit_cnt[6]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.303      ;
; -1.360 ; bit_cnt[1]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.301      ;
; -1.360 ; bit_cnt[1]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.301      ;
; -1.360 ; bit_cnt[1]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.301      ;
; -1.360 ; bit_cnt[1]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.301      ;
; -1.360 ; bit_cnt[1]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.301      ;
; -1.360 ; bit_cnt[1]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.301      ;
; -1.360 ; bit_cnt[1]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.301      ;
; -1.360 ; bit_cnt[1]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.301      ;
; -1.318 ; bit_cnt[7]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.258      ;
; -1.318 ; bit_cnt[7]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.258      ;
; -1.313 ; bit_cnt[4]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.254      ;
; -1.313 ; bit_cnt[4]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.254      ;
; -1.313 ; bit_cnt[4]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.254      ;
; -1.313 ; bit_cnt[4]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.254      ;
; -1.313 ; bit_cnt[4]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.254      ;
; -1.313 ; bit_cnt[4]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.254      ;
; -1.313 ; bit_cnt[4]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.254      ;
; -1.313 ; bit_cnt[4]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.254      ;
; -1.297 ; rd_add             ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; 0.101      ; 1.893      ;
; -1.297 ; rd_add             ; miso~en             ; sclk         ; sclk        ; 0.500        ; 0.101      ; 1.893      ;
; -1.277 ; bit_cnt[10]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.217      ;
; -1.277 ; bit_cnt[10]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.217      ;
; -1.253 ; bit_cnt[7]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.194      ;
; -1.253 ; bit_cnt[7]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.194      ;
; -1.253 ; bit_cnt[7]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.194      ;
; -1.253 ; bit_cnt[7]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.194      ;
; -1.253 ; bit_cnt[7]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.194      ;
; -1.253 ; bit_cnt[7]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.194      ;
; -1.253 ; bit_cnt[7]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.194      ;
; -1.253 ; bit_cnt[7]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.194      ;
; -1.249 ; trdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; 0.104      ; 1.848      ;
; -1.193 ; bit_cnt[16]        ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.500        ; -0.214     ; 1.474      ;
; -1.181 ; wr_add             ; roe~reg0_emulated   ; sclk         ; sclk        ; 1.000        ; -0.059     ; 2.117      ;
; -1.137 ; bit_cnt[11]        ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.500        ; -0.214     ; 1.418      ;
; -1.130 ; bit_cnt[2]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.071      ;
; -1.130 ; bit_cnt[2]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.071      ;
; -1.130 ; bit_cnt[2]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.071      ;
; -1.130 ; bit_cnt[2]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.071      ;
; -1.130 ; bit_cnt[2]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.071      ;
; -1.130 ; bit_cnt[2]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.071      ;
; -1.130 ; bit_cnt[2]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.071      ;
; -1.130 ; bit_cnt[2]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 2.071      ;
; -1.122 ; bit_cnt[1]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.062      ;
; -1.122 ; bit_cnt[1]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.062      ;
; -1.116 ; bit_cnt[3]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.056      ;
; -1.116 ; bit_cnt[3]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.056      ;
; -1.111 ; bit_cnt[10]        ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.500        ; -0.213     ; 1.393      ;
; -1.108 ; bit_cnt[16]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.048      ;
; -1.108 ; bit_cnt[16]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.048      ;
; -1.078 ; bit_cnt[11]        ; rx_buf[5]           ; sclk         ; sclk        ; 0.500        ; -0.215     ; 1.358      ;
; -1.061 ; wr_add             ; trdy~reg0_emulated  ; sclk         ; sclk        ; 1.000        ; -0.059     ; 1.997      ;
; -1.055 ; bit_cnt[4]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.055     ; 1.995      ;
; -1.055 ; bit_cnt[4]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.055     ; 1.995      ;
; -1.043 ; bit_cnt[16]        ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 1.984      ;
; -1.043 ; bit_cnt[16]        ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 1.984      ;
; -1.043 ; bit_cnt[16]        ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 1.984      ;
; -1.043 ; bit_cnt[16]        ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 1.984      ;
; -1.043 ; bit_cnt[16]        ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.054     ; 1.984      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rx_req'                                                                       ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 0.500        ; 1.804      ; 1.281      ;
; 0.320 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 0.500        ; 1.803      ; 1.281      ;
; 0.358 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 0.500        ; 1.805      ; 1.231      ;
; 0.413 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 0.500        ; 1.804      ; 1.307      ;
; 0.457 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 0.500        ; 1.801      ; 1.258      ;
; 0.466 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 0.500        ; 1.803      ; 1.252      ;
; 0.495 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 0.500        ; 1.805      ; 1.226      ;
; 0.542 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 0.500        ; 1.897      ; 1.276      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rx_req'                                                                         ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.478 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; -0.500       ; 2.111      ; 1.173      ;
; -0.391 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; -0.500       ; 2.015      ; 1.164      ;
; -0.381 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; -0.500       ; 2.015      ; 1.174      ;
; -0.372 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; -0.500       ; 2.012      ; 1.180      ;
; -0.363 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; -0.500       ; 2.011      ; 1.188      ;
; -0.352 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; -0.500       ; 2.013      ; 1.201      ;
; -0.339 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; -0.500       ; 2.013      ; 1.214      ;
; -0.318 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; -0.500       ; 2.013      ; 1.235      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sclk'                                                                                       ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.155 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.227      ; 2.566      ;
; 0.192 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.225      ; 2.601      ;
; 0.257 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.385      ; 2.826      ;
; 0.276 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.385      ; 2.845      ;
; 0.279 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.385      ; 2.848      ;
; 0.312 ; rx_buf[7]           ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rx_buf[6]           ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rx_buf[5]           ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rx_buf[4]           ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rx_buf[3]           ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rx_buf[2]           ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rx_buf[1]           ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rx_buf[0]           ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; wr_add              ; wr_add              ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rd_add              ; rd_add              ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.511      ;
; 0.314 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 2.227      ; 2.725      ;
; 0.322 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.225      ; 2.731      ;
; 0.324 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 2.225      ; 2.733      ;
; 0.362 ; bit_cnt[2]          ; bit_cnt[3]          ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.561      ;
; 0.402 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.385      ; 2.971      ;
; 0.404 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.385      ; 2.973      ;
; 0.407 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.385      ; 2.976      ;
; 0.410 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.385      ; 2.979      ;
; 0.442 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; 0.000        ; 2.384      ; 3.010      ;
; 0.445 ; bit_cnt[1]          ; bit_cnt[2]          ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.644      ;
; 0.482 ; bit_cnt[11]         ; bit_cnt[12]         ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.681      ;
; 0.484 ; bit_cnt[15]         ; bit_cnt[16]         ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.683      ;
; 0.485 ; bit_cnt[14]         ; bit_cnt[15]         ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.684      ;
; 0.489 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.385      ; 3.058      ;
; 0.490 ; bit_cnt[9]          ; bit_cnt[10]         ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.689      ;
; 0.608 ; bit_cnt[12]         ; bit_cnt[13]         ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.807      ;
; 0.611 ; bit_cnt[6]          ; bit_cnt[7]          ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.810      ;
; 0.614 ; bit_cnt[8]          ; bit_cnt[9]          ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.813      ;
; 0.637 ; bit_cnt[3]          ; bit_cnt[4]          ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.836      ;
; 0.639 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.385      ; 2.708      ;
; 0.667 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.385      ; 2.736      ;
; 0.672 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.385      ; 2.741      ;
; 0.698 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.385      ; 2.767      ;
; 0.699 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.385      ; 2.768      ;
; 0.701 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.385      ; 2.770      ;
; 0.702 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.385      ; 2.771      ;
; 0.777 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.227      ; 2.688      ;
; 0.787 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.225      ; 2.696      ;
; 0.811 ; bit_cnt[13]         ; bit_cnt[14]         ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.010      ;
; 0.818 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.385      ; 2.887      ;
; 0.820 ; bit_cnt[10]         ; bit_cnt[11]         ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.019      ;
; 0.827 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; -0.500       ; 2.384      ; 2.895      ;
; 0.833 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; 0.000        ; 2.384      ; 3.401      ;
; 0.917 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.225      ; 2.826      ;
; 0.933 ; wr_add              ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.050      ; 1.127      ;
; 0.934 ; wr_add              ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.050      ; 1.128      ;
; 0.936 ; wr_add              ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.050      ; 1.130      ;
; 0.956 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 2.227      ; 2.867      ;
; 0.993 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; -0.500       ; 2.225      ; 2.902      ;
; 1.019 ; bit_cnt[4]          ; bit_cnt[5]          ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.218      ;
; 1.122 ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.321      ;
; 1.139 ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.053      ; 1.336      ;
; 1.145 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; -0.500       ; 2.384      ; 3.213      ;
; 1.149 ; wr_add              ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.050      ; 1.343      ;
; 1.149 ; wr_add              ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.050      ; 1.343      ;
; 1.151 ; wr_add              ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.050      ; 1.345      ;
; 1.152 ; wr_add              ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.050      ; 1.346      ;
; 1.153 ; wr_add              ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.050      ; 1.347      ;
; 1.169 ; wr_add              ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.050      ; 1.363      ;
; 1.241 ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.440      ;
; 1.252 ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.054      ; 1.450      ;
; 1.255 ; bit_cnt[7]          ; bit_cnt[8]          ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.454      ;
; 1.267 ; wr_add              ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.052      ; 1.463      ;
; 1.284 ; bit_cnt[13]         ; rx_buf[3]           ; sclk         ; sclk        ; -0.500       ; -0.104     ; 0.844      ;
; 1.293 ; bit_cnt[5]          ; bit_cnt[6]          ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.492      ;
; 1.294 ; bit_cnt[10]         ; rx_buf[6]           ; sclk         ; sclk        ; -0.500       ; -0.104     ; 0.854      ;
; 1.299 ; roe~reg0_emulated   ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.054      ; 1.497      ;
; 1.303 ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.502      ;
; 1.323 ; bit_cnt[15]         ; rx_buf[1]           ; sclk         ; sclk        ; -0.500       ; -0.104     ; 0.883      ;
; 1.326 ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.525      ;
; 1.327 ; rd_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.052      ; 1.523      ;
; 1.339 ; bit_cnt[2]          ; rd_add              ; sclk         ; sclk        ; -0.500       ; -0.101     ; 0.902      ;
; 1.339 ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.538      ;
; 1.365 ; bit_cnt[16]         ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; -0.104     ; 0.925      ;
; 1.373 ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.572      ;
; 1.378 ; bit_cnt[1]          ; wr_add              ; sclk         ; sclk        ; -0.500       ; -0.099     ; 0.943      ;
; 1.401 ; wr_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.050      ; 1.595      ;
; 1.406 ; tx_buf[7]~_emulated ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.605      ;
; 1.421 ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.620      ;
; 1.441 ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.640      ;
; 1.452 ; bit_cnt[8]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.651      ;
; 1.458 ; rd_add              ; miso~reg0           ; sclk         ; sclk        ; -0.500       ; 0.212      ; 1.334      ;
; 1.469 ; bit_cnt[11]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; -0.104     ; 1.029      ;
; 1.471 ; bit_cnt[16]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; -0.102     ; 1.033      ;
; 1.498 ; bit_cnt[14]         ; rx_buf[2]           ; sclk         ; sclk        ; -0.500       ; -0.104     ; 1.058      ;
; 1.507 ; bit_cnt[16]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; -0.104     ; 1.067      ;
; 1.512 ; bit_cnt[9]          ; rx_buf[7]           ; sclk         ; sclk        ; -0.500       ; -0.104     ; 1.072      ;
; 1.535 ; bit_cnt[12]         ; rx_buf[4]           ; sclk         ; sclk        ; -0.500       ; -0.104     ; 1.095      ;
; 1.547 ; bit_cnt[16]         ; rx_buf[0]           ; sclk         ; sclk        ; -0.500       ; -0.104     ; 1.107      ;
; 1.583 ; bit_cnt[2]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.782      ;
; 1.583 ; bit_cnt[2]          ; miso~en             ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.782      ;
; 1.596 ; tx_buf[7]~_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.054      ; 1.794      ;
; 1.629 ; rd_add              ; tx_buf[7]~_emulated ; sclk         ; sclk        ; -0.500       ; 0.213      ; 1.506      ;
; 1.629 ; rd_add              ; tx_buf[6]~_emulated ; sclk         ; sclk        ; -0.500       ; 0.213      ; 1.506      ;
; 1.629 ; rd_add              ; tx_buf[5]~_emulated ; sclk         ; sclk        ; -0.500       ; 0.213      ; 1.506      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'sclk'                                                                          ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.487 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.500        ; 2.153      ; 3.115      ;
; -0.283 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.153      ; 2.911      ;
; -0.216 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.500        ; 2.311      ; 3.002      ;
; -0.216 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.500        ; 2.311      ; 3.002      ;
; -0.216 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.500        ; 2.311      ; 3.002      ;
; -0.216 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.500        ; 2.311      ; 3.002      ;
; -0.182 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.312      ; 2.969      ;
; -0.182 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.312      ; 2.969      ;
; -0.182 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.312      ; 2.969      ;
; -0.182 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.312      ; 2.969      ;
; -0.182 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.312      ; 2.969      ;
; -0.182 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.312      ; 2.969      ;
; -0.182 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.312      ; 2.969      ;
; -0.182 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.312      ; 2.969      ;
; -0.171 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.152      ; 2.798      ;
; -0.153 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.500        ; 2.311      ; 2.939      ;
; -0.153 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.500        ; 2.311      ; 2.939      ;
; -0.153 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.500        ; 2.311      ; 2.939      ;
; -0.153 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.500        ; 2.311      ; 2.939      ;
; -0.153 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.500        ; 2.311      ; 2.939      ;
; -0.153 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.500        ; 2.311      ; 2.939      ;
; -0.153 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.500        ; 2.311      ; 2.939      ;
; -0.153 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.500        ; 2.311      ; 2.939      ;
; -0.153 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.500        ; 2.311      ; 2.939      ;
; -0.153 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.500        ; 2.311      ; 2.939      ;
; -0.153 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.500        ; 2.311      ; 2.939      ;
; -0.153 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.500        ; 2.311      ; 2.939      ;
; -0.153 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.500        ; 2.311      ; 2.939      ;
; -0.144 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.500        ; 2.152      ; 2.771      ;
; -0.012 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.500        ; 2.151      ; 2.638      ;
; -0.012 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.500        ; 2.151      ; 2.638      ;
; -0.012 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.500        ; 2.151      ; 2.638      ;
; -0.012 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.500        ; 2.151      ; 2.638      ;
; -0.012 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.500        ; 2.151      ; 2.638      ;
; -0.012 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.500        ; 2.151      ; 2.638      ;
; -0.012 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.500        ; 2.151      ; 2.638      ;
; -0.012 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.500        ; 2.151      ; 2.638      ;
; 0.150  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.312      ; 3.137      ;
; 0.150  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.312      ; 3.137      ;
; 0.150  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.312      ; 3.137      ;
; 0.150  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.312      ; 3.137      ;
; 0.150  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.312      ; 3.137      ;
; 0.150  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.312      ; 3.137      ;
; 0.150  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.312      ; 3.137      ;
; 0.150  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.312      ; 3.137      ;
; 0.167  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 1.000        ; 2.311      ; 3.119      ;
; 0.167  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 1.000        ; 2.311      ; 3.119      ;
; 0.167  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 1.000        ; 2.311      ; 3.119      ;
; 0.167  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 1.000        ; 2.311      ; 3.119      ;
; 0.170  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 1.000        ; 2.153      ; 2.958      ;
; 0.210  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 1.000        ; 2.311      ; 3.076      ;
; 0.210  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 1.000        ; 2.311      ; 3.076      ;
; 0.210  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 1.000        ; 2.311      ; 3.076      ;
; 0.210  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 1.000        ; 2.311      ; 3.076      ;
; 0.210  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 1.000        ; 2.311      ; 3.076      ;
; 0.210  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 1.000        ; 2.311      ; 3.076      ;
; 0.210  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 1.000        ; 2.311      ; 3.076      ;
; 0.210  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 1.000        ; 2.311      ; 3.076      ;
; 0.210  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 1.000        ; 2.311      ; 3.076      ;
; 0.210  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 1.000        ; 2.311      ; 3.076      ;
; 0.210  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 1.000        ; 2.311      ; 3.076      ;
; 0.210  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 1.000        ; 2.311      ; 3.076      ;
; 0.210  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 1.000        ; 2.311      ; 3.076      ;
; 0.317  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.153      ; 2.811      ;
; 0.429  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.152      ; 2.698      ;
; 0.466  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 1.000        ; 2.152      ; 2.661      ;
; 0.586  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 1.000        ; 2.151      ; 2.540      ;
; 0.586  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 1.000        ; 2.151      ; 2.540      ;
; 0.586  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 1.000        ; 2.151      ; 2.540      ;
; 0.586  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 1.000        ; 2.151      ; 2.540      ;
; 0.586  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 1.000        ; 2.151      ; 2.540      ;
; 0.586  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 1.000        ; 2.151      ; 2.540      ;
; 0.586  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 1.000        ; 2.151      ; 2.540      ;
; 0.586  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 1.000        ; 2.151      ; 2.540      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'reset_n'                                                                ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.054 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.500        ; 4.016      ; 3.875      ;
; -0.052 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.500        ; 4.016      ; 3.874      ;
; -0.050 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.500        ; 4.017      ; 3.875      ;
; -0.040 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.500        ; 4.030      ; 3.876      ;
; -0.040 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.500        ; 4.030      ; 3.876      ;
; -0.031 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.500        ; 4.034      ; 3.873      ;
; -0.030 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.500        ; 4.034      ; 3.873      ;
; 0.105  ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 1.000        ; 4.016      ; 4.216      ;
; 0.106  ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 1.000        ; 4.016      ; 4.216      ;
; 0.107  ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 1.000        ; 4.030      ; 4.229      ;
; 0.108  ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 1.000        ; 4.030      ; 4.228      ;
; 0.108  ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 1.000        ; 4.017      ; 4.217      ;
; 0.109  ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.500        ; 4.031      ; 3.847      ;
; 0.118  ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 1.000        ; 4.034      ; 4.225      ;
; 0.118  ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 1.000        ; 4.034      ; 4.224      ;
; 0.239  ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 1.000        ; 4.031      ; 4.217      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'rx_req'                                                                     ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.010 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.030      ; 3.824      ;
; -0.009 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.029      ; 3.826      ;
; 0.043  ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.030      ; 4.271      ;
; 0.111  ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.028      ; 3.715      ;
; 0.111  ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.026      ; 3.829      ;
; 0.115  ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.028      ; 3.828      ;
; 0.119  ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.029      ; 3.826      ;
; 0.124  ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.030      ; 3.822      ;
; 0.149  ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.029      ; 4.168      ;
; 0.173  ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.028      ; 4.153      ;
; 0.188  ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.026      ; 4.252      ;
; 0.194  ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.028      ; 4.249      ;
; 0.234  ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.122      ; 3.809      ;
; 0.281  ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.029      ; 4.164      ;
; 0.285  ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.030      ; 4.161      ;
; 0.378  ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.122      ; 4.165      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'rx_req'                                                                      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.323 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.262      ; 3.979      ;
; -0.213 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.166      ; 3.993      ;
; -0.208 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.164      ; 3.996      ;
; -0.204 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.164      ; 4.000      ;
; -0.189 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.164      ; 4.015      ;
; -0.155 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.262      ; 3.647      ;
; -0.152 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.166      ; 4.054      ;
; -0.130 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.163      ; 4.073      ;
; -0.127 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.162      ; 4.075      ;
; -0.116 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.164      ; 3.588      ;
; -0.059 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.166      ; 3.647      ;
; -0.054 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.164      ; 3.650      ;
; -0.054 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.164      ; 3.650      ;
; -0.054 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.163      ; 3.649      ;
; -0.053 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.166      ; 3.653      ;
; -0.052 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.162      ; 3.650      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'reset_n'                                                                 ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.122 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.000        ; 4.168      ; 4.046      ;
; -0.087 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.000        ; 4.170      ; 4.083      ;
; -0.087 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.000        ; 4.170      ; 4.083      ;
; -0.079 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.000        ; 4.166      ; 4.087      ;
; -0.079 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.000        ; 4.166      ; 4.087      ;
; -0.077 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.000        ; 4.152      ; 4.075      ;
; -0.077 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.000        ; 4.152      ; 4.075      ;
; -0.077 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.000        ; 4.153      ; 4.076      ;
; -0.017 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; -0.500       ; 4.168      ; 3.671      ;
; 0.049  ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; -0.500       ; 4.170      ; 3.739      ;
; 0.049  ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; -0.500       ; 4.170      ; 3.739      ;
; 0.056  ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; -0.500       ; 4.166      ; 3.742      ;
; 0.056  ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; -0.500       ; 4.166      ; 3.742      ;
; 0.068  ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; -0.500       ; 4.152      ; 3.740      ;
; 0.068  ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; -0.500       ; 4.153      ; 3.741      ;
; 0.069  ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; -0.500       ; 4.152      ; 3.741      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'sclk'                                                                          ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.010 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.000        ; 2.225      ; 2.419      ;
; 0.010 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.000        ; 2.225      ; 2.419      ;
; 0.010 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.000        ; 2.225      ; 2.419      ;
; 0.010 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.000        ; 2.225      ; 2.419      ;
; 0.010 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.000        ; 2.225      ; 2.419      ;
; 0.010 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.000        ; 2.225      ; 2.419      ;
; 0.010 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.000        ; 2.225      ; 2.419      ;
; 0.010 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.000        ; 2.225      ; 2.419      ;
; 0.135 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.385      ; 2.704      ;
; 0.135 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.385      ; 2.704      ;
; 0.135 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.385      ; 2.704      ;
; 0.135 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.385      ; 2.704      ;
; 0.135 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.385      ; 2.704      ;
; 0.135 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.385      ; 2.704      ;
; 0.135 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.385      ; 2.704      ;
; 0.135 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.385      ; 2.704      ;
; 0.156 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.225      ; 2.565      ;
; 0.193 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.225      ; 2.602      ;
; 0.299 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.227      ; 2.710      ;
; 0.380 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.000        ; 2.384      ; 2.948      ;
; 0.380 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.000        ; 2.384      ; 2.948      ;
; 0.380 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.000        ; 2.384      ; 2.948      ;
; 0.380 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.000        ; 2.384      ; 2.948      ;
; 0.380 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.000        ; 2.384      ; 2.948      ;
; 0.380 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.000        ; 2.384      ; 2.948      ;
; 0.380 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.000        ; 2.384      ; 2.948      ;
; 0.380 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.000        ; 2.384      ; 2.948      ;
; 0.380 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.000        ; 2.384      ; 2.948      ;
; 0.380 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.000        ; 2.384      ; 2.948      ;
; 0.380 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.000        ; 2.384      ; 2.948      ;
; 0.380 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.000        ; 2.384      ; 2.948      ;
; 0.380 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.000        ; 2.384      ; 2.948      ;
; 0.421 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.000        ; 2.384      ; 2.989      ;
; 0.421 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.000        ; 2.384      ; 2.989      ;
; 0.421 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.000        ; 2.384      ; 2.989      ;
; 0.421 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.000        ; 2.384      ; 2.989      ;
; 0.443 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 2.227      ; 2.854      ;
; 0.503 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.385      ; 2.572      ;
; 0.503 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.385      ; 2.572      ;
; 0.503 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.385      ; 2.572      ;
; 0.503 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.385      ; 2.572      ;
; 0.503 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.385      ; 2.572      ;
; 0.503 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.385      ; 2.572      ;
; 0.503 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.385      ; 2.572      ;
; 0.503 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.385      ; 2.572      ;
; 0.620 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; -0.500       ; 2.225      ; 2.529      ;
; 0.620 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; -0.500       ; 2.225      ; 2.529      ;
; 0.620 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; -0.500       ; 2.225      ; 2.529      ;
; 0.620 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; -0.500       ; 2.225      ; 2.529      ;
; 0.620 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; -0.500       ; 2.225      ; 2.529      ;
; 0.620 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; -0.500       ; 2.225      ; 2.529      ;
; 0.620 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; -0.500       ; 2.225      ; 2.529      ;
; 0.620 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; -0.500       ; 2.225      ; 2.529      ;
; 0.737 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; -0.500       ; 2.384      ; 2.805      ;
; 0.737 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; -0.500       ; 2.384      ; 2.805      ;
; 0.737 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; -0.500       ; 2.384      ; 2.805      ;
; 0.737 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; -0.500       ; 2.384      ; 2.805      ;
; 0.737 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; -0.500       ; 2.384      ; 2.805      ;
; 0.737 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; -0.500       ; 2.384      ; 2.805      ;
; 0.737 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; -0.500       ; 2.384      ; 2.805      ;
; 0.737 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; -0.500       ; 2.384      ; 2.805      ;
; 0.737 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; -0.500       ; 2.384      ; 2.805      ;
; 0.737 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; -0.500       ; 2.384      ; 2.805      ;
; 0.737 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; -0.500       ; 2.384      ; 2.805      ;
; 0.737 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; -0.500       ; 2.384      ; 2.805      ;
; 0.737 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; -0.500       ; 2.384      ; 2.805      ;
; 0.774 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.225      ; 2.683      ;
; 0.797 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; -0.500       ; 2.384      ; 2.865      ;
; 0.797 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; -0.500       ; 2.384      ; 2.865      ;
; 0.797 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; -0.500       ; 2.384      ; 2.865      ;
; 0.797 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; -0.500       ; 2.384      ; 2.865      ;
; 0.799 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.225      ; 2.708      ;
; 0.906 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.227      ; 2.817      ;
; 1.100 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 2.227      ; 3.011      ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sclk'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[12]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[13]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[14]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[15]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[16]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; miso~en                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; miso~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rd_add                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; roe~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rrdy~reg0_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rx_buf[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rx_buf[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rx_buf[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rx_buf[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rx_buf[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rx_buf[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rx_buf[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rx_buf[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; trdy~reg0_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; tx_buf[0]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; tx_buf[1]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; tx_buf[2]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; tx_buf[3]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; tx_buf[4]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; tx_buf[5]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; tx_buf[6]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; tx_buf[7]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; wr_add                 ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[10]            ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[11]            ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[12]            ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[13]            ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[14]            ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[15]            ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[16]            ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[4]             ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[5]             ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[6]             ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[7]             ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[8]             ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[9]             ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[0]~_emulated    ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[1]~_emulated    ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[2]~_emulated    ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[3]~_emulated    ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[4]~_emulated    ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[5]~_emulated    ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[6]~_emulated    ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[7]~_emulated    ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[1]             ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[2]             ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[3]             ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; miso~en                ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; miso~reg0              ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rd_add                 ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; roe~reg0_emulated      ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rrdy~reg0_emulated     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[0]              ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[1]              ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[2]              ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[3]              ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[4]              ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[5]              ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[6]              ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[7]              ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; trdy~reg0_emulated     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; wr_add                 ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; sclk~input|o           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]|clk        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]|clk        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]|clk        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]|clk        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]|clk        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]|clk        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]|clk        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[4]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[5]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[6]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[7]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[8]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[9]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rd_add|clk             ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; roe~reg0_emulated|clk  ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rrdy~reg0_emulated|clk ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[0]|clk          ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[1]|clk          ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[2]|clk          ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[3]|clk          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'reset_n'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset_n ; Rise       ; reset_n                      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.408  ; 0.408        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.588  ; 0.588        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.588  ; 0.588        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.588  ; 0.588        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.631  ; 0.631        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|o              ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rx_req'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[0]$latch|datac      ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.597  ; 0.597        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.597  ; 0.597        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.597  ; 0.597        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.597  ; 0.597        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.609  ; 0.609        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[0]$latch|datac      ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.428  ; 0.771 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.036  ; 0.386 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.223  ; 0.569 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.161  ; 0.498 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.427  ; 0.760 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.428  ; 0.771 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; -0.159 ; 0.215 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.212  ; 0.556 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.211  ; 0.564 ; Fall       ; reset_n         ;
; mosi             ; sclk       ; 2.153  ; 2.487 ; Rise       ; sclk            ;
; reset_n          ; sclk       ; 0.725  ; 0.817 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 0.712  ; 0.859 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 4.306  ; 4.596 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 3.955  ; 4.236 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 2.872  ; 3.145 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.546  ; 2.858 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.097  ; 3.451 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 2.927  ; 3.306 ; Rise       ; sclk            ;
; reset_n          ; sclk       ; 1.152  ; 1.222 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 1.016  ; 1.197 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 4.733  ; 5.001 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 4.382  ; 4.641 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 3.299  ; 3.550 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.884  ; 3.162 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.155  ; 3.531 ; Fall       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 2.087  ; 2.451 ; Fall       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 1.762  ; 2.243 ; Fall       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 1.502  ; 1.902 ; Fall       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 1.955  ; 2.331 ; Fall       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 2.087  ; 2.451 ; Fall       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 1.753  ; 2.152 ; Fall       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 1.509  ; 1.885 ; Fall       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 1.776  ; 2.129 ; Fall       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 1.984  ; 2.350 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 3.175  ; 3.551 ; Fall       ; sclk            ;
+------------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.961  ; 0.596  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.899  ; 0.565  ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.721  ; 0.391  ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.779  ; 0.457  ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.525  ; 0.209  ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.525  ; 0.198  ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.961  ; 0.596  ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.730  ; 0.402  ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.735  ; 0.398  ; Fall       ; reset_n         ;
; mosi             ; sclk       ; -0.902 ; -1.249 ; Rise       ; sclk            ;
; reset_n          ; sclk       ; -0.195 ; -0.317 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.354 ; -0.496 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -2.556 ; -2.910 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -2.477 ; -2.830 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -2.465 ; -2.739 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -2.108 ; -2.422 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -2.420 ; -2.685 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -2.498 ; -2.887 ; Rise       ; sclk            ;
; reset_n          ; sclk       ; -0.179 ; -0.297 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; -0.685 ; -0.873 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -2.240 ; -2.539 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -2.491 ; -2.844 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -2.838 ; -3.067 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -2.485 ; -2.753 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -2.434 ; -2.710 ; Fall       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -1.114 ; -1.494 ; Fall       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -1.366 ; -1.817 ; Fall       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -1.114 ; -1.494 ; Fall       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -1.551 ; -1.906 ; Fall       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -1.679 ; -2.016 ; Fall       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -1.358 ; -1.734 ; Fall       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -1.150 ; -1.505 ; Fall       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -1.409 ; -1.743 ; Fall       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -1.462 ; -1.779 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -2.503 ; -2.822 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 4.471 ; 4.532 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 4.996 ; 5.017 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.756 ; 4.780 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 4.471 ; 4.532 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 4.996 ; 5.017 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.756 ; 4.780 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.300 ; 5.064 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.300 ; 5.064 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 7.237 ; 7.125 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 7.064 ; 6.977 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 6.750 ; 6.693 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 6.882 ; 6.848 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 6.970 ; 6.889 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 7.002 ; 6.916 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 7.115 ; 7.037 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 7.237 ; 7.125 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 6.939 ; 6.906 ; Fall       ; rx_req          ;
; roe         ; sclk       ; 5.465 ; 5.426 ; Rise       ; sclk            ;
; rrdy        ; sclk       ; 5.991 ; 5.913 ; Rise       ; sclk            ;
; trdy        ; sclk       ; 5.748 ; 5.672 ; Rise       ; sclk            ;
; miso        ; sclk       ; 5.328 ; 5.269 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 4.396 ; 4.461 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 4.900 ; 4.925 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.670 ; 4.698 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 4.396 ; 4.461 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 4.900 ; 4.925 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.670 ; 4.698 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.201 ; 4.962 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.201 ; 4.962 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 6.594 ; 6.537 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 6.895 ; 6.809 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 6.594 ; 6.537 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 6.721 ; 6.687 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 6.806 ; 6.726 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 6.837 ; 6.752 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 6.945 ; 6.868 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 7.062 ; 6.953 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 6.776 ; 6.743 ; Fall       ; rx_req          ;
; roe         ; sclk       ; 5.305 ; 5.237 ; Rise       ; sclk            ;
; rrdy        ; sclk       ; 5.808 ; 5.718 ; Rise       ; sclk            ;
; trdy        ; sclk       ; 5.578 ; 5.474 ; Rise       ; sclk            ;
; miso        ; sclk       ; 5.228 ; 5.168 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.499 ; 5.762 ;       ;
; ss_n         ; roe         ; 8.052 ; 7.079 ; 7.543 ; 8.311 ;
; ss_n         ; rrdy        ; 8.193 ; 8.393 ; 8.809 ; 8.420 ;
; ss_n         ; trdy        ; 7.314 ; 7.324 ; 7.825 ; 7.555 ;
; st_load_en   ; roe         ; 7.701 ; 6.728 ; 7.183 ; 7.951 ;
; st_load_en   ; rrdy        ; 7.842 ; 8.042 ; 8.449 ; 8.060 ;
; st_load_en   ; trdy        ; 6.983 ; 6.973 ; 7.465 ; 7.288 ;
; st_load_roe  ; roe         ; 6.618 ;       ;       ; 6.860 ;
; st_load_rrdy ; rrdy        ; 6.987 ;       ;       ; 7.210 ;
; st_load_trdy ; trdy        ; 7.176 ;       ;       ; 7.456 ;
; tx_load_en   ; trdy        ; 7.006 ;       ;       ; 7.311 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.386 ; 5.642 ;       ;
; ss_n         ; roe         ; 7.810 ; 6.888 ; 7.333 ; 8.087 ;
; ss_n         ; rrdy        ; 7.945 ; 7.164 ; 7.615 ; 8.191 ;
; ss_n         ; trdy        ; 7.102 ; 7.124 ; 7.603 ; 7.364 ;
; st_load_en   ; roe         ; 7.473 ; 6.551 ; 6.989 ; 7.743 ;
; st_load_en   ; rrdy        ; 7.608 ; 7.823 ; 8.224 ; 7.847 ;
; st_load_en   ; trdy        ; 6.785 ; 6.765 ; 7.138 ; 7.107 ;
; st_load_roe  ; roe         ; 6.458 ;       ;       ; 6.696 ;
; st_load_rrdy ; rrdy        ; 6.813 ;       ;       ; 7.030 ;
; st_load_trdy ; trdy        ; 6.728 ;       ;       ; 6.926 ;
; tx_load_en   ; trdy        ; 6.806 ;       ;       ; 7.128 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 5.163 ; 5.165 ; Fall       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 4.682 ; 4.682 ; Fall       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 5.193     ; 5.193     ; Fall       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 4.709     ; 4.810     ; Fall       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; sclk   ; -1.181 ; -19.083          ;
; rx_req ; 0.718  ; 0.000            ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; rx_req ; -0.549 ; -3.954          ;
; sclk   ; -0.039 ; -0.062          ;
+--------+--------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; sclk    ; -0.379 ; -1.748             ;
; rx_req  ; 0.319  ; 0.000              ;
; reset_n ; 0.371  ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+--------+-------------------+
; Clock   ; Slack  ; End Point TNS     ;
+---------+--------+-------------------+
; rx_req  ; -0.280 ; -1.777            ;
; reset_n ; -0.196 ; -1.171            ;
; sclk    ; -0.123 ; -0.995            ;
+---------+--------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sclk    ; -3.000 ; -45.289                       ;
; rx_req  ; -3.000 ; -3.536                        ;
; reset_n ; -3.000 ; -3.340                        ;
+---------+--------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sclk'                                                                                      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -1.181 ; tx_buf[7]~1        ; miso~reg0           ; reset_n      ; sclk        ; 1.000        ; -1.230     ; 0.918      ;
; -1.102 ; tx_buf[6]~6        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.242     ; 0.827      ;
; -1.087 ; tx_buf[5]~11       ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.239     ; 0.815      ;
; -1.049 ; tx_buf[7]~1        ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.229     ; 0.787      ;
; -1.029 ; tx_buf[2]~26       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.242     ; 0.754      ;
; -1.027 ; tx_buf[3]~21       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.238     ; 0.756      ;
; -1.010 ; tx_buf[4]~16       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.238     ; 0.739      ;
; -0.997 ; tx_buf[1]~31       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.229     ; 0.735      ;
; -0.989 ; tx_buf[0]~36       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.230     ; 0.726      ;
; -0.981 ; bit_cnt[9]         ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.500        ; -0.427     ; 1.041      ;
; -0.902 ; tx_buf[2]~26       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.242     ; 0.627      ;
; -0.893 ; tx_buf[6]~6        ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.242     ; 0.618      ;
; -0.873 ; tx_buf[0]~36       ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.230     ; 0.610      ;
; -0.868 ; tx_buf[4]~16       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.238     ; 0.597      ;
; -0.836 ; bit_cnt[11]        ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.500        ; -0.427     ; 0.896      ;
; -0.824 ; bit_cnt[10]        ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.500        ; -0.427     ; 0.884      ;
; -0.816 ; bit_cnt[11]        ; rx_buf[5]           ; sclk         ; sclk        ; 0.500        ; -0.428     ; 0.875      ;
; -0.816 ; bit_cnt[16]        ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.500        ; -0.427     ; 0.876      ;
; -0.808 ; tx_buf[5]~11       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.239     ; 0.536      ;
; -0.706 ; bit_cnt[12]        ; rx_buf[4]           ; sclk         ; sclk        ; 0.500        ; -0.428     ; 0.765      ;
; -0.705 ; bit_cnt[16]        ; rx_buf[0]           ; sclk         ; sclk        ; 0.500        ; -0.428     ; 0.764      ;
; -0.689 ; bit_cnt[9]         ; rx_buf[7]           ; sclk         ; sclk        ; 0.500        ; -0.428     ; 0.748      ;
; -0.676 ; bit_cnt[14]        ; rx_buf[2]           ; sclk         ; sclk        ; 0.500        ; -0.428     ; 0.735      ;
; -0.663 ; bit_cnt[16]        ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.500        ; -0.427     ; 0.723      ;
; -0.599 ; tx_buf[3]~21       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.238     ; 0.328      ;
; -0.584 ; tx_buf[7]~1        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.229     ; 0.322      ;
; -0.582 ; bit_cnt[8]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.038     ; 1.531      ;
; -0.582 ; bit_cnt[8]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.038     ; 1.531      ;
; -0.580 ; bit_cnt[1]         ; wr_add              ; sclk         ; sclk        ; 0.500        ; -0.424     ; 0.643      ;
; -0.569 ; tx_buf[1]~31       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.229     ; 0.307      ;
; -0.564 ; bit_cnt[16]        ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.500        ; -0.427     ; 0.624      ;
; -0.560 ; bit_cnt[2]         ; rd_add              ; sclk         ; sclk        ; 0.500        ; -0.425     ; 0.622      ;
; -0.555 ; roe~reg0_emulated  ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; 0.353      ; 1.395      ;
; -0.536 ; bit_cnt[15]        ; rx_buf[1]           ; sclk         ; sclk        ; 0.500        ; -0.428     ; 0.595      ;
; -0.521 ; bit_cnt[10]        ; rx_buf[6]           ; sclk         ; sclk        ; 0.500        ; -0.428     ; 0.580      ;
; -0.512 ; bit_cnt[13]        ; rx_buf[3]           ; sclk         ; sclk        ; 0.500        ; -0.428     ; 0.571      ;
; -0.510 ; bit_cnt[9]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.038     ; 1.459      ;
; -0.510 ; bit_cnt[9]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.038     ; 1.459      ;
; -0.478 ; bit_cnt[1]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.428      ;
; -0.478 ; bit_cnt[1]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.428      ;
; -0.478 ; bit_cnt[1]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.428      ;
; -0.478 ; bit_cnt[1]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.428      ;
; -0.478 ; bit_cnt[1]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.428      ;
; -0.478 ; bit_cnt[1]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.428      ;
; -0.478 ; bit_cnt[1]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.428      ;
; -0.478 ; bit_cnt[1]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.428      ;
; -0.469 ; bit_cnt[6]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.038     ; 1.418      ;
; -0.469 ; bit_cnt[6]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.038     ; 1.418      ;
; -0.443 ; bit_cnt[3]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.393      ;
; -0.443 ; bit_cnt[3]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.393      ;
; -0.443 ; bit_cnt[3]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.393      ;
; -0.443 ; bit_cnt[3]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.393      ;
; -0.443 ; bit_cnt[3]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.393      ;
; -0.443 ; bit_cnt[3]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.393      ;
; -0.443 ; bit_cnt[3]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.393      ;
; -0.443 ; bit_cnt[3]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.393      ;
; -0.439 ; bit_cnt[6]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.389      ;
; -0.439 ; bit_cnt[6]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.389      ;
; -0.439 ; bit_cnt[6]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.389      ;
; -0.439 ; bit_cnt[6]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.389      ;
; -0.439 ; bit_cnt[6]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.389      ;
; -0.439 ; bit_cnt[6]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.389      ;
; -0.439 ; bit_cnt[6]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.389      ;
; -0.439 ; bit_cnt[6]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.389      ;
; -0.420 ; bit_cnt[10]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.038     ; 1.369      ;
; -0.420 ; bit_cnt[10]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.038     ; 1.369      ;
; -0.405 ; bit_cnt[4]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.355      ;
; -0.405 ; bit_cnt[4]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.355      ;
; -0.405 ; bit_cnt[4]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.355      ;
; -0.405 ; bit_cnt[4]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.355      ;
; -0.405 ; bit_cnt[4]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.355      ;
; -0.405 ; bit_cnt[4]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.355      ;
; -0.405 ; bit_cnt[4]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.355      ;
; -0.405 ; bit_cnt[4]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.355      ;
; -0.391 ; bit_cnt[7]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.038     ; 1.340      ;
; -0.391 ; bit_cnt[7]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.038     ; 1.340      ;
; -0.390 ; rrdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; 0.352      ; 1.229      ;
; -0.377 ; wr_add             ; roe~reg0_emulated   ; sclk         ; sclk        ; 1.000        ; -0.039     ; 1.325      ;
; -0.374 ; bit_cnt[7]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.324      ;
; -0.374 ; bit_cnt[7]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.324      ;
; -0.374 ; bit_cnt[7]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.324      ;
; -0.374 ; bit_cnt[7]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.324      ;
; -0.374 ; bit_cnt[7]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.324      ;
; -0.374 ; bit_cnt[7]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.324      ;
; -0.374 ; bit_cnt[7]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.324      ;
; -0.374 ; bit_cnt[7]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.324      ;
; -0.339 ; rd_add             ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; 0.351      ; 1.177      ;
; -0.339 ; rd_add             ; miso~en             ; sclk         ; sclk        ; 0.500        ; 0.351      ; 1.177      ;
; -0.324 ; trdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; 0.353      ; 1.164      ;
; -0.315 ; bit_cnt[1]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.038     ; 1.264      ;
; -0.315 ; bit_cnt[1]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.038     ; 1.264      ;
; -0.299 ; bit_cnt[3]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.038     ; 1.248      ;
; -0.299 ; bit_cnt[3]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.038     ; 1.248      ;
; -0.295 ; wr_add             ; trdy~reg0_emulated  ; sclk         ; sclk        ; 1.000        ; -0.039     ; 1.243      ;
; -0.292 ; bit_cnt[2]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.242      ;
; -0.292 ; bit_cnt[2]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.242      ;
; -0.292 ; bit_cnt[2]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.242      ;
; -0.292 ; bit_cnt[2]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.242      ;
; -0.292 ; bit_cnt[2]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.242      ;
; -0.292 ; bit_cnt[2]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.242      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rx_req'                                                                       ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.718 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 0.500        ; 1.499      ; 0.825      ;
; 0.720 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 0.500        ; 1.499      ; 0.830      ;
; 0.748 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 0.500        ; 1.501      ; 0.792      ;
; 0.791 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 0.500        ; 1.499      ; 0.841      ;
; 0.821 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 0.500        ; 1.497      ; 0.809      ;
; 0.823 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 0.500        ; 1.498      ; 0.808      ;
; 0.853 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 0.500        ; 1.501      ; 0.782      ;
; 0.872 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 0.500        ; 1.553      ; 0.821      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rx_req'                                                                         ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.549 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; -0.500       ; 1.697      ; 0.688      ;
; -0.515 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; -0.500       ; 1.643      ; 0.668      ;
; -0.495 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; -0.500       ; 1.643      ; 0.688      ;
; -0.490 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; -0.500       ; 1.640      ; 0.690      ;
; -0.486 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; -0.500       ; 1.639      ; 0.693      ;
; -0.481 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; -0.500       ; 1.641      ; 0.700      ;
; -0.472 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; -0.500       ; 1.641      ; 0.709      ;
; -0.466 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; -0.500       ; 1.641      ; 0.715      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sclk'                                                                                        ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.039 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.410      ; 1.495      ;
; -0.023 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 1.409      ; 1.510      ;
; 0.039  ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.409      ; 1.572      ;
; 0.058  ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 1.410      ; 1.592      ;
; 0.070  ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 1.409      ; 1.603      ;
; 0.100  ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.801      ; 2.025      ;
; 0.114  ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.801      ; 2.039      ;
; 0.122  ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.801      ; 1.547      ;
; 0.133  ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.801      ; 1.558      ;
; 0.143  ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.801      ; 1.568      ;
; 0.152  ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.801      ; 2.077      ;
; 0.187  ; wr_add              ; wr_add              ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.188  ; rx_buf[7]           ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; rx_buf[6]           ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; rx_buf[5]           ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; rx_buf[4]           ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; rx_buf[3]           ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; rx_buf[2]           ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; rx_buf[1]           ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; rx_buf[0]           ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; rd_add              ; rd_add              ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.307      ;
; 0.206  ; bit_cnt[2]          ; bit_cnt[3]          ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.328      ;
; 0.216  ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.801      ; 1.641      ;
; 0.218  ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.801      ; 1.643      ;
; 0.220  ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.801      ; 1.645      ;
; 0.223  ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.801      ; 1.648      ;
; 0.230  ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; 0.000        ; 1.800      ; 2.154      ;
; 0.249  ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; -0.500       ; 1.800      ; 1.673      ;
; 0.258  ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.801      ; 2.183      ;
; 0.260  ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.801      ; 2.185      ;
; 0.263  ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.801      ; 2.188      ;
; 0.267  ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.801      ; 2.192      ;
; 0.268  ; bit_cnt[1]          ; bit_cnt[2]          ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.390      ;
; 0.270  ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.801      ; 1.695      ;
; 0.276  ; bit_cnt[11]         ; bit_cnt[12]         ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.398      ;
; 0.278  ; bit_cnt[15]         ; bit_cnt[16]         ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.400      ;
; 0.278  ; bit_cnt[14]         ; bit_cnt[15]         ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.400      ;
; 0.278  ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.801      ; 2.203      ;
; 0.282  ; bit_cnt[9]          ; bit_cnt[10]         ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.404      ;
; 0.341  ; bit_cnt[12]         ; bit_cnt[13]         ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.463      ;
; 0.343  ; bit_cnt[6]          ; bit_cnt[7]          ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.465      ;
; 0.345  ; bit_cnt[8]          ; bit_cnt[9]          ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.467      ;
; 0.354  ; bit_cnt[3]          ; bit_cnt[4]          ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.476      ;
; 0.379  ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; 0.000        ; 1.800      ; 2.303      ;
; 0.448  ; bit_cnt[13]         ; bit_cnt[14]         ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.570      ;
; 0.456  ; bit_cnt[10]         ; bit_cnt[11]         ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.578      ;
; 0.485  ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; -0.500       ; 1.800      ; 1.909      ;
; 0.549  ; wr_add              ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.031      ; 0.664      ;
; 0.550  ; wr_add              ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.031      ; 0.665      ;
; 0.552  ; wr_add              ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.031      ; 0.667      ;
; 0.575  ; bit_cnt[4]          ; bit_cnt[5]          ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.697      ;
; 0.665  ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.785      ;
; 0.681  ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.800      ;
; 0.681  ; wr_add              ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.031      ; 0.796      ;
; 0.682  ; wr_add              ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.031      ; 0.797      ;
; 0.682  ; wr_add              ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.031      ; 0.797      ;
; 0.683  ; wr_add              ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.031      ; 0.798      ;
; 0.684  ; wr_add              ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.032      ; 0.800      ;
; 0.695  ; wr_add              ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.031      ; 0.810      ;
; 0.707  ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.829      ;
; 0.717  ; bit_cnt[7]          ; bit_cnt[8]          ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.839      ;
; 0.737  ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.856      ;
; 0.743  ; bit_cnt[5]          ; bit_cnt[6]          ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.865      ;
; 0.754  ; rd_add              ; miso~reg0           ; sclk         ; sclk        ; -0.500       ; 0.425      ; 0.783      ;
; 0.754  ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.876      ;
; 0.758  ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.880      ;
; 0.761  ; wr_add              ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.033      ; 0.878      ;
; 0.772  ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.894      ;
; 0.777  ; roe~reg0_emulated   ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.896      ;
; 0.780  ; rd_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.033      ; 0.897      ;
; 0.791  ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.913      ;
; 0.815  ; wr_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.032      ; 0.931      ;
; 0.816  ; tx_buf[7]~_emulated ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.938      ;
; 0.832  ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.954      ;
; 0.839  ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.961      ;
; 0.846  ; bit_cnt[8]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.968      ;
; 0.875  ; rd_add              ; tx_buf[7]~_emulated ; sclk         ; sclk        ; -0.500       ; 0.426      ; 0.905      ;
; 0.875  ; rd_add              ; tx_buf[6]~_emulated ; sclk         ; sclk        ; -0.500       ; 0.426      ; 0.905      ;
; 0.875  ; rd_add              ; tx_buf[5]~_emulated ; sclk         ; sclk        ; -0.500       ; 0.426      ; 0.905      ;
; 0.875  ; rd_add              ; tx_buf[4]~_emulated ; sclk         ; sclk        ; -0.500       ; 0.426      ; 0.905      ;
; 0.875  ; rd_add              ; tx_buf[3]~_emulated ; sclk         ; sclk        ; -0.500       ; 0.426      ; 0.905      ;
; 0.875  ; rd_add              ; tx_buf[2]~_emulated ; sclk         ; sclk        ; -0.500       ; 0.426      ; 0.905      ;
; 0.875  ; rd_add              ; tx_buf[1]~_emulated ; sclk         ; sclk        ; -0.500       ; 0.426      ; 0.905      ;
; 0.875  ; rd_add              ; tx_buf[0]~_emulated ; sclk         ; sclk        ; -0.500       ; 0.426      ; 0.905      ;
; 0.888  ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.410      ; 1.922      ;
; 0.900  ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 1.409      ; 1.933      ;
; 0.926  ; trdy~reg0_emulated  ; miso~reg0           ; sclk         ; sclk        ; -0.500       ; 0.427      ; 0.957      ;
; 0.928  ; tx_buf[7]~_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.037      ; 1.049      ;
; 0.949  ; bit_cnt[9]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.038      ; 1.071      ;
; 0.961  ; bit_cnt[2]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.038      ; 1.083      ;
; 0.961  ; bit_cnt[2]          ; miso~en             ; sclk         ; sclk        ; 0.000        ; 0.038      ; 1.083      ;
; 0.984  ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 1.410      ; 2.018      ;
; 0.997  ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.409      ; 2.030      ;
; 1.000  ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; -0.500       ; 1.409      ; 2.033      ;
; 1.003  ; bit_cnt[5]          ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.126      ;
; 1.003  ; bit_cnt[5]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.126      ;
; 1.003  ; bit_cnt[5]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.126      ;
; 1.003  ; bit_cnt[5]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.126      ;
; 1.003  ; bit_cnt[5]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.126      ;
; 1.003  ; bit_cnt[5]          ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.126      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'sclk'                                                                          ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.379 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.500        ; 1.360      ; 2.206      ;
; -0.233 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.360      ; 2.060      ;
; -0.165 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.360      ; 1.992      ;
; -0.148 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.500        ; 1.360      ; 1.975      ;
; -0.132 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.500        ; 1.359      ; 1.958      ;
; -0.132 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.500        ; 1.359      ; 1.958      ;
; -0.132 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.500        ; 1.359      ; 1.958      ;
; -0.132 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.500        ; 1.359      ; 1.958      ;
; -0.132 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.500        ; 1.359      ; 1.958      ;
; -0.132 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.500        ; 1.359      ; 1.958      ;
; -0.132 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.500        ; 1.359      ; 1.958      ;
; -0.132 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.500        ; 1.359      ; 1.958      ;
; 0.402  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.500        ; 1.749      ; 1.814      ;
; 0.402  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.500        ; 1.749      ; 1.814      ;
; 0.402  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.500        ; 1.749      ; 1.814      ;
; 0.402  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.500        ; 1.749      ; 1.814      ;
; 0.447  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.500        ; 1.749      ; 1.769      ;
; 0.447  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.500        ; 1.749      ; 1.769      ;
; 0.447  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.500        ; 1.749      ; 1.769      ;
; 0.447  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.500        ; 1.749      ; 1.769      ;
; 0.447  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.500        ; 1.749      ; 1.769      ;
; 0.447  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.500        ; 1.749      ; 1.769      ;
; 0.447  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.500        ; 1.749      ; 1.769      ;
; 0.447  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.500        ; 1.749      ; 1.769      ;
; 0.447  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.500        ; 1.749      ; 1.769      ;
; 0.447  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.500        ; 1.749      ; 1.769      ;
; 0.447  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.500        ; 1.749      ; 1.769      ;
; 0.447  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.500        ; 1.749      ; 1.769      ;
; 0.447  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.500        ; 1.749      ; 1.769      ;
; 0.474  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.750      ; 1.743      ;
; 0.474  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.750      ; 1.743      ;
; 0.474  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.750      ; 1.743      ;
; 0.474  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.750      ; 1.743      ;
; 0.474  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.750      ; 1.743      ;
; 0.474  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.750      ; 1.743      ;
; 0.474  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.750      ; 1.743      ;
; 0.474  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.750      ; 1.743      ;
; 0.500  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.750      ; 2.217      ;
; 0.500  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.750      ; 2.217      ;
; 0.500  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.750      ; 2.217      ;
; 0.500  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.750      ; 2.217      ;
; 0.500  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.750      ; 2.217      ;
; 0.500  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.750      ; 2.217      ;
; 0.500  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.750      ; 2.217      ;
; 0.500  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.750      ; 2.217      ;
; 0.526  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 1.000        ; 1.749      ; 2.190      ;
; 0.526  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 1.000        ; 1.749      ; 2.190      ;
; 0.526  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 1.000        ; 1.749      ; 2.190      ;
; 0.526  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 1.000        ; 1.749      ; 2.190      ;
; 0.554  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 1.000        ; 1.749      ; 2.162      ;
; 0.554  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 1.000        ; 1.749      ; 2.162      ;
; 0.554  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 1.000        ; 1.749      ; 2.162      ;
; 0.554  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 1.000        ; 1.749      ; 2.162      ;
; 0.554  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 1.000        ; 1.749      ; 2.162      ;
; 0.554  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 1.000        ; 1.749      ; 2.162      ;
; 0.554  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 1.000        ; 1.749      ; 2.162      ;
; 0.554  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 1.000        ; 1.749      ; 2.162      ;
; 0.554  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 1.000        ; 1.749      ; 2.162      ;
; 0.554  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 1.000        ; 1.749      ; 2.162      ;
; 0.554  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 1.000        ; 1.749      ; 2.162      ;
; 0.554  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 1.000        ; 1.749      ; 2.162      ;
; 0.554  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 1.000        ; 1.749      ; 2.162      ;
; 0.594  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 1.000        ; 1.360      ; 1.733      ;
; 0.650  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.360      ; 1.677      ;
; 0.716  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.360      ; 1.611      ;
; 0.744  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 1.000        ; 1.360      ; 1.583      ;
; 0.837  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 1.000        ; 1.359      ; 1.489      ;
; 0.837  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 1.000        ; 1.359      ; 1.489      ;
; 0.837  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 1.000        ; 1.359      ; 1.489      ;
; 0.837  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 1.000        ; 1.359      ; 1.489      ;
; 0.837  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 1.000        ; 1.359      ; 1.489      ;
; 0.837  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 1.000        ; 1.359      ; 1.489      ;
; 0.837  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 1.000        ; 1.359      ; 1.489      ;
; 0.837  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 1.000        ; 1.359      ; 1.489      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'rx_req'                                                                    ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.319 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.909      ; 3.129      ;
; 0.395 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.907      ; 3.063      ;
; 0.402 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.907      ; 3.049      ;
; 0.423 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.905      ; 3.115      ;
; 0.425 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.906      ; 3.114      ;
; 0.494 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.907      ; 3.046      ;
; 0.497 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.909      ; 2.451      ;
; 0.501 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.909      ; 3.042      ;
; 0.518 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.907      ; 2.433      ;
; 0.544 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.907      ; 2.414      ;
; 0.558 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.961      ; 3.043      ;
; 0.590 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.905      ; 2.448      ;
; 0.592 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.906      ; 2.447      ;
; 0.610 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.907      ; 2.430      ;
; 0.616 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.909      ; 2.427      ;
; 0.679 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.961      ; 2.422      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'reset_n'                                                               ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.371 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 1.000        ; 2.895      ; 3.088      ;
; 0.372 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 1.000        ; 2.895      ; 3.088      ;
; 0.379 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 1.000        ; 2.899      ; 3.084      ;
; 0.381 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 1.000        ; 2.899      ; 3.084      ;
; 0.388 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 1.000        ; 2.887      ; 3.063      ;
; 0.388 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 1.000        ; 2.887      ; 3.063      ;
; 0.389 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 1.000        ; 2.888      ; 3.064      ;
; 0.477 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 1.000        ; 2.897      ; 3.066      ;
; 0.496 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.500        ; 2.895      ; 2.463      ;
; 0.498 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.500        ; 2.895      ; 2.462      ;
; 0.504 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.500        ; 2.899      ; 2.459      ;
; 0.506 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.500        ; 2.899      ; 2.459      ;
; 0.510 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.500        ; 2.887      ; 2.441      ;
; 0.510 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.500        ; 2.887      ; 2.441      ;
; 0.511 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.500        ; 2.888      ; 2.442      ;
; 0.619 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.500        ; 2.897      ; 2.424      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'rx_req'                                                                      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.280 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.056      ; 2.316      ;
; -0.227 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.002      ; 2.315      ;
; -0.222 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.000      ; 2.318      ;
; -0.220 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.000      ; 2.320      ;
; -0.211 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.000      ; 2.329      ;
; -0.207 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.999      ; 2.332      ;
; -0.205 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.998      ; 2.333      ;
; -0.205 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.002      ; 2.337      ;
; -0.181 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.056      ; 2.915      ;
; -0.113 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.002      ; 2.929      ;
; -0.108 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.000      ; 2.932      ;
; -0.104 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.000      ; 2.936      ;
; -0.073 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.000      ; 2.967      ;
; -0.056 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.002      ; 2.986      ;
; -0.042 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.999      ; 2.997      ;
; -0.040 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.998      ; 2.998      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'reset_n'                                                                 ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.196 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; -0.500       ; 2.989      ; 2.313      ;
; -0.144 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; -0.500       ; 2.979      ; 2.355      ;
; -0.144 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; -0.500       ; 2.979      ; 2.355      ;
; -0.144 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; -0.500       ; 2.980      ; 2.356      ;
; -0.140 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; -0.500       ; 2.992      ; 2.372      ;
; -0.139 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; -0.500       ; 2.992      ; 2.373      ;
; -0.132 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; -0.500       ; 2.988      ; 2.376      ;
; -0.132 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; -0.500       ; 2.988      ; 2.376      ;
; -0.037 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.000        ; 2.989      ; 2.952      ;
; -0.012 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.000        ; 2.979      ; 2.967      ;
; -0.012 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.000        ; 2.979      ; 2.967      ;
; -0.012 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.000        ; 2.980      ; 2.968      ;
; -0.004 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.000        ; 2.992      ; 2.988      ;
; -0.004 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.000        ; 2.992      ; 2.988      ;
; 0.003  ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.000        ; 2.988      ; 2.991      ;
; 0.004  ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.000        ; 2.988      ; 2.992      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'sclk'                                                                           ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.123 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.000        ; 1.408      ; 1.409      ;
; -0.123 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.000        ; 1.408      ; 1.409      ;
; -0.123 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.000        ; 1.408      ; 1.409      ;
; -0.123 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.000        ; 1.408      ; 1.409      ;
; -0.123 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.000        ; 1.408      ; 1.409      ;
; -0.123 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.000        ; 1.408      ; 1.409      ;
; -0.123 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.000        ; 1.408      ; 1.409      ;
; -0.123 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.000        ; 1.408      ; 1.409      ;
; -0.011 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 1.409      ; 1.522      ;
; 0.017  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.409      ; 1.550      ;
; 0.019  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.801      ; 1.944      ;
; 0.019  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.801      ; 1.944      ;
; 0.019  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.801      ; 1.944      ;
; 0.019  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.801      ; 1.944      ;
; 0.019  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.801      ; 1.944      ;
; 0.019  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.801      ; 1.944      ;
; 0.019  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.801      ; 1.944      ;
; 0.019  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.801      ; 1.944      ;
; 0.079  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.410      ; 1.613      ;
; 0.103  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.801      ; 1.528      ;
; 0.103  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.801      ; 1.528      ;
; 0.103  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.801      ; 1.528      ;
; 0.103  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.801      ; 1.528      ;
; 0.103  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.801      ; 1.528      ;
; 0.103  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.801      ; 1.528      ;
; 0.103  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.801      ; 1.528      ;
; 0.103  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.801      ; 1.528      ;
; 0.134  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 1.410      ; 1.668      ;
; 0.153  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.000        ; 1.800      ; 2.077      ;
; 0.153  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.000        ; 1.800      ; 2.077      ;
; 0.153  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.000        ; 1.800      ; 2.077      ;
; 0.153  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.000        ; 1.800      ; 2.077      ;
; 0.153  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.000        ; 1.800      ; 2.077      ;
; 0.153  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.000        ; 1.800      ; 2.077      ;
; 0.153  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.000        ; 1.800      ; 2.077      ;
; 0.153  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.000        ; 1.800      ; 2.077      ;
; 0.153  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.000        ; 1.800      ; 2.077      ;
; 0.153  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.000        ; 1.800      ; 2.077      ;
; 0.153  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.000        ; 1.800      ; 2.077      ;
; 0.153  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.000        ; 1.800      ; 2.077      ;
; 0.153  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.000        ; 1.800      ; 2.077      ;
; 0.180  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.000        ; 1.800      ; 2.104      ;
; 0.180  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.000        ; 1.800      ; 2.104      ;
; 0.180  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.000        ; 1.800      ; 2.104      ;
; 0.180  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.000        ; 1.800      ; 2.104      ;
; 0.254  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; -0.500       ; 1.800      ; 1.678      ;
; 0.254  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; -0.500       ; 1.800      ; 1.678      ;
; 0.254  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; -0.500       ; 1.800      ; 1.678      ;
; 0.254  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; -0.500       ; 1.800      ; 1.678      ;
; 0.254  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; -0.500       ; 1.800      ; 1.678      ;
; 0.254  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; -0.500       ; 1.800      ; 1.678      ;
; 0.254  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; -0.500       ; 1.800      ; 1.678      ;
; 0.254  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; -0.500       ; 1.800      ; 1.678      ;
; 0.254  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; -0.500       ; 1.800      ; 1.678      ;
; 0.254  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; -0.500       ; 1.800      ; 1.678      ;
; 0.254  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; -0.500       ; 1.800      ; 1.678      ;
; 0.254  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; -0.500       ; 1.800      ; 1.678      ;
; 0.254  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; -0.500       ; 1.800      ; 1.678      ;
; 0.297  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; -0.500       ; 1.800      ; 1.721      ;
; 0.297  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; -0.500       ; 1.800      ; 1.721      ;
; 0.297  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; -0.500       ; 1.800      ; 1.721      ;
; 0.297  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; -0.500       ; 1.800      ; 1.721      ;
; 0.848  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; -0.500       ; 1.408      ; 1.880      ;
; 0.848  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; -0.500       ; 1.408      ; 1.880      ;
; 0.848  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; -0.500       ; 1.408      ; 1.880      ;
; 0.848  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; -0.500       ; 1.408      ; 1.880      ;
; 0.848  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; -0.500       ; 1.408      ; 1.880      ;
; 0.848  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; -0.500       ; 1.408      ; 1.880      ;
; 0.848  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; -0.500       ; 1.408      ; 1.880      ;
; 0.848  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; -0.500       ; 1.408      ; 1.880      ;
; 0.885  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 1.409      ; 1.918      ;
; 0.902  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.409      ; 1.935      ;
; 0.964  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.410      ; 1.998      ;
; 1.102  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 1.410      ; 2.136      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sclk'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[12]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[13]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[14]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[15]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[16]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; bit_cnt[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; miso~en                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; miso~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rd_add                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; roe~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rrdy~reg0_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rx_buf[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rx_buf[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rx_buf[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rx_buf[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rx_buf[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rx_buf[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rx_buf[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; rx_buf[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; trdy~reg0_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; tx_buf[0]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; tx_buf[1]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; tx_buf[2]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; tx_buf[3]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; tx_buf[4]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; tx_buf[5]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; tx_buf[6]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; tx_buf[7]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; wr_add                 ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[10]            ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[11]            ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[12]            ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[13]            ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[14]            ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[15]            ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[16]            ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[4]             ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[5]             ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[6]             ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[7]             ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[8]             ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[9]             ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[1]             ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[2]             ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[3]             ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; miso~en                ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; miso~reg0              ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[0]~_emulated    ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[1]~_emulated    ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[2]~_emulated    ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[3]~_emulated    ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[4]~_emulated    ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[5]~_emulated    ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[6]~_emulated    ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[7]~_emulated    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rd_add                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; roe~reg0_emulated      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rrdy~reg0_emulated     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[0]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[1]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[2]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[3]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[4]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[5]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[6]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[7]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; trdy~reg0_emulated     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; wr_add                 ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; sclk~input|o           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]|clk        ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]|clk        ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]|clk        ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]|clk        ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]|clk        ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]|clk        ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]|clk        ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[4]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[5]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[6]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[7]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[8]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[9]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rrdy~reg0_emulated|clk ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[0]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[1]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[2]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[3]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[4]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[5]|clk          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rx_req'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; -0.038 ; -0.038       ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[0]$latch            ;
; -0.036 ; -0.036       ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; -0.036 ; -0.036       ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; -0.036 ; -0.036       ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; -0.036 ; -0.036       ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; -0.035 ; -0.035       ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[0]$latch|datac      ;
; -0.035 ; -0.035       ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; -0.035 ; -0.035       ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; -0.035 ; -0.035       ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[1]$latch            ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[3]$latch            ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[4]$latch            ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[7]$latch            ;
; -0.030 ; -0.030       ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[2]$latch            ;
; -0.030 ; -0.030       ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[5]$latch            ;
; -0.030 ; -0.030       ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.075  ; 0.075        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.080  ; 0.080        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.920  ; 0.920        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.924  ; 0.924        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.995  ; 0.995        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.995  ; 0.995        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 1.027  ; 1.027        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 1.027  ; 1.027        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 1.027  ; 1.027        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 1.027  ; 1.027        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 1.027  ; 1.027        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 1.027  ; 1.027        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 1.027  ; 1.027        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 1.031  ; 1.031        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[0]$latch|datac      ;
; 1.031  ; 1.031        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 1.031  ; 1.031        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 1.031  ; 1.031        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 1.031  ; 1.031        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 1.031  ; 1.031        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 1.031  ; 1.031        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 1.031  ; 1.031        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 1.034  ; 1.034        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[0]$latch            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'reset_n'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset_n ; Rise       ; reset_n                      ;
; -0.025 ; -0.025       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; -0.025 ; -0.025       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; -0.025 ; -0.025       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; -0.025 ; -0.025       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; -0.024 ; -0.024       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; -0.022 ; -0.022       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; -0.022 ; -0.022       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; -0.022 ; -0.022       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; -0.020 ; -0.020       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; -0.020 ; -0.020       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; -0.020 ; -0.020       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; -0.020 ; -0.020       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; -0.019 ; -0.019       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; -0.017 ; -0.017       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; -0.017 ; -0.017       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; -0.017 ; -0.017       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.073  ; 0.073        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.076  ; 0.076        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.923  ; 0.923        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.926  ; 0.926        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.988  ; 0.988        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.988  ; 0.988        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 1.014  ; 1.014        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 1.014  ; 1.014        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 1.014  ; 1.014        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 1.015  ; 1.015        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 1.015  ; 1.015        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 1.016  ; 1.016        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 1.016  ; 1.016        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 1.016  ; 1.016        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 1.018  ; 1.018        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 1.018  ; 1.018        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 1.018  ; 1.018        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 1.019  ; 1.019        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 1.019  ; 1.019        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 1.020  ; 1.020        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 1.020  ; 1.020        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 1.020  ; 1.020        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; -0.053 ; 0.553 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; -0.303 ; 0.278 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; -0.198 ; 0.398 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; -0.235 ; 0.357 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; -0.070 ; 0.536 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; -0.053 ; 0.553 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; -0.428 ; 0.157 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; -0.186 ; 0.412 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; -0.197 ; 0.393 ; Fall       ; reset_n         ;
; mosi             ; sclk       ; 1.398  ; 1.919 ; Rise       ; sclk            ;
; reset_n          ; sclk       ; 0.310  ; 0.745 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 0.326  ; 0.751 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 2.654  ; 3.411 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 2.449  ; 3.172 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 1.781  ; 2.366 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 1.604  ; 2.208 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 1.899  ; 2.602 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 1.806  ; 2.503 ; Rise       ; sclk            ;
; reset_n          ; sclk       ; 0.254  ; 0.750 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.233  ; 0.621 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 2.581  ; 3.400 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 2.376  ; 3.161 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 1.708  ; 2.355 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 1.474  ; 2.115 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 1.634  ; 2.376 ; Fall       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 1.019  ; 1.676 ; Fall       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 0.878  ; 1.543 ; Fall       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 0.687  ; 1.300 ; Fall       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 0.949  ; 1.596 ; Fall       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 1.019  ; 1.676 ; Fall       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 0.848  ; 1.473 ; Fall       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 0.674  ; 1.280 ; Fall       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 0.836  ; 1.465 ; Fall       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 0.967  ; 1.603 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 1.710  ; 2.382 ; Fall       ; sclk            ;
+------------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.928  ; 0.352  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.891  ; 0.327  ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.791  ; 0.212  ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.827  ; 0.253  ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.670  ; 0.081  ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.652  ; 0.064  ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.928  ; 0.352  ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.780  ; 0.200  ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.792  ; 0.219  ; Fall       ; reset_n         ;
; mosi             ; sclk       ; -0.602 ; -1.166 ; Rise       ; sclk            ;
; reset_n          ; sclk       ; -0.001 ; -0.428 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.098 ; -0.524 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -1.608 ; -2.234 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -1.533 ; -2.129 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -1.528 ; -2.101 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -1.327 ; -1.921 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.479 ; -2.095 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -1.536 ; -2.239 ; Rise       ; sclk            ;
; reset_n          ; sclk       ; 0.338  ; -0.140 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; -0.025 ; -0.419 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -1.098 ; -1.720 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -1.243 ; -1.839 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -1.418 ; -2.043 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -1.222 ; -1.848 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.189 ; -1.828 ; Fall       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -0.441 ; -1.026 ; Fall       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -0.623 ; -1.261 ; Fall       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -0.441 ; -1.028 ; Fall       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -0.692 ; -1.311 ; Fall       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -0.759 ; -1.387 ; Fall       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -0.596 ; -1.195 ; Fall       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -0.448 ; -1.026 ; Fall       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -0.605 ; -1.206 ; Fall       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -0.624 ; -1.228 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -1.242 ; -1.870 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 2.702 ; 3.138 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 3.009 ; 3.462 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 2.876 ; 3.324 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 2.702 ; 3.138 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 3.009 ; 3.462 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 2.876 ; 3.324 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 3.538 ; 3.135 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 3.538 ; 3.135 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 4.900 ; 4.958 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 4.790 ; 4.830 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 4.616 ; 4.643 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 4.716 ; 4.755 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 4.745 ; 4.769 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 4.773 ; 4.814 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 4.828 ; 4.873 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 4.900 ; 4.958 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 4.758 ; 4.807 ; Fall       ; rx_req          ;
; roe         ; sclk       ; 3.406 ; 3.452 ; Rise       ; sclk            ;
; rrdy        ; sclk       ; 3.729 ; 3.785 ; Rise       ; sclk            ;
; trdy        ; sclk       ; 3.577 ; 3.637 ; Rise       ; sclk            ;
; miso        ; sclk       ; 3.610 ; 3.653 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 2.657 ; 3.089 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 2.952 ; 3.400 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 2.825 ; 3.270 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 2.657 ; 3.089 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 2.952 ; 3.400 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 2.825 ; 3.270 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 3.475 ; 3.070 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 3.475 ; 3.070 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 4.511 ; 4.537 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 4.678 ; 4.715 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 4.511 ; 4.537 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 4.608 ; 4.644 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 4.636 ; 4.659 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 4.663 ; 4.702 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 4.715 ; 4.757 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 4.784 ; 4.839 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 4.648 ; 4.695 ; Fall       ; rx_req          ;
; roe         ; sclk       ; 3.303 ; 3.328 ; Rise       ; sclk            ;
; rrdy        ; sclk       ; 3.602 ; 3.646 ; Rise       ; sclk            ;
; trdy        ; sclk       ; 3.469 ; 3.507 ; Rise       ; sclk            ;
; miso        ; sclk       ; 3.543 ; 3.584 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.504 ; 4.080 ;       ;
; ss_n         ; roe         ; 5.046 ; 4.512 ; 5.159 ; 5.804 ;
; ss_n         ; rrdy        ; 5.100 ; 5.325 ; 6.013 ; 5.879 ;
; ss_n         ; trdy        ; 4.591 ; 4.698 ; 5.330 ; 5.285 ;
; st_load_en   ; roe         ; 4.841 ; 4.307 ; 4.920 ; 5.565 ;
; st_load_en   ; rrdy        ; 4.895 ; 5.120 ; 5.774 ; 5.640 ;
; st_load_en   ; trdy        ; 4.404 ; 4.493 ; 5.091 ; 5.090 ;
; st_load_roe  ; roe         ; 4.173 ;       ;       ; 4.759 ;
; st_load_rrdy ; rrdy        ; 4.391 ;       ;       ; 5.017 ;
; st_load_trdy ; trdy        ; 4.501 ;       ;       ; 5.196 ;
; tx_load_en   ; trdy        ; 4.408 ;       ;       ; 5.097 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.428 ; 3.996 ;       ;
; ss_n         ; roe         ; 4.895 ; 4.389 ; 5.014 ; 5.650 ;
; ss_n         ; rrdy        ; 4.946 ; 4.580 ; 5.185 ; 5.723 ;
; ss_n         ; trdy        ; 4.459 ; 4.569 ; 5.180 ; 5.153 ;
; st_load_en   ; roe         ; 4.698 ; 4.192 ; 4.785 ; 5.421 ;
; st_load_en   ; rrdy        ; 4.749 ; 4.979 ; 5.624 ; 5.494 ;
; st_load_en   ; trdy        ; 4.279 ; 4.372 ; 4.875 ; 4.966 ;
; st_load_roe  ; roe         ; 4.068 ;       ;       ; 4.645 ;
; st_load_rrdy ; rrdy        ; 4.278 ;       ;       ; 4.893 ;
; st_load_trdy ; trdy        ; 4.225 ;       ;       ; 4.828 ;
; tx_load_en   ; trdy        ; 4.282 ;       ;       ; 4.972 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 4.337 ; 4.334 ; Fall       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 3.434 ; 3.434 ; Fall       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 4.395     ; 4.395     ; Fall       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 3.490     ; 3.556     ; Fall       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -2.702  ; -0.607 ; -0.571   ; -0.323  ; -3.000              ;
;  reset_n         ; N/A     ; N/A    ; -0.180   ; -0.196  ; -3.000              ;
;  rx_req          ; 0.268   ; -0.607 ; -0.211   ; -0.323  ; -3.000              ;
;  sclk            ; -2.702  ; -0.039 ; -0.571   ; -0.123  ; -3.000              ;
; Design-wide TNS  ; -41.118 ; -4.016 ; -8.896   ; -3.943  ; -52.165             ;
;  reset_n         ; N/A     ; N/A    ; -1.236   ; -1.171  ; -3.340              ;
;  rx_req          ; 0.000   ; -3.954 ; -0.531   ; -1.777  ; -3.536              ;
;  sclk            ; -41.118 ; -0.062 ; -7.129   ; -0.995  ; -45.289             ;
+------------------+---------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.555  ; 0.994 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.128  ; 0.557 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.336  ; 0.765 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.263  ; 0.696 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.552  ; 0.987 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.555  ; 0.994 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; -0.082 ; 0.366 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.316  ; 0.748 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.321  ; 0.755 ; Fall       ; reset_n         ;
; mosi             ; sclk       ; 2.502  ; 2.885 ; Rise       ; sclk            ;
; reset_n          ; sclk       ; 0.757  ; 0.883 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 0.762  ; 0.925 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 4.802  ; 5.267 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 4.419  ; 4.857 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 3.273  ; 3.625 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.923  ; 3.320 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.510  ; 4.016 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 3.322  ; 3.820 ; Rise       ; sclk            ;
; reset_n          ; sclk       ; 1.222  ; 1.383 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 1.135  ; 1.291 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 5.267  ; 5.767 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 4.884  ; 5.357 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 3.738  ; 4.125 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 3.289  ; 3.693 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.582  ; 4.144 ; Fall       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 2.419  ; 2.909 ; Fall       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 2.077  ; 2.656 ; Fall       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 1.798  ; 2.274 ; Fall       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 2.282  ; 2.756 ; Fall       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 2.419  ; 2.909 ; Fall       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 2.068  ; 2.549 ; Fall       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 1.792  ; 2.252 ; Fall       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 2.068  ; 2.527 ; Fall       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 2.301  ; 2.757 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 3.619  ; 4.107 ; Fall       ; sclk            ;
+------------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.982  ; 0.596  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.919  ; 0.565  ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.791  ; 0.391  ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.827  ; 0.457  ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.670  ; 0.209  ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.652  ; 0.198  ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.982  ; 0.596  ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.780  ; 0.402  ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.792  ; 0.398  ; Fall       ; reset_n         ;
; mosi             ; sclk       ; -0.602 ; -1.166 ; Rise       ; sclk            ;
; reset_n          ; sclk       ; -0.001 ; -0.317 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.098 ; -0.496 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -1.608 ; -2.234 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -1.533 ; -2.129 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -1.528 ; -2.101 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -1.327 ; -1.921 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.479 ; -2.095 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -1.536 ; -2.239 ; Rise       ; sclk            ;
; reset_n          ; sclk       ; 0.338  ; -0.140 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; -0.025 ; -0.419 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -1.098 ; -1.720 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -1.243 ; -1.839 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -1.418 ; -2.043 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -1.222 ; -1.848 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.189 ; -1.828 ; Fall       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -0.441 ; -1.026 ; Fall       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -0.623 ; -1.261 ; Fall       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -0.441 ; -1.028 ; Fall       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -0.692 ; -1.311 ; Fall       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -0.759 ; -1.387 ; Fall       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -0.596 ; -1.195 ; Fall       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -0.448 ; -1.026 ; Fall       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -0.605 ; -1.206 ; Fall       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -0.624 ; -1.228 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -1.242 ; -1.870 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 4.634 ; 4.708 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 5.203 ; 5.252 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.935 ; 4.999 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 4.634 ; 4.708 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 5.203 ; 5.252 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.935 ; 4.999 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.546 ; 5.301 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.546 ; 5.301 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 7.711 ; 7.639 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 7.540 ; 7.460 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 7.197 ; 7.143 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 7.334 ; 7.320 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 7.428 ; 7.362 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 7.468 ; 7.396 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 7.588 ; 7.515 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 7.711 ; 7.639 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 7.400 ; 7.377 ; Fall       ; rx_req          ;
; roe         ; sclk       ; 5.770 ; 5.739 ; Rise       ; sclk            ;
; rrdy        ; sclk       ; 6.347 ; 6.294 ; Rise       ; sclk            ;
; trdy        ; sclk       ; 6.069 ; 6.027 ; Rise       ; sclk            ;
; miso        ; sclk       ; 5.600 ; 5.571 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 2.657 ; 3.089 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 2.952 ; 3.400 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 2.825 ; 3.270 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 2.657 ; 3.089 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 2.952 ; 3.400 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 2.825 ; 3.270 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 3.475 ; 3.070 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 3.475 ; 3.070 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 4.511 ; 4.537 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 4.678 ; 4.715 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 4.511 ; 4.537 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 4.608 ; 4.644 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 4.636 ; 4.659 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 4.663 ; 4.702 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 4.715 ; 4.757 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 4.784 ; 4.839 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 4.648 ; 4.695 ; Fall       ; rx_req          ;
; roe         ; sclk       ; 3.303 ; 3.328 ; Rise       ; sclk            ;
; rrdy        ; sclk       ; 3.602 ; 3.646 ; Rise       ; sclk            ;
; trdy        ; sclk       ; 3.469 ; 3.507 ; Rise       ; sclk            ;
; miso        ; sclk       ; 3.543 ; 3.584 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.914 ; 6.255 ;       ;
; ss_n         ; roe         ; 8.679 ; 7.658 ; 8.232 ; 9.092 ;
; ss_n         ; rrdy        ; 8.841 ; 9.092 ; 9.656 ; 9.254 ;
; ss_n         ; trdy        ; 7.895 ; 7.946 ; 8.530 ; 8.268 ;
; st_load_en   ; roe         ; 8.296 ; 7.275 ; 7.822 ; 8.682 ;
; st_load_en   ; rrdy        ; 8.458 ; 8.709 ; 9.246 ; 8.844 ;
; st_load_en   ; trdy        ; 7.530 ; 7.563 ; 8.120 ; 7.967 ;
; st_load_roe  ; roe         ; 7.150 ;       ;       ; 7.450 ;
; st_load_rrdy ; rrdy        ; 7.544 ;       ;       ; 7.859 ;
; st_load_trdy ; trdy        ; 7.744 ;       ;       ; 8.174 ;
; tx_load_en   ; trdy        ; 7.556 ;       ;       ; 7.978 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.428 ; 3.996 ;       ;
; ss_n         ; roe         ; 4.895 ; 4.389 ; 5.014 ; 5.650 ;
; ss_n         ; rrdy        ; 4.946 ; 4.580 ; 5.185 ; 5.723 ;
; ss_n         ; trdy        ; 4.459 ; 4.569 ; 5.180 ; 5.153 ;
; st_load_en   ; roe         ; 4.698 ; 4.192 ; 4.785 ; 5.421 ;
; st_load_en   ; rrdy        ; 4.749 ; 4.979 ; 5.624 ; 5.494 ;
; st_load_en   ; trdy        ; 4.279 ; 4.372 ; 4.875 ; 4.966 ;
; st_load_roe  ; roe         ; 4.068 ;       ;       ; 4.645 ;
; st_load_rrdy ; rrdy        ; 4.278 ;       ;       ; 4.893 ;
; st_load_trdy ; trdy        ; 4.225 ;       ;       ; 4.828 ;
; tx_load_en   ; trdy        ; 4.282 ;       ;       ; 4.972 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; trdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rrdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; roe           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; miso          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ss_n                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx_req                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mosi                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_trdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_rrdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_roe             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; rx_req   ; 0        ; 0        ; 8        ; 0        ;
; reset_n    ; sclk     ; 4        ; 4        ; 21       ; 38       ;
; rx_req     ; sclk     ; 2        ; 2        ; 1        ; 1        ;
; sclk       ; sclk     ; 30       ; 20       ; 14       ; 112      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; rx_req   ; 0        ; 0        ; 8        ; 0        ;
; reset_n    ; sclk     ; 4        ; 4        ; 21       ; 38       ;
; rx_req     ; sclk     ; 2        ; 2        ; 1        ; 1        ;
; sclk       ; sclk     ; 30       ; 20       ; 14       ; 112      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset_n    ; reset_n  ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; rx_req   ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; sclk     ; 11       ; 11       ; 33       ; 33       ;
; rx_req     ; sclk     ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset_n    ; reset_n  ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; rx_req   ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; sclk     ; 11       ; 11       ; 33       ; 33       ;
; rx_req     ; sclk     ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 105   ; 105  ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 31    ; 31   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Web Edition
    Info: Processing started: Sat Dec 07 15:47:30 2019
Info: Command: quartus_sta SPI_module -c SPI_module
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 19 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SPI_module.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sclk sclk
    Info (332105): create_clock -period 1.000 -name reset_n reset_n
    Info (332105): create_clock -period 1.000 -name rx_req rx_req
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.702
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.702             -41.118 sclk 
    Info (332119):     0.268               0.000 rx_req 
Info (332146): Worst-case hold slack is -0.607
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.607              -3.925 rx_req 
    Info (332119):     0.145               0.000 sclk 
Info (332146): Worst-case recovery slack is -0.571
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.571              -7.129 sclk 
    Info (332119):    -0.211              -0.531 rx_req 
    Info (332119):    -0.180              -1.236 reset_n 
Info (332146): Worst-case removal slack is -0.221
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.221              -0.667 rx_req 
    Info (332119):    -0.025              -0.200 sclk 
    Info (332119):    -0.015              -0.021 reset_n 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -42.000 sclk 
    Info (332119):    -3.000              -3.000 reset_n 
    Info (332119):    -3.000              -3.000 rx_req 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.310
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.310             -34.376 sclk 
    Info (332119):     0.311               0.000 rx_req 
Info (332146): Worst-case hold slack is -0.478
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.478              -2.994 rx_req 
    Info (332119):     0.155               0.000 sclk 
Info (332146): Worst-case recovery slack is -0.487
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.487              -5.207 sclk 
    Info (332119):    -0.054              -0.297 reset_n 
    Info (332119):    -0.010              -0.019 rx_req 
Info (332146): Worst-case removal slack is -0.323
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.323              -1.546 rx_req 
    Info (332119):    -0.122              -0.685 reset_n 
    Info (332119):     0.010               0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -42.000 sclk 
    Info (332119):    -3.000              -3.000 reset_n 
    Info (332119):    -3.000              -3.000 rx_req 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.181             -19.083 sclk 
    Info (332119):     0.718               0.000 rx_req 
Info (332146): Worst-case hold slack is -0.549
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.549              -3.954 rx_req 
    Info (332119):    -0.039              -0.062 sclk 
Info (332146): Worst-case recovery slack is -0.379
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.379              -1.748 sclk 
    Info (332119):     0.319               0.000 rx_req 
    Info (332119):     0.371               0.000 reset_n 
Info (332146): Worst-case removal slack is -0.280
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.280              -1.777 rx_req 
    Info (332119):    -0.196              -1.171 reset_n 
    Info (332119):    -0.123              -0.995 sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.289 sclk 
    Info (332119):    -3.000              -3.536 rx_req 
    Info (332119):    -3.000              -3.340 reset_n 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4630 megabytes
    Info: Processing ended: Sat Dec 07 15:47:32 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


