Partition Merge report for lab52
Fri Oct 08 13:00:55 2021
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Fri Oct 08 13:00:55 2021       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; lab52                                       ;
; Top-level Entity Name              ; slc3_sramtop                                ;
; Family                             ; MAX 10                                      ;
; Total logic elements               ; 8,346                                       ;
;     Total combinational functions  ; 3,243                                       ;
;     Dedicated logic registers      ; 6,498                                       ;
; Total registers                    ; 6498                                        ;
; Total pins                         ; 51                                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 19,712                                      ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 0                                           ;
; UFM blocks                         ; 0                                           ;
; ADC blocks                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                                                              ;
+--------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+--------------------------------------------------------+------------------------------------------------------------------------------------------+
; Name                                                   ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                      ; Details                                                                                  ;
+--------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+--------------------------------------------------------+------------------------------------------------------------------------------------------+
; HEX0[0]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[0]|WideOr6~0            ; N/A                                                                                      ;
; HEX0[0]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[0]|WideOr6~0            ; N/A                                                                                      ;
; HEX0[0]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[0]|WideOr6~0            ; N/A                                                                                      ;
; HEX0[1]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[0]|WideOr5~0            ; N/A                                                                                      ;
; HEX0[1]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[0]|WideOr5~0            ; N/A                                                                                      ;
; HEX0[1]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[0]|WideOr5~0            ; N/A                                                                                      ;
; HEX0[2]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[0]|WideOr4~0            ; N/A                                                                                      ;
; HEX0[2]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[0]|WideOr4~0            ; N/A                                                                                      ;
; HEX0[2]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[0]|WideOr4~0            ; N/A                                                                                      ;
; HEX0[3]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[0]|WideOr3~0            ; N/A                                                                                      ;
; HEX0[3]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[0]|WideOr3~0            ; N/A                                                                                      ;
; HEX0[3]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[0]|WideOr3~0            ; N/A                                                                                      ;
; HEX0[4]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[0]|WideOr2~0            ; N/A                                                                                      ;
; HEX0[4]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[0]|WideOr2~0            ; N/A                                                                                      ;
; HEX0[4]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[0]|WideOr2~0            ; N/A                                                                                      ;
; HEX0[5]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[0]|WideOr1~0            ; N/A                                                                                      ;
; HEX0[5]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[0]|WideOr1~0            ; N/A                                                                                      ;
; HEX0[5]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[0]|WideOr1~0            ; N/A                                                                                      ;
; HEX0[6]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[0]|WideOr0~0_wirecell   ; N/A                                                                                      ;
; HEX0[6]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[0]|WideOr0~0_wirecell   ; N/A                                                                                      ;
; HEX0[6]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[0]|WideOr0~0_wirecell   ; N/A                                                                                      ;
; HEX1[0]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[1]|WideOr6~0            ; N/A                                                                                      ;
; HEX1[0]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[1]|WideOr6~0            ; N/A                                                                                      ;
; HEX1[0]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[1]|WideOr6~0            ; N/A                                                                                      ;
; HEX1[1]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[1]|WideOr5~0            ; N/A                                                                                      ;
; HEX1[1]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[1]|WideOr5~0            ; N/A                                                                                      ;
; HEX1[1]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[1]|WideOr5~0            ; N/A                                                                                      ;
; HEX1[2]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[1]|WideOr4~0            ; N/A                                                                                      ;
; HEX1[2]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[1]|WideOr4~0            ; N/A                                                                                      ;
; HEX1[2]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[1]|WideOr4~0            ; N/A                                                                                      ;
; HEX1[3]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[1]|WideOr3~0            ; N/A                                                                                      ;
; HEX1[3]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[1]|WideOr3~0            ; N/A                                                                                      ;
; HEX1[3]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[1]|WideOr3~0            ; N/A                                                                                      ;
; HEX1[4]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[1]|WideOr2~0            ; N/A                                                                                      ;
; HEX1[4]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[1]|WideOr2~0            ; N/A                                                                                      ;
; HEX1[4]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[1]|WideOr2~0            ; N/A                                                                                      ;
; HEX1[5]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[1]|WideOr1~0            ; N/A                                                                                      ;
; HEX1[5]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[1]|WideOr1~0            ; N/A                                                                                      ;
; HEX1[5]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[1]|WideOr1~0            ; N/A                                                                                      ;
; HEX1[6]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[1]|WideOr0~0_wirecell   ; N/A                                                                                      ;
; HEX1[6]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[1]|WideOr0~0_wirecell   ; N/A                                                                                      ;
; HEX1[6]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[1]|WideOr0~0_wirecell   ; N/A                                                                                      ;
; HEX2[0]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[2]|WideOr6~0            ; N/A                                                                                      ;
; HEX2[0]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[2]|WideOr6~0            ; N/A                                                                                      ;
; HEX2[0]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[2]|WideOr6~0            ; N/A                                                                                      ;
; HEX2[1]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[2]|WideOr5~0            ; N/A                                                                                      ;
; HEX2[1]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[2]|WideOr5~0            ; N/A                                                                                      ;
; HEX2[1]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[2]|WideOr5~0            ; N/A                                                                                      ;
; HEX2[2]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[2]|WideOr4~0            ; N/A                                                                                      ;
; HEX2[2]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[2]|WideOr4~0            ; N/A                                                                                      ;
; HEX2[2]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[2]|WideOr4~0            ; N/A                                                                                      ;
; HEX2[3]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[2]|WideOr3~0            ; N/A                                                                                      ;
; HEX2[3]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[2]|WideOr3~0            ; N/A                                                                                      ;
; HEX2[3]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[2]|WideOr3~0            ; N/A                                                                                      ;
; HEX2[4]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[2]|WideOr2~0            ; N/A                                                                                      ;
; HEX2[4]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[2]|WideOr2~0            ; N/A                                                                                      ;
; HEX2[4]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[2]|WideOr2~0            ; N/A                                                                                      ;
; HEX2[5]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[2]|WideOr1~0            ; N/A                                                                                      ;
; HEX2[5]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[2]|WideOr1~0            ; N/A                                                                                      ;
; HEX2[5]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[2]|WideOr1~0            ; N/A                                                                                      ;
; HEX2[6]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[2]|WideOr0~0_wirecell   ; N/A                                                                                      ;
; HEX2[6]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[2]|WideOr0~0_wirecell   ; N/A                                                                                      ;
; HEX2[6]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[2]|WideOr0~0_wirecell   ; N/A                                                                                      ;
; HEX3[0]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[3]|WideOr6~0            ; N/A                                                                                      ;
; HEX3[0]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[3]|WideOr6~0            ; N/A                                                                                      ;
; HEX3[0]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[3]|WideOr6~0            ; N/A                                                                                      ;
; HEX3[1]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[3]|WideOr5~0            ; N/A                                                                                      ;
; HEX3[1]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[3]|WideOr5~0            ; N/A                                                                                      ;
; HEX3[1]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[3]|WideOr5~0            ; N/A                                                                                      ;
; HEX3[2]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[3]|WideOr4~0            ; N/A                                                                                      ;
; HEX3[2]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[3]|WideOr4~0            ; N/A                                                                                      ;
; HEX3[2]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[3]|WideOr4~0            ; N/A                                                                                      ;
; HEX3[3]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[3]|WideOr3~0            ; N/A                                                                                      ;
; HEX3[3]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[3]|WideOr3~0            ; N/A                                                                                      ;
; HEX3[3]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[3]|WideOr3~0            ; N/A                                                                                      ;
; HEX3[4]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[3]|WideOr2~0            ; N/A                                                                                      ;
; HEX3[4]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[3]|WideOr2~0            ; N/A                                                                                      ;
; HEX3[4]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[3]|WideOr2~0            ; N/A                                                                                      ;
; HEX3[5]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[3]|WideOr1~0            ; N/A                                                                                      ;
; HEX3[5]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[3]|WideOr1~0            ; N/A                                                                                      ;
; HEX3[5]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[3]|WideOr1~0            ; N/A                                                                                      ;
; HEX3[6]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[3]|WideOr0~0_wirecell   ; N/A                                                                                      ;
; HEX3[6]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[3]|WideOr0~0_wirecell   ; N/A                                                                                      ;
; HEX3[6]                                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|HexDriver:hex_drivers[3]|WideOr0~0_wirecell   ; N/A                                                                                      ;
; LED[0]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[0]              ; N/A                                                                                      ;
; LED[0]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[0]              ; N/A                                                                                      ;
; LED[0]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[0]              ; N/A                                                                                      ;
; LED[1]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[1]              ; N/A                                                                                      ;
; LED[1]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[1]              ; N/A                                                                                      ;
; LED[1]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[1]              ; N/A                                                                                      ;
; LED[2]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[2]              ; N/A                                                                                      ;
; LED[2]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[2]              ; N/A                                                                                      ;
; LED[2]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[2]              ; N/A                                                                                      ;
; LED[3]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[3]              ; N/A                                                                                      ;
; LED[3]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[3]              ; N/A                                                                                      ;
; LED[3]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[3]              ; N/A                                                                                      ;
; LED[4]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[4]              ; N/A                                                                                      ;
; LED[4]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[4]              ; N/A                                                                                      ;
; LED[4]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[4]              ; N/A                                                                                      ;
; LED[5]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[5]              ; N/A                                                                                      ;
; LED[5]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[5]              ; N/A                                                                                      ;
; LED[5]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[5]              ; N/A                                                                                      ;
; LED[6]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[6]              ; N/A                                                                                      ;
; LED[6]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[6]              ; N/A                                                                                      ;
; LED[6]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[6]              ; N/A                                                                                      ;
; LED[7]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[7]              ; N/A                                                                                      ;
; LED[7]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[7]              ; N/A                                                                                      ;
; LED[7]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[7]              ; N/A                                                                                      ;
; LED[8]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[8]              ; N/A                                                                                      ;
; LED[8]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[8]              ; N/A                                                                                      ;
; LED[8]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[8]              ; N/A                                                                                      ;
; LED[9]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[9]              ; N/A                                                                                      ;
; LED[9]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[9]              ; N/A                                                                                      ;
; LED[9]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[9]              ; N/A                                                                                      ;
; SW[0]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[0]                                                  ; N/A                                                                                      ;
; SW[0]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[0]                                                  ; N/A                                                                                      ;
; SW[0]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[0]                                                  ; N/A                                                                                      ;
; SW[1]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[1]                                                  ; N/A                                                                                      ;
; SW[1]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[1]                                                  ; N/A                                                                                      ;
; SW[1]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[1]                                                  ; N/A                                                                                      ;
; SW[2]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[2]                                                  ; N/A                                                                                      ;
; SW[2]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[2]                                                  ; N/A                                                                                      ;
; SW[2]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[2]                                                  ; N/A                                                                                      ;
; SW[3]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[3]                                                  ; N/A                                                                                      ;
; SW[3]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[3]                                                  ; N/A                                                                                      ;
; SW[3]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[3]                                                  ; N/A                                                                                      ;
; SW[4]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[4]                                                  ; N/A                                                                                      ;
; SW[4]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[4]                                                  ; N/A                                                                                      ;
; SW[4]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[4]                                                  ; N/A                                                                                      ;
; SW[5]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[5]                                                  ; N/A                                                                                      ;
; SW[5]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[5]                                                  ; N/A                                                                                      ;
; SW[5]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[5]                                                  ; N/A                                                                                      ;
; SW[6]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[6]                                                  ; N/A                                                                                      ;
; SW[6]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[6]                                                  ; N/A                                                                                      ;
; SW[6]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[6]                                                  ; N/A                                                                                      ;
; SW[7]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[7]                                                  ; N/A                                                                                      ;
; SW[7]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[7]                                                  ; N/A                                                                                      ;
; SW[7]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[7]                                                  ; N/A                                                                                      ;
; SW[8]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[8]                                                  ; N/A                                                                                      ;
; SW[8]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[8]                                                  ; N/A                                                                                      ;
; SW[8]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[8]                                                  ; N/A                                                                                      ;
; SW[9]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[9]                                                  ; N/A                                                                                      ;
; SW[9]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[9]                                                  ; N/A                                                                                      ;
; SW[9]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[9]                                                  ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|GateALU                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|WideOr26                ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|GateALU                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|WideOr26                ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|GateALU                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|WideOr26                ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|GateMARMUX              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[14]~4_wirecell ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|GateMARMUX              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[14]~4_wirecell ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|GateMARMUX              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[14]~4_wirecell ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|GateMDR                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|GateMDR                 ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|GateMDR                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|GateMDR                 ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|GateMDR                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|GateMDR                 ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|GatePC                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|WideNor0~0_wirecell     ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|GatePC                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|WideNor0~0_wirecell     ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|GatePC                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|WideNor0~0_wirecell     ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.Halted            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.Halted~_wirecell  ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.Halted            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.Halted~_wirecell  ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.Halted            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.Halted~_wirecell  ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.PauseIR1          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.PauseIR1          ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.PauseIR1          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.PauseIR1          ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.PauseIR1          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.PauseIR1          ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.PauseIR2          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.PauseIR2          ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.PauseIR2          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.PauseIR2          ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.PauseIR2          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.PauseIR2          ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_00              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_00              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_00              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_00              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_00              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_00              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_01              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_01              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_01              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_01              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_01              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_01              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_03              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_03              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_03              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_03              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_03              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_03              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_04              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_04              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_04              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_04              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_04              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_04              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_05              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_05              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_05              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_05              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_05              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_05              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_06              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_06              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_06              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_06              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_06              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_06              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_07              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_07              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_07              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_07              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_07              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_07              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_09              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_09              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_09              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_09              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_09              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_09              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_12              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_12              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_12              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_12              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_12              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_12              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_13              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                    ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_13              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                    ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_13              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                    ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_16_1            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_16_1            ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_16_1            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_16_1            ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_16_1            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_16_1            ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_16_2            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_16_2            ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_16_2            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_16_2            ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_16_2            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_16_2            ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_16_3            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_16_3            ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_16_3            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_16_3            ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_16_3            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_16_3            ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_18              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_18              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_18              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_18              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_18              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_18              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_20              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_20              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_20              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_20              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_20              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_20              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_21              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_21              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_21              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_21              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_21              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_21              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_22              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_22              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_22              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_22              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_22              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_22              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_23              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_23              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_23              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_23              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_23              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_23              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_25_1            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_25_1            ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_25_1            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_25_1            ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_25_1            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_25_1            ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_25_2            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_25_2            ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_25_2            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_25_2            ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_25_2            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_25_2            ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_25_3            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_25_3            ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_25_3            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_25_3            ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_25_3            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_25_3            ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_27              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_27              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_27              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_27              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_27              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_27              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_32              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_32              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_32              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_32              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_32              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_32              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_33_1            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_33_1            ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_33_1            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_33_1            ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_33_1            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_33_1            ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_33_2            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_33_2            ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_33_2            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_33_2            ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_33_2            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_33_2            ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_33_3            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_33_3            ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_33_3            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_33_3            ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_33_3            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_33_3            ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_35              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_35              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_35              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_35              ; N/A                                                                                      ;
; slc3:slc|ISDU:state_controller|State.S_35              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|ISDU:state_controller|State.S_35              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[0]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux31~11                          ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[0]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux31~11                          ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[0]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux31~11                          ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[10]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux21~3                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[10]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux21~3                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[10]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux21~3                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[11]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux20~3                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[11]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux20~3                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[11]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux20~3                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[12]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux19~3                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[12]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux19~3                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[12]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux19~3                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[13]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux18~3                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[13]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux18~3                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[13]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux18~3                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[14]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux17~3                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[14]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux17~3                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[14]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux17~3                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[15]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux16~3_wirecell                  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[15]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux16~3_wirecell                  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[15]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux16~3_wirecell                  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[1]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux30~4                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[1]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux30~4                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[1]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux30~4                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[2]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux29~4                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[2]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux29~4                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[2]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux29~4                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[3]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux28~4                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[3]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux28~4                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[3]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux28~4                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[4]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux27~4                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[4]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux27~4                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[4]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux27~4                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[5]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux26~3                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[5]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux26~3                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[5]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux26~3                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[6]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux25~3                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[6]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux25~3                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[6]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux25~3                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[7]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux24~4                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[7]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux24~4                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[7]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux24~4                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[8]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux23~3                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[8]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux23~3                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[8]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux23~3                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[9]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux22~3                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[9]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux22~3                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|benfinder:bigben|Bus[9]           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|Mux22~3                           ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[0]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[0]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[0]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[0]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[0]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[0]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[10]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[10]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[10]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[10]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[10]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[10]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[11]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[11]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[11]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[11]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[11]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[11]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[12]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[12]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[12]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[12]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[12]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[12]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[13]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[13]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[13]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[13]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[13]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[13]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[14]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[14]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[14]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[14]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[14]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[14]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[15]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[15]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[15]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[15]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[15]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[15]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[1]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[1]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[1]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[1]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[1]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[1]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[2]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[2]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[2]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[2]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[2]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[2]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[3]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[3]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[3]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[3]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[3]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[3]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[4]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[4]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[4]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[4]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[4]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[4]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[5]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[5]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[5]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[5]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[5]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[5]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[6]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[6]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[6]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[6]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[6]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[6]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[7]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[7]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[7]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[7]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[7]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[7]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[8]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[8]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[8]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[8]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[8]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[8]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[9]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[9]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[9]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[9]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:PCreg|Dout[9]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:PCreg|Dout[9]              ; N/A                                                                                      ;
; ADDR[0]~0                                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ADDR[0]~0                                              ; N/A                                                                                      ;
; ADDR[0]~0                                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ADDR[0]~0                                              ; N/A                                                                                      ;
; ADDR[0]~0                                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ADDR[0]~0                                              ; N/A                                                                                      ;
; ADDR[1]~1                                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ADDR[1]~1                                              ; N/A                                                                                      ;
; ADDR[1]~1                                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ADDR[1]~1                                              ; N/A                                                                                      ;
; ADDR[1]~1                                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ADDR[1]~1                                              ; N/A                                                                                      ;
; ADDR[2]~2                                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ADDR[2]~2                                              ; N/A                                                                                      ;
; ADDR[2]~2                                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ADDR[2]~2                                              ; N/A                                                                                      ;
; ADDR[2]~2                                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ADDR[2]~2                                              ; N/A                                                                                      ;
; ADDR[3]~3                                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ADDR[3]~3                                              ; N/A                                                                                      ;
; ADDR[3]~3                                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ADDR[3]~3                                              ; N/A                                                                                      ;
; ADDR[3]~3                                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ADDR[3]~3                                              ; N/A                                                                                      ;
; ADDR[4]~4                                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ADDR[4]~4                                              ; N/A                                                                                      ;
; ADDR[4]~4                                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ADDR[4]~4                                              ; N/A                                                                                      ;
; ADDR[4]~4                                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ADDR[4]~4                                              ; N/A                                                                                      ;
; ADDR[5]~5                                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ADDR[5]~5                                              ; N/A                                                                                      ;
; ADDR[5]~5                                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ADDR[5]~5                                              ; N/A                                                                                      ;
; ADDR[5]~5                                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ADDR[5]~5                                              ; N/A                                                                                      ;
; ADDR[6]~6                                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ADDR[6]~6                                              ; N/A                                                                                      ;
; ADDR[6]~6                                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ADDR[6]~6                                              ; N/A                                                                                      ;
; ADDR[6]~6                                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ADDR[6]~6                                              ; N/A                                                                                      ;
; ADDR[7]~7                                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ADDR[7]~7                                              ; N/A                                                                                      ;
; ADDR[7]~7                                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ADDR[7]~7                                              ; N/A                                                                                      ;
; ADDR[7]~7                                              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ADDR[7]~7                                              ; N/A                                                                                      ;
; Clk                                                    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Clk                                                    ; N/A                                                                                      ;
; Continue                                               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Continue                                               ; N/A                                                                                      ;
; Continue                                               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Continue                                               ; N/A                                                                                      ;
; Continue                                               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Continue                                               ; N/A                                                                                      ;
; Reset_ah                                               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Reset_ah                                               ; N/A                                                                                      ;
; Reset_ah                                               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Reset_ah                                               ; N/A                                                                                      ;
; Reset_ah                                               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Reset_ah                                               ; N/A                                                                                      ;
; Run                                                    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Run                                                    ; N/A                                                                                      ;
; Run                                                    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Run                                                    ; N/A                                                                                      ;
; Run                                                    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Run                                                    ; N/A                                                                                      ;
; auto_signaltap_0|gnd                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                    ; N/A                                                                                      ;
; auto_signaltap_0|gnd                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                    ; N/A                                                                                      ;
; auto_signaltap_0|gnd                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                    ; N/A                                                                                      ;
; auto_signaltap_0|gnd                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                    ; N/A                                                                                      ;
; auto_signaltap_0|gnd                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                    ; N/A                                                                                      ;
; auto_signaltap_0|gnd                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                    ; N/A                                                                                      ;
; auto_signaltap_0|gnd                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                    ; N/A                                                                                      ;
; auto_signaltap_0|gnd                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                    ; N/A                                                                                      ;
; auto_signaltap_0|gnd                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                    ; N/A                                                                                      ;
; auto_signaltap_0|gnd                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                    ; N/A                                                                                      ;
; auto_signaltap_0|gnd                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                    ; N/A                                                                                      ;
; auto_signaltap_0|vcc                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                    ; N/A                                                                                      ;
; auto_signaltap_0|vcc                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                    ; N/A                                                                                      ;
; auto_signaltap_0|vcc                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                    ; N/A                                                                                      ;
; auto_signaltap_0|vcc                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                    ; N/A                                                                                      ;
; auto_signaltap_0|vcc                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                    ; N/A                                                                                      ;
; auto_signaltap_0|vcc                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                    ; N/A                                                                                      ;
; auto_signaltap_0|vcc                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                    ; N/A                                                                                      ;
; auto_signaltap_0|vcc                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                    ; N/A                                                                                      ;
; auto_signaltap_0|vcc                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                    ; N/A                                                                                      ;
; auto_signaltap_0|vcc                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                    ; N/A                                                                                      ;
; auto_signaltap_0|vcc                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                    ; N/A                                                                                      ;
; auto_signaltap_0|vcc                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                    ; N/A                                                                                      ;
; auto_signaltap_0|vcc                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                    ; N/A                                                                                      ;
; auto_signaltap_0|vcc                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                    ; N/A                                                                                      ;
; auto_signaltap_0|vcc                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                    ; N/A                                                                                      ;
; auto_signaltap_0|vcc                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                    ; N/A                                                                                      ;
; auto_signaltap_0|vcc                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                    ; N/A                                                                                      ;
; auto_signaltap_0|vcc                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                    ; N/A                                                                                      ;
; auto_signaltap_0|vcc                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                    ; N/A                                                                                      ;
; auto_signaltap_0|vcc                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                    ; N/A                                                                                      ;
; auto_signaltap_0|vcc                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                    ; N/A                                                                                      ;
; slc3:slc|Mem2IO:memory_subsystem|hex_data~2            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|Mem2IO:memory_subsystem|hex_data~2            ; N/A                                                                                      ;
; slc3:slc|Mem2IO:memory_subsystem|hex_data~2            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|Mem2IO:memory_subsystem|hex_data~2            ; N/A                                                                                      ;
; slc3:slc|Mem2IO:memory_subsystem|hex_data~2            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|Mem2IO:memory_subsystem|hex_data~2            ; N/A                                                                                      ;
; slc3:slc|Mem2IO:memory_subsystem|hex_data~3            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|Mem2IO:memory_subsystem|hex_data~3            ; N/A                                                                                      ;
; slc3:slc|Mem2IO:memory_subsystem|hex_data~3            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|Mem2IO:memory_subsystem|hex_data~3            ; N/A                                                                                      ;
; slc3:slc|Mem2IO:memory_subsystem|hex_data~3            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|Mem2IO:memory_subsystem|hex_data~3            ; N/A                                                                                      ;
; slc3:slc|Mem2IO:memory_subsystem|hex_data~4            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|Mem2IO:memory_subsystem|hex_data~4            ; N/A                                                                                      ;
; slc3:slc|Mem2IO:memory_subsystem|hex_data~4            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|Mem2IO:memory_subsystem|hex_data~4            ; N/A                                                                                      ;
; slc3:slc|Mem2IO:memory_subsystem|hex_data~4            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|Mem2IO:memory_subsystem|hex_data~4            ; N/A                                                                                      ;
; slc3:slc|Mem2IO:memory_subsystem|hex_data~5            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|Mem2IO:memory_subsystem|hex_data~5            ; N/A                                                                                      ;
; slc3:slc|Mem2IO:memory_subsystem|hex_data~5            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|Mem2IO:memory_subsystem|hex_data~5            ; N/A                                                                                      ;
; slc3:slc|Mem2IO:memory_subsystem|hex_data~5            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|Mem2IO:memory_subsystem|hex_data~5            ; N/A                                                                                      ;
; slc3:slc|Mem2IO:memory_subsystem|hex_data~6            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|Mem2IO:memory_subsystem|hex_data~6            ; N/A                                                                                      ;
; slc3:slc|Mem2IO:memory_subsystem|hex_data~6            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|Mem2IO:memory_subsystem|hex_data~6            ; N/A                                                                                      ;
; slc3:slc|Mem2IO:memory_subsystem|hex_data~6            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|Mem2IO:memory_subsystem|hex_data~6            ; N/A                                                                                      ;
; slc3:slc|Mem2IO:memory_subsystem|hex_data~7            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|Mem2IO:memory_subsystem|hex_data~7            ; N/A                                                                                      ;
; slc3:slc|Mem2IO:memory_subsystem|hex_data~7            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|Mem2IO:memory_subsystem|hex_data~7            ; N/A                                                                                      ;
; slc3:slc|Mem2IO:memory_subsystem|hex_data~7            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|Mem2IO:memory_subsystem|hex_data~7            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|MDR[0]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[0]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[0]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[10]                           ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[10]                           ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[10]                           ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[11]                           ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[11]                           ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[11]                           ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[12]                           ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[12]                           ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[12]                           ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[13]                           ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[13]                           ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[13]                           ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[14]                           ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[14]                           ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[14]                           ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[15]                           ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[15]                           ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[15]                           ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[1]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[1]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[1]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[2]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[2]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[2]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[3]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[3]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[3]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[4]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[4]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[4]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[5]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[5]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[5]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[6]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[6]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[6]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[7]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[7]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[7]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[8]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[8]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[8]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[9]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[9]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|MDR[9]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[0]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[0]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[0]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[10]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[10]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[10]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[11]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[11]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[11]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[12]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[12]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[12]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[13]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[13]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[13]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[14]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[14]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[14]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[15]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[15]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[15]                            ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[1]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[1]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[1]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[2]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[2]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[2]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[3]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[3]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[3]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[4]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[4]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[4]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[5]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[5]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[5]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[6]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[6]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[6]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[7]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[7]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[7]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[8]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[8]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[8]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[9]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[9]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|PC[9]                             ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                    ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[0]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[0]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[0]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[0]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[0]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[0]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[10]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[10]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[10]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[10]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[10]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[10]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[11]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[11]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[11]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[11]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[11]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[11]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[12]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[12]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[12]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[12]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[12]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[12]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[13]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[13]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[13]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[13]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[13]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[13]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[14]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[14]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[14]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[14]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[14]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[14]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[15]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[15]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[15]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[15]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[15]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[15]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[1]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[1]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[1]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[1]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[1]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[1]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[2]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[2]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[2]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[2]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[2]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[2]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[3]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[3]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[3]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[3]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[3]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[3]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[4]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[4]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[4]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[4]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[4]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[4]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[5]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[5]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[5]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[5]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[5]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[5]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[6]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[6]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[6]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[6]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[6]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[6]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[7]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[7]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[7]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[7]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[7]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[7]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[8]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[8]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[8]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[8]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[8]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[8]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[9]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[9]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[9]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[9]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:IRreg|Dout[9]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:IRreg|Dout[9]              ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[0]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[0]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[0]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[0]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[0]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[0]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[10]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[10]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[10]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[10]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[10]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[10]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[11]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[11]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[11]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[11]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[11]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[11]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[12]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[12]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[12]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[12]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[12]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[12]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[13]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[13]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[13]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[13]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[13]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[13]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[14]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[14]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[14]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[14]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[14]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[14]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[15]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[15]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[15]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[15]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[15]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[15]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[1]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[1]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[1]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[1]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[1]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[1]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[2]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[2]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[2]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[2]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[2]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[2]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[3]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[3]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[3]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[3]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[3]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[3]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[4]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[4]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[4]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[4]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[4]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[4]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[5]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[5]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[5]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[5]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[5]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[5]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[6]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[6]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[6]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[6]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[6]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[6]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[7]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[7]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[7]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[7]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[7]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[7]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[8]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[8]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[8]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[8]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[8]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[8]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[9]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[9]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[9]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[9]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MARreg|Dout[9]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MARreg|Dout[9]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[0]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[0]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[0]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[0]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[0]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[0]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[10]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[10]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[10]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[10]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[10]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[10]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[11]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[11]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[11]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[11]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[11]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[11]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[12]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[12]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[12]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[12]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[12]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[12]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[13]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[13]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[13]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[13]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[13]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[13]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[14]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[14]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[14]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[14]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[14]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[14]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[15]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[15]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[15]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[15]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[15]            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[15]            ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[1]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[1]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[1]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[1]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[1]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[1]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[2]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[2]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[2]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[2]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[2]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[2]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[3]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[3]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[3]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[3]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[3]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[3]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[4]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[4]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[4]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[4]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[4]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[4]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[5]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[5]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[5]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[5]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[5]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[5]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[6]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[6]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[6]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[6]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[6]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[6]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[7]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[7]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[7]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[7]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[7]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[7]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[8]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[8]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[8]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[8]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[8]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[8]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[9]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[9]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[9]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[9]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|memreg:MDRreg|Dout[9]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|memreg:MDRreg|Dout[9]             ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[0]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[0]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[0]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[0]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[0]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[0]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[10] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[10] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[10] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[10] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[10] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[10] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[11] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[11] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[11] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[11] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[11] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[11] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[12] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[12] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[12] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[12] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[12] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[12] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[13] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[13] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[13] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[13] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[13] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[13] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[14] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[14] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[14] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[14] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[14] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[14] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[15] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[15] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[15] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[15] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[15] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[15] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[1]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[1]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[1]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[1]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[1]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[1]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[2]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[2]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[2]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[2]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[2]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[2]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[3]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[3]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[3]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[3]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[3]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[3]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[4]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[4]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[4]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[4]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[4]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[4]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[5]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[5]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[5]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[5]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[5]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[5]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[6]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[6]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[6]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[6]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[6]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[6]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[7]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[7]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[7]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[7]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[7]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[7]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[8]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[8]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[8]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[8]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[8]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[8]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[9]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[9]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[9]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[9]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[9]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r0|Dout[9]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[0]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[0]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[0]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[0]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[0]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[0]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[10] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[10] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[10] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[10] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[10] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[10] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[11] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[11] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[11] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[11] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[11] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[11] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[12] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[12] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[12] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[12] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[12] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[12] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[13] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[13] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[13] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[13] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[13] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[13] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[14] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[14] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[14] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[14] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[14] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[14] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[15] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[15] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[15] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[15] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[15] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[15] ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[1]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[1]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[1]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[1]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[1]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[1]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[2]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[2]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[2]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[2]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[2]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[2]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[3]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[3]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[3]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[3]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[3]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[3]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[4]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[4]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[4]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[4]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[4]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[4]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[5]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[5]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[5]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[5]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[5]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[5]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[6]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[6]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[6]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[6]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[6]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[6]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[7]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[7]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[7]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[7]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[7]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[7]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[8]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[8]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[8]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[8]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[8]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[8]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[9]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[9]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[9]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[9]  ; N/A                                                                                      ;
; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[9]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; slc3:slc|datapath:d0|reg_unit:gpr|register:r1|Dout[9]  ; N/A                                                                                      ;
+--------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+--------------------------------------------------------+------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                     ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top   ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 1027  ; 153              ; 7226                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total combinational functions               ; 883   ; 126              ; 2234                           ; 0                              ;
; Logic element usage by number of LUT inputs ;       ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 630   ; 54               ; 1810                           ; 0                              ;
;     -- 3 input functions                    ; 184   ; 36               ; 326                            ; 0                              ;
;     -- <=2 input functions                  ; 69    ; 36               ; 98                             ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Logic elements by mode                      ;       ;                  ;                                ;                                ;
;     -- normal mode                          ; 824   ; 118              ; 2179                           ; 0                              ;
;     -- arithmetic mode                      ; 59    ; 8                ; 55                             ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total registers                             ; 260   ; 91               ; 6147                           ; 0                              ;
;     -- Dedicated logic registers            ; 260   ; 91               ; 6147                           ; 0                              ;
;     -- I/O registers                        ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Virtual pins                                ; 0     ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 51    ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0     ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 4096  ; 0                ; 15616                          ; 0                              ;
; Total RAM block bits                        ; 0     ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Connections                                 ;       ;                  ;                                ;                                ;
;     -- Input Connections                    ; 1     ; 134              ; 8747                           ; 0                              ;
;     -- Registered Input Connections         ; 0     ; 102              ; 6898                           ; 0                              ;
;     -- Output Connections                   ; 8464  ; 384              ; 34                             ; 0                              ;
;     -- Registered Output Connections        ; 938   ; 384              ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Internal Connections                        ;       ;                  ;                                ;                                ;
;     -- Total Connections                    ; 12713 ; 1073             ; 30121                          ; 0                              ;
;     -- Registered Connections               ; 2257  ; 846              ; 22903                          ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; External Connections                        ;       ;                  ;                                ;                                ;
;     -- Top                                  ; 0     ; 123              ; 8342                           ; 0                              ;
;     -- sld_hub:auto_hub                     ; 123   ; 20               ; 375                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 8342  ; 375              ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Partition Interface                         ;       ;                  ;                                ;                                ;
;     -- Input Ports                          ; 16    ; 45               ; 798                            ; 0                              ;
;     -- Output Ports                         ; 105   ; 62               ; 501                            ; 0                              ;
;     -- Bidir Ports                          ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Registered Ports                            ;       ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0     ; 4                ; 735                            ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 29               ; 487                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Port Connectivity                           ;       ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 0                ; 110                            ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 28               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0                ; 21                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 25               ; 4                              ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 30               ; 18                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0     ; 29               ; 489                            ; 0                              ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+-----------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                            ;
+------------------------------------------------+-----------+---------------+----------+-------------+
; Name                                           ; Partition ; Type          ; Location ; Status      ;
+------------------------------------------------+-----------+---------------+----------+-------------+
; Clk                                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- Clk                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Clk~input                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; Continue                                       ; Top       ; Input Port    ; n/a      ;             ;
;     -- Continue                                ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Continue~input                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX0[0]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[0]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[0]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX0[1]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[1]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[1]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX0[2]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[2]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[2]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX0[3]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[3]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[3]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX0[4]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[4]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[4]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX0[5]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[5]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[5]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX0[6]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[6]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[6]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX1[0]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[0]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[0]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX1[1]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[1]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[1]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX1[2]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[2]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[2]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX1[3]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[3]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[3]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX1[4]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[4]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[4]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX1[5]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[5]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[5]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX1[6]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[6]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[6]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX2[0]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[0]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[0]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX2[1]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[1]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[1]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX2[2]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[2]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[2]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX2[3]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[3]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[3]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX2[4]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[4]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[4]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX2[5]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[5]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[5]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX2[6]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[6]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[6]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX3[0]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[0]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[0]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX3[1]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[1]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[1]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX3[2]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[2]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[2]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX3[3]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[3]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[3]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX3[4]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[4]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[4]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX3[5]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[5]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[5]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; HEX3[6]                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[6]                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[6]~output                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; LED[0]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- LED[0]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LED[0]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; LED[1]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- LED[1]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LED[1]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; LED[2]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- LED[2]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LED[2]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; LED[3]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- LED[3]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LED[3]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; LED[4]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- LED[4]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LED[4]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; LED[5]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- LED[5]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LED[5]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; LED[6]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- LED[6]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LED[6]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; LED[7]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- LED[7]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LED[7]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; LED[8]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- LED[8]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LED[8]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; LED[9]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- LED[9]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LED[9]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; Run                                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- Run                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Run~input                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; SW[0]                                          ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[0]                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[0]~input                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; SW[1]                                          ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[1]                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[1]~input                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; SW[2]                                          ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[2]                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[2]~input                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; SW[3]                                          ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[3]                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[3]~input                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; SW[4]                                          ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[4]                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[4]~input                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; SW[5]                                          ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[5]                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[5]~input                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; SW[6]                                          ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[6]                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[6]~input                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; SW[7]                                          ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[7]                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[7]~input                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; SW[8]                                          ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[8]                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[8]~input                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; SW[9]                                          ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[9]                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[9]~input                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; altera_reserved_tck                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tck                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tck~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; altera_reserved_tdi                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tdi                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdi~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; altera_reserved_tdo                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- altera_reserved_tdo                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdo~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; altera_reserved_tms                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tms                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tms~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_PCreg_Dout_0_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_PCreg_Dout_10_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_PCreg_Dout_11_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_PCreg_Dout_12_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_PCreg_Dout_13_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_PCreg_Dout_14_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_PCreg_Dout_15_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_PCreg_Dout_1_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_PCreg_Dout_2_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_PCreg_Dout_3_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_PCreg_Dout_4_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_PCreg_Dout_5_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_PCreg_Dout_6_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_PCreg_Dout_7_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_PCreg_Dout_8_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_PCreg_Dout_9_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_bigben_Bus_0_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_bigben_Bus_10_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_bigben_Bus_11_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_bigben_Bus_12_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_bigben_Bus_13_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_bigben_Bus_14_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_bigben_Bus_15_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_bigben_Bus_1_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_bigben_Bus_2_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_bigben_Bus_3_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_bigben_Bus_4_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_bigben_Bus_5_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_bigben_Bus_6_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_bigben_Bus_7_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_bigben_Bus_8_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_d0_bigben_Bus_9_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_GateALU        ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_GateMARMUX     ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_GateMDR        ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_GatePC         ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.Halted   ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.PauseIR1 ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.PauseIR2 ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.S_00     ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.S_01     ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.S_03     ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.S_04     ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.S_05     ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.S_06     ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.S_07     ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.S_09     ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.S_12     ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.S_13     ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.S_16_1   ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.S_16_2   ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.S_16_3   ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.S_18     ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.S_20     ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.S_21     ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.S_22     ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.S_23     ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.S_25_1   ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.S_25_2   ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.S_25_3   ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.S_27     ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.S_32     ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.S_33_1   ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.S_33_2   ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.S_33_3   ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
; pre_syn.bp.slc_state_controller_State.S_35     ; Top       ; Output Port   ; n/a      ;             ;
;                                                ;           ;               ;          ;             ;
+------------------------------------------------+-----------+---------------+----------+-------------+


+---------------------------------------------------------+
; Partition Merge Resource Usage Summary                  ;
+---------------------------------------------+-----------+
; Resource                                    ; Usage     ;
+---------------------------------------------+-----------+
; Estimated Total logic elements              ; 8,346     ;
;                                             ;           ;
; Total combinational functions               ; 3243      ;
; Logic element usage by number of LUT inputs ;           ;
;     -- 4 input functions                    ; 2494      ;
;     -- 3 input functions                    ; 546       ;
;     -- <=2 input functions                  ; 203       ;
;                                             ;           ;
; Logic elements by mode                      ;           ;
;     -- normal mode                          ; 3121      ;
;     -- arithmetic mode                      ; 122       ;
;                                             ;           ;
; Total registers                             ; 6498      ;
;     -- Dedicated logic registers            ; 6498      ;
;     -- I/O registers                        ; 0         ;
;                                             ;           ;
; I/O pins                                    ; 51        ;
; Total memory bits                           ; 19712     ;
;                                             ;           ;
; Embedded Multiplier 9-bit elements          ; 0         ;
;                                             ;           ;
; Maximum fan-out node                        ; Clk~input ;
; Maximum fan-out                             ; 4068      ;
; Total fan-out                               ; 34804     ;
; Average fan-out                             ; 3.44      ;
+---------------------------------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+
; ram:ram0|altsyncram:altsyncram_component|altsyncram_u7g1:auto_generated|ALTSYNCRAM                                                                                                                    ; M9K  ; Single Port      ; 256          ; 16           ; --           ; --           ; 4096  ; None ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_sf14:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 64           ; 244          ; 64           ; 244          ; 15616 ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Fri Oct 08 13:00:52 2021
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off lab52 -c lab52 --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Critical Warning (35025): Partially connected in-system debug instance "auto_signaltap_0" to 666 of its 762 required data inputs, trigger inputs, acquisition clocks, and dynamic pins.  There were 0 illegal, 0 inaccessible, and 96 missing sources or connections.
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Info (21057): Implemented 8768 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 16 input pins
    Info (21059): Implemented 39 output pins
    Info (21061): Implemented 8452 logic cells
    Info (21064): Implemented 260 RAM segments
Info: Quartus Prime Partition Merge was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4729 megabytes
    Info: Processing ended: Fri Oct 08 13:00:55 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


