### Sou estudante de engenharia elÃ©trica e entusiasta de microeletrÃ´nica e sistemas embarcados

Sou um programador de Verilog, C, C++ e em alguns scripts em python. Trabalho com:

- ğŸ”Œ **Verilog** para FPGAs, design digital e futuramente design analÃ³gico
- âš™ï¸ **C** para microcontroladores (ESP32)
- ğŸ§  Interesse por design de CPU, SoC, ASIC e FPGA

  <p align="center">
  <img src="https://raw.githubusercontent.com/LeoIgreja11/LeoIgreja11/main/assets/chip.gif" width="300">
</p>

---

### ğŸš€ Tecnologias que uso

![Verilog](https://img.shields.io/badge/HDL-Verilog-orange)
![C](https://img.shields.io/badge/C-Embedded-blue)

---

### ğŸ“‚ Projetos em destaque

- ğŸ”§ [`RISC-V CPU Architecture`](https://github.com/LeoIgreja11/CPU-RISCV): CPU com arquitura RISC-V **(EM DESENVOLVIMENTO)**
- ğŸ§  [`esp32-pigpull`](https://github.com/LeoIgreja11/PigPull): Dispositivo embarcado para **enriquecimento ambiental na suinocultura**

---

### ğŸ’» EstatÃ­sticas do Meu Perfil

![GitHub Stats](https://github-readme-stats-git-masterrstaa-rickstaa.vercel.app/api?username=LeoIgreja11&show_icons=true&theme=radical)

![Top Langs](https://github-readme-stats-git-masterrstaa-rickstaa.vercel.app/api/top-langs/?username=LeoIgreja11&layout=compact&theme=dark)




