<!DOCTYPE HTML PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
<HTML lang="pt-BR">
<HEAD>
<META http-equiv="Content-Type" content="text/html; charset=ISO-8859-1">
<link href="images/v2/fav_ico_lattes.ico" rel="Shortcut Icon">
<meta content="Sistema de Curr&iacute;culos Lattes 2.0 (CNPq)" http-equiv="generator">
<meta content="curr&iacute;culo,curriculo,curriculum,cv,vitae,lattes,produ&ccedil;&atilde;o,producao,cient&iacute;fica,cientifica,Brasil" http-equiv="keywords">
<TITLE>Curr&iacute;culo do Sistema de Curr&iacute;culos Lattes (Luiz Cl&aacute;udio Villar dos Santos)</TITLE>
<link type="text/css" rel="stylesheet" href="css/import.css">
<link type="text/css" href="css/tablet-mobile.css" rel="stylesheet">
<link type="text/css" rel="stylesheet" href="css/jquery.megamenu.css">
<link type="text/css" rel="stylesheet" href="css/style_curiculo.css">
<link type="text/css" rel="stylesheet" href="css/v2/espelho.css">
<link type="text/css" rel="stylesheet" href="css/impressao.css">
<script type="text/javascript" src="js/v2/jquery.min.js"></script><script src="js/jquery.cookie.js" type="text/javascript"></script><script src="js/acessibilidade.js" type="text/javascript"></script><script type="text/javascript" src="js/v2/tooltip-position.js"></script><script type="text/javascript" src="js/v2/jquery.tipsy.js"></script><script type="text/javascript" src="js/v2/jquery.megamenu.js"></script><script type="text/javascript" src="js/v2/byOrder.js"></script><script type="text/javascript" src="js/v2/font-size.js"></script><script type="text/javascript" src="js/v2/cv_citacoes.js"></script><script type="text/javascript" src="js/v2/hint_ajax.js"></script><script type="text/javascript" src="js/v2/menuFlowScroll.js"></script><script type="text/javascript" src="js/v2/videoUtils.js"></script><script type="text/javascript">
			
			var menu = {
				iniciar: function(id) {
					jkmegamenu.definemenu("ancora-menu-" + id, "menu-" + id, "focus");
				}
			};
			
			function abreLinkHistoricoPublicacoes(codigo,nome){
            	var j = window.open("historicoAtualizacao.jsp?id="+codigo+"&nome="+nome+"&fromBusca=1", "historico","resizable=no,menubar=no,toolbar=no,status=yes,scrollbars=yes,width=550px,height=470px,left=0,top=0");
            	if(j){
            		j.focus();
            	} else {
            		alert('Por favor, desabilite o bloqueador de popups');
            	}
			}
			
			var autores = {
				exibir: function() {
					$(this).hide().parent().find(".autores-et-al").show();
				},
				ocultar: function() {
					$(this).parent().hide().parent().find(".autores-et-al-plus").show();
				}
			};
				
			$(document).ready(function(){
			
				$(".ajaxJCR").ajaxJCR();
				
				$(".ajaxCAPES").ajaxCAPES();
				
				$(".ajaxINPI").ajaxINPI();
				
				$("div.citacoes").verificarCitacoes();
				
				$(".tooltip").tipsy({gravity: 's'});
				
				$(".autores-et-al-plus").click(autores.exibir);
				
				$(".autores-et-al-minus").click(autores.ocultar);
        			
      		});			  
      		
      		                                
		
	</script><script type="text/javascript">
					
					  var _gaq = _gaq || [];
					  _gaq.push(['_setAccount', 'UA-35652740-1']);
					  _gaq.push(['_trackPageview']);
					
					  (function() {
					    var ga = document.createElement('script'); ga.type = 'text/javascript'; ga.async = true;
					    ga.src = ('https:' == document.location.protocol ? 'https://ssl' : 'http://www') + '.google-analytics.com/ga.js';
					    var s = document.getElementsByTagName('script')[0]; s.parentNode.insertBefore(ga, s);
					  })();
					
					</script>
</HEAD>
<BODY>
<div class="page min-width">
<div class="header">
<div class="header-content max-width">
<div class="identity center">
<div class="combo">
<h1 class="escondido"> Curr&iacute;culo Lattes - Busca Textual - Visualiza&ccedil;&atilde;o do Curr&iacute;culo </h1>
<a href="http://lattes.cnpq.br/" title="Curr&iacute;culo Lattes" target="_blank"><img title="Curr&iacute;culo Lattes" alt="Curr&iacute;culo Lattes" src="images/titulo-sistema.png"></a>
</div>
<div class="menu-header">
<span class="tituloFlow"></span><span class="linksFlow"><a href="http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4780821U4&amp;idiomaExibicao=2" class="btn-br">English</a><a title="Imprimir curr&iacute;culo" class="bt-menu-header titBottom  icons-top icons-top-print" href="javascript:window.print()"></a><a title="Aumentar a fonte" class="bt-menu-header titBottom fontMais icons-top icons-top-fontMais" href="javascript:void(0)"></a><a title="Fonte padr&atilde;o" class="bt-menu-header titBottom fontMenos icons-top icons-top-fontMenos" href="javascript:void(0)"></a><a title="Alto contraste" class="bt-menu-header titBottom contraste icons-top icons-top-contraste-en" href="javascript:void(0)"></a><a href="download.do?metodo=apresentar&amp;idcnpq=7115792628126490" target="_blank" class="bt-menu-header titBottom fontMenos icons-top icons-top-xml" title="Baixar Currículo em XML" /><a title="Ajuda" class="bt-menu-header titBottom icons-top icons-top-help" target="_blank" href="http://ajuda.cnpq.br/index.php"></a></span>
</div>
<div class="logo">
<a target="_blank" href="http://cnpq.br/">
<h2>CNPq - Conselho Nacional de Desenvolvimento Cient&iacute;fico e Tecnol&oacute;gico</h2>
</a>
</div>
</div>
</div>
</div>
<div class="navigation-wrapper">
<div class="center navigation-wrapper-line">
<div class="menuPrincipal">
<div class="menuCtl menuAcesso">
<div class="menucent"><script type='text/javascript'>menu.iniciar("dados-gerais");</script>
		
		
		<a id="ancora-menu-dados-gerais" href="javascript:void(0)" class="acessibilidade"><span></span>Dados gerais</a>
		
	
		
		
		<div id="menu-dados-gerais" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Identificacao">Identificação</a></li>
		
	
		
		
		<li><a href="#Endereco">Endereço</a></li>
		
	
		
		
		<li><a href="#Idiomas">Idiomas</a></li>
		
	
		
		
		<li><a href="#PremiosTitulos">Prêmios e títulos</a></li>
		
	
		
		
		<li><a href="#OutrasInformacoesRelevantes">Outras informações relevantes</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("formacao");</script>
		
		
		<a id="ancora-menu-formacao" href="javascript:void(0)" class="acessibilidade separador"><span></span>Formação</a>
		
	
		
		
		<div id="menu-formacao" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#FormacaoAcademicaTitulacao">Formação acadêmica/titulação</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("atuacao");</script>
		
		
		<a id="ancora-menu-atuacao" href="javascript:void(0)" class="acessibilidade separador"><span></span>Atuação</a>
		
	
		
		
		<div id="menu-atuacao" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#AtuacaoProfissional">Atuação profissional</a></li>
		
	
		
		
		<li><a href="#LinhaPesquisa">Linhas de pesquisa</a></li>
		
	
		
		
		<li><a href="#MembroCorpoEditorial">Membro de corpo editorial</a></li>
		
	
		
		
		<li><a href="#RevisorProjetoFomento">Revisor de projeto de fomento</a></li>
		
	
		
		
		<li><a href="#AreasAtuacao">Áreas de atuação</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	
		
		
		<a id="ancora-menu-projetos" href="#ProjetosPesquisa" class="acessibilidade separador"><span></span>Projetos</a>
		
	<script type='text/javascript'>menu.iniciar("projetos");</script>
		
		
		<div id="menu-projetos" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ProjetosPesquisa">Projetos de pesquisa</a></li>
		
	
		
		
		<li><a href="#ProjetosDesenvolvimento">Projetos de desenvolvimento</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("producoes");</script>
		
		
		<a id="ancora-menu-producoes" href="#ProducoesCientificas" class="acessibilidade separador"><span></span>Produções</a>
		
	
		
		
		<div id="menu-producoes" class="megamenu">
		
		<div class='column'><div class='subtitMenu'><a href='#ProducaoBibliografica'>Produção Bibliográfica</a></div><h3></h3><ul>
		
		
		<li><a href="#ArtigosCompletos">Artigos completos publicados em periódicos</a></li>
		
	
		
		
		<li><a href="#ArtigosAceitos">Artigos aceitos para publicação</a></li>
		
	
		
		
		<li><a href="#LivrosCapitulos">Livros e capítulos</a></li>
		
	
		
		
		<li><a href="#TextosJornaisRevistas">Textos em jornais ou revistas (magazine)</a></li>
		
	
		
		
		<li><a href="#TrabalhosPublicadosAnaisCongresso">Trabalhos publicados em anais de congressos</a></li>
		
	
		
		
		<li><a href="#ApresentacaoTrabalho">Apresentações de trabalho</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Partitura musical</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Tradução</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Prefácio, pósfacio</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Outras produções bibliográficas</a></li>
		
	</ul></div><div class='column'><div class='subtitMenu'><a href='#ProducaoTecnica'>Produção Técnica</a></div><h3></h3><ul>
		
		
		<li><a href="#AssessoriaConsultoria">Assessoria e consultoria</a></li>
		
	
		
		
		<li><a href="#SoftwareSemPatente">Programas de computador sem registro</a></li>
		
	
		
		
		<li><a href="#ProdutosTecnologicos">Produtos tecnológicos</a></li>
		
	
		
		
		<li><a href="#ProcessosTecnicas">Processos e técnicas</a></li>
		
	
		
		
		<li><a href="#TrabalhosTecnicos">Trabalhos técnicos</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Cartas, mapas ou similares</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Curso de curta duração ministrado</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Desenvolvimento de material didático ou instrucional</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Editoração</a></li>
		
	
		
		
		<li><a href="#ManutencaoObraArtistica">Manutenção de obra artística</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Maquete</a></li>
		
	
		
		
		<li><a href="#EntrevistasMesasRedondas">Entrevistas, mesas redondas, programas e comentários na mídia</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Relatório de pesquisa</a></li>
		
	
		
		
		<li><a href="#RedesSociais">Redes sociais, websites e blogs</a></li>
		
	
		
		
		<li><a href="#DemaisProducoesTecnicas">Outras produções técnicas</a></li>
		
	</ul></div><div class='column'><div class='subtitMenu'><a href='#ProducaoArtisticaCultural'>Produção Artística/Cultural</a></div><h3></h3><ul>
		
		
		<li><a href="#ArtesCenicas">Artes cênicas</a></li>
		
	
		
		
		<li><a href="#Musica">Música</a></li>
		
	
		
		
		<li><a href="#ArtesVisuais">Artes visuais</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesArtisticas">Outras produções artísticas/culturais</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("eventos");</script>
		
		
		<a id="ancora-menu-eventos" href="#Eventos" class="acessibilidade separador"><span></span>Eventos</a>
		
	
		
		
		<div id="menu-eventos" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ParticipacaoEventos">Participação em eventos, congressos, exposições e feiras</a></li>
		
	
		
		
		<li><a href="#OrganizacaoEventos">Organização de eventos, congressos, exposições e feiras</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("orientacoes");</script>
		
		
		<a id="ancora-menu-orientacoes" href="#Orientacoes" class="acessibilidade separador"><span></span>Orientações</a>
		
	
		
		
		<div id="menu-orientacoes" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Orientacoesconcluidas">Orientações e supervisões concluídas</a></li>
		
	
		
		
		<li><a href="#Orientacaoemandamento">Orientações e supervisões em andamento</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("bancas");</script>
		
		
		<a id="ancora-menu-bancas" href="#Bancas" class="acessibilidade separador"><span></span>Bancas</a>
		
	
		
		
		<div id="menu-bancas" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ParticipacaoBancasTrabalho">Participação em bancas de trabalhos de conclusão</a></li>
		
	
		
		
		<li><a href="#ParticipacaoBancasComissoes">Participação em bancas de comissões julgadoras</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("citacoes");</script>
		
		
		<a id="ancora-menu-citacoes" href="#Citacoes" class="acessibilidade separador"><span></span>Citações</a>
		
	
		
		
		<div id="menu-citacoes" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Citacoes">Citações no ISI</a></li>
		
	
		
		
		<li><a href="#Citacoes">Citações no SciELO</a></li>
		
	
		
		
		<li><a href="#Citacoes">Citações no SCOPUS</a></li>
		
	
		
		
		<li><a href="#Citacoes">Citações em outras bases bibliográficas</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("informacoes-complementares");</script>
		
		
		<a id="ancora-menu-informacoes-complementares" href="javascript:void(0)" class="acessibilidade separador"><span></span>+</a>
		
	
		
		
		<div id="menu-informacoes-complementares" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="visualizacv.do?metodo=apresentar&id=K4780821U4&tipo=completo&idiomaExibicao=1">Mostrar informações complementares</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	</div>
</div>
</div>
</div>
</div>
<div class="content-wrapper">
<div class="main-content max-width min-width center">
<div class="layout-cell layout-cell-12">
<div class="layout-cell-pad-main">
<img class="foto" src="http://servicosweb.cnpq.br/wspessoa/servletrecuperafoto?tipo=1&amp;id=K4780821U4"><div class="infpessoa">
<h2 class="nome">Luiz Cl&aacute;udio Villar dos Santos</h2>
<ul class="informacoes-autor">
<li>
<span class="img_link icone-informacao-autor"></span>Endere&ccedil;o para acessar este CV: http://lattes.cnpq.br/7115792628126490</li>
<li>
<span class="img_cert icone-informacao-autor"></span>&Uacute;ltima atualiza&ccedil;&atilde;o do curr&iacute;culo em 27/07/2019</li>
</ul>
</div><br class="clear" /><div class="title-wrapper">
<h1 class="ui-hidden"></h1>
<hr class="separator">
<p class="resumo">É Professor Titular da Universidade Federal de Santa Catarina, onde atua em dois Programas de Pós-Graduação: Ciência da Computação (PPGCC) e Engenharia de Automação e Sistemas (PPGEAS). Possui graduação em Engenharia Elétrica pela Universidade Federal do Paraná (1986), mestrado em Ciências da Computação pela Universidade Federal do Rio Grande do Sul (1990) e doutorado em Ciência da Computação pela Eindhoven University of Technology, Holanda (1998). Suas atividades de ensino e pesquisa têm ênfase em Arquitetura de Sistemas de Computação, atuando principalmente em: ARQUITETURA DE COMPUTADORES, ALGORITMOS PARA AUTOMAÇÃO DE PROJETO ELETRÔNICO (CAD/EDA) e SISTEMAS EMBARCADOS. Costuma concentrar sua produção científica em eventos e periódicos da IEEE e ACM (DAC, DATE, ICCAD, ICCD, ISPD, etc) e periódicos (TCAD, TVLSI, TODAES).<span style="font-weight: bold" class="texto"> (Texto informado pelo autor)</span>
</p>
</div><br class="clear" /><div class="title-wrapper">
<a name="Identificacao">
<h1>Identifica&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Nome</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Luiz Cláudio Villar dos Santos</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Nome em citações bibliográficas</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">SANTOS, L. C. V.;Santos, L.;DOS SANTOS, LUIZ C. V.;SANTOS, LUIZ C. V.;DOS SANTOS, L. C. V.;SANTOS, LUIZ;SANTOS, LUIZ C. V. DOS;DOS SANTOS, LUIZ C.V.</div>
</div>
</div>
</div><br class="clear" /><div class="title-wrapper">
<a name="Endereco">
<h1>Endere&ccedil;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Endereço Profissional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Universidade Federal de Santa Catarina, Centro Tecnológico, Departamento de Informática e de Estatística. <br class="clear" />INE/CTC/UFSC, Campus Universitário, Sala INE-414<br class="clear" />Trindade<br class="clear" />88010970 - Florianópolis, SC - Brasil - Caixa-postal: 476<br class="clear" />Telefone: (48) 37217549<br class="clear" />Fax: (48) 37219770<br class="clear" />URL da Homepage: <a target="blank" href="http://www.inf.ufsc.br/~santos">http://www.inf.ufsc.br/~santos</a></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="FormacaoAcademicaTitulacao">
<h1>Forma&ccedil;&atilde;o acad&ecirc;mica/titula&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1994 - 1998</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Doutorado em Information and Communication Systems<span class="ajaxCAPES" data-param="&codigoCurso=&nivelCurso=D"></span>. <br class="clear" />Eindhoven University of Technology, TU/e, Holanda.
		
	<br class="clear" />Título: Exploiting instruction-level parallelism : a constructive approach, Ano de obtenção: 1998. <br class="clear" />Orientador: Jochen Jess. <br class="clear" />Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. <br class="clear" />Palavras-chave: EDA; CAD; High-Level Synthesis; Architectural Synthesis; instruction-level parallelism; Digital systems. <br class="clear" />Grande área: Ciências Exatas e da Terra</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1987 - 1990</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Mestrado em Computação<span class="ajaxCAPES" data-param="&codigoCurso=42001013004P4&nivelCurso=M"></span>. <br class="clear" />Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	<br class="clear" />Título: Um Sistema Digital Monolítico para a Implementação de um Algoritmo de Equalização Adaptativa,Ano de Obtenção: 1990.<br class="clear" />Orientador: Altamiro Amadeu Suzim.<br class="clear" />Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. <br class="clear" />Palavras-chave: ASIC; Computer Architecture; Microelectronics; Adaptive Equalization; Digital systems.<br class="clear" />Grande área: Ciências Exatas e da Terra</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1982 - 1986</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Graduação em Engenharia Elétrica<span class="ajaxCAPES" data-param="&codigoCurso=&nivelCurso="></span>. <br class="clear" />Universidade Federal do Paraná, UFPR, Brasil.
		
	</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<div class="layout-cell layout-cell-12 data-cell"></div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="AtuacaoProfissional">
<h1>Atua&ccedil;&atilde;o Profissional</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><br class="clear" /><div class="inst_back">
<b>Universidade Federal de Santa Catarina, UFSC, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1993 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Servidor Público, Enquadramento Funcional: Professor Titular (classe E), Regime: Dedicação exclusiva. </div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>03/2009 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Programa de Pós-Graduação em Engenharia de Automação e Sistemas, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Sistemas Embarcados'>Sistemas Embarcados</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>08/1999 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Programa de Pós-Graduação em Ciência da Computação, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Sistemas embarcados'>Sistemas embarcados</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4/1999 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Ciências da Computação, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Arquitetura de Sistemas Computacionais Embarcados (5 trimestres)<br class="clear" />Circutos e Sistemas Integrados (4 trimestres)<br class="clear" />Modelagem, Síntese e Otimização de Sistemas Computacionais (4 trimestres)<br class="clear" />Sistemas Embarcados (7 trimestres e 2 semestres)<br class="clear" />Tópicos Especiais em Automação de Projeto (6 trimestres)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5/1993 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Ciência da Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Arquitetura de Computadores (5 semestres)<br class="clear" />Circuitos e Sistemas Integrados (2 semestres)<br class="clear" />Introdução à Ciência da Computação (3 semestres)<br class="clear" />Organização de Computadores (37 semestres)<br class="clear" />Sistemas Embarcados (10 semestres)<br class="clear" /></div>
</div><br class="clear" /><div class="inst_back">
<b>Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1991 - 1992</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Outro, Enquadramento Funcional: Pesquisador associado, Regime: Dedicação exclusiva. </div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5/1991 - 12/1992</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Instituto de Informática, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Projeto de Circuitos Integrados'>Projeto de Circuitos Integrados</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5/1991 - 12/1992</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Serviços técnicos especializados , Instituto de Informática, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Serviço realizado<br class="clear" />Gerência de ferramentas de CAD. </div>
</div><br class="clear" /><div class="inst_back">
<b>Université Catholique de Louvain, UCL, Bélgica.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1990 - 1991</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Outro, Enquadramento Funcional: Pesquisador livre, Regime: Dedicação exclusiva. </div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5/1990 - 5/1991</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Faculté Des Sciences Appliquées, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Projeto de circuitos integrados'>Projeto de circuitos integrados</a><br class="clear" /></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="LinhaPesquisa">
<h1>Linhas de pesquisa</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><a name='LP_Projeto de circuitos integrados'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto de circuitos integrados</div>
</div><a name='LP_Projeto de Circuitos Integrados'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto de Circuitos Integrados</div>
</div><a name='LP_Sistemas Embarcados'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Sistemas Embarcados</div>
</div><a name='LP_Sistemas embarcados'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Sistemas embarcados</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="ProjetosPesquisa">
<h1>Projetos de pesquisa</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><a name='PP_Otimiza&ccedil;&atilde;o de Efici&ecirc;ncia Energ&eacute;tica para SoCs e Verifica&ccedil;&atilde;o de Hardware para CMP'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2017 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Otimização de Eficiência Energética para SoCs e Verificação de Hardware para CMP<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto visa contribuir com novas técnicas de automação de projeto eletrônico (EDA) compatíveis com a futura plataforma de TI e que, portanto, sejam capazes de auxiliar no projeto dos principais artefatos computacionais: CMP, SoC e sensores inteligentes. Como uma abrangência muito ampla prejudicaria a profundidade da investigação, o escopo da proposta restringe-se a contribuições que auxiliem a atingir três objetivos: 1) A verificação de hardware paralelo para CMP, 2) A otimização de eficiência energética em SoCs, 3) A otimização de eficiência energética em sensores inteligentes. Para atingi-los, a proposta aborda a resolução de quatro classes de problemas genéricos: Classe 1 - A verificação automática dos componentes do hardware paralelo afetados pelo modelo de memória compartilhada adotado para CMP, Classe 2.1- A síntese física energeticamente eficiente para SoCs, Classe 2.2 ? A otimização de software embarcado para SoCs, Classe 3 ? A otimização de arquivos binários para a eficiência energética de sensores inteligentes. Na abordagem da Classe 1, pretende-se explorar a maior observabilidade de representações executáveis do sistema de CMP para conceber técnicas mais eficientes e eficazes que os checkers do estado-da-arte, os quais, por reusarem técnicas originalmente desenvolvidas para o teste de memórias, acabam limitados pela restrita observabilidade inerente às técnicas reusadas. Para promover a eficiência energética ao abordar a Classe 2.1, pretende-se conceber técnicas de posicionamento incremental de standard cells que sejam conscientes da árvore de relógio (um dos principais consumidores de energia). Ao abordar a Classe 2.2 e a Classe 3, pretende-se explorar o uso computacionalmente eficiente de memórias como vetor de eficiência energética (já que a memória é um dos principais consumidores de energia do sistema). Diante da crescente importância da segurança computacional na transição para a futura plataforma de TI, o desenvolvimento de técnicas para a Classe 2.2 e para a Classe 3 terá seu foco na implementação energeticamente eficiente de segurança para promover um compromisso entre o consumo de energia e a resiliência a ataques via Internet ou IoT, através da escolha apropriada de cifradores, ajuste energético de algoritmos criptográficos e melhoria da eficiência energética do processamento de rotinas de segurança. Para a Classe 2.2, pretende-se contribuir na geração automática e energeticamente consciente de código para produzir arquivos binários que induzam maior eficiência energética no acesso às memórias cache, beneficiando assim diferentes camadas de software tipicamente integradas em plataformas para SoCs (firmware, middleware e sistema operacional). Para a Classe 3, pretende-se contribuir na modificação automática e energeticamente consciente de código para editar arquivos binários de tal forma a induzir melhor eficiência energética (via alocação em scratchpad), beneficiando as camadas de software que utilizam bibliotecas pré-compiladas ou arquivos binários protegidos por propriedade intelectual.. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (2)  / Especialização: (0)  / Mestrado acadêmico: (1)  / Doutorado: (2) . <br class="clear" /><br class="clear" />Integrantes: Luiz Cláudio Villar dos Santos - Coordenador / Gabriel Arthur Gerber Andrade - Integrante / Marleson Graf - Integrante / Nicolas Pfeifer - Integrante / João Paulo Taylor Ienczak Zanette - Integrante / Felipe Leivas Teixeira - Integrante.<br class="clear" /><br class="clear" />Número de produções C, T & A: 1 / Número de orientações: 4</div>
</div><a name='PP_SoC - 4 - IoT: Entre a Nuvem e as Coisas: o impacto dos semicondutores na futura plataforma de TI'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013 - 2016</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">SoC - 4 - IoT: Entre a Nuvem e as Coisas: o impacto dos semicondutores na futura plataforma de TI<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Partindo da atual plataforma de TI (dispositivos pessoais móveis como portas de acesso à Computação em Nuvem), das promessas das redes de sensores e dos recentes progressos nas tecnologias de fabricação de circuitos integrados, esta proposta ampara-se na visão de reconhecidos centros de pesquisa e em roadmaps de empresas de alta tecnologia para delinear a futura plataforma de TI, cuja periferia se caracterizará por bilhões de sensores inteligentes conectados pela Internet das Coisas (IoT), pelo uso de tranceptores sem fio de alta eficiência energética e pela operação em ultra-baixas tensões em tecnologias de menor custo. A proposta aborda duas classes de problemas, A VERIFICAÇÃO DE HARDWARE E A OTIMIZAÇÃO DE SOFTWARE EMBARCADO, através da avaliação do impacto dos semicondutores sobre a EFICIÊNCIA ENERGÉTICA no cenário de TRANSIÇÃO PARA A FUTURA PLATAFORMA DE TI. O foco da proposta é a exploração do uso computacionalmente eficiente de MEMÓRIAS como vetor de eficiência energética. As principais instâncias dos problemas abordados são: 1) VERIFICAÇÃO AUTOMÁTICA DOS COMPONENTES DO HARDWARE PARALELO afetados pelo modelo de consistência de memória adotado em um MPSoC; 2) GERAÇÃO AUTOMÁTICA E ENERGETICAMENTE CONSCIENTE DE CÓDigo para produzir arquivos binários que induzam eficiência energética, beneficiando assim diferentes camadas de software tipicamente integradas em plataformas para SoCs (firmware, middleware e sistema operacional); 3) MODIFICAÇÃO AUTOMÁTICA E ENERGETICAMENTE CONSCIENTE DE CÓDIGO para editar arquivos binários de tal forma a induzir melhor eficiência energética, beneficiando as camadas de software que utilizam bibliotecas pré-compiladas ou arquivos binários protegidos por propriedade intelectual; 4) IMPLEMENTAÇÃO ENERGETICAMENTE EFICIENTE DE SEGURAnça para promover um compromisso entre o consumo de energia e a resiliência a ataques via Internet ou IoT, através da escolha apropriada de cifradores, ajuste de algoritmos criptográficos e melhoria da eficiência energética do processamento de rotinas de segurança. São os seguintes os objetivos da proposta: 1) APERFEIÇOAMENTO E CONSOLIDAÇÃO DE TÉCNICAS DE VERIFICAÇÃO DE CONSISTÊNCIA DE MEMÓRIA (já em desenvolvimento pelo pesquisador), avaliando sua adequação à escala de multiprocessamento em chip requerida por dispositivos pessoais móveis fabricados em tecnologias de processo atuais (45nm, 32nm, 22nm) e futuras (16nm e 10nm); 2) CONCEPÇÃO DE NOVAS TÉCNICAS PARA AUMENTAR A EFICIÊNCIA ENERGÉTICA E A SEGURANÇA DE DISPOSITIVOS PESSOAIS MÓVEIS BASEADOS EM MPSoCs e sua avaliação para tecnologias de processo atuais e futuras; 3) PROPOSTA DE NOVAS TÉCNICAS PARA AUMENTAR A EFICIÊNCIA ENERGÉTICA E A SEGURANÇA DO ENXAME DE NODOS CONECTADOS VIA IoT e sua avaliação em tecnologias de baixo custo operando em ultra-baixas tensões.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (2)  / Mestrado acadêmico: (2)  / Doutorado: (2) . <br class="clear" /><br class="clear" />Integrantes: Luiz Cláudio Villar dos Santos - Coordenador / Emilio Wuerges - Integrante / Olav P. Henschel - Integrante / Gabriel Arthur Gerber Andrade - Integrante / FREITAS, LEANDRO S. - Integrante / Vinicius dos Santos Livramento - Integrante.<br class="clear" />Financiador(es): Universidade Federal de Santa Catarina - Bolsa.</div>
</div><a name='PP_Brazil IP (Fase II): MFBM: Projeto e prototipagem de um IP-core configur&aacute;vel para block matching em codifica&ccedil;&atilde;o de v&iacute;deo'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2012 - 2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Brazil IP (Fase II): MFBM: Projeto e prototipagem de um IP-core configurável para block matching em codificação de vídeo<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto visa o desenvolvimento de um IP-core capaz de realizar o cálculo de similaridade para block matching para codificação de vídeo em diversos padrões (e.g., MPEG-1/2/4, H.264/AVC, VP8 e HEVC). Para tanto, o IP-core deve ser configurável com relação à métrica de similaridade utilizada (SAD - Sum of Squared Differences, SSD - Sum of Squared Differences e SATD - Sum of Absolute Transformed Differences) e quanto à taxa de amostragens (todas as amostras, subamostragem 2:1 ou subamostragem 4:1). Finalmente, o desenvolvimento da arquitetura do IP-core leva em conta os requisitos de desempenho e as restrições de consumo de energia associadas aos dispositivos pessoais alimentados por bateria, quando executando aplicações multimídia típicas.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (5)  / Mestrado acadêmico: (2) . <br class="clear" /><br class="clear" />Integrantes: Luiz Cláudio Villar dos Santos - Integrante / José Luís Almada Güntzel - Coordenador / Vinicius dos Santos Livramento - Integrante / Bruno George Moraes - Integrante / Eduardo Spyrides Boabaid Pimentel Gonçalves - Integrante / André Beims Bräscher - Integrante / Rodrigo Travessini - Integrante / Matheus Valente da Silva - Integrante / Ismael Seidel - Integrante.<br class="clear" /></div>
</div><a name='PP_Computa&ccedil;&atilde;o Omnivalente: dos limites do sil&iacute;cio aos compiladores conscientes de ambiente e tecnologia'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - 2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Computação Omnivalente: dos limites do silício aos compiladores conscientes de ambiente e tecnologia<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto norteia-se por essa visão de transição tecnológica, sob quatro diretrizes complementares: a primeira procura capturar propriedades da interação do computador embarcado com o ambiente onde foi inserido, através da modelagem de sensores e atuadores, independentemente de sua tecnologia de implementação; a segunda procura explorar as possibilidades da tecnologia CMOS nanométrica até limites que não comprometam os requisitos de disponibilidade e robustez; a terceira tenta encontrar garantias para o requisito de correção que sejam relativamente independentes da tecnologia de implementação; a quarta parte do princípio de que o requisito de ubiquidade está fortemente relacionado à capacidade de se produzir software consciente de propriedades do ambiente e de restrições das tecnologias de implementação adotadas para os diferentes componentes do sistema em um dado cenário de hibridização tecnológica, uma vez que tais propriedades e restrições afetam a confiabilidade e a escalabilidade. A cada uma dessas diretrizes corresponde uma das seguintes linhas de trabalho:
Linha 1 ? Modelagem integrada de sensores, atuadores e computadores;
Linha 2 ? Garantias de disponibilidade e confiabilidade com o uso de circuitos CMOS nanométricos de ultra-baixo consumo de energia;
Linha 3 ? Garantias de correção de sistemas através de verificação semiformal;
Linha 4 - Garantias de disponibilidade de sistemas através da produção de software embarcado consciente do ambiente e da tecnologia.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (2)  / Mestrado acadêmico: (4)  / Doutorado: (1) . <br class="clear" /><br class="clear" />Integrantes: Luiz Cláudio Villar dos Santos - Integrante / José Luís Almada Güntzel - Integrante / Carlos Galup Montoro - Coordenador / Márcio C Schneider - Integrante / Fernando Rangel de Souza - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.</div>
</div><a name='PP_Co-Verifica&ccedil;&atilde;o Semiformal de Sistemas Embarcados'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - 2011</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Co-Verificação Semiformal de Sistemas Embarcados<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto aborda o desenvolvimento de novas metodologias de co-verificação semiformal de módulos de software e hardware em sistemas embarcados críticos. Seus principais objetivos são: Identificar formas de extrair modelos simuláveis e formais de módulos de hardware e software (firmware) em sistemas embarcados de tempo real; pesquisar e desenvolver novas alternativas para a verificação de módulos de hardware e software em sistemas embarcados; implementar as alterações necessárias no fluxo de verificação, a fim de habilitar uma comunicação eficiente entre o verificador baseado em modelos ("model checker") e a verificação baseada em simulação ("testbench"); desenvolver métricas de cobertura visando uma melhor quantificação da funcionalidade do sistema embarcado; validar as metodologias desenvolvidas a partir de estudos de caso, através de projetos de cooperação com indústrias regionais e nacionais na área de sistemas embarcados; avaliar a eficiência da solução proposta para a identificação de classes de erros em co-projeto de hardware e software; consolidar a metodologia, através de proposições para a inovação e a modernização de tecnologias da indústria brasileira com base nas análises dos resultados obtidos; estabelecer projetos de cooperação internacional com instituições universitárias e empresa(s) de EDA, visando transferência de tecnologia na área de verificação.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Luiz Cláudio Villar dos Santos - Coordenador / José Luís Almada Güntzel - Integrante / Djones Vinicius Lettnin - Integrante.<br class="clear" />Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Bolsa.</div>
</div><a name='PP_Otimiza&ccedil;&atilde;o de Software Embarcado para Melhoria de Efici&ecirc;ncia Energ&eacute;tica e Garantias de Tempo Real: o Impacto do Subsistema de Mem&oacute;ria'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2010 - 2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Otimização de Software Embarcado para Melhoria de Eficiência Energética e Garantias de Tempo Real: o Impacto do Subsistema de Memória<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Através de estimativas precisas e eficientes de energia, tempo de execução de melhor caso (BCET) e tempo de execução de pior caso (WCET), o objetivo deste projeto é o de desenvolver técnicas, a serem aplicadas em tempo de compilação, para maximizar a eficiência energética e as chances de satisfazer restrições de tempo real. A inserção das técnicas em infra-estrutura de compilação pré-existente, resultará em um compilador consciente de energia e temporização, através da caracterização de propriedades temporais e energéticas do hardware para tecnologias-alvo de 90nm, 65nm, 45 nm e 32nm.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Doutorado: (1) . <br class="clear" /><br class="clear" />Integrantes: Luiz Cláudio Villar dos Santos - Coordenador / Emilio Wuerges - Integrante / Jean-Marie Farines - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.</div>
</div><a name='PP_APISCE2 - Automa&ccedil;&atilde;o, Projeto e Integra&ccedil;&atilde;o de Sistemas Computacionais Embarcados'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2010 - 2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">APISCE2 - Automação, Projeto e Integração de Sistemas Computacionais Embarcados<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: A motivação deste projeto reside: 1-na necessidade de representações executáveis eficientes; 2-na extensão do escopo tradicional da verificação funcional; 3-no impacto da organização de memória sobre o consumo de energia; 4-no impacto da organização da memória sob a viabilidade de multiprocessamento em chip; 5-nas dificuldades de verificação funcional de MPSoCs sob memória compartilhada; 6-na necessidade de novas arquiteturas para sistemas de comunicação móvel. Os OBJETIVOS do projeto foram o desenvolvimento de representações executáveis eficientes em níveis de abstração compatíveis com ESL, a proposta de novas técnicas de modelagem, otimização e verificação de componentes de hardware e software no contexto de MPSoCs.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (4)  / Mestrado acadêmico: (5) . <br class="clear" /><br class="clear" />Integrantes: Luiz Cláudio Villar dos Santos - Coordenador / Emilio Wuerges - Integrante / Daniel Pereira Volpato - Integrante / Gabriel Arthur Gerber Andrade - Integrante / Rafael Westphal - Integrante / FREITAS, LEANDRO S. - Integrante / RAMBO, EBERLE A. - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.</div>
</div><a name='PP_Automa&ccedil;&atilde;o de Projeto em ESL: Verifica&ccedil;&atilde;o P&oacute;s-Particionamento'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2010 - 2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Automação de Projeto em ESL: Verificação Pós-Particionamento<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Aborda o desenvolvimento de uma ferramenta computacional de apoio ao projeto em nível de sistema eletrônico (ESL: "electronic system level"), a partir da extensão e generalização de uma técnica de verificação funcional de co-autoria do proponente, publicada em evento internacional qualificado (A Novel Verification Technique to Uncover Out-of-Order DUV Behaviors, Proceedings of the ACM/IEEE Design Automation Conference, pp. 448-453). A técnica-base (que reformula o problema de verificação pós-particionamento como um emparelhamento em grafos partidos estendido com restrições de precedência temporal) será comparada com uma técnica convencional bastante popular ("scoreboards") e estendida com mecanismo de garantia de cobertura.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Mestrado acadêmico: (1) . <br class="clear" /><br class="clear" />Integrantes: Luiz Cláudio Villar dos Santos - Coordenador / Leandro da Silva Freitas - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.</div>
</div><a name='PP_INCT-Namitec - Instituto Nacional de Ci&ecirc;ncia e Tecnologia de Sistemas Micro e Nanoeletr&ocirc;nicos (A2.4 - Circuitos e Sistemas Digitais)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2009 - 2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">INCT-Namitec - Instituto Nacional de Ciência e Tecnologia de Sistemas Micro e Nanoeletrônicos (A2.4 - Circuitos e Sistemas Digitais)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O Instituto Nacional de Ciência e Tecnologia de Sistemas Micro e Nanoeletrônicos - INCT NAMITEC - é uma rede que reúne as principais instituições que desenvolvem nano e microeletrônica no Brasil. São ao todo 23 centros de pesquisa e universidades, espalhados por 13 estados nas cinco regiões do pais. Com 124 pesquisadores, o NAMITEC tem uma atuação ampla em micro e nanoeletrônica, com pesquisas e ações no estudo de redes de sensores sem fio, sistemas embarcados, projeto de circuitos integrados, estudos de dispositivos, materiais e técnicas de fabricação e formação de recursos humanos, com aplicação em áreas como:
-Tecnologia da Informação e Comunicação
-Instrumentação Biomédica e Vida Assistida - Redes Veiculares- Ambientes Inteligentes
-Indústria Automotiva e Aeroespacial
-Produção, Distribuição e Uso de Energia
-Ecologia
No contexto do INCT NAMITEC, a tarefa A2.4 tem por objetivo o desenvolvimento e o uso de técnicas de projeto, otimização, validação e caracterização de circuitos e sistemas digitais integrados dedicados à detecção e classificação de sons específicos de determinada espécie (por exemplo, espécie de aves, espécie de anuros etc), cujos sons permitem monitorar variáveis ambientais. Para atingir este objetivo, a atividade em questão desenvolve algoritmos, suas implementações e protótipos dos seguintes circuitos digitais: SAD (?Sound Activity Detection?), front end (responsável pela conversão da forma de onda do sinal de áudio no domínio do tempo para um conjunto de características), classificador (baseado em Suport Vector Machines - SVM) e codificação do sinal de áudio (usando técnicas como ADPCM e codificação ?lossless?).. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Luiz Cláudio Villar dos Santos - Coordenador / José Luís Almada Güntzel - Integrante / Ricardo Pezzuol Jacobi - Integrante / Jacobus Swart - Integrante / Fernando de Sousa Rangel - Integrante / Aldebaro Klautau - Integrante / Cleonilson Protásio de Souza - Integrante / Ivan Saraiva Silva - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.</div>
</div><a name='PP_Brazil IP (Fase I): Concep&ccedil;&atilde;o, prototipagem e teste de um IP-core para o c&aacute;lculo da DCT-2D'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2008 - 2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Brazil IP (Fase I): Concepção, prototipagem e teste de um IP-core para o cálculo da DCT-2D<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto trata da concepção, prototipagem e teste de um IP-core denominado DCT-2D, dedicado à codificação de imagens em formato JPEG. O IP-core proposto poderá ser usado em codificadores de imagens no formato JPEG, um dos mais utilizados em aplicações multimídia, como, por exemplo, em câmeras digitais, PDAs e palm-tops. Na primeira etapa, o desenvolvimento do projeto está orientado à prototipagem do IP-core em FPGA e à criação de um demonstrativo de uso. A segunda etapa consiste na síntese com fluxo standard cell e a sua prototipagem em silício.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (4)  / Mestrado acadêmico: (4) . <br class="clear" /><br class="clear" />Integrantes: Luiz Cláudio Villar dos Santos - Coordenador / Leandro da Silva Freitas - Integrante / José Luís Almada Güntzel - Integrante / Vinicius dos Santos Livramento - Integrante / Brunno Abner Machado - Integrante / Bruno George Moraes - Integrante / Daniel Pereira Volpato - Integrante / Eduardo Spyrides Boabaid Pimentel Gonçalves - Integrante / Fernando Petters - Integrante / Jucemar Luis Monteiro - Integrante.<br class="clear" /></div>
</div><a name='PP_APISCE- Automa&ccedil;&atilde;o, Projeto e Integra&ccedil;&atilde;o de Sistemas Computacionais Embarcados'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2007 - 2010</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">APISCE- Automação, Projeto e Integração de Sistemas Computacionais Embarcados<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O principal objetivo é a elaboração de técnicas inovadoras para a automação de três aspectos do projeto de SoCs em nível de sistema:
?	Exploração de arquiteturas de sistema,
?	Gerenciamento de plataforma,
?	Desenvolvimento de software dependente de hardware.
Para se atingir o objetivo principal, os seguintes objetivos auxiliares deverão ser alcançados:
?	Implementação das técnicas concebidas na forma de ferramentas de EDA;
?	Realização de estudos de casos e de implementações de plataformas, através de protótipos virtuais ou protótipos em lógica reconfigurável, para viabilizar a validação experimental;
?	Desenvolvimento de uma biblioteca de componentes de plataforma (IPs) para amparar a prototipação.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (2)  / Mestrado acadêmico: (4) . <br class="clear" /><br class="clear" />Integrantes: Luiz Cláudio Villar dos Santos - Coordenador / José Otávio Carlomagno Filho - Integrante / Roberto de Oliveira Leão - Integrante / Daniel C Casarotto - Integrante / Olinto Jose Varela Furtado - Integrante / Max Rubem de Oliveira Schultz - Integrante / Alexandre Keunecke Ignácio de Mendonça - Integrante / Felipe Guimarães Carvalho - Integrante / Luiz Fernando Penkal Santos - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.</div>
</div><a name='PP_Tecnologias para Computa&ccedil;&atilde;o Ub&iacute;qua: do CMOS nanom&eacute;trico'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2007 - 2009</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Tecnologias para Computação Ubíqua: do CMOS nanométrico<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto propõe um cenário de transição tecnológica para Sistemas Ubíquos, através da hibridização de tecnologias, com os seguintes objetivos: 1) MEMÓRIAS ROBUSTAS E DE ULTRA-BAIXO CONSUMO DE ENERGIA: modelagem, síntese e cararacterização de SRAMs em tecnologias CMOS nanométricas; estimativa de eficiência energética ao executar software embarcado através de macromodelagem; 2) SENSORES MOLECULARES BASEADOS EM COMPOSTOS ORGÂNICOS SIMPLES: síntese e caracterização de sensores de pressão e de presença de gases.

O foco em tecnologias de suporte à Computação Ubíqua requer pesquisadores de áreas de conhecimento complementares, tais como Computação, Engenharia Elétrica e Física. Por isso, este projeto envolve 6 pesquisadores do Núcleo Interdepartamental de Microeletrônica (NIME), órgão supra-departamental da UFSC voltado ao desenvolvimento de sensores, circuitos e sistemas. Este projeto enquadra-se em dois dos Grandes Desafios da Computação: 1) Impacto para a área de Computação da transição do silício para novas tecnologias; 2) Desenvolvimento tecnológico de qualidade: sistemas disponíveis, corretos, seguros, escaláveis, persistentes e ubíquos.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (2)  / Especialização: (0)  / Mestrado acadêmico: (4)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: Luiz Cláudio Villar dos Santos - Integrante / José Luís Almada Güntzel - Integrante / Carlos Galup Montoro - Coordenador / Márcio Cherem Schneider - Integrante / Carlo Requião da Cunha - Integrante / André Avelino Pasa - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.</div>
</div><a name='PP_Automa&ccedil;&atilde;o de Projeto de Sistemas Dedicados usando uma Linguagem de Descri&ccedil;&atilde;o de Arquiteturas'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2005 - 2009</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Automação de Projeto de Sistemas Dedicados usando uma Linguagem de Descrição de Arquiteturas<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: A crescente demanda por dispositivos eletrônicos incorporados em uma grande variedade de produtos trouxe um grande crescimento à complexidade dos projetos desenvolvidos na indústria eletrônica ao longo dos últimos anos. Conseqüentemente, metodologias de projeto de sistemas eletrônicos onde o hardware é desenvolvido e depois seguido pelo software não são mais adequadas. A principal razão é que esse modelo de projeto não possibilita o desenvolvimento de um novo produto dentro do time-to-market necessário para aproveitar as janelas de mercado dos dias de hoje.

A grande variabilidade de aplicações leva cada vez mais ao aparecimento de arquiteturas especializadas, tornando evidente a necessidade de modelos flexíveis para simulação, possibilitando ao projetista a adaptação do conjunto de instruções de um processador a uma dada aplicação. Linguagens de Descrição de Arquiteturas (ADL) foram introduzidas para satisfazer essas necessidades. 

Este projeto tem como objetivos a ampliação e o aprimoramento das ferramentas da ADL ArchC voltadas à automação de projeto, tais como geradores de simuladores, gerador de montadores, interfaces de depuração, interfaces de comunicação e integração com sistemas operacionais e técnicas de síntese automática de modelos em SystemC RTL (usando ferramentas de Behavioral Synthesis orientadas à exploração do espaço de projeto). ArchC vem sendo desenvolvida por integrantes das equipes da UNICAMP e da UFSC como uma ferramenta de domínio público para a geração de modelos de processadores escritos em SystemC.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (10)  / Especialização: (0)  / Mestrado acadêmico: (10)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: Luiz Cláudio Villar dos Santos - Coordenador / José Otávio Carlomagno Filho - Integrante / Daniel Carlos Casarotto - Integrante / Roberto de Oliveira Leão - Integrante / Gabriel Renaldo Laureano - Integrante / Carlos Rodrigo Tofoli Fernandes - Integrante / Gabriel Maicon Marcílio - Integrante / Olinto Jose Varela Furtado - Integrante / Luis Fernando Friedrich - Integrante / Max Rubem de Oliveira Schultz - Integrante / Paulo Fernando Kuss - Integrante / Evandro Neuwald Silva - Integrante / Emílio Wuerges - Integrante / Alexandre Keunecke Ignácio de Mendonça - Integrante / André Luiz Cardoso - Integrante / Daniel Pereira Volpato - Integrante / Felipe Guimarães Carvalho - Integrante / Fernando Henrique Billo - Integrante / Guilherme Quentel Melo - Integrante / Leonardo Luiz Ecco - Integrante / Luiz Fernando Penkal Santos - Integrante / Rodrigo Serviuc Pavezzi - Integrante / Sandro Rogério Silva de Carvalho - Integrante.<br class="clear" />Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio
										financeiro.<br class="clear" />Número de produções C, T & A: 17 / Número de orientações: 9</div>
</div><a name='PP_DESERT: Desenvolvimento de Ferramentas para Sistemas Embarcados sob Restri&ccedil;&otilde;es de Tempo Real'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2001 - 2004</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">DESERT: Desenvolvimento de Ferramentas para Sistemas Embarcados sob Restrições de Tempo Real<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto buscou desenvolver ferramentas baseadas em grafos para a análise de factibilidade de restrições de timing em sistemas embarcados.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Mestrado acadêmico: (2) . <br class="clear" /><br class="clear" />Integrantes: Luiz Cláudio Villar dos Santos - Coordenador / Carlos Henrique Corrêa Tolentino - Integrante / Valter Monteiro Oliveira Júnior - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.</div>
</div><a name='PP_OASIS: Modelagem, S&iacute;ntese e Otimiza&ccedil;&atilde;o de Arquiteturas para Sistemas Digitais'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2001 - 2003</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">OASIS: Modelagem, Síntese e Otimização de Arquiteturas para Sistemas Digitais<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto aborda técnicas de CAD para a modelagem, a síntese e a otimização de arquiteturas. O problema consiste na geração automática da arquitetura de um sistema a partir da especificação de seu comportamento. Embora existam abordagem clássicas para o problema, a emergência de sistemas computacionais embutidos ("embedded systems") criou novos e desafiadores requisitos, tais como restrições de tempo real, restrições impostas pelo ambiente, restrições de tamanho de (micro) código, combinação de fluxo de dados intensivo com fluxo de controle complexo, etc. Como estes requisitos não são tratados eficientemente por técnicas clássicas, um novo paradigma parece mandatório. Entretanto, a maior parte dos sistemas de síntese comerciais são baseados na extensão de técnicas clássicas, postergando a troca de paradigma, devido a pressões de mercado.
Este projeto tem por objetivo desenvolver um novo paradigma para suportar os requisitos de sistemas embutidos. A metodologia seguirá 3 diretrizes interdisciplinares: definir um modelo integrado de comportamento e restrições de projeto; orientar as técnicas de CAD para a exploração automática de soluções alternativas; incorporar às técnicas de CAD os progressos obtidos em compiladores avançados ("instruction-level parallelism"). Com o uso de um novo paradigma e de algoritmos eficientes, espera-se obter resultados de melhor qualidade que as técnicas clássicas, mantendo competitivo o tempo computacional.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Mestrado acadêmico: (3) . <br class="clear" /><br class="clear" />Integrantes: Luiz Cláudio Villar dos Santos - Coordenador / Rogerio Xavier de Azambuja - Integrante / Egeu Eduardo Berni Soares - Integrante / Dione Jonathan Ferrari - Integrante.<br class="clear" /></div>
</div><a name='PP_Modelagem, S&iacute;ntese e Otimiza&ccedil;&atilde;o de Arquiteturas para Sistemas digitais'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1999 - 2001</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Modelagem, Síntese e Otimização de Arquiteturas para Sistemas digitais<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto abordou técnicas de síntese de arquiteturas de sistemas digitais, ou seja, a geração automática da arquitetura de um sistema digital a partir de uma especificação algoritmica do comportamento do sistema. Tal arquitetura consiste de unidades funcionais, registradores, memórias, barramentos e controlador. Este projeto também abordou técnicas de otimização, ou seja, métodos que buscam minimizar custos associados a um sistema digital.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (2) . <br class="clear" /><br class="clear" />Integrantes: Luiz Cláudio Villar dos Santos - Coordenador / Felipe Vieira Klein - Integrante / Flávio de Carvalho Meurer - Integrante.<br class="clear" /></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="ProjetosDesenvolvimento">
<h1>Projetos de desenvolvimento</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><a name='PP_UI/UIS Test Automation'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2002 - 2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">UI/UIS Test Automation<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto abordou a automação de testes de funcionalidade de telefones celulares, através das seguintes atividades principais: 1) definição e desenvolvimento de vocábulos de teste ou TVs (test verbs), 2) definição e o desenvolvimento de casos de teste automático ou ATCs (automated test cases) a partir dos TVs e 3) integração a um framework de fefrramentas de auxílio à automação de testes. O projeto caracterizou-se exclusivamente pelo desenvolvimento de programas, seja na forma de vocábulos de teste, casos de teste ou de melhorias no framework do sistema de teste. Portanto, o projeto enquadra-se como desenvolvimento de software específico para a automação do teste de funcionalidade de celulares. O projeto foi executado com base em Termo de Convênio entre Motorola Industrial Ltda e Universidade Federal de Santa Catarina(UFSC) com a interveniência da Fundação FEESC.. <br class="clear" />Situação: Concluído; Natureza: Desenvolvimento. <br class="clear" />Alunos envolvidos: Graduação: (7)  / Mestrado acadêmico: (7) . <br class="clear" /><br class="clear" />Integrantes: Luiz Cláudio Villar dos Santos - Coordenador / Ricardo Pereira e Silva - Integrante / Sérgio Peters - Integrante / André Knabben - Integrante / Fabio Zadrozny - Integrante / Douglas Nascimento Rechia - Integrante / Pricilla Padaratz - Integrante / Thiago Robert Claudino dos Santos - Integrante / Carlos Alexandre Matias - Integrante / Cleyton Andre Pires - Integrante / Eduardo Afonso Billo - Integrante / Marcos Aurelio Dias - Integrante / Ricardo Joselino Winck - Integrante / Debora Cabral - Integrante / Denise Bendo Demetrio - Integrante / Vanessa Costa - Integrante / Fabiano Castro Pereira - Integrante.<br class="clear" /></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="MembroCorpoEditorial">
<h1>Membro de corpo editorial</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2017 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: DESIGN AUTOMATION FOR EMBEDDED SYSTEMS</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="RevisorProjetoFomento">
<h1>Revisor de projeto de fomento</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Agência de fomento: Coordenação de Aperfeiçoamento de Pessoal de Nível Superior</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1999 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Agência de fomento: Conselho Nacional de Desenvolvimento Científico e Tecnológico</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="AreasAtuacao">
<h1>&Aacute;reas de atua&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação. <br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware. <br class="clear" /></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Idiomas">
<h1>Idiomas</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Inglês</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Bem, Fala Bem, Lê Bem, Escreve Bem. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Francês</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Bem, Fala Bem, Lê Bem, Escreve Bem. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Espanhol</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Pouco. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Holandês</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Pouco. </div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="PremiosTitulos">
<h1>Pr&ecirc;mios e t&iacute;tulos</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2018</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Paraninfo da Turma 2018.1, Curso de Ciências da Computação da UFSC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2017</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Orientador de tese premiada em 3o. lugar no CTD da SBC (Vinicius Livramento), Sociedade Brasileira de Computação. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2017</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Orientador de tese premiada em 1o. lugar no CTD da SBMICRO (Vinicius Livramento), Sociedade Brasileira de Microeletrônica. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2017</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Patrono da Turma de 2017.2, Curso de Ciências da Computação da UFSC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Co-autor de trabalho indicado a BEST PAPER no ISPD 2015 (International Symposium on Physical Design), Association for Computer Machinery (ACM). </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Membro da equipe vencedora do 2015 ICCAD Contest (Incremental Timing-driven Placement), 2015 International Conference on Computer-Aided Design. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Paraninfo da turma de 2015.2, Curso de Ciência da Computação da UFSC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Paraninfo da Turma de 2014.1, Curso de Ciência da Computação da UFSC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Membro da equipe classificada em 5o. lugar no 2014 CAD Contest, 2014 International Conference on Computer-Aided Design. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Paraninfo da Turma de 2014.2, Curso de Ciência da Computação da UFSC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Paraninfo da Turma de 2013.1, Curso de Ciência da Computação da UFSC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Orientador de uma das 3 dissertações finalistas do WSCAD-CTD (Eberle Rambo), Sociedade Brasileira de Computação, CE-ACPAD. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Paraninfo da Turma de 2012.2, Curso de Ciência da Computação da UFSC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Orientador de uma das 10 dissertações finalistas no SBC-CTD (Alexandre Mendonça), Sociedade Brasileira de Computação. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Menção honrosa no WSCAD-CTD (coorientador da dissertação de Daniel P. Volpato), Sociedade Brasileira de Computação, CE-ACPAD. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Patrono da Turma de 2011.2, Curso de Ciência da Computação da UFSC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2008</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Patrono da Turma de 2008.2, Curso de Ciência da Computação da UFSC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2006</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Patrono da Turma de 2005.2, Curso de Ciência da Computação da UFSC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Professor Homenageado da Turma de 2005.1, Curso de Ciência da Computação da UFSC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2004</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Professor Homenageado da Turma de 2004.1, Curso de Ciência da Computação da UFSC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2004</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Professor Homenageado da Turma de 2004.2, Curso de Ciência da Computação da UFSC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2003</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Professor Homenageado da Turma de 2003.1, Curso de Ciência da Computação da UFSC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Paraninfo da Turma de 2002.1, Curso de Ciência da Computação da UFSC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2001</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Professor Nome da Turma de 2001.2, Curso de Ciência da Computação da UFSC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2001</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Professor Nome da Turma de 2001.1, Curso de Ciência da Computação da UFSC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1986</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Medalha de Prata por ter concluído seu curso classificado em segundo lugar, Setor de Tecnologia da Universidade Federal do Paraná. </div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="ProducoesCientificas">
<h1>Produ&ccedil;&otilde;es</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ProducaoBibliografica"></a><br class="clear" /><div class="inst_back">
<b>Produção bibliográfica</b>
</div>
<a name="Citacoes"></a><div class="cita-artigos"> <b>Citações</b> </div><br class="clear"><div class="layout-cell layout-cell-12"><div class="layout-cell layout-cell-6"><div class="layout-cell-pad"> <div class="science_cont"><div class="web_s">SCOPUS<a href="http://www.scopus.com/authid/detail.url?authorId=23010011200" target='_blank' ><img src="/buscatextual/images/curriculo/scopus.png"/></a></div><div class="trab">Total de trabalhos:56</div><div class="cita">Total de citações:60</div><div class="detalhes"><a href="http://www.scopus.com/authid/detail.url?authorId=23010011200" target='_blank' >l.c.v. dos santos OR l.c.v. santos</a>&nbsp;&nbsp;Data:&nbsp;30/07/2016</div></div></div></div></div><br class="clear"><div id="artigos-completos">
<div class="cita-artigos">
<b><a name="ArtigosCompletos"></a>Artigos completos publicados em periódicos</b>
</div><br class="clear" /><div class="layout-cell-6">
<div class="sub_tit_form">
<label for="combo-ordenacao-citacao">Ordenar por</label><select class="input-text input-login-select" id="combo-ordenacao-citacao"><option value="1"> Ordem Cronol&oacute;gica </option><option value="2"> N&uacute;mero de cita&ccedil;&otilde;es Web of science </option><option value="3"> N&uacute;mero de cita&ccedil;&otilde;es Scopus </option><option value="4"> Numero de cita&ccedil;&otilde;es Scielo </option><option value="5"> Primeiro autor </option><option value="6"> Impacto JCR </option><option value="7"> Ordem de Import&acirc;ncia </option></select>
</div>
</div>
<script type="text/javascript">
			
				var ordenacao = {
					engine: {
						textual: function(seletor) {
						
							$("#artigos-completos").find(".artigo-completo").sortElements(function(a, b){
								var v1 = $(a).find(seletor).text();
								var v2 = $(b).find(seletor).text();
								return (v1 > v2) ? 1 : -1;
							});
						},
						numerico: function(seletor) {
						
							$("#artigos-completos").find(".artigo-completo").sortElements(function(a, b){
								var v1 = parseInt($(a).find(seletor).text(), 10);
								var v2 = parseInt($(b).find(seletor).text(), 10);
								if (isNaN(v1)) v1 = 0;
								if (isNaN(v1)) v2 = 0;
								return (v1 < v2) ? 1 : -1;
							});
						},
						numerico_crescente: function(seletor) {
						
							$("#artigos-completos").find(".artigo-completo").sortElements(function(a, b){
								var v1 = parseInt($(a).find(seletor).text(), 10);
								var v2 = parseInt($(b).find(seletor).text(), 10);
								if (isNaN(v1)) v1 = 0;
								if (isNaN(v1)) v2 = 0;
								return (v1 > v2) ? 1 : -1;
							});
						}
					},
					change: function(e) {
					
						var combo = $(e.target),
							valor = combo.val();
							
						if (valor == 1) ordenacao.engine.numerico("span[data-tipo-ordenacao='ano']");
						if (valor == 2) ordenacao.engine.numerico("span[data-tipo-ordenacao='1']");
						if (valor == 3) ordenacao.engine.numerico("span[data-tipo-ordenacao='3']");						
						if (valor == 4) ordenacao.engine.numerico("span[data-tipo-ordenacao='2']");
						if (valor == 5) ordenacao.engine.textual("span[data-tipo-ordenacao='autor']");
						if (valor == 6) ordenacao.engine.numerico("span[data-tipo-ordenacao='jcr']");
						if (valor == 7) ordenacao.engine.numerico_crescente("span[data-tipo-ordenacao='importancia']");
							
					}
				};
			
				$("#combo-ordenacao-citacao").bind("change", ordenacao.change);
			
			</script>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>ANDRADE, GABRIEL A. G.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2019</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TCAD.2019.2894376" target="_blank"></a>ANDRADE, GABRIEL A. G. ; GRAF, MARLESON ; <b>DOS SANTOS, LUIZ C. V.</b> . Chaining and Biasing: Test Generation Techniques for Shared-Memory Verification. IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS<sup><img id='02780070_1' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='02780070' /></sup>, v. 38, p. 1-1, 2019. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TCAD.2019.2894376&issn=02780070&volume=38&issue=&paginaInicial=1&titulo=Chaining and Biasing: Test Generation Techniques for Shared-Memory Verification&sequencial=1&nomePeriodico=IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>LIVRAMENTO, V. S.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2017</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TCAD.2016.2638450" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8585275908712740" target="_blank">LIVRAMENTO, V. S.</a> ; LIU, D. ; Chowdhury, S. ; Yu, B. ; Xu, X. ; PAN, D. Z. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J. L.</a> ; <b>DOS SANTOS, LUIZ C.V.</b> . Incremental Layer Assignment Driven by an External Signoff Timing Engine. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems<sup><img id='19374151_2' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='19374151' /></sup>, v. 36, p. 1126-1139, 2017. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TCAD.2016.2638450&issn=19374151&volume=36&issue=&paginaInicial=1126&titulo=Incremental Layer Assignment Driven by an External Signoff Timing Engine&sequencial=2&nomePeriodico=IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>LIVRAMENTO, V.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2858793" target="_blank"></a>LIVRAMENTO, V. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3496539095665497" target="_blank">NETTO, R.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2607683934603519" target="_blank">GUTH, C.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J. L.</a> ; <b>DOS SANTOS, L. C. V.</b> . Clock-Tree-Aware Incremental Timing-Driven Placement. ACM Transactions on Design Automation of Electronic Systems<sup><img id='10844309_3' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='10844309' /></sup>, v. 21, p. 1-27, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1145/2858793&issn=10844309&volume=21&issue=&paginaInicial=1&titulo=Clock-Tree-Aware Incremental Timing-Driven Placement&sequencial=3&nomePeriodico=ACM Transactions on Design Automation of Electronic Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Klein, F.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2009</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TVLSI.2009.2013627" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1606941011950531" target="_blank">Klein, F.</a> ; Leao, R. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8683914780987242" target="_blank">Araujo, G.</a> ; <b>SANTOS, L. C. V.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2046981671187343" target="_blank">Azevedo, R.</a> . A Multi-Model Engine for High-Level Power Estimation Accuracy Optimization. IEEE Transactions on Very Large Scale Integration (VLSI) Systems (Print)<sup><img id='10638210_4' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='10638210' /></sup>, v. 17, p. 660-673, 2009. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TVLSI.2009.2013627&issn=10638210&volume=17&issue=&paginaInicial=660&titulo=A Multi-Model Engine for High-Level Power Estimation Accuracy Optimization&sequencial=4&nomePeriodico=IEEE Transactions on Very Large Scale Integration (VLSI) Systems (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>BALDASSIN, Alexandro</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2008</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1344418.1344423" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4738829911864396" target="_blank">BALDASSIN, Alexandro</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0758877444698557" target="_blank">CENTODUCATTE, Paulo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8308517667746974" target="_blank">RIGO, Sandro</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1543165138630691" target="_blank">CASAROTTO, Daniel</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5153396376982283" target="_blank">SCHULTZ, Max</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9156645330801555" target="_blank">FURTADO, Olinto Jose Varela</a> . An open-source binary utility generator. ACM Transactions on Design Automation of Electronic Systems<sup><img id='10844309_5' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='10844309' /></sup>, v. 13, p. 27:1-27:17, 2008. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1145/1344418.1344423&issn=10844309&volume=13&issue=&paginaInicial=27:1&titulo=An open-source binary utility generator&sequencial=5&nomePeriodico=ACM Transactions on Design Automation of Electronic Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>SANTOS, L. C. V.;Santos, L.;DOS SANTOS, LUIZ C. V.;SANTOS, LUIZ C. V.;DOS SANTOS, L. C. V.;SANTOS, LUIZ;SANTOS, LUIZ C. V. DOS;DOS SANTOS, LUIZ C.V.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2000</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/329458.329461" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; HEIJLIGERS, M. ; EIJK, K. V. ; EIJNDHOVEN, J. V. ; JESS, J. A. G. . A Code-Motion Pruning Technique for Global Scheduling. ACM Transactions on Design Automation of Electronic Systems<sup><img id='10844309_6' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='10844309' /></sup>, New York, v. 05, n.01, p. 01-38, 2000. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1145/329458.329461&issn=10844309&volume=05&issue=&paginaInicial=01&titulo=A Code-Motion Pruning Technique for Global Scheduling&sequencial=6&nomePeriodico=ACM Transactions on Design Automation of Electronic Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
</div>
<div class="cita-artigos">
<b><a name="LivrosCapitulos"></a>Livros publicados/organizados ou edições</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8308517667746974" target="_blank">RIGO, Sandro</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2046981671187343" target="_blank">AZEVEDO, Rodolfo Jardim de</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> . Electronic System Level Design: An Open-Source Approach. 1. ed. New York: Springer, 2011. v. 1. 146p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>. Exploiting instruction-level parallelism: a constructive approach. Eindhoven, The Netherlands: Technishe Universiteit Eindhoven Drukkerij (ISBN 90-386-0490-4), 1998. 147p . </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="CapitulosLivrosPublicados"></a>Capítulos de livros publicados</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>. A Síntese de Alto Nível na Automação do Projeto de Sistemas Computacionais. In: Sociedade Brasileira de Computação. (Org.). VIII Escola de Informática da SBC Sul. Porto Alegre: Editora da UFRGS, 2000, v. , p. 211-232. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>. Noções Básicas de Síntese de Alto Nível. In: Ricardo Augusto da Luz Reis. (Org.). Sistemas Digitales: Síntese Física de Circuitos Integrados. 1ed.: CYTED - Ediciones Uniandes, 2000, v. , p. 209-231. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>. Noções Básicas de Síntese de Alto Nível. In: Ricardo Augusto da Luz Reis, Gilberto Fernances Marchioro, José Luís A. Güntzel. (Org.). Livro Texto da II Escola de Microeletrônica da SBC-Sul. 1ed.Porto Alegre: Instituto de Informática da UFRGS, 2000, v. , p. 9-28. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosPublicadosAnaisCongresso"></a>Trabalhos completos publicados em anais de congressos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GRAF, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4332024839627676" target="_blank">HENSCHEL, O. P.</a> ; ALEVATO, R. P. ; <b>SANTOS, LUIZ C. V. DOS</b> . Spec&Check: An Approach to the Building of Shared-Memory Runtime Checkers for Multicore Chip Design Verification.. In: ACM/IEEE International Conference on Computer Aided Design (ICCAD), 2019, Westminster, CO. Proceedings of the ICCAD, 2019. p. 1-7. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/3240765.3240852" target="_blank"></a>ANDRADE, GABRIEL A. G. ; GRAF, MARLESON ; PFEIFER, NÍCOLAS ; <b>DOS SANTOS, LUIZ C. V.</b> . Steep coverage-ascent directed test generation for shared-memory verification of multicore chips. In: the International Conference, 2018, San Diego. Proceedings of the International Conference on Computer-Aided Design - ICCAD '18, 2018. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2016.7724041" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3496539095665497" target="_blank">NETTO, R.</a> ; LIVRAMENTO, V. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2607683934603519" target="_blank">GUTH, C.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J. L.</a> ; <b>SANTOS, L. C. V.</b> . Evaluating the Impact of Circuit Legalization on Incremental Optimization Techniques. In: Symposium on Integrated Circuits and System Design, 2016, Belo Horizonte, Brazil. Proceedings of the Symposium on Integrated Circuits and System Design, 2016. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2016.7724052" target="_blank"></a>PIOVEZAN, FELIPE ; CROCOMO, TARCISIO E. M. ; <b>DOS SANTOS, LUIZ C. V.</b> . Cache sizing for low-energy Elliptic Curve Cryptography. In: 2016 29th Symposium on Integrated Circuits and Systems Design (SBCCI), 2016, Belo Horizonte. 2016 29th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/isvlsi.2016.122" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3496539095665497" target="_blank">NETTO, RENAN</a> ; LIVRAMENTO, VINICIUS ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2607683934603519" target="_blank">GUTH, CHRYSTIAN</a> ; <b>SANTOS, LUIZ C. V. DOS</b> ; GUNTZEL, JOSE LUIS . Speeding up Incremental Legalization with Fast Queries to Multidimensional Trees. In: 2016 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2016, Pittsburgh. 2016 IEEE Computer Society Annual Symposium on VLSI (ISVLSI). p. 36-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICCD.2016.7753340" target="_blank"></a>ANDRADE, GABRIEL A. G. ; GRAF, MARLESON ; <b>DOS SANTOS, LUIZ C. V.</b> . Chain-based pseudorandom tests for pre-silicon verification of CMP memory systems. In: 2016 IEEE 34th International Conference on Computer Design (ICCD), 2016, Scottsdale. 2016 IEEE 34th International Conference on Computer Design (ICCD). p. 552-8. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2717764.2717766" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2607683934603519" target="_blank">GUTH, CHRYSTIAN</a> ; LIVRAMENTO, VINICIUS ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3496539095665497" target="_blank">NETTO, RENAN</a> ; FONSECA, RENAN ; GÜNTZEL, JOSÉ LUÍS ; <b>SANTOS, LUIZ</b> . Timing-Driven Placement Based on Dynamic Net-Weighting for Efficient Slack Histogram Compression. In: the 2015 Symposium, 2015, Monterey. Proceedings of the 2015 Symposium on International Symposium on Physical Design - ISPD '15. p. 141-148. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/iccad.2015.7372615" target="_blank"></a>LIVRAMENTO, VINICIUS ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2607683934603519" target="_blank">GUTH, CHRYSTIAN</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3496539095665497" target="_blank">NETTO, RENAN</a> ; GUNTZEL, JOSE LUIS ; <b>DOS SANTOS, LUIZ C.V.</b> . Exploiting non-critical Steiner tree branches for post-placement timing optimization. In: 2015 IEEE/ACM International Conference on ComputerAided Design (ICCAD), 2015, Austin. 2015 IEEE/ACM International Conference on Computer-Aided Design (ICCAD). p. 528. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.7873/DATE.2013.138" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4538560537406141" target="_blank">FREITAS, LEANDRO S.</a> ; RAMBO, EBERLE A. ; <b>DOS SANTOS, LUIZ C. V.</b> . On-the-fly Verification of Memory Consistency with Concurrent Relaxed Scoreboards. In: Design Automation and Test in Europe, 2013, Grenoble. Design, Automation &amp; Test in Europe Conference &amp; Exhibition (DATE), 2013. New Jersey: IEEE Conference Publications. p. 631. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2463209.2488915" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1492948416649236" target="_blank">WUERGES, Emilio</a> ; DE OLIVEIRA, ROMULO S. ; <b>DOS SANTOS, LUIZ C. V.</b> . Reconciling real-time guarantees and energy efficiency through unlocked-cache prefetching. In: the 50th Annual Design Automation Conference, 2013, Austin. Proceedings of the 50th Annual Design Automation Conference on - DAC '13. New York: ACM Press. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2013.6815546" target="_blank"></a>HENSCHEL, OLAV P. ; <b>DOS SANTOS, LUIZ C. V.</b> . Pre-silicon verification of multiprocessor SoCs: The case for on-the-fly coherence/consistency checking. In: 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS), 2013, Abu Dhabi. 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS). p. 843. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/DATE.2012.6176424" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6290903656387095" target="_blank">RAMBO, E. A.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4332024839627676" target="_blank">HENSCHEL, O. P.</a> ; <b>DOS SANTOS, LUIZ C. V.</b> . On ESL verification of memory consistency for system-on-chip multiprocessing. In: 2012 Design, Automation &amp; Test in Europe Conference &amp; Exhibition (DATE 2012), 2012, Dresden. 2012 Design, Automation &amp; Test in Europe Conference &amp; Exhibition (DATE). p. 9-14. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICCD.2012.6378698" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4538560537406141" target="_blank">FREITAS, LEANDRO S.</a> ; ANDRADE, GABRIEL A. G. ; <b>DOS SANTOS, LUIZ C. V.</b> . Efficient verification of out-of-order behaviors with relaxed scoreboards. In: 2012 IEEE 30th International Conference on Computer Design (ICCD 2012), 2012, Montreal. 2012 IEEE 30th International Conference on Computer Design (ICCD). p. 510. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2012.6463746" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4538560537406141" target="_blank">FREITAS, LEANDRO S.</a> ; ANDRADE, GABRIEL A. G. ; <b>DOS SANTOS, LUIZ C. V.</b> . A template for the construction of efficient checkers with full verification guarantees. In: 2012 19th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2012), 2012, Seville. 2012 19th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2012). p. 280-283. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2012.6463515" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1451118374901179" target="_blank">WESTPHAL, RAFAEL</a> ; GUNTZEL, JOSE LUIS ; <b>SANTOS, LUIZ C. V.</b> . Energy-efficient multi-task computing on MPSoCs: A case study from a memory perspective. In: 2012 19th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2012), 2012, Seville. 2012 19th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2012). p. 905-908. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2020876.2020926" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818811138590009" target="_blank">VOLPATO, Daniel Pereira</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4442818456922421" target="_blank">MENDONÇA, Alexandre Keunecke Ignácio de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, José Luís Almada</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> . Cache-tuning-aware scratchpad allocation from binaries. In: 24th Symposium on Integrated Circuits and Systems Design (SBCCI 2011), 2011, João Pessoa. Proceedings of the 24th Symposium on Integrated Circuits and Systems Design (SBCCI 2011). New York: ACM Press, 2011. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2011.6122332" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6290903656387095" target="_blank">RAMBO, E. A.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4332024839627676" target="_blank">HENSCHEL, O. P.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> . Automatic Generation of Memory Consistency Tests for Chip Multiprocessing. In: 18th IEEE International Conference on Electronics, Circuits, and Systems (ICECS), 2011, Beirute, Libano. Proceedings of the 18th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2011), 2011. p. 542-545. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2011.6122375" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1492948416649236" target="_blank">WUERGES, Emilio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5883242597607815" target="_blank">Oliveira, R. S.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> . Fast Estimation of Memory Consumption for Energy-Efficient Compilers. In: 18th IEEE International Conference on Electronics, Circuits, and Systems (ICECS, 2011, Beirute. Proceedings of the 18th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2011), 2011. p. 719-722. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2010.66" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818811138590009" target="_blank">VOLPATO, Daniel Pereira</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4442818456922421" target="_blank">MENDONÇA, Alexandre Keunecke Ignácio de</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, José Luís Almada</a> . A Post-compiling Approach that Exploits Code Granularity in Scratchpads to Improve Energy Efficiency. In: IEEE Computer Society Annual Symposium on VLSI, 2010, Kefalonia, Grécia. Proceedings of the IEEE Computer Society Annual Symposium on VLSI (ISVLSI 2010). Washington, DC: IEEE Computer Society, 2010. p. 127-132. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1629911.1630031" target="_blank"></a>MARCÍLIO, Gabriel Maicon ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2729012989571213" target="_blank">ALBERTINI, B.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8308517667746974" target="_blank">RIGO, Sandro</a> . A Novel Verification Technique to Uncover Out-of-Order DUV Behaviors. In: 46th ACM/IEEE Design Automation Conference, 2009, San Francisco, USA. Proceedings of the 46th ACM/IEEE Design Automation Conference (DAC 2009). New York, NY, USA: ACM, 2009. p. 448-453. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2009.28" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4442818456922421" target="_blank">MENDONÇA, Alexandre Keunecke Ignácio de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818811138590009" target="_blank">VOLPATO, Daniel Pereira</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, José Luís Almada</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> . Mapping Data and Code into Scratchpads from Relocatable Binaries. In: IEEE Computer Society Annual Symposium on VLSI, 2009, Tampa, USA. Proceedings of the IEEE Computer Society Annual Symposium on VLSI (ISVLSI 2009), 2009. p. 157-162. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1601896.1601965" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1492948416649236" target="_blank">WUERGES, Emilio</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9156645330801555" target="_blank">FURTADO, Olinto José Varela</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8308517667746974" target="_blank">RIGO, Sandro</a> . An Early Real-Time Checker for Retargetable Compile-Time Analysis. In: 22nd Symposium on Integrated Circuits and Systems Design, 2009, Natal. Proceedings of the 22nd Symposium on Integrated Circuits and Systems Design (SBCCI 2009), 2009. p. 341-346. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">KAWAKAMI, Luiz ; KNABBEN, André ; RECHIA, Douglas ; BASTOS, Denise ; PEREIRA, Otávio ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5961983097177442" target="_blank">SILVA, Ricardo Pereira e</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> . A Test Automation Framework for Mobile Phones. In: 8th IEEE Latin American Test Workshop, 2007, Cuzco. Proceedings of the 8th IEEE Latin American Test Workshop (LATW 2007), 2007. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">KAWAKAMI, Luiz ; KNABBEN, André ; RECHIA, Douglas ; BASTOS, Denise ; PEREIRA, Otávio ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5961983097177442" target="_blank">SILVA, Ricardo Pereira e</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> . An Object-Oriented Framework for Improving Software Reuse on Automated Testing of Mobile Phones. In: 19th IFIP International Conference on Testing of Communicating Systems (TESTCOM 2007), 2007, Tallinn. Proceedings of the 19th TESTCOM / Lecture Notes on Computer Science. Berlin Heichelbert: Springer-Verlag, 2007. v. 4581. p. 199-211. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/isvlsi.2007.29" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4738829911864396" target="_blank">BALDASSIN, Alexandro</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0758877444698557" target="_blank">CENTODUCATTE, Paulo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8308517667746974" target="_blank">RIGO, Sandro</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1543165138630691" target="_blank">CASAROTTO, Daniel</a> ; <b>SANTOS, LUIZ C. V.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5153396376982283" target="_blank">SCHULTZ, Max</a> ; FURTADO, OLINTO . Automatic Retargeting of Binary Utilities for Embedded Code Generation. In: IEEE Computer Society Annual Symposium on VLSI, 2007, Porto Alegre. Proceedings of the IEEE Computer Society Annual Symposium on VLSI. p. 253-258. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2007.74" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1606941011950531" target="_blank">KLEIN, Felipe</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8683914780987242" target="_blank">ARAUJO, Guido</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2046981671187343" target="_blank">AZEVEDO, Rodolfo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2749533051621239" target="_blank">LEÃO, Roberto</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> . On the Limitations of Power Macromodeling Techniques. In: IEEE Computer Society Annual Symposium on VLSI (ISVLSI 2007), 2007, Porto Alegre. Proceedings fo the IEEE Computer Society Annual Symposium on VLSI (ISVLSI 2007). Piscataway, NJ, USA: IEEE Computer Society Conference Publishing Services, 2007. p. 395-400. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4050454412012022" target="_blank">MELO, Guilherme Quentel</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> . Modelagem Funcional e com Precisão de Ciclos do Processador Nios2. In: 13th Iberchip Workshop (IWS 2007), 2007, Lima. Proceedings ofthe 13th Iberchip Workshop, 2007. p. 40-45. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1324378945501703" target="_blank">CARLOMAGNO FILHO, José Otávio</a> ; SANTOS, Luiz Fernando Penkal ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> . An Automatically-Retargetable Time-Constraint-Driven Instruction Scheduler for Post-Compiling Optimization of Embedded Code. In: International Workshop on Systems, Architectures, Modeling, and Simulation (SAMOS VII), 2007, Samos. Proceedings of the SAMOS Workshop, 2007. p. 86-95. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5153396376982283" target="_blank">SCHULTZ, Max Ruben de Oliveira</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4442818456922421" target="_blank">MENDONÇA, Alexandre Keunecke Ignácio de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2361753680089408" target="_blank">CARVALHO, Felipe Guimarães</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9156645330801555" target="_blank">FURTADO, Olinto José Varela</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> . A Model-Driven Automatically-Retargetable Debug Tool for Embedded Systems. In: International Workshop on Systems, Architectures, Modeling, and Simulation (SAMOS VII), 2007, Samos. Proceedings of the SAMOS VII Workshop. Berlin Heichelberg: Springer-Verlag, 2007. p. 13-23. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1324378945501703" target="_blank">CARLOMAGNO FILHO, José Otávio</a> ; SANTOS, Luiz Fernando Penkal ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> . A Retargetable Instruction Scheduler for Embedded Code Optimization under Real-Time Constraints. In: 9th Workshop on Real-Time Systems, 2007, Belém, PA. Prooceedings of the 9th Workshop on Real-Time Systems (WTR 2007), 2007. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1283780.1283840" target="_blank"></a>KLEIN, Felive Vieira ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2046981671187343" target="_blank">AZEVEDO, Rodolfo Jardim de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2749533051621239" target="_blank">LEÃO, Roberto de Oliveira</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> . A Multi-Model Power Estimation Engine for Accuracy Optimization. In: 6th IEEE/ACM International Symposium on Low Power Electronics and Design, 2007, Portland. Prooceedings of the 6th IEEE/ACM International Symposium on Low Power Electronics and Design (ISLPED 2007). New York, NY, USA: ACM, 2007. p. 280-285. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>32. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/MWSCAS.2007.4488580" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5153396376982283" target="_blank">SCHULTZ, Max Ruben de Oliveira</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4442818456922421" target="_blank">MENDONÇA, Alexandre Keunecke Ignácio de</a> ; CARVALHO, Felipe Guimrães ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9156645330801555" target="_blank">FURTADO, Olinto José Varela</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> . Automatically-Retargetable Model-Driven Tools for Embedded Code Inspection in SoCs. In: 50th IEEE International Midwest Symposium on Circuits and Systems/5th IEEE International Northeast Workshop on Circuits and Systems, 2007, Montreal, Canada. Proceedings of the 50th IEEE International Midwest Symposium on Circuits and Systems/5th IEEE International Northeast Workshop on Circuits and Systems (MWSCAS 2007/ INEWCAS 2007), 2007. p. 245-248. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>33. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/MWSCAS.2007.4488578" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1324378945501703" target="_blank">CARLOMAGNO FILHO, José Otávio</a> ; SANTOS, Luiz Fernando Penkal ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> . A Retargetable Embedded Code Scheduler for SoC Design Space Exploration Under Real-Time Constraints. In: 50th IEEE International Midwest Symposium on Circuits and Systems/5th IEEE International Northeast Workshop on Circuits and Systems, 2007, Montreal. Proceedings of the 50th IEEE International Midwest Symposium on Circuits and Systems/5th IEEE International Northeast Workshop on Circuits and Systems (MWSCAS 2007 / NEWCAS 2007), 2007. p. 233-236. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>34. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/MWSCAS.2007.4488741" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1606941011950531" target="_blank">KLEIN, Felipe Vieira</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8683914780987242" target="_blank">ARAÚJO, Guido</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2046981671187343" target="_blank">AZEVEDO, Rodolfo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2749533051621239" target="_blank">LEÃO, Roberto de Oliveira</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> . An Efficient Framework for High-Level Power Exploration. In: 50th IEEE International Midwest Symposium on Circuits and Systems/5th IEEE International Northeast Workshop on Circuits and Systems, 2007, Montreal. Proceedings of the 50th IEEE International Midwest Symposium on Circuits and Systems/5th IEEE International Northeast Workshop on Circuits and Systems (MWSCAS 2007 / NEWCAS 2007), 2007. p. 1046-1049. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>35. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1543165138630691" target="_blank">CASAROTTO, Daniel Carlos</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> . Automatic Link-Editor Generator for Embedded CPU Cores. In: XII Workshop IBERCHIP, 2006, San Jose, Costa Rica. Anais do XII Workshop IBERCHIP, 2006. p. 246-249. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>36. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/NEWCAS.2006.250893" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1543165138630691" target="_blank">CASAROTTO, Daniel Carlos</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> . Automatic Link Editor Generation for Embedded CPU Cores. In: 4th Internation IEEE-NEWCAS Conference, 2006, Gatineau, Canadá. Proceedings of the 4th International IEEE-NEWCAS Conference. Piscataway, NJ, USA: IEEE Press, 2006. p. 121-124. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>37. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4442818456922421" target="_blank">MENDONÇA, Alexandre Keunecke Ignácio de</a> ; CAMARGO, Felipe Guimarães ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5153396376982283" target="_blank">SCHULTZ, Max Ruben de Oliveira</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9156645330801555" target="_blank">FURTADO, Olinto José Varela</a> . Automatic ADL-Based Generation of Disassembling Tools. In: Microelectronics Student Forum (SFM 2006), 2006, Ouro Preto. Proceedings of the Microelectronics Student Forum, 2006. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>38. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">TAGLIETTI, Leonardo ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1324378945501703" target="_blank">CARLOMAGNO FILHO, José Otávio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1543165138630691" target="_blank">CASAROTTO, Daniel Carlos</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9156645330801555" target="_blank">FURTADO, Olinto José Varela</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> . Automatically Retargetable Pre-Processor and Assembler Generation for ASIPs. In: 3rd International IEEE Northeast Workshop on Circuits and Systems, 2005, Quebec City. Conference Proceedings of NewCAS 2005. Piscataway, NJ, USA: IEEE Press, 2005. v. 1. p. 215-218. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>39. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">TAGLIETTI, Leonardo ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1324378945501703" target="_blank">CARLOMAGNO FILHO, José Otávio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1543165138630691" target="_blank">CASAROTTO, Daniel C</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9156645330801555" target="_blank">FURTADO, Olinto José Varela</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> . Automatically ADL-Based Assembler Generation for ASIP Programming Support. In: SAMOS V: Embedded Computer Systems: Architectures, Modeling, and Simulation Workshop, 2005, Samos. Lecture Notes in Computer Science. Berlin Heichelberg: Springer-Verlag, 2005. v. SamosV. p. 262-268. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>40. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; OLIVEIRA JÚNIOR, Valter Monteiro ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1907057330069635" target="_blank">TOLENTINO, Carlos Henrique Corrêa</a> . Escalonamento e Otimização sob Restrições de Recursos. In: X Workshop IBERCHIP, 2004, Cartagena de Índias, Colômbia. Anais do X Workshop IBERCHIP, 2004. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>41. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1907057330069635" target="_blank">TOLENTINO, Carlos Henrique Corrêa</a> . Uma técnica para Análise de Restrições de Tempo no Escalonamento em Síntese de Alto Nível. In: VI Workshop de Tempo Real, 2004, Gramado, RS. Anais do VI Workshop de Tempor Real, 2004. v. 1. p. 155-162. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>42. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1606941011950531" target="_blank">KLEIN, Felipe Vieira</a> ; Flávio de C. Meurer ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1874746813903995" target="_blank">AZAMBUJA, R. X.</a> . Towards Global Scheduling and Register Allocation Using Predicated Execution. In: IX Workshop Iberchip, 2003, Havana, Cuba. Anais do IX Workshop IBERCHIP, 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>43. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1874746813903995" target="_blank">AZAMBUJA, R. X.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8005912603667577" target="_blank">FERRARI, D. J.</a> . Automatic Exploration Approach for Scheduling and Register Optimization in High-Level Synthesis. In: IX Workshop IBERCHIP, 2003, Havana, Cuba. Anais do IX Workshop IBERCHIP, 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>44. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8005912603667577" target="_blank">FERRARI, D. J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1874746813903995" target="_blank">AZAMBUJA, R. X.</a> . Aplicação de Loop Pipelining e Loop Unrolling à Síntese de Alto Nível. In: IX Wokshop IBERCHIP, 2003, Havana, Cuba. Anais do IX Workshop IBERCHIP, 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>45. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISCAS.2003.1204998" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1874746813903995" target="_blank">AZAMBUJA, R. X.</a> . Global Scheduling and Register Allocation Based on Predicated Execution. In: IEEE International Symposium on Circuits and Systems, 2003, Bangkok, Tailândia. Proceedings of the ISCAS 2003, 2003. v. III. p. 232-235. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>46. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1606941011950531" target="_blank">KLEIN, Felipe Vieira</a> ; Flávio de C. Meurer . A Paradigm for Back-End Compilation from Real-Time High-Level Languages. In: Workshop de Tempo Real, 2001, Florianópolis. Anais do Workshop de Tempo Real, 2001. p. 8p.. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>47. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/307418.307573" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; JESS, J. A. G. . Exploiting State Equivalence on the Fly while applying Code Motion and Speculation. In: ACM/IEEE Design, Automation and Test in Europe Conference, 1999, Munich, Germany. Proceedings of the ACM/IEEE Design, Automation and Test in Europe Conference (DATE 1999). Los Alamitos, CA, USA: IEEE Computer Society Press, 1999. p. 609-614. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>48. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/DAC.1999.781329" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; JESS, J. A. G. . A Reordering Technique for Efficient Code Motion. In: ACM/IEEE 36th Design Automation Conference, 1999, New Orleans, USA. Proceedings of 36th ACM/IEEE Design Automation Conference (DAC 1999). New York, USA: ACM Publications Department, 1999. p. 296-299. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>49. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>. Modeling speculative execution and availability analysis with Boolean expressions. In: Workshop on Circuits, Systems and Signal Processing, 1998, Mierlo, The Netherlands. Proceedings of the CSSP'98. Utrecht, The Netherlands: STW Technology Foundation, 1998. p. 485-491. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>50. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>. A method to control compensation code during global scheduling. In: Workshop on Circuits, Systems and Signal Processing, 1997, Mierlo, The Netherlands. Proceedings of CSSP'97. Utrecht, The Netherlands: STW Technology Foundation, 1997. p. 527-534. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>51. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; EIJNDHOVEN, J. V. ; EIJK, K. V. . Combining Code Motion and Scheduling. In: Workshop on Circuits, Systems and Signal Processing, 1996, Mierlo, The Netherlands. Proceedings of the CSSP'96. Utrecht, The Netherlands: STW Technology Foundation, 1996. p. 279-284. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>52. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISSS.1996.565877" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; HEIJLIGERS, M. ; EIJK, K. V. ; EIJNDHOVEN, J. V. ; JESS, J. A. G. . A Constructive Method for Exploiting Code Motion. In: 9th ACM/IEEE International Symposium on System Synthesis, 1996, La Jolla, San Diego, USA. Proceedings of the 9th ACM/IEEE International Symposium on System Synthesis (ISSS 1996). Los Alamitos, CA, USA: IEEE Computer Society Press, 1996. p. 51-56. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>53. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; WAGNER, T. V. ; GETHS, F. . DIGImodem - an ASIC for a family of high-speed modems. In: European Design and Test Conference (ED&TC'95), 1995, Paris, France. Proceedings of the User's Forum, 1995. p. 87-90. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>54. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6041914023387224" target="_blank">CLETO, L. D.</a> ; DOSSA, M. K. . DD3X - A 3-Axis Direction Discriminator/Encoder Interface. In: European Design and Test Conference (ED&TC'94), 1994, Paris, France. Proceedings of the User's Forum, 1994. p. 13-15. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>55. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; SUZIM, A. A. . An Adaptive Equalizer Integrated Circuit. In: VI Simpósio Brasileiro de Concepção de Cirlcuitos Integrados, 1991, Jaguariúna, SP. Anais do VI SBCCI, 1991. p. 160-169. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>56. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; SUZIM, A. A. . Um Microcircuito para Equalização Adaptativa. In: V Congresso Brasileiro de Microeletrônica, 1990, Campinas, SP. Anais do V SBMICRO, 1990. p. 199-208. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosPublicadosAnaisCongresso"></a>Resumos expandidos publicados em anais de congressos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4442818456922421" target="_blank">MENDONÇA, Alexandre Keunecke Ignácio de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, José Luís Almada</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> . Alocação de Dados e de Código em Memórias Embarcadas: Uma Abordagem Pós-Compilação. In: XXIV Concurso de Teses e Dissertações, 2011, Natal. Anais do XXIV Concurso de Teses e Dissertações, 2011. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FERNANDES, Carlos Rodrigo Tofoli ; LAUREANO, Gabriel Renaldo ; SANTOS, Luiz Fernando Penkal ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> . CriptoCore: Design, Validation and Prototyping of an IP for Cryptographic Applications. In: XII Workshop IBERCHIP, 2006, San Jose, Costa Rica. Anais do XII Workshop IBERCHIP, 2006. p. 350-351. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MARCÍLIO, Gabriel Maicon ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1492948416649236" target="_blank">WUERGES, Emílio</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> . VoiceRecorder: Projeto, validação e prototipação de um IP para compressão de áudio. In: XII Workshop IBERCHIP, 2006, San Jose, Costa Rica. Anais do XII Workshop IBERCHIP, 2006. p. 279-280. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SCHULTZ, Max Rubem de Oliveira ; KUSS, Paulo Fernando ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9156645330801555" target="_blank">FURTADO, Olinto Jose Varela</a> ; FRIEDRICH, Luis Fernando ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b> . Modelagem Funcional do Modo Thumb do Processador ARM. In: XII Workshop IBERCHIP, 2006, San Jose, Costa Rica. Anais do XII Workshop IBERCHIP, 2006. p. 320-321. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; CARLOS, Vinícius Almeida ; DAVILA, Eduardo Koerich . Metodologia baseada em ADLpara Núcleos de ASIP extensíveis: um estudo de caso. In: XI Workshop Iberchip, 2005, Salvador, BA, Brasil. Anais do XI Workshop Iberchip, 2005. v. 1. p. 297-298. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; TAGLIETTI, Leonardo ; LAUREANO, Gabriel Renaldo ; FERNANDES, Carlos Rodrigo Tofoli . Modelagem do Microcontrolador PIC16F84 para Projeto Baseado no Reuso de IPs. In: XI Workshop Iberchip, 2005, Salvador, BA, Brasil. Anais do XI Workshop Iberchip, 2005. v. 1. p. 303-304. </div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Bancas">
<h1>Bancas</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ParticipacaoBancasTrabalho"></a><br class="clear" /><div class="inst_back">
<b>Participação em bancas de trabalhos de conclusão</b>
</div>
<div class="cita-artigos">
<b>Mestrado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CASTRO, M. B.; FREITAS, H. C.; MEHAUT, J.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5883242597607815" target="_blank">Oliveira, R. S.</a>; <b>SANTOS, LUIZ C. V. DOS</b>; PILLA, L. L..  Participação em banca de Pedro Henrique de Mello Morado Penna. BinLPT: A Workload-aware Parallel Loop Scheduler for Large-Scale Multicore Platforms. 2017. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, José Luís Almada</a>; L. V. Agostini; <b>DOS SANTOS, L. C. V.</b>; LETTNIN, D. V..  Participação em banca de Ismale Seidel. Análise do Impacto de PEL Decimation na Codificação de Vídeos de Alta Resolução. 2014. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, José Luís Almada</a>; CASTRO, A. R.; <b>DOS SANTOS, LUIZ C. V.</b>; LETTNIN, D. V..  Participação em banca de Edson SoratoU. Classificação Automática de Modulações Digitais Usando Histogramas e Máquinas de Vetores de Suporte. 2014. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GUNTZEL, J. L. A.; LUBASZEWSKI, M. S.; JOHANN, M. O.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; LETTNIN, D. V..  Participação em banca de Vinícius dos Santos Livramento. Sizing Discreto Baseado em Relaxação Lagrangeana para Minimização de Leakage em Circuitos Digitais. 2013. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CAMPONOGARA, E.; PENNA, S.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>.  Participação em banca de Leonardo de Magalhães Malta. Um modelo para o cálculo do pior caso exato de atraso de transmissão de fluxos esporádicos na rede AFDX usando programação matemática. 2012. Dissertação (Mestrado em Engenharia de Automação e Sistemas) - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FARINES, J.M.; Becker, L. B.; Queiroz, M. H.; CARRO, Luigi; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; Bittencourt, G..  Participação em banca de Ricardo Bedin França. Uma Abordagem para Modelagem e Verificação de Protocolos Síncronos de Barramentos de Comunicação. 2008. Dissertação (Mestrado em Engenharia de Automação e Sistemas) - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8308517667746974" target="_blank">RIGO, Sandro</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; CENTODOCATTE, Paulo Cesar; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2046981671187343" target="_blank">AZEVEDO, Rodolfo Jardim de</a>; Ivan L. M. Ricarte.  Participação em banca de Fernando André Kronbauer. Memórias Transacionais: Prototipagem e Simulação de Implementação em Hardware e uma Caracterização para o Problema de Gerenciamento de Contenção em Software. 2008. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; MONTORO, Carlos Galup; SCHNEIDER, Márcio Cherem; CUNHA, Carlo Requião da.  Participação em banca de Osmar Franca Siebel. Um Modelo Eficiente do Transistor MOS para o Projeto de Circuitos VLSI. 2007. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9156645330801555" target="_blank">FURTADO, Olinto José Varela</a>; FRIEDRICH, Luís Fernando; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, José Luís Almada</a>.  Participação em banca de Max Ruben de Oliveira Schultz. Geração Automática de Ferramentas de Inspeção de Código para Processadores Especificados em ADL. 2007. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; CENTODOCATTE, Paulo Cesar; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2046981671187343" target="_blank">AZEVEDO, Rodolfo Jardim de</a>.  Participação em banca de Felipe Vieira Klein. PowerSC: Uma Extensão de SystemC para a Captura de Atividade de Transição. 2005. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9156645330801555" target="_blank">FURTADO, Olinto Jose Varela</a>; FRIEDRICH, Luis Fernando; ARAÚJO, Guido C S.  Participação em banca de Leonardo Taglietti. Geração Automática de Ferramentas de Desenvolvimento de Software Embarcado para ASIPs. 2005. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; MONTORO, Carlos Galup; SCHNEIDER, Márcio C; PACHECO, Lúcia H M.  Participação em banca de Cátia dos Reis Machado. MOSVIEW: Uma Ferramenta Gráfica de Auxílio ao Projeto de Circuitos Analógicos MOS. 2005. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MAZZUCO JUNIOR, J.; FRIEDRICH, L. F.; <b>SANTOS, L. C. V.</b>; Montez, C. B..  Participação em banca de Silvana Madeira A. Dal-Bó. Um Ambiente Baseado em Componentes para Desenvolvimento de Software de Sistemas Embutidos. 2004. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; REIS, R. A. L.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, José Luís Almada</a>.  Participação em banca de Sandro Sawicki. Projeto Cooperativo no Ambiente Cave Baseado em Espaço Compartilhado de Objetos. 2002. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; SUZIM, A. A.; REIS, R. A. L.; LUBASZEWSKI, M. S..  Participação em banca de L:isane Brisolara de Brisolara. Blade: Um Editor de Esquemáticos Hierárquico voltado à Colaboração. 2002. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; CALAZANS, N. L. V.; MORAES, F. G.; DOTTI, F. L..  Participação em banca de Delfim Luiz Torok. Projeto e Prototipação do Protocolo de Acesso ao Meio em Redes Ethernet. 2001. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8683914780987242" target="_blank">ARAUJO, G. C. S.</a>; PANNAIN, Ricardo.  Participação em banca de Marcio de Oliveira Buss. Escalonamento de Instruções em Arquiteturas VLIW Particionadas Explorando Bypassing de Operandos. 2001. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Teses de doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5883242597607815" target="_blank">Oliveira, R. S.</a>; AZEVEDO, R. J.; <b>SANTOS, LUIZ C. V. DOS</b>; FRAGA, J. S..  Participação em banca de Andreu Carminati. Contributions to Worst-Case Execution Time Reduction using Compilation Techniques. 2017. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8308517667746974" target="_blank">RIGO, Sandro</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; CALAZANS, N. L. V.; CENTODOCATTE, Paulo Cesar; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2046981671187343" target="_blank">AZEVEDO, Rodolfo Jardim de</a>.  Participação em banca de Bruno de Carvalho Albertini. Metodologias de Verificação e Análise de Modelos de Plataformas em Alto Nível de Abstração. 2011. Tese (Doutorado em Ciência da Computação)  - Universidade Estadual de Campinas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2046981671187343" target="_blank">AZEVEDO, Rodolfo Jardim de</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; CARRO, Luigi; BERGAMASCHI, R. A.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8308517667746974" target="_blank">RIGO, Sandro</a>.  Participação em banca de Felipe Vieira Klein. Técnicas Avançadas de Modelagem, Análise e Otimização de Potência em Sistemas Digitais. 2009. Tese (Doutorado em Ciência da Computação)  - Universidade Estadual de Campinas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5883242597607815" target="_blank">Oliveira, R. S.</a>; Montez, C. B.; Pereira, C. E.; Frolich, A.A.M.; Koliver, C.; Fonseca, K. V. O.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>.  Participação em banca de Fábio Rodrigues de la Rocha. Escalonamento Baseado em Intervalo de Tempo. 2008. Tese (Doutorado em Engenharia Elétrica)  - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8683914780987242" target="_blank">ARAUJO, G. C. S.</a>; Araújo, C. C.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2046981671187343" target="_blank">AZEVEDO, Rodolfo Jardim de</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8308517667746974" target="_blank">RIGO, Sandro</a>.  Participação em banca de Wesley Attrot. Otimizações para Acesso à Memória em Tradução Binária Dinâmica. 2008. Tese (Doutorado em Ciência da Computação)  - Universidade Estadual de Campinas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; AZEVEDO, Rodolfo J de; SCHNEEBELI, Hans J A; CENTODUCATTE, Paulo C; PANNAIN, Ricardo.  Participação em banca de Marcus Bartholomeu. Simulação Compilada para Arquiteturas Descritas em ArchC. 2005. Tese (Doutorado em Ciência da Computação)  - Universidade Estadual de Campinas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; ARAÚJO, Guido C S; CARRO, Luigi; WAGNER, Flávio Rech.  Participação em banca de Sandro Neves Soares. T&D-Bench - Explorando o Espaço de Projeto de Processadores em Ensino e Pesquisa. 2005. Tese (Doutorado em Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; ARAÚJO, Guido C S de; BARROS, Edna N S; MACHADO, Nelson C; CENTODUCATTE, Paulo C.  Participação em banca de Sandro Rigo. ArchC: Uma Linguagem de Descrição de Arquiteturas. 2004. Tese (Doutorado em Ciência da Computação)  - Universidade Estadual de Campinas. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Qualificações de Doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>SANTOS, LUIZ C. V. DOS</b>; RIGO, S.; ZEFERINO, C. A..  Participação em banca de Luís Fernando Arcaro. Time-Randomized Hardware Elements for Increasing the Applicability of Measurement-Based Probabilistic Timing Analysis. 2017. Exame de qualificação (Doutorando em Engenharia de Automação e Sistemas)  - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>SANTOS, L. C. V.</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2046981671187343" target="_blank">AZEVEDO, Rodolfo Jardim de</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9156645330801555" target="_blank">FURTADO, Olinto Jose Varela</a>; GEYER, C .F. R..  Participação em banca de Andreu Carminati. Técnicas de Compilação para Arquitetura Determinista com Foco em Aplicações de Tempo Real. 2015. Exame de qualificação (Doutorando em Engenharia de Automação e Sistemas)  - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8683914780987242" target="_blank">ARAUJO, G. C. S.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8308517667746974" target="_blank">RIGO, Sandro</a>; <b>SANTOS, L. C. V.</b>.  Participação em banca de Liana Dessandre Duenha. Metodologias para Aceleração de Simuladores em Nível de Sistema em Estações de Trabalho Microporcessadas. 2012. Exame de qualificação (Doutorando em Ciência da Computação)  - Universidade Estadual de Campinas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8308517667746974" target="_blank">RIGO, Sandro</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; PANNAIN, Ricardo; CENTODOCATTE, Paulo Cesar.  Participação em banca de Bruno de Carvalho Albertini. Instrospecção de Plataformas SoC Usando Reflexão Computacional. 2010 - Universidade Estadual de Campinas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; CENTODUCATTE, Paulo César.  Participação em banca de Felipe Vieira Klein. Análise e Otimização de Potência de SoCs Heterogêneos. 2007. Exame de qualificação (Doutorando em Ciência da Computação)  - Universidade Estadual de Campinas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2046981671187343" target="_blank">AZEVEDO, Rodolfo Jardim de</a>; CENTODUCATTE, Paulo C.  Participação em banca de Marcus Bartholomeu. Simulação Compilada para Arquiteturas Descritas em ArchC. 2004. Exame de qualificação (Doutorando em Ciência da Computação)  - Universidade Estadual de Campinas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; NAVAUX, P. O. A.; BAMPI, S.; WAGNER, Flávio Rech.  Participação em banca de Tatiana Gadelha Serra dos Santos. O Reuso de Valores em uma Arquitetura Superescalar com Predicação Dinâmica de Instruções. 2002. Exame de qualificação (Doutorando em Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear"><br class="clear" /><a name="ParticipacaoBancasComissoes"></a><br class="clear" /><div class="inst_back">
<b>Participação em bancas de comissões julgadoras</b>
</div>
<div class="cita-artigos">
<b>Concurso público</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; SOUZA, F. R.; BEZERRA, E. A.; FABRIS, E. E.; RIBAS, R. P.. Concurso para Profesor Adjunto na área de Circuitos Eletrônicos Digitais.
							2010. Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; MONTORO, Carlos Galup; PACHECO, Lúcia Helena Martins; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5961983097177442" target="_blank">SILVA, Ricardo Pereira e</a>. Concurso para Professor Adjunto da área de Arquitetura de Computadores.
							2006. Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>; PACHECO, Lúcia Helena Martins; FRÖLICH, Antônio Augusto; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5961983097177442" target="_blank">SILVA, Ricardo Pereira e</a>. Concurso para Professor Adjunto na área de Arquitetura de Computadores.
							2004. Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Eventos">
<h1>Eventos</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ParticipacaoEventos"></a><br class="clear" /><div class="inst_back">
<b>Participação em eventos, congressos, exposições e feiras</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ICCAD 2014 Contest on Timing-Driven Placement. (cada035) UFSC-Brazil. 2014. (Olimpíada). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Design Automation and Test in Europe (DATE). On-the-Fly Verification fo Memory Consistency with Concurrent Relaxed Scoreboards. 2013. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE/ACM Design Automation Conference (DAC). 2013. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Design Automation and Test in Europe (DATE). On ESL verification of memory consistency for system-on-chip multiprocessing. 2012. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">International Conference on Electronics, Circuits, and Systems (ICECS). Energy-efficient multi-task computing on MPSoCs: A case study from a memory perspective. 2012. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">International Conference on Electronics, Circuits and Systems (ICECS). A template for the construction of efficient checkers with full verification guarantees. 2012. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE International Conference on Electronics, Circuits and Systems (ICECS). 2011. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Chip on the Dunes (SBCCI e SBMICRO 2009). An Early Real-Time Checker for Retargetable Compile-Time Analysis. 2009. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE/ACM Design Automation Conference (DAC). A Novel Verification Technique to Uncover Out-of-Order DUV Behaviors.. 2009. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Artist2 South-American Schoool (Embedded Systems). 2008. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Chip in the Pampa (SBCCI e SBMICRO 2008). 2008. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Chip in Rio (SBCCI e SBMICRO 2007). 2007. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE Computer Society Annual Symposium on VLSI (ISVLSI). 2007. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE/ACM Design Automation Conference (DAC). 2006. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Chip on the Island (SBCCI e SBMICRO 2005).Tutorials Chair of the SBCCI 2005. 2005. (Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Chip on the Reefs (SBCCI e SBMICRO 2004). 2004. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE/ACM Design Automation Conference (DAC). 2004. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Chip in Sampa (SBCCI e SBMICRO 2003). 2003. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE Computer Society Annual Symposium on VLSI (ISVLSI).
							2003. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Design Automation and Test in Europe (DATE). Exploiting State Equivalence on the Fly while Applying Code Motion and Speculation. 1999. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE/ACM Design Automation Conference (DAC). A Reordering Technique for Efficient code Motion. 1999. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE/ACM International Symposium on Systems Synthesis.
							1997. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">European Design Automation Conference. 1996. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE/ACM International Conference on Computer Aided Design. 1996. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE/ACM International Symposium on Systems Synthesis.
							1996. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">European Design Automation Conference. 1995. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">European Design Automation Conference. 1994. (Congresso). </div>
</div>
<br class="clear">
</div>
<a name="OrganizacaoEventos"></a><br class="clear" /><div class="inst_back">
<b>Organização de eventos, congressos, exposições e feiras</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, LUIZ C. V. DOS</a></b>. IEEE Latin American Symposium on Circuits and Systems (Chair of Sessions 1E and 5D). 2016. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MONTORO, C. G. ; SCHNEIDER, M. C. ; <b>SANTOS, L. C. V.</b> . Chip on the Island 2005 (Membro do Comitê Organizador). 2005. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a></b>. 18th Symposium on Integrated Circuits and System Design (Tutorials Chair). 2005. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MONTORO, Carlos Galup ; SCHNEIDER, Márcio C ; <b>SANTOS, LUIZ C. V.</b> . Escola Regional de Microeletrônica da SBC Sul (Membro do Comitê Organizador). 2001. (Outro). </div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Orientacoes">
<h1>Orienta&ccedil;&otilde;es</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="Orientacaoemandamento"></a><br class="clear" /><div class="inst_back">
<b>Orientações e supervisões em andamento</b>
</div>
<div class="cita-artigos">
<b>Dissertação de mestrado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/9165469100264214'><img src='images/curriculo/logolattes.gif' /></a>Marleson Graf. Verificação de Multicore Chips baseada em Modelo de Consistência de Memória.
						Início: 2018.
						Dissertação (Mestrado profissional em Ciências da Computação)  - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Orientador). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Nicolas Pfeifer. Verificação de Coerência e Consistência de Memória Comparilhada em Multicore Chips.
						Início: 2018.
						Dissertação (Mestrado profissional em Ciências da Computação)  - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Orientador). </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Tese de doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/5151645587049813'><img src='images/curriculo/logolattes.gif' /></a>Gabriel Arthur Gerber Andrade. Automatic Generation of Adaptive Tests for Design Verification of Shared-Memory Systems.
						Início: 2017. Tese (Doutorado em Pós Graduação em Engenharia de Automação e Sistemas)  - Universidade Federal de Santa Catarina. (Orientador). </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Iniciação científica</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Rafael Pintar Alevato. Comparação de técnicas de verificação de consistência de memória compartilhada baseadas em geração aleatória de testes e geração automática de litmus tests. Início: 2019 - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. (Orientador). </div>
</div>
<br class="clear">
<a name="Orientacoesconcluidas"></a><br class="clear" /><div class="inst_back">
<b>Orientações e supervisões concluídas</b>
</div>
<div class="cita-artigos">
<b>Dissertação de mestrado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/5151645587049813'><img src='images/curriculo/logolattes.gif' /></a>Gabriel Arthur Gerber de Andrade. Exploiting Canonical Dependence Chains and Address Biasing Constraints to Improve Random Test Generation for Shared-Memory Verification.
							2017.
						
					Dissertação  (Mestrado em Ciências da Computação)  - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Luiz Cláudio Villar dos Santos. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Olav Philipp Henschel. Verificação de Consistência e Coerência de Memória Compartilhada para Multiprocessamento em Chip.
							2014.
						
					Dissertação  (Mestrado em Ciências da Computação)  - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Luiz Cláudio Villar dos Santos. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/1451118374901179'><img src='images/curriculo/logolattes.gif' /></a>Rafael Westphal. Computação Energeticamente Eficiente sob Restrições de Tempo Real em Dispositivos Móveis: o Impacto de se Otimizar o Uso da Memória.
							2013.
						
					Dissertação  (Mestrado em Ciências da Computação)  - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Luiz Cláudio Villar dos Santos. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/4538560537406141'><img src='images/curriculo/logolattes.gif' /></a>Leandro da Silva Freitas. Aceleradores e Multiprocessadores em Chip: O Impacto da Execução Fora de Ordem na Verificação de Funcionalidade e de Consistência.
							2012.
						
					Dissertação  (Mestrado em Ciências da Computação)  - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Gustavo Henrique Nihei. Gerenciamento Energeticamente Eficiente de Memória para Multiprocessamento em Chip Explorando Múltiplas Scratchpads.
							2012.
						
					Dissertação  (Mestrado em Ciências da Computação)  - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Coorientador: Luiz Cláudio Villar dos Santos. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/6290903656387095'><img src='images/curriculo/logolattes.gif' /></a>Eberle Andrey Rambo. Verificação de Consistência de Memória para Sistemas Integrados Multiprocessados.
							2011.
						
					Dissertação  (Mestrado em Ciências da Computação)  - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Luiz Cláudio Villar dos Santos. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/4442818456922421'><img src='images/curriculo/logolattes.gif' /></a>Alexandre Keunecke Ignácio de Mendonça. Otimização de Alocação de Dados e Código em Memórias Embarcadas: Uma Abordagem Pós-Compilação.
							2010. 0 f.
						
					Dissertação  (Mestrado em Ciências da Computação)  - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Luiz Cláudio Villar dos Santos. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Daniel Pereira Volpato. Gerenciamento Explícito de Memória Auxiliar a partir de Arquivos-objeto para Melhoria da Eficiência Energética de Sistemas Embarcados.
							2010.
						
					Dissertação  (Mestrado em Ciências da Computação)  - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Coorientador: Luiz Cláudio Villar dos Santos. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/9018765996863993'><img src='images/curriculo/logolattes.gif' /></a>Gabriel Maicon Marcílio. Verificação Funcional Pós-Particionamento em Sistemas Integrados de Hardware e Software.
							2008. 0 f.
						
					Dissertação  (Mestrado em Ciências da Computação)  - Universidade Federal de Santa Catarina, . Orientador: Luiz Cláudio Villar dos Santos. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/2749533051621239'><img src='images/curriculo/logolattes.gif' /></a>Roberto de Oliveira Leão. Análise Experimental de Técnicas de Estimativa de Potência Baseadas em Macromodelagem em nível RT.
							2008. 0 f.
						
					Dissertação  (Mestrado em Ciências da Computação)  - Universidade Federal de Santa Catarina, . Orientador: Luiz Cláudio Villar dos Santos. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Emilio Wuerges. Um Analisador de Restrições de Tempo Real para Compiladores Redirecionáveis Automaticamente.
							2008.
						
					Dissertação  (Mestrado em Ciências da Computação)  - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Coorientador: Luiz Cláudio Villar dos Santos. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">José Otávio Carlomagno Filho. Escalonamento Redirecionável de Código sob Restrições de Tempo Real.
							2007. 76 f.
						
					Dissertação  (Mestrado em Ciências da Computação)  - Universidade Federal de Santa Catarina, . Orientador: Luiz Cláudio Villar dos Santos. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Daniel Carlos Casarotto. Utilitários Binários Redirecionáveis: da Linkediçãzo rumo à Tradução Binária.
							2007. 84 f.
						
					Dissertação  (Mestrado em Ciências da Computação)  - Universidade Federal de Santa Catarina, . Orientador: Luiz Cláudio Villar dos Santos. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Max Rubem de Oliveira Schultz. Geração Automática de Ferramentas de Inspeção de Código para Processadores Especificados em ADL.
							2007. 78 f.
						
					Dissertação  (Mestrado em Ciências da Computação)  - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Coorientador: Luiz Cláudio Villar dos Santos. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Leonardo Taglietti. Geração Automática de Ferramentas de Suporte ao Desenvolvimento de Software Embarcado para ASIPs.
							2005. 0 f.
						
					Dissertação  (Mestrado em Ciências da Computação)  - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Coorientador: Luiz Cláudio Villar dos Santos. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/1907057330069635'><img src='images/curriculo/logolattes.gif' /></a>Carlos Henrique Corrêa Tolentino. Modelagem e Análise de Restrições de Tempo Real no Escalonamento em Sintese de Alto Nível.
							2004. 71 f.
						
					Dissertação  (Mestrado em Ciências da Computação)  - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Valter Monteiro Oliveira Júnior. Escalonamento e Otimização sob Restrições de Barramentos.
							2004. 56 f.
						
					Dissertação  (Mestrado em Ciências da Computação)  - Universidade Federal de Santa Catarina, . Orientador: Luiz Cláudio Villar dos Santos. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/1874746813903995'><img src='images/curriculo/logolattes.gif' /></a>Rogerio Xavier de Azambuja. Escalonamento e Alocação de Registradores sob Execução Condicional.
							2002.
						
					Dissertação  (Mestrado em Ciências da Computação)  - Universidade Federal de Santa Catarina, . Orientador: Luiz Cláudio Villar dos Santos. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Egeu Eduardo Berni Soares. Suporte de Hardware para a Rede de Trabalho do Multicomputador CRUX.
							2002.
						
					Dissertação  (Mestrado em Ciências da Computação)  - Universidade Federal de Santa Catarina, . Orientador: Luiz Cláudio Villar dos Santos. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/8005912603667577'><img src='images/curriculo/logolattes.gif' /></a>Dione Jonathan Ferrari. Aplicação de "Loop Pipelining" e "Loop Unrolling" à Síntese de Alto Nível.
							2002.
						
					Dissertação  (Mestrado em Ciências da Computação)  - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Tese de doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/8585275908712740'><img src='images/curriculo/logolattes.gif' /></a>Vinicius dos Santos Livramento.
						Timing Optimization During the Physical Synthesis of Cell-Based VLSI Circuits.
							2016. Tese
					 (Doutorado em Pós Graduação em Engenharia de Automação e Sistemas)  - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/1492948416649236'><img src='images/curriculo/logolattes.gif' /></a>Emilio Wuerges.
						WCET-Aware Prefetching of Unlocked Instruction Caches: a Technique for Reconciling Real-Time Guarantees and Energy Efficiency.
							2015. Tese
					 (Doutorado em Engenharia de Automação e Sistemas)  - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Supervisão de pós-doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Djones Lettnin.
							Verificação Semiformal de Sistemas Embarcados.
							2011. Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Luiz Cláudio Villar dos Santos. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Trabalho de conclusão de curso de graduação</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Bruno de Vargas Zimpel.
							Gerador de Testes para Verifiação Funcional de Memória Compartilhada Baseado em Deep Q-Learning Networks.
							2019.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia Eletrônica)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Nicolas Pfeifer.
							Avaliação Experimental de um Gerador de Testes Dirigidos para a Verificação de Memória Compartilhada em Multicore Chips.
							2018.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marleson Graf.
							Geração de Testes de Memória Compartilhada Coerente: Uma Avaliação de Cobertura e Eficácia.
							2017.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Felipe de Azevedo Piovezan.
							Análise da eficiência energética de algoritmos de criptografia baseados em curvas elípticas.
							2015.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Gabriel Arthur Gerber Andrade.
							Análise Comparativa entre dois verificadores de consistência e coerência de memória.
							2014.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Gabriel Garcia Gava.
							Análise de eficiênia energética do cifrador AES submetido a diferentes otimizações.
							2013.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Olav Philipp Henschel.
							Veri ca ção de coerência e consistência de mem ória compartilhada para multiprocessamento em chip: o impacto da simula ção de falhas na avaliação de cobertura.
							2011.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Rafael Westphal.
							Modelos Eficientes de Hierarquia de Memória para Sistemas Embarcados.
							2009.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Leandro da Silva Freitas.
							Projeto e prototipação de um IP para o padrão JPEG.
							2008.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Eberle Audrey Rambo.
							Projeto de um IP para aplicação em telefonia móvel.
							2008.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Vinícius dos Santos Livramento.
							Modelagem do processador TMS 320C5x para uma plataforma de SoCs.
							2008.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">André Porto Leal Piantino.
							Análise do suporte à automação de testes na plataforma aberta Android.
							2008.
							Trabalho de Conclusão de Curso. (Graduação em Sistemas de Informação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Daniel Pereira Volpato.
							Desenvolvimento de um IP para codificação JPEG e validação em plataforma descrita em SystemC.
							2007. 0 f.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Leonardo Luiz Ecco.
							Desenvolvimento de um IP para codificação JPEG e validação em plataforma descrita em SystemC.
							2007. 0 f.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Guilherme Quentel Melo.
							Modelagem do Processador Nios2 para uma Plataforma de SoCs.
							2006. 29 f.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Sandro Rogério Silva de Carvalho.
							Modelagem do Processador PowerPC405 para uma Plataforma de SoCs.
							2006. 52 f.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Luiz Fernando Penkal Santos.
							Um Escalonador de Código Redirecionável para Processadores Embarcados.
							2006. 26 f.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Carlos Rodrigo Tofoli Fernandes.
							CriptoCore: Projeto, validação e prototipação de um IP.
							2005. 42 f.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Emilio Wuerges.
							Voice Recorder: Projeto, validação e prototipação de um IP para compressão e descompressão de áudio..
							2005. 39 f.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Gabriel Maicon Marcílio.
							Voice Recorder: Projeto, validação e prototipação de um IP para compressão e descompressão de áudio.
							2005. 39 f.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Roberto Hartke Neto.
							Uma Ferramenta Protótipo para Síntese de Software para Sistemas Embutidos a partir de SystemC.
							2004. 45 f.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">José Otávio Carlomagno Filho.
							Geração Automática de Montadores a partir de ArchC: um estudo de caso com o PowerPC 405.
							2004. 0 f.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Daniel Carlos Casarotto.
							Geração Automática de Montadores a partir de ArchC: um estudo de caso com o PowerPC 405.
							2004. 0 f.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Eduardo Koerich.
							Co-Projeto de Hardware Software para um ASIP Gerador de Efeitos de Áudio.
							2004. 0 f.
							Trabalho de Conclusão de Curso. (Graduação em Ciências da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Vinícius de Oliveira Carlos.
							Co-Projeto de Hardware e Software para um ASIP Gerador de Efeitos de Áudio.
							2004. 0 f.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Gabriel Renaldo Laureano.
							Modelagem do PIC16F84 para Projeto de Sistemas Embarcados Baseados em Microcontrolador.
							2004. 23 f.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Xênia Kely Amorim.
							Aplicação de Algoritmos de Busca na Otimização de Sistemas Digitais.
							2004. 29 f.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Roberto de Oliveira Leão.
							Suporte para Visualização Gráfica de Resultados de Ferramentas de Síntese de Alto Nível.
							2002.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Felipe Vieira Klein.
							Modelagem de Arquiteturas de Sistemas Digitais: Implementação e Ferramentas de Síntese Automática.
							2002.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Maurício de Andrade Ramos.
							Geração de Grafos de Fluxo de Dados com Restrições de Tempo Real.
							2001.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Iniciação científica</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Nicolas Pfeifer.
							Verificação de Modelos de Memória.
							2018.
							Iniciação Científica. (Graduando em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Rafael Pintar Alevato.
							Comparação de um novo gerador de testes dirigidos com um gerador estado-da-arte.
							2018.
							Iniciação Científica - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marleson Graf.
							Verificação de Modelos de Memória.
							2017.
							Iniciação Científica. (Graduando em Ciência da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Felipe de Azevedo Piovezan.
							Eficiência energética de algoritmos de criptografia baseados em curvas elípticas.
							2015.
							Iniciação Científica. (Graduando em Ciência da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Gabriel Arthur Gerber Andrade.
							Modelagem e verificação automática de consistência e coerência de memória.
							2014.
							Iniciação Científica. (Graduando em Ciência da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Gabriel Garcia Gava.
							Modelagem e verificação automática de consistência e coerência de memória.
							2013.
							Iniciação Científica. (Graduando em Ciência da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Olav Philipp Henschel.
							Modelagem e verificac¸ ?ao autom´atica de consist?encia e coer?encia de mem´oria.
							2011.
							Iniciação Científica. (Graduando em Ciência da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Bruno Farias de Loreto.
							Verificação Dinâmica de Consistência de Memória.
							2011.
							Iniciação Científica. (Graduando em Ciência da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Rafael Westphal.
							Modelos Eficientes de Hierarquia de Memória para Sistemas Embarcados.
							2010.
							Iniciação Científica. (Graduando em Ciência da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Flavio de Carvalho Meurer.
							Global Scheduling and Register Allocation Using Predicated Execution.
							2001.
							Iniciação Científica. (Graduando em Ciência da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Felipe Vieira Klein.
							Modelagem de Arquiteturars de Sistemas Digitais.
							2001.
							Iniciação Científica - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos.
						</div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="OutrasInformacoesRelevantes">
<h1>Outras informa&ccedil;&otilde;es relevantes</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<pre class="outras-informacoes">Para avaliar (abaixo) a repercussão de duas das principais publicações do pesquisador, usou-se o programa Harzing's Publish or Perish (www.harzing.com) com base no Google Scholar, aplicado ao período de 1993 a 2015, depuraram-se as auto-citações e as citações de membros do mesmo grupo de pesquisa e escolheram-se apenas citações feitas em eventos e periódicos da IEEE, ACM e em livros com impacto internacional, selecionando-se apenas os veículos mais relevantes.

O trabalho "A Reordering Technique for Efficient Code Motion", publicado no IEEE/ACM DAC em 1999, foi objeto de citações nos periódicos IEEE TCAD (2004, 2008, 2014) e ACM TODAES " (2012), em trabalhos no DAC (2001, 2002), DATE (2 vezes em 2003), ASP-DAC (2006, 2011), ISSS (2001, 2002), em dois livros internacionais da editora Springer (2003, 2008) e em uma patente registrada pela University of California at Irvine. Essas 15 citações mais relevantes estenderam-se de 2001 a 2014, com origem em universidades dos Estados Unidos (10), Índia (3), Taiwan (1), Itália (1).

O artigo "A Code-Motion Pruning Technique for Global Scheduling", publicado no ACM TODAES em 2000, foi objeto de citações nos periódicos IEEE TC (2001), ACM TODAES (2002, 2012) e ACM CSUR (2010), nos anais do evento IEEE/ACM ICCAD e em livro da editora Springer. Essas 6 citações mais relevantes estenderam-se de 2001 a 2009, coma origem em universidades dos Estados Unidos (2), India (1), Portugal (2), França (1).

--------

O professor coordenou vários projetos de desenvolvimento em parceria com a Motorola Industrial do Brasil de 2001 a 2009. O objetivo desses projetos era o desenvolvimento de software dedicado ao teste de telefones celulares. Isso resultou na participação da equipe da UFSC na rede colaborativa conhecida como Brazil Test Center (BTC), junto com equipes da Motorola, do Instituto Eldorado e do C.E.S.A.R. A rede BTC recebeu Menção Honrosa no Prêmio FINEP de Inovação Tecnológica 2006, na categoria Processo.</pre>
</div><br class="clear" /></div><br class="clear" /><br class="clear" /><div class="rodape-cv">P&aacute;gina gerada pelo Sistema Curr&iacute;culo Lattes em 04/09/2019 &agrave;s 1:45:55</div><br class="clear" /><div class="control-bar-wrapper"><a href="download.do?metodo=apresentar&amp;idcnpq=7115792628126490" target="_blank" class="button"><span class="mini-ico mini-ico-down"></span>Baixar Currículo</a><a class="button" href="javascript:window.print()"><span class="mini-ico mini-ico-list"></span>Imprimir Curr&iacute;culo</a>
</div><br class="clear" /></div>
</div>
</div>
</div>
</div>
<div class="to-top-bar" id="toTop">
<a href="javascript:void(0)" class="topo-width center">
<div class="id-orgao">
<span>CNPq</span> | Uma ag&ecirc;ncia do Minist&eacute;rio da Ci&ecirc;ncia, Tecnologia e Inova&ccedil;&atilde;o</div>
</a>
</div>
</BODY>
</HTML>
