TimeQuest Timing Analyzer report for Microcomputer
Mon Jan 16 22:02:19 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'cpuClock'
 12. Slow Model Setup: 'sdClock'
 13. Slow Model Setup: 'clk'
 14. Slow Model Setup: 'serialClkCount[15]'
 15. Slow Model Setup: 'T80s:cpu1|IORQ_n'
 16. Slow Model Hold: 'clk'
 17. Slow Model Hold: 'T80s:cpu1|IORQ_n'
 18. Slow Model Hold: 'cpuClock'
 19. Slow Model Hold: 'sdClock'
 20. Slow Model Hold: 'serialClkCount[15]'
 21. Slow Model Recovery: 'serialClkCount[15]'
 22. Slow Model Recovery: 'sdClock'
 23. Slow Model Recovery: 'T80s:cpu1|IORQ_n'
 24. Slow Model Removal: 'T80s:cpu1|IORQ_n'
 25. Slow Model Removal: 'serialClkCount[15]'
 26. Slow Model Removal: 'sdClock'
 27. Slow Model Minimum Pulse Width: 'clk'
 28. Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 29. Slow Model Minimum Pulse Width: 'cpuClock'
 30. Slow Model Minimum Pulse Width: 'serialClkCount[15]'
 31. Slow Model Minimum Pulse Width: 'sdClock'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Fast Model Setup Summary
 41. Fast Model Hold Summary
 42. Fast Model Recovery Summary
 43. Fast Model Removal Summary
 44. Fast Model Minimum Pulse Width Summary
 45. Fast Model Setup: 'cpuClock'
 46. Fast Model Setup: 'sdClock'
 47. Fast Model Setup: 'serialClkCount[15]'
 48. Fast Model Setup: 'clk'
 49. Fast Model Setup: 'T80s:cpu1|IORQ_n'
 50. Fast Model Hold: 'clk'
 51. Fast Model Hold: 'cpuClock'
 52. Fast Model Hold: 'T80s:cpu1|IORQ_n'
 53. Fast Model Hold: 'serialClkCount[15]'
 54. Fast Model Hold: 'sdClock'
 55. Fast Model Recovery: 'serialClkCount[15]'
 56. Fast Model Recovery: 'sdClock'
 57. Fast Model Recovery: 'T80s:cpu1|IORQ_n'
 58. Fast Model Removal: 'serialClkCount[15]'
 59. Fast Model Removal: 'T80s:cpu1|IORQ_n'
 60. Fast Model Removal: 'sdClock'
 61. Fast Model Minimum Pulse Width: 'clk'
 62. Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 63. Fast Model Minimum Pulse Width: 'cpuClock'
 64. Fast Model Minimum Pulse Width: 'serialClkCount[15]'
 65. Fast Model Minimum Pulse Width: 'sdClock'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Output Enable Times
 71. Minimum Output Enable Times
 72. Output Disable Times
 73. Minimum Output Disable Times
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Setup Transfers
 80. Hold Transfers
 81. Recovery Transfers
 82. Removal Transfers
 83. Report TCCS
 84. Report RSKM
 85. Unconstrained Paths
 86. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; cpuClock           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }           ;
; sdClock            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sdClock }            ;
; serialClkCount[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { serialClkCount[15] } ;
; T80s:cpu1|IORQ_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { T80s:cpu1|IORQ_n }   ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+--------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note                                                  ;
+------------+-----------------+--------------------+-------------------------------------------------------+
; 53.55 MHz  ; 53.55 MHz       ; cpuClock           ;                                                       ;
; 132.84 MHz ; 132.84 MHz      ; T80s:cpu1|IORQ_n   ;                                                       ;
; 143.95 MHz ; 143.95 MHz      ; sdClock            ;                                                       ;
; 179.31 MHz ; 179.31 MHz      ; serialClkCount[15] ;                                                       ;
; 251.83 MHz ; 180.05 MHz      ; clk                ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+--------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+--------------------+---------+---------------+
; Clock              ; Slack   ; End Point TNS ;
+--------------------+---------+---------------+
; cpuClock           ; -17.674 ; -4600.236     ;
; sdClock            ; -8.268  ; -735.059      ;
; clk                ; -7.645  ; -698.618      ;
; serialClkCount[15] ; -6.419  ; -960.535      ;
; T80s:cpu1|IORQ_n   ; -6.298  ; -168.105      ;
+--------------------+---------+---------------+


+---------------------------------------------+
; Slow Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.308 ; -2.463        ;
; T80s:cpu1|IORQ_n   ; -1.820 ; -34.788       ;
; cpuClock           ; -0.133 ; -0.234        ;
; sdClock            ; 0.499  ; 0.000         ;
; serialClkCount[15] ; 0.499  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -4.942 ; -127.782      ;
; sdClock            ; -1.607 ; -14.154       ;
; T80s:cpu1|IORQ_n   ; -0.380 ; -0.760        ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -0.907 ; -1.814        ;
; serialClkCount[15] ; 0.540  ; 0.000         ;
; sdClock            ; 1.896  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.277 ; -928.249      ;
; T80s:cpu1|IORQ_n   ; -2.113 ; -166.976      ;
; cpuClock           ; -0.742 ; -513.464      ;
; serialClkCount[15] ; -0.742 ; -264.152      ;
; sdClock            ; -0.742 ; -210.728      ;
+--------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                                                       ;
+---------+------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.674 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 18.701     ;
; -17.670 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 18.697     ;
; -17.594 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.633     ;
; -17.547 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 18.574     ;
; -17.540 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.582     ;
; -17.494 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.533     ;
; -17.490 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.529     ;
; -17.473 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.516     ;
; -17.465 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.517     ;
; -17.461 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.513     ;
; -17.454 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.496     ;
; -17.414 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.465     ;
; -17.401 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.444     ;
; -17.389 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 18.416     ;
; -17.385 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 18.449     ;
; -17.369 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.415     ;
; -17.369 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.415     ;
; -17.367 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.406     ;
; -17.360 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.414     ;
; -17.349 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 18.376     ;
; -17.338 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.390     ;
; -17.331 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.398     ;
; -17.293 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 18.348     ;
; -17.288 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.327     ;
; -17.280 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 18.309     ;
; -17.274 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.328     ;
; -17.264 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.332     ;
; -17.259 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.302     ;
; -17.255 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.298     ;
; -17.249 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.295     ;
; -17.246 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 18.269     ;
; -17.245 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.312     ;
; -17.244 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.287     ;
; -17.232 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 18.259     ;
; -17.231 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 18.258     ;
; -17.231 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 18.258     ;
; -17.223 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 18.250     ;
; -17.223 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 18.250     ;
; -17.221 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 18.276     ;
; -17.214 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 18.241     ;
; -17.214 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 18.243     ;
; -17.213 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 18.240     ;
; -17.209 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.248     ;
; -17.202 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 18.229     ;
; -17.202 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 18.229     ;
; -17.192 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.260     ;
; -17.189 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.247     ;
; -17.189 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.247     ;
; -17.186 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.238     ;
; -17.182 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.234     ;
; -17.180 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.232     ;
; -17.173 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.219     ;
; -17.169 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 18.196     ;
; -17.169 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.208     ;
; -17.163 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.206     ;
; -17.160 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.231     ;
; -17.160 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.231     ;
; -17.158 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 18.185     ;
; -17.140 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.192     ;
; -17.108 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.159     ;
; -17.106 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 18.170     ;
; -17.102 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.141     ;
; -17.102 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 18.129     ;
; -17.100 ; T80s:cpu1|T80:u0|IR[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.152     ;
; -17.100 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 18.141     ;
; -17.096 ; T80s:cpu1|T80:u0|IR[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.148     ;
; -17.079 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 18.143     ;
; -17.079 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 18.134     ;
; -17.075 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 18.130     ;
; -17.071 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.125     ;
; -17.069 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.127     ;
; -17.066 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.101     ;
; -17.064 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 18.119     ;
; -17.059 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.111     ;
; -17.052 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 18.079     ;
; -17.052 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.119     ;
; -17.052 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.091     ;
; -17.051 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.090     ;
; -17.051 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.090     ;
; -17.050 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.118     ;
; -17.048 ; T80s:cpu1|T80:u0|IR[3] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.098     ;
; -17.046 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.114     ;
; -17.044 ; T80s:cpu1|T80:u0|IR[3] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.094     ;
; -17.043 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.082     ;
; -17.043 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.082     ;
; -17.040 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.111     ;
; -17.037 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.085     ;
; -17.035 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.103     ;
; -17.034 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.073     ;
; -17.034 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 18.075     ;
; -17.033 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.072     ;
; -17.028 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.071     ;
; -17.025 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.068     ;
; -17.023 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.075     ;
; -17.022 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.074     ;
; -17.022 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.074     ;
; -17.022 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.061     ;
; -17.022 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.061     ;
; -17.020 ; T80s:cpu1|T80:u0|IR[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 18.084     ;
; -17.014 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.070     ;
+---------+------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sdClock'                                                                                                                                               ;
+--------+--------------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -8.268 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.920     ; 5.888      ;
; -8.268 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.920     ; 5.888      ;
; -7.989 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.921     ; 5.608      ;
; -7.989 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.921     ; 5.608      ;
; -7.989 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.921     ; 5.608      ;
; -7.989 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.921     ; 5.608      ;
; -7.989 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.921     ; 5.608      ;
; -7.989 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.921     ; 5.608      ;
; -7.784 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.917     ; 5.407      ;
; -7.784 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.917     ; 5.407      ;
; -7.784 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.917     ; 5.407      ;
; -7.784 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.917     ; 5.407      ;
; -7.715 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.931     ; 5.324      ;
; -7.715 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.931     ; 5.324      ;
; -7.715 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.931     ; 5.324      ;
; -7.715 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.931     ; 5.324      ;
; -7.715 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.931     ; 5.324      ;
; -7.403 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.932     ; 5.011      ;
; -7.403 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.932     ; 5.011      ;
; -7.403 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.932     ; 5.011      ;
; -7.403 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.932     ; 5.011      ;
; -7.403 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.932     ; 5.011      ;
; -7.277 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.917     ; 4.900      ;
; -7.276 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.917     ; 4.899      ;
; -7.276 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|return_state.cmd41            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.917     ; 4.899      ;
; -7.274 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.917     ; 4.897      ;
; -7.273 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.917     ; 4.896      ;
; -7.207 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.731     ; 4.016      ;
; -7.207 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.731     ; 4.016      ;
; -7.131 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.742     ; 3.929      ;
; -7.131 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.742     ; 3.929      ;
; -7.131 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.742     ; 3.929      ;
; -7.131 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.742     ; 3.929      ;
; -7.131 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.742     ; 3.929      ;
; -6.994 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.743     ; 3.791      ;
; -6.994 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.743     ; 3.791      ;
; -6.994 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.743     ; 3.791      ;
; -6.994 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.743     ; 3.791      ;
; -6.994 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.743     ; 3.791      ;
; -6.994 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.743     ; 3.791      ;
; -6.994 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.743     ; 3.791      ;
; -6.952 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.732     ; 3.760      ;
; -6.952 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.732     ; 3.760      ;
; -6.952 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.732     ; 3.760      ;
; -6.952 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.732     ; 3.760      ;
; -6.952 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.732     ; 3.760      ;
; -6.952 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.732     ; 3.760      ;
; -6.819 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.743     ; 3.616      ;
; -6.819 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.743     ; 3.616      ;
; -6.819 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.743     ; 3.616      ;
; -6.819 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.743     ; 3.616      ;
; -6.819 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.743     ; 3.616      ;
; -6.796 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|state.read_block_data         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.920     ; 4.416      ;
; -6.565 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|state.write_block_data        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.741     ; 3.364      ;
; -6.374 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.743     ; 3.171      ;
; -6.130 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.743     ; 2.927      ;
; -6.120 ; sd_controller:sd1|din_latched[3]     ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.743     ; 2.917      ;
; -6.115 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.731     ; 2.924      ;
; -6.026 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.932     ; 3.634      ;
; -5.947 ; sd_controller:sd1|bit_counter[7]     ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 6.988      ;
; -5.947 ; sd_controller:sd1|bit_counter[7]     ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 6.988      ;
; -5.920 ; sd_controller:sd1|bit_counter[6]     ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 6.961      ;
; -5.920 ; sd_controller:sd1|bit_counter[6]     ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 6.961      ;
; -5.900 ; sd_controller:sd1|state.idle         ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.014     ; 6.926      ;
; -5.900 ; sd_controller:sd1|state.idle         ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.014     ; 6.926      ;
; -5.872 ; sd_controller:sd1|byte_counter[7]    ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 6.923      ;
; -5.872 ; sd_controller:sd1|byte_counter[7]    ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 6.923      ;
; -5.837 ; sd_controller:sd1|byte_counter[8]    ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 6.888      ;
; -5.837 ; sd_controller:sd1|byte_counter[8]    ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 6.888      ;
; -5.807 ; sd_controller:sd1|bit_counter[0]     ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.847      ;
; -5.807 ; sd_controller:sd1|bit_counter[0]     ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.847      ;
; -5.789 ; sd_controller:sd1|byte_counter[7]    ; sd_controller:sd1|byte_counter[5]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.829      ;
; -5.789 ; sd_controller:sd1|byte_counter[7]    ; sd_controller:sd1|byte_counter[7]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.829      ;
; -5.789 ; sd_controller:sd1|byte_counter[7]    ; sd_controller:sd1|byte_counter[8]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.829      ;
; -5.789 ; sd_controller:sd1|byte_counter[7]    ; sd_controller:sd1|byte_counter[0]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.829      ;
; -5.789 ; sd_controller:sd1|byte_counter[7]    ; sd_controller:sd1|byte_counter[6]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.829      ;
; -5.768 ; sd_controller:sd1|bit_counter[3]     ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 6.809      ;
; -5.768 ; sd_controller:sd1|bit_counter[3]     ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 6.809      ;
; -5.761 ; sd_controller:sd1|bit_counter[5]     ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 6.802      ;
; -5.761 ; sd_controller:sd1|bit_counter[5]     ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 6.802      ;
; -5.754 ; sd_controller:sd1|byte_counter[8]    ; sd_controller:sd1|byte_counter[5]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.794      ;
; -5.754 ; sd_controller:sd1|byte_counter[8]    ; sd_controller:sd1|byte_counter[7]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.794      ;
; -5.754 ; sd_controller:sd1|byte_counter[8]    ; sd_controller:sd1|byte_counter[8]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.794      ;
; -5.754 ; sd_controller:sd1|byte_counter[8]    ; sd_controller:sd1|byte_counter[0]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.794      ;
; -5.754 ; sd_controller:sd1|byte_counter[8]    ; sd_controller:sd1|byte_counter[6]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.794      ;
; -5.752 ; sd_controller:sd1|bit_counter[1]     ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 6.793      ;
; -5.752 ; sd_controller:sd1|bit_counter[1]     ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 6.793      ;
; -5.705 ; sd_controller:sd1|bit_counter[2]     ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.745      ;
; -5.705 ; sd_controller:sd1|bit_counter[2]     ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.745      ;
; -5.676 ; sd_controller:sd1|byte_counter[5]    ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 6.727      ;
; -5.676 ; sd_controller:sd1|byte_counter[5]    ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 6.727      ;
; -5.668 ; sd_controller:sd1|bit_counter[7]     ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.708      ;
; -5.668 ; sd_controller:sd1|bit_counter[7]     ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.708      ;
; -5.668 ; sd_controller:sd1|bit_counter[7]     ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.708      ;
; -5.668 ; sd_controller:sd1|bit_counter[7]     ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.708      ;
; -5.668 ; sd_controller:sd1|bit_counter[7]     ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.708      ;
; -5.668 ; sd_controller:sd1|bit_counter[7]     ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.708      ;
; -5.659 ; sd_controller:sd1|state.receive_byte ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.012      ; 6.711      ;
; -5.659 ; sd_controller:sd1|state.receive_byte ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.012      ; 6.711      ;
; -5.641 ; sd_controller:sd1|bit_counter[6]     ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.681      ;
+--------+--------------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                          ;
+--------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                                                                                 ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -7.645 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -3.011     ; 5.174      ;
; -7.609 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -3.011     ; 5.138      ;
; -7.546 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -3.011     ; 5.075      ;
; -7.447 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -3.011     ; 4.976      ;
; -7.350 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -3.011     ; 4.879      ;
; -7.217 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -3.011     ; 4.746      ;
; -4.199 ; bufferedUART:io1|rxInPointer[0]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.033      ; 5.272      ;
; -4.181 ; bufferedUART:io1|rxInPointer[3]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.033      ; 5.254      ;
; -4.025 ; bufferedUART:io1|rxInPointer[1]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.033      ; 5.098      ;
; -3.961 ; bufferedUART:io1|rxInPointer[2]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.033      ; 5.034      ;
; -3.750 ; bufferedUART:io1|rxInPointer[4]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.033      ; 4.823      ;
; -3.530 ; T80s:cpu1|T80:u0|A[0]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -1.098     ; 3.386      ;
; -3.494 ; T80s:cpu1|T80:u0|A[9]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -1.047     ; 3.401      ;
; -3.488 ; T80s:cpu1|T80:u0|A[9]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -1.057     ; 3.385      ;
; -3.487 ; T80s:cpu1|T80:u0|A[0]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -1.096     ; 3.345      ;
; -3.476 ; T80s:cpu1|T80:u0|A[0]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -1.086     ; 3.344      ;
; -3.476 ; T80s:cpu1|T80:u0|A[0]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg0  ; cpuClock           ; clk         ; 1.000        ; -1.082     ; 3.348      ;
; -3.449 ; T80s:cpu1|T80:u0|A[0]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -1.076     ; 3.327      ;
; -3.385 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg11 ; cpuClock           ; clk         ; 1.000        ; -1.082     ; 3.257      ;
; -3.385 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg10 ; cpuClock           ; clk         ; 1.000        ; -1.082     ; 3.257      ;
; -3.385 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg9  ; cpuClock           ; clk         ; 1.000        ; -1.082     ; 3.257      ;
; -3.385 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg8  ; cpuClock           ; clk         ; 1.000        ; -1.082     ; 3.257      ;
; -3.385 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg7  ; cpuClock           ; clk         ; 1.000        ; -1.082     ; 3.257      ;
; -3.385 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg6  ; cpuClock           ; clk         ; 1.000        ; -1.082     ; 3.257      ;
; -3.385 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg5  ; cpuClock           ; clk         ; 1.000        ; -1.082     ; 3.257      ;
; -3.385 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg4  ; cpuClock           ; clk         ; 1.000        ; -1.082     ; 3.257      ;
; -3.385 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg3  ; cpuClock           ; clk         ; 1.000        ; -1.082     ; 3.257      ;
; -3.385 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg2  ; cpuClock           ; clk         ; 1.000        ; -1.082     ; 3.257      ;
; -3.385 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg1  ; cpuClock           ; clk         ; 1.000        ; -1.082     ; 3.257      ;
; -3.385 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg0  ; cpuClock           ; clk         ; 1.000        ; -1.082     ; 3.257      ;
; -3.375 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -1.066     ; 3.263      ;
; -3.375 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -1.066     ; 3.263      ;
; -3.375 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -1.066     ; 3.263      ;
; -3.375 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -1.066     ; 3.263      ;
; -3.375 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -1.066     ; 3.263      ;
; -3.375 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -1.066     ; 3.263      ;
; -3.375 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -1.066     ; 3.263      ;
; -3.375 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -1.066     ; 3.263      ;
; -3.375 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -1.066     ; 3.263      ;
; -3.375 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -1.066     ; 3.263      ;
; -3.375 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -1.066     ; 3.263      ;
; -3.375 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -1.066     ; 3.263      ;
; -3.373 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -1.070     ; 3.257      ;
; -3.373 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -1.070     ; 3.257      ;
; -3.373 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -1.070     ; 3.257      ;
; -3.373 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -1.070     ; 3.257      ;
; -3.373 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -1.070     ; 3.257      ;
; -3.373 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -1.070     ; 3.257      ;
; -3.373 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -1.070     ; 3.257      ;
; -3.373 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -1.070     ; 3.257      ;
; -3.373 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -1.070     ; 3.257      ;
; -3.373 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -1.070     ; 3.257      ;
; -3.373 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -1.070     ; 3.257      ;
; -3.373 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -1.070     ; 3.257      ;
; -3.360 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -1.088     ; 3.226      ;
; -3.360 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -1.088     ; 3.226      ;
; -3.360 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -1.088     ; 3.226      ;
; -3.360 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -1.088     ; 3.226      ;
; -3.360 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -1.088     ; 3.226      ;
; -3.360 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -1.088     ; 3.226      ;
; -3.360 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -1.088     ; 3.226      ;
; -3.360 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -1.088     ; 3.226      ;
; -3.360 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -1.088     ; 3.226      ;
; -3.360 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -1.088     ; 3.226      ;
; -3.360 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -1.088     ; 3.226      ;
; -3.360 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -1.088     ; 3.226      ;
; -3.354 ; T80s:cpu1|T80:u0|A[0]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -1.071     ; 3.237      ;
; -3.342 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -1.078     ; 3.218      ;
; -3.342 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -1.078     ; 3.218      ;
; -3.342 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -1.078     ; 3.218      ;
; -3.342 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -1.078     ; 3.218      ;
; -3.342 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -1.078     ; 3.218      ;
; -3.342 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -1.078     ; 3.218      ;
; -3.342 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -1.078     ; 3.218      ;
; -3.342 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -1.078     ; 3.218      ;
; -3.342 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -1.078     ; 3.218      ;
; -3.342 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -1.078     ; 3.218      ;
; -3.342 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -1.078     ; 3.218      ;
; -3.342 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -1.078     ; 3.218      ;
; -3.341 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg11 ; cpuClock           ; clk         ; 1.000        ; -1.062     ; 3.233      ;
; -3.341 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg10 ; cpuClock           ; clk         ; 1.000        ; -1.062     ; 3.233      ;
; -3.341 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg9  ; cpuClock           ; clk         ; 1.000        ; -1.062     ; 3.233      ;
; -3.341 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg8  ; cpuClock           ; clk         ; 1.000        ; -1.062     ; 3.233      ;
; -3.341 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7  ; cpuClock           ; clk         ; 1.000        ; -1.062     ; 3.233      ;
; -3.341 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6  ; cpuClock           ; clk         ; 1.000        ; -1.062     ; 3.233      ;
; -3.341 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg5  ; cpuClock           ; clk         ; 1.000        ; -1.062     ; 3.233      ;
; -3.341 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4  ; cpuClock           ; clk         ; 1.000        ; -1.062     ; 3.233      ;
; -3.341 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3  ; cpuClock           ; clk         ; 1.000        ; -1.062     ; 3.233      ;
; -3.341 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2  ; cpuClock           ; clk         ; 1.000        ; -1.062     ; 3.233      ;
; -3.341 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1  ; cpuClock           ; clk         ; 1.000        ; -1.062     ; 3.233      ;
; -3.341 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg0  ; cpuClock           ; clk         ; 1.000        ; -1.062     ; 3.233      ;
; -3.330 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -1.066     ; 3.218      ;
; -3.330 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -1.066     ; 3.218      ;
; -3.330 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -1.066     ; 3.218      ;
; -3.330 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -1.066     ; 3.218      ;
; -3.330 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -1.066     ; 3.218      ;
; -3.330 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -1.066     ; 3.218      ;
; -3.330 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -1.066     ; 3.218      ;
; -3.330 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -1.066     ; 3.218      ;
; -3.330 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -1.066     ; 3.218      ;
+--------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'serialClkCount[15]'                                                                                                                   ;
+--------+--------------------------------+-------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+------------------+--------------------+--------------+------------+------------+
; -6.419 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~18  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.192     ; 5.767      ;
; -6.419 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~14  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.192     ; 5.767      ;
; -6.341 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~18  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.191     ; 5.690      ;
; -6.341 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~14  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.191     ; 5.690      ;
; -6.334 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~18  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.216     ; 5.658      ;
; -6.334 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~14  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.216     ; 5.658      ;
; -6.191 ; T80s:cpu1|T80:u0|A[5]          ; bufferedUART:io1|rxBuffer~18  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.382      ; 8.113      ;
; -6.191 ; T80s:cpu1|T80:u0|A[5]          ; bufferedUART:io1|rxBuffer~14  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.382      ; 8.113      ;
; -6.144 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~49  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.220     ; 5.464      ;
; -6.144 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~45  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.220     ; 5.464      ;
; -6.142 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~51  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.236     ; 5.446      ;
; -6.069 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~50  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.192     ; 5.417      ;
; -6.069 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~46  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.192     ; 5.417      ;
; -6.066 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~49  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.219     ; 5.387      ;
; -6.066 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~45  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.219     ; 5.387      ;
; -6.064 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~51  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.235     ; 5.369      ;
; -6.061 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~18  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.382      ; 7.983      ;
; -6.061 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~14  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.382      ; 7.983      ;
; -6.059 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~49  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.244     ; 5.355      ;
; -6.059 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~45  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.244     ; 5.355      ;
; -6.057 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~51  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.260     ; 5.337      ;
; -5.991 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~50  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.191     ; 5.340      ;
; -5.991 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~46  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.191     ; 5.340      ;
; -5.984 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~50  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.216     ; 5.308      ;
; -5.984 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~46  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.216     ; 5.308      ;
; -5.952 ; T80s:cpu1|RD_n                 ; bufferedUART:io1|rxBuffer~18  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.462      ; 6.954      ;
; -5.952 ; T80s:cpu1|RD_n                 ; bufferedUART:io1|rxBuffer~14  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.462      ; 6.954      ;
; -5.937 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~102 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.193     ; 5.284      ;
; -5.916 ; T80s:cpu1|T80:u0|A[5]          ; bufferedUART:io1|rxBuffer~49  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.354      ; 7.810      ;
; -5.916 ; T80s:cpu1|T80:u0|A[5]          ; bufferedUART:io1|rxBuffer~45  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.354      ; 7.810      ;
; -5.914 ; T80s:cpu1|T80:u0|A[5]          ; bufferedUART:io1|rxBuffer~51  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.338      ; 7.792      ;
; -5.878 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~18  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.382      ; 7.800      ;
; -5.878 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~14  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.382      ; 7.800      ;
; -5.859 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~102 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.192     ; 5.207      ;
; -5.852 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~102 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.217     ; 5.175      ;
; -5.846 ; T80s:cpu1|T80:u0|A[5]          ; bufferedUART:io1|txBuffer[6]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.365      ; 7.751      ;
; -5.846 ; T80s:cpu1|T80:u0|A[5]          ; bufferedUART:io1|txBuffer[5]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.365      ; 7.751      ;
; -5.846 ; T80s:cpu1|T80:u0|A[5]          ; bufferedUART:io1|txBuffer[4]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.365      ; 7.751      ;
; -5.846 ; T80s:cpu1|T80:u0|A[5]          ; bufferedUART:io1|txBuffer[3]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.365      ; 7.751      ;
; -5.846 ; T80s:cpu1|T80:u0|A[5]          ; bufferedUART:io1|txBuffer[2]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.365      ; 7.751      ;
; -5.846 ; T80s:cpu1|T80:u0|A[5]          ; bufferedUART:io1|txBuffer[1]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.365      ; 7.751      ;
; -5.846 ; T80s:cpu1|T80:u0|A[5]          ; bufferedUART:io1|txBuffer[0]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.365      ; 7.751      ;
; -5.843 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~18  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.460      ; 6.843      ;
; -5.843 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~14  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.460      ; 6.843      ;
; -5.841 ; T80s:cpu1|T80:u0|A[5]          ; bufferedUART:io1|rxBuffer~50  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.382      ; 7.763      ;
; -5.841 ; T80s:cpu1|T80:u0|A[5]          ; bufferedUART:io1|rxBuffer~46  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.382      ; 7.763      ;
; -5.786 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~49  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.354      ; 7.680      ;
; -5.786 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~45  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.354      ; 7.680      ;
; -5.784 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~51  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.338      ; 7.662      ;
; -5.764 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~97  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.215     ; 5.089      ;
; -5.764 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~100 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.215     ; 5.089      ;
; -5.764 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~98  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.215     ; 5.089      ;
; -5.764 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~99  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.215     ; 5.089      ;
; -5.764 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~96  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.215     ; 5.089      ;
; -5.764 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~95  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.215     ; 5.089      ;
; -5.764 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~94  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.215     ; 5.089      ;
; -5.764 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~93  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.215     ; 5.089      ;
; -5.756 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~33  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.215     ; 5.081      ;
; -5.756 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~36  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.215     ; 5.081      ;
; -5.756 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~34  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.215     ; 5.081      ;
; -5.756 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~35  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.215     ; 5.081      ;
; -5.756 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~32  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.215     ; 5.081      ;
; -5.756 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~31  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.215     ; 5.081      ;
; -5.756 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~30  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.215     ; 5.081      ;
; -5.756 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~29  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.215     ; 5.081      ;
; -5.737 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~57  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.220     ; 5.057      ;
; -5.728 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[6]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -2.704     ; 4.064      ;
; -5.728 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[5]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -2.704     ; 4.064      ;
; -5.728 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[4]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -2.704     ; 4.064      ;
; -5.728 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[3]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -2.704     ; 4.064      ;
; -5.728 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[2]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -2.704     ; 4.064      ;
; -5.728 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[1]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -2.704     ; 4.064      ;
; -5.728 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[0]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -2.704     ; 4.064      ;
; -5.724 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~105 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.195     ; 5.069      ;
; -5.724 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~108 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.195     ; 5.069      ;
; -5.724 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~106 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.195     ; 5.069      ;
; -5.724 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~107 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.195     ; 5.069      ;
; -5.724 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~104 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.195     ; 5.069      ;
; -5.724 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~103 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.195     ; 5.069      ;
; -5.724 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~101 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.195     ; 5.069      ;
; -5.716 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|txBuffer[6]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.365      ; 7.621      ;
; -5.716 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|txBuffer[5]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.365      ; 7.621      ;
; -5.716 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|txBuffer[4]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.365      ; 7.621      ;
; -5.716 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|txBuffer[3]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.365      ; 7.621      ;
; -5.716 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|txBuffer[2]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.365      ; 7.621      ;
; -5.716 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|txBuffer[1]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.365      ; 7.621      ;
; -5.716 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|txBuffer[0]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.365      ; 7.621      ;
; -5.715 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~113 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.213     ; 5.042      ;
; -5.715 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~116 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.213     ; 5.042      ;
; -5.715 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~114 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.213     ; 5.042      ;
; -5.715 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~115 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.213     ; 5.042      ;
; -5.715 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~112 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.213     ; 5.042      ;
; -5.715 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~111 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.213     ; 5.042      ;
; -5.715 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~110 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.213     ; 5.042      ;
; -5.715 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~109 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.213     ; 5.042      ;
; -5.711 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~50  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.382      ; 7.633      ;
; -5.711 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~46  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.382      ; 7.633      ;
; -5.710 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~137 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.213     ; 5.037      ;
; -5.710 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~140 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.213     ; 5.037      ;
; -5.710 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~138 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.213     ; 5.037      ;
+--------+--------------------------------+-------------------------------+------------------+--------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+
; -6.298 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.712     ; 6.626      ;
; -6.238 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.712     ; 6.566      ;
; -6.214 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.744     ; 6.510      ;
; -6.166 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.744     ; 6.462      ;
; -5.965 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.708     ; 6.297      ;
; -5.958 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.705     ; 6.293      ;
; -5.938 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.705     ; 6.273      ;
; -5.784 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.708     ; 6.116      ;
; -5.559 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.744     ; 5.855      ;
; -5.549 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.744     ; 5.845      ;
; -5.352 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.750     ; 5.642      ;
; -5.280 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.750     ; 5.570      ;
; -5.275 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.744     ; 5.571      ;
; -5.202 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.744     ; 5.498      ;
; -5.196 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.744     ; 5.492      ;
; -5.121 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.744     ; 5.417      ;
; -4.753 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.712     ; 5.081      ;
; -4.675 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.712     ; 5.003      ;
; -4.157 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.744     ; 4.453      ;
; -4.102 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.744     ; 4.398      ;
; -4.062 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.708     ; 4.394      ;
; -3.984 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.708     ; 4.316      ;
; -3.918 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.708     ; 4.250      ;
; -3.902 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.712     ; 4.230      ;
; -3.902 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|host_read_flag  ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; -0.085     ; 4.357      ;
; -3.869 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.712     ; 4.197      ;
; -3.769 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.750     ; 4.059      ;
; -3.586 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.744     ; 3.882      ;
; -3.554 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.708     ; 3.886      ;
; -3.533 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.744     ; 3.829      ;
; -3.525 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.705     ; 3.860      ;
; -3.452 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.783      ;
; -3.452 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.783      ;
; -3.452 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.783      ;
; -3.452 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.783      ;
; -3.452 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.783      ;
; -3.452 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.783      ;
; -3.446 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.705     ; 3.781      ;
; -3.407 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.744     ; 3.703      ;
; -3.407 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.744     ; 3.703      ;
; -3.374 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.705      ;
; -3.374 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.705      ;
; -3.374 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.705      ;
; -3.374 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.705      ;
; -3.374 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.705      ;
; -3.374 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.705      ;
; -3.362 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.744     ; 3.658      ;
; -3.358 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.744     ; 3.654      ;
; -3.348 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.679      ;
; -3.348 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.679      ;
; -3.348 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.679      ;
; -3.348 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.679      ;
; -3.348 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.679      ;
; -3.348 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.679      ;
; -3.315 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.646      ;
; -3.315 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.646      ;
; -3.315 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.646      ;
; -3.315 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.646      ;
; -3.315 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.646      ;
; -3.315 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.646      ;
; -3.264 ; bufferedUART:io1|txByteWritten    ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.358     ; 3.446      ;
; -3.245 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.576      ;
; -3.245 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.576      ;
; -3.245 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.576      ;
; -3.245 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.576      ;
; -3.245 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.576      ;
; -3.245 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.576      ;
; -3.231 ; T80s:cpu1|T80:u0|DO[7]            ; sd_controller:sd1|block_write     ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 1.621      ; 5.392      ;
; -3.230 ; T80s:cpu1|T80:u0|DO[7]            ; sd_controller:sd1|block_read      ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 1.621      ; 5.391      ;
; -3.026 ; T80s:cpu1|T80:u0|DO[2]            ; sd_controller:sd1|block_write     ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 1.632      ; 5.198      ;
; -3.025 ; T80s:cpu1|T80:u0|DO[2]            ; sd_controller:sd1|block_read      ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 1.632      ; 5.197      ;
; -2.959 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.750     ; 3.249      ;
; -2.844 ; bufferedUART:io1|txByteWritten    ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.390     ; 2.994      ;
; -2.828 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.159      ;
; -2.828 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.159      ;
; -2.828 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.159      ;
; -2.828 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.159      ;
; -2.828 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.159      ;
; -2.828 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.709     ; 3.159      ;
; -2.818 ; T80s:cpu1|T80:u0|A[0]             ; n_RomActive                       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; -0.501     ; 2.857      ;
; -2.761 ; bufferedUART:io1|rxBuffer~52      ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 2.332      ; 5.633      ;
; -2.664 ; T80s:cpu1|T80:u0|DO[6]            ; sd_controller:sd1|din_latched[6]  ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 1.606      ; 4.810      ;
; -2.623 ; bufferedUART:io1|rxInPointer[4]   ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 2.332      ; 5.495      ;
; -2.590 ; T80s:cpu1|T80:u0|DO[1]            ; sd_controller:sd1|block_write     ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 1.649      ; 4.779      ;
; -2.589 ; T80s:cpu1|T80:u0|DO[1]            ; sd_controller:sd1|block_read      ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 1.649      ; 4.778      ;
; -2.570 ; T80s:cpu1|T80:u0|DO[6]            ; sd_controller:sd1|block_write     ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 1.632      ; 4.742      ;
; -2.569 ; T80s:cpu1|T80:u0|DO[6]            ; sd_controller:sd1|block_read      ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 1.632      ; 4.741      ;
; -2.554 ; bufferedUART:io1|rxBuffer~14      ; bufferedUART:io1|dataOut[1]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 2.297      ; 5.391      ;
; -2.534 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|din_latched[0]  ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 1.599      ; 4.673      ;
; -2.534 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|din_latched[1]  ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 1.599      ; 4.673      ;
; -2.534 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|din_latched[2]  ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 1.599      ; 4.673      ;
; -2.534 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|din_latched[3]  ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 1.599      ; 4.673      ;
; -2.534 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|din_latched[4]  ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 1.599      ; 4.673      ;
; -2.534 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|din_latched[5]  ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 1.599      ; 4.673      ;
; -2.534 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|din_latched[6]  ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 1.599      ; 4.673      ;
; -2.534 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|din_latched[7]  ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 1.599      ; 4.673      ;
; -2.524 ; bufferedUART:io1|rxBuffer~60      ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 2.358      ; 5.422      ;
; -2.503 ; bufferedUART:io1|rxBuffer~29      ; bufferedUART:io1|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 2.356      ; 5.399      ;
; -2.475 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[17]     ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 1.620      ; 4.635      ;
; -2.475 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[18]     ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 1.620      ; 4.635      ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                     ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -2.308 ; serialClkCount[15]           ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 2.757      ; 1.059      ;
; -1.808 ; serialClkCount[15]           ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 2.757      ; 1.059      ;
; -0.155 ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.762      ; 1.874      ;
; 0.076  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 1.504      ; 1.847      ;
; 0.099  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 1.504      ; 1.870      ;
; 0.261  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.768      ; 2.296      ;
; 0.277  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.773      ; 2.317      ;
; 0.306  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.748      ; 2.321      ;
; 0.330  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.754      ; 2.351      ;
; 0.331  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.770      ; 2.368      ;
; 0.340  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.766      ; 2.373      ;
; 0.420  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.504      ; 2.191      ;
; 0.425  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.504      ; 2.196      ;
; 0.474  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 1.510      ; 2.251      ;
; 0.484  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 1.526      ; 2.277      ;
; 0.485  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.515      ; 2.267      ;
; 0.487  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.528      ; 2.282      ;
; 0.487  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.490      ; 2.244      ;
; 0.494  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.508      ; 2.269      ;
; 0.499  ; serialClkCount[4]            ; serialClkCount[4]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|rxdFiltered ; bufferedUART:io1|rxdFiltered                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.508  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.774      ; 2.549      ;
; 0.513  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 1.526      ; 2.306      ;
; 0.514  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.515      ; 2.296      ;
; 0.514  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 1.510      ; 2.291      ;
; 0.517  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.774      ; 2.558      ;
; 0.527  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.528      ; 2.322      ;
; 0.545  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.490      ; 2.302      ;
; 0.565  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 1.496      ; 2.328      ;
; 0.574  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.508      ; 2.349      ;
; 0.578  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.512      ; 2.357      ;
; 0.597  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.512      ; 2.376      ;
; 0.685  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.784      ; 2.736      ;
; 0.693  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.786      ; 2.746      ;
; 0.724  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.516      ; 2.507      ;
; 0.726  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.762      ; 2.755      ;
; 0.728  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.754      ; 2.749      ;
; 0.758  ; cpuClkCount[5]               ; cpuClkCount[5]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.799  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.502      ; 2.568      ;
; 0.805  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.502      ; 2.574      ;
; 0.811  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.510      ; 2.588      ;
; 0.811  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.528      ; 2.606      ;
; 0.812  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.768      ; 2.847      ;
; 0.822  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.515      ; 2.604      ;
; 0.831  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.773      ; 2.871      ;
; 0.841  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.510      ; 2.618      ;
; 0.846  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 1.516      ; 2.629      ;
; 0.855  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.528      ; 2.650      ;
; 0.864  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.526      ; 2.657      ;
; 0.875  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.490      ; 2.632      ;
; 0.891  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.780      ; 2.938      ;
; 0.894  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.496      ; 2.657      ;
; 0.899  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.785      ; 2.951      ;
; 0.900  ; sdClkCount[5]                ; sdClock                                                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 1.206      ;
; 0.905  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.780      ; 2.952      ;
; 0.905  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.508      ; 2.680      ;
; 0.933  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.760      ; 2.960      ;
; 0.956  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.758      ; 2.981      ;
; 0.959  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.760      ; 2.986      ;
; 0.964  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.758      ; 2.989      ;
; 0.967  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.770      ; 3.004      ;
; 0.967  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.770      ; 3.004      ;
; 0.976  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.774      ; 3.017      ;
; 0.985  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.748      ; 3.000      ;
; 0.991  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.786      ; 3.044      ;
; 0.997  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.784      ; 3.048      ;
; 1.042  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.510      ; 2.819      ;
; 1.083  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.528      ; 2.878      ;
; 1.130  ; serialClkCount[11]           ; serialClkCount[11]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.436      ;
; 1.132  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.527      ; 2.926      ;
; 1.151  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.770      ; 3.188      ;
; 1.164  ; serialClkCount[7]            ; serialClkCount[7]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.164  ; serialClkCount[9]            ; serialClkCount[9]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.169  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.502      ; 2.938      ;
; 1.169  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.766      ; 3.202      ;
; 1.169  ; sdClkCount[0]                ; sdClkCount[0]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.475      ;
; 1.169  ; cpuClkCount[0]               ; cpuClkCount[0]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.475      ;
; 1.169  ; serialClkCount[13]           ; serialClkCount[13]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.475      ;
; 1.169  ; serialClkCount[14]           ; serialClkCount[14]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.475      ;
; 1.176  ; cpuClkCount[1]               ; cpuClkCount[1]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176  ; cpuClkCount[3]               ; cpuClkCount[3]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.180  ; cpuClkCount[1]               ; cpuClock                                                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 1.486      ;
; 1.181  ; serialClkCount[5]            ; serialClkCount[5]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.182  ; sdClkCount[2]                ; sdClkCount[2]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.186  ; sdClkCount[4]                ; sdClkCount[4]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.188  ; sdClkCount[4]                ; sdClock                                                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 1.494      ;
; 1.196  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.516      ; 2.979      ;
; 1.197  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.500      ; 2.964      ;
; 1.199  ; bufferedUART:io1|rxFilter[5] ; bufferedUART:io1|rxFilter[5]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 1.505      ;
; 1.206  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.512      ; 2.985      ;
; 1.206  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.526      ; 2.999      ;
; 1.212  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.516      ; 2.995      ;
; 1.217  ; serialClkCount[6]            ; serialClkCount[6]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.523      ;
; 1.217  ; serialClkCount[10]           ; serialClkCount[10]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.523      ;
; 1.218  ; serialClkCount[12]           ; serialClkCount[12]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.524      ;
; 1.221  ; serialClkCount[8]            ; serialClkCount[8]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.224  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.502      ; 2.993      ;
; 1.225  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.512      ; 3.004      ;
; 1.228  ; bufferedUART:io1|rxFilter[0] ; bufferedUART:io1|rxFilter[0]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 1.534      ;
; 1.229  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.504      ; 3.000      ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                             ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+
; -1.820 ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|host_write_flag ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.743      ; 1.729      ;
; -1.760 ; bufferedUART:io1|txByteSent       ; bufferedUART:io1|txByteWritten    ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 2.705      ; 1.251      ;
; -1.472 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[25]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.975      ; 3.309      ;
; -1.472 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[26]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.975      ; 3.309      ;
; -1.472 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[27]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.975      ; 3.309      ;
; -1.472 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[28]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.975      ; 3.309      ;
; -1.472 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[29]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.975      ; 3.309      ;
; -1.472 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[30]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.975      ; 3.309      ;
; -1.472 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[31]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.975      ; 3.309      ;
; -1.462 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[19]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.975      ; 3.319      ;
; -1.462 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[20]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.975      ; 3.319      ;
; -1.462 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[21]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.975      ; 3.319      ;
; -1.462 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[22]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.975      ; 3.319      ;
; -1.462 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[23]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.975      ; 3.319      ;
; -1.462 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[24]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.975      ; 3.319      ;
; -0.978 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[19]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.975      ; 3.803      ;
; -0.978 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[20]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.975      ; 3.803      ;
; -0.978 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[21]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.975      ; 3.803      ;
; -0.978 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[22]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.975      ; 3.803      ;
; -0.978 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[23]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.975      ; 3.803      ;
; -0.978 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[24]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.975      ; 3.803      ;
; -0.904 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[0]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.826      ; 1.228      ;
; -0.865 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[25]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.975      ; 3.916      ;
; -0.865 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[26]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.975      ; 3.916      ;
; -0.865 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[27]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.975      ; 3.916      ;
; -0.865 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[28]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.975      ; 3.916      ;
; -0.865 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[29]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.975      ; 3.916      ;
; -0.865 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[30]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.975      ; 3.916      ;
; -0.865 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[31]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.975      ; 3.916      ;
; -0.864 ; sd_controller:sd1|sd_read_flag    ; sd_controller:sd1|host_read_flag  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 2.930      ; 1.872      ;
; -0.693 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[9]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.971      ; 4.084      ;
; -0.693 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[10]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.971      ; 4.084      ;
; -0.693 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[11]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.971      ; 4.084      ;
; -0.693 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[12]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.971      ; 4.084      ;
; -0.693 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[13]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.971      ; 4.084      ;
; -0.693 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[14]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.971      ; 4.084      ;
; -0.693 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[15]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.971      ; 4.084      ;
; -0.693 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[16]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.971      ; 4.084      ;
; -0.672 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[17]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.974      ; 4.108      ;
; -0.672 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[18]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.974      ; 4.108      ;
; -0.634 ; bufferedUART:io1|txByteSent       ; bufferedUART:io1|dataOut[1]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.024      ; 2.196      ;
; -0.600 ; bufferedUART:io1|rxBuffer~72      ; bufferedUART:io1|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.050      ; 2.256      ;
; -0.428 ; bufferedUART:io1|rxBuffer~57      ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.028      ; 2.406      ;
; -0.330 ; bufferedUART:io1|rxBuffer~97      ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.023      ; 2.499      ;
; -0.296 ; bufferedUART:io1|rxBuffer~130     ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.025      ; 2.535      ;
; -0.265 ; bufferedUART:io1|rxBuffer~127     ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.025      ; 2.566      ;
; -0.248 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[9]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.971      ; 4.529      ;
; -0.248 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[10]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.971      ; 4.529      ;
; -0.248 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[11]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.971      ; 4.529      ;
; -0.248 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[12]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.971      ; 4.529      ;
; -0.248 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[13]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.971      ; 4.529      ;
; -0.248 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[14]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.971      ; 4.529      ;
; -0.248 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[15]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.971      ; 4.529      ;
; -0.248 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[16]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.971      ; 4.529      ;
; -0.215 ; bufferedUART:io1|rxBuffer~137     ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.021      ; 2.612      ;
; -0.188 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[17]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.974      ; 4.592      ;
; -0.188 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[18]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.974      ; 4.592      ;
; -0.181 ; bufferedUART:io1|rxBuffer~33      ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.023      ; 2.648      ;
; -0.173 ; bufferedUART:io1|rxBuffer~80      ; bufferedUART:io1|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.032      ; 2.665      ;
; -0.157 ; bufferedUART:io1|rxBuffer~122     ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.025      ; 2.674      ;
; -0.153 ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[0]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.743      ; 3.396      ;
; -0.153 ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[1]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.743      ; 3.396      ;
; -0.153 ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[2]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.743      ; 3.396      ;
; -0.153 ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[3]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.743      ; 3.396      ;
; -0.153 ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[4]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.743      ; 3.396      ;
; -0.153 ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[5]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.743      ; 3.396      ;
; -0.153 ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[6]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.743      ; 3.396      ;
; -0.153 ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[7]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.743      ; 3.396      ;
; -0.029 ; bufferedUART:io1|rxBuffer~108     ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.041      ; 2.818      ;
; 0.001  ; sd_controller:sd1|block_read      ; sd_controller:sd1|block_read      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.498      ; 0.805      ;
; 0.001  ; sd_controller:sd1|block_write     ; sd_controller:sd1|block_write     ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.498      ; 0.805      ;
; 0.006  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[6]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.829      ; 2.141      ;
; 0.018  ; T80s:cpu1|T80:u0|DO[0]            ; sd_controller:sd1|address[25]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.144      ; 1.968      ;
; 0.022  ; T80s:cpu1|T80:u0|DO[1]            ; sd_controller:sd1|address[26]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.143      ; 1.971      ;
; 0.026  ; bufferedUART:io1|rxBuffer~96      ; bufferedUART:io1|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.029      ; 2.861      ;
; 0.056  ; T80s:cpu1|T80:u0|DO[1]            ; sd_controller:sd1|address[18]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.142      ; 2.004      ;
; 0.074  ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.709      ; 1.089      ;
; 0.090  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[7]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.822      ; 2.218      ;
; 0.109  ; bufferedUART:io1|rxBuffer~107     ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.048      ; 2.963      ;
; 0.115  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[0]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.953      ; 4.874      ;
; 0.115  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[1]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.953      ; 4.874      ;
; 0.115  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[2]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.953      ; 4.874      ;
; 0.115  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[3]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.953      ; 4.874      ;
; 0.115  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[4]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.953      ; 4.874      ;
; 0.115  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[5]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.953      ; 4.874      ;
; 0.115  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[6]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.953      ; 4.874      ;
; 0.115  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[7]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.953      ; 4.874      ;
; 0.125  ; bufferedUART:io1|rxBuffer~140     ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.059      ; 2.990      ;
; 0.132  ; bufferedUART:io1|rxBuffer~49      ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.028      ; 2.966      ;
; 0.138  ; bufferedUART:io1|rxBuffer~70      ; bufferedUART:io1|dataOut[1]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.049      ; 2.993      ;
; 0.145  ; bufferedUART:io1|rxBuffer~75      ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.088      ; 3.039      ;
; 0.194  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[1]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.790      ; 2.290      ;
; 0.202  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|block_read      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.979      ; 4.987      ;
; 0.203  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|block_write     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.979      ; 4.988      ;
; 0.271  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|host_write_flag ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.953      ; 5.030      ;
; 0.277  ; bufferedUART:io1|rxBuffer~39      ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.007      ; 3.090      ;
; 0.281  ; bufferedUART:io1|rxBuffer~43      ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.048      ; 3.135      ;
; 0.322  ; bufferedUART:io1|rxBuffer~56      ; bufferedUART:io1|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.035      ; 3.163      ;
; 0.376  ; bufferedUART:io1|rxBuffer~139     ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.066      ; 3.248      ;
; 0.377  ; bufferedUART:io1|rxBuffer~42      ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.007      ; 3.190      ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                    ;
+--------+------------------------------+------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------+-------------+--------------+------------+------------+
; -0.133 ; T80s:cpu1|IORQ_n             ; T80s:cpu1|DI_Reg[7]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.899      ; 4.376      ;
; -0.101 ; T80s:cpu1|IORQ_n             ; T80s:cpu1|DI_Reg[6]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.899      ; 4.408      ;
; 0.213  ; T80s:cpu1|IORQ_n             ; T80s:cpu1|T80:u0|IR[7]       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.899      ; 4.722      ;
; 0.356  ; T80s:cpu1|T80:u0|A[2]        ; T80s:cpu1|DI_Reg[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 2.825      ; 3.487      ;
; 0.367  ; T80s:cpu1|IORQ_n             ; T80s:cpu1|DI_Reg[7]          ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.899      ; 4.376      ;
; 0.388  ; T80s:cpu1|T80:u0|A[2]        ; T80s:cpu1|DI_Reg[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 2.825      ; 3.519      ;
; 0.399  ; T80s:cpu1|IORQ_n             ; T80s:cpu1|DI_Reg[6]          ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.899      ; 4.408      ;
; 0.446  ; T80s:cpu1|IORQ_n             ; T80s:cpu1|T80:u0|IR[5]       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.888      ; 4.944      ;
; 0.499  ; T80s:cpu1|T80:u0|TState[0]   ; T80s:cpu1|T80:u0|TState[0]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|TState[1]   ; T80s:cpu1|T80:u0|TState[1]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|TState[2]   ; T80s:cpu1|T80:u0|TState[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|Alternate   ; T80s:cpu1|T80:u0|Alternate   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|Halt_FF     ; T80s:cpu1|T80:u0|Halt_FF     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|R[7]        ; T80s:cpu1|T80:u0|R[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|IntE_FF2    ; T80s:cpu1|T80:u0|IntE_FF2    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|BTR_r       ; T80s:cpu1|T80:u0|BTR_r       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|MCycle[0]   ; T80s:cpu1|T80:u0|MCycle[0]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.511  ; T80s:cpu1|T80:u0|A[3]        ; T80s:cpu1|DI_Reg[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 2.567      ; 3.384      ;
; 0.543  ; T80s:cpu1|T80:u0|A[3]        ; T80s:cpu1|DI_Reg[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 2.567      ; 3.416      ;
; 0.702  ; T80s:cpu1|T80:u0|A[2]        ; T80s:cpu1|T80:u0|IR[7]       ; cpuClock         ; cpuClock    ; 0.000        ; 2.825      ; 3.833      ;
; 0.713  ; T80s:cpu1|IORQ_n             ; T80s:cpu1|T80:u0|IR[7]       ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.899      ; 4.722      ;
; 0.746  ; sd_controller:sd1|dout[7]    ; T80s:cpu1|DI_Reg[7]          ; sdClock          ; cpuClock    ; 0.000        ; 1.609      ; 2.661      ;
; 0.749  ; T80s:cpu1|IORQ_n             ; T80s:cpu1|DI_Reg[4]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.888      ; 5.247      ;
; 0.751  ; T80s:cpu1|IORQ_n             ; T80s:cpu1|DI_Reg[5]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.888      ; 5.249      ;
; 0.751  ; T80s:cpu1|IORQ_n             ; T80s:cpu1|T80:u0|IR[4]       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.888      ; 5.249      ;
; 0.857  ; T80s:cpu1|T80:u0|A[3]        ; T80s:cpu1|T80:u0|IR[7]       ; cpuClock         ; cpuClock    ; 0.000        ; 2.567      ; 3.730      ;
; 0.882  ; sd_controller:sd1|dout[7]    ; T80s:cpu1|T80:u0|IR[7]       ; sdClock          ; cpuClock    ; 0.000        ; 1.609      ; 2.797      ;
; 0.909  ; T80s:cpu1|T80:u0|ACC[1]      ; T80s:cpu1|T80:u0|Ap[1]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.215      ;
; 0.910  ; T80s:cpu1|T80:u0|Ap[3]       ; T80s:cpu1|T80:u0|ACC[3]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.216      ;
; 0.917  ; T80s:cpu1|T80:u0|Ap[6]       ; T80s:cpu1|T80:u0|ACC[6]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.223      ;
; 0.920  ; T80s:cpu1|T80:u0|Alternate   ; T80s:cpu1|T80:u0|RegAddrC[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.226      ;
; 0.920  ; T80s:cpu1|T80:u0|ACC[6]      ; T80s:cpu1|T80:u0|Ap[6]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.226      ;
; 0.925  ; T80s:cpu1|T80:u0|ACC[3]      ; T80s:cpu1|T80:u0|Ap[3]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.231      ;
; 0.929  ; T80s:cpu1|T80:u0|F[7]        ; T80s:cpu1|T80:u0|Fp[7]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.235      ;
; 0.935  ; T80s:cpu1|T80:u0|F[6]        ; T80s:cpu1|T80:u0|Fp[6]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.241      ;
; 0.935  ; T80s:cpu1|T80:u0|A[2]        ; T80s:cpu1|T80:u0|IR[5]       ; cpuClock         ; cpuClock    ; 0.000        ; 2.814      ; 4.055      ;
; 0.946  ; T80s:cpu1|IORQ_n             ; T80s:cpu1|T80:u0|IR[5]       ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.888      ; 4.944      ;
; 0.948  ; T80s:cpu1|T80:u0|F[4]        ; T80s:cpu1|T80:u0|Fp[4]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.254      ;
; 0.951  ; T80s:cpu1|T80:u0|MCycle[1]   ; T80s:cpu1|T80:u0|MCycle[1]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.257      ;
; 0.952  ; T80s:cpu1|T80:u0|MCycle[2]   ; T80s:cpu1|T80:u0|MCycle[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.258      ;
; 0.957  ; T80s:cpu1|T80:u0|F[0]        ; T80s:cpu1|T80:u0|Fp[0]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.263      ;
; 0.984  ; sd_controller:sd1|dout[5]    ; T80s:cpu1|DI_Reg[5]          ; sdClock          ; cpuClock    ; 0.000        ; 1.598      ; 2.888      ;
; 0.987  ; sd_controller:sd1|dout[4]    ; T80s:cpu1|T80:u0|IR[4]       ; sdClock          ; cpuClock    ; 0.000        ; 1.598      ; 2.891      ;
; 0.988  ; sd_controller:sd1|dout[5]    ; T80s:cpu1|T80:u0|IR[5]       ; sdClock          ; cpuClock    ; 0.000        ; 1.598      ; 2.892      ;
; 0.990  ; sd_controller:sd1|dout[4]    ; T80s:cpu1|DI_Reg[4]          ; sdClock          ; cpuClock    ; 0.000        ; 1.598      ; 2.894      ;
; 1.014  ; sd_controller:sd1|dout[1]    ; T80s:cpu1|DI_Reg[1]          ; sdClock          ; cpuClock    ; 0.000        ; 1.598      ; 2.918      ;
; 1.014  ; sd_controller:sd1|dout[1]    ; T80s:cpu1|T80:u0|IR[1]       ; sdClock          ; cpuClock    ; 0.000        ; 1.598      ; 2.918      ;
; 1.031  ; sd_controller:sd1|dout[2]    ; T80s:cpu1|DI_Reg[2]          ; sdClock          ; cpuClock    ; 0.000        ; 1.598      ; 2.935      ;
; 1.032  ; sd_controller:sd1|dout[2]    ; T80s:cpu1|T80:u0|IR[2]       ; sdClock          ; cpuClock    ; 0.000        ; 1.598      ; 2.936      ;
; 1.056  ; sd_controller:sd1|dout[6]    ; T80s:cpu1|DI_Reg[6]          ; sdClock          ; cpuClock    ; 0.000        ; 1.609      ; 2.971      ;
; 1.090  ; T80s:cpu1|T80:u0|A[3]        ; T80s:cpu1|T80:u0|IR[5]       ; cpuClock         ; cpuClock    ; 0.000        ; 2.556      ; 3.952      ;
; 1.159  ; T80s:cpu1|T80:u0|TState[0]   ; T80s:cpu1|T80:u0|TState[1]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.465      ;
; 1.164  ; T80s:cpu1|T80:u0|ACC[7]      ; T80s:cpu1|T80:u0|I[7]        ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 1.468      ;
; 1.171  ; T80s:cpu1|T80:u0|I[6]        ; T80s:cpu1|T80:u0|A[14]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.477      ;
; 1.174  ; T80s:cpu1|T80:u0|Ap[7]       ; T80s:cpu1|T80:u0|ACC[7]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.480      ;
; 1.174  ; T80s:cpu1|T80:u0|TState[1]   ; T80s:cpu1|T80:u0|TState[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.480      ;
; 1.182  ; T80s:cpu1|T80:u0|R[0]        ; T80s:cpu1|T80:u0|R[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.488      ;
; 1.185  ; T80s:cpu1|T80:u0|R[5]        ; T80s:cpu1|T80:u0|R[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.491      ;
; 1.190  ; T80s:cpu1|T80:u0|R[2]        ; T80s:cpu1|T80:u0|R[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.496      ;
; 1.200  ; sd_controller:sd1|dout[0]    ; T80s:cpu1|DI_Reg[0]          ; sdClock          ; cpuClock    ; 0.000        ; 1.598      ; 3.104      ;
; 1.207  ; sd_controller:sd1|dout[0]    ; T80s:cpu1|T80:u0|IR[0]       ; sdClock          ; cpuClock    ; 0.000        ; 1.598      ; 3.111      ;
; 1.225  ; T80s:cpu1|T80:u0|ACC[0]      ; T80s:cpu1|T80:u0|Ap[0]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.225  ; T80s:cpu1|T80:u0|R[1]        ; T80s:cpu1|T80:u0|R[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.226  ; T80s:cpu1|T80:u0|Ap[0]       ; T80s:cpu1|T80:u0|ACC[0]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226  ; T80s:cpu1|T80:u0|R[3]        ; T80s:cpu1|T80:u0|R[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226  ; T80s:cpu1|T80:u0|R[4]        ; T80s:cpu1|T80:u0|R[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226  ; T80s:cpu1|T80:u0|I[4]        ; T80s:cpu1|T80:u0|A[12]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.228  ; T80s:cpu1|T80:u0|R[6]        ; T80s:cpu1|T80:u0|R[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.534      ;
; 1.238  ; T80s:cpu1|T80:u0|A[2]        ; T80s:cpu1|DI_Reg[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 2.814      ; 4.358      ;
; 1.240  ; T80s:cpu1|T80:u0|A[2]        ; T80s:cpu1|DI_Reg[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 2.814      ; 4.360      ;
; 1.240  ; T80s:cpu1|T80:u0|A[2]        ; T80s:cpu1|T80:u0|IR[4]       ; cpuClock         ; cpuClock    ; 0.000        ; 2.814      ; 4.360      ;
; 1.248  ; T80s:cpu1|T80:u0|A[1]        ; T80s:cpu1|DI_Reg[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 2.825      ; 4.379      ;
; 1.249  ; T80s:cpu1|IORQ_n             ; T80s:cpu1|DI_Reg[4]          ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.888      ; 5.247      ;
; 1.251  ; T80s:cpu1|IORQ_n             ; T80s:cpu1|DI_Reg[5]          ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.888      ; 5.249      ;
; 1.251  ; T80s:cpu1|IORQ_n             ; T80s:cpu1|T80:u0|IR[4]       ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.888      ; 5.249      ;
; 1.254  ; T80s:cpu1|T80:u0|ACC[5]      ; T80s:cpu1|T80:u0|I[5]        ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 1.558      ;
; 1.280  ; T80s:cpu1|T80:u0|A[1]        ; T80s:cpu1|DI_Reg[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 2.825      ; 4.411      ;
; 1.311  ; T80s:cpu1|T80:u0|XY_Ind      ; T80s:cpu1|T80:u0|XY_Ind      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.617      ;
; 1.316  ; T80s:cpu1|T80:u0|TState[1]   ; T80s:cpu1|T80:u0|TmpAddr[11] ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.623      ;
; 1.393  ; T80s:cpu1|T80:u0|A[3]        ; T80s:cpu1|DI_Reg[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 2.556      ; 4.255      ;
; 1.395  ; T80s:cpu1|T80:u0|A[3]        ; T80s:cpu1|DI_Reg[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 2.556      ; 4.257      ;
; 1.395  ; T80s:cpu1|T80:u0|A[3]        ; T80s:cpu1|T80:u0|IR[4]       ; cpuClock         ; cpuClock    ; 0.000        ; 2.556      ; 4.257      ;
; 1.428  ; T80s:cpu1|T80:u0|ACC[2]      ; T80s:cpu1|T80:u0|I[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 1.736      ;
; 1.502  ; T80s:cpu1|T80:u0|PC[0]       ; T80s:cpu1|T80:u0|PC[0]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.808      ;
; 1.505  ; T80s:cpu1|T80:u0|ACC[6]      ; T80s:cpu1|T80:u0|ACC[6]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.811      ;
; 1.511  ; T80s:cpu1|T80:u0|Ap[1]       ; T80s:cpu1|T80:u0|ACC[1]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.817      ;
; 1.514  ; T80s:cpu1|T80:u0|XY_State[1] ; T80s:cpu1|T80:u0|RegAddrC[2] ; cpuClock         ; cpuClock    ; 0.000        ; -0.004     ; 1.816      ;
; 1.533  ; T80s:cpu1|T80:u0|TState[0]   ; T80s:cpu1|T80:u0|TState[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.839      ;
; 1.552  ; T80s:cpu1|T80:u0|ACC[2]      ; T80s:cpu1|T80:u0|Ap[2]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.003      ; 1.861      ;
; 1.566  ; T80s:cpu1|T80:u0|ACC[5]      ; T80s:cpu1|T80:u0|Ap[5]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.007      ; 1.879      ;
; 1.584  ; T80s:cpu1|T80:u0|Ap[4]       ; T80s:cpu1|T80:u0|ACC[4]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.890      ;
; 1.593  ; T80s:cpu1|T80:u0|I[3]        ; T80s:cpu1|T80:u0|A[11]       ; cpuClock         ; cpuClock    ; 0.000        ; -0.007     ; 1.892      ;
; 1.594  ; T80s:cpu1|T80:u0|A[1]        ; T80s:cpu1|T80:u0|IR[7]       ; cpuClock         ; cpuClock    ; 0.000        ; 2.825      ; 4.725      ;
; 1.639  ; sd_controller:sd1|block_busy ; T80s:cpu1|DI_Reg[5]          ; sdClock          ; cpuClock    ; 0.000        ; 1.577      ; 3.522      ;
; 1.640  ; T80s:cpu1|T80:u0|Fp[0]       ; T80s:cpu1|T80:u0|F[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.946      ;
; 1.643  ; sd_controller:sd1|block_busy ; T80s:cpu1|T80:u0|IR[5]       ; sdClock          ; cpuClock    ; 0.000        ; 1.577      ; 3.526      ;
; 1.659  ; sd_controller:sd1|init_busy  ; T80s:cpu1|T80:u0|IR[4]       ; sdClock          ; cpuClock    ; 0.000        ; 1.577      ; 3.542      ;
; 1.660  ; T80s:cpu1|T80:u0|R[0]        ; T80s:cpu1|T80:u0|R[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.966      ;
; 1.662  ; sd_controller:sd1|init_busy  ; T80s:cpu1|DI_Reg[4]          ; sdClock          ; cpuClock    ; 0.000        ; 1.577      ; 3.545      ;
; 1.669  ; T80s:cpu1|T80:u0|R[2]        ; T80s:cpu1|T80:u0|R[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.975      ;
+--------+------------------------------+------------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.732 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.038      ;
; 0.734 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.040      ;
; 0.736 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.042      ;
; 0.737 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.043      ;
; 0.737 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.043      ;
; 0.744 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.050      ;
; 0.747 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.053      ;
; 0.751 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|recv_data[4]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.057      ;
; 0.751 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.057      ;
; 0.755 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[46]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.061      ;
; 0.789 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.095      ;
; 0.897 ; sd_controller:sd1|cmd_out[25]                   ; sd_controller:sd1|cmd_out[26]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.203      ;
; 0.899 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.205      ;
; 0.900 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.206      ;
; 0.902 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[23]                   ; sd_controller:sd1|cmd_out[24]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[39]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.903 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.903 ; sd_controller:sd1|cmd_out[18]                   ; sd_controller:sd1|cmd_out[19]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.904 ; sd_controller:sd1|cmd_out[16]                   ; sd_controller:sd1|cmd_out[17]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.904 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.905 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.906 ; sd_controller:sd1|cmd_out[21]                   ; sd_controller:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[24]                   ; sd_controller:sd1|cmd_out[25]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.907 ; sd_controller:sd1|cmd_out[31]                   ; sd_controller:sd1|cmd_out[32]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.213      ;
; 0.907 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.213      ;
; 0.914 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[43]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.220      ;
; 0.917 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.223      ;
; 0.933 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[41]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.239      ;
; 0.964 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.read_block_cmd          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.270      ;
; 0.968 ; sd_controller:sd1|cmd_out[48]                   ; sd_controller:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.273      ;
; 1.032 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.339      ;
; 1.033 ; sd_controller:sd1|cmd_out[49]                   ; sd_controller:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.340      ;
; 1.059 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.365      ;
; 1.119 ; sd_controller:sd1|cmd_out[27]                   ; sd_controller:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.425      ;
; 1.134 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|state.cmd41                   ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.439      ;
; 1.173 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.479      ;
; 1.174 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.480      ;
; 1.174 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.write_block_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.480      ;
; 1.181 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.487      ;
; 1.183 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[4]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.489      ;
; 1.194 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.500      ;
; 1.195 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.501      ;
; 1.196 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.502      ;
; 1.196 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.502      ;
; 1.197 ; sd_controller:sd1|cmd_out[12]                   ; sd_controller:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.503      ;
; 1.199 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.505      ;
; 1.199 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[8]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.505      ;
; 1.199 ; sd_controller:sd1|cmd_out[32]                   ; sd_controller:sd1|cmd_out[33]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.505      ;
; 1.200 ; sd_controller:sd1|cmd_out[15]                   ; sd_controller:sd1|cmd_out[16]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.506      ;
; 1.202 ; sd_controller:sd1|cmd_out[29]                   ; sd_controller:sd1|cmd_out[30]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.508      ;
; 1.203 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.509      ;
; 1.203 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.509      ;
; 1.203 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.509      ;
; 1.204 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.510      ;
; 1.208 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.514      ;
; 1.213 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|state.cmd55                   ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.518      ;
; 1.216 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.522      ;
; 1.227 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.533      ;
; 1.255 ; sd_controller:sd1|cmd_out[8]                    ; sd_controller:sd1|cmd_out[9]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.561      ;
; 1.333 ; sd_controller:sd1|led_on_count[3]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.639      ;
; 1.451 ; sd_controller:sd1|cmd_out[6]                    ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.756      ;
; 1.456 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.004      ; 1.766      ;
; 1.460 ; sd_controller:sd1|state.write_block_wait        ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.767      ;
; 1.473 ; sd_controller:sd1|state.read_block_wait         ; sd_controller:sd1|byte_counter[0]               ; sdClock      ; sdClock     ; 0.000        ; -0.012     ; 1.767      ;
; 1.474 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.780      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'serialClkCount[15]'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.499 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.743 ; bufferedUART:io1|txBuffer[1]            ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.049      ;
; 0.749 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.055      ;
; 0.750 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.056      ;
; 0.794 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.100      ;
; 0.867 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.173      ;
; 0.879 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.185      ;
; 0.888 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.194      ;
; 0.914 ; bufferedUART:io1|txBuffer[4]            ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.220      ;
; 1.001 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~105           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.308      ;
; 1.055 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~101           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.362      ;
; 1.066 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~103           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.373      ;
; 1.079 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~106           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.386      ;
; 1.086 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.391      ;
; 1.087 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.392      ;
; 1.089 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.394      ;
; 1.090 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.395      ;
; 1.128 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.696      ; 4.434      ;
; 1.137 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.443      ;
; 1.151 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~43            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.458      ;
; 1.152 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~107           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.459      ;
; 1.163 ; bufferedUART:io1|txBuffer[2]            ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.469      ;
; 1.168 ; bufferedUART:io1|txBuffer[3]            ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.474      ;
; 1.175 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[4]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.481      ;
; 1.181 ; bufferedUART:io1|rxClockCount[4]        ; bufferedUART:io1|rxClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.487      ;
; 1.182 ; bufferedUART:io1|txClockCount[2]        ; bufferedUART:io1|txClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.488      ;
; 1.187 ; bufferedUART:io1|txClockCount[0]        ; bufferedUART:io1|txClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.493      ;
; 1.187 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.493      ;
; 1.187 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.493      ;
; 1.188 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.494      ;
; 1.195 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.501      ;
; 1.203 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.509      ;
; 1.211 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.696      ; 4.517      ;
; 1.217 ; bufferedUART:io1|txClockCount[3]        ; bufferedUART:io1|txClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.523      ;
; 1.221 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~108           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.528      ;
; 1.223 ; bufferedUART:io1|rxInPointer[2]         ; bufferedUART:io1|rxInPointer[2]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.529      ;
; 1.223 ; bufferedUART:io1|txBuffer[5]            ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.529      ;
; 1.225 ; bufferedUART:io1|txBuffer[6]            ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.531      ;
; 1.245 ; bufferedUART:io1|rxClockCount[3]        ; bufferedUART:io1|rxClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.551      ;
; 1.246 ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.552      ;
; 1.252 ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.558      ;
; 1.272 ; bufferedUART:io1|rxInPointer[3]         ; bufferedUART:io1|rxInPointer[3]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.578      ;
; 1.285 ; bufferedUART:io1|rxInPointer[1]         ; bufferedUART:io1|rxInPointer[1]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.591      ;
; 1.294 ; bufferedUART:io1|rxInPointer[0]         ; bufferedUART:io1|rxInPointer[0]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.600      ;
; 1.348 ; bufferedUART:io1|rxClockCount[3]        ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.654      ;
; 1.426 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[6]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.733      ;
; 1.436 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~41            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.745      ;
; 1.483 ; bufferedUART:io1|rxClockCount[0]        ; bufferedUART:io1|rxClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.789      ;
; 1.484 ; bufferedUART:io1|rxClockCount[2]        ; bufferedUART:io1|rxClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.790      ;
; 1.486 ; bufferedUART:io1|txClockCount[1]        ; bufferedUART:io1|txClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.792      ;
; 1.495 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.804      ;
; 1.498 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[6]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.807      ;
; 1.515 ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.821      ;
; 1.516 ; bufferedUART:io1|rxClockCount[1]        ; bufferedUART:io1|rxClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.822      ;
; 1.526 ; bufferedUART:io1|txClockCount[5]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.832      ;
; 1.530 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.836      ;
; 1.544 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~114           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.017     ; 1.833      ;
; 1.544 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~138           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.017     ; 1.833      ;
; 1.574 ; bufferedUART:io1|rxdFiltered            ; bufferedUART:io1|rxState.idle           ; clk                ; serialClkCount[15] ; 0.000        ; -0.048     ; 1.832      ;
; 1.576 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~39            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.885      ;
; 1.578 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~38            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.887      ;
; 1.578 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~102           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.887      ;
; 1.589 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.897      ;
; 1.598 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~42            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.907      ;
; 1.599 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.908      ;
; 1.628 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; -0.500       ; 2.696      ; 4.434      ;
; 1.647 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.953      ;
; 1.647 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.953      ;
; 1.654 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.960      ;
; 1.661 ; bufferedUART:io1|txClockCount[2]        ; bufferedUART:io1|txClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.967      ;
; 1.665 ; bufferedUART:io1|txClockCount[0]        ; bufferedUART:io1|txClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.971      ;
; 1.695 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~111           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.017     ; 1.984      ;
; 1.695 ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.001      ;
; 1.697 ; bufferedUART:io1|txClockCount[3]        ; bufferedUART:io1|txClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.003      ;
; 1.698 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~135           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.017     ; 1.987      ;
; 1.700 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~136           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.017     ; 1.989      ;
; 1.701 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~112           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.017     ; 1.990      ;
; 1.711 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; -0.500       ; 2.696      ; 4.517      ;
; 1.713 ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.019      ;
; 1.717 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~116           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.017     ; 2.006      ;
; 1.718 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~140           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.017     ; 2.007      ;
; 1.719 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~90            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.022     ; 2.003      ;
; 1.719 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~82            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.022     ; 2.003      ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -4.942 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.210     ; 4.272      ;
; -4.942 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.210     ; 4.272      ;
; -4.942 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.210     ; 4.272      ;
; -4.898 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.212     ; 4.226      ;
; -4.898 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.212     ; 4.226      ;
; -4.898 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.212     ; 4.226      ;
; -4.898 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.212     ; 4.226      ;
; -4.898 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.212     ; 4.226      ;
; -4.884 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.196     ; 4.228      ;
; -4.884 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.196     ; 4.228      ;
; -4.884 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.196     ; 4.228      ;
; -4.884 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.196     ; 4.228      ;
; -4.884 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.196     ; 4.228      ;
; -4.884 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.196     ; 4.228      ;
; -4.884 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.196     ; 4.228      ;
; -4.884 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.196     ; 4.228      ;
; -4.884 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.196     ; 4.228      ;
; -4.883 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.197     ; 4.226      ;
; -4.883 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.197     ; 4.226      ;
; -4.883 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.197     ; 4.226      ;
; -4.883 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.197     ; 4.226      ;
; -4.864 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.209     ; 4.195      ;
; -4.864 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.209     ; 4.195      ;
; -4.864 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.209     ; 4.195      ;
; -4.857 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.234     ; 4.163      ;
; -4.857 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.234     ; 4.163      ;
; -4.857 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.234     ; 4.163      ;
; -4.820 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.211     ; 4.149      ;
; -4.820 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.211     ; 4.149      ;
; -4.820 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.211     ; 4.149      ;
; -4.820 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.211     ; 4.149      ;
; -4.820 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.211     ; 4.149      ;
; -4.813 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.236     ; 4.117      ;
; -4.813 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.236     ; 4.117      ;
; -4.813 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.236     ; 4.117      ;
; -4.813 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.236     ; 4.117      ;
; -4.813 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.236     ; 4.117      ;
; -4.806 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.195     ; 4.151      ;
; -4.806 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.195     ; 4.151      ;
; -4.806 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.195     ; 4.151      ;
; -4.806 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.195     ; 4.151      ;
; -4.806 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.195     ; 4.151      ;
; -4.806 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.195     ; 4.151      ;
; -4.806 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.195     ; 4.151      ;
; -4.806 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.195     ; 4.151      ;
; -4.806 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.195     ; 4.151      ;
; -4.805 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.196     ; 4.149      ;
; -4.805 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.196     ; 4.149      ;
; -4.805 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.196     ; 4.149      ;
; -4.805 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.196     ; 4.149      ;
; -4.799 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.220     ; 4.119      ;
; -4.799 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.220     ; 4.119      ;
; -4.799 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.220     ; 4.119      ;
; -4.799 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.220     ; 4.119      ;
; -4.799 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.220     ; 4.119      ;
; -4.799 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.220     ; 4.119      ;
; -4.799 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.220     ; 4.119      ;
; -4.799 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.220     ; 4.119      ;
; -4.799 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.220     ; 4.119      ;
; -4.798 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.221     ; 4.117      ;
; -4.798 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.221     ; 4.117      ;
; -4.798 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.221     ; 4.117      ;
; -4.798 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.221     ; 4.117      ;
; -4.714 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.364      ; 6.618      ;
; -4.714 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.364      ; 6.618      ;
; -4.714 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.364      ; 6.618      ;
; -4.670 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.362      ; 6.572      ;
; -4.670 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.362      ; 6.572      ;
; -4.670 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.362      ; 6.572      ;
; -4.670 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.362      ; 6.572      ;
; -4.670 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.362      ; 6.572      ;
; -4.656 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.378      ; 6.574      ;
; -4.656 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.378      ; 6.574      ;
; -4.656 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.378      ; 6.574      ;
; -4.656 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.378      ; 6.574      ;
; -4.656 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.378      ; 6.574      ;
; -4.656 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.378      ; 6.574      ;
; -4.656 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.378      ; 6.574      ;
; -4.656 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.378      ; 6.574      ;
; -4.656 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.378      ; 6.574      ;
; -4.655 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.377      ; 6.572      ;
; -4.655 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.377      ; 6.572      ;
; -4.655 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.377      ; 6.572      ;
; -4.655 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.377      ; 6.572      ;
; -4.584 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.364      ; 6.488      ;
; -4.584 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.364      ; 6.488      ;
; -4.584 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.364      ; 6.488      ;
; -4.540 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.362      ; 6.442      ;
; -4.540 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.362      ; 6.442      ;
; -4.540 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.362      ; 6.442      ;
; -4.540 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.362      ; 6.442      ;
; -4.540 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.362      ; 6.442      ;
; -4.526 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.378      ; 6.444      ;
; -4.526 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.378      ; 6.444      ;
; -4.526 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.378      ; 6.444      ;
; -4.526 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.378      ; 6.444      ;
; -4.526 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.378      ; 6.444      ;
; -4.526 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.378      ; 6.444      ;
; -4.526 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.378      ; 6.444      ;
; -4.526 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.378      ; 6.444      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sdClock'                                                                                                                  ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.607 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.645      ;
; -1.607 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.645      ;
; -1.607 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.645      ;
; -1.607 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.645      ;
; -1.607 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.645      ;
; -1.607 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.645      ;
; -1.607 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.645      ;
; -1.607 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.645      ;
; -1.471 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.509      ;
; -1.471 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.509      ;
; -1.471 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.509      ;
; -1.471 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.509      ;
; -1.471 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.509      ;
; -1.471 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.509      ;
; -1.471 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.509      ;
; -1.471 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.509      ;
; -1.298 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.338      ;
; -1.162 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.202      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                               ;
+--------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; -0.380 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.244      ; 4.164      ;
; -0.380 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.244      ; 4.164      ;
; 1.143  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.246      ; 2.643      ;
; 1.143  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.246      ; 2.643      ;
+--------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                ;
+--------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; -0.907 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.744      ; 2.643      ;
; -0.907 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.744      ; 2.643      ;
; 0.616  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.742      ; 4.164      ;
; 0.616  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.742      ; 4.164      ;
+--------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'serialClkCount[15]'                                                                                                          ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 0.540 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.684      ; 3.834      ;
; 0.540 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.684      ; 3.834      ;
; 0.540 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.684      ; 3.834      ;
; 0.540 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.684      ; 3.834      ;
; 0.540 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.684      ; 3.834      ;
; 0.540 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.684      ; 3.834      ;
; 1.040 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.684      ; 3.834      ;
; 1.040 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.684      ; 3.834      ;
; 1.040 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.684      ; 3.834      ;
; 1.040 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.684      ; 3.834      ;
; 1.040 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.684      ; 3.834      ;
; 1.040 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.684      ; 3.834      ;
; 1.260 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.709      ; 4.579      ;
; 1.260 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.709      ; 4.579      ;
; 1.260 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.709      ; 4.579      ;
; 1.260 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.709      ; 4.579      ;
; 1.261 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.710      ; 4.581      ;
; 1.261 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.710      ; 4.581      ;
; 1.261 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.710      ; 4.581      ;
; 1.261 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.710      ; 4.581      ;
; 1.261 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.710      ; 4.581      ;
; 1.261 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.710      ; 4.581      ;
; 1.261 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.710      ; 4.581      ;
; 1.261 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.710      ; 4.581      ;
; 1.261 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.710      ; 4.581      ;
; 1.275 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.694      ; 4.579      ;
; 1.275 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.694      ; 4.579      ;
; 1.275 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.694      ; 4.579      ;
; 1.275 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.694      ; 4.579      ;
; 1.275 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.694      ; 4.579      ;
; 1.319 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.696      ; 4.625      ;
; 1.319 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.696      ; 4.625      ;
; 1.319 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.696      ; 4.625      ;
; 1.760 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.709      ; 4.579      ;
; 1.760 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.709      ; 4.579      ;
; 1.760 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.709      ; 4.579      ;
; 1.760 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.709      ; 4.579      ;
; 1.761 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.710      ; 4.581      ;
; 1.761 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.710      ; 4.581      ;
; 1.761 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.710      ; 4.581      ;
; 1.761 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.710      ; 4.581      ;
; 1.761 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.710      ; 4.581      ;
; 1.761 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.710      ; 4.581      ;
; 1.761 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.710      ; 4.581      ;
; 1.761 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.710      ; 4.581      ;
; 1.761 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.710      ; 4.581      ;
; 1.775 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.694      ; 4.579      ;
; 1.775 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.694      ; 4.579      ;
; 1.775 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.694      ; 4.579      ;
; 1.775 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.694      ; 4.579      ;
; 1.775 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.694      ; 4.579      ;
; 1.819 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.696      ; 4.625      ;
; 1.819 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.696      ; 4.625      ;
; 1.819 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.696      ; 4.625      ;
; 2.952 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.352      ; 4.110      ;
; 2.952 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.352      ; 4.110      ;
; 2.952 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.352      ; 4.110      ;
; 2.952 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.352      ; 4.110      ;
; 2.952 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.352      ; 4.110      ;
; 2.952 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.352      ; 4.110      ;
; 3.554 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.610      ; 4.970      ;
; 3.554 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.610      ; 4.970      ;
; 3.554 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.610      ; 4.970      ;
; 3.554 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.610      ; 4.970      ;
; 3.554 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.610      ; 4.970      ;
; 3.554 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.610      ; 4.970      ;
; 3.672 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.377      ; 4.855      ;
; 3.672 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.377      ; 4.855      ;
; 3.672 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.377      ; 4.855      ;
; 3.672 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.377      ; 4.855      ;
; 3.673 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.378      ; 4.857      ;
; 3.673 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.378      ; 4.857      ;
; 3.673 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.378      ; 4.857      ;
; 3.673 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.378      ; 4.857      ;
; 3.673 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.378      ; 4.857      ;
; 3.673 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.378      ; 4.857      ;
; 3.673 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.378      ; 4.857      ;
; 3.673 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.378      ; 4.857      ;
; 3.673 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.378      ; 4.857      ;
; 3.687 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.362      ; 4.855      ;
; 3.687 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.362      ; 4.855      ;
; 3.687 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.362      ; 4.855      ;
; 3.687 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.362      ; 4.855      ;
; 3.687 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.362      ; 4.855      ;
; 3.731 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.364      ; 4.901      ;
; 3.731 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.364      ; 4.901      ;
; 3.731 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.364      ; 4.901      ;
; 3.766 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.352      ; 4.924      ;
; 3.766 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.352      ; 4.924      ;
; 3.766 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.352      ; 4.924      ;
; 3.766 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.352      ; 4.924      ;
; 3.766 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.352      ; 4.924      ;
; 3.766 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.352      ; 4.924      ;
; 3.769 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.610      ; 5.185      ;
; 3.769 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.610      ; 5.185      ;
; 3.769 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.610      ; 5.185      ;
; 3.769 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.610      ; 5.185      ;
; 3.769 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.610      ; 5.185      ;
; 3.769 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.610      ; 5.185      ;
; 3.991 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.430      ; 4.227      ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.896 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.202      ;
; 2.032 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.338      ;
; 2.205 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.509      ;
; 2.205 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.509      ;
; 2.205 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.509      ;
; 2.205 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.509      ;
; 2.205 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.509      ;
; 2.205 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.509      ;
; 2.205 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.509      ;
; 2.205 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.509      ;
; 2.341 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.645      ;
; 2.341 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.645      ;
; 2.341 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.645      ;
; 2.341 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.645      ;
; 2.341 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.645      ;
; 2.341 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.645      ;
; 2.341 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.645      ;
; 2.341 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.645      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg11  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg11  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg1  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                            ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+
; -2.113 ; -0.871       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag  ;
; -2.113 ; -0.871       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag  ;
; -1.451 ; -0.209       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]       ;
; -1.451 ; -0.209       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]       ;
; -1.451 ; -0.209       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]       ;
; -1.451 ; -0.209       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]       ;
; -1.451 ; -0.209       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]       ;
; -1.451 ; -0.209       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]       ;
; -1.451 ; -0.209       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]       ;
; -1.451 ; -0.209       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]       ;
; -1.451 ; -0.209       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]       ;
; -1.451 ; -0.209       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]       ;
; -1.451 ; -0.209       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]       ;
; -1.451 ; -0.209       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]       ;
; -1.451 ; -0.209       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]       ;
; -1.451 ; -0.209       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]       ;
; -1.451 ; -0.209       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]       ;
; -1.451 ; -0.209       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]       ;
; -1.451 ; -0.209       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0] ;
; -1.451 ; -0.209       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0] ;
; -1.451 ; -0.209       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1] ;
; -1.451 ; -0.209       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1] ;
; -1.451 ; -0.209       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2] ;
; -1.451 ; -0.209       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2] ;
; -1.451 ; -0.209       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3] ;
; -1.451 ; -0.209       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3] ;
; -1.451 ; -0.209       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4] ;
; -1.451 ; -0.209       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4] ;
; -1.451 ; -0.209       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5] ;
; -1.451 ; -0.209       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5] ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]     ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]     ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]     ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]     ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]     ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]     ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]     ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]     ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]     ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]     ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]     ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]     ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]     ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]     ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]     ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]     ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]     ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]     ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]     ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]     ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]     ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]     ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]     ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]     ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]     ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]     ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]     ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]     ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]     ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]     ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]     ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]     ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]     ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]     ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]     ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]     ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]     ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]     ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]     ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]     ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]     ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]     ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]     ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]     ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]      ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]      ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read      ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read      ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write     ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write     ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]  ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]  ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[1]  ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[1]  ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[2]  ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[2]  ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[3]  ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[3]  ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[4]  ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[4]  ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[5]  ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[5]  ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[6]  ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[6]  ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[7]  ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[7]  ;
; -1.240 ; 0.002        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_write_flag ;
; -1.240 ; 0.002        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_write_flag ;
; -1.072 ; 0.170        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]    ;
; -1.072 ; 0.170        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]    ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rxd1         ; clk        ; 7.755  ; 7.755  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 7.970  ; 7.970  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.704  ; 5.704  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.880  ; 5.880  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.942  ; 5.942  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.809  ; 5.809  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 6.837  ; 6.837  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 6.616  ; 6.616  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 7.970  ; 7.970  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 6.730  ; 6.730  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 9.256  ; 9.256  ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 10.812 ; 10.812 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rxd1         ; clk        ; -4.903 ; -4.903 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -5.307 ; -5.307 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -5.431 ; -5.431 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -5.614 ; -5.614 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -5.675 ; -5.675 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -5.307 ; -5.307 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -6.568 ; -6.568 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -6.346 ; -6.346 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -6.671 ; -6.671 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -6.328 ; -6.328 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -6.179 ; -6.179 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -5.440 ; -5.440 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 10.069 ; 10.069 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 12.505 ; 12.505 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 13.146 ; 13.146 ; Fall       ; T80s:cpu1|IORQ_n   ;
; rts1             ; clk                ; 8.474  ; 8.474  ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 11.531 ; 11.531 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 13.967 ; 13.967 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 14.608 ; 14.608 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 10.829 ; 10.829 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 9.859  ; 9.859  ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 6.380  ; 6.380  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 6.846  ; 6.846  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 7.124  ; 7.124  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 7.425  ; 7.425  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 7.994  ; 7.994  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 7.419  ; 7.419  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 7.750  ; 7.750  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.829 ; 10.829 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.334 ; 10.334 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.122 ; 10.122 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 9.583  ; 9.583  ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 10.391 ; 10.391 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 10.257 ; 10.257 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 10.340 ; 10.340 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.368 ; 10.368 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 10.671 ; 10.671 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.306 ; 10.306 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 10.394 ; 10.394 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 9.516  ; 9.516  ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.349 ; 10.349 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.671 ; 10.671 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.463 ; 10.463 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 9.212  ; 9.212  ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 8.774  ; 8.774  ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.354  ; 8.354  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 8.531  ; 8.531  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 10.260 ; 10.260 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 9.801  ; 9.801  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 9.411  ; 9.411  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 10.069 ; 10.069 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 12.505 ; 12.505 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 13.146 ; 13.146 ; Fall       ; T80s:cpu1|IORQ_n   ;
; rts1             ; clk                ; 8.474  ; 8.474  ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 11.269 ; 11.269 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 8.890  ; 8.890  ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 9.050  ; 9.050  ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 6.380  ; 6.380  ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 9.859  ; 9.859  ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 6.380  ; 6.380  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 6.846  ; 6.846  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 7.124  ; 7.124  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 7.425  ; 7.425  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 7.994  ; 7.994  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 7.419  ; 7.419  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 7.750  ; 7.750  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.829 ; 10.829 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.334 ; 10.334 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.122 ; 10.122 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 9.583  ; 9.583  ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 10.391 ; 10.391 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 10.257 ; 10.257 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 10.340 ; 10.340 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.368 ; 10.368 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 8.774  ; 8.774  ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.306 ; 10.306 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 10.394 ; 10.394 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 9.516  ; 9.516  ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.349 ; 10.349 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.671 ; 10.671 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.463 ; 10.463 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 9.212  ; 9.212  ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 8.774  ; 8.774  ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.354  ; 8.354  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 8.531  ; 8.531  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 8.812  ; 8.812  ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 9.801  ; 9.801  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 9.411  ; 9.411  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 12.486 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 12.496 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 12.916 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 12.576 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 12.576 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 12.576 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 12.486 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 13.181 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 13.182 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 10.398 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.408 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.828 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.488 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.488 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.488 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.398 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.093 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.094 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 12.486    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 12.496    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 12.916    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 12.576    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 12.576    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 12.576    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 12.486    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 13.181    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 13.182    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 10.398    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.408    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.828    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.488    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.488    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.488    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.398    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.093    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.094    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------+
; Fast Model Setup Summary                    ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; cpuClock           ; -4.711 ; -1189.643     ;
; sdClock            ; -2.042 ; -158.335      ;
; serialClkCount[15] ; -1.932 ; -268.382      ;
; clk                ; -1.864 ; -86.059       ;
; T80s:cpu1|IORQ_n   ; -1.481 ; -39.976       ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.338 ; -15.452       ;
; cpuClock           ; -0.615 ; -3.398        ;
; T80s:cpu1|IORQ_n   ; -0.553 ; -5.641        ;
; serialClkCount[15] ; -0.140 ; -0.250        ;
; sdClock            ; 0.215  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -1.532 ; -39.240       ;
; sdClock            ; -0.005 ; -0.040        ;
; T80s:cpu1|IORQ_n   ; 0.036  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -0.157 ; -0.942        ;
; T80s:cpu1|IORQ_n   ; 0.187  ; 0.000         ;
; sdClock            ; 0.743  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.423 ; -582.812      ;
; T80s:cpu1|IORQ_n   ; -0.953 ; -83.258       ;
; cpuClock           ; -0.500 ; -346.000      ;
; serialClkCount[15] ; -0.500 ; -178.000      ;
; sdClock            ; -0.500 ; -142.000      ;
+--------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                                                          ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.711 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.730      ;
; -4.707 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.726      ;
; -4.678 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.717      ;
; -4.678 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.717      ;
; -4.668 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.709      ;
; -4.664 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.705      ;
; -4.660 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.691      ;
; -4.653 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.689      ;
; -4.652 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.672      ;
; -4.651 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.680      ;
; -4.649 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.669      ;
; -4.647 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.676      ;
; -4.635 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.696      ;
; -4.635 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.696      ;
; -4.631 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.650      ;
; -4.622 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.658      ;
; -4.619 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|A[7]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.160     ; 4.491      ;
; -4.618 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.638      ;
; -4.618 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 5.667      ;
; -4.618 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 5.667      ;
; -4.617 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.637      ;
; -4.617 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 5.670      ;
; -4.616 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.635      ;
; -4.616 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.652      ;
; -4.614 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|A[7]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.160     ; 4.486      ;
; -4.611 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.642      ;
; -4.610 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.668      ;
; -4.609 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.651      ;
; -4.608 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|A[1]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.275     ; 4.365      ;
; -4.608 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|A[2]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.275     ; 4.365      ;
; -4.606 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.625      ;
; -4.606 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.648      ;
; -4.605 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|A[3]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.160     ; 4.477      ;
; -4.604 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.624      ;
; -4.602 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.622      ;
; -4.601 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.640      ;
; -4.600 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.641      ;
; -4.600 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|A[3]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.160     ; 4.472      ;
; -4.593 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.629      ;
; -4.593 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.639      ;
; -4.592 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|A[1]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.255     ; 4.369      ;
; -4.592 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.622      ;
; -4.591 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|A[2]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.255     ; 4.368      ;
; -4.590 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.610      ;
; -4.589 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.609      ;
; -4.589 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.619      ;
; -4.588 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.629      ;
; -4.587 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.623      ;
; -4.587 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|A[1]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.255     ; 4.364      ;
; -4.586 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|A[2]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.255     ; 4.363      ;
; -4.585 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.626      ;
; -4.582 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.618      ;
; -4.581 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.622      ;
; -4.579 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.637      ;
; -4.575 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.611      ;
; -4.575 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.617      ;
; -4.574 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.616      ;
; -4.573 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.614      ;
; -4.573 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.631      ;
; -4.572 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|A[5]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.160     ; 4.444      ;
; -4.571 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.600      ;
; -4.568 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 5.621      ;
; -4.567 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|A[5]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.160     ; 4.439      ;
; -4.564 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.584      ;
; -4.564 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.584      ;
; -4.563 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.604      ;
; -4.562 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.608      ;
; -4.561 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.603      ;
; -4.559 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.598      ;
; -4.559 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.601      ;
; -4.558 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.588      ;
; -4.558 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.619      ;
; -4.557 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.587      ;
; -4.556 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.585      ;
; -4.556 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.602      ;
; -4.555 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.594      ;
; -4.553 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.569      ;
; -4.552 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.571      ;
; -4.552 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.613      ;
; -4.552 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.613      ;
; -4.551 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.592      ;
; -4.550 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.608      ;
; -4.548 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.567      ;
; -4.548 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|A[1]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.265     ; 4.315      ;
; -4.548 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|A[2]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.265     ; 4.315      ;
; -4.547 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.589      ;
; -4.546 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.587      ;
; -4.546 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.575      ;
; -4.546 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.588      ;
; -4.544 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.564      ;
; -4.544 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.574      ;
; -4.544 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.602      ;
; -4.543 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.563      ;
; -4.542 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.583      ;
; -4.542 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|A[7]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.158     ; 4.416      ;
; -4.542 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.572      ;
; -4.541 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.582      ;
; -4.541 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 5.590      ;
; -4.539 ; T80s:cpu1|T80:u0|ISet[0]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.568      ;
; -4.539 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|A[7]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.161     ; 4.410      ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sdClock'                                                                                                                                            ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -2.042 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.595     ; 1.979      ;
; -2.042 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.595     ; 1.979      ;
; -2.041 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.186     ; 1.387      ;
; -2.041 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.186     ; 1.387      ;
; -2.013 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.196     ; 1.349      ;
; -2.013 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.196     ; 1.349      ;
; -2.013 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.196     ; 1.349      ;
; -2.013 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.196     ; 1.349      ;
; -2.013 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.196     ; 1.349      ;
; -1.980 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.198     ; 1.314      ;
; -1.980 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.198     ; 1.314      ;
; -1.980 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.198     ; 1.314      ;
; -1.980 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.198     ; 1.314      ;
; -1.980 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.198     ; 1.314      ;
; -1.980 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.198     ; 1.314      ;
; -1.980 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.198     ; 1.314      ;
; -1.971 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.595     ; 1.908      ;
; -1.971 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.595     ; 1.908      ;
; -1.971 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.595     ; 1.908      ;
; -1.971 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.595     ; 1.908      ;
; -1.971 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.595     ; 1.908      ;
; -1.971 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.595     ; 1.908      ;
; -1.957 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.186     ; 1.303      ;
; -1.957 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.186     ; 1.303      ;
; -1.957 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.186     ; 1.303      ;
; -1.957 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.186     ; 1.303      ;
; -1.957 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.186     ; 1.303      ;
; -1.957 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.186     ; 1.303      ;
; -1.925 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.197     ; 1.260      ;
; -1.925 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.197     ; 1.260      ;
; -1.925 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.197     ; 1.260      ;
; -1.925 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.197     ; 1.260      ;
; -1.925 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.197     ; 1.260      ;
; -1.891 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.590     ; 1.833      ;
; -1.891 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.590     ; 1.833      ;
; -1.891 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.590     ; 1.833      ;
; -1.891 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.590     ; 1.833      ;
; -1.823 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.605     ; 1.750      ;
; -1.823 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.605     ; 1.750      ;
; -1.823 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.605     ; 1.750      ;
; -1.823 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.605     ; 1.750      ;
; -1.823 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.605     ; 1.750      ;
; -1.735 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.606     ; 1.661      ;
; -1.735 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.606     ; 1.661      ;
; -1.735 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.606     ; 1.661      ;
; -1.735 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.606     ; 1.661      ;
; -1.735 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.606     ; 1.661      ;
; -1.722 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_data        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.195     ; 1.059      ;
; -1.666 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.197     ; 1.001      ;
; -1.643 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.590     ; 1.585      ;
; -1.642 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.590     ; 1.584      ;
; -1.642 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd41            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.590     ; 1.584      ;
; -1.640 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.590     ; 1.582      ;
; -1.640 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.590     ; 1.582      ;
; -1.633 ; sd_controller:sd1|din_latched[3]  ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.198     ; 0.967      ;
; -1.609 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.198     ; 0.943      ;
; -1.592 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.185     ; 0.939      ;
; -1.495 ; sd_controller:sd1|din_latched[0]  ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.198     ; 0.829      ;
; -1.465 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|state.read_block_data         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.594     ; 1.403      ;
; -1.435 ; sd_controller:sd1|address[20]     ; sd_controller:sd1|cmd_out[28]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.199     ; 0.768      ;
; -1.420 ; sd_controller:sd1|address[22]     ; sd_controller:sd1|cmd_out[30]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.199     ; 0.753      ;
; -1.413 ; sd_controller:sd1|address[23]     ; sd_controller:sd1|cmd_out[31]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.199     ; 0.746      ;
; -1.407 ; sd_controller:sd1|address[19]     ; sd_controller:sd1|cmd_out[27]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.199     ; 0.740      ;
; -1.406 ; sd_controller:sd1|address[31]     ; sd_controller:sd1|cmd_out[39]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.199     ; 0.739      ;
; -1.397 ; sd_controller:sd1|address[17]     ; sd_controller:sd1|cmd_out[25]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.201     ; 0.728      ;
; -1.395 ; sd_controller:sd1|address[18]     ; sd_controller:sd1|cmd_out[26]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.201     ; 0.726      ;
; -1.385 ; sd_controller:sd1|block_read      ; sd_controller:sd1|block_start_ack               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.199     ; 0.718      ;
; -1.371 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|sd_write_flag                 ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.197     ; 0.706      ;
; -1.365 ; sd_controller:sd1|block_read      ; sd_controller:sd1|state.idle                    ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.198     ; 0.699      ;
; -1.326 ; sd_controller:sd1|block_write     ; sd_controller:sd1|block_start_ack               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.199     ; 0.659      ;
; -1.305 ; sd_controller:sd1|address[24]     ; sd_controller:sd1|cmd_out[32]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.199     ; 0.638      ;
; -1.305 ; sd_controller:sd1|address[25]     ; sd_controller:sd1|cmd_out[33]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.199     ; 0.638      ;
; -1.303 ; sd_controller:sd1|address[21]     ; sd_controller:sd1|cmd_out[29]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.199     ; 0.636      ;
; -1.302 ; sd_controller:sd1|address[26]     ; sd_controller:sd1|cmd_out[34]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.199     ; 0.635      ;
; -1.302 ; sd_controller:sd1|address[28]     ; sd_controller:sd1|cmd_out[36]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.199     ; 0.635      ;
; -1.302 ; sd_controller:sd1|address[29]     ; sd_controller:sd1|cmd_out[37]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.199     ; 0.635      ;
; -1.301 ; sd_controller:sd1|address[27]     ; sd_controller:sd1|cmd_out[35]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.199     ; 0.634      ;
; -1.293 ; sd_controller:sd1|address[30]     ; sd_controller:sd1|cmd_out[38]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.199     ; 0.626      ;
; -1.289 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.321      ;
; -1.289 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.321      ;
; -1.281 ; sd_controller:sd1|address[9]      ; sd_controller:sd1|cmd_out[17]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.199     ; 0.614      ;
; -1.281 ; sd_controller:sd1|address[10]     ; sd_controller:sd1|cmd_out[18]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.199     ; 0.614      ;
; -1.281 ; sd_controller:sd1|address[14]     ; sd_controller:sd1|cmd_out[22]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.198     ; 0.615      ;
; -1.280 ; sd_controller:sd1|address[13]     ; sd_controller:sd1|cmd_out[21]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.198     ; 0.614      ;
; -1.280 ; sd_controller:sd1|address[16]     ; sd_controller:sd1|cmd_out[24]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.198     ; 0.614      ;
; -1.278 ; sd_controller:sd1|address[12]     ; sd_controller:sd1|cmd_out[20]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.198     ; 0.612      ;
; -1.276 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.308      ;
; -1.276 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.308      ;
; -1.273 ; sd_controller:sd1|state.idle      ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.014     ; 2.291      ;
; -1.273 ; sd_controller:sd1|state.idle      ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.014     ; 2.291      ;
; -1.273 ; sd_controller:sd1|address[11]     ; sd_controller:sd1|cmd_out[19]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.199     ; 0.606      ;
; -1.269 ; sd_controller:sd1|address[15]     ; sd_controller:sd1|cmd_out[23]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.198     ; 0.603      ;
; -1.267 ; sd_controller:sd1|din_latched[7]  ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.198     ; 0.601      ;
; -1.266 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 2.308      ;
; -1.266 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 2.308      ;
; -1.265 ; sd_controller:sd1|din_latched[2]  ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.198     ; 0.599      ;
; -1.251 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 2.293      ;
; -1.251 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 2.293      ;
; -1.249 ; sd_controller:sd1|din_latched[1]  ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.198     ; 0.583      ;
; -1.233 ; sd_controller:sd1|block_write     ; sd_controller:sd1|state.idle                    ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.198     ; 0.567      ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                       ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.932 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~18  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.464     ; 2.000      ;
; -1.932 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~14  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.464     ; 2.000      ;
; -1.926 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~18  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.482     ; 1.976      ;
; -1.926 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~14  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.482     ; 1.976      ;
; -1.865 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~18  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.464     ; 1.933      ;
; -1.865 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~14  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.464     ; 1.933      ;
; -1.852 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~51  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.501     ; 1.883      ;
; -1.846 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~51  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.519     ; 1.859      ;
; -1.844 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~49  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.485     ; 1.891      ;
; -1.844 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~45  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.485     ; 1.891      ;
; -1.838 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~49  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.503     ; 1.867      ;
; -1.838 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~45  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.503     ; 1.867      ;
; -1.795 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~50  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.464     ; 1.863      ;
; -1.795 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~46  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.464     ; 1.863      ;
; -1.789 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~50  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.482     ; 1.839      ;
; -1.789 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~46  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.482     ; 1.839      ;
; -1.785 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~51  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.501     ; 1.816      ;
; -1.777 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~49  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.485     ; 1.824      ;
; -1.777 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~45  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.485     ; 1.824      ;
; -1.762 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~102 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.465     ; 1.829      ;
; -1.756 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~102 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.483     ; 1.805      ;
; -1.728 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~50  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.464     ; 1.796      ;
; -1.728 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~46  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.464     ; 1.796      ;
; -1.727 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~113 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.478     ; 1.781      ;
; -1.727 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~137 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.478     ; 1.781      ;
; -1.727 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~116 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.478     ; 1.781      ;
; -1.727 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~140 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.478     ; 1.781      ;
; -1.727 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~114 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.478     ; 1.781      ;
; -1.727 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~138 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.478     ; 1.781      ;
; -1.727 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~139 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.478     ; 1.781      ;
; -1.727 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~115 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.478     ; 1.781      ;
; -1.727 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~112 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.478     ; 1.781      ;
; -1.727 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~136 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.478     ; 1.781      ;
; -1.727 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~135 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.478     ; 1.781      ;
; -1.727 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.478     ; 1.781      ;
; -1.727 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~110 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.478     ; 1.781      ;
; -1.727 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~134 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.478     ; 1.781      ;
; -1.727 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~109 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.478     ; 1.781      ;
; -1.727 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~133 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.478     ; 1.781      ;
; -1.721 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~113 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.496     ; 1.757      ;
; -1.721 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~137 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.496     ; 1.757      ;
; -1.721 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~116 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.496     ; 1.757      ;
; -1.721 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~140 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.496     ; 1.757      ;
; -1.721 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~114 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.496     ; 1.757      ;
; -1.721 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~138 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.496     ; 1.757      ;
; -1.721 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~139 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.496     ; 1.757      ;
; -1.721 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~115 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.496     ; 1.757      ;
; -1.721 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~112 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.496     ; 1.757      ;
; -1.721 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~136 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.496     ; 1.757      ;
; -1.721 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~135 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.496     ; 1.757      ;
; -1.721 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.496     ; 1.757      ;
; -1.721 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~110 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.496     ; 1.757      ;
; -1.721 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~134 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.496     ; 1.757      ;
; -1.721 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~109 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.496     ; 1.757      ;
; -1.721 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~133 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.496     ; 1.757      ;
; -1.712 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~25  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.481     ; 1.763      ;
; -1.712 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~17  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.481     ; 1.763      ;
; -1.712 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~20  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.481     ; 1.763      ;
; -1.712 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~28  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.481     ; 1.763      ;
; -1.712 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~26  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.481     ; 1.763      ;
; -1.712 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~19  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.481     ; 1.763      ;
; -1.712 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~27  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.481     ; 1.763      ;
; -1.712 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~16  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.481     ; 1.763      ;
; -1.712 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~24  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.481     ; 1.763      ;
; -1.712 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~23  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.481     ; 1.763      ;
; -1.712 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~15  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.481     ; 1.763      ;
; -1.712 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~22  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.481     ; 1.763      ;
; -1.712 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~13  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.481     ; 1.763      ;
; -1.712 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~21  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.481     ; 1.763      ;
; -1.706 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~25  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.499     ; 1.739      ;
; -1.706 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~17  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.499     ; 1.739      ;
; -1.706 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~20  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.499     ; 1.739      ;
; -1.706 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~28  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.499     ; 1.739      ;
; -1.706 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~26  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.499     ; 1.739      ;
; -1.706 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~19  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.499     ; 1.739      ;
; -1.706 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~27  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.499     ; 1.739      ;
; -1.706 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~16  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.499     ; 1.739      ;
; -1.706 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~24  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.499     ; 1.739      ;
; -1.706 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~23  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.499     ; 1.739      ;
; -1.706 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~15  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.499     ; 1.739      ;
; -1.706 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~22  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.499     ; 1.739      ;
; -1.706 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~13  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.499     ; 1.739      ;
; -1.706 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~21  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.499     ; 1.739      ;
; -1.701 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~97  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.480     ; 1.753      ;
; -1.701 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~100 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.480     ; 1.753      ;
; -1.701 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~98  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.480     ; 1.753      ;
; -1.701 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~99  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.480     ; 1.753      ;
; -1.701 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~96  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.480     ; 1.753      ;
; -1.701 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~95  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.480     ; 1.753      ;
; -1.701 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~94  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.480     ; 1.753      ;
; -1.701 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~93  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.480     ; 1.753      ;
; -1.695 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~33  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.480     ; 1.747      ;
; -1.695 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~36  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.480     ; 1.747      ;
; -1.695 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~34  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.480     ; 1.747      ;
; -1.695 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~35  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.480     ; 1.747      ;
; -1.695 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~32  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.480     ; 1.747      ;
; -1.695 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~31  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.480     ; 1.747      ;
; -1.695 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~30  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.480     ; 1.747      ;
; -1.695 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~29  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.480     ; 1.747      ;
; -1.695 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~102 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.465     ; 1.762      ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                          ;
+--------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                                                                                 ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.864 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -0.785     ; 1.611      ;
; -1.840 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -0.785     ; 1.587      ;
; -1.814 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -0.785     ; 1.561      ;
; -1.805 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -0.785     ; 1.552      ;
; -1.756 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -0.785     ; 1.503      ;
; -1.723 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -0.785     ; 1.470      ;
; -0.510 ; T80s:cpu1|T80:u0|A[0]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -0.283     ; 1.226      ;
; -0.483 ; bufferedUART:io1|rxInPointer[0]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.157      ; 1.672      ;
; -0.479 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg11 ; cpuClock           ; clk         ; 1.000        ; -0.267     ; 1.211      ;
; -0.479 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg10 ; cpuClock           ; clk         ; 1.000        ; -0.267     ; 1.211      ;
; -0.479 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg9  ; cpuClock           ; clk         ; 1.000        ; -0.267     ; 1.211      ;
; -0.479 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg8  ; cpuClock           ; clk         ; 1.000        ; -0.267     ; 1.211      ;
; -0.479 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg7  ; cpuClock           ; clk         ; 1.000        ; -0.267     ; 1.211      ;
; -0.479 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg6  ; cpuClock           ; clk         ; 1.000        ; -0.267     ; 1.211      ;
; -0.479 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg5  ; cpuClock           ; clk         ; 1.000        ; -0.267     ; 1.211      ;
; -0.479 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg4  ; cpuClock           ; clk         ; 1.000        ; -0.267     ; 1.211      ;
; -0.479 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg3  ; cpuClock           ; clk         ; 1.000        ; -0.267     ; 1.211      ;
; -0.479 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg2  ; cpuClock           ; clk         ; 1.000        ; -0.267     ; 1.211      ;
; -0.479 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg1  ; cpuClock           ; clk         ; 1.000        ; -0.267     ; 1.211      ;
; -0.479 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg0  ; cpuClock           ; clk         ; 1.000        ; -0.267     ; 1.211      ;
; -0.477 ; T80s:cpu1|T80:u0|A[0]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -0.282     ; 1.194      ;
; -0.474 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -0.250     ; 1.223      ;
; -0.474 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -0.250     ; 1.223      ;
; -0.474 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -0.250     ; 1.223      ;
; -0.474 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -0.250     ; 1.223      ;
; -0.474 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -0.250     ; 1.223      ;
; -0.474 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -0.250     ; 1.223      ;
; -0.474 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -0.250     ; 1.223      ;
; -0.474 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -0.250     ; 1.223      ;
; -0.474 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -0.250     ; 1.223      ;
; -0.474 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -0.250     ; 1.223      ;
; -0.474 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -0.250     ; 1.223      ;
; -0.474 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -0.250     ; 1.223      ;
; -0.473 ; T80s:cpu1|T80:u0|A[0]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -0.270     ; 1.202      ;
; -0.473 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -0.255     ; 1.217      ;
; -0.473 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -0.255     ; 1.217      ;
; -0.473 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -0.255     ; 1.217      ;
; -0.473 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -0.255     ; 1.217      ;
; -0.473 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -0.255     ; 1.217      ;
; -0.473 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -0.255     ; 1.217      ;
; -0.473 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -0.255     ; 1.217      ;
; -0.473 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -0.255     ; 1.217      ;
; -0.473 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -0.255     ; 1.217      ;
; -0.473 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -0.255     ; 1.217      ;
; -0.473 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -0.255     ; 1.217      ;
; -0.473 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -0.255     ; 1.217      ;
; -0.472 ; T80s:cpu1|T80:u0|A[0]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg0  ; cpuClock           ; clk         ; 1.000        ; -0.266     ; 1.205      ;
; -0.458 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -0.271     ; 1.186      ;
; -0.458 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -0.271     ; 1.186      ;
; -0.458 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -0.271     ; 1.186      ;
; -0.458 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -0.271     ; 1.186      ;
; -0.458 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -0.271     ; 1.186      ;
; -0.458 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -0.271     ; 1.186      ;
; -0.458 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -0.271     ; 1.186      ;
; -0.458 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -0.271     ; 1.186      ;
; -0.458 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -0.271     ; 1.186      ;
; -0.458 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -0.271     ; 1.186      ;
; -0.458 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -0.271     ; 1.186      ;
; -0.458 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -0.271     ; 1.186      ;
; -0.449 ; T80s:cpu1|T80:u0|A[0]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -0.262     ; 1.186      ;
; -0.449 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -0.264     ; 1.184      ;
; -0.449 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -0.264     ; 1.184      ;
; -0.449 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -0.264     ; 1.184      ;
; -0.449 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -0.264     ; 1.184      ;
; -0.449 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -0.264     ; 1.184      ;
; -0.449 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -0.264     ; 1.184      ;
; -0.449 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -0.264     ; 1.184      ;
; -0.449 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -0.264     ; 1.184      ;
; -0.449 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -0.264     ; 1.184      ;
; -0.449 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -0.264     ; 1.184      ;
; -0.449 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -0.264     ; 1.184      ;
; -0.449 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -0.264     ; 1.184      ;
; -0.446 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg11 ; cpuClock           ; clk         ; 1.000        ; -0.247     ; 1.198      ;
; -0.446 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg10 ; cpuClock           ; clk         ; 1.000        ; -0.247     ; 1.198      ;
; -0.446 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg9  ; cpuClock           ; clk         ; 1.000        ; -0.247     ; 1.198      ;
; -0.446 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg8  ; cpuClock           ; clk         ; 1.000        ; -0.247     ; 1.198      ;
; -0.446 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7  ; cpuClock           ; clk         ; 1.000        ; -0.247     ; 1.198      ;
; -0.446 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6  ; cpuClock           ; clk         ; 1.000        ; -0.247     ; 1.198      ;
; -0.446 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg5  ; cpuClock           ; clk         ; 1.000        ; -0.247     ; 1.198      ;
; -0.446 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4  ; cpuClock           ; clk         ; 1.000        ; -0.247     ; 1.198      ;
; -0.446 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3  ; cpuClock           ; clk         ; 1.000        ; -0.247     ; 1.198      ;
; -0.446 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2  ; cpuClock           ; clk         ; 1.000        ; -0.247     ; 1.198      ;
; -0.446 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1  ; cpuClock           ; clk         ; 1.000        ; -0.247     ; 1.198      ;
; -0.446 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg0  ; cpuClock           ; clk         ; 1.000        ; -0.247     ; 1.198      ;
; -0.440 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -0.251     ; 1.188      ;
; -0.440 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -0.251     ; 1.188      ;
; -0.440 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -0.251     ; 1.188      ;
; -0.440 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -0.251     ; 1.188      ;
; -0.440 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -0.251     ; 1.188      ;
; -0.440 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -0.251     ; 1.188      ;
; -0.440 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -0.251     ; 1.188      ;
; -0.440 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -0.251     ; 1.188      ;
; -0.440 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -0.251     ; 1.188      ;
; -0.440 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -0.251     ; 1.188      ;
; -0.440 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -0.251     ; 1.188      ;
; -0.440 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -0.251     ; 1.188      ;
; -0.438 ; bufferedUART:io1|rxInPointer[3]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.157      ; 1.627      ;
; -0.431 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -0.247     ; 1.183      ;
; -0.431 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -0.247     ; 1.183      ;
; -0.431 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -0.247     ; 1.183      ;
+--------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+
; -1.481 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|host_read_flag  ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; -0.482     ; 1.531      ;
; -1.318 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.234     ; 2.116      ;
; -1.305 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.234     ; 2.103      ;
; -1.264 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.261     ; 2.035      ;
; -1.251 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.261     ; 2.022      ;
; -1.156 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.229     ; 1.959      ;
; -1.153 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.225     ; 1.960      ;
; -1.152 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.225     ; 1.959      ;
; -1.100 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.229     ; 1.903      ;
; -1.083 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.261     ; 1.854      ;
; -1.071 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.261     ; 1.842      ;
; -1.009 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.265     ; 1.776      ;
; -0.986 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.265     ; 1.753      ;
; -0.978 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.261     ; 1.749      ;
; -0.978 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.261     ; 1.749      ;
; -0.974 ; T80s:cpu1|T80:u0|A[0]             ; n_RomActive                       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; -0.528     ; 0.978      ;
; -0.965 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.261     ; 1.736      ;
; -0.950 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.261     ; 1.721      ;
; -0.827 ; T80s:cpu1|T80:u0|DO[7]            ; sd_controller:sd1|block_read      ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.422      ; 1.781      ;
; -0.827 ; T80s:cpu1|T80:u0|DO[7]            ; sd_controller:sd1|block_write     ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.422      ; 1.781      ;
; -0.756 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.234     ; 1.554      ;
; -0.752 ; bufferedUART:io1|txByteWritten    ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.135     ; 1.149      ;
; -0.748 ; T80s:cpu1|T80:u0|DO[2]            ; sd_controller:sd1|block_read      ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.434      ; 1.714      ;
; -0.748 ; T80s:cpu1|T80:u0|DO[2]            ; sd_controller:sd1|block_write     ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.434      ; 1.714      ;
; -0.733 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.234     ; 1.531      ;
; -0.706 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[17]     ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.422      ; 1.660      ;
; -0.706 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[18]     ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.422      ; 1.660      ;
; -0.696 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|din_latched[0]  ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.400      ; 1.628      ;
; -0.696 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|din_latched[1]  ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.400      ; 1.628      ;
; -0.696 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|din_latched[2]  ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.400      ; 1.628      ;
; -0.696 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|din_latched[3]  ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.400      ; 1.628      ;
; -0.696 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|din_latched[4]  ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.400      ; 1.628      ;
; -0.696 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|din_latched[5]  ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.400      ; 1.628      ;
; -0.696 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|din_latched[6]  ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.400      ; 1.628      ;
; -0.696 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|din_latched[7]  ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.400      ; 1.628      ;
; -0.673 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.261     ; 1.444      ;
; -0.666 ; T80s:cpu1|T80:u0|DO[6]            ; sd_controller:sd1|din_latched[6]  ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.408      ; 1.606      ;
; -0.663 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|host_write_flag ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.400      ; 1.595      ;
; -0.657 ; bufferedUART:io1|txByteWritten    ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.162     ; 1.027      ;
; -0.654 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[9]      ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.419      ; 1.605      ;
; -0.654 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[10]     ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.419      ; 1.605      ;
; -0.654 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[11]     ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.419      ; 1.605      ;
; -0.654 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[12]     ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.419      ; 1.605      ;
; -0.654 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[13]     ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.419      ; 1.605      ;
; -0.654 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[14]     ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.419      ; 1.605      ;
; -0.654 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[15]     ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.419      ; 1.605      ;
; -0.654 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[16]     ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.419      ; 1.605      ;
; -0.650 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.261     ; 1.421      ;
; -0.642 ; T80s:cpu1|T80:u0|DO[7]            ; bufferedUART:io1|txByteLatch[7]   ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.229      ; 1.403      ;
; -0.586 ; T80s:cpu1|T80:u0|DO[1]            ; sd_controller:sd1|block_read      ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.444      ; 1.562      ;
; -0.586 ; T80s:cpu1|T80:u0|DO[1]            ; sd_controller:sd1|block_write     ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.444      ; 1.562      ;
; -0.585 ; T80s:cpu1|T80:u0|DO[6]            ; sd_controller:sd1|block_read      ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.434      ; 1.551      ;
; -0.585 ; T80s:cpu1|T80:u0|DO[6]            ; sd_controller:sd1|block_write     ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.434      ; 1.551      ;
; -0.582 ; T80s:cpu1|T80:u0|DO[2]            ; sd_controller:sd1|din_latched[2]  ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.408      ; 1.522      ;
; -0.565 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.229     ; 1.368      ;
; -0.561 ; bufferedUART:io1|rxBuffer~52      ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.708      ; 1.801      ;
; -0.558 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|txByteLatch[7]   ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.233      ; 1.323      ;
; -0.545 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.265     ; 1.312      ;
; -0.542 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.234     ; 1.340      ;
; -0.542 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.229     ; 1.345      ;
; -0.523 ; T80s:cpu1|T80:u0|DO[6]            ; bufferedUART:io1|controlReg[6]    ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.252      ; 1.307      ;
; -0.522 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.234     ; 1.320      ;
; -0.522 ; T80s:cpu1|T80:u0|DO[5]            ; sd_controller:sd1|address[30]     ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.444      ; 1.498      ;
; -0.520 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.229     ; 1.323      ;
; -0.517 ; T80s:cpu1|T80:u0|DO[5]            ; sd_controller:sd1|address[22]     ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.444      ; 1.493      ;
; -0.505 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.261     ; 1.276      ;
; -0.500 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.228     ; 1.304      ;
; -0.500 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.228     ; 1.304      ;
; -0.500 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.228     ; 1.304      ;
; -0.500 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.228     ; 1.304      ;
; -0.500 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.228     ; 1.304      ;
; -0.500 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.228     ; 1.304      ;
; -0.498 ; T80s:cpu1|T80:u0|DO[2]            ; bufferedUART:io1|txByteLatch[2]   ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.243      ; 1.273      ;
; -0.497 ; T80s:cpu1|T80:u0|DO[3]            ; sd_controller:sd1|block_read      ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.444      ; 1.473      ;
; -0.497 ; T80s:cpu1|T80:u0|DO[3]            ; sd_controller:sd1|block_write     ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.444      ; 1.473      ;
; -0.488 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|host_read_flag  ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.805      ; 1.825      ;
; -0.488 ; T80s:cpu1|T80:u0|DO[4]            ; sd_controller:sd1|block_read      ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.444      ; 1.464      ;
; -0.488 ; T80s:cpu1|T80:u0|DO[4]            ; sd_controller:sd1|block_write     ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.444      ; 1.464      ;
; -0.486 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.261     ; 1.257      ;
; -0.485 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.228     ; 1.289      ;
; -0.485 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.228     ; 1.289      ;
; -0.485 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.228     ; 1.289      ;
; -0.485 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.228     ; 1.289      ;
; -0.485 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.228     ; 1.289      ;
; -0.485 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.228     ; 1.289      ;
; -0.482 ; bufferedUART:io1|rxBuffer~14      ; bufferedUART:io1|dataOut[1]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.678      ; 1.692      ;
; -0.481 ; T80s:cpu1|T80:u0|DO[6]            ; bufferedUART:io1|txByteLatch[6]   ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.243      ; 1.256      ;
; -0.479 ; bufferedUART:io1|rxBuffer~60      ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.727      ; 1.738      ;
; -0.477 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.228     ; 1.281      ;
; -0.477 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.228     ; 1.281      ;
; -0.477 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.228     ; 1.281      ;
; -0.477 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.228     ; 1.281      ;
; -0.477 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.228     ; 1.281      ;
; -0.477 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.228     ; 1.281      ;
; -0.476 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|block_read      ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.426      ; 1.434      ;
; -0.476 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|block_write     ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.426      ; 1.434      ;
; -0.467 ; bufferedUART:io1|controlReg[5]    ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.144     ; 0.855      ;
; -0.465 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.228     ; 1.269      ;
; -0.465 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.228     ; 1.269      ;
; -0.465 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.228     ; 1.269      ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                              ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.338 ; serialClkCount[15]    ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 1.440      ; 0.395      ;
; -0.838 ; serialClkCount[15]    ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 1.440      ; 0.395      ;
; -0.476 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.011      ; 0.673      ;
; -0.396 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.916      ; 0.658      ;
; -0.390 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.916      ; 0.664      ;
; -0.349 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.017      ; 0.806      ;
; -0.337 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.021      ; 0.822      ;
; -0.314 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.997      ; 0.821      ;
; -0.306 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.916      ; 0.748      ;
; -0.301 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.916      ; 0.753      ;
; -0.298 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.019      ; 0.859      ;
; -0.294 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.019      ; 0.863      ;
; -0.292 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.018      ; 0.864      ;
; -0.291 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.001      ; 0.848      ;
; -0.287 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.013      ; 0.864      ;
; -0.282 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.922      ; 0.778      ;
; -0.272 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.926      ; 0.792      ;
; -0.271 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.934      ; 0.801      ;
; -0.269 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.937      ; 0.806      ;
; -0.263 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.902      ; 0.777      ;
; -0.259 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.922      ; 0.801      ;
; -0.255 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.918      ; 0.801      ;
; -0.253 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.926      ; 0.811      ;
; -0.252 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.934      ; 0.820      ;
; -0.245 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.937      ; 0.830      ;
; -0.235 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.902      ; 0.805      ;
; -0.229 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 0.833      ;
; -0.212 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.906      ; 0.832      ;
; -0.211 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.918      ; 0.845      ;
; -0.210 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.029      ; 0.957      ;
; -0.208 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.923      ; 0.853      ;
; -0.200 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.032      ; 0.970      ;
; -0.198 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.923      ; 0.863      ;
; -0.193 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.922      ; 0.867      ;
; -0.191 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.910      ; 0.857      ;
; -0.189 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.025      ; 0.974      ;
; -0.186 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.937      ; 0.889      ;
; -0.185 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.025      ; 0.978      ;
; -0.184 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.926      ; 0.880      ;
; -0.184 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.910      ; 0.864      ;
; -0.179 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.029      ; 0.988      ;
; -0.178 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.011      ; 0.971      ;
; -0.172 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.922      ; 0.888      ;
; -0.168 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.001      ; 0.971      ;
; -0.159 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.926      ; 0.905      ;
; -0.159 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.005      ; 0.984      ;
; -0.157 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.937      ; 0.918      ;
; -0.154 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.934      ; 0.918      ;
; -0.147 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.902      ; 0.893      ;
; -0.143 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.005      ; 1.000      ;
; -0.137 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.004      ; 1.005      ;
; -0.136 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.004      ; 1.006      ;
; -0.135 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.017      ; 1.020      ;
; -0.133 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.017      ; 1.022      ;
; -0.132 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.017      ; 1.023      ;
; -0.128 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.021      ; 1.031      ;
; -0.127 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.906      ; 0.917      ;
; -0.123 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.918      ; 0.933      ;
; -0.120 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.997      ; 1.015      ;
; -0.118 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.032      ; 1.052      ;
; -0.116 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.029      ; 1.051      ;
; -0.115 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.021      ; 1.044      ;
; -0.101 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.934      ; 0.971      ;
; -0.079 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.910      ; 0.969      ;
; -0.069 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.029      ; 1.098      ;
; -0.058 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.926      ; 1.006      ;
; -0.057 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.916      ; 0.997      ;
; -0.056 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.922      ; 1.004      ;
; -0.055 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.909      ; 0.992      ;
; -0.054 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.922      ; 1.006      ;
; -0.054 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.934      ; 1.018      ;
; -0.053 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.922      ; 1.007      ;
; -0.053 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.926      ; 1.011      ;
; -0.048 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.910      ; 1.000      ;
; -0.034 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.926      ; 1.030      ;
; -0.028 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.918      ; 1.028      ;
; -0.028 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.923      ; 1.033      ;
; -0.027 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.018      ; 1.129      ;
; -0.026 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.922      ; 1.034      ;
; -0.023 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.021      ; 1.136      ;
; -0.022 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.937      ; 1.053      ;
; -0.022 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.902      ; 1.018      ;
; -0.020 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.906      ; 1.024      ;
; -0.017 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.918      ; 1.039      ;
; -0.016 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.013      ; 1.135      ;
; -0.011 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.906      ; 1.033      ;
; 0.000  ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.923      ; 1.061      ;
; 0.004  ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.909      ; 1.051      ;
; 0.011  ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 1.073      ;
; 0.025  ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.934      ; 1.097      ;
; 0.045  ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.926      ; 1.109      ;
; 0.058  ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.909      ; 1.105      ;
; 0.081  ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 1.149      ;
; 0.081  ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.906      ; 1.125      ;
; 0.083  ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 1.151      ;
; 0.090  ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.934      ; 1.162      ;
; 0.093  ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.934      ; 1.165      ;
; 0.095  ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.902      ; 1.135      ;
; 0.103  ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.909      ; 1.150      ;
; 0.122  ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.922      ; 1.182      ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                  ;
+--------+----------------------------+------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                      ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------+------------------+-------------+--------------+------------+------------+
; -0.615 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[6]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.732      ; 1.410      ;
; -0.611 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[7]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.732      ; 1.414      ;
; -0.524 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[7]       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.732      ; 1.501      ;
; -0.413 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[5]       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.721      ; 1.601      ;
; -0.331 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[4]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.721      ; 1.683      ;
; -0.328 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[4]       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.721      ; 1.686      ;
; -0.327 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[5]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.721      ; 1.687      ;
; -0.206 ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|DI_Reg[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.164      ; 1.110      ;
; -0.202 ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|DI_Reg[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.164      ; 1.114      ;
; -0.192 ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|DI_Reg[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.259      ; 1.219      ;
; -0.188 ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|DI_Reg[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.259      ; 1.223      ;
; -0.115 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[6]          ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.732      ; 1.410      ;
; -0.115 ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|T80:u0|IR[7]       ; cpuClock         ; cpuClock    ; 0.000        ; 1.164      ; 1.201      ;
; -0.111 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[7]          ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.732      ; 1.414      ;
; -0.101 ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|T80:u0|IR[7]       ; cpuClock         ; cpuClock    ; 0.000        ; 1.259      ; 1.310      ;
; -0.050 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[3]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.729      ; 1.972      ;
; -0.050 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[1]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.726      ; 1.969      ;
; -0.050 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[1]       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.726      ; 1.969      ;
; -0.049 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[2]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.726      ; 1.970      ;
; -0.049 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[2]       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.726      ; 1.970      ;
; -0.024 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[7]       ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.732      ; 1.501      ;
; -0.004 ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|T80:u0|IR[5]       ; cpuClock         ; cpuClock    ; 0.000        ; 1.153      ; 1.301      ;
; -0.001 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[0]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.726      ; 2.018      ;
; 0.002  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[0]       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.726      ; 2.021      ;
; 0.003  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[6]       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.726      ; 2.022      ;
; 0.010  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|T80:u0|IR[5]       ; cpuClock         ; cpuClock    ; 0.000        ; 1.248      ; 1.410      ;
; 0.018  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[3]       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.728      ; 2.039      ;
; 0.078  ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|DI_Reg[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.153      ; 1.383      ;
; 0.081  ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|T80:u0|IR[4]       ; cpuClock         ; cpuClock    ; 0.000        ; 1.153      ; 1.386      ;
; 0.082  ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|DI_Reg[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.153      ; 1.387      ;
; 0.087  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[5]       ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.721      ; 1.601      ;
; 0.092  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|DI_Reg[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.248      ; 1.492      ;
; 0.094  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|DI_Reg[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.259      ; 1.505      ;
; 0.095  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|T80:u0|IR[4]       ; cpuClock         ; cpuClock    ; 0.000        ; 1.248      ; 1.495      ;
; 0.096  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|DI_Reg[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.248      ; 1.496      ;
; 0.098  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|DI_Reg[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.259      ; 1.509      ;
; 0.117  ; sd_controller:sd1|dout[7]  ; T80s:cpu1|DI_Reg[7]          ; sdClock          ; cpuClock    ; 0.000        ; 0.602      ; 0.871      ;
; 0.148  ; sd_controller:sd1|dout[7]  ; T80s:cpu1|T80:u0|IR[7]       ; sdClock          ; cpuClock    ; 0.000        ; 0.602      ; 0.902      ;
; 0.169  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[4]          ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.721      ; 1.683      ;
; 0.172  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[4]       ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.721      ; 1.686      ;
; 0.173  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[5]          ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.721      ; 1.687      ;
; 0.185  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|T80:u0|IR[7]       ; cpuClock         ; cpuClock    ; 0.000        ; 1.259      ; 1.596      ;
; 0.201  ; sd_controller:sd1|dout[5]  ; T80s:cpu1|DI_Reg[5]          ; sdClock          ; cpuClock    ; 0.000        ; 0.591      ; 0.944      ;
; 0.204  ; sd_controller:sd1|dout[4]  ; T80s:cpu1|T80:u0|IR[4]       ; sdClock          ; cpuClock    ; 0.000        ; 0.591      ; 0.947      ;
; 0.206  ; sd_controller:sd1|dout[4]  ; T80s:cpu1|DI_Reg[4]          ; sdClock          ; cpuClock    ; 0.000        ; 0.591      ; 0.949      ;
; 0.206  ; sd_controller:sd1|dout[5]  ; T80s:cpu1|T80:u0|IR[5]       ; sdClock          ; cpuClock    ; 0.000        ; 0.591      ; 0.949      ;
; 0.208  ; sd_controller:sd1|dout[1]  ; T80s:cpu1|DI_Reg[1]          ; sdClock          ; cpuClock    ; 0.000        ; 0.592      ; 0.952      ;
; 0.208  ; sd_controller:sd1|dout[1]  ; T80s:cpu1|T80:u0|IR[1]       ; sdClock          ; cpuClock    ; 0.000        ; 0.592      ; 0.952      ;
; 0.214  ; sd_controller:sd1|dout[2]  ; T80s:cpu1|DI_Reg[2]          ; sdClock          ; cpuClock    ; 0.000        ; 0.592      ; 0.958      ;
; 0.214  ; sd_controller:sd1|dout[2]  ; T80s:cpu1|T80:u0|IR[2]       ; sdClock          ; cpuClock    ; 0.000        ; 0.592      ; 0.958      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[0] ; T80s:cpu1|T80:u0|TState[0]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[1] ; T80s:cpu1|T80:u0|TState[1]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[2] ; T80s:cpu1|T80:u0|TState[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Alternate ; T80s:cpu1|T80:u0|Alternate   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Halt_FF   ; T80s:cpu1|T80:u0|Halt_FF     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|R[7]      ; T80s:cpu1|T80:u0|R[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|IntE_FF2  ; T80s:cpu1|T80:u0|IntE_FF2    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|BTR_r     ; T80s:cpu1|T80:u0|BTR_r       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|MCycle[0]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.230  ; sd_controller:sd1|dout[6]  ; T80s:cpu1|DI_Reg[6]          ; sdClock          ; cpuClock    ; 0.000        ; 0.602      ; 0.984      ;
; 0.268  ; sd_controller:sd1|dout[0]  ; T80s:cpu1|DI_Reg[0]          ; sdClock          ; cpuClock    ; 0.000        ; 0.592      ; 1.012      ;
; 0.271  ; sd_controller:sd1|dout[0]  ; T80s:cpu1|T80:u0|IR[0]       ; sdClock          ; cpuClock    ; 0.000        ; 0.592      ; 1.015      ;
; 0.290  ; T80s:cpu1|T80:u0|Ap[3]     ; T80s:cpu1|T80:u0|ACC[3]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.442      ;
; 0.291  ; T80s:cpu1|T80:u0|Alternate ; T80s:cpu1|T80:u0|RegAddrC[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.443      ;
; 0.293  ; T80s:cpu1|T80:u0|Ap[6]     ; T80s:cpu1|T80:u0|ACC[6]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.445      ;
; 0.296  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|T80:u0|IR[5]       ; cpuClock         ; cpuClock    ; 0.000        ; 1.248      ; 1.696      ;
; 0.316  ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|T80:u0|IR[6]       ; cpuClock         ; cpuClock    ; 0.000        ; 1.158      ; 1.626      ;
; 0.330  ; T80s:cpu1|T80:u0|ACC[1]    ; T80s:cpu1|T80:u0|Ap[1]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.482      ;
; 0.336  ; T80s:cpu1|T80:u0|ACC[6]    ; T80s:cpu1|T80:u0|Ap[6]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.488      ;
; 0.339  ; T80s:cpu1|T80:u0|ACC[3]    ; T80s:cpu1|T80:u0|Ap[3]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.491      ;
; 0.340  ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|Fp[7]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.492      ;
; 0.341  ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|Fp[6]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.493      ;
; 0.348  ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|MCycle[1]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.500      ;
; 0.349  ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|MCycle[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.501      ;
; 0.351  ; T80s:cpu1|T80:u0|F[4]      ; T80s:cpu1|T80:u0|Fp[4]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.503      ;
; 0.354  ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|Fp[0]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.506      ;
; 0.363  ; T80s:cpu1|T80:u0|R[0]      ; T80s:cpu1|T80:u0|R[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; T80s:cpu1|T80:u0|I[6]      ; T80s:cpu1|T80:u0|A[14]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.516      ;
; 0.366  ; T80s:cpu1|T80:u0|R[2]      ; T80s:cpu1|T80:u0|R[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; T80s:cpu1|T80:u0|R[5]      ; T80s:cpu1|T80:u0|R[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.518      ;
; 0.369  ; T80s:cpu1|T80:u0|I[4]      ; T80s:cpu1|T80:u0|A[12]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; T80s:cpu1|T80:u0|R[6]      ; T80s:cpu1|T80:u0|R[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; T80s:cpu1|T80:u0|R[1]      ; T80s:cpu1|T80:u0|R[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; T80s:cpu1|T80:u0|R[3]      ; T80s:cpu1|T80:u0|R[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; T80s:cpu1|T80:u0|R[4]      ; T80s:cpu1|T80:u0|R[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.524      ;
; 0.376  ; T80s:cpu1|T80:u0|ACC[7]    ; T80s:cpu1|T80:u0|I[7]        ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 0.526      ;
; 0.376  ; T80s:cpu1|T80:u0|TState[0] ; T80s:cpu1|T80:u0|TState[1]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.528      ;
; 0.378  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|DI_Reg[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.248      ; 1.778      ;
; 0.379  ; T80s:cpu1|T80:u0|Ap[0]     ; T80s:cpu1|T80:u0|ACC[0]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.531      ;
; 0.381  ; T80s:cpu1|T80:u0|A[7]      ; T80s:cpu1|DI_Reg[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.164      ; 1.697      ;
; 0.381  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|T80:u0|IR[4]       ; cpuClock         ; cpuClock    ; 0.000        ; 1.248      ; 1.781      ;
; 0.382  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|DI_Reg[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.248      ; 1.782      ;
; 0.385  ; T80s:cpu1|T80:u0|A[7]      ; T80s:cpu1|DI_Reg[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.164      ; 1.701      ;
; 0.385  ; T80s:cpu1|T80:u0|TState[1] ; T80s:cpu1|T80:u0|TState[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.537      ;
; 0.388  ; T80s:cpu1|T80:u0|Ap[7]     ; T80s:cpu1|T80:u0|ACC[7]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.540      ;
; 0.389  ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|DI_Reg[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.161      ; 1.702      ;
; 0.389  ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|DI_Reg[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.158      ; 1.699      ;
; 0.389  ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|T80:u0|IR[1]       ; cpuClock         ; cpuClock    ; 0.000        ; 1.158      ; 1.699      ;
; 0.390  ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|DI_Reg[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.158      ; 1.700      ;
; 0.390  ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|T80:u0|IR[2]       ; cpuClock         ; cpuClock    ; 0.000        ; 1.158      ; 1.700      ;
+--------+----------------------------+------------------------------+------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                             ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+
; -0.553 ; bufferedUART:io1|txByteSent       ; bufferedUART:io1|txByteWritten    ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 0.855      ; 0.454      ;
; -0.315 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[19]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.212      ;
; -0.315 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[20]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.212      ;
; -0.315 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[21]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.212      ;
; -0.315 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[22]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.212      ;
; -0.315 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[23]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.212      ;
; -0.315 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[24]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.212      ;
; -0.315 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[25]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.212      ;
; -0.315 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[26]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.212      ;
; -0.315 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[27]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.212      ;
; -0.315 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[28]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.212      ;
; -0.315 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[29]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.212      ;
; -0.315 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[30]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.212      ;
; -0.315 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[31]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.212      ;
; -0.208 ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|host_write_flag ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.197      ; 0.641      ;
; -0.165 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[0]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.456      ; 0.443      ;
; -0.097 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[19]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.430      ;
; -0.097 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[20]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.430      ;
; -0.097 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[21]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.430      ;
; -0.097 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[22]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.430      ;
; -0.097 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[23]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.430      ;
; -0.097 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[24]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.430      ;
; -0.090 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[25]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.437      ;
; -0.090 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[26]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.437      ;
; -0.090 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[27]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.437      ;
; -0.090 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[28]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.437      ;
; -0.090 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[29]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.437      ;
; -0.090 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[30]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.437      ;
; -0.090 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[31]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.437      ;
; -0.066 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[9]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.868      ; 1.454      ;
; -0.066 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[10]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.868      ; 1.454      ;
; -0.066 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[11]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.868      ; 1.454      ;
; -0.066 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[12]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.868      ; 1.454      ;
; -0.066 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[13]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.868      ; 1.454      ;
; -0.066 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[14]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.868      ; 1.454      ;
; -0.066 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[15]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.868      ; 1.454      ;
; -0.066 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[16]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.868      ; 1.454      ;
; -0.046 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[17]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.871      ; 1.477      ;
; -0.046 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[18]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.871      ; 1.477      ;
; 0.028  ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.228      ; 0.408      ;
; 0.053  ; sd_controller:sd1|block_read      ; sd_controller:sd1|block_read      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.162      ; 0.367      ;
; 0.053  ; sd_controller:sd1|block_write     ; sd_controller:sd1|block_write     ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.162      ; 0.367      ;
; 0.097  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[9]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.868      ; 1.617      ;
; 0.097  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[10]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.868      ; 1.617      ;
; 0.097  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[11]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.868      ; 1.617      ;
; 0.097  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[12]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.868      ; 1.617      ;
; 0.097  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[13]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.868      ; 1.617      ;
; 0.097  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[14]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.868      ; 1.617      ;
; 0.097  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[15]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.868      ; 1.617      ;
; 0.097  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[16]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.868      ; 1.617      ;
; 0.139  ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.228      ; 0.519      ;
; 0.141  ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.228      ; 0.521      ;
; 0.143  ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.228      ; 0.523      ;
; 0.144  ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.228      ; 0.524      ;
; 0.159  ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.228      ; 0.539      ;
; 0.172  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[17]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.871      ; 1.695      ;
; 0.172  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[18]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.871      ; 1.695      ;
; 0.173  ; bufferedUART:io1|txByteSent       ; bufferedUART:io1|dataOut[1]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.921      ; 0.746      ;
; 0.188  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|block_read      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.715      ;
; 0.188  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|block_write     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.715      ;
; 0.201  ; bufferedUART:io1|rxBuffer~72      ; bufferedUART:io1|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.943      ; 0.796      ;
; 0.215  ; n_RomActive                       ; n_RomActive                       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.000      ; 0.367      ;
; 0.224  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[6]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.460      ; 0.836      ;
; 0.231  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[7]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.451      ; 0.834      ;
; 0.237  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[1]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.424      ; 0.813      ;
; 0.238  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[0]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.849      ; 1.739      ;
; 0.238  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[1]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.849      ; 1.739      ;
; 0.238  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[2]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.849      ; 1.739      ;
; 0.238  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[3]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.849      ; 1.739      ;
; 0.238  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[4]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.849      ; 1.739      ;
; 0.238  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[5]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.849      ; 1.739      ;
; 0.238  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[6]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.849      ; 1.739      ;
; 0.238  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[7]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.849      ; 1.739      ;
; 0.250  ; bufferedUART:io1|rxBuffer~57      ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.923      ; 0.825      ;
; 0.266  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|host_write_flag ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.849      ; 1.767      ;
; 0.277  ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.228      ; 0.657      ;
; 0.279  ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.228      ; 0.659      ;
; 0.281  ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.228      ; 0.661      ;
; 0.282  ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.228      ; 0.662      ;
; 0.299  ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.228      ; 0.679      ;
; 0.307  ; bufferedUART:io1|rxBuffer~97      ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.918      ; 0.877      ;
; 0.311  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|block_read      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.838      ;
; 0.311  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|block_write     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.875      ; 1.838      ;
; 0.314  ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.228      ; 0.694      ;
; 0.316  ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.228      ; 0.696      ;
; 0.316  ; bufferedUART:io1|rxBuffer~130     ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.919      ; 0.887      ;
; 0.317  ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.228      ; 0.697      ;
; 0.328  ; bufferedUART:io1|rxBuffer~127     ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.919      ; 0.899      ;
; 0.334  ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.228      ; 0.714      ;
; 0.339  ; bufferedUART:io1|rxBuffer~137     ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.916      ; 0.907      ;
; 0.343  ; bufferedUART:io1|rxBuffer~33      ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.918      ; 0.913      ;
; 0.349  ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.228      ; 0.729      ;
; 0.350  ; bufferedUART:io1|rxBuffer~80      ; bufferedUART:io1|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.924      ; 0.926      ;
; 0.351  ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.228      ; 0.731      ;
; 0.352  ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.228      ; 0.732      ;
; 0.361  ; bufferedUART:io1|rxBuffer~122     ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.919      ; 0.932      ;
; 0.365  ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[0]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.197      ; 1.214      ;
; 0.365  ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[1]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.197      ; 1.214      ;
; 0.365  ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[2]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.197      ; 1.214      ;
; 0.365  ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[3]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.197      ; 1.214      ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'serialClkCount[15]'                                                                                                                                         ;
+--------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -0.140 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.263      ; 1.416      ;
; -0.110 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.263      ; 1.446      ;
; 0.163  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~41            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.277      ; 1.733      ;
; 0.163  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~44            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.277      ; 1.733      ;
; 0.163  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~42            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.277      ; 1.733      ;
; 0.163  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~39            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.277      ; 1.733      ;
; 0.163  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~38            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.277      ; 1.733      ;
; 0.163  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~37            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.277      ; 1.733      ;
; 0.165  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~129           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.265      ; 1.723      ;
; 0.165  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~132           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.265      ; 1.723      ;
; 0.165  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~130           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.265      ; 1.723      ;
; 0.165  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~131           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.265      ; 1.723      ;
; 0.165  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~128           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.265      ; 1.723      ;
; 0.165  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~127           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.265      ; 1.723      ;
; 0.165  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~126           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.265      ; 1.723      ;
; 0.165  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~125           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.265      ; 1.723      ;
; 0.166  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~52            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.275      ; 1.734      ;
; 0.166  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~48            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.275      ; 1.734      ;
; 0.167  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~121           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.265      ; 1.725      ;
; 0.167  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~124           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.265      ; 1.725      ;
; 0.167  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~122           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.265      ; 1.725      ;
; 0.167  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~123           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.265      ; 1.725      ;
; 0.167  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~120           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.265      ; 1.725      ;
; 0.167  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~119           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.265      ; 1.725      ;
; 0.167  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~117           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.265      ; 1.725      ;
; 0.168  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~65            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.242      ; 1.703      ;
; 0.168  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~68            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.242      ; 1.703      ;
; 0.168  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~66            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.242      ; 1.703      ;
; 0.168  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~67            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.242      ; 1.703      ;
; 0.168  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~64            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.242      ; 1.703      ;
; 0.168  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~63            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.242      ; 1.703      ;
; 0.168  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~62            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.242      ; 1.703      ;
; 0.168  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~61            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.242      ; 1.703      ;
; 0.173  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~73            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.242      ; 1.708      ;
; 0.173  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~76            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.242      ; 1.708      ;
; 0.173  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~75            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.242      ; 1.708      ;
; 0.173  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~71            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.242      ; 1.708      ;
; 0.173  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~70            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.242      ; 1.708      ;
; 0.173  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~69            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.242      ; 1.708      ;
; 0.181  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~60            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.730      ;
; 0.181  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~58            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.730      ;
; 0.181  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~59            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.730      ;
; 0.181  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~56            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.730      ;
; 0.181  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~55            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.730      ;
; 0.181  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~54            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.730      ;
; 0.181  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~53            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.730      ;
; 0.208  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[1]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.275      ; 1.776      ;
; 0.208  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[3]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.275      ; 1.776      ;
; 0.208  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[4]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.275      ; 1.776      ;
; 0.208  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[5]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.275      ; 1.776      ;
; 0.208  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[2]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.275      ; 1.776      ;
; 0.208  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[0]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.275      ; 1.776      ;
; 0.215  ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.234  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~118           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.266      ; 1.793      ;
; 0.235  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~81            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.260      ; 1.788      ;
; 0.235  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~84            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.260      ; 1.788      ;
; 0.235  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~82            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.260      ; 1.788      ;
; 0.235  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~83            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.260      ; 1.788      ;
; 0.235  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~80            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.260      ; 1.788      ;
; 0.235  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~79            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.260      ; 1.788      ;
; 0.235  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~78            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.260      ; 1.788      ;
; 0.235  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~77            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.260      ; 1.788      ;
; 0.240  ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; bufferedUART:io1|txBuffer[1]            ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~89            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.260      ; 1.795      ;
; 0.242  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~92            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.260      ; 1.795      ;
; 0.242  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~90            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.260      ; 1.795      ;
; 0.242  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~91            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.260      ; 1.795      ;
; 0.242  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~88            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.260      ; 1.795      ;
; 0.242  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~87            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.260      ; 1.795      ;
; 0.242  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~86            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.260      ; 1.795      ;
; 0.242  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~85            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.260      ; 1.795      ;
; 0.245  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~47            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.276      ; 1.814      ;
; 0.247  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~74            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.241      ; 1.781      ;
; 0.247  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~43            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.276      ; 1.816      ;
; 0.247  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~40            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.276      ; 1.816      ;
; 0.247  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~72            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.241      ; 1.781      ;
; 0.257  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~57            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.257      ; 1.807      ;
; 0.261  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~105           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.276      ; 1.830      ;
; 0.261  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~108           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.276      ; 1.830      ;
; 0.261  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~106           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.276      ; 1.830      ;
; 0.261  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~107           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.276      ; 1.830      ;
+--------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.390      ;
; 0.241 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|recv_data[4]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.395      ;
; 0.248 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[46]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.400      ;
; 0.263 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.415      ;
; 0.291 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[43]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.443      ;
; 0.292 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.444      ;
; 0.302 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[41]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.454      ;
; 0.315 ; sd_controller:sd1|cmd_out[48]                   ; sd_controller:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.467      ;
; 0.316 ; sd_controller:sd1|cmd_out[49]                   ; sd_controller:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.468      ;
; 0.316 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.468      ;
; 0.324 ; sd_controller:sd1|cmd_out[25]                   ; sd_controller:sd1|cmd_out[26]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.476      ;
; 0.326 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; sd_controller:sd1|cmd_out[23]                   ; sd_controller:sd1|cmd_out[24]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[39]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; sd_controller:sd1|cmd_out[18]                   ; sd_controller:sd1|cmd_out[19]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[16]                   ; sd_controller:sd1|cmd_out[17]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[21]                   ; sd_controller:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[24]                   ; sd_controller:sd1|cmd_out[25]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.332 ; sd_controller:sd1|cmd_out[31]                   ; sd_controller:sd1|cmd_out[32]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.484      ;
; 0.343 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.read_block_cmd          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.495      ;
; 0.363 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[4]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.519      ;
; 0.373 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|state.cmd55                   ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.524      ;
; 0.375 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.529      ;
; 0.390 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.write_block_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.542      ;
; 0.392 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|state.cmd41                   ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.543      ;
; 0.399 ; sd_controller:sd1|cmd_out[27]                   ; sd_controller:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.551      ;
; 0.405 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.557      ;
; 0.406 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.558      ;
; 0.406 ; sd_controller:sd1|cmd_out[12]                   ; sd_controller:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.558      ;
; 0.406 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.558      ;
; 0.407 ; sd_controller:sd1|cmd_out[15]                   ; sd_controller:sd1|cmd_out[16]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.559      ;
; 0.408 ; sd_controller:sd1|cmd_out[32]                   ; sd_controller:sd1|cmd_out[33]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.560      ;
; 0.409 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[8]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.561      ;
; 0.409 ; sd_controller:sd1|cmd_out[29]                   ; sd_controller:sd1|cmd_out[30]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.561      ;
; 0.409 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.561      ;
; 0.409 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.561      ;
; 0.410 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.562      ;
; 0.411 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.563      ;
; 0.412 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.564      ;
; 0.436 ; sd_controller:sd1|led_on_count[3]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.588      ;
; 0.441 ; sd_controller:sd1|cmd_out[8]                    ; sd_controller:sd1|cmd_out[9]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.593      ;
; 0.442 ; sd_controller:sd1|cmd_out[6]                    ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.593      ;
; 0.449 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.004      ; 0.605      ;
; 0.453 ; sd_controller:sd1|state.write_block_wait        ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 0.607      ;
; 0.456 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|return_state.write_block_wait ; sdClock      ; sdClock     ; 0.000        ; 0.014      ; 0.622      ;
; 0.456 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|recv_data[3]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.608      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.532 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.479     ; 1.585      ;
; -1.532 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.479     ; 1.585      ;
; -1.532 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.479     ; 1.585      ;
; -1.526 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.497     ; 1.561      ;
; -1.526 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.497     ; 1.561      ;
; -1.526 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.497     ; 1.561      ;
; -1.512 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.481     ; 1.563      ;
; -1.512 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.481     ; 1.563      ;
; -1.512 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.481     ; 1.563      ;
; -1.512 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.481     ; 1.563      ;
; -1.512 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.481     ; 1.563      ;
; -1.506 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.499     ; 1.539      ;
; -1.506 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.499     ; 1.539      ;
; -1.506 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.499     ; 1.539      ;
; -1.506 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.499     ; 1.539      ;
; -1.506 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.499     ; 1.539      ;
; -1.497 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.469     ; 1.560      ;
; -1.497 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.469     ; 1.560      ;
; -1.497 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.469     ; 1.560      ;
; -1.497 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.469     ; 1.560      ;
; -1.494 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.468     ; 1.558      ;
; -1.494 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.468     ; 1.558      ;
; -1.494 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.468     ; 1.558      ;
; -1.494 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.468     ; 1.558      ;
; -1.494 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.468     ; 1.558      ;
; -1.494 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.468     ; 1.558      ;
; -1.494 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.468     ; 1.558      ;
; -1.494 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.468     ; 1.558      ;
; -1.494 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.468     ; 1.558      ;
; -1.491 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.487     ; 1.536      ;
; -1.491 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.487     ; 1.536      ;
; -1.491 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.487     ; 1.536      ;
; -1.491 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.487     ; 1.536      ;
; -1.488 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.486     ; 1.534      ;
; -1.488 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.486     ; 1.534      ;
; -1.488 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.486     ; 1.534      ;
; -1.488 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.486     ; 1.534      ;
; -1.488 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.486     ; 1.534      ;
; -1.488 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.486     ; 1.534      ;
; -1.488 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.486     ; 1.534      ;
; -1.488 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.486     ; 1.534      ;
; -1.488 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.486     ; 1.534      ;
; -1.465 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.479     ; 1.518      ;
; -1.465 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.479     ; 1.518      ;
; -1.465 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.479     ; 1.518      ;
; -1.445 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.481     ; 1.496      ;
; -1.445 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.481     ; 1.496      ;
; -1.445 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.481     ; 1.496      ;
; -1.445 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.481     ; 1.496      ;
; -1.445 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.481     ; 1.496      ;
; -1.430 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.469     ; 1.493      ;
; -1.430 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.469     ; 1.493      ;
; -1.430 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.469     ; 1.493      ;
; -1.430 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.469     ; 1.493      ;
; -1.427 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.468     ; 1.491      ;
; -1.427 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.468     ; 1.491      ;
; -1.427 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.468     ; 1.491      ;
; -1.427 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.468     ; 1.491      ;
; -1.427 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.468     ; 1.491      ;
; -1.427 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.468     ; 1.491      ;
; -1.427 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.468     ; 1.491      ;
; -1.427 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.468     ; 1.491      ;
; -1.427 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.468     ; 1.491      ;
; -1.275 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.487     ; 1.320      ;
; -1.275 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.487     ; 1.320      ;
; -1.275 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.487     ; 1.320      ;
; -1.275 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.487     ; 1.320      ;
; -1.275 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.487     ; 1.320      ;
; -1.275 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.487     ; 1.320      ;
; -1.269 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.505     ; 1.296      ;
; -1.269 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.505     ; 1.296      ;
; -1.269 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.505     ; 1.296      ;
; -1.269 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.505     ; 1.296      ;
; -1.269 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.505     ; 1.296      ;
; -1.269 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.505     ; 1.296      ;
; -1.208 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.487     ; 1.253      ;
; -1.208 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.487     ; 1.253      ;
; -1.208 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.487     ; 1.253      ;
; -1.208 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.487     ; 1.253      ;
; -1.208 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.487     ; 1.253      ;
; -1.208 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.487     ; 1.253      ;
; -1.059 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.695      ; 2.286      ;
; -1.059 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.695      ; 2.286      ;
; -1.059 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.695      ; 2.286      ;
; -1.039 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.693      ; 2.264      ;
; -1.039 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.693      ; 2.264      ;
; -1.039 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.693      ; 2.264      ;
; -1.039 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.693      ; 2.264      ;
; -1.039 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.693      ; 2.264      ;
; -1.024 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.705      ; 2.261      ;
; -1.024 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.705      ; 2.261      ;
; -1.024 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.705      ; 2.261      ;
; -1.024 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.705      ; 2.261      ;
; -1.021 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.706      ; 2.259      ;
; -1.021 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.706      ; 2.259      ;
; -1.021 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.706      ; 2.259      ;
; -1.021 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.706      ; 2.259      ;
; -1.021 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.706      ; 2.259      ;
; -1.021 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.706      ; 2.259      ;
; -1.021 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.706      ; 2.259      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sdClock'                                                                                                                  ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.005 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 1.035      ;
; -0.005 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 1.035      ;
; -0.005 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 1.035      ;
; -0.005 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 1.035      ;
; -0.005 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 1.035      ;
; -0.005 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 1.035      ;
; -0.005 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 1.035      ;
; -0.005 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 1.035      ;
; 0.050  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 0.980      ;
; 0.050  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 0.980      ;
; 0.050  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 0.980      ;
; 0.050  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 0.980      ;
; 0.050  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 0.980      ;
; 0.050  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 0.980      ;
; 0.050  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 0.980      ;
; 0.050  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 0.980      ;
; 0.082  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.950      ;
; 0.137  ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.895      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                              ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; 0.036 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.038      ; 1.534      ;
; 0.036 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.038      ; 1.534      ;
; 0.531 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.037      ; 1.038      ;
; 0.531 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.037      ; 1.038      ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'serialClkCount[15]'                                                                                                           ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; -0.157 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.255      ; 1.391      ;
; -0.157 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.255      ; 1.391      ;
; -0.157 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.255      ; 1.391      ;
; -0.157 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.255      ; 1.391      ;
; -0.157 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.255      ; 1.391      ;
; -0.157 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.255      ; 1.391      ;
; 0.062  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.274      ; 1.629      ;
; 0.062  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.274      ; 1.629      ;
; 0.062  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.274      ; 1.629      ;
; 0.062  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.274      ; 1.629      ;
; 0.062  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.274      ; 1.629      ;
; 0.062  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.274      ; 1.629      ;
; 0.062  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.274      ; 1.629      ;
; 0.062  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.274      ; 1.629      ;
; 0.062  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.274      ; 1.629      ;
; 0.065  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.631      ;
; 0.065  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.631      ;
; 0.065  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.631      ;
; 0.065  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.631      ;
; 0.080  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.261      ; 1.634      ;
; 0.080  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.261      ; 1.634      ;
; 0.080  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.261      ; 1.634      ;
; 0.080  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.261      ; 1.634      ;
; 0.080  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.261      ; 1.634      ;
; 0.100  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.263      ; 1.656      ;
; 0.100  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.263      ; 1.656      ;
; 0.100  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.263      ; 1.656      ;
; 0.343  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.255      ; 1.391      ;
; 0.343  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.255      ; 1.391      ;
; 0.343  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.255      ; 1.391      ;
; 0.343  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.255      ; 1.391      ;
; 0.343  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.255      ; 1.391      ;
; 0.343  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.255      ; 1.391      ;
; 0.562  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.274      ; 1.629      ;
; 0.562  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.274      ; 1.629      ;
; 0.562  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.274      ; 1.629      ;
; 0.562  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.274      ; 1.629      ;
; 0.562  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.274      ; 1.629      ;
; 0.562  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.274      ; 1.629      ;
; 0.562  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.274      ; 1.629      ;
; 0.562  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.274      ; 1.629      ;
; 0.562  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.274      ; 1.629      ;
; 0.565  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.273      ; 1.631      ;
; 0.565  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.273      ; 1.631      ;
; 0.565  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.273      ; 1.631      ;
; 0.565  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.273      ; 1.631      ;
; 0.580  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.261      ; 1.634      ;
; 0.580  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.261      ; 1.634      ;
; 0.580  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.261      ; 1.634      ;
; 0.580  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.261      ; 1.634      ;
; 0.580  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.261      ; 1.634      ;
; 0.600  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.263      ; 1.656      ;
; 0.600  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.263      ; 1.656      ;
; 0.600  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.263      ; 1.656      ;
; 1.175  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.687      ; 1.514      ;
; 1.175  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.687      ; 1.514      ;
; 1.175  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.687      ; 1.514      ;
; 1.175  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.687      ; 1.514      ;
; 1.175  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.687      ; 1.514      ;
; 1.175  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.687      ; 1.514      ;
; 1.289  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.782      ; 1.723      ;
; 1.289  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.782      ; 1.723      ;
; 1.289  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.782      ; 1.723      ;
; 1.289  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.782      ; 1.723      ;
; 1.289  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.782      ; 1.723      ;
; 1.289  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.782      ; 1.723      ;
; 1.365  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.782      ; 1.799      ;
; 1.365  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.782      ; 1.799      ;
; 1.365  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.782      ; 1.799      ;
; 1.365  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.782      ; 1.799      ;
; 1.365  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.782      ; 1.799      ;
; 1.365  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.782      ; 1.799      ;
; 1.389  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.687      ; 1.728      ;
; 1.389  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.687      ; 1.728      ;
; 1.389  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.687      ; 1.728      ;
; 1.389  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.687      ; 1.728      ;
; 1.389  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.687      ; 1.728      ;
; 1.389  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.687      ; 1.728      ;
; 1.394  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.706      ; 1.752      ;
; 1.394  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.706      ; 1.752      ;
; 1.394  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.706      ; 1.752      ;
; 1.394  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.706      ; 1.752      ;
; 1.394  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.706      ; 1.752      ;
; 1.394  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.706      ; 1.752      ;
; 1.394  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.706      ; 1.752      ;
; 1.394  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.706      ; 1.752      ;
; 1.394  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.706      ; 1.752      ;
; 1.397  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.705      ; 1.754      ;
; 1.397  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.705      ; 1.754      ;
; 1.397  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.705      ; 1.754      ;
; 1.397  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.705      ; 1.754      ;
; 1.412  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.693      ; 1.757      ;
; 1.412  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.693      ; 1.757      ;
; 1.412  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.693      ; 1.757      ;
; 1.412  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.693      ; 1.757      ;
; 1.412  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.693      ; 1.757      ;
; 1.432  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.695      ; 1.779      ;
; 1.432  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.695      ; 1.779      ;
; 1.432  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.695      ; 1.779      ;
; 1.458  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.385      ; 1.495      ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                               ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; 0.187 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.199      ; 1.038      ;
; 0.187 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.199      ; 1.038      ;
; 0.682 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.200      ; 1.534      ;
; 0.682 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.200      ; 1.534      ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.743 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.895      ;
; 0.798 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.950      ;
; 0.830 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 0.980      ;
; 0.830 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 0.980      ;
; 0.830 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 0.980      ;
; 0.830 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 0.980      ;
; 0.830 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 0.980      ;
; 0.830 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 0.980      ;
; 0.830 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 0.980      ;
; 0.830 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 0.980      ;
; 0.885 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 1.035      ;
; 0.885 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 1.035      ;
; 0.885 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 1.035      ;
; 0.885 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 1.035      ;
; 0.885 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 1.035      ;
; 0.885 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 1.035      ;
; 0.885 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 1.035      ;
; 0.885 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 1.035      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg1  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                            ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+
; -0.953 ; 0.047        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag  ;
; -0.953 ; 0.047        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag  ;
; -0.728 ; 0.272        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]       ;
; -0.728 ; 0.272        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]       ;
; -0.728 ; 0.272        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]       ;
; -0.728 ; 0.272        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]       ;
; -0.728 ; 0.272        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]       ;
; -0.728 ; 0.272        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]       ;
; -0.728 ; 0.272        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]       ;
; -0.728 ; 0.272        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]       ;
; -0.728 ; 0.272        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]       ;
; -0.728 ; 0.272        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]       ;
; -0.728 ; 0.272        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]       ;
; -0.728 ; 0.272        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]       ;
; -0.728 ; 0.272        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]       ;
; -0.728 ; 0.272        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]       ;
; -0.728 ; 0.272        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]       ;
; -0.728 ; 0.272        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]       ;
; -0.728 ; 0.272        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0] ;
; -0.728 ; 0.272        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0] ;
; -0.728 ; 0.272        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1] ;
; -0.728 ; 0.272        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1] ;
; -0.728 ; 0.272        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2] ;
; -0.728 ; 0.272        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2] ;
; -0.728 ; 0.272        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3] ;
; -0.728 ; 0.272        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3] ;
; -0.728 ; 0.272        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4] ;
; -0.728 ; 0.272        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4] ;
; -0.728 ; 0.272        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5] ;
; -0.728 ; 0.272        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5] ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]     ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]     ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]     ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]     ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]     ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]     ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]     ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]     ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]     ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]     ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]     ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]     ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]     ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]     ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]     ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]     ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]     ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]     ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]     ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]     ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]     ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]     ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]     ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]     ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]     ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]     ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]     ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]     ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]     ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]     ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]     ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]     ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]     ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]     ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]     ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]     ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]     ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]     ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]     ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]     ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]     ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]     ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]     ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]     ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]      ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]      ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read      ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read      ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write     ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write     ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]  ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]  ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[1]  ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[1]  ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[2]  ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[2]  ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[3]  ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[3]  ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[4]  ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[4]  ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[5]  ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[5]  ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[6]  ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[6]  ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[7]  ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[7]  ;
; -0.662 ; 0.338        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_write_flag ;
; -0.662 ; 0.338        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_write_flag ;
; -0.623 ; 0.377        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]    ;
; -0.623 ; 0.377        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]    ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; rxd1         ; clk        ; 3.226 ; 3.226 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 3.168 ; 3.168 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 2.473 ; 2.473 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 2.524 ; 2.524 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 2.534 ; 2.534 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 2.527 ; 2.527 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 2.872 ; 2.872 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 2.741 ; 2.741 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.168 ; 3.168 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 2.812 ; 2.812 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 3.839 ; 3.839 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 4.283 ; 4.283 ; Rise       ; sdClock         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rxd1         ; clk        ; -2.197 ; -2.197 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.327 ; -2.327 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.350 ; -2.350 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.404 ; -2.404 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.414 ; -2.414 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.327 ; -2.327 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.750 ; -2.750 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.616 ; -2.616 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.741 ; -2.741 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.661 ; -2.661 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.876 ; -2.876 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.571 ; -2.571 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.923 ; 3.923 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.670 ; 4.670 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.774 ; 4.774 ; Fall       ; T80s:cpu1|IORQ_n   ;
; rts1             ; clk                ; 3.898 ; 3.898 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 4.747 ; 4.747 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 5.494 ; 5.494 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 5.598 ; 5.598 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 4.551 ; 4.551 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.268 ; 4.268 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 2.741 ; 2.741 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.025 ; 3.025 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.023 ; 3.023 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.102 ; 3.102 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.330 ; 3.330 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.103 ; 3.103 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.201 ; 3.201 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.551 ; 4.551 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.352 ; 4.352 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.341 ; 4.341 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.135 ; 4.135 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.325 ; 4.325 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.266 ; 4.266 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.333 ; 4.333 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.338 ; 4.338 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.509 ; 4.509 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.346 ; 4.346 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.402 ; 4.402 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.098 ; 4.098 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.371 ; 4.371 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.459 ; 4.459 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.509 ; 4.509 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.018 ; 4.018 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 3.868 ; 3.868 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.616 ; 3.616 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.684 ; 3.684 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.170 ; 4.170 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 4.033 ; 4.033 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 4.011 ; 4.011 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.923 ; 3.923 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.670 ; 4.670 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.774 ; 4.774 ; Fall       ; T80s:cpu1|IORQ_n   ;
; rts1             ; clk                ; 3.898 ; 3.898 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 4.669 ; 4.669 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.529 ; 3.529 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.529 ; 3.529 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 2.741 ; 2.741 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.268 ; 4.268 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 2.741 ; 2.741 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.025 ; 3.025 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.023 ; 3.023 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.102 ; 3.102 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.330 ; 3.330 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.103 ; 3.103 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.201 ; 3.201 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.551 ; 4.551 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.352 ; 4.352 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.341 ; 4.341 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.135 ; 4.135 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.325 ; 4.325 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.266 ; 4.266 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.333 ; 4.333 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.338 ; 4.338 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 3.868 ; 3.868 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.346 ; 4.346 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.402 ; 4.402 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.098 ; 4.098 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.371 ; 4.371 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.459 ; 4.459 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.509 ; 4.509 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.018 ; 4.018 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 3.868 ; 3.868 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.616 ; 3.616 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.684 ; 3.684 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 3.763 ; 3.763 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 4.033 ; 4.033 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 4.011 ; 4.011 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 5.011 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.021 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.143 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.052 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.052 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.052 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.011 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.211 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.213 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.992 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.002 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.124 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.033 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.033 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.033 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.992 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.192 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.194 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 5.011     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.021     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.143     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.052     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.052     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.052     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.011     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.211     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.213     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.992     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.002     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.124     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.033     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.033     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.033     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.992     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.192     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.194     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                  ;
+---------------------+-----------+---------+----------+---------+---------------------+
; Clock               ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack    ; -17.674   ; -2.308  ; -4.942   ; -0.907  ; -2.277              ;
;  T80s:cpu1|IORQ_n   ; -6.298    ; -1.820  ; -0.380   ; -0.907  ; -2.113              ;
;  clk                ; -7.645    ; -2.308  ; N/A      ; N/A     ; -2.277              ;
;  cpuClock           ; -17.674   ; -0.615  ; N/A      ; N/A     ; -0.742              ;
;  sdClock            ; -8.268    ; 0.215   ; -1.607   ; 0.743   ; -0.742              ;
;  serialClkCount[15] ; -6.419    ; -0.140  ; -4.942   ; -0.157  ; -0.742              ;
; Design-wide TNS     ; -7162.553 ; -37.485 ; -142.696 ; -1.814  ; -2083.569           ;
;  T80s:cpu1|IORQ_n   ; -168.105  ; -34.788 ; -0.760   ; -1.814  ; -166.976            ;
;  clk                ; -698.618  ; -15.452 ; N/A      ; N/A     ; -928.249            ;
;  cpuClock           ; -4600.236 ; -3.398  ; N/A      ; N/A     ; -513.464            ;
;  sdClock            ; -735.059  ; 0.000   ; -14.154  ; 0.000   ; -210.728            ;
;  serialClkCount[15] ; -960.535  ; -0.250  ; -127.782 ; -0.942  ; -264.152            ;
+---------------------+-----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rxd1         ; clk        ; 7.755  ; 7.755  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 7.970  ; 7.970  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.704  ; 5.704  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.880  ; 5.880  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.942  ; 5.942  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.809  ; 5.809  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 6.837  ; 6.837  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 6.616  ; 6.616  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 7.970  ; 7.970  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 6.730  ; 6.730  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 9.256  ; 9.256  ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 10.812 ; 10.812 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rxd1         ; clk        ; -2.197 ; -2.197 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.327 ; -2.327 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.350 ; -2.350 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.404 ; -2.404 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.414 ; -2.414 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.327 ; -2.327 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.750 ; -2.750 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.616 ; -2.616 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.741 ; -2.741 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.661 ; -2.661 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.876 ; -2.876 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.571 ; -2.571 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 10.069 ; 10.069 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 12.505 ; 12.505 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 13.146 ; 13.146 ; Fall       ; T80s:cpu1|IORQ_n   ;
; rts1             ; clk                ; 8.474  ; 8.474  ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 11.531 ; 11.531 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 13.967 ; 13.967 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 14.608 ; 14.608 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 10.829 ; 10.829 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 9.859  ; 9.859  ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 6.380  ; 6.380  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 6.846  ; 6.846  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 7.124  ; 7.124  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 7.425  ; 7.425  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 7.994  ; 7.994  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 7.419  ; 7.419  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 7.750  ; 7.750  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.829 ; 10.829 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.334 ; 10.334 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.122 ; 10.122 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 9.583  ; 9.583  ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 10.391 ; 10.391 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 10.257 ; 10.257 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 10.340 ; 10.340 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.368 ; 10.368 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 10.671 ; 10.671 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.306 ; 10.306 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 10.394 ; 10.394 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 9.516  ; 9.516  ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.349 ; 10.349 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.671 ; 10.671 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.463 ; 10.463 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 9.212  ; 9.212  ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 8.774  ; 8.774  ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.354  ; 8.354  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 8.531  ; 8.531  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 10.260 ; 10.260 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 9.801  ; 9.801  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 9.411  ; 9.411  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.923 ; 3.923 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.670 ; 4.670 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.774 ; 4.774 ; Fall       ; T80s:cpu1|IORQ_n   ;
; rts1             ; clk                ; 3.898 ; 3.898 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 4.669 ; 4.669 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.529 ; 3.529 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.529 ; 3.529 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 2.741 ; 2.741 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.268 ; 4.268 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 2.741 ; 2.741 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.025 ; 3.025 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.023 ; 3.023 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.102 ; 3.102 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.330 ; 3.330 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.103 ; 3.103 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.201 ; 3.201 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.551 ; 4.551 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.352 ; 4.352 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.341 ; 4.341 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.135 ; 4.135 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.325 ; 4.325 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.266 ; 4.266 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.333 ; 4.333 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.338 ; 4.338 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 3.868 ; 3.868 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.346 ; 4.346 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.402 ; 4.402 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.098 ; 4.098 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.371 ; 4.371 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.459 ; 4.459 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.509 ; 4.509 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.018 ; 4.018 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 3.868 ; 3.868 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.616 ; 3.616 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.684 ; 3.684 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 3.763 ; 3.763 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 4.033 ; 4.033 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 4.011 ; 4.011 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 190      ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 385      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 0        ; 0        ; 56       ; 0        ;
; clk                ; cpuClock           ; 416      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4925604  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 192      ; 244      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 99       ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 14       ; 0        ; 183      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 10       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 225      ; 5        ; 0        ; 11       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 190      ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 385      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 0        ; 0        ; 56       ; 0        ;
; clk                ; cpuClock           ; 416      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4925604  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 192      ; 244      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 99       ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 14       ; 0        ; 183      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 10       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 225      ; 5        ; 0        ; 11       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 374   ; 374  ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 64    ; 64   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Warning (125092): Tcl Script File ../Components/TERMINAL/DisplayRam1K.qip not found
    Info (125063): set_global_assignment -name QIP_FILE ../Components/TERMINAL/DisplayRam1K.qip
Warning (125092): Tcl Script File ../Components/TERMINAL/DisplayRam2K.qip not found
    Info (125063): set_global_assignment -name QIP_FILE ../Components/TERMINAL/DisplayRam2K.qip
Warning (125092): Tcl Script File ../Components/TERMINAL/CGABoldRomReduced.qip not found
    Info (125063): set_global_assignment -name QIP_FILE ../Components/TERMINAL/CGABoldRomReduced.qip
Warning (125092): Tcl Script File ../ROMS/Z80/Z80_CPM_BASIC_ROM.qip not found
    Info (125063): set_global_assignment -name QIP_FILE ../ROMS/Z80/Z80_CPM_BASIC_ROM.qip
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jan 16 22:02:13 2017
Info: Command: quartus_sta Microcomputer -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sdClock sdClock
    Info (332105): create_clock -period 1.000 -name T80s:cpu1|IORQ_n T80s:cpu1|IORQ_n
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name serialClkCount[15] serialClkCount[15]
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -17.674
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.674     -4600.236 cpuClock 
    Info (332119):    -8.268      -735.059 sdClock 
    Info (332119):    -7.645      -698.618 clk 
    Info (332119):    -6.419      -960.535 serialClkCount[15] 
    Info (332119):    -6.298      -168.105 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -2.308
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.308        -2.463 clk 
    Info (332119):    -1.820       -34.788 T80s:cpu1|IORQ_n 
    Info (332119):    -0.133        -0.234 cpuClock 
    Info (332119):     0.499         0.000 sdClock 
    Info (332119):     0.499         0.000 serialClkCount[15] 
Info (332146): Worst-case recovery slack is -4.942
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.942      -127.782 serialClkCount[15] 
    Info (332119):    -1.607       -14.154 sdClock 
    Info (332119):    -0.380        -0.760 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -0.907
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.907        -1.814 T80s:cpu1|IORQ_n 
    Info (332119):     0.540         0.000 serialClkCount[15] 
    Info (332119):     1.896         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -2.277
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.277      -928.249 clk 
    Info (332119):    -2.113      -166.976 T80s:cpu1|IORQ_n 
    Info (332119):    -0.742      -513.464 cpuClock 
    Info (332119):    -0.742      -264.152 serialClkCount[15] 
    Info (332119):    -0.742      -210.728 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.711
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.711     -1189.643 cpuClock 
    Info (332119):    -2.042      -158.335 sdClock 
    Info (332119):    -1.932      -268.382 serialClkCount[15] 
    Info (332119):    -1.864       -86.059 clk 
    Info (332119):    -1.481       -39.976 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -1.338
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.338       -15.452 clk 
    Info (332119):    -0.615        -3.398 cpuClock 
    Info (332119):    -0.553        -5.641 T80s:cpu1|IORQ_n 
    Info (332119):    -0.140        -0.250 serialClkCount[15] 
    Info (332119):     0.215         0.000 sdClock 
Info (332146): Worst-case recovery slack is -1.532
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.532       -39.240 serialClkCount[15] 
    Info (332119):    -0.005        -0.040 sdClock 
    Info (332119):     0.036         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -0.157
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.157        -0.942 serialClkCount[15] 
    Info (332119):     0.187         0.000 T80s:cpu1|IORQ_n 
    Info (332119):     0.743         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -582.812 clk 
    Info (332119):    -0.953       -83.258 T80s:cpu1|IORQ_n 
    Info (332119):    -0.500      -346.000 cpuClock 
    Info (332119):    -0.500      -178.000 serialClkCount[15] 
    Info (332119):    -0.500      -142.000 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 468 megabytes
    Info: Processing ended: Mon Jan 16 22:02:19 2017
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


