`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 05/08/2026 03:47:42 PM
// Design Name: 
// Module Name: clock_divider
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////

module clock_divider (clk, reset, CLK1Hz); 
input clk, reset; 
output CLK1Hz; 
// ------------------------------------------------- // 
reg CLK1Hz; 
reg [24:0] count; // log2(25 million) 
// ------------------------------------------------- // 
always @(posedge clk or posedge reset) 
begin 
 if(reset) // initial (zero) 
  begin 
   count <= 0; 
   CLK1Hz <= 0; 
  end 
 else 
  begin 
   if(count < 25_000_000) 
     count <= count + 1; // count 25 million  
   else  
     begin 
    CLK1Hz = ~CLK1Hz; // toggle the clk high\low 
    count <= 0; 
     end 
  end 
end   
// ------------------------------------------------- // 
endmodule 
