Fitter report for VX1392_TEST
Wed Jan 30 10:36:45 2008
Quartus II Version 7.0 Build 33 02/05/2007 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Netlist Optimizations
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. PLL Summary
 13. PLL Usage
 14. Output Pin Default Load For Reported TCO
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Interconnect Usage Summary
 22. LAB Logic Elements
 23. LAB-wide Signals
 24. LAB Signals Sourced
 25. LAB Signals Sourced Out
 26. LAB Distinct Inputs
 27. Fitter Device Options
 28. Advanced Data - General
 29. Advanced Data - Placement Preparation
 30. Advanced Data - Placement
 31. Advanced Data - Routing
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------+
; Fitter Summary                                                  ;
+-----------------------+-----------------------------------------+
; Fitter Status         ; Successful - Wed Jan 30 10:36:45 2008   ;
; Quartus II Version    ; 7.0 Build 33 02/05/2007 SJ Full Version ;
; Revision Name         ; VX1392_TEST                             ;
; Top-level Entity Name ; trigger_top                             ;
; Family                ; Cyclone                                 ;
; Device                ; EP1C20F400C6                            ;
; Timing Models         ; Final                                   ;
; Total logic elements  ; 937 / 20,060 ( 5 % )                    ;
; Total pins            ; 279 / 301 ( 93 % )                      ;
; Total virtual pins    ; 0                                       ;
; Total memory bits     ; 0 / 294,912 ( 0 % )                     ;
; Total PLLs            ; 1 / 2 ( 50 % )                          ;
+-----------------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                      ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Option                                             ; Setting                        ; Default Value                  ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Device                                             ; EP1C20F400C6                   ;                                ;
; Fit Attempts to Skip                               ; 0                              ; 0.0                            ;
; Use TimeQuest Timing Analyzer                      ; On                             ;                                ;
; Router Timing Optimization Level                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                        ; Off                            ; Off                            ;
; Optimize Timing                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing         ; On                             ; On                             ;
; Limit to One Fitting Attempt                       ; Off                            ; Off                            ;
; Final Placement Optimizations                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                      ; 1                              ; 1                              ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                   ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Duplication                       ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining             ; Off                            ; Off                            ;
; Fitter Effort                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
; Stop After Congestion Map Generation               ; Off                            ; Off                            ;
; Use smart compilation                              ; Off                            ; Off                            ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                              ;
+------------------------------+-----------------+------------------+----------------------------------------+-----------+-------------------------------+------------------+
; Node                         ; Action          ; Operation        ; Reason                                 ; Node Port ; Destination Node              ; Destination Port ;
+------------------------------+-----------------+------------------+----------------------------------------+-----------+-------------------------------+------------------+
; test:I0|CTTM_DATA_REG[0]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[0]                         ; COMBOUT          ;
; test:I0|CTTM_DATA_REG[1]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[1]                         ; COMBOUT          ;
; test:I0|CTTM_DATA_REG[2]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[2]                         ; COMBOUT          ;
; test:I0|CTTM_DATA_REG[3]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[3]                         ; COMBOUT          ;
; test:I0|CTTM_DATA_REG[4]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[4]                         ; COMBOUT          ;
; test:I0|CTTM_DATA_REG[5]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[5]                         ; COMBOUT          ;
; test:I0|CTTM_DATA_REG[6]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[6]                         ; COMBOUT          ;
; test:I0|CTTM_DATA_REG[7]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[7]                         ; COMBOUT          ;
; test:I0|CTTM_DATA_REG[8]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[8]                         ; COMBOUT          ;
; test:I0|CTTM_DATA_REG[9]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[9]                         ; COMBOUT          ;
; test:I0|CTTM_DATA_REG[10]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[10]                        ; COMBOUT          ;
; test:I0|CTTM_DATA_REG[11]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[11]                        ; COMBOUT          ;
; test:I0|CTTM_DATA_REG[12]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[12]                        ; COMBOUT          ;
; test:I0|CTTM_DATA_REG[13]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[13]                        ; COMBOUT          ;
; test:I0|CTTM_DATA_REG[14]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[14]                        ; COMBOUT          ;
; test:I0|CTTM_DATA_REG[15]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[15]                        ; COMBOUT          ;
; test:I0|CTTM_DATA_REG[16]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[16]                        ; COMBOUT          ;
; test:I0|CTTM_DATA_REG[17]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[17]                        ; COMBOUT          ;
; test:I0|CTTM_DATA_REG[18]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[18]                        ; COMBOUT          ;
; test:I0|CTTM_DATA_REG[19]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[19]                        ; COMBOUT          ;
; test:I0|CTTM_DATA_REG[20]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[20]                        ; COMBOUT          ;
; test:I0|CTTM_DATA_REG[21]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[21]                        ; COMBOUT          ;
; test:I0|CTTM_DATA_REG[22]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[22]                        ; COMBOUT          ;
; test:I0|CTTM_DATA_REG[23]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[23]                        ; COMBOUT          ;
; test:I0|DATAOUT[0]           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[0]                         ; DATAIN           ;
; test:I0|DATAOUT[1]           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[1]                         ; DATAIN           ;
; test:I0|DATAOUT[2]           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[2]                         ; DATAIN           ;
; test:I0|DATAOUT[3]           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[3]                         ; DATAIN           ;
; test:I0|DATAOUT[4]           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[4]                         ; DATAIN           ;
; test:I0|DATAOUT[5]           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[5]                         ; DATAIN           ;
; test:I0|DATAOUT[6]           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[6]                         ; DATAIN           ;
; test:I0|DATAOUT[7]           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[7]                         ; DATAIN           ;
; test:I0|DATAOUT[8]           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[8]                         ; DATAIN           ;
; test:I0|DATAOUT[9]           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[9]                         ; DATAIN           ;
; test:I0|DATAOUT[10]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[10]                        ; DATAIN           ;
; test:I0|DATAOUT[11]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[11]                        ; DATAIN           ;
; test:I0|DATAOUT[12]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[12]                        ; DATAIN           ;
; test:I0|DATAOUT[13]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[13]                        ; DATAIN           ;
; test:I0|DATAOUT[14]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[14]                        ; DATAIN           ;
; test:I0|DATAOUT[15]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[15]                        ; DATAIN           ;
; test:I0|DATAOUT[16]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[16]                        ; DATAIN           ;
; test:I0|DATAOUT[17]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[17]                        ; DATAIN           ;
; test:I0|DATAOUT[18]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[18]                        ; DATAIN           ;
; test:I0|DATAOUT[19]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[19]                        ; DATAIN           ;
; test:I0|DATAOUT[20]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[20]                        ; DATAIN           ;
; test:I0|DATAOUT[21]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[21]                        ; DATAIN           ;
; test:I0|DATAOUT[22]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[22]                        ; DATAIN           ;
; test:I0|DATAOUT[23]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[23]                        ; DATAIN           ;
; test:I0|DATAOUT[24]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[24]                        ; DATAIN           ;
; test:I0|DATAOUT[25]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[25]                        ; DATAIN           ;
; test:I0|DATAOUT[26]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[26]                        ; DATAIN           ;
; test:I0|DATAOUT[27]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[27]                        ; DATAIN           ;
; test:I0|DATAOUT[28]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[28]                        ; DATAIN           ;
; test:I0|DATAOUT[29]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[29]                        ; DATAIN           ;
; test:I0|DATAOUT[30]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[30]                        ; DATAIN           ;
; test:I0|DATAOUT[31]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; LB[31]                        ; DATAIN           ;
; test:I0|RAM_DATA_REG[24]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[24]                        ; COMBOUT          ;
; test:I0|RAM_DATA_REG[25]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[25]                        ; COMBOUT          ;
; test:I0|RAM_DATA_REG[26]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[26]                        ; COMBOUT          ;
; test:I0|RAM_DATA_REG[27]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[27]                        ; COMBOUT          ;
; test:I0|RAM_DATA_REG[28]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[28]                        ; COMBOUT          ;
; test:I0|RAM_DATA_REG[29]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[29]                        ; COMBOUT          ;
; test:I0|RAM_DATA_REG[30]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[30]                        ; COMBOUT          ;
; test:I0|RAM_DATA_REG[31]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; LB[31]                        ; COMBOUT          ;
; test:I0|RDEN_r               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[0]                         ; OE               ;
; test:I0|RDEN_r               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_1   ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_1  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[1]                         ; OE               ;
; test:I0|RDEN_r~_Duplicate_1  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_2   ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_2  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[2]                         ; OE               ;
; test:I0|RDEN_r~_Duplicate_2  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_3   ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_3  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[3]                         ; OE               ;
; test:I0|RDEN_r~_Duplicate_3  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_4   ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_4  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[4]                         ; OE               ;
; test:I0|RDEN_r~_Duplicate_4  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_5   ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_5  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[5]                         ; OE               ;
; test:I0|RDEN_r~_Duplicate_5  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_6   ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_6  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[6]                         ; OE               ;
; test:I0|RDEN_r~_Duplicate_6  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_7   ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_7  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[7]                         ; OE               ;
; test:I0|RDEN_r~_Duplicate_7  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_8   ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_8  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[8]                         ; OE               ;
; test:I0|RDEN_r~_Duplicate_8  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_9   ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_9  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[9]                         ; OE               ;
; test:I0|RDEN_r~_Duplicate_9  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_10  ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_10 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[10]                        ; OE               ;
; test:I0|RDEN_r~_Duplicate_10 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_11  ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_11 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[11]                        ; OE               ;
; test:I0|RDEN_r~_Duplicate_11 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_12  ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_12 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[12]                        ; OE               ;
; test:I0|RDEN_r~_Duplicate_12 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_13  ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_13 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[13]                        ; OE               ;
; test:I0|RDEN_r~_Duplicate_13 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_14  ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_14 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[14]                        ; OE               ;
; test:I0|RDEN_r~_Duplicate_14 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_15  ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_15 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[15]                        ; OE               ;
; test:I0|RDEN_r~_Duplicate_15 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_16  ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_16 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[16]                        ; OE               ;
; test:I0|RDEN_r~_Duplicate_16 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_17  ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_17 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[17]                        ; OE               ;
; test:I0|RDEN_r~_Duplicate_17 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_18  ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_18 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[18]                        ; OE               ;
; test:I0|RDEN_r~_Duplicate_18 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_19  ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_19 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[19]                        ; OE               ;
; test:I0|RDEN_r~_Duplicate_19 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_20  ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_20 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[20]                        ; OE               ;
; test:I0|RDEN_r~_Duplicate_20 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_21  ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_21 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[21]                        ; OE               ;
; test:I0|RDEN_r~_Duplicate_21 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_22  ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_22 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[22]                        ; OE               ;
; test:I0|RDEN_r~_Duplicate_22 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_23  ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_23 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[23]                        ; OE               ;
; test:I0|RDEN_r~_Duplicate_23 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_24  ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_24 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[24]                        ; OE               ;
; test:I0|RDEN_r~_Duplicate_24 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_25  ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_25 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[25]                        ; OE               ;
; test:I0|RDEN_r~_Duplicate_25 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_26  ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_26 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[26]                        ; OE               ;
; test:I0|RDEN_r~_Duplicate_26 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_27  ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_27 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[27]                        ; OE               ;
; test:I0|RDEN_r~_Duplicate_27 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_28  ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_28 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[28]                        ; OE               ;
; test:I0|RDEN_r~_Duplicate_28 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_29  ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_29 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[29]                        ; OE               ;
; test:I0|RDEN_r~_Duplicate_29 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_30  ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_30 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[30]                        ; OE               ;
; test:I0|RDEN_r~_Duplicate_30 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_31  ; REGOUT           ;
; test:I0|RDEN_r~_Duplicate_31 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; LB[31]                        ; OE               ;
; test:I0|RDEN_r~_Duplicate_31 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; test:I0|RDEN_r~_Duplicate_32  ; REGOUT           ;
; test:I0|nLBRDY_s             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; nLBRDY                        ; DATAIN           ;
; test:I0|nLBRDY_s             ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; test:I0|nLBRDY_s~_Duplicate_1 ; REGOUT           ;
+------------------------------+-----------------+------------------+----------------------------------------+-----------+-------------------------------+------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/luca/Work/VX1392_LTM_ALICE/FPGA/FIT/TRIGGER/VX1392_TEST.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 937 / 20,060 ( 5 % ) ;
;     -- Combinational with no register       ; 374                  ;
;     -- Register only                        ; 96                   ;
;     -- Combinational with a register        ; 467                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 464                  ;
;     -- 3 input functions                    ; 52                   ;
;     -- 2 input functions                    ; 307                  ;
;     -- 1 input functions                    ; 66                   ;
;     -- 0 input functions                    ; 48                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 651                  ;
;     -- arithmetic mode                      ; 286                  ;
;     -- qfbk mode                            ; 134                  ;
;     -- register cascade mode                ; 0                    ;
;     -- synchronous clear/load mode          ; 473                  ;
;     -- asynchronous clear/load mode         ; 562                  ;
;                                             ;                      ;
; Total registers                             ; 660 / 20,951 ( 3 % ) ;
; Total LABs                                  ; 167 / 2,006 ( 8 % )  ;
; Logic elements in carry chains              ; 296                  ;
; User inserted logic elements                ; 0                    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 279 / 301 ( 93 % )   ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )       ;
; Number of I/O registers                     ; 97                   ;
; Global signals                              ; 8                    ;
; M4Ks                                        ; 0 / 64 ( 0 % )       ;
; Total memory bits                           ; 0 / 294,912 ( 0 % )  ;
; Total RAM block bits                        ; 0 / 294,912 ( 0 % )  ;
; PLLs                                        ; 1 / 2 ( 50 % )       ;
; Global clocks                               ; 8 / 8 ( 100 % )      ;
; Average interconnect usage                  ; 7%                   ;
; Peak interconnect usage                     ; 38%                  ;
; Maximum fan-out node                        ; nLBRES               ;
; Maximum fan-out                             ; 597                  ;
; Highest non-global fan-out signal           ; nLBRES               ;
; Highest non-global fan-out                  ; 597                  ;
; Total fan-out                               ; 5352                 ;
; Average fan-out                             ; 4.39                 ;
+---------------------------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; DPCLK[0]     ; T4    ; 1        ; 0            ; 4            ; 2           ; 310                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPCLK[1]     ; F3    ; 1        ; 0            ; 29           ; 0           ; 33                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPCLK[2]     ; C6    ; 2        ; 10           ; 33           ; 2           ; 33                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPCLK[3]     ; C15   ; 2        ; 60           ; 33           ; 0           ; 33                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPCLK[4]     ; F18   ; 3        ; 69           ; 29           ; 0           ; 33                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPCLK[5]     ; T19   ; 3        ; 69           ; 4            ; 2           ; 33                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPCLK[6]     ; W15   ; 4        ; 60           ; 0            ; 0           ; 33                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPCLK[7]     ; T6    ; 4        ; 10           ; 0            ; 2           ; 33                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; F_SO         ; V19   ; 3        ; 69           ; 2            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OR_DEL[0]    ; H6    ; 1        ; 0            ; 21           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[10]   ; M3    ; 1        ; 0            ; 12           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[11]   ; M7    ; 1        ; 0            ; 11           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[12]   ; N6    ; 1        ; 0            ; 11           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[13]   ; N1    ; 1        ; 0            ; 11           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[14]   ; N2    ; 1        ; 0            ; 10           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[15]   ; N4    ; 1        ; 0            ; 10           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[16]   ; N3    ; 1        ; 0            ; 10           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[17]   ; N7    ; 1        ; 0            ; 9            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[18]   ; P7    ; 1        ; 0            ; 9            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[19]   ; P2    ; 1        ; 0            ; 8            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[1]    ; J3    ; 1        ; 0            ; 21           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[20]   ; P1    ; 1        ; 0            ; 8            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[21]   ; P6    ; 1        ; 0            ; 7            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[22]   ; P5    ; 1        ; 0            ; 7            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[23]   ; P3    ; 1        ; 0            ; 6            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[24]   ; P4    ; 1        ; 0            ; 6            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[25]   ; R1    ; 1        ; 0            ; 6            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[26]   ; R2    ; 1        ; 0            ; 5            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[27]   ; R6    ; 1        ; 0            ; 5            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[28]   ; R5    ; 1        ; 0            ; 5            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[29]   ; R3    ; 1        ; 0            ; 4            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[2]    ; J4    ; 1        ; 0            ; 21           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[30]   ; R4    ; 1        ; 0            ; 4            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[31]   ; V3    ; 1        ; 0            ; 1            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[32]   ; V2    ; 1        ; 0            ; 1            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[33]   ; U3    ; 1        ; 0            ; 2            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[34]   ; U2    ; 1        ; 0            ; 2            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[35]   ; T3    ; 1        ; 0            ; 3            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[36]   ; T2    ; 1        ; 0            ; 3            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[37]   ; D1    ; 1        ; 0            ; 30           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[38]   ; H7    ; 1        ; 0            ; 24           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[39]   ; J7    ; 1        ; 0            ; 20           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[3]    ; J5    ; 1        ; 0            ; 20           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[40]   ; N5    ; 1        ; 0            ; 9            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[41]   ; U4    ; 1        ; 0            ; 2            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[42]   ; W3    ; 4        ; 2            ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[43]   ; Y4    ; 4        ; 2            ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[44]   ; V4    ; 4        ; 4            ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[45]   ; W4    ; 4        ; 4            ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[46]   ; T5    ; 4        ; 6            ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[47]   ; U5    ; 4        ; 6            ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[4]    ; J6    ; 1        ; 0            ; 20           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[5]    ; M2    ; 1        ; 0            ; 13           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[6]    ; M1    ; 1        ; 0            ; 13           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[7]    ; M5    ; 1        ; 0            ; 13           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[8]    ; M6    ; 1        ; 0            ; 12           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OR_DEL[9]    ; M4    ; 1        ; 0            ; 12           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PULSE_TOGGLE ; V10   ; 4        ; 32           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SCLK         ; K5    ; 1        ; 0            ; 18           ; 2           ; 34                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nLBAS        ; W7    ; 4        ; 14           ; 0            ; 1           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nLBCLR       ; W5    ; 4        ; 8            ; 0            ; 0           ; 50                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nLBCS        ; V5    ; 4        ; 8            ; 0            ; 1           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nLBLAST      ; Y6    ; 4        ; 12           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nLBRD        ; V6    ; 4        ; 14           ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nLBRES       ; W6    ; 4        ; 10           ; 0            ; 0           ; 597                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nLBWAIT      ; U6    ; 4        ; 12           ; 0            ; 0           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                      ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; CLK_CTTM      ; L8    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; CONFIG        ; A12   ; 2        ; 40           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; D_CTTM[0]     ; D2    ; 1        ; 0            ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; D_CTTM[10]    ; G5    ; 1        ; 0            ; 27           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; D_CTTM[11]    ; G1    ; 1        ; 0            ; 26           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; D_CTTM[12]    ; G2    ; 1        ; 0            ; 26           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; D_CTTM[13]    ; G6    ; 1        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; D_CTTM[14]    ; G7    ; 1        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; D_CTTM[15]    ; G3    ; 1        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; D_CTTM[16]    ; G4    ; 1        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; D_CTTM[17]    ; H1    ; 1        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; D_CTTM[18]    ; H2    ; 1        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; D_CTTM[19]    ; H3    ; 1        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; D_CTTM[1]     ; E4    ; 1        ; 0            ; 30           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; D_CTTM[20]    ; H4    ; 1        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; D_CTTM[21]    ; J1    ; 1        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; D_CTTM[22]    ; J2    ; 1        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; D_CTTM[23]    ; H5    ; 1        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; D_CTTM[2]     ; E5    ; 1        ; 0            ; 30           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; D_CTTM[3]     ; E3    ; 1        ; 0            ; 29           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; D_CTTM[4]     ; E2    ; 1        ; 0            ; 29           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; D_CTTM[5]     ; F4    ; 1        ; 0            ; 28           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; D_CTTM[6]     ; F5    ; 1        ; 0            ; 28           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; D_CTTM[7]     ; F2    ; 1        ; 0            ; 28           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; D_CTTM[8]     ; F1    ; 1        ; 0            ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; D_CTTM[9]     ; F6    ; 1        ; 0            ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; FCS           ; D12   ; 2        ; 38           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; F_SCK         ; N14   ; 3        ; 69           ; 9            ; 0           ; no              ; no                     ; no            ; no             ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; F_SI          ; C12   ; 2        ; 38           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; LTM_LOCAL_TRG ; Y15   ; 4        ; 60           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMAD[0]      ; R20   ; 3        ; 69           ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMAD[10]     ; P20   ; 3        ; 69           ; 9            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMAD[11]     ; P19   ; 3        ; 69           ; 9            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMAD[12]     ; N17   ; 3        ; 69           ; 10           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMAD[13]     ; N18   ; 3        ; 69           ; 10           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMAD[14]     ; N20   ; 3        ; 69           ; 11           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMAD[15]     ; N19   ; 3        ; 69           ; 10           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMAD[16]     ; N15   ; 3        ; 69           ; 11           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMAD[17]     ; N16   ; 3        ; 69           ; 11           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMAD[1]      ; R19   ; 3        ; 69           ; 5            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMAD[2]      ; R18   ; 3        ; 69           ; 6            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMAD[3]      ; R17   ; 3        ; 69           ; 5            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMAD[4]      ; P14   ; 3        ; 69           ; 6            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMAD[5]      ; R15   ; 3        ; 69           ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMAD[6]      ; P17   ; 3        ; 69           ; 7            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMAD[7]      ; P18   ; 3        ; 69           ; 7            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMAD[8]      ; P15   ; 3        ; 69           ; 8            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMAD[9]      ; P16   ; 3        ; 69           ; 8            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SP_CTTM[0]    ; D3    ; 1        ; 0            ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SP_CTTM[1]    ; D15   ; 2        ; 60           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SP_CTTM[2]    ; F10   ; 2        ; 32           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SP_CTTM[3]    ; E6    ; 2        ; 10           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SP_CTTM[4]    ; D4    ; 1        ; 0            ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SP_CTTM[5]    ; J8    ; 1        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; SP_CTTM[6]    ; U1    ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRD[0]        ; D11   ; 2        ; 36           ; 33           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRD[1]        ; C10   ; 2        ; 34           ; 33           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRD[2]        ; D10   ; 2        ; 34           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRD[3]        ; B10   ; 2        ; 32           ; 33           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRD[4]        ; A10   ; 2        ; 32           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRD[5]        ; E9    ; 2        ; 30           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRD[6]        ; E10   ; 2        ; 30           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRD[7]        ; D9    ; 2        ; 28           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRM[0]        ; A9    ; 2        ; 26           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRM[10]       ; B7    ; 2        ; 14           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRM[11]       ; A7    ; 2        ; 14           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRM[12]       ; F7    ; 2        ; 12           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRM[13]       ; E7    ; 2        ; 14           ; 33           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRM[14]       ; B6    ; 2        ; 10           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRM[15]       ; A6    ; 2        ; 12           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRM[16]       ; C5    ; 2        ; 8            ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRM[17]       ; B5    ; 2        ; 8            ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRM[18]       ; D5    ; 2        ; 6            ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRM[19]       ; D6    ; 2        ; 6            ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRM[1]        ; D8    ; 2        ; 24           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRM[20]       ; B4    ; 2        ; 4            ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRM[21]       ; A4    ; 2        ; 4            ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRM[22]       ; C4    ; 2        ; 2            ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRM[23]       ; B3    ; 2        ; 2            ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRM[2]        ; C8    ; 2        ; 24           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRM[3]        ; B8    ; 2        ; 22           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRM[4]        ; A8    ; 2        ; 22           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRM[5]        ; F8    ; 2        ; 18           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRM[6]        ; E8    ; 2        ; 18           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRM[7]        ; D7    ; 2        ; 16           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRM[8]        ; C7    ; 2        ; 16           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TRM[9]        ; E11   ; 2        ; 38           ; 33           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TST[0]        ; E14   ; 2        ; 52           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TST[1]        ; D14   ; 2        ; 48           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TST[2]        ; C14   ; 2        ; 48           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TST[3]        ; B13   ; 2        ; 46           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TST[4]        ; A13   ; 2        ; 46           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TST[5]        ; D13   ; 2        ; 44           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TST[6]        ; C13   ; 2        ; 44           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TST[7]        ; F12   ; 2        ; 42           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; nCSRAM        ; U18   ; 3        ; 69           ; 2            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; nLBPCKE       ; R7    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; nLBPCKR       ; T8    ; 4        ; 16           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; nLBRDY        ; Y7    ; 4        ; 14           ; 0            ; 0           ; yes             ; no                     ; yes           ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; nOERAM        ; T17   ; 3        ; 69           ; 4            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; nWRRAM        ; R16   ; 3        ; 69           ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                          ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; LBSP[0]   ; V7    ; 4        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[10]  ; E17   ; 3        ; 69           ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[11]  ; F17   ; 3        ; 69           ; 30           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[12]  ; D18   ; 3        ; 69           ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[13]  ; D19   ; 3        ; 69           ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[14]  ; C18   ; 3        ; 69           ; 32           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[15]  ; C19   ; 3        ; 69           ; 32           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[16]  ; R11   ; 4        ; 38           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[17]  ; R14   ; 4        ; 52           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[18]  ; T14   ; 4        ; 52           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[19]  ; W14   ; 4        ; 54           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[1]   ; H16   ; 3        ; 69           ; 24           ; 0           ; 50                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[20]  ; Y14   ; 4        ; 54           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[21]  ; U14   ; 4        ; 56           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[22]  ; V14   ; 4        ; 56           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[23]  ; V15   ; 4        ; 58           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[24]  ; U15   ; 4        ; 58           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[25]  ; T15   ; 4        ; 62           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[26]  ; T16   ; 4        ; 62           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[27]  ; W16   ; 4        ; 64           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[28]  ; V16   ; 4        ; 64           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[29]  ; V17   ; 4        ; 66           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[2]   ; C9    ; 2        ; 28           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[30]  ; U16   ; 4        ; 66           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[31]  ; Y17   ; 4        ; 68           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[3]   ; B9    ; 2        ; 26           ; 33           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[4]   ; M13   ; 3        ; 69           ; 15           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[5]   ; L13   ; 3        ; 69           ; 15           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[6]   ; K19   ; 3        ; 69           ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[7]   ; D17   ; 3        ; 69           ; 31           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[8]   ; E18   ; 3        ; 69           ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LBSP[9]   ; E19   ; 3        ; 69           ; 29           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[0]     ; W17   ; 4        ; 68           ; 0            ; 0           ; 12                    ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[10]    ; T11   ; 4        ; 40           ; 0            ; 1           ; 8                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[11]    ; W12   ; 4        ; 38           ; 0            ; 0           ; 8                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[12]    ; Y12   ; 4        ; 38           ; 0            ; 1           ; 8                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[13]    ; Y11   ; 4        ; 36           ; 0            ; 0           ; 8                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[14]    ; W11   ; 4        ; 36           ; 0            ; 1           ; 8                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[15]    ; U11   ; 4        ; 36           ; 0            ; 2           ; 8                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[16]    ; V11   ; 4        ; 34           ; 0            ; 0           ; 7                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[17]    ; Y10   ; 4        ; 34           ; 0            ; 1           ; 7                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[18]    ; W10   ; 4        ; 34           ; 0            ; 2           ; 6                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[19]    ; U10   ; 4        ; 32           ; 0            ; 1           ; 6                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[1]     ; V13   ; 4        ; 48           ; 0            ; 0           ; 11                    ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[20]    ; T10   ; 4        ; 32           ; 0            ; 2           ; 6                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[21]    ; W9    ; 4        ; 30           ; 0            ; 0           ; 6                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[22]    ; Y9    ; 4        ; 30           ; 0            ; 1           ; 6                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[23]    ; R9    ; 4        ; 28           ; 0            ; 0           ; 6                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[24]    ; T9    ; 4        ; 28           ; 0            ; 1           ; 4                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[25]    ; V9    ; 4        ; 26           ; 0            ; 0           ; 4                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[26]    ; U9    ; 4        ; 26           ; 0            ; 1           ; 4                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[27]    ; Y8    ; 4        ; 24           ; 0            ; 0           ; 4                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[28]    ; W8    ; 4        ; 24           ; 0            ; 1           ; 4                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[29]    ; U8    ; 4        ; 22           ; 0            ; 0           ; 4                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[2]     ; U13   ; 4        ; 48           ; 0            ; 1           ; 11                    ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[30]    ; V8    ; 4        ; 22           ; 0            ; 1           ; 4                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[31]    ; U7    ; 4        ; 18           ; 0            ; 0           ; 4                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[3]     ; W13   ; 4        ; 46           ; 0            ; 0           ; 11                    ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[4]     ; Y13   ; 4        ; 46           ; 0            ; 1           ; 11                    ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[5]     ; R13   ; 4        ; 44           ; 0            ; 0           ; 11                    ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[6]     ; T13   ; 4        ; 44           ; 0            ; 1           ; 10                    ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[7]     ; V12   ; 4        ; 42           ; 0            ; 0           ; 10                    ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[8]     ; U12   ; 4        ; 42           ; 0            ; 1           ; 9                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LB[9]     ; T12   ; 4        ; 40           ; 0            ; 0           ; 8                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[0]  ; M17   ; 3        ; 69           ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[10] ; H14   ; 3        ; 69           ; 21           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[11] ; J14   ; 3        ; 69           ; 21           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[12] ; J19   ; 3        ; 69           ; 22           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[13] ; J20   ; 3        ; 69           ; 21           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[14] ; J16   ; 3        ; 69           ; 22           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[15] ; J15   ; 3        ; 69           ; 22           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[16] ; H19   ; 3        ; 69           ; 23           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[17] ; H20   ; 3        ; 69           ; 23           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[18] ; H18   ; 3        ; 69           ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[19] ; H17   ; 3        ; 69           ; 24           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[1]  ; M18   ; 3        ; 69           ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[20] ; G18   ; 3        ; 69           ; 25           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[21] ; G17   ; 3        ; 69           ; 25           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[22] ; G14   ; 3        ; 69           ; 26           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[23] ; H15   ; 3        ; 69           ; 25           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[24] ; G20   ; 3        ; 69           ; 26           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[25] ; G19   ; 3        ; 69           ; 26           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[26] ; G16   ; 3        ; 69           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[27] ; G15   ; 3        ; 69           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[28] ; F19   ; 3        ; 69           ; 28           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[29] ; F20   ; 3        ; 69           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[2]  ; M16   ; 3        ; 69           ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[30] ; F16   ; 3        ; 69           ; 28           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[31] ; F15   ; 3        ; 69           ; 28           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[32] ; U17   ; 3        ; 69           ; 3            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[33] ; B18   ; 2        ; 68           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[34] ; C17   ; 2        ; 68           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[35] ; A17   ; 2        ; 66           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[36] ; B17   ; 2        ; 66           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[37] ; B16   ; 2        ; 64           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[38] ; C16   ; 2        ; 64           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[39] ; E16   ; 2        ; 62           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[3]  ; M15   ; 3        ; 69           ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[40] ; D16   ; 2        ; 62           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[41] ; A15   ; 2        ; 58           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[42] ; B15   ; 2        ; 58           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[43] ; F14   ; 2        ; 56           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[44] ; E15   ; 2        ; 56           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[45] ; B14   ; 2        ; 54           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[46] ; A14   ; 2        ; 54           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[47] ; E13   ; 2        ; 52           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[4]  ; M19   ; 3        ; 69           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[5]  ; M20   ; 3        ; 69           ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[6]  ; K15   ; 3        ; 69           ; 20           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[7]  ; K16   ; 3        ; 69           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[8]  ; J17   ; 3        ; 69           ; 20           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; RAMDT[9]  ; J18   ; 3        ; 69           ; 20           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 75 / 80 ( 94 % ) ; 3.3V          ; --           ;
; 2        ; 65 / 70 ( 93 % ) ; 3.3V          ; --           ;
; 3        ; 71 / 81 ( 88 % ) ; 3.3V          ; --           ;
; 4        ; 69 / 70 ( 99 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 310        ; 2        ; TRM[21]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 302        ; 2        ; TRM[15]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 298        ; 2        ; TRM[11]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 292        ; 2        ; TRM[4]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 288        ; 2        ; TRM[0]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 282        ; 2        ; TRD[4]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 275        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 270        ; 2        ; CONFIG         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 264        ; 2        ; TST[4]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 258        ; 2        ; RAMDT[46]      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 255        ; 2        ; RAMDT[41]      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 247        ; 2        ; RAMDT[35]      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A19      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A20      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 312        ; 2        ; TRM[23]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 311        ; 2        ; TRM[20]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 306        ; 2        ; TRM[17]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 303        ; 2        ; TRM[14]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 299        ; 2        ; TRM[10]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 293        ; 2        ; TRM[3]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 289        ; 2        ; LBSP[3]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 283        ; 2        ; TRD[3]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 276        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 271        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 265        ; 2        ; TST[3]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 259        ; 2        ; RAMDT[45]      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 254        ; 2        ; RAMDT[42]      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 249        ; 2        ; RAMDT[37]      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 246        ; 2        ; RAMDT[36]      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 245        ; 2        ; RAMDT[33]      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B20      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; ~CRC_ERROR~    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 0          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 313        ; 2        ; TRM[22]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 307        ; 2        ; TRM[16]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 305        ; 2        ; DPCLK[2]       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 296        ; 2        ; TRM[8]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 290        ; 2        ; TRM[2]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 286        ; 2        ; LBSP[2]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 280        ; 2        ; TRD[1]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 278        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 273        ; 2        ; F_SI           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 266        ; 2        ; TST[6]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 262        ; 2        ; TST[2]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 252        ; 2        ; DPCLK[3]       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 248        ; 2        ; RAMDT[38]      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 244        ; 2        ; RAMDT[34]      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 243        ; 3        ; LBSP[14]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C19      ; 242        ; 3        ; LBSP[15]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C20      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 5          ; 1        ; OR_DEL[37]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 3          ; 1        ; D_CTTM[0]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 1        ; SP_CTTM[0]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 4          ; 1        ; SP_CTTM[4]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 309        ; 2        ; TRM[18]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 308        ; 2        ; TRM[19]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 297        ; 2        ; TRM[7]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 291        ; 2        ; TRM[1]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 287        ; 2        ; TRD[7]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 279        ; 2        ; TRD[2]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 277        ; 2        ; TRD[0]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 272        ; 2        ; FCS            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 267        ; 2        ; TST[5]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 263        ; 2        ; TST[1]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 253        ; 2        ; SP_CTTM[1]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 250        ; 2        ; RAMDT[40]      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ; 239        ; 3        ; LBSP[7]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D18      ; 241        ; 3        ; LBSP[12]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 240        ; 3        ; LBSP[13]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ; 238        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E2       ; 10         ; 1        ; D_CTTM[4]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 9          ; 1        ; D_CTTM[3]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 6          ; 1        ; D_CTTM[1]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 7          ; 1        ; D_CTTM[2]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E6       ; 304        ; 2        ; SP_CTTM[3]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 300        ; 2        ; TRM[13]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 294        ; 2        ; TRM[6]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 285        ; 2        ; TRD[5]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 284        ; 2        ; TRD[6]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 274        ; 2        ; TRM[9]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 268        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 261        ; 2        ; RAMDT[47]      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ; 260        ; 2        ; TST[0]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 256        ; 2        ; RAMDT[44]      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 251        ; 2        ; RAMDT[39]      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 237        ; 3        ; LBSP[10]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E18      ; 234        ; 3        ; LBSP[8]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 233        ; 3        ; LBSP[9]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; D_CTTM[8]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 13         ; 1        ; D_CTTM[7]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; DPCLK[1]       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; D_CTTM[5]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ; 12         ; 1        ; D_CTTM[6]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F6       ; 15         ; 1        ; D_CTTM[9]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F7       ; 301        ; 2        ; TRM[12]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 295        ; 2        ; TRM[5]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F10      ; 281        ; 2        ; SP_CTTM[2]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F12      ; 269        ; 2        ; TST[7]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F14      ; 257        ; 2        ; RAMDT[43]      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 231        ; 3        ; RAMDT[31]      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 232        ; 3        ; RAMDT[30]      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F17      ; 236        ; 3        ; LBSP[11]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F18      ; 235        ; 3        ; DPCLK[4]       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F19      ; 230        ; 3        ; RAMDT[28]      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 229        ; 3        ; RAMDT[29]      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 17         ; 1        ; D_CTTM[11]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 18         ; 1        ; D_CTTM[12]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 21         ; 1        ; D_CTTM[15]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 22         ; 1        ; D_CTTM[16]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 16         ; 1        ; D_CTTM[10]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 19         ; 1        ; D_CTTM[13]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 20         ; 1        ; D_CTTM[14]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ; 224        ; 3        ; RAMDT[22]      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G15      ; 227        ; 3        ; RAMDT[27]      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 228        ; 3        ; RAMDT[26]      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G17      ; 221        ; 3        ; RAMDT[21]      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G18      ; 222        ; 3        ; RAMDT[20]      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G19      ; 225        ; 3        ; RAMDT[25]      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G20      ; 226        ; 3        ; RAMDT[24]      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 24         ; 1        ; D_CTTM[17]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; D_CTTM[18]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 26         ; 1        ; D_CTTM[19]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 27         ; 1        ; D_CTTM[20]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 30         ; 1        ; D_CTTM[23]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 31         ; 1        ; OR_DEL[0]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 23         ; 1        ; OR_DEL[38]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H13      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H14      ; 211        ; 3        ; RAMDT[10]      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H15      ; 223        ; 3        ; RAMDT[23]      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H16      ; 220        ; 3        ; LBSP[1]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H17      ; 218        ; 3        ; RAMDT[19]      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 219        ; 3        ; RAMDT[18]      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H19      ; 217        ; 3        ; RAMDT[16]      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 216        ; 3        ; RAMDT[17]      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 28         ; 1        ; D_CTTM[21]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 29         ; 1        ; D_CTTM[22]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 32         ; 1        ; OR_DEL[1]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 33         ; 1        ; OR_DEL[2]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 34         ; 1        ; OR_DEL[3]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 35         ; 1        ; OR_DEL[4]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 36         ; 1        ; OR_DEL[39]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ; 37         ; 1        ; SP_CTTM[5]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J9       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ; 205        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 210        ; 3        ; RAMDT[11]      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 214        ; 3        ; RAMDT[15]      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 215        ; 3        ; RAMDT[14]      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J17      ; 209        ; 3        ; RAMDT[8]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J18      ; 208        ; 3        ; RAMDT[9]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ; 213        ; 3        ; RAMDT[12]      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J20      ; 212        ; 3        ; RAMDT[13]      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 40         ; 1        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 38         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 39         ; 1        ; ^DATA0         ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; VCCA_PLL1      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 41         ; 1        ; SCLK           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 42         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K7       ;            ;          ; GNDA_PLL1      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K13      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K14      ; 201        ; 3        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K15      ; 207        ; 3        ; RAMDT[6]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 206        ; 3        ; RAMDT[7]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K17      ;            ;          ; VCCA_PLL2      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 203        ; 3        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ; 204        ; 3        ; LBSP[6]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ;            ;          ; GNDA_PLL2      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L1       ; 45         ; 1        ; ^MSEL0         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 43         ; 1        ; ^nCEO          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 47         ; 1        ; ^DCLK          ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 48         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 44         ; 1        ; ^nCE           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 46         ; 1        ; ^MSEL1         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GNDG_PLL1      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 49         ; 1        ; CLK_CTTM       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ; 195        ; 3        ; LBSP[5]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 202        ; 3        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ;            ;          ; GNDG_PLL2      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ; 199        ; 3        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ; 197        ; 3        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 196        ; 3        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ; 198        ; 3        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ; 200        ; 3        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M1       ; 52         ; 1        ; OR_DEL[6]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 51         ; 1        ; OR_DEL[5]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 56         ; 1        ; OR_DEL[10]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 55         ; 1        ; OR_DEL[9]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 53         ; 1        ; OR_DEL[7]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 54         ; 1        ; OR_DEL[8]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ; 57         ; 1        ; OR_DEL[11]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 50         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; M13      ; 194        ; 3        ; LBSP[4]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M14      ; 193        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M15      ; 189        ; 3        ; RAMDT[3]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 190        ; 3        ; RAMDT[2]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M17      ; 188        ; 3        ; RAMDT[0]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M18      ; 187        ; 3        ; RAMDT[1]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M19      ; 192        ; 3        ; RAMDT[4]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M20      ; 191        ; 3        ; RAMDT[5]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 59         ; 1        ; OR_DEL[13]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 60         ; 1        ; OR_DEL[14]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 1        ; OR_DEL[16]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 61         ; 1        ; OR_DEL[15]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ; 63         ; 1        ; OR_DEL[40]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ; 58         ; 1        ; OR_DEL[12]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ; 64         ; 1        ; OR_DEL[17]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N8       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N14      ; 180        ; 3        ; F_SCK          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 186        ; 3        ; RAMAD[16]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 185        ; 3        ; RAMAD[17]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N17      ; 182        ; 3        ; RAMAD[12]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N18      ; 181        ; 3        ; RAMAD[13]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 183        ; 3        ; RAMAD[15]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 184        ; 3        ; RAMAD[14]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 67         ; 1        ; OR_DEL[20]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 66         ; 1        ; OR_DEL[19]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 70         ; 1        ; OR_DEL[23]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 71         ; 1        ; OR_DEL[24]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 69         ; 1        ; OR_DEL[22]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 68         ; 1        ; OR_DEL[21]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 65         ; 1        ; OR_DEL[18]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ; 173        ; 3        ; RAMAD[4]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P15      ; 177        ; 3        ; RAMAD[8]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 176        ; 3        ; RAMAD[9]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P17      ; 175        ; 3        ; RAMAD[6]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P18      ; 174        ; 3        ; RAMAD[7]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ; 178        ; 3        ; RAMAD[11]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P20      ; 179        ; 3        ; RAMAD[10]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 72         ; 1        ; OR_DEL[25]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 73         ; 1        ; OR_DEL[26]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 76         ; 1        ; OR_DEL[29]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 77         ; 1        ; OR_DEL[30]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 75         ; 1        ; OR_DEL[28]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 74         ; 1        ; OR_DEL[27]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 103        ; 4        ; nLBPCKE        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R9       ; 114        ; 4        ; LB[23]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ; 126        ; 4        ; LBSP[16]       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R13      ; 134        ; 4        ; LB[5]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 139        ; 4        ; LBSP[17]       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 172        ; 3        ; RAMAD[5]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R16      ; 167        ; 3        ; nWRRAM         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R17      ; 170        ; 3        ; RAMAD[3]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 171        ; 3        ; RAMAD[2]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 168        ; 3        ; RAMAD[1]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 169        ; 3        ; RAMAD[0]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; OR_DEL[36]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; OR_DEL[35]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 78         ; 1        ; DPCLK[0]       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ; 91         ; 4        ; OR_DEL[46]     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 95         ; 4        ; DPCLK[7]       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 96         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 104        ; 4        ; nLBPCKR        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 113        ; 4        ; LB[24]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 117        ; 4        ; LB[20]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 129        ; 4        ; LB[10]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 130        ; 4        ; LB[9]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 133        ; 4        ; LB[6]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 140        ; 4        ; LBSP[18]       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 149        ; 4        ; LBSP[25]       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ; 150        ; 4        ; LBSP[26]       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T17      ; 166        ; 3        ; nOERAM         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T18      ; 164        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 165        ; 3        ; DPCLK[5]       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 81         ; 1        ; SP_CTTM[6]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 83         ; 1        ; OR_DEL[34]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 84         ; 1        ; OR_DEL[33]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 82         ; 1        ; OR_DEL[41]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 92         ; 4        ; OR_DEL[47]     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U6       ; 99         ; 4        ; nLBWAIT        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U7       ; 106        ; 4        ; LB[31]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U8       ; 108        ; 4        ; LB[29]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 111        ; 4        ; LB[26]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 118        ; 4        ; LB[19]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 123        ; 4        ; LB[15]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 131        ; 4        ; LB[8]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 137        ; 4        ; LB[2]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 143        ; 4        ; LBSP[21]       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 146        ; 4        ; LBSP[24]       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ; 154        ; 4        ; LBSP[30]       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U17      ; 163        ; 3        ; RAMDT[32]      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U18      ; 161        ; 3        ; nCSRAM         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 162        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 160        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ; 85         ; 1        ; OR_DEL[32]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 86         ; 1        ; OR_DEL[31]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 89         ; 4        ; OR_DEL[44]     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V5       ; 93         ; 4        ; nLBCS          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 100        ; 4        ; nLBRD          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V7       ; 105        ; 4        ; LBSP[0]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 107        ; 4        ; LB[30]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 112        ; 4        ; LB[25]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 119        ; 4        ; PULSE_TOGGLE   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 122        ; 4        ; LB[16]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 132        ; 4        ; LB[7]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 138        ; 4        ; LB[1]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 144        ; 4        ; LBSP[22]       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 145        ; 4        ; LBSP[23]       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ; 152        ; 4        ; LBSP[28]       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V17      ; 153        ; 4        ; LBSP[29]       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V18      ; 158        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V19      ; 159        ; 3        ; F_SO           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V20      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; W2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ; 87         ; 4        ; OR_DEL[42]     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W4       ; 90         ; 4        ; OR_DEL[45]     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W5       ; 94         ; 4        ; nLBCLR         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W6       ; 97         ; 4        ; nLBRES         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 101        ; 4        ; nLBAS          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 109        ; 4        ; LB[28]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 116        ; 4        ; LB[21]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ; 120        ; 4        ; LB[18]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 124        ; 4        ; LB[14]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 128        ; 4        ; LB[11]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ; 136        ; 4        ; LB[3]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 141        ; 4        ; LBSP[19]       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W15      ; 148        ; 4        ; DPCLK[6]       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 151        ; 4        ; LBSP[27]       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W17      ; 156        ; 4        ; LB[0]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ; 157        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W19      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; Y1       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y2       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y4       ; 88         ; 4        ; OR_DEL[43]     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y5       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y6       ; 98         ; 4        ; nLBLAST        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 102        ; 4        ; nLBRDY         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ; 110        ; 4        ; LB[27]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y9       ; 115        ; 4        ; LB[22]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y10      ; 121        ; 4        ; LB[17]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 125        ; 4        ; LB[13]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ; 127        ; 4        ; LB[12]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 135        ; 4        ; LB[4]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 142        ; 4        ; LBSP[20]       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 147        ; 4        ; LTM_LOCAL_TRG  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y17      ; 155        ; 4        ; LBSP[31]       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+-----------------------------------------------------------------------+
; PLL Summary                                                           ;
+-----------------------------+-----------------------------------------+
; Name                        ; cttm_pll:I1|altpll:altpll_component|pll ;
+-----------------------------+-----------------------------------------+
; PLL type                    ; -                                       ;
; Scan chain                  ; None                                    ;
; PLL mode                    ; Normal                                  ;
; Feedback source             ; --                                      ;
; Compensate clock            ; clock0                                  ;
; Switchover on loss of clock ; --                                      ;
; Switchover counter          ; --                                      ;
; Primary clock               ; --                                      ;
; Input frequency 0           ; 40.0 MHz                                ;
; Input frequency 1           ; --                                      ;
; Nominal PFD frequency       ; 40.0 MHz                                ;
; Nominal VCO frequency       ; 599.9 MHz                               ;
; Freq min lock               ; 32.73 MHz                               ;
; Freq max lock               ; 66.67 MHz                               ;
; Clock Offset                ; 0 ps                                    ;
; M VCO Tap                   ; 0                                       ;
; M Initial                   ; 1                                       ;
; M value                     ; 15                                      ;
; N value                     ; 1                                       ;
; M counter delay             ; --                                      ;
; N counter delay             ; --                                      ;
; M2 value                    ; --                                      ;
; N2 value                    ; --                                      ;
; SS counter                  ; --                                      ;
; Downspread                  ; --                                      ;
; Spread frequency            ; --                                      ;
; enable0 counter             ; --                                      ;
; enable1 counter             ; --                                      ;
; Real time reconfigurable    ; --                                      ;
; Scan chain MIF file         ; --                                      ;
; Preserve counter order      ; Off                                     ;
; PLL location                ; PLL_1                                   ;
; Inclk0 signal               ; SCLK                                    ;
; Inclk1 signal               ; --                                      ;
; Inclk0 signal type          ; Dedicated Pin                           ;
; Inclk1 signal type          ; --                                      ;
+-----------------------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                 ;
+----------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; Name                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+----------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; cttm_pll:I1|altpll:altpll_component|_clk0    ; clock0       ; 15   ; 2   ; 300.0 MHz        ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G1      ; --            ; 2             ; 1/1 Even   ; 1       ; 0       ;
; cttm_pll:I1|altpll:altpll_component|_extclk0 ; extclock0    ; 1    ; 1   ; 40.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; E0      ; --            ; 15            ; 8/7 Odd    ; 1       ; 0       ;
+----------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                           ;
+---------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------+
; Compilation Hierarchy Node      ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                              ;
+---------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------+
; |trigger_top                    ; 937 (0)     ; 563          ; 0           ; 0    ; 279  ; 0            ; 374 (0)      ; 96 (0)            ; 467 (0)          ; 296 (0)         ; 132 (0)    ; |trigger_top                                     ;
;    |cttm_pll:I1|                ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |trigger_top|cttm_pll:I1                         ;
;       |altpll:altpll_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |trigger_top|cttm_pll:I1|altpll:altpll_component ;
;    |test:I0|                    ; 937 (937)   ; 563          ; 0           ; 0    ; 0    ; 0            ; 374 (374)    ; 96 (96)           ; 467 (467)        ; 296 (296)       ; 132 (132)  ; |trigger_top|test:I0                             ;
+---------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; F_SO          ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[22]    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[26]    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[18]    ; Input    ; SMALL         ; SMALL         ; --                    ; --  ;
; OR_DEL[30]    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[25]    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[21]    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[17]    ; Input    ; SMALL         ; SMALL         ; --                    ; --  ;
; OR_DEL[29]    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[20]    ; Input    ; SMALL         ; SMALL         ; --                    ; --  ;
; OR_DEL[24]    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[16]    ; Input    ; SMALL         ; SMALL         ; --                    ; --  ;
; OR_DEL[28]    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[27]    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[23]    ; Input    ; SMALL         ; SMALL         ; --                    ; --  ;
; OR_DEL[19]    ; Input    ; SMALL         ; SMALL         ; --                    ; --  ;
; OR_DEL[31]    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[38]    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[37]    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[36]    ; Input    ; SMALL         ; SMALL         ; --                    ; --  ;
; OR_DEL[39]    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[41]    ; Input    ; SMALL         ; SMALL         ; --                    ; --  ;
; OR_DEL[42]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; OR_DEL[40]    ; Input    ; SMALL         ; SMALL         ; --                    ; --  ;
; OR_DEL[43]    ; Input    ; SMALL         ; SMALL         ; --                    ; --  ;
; OR_DEL[33]    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[34]    ; Input    ; SMALL         ; SMALL         ; --                    ; --  ;
; OR_DEL[32]    ; Input    ; SMALL         ; SMALL         ; --                    ; --  ;
; OR_DEL[35]    ; Input    ; SMALL         ; SMALL         ; --                    ; --  ;
; OR_DEL[46]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; OR_DEL[45]    ; Input    ; SMALL         ; SMALL         ; --                    ; --  ;
; OR_DEL[44]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; OR_DEL[47]    ; Input    ; SMALL         ; SMALL         ; --                    ; --  ;
; OR_DEL[10]    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[9]     ; Input    ; SMALL         ; SMALL         ; --                    ; --  ;
; OR_DEL[8]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[11]    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[5]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[6]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[4]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[7]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[2]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[1]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[0]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[3]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[13]    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[14]    ; Input    ; SMALL         ; SMALL         ; --                    ; --  ;
; OR_DEL[12]    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OR_DEL[15]    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; nLBAS         ; Input    ; ON            ; OFF           ; --                    ; --  ;
; nLBWAIT       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; nLBCS         ; Input    ; OFF           ; ON            ; --                    ; --  ;
; nLBRD         ; Input    ; ON            ; OFF           ; --                    ; --  ;
; DPCLK[0]      ; Input    ; OFF           ; ON            ; --                    ; --  ;
; nLBRES        ; Input    ; OFF           ; ON            ; --                    ; --  ;
; SCLK          ; Input    ; --            ; --            ; --                    ; --  ;
; nLBLAST       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; nLBCLR        ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; PULSE_TOGGLE  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; DPCLK[4]      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; DPCLK[6]      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; DPCLK[3]      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; DPCLK[7]      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; DPCLK[5]      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; DPCLK[2]      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; DPCLK[1]      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; CLK_CTTM      ; Output   ; --            ; --            ; --                    ; --  ;
; CONFIG        ; Output   ; --            ; --            ; --                    ; --  ;
; D_CTTM[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; D_CTTM[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; D_CTTM[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; D_CTTM[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; D_CTTM[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; D_CTTM[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; D_CTTM[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; D_CTTM[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; D_CTTM[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; D_CTTM[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; D_CTTM[10]    ; Output   ; --            ; --            ; --                    ; --  ;
; D_CTTM[11]    ; Output   ; --            ; --            ; --                    ; --  ;
; D_CTTM[12]    ; Output   ; --            ; --            ; --                    ; --  ;
; D_CTTM[13]    ; Output   ; --            ; --            ; --                    ; --  ;
; D_CTTM[14]    ; Output   ; --            ; --            ; --                    ; --  ;
; D_CTTM[15]    ; Output   ; --            ; --            ; --                    ; --  ;
; D_CTTM[16]    ; Output   ; --            ; --            ; --                    ; --  ;
; D_CTTM[17]    ; Output   ; --            ; --            ; --                    ; --  ;
; D_CTTM[18]    ; Output   ; --            ; --            ; --                    ; --  ;
; D_CTTM[19]    ; Output   ; --            ; --            ; --                    ; --  ;
; D_CTTM[20]    ; Output   ; --            ; --            ; --                    ; --  ;
; D_CTTM[21]    ; Output   ; --            ; --            ; --                    ; --  ;
; D_CTTM[22]    ; Output   ; --            ; --            ; --                    ; --  ;
; D_CTTM[23]    ; Output   ; --            ; --            ; --                    ; --  ;
; FCS           ; Output   ; --            ; --            ; --                    ; --  ;
; F_SCK         ; Output   ; --            ; --            ; --                    ; --  ;
; F_SI          ; Output   ; --            ; --            ; --                    ; --  ;
; LTM_LOCAL_TRG ; Output   ; --            ; --            ; --                    ; --  ;
; RAMAD[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; RAMAD[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; RAMAD[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; RAMAD[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; RAMAD[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; RAMAD[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; RAMAD[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; RAMAD[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; RAMAD[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; RAMAD[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; RAMAD[10]     ; Output   ; --            ; --            ; --                    ; --  ;
; RAMAD[11]     ; Output   ; --            ; --            ; --                    ; --  ;
; RAMAD[12]     ; Output   ; --            ; --            ; --                    ; --  ;
; RAMAD[13]     ; Output   ; --            ; --            ; --                    ; --  ;
; RAMAD[14]     ; Output   ; --            ; --            ; --                    ; --  ;
; RAMAD[15]     ; Output   ; --            ; --            ; --                    ; --  ;
; RAMAD[16]     ; Output   ; --            ; --            ; --                    ; --  ;
; RAMAD[17]     ; Output   ; --            ; --            ; --                    ; --  ;
; SP_CTTM[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; SP_CTTM[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; SP_CTTM[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; SP_CTTM[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; SP_CTTM[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; SP_CTTM[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; SP_CTTM[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; TRD[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; TRD[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; TRD[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; TRD[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; TRD[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; TRD[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; TRD[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; TRD[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; TRM[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; TRM[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; TRM[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; TRM[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; TRM[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; TRM[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; TRM[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; TRM[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; TRM[8]        ; Output   ; --            ; --            ; --                    ; --  ;
; TRM[9]        ; Output   ; --            ; --            ; --                    ; --  ;
; TRM[10]       ; Output   ; --            ; --            ; --                    ; --  ;
; TRM[11]       ; Output   ; --            ; --            ; --                    ; --  ;
; TRM[12]       ; Output   ; --            ; --            ; --                    ; --  ;
; TRM[13]       ; Output   ; --            ; --            ; --                    ; --  ;
; TRM[14]       ; Output   ; --            ; --            ; --                    ; --  ;
; TRM[15]       ; Output   ; --            ; --            ; --                    ; --  ;
; TRM[16]       ; Output   ; --            ; --            ; --                    ; --  ;
; TRM[17]       ; Output   ; --            ; --            ; --                    ; --  ;
; TRM[18]       ; Output   ; --            ; --            ; --                    ; --  ;
; TRM[19]       ; Output   ; --            ; --            ; --                    ; --  ;
; TRM[20]       ; Output   ; --            ; --            ; --                    ; --  ;
; TRM[21]       ; Output   ; --            ; --            ; --                    ; --  ;
; TRM[22]       ; Output   ; --            ; --            ; --                    ; --  ;
; TRM[23]       ; Output   ; --            ; --            ; --                    ; --  ;
; TST[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; TST[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; TST[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; TST[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; TST[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; TST[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; TST[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; TST[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; nCSRAM        ; Output   ; --            ; --            ; --                    ; --  ;
; nLBPCKE       ; Output   ; --            ; --            ; --                    ; --  ;
; nLBPCKR       ; Output   ; --            ; --            ; --                    ; --  ;
; nLBRDY        ; Output   ; --            ; --            ; --                    ; OFF ;
; nOERAM        ; Output   ; --            ; --            ; --                    ; --  ;
; nWRRAM        ; Output   ; --            ; --            ; --                    ; --  ;
; LB[0]         ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[1]         ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[2]         ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[3]         ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[4]         ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[5]         ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[6]         ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[7]         ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[8]         ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[9]         ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[10]        ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[11]        ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[12]        ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[13]        ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[14]        ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[15]        ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[16]        ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[17]        ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[18]        ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[19]        ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[20]        ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[21]        ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[22]        ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[23]        ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[24]        ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[25]        ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[26]        ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[27]        ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[28]        ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[29]        ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[30]        ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LB[31]        ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF ;
; LBSP[0]       ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LBSP[1]       ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LBSP[2]       ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LBSP[3]       ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[4]       ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[5]       ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[6]       ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[7]       ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[8]       ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[9]       ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[10]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[11]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[12]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[13]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[14]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[15]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[16]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[17]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[18]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[19]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[20]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[21]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[22]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[23]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[24]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[25]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[26]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[27]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[28]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[29]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[30]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LBSP[31]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; RAMDT[0]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[1]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[2]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[3]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[4]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[5]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[6]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[7]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[8]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[9]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[10]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[11]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[12]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[13]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[14]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[15]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[16]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[17]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[18]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[19]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[20]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[21]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[22]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[23]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[24]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[25]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[26]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[27]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[28]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[29]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[30]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[31]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[32]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[33]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[34]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[35]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[36]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[37]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[38]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[39]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[40]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[41]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[42]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[43]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[44]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[45]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[46]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; RAMDT[47]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                               ;
+------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                            ; Pad To Core Index ; Setting ;
+------------------------------------------------+-------------------+---------+
; F_SO                                           ;                   ;         ;
; OR_DEL[22]                                     ;                   ;         ;
;      - test:I0|Mux0~272                        ; 1                 ; OFF     ;
;      - test:I0|Selector17~615                  ; 1                 ; OFF     ;
; OR_DEL[26]                                     ;                   ;         ;
;      - test:I0|PDL_SEL_REG[2]                  ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[2]                     ; 0                 ; OFF     ;
; OR_DEL[18]                                     ;                   ;         ;
;      - test:I0|PDL_SEL_REG[2]                  ; 0                 ; SMALL   ;
;      - test:I0|Selector21~615                  ; 0                 ; SMALL   ;
; OR_DEL[30]                                     ;                   ;         ;
;      - test:I0|Mux0~272                        ; 1                 ; OFF     ;
;      - test:I0|Selector33~694                  ; 1                 ; OFF     ;
; OR_DEL[25]                                     ;                   ;         ;
;      - test:I0|Mux0~274                        ; 0                 ; OFF     ;
;      - test:I0|Selector38~764                  ; 0                 ; OFF     ;
; OR_DEL[21]                                     ;                   ;         ;
;      - test:I0|PDL_SEL_REG[3]                  ; 1                 ; OFF     ;
;      - test:I0|Selector18~615                  ; 1                 ; OFF     ;
; OR_DEL[17]                                     ;                   ;         ;
;      - test:I0|PDL_SEL_REG[3]                  ; 1                 ; SMALL   ;
;      - test:I0|Selector22~615                  ; 1                 ; SMALL   ;
; OR_DEL[29]                                     ;                   ;         ;
;      - test:I0|Mux0~274                        ; 0                 ; OFF     ;
;      - test:I0|Selector34~694                  ; 0                 ; OFF     ;
; OR_DEL[20]                                     ;                   ;         ;
;      - test:I0|Mux0~276                        ; 1                 ; SMALL   ;
;      - test:I0|Selector19~615                  ; 1                 ; SMALL   ;
; OR_DEL[24]                                     ;                   ;         ;
;      - test:I0|Mux0~275                        ; 1                 ; OFF     ;
;      - test:I0|MODE_REG[0]                     ; 1                 ; OFF     ;
; OR_DEL[16]                                     ;                   ;         ;
;      - test:I0|Mux0~275                        ; 0                 ; SMALL   ;
;      - test:I0|Selector23~615                  ; 0                 ; SMALL   ;
; OR_DEL[28]                                     ;                   ;         ;
;      - test:I0|Mux0~276                        ; 0                 ; OFF     ;
;      - test:I0|Selector35~694                  ; 0                 ; OFF     ;
; OR_DEL[27]                                     ;                   ;         ;
;      - test:I0|Mux0~279                        ; 1                 ; OFF     ;
;      - test:I0|Selector36~1271                 ; 1                 ; OFF     ;
; OR_DEL[23]                                     ;                   ;         ;
;      - test:I0|Mux0~278                        ; 0                 ; SMALL   ;
;      - test:I0|Selector16~615                  ; 0                 ; SMALL   ;
; OR_DEL[19]                                     ;                   ;         ;
;      - test:I0|Mux0~278                        ; 0                 ; SMALL   ;
;      - test:I0|Selector20~615                  ; 0                 ; SMALL   ;
; OR_DEL[31]                                     ;                   ;         ;
;      - test:I0|Mux0~279                        ; 1                 ; OFF     ;
;      - test:I0|Selector32~694                  ; 1                 ; OFF     ;
; OR_DEL[38]                                     ;                   ;         ;
;      - test:I0|Mux0~282                        ; 1                 ; OFF     ;
;      - test:I0|Selector25~652                  ; 1                 ; OFF     ;
; OR_DEL[37]                                     ;                   ;         ;
;      - test:I0|PDL_SEL_REG[0]                  ; 0                 ; OFF     ;
;      - test:I0|Selector26~652                  ; 0                 ; OFF     ;
; OR_DEL[36]                                     ;                   ;         ;
;      - test:I0|PDL_SEL_REG[0]                  ; 1                 ; SMALL   ;
;      - test:I0|Selector27~652                  ; 1                 ; SMALL   ;
; OR_DEL[39]                                     ;                   ;         ;
;      - test:I0|Mux0~282                        ; 0                 ; OFF     ;
;      - test:I0|Selector24~652                  ; 0                 ; OFF     ;
; OR_DEL[41]                                     ;                   ;         ;
;      - test:I0|Mux0~284                        ; 0                 ; SMALL   ;
;      - test:I0|Selector22~616                  ; 0                 ; SMALL   ;
; OR_DEL[42]                                     ;                   ;         ;
;      - test:I0|Mux0~283                        ; 1                 ; ON      ;
;      - test:I0|Selector21~616                  ; 1                 ; ON      ;
; OR_DEL[40]                                     ;                   ;         ;
;      - test:I0|Mux0~283                        ; 0                 ; SMALL   ;
;      - test:I0|Selector23~616                  ; 0                 ; SMALL   ;
; OR_DEL[43]                                     ;                   ;         ;
;      - test:I0|Mux0~284                        ; 1                 ; SMALL   ;
;      - test:I0|Selector20~616                  ; 1                 ; SMALL   ;
; OR_DEL[33]                                     ;                   ;         ;
;      - test:I0|Mux0~286                        ; 0                 ; OFF     ;
;      - test:I0|Selector30~652                  ; 0                 ; OFF     ;
; OR_DEL[34]                                     ;                   ;         ;
;      - test:I0|Mux0~285                        ; 1                 ; SMALL   ;
;      - test:I0|Selector29~652                  ; 1                 ; SMALL   ;
; OR_DEL[32]                                     ;                   ;         ;
;      - test:I0|Mux0~285                        ; 1                 ; SMALL   ;
;      - test:I0|Selector31~652                  ; 1                 ; SMALL   ;
; OR_DEL[35]                                     ;                   ;         ;
;      - test:I0|Mux0~286                        ; 1                 ; SMALL   ;
;      - test:I0|Selector28~652                  ; 1                 ; SMALL   ;
; OR_DEL[46]                                     ;                   ;         ;
;      - test:I0|Mux0~289                        ; 1                 ; ON      ;
;      - test:I0|Selector17~616                  ; 1                 ; ON      ;
; OR_DEL[45]                                     ;                   ;         ;
;      - test:I0|Mux0~288                        ; 1                 ; SMALL   ;
;      - test:I0|Selector18~616                  ; 1                 ; SMALL   ;
; OR_DEL[44]                                     ;                   ;         ;
;      - test:I0|Mux0~288                        ; 1                 ; ON      ;
;      - test:I0|Selector19~616                  ; 1                 ; ON      ;
; OR_DEL[47]                                     ;                   ;         ;
;      - test:I0|Mux0~289                        ; 1                 ; SMALL   ;
;      - test:I0|Selector16~616                  ; 1                 ; SMALL   ;
; OR_DEL[10]                                     ;                   ;         ;
;      - test:I0|Mux0~293                        ; 0                 ; OFF     ;
;      - test:I0|Selector29~649                  ; 0                 ; OFF     ;
; OR_DEL[9]                                      ;                   ;         ;
;      - test:I0|Mux0~292                        ; 1                 ; SMALL   ;
;      - test:I0|Selector30~649                  ; 1                 ; SMALL   ;
; OR_DEL[8]                                      ;                   ;         ;
;      - test:I0|Mux0~292                        ; 1                 ; OFF     ;
;      - test:I0|Selector31~649                  ; 1                 ; OFF     ;
; OR_DEL[11]                                     ;                   ;         ;
;      - test:I0|Mux0~293                        ; 1                 ; OFF     ;
;      - test:I0|Selector28~649                  ; 1                 ; OFF     ;
; OR_DEL[5]                                      ;                   ;         ;
;      - test:I0|Mux0~295                        ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[5]                     ; 0                 ; OFF     ;
; OR_DEL[6]                                      ;                   ;         ;
;      - test:I0|Mux0~294                        ; 1                 ; OFF     ;
;      - test:I0|MODE_REG[6]                     ; 1                 ; OFF     ;
; OR_DEL[4]                                      ;                   ;         ;
;      - test:I0|Mux0~294                        ; 1                 ; OFF     ;
;      - test:I0|MODE_REG[4]                     ; 1                 ; OFF     ;
; OR_DEL[7]                                      ;                   ;         ;
;      - test:I0|Mux0~295                        ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[7]                     ; 0                 ; OFF     ;
; OR_DEL[2]                                      ;                   ;         ;
;      - test:I0|Mux0~297                        ; 0                 ; OFF     ;
;      - test:I0|Selector37~755                  ; 0                 ; OFF     ;
; OR_DEL[1]                                      ;                   ;         ;
;      - test:I0|Mux0~296                        ; 1                 ; OFF     ;
;      - test:I0|Selector38~762                  ; 1                 ; OFF     ;
; OR_DEL[0]                                      ;                   ;         ;
;      - test:I0|Mux0~296                        ; 1                 ; OFF     ;
;      - test:I0|Selector39~1353                 ; 1                 ; OFF     ;
; OR_DEL[3]                                      ;                   ;         ;
;      - test:I0|Mux0~297                        ; 1                 ; OFF     ;
;      - test:I0|Selector36~1272                 ; 1                 ; OFF     ;
; OR_DEL[13]                                     ;                   ;         ;
;      - test:I0|Mux0~300                        ; 0                 ; OFF     ;
;      - test:I0|Selector26~649                  ; 0                 ; OFF     ;
; OR_DEL[14]                                     ;                   ;         ;
;      - test:I0|Mux0~299                        ; 1                 ; SMALL   ;
;      - test:I0|Selector25~649                  ; 1                 ; SMALL   ;
; OR_DEL[12]                                     ;                   ;         ;
;      - test:I0|Mux0~299                        ; 1                 ; OFF     ;
;      - test:I0|Selector27~649                  ; 1                 ; OFF     ;
; OR_DEL[15]                                     ;                   ;         ;
;      - test:I0|Mux0~300                        ; 1                 ; OFF     ;
;      - test:I0|Selector24~649                  ; 1                 ; OFF     ;
; nLBAS                                          ;                   ;         ;
;      - TST[2]                                  ; 0                 ; ON      ;
;      - test:I0|ADDRESS~0                       ; 1                 ; OFF     ;
;      - test:I0|ADDRESS[3]~408                  ; 1                 ; OFF     ;
;      - test:I0|ADDRESS[2]~409                  ; 1                 ; OFF     ;
;      - test:I0|ADDRESS[1]~410                  ; 1                 ; OFF     ;
;      - test:I0|ADDRESS[0]~411                  ; 1                 ; OFF     ;
;      - test:I0|ADDRESS[7]~412                  ; 1                 ; OFF     ;
;      - test:I0|ADDRESS[8]~413                  ; 1                 ; OFF     ;
;      - test:I0|ADDRESS[5]~414                  ; 1                 ; OFF     ;
;      - test:I0|ADDRESS[6]~415                  ; 1                 ; OFF     ;
;      - test:I0|ADDRESS[4]~416                  ; 1                 ; OFF     ;
;      - test:I0|LBSTATE.s_lbidle                ; 1                 ; OFF     ;
;      - test:I0|Selector1~112                   ; 1                 ; OFF     ;
;      - test:I0|Selector0~23                    ; 1                 ; OFF     ;
;      - test:I0|Selector2~33                    ; 1                 ; OFF     ;
; nLBWAIT                                        ;                   ;         ;
;      - test:I0|TST[3]                          ; 1                 ; OFF     ;
;      - test:I0|TST[4]~45                       ; 1                 ; OFF     ;
;      - test:I0|LBSTATE.s_lbread1               ; 1                 ; OFF     ;
;      - test:I0|Selector7~128                   ; 1                 ; OFF     ;
;      - test:I0|LBSTATE.s_lbdone                ; 1                 ; OFF     ;
;      - test:I0|nLBRDY_s~268                    ; 1                 ; OFF     ;
;      - test:I0|LBSTATE~316                     ; 1                 ; OFF     ;
;      - test:I0|MODE_REG[0]~4945                ; 1                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[0]~5129           ; 1                 ; OFF     ;
;      - test:I0|TRD_DATA_REG[0]~567             ; 1                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[0]~1922            ; 1                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[32]~1923           ; 1                 ; OFF     ;
;      - test:I0|DUMMY_REG[0]~1097               ; 1                 ; OFF     ;
; nLBCS                                          ;                   ;         ;
;      - test:I0|ADDRESS~0                       ; 1                 ; ON      ;
;      - test:I0|ADDRESS[3]~408                  ; 0                 ; OFF     ;
;      - test:I0|ADDRESS[2]~409                  ; 0                 ; OFF     ;
;      - test:I0|ADDRESS[1]~410                  ; 0                 ; OFF     ;
;      - test:I0|ADDRESS[0]~411                  ; 0                 ; OFF     ;
;      - test:I0|ADDRESS[7]~412                  ; 0                 ; OFF     ;
;      - test:I0|ADDRESS[8]~413                  ; 0                 ; OFF     ;
;      - test:I0|ADDRESS[5]~414                  ; 0                 ; OFF     ;
;      - test:I0|ADDRESS[6]~415                  ; 0                 ; OFF     ;
;      - test:I0|ADDRESS[4]~416                  ; 0                 ; OFF     ;
;      - test:I0|LBSTATE.s_lbidle                ; 0                 ; OFF     ;
;      - test:I0|Selector1~112                   ; 0                 ; OFF     ;
;      - test:I0|Selector0~23                    ; 0                 ; OFF     ;
;      - test:I0|Selector2~33                    ; 0                 ; OFF     ;
; nLBRD                                          ;                   ;         ;
;      - TST[5]                                  ; 0                 ; ON      ;
;      - test:I0|TST[4]~45                       ; 1                 ; OFF     ;
;      - test:I0|Selector1~112                   ; 1                 ; OFF     ;
;      - test:I0|Selector0~23                    ; 1                 ; OFF     ;
; DPCLK[0]                                       ;                   ;         ;
; nLBRES                                         ;                   ;         ;
;      - test:I0|LTM_LOCAL_TRG                   ; 0                 ; OFF     ;
;      - test:I0|RAM_ADDR_REG[0]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_ADDR_REG[1]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_ADDR_REG[2]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_ADDR_REG[3]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_ADDR_REG[4]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_ADDR_REG[5]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_ADDR_REG[6]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_ADDR_REG[7]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_ADDR_REG[8]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_ADDR_REG[9]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_ADDR_REG[10]                ; 0                 ; OFF     ;
;      - test:I0|RAM_ADDR_REG[11]                ; 0                 ; OFF     ;
;      - test:I0|RAM_ADDR_REG[12]                ; 0                 ; OFF     ;
;      - test:I0|RAM_ADDR_REG[13]                ; 0                 ; OFF     ;
;      - test:I0|RAM_ADDR_REG[14]                ; 0                 ; OFF     ;
;      - test:I0|RAM_ADDR_REG[15]                ; 0                 ; OFF     ;
;      - test:I0|RAM_ADDR_REG[16]                ; 0                 ; OFF     ;
;      - test:I0|RAM_ADDR_REG[17]                ; 0                 ; OFF     ;
;      - test:I0|CTTM_TEST_DATA[0]               ; 1                 ; ON      ;
;      - cttm_pll:I1|altpll:altpll_component|pll ; 1                 ; ON      ;
;      - test:I0|nLBRDY_s~dup                    ; 0                 ; OFF     ;
;      - test:I0|ADDR_s[3]                       ; 0                 ; OFF     ;
;      - test:I0|ADDR_s[2]                       ; 0                 ; OFF     ;
;      - test:I0|ADDR_s[1]                       ; 0                 ; OFF     ;
;      - test:I0|ADDR_s[0]                       ; 0                 ; OFF     ;
;      - test:I0|ADDR_s[7]                       ; 0                 ; OFF     ;
;      - test:I0|ADDR_s[8]                       ; 0                 ; OFF     ;
;      - test:I0|ADDR_s[5]                       ; 0                 ; OFF     ;
;      - test:I0|ADDR_s[6]                       ; 0                 ; OFF     ;
;      - test:I0|ADDR_s[4]                       ; 0                 ; OFF     ;
;      - test:I0|PDL_TEST_START_S1               ; 1                 ; ON      ;
;      - test:I0|STATE1.s1pdl                    ; 1                 ; ON      ;
;      - test:I0|STATE1.s2pdl                    ; 1                 ; ON      ;
;      - test:I0|SPARE_CTTM_REG[3]               ; 0                 ; OFF     ;
;      - test:I0|TRD_DATA_REG[0]                 ; 0                 ; OFF     ;
;      - test:I0|TRD_DATA_REG[1]                 ; 0                 ; OFF     ;
;      - test:I0|TRD_DATA_REG[2]                 ; 0                 ; OFF     ;
;      - test:I0|TRD_DATA_REG[3]                 ; 0                 ; OFF     ;
;      - test:I0|TRD_DATA_REG[4]                 ; 0                 ; OFF     ;
;      - test:I0|TRD_DATA_REG[5]                 ; 0                 ; OFF     ;
;      - test:I0|TRD_DATA_REG[6]                 ; 0                 ; OFF     ;
;      - test:I0|TRD_DATA_REG[7]                 ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[0]                 ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[1]                 ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[2]                 ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[3]                 ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[4]                 ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[5]                 ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[6]                 ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[7]                 ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[8]                 ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[9]                 ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[10]                ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[11]                ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[12]                ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[13]                ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[14]                ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[15]                ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[16]                ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[17]                ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[18]                ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[19]                ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[20]                ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[21]                ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[22]                ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[23]                ; 0                 ; OFF     ;
;      - test:I0|LBSTATE.s_lbidle                ; 0                 ; OFF     ;
;      - test:I0|LBSTATE.s_lbwrite               ; 0                 ; OFF     ;
;      - test:I0|LBSTATE.s_lbread1               ; 0                 ; OFF     ;
;      - test:I0|LBSTATE.s_lbdone                ; 0                 ; OFF     ;
;      - test:I0|LBSTATE.s_lbread                ; 0                 ; OFF     ;
;      - test:I0|PDL_TEST_START_S                ; 0                 ; OFF     ;
;      - test:I0|STATE1.s0pdl                    ; 1                 ; ON      ;
;      - test:I0|RAM_DATA_REG[0]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[1]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[2]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[3]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[4]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[5]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[6]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[7]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[8]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[9]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[10]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[11]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[12]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[13]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[14]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[15]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[16]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[17]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[18]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[19]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[20]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[21]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[22]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[23]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[32]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[33]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[34]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[35]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[36]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[37]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[38]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[39]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[40]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[41]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[42]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[43]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[44]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[45]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[46]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[47]                ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][0]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][0]             ; 0                 ; OFF     ;
;      - test:I0|PDL_DELAY_REG[0]                ; 1                 ; ON      ;
;      - test:I0|DPCLK_CNT_REG[3][0]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][0]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][0]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][0]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][0]             ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[0]                 ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][0]             ; 0                 ; OFF     ;
;      - test:I0|TEST_STAT_REG[0]                ; 1                 ; ON      ;
;      - test:I0|DPCLK_CNT_REG[6][1]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][1]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][1]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][1]             ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[1]                     ; 0                 ; OFF     ;
;      - test:I0|PDL_DELAY_REG[1]                ; 1                 ; ON      ;
;      - test:I0|DPCLK_CNT_REG[0][1]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][1]             ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[1]                 ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][1]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][1]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][2]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][2]             ; 0                 ; OFF     ;
;      - test:I0|TEST_STAT_REG[2]                ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][2]             ; 0                 ; OFF     ;
;      - test:I0|PDL_DELAY_REG[2]                ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[2]                 ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][2]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][2]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][2]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][2]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][2]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][3]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][3]             ; 0                 ; OFF     ;
;      - test:I0|PDL_DELAY_REG[3]                ; 1                 ; ON      ;
;      - test:I0|DPCLK_CNT_REG[4][3]             ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[3]                     ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[3]                 ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][3]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][3]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][3]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][3]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][3]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][4]             ; 0                 ; OFF     ;
;      - test:I0|PDL_DELAY_REG[4]                ; 1                 ; ON      ;
;      - test:I0|DPCLK_CNT_REG[7][4]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][4]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][4]             ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[4]                 ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][4]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][4]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][4]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][4]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][5]             ; 0                 ; OFF     ;
;      - test:I0|PDL_DELAY_REG[5]                ; 1                 ; ON      ;
;      - test:I0|DPCLK_CNT_REG[7][5]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][5]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][5]             ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[5]                 ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][5]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][5]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][5]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][5]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][6]             ; 0                 ; OFF     ;
;      - test:I0|PDL_DELAY_REG[6]                ; 1                 ; ON      ;
;      - test:I0|DPCLK_CNT_REG[7][6]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][6]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][6]             ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[6]                 ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][6]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][6]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][6]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][6]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][7]             ; 0                 ; OFF     ;
;      - test:I0|PDL_DELAY_REG[7]                ; 1                 ; ON      ;
;      - test:I0|DPCLK_CNT_REG[7][7]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][7]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][7]             ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[7]                 ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][7]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][7]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][7]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][7]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][8]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][8]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][8]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][8]             ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[8]                 ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][8]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][8]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][8]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][8]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][9]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][9]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][9]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][9]             ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[9]                 ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][9]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][9]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][9]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][9]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][10]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][10]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][10]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][10]            ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[10]                ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][10]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][10]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][10]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][10]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][11]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][11]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][11]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][11]            ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[11]                ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][11]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][11]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][11]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][11]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][12]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][12]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][12]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][12]            ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[12]                ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][12]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][12]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][12]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][12]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][13]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][13]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][13]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][13]            ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[13]                ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][13]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][13]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][13]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][13]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][14]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][14]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][14]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][14]            ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[14]                ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][14]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][14]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][14]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][14]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][15]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][15]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][15]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][15]            ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[15]                ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][15]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][15]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][15]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][15]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][16]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][16]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][16]            ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[16]                ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][16]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][16]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][16]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][16]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][16]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][17]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][17]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][17]            ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[17]                ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][17]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][17]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][17]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][17]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][17]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][18]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][18]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][18]            ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[18]                ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][18]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][18]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][18]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][18]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][18]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][19]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][19]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][19]            ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[19]                ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][19]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][19]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][19]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][19]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][19]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][20]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][20]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][20]            ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[20]                ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][20]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][20]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][20]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][20]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][20]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][21]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][21]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][21]            ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[21]                ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][21]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][21]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][21]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][21]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][21]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][22]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][22]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][22]            ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[22]                ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][22]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][22]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][22]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][22]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][22]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][23]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][23]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][23]            ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[23]                ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][23]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][23]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][23]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][23]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][23]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][24]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][24]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][24]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][24]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][24]            ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[24]                ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][24]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][24]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][24]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][25]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][25]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][25]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][25]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][25]            ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[25]                ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][25]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][25]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][25]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][26]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][26]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][26]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][26]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][26]            ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[26]                ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][26]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][26]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][26]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][27]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][27]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][27]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][27]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][27]            ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[27]                ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][27]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][27]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][27]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][28]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][28]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][28]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][28]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][28]            ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[28]                ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][28]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][28]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][28]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][29]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][29]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][29]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][29]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][29]            ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[29]                ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][29]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][29]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][29]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][30]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][30]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][30]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][30]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][30]            ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[30]                ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][30]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][30]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][30]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[7][31]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[4][31]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[6][31]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[3][31]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[0][31]            ; 0                 ; OFF     ;
;      - test:I0|SCLK_CNT_REG[31]                ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][31]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][31]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[5][31]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_ON[4]                     ; 0                 ; OFF     ;
;      - test:I0|DPCLK_ON[6]                     ; 0                 ; OFF     ;
;      - test:I0|DELAY_CNT[0]                    ; 1                 ; ON      ;
;      - test:I0|DPCLK_ON[3]                     ; 0                 ; OFF     ;
;      - test:I0|DPCLK_ON[7]                     ; 0                 ; OFF     ;
;      - test:I0|DPCLK_ON[0]                     ; 0                 ; OFF     ;
;      - test:I0|DPCLK_ON[5]                     ; 0                 ; OFF     ;
;      - test:I0|DPCLK_ON[2]                     ; 0                 ; OFF     ;
;      - test:I0|DPCLK_ON[1]                     ; 0                 ; OFF     ;
;      - test:I0|DELAY_CNT[1]                    ; 1                 ; ON      ;
;      - test:I0|DELAY_CNT[2]                    ; 1                 ; ON      ;
;      - test:I0|DELAY_CNT[3]                    ; 1                 ; ON      ;
;      - test:I0|DELAY_CNT[4]                    ; 1                 ; ON      ;
;      - test:I0|DELAY_CNT[5]                    ; 1                 ; ON      ;
;      - test:I0|DELAY_CNT[6]                    ; 1                 ; ON      ;
;      - test:I0|DELAY_CNT[7]                    ; 1                 ; ON      ;
;      - LB[0]                                   ; 1                 ; ON      ;
;      - LB[1]                                   ; 0                 ; OFF     ;
;      - LB[2]                                   ; 0                 ; OFF     ;
;      - LB[3]                                   ; 0                 ; OFF     ;
;      - LB[4]                                   ; 0                 ; OFF     ;
;      - LB[5]                                   ; 0                 ; OFF     ;
;      - LB[6]                                   ; 0                 ; OFF     ;
;      - LB[7]                                   ; 0                 ; OFF     ;
;      - LB[8]                                   ; 0                 ; OFF     ;
;      - LB[9]                                   ; 0                 ; OFF     ;
;      - LB[10]                                  ; 0                 ; OFF     ;
;      - LB[11]                                  ; 0                 ; OFF     ;
;      - LB[12]                                  ; 0                 ; OFF     ;
;      - LB[13]                                  ; 0                 ; OFF     ;
;      - LB[14]                                  ; 0                 ; OFF     ;
;      - LB[15]                                  ; 0                 ; OFF     ;
;      - LB[16]                                  ; 0                 ; OFF     ;
;      - LB[17]                                  ; 0                 ; OFF     ;
;      - LB[18]                                  ; 0                 ; OFF     ;
;      - LB[19]                                  ; 0                 ; OFF     ;
;      - LB[20]                                  ; 0                 ; OFF     ;
;      - LB[21]                                  ; 0                 ; OFF     ;
;      - LB[22]                                  ; 0                 ; OFF     ;
;      - LB[23]                                  ; 0                 ; OFF     ;
;      - LB[24]                                  ; 0                 ; OFF     ;
;      - LB[25]                                  ; 0                 ; OFF     ;
;      - LB[26]                                  ; 0                 ; OFF     ;
;      - LB[27]                                  ; 0                 ; OFF     ;
;      - LB[28]                                  ; 0                 ; OFF     ;
;      - LB[29]                                  ; 0                 ; OFF     ;
;      - LB[30]                                  ; 0                 ; OFF     ;
;      - LB[31]                                  ; 0                 ; OFF     ;
;      - nLBRDY                                  ; 0                 ; OFF     ;
;      - test:I0|WREN_r                          ; 0                 ; OFF     ;
;      - test:I0|OR_UNDER_TEST_S                 ; 1                 ; ON      ;
;      - test:I0|RDEN_r~dup                      ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[2]                     ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[3]                ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[4]                ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[5]                ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[6]                ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[7]                ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[8]                     ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[9]                     ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[10]                    ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[11]                    ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[12]                    ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[13]                    ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[14]                    ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[15]                    ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[8]                    ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[9]                    ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[10]                   ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[11]                   ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[12]                   ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[13]                   ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[14]                   ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[15]                   ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[4]                     ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[5]                     ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[6]                     ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[7]                     ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[16]                    ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[17]                    ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[18]                    ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[19]                    ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[20]                    ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[21]                    ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[22]                    ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[23]                    ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[24]                    ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[25]                    ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[26]                    ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[27]                    ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[28]                    ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[29]                    ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[30]                    ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[31]                    ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[2]                    ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[3]                    ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[4]                    ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[5]                    ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[6]                    ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[7]                    ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[8]               ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[9]               ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[10]              ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[11]              ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[12]              ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[13]              ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[14]              ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[15]              ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[1]                ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[16]               ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[16]              ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[17]               ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[17]              ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[18]               ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[18]              ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[19]               ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[19]              ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[20]               ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[20]              ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[21]               ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[21]              ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[22]               ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[22]              ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[23]               ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[23]              ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[24]                   ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[25]                   ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[26]                   ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[27]                   ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[28]                   ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[29]                   ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[30]                   ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[31]                   ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[7]               ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[16]                   ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[17]                   ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[18]                   ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[19]                   ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[20]                   ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[21]                   ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[22]                   ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[23]                   ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[0]                    ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[24]              ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[25]              ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[26]              ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[27]              ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[28]              ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[29]              ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[30]              ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[31]              ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[24]               ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[25]               ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[26]               ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[27]               ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[28]               ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[29]               ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[30]               ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[31]               ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[1]                    ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[8]                ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[9]                ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[10]               ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[11]               ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[12]               ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[13]               ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[14]               ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[15]               ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[0]                     ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[0]                ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[0]               ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[1]               ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[2]               ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[4]               ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[5]               ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[6]               ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[2]                ; 0                 ; OFF     ;
;      - test:I0|PDL_SEL_REG[2]                  ; 0                 ; OFF     ;
;      - test:I0|PDL_SEL_REG[3]                  ; 0                 ; OFF     ;
;      - test:I0|PDL_SEL_REG[1]                  ; 0                 ; OFF     ;
;      - test:I0|PDL_SEL_REG[0]                  ; 0                 ; OFF     ;
;      - test:I0|PDL_SEL_REG[5]                  ; 0                 ; OFF     ;
;      - test:I0|PDL_SEL_REG[4]                  ; 0                 ; OFF     ;
; SCLK                                           ;                   ;         ;
; nLBLAST                                        ;                   ;         ;
;      - test:I0|process0~0                      ; 0                 ; OFF     ;
;      - test:I0|Selector7~128                   ; 0                 ; OFF     ;
; nLBCLR                                         ;                   ;         ;
;      - test:I0|nLBRDY_s~dup                    ; 0                 ; OFF     ;
;      - test:I0|ADDR_s[3]                       ; 0                 ; OFF     ;
;      - test:I0|ADDR_s[2]                       ; 0                 ; OFF     ;
;      - test:I0|ADDR_s[5]                       ; 0                 ; OFF     ;
;      - test:I0|ADDR_s[6]                       ; 0                 ; OFF     ;
;      - test:I0|ADDR_s[1]                       ; 0                 ; OFF     ;
;      - test:I0|ADDR_s[0]                       ; 0                 ; OFF     ;
;      - test:I0|ADDR_s[7]                       ; 0                 ; OFF     ;
;      - test:I0|ADDR_s[8]                       ; 0                 ; OFF     ;
;      - test:I0|ADDR_s[4]                       ; 0                 ; OFF     ;
;      - test:I0|LBSTATE.s_lbread1               ; 0                 ; OFF     ;
;      - test:I0|LBSTATE.s_lbdone                ; 0                 ; OFF     ;
;      - test:I0|LBSTATE.s_lbread                ; 0                 ; OFF     ;
;      - test:I0|ADDR_s[1]~875                   ; 0                 ; OFF     ;
;      - test:I0|PDL_TEST_START_S                ; 0                 ; OFF     ;
;      - test:I0|LBSTATE~315                     ; 0                 ; OFF     ;
;      - LB[0]                                   ; 0                 ; OFF     ;
;      - LB[1]                                   ; 0                 ; OFF     ;
;      - LB[2]                                   ; 0                 ; OFF     ;
;      - LB[3]                                   ; 0                 ; OFF     ;
;      - LB[4]                                   ; 0                 ; OFF     ;
;      - LB[5]                                   ; 0                 ; OFF     ;
;      - LB[6]                                   ; 0                 ; OFF     ;
;      - LB[7]                                   ; 0                 ; OFF     ;
;      - LB[8]                                   ; 0                 ; OFF     ;
;      - LB[9]                                   ; 0                 ; OFF     ;
;      - LB[10]                                  ; 0                 ; OFF     ;
;      - LB[11]                                  ; 0                 ; OFF     ;
;      - LB[12]                                  ; 0                 ; OFF     ;
;      - LB[13]                                  ; 0                 ; OFF     ;
;      - LB[14]                                  ; 0                 ; OFF     ;
;      - LB[15]                                  ; 0                 ; OFF     ;
;      - LB[16]                                  ; 0                 ; OFF     ;
;      - LB[17]                                  ; 0                 ; OFF     ;
;      - LB[18]                                  ; 0                 ; OFF     ;
;      - LB[19]                                  ; 0                 ; OFF     ;
;      - LB[20]                                  ; 0                 ; OFF     ;
;      - LB[21]                                  ; 0                 ; OFF     ;
;      - LB[22]                                  ; 0                 ; OFF     ;
;      - LB[23]                                  ; 0                 ; OFF     ;
;      - LB[24]                                  ; 0                 ; OFF     ;
;      - LB[25]                                  ; 0                 ; OFF     ;
;      - LB[26]                                  ; 0                 ; OFF     ;
;      - LB[27]                                  ; 0                 ; OFF     ;
;      - LB[28]                                  ; 0                 ; OFF     ;
;      - LB[29]                                  ; 0                 ; OFF     ;
;      - LB[30]                                  ; 0                 ; OFF     ;
;      - LB[31]                                  ; 0                 ; OFF     ;
;      - test:I0|WREN_r                          ; 0                 ; OFF     ;
;      - test:I0|RDEN_r~dup                      ; 0                 ; OFF     ;
; PULSE_TOGGLE                                   ;                   ;         ;
;      - test:I0|SPARE_CTTM_REG[0]               ; 1                 ; OFF     ;
; DPCLK[4]                                       ;                   ;         ;
; DPCLK[6]                                       ;                   ;         ;
; DPCLK[3]                                       ;                   ;         ;
; DPCLK[7]                                       ;                   ;         ;
; DPCLK[5]                                       ;                   ;         ;
; DPCLK[2]                                       ;                   ;         ;
;      - test:I0|DPCLK_CNT_REG[2][0]             ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][1]             ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][2]             ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][3]             ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][4]             ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][5]             ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][6]             ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][7]             ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][8]             ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][9]             ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][10]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][11]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][12]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][13]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][14]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][15]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][16]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][17]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][18]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][19]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][20]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][21]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][22]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][23]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][24]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][25]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][26]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][27]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][28]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][29]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][30]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[2][31]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_ON[2]                     ; 1                 ; OFF     ;
; DPCLK[1]                                       ;                   ;         ;
;      - test:I0|DPCLK_CNT_REG[1][0]             ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][1]             ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][2]             ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][3]             ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][4]             ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][5]             ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][6]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][7]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][8]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][9]             ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][10]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][11]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][12]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][13]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][14]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][15]            ; 0                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][16]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][17]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][18]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][19]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][20]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][21]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][22]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][23]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][24]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][25]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][26]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][27]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][28]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][29]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][30]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_CNT_REG[1][31]            ; 1                 ; OFF     ;
;      - test:I0|DPCLK_ON[1]                     ; 1                 ; OFF     ;
; LB[0]                                          ;                   ;         ;
;      - test:I0|LTM_LOCAL_TRG                   ; 0                 ; OFF     ;
;      - test:I0|RAM_ADDR_REG[0]                 ; 0                 ; OFF     ;
;      - test:I0|ADDRESS[0]~411                  ; 0                 ; OFF     ;
;      - test:I0|TRD_DATA_REG[0]                 ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[0]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[0]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[32]                ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[0]                    ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[0]                     ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[0]                ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[0]               ; 0                 ; OFF     ;
;      - test:I0|PDL_SEL_REG[0]                  ; 0                 ; OFF     ;
; LB[1]                                          ;                   ;         ;
;      - test:I0|RAM_ADDR_REG[1]                 ; 0                 ; OFF     ;
;      - test:I0|ADDRESS[1]~410                  ; 0                 ; OFF     ;
;      - test:I0|TRD_DATA_REG[1]                 ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[1]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[1]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[33]                ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[1]                     ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[1]                ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[1]                    ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[1]               ; 0                 ; OFF     ;
;      - test:I0|PDL_SEL_REG[1]                  ; 0                 ; OFF     ;
; LB[2]                                          ;                   ;         ;
;      - test:I0|RAM_ADDR_REG[2]                 ; 0                 ; OFF     ;
;      - test:I0|ADDRESS[2]~409                  ; 0                 ; OFF     ;
;      - test:I0|TRD_DATA_REG[2]                 ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[2]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[2]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[34]                ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[2]                     ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[2]                    ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[2]               ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[2]                ; 0                 ; OFF     ;
;      - test:I0|PDL_SEL_REG[2]                  ; 0                 ; OFF     ;
; LB[3]                                          ;                   ;         ;
;      - test:I0|RAM_ADDR_REG[3]                 ; 0                 ; OFF     ;
;      - test:I0|ADDRESS[3]~408                  ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[3]               ; 0                 ; OFF     ;
;      - test:I0|TRD_DATA_REG[3]                 ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[3]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[3]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[35]                ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[3]                     ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[3]                ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[3]                    ; 0                 ; OFF     ;
;      - test:I0|PDL_SEL_REG[3]                  ; 0                 ; OFF     ;
; LB[4]                                          ;                   ;         ;
;      - test:I0|RAM_ADDR_REG[4]                 ; 0                 ; OFF     ;
;      - test:I0|ADDRESS[4]~416                  ; 0                 ; OFF     ;
;      - test:I0|TRD_DATA_REG[4]                 ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[4]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[4]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[36]                ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[4]                ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[4]                     ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[4]                    ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[4]               ; 0                 ; OFF     ;
;      - test:I0|PDL_SEL_REG[4]                  ; 0                 ; OFF     ;
; LB[5]                                          ;                   ;         ;
;      - test:I0|RAM_ADDR_REG[5]                 ; 0                 ; OFF     ;
;      - test:I0|ADDRESS[5]~414                  ; 0                 ; OFF     ;
;      - test:I0|TRD_DATA_REG[5]                 ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[5]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[5]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[37]                ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[5]                ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[5]                     ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[5]                    ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[5]               ; 0                 ; OFF     ;
;      - test:I0|PDL_SEL_REG[5]                  ; 0                 ; OFF     ;
; LB[6]                                          ;                   ;         ;
;      - test:I0|RAM_ADDR_REG[6]                 ; 0                 ; OFF     ;
;      - test:I0|ADDRESS[6]~415                  ; 0                 ; OFF     ;
;      - test:I0|TRD_DATA_REG[6]                 ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[6]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[6]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[38]                ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[6]                ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[6]                     ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[6]                    ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[6]               ; 0                 ; OFF     ;
; LB[7]                                          ;                   ;         ;
;      - test:I0|RAM_ADDR_REG[7]                 ; 0                 ; OFF     ;
;      - test:I0|ADDRESS[7]~412                  ; 0                 ; OFF     ;
;      - test:I0|TRD_DATA_REG[7]                 ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[7]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[7]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[39]                ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[7]                ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[7]                     ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[7]                    ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[7]               ; 0                 ; OFF     ;
; LB[8]                                          ;                   ;         ;
;      - test:I0|RAM_ADDR_REG[8]                 ; 0                 ; OFF     ;
;      - test:I0|ADDRESS[8]~413                  ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[8]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[8]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[40]                ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[8]                     ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[8]                    ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[8]               ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[8]                ; 0                 ; OFF     ;
; LB[9]                                          ;                   ;         ;
;      - test:I0|RAM_ADDR_REG[9]                 ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[9]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[9]                 ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[41]                ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[9]                     ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[9]                    ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[9]               ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[9]                ; 0                 ; OFF     ;
; LB[10]                                         ;                   ;         ;
;      - test:I0|RAM_ADDR_REG[10]                ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[10]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[10]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[42]                ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[10]                    ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[10]                   ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[10]              ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[10]               ; 0                 ; OFF     ;
; LB[11]                                         ;                   ;         ;
;      - test:I0|RAM_ADDR_REG[11]                ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[11]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[11]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[43]                ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[11]                    ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[11]                   ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[11]              ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[11]               ; 0                 ; OFF     ;
; LB[12]                                         ;                   ;         ;
;      - test:I0|RAM_ADDR_REG[12]                ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[12]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[12]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[44]                ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[12]                    ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[12]                   ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[12]              ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[12]               ; 0                 ; OFF     ;
; LB[13]                                         ;                   ;         ;
;      - test:I0|RAM_ADDR_REG[13]                ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[13]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[13]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[45]                ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[13]                    ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[13]                   ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[13]              ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[13]               ; 0                 ; OFF     ;
; LB[14]                                         ;                   ;         ;
;      - test:I0|RAM_ADDR_REG[14]                ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[14]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[14]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[46]                ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[14]                    ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[14]                   ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[14]              ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[14]               ; 0                 ; OFF     ;
; LB[15]                                         ;                   ;         ;
;      - test:I0|RAM_ADDR_REG[15]                ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[15]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[15]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[47]                ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[15]                    ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[15]                   ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[15]              ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[15]               ; 0                 ; OFF     ;
; LB[16]                                         ;                   ;         ;
;      - test:I0|RAM_ADDR_REG[16]                ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[16]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[16]                ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[16]                    ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[16]               ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[16]              ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[16]                   ; 0                 ; OFF     ;
; LB[17]                                         ;                   ;         ;
;      - test:I0|RAM_ADDR_REG[17]                ; 0                 ; OFF     ;
;      - test:I0|TRM_DATA_REG[17]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[17]                ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[17]                    ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[17]               ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[17]              ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[17]                   ; 0                 ; OFF     ;
; LB[18]                                         ;                   ;         ;
;      - test:I0|TRM_DATA_REG[18]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[18]                ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[18]                    ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[18]               ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[18]              ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[18]                   ; 0                 ; OFF     ;
; LB[19]                                         ;                   ;         ;
;      - test:I0|TRM_DATA_REG[19]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[19]                ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[19]                    ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[19]               ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[19]              ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[19]                   ; 0                 ; OFF     ;
; LB[20]                                         ;                   ;         ;
;      - test:I0|TRM_DATA_REG[20]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[20]                ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[20]                    ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[20]               ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[20]              ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[20]                   ; 0                 ; OFF     ;
; LB[21]                                         ;                   ;         ;
;      - test:I0|TRM_DATA_REG[21]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[21]                ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[21]                    ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[21]               ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[21]              ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[21]                   ; 0                 ; OFF     ;
; LB[22]                                         ;                   ;         ;
;      - test:I0|TRM_DATA_REG[22]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[22]                ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[22]                    ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[22]               ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[22]              ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[22]                   ; 0                 ; OFF     ;
; LB[23]                                         ;                   ;         ;
;      - test:I0|TRM_DATA_REG[23]                ; 0                 ; OFF     ;
;      - test:I0|RAM_DATA_REG[23]                ; 0                 ; OFF     ;
;      - test:I0|MODE_REG[23]                    ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[23]               ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[23]              ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[23]                   ; 0                 ; OFF     ;
; LB[24]                                         ;                   ;         ;
;      - test:I0|MODE_REG[24]                    ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[24]                   ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[24]              ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[24]               ; 0                 ; OFF     ;
; LB[25]                                         ;                   ;         ;
;      - test:I0|MODE_REG[25]                    ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[25]                   ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[25]              ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[25]               ; 0                 ; OFF     ;
; LB[26]                                         ;                   ;         ;
;      - test:I0|MODE_REG[26]                    ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[26]                   ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[26]              ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[26]               ; 0                 ; OFF     ;
; LB[27]                                         ;                   ;         ;
;      - test:I0|MODE_REG[27]                    ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[27]                   ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[27]              ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[27]               ; 0                 ; OFF     ;
; LB[28]                                         ;                   ;         ;
;      - test:I0|MODE_REG[28]                    ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[28]                   ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[28]              ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[28]               ; 0                 ; OFF     ;
; LB[29]                                         ;                   ;         ;
;      - test:I0|MODE_REG[29]                    ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[29]                   ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[29]              ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[29]               ; 0                 ; OFF     ;
; LB[30]                                         ;                   ;         ;
;      - test:I0|MODE_REG[30]                    ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[30]                   ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[30]              ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[30]               ; 0                 ; OFF     ;
; LB[31]                                         ;                   ;         ;
;      - test:I0|MODE_REG[31]                    ; 0                 ; OFF     ;
;      - test:I0|DUMMY_REG[31]                   ; 0                 ; OFF     ;
;      - test:I0|SPARE_CTTM_REG[31]              ; 0                 ; OFF     ;
;      - test:I0|TEST_CTRL_REG[31]               ; 0                 ; OFF     ;
; LBSP[0]                                        ;                   ;         ;
;      - nCSRAM                                  ; 0                 ; ON      ;
; LBSP[1]                                        ;                   ;         ;
;      - nOERAM                                  ; 0                 ; ON      ;
;      - nWRRAM                                  ; 0                 ; ON      ;
;      - RAMDT[0]                                ; 0                 ; ON      ;
;      - RAMDT[1]                                ; 0                 ; ON      ;
;      - RAMDT[2]                                ; 0                 ; ON      ;
;      - RAMDT[3]                                ; 0                 ; ON      ;
;      - RAMDT[4]                                ; 0                 ; ON      ;
;      - RAMDT[5]                                ; 0                 ; ON      ;
;      - RAMDT[6]                                ; 0                 ; ON      ;
;      - RAMDT[7]                                ; 0                 ; ON      ;
;      - RAMDT[8]                                ; 0                 ; ON      ;
;      - RAMDT[9]                                ; 0                 ; ON      ;
;      - RAMDT[10]                               ; 0                 ; ON      ;
;      - RAMDT[11]                               ; 0                 ; ON      ;
;      - RAMDT[12]                               ; 0                 ; ON      ;
;      - RAMDT[13]                               ; 0                 ; ON      ;
;      - RAMDT[14]                               ; 0                 ; ON      ;
;      - RAMDT[15]                               ; 0                 ; ON      ;
;      - RAMDT[16]                               ; 0                 ; ON      ;
;      - RAMDT[17]                               ; 0                 ; ON      ;
;      - RAMDT[18]                               ; 0                 ; ON      ;
;      - RAMDT[19]                               ; 0                 ; ON      ;
;      - RAMDT[20]                               ; 0                 ; ON      ;
;      - RAMDT[21]                               ; 0                 ; ON      ;
;      - RAMDT[22]                               ; 0                 ; ON      ;
;      - RAMDT[23]                               ; 0                 ; ON      ;
;      - RAMDT[24]                               ; 0                 ; ON      ;
;      - RAMDT[25]                               ; 0                 ; ON      ;
;      - RAMDT[26]                               ; 0                 ; ON      ;
;      - RAMDT[27]                               ; 0                 ; ON      ;
;      - RAMDT[28]                               ; 0                 ; ON      ;
;      - RAMDT[29]                               ; 0                 ; ON      ;
;      - RAMDT[30]                               ; 0                 ; ON      ;
;      - RAMDT[31]                               ; 0                 ; ON      ;
;      - RAMDT[32]                               ; 0                 ; ON      ;
;      - RAMDT[33]                               ; 0                 ; ON      ;
;      - RAMDT[34]                               ; 0                 ; ON      ;
;      - RAMDT[35]                               ; 0                 ; ON      ;
;      - RAMDT[36]                               ; 0                 ; ON      ;
;      - RAMDT[37]                               ; 0                 ; ON      ;
;      - RAMDT[38]                               ; 0                 ; ON      ;
;      - RAMDT[39]                               ; 0                 ; ON      ;
;      - RAMDT[40]                               ; 0                 ; ON      ;
;      - RAMDT[41]                               ; 0                 ; ON      ;
;      - RAMDT[42]                               ; 0                 ; ON      ;
;      - RAMDT[43]                               ; 0                 ; ON      ;
;      - RAMDT[44]                               ; 0                 ; ON      ;
;      - RAMDT[45]                               ; 0                 ; ON      ;
;      - RAMDT[46]                               ; 0                 ; ON      ;
;      - RAMDT[47]                               ; 0                 ; ON      ;
; LBSP[2]                                        ;                   ;         ;
;      - test:I0|Selector36~1274                 ; 0                 ; ON      ;
; LBSP[3]                                        ;                   ;         ;
; LBSP[4]                                        ;                   ;         ;
; LBSP[5]                                        ;                   ;         ;
; LBSP[6]                                        ;                   ;         ;
; LBSP[7]                                        ;                   ;         ;
; LBSP[8]                                        ;                   ;         ;
; LBSP[9]                                        ;                   ;         ;
; LBSP[10]                                       ;                   ;         ;
; LBSP[11]                                       ;                   ;         ;
; LBSP[12]                                       ;                   ;         ;
; LBSP[13]                                       ;                   ;         ;
; LBSP[14]                                       ;                   ;         ;
; LBSP[15]                                       ;                   ;         ;
; LBSP[16]                                       ;                   ;         ;
; LBSP[17]                                       ;                   ;         ;
; LBSP[18]                                       ;                   ;         ;
; LBSP[19]                                       ;                   ;         ;
; LBSP[20]                                       ;                   ;         ;
; LBSP[21]                                       ;                   ;         ;
; LBSP[22]                                       ;                   ;         ;
; LBSP[23]                                       ;                   ;         ;
; LBSP[24]                                       ;                   ;         ;
; LBSP[25]                                       ;                   ;         ;
; LBSP[26]                                       ;                   ;         ;
; LBSP[27]                                       ;                   ;         ;
; LBSP[28]                                       ;                   ;         ;
; LBSP[29]                                       ;                   ;         ;
; LBSP[30]                                       ;                   ;         ;
; LBSP[31]                                       ;                   ;         ;
; RAMDT[0]                                       ;                   ;         ;
;      - test:I0|Selector39~1351                 ; 1                 ; ON      ;
; RAMDT[1]                                       ;                   ;         ;
;      - test:I0|Selector38~767                  ; 0                 ; ON      ;
; RAMDT[2]                                       ;                   ;         ;
;      - test:I0|Selector37~755                  ; 1                 ; ON      ;
; RAMDT[3]                                       ;                   ;         ;
;      - test:I0|Selector36~1273                 ; 0                 ; ON      ;
; RAMDT[4]                                       ;                   ;         ;
;      - test:I0|Selector35~696                  ; 1                 ; ON      ;
; RAMDT[5]                                       ;                   ;         ;
;      - test:I0|Selector34~696                  ; 0                 ; ON      ;
; RAMDT[6]                                       ;                   ;         ;
;      - test:I0|Selector33~696                  ; 0                 ; ON      ;
; RAMDT[7]                                       ;                   ;         ;
;      - test:I0|Selector32~696                  ; 1                 ; ON      ;
; RAMDT[8]                                       ;                   ;         ;
;      - test:I0|Selector31~651                  ; 1                 ; ON      ;
; RAMDT[9]                                       ;                   ;         ;
;      - test:I0|Selector30~651                  ; 1                 ; ON      ;
; RAMDT[10]                                      ;                   ;         ;
;      - test:I0|Selector29~651                  ; 1                 ; ON      ;
; RAMDT[11]                                      ;                   ;         ;
;      - test:I0|Selector28~651                  ; 0                 ; ON      ;
; RAMDT[12]                                      ;                   ;         ;
;      - test:I0|Selector27~651                  ; 0                 ; ON      ;
; RAMDT[13]                                      ;                   ;         ;
;      - test:I0|Selector26~651                  ; 0                 ; ON      ;
; RAMDT[14]                                      ;                   ;         ;
;      - test:I0|Selector25~651                  ; 0                 ; ON      ;
; RAMDT[15]                                      ;                   ;         ;
;      - test:I0|Selector24~651                  ; 1                 ; ON      ;
; RAMDT[16]                                      ;                   ;         ;
;      - test:I0|Selector23~616                  ; 0                 ; ON      ;
; RAMDT[17]                                      ;                   ;         ;
;      - test:I0|Selector22~616                  ; 1                 ; ON      ;
; RAMDT[18]                                      ;                   ;         ;
;      - test:I0|Selector21~616                  ; 1                 ; ON      ;
; RAMDT[19]                                      ;                   ;         ;
;      - test:I0|Selector20~616                  ; 0                 ; ON      ;
; RAMDT[20]                                      ;                   ;         ;
;      - test:I0|Selector19~616                  ; 1                 ; ON      ;
; RAMDT[21]                                      ;                   ;         ;
;      - test:I0|Selector18~616                  ; 0                 ; ON      ;
; RAMDT[22]                                      ;                   ;         ;
;      - test:I0|Selector17~616                  ; 0                 ; ON      ;
; RAMDT[23]                                      ;                   ;         ;
;      - test:I0|Selector16~616                  ; 0                 ; ON      ;
; RAMDT[24]                                      ;                   ;         ;
;      - test:I0|Selector15~540                  ; 0                 ; ON      ;
; RAMDT[25]                                      ;                   ;         ;
;      - test:I0|Selector14~540                  ; 1                 ; ON      ;
; RAMDT[26]                                      ;                   ;         ;
;      - test:I0|Selector13~540                  ; 1                 ; ON      ;
; RAMDT[27]                                      ;                   ;         ;
;      - test:I0|Selector12~540                  ; 0                 ; ON      ;
; RAMDT[28]                                      ;                   ;         ;
;      - test:I0|Selector11~540                  ; 0                 ; ON      ;
; RAMDT[29]                                      ;                   ;         ;
;      - test:I0|Selector10~540                  ; 0                 ; ON      ;
; RAMDT[30]                                      ;                   ;         ;
;      - test:I0|Selector9~540                   ; 1                 ; ON      ;
; RAMDT[31]                                      ;                   ;         ;
;      - test:I0|Selector8~540                   ; 1                 ; ON      ;
; RAMDT[32]                                      ;                   ;         ;
;      - test:I0|Selector39~1356                 ; 1                 ; ON      ;
; RAMDT[33]                                      ;                   ;         ;
;      - test:I0|Selector38~772                  ; 1                 ; ON      ;
; RAMDT[34]                                      ;                   ;         ;
;      - test:I0|Selector37~762                  ; 1                 ; ON      ;
; RAMDT[35]                                      ;                   ;         ;
;      - test:I0|Selector36~1279                 ; 0                 ; ON      ;
; RAMDT[36]                                      ;                   ;         ;
;      - test:I0|Selector35~701                  ; 0                 ; ON      ;
; RAMDT[37]                                      ;                   ;         ;
;      - test:I0|Selector34~701                  ; 1                 ; ON      ;
; RAMDT[38]                                      ;                   ;         ;
;      - test:I0|Selector33~701                  ; 0                 ; ON      ;
; RAMDT[39]                                      ;                   ;         ;
;      - test:I0|Selector32~701                  ; 0                 ; ON      ;
; RAMDT[40]                                      ;                   ;         ;
;      - test:I0|DUMMY_REG[8]                    ; 0                 ; ON      ;
; RAMDT[41]                                      ;                   ;         ;
;      - test:I0|DUMMY_REG[9]                    ; 1                 ; ON      ;
; RAMDT[42]                                      ;                   ;         ;
;      - test:I0|DUMMY_REG[10]                   ; 1                 ; ON      ;
; RAMDT[43]                                      ;                   ;         ;
;      - test:I0|DUMMY_REG[11]                   ; 1                 ; ON      ;
; RAMDT[44]                                      ;                   ;         ;
;      - test:I0|DUMMY_REG[12]                   ; 0                 ; ON      ;
; RAMDT[45]                                      ;                   ;         ;
;      - test:I0|DUMMY_REG[13]                   ; 0                 ; ON      ;
; RAMDT[46]                                      ;                   ;         ;
;      - test:I0|DUMMY_REG[14]                   ; 0                 ; ON      ;
; RAMDT[47]                                      ;                   ;         ;
;      - test:I0|DUMMY_REG[15]                   ; 1                 ; ON      ;
+------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                     ;
+-------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; Name                                      ; Location      ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+-------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; DPCLK[0]                                  ; PIN_T4        ; 310     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ;
; DPCLK[1]                                  ; PIN_F3        ; 33      ; Clock                      ; no     ; --                   ; --               ;
; DPCLK[2]                                  ; PIN_C6        ; 33      ; Clock                      ; no     ; --                   ; --               ;
; DPCLK[3]                                  ; PIN_C15       ; 33      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ;
; DPCLK[4]                                  ; PIN_F18       ; 33      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ;
; DPCLK[5]                                  ; PIN_T19       ; 33      ; Clock                      ; yes    ; Global Clock         ; GCLK7            ;
; DPCLK[6]                                  ; PIN_W15       ; 33      ; Clock                      ; yes    ; Global Clock         ; GCLK5            ;
; DPCLK[7]                                  ; PIN_T6        ; 33      ; Clock                      ; yes    ; Global Clock         ; GCLK1            ;
; LBSP[1]~30                                ; PIN_H16       ; 50      ; Output enable              ; no     ; --                   ; --               ;
; SCLK                                      ; PIN_K5        ; 34      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ;
; cttm_pll:I1|altpll:altpll_component|_clk0 ; PLL_1         ; 23      ; Clock                      ; yes    ; Global Clock         ; GCLK0            ;
; nLBCLR                                    ; PIN_W5        ; 50      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; nLBRES                                    ; PIN_W6        ; 597     ; Async. clear, Clock enable ; no     ; --                   ; --               ;
; test:I0|ADDR_s[1]~875                     ; LC_X27_Y2_N8  ; 9       ; Clock enable               ; no     ; --                   ; --               ;
; test:I0|CTTM_DATA_REG[0]~831              ; LC_X33_Y4_N9  ; 24      ; Clock enable               ; no     ; --                   ; --               ;
; test:I0|DPCLK_ON[0]                       ; LC_X26_Y7_N4  ; 32      ; Sync. clear                ; no     ; --                   ; --               ;
; test:I0|DPCLK_ON[1]                       ; LC_X2_Y29_N2  ; 32      ; Sync. clear                ; no     ; --                   ; --               ;
; test:I0|DPCLK_ON[2]                       ; LC_X10_Y32_N2 ; 32      ; Sync. clear                ; no     ; --                   ; --               ;
; test:I0|DPCLK_ON[3]                       ; LC_X31_Y6_N4  ; 32      ; Sync. clear                ; no     ; --                   ; --               ;
; test:I0|DPCLK_ON[4]                       ; LC_X32_Y3_N5  ; 32      ; Sync. clear                ; no     ; --                   ; --               ;
; test:I0|DPCLK_ON[5]                       ; LC_X31_Y6_N5  ; 32      ; Sync. clear                ; no     ; --                   ; --               ;
; test:I0|DPCLK_ON[6]                       ; LC_X24_Y2_N2  ; 32      ; Sync. clear                ; no     ; --                   ; --               ;
; test:I0|DPCLK_ON[7]                       ; LC_X26_Y7_N2  ; 32      ; Sync. clear                ; no     ; --                   ; --               ;
; test:I0|DUMMY_REG[0]~1097                 ; LC_X35_Y2_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; test:I0|MODE_REG[0]                       ; LC_X32_Y6_N2  ; 64      ; Output enable              ; no     ; --                   ; --               ;
; test:I0|MODE_REG[0]~4945                  ; LC_X30_Y3_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; test:I0|PDL_SEL_REG[5]~538                ; LC_X32_Y3_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; test:I0|RAM_ADDR_REG[0]~729               ; LC_X33_Y7_N9  ; 18      ; Clock enable               ; no     ; --                   ; --               ;
; test:I0|RAM_DATA_REG[0]~1922              ; LC_X31_Y4_N7  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; test:I0|RAM_DATA_REG[32]~1923             ; LC_X40_Y8_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; test:I0|SPARE_CTTM_REG[0]~1031            ; LC_X33_Y4_N5  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; test:I0|STATE1.s1pdl                      ; LC_X30_Y9_N2  ; 21      ; Sync. load                 ; no     ; --                   ; --               ;
; test:I0|Selector7~129                     ; LC_X23_Y3_N4  ; 32      ; Output enable              ; no     ; --                   ; --               ;
; test:I0|TEST_CTRL_REG[0]~5129             ; LC_X29_Y3_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; test:I0|TEST_CTRL_REG[2]                  ; LC_X29_Y4_N7  ; 297     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; test:I0|TEST_STAT_REG[2]                  ; LC_X28_Y11_N3 ; 33      ; Sync. clear                ; no     ; --                   ; --               ;
; test:I0|TRD_DATA_REG[0]~567               ; LC_X29_Y7_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; test:I0|TRM_DATA_REG[0]~832               ; LC_X33_Y7_N4  ; 24      ; Clock enable               ; no     ; --                   ; --               ;
; test:I0|TST[4]~45                         ; LC_X23_Y3_N7  ; 33      ; Clock enable               ; no     ; --                   ; --               ;
+-------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+


+----------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                              ;
+-------------------------------------------+----------+---------+----------------------+------------------+
; Name                                      ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------------------------------------------+----------+---------+----------------------+------------------+
; DPCLK[0]                                  ; PIN_T4   ; 310     ; Global Clock         ; GCLK3            ;
; DPCLK[3]                                  ; PIN_C15  ; 33      ; Global Clock         ; GCLK4            ;
; DPCLK[4]                                  ; PIN_F18  ; 33      ; Global Clock         ; GCLK6            ;
; DPCLK[5]                                  ; PIN_T19  ; 33      ; Global Clock         ; GCLK7            ;
; DPCLK[6]                                  ; PIN_W15  ; 33      ; Global Clock         ; GCLK5            ;
; DPCLK[7]                                  ; PIN_T6   ; 33      ; Global Clock         ; GCLK1            ;
; SCLK                                      ; PIN_K5   ; 34      ; Global Clock         ; GCLK2            ;
; cttm_pll:I1|altpll:altpll_component|_clk0 ; PLL_1    ; 23      ; Global Clock         ; GCLK0            ;
+-------------------------------------------+----------+---------+----------------------+------------------+


+------------------------------------------+
; Non-Global High Fan-Out Signals          ;
+--------------------------------+---------+
; Name                           ; Fan-Out ;
+--------------------------------+---------+
; nLBRES                         ; 597     ;
; test:I0|TEST_CTRL_REG[2]       ; 297     ;
; test:I0|MODE_REG[0]            ; 64      ;
; LBSP[1]~30                     ; 50      ;
; nLBCLR                         ; 50      ;
; DPCLK[1]                       ; 33      ;
; DPCLK[2]                       ; 33      ;
; test:I0|TEST_STAT_REG[2]       ; 33      ;
; test:I0|Equal0~2296            ; 33      ;
; test:I0|Equal0~2291            ; 33      ;
; test:I0|Equal0~2286            ; 33      ;
; test:I0|Equal0~2281            ; 33      ;
; test:I0|TST[4]~45              ; 33      ;
; test:I0|DUMMY_REG[0]~1097      ; 32      ;
; test:I0|RAM_DATA_REG[0]~1922   ; 32      ;
; test:I0|Equal0~2304            ; 32      ;
; test:I0|Equal0~2303            ; 32      ;
; test:I0|Equal0~2302            ; 32      ;
; test:I0|Equal0~2301            ; 32      ;
; test:I0|Equal0~2299            ; 32      ;
; test:I0|TEST_CTRL_REG[0]~5129  ; 32      ;
; test:I0|MODE_REG[0]~4945       ; 32      ;
; test:I0|DPCLK_ON[1]            ; 32      ;
; test:I0|DPCLK_ON[2]            ; 32      ;
; test:I0|DPCLK_ON[5]            ; 32      ;
; test:I0|DPCLK_ON[0]            ; 32      ;
; test:I0|DPCLK_ON[7]            ; 32      ;
; test:I0|DPCLK_ON[3]            ; 32      ;
; test:I0|DPCLK_ON[6]            ; 32      ;
; test:I0|DPCLK_ON[4]            ; 32      ;
; test:I0|Equal0~2298            ; 32      ;
; test:I0|Equal0~2297            ; 32      ;
; test:I0|Equal0~2295            ; 32      ;
; test:I0|Equal0~2293            ; 32      ;
; test:I0|Equal0~2290            ; 32      ;
; test:I0|SPARE_CTTM_REG[0]~1031 ; 32      ;
; test:I0|Selector7~129          ; 32      ;
; test:I0|ADDRESS[2]~409         ; 29      ;
; test:I0|ADDRESS[3]~408         ; 29      ;
; test:I0|ADDRESS[4]~416         ; 27      ;
; test:I0|CTTM_TEST_DATA[0]      ; 25      ;
; test:I0|Equal0~2300            ; 24      ;
; test:I0|Equal0~2292            ; 24      ;
; test:I0|TRM_DATA_REG[0]~832    ; 24      ;
; test:I0|CTTM_DATA_REG[0]~831   ; 24      ;
; test:I0|ADDRESS[5]~414         ; 23      ;
; test:I0|STATE1.s2pdl           ; 21      ;
; test:I0|STATE1.s1pdl           ; 21      ;
; test:I0|Equal0~2283            ; 20      ;
; test:I0|Equal0~2289            ; 19      ;
+--------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; C4s                        ; 2,928 / 48,240 ( 6 % ) ;
; Direct links               ; 96 / 69,520 ( < 1 % )  ;
; Global clocks              ; 8 / 8 ( 100 % )        ;
; LAB clocks                 ; 48 / 384 ( 13 % )      ;
; LUT chains                 ; 68 / 18,054 ( < 1 % )  ;
; Local interconnects        ; 2,219 / 69,520 ( 3 % ) ;
; M4K buffers                ; 0 / 2,304 ( 0 % )      ;
; R4s                        ; 3,944 / 45,520 ( 9 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 5.61) ; Number of LABs  (Total = 167) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 8                             ;
; 2                                          ; 6                             ;
; 3                                          ; 17                            ;
; 4                                          ; 44                            ;
; 5                                          ; 17                            ;
; 6                                          ; 21                            ;
; 7                                          ; 8                             ;
; 8                                          ; 16                            ;
; 9                                          ; 5                             ;
; 10                                         ; 25                            ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.38) ; Number of LABs  (Total = 167) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 124                           ;
; 1 Clock                            ; 116                           ;
; 1 Clock enable                     ; 75                            ;
; 1 Sync. clear                      ; 43                            ;
; 2 Clock enables                    ; 31                            ;
; 2 Clocks                           ; 8                             ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 5.72) ; Number of LABs  (Total = 167) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 8                             ;
; 2                                           ; 5                             ;
; 3                                           ; 15                            ;
; 4                                           ; 40                            ;
; 5                                           ; 21                            ;
; 6                                           ; 23                            ;
; 7                                           ; 8                             ;
; 8                                           ; 15                            ;
; 9                                           ; 7                             ;
; 10                                          ; 25                            ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 4.95) ; Number of LABs  (Total = 167) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 21                            ;
; 2                                               ; 32                            ;
; 3                                               ; 13                            ;
; 4                                               ; 12                            ;
; 5                                               ; 17                            ;
; 6                                               ; 25                            ;
; 7                                               ; 8                             ;
; 8                                               ; 11                            ;
; 9                                               ; 5                             ;
; 10                                              ; 23                            ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 11.08) ; Number of LABs  (Total = 167) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 4                             ;
; 4                                            ; 8                             ;
; 5                                            ; 23                            ;
; 6                                            ; 0                             ;
; 7                                            ; 4                             ;
; 8                                            ; 3                             ;
; 9                                            ; 6                             ;
; 10                                           ; 9                             ;
; 11                                           ; 10                            ;
; 12                                           ; 15                            ;
; 13                                           ; 22                            ;
; 14                                           ; 28                            ;
; 15                                           ; 18                            ;
; 16                                           ; 16                            ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Error detection CRC                          ; On                  ;
; Error check frequency divisor                ; 1                   ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                                    ;
+--------------------------------------------------------------------------------+-----------------------------------------+
; Name                                                                           ; Value                                   ;
+--------------------------------------------------------------------------------+-----------------------------------------+
; Mid Wire Use - Fit Attempt 1                                                   ; 4                                       ;
; Mid Slack - Fit Attempt 1                                                      ; -2454                                   ;
; Internal Atom Count - Fit Attempt 1                                            ; 938                                     ;
; LE/ALM Count - Fit Attempt 1                                                   ; 938                                     ;
; LAB Count - Fit Attempt 1                                                      ; 147                                     ;
; Outputs per Lab - Fit Attempt 1                                                ; 6.497                                   ;
; Inputs per LAB - Fit Attempt 1                                                 ; 13.429                                  ;
; Global Inputs per LAB - Fit Attempt 1                                          ; 0.673                                   ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ; 0:137;1:10                              ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ; 0:53;1:60;2:34                          ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                           ; 0:46;1:1;2:29;3:62;4:8;5:1              ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                          ; 0:46;1:1;2:31;3:67;4:2                  ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                    ; 0:46;1:1;2:29;3:62;4:8;5:1              ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                     ; 0:46;1:1;2:31;3:67;4:2                  ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1           ; 0:46;1:58;2:43                          ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1             ; 0:147                                   ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1    ; 0:51;1:95;2:1                           ;
; LAB Constraint 'global control signals' - Fit Attempt 1                        ; 0:53;1:89;2:5                           ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                    ; 0:46;1:58;2:43                          ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1               ; 0:147                                   ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                               ; 0:46;1:100;2:1                          ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                             ; 0:52;1:95                               ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                           ; 0:10;1:137                              ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                      ; 0:111;1:36                              ;
; LAB Constraint 'use of ADATA or SDATA by registers constraint' - Fit Attempt 1 ; 0:32;1:2;2:8;3:27;4:36;5:23;6:9;7:4;8:6 ;
; LEs in Chains - Fit Attempt 1                                                  ; 296                                     ;
; LEs in Long Chains - Fit Attempt 1                                             ; 288                                     ;
; LABs with Chains - Fit Attempt 1                                               ; 37                                      ;
; LABs with Multiple Chains - Fit Attempt 1                                      ; 0                                       ;
; Time - Fit Attempt 1                                                           ; 4                                       ;
; Time in tsm_tan.dll - Fit Attempt 1                                            ; 0.594                                   ;
+--------------------------------------------------------------------------------+-----------------------------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Wire Use - Fit Attempt 1      ; 3      ;
; Early Slack - Fit Attempt 1         ; -9940  ;
; Mid Wire Use - Fit Attempt 1        ; 8      ;
; Mid Slack - Fit Attempt 1           ; -7864  ;
; Late Wire Use - Fit Attempt 1       ; 9      ;
; Late Slack - Fit Attempt 1          ; -7864  ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000  ;
; Time - Fit Attempt 1                ; 32     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 12.059 ;
+-------------------------------------+--------+


+----------------------------------------------+
; Advanced Data - Routing                      ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Slack - Fit Attempt 1         ; -6764  ;
; Early Wire Use - Fit Attempt 1      ; 8      ;
; Peak Regional Wire - Fit Attempt 1  ; 38     ;
; Mid Slack - Fit Attempt 1           ; -6886  ;
; Late Slack - Fit Attempt 1          ; -6886  ;
; Late Slack - Fit Attempt 1          ; -6886  ;
; Late Wire Use - Fit Attempt 1       ; 7      ;
; Time - Fit Attempt 1                ; 30     ;
; Time in tsm_dat.dll - Fit Attempt 1 ; 0.016  ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 17.546 ;
+-------------------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 7.0 Build 33 02/05/2007 SJ Full Version
    Info: Processing started: Wed Jan 30 10:34:53 2008
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off TRIGGER -c VX1392_TEST
Info: Selected device EP1C20F400C6 for design "VX1392_TEST"
Info: Implementing parameter values for PLL "cttm_pll:I1|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 15, clock division of 2, and phase shift of 0 degrees (0 ps) for cttm_pll:I1|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for cttm_pll:I1|altpll:altpll_component|_extclk0 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C4F400C6 is compatible
Info: Fitter converted 1 user pins into dedicated programming pins
    Info: Pin ~CRC_ERROR~ is reserved at location C2
Warning: No exact pin location assignment(s) for 5 pins of 279 total pins
    Info: Pin F_SO not assigned to an exact location on the device
    Info: Pin CONFIG not assigned to an exact location on the device
    Info: Pin FCS not assigned to an exact location on the device
    Info: Pin F_SCK not assigned to an exact location on the device
    Info: Pin F_SI not assigned to an exact location on the device
Info: Fitter is using the TimeQuest Timing Analyzer
Info: Reading SDC File: 'VX1392_TEST.sdc'
Warning: Assignment set_input_delay had some problems but was accepted
    Warning: Positional argument <targets> with value [get_ports {nLBAS nLBCLR nLBCS nLBLAST nLBPCKE nLBPCKR nLBRD nLBRDY nLBRES nLBWAIT}]: Port nLBPCKE is not an input port.
    Warning: Positional argument <targets> with value [get_ports {nLBAS nLBCLR nLBCS nLBLAST nLBPCKE nLBPCKR nLBRD nLBRDY nLBRES nLBWAIT}]: Port nLBPCKR is not an input port.
    Warning: Positional argument <targets> with value [get_ports {nLBAS nLBCLR nLBCS nLBLAST nLBPCKE nLBPCKR nLBRD nLBRDY nLBRES nLBWAIT}]: Port nLBRDY is not an input port.
Warning: Assignment set_input_delay had some problems but was accepted
    Warning: Positional argument <targets> with value [get_ports {LB[0] LB[1] LB[2] LB[3] LB[4] LB[5] LB[6] LB[7] LB[8] LB[9] LB[10] LB[11] LB[12] LB[13] LB[14] LB[15] LB[16] LB[17] LB[18] LB[19] LB[20] LB[21] LB[22] LB[23] LB[24] LB[25] LB[26] LB[27] LB[28] LB[29] LB[30] LB[31] nLBAS nLBCLR nLBCS nLBLAST nLBPCKE nLBPCKR nLBRD nLBRDY nLBRES nLBWAIT}]: Port nLBPCKE is not an input port.
    Warning: Positional argument <targets> with value [get_ports {LB[0] LB[1] LB[2] LB[3] LB[4] LB[5] LB[6] LB[7] LB[8] LB[9] LB[10] LB[11] LB[12] LB[13] LB[14] LB[15] LB[16] LB[17] LB[18] LB[19] LB[20] LB[21] LB[22] LB[23] LB[24] LB[25] LB[26] LB[27] LB[28] LB[29] LB[30] LB[31] nLBAS nLBCLR nLBCS nLBLAST nLBPCKE nLBPCKR nLBRD nLBRDY nLBRES nLBWAIT}]: Port nLBPCKR is not an input port.
    Warning: Positional argument <targets> with value [get_ports {LB[0] LB[1] LB[2] LB[3] LB[4] LB[5] LB[6] LB[7] LB[8] LB[9] LB[10] LB[11] LB[12] LB[13] LB[14] LB[15] LB[16] LB[17] LB[18] LB[19] LB[20] LB[21] LB[22] LB[23] LB[24] LB[25] LB[26] LB[27] LB[28] LB[29] LB[30] LB[31] nLBAS nLBCLR nLBCS nLBLAST nLBPCKE nLBPCKR nLBRD nLBRDY nLBRES nLBWAIT}]: Port nLBRDY is not an input port.
Warning: Assignment set_output_delay had some problems but was accepted
    Warning: Positional argument <targets> with value [get_ports {LB[0] LB[1] LB[2] LB[3] LB[4] LB[5] LB[6] LB[7] LB[8] LB[9] LB[10] LB[11] LB[12] LB[13] LB[14] LB[15] LB[16] LB[17] LB[18] LB[19] LB[20] LB[21] LB[22] LB[23] LB[24] LB[25] LB[26] LB[27] LB[28] LB[29] LB[30] LB[31] nLBAS nLBCLR nLBCS nLBLAST nLBPCKE nLBPCKR nLBRD nLBRDY nLBRES nLBWAIT}]: Port nLBCLR is not an output port.
    Warning: Positional argument <targets> with value [get_ports {LB[0] LB[1] LB[2] LB[3] LB[4] LB[5] LB[6] LB[7] LB[8] LB[9] LB[10] LB[11] LB[12] LB[13] LB[14] LB[15] LB[16] LB[17] LB[18] LB[19] LB[20] LB[21] LB[22] LB[23] LB[24] LB[25] LB[26] LB[27] LB[28] LB[29] LB[30] LB[31] nLBAS nLBCLR nLBCS nLBLAST nLBPCKE nLBPCKR nLBRD nLBRDY nLBRES nLBWAIT}]: Port nLBRES is not an output port.
    Warning: Positional argument <targets> with value [get_ports {LB[0] LB[1] LB[2] LB[3] LB[4] LB[5] LB[6] LB[7] LB[8] LB[9] LB[10] LB[11] LB[12] LB[13] LB[14] LB[15] LB[16] LB[17] LB[18] LB[19] LB[20] LB[21] LB[22] LB[23] LB[24] LB[25] LB[26] LB[27] LB[28] LB[29] LB[30] LB[31] nLBAS nLBCLR nLBCS nLBLAST nLBPCKE nLBPCKR nLBRD nLBRDY nLBRES nLBWAIT}]: Port nLBWAIT is not an output port.
    Warning: Positional argument <targets> with value [get_ports {LB[0] LB[1] LB[2] LB[3] LB[4] LB[5] LB[6] LB[7] LB[8] LB[9] LB[10] LB[11] LB[12] LB[13] LB[14] LB[15] LB[16] LB[17] LB[18] LB[19] LB[20] LB[21] LB[22] LB[23] LB[24] LB[25] LB[26] LB[27] LB[28] LB[29] LB[30] LB[31] nLBAS nLBCLR nLBCS nLBLAST nLBPCKE nLBPCKR nLBRD nLBRDY nLBRES nLBWAIT}]: Port nLBAS is not an output port.
    Warning: Positional argument <targets> with value [get_ports {LB[0] LB[1] LB[2] LB[3] LB[4] LB[5] LB[6] LB[7] LB[8] LB[9] LB[10] LB[11] LB[12] LB[13] LB[14] LB[15] LB[16] LB[17] LB[18] LB[19] LB[20] LB[21] LB[22] LB[23] LB[24] LB[25] LB[26] LB[27] LB[28] LB[29] LB[30] LB[31] nLBAS nLBCLR nLBCS nLBLAST nLBPCKE nLBPCKR nLBRD nLBRDY nLBRES nLBWAIT}]: Port nLBCS is not an output port.
    Warning: Positional argument <targets> with value [get_ports {LB[0] LB[1] LB[2] LB[3] LB[4] LB[5] LB[6] LB[7] LB[8] LB[9] LB[10] LB[11] LB[12] LB[13] LB[14] LB[15] LB[16] LB[17] LB[18] LB[19] LB[20] LB[21] LB[22] LB[23] LB[24] LB[25] LB[26] LB[27] LB[28] LB[29] LB[30] LB[31] nLBAS nLBCLR nLBCS nLBLAST nLBPCKE nLBPCKR nLBRD nLBRDY nLBRES nLBWAIT}]: Port nLBRD is not an output port.
    Warning: Positional argument <targets> with value [get_ports {LB[0] LB[1] LB[2] LB[3] LB[4] LB[5] LB[6] LB[7] LB[8] LB[9] LB[10] LB[11] LB[12] LB[13] LB[14] LB[15] LB[16] LB[17] LB[18] LB[19] LB[20] LB[21] LB[22] LB[23] LB[24] LB[25] LB[26] LB[27] LB[28] LB[29] LB[30] LB[31] nLBAS nLBCLR nLBCS nLBLAST nLBPCKE nLBPCKR nLBRD nLBRDY nLBRES nLBWAIT}]: Port nLBLAST is not an output port.
Warning: Assignment set_output_delay had some problems but was accepted
    Warning: Positional argument <targets> with value [get_ports {LBSP[0] LBSP[1] LBSP[2] LBSP[3] LBSP[4] LBSP[5] LBSP[6] LBSP[7] LBSP[8] LBSP[9] LBSP[10] LBSP[11] LBSP[12] LBSP[13] LBSP[14] LBSP[15] LBSP[16] LBSP[17] LBSP[18] LBSP[19] LBSP[20] LBSP[21] LBSP[22] LBSP[23] LBSP[24] LBSP[25] LBSP[26] LBSP[27] LBSP[28] LBSP[29] LBSP[30] LBSP[31] LB[0] LB[1] LB[2] LB[3] LB[4] LB[5] LB[6] LB[7] LB[8] LB[9] LB[10] LB[11] LB[12] LB[13] LB[14] LB[15] LB[16] LB[17] LB[18] LB[19] LB[20] LB[21] LB[22] LB[23] LB[24] LB[25] LB[26] LB[27] LB[28] LB[29] LB[30] LB[31] nLBAS nLBCLR nLBCS nLBLAST nLBPCKE nLBPCKR nLBRD nLBRDY nLBRES nLBWAIT}]: Port nLBCLR is not an output port.
    Warning: Positional argument <targets> with value [get_ports {LBSP[0] LBSP[1] LBSP[2] LBSP[3] LBSP[4] LBSP[5] LBSP[6] LBSP[7] LBSP[8] LBSP[9] LBSP[10] LBSP[11] LBSP[12] LBSP[13] LBSP[14] LBSP[15] LBSP[16] LBSP[17] LBSP[18] LBSP[19] LBSP[20] LBSP[21] LBSP[22] LBSP[23] LBSP[24] LBSP[25] LBSP[26] LBSP[27] LBSP[28] LBSP[29] LBSP[30] LBSP[31] LB[0] LB[1] LB[2] LB[3] LB[4] LB[5] LB[6] LB[7] LB[8] LB[9] LB[10] LB[11] LB[12] LB[13] LB[14] LB[15] LB[16] LB[17] LB[18] LB[19] LB[20] LB[21] LB[22] LB[23] LB[24] LB[25] LB[26] LB[27] LB[28] LB[29] LB[30] LB[31] nLBAS nLBCLR nLBCS nLBLAST nLBPCKE nLBPCKR nLBRD nLBRDY nLBRES nLBWAIT}]: Port nLBRES is not an output port.
    Warning: Positional argument <targets> with value [get_ports {LBSP[0] LBSP[1] LBSP[2] LBSP[3] LBSP[4] LBSP[5] LBSP[6] LBSP[7] LBSP[8] LBSP[9] LBSP[10] LBSP[11] LBSP[12] LBSP[13] LBSP[14] LBSP[15] LBSP[16] LBSP[17] LBSP[18] LBSP[19] LBSP[20] LBSP[21] LBSP[22] LBSP[23] LBSP[24] LBSP[25] LBSP[26] LBSP[27] LBSP[28] LBSP[29] LBSP[30] LBSP[31] LB[0] LB[1] LB[2] LB[3] LB[4] LB[5] LB[6] LB[7] LB[8] LB[9] LB[10] LB[11] LB[12] LB[13] LB[14] LB[15] LB[16] LB[17] LB[18] LB[19] LB[20] LB[21] LB[22] LB[23] LB[24] LB[25] LB[26] LB[27] LB[28] LB[29] LB[30] LB[31] nLBAS nLBCLR nLBCS nLBLAST nLBPCKE nLBPCKR nLBRD nLBRDY nLBRES nLBWAIT}]: Port nLBWAIT is not an output port.
    Warning: Positional argument <targets> with value [get_ports {LBSP[0] LBSP[1] LBSP[2] LBSP[3] LBSP[4] LBSP[5] LBSP[6] LBSP[7] LBSP[8] LBSP[9] LBSP[10] LBSP[11] LBSP[12] LBSP[13] LBSP[14] LBSP[15] LBSP[16] LBSP[17] LBSP[18] LBSP[19] LBSP[20] LBSP[21] LBSP[22] LBSP[23] LBSP[24] LBSP[25] LBSP[26] LBSP[27] LBSP[28] LBSP[29] LBSP[30] LBSP[31] LB[0] LB[1] LB[2] LB[3] LB[4] LB[5] LB[6] LB[7] LB[8] LB[9] LB[10] LB[11] LB[12] LB[13] LB[14] LB[15] LB[16] LB[17] LB[18] LB[19] LB[20] LB[21] LB[22] LB[23] LB[24] LB[25] LB[26] LB[27] LB[28] LB[29] LB[30] LB[31] nLBAS nLBCLR nLBCS nLBLAST nLBPCKE nLBPCKR nLBRD nLBRDY nLBRES nLBWAIT}]: Port nLBAS is not an output port.
    Warning: Positional argument <targets> with value [get_ports {LBSP[0] LBSP[1] LBSP[2] LBSP[3] LBSP[4] LBSP[5] LBSP[6] LBSP[7] LBSP[8] LBSP[9] LBSP[10] LBSP[11] LBSP[12] LBSP[13] LBSP[14] LBSP[15] LBSP[16] LBSP[17] LBSP[18] LBSP[19] LBSP[20] LBSP[21] LBSP[22] LBSP[23] LBSP[24] LBSP[25] LBSP[26] LBSP[27] LBSP[28] LBSP[29] LBSP[30] LBSP[31] LB[0] LB[1] LB[2] LB[3] LB[4] LB[5] LB[6] LB[7] LB[8] LB[9] LB[10] LB[11] LB[12] LB[13] LB[14] LB[15] LB[16] LB[17] LB[18] LB[19] LB[20] LB[21] LB[22] LB[23] LB[24] LB[25] LB[26] LB[27] LB[28] LB[29] LB[30] LB[31] nLBAS nLBCLR nLBCS nLBLAST nLBPCKE nLBPCKR nLBRD nLBRDY nLBRES nLBWAIT}]: Port nLBCS is not an output port.
    Warning: Positional argument <targets> with value [get_ports {LBSP[0] LBSP[1] LBSP[2] LBSP[3] LBSP[4] LBSP[5] LBSP[6] LBSP[7] LBSP[8] LBSP[9] LBSP[10] LBSP[11] LBSP[12] LBSP[13] LBSP[14] LBSP[15] LBSP[16] LBSP[17] LBSP[18] LBSP[19] LBSP[20] LBSP[21] LBSP[22] LBSP[23] LBSP[24] LBSP[25] LBSP[26] LBSP[27] LBSP[28] LBSP[29] LBSP[30] LBSP[31] LB[0] LB[1] LB[2] LB[3] LB[4] LB[5] LB[6] LB[7] LB[8] LB[9] LB[10] LB[11] LB[12] LB[13] LB[14] LB[15] LB[16] LB[17] LB[18] LB[19] LB[20] LB[21] LB[22] LB[23] LB[24] LB[25] LB[26] LB[27] LB[28] LB[29] LB[30] LB[31] nLBAS nLBCLR nLBCS nLBLAST nLBPCKE nLBPCKR nLBRD nLBRDY nLBRES nLBWAIT}]: Port nLBRD is not an output port.
    Warning: Positional argument <targets> with value [get_ports {LBSP[0] LBSP[1] LBSP[2] LBSP[3] LBSP[4] LBSP[5] LBSP[6] LBSP[7] LBSP[8] LBSP[9] LBSP[10] LBSP[11] LBSP[12] LBSP[13] LBSP[14] LBSP[15] LBSP[16] LBSP[17] LBSP[18] LBSP[19] LBSP[20] LBSP[21] LBSP[22] LBSP[23] LBSP[24] LBSP[25] LBSP[26] LBSP[27] LBSP[28] LBSP[29] LBSP[30] LBSP[31] LB[0] LB[1] LB[2] LB[3] LB[4] LB[5] LB[6] LB[7] LB[8] LB[9] LB[10] LB[11] LB[12] LB[13] LB[14] LB[15] LB[16] LB[17] LB[18] LB[19] LB[20] LB[21] LB[22] LB[23] LB[24] LB[25] LB[26] LB[27] LB[28] LB[29] LB[30] LB[31] nLBAS nLBCLR nLBCS nLBLAST nLBPCKE nLBPCKR nLBRD nLBRDY nLBRES nLBWAIT}]: Port nLBLAST is not an output port.
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 11 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:    3.332 cttm_pll:I1|altpll:altpll_component|_clk0
    Info:   25.000 cttm_pll:I1|altpll:altpll_component|_extclk0
    Info:   25.000     DPCLK[0]
    Info:   25.000     DPCLK[1]
    Info:   25.000     DPCLK[2]
    Info:   25.000     DPCLK[3]
    Info:   25.000     DPCLK[4]
    Info:   25.000     DPCLK[5]
    Info:   25.000     DPCLK[6]
    Info:   25.000     DPCLK[7]
    Info:   25.000         SCLK
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Promoted PLL clock signals
    Info: Promoted signal "SCLK" to use global clock
    Info: Promoted signal "cttm_pll:I1|altpll:altpll_component|_clk0" to use global clock (user assigned)
Info: Completed PLL Placement Operation
Info: Automatically promoted some destinations of signal "DPCLK[0]" to use Global clock in PIN T4
    Info: Destination "TST[6]" may be non-global or may not use global clock
Info: Automatically promoted signal "DPCLK[3]" to use Global clock in PIN C15
Info: Automatically promoted signal "DPCLK[4]" to use Global clock in PIN F18
Info: Automatically promoted signal "DPCLK[5]" to use Global clock in PIN T19
Info: Automatically promoted signal "DPCLK[6]" to use Global clock in PIN W15
Info: Automatically promoted signal "DPCLK[7]" to use Global clock in PIN T6
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing: elapsed time is 00:00:02
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 5 (unused VREF, 3.30 VCCIO, 1 input, 4 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.30V VCCIO pins. 75 total pin(s) used --  5 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.30V VCCIO pins. 62 total pin(s) used --  8 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.30V VCCIO pins. 69 total pin(s) used --  12 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.30V VCCIO pins. 69 total pin(s) used --  1 pins available
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "LCLK" is assigned to location or region, but does not exist in design
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:04
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:32
Info: Fitter routing operations beginning
Info: The Fitter is enabling the conservative CRC routing mode
Info: Average interconnect usage is 7% of the available device resources. Peak interconnect usage is 38%
    Info: The peak interconnect region extends from location X23_Y0 to location X34_Y10
Info: Fitter routing operations ending: elapsed time is 00:00:30
Info: The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Warning: Following 32 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin LBSP[0] has a permanently disabled output enable
    Info: Pin LBSP[1] has a permanently disabled output enable
    Info: Pin LBSP[2] has a permanently disabled output enable
    Info: Pin LBSP[3] has a permanently disabled output enable
    Info: Pin LBSP[4] has a permanently disabled output enable
    Info: Pin LBSP[5] has a permanently disabled output enable
    Info: Pin LBSP[6] has a permanently disabled output enable
    Info: Pin LBSP[7] has a permanently disabled output enable
    Info: Pin LBSP[8] has a permanently disabled output enable
    Info: Pin LBSP[9] has a permanently disabled output enable
    Info: Pin LBSP[10] has a permanently disabled output enable
    Info: Pin LBSP[11] has a permanently disabled output enable
    Info: Pin LBSP[12] has a permanently disabled output enable
    Info: Pin LBSP[13] has a permanently disabled output enable
    Info: Pin LBSP[14] has a permanently disabled output enable
    Info: Pin LBSP[15] has a permanently disabled output enable
    Info: Pin LBSP[16] has a permanently disabled output enable
    Info: Pin LBSP[17] has a permanently disabled output enable
    Info: Pin LBSP[18] has a permanently disabled output enable
    Info: Pin LBSP[19] has a permanently disabled output enable
    Info: Pin LBSP[20] has a permanently disabled output enable
    Info: Pin LBSP[21] has a permanently disabled output enable
    Info: Pin LBSP[22] has a permanently disabled output enable
    Info: Pin LBSP[23] has a permanently disabled output enable
    Info: Pin LBSP[24] has a permanently disabled output enable
    Info: Pin LBSP[25] has a permanently disabled output enable
    Info: Pin LBSP[26] has a permanently disabled output enable
    Info: Pin LBSP[27] has a permanently disabled output enable
    Info: Pin LBSP[28] has a permanently disabled output enable
    Info: Pin LBSP[29] has a permanently disabled output enable
    Info: Pin LBSP[30] has a permanently disabled output enable
    Info: Pin LBSP[31] has a permanently disabled output enable
Warning: Following 38 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin CONFIG has VCC driving its datain port
    Info: Pin FCS has VCC driving its datain port
    Info: Pin F_SCK has VCC driving its datain port
    Info: Pin F_SI has VCC driving its datain port
    Info: Pin nLBPCKE has VCC driving its datain port
    Info: Pin nLBPCKR has VCC driving its datain port
    Info: Pin LBSP[0] has VCC driving its datain port
    Info: Pin LBSP[1] has VCC driving its datain port
    Info: Pin LBSP[2] has VCC driving its datain port
    Info: Pin LBSP[3] has VCC driving its datain port
    Info: Pin LBSP[4] has VCC driving its datain port
    Info: Pin LBSP[5] has VCC driving its datain port
    Info: Pin LBSP[6] has VCC driving its datain port
    Info: Pin LBSP[7] has VCC driving its datain port
    Info: Pin LBSP[8] has VCC driving its datain port
    Info: Pin LBSP[9] has VCC driving its datain port
    Info: Pin LBSP[10] has VCC driving its datain port
    Info: Pin LBSP[11] has VCC driving its datain port
    Info: Pin LBSP[12] has VCC driving its datain port
    Info: Pin LBSP[13] has VCC driving its datain port
    Info: Pin LBSP[14] has VCC driving its datain port
    Info: Pin LBSP[15] has VCC driving its datain port
    Info: Pin LBSP[16] has VCC driving its datain port
    Info: Pin LBSP[17] has VCC driving its datain port
    Info: Pin LBSP[18] has VCC driving its datain port
    Info: Pin LBSP[19] has VCC driving its datain port
    Info: Pin LBSP[20] has VCC driving its datain port
    Info: Pin LBSP[21] has VCC driving its datain port
    Info: Pin LBSP[22] has VCC driving its datain port
    Info: Pin LBSP[23] has VCC driving its datain port
    Info: Pin LBSP[24] has VCC driving its datain port
    Info: Pin LBSP[25] has VCC driving its datain port
    Info: Pin LBSP[26] has VCC driving its datain port
    Info: Pin LBSP[27] has VCC driving its datain port
    Info: Pin LBSP[28] has VCC driving its datain port
    Info: Pin LBSP[29] has VCC driving its datain port
    Info: Pin LBSP[30] has VCC driving its datain port
    Info: Pin LBSP[31] has VCC driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: test:I0|Selector7~129
        Info: Type bidirectional pin LB[26] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[17] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[31] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[22] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[29] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[20] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[27] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[18] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[25] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[16] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[23] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[30] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[21] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[28] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[19] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[24] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LB[15] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: LBSP[1]~30
        Info: Type bidirectional pin RAMDT[26] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[17] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[40] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[31] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[22] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[38] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[29] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[45] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[20] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[36] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[27] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[43] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[18] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[34] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[25] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[41] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[16] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[32] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[23] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[39] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[30] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[46] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[21] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[37] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[28] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[44] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[19] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[35] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[42] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[33] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[24] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin RAMDT[47] uses the 3.3-V LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 29 warnings
    Info: Allocated 211 megabytes of memory during processing
    Info: Processing ended: Wed Jan 30 10:36:45 2008
    Info: Elapsed time: 00:01:52


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/luca/Work/VX1392_LTM_ALICE/FPGA/FIT/TRIGGER/VX1392_TEST.fit.smsg.


