TimeQuest Timing Analyzer report for processador_demonstracao
Tue Apr 05 12:54:34 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0'
 13. Slow 1200mV 85C Model Setup: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld'
 14. Slow 1200mV 85C Model Setup: 'divisor:Divisor_clock|sig_clk'
 15. Slow 1200mV 85C Model Setup: 'clk_1'
 16. Slow 1200mV 85C Model Hold: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0'
 17. Slow 1200mV 85C Model Hold: 'divisor:Divisor_clock|sig_clk'
 18. Slow 1200mV 85C Model Hold: 'clk_1'
 19. Slow 1200mV 85C Model Hold: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld'
 20. Slow 1200mV 85C Model Recovery: 'divisor:Divisor_clock|sig_clk'
 21. Slow 1200mV 85C Model Removal: 'divisor:Divisor_clock|sig_clk'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_1'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'divisor:Divisor_clock|sig_clk'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Slow 1200mV 85C Model Metastability Report
 31. Slow 1200mV 0C Model Fmax Summary
 32. Slow 1200mV 0C Model Setup Summary
 33. Slow 1200mV 0C Model Hold Summary
 34. Slow 1200mV 0C Model Recovery Summary
 35. Slow 1200mV 0C Model Removal Summary
 36. Slow 1200mV 0C Model Minimum Pulse Width Summary
 37. Slow 1200mV 0C Model Setup: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0'
 38. Slow 1200mV 0C Model Setup: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld'
 39. Slow 1200mV 0C Model Setup: 'divisor:Divisor_clock|sig_clk'
 40. Slow 1200mV 0C Model Setup: 'clk_1'
 41. Slow 1200mV 0C Model Hold: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0'
 42. Slow 1200mV 0C Model Hold: 'divisor:Divisor_clock|sig_clk'
 43. Slow 1200mV 0C Model Hold: 'clk_1'
 44. Slow 1200mV 0C Model Hold: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld'
 45. Slow 1200mV 0C Model Recovery: 'divisor:Divisor_clock|sig_clk'
 46. Slow 1200mV 0C Model Removal: 'divisor:Divisor_clock|sig_clk'
 47. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_1'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'divisor:Divisor_clock|sig_clk'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Slow 1200mV 0C Model Metastability Report
 56. Fast 1200mV 0C Model Setup Summary
 57. Fast 1200mV 0C Model Hold Summary
 58. Fast 1200mV 0C Model Recovery Summary
 59. Fast 1200mV 0C Model Removal Summary
 60. Fast 1200mV 0C Model Minimum Pulse Width Summary
 61. Fast 1200mV 0C Model Setup: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0'
 62. Fast 1200mV 0C Model Setup: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld'
 63. Fast 1200mV 0C Model Setup: 'divisor:Divisor_clock|sig_clk'
 64. Fast 1200mV 0C Model Setup: 'clk_1'
 65. Fast 1200mV 0C Model Hold: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0'
 66. Fast 1200mV 0C Model Hold: 'divisor:Divisor_clock|sig_clk'
 67. Fast 1200mV 0C Model Hold: 'clk_1'
 68. Fast 1200mV 0C Model Hold: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld'
 69. Fast 1200mV 0C Model Recovery: 'divisor:Divisor_clock|sig_clk'
 70. Fast 1200mV 0C Model Removal: 'divisor:Divisor_clock|sig_clk'
 71. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_1'
 72. Fast 1200mV 0C Model Minimum Pulse Width: 'divisor:Divisor_clock|sig_clk'
 73. Fast 1200mV 0C Model Minimum Pulse Width: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld'
 74. Fast 1200mV 0C Model Minimum Pulse Width: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0'
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Fast 1200mV 0C Model Metastability Report
 80. Multicorner Timing Analysis Summary
 81. Setup Times
 82. Hold Times
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Board Trace Model Assignments
 86. Input Transition Times
 87. Signal Integrity Metrics (Slow 1200mv 0c Model)
 88. Signal Integrity Metrics (Slow 1200mv 85c Model)
 89. Signal Integrity Metrics (Fast 1200mv 0c Model)
 90. Setup Transfers
 91. Hold Transfers
 92. Recovery Transfers
 93. Removal Transfers
 94. Report TCCS
 95. Report RSKM
 96. Unconstrained Paths
 97. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; processador_demonstracao                                          ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE22F17C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------+
; Clock Name                                                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                       ;
+-----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------+
; clk_1                                                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_1 }                                                     ;
; divisor:Divisor_clock|sig_clk                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor:Divisor_clock|sig_clk }                             ;
; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld }      ;
; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 } ;
+-----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                       ;
+------------+-----------------+-----------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                ; Note                                                          ;
+------------+-----------------+-----------------------------------------------------------+---------------------------------------------------------------+
; 223.46 MHz ; 223.46 MHz      ; divisor:Divisor_clock|sig_clk                             ;                                                               ;
; 287.36 MHz ; 250.0 MHz       ; clk_1                                                     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 866.55 MHz ; 384.62 MHz      ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; limit due to hold check                                       ;
+------------+-----------------+-----------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -5.193 ; -75.702       ;
; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; -3.902 ; -53.990       ;
; divisor:Divisor_clock|sig_clk                             ; -3.475 ; -762.987      ;
; clk_1                                                     ; -2.480 ; -39.292       ;
+-----------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                 ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -1.359 ; -18.599       ;
; divisor:Divisor_clock|sig_clk                             ; -0.412 ; -3.357        ;
; clk_1                                                     ; -0.210 ; -0.210        ;
; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; 2.064  ; 0.000         ;
+-----------------------------------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                 ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; divisor:Divisor_clock|sig_clk ; -0.299 ; -2.093        ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                 ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; divisor:Divisor_clock|sig_clk ; 0.883 ; 0.000         ;
+-------------------------------+-------+---------------+


+------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                  ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; clk_1                                                     ; -3.000 ; -29.000       ;
; divisor:Divisor_clock|sig_clk                             ; -2.174 ; -357.696      ;
; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; 0.392  ; 0.000         ;
; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.418  ; 0.000         ;
+-----------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0'                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                 ; Launch Clock                  ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -5.193 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.299     ; 4.979      ;
; -4.987 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.415     ; 4.773      ;
; -4.969 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.423     ; 4.405      ;
; -4.959 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.223     ; 4.729      ;
; -4.840 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.275     ; 4.660      ;
; -4.838 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.412     ; 4.600      ;
; -4.777 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.411     ; 4.559      ;
; -4.741 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.169     ; 4.431      ;
; -4.739 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s0~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.035     ; 4.796      ;
; -4.732 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[10]                                                        ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.504     ; 4.087      ;
; -4.722 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.027      ; 4.742      ;
; -4.671 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.422     ; 4.452      ;
; -4.665 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.023      ; 4.669      ;
; -4.662 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.504     ; 4.017      ;
; -4.633 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.422     ; 4.412      ;
; -4.633 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.035     ; 4.690      ;
; -4.621 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.173     ; 4.307      ;
; -4.621 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.031      ; 4.645      ;
; -4.615 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.289     ; 4.411      ;
; -4.613 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.424     ; 4.388      ;
; -4.610 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.035     ; 4.667      ;
; -4.603 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[3]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.504     ; 3.958      ;
; -4.595 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.289     ; 4.398      ;
; -4.593 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[8]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.304     ; 4.282      ;
; -4.588 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.415     ; 4.370      ;
; -4.578 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[3]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.304     ; 4.267      ;
; -4.533 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[4]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.304     ; 4.222      ;
; -4.521 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[3]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.308     ; 4.194      ;
; -4.496 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.165     ; 4.528      ;
; -4.496 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[0]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.032      ; 4.521      ;
; -4.495 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.504     ; 3.850      ;
; -4.492 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[8]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.504     ; 3.847      ;
; -4.487 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.027      ; 4.495      ;
; -4.478 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[3]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.496     ; 4.179      ;
; -4.476 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[4]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.308     ; 4.149      ;
; -4.470 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.304     ; 4.159      ;
; -4.439 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[0]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.028      ; 4.448      ;
; -4.432 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[4]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.504     ; 3.787      ;
; -4.415 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s0~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.035     ; 4.465      ;
; -4.413 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.308     ; 4.086      ;
; -4.409 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[11]                                                        ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.504     ; 3.764      ;
; -4.407 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[7]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.504     ; 3.762      ;
; -4.405 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.036      ; 4.422      ;
; -4.400 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.304     ; 4.089      ;
; -4.395 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[0]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.168     ; 4.086      ;
; -4.392 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.214     ; 4.159      ;
; -4.388 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.227     ; 4.142      ;
; -4.387 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[8]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.028      ; 4.408      ;
; -4.387 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[3]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.295     ; 4.073      ;
; -4.382 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[7]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.304     ; 4.071      ;
; -4.370 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.496     ; 4.071      ;
; -4.363 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.161     ; 4.399      ;
; -4.361 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[6]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.028      ; 4.382      ;
; -4.359 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[5]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.173     ; 4.045      ;
; -4.350 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.021     ; 4.424      ;
; -4.350 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[5]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.027      ; 4.370      ;
; -4.343 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.308     ; 4.016      ;
; -4.314 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[10]                                                        ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.356     ; 4.053      ;
; -4.307 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[4]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.496     ; 4.008      ;
; -4.304 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[6]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.024      ; 4.309      ;
; -4.299 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.504     ; 3.654      ;
; -4.293 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[5]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.023      ; 4.297      ;
; -4.286 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[8]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.172     ; 3.973      ;
; -4.279 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.295     ; 3.965      ;
; -4.272 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.040      ; 4.293      ;
; -4.270 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[0]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.160     ; 4.307      ;
; -4.260 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[6]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.172     ; 3.947      ;
; -4.236 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.504     ; 3.591      ;
; -4.234 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[5]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.165     ; 4.266      ;
; -4.230 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.025     ; 4.300      ;
; -4.221 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.304     ; 3.910      ;
; -4.211 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.304     ; 3.900      ;
; -4.210 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.163     ; 4.240      ;
; -4.203 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.158     ; 4.219      ;
; -4.190 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[9]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.173     ; 3.876      ;
; -4.179 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[0]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.041      ; 4.201      ;
; -4.176 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.161     ; 4.216      ;
; -4.174 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.496     ; 3.875      ;
; -4.172 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[12]                                                        ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.172     ; 3.859      ;
; -4.169 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[6]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.304     ; 3.858      ;
; -4.167 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[10]                                                        ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.493     ; 3.848      ;
; -4.167 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[10]                                                        ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.496     ; 3.872      ;
; -4.154 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.308     ; 3.827      ;
; -4.149 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[13]                                                        ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.172     ; 3.836      ;
; -4.148 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.035     ; 4.198      ;
; -4.145 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.356     ; 3.884      ;
; -4.141 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.413     ; 3.921      ;
; -4.112 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[6]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.308     ; 3.785      ;
; -4.111 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.496     ; 3.812      ;
; -4.101 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[8]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.356     ; 3.840      ;
; -4.098 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[10]                                                        ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.173     ; 3.784      ;
; -4.097 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.496     ; 3.802      ;
; -4.086 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.168     ; 4.119      ;
; -4.086 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[3]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.356     ; 3.825      ;
; -4.085 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.503     ; 3.783      ;
; -4.083 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.162     ; 4.095      ;
; -4.083 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.295     ; 3.769      ;
; -4.068 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[6]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.504     ; 3.423      ;
; -4.066 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[3]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.494     ; 3.765      ;
; -4.056 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.165     ; 4.092      ;
+--------+----------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld'                                                                                                                                                        ;
+--------+--------------------------------------------------------------+------------------------------------+-------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                            ; Launch Clock                  ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+------------------------------------+-------------------------------+------------------------------------------------------+--------------+------------+------------+
; -3.902 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.507     ; 3.140      ;
; -3.834 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.506     ; 3.066      ;
; -3.818 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.506     ; 3.050      ;
; -3.774 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.507     ; 3.012      ;
; -3.761 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.506     ; 2.993      ;
; -3.760 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.524     ; 2.981      ;
; -3.716 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.506     ; 2.948      ;
; -3.701 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.507     ; 2.939      ;
; -3.698 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.391     ; 2.941      ;
; -3.675 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.524     ; 2.896      ;
; -3.666 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.383     ; 2.913      ;
; -3.646 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.524     ; 2.867      ;
; -3.640 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.507     ; 2.878      ;
; -3.631 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.391     ; 2.874      ;
; -3.617 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.507     ; 2.855      ;
; -3.616 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.524     ; 2.837      ;
; -3.613 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.507     ; 2.851      ;
; -3.595 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.391     ; 2.838      ;
; -3.593 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.523     ; 2.814      ;
; -3.592 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.383     ; 2.839      ;
; -3.591 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.523     ; 2.812      ;
; -3.584 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.391     ; 2.821      ;
; -3.582 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.506     ; 2.814      ;
; -3.558 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.524     ; 2.774      ;
; -3.557 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.380     ; 2.810      ;
; -3.552 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.368     ; 2.816      ;
; -3.547 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.391     ; 2.784      ;
; -3.536 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.382     ; 2.782      ;
; -3.532 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.391     ; 2.775      ;
; -3.514 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.382     ; 2.760      ;
; -3.510 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.380     ; 2.763      ;
; -3.509 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.507     ; 2.744      ;
; -3.506 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.391     ; 2.743      ;
; -3.504 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.368     ; 2.768      ;
; -3.500 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.383     ; 2.747      ;
; -3.499 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.383     ; 2.746      ;
; -3.497 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.524     ; 2.718      ;
; -3.491 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.524     ; 2.712      ;
; -3.488 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.382     ; 2.734      ;
; -3.485 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.537     ; 2.688      ;
; -3.485 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.506     ; 2.717      ;
; -3.485 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.380     ; 2.738      ;
; -3.475 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.368     ; 2.739      ;
; -3.463 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.537     ; 2.666      ;
; -3.456 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.391     ; 2.693      ;
; -3.451 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.391     ; 2.694      ;
; -3.447 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.368     ; 2.711      ;
; -3.444 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.380     ; 2.697      ;
; -3.442 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.537     ; 2.645      ;
; -3.437 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.537     ; 2.640      ;
; -3.436 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.523     ; 2.657      ;
; -3.420 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.382     ; 2.666      ;
; -3.419 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.382     ; 2.665      ;
; -3.415 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.383     ; 2.662      ;
; -3.412 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.391     ; 2.655      ;
; -3.411 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.382     ; 2.657      ;
; -3.410 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.524     ; 2.626      ;
; -3.404 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.380     ; 2.657      ;
; -3.397 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.507     ; 2.632      ;
; -3.393 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.383     ; 2.640      ;
; -3.383 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.382     ; 2.629      ;
; -3.383 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.523     ; 2.604      ;
; -3.375 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.507     ; 2.610      ;
; -3.373 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.523     ; 2.594      ;
; -3.358 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.391     ; 2.601      ;
; -3.353 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.524     ; 2.569      ;
; -3.349 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.507     ; 2.584      ;
; -3.337 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.536     ; 2.705      ;
; -3.324 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.507     ; 2.559      ;
; -3.321 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.368     ; 2.585      ;
; -3.319 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.383     ; 2.566      ;
; -3.314 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.507     ; 2.552      ;
; -3.311 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.368     ; 2.575      ;
; -3.288 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.391     ; 2.525      ;
; -3.285 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.524     ; 2.501      ;
; -3.272 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.382     ; 2.518      ;
; -3.269 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.382     ; 2.515      ;
; -3.268 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.523     ; 2.489      ;
; -3.262 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.391     ; 2.499      ;
; -3.255 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.524     ; 2.471      ;
; -3.241 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.380     ; 2.494      ;
; -3.240 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.523     ; 2.461      ;
; -3.239 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.536     ; 2.607      ;
; -3.223 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.382     ; 2.469      ;
; -3.193 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.506     ; 2.425      ;
; -3.193 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.536     ; 2.561      ;
; -3.184 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.382     ; 2.430      ;
; -3.164 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.507     ; 2.399      ;
; -3.146 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.382     ; 2.392      ;
; -3.133 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.507     ; 2.368      ;
; -3.131 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.380     ; 2.384      ;
; -3.120 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.382     ; 2.366      ;
; -3.112 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.524     ; 2.328      ;
; -3.093 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.391     ; 2.330      ;
; -3.081 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.537     ; 2.284      ;
; -3.074 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.536     ; 2.442      ;
; -3.050 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.524     ; 2.271      ;
; -3.037 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.536     ; 2.405      ;
; -2.906 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.536     ; 2.274      ;
; -2.867 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.368     ; 2.131      ;
+--------+--------------------------------------------------------------+------------------------------------+-------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisor:Divisor_clock|sig_clk'                                                                                                                                                                                  ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -3.475 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[2] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[3]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.064     ; 4.406      ;
; -3.465 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[3]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.064     ; 4.396      ;
; -3.423 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.064     ; 4.354      ;
; -3.369 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[2]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.258      ; 4.622      ;
; -3.366 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[1] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.064     ; 4.297      ;
; -3.282 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[6]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.258      ; 4.535      ;
; -3.260 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.saltar ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.079     ; 4.176      ;
; -3.258 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.busca  ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.079     ; 4.174      ;
; -3.249 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[2] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.258      ; 4.502      ;
; -3.239 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[2] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.258      ; 4.492      ;
; -3.214 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.258      ; 4.467      ;
; -3.206 ; bloco_operacional:Bloco_OP|data_op:RF|reg~37                 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.069     ; 4.132      ;
; -3.192 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.258      ; 4.445      ;
; -3.164 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[13]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.258      ; 4.417      ;
; -3.163 ; bloco_operacional:Bloco_OP|data_op:RF|reg~57                 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.060     ; 4.098      ;
; -3.156 ; bloco_operacional:Bloco_OP|data_op:RF|reg~265                ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.061     ; 4.090      ;
; -3.152 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[15]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.258      ; 4.405      ;
; -3.118 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.076     ; 4.037      ;
; -3.113 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[2] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[9]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.076     ; 4.032      ;
; -3.105 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[1] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[2]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.258      ; 4.358      ;
; -3.097 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[15]            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.saltar ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.079     ; 4.013      ;
; -3.095 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[15]            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.busca  ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.079     ; 4.011      ;
; -3.078 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[9]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.076     ; 3.997      ;
; -3.066 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[1] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[12]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.258      ; 4.319      ;
; -3.059 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[2] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.258      ; 4.312      ;
; -3.056 ; bloco_operacional:Bloco_OP|data_op:RF|reg~106                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.259      ; 4.310      ;
; -3.040 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[6]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.062     ; 3.973      ;
; -3.039 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[1] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.064     ; 3.970      ;
; -3.036 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.064     ; 3.967      ;
; -3.036 ; bloco_operacional:Bloco_OP|data_op:RF|reg~41                 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.069     ; 3.962      ;
; -3.023 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[10]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.258      ; 4.276      ;
; -3.019 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[1] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[14]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.258      ; 4.272      ;
; -3.018 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[1] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[6]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.258      ; 4.271      ;
; -3.006 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[13]            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.saltar ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.062     ; 3.939      ;
; -3.004 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[13]            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.busca  ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.062     ; 3.937      ;
; -2.998 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[12]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.258      ; 4.251      ;
; -2.978 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[2] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[5]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.076     ; 3.897      ;
; -2.962 ; bloco_operacional:Bloco_OP|data_op:RF|reg~105                ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.063     ; 3.894      ;
; -2.958 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.258      ; 4.211      ;
; -2.951 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[2] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[13]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.258      ; 4.204      ;
; -2.949 ; bloco_operacional:Bloco_OP|data_op:RF|reg~150                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.263      ; 4.207      ;
; -2.938 ; bloco_operacional:Bloco_OP|data_op:RF|reg~110                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.080     ; 3.853      ;
; -2.935 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[10]            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.saltar ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.079     ; 3.851      ;
; -2.933 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[10]            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.busca  ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.079     ; 3.849      ;
; -2.931 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[5]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.076     ; 3.850      ;
; -2.924 ; bloco_operacional:Bloco_OP|data_op:RF|reg~88                 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[3]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.472     ; 3.447      ;
; -2.916 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[11]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.258      ; 4.169      ;
; -2.914 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[1] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[14]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.076     ; 3.833      ;
; -2.912 ; bloco_operacional:Bloco_OP|data_op:RF|reg~115                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[14]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.258      ; 4.165      ;
; -2.911 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~222                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.058     ; 3.848      ;
; -2.911 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~223                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.058     ; 3.848      ;
; -2.911 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~225                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.058     ; 3.848      ;
; -2.911 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~226                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.058     ; 3.848      ;
; -2.911 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~227                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.058     ; 3.848      ;
; -2.911 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~228                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.058     ; 3.848      ;
; -2.909 ; bloco_operacional:Bloco_OP|data_op:RF|reg~154                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.263      ; 4.167      ;
; -2.909 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[15]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.076     ; 3.828      ;
; -2.898 ; bloco_operacional:Bloco_OP|data_op:RF|reg~164                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[15]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.259      ; 4.152      ;
; -2.892 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[2] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[7]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.258      ; 4.145      ;
; -2.891 ; bloco_operacional:Bloco_OP|data_op:RF|reg~138                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.261      ; 4.147      ;
; -2.890 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[2] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[15]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.258      ; 4.143      ;
; -2.889 ; bloco_operacional:Bloco_OP|data_op:RF|reg~170                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.262      ; 4.146      ;
; -2.888 ; bloco_operacional:Bloco_OP|data_op:RF|reg~49                 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[12]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.260      ; 4.143      ;
; -2.883 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[1] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[10]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.258      ; 4.136      ;
; -2.873 ; bloco_operacional:Bloco_OP|data_op:RF|reg~249                ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.060     ; 3.808      ;
; -2.873 ; bloco_operacional:Bloco_OP|data_op:RF|reg~45                 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[8]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.067     ; 3.801      ;
; -2.872 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[2]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~200                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.057     ; 3.810      ;
; -2.872 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[2]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~205                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.057     ; 3.810      ;
; -2.872 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[2]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~207                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.057     ; 3.810      ;
; -2.872 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[2]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~209                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.057     ; 3.810      ;
; -2.872 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[2]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~210                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.057     ; 3.810      ;
; -2.872 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[2]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~211                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.057     ; 3.810      ;
; -2.872 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[2]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~212                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.057     ; 3.810      ;
; -2.869 ; bloco_operacional:Bloco_OP|data_op:RF|reg~67                 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[14]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.260      ; 4.124      ;
; -2.869 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[14]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.258      ; 4.122      ;
; -2.867 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[7]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.258      ; 4.120      ;
; -2.857 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[0]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.065     ; 3.787      ;
; -2.857 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[3]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~222                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.058     ; 3.794      ;
; -2.857 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[3]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~223                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.058     ; 3.794      ;
; -2.857 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[3]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~225                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.058     ; 3.794      ;
; -2.857 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[3]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~226                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.058     ; 3.794      ;
; -2.857 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[3]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~227                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.058     ; 3.794      ;
; -2.857 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[3]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~228                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.058     ; 3.794      ;
; -2.854 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[1] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.076     ; 3.773      ;
; -2.844 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~200                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.057     ; 3.782      ;
; -2.844 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~205                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.057     ; 3.782      ;
; -2.844 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~207                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.057     ; 3.782      ;
; -2.844 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~209                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.057     ; 3.782      ;
; -2.844 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~210                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.057     ; 3.782      ;
; -2.844 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~211                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.057     ; 3.782      ;
; -2.844 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~212                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.057     ; 3.782      ;
; -2.834 ; bloco_operacional:Bloco_OP|data_op:RF|reg~121                ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.061     ; 3.768      ;
; -2.830 ; bloco_operacional:Bloco_OP|data_op:RF|reg~158                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.239      ; 4.064      ;
; -2.821 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~29                 ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.058     ; 3.758      ;
; -2.821 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~31                 ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.058     ; 3.758      ;
; -2.821 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~33                 ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.058     ; 3.758      ;
; -2.821 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~35                 ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.058     ; 3.758      ;
; -2.821 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~25                 ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.058     ; 3.758      ;
; -2.815 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_W_wr       ; bloco_operacional:Bloco_OP|data_op:RF|reg~29                 ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.056     ; 3.754      ;
; -2.815 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_W_wr       ; bloco_operacional:Bloco_OP|data_op:RF|reg~31                 ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.056     ; 3.754      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_1'                                                                                                                           ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.480 ; divisor:Divisor_clock|sig_prescale[18] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.061     ; 3.414      ;
; -2.404 ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.061     ; 3.338      ;
; -2.377 ; divisor:Divisor_clock|sig_prescale[10] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 3.310      ;
; -2.372 ; divisor:Divisor_clock|sig_prescale[21] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.061     ; 3.306      ;
; -2.369 ; divisor:Divisor_clock|sig_prescale[17] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.061     ; 3.303      ;
; -2.359 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 3.292      ;
; -2.350 ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 3.283      ;
; -2.319 ; divisor:Divisor_clock|sig_prescale[11] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 3.252      ;
; -2.296 ; divisor:Divisor_clock|sig_prescale[13] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 3.229      ;
; -2.292 ; divisor:Divisor_clock|sig_prescale[24] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.427     ; 2.860      ;
; -2.265 ; divisor:Divisor_clock|sig_prescale[19] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 3.198      ;
; -2.260 ; divisor:Divisor_clock|sig_prescale[9]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 3.193      ;
; -2.257 ; divisor:Divisor_clock|sig_prescale[20] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 3.190      ;
; -2.252 ; divisor:Divisor_clock|sig_prescale[8]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 3.185      ;
; -2.245 ; divisor:Divisor_clock|sig_prescale[14] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 3.178      ;
; -2.225 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[20] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 3.158      ;
; -2.219 ; divisor:Divisor_clock|sig_prescale[15] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.061     ; 3.153      ;
; -2.204 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[22] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 3.137      ;
; -2.192 ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 3.125      ;
; -2.182 ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 3.115      ;
; -2.162 ; divisor:Divisor_clock|sig_prescale[12] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 3.095      ;
; -2.154 ; divisor:Divisor_clock|sig_prescale[23] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.061     ; 3.088      ;
; -2.152 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[24] ; clk_1        ; clk_1       ; 1.000        ; 0.289      ; 3.436      ;
; -2.144 ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[20] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 3.077      ;
; -2.140 ; divisor:Divisor_clock|sig_prescale[7]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 3.073      ;
; -2.123 ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[22] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 3.056      ;
; -2.113 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[20] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 3.046      ;
; -2.112 ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 3.045      ;
; -2.092 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[22] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 3.025      ;
; -2.071 ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[24] ; clk_1        ; clk_1       ; 1.000        ; 0.289      ; 3.355      ;
; -2.056 ; divisor:Divisor_clock|sig_prescale[6]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.989      ;
; -2.043 ; divisor:Divisor_clock|sig_prescale[18] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.061     ; 2.977      ;
; -2.043 ; divisor:Divisor_clock|sig_prescale[18] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.061     ; 2.977      ;
; -2.043 ; divisor:Divisor_clock|sig_prescale[22] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.976      ;
; -2.040 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[24] ; clk_1        ; clk_1       ; 1.000        ; 0.289      ; 3.324      ;
; -2.032 ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[20] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.965      ;
; -2.011 ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[22] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.944      ;
; -1.997 ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[20] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.930      ;
; -1.988 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.921      ;
; -1.976 ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[22] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.909      ;
; -1.967 ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.061     ; 2.901      ;
; -1.967 ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.061     ; 2.901      ;
; -1.959 ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[24] ; clk_1        ; clk_1       ; 1.000        ; 0.289      ; 3.243      ;
; -1.948 ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[19] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.881      ;
; -1.947 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.880      ;
; -1.945 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.878      ;
; -1.940 ; divisor:Divisor_clock|sig_prescale[10] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.873      ;
; -1.940 ; divisor:Divisor_clock|sig_prescale[10] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.873      ;
; -1.939 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[19] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.872      ;
; -1.937 ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.870      ;
; -1.935 ; divisor:Divisor_clock|sig_prescale[21] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.061     ; 2.869      ;
; -1.935 ; divisor:Divisor_clock|sig_prescale[21] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.061     ; 2.869      ;
; -1.935 ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.868      ;
; -1.934 ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.867      ;
; -1.932 ; divisor:Divisor_clock|sig_prescale[17] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.061     ; 2.866      ;
; -1.932 ; divisor:Divisor_clock|sig_prescale[17] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.061     ; 2.866      ;
; -1.928 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.861      ;
; -1.924 ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[24] ; clk_1        ; clk_1       ; 1.000        ; 0.289      ; 3.208      ;
; -1.914 ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[20] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.847      ;
; -1.904 ; divisor:Divisor_clock|sig_prescale[18] ; divisor:Divisor_clock|sig_prescale[0]  ; clk_1        ; clk_1       ; 1.000        ; -0.061     ; 2.838      ;
; -1.903 ; divisor:Divisor_clock|sig_prescale[18] ; divisor:Divisor_clock|sig_prescale[6]  ; clk_1        ; clk_1       ; 1.000        ; -0.061     ; 2.837      ;
; -1.903 ; divisor:Divisor_clock|sig_prescale[18] ; divisor:Divisor_clock|sig_prescale[11] ; clk_1        ; clk_1       ; 1.000        ; -0.061     ; 2.837      ;
; -1.893 ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[22] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.826      ;
; -1.882 ; divisor:Divisor_clock|sig_prescale[11] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.815      ;
; -1.882 ; divisor:Divisor_clock|sig_prescale[11] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.815      ;
; -1.877 ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[13] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.810      ;
; -1.866 ; divisor:Divisor_clock|sig_prescale[7]  ; divisor:Divisor_clock|sig_prescale[20] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.799      ;
; -1.859 ; divisor:Divisor_clock|sig_prescale[13] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.792      ;
; -1.859 ; divisor:Divisor_clock|sig_prescale[13] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.792      ;
; -1.856 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[13] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.789      ;
; -1.855 ; divisor:Divisor_clock|sig_prescale[24] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.427     ; 2.423      ;
; -1.855 ; divisor:Divisor_clock|sig_prescale[24] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.427     ; 2.423      ;
; -1.848 ; divisor:Divisor_clock|sig_prescale[9]  ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.781      ;
; -1.846 ; divisor:Divisor_clock|sig_prescale[9]  ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.779      ;
; -1.845 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[14] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.778      ;
; -1.845 ; divisor:Divisor_clock|sig_prescale[7]  ; divisor:Divisor_clock|sig_prescale[22] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.778      ;
; -1.842 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[16] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.775      ;
; -1.841 ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[24] ; clk_1        ; clk_1       ; 1.000        ; 0.289      ; 3.125      ;
; -1.840 ; divisor:Divisor_clock|sig_prescale[8]  ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.773      ;
; -1.838 ; divisor:Divisor_clock|sig_prescale[8]  ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.771      ;
; -1.829 ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[19] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.762      ;
; -1.828 ; divisor:Divisor_clock|sig_prescale[19] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.761      ;
; -1.828 ; divisor:Divisor_clock|sig_prescale[19] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.761      ;
; -1.828 ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_prescale[0]  ; clk_1        ; clk_1       ; 1.000        ; -0.061     ; 2.762      ;
; -1.827 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[19] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.760      ;
; -1.827 ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_prescale[6]  ; clk_1        ; clk_1       ; 1.000        ; -0.061     ; 2.761      ;
; -1.827 ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_prescale[11] ; clk_1        ; clk_1       ; 1.000        ; -0.061     ; 2.761      ;
; -1.820 ; divisor:Divisor_clock|sig_prescale[20] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.753      ;
; -1.820 ; divisor:Divisor_clock|sig_prescale[20] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.753      ;
; -1.820 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.753      ;
; -1.815 ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.748      ;
; -1.808 ; divisor:Divisor_clock|sig_prescale[14] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.741      ;
; -1.808 ; divisor:Divisor_clock|sig_prescale[14] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.741      ;
; -1.806 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[6]  ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.739      ;
; -1.806 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[11] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.739      ;
; -1.805 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[0]  ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.738      ;
; -1.805 ; divisor:Divisor_clock|sig_prescale[18] ; divisor:Divisor_clock|sig_prescale[16] ; clk_1        ; clk_1       ; 1.000        ; -0.061     ; 2.739      ;
; -1.801 ; divisor:Divisor_clock|sig_prescale[10] ; divisor:Divisor_clock|sig_prescale[0]  ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.734      ;
; -1.800 ; divisor:Divisor_clock|sig_prescale[10] ; divisor:Divisor_clock|sig_prescale[6]  ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.733      ;
; -1.800 ; divisor:Divisor_clock|sig_prescale[10] ; divisor:Divisor_clock|sig_prescale[11] ; clk_1        ; clk_1       ; 1.000        ; -0.062     ; 2.733      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0'                                                                                                                                                                                        ;
+--------+------------------------------------------------------------+-----------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node                                 ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+-----------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -1.359 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 3.298      ; 2.138      ;
; -1.348 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 3.380      ; 2.231      ;
; -1.313 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 3.313      ; 2.199      ;
; -1.313 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 3.298      ; 2.184      ;
; -1.301 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 3.372      ; 2.270      ;
; -1.228 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 3.367      ; 2.338      ;
; -1.181 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 3.288      ; 2.306      ;
; -1.154 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 3.158      ; 2.203      ;
; -1.151 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[10] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 3.159      ; 2.207      ;
; -1.094 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 3.171      ; 2.276      ;
; -1.094 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 3.170      ; 2.275      ;
; -1.026 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 3.167      ; 2.340      ;
; -1.018 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 3.158      ; 2.339      ;
; -1.016 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 3.160      ; 2.343      ;
; -1.004 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[5]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 3.169      ; 2.364      ;
; -0.999 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 3.167      ; 2.367      ;
; -0.800 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 3.298      ; 2.217      ;
; -0.760 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 3.380      ; 2.339      ;
; -0.753 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 3.372      ; 2.338      ;
; -0.729 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 3.298      ; 2.288      ;
; -0.683 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 3.313      ; 2.349      ;
; -0.667 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 3.367      ; 2.419      ;
; -0.601 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 3.288      ; 2.406      ;
; -0.577 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 3.171      ; 2.313      ;
; -0.576 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 3.170      ; 2.313      ;
; -0.551 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 3.158      ; 2.326      ;
; -0.543 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[10] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 3.159      ; 2.335      ;
; -0.498 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 3.167      ; 2.388      ;
; -0.444 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 3.158      ; 2.433      ;
; -0.444 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[5]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 3.169      ; 2.444      ;
; -0.443 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 3.160      ; 2.436      ;
; -0.439 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 3.167      ; 2.447      ;
; -0.029 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.749      ; 1.740      ;
; 0.262  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.749      ; 2.031      ;
; 0.265  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.823      ; 2.108      ;
; 0.466  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.831      ; 2.317      ;
; 0.514  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.739      ; 2.273      ;
; 0.581  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.622      ; 2.223      ;
; 0.581  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.621      ; 2.222      ;
; 0.605  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.818      ; 2.443      ;
; 0.628  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.764      ; 2.412      ;
; 0.649  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.618      ; 2.287      ;
; 0.730  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[10] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.610      ; 2.360      ;
; 0.733  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.609      ; 2.362      ;
; 0.828  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.609      ; 2.457      ;
; 0.828  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[5]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.620      ; 2.468      ;
; 0.829  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.611      ; 2.460      ;
; 0.833  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.618      ; 2.471      ;
; 1.769  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[3]           ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.102      ; 1.891      ;
; 1.914  ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[7]   ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.318      ; 2.252      ;
; 1.928  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.111      ; 2.059      ;
; 1.928  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.115      ; 2.063      ;
; 1.928  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.114      ; 2.062      ;
; 1.945  ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[2]   ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.111      ; 2.076      ;
; 1.993  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[5]           ; bloco_operacional:Bloco_OP|mux:m|mo[5]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.109      ; 2.122      ;
; 2.002  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]           ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.242      ; 2.264      ;
; 2.012  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.316      ; 2.348      ;
; 2.018  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[11]          ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.115      ; 2.153      ;
; 2.024  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.232      ; 2.276      ;
; 2.066  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[10]          ; bloco_operacional:Bloco_OP|mux:m|mo[10] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.099      ; 2.185      ;
; 2.087  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]           ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.324      ; 2.431      ;
; 2.099  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[14]          ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.098      ; 2.217      ;
; 2.099  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]           ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.102      ; 2.221      ;
; 2.117  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[14]          ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.253      ; 2.390      ;
; 2.148  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]           ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.104      ; 2.272      ;
; 2.186  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]           ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.102      ; 2.308      ;
; 2.235  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]           ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.104      ; 2.359      ;
; 2.257  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.257      ; 2.534      ;
; 2.266  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]           ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.242      ; 2.528      ;
; 2.269  ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[3]   ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.108      ; 2.397      ;
; 2.272  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[11]          ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.257      ; 2.549      ;
; 2.292  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]           ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.100      ; 2.412      ;
; 2.307  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[10] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.103      ; 2.430      ;
; 2.324  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[13]          ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.112      ; 2.456      ;
; 2.341  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[11]          ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.114      ; 2.475      ;
; 2.341  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]           ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.115      ; 2.476      ;
; 2.351  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[3]           ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.115      ; 2.486      ;
; 2.363  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[7]           ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.309      ; 2.692      ;
; 2.366  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.324      ; 2.710      ;
; 2.373  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.311      ; 2.704      ;
; 2.393  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s0~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.104      ; 2.517      ;
; 2.418  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]           ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.257      ; 2.695      ;
; 2.423  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.102      ; 2.545      ;
; 2.428  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]           ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.115      ; 2.563      ;
; 2.428  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[3]           ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.257      ; 2.705      ;
; 2.434  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[11]          ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.111      ; 2.565      ;
; 2.438  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[6]           ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.109      ; 2.567      ;
; 2.446  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.102      ; 2.568      ;
; 2.454  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s0~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.102      ; 2.576      ;
; 2.457  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]           ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.232      ; 2.709      ;
; 2.467  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s0~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.114      ; 2.601      ;
; 2.467  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[3]           ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.232      ; 2.719      ;
; 2.468  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s0~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.111      ; 2.599      ;
; 2.468  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s0~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.115      ; 2.603      ;
; 2.472  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.242      ; 2.734      ;
; 2.476  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.242      ; 2.738      ;
; 2.485  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s0~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.316      ; 2.821      ;
; 2.487  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]           ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.114      ; 2.621      ;
; 2.497  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[3]           ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.114      ; 2.631      ;
; 2.505  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]           ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.257      ; 2.782      ;
+--------+------------------------------------------------------------+-----------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisor:Divisor_clock|sig_clk'                                                                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                                                                  ; Launch Clock                                              ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+-------------------------------+--------------+------------+------------+
; -0.412 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                                                     ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 3.195      ; 3.159      ;
; -0.289 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[6]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 3.193      ; 3.280      ;
; -0.289 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[14]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 3.193      ; 3.280      ;
; -0.239 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[2]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 3.194      ; 3.331      ;
; -0.239 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[1]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 3.194      ; 3.331      ;
; -0.199 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[5]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 3.195      ; 3.372      ;
; -0.183 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[3]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 3.195      ; 3.388      ;
; -0.168 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[11]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 3.195      ; 3.403      ;
; -0.168 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[9]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 3.195      ; 3.403      ;
; -0.155 ; data_i:Memoria_Instruncao|data[3]                                    ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[3]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.537      ; 0.059      ;
; -0.154 ; data_i:Memoria_Instruncao|data[5]                                    ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[5]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.536      ; 0.059      ;
; -0.153 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[4]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 3.194      ; 3.417      ;
; -0.153 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[12]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 3.194      ; 3.417      ;
; -0.153 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[13]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 3.194      ; 3.417      ;
; -0.143 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[0]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 3.194      ; 3.427      ;
; -0.143 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[8]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 3.194      ; 3.427      ;
; -0.143 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[10]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 3.194      ; 3.427      ;
; -0.143 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[7]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 3.194      ; 3.427      ;
; -0.141 ; data_i:Memoria_Instruncao|data[9]                                    ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[9]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.523      ; 0.059      ;
; -0.141 ; data_i:Memoria_Instruncao|data[13]                                   ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[13]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.523      ; 0.059      ;
; -0.140 ; data_i:Memoria_Instruncao|data[14]                                   ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[14]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.522      ; 0.059      ;
; -0.140 ; bloco_operacional:Bloco_OP|mux:m|mo[15]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~116                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.022      ; 0.059      ;
; -0.124 ; data_i:Memoria_Instruncao|data[10]                                   ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[10]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.506      ; 0.059      ;
; -0.124 ; data_i:Memoria_Instruncao|data[7]                                    ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[7]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.506      ; 0.059      ;
; -0.123 ; data_i:Memoria_Instruncao|data[8]                                    ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[8]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.505      ; 0.059      ;
; -0.009 ; data_i:Memoria_Instruncao|data[11]                                   ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[11]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.391      ; 0.059      ;
; -0.008 ; data_i:Memoria_Instruncao|data[0]                                    ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[0]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.390      ; 0.059      ;
; 0.000  ; data_i:Memoria_Instruncao|data[1]                                    ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[1]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.382      ; 0.059      ;
; 0.001  ; data_i:Memoria_Instruncao|data[4]                                    ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[4]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.381      ; 0.059      ;
; 0.001  ; data_i:Memoria_Instruncao|data[2]                                    ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[2]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.381      ; 0.059      ;
; 0.003  ; data_i:Memoria_Instruncao|data[12]                                   ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[12]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.379      ; 0.059      ;
; 0.016  ; data_i:Memoria_Instruncao|data[6]                                    ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[6]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.366      ; 0.059      ;
; 0.166  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                                                     ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 3.195      ; 3.237      ;
; 0.242  ; bloco_operacional:Bloco_OP|mux:m|mo[11]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~272                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.159      ; 0.578      ;
; 0.245  ; bloco_operacional:Bloco_OP|mux:m|mo[5]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~266                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.158      ; 0.580      ;
; 0.246  ; bloco_operacional:Bloco_OP|mux:m|mo[13]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~114                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.160      ; 0.583      ;
; 0.247  ; bloco_operacional:Bloco_OP|mux:m|mo[13]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~274                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.160      ; 0.584      ;
; 0.296  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_addr[0]             ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.383      ; 0.866      ;
; 0.298  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_addr[1]             ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.383      ; 0.868      ;
; 0.304  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_addr[3]             ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.383      ; 0.874      ;
; 0.312  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_addr[2]             ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.383      ; 0.882      ;
; 0.319  ; bloco_operacional:Bloco_OP|mux:m|mo[9]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~94                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.363      ; 0.859      ;
; 0.322  ; bloco_operacional:Bloco_OP|mux:m|mo[15]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~164                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.022      ; 0.521      ;
; 0.327  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_addr[6]             ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.383      ; 0.897      ;
; 0.333  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_addr[4]             ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.383      ; 0.903      ;
; 0.336  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_addr[5]             ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.383      ; 0.906      ;
; 0.337  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_addr[7]             ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.383      ; 0.907      ;
; 0.344  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[11]                    ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_datain_reg0  ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.383      ; 0.914      ;
; 0.351  ; bloco_operacional:Bloco_OP|mux:m|mo[10]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~111                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.170      ; 0.698      ;
; 0.351  ; bloco_operacional:Bloco_OP|mux:m|mo[10]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~271                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.170      ; 0.698      ;
; 0.356  ; bloco_operacional:Bloco_OP|mux:m|mo[14]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~195                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.172      ; 0.705      ;
; 0.358  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.decodificacao  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.decodificacao                                      ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_W_wr               ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_W_wr                                                   ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_rd              ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_rd                                                  ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_rd                  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_rd                                                      ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_wr                  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_wr                                                      ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_inc                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_inc                                                    ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_ld                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_ld                                                     ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.359  ; bloco_operacional:Bloco_OP|mux:m|mo[14]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~275                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.171      ; 0.707      ;
; 0.361  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.busca          ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.busca                                              ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.062      ; 0.580      ;
; 0.362  ; bloco_operacional:Bloco_OP|mux:m|mo[14]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~115                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.171      ; 0.710      ;
; 0.370  ; bloco_operacional:Bloco_OP|mux:m|mo[2]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~263                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.169      ; 0.716      ;
; 0.371  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]                     ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_datain_reg0  ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.383      ; 0.941      ;
; 0.373  ; bloco_operacional:Bloco_OP|mux:m|mo[2]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~103                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.169      ; 0.719      ;
; 0.380  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[6]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 3.193      ; 3.449      ;
; 0.380  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[14]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 3.193      ; 3.449      ;
; 0.387  ; bloco_operacional:Bloco_OP|mux:m|mo[0]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~101                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.424      ; 0.988      ;
; 0.387  ; bloco_operacional:Bloco_OP|mux:m|mo[13]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~258                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.160      ; 0.724      ;
; 0.390  ; bloco_operacional:Bloco_OP|mux:m|mo[1]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~86                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.375      ; 0.942      ;
; 0.395  ; bloco_operacional:Bloco_OP|mux:m|mo[8]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~221                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.406      ; 0.978      ;
; 0.409  ; bloco_operacional:Bloco_OP|mux:m|mo[6]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~59                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.159      ; 0.745      ;
; 0.411  ; bloco_operacional:Bloco_OP|mux:m|mo[7]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~124                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; -0.028     ; 0.560      ;
; 0.421  ; bloco_operacional:Bloco_OP|mux:m|mo[12]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~113                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.163      ; 0.761      ;
; 0.421  ; bloco_operacional:Bloco_OP|mux:m|mo[12]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~273                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.163      ; 0.761      ;
; 0.433  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[5]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 3.195      ; 3.504      ;
; 0.435  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[2]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 3.194      ; 3.505      ;
; 0.435  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[1]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 3.194      ; 3.505      ;
; 0.441  ; bloco_operacional:Bloco_OP|mux:m|mo[12]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~177                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.164      ; 0.782      ;
; 0.458  ; bloco_operacional:Bloco_OP|mux:m|mo[6]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~139                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.160      ; 0.795      ;
; 0.461  ; bloco_operacional:Bloco_OP|mux:m|mo[12]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~209                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.164      ; 0.802      ;
; 0.468  ; bloco_operacional:Bloco_OP|mux:m|mo[3]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~88                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.564      ; 1.209      ;
; 0.470  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[3]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 3.195      ; 3.541      ;
; 0.473  ; bloco_operacional:Bloco_OP|mux:m|mo[5]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~170                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.157      ; 0.807      ;
; 0.475  ; bloco_operacional:Bloco_OP|mux:m|mo[11]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~240                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.158      ; 0.810      ;
; 0.476  ; bloco_operacional:Bloco_OP|mux:m|mo[10]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~143                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.171      ; 0.824      ;
; 0.485  ; bloco_operacional:Bloco_OP|mux:m|mo[13]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~98                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.161      ; 0.823      ;
; 0.486  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[11]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 3.195      ; 3.557      ;
; 0.486  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[9]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 3.195      ; 3.557      ;
; 0.486  ; bloco_operacional:Bloco_OP|mux:m|mo[6]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~43                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.152      ; 0.815      ;
; 0.488  ; bloco_operacional:Bloco_OP|mux:m|mo[10]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~175                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.171      ; 0.836      ;
; 0.488  ; bloco_operacional:Bloco_OP|mux:m|mo[10]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~47                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.171      ; 0.836      ;
; 0.492  ; bloco_operacional:Bloco_OP|mux:m|mo[8]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~189                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.047      ; 0.716      ;
; 0.494  ; bloco_operacional:Bloco_OP|mux:m|mo[14]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~179                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.172      ; 0.843      ;
; 0.495  ; bloco_operacional:Bloco_OP|mux:m|mo[5]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~154                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.156      ; 0.828      ;
; 0.496  ; bloco_operacional:Bloco_OP|mux:m|mo[14]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~51                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.172      ; 0.845      ;
; 0.497  ; bloco_operacional:Bloco_OP|mux:m|mo[5]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~186                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.156      ; 0.830      ;
; 0.498  ; bloco_operacional:Bloco_OP|mux:m|mo[13]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~34                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.497      ; 1.172      ;
; 0.499  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.saltar_se_zero ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.saltar                                             ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.062      ; 0.718      ;
; 0.499  ; bloco_operacional:Bloco_OP|mux:m|mo[5]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~250                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.156      ; 0.832      ;
; 0.505  ; bloco_operacional:Bloco_OP|mux:m|mo[11]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~176                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.160      ; 0.842      ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_1'                                                                                                                                             ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.210 ; divisor:Divisor_clock|sig_clk          ; divisor:Divisor_clock|sig_clk          ; divisor:Divisor_clock|sig_clk ; clk_1       ; 0.000        ; 2.184      ; 2.360      ;
; 0.334  ; divisor:Divisor_clock|sig_clk          ; divisor:Divisor_clock|sig_clk          ; divisor:Divisor_clock|sig_clk ; clk_1       ; -0.500       ; 2.184      ; 2.404      ;
; 0.556  ; divisor:Divisor_clock|sig_prescale[7]  ; divisor:Divisor_clock|sig_prescale[7]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 0.775      ;
; 0.556  ; divisor:Divisor_clock|sig_prescale[9]  ; divisor:Divisor_clock|sig_prescale[9]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 0.775      ;
; 0.560  ; divisor:Divisor_clock|sig_prescale[8]  ; divisor:Divisor_clock|sig_prescale[8]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 0.779      ;
; 0.569  ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[1]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 0.788      ;
; 0.569  ; divisor:Divisor_clock|sig_prescale[15] ; divisor:Divisor_clock|sig_prescale[15] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 0.787      ;
; 0.570  ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[2]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; divisor:Divisor_clock|sig_prescale[17] ; divisor:Divisor_clock|sig_prescale[17] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; divisor:Divisor_clock|sig_prescale[23] ; divisor:Divisor_clock|sig_prescale[23] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 0.788      ;
; 0.571  ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[3]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[5]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 0.790      ;
; 0.572  ; divisor:Divisor_clock|sig_prescale[10] ; divisor:Divisor_clock|sig_prescale[10] ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 0.791      ;
; 0.573  ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[4]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 0.792      ;
; 0.831  ; divisor:Divisor_clock|sig_prescale[7]  ; divisor:Divisor_clock|sig_prescale[8]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.050      ;
; 0.831  ; divisor:Divisor_clock|sig_prescale[9]  ; divisor:Divisor_clock|sig_prescale[10] ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.050      ;
; 0.844  ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[2]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.063      ;
; 0.845  ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[4]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.064      ;
; 0.847  ; divisor:Divisor_clock|sig_prescale[8]  ; divisor:Divisor_clock|sig_prescale[9]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.066      ;
; 0.849  ; divisor:Divisor_clock|sig_prescale[6]  ; divisor:Divisor_clock|sig_prescale[7]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.068      ;
; 0.849  ; divisor:Divisor_clock|sig_prescale[8]  ; divisor:Divisor_clock|sig_prescale[10] ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.068      ;
; 0.851  ; divisor:Divisor_clock|sig_prescale[6]  ; divisor:Divisor_clock|sig_prescale[8]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.070      ;
; 0.858  ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[3]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.077      ;
; 0.859  ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[1]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.078      ;
; 0.860  ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_prescale[17] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[5]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.079      ;
; 0.860  ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[4]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.079      ;
; 0.861  ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[2]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.080      ;
; 0.862  ; divisor:Divisor_clock|sig_prescale[21] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.080      ;
; 0.869  ; divisor:Divisor_clock|sig_prescale[18] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.087      ;
; 0.941  ; divisor:Divisor_clock|sig_prescale[7]  ; divisor:Divisor_clock|sig_prescale[9]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.160      ;
; 0.943  ; divisor:Divisor_clock|sig_prescale[7]  ; divisor:Divisor_clock|sig_prescale[10] ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.162      ;
; 0.954  ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[3]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.173      ;
; 0.954  ; divisor:Divisor_clock|sig_prescale[15] ; divisor:Divisor_clock|sig_prescale[17] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.172      ;
; 0.955  ; divisor:Divisor_clock|sig_prescale[21] ; divisor:Divisor_clock|sig_prescale[23] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.173      ;
; 0.955  ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[7]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.174      ;
; 0.955  ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[5]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.174      ;
; 0.956  ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[4]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.175      ;
; 0.957  ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[8]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.176      ;
; 0.961  ; divisor:Divisor_clock|sig_prescale[6]  ; divisor:Divisor_clock|sig_prescale[9]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.180      ;
; 0.963  ; divisor:Divisor_clock|sig_prescale[6]  ; divisor:Divisor_clock|sig_prescale[10] ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.182      ;
; 0.970  ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[5]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.189      ;
; 0.971  ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[3]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.190      ;
; 0.972  ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_prescale[16] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.190      ;
; 0.972  ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[7]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.191      ;
; 0.973  ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[4]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.192      ;
; 0.974  ; divisor:Divisor_clock|sig_prescale[11] ; divisor:Divisor_clock|sig_prescale[11] ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.193      ;
; 0.974  ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[8]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.193      ;
; 0.999  ; divisor:Divisor_clock|sig_prescale[22] ; divisor:Divisor_clock|sig_prescale[23] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.217      ;
; 1.007  ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[0]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.226      ;
; 1.036  ; divisor:Divisor_clock|sig_prescale[14] ; divisor:Divisor_clock|sig_prescale[15] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.254      ;
; 1.066  ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[5]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.285      ;
; 1.067  ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[9]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.286      ;
; 1.067  ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[7]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.286      ;
; 1.069  ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[10] ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.288      ;
; 1.069  ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[8]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.288      ;
; 1.070  ; divisor:Divisor_clock|sig_prescale[11] ; divisor:Divisor_clock|sig_prescale[15] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.288      ;
; 1.073  ; divisor:Divisor_clock|sig_prescale[6]  ; divisor:Divisor_clock|sig_prescale[6]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.292      ;
; 1.082  ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[7]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.301      ;
; 1.083  ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[5]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.302      ;
; 1.084  ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[9]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.303      ;
; 1.084  ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[8]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.303      ;
; 1.084  ; divisor:Divisor_clock|sig_prescale[10] ; divisor:Divisor_clock|sig_prescale[15] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.302      ;
; 1.086  ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[10] ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.305      ;
; 1.087  ; divisor:Divisor_clock|sig_prescale[18] ; divisor:Divisor_clock|sig_prescale[23] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.305      ;
; 1.098  ; divisor:Divisor_clock|sig_prescale[23] ; divisor:Divisor_clock|sig_prescale[24] ; clk_1                         ; clk_1       ; 0.000        ; 0.427      ; 1.682      ;
; 1.109  ; divisor:Divisor_clock|sig_prescale[12] ; divisor:Divisor_clock|sig_prescale[15] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.327      ;
; 1.128  ; divisor:Divisor_clock|sig_prescale[19] ; divisor:Divisor_clock|sig_prescale[19] ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.347      ;
; 1.130  ; divisor:Divisor_clock|sig_prescale[13] ; divisor:Divisor_clock|sig_prescale[15] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.348      ;
; 1.138  ; divisor:Divisor_clock|sig_prescale[17] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.356      ;
; 1.143  ; divisor:Divisor_clock|sig_prescale[20] ; divisor:Divisor_clock|sig_prescale[23] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.361      ;
; 1.148  ; divisor:Divisor_clock|sig_prescale[14] ; divisor:Divisor_clock|sig_prescale[17] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.366      ;
; 1.154  ; divisor:Divisor_clock|sig_prescale[22] ; divisor:Divisor_clock|sig_prescale[22] ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.373      ;
; 1.155  ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.373      ;
; 1.166  ; divisor:Divisor_clock|sig_prescale[9]  ; divisor:Divisor_clock|sig_prescale[15] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.384      ;
; 1.178  ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[7]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.397      ;
; 1.179  ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[9]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.398      ;
; 1.179  ; divisor:Divisor_clock|sig_prescale[17] ; divisor:Divisor_clock|sig_prescale[23] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.397      ;
; 1.180  ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[8]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.399      ;
; 1.181  ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[10] ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.400      ;
; 1.182  ; divisor:Divisor_clock|sig_prescale[11] ; divisor:Divisor_clock|sig_prescale[17] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.400      ;
; 1.184  ; divisor:Divisor_clock|sig_prescale[8]  ; divisor:Divisor_clock|sig_prescale[15] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.402      ;
; 1.194  ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[9]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.413      ;
; 1.195  ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[7]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.414      ;
; 1.196  ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_prescale[23] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.414      ;
; 1.196  ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[10] ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.415      ;
; 1.196  ; divisor:Divisor_clock|sig_prescale[10] ; divisor:Divisor_clock|sig_prescale[17] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.414      ;
; 1.197  ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[8]  ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.416      ;
; 1.205  ; divisor:Divisor_clock|sig_prescale[19] ; divisor:Divisor_clock|sig_prescale[23] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.423      ;
; 1.210  ; divisor:Divisor_clock|sig_prescale[21] ; divisor:Divisor_clock|sig_prescale[24] ; clk_1                         ; clk_1       ; 0.000        ; 0.427      ; 1.794      ;
; 1.221  ; divisor:Divisor_clock|sig_prescale[12] ; divisor:Divisor_clock|sig_prescale[17] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.439      ;
; 1.242  ; divisor:Divisor_clock|sig_prescale[13] ; divisor:Divisor_clock|sig_prescale[17] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.460      ;
; 1.244  ; divisor:Divisor_clock|sig_prescale[15] ; divisor:Divisor_clock|sig_prescale[16] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.462      ;
; 1.249  ; divisor:Divisor_clock|sig_prescale[15] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.467      ;
; 1.254  ; divisor:Divisor_clock|sig_prescale[22] ; divisor:Divisor_clock|sig_prescale[24] ; clk_1                         ; clk_1       ; 0.000        ; 0.427      ; 1.838      ;
; 1.261  ; divisor:Divisor_clock|sig_prescale[12] ; divisor:Divisor_clock|sig_prescale[12] ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.480      ;
; 1.261  ; divisor:Divisor_clock|sig_prescale[10] ; divisor:Divisor_clock|sig_prescale[11] ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.480      ;
; 1.268  ; divisor:Divisor_clock|sig_prescale[18] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.486      ;
; 1.273  ; divisor:Divisor_clock|sig_prescale[14] ; divisor:Divisor_clock|sig_prescale[14] ; clk_1                         ; clk_1       ; 0.000        ; 0.062      ; 1.492      ;
; 1.278  ; divisor:Divisor_clock|sig_prescale[7]  ; divisor:Divisor_clock|sig_prescale[15] ; clk_1                         ; clk_1       ; 0.000        ; 0.061      ; 1.496      ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld'                                                                                                                                                        ;
+-------+--------------------------------------------------------------+------------------------------------+-------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                            ; Launch Clock                  ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+------------------------------------+-------------------------------+------------------------------------------------------+--------------+------------+------------+
; 2.064 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.118     ; 1.466      ;
; 2.097 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.104     ; 1.513      ;
; 2.128 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.280     ; 1.368      ;
; 2.194 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.280     ; 1.434      ;
; 2.315 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.129     ; 1.706      ;
; 2.329 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.120     ; 1.729      ;
; 2.353 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.249     ; 1.624      ;
; 2.388 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.280     ; 1.628      ;
; 2.389 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.121     ; 1.788      ;
; 2.390 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.280     ; 1.630      ;
; 2.396 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.267     ; 1.649      ;
; 2.396 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.280     ; 1.636      ;
; 2.403 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.120     ; 1.803      ;
; 2.424 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.118     ; 1.826      ;
; 2.426 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.120     ; 1.826      ;
; 2.442 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.120     ; 1.842      ;
; 2.445 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.118     ; 1.847      ;
; 2.447 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.129     ; 1.838      ;
; 2.449 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.280     ; 1.689      ;
; 2.468 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.129     ; 1.859      ;
; 2.474 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.121     ; 1.873      ;
; 2.478 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.280     ; 1.718      ;
; 2.508 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.120     ; 1.908      ;
; 2.532 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.129     ; 1.923      ;
; 2.546 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.280     ; 1.786      ;
; 2.588 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.120     ; 1.988      ;
; 2.592 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.280     ; 1.832      ;
; 2.595 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.120     ; 1.995      ;
; 2.604 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.280     ; 1.844      ;
; 2.610 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.268     ; 1.862      ;
; 2.613 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.280     ; 1.853      ;
; 2.614 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.104     ; 2.030      ;
; 2.619 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.267     ; 1.872      ;
; 2.619 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.249     ; 1.890      ;
; 2.642 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.129     ; 2.033      ;
; 2.647 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.120     ; 2.047      ;
; 2.648 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.120     ; 2.048      ;
; 2.651 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.129     ; 2.042      ;
; 2.656 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.120     ; 2.056      ;
; 2.657 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.250     ; 1.927      ;
; 2.663 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.120     ; 2.063      ;
; 2.664 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.121     ; 2.063      ;
; 2.677 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.118     ; 2.079      ;
; 2.684 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.129     ; 2.075      ;
; 2.684 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.280     ; 1.924      ;
; 2.705 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.129     ; 2.096      ;
; 2.705 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.267     ; 1.958      ;
; 2.707 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.120     ; 2.107      ;
; 2.714 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.120     ; 2.114      ;
; 2.722 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.129     ; 2.113      ;
; 2.727 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.280     ; 1.967      ;
; 2.739 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.267     ; 1.992      ;
; 2.747 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.268     ; 1.999      ;
; 2.754 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.120     ; 2.154      ;
; 2.756 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.249     ; 2.027      ;
; 2.762 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.129     ; 2.153      ;
; 2.778 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.121     ; 2.177      ;
; 2.779 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.104     ; 2.195      ;
; 2.780 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.118     ; 2.182      ;
; 2.795 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.104     ; 2.211      ;
; 2.805 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.104     ; 2.221      ;
; 2.808 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.249     ; 2.079      ;
; 2.809 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.121     ; 2.208      ;
; 2.810 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.249     ; 2.081      ;
; 2.811 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.267     ; 2.064      ;
; 2.821 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.104     ; 2.237      ;
; 2.830 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.268     ; 2.082      ;
; 2.841 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.104     ; 2.257      ;
; 2.847 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.267     ; 2.100      ;
; 2.853 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.118     ; 2.255      ;
; 2.854 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.250     ; 2.124      ;
; 2.855 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.267     ; 2.108      ;
; 2.861 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.118     ; 2.263      ;
; 2.871 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.129     ; 2.262      ;
; 2.879 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.249     ; 2.150      ;
; 2.887 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.250     ; 2.157      ;
; 2.887 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.121     ; 2.286      ;
; 2.891 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.280     ; 2.131      ;
; 2.892 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.267     ; 2.145      ;
; 2.895 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.129     ; 2.286      ;
; 2.902 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.121     ; 2.301      ;
; 2.919 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.249     ; 2.190      ;
; 2.921 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.129     ; 2.312      ;
; 2.935 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.268     ; 2.187      ;
; 2.944 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.268     ; 2.196      ;
; 2.953 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.250     ; 2.223      ;
; 2.970 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.268     ; 2.222      ;
; 2.973 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.129     ; 2.364      ;
; 2.985 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.250     ; 2.255      ;
; 2.993 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.249     ; 2.264      ;
; 3.020 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.249     ; 2.291      ;
; 3.053 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.268     ; 2.305      ;
; 3.059 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.267     ; 2.312      ;
; 3.061 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.249     ; 2.332      ;
; 3.072 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.267     ; 2.325      ;
; 3.073 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.267     ; 2.326      ;
; 3.084 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.249     ; 2.355      ;
; 3.091 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.249     ; 2.362      ;
; 3.091 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.249     ; 2.362      ;
; 3.110 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.267     ; 2.363      ;
+-------+--------------------------------------------------------------+------------------------------------+-------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'divisor:Divisor_clock|sig_clk'                                                                                                                                                                        ;
+--------+-------------------------------------------------------+--------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+--------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.299 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.063     ; 1.231      ;
; -0.299 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.063     ; 1.231      ;
; -0.299 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.063     ; 1.231      ;
; -0.299 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.063     ; 1.231      ;
; -0.299 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.063     ; 1.231      ;
; -0.299 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.063     ; 1.231      ;
; -0.299 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.063     ; 1.231      ;
+--------+-------------------------------------------------------+--------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'divisor:Divisor_clock|sig_clk'                                                                                                                                                                        ;
+-------+-------------------------------------------------------+--------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+--------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.883 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.063      ; 1.103      ;
; 0.883 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.063      ; 1.103      ;
; 0.883 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.063      ; 1.103      ;
; 0.883 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.063      ; 1.103      ;
; 0.883 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.063      ; 1.103      ;
; 0.883 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.063      ; 1.103      ;
; 0.883 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.063      ; 1.103      ;
+-------+-------------------------------------------------------+--------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_1'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_1 ; Rise       ; clk_1                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_clk          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[9]  ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[24] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[15] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[16] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[17] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[18] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[21] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[23] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_clk          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[0]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[10] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[11] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[12] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[13] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[14] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[19] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[1]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[20] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[22] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[2]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[3]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[4]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[5]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[6]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[7]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[8]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[9]  ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; clk_1~input|o                          ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[24]|clk     ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[15]|clk     ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[16]|clk     ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[17]|clk     ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[18]|clk     ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[21]|clk     ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[23]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_clk|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[0]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[10]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[11]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[12]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[13]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[14]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[19]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[1]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[20]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[22]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[2]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[3]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[4]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[5]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[6]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[7]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[8]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[9]|clk      ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; clk_1~inputclkctrl|inclk[0]            ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; clk_1~inputclkctrl|outclk              ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_clk          ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[0]  ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[10] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[11] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[12] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[13] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[14] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[15] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[16] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[17] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[18] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[19] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[1]  ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[20] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[21] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[22] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[23] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[2]  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisor:Divisor_clock|sig_clk'                                                                                                                                  ;
+--------+--------------+----------------+------------+-------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                         ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------+-------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[10]                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[11]                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[12]                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[13]                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[14]                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[15]                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[3]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[5]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[6]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[7]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[8]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[9]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[0]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[10]                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[11]                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[12]                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[13]                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[14]                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[15]                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[2]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[3]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[4]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[6]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[7]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[8]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~100                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~101                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~102                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~103                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~104                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~105                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~106                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~107                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~108                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~109                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~110                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~111                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~112                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~113                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~114                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~115                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~116                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~117                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~118                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~119                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~120                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~121                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~122                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~123                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~124                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~125                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~126                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~127                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~128                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~129                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~130                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~131                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~132                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~133                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~134                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~135                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~136                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~137                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~138                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~139                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~140                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~141                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~142                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~143                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~144                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~145                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~146                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~147                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~148                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~149                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~150                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~151                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~152                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~153                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~154                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~155                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~156                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~157                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~158                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~159                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~160                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~161                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~162                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~163                                                            ;
+--------+--------------+----------------+------------+-------------------------------+------------+----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld'                                                                            ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+-----------------------------------------------+
; 0.392 ; 0.392        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[2]             ;
; 0.392 ; 0.392        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[4]             ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[2]|datac              ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[4]|datac              ;
; 0.393 ; 0.393        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[12]            ;
; 0.393 ; 0.393        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[1]             ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[12]|datac             ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[1]|datac              ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[0]             ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[11]            ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[0]|datac              ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[11]|datac             ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[6]             ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[6]|datac              ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[10]|datad             ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[7]|datad              ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[8]|datad              ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[14]|datad             ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[13]|datad             ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[9]|datad              ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[3]|datad              ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[5]|datad              ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Unidade_Controle|FSM_c|IR_ld~clkctrl|inclk[0] ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Unidade_Controle|FSM_c|IR_ld~clkctrl|outclk   ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[10]            ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[7]             ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[8]             ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[14]            ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[13]            ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[9]             ;
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[3]             ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[5]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Unidade_Controle|FSM_c|IR_ld|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Unidade_Controle|FSM_c|IR_ld|q                ;
; 0.568 ; 0.568        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[5]             ;
; 0.569 ; 0.569        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[3]             ;
; 0.573 ; 0.573        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[13]            ;
; 0.573 ; 0.573        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[14]            ;
; 0.573 ; 0.573        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[9]             ;
; 0.576 ; 0.576        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[7]             ;
; 0.576 ; 0.576        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[8]             ;
; 0.577 ; 0.577        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[10]            ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Unidade_Controle|FSM_c|IR_ld~clkctrl|inclk[0] ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Unidade_Controle|FSM_c|IR_ld~clkctrl|outclk   ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[5]|datad              ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[3]|datad              ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[13]|datad             ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[14]|datad             ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[9]|datad              ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[6]|datac              ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[7]|datad              ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[8]|datad              ;
; 0.597 ; 0.597        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[10]|datad             ;
; 0.597 ; 0.597        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[6]             ;
; 0.600 ; 0.600        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[0]|datac              ;
; 0.600 ; 0.600        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[11]|datac             ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[0]             ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[11]            ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[12]|datac             ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[1]|datac              ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[2]|datac              ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[4]|datac              ;
; 0.603 ; 0.603        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[12]            ;
; 0.603 ; 0.603        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[1]             ;
; 0.603 ; 0.603        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[2]             ;
; 0.603 ; 0.603        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[4]             ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0'                                                                      ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------+
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[15]~4|combout             ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; Bloco_OP|m|mo[15]~4|datad               ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[10] ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[14] ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[12] ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[11] ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[13] ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[5]  ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[15]~4clkctrl|inclk[0]     ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[15]~4clkctrl|outclk       ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[10]|datad                 ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[14]|datad                 ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[2]|datad                  ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[3]|datad                  ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[12]|datad                 ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[15] ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[11]|datad                 ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[13]|datad                 ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[15]|datac                 ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[5]|datad                  ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[6]|datad                  ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[8]|datac                  ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[0]|datac                  ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[1]|datac                  ;
; 0.483 ; 0.483        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ;
; 0.483 ; 0.483        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[4]|datab                  ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[7]|dataa                  ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[9]|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; Unidade_Controle|FSM_c|RF_s0~reg0|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; Unidade_Controle|FSM_c|RF_s0~reg0|q     ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[7]|dataa                  ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[9]|dataa                  ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[4]|datab                  ;
; 0.516 ; 0.516        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ;
; 0.516 ; 0.516        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[0]|datac                  ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[1]|datac                  ;
; 0.519 ; 0.519        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[8]|datac                  ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[15]|datac                 ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[5]|datad                  ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[6]|datad                  ;
; 0.522 ; 0.522        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[15] ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[11]|datad                 ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[12]|datad                 ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[13]|datad                 ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[14]|datad                 ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[10]|datad                 ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[2]|datad                  ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[3]|datad                  ;
; 0.528 ; 0.528        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ;
; 0.528 ; 0.528        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[15]~4clkctrl|inclk[0]     ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[15]~4clkctrl|outclk       ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[5]  ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[11] ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[12] ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[13] ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[14] ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[10] ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; Bloco_OP|m|mo[15]~4|datad               ;
; 0.578 ; 0.578        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[15]~4|combout             ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+---------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port     ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+---------------+-------------------------------+-------+-------+------------+-------------------------------+
; rst_principal ; divisor:Divisor_clock|sig_clk ; 1.671 ; 1.772 ; Rise       ; divisor:Divisor_clock|sig_clk ;
+---------------+-------------------------------+-------+-------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+---------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port     ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+---------------+-------------------------------+-------+-------+------------+-------------------------------+
; rst_principal ; divisor:Divisor_clock|sig_clk ; 0.814 ; 0.744 ; Rise       ; divisor:Divisor_clock|sig_clk ;
+---------------+-------------------------------+-------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-----------------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port             ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------------------+-------------------------------+-------+-------+------------+-------------------------------+
; clk_out               ; divisor:Divisor_clock|sig_clk ; 4.396 ;       ; Rise       ; divisor:Divisor_clock|sig_clk ;
; nibble_IR_msb_out[*]  ; divisor:Divisor_clock|sig_clk ; 9.113 ; 9.236 ; Rise       ; divisor:Divisor_clock|sig_clk ;
;  nibble_IR_msb_out[0] ; divisor:Divisor_clock|sig_clk ; 8.458 ; 8.641 ; Rise       ; divisor:Divisor_clock|sig_clk ;
;  nibble_IR_msb_out[1] ; divisor:Divisor_clock|sig_clk ; 9.113 ; 9.236 ; Rise       ; divisor:Divisor_clock|sig_clk ;
;  nibble_IR_msb_out[2] ; divisor:Divisor_clock|sig_clk ; 7.614 ; 7.695 ; Rise       ; divisor:Divisor_clock|sig_clk ;
; clk_out               ; divisor:Divisor_clock|sig_clk ;       ; 4.494 ; Fall       ; divisor:Divisor_clock|sig_clk ;
+-----------------------+-------------------------------+-------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-----------------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port             ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------------------+-------------------------------+-------+-------+------------+-------------------------------+
; clk_out               ; divisor:Divisor_clock|sig_clk ; 4.251 ;       ; Rise       ; divisor:Divisor_clock|sig_clk ;
; nibble_IR_msb_out[*]  ; divisor:Divisor_clock|sig_clk ; 7.329 ; 7.407 ; Rise       ; divisor:Divisor_clock|sig_clk ;
;  nibble_IR_msb_out[0] ; divisor:Divisor_clock|sig_clk ; 8.144 ; 8.319 ; Rise       ; divisor:Divisor_clock|sig_clk ;
;  nibble_IR_msb_out[1] ; divisor:Divisor_clock|sig_clk ; 8.820 ; 8.941 ; Rise       ; divisor:Divisor_clock|sig_clk ;
;  nibble_IR_msb_out[2] ; divisor:Divisor_clock|sig_clk ; 7.329 ; 7.407 ; Rise       ; divisor:Divisor_clock|sig_clk ;
; clk_out               ; divisor:Divisor_clock|sig_clk ;       ; 4.344 ; Fall       ; divisor:Divisor_clock|sig_clk ;
+-----------------------+-------------------------------+-------+-------+------------+-------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                        ;
+------------+-----------------+-----------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                ; Note                                                          ;
+------------+-----------------+-----------------------------------------------------------+---------------------------------------------------------------+
; 247.65 MHz ; 247.65 MHz      ; divisor:Divisor_clock|sig_clk                             ;                                                               ;
; 320.62 MHz ; 250.0 MHz       ; clk_1                                                     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 924.21 MHz ; 429.18 MHz      ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; limit due to hold check                                       ;
+------------+-----------------+-----------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                 ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -4.588 ; -67.163       ;
; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; -3.514 ; -48.479       ;
; divisor:Divisor_clock|sig_clk                             ; -3.038 ; -663.037      ;
; clk_1                                                     ; -2.119 ; -31.882       ;
+-----------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                  ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -1.157 ; -15.656       ;
; divisor:Divisor_clock|sig_clk                             ; -0.344 ; -2.509        ;
; clk_1                                                     ; -0.197 ; -0.197        ;
; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; 1.960  ; 0.000         ;
+-----------------------------------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                  ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; divisor:Divisor_clock|sig_clk ; -0.166 ; -1.162        ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                  ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; divisor:Divisor_clock|sig_clk ; 0.789 ; 0.000         ;
+-------------------------------+-------+---------------+


+------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                   ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; clk_1                                                     ; -3.000 ; -29.000       ;
; divisor:Divisor_clock|sig_clk                             ; -2.174 ; -357.696      ;
; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; 0.421  ; 0.000         ;
; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.428  ; 0.000         ;
+-----------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0'                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                 ; Launch Clock                  ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -4.588 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.313     ; 4.455      ;
; -4.450 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.252     ; 4.296      ;
; -4.415 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.420     ; 4.278      ;
; -4.388 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.428     ; 3.945      ;
; -4.290 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.417     ; 4.131      ;
; -4.266 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.293     ; 4.163      ;
; -4.246 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s0~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.082     ; 4.351      ;
; -4.225 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.417     ; 4.084      ;
; -4.193 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.205     ; 3.973      ;
; -4.180 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[10]                                                        ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.504     ; 3.661      ;
; -4.141 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.032     ; 4.207      ;
; -4.139 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.305     ; 4.014      ;
; -4.132 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.426     ; 3.992      ;
; -4.128 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.037     ; 4.179      ;
; -4.120 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.082     ; 4.225      ;
; -4.118 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.305     ; 4.000      ;
; -4.097 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.427     ; 3.953      ;
; -4.092 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.428     ; 3.945      ;
; -4.092 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.082     ; 4.197      ;
; -4.092 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.029     ; 4.161      ;
; -4.084 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.504     ; 3.565      ;
; -4.083 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.420     ; 3.942      ;
; -4.063 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[8]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.328     ; 3.833      ;
; -4.032 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[3]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.504     ; 3.513      ;
; -4.022 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.208     ; 3.799      ;
; -3.984 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[4]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.328     ; 3.754      ;
; -3.984 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[3]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.328     ; 3.754      ;
; -3.980 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[3]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.333     ; 3.735      ;
; -3.974 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.034     ; 4.028      ;
; -3.971 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[4]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.333     ; 3.726      ;
; -3.968 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s0~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.082     ; 4.066      ;
; -3.950 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[8]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.504     ; 3.431      ;
; -3.947 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[3]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.496     ; 3.730      ;
; -3.946 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[0]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.028     ; 4.016      ;
; -3.941 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.200     ; 4.020      ;
; -3.940 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.504     ; 3.421      ;
; -3.933 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[0]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.033     ; 3.988      ;
; -3.911 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.243     ; 3.755      ;
; -3.897 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.257     ; 3.728      ;
; -3.892 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.328     ; 3.662      ;
; -3.888 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.333     ; 3.643      ;
; -3.880 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[11]                                                        ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.504     ; 3.361      ;
; -3.879 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[3]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.319     ; 3.647      ;
; -3.873 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.328     ; 3.643      ;
; -3.872 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[7]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.504     ; 3.353      ;
; -3.871 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[4]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.504     ; 3.352      ;
; -3.866 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[8]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.031     ; 3.933      ;
; -3.862 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[5]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.208     ; 3.639      ;
; -3.860 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.333     ; 3.615      ;
; -3.855 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.496     ; 3.638      ;
; -3.854 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.023     ; 3.918      ;
; -3.849 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[5]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.032     ; 3.915      ;
; -3.847 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.197     ; 3.929      ;
; -3.845 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.070     ; 3.965      ;
; -3.841 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[0]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.204     ; 3.622      ;
; -3.836 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[5]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.037     ; 3.887      ;
; -3.824 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[7]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.328     ; 3.594      ;
; -3.822 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[6]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.031     ; 3.889      ;
; -3.809 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[6]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.036     ; 3.861      ;
; -3.809 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[10]                                                        ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.369     ; 3.630      ;
; -3.787 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.319     ; 3.555      ;
; -3.786 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[4]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.496     ; 3.569      ;
; -3.779 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.020     ; 3.846      ;
; -3.777 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[5]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.200     ; 3.856      ;
; -3.769 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.504     ; 3.250      ;
; -3.761 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.194     ; 3.825      ;
; -3.756 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[0]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.196     ; 3.839      ;
; -3.747 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[8]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.207     ; 3.525      ;
; -3.735 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.328     ; 3.505      ;
; -3.726 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[9]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.208     ; 3.503      ;
; -3.725 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[10]                                                        ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.493     ; 3.490      ;
; -3.715 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.504     ; 3.196      ;
; -3.713 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.199     ; 3.790      ;
; -3.708 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.197     ; 3.794      ;
; -3.703 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[6]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.207     ; 3.481      ;
; -3.700 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.082     ; 3.798      ;
; -3.698 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[13]                                                        ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.207     ; 3.476      ;
; -3.688 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[0]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.019     ; 3.756      ;
; -3.685 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[10]                                                        ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.496     ; 3.472      ;
; -3.684 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.496     ; 3.467      ;
; -3.675 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[6]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.328     ; 3.445      ;
; -3.674 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.073     ; 3.791      ;
; -3.673 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.419     ; 3.530      ;
; -3.667 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.328     ; 3.437      ;
; -3.663 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.333     ; 3.418      ;
; -3.662 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[6]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.333     ; 3.417      ;
; -3.642 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[12]                                                        ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.207     ; 3.420      ;
; -3.630 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.496     ; 3.413      ;
; -3.616 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.319     ; 3.384      ;
; -3.613 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.194     ; 3.695      ;
; -3.596 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[8]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.369     ; 3.417      ;
; -3.595 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.369     ; 3.416      ;
; -3.593 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.204     ; 3.672      ;
; -3.590 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.197     ; 3.651      ;
; -3.589 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[10]                                                        ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.208     ; 3.366      ;
; -3.589 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.496     ; 3.376      ;
; -3.587 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.503     ; 3.367      ;
; -3.582 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[3]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.495     ; 3.363      ;
; -3.577 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[10]                                                        ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.493     ; 3.360      ;
; -3.569 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[6]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.504     ; 3.050      ;
+--------+----------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld'                                                                                                                                                         ;
+--------+--------------------------------------------------------------+------------------------------------+-------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                            ; Launch Clock                  ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+------------------------------------+-------------------------------+------------------------------------------------------+--------------+------------+------------+
; -3.514 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.499     ; 2.839      ;
; -3.453 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.497     ; 2.773      ;
; -3.424 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.497     ; 2.744      ;
; -3.405 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.499     ; 2.730      ;
; -3.380 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.497     ; 2.700      ;
; -3.351 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.513     ; 2.662      ;
; -3.350 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.497     ; 2.670      ;
; -3.314 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.391     ; 2.649      ;
; -3.310 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.499     ; 2.635      ;
; -3.298 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.386     ; 2.634      ;
; -3.292 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.513     ; 2.603      ;
; -3.265 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.391     ; 2.600      ;
; -3.254 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.513     ; 2.565      ;
; -3.253 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.499     ; 2.578      ;
; -3.240 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.391     ; 2.575      ;
; -3.238 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.499     ; 2.563      ;
; -3.234 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.392     ; 2.563      ;
; -3.234 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.513     ; 2.545      ;
; -3.229 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.386     ; 2.565      ;
; -3.223 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.499     ; 2.548      ;
; -3.208 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.497     ; 2.528      ;
; -3.199 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.513     ; 2.509      ;
; -3.198 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.514     ; 2.503      ;
; -3.196 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.385     ; 2.532      ;
; -3.193 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.513     ; 2.503      ;
; -3.190 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.383     ; 2.532      ;
; -3.175 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.372     ; 2.527      ;
; -3.173 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.392     ; 2.502      ;
; -3.166 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.385     ; 2.502      ;
; -3.165 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.391     ; 2.500      ;
; -3.162 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.528     ; 2.453      ;
; -3.158 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.386     ; 2.494      ;
; -3.153 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.372     ; 2.505      ;
; -3.151 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.383     ; 2.493      ;
; -3.149 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.386     ; 2.485      ;
; -3.147 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.385     ; 2.483      ;
; -3.145 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.392     ; 2.474      ;
; -3.143 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.498     ; 2.466      ;
; -3.132 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.528     ; 2.423      ;
; -3.131 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.513     ; 2.442      ;
; -3.125 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.392     ; 2.454      ;
; -3.121 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.383     ; 2.463      ;
; -3.114 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.372     ; 2.466      ;
; -3.113 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.497     ; 2.433      ;
; -3.113 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.513     ; 2.424      ;
; -3.113 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.528     ; 2.404      ;
; -3.099 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.528     ; 2.390      ;
; -3.095 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.372     ; 2.447      ;
; -3.088 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.383     ; 2.430      ;
; -3.075 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.385     ; 2.411      ;
; -3.071 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.385     ; 2.407      ;
; -3.070 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.391     ; 2.405      ;
; -3.069 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.391     ; 2.404      ;
; -3.068 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.498     ; 2.391      ;
; -3.065 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.513     ; 2.375      ;
; -3.060 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.383     ; 2.402      ;
; -3.050 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.385     ; 2.386      ;
; -3.048 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.386     ; 2.384      ;
; -3.040 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.514     ; 2.345      ;
; -3.038 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.498     ; 2.361      ;
; -3.037 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.386     ; 2.373      ;
; -3.031 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.385     ; 2.367      ;
; -3.021 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.391     ; 2.356      ;
; -3.019 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.498     ; 2.342      ;
; -3.011 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.513     ; 2.321      ;
; -3.010 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.513     ; 2.320      ;
; -2.997 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.514     ; 2.302      ;
; -2.986 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.372     ; 2.338      ;
; -2.985 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.386     ; 2.321      ;
; -2.981 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.526     ; 2.411      ;
; -2.981 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.498     ; 2.304      ;
; -2.964 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.372     ; 2.316      ;
; -2.960 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.499     ; 2.285      ;
; -2.954 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.514     ; 2.259      ;
; -2.948 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.385     ; 2.284      ;
; -2.939 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.385     ; 2.275      ;
; -2.935 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.392     ; 2.264      ;
; -2.933 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.392     ; 2.262      ;
; -2.929 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.526     ; 2.359      ;
; -2.922 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.513     ; 2.232      ;
; -2.916 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.513     ; 2.226      ;
; -2.902 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.514     ; 2.207      ;
; -2.887 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.385     ; 2.223      ;
; -2.876 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.383     ; 2.218      ;
; -2.857 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.526     ; 2.287      ;
; -2.856 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.497     ; 2.176      ;
; -2.853 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.498     ; 2.176      ;
; -2.827 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.385     ; 2.163      ;
; -2.826 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.385     ; 2.162      ;
; -2.820 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.498     ; 2.143      ;
; -2.816 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.383     ; 2.158      ;
; -2.779 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.385     ; 2.115      ;
; -2.779 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.514     ; 2.084      ;
; -2.771 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.528     ; 2.062      ;
; -2.750 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.392     ; 2.079      ;
; -2.747 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.526     ; 2.177      ;
; -2.744 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.526     ; 2.174      ;
; -2.726 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.513     ; 2.037      ;
; -2.618 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.526     ; 2.048      ;
; -2.556 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.372     ; 1.908      ;
+--------+--------------------------------------------------------------+------------------------------------+-------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisor:Divisor_clock|sig_clk'                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -3.038 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[2] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[3]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.058     ; 3.975      ;
; -3.034 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[3]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.058     ; 3.971      ;
; -2.978 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[2]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.229      ; 4.202      ;
; -2.952 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.058     ; 3.889      ;
; -2.945 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[1] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.058     ; 3.882      ;
; -2.867 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[6]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.229      ; 4.091      ;
; -2.836 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[2] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.229      ; 4.060      ;
; -2.826 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[2] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.229      ; 4.050      ;
; -2.814 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.229      ; 4.038      ;
; -2.809 ; bloco_operacional:Bloco_OP|data_op:RF|reg~37                 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.058     ; 3.746      ;
; -2.785 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.busca  ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.070     ; 3.710      ;
; -2.785 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.saltar ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.070     ; 3.710      ;
; -2.774 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.229      ; 3.998      ;
; -2.753 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[13]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.229      ; 3.977      ;
; -2.750 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.069     ; 3.676      ;
; -2.749 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[15]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.229      ; 3.973      ;
; -2.737 ; bloco_operacional:Bloco_OP|data_op:RF|reg~57                 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.054     ; 3.678      ;
; -2.735 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[1] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[2]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.229      ; 3.959      ;
; -2.723 ; bloco_operacional:Bloco_OP|data_op:RF|reg~265                ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.054     ; 3.664      ;
; -2.718 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[2] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[9]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.069     ; 3.644      ;
; -2.696 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[9]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.069     ; 3.622      ;
; -2.678 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[2] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.229      ; 3.902      ;
; -2.676 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[15]            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.busca  ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.070     ; 3.601      ;
; -2.675 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[15]            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.saltar ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.070     ; 3.600      ;
; -2.664 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[1] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.058     ; 3.601      ;
; -2.648 ; bloco_operacional:Bloco_OP|data_op:RF|reg~106                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.230      ; 3.873      ;
; -2.645 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[10]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.229      ; 3.869      ;
; -2.643 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[6]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.056     ; 3.582      ;
; -2.637 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[1] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[12]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.229      ; 3.861      ;
; -2.631 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.058     ; 3.568      ;
; -2.626 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[1] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[6]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.229      ; 3.850      ;
; -2.617 ; bloco_operacional:Bloco_OP|data_op:RF|reg~41                 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.058     ; 3.554      ;
; -2.608 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[1] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[14]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.229      ; 3.832      ;
; -2.593 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~222                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.536      ;
; -2.593 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~223                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.536      ;
; -2.593 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~225                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.536      ;
; -2.593 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~226                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.536      ;
; -2.593 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~227                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.536      ;
; -2.593 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~228                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.536      ;
; -2.590 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.229      ; 3.814      ;
; -2.589 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[2] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[5]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.069     ; 3.515      ;
; -2.581 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[2] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[13]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.229      ; 3.805      ;
; -2.577 ; bloco_operacional:Bloco_OP|data_op:RF|reg~105                ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.057     ; 3.515      ;
; -2.562 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[12]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.229      ; 3.786      ;
; -2.561 ; bloco_operacional:Bloco_OP|data_op:RF|reg~110                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.074     ; 3.482      ;
; -2.557 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[13]            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.saltar ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.056     ; 3.496      ;
; -2.553 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[13]            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.busca  ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.056     ; 3.492      ;
; -2.543 ; bloco_operacional:Bloco_OP|data_op:RF|reg~150                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.234      ; 3.772      ;
; -2.537 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[11]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.229      ; 3.761      ;
; -2.537 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[5]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.069     ; 3.463      ;
; -2.536 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[2]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~200                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.479      ;
; -2.536 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[2]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~205                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.479      ;
; -2.536 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[2]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~207                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.479      ;
; -2.536 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[2]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~209                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.479      ;
; -2.536 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[2]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~210                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.479      ;
; -2.536 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[2]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~211                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.479      ;
; -2.536 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[2]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~212                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.479      ;
; -2.532 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[15]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.069     ; 3.458      ;
; -2.528 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[2] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[7]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.229      ; 3.752      ;
; -2.525 ; bloco_operacional:Bloco_OP|data_op:RF|reg~138                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.233      ; 3.753      ;
; -2.517 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~29                 ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.460      ;
; -2.517 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~31                 ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.460      ;
; -2.517 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~33                 ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.460      ;
; -2.517 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~35                 ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.460      ;
; -2.517 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~25                 ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.460      ;
; -2.517 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[2] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[15]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.229      ; 3.741      ;
; -2.516 ; bloco_operacional:Bloco_OP|data_op:RF|reg~164                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[15]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.230      ; 3.741      ;
; -2.516 ; bloco_operacional:Bloco_OP|data_op:RF|reg~88                 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[3]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.424     ; 3.087      ;
; -2.512 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[10]            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.saltar ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.070     ; 3.437      ;
; -2.507 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[1] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.069     ; 3.433      ;
; -2.506 ; bloco_operacional:Bloco_OP|data_op:RF|reg~45                 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[8]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.056     ; 3.445      ;
; -2.505 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[1] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[14]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.069     ; 3.431      ;
; -2.502 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[10]            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.busca  ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.070     ; 3.427      ;
; -2.500 ; bloco_operacional:Bloco_OP|data_op:RF|reg~121                ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.054     ; 3.441      ;
; -2.489 ; bloco_operacional:Bloco_OP|data_op:RF|reg~154                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.234      ; 3.718      ;
; -2.486 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[3]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~29                 ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.429      ;
; -2.486 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[3]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~31                 ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.429      ;
; -2.486 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[3]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~33                 ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.429      ;
; -2.486 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[3]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~35                 ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.429      ;
; -2.486 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[3]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~25                 ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.429      ;
; -2.476 ; bloco_operacional:Bloco_OP|data_op:RF|reg~115                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[14]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.229      ; 3.700      ;
; -2.475 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[14]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.229      ; 3.699      ;
; -2.473 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[3]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~222                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.416      ;
; -2.473 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[3]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~223                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.416      ;
; -2.473 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[3]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~225                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.416      ;
; -2.473 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[3]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~226                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.416      ;
; -2.473 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[3]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~227                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.416      ;
; -2.473 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[3]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~228                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.416      ;
; -2.472 ; bloco_operacional:Bloco_OP|data_op:RF|reg~249                ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.054     ; 3.413      ;
; -2.465 ; bloco_operacional:Bloco_OP|data_op:RF|reg~170                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.234      ; 3.694      ;
; -2.461 ; bloco_operacional:Bloco_OP|data_op:RF|reg~49                 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[12]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.231      ; 3.687      ;
; -2.461 ; bloco_operacional:Bloco_OP|data_op:RF|reg~67                 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[14]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.232      ; 3.688      ;
; -2.458 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~164                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.054     ; 3.399      ;
; -2.455 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~200                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.398      ;
; -2.455 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~205                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.398      ;
; -2.455 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~207                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.398      ;
; -2.455 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~209                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.398      ;
; -2.455 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~210                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.398      ;
; -2.455 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~211                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.398      ;
; -2.455 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~212                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.052     ; 3.398      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_1'                                                                                                                            ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.119 ; divisor:Divisor_clock|sig_prescale[18] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 3.059      ;
; -2.055 ; divisor:Divisor_clock|sig_prescale[10] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.995      ;
; -2.041 ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.981      ;
; -2.032 ; divisor:Divisor_clock|sig_prescale[17] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.972      ;
; -2.028 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.968      ;
; -2.019 ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.959      ;
; -2.016 ; divisor:Divisor_clock|sig_prescale[21] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.956      ;
; -1.978 ; divisor:Divisor_clock|sig_prescale[11] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.918      ;
; -1.955 ; divisor:Divisor_clock|sig_prescale[24] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.381     ; 2.569      ;
; -1.954 ; divisor:Divisor_clock|sig_prescale[13] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.894      ;
; -1.935 ; divisor:Divisor_clock|sig_prescale[9]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.875      ;
; -1.928 ; divisor:Divisor_clock|sig_prescale[8]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.868      ;
; -1.922 ; divisor:Divisor_clock|sig_prescale[19] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.862      ;
; -1.915 ; divisor:Divisor_clock|sig_prescale[20] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.855      ;
; -1.905 ; divisor:Divisor_clock|sig_prescale[14] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.845      ;
; -1.902 ; divisor:Divisor_clock|sig_prescale[15] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.842      ;
; -1.881 ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.821      ;
; -1.861 ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.801      ;
; -1.839 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[20] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.779      ;
; -1.838 ; divisor:Divisor_clock|sig_prescale[23] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.778      ;
; -1.836 ; divisor:Divisor_clock|sig_prescale[12] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.776      ;
; -1.836 ; divisor:Divisor_clock|sig_prescale[7]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.776      ;
; -1.832 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[22] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.772      ;
; -1.807 ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.747      ;
; -1.794 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[24] ; clk_1        ; clk_1       ; 1.000        ; 0.258      ; 3.047      ;
; -1.771 ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[20] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.711      ;
; -1.764 ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[22] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.704      ;
; -1.743 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[20] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.683      ;
; -1.740 ; divisor:Divisor_clock|sig_prescale[6]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.680      ;
; -1.736 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[22] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.676      ;
; -1.726 ; divisor:Divisor_clock|sig_prescale[22] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.666      ;
; -1.726 ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[24] ; clk_1        ; clk_1       ; 1.000        ; 0.258      ; 2.979      ;
; -1.709 ; divisor:Divisor_clock|sig_prescale[18] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.649      ;
; -1.708 ; divisor:Divisor_clock|sig_prescale[18] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.648      ;
; -1.698 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[24] ; clk_1        ; clk_1       ; 1.000        ; 0.258      ; 2.951      ;
; -1.692 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.632      ;
; -1.677 ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[20] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.617      ;
; -1.670 ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[22] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.610      ;
; -1.664 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.604      ;
; -1.663 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.603      ;
; -1.658 ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.598      ;
; -1.657 ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.597      ;
; -1.647 ; divisor:Divisor_clock|sig_prescale[10] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.587      ;
; -1.646 ; divisor:Divisor_clock|sig_prescale[10] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.586      ;
; -1.643 ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[20] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.583      ;
; -1.636 ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[22] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.576      ;
; -1.634 ; divisor:Divisor_clock|sig_prescale[17] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.574      ;
; -1.633 ; divisor:Divisor_clock|sig_prescale[17] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.573      ;
; -1.632 ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[24] ; clk_1        ; clk_1       ; 1.000        ; 0.258      ; 2.885      ;
; -1.631 ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.571      ;
; -1.630 ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.570      ;
; -1.613 ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[19] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.553      ;
; -1.606 ; divisor:Divisor_clock|sig_prescale[21] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.546      ;
; -1.605 ; divisor:Divisor_clock|sig_prescale[21] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.545      ;
; -1.598 ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[24] ; clk_1        ; clk_1       ; 1.000        ; 0.258      ; 2.851      ;
; -1.595 ; divisor:Divisor_clock|sig_prescale[18] ; divisor:Divisor_clock|sig_prescale[0]  ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.535      ;
; -1.594 ; divisor:Divisor_clock|sig_prescale[18] ; divisor:Divisor_clock|sig_prescale[6]  ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.534      ;
; -1.594 ; divisor:Divisor_clock|sig_prescale[18] ; divisor:Divisor_clock|sig_prescale[11] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.534      ;
; -1.585 ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.525      ;
; -1.578 ; divisor:Divisor_clock|sig_prescale[9]  ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.518      ;
; -1.577 ; divisor:Divisor_clock|sig_prescale[9]  ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.517      ;
; -1.573 ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[20] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.513      ;
; -1.573 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[19] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.513      ;
; -1.571 ; divisor:Divisor_clock|sig_prescale[8]  ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.511      ;
; -1.570 ; divisor:Divisor_clock|sig_prescale[8]  ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.510      ;
; -1.568 ; divisor:Divisor_clock|sig_prescale[11] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.508      ;
; -1.567 ; divisor:Divisor_clock|sig_prescale[11] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.507      ;
; -1.566 ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[22] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.506      ;
; -1.562 ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[13] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.502      ;
; -1.561 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.501      ;
; -1.545 ; divisor:Divisor_clock|sig_prescale[24] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.381     ; 2.159      ;
; -1.544 ; divisor:Divisor_clock|sig_prescale[24] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.381     ; 2.158      ;
; -1.544 ; divisor:Divisor_clock|sig_prescale[13] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.484      ;
; -1.543 ; divisor:Divisor_clock|sig_prescale[13] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.483      ;
; -1.539 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[6]  ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.479      ;
; -1.538 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[0]  ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.478      ;
; -1.538 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[11] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.478      ;
; -1.533 ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[6]  ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.473      ;
; -1.532 ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[0]  ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.472      ;
; -1.532 ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[11] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.472      ;
; -1.531 ; divisor:Divisor_clock|sig_prescale[10] ; divisor:Divisor_clock|sig_prescale[0]  ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.471      ;
; -1.530 ; divisor:Divisor_clock|sig_prescale[10] ; divisor:Divisor_clock|sig_prescale[6]  ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.470      ;
; -1.530 ; divisor:Divisor_clock|sig_prescale[10] ; divisor:Divisor_clock|sig_prescale[11] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.470      ;
; -1.528 ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[24] ; clk_1        ; clk_1       ; 1.000        ; 0.258      ; 2.781      ;
; -1.527 ; divisor:Divisor_clock|sig_prescale[7]  ; divisor:Divisor_clock|sig_prescale[20] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.467      ;
; -1.524 ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.464      ;
; -1.523 ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.463      ;
; -1.520 ; divisor:Divisor_clock|sig_prescale[7]  ; divisor:Divisor_clock|sig_prescale[22] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.460      ;
; -1.517 ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_prescale[0]  ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.457      ;
; -1.516 ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_prescale[6]  ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.456      ;
; -1.516 ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_prescale[11] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.456      ;
; -1.512 ; divisor:Divisor_clock|sig_prescale[19] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.452      ;
; -1.512 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[13] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.452      ;
; -1.511 ; divisor:Divisor_clock|sig_prescale[19] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.451      ;
; -1.510 ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[19] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.450      ;
; -1.509 ; divisor:Divisor_clock|sig_prescale[17] ; divisor:Divisor_clock|sig_prescale[6]  ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.449      ;
; -1.508 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[14] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.448      ;
; -1.508 ; divisor:Divisor_clock|sig_prescale[17] ; divisor:Divisor_clock|sig_prescale[0]  ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.448      ;
; -1.508 ; divisor:Divisor_clock|sig_prescale[17] ; divisor:Divisor_clock|sig_prescale[11] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.448      ;
; -1.505 ; divisor:Divisor_clock|sig_prescale[20] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.055     ; 2.445      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0'                                                                                                                                                                                         ;
+--------+------------------------------------------------------------+-----------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node                                 ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+-----------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -1.157 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 3.000      ; 2.023      ;
; -1.149 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 2.932      ; 1.963      ;
; -1.114 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 2.945      ; 2.011      ;
; -1.103 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 2.932      ; 2.009      ;
; -1.077 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 2.992      ; 2.095      ;
; -1.048 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 2.987      ; 2.119      ;
; -1.002 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 2.924      ; 2.102      ;
; -0.966 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 2.803      ; 2.017      ;
; -0.963 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[10] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 2.804      ; 2.021      ;
; -0.938 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 2.815      ; 2.057      ;
; -0.938 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 2.814      ; 2.056      ;
; -0.873 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 2.811      ; 2.118      ;
; -0.843 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 2.803      ; 2.140      ;
; -0.842 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 2.805      ; 2.143      ;
; -0.823 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[5]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 2.812      ; 2.169      ;
; -0.820 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 2.811      ; 2.171      ;
; -0.665 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 2.932      ; 1.967      ;
; -0.637 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 2.992      ; 2.055      ;
; -0.621 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 3.000      ; 2.079      ;
; -0.603 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 2.932      ; 2.029      ;
; -0.547 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 2.945      ; 2.098      ;
; -0.541 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 2.987      ; 2.146      ;
; -0.483 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 2.924      ; 2.141      ;
; -0.419 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 2.803      ; 2.084      ;
; -0.413 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[10] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 2.804      ; 2.091      ;
; -0.412 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 2.815      ; 2.103      ;
; -0.411 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 2.814      ; 2.103      ;
; -0.332 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 2.811      ; 2.179      ;
; -0.327 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[5]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 2.812      ; 2.185      ;
; -0.324 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 2.811      ; 2.187      ;
; -0.300 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 2.803      ; 2.203      ;
; -0.299 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 2.805      ; 2.206      ;
; 0.025  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.510      ; 1.555      ;
; 0.274  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.570      ; 1.864      ;
; 0.286  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.510      ; 1.816      ;
; 0.500  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.578      ; 2.098      ;
; 0.518  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.502      ; 2.040      ;
; 0.582  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.393      ; 1.995      ;
; 0.582  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.392      ; 1.994      ;
; 0.585  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.565      ; 2.170      ;
; 0.618  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.523      ; 2.161      ;
; 0.647  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.389      ; 2.056      ;
; 0.714  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[10] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.382      ; 2.116      ;
; 0.717  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.381      ; 2.118      ;
; 0.799  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[5]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.390      ; 2.209      ;
; 0.802  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.389      ; 2.211      ;
; 0.826  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.381      ; 2.227      ;
; 0.827  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.383      ; 2.230      ;
; 1.664  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[3]           ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.039      ; 1.723      ;
; 1.790  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.051      ; 1.861      ;
; 1.790  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.050      ; 1.860      ;
; 1.798  ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[7]   ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.230      ; 2.048      ;
; 1.802  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.047      ; 1.869      ;
; 1.825  ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[2]   ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.048      ; 1.893      ;
; 1.852  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.228      ; 2.100      ;
; 1.853  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]           ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.168      ; 2.041      ;
; 1.870  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[5]           ; bloco_operacional:Bloco_OP|mux:m|mo[5]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.046      ; 1.936      ;
; 1.872  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.160      ; 2.052      ;
; 1.911  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[11]          ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.051      ; 1.982      ;
; 1.938  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[10]          ; bloco_operacional:Bloco_OP|mux:m|mo[10] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.038      ; 1.996      ;
; 1.953  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]           ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.236      ; 2.209      ;
; 1.959  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]           ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.039      ; 2.018      ;
; 1.964  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[14]          ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.179      ; 2.163      ;
; 1.978  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[14]          ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.037      ; 2.035      ;
; 1.991  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]           ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.041      ; 2.052      ;
; 2.037  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]           ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.039      ; 2.096      ;
; 2.069  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]           ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.041      ; 2.130      ;
; 2.093  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]           ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.168      ; 2.281      ;
; 2.097  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.181      ; 2.298      ;
; 2.104  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[11]          ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.181      ; 2.305      ;
; 2.113  ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[3]   ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.045      ; 2.178      ;
; 2.128  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[10] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.040      ; 2.188      ;
; 2.144  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]           ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.039      ; 2.203      ;
; 2.159  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]           ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.051      ; 2.230      ;
; 2.175  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[13]          ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.048      ; 2.243      ;
; 2.186  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[3]           ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.051      ; 2.257      ;
; 2.192  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]           ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.181      ; 2.393      ;
; 2.197  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[11]          ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.050      ; 2.267      ;
; 2.209  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[7]           ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.221      ; 2.450      ;
; 2.216  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]           ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.160      ; 2.396      ;
; 2.218  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.236      ; 2.474      ;
; 2.219  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[3]           ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.181      ; 2.420      ;
; 2.224  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.223      ; 2.467      ;
; 2.228  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s0~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.041      ; 2.289      ;
; 2.237  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]           ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.051      ; 2.308      ;
; 2.243  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[3]           ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.160      ; 2.423      ;
; 2.249  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s0~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.050      ; 2.319      ;
; 2.250  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s0~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.051      ; 2.321      ;
; 2.253  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.039      ; 2.312      ;
; 2.269  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.039      ; 2.328      ;
; 2.270  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]           ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.181      ; 2.471      ;
; 2.277  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[6]           ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.045      ; 2.342      ;
; 2.277  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s0~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.039      ; 2.336      ;
; 2.279  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[11]          ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.047      ; 2.346      ;
; 2.282  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s0~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.047      ; 2.349      ;
; 2.285  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]           ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.050      ; 2.355      ;
; 2.294  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.168      ; 2.482      ;
; 2.294  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]           ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.160      ; 2.474      ;
; 2.300  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.168      ; 2.488      ;
; 2.312  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[3]           ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.050      ; 2.382      ;
+--------+------------------------------------------------------------+-----------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisor:Divisor_clock|sig_clk'                                                                                                                                                                                                                                                                   ;
+--------+---------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                           ; To Node                                                                                                  ; Launch Clock                                              ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+-------------------------------+--------------+------------+------------+
; -0.344 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                                                     ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 2.889      ; 2.889      ;
; -0.203 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[6]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 2.888      ; 3.029      ;
; -0.203 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[14]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 2.888      ; 3.029      ;
; -0.182 ; bloco_operacional:Bloco_OP|mux:m|mo[15]                             ; bloco_operacional:Bloco_OP|data_op:RF|reg~116                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.071      ; 0.053      ;
; -0.161 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[2]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 2.888      ; 3.071      ;
; -0.161 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[1]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 2.888      ; 3.071      ;
; -0.143 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[5]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 2.889      ; 3.090      ;
; -0.139 ; data_i:Memoria_Instruncao|data[3]                                   ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[3]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.528      ; 0.053      ;
; -0.137 ; data_i:Memoria_Instruncao|data[5]                                   ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[5]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.526      ; 0.053      ;
; -0.126 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[3]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 2.889      ; 3.107      ;
; -0.124 ; data_i:Memoria_Instruncao|data[9]                                   ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[9]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.513      ; 0.053      ;
; -0.124 ; data_i:Memoria_Instruncao|data[13]                                  ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[13]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.513      ; 0.053      ;
; -0.123 ; data_i:Memoria_Instruncao|data[14]                                  ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[14]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.512      ; 0.053      ;
; -0.121 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[11]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 2.889      ; 3.112      ;
; -0.121 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[9]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 2.889      ; 3.112      ;
; -0.109 ; data_i:Memoria_Instruncao|data[10]                                  ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[10]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.498      ; 0.053      ;
; -0.108 ; data_i:Memoria_Instruncao|data[7]                                   ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[7]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.497      ; 0.053      ;
; -0.107 ; data_i:Memoria_Instruncao|data[8]                                   ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[8]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.496      ; 0.053      ;
; -0.098 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[0]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 2.888      ; 3.134      ;
; -0.098 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[8]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 2.888      ; 3.134      ;
; -0.098 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[10]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 2.888      ; 3.134      ;
; -0.098 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[7]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 2.888      ; 3.134      ;
; -0.091 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[4]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 2.888      ; 3.141      ;
; -0.091 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[12]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 2.888      ; 3.141      ;
; -0.091 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[13]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 2.888      ; 3.141      ;
; -0.003 ; data_i:Memoria_Instruncao|data[11]                                  ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[11]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.392      ; 0.053      ;
; -0.001 ; data_i:Memoria_Instruncao|data[0]                                   ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[0]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.390      ; 0.053      ;
; 0.004  ; data_i:Memoria_Instruncao|data[1]                                   ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[1]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.385      ; 0.053      ;
; 0.005  ; data_i:Memoria_Instruncao|data[4]                                   ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[4]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.384      ; 0.053      ;
; 0.005  ; data_i:Memoria_Instruncao|data[2]                                   ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[2]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.384      ; 0.053      ;
; 0.007  ; data_i:Memoria_Instruncao|data[12]                                  ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[12]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.382      ; 0.053      ;
; 0.018  ; data_i:Memoria_Instruncao|data[6]                                   ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[6]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.371      ; 0.053      ;
; 0.159  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                                                     ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 2.889      ; 2.892      ;
; 0.159  ; bloco_operacional:Bloco_OP|mux:m|mo[11]                             ; bloco_operacional:Bloco_OP|data_op:RF|reg~272                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.196      ; 0.519      ;
; 0.163  ; bloco_operacional:Bloco_OP|mux:m|mo[5]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~266                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.194      ; 0.521      ;
; 0.165  ; bloco_operacional:Bloco_OP|mux:m|mo[13]                             ; bloco_operacional:Bloco_OP|data_op:RF|reg~114                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.196      ; 0.525      ;
; 0.165  ; bloco_operacional:Bloco_OP|mux:m|mo[13]                             ; bloco_operacional:Bloco_OP|data_op:RF|reg~274                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.196      ; 0.525      ;
; 0.236  ; bloco_operacional:Bloco_OP|mux:m|mo[9]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~94                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.384      ; 0.784      ;
; 0.236  ; bloco_operacional:Bloco_OP|mux:m|mo[15]                             ; bloco_operacional:Bloco_OP|data_op:RF|reg~164                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.071      ; 0.471      ;
; 0.266  ; bloco_operacional:Bloco_OP|mux:m|mo[14]                             ; bloco_operacional:Bloco_OP|data_op:RF|reg~195                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.207      ; 0.637      ;
; 0.271  ; bloco_operacional:Bloco_OP|mux:m|mo[10]                             ; bloco_operacional:Bloco_OP|data_op:RF|reg~111                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.206      ; 0.641      ;
; 0.271  ; bloco_operacional:Bloco_OP|mux:m|mo[10]                             ; bloco_operacional:Bloco_OP|data_op:RF|reg~271                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.206      ; 0.641      ;
; 0.273  ; bloco_operacional:Bloco_OP|mux:m|mo[14]                             ; bloco_operacional:Bloco_OP|data_op:RF|reg~275                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.207      ; 0.644      ;
; 0.275  ; bloco_operacional:Bloco_OP|mux:m|mo[14]                             ; bloco_operacional:Bloco_OP|data_op:RF|reg~115                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.207      ; 0.646      ;
; 0.279  ; bloco_operacional:Bloco_OP|mux:m|mo[2]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~263                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.204      ; 0.647      ;
; 0.281  ; bloco_operacional:Bloco_OP|mux:m|mo[2]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~103                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.204      ; 0.649      ;
; 0.282  ; bloco_operacional:Bloco_OP|mux:m|mo[13]                             ; bloco_operacional:Bloco_OP|data_op:RF|reg~258                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.195      ; 0.641      ;
; 0.286  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_addr[0]            ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.343      ; 0.798      ;
; 0.287  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_addr[1]            ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.343      ; 0.799      ;
; 0.292  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_addr[3]            ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.343      ; 0.804      ;
; 0.299  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_addr[2]            ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.343      ; 0.811      ;
; 0.307  ; bloco_operacional:Bloco_OP|mux:m|mo[1]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~86                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.386      ; 0.857      ;
; 0.307  ; bloco_operacional:Bloco_OP|mux:m|mo[7]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~124                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.032      ; 0.503      ;
; 0.310  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.decodificacao ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.decodificacao                                      ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_inc               ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_inc                                                    ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_ld                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_ld                                                     ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.311  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_W_wr              ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_W_wr                                                   ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_rd             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_rd                                                  ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_rd                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_rd                                                      ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_wr                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_wr                                                      ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.312  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_addr[6]            ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.343      ; 0.824      ;
; 0.314  ; bloco_operacional:Bloco_OP|mux:m|mo[0]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~101                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.432      ; 0.910      ;
; 0.318  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.busca         ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.busca                                              ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.057      ; 0.519      ;
; 0.319  ; bloco_operacional:Bloco_OP|mux:m|mo[8]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~221                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.414      ; 0.897      ;
; 0.320  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_addr[4]            ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.343      ; 0.832      ;
; 0.322  ; bloco_operacional:Bloco_OP|mux:m|mo[6]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~59                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.195      ; 0.681      ;
; 0.323  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_addr[7]            ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.343      ; 0.835      ;
; 0.327  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_addr[5]            ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.343      ; 0.839      ;
; 0.329  ; bloco_operacional:Bloco_OP|mux:m|mo[12]                             ; bloco_operacional:Bloco_OP|data_op:RF|reg~273                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.199      ; 0.692      ;
; 0.330  ; bloco_operacional:Bloco_OP|mux:m|mo[12]                             ; bloco_operacional:Bloco_OP|data_op:RF|reg~113                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.199      ; 0.693      ;
; 0.333  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[11]                   ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_datain_reg0  ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.343      ; 0.845      ;
; 0.339  ; bloco_operacional:Bloco_OP|mux:m|mo[12]                             ; bloco_operacional:Bloco_OP|data_op:RF|reg~177                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.199      ; 0.702      ;
; 0.355  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]                    ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_datain_reg0  ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.343      ; 0.867      ;
; 0.360  ; bloco_operacional:Bloco_OP|mux:m|mo[12]                             ; bloco_operacional:Bloco_OP|data_op:RF|reg~209                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.199      ; 0.723      ;
; 0.364  ; bloco_operacional:Bloco_OP|mux:m|mo[11]                             ; bloco_operacional:Bloco_OP|data_op:RF|reg~240                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.195      ; 0.723      ;
; 0.369  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[6]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 2.888      ; 3.101      ;
; 0.369  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[14]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 2.888      ; 3.101      ;
; 0.369  ; bloco_operacional:Bloco_OP|mux:m|mo[6]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~139                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.195      ; 0.728      ;
; 0.383  ; bloco_operacional:Bloco_OP|mux:m|mo[3]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~88                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.560      ; 1.107      ;
; 0.384  ; bloco_operacional:Bloco_OP|mux:m|mo[10]                             ; bloco_operacional:Bloco_OP|data_op:RF|reg~143                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.206      ; 0.754      ;
; 0.389  ; bloco_operacional:Bloco_OP|mux:m|mo[6]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~43                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.186      ; 0.739      ;
; 0.390  ; bloco_operacional:Bloco_OP|mux:m|mo[5]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~170                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.193      ; 0.747      ;
; 0.397  ; bloco_operacional:Bloco_OP|mux:m|mo[13]                             ; bloco_operacional:Bloco_OP|data_op:RF|reg~98                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.196      ; 0.757      ;
; 0.399  ; bloco_operacional:Bloco_OP|mux:m|mo[10]                             ; bloco_operacional:Bloco_OP|data_op:RF|reg~175                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.206      ; 0.769      ;
; 0.401  ; bloco_operacional:Bloco_OP|mux:m|mo[8]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~189                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.092      ; 0.657      ;
; 0.401  ; bloco_operacional:Bloco_OP|mux:m|mo[10]                             ; bloco_operacional:Bloco_OP|data_op:RF|reg~47                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.206      ; 0.771      ;
; 0.404  ; bloco_operacional:Bloco_OP|mux:m|mo[5]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~250                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.192      ; 0.760      ;
; 0.407  ; bloco_operacional:Bloco_OP|mux:m|mo[11]                             ; bloco_operacional:Bloco_OP|data_op:RF|reg~176                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.196      ; 0.767      ;
; 0.410  ; bloco_operacional:Bloco_OP|mux:m|mo[5]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~154                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.193      ; 0.767      ;
; 0.412  ; bloco_operacional:Bloco_OP|mux:m|mo[5]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~186                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.193      ; 0.769      ;
; 0.412  ; bloco_operacional:Bloco_OP|mux:m|mo[14]                             ; bloco_operacional:Bloco_OP|data_op:RF|reg~179                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.207      ; 0.783      ;
; 0.415  ; bloco_operacional:Bloco_OP|mux:m|mo[14]                             ; bloco_operacional:Bloco_OP|data_op:RF|reg~51                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.207      ; 0.786      ;
; 0.416  ; bloco_operacional:Bloco_OP|mux:m|mo[13]                             ; bloco_operacional:Bloco_OP|data_op:RF|reg~162                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.197      ; 0.777      ;
; 0.420  ; bloco_operacional:Bloco_OP|mux:m|mo[3]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~232                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.206      ; 0.790      ;
; 0.421  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[2]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 2.888      ; 3.153      ;
; 0.421  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[1]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 2.888      ; 3.153      ;
; 0.421  ; bloco_operacional:Bloco_OP|mux:m|mo[13]                             ; bloco_operacional:Bloco_OP|data_op:RF|reg~34                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.496      ; 1.081      ;
; 0.425  ; bloco_operacional:Bloco_OP|mux:m|mo[13]                             ; bloco_operacional:Bloco_OP|data_op:RF|reg~178                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.196      ; 0.785      ;
; 0.427  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[5]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 2.889      ; 3.160      ;
; 0.432  ; bloco_operacional:Bloco_OP|mux:m|mo[11]                             ; bloco_operacional:Bloco_OP|data_op:RF|reg~112                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.195      ; 0.791      ;
+--------+---------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_1'                                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.197 ; divisor:Divisor_clock|sig_clk          ; divisor:Divisor_clock|sig_clk          ; divisor:Divisor_clock|sig_clk ; clk_1       ; 0.000        ; 1.976      ; 2.133      ;
; 0.349  ; divisor:Divisor_clock|sig_clk          ; divisor:Divisor_clock|sig_clk          ; divisor:Divisor_clock|sig_clk ; clk_1       ; -0.500       ; 1.976      ; 2.179      ;
; 0.499  ; divisor:Divisor_clock|sig_prescale[7]  ; divisor:Divisor_clock|sig_prescale[7]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.698      ;
; 0.499  ; divisor:Divisor_clock|sig_prescale[9]  ; divisor:Divisor_clock|sig_prescale[9]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.698      ;
; 0.503  ; divisor:Divisor_clock|sig_prescale[8]  ; divisor:Divisor_clock|sig_prescale[8]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.702      ;
; 0.510  ; divisor:Divisor_clock|sig_prescale[15] ; divisor:Divisor_clock|sig_prescale[15] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.709      ;
; 0.511  ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[1]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.710      ;
; 0.511  ; divisor:Divisor_clock|sig_prescale[17] ; divisor:Divisor_clock|sig_prescale[17] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.710      ;
; 0.511  ; divisor:Divisor_clock|sig_prescale[23] ; divisor:Divisor_clock|sig_prescale[23] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.710      ;
; 0.512  ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[2]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.711      ;
; 0.514  ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[3]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[5]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; divisor:Divisor_clock|sig_prescale[10] ; divisor:Divisor_clock|sig_prescale[10] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.713      ;
; 0.516  ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[4]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.715      ;
; 0.743  ; divisor:Divisor_clock|sig_prescale[7]  ; divisor:Divisor_clock|sig_prescale[8]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.942      ;
; 0.743  ; divisor:Divisor_clock|sig_prescale[9]  ; divisor:Divisor_clock|sig_prescale[10] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.942      ;
; 0.752  ; divisor:Divisor_clock|sig_prescale[8]  ; divisor:Divisor_clock|sig_prescale[9]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.951      ;
; 0.755  ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[2]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.954      ;
; 0.755  ; divisor:Divisor_clock|sig_prescale[6]  ; divisor:Divisor_clock|sig_prescale[7]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.954      ;
; 0.759  ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[4]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.958      ;
; 0.759  ; divisor:Divisor_clock|sig_prescale[8]  ; divisor:Divisor_clock|sig_prescale[10] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.958      ;
; 0.761  ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[3]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.960      ;
; 0.762  ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_prescale[17] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.961      ;
; 0.762  ; divisor:Divisor_clock|sig_prescale[6]  ; divisor:Divisor_clock|sig_prescale[8]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.961      ;
; 0.764  ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[1]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.963      ;
; 0.765  ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[5]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.964      ;
; 0.768  ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[4]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.967      ;
; 0.771  ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[2]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.970      ;
; 0.778  ; divisor:Divisor_clock|sig_prescale[21] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.977      ;
; 0.785  ; divisor:Divisor_clock|sig_prescale[18] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 0.984      ;
; 0.832  ; divisor:Divisor_clock|sig_prescale[7]  ; divisor:Divisor_clock|sig_prescale[9]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.031      ;
; 0.839  ; divisor:Divisor_clock|sig_prescale[7]  ; divisor:Divisor_clock|sig_prescale[10] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.038      ;
; 0.843  ; divisor:Divisor_clock|sig_prescale[15] ; divisor:Divisor_clock|sig_prescale[17] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.042      ;
; 0.844  ; divisor:Divisor_clock|sig_prescale[21] ; divisor:Divisor_clock|sig_prescale[23] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.043      ;
; 0.844  ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[3]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.043      ;
; 0.848  ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[7]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.047      ;
; 0.848  ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[5]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.047      ;
; 0.851  ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[4]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.050      ;
; 0.851  ; divisor:Divisor_clock|sig_prescale[6]  ; divisor:Divisor_clock|sig_prescale[9]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.050      ;
; 0.855  ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[8]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.054      ;
; 0.857  ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[5]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.056      ;
; 0.858  ; divisor:Divisor_clock|sig_prescale[6]  ; divisor:Divisor_clock|sig_prescale[10] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.057      ;
; 0.860  ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[3]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.059      ;
; 0.861  ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[7]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.060      ;
; 0.867  ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[4]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.066      ;
; 0.868  ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[8]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.067      ;
; 0.876  ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_prescale[16] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.075      ;
; 0.880  ; divisor:Divisor_clock|sig_prescale[11] ; divisor:Divisor_clock|sig_prescale[11] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.079      ;
; 0.899  ; divisor:Divisor_clock|sig_prescale[22] ; divisor:Divisor_clock|sig_prescale[23] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.098      ;
; 0.909  ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[0]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.108      ;
; 0.930  ; divisor:Divisor_clock|sig_prescale[14] ; divisor:Divisor_clock|sig_prescale[15] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.129      ;
; 0.940  ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[5]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.139      ;
; 0.944  ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[9]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.143      ;
; 0.944  ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[7]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.143      ;
; 0.946  ; divisor:Divisor_clock|sig_prescale[11] ; divisor:Divisor_clock|sig_prescale[15] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.145      ;
; 0.951  ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[10] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.150      ;
; 0.951  ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[8]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.150      ;
; 0.953  ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[7]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.152      ;
; 0.955  ; divisor:Divisor_clock|sig_prescale[10] ; divisor:Divisor_clock|sig_prescale[15] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.154      ;
; 0.956  ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[5]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.155      ;
; 0.957  ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[9]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.156      ;
; 0.958  ; divisor:Divisor_clock|sig_prescale[18] ; divisor:Divisor_clock|sig_prescale[23] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.157      ;
; 0.960  ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[8]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.159      ;
; 0.964  ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[10] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.163      ;
; 0.967  ; divisor:Divisor_clock|sig_prescale[6]  ; divisor:Divisor_clock|sig_prescale[6]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.166      ;
; 0.992  ; divisor:Divisor_clock|sig_prescale[12] ; divisor:Divisor_clock|sig_prescale[15] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.191      ;
; 0.997  ; divisor:Divisor_clock|sig_prescale[23] ; divisor:Divisor_clock|sig_prescale[24] ; clk_1                         ; clk_1       ; 0.000        ; 0.381      ; 1.522      ;
; 0.999  ; divisor:Divisor_clock|sig_prescale[13] ; divisor:Divisor_clock|sig_prescale[15] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.198      ;
; 1.023  ; divisor:Divisor_clock|sig_prescale[17] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.222      ;
; 1.023  ; divisor:Divisor_clock|sig_prescale[20] ; divisor:Divisor_clock|sig_prescale[23] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.222      ;
; 1.024  ; divisor:Divisor_clock|sig_prescale[9]  ; divisor:Divisor_clock|sig_prescale[15] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.223      ;
; 1.026  ; divisor:Divisor_clock|sig_prescale[14] ; divisor:Divisor_clock|sig_prescale[17] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.225      ;
; 1.036  ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[7]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.235      ;
; 1.036  ; divisor:Divisor_clock|sig_prescale[17] ; divisor:Divisor_clock|sig_prescale[23] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.235      ;
; 1.037  ; divisor:Divisor_clock|sig_prescale[19] ; divisor:Divisor_clock|sig_prescale[19] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.236      ;
; 1.037  ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.236      ;
; 1.040  ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[9]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.239      ;
; 1.040  ; divisor:Divisor_clock|sig_prescale[8]  ; divisor:Divisor_clock|sig_prescale[15] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.239      ;
; 1.042  ; divisor:Divisor_clock|sig_prescale[11] ; divisor:Divisor_clock|sig_prescale[17] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.241      ;
; 1.043  ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[8]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.242      ;
; 1.047  ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[10] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.246      ;
; 1.049  ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[9]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.248      ;
; 1.050  ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_prescale[23] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.249      ;
; 1.051  ; divisor:Divisor_clock|sig_prescale[10] ; divisor:Divisor_clock|sig_prescale[17] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.250      ;
; 1.052  ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[7]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.251      ;
; 1.056  ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[10] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.255      ;
; 1.059  ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[8]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.258      ;
; 1.060  ; divisor:Divisor_clock|sig_prescale[22] ; divisor:Divisor_clock|sig_prescale[22] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.259      ;
; 1.078  ; divisor:Divisor_clock|sig_prescale[19] ; divisor:Divisor_clock|sig_prescale[23] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.277      ;
; 1.088  ; divisor:Divisor_clock|sig_prescale[12] ; divisor:Divisor_clock|sig_prescale[17] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.287      ;
; 1.093  ; divisor:Divisor_clock|sig_prescale[21] ; divisor:Divisor_clock|sig_prescale[24] ; clk_1                         ; clk_1       ; 0.000        ; 0.381      ; 1.618      ;
; 1.095  ; divisor:Divisor_clock|sig_prescale[13] ; divisor:Divisor_clock|sig_prescale[17] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.294      ;
; 1.117  ; divisor:Divisor_clock|sig_prescale[15] ; divisor:Divisor_clock|sig_prescale[16] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.316      ;
; 1.118  ; divisor:Divisor_clock|sig_prescale[15] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.317      ;
; 1.120  ; divisor:Divisor_clock|sig_prescale[7]  ; divisor:Divisor_clock|sig_prescale[15] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.319      ;
; 1.120  ; divisor:Divisor_clock|sig_prescale[9]  ; divisor:Divisor_clock|sig_prescale[17] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.319      ;
; 1.126  ; divisor:Divisor_clock|sig_prescale[18] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.325      ;
; 1.131  ; divisor:Divisor_clock|sig_prescale[15] ; divisor:Divisor_clock|sig_prescale[23] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.330      ;
; 1.132  ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[9]  ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.331      ;
; 1.133  ; divisor:Divisor_clock|sig_prescale[10] ; divisor:Divisor_clock|sig_prescale[11] ; clk_1                         ; clk_1       ; 0.000        ; 0.055      ; 1.332      ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld'                                                                                                                                                         ;
+-------+--------------------------------------------------------------+------------------------------------+-------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                            ; Launch Clock                  ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+------------------------------------+-------------------------------+------------------------------------------------------+--------------+------------+------------+
; 1.960 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.147     ; 1.333      ;
; 1.993 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.136     ; 1.377      ;
; 2.024 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.299     ; 1.245      ;
; 2.066 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.297     ; 1.289      ;
; 2.177 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.156     ; 1.541      ;
; 2.198 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.149     ; 1.569      ;
; 2.228 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.268     ; 1.480      ;
; 2.245 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.150     ; 1.615      ;
; 2.253 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.297     ; 1.476      ;
; 2.265 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.284     ; 1.501      ;
; 2.268 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.299     ; 1.489      ;
; 2.271 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.149     ; 1.642      ;
; 2.278 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.299     ; 1.499      ;
; 2.279 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.147     ; 1.652      ;
; 2.297 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.149     ; 1.668      ;
; 2.300 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.157     ; 1.663      ;
; 2.306 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.147     ; 1.679      ;
; 2.306 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.149     ; 1.677      ;
; 2.311 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.297     ; 1.534      ;
; 2.311 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.297     ; 1.534      ;
; 2.335 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.157     ; 1.698      ;
; 2.343 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.150     ; 1.713      ;
; 2.363 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.149     ; 1.734      ;
; 2.380 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.157     ; 1.743      ;
; 2.411 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.149     ; 1.782      ;
; 2.418 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.299     ; 1.639      ;
; 2.428 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.299     ; 1.649      ;
; 2.437 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.149     ; 1.808      ;
; 2.438 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.285     ; 1.673      ;
; 2.453 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.297     ; 1.676      ;
; 2.458 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.284     ; 1.694      ;
; 2.461 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.136     ; 1.845      ;
; 2.469 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.299     ; 1.690      ;
; 2.473 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.268     ; 1.725      ;
; 2.480 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.149     ; 1.851      ;
; 2.482 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.149     ; 1.853      ;
; 2.485 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.157     ; 1.848      ;
; 2.486 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.149     ; 1.857      ;
; 2.494 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.157     ; 1.857      ;
; 2.496 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.149     ; 1.867      ;
; 2.502 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.157     ; 1.865      ;
; 2.503 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.150     ; 1.873      ;
; 2.513 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.269     ; 1.764      ;
; 2.516 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.147     ; 1.889      ;
; 2.529 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.297     ; 1.752      ;
; 2.533 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.297     ; 1.756      ;
; 2.539 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.284     ; 1.775      ;
; 2.545 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.157     ; 1.908      ;
; 2.549 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.149     ; 1.920      ;
; 2.550 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.156     ; 1.914      ;
; 2.573 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.149     ; 1.944      ;
; 2.575 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.285     ; 1.810      ;
; 2.584 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.136     ; 1.968      ;
; 2.585 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.284     ; 1.821      ;
; 2.588 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.149     ; 1.959      ;
; 2.590 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.150     ; 1.960      ;
; 2.590 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.268     ; 1.842      ;
; 2.591 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.156     ; 1.955      ;
; 2.606 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.150     ; 1.976      ;
; 2.609 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.136     ; 1.993      ;
; 2.612 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.147     ; 1.985      ;
; 2.640 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.136     ; 2.024      ;
; 2.641 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.284     ; 1.877      ;
; 2.649 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.268     ; 1.901      ;
; 2.650 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.267     ; 1.903      ;
; 2.652 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.136     ; 2.036      ;
; 2.657 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.284     ; 1.893      ;
; 2.664 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.156     ; 2.028      ;
; 2.669 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.147     ; 2.042      ;
; 2.671 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.147     ; 2.044      ;
; 2.672 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.285     ; 1.907      ;
; 2.673 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.136     ; 2.057      ;
; 2.686 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.269     ; 1.937      ;
; 2.686 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.284     ; 1.922      ;
; 2.687 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.269     ; 1.938      ;
; 2.698 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.299     ; 1.919      ;
; 2.702 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.268     ; 1.954      ;
; 2.712 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.150     ; 2.082      ;
; 2.719 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.156     ; 2.083      ;
; 2.720 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.156     ; 2.084      ;
; 2.721 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.284     ; 1.957      ;
; 2.722 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.150     ; 2.092      ;
; 2.741 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.268     ; 1.993      ;
; 2.759 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.285     ; 1.994      ;
; 2.760 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.156     ; 2.124      ;
; 2.764 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.285     ; 1.999      ;
; 2.769 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.285     ; 2.004      ;
; 2.773 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.269     ; 2.024      ;
; 2.797 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.267     ; 2.050      ;
; 2.800 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.269     ; 2.051      ;
; 2.809 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.267     ; 2.062      ;
; 2.859 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.284     ; 2.095      ;
; 2.862 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.285     ; 2.097      ;
; 2.868 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.267     ; 2.121      ;
; 2.875 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.284     ; 2.111      ;
; 2.881 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.284     ; 2.117      ;
; 2.885 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.284     ; 2.121      ;
; 2.897 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.267     ; 2.150      ;
; 2.898 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.267     ; 2.151      ;
; 2.898 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.268     ; 2.150      ;
+-------+--------------------------------------------------------------+------------------------------------+-------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'divisor:Divisor_clock|sig_clk'                                                                                                                                                                         ;
+--------+-------------------------------------------------------+--------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+--------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.166 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.056     ; 1.105      ;
; -0.166 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.056     ; 1.105      ;
; -0.166 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.056     ; 1.105      ;
; -0.166 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.056     ; 1.105      ;
; -0.166 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.056     ; 1.105      ;
; -0.166 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.056     ; 1.105      ;
; -0.166 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.056     ; 1.105      ;
+--------+-------------------------------------------------------+--------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'divisor:Divisor_clock|sig_clk'                                                                                                                                                                         ;
+-------+-------------------------------------------------------+--------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+--------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.789 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.056      ; 0.989      ;
; 0.789 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.056      ; 0.989      ;
; 0.789 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.056      ; 0.989      ;
; 0.789 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.056      ; 0.989      ;
; 0.789 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.056      ; 0.989      ;
; 0.789 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.056      ; 0.989      ;
; 0.789 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.056      ; 0.989      ;
+-------+-------------------------------------------------------+--------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_1'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_1 ; Rise       ; clk_1                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_clk          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[9]  ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[24] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_clk          ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[0]  ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[10] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[11] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[12] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[13] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[14] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[19] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[1]  ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[20] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[22] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[2]  ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[3]  ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[4]  ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[5]  ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[6]  ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[7]  ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[8]  ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[9]  ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[15] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[16] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[17] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[18] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[21] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[23] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; clk_1~input|o                          ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[24]|clk     ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_clk|clk              ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[0]|clk      ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[10]|clk     ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[11]|clk     ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[12]|clk     ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[13]|clk     ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[14]|clk     ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[19]|clk     ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[1]|clk      ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[20]|clk     ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[22]|clk     ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[2]|clk      ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[3]|clk      ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[4]|clk      ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[5]|clk      ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[6]|clk      ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[7]|clk      ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[8]|clk      ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[9]|clk      ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[15]|clk     ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[16]|clk     ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[17]|clk     ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[18]|clk     ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[21]|clk     ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[23]|clk     ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; clk_1~inputclkctrl|inclk[0]            ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; clk_1~inputclkctrl|outclk              ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_clk          ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[12] ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[13] ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[14] ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[15] ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[16] ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[17] ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[18] ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[19] ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[20] ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[21] ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[22] ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[23] ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[0]  ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[10] ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[11] ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[1]  ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[2]  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisor:Divisor_clock|sig_clk'                                                                                                                                   ;
+--------+--------------+----------------+------------+-------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                         ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------+-------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[10]                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[11]                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[12]                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[13]                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[14]                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[15]                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[3]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[5]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[6]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[7]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[8]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[9]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[0]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[10]                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[11]                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[12]                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[13]                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[14]                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[15]                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[2]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[3]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[4]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[6]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[7]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[8]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~100                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~101                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~102                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~103                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~104                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~105                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~106                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~107                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~108                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~109                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~110                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~111                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~112                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~113                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~114                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~115                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~116                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~117                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~118                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~119                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~120                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~121                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~122                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~123                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~124                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~125                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~126                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~127                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~128                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~129                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~130                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~131                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~132                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~133                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~134                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~135                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~136                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~137                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~138                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~139                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~140                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~141                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~142                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~143                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~144                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~145                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~146                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~147                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~148                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~149                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~150                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~151                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~152                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~153                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~154                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~155                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~156                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~157                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~158                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~159                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~160                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~161                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~162                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~163                                                            ;
+--------+--------------+----------------+------------+-------------------------------+------------+----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld'                                                                             ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+-----------------------------------------------+
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[12]|datac             ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[2]|datac              ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[4]|datac              ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[1]|datac              ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[12]            ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[2]             ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[4]             ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[0]|datac              ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[1]             ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[11]|datac             ;
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[0]             ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[11]            ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[10]|datad             ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[7]|datad              ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[8]|datad              ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[6]|datac              ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[13]|datad             ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[14]|datad             ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[9]|datad              ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[6]             ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[5]|datad              ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[3]|datad              ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Unidade_Controle|FSM_c|IR_ld~clkctrl|inclk[0] ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Unidade_Controle|FSM_c|IR_ld~clkctrl|outclk   ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[10]            ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[7]             ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[8]             ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[13]            ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[14]            ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[9]             ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[5]             ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[3]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Unidade_Controle|FSM_c|IR_ld|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Unidade_Controle|FSM_c|IR_ld|q                ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[3]             ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[5]             ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[13]            ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[14]            ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[9]             ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[10]            ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[7]             ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[8]             ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Unidade_Controle|FSM_c|IR_ld~clkctrl|inclk[0] ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Unidade_Controle|FSM_c|IR_ld~clkctrl|outclk   ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[3]|datad              ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[5]|datad              ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[13]|datad             ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[14]|datad             ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[9]|datad              ;
; 0.564 ; 0.564        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[6]             ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[6]|datac              ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[10]|datad             ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[7]|datad              ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[8]|datad              ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[11]            ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[0]             ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[11]|datac             ;
; 0.573 ; 0.573        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[1]             ;
; 0.574 ; 0.574        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[0]|datac              ;
; 0.574 ; 0.574        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[12]            ;
; 0.574 ; 0.574        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[2]             ;
; 0.574 ; 0.574        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[4]             ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[1]|datac              ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[12]|datac             ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[2]|datac              ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[4]|datac              ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0'                                                                       ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------+
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[10] ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[14] ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[11] ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[12] ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[13] ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[5]  ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[15]~4|combout             ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[15]~4clkctrl|inclk[0]     ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[15]~4clkctrl|outclk       ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[15] ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[10]|datad                 ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[14]|datad                 ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[15]|datac                 ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; Bloco_OP|m|mo[15]~4|datad               ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[2]|datad                  ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[3]|datad                  ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[11]|datad                 ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[12]|datad                 ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[13]|datad                 ;
; 0.455 ; 0.455        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[5]|datad                  ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[6]|datad                  ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[8]|datac                  ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[0]|datac                  ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[1]|datac                  ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[4]|datab                  ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[7]|dataa                  ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[9]|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; Unidade_Controle|FSM_c|RF_s0~reg0|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; Unidade_Controle|FSM_c|RF_s0~reg0|q     ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[9]|dataa                  ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[4]|datab                  ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[7]|dataa                  ;
; 0.536 ; 0.536        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[0]|datac                  ;
; 0.536 ; 0.536        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[1]|datac                  ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[8]|datac                  ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[6]|datad                  ;
; 0.543 ; 0.543        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[5]|datad                  ;
; 0.544 ; 0.544        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[13]|datad                 ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[11]|datad                 ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[12]|datad                 ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[15]|datac                 ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[10]|datad                 ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[14]|datad                 ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; Bloco_OP|m|mo[15]~4|datad               ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[2]|datad                  ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[3]|datad                  ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[15] ;
; 0.550 ; 0.550        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[15]~4clkctrl|inclk[0]     ;
; 0.550 ; 0.550        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[15]~4clkctrl|outclk       ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[15]~4|combout             ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[5]  ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[13] ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[11] ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[12] ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[10] ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[14] ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+---------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port     ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+---------------+-------------------------------+-------+-------+------------+-------------------------------+
; rst_principal ; divisor:Divisor_clock|sig_clk ; 1.512 ; 1.638 ; Rise       ; divisor:Divisor_clock|sig_clk ;
+---------------+-------------------------------+-------+-------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+---------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port     ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+---------------+-------------------------------+-------+-------+------------+-------------------------------+
; rst_principal ; divisor:Divisor_clock|sig_clk ; 0.710 ; 0.613 ; Rise       ; divisor:Divisor_clock|sig_clk ;
+---------------+-------------------------------+-------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-----------------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port             ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------------------+-------------------------------+-------+-------+------------+-------------------------------+
; clk_out               ; divisor:Divisor_clock|sig_clk ; 3.948 ;       ; Rise       ; divisor:Divisor_clock|sig_clk ;
; nibble_IR_msb_out[*]  ; divisor:Divisor_clock|sig_clk ; 8.205 ; 8.217 ; Rise       ; divisor:Divisor_clock|sig_clk ;
;  nibble_IR_msb_out[0] ; divisor:Divisor_clock|sig_clk ; 7.646 ; 7.730 ; Rise       ; divisor:Divisor_clock|sig_clk ;
;  nibble_IR_msb_out[1] ; divisor:Divisor_clock|sig_clk ; 8.205 ; 8.217 ; Rise       ; divisor:Divisor_clock|sig_clk ;
;  nibble_IR_msb_out[2] ; divisor:Divisor_clock|sig_clk ; 6.852 ; 6.866 ; Rise       ; divisor:Divisor_clock|sig_clk ;
; clk_out               ; divisor:Divisor_clock|sig_clk ;       ; 4.004 ; Fall       ; divisor:Divisor_clock|sig_clk ;
+-----------------------+-------------------------------+-------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-----------------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port             ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------------------+-------------------------------+-------+-------+------------+-------------------------------+
; clk_out               ; divisor:Divisor_clock|sig_clk ; 3.804 ;       ; Rise       ; divisor:Divisor_clock|sig_clk ;
; nibble_IR_msb_out[*]  ; divisor:Divisor_clock|sig_clk ; 6.582 ; 6.595 ; Rise       ; divisor:Divisor_clock|sig_clk ;
;  nibble_IR_msb_out[0] ; divisor:Divisor_clock|sig_clk ; 7.348 ; 7.428 ; Rise       ; divisor:Divisor_clock|sig_clk ;
;  nibble_IR_msb_out[1] ; divisor:Divisor_clock|sig_clk ; 7.926 ; 7.939 ; Rise       ; divisor:Divisor_clock|sig_clk ;
;  nibble_IR_msb_out[2] ; divisor:Divisor_clock|sig_clk ; 6.582 ; 6.595 ; Rise       ; divisor:Divisor_clock|sig_clk ;
; clk_out               ; divisor:Divisor_clock|sig_clk ;       ; 3.858 ; Fall       ; divisor:Divisor_clock|sig_clk ;
+-----------------------+-------------------------------+-------+-------+------------+-------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                 ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -2.327 ; -34.002       ;
; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; -1.901 ; -26.381       ;
; divisor:Divisor_clock|sig_clk                             ; -1.641 ; -294.489      ;
; clk_1                                                     ; -0.965 ; -11.491       ;
+-----------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                  ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.911 ; -12.542       ;
; divisor:Divisor_clock|sig_clk                             ; -0.364 ; -2.931        ;
; clk_1                                                     ; -0.174 ; -0.174        ;
; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; 1.287  ; 0.000         ;
+-----------------------------------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                 ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; divisor:Divisor_clock|sig_clk ; 0.262 ; 0.000         ;
+-------------------------------+-------+---------------+


+-------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                  ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; divisor:Divisor_clock|sig_clk ; 0.493 ; 0.000         ;
+-------------------------------+-------+---------------+


+------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                   ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; clk_1                                                     ; -3.000 ; -30.449       ;
; divisor:Divisor_clock|sig_clk                             ; -1.000 ; -353.000      ;
; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; 0.359  ; 0.000         ;
; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.438  ; 0.000         ;
+-----------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0'                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                 ; Launch Clock                  ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.327 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.033      ; 2.789      ;
; -2.320 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.028      ; 2.771      ;
; -2.310 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.080     ; 2.571      ;
; -2.283 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[10]                                                        ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.262     ; 2.362      ;
; -2.275 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s0~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.008     ; 2.752      ;
; -2.272 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.156     ; 2.601      ;
; -2.268 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.008     ; 2.745      ;
; -2.232 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.081     ; 2.492      ;
; -2.209 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.262     ; 2.288      ;
; -2.197 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.076     ; 2.667      ;
; -2.189 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[3]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.148     ; 2.470      ;
; -2.182 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[3]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.153     ; 2.452      ;
; -2.173 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.008     ; 2.650      ;
; -2.169 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.034      ; 2.632      ;
; -2.166 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.108     ; 2.487      ;
; -2.154 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[3]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.262     ; 2.233      ;
; -2.151 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.029      ; 2.603      ;
; -2.149 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[0]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.035      ; 2.613      ;
; -2.144 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[4]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.148     ; 2.425      ;
; -2.143 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[8]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.148     ; 2.424      ;
; -2.142 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[0]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.030      ; 2.595      ;
; -2.140 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[8]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.032      ; 2.601      ;
; -2.137 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[4]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.153     ; 2.407      ;
; -2.136 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.036      ; 2.592      ;
; -2.134 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.222     ; 2.253      ;
; -2.131 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.217     ; 2.460      ;
; -2.124 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.148     ; 2.405      ;
; -2.119 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[3]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.257     ; 2.408      ;
; -2.117 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.153     ; 2.387      ;
; -2.108 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[8]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.262     ; 2.187      ;
; -2.096 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[6]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.032      ; 2.557      ;
; -2.093 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[5]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.033      ; 2.555      ;
; -2.092 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[7]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.148     ; 2.373      ;
; -2.089 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[6]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.027      ; 2.539      ;
; -2.089 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.262     ; 2.168      ;
; -2.086 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[5]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.028      ; 2.537      ;
; -2.072 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.075     ; 2.543      ;
; -2.061 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s0~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.008     ; 2.538      ;
; -2.058 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[3]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.145     ; 2.333      ;
; -2.057 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[7]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.262     ; 2.136      ;
; -2.054 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.257     ; 2.343      ;
; -2.054 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[0]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.079     ; 2.316      ;
; -2.051 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[11]                                                        ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.262     ; 2.130      ;
; -2.049 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[4]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.262     ; 2.128      ;
; -2.046 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.148     ; 2.327      ;
; -2.045 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[8]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.082     ; 2.304      ;
; -2.043 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.214     ; 2.359      ;
; -2.040 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.141     ; 2.390      ;
; -2.039 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.153     ; 2.309      ;
; -2.019 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.074     ; 2.485      ;
; -2.019 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[0]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.074     ; 2.491      ;
; -2.014 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[4]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.257     ; 2.303      ;
; -2.011 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.037      ; 2.468      ;
; -2.007 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.001      ; 2.499      ;
; -2.001 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[6]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.082     ; 2.260      ;
; -2.000 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.213     ; 2.327      ;
; -1.998 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[5]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.081     ; 2.258      ;
; -1.993 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.145     ; 2.268      ;
; -1.991 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.148     ; 2.272      ;
; -1.989 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.000      ; 2.480      ;
; -1.988 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.220     ; 2.314      ;
; -1.987 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.008     ; 2.464      ;
; -1.980 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[12]                                                        ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.082     ; 2.239      ;
; -1.980 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[10]                                                        ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.181     ; 2.290      ;
; -1.976 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.075     ; 2.447      ;
; -1.975 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.148     ; 2.256      ;
; -1.973 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.262     ; 2.052      ;
; -1.969 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.150     ; 2.304      ;
; -1.968 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.153     ; 2.238      ;
; -1.963 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[5]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.076     ; 2.433      ;
; -1.962 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.150     ; 2.297      ;
; -1.958 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[0]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.038      ; 2.416      ;
; -1.954 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.222     ; 2.277      ;
; -1.949 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[10]                                                        ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.257     ; 2.238      ;
; -1.940 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.262     ; 2.019      ;
; -1.938 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.257     ; 2.227      ;
; -1.936 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.072     ; 2.394      ;
; -1.934 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.217     ; 2.263      ;
; -1.932 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[9]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.081     ; 2.192      ;
; -1.929 ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~portb_address_reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.220     ; 2.255      ;
; -1.926 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[10]                                                        ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.081     ; 2.186      ;
; -1.918 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.073     ; 2.375      ;
; -1.910 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[6]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.148     ; 2.191      ;
; -1.909 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[10]                                                        ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.254     ; 2.185      ;
; -1.906 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.181     ; 2.216      ;
; -1.905 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.257     ; 2.194      ;
; -1.903 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[6]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.153     ; 2.173      ;
; -1.898 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.076     ; 2.368      ;
; -1.897 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.015     ; 2.367      ;
; -1.891 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.078     ; 2.359      ;
; -1.890 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.079     ; 2.357      ;
; -1.886 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[13]                                                        ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.082     ; 2.145      ;
; -1.881 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[3]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.255     ; 2.166      ;
; -1.877 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[2]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.145     ; 2.152      ;
; -1.875 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.257     ; 2.164      ;
; -1.871 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[7]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.032      ; 2.332      ;
; -1.867 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s0~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.034      ; 2.330      ;
; -1.867 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; -0.260     ; 2.153      ;
; -1.860 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[9]                                                         ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.033      ; 2.322      ;
; -1.860 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s0~reg0                                               ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 1.000        ; 0.029      ; 2.312      ;
+--------+----------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld'                                                                                                                                                         ;
+--------+--------------------------------------------------------------+------------------------------------+-------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                            ; Launch Clock                  ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+------------------------------------+-------------------------------+------------------------------------------------------+--------------+------------+------------+
; -1.901 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.231     ; 1.740      ;
; -1.880 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.229     ; 1.721      ;
; -1.863 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.240     ; 1.693      ;
; -1.847 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.229     ; 1.688      ;
; -1.845 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.229     ; 1.686      ;
; -1.836 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.231     ; 1.675      ;
; -1.829 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.170     ; 1.669      ;
; -1.822 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.231     ; 1.661      ;
; -1.814 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.240     ; 1.644      ;
; -1.813 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.166     ; 1.656      ;
; -1.813 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.229     ; 1.654      ;
; -1.798 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.231     ; 1.637      ;
; -1.793 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.231     ; 1.632      ;
; -1.790 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.231     ; 1.629      ;
; -1.789 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.240     ; 1.619      ;
; -1.770 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.240     ; 1.600      ;
; -1.767 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.239     ; 1.598      ;
; -1.762 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.229     ; 1.603      ;
; -1.762 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.170     ; 1.602      ;
; -1.762 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.239     ; 1.593      ;
; -1.761 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.156     ; 1.614      ;
; -1.743 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.230     ; 1.583      ;
; -1.743 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.170     ; 1.583      ;
; -1.735 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.170     ; 1.574      ;
; -1.733 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.163     ; 1.579      ;
; -1.731 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.166     ; 1.574      ;
; -1.731 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.170     ; 1.570      ;
; -1.730 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.170     ; 1.570      ;
; -1.726 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.156     ; 1.579      ;
; -1.723 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.240     ; 1.553      ;
; -1.716 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.247     ; 1.539      ;
; -1.715 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.241     ; 1.544      ;
; -1.714 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.166     ; 1.557      ;
; -1.713 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.240     ; 1.543      ;
; -1.713 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.163     ; 1.559      ;
; -1.712 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.229     ; 1.553      ;
; -1.709 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.170     ; 1.548      ;
; -1.708 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.170     ; 1.548      ;
; -1.699 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.165     ; 1.543      ;
; -1.698 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.247     ; 1.521      ;
; -1.697 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.156     ; 1.550      ;
; -1.694 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.165     ; 1.538      ;
; -1.692 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.163     ; 1.538      ;
; -1.685 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.170     ; 1.525      ;
; -1.680 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.156     ; 1.533      ;
; -1.678 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.165     ; 1.522      ;
; -1.677 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.239     ; 1.508      ;
; -1.677 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.163     ; 1.523      ;
; -1.677 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.247     ; 1.500      ;
; -1.672 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.166     ; 1.515      ;
; -1.672 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.166     ; 1.515      ;
; -1.666 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.170     ; 1.505      ;
; -1.664 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.165     ; 1.508      ;
; -1.663 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.247     ; 1.486      ;
; -1.655 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.166     ; 1.498      ;
; -1.653 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.239     ; 1.484      ;
; -1.652 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.241     ; 1.481      ;
; -1.646 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.165     ; 1.490      ;
; -1.639 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.165     ; 1.483      ;
; -1.635 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.165     ; 1.479      ;
; -1.632 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.230     ; 1.472      ;
; -1.632 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.239     ; 1.463      ;
; -1.630 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.163     ; 1.476      ;
; -1.629 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.241     ; 1.458      ;
; -1.628 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.156     ; 1.481      ;
; -1.624 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.230     ; 1.464      ;
; -1.615 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.231     ; 1.454      ;
; -1.615 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.156     ; 1.468      ;
; -1.611 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.230     ; 1.451      ;
; -1.599 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.170     ; 1.439      ;
; -1.598 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.170     ; 1.437      ;
; -1.597 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.230     ; 1.437      ;
; -1.596 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.229     ; 1.437      ;
; -1.587 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.246     ; 1.506      ;
; -1.583 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.239     ; 1.414      ;
; -1.576 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.163     ; 1.422      ;
; -1.568 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.166     ; 1.411      ;
; -1.568 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.241     ; 1.397      ;
; -1.563 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.165     ; 1.407      ;
; -1.561 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.170     ; 1.400      ;
; -1.553 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.165     ; 1.397      ;
; -1.552 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.241     ; 1.381      ;
; -1.540 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.165     ; 1.384      ;
; -1.536 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.165     ; 1.380      ;
; -1.535 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.239     ; 1.366      ;
; -1.522 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.246     ; 1.441      ;
; -1.521 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.165     ; 1.365      ;
; -1.507 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.230     ; 1.347      ;
; -1.505 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.246     ; 1.424      ;
; -1.493 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.170     ; 1.332      ;
; -1.486 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.230     ; 1.326      ;
; -1.481 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.163     ; 1.327      ;
; -1.476 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.165     ; 1.320      ;
; -1.468 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.241     ; 1.297      ;
; -1.461 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.240     ; 1.291      ;
; -1.441 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.246     ; 1.360      ;
; -1.418 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.247     ; 1.241      ;
; -1.392 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.246     ; 1.311      ;
; -1.362 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.156     ; 1.215      ;
; -1.352 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; 0.500        ; -0.246     ; 1.271      ;
+--------+--------------------------------------------------------------+------------------------------------+-------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisor:Divisor_clock|sig_clk'                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -1.641 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[2] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[3]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.038     ; 2.590      ;
; -1.632 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[3]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.038     ; 2.581      ;
; -1.578 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.038     ; 2.527      ;
; -1.575 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[2]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.699      ;
; -1.555 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.busca  ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.046     ; 2.496      ;
; -1.552 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.saltar ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.046     ; 2.493      ;
; -1.539 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[2] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.663      ;
; -1.535 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[1] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.038     ; 2.484      ;
; -1.510 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[6]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.634      ;
; -1.482 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[2] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.606      ;
; -1.472 ; bloco_operacional:Bloco_OP|data_op:RF|reg~265                ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.034     ; 2.425      ;
; -1.451 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.575      ;
; -1.449 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[15]            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.busca  ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.046     ; 2.390      ;
; -1.446 ; bloco_operacional:Bloco_OP|data_op:RF|reg~37                 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.038     ; 2.395      ;
; -1.446 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[15]            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.saltar ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.046     ; 2.387      ;
; -1.440 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[1] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[2]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.564      ;
; -1.426 ; bloco_operacional:Bloco_OP|data_op:RF|reg~57                 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.034     ; 2.379      ;
; -1.420 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[15]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.544      ;
; -1.409 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.533      ;
; -1.409 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.047     ; 2.349      ;
; -1.394 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[13]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.518      ;
; -1.384 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[2] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[9]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.047     ; 2.324      ;
; -1.377 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[1] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[6]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.501      ;
; -1.376 ; bloco_operacional:Bloco_OP|data_op:RF|reg~106                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.500      ;
; -1.375 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[10]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.499      ;
; -1.373 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[2] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[5]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.047     ; 2.313      ;
; -1.365 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[13]            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.busca  ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.037     ; 2.315      ;
; -1.362 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[13]            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.saltar ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.037     ; 2.312      ;
; -1.356 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[6]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.036     ; 2.307      ;
; -1.353 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[9]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.047     ; 2.293      ;
; -1.348 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[1] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[12]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.472      ;
; -1.348 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[1] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[14]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.472      ;
; -1.345 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[2] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.469      ;
; -1.337 ; bloco_operacional:Bloco_OP|data_op:RF|reg~41                 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.038     ; 2.286      ;
; -1.334 ; bloco_operacional:Bloco_OP|data_op:RF|reg~138                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.141      ; 2.462      ;
; -1.333 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[10]            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.busca  ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.046     ; 2.274      ;
; -1.332 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.038     ; 2.281      ;
; -1.330 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[1] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.038     ; 2.279      ;
; -1.330 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[10]            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.saltar ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.046     ; 2.271      ;
; -1.326 ; bloco_operacional:Bloco_OP|data_op:RF|reg~115                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[14]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.450      ;
; -1.325 ; bloco_operacional:Bloco_OP|data_op:RF|reg~105                ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.038     ; 2.274      ;
; -1.322 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[12]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.446      ;
; -1.318 ; bloco_operacional:Bloco_OP|data_op:RF|reg~150                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.143      ; 2.448      ;
; -1.314 ; bloco_operacional:Bloco_OP|data_op:RF|reg~164                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[15]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.438      ;
; -1.303 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[2] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[15]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.427      ;
; -1.296 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[2] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[13]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.420      ;
; -1.295 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.419      ;
; -1.287 ; bloco_operacional:Bloco_OP|data_op:RF|reg~154                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.143      ; 2.417      ;
; -1.286 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[1] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[10]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.410      ;
; -1.283 ; bloco_operacional:Bloco_OP|data_op:RF|reg~110                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.047     ; 2.223      ;
; -1.274 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[14]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.398      ;
; -1.274 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[1] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.047     ; 2.214      ;
; -1.273 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[2] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[7]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.397      ;
; -1.268 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[3]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~222                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.031     ; 2.224      ;
; -1.268 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[3]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~223                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.031     ; 2.224      ;
; -1.268 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[3]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~225                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.031     ; 2.224      ;
; -1.268 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[3]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~226                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.031     ; 2.224      ;
; -1.268 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[3]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~227                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.031     ; 2.224      ;
; -1.268 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[3]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~228                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.031     ; 2.224      ;
; -1.265 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[1] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[14]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.047     ; 2.205      ;
; -1.263 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[15]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.047     ; 2.203      ;
; -1.263 ; bloco_operacional:Bloco_OP|data_op:RF|reg~45                 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[8]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.036     ; 2.214      ;
; -1.255 ; bloco_operacional:Bloco_OP|data_op:RF|reg~170                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.142      ; 2.384      ;
; -1.253 ; bloco_operacional:Bloco_OP|data_op:RF|reg~249                ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.034     ; 2.206      ;
; -1.252 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~200                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.031     ; 2.208      ;
; -1.252 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~205                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.031     ; 2.208      ;
; -1.252 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~207                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.031     ; 2.208      ;
; -1.252 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~209                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.031     ; 2.208      ;
; -1.252 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~210                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.031     ; 2.208      ;
; -1.252 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~211                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.031     ; 2.208      ;
; -1.252 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~212                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.031     ; 2.208      ;
; -1.248 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[8]             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.busca  ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.037     ; 2.198      ;
; -1.247 ; bloco_operacional:Bloco_OP|data_op:RF|reg~67                 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[14]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.139      ; 2.373      ;
; -1.246 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[0] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[0]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.039     ; 2.194      ;
; -1.245 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[8]             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.saltar ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.037     ; 2.195      ;
; -1.243 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[5]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.047     ; 2.183      ;
; -1.243 ; bloco_operacional:Bloco_OP|data_op:RF|reg~115                ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[14]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.047     ; 2.183      ;
; -1.242 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_W_wr       ; bloco_operacional:Bloco_OP|data_op:RF|reg~29                 ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.030     ; 2.199      ;
; -1.242 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_W_wr       ; bloco_operacional:Bloco_OP|data_op:RF|reg~31                 ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.030     ; 2.199      ;
; -1.242 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_W_wr       ; bloco_operacional:Bloco_OP|data_op:RF|reg~33                 ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.030     ; 2.199      ;
; -1.242 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_W_wr       ; bloco_operacional:Bloco_OP|data_op:RF|reg~35                 ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.030     ; 2.199      ;
; -1.242 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_W_wr       ; bloco_operacional:Bloco_OP|data_op:RF|reg~25                 ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.030     ; 2.199      ;
; -1.241 ; bloco_operacional:Bloco_OP|data_op:RF|reg~158                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.127      ; 2.355      ;
; -1.238 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[11]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.362      ;
; -1.237 ; bloco_operacional:Bloco_OP|data_op:RF|reg~49                 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[12]            ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.139      ; 2.363      ;
; -1.237 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[3] ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[7]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.361      ;
; -1.233 ; bloco_operacional:Bloco_OP|data_op:RF|reg~121                ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.034     ; 2.186      ;
; -1.223 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_addr[1] ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[6]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.036     ; 2.174      ;
; -1.221 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~222                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.031     ; 2.177      ;
; -1.221 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~223                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.031     ; 2.177      ;
; -1.221 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~225                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.031     ; 2.177      ;
; -1.221 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~226                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.031     ; 2.177      ;
; -1.221 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~227                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.031     ; 2.177      ;
; -1.221 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_w_addr[1]  ; bloco_operacional:Bloco_OP|data_op:RF|reg~228                ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.031     ; 2.177      ;
; -1.221 ; bloco_operacional:Bloco_OP|data_op:RF|reg~94                 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.082     ; 2.126      ;
; -1.220 ; bloco_operacional:Bloco_OP|data_op:RF|reg~183                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[2]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.143      ; 2.350      ;
; -1.220 ; bloco_operacional:Bloco_OP|data_op:RF|reg~88                 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[3]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.257     ; 1.950      ;
; -1.219 ; bloco_operacional:Bloco_OP|data_op:RF|reg~45                 ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[8]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.343      ;
; -1.217 ; bloco_operacional:Bloco_OP|data_op:RF|reg~69                 ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.032     ; 2.172      ;
; -1.215 ; bloco_operacional:Bloco_OP|data_op:RF|reg~102                ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]             ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; 0.137      ; 2.339      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_1'                                                                                                                            ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.965 ; divisor:Divisor_clock|sig_prescale[18] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.916      ;
; -0.925 ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.876      ;
; -0.910 ; divisor:Divisor_clock|sig_prescale[21] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.861      ;
; -0.893 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.844      ;
; -0.891 ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.842      ;
; -0.889 ; divisor:Divisor_clock|sig_prescale[11] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.840      ;
; -0.881 ; divisor:Divisor_clock|sig_prescale[10] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.832      ;
; -0.878 ; divisor:Divisor_clock|sig_prescale[17] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.829      ;
; -0.856 ; divisor:Divisor_clock|sig_prescale[13] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.807      ;
; -0.841 ; divisor:Divisor_clock|sig_prescale[24] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.233     ; 1.595      ;
; -0.841 ; divisor:Divisor_clock|sig_prescale[19] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.792      ;
; -0.840 ; divisor:Divisor_clock|sig_prescale[20] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.791      ;
; -0.830 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[20] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.781      ;
; -0.830 ; divisor:Divisor_clock|sig_prescale[9]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.781      ;
; -0.830 ; divisor:Divisor_clock|sig_prescale[8]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.781      ;
; -0.826 ; divisor:Divisor_clock|sig_prescale[14] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.777      ;
; -0.822 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[22] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.773      ;
; -0.808 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[24] ; clk_1        ; clk_1       ; 1.000        ; 0.153      ; 1.948      ;
; -0.807 ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.758      ;
; -0.798 ; divisor:Divisor_clock|sig_prescale[15] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.749      ;
; -0.790 ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.741      ;
; -0.786 ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[20] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.737      ;
; -0.778 ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[22] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.729      ;
; -0.775 ; divisor:Divisor_clock|sig_prescale[12] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.726      ;
; -0.774 ; divisor:Divisor_clock|sig_prescale[7]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.725      ;
; -0.766 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[20] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.717      ;
; -0.764 ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[24] ; clk_1        ; clk_1       ; 1.000        ; 0.153      ; 1.904      ;
; -0.761 ; divisor:Divisor_clock|sig_prescale[23] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.712      ;
; -0.758 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[22] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.709      ;
; -0.755 ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.706      ;
; -0.750 ; divisor:Divisor_clock|sig_prescale[6]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.701      ;
; -0.744 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[24] ; clk_1        ; clk_1       ; 1.000        ; 0.153      ; 1.884      ;
; -0.725 ; divisor:Divisor_clock|sig_prescale[18] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.676      ;
; -0.725 ; divisor:Divisor_clock|sig_prescale[18] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.676      ;
; -0.716 ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[20] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.667      ;
; -0.713 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.664      ;
; -0.712 ; divisor:Divisor_clock|sig_prescale[22] ; divisor:Divisor_clock|sig_clk          ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.663      ;
; -0.708 ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[22] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.659      ;
; -0.698 ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[20] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.649      ;
; -0.694 ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[24] ; clk_1        ; clk_1       ; 1.000        ; 0.153      ; 1.834      ;
; -0.690 ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[22] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.641      ;
; -0.685 ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.636      ;
; -0.685 ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.636      ;
; -0.676 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[19] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.627      ;
; -0.676 ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[24] ; clk_1        ; clk_1       ; 1.000        ; 0.153      ; 1.816      ;
; -0.670 ; divisor:Divisor_clock|sig_prescale[21] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.621      ;
; -0.670 ; divisor:Divisor_clock|sig_prescale[21] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.621      ;
; -0.667 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.618      ;
; -0.666 ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[19] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.617      ;
; -0.663 ; divisor:Divisor_clock|sig_prescale[18] ; divisor:Divisor_clock|sig_prescale[6]  ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.614      ;
; -0.663 ; divisor:Divisor_clock|sig_prescale[18] ; divisor:Divisor_clock|sig_prescale[11] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.614      ;
; -0.662 ; divisor:Divisor_clock|sig_prescale[18] ; divisor:Divisor_clock|sig_prescale[0]  ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.613      ;
; -0.657 ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.608      ;
; -0.653 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.604      ;
; -0.653 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.604      ;
; -0.651 ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.602      ;
; -0.651 ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.602      ;
; -0.650 ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[20] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.601      ;
; -0.649 ; divisor:Divisor_clock|sig_prescale[11] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.600      ;
; -0.649 ; divisor:Divisor_clock|sig_prescale[11] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.600      ;
; -0.642 ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[22] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.593      ;
; -0.641 ; divisor:Divisor_clock|sig_prescale[10] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.592      ;
; -0.641 ; divisor:Divisor_clock|sig_prescale[10] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.592      ;
; -0.638 ; divisor:Divisor_clock|sig_prescale[17] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.589      ;
; -0.638 ; divisor:Divisor_clock|sig_prescale[17] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.589      ;
; -0.628 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[13] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.579      ;
; -0.628 ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[24] ; clk_1        ; clk_1       ; 1.000        ; 0.153      ; 1.768      ;
; -0.623 ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_prescale[6]  ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.574      ;
; -0.623 ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_prescale[11] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.574      ;
; -0.622 ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_prescale[0]  ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.573      ;
; -0.620 ; divisor:Divisor_clock|sig_prescale[7]  ; divisor:Divisor_clock|sig_prescale[20] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.571      ;
; -0.618 ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[13] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.569      ;
; -0.616 ; divisor:Divisor_clock|sig_prescale[13] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.567      ;
; -0.616 ; divisor:Divisor_clock|sig_prescale[13] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.567      ;
; -0.612 ; divisor:Divisor_clock|sig_prescale[7]  ; divisor:Divisor_clock|sig_prescale[22] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.563      ;
; -0.612 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[19] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.563      ;
; -0.608 ; divisor:Divisor_clock|sig_prescale[21] ; divisor:Divisor_clock|sig_prescale[6]  ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; divisor:Divisor_clock|sig_prescale[21] ; divisor:Divisor_clock|sig_prescale[11] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.559      ;
; -0.607 ; divisor:Divisor_clock|sig_prescale[21] ; divisor:Divisor_clock|sig_prescale[0]  ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.558      ;
; -0.606 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[14] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.557      ;
; -0.603 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[16] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.554      ;
; -0.601 ; divisor:Divisor_clock|sig_prescale[24] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.233     ; 1.355      ;
; -0.601 ; divisor:Divisor_clock|sig_prescale[19] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.552      ;
; -0.601 ; divisor:Divisor_clock|sig_prescale[24] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.233     ; 1.355      ;
; -0.601 ; divisor:Divisor_clock|sig_prescale[19] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.552      ;
; -0.600 ; divisor:Divisor_clock|sig_prescale[20] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.551      ;
; -0.600 ; divisor:Divisor_clock|sig_prescale[20] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.551      ;
; -0.598 ; divisor:Divisor_clock|sig_prescale[7]  ; divisor:Divisor_clock|sig_prescale[24] ; clk_1        ; clk_1       ; 1.000        ; 0.153      ; 1.738      ;
; -0.598 ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[19] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.549      ;
; -0.597 ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.548      ;
; -0.591 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[6]  ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.542      ;
; -0.591 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[11] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.542      ;
; -0.590 ; divisor:Divisor_clock|sig_prescale[9]  ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.541      ;
; -0.590 ; divisor:Divisor_clock|sig_prescale[9]  ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.541      ;
; -0.590 ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[0]  ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.541      ;
; -0.590 ; divisor:Divisor_clock|sig_prescale[8]  ; divisor:Divisor_clock|sig_prescale[18] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.541      ;
; -0.590 ; divisor:Divisor_clock|sig_prescale[8]  ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.541      ;
; -0.589 ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[21] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.540      ;
; -0.589 ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[6]  ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.540      ;
; -0.589 ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[11] ; clk_1        ; clk_1       ; 1.000        ; -0.036     ; 1.540      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0'                                                                                                                                                                                         ;
+--------+------------------------------------------------------------+-----------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node                                 ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+-----------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -0.911 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.937      ; 1.131      ;
; -0.894 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.986      ; 1.197      ;
; -0.882 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.937      ; 1.160      ;
; -0.873 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.982      ; 1.214      ;
; -0.861 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.947      ; 1.191      ;
; -0.832 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.978      ; 1.251      ;
; -0.804 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.930      ; 1.231      ;
; -0.777 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[10] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.863      ; 1.191      ;
; -0.777 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.862      ; 1.190      ;
; -0.732 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.870      ; 1.243      ;
; -0.730 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.871      ; 1.246      ;
; -0.703 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.867      ; 1.269      ;
; -0.697 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[5]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.869      ; 1.277      ;
; -0.693 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.867      ; 1.279      ;
; -0.689 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.861      ; 1.277      ;
; -0.687 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.863      ; 1.281      ;
; -0.322 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 1.986      ; 1.289      ;
; -0.312 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 1.937      ; 1.250      ;
; -0.312 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 1.982      ; 1.295      ;
; -0.268 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 1.937      ; 1.294      ;
; -0.243 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 1.930      ; 1.312      ;
; -0.236 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 1.871      ; 1.260      ;
; -0.235 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 1.870      ; 1.260      ;
; -0.234 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 1.947      ; 1.338      ;
; -0.222 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 1.978      ; 1.381      ;
; -0.187 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 1.867      ; 1.305      ;
; -0.172 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.069      ; 0.917      ;
; -0.157 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 1.862      ; 1.330      ;
; -0.153 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[10] ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 1.863      ; 1.335      ;
; -0.101 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[5]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 1.869      ; 1.393      ;
; -0.097 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 1.867      ; 1.395      ;
; -0.071 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 1.861      ; 1.415      ;
; -0.070 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -0.500       ; 1.863      ; 1.418      ;
; -0.018 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.069      ; 1.071      ;
; 0.052  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.114      ; 1.186      ;
; 0.107  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.118      ; 1.245      ;
; 0.187  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.062      ; 1.269      ;
; 0.194  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.003      ; 1.217      ;
; 0.195  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.002      ; 1.217      ;
; 0.206  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.079      ; 1.305      ;
; 0.222  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.110      ; 1.352      ;
; 0.243  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.999      ; 1.262      ;
; 0.284  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[10] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.995      ; 1.299      ;
; 0.288  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.994      ; 1.302      ;
; 0.343  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.993      ; 1.356      ;
; 0.349  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.995      ; 1.364      ;
; 0.362  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[5]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 1.001      ; 1.383      ;
; 0.364  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s1~reg0  ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.999      ; 1.383      ;
; 0.917  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[3]           ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.078      ; 1.015      ;
; 1.009  ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[2]   ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.085      ; 1.114      ;
; 1.013  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.088      ; 1.121      ;
; 1.014  ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[7]   ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.200      ; 1.234      ;
; 1.014  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.087      ; 1.121      ;
; 1.019  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.084      ; 1.123      ;
; 1.038  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[5]           ; bloco_operacional:Bloco_OP|mux:m|mo[5]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.085      ; 1.143      ;
; 1.042  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]           ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.154      ; 1.216      ;
; 1.042  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[11]          ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.088      ; 1.150      ;
; 1.087  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[10]          ; bloco_operacional:Bloco_OP|mux:m|mo[10] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.079      ; 1.186      ;
; 1.098  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]           ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.203      ; 1.321      ;
; 1.098  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]           ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.078      ; 1.196      ;
; 1.102  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[14]          ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.078      ; 1.200      ;
; 1.117  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]           ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.080      ; 1.217      ;
; 1.121  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.199      ; 1.340      ;
; 1.126  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[14]          ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.163      ; 1.309      ;
; 1.138  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.147      ; 1.305      ;
; 1.148  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]           ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.078      ; 1.246      ;
; 1.167  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]           ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.080      ; 1.267      ;
; 1.187  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]           ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.154      ; 1.361      ;
; 1.193  ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[3]   ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.082      ; 1.295      ;
; 1.199  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.164      ; 1.383      ;
; 1.202  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[11]          ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.164      ; 1.386      ;
; 1.213  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]           ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.079      ; 1.312      ;
; 1.220  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[11]          ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.087      ; 1.327      ;
; 1.220  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[13]          ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.085      ; 1.325      ;
; 1.229  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[10] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.080      ; 1.329      ;
; 1.238  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.203      ; 1.461      ;
; 1.239  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[3]           ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.088      ; 1.347      ;
; 1.243  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]           ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.088      ; 1.351      ;
; 1.247  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.195      ; 1.462      ;
; 1.248  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s0~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.080      ; 1.348      ;
; 1.264  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[7]           ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.193      ; 1.477      ;
; 1.265  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.078      ; 1.363      ;
; 1.273  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[11]          ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.084      ; 1.377      ;
; 1.287  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[6]           ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.082      ; 1.389      ;
; 1.289  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s0~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.078      ; 1.387      ;
; 1.293  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]           ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.088      ; 1.401      ;
; 1.294  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[3]           ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.147      ; 1.461      ;
; 1.298  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]           ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.147      ; 1.465      ;
; 1.299  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.154      ; 1.473      ;
; 1.300  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.154      ; 1.474      ;
; 1.304  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[3]           ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.164      ; 1.488      ;
; 1.308  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[14] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.079      ; 1.407      ;
; 1.308  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]           ; bloco_operacional:Bloco_OP|mux:m|mo[15] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.164      ; 1.492      ;
; 1.313  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s0~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[11] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.088      ; 1.421      ;
; 1.313  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s0~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.087      ; 1.420      ;
; 1.315  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[9]           ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.198      ; 1.533      ;
; 1.318  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s0~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.199      ; 1.537      ;
; 1.320  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s0~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[12] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.084      ; 1.424      ;
; 1.322  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[3]           ; bloco_operacional:Bloco_OP|mux:m|mo[13] ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.087      ; 1.429      ;
; 1.325  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|alu_s1~reg0 ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 0.000        ; 0.080      ; 1.425      ;
+--------+------------------------------------------------------------+-----------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisor:Divisor_clock|sig_clk'                                                                                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                                                                  ; Launch Clock                                              ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+-------------------------------+--------------+------------+------------+
; -0.364 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                                                     ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 1.864      ; 1.709      ;
; -0.212 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[6]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 1.863      ; 1.860      ;
; -0.212 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[14]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 1.863      ; 1.860      ;
; -0.190 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[2]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 1.863      ; 1.882      ;
; -0.190 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[1]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 1.863      ; 1.882      ;
; -0.179 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[5]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 1.864      ; 1.894      ;
; -0.178 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[3]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 1.864      ; 1.895      ;
; -0.157 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[11]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 1.864      ; 1.916      ;
; -0.157 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[9]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 1.864      ; 1.916      ;
; -0.152 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[0]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 1.863      ; 1.920      ;
; -0.152 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[8]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 1.863      ; 1.920      ;
; -0.152 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[10]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 1.863      ; 1.920      ;
; -0.152 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[7]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 1.863      ; 1.920      ;
; -0.137 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[4]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 1.863      ; 1.935      ;
; -0.137 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[12]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 1.863      ; 1.935      ;
; -0.137 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld                 ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[13]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; 0.000        ; 1.863      ; 1.935      ;
; -0.073 ; bloco_operacional:Bloco_OP|mux:m|mo[15]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~116                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.000      ; 0.031      ;
; 0.137  ; bloco_operacional:Bloco_OP|mux:m|mo[11]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~272                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.072      ; 0.313      ;
; 0.140  ; bloco_operacional:Bloco_OP|mux:m|mo[13]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~274                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.073      ; 0.317      ;
; 0.141  ; bloco_operacional:Bloco_OP|mux:m|mo[5]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~266                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.070      ; 0.315      ;
; 0.142  ; bloco_operacional:Bloco_OP|mux:m|mo[13]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~114                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.073      ; 0.319      ;
; 0.148  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_addr[0]             ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.225      ; 0.477      ;
; 0.149  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_addr[1]             ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.225      ; 0.478      ;
; 0.151  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_addr[3]             ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.225      ; 0.480      ;
; 0.157  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_addr[2]             ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.225      ; 0.486      ;
; 0.164  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_addr[4]             ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.225      ; 0.493      ;
; 0.165  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_addr[6]             ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.225      ; 0.494      ;
; 0.167  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[11]                    ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_datain_reg0  ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.222      ; 0.493      ;
; 0.169  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_addr[5]             ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.225      ; 0.498      ;
; 0.169  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_addr[7]             ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_address_reg0 ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.225      ; 0.498      ;
; 0.169  ; bloco_operacional:Bloco_OP|mux:m|mo[15]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~164                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.000      ; 0.273      ;
; 0.180  ; data_i:Memoria_Instruncao|data[3]                                    ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[3]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.247      ; 0.031      ;
; 0.181  ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]                     ; data_d:Memoria_Dados|altsyncram:mem_rtl_0|altsyncram_c5k1:auto_generated|ram_block1a0~porta_datain_reg0  ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.222      ; 0.507      ;
; 0.181  ; data_i:Memoria_Instruncao|data[5]                                    ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[5]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.246      ; 0.031      ;
; 0.183  ; bloco_operacional:Bloco_OP|mux:m|mo[10]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~111                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.079      ; 0.366      ;
; 0.184  ; bloco_operacional:Bloco_OP|mux:m|mo[10]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~271                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.079      ; 0.367      ;
; 0.186  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.decodificacao  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.decodificacao                                      ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_W_wr               ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_W_wr                                                   ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_rd              ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_Rq_rd                                                  ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_rd                  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_rd                                                      ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_wr                  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|D_wr                                                      ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_inc                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_inc                                                    ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_ld                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_ld                                                     ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; data_i:Memoria_Instruncao|data[13]                                   ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[13]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.240      ; 0.031      ;
; 0.187  ; bloco_operacional:Bloco_OP|mux:m|mo[14]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~195                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.081      ; 0.372      ;
; 0.187  ; bloco_operacional:Bloco_OP|mux:m|mo[14]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~275                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.081      ; 0.372      ;
; 0.188  ; data_i:Memoria_Instruncao|data[14]                                   ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[14]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.239      ; 0.031      ;
; 0.188  ; data_i:Memoria_Instruncao|data[9]                                    ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[9]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.239      ; 0.031      ;
; 0.189  ; bloco_operacional:Bloco_OP|mux:m|mo[14]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~115                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.081      ; 0.374      ;
; 0.192  ; bloco_operacional:Bloco_OP|mux:m|mo[9]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~94                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.176      ; 0.472      ;
; 0.193  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.busca          ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.busca                                              ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.197  ; data_i:Memoria_Instruncao|data[10]                                   ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[10]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.230      ; 0.031      ;
; 0.198  ; data_i:Memoria_Instruncao|data[7]                                    ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[7]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.229      ; 0.031      ;
; 0.199  ; data_i:Memoria_Instruncao|data[8]                                    ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[8]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.228      ; 0.031      ;
; 0.201  ; bloco_operacional:Bloco_OP|mux:m|mo[2]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~103                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.078      ; 0.383      ;
; 0.201  ; bloco_operacional:Bloco_OP|mux:m|mo[2]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~263                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.078      ; 0.383      ;
; 0.205  ; bloco_operacional:Bloco_OP|mux:m|mo[13]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~258                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.073      ; 0.382      ;
; 0.208  ; bloco_operacional:Bloco_OP|mux:m|mo[1]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~86                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.193      ; 0.505      ;
; 0.217  ; bloco_operacional:Bloco_OP|mux:m|mo[8]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~221                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.207      ; 0.528      ;
; 0.221  ; bloco_operacional:Bloco_OP|mux:m|mo[0]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~101                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.215      ; 0.540      ;
; 0.221  ; bloco_operacional:Bloco_OP|mux:m|mo[6]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~59                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.072      ; 0.397      ;
; 0.225  ; bloco_operacional:Bloco_OP|mux:m|mo[12]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~113                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.076      ; 0.405      ;
; 0.226  ; bloco_operacional:Bloco_OP|mux:m|mo[12]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~273                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.076      ; 0.406      ;
; 0.229  ; bloco_operacional:Bloco_OP|mux:m|mo[12]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~177                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.076      ; 0.409      ;
; 0.230  ; bloco_operacional:Bloco_OP|mux:m|mo[7]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~124                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; -0.032     ; 0.302      ;
; 0.252  ; bloco_operacional:Bloco_OP|mux:m|mo[12]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~209                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.077      ; 0.433      ;
; 0.255  ; bloco_operacional:Bloco_OP|mux:m|mo[6]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~139                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.072      ; 0.431      ;
; 0.256  ; bloco_operacional:Bloco_OP|mux:m|mo[11]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~240                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.071      ; 0.431      ;
; 0.257  ; data_i:Memoria_Instruncao|data[11]                                   ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[11]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.170      ; 0.031      ;
; 0.258  ; data_i:Memoria_Instruncao|data[0]                                    ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[0]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.169      ; 0.031      ;
; 0.260  ; bloco_operacional:Bloco_OP|mux:m|mo[3]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~88                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.290      ; 0.654      ;
; 0.261  ; bloco_operacional:Bloco_OP|mux:m|mo[14]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~179                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.081      ; 0.446      ;
; 0.262  ; data_i:Memoria_Instruncao|data[1]                                    ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[1]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.165      ; 0.031      ;
; 0.263  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.saltar_se_zero ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|estado.saltar                                             ; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.037      ; 0.384      ;
; 0.263  ; data_i:Memoria_Instruncao|data[4]                                    ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[4]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.164      ; 0.031      ;
; 0.263  ; data_i:Memoria_Instruncao|data[2]                                    ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[2]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.164      ; 0.031      ;
; 0.263  ; bloco_operacional:Bloco_OP|mux:m|mo[10]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~175                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.079      ; 0.446      ;
; 0.263  ; bloco_operacional:Bloco_OP|mux:m|mo[14]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~51                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.081      ; 0.448      ;
; 0.264  ; bloco_operacional:Bloco_OP|mux:m|mo[10]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~47                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.079      ; 0.447      ;
; 0.265  ; data_i:Memoria_Instruncao|data[12]                                   ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[12]                                                ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.162      ; 0.031      ;
; 0.265  ; bloco_operacional:Bloco_OP|mux:m|mo[8]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~189                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.015      ; 0.384      ;
; 0.266  ; bloco_operacional:Bloco_OP|mux:m|mo[10]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~143                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.080      ; 0.450      ;
; 0.268  ; bloco_operacional:Bloco_OP|mux:m|mo[11]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~176                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.072      ; 0.444      ;
; 0.269  ; bloco_operacional:Bloco_OP|mux:m|mo[5]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~250                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.069      ; 0.442      ;
; 0.270  ; bloco_operacional:Bloco_OP|mux:m|mo[3]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~232                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.080      ; 0.454      ;
; 0.272  ; data_i:Memoria_Instruncao|data[6]                                    ; unidade_de_controle:Unidade_Controle|ir:reg_ir|IR_out[6]                                                 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk ; -0.500       ; 0.155      ; 0.031      ;
; 0.272  ; bloco_operacional:Bloco_OP|mux:m|mo[6]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~43                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.066      ; 0.442      ;
; 0.274  ; bloco_operacional:Bloco_OP|mux:m|mo[5]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~170                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.069      ; 0.447      ;
; 0.276  ; bloco_operacional:Bloco_OP|mux:m|mo[13]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~98                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.074      ; 0.454      ;
; 0.277  ; bloco_operacional:Bloco_OP|mux:m|mo[13]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~34                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.255      ; 0.636      ;
; 0.278  ; bloco_operacional:Bloco_OP|mux:m|mo[6]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~27                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.072      ; 0.454      ;
; 0.280  ; bloco_operacional:Bloco_OP|mux:m|mo[11]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~112                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.072      ; 0.456      ;
; 0.282  ; bloco_operacional:Bloco_OP|mux:m|mo[13]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~178                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.073      ; 0.459      ;
; 0.284  ; bloco_operacional:Bloco_OP|mux:m|mo[3]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~264                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.080      ; 0.468      ;
; 0.284  ; bloco_operacional:Bloco_OP|mux:m|mo[5]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~154                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.068      ; 0.456      ;
; 0.285  ; bloco_operacional:Bloco_OP|mux:m|mo[11]                              ; bloco_operacional:Bloco_OP|data_op:RF|reg~48                                                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.072      ; 0.461      ;
; 0.286  ; bloco_operacional:Bloco_OP|mux:m|mo[5]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~186                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.068      ; 0.458      ;
; 0.286  ; bloco_operacional:Bloco_OP|mux:m|mo[6]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~123                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.072      ; 0.462      ;
; 0.287  ; bloco_operacional:Bloco_OP|mux:m|mo[5]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~122                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.069      ; 0.460      ;
; 0.289  ; bloco_operacional:Bloco_OP|mux:m|mo[2]                               ; bloco_operacional:Bloco_OP|data_op:RF|reg~247                                                            ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.260      ; 0.653      ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_1'                                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.174 ; divisor:Divisor_clock|sig_clk          ; divisor:Divisor_clock|sig_clk          ; divisor:Divisor_clock|sig_clk ; clk_1       ; 0.000        ; 1.236      ; 1.281      ;
; 0.297  ; divisor:Divisor_clock|sig_prescale[7]  ; divisor:Divisor_clock|sig_prescale[7]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.417      ;
; 0.297  ; divisor:Divisor_clock|sig_prescale[9]  ; divisor:Divisor_clock|sig_prescale[9]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.417      ;
; 0.299  ; divisor:Divisor_clock|sig_prescale[8]  ; divisor:Divisor_clock|sig_prescale[8]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.419      ;
; 0.304  ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[1]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; divisor:Divisor_clock|sig_prescale[15] ; divisor:Divisor_clock|sig_prescale[15] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.424      ;
; 0.305  ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[2]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[3]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[5]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; divisor:Divisor_clock|sig_prescale[17] ; divisor:Divisor_clock|sig_prescale[17] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; divisor:Divisor_clock|sig_prescale[23] ; divisor:Divisor_clock|sig_prescale[23] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[4]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; divisor:Divisor_clock|sig_prescale[10] ; divisor:Divisor_clock|sig_prescale[10] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.426      ;
; 0.410  ; divisor:Divisor_clock|sig_clk          ; divisor:Divisor_clock|sig_clk          ; divisor:Divisor_clock|sig_clk ; clk_1       ; -0.500       ; 1.236      ; 1.365      ;
; 0.446  ; divisor:Divisor_clock|sig_prescale[7]  ; divisor:Divisor_clock|sig_prescale[8]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.566      ;
; 0.446  ; divisor:Divisor_clock|sig_prescale[9]  ; divisor:Divisor_clock|sig_prescale[10] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.566      ;
; 0.453  ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[2]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.573      ;
; 0.454  ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[4]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.574      ;
; 0.457  ; divisor:Divisor_clock|sig_prescale[21] ; divisor:Divisor_clock|sig_prescale[21] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.577      ;
; 0.457  ; divisor:Divisor_clock|sig_prescale[8]  ; divisor:Divisor_clock|sig_prescale[9]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.577      ;
; 0.460  ; divisor:Divisor_clock|sig_prescale[6]  ; divisor:Divisor_clock|sig_prescale[7]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.580      ;
; 0.460  ; divisor:Divisor_clock|sig_prescale[8]  ; divisor:Divisor_clock|sig_prescale[10] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.580      ;
; 0.462  ; divisor:Divisor_clock|sig_prescale[18] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.582      ;
; 0.463  ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[3]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.583      ;
; 0.463  ; divisor:Divisor_clock|sig_prescale[6]  ; divisor:Divisor_clock|sig_prescale[8]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.583      ;
; 0.464  ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[1]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[5]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.584      ;
; 0.466  ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_prescale[17] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.586      ;
; 0.466  ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[4]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.586      ;
; 0.467  ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[2]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.587      ;
; 0.509  ; divisor:Divisor_clock|sig_prescale[7]  ; divisor:Divisor_clock|sig_prescale[9]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.629      ;
; 0.512  ; divisor:Divisor_clock|sig_prescale[7]  ; divisor:Divisor_clock|sig_prescale[10] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.632      ;
; 0.516  ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[3]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.636      ;
; 0.516  ; divisor:Divisor_clock|sig_prescale[15] ; divisor:Divisor_clock|sig_prescale[17] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.636      ;
; 0.517  ; divisor:Divisor_clock|sig_prescale[21] ; divisor:Divisor_clock|sig_prescale[23] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[7]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[5]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.637      ;
; 0.519  ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[4]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.639      ;
; 0.520  ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[8]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.640      ;
; 0.521  ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_prescale[16] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.641      ;
; 0.523  ; divisor:Divisor_clock|sig_prescale[11] ; divisor:Divisor_clock|sig_prescale[11] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.643      ;
; 0.526  ; divisor:Divisor_clock|sig_prescale[6]  ; divisor:Divisor_clock|sig_prescale[9]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.646      ;
; 0.529  ; divisor:Divisor_clock|sig_prescale[6]  ; divisor:Divisor_clock|sig_prescale[10] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.649      ;
; 0.529  ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[5]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.649      ;
; 0.530  ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[3]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.650      ;
; 0.530  ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[7]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.650      ;
; 0.533  ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[4]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.653      ;
; 0.533  ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[8]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.653      ;
; 0.534  ; divisor:Divisor_clock|sig_prescale[22] ; divisor:Divisor_clock|sig_prescale[23] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.654      ;
; 0.537  ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[0]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.657      ;
; 0.550  ; divisor:Divisor_clock|sig_prescale[14] ; divisor:Divisor_clock|sig_prescale[15] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.670      ;
; 0.578  ; divisor:Divisor_clock|sig_prescale[6]  ; divisor:Divisor_clock|sig_prescale[6]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.698      ;
; 0.579  ; divisor:Divisor_clock|sig_prescale[23] ; divisor:Divisor_clock|sig_prescale[24] ; clk_1                         ; clk_1       ; 0.000        ; 0.233      ; 0.896      ;
; 0.582  ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[5]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.702      ;
; 0.583  ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[9]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.703      ;
; 0.583  ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[7]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.703      ;
; 0.586  ; divisor:Divisor_clock|sig_prescale[5]  ; divisor:Divisor_clock|sig_prescale[10] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.706      ;
; 0.586  ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[8]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.706      ;
; 0.587  ; divisor:Divisor_clock|sig_prescale[11] ; divisor:Divisor_clock|sig_prescale[15] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.707      ;
; 0.593  ; divisor:Divisor_clock|sig_prescale[19] ; divisor:Divisor_clock|sig_prescale[19] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.713      ;
; 0.595  ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[7]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.715      ;
; 0.596  ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[5]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.716      ;
; 0.596  ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[9]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.716      ;
; 0.596  ; divisor:Divisor_clock|sig_prescale[10] ; divisor:Divisor_clock|sig_prescale[15] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.716      ;
; 0.598  ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[8]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.718      ;
; 0.599  ; divisor:Divisor_clock|sig_prescale[18] ; divisor:Divisor_clock|sig_prescale[23] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.719      ;
; 0.599  ; divisor:Divisor_clock|sig_prescale[4]  ; divisor:Divisor_clock|sig_prescale[10] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.719      ;
; 0.600  ; divisor:Divisor_clock|sig_prescale[12] ; divisor:Divisor_clock|sig_prescale[15] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.720      ;
; 0.602  ; divisor:Divisor_clock|sig_prescale[13] ; divisor:Divisor_clock|sig_prescale[15] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.722      ;
; 0.603  ; divisor:Divisor_clock|sig_prescale[22] ; divisor:Divisor_clock|sig_prescale[22] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.723      ;
; 0.607  ; divisor:Divisor_clock|sig_prescale[17] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.727      ;
; 0.614  ; divisor:Divisor_clock|sig_prescale[20] ; divisor:Divisor_clock|sig_prescale[23] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.734      ;
; 0.616  ; divisor:Divisor_clock|sig_prescale[14] ; divisor:Divisor_clock|sig_prescale[17] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.736      ;
; 0.622  ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.742      ;
; 0.641  ; divisor:Divisor_clock|sig_prescale[9]  ; divisor:Divisor_clock|sig_prescale[15] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.761      ;
; 0.645  ; divisor:Divisor_clock|sig_prescale[21] ; divisor:Divisor_clock|sig_prescale[24] ; clk_1                         ; clk_1       ; 0.000        ; 0.233      ; 0.962      ;
; 0.648  ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[7]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.768      ;
; 0.649  ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[9]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.769      ;
; 0.649  ; divisor:Divisor_clock|sig_prescale[17] ; divisor:Divisor_clock|sig_prescale[23] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.769      ;
; 0.651  ; divisor:Divisor_clock|sig_prescale[1]  ; divisor:Divisor_clock|sig_prescale[8]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.771      ;
; 0.652  ; divisor:Divisor_clock|sig_prescale[3]  ; divisor:Divisor_clock|sig_prescale[10] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.772      ;
; 0.653  ; divisor:Divisor_clock|sig_prescale[19] ; divisor:Divisor_clock|sig_prescale[23] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.773      ;
; 0.653  ; divisor:Divisor_clock|sig_prescale[11] ; divisor:Divisor_clock|sig_prescale[17] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.773      ;
; 0.655  ; divisor:Divisor_clock|sig_prescale[8]  ; divisor:Divisor_clock|sig_prescale[15] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.775      ;
; 0.661  ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[9]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.781      ;
; 0.662  ; divisor:Divisor_clock|sig_prescale[22] ; divisor:Divisor_clock|sig_prescale[24] ; clk_1                         ; clk_1       ; 0.000        ; 0.233      ; 0.979      ;
; 0.662  ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[7]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.782      ;
; 0.662  ; divisor:Divisor_clock|sig_prescale[10] ; divisor:Divisor_clock|sig_prescale[17] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.782      ;
; 0.664  ; divisor:Divisor_clock|sig_prescale[12] ; divisor:Divisor_clock|sig_prescale[12] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.784      ;
; 0.664  ; divisor:Divisor_clock|sig_prescale[16] ; divisor:Divisor_clock|sig_prescale[23] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.784      ;
; 0.664  ; divisor:Divisor_clock|sig_prescale[2]  ; divisor:Divisor_clock|sig_prescale[10] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.784      ;
; 0.665  ; divisor:Divisor_clock|sig_prescale[0]  ; divisor:Divisor_clock|sig_prescale[8]  ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.785      ;
; 0.666  ; divisor:Divisor_clock|sig_prescale[15] ; divisor:Divisor_clock|sig_prescale[16] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.786      ;
; 0.666  ; divisor:Divisor_clock|sig_prescale[12] ; divisor:Divisor_clock|sig_prescale[17] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.786      ;
; 0.667  ; divisor:Divisor_clock|sig_prescale[14] ; divisor:Divisor_clock|sig_prescale[14] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.787      ;
; 0.668  ; divisor:Divisor_clock|sig_prescale[13] ; divisor:Divisor_clock|sig_prescale[17] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.788      ;
; 0.672  ; divisor:Divisor_clock|sig_prescale[15] ; divisor:Divisor_clock|sig_prescale[18] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.792      ;
; 0.678  ; divisor:Divisor_clock|sig_prescale[10] ; divisor:Divisor_clock|sig_prescale[11] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.798      ;
; 0.679  ; divisor:Divisor_clock|sig_prescale[20] ; divisor:Divisor_clock|sig_prescale[20] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.799      ;
; 0.681  ; divisor:Divisor_clock|sig_prescale[21] ; divisor:Divisor_clock|sig_prescale[22] ; clk_1                         ; clk_1       ; 0.000        ; 0.036      ; 0.801      ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld'                                                                                                                                                         ;
+-------+--------------------------------------------------------------+------------------------------------+-------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                            ; Launch Clock                  ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+------------------------------------+-------------------------------+------------------------------------------------------+--------------+------------+------------+
; 1.287 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.006     ; 0.801      ;
; 1.306 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.095     ; 0.731      ;
; 1.309 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; 0.001      ; 0.830      ;
; 1.354 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.093     ; 0.781      ;
; 1.415 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.008     ; 0.927      ;
; 1.416 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.014     ; 0.922      ;
; 1.439 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.093     ; 0.866      ;
; 1.440 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.095     ; 0.865      ;
; 1.441 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.095     ; 0.866      ;
; 1.446 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.077     ; 0.889      ;
; 1.460 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.010     ; 0.970      ;
; 1.461 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.009     ; 0.972      ;
; 1.465 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.006     ; 0.979      ;
; 1.469 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.087     ; 0.902      ;
; 1.470 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.006     ; 0.984      ;
; 1.471 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.008     ; 0.983      ;
; 1.475 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.093     ; 0.902      ;
; 1.478 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.014     ; 0.984      ;
; 1.481 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.009     ; 0.992      ;
; 1.521 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.009     ; 1.032      ;
; 1.523 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.014     ; 1.029      ;
; 1.523 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.095     ; 0.948      ;
; 1.528 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.093     ; 0.955      ;
; 1.529 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.010     ; 1.039      ;
; 1.533 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.014     ; 1.039      ;
; 1.546 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.008     ; 1.058      ;
; 1.550 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.093     ; 0.977      ;
; 1.555 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.095     ; 0.980      ;
; 1.564 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.087     ; 0.997      ;
; 1.565 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.009     ; 1.076      ;
; 1.570 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.086     ; 1.004      ;
; 1.574 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; 0.001      ; 1.095      ;
; 1.579 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.077     ; 1.022      ;
; 1.580 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.095     ; 1.005      ;
; 1.595 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.008     ; 1.107      ;
; 1.596 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.006     ; 1.110      ;
; 1.597 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.014     ; 1.103      ;
; 1.598 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.077     ; 1.041      ;
; 1.598 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.009     ; 1.109      ;
; 1.600 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.014     ; 1.106      ;
; 1.601 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.010     ; 1.111      ;
; 1.605 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.093     ; 1.032      ;
; 1.608 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.008     ; 1.120      ;
; 1.609 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.008     ; 1.121      ;
; 1.616 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.014     ; 1.122      ;
; 1.620 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[4]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.008     ; 1.132      ;
; 1.625 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.086     ; 1.059      ;
; 1.634 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.009     ; 1.145      ;
; 1.639 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[5]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.093     ; 1.066      ;
; 1.640 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[11] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.014     ; 1.146      ;
; 1.640 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.014     ; 1.146      ;
; 1.650 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[2]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.009     ; 1.161      ;
; 1.651 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; 0.001      ; 1.172      ;
; 1.652 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.087     ; 1.085      ;
; 1.657 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.014     ; 1.163      ;
; 1.658 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.077     ; 1.101      ;
; 1.666 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.086     ; 1.100      ;
; 1.674 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; 0.001      ; 1.195      ;
; 1.677 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.076     ; 1.121      ;
; 1.678 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.077     ; 1.121      ;
; 1.678 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.006     ; 1.192      ;
; 1.678 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.087     ; 1.111      ;
; 1.681 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.010     ; 1.191      ;
; 1.686 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.086     ; 1.120      ;
; 1.692 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.086     ; 1.126      ;
; 1.693 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; 0.001      ; 1.214      ;
; 1.696 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.006     ; 1.210      ;
; 1.697 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; 0.001      ; 1.218      ;
; 1.706 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[6]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; 0.001      ; 1.227      ;
; 1.710 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[12] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.006     ; 1.224      ;
; 1.710 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.086     ; 1.144      ;
; 1.713 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.010     ; 1.223      ;
; 1.717 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.014     ; 1.223      ;
; 1.718 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.087     ; 1.151      ;
; 1.719 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.077     ; 1.162      ;
; 1.728 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.010     ; 1.238      ;
; 1.730 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.014     ; 1.236      ;
; 1.731 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[1]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.010     ; 1.241      ;
; 1.732 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.077     ; 1.175      ;
; 1.733 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[3]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.095     ; 1.158      ;
; 1.734 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.077     ; 1.177      ;
; 1.738 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.087     ; 1.171      ;
; 1.740 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.014     ; 1.246      ;
; 1.746 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.087     ; 1.179      ;
; 1.750 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[7]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.077     ; 1.193      ;
; 1.755 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.077     ; 1.198      ;
; 1.768 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[10] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.077     ; 1.211      ;
; 1.774 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[0]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.014     ; 1.280      ;
; 1.789 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.087     ; 1.222      ;
; 1.794 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.076     ; 1.238      ;
; 1.794 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.076     ; 1.238      ;
; 1.801 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.087     ; 1.234      ;
; 1.807 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[9]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.086     ; 1.241      ;
; 1.815 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.076     ; 1.259      ;
; 1.816 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.076     ; 1.260      ;
; 1.817 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[13] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.087     ; 1.250      ;
; 1.822 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.087     ; 1.255      ;
; 1.842 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.087     ; 1.275      ;
; 1.855 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; data_i:Memoria_Instruncao|data[14] ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.087     ; 1.288      ;
; 1.856 ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; data_i:Memoria_Instruncao|data[8]  ; divisor:Divisor_clock|sig_clk ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; -0.500       ; -0.076     ; 1.300      ;
+-------+--------------------------------------------------------------+------------------------------------+-------------------------------+------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'divisor:Divisor_clock|sig_clk'                                                                                                                                                                        ;
+-------+-------------------------------------------------------+--------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+--------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.262 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.037     ; 0.688      ;
; 0.262 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.037     ; 0.688      ;
; 0.262 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.037     ; 0.688      ;
; 0.262 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.037     ; 0.688      ;
; 0.262 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.037     ; 0.688      ;
; 0.262 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.037     ; 0.688      ;
; 0.262 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 1.000        ; -0.037     ; 0.688      ;
+-------+-------------------------------------------------------+--------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'divisor:Divisor_clock|sig_clk'                                                                                                                                                                         ;
+-------+-------------------------------------------------------+--------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+--------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.493 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[5] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.037      ; 0.614      ;
; 0.493 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[6] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.037      ; 0.614      ;
; 0.493 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[4] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.037      ; 0.614      ;
; 0.493 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[2] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.037      ; 0.614      ;
; 0.493 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[3] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.037      ; 0.614      ;
; 0.493 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[1] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.037      ; 0.614      ;
; 0.493 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|PC_clr ; unidade_de_controle:Unidade_Controle|PC:count_PC|contador[0] ; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 0.000        ; 0.037      ; 0.614      ;
+-------+-------------------------------------------------------+--------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_1'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_1 ; Rise       ; clk_1                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_clk          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[9]  ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[24] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_clk          ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[0]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[10] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[11] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[12] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[13] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[14] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[19] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[1]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[20] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[22] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[2]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[3]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[4]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[5]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[6]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[7]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[8]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[9]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[15] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[16] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[17] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[18] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[21] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[23] ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[24]|clk     ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; clk_1~input|o                          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_clk|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[0]|clk      ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[10]|clk     ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[11]|clk     ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[12]|clk     ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[13]|clk     ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[14]|clk     ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[15]|clk     ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[16]|clk     ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[17]|clk     ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[18]|clk     ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[19]|clk     ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[1]|clk      ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[20]|clk     ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[21]|clk     ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[22]|clk     ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[23]|clk     ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[2]|clk      ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[3]|clk      ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[4]|clk      ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[5]|clk      ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[6]|clk      ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[7]|clk      ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[8]|clk      ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; Divisor_clock|sig_prescale[9]|clk      ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; clk_1~inputclkctrl|inclk[0]            ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; clk_1~inputclkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_1 ; Rise       ; clk_1~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_1 ; Rise       ; clk_1~input|i                          ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_clk          ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[0]  ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[10] ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[11] ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[12] ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[13] ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[14] ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[15] ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[16] ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[17] ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[18] ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[19] ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[1]  ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[20] ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[21] ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk_1 ; Rise       ; divisor:Divisor_clock|sig_prescale[22] ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisor:Divisor_clock|sig_clk'                                                                            ;
+--------+--------------+----------------+------------+-------------------------------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                         ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------+-------------------------------+------------+---------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rp_data[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|Rq_data[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~100     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~101     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~102     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~103     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~104     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~105     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~106     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~107     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~108     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~109     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~110     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~111     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~112     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~113     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~114     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~115     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~116     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~117     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~118     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~119     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~120     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~121     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~122     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~123     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~124     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~125     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~126     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~127     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~128     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~129     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~130     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~131     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~132     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~133     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~134     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~135     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~136     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~137     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~138     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~139     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~140     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~141     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~142     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~143     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~144     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~145     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~146     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~147     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~148     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~149     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~150     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~151     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~152     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~153     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~154     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~155     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~156     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~157     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~158     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~159     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~160     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~161     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~162     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~163     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~164     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~165     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~166     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor:Divisor_clock|sig_clk ; Rise       ; bloco_operacional:Bloco_OP|data_op:RF|reg~167     ;
+--------+--------------+----------------+------------+-------------------------------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld'                                                                             ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+-----------------------------------------------+
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[6]             ;
; 0.361 ; 0.361        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[12]            ;
; 0.361 ; 0.361        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[1]             ;
; 0.361 ; 0.361        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[2]             ;
; 0.361 ; 0.361        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[4]             ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[6]|datac              ;
; 0.362 ; 0.362        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[0]             ;
; 0.363 ; 0.363        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[11]            ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[12]|datac             ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[1]|datac              ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[2]|datac              ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[4]|datac              ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[0]|datac              ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[10]|datad             ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[11]|datac             ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[7]|datad              ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[8]|datad              ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[13]|datad             ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[14]|datad             ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[9]|datad              ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[3]|datad              ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[5]|datad              ;
; 0.371 ; 0.371        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[10]            ;
; 0.371 ; 0.371        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[7]             ;
; 0.371 ; 0.371        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[8]             ;
; 0.374 ; 0.374        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[13]            ;
; 0.374 ; 0.374        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[14]            ;
; 0.374 ; 0.374        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[9]             ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[3]             ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[5]             ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Unidade_Controle|FSM_c|IR_ld~clkctrl|inclk[0] ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Unidade_Controle|FSM_c|IR_ld~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Unidade_Controle|FSM_c|IR_ld|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Unidade_Controle|FSM_c|IR_ld|q                ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Unidade_Controle|FSM_c|IR_ld~clkctrl|inclk[0] ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Unidade_Controle|FSM_c|IR_ld~clkctrl|outclk   ;
; 0.620 ; 0.620        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[13]            ;
; 0.620 ; 0.620        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[3]             ;
; 0.620 ; 0.620        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[5]             ;
; 0.621 ; 0.621        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[14]            ;
; 0.621 ; 0.621        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[9]             ;
; 0.623 ; 0.623        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[10]            ;
; 0.624 ; 0.624        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[13]|datad             ;
; 0.624 ; 0.624        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[3]|datad              ;
; 0.624 ; 0.624        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[5]|datad              ;
; 0.624 ; 0.624        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[7]             ;
; 0.624 ; 0.624        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[8]             ;
; 0.625 ; 0.625        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[14]|datad             ;
; 0.625 ; 0.625        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[9]|datad              ;
; 0.627 ; 0.627        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[10]|datad             ;
; 0.628 ; 0.628        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[11]|datac             ;
; 0.628 ; 0.628        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[7]|datad              ;
; 0.628 ; 0.628        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[8]|datad              ;
; 0.629 ; 0.629        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[0]|datac              ;
; 0.629 ; 0.629        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[12]|datac             ;
; 0.629 ; 0.629        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[4]|datac              ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[1]|datac              ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[2]|datac              ;
; 0.631 ; 0.631        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Rise       ; Memoria_Instruncao|data[6]|datac              ;
; 0.631 ; 0.631        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[11]            ;
; 0.632 ; 0.632        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[0]             ;
; 0.632 ; 0.632        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[12]            ;
; 0.632 ; 0.632        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[4]             ;
; 0.633 ; 0.633        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[1]             ;
; 0.633 ; 0.633        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[2]             ;
; 0.634 ; 0.634        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld ; Fall       ; data_i:Memoria_Instruncao|data[6]             ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0'                                                                       ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------+
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[15]~4|combout             ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; Bloco_OP|m|mo[15]~4|datad               ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[4]|datab                  ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[7]|dataa                  ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[9]|dataa                  ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[15] ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[15]|datac                 ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[0]|datac                  ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[1]|datac                  ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[5]|datad                  ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[6]|datad                  ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[11]|datad                 ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[8]|datac                  ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[12]|datad                 ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[13]|datad                 ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[10]|datad                 ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[14]|datad                 ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[2]|datad                  ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[3]|datad                  ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[5]  ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[11] ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[12] ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[13] ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[10] ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[14] ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[15]~4clkctrl|inclk[0]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[15]~4clkctrl|inclk[0]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[15]~4clkctrl|outclk       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[15]~4clkctrl|outclk       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; Unidade_Controle|FSM_c|RF_s0~reg0|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; Unidade_Controle|FSM_c|RF_s0~reg0|q     ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[14] ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[3]  ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[10] ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[2]  ;
; 0.527 ; 0.527        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[11] ;
; 0.527 ; 0.527        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[12] ;
; 0.527 ; 0.527        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[13] ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[5]  ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[6]  ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[14]|datad                 ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[10]|datad                 ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[2]|datad                  ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[3]|datad                  ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[11]|datad                 ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[12]|datad                 ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[13]|datad                 ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[5]|datad                  ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[6]|datad                  ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[8]|datac                  ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[4]  ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[0]|datac                  ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[1]|datac                  ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[15]|datac                 ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[7]  ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[9]  ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[8]  ;
; 0.536 ; 0.536        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[0]  ;
; 0.536 ; 0.536        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[1]  ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; bloco_operacional:Bloco_OP|mux:m|mo[15] ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[4]|datab                  ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[7]|dataa                  ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[9]|dataa                  ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Rise       ; Bloco_OP|m|mo[15]~4|datad               ;
; 0.559 ; 0.559        ; 0.000          ; Low Pulse Width  ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; Fall       ; Bloco_OP|m|mo[15]~4|combout             ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+---------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port     ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+---------------+-------------------------------+-------+-------+------------+-------------------------------+
; rst_principal ; divisor:Divisor_clock|sig_clk ; 0.968 ; 1.220 ; Rise       ; divisor:Divisor_clock|sig_clk ;
+---------------+-------------------------------+-------+-------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+---------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port     ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+---------------+-------------------------------+-------+-------+------------+-------------------------------+
; rst_principal ; divisor:Divisor_clock|sig_clk ; 0.495 ; 0.244 ; Rise       ; divisor:Divisor_clock|sig_clk ;
+---------------+-------------------------------+-------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-----------------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port             ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------------------+-------------------------------+-------+-------+------------+-------------------------------+
; clk_out               ; divisor:Divisor_clock|sig_clk ; 2.628 ;       ; Rise       ; divisor:Divisor_clock|sig_clk ;
; nibble_IR_msb_out[*]  ; divisor:Divisor_clock|sig_clk ; 5.516 ; 5.736 ; Rise       ; divisor:Divisor_clock|sig_clk ;
;  nibble_IR_msb_out[0] ; divisor:Divisor_clock|sig_clk ; 4.973 ; 5.232 ; Rise       ; divisor:Divisor_clock|sig_clk ;
;  nibble_IR_msb_out[1] ; divisor:Divisor_clock|sig_clk ; 5.516 ; 5.736 ; Rise       ; divisor:Divisor_clock|sig_clk ;
;  nibble_IR_msb_out[2] ; divisor:Divisor_clock|sig_clk ; 4.476 ; 4.623 ; Rise       ; divisor:Divisor_clock|sig_clk ;
; clk_out               ; divisor:Divisor_clock|sig_clk ;       ; 2.803 ; Fall       ; divisor:Divisor_clock|sig_clk ;
+-----------------------+-------------------------------+-------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-----------------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port             ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------------------+-------------------------------+-------+-------+------------+-------------------------------+
; clk_out               ; divisor:Divisor_clock|sig_clk ; 2.542 ;       ; Rise       ; divisor:Divisor_clock|sig_clk ;
; nibble_IR_msb_out[*]  ; divisor:Divisor_clock|sig_clk ; 4.311 ; 4.452 ; Rise       ; divisor:Divisor_clock|sig_clk ;
;  nibble_IR_msb_out[0] ; divisor:Divisor_clock|sig_clk ; 4.791 ; 5.040 ; Rise       ; divisor:Divisor_clock|sig_clk ;
;  nibble_IR_msb_out[1] ; divisor:Divisor_clock|sig_clk ; 5.347 ; 5.560 ; Rise       ; divisor:Divisor_clock|sig_clk ;
;  nibble_IR_msb_out[2] ; divisor:Divisor_clock|sig_clk ; 4.311 ; 4.452 ; Rise       ; divisor:Divisor_clock|sig_clk ;
; clk_out               ; divisor:Divisor_clock|sig_clk ;       ; 2.710 ; Fall       ; divisor:Divisor_clock|sig_clk ;
+-----------------------+-------------------------------+-------+-------+------------+-------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                        ;
+------------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                                      ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                                           ; -5.193   ; -1.359  ; -0.299   ; 0.493   ; -3.000              ;
;  clk_1                                                     ; -2.480   ; -0.210  ; N/A      ; N/A     ; -3.000              ;
;  divisor:Divisor_clock|sig_clk                             ; -3.475   ; -0.412  ; -0.299   ; 0.493   ; -2.174              ;
;  unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; -3.902   ; 1.287   ; N/A      ; N/A     ; 0.359               ;
;  unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -5.193   ; -1.359  ; N/A      ; N/A     ; 0.418               ;
; Design-wide TNS                                            ; -931.971 ; -22.166 ; -2.093   ; 0.0     ; -386.696            ;
;  clk_1                                                     ; -39.292  ; -0.210  ; N/A      ; N/A     ; -30.449             ;
;  divisor:Divisor_clock|sig_clk                             ; -762.987 ; -3.357  ; -2.093   ; 0.000   ; -357.696            ;
;  unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; -53.990  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; -75.702  ; -18.599 ; N/A      ; N/A     ; 0.000               ;
+------------------------------------------------------------+----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+---------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port     ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+---------------+-------------------------------+-------+-------+------------+-------------------------------+
; rst_principal ; divisor:Divisor_clock|sig_clk ; 1.671 ; 1.772 ; Rise       ; divisor:Divisor_clock|sig_clk ;
+---------------+-------------------------------+-------+-------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+---------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port     ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+---------------+-------------------------------+-------+-------+------------+-------------------------------+
; rst_principal ; divisor:Divisor_clock|sig_clk ; 0.814 ; 0.744 ; Rise       ; divisor:Divisor_clock|sig_clk ;
+---------------+-------------------------------+-------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-----------------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port             ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------------------+-------------------------------+-------+-------+------------+-------------------------------+
; clk_out               ; divisor:Divisor_clock|sig_clk ; 4.396 ;       ; Rise       ; divisor:Divisor_clock|sig_clk ;
; nibble_IR_msb_out[*]  ; divisor:Divisor_clock|sig_clk ; 9.113 ; 9.236 ; Rise       ; divisor:Divisor_clock|sig_clk ;
;  nibble_IR_msb_out[0] ; divisor:Divisor_clock|sig_clk ; 8.458 ; 8.641 ; Rise       ; divisor:Divisor_clock|sig_clk ;
;  nibble_IR_msb_out[1] ; divisor:Divisor_clock|sig_clk ; 9.113 ; 9.236 ; Rise       ; divisor:Divisor_clock|sig_clk ;
;  nibble_IR_msb_out[2] ; divisor:Divisor_clock|sig_clk ; 7.614 ; 7.695 ; Rise       ; divisor:Divisor_clock|sig_clk ;
; clk_out               ; divisor:Divisor_clock|sig_clk ;       ; 4.494 ; Fall       ; divisor:Divisor_clock|sig_clk ;
+-----------------------+-------------------------------+-------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-----------------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port             ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------------------+-------------------------------+-------+-------+------------+-------------------------------+
; clk_out               ; divisor:Divisor_clock|sig_clk ; 2.542 ;       ; Rise       ; divisor:Divisor_clock|sig_clk ;
; nibble_IR_msb_out[*]  ; divisor:Divisor_clock|sig_clk ; 4.311 ; 4.452 ; Rise       ; divisor:Divisor_clock|sig_clk ;
;  nibble_IR_msb_out[0] ; divisor:Divisor_clock|sig_clk ; 4.791 ; 5.040 ; Rise       ; divisor:Divisor_clock|sig_clk ;
;  nibble_IR_msb_out[1] ; divisor:Divisor_clock|sig_clk ; 5.347 ; 5.560 ; Rise       ; divisor:Divisor_clock|sig_clk ;
;  nibble_IR_msb_out[2] ; divisor:Divisor_clock|sig_clk ; 4.311 ; 4.452 ; Rise       ; divisor:Divisor_clock|sig_clk ;
; clk_out               ; divisor:Divisor_clock|sig_clk ;       ; 2.710 ; Fall       ; divisor:Divisor_clock|sig_clk ;
+-----------------------+-------------------------------+-------+-------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                  ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; nibble_IR_msb_out[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; nibble_IR_msb_out[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; nibble_IR_msb_out[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; nibble_IR_msb_out[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clk_out              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_1                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_principal           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; nibble_IR_msb_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; nibble_IR_msb_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; nibble_IR_msb_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; nibble_IR_msb_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; clk_out              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; nibble_IR_msb_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; nibble_IR_msb_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; nibble_IR_msb_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; nibble_IR_msb_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; clk_out              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; nibble_IR_msb_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; nibble_IR_msb_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; nibble_IR_msb_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; nibble_IR_msb_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; clk_out              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                   ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                ; To Clock                                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
; clk_1                                                     ; clk_1                                                     ; 675      ; 0        ; 0        ; 0        ;
; divisor:Divisor_clock|sig_clk                             ; clk_1                                                     ; 1        ; 1        ; 0        ; 0        ;
; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk                             ; 2764     ; 0        ; 0        ; 0        ;
; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk                             ; 16       ; 31       ; 0        ; 0        ;
; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk                             ; 256      ; 0        ; 0        ; 0        ;
; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; 0        ; 0        ; 336      ; 0        ;
; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 574      ; 0        ; 0        ; 0        ;
; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 46       ; 46       ; 0        ; 0        ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                    ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                ; To Clock                                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
; clk_1                                                     ; clk_1                                                     ; 675      ; 0        ; 0        ; 0        ;
; divisor:Divisor_clock|sig_clk                             ; clk_1                                                     ; 1        ; 1        ; 0        ; 0        ;
; divisor:Divisor_clock|sig_clk                             ; divisor:Divisor_clock|sig_clk                             ; 2764     ; 0        ; 0        ; 0        ;
; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; divisor:Divisor_clock|sig_clk                             ; 16       ; 31       ; 0        ; 0        ;
; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; divisor:Divisor_clock|sig_clk                             ; 256      ; 0        ; 0        ; 0        ;
; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld      ; 0        ; 0        ; 336      ; 0        ;
; divisor:Divisor_clock|sig_clk                             ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 574      ; 0        ; 0        ; 0        ;
; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 ; 46       ; 46       ; 0        ; 0        ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 7        ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                         ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; divisor:Divisor_clock|sig_clk ; divisor:Divisor_clock|sig_clk ; 7        ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 65    ; 65   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Apr 05 12:54:22 2022
Info: Command: quartus_sta processador_demonstracao -c processador_demonstracao
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 31 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processador_demonstracao.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name divisor:Divisor_clock|sig_clk divisor:Divisor_clock|sig_clk
    Info (332105): create_clock -period 1.000 -name unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld
    Info (332105): create_clock -period 1.000 -name clk_1 clk_1
    Info (332105): create_clock -period 1.000 -name unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.193
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.193       -75.702 unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 
    Info (332119):    -3.902       -53.990 unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld 
    Info (332119):    -3.475      -762.987 divisor:Divisor_clock|sig_clk 
    Info (332119):    -2.480       -39.292 clk_1 
Info (332146): Worst-case hold slack is -1.359
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.359       -18.599 unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 
    Info (332119):    -0.412        -3.357 divisor:Divisor_clock|sig_clk 
    Info (332119):    -0.210        -0.210 clk_1 
    Info (332119):     2.064         0.000 unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld 
Info (332146): Worst-case recovery slack is -0.299
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.299        -2.093 divisor:Divisor_clock|sig_clk 
Info (332146): Worst-case removal slack is 0.883
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.883         0.000 divisor:Divisor_clock|sig_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -29.000 clk_1 
    Info (332119):    -2.174      -357.696 divisor:Divisor_clock|sig_clk 
    Info (332119):     0.392         0.000 unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld 
    Info (332119):     0.418         0.000 unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.588
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.588       -67.163 unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 
    Info (332119):    -3.514       -48.479 unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld 
    Info (332119):    -3.038      -663.037 divisor:Divisor_clock|sig_clk 
    Info (332119):    -2.119       -31.882 clk_1 
Info (332146): Worst-case hold slack is -1.157
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.157       -15.656 unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 
    Info (332119):    -0.344        -2.509 divisor:Divisor_clock|sig_clk 
    Info (332119):    -0.197        -0.197 clk_1 
    Info (332119):     1.960         0.000 unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld 
Info (332146): Worst-case recovery slack is -0.166
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.166        -1.162 divisor:Divisor_clock|sig_clk 
Info (332146): Worst-case removal slack is 0.789
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.789         0.000 divisor:Divisor_clock|sig_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -29.000 clk_1 
    Info (332119):    -2.174      -357.696 divisor:Divisor_clock|sig_clk 
    Info (332119):     0.421         0.000 unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld 
    Info (332119):     0.428         0.000 unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.327
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.327       -34.002 unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 
    Info (332119):    -1.901       -26.381 unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld 
    Info (332119):    -1.641      -294.489 divisor:Divisor_clock|sig_clk 
    Info (332119):    -0.965       -11.491 clk_1 
Info (332146): Worst-case hold slack is -0.911
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.911       -12.542 unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 
    Info (332119):    -0.364        -2.931 divisor:Divisor_clock|sig_clk 
    Info (332119):    -0.174        -0.174 clk_1 
    Info (332119):     1.287         0.000 unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld 
Info (332146): Worst-case recovery slack is 0.262
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.262         0.000 divisor:Divisor_clock|sig_clk 
Info (332146): Worst-case removal slack is 0.493
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.493         0.000 divisor:Divisor_clock|sig_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -30.449 clk_1 
    Info (332119):    -1.000      -353.000 divisor:Divisor_clock|sig_clk 
    Info (332119):     0.359         0.000 unidade_de_controle:Unidade_Controle|FSM:FSM_c|IR_ld 
    Info (332119):     0.438         0.000 unidade_de_controle:Unidade_Controle|FSM:FSM_c|RF_s0~reg0 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4624 megabytes
    Info: Processing ended: Tue Apr 05 12:54:34 2022
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:07


