Fitter report for cpu_environment
Wed Jul 06 18:09:57 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Jul 06 18:09:57 2022           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; cpu_environment                                 ;
; Top-level Entity Name              ; cpu_environment                                 ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,296 / 18,752 ( 7 % )                          ;
;     Total combinational functions  ; 1,276 / 18,752 ( 7 % )                          ;
;     Dedicated logic registers      ; 339 / 18,752 ( 2 % )                            ;
; Total registers                    ; 339                                             ;
; Total pins                         ; 73 / 315 ( 23 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 320 / 239,616 ( < 1 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1714 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1714 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1711    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/alu01/Desktop/cuatri/DDP/CPU_proyecto/CPU_Quartus_II/output_files/cpu_environment.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 1,296 / 18,752 ( 7 % )  ;
;     -- Combinational with no register       ; 957                     ;
;     -- Register only                        ; 20                      ;
;     -- Combinational with a register        ; 319                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 1013                    ;
;     -- 3 input functions                    ; 150                     ;
;     -- <=2 input functions                  ; 113                     ;
;     -- Register only                        ; 20                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 1219                    ;
;     -- arithmetic mode                      ; 57                      ;
;                                             ;                         ;
; Total registers*                            ; 339 / 19,649 ( 2 % )    ;
;     -- Dedicated logic registers            ; 339 / 18,752 ( 2 % )    ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 94 / 1,172 ( 8 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 73 / 315 ( 23 % )       ;
;     -- Clock pins                           ; 7 / 8 ( 88 % )          ;
;                                             ;                         ;
; Global signals                              ; 3                       ;
; M4Ks                                        ; 1 / 52 ( 2 % )          ;
; Total block memory bits                     ; 320 / 239,616 ( < 1 % ) ;
; Total block memory implementation bits      ; 4,608 / 239,616 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 3 / 16 ( 19 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 3%            ;
; Peak interconnect usage (total/H/V)         ; 11% / 11% / 10%         ;
; Maximum fan-out                             ; 337                     ;
; Highest non-global fan-out                  ; 132                     ;
; Total fan-out                               ; 5847                    ;
; Average fan-out                             ; 3.44                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1296 / 18752 ( 7 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 957                  ; 0                              ;
;     -- Register only                        ; 20                   ; 0                              ;
;     -- Combinational with a register        ; 319                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1013                 ; 0                              ;
;     -- 3 input functions                    ; 150                  ; 0                              ;
;     -- <=2 input functions                  ; 113                  ; 0                              ;
;     -- Register only                        ; 20                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1219                 ; 0                              ;
;     -- arithmetic mode                      ; 57                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 339                  ; 0                              ;
;     -- Dedicated logic registers            ; 339 / 18752 ( 2 % )  ; 0 / 18752 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 94 / 1172 ( 8 % )    ; 0 / 1172 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 73                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )       ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 320                  ; 0                              ;
; Total RAM block bits                        ; 4608                 ; 0                              ;
; M4K                                         ; 1 / 52 ( 1 % )       ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 3 / 20 ( 15 % )      ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 5857                 ; 0                              ;
;     -- Registered Connections               ; 1652                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 16                   ; 0                              ;
;     -- Output Ports                         ; 41                   ; 0                              ;
;     -- Bidir Ports                          ; 16                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; buttons[0]  ; R22   ; 6        ; 50           ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; buttons[1]  ; R21   ; 6        ; 50           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; buttons[2]  ; T22   ; 6        ; 50           ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; buttons[3]  ; T21   ; 6        ; 50           ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk         ; A12   ; 4        ; 24           ; 27           ; 1           ; 4                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset       ; L2    ; 2        ; 0            ; 13           ; 1           ; 14                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[0] ; L22   ; 5        ; 50           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[1] ; L21   ; 5        ; 50           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[2] ; M22   ; 6        ; 50           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[3] ; V12   ; 7        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[4] ; W12   ; 7        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[5] ; U12   ; 8        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[6] ; U11   ; 8        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[7] ; M2    ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[8] ; M1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[9] ; P6    ; 1        ; 0            ; 9            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                  ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; addresses[0]   ; AA3   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addresses[10]  ; R11   ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addresses[11]  ; T11   ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addresses[12]  ; Y10   ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addresses[13]  ; U10   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addresses[14]  ; R10   ; 8        ; 13           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addresses[15]  ; T7    ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addresses[16]  ; Y6    ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addresses[17]  ; Y5    ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addresses[1]   ; AB3   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addresses[2]   ; AA4   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addresses[3]   ; AB4   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addresses[4]   ; AA5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addresses[5]   ; AB10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addresses[6]   ; AA11  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addresses[7]   ; AB11  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addresses[8]   ; V11   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addresses[9]   ; W11   ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; control_mem[0] ; W7    ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; control_mem[1] ; Y7    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; control_mem[2] ; T8    ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; control_mem[3] ; AB5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; control_mem[4] ; AA10  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_g[0]       ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_g[1]       ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_g[2]       ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_g[3]       ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_g[4]       ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_g[5]       ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_g[6]       ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_g[7]       ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_r[0]       ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_r[1]       ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_r[2]       ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_r[3]       ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_r[4]       ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_r[5]       ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_r[6]       ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_r[7]       ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_r[8]       ; R18   ; 6        ; 50           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_r[9]       ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                   ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------------------+---------------------+
; data[0]  ; AA6   ; 8        ; 7            ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; io_manager:in_out|transceiver:transceiver2|bidir[0]~46 ; -                   ;
; data[10] ; V9    ; 8        ; 9            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; io_manager:in_out|transceiver:transceiver2|bidir[0]~46 ; -                   ;
; data[11] ; U9    ; 8        ; 13           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; io_manager:in_out|transceiver:transceiver2|bidir[0]~46 ; -                   ;
; data[12] ; R9    ; 8        ; 13           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; io_manager:in_out|transceiver:transceiver2|bidir[0]~46 ; -                   ;
; data[13] ; W8    ; 8        ; 9            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; io_manager:in_out|transceiver:transceiver2|bidir[0]~46 ; -                   ;
; data[14] ; V8    ; 8        ; 9            ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; io_manager:in_out|transceiver:transceiver2|bidir[0]~46 ; -                   ;
; data[15] ; U8    ; 8        ; 5            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; io_manager:in_out|transceiver:transceiver2|bidir[0]~46 ; -                   ;
; data[1]  ; AB6   ; 8        ; 7            ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; io_manager:in_out|transceiver:transceiver2|bidir[0]~46 ; -                   ;
; data[2]  ; AA7   ; 8        ; 11           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; io_manager:in_out|transceiver:transceiver2|bidir[0]~46 ; -                   ;
; data[3]  ; AB7   ; 8        ; 11           ; 0            ; 3           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; io_manager:in_out|transceiver:transceiver2|bidir[0]~46 ; -                   ;
; data[4]  ; AA8   ; 8        ; 15           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; io_manager:in_out|transceiver:transceiver2|bidir[0]~46 ; -                   ;
; data[5]  ; AB8   ; 8        ; 15           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; io_manager:in_out|transceiver:transceiver2|bidir[0]~46 ; -                   ;
; data[6]  ; AA9   ; 8        ; 18           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; io_manager:in_out|transceiver:transceiver2|bidir[0]~46 ; -                   ;
; data[7]  ; AB9   ; 8        ; 18           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; io_manager:in_out|transceiver:transceiver2|bidir[0]~46 ; -                   ;
; data[8]  ; Y9    ; 8        ; 11           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; io_manager:in_out|transceiver:transceiver2|bidir[0]~46 ; -                   ;
; data[9]  ; W9    ; 8        ; 11           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; io_manager:in_out|transceiver:transceiver2|bidir[0]~46 ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 3 / 41 ( 7 % )   ; 3.3V          ; --           ;
; 2        ; 3 / 33 ( 9 % )   ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 1 / 40 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 24 / 36 ( 67 % ) ; 3.3V          ; --           ;
; 7        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 8        ; 41 / 43 ( 95 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; addresses[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 85         ; 8        ; addresses[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 89         ; 8        ; addresses[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 97         ; 8        ; data[0]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 103        ; 8        ; data[2]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 111        ; 8        ; data[4]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 114        ; 8        ; data[6]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; control_mem[4]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 122        ; 8        ; addresses[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; addresses[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 84         ; 8        ; addresses[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 88         ; 8        ; control_mem[3]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 96         ; 8        ; data[1]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 102        ; 8        ; data[3]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 110        ; 8        ; data[5]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 113        ; 8        ; data[7]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 119        ; 8        ; addresses[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 121        ; 8        ; addresses[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; switches[1]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; switches[0]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; switches[8]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; switches[7]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; switches[2]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; switches[9]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; data[12]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 108        ; 8        ; addresses[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 116        ; 8        ; addresses[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; led_r[9]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 184        ; 6        ; led_r[8]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 185        ; 6        ; led_r[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; led_r[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; buttons[1]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; buttons[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; addresses[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 90         ; 8        ; control_mem[2]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; addresses[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; led_r[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; buttons[3]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; buttons[2]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; data[15]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 106        ; 8        ; data[11]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 107        ; 8        ; addresses[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 123        ; 8        ; switches[6]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; switches[5]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; led_r[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; led_r[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; led_g[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; led_g[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; data[14]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 101        ; 8        ; data[10]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; addresses[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 126        ; 7        ; switches[3]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; led_r[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; led_g[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; led_g[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; control_mem[0]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 100        ; 8        ; data[13]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 105        ; 8        ; data[9]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; addresses[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 125        ; 7        ; switches[4]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; led_g[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; led_g[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; addresses[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y6       ; 87         ; 8        ; addresses[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 93         ; 8        ; control_mem[1]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; data[8]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y10      ; 112        ; 8        ; addresses[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; led_r[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; led_r[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; led_g[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; led_g[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                            ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------+--------------+
; |cpu_environment                                ; 1296 (0)    ; 339 (0)                   ; 0 (0)         ; 320         ; 1    ; 0            ; 0       ; 0         ; 73   ; 0            ; 957 (0)      ; 20 (0)            ; 319 (0)          ; |cpu_environment                                                                                               ; work         ;
;    |cpu:cpumono|                                ; 1185 (0)    ; 297 (0)                   ; 0 (0)         ; 320         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 888 (0)      ; 18 (0)            ; 279 (0)          ; |cpu_environment|cpu:cpumono                                                                                   ; work         ;
;       |cu:control_unit|                         ; 45 (3)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (3)       ; 0 (0)             ; 1 (0)            ; |cpu_environment|cpu:cpumono|cu:control_unit                                                                   ; work         ;
;          |inter_cu:interCU|                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |cpu_environment|cpu:cpumono|cu:control_unit|inter_cu:interCU                                                  ; work         ;
;          |opcode_cu:opcodeCU|                   ; 38 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 1 (1)            ; |cpu_environment|cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU                                                ; work         ;
;       |dp:data_path|                            ; 1141 (2)    ; 297 (0)                   ; 0 (0)         ; 320         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 844 (2)      ; 18 (0)            ; 279 (0)          ; |cpu_environment|cpu:cpumono|dp:data_path                                                                      ; work         ;
;          |adder:incAdder|                       ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |cpu_environment|cpu:cpumono|dp:data_path|adder:incAdder                                                       ; work         ;
;          |alu:ALU|                              ; 199 (199)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 196 (196)    ; 0 (0)             ; 3 (3)            ; |cpu_environment|cpu:cpumono|dp:data_path|alu:ALU                                                              ; work         ;
;          |ffd:ffc_intr|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cpu_environment|cpu:cpumono|dp:data_path|ffd:ffc_intr                                                         ; work         ;
;          |ffd:ffc|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cpu_environment|cpu:cpumono|dp:data_path|ffd:ffc                                                              ; work         ;
;          |ffd:ffoALU|                           ; 18 (18)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 1 (1)            ; |cpu_environment|cpu:cpumono|dp:data_path|ffd:ffoALU                                                           ; work         ;
;          |ffd:ffoStack|                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |cpu_environment|cpu:cpumono|dp:data_path|ffd:ffoStack                                                         ; work         ;
;          |ffd:ffz_intr|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cpu_environment|cpu:cpumono|dp:data_path|ffd:ffz_intr                                                         ; work         ;
;          |ffd:ffz|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cpu_environment|cpu:cpumono|dp:data_path|ffd:ffz                                                              ; work         ;
;          |interrupt_manager:IM|                 ; 8 (4)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |cpu_environment|cpu:cpumono|dp:data_path|interrupt_manager:IM                                                 ; work         ;
;             |register:Attention|                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |cpu_environment|cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention                              ; work         ;
;             |register:Request|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cpu_environment|cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Request                                ; work         ;
;          |memprog:memory_program|               ; 346 (346)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 346 (346)    ; 0 (0)             ; 0 (0)            ; |cpu_environment|cpu:cpumono|dp:data_path|memprog:memory_program                                               ; work         ;
;          |mux2:dataMux|                         ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |cpu_environment|cpu:cpumono|dp:data_path|mux2:dataMux                                                         ; work         ;
;          |mux2:inmMux|                          ; 51 (51)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 0 (0)             ; 0 (0)            ; |cpu_environment|cpu:cpumono|dp:data_path|mux2:inmMux                                                          ; work         ;
;          |mux2:relMux|                          ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |cpu_environment|cpu:cpumono|dp:data_path|mux2:relMux                                                          ; work         ;
;          |mux2:stackMux|                        ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 8 (8)            ; |cpu_environment|cpu:cpumono|dp:data_path|mux2:stackMux                                                        ; work         ;
;          |mux4:incMux|                          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |cpu_environment|cpu:cpumono|dp:data_path|mux4:incMux                                                          ; work         ;
;          |regfile:register_file|                ; 407 (407)   ; 256 (256)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 151 (151)    ; 18 (18)           ; 238 (238)        ; |cpu_environment|cpu:cpumono|dp:data_path|regfile:register_file                                                ; work         ;
;          |register:PC|                          ; 14 (14)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 10 (10)          ; |cpu_environment|cpu:cpumono|dp:data_path|register:PC                                                          ; work         ;
;          |stack:Stack|                          ; 44 (44)     ; 21 (21)                   ; 0 (0)         ; 320         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 21 (21)          ; |cpu_environment|cpu:cpumono|dp:data_path|stack:Stack                                                          ; work         ;
;             |altsyncram:stackmem_rtl_0|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cpu_environment|cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0                                ; work         ;
;                |altsyncram_u7c1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cpu_environment|cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated ; work         ;
;             |altsyncram:stackmem_rtl_1|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 160         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cpu_environment|cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1                                ; work         ;
;                |altsyncram_u7c1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 160         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cpu_environment|cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated ; work         ;
;    |io_manager:in_out|                          ; 68 (23)     ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (23)      ; 2 (0)             ; 16 (14)          ; |cpu_environment|io_manager:in_out                                                                             ; work         ;
;       |register:leds_green|                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |cpu_environment|io_manager:in_out|register:leds_green                                                         ; work         ;
;       |register:leds_red|                       ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 8 (8)            ; |cpu_environment|io_manager:in_out|register:leds_red                                                           ; work         ;
;       |transceiver:transceiver2|                ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 2 (2)            ; |cpu_environment|io_manager:in_out|transceiver:transceiver2                                                    ; work         ;
;    |timer:timer_interrupt|                      ; 43 (43)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 24 (24)          ; |cpu_environment|timer:timer_interrupt                                                                         ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; data[0]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data[1]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data[2]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data[3]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data[4]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data[5]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data[6]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data[7]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data[8]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data[9]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data[10]       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data[11]       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data[12]       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data[13]       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data[14]       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data[15]       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; switches[9]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; led_r[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; led_r[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; led_r[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; led_r[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; led_r[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; led_r[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; led_r[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; led_r[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; led_r[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; led_r[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; led_g[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; led_g[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; led_g[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; led_g[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; led_g[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; led_g[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; led_g[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; led_g[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; addresses[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; addresses[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; addresses[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; addresses[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; addresses[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; addresses[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; addresses[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; addresses[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; addresses[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; addresses[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; addresses[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; addresses[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; addresses[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; addresses[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; addresses[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; addresses[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; addresses[16]  ; Output   ; --            ; --            ; --                    ; --  ;
; addresses[17]  ; Output   ; --            ; --            ; --                    ; --  ;
; control_mem[0] ; Output   ; --            ; --            ; --                    ; --  ;
; control_mem[1] ; Output   ; --            ; --            ; --                    ; --  ;
; control_mem[2] ; Output   ; --            ; --            ; --                    ; --  ;
; control_mem[3] ; Output   ; --            ; --            ; --                    ; --  ;
; control_mem[4] ; Output   ; --            ; --            ; --                    ; --  ;
; reset          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clk            ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switches[0]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; buttons[0]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; buttons[1]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; switches[1]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switches[2]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; buttons[2]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; buttons[3]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; switches[3]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switches[4]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switches[5]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switches[6]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switches[7]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switches[8]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                       ;
+--------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                    ; Pad To Core Index ; Setting ;
+--------------------------------------------------------+-------------------+---------+
; data[0]                                                ;                   ;         ;
;      - io_manager:in_out|register:leds_green|q[0]      ; 0                 ; 6       ;
;      - cpu:cpumono|dp:data_path|mux2:dataMux|y[0]~0    ; 0                 ; 6       ;
;      - io_manager:in_out|register:leds_red|q[0]~feeder ; 0                 ; 6       ;
; data[1]                                                ;                   ;         ;
;      - io_manager:in_out|register:leds_red|q[1]        ; 1                 ; 6       ;
;      - io_manager:in_out|register:leds_green|q[1]      ; 1                 ; 6       ;
;      - cpu:cpumono|dp:data_path|mux2:dataMux|y[1]~1    ; 1                 ; 6       ;
; data[2]                                                ;                   ;         ;
;      - io_manager:in_out|register:leds_red|q[2]        ; 0                 ; 6       ;
;      - io_manager:in_out|register:leds_green|q[2]      ; 0                 ; 6       ;
;      - cpu:cpumono|dp:data_path|mux2:dataMux|y[2]~2    ; 0                 ; 6       ;
; data[3]                                                ;                   ;         ;
;      - io_manager:in_out|register:leds_red|q[3]        ; 0                 ; 6       ;
;      - io_manager:in_out|register:leds_green|q[3]      ; 0                 ; 6       ;
;      - cpu:cpumono|dp:data_path|mux2:dataMux|y[3]~3    ; 0                 ; 6       ;
; data[4]                                                ;                   ;         ;
;      - io_manager:in_out|register:leds_red|q[4]        ; 1                 ; 6       ;
;      - io_manager:in_out|register:leds_green|q[4]      ; 1                 ; 6       ;
;      - cpu:cpumono|dp:data_path|mux2:dataMux|y[4]~4    ; 1                 ; 6       ;
; data[5]                                                ;                   ;         ;
;      - io_manager:in_out|register:leds_red|q[5]        ; 1                 ; 6       ;
;      - io_manager:in_out|register:leds_green|q[5]      ; 1                 ; 6       ;
;      - cpu:cpumono|dp:data_path|mux2:dataMux|y[5]~5    ; 1                 ; 6       ;
; data[6]                                                ;                   ;         ;
;      - io_manager:in_out|register:leds_red|q[6]        ; 1                 ; 6       ;
;      - io_manager:in_out|register:leds_green|q[6]      ; 1                 ; 6       ;
;      - cpu:cpumono|dp:data_path|mux2:dataMux|y[6]~6    ; 1                 ; 6       ;
; data[7]                                                ;                   ;         ;
;      - io_manager:in_out|register:leds_red|q[7]        ; 1                 ; 6       ;
;      - io_manager:in_out|register:leds_green|q[7]      ; 1                 ; 6       ;
;      - cpu:cpumono|dp:data_path|mux2:dataMux|y[7]~7    ; 1                 ; 6       ;
; data[8]                                                ;                   ;         ;
;      - io_manager:in_out|register:leds_red|q[8]        ; 0                 ; 6       ;
;      - cpu:cpumono|dp:data_path|mux2:dataMux|y[8]~8    ; 0                 ; 6       ;
; data[9]                                                ;                   ;         ;
;      - io_manager:in_out|register:leds_red|q[9]        ; 0                 ; 6       ;
;      - cpu:cpumono|dp:data_path|mux2:dataMux|y[9]~9    ; 0                 ; 6       ;
; data[10]                                               ;                   ;         ;
;      - cpu:cpumono|dp:data_path|mux2:dataMux|y[10]~10  ; 1                 ; 6       ;
; data[11]                                               ;                   ;         ;
;      - cpu:cpumono|dp:data_path|mux2:dataMux|y[11]~11  ; 0                 ; 6       ;
; data[12]                                               ;                   ;         ;
;      - cpu:cpumono|dp:data_path|mux2:dataMux|y[12]~12  ; 1                 ; 6       ;
; data[13]                                               ;                   ;         ;
;      - cpu:cpumono|dp:data_path|mux2:dataMux|y[13]~13  ; 1                 ; 6       ;
; data[14]                                               ;                   ;         ;
;      - cpu:cpumono|dp:data_path|mux2:dataMux|y[14]~14  ; 0                 ; 6       ;
; data[15]                                               ;                   ;         ;
;      - cpu:cpumono|dp:data_path|mux2:dataMux|y[15]~15  ; 1                 ; 6       ;
; switches[9]                                            ;                   ;         ;
; reset                                                  ;                   ;         ;
; clk                                                    ;                   ;         ;
; switches[0]                                            ;                   ;         ;
; buttons[0]                                             ;                   ;         ;
;      - io_manager:in_out|data_io[0]~3                  ; 1                 ; 6       ;
; buttons[1]                                             ;                   ;         ;
;      - io_manager:in_out|data_io[1]~10                 ; 0                 ; 6       ;
; switches[1]                                            ;                   ;         ;
; switches[2]                                            ;                   ;         ;
; buttons[2]                                             ;                   ;         ;
;      - io_manager:in_out|data_io[2]~11                 ; 0                 ; 6       ;
; buttons[3]                                             ;                   ;         ;
;      - io_manager:in_out|data_io[3]~16                 ; 1                 ; 6       ;
; switches[3]                                            ;                   ;         ;
; switches[4]                                            ;                   ;         ;
; switches[5]                                            ;                   ;         ;
; switches[6]                                            ;                   ;         ;
; switches[7]                                            ;                   ;         ;
; switches[8]                                            ;                   ;         ;
+--------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                            ;
+--------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                                         ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; clk                                                          ; PIN_A12            ; 4       ; Clock         ; no     ; --                   ; --               ; --                        ;
; clk                                                          ; PIN_A12            ; 337     ; Clock         ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[6]~41 ; LCCOMB_X21_Y17_N6  ; 9       ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; cpu:cpumono|cu:control_unit|push                             ; LCCOMB_X21_Y17_N10 ; 6       ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; cpu:cpumono|cu:control_unit|stop_opcode~0                    ; LCCOMB_X23_Y23_N6  ; 4       ; Latch enable  ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~577      ; LCCOMB_X30_Y17_N12 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~579      ; LCCOMB_X27_Y18_N12 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~581      ; LCCOMB_X30_Y15_N12 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~583      ; LCCOMB_X26_Y16_N12 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~585      ; LCCOMB_X29_Y16_N0  ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~587      ; LCCOMB_X30_Y17_N6  ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~589      ; LCCOMB_X31_Y18_N16 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~591      ; LCCOMB_X26_Y17_N28 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~593      ; LCCOMB_X29_Y16_N2  ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~595      ; LCCOMB_X29_Y16_N6  ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~597      ; LCCOMB_X29_Y15_N22 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~599      ; LCCOMB_X26_Y16_N6  ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~601      ; LCCOMB_X26_Y15_N20 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~603      ; LCCOMB_X27_Y18_N30 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~605      ; LCCOMB_X26_Y15_N6  ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~607      ; LCCOMB_X29_Y16_N18 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; cpu:cpumono|dp:data_path|stack:Stack|comb~3                  ; LCCOMB_X21_Y17_N16 ; 2       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; cpu:cpumono|dp:data_path|wez_i                               ; LCCOMB_X23_Y23_N22 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; cpu:cpumono|dp:data_path|wez_n                               ; LCCOMB_X23_Y23_N10 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; io_manager:in_out|transceiver:transceiver2|bidir[0]~46       ; LCCOMB_X22_Y14_N6  ; 16      ; Output enable ; no     ; --                   ; --               ; --                        ;
; io_manager:in_out|wg~1                                       ; LCCOMB_X23_Y14_N28 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; io_manager:in_out|wr~0                                       ; LCCOMB_X24_Y14_N6  ; 10      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; reset                                                        ; PIN_L2             ; 68      ; Async. clear  ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+--------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                   ;
+-------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                                      ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; clk                                       ; PIN_A12           ; 337     ; Global Clock         ; GCLK10           ; --                        ;
; cpu:cpumono|cu:control_unit|stop_opcode~0 ; LCCOMB_X23_Y23_N6 ; 4       ; Global Clock         ; GCLK9            ; --                        ;
; reset                                     ; PIN_L2            ; 68      ; Global Clock         ; GCLK2            ; --                        ;
+-------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                 ;
+-----------------------------------------------------------------------+---------+
; Name                                                                  ; Fan-Out ;
+-----------------------------------------------------------------------+---------+
; cpu:cpumono|dp:data_path|register:PC|q[2]                             ; 132     ;
; cpu:cpumono|dp:data_path|register:PC|q[0]                             ; 132     ;
; cpu:cpumono|dp:data_path|register:PC|q[3]                             ; 122     ;
; cpu:cpumono|dp:data_path|register:PC|q[1]                             ; 122     ;
; cpu:cpumono|dp:data_path|register:PC|q[4]                             ; 102     ;
; cpu:cpumono|dp:data_path|register:PC|q[5]                             ; 100     ;
; cpu:cpumono|dp:data_path|register:PC|q[7]                             ; 85      ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~128               ; 69      ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~174               ; 68      ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~141               ; 65      ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~108               ; 64      ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~196               ; 61      ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~191               ; 61      ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~187               ; 61      ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~179               ; 61      ;
; cpu:cpumono|dp:data_path|regfile:register_file|Equal1~0               ; 54      ;
; cpu:cpumono|dp:data_path|register:PC|q[9]                             ; 48      ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[2]~23          ; 44      ;
; cpu:cpumono|dp:data_path|register:PC|q[6]                             ; 44      ;
; cpu:cpumono|cu:control_unit|stop_opcode~1                             ; 38      ;
; cpu:cpumono|dp:data_path|register:PC|q[8]                             ; 34      ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[0]~38          ; 32      ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[12]~25         ; 30      ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~55                              ; 28      ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~54                              ; 28      ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[12]~36         ; 27      ;
; cpu:cpumono|dp:data_path|regfile:register_file|Equal2~0               ; 26      ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~76                ; 23      ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[0]~1                           ; 22      ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[5]~39          ; 21      ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control2~3             ; 20      ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~165                             ; 19      ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[0]~34                          ; 18      ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~163                             ; 17      ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~359               ; 17      ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~345               ; 17      ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~334               ; 17      ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~320               ; 17      ;
; io_manager:in_out|Equal0~4                                            ; 17      ;
; io_manager:in_out|transceiver:transceiver2|bidir[0]~46                ; 16      ;
; cpu:cpumono|dp:data_path|regfile:register_file|always0~4              ; 16      ;
; cpu:cpumono|dp:data_path|mux2:dataMux|y[15]~15                        ; 16      ;
; cpu:cpumono|dp:data_path|mux2:dataMux|y[14]~14                        ; 16      ;
; cpu:cpumono|dp:data_path|mux2:dataMux|y[13]~13                        ; 16      ;
; cpu:cpumono|dp:data_path|mux2:dataMux|y[12]~12                        ; 16      ;
; cpu:cpumono|dp:data_path|mux2:dataMux|y[11]~11                        ; 16      ;
; cpu:cpumono|dp:data_path|mux2:dataMux|y[10]~10                        ; 16      ;
; cpu:cpumono|dp:data_path|mux2:dataMux|y[9]~9                          ; 16      ;
; cpu:cpumono|dp:data_path|mux2:dataMux|y[8]~8                          ; 16      ;
; cpu:cpumono|dp:data_path|mux2:dataMux|y[7]~7                          ; 16      ;
; cpu:cpumono|dp:data_path|mux2:dataMux|y[6]~6                          ; 16      ;
; cpu:cpumono|dp:data_path|mux2:dataMux|y[5]~5                          ; 16      ;
; cpu:cpumono|dp:data_path|mux2:dataMux|y[4]~4                          ; 16      ;
; cpu:cpumono|dp:data_path|mux2:dataMux|y[3]~3                          ; 16      ;
; cpu:cpumono|dp:data_path|mux2:dataMux|y[2]~2                          ; 16      ;
; cpu:cpumono|dp:data_path|mux2:dataMux|y[1]~1                          ; 16      ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~607               ; 16      ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~605               ; 16      ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~603               ; 16      ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~601               ; 16      ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~599               ; 16      ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~597               ; 16      ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~595               ; 16      ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~593               ; 16      ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~591               ; 16      ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~589               ; 16      ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~587               ; 16      ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~585               ; 16      ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~583               ; 16      ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~581               ; 16      ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~579               ; 16      ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~577               ; 16      ;
; cpu:cpumono|dp:data_path|mux2:dataMux|y[0]~0                          ; 16      ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[10]~34         ; 16      ;
; io_manager:in_out|oe_io~3                                             ; 15      ;
; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Request|q[7]   ; 15      ;
; reset                                                                 ; 13      ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem~26                      ; 13      ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem~0                       ; 13      ;
; cpu:cpumono|dp:data_path|stack:Stack|sp[0]                            ; 13      ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~88                ; 13      ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~64                ; 13      ;
; cpu:cpumono|dp:data_path|ffd:ffoALU|q                                 ; 13      ;
; cpu:cpumono|dp:data_path|register:PC|q[7]~5                           ; 12      ;
; cpu:cpumono|dp:data_path|register:PC|q[7]~4                           ; 12      ;
; timer:timer_interrupt|Equal0~6                                        ; 12      ;
; timer:timer_interrupt|Equal0~5                                        ; 12      ;
; timer:timer_interrupt|Equal0~4                                        ; 12      ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~307               ; 12      ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[12]~44         ; 11      ;
; cpu:cpumono|dp:data_path|ffd:ffoStack|q                               ; 11      ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[10]~17                         ; 10      ;
; cpu:cpumono|dp:data_path|register:PC|q[2]~6                           ; 10      ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[13]~33         ; 10      ;
; io_manager:in_out|wr~0                                                ; 10      ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~86                ; 10      ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[6]~41          ; 9       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[10]~43                         ; 9       ;
; cpu:cpumono|dp:data_path|stack:Stack|sp[1]                            ; 9       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~555               ; 9       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~535               ; 9       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~515               ; 9       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~495               ; 9       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~475               ; 9       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~287               ; 9       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~281               ; 9       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~278               ; 9       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~268               ; 9       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~257               ; 9       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~247               ; 9       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~231               ; 9       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~212               ; 9       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~156               ; 9       ;
; cpu:cpumono|dp:data_path|register:PC|q[2]~7                           ; 8       ;
; cpu:cpumono|dp:data_path|stack:Stack|sp[2]                            ; 8       ;
; io_manager:in_out|wg~1                                                ; 8       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~291               ; 8       ;
; cpu:cpumono|cu:control_unit|stop_opcode~0                             ; 8       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~364               ; 7       ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[3]~31          ; 7       ;
; cpu:cpumono|dp:data_path|regfile:register_file|rd2[15]~15             ; 7       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~575               ; 7       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~445               ; 7       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~425               ; 7       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~405               ; 7       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~385               ; 7       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~365               ; 7       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~345               ; 7       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~325               ; 7       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~305               ; 7       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~285               ; 7       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~265               ; 7       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~90                ; 7       ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|Equal0~0               ; 7       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~77                ; 7       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~34                ; 7       ;
; cpu:cpumono|cu:control_unit|push                                      ; 6       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~187                             ; 6       ;
; cpu:cpumono|dp:data_path|interrupt_manager:IM|data_a[7]~2             ; 6       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~119                             ; 6       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~56                              ; 6       ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[12]~22         ; 6       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~92                ; 6       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~47                ; 6       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~37                ; 6       ;
; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[0] ; 6       ;
; cpu:cpumono|dp:data_path|stack:Stack|Equal1~0                         ; 5       ;
; cpu:cpumono|dp:data_path|stack:Stack|sp[3]                            ; 5       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[15]~16                         ; 5       ;
; cpu:cpumono|dp:data_path|regfile:register_file|rd2[9]~9               ; 5       ;
; cpu:cpumono|dp:data_path|regfile:register_file|rd2[8]~8               ; 5       ;
; cpu:cpumono|dp:data_path|regfile:register_file|rd2[7]~7               ; 5       ;
; cpu:cpumono|dp:data_path|regfile:register_file|rd2[6]~6               ; 5       ;
; cpu:cpumono|dp:data_path|regfile:register_file|rd2[5]~5               ; 5       ;
; cpu:cpumono|dp:data_path|regfile:register_file|rd2[4]~4               ; 5       ;
; cpu:cpumono|dp:data_path|regfile:register_file|rd2[3]~3               ; 5       ;
; cpu:cpumono|dp:data_path|regfile:register_file|rd2[2]~2               ; 5       ;
; cpu:cpumono|dp:data_path|regfile:register_file|rd2[1]~1               ; 5       ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[12]~26         ; 5       ;
; cpu:cpumono|dp:data_path|regfile:register_file|rd2[0]~0               ; 5       ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[2]~24          ; 5       ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[0]~21          ; 5       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~95                ; 5       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~54                ; 5       ;
; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[1] ; 5       ;
; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[7] ; 5       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~155                             ; 5       ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[2]~45          ; 4       ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[0]~37          ; 4       ;
; io_manager:in_out|Equal3~0                                            ; 4       ;
; io_manager:in_out|data_io[1]~0                                        ; 4       ;
; cpu:cpumono|dp:data_path|mux4:incMux|y[4]~0                           ; 4       ;
; cpu:cpumono|dp:data_path|stack:Stack|Equal0~0                         ; 4       ;
; cpu:cpumono|dp:data_path|interrupt_manager:IM|data_a[0]~6             ; 4       ;
; cpu:cpumono|dp:data_path|interrupt_manager:IM|data_a[1]~5             ; 4       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~565               ; 4       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~545               ; 4       ;
; cpu:cpumono|dp:data_path|regfile:register_file|rd2[11]~11             ; 4       ;
; cpu:cpumono|dp:data_path|regfile:register_file|rd2[10]~10             ; 4       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~258               ; 4       ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[0]~18          ; 4       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~72                ; 4       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~60                ; 4       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~43                ; 4       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~38                ; 4       ;
; clk                                                                   ; 3       ;
; data[7]~7                                                             ; 3       ;
; data[6]~6                                                             ; 3       ;
; data[5]~5                                                             ; 3       ;
; data[4]~4                                                             ; 3       ;
; data[3]~3                                                             ; 3       ;
; data[2]~2                                                             ; 3       ;
; data[1]~1                                                             ; 3       ;
; data[0]~0                                                             ; 3       ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[1]~46          ; 3       ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[1]~43          ; 3       ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[2]~42          ; 3       ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[13]~40         ; 3       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~186                             ; 3       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~185                             ; 3       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~184                             ; 3       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~183                             ; 3       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~182                             ; 3       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~181                             ; 3       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~177                             ; 3       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~175                             ; 3       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~173                             ; 3       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~171                             ; 3       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~367               ; 3       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~169                             ; 3       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~365               ; 3       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~167                             ; 3       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[9]~45                          ; 3       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[8]~44                          ; 3       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[7]~42                          ; 3       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[6]~41                          ; 3       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[5]~40                          ; 3       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[4]~39                          ; 3       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[3]~38                          ; 3       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[2]~37                          ; 3       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[1]~36                          ; 3       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[0]~35                          ; 3       ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[0]~35          ; 3       ;
; cpu:cpumono|dp:data_path|stack:Stack|sp~3                             ; 3       ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[7]~32          ; 3       ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[8]~28          ; 3       ;
; cpu:cpumono|dp:data_path|ffd:ffoALU|q~9                               ; 3       ;
; cpu:cpumono|dp:data_path|interrupt_manager:IM|data_a[7]~3             ; 3       ;
; cpu:cpumono|cu:control_unit|inter_cu:interCU|s_reti[0]~2              ; 3       ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|WideOr2~0              ; 3       ;
; io_manager:in_out|Equal0~3                                            ; 3       ;
; io_manager:in_out|Equal0~2                                            ; 3       ;
; io_manager:in_out|Equal0~1                                            ; 3       ;
; io_manager:in_out|Equal0~0                                            ; 3       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[14]~15                         ; 3       ;
; cpu:cpumono|dp:data_path|regfile:register_file|rd2[13]~13             ; 3       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[13]~14                         ; 3       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~525               ; 3       ;
; cpu:cpumono|dp:data_path|regfile:register_file|rd2[12]~12             ; 3       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[12]~13                         ; 3       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~505               ; 3       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~129                             ; 3       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[11]~12                         ; 3       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~122                             ; 3       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[10]~11                         ; 3       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[9]~10                          ; 3       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[8]~9                           ; 3       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~286               ; 3       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[7]~8                           ; 3       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[6]~7                           ; 3       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[5]~6                           ; 3       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~263               ; 3       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[4]~5                           ; 3       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~248               ; 3       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[3]~4                           ; 3       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~232               ; 3       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[2]~3                           ; 3       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[1]~2                           ; 3       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[0]~0                           ; 3       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~165               ; 3       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~161               ; 3       ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control2~0             ; 3       ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[2]~20          ; 3       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~75                ; 3       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~73                ; 3       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~62                ; 3       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~53                ; 3       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~39                ; 3       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~110                             ; 3       ;
; data[9]~9                                                             ; 2       ;
; data[8]~8                                                             ; 2       ;
; cpu:cpumono|dp:data_path|alu:ALU|carry_intr                           ; 2       ;
; cpu:cpumono|dp:data_path|alu:ALU|carry                                ; 2       ;
; cpu:cpumono|dp:data_path|alu:ALU|zero_intr                            ; 2       ;
; cpu:cpumono|dp:data_path|alu:ALU|zero                                 ; 2       ;
; cpu:cpumono|dp:data_path|wez_i                                        ; 2       ;
; cpu:cpumono|dp:data_path|wez_n                                        ; 2       ;
; cpu:cpumono|dp:data_path|stack:Stack|comb~3                           ; 2       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~179                             ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~368               ; 2       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~43                           ; 2       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~42                           ; 2       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~41                           ; 2       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~158                             ; 2       ;
; io_manager:in_out|data_io[1]~7                                        ; 2       ;
; io_manager:in_out|data_io[1]~2                                        ; 2       ;
; cpu:cpumono|dp:data_path|stack:Stack|Add0~2                           ; 2       ;
; cpu:cpumono|dp:data_path|stack:Stack|Add0~1                           ; 2       ;
; cpu:cpumono|dp:data_path|stack:Stack|Add0~0                           ; 2       ;
; cpu:cpumono|dp:data_path|stack:Stack|sp~8                             ; 2       ;
; cpu:cpumono|dp:data_path|stack:Stack|sp~6                             ; 2       ;
; cpu:cpumono|dp:data_path|stack:Stack|sp~4                             ; 2       ;
; cpu:cpumono|dp:data_path|stack:Stack|sp~2                             ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~340               ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~339               ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~338               ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~310               ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~309               ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~308               ; 2       ;
; cpu:cpumono|dp:data_path|mux4:incMux|y[0]~1                           ; 2       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_1_bypass[9]         ; 2       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_1_bypass[10]        ; 2       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_1_bypass[11]        ; 2       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_1_bypass[12]        ; 2       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_1_bypass[13]        ; 2       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_1_bypass[14]        ; 2       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_1_bypass[15]        ; 2       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_1_bypass[16]        ; 2       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_1_bypass[17]        ; 2       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_0_bypass[0]         ; 2       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem~25                      ; 2       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem~24                      ; 2       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_1_bypass[18]        ; 2       ;
; cpu:cpumono|cu:control_unit|inter_cu:interCU|s_reti[0]~3              ; 2       ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[6]~29          ; 2       ;
; cpu:cpumono|dp:data_path|ffd:ffoALU|q~2                               ; 2       ;
; cpu:cpumono|dp:data_path|interrupt_manager:IM|data_a[7]~0             ; 2       ;
; cpu:cpumono|cu:control_unit|inter_cu:interCU|s_reti[0]~0              ; 2       ;
; timer:timer_interrupt|count[0]                                        ; 2       ;
; timer:timer_interrupt|count[1]                                        ; 2       ;
; timer:timer_interrupt|count[2]                                        ; 2       ;
; timer:timer_interrupt|count[3]                                        ; 2       ;
; timer:timer_interrupt|count[6]                                        ; 2       ;
; timer:timer_interrupt|count[7]                                        ; 2       ;
; timer:timer_interrupt|count[4]                                        ; 2       ;
; timer:timer_interrupt|count[5]                                        ; 2       ;
; timer:timer_interrupt|count[11]                                       ; 2       ;
; timer:timer_interrupt|count[8]                                        ; 2       ;
; timer:timer_interrupt|count[9]                                        ; 2       ;
; timer:timer_interrupt|count[10]                                       ; 2       ;
; timer:timer_interrupt|count[13]                                       ; 2       ;
; timer:timer_interrupt|count[14]                                       ; 2       ;
; timer:timer_interrupt|count[15]                                       ; 2       ;
; timer:timer_interrupt|count[12]                                       ; 2       ;
; timer:timer_interrupt|count[19]                                       ; 2       ;
; timer:timer_interrupt|count[16]                                       ; 2       ;
; timer:timer_interrupt|count[17]                                       ; 2       ;
; timer:timer_interrupt|count[18]                                       ; 2       ;
; timer:timer_interrupt|count[22]                                       ; 2       ;
; timer:timer_interrupt|count[20]                                       ; 2       ;
; timer:timer_interrupt|count[21]                                       ; 2       ;
; timer:timer_interrupt|count[23]                                       ; 2       ;
; io_manager:in_out|transceiver:transceiver2|bidir[9]~2                 ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~255               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~63                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~191               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~127               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~207               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~15                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~79                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~143               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~239               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~47                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~111               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~175               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~223               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~31                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~159               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~95                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|rd2[14]~14             ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~254               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~206               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~222               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~238               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~62                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~14                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~46                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~30                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~190               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~142               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~174               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~158               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~126               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~78                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~94                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~110               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~253               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~61                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~125               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~189               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~205               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~13                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~141               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~77                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~221               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~29                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~93                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~157               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~237               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~45                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~173               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~109               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~252               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~204               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~236               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~220               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~60                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~12                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~28                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~44                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~124               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~76                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~108               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~92                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~188               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~140               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~156               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~172               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~485               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~251               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~59                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~187               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~123               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~203               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~11                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~75                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~139               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~235               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~43                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~107               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~171               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~219               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~27                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~155               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~91                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~465               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~250               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~202               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~218               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~234               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~58                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~10                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~42                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~26                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~186               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~138               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~170               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~154               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~122               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~74                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~90                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~106               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~249               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~153               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~217               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~185               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~105               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~9                 ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~41                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~73                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~121               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~25                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~89                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~57                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~233               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~137               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~169               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~201               ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~290               ; 2       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~112                             ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~248               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~104               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~232               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~120               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~152               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~8                 ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~24                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~136               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~216               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~72                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~88                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~200               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~184               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~40                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~168               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~56                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~247               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~151               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~183               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~215               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~103               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~7                 ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~71                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~39                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~231               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~135               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~199               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~167               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~119               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~23                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~55                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~87                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~246               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~102               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~118               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~230               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~150               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~6                 ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~134               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~22                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~182               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~38                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~54                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~166               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~214               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~70                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~198               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~86                ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~274               ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~270               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~245               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~149               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~213               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~181               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~37                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~101               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~5                 ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~69                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~117               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~21                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~85                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~53                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~229               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~133               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~165               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~197               ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~266               ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~265               ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~261               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~244               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~100               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~228               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~116               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~148               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~4                 ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~20                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~132               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~212               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~68                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~84                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~196               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~180               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~36                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~164               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~52                ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~256               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~243               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~147               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~179               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~211               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~99                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~3                 ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~67                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~35                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~227               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~131               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~195               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~163               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~115               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~19                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~51                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~83                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~242               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~98                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~114               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~226               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~146               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~2                 ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~130               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~18                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~178               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~34                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~50                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~162               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~210               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~66                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~194               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~82                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~241               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~145               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~209               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~177               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~33                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~97                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~1                 ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~65                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~113               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~17                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~81                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~49                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~225               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~129               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~161               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~193               ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~200               ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~198               ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~184               ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~178               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~240               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~96                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~224               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~112               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~144               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~0                 ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~16                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~128               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~208               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~64                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~80                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~192               ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~169               ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~168               ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~160               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~176               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~32                ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~160               ; 2       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~48                ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~154               ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~153               ; 2       ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[2]~19          ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~114               ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~113               ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~96                ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~91                ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~89                ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~87                ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~69                ; 2       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~44                ; 2       ;
; io_manager:in_out|register:leds_green|q[7]                            ; 2       ;
; io_manager:in_out|register:leds_green|q[6]                            ; 2       ;
; io_manager:in_out|register:leds_green|q[5]                            ; 2       ;
; io_manager:in_out|register:leds_green|q[4]                            ; 2       ;
; io_manager:in_out|register:leds_green|q[3]                            ; 2       ;
; io_manager:in_out|register:leds_green|q[2]                            ; 2       ;
; io_manager:in_out|register:leds_green|q[1]                            ; 2       ;
; io_manager:in_out|register:leds_green|q[0]                            ; 2       ;
; io_manager:in_out|register:leds_red|q[9]                              ; 2       ;
; io_manager:in_out|register:leds_red|q[8]                              ; 2       ;
; io_manager:in_out|register:leds_red|q[7]                              ; 2       ;
; io_manager:in_out|register:leds_red|q[6]                              ; 2       ;
; io_manager:in_out|register:leds_red|q[5]                              ; 2       ;
; io_manager:in_out|register:leds_red|q[4]                              ; 2       ;
; io_manager:in_out|register:leds_red|q[3]                              ; 2       ;
; io_manager:in_out|register:leds_red|q[2]                              ; 2       ;
; io_manager:in_out|register:leds_red|q[1]                              ; 2       ;
; io_manager:in_out|register:leds_red|q[0]                              ; 2       ;
; cpu:cpumono|dp:data_path|stack:Stack|sp[4]                            ; 2       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~149                             ; 2       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~143                             ; 2       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~137                             ; 2       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~131                             ; 2       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~124                             ; 2       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~116                             ; 2       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~104                             ; 2       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~98                              ; 2       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~92                              ; 2       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~86                              ; 2       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~80                              ; 2       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~74                              ; 2       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~68                              ; 2       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~62                              ; 2       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem~0feeder                 ; 1       ;
; switches[8]                                                           ; 1       ;
; switches[7]                                                           ; 1       ;
; switches[6]                                                           ; 1       ;
; switches[5]                                                           ; 1       ;
; switches[4]                                                           ; 1       ;
; switches[3]                                                           ; 1       ;
; buttons[3]                                                            ; 1       ;
; buttons[2]                                                            ; 1       ;
; switches[2]                                                           ; 1       ;
; switches[1]                                                           ; 1       ;
; buttons[1]                                                            ; 1       ;
; buttons[0]                                                            ; 1       ;
; switches[0]                                                           ; 1       ;
; cpu:cpumono|dp:data_path|stack:Stack|sp[0]~_wirecell                  ; 1       ;
; data[15]~15                                                           ; 1       ;
; data[14]~14                                                           ; 1       ;
; data[13]~13                                                           ; 1       ;
; data[12]~12                                                           ; 1       ;
; data[11]~11                                                           ; 1       ;
; data[10]~10                                                           ; 1       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_0_bypass[1]~0       ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~379               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~378               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~377               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~376               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~375               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~374               ; 1       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem~38                      ; 1       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem~37                      ; 1       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem~36                      ; 1       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem~35                      ; 1       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem~34                      ; 1       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem~33                      ; 1       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem~32                      ; 1       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem~31                      ; 1       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem~30                      ; 1       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem~29                      ; 1       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem~28                      ; 1       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem~27                      ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~74                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~73                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~72                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~71                           ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~373               ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~188                             ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~70                           ; 1       ;
; timer:timer_interrupt|count_next[20]~16                               ; 1       ;
; timer:timer_interrupt|count_next[21]~15                               ; 1       ;
; timer:timer_interrupt|count_next[23]~14                               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~372               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~371               ; 1       ;
; cpu:cpumono|dp:data_path|mux2:relMux|y[9]~11                          ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|overflow~5                           ; 1       ;
; cpu:cpumono|dp:data_path|ffd:ffoALU|q~19                              ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~180                             ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~370               ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~178                             ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~369               ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~176                             ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~174                             ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~172                             ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~170                             ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~366               ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~168                             ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~166                             ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~363               ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~164                             ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~362               ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~162                             ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~361               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~360               ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~161                             ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~160                             ; 1       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[15]~50                         ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|Add0~159                             ; 1       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[15]~49                         ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~69                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~68                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~67                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~66                           ; 1       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[12]~48                         ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~65                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~64                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~63                           ; 1       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[10]~47                         ; 1       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[11]~46                         ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~62                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~61                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~60                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~59                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~58                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~57                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~56                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~55                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~54                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~53                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~52                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~51                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~50                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~49                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~48                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~47                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~46                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~45                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~44                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~40                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~39                           ; 1       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[15]~33                         ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~38                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~37                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~36                           ; 1       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[14]~32                         ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~35                           ; 1       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[12]~31                         ; 1       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[13]~30                         ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~34                           ; 1       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[10]~29                         ; 1       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[11]~28                         ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~33                           ; 1       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[8]~27                          ; 1       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[9]~26                          ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~32                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~31                           ; 1       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[6]~25                          ; 1       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[7]~24                          ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~30                           ; 1       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[4]~23                          ; 1       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[5]~22                          ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~29                           ; 1       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[2]~21                          ; 1       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[3]~20                          ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~28                           ; 1       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[0]~19                          ; 1       ;
; cpu:cpumono|dp:data_path|mux2:inmMux|y[1]~18                          ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~27                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~26                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~25                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~24                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~23                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~22                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~21                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~20                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~19                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~18                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~17                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~16                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~15                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~14                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~13                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~12                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~11                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~10                           ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~9                            ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~8                            ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~7                            ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~6                            ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~5                            ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~4                            ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~3                            ; 1       ;
; cpu:cpumono|dp:data_path|alu:ALU|WideOr0~2                            ; 1       ;
; io_manager:in_out|transceiver:transceiver2|bidir[15]~45               ; 1       ;
; io_manager:in_out|transceiver:transceiver2|bidir[14]~44               ; 1       ;
; io_manager:in_out|transceiver:transceiver2|bidir[13]~43               ; 1       ;
; io_manager:in_out|transceiver:transceiver2|bidir[12]~42               ; 1       ;
; io_manager:in_out|transceiver:transceiver2|bidir[11]~41               ; 1       ;
; io_manager:in_out|transceiver:transceiver2|bidir[10]~40               ; 1       ;
; io_manager:in_out|transceiver:transceiver2|bidir[9]~39                ; 1       ;
; io_manager:in_out|transceiver:transceiver2|bidir[9]~38                ; 1       ;
; io_manager:in_out|transceiver:transceiver2|bidir[8]~37                ; 1       ;
; io_manager:in_out|transceiver:transceiver2|bidir[8]~36                ; 1       ;
; io_manager:in_out|transceiver:transceiver2|bidir[8]~35                ; 1       ;
; io_manager:in_out|transceiver:transceiver2|bidir[7]~34                ; 1       ;
; io_manager:in_out|data_io[7]~24                                       ; 1       ;
; io_manager:in_out|data_io[7]~23                                       ; 1       ;
; io_manager:in_out|transceiver:transceiver2|bidir[7]~33                ; 1       ;
; io_manager:in_out|transceiver:transceiver2|bidir[6]~32                ; 1       ;
; io_manager:in_out|data_io[6]~22                                       ; 1       ;
; io_manager:in_out|data_io[6]~21                                       ; 1       ;
; io_manager:in_out|transceiver:transceiver2|bidir[6]~31                ; 1       ;
; io_manager:in_out|transceiver:transceiver2|bidir[5]~30                ; 1       ;
; io_manager:in_out|data_io[5]~20                                       ; 1       ;
; io_manager:in_out|data_io[5]~19                                       ; 1       ;
; io_manager:in_out|transceiver:transceiver2|bidir[5]~29                ; 1       ;
; io_manager:in_out|transceiver:transceiver2|bidir[4]~28                ; 1       ;
; io_manager:in_out|data_io[4]~18                                       ; 1       ;
; io_manager:in_out|data_io[4]~17                                       ; 1       ;
; io_manager:in_out|transceiver:transceiver2|bidir[4]~27                ; 1       ;
; io_manager:in_out|transceiver:transceiver2|bidir[3]~26                ; 1       ;
; io_manager:in_out|data_io[3]~16                                       ; 1       ;
; io_manager:in_out|data_io[3]~15                                       ; 1       ;
; io_manager:in_out|data_io[3]~14                                       ; 1       ;
; io_manager:in_out|transceiver:transceiver2|bidir[3]~25                ; 1       ;
; io_manager:in_out|transceiver:transceiver2|bidir[2]~24                ; 1       ;
; io_manager:in_out|data_io[2]~13                                       ; 1       ;
; io_manager:in_out|data_io[2]~12                                       ; 1       ;
; io_manager:in_out|data_io[2]~11                                       ; 1       ;
; io_manager:in_out|transceiver:transceiver2|bidir[2]~23                ; 1       ;
; io_manager:in_out|transceiver:transceiver2|bidir[1]~22                ; 1       ;
; io_manager:in_out|data_io[1]~10                                       ; 1       ;
; io_manager:in_out|data_io[1]~9                                        ; 1       ;
; io_manager:in_out|data_io[1]~8                                        ; 1       ;
; io_manager:in_out|data_io[1]~6                                        ; 1       ;
; io_manager:in_out|transceiver:transceiver2|bidir[1]~21                ; 1       ;
; io_manager:in_out|transceiver:transceiver2|bidir[0]~20                ; 1       ;
; io_manager:in_out|oe_io~2                                             ; 1       ;
; io_manager:in_out|data_io[0]~5                                        ; 1       ;
; io_manager:in_out|data_io[0]~4                                        ; 1       ;
; io_manager:in_out|data_io[0]~3                                        ; 1       ;
; io_manager:in_out|data_io[1]~1                                        ; 1       ;
; io_manager:in_out|transceiver:transceiver2|bidir[0]~19                ; 1       ;
; cpu:cpumono|dp:data_path|stack:Stack|comb~2                           ; 1       ;
; cpu:cpumono|dp:data_path|stack:Stack|sp~7                             ; 1       ;
; cpu:cpumono|dp:data_path|stack:Stack|sp~5                             ; 1       ;
; cpu:cpumono|dp:data_path|stack:Stack|sp~1                             ; 1       ;
; timer:timer_interrupt|count_next[6]~13                                ; 1       ;
; timer:timer_interrupt|count_next[8]~12                                ; 1       ;
; timer:timer_interrupt|count_next[9]~11                                ; 1       ;
; timer:timer_interrupt|count_next[10]~10                               ; 1       ;
; timer:timer_interrupt|count_next[12]~9                                ; 1       ;
; timer:timer_interrupt|count_next[16]~8                                ; 1       ;
; timer:timer_interrupt|count_next[17]~7                                ; 1       ;
; timer:timer_interrupt|count_next[18]~6                                ; 1       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~606               ; 1       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~604               ; 1       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~602               ; 1       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~600               ; 1       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~598               ; 1       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~596               ; 1       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~594               ; 1       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~592               ; 1       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~590               ; 1       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~588               ; 1       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~586               ; 1       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~584               ; 1       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~582               ; 1       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~580               ; 1       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~578               ; 1       ;
; cpu:cpumono|dp:data_path|regfile:register_file|regb~576               ; 1       ;
; cpu:cpumono|dp:data_path|regfile:register_file|always0~3              ; 1       ;
; cpu:cpumono|dp:data_path|regfile:register_file|always0~2              ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~358               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~357               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~356               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~355               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~354               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~353               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~352               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~351               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~350               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~349               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~348               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~347               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~346               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~344               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~343               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~342               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~341               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~337               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~336               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~335               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~333               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~332               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~331               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~330               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~329               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~328               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~327               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~326               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~325               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~324               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~323               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~322               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~321               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~319               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~318               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~317               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~316               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~315               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~314               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~313               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~312               ; 1       ;
; cpu:cpumono|dp:data_path|memprog:memory_program|mem~311               ; 1       ;
; cpu:cpumono|dp:data_path|mux4:incMux|y[3]~4                           ; 1       ;
; cpu:cpumono|dp:data_path|mux4:incMux|y[3]~3                           ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[4]~31                        ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[4]~30                        ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[4]~29                        ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[4]~28                        ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[2]~27                        ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[2]~26                        ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[2]~25                        ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[2]~24                        ; 1       ;
; cpu:cpumono|dp:data_path|mux4:incMux|y[1]~2                           ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[0]~23                        ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[0]~22                        ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[0]~21                        ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[0]~20                        ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[8]~19                        ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[8]~18                        ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[8]~17                        ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[8]~16                        ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[5]~15                        ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[5]~14                        ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[5]~13                        ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[5]~12                        ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[7]~11                        ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[7]~10                        ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[7]~9                         ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[7]~8                         ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[6]~7                         ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[6]~6                         ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[6]~5                         ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[6]~4                         ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[9]~3                         ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[9]~2                         ; 1       ;
; cpu:cpumono|dp:data_path|mux2:relMux|y[0]~10                          ; 1       ;
; cpu:cpumono|dp:data_path|mux2:relMux|y[1]~9                           ; 1       ;
; cpu:cpumono|dp:data_path|mux2:relMux|y[2]~8                           ; 1       ;
; cpu:cpumono|dp:data_path|mux2:relMux|y[3]~7                           ; 1       ;
; cpu:cpumono|dp:data_path|mux2:relMux|y[4]~6                           ; 1       ;
; cpu:cpumono|dp:data_path|mux2:relMux|y[5]~5                           ; 1       ;
; cpu:cpumono|dp:data_path|mux2:relMux|y[6]~4                           ; 1       ;
; cpu:cpumono|dp:data_path|mux2:relMux|y[7]~3                           ; 1       ;
; cpu:cpumono|dp:data_path|mux2:relMux|y[8]~2                           ; 1       ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control2~6             ; 1       ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control2~5             ; 1       ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control2~4             ; 1       ;
; cpu:cpumono|dp:data_path|ffd:ffc_intr|q                               ; 1       ;
; cpu:cpumono|dp:data_path|ffd:ffc|q                                    ; 1       ;
; cpu:cpumono|dp:data_path|ffd:ffz_intr|q                               ; 1       ;
; cpu:cpumono|dp:data_path|ffd:ffz|q                                    ; 1       ;
; cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control[3]~30          ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[9]~1                         ; 1       ;
; cpu:cpumono|dp:data_path|mux2:stackMux|y[9]~0                         ; 1       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_0_bypass[7]         ; 1       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_0_bypass[5]         ; 1       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_0_bypass[3]         ; 1       ;
; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_0_bypass[1]         ; 1       ;
+-----------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+----------------------+-----------------+-----------------+
; Name                                                                                                     ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+----------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+----------------------+-----------------+-----------------+
; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 10           ; 16           ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 160  ; 16                          ; 10                          ; 16                          ; 10                          ; 160                 ; 1    ; None ; M4K_X17_Y18 ; Don't care           ; Don't care      ; Don't care      ;
; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 10           ; 16           ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 160  ; 16                          ; 10                          ; 16                          ; 10                          ; 160                 ; 1    ; None ; M4K_X17_Y18 ; Don't care           ; Don't care      ; Don't care      ;
+----------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 2,140 / 54,004 ( 4 % ) ;
; C16 interconnects           ; 30 / 2,100 ( 1 % )     ;
; C4 interconnects            ; 1,207 / 36,000 ( 3 % ) ;
; Direct links                ; 233 / 54,004 ( < 1 % ) ;
; Global clocks               ; 3 / 16 ( 19 % )        ;
; Local interconnects         ; 682 / 18,752 ( 4 % )   ;
; R24 interconnects           ; 62 / 1,900 ( 3 % )     ;
; R4 interconnects            ; 1,477 / 46,920 ( 3 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.79) ; Number of LABs  (Total = 94) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 3                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 3                            ;
; 11                                          ; 5                            ;
; 12                                          ; 11                           ;
; 13                                          ; 7                            ;
; 14                                          ; 6                            ;
; 15                                          ; 15                           ;
; 16                                          ; 40                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.14) ; Number of LABs  (Total = 94) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 16                           ;
; 1 Clock                            ; 54                           ;
; 1 Clock enable                     ; 9                            ;
; 2 Clock enables                    ; 27                           ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.21) ; Number of LABs  (Total = 94) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 7                            ;
; 15                                           ; 7                            ;
; 16                                           ; 26                           ;
; 17                                           ; 7                            ;
; 18                                           ; 5                            ;
; 19                                           ; 2                            ;
; 20                                           ; 7                            ;
; 21                                           ; 7                            ;
; 22                                           ; 3                            ;
; 23                                           ; 4                            ;
; 24                                           ; 3                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.01) ; Number of LABs  (Total = 94) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 1                            ;
; 2                                                ; 3                            ;
; 3                                                ; 7                            ;
; 4                                                ; 5                            ;
; 5                                                ; 8                            ;
; 6                                                ; 5                            ;
; 7                                                ; 7                            ;
; 8                                                ; 4                            ;
; 9                                                ; 6                            ;
; 10                                               ; 11                           ;
; 11                                               ; 8                            ;
; 12                                               ; 2                            ;
; 13                                               ; 5                            ;
; 14                                               ; 3                            ;
; 15                                               ; 2                            ;
; 16                                               ; 1                            ;
; 17                                               ; 0                            ;
; 18                                               ; 5                            ;
; 19                                               ; 1                            ;
; 20                                               ; 6                            ;
; 21                                               ; 4                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 20.83) ; Number of LABs  (Total = 94) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 3                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 5                            ;
; 10                                           ; 8                            ;
; 11                                           ; 4                            ;
; 12                                           ; 1                            ;
; 13                                           ; 3                            ;
; 14                                           ; 0                            ;
; 15                                           ; 4                            ;
; 16                                           ; 1                            ;
; 17                                           ; 3                            ;
; 18                                           ; 3                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 4                            ;
; 22                                           ; 1                            ;
; 23                                           ; 5                            ;
; 24                                           ; 4                            ;
; 25                                           ; 1                            ;
; 26                                           ; 8                            ;
; 27                                           ; 2                            ;
; 28                                           ; 5                            ;
; 29                                           ; 5                            ;
; 30                                           ; 11                           ;
; 31                                           ; 6                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "cpu_environment"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 73 total pins
    Info (169086): Pin switches[9] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches.
Info (332104): Reading SDC File: '../CPU_Monociclo/src/cpu_environment.sdc'
Warning (332060): Node: cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[0] was determined to be a clock but was found without an associated clock assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   41.670          clk
Info (176353): Automatically promoted node clk (placed in PIN A12 (CLK9, LVDSCLK4p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G10
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[0]
        Info (176357): Destination node cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[1]
        Info (176357): Destination node cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[7]
Info (176353): Automatically promoted node cpu:cpumono|cu:control_unit|stop_opcode~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cpu:cpumono|dp:data_path|register:PC|q[3]~1
        Info (176357): Destination node cpu:cpumono|dp:data_path|register:PC|q[1]~0
        Info (176357): Destination node cpu:cpumono|cu:control_unit|stop_opcode~1
        Info (176357): Destination node cpu:cpumono|cu:control_unit|inter_cu:interCU|s_reti[0]~1
        Info (176357): Destination node cpu:cpumono|dp:data_path|interrupt_manager:IM|data_a[7]~1
        Info (176357): Destination node cpu:cpumono|dp:data_path|register:PC|q[7]~4
        Info (176357): Destination node cpu:cpumono|dp:data_path|register:PC|q[7]~5
        Info (176357): Destination node cpu:cpumono|cu:control_unit|opcode_cu:opcodeCU|control2~4
Info (176353): Automatically promoted node reset (placed in PIN L2 (CLK1, LVDSCLK0n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node io_manager:in_out|control_mem[3]~0
        Info (176357): Destination node io_manager:in_out|transceiver:transceiver2|bidir[9]~2
        Info (176357): Destination node io_manager:in_out|wg~0
        Info (176357): Destination node cpu:cpumono|dp:data_path|stack:Stack|comb~2
        Info (176357): Destination node io_manager:in_out|data_io[1]~0
        Info (176357): Destination node io_manager:in_out|transceiver:transceiver2|bidir[4]~28
        Info (176357): Destination node io_manager:in_out|transceiver:transceiver2|bidir[5]~30
        Info (176357): Destination node io_manager:in_out|transceiver:transceiver2|bidir[6]~32
        Info (176357): Destination node io_manager:in_out|transceiver:transceiver2|bidir[7]~34
        Info (176357): Destination node io_manager:in_out|transceiver:transceiver2|bidir[8]~36
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 1 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  30 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  37 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 24 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 41 total pin(s) used --  2 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X25_Y14 to location X37_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.11 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 57 output pins without output pin load capacitance assignment
    Info (306007): Pin "data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_r[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_r[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_r[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_r[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_r[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_r[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_r[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_r[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_r[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_r[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_g[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_g[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_g[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_g[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_g[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_g[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_g[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_g[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addresses[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addresses[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addresses[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addresses[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addresses[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addresses[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addresses[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addresses[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addresses[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addresses[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addresses[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addresses[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addresses[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addresses[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addresses[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addresses[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addresses[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addresses[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "control_mem[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "control_mem[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "control_mem[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "control_mem[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "control_mem[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/alu01/Desktop/cuatri/DDP/CPU_proyecto/CPU_Quartus_II/output_files/cpu_environment.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4855 megabytes
    Info: Processing ended: Wed Jul 06 18:09:58 2022
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/alu01/Desktop/cuatri/DDP/CPU_proyecto/CPU_Quartus_II/output_files/cpu_environment.fit.smsg.


