
core:  ysyx_210479

#####################
#vcs compile log
#####################



all clear!!



#####################
#vcs system test
#####################
!!!!Hello test fail!!!!
!!!!Mem test fail!!!!
!!!!rtthread test fail!!!!


程序未跑通，可能是由于某些寄存器控制信号未初始化，或是某些逻辑错误,请自行检查修正后再次提交测试

以下为未复位的寄存器:

  82) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210479.U_CORE.U_CMT.U_LSU.U_D_CACHE.gen_ways[0].U_D_RF.ff_dout[0:0] 
  99) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210479.U_CORE.U_CMT.U_LSU.U_D_CACHE.gen_ways[0].U_TAG_V_RAM.ff_dout[22:0] 
 119) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210479.U_CORE.U_CMT.U_LSU.U_D_CACHE.gen_ways[1].U_D_RF.ff_dout[0:0] 
 136) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210479.U_CORE.U_CMT.U_LSU.U_D_CACHE.gen_ways[1].U_TAG_V_RAM.ff_dout[22:0] 
 142) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210479.U_CORE.U_CMT.U_LSU.U_D_MMU.U_TLB_H.ff_dout[0:0] 
 147) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210479.U_CORE.U_CMT.U_LSU.U_D_MMU.U_TLB_L.ff_dout[0:0] 
 209) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210479.U_CORE.U_FNT.U_BPU.U_BTB.ff_dout[0] 
 210) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210479.U_CORE.U_FNT.U_BPU.U_BTB.ff_dout[1] 
 215) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210479.U_CORE.U_FNT.U_BPU.U_PHT.ff_dout[0] 
 216) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210479.U_CORE.U_FNT.U_BPU.U_PHT.ff_dout[1] 
 262) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210479.U_CORE.U_FNT.U_I_CACHE.gen_ways[0].U_TAG_V_RAM.ff_dout[22:0] 
 280) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210479.U_CORE.U_FNT.U_I_CACHE.gen_ways[1].U_TAG_V_RAM.ff_dout[22:0] 
 284) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210479.U_CORE.U_FNT.U_I_MMU.U_TLB_H.ff_dout[0:0] 
 289) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210479.U_CORE.U_FNT.U_I_MMU.U_TLB_L.ff_dout[0:0] 
 305) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210479.U_CORE.U_FNT.U_PREFETCH_BUF.gen_banks[0].U_FIFO.U_RF.ff_dout[0:0] 
 316) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210479.U_CORE.U_FNT.U_PREFETCH_BUF.gen_banks[1].U_FIFO.U_RF.ff_dout[0:0] 
 350) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210479.U_CORE.U_ISSUE.gen_RS[0].U_RS.U_PAYLOAD.ff_dout[0:0] 
 378) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210479.U_CORE.U_ISSUE.gen_RS[1].U_RS.U_PAYLOAD.ff_dout[0:0] 
 448) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210479.U_CORE.U_PRF.U_PRF.ff_dout[0] 
 449) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210479.U_CORE.U_PRF.U_PRF.ff_dout[1] 
 450) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210479.U_CORE.U_PRF.U_PRF.ff_dout[2] 
 452) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210479.U_CORE.U_PRF.U_PRF.ff_dout[3] 
 695) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210479.U_CORE.U_ROB.gen_BANKS[0].U_uBANK.ff_dout[0:0] 
 742) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210479.U_CORE.U_ROB.gen_BANKS[1].U_uBANK.ff_dout[0:0] 
