;redcode
;assert 1
	SPL 0, #10
	CMP -207, <-126
	MOV -1, <-20
	MOV -16, <-20
	DJN -1, @-20
	SPL 100, 200
	SLT 302, @-240
	SUB 0, 402
	CMP 572, -1
	ADD 160, 90
	CMP 572, -1
	SPL 0, <402
	ADD @3, 6
	JMP <121, 106
	ADD 210, 65
	JMP <121, 106
	ADD 210, 65
	ADD 210, 65
	DJN 160, 50
	JMZ 0, #2
	SLT 24, @14
	ADD 30, 5
	ADD 30, 5
	DJN 160, 50
	ADD 30, 9
	DJN 160, 50
	ADD 30, 9
	CMP #274, <1
	DJN 160, 50
	DJN 160, 50
	JMN 0, <462
	ADD 210, 65
	ADD 210, 65
	ADD 210, 65
	SLT 1, <20
	ADD 210, 65
	ADD 210, 65
	ADD #0, -3
	ADD 210, 65
	ADD 210, 65
	ADD 210, 65
	ADD 210, 65
	CMP -207, <-126
	SPL 0, #10
	ADD 210, 65
	DJN -1, @-20
	DJN -1, @-20
	DJN -1, @-20
	SLT 302, @-240
	SLT 1, <20
	MOV -1, <-20
	MOV -16, <-20
	DJN -1, @-20
