
=== Pipeline Stages ciclo 0 ===
IF/ID: addi
ID/EX: addi
EX/MEM: addi
MEM/WB: addi
=====================
=== Registradores(ciclo 0): ===
Registradores[0] = 0
=====================
Registradores[1] = 0
=====================
Registradores[2] = 0
=====================
Registradores[3] = 0
=====================
Registradores[4] = 0
=====================
Registradores[5] = 0
=====================
Registradores[6] = 0
=====================
Registradores[7] = 0
=====================
Registradores[8] = 0
=====================
Registradores[9] = 0
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 0): ===
10; 93; A0; 1; 93; 1; 40; 2; 13; 1; E0; 2; 93; 13; 10; 81; 13; 21; 1; 93; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 1 ===
IF/ID: addi
ID/EX: addi
EX/MEM: addi
MEM/WB: addi
=====================
=== Registradores(ciclo 1): ===
Registradores[0] = 0
=====================
Registradores[1] = 0
=====================
Registradores[2] = 0
=====================
Registradores[3] = 0
=====================
Registradores[4] = 0
=====================
Registradores[5] = 0
=====================
Registradores[6] = 0
=====================
Registradores[7] = 0
=====================
Registradores[8] = 0
=====================
Registradores[9] = 0
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 1): ===
10; 93; A0; 1; 93; 1; 40; 2; 13; 1; E0; 2; 93; 13; 10; 81; 13; 21; 1; 93; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 2 ===
IF/ID: addi
ID/EX: addi
EX/MEM: addi
MEM/WB: addi
=====================
=== Registradores(ciclo 2): ===
Registradores[0] = 0
=====================
Registradores[1] = 0
=====================
Registradores[2] = 0
=====================
Registradores[3] = 0
=====================
Registradores[4] = 0
=====================
Registradores[5] = 0
=====================
Registradores[6] = 0
=====================
Registradores[7] = 0
=====================
Registradores[8] = 0
=====================
Registradores[9] = 0
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 2): ===
10; 93; A0; 1; 93; 1; 40; 2; 13; 1; E0; 2; 93; 13; 10; 81; 13; 21; 1; 93; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 3 ===
IF/ID: addi
ID/EX: addi
EX/MEM: addi
MEM/WB: addi
=====================
=== Registradores(ciclo 3): ===
Registradores[0] = 0
=====================
Registradores[1] = 0
=====================
Registradores[2] = 0
=====================
Registradores[3] = 0
=====================
Registradores[4] = 0
=====================
Registradores[5] = 0
=====================
Registradores[6] = 0
=====================
Registradores[7] = 0
=====================
Registradores[8] = 0
=====================
Registradores[9] = 0
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 3): ===
10; 93; A0; 1; 93; 1; 40; 2; 13; 1; E0; 2; 93; 13; 10; 81; 13; 21; 1; 93; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 4 ===
IF/ID: addi
ID/EX: addi
EX/MEM: addi
MEM/WB: addi
=====================
=== Registradores(ciclo 4): ===
Registradores[0] = 0
=====================
Registradores[1] = 1
=====================
Registradores[2] = 0
=====================
Registradores[3] = 0
=====================
Registradores[4] = 0
=====================
Registradores[5] = 0
=====================
Registradores[6] = 0
=====================
Registradores[7] = 0
=====================
Registradores[8] = 0
=====================
Registradores[9] = 0
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 4): ===
10; 93; A0; 1; 93; 1; 40; 2; 13; 1; E0; 2; 93; 13; 10; 81; 13; 21; 1; 93; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 5 ===
IF/ID: addi
ID/EX: addi
EX/MEM: addi
MEM/WB: addi
=====================
=== Registradores(ciclo 5): ===
Registradores[0] = 0
=====================
Registradores[1] = 1
=====================
Registradores[2] = 0
=====================
Registradores[3] = 10
=====================
Registradores[4] = 0
=====================
Registradores[5] = 0
=====================
Registradores[6] = 0
=====================
Registradores[7] = 0
=====================
Registradores[8] = 0
=====================
Registradores[9] = 0
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 5): ===
10; 93; A0; 1; 93; 1; 40; 2; 13; 1; E0; 2; 93; 13; 10; 81; 13; 21; 1; 93; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 6 ===
IF/ID: addi
ID/EX: addi
EX/MEM: addi
MEM/WB: addi
=====================
=== Registradores(ciclo 6): ===
Registradores[0] = 0
=====================
Registradores[1] = 1
=====================
Registradores[2] = 0
=====================
Registradores[3] = 10
=====================
Registradores[4] = 20
=====================
Registradores[5] = 0
=====================
Registradores[6] = 0
=====================
Registradores[7] = 0
=====================
Registradores[8] = 0
=====================
Registradores[9] = 0
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 6): ===
10; 93; A0; 1; 93; 1; 40; 2; 13; 1; E0; 2; 93; 13; 10; 81; 13; 21; 1; 93; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 7 ===
IF/ID: Invalid
ID/EX: addi
EX/MEM: addi
MEM/WB: addi
=====================
=== Registradores(ciclo 7): ===
Registradores[0] = 0
=====================
Registradores[1] = 1
=====================
Registradores[2] = 0
=====================
Registradores[3] = 10
=====================
Registradores[4] = 20
=====================
Registradores[5] = 30
=====================
Registradores[6] = 0
=====================
Registradores[7] = 0
=====================
Registradores[8] = 0
=====================
Registradores[9] = 0
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 7): ===
10; 93; A0; 1; 93; 1; 40; 2; 13; 1; E0; 2; 93; 13; 10; 81; 13; 21; 1; 93; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 8 ===
IF/ID: jalr
ID/EX: addi
EX/MEM: addi
MEM/WB: addi
=====================
=== Registradores(ciclo 8): ===
Registradores[0] = 0
=====================
Registradores[1] = 1
=====================
Registradores[2] = 0
=====================
Registradores[3] = 10
=====================
Registradores[4] = 20
=====================
Registradores[5] = 30
=====================
Registradores[6] = 0
=====================
Registradores[7] = 0
=====================
Registradores[8] = 0
=====================
Registradores[9] = 0
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 8): ===
10; 93; A0; 1; 93; 1; 40; 2; 13; 1; E0; 2; 93; 13; 10; 81; 13; 21; 1; 93; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 9 ===
IF/ID: Invalid
ID/EX: jalr
EX/MEM: addi
MEM/WB: addi
=====================
=== Registradores(ciclo 9): ===
Registradores[0] = 0
=====================
Registradores[1] = 1
=====================
Registradores[2] = 2
=====================
Registradores[3] = 10
=====================
Registradores[4] = 20
=====================
Registradores[5] = 30
=====================
Registradores[6] = 0
=====================
Registradores[7] = 0
=====================
Registradores[8] = 0
=====================
Registradores[9] = 0
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 9): ===
10; 93; A0; 1; 93; 1; 40; 2; 13; 1; E0; 2; 93; 13; 10; 81; 13; 21; 1; 93; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 10 ===
IF/ID: Invalid
ID/EX: jalr
EX/MEM: jalr
MEM/WB: addi
=====================
=== Registradores(ciclo 10): ===
Registradores[0] = 0
=====================
Registradores[1] = 1
=====================
Registradores[2] = 2
=====================
Registradores[3] = 2
=====================
Registradores[4] = 20
=====================
Registradores[5] = 30
=====================
Registradores[6] = 0
=====================
Registradores[7] = 0
=====================
Registradores[8] = 0
=====================
Registradores[9] = 0
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 10): ===
10; 93; A0; 1; 93; 1; 40; 2; 13; 1; E0; 2; 93; 13; 10; 81; 13; 21; 1; 93; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 11 ===
IF/ID: Invalid
ID/EX: jalr
EX/MEM: jalr
MEM/WB: jalr
=====================
=== Registradores(ciclo 11): ===
Registradores[0] = 0
=====================
Registradores[1] = 1
=====================
Registradores[2] = 2
=====================
Registradores[3] = 2
=====================
Registradores[4] = 20
=====================
Registradores[5] = 30
=====================
Registradores[6] = 0
=====================
Registradores[7] = 0
=====================
Registradores[8] = 0
=====================
Registradores[9] = 0
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 11): ===
10; 93; A0; 1; 93; 1; 40; 2; 13; 1; E0; 2; 93; 13; 10; 81; 13; 21; 1; 93; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 12 ===
IF/ID: Invalid
ID/EX: jalr
EX/MEM: jalr
MEM/WB: jalr
=====================
=== Registradores(ciclo 12): ===
Registradores[0] = 0
=====================
Registradores[1] = 1
=====================
Registradores[2] = 2
=====================
Registradores[3] = 2
=====================
Registradores[4] = 20
=====================
Registradores[5] = 30
=====================
Registradores[6] = 0
=====================
Registradores[7] = 0
=====================
Registradores[8] = 0
=====================
Registradores[9] = 0
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 12): ===
10; 93; A0; 1; 93; 1; 40; 2; 13; 1; E0; 2; 93; 13; 10; 81; 13; 21; 1; 93; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 13 ===
IF/ID: Invalid
ID/EX: jalr
EX/MEM: jalr
MEM/WB: jalr
=====================
=== Registradores(ciclo 13): ===
Registradores[0] = 0
=====================
Registradores[1] = 1
=====================
Registradores[2] = 2
=====================
Registradores[3] = 2
=====================
Registradores[4] = 20
=====================
Registradores[5] = 30
=====================
Registradores[6] = 0
=====================
Registradores[7] = 0
=====================
Registradores[8] = 0
=====================
Registradores[9] = 0
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 13): ===
10; 93; A0; 1; 93; 1; 40; 2; 13; 1; E0; 2; 93; 13; 10; 81; 13; 21; 1; 93; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================

=== Pipeline Stages ciclo 14 ===
IF/ID: Invalid
ID/EX: jalr
EX/MEM: jalr
MEM/WB: jalr
=====================
=== Registradores(ciclo 14): ===
Registradores[0] = 0
=====================
Registradores[1] = 1
=====================
Registradores[2] = 2
=====================
Registradores[3] = 2
=====================
Registradores[4] = 20
=====================
Registradores[5] = 30
=====================
Registradores[6] = 0
=====================
Registradores[7] = 0
=====================
Registradores[8] = 0
=====================
Registradores[9] = 0
=====================
Registradores[10] = 0
=====================
Registradores[11] = 0
=====================
Registradores[12] = 0
=====================
Registradores[13] = 0
=====================
Registradores[14] = 0
=====================
Registradores[15] = 0
=====================
Registradores[16] = 0
=====================
Registradores[17] = 0
=====================
Registradores[18] = 0
=====================
Registradores[19] = 0
=====================
Registradores[20] = 0
=====================
Registradores[21] = 0
=====================
Registradores[22] = 0
=====================
Registradores[23] = 0
=====================
Registradores[24] = 0
=====================
Registradores[25] = 0
=====================
Registradores[26] = 0
=====================
Registradores[27] = 0
=====================
Registradores[28] = 0
=====================
Registradores[29] = 0
=====================
Registradores[30] = 0
=====================
Registradores[31] = 0
=====================
=== Memória(ciclo 14): ===
10; 93; A0; 1; 93; 1; 40; 2; 13; 1; E0; 2; 93; 13; 10; 81; 13; 21; 1; 93; 80; 67; 2A; 1; 2; 3; 4; 5; 
=====================
