{"Nomor": 9741, "Judul": "PERANCANGAN MOTION COMPENSATOR DAN  INTEGRASI DECODER H.264", "Abstrak": "Teknologi transmisi video digital menjadi kebutuhan umum dewasa ini. Dalam thesis ini dilakukan perancangan modul Motion Compensator dan Integrasi System Decoder berbasis standar MPEG4 H.264/AVC. Decoder memiliki fungsi merekonstruksi image dari image asli yang telah dikompresi. Komponen utama penyusun decoder MPEG4 H.264/AVC adalah Inverse Block Transform, Deblocking Filter, dan Motion Compensator. Motion Compensator berfungsi untuk menghasilkan frame prediksi dari satu atau dua gambar referensi yang dipilih dari sekelompok gambar referensi. Inverse Block Transform berfungsi untuk melakukan proses dekompresi terhadap data masukan yang diterima dari NAL (Network Abstraction Layer) dan entropi decode. Deblocking Filter berfungsi untuk mengurangi distorsi pada batas antar blok dalam suatu makroblok. Motion Compensator yang dirancang mendukung operasi dengan resolusi half-pixel dan quarter-pixel. Proses integrasi memerlukan perancangan modul pengalamatan dan buffer yang effisien. Modul pengalamatan berfungsi untuk mempermudah penempatan data dan pengindentifikasian fungsi dan tata letak data pada sebuah frame. Buffer berfungsi untuk menyesuaikan aliran data antar modul-modul Decoder.  Perancangan dilakukan dalam bentuk RTL menggunakan bahasa Verilog HDL. Pengujian dilakukan dengan membandingan file hasil design dengan data referensi yang diperoleh dari software referensi H.264 JM11.0 dari standard ITU-T. Setelah itu dilanjutkan dengan proses implementasi menggunakan Synopsys Design Analyzer. Selain untuk implementasi pada standard Cell, proses ini juga berfungsi untuk menunjukan hasil rancangan dapat disintesis ke dalam bentuk logic level.  Hasil yang diperoleh menunjukan perbedaan piksel antara data hasil simulasi dan data referensi kurang lebih  5%. Perbedaan ini masih ditoleransi karena dapat dianggap sebagai lossy compression dan secara kualitas tidak mempengaruhi gambar dari segi penglihatan. Waktu untuk decoding 30 frame dicapai dalam waktu 4.936.140 clock.  Hal ini menunjukan sistem dapat bekerja secara real-time dengan kecepatan minimum 50MHz.", "Daftar File": {"2008 TS PP ZENER SUKRA 1-COVER.pdf": "https://digilib.itb.ac.id/gdl/download/33600", "2008 TS PP ZENER SUKRA 1-BAB 1.pdf": "https://digilib.itb.ac.id/gdl/download/33601", "2008 TS PP ZENER SUKRA 1-BAB 2.pdf": "https://digilib.itb.ac.id/gdl/download/33602", "2008 TS PP ZENER SUKRA 1-BAB 3.pdf": "https://digilib.itb.ac.id/gdl/download/33603", "2008 TS PP ZENER SUKRA 1-BAB 4.pdf": "https://digilib.itb.ac.id/gdl/download/33604", "2008 TS PP ZENER SUKRA 1-BAB 5.pdf": "https://digilib.itb.ac.id/gdl/download/33605", "2008 TS PP ZENER SUKRA 1-BAB 6.pdf": "https://digilib.itb.ac.id/gdl/download/33606", "2008 TS PP ZENER SUKRA 1-PUSTAKA.pdf": "https://digilib.itb.ac.id/gdl/download/33607"}, "Penulis": "ZENER SUKRA (NIM 23206010)", "Kontributor / Dosen Pembimbing": ["Pembimbing: Trio Adiono, Ph.D."], "Jenis Koleksi": "Tesis", "Penerbit": "Informatika", "Fakultas": "Sekolah Teknik Elektro dan Informatika", "Subjek": "", "Kata Kunci": "MPEG4 H.264/AVC, decoder, motion compensator, HDL Verilog", "Sumber": "", "Staf Input/Edit": "Vika Anastasya Kovariansi \u00a0\n                                     Ena Sukmana", "File": "8 file", "Tanggal Input": "27 Sep 2017"}