Timing Analyzer report for week6HW
Sun Nov 05 22:32:49 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clk_div~reg0'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clk_div~reg0'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Setup: 'clk_div~reg0'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Hold: 'clk_div~reg0'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Setup: 'clk_div~reg0'
 35. Fast 1200mV 0C Model Hold: 'clk'
 36. Fast 1200mV 0C Model Hold: 'clk_div~reg0'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Timing Analyzer                                     ;
; Revision Name         ; week6HW                                             ;
; Device Family         ; Cyclone 10 LP                                       ;
; Device Name           ; 10CL006YE144C8G                                     ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.21        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   1.4%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                     ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; Clock Name   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets          ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; clk          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }          ;
; clk_div~reg0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div~reg0 } ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                              ;
+------------+-----------------+--------------+---------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name   ; Note                                              ;
+------------+-----------------+--------------+---------------------------------------------------+
; 180.8 MHz  ; 180.8 MHz       ; clk          ;                                                   ;
; 239.64 MHz ; 225.02 MHz      ; clk_div~reg0 ; limit due to minimum port rate restriction (tmin) ;
+------------+-----------------+--------------+---------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------+
; Slow 1200mV 85C Model Setup Summary   ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; clk          ; -4.531 ; -221.904      ;
; clk_div~reg0 ; -3.173 ; -24.285       ;
+--------------+--------+---------------+


+--------------------------------------+
; Slow 1200mV 85C Model Hold Summary   ;
+--------------+-------+---------------+
; Clock        ; Slack ; End Point TNS ;
+--------------+-------+---------------+
; clk          ; 0.434 ; 0.000         ;
; clk_div~reg0 ; 0.573 ; 0.000         ;
+--------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------+--------+---------------------------+
; Clock        ; Slack  ; End Point TNS             ;
+--------------+--------+---------------------------+
; clk_div~reg0 ; -3.444 ; -15.340                   ;
; clk          ; -3.000 ; -123.447                  ;
+--------------+--------+---------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                             ;
+--------+---------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------+--------------+-------------+--------------+------------+------------+
; -4.531 ; div_reg[22]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.082     ; 5.450      ;
; -4.413 ; div_reg[14]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.081     ; 5.333      ;
; -4.382 ; div_reg[11]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.081     ; 5.302      ;
; -4.338 ; div_reg[13]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.081     ; 5.258      ;
; -4.296 ; div_reg[12]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.081     ; 5.216      ;
; -4.269 ; div_reg[16]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.082     ; 5.188      ;
; -4.222 ; div_reg[20]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.082     ; 5.141      ;
; -4.151 ; div_reg[7]    ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.081     ; 5.071      ;
; -4.115 ; div_reg[6]    ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.081     ; 5.035      ;
; -4.068 ; div_reg[30]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.987      ;
; -4.053 ; div_reg[26]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.972      ;
; -4.013 ; div_reg[21]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.932      ;
; -4.000 ; div_reg[5]    ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.920      ;
; -3.986 ; div_reg[9]    ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.906      ;
; -3.963 ; div_reg[8]    ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.883      ;
; -3.947 ; div_reg[10]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.867      ;
; -3.911 ; div_reg[18]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.830      ;
; -3.881 ; div_reg[19]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.800      ;
; -3.873 ; div_reg[17]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.792      ;
; -3.808 ; div_reg[24]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.727      ;
; -3.793 ; div_reg[28]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.712      ;
; -3.771 ; div_reg[31]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.690      ;
; -3.764 ; div_reg[27]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.683      ;
; -3.711 ; div_reg[15]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.631      ;
; -3.695 ; cnt[5]        ; cnt[21]         ; clk          ; clk         ; 1.000        ; -0.578     ; 4.118      ;
; -3.674 ; div_reg[29]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.593      ;
; -3.599 ; cnt[0]        ; cnt[21]         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.518      ;
; -3.591 ; div_reg[0]    ; div_reg[31]     ; clk          ; clk         ; 1.000        ; -0.577     ; 4.015      ;
; -3.587 ; div_reg[23]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.506      ;
; -3.586 ; div_reg[0]    ; div_reg[15]     ; clk          ; clk         ; 1.000        ; -0.578     ; 4.009      ;
; -3.565 ; div_reg[22]   ; div_reg[12]     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.485      ;
; -3.565 ; div_reg[22]   ; div_reg[14]     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.485      ;
; -3.565 ; div_reg[22]   ; div_reg[8]      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.485      ;
; -3.565 ; div_reg[22]   ; div_reg[6]      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.485      ;
; -3.565 ; div_reg[22]   ; div_reg[10]     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.485      ;
; -3.565 ; div_reg[22]   ; div_reg[9]      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.485      ;
; -3.565 ; div_reg[22]   ; div_reg[4]      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.485      ;
; -3.565 ; div_reg[22]   ; div_reg[7]      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.485      ;
; -3.565 ; div_reg[22]   ; div_reg[13]     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.485      ;
; -3.565 ; div_reg[22]   ; div_reg[5]      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.485      ;
; -3.565 ; div_reg[22]   ; div_reg[11]     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.485      ;
; -3.565 ; div_reg[22]   ; div_reg[3]      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.485      ;
; -3.565 ; div_reg[22]   ; div_reg[2]      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.485      ;
; -3.559 ; div_reg[1]    ; div_reg[30]     ; clk          ; clk         ; 1.000        ; -0.577     ; 3.983      ;
; -3.529 ; div_reg[1]    ; div_reg[31]     ; clk          ; clk         ; 1.000        ; -0.577     ; 3.953      ;
; -3.489 ; cnt[1]        ; cnt[21]         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.408      ;
; -3.476 ; div_reg[1]    ; div_reg[15]     ; clk          ; clk         ; 1.000        ; -0.578     ; 3.899      ;
; -3.460 ; div_reg[0]    ; div_reg[30]     ; clk          ; clk         ; 1.000        ; -0.577     ; 3.884      ;
; -3.454 ; cnt[2]        ; cnt[21]         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.373      ;
; -3.447 ; div_reg[14]   ; div_reg[9]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.368      ;
; -3.447 ; div_reg[14]   ; div_reg[12]     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.368      ;
; -3.447 ; div_reg[14]   ; div_reg[8]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.368      ;
; -3.447 ; div_reg[14]   ; div_reg[10]     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.368      ;
; -3.447 ; div_reg[14]   ; div_reg[6]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.368      ;
; -3.447 ; div_reg[14]   ; div_reg[14]     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.368      ;
; -3.447 ; div_reg[14]   ; div_reg[11]     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.368      ;
; -3.447 ; div_reg[14]   ; div_reg[3]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.368      ;
; -3.447 ; div_reg[14]   ; div_reg[2]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.368      ;
; -3.447 ; div_reg[14]   ; div_reg[13]     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.368      ;
; -3.447 ; div_reg[14]   ; div_reg[5]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.368      ;
; -3.447 ; div_reg[14]   ; div_reg[7]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.368      ;
; -3.447 ; div_reg[14]   ; div_reg[4]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.368      ;
; -3.445 ; div_reg[0]    ; div_reg[29]     ; clk          ; clk         ; 1.000        ; -0.577     ; 3.869      ;
; -3.416 ; div_reg[11]   ; div_reg[12]     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.337      ;
; -3.416 ; div_reg[11]   ; div_reg[8]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.337      ;
; -3.416 ; div_reg[11]   ; div_reg[6]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.337      ;
; -3.416 ; div_reg[11]   ; div_reg[14]     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.337      ;
; -3.416 ; div_reg[11]   ; div_reg[10]     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.337      ;
; -3.416 ; div_reg[11]   ; div_reg[9]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.337      ;
; -3.416 ; div_reg[11]   ; div_reg[3]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.337      ;
; -3.416 ; div_reg[11]   ; div_reg[2]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.337      ;
; -3.416 ; div_reg[11]   ; div_reg[13]     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.337      ;
; -3.416 ; div_reg[11]   ; div_reg[11]     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.337      ;
; -3.416 ; div_reg[11]   ; div_reg[5]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.337      ;
; -3.416 ; div_reg[11]   ; div_reg[7]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.337      ;
; -3.416 ; div_reg[11]   ; div_reg[4]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.337      ;
; -3.413 ; div_reg[1]    ; div_reg[28]     ; clk          ; clk         ; 1.000        ; -0.577     ; 3.837      ;
; -3.401 ; div_reg[25]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.320      ;
; -3.383 ; div_reg[1]    ; div_reg[29]     ; clk          ; clk         ; 1.000        ; -0.577     ; 3.807      ;
; -3.381 ; button2_state ; led_state3_flag ; clk          ; clk         ; 1.000        ; -0.578     ; 3.804      ;
; -3.381 ; button2_state ; led_state1_flag ; clk          ; clk         ; 1.000        ; -0.578     ; 3.804      ;
; -3.381 ; button2_state ; led_state2_flag ; clk          ; clk         ; 1.000        ; -0.578     ; 3.804      ;
; -3.372 ; div_reg[13]   ; div_reg[10]     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.293      ;
; -3.372 ; div_reg[13]   ; div_reg[4]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.293      ;
; -3.372 ; div_reg[13]   ; div_reg[9]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.293      ;
; -3.372 ; div_reg[13]   ; div_reg[13]     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.293      ;
; -3.372 ; div_reg[13]   ; div_reg[5]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.293      ;
; -3.372 ; div_reg[13]   ; div_reg[7]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.293      ;
; -3.372 ; div_reg[13]   ; div_reg[11]     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.293      ;
; -3.372 ; div_reg[13]   ; div_reg[3]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.293      ;
; -3.372 ; div_reg[13]   ; div_reg[2]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.293      ;
; -3.372 ; div_reg[13]   ; div_reg[12]     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.293      ;
; -3.372 ; div_reg[13]   ; div_reg[8]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.293      ;
; -3.372 ; div_reg[13]   ; div_reg[6]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.293      ;
; -3.372 ; div_reg[13]   ; div_reg[14]     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.293      ;
; -3.341 ; cnt[3]        ; cnt[21]         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.260      ;
; -3.330 ; div_reg[12]   ; div_reg[7]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.251      ;
; -3.330 ; div_reg[12]   ; div_reg[4]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.251      ;
; -3.330 ; div_reg[12]   ; div_reg[5]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.251      ;
; -3.330 ; div_reg[12]   ; div_reg[11]     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.251      ;
+--------+---------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div~reg0'                                                                      ;
+--------+-----------------+----------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+----------------+--------------+--------------+--------------+------------+------------+
; -3.173 ; led_io[2]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 4.094      ;
; -3.173 ; led_io[2]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 4.094      ;
; -3.173 ; led_io[2]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 4.094      ;
; -3.173 ; led_io[2]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 4.094      ;
; -3.173 ; led_io[2]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 4.094      ;
; -3.173 ; led_io[2]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 4.094      ;
; -3.129 ; led_io[1]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 4.050      ;
; -3.129 ; led_io[1]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 4.050      ;
; -3.129 ; led_io[1]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 4.050      ;
; -3.129 ; led_io[1]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 4.050      ;
; -3.129 ; led_io[1]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 4.050      ;
; -3.129 ; led_io[1]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 4.050      ;
; -2.961 ; led_io[3]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 3.882      ;
; -2.961 ; led_io[3]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 3.882      ;
; -2.961 ; led_io[3]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 3.882      ;
; -2.961 ; led_io[3]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 3.882      ;
; -2.961 ; led_io[3]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 3.882      ;
; -2.961 ; led_io[3]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 3.882      ;
; -2.809 ; led_io[4]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 3.730      ;
; -2.809 ; led_io[4]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 3.730      ;
; -2.809 ; led_io[4]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 3.730      ;
; -2.809 ; led_io[4]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 3.730      ;
; -2.809 ; led_io[4]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 3.730      ;
; -2.809 ; led_io[4]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 3.730      ;
; -2.627 ; led_io[5]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.079     ; 3.549      ;
; -2.620 ; led_io[5]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.079     ; 3.542      ;
; -2.609 ; led_io[5]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 3.530      ;
; -2.609 ; led_io[5]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 3.530      ;
; -2.609 ; led_io[5]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 3.530      ;
; -2.609 ; led_io[5]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 3.530      ;
; -2.609 ; led_io[5]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 3.530      ;
; -2.609 ; led_io[5]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 3.530      ;
; -2.459 ; led_io[2]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.079     ; 3.381      ;
; -2.453 ; led_io[6]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 3.374      ;
; -2.453 ; led_io[6]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 3.374      ;
; -2.453 ; led_io[6]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 3.374      ;
; -2.453 ; led_io[6]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 3.374      ;
; -2.453 ; led_io[6]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 3.374      ;
; -2.453 ; led_io[6]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 3.374      ;
; -2.452 ; led_io[2]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.079     ; 3.374      ;
; -2.415 ; led_io[1]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.079     ; 3.337      ;
; -2.410 ; led_io[0]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.081     ; 3.330      ;
; -2.410 ; led_io[0]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.081     ; 3.330      ;
; -2.410 ; led_io[0]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.081     ; 3.330      ;
; -2.410 ; led_io[0]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.081     ; 3.330      ;
; -2.410 ; led_io[0]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.081     ; 3.330      ;
; -2.410 ; led_io[0]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.081     ; 3.330      ;
; -2.408 ; led_io[1]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.079     ; 3.330      ;
; -2.247 ; led_io[3]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.079     ; 3.169      ;
; -2.242 ; led_io[6]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.079     ; 3.164      ;
; -2.240 ; led_io[3]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.079     ; 3.162      ;
; -2.235 ; led_io[6]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.079     ; 3.157      ;
; -2.095 ; led_io[4]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.079     ; 3.017      ;
; -2.090 ; led_io[7]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.081     ; 3.010      ;
; -2.090 ; led_io[7]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.081     ; 3.010      ;
; -2.090 ; led_io[7]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.081     ; 3.010      ;
; -2.090 ; led_io[7]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.081     ; 3.010      ;
; -2.090 ; led_io[7]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.081     ; 3.010      ;
; -2.090 ; led_io[7]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.081     ; 3.010      ;
; -2.088 ; led_io[4]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.079     ; 3.010      ;
; -1.864 ; led_io[7]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 2.785      ;
; -1.857 ; led_io[7]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 2.778      ;
; -1.697 ; led_io[0]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 2.618      ;
; -1.690 ; led_io[0]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.080     ; 2.611      ;
; -0.700 ; led_state1_flag ; led_io[3]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 1.030      ; 2.721      ;
; -0.700 ; led_state1_flag ; led_io[4]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 1.030      ; 2.721      ;
; -0.700 ; led_state1_flag ; led_io[6]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 1.030      ; 2.721      ;
; -0.700 ; led_state1_flag ; led_io[1]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 1.030      ; 2.721      ;
; -0.700 ; led_state1_flag ; led_io[5]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 1.030      ; 2.721      ;
; -0.700 ; led_state1_flag ; led_io[2]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 1.030      ; 2.721      ;
; -0.584 ; led_state2_flag ; led_io[3]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 1.030      ; 2.605      ;
; -0.584 ; led_state2_flag ; led_io[2]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 1.030      ; 2.605      ;
; -0.584 ; led_state2_flag ; led_io[5]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 1.030      ; 2.605      ;
; -0.584 ; led_state2_flag ; led_io[1]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 1.030      ; 2.605      ;
; -0.584 ; led_state2_flag ; led_io[4]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 1.030      ; 2.605      ;
; -0.584 ; led_state2_flag ; led_io[6]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 1.030      ; 2.605      ;
; -0.534 ; led_state3_flag ; led_io[6]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 1.030      ; 2.555      ;
; -0.534 ; led_state3_flag ; led_io[5]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 1.030      ; 2.555      ;
; -0.534 ; led_state3_flag ; led_io[4]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 1.030      ; 2.555      ;
; -0.534 ; led_state3_flag ; led_io[2]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 1.030      ; 2.555      ;
; -0.534 ; led_state3_flag ; led_io[1]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 1.030      ; 2.555      ;
; -0.534 ; led_state3_flag ; led_io[3]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 1.030      ; 2.555      ;
; -0.507 ; led_state1_flag ; led_io[0]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 1.031      ; 2.529      ;
; -0.507 ; led_state1_flag ; led_io[7]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 1.031      ; 2.529      ;
; -0.457 ; led_state2_flag ; led_io[0]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 1.031      ; 2.479      ;
; -0.457 ; led_state2_flag ; led_io[7]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 1.031      ; 2.479      ;
; -0.386 ; led_state3_flag ; led_io[7]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 1.031      ; 2.408      ;
; -0.379 ; led_state3_flag ; led_io[0]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 1.031      ; 2.401      ;
+--------+-----------------+----------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                       ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.434 ; delay_flag  ; delay_flag  ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.484 ; pulse2_1    ; pulse2_2    ; clk          ; clk         ; 0.000        ; 0.100      ; 0.796      ;
; 0.491 ; pulse1_2    ; pulse1_3    ; clk          ; clk         ; 0.000        ; 0.100      ; 0.803      ;
; 0.622 ; pulse1_1    ; pulse1_2    ; clk          ; clk         ; 0.000        ; 0.100      ; 0.934      ;
; 0.624 ; pulse3_1    ; pulse3_2    ; clk          ; clk         ; 0.000        ; 0.100      ; 0.936      ;
; 0.687 ; pulse2_2    ; pulse2_3    ; clk          ; clk         ; 0.000        ; 0.100      ; 0.999      ;
; 0.688 ; pulse3_2    ; pulse3_3    ; clk          ; clk         ; 0.000        ; 0.100      ; 1.000      ;
; 0.717 ; div_reg[1]  ; div_reg[1]  ; clk          ; clk         ; 0.000        ; 0.100      ; 1.029      ;
; 0.736 ; div_reg[3]  ; div_reg[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.028      ;
; 0.739 ; div_reg[2]  ; div_reg[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.031      ;
; 0.740 ; div_reg[4]  ; div_reg[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.032      ;
; 0.742 ; div_reg[0]  ; div_reg[0]  ; clk          ; clk         ; 0.000        ; 0.100      ; 1.054      ;
; 0.760 ; cnt[3]      ; cnt[3]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; cnt[15]     ; cnt[15]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; div_reg[19] ; div_reg[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; cnt[11]     ; cnt[11]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; cnt[1]      ; cnt[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; div_reg[11] ; div_reg[11] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; div_reg[13] ; div_reg[13] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; div_reg[17] ; div_reg[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; div_reg[5]  ; div_reg[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; cnt[19]     ; cnt[19]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; div_reg[29] ; div_reg[29] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; div_reg[27] ; div_reg[27] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; div_reg[21] ; div_reg[21] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; cnt[9]      ; cnt[9]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; cnt[2]      ; cnt[2]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; cnt[6]      ; cnt[6]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; cnt[29]     ; cnt[29]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; div_reg[16] ; div_reg[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; cnt[14]     ; cnt[14]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; div_reg[31] ; div_reg[31] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; cnt[27]     ; cnt[27]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; div_reg[6]  ; div_reg[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; cnt[12]     ; cnt[12]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; div_reg[7]  ; div_reg[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; div_reg[9]  ; div_reg[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; cnt[31]     ; cnt[31]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; div_reg[18] ; div_reg[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; cnt[4]      ; cnt[4]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; cnt[16]     ; cnt[16]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; div_reg[25] ; div_reg[25] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; div_reg[23] ; div_reg[23] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; cnt[25]     ; cnt[25]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; div_reg[30] ; div_reg[30] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; div_reg[12] ; div_reg[12] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; div_reg[14] ; div_reg[14] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; cnt[22]     ; cnt[22]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; cnt[23]     ; cnt[23]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; div_reg[20] ; div_reg[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; div_reg[8]  ; div_reg[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; div_reg[10] ; div_reg[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; cnt[20]     ; cnt[20]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; div_reg[28] ; div_reg[28] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; div_reg[26] ; div_reg[26] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; div_reg[24] ; div_reg[24] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; cnt[30]     ; cnt[30]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; cnt[24]     ; cnt[24]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; cnt[28]     ; cnt[28]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; cnt[26]     ; cnt[26]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.786 ; cnt[0]      ; cnt[0]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.788 ; div_reg[22] ; div_reg[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.081      ;
; 0.845 ; pulse3_3    ; delay_flag  ; clk          ; clk         ; 0.000        ; 0.100      ; 1.157      ;
; 1.080 ; div_reg[0]  ; div_reg[1]  ; clk          ; clk         ; 0.000        ; 0.100      ; 1.392      ;
; 1.091 ; div_reg[3]  ; div_reg[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.383      ;
; 1.100 ; div_reg[2]  ; div_reg[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.392      ;
; 1.101 ; div_reg[4]  ; div_reg[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.393      ;
; 1.109 ; div_reg[2]  ; div_reg[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.401      ;
; 1.110 ; div_reg[4]  ; div_reg[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.402      ;
; 1.115 ; cnt[1]      ; cnt[2]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; cnt[3]      ; cnt[4]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; cnt[15]     ; cnt[16]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; div_reg[17] ; div_reg[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; div_reg[19] ; div_reg[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; cnt[11]     ; cnt[12]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; div_reg[5]  ; div_reg[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; div_reg[11] ; div_reg[12] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; div_reg[13] ; div_reg[14] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; div_reg[27] ; div_reg[28] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; div_reg[29] ; div_reg[30] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; div_reg[21] ; div_reg[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; cnt[19]     ; cnt[20]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; div_reg[7]  ; div_reg[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; cnt[29]     ; cnt[30]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; div_reg[23] ; div_reg[24] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; cnt[27]     ; cnt[28]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; div_reg[25] ; div_reg[26] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; div_reg[9]  ; div_reg[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; cnt[25]     ; cnt[26]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; cnt[23]     ; cnt[24]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.411      ;
; 1.124 ; cnt[2]      ; cnt[3]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; cnt[14]     ; cnt[15]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; cnt[0]      ; cnt[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; div_reg[16] ; div_reg[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; div_reg[18] ; div_reg[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; div_reg[6]  ; div_reg[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.417      ;
; 1.126 ; div_reg[30] ; div_reg[31] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; cnt[22]     ; cnt[23]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; div_reg[20] ; div_reg[21] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; div_reg[12] ; div_reg[13] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.418      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div~reg0'                                                                      ;
+-------+-----------------+----------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node       ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+----------------+--------------+--------------+--------------+------------+------------+
; 0.573 ; led_state3_flag ; led_io[0]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.289      ; 2.104      ;
; 0.582 ; led_state3_flag ; led_io[7]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.289      ; 2.113      ;
; 0.693 ; led_state2_flag ; led_io[6]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.288      ; 2.223      ;
; 0.718 ; led_state2_flag ; led_io[0]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.289      ; 2.249      ;
; 0.718 ; led_state2_flag ; led_io[7]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.289      ; 2.249      ;
; 0.742 ; led_io[3]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 1.034      ;
; 0.759 ; led_io[2]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 1.051      ;
; 0.763 ; led_state2_flag ; led_io[1]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.288      ; 2.293      ;
; 0.763 ; led_state2_flag ; led_io[2]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.288      ; 2.293      ;
; 0.764 ; led_state2_flag ; led_io[5]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.288      ; 2.294      ;
; 0.764 ; led_state2_flag ; led_io[4]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.288      ; 2.294      ;
; 0.765 ; led_state2_flag ; led_io[3]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.288      ; 2.295      ;
; 0.776 ; led_io[4]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 1.068      ;
; 0.787 ; led_io[3]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 1.079      ;
; 0.799 ; led_io[5]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 1.091      ;
; 0.812 ; led_state1_flag ; led_io[7]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.289      ; 2.343      ;
; 0.812 ; led_state1_flag ; led_io[0]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.289      ; 2.343      ;
; 0.840 ; led_state1_flag ; led_io[4]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.288      ; 2.370      ;
; 0.840 ; led_state1_flag ; led_io[5]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.288      ; 2.370      ;
; 0.840 ; led_state1_flag ; led_io[6]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.288      ; 2.370      ;
; 0.840 ; led_state1_flag ; led_io[1]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.288      ; 2.370      ;
; 0.840 ; led_state1_flag ; led_io[2]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.288      ; 2.370      ;
; 0.840 ; led_state1_flag ; led_io[3]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.288      ; 2.370      ;
; 0.955 ; led_state3_flag ; led_io[6]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.288      ; 2.485      ;
; 0.955 ; led_state3_flag ; led_io[3]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.288      ; 2.485      ;
; 0.955 ; led_state3_flag ; led_io[1]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.288      ; 2.485      ;
; 0.955 ; led_state3_flag ; led_io[2]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.288      ; 2.485      ;
; 0.955 ; led_state3_flag ; led_io[5]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.288      ; 2.485      ;
; 0.955 ; led_state3_flag ; led_io[4]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.288      ; 2.485      ;
; 0.966 ; led_io[6]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.081      ; 1.259      ;
; 1.033 ; led_io[5]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 1.325      ;
; 1.087 ; led_io[6]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 1.379      ;
; 1.254 ; led_io[1]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.081      ; 1.547      ;
; 1.353 ; led_io[2]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 1.645      ;
; 1.429 ; led_io[0]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 1.721      ;
; 1.443 ; led_io[0]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.079      ; 1.734      ;
; 1.443 ; led_io[0]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.079      ; 1.734      ;
; 1.445 ; led_io[0]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.079      ; 1.736      ;
; 1.446 ; led_io[0]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.079      ; 1.737      ;
; 1.446 ; led_io[4]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 1.738      ;
; 1.448 ; led_io[0]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.079      ; 1.739      ;
; 1.449 ; led_io[0]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.079      ; 1.740      ;
; 1.489 ; led_io[7]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 1.781      ;
; 1.507 ; led_io[6]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.081      ; 1.800      ;
; 1.646 ; led_io[7]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.079      ; 1.937      ;
; 1.646 ; led_io[7]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.079      ; 1.937      ;
; 1.648 ; led_io[7]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.079      ; 1.939      ;
; 1.649 ; led_io[7]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.079      ; 1.940      ;
; 1.651 ; led_io[7]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.079      ; 1.942      ;
; 1.652 ; led_io[7]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.079      ; 1.943      ;
; 1.657 ; led_io[5]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.081      ; 1.950      ;
; 1.694 ; led_io[5]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.081      ; 1.987      ;
; 1.699 ; led_io[1]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 1.991      ;
; 1.732 ; led_io[4]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.081      ; 2.025      ;
; 1.748 ; led_io[4]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.040      ;
; 1.748 ; led_io[4]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.040      ;
; 1.750 ; led_io[4]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.042      ;
; 1.753 ; led_io[4]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.045      ;
; 1.792 ; led_io[4]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.081      ; 2.085      ;
; 1.884 ; led_io[3]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.081      ; 2.177      ;
; 1.900 ; led_io[3]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.192      ;
; 1.903 ; led_io[3]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.195      ;
; 1.905 ; led_io[3]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.197      ;
; 1.906 ; led_io[3]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.198      ;
; 1.917 ; led_io[6]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.209      ;
; 1.917 ; led_io[6]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.209      ;
; 1.919 ; led_io[6]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.211      ;
; 1.922 ; led_io[6]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.214      ;
; 1.923 ; led_io[6]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.215      ;
; 1.944 ; led_io[3]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.081      ; 2.237      ;
; 2.040 ; led_io[0]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.332      ;
; 2.098 ; led_io[1]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.390      ;
; 2.100 ; led_io[1]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.392      ;
; 2.101 ; led_io[1]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.393      ;
; 2.103 ; led_io[1]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.395      ;
; 2.104 ; led_io[1]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.396      ;
; 2.112 ; led_io[2]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.081      ; 2.405      ;
; 2.128 ; led_io[2]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.420      ;
; 2.130 ; led_io[2]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.422      ;
; 2.131 ; led_io[2]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.423      ;
; 2.133 ; led_io[2]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.425      ;
; 2.142 ; led_io[1]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.081      ; 2.435      ;
; 2.172 ; led_io[2]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.081      ; 2.465      ;
; 2.234 ; led_io[7]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.526      ;
; 2.256 ; led_io[5]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.548      ;
; 2.256 ; led_io[5]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.548      ;
; 2.259 ; led_io[5]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.551      ;
; 2.262 ; led_io[5]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.080      ; 2.554      ;
+-------+-----------------+----------------+--------------+--------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                               ;
+------------+-----------------+--------------+---------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name   ; Note                                              ;
+------------+-----------------+--------------+---------------------------------------------------+
; 191.2 MHz  ; 191.2 MHz       ; clk          ;                                                   ;
; 255.43 MHz ; 225.02 MHz      ; clk_div~reg0 ; limit due to minimum port rate restriction (tmin) ;
+------------+-----------------+--------------+---------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------+
; Slow 1200mV 0C Model Setup Summary    ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; clk          ; -4.230 ; -199.144      ;
; clk_div~reg0 ; -2.915 ; -22.294       ;
+--------------+--------+---------------+


+--------------------------------------+
; Slow 1200mV 0C Model Hold Summary    ;
+--------------+-------+---------------+
; Clock        ; Slack ; End Point TNS ;
+--------------+-------+---------------+
; clk          ; 0.383 ; 0.000         ;
; clk_div~reg0 ; 0.436 ; 0.000         ;
+--------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------+--------+--------------------------+
; Clock        ; Slack  ; End Point TNS            ;
+--------------+--------+--------------------------+
; clk_div~reg0 ; -3.444 ; -15.340                  ;
; clk          ; -3.000 ; -123.447                 ;
+--------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                              ;
+--------+---------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------+--------------+-------------+--------------+------------+------------+
; -4.230 ; div_reg[22]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.075     ; 5.157      ;
; -4.129 ; div_reg[14]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.074     ; 5.057      ;
; -4.102 ; div_reg[11]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.074     ; 5.030      ;
; -4.060 ; div_reg[13]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.074     ; 4.988      ;
; -4.017 ; div_reg[12]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.074     ; 4.945      ;
; -3.979 ; div_reg[16]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.906      ;
; -3.927 ; div_reg[20]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.854      ;
; -3.885 ; div_reg[7]    ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.074     ; 4.813      ;
; -3.845 ; div_reg[6]    ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.074     ; 4.773      ;
; -3.811 ; div_reg[30]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.738      ;
; -3.791 ; div_reg[26]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.718      ;
; -3.748 ; div_reg[9]    ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.074     ; 4.676      ;
; -3.746 ; div_reg[5]    ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.074     ; 4.674      ;
; -3.718 ; div_reg[21]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.645      ;
; -3.712 ; div_reg[8]    ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.074     ; 4.640      ;
; -3.690 ; div_reg[10]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.074     ; 4.618      ;
; -3.641 ; div_reg[18]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.568      ;
; -3.595 ; div_reg[19]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.522      ;
; -3.572 ; div_reg[17]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.499      ;
; -3.557 ; div_reg[24]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.484      ;
; -3.545 ; div_reg[28]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.472      ;
; -3.519 ; div_reg[31]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.446      ;
; -3.512 ; div_reg[27]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.439      ;
; -3.435 ; div_reg[29]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.362      ;
; -3.425 ; div_reg[15]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.355      ;
; -3.368 ; div_reg[23]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.295      ;
; -3.287 ; cnt[5]        ; cnt[21]         ; clk          ; clk         ; 1.000        ; -0.540     ; 3.749      ;
; -3.280 ; div_reg[22]   ; div_reg[2]      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.209      ;
; -3.280 ; div_reg[22]   ; div_reg[4]      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.209      ;
; -3.280 ; div_reg[22]   ; div_reg[8]      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.209      ;
; -3.280 ; div_reg[22]   ; div_reg[6]      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.209      ;
; -3.280 ; div_reg[22]   ; div_reg[7]      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.209      ;
; -3.280 ; div_reg[22]   ; div_reg[10]     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.209      ;
; -3.280 ; div_reg[22]   ; div_reg[9]      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.209      ;
; -3.280 ; div_reg[22]   ; div_reg[11]     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.209      ;
; -3.280 ; div_reg[22]   ; div_reg[13]     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.209      ;
; -3.280 ; div_reg[22]   ; div_reg[12]     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.209      ;
; -3.280 ; div_reg[22]   ; div_reg[14]     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.209      ;
; -3.280 ; div_reg[22]   ; div_reg[5]      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.209      ;
; -3.280 ; div_reg[22]   ; div_reg[3]      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.209      ;
; -3.211 ; div_reg[0]    ; div_reg[15]     ; clk          ; clk         ; 1.000        ; -0.543     ; 3.670      ;
; -3.189 ; cnt[0]        ; cnt[21]         ; clk          ; clk         ; 1.000        ; -0.072     ; 4.119      ;
; -3.179 ; div_reg[14]   ; div_reg[10]     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.109      ;
; -3.179 ; div_reg[14]   ; div_reg[7]      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.109      ;
; -3.179 ; div_reg[14]   ; div_reg[11]     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.109      ;
; -3.179 ; div_reg[14]   ; div_reg[9]      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.109      ;
; -3.179 ; div_reg[14]   ; div_reg[6]      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.109      ;
; -3.179 ; div_reg[14]   ; div_reg[12]     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.109      ;
; -3.179 ; div_reg[14]   ; div_reg[5]      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.109      ;
; -3.179 ; div_reg[14]   ; div_reg[2]      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.109      ;
; -3.179 ; div_reg[14]   ; div_reg[3]      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.109      ;
; -3.179 ; div_reg[14]   ; div_reg[13]     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.109      ;
; -3.179 ; div_reg[14]   ; div_reg[14]     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.109      ;
; -3.179 ; div_reg[14]   ; div_reg[8]      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.109      ;
; -3.179 ; div_reg[14]   ; div_reg[4]      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.109      ;
; -3.153 ; button2_state ; led_state2_flag ; clk          ; clk         ; 1.000        ; -0.539     ; 3.616      ;
; -3.153 ; button2_state ; led_state1_flag ; clk          ; clk         ; 1.000        ; -0.539     ; 3.616      ;
; -3.153 ; button2_state ; led_state3_flag ; clk          ; clk         ; 1.000        ; -0.539     ; 3.616      ;
; -3.152 ; div_reg[11]   ; div_reg[12]     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.082      ;
; -3.152 ; div_reg[11]   ; div_reg[8]      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.082      ;
; -3.152 ; div_reg[11]   ; div_reg[3]      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.082      ;
; -3.152 ; div_reg[11]   ; div_reg[7]      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.082      ;
; -3.152 ; div_reg[11]   ; div_reg[10]     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.082      ;
; -3.152 ; div_reg[11]   ; div_reg[9]      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.082      ;
; -3.152 ; div_reg[11]   ; div_reg[11]     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.082      ;
; -3.152 ; div_reg[11]   ; div_reg[13]     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.082      ;
; -3.152 ; div_reg[11]   ; div_reg[5]      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.082      ;
; -3.152 ; div_reg[11]   ; div_reg[14]     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.082      ;
; -3.152 ; div_reg[11]   ; div_reg[2]      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.082      ;
; -3.152 ; div_reg[11]   ; div_reg[4]      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.082      ;
; -3.152 ; div_reg[11]   ; div_reg[6]      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.082      ;
; -3.142 ; div_reg[25]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.075     ; 4.069      ;
; -3.110 ; div_reg[13]   ; div_reg[12]     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.040      ;
; -3.110 ; div_reg[13]   ; div_reg[13]     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.040      ;
; -3.110 ; div_reg[13]   ; div_reg[4]      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.040      ;
; -3.110 ; div_reg[13]   ; div_reg[6]      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.040      ;
; -3.110 ; div_reg[13]   ; div_reg[5]      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.040      ;
; -3.110 ; div_reg[13]   ; div_reg[14]     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.040      ;
; -3.110 ; div_reg[13]   ; div_reg[2]      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.040      ;
; -3.110 ; div_reg[13]   ; div_reg[7]      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.040      ;
; -3.110 ; div_reg[13]   ; div_reg[9]      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.040      ;
; -3.110 ; div_reg[13]   ; div_reg[11]     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.040      ;
; -3.110 ; div_reg[13]   ; div_reg[10]     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.040      ;
; -3.110 ; div_reg[13]   ; div_reg[3]      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.040      ;
; -3.110 ; div_reg[13]   ; div_reg[8]      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.040      ;
; -3.095 ; div_reg[0]    ; div_reg[31]     ; clk          ; clk         ; 1.000        ; -0.540     ; 3.557      ;
; -3.090 ; div_reg[1]    ; div_reg[15]     ; clk          ; clk         ; 1.000        ; -0.543     ; 3.549      ;
; -3.079 ; button1_state ; led_state3_flag ; clk          ; clk         ; 1.000        ; -0.539     ; 3.542      ;
; -3.079 ; button1_state ; led_state2_flag ; clk          ; clk         ; 1.000        ; -0.539     ; 3.542      ;
; -3.079 ; button1_state ; led_state1_flag ; clk          ; clk         ; 1.000        ; -0.539     ; 3.542      ;
; -3.069 ; cnt[1]        ; cnt[21]         ; clk          ; clk         ; 1.000        ; -0.072     ; 3.999      ;
; -3.067 ; div_reg[12]   ; div_reg[12]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.997      ;
; -3.067 ; div_reg[12]   ; div_reg[4]      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.997      ;
; -3.067 ; div_reg[12]   ; div_reg[6]      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.997      ;
; -3.067 ; div_reg[12]   ; div_reg[5]      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.997      ;
; -3.067 ; div_reg[12]   ; div_reg[14]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.997      ;
; -3.067 ; div_reg[12]   ; div_reg[11]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.997      ;
; -3.067 ; div_reg[12]   ; div_reg[9]      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.997      ;
; -3.067 ; div_reg[12]   ; div_reg[2]      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.997      ;
; -3.067 ; div_reg[12]   ; div_reg[13]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.997      ;
+--------+---------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div~reg0'                                                                       ;
+--------+-----------------+----------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+----------------+--------------+--------------+--------------+------------+------------+
; -2.915 ; led_io[2]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.845      ;
; -2.915 ; led_io[2]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.845      ;
; -2.915 ; led_io[2]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.845      ;
; -2.915 ; led_io[2]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.845      ;
; -2.915 ; led_io[2]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.845      ;
; -2.915 ; led_io[2]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.845      ;
; -2.878 ; led_io[1]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.808      ;
; -2.878 ; led_io[1]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.808      ;
; -2.878 ; led_io[1]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.808      ;
; -2.878 ; led_io[1]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.808      ;
; -2.878 ; led_io[1]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.808      ;
; -2.878 ; led_io[1]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.808      ;
; -2.737 ; led_io[3]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.667      ;
; -2.737 ; led_io[3]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.667      ;
; -2.737 ; led_io[3]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.667      ;
; -2.737 ; led_io[3]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.667      ;
; -2.737 ; led_io[3]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.667      ;
; -2.737 ; led_io[3]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.667      ;
; -2.595 ; led_io[4]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.525      ;
; -2.595 ; led_io[4]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.525      ;
; -2.595 ; led_io[4]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.525      ;
; -2.595 ; led_io[4]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.525      ;
; -2.595 ; led_io[4]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.525      ;
; -2.595 ; led_io[4]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.525      ;
; -2.405 ; led_io[5]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.070     ; 3.337      ;
; -2.399 ; led_io[5]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.070     ; 3.331      ;
; -2.354 ; led_io[5]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.284      ;
; -2.354 ; led_io[5]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.284      ;
; -2.354 ; led_io[5]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.284      ;
; -2.354 ; led_io[5]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.284      ;
; -2.354 ; led_io[5]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.284      ;
; -2.354 ; led_io[5]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.284      ;
; -2.247 ; led_io[2]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.070     ; 3.179      ;
; -2.241 ; led_io[2]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.070     ; 3.173      ;
; -2.225 ; led_io[6]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.155      ;
; -2.225 ; led_io[6]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.155      ;
; -2.225 ; led_io[6]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.155      ;
; -2.225 ; led_io[6]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.155      ;
; -2.225 ; led_io[6]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.155      ;
; -2.225 ; led_io[6]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 3.155      ;
; -2.210 ; led_io[1]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.070     ; 3.142      ;
; -2.204 ; led_io[1]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.070     ; 3.136      ;
; -2.184 ; led_io[0]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.074     ; 3.112      ;
; -2.184 ; led_io[0]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.074     ; 3.112      ;
; -2.184 ; led_io[0]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.074     ; 3.112      ;
; -2.184 ; led_io[0]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.074     ; 3.112      ;
; -2.184 ; led_io[0]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.074     ; 3.112      ;
; -2.184 ; led_io[0]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.074     ; 3.112      ;
; -2.069 ; led_io[3]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.070     ; 3.001      ;
; -2.068 ; led_io[6]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.070     ; 3.000      ;
; -2.063 ; led_io[3]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.070     ; 2.995      ;
; -2.062 ; led_io[6]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.070     ; 2.994      ;
; -1.927 ; led_io[4]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.070     ; 2.859      ;
; -1.921 ; led_io[4]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.070     ; 2.853      ;
; -1.893 ; led_io[7]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.074     ; 2.821      ;
; -1.893 ; led_io[7]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.074     ; 2.821      ;
; -1.893 ; led_io[7]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.074     ; 2.821      ;
; -1.893 ; led_io[7]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.074     ; 2.821      ;
; -1.893 ; led_io[7]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.074     ; 2.821      ;
; -1.893 ; led_io[7]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.074     ; 2.821      ;
; -1.661 ; led_io[7]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 2.591      ;
; -1.655 ; led_io[7]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 2.585      ;
; -1.518 ; led_io[0]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 2.448      ;
; -1.512 ; led_io[0]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.072     ; 2.442      ;
; -0.599 ; led_state1_flag ; led_io[2]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.975      ; 2.566      ;
; -0.599 ; led_state1_flag ; led_io[4]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.975      ; 2.566      ;
; -0.599 ; led_state1_flag ; led_io[1]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.975      ; 2.566      ;
; -0.599 ; led_state1_flag ; led_io[5]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.975      ; 2.566      ;
; -0.599 ; led_state1_flag ; led_io[6]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.975      ; 2.566      ;
; -0.599 ; led_state1_flag ; led_io[3]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.975      ; 2.566      ;
; -0.508 ; led_state2_flag ; led_io[4]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.975      ; 2.475      ;
; -0.508 ; led_state2_flag ; led_io[3]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.975      ; 2.475      ;
; -0.508 ; led_state2_flag ; led_io[2]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.975      ; 2.475      ;
; -0.508 ; led_state2_flag ; led_io[1]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.975      ; 2.475      ;
; -0.508 ; led_state2_flag ; led_io[5]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.975      ; 2.475      ;
; -0.508 ; led_state2_flag ; led_io[6]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.975      ; 2.475      ;
; -0.463 ; led_state3_flag ; led_io[6]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.975      ; 2.430      ;
; -0.463 ; led_state3_flag ; led_io[3]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.975      ; 2.430      ;
; -0.463 ; led_state3_flag ; led_io[2]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.975      ; 2.430      ;
; -0.463 ; led_state3_flag ; led_io[1]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.975      ; 2.430      ;
; -0.463 ; led_state3_flag ; led_io[4]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.975      ; 2.430      ;
; -0.463 ; led_state3_flag ; led_io[5]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.975      ; 2.430      ;
; -0.413 ; led_state1_flag ; led_io[0]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.977      ; 2.382      ;
; -0.413 ; led_state1_flag ; led_io[7]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.977      ; 2.382      ;
; -0.387 ; led_state2_flag ; led_io[0]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.977      ; 2.356      ;
; -0.387 ; led_state2_flag ; led_io[7]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.977      ; 2.356      ;
; -0.266 ; led_state3_flag ; led_io[7]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.977      ; 2.235      ;
; -0.261 ; led_state3_flag ; led_io[0]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.977      ; 2.230      ;
+--------+-----------------+----------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                        ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; delay_flag  ; delay_flag  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.453 ; pulse2_1    ; pulse2_2    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.739      ;
; 0.459 ; pulse1_2    ; pulse1_3    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.745      ;
; 0.579 ; pulse1_1    ; pulse1_2    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.865      ;
; 0.582 ; pulse3_1    ; pulse3_2    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.868      ;
; 0.634 ; pulse2_2    ; pulse2_3    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.920      ;
; 0.636 ; pulse3_2    ; pulse3_3    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.922      ;
; 0.666 ; div_reg[1]  ; div_reg[1]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.952      ;
; 0.684 ; div_reg[3]  ; div_reg[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.951      ;
; 0.689 ; div_reg[2]  ; div_reg[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.956      ;
; 0.690 ; div_reg[4]  ; div_reg[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.693 ; div_reg[0]  ; div_reg[0]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.979      ;
; 0.705 ; div_reg[13] ; div_reg[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; div_reg[5]  ; div_reg[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; cnt[19]     ; cnt[19]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; cnt[15]     ; cnt[15]     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.971      ;
; 0.706 ; div_reg[11] ; div_reg[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; div_reg[19] ; div_reg[19] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; cnt[3]      ; cnt[3]      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.972      ;
; 0.706 ; cnt[29]     ; cnt[29]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; cnt[11]     ; cnt[11]     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.972      ;
; 0.706 ; div_reg[29] ; div_reg[29] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; div_reg[21] ; div_reg[21] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; div_reg[17] ; div_reg[17] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; div_reg[27] ; div_reg[27] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; cnt[27]     ; cnt[27]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; cnt[1]      ; cnt[1]      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.973      ;
; 0.708 ; div_reg[6]  ; div_reg[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; cnt[6]      ; cnt[6]      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.974      ;
; 0.708 ; div_reg[9]  ; div_reg[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; cnt[22]     ; cnt[22]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; cnt[31]     ; cnt[31]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; div_reg[31] ; div_reg[31] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; div_reg[7]  ; div_reg[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; cnt[25]     ; cnt[25]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; cnt[23]     ; cnt[23]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; div_reg[25] ; div_reg[25] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; div_reg[23] ; div_reg[23] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; cnt[9]      ; cnt[9]      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.975      ;
; 0.710 ; div_reg[14] ; div_reg[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; div_reg[16] ; div_reg[16] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; cnt[16]     ; cnt[16]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; div_reg[10] ; div_reg[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; cnt[20]     ; cnt[20]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; div_reg[12] ; div_reg[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; div_reg[18] ; div_reg[18] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; cnt[2]      ; cnt[2]      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.977      ;
; 0.711 ; cnt[14]     ; cnt[14]     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.977      ;
; 0.712 ; div_reg[8]  ; div_reg[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; div_reg[30] ; div_reg[30] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; div_reg[28] ; div_reg[28] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; cnt[4]      ; cnt[4]      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.978      ;
; 0.712 ; cnt[12]     ; cnt[12]     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.978      ;
; 0.712 ; div_reg[26] ; div_reg[26] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; cnt[28]     ; cnt[28]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; cnt[30]     ; cnt[30]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; cnt[26]     ; cnt[26]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; div_reg[20] ; div_reg[20] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; cnt[24]     ; cnt[24]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; div_reg[24] ; div_reg[24] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.730 ; div_reg[22] ; div_reg[22] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.997      ;
; 0.734 ; cnt[0]      ; cnt[0]      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.000      ;
; 0.761 ; pulse3_3    ; delay_flag  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.047      ;
; 0.986 ; div_reg[0]  ; div_reg[1]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.272      ;
; 1.006 ; div_reg[2]  ; div_reg[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.273      ;
; 1.006 ; div_reg[3]  ; div_reg[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.273      ;
; 1.007 ; div_reg[4]  ; div_reg[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.274      ;
; 1.023 ; div_reg[2]  ; div_reg[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.290      ;
; 1.024 ; div_reg[4]  ; div_reg[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.291      ;
; 1.025 ; cnt[15]     ; cnt[16]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.293      ;
; 1.027 ; div_reg[5]  ; div_reg[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; cnt[22]     ; cnt[23]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; div_reg[13] ; div_reg[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; cnt[19]     ; cnt[20]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; div_reg[6]  ; div_reg[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; cnt[3]      ; cnt[4]      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.294      ;
; 1.028 ; div_reg[11] ; div_reg[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; div_reg[19] ; div_reg[20] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; cnt[11]     ; cnt[12]     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.294      ;
; 1.028 ; div_reg[21] ; div_reg[22] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; cnt[29]     ; cnt[30]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; div_reg[29] ; div_reg[30] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; cnt[0]      ; cnt[1]      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.294      ;
; 1.028 ; div_reg[16] ; div_reg[17] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; div_reg[20] ; div_reg[21] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; div_reg[18] ; div_reg[19] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; div_reg[12] ; div_reg[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; div_reg[10] ; div_reg[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; cnt[2]      ; cnt[3]      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.295      ;
; 1.029 ; cnt[27]     ; cnt[28]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; cnt[14]     ; cnt[15]     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.295      ;
; 1.029 ; div_reg[27] ; div_reg[28] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; cnt[30]     ; cnt[31]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; cnt[26]     ; cnt[27]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; div_reg[30] ; div_reg[31] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; div_reg[28] ; div_reg[29] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; div_reg[26] ; div_reg[27] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; cnt[28]     ; cnt[29]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; div_reg[8]  ; div_reg[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.031 ; cnt[1]      ; cnt[2]      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.297      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div~reg0'                                                                       ;
+-------+-----------------+----------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node       ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+----------------+--------------+--------------+--------------+------------+------------+
; 0.436 ; led_state3_flag ; led_io[0]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.212      ; 1.873      ;
; 0.443 ; led_state3_flag ; led_io[7]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.212      ; 1.880      ;
; 0.553 ; led_state2_flag ; led_io[6]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.210      ; 1.988      ;
; 0.571 ; led_state2_flag ; led_io[0]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.212      ; 2.008      ;
; 0.571 ; led_state2_flag ; led_io[7]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.212      ; 2.008      ;
; 0.612 ; led_state2_flag ; led_io[1]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.210      ; 2.047      ;
; 0.612 ; led_state2_flag ; led_io[4]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.210      ; 2.047      ;
; 0.612 ; led_state2_flag ; led_io[2]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.210      ; 2.047      ;
; 0.613 ; led_state2_flag ; led_io[5]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.210      ; 2.048      ;
; 0.613 ; led_state2_flag ; led_io[3]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.210      ; 2.048      ;
; 0.684 ; led_io[3]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 0.951      ;
; 0.695 ; led_state1_flag ; led_io[7]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.212      ; 2.132      ;
; 0.695 ; led_state1_flag ; led_io[0]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.212      ; 2.132      ;
; 0.700 ; led_io[2]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 0.967      ;
; 0.719 ; led_io[4]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 0.986      ;
; 0.732 ; led_io[3]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 0.999      ;
; 0.742 ; led_io[5]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 1.009      ;
; 0.743 ; led_state1_flag ; led_io[6]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.210      ; 2.178      ;
; 0.743 ; led_state1_flag ; led_io[2]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.210      ; 2.178      ;
; 0.743 ; led_state1_flag ; led_io[5]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.210      ; 2.178      ;
; 0.743 ; led_state1_flag ; led_io[1]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.210      ; 2.178      ;
; 0.743 ; led_state1_flag ; led_io[4]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.210      ; 2.178      ;
; 0.743 ; led_state1_flag ; led_io[3]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.210      ; 2.178      ;
; 0.812 ; led_state3_flag ; led_io[6]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.210      ; 2.247      ;
; 0.812 ; led_state3_flag ; led_io[3]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.210      ; 2.247      ;
; 0.812 ; led_state3_flag ; led_io[4]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.210      ; 2.247      ;
; 0.812 ; led_state3_flag ; led_io[2]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.210      ; 2.247      ;
; 0.812 ; led_state3_flag ; led_io[5]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.210      ; 2.247      ;
; 0.812 ; led_state3_flag ; led_io[1]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 1.210      ; 2.247      ;
; 0.890 ; led_io[6]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.074      ; 1.159      ;
; 0.965 ; led_io[5]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 1.232      ;
; 1.015 ; led_io[6]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 1.282      ;
; 1.115 ; led_io[1]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.074      ; 1.384      ;
; 1.197 ; led_io[2]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 1.464      ;
; 1.300 ; led_io[4]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 1.567      ;
; 1.316 ; led_io[0]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.070      ; 1.581      ;
; 1.317 ; led_io[0]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.070      ; 1.582      ;
; 1.319 ; led_io[0]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.070      ; 1.584      ;
; 1.319 ; led_io[0]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.070      ; 1.584      ;
; 1.322 ; led_io[0]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.070      ; 1.587      ;
; 1.322 ; led_io[0]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.070      ; 1.587      ;
; 1.326 ; led_io[0]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 1.593      ;
; 1.362 ; led_io[7]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 1.629      ;
; 1.376 ; led_io[6]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.074      ; 1.645      ;
; 1.499 ; led_io[5]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.074      ; 1.768      ;
; 1.519 ; led_io[7]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.070      ; 1.784      ;
; 1.520 ; led_io[7]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.070      ; 1.785      ;
; 1.522 ; led_io[7]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.070      ; 1.787      ;
; 1.522 ; led_io[7]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.070      ; 1.787      ;
; 1.525 ; led_io[7]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.070      ; 1.790      ;
; 1.525 ; led_io[7]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.070      ; 1.790      ;
; 1.532 ; led_io[1]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 1.799      ;
; 1.535 ; led_io[5]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.074      ; 1.804      ;
; 1.561 ; led_io[4]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 1.828      ;
; 1.562 ; led_io[4]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 1.829      ;
; 1.564 ; led_io[4]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 1.831      ;
; 1.567 ; led_io[4]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 1.834      ;
; 1.571 ; led_io[4]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.074      ; 1.840      ;
; 1.608 ; led_io[4]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.074      ; 1.877      ;
; 1.703 ; led_io[3]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 1.970      ;
; 1.705 ; led_io[3]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 1.972      ;
; 1.708 ; led_io[3]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 1.975      ;
; 1.708 ; led_io[3]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 1.975      ;
; 1.712 ; led_io[3]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.074      ; 1.981      ;
; 1.720 ; led_io[6]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 1.987      ;
; 1.721 ; led_io[6]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 1.988      ;
; 1.723 ; led_io[6]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 1.990      ;
; 1.726 ; led_io[6]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 1.993      ;
; 1.726 ; led_io[6]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 1.993      ;
; 1.749 ; led_io[3]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.074      ; 2.018      ;
; 1.845 ; led_io[0]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 2.112      ;
; 1.891 ; led_io[1]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 2.158      ;
; 1.893 ; led_io[1]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 2.160      ;
; 1.893 ; led_io[1]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 2.160      ;
; 1.896 ; led_io[1]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 2.163      ;
; 1.896 ; led_io[1]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 2.163      ;
; 1.917 ; led_io[2]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 2.184      ;
; 1.920 ; led_io[2]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 2.187      ;
; 1.920 ; led_io[2]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 2.187      ;
; 1.923 ; led_io[2]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 2.190      ;
; 1.927 ; led_io[2]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.074      ; 2.196      ;
; 1.937 ; led_io[1]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.074      ; 2.206      ;
; 1.964 ; led_io[2]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.074      ; 2.233      ;
; 2.041 ; led_io[7]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 2.308      ;
; 2.043 ; led_io[5]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 2.310      ;
; 2.044 ; led_io[5]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 2.311      ;
; 2.046 ; led_io[5]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 2.313      ;
; 2.049 ; led_io[5]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.072      ; 2.316      ;
+-------+-----------------+----------------+--------------+--------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------+
; Fast 1200mV 0C Model Setup Summary    ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; clk          ; -1.374 ; -54.956       ;
; clk_div~reg0 ; -0.731 ; -5.358        ;
+--------------+--------+---------------+


+--------------------------------------+
; Fast 1200mV 0C Model Hold Summary    ;
+--------------+-------+---------------+
; Clock        ; Slack ; End Point TNS ;
+--------------+-------+---------------+
; clk          ; 0.179 ; 0.000         ;
; clk_div~reg0 ; 0.185 ; 0.000         ;
+--------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------+--------+--------------------------+
; Clock        ; Slack  ; End Point TNS            ;
+--------------+--------+--------------------------+
; clk          ; -3.000 ; -91.418                  ;
; clk_div~reg0 ; -3.000 ; -11.000                  ;
+--------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                              ;
+--------+---------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------+--------------+-------------+--------------+------------+------------+
; -1.374 ; div_reg[22]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.037     ; 2.324      ;
; -1.345 ; div_reg[14]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.037     ; 2.295      ;
; -1.312 ; div_reg[13]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.037     ; 2.262      ;
; -1.311 ; div_reg[11]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.037     ; 2.261      ;
; -1.292 ; div_reg[12]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.037     ; 2.242      ;
; -1.251 ; div_reg[16]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.037     ; 2.201      ;
; -1.250 ; div_reg[20]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.037     ; 2.200      ;
; -1.236 ; div_reg[7]    ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.037     ; 2.186      ;
; -1.228 ; div_reg[6]    ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.037     ; 2.178      ;
; -1.192 ; div_reg[26]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.037     ; 2.142      ;
; -1.191 ; div_reg[9]    ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.037     ; 2.141      ;
; -1.186 ; div_reg[30]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.037     ; 2.136      ;
; -1.172 ; div_reg[5]    ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.037     ; 2.122      ;
; -1.153 ; div_reg[8]    ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.037     ; 2.103      ;
; -1.144 ; div_reg[21]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.037     ; 2.094      ;
; -1.141 ; div_reg[10]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.037     ; 2.091      ;
; -1.113 ; div_reg[18]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.037     ; 2.063      ;
; -1.103 ; div_reg[17]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.037     ; 2.053      ;
; -1.094 ; div_reg[19]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.037     ; 2.044      ;
; -1.089 ; cnt[5]        ; cnt[21]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.840      ;
; -1.079 ; div_reg[24]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.037     ; 2.029      ;
; -1.070 ; div_reg[28]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.037     ; 2.020      ;
; -1.063 ; div_reg[31]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.037     ; 2.013      ;
; -1.057 ; div_reg[27]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.037     ; 2.007      ;
; -1.036 ; div_reg[29]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.986      ;
; -1.026 ; div_reg[1]    ; div_reg[31]     ; clk          ; clk         ; 1.000        ; -0.235     ; 1.778      ;
; -1.024 ; cnt[1]        ; cnt[21]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.974      ;
; -1.024 ; div_reg[15]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.975      ;
; -1.022 ; div_reg[1]    ; div_reg[30]     ; clk          ; clk         ; 1.000        ; -0.235     ; 1.774      ;
; -1.012 ; div_reg[0]    ; div_reg[31]     ; clk          ; clk         ; 1.000        ; -0.235     ; 1.764      ;
; -1.010 ; cnt[0]        ; cnt[21]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.960      ;
; -0.984 ; div_reg[23]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.934      ;
; -0.974 ; div_reg[0]    ; div_reg[30]     ; clk          ; clk         ; 1.000        ; -0.235     ; 1.726      ;
; -0.965 ; button2_state ; led_state1_flag ; clk          ; clk         ; 1.000        ; -0.237     ; 1.715      ;
; -0.965 ; button2_state ; led_state3_flag ; clk          ; clk         ; 1.000        ; -0.237     ; 1.715      ;
; -0.965 ; button2_state ; led_state2_flag ; clk          ; clk         ; 1.000        ; -0.237     ; 1.715      ;
; -0.958 ; div_reg[1]    ; div_reg[29]     ; clk          ; clk         ; 1.000        ; -0.235     ; 1.710      ;
; -0.954 ; div_reg[1]    ; div_reg[28]     ; clk          ; clk         ; 1.000        ; -0.235     ; 1.706      ;
; -0.953 ; cnt[3]        ; cnt[21]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.903      ;
; -0.944 ; div_reg[0]    ; div_reg[29]     ; clk          ; clk         ; 1.000        ; -0.235     ; 1.696      ;
; -0.943 ; cnt[2]        ; cnt[21]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.893      ;
; -0.940 ; div_reg[1]    ; div_reg[15]     ; clk          ; clk         ; 1.000        ; -0.236     ; 1.691      ;
; -0.926 ; div_reg[0]    ; div_reg[15]     ; clk          ; clk         ; 1.000        ; -0.236     ; 1.677      ;
; -0.925 ; button1_state ; led_state2_flag ; clk          ; clk         ; 1.000        ; -0.237     ; 1.675      ;
; -0.925 ; button1_state ; led_state3_flag ; clk          ; clk         ; 1.000        ; -0.237     ; 1.675      ;
; -0.925 ; button1_state ; led_state1_flag ; clk          ; clk         ; 1.000        ; -0.237     ; 1.675      ;
; -0.908 ; div_reg[25]   ; clk_div~reg0    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.858      ;
; -0.906 ; div_reg[0]    ; div_reg[28]     ; clk          ; clk         ; 1.000        ; -0.235     ; 1.658      ;
; -0.903 ; cnt[5]        ; cnt[31]         ; clk          ; clk         ; 1.000        ; -0.234     ; 1.656      ;
; -0.901 ; div_reg[22]   ; div_reg[2]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.852      ;
; -0.901 ; div_reg[22]   ; div_reg[4]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.852      ;
; -0.901 ; div_reg[22]   ; div_reg[7]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.852      ;
; -0.901 ; div_reg[22]   ; div_reg[13]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.852      ;
; -0.901 ; div_reg[22]   ; div_reg[11]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.852      ;
; -0.901 ; div_reg[22]   ; div_reg[9]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.852      ;
; -0.901 ; div_reg[22]   ; div_reg[10]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.852      ;
; -0.901 ; div_reg[22]   ; div_reg[6]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.852      ;
; -0.901 ; div_reg[22]   ; div_reg[8]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.852      ;
; -0.901 ; div_reg[22]   ; div_reg[12]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.852      ;
; -0.901 ; div_reg[22]   ; div_reg[14]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.852      ;
; -0.901 ; div_reg[22]   ; div_reg[5]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.852      ;
; -0.901 ; div_reg[22]   ; div_reg[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.852      ;
; -0.899 ; cnt[5]        ; cnt[30]         ; clk          ; clk         ; 1.000        ; -0.234     ; 1.652      ;
; -0.892 ; cnt[7]        ; cnt[21]         ; clk          ; clk         ; 1.000        ; -0.035     ; 1.844      ;
; -0.890 ; div_reg[1]    ; div_reg[27]     ; clk          ; clk         ; 1.000        ; -0.235     ; 1.642      ;
; -0.886 ; div_reg[1]    ; div_reg[26]     ; clk          ; clk         ; 1.000        ; -0.235     ; 1.638      ;
; -0.876 ; div_reg[0]    ; div_reg[27]     ; clk          ; clk         ; 1.000        ; -0.235     ; 1.628      ;
; -0.875 ; cnt[4]        ; cnt[21]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.825      ;
; -0.872 ; div_reg[14]   ; div_reg[14]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.823      ;
; -0.872 ; div_reg[14]   ; div_reg[5]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.823      ;
; -0.872 ; div_reg[14]   ; div_reg[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.823      ;
; -0.872 ; div_reg[14]   ; div_reg[9]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.823      ;
; -0.872 ; div_reg[14]   ; div_reg[6]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.823      ;
; -0.872 ; div_reg[14]   ; div_reg[8]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.823      ;
; -0.872 ; div_reg[14]   ; div_reg[12]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.823      ;
; -0.872 ; div_reg[14]   ; div_reg[10]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.823      ;
; -0.872 ; div_reg[14]   ; div_reg[2]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.823      ;
; -0.872 ; div_reg[14]   ; div_reg[13]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.823      ;
; -0.872 ; div_reg[14]   ; div_reg[11]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.823      ;
; -0.872 ; div_reg[14]   ; div_reg[4]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.823      ;
; -0.872 ; div_reg[14]   ; div_reg[7]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.823      ;
; -0.839 ; div_reg[13]   ; div_reg[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.790      ;
; -0.839 ; div_reg[13]   ; div_reg[14]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.790      ;
; -0.839 ; div_reg[13]   ; div_reg[5]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.790      ;
; -0.839 ; div_reg[13]   ; div_reg[12]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.790      ;
; -0.839 ; div_reg[13]   ; div_reg[8]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.790      ;
; -0.839 ; div_reg[13]   ; div_reg[9]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.790      ;
; -0.839 ; div_reg[13]   ; div_reg[6]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.790      ;
; -0.839 ; div_reg[13]   ; div_reg[10]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.790      ;
; -0.839 ; div_reg[13]   ; div_reg[11]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.790      ;
; -0.839 ; div_reg[13]   ; div_reg[13]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.790      ;
; -0.839 ; div_reg[13]   ; div_reg[7]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.790      ;
; -0.839 ; div_reg[13]   ; div_reg[4]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.790      ;
; -0.839 ; div_reg[13]   ; div_reg[2]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.790      ;
; -0.838 ; cnt[1]        ; cnt[31]         ; clk          ; clk         ; 1.000        ; -0.035     ; 1.790      ;
; -0.838 ; div_reg[0]    ; div_reg[26]     ; clk          ; clk         ; 1.000        ; -0.235     ; 1.590      ;
; -0.838 ; div_reg[11]   ; div_reg[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.789      ;
; -0.838 ; div_reg[11]   ; div_reg[10]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.789      ;
; -0.838 ; div_reg[11]   ; div_reg[11]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.789      ;
; -0.838 ; div_reg[11]   ; div_reg[4]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.789      ;
+--------+---------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div~reg0'                                                                       ;
+--------+-----------------+----------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+----------------+--------------+--------------+--------------+------------+------------+
; -0.731 ; led_io[2]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.682      ;
; -0.731 ; led_io[2]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.682      ;
; -0.731 ; led_io[2]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.682      ;
; -0.731 ; led_io[2]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.682      ;
; -0.731 ; led_io[2]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.682      ;
; -0.731 ; led_io[2]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.682      ;
; -0.715 ; led_io[1]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.666      ;
; -0.715 ; led_io[1]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.666      ;
; -0.715 ; led_io[1]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.666      ;
; -0.715 ; led_io[1]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.666      ;
; -0.715 ; led_io[1]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.666      ;
; -0.715 ; led_io[1]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.666      ;
; -0.642 ; led_io[3]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.593      ;
; -0.642 ; led_io[3]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.593      ;
; -0.642 ; led_io[3]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.593      ;
; -0.642 ; led_io[3]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.593      ;
; -0.642 ; led_io[3]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.593      ;
; -0.642 ; led_io[3]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.593      ;
; -0.576 ; led_io[4]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.527      ;
; -0.576 ; led_io[4]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.527      ;
; -0.576 ; led_io[4]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.527      ;
; -0.576 ; led_io[4]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.527      ;
; -0.576 ; led_io[4]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.527      ;
; -0.576 ; led_io[4]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.527      ;
; -0.498 ; led_io[5]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.449      ;
; -0.498 ; led_io[5]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.449      ;
; -0.498 ; led_io[5]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.449      ;
; -0.498 ; led_io[5]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.449      ;
; -0.498 ; led_io[5]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.449      ;
; -0.498 ; led_io[5]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.449      ;
; -0.489 ; led_io[5]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.034     ; 1.442      ;
; -0.483 ; led_io[5]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.034     ; 1.436      ;
; -0.440 ; led_io[6]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.391      ;
; -0.440 ; led_io[6]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.391      ;
; -0.440 ; led_io[6]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.391      ;
; -0.440 ; led_io[6]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.391      ;
; -0.440 ; led_io[6]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.391      ;
; -0.440 ; led_io[6]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.391      ;
; -0.415 ; led_io[2]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.034     ; 1.368      ;
; -0.415 ; led_io[0]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.038     ; 1.364      ;
; -0.415 ; led_io[0]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.038     ; 1.364      ;
; -0.415 ; led_io[0]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.038     ; 1.364      ;
; -0.415 ; led_io[0]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.038     ; 1.364      ;
; -0.415 ; led_io[0]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.038     ; 1.364      ;
; -0.415 ; led_io[0]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.038     ; 1.364      ;
; -0.409 ; led_io[2]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.034     ; 1.362      ;
; -0.399 ; led_io[1]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.034     ; 1.352      ;
; -0.393 ; led_io[1]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.034     ; 1.346      ;
; -0.330 ; led_io[6]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.034     ; 1.283      ;
; -0.326 ; led_io[3]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.034     ; 1.279      ;
; -0.324 ; led_io[6]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.034     ; 1.277      ;
; -0.320 ; led_io[3]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.034     ; 1.273      ;
; -0.260 ; led_io[4]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.034     ; 1.213      ;
; -0.254 ; led_io[4]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.034     ; 1.207      ;
; -0.250 ; led_io[7]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.038     ; 1.199      ;
; -0.250 ; led_io[7]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.038     ; 1.199      ;
; -0.250 ; led_io[7]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.038     ; 1.199      ;
; -0.250 ; led_io[7]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.038     ; 1.199      ;
; -0.250 ; led_io[7]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.038     ; 1.199      ;
; -0.250 ; led_io[7]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.038     ; 1.199      ;
; -0.170 ; led_io[7]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.121      ;
; -0.166 ; led_io[7]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.117      ;
; -0.102 ; led_io[0]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.053      ;
; -0.100 ; led_io[0]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 1.000        ; -0.036     ; 1.051      ;
; 0.218  ; led_state1_flag ; led_io[3]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.419      ; 1.178      ;
; 0.218  ; led_state1_flag ; led_io[4]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.419      ; 1.178      ;
; 0.218  ; led_state1_flag ; led_io[6]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.419      ; 1.178      ;
; 0.218  ; led_state1_flag ; led_io[2]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.419      ; 1.178      ;
; 0.218  ; led_state1_flag ; led_io[5]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.419      ; 1.178      ;
; 0.218  ; led_state1_flag ; led_io[1]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.419      ; 1.178      ;
; 0.246  ; led_state2_flag ; led_io[3]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.419      ; 1.150      ;
; 0.247  ; led_state2_flag ; led_io[5]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.419      ; 1.149      ;
; 0.248  ; led_state2_flag ; led_io[2]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.419      ; 1.148      ;
; 0.248  ; led_state2_flag ; led_io[4]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.419      ; 1.148      ;
; 0.248  ; led_state2_flag ; led_io[1]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.419      ; 1.148      ;
; 0.264  ; led_state2_flag ; led_io[0]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.421      ; 1.134      ;
; 0.264  ; led_state2_flag ; led_io[7]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.421      ; 1.134      ;
; 0.273  ; led_state2_flag ; led_io[6]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.419      ; 1.123      ;
; 0.281  ; led_state1_flag ; led_io[0]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.421      ; 1.117      ;
; 0.281  ; led_state1_flag ; led_io[7]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.421      ; 1.117      ;
; 0.328  ; led_state3_flag ; led_io[4]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.419      ; 1.068      ;
; 0.328  ; led_state3_flag ; led_io[6]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.419      ; 1.068      ;
; 0.328  ; led_state3_flag ; led_io[2]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.419      ; 1.068      ;
; 0.328  ; led_state3_flag ; led_io[5]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.419      ; 1.068      ;
; 0.328  ; led_state3_flag ; led_io[1]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.419      ; 1.068      ;
; 0.328  ; led_state3_flag ; led_io[3]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.419      ; 1.068      ;
; 0.398  ; led_state3_flag ; led_io[7]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.421      ; 1.000      ;
; 0.404  ; led_state3_flag ; led_io[0]~reg0 ; clk          ; clk_div~reg0 ; 1.000        ; 0.421      ; 0.994      ;
+--------+-----------------+----------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                          ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; delay_flag   ; delay_flag   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.188 ; pulse2_1     ; pulse2_2     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.316      ;
; 0.191 ; pulse1_2     ; pulse1_3     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.319      ;
; 0.244 ; pulse1_1     ; pulse1_2     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.372      ;
; 0.247 ; pulse3_1     ; pulse3_2     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.375      ;
; 0.263 ; pulse2_2     ; pulse2_3     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.391      ;
; 0.264 ; pulse3_2     ; pulse3_3     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.392      ;
; 0.285 ; div_reg[1]   ; div_reg[1]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.413      ;
; 0.293 ; div_reg[3]   ; div_reg[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.413      ;
; 0.295 ; div_reg[4]   ; div_reg[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; div_reg[2]   ; div_reg[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.297 ; div_reg[0]   ; div_reg[0]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.303 ; cnt[15]      ; cnt[15]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; div_reg[13]  ; div_reg[13]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; cnt[3]       ; cnt[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; div_reg[5]   ; div_reg[5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; div_reg[31]  ; div_reg[31]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; cnt[31]      ; cnt[31]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; cnt[11]      ; cnt[11]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; cnt[1]       ; cnt[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; div_reg[7]   ; div_reg[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; div_reg[19]  ; div_reg[19]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; div_reg[17]  ; div_reg[17]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; cnt[19]      ; cnt[19]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; cnt[16]      ; cnt[16]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; cnt[29]      ; cnt[29]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; div_reg[6]   ; div_reg[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; cnt[6]       ; cnt[6]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; div_reg[11]  ; div_reg[11]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; div_reg[29]  ; div_reg[29]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; div_reg[27]  ; div_reg[27]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; div_reg[21]  ; div_reg[21]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; cnt[27]      ; cnt[27]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; div_reg[9]   ; div_reg[9]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; cnt[14]      ; cnt[14]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; cnt[25]      ; cnt[25]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; div_reg[8]   ; div_reg[8]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; div_reg[14]  ; div_reg[14]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; cnt[22]      ; cnt[22]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; div_reg[16]  ; div_reg[16]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; cnt[23]      ; cnt[23]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; div_reg[25]  ; div_reg[25]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; cnt[2]       ; cnt[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; div_reg[23]  ; div_reg[23]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; cnt[9]       ; cnt[9]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; div_reg[10]  ; div_reg[10]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; div_reg[18]  ; div_reg[18]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; cnt[24]      ; cnt[24]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; cnt[4]       ; cnt[4]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; div_reg[24]  ; div_reg[24]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; cnt[12]      ; cnt[12]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; div_reg[30]  ; div_reg[30]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; cnt[20]      ; cnt[20]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; div_reg[12]  ; div_reg[12]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; cnt[30]      ; cnt[30]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; div_reg[20]  ; div_reg[20]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; div_reg[28]  ; div_reg[28]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; div_reg[26]  ; div_reg[26]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; cnt[28]      ; cnt[28]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; cnt[26]      ; cnt[26]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.316 ; cnt[0]       ; cnt[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.317 ; div_reg[22]  ; div_reg[22]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.338 ; pulse3_3     ; delay_flag   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.466      ;
; 0.369 ; clk_div~reg0 ; clk_div~reg0 ; clk_div~reg0 ; clk         ; 0.000        ; 1.062      ; 1.650      ;
; 0.442 ; div_reg[3]   ; div_reg[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.562      ;
; 0.444 ; div_reg[0]   ; div_reg[1]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.572      ;
; 0.445 ; pulse3_2     ; delay_flag   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.573      ;
; 0.451 ; cnt[15]      ; cnt[16]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.572      ;
; 0.453 ; div_reg[13]  ; div_reg[14]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; cnt[1]       ; cnt[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; div_reg[4]   ; div_reg[5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; div_reg[5]   ; div_reg[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; div_reg[2]   ; div_reg[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; cnt[3]       ; cnt[4]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; cnt[11]      ; cnt[12]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; cnt[29]      ; cnt[30]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; div_reg[27]  ; div_reg[28]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; div_reg[21]  ; div_reg[22]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; div_reg[7]   ; div_reg[8]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; div_reg[29]  ; div_reg[30]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; cnt[19]      ; cnt[20]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; div_reg[17]  ; div_reg[18]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; div_reg[11]  ; div_reg[12]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; cnt[27]      ; cnt[28]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; div_reg[19]  ; div_reg[20]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; cnt[25]      ; cnt[26]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; div_reg[9]   ; div_reg[10]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; cnt[23]      ; cnt[24]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; div_reg[25]  ; div_reg[26]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; div_reg[23]  ; div_reg[24]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; div_reg[4]   ; div_reg[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; div_reg[2]   ; div_reg[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.461 ; pulse2_3     ; delay_flag   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.589      ;
; 0.463 ; cnt[0]       ; cnt[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; div_reg[6]   ; div_reg[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; cnt[2]       ; cnt[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; div_reg[8]   ; div_reg[9]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; cnt[22]      ; cnt[23]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; cnt[14]      ; cnt[15]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; div_reg[16]  ; div_reg[17]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div~reg0'                                                                       ;
+-------+-----------------+----------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node       ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+----------------+--------------+--------------+--------------+------------+------------+
; 0.185 ; led_state3_flag ; led_io[0]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 0.537      ; 0.836      ;
; 0.189 ; led_state3_flag ; led_io[7]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 0.537      ; 0.840      ;
; 0.277 ; led_state2_flag ; led_io[6]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 0.535      ; 0.926      ;
; 0.280 ; led_state2_flag ; led_io[0]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 0.537      ; 0.931      ;
; 0.280 ; led_state2_flag ; led_io[7]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 0.537      ; 0.931      ;
; 0.288 ; led_state2_flag ; led_io[2]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 0.535      ; 0.937      ;
; 0.289 ; led_state2_flag ; led_io[5]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 0.535      ; 0.938      ;
; 0.289 ; led_state2_flag ; led_io[1]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 0.535      ; 0.938      ;
; 0.289 ; led_state2_flag ; led_io[4]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 0.535      ; 0.938      ;
; 0.289 ; led_io[3]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 0.409      ;
; 0.290 ; led_state2_flag ; led_io[3]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 0.535      ; 0.939      ;
; 0.298 ; led_io[2]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; led_state1_flag ; led_io[4]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 0.535      ; 0.948      ;
; 0.299 ; led_state1_flag ; led_io[6]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 0.535      ; 0.948      ;
; 0.299 ; led_state1_flag ; led_io[1]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 0.535      ; 0.948      ;
; 0.299 ; led_state1_flag ; led_io[5]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 0.535      ; 0.948      ;
; 0.299 ; led_state1_flag ; led_io[2]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 0.535      ; 0.948      ;
; 0.299 ; led_state1_flag ; led_io[3]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 0.535      ; 0.948      ;
; 0.305 ; led_state1_flag ; led_io[7]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 0.537      ; 0.956      ;
; 0.305 ; led_state1_flag ; led_io[0]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 0.537      ; 0.956      ;
; 0.312 ; led_io[4]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 0.432      ;
; 0.321 ; led_io[3]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 0.441      ;
; 0.323 ; led_io[5]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 0.443      ;
; 0.363 ; led_io[6]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.038      ; 0.485      ;
; 0.375 ; led_state3_flag ; led_io[6]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 0.535      ; 1.024      ;
; 0.375 ; led_state3_flag ; led_io[4]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 0.535      ; 1.024      ;
; 0.375 ; led_state3_flag ; led_io[3]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 0.535      ; 1.024      ;
; 0.375 ; led_state3_flag ; led_io[1]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 0.535      ; 1.024      ;
; 0.375 ; led_state3_flag ; led_io[2]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 0.535      ; 1.024      ;
; 0.375 ; led_state3_flag ; led_io[5]~reg0 ; clk          ; clk_div~reg0 ; 0.000        ; 0.535      ; 1.024      ;
; 0.406 ; led_io[5]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 0.526      ;
; 0.440 ; led_io[6]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 0.560      ;
; 0.480 ; led_io[1]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.038      ; 0.602      ;
; 0.515 ; led_io[2]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 0.635      ;
; 0.570 ; led_io[4]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 0.690      ;
; 0.574 ; led_io[0]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 0.694      ;
; 0.597 ; led_io[6]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.038      ; 0.719      ;
; 0.608 ; led_io[7]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 0.728      ;
; 0.620 ; led_io[0]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.034      ; 0.738      ;
; 0.621 ; led_io[0]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.034      ; 0.739      ;
; 0.623 ; led_io[0]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.034      ; 0.741      ;
; 0.623 ; led_io[0]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.034      ; 0.741      ;
; 0.626 ; led_io[0]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.034      ; 0.744      ;
; 0.627 ; led_io[0]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.034      ; 0.745      ;
; 0.654 ; led_io[5]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.038      ; 0.776      ;
; 0.686 ; led_io[1]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 0.806      ;
; 0.687 ; led_io[7]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.034      ; 0.805      ;
; 0.688 ; led_io[7]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.034      ; 0.806      ;
; 0.690 ; led_io[7]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.034      ; 0.808      ;
; 0.690 ; led_io[7]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.034      ; 0.808      ;
; 0.693 ; led_io[7]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.034      ; 0.811      ;
; 0.694 ; led_io[7]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.034      ; 0.812      ;
; 0.707 ; led_io[5]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.038      ; 0.829      ;
; 0.720 ; led_io[4]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.038      ; 0.842      ;
; 0.744 ; led_io[4]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.038      ; 0.866      ;
; 0.749 ; led_io[4]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 0.869      ;
; 0.750 ; led_io[4]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 0.870      ;
; 0.751 ; led_io[4]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 0.871      ;
; 0.754 ; led_io[4]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 0.874      ;
; 0.782 ; led_io[3]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.038      ; 0.904      ;
; 0.806 ; led_io[3]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.038      ; 0.928      ;
; 0.808 ; led_io[6]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 0.928      ;
; 0.809 ; led_io[6]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 0.929      ;
; 0.810 ; led_io[6]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 0.930      ;
; 0.812 ; led_io[3]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 0.932      ;
; 0.813 ; led_io[6]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 0.933      ;
; 0.814 ; led_io[3]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 0.934      ;
; 0.814 ; led_io[6]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 0.934      ;
; 0.816 ; led_io[3]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 0.936      ;
; 0.817 ; led_io[3]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 0.937      ;
; 0.875 ; led_io[0]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 0.995      ;
; 0.877 ; led_io[2]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.038      ; 0.999      ;
; 0.881 ; led_io[1]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.038      ; 1.003      ;
; 0.887 ; led_io[1]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 1.007      ;
; 0.888 ; led_io[1]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 1.008      ;
; 0.889 ; led_io[1]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 1.009      ;
; 0.891 ; led_io[1]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 1.011      ;
; 0.892 ; led_io[1]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 1.012      ;
; 0.903 ; led_io[2]~reg0  ; led_io[7]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.038      ; 1.025      ;
; 0.908 ; led_io[2]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 1.028      ;
; 0.910 ; led_io[2]~reg0  ; led_io[4]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 1.030      ;
; 0.911 ; led_io[2]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 1.031      ;
; 0.913 ; led_io[2]~reg0  ; led_io[6]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 1.033      ;
; 0.944 ; led_io[7]~reg0  ; led_io[0]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 1.064      ;
; 0.950 ; led_io[5]~reg0  ; led_io[2]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 1.070      ;
; 0.951 ; led_io[5]~reg0  ; led_io[1]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 1.071      ;
; 0.953 ; led_io[5]~reg0  ; led_io[5]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 1.073      ;
; 0.956 ; led_io[5]~reg0  ; led_io[3]~reg0 ; clk_div~reg0 ; clk_div~reg0 ; 0.000        ; 0.036      ; 1.076      ;
+-------+-----------------+----------------+--------------+--------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 3
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.621 ns




+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.531   ; 0.179 ; N/A      ; N/A     ; -3.444              ;
;  clk             ; -4.531   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk_div~reg0    ; -3.173   ; 0.185 ; N/A      ; N/A     ; -3.444              ;
; Design-wide TNS  ; -246.189 ; 0.0   ; 0.0      ; 0.0     ; -138.787            ;
;  clk             ; -221.904 ; 0.000 ; N/A      ; N/A     ; -123.447            ;
;  clk_div~reg0    ; -24.285  ; 0.000 ; N/A      ; N/A     ; -15.340             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; clk_div       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_io[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_io[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_io[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_io[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_io[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_io[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_io[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_io[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button_io1              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button_io2              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button_io3              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_div       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led_io[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led_io[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led_io[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; led_io[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led_io[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led_io[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led_io[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led_io[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_div       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led_io[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led_io[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led_io[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; led_io[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led_io[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led_io[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led_io[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led_io[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_div       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led_io[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_io[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_io[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; led_io[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_io[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_io[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_io[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_io[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Transfers                                                         ;
+--------------+--------------+----------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+----------+----------+----------+----------+
; clk          ; clk          ; 2456     ; 0        ; 0        ; 0        ;
; clk_div~reg0 ; clk          ; 1        ; 1        ; 0        ; 0        ;
; clk          ; clk_div~reg0 ; 48       ; 0        ; 0        ; 0        ;
; clk_div~reg0 ; clk_div~reg0 ; 178      ; 0        ; 0        ; 0        ;
+--------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------+
; Hold Transfers                                                          ;
+--------------+--------------+----------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+----------+----------+----------+----------+
; clk          ; clk          ; 2456     ; 0        ; 0        ; 0        ;
; clk_div~reg0 ; clk          ; 1        ; 1        ; 0        ; 0        ;
; clk          ; clk_div~reg0 ; 48       ; 0        ; 0        ; 0        ;
; clk_div~reg0 ; clk_div~reg0 ; 178      ; 0        ; 0        ; 0        ;
+--------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 95    ; 95   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+--------------------------------------------------+
; Clock Status Summary                             ;
+--------------+--------------+------+-------------+
; Target       ; Clock        ; Type ; Status      ;
+--------------+--------------+------+-------------+
; clk          ; clk          ; Base ; Constrained ;
; clk_div~reg0 ; clk_div~reg0 ; Base ; Constrained ;
+--------------+--------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; button_io1 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; button_io2 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; button_io3 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; clk_div     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_io[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_io[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_io[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_io[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_io[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_io[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_io[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_io[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; button_io1 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; button_io2 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; button_io3 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; clk_div     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_io[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_io[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_io[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_io[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_io[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_io[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_io[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_io[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Sun Nov 05 22:32:48 2023
Info: Command: quartus_sta week6HW -c week6HW
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'week6HW.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_div~reg0 clk_div~reg0
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.531
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.531            -221.904 clk 
    Info (332119):    -3.173             -24.285 clk_div~reg0 
Info (332146): Worst-case hold slack is 0.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.434               0.000 clk 
    Info (332119):     0.573               0.000 clk_div~reg0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.444
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.444             -15.340 clk_div~reg0 
    Info (332119):    -3.000            -123.447 clk 
Info (332114): Report Metastability: Found 3 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.230
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.230            -199.144 clk 
    Info (332119):    -2.915             -22.294 clk_div~reg0 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 clk 
    Info (332119):     0.436               0.000 clk_div~reg0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.444
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.444             -15.340 clk_div~reg0 
    Info (332119):    -3.000            -123.447 clk 
Info (332114): Report Metastability: Found 3 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.374
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.374             -54.956 clk 
    Info (332119):    -0.731              -5.358 clk_div~reg0 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
    Info (332119):     0.185               0.000 clk_div~reg0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -91.418 clk 
    Info (332119):    -3.000             -11.000 clk_div~reg0 
Info (332114): Report Metastability: Found 3 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 3
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.621 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4911 megabytes
    Info: Processing ended: Sun Nov 05 22:32:49 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


