st r2, r1, 0
addi r1, r2, 1
st r2, r1, 0
addi r1, r2, 1
st r2, r1, 0
addi r1, r2, 1
st r2, r1, 0
addi r1, r2, 1
halt
