Fitter report for DDS_V2
Thu Oct 02 15:50:12 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Oct 02 15:50:12 2025       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; DDS_V2                                      ;
; Top-level Entity Name              ; DDS_V2                                      ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE10F17C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 484 / 10,320 ( 5 % )                        ;
;     Total combinational functions  ; 465 / 10,320 ( 5 % )                        ;
;     Dedicated logic registers      ; 146 / 10,320 ( 1 % )                        ;
; Total registers                    ; 146                                         ;
; Total pins                         ; 42 / 180 ( 23 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 6,400 / 423,936 ( 2 % )                     ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                              ;
; Total PLLs                         ; 1 / 2 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE10F17C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 32          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ; < 0.1%      ;
;     Processors 17-32       ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; ad_clk      ; Missing drive strength and slew rate ;
; dac_clk     ; Missing drive strength and slew rate ;
; dac_data[0] ; Missing drive strength and slew rate ;
; dac_data[1] ; Missing drive strength and slew rate ;
; dac_data[2] ; Missing drive strength and slew rate ;
; dac_data[3] ; Missing drive strength and slew rate ;
; dac_data[4] ; Missing drive strength and slew rate ;
; dac_data[5] ; Missing drive strength and slew rate ;
; dac_data[6] ; Missing drive strength and slew rate ;
; dac_data[7] ; Missing drive strength and slew rate ;
; lcd_hs      ; Missing drive strength and slew rate ;
; lcd_vs      ; Missing drive strength and slew rate ;
; lcd_de      ; Missing drive strength and slew rate ;
; lcd_rgb[0]  ; Missing drive strength and slew rate ;
; lcd_rgb[1]  ; Missing drive strength and slew rate ;
; lcd_rgb[2]  ; Missing drive strength and slew rate ;
; lcd_rgb[3]  ; Missing drive strength and slew rate ;
; lcd_rgb[4]  ; Missing drive strength and slew rate ;
; lcd_rgb[5]  ; Missing drive strength and slew rate ;
; lcd_rgb[6]  ; Missing drive strength and slew rate ;
; lcd_rgb[7]  ; Missing drive strength and slew rate ;
; lcd_rgb[8]  ; Missing drive strength and slew rate ;
; lcd_rgb[9]  ; Missing drive strength and slew rate ;
; lcd_rgb[10] ; Missing drive strength and slew rate ;
; lcd_rgb[11] ; Missing drive strength and slew rate ;
; lcd_rgb[12] ; Missing drive strength and slew rate ;
; lcd_rgb[13] ; Missing drive strength and slew rate ;
; lcd_rgb[14] ; Missing drive strength and slew rate ;
; lcd_rgb[15] ; Missing drive strength and slew rate ;
; lcd_bl      ; Missing drive strength and slew rate ;
; lcd_rst     ; Missing drive strength and slew rate ;
; lcd_pclk    ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; databit    ; PIN_R1        ; QSF Assignment ;
; Location ;                ;              ; enable     ; PIN_L11       ; QSF Assignment ;
; Location ;                ;              ; shcp       ; PIN_B1        ; QSF Assignment ;
; Location ;                ;              ; stcp       ; PIN_K9        ; QSF Assignment ;
; Location ;                ;              ; uart_tx    ; PIN_N5        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 720 ) ; 0.00 % ( 0 / 720 )         ; 0.00 % ( 0 / 720 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 720 ) ; 0.00 % ( 0 / 720 )         ; 0.00 % ( 0 / 720 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 708 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/FPGAprj/DDS_V2/PRJ/output_files/DDS_V2.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 484 / 10,320 ( 5 % )    ;
;     -- Combinational with no register       ; 338                     ;
;     -- Register only                        ; 19                      ;
;     -- Combinational with a register        ; 127                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 196                     ;
;     -- 3 input functions                    ; 103                     ;
;     -- <=2 input functions                  ; 166                     ;
;     -- Register only                        ; 19                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 299                     ;
;     -- arithmetic mode                      ; 166                     ;
;                                             ;                         ;
; Total registers*                            ; 146 / 11,172 ( 1 % )    ;
;     -- Dedicated logic registers            ; 146 / 10,320 ( 1 % )    ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 44 / 645 ( 7 % )        ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 42 / 180 ( 23 % )       ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 5                       ;
; M9Ks                                        ; 1 / 46 ( 2 % )          ;
; Total block memory bits                     ; 6,400 / 423,936 ( 2 % ) ;
; Total block memory implementation bits      ; 9,216 / 423,936 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )          ;
; PLLs                                        ; 1 / 2 ( 50 % )          ;
; Global clocks                               ; 5 / 10 ( 50 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%            ;
; Peak interconnect usage (total/H/V)         ; 2% / 1% / 2%            ;
; Maximum fan-out                             ; 97                      ;
; Highest non-global fan-out                  ; 73                      ;
; Total fan-out                               ; 2037                    ;
; Average fan-out                             ; 2.81                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 484 / 10320 ( 5 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 338                 ; 0                              ;
;     -- Register only                        ; 19                  ; 0                              ;
;     -- Combinational with a register        ; 127                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 196                 ; 0                              ;
;     -- 3 input functions                    ; 103                 ; 0                              ;
;     -- <=2 input functions                  ; 166                 ; 0                              ;
;     -- Register only                        ; 19                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 299                 ; 0                              ;
;     -- arithmetic mode                      ; 166                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 146                 ; 0                              ;
;     -- Dedicated logic registers            ; 146 / 10320 ( 1 % ) ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 44 / 645 ( 7 % )    ; 0 / 645 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 42                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )      ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 6400                ; 0                              ;
; Total RAM block bits                        ; 9216                ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )       ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 1 / 46 ( 2 % )      ; 0 / 46 ( 0 % )                 ;
; Clock control block                         ; 4 / 12 ( 33 % )     ; 1 / 12 ( 8 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 73                  ; 1                              ;
;     -- Registered Input Connections         ; 70                  ; 0                              ;
;     -- Output Connections                   ; 1                   ; 73                             ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2032                ; 81                             ;
;     -- Registered Connections               ; 865                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 74                             ;
;     -- hard_block:auto_generated_inst       ; 74                  ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 10                  ; 1                              ;
;     -- Output Ports                         ; 32                  ; 2                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; ad_data[0] ; B9    ; 7        ; 16           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ad_data[1] ; F11   ; 7        ; 23           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ad_data[2] ; F9    ; 7        ; 23           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ad_data[3] ; A15   ; 7        ; 21           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ad_data[4] ; B11   ; 7        ; 25           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ad_data[5] ; A11   ; 7        ; 25           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ad_data[6] ; B12   ; 7        ; 25           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ad_data[7] ; A12   ; 7        ; 25           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst_n      ; M15   ; 5        ; 34           ; 12           ; 14           ; 101                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sys_clk    ; E1    ; 1        ; 0            ; 11           ; 7            ; 71                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ad_clk      ; A13   ; 7        ; 30           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dac_clk     ; E10   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dac_data[0] ; E11   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dac_data[1] ; B10   ; 7        ; 21           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dac_data[2] ; A14   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dac_data[3] ; A10   ; 7        ; 21           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dac_data[4] ; D9    ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dac_data[5] ; B13   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dac_data[6] ; C9    ; 7        ; 18           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dac_data[7] ; F10   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_bl      ; L3    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_de      ; K1    ; 2        ; 0            ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_hs      ; L1    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_pclk    ; L2    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[0]  ; G2    ; 1        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[10] ; E5    ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[11] ; F1    ; 1        ; 0            ; 19           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[12] ; F2    ; 1        ; 0            ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[13] ; F3    ; 1        ; 0            ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[14] ; F5    ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[15] ; G1    ; 1        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[1]  ; G5    ; 1        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[2]  ; K5    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[3]  ; L4    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[4]  ; J1    ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[5]  ; J2    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[6]  ; L6    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[7]  ; K6    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[8]  ; J6    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[9]  ; D4    ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rst     ; P2    ; 2        ; 0            ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_vs      ; K2    ; 2        ; 0            ; 8            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 14 / 17 ( 82 % ) ; 2.5V          ; --           ;
; 2        ; 13 / 19 ( 68 % ) ; 2.5V          ; --           ;
; 3        ; 0 / 26 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 27 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 1 / 25 ( 4 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 14 ( 7 % )   ; 2.5V          ; --           ;
; 7        ; 18 / 26 ( 69 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 26 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; dac_data[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 161        ; 7        ; ad_data[5]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 159        ; 7        ; ad_data[7]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 153        ; 7        ; ad_clk                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 155        ; 7        ; dac_data[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 167        ; 7        ; ad_data[3]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; ad_data[0]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 169        ; 7        ; dac_data[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 162        ; 7        ; ad_data[4]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 160        ; 7        ; ad_data[6]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 154        ; 7        ; dac_data[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; dac_data[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; lcd_rgb[9]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; dac_data[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; sys_clk                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; lcd_rgb[10]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; dac_clk                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 157        ; 7        ; dac_data[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; lcd_rgb[11]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 11         ; 1        ; lcd_rgb[12]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 6          ; 1        ; lcd_rgb[13]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; lcd_rgb[14]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; ad_data[2]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 164        ; 7        ; dac_data[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 166        ; 7        ; ad_data[1]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; lcd_rgb[15]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 13         ; 1        ; lcd_rgb[0]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; lcd_rgb[1]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; lcd_rgb[4]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 27         ; 2        ; lcd_rgb[5]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; lcd_rgb[8]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; lcd_de                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 32         ; 2        ; lcd_vs                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; lcd_rgb[2]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 30         ; 2        ; lcd_rgb[7]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; lcd_hs                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 34         ; 2        ; lcd_pclk                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 36         ; 2        ; lcd_bl                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 40         ; 2        ; lcd_rgb[3]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; lcd_rgb[6]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; lcd_rst                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                   ;
+-------------------------------+-----------------------------------------------------------------------------------------------+
; Name                          ; LCD_DRIVER:u_lcd|pll_ip:pll_ip_inst|altpll:altpll_component|pll_ip_altpll:auto_generated|pll1 ;
+-------------------------------+-----------------------------------------------------------------------------------------------+
; SDC pin name                  ; u_lcd|pll_ip_inst|altpll_component|auto_generated|pll1                                        ;
; PLL mode                      ; Source Synchronous                                                                            ;
; Compensate clock              ; clock0                                                                                        ;
; Compensated input/output pins ; --                                                                                            ;
; Switchover type               ; --                                                                                            ;
; Input frequency 0             ; 50.0 MHz                                                                                      ;
; Input frequency 1             ; --                                                                                            ;
; Nominal PFD frequency         ; 5.0 MHz                                                                                       ;
; Nominal VCO frequency         ; 565.0 MHz                                                                                     ;
; VCO post scale K counter      ; 2                                                                                             ;
; VCO frequency control         ; Auto                                                                                          ;
; VCO phase shift step          ; 221 ps                                                                                        ;
; VCO multiply                  ; --                                                                                            ;
; VCO divide                    ; --                                                                                            ;
; Freq min lock                 ; 50.0 MHz                                                                                      ;
; Freq max lock                 ; 57.54 MHz                                                                                     ;
; M VCO Tap                     ; 0                                                                                             ;
; M Initial                     ; 1                                                                                             ;
; M value                       ; 113                                                                                           ;
; N value                       ; 10                                                                                            ;
; Charge pump current           ; setting 1                                                                                     ;
; Loop filter resistance        ; setting 8                                                                                     ;
; Loop filter capacitance       ; setting 0                                                                                     ;
; Bandwidth                     ; 300 kHz to 390 kHz                                                                            ;
; Bandwidth type                ; Low                                                                                           ;
; Real time reconfigurable      ; Off                                                                                           ;
; Scan chain MIF file           ; --                                                                                            ;
; Preserve PLL counter order    ; Off                                                                                           ;
; PLL location                  ; PLL_1                                                                                         ;
; Inclk0 signal                 ; sys_clk                                                                                       ;
; Inclk1 signal                 ; --                                                                                            ;
; Inclk0 signal type            ; Dedicated Pin                                                                                 ;
; Inclk1 signal type            ; --                                                                                            ;
+-------------------------------+-----------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------------+
; Name                                                                                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                  ;
+-----------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------------+
; LCD_DRIVER:u_lcd|pll_ip:pll_ip_inst|altpll:altpll_component|pll_ip_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 113  ; 170 ; 33.24 MHz        ; 0 (0 ps)    ; 2.65 (221 ps)    ; 50/50      ; C0      ; 17            ; 9/8 Odd    ; --            ; 1       ; 0       ; u_lcd|pll_ip_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                 ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                              ; Library Name ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------+--------------+
; |DDS_V2                                    ; 484 (0)     ; 146 (0)                   ; 0 (0)         ; 6400        ; 1    ; 0            ; 0       ; 0         ; 42   ; 0            ; 338 (0)      ; 19 (0)            ; 127 (0)          ; |DDS_V2                                                                                          ; work         ;
;    |AD_IN_CTRL:u_ad_in|                    ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 9 (9)             ; 0 (0)            ; |DDS_V2|AD_IN_CTRL:u_ad_in                                                                       ; work         ;
;    |DA_OUT_CTRL:u_da_out|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |DDS_V2|DA_OUT_CTRL:u_da_out                                                                     ; work         ;
;    |LCD_DRIVER:u_lcd|                      ; 95 (3)      ; 49 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (3)       ; 0 (0)             ; 49 (0)           ; |DDS_V2|LCD_DRIVER:u_lcd                                                                         ; work         ;
;       |lcd_hde:u_lcd_hde|                  ; 41 (41)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 23 (23)          ; |DDS_V2|LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde                                                       ; work         ;
;       |lcd_hsync:u_lcd_hsync|              ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DDS_V2|LCD_DRIVER:u_lcd|lcd_hsync:u_lcd_hsync                                                   ; work         ;
;       |lcd_vtiming:u_lcd_vtiming|          ; 48 (48)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 25 (25)          ; |DDS_V2|LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming                                               ; work         ;
;       |pll_ip:pll_ip_inst|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_V2|LCD_DRIVER:u_lcd|pll_ip:pll_ip_inst                                                      ; work         ;
;          |altpll:altpll_component|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_V2|LCD_DRIVER:u_lcd|pll_ip:pll_ip_inst|altpll:altpll_component                              ; work         ;
;             |pll_ip_altpll:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_V2|LCD_DRIVER:u_lcd|pll_ip:pll_ip_inst|altpll:altpll_component|pll_ip_altpll:auto_generated ; work         ;
;    |circ_linebuf_800x8:u_circ|             ; 73 (73)     ; 30 (30)                   ; 0 (0)         ; 6400        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 3 (3)             ; 27 (27)          ; |DDS_V2|circ_linebuf_800x8:u_circ                                                                ; work         ;
;       |altsyncram:mem_rtl_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6400        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_V2|circ_linebuf_800x8:u_circ|altsyncram:mem_rtl_0                                           ; work         ;
;          |altsyncram_lue1:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6400        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_V2|circ_linebuf_800x8:u_circ|altsyncram:mem_rtl_0|altsyncram_lue1:auto_generated            ; work         ;
;    |wave_draw_rgb565:u_draw|               ; 89 (89)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (88)      ; 0 (0)             ; 1 (1)            ; |DDS_V2|wave_draw_rgb565:u_draw                                                                  ; work         ;
;    |wave_gen_0_255_10s:u_wave|             ; 209 (209)   ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (160)    ; 0 (0)             ; 49 (49)          ; |DDS_V2|wave_gen_0_255_10s:u_wave                                                                ; work         ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; ad_clk      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dac_clk     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dac_data[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dac_data[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dac_data[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dac_data[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dac_data[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dac_data[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dac_data[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dac_data[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_hs      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_vs      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_de      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_bl      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rst     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_pclk    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sys_clk     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst_n       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ad_data[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad_data[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad_data[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad_data[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ad_data[3]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ad_data[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad_data[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ad_data[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                             ;
+----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                          ; Pad To Core Index ; Setting ;
+----------------------------------------------+-------------------+---------+
; sys_clk                                      ;                   ;         ;
; rst_n                                        ;                   ;         ;
; ad_data[7]                                   ;                   ;         ;
;      - AD_IN_CTRL:u_ad_in|data_out[7]        ; 0                 ; 6       ;
; ad_data[6]                                   ;                   ;         ;
;      - AD_IN_CTRL:u_ad_in|data_out[6]        ; 0                 ; 6       ;
; ad_data[5]                                   ;                   ;         ;
;      - AD_IN_CTRL:u_ad_in|data_out[5]        ; 0                 ; 6       ;
; ad_data[4]                                   ;                   ;         ;
;      - AD_IN_CTRL:u_ad_in|data_out[4]        ; 1                 ; 6       ;
; ad_data[3]                                   ;                   ;         ;
;      - AD_IN_CTRL:u_ad_in|data_out[3]        ; 1                 ; 6       ;
; ad_data[2]                                   ;                   ;         ;
;      - AD_IN_CTRL:u_ad_in|data_out[2]~feeder ; 0                 ; 6       ;
; ad_data[0]                                   ;                   ;         ;
;      - AD_IN_CTRL:u_ad_in|data_out[0]~feeder ; 1                 ; 6       ;
; ad_data[1]                                   ;                   ;         ;
;      - AD_IN_CTRL:u_ad_in|data_out[1]~feeder ; 1                 ; 6       ;
+----------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                      ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; AD_IN_CTRL:u_ad_in|ad_clk_r                                                                               ; FF_X33_Y12_N1      ; 8       ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[3]~13                                                       ; LCCOMB_X14_Y13_N4  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[3]~17                                                       ; LCCOMB_X14_Y13_N2  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|line_tick                                                      ; LCCOMB_X11_Y11_N30 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos~30                                                  ; LCCOMB_X11_Y12_N6  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LCD_DRIVER:u_lcd|pll_ip:pll_ip_inst|altpll:altpll_component|pll_ip_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 72      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; LCD_DRIVER:u_lcd|rst_n_int                                                                                ; LCCOMB_X17_Y12_N24 ; 49      ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; circ_linebuf_800x8:u_circ|comb~0                                                                          ; LCCOMB_X17_Y12_N22 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; rst_n                                                                                                     ; PIN_M15            ; 97      ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sys_clk                                                                                                   ; PIN_E1             ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; sys_clk                                                                                                   ; PIN_E1             ; 69      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; wave_gen_0_255_10s:u_wave|Equal0~10                                                                       ; LCCOMB_X23_Y15_N0  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wave_gen_0_255_10s:u_wave|step_pulse                                                                      ; FF_X18_Y15_N19     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                      ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; AD_IN_CTRL:u_ad_in|ad_clk_r                                                                               ; FF_X33_Y12_N1      ; 8       ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; LCD_DRIVER:u_lcd|pll_ip:pll_ip_inst|altpll:altpll_component|pll_ip_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 72      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; LCD_DRIVER:u_lcd|rst_n_int                                                                                ; LCCOMB_X17_Y12_N24 ; 49      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; rst_n                                                                                                     ; PIN_M15            ; 97      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; sys_clk                                                                                                   ; PIN_E1             ; 69      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+-----------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                     ;
+-----------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                      ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------+---------+
; wave_gen_0_255_10s:u_wave|addr[6]                                                                         ; 73      ;
; wave_gen_0_255_10s:u_wave|addr[2]                                                                         ; 72      ;
; wave_gen_0_255_10s:u_wave|addr[7]                                                                         ; 55      ;
; wave_gen_0_255_10s:u_wave|addr[1]                                                                         ; 54      ;
; wave_gen_0_255_10s:u_wave|addr[5]                                                                         ; 53      ;
; wave_gen_0_255_10s:u_wave|addr[4]                                                                         ; 52      ;
; wave_gen_0_255_10s:u_wave|addr[0]                                                                         ; 48      ;
; wave_gen_0_255_10s:u_wave|addr[3]                                                                         ; 46      ;
; wave_gen_0_255_10s:u_wave|Equal0~10                                                                       ; 23      ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|line_tick                                                      ; 23      ;
; wave_draw_rgb565:u_draw|LessThan1~1                                                                       ; 19      ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[3]~17                                                       ; 11      ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[3]~13                                                       ; 11      ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos~30                                                  ; 11      ;
; wave_gen_0_255_10s:u_wave|step_pulse                                                                      ; 11      ;
; wave_draw_rgb565:u_draw|LessThan2~2                                                                       ; 11      ;
; wave_draw_rgb565:u_draw|Add4~16                                                                           ; 9       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|v_cnt[0]                                                       ; 8       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Equal0~1                                                       ; 7       ;
; wave_draw_rgb565:u_draw|Add1~8                                                                            ; 7       ;
; wave_draw_rgb565:u_draw|LessThan3~0                                                                       ; 6       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Equal0~2                                                       ; 6       ;
; circ_linebuf_800x8:u_circ|gsync2[9]                                                                       ; 5       ;
; circ_linebuf_800x8:u_circ|wr_idx[9]                                                                       ; 5       ;
; circ_linebuf_800x8:u_circ|wr_idx[8]                                                                       ; 5       ;
; circ_linebuf_800x8:u_circ|wr_idx[7]                                                                       ; 5       ;
; circ_linebuf_800x8:u_circ|wr_idx[6]                                                                       ; 5       ;
; circ_linebuf_800x8:u_circ|wr_idx[5]                                                                       ; 5       ;
; circ_linebuf_800x8:u_circ|wr_idx[4]                                                                       ; 5       ;
; circ_linebuf_800x8:u_circ|wr_idx[3]                                                                       ; 5       ;
; circ_linebuf_800x8:u_circ|wr_idx[2]                                                                       ; 5       ;
; circ_linebuf_800x8:u_circ|wr_idx[1]                                                                       ; 5       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Equal0~3                                                       ; 5       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|h_cnt[5]                                                               ; 5       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|h_cnt[0]                                                               ; 5       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|h_cnt[8]                                                               ; 5       ;
; LCD_DRIVER:u_lcd|lcd_rgb[11]~0                                                                            ; 5       ;
; wave_draw_rgb565:u_draw|Add0~16                                                                           ; 5       ;
; rst_n~input                                                                                               ; 4       ;
; circ_linebuf_800x8:u_circ|wr_idx_bin_rd[6]                                                                ; 4       ;
; circ_linebuf_800x8:u_circ|gsync2[8]                                                                       ; 4       ;
; circ_linebuf_800x8:u_circ|gsync2[5]                                                                       ; 4       ;
; circ_linebuf_800x8:u_circ|wr_idx[0]                                                                       ; 4       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|h_cnt[9]                                                               ; 4       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|h_cnt[10]                                                              ; 4       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|h_cnt[6]                                                               ; 4       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|h_cnt[7]                                                               ; 4       ;
; wave_draw_rgb565:u_draw|Add1~10                                                                           ; 4       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Add0~20                                                        ; 4       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Add0~16                                                        ; 4       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Add0~14                                                        ; 4       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Add0~12                                                        ; 4       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Add0~10                                                        ; 4       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Add0~8                                                         ; 4       ;
; circ_linebuf_800x8:u_circ|Equal0~2                                                                        ; 3       ;
; circ_linebuf_800x8:u_circ|LessThan1~1                                                                     ; 3       ;
; circ_linebuf_800x8:u_circ|LessThan0~1                                                                     ; 3       ;
; circ_linebuf_800x8:u_circ|wr_idx_bin_rd[3]                                                                ; 3       ;
; circ_linebuf_800x8:u_circ|gsync2[7]                                                                       ; 3       ;
; circ_linebuf_800x8:u_circ|gsync2[4]                                                                       ; 3       ;
; circ_linebuf_800x8:u_circ|gsync2[2]                                                                       ; 3       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|Equal0~3                                                               ; 3       ;
; wave_draw_rgb565:u_draw|Add2~2                                                                            ; 3       ;
; wave_draw_rgb565:u_draw|Add2~1                                                                            ; 3       ;
; wave_draw_rgb565:u_draw|Add2~0                                                                            ; 3       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|v_cnt_next[1]~2                                                ; 3       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|Equal1~1                                                               ; 3       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|always1~2                                                              ; 3       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|Equal0~2                                                               ; 3       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|v_cnt[1]                                                       ; 3       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|v_cnt[4]                                                       ; 3       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|v_cnt[3]                                                       ; 3       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|v_cnt[9]                                                       ; 3       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|h_cnt[1]                                                               ; 3       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|h_cnt[4]                                                               ; 3       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|h_cnt[2]                                                               ; 3       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|h_cnt[3]                                                               ; 3       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|v_de                                                           ; 3       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|h_de                                                                   ; 3       ;
; LCD_DRIVER:u_lcd|lcd_hsync:u_lcd_hsync|lcd_hs                                                             ; 3       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[9]                                                          ; 3       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[8]                                                          ; 3       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[7]                                                          ; 3       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[6]                                                          ; 3       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[5]                                                          ; 3       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[4]                                                          ; 3       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[3]                                                          ; 3       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[2]                                                          ; 3       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[1]                                                          ; 3       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[0]                                                          ; 3       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[10]                                                 ; 3       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[9]                                                  ; 3       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[0]                                                  ; 3       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[1]                                                  ; 3       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[2]                                                  ; 3       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[3]                                                  ; 3       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[4]                                                  ; 3       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[5]                                                  ; 3       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[6]                                                  ; 3       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[7]                                                  ; 3       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[8]                                                  ; 3       ;
; wave_draw_rgb565:u_draw|Add1~12                                                                           ; 3       ;
; wave_draw_rgb565:u_draw|Add1~6                                                                            ; 3       ;
; wave_draw_rgb565:u_draw|Add1~4                                                                            ; 3       ;
; wave_draw_rgb565:u_draw|Add1~2                                                                            ; 3       ;
; wave_draw_rgb565:u_draw|Add1~0                                                                            ; 3       ;
; wave_draw_rgb565:u_draw|Add0~4                                                                            ; 3       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Add0~18                                                        ; 3       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Add0~6                                                         ; 3       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Add0~4                                                         ; 3       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Add0~0                                                         ; 3       ;
; sys_clk~input                                                                                             ; 2       ;
; circ_linebuf_800x8:u_circ|gsync2[6]                                                                       ; 2       ;
; circ_linebuf_800x8:u_circ|gsync2[3]                                                                       ; 2       ;
; circ_linebuf_800x8:u_circ|gsync2[1]                                                                       ; 2       ;
; circ_linebuf_800x8:u_circ|comb~0                                                                          ; 2       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|v_cnt_next[9]~3                                                ; 2       ;
; wave_gen_0_255_10s:u_wave|sin_rom~132                                                                     ; 2       ;
; wave_gen_0_255_10s:u_wave|sin_rom~128                                                                     ; 2       ;
; wave_gen_0_255_10s:u_wave|sin_rom~127                                                                     ; 2       ;
; wave_gen_0_255_10s:u_wave|sin_rom~117                                                                     ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[0]                                                                          ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[1]                                                                          ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[2]                                                                          ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[3]                                                                          ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[4]                                                                          ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[5]                                                                          ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[6]                                                                          ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[7]                                                                          ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[9]                                                                          ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[10]                                                                         ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[8]                                                                          ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[11]                                                                         ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[12]                                                                         ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[13]                                                                         ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[14]                                                                         ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[15]                                                                         ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[16]                                                                         ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[17]                                                                         ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[18]                                                                         ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[19]                                                                         ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[20]                                                                         ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[21]                                                                         ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[22]                                                                         ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[23]                                                                         ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[24]                                                                         ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[25]                                                                         ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[26]                                                                         ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[27]                                                                         ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[28]                                                                         ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[29]                                                                         ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[30]                                                                         ; 2       ;
; wave_gen_0_255_10s:u_wave|cnt[31]                                                                         ; 2       ;
; wave_gen_0_255_10s:u_wave|sin_rom~14                                                                      ; 2       ;
; wave_draw_rgb565:u_draw|Add3~20                                                                           ; 2       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|LessThan2~2                                                    ; 2       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|LessThan3~2                                                    ; 2       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Equal1~4                                                       ; 2       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|v_cnt_next[2]~1                                                ; 2       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|v_cnt_next[3]~0                                                ; 2       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|always1~0                                                              ; 2       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|Equal0~1                                                               ; 2       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|v_cnt[5]                                                       ; 2       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|v_cnt[2]                                                       ; 2       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|v_cnt[6]                                                       ; 2       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|v_cnt[7]                                                       ; 2       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|v_cnt[8]                                                       ; 2       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|v_cnt[10]                                                      ; 2       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|Equal1~0                                                               ; 2       ;
; AD_IN_CTRL:u_ad_in|ad_clk_r                                                                               ; 2       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[10]                                                         ; 2       ;
; circ_linebuf_800x8:u_circ|addr_sum[9]~8                                                                   ; 2       ;
; circ_linebuf_800x8:u_circ|addr_sum[8]~6                                                                   ; 2       ;
; circ_linebuf_800x8:u_circ|addr_sum[7]~4                                                                   ; 2       ;
; circ_linebuf_800x8:u_circ|addr_sum[6]~2                                                                   ; 2       ;
; circ_linebuf_800x8:u_circ|addr_sum[5]~0                                                                   ; 2       ;
; circ_linebuf_800x8:u_circ|base_sum[9]~8                                                                   ; 2       ;
; circ_linebuf_800x8:u_circ|base_sum[8]~6                                                                   ; 2       ;
; circ_linebuf_800x8:u_circ|base_sum[7]~4                                                                   ; 2       ;
; circ_linebuf_800x8:u_circ|base_sum[6]~2                                                                   ; 2       ;
; circ_linebuf_800x8:u_circ|base_sum[5]~0                                                                   ; 2       ;
; wave_draw_rgb565:u_draw|Add4~14                                                                           ; 2       ;
; wave_draw_rgb565:u_draw|Add4~12                                                                           ; 2       ;
; wave_draw_rgb565:u_draw|Add4~10                                                                           ; 2       ;
; wave_draw_rgb565:u_draw|Add4~8                                                                            ; 2       ;
; wave_draw_rgb565:u_draw|Add1~14                                                                           ; 2       ;
; circ_linebuf_800x8:u_circ|altsyncram:mem_rtl_0|altsyncram_lue1:auto_generated|ram_block1a1                ; 2       ;
; circ_linebuf_800x8:u_circ|altsyncram:mem_rtl_0|altsyncram_lue1:auto_generated|ram_block1a2                ; 2       ;
; circ_linebuf_800x8:u_circ|altsyncram:mem_rtl_0|altsyncram_lue1:auto_generated|ram_block1a3                ; 2       ;
; circ_linebuf_800x8:u_circ|altsyncram:mem_rtl_0|altsyncram_lue1:auto_generated|ram_block1a4                ; 2       ;
; circ_linebuf_800x8:u_circ|altsyncram:mem_rtl_0|altsyncram_lue1:auto_generated|ram_block1a5                ; 2       ;
; circ_linebuf_800x8:u_circ|altsyncram:mem_rtl_0|altsyncram_lue1:auto_generated|ram_block1a6                ; 2       ;
; circ_linebuf_800x8:u_circ|altsyncram:mem_rtl_0|altsyncram_lue1:auto_generated|ram_block1a7                ; 2       ;
; circ_linebuf_800x8:u_circ|altsyncram:mem_rtl_0|altsyncram_lue1:auto_generated|ram_block1a0                ; 2       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Add0~2                                                         ; 2       ;
; ad_data[1]~input                                                                                          ; 1       ;
; ad_data[0]~input                                                                                          ; 1       ;
; ad_data[2]~input                                                                                          ; 1       ;
; ad_data[3]~input                                                                                          ; 1       ;
; ad_data[4]~input                                                                                          ; 1       ;
; ad_data[5]~input                                                                                          ; 1       ;
; ad_data[6]~input                                                                                          ; 1       ;
; ad_data[7]~input                                                                                          ; 1       ;
; wave_gen_0_255_10s:u_wave|addr[0]~21                                                                      ; 1       ;
; DA_OUT_CTRL:u_da_out|dac_data[7]~0                                                                        ; 1       ;
; AD_IN_CTRL:u_ad_in|ad_clk_r~0                                                                             ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~151                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~150                                                                     ; 1       ;
; circ_linebuf_800x8:u_circ|wr_idx_gray[0]                                                                  ; 1       ;
; circ_linebuf_800x8:u_circ|wr_idx_gray[8]                                                                  ; 1       ;
; circ_linebuf_800x8:u_circ|wr_idx_gray[7]                                                                  ; 1       ;
; circ_linebuf_800x8:u_circ|wr_idx_gray[6]                                                                  ; 1       ;
; circ_linebuf_800x8:u_circ|wr_idx_gray[5]                                                                  ; 1       ;
; circ_linebuf_800x8:u_circ|wr_idx_gray[4]                                                                  ; 1       ;
; circ_linebuf_800x8:u_circ|wr_idx_gray[3]                                                                  ; 1       ;
; circ_linebuf_800x8:u_circ|wr_idx_gray[2]                                                                  ; 1       ;
; circ_linebuf_800x8:u_circ|wr_idx_gray[1]                                                                  ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[3]~16                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[3]~15                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[3]~14                                                       ; 1       ;
; circ_linebuf_800x8:u_circ|gsync1[0]                                                                       ; 1       ;
; circ_linebuf_800x8:u_circ|gsync1[8]                                                                       ; 1       ;
; circ_linebuf_800x8:u_circ|gsync1[9]                                                                       ; 1       ;
; circ_linebuf_800x8:u_circ|gsync1[7]                                                                       ; 1       ;
; circ_linebuf_800x8:u_circ|gsync1[6]                                                                       ; 1       ;
; circ_linebuf_800x8:u_circ|gsync1[5]                                                                       ; 1       ;
; circ_linebuf_800x8:u_circ|gsync1[4]                                                                       ; 1       ;
; circ_linebuf_800x8:u_circ|gsync1[3]                                                                       ; 1       ;
; circ_linebuf_800x8:u_circ|gsync1[2]                                                                       ; 1       ;
; circ_linebuf_800x8:u_circ|gsync1[1]                                                                       ; 1       ;
; circ_linebuf_800x8:u_circ|wr_idx~2                                                                        ; 1       ;
; circ_linebuf_800x8:u_circ|wr_idx~1                                                                        ; 1       ;
; circ_linebuf_800x8:u_circ|wr_idx~0                                                                        ; 1       ;
; circ_linebuf_800x8:u_circ|Equal0~1                                                                        ; 1       ;
; circ_linebuf_800x8:u_circ|Equal0~0                                                                        ; 1       ;
; wave_gen_0_255_10s:u_wave|cnt~5                                                                           ; 1       ;
; wave_gen_0_255_10s:u_wave|cnt~4                                                                           ; 1       ;
; wave_gen_0_255_10s:u_wave|cnt~3                                                                           ; 1       ;
; wave_gen_0_255_10s:u_wave|cnt~2                                                                           ; 1       ;
; wave_gen_0_255_10s:u_wave|cnt~1                                                                           ; 1       ;
; wave_gen_0_255_10s:u_wave|cnt~0                                                                           ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos~29                                                  ; 1       ;
; AD_IN_CTRL:u_ad_in|data_out[1]                                                                            ; 1       ;
; AD_IN_CTRL:u_ad_in|data_out[0]                                                                            ; 1       ;
; AD_IN_CTRL:u_ad_in|data_out[2]                                                                            ; 1       ;
; AD_IN_CTRL:u_ad_in|data_out[3]                                                                            ; 1       ;
; AD_IN_CTRL:u_ad_in|data_out[4]                                                                            ; 1       ;
; AD_IN_CTRL:u_ad_in|data_out[5]                                                                            ; 1       ;
; AD_IN_CTRL:u_ad_in|data_out[6]                                                                            ; 1       ;
; circ_linebuf_800x8:u_circ|LessThan1~0                                                                     ; 1       ;
; circ_linebuf_800x8:u_circ|LessThan0~0                                                                     ; 1       ;
; circ_linebuf_800x8:u_circ|wr_idx_bin_rd[8]                                                                ; 1       ;
; circ_linebuf_800x8:u_circ|wr_idx_bin_rd[7]                                                                ; 1       ;
; circ_linebuf_800x8:u_circ|wr_idx_bin_rd[5]                                                                ; 1       ;
; circ_linebuf_800x8:u_circ|wr_idx_bin_rd[4]                                                                ; 1       ;
; circ_linebuf_800x8:u_circ|wr_idx_bin_rd[2]                                                                ; 1       ;
; circ_linebuf_800x8:u_circ|gsync2[0]                                                                       ; 1       ;
; circ_linebuf_800x8:u_circ|wr_idx_bin_rd[1]                                                                ; 1       ;
; AD_IN_CTRL:u_ad_in|data_out[7]                                                                            ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|h_cnt~2                                                                ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|h_cnt~1                                                                ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|h_cnt~0                                                                ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~149                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~148                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~147                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~146                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~145                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~144                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~143                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~142                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~141                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~140                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~139                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~138                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~137                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~136                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~135                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~134                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~133                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~131                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~130                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~129                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~126                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~125                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~124                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~123                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~122                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~121                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~120                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~119                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~118                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~116                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~115                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~114                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~113                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~112                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~111                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~110                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~109                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~108                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~107                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~106                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~105                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~104                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~103                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~102                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~101                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~100                                                                     ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~99                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~98                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~97                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~96                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~95                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~94                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~93                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~92                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~91                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~90                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~89                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~88                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~87                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~86                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~85                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~84                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~83                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~82                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~81                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~80                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~79                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~78                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~77                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~76                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~75                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~74                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~73                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~72                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~71                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~70                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~69                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~68                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~67                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~66                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~65                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~64                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~63                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~62                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~61                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~60                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~59                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~58                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~57                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~56                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~55                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~54                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~53                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~52                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~51                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~50                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~49                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~48                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~47                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~46                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~45                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~44                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~43                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~42                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~41                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~40                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~39                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~38                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~37                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~36                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~35                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~34                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~33                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~32                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~31                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~30                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~29                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~28                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~27                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~26                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|Equal0~9                                                                        ; 1       ;
; wave_gen_0_255_10s:u_wave|Equal0~8                                                                        ; 1       ;
; wave_gen_0_255_10s:u_wave|Equal0~7                                                                        ; 1       ;
; wave_gen_0_255_10s:u_wave|Equal0~6                                                                        ; 1       ;
; wave_gen_0_255_10s:u_wave|Equal0~5                                                                        ; 1       ;
; wave_gen_0_255_10s:u_wave|Equal0~4                                                                        ; 1       ;
; wave_gen_0_255_10s:u_wave|Equal0~3                                                                        ; 1       ;
; wave_gen_0_255_10s:u_wave|Equal0~2                                                                        ; 1       ;
; wave_gen_0_255_10s:u_wave|Equal0~1                                                                        ; 1       ;
; wave_gen_0_255_10s:u_wave|Equal0~0                                                                        ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~25                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~24                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~23                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~22                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~21                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~20                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~19                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~18                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~17                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~16                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~15                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~13                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~12                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~11                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~10                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~9                                                                       ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~8                                                                       ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~7                                                                       ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~6                                                                       ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~5                                                                       ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~4                                                                       ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~3                                                                       ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~2                                                                       ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~1                                                                       ; 1       ;
; wave_gen_0_255_10s:u_wave|sin_rom~0                                                                       ; 1       ;
; wave_draw_rgb565:u_draw|pixel_out~1                                                                       ; 1       ;
; wave_draw_rgb565:u_draw|y_low[0]~0                                                                        ; 1       ;
; wave_draw_rgb565:u_draw|Add3~29                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add3~28                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add3~27                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add3~26                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add3~25                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add3~24                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add3~23                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add3~22                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add3~21                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|LessThan2~1                                                                       ; 1       ;
; wave_draw_rgb565:u_draw|LessThan2~0                                                                       ; 1       ;
; wave_draw_rgb565:u_draw|pixel_out~0                                                                       ; 1       ;
; wave_draw_rgb565:u_draw|y_high[0]~8                                                                       ; 1       ;
; wave_draw_rgb565:u_draw|y_high[1]~7                                                                       ; 1       ;
; wave_draw_rgb565:u_draw|y_high[2]~6                                                                       ; 1       ;
; wave_draw_rgb565:u_draw|y_high[3]~5                                                                       ; 1       ;
; wave_draw_rgb565:u_draw|y_high[4]~4                                                                       ; 1       ;
; wave_draw_rgb565:u_draw|y_high[5]~3                                                                       ; 1       ;
; wave_draw_rgb565:u_draw|y_high[6]~2                                                                       ; 1       ;
; wave_draw_rgb565:u_draw|y_high[7]~1                                                                       ; 1       ;
; wave_draw_rgb565:u_draw|y_high[8]~0                                                                       ; 1       ;
; wave_draw_rgb565:u_draw|LessThan1~0                                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|hs_d                                                           ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|v_de~1                                                         ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|v_de~0                                                         ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|LessThan2~1                                                    ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|LessThan2~0                                                    ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|LessThan3~1                                                    ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|LessThan3~0                                                    ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Equal1~3                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Equal1~2                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Equal1~1                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Equal1~0                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|h_de~0                                                                 ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|LessThan0~0                                                            ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|always1~1                                                              ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|Equal0~0                                                               ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|always2~1                                                      ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Equal0~0                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|always2~0                                                      ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hsync:u_lcd_hsync|always1~2                                                          ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hsync:u_lcd_hsync|always1~1                                                          ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hsync:u_lcd_hsync|always1~0                                                          ; 1       ;
; wave_gen_0_255_10s:u_wave|value[7]                                                                        ; 1       ;
; wave_gen_0_255_10s:u_wave|value[6]                                                                        ; 1       ;
; wave_gen_0_255_10s:u_wave|value[5]                                                                        ; 1       ;
; wave_gen_0_255_10s:u_wave|value[4]                                                                        ; 1       ;
; wave_gen_0_255_10s:u_wave|value[3]                                                                        ; 1       ;
; wave_gen_0_255_10s:u_wave|value[2]                                                                        ; 1       ;
; wave_gen_0_255_10s:u_wave|value[1]                                                                        ; 1       ;
; wave_gen_0_255_10s:u_wave|value[0]                                                                        ; 1       ;
; wave_draw_rgb565:u_draw|pixel_out[15]                                                                     ; 1       ;
; LCD_DRIVER:u_lcd|lcd_de                                                                                   ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|lcd_vs                                                         ; 1       ;
; DA_OUT_CTRL:u_da_out|dac_data[7]                                                                          ; 1       ;
; DA_OUT_CTRL:u_da_out|dac_data[6]                                                                          ; 1       ;
; DA_OUT_CTRL:u_da_out|dac_data[5]                                                                          ; 1       ;
; DA_OUT_CTRL:u_da_out|dac_data[4]                                                                          ; 1       ;
; DA_OUT_CTRL:u_da_out|dac_data[3]                                                                          ; 1       ;
; DA_OUT_CTRL:u_da_out|dac_data[2]                                                                          ; 1       ;
; DA_OUT_CTRL:u_da_out|dac_data[1]                                                                          ; 1       ;
; DA_OUT_CTRL:u_da_out|dac_data[0]                                                                          ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[10]~36                                                      ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[9]~35                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[9]~34                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[8]~33                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[8]~32                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[7]~31                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[7]~30                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[6]~29                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[6]~28                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[5]~27                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[5]~26                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[4]~25                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[4]~24                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[3]~23                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[3]~22                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[2]~21                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[2]~20                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[1]~19                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[1]~18                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[0]~12                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|pixel_xpos[0]~11                                                       ; 1       ;
; circ_linebuf_800x8:u_circ|Add0~18                                                                         ; 1       ;
; circ_linebuf_800x8:u_circ|Add0~17                                                                         ; 1       ;
; circ_linebuf_800x8:u_circ|Add0~16                                                                         ; 1       ;
; circ_linebuf_800x8:u_circ|Add0~15                                                                         ; 1       ;
; circ_linebuf_800x8:u_circ|Add0~14                                                                         ; 1       ;
; circ_linebuf_800x8:u_circ|Add0~13                                                                         ; 1       ;
; circ_linebuf_800x8:u_circ|Add0~12                                                                         ; 1       ;
; circ_linebuf_800x8:u_circ|Add0~11                                                                         ; 1       ;
; circ_linebuf_800x8:u_circ|Add0~10                                                                         ; 1       ;
; circ_linebuf_800x8:u_circ|Add0~9                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|Add0~8                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|Add0~7                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|Add0~6                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|Add0~5                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|Add0~4                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|Add0~3                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|Add0~2                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|Add0~1                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|Add0~0                                                                          ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~62                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~61                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~60                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~59                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~58                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~57                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~56                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~55                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~54                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~53                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~52                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~51                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~50                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~49                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~48                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~47                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~46                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~45                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~44                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~43                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~42                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~41                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~40                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~39                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~38                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~37                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~36                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~35                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~34                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~33                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~32                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~31                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~30                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~29                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~28                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~27                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~26                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~25                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~24                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~23                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~22                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~21                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~20                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~19                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~18                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~17                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~16                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~15                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~14                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~13                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~12                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~11                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~10                                                                         ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~9                                                                          ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~8                                                                          ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~7                                                                          ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~6                                                                          ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~5                                                                          ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~4                                                                          ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~3                                                                          ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~2                                                                          ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~1                                                                          ; 1       ;
; wave_gen_0_255_10s:u_wave|Add1~0                                                                          ; 1       ;
; wave_gen_0_255_10s:u_wave|addr[7]~19                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|addr[6]~18                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|addr[6]~17                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|addr[5]~16                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|addr[5]~15                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|addr[4]~14                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|addr[4]~13                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|addr[3]~12                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|addr[3]~11                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|addr[2]~10                                                                      ; 1       ;
; wave_gen_0_255_10s:u_wave|addr[2]~9                                                                       ; 1       ;
; wave_gen_0_255_10s:u_wave|addr[1]~8                                                                       ; 1       ;
; wave_gen_0_255_10s:u_wave|addr[1]~7                                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[10]~33                                              ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[9]~32                                               ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[9]~31                                               ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[8]~28                                               ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[8]~27                                               ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[7]~26                                               ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[7]~25                                               ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[6]~24                                               ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[6]~23                                               ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[5]~22                                               ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[5]~21                                               ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[4]~20                                               ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[4]~19                                               ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[3]~18                                               ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[3]~17                                               ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[2]~16                                               ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[2]~15                                               ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[1]~14                                               ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[1]~13                                               ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[0]~12                                               ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|pixel_ypos[0]~11                                               ; 1       ;
; circ_linebuf_800x8:u_circ|Add4~8                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|Add4~7                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|Add4~6                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|Add4~5                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|Add4~4                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|Add4~3                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|Add4~2                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|Add4~1                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|Add4~0                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|Add3~0                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|addr_sum[9]~9                                                                   ; 1       ;
; circ_linebuf_800x8:u_circ|Add2~8                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|addr_sum[8]~7                                                                   ; 1       ;
; circ_linebuf_800x8:u_circ|Add2~7                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|Add2~6                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|addr_sum[7]~5                                                                   ; 1       ;
; circ_linebuf_800x8:u_circ|Add2~5                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|Add2~4                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|addr_sum[6]~3                                                                   ; 1       ;
; circ_linebuf_800x8:u_circ|Add2~3                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|Add2~2                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|addr_sum[5]~1                                                                   ; 1       ;
; circ_linebuf_800x8:u_circ|Add2~1                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|Add2~0                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|Add1~0                                                                          ; 1       ;
; circ_linebuf_800x8:u_circ|base_sum[9]~9                                                                   ; 1       ;
; circ_linebuf_800x8:u_circ|base_sum[8]~7                                                                   ; 1       ;
; circ_linebuf_800x8:u_circ|base_sum[7]~5                                                                   ; 1       ;
; circ_linebuf_800x8:u_circ|base_sum[6]~3                                                                   ; 1       ;
; circ_linebuf_800x8:u_circ|base_sum[5]~1                                                                   ; 1       ;
; circ_linebuf_800x8:u_circ|mem.raddr_a[4]~9                                                                ; 1       ;
; circ_linebuf_800x8:u_circ|mem.raddr_a[4]~8                                                                ; 1       ;
; circ_linebuf_800x8:u_circ|base[4]~9                                                                       ; 1       ;
; circ_linebuf_800x8:u_circ|base[4]~8                                                                       ; 1       ;
; circ_linebuf_800x8:u_circ|mem.raddr_a[3]~7                                                                ; 1       ;
; circ_linebuf_800x8:u_circ|mem.raddr_a[3]~6                                                                ; 1       ;
; circ_linebuf_800x8:u_circ|base[3]~7                                                                       ; 1       ;
; circ_linebuf_800x8:u_circ|base[3]~6                                                                       ; 1       ;
; circ_linebuf_800x8:u_circ|mem.raddr_a[2]~5                                                                ; 1       ;
; circ_linebuf_800x8:u_circ|mem.raddr_a[2]~4                                                                ; 1       ;
; circ_linebuf_800x8:u_circ|base[2]~5                                                                       ; 1       ;
; circ_linebuf_800x8:u_circ|base[2]~4                                                                       ; 1       ;
; circ_linebuf_800x8:u_circ|mem.raddr_a[1]~3                                                                ; 1       ;
; circ_linebuf_800x8:u_circ|mem.raddr_a[1]~2                                                                ; 1       ;
; circ_linebuf_800x8:u_circ|base[1]~3                                                                       ; 1       ;
; circ_linebuf_800x8:u_circ|base[1]~2                                                                       ; 1       ;
; circ_linebuf_800x8:u_circ|mem.raddr_a[0]~1                                                                ; 1       ;
; circ_linebuf_800x8:u_circ|mem.raddr_a[0]~0                                                                ; 1       ;
; circ_linebuf_800x8:u_circ|base[0]~1                                                                       ; 1       ;
; circ_linebuf_800x8:u_circ|base[0]~0                                                                       ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|Add0~20                                                                ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|Add0~19                                                                ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|Add0~18                                                                ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|Add0~17                                                                ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|Add0~16                                                                ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|Add0~15                                                                ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|Add0~14                                                                ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|Add0~13                                                                ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|Add0~12                                                                ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|Add0~11                                                                ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|Add0~10                                                                ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|Add0~9                                                                 ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|Add0~8                                                                 ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|Add0~7                                                                 ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|Add0~6                                                                 ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|Add0~5                                                                 ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|Add0~4                                                                 ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|Add0~3                                                                 ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|Add0~2                                                                 ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|Add0~1                                                                 ; 1       ;
; LCD_DRIVER:u_lcd|lcd_hde:u_lcd_hde|Add0~0                                                                 ; 1       ;
; wave_draw_rgb565:u_draw|LessThan4~20                                                                      ; 1       ;
; wave_draw_rgb565:u_draw|LessThan4~19                                                                      ; 1       ;
; wave_draw_rgb565:u_draw|LessThan4~17                                                                      ; 1       ;
; wave_draw_rgb565:u_draw|LessThan4~15                                                                      ; 1       ;
; wave_draw_rgb565:u_draw|LessThan4~13                                                                      ; 1       ;
; wave_draw_rgb565:u_draw|LessThan4~11                                                                      ; 1       ;
; wave_draw_rgb565:u_draw|LessThan4~9                                                                       ; 1       ;
; wave_draw_rgb565:u_draw|LessThan4~7                                                                       ; 1       ;
; wave_draw_rgb565:u_draw|LessThan4~5                                                                       ; 1       ;
; wave_draw_rgb565:u_draw|LessThan4~3                                                                       ; 1       ;
; wave_draw_rgb565:u_draw|LessThan4~1                                                                       ; 1       ;
; wave_draw_rgb565:u_draw|Add3~18                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add3~17                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add3~16                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add3~15                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add3~14                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add3~13                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add3~12                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add3~11                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add3~10                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add3~9                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add3~8                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add3~7                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add3~6                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add3~5                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add3~4                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add3~3                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add3~2                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add3~1                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add3~0                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|LessThan5~16                                                                      ; 1       ;
; wave_draw_rgb565:u_draw|LessThan5~15                                                                      ; 1       ;
; wave_draw_rgb565:u_draw|LessThan5~13                                                                      ; 1       ;
; wave_draw_rgb565:u_draw|LessThan5~11                                                                      ; 1       ;
; wave_draw_rgb565:u_draw|LessThan5~9                                                                       ; 1       ;
; wave_draw_rgb565:u_draw|LessThan5~7                                                                       ; 1       ;
; wave_draw_rgb565:u_draw|LessThan5~5                                                                       ; 1       ;
; wave_draw_rgb565:u_draw|LessThan5~3                                                                       ; 1       ;
; wave_draw_rgb565:u_draw|LessThan5~1                                                                       ; 1       ;
; wave_draw_rgb565:u_draw|Add4~15                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add4~13                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add4~11                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add4~9                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add4~7                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add4~6                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add4~5                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add4~4                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add4~3                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add4~2                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add4~1                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add4~0                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add1~18                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add1~17                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add1~16                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add1~15                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add1~13                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add1~11                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add1~9                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add1~7                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add1~5                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add1~3                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add1~1                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add0~15                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add0~14                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add0~13                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add0~12                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add0~11                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add0~10                                                                           ; 1       ;
; wave_draw_rgb565:u_draw|Add0~9                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add0~8                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add0~7                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add0~6                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add0~5                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add0~3                                                                            ; 1       ;
; wave_draw_rgb565:u_draw|Add0~1                                                                            ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Add0~19                                                        ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Add0~17                                                        ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Add0~15                                                        ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Add0~13                                                        ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Add0~11                                                        ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Add0~9                                                         ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Add0~7                                                         ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Add0~5                                                         ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Add0~3                                                         ; 1       ;
; LCD_DRIVER:u_lcd|lcd_vtiming:u_lcd_vtiming|Add0~1                                                         ; 1       ;
; LCD_DRIVER:u_lcd|pll_ip:pll_ip_inst|altpll:altpll_component|pll_ip_altpll:auto_generated|wire_pll1_fbout  ; 1       ;
; LCD_DRIVER:u_lcd|pll_ip:pll_ip_inst|altpll:altpll_component|pll_ip_altpll:auto_generated|wire_pll1_locked ; 1       ;
+-----------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                     ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+---------------+
; circ_linebuf_800x8:u_circ|altsyncram:mem_rtl_0|altsyncram_lue1:auto_generated|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Dual Clocks ; 800          ; 8            ; 800          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 6400 ; 800                         ; 8                           ; 800                         ; 8                           ; 6400                ; 1    ; None ; M9K_X15_Y11_N0 ; Don't care           ; Old data        ; Old data        ; Yes           ;
+------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 471 / 32,401 ( 1 % )   ;
; C16 interconnects     ; 13 / 1,326 ( < 1 % )   ;
; C4 interconnects      ; 162 / 21,816 ( < 1 % ) ;
; Direct links          ; 163 / 32,401 ( < 1 % ) ;
; Global clocks         ; 5 / 10 ( 50 % )        ;
; Local interconnects   ; 295 / 10,320 ( 3 % )   ;
; R24 interconnects     ; 12 / 1,289 ( < 1 % )   ;
; R4 interconnects      ; 180 / 28,186 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.00) ; Number of LABs  (Total = 44) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 10                           ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 2                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 2                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 1                            ;
; 15                                          ; 0                            ;
; 16                                          ; 24                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.48) ; Number of LABs  (Total = 44) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 26                           ;
; 1 Clock                            ; 25                           ;
; 1 Clock enable                     ; 11                           ;
; 2 Async. clears                    ; 1                            ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 13.70) ; Number of LABs  (Total = 44) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 5                            ;
; 2                                            ; 5                            ;
; 3                                            ; 2                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 2                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 6                            ;
; 17                                           ; 4                            ;
; 18                                           ; 1                            ;
; 19                                           ; 3                            ;
; 20                                           ; 2                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.39) ; Number of LABs  (Total = 44) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 14                           ;
; 2                                               ; 1                            ;
; 3                                               ; 4                            ;
; 4                                               ; 3                            ;
; 5                                               ; 2                            ;
; 6                                               ; 1                            ;
; 7                                               ; 1                            ;
; 8                                               ; 2                            ;
; 9                                               ; 0                            ;
; 10                                              ; 4                            ;
; 11                                              ; 5                            ;
; 12                                              ; 0                            ;
; 13                                              ; 1                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 3                            ;
; 17                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.84) ; Number of LABs  (Total = 44) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 2                            ;
; 3                                           ; 9                            ;
; 4                                           ; 3                            ;
; 5                                           ; 0                            ;
; 6                                           ; 2                            ;
; 7                                           ; 2                            ;
; 8                                           ; 3                            ;
; 9                                           ; 3                            ;
; 10                                          ; 2                            ;
; 11                                          ; 0                            ;
; 12                                          ; 3                            ;
; 13                                          ; 1                            ;
; 14                                          ; 2                            ;
; 15                                          ; 3                            ;
; 16                                          ; 3                            ;
; 17                                          ; 1                            ;
; 18                                          ; 0                            ;
; 19                                          ; 2                            ;
; 20                                          ; 1                            ;
; 21                                          ; 1                            ;
; 22                                          ; 0                            ;
; 23                                          ; 0                            ;
; 24                                          ; 0                            ;
; 25                                          ; 0                            ;
; 26                                          ; 0                            ;
; 27                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 42        ; 0            ; 42        ; 0            ; 0            ; 42        ; 42        ; 0            ; 42        ; 42        ; 0            ; 32           ; 0            ; 0            ; 10           ; 0            ; 32           ; 10           ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 0            ; 42        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 42           ; 0         ; 42           ; 42           ; 0         ; 0         ; 42           ; 0         ; 0         ; 42           ; 10           ; 42           ; 42           ; 32           ; 42           ; 10           ; 32           ; 42           ; 42           ; 42           ; 10           ; 42           ; 42           ; 42           ; 42           ; 42           ; 0         ; 42           ; 42           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ad_clk             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dac_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dac_data[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dac_data[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dac_data[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dac_data[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dac_data[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dac_data[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dac_data[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dac_data[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_hs             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_vs             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_de             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_bl             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rst            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_pclk           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_data[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_data[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_data[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_data[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_data[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_data[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_data[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_data[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                          ;
+-----------------------------+----------------------+-------------------+
; Source Clock(s)             ; Destination Clock(s) ; Delay Added in ns ;
+-----------------------------+----------------------+-------------------+
; AD_IN_CTRL:u_ad_in|ad_clk_r ; sys_clk              ; 2.9               ;
; sys_clk                     ; sys_clk              ; 2.1               ;
+-----------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                 ;
+-----------------------------+-----------------------------+-------------------+
; Source Register             ; Destination Register        ; Delay Added in ns ;
+-----------------------------+-----------------------------+-------------------+
; AD_IN_CTRL:u_ad_in|ad_clk_r ; AD_IN_CTRL:u_ad_in|ad_clk_r ; 2.108             ;
+-----------------------------+-----------------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 32 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 16 of the 24 physical processors detected instead.
Info (119006): Selected device EP4CE10F17C8 for design "DDS_V2"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "LCD_DRIVER:u_lcd|pll_ip:pll_ip_inst|altpll:altpll_component|pll_ip_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 113, clock division of 170, and phase shift of 0 degrees (0 ps) for LCD_DRIVER:u_lcd|pll_ip:pll_ip_inst|altpll:altpll_component|pll_ip_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DDS_V2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node LCD_DRIVER:u_lcd|pll_ip:pll_ip_inst|altpll:altpll_component|pll_ip_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node sys_clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dac_clk~output
Info (176353): Automatically promoted node AD_IN_CTRL:u_ad_in|ad_clk_r 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node AD_IN_CTRL:u_ad_in|ad_clk_r~0
        Info (176357): Destination node ad_clk~output
Info (176353): Automatically promoted node rst_n~input (placed in PIN M15 (CLK6, DIFFCLK_3p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node LCD_DRIVER:u_lcd|rst_n_int
        Info (176357): Destination node circ_linebuf_800x8:u_circ|comb~0
        Info (176357): Destination node lcd_bl~output
        Info (176357): Destination node lcd_rst~output
Info (176353): Automatically promoted node LCD_DRIVER:u_lcd|rst_n_int 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15062): PLL "LCD_DRIVER:u_lcd|pll_ip:pll_ip_inst|altpll:altpll_component|pll_ip_altpll:auto_generated|pll1" in Source Synchronous mode with compensated output clock set to clk[0] is not fully compensated because it does not feed an I/O input register
Warning (15064): PLL "LCD_DRIVER:u_lcd|pll_ip:pll_ip_inst|altpll:altpll_component|pll_ip_altpll:auto_generated|pll1" output port clk[0] feeds output pin "lcd_pclk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "databit" is assigned to location or region, but does not exist in design
    Warning (15706): Node "enable" is assigned to location or region, but does not exist in design
    Warning (15706): Node "shcp" is assigned to location or region, but does not exist in design
    Warning (15706): Node "stcp" is assigned to location or region, but does not exist in design
    Warning (15706): Node "uart_tx" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.42 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file D:/FPGAprj/DDS_V2/PRJ/output_files/DDS_V2.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 6169 megabytes
    Info: Processing ended: Thu Oct 02 15:50:12 2025
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/FPGAprj/DDS_V2/PRJ/output_files/DDS_V2.fit.smsg.


