## 5 层次化设计

### 5.1 理论学习

#### 5.1.1 设计方法

* 数字电路中根据模块层次不同有两种基本的结构设计方法：`自底向上（Bottom-Up）`和`和自顶向下（Top-Down）`的设计方法。
  * （1）自底向上（Bottom-Up）的设计是一种传统的设计方法，对设计进行逐次划分的过程是从存在的基本单元出发的，设计树最末枝上的单元要么是已经构造出的单元，要么是其他项目开发好的单元或者是可外购得到的单元。在自底向上建模方法中，我们首先对现有的功能块进行分析，然后使用这些模块来搭建规模大一些的功能块，如此继续直至顶层模块。
    * ![](https://pic.imgdb.cn/item/64e70ae6661c6c8e54a412b4.jpg)
  * （2）自上而下（Top-Down）的设计是从系统级开始，把系统分为基本单元，然后再把每个单元划分为下 一层次的基本单元，一直这样做下去，直到直接可以用EDA 元件库中的原件来实现为止。 在自顶向下设计方法中，我们首先定义顶层功能块，进而分析需要哪些构成顶层模块的必 要子模块；然后进一步对各个子模块进行分解，直到到达无法进一步分解的底层功能块。
    * ![](https://pic.imgdb.cn/item/64e70e21661c6c8e54a6c9fc.jpg)

### 5.2 实战演练

#### 5.2.1 实验目标

* 使用上一章节实现的半加器，结合层次化设计思想，设计并实现一个全加器。

#### 5.2.2 程序设计

* （1）模块框图绘制：

  * <img src="https://pic.imgdb.cn/item/64e717b4661c6c8e54aa84f2.jpg" style="zoom: 33%;" />

* （2）层次化设计：

  * ![](https://pic.imgdb.cn/item/64e7180a661c6c8e54aa9853.jpg)

* （3）绘制真值表：

  * <img src="https://pic.imgdb.cn/item/64e719cf661c6c8e54ab1cab.jpg" style="zoom: 80%;" />

* （4）绘制波形图

  * ![](https://pic.imgdb.cn/item/64e71c16661c6c8e54ac129b.jpg)

* （5）代码编写

  * 打开“rtl”文件夹新建“.v”文件；

  * ``` verilog
    module  full_adder
    (
        input   wire    in_1,
        input   wire    in_2,
        input   wire    cin ,
    
        output  wire     sum,
        output  wire    count
    );
    
    wire    h0_sum;
    wire    h0_count;
    wire    h1_count;
    
    half_adder half_adder_inst0           //实例化
    (
        .in_1(in_1),
        .in_2(in_2),
    
        .sum(h0_sum),
        .count(h0_count)
    );
    
    half_adder half_adder_inst1           //实例化
    (
        .in_1(h0_sum),
        .in_2(cin),
    
        .sum(sum),
        .count(h1_count)
    );
    
    assign  count = (h0_count | h1_count);//两个进位进行或运算
    
    endmodule
    ```

  * 打开Quartus II软件新建工程文件在“quartus_prj”文件夹当中，并设置好芯片型号和仿真软件；

  * 导入“rtl”文件中编写完成的“.v”文件，进行编译.

    * 可以使用“RTL Viewer”查看代码综合出的视图。
      * ![](https://pic.imgdb.cn/item/64e7217a661c6c8e54ae322e.jpg)

#### 5.2.3 仿真验证

* (1)测试代码编写

  * 打开“sim”文件夹新建“.v”文件；

  * ``` verilog
    `timescale  1ns/1ns
    module  tb_full_adder();
    
    reg     in_1;
    reg     in_2;
    reg     cin;
    
    wire    sum;
    wire    count;
    
    initial
        begin
            in_1 <= 1'b0;
            in_2 <= 1'b0;
            cin  <= 1'b0;
        end
    
    always #10  in_1 <= {$random} % 2;
    always #10  in_2 <= {$random} % 2;
    always #10  cin  <= {$random} % 2;
    
    initial
        begin
            $timeformat(-9,0,"ns",6);
            $monitor("@time %t:in_1=%b,in_2=%b,cin=%b,sum=%b,count=%b",$time,in_1,in_2,cin,sum,count);
        end
        
    full_adder full_adder_inst
    (
        .in_1(in_1),
        .in_2(in_2),
        .cin(cin),
    
        .sum(sum),
        .count(count)
    );
    
    endmodule
    ```

  * 导入测试文件，进行Modelsim仿真设置；

  * 开始联仿，查看波形图和打印信息（这节课讲述了Wire窗口的新设置操作）：

    * ![](https://pic.imgdb.cn/item/64e74850661c6c8e54b92bc5.jpg)
    * ![](https://pic.imgdb.cn/item/64e744ea661c6c8e54b8485e.jpg)

  * 与真值表对比即可。


#### 5.2.4 管脚绑定

* in_1-->key1-->M2
* in_2-->key2-->M1
* cin---->key3-->E15
* sum-->led1-->L7
* count -->led0-->M6

#### 5.2.5 上板子验证

* 点击program按钮导入“.sof”文件；
* 连接板卡，点击“start”按钮下载程序；
* 上板验证；

#### 5.2.6 程序固化

* 详情参见3.1.11
