Timing Analyzer report for Monolit
Mon Mar 11 22:04:17 2024
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'UART_N:uart_n|clk_R_sync[0]'
 14. Slow 1200mV 85C Model Setup: 'UART_N:uart_n|clk_reductor[0]'
 15. Slow 1200mV 85C Model Hold: 'UART_N:uart_n|clk_reductor[0]'
 16. Slow 1200mV 85C Model Hold: 'UART_N:uart_n|clk_R_sync[0]'
 17. Slow 1200mV 85C Model Hold: 'clk'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Setup: 'UART_N:uart_n|clk_R_sync[0]'
 27. Slow 1200mV 0C Model Setup: 'UART_N:uart_n|clk_reductor[0]'
 28. Slow 1200mV 0C Model Hold: 'UART_N:uart_n|clk_reductor[0]'
 29. Slow 1200mV 0C Model Hold: 'UART_N:uart_n|clk_R_sync[0]'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'clk'
 38. Fast 1200mV 0C Model Setup: 'UART_N:uart_n|clk_R_sync[0]'
 39. Fast 1200mV 0C Model Setup: 'UART_N:uart_n|clk_reductor[0]'
 40. Fast 1200mV 0C Model Hold: 'UART_N:uart_n|clk_reductor[0]'
 41. Fast 1200mV 0C Model Hold: 'UART_N:uart_n|clk_R_sync[0]'
 42. Fast 1200mV 0C Model Hold: 'clk'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Input Ports
 57. Unconstrained Output Ports
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; Monolit                                                ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE10F17C8                                           ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.5%      ;
;     Processors 3-4         ;   0.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                       ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; Clock Name                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                           ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; clk                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                           ;
; UART_N:uart_n|clk_R_sync[0]   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART_N:uart_n|clk_R_sync[0] }   ;
; UART_N:uart_n|clk_reductor[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART_N:uart_n|clk_reductor[0] } ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                            ;
+------------+-----------------+-------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note                                           ;
+------------+-----------------+-------------------------------+------------------------------------------------+
; 202.76 MHz ; 202.76 MHz      ; clk                           ;                                                ;
; 469.04 MHz ; 402.09 MHz      ; UART_N:uart_n|clk_R_sync[0]   ; limit due to minimum period restriction (tmin) ;
; 469.04 MHz ; 402.09 MHz      ; UART_N:uart_n|clk_reductor[0] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                    ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -4.083 ; -46.716       ;
; UART_N:uart_n|clk_R_sync[0]   ; -2.075 ; -21.345       ;
; UART_N:uart_n|clk_reductor[0] ; -1.132 ; -10.029       ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; UART_N:uart_n|clk_reductor[0] ; -0.511 ; -2.032        ;
; UART_N:uart_n|clk_R_sync[0]   ; 0.452  ; 0.000         ;
; clk                           ; 0.719  ; 0.000         ;
+-------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary      ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -3.000 ; -20.844       ;
; UART_N:uart_n|clk_reductor[0] ; -1.487 ; -32.714       ;
; UART_N:uart_n|clk_R_sync[0]   ; -1.487 ; -19.331       ;
+-------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                     ;
+--------+----------------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                       ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -4.083 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.376     ; 2.698      ;
; -4.083 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.376     ; 2.698      ;
; -4.083 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.376     ; 2.698      ;
; -4.083 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.376     ; 2.698      ;
; -4.083 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.376     ; 2.698      ;
; -4.073 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.376     ; 2.688      ;
; -4.073 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.376     ; 2.688      ;
; -4.073 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.376     ; 2.688      ;
; -4.073 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.376     ; 2.688      ;
; -4.073 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.376     ; 2.688      ;
; -4.043 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.128     ; 2.906      ;
; -4.033 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.128     ; 2.896      ;
; -3.932 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 1.000        ; 0.066      ; 4.999      ;
; -3.925 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 1.000        ; 0.066      ; 4.992      ;
; -3.906 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_reductor[2] ; clk                           ; clk         ; 1.000        ; -0.056     ; 4.851      ;
; -3.899 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[2] ; clk                           ; clk         ; 1.000        ; -0.056     ; 4.844      ;
; -3.879 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.376     ; 2.494      ;
; -3.879 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.376     ; 2.494      ;
; -3.879 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.376     ; 2.494      ;
; -3.879 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.376     ; 2.494      ;
; -3.879 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.376     ; 2.494      ;
; -3.875 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_R_sync[2]   ; clk                           ; clk         ; 1.000        ; 0.066      ; 4.942      ;
; -3.868 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[2]   ; clk                           ; clk         ; 1.000        ; 0.066      ; 4.935      ;
; -3.839 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.128     ; 2.702      ;
; -3.816 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_R_sync[3]   ; clk                           ; clk         ; 1.000        ; 0.066      ; 4.883      ;
; -3.809 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[3]   ; clk                           ; clk         ; 1.000        ; 0.066      ; 4.876      ;
; -3.805 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_reductor[4] ; clk                           ; clk         ; 1.000        ; -0.056     ; 4.750      ;
; -3.798 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[4] ; clk                           ; clk         ; 1.000        ; -0.056     ; 4.743      ;
; -3.791 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_reductor[3] ; clk                           ; clk         ; 1.000        ; -0.056     ; 4.736      ;
; -3.784 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[3] ; clk                           ; clk         ; 1.000        ; -0.056     ; 4.729      ;
; -3.727 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 1.000        ; 0.066      ; 4.794      ;
; -3.720 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 1.000        ; 0.066      ; 4.787      ;
; -3.688 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_R_sync[4]   ; clk                           ; clk         ; 1.000        ; 0.066      ; 4.755      ;
; -3.681 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[4]   ; clk                           ; clk         ; 1.000        ; 0.066      ; 4.748      ;
; -3.648 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 1.000        ; 0.313      ; 4.962      ;
; -3.641 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 1.000        ; 0.313      ; 4.955      ;
; -3.600 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 1.000        ; 0.312      ; 4.913      ;
; -3.593 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 1.000        ; 0.312      ; 4.906      ;
; -3.588 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_reductor[1] ; clk                           ; clk         ; 1.000        ; -0.056     ; 4.533      ;
; -3.588 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.376     ; 2.203      ;
; -3.588 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.376     ; 2.203      ;
; -3.588 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.376     ; 2.203      ;
; -3.588 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.376     ; 2.203      ;
; -3.588 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.376     ; 2.203      ;
; -3.581 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[1] ; clk                           ; clk         ; 1.000        ; -0.056     ; 4.526      ;
; -3.564 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 1.000        ; 0.066      ; 4.631      ;
; -3.548 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.128     ; 2.411      ;
; -3.538 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[2] ; clk                           ; clk         ; 1.000        ; -0.056     ; 4.483      ;
; -3.520 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 1.000        ; -0.056     ; 4.465      ;
; -3.513 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 1.000        ; -0.056     ; 4.458      ;
; -3.507 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[2]   ; clk                           ; clk         ; 1.000        ; 0.066      ; 4.574      ;
; -3.460 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 1.000        ; 0.066      ; 4.527      ;
; -3.448 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[3]   ; clk                           ; clk         ; 1.000        ; 0.066      ; 4.515      ;
; -3.437 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[4] ; clk                           ; clk         ; 1.000        ; -0.056     ; 4.382      ;
; -3.434 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[2] ; clk                           ; clk         ; 1.000        ; -0.056     ; 4.379      ;
; -3.423 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[3] ; clk                           ; clk         ; 1.000        ; -0.056     ; 4.368      ;
; -3.403 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[2]   ; clk                           ; clk         ; 1.000        ; 0.066      ; 4.470      ;
; -3.359 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 1.000        ; 0.066      ; 4.426      ;
; -3.344 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[3]   ; clk                           ; clk         ; 1.000        ; 0.066      ; 4.411      ;
; -3.333 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[4] ; clk                           ; clk         ; 1.000        ; -0.056     ; 4.278      ;
; -3.320 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[4]   ; clk                           ; clk         ; 1.000        ; 0.066      ; 4.387      ;
; -3.319 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[3] ; clk                           ; clk         ; 1.000        ; -0.056     ; 4.264      ;
; -3.280 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 1.000        ; 0.313      ; 4.594      ;
; -3.255 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 1.000        ; 0.066      ; 4.322      ;
; -3.254 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.547     ; 2.698      ;
; -3.254 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.547     ; 2.698      ;
; -3.254 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.547     ; 2.698      ;
; -3.254 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.547     ; 2.698      ;
; -3.254 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.547     ; 2.698      ;
; -3.244 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.547     ; 2.688      ;
; -3.244 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.547     ; 2.688      ;
; -3.244 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.547     ; 2.688      ;
; -3.244 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.547     ; 2.688      ;
; -3.244 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.547     ; 2.688      ;
; -3.232 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 1.000        ; 0.312      ; 4.545      ;
; -3.225 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[2] ; clk                           ; clk         ; 1.000        ; -0.056     ; 4.170      ;
; -3.220 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[4] ; clk                           ; clk         ; 1.000        ; -0.056     ; 4.165      ;
; -3.220 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[1] ; clk                           ; clk         ; 1.000        ; -0.056     ; 4.165      ;
; -3.216 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[4]   ; clk                           ; clk         ; 1.000        ; 0.066      ; 4.283      ;
; -3.214 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.299     ; 2.906      ;
; -3.204 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.299     ; 2.896      ;
; -3.194 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[2]   ; clk                           ; clk         ; 1.000        ; 0.066      ; 4.261      ;
; -3.182 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 1.000        ; 0.066      ; 4.249      ;
; -3.176 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 1.000        ; 0.313      ; 4.490      ;
; -3.152 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 1.000        ; -0.056     ; 4.097      ;
; -3.128 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 1.000        ; 0.312      ; 4.441      ;
; -3.116 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[1] ; clk                           ; clk         ; 1.000        ; -0.056     ; 4.061      ;
; -3.103 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[4]   ; clk                           ; clk         ; 1.000        ; 0.066      ; 4.170      ;
; -3.050 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.547     ; 2.494      ;
; -3.050 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.547     ; 2.494      ;
; -3.050 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.547     ; 2.494      ;
; -3.050 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.547     ; 2.494      ;
; -3.050 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.547     ; 2.494      ;
; -3.048 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 1.000        ; -0.056     ; 3.993      ;
; -3.019 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[3]   ; clk                           ; clk         ; 1.000        ; 0.066      ; 4.086      ;
; -3.010 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.299     ; 2.702      ;
; -2.994 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[3] ; clk                           ; clk         ; 1.000        ; -0.056     ; 3.939      ;
; -2.825 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 1.000        ; 0.066      ; 3.892      ;
; -2.770 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 1.000        ; -0.056     ; 3.715      ;
; -2.759 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.547     ; 2.203      ;
+--------+----------------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UART_N:uart_n|clk_R_sync[0]'                                                                                                                                      ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                  ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+
; -2.075 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -1.025     ; 2.051      ;
; -2.065 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -1.025     ; 2.041      ;
; -1.978 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -1.025     ; 1.954      ;
; -1.969 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -1.025     ; 1.945      ;
; -1.918 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -1.025     ; 1.894      ;
; -1.871 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -1.025     ; 1.847      ;
; -1.869 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -1.025     ; 1.845      ;
; -1.867 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -1.025     ; 1.843      ;
; -1.738 ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -1.025     ; 1.714      ;
; -1.729 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -1.025     ; 1.705      ;
; -1.728 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -1.025     ; 1.704      ;
; -1.721 ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|_UART_RX:rx|_R[0]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -1.024     ; 1.698      ;
; -1.718 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -1.025     ; 1.694      ;
; -1.710 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -1.025     ; 1.686      ;
; -1.707 ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -1.024     ; 1.684      ;
; -1.703 ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -1.024     ; 1.680      ;
; -1.679 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -1.025     ; 1.655      ;
; -1.674 ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -1.025     ; 1.650      ;
; -1.673 ; UART_N:uart_n|_UART_RX:rx|_R[8]        ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -1.025     ; 1.649      ;
; -1.596 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -1.025     ; 1.572      ;
; -1.561 ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -1.025     ; 1.537      ;
; -1.132 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.082     ; 2.051      ;
; -1.122 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.082     ; 2.041      ;
; -1.035 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.082     ; 1.954      ;
; -1.026 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.082     ; 1.945      ;
; -0.975 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.082     ; 1.894      ;
; -0.928 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.082     ; 1.847      ;
; -0.926 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.082     ; 1.845      ;
; -0.924 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.082     ; 1.843      ;
; -0.882 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -1.025     ; 0.858      ;
; -0.882 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -1.025     ; 0.858      ;
; -0.882 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -1.025     ; 0.858      ;
; -0.882 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -1.025     ; 0.858      ;
; -0.795 ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.082     ; 1.714      ;
; -0.786 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.082     ; 1.705      ;
; -0.785 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.082     ; 1.704      ;
; -0.778 ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|_UART_RX:rx|_R[0]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.081     ; 1.698      ;
; -0.775 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.082     ; 1.694      ;
; -0.767 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.082     ; 1.686      ;
; -0.764 ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.081     ; 1.684      ;
; -0.760 ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.081     ; 1.680      ;
; -0.736 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.082     ; 1.655      ;
; -0.731 ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.082     ; 1.650      ;
; -0.730 ; UART_N:uart_n|_UART_RX:rx|_R[8]        ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.082     ; 1.649      ;
; -0.653 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.082     ; 1.572      ;
; -0.618 ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.082     ; 1.537      ;
; 0.061  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.082     ; 0.858      ;
; 0.061  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.082     ; 0.858      ;
; 0.061  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.082     ; 0.858      ;
; 0.061  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.082     ; 0.858      ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UART_N:uart_n|clk_reductor[0]'                                                                                                                                      ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -1.132 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.082     ; 2.051      ;
; -1.122 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.082     ; 2.041      ;
; -1.035 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.082     ; 1.954      ;
; -1.026 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.082     ; 1.945      ;
; -0.975 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.082     ; 1.894      ;
; -0.928 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.082     ; 1.847      ;
; -0.926 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.082     ; 1.845      ;
; -0.924 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.082     ; 1.843      ;
; -0.795 ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.082     ; 1.714      ;
; -0.786 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.082     ; 1.705      ;
; -0.785 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.082     ; 1.704      ;
; -0.778 ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|_UART_RX:rx|_R[0]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.081     ; 1.698      ;
; -0.775 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.082     ; 1.694      ;
; -0.767 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.082     ; 1.686      ;
; -0.764 ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.081     ; 1.684      ;
; -0.760 ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.081     ; 1.680      ;
; -0.736 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.082     ; 1.655      ;
; -0.731 ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.082     ; 1.650      ;
; -0.730 ; UART_N:uart_n|_UART_RX:rx|_R[8]        ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.082     ; 1.649      ;
; -0.653 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.082     ; 1.572      ;
; -0.618 ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.082     ; 1.537      ;
; -0.497 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.553      ; 2.051      ;
; -0.487 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.553      ; 2.041      ;
; -0.400 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.553      ; 1.954      ;
; -0.391 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.553      ; 1.945      ;
; -0.340 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.553      ; 1.894      ;
; -0.293 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.553      ; 1.847      ;
; -0.291 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.553      ; 1.845      ;
; -0.289 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.553      ; 1.843      ;
; -0.160 ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.553      ; 1.714      ;
; -0.151 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.553      ; 1.705      ;
; -0.150 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.553      ; 1.704      ;
; -0.143 ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|_UART_RX:rx|_R[0]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.554      ; 1.698      ;
; -0.140 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.553      ; 1.694      ;
; -0.132 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.553      ; 1.686      ;
; -0.129 ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.554      ; 1.684      ;
; -0.125 ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.554      ; 1.680      ;
; -0.101 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.553      ; 1.655      ;
; -0.096 ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.553      ; 1.650      ;
; -0.095 ; UART_N:uart_n|_UART_RX:rx|_R[8]        ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.553      ; 1.649      ;
; -0.018 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.553      ; 1.572      ;
; 0.017  ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.553      ; 1.537      ;
; 0.038  ; UART_N:uart_n|_UART_TX:tx|_T[2]        ; UART_N:uart_n|_UART_TX:tx|_T[1]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.081     ; 0.882      ;
; 0.038  ; UART_N:uart_n|_UART_TX:tx|_T[7]        ; UART_N:uart_n|_UART_TX:tx|_T[6]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.081     ; 0.882      ;
; 0.039  ; UART_N:uart_n|_UART_TX:tx|_T[1]        ; UART_N:uart_n|_UART_TX:tx|_T[0]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.081     ; 0.881      ;
; 0.039  ; UART_N:uart_n|_UART_TX:tx|_T[4]        ; UART_N:uart_n|_UART_TX:tx|_T[3]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.081     ; 0.881      ;
; 0.039  ; UART_N:uart_n|_UART_TX:tx|_T[5]        ; UART_N:uart_n|_UART_TX:tx|_T[4]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.081     ; 0.881      ;
; 0.039  ; UART_N:uart_n|_UART_TX:tx|_T[6]        ; UART_N:uart_n|_UART_TX:tx|_T[5]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.081     ; 0.881      ;
; 0.039  ; UART_N:uart_n|_UART_TX:tx|_T[8]        ; UART_N:uart_n|_UART_TX:tx|_T[7]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.081     ; 0.881      ;
; 0.040  ; UART_N:uart_n|_UART_TX:tx|_T[3]        ; UART_N:uart_n|_UART_TX:tx|_T[2]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.081     ; 0.880      ;
; 0.061  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.082     ; 0.858      ;
; 0.061  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.082     ; 0.858      ;
; 0.061  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.082     ; 0.858      ;
; 0.061  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.082     ; 0.858      ;
; 0.696  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.553      ; 0.858      ;
; 0.696  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.553      ; 0.858      ;
; 0.696  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.553      ; 0.858      ;
; 0.696  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.553      ; 0.858      ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UART_N:uart_n|clk_reductor[0]'                                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.511 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 1.025      ; 0.746      ;
; -0.511 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 1.025      ; 0.746      ;
; -0.511 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 1.025      ; 0.746      ;
; -0.499 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 1.025      ; 0.758      ;
; 0.150  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 1.025      ; 1.407      ;
; 0.192  ; UART_N:uart_n|_UART_RX:rx|_R[8]        ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 1.025      ; 1.449      ;
; 0.201  ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 1.025      ; 1.458      ;
; 0.205  ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 1.025      ; 1.462      ;
; 0.206  ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 1.024      ; 1.462      ;
; 0.224  ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 1.024      ; 1.480      ;
; 0.229  ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 1.024      ; 1.485      ;
; 0.239  ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 1.025      ; 1.496      ;
; 0.240  ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|_UART_RX:rx|_R[0]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 1.024      ; 1.496      ;
; 0.264  ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 1.025      ; 1.521      ;
; 0.302  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 1.025      ; 1.559      ;
; 0.352  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 1.025      ; 1.609      ;
; 0.353  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 1.025      ; 1.610      ;
; 0.353  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 1.025      ; 1.610      ;
; 0.354  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 1.025      ; 1.611      ;
; 0.400  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 1.025      ; 1.657      ;
; 0.401  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 1.025      ; 1.658      ;
; 0.404  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 1.025      ; 1.661      ;
; 0.451  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 1.025      ; 1.708      ;
; 0.452  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.464  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.082      ; 0.758      ;
; 0.500  ; UART_N:uart_n|_UART_TX:tx|_T[3]        ; UART_N:uart_n|_UART_TX:tx|_T[2]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.081      ; 0.793      ;
; 0.501  ; UART_N:uart_n|_UART_TX:tx|_T[1]        ; UART_N:uart_n|_UART_TX:tx|_T[0]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.081      ; 0.794      ;
; 0.501  ; UART_N:uart_n|_UART_TX:tx|_T[4]        ; UART_N:uart_n|_UART_TX:tx|_T[3]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.081      ; 0.794      ;
; 0.501  ; UART_N:uart_n|_UART_TX:tx|_T[5]        ; UART_N:uart_n|_UART_TX:tx|_T[4]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.081      ; 0.794      ;
; 0.501  ; UART_N:uart_n|_UART_TX:tx|_T[6]        ; UART_N:uart_n|_UART_TX:tx|_T[5]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.081      ; 0.794      ;
; 0.501  ; UART_N:uart_n|_UART_TX:tx|_T[8]        ; UART_N:uart_n|_UART_TX:tx|_T[7]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.081      ; 0.794      ;
; 0.502  ; UART_N:uart_n|_UART_TX:tx|_T[2]        ; UART_N:uart_n|_UART_TX:tx|_T[1]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.081      ; 0.795      ;
; 0.502  ; UART_N:uart_n|_UART_TX:tx|_T[7]        ; UART_N:uart_n|_UART_TX:tx|_T[6]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.081      ; 0.795      ;
; 0.534  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 1.025      ; 1.791      ;
; 0.545  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 1.025      ; 1.802      ;
; 1.113  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.082      ; 1.407      ;
; 1.155  ; UART_N:uart_n|_UART_RX:rx|_R[8]        ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.082      ; 1.449      ;
; 1.164  ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.082      ; 1.458      ;
; 1.168  ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.082      ; 1.462      ;
; 1.169  ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.081      ; 1.462      ;
; 1.187  ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.081      ; 1.480      ;
; 1.192  ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.081      ; 1.485      ;
; 1.202  ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.082      ; 1.496      ;
; 1.203  ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|_UART_RX:rx|_R[0]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.081      ; 1.496      ;
; 1.227  ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.082      ; 1.521      ;
; 1.265  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.082      ; 1.559      ;
; 1.315  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.082      ; 1.609      ;
; 1.316  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.082      ; 1.610      ;
; 1.316  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.082      ; 1.610      ;
; 1.317  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.082      ; 1.611      ;
; 1.363  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.082      ; 1.657      ;
; 1.364  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.082      ; 1.658      ;
; 1.367  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.082      ; 1.661      ;
; 1.414  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.082      ; 1.708      ;
; 1.497  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.082      ; 1.791      ;
; 1.508  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.082      ; 1.802      ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UART_N:uart_n|clk_R_sync[0]'                                                                                                                                      ;
+-------+----------------------------------------+----------------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                  ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+
; 0.452 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.464 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.082      ; 0.758      ;
; 1.067 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.553     ; 0.746      ;
; 1.067 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.553     ; 0.746      ;
; 1.067 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.553     ; 0.746      ;
; 1.079 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.553     ; 0.758      ;
; 1.113 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.082      ; 1.407      ;
; 1.155 ; UART_N:uart_n|_UART_RX:rx|_R[8]        ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.082      ; 1.449      ;
; 1.164 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.082      ; 1.458      ;
; 1.168 ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.082      ; 1.462      ;
; 1.169 ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.081      ; 1.462      ;
; 1.187 ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.081      ; 1.480      ;
; 1.192 ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.081      ; 1.485      ;
; 1.202 ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.082      ; 1.496      ;
; 1.203 ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|_UART_RX:rx|_R[0]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.081      ; 1.496      ;
; 1.227 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.082      ; 1.521      ;
; 1.265 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.082      ; 1.559      ;
; 1.315 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.082      ; 1.609      ;
; 1.316 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.082      ; 1.610      ;
; 1.316 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.082      ; 1.610      ;
; 1.317 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.082      ; 1.611      ;
; 1.363 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.082      ; 1.657      ;
; 1.364 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.082      ; 1.658      ;
; 1.367 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.082      ; 1.661      ;
; 1.414 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.082      ; 1.708      ;
; 1.497 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.082      ; 1.791      ;
; 1.508 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.082      ; 1.802      ;
; 1.728 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.553     ; 1.407      ;
; 1.770 ; UART_N:uart_n|_UART_RX:rx|_R[8]        ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.553     ; 1.449      ;
; 1.779 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.553     ; 1.458      ;
; 1.783 ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.553     ; 1.462      ;
; 1.784 ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.554     ; 1.462      ;
; 1.802 ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.554     ; 1.480      ;
; 1.807 ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.554     ; 1.485      ;
; 1.817 ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.553     ; 1.496      ;
; 1.818 ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|_UART_RX:rx|_R[0]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.554     ; 1.496      ;
; 1.842 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.553     ; 1.521      ;
; 1.880 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.553     ; 1.559      ;
; 1.930 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.553     ; 1.609      ;
; 1.931 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.553     ; 1.610      ;
; 1.931 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.553     ; 1.610      ;
; 1.932 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.553     ; 1.611      ;
; 1.978 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.553     ; 1.657      ;
; 1.979 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.553     ; 1.658      ;
; 1.982 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.553     ; 1.661      ;
; 2.029 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.553     ; 1.708      ;
; 2.112 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.553     ; 1.791      ;
; 2.123 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.553     ; 1.802      ;
+-------+----------------------------------------+----------------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                     ;
+-------+----------------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                       ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.719 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 2.617      ; 3.839      ;
; 0.749 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 2.617      ; 3.869      ;
; 0.781 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 2.358      ; 3.642      ;
; 0.787 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[5] ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 2.208      ; 3.498      ;
; 0.810 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[1] ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 2.208      ; 3.521      ;
; 0.854 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 2.358      ; 3.715      ;
; 0.875 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 2.358      ; 3.736      ;
; 0.913 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[2] ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 2.208      ; 3.624      ;
; 0.918 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 2.358      ; 3.779      ;
; 0.956 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 2.358      ; 3.817      ;
; 0.986 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[3] ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 2.208      ; 3.697      ;
; 1.000 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[4] ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 2.208      ; 3.711      ;
; 1.305 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 2.617      ; 3.925      ;
; 1.335 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 2.617      ; 3.955      ;
; 1.340 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[5] ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 2.208      ; 3.551      ;
; 1.362 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 2.358      ; 3.723      ;
; 1.372 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 2.358      ; 3.733      ;
; 1.391 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[1] ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 2.208      ; 3.602      ;
; 1.447 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 2.358      ; 3.808      ;
; 1.483 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[3] ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 2.208      ; 3.694      ;
; 1.509 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 2.358      ; 3.870      ;
; 1.530 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[2] ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 2.208      ; 3.741      ;
; 1.535 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 2.358      ; 3.896      ;
; 1.593 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[4] ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 2.208      ; 3.804      ;
; 2.031 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 0.000        ; 0.056      ; 2.299      ;
; 2.178 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 0.000        ; 0.228      ; 2.618      ;
; 2.464 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[3]   ; clk                           ; clk         ; 0.000        ; 0.228      ; 2.904      ;
; 2.593 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 0.000        ; 0.228      ; 3.033      ;
; 2.597 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[3] ; clk                           ; clk         ; 0.000        ; 0.056      ; 2.865      ;
; 2.608 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[4]   ; clk                           ; clk         ; 0.000        ; 0.228      ; 3.048      ;
; 2.644 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[1] ; clk                           ; clk         ; 0.000        ; 0.056      ; 2.912      ;
; 2.650 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[2]   ; clk                           ; clk         ; 0.000        ; 0.228      ; 3.090      ;
; 2.667 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[2] ; clk                           ; clk         ; 0.000        ; 0.056      ; 2.935      ;
; 2.771 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 0.000        ; 0.056      ; 3.039      ;
; 2.776 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[4] ; clk                           ; clk         ; 0.000        ; 0.056      ; 3.044      ;
; 2.784 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[4]   ; clk                           ; clk         ; 0.000        ; 0.228      ; 3.224      ;
; 2.787 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 0.000        ; 0.489      ; 3.488      ;
; 2.787 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 0.000        ; 0.056      ; 3.055      ;
; 2.797 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[3]   ; clk                           ; clk         ; 0.000        ; 0.228      ; 3.237      ;
; 2.800 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[4]   ; clk                           ; clk         ; 0.000        ; 0.228      ; 3.240      ;
; 2.817 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 0.000        ; 0.489      ; 3.518      ;
; 2.832 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 0.000        ; 0.056      ; 3.100      ;
; 2.879 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 0.000        ; 0.056      ; 3.147      ;
; 2.918 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 0.000        ; 0.228      ; 3.358      ;
; 2.920 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[3]   ; clk                           ; clk         ; 0.000        ; 0.228      ; 3.360      ;
; 2.923 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[4]   ; clk                           ; clk         ; 0.000        ; 0.228      ; 3.363      ;
; 2.930 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[3] ; clk                           ; clk         ; 0.000        ; 0.056      ; 3.198      ;
; 2.934 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 0.000        ; 0.228      ; 3.374      ;
; 2.952 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[4] ; clk                           ; clk         ; 0.000        ; 0.056      ; 3.220      ;
; 2.968 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[4] ; clk                           ; clk         ; 0.000        ; 0.056      ; 3.236      ;
; 2.979 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 0.000        ; 0.228      ; 3.419      ;
; 2.988 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[2]   ; clk                           ; clk         ; 0.000        ; 0.228      ; 3.428      ;
; 3.005 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[2] ; clk                           ; clk         ; 0.000        ; 0.056      ; 3.273      ;
; 3.026 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 0.000        ; 0.228      ; 3.466      ;
; 3.053 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[3] ; clk                           ; clk         ; 0.000        ; 0.056      ; 3.321      ;
; 3.091 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[4] ; clk                           ; clk         ; 0.000        ; 0.056      ; 3.359      ;
; 3.147 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.006     ; 2.383      ;
; 3.267 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 0.000        ; 0.489      ; 3.968      ;
; 3.268 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.265     ; 2.245      ;
; 3.268 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.265     ; 2.245      ;
; 3.268 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.265     ; 2.245      ;
; 3.268 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.265     ; 2.245      ;
; 3.268 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.265     ; 2.245      ;
; 3.297 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 0.000        ; 0.489      ; 3.998      ;
; 3.329 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 0.000        ; 0.489      ; 4.030      ;
; 3.331 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 0.000        ; 0.228      ; 3.771      ;
; 3.359 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 0.000        ; 0.489      ; 4.060      ;
; 3.382 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[1] ; clk                           ; clk         ; 0.000        ; 0.056      ; 3.650      ;
; 3.393 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 0.000        ; 0.228      ; 3.833      ;
; 3.401 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.006     ; 2.637      ;
; 3.425 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[3]   ; clk                           ; clk         ; 0.000        ; 0.228      ; 3.865      ;
; 3.444 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[1] ; clk                           ; clk         ; 0.000        ; 0.056      ; 3.712      ;
; 3.468 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[2]   ; clk                           ; clk         ; 0.000        ; 0.228      ; 3.908      ;
; 3.485 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[2] ; clk                           ; clk         ; 0.000        ; 0.056      ; 3.753      ;
; 3.522 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.265     ; 2.499      ;
; 3.522 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.265     ; 2.499      ;
; 3.522 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.265     ; 2.499      ;
; 3.522 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.265     ; 2.499      ;
; 3.522 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.265     ; 2.499      ;
; 3.535 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.006     ; 2.771      ;
; 3.546 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.006     ; 2.782      ;
; 3.558 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[3] ; clk                           ; clk         ; 0.000        ; 0.056      ; 3.826      ;
; 3.653 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 0.000        ; 0.489      ; 4.354      ;
; 3.654 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 0.000        ; 0.489      ; 4.355      ;
; 3.656 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.265     ; 2.633      ;
; 3.656 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.265     ; 2.633      ;
; 3.656 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.265     ; 2.633      ;
; 3.656 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.265     ; 2.633      ;
; 3.656 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.265     ; 2.633      ;
; 3.667 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.265     ; 2.644      ;
; 3.667 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.265     ; 2.644      ;
; 3.667 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.265     ; 2.644      ;
; 3.667 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.265     ; 2.644      ;
; 3.667 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.265     ; 2.644      ;
; 3.683 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 0.000        ; 0.489      ; 4.384      ;
; 3.684 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 0.000        ; 0.489      ; 4.385      ;
; 3.717 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 0.000        ; 0.228      ; 4.157      ;
; 3.718 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 0.000        ; 0.228      ; 4.158      ;
; 3.768 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[1] ; clk                           ; clk         ; 0.000        ; 0.056      ; 4.036      ;
; 3.769 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_reductor[1] ; clk                           ; clk         ; 0.000        ; 0.056      ; 4.037      ;
+-------+----------------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                             ;
+------------+-----------------+-------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note                                           ;
+------------+-----------------+-------------------------------+------------------------------------------------+
; 214.09 MHz ; 214.09 MHz      ; clk                           ;                                                ;
; 514.67 MHz ; 402.09 MHz      ; UART_N:uart_n|clk_R_sync[0]   ; limit due to minimum period restriction (tmin) ;
; 514.67 MHz ; 402.09 MHz      ; UART_N:uart_n|clk_reductor[0] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -3.749 ; -43.158       ;
; UART_N:uart_n|clk_R_sync[0]   ; -1.860 ; -19.861       ;
; UART_N:uart_n|clk_reductor[0] ; -0.943 ; -8.857        ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                      ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; UART_N:uart_n|clk_reductor[0] ; -0.536 ; -2.129        ;
; UART_N:uart_n|clk_R_sync[0]   ; 0.401  ; 0.000         ;
; clk                           ; 0.602  ; 0.000         ;
+-------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -3.000 ; -20.844       ;
; UART_N:uart_n|clk_reductor[0] ; -1.487 ; -33.247       ;
; UART_N:uart_n|clk_R_sync[0]   ; -1.487 ; -19.331       ;
+-------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                      ;
+--------+----------------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                       ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -3.749 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.250     ; 2.491      ;
; -3.749 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.250     ; 2.491      ;
; -3.749 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.250     ; 2.491      ;
; -3.749 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.250     ; 2.491      ;
; -3.749 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.250     ; 2.491      ;
; -3.742 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.250     ; 2.484      ;
; -3.742 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.250     ; 2.484      ;
; -3.742 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.250     ; 2.484      ;
; -3.742 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.250     ; 2.484      ;
; -3.742 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.250     ; 2.484      ;
; -3.737 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.033     ; 2.696      ;
; -3.730 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.033     ; 2.689      ;
; -3.671 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_reductor[2] ; clk                           ; clk         ; 1.000        ; -0.049     ; 4.624      ;
; -3.666 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[2] ; clk                           ; clk         ; 1.000        ; -0.049     ; 4.619      ;
; -3.665 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 1.000        ; 0.057      ; 4.724      ;
; -3.660 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 1.000        ; 0.057      ; 4.719      ;
; -3.653 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_R_sync[2]   ; clk                           ; clk         ; 1.000        ; 0.057      ; 4.712      ;
; -3.648 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[2]   ; clk                           ; clk         ; 1.000        ; 0.057      ; 4.707      ;
; -3.568 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.250     ; 2.310      ;
; -3.568 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.250     ; 2.310      ;
; -3.568 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.250     ; 2.310      ;
; -3.568 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.250     ; 2.310      ;
; -3.568 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.250     ; 2.310      ;
; -3.556 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.033     ; 2.515      ;
; -3.553 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_R_sync[3]   ; clk                           ; clk         ; 1.000        ; 0.057      ; 4.612      ;
; -3.548 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[3]   ; clk                           ; clk         ; 1.000        ; 0.057      ; 4.607      ;
; -3.527 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_reductor[4] ; clk                           ; clk         ; 1.000        ; -0.049     ; 4.480      ;
; -3.522 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[4] ; clk                           ; clk         ; 1.000        ; -0.049     ; 4.475      ;
; -3.515 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_reductor[3] ; clk                           ; clk         ; 1.000        ; -0.049     ; 4.468      ;
; -3.510 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[3] ; clk                           ; clk         ; 1.000        ; -0.049     ; 4.463      ;
; -3.468 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 1.000        ; 0.057      ; 4.527      ;
; -3.463 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 1.000        ; 0.057      ; 4.522      ;
; -3.422 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_R_sync[4]   ; clk                           ; clk         ; 1.000        ; 0.057      ; 4.481      ;
; -3.417 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[4]   ; clk                           ; clk         ; 1.000        ; 0.057      ; 4.476      ;
; -3.397 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 1.000        ; 0.272      ; 4.671      ;
; -3.392 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 1.000        ; 0.272      ; 4.666      ;
; -3.354 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 1.000        ; 0.272      ; 4.628      ;
; -3.349 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 1.000        ; 0.272      ; 4.623      ;
; -3.339 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[2] ; clk                           ; clk         ; 1.000        ; -0.049     ; 4.292      ;
; -3.333 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 1.000        ; 0.057      ; 4.392      ;
; -3.321 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[2]   ; clk                           ; clk         ; 1.000        ; 0.057      ; 4.380      ;
; -3.311 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_reductor[1] ; clk                           ; clk         ; 1.000        ; -0.049     ; 4.264      ;
; -3.306 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[1] ; clk                           ; clk         ; 1.000        ; -0.049     ; 4.259      ;
; -3.290 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.250     ; 2.032      ;
; -3.290 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.250     ; 2.032      ;
; -3.290 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.250     ; 2.032      ;
; -3.290 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.250     ; 2.032      ;
; -3.290 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.250     ; 2.032      ;
; -3.276 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -2.033     ; 2.235      ;
; -3.255 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 1.000        ; -0.049     ; 4.208      ;
; -3.250 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 1.000        ; -0.049     ; 4.203      ;
; -3.240 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[2] ; clk                           ; clk         ; 1.000        ; -0.049     ; 4.193      ;
; -3.234 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 1.000        ; 0.057      ; 4.293      ;
; -3.222 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[2]   ; clk                           ; clk         ; 1.000        ; 0.057      ; 4.281      ;
; -3.221 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[3]   ; clk                           ; clk         ; 1.000        ; 0.057      ; 4.280      ;
; -3.195 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[4] ; clk                           ; clk         ; 1.000        ; -0.049     ; 4.148      ;
; -3.183 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[3] ; clk                           ; clk         ; 1.000        ; -0.049     ; 4.136      ;
; -3.136 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 1.000        ; 0.057      ; 4.195      ;
; -3.122 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[3]   ; clk                           ; clk         ; 1.000        ; 0.057      ; 4.181      ;
; -3.096 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[4] ; clk                           ; clk         ; 1.000        ; -0.049     ; 4.049      ;
; -3.090 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[4]   ; clk                           ; clk         ; 1.000        ; 0.057      ; 4.149      ;
; -3.084 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[3] ; clk                           ; clk         ; 1.000        ; -0.049     ; 4.037      ;
; -3.065 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 1.000        ; 0.272      ; 4.339      ;
; -3.037 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 1.000        ; 0.057      ; 4.096      ;
; -3.022 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 1.000        ; 0.272      ; 4.296      ;
; -2.991 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[4]   ; clk                           ; clk         ; 1.000        ; 0.057      ; 4.050      ;
; -2.979 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[1] ; clk                           ; clk         ; 1.000        ; -0.049     ; 3.932      ;
; -2.966 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 1.000        ; 0.272      ; 4.240      ;
; -2.943 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[2] ; clk                           ; clk         ; 1.000        ; -0.049     ; 3.896      ;
; -2.935 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.436     ; 2.491      ;
; -2.935 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.436     ; 2.491      ;
; -2.935 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.436     ; 2.491      ;
; -2.935 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.436     ; 2.491      ;
; -2.935 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.436     ; 2.491      ;
; -2.928 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.436     ; 2.484      ;
; -2.928 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.436     ; 2.484      ;
; -2.928 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.436     ; 2.484      ;
; -2.928 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.436     ; 2.484      ;
; -2.928 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.436     ; 2.484      ;
; -2.925 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[2]   ; clk                           ; clk         ; 1.000        ; 0.057      ; 3.984      ;
; -2.923 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 1.000        ; 0.272      ; 4.197      ;
; -2.923 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 1.000        ; -0.049     ; 3.876      ;
; -2.923 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.219     ; 2.696      ;
; -2.917 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 1.000        ; 0.057      ; 3.976      ;
; -2.916 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.219     ; 2.689      ;
; -2.906 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[4] ; clk                           ; clk         ; 1.000        ; -0.049     ; 3.859      ;
; -2.880 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[1] ; clk                           ; clk         ; 1.000        ; -0.049     ; 3.833      ;
; -2.824 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 1.000        ; -0.049     ; 3.777      ;
; -2.801 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[4]   ; clk                           ; clk         ; 1.000        ; 0.057      ; 3.860      ;
; -2.754 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.436     ; 2.310      ;
; -2.754 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.436     ; 2.310      ;
; -2.754 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.436     ; 2.310      ;
; -2.754 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.436     ; 2.310      ;
; -2.754 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.436     ; 2.310      ;
; -2.742 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[3]   ; clk                           ; clk         ; 1.000        ; 0.057      ; 3.801      ;
; -2.742 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -1.219     ; 2.515      ;
; -2.704 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[3] ; clk                           ; clk         ; 1.000        ; -0.049     ; 3.657      ;
; -2.649 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 1.000        ; 0.057      ; 3.708      ;
; -2.578 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 1.000        ; 0.272      ; 3.852      ;
; -2.535 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 1.000        ; 0.272      ; 3.809      ;
+--------+----------------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UART_N:uart_n|clk_R_sync[0]'                                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                  ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+
; -1.860 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.990     ; 1.872      ;
; -1.856 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.990     ; 1.868      ;
; -1.853 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.990     ; 1.865      ;
; -1.845 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.990     ; 1.857      ;
; -1.810 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.990     ; 1.822      ;
; -1.782 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.990     ; 1.794      ;
; -1.780 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.990     ; 1.792      ;
; -1.679 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.990     ; 1.691      ;
; -1.624 ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.990     ; 1.636      ;
; -1.610 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.990     ; 1.622      ;
; -1.609 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.990     ; 1.621      ;
; -1.603 ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|_UART_RX:rx|_R[0]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.990     ; 1.615      ;
; -1.597 ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.990     ; 1.609      ;
; -1.597 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.990     ; 1.609      ;
; -1.595 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.990     ; 1.607      ;
; -1.589 ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.991     ; 1.600      ;
; -1.568 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.990     ; 1.580      ;
; -1.558 ; UART_N:uart_n|_UART_RX:rx|_R[8]        ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.990     ; 1.570      ;
; -1.536 ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.990     ; 1.548      ;
; -1.501 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.990     ; 1.513      ;
; -1.445 ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.990     ; 1.457      ;
; -0.943 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.073     ; 1.872      ;
; -0.939 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.073     ; 1.868      ;
; -0.936 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.073     ; 1.865      ;
; -0.928 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.073     ; 1.857      ;
; -0.893 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.073     ; 1.822      ;
; -0.865 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.073     ; 1.794      ;
; -0.863 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.073     ; 1.792      ;
; -0.762 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.073     ; 1.691      ;
; -0.758 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.990     ; 0.770      ;
; -0.758 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.990     ; 0.770      ;
; -0.758 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.990     ; 0.770      ;
; -0.758 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.990     ; 0.770      ;
; -0.707 ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.073     ; 1.636      ;
; -0.693 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.073     ; 1.622      ;
; -0.692 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.073     ; 1.621      ;
; -0.686 ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|_UART_RX:rx|_R[0]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.073     ; 1.615      ;
; -0.680 ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.073     ; 1.609      ;
; -0.680 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.073     ; 1.609      ;
; -0.678 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.073     ; 1.607      ;
; -0.672 ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.074     ; 1.600      ;
; -0.651 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.073     ; 1.580      ;
; -0.641 ; UART_N:uart_n|_UART_RX:rx|_R[8]        ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.073     ; 1.570      ;
; -0.619 ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.073     ; 1.548      ;
; -0.584 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.073     ; 1.513      ;
; -0.528 ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.073     ; 1.457      ;
; 0.159  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.073     ; 0.770      ;
; 0.159  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.073     ; 0.770      ;
; 0.159  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.073     ; 0.770      ;
; 0.159  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.073     ; 0.770      ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UART_N:uart_n|clk_reductor[0]'                                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.943 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 1.872      ;
; -0.939 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 1.868      ;
; -0.936 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 1.865      ;
; -0.928 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 1.857      ;
; -0.893 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 1.822      ;
; -0.865 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 1.794      ;
; -0.863 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 1.792      ;
; -0.762 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 1.691      ;
; -0.707 ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 1.636      ;
; -0.693 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 1.622      ;
; -0.692 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 1.621      ;
; -0.686 ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|_UART_RX:rx|_R[0]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 1.615      ;
; -0.680 ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 1.609      ;
; -0.680 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 1.609      ;
; -0.678 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 1.607      ;
; -0.672 ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.074     ; 1.600      ;
; -0.651 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 1.580      ;
; -0.641 ; UART_N:uart_n|_UART_RX:rx|_R[8]        ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 1.570      ;
; -0.619 ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 1.548      ;
; -0.584 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 1.513      ;
; -0.528 ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 1.457      ;
; -0.315 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.555      ; 1.872      ;
; -0.311 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.555      ; 1.868      ;
; -0.308 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.555      ; 1.865      ;
; -0.300 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.555      ; 1.857      ;
; -0.265 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.555      ; 1.822      ;
; -0.237 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.555      ; 1.794      ;
; -0.235 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.555      ; 1.792      ;
; -0.134 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.555      ; 1.691      ;
; -0.079 ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.555      ; 1.636      ;
; -0.065 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.555      ; 1.622      ;
; -0.064 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.555      ; 1.621      ;
; -0.058 ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|_UART_RX:rx|_R[0]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.555      ; 1.615      ;
; -0.052 ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.555      ; 1.609      ;
; -0.052 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.555      ; 1.609      ;
; -0.050 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.555      ; 1.607      ;
; -0.044 ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.554      ; 1.600      ;
; -0.023 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.555      ; 1.580      ;
; -0.013 ; UART_N:uart_n|_UART_RX:rx|_R[8]        ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.555      ; 1.570      ;
; 0.009  ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.555      ; 1.548      ;
; 0.044  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.555      ; 1.513      ;
; 0.100  ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.555      ; 1.457      ;
; 0.133  ; UART_N:uart_n|_UART_TX:tx|_T[2]        ; UART_N:uart_n|_UART_TX:tx|_T[1]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 0.796      ;
; 0.133  ; UART_N:uart_n|_UART_TX:tx|_T[7]        ; UART_N:uart_n|_UART_TX:tx|_T[6]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 0.796      ;
; 0.134  ; UART_N:uart_n|_UART_TX:tx|_T[1]        ; UART_N:uart_n|_UART_TX:tx|_T[0]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 0.795      ;
; 0.134  ; UART_N:uart_n|_UART_TX:tx|_T[4]        ; UART_N:uart_n|_UART_TX:tx|_T[3]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 0.795      ;
; 0.134  ; UART_N:uart_n|_UART_TX:tx|_T[5]        ; UART_N:uart_n|_UART_TX:tx|_T[4]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 0.795      ;
; 0.134  ; UART_N:uart_n|_UART_TX:tx|_T[6]        ; UART_N:uart_n|_UART_TX:tx|_T[5]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 0.795      ;
; 0.134  ; UART_N:uart_n|_UART_TX:tx|_T[8]        ; UART_N:uart_n|_UART_TX:tx|_T[7]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 0.795      ;
; 0.135  ; UART_N:uart_n|_UART_TX:tx|_T[3]        ; UART_N:uart_n|_UART_TX:tx|_T[2]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 0.794      ;
; 0.159  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 0.770      ;
; 0.159  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 0.770      ;
; 0.159  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 0.770      ;
; 0.159  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.073     ; 0.770      ;
; 0.787  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.555      ; 0.770      ;
; 0.787  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.555      ; 0.770      ;
; 0.787  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.555      ; 0.770      ;
; 0.787  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.555      ; 0.770      ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UART_N:uart_n|clk_reductor[0]'                                                                                                                                        ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.536 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.990      ; 0.669      ;
; -0.536 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.990      ; 0.669      ;
; -0.536 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.990      ; 0.669      ;
; -0.521 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.990      ; 0.684      ;
; 0.045  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.990      ; 1.250      ;
; 0.088  ; UART_N:uart_n|_UART_RX:rx|_R[8]        ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.990      ; 1.293      ;
; 0.095  ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.990      ; 1.300      ;
; 0.101  ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.990      ; 1.306      ;
; 0.110  ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.990      ; 1.315      ;
; 0.121  ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.990      ; 1.326      ;
; 0.122  ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.989      ; 1.326      ;
; 0.126  ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.990      ; 1.331      ;
; 0.131  ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|_UART_RX:rx|_R[0]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.990      ; 1.336      ;
; 0.150  ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.990      ; 1.355      ;
; 0.185  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.990      ; 1.390      ;
; 0.219  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.990      ; 1.424      ;
; 0.221  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.990      ; 1.426      ;
; 0.235  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.990      ; 1.440      ;
; 0.235  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.990      ; 1.440      ;
; 0.270  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.990      ; 1.475      ;
; 0.272  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.990      ; 1.477      ;
; 0.318  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.990      ; 1.523      ;
; 0.322  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.990      ; 1.527      ;
; 0.401  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.416  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 0.684      ;
; 0.437  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.990      ; 1.642      ;
; 0.445  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.990      ; 1.650      ;
; 0.469  ; UART_N:uart_n|_UART_TX:tx|_T[3]        ; UART_N:uart_n|_UART_TX:tx|_T[2]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 0.737      ;
; 0.470  ; UART_N:uart_n|_UART_TX:tx|_T[1]        ; UART_N:uart_n|_UART_TX:tx|_T[0]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 0.738      ;
; 0.470  ; UART_N:uart_n|_UART_TX:tx|_T[4]        ; UART_N:uart_n|_UART_TX:tx|_T[3]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 0.738      ;
; 0.470  ; UART_N:uart_n|_UART_TX:tx|_T[5]        ; UART_N:uart_n|_UART_TX:tx|_T[4]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 0.738      ;
; 0.470  ; UART_N:uart_n|_UART_TX:tx|_T[6]        ; UART_N:uart_n|_UART_TX:tx|_T[5]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 0.738      ;
; 0.470  ; UART_N:uart_n|_UART_TX:tx|_T[8]        ; UART_N:uart_n|_UART_TX:tx|_T[7]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 0.738      ;
; 0.471  ; UART_N:uart_n|_UART_TX:tx|_T[2]        ; UART_N:uart_n|_UART_TX:tx|_T[1]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 0.739      ;
; 0.471  ; UART_N:uart_n|_UART_TX:tx|_T[7]        ; UART_N:uart_n|_UART_TX:tx|_T[6]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 0.739      ;
; 0.982  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 1.250      ;
; 1.025  ; UART_N:uart_n|_UART_RX:rx|_R[8]        ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 1.293      ;
; 1.032  ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 1.300      ;
; 1.038  ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 1.306      ;
; 1.047  ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 1.315      ;
; 1.058  ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 1.326      ;
; 1.059  ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.072      ; 1.326      ;
; 1.063  ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 1.331      ;
; 1.068  ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|_UART_RX:rx|_R[0]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 1.336      ;
; 1.087  ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 1.355      ;
; 1.122  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 1.390      ;
; 1.156  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 1.424      ;
; 1.158  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 1.426      ;
; 1.172  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 1.440      ;
; 1.172  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 1.440      ;
; 1.207  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 1.475      ;
; 1.209  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 1.477      ;
; 1.255  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 1.523      ;
; 1.259  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 1.527      ;
; 1.374  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 1.642      ;
; 1.382  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.073      ; 1.650      ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UART_N:uart_n|clk_R_sync[0]'                                                                                                                                       ;
+-------+----------------------------------------+----------------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                  ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+
; 0.401 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.073      ; 0.684      ;
; 0.982 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.073      ; 1.250      ;
; 1.009 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.555     ; 0.669      ;
; 1.009 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.555     ; 0.669      ;
; 1.009 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.555     ; 0.669      ;
; 1.024 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.555     ; 0.684      ;
; 1.025 ; UART_N:uart_n|_UART_RX:rx|_R[8]        ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.073      ; 1.293      ;
; 1.032 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.073      ; 1.300      ;
; 1.038 ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.073      ; 1.306      ;
; 1.047 ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.073      ; 1.315      ;
; 1.058 ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.073      ; 1.326      ;
; 1.059 ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.072      ; 1.326      ;
; 1.063 ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.073      ; 1.331      ;
; 1.068 ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|_UART_RX:rx|_R[0]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.073      ; 1.336      ;
; 1.087 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.073      ; 1.355      ;
; 1.122 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.073      ; 1.390      ;
; 1.156 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.073      ; 1.424      ;
; 1.158 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.073      ; 1.426      ;
; 1.172 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.073      ; 1.440      ;
; 1.172 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.073      ; 1.440      ;
; 1.207 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.073      ; 1.475      ;
; 1.209 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.073      ; 1.477      ;
; 1.255 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.073      ; 1.523      ;
; 1.259 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.073      ; 1.527      ;
; 1.374 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.073      ; 1.642      ;
; 1.382 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.073      ; 1.650      ;
; 1.590 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.555     ; 1.250      ;
; 1.633 ; UART_N:uart_n|_UART_RX:rx|_R[8]        ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.555     ; 1.293      ;
; 1.640 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.555     ; 1.300      ;
; 1.646 ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.555     ; 1.306      ;
; 1.655 ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.555     ; 1.315      ;
; 1.666 ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.555     ; 1.326      ;
; 1.667 ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.556     ; 1.326      ;
; 1.671 ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.555     ; 1.331      ;
; 1.676 ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|_UART_RX:rx|_R[0]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.555     ; 1.336      ;
; 1.695 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.555     ; 1.355      ;
; 1.730 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.555     ; 1.390      ;
; 1.764 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.555     ; 1.424      ;
; 1.766 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.555     ; 1.426      ;
; 1.780 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.555     ; 1.440      ;
; 1.780 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.555     ; 1.440      ;
; 1.815 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.555     ; 1.475      ;
; 1.817 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.555     ; 1.477      ;
; 1.863 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.555     ; 1.523      ;
; 1.867 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.555     ; 1.527      ;
; 1.982 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.555     ; 1.642      ;
; 1.990 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.555     ; 1.650      ;
+-------+----------------------------------------+----------------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                      ;
+-------+----------------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                       ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.602 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 2.406      ; 3.473      ;
; 0.628 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 2.180      ; 3.273      ;
; 0.631 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 2.406      ; 3.502      ;
; 0.659 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[5] ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 2.048      ; 3.172      ;
; 0.673 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[1] ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 2.048      ; 3.186      ;
; 0.722 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 2.180      ; 3.367      ;
; 0.725 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 2.180      ; 3.370      ;
; 0.729 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[2] ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 2.048      ; 3.242      ;
; 0.755 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 2.180      ; 3.400      ;
; 0.791 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 2.180      ; 3.436      ;
; 0.840 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[3] ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 2.048      ; 3.353      ;
; 0.852 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[4] ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 2.048      ; 3.365      ;
; 1.140 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 2.406      ; 3.511      ;
; 1.149 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[5] ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 2.048      ; 3.162      ;
; 1.164 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 2.180      ; 3.309      ;
; 1.169 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 2.406      ; 3.540      ;
; 1.171 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 2.180      ; 3.316      ;
; 1.209 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[1] ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 2.048      ; 3.222      ;
; 1.259 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 2.180      ; 3.404      ;
; 1.281 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 2.180      ; 3.426      ;
; 1.289 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[3] ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 2.048      ; 3.302      ;
; 1.305 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[2] ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 2.048      ; 3.318      ;
; 1.331 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 2.180      ; 3.476      ;
; 1.386 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[4] ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 2.048      ; 3.399      ;
; 1.833 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 0.000        ; 0.049      ; 2.077      ;
; 1.945 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 0.000        ; 0.201      ; 2.341      ;
; 2.223 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[3]   ; clk                           ; clk         ; 0.000        ; 0.201      ; 2.619      ;
; 2.336 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 0.000        ; 0.201      ; 2.732      ;
; 2.346 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[4]   ; clk                           ; clk         ; 0.000        ; 0.201      ; 2.742      ;
; 2.361 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[3] ; clk                           ; clk         ; 0.000        ; 0.049      ; 2.605      ;
; 2.399 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[2] ; clk                           ; clk         ; 0.000        ; 0.049      ; 2.643      ;
; 2.401 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[1] ; clk                           ; clk         ; 0.000        ; 0.049      ; 2.645      ;
; 2.405 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[2]   ; clk                           ; clk         ; 0.000        ; 0.201      ; 2.801      ;
; 2.493 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[4] ; clk                           ; clk         ; 0.000        ; 0.049      ; 2.737      ;
; 2.503 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 0.000        ; 0.049      ; 2.747      ;
; 2.510 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 0.000        ; 0.049      ; 2.754      ;
; 2.512 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[3]   ; clk                           ; clk         ; 0.000        ; 0.201      ; 2.908      ;
; 2.521 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 0.000        ; 0.429      ; 3.145      ;
; 2.530 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 0.000        ; 0.049      ; 2.774      ;
; 2.533 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[4]   ; clk                           ; clk         ; 0.000        ; 0.201      ; 2.929      ;
; 2.540 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[4]   ; clk                           ; clk         ; 0.000        ; 0.201      ; 2.936      ;
; 2.550 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 0.000        ; 0.429      ; 3.174      ;
; 2.600 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 0.000        ; 0.049      ; 2.844      ;
; 2.615 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 0.000        ; 0.201      ; 3.011      ;
; 2.622 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 0.000        ; 0.201      ; 3.018      ;
; 2.625 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[3]   ; clk                           ; clk         ; 0.000        ; 0.201      ; 3.021      ;
; 2.642 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 0.000        ; 0.201      ; 3.038      ;
; 2.646 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[4]   ; clk                           ; clk         ; 0.000        ; 0.201      ; 3.042      ;
; 2.650 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[3] ; clk                           ; clk         ; 0.000        ; 0.049      ; 2.894      ;
; 2.670 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[2] ; clk                           ; clk         ; 0.000        ; 0.049      ; 2.914      ;
; 2.676 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[2]   ; clk                           ; clk         ; 0.000        ; 0.201      ; 3.072      ;
; 2.680 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[4] ; clk                           ; clk         ; 0.000        ; 0.049      ; 2.924      ;
; 2.687 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[4] ; clk                           ; clk         ; 0.000        ; 0.049      ; 2.931      ;
; 2.712 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 0.000        ; 0.201      ; 3.108      ;
; 2.763 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[3] ; clk                           ; clk         ; 0.000        ; 0.049      ; 3.007      ;
; 2.793 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[4] ; clk                           ; clk         ; 0.000        ; 0.049      ; 3.037      ;
; 2.942 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.957     ; 2.210      ;
; 2.960 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 0.000        ; 0.429      ; 3.584      ;
; 2.988 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 0.000        ; 0.201      ; 3.384      ;
; 2.989 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 0.000        ; 0.429      ; 3.613      ;
; 3.034 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 0.000        ; 0.429      ; 3.658      ;
; 3.046 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.183     ; 2.088      ;
; 3.046 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.183     ; 2.088      ;
; 3.046 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.183     ; 2.088      ;
; 3.046 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.183     ; 2.088      ;
; 3.046 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.183     ; 2.088      ;
; 3.053 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[1] ; clk                           ; clk         ; 0.000        ; 0.049      ; 3.297      ;
; 3.062 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 0.000        ; 0.201      ; 3.458      ;
; 3.063 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 0.000        ; 0.429      ; 3.687      ;
; 3.082 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[3]   ; clk                           ; clk         ; 0.000        ; 0.201      ; 3.478      ;
; 3.109 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[2] ; clk                           ; clk         ; 0.000        ; 0.049      ; 3.353      ;
; 3.115 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[2]   ; clk                           ; clk         ; 0.000        ; 0.201      ; 3.511      ;
; 3.127 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[1] ; clk                           ; clk         ; 0.000        ; 0.049      ; 3.371      ;
; 3.166 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.957     ; 2.434      ;
; 3.220 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[3] ; clk                           ; clk         ; 0.000        ; 0.049      ; 3.464      ;
; 3.273 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.183     ; 2.315      ;
; 3.273 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.183     ; 2.315      ;
; 3.273 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.183     ; 2.315      ;
; 3.273 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.183     ; 2.315      ;
; 3.273 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.183     ; 2.315      ;
; 3.281 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.957     ; 2.549      ;
; 3.289 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.957     ; 2.557      ;
; 3.332 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 0.000        ; 0.429      ; 3.956      ;
; 3.334 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 0.000        ; 0.429      ; 3.958      ;
; 3.360 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 0.000        ; 0.201      ; 3.756      ;
; 3.361 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 0.000        ; 0.429      ; 3.985      ;
; 3.362 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 0.000        ; 0.201      ; 3.758      ;
; 3.363 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 0.000        ; 0.429      ; 3.987      ;
; 3.388 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.183     ; 2.430      ;
; 3.388 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.183     ; 2.430      ;
; 3.388 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.183     ; 2.430      ;
; 3.388 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.183     ; 2.430      ;
; 3.388 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.183     ; 2.430      ;
; 3.396 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.183     ; 2.438      ;
; 3.396 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.183     ; 2.438      ;
; 3.396 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.183     ; 2.438      ;
; 3.396 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.183     ; 2.438      ;
; 3.396 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -1.183     ; 2.438      ;
; 3.425 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_reductor[1] ; clk                           ; clk         ; 0.000        ; 0.049      ; 3.669      ;
; 3.427 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[1] ; clk                           ; clk         ; 0.000        ; 0.049      ; 3.671      ;
+-------+----------------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -1.058 ; -11.775       ;
; UART_N:uart_n|clk_R_sync[0]   ; -0.274 ; -2.002        ;
; UART_N:uart_n|clk_reductor[0] ; 0.088  ; 0.000         ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                      ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; UART_N:uart_n|clk_reductor[0] ; -0.196 ; -0.777        ;
; UART_N:uart_n|clk_R_sync[0]   ; 0.186  ; 0.000         ;
; clk                           ; 0.211  ; 0.000         ;
+-------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -3.000 ; -15.429       ;
; UART_N:uart_n|clk_reductor[0] ; -1.000 ; -22.000       ;
; UART_N:uart_n|clk_R_sync[0]   ; -1.000 ; -13.000       ;
+-------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                      ;
+--------+----------------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                       ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -1.058 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -0.914     ; 1.121      ;
; -1.058 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -0.914     ; 1.121      ;
; -1.058 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -0.914     ; 1.121      ;
; -1.058 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -0.914     ; 1.121      ;
; -1.058 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -0.914     ; 1.121      ;
; -1.051 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -0.914     ; 1.114      ;
; -1.051 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -0.914     ; 1.114      ;
; -1.051 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -0.914     ; 1.114      ;
; -1.051 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -0.914     ; 1.114      ;
; -1.051 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -0.914     ; 1.114      ;
; -1.012 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 1.000        ; 0.034      ; 2.033      ;
; -1.011 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 1.000        ; 0.034      ; 2.032      ;
; -1.004 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -0.791     ; 1.190      ;
; -0.997 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -0.791     ; 1.183      ;
; -0.994 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[2] ; clk                           ; clk         ; 1.000        ; -0.026     ; 1.955      ;
; -0.994 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[3]   ; clk                           ; clk         ; 1.000        ; 0.034      ; 2.015      ;
; -0.993 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_reductor[2] ; clk                           ; clk         ; 1.000        ; -0.026     ; 1.954      ;
; -0.993 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_R_sync[3]   ; clk                           ; clk         ; 1.000        ; 0.034      ; 2.014      ;
; -0.972 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -0.914     ; 1.035      ;
; -0.972 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -0.914     ; 1.035      ;
; -0.972 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -0.914     ; 1.035      ;
; -0.972 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -0.914     ; 1.035      ;
; -0.972 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -0.914     ; 1.035      ;
; -0.959 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 1.000        ; 0.034      ; 1.980      ;
; -0.958 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 1.000        ; 0.034      ; 1.979      ;
; -0.954 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[4] ; clk                           ; clk         ; 1.000        ; -0.026     ; 1.915      ;
; -0.953 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_reductor[4] ; clk                           ; clk         ; 1.000        ; -0.026     ; 1.914      ;
; -0.951 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[3] ; clk                           ; clk         ; 1.000        ; -0.026     ; 1.912      ;
; -0.950 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_reductor[3] ; clk                           ; clk         ; 1.000        ; -0.026     ; 1.911      ;
; -0.929 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[2]   ; clk                           ; clk         ; 1.000        ; 0.034      ; 1.950      ;
; -0.928 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_R_sync[2]   ; clk                           ; clk         ; 1.000        ; 0.034      ; 1.949      ;
; -0.918 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -0.791     ; 1.104      ;
; -0.896 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[4]   ; clk                           ; clk         ; 1.000        ; 0.034      ; 1.917      ;
; -0.895 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_R_sync[4]   ; clk                           ; clk         ; 1.000        ; 0.034      ; 1.916      ;
; -0.872 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[1] ; clk                           ; clk         ; 1.000        ; -0.026     ; 1.833      ;
; -0.871 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_reductor[1] ; clk                           ; clk         ; 1.000        ; -0.026     ; 1.832      ;
; -0.870 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 1.000        ; 0.034      ; 1.891      ;
; -0.866 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 1.000        ; 0.156      ; 2.009      ;
; -0.865 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 1.000        ; 0.156      ; 2.008      ;
; -0.858 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -0.914     ; 0.921      ;
; -0.858 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -0.914     ; 0.921      ;
; -0.858 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -0.914     ; 0.921      ;
; -0.858 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -0.914     ; 0.921      ;
; -0.858 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -0.914     ; 0.921      ;
; -0.856 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 1.000        ; 0.034      ; 1.877      ;
; -0.855 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 1.000        ; 0.156      ; 1.998      ;
; -0.854 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 1.000        ; 0.156      ; 1.997      ;
; -0.852 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[2] ; clk                           ; clk         ; 1.000        ; -0.026     ; 1.813      ;
; -0.852 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[3]   ; clk                           ; clk         ; 1.000        ; 0.034      ; 1.873      ;
; -0.844 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 1.000        ; -0.026     ; 1.805      ;
; -0.843 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 1.000        ; -0.026     ; 1.804      ;
; -0.838 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[2] ; clk                           ; clk         ; 1.000        ; -0.026     ; 1.799      ;
; -0.838 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[3]   ; clk                           ; clk         ; 1.000        ; 0.034      ; 1.859      ;
; -0.819 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[2] ; clk                           ; clk         ; 1.000        ; -0.026     ; 1.780      ;
; -0.817 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 1.000        ; 0.034      ; 1.838      ;
; -0.812 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[4] ; clk                           ; clk         ; 1.000        ; -0.026     ; 1.773      ;
; -0.809 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[3] ; clk                           ; clk         ; 1.000        ; -0.026     ; 1.770      ;
; -0.804 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 1.000        ; -0.791     ; 0.990      ;
; -0.803 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 1.000        ; 0.034      ; 1.824      ;
; -0.798 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[4] ; clk                           ; clk         ; 1.000        ; -0.026     ; 1.759      ;
; -0.795 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[3] ; clk                           ; clk         ; 1.000        ; -0.026     ; 1.756      ;
; -0.790 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[4] ; clk                           ; clk         ; 1.000        ; -0.026     ; 1.751      ;
; -0.787 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[2]   ; clk                           ; clk         ; 1.000        ; 0.034      ; 1.808      ;
; -0.782 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 1.000        ; 0.034      ; 1.803      ;
; -0.773 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[2]   ; clk                           ; clk         ; 1.000        ; 0.034      ; 1.794      ;
; -0.767 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[3]   ; clk                           ; clk         ; 1.000        ; 0.034      ; 1.788      ;
; -0.754 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[2]   ; clk                           ; clk         ; 1.000        ; 0.034      ; 1.775      ;
; -0.754 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[4]   ; clk                           ; clk         ; 1.000        ; 0.034      ; 1.775      ;
; -0.745 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -0.601     ; 1.121      ;
; -0.745 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -0.601     ; 1.121      ;
; -0.745 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -0.601     ; 1.121      ;
; -0.745 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -0.601     ; 1.121      ;
; -0.745 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -0.601     ; 1.121      ;
; -0.740 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[4]   ; clk                           ; clk         ; 1.000        ; 0.034      ; 1.761      ;
; -0.738 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -0.601     ; 1.114      ;
; -0.738 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -0.601     ; 1.114      ;
; -0.738 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -0.601     ; 1.114      ;
; -0.738 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -0.601     ; 1.114      ;
; -0.738 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -0.601     ; 1.114      ;
; -0.732 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[4]   ; clk                           ; clk         ; 1.000        ; 0.034      ; 1.753      ;
; -0.730 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[1] ; clk                           ; clk         ; 1.000        ; -0.026     ; 1.691      ;
; -0.724 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[3] ; clk                           ; clk         ; 1.000        ; -0.026     ; 1.685      ;
; -0.724 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 1.000        ; 0.156      ; 1.867      ;
; -0.716 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[1] ; clk                           ; clk         ; 1.000        ; -0.026     ; 1.677      ;
; -0.713 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 1.000        ; 0.156      ; 1.856      ;
; -0.710 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 1.000        ; 0.156      ; 1.853      ;
; -0.702 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 1.000        ; -0.026     ; 1.663      ;
; -0.699 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 1.000        ; 0.156      ; 1.842      ;
; -0.691 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -0.478     ; 1.190      ;
; -0.688 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 1.000        ; -0.026     ; 1.649      ;
; -0.684 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -0.478     ; 1.183      ;
; -0.659 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -0.601     ; 1.035      ;
; -0.659 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -0.601     ; 1.035      ;
; -0.659 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -0.601     ; 1.035      ;
; -0.659 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -0.601     ; 1.035      ;
; -0.659 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -0.601     ; 1.035      ;
; -0.614 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 1.000        ; -0.026     ; 1.575      ;
; -0.605 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -0.478     ; 1.104      ;
; -0.596 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 1.000        ; 0.034      ; 1.617      ;
; -0.545 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 1.000        ; -0.601     ; 0.921      ;
+--------+----------------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UART_N:uart_n|clk_R_sync[0]'                                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                  ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+
; -0.274 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.399     ; 0.862      ;
; -0.267 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.399     ; 0.855      ;
; -0.239 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.399     ; 0.827      ;
; -0.237 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.399     ; 0.825      ;
; -0.207 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.399     ; 0.795      ;
; -0.188 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.399     ; 0.776      ;
; -0.175 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.399     ; 0.763      ;
; -0.173 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.399     ; 0.761      ;
; -0.158 ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|_UART_RX:rx|_R[0]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.399     ; 0.746      ;
; -0.158 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.399     ; 0.746      ;
; -0.157 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.399     ; 0.745      ;
; -0.154 ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.399     ; 0.742      ;
; -0.149 ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.399     ; 0.737      ;
; -0.147 ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.399     ; 0.735      ;
; -0.144 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.399     ; 0.732      ;
; -0.141 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.399     ; 0.729      ;
; -0.139 ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.399     ; 0.727      ;
; -0.132 ; UART_N:uart_n|_UART_RX:rx|_R[8]        ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.399     ; 0.720      ;
; -0.131 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.399     ; 0.719      ;
; -0.078 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.399     ; 0.666      ;
; -0.056 ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.399     ; 0.644      ;
; 0.088  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.037     ; 0.862      ;
; 0.095  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.037     ; 0.855      ;
; 0.123  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.037     ; 0.827      ;
; 0.125  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.037     ; 0.825      ;
; 0.155  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.037     ; 0.795      ;
; 0.174  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.037     ; 0.776      ;
; 0.187  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.037     ; 0.763      ;
; 0.189  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.037     ; 0.761      ;
; 0.204  ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|_UART_RX:rx|_R[0]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.037     ; 0.746      ;
; 0.204  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.037     ; 0.746      ;
; 0.205  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.037     ; 0.745      ;
; 0.208  ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.037     ; 0.742      ;
; 0.213  ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.037     ; 0.737      ;
; 0.215  ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.037     ; 0.735      ;
; 0.218  ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.037     ; 0.732      ;
; 0.221  ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.037     ; 0.729      ;
; 0.223  ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.037     ; 0.727      ;
; 0.229  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.399     ; 0.359      ;
; 0.229  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.399     ; 0.359      ;
; 0.229  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.399     ; 0.359      ;
; 0.229  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.399     ; 0.359      ;
; 0.230  ; UART_N:uart_n|_UART_RX:rx|_R[8]        ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.037     ; 0.720      ;
; 0.231  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.037     ; 0.719      ;
; 0.284  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.037     ; 0.666      ;
; 0.306  ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.037     ; 0.644      ;
; 0.591  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 1.000        ; -0.037     ; 0.359      ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UART_N:uart_n|clk_reductor[0]'                                                                                                                                      ;
+-------+----------------------------------------+----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.088 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.037     ; 0.862      ;
; 0.095 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.037     ; 0.855      ;
; 0.123 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.037     ; 0.827      ;
; 0.125 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.037     ; 0.825      ;
; 0.155 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.037     ; 0.795      ;
; 0.174 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.037     ; 0.776      ;
; 0.187 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.037     ; 0.763      ;
; 0.189 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.037     ; 0.761      ;
; 0.204 ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|_UART_RX:rx|_R[0]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.037     ; 0.746      ;
; 0.204 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.037     ; 0.746      ;
; 0.205 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.037     ; 0.745      ;
; 0.208 ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.037     ; 0.742      ;
; 0.213 ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.037     ; 0.737      ;
; 0.215 ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.037     ; 0.735      ;
; 0.218 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.037     ; 0.732      ;
; 0.221 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.037     ; 0.729      ;
; 0.223 ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.037     ; 0.727      ;
; 0.230 ; UART_N:uart_n|_UART_RX:rx|_R[8]        ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.037     ; 0.720      ;
; 0.231 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.037     ; 0.719      ;
; 0.284 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.037     ; 0.666      ;
; 0.306 ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.037     ; 0.644      ;
; 0.324 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.199      ; 0.862      ;
; 0.331 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.199      ; 0.855      ;
; 0.359 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.199      ; 0.827      ;
; 0.361 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.199      ; 0.825      ;
; 0.391 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.199      ; 0.795      ;
; 0.410 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.199      ; 0.776      ;
; 0.423 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.199      ; 0.763      ;
; 0.425 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.199      ; 0.761      ;
; 0.440 ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|_UART_RX:rx|_R[0]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.199      ; 0.746      ;
; 0.440 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.199      ; 0.746      ;
; 0.441 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.199      ; 0.745      ;
; 0.444 ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.199      ; 0.742      ;
; 0.449 ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.199      ; 0.737      ;
; 0.451 ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.199      ; 0.735      ;
; 0.454 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.199      ; 0.732      ;
; 0.457 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.199      ; 0.729      ;
; 0.459 ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.199      ; 0.727      ;
; 0.466 ; UART_N:uart_n|_UART_RX:rx|_R[8]        ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.199      ; 0.720      ;
; 0.467 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.199      ; 0.719      ;
; 0.520 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.199      ; 0.666      ;
; 0.542 ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.199      ; 0.644      ;
; 0.577 ; UART_N:uart_n|_UART_TX:tx|_T[2]        ; UART_N:uart_n|_UART_TX:tx|_T[1]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.036     ; 0.374      ;
; 0.577 ; UART_N:uart_n|_UART_TX:tx|_T[7]        ; UART_N:uart_n|_UART_TX:tx|_T[6]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.036     ; 0.374      ;
; 0.578 ; UART_N:uart_n|_UART_TX:tx|_T[1]        ; UART_N:uart_n|_UART_TX:tx|_T[0]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.036     ; 0.373      ;
; 0.578 ; UART_N:uart_n|_UART_TX:tx|_T[6]        ; UART_N:uart_n|_UART_TX:tx|_T[5]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.036     ; 0.373      ;
; 0.579 ; UART_N:uart_n|_UART_TX:tx|_T[3]        ; UART_N:uart_n|_UART_TX:tx|_T[2]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.036     ; 0.372      ;
; 0.579 ; UART_N:uart_n|_UART_TX:tx|_T[4]        ; UART_N:uart_n|_UART_TX:tx|_T[3]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.036     ; 0.372      ;
; 0.579 ; UART_N:uart_n|_UART_TX:tx|_T[5]        ; UART_N:uart_n|_UART_TX:tx|_T[4]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.036     ; 0.372      ;
; 0.579 ; UART_N:uart_n|_UART_TX:tx|_T[8]        ; UART_N:uart_n|_UART_TX:tx|_T[7]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.036     ; 0.372      ;
; 0.591 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; -0.037     ; 0.359      ;
; 0.827 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.199      ; 0.359      ;
; 0.827 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.199      ; 0.359      ;
; 0.827 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.199      ; 0.359      ;
; 0.827 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 1.000        ; 0.199      ; 0.359      ;
+-------+----------------------------------------+----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UART_N:uart_n|clk_reductor[0]'                                                                                                                                        ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.196 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.399      ; 0.307      ;
; -0.196 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.399      ; 0.307      ;
; -0.196 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.399      ; 0.307      ;
; -0.189 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.399      ; 0.314      ;
; 0.061  ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.399      ; 0.564      ;
; 0.066  ; UART_N:uart_n|_UART_RX:rx|_R[8]        ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.399      ; 0.569      ;
; 0.066  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.399      ; 0.569      ;
; 0.073  ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.399      ; 0.576      ;
; 0.075  ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.399      ; 0.578      ;
; 0.082  ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.399      ; 0.585      ;
; 0.086  ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.399      ; 0.589      ;
; 0.088  ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.399      ; 0.591      ;
; 0.092  ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|_UART_RX:rx|_R[0]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.399      ; 0.595      ;
; 0.094  ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.399      ; 0.597      ;
; 0.120  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.399      ; 0.623      ;
; 0.132  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.399      ; 0.635      ;
; 0.133  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.399      ; 0.636      ;
; 0.156  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.399      ; 0.659      ;
; 0.157  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.399      ; 0.660      ;
; 0.168  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.399      ; 0.671      ;
; 0.171  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.399      ; 0.674      ;
; 0.177  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.399      ; 0.680      ;
; 0.186  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.193  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; UART_N:uart_n|_UART_TX:tx|_T[3]        ; UART_N:uart_n|_UART_TX:tx|_T[2]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.036      ; 0.313      ;
; 0.194  ; UART_N:uart_n|_UART_TX:tx|_T[1]        ; UART_N:uart_n|_UART_TX:tx|_T[0]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; UART_N:uart_n|_UART_TX:tx|_T[4]        ; UART_N:uart_n|_UART_TX:tx|_T[3]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; UART_N:uart_n|_UART_TX:tx|_T[5]        ; UART_N:uart_n|_UART_TX:tx|_T[4]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; UART_N:uart_n|_UART_TX:tx|_T[6]        ; UART_N:uart_n|_UART_TX:tx|_T[5]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; UART_N:uart_n|_UART_TX:tx|_T[8]        ; UART_N:uart_n|_UART_TX:tx|_T[7]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.195  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.399      ; 0.698      ;
; 0.195  ; UART_N:uart_n|_UART_TX:tx|_T[2]        ; UART_N:uart_n|_UART_TX:tx|_T[1]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.036      ; 0.315      ;
; 0.195  ; UART_N:uart_n|_UART_TX:tx|_T[7]        ; UART_N:uart_n|_UART_TX:tx|_T[6]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.036      ; 0.315      ;
; 0.244  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.399      ; 0.747      ;
; 0.246  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.399      ; 0.749      ;
; 0.443  ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.037      ; 0.564      ;
; 0.448  ; UART_N:uart_n|_UART_RX:rx|_R[8]        ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.037      ; 0.569      ;
; 0.448  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.037      ; 0.569      ;
; 0.455  ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.037      ; 0.576      ;
; 0.457  ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.037      ; 0.578      ;
; 0.464  ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.037      ; 0.585      ;
; 0.468  ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.037      ; 0.589      ;
; 0.470  ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.037      ; 0.591      ;
; 0.474  ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|_UART_RX:rx|_R[0]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.037      ; 0.595      ;
; 0.476  ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.037      ; 0.597      ;
; 0.502  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.037      ; 0.623      ;
; 0.514  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.037      ; 0.635      ;
; 0.515  ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.037      ; 0.636      ;
; 0.538  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.037      ; 0.659      ;
; 0.539  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.037      ; 0.660      ;
; 0.550  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.037      ; 0.671      ;
; 0.553  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.037      ; 0.674      ;
; 0.559  ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.037      ; 0.680      ;
; 0.577  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.037      ; 0.698      ;
; 0.626  ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.037      ; 0.747      ;
; 0.628  ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 0.000        ; 0.037      ; 0.749      ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UART_N:uart_n|clk_R_sync[0]'                                                                                                                                       ;
+-------+----------------------------------------+----------------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                  ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+
; 0.186 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.402 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.199     ; 0.307      ;
; 0.402 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.199     ; 0.307      ;
; 0.402 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.199     ; 0.307      ;
; 0.409 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.199     ; 0.314      ;
; 0.443 ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.037      ; 0.564      ;
; 0.448 ; UART_N:uart_n|_UART_RX:rx|_R[8]        ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.037      ; 0.569      ;
; 0.448 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.037      ; 0.569      ;
; 0.455 ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.037      ; 0.576      ;
; 0.457 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.037      ; 0.578      ;
; 0.464 ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.037      ; 0.585      ;
; 0.468 ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.037      ; 0.589      ;
; 0.470 ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.037      ; 0.591      ;
; 0.474 ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|_UART_RX:rx|_R[0]        ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.037      ; 0.595      ;
; 0.476 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.037      ; 0.597      ;
; 0.502 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.037      ; 0.623      ;
; 0.514 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.037      ; 0.635      ;
; 0.515 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.037      ; 0.636      ;
; 0.538 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.037      ; 0.659      ;
; 0.539 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.037      ; 0.660      ;
; 0.550 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.037      ; 0.671      ;
; 0.553 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.037      ; 0.674      ;
; 0.559 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.037      ; 0.680      ;
; 0.577 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.037      ; 0.698      ;
; 0.626 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.037      ; 0.747      ;
; 0.628 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; 0.037      ; 0.749      ;
; 0.659 ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.199     ; 0.564      ;
; 0.664 ; UART_N:uart_n|_UART_RX:rx|_R[8]        ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.199     ; 0.569      ;
; 0.664 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.199     ; 0.569      ;
; 0.671 ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.199     ; 0.576      ;
; 0.673 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|_R[6]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.199     ; 0.578      ;
; 0.680 ; UART_N:uart_n|_UART_RX:rx|_R[3]        ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.199     ; 0.585      ;
; 0.684 ; UART_N:uart_n|_UART_RX:rx|_R[2]        ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.199     ; 0.589      ;
; 0.686 ; UART_N:uart_n|_UART_RX:rx|_R[5]        ; UART_N:uart_n|_UART_RX:rx|_R[4]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.199     ; 0.591      ;
; 0.690 ; UART_N:uart_n|_UART_RX:rx|_R[1]        ; UART_N:uart_n|_UART_RX:rx|_R[0]        ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.199     ; 0.595      ;
; 0.692 ; UART_N:uart_n|_UART_RX:rx|_R[7]        ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.199     ; 0.597      ;
; 0.718 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.199     ; 0.623      ;
; 0.730 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.199     ; 0.635      ;
; 0.731 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.199     ; 0.636      ;
; 0.754 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.199     ; 0.659      ;
; 0.755 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.199     ; 0.660      ;
; 0.766 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.199     ; 0.671      ;
; 0.769 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.199     ; 0.674      ;
; 0.775 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.199     ; 0.680      ;
; 0.793 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.199     ; 0.698      ;
; 0.842 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.199     ; 0.747      ;
; 0.844 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0] ; 0.000        ; -0.199     ; 0.749      ;
+-------+----------------------------------------+----------------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                      ;
+-------+----------------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                       ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.211 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 1.190      ; 1.620      ;
; 0.219 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 1.191      ; 1.629      ;
; 0.229 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 1.063      ; 1.511      ;
; 0.239 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 1.063      ; 1.521      ;
; 0.241 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[5] ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 0.990      ; 1.450      ;
; 0.248 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[1] ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 0.990      ; 1.457      ;
; 0.248 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 1.063      ; 1.530      ;
; 0.256 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 1.063      ; 1.538      ;
; 0.272 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[2] ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 0.990      ; 1.481      ;
; 0.293 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[3] ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 0.990      ; 1.502      ;
; 0.302 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[4] ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 0.990      ; 1.511      ;
; 0.323 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; 1.063      ; 1.605      ;
; 0.720 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 1.190      ; 1.629      ;
; 0.728 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 1.191      ; 1.638      ;
; 0.753 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[5] ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 0.990      ; 1.462      ;
; 0.778 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 1.063      ; 1.560      ;
; 0.786 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 1.063      ; 1.568      ;
; 0.787 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[1] ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 0.990      ; 1.496      ;
; 0.787 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 1.063      ; 1.569      ;
; 0.813 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 0.000        ; 0.026      ; 0.923      ;
; 0.832 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[3] ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 0.990      ; 1.541      ;
; 0.835 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 1.063      ; 1.617      ;
; 0.835 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 1.063      ; 1.617      ;
; 0.851 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[2] ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 0.990      ; 1.560      ;
; 0.859 ; UART_N:uart_n|clk_reductor[0]          ; UART_N:uart_n|clk_reductor[4] ; UART_N:uart_n|clk_reductor[0] ; clk         ; -0.500       ; 0.990      ; 1.568      ;
; 0.885 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 0.000        ; 0.109      ; 1.078      ;
; 0.978 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[3]   ; clk                           ; clk         ; 0.000        ; 0.109      ; 1.171      ;
; 1.015 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[4]   ; clk                           ; clk         ; 0.000        ; 0.109      ; 1.208      ;
; 1.033 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[3] ; clk                           ; clk         ; 0.000        ; 0.026      ; 1.143      ;
; 1.034 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 0.000        ; 0.109      ; 1.227      ;
; 1.044 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[2]   ; clk                           ; clk         ; 0.000        ; 0.109      ; 1.237      ;
; 1.053 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[1] ; clk                           ; clk         ; 0.000        ; 0.026      ; 1.163      ;
; 1.070 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[2] ; clk                           ; clk         ; 0.000        ; 0.026      ; 1.180      ;
; 1.098 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[4] ; clk                           ; clk         ; 0.000        ; 0.026      ; 1.208      ;
; 1.104 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[4]   ; clk                           ; clk         ; 0.000        ; 0.109      ; 1.297      ;
; 1.113 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[4]   ; clk                           ; clk         ; 0.000        ; 0.109      ; 1.306      ;
; 1.126 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 0.000        ; 0.026      ; 1.236      ;
; 1.132 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[3]   ; clk                           ; clk         ; 0.000        ; 0.109      ; 1.325      ;
; 1.133 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 0.000        ; 0.026      ; 1.243      ;
; 1.135 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 0.000        ; 0.026      ; 1.245      ;
; 1.167 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 0.000        ; 0.237      ; 1.488      ;
; 1.169 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[4]   ; clk                           ; clk         ; 0.000        ; 0.109      ; 1.362      ;
; 1.175 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 0.000        ; 0.238      ; 1.497      ;
; 1.187 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[3] ; clk                           ; clk         ; 0.000        ; 0.026      ; 1.297      ;
; 1.187 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[4] ; clk                           ; clk         ; 0.000        ; 0.026      ; 1.297      ;
; 1.188 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[3]   ; clk                           ; clk         ; 0.000        ; 0.109      ; 1.381      ;
; 1.191 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[5] ; clk                           ; clk         ; 0.000        ; 0.026      ; 1.301      ;
; 1.196 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[2]   ; clk                           ; clk         ; 0.000        ; 0.109      ; 1.389      ;
; 1.196 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[4] ; clk                           ; clk         ; 0.000        ; 0.026      ; 1.306      ;
; 1.198 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 0.000        ; 0.109      ; 1.391      ;
; 1.205 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 0.000        ; 0.109      ; 1.398      ;
; 1.207 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 0.000        ; 0.109      ; 1.400      ;
; 1.222 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[2] ; clk                           ; clk         ; 0.000        ; 0.026      ; 1.332      ;
; 1.223 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.348     ; 0.989      ;
; 1.243 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[3] ; clk                           ; clk         ; 0.000        ; 0.026      ; 1.353      ;
; 1.252 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_reductor[4] ; clk                           ; clk         ; 0.000        ; 0.026      ; 1.362      ;
; 1.263 ; UART_N:uart_n|clk_reductor[1]          ; UART_N:uart_n|clk_R_sync[5]   ; clk                           ; clk         ; 0.000        ; 0.109      ; 1.456      ;
; 1.282 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.475     ; 0.921      ;
; 1.282 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.475     ; 0.921      ;
; 1.282 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.475     ; 0.921      ;
; 1.282 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.475     ; 0.921      ;
; 1.282 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.475     ; 0.921      ;
; 1.331 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 0.000        ; 0.237      ; 1.652      ;
; 1.339 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 0.000        ; 0.238      ; 1.661      ;
; 1.339 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.348     ; 1.105      ;
; 1.387 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 0.000        ; 0.237      ; 1.708      ;
; 1.393 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 0.000        ; 0.109      ; 1.586      ;
; 1.395 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 0.000        ; 0.238      ; 1.717      ;
; 1.398 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.475     ; 1.037      ;
; 1.398 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.475     ; 1.037      ;
; 1.398 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.475     ; 1.037      ;
; 1.398 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.475     ; 1.037      ;
; 1.398 ; UART_N:uart_n|_UART_RX:rx|R_counter[0] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.475     ; 1.037      ;
; 1.406 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.348     ; 1.172      ;
; 1.408 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.348     ; 1.174      ;
; 1.412 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[1] ; clk                           ; clk         ; 0.000        ; 0.026      ; 1.522      ;
; 1.419 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[3]   ; clk                           ; clk         ; 0.000        ; 0.109      ; 1.612      ;
; 1.447 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_R_sync[2]   ; clk                           ; clk         ; 0.000        ; 0.109      ; 1.640      ;
; 1.449 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_R_sync[1]   ; clk                           ; clk         ; 0.000        ; 0.109      ; 1.642      ;
; 1.465 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.475     ; 1.104      ;
; 1.465 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.475     ; 1.104      ;
; 1.465 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.475     ; 1.104      ;
; 1.465 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.475     ; 1.104      ;
; 1.465 ; UART_N:uart_n|_UART_RX:rx|R_counter[1] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.475     ; 1.104      ;
; 1.467 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[5]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.475     ; 1.106      ;
; 1.467 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.475     ; 1.106      ;
; 1.467 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.475     ; 1.106      ;
; 1.467 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.475     ; 1.106      ;
; 1.467 ; UART_N:uart_n|_UART_RX:rx|R_counter[2] ; UART_N:uart_n|clk_R_sync[3]   ; UART_N:uart_n|clk_R_sync[0]   ; clk         ; 0.000        ; -0.475     ; 1.106      ;
; 1.468 ; UART_N:uart_n|clk_reductor[2]          ; UART_N:uart_n|clk_reductor[1] ; clk                           ; clk         ; 0.000        ; 0.026      ; 1.578      ;
; 1.473 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[2] ; clk                           ; clk         ; 0.000        ; 0.026      ; 1.583      ;
; 1.474 ; UART_N:uart_n|clk_reductor[4]          ; UART_N:uart_n|clk_reductor[3] ; clk                           ; clk         ; 0.000        ; 0.026      ; 1.584      ;
; 1.508 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; -0.633     ; 0.989      ;
; 1.536 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 0.000        ; 0.237      ; 1.857      ;
; 1.538 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; clk         ; 0.000        ; 0.237      ; 1.859      ;
; 1.544 ; UART_N:uart_n|clk_reductor[3]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 0.000        ; 0.238      ; 1.866      ;
; 1.546 ; UART_N:uart_n|clk_reductor[5]          ; UART_N:uart_n|clk_reductor[0] ; clk                           ; clk         ; 0.000        ; 0.238      ; 1.868      ;
; 1.567 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[1]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; -0.760     ; 0.921      ;
; 1.567 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[2]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; -0.760     ; 0.921      ;
; 1.567 ; UART_N:uart_n|_UART_RX:rx|R_counter[3] ; UART_N:uart_n|clk_R_sync[4]   ; UART_N:uart_n|clk_reductor[0] ; clk         ; 0.000        ; -0.760     ; 0.921      ;
+-------+----------------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+--------------------------------+---------+--------+----------+---------+---------------------+
; Clock                          ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack               ; -4.083  ; -0.536 ; N/A      ; N/A     ; -3.000              ;
;  UART_N:uart_n|clk_R_sync[0]   ; -2.075  ; 0.186  ; N/A      ; N/A     ; -1.487              ;
;  UART_N:uart_n|clk_reductor[0] ; -1.132  ; -0.536 ; N/A      ; N/A     ; -1.487              ;
;  clk                           ; -4.083  ; 0.211  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                ; -78.09  ; -2.129 ; 0.0      ; 0.0     ; -73.422             ;
;  UART_N:uart_n|clk_R_sync[0]   ; -21.345 ; 0.000  ; N/A      ; N/A     ; -19.331             ;
;  UART_N:uart_n|clk_reductor[0] ; -10.029 ; -2.129 ; N/A      ; N/A     ; -33.247             ;
;  clk                           ; -46.716 ; 0.000  ; N/A      ; N/A     ; -20.844             ;
+--------------------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; D_OUT[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[14]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[15]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[16]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[17]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[18]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[19]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[20]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[21]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[22]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[23]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[24]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[25]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[26]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[27]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[28]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[29]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[30]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_OUT[31]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; D_IN[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[16]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[17]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[18]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[19]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[20]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[21]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[22]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[23]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[8]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[24]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[9]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[25]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[10]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[26]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[11]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[27]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[12]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[28]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[13]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[29]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[14]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[30]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[15]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[31]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; D_OUT[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; D_OUT[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; D_OUT[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; D_OUT[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; D_OUT[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; D_OUT[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; D_OUT[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; D_OUT[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; D_OUT[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; D_OUT[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_OUT[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_OUT[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_OUT[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_OUT[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; D_OUT[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_OUT[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_OUT[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_OUT[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_OUT[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_OUT[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                           ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; clk                           ; clk                           ; 90       ; 0        ; 0        ; 0        ;
; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; 24       ; 0        ; 0        ; 0        ;
; UART_N:uart_n|clk_reductor[0] ; clk                           ; 48       ; 24       ; 0        ; 0        ;
; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0]   ; 25       ; 0        ; 0        ; 0        ;
; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0]   ; 25       ; 0        ; 0        ; 0        ;
; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 25       ; 0        ; 0        ; 0        ;
; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 25       ; 0        ; 0        ; 8        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                            ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; clk                           ; clk                           ; 90       ; 0        ; 0        ; 0        ;
; UART_N:uart_n|clk_R_sync[0]   ; clk                           ; 24       ; 0        ; 0        ; 0        ;
; UART_N:uart_n|clk_reductor[0] ; clk                           ; 48       ; 24       ; 0        ; 0        ;
; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0]   ; 25       ; 0        ; 0        ; 0        ;
; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_R_sync[0]   ; 25       ; 0        ; 0        ; 0        ;
; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_reductor[0] ; 25       ; 0        ; 0        ; 0        ;
; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; 25       ; 0        ; 0        ; 8        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 32    ; 32   ;
; Unconstrained Input Port Paths  ; 295   ; 295  ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 281   ; 281  ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------+
; Clock Status Summary                                                               ;
+-------------------------------+-------------------------------+------+-------------+
; Target                        ; Clock                         ; Type ; Status      ;
+-------------------------------+-------------------------------+------+-------------+
; UART_N:uart_n|clk_R_sync[0]   ; UART_N:uart_n|clk_R_sync[0]   ; Base ; Constrained ;
; UART_N:uart_n|clk_reductor[0] ; UART_N:uart_n|clk_reductor[0] ; Base ; Constrained ;
; clk                           ; clk                           ; Base ; Constrained ;
+-------------------------------+-------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; D_IN[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[5]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[6]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[7]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[8]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[9]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[10]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[11]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[12]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[13]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[14]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[15]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[16]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[17]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[18]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[19]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[20]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[21]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[22]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[23]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[24]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[25]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[26]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[27]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[28]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[29]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[30]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[31]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; D_OUT[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[16]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[17]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[18]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[19]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[20]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[21]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[22]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[23]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[24]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; D_IN[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[5]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[6]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[7]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[8]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[9]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[10]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[11]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[12]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[13]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[14]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[15]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[16]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[17]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[18]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[19]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[20]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[21]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[22]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[23]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[24]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[25]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[26]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[27]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[28]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[29]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[30]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_IN[31]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; D_OUT[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[16]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[17]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[18]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[19]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[20]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[21]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[22]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[23]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_OUT[24]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition
    Info: Processing started: Mon Mar 11 22:04:14 2024
Info: Command: quartus_sta Monolit -c Monolit
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Monolit.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name UART_N:uart_n|clk_R_sync[0] UART_N:uart_n|clk_R_sync[0]
    Info (332105): create_clock -period 1.000 -name UART_N:uart_n|clk_reductor[0] UART_N:uart_n|clk_reductor[0]
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: uart_n|Equal0~0  from: dataa  to: combout
    Info (332098): Cell: uart_n|Equal0~0  from: datac  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.083
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.083             -46.716 clk 
    Info (332119):    -2.075             -21.345 UART_N:uart_n|clk_R_sync[0] 
    Info (332119):    -1.132             -10.029 UART_N:uart_n|clk_reductor[0] 
Info (332146): Worst-case hold slack is -0.511
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.511              -2.032 UART_N:uart_n|clk_reductor[0] 
    Info (332119):     0.452               0.000 UART_N:uart_n|clk_R_sync[0] 
    Info (332119):     0.719               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -20.844 clk 
    Info (332119):    -1.487             -32.714 UART_N:uart_n|clk_reductor[0] 
    Info (332119):    -1.487             -19.331 UART_N:uart_n|clk_R_sync[0] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: uart_n|Equal0~0  from: dataa  to: combout
    Info (332098): Cell: uart_n|Equal0~0  from: datac  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.749
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.749             -43.158 clk 
    Info (332119):    -1.860             -19.861 UART_N:uart_n|clk_R_sync[0] 
    Info (332119):    -0.943              -8.857 UART_N:uart_n|clk_reductor[0] 
Info (332146): Worst-case hold slack is -0.536
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.536              -2.129 UART_N:uart_n|clk_reductor[0] 
    Info (332119):     0.401               0.000 UART_N:uart_n|clk_R_sync[0] 
    Info (332119):     0.602               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -20.844 clk 
    Info (332119):    -1.487             -33.247 UART_N:uart_n|clk_reductor[0] 
    Info (332119):    -1.487             -19.331 UART_N:uart_n|clk_R_sync[0] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: uart_n|Equal0~0  from: dataa  to: combout
    Info (332098): Cell: uart_n|Equal0~0  from: datac  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.058
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.058             -11.775 clk 
    Info (332119):    -0.274              -2.002 UART_N:uart_n|clk_R_sync[0] 
    Info (332119):     0.088               0.000 UART_N:uart_n|clk_reductor[0] 
Info (332146): Worst-case hold slack is -0.196
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.196              -0.777 UART_N:uart_n|clk_reductor[0] 
    Info (332119):     0.186               0.000 UART_N:uart_n|clk_R_sync[0] 
    Info (332119):     0.211               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.429 clk 
    Info (332119):    -1.000             -22.000 UART_N:uart_n|clk_reductor[0] 
    Info (332119):    -1.000             -13.000 UART_N:uart_n|clk_R_sync[0] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4767 megabytes
    Info: Processing ended: Mon Mar 11 22:04:17 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


