#### Q1 画一下电路图： CMOS反相器，与非门，或非门，三态输出们，漏级开路门
![图一](https://github.com/kangjian888/verilog_everyday/blob/master/day2/Basic_Digital_Module_Circuit.jpg)

#### Q2 解释Vih, Vil, Voh, Vol, Iddq
这个是关于逻辑门一些的相关概念。
为了更好的理解这些概念，我们先用理想的非门为例：
假设理想非门的电平标准为5V.那么当输入电压大于2.5V时候，输出为0V, 当输入电压小于2.5V的时候，输出为5V。
但是在实际当中，不可能存在这种理想的情况。而且在实际使用当中，上一级的逻辑门的输出和下一级逻辑门的输入相连，在某种程度上来讲，上一级逻辑门的输出相当于发射端，而下一级的逻辑门的输入相当于接受端，如图二所示。所以，往往的来讲，输出的高电平的最小值要大于输入的高电平的最小值，输出的低电平的最大值要小于输入的低电平的最大值。这样才能保证电路的正常工作。
对应到同一级的电路中，我们就有了输入和输出的实际的关系曲线和范围。通俗的来说，Vil实际就是输入电平的为逻辑0的时候，所对应的输入电压的最大值，只有低于Vil的输入，我们才能确保输出的逻辑保证正确。Vih就是输入电平为逻辑1的时候，所对应的输入电压的最小值，也就是只有高于Vih的电压，才能确保输出逻辑保持正确。同样的道理，Vol是输出为逻辑0的时候，实际输出电压的最大值，Voh是输出逻辑为1的时候，实际输出电压的最小值。对于Vih和Vio,我们可以理解为要求。对于Voh和Vol，我们可以理解为电路的特性。满足输出的要求，才能保证输出的特性。
![问题2里面相关图片](https://github.com/kangjian888/verilog_everyday/blob/master/day2/Q2.JPG)
#### Q3 CMOS 反相器的速度与哪些因素有关？什么是转换时间（transition time）和传播延迟（propagation delay）?

