\documentclass[tesi.tex]{subfiles}
\graphicspath{{/}}

%\usepackage[english]{babel}
\selectlanguage{italian}%

\begin{document}
\chapter*{\addcontentsline{toc}{chapter}{Introduzione}Introduzione}
Con il termine \textit{proprietà intellettuale} (PI, o IP dall'inglese \textit{intellectual properties}) ci si riferisce genericamente ai frutti dell'attività creativa/inventiva umana ai quali vengono riconosciuti determinati diritti. Formalmente, una proprietà intellettuale è definita come ``\textit{un lavoro originale e creativo che si manifesta in una forma tangibile tale da poter essere legalmente protetto}'' \cite{ipdefinition}. Il diritto a tale proprietà comprende sia il controllo delle modalità con le quali una PI è acceduta, utilizzata e/o distribuita, sia la protezione degli interessi dei creatori di PI. Difatti, oltre a proteggere le proprie PI, i creatori possono trarne profitto vendendo licenze o stipulando affiliazioni commerciali (franchising). Di conseguenza la protezione delle proprietà intellettuali è un meccanismo complesso che può spaziare su più ambiti differenti, come ad esempio il diritto giuridico, le tecnologie informatiche e le risorse umane.\\
\indent
In riferimento alle tecnologie informatiche, le minacce maggiori sono costituite dalla pirateria dei \textit{core} delle proprietà intellettuali e dalla produzione di componenti contraffatti. In particolare il termine \textit{core} è adoperato per riferirsi a progetti software o hardware che possono eseguiti o sintetizzati su circuiti integrati. In questo lavoro di tesi con il termine \textit{software IP core} ci riferiamo ad applicazioni eseguibili prodotte tramite le primitive di un qualsiasi linguaggio di programmazione, mentre con il termine \textit{hardware IP core} ci riferiamo a progetti sintetizzati a livello di porte logiche e direttamente implementabili in hardware.\\
\indent
Tradizionalmente grande attenzione è stata riposta nel proteggere proprietà intellettuali rendendo sicuri a livello software i sistemi di elaborazione. D'altro canto la pirateria software ha attirato una maggiore attenzione rispetto all'hardware siccome è più facilmente affrontabile in termini di costi, richiedendo strumenti economici che sono tipicamente disponibili ad un grande pubblico.
Tuttavia, dal momento che i circuiti integrati sono parte integrante di qualsiasi dispositivo elettronico, la pirateria hardware e la produzione di componenti contraffatti sono elementi ancora più cruciali rispetto alla sicurezza del software \cite{Alkabani2007}. In aggiunta, la protezione dell'hardware diventa ancora più critica se si considera che le aziende che effettuano progettazione hardware si rivolgono a fonderie esterne per la produzione dei propri design. Sebbene venga stipulato un accordo di riservatezza tra le fonderie e le aziende di progettazione, questo meccanismo introduce un problema di fiducia tra le due parti. In particolare, una fonderia potrebbe sovra produrre i circuiti integrati o clonare il progetto originale affidatogli, in modo tale da trarne ulteriore profitto sul cosiddetto \textit{mercato nero}. Tali problematiche trovano riscontro nella realtà, tanto che i componenti hardware dei computer, delle periferiche e dei sistemi embedded sono le proprietà intellettuali più contraffatte sul mercato \cite{alliance2002value}. A conferma di ciò, l'IHS ha stimato fino a 169 miliardi di dollari di perdite all'anno per l'industria elettronica \cite{counterfeit2012}.\\
\indent
Con l'avvento e la crescita dei \textit{field-programmable gate arrays} (FPGAs) sono nate ulteriori preoccupazioni riguardanti la sicurezza hardware e la protezione delle proprietà intellettuali. Infatti è possibile sfruttare la capacità di riprogrammazione degli FPGA in modo tale da permettere ad un progettista di poter riusare IP cores sviluppati da terze parti. Inoltre i moderni FPGA hanno estremamente ridotto il gap con gli \textit{application specific integrated circuits} (ASICs) grazie all'introduzione all'interno dello stesso chip di un \textit{Processing System}, definendo così \textit{Systems on Programmable Chips} (SoPCs). Di conseguenza è nato un nuovo segmento di mercato del cosiddetto \textit{reconfigurable computing}, che sfrutta principalmente le potenzialità della tecnologia FPGA in modo tale da fornire acceleratori hardware per task tipicamente progettati per essere eseguiti in software. Pertanto diventa cruciale proteggere sia i software IP cores, che sono eseguiti sui SoPC, sia gli hardware IP cores, che sono sintetizzati sugli FPGA. Tale problematica evidenzia il bisogno di nuovi schemi di protezione e di meccanismi di difesa per garantire adeguati diritti ai creatori di PI.\\
\indent
Tipicamente per prevenire la pirateria delle proprietà intellettuali, i venditori di PI stipulano con i propri clienti un accordo di licenza vincolante, incorporando un meccanismo di protezione all'interno dei propri progetti o cifrando gli stessi IP cores. Quest'ultimo approccio è maggiormente prevalente nei progetti FPGA-based \cite{narasimhan2012hardware} e si basa su una terza parte fidata che agisce come intermediario tra il venditore di IP e i suoi clienti. In particolare i venditori di IP vendono e rilasciano i propri hardware IP cores utilizzando file di bitstream cifrati, i quali contengono la nuova configurazione, relativa all'hardware IP core, che assumerà la FPGA quando verrà riprogrammata. Utilizzando questo schema di protezione, la terza parte assume quindi il ruolo di autorità fidata che non solo è a conoscenza della chiave crittografica, ma si occupa anche di inserirla all'interno del dispositivo FPGA.\\
\indent
Recentemente è stato introdotto un nuovo approccio basato sullo sviluppo di un'infrastruttura per il Digital Right Management (DRM) in grado di garantire protezione, distribuzione, modifica e applicazione dei diritti connessi all'utilizzo di contenuti digitali. Le implementazioni del DRM sono spesso basate su piattaforme fidate di elaborazione che forniscono nativamente i meccanismi appena descritti. Tali piattaforme integrano al loro interno un chip addizionale, il Trusted Platform Module (TPM), che fornisce primitive per la sicurezza, come attestazione della piattaforma e archiviazione protetta, in modo tale da validare la configurazione dell'hardware e/o del software della piattaforma stessa \cite{tpmspec}.\\
\indent
La sicurezza dei meccanismi di protezione appena descritti può essere ulteriormente aumentata sfruttando le Physically Unclonable Functions (PUFs), le quali forniscono firme digitali uniche prodotte sfruttando le proprietà fisiche del dispositivo in cui sono integrate. Utilizzando le loro eccezionali caratteristiche di non clonabilità e impredicibilità, ed essendo anti-manomissione, è possibile sviluppare nuovi meccanismi maggiormente sicuri per la protezione di proprietà intellettuali. Inoltre, siccome le PUF sono implementabili su qualsiasi dispositivo, è possibile sfruttarle anche su FPGA a basso costo che non dispongono di meccanismi integrati di cifratura. Difatti, in letteratura sono disponibili numerose implementazioni di PUF e di protocolli per la protezione di proprietà intellettuali, sia per ASIC che per FPGA.


\section*{\addcontentsline{toc}{section}{Contributo della Tesi}Contributo della Tesi}
L'obiettivo di questo lavoro di tesi è fornire un'analisi sui meccanismi disponibili per la protezione di proprietà intellettuali, e di contribuire con soluzioni innovative per FPGA e SoPC che sfruttano le caratteristiche delle PUF.\\
\indent
Parte del lavoro di tesi è stato pubblicato e discusso in conferenze accademiche. Di seguito riportiamo la lista degli articoli prodotti:
\begin{itemize}
	\item M. Barbareschi, P. Bagnasco, and A. Mazzeo, ``Supply voltage variation impact on anderson puf quality'', in \textit{Design \& Technology of Integrated Systems In Nanoscale Era (DTIS). 2015 10th IEEE International Conference On.} IEEE, 2015, pp. 1--6.
	\item M. Barbareschi, A. Mazzeo, and P. Bagnasco, ``Implementing reliable mechanisms for ip protection on low-end fpga devices'', March 2015. URL \url{http://www.date-conference.com/conference/workshop-w10}. DATE W10 TRUDEVICE 2015, online publication.
\end{itemize}



\section*{\addcontentsline{toc}{section}{Organizzazione della Tesi}Organizzazione della Tesi}
La struttura della tesi è riportata di seguito:
\begin{itemize}
	\item Il Capitolo 1 presenta le attuali minacce alla sicurezza hardware che sfruttano le vulnerabilità della tecnologia FPGA, e le relative contromisure disponibili;
	\item Il Capitolo 2 fornisce un'ampia analisi sulle proprietà delle silicon PUF e sulle implementazioni disponibili per la tecnologia FPGA;
	\item Il Capitolo 3 introduce i meccanismi di sicurezza e i protocolli di protezione che sfruttano le PUF presenti in letteratura;
	\item Nel Capitolo 4 definiamo e implementiamo nuove soluzioni che, mediante le PUF, forniscono meccanismi per la protezione di proprietà intellettuali. In particolare presentiamo diversi implementazioni per il licensing e la protezione di IP cores sia per FPGA a basso costo che per dispositivi più complessi. Tali meccanismi sfruttano l'offuscamento, la crittografia e il TPM. Inoltre, presentiamo uno schema innovativo di \textit{enrollment}, il quale permette ad una terza parte di estendere dinamicamente e remotamente l'iniziale set di challenge-response di una PUF;
	\item Il Capitolo 5 conclude la tesi, e fornisce indicazioni riguardanti futuri sviluppi;
	\item La Appendice A presenta un'analisi dettaglia della PUF di Anderson, descrivendo il procedimento di \textit{porting} per la FPGA Xilinx Spartan-3E, e stimando sperimentalmente le sue qualità al variare delle condizioni ambientali.
\end{itemize}


\end{document}
