onerror {resume}
quietly WaveActivateNextPane {} 0
add wave -noupdate -divider {=============== TESTBENCH ===============}
add wave -noupdate -group TB_WRAPPER -group Inputs -color Gold /tb_wrapper/clk_i
add wave -noupdate -group TB_WRAPPER -group Inputs -color Orange /tb_wrapper/rst_ni
add wave -noupdate -radix hexadecimal /tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/clk_i
add wave -noupdate -radix hexadecimal /tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/rst_ni
add wave -noupdate -radix hexadecimal /tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/rw_en_i
add wave -noupdate -radix hexadecimal /tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/r1_addr_i
add wave -noupdate -radix hexadecimal /tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/r2_addr_i
add wave -noupdate -radix hexadecimal /tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/waddr_i
add wave -noupdate -radix hexadecimal /tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/wdata_i
add wave -noupdate -radix hexadecimal /tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/r1_data_o
add wave -noupdate -radix hexadecimal /tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/r2_data_o
add wave -noupdate -radix hexadecimal -childformat {{{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[31]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[30]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[29]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[28]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[27]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[26]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[25]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[24]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[23]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[22]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[21]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[20]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[19]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[18]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[17]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[16]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[15]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[14]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[13]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[12]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[11]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[10]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[9]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[8]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[7]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[6]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[5]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[4]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[3]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[2]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[1]} -radix hexadecimal} {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[0]} -radix hexadecimal}} -expand -subitemconfig {{/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[31]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[30]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[29]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[28]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[27]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[26]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[25]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[24]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[23]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[22]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[21]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[20]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[19]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[18]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[17]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[16]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[15]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[14]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[13]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[12]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[11]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[10]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[9]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[8]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[7]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[6]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[5]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[4]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[3]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[2]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[1]} {-radix hexadecimal} {/tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers[0]} {-radix hexadecimal}} /tb_wrapper/ceres_wrapper/i_soc/i_decode/i_reg_file/registers
add wave -noupdate -radix hexadecimal /tb_wrapper/ceres_wrapper/i_uart/i_uart_tx/i_tx_buffer/write_en
add wave -noupdate -radix hexadecimal /tb_wrapper/ceres_wrapper/i_uart/i_uart_tx/i_tx_buffer/read_en
add wave -noupdate -radix hexadecimal /tb_wrapper/ceres_wrapper/i_uart/i_uart_tx/i_tx_buffer/fifo_mem
TreeUpdate [SetDefaultTree]
WaveRestoreCursors {{Cursor 1} {37273 ns} 0}
quietly wave cursor active 1
configure wave -namecolwidth 300
configure wave -valuecolwidth 120
configure wave -justifyvalue left
configure wave -signalnamewidth 1
configure wave -snapdistance 10
configure wave -datasetprefix 0
configure wave -rowmargin 4
configure wave -childrowmargin 2
configure wave -gridoffset 0
configure wave -gridperiod 1
configure wave -griddelta 40
configure wave -timeline 0
configure wave -timelineunits ns
update
WaveRestoreZoom {0 ns} {92605 ns}
