# Verilog实现简易密码箱
## 前言
用了一天的时间从入门到该成品完工,学习良久,心神俱疲,不过还算值得,我想要的功能大多都实现了.
## 设备和平台
开发板:小脚丫(stepfpga) MAX 10 系列 10M02SCM153 FPGA 开发板.

IDE:Intel Quartus Prime Lite Edition 18.1 集成开发环境.

数据线:随便一根可以传数据的就行.
## 功能和特色
### 不可更改的密码
密码通过四路拨动开关来实现输入,较难猜出的密码,并且不会被恶意更改.
### 防止恶意的试错
密码试错有次数限制,如果三次都没有输入正确密码的话系统会锁死,就不能再试了.
### 简易明了的显示
数码管会显示当前剩余的尝试次数,如果密码输入正确则会变为两根横杠.
### 缤纷多彩的灯光
密码输入错误会亮红灯,密码输入正确会亮绿灯,尝试次数用完后红灯绿灯都会亮.
### 用户友好的操作
密码输入完后需要按下确认键,防止浪费珍贵的试错机会,并且还预先设置好了复位键,便于二次开发时的调试.
### 符合规范的代码
几乎每一条语句都有注释,变量名也都规范命名,便于维护和调试,没有冗余代码,每一行都一针见血.

>如果你对我的代码有疑问或者其他什么问题,欢迎给我留言或者发邮件,我都会及时回复的.
>我的邮箱:mr.liujiangyan@gmail.com.
