TimeQuest Timing Analyzer report for SOS_Generator_module
Tue Sep 13 09:54:58 2016
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'CLK'
 25. Slow 1200mV 0C Model Hold: 'CLK'
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1200mV 0C Model Metastability Summary
 30. Fast 1200mV 0C Model Setup Summary
 31. Fast 1200mV 0C Model Hold Summary
 32. Fast 1200mV 0C Model Recovery Summary
 33. Fast 1200mV 0C Model Removal Summary
 34. Fast 1200mV 0C Model Minimum Pulse Width Summary
 35. Fast 1200mV 0C Model Setup: 'CLK'
 36. Fast 1200mV 0C Model Hold: 'CLK'
 37. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Fast 1200mV 0C Model Metastability Summary
 41. Multicorner Timing Analysis Summary
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Signal Integrity Metrics (Slow 1200mv 0c Model)
 47. Signal Integrity Metrics (Slow 1200mv 85c Model)
 48. Signal Integrity Metrics (Fast 1200mv 0c Model)
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name      ; SOS_Generator_module                                ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6F17C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 202.92 MHz ; 202.92 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -3.928 ; -172.237           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -95.194                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                   ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -3.928 ; SOS_module:U2|Count_MS[1] ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.104     ; 4.825      ;
; -3.928 ; SOS_module:U2|Count_MS[1] ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.104     ; 4.825      ;
; -3.881 ; SOS_module:U2|i[2]        ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.538     ; 4.344      ;
; -3.881 ; SOS_module:U2|i[2]        ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.538     ; 4.344      ;
; -3.879 ; SOS_module:U2|Count_MS[3] ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.104     ; 4.776      ;
; -3.879 ; SOS_module:U2|Count_MS[3] ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.104     ; 4.776      ;
; -3.839 ; SOS_module:U2|Count_MS[2] ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.104     ; 4.736      ;
; -3.839 ; SOS_module:U2|Count_MS[2] ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.104     ; 4.736      ;
; -3.766 ; SOS_module:U2|Count_MS[5] ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.104     ; 4.663      ;
; -3.766 ; SOS_module:U2|Count_MS[5] ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.104     ; 4.663      ;
; -3.741 ; SOS_module:U2|Count_MS[8] ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.104     ; 4.638      ;
; -3.741 ; SOS_module:U2|Count_MS[8] ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.104     ; 4.638      ;
; -3.729 ; SOS_module:U2|Count_MS[9] ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.104     ; 4.626      ;
; -3.729 ; SOS_module:U2|Count_MS[9] ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.104     ; 4.626      ;
; -3.680 ; SOS_module:U2|i[4]        ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.540     ; 4.141      ;
; -3.680 ; SOS_module:U2|i[4]        ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.540     ; 4.141      ;
; -3.654 ; SOS_module:U2|Count_MS[1] ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.104     ; 4.551      ;
; -3.610 ; SOS_module:U2|Count_MS[2] ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.104     ; 4.507      ;
; -3.607 ; SOS_module:U2|i[2]        ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.538     ; 4.070      ;
; -3.606 ; SOS_module:U2|i[3]        ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.526      ;
; -3.606 ; SOS_module:U2|i[3]        ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.526      ;
; -3.605 ; SOS_module:U2|Count_MS[3] ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.104     ; 4.502      ;
; -3.597 ; SOS_module:U2|Count_MS[6] ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.104     ; 4.494      ;
; -3.597 ; SOS_module:U2|Count_MS[6] ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.104     ; 4.494      ;
; -3.572 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.490      ;
; -3.572 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.490      ;
; -3.572 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.490      ;
; -3.572 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.490      ;
; -3.572 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.490      ;
; -3.572 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.490      ;
; -3.572 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.490      ;
; -3.572 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.490      ;
; -3.572 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.490      ;
; -3.572 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.490      ;
; -3.523 ; SOS_module:U2|i[0]        ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.443      ;
; -3.523 ; SOS_module:U2|i[0]        ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.443      ;
; -3.500 ; SOS_module:U2|Count_MS[0] ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.104     ; 4.397      ;
; -3.500 ; SOS_module:U2|Count_MS[0] ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.104     ; 4.397      ;
; -3.493 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.427      ;
; -3.493 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.427      ;
; -3.493 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.427      ;
; -3.493 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.427      ;
; -3.493 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.427      ;
; -3.493 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.427      ;
; -3.493 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.427      ;
; -3.493 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.427      ;
; -3.493 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.427      ;
; -3.493 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.427      ;
; -3.492 ; SOS_module:U2|Count_MS[5] ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.104     ; 4.389      ;
; -3.488 ; SOS_module:U2|Count_MS[1] ; SOS_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; 0.336      ; 4.825      ;
; -3.481 ; SOS_module:U2|i[1]        ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.401      ;
; -3.481 ; SOS_module:U2|i[1]        ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.401      ;
; -3.469 ; SOS_module:U2|Count_MS[8] ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.104     ; 4.366      ;
; -3.455 ; SOS_module:U2|Count_MS[9] ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.104     ; 4.352      ;
; -3.451 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.384      ;
; -3.451 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.384      ;
; -3.451 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.384      ;
; -3.451 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.384      ;
; -3.451 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.384      ;
; -3.451 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.384      ;
; -3.451 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.384      ;
; -3.451 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.384      ;
; -3.451 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.384      ;
; -3.451 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.384      ;
; -3.441 ; SOS_module:U2|i[2]        ; SOS_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; -0.098     ; 4.344      ;
; -3.441 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.374      ;
; -3.441 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.374      ;
; -3.441 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.374      ;
; -3.441 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.374      ;
; -3.441 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.374      ;
; -3.441 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.374      ;
; -3.441 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.374      ;
; -3.441 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.374      ;
; -3.441 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.374      ;
; -3.441 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.374      ;
; -3.439 ; SOS_module:U2|Count_MS[3] ; SOS_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; 0.336      ; 4.776      ;
; -3.406 ; SOS_module:U2|i[4]        ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.540     ; 3.867      ;
; -3.401 ; SOS_module:U2|Count1[5]   ; SOS_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.335      ;
; -3.401 ; SOS_module:U2|Count1[5]   ; SOS_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.335      ;
; -3.401 ; SOS_module:U2|Count1[5]   ; SOS_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.335      ;
; -3.401 ; SOS_module:U2|Count1[5]   ; SOS_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.335      ;
; -3.401 ; SOS_module:U2|Count1[5]   ; SOS_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.335      ;
; -3.401 ; SOS_module:U2|Count1[5]   ; SOS_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.335      ;
; -3.401 ; SOS_module:U2|Count1[5]   ; SOS_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.335      ;
; -3.401 ; SOS_module:U2|Count1[5]   ; SOS_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.335      ;
; -3.401 ; SOS_module:U2|Count1[5]   ; SOS_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.335      ;
; -3.401 ; SOS_module:U2|Count1[5]   ; SOS_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.335      ;
; -3.399 ; SOS_module:U2|Count_MS[2] ; SOS_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; 0.336      ; 4.736      ;
; -3.334 ; SOS_module:U2|Count_MS[7] ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.104     ; 4.231      ;
; -3.334 ; SOS_module:U2|Count_MS[7] ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.104     ; 4.231      ;
; -3.332 ; SOS_module:U2|i[3]        ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.252      ;
; -3.326 ; SOS_module:U2|Count_MS[5] ; SOS_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; 0.336      ; 4.663      ;
; -3.323 ; SOS_module:U2|Count_MS[6] ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.104     ; 4.220      ;
; -3.316 ; SOS_module:U2|Count_MS[1] ; SOS_module:U2|isCount     ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.238      ;
; -3.310 ; SOS_module:U2|Count1[10]  ; SOS_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.244      ;
; -3.310 ; SOS_module:U2|Count1[10]  ; SOS_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.244      ;
; -3.310 ; SOS_module:U2|Count1[10]  ; SOS_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.244      ;
; -3.310 ; SOS_module:U2|Count1[10]  ; SOS_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.244      ;
; -3.310 ; SOS_module:U2|Count1[10]  ; SOS_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.244      ;
; -3.310 ; SOS_module:U2|Count1[10]  ; SOS_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.244      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                         ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; SOS_module:U2|i[3]           ; SOS_module:U2|i[3]           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.704 ; SOS_module:U2|Count_MS[9]    ; SOS_module:U2|Count_MS[9]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.997      ;
; 0.731 ; SOS_module:U2|rPin_Out       ; SOS_module:U2|rPin_Out       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.024      ;
; 0.743 ; Control_module:U1|Count1[1]  ; Control_module:U1|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.036      ;
; 0.744 ; Control_module:U1|Count1[3]  ; Control_module:U1|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.037      ;
; 0.747 ; Control_module:U1|Count1[2]  ; Control_module:U1|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; SOS_module:U2|Count_MS[7]    ; SOS_module:U2|Count_MS[7]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.040      ;
; 0.760 ; Control_module:U1|Count1[13] ; Control_module:U1|Count1[13] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; Control_module:U1|Count1[11] ; Control_module:U1|Count1[11] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; Control_module:U1|Count1[19] ; Control_module:U1|Count1[19] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; Control_module:U1|Count1[17] ; Control_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; Control_module:U1|Count1[9]  ; Control_module:U1|Count1[9]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; Control_module:U1|Count1[25] ; Control_module:U1|Count1[25] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; SOS_module:U2|Count1[1]      ; SOS_module:U2|Count1[1]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; SOS_module:U2|Count1[5]      ; SOS_module:U2|Count1[5]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; SOS_module:U2|Count1[11]     ; SOS_module:U2|Count1[11]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; SOS_module:U2|Count1[13]     ; SOS_module:U2|Count1[13]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; Control_module:U1|Count1[5]  ; Control_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; Control_module:U1|Count1[4]  ; Control_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; SOS_module:U2|Count1[15]     ; SOS_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; Control_module:U1|Count1[16] ; Control_module:U1|Count1[16] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; Control_module:U1|Count1[10] ; Control_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; SOS_module:U2|Count1[2]      ; SOS_module:U2|Count1[2]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; SOS_module:U2|Count1[7]      ; SOS_module:U2|Count1[7]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; SOS_module:U2|Count1[9]      ; SOS_module:U2|Count1[9]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; Control_module:U1|Count1[26] ; Control_module:U1|Count1[26] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; Control_module:U1|Count1[24] ; Control_module:U1|Count1[24] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; Control_module:U1|Count1[18] ; Control_module:U1|Count1[18] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; Control_module:U1|Count1[6]  ; Control_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; SOS_module:U2|Count_MS[8]    ; SOS_module:U2|Count_MS[8]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; SOS_module:U2|Count1[14]     ; SOS_module:U2|Count1[14]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; SOS_module:U2|Count1[8]      ; SOS_module:U2|Count1[8]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; SOS_module:U2|Count1[10]     ; SOS_module:U2|Count1[10]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; SOS_module:U2|Count1[12]     ; SOS_module:U2|Count1[12]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.059      ;
; 0.771 ; SOS_module:U2|i[2]           ; SOS_module:U2|i[2]           ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.081      ;
; 0.786 ; Control_module:U1|Count1[0]  ; Control_module:U1|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.079      ;
; 0.786 ; SOS_module:U2|Count1[0]      ; SOS_module:U2|Count1[0]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.079      ;
; 0.951 ; SOS_module:U2|i[1]           ; SOS_module:U2|i[1]           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.244      ;
; 0.955 ; SOS_module:U2|i[3]           ; SOS_module:U2|i[2]           ; CLK          ; CLK         ; 0.000        ; 0.538      ; 1.705      ;
; 0.960 ; SOS_module:U2|Count_MS[2]    ; SOS_module:U2|Count_MS[2]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.253      ;
; 0.968 ; SOS_module:U2|Count_MS[5]    ; SOS_module:U2|Count_MS[5]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.261      ;
; 0.970 ; SOS_module:U2|Count_MS[1]    ; SOS_module:U2|Count_MS[1]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.263      ;
; 0.973 ; SOS_module:U2|Count_MS[6]    ; SOS_module:U2|Count_MS[6]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.266      ;
; 0.978 ; SOS_module:U2|Count_MS[3]    ; SOS_module:U2|Count_MS[3]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.271      ;
; 0.984 ; SOS_module:U2|Count_MS[0]    ; SOS_module:U2|Count_MS[0]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.277      ;
; 1.004 ; SOS_module:U2|i[0]           ; SOS_module:U2|i[0]           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.297      ;
; 1.031 ; SOS_module:U2|i[4]           ; SOS_module:U2|i[4]           ; CLK          ; CLK         ; 0.000        ; 0.099      ; 1.342      ;
; 1.041 ; Control_module:U1|Count1[27] ; Control_module:U1|Count1[27] ; CLK          ; CLK         ; 0.000        ; 0.100      ; 1.353      ;
; 1.047 ; SOS_module:U2|Count_MS[4]    ; SOS_module:U2|Count_MS[4]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.340      ;
; 1.078 ; SOS_module:U2|i[1]           ; SOS_module:U2|i[2]           ; CLK          ; CLK         ; 0.000        ; 0.538      ; 1.828      ;
; 1.098 ; Control_module:U1|Count1[1]  ; Control_module:U1|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.391      ;
; 1.099 ; Control_module:U1|Count1[3]  ; Control_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.392      ;
; 1.101 ; SOS_module:U2|Count_MS[7]    ; SOS_module:U2|Count_MS[8]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.394      ;
; 1.108 ; Control_module:U1|Count1[2]  ; Control_module:U1|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.401      ;
; 1.116 ; Control_module:U1|Count1[9]  ; Control_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; Control_module:U1|Count1[17] ; Control_module:U1|Count1[18] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; SOS_module:U2|Count1[1]      ; SOS_module:U2|Count1[2]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; Control_module:U1|Count1[25] ; Control_module:U1|Count1[26] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; Control_module:U1|Count1[5]  ; Control_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; Control_module:U1|Count1[2]  ; Control_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; SOS_module:U2|Count1[13]     ; SOS_module:U2|Count1[14]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; SOS_module:U2|Count1[11]     ; SOS_module:U2|Count1[12]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; SOS_module:U2|Count1[7]      ; SOS_module:U2|Count1[8]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; SOS_module:U2|Count1[9]      ; SOS_module:U2|Count1[10]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.411      ;
; 1.121 ; Control_module:U1|Count1[8]  ; Control_module:U1|Count1[21] ; CLK          ; CLK         ; 0.000        ; 0.577      ; 1.910      ;
; 1.124 ; Control_module:U1|Count1[0]  ; Control_module:U1|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; Control_module:U1|Count1[4]  ; Control_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; SOS_module:U2|Count1[0]      ; SOS_module:U2|Count1[1]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; Control_module:U1|Count1[10] ; Control_module:U1|Count1[11] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; Control_module:U1|Count1[16] ; Control_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; Control_module:U1|Count1[18] ; Control_module:U1|Count1[19] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; Control_module:U1|Count1[24] ; Control_module:U1|Count1[25] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; SOS_module:U2|Count_MS[8]    ; SOS_module:U2|Count_MS[9]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; SOS_module:U2|Count1[14]     ; SOS_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; SOS_module:U2|Count1[10]     ; SOS_module:U2|Count1[11]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; SOS_module:U2|Count1[12]     ; SOS_module:U2|Count1[13]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; SOS_module:U2|Count1[8]      ; SOS_module:U2|Count1[9]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.420      ;
; 1.133 ; Control_module:U1|Count1[0]  ; Control_module:U1|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; Control_module:U1|Count1[4]  ; Control_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; SOS_module:U2|Count1[0]      ; SOS_module:U2|Count1[2]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; Control_module:U1|Count1[16] ; Control_module:U1|Count1[18] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; Control_module:U1|Count1[24] ; Control_module:U1|Count1[26] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.428      ;
; 1.136 ; SOS_module:U2|Count1[12]     ; SOS_module:U2|Count1[14]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; SOS_module:U2|Count1[10]     ; SOS_module:U2|Count1[12]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; SOS_module:U2|Count1[8]      ; SOS_module:U2|Count1[10]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.429      ;
; 1.137 ; Control_module:U1|Count1[14] ; Control_module:U1|Count1[16] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.430      ;
; 1.169 ; Control_module:U1|Count1[14] ; Control_module:U1|Count1[14] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.462      ;
; 1.175 ; SOS_module:U2|i[0]           ; SOS_module:U2|isCount        ; CLK          ; CLK         ; 0.000        ; 0.106      ; 1.493      ;
; 1.180 ; Control_module:U1|Count1[26] ; Control_module:U1|Count1[27] ; CLK          ; CLK         ; 0.000        ; 0.575      ; 1.967      ;
; 1.229 ; Control_module:U1|Count1[1]  ; Control_module:U1|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.522      ;
; 1.230 ; Control_module:U1|Count1[3]  ; Control_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.523      ;
; 1.232 ; SOS_module:U2|Count_MS[7]    ; SOS_module:U2|Count_MS[9]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.525      ;
; 1.238 ; Control_module:U1|Count1[1]  ; Control_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.531      ;
; 1.239 ; Control_module:U1|Count1[3]  ; Control_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.532      ;
; 1.246 ; Control_module:U1|Count1[11] ; Control_module:U1|Count1[13] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.539      ;
; 1.247 ; Control_module:U1|Count1[9]  ; Control_module:U1|Count1[11] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; Control_module:U1|Count1[17] ; Control_module:U1|Count1[19] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.540      ;
; 1.248 ; Control_module:U1|Count1[7]  ; Control_module:U1|Count1[9]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; Control_module:U1|Count1[2]  ; Control_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; SOS_module:U2|Count1[5]      ; SOS_module:U2|Count1[7]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.541      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|isEn       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count_MS[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count_MS[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count_MS[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count_MS[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count_MS[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count_MS[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count_MS[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count_MS[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count_MS[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count_MS[9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|i[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|i[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|i[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|i[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|i[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|isCount        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|rPin_Out       ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|i[4]           ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|i[2]           ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Control_module:U1|Count1[27] ;
; 0.279  ; 0.499        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Control_module:U1|Count1[21] ;
; 0.279  ; 0.499        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Control_module:U1|Count1[23] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[0]      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[10]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[11]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[12]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[13]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[14]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[15]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[1]      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[2]      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[3]      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[4]      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[5]      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[6]      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[7]      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[8]      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[9]      ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Control_module:U1|Count1[12] ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Control_module:U1|Count1[15] ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Control_module:U1|Count1[20] ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Control_module:U1|Count1[22] ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Control_module:U1|Count1[8]  ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[0]    ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[1]    ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[2]    ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[3]    ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[4]    ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[5]    ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[6]    ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[7]    ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[8]    ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[9]    ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Control_module:U1|Count1[0]  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 7.790 ; 7.927 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 7.516 ; 7.648 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 217.3 MHz ; 217.3 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -3.602 ; -154.828          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -95.194                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                    ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -3.602 ; SOS_module:U2|Count_MS[3] ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.511      ;
; -3.602 ; SOS_module:U2|Count_MS[3] ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.511      ;
; -3.594 ; SOS_module:U2|Count_MS[1] ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.503      ;
; -3.594 ; SOS_module:U2|Count_MS[1] ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.503      ;
; -3.557 ; SOS_module:U2|i[2]        ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.503     ; 4.056      ;
; -3.557 ; SOS_module:U2|i[2]        ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.503     ; 4.056      ;
; -3.537 ; SOS_module:U2|Count_MS[2] ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.446      ;
; -3.537 ; SOS_module:U2|Count_MS[2] ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.446      ;
; -3.385 ; SOS_module:U2|Count_MS[5] ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.294      ;
; -3.385 ; SOS_module:U2|Count_MS[5] ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.294      ;
; -3.382 ; SOS_module:U2|Count_MS[8] ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.291      ;
; -3.382 ; SOS_module:U2|Count_MS[8] ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.291      ;
; -3.373 ; SOS_module:U2|Count_MS[9] ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.282      ;
; -3.373 ; SOS_module:U2|Count_MS[9] ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.282      ;
; -3.350 ; SOS_module:U2|Count_MS[3] ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.259      ;
; -3.342 ; SOS_module:U2|Count_MS[1] ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.251      ;
; -3.329 ; SOS_module:U2|i[4]        ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.499     ; 3.832      ;
; -3.329 ; SOS_module:U2|i[4]        ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.499     ; 3.832      ;
; -3.323 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.251      ;
; -3.323 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.251      ;
; -3.323 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.251      ;
; -3.323 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.251      ;
; -3.323 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.251      ;
; -3.323 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.251      ;
; -3.323 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.251      ;
; -3.323 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.251      ;
; -3.323 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.251      ;
; -3.323 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.251      ;
; -3.321 ; SOS_module:U2|Count_MS[6] ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.230      ;
; -3.321 ; SOS_module:U2|Count_MS[6] ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.230      ;
; -3.305 ; SOS_module:U2|i[2]        ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.503     ; 3.804      ;
; -3.285 ; SOS_module:U2|Count_MS[2] ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.194      ;
; -3.282 ; SOS_module:U2|i[3]        ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.211      ;
; -3.282 ; SOS_module:U2|i[3]        ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.211      ;
; -3.237 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.180      ;
; -3.237 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.180      ;
; -3.237 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.180      ;
; -3.237 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.180      ;
; -3.237 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.180      ;
; -3.237 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.180      ;
; -3.237 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.180      ;
; -3.237 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.180      ;
; -3.237 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.180      ;
; -3.237 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.180      ;
; -3.204 ; SOS_module:U2|i[0]        ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.133      ;
; -3.204 ; SOS_module:U2|i[0]        ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.133      ;
; -3.188 ; SOS_module:U2|Count_MS[3] ; SOS_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; 0.321      ; 4.511      ;
; -3.180 ; SOS_module:U2|Count_MS[1] ; SOS_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; 0.321      ; 4.503      ;
; -3.161 ; SOS_module:U2|Count_MS[0] ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.070      ;
; -3.161 ; SOS_module:U2|Count_MS[0] ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.070      ;
; -3.143 ; SOS_module:U2|i[2]        ; SOS_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; -0.089     ; 4.056      ;
; -3.141 ; SOS_module:U2|i[1]        ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.070      ;
; -3.141 ; SOS_module:U2|i[1]        ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.070      ;
; -3.137 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.079      ;
; -3.137 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.079      ;
; -3.137 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.079      ;
; -3.137 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.079      ;
; -3.137 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.079      ;
; -3.137 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.079      ;
; -3.137 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.079      ;
; -3.137 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.079      ;
; -3.137 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.079      ;
; -3.137 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.079      ;
; -3.133 ; SOS_module:U2|Count_MS[5] ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.042      ;
; -3.130 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.072      ;
; -3.130 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.072      ;
; -3.130 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.072      ;
; -3.130 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.072      ;
; -3.130 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.072      ;
; -3.130 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.072      ;
; -3.130 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.072      ;
; -3.130 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.072      ;
; -3.130 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.072      ;
; -3.130 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.072      ;
; -3.130 ; SOS_module:U2|Count_MS[8] ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.039      ;
; -3.123 ; SOS_module:U2|Count_MS[2] ; SOS_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; 0.321      ; 4.446      ;
; -3.121 ; SOS_module:U2|Count_MS[9] ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.030      ;
; -3.103 ; SOS_module:U2|Count1[5]   ; SOS_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.046      ;
; -3.103 ; SOS_module:U2|Count1[5]   ; SOS_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.046      ;
; -3.103 ; SOS_module:U2|Count1[5]   ; SOS_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.046      ;
; -3.103 ; SOS_module:U2|Count1[5]   ; SOS_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.046      ;
; -3.103 ; SOS_module:U2|Count1[5]   ; SOS_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.046      ;
; -3.103 ; SOS_module:U2|Count1[5]   ; SOS_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.046      ;
; -3.103 ; SOS_module:U2|Count1[5]   ; SOS_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.046      ;
; -3.103 ; SOS_module:U2|Count1[5]   ; SOS_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.046      ;
; -3.103 ; SOS_module:U2|Count1[5]   ; SOS_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.046      ;
; -3.103 ; SOS_module:U2|Count1[5]   ; SOS_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.046      ;
; -3.077 ; SOS_module:U2|i[4]        ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.499     ; 3.580      ;
; -3.069 ; SOS_module:U2|Count_MS[6] ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.093     ; 3.978      ;
; -3.060 ; SOS_module:U2|Count1[0]   ; SOS_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.003      ;
; -3.060 ; SOS_module:U2|Count1[0]   ; SOS_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.003      ;
; -3.060 ; SOS_module:U2|Count1[0]   ; SOS_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.003      ;
; -3.060 ; SOS_module:U2|Count1[0]   ; SOS_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.003      ;
; -3.060 ; SOS_module:U2|Count1[0]   ; SOS_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.003      ;
; -3.060 ; SOS_module:U2|Count1[0]   ; SOS_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.003      ;
; -3.060 ; SOS_module:U2|Count1[0]   ; SOS_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.003      ;
; -3.060 ; SOS_module:U2|Count1[0]   ; SOS_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.003      ;
; -3.060 ; SOS_module:U2|Count1[0]   ; SOS_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.003      ;
; -3.060 ; SOS_module:U2|Count1[0]   ; SOS_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.003      ;
; -3.059 ; SOS_module:U2|Count_MS[3] ; SOS_module:U2|isCount     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.989      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; SOS_module:U2|i[3]           ; SOS_module:U2|i[3]           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.633 ; SOS_module:U2|Count_MS[9]    ; SOS_module:U2|Count_MS[9]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.901      ;
; 0.673 ; SOS_module:U2|rPin_Out       ; SOS_module:U2|rPin_Out       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.941      ;
; 0.690 ; Control_module:U1|Count1[3]  ; Control_module:U1|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.958      ;
; 0.692 ; Control_module:U1|Count1[1]  ; Control_module:U1|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.960      ;
; 0.695 ; SOS_module:U2|Count_MS[7]    ; SOS_module:U2|Count_MS[7]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.963      ;
; 0.697 ; Control_module:U1|Count1[2]  ; Control_module:U1|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.965      ;
; 0.703 ; Control_module:U1|Count1[13] ; Control_module:U1|Count1[13] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.971      ;
; 0.704 ; Control_module:U1|Count1[17] ; Control_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; Control_module:U1|Count1[11] ; Control_module:U1|Count1[11] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; Control_module:U1|Count1[9]  ; Control_module:U1|Count1[9]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; Control_module:U1|Count1[25] ; Control_module:U1|Count1[25] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; Control_module:U1|Count1[19] ; Control_module:U1|Count1[19] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; SOS_module:U2|Count1[5]      ; SOS_module:U2|Count1[5]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; SOS_module:U2|Count1[13]     ; SOS_module:U2|Count1[13]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; Control_module:U1|Count1[4]  ; Control_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; SOS_module:U2|Count1[1]      ; SOS_module:U2|Count1[1]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; SOS_module:U2|Count1[11]     ; SOS_module:U2|Count1[11]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; Control_module:U1|Count1[5]  ; Control_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; SOS_module:U2|Count1[15]     ; SOS_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; SOS_module:U2|Count1[7]      ; SOS_module:U2|Count1[7]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; SOS_module:U2|Count1[9]      ; SOS_module:U2|Count1[9]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.976      ;
; 0.710 ; Control_module:U1|Count1[18] ; Control_module:U1|Count1[18] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; Control_module:U1|Count1[16] ; Control_module:U1|Count1[16] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; Control_module:U1|Count1[10] ; Control_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; Control_module:U1|Count1[6]  ; Control_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; SOS_module:U2|Count1[2]      ; SOS_module:U2|Count1[2]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; Control_module:U1|Count1[26] ; Control_module:U1|Count1[26] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; Control_module:U1|Count1[24] ; Control_module:U1|Count1[24] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; SOS_module:U2|Count1[14]     ; SOS_module:U2|Count1[14]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; SOS_module:U2|Count1[10]     ; SOS_module:U2|Count1[10]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; SOS_module:U2|Count1[12]     ; SOS_module:U2|Count1[12]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; SOS_module:U2|Count1[8]      ; SOS_module:U2|Count1[8]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.980      ;
; 0.713 ; SOS_module:U2|Count_MS[8]    ; SOS_module:U2|Count_MS[8]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.981      ;
; 0.715 ; SOS_module:U2|i[2]           ; SOS_module:U2|i[2]           ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.999      ;
; 0.733 ; Control_module:U1|Count1[0]  ; Control_module:U1|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.001      ;
; 0.733 ; SOS_module:U2|Count1[0]      ; SOS_module:U2|Count1[0]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.001      ;
; 0.840 ; SOS_module:U2|i[3]           ; SOS_module:U2|i[2]           ; CLK          ; CLK         ; 0.000        ; 0.503      ; 1.538      ;
; 0.869 ; SOS_module:U2|Count_MS[1]    ; SOS_module:U2|Count_MS[1]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.137      ;
; 0.869 ; SOS_module:U2|Count_MS[2]    ; SOS_module:U2|Count_MS[2]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.137      ;
; 0.875 ; SOS_module:U2|Count_MS[6]    ; SOS_module:U2|Count_MS[6]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.143      ;
; 0.876 ; SOS_module:U2|Count_MS[5]    ; SOS_module:U2|Count_MS[5]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.144      ;
; 0.879 ; SOS_module:U2|Count_MS[3]    ; SOS_module:U2|Count_MS[3]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.147      ;
; 0.885 ; SOS_module:U2|Count_MS[0]    ; SOS_module:U2|Count_MS[0]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.153      ;
; 0.886 ; SOS_module:U2|i[1]           ; SOS_module:U2|i[1]           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.154      ;
; 0.922 ; SOS_module:U2|i[0]           ; SOS_module:U2|i[0]           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.190      ;
; 0.952 ; Control_module:U1|Count1[27] ; Control_module:U1|Count1[27] ; CLK          ; CLK         ; 0.000        ; 0.091      ; 1.238      ;
; 0.966 ; SOS_module:U2|i[4]           ; SOS_module:U2|i[4]           ; CLK          ; CLK         ; 0.000        ; 0.089      ; 1.250      ;
; 0.971 ; SOS_module:U2|Count_MS[4]    ; SOS_module:U2|Count_MS[4]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.239      ;
; 1.005 ; SOS_module:U2|i[1]           ; SOS_module:U2|i[2]           ; CLK          ; CLK         ; 0.000        ; 0.503      ; 1.703      ;
; 1.012 ; Control_module:U1|Count1[3]  ; Control_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.280      ;
; 1.014 ; Control_module:U1|Count1[1]  ; Control_module:U1|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.282      ;
; 1.016 ; Control_module:U1|Count1[2]  ; Control_module:U1|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.284      ;
; 1.019 ; SOS_module:U2|Count_MS[7]    ; SOS_module:U2|Count_MS[8]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.287      ;
; 1.025 ; Control_module:U1|Count1[4]  ; Control_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.293      ;
; 1.026 ; Control_module:U1|Count1[17] ; Control_module:U1|Count1[18] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; Control_module:U1|Count1[9]  ; Control_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; Control_module:U1|Count1[0]  ; Control_module:U1|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; Control_module:U1|Count1[16] ; Control_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; Control_module:U1|Count1[25] ; Control_module:U1|Count1[26] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; SOS_module:U2|Count1[0]      ; SOS_module:U2|Count1[1]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; SOS_module:U2|Count1[13]     ; SOS_module:U2|Count1[14]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; Control_module:U1|Count1[10] ; Control_module:U1|Count1[11] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; Control_module:U1|Count1[18] ; Control_module:U1|Count1[19] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; SOS_module:U2|Count1[11]     ; SOS_module:U2|Count1[12]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; Control_module:U1|Count1[24] ; Control_module:U1|Count1[25] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; SOS_module:U2|Count1[12]     ; SOS_module:U2|Count1[13]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; SOS_module:U2|Count1[10]     ; SOS_module:U2|Count1[11]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; SOS_module:U2|Count1[14]     ; SOS_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; SOS_module:U2|Count1[8]      ; SOS_module:U2|Count1[9]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; SOS_module:U2|Count1[1]      ; SOS_module:U2|Count1[2]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.298      ;
; 1.031 ; Control_module:U1|Count1[5]  ; Control_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.299      ;
; 1.031 ; Control_module:U1|Count1[2]  ; Control_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.299      ;
; 1.032 ; SOS_module:U2|Count_MS[8]    ; SOS_module:U2|Count_MS[9]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; SOS_module:U2|Count1[9]      ; SOS_module:U2|Count1[10]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; SOS_module:U2|Count1[7]      ; SOS_module:U2|Count1[8]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.300      ;
; 1.040 ; Control_module:U1|Count1[4]  ; Control_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.308      ;
; 1.043 ; Control_module:U1|Count1[0]  ; Control_module:U1|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.311      ;
; 1.043 ; SOS_module:U2|Count1[0]      ; SOS_module:U2|Count1[2]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.311      ;
; 1.044 ; Control_module:U1|Count1[14] ; Control_module:U1|Count1[16] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.312      ;
; 1.044 ; Control_module:U1|Count1[16] ; Control_module:U1|Count1[18] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.312      ;
; 1.045 ; Control_module:U1|Count1[24] ; Control_module:U1|Count1[26] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; SOS_module:U2|Count1[12]     ; SOS_module:U2|Count1[14]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; SOS_module:U2|Count1[10]     ; SOS_module:U2|Count1[12]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.313      ;
; 1.046 ; SOS_module:U2|Count1[8]      ; SOS_module:U2|Count1[10]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.314      ;
; 1.049 ; Control_module:U1|Count1[8]  ; Control_module:U1|Count1[21] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.784      ;
; 1.058 ; SOS_module:U2|i[0]           ; SOS_module:U2|isCount        ; CLK          ; CLK         ; 0.000        ; 0.094      ; 1.347      ;
; 1.069 ; Control_module:U1|Count1[26] ; Control_module:U1|Count1[27] ; CLK          ; CLK         ; 0.000        ; 0.536      ; 1.800      ;
; 1.082 ; Control_module:U1|Count1[14] ; Control_module:U1|Count1[14] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.350      ;
; 1.107 ; Control_module:U1|Count1[3]  ; Control_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.375      ;
; 1.110 ; Control_module:U1|Count1[1]  ; Control_module:U1|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.378      ;
; 1.115 ; SOS_module:U2|Count_MS[7]    ; SOS_module:U2|Count_MS[9]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.383      ;
; 1.119 ; Control_module:U1|Count1[11] ; Control_module:U1|Count1[13] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.387      ;
; 1.120 ; Control_module:U1|Count1[9]  ; Control_module:U1|Count1[11] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.388      ;
; 1.120 ; Control_module:U1|Count1[17] ; Control_module:U1|Count1[19] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.388      ;
; 1.121 ; SOS_module:U2|Count1[5]      ; SOS_module:U2|Count1[7]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.389      ;
; 1.121 ; SOS_module:U2|Count1[11]     ; SOS_module:U2|Count1[13]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.389      ;
; 1.121 ; SOS_module:U2|Count1[13]     ; SOS_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.389      ;
; 1.127 ; Control_module:U1|Count1[7]  ; Control_module:U1|Count1[9]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.395      ;
; 1.127 ; SOS_module:U2|Count1[9]      ; SOS_module:U2|Count1[11]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.395      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|Count1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Control_module:U1|isEn       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count1[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count_MS[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count_MS[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count_MS[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count_MS[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count_MS[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count_MS[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count_MS[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count_MS[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count_MS[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|Count_MS[9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|i[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|i[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|i[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|i[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|i[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|isCount        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; SOS_module:U2|rPin_Out       ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|i[2]           ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|i[4]           ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Control_module:U1|Count1[27] ;
; 0.236  ; 0.452        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Control_module:U1|Count1[21] ;
; 0.236  ; 0.452        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Control_module:U1|Count1[23] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[0]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[10]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[11]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[12]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[13]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[14]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[15]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[1]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[2]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[3]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[4]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[5]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[6]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[7]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[8]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[9]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[0]    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[1]    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[2]    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[3]    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[4]    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[5]    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[6]    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[7]    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[8]    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[9]    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|isCount        ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SOS_module:U2|rPin_Out       ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Control_module:U1|Count1[0]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Control_module:U1|Count1[10] ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Control_module:U1|Count1[11] ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Control_module:U1|Count1[13] ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 7.010 ; 7.305 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 6.746 ; 7.031 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.113 ; -40.191           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -69.097                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                    ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.113 ; SOS_module:U2|Count_MS[2] ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.048     ; 2.052      ;
; -1.113 ; SOS_module:U2|Count_MS[2] ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.048     ; 2.052      ;
; -1.091 ; SOS_module:U2|Count_MS[3] ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.048     ; 2.030      ;
; -1.091 ; SOS_module:U2|Count_MS[3] ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.048     ; 2.030      ;
; -1.052 ; SOS_module:U2|Count_MS[1] ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.048     ; 1.991      ;
; -1.052 ; SOS_module:U2|Count_MS[1] ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.048     ; 1.991      ;
; -1.047 ; SOS_module:U2|Count_MS[2] ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.048     ; 1.986      ;
; -1.026 ; SOS_module:U2|i[2]        ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.223     ; 1.790      ;
; -1.026 ; SOS_module:U2|i[2]        ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.223     ; 1.790      ;
; -1.025 ; SOS_module:U2|Count_MS[3] ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.048     ; 1.964      ;
; -1.003 ; SOS_module:U2|Count_MS[9] ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.048     ; 1.942      ;
; -1.003 ; SOS_module:U2|Count_MS[9] ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.048     ; 1.942      ;
; -1.002 ; SOS_module:U2|Count_MS[6] ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.048     ; 1.941      ;
; -1.002 ; SOS_module:U2|Count_MS[6] ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.048     ; 1.941      ;
; -0.991 ; SOS_module:U2|Count_MS[5] ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.048     ; 1.930      ;
; -0.991 ; SOS_module:U2|Count_MS[5] ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.048     ; 1.930      ;
; -0.986 ; SOS_module:U2|Count_MS[1] ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.048     ; 1.925      ;
; -0.985 ; SOS_module:U2|Count_MS[8] ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.048     ; 1.924      ;
; -0.985 ; SOS_module:U2|Count_MS[8] ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.048     ; 1.924      ;
; -0.973 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.922      ;
; -0.973 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.922      ;
; -0.973 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.922      ;
; -0.973 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.922      ;
; -0.973 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.922      ;
; -0.973 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.922      ;
; -0.973 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.922      ;
; -0.973 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.922      ;
; -0.973 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.922      ;
; -0.973 ; SOS_module:U2|isCount     ; SOS_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.922      ;
; -0.961 ; SOS_module:U2|i[4]        ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.221     ; 1.727      ;
; -0.961 ; SOS_module:U2|i[4]        ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.221     ; 1.727      ;
; -0.960 ; SOS_module:U2|i[2]        ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.223     ; 1.724      ;
; -0.937 ; SOS_module:U2|Count_MS[9] ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.048     ; 1.876      ;
; -0.936 ; SOS_module:U2|Count_MS[6] ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.048     ; 1.875      ;
; -0.934 ; SOS_module:U2|Count_MS[2] ; SOS_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; 0.131      ; 2.052      ;
; -0.924 ; SOS_module:U2|Count_MS[2] ; SOS_module:U2|isCount     ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.876      ;
; -0.919 ; SOS_module:U2|Count_MS[8] ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.048     ; 1.858      ;
; -0.917 ; SOS_module:U2|i[3]        ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.868      ;
; -0.917 ; SOS_module:U2|i[3]        ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.868      ;
; -0.912 ; SOS_module:U2|Count_MS[3] ; SOS_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; 0.131      ; 2.030      ;
; -0.909 ; SOS_module:U2|i[1]        ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.860      ;
; -0.909 ; SOS_module:U2|i[1]        ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.860      ;
; -0.909 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 1.868      ;
; -0.909 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 1.868      ;
; -0.909 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 1.868      ;
; -0.909 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 1.868      ;
; -0.909 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 1.868      ;
; -0.909 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 1.868      ;
; -0.909 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 1.868      ;
; -0.909 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 1.868      ;
; -0.909 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 1.868      ;
; -0.909 ; SOS_module:U2|Count1[12]  ; SOS_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 1.868      ;
; -0.902 ; SOS_module:U2|Count_MS[3] ; SOS_module:U2|isCount     ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.854      ;
; -0.895 ; SOS_module:U2|i[4]        ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.221     ; 1.661      ;
; -0.894 ; SOS_module:U2|i[0]        ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.845      ;
; -0.894 ; SOS_module:U2|i[0]        ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.845      ;
; -0.890 ; SOS_module:U2|Count_MS[0] ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.048     ; 1.829      ;
; -0.890 ; SOS_module:U2|Count_MS[0] ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.048     ; 1.829      ;
; -0.887 ; SOS_module:U2|Count_MS[6] ; SOS_module:U2|isCount     ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.839      ;
; -0.886 ; SOS_module:U2|Count_MS[5] ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.048     ; 1.825      ;
; -0.873 ; SOS_module:U2|Count_MS[1] ; SOS_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; 0.131      ; 1.991      ;
; -0.863 ; SOS_module:U2|Count_MS[1] ; SOS_module:U2|isCount     ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.815      ;
; -0.858 ; SOS_module:U2|Count_MS[2] ; SOS_module:U2|i[4]        ; CLK          ; CLK         ; 1.000        ; 0.130      ; 1.975      ;
; -0.854 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.029     ; 1.812      ;
; -0.854 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.029     ; 1.812      ;
; -0.854 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.029     ; 1.812      ;
; -0.854 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.029     ; 1.812      ;
; -0.854 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.029     ; 1.812      ;
; -0.854 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.029     ; 1.812      ;
; -0.854 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.029     ; 1.812      ;
; -0.854 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.029     ; 1.812      ;
; -0.854 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.029     ; 1.812      ;
; -0.854 ; SOS_module:U2|Count1[4]   ; SOS_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.029     ; 1.812      ;
; -0.853 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.029     ; 1.811      ;
; -0.853 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.029     ; 1.811      ;
; -0.853 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.029     ; 1.811      ;
; -0.853 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.029     ; 1.811      ;
; -0.853 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.029     ; 1.811      ;
; -0.853 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.029     ; 1.811      ;
; -0.853 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.029     ; 1.811      ;
; -0.853 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.029     ; 1.811      ;
; -0.853 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.029     ; 1.811      ;
; -0.853 ; SOS_module:U2|Count1[3]   ; SOS_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.029     ; 1.811      ;
; -0.851 ; SOS_module:U2|i[3]        ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.802      ;
; -0.847 ; SOS_module:U2|i[2]        ; SOS_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.790      ;
; -0.845 ; Control_module:U1|isEn    ; SOS_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.778      ;
; -0.845 ; Control_module:U1|isEn    ; SOS_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.778      ;
; -0.843 ; SOS_module:U2|i[1]        ; SOS_module:U2|i[3]        ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.794      ;
; -0.841 ; SOS_module:U2|Count1[0]   ; SOS_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 1.800      ;
; -0.841 ; SOS_module:U2|Count1[0]   ; SOS_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 1.800      ;
; -0.841 ; SOS_module:U2|Count1[0]   ; SOS_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 1.800      ;
; -0.841 ; SOS_module:U2|Count1[0]   ; SOS_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 1.800      ;
; -0.841 ; SOS_module:U2|Count1[0]   ; SOS_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 1.800      ;
; -0.841 ; SOS_module:U2|Count1[0]   ; SOS_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 1.800      ;
; -0.841 ; SOS_module:U2|Count1[0]   ; SOS_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 1.800      ;
; -0.841 ; SOS_module:U2|Count1[0]   ; SOS_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 1.800      ;
; -0.841 ; SOS_module:U2|Count1[0]   ; SOS_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 1.800      ;
; -0.841 ; SOS_module:U2|Count1[0]   ; SOS_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 1.800      ;
; -0.837 ; SOS_module:U2|Count_MS[9] ; SOS_module:U2|isCount     ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.789      ;
; -0.836 ; SOS_module:U2|Count_MS[3] ; SOS_module:U2|i[4]        ; CLK          ; CLK         ; 1.000        ; 0.130      ; 1.953      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; SOS_module:U2|i[3]           ; SOS_module:U2|i[3]           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.271 ; SOS_module:U2|Count_MS[9]    ; SOS_module:U2|Count_MS[9]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.392      ;
; 0.283 ; SOS_module:U2|rPin_Out       ; SOS_module:U2|rPin_Out       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.403      ;
; 0.296 ; Control_module:U1|Count1[3]  ; Control_module:U1|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; Control_module:U1|Count1[1]  ; Control_module:U1|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; SOS_module:U2|Count_MS[7]    ; SOS_module:U2|Count_MS[7]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; Control_module:U1|Count1[2]  ; Control_module:U1|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.420      ;
; 0.302 ; Control_module:U1|Count1[13] ; Control_module:U1|Count1[13] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; Control_module:U1|Count1[11] ; Control_module:U1|Count1[11] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; Control_module:U1|Count1[9]  ; Control_module:U1|Count1[9]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; Control_module:U1|Count1[5]  ; Control_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; Control_module:U1|Count1[4]  ; Control_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; SOS_module:U2|i[2]           ; SOS_module:U2|i[2]           ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.432      ;
; 0.304 ; SOS_module:U2|Count1[15]     ; SOS_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; Control_module:U1|Count1[25] ; Control_module:U1|Count1[25] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Control_module:U1|Count1[19] ; Control_module:U1|Count1[19] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Control_module:U1|Count1[17] ; Control_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Control_module:U1|Count1[6]  ; Control_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; SOS_module:U2|Count1[1]      ; SOS_module:U2|Count1[1]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; SOS_module:U2|Count1[5]      ; SOS_module:U2|Count1[5]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; SOS_module:U2|Count1[11]     ; SOS_module:U2|Count1[11]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; SOS_module:U2|Count1[13]     ; SOS_module:U2|Count1[13]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; Control_module:U1|Count1[16] ; Control_module:U1|Count1[16] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Control_module:U1|Count1[10] ; Control_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; SOS_module:U2|Count1[7]      ; SOS_module:U2|Count1[7]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; SOS_module:U2|Count1[9]      ; SOS_module:U2|Count1[9]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; Control_module:U1|Count1[26] ; Control_module:U1|Count1[26] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; Control_module:U1|Count1[24] ; Control_module:U1|Count1[24] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; Control_module:U1|Count1[18] ; Control_module:U1|Count1[18] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; SOS_module:U2|Count1[2]      ; SOS_module:U2|Count1[2]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; SOS_module:U2|Count1[14]     ; SOS_module:U2|Count1[14]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; SOS_module:U2|Count1[8]      ; SOS_module:U2|Count1[8]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; SOS_module:U2|Count_MS[8]    ; SOS_module:U2|Count_MS[8]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; SOS_module:U2|Count1[10]     ; SOS_module:U2|Count1[10]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; SOS_module:U2|Count1[12]     ; SOS_module:U2|Count1[12]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.428      ;
; 0.316 ; Control_module:U1|Count1[0]  ; Control_module:U1|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.437      ;
; 0.317 ; SOS_module:U2|Count1[0]      ; SOS_module:U2|Count1[0]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.437      ;
; 0.359 ; SOS_module:U2|i[1]           ; SOS_module:U2|i[1]           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.479      ;
; 0.372 ; SOS_module:U2|Count_MS[5]    ; SOS_module:U2|Count_MS[5]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.493      ;
; 0.372 ; SOS_module:U2|Count_MS[2]    ; SOS_module:U2|Count_MS[2]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.493      ;
; 0.373 ; SOS_module:U2|Count_MS[1]    ; SOS_module:U2|Count_MS[1]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.494      ;
; 0.376 ; SOS_module:U2|i[0]           ; SOS_module:U2|i[0]           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.496      ;
; 0.376 ; SOS_module:U2|i[3]           ; SOS_module:U2|i[2]           ; CLK          ; CLK         ; 0.000        ; 0.223      ; 0.683      ;
; 0.377 ; SOS_module:U2|Count_MS[6]    ; SOS_module:U2|Count_MS[6]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.498      ;
; 0.378 ; SOS_module:U2|Count_MS[3]    ; SOS_module:U2|Count_MS[3]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.499      ;
; 0.384 ; SOS_module:U2|Count_MS[0]    ; SOS_module:U2|Count_MS[0]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.505      ;
; 0.406 ; Control_module:U1|Count1[27] ; Control_module:U1|Count1[27] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.535      ;
; 0.408 ; SOS_module:U2|i[4]           ; SOS_module:U2|i[4]           ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.535      ;
; 0.425 ; SOS_module:U2|Count_MS[4]    ; SOS_module:U2|Count_MS[4]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.546      ;
; 0.436 ; SOS_module:U2|i[1]           ; SOS_module:U2|i[2]           ; CLK          ; CLK         ; 0.000        ; 0.223      ; 0.743      ;
; 0.445 ; Control_module:U1|Count1[3]  ; Control_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.566      ;
; 0.446 ; Control_module:U1|Count1[1]  ; Control_module:U1|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.567      ;
; 0.447 ; SOS_module:U2|Count_MS[7]    ; SOS_module:U2|Count_MS[8]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.568      ;
; 0.452 ; Control_module:U1|Count1[9]  ; Control_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; Control_module:U1|Count1[5]  ; Control_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; Control_module:U1|Count1[8]  ; Control_module:U1|Count1[21] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.775      ;
; 0.454 ; Control_module:U1|Count1[25] ; Control_module:U1|Count1[26] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; Control_module:U1|Count1[17] ; Control_module:U1|Count1[18] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; SOS_module:U2|Count1[1]      ; SOS_module:U2|Count1[2]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; SOS_module:U2|Count1[13]     ; SOS_module:U2|Count1[14]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; SOS_module:U2|Count1[11]     ; SOS_module:U2|Count1[12]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; SOS_module:U2|Count1[7]      ; SOS_module:U2|Count1[8]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; SOS_module:U2|Count1[9]      ; SOS_module:U2|Count1[10]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.457 ; Control_module:U1|Count1[2]  ; Control_module:U1|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.578      ;
; 0.460 ; Control_module:U1|Count1[2]  ; Control_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.581      ;
; 0.462 ; Control_module:U1|Count1[4]  ; Control_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; Control_module:U1|Count1[0]  ; Control_module:U1|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; Control_module:U1|Count1[14] ; Control_module:U1|Count1[14] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; Control_module:U1|Count1[10] ; Control_module:U1|Count1[11] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; Control_module:U1|Count1[16] ; Control_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; SOS_module:U2|Count1[0]      ; SOS_module:U2|Count1[1]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; Control_module:U1|Count1[24] ; Control_module:U1|Count1[25] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; Control_module:U1|Count1[18] ; Control_module:U1|Count1[19] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; Control_module:U1|Count1[4]  ; Control_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; SOS_module:U2|Count1[14]     ; SOS_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; SOS_module:U2|Count1[8]      ; SOS_module:U2|Count1[9]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; Control_module:U1|Count1[0]  ; Control_module:U1|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; SOS_module:U2|Count_MS[8]    ; SOS_module:U2|Count_MS[9]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; SOS_module:U2|Count1[10]     ; SOS_module:U2|Count1[11]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; SOS_module:U2|Count1[12]     ; SOS_module:U2|Count1[13]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; Control_module:U1|Count1[16] ; Control_module:U1|Count1[18] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; SOS_module:U2|Count1[0]      ; SOS_module:U2|Count1[2]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; Control_module:U1|Count1[24] ; Control_module:U1|Count1[26] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; SOS_module:U2|Count1[8]      ; SOS_module:U2|Count1[10]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; SOS_module:U2|Count1[12]     ; SOS_module:U2|Count1[14]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; SOS_module:U2|Count1[10]     ; SOS_module:U2|Count1[12]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; Control_module:U1|Count1[14] ; Control_module:U1|Count1[16] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.590      ;
; 0.475 ; Control_module:U1|Count1[26] ; Control_module:U1|Count1[27] ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.795      ;
; 0.479 ; SOS_module:U2|i[0]           ; SOS_module:U2|isCount        ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.612      ;
; 0.508 ; Control_module:U1|Count1[3]  ; Control_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.629      ;
; 0.509 ; Control_module:U1|Count1[1]  ; Control_module:U1|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.630      ;
; 0.509 ; SOS_module:U2|i[1]           ; SOS_module:U2|i[4]           ; CLK          ; CLK         ; 0.000        ; 0.221      ; 0.814      ;
; 0.510 ; SOS_module:U2|Count_MS[7]    ; SOS_module:U2|Count_MS[9]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.631      ;
; 0.511 ; Control_module:U1|Count1[3]  ; Control_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.632      ;
; 0.512 ; Control_module:U1|Count1[1]  ; Control_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.633      ;
; 0.515 ; Control_module:U1|Count1[11] ; Control_module:U1|Count1[13] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.636      ;
; 0.515 ; Control_module:U1|Count1[9]  ; Control_module:U1|Count1[11] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.636      ;
; 0.517 ; Control_module:U1|Count1[17] ; Control_module:U1|Count1[19] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; SOS_module:U2|Count1[5]      ; SOS_module:U2|Count1[7]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; SOS_module:U2|Count1[13]     ; SOS_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.637      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|Count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Control_module:U1|isEn       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|Count1[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|Count1[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|Count1[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|Count1[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|Count1[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|Count1[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|Count1[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|Count1[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|Count1[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|Count1[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|Count1[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|Count1[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|Count1[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|Count1[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|Count1[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|Count1[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|Count_MS[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|Count_MS[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|Count_MS[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|Count_MS[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|Count_MS[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|Count_MS[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|Count_MS[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|Count_MS[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|Count_MS[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|Count_MS[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|i[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|i[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|i[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|i[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|i[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|isCount        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; SOS_module:U2|rPin_Out       ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Control_module:U1|Count1[21] ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Control_module:U1|Count1[23] ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Control_module:U1|Count1[27] ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|i[2]           ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|i[4]           ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|i[0]           ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|i[1]           ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|i[3]           ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[0]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[10]     ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[11]     ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[12]     ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[13]     ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[14]     ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[15]     ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[1]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[2]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[3]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[4]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[5]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[6]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[7]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[8]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count1[9]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[0]    ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[1]    ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[2]    ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[3]    ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[4]    ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[5]    ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[6]    ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[7]    ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[8]    ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|Count_MS[9]    ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|isCount        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; SOS_module:U2|rPin_Out       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Control_module:U1|Count1[14] ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 3.788 ; 3.647 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 3.667 ; 3.531 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.928   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -3.928   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -172.237 ; 0.0   ; 0.0      ; 0.0     ; -95.194             ;
;  CLK             ; -172.237 ; 0.000 ; N/A      ; N/A     ; -95.194             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 7.790 ; 7.927 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 3.667 ; 3.531 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin_Out       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RST_N                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin_Out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin_Out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin_Out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 2005     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 2005     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 62    ; 62   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Tue Sep 13 09:54:55 2016
Info: Command: quartus_sta SOS_Generator_module -c SOS_Generator_module
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SOS_Generator_module.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.928
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.928            -172.237 CLK 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -95.194 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.602
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.602            -154.828 CLK 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -95.194 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.113
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.113             -40.191 CLK 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -69.097 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 664 megabytes
    Info: Processing ended: Tue Sep 13 09:54:58 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


