TimeQuest Timing Analyzer report for trabalho_final
Sat May 14 07:37:49 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Recovery: 'CLK'
 15. Slow 1200mV 85C Model Removal: 'CLK'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'CLK'
 29. Slow 1200mV 0C Model Hold: 'CLK'
 30. Slow 1200mV 0C Model Recovery: 'CLK'
 31. Slow 1200mV 0C Model Removal: 'CLK'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'CLK'
 44. Fast 1200mV 0C Model Hold: 'CLK'
 45. Fast 1200mV 0C Model Recovery: 'CLK'
 46. Fast 1200mV 0C Model Removal: 'CLK'
 47. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Slow Corner Signal Integrity Metrics
 61. Fast Corner Signal Integrity Metrics
 62. Setup Transfers
 63. Hold Transfers
 64. Recovery Transfers
 65. Removal Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; trabalho_final                                                    ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16F484C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 507.87 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -0.969 ; -8.452             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.344 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.185 ; -13.223               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; CLK   ; 1.026 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -18.000                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                             ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.969 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.903      ;
; -0.967 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.901      ;
; -0.877 ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.425     ; 1.447      ;
; -0.875 ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.425     ; 1.445      ;
; -0.845 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.779      ;
; -0.845 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.779      ;
; -0.844 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.778      ;
; -0.842 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.776      ;
; -0.831 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.765      ;
; -0.829 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.763      ;
; -0.790 ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.724      ;
; -0.788 ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.722      ;
; -0.771 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.705      ;
; -0.771 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.705      ;
; -0.757 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.691      ;
; -0.755 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.689      ;
; -0.711 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.644      ;
; -0.709 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.642      ;
; -0.706 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.640      ;
; -0.704 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.638      ;
; -0.700 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.633      ;
; -0.694 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.627      ;
; -0.639 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.572      ;
; -0.634 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.568      ;
; -0.634 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.568      ;
; -0.628 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.561      ;
; -0.620 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.554      ;
; -0.618 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.552      ;
; -0.600 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.533      ;
; -0.599 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.532      ;
; -0.597 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.530      ;
; -0.596 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.529      ;
; -0.561 ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.425     ; 1.131      ;
; -0.527 ; cronometer_control:inst5|inst  ; cronometer_control:inst5|inst1 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.460      ;
; -0.524 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.457      ;
; -0.521 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.454      ;
; -0.512 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.446      ;
; -0.510 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.444      ;
; -0.510 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.444      ;
; -0.490 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.288      ; 1.773      ;
; -0.478 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.412      ;
; -0.476 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.410      ;
; -0.438 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.372      ;
; -0.416 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.288      ; 1.699      ;
; -0.407 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.341      ;
; -0.407 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.341      ;
; -0.398 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.331      ;
; -0.398 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.331      ;
; -0.387 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.320      ;
; -0.387 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.320      ;
; -0.386 ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.425     ; 0.956      ;
; -0.386 ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.319      ;
; -0.385 ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.318      ;
; -0.364 ; cronometer_control:inst5|inst1 ; cronometer_control:inst5|inst1 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.297      ;
; -0.361 ; cronometer_control:inst5|inst1 ; cronometer_control:inst5|inst4 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.294      ;
; -0.354 ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.288      ;
; -0.354 ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.288      ;
; -0.301 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.235      ;
; -0.279 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.288      ; 1.562      ;
; -0.278 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.211      ;
; -0.278 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.211      ;
; -0.275 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.208      ;
; -0.275 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.208      ;
; -0.260 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.193      ;
; -0.259 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.192      ;
; -0.249 ; cronometer_control:inst5|inst  ; cronometer_control:inst5|inst4 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.182      ;
; -0.220 ; cronometer_control:inst5|inst4 ; cronometer_control:inst5|inst1 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.153      ;
; -0.208 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.141      ;
; -0.206 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.139      ;
; -0.179 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.113      ;
; -0.176 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.110      ;
; -0.173 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.106      ;
; -0.155 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.288      ; 1.438      ;
; -0.084 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.018      ;
; -0.081 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.014      ;
; -0.068 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.001      ;
; -0.063 ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.996      ;
; -0.060 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 0.994      ;
; -0.052 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.288      ; 1.335      ;
; -0.046 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.979      ;
; 0.001  ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.288      ; 1.282      ;
; 0.064  ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.869      ;
; 0.180  ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.753      ;
; 0.260  ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 0.659      ;
; 0.274  ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; cronometer_control:inst5|inst4 ; cronometer_control:inst5|inst4 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.659      ;
; 0.275  ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 0.659      ;
; 0.275  ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 0.659      ;
; 0.275  ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 0.659      ;
; 0.275  ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 0.659      ;
; 0.296  ; cronometer_control:inst5|inst  ; cronometer_control:inst5|inst  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.637      ;
; 0.296  ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.637      ;
; 0.297  ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 0.637      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                             ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.344 ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.076      ; 0.577      ;
; 0.358 ; cronometer_control:inst5|inst  ; cronometer_control:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cronometer_control:inst5|inst1 ; cronometer_control:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cronometer_control:inst5|inst4 ; cronometer_control:inst5|inst4 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.424 ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.643      ;
; 0.519 ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.101      ;
; 0.550 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.769      ;
; 0.571 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.790      ;
; 0.590 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.809      ;
; 0.603 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.426      ; 1.186      ;
; 0.606 ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.825      ;
; 0.606 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.824      ;
; 0.614 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.833      ;
; 0.622 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.840      ;
; 0.672 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.426      ; 1.255      ;
; 0.735 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.954      ;
; 0.736 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.955      ;
; 0.744 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.963      ;
; 0.775 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.994      ;
; 0.777 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.996      ;
; 0.807 ; cronometer_control:inst5|inst4 ; cronometer_control:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.026      ;
; 0.809 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.028      ;
; 0.813 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.032      ;
; 0.828 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.047      ;
; 0.829 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.048      ;
; 0.832 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.426      ; 1.415      ;
; 0.841 ; cronometer_control:inst5|inst  ; cronometer_control:inst5|inst4 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.060      ;
; 0.860 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.079      ;
; 0.861 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.080      ;
; 0.888 ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.106      ;
; 0.888 ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.106      ;
; 0.892 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.111      ;
; 0.904 ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.123      ;
; 0.908 ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.127      ;
; 0.918 ; cronometer_control:inst5|inst1 ; cronometer_control:inst5|inst4 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.137      ;
; 0.918 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.137      ;
; 0.918 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.137      ;
; 0.925 ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; -0.288     ; 0.794      ;
; 0.935 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.154      ;
; 0.935 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.426      ; 1.518      ;
; 0.936 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.155      ;
; 0.972 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.191      ;
; 0.972 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.191      ;
; 0.993 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.426      ; 1.576      ;
; 0.995 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.214      ;
; 1.014 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.233      ;
; 1.023 ; cronometer_control:inst5|inst  ; cronometer_control:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.242      ;
; 1.027 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.245      ;
; 1.030 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.248      ;
; 1.041 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.260      ;
; 1.041 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.260      ;
; 1.046 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.265      ;
; 1.053 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.272      ;
; 1.091 ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; -0.288     ; 0.960      ;
; 1.113 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.332      ;
; 1.121 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.340      ;
; 1.129 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.348      ;
; 1.133 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.352      ;
; 1.161 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.380      ;
; 1.165 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.384      ;
; 1.189 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.408      ;
; 1.192 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.411      ;
; 1.201 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.420      ;
; 1.201 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.420      ;
; 1.227 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.446      ;
; 1.227 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.446      ;
; 1.236 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.455      ;
; 1.240 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.459      ;
; 1.249 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.468      ;
; 1.252 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.471      ;
; 1.277 ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.495      ;
; 1.280 ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.498      ;
; 1.292 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.511      ;
; 1.295 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.514      ;
; 1.304 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.523      ;
; 1.304 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.523      ;
; 1.350 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.569      ;
; 1.353 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.572      ;
; 1.359 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.578      ;
; 1.362 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.581      ;
; 1.362 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.581      ;
; 1.362 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.581      ;
; 1.384 ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; -0.288     ; 1.253      ;
; 1.387 ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; -0.288     ; 1.256      ;
; 1.451 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.669      ;
; 1.454 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.672      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLK'                                                                                                          ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.185 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.118      ;
; -1.185 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.118      ;
; -1.185 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.118      ;
; -1.185 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.118      ;
; -1.185 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.118      ;
; -1.185 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.118      ;
; -1.111 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.044      ;
; -1.111 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.044      ;
; -1.111 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.044      ;
; -1.111 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.044      ;
; -1.111 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.044      ;
; -1.111 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.044      ;
; -1.077 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.011      ;
; -1.077 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.011      ;
; -1.077 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.011      ;
; -1.077 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.011      ;
; -1.077 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.011      ;
; -0.974 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.907      ;
; -0.974 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.907      ;
; -0.974 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.907      ;
; -0.974 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.907      ;
; -0.974 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.907      ;
; -0.974 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.907      ;
; -0.941 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.875      ;
; -0.941 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.875      ;
; -0.941 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.875      ;
; -0.941 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.875      ;
; -0.941 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.875      ;
; -0.935 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.868      ;
; -0.935 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.868      ;
; -0.935 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.868      ;
; -0.935 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.868      ;
; -0.935 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.868      ;
; -0.935 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.868      ;
; -0.912 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.846      ;
; -0.912 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.846      ;
; -0.912 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.846      ;
; -0.912 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.846      ;
; -0.912 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.846      ;
; -0.900 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.834      ;
; -0.900 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.834      ;
; -0.900 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.834      ;
; -0.900 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.834      ;
; -0.900 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.834      ;
; -0.890 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.824      ;
; -0.890 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.824      ;
; -0.890 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.824      ;
; -0.890 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.824      ;
; -0.890 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.824      ;
; -0.783 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.716      ;
; -0.783 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.716      ;
; -0.783 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.716      ;
; -0.783 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.716      ;
; -0.783 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.716      ;
; -0.783 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.716      ;
; -0.728 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.011      ;
; -0.592 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.288      ; 1.875      ;
; -0.563 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.288      ; 1.846      ;
; -0.551 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.288      ; 1.834      ;
; -0.541 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.288      ; 1.824      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLK'                                                                                                          ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 1.026 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.608      ;
; 1.038 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.620      ;
; 1.080 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.426      ; 1.663      ;
; 1.127 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.709      ;
; 1.231 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.813      ;
; 1.299 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.518      ;
; 1.299 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.518      ;
; 1.299 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.518      ;
; 1.299 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.518      ;
; 1.299 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.518      ;
; 1.299 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.518      ;
; 1.364 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.583      ;
; 1.364 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.583      ;
; 1.364 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.583      ;
; 1.364 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.583      ;
; 1.364 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.583      ;
; 1.364 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.583      ;
; 1.390 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.608      ;
; 1.390 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.608      ;
; 1.390 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.608      ;
; 1.390 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.608      ;
; 1.390 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.608      ;
; 1.402 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.620      ;
; 1.402 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.620      ;
; 1.402 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.620      ;
; 1.402 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.620      ;
; 1.402 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.620      ;
; 1.444 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.663      ;
; 1.444 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.663      ;
; 1.444 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.663      ;
; 1.444 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.663      ;
; 1.444 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.663      ;
; 1.491 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.709      ;
; 1.491 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.709      ;
; 1.491 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.709      ;
; 1.491 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.709      ;
; 1.491 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.709      ;
; 1.513 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.732      ;
; 1.513 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.732      ;
; 1.513 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.732      ;
; 1.513 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.732      ;
; 1.513 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.732      ;
; 1.513 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.732      ;
; 1.595 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.813      ;
; 1.595 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.813      ;
; 1.595 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.813      ;
; 1.595 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.813      ;
; 1.595 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.813      ;
; 1.616 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.835      ;
; 1.616 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.835      ;
; 1.616 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.835      ;
; 1.616 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.835      ;
; 1.616 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.835      ;
; 1.616 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.835      ;
; 1.674 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.893      ;
; 1.674 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.893      ;
; 1.674 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.893      ;
; 1.674 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.893      ;
; 1.674 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.893      ;
; 1.674 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.893      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; cronometer_control:inst5|inst  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; cronometer_control:inst5|inst1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; cronometer_control:inst5|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; mod60_counter:inst8|inst       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; mod60_counter:inst8|inst1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; mod60_counter:inst8|inst2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; mod60_counter:inst8|inst3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; mod60_counter:inst8|inst4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; mod60_counter:inst8|inst5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sixbit_inc_register:inst|inst  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sixbit_inc_register:inst|inst1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sixbit_inc_register:inst|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sixbit_inc_register:inst|inst3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sixbit_inc_register:inst|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sixbit_inc_register:inst|inst5 ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sixbit_inc_register:inst|inst1 ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; cronometer_control:inst5|inst  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; cronometer_control:inst5|inst1 ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; cronometer_control:inst5|inst4 ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; mod60_counter:inst8|inst       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; mod60_counter:inst8|inst1      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; mod60_counter:inst8|inst2      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; mod60_counter:inst8|inst3      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; mod60_counter:inst8|inst4      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; mod60_counter:inst8|inst5      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sixbit_inc_register:inst|inst  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sixbit_inc_register:inst|inst2 ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sixbit_inc_register:inst|inst3 ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sixbit_inc_register:inst|inst4 ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sixbit_inc_register:inst|inst5 ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|clk                 ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                    ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|inst1|clk                ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|inst4|clk                ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|inst|clk                 ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst8|inst1|clk                ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst8|inst2|clk                ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst8|inst3|clk                ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst8|inst4|clk                ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst8|inst5|clk                ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst8|inst|clk                 ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|clk                 ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst3|clk                 ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst4|clk                 ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst5|clk                 ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst|clk                  ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]      ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk        ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; sixbit_inc_register:inst|inst  ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; sixbit_inc_register:inst|inst2 ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; sixbit_inc_register:inst|inst3 ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; sixbit_inc_register:inst|inst4 ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; sixbit_inc_register:inst|inst5 ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; cronometer_control:inst5|inst  ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; cronometer_control:inst5|inst1 ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; cronometer_control:inst5|inst4 ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; mod60_counter:inst8|inst       ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; mod60_counter:inst8|inst1      ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; mod60_counter:inst8|inst2      ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; mod60_counter:inst8|inst3      ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; mod60_counter:inst8|inst4      ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; mod60_counter:inst8|inst5      ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; sixbit_inc_register:inst|inst1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                    ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]      ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk        ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|inst1|clk                ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|inst4|clk                ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|inst|clk                 ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst8|inst1|clk                ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst8|inst2|clk                ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst8|inst3|clk                ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst8|inst4|clk                ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst8|inst5|clk                ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst8|inst|clk                 ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst2|clk                 ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst3|clk                 ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst4|clk                 ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst5|clk                 ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst|clk                  ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                    ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst1|clk                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Reset      ; CLK        ; 0.041 ; 0.195 ; Rise       ; CLK             ;
; Start_Stop ; CLK        ; 0.465 ; 0.545 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Reset      ; CLK        ; 0.481 ; 0.353 ; Rise       ; CLK             ;
; Start_Stop ; CLK        ; 0.511 ; 0.400 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Mone[*]   ; CLK        ; 7.799 ; 7.901 ; Rise       ; CLK             ;
;  Mone[0]  ; CLK        ; 7.463 ; 7.394 ; Rise       ; CLK             ;
;  Mone[1]  ; CLK        ; 7.525 ; 7.434 ; Rise       ; CLK             ;
;  Mone[2]  ; CLK        ; 7.797 ; 7.818 ; Rise       ; CLK             ;
;  Mone[3]  ; CLK        ; 7.427 ; 7.549 ; Rise       ; CLK             ;
;  Mone[4]  ; CLK        ; 7.625 ; 7.496 ; Rise       ; CLK             ;
;  Mone[5]  ; CLK        ; 7.474 ; 7.422 ; Rise       ; CLK             ;
;  Mone[6]  ; CLK        ; 7.799 ; 7.901 ; Rise       ; CLK             ;
; Mtwo[*]   ; CLK        ; 7.868 ; 7.974 ; Rise       ; CLK             ;
;  Mtwo[0]  ; CLK        ; 6.026 ; 6.050 ; Rise       ; CLK             ;
;  Mtwo[1]  ; CLK        ; 7.868 ; 7.840 ; Rise       ; CLK             ;
;  Mtwo[2]  ; CLK        ; 7.411 ; 7.334 ; Rise       ; CLK             ;
;  Mtwo[3]  ; CLK        ; 7.356 ; 7.402 ; Rise       ; CLK             ;
;  Mtwo[4]  ; CLK        ; 7.854 ; 7.974 ; Rise       ; CLK             ;
;  Mtwo[5]  ; CLK        ; 7.133 ; 7.072 ; Rise       ; CLK             ;
;  Mtwo[6]  ; CLK        ; 7.750 ; 7.720 ; Rise       ; CLK             ;
; Sone[*]   ; CLK        ; 8.508 ; 8.490 ; Rise       ; CLK             ;
;  Sone[0]  ; CLK        ; 8.360 ; 8.348 ; Rise       ; CLK             ;
;  Sone[1]  ; CLK        ; 8.289 ; 8.266 ; Rise       ; CLK             ;
;  Sone[2]  ; CLK        ; 8.367 ; 8.311 ; Rise       ; CLK             ;
;  Sone[3]  ; CLK        ; 8.508 ; 8.490 ; Rise       ; CLK             ;
;  Sone[4]  ; CLK        ; 8.474 ; 8.452 ; Rise       ; CLK             ;
;  Sone[5]  ; CLK        ; 8.277 ; 8.248 ; Rise       ; CLK             ;
;  Sone[6]  ; CLK        ; 8.268 ; 8.274 ; Rise       ; CLK             ;
; Stwo[*]   ; CLK        ; 9.322 ; 9.383 ; Rise       ; CLK             ;
;  Stwo[0]  ; CLK        ; 6.376 ; 6.375 ; Rise       ; CLK             ;
;  Stwo[1]  ; CLK        ; 8.039 ; 7.980 ; Rise       ; CLK             ;
;  Stwo[2]  ; CLK        ; 9.322 ; 9.383 ; Rise       ; CLK             ;
;  Stwo[3]  ; CLK        ; 7.988 ; 8.055 ; Rise       ; CLK             ;
;  Stwo[4]  ; CLK        ; 6.954 ; 6.847 ; Rise       ; CLK             ;
;  Stwo[5]  ; CLK        ; 7.015 ; 6.920 ; Rise       ; CLK             ;
;  Stwo[6]  ; CLK        ; 8.047 ; 7.985 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Mone[*]   ; CLK        ; 5.972 ; 5.902 ; Rise       ; CLK             ;
;  Mone[0]  ; CLK        ; 5.972 ; 5.910 ; Rise       ; CLK             ;
;  Mone[1]  ; CLK        ; 6.032 ; 5.913 ; Rise       ; CLK             ;
;  Mone[2]  ; CLK        ; 6.505 ; 6.428 ; Rise       ; CLK             ;
;  Mone[3]  ; CLK        ; 5.987 ; 6.009 ; Rise       ; CLK             ;
;  Mone[4]  ; CLK        ; 6.086 ; 6.048 ; Rise       ; CLK             ;
;  Mone[5]  ; CLK        ; 5.974 ; 5.902 ; Rise       ; CLK             ;
;  Mone[6]  ; CLK        ; 6.345 ; 6.354 ; Rise       ; CLK             ;
; Mtwo[*]   ; CLK        ; 5.613 ; 5.584 ; Rise       ; CLK             ;
;  Mtwo[0]  ; CLK        ; 5.613 ; 5.584 ; Rise       ; CLK             ;
;  Mtwo[1]  ; CLK        ; 6.537 ; 6.457 ; Rise       ; CLK             ;
;  Mtwo[2]  ; CLK        ; 6.034 ; 6.008 ; Rise       ; CLK             ;
;  Mtwo[3]  ; CLK        ; 5.950 ; 6.024 ; Rise       ; CLK             ;
;  Mtwo[4]  ; CLK        ; 6.802 ; 6.767 ; Rise       ; CLK             ;
;  Mtwo[5]  ; CLK        ; 6.129 ; 6.056 ; Rise       ; CLK             ;
;  Mtwo[6]  ; CLK        ; 6.375 ; 6.360 ; Rise       ; CLK             ;
; Sone[*]   ; CLK        ; 6.128 ; 6.071 ; Rise       ; CLK             ;
;  Sone[0]  ; CLK        ; 6.245 ; 6.196 ; Rise       ; CLK             ;
;  Sone[1]  ; CLK        ; 6.181 ; 6.071 ; Rise       ; CLK             ;
;  Sone[2]  ; CLK        ; 6.446 ; 6.326 ; Rise       ; CLK             ;
;  Sone[3]  ; CLK        ; 6.363 ; 6.337 ; Rise       ; CLK             ;
;  Sone[4]  ; CLK        ; 6.315 ; 6.287 ; Rise       ; CLK             ;
;  Sone[5]  ; CLK        ; 6.150 ; 6.082 ; Rise       ; CLK             ;
;  Sone[6]  ; CLK        ; 6.128 ; 6.141 ; Rise       ; CLK             ;
; Stwo[*]   ; CLK        ; 5.675 ; 5.532 ; Rise       ; CLK             ;
;  Stwo[0]  ; CLK        ; 5.675 ; 5.658 ; Rise       ; CLK             ;
;  Stwo[1]  ; CLK        ; 6.326 ; 6.245 ; Rise       ; CLK             ;
;  Stwo[2]  ; CLK        ; 7.604 ; 7.650 ; Rise       ; CLK             ;
;  Stwo[3]  ; CLK        ; 6.241 ; 6.321 ; Rise       ; CLK             ;
;  Stwo[4]  ; CLK        ; 5.896 ; 5.907 ; Rise       ; CLK             ;
;  Stwo[5]  ; CLK        ; 5.675 ; 5.532 ; Rise       ; CLK             ;
;  Stwo[6]  ; CLK        ; 6.306 ; 6.233 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 567.86 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.761 ; -6.123            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.299 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; CLK   ; -0.954 ; -10.596              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; CLK   ; 0.912 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -18.000                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                              ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.761 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.701      ;
; -0.751 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.691      ;
; -0.684 ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.386     ; 1.293      ;
; -0.674 ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.386     ; 1.283      ;
; -0.658 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.599      ;
; -0.653 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.594      ;
; -0.652 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.593      ;
; -0.648 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.589      ;
; -0.640 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.581      ;
; -0.630 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.571      ;
; -0.605 ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.545      ;
; -0.595 ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.535      ;
; -0.594 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.535      ;
; -0.593 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.534      ;
; -0.581 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.522      ;
; -0.571 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.512      ;
; -0.540 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.480      ;
; -0.539 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.479      ;
; -0.536 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.477      ;
; -0.529 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.469      ;
; -0.528 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.468      ;
; -0.526 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.467      ;
; -0.468 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.409      ;
; -0.467 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.408      ;
; -0.466 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.406      ;
; -0.455 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.396      ;
; -0.455 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.395      ;
; -0.445 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.386      ;
; -0.435 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.375      ;
; -0.426 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.366      ;
; -0.425 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.365      ;
; -0.420 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.360      ;
; -0.401 ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.386     ; 1.010      ;
; -0.365 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.305      ;
; -0.356 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.297      ;
; -0.355 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.295      ;
; -0.353 ; cronometer_control:inst5|inst  ; cronometer_control:inst5|inst1 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.293      ;
; -0.353 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.294      ;
; -0.352 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.293      ;
; -0.329 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.264      ; 1.588      ;
; -0.321 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.261      ;
; -0.311 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.251      ;
; -0.297 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.238      ;
; -0.270 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.264      ; 1.529      ;
; -0.264 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.205      ;
; -0.263 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.204      ;
; -0.252 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.192      ;
; -0.252 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.192      ;
; -0.246 ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.386     ; 0.855      ;
; -0.241 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.181      ;
; -0.241 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.181      ;
; -0.240 ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.180      ;
; -0.231 ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.171      ;
; -0.219 ; cronometer_control:inst5|inst1 ; cronometer_control:inst5|inst4 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.159      ;
; -0.215 ; cronometer_control:inst5|inst1 ; cronometer_control:inst5|inst1 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.155      ;
; -0.212 ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.152      ;
; -0.211 ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.151      ;
; -0.171 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.112      ;
; -0.148 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.088      ;
; -0.148 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.088      ;
; -0.144 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.264      ; 1.403      ;
; -0.138 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.078      ;
; -0.138 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.078      ;
; -0.133 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.073      ;
; -0.124 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.064      ;
; -0.117 ; cronometer_control:inst5|inst  ; cronometer_control:inst5|inst4 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.057      ;
; -0.105 ; cronometer_control:inst5|inst4 ; cronometer_control:inst5|inst1 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.045      ;
; -0.074 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.014      ;
; -0.069 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.009      ;
; -0.054 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 0.995      ;
; -0.053 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 0.994      ;
; -0.037 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.977      ;
; -0.029 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.264      ; 1.288      ;
; 0.031  ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.909      ;
; 0.033  ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.907      ;
; 0.047  ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.893      ;
; 0.050  ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.890      ;
; 0.060  ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.880      ;
; 0.060  ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.264      ; 1.199      ;
; 0.068  ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.872      ;
; 0.112  ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.263      ; 1.146      ;
; 0.162  ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.778      ;
; 0.262  ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.678      ;
; 0.344  ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; -0.068     ; 0.583      ;
; 0.357  ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; cronometer_control:inst5|inst4 ; cronometer_control:inst5|inst4 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.378  ; cronometer_control:inst5|inst  ; cronometer_control:inst5|inst  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.562      ;
; 0.378  ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.562      ;
; 0.378  ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.562      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.511      ;
; 0.312 ; cronometer_control:inst5|inst  ; cronometer_control:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; cronometer_control:inst5|inst1 ; cronometer_control:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; cronometer_control:inst5|inst4 ; cronometer_control:inst5|inst4 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.378 ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.577      ;
; 0.459 ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.386      ; 0.989      ;
; 0.505 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.704      ;
; 0.512 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.711      ;
; 0.528 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.727      ;
; 0.541 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.740      ;
; 0.544 ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.743      ;
; 0.547 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.387      ; 1.078      ;
; 0.549 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.748      ;
; 0.556 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.755      ;
; 0.607 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.387      ; 1.138      ;
; 0.667 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.866      ;
; 0.669 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.869      ;
; 0.678 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.878      ;
; 0.701 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.900      ;
; 0.703 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.902      ;
; 0.713 ; cronometer_control:inst5|inst4 ; cronometer_control:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.912      ;
; 0.727 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.926      ;
; 0.736 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.935      ;
; 0.743 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.942      ;
; 0.743 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.942      ;
; 0.758 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.387      ; 1.289      ;
; 0.771 ; cronometer_control:inst5|inst  ; cronometer_control:inst5|inst4 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.970      ;
; 0.787 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.986      ;
; 0.787 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.986      ;
; 0.795 ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.994      ;
; 0.795 ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.994      ;
; 0.811 ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.010      ;
; 0.812 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.012      ;
; 0.820 ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.019      ;
; 0.820 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.019      ;
; 0.820 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.019      ;
; 0.825 ; cronometer_control:inst5|inst1 ; cronometer_control:inst5|inst4 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.024      ;
; 0.835 ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; -0.263     ; 0.716      ;
; 0.839 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.038      ;
; 0.839 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.038      ;
; 0.849 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.387      ; 1.380      ;
; 0.883 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.083      ;
; 0.883 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.083      ;
; 0.899 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.387      ; 1.430      ;
; 0.903 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.103      ;
; 0.911 ; cronometer_control:inst5|inst  ; cronometer_control:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.110      ;
; 0.915 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.114      ;
; 0.925 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.124      ;
; 0.934 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.133      ;
; 0.943 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.143      ;
; 0.943 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.143      ;
; 0.953 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.153      ;
; 0.959 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.158      ;
; 0.998 ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; -0.263     ; 0.879      ;
; 1.003 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.202      ;
; 1.011 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.210      ;
; 1.019 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.218      ;
; 1.028 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.227      ;
; 1.063 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.262      ;
; 1.071 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.270      ;
; 1.084 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.284      ;
; 1.093 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.293      ;
; 1.094 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.294      ;
; 1.094 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.294      ;
; 1.096 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.295      ;
; 1.097 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.296      ;
; 1.115 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.314      ;
; 1.124 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.323      ;
; 1.135 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.335      ;
; 1.144 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.344      ;
; 1.147 ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.346      ;
; 1.156 ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.355      ;
; 1.175 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.375      ;
; 1.184 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.384      ;
; 1.185 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.385      ;
; 1.185 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.385      ;
; 1.225 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.425      ;
; 1.233 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.433      ;
; 1.234 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.434      ;
; 1.235 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.435      ;
; 1.235 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.435      ;
; 1.242 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.442      ;
; 1.259 ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; -0.263     ; 1.140      ;
; 1.268 ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; -0.263     ; 1.149      ;
; 1.313 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.512      ;
; 1.322 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.521      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLK'                                                                                                           ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.954 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.894      ;
; -0.954 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.894      ;
; -0.954 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.894      ;
; -0.954 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.894      ;
; -0.954 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.894      ;
; -0.954 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.894      ;
; -0.895 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.835      ;
; -0.895 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.835      ;
; -0.895 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.835      ;
; -0.895 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.835      ;
; -0.895 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.835      ;
; -0.895 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.835      ;
; -0.865 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.805      ;
; -0.865 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.805      ;
; -0.865 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.805      ;
; -0.865 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.805      ;
; -0.865 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.805      ;
; -0.769 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.709      ;
; -0.769 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.709      ;
; -0.769 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.709      ;
; -0.769 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.709      ;
; -0.769 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.709      ;
; -0.769 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.709      ;
; -0.739 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.679      ;
; -0.739 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.679      ;
; -0.739 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.679      ;
; -0.739 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.679      ;
; -0.739 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.679      ;
; -0.733 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.673      ;
; -0.733 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.673      ;
; -0.733 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.673      ;
; -0.733 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.673      ;
; -0.733 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.673      ;
; -0.733 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.673      ;
; -0.711 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.651      ;
; -0.711 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.651      ;
; -0.711 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.651      ;
; -0.711 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.651      ;
; -0.711 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.651      ;
; -0.706 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.647      ;
; -0.706 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.647      ;
; -0.706 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.647      ;
; -0.706 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.647      ;
; -0.706 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.647      ;
; -0.690 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.630      ;
; -0.690 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.630      ;
; -0.690 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.630      ;
; -0.690 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.630      ;
; -0.690 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.630      ;
; -0.602 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.542      ;
; -0.602 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.542      ;
; -0.602 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.542      ;
; -0.602 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.542      ;
; -0.602 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.542      ;
; -0.602 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.542      ;
; -0.547 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.263      ; 1.805      ;
; -0.421 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.263      ; 1.679      ;
; -0.393 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.263      ; 1.651      ;
; -0.388 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.264      ; 1.647      ;
; -0.372 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.263      ; 1.630      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLK'                                                                                                           ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.912 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.386      ; 1.442      ;
; 0.924 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.386      ; 1.454      ;
; 0.975 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.387      ; 1.506      ;
; 1.014 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.386      ; 1.544      ;
; 1.105 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.386      ; 1.635      ;
; 1.166 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.365      ;
; 1.166 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.365      ;
; 1.166 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.365      ;
; 1.166 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.365      ;
; 1.166 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.365      ;
; 1.166 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.365      ;
; 1.223 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.422      ;
; 1.223 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.422      ;
; 1.223 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.422      ;
; 1.223 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.422      ;
; 1.223 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.422      ;
; 1.223 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.422      ;
; 1.243 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.442      ;
; 1.243 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.442      ;
; 1.243 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.442      ;
; 1.243 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.442      ;
; 1.243 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.442      ;
; 1.255 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.454      ;
; 1.255 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.454      ;
; 1.255 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.454      ;
; 1.255 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.454      ;
; 1.255 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.454      ;
; 1.306 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.506      ;
; 1.306 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.506      ;
; 1.306 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.506      ;
; 1.306 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.506      ;
; 1.306 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.506      ;
; 1.345 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.544      ;
; 1.345 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.544      ;
; 1.345 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.544      ;
; 1.345 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.544      ;
; 1.345 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.544      ;
; 1.365 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.564      ;
; 1.365 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.564      ;
; 1.365 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.564      ;
; 1.365 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.564      ;
; 1.365 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.564      ;
; 1.365 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.564      ;
; 1.436 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.635      ;
; 1.436 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.635      ;
; 1.436 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.635      ;
; 1.436 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.635      ;
; 1.436 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.635      ;
; 1.456 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.655      ;
; 1.456 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.655      ;
; 1.456 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.655      ;
; 1.456 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.655      ;
; 1.456 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.655      ;
; 1.456 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.655      ;
; 1.506 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.705      ;
; 1.506 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.705      ;
; 1.506 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.705      ;
; 1.506 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.705      ;
; 1.506 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.705      ;
; 1.506 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.705      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; cronometer_control:inst5|inst  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; cronometer_control:inst5|inst1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; cronometer_control:inst5|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; mod60_counter:inst8|inst       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; mod60_counter:inst8|inst1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; mod60_counter:inst8|inst2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; mod60_counter:inst8|inst3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; mod60_counter:inst8|inst4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; mod60_counter:inst8|inst5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sixbit_inc_register:inst|inst  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sixbit_inc_register:inst|inst1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sixbit_inc_register:inst|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sixbit_inc_register:inst|inst3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sixbit_inc_register:inst|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sixbit_inc_register:inst|inst5 ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sixbit_inc_register:inst|inst1 ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; cronometer_control:inst5|inst  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; cronometer_control:inst5|inst1 ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; cronometer_control:inst5|inst4 ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; mod60_counter:inst8|inst       ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; mod60_counter:inst8|inst1      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; mod60_counter:inst8|inst2      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; mod60_counter:inst8|inst3      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; mod60_counter:inst8|inst4      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; mod60_counter:inst8|inst5      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sixbit_inc_register:inst|inst  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sixbit_inc_register:inst|inst2 ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sixbit_inc_register:inst|inst3 ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sixbit_inc_register:inst|inst4 ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sixbit_inc_register:inst|inst5 ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|clk                 ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                    ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|inst1|clk                ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|inst4|clk                ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|inst|clk                 ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst8|inst1|clk                ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst8|inst2|clk                ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst8|inst3|clk                ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst8|inst4|clk                ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst8|inst5|clk                ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst8|inst|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst3|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst4|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst5|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst|clk                  ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]      ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk        ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; sixbit_inc_register:inst|inst  ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; sixbit_inc_register:inst|inst2 ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; sixbit_inc_register:inst|inst3 ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; sixbit_inc_register:inst|inst4 ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; sixbit_inc_register:inst|inst5 ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; cronometer_control:inst5|inst  ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; cronometer_control:inst5|inst1 ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; cronometer_control:inst5|inst4 ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; mod60_counter:inst8|inst       ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; mod60_counter:inst8|inst1      ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; mod60_counter:inst8|inst2      ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; mod60_counter:inst8|inst3      ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; mod60_counter:inst8|inst4      ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; mod60_counter:inst8|inst5      ;
; 0.423  ; 0.639        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; sixbit_inc_register:inst|inst1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                    ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]      ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk        ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst2|clk                 ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst3|clk                 ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst4|clk                 ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst5|clk                 ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst|clk                  ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|inst1|clk                ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|inst4|clk                ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|inst|clk                 ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst8|inst1|clk                ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst8|inst2|clk                ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst8|inst3|clk                ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst8|inst4|clk                ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst8|inst5|clk                ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst8|inst|clk                 ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                    ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst1|clk                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Reset      ; CLK        ; 0.043 ; 0.235 ; Rise       ; CLK             ;
; Start_Stop ; CLK        ; 0.400 ; 0.556 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Reset      ; CLK        ; 0.431 ; 0.264 ; Rise       ; CLK             ;
; Start_Stop ; CLK        ; 0.465 ; 0.305 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Mone[*]   ; CLK        ; 7.306 ; 7.393 ; Rise       ; CLK             ;
;  Mone[0]  ; CLK        ; 6.981 ; 6.898 ; Rise       ; CLK             ;
;  Mone[1]  ; CLK        ; 7.040 ; 6.933 ; Rise       ; CLK             ;
;  Mone[2]  ; CLK        ; 7.306 ; 7.292 ; Rise       ; CLK             ;
;  Mone[3]  ; CLK        ; 6.930 ; 7.065 ; Rise       ; CLK             ;
;  Mone[4]  ; CLK        ; 7.138 ; 6.992 ; Rise       ; CLK             ;
;  Mone[5]  ; CLK        ; 6.992 ; 6.919 ; Rise       ; CLK             ;
;  Mone[6]  ; CLK        ; 7.272 ; 7.393 ; Rise       ; CLK             ;
; Mtwo[*]   ; CLK        ; 7.497 ; 7.562 ; Rise       ; CLK             ;
;  Mtwo[0]  ; CLK        ; 5.711 ; 5.693 ; Rise       ; CLK             ;
;  Mtwo[1]  ; CLK        ; 7.366 ; 7.337 ; Rise       ; CLK             ;
;  Mtwo[2]  ; CLK        ; 6.933 ; 6.845 ; Rise       ; CLK             ;
;  Mtwo[3]  ; CLK        ; 6.862 ; 6.935 ; Rise       ; CLK             ;
;  Mtwo[4]  ; CLK        ; 7.497 ; 7.562 ; Rise       ; CLK             ;
;  Mtwo[5]  ; CLK        ; 6.721 ; 6.653 ; Rise       ; CLK             ;
;  Mtwo[6]  ; CLK        ; 7.261 ; 7.191 ; Rise       ; CLK             ;
; Sone[*]   ; CLK        ; 7.949 ; 7.946 ; Rise       ; CLK             ;
;  Sone[0]  ; CLK        ; 7.819 ; 7.792 ; Rise       ; CLK             ;
;  Sone[1]  ; CLK        ; 7.741 ; 7.704 ; Rise       ; CLK             ;
;  Sone[2]  ; CLK        ; 7.836 ; 7.707 ; Rise       ; CLK             ;
;  Sone[3]  ; CLK        ; 7.949 ; 7.946 ; Rise       ; CLK             ;
;  Sone[4]  ; CLK        ; 7.921 ; 7.875 ; Rise       ; CLK             ;
;  Sone[5]  ; CLK        ; 7.730 ; 7.682 ; Rise       ; CLK             ;
;  Sone[6]  ; CLK        ; 7.709 ; 7.733 ; Rise       ; CLK             ;
; Stwo[*]   ; CLK        ; 8.783 ; 8.850 ; Rise       ; CLK             ;
;  Stwo[0]  ; CLK        ; 6.050 ; 5.975 ; Rise       ; CLK             ;
;  Stwo[1]  ; CLK        ; 7.499 ; 7.447 ; Rise       ; CLK             ;
;  Stwo[2]  ; CLK        ; 8.783 ; 8.850 ; Rise       ; CLK             ;
;  Stwo[3]  ; CLK        ; 7.443 ; 7.548 ; Rise       ; CLK             ;
;  Stwo[4]  ; CLK        ; 6.529 ; 6.413 ; Rise       ; CLK             ;
;  Stwo[5]  ; CLK        ; 6.578 ; 6.503 ; Rise       ; CLK             ;
;  Stwo[6]  ; CLK        ; 7.536 ; 7.441 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Mone[*]   ; CLK        ; 5.628 ; 5.569 ; Rise       ; CLK             ;
;  Mone[0]  ; CLK        ; 5.654 ; 5.581 ; Rise       ; CLK             ;
;  Mone[1]  ; CLK        ; 5.694 ; 5.579 ; Rise       ; CLK             ;
;  Mone[2]  ; CLK        ; 6.142 ; 6.064 ; Rise       ; CLK             ;
;  Mone[3]  ; CLK        ; 5.628 ; 5.694 ; Rise       ; CLK             ;
;  Mone[4]  ; CLK        ; 5.767 ; 5.684 ; Rise       ; CLK             ;
;  Mone[5]  ; CLK        ; 5.656 ; 5.569 ; Rise       ; CLK             ;
;  Mone[6]  ; CLK        ; 5.957 ; 6.018 ; Rise       ; CLK             ;
; Mtwo[*]   ; CLK        ; 5.343 ; 5.281 ; Rise       ; CLK             ;
;  Mtwo[0]  ; CLK        ; 5.343 ; 5.281 ; Rise       ; CLK             ;
;  Mtwo[1]  ; CLK        ; 6.179 ; 6.116 ; Rise       ; CLK             ;
;  Mtwo[2]  ; CLK        ; 5.726 ; 5.651 ; Rise       ; CLK             ;
;  Mtwo[3]  ; CLK        ; 5.630 ; 5.722 ; Rise       ; CLK             ;
;  Mtwo[4]  ; CLK        ; 6.523 ; 6.480 ; Rise       ; CLK             ;
;  Mtwo[5]  ; CLK        ; 5.806 ; 5.748 ; Rise       ; CLK             ;
;  Mtwo[6]  ; CLK        ; 6.049 ; 5.977 ; Rise       ; CLK             ;
; Sone[*]   ; CLK        ; 5.751 ; 5.710 ; Rise       ; CLK             ;
;  Sone[0]  ; CLK        ; 5.893 ; 5.836 ; Rise       ; CLK             ;
;  Sone[1]  ; CLK        ; 5.818 ; 5.710 ; Rise       ; CLK             ;
;  Sone[2]  ; CLK        ; 6.072 ; 5.925 ; Rise       ; CLK             ;
;  Sone[3]  ; CLK        ; 5.983 ; 5.990 ; Rise       ; CLK             ;
;  Sone[4]  ; CLK        ; 5.963 ; 5.896 ; Rise       ; CLK             ;
;  Sone[5]  ; CLK        ; 5.795 ; 5.710 ; Rise       ; CLK             ;
;  Sone[6]  ; CLK        ; 5.751 ; 5.796 ; Rise       ; CLK             ;
; Stwo[*]   ; CLK        ; 5.382 ; 5.249 ; Rise       ; CLK             ;
;  Stwo[0]  ; CLK        ; 5.395 ; 5.338 ; Rise       ; CLK             ;
;  Stwo[1]  ; CLK        ; 5.963 ; 5.900 ; Rise       ; CLK             ;
;  Stwo[2]  ; CLK        ; 7.278 ; 7.276 ; Rise       ; CLK             ;
;  Stwo[3]  ; CLK        ; 5.870 ; 5.975 ; Rise       ; CLK             ;
;  Stwo[4]  ; CLK        ; 5.597 ; 5.551 ; Rise       ; CLK             ;
;  Stwo[5]  ; CLK        ; 5.382 ; 5.249 ; Rise       ; CLK             ;
;  Stwo[6]  ; CLK        ; 5.983 ; 5.861 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.101 ; -0.287            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; CLK   ; -0.229 ; -2.209               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; CLK   ; 0.570 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -18.864                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                              ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.101 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.052      ;
; -0.100 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.051      ;
; -0.048 ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.233     ; 0.802      ;
; -0.047 ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.233     ; 0.801      ;
; -0.043 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.995      ;
; -0.043 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.995      ;
; -0.032 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.984      ;
; -0.031 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.983      ;
; -0.023 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.975      ;
; -0.022 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.974      ;
; 0.003  ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.948      ;
; 0.004  ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.947      ;
; 0.005  ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.947      ;
; 0.005  ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.947      ;
; 0.016  ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.936      ;
; 0.017  ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.935      ;
; 0.046  ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.906      ;
; 0.048  ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.904      ;
; 0.052  ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.900      ;
; 0.053  ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.899      ;
; 0.060  ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.892      ;
; 0.064  ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.888      ;
; 0.078  ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.874      ;
; 0.078  ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.874      ;
; 0.080  ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.872      ;
; 0.089  ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.863      ;
; 0.090  ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.862      ;
; 0.093  ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.859      ;
; 0.109  ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.843      ;
; 0.111  ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.841      ;
; 0.115  ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.837      ;
; 0.117  ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.835      ;
; 0.121  ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.233     ; 0.633      ;
; 0.143  ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.809      ;
; 0.143  ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.809      ;
; 0.146  ; cronometer_control:inst5|inst  ; cronometer_control:inst5|inst1 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.806      ;
; 0.147  ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.805      ;
; 0.147  ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.805      ;
; 0.149  ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.803      ;
; 0.153  ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 0.988      ;
; 0.166  ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.785      ;
; 0.167  ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.784      ;
; 0.191  ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.761      ;
; 0.201  ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 0.940      ;
; 0.212  ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.740      ;
; 0.212  ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.740      ;
; 0.217  ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.735      ;
; 0.217  ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.735      ;
; 0.225  ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.727      ;
; 0.225  ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.727      ;
; 0.225  ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.727      ;
; 0.227  ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.725      ;
; 0.228  ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.233     ; 0.526      ;
; 0.238  ; cronometer_control:inst5|inst1 ; cronometer_control:inst5|inst4 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.714      ;
; 0.239  ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.712      ;
; 0.239  ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.712      ;
; 0.240  ; cronometer_control:inst5|inst1 ; cronometer_control:inst5|inst1 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.712      ;
; 0.264  ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.688      ;
; 0.274  ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 0.867      ;
; 0.286  ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.666      ;
; 0.288  ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.664      ;
; 0.292  ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.660      ;
; 0.294  ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.658      ;
; 0.299  ; cronometer_control:inst5|inst  ; cronometer_control:inst5|inst4 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.653      ;
; 0.303  ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.649      ;
; 0.305  ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.647      ;
; 0.317  ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.635      ;
; 0.319  ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.633      ;
; 0.319  ; cronometer_control:inst5|inst4 ; cronometer_control:inst5|inst1 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.633      ;
; 0.332  ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.620      ;
; 0.334  ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.618      ;
; 0.336  ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.616      ;
; 0.343  ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 0.798      ;
; 0.390  ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.561      ;
; 0.391  ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.561      ;
; 0.400  ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.552      ;
; 0.403  ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.549      ;
; 0.406  ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.545      ;
; 0.408  ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 0.733      ;
; 0.411  ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.541      ;
; 0.435  ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.153      ; 0.705      ;
; 0.472  ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.480      ;
; 0.543  ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.409      ;
; 0.584  ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; -0.044     ; 0.359      ;
; 0.592  ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.359      ;
; 0.593  ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; cronometer_control:inst5|inst4 ; cronometer_control:inst5|inst4 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.359      ;
; 0.601  ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.350      ;
; 0.602  ; cronometer_control:inst5|inst  ; cronometer_control:inst5|inst  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.350      ;
; 0.602  ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.350      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.187 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; cronometer_control:inst5|inst  ; cronometer_control:inst5|inst  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cronometer_control:inst5|inst1 ; cronometer_control:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cronometer_control:inst5|inst4 ; cronometer_control:inst5|inst4 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.227 ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.346      ;
; 0.272 ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.589      ;
; 0.287 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.406      ;
; 0.306 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.425      ;
; 0.311 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.628      ;
; 0.319 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.438      ;
; 0.323 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.443      ;
; 0.330 ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.449      ;
; 0.336 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.455      ;
; 0.337 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.457      ;
; 0.352 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.669      ;
; 0.389 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.508      ;
; 0.391 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.511      ;
; 0.394 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.514      ;
; 0.406 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.525      ;
; 0.408 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.527      ;
; 0.422 ; cronometer_control:inst5|inst4 ; cronometer_control:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.541      ;
; 0.430 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.549      ;
; 0.431 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.748      ;
; 0.432 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.551      ;
; 0.439 ; cronometer_control:inst5|inst  ; cronometer_control:inst5|inst4 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.558      ;
; 0.442 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.561      ;
; 0.442 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.561      ;
; 0.448 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.567      ;
; 0.448 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.567      ;
; 0.471 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.591      ;
; 0.474 ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.594      ;
; 0.475 ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.595      ;
; 0.487 ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.606      ;
; 0.489 ; mod60_counter:inst8|inst1      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.608      ;
; 0.490 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.807      ;
; 0.492 ; cronometer_control:inst5|inst1 ; cronometer_control:inst5|inst4 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.611      ;
; 0.496 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.615      ;
; 0.496 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.615      ;
; 0.498 ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; -0.153     ; 0.429      ;
; 0.502 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.621      ;
; 0.502 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.621      ;
; 0.513 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.633      ;
; 0.514 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.634      ;
; 0.521 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.838      ;
; 0.530 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.650      ;
; 0.543 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.663      ;
; 0.543 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.663      ;
; 0.547 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.666      ;
; 0.553 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.672      ;
; 0.554 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.674      ;
; 0.555 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.675      ;
; 0.558 ; cronometer_control:inst5|inst  ; cronometer_control:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.677      ;
; 0.561 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.681      ;
; 0.584 ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; -0.153     ; 0.515      ;
; 0.598 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.717      ;
; 0.600 ; mod60_counter:inst8|inst       ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.719      ;
; 0.601 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.720      ;
; 0.604 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.723      ;
; 0.606 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.725      ;
; 0.607 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.726      ;
; 0.625 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.745      ;
; 0.625 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.745      ;
; 0.633 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.753      ;
; 0.634 ; mod60_counter:inst8|inst4      ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.754      ;
; 0.652 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.771      ;
; 0.654 ; cronometer_control:inst5|inst4 ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.773      ;
; 0.658 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.778      ;
; 0.658 ; mod60_counter:inst8|inst       ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.778      ;
; 0.658 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.777      ;
; 0.660 ; cronometer_control:inst5|inst1 ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.779      ;
; 0.680 ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.800      ;
; 0.680 ; sixbit_inc_register:inst|inst  ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.800      ;
; 0.684 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.804      ;
; 0.684 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.804      ;
; 0.692 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.812      ;
; 0.693 ; mod60_counter:inst8|inst5      ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.813      ;
; 0.715 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.835      ;
; 0.715 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.835      ;
; 0.718 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.838      ;
; 0.718 ; mod60_counter:inst8|inst1      ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.838      ;
; 0.723 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.843      ;
; 0.724 ; mod60_counter:inst8|inst3      ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.844      ;
; 0.736 ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; -0.153     ; 0.667      ;
; 0.736 ; sixbit_inc_register:inst|inst1 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; -0.153     ; 0.667      ;
; 0.770 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.890      ;
; 0.770 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.890      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLK'                                                                                                           ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.229 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.181      ;
; -0.229 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.181      ;
; -0.229 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.181      ;
; -0.229 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.181      ;
; -0.229 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.181      ;
; -0.229 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.181      ;
; -0.181 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.133      ;
; -0.181 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.133      ;
; -0.181 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.133      ;
; -0.181 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.133      ;
; -0.181 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.133      ;
; -0.181 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.133      ;
; -0.167 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.118      ;
; -0.167 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.118      ;
; -0.167 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.118      ;
; -0.167 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.118      ;
; -0.167 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.118      ;
; -0.108 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.060      ;
; -0.108 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.060      ;
; -0.108 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.060      ;
; -0.108 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.060      ;
; -0.108 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.060      ;
; -0.108 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.060      ;
; -0.095 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.046      ;
; -0.095 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.046      ;
; -0.095 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.046      ;
; -0.095 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.046      ;
; -0.095 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.046      ;
; -0.088 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.040      ;
; -0.088 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.040      ;
; -0.088 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.040      ;
; -0.088 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.040      ;
; -0.088 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.040      ;
; -0.088 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.040      ;
; -0.082 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.033      ;
; -0.082 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.033      ;
; -0.082 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.033      ;
; -0.082 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.033      ;
; -0.082 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.033      ;
; -0.073 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.025      ;
; -0.073 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.025      ;
; -0.073 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.025      ;
; -0.073 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.025      ;
; -0.073 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.025      ;
; -0.071 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.022      ;
; -0.071 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.022      ;
; -0.071 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.022      ;
; -0.071 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.022      ;
; -0.071 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.022      ;
; 0.002  ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.950      ;
; 0.002  ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.950      ;
; 0.002  ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.950      ;
; 0.002  ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.950      ;
; 0.002  ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.950      ;
; 0.002  ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.950      ;
; 0.022  ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.118      ;
; 0.094  ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.046      ;
; 0.107  ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.033      ;
; 0.116  ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 1.025      ;
; 0.118  ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.022      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLK'                                                                                                           ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.570 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.887      ;
; 0.578 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.895      ;
; 0.588 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.905      ;
; 0.617 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.934      ;
; 0.674 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst1 ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.991      ;
; 0.718 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.837      ;
; 0.718 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.837      ;
; 0.718 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.837      ;
; 0.718 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.837      ;
; 0.718 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.837      ;
; 0.718 ; mod60_counter:inst8|inst2      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.837      ;
; 0.753 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.872      ;
; 0.753 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.872      ;
; 0.753 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.872      ;
; 0.753 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.872      ;
; 0.753 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.872      ;
; 0.753 ; cronometer_control:inst5|inst  ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.872      ;
; 0.767 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.887      ;
; 0.767 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.887      ;
; 0.767 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.887      ;
; 0.767 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.887      ;
; 0.767 ; sixbit_inc_register:inst|inst5 ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.887      ;
; 0.775 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.895      ;
; 0.775 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.895      ;
; 0.775 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.895      ;
; 0.775 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.895      ;
; 0.775 ; sixbit_inc_register:inst|inst2 ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.895      ;
; 0.785 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.905      ;
; 0.785 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.905      ;
; 0.785 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.905      ;
; 0.785 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.905      ;
; 0.785 ; cronometer_control:inst5|inst  ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.905      ;
; 0.814 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.934      ;
; 0.814 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.934      ;
; 0.814 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.934      ;
; 0.814 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.934      ;
; 0.814 ; sixbit_inc_register:inst|inst4 ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.934      ;
; 0.826 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.945      ;
; 0.826 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.945      ;
; 0.826 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.945      ;
; 0.826 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.945      ;
; 0.826 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.945      ;
; 0.826 ; mod60_counter:inst8|inst4      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.945      ;
; 0.871 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst2 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.991      ;
; 0.871 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst4 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.991      ;
; 0.871 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst5 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.991      ;
; 0.871 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst3 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.991      ;
; 0.871 ; sixbit_inc_register:inst|inst3 ; sixbit_inc_register:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.991      ;
; 0.885 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.004      ;
; 0.885 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.004      ;
; 0.885 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.004      ;
; 0.885 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.004      ;
; 0.885 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.004      ;
; 0.885 ; mod60_counter:inst8|inst5      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.004      ;
; 0.916 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst2      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.035      ;
; 0.916 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.035      ;
; 0.916 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst1      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.035      ;
; 0.916 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst4      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.035      ;
; 0.916 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst5      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.035      ;
; 0.916 ; mod60_counter:inst8|inst3      ; mod60_counter:inst8|inst3      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.035      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; cronometer_control:inst5|inst  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; cronometer_control:inst5|inst1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; cronometer_control:inst5|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; mod60_counter:inst8|inst       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; mod60_counter:inst8|inst1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; mod60_counter:inst8|inst2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; mod60_counter:inst8|inst3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; mod60_counter:inst8|inst4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; mod60_counter:inst8|inst5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sixbit_inc_register:inst|inst  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sixbit_inc_register:inst|inst1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sixbit_inc_register:inst|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sixbit_inc_register:inst|inst3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sixbit_inc_register:inst|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sixbit_inc_register:inst|inst5 ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sixbit_inc_register:inst|inst1 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; cronometer_control:inst5|inst  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; cronometer_control:inst5|inst1 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; cronometer_control:inst5|inst4 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; mod60_counter:inst8|inst       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; mod60_counter:inst8|inst1      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; mod60_counter:inst8|inst2      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; mod60_counter:inst8|inst3      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; mod60_counter:inst8|inst4      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; mod60_counter:inst8|inst5      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sixbit_inc_register:inst|inst  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sixbit_inc_register:inst|inst2 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sixbit_inc_register:inst|inst3 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sixbit_inc_register:inst|inst4 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sixbit_inc_register:inst|inst5 ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|clk                 ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|inst1|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|inst4|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|inst|clk                 ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst8|inst1|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst8|inst2|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst8|inst3|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst8|inst4|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst8|inst5|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst8|inst|clk                 ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|clk                 ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst3|clk                 ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst4|clk                 ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst5|clk                 ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst|clk                  ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]      ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                    ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; cronometer_control:inst5|inst  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; cronometer_control:inst5|inst1 ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; cronometer_control:inst5|inst4 ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; mod60_counter:inst8|inst       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; mod60_counter:inst8|inst1      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; mod60_counter:inst8|inst2      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; mod60_counter:inst8|inst3      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; mod60_counter:inst8|inst4      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; mod60_counter:inst8|inst5      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; sixbit_inc_register:inst|inst  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; sixbit_inc_register:inst|inst2 ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; sixbit_inc_register:inst|inst3 ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; sixbit_inc_register:inst|inst4 ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; sixbit_inc_register:inst|inst5 ;
; 0.683  ; 0.899        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; sixbit_inc_register:inst|inst1 ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]      ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk        ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst2|clk                 ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst3|clk                 ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst4|clk                 ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst5|clk                 ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst|clk                  ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|inst1|clk                ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|inst4|clk                ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|inst|clk                 ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst8|inst1|clk                ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst8|inst2|clk                ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst8|inst3|clk                ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst8|inst4|clk                ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst8|inst5|clk                ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst8|inst|clk                 ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                    ;
; 0.905  ; 0.905        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst1|clk                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+------------+--------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+--------+-------+------------+-----------------+
; Reset      ; CLK        ; -0.011 ; 0.308 ; Rise       ; CLK             ;
; Start_Stop ; CLK        ; 0.254  ; 0.503 ; Rise       ; CLK             ;
+------------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+------------+------------+-------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+-------+--------+------------+-----------------+
; Reset      ; CLK        ; 0.292 ; -0.008 ; Rise       ; CLK             ;
; Start_Stop ; CLK        ; 0.292 ; 0.000  ; Rise       ; CLK             ;
+------------+------------+-------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Mone[*]   ; CLK        ; 4.632 ; 4.680 ; Rise       ; CLK             ;
;  Mone[0]  ; CLK        ; 4.370 ; 4.377 ; Rise       ; CLK             ;
;  Mone[1]  ; CLK        ; 4.407 ; 4.401 ; Rise       ; CLK             ;
;  Mone[2]  ; CLK        ; 4.612 ; 4.680 ; Rise       ; CLK             ;
;  Mone[3]  ; CLK        ; 4.393 ; 4.439 ; Rise       ; CLK             ;
;  Mone[4]  ; CLK        ; 4.463 ; 4.429 ; Rise       ; CLK             ;
;  Mone[5]  ; CLK        ; 4.378 ; 4.389 ; Rise       ; CLK             ;
;  Mone[6]  ; CLK        ; 4.632 ; 4.634 ; Rise       ; CLK             ;
; Mtwo[*]   ; CLK        ; 4.748 ; 4.929 ; Rise       ; CLK             ;
;  Mtwo[0]  ; CLK        ; 3.547 ; 3.634 ; Rise       ; CLK             ;
;  Mtwo[1]  ; CLK        ; 4.677 ; 4.664 ; Rise       ; CLK             ;
;  Mtwo[2]  ; CLK        ; 4.336 ; 4.306 ; Rise       ; CLK             ;
;  Mtwo[3]  ; CLK        ; 4.359 ; 4.334 ; Rise       ; CLK             ;
;  Mtwo[4]  ; CLK        ; 4.748 ; 4.929 ; Rise       ; CLK             ;
;  Mtwo[5]  ; CLK        ; 4.256 ; 4.253 ; Rise       ; CLK             ;
;  Mtwo[6]  ; CLK        ; 4.525 ; 4.603 ; Rise       ; CLK             ;
; Sone[*]   ; CLK        ; 5.039 ; 5.086 ; Rise       ; CLK             ;
;  Sone[0]  ; CLK        ; 4.915 ; 4.964 ; Rise       ; CLK             ;
;  Sone[1]  ; CLK        ; 4.885 ; 4.877 ; Rise       ; CLK             ;
;  Sone[2]  ; CLK        ; 4.848 ; 4.916 ; Rise       ; CLK             ;
;  Sone[3]  ; CLK        ; 5.039 ; 5.086 ; Rise       ; CLK             ;
;  Sone[4]  ; CLK        ; 4.994 ; 4.959 ; Rise       ; CLK             ;
;  Sone[5]  ; CLK        ; 4.872 ; 4.883 ; Rise       ; CLK             ;
;  Sone[6]  ; CLK        ; 4.848 ; 4.885 ; Rise       ; CLK             ;
; Stwo[*]   ; CLK        ; 5.622 ; 5.699 ; Rise       ; CLK             ;
;  Stwo[0]  ; CLK        ; 3.734 ; 3.832 ; Rise       ; CLK             ;
;  Stwo[1]  ; CLK        ; 4.690 ; 4.669 ; Rise       ; CLK             ;
;  Stwo[2]  ; CLK        ; 5.622 ; 5.699 ; Rise       ; CLK             ;
;  Stwo[3]  ; CLK        ; 4.709 ; 4.683 ; Rise       ; CLK             ;
;  Stwo[4]  ; CLK        ; 4.085 ; 4.095 ; Rise       ; CLK             ;
;  Stwo[5]  ; CLK        ; 4.140 ; 4.094 ; Rise       ; CLK             ;
;  Stwo[6]  ; CLK        ; 4.685 ; 4.711 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Mone[*]   ; CLK        ; 3.490 ; 3.495 ; Rise       ; CLK             ;
;  Mone[0]  ; CLK        ; 3.491 ; 3.501 ; Rise       ; CLK             ;
;  Mone[1]  ; CLK        ; 3.555 ; 3.504 ; Rise       ; CLK             ;
;  Mone[2]  ; CLK        ; 3.907 ; 3.861 ; Rise       ; CLK             ;
;  Mone[3]  ; CLK        ; 3.574 ; 3.532 ; Rise       ; CLK             ;
;  Mone[4]  ; CLK        ; 3.553 ; 3.619 ; Rise       ; CLK             ;
;  Mone[5]  ; CLK        ; 3.490 ; 3.495 ; Rise       ; CLK             ;
;  Mone[6]  ; CLK        ; 3.810 ; 3.726 ; Rise       ; CLK             ;
; Mtwo[*]   ; CLK        ; 3.314 ; 3.365 ; Rise       ; CLK             ;
;  Mtwo[0]  ; CLK        ; 3.314 ; 3.365 ; Rise       ; CLK             ;
;  Mtwo[1]  ; CLK        ; 3.924 ; 3.875 ; Rise       ; CLK             ;
;  Mtwo[2]  ; CLK        ; 3.511 ; 3.593 ; Rise       ; CLK             ;
;  Mtwo[3]  ; CLK        ; 3.520 ; 3.510 ; Rise       ; CLK             ;
;  Mtwo[4]  ; CLK        ; 4.186 ; 4.249 ; Rise       ; CLK             ;
;  Mtwo[5]  ; CLK        ; 3.699 ; 3.684 ; Rise       ; CLK             ;
;  Mtwo[6]  ; CLK        ; 3.706 ; 3.836 ; Rise       ; CLK             ;
; Sone[*]   ; CLK        ; 3.596 ; 3.594 ; Rise       ; CLK             ;
;  Sone[0]  ; CLK        ; 3.655 ; 3.701 ; Rise       ; CLK             ;
;  Sone[1]  ; CLK        ; 3.672 ; 3.594 ; Rise       ; CLK             ;
;  Sone[2]  ; CLK        ; 3.829 ; 3.760 ; Rise       ; CLK             ;
;  Sone[3]  ; CLK        ; 3.827 ; 3.782 ; Rise       ; CLK             ;
;  Sone[4]  ; CLK        ; 3.691 ; 3.789 ; Rise       ; CLK             ;
;  Sone[5]  ; CLK        ; 3.596 ; 3.602 ; Rise       ; CLK             ;
;  Sone[6]  ; CLK        ; 3.646 ; 3.601 ; Rise       ; CLK             ;
; Stwo[*]   ; CLK        ; 3.338 ; 3.324 ; Rise       ; CLK             ;
;  Stwo[0]  ; CLK        ; 3.338 ; 3.410 ; Rise       ; CLK             ;
;  Stwo[1]  ; CLK        ; 3.713 ; 3.670 ; Rise       ; CLK             ;
;  Stwo[2]  ; CLK        ; 4.595 ; 4.756 ; Rise       ; CLK             ;
;  Stwo[3]  ; CLK        ; 3.667 ; 3.657 ; Rise       ; CLK             ;
;  Stwo[4]  ; CLK        ; 3.460 ; 3.547 ; Rise       ; CLK             ;
;  Stwo[5]  ; CLK        ; 3.371 ; 3.324 ; Rise       ; CLK             ;
;  Stwo[6]  ; CLK        ; 3.651 ; 3.712 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.969 ; 0.179 ; -1.185   ; 0.570   ; -3.000              ;
;  CLK             ; -0.969 ; 0.179 ; -1.185   ; 0.570   ; -3.000              ;
; Design-wide TNS  ; -8.452 ; 0.0   ; -13.223  ; 0.0     ; -18.864             ;
;  CLK             ; -8.452 ; 0.000 ; -13.223  ; 0.000   ; -18.864             ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Reset      ; CLK        ; 0.043 ; 0.308 ; Rise       ; CLK             ;
; Start_Stop ; CLK        ; 0.465 ; 0.556 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Reset      ; CLK        ; 0.481 ; 0.353 ; Rise       ; CLK             ;
; Start_Stop ; CLK        ; 0.511 ; 0.400 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Mone[*]   ; CLK        ; 7.799 ; 7.901 ; Rise       ; CLK             ;
;  Mone[0]  ; CLK        ; 7.463 ; 7.394 ; Rise       ; CLK             ;
;  Mone[1]  ; CLK        ; 7.525 ; 7.434 ; Rise       ; CLK             ;
;  Mone[2]  ; CLK        ; 7.797 ; 7.818 ; Rise       ; CLK             ;
;  Mone[3]  ; CLK        ; 7.427 ; 7.549 ; Rise       ; CLK             ;
;  Mone[4]  ; CLK        ; 7.625 ; 7.496 ; Rise       ; CLK             ;
;  Mone[5]  ; CLK        ; 7.474 ; 7.422 ; Rise       ; CLK             ;
;  Mone[6]  ; CLK        ; 7.799 ; 7.901 ; Rise       ; CLK             ;
; Mtwo[*]   ; CLK        ; 7.868 ; 7.974 ; Rise       ; CLK             ;
;  Mtwo[0]  ; CLK        ; 6.026 ; 6.050 ; Rise       ; CLK             ;
;  Mtwo[1]  ; CLK        ; 7.868 ; 7.840 ; Rise       ; CLK             ;
;  Mtwo[2]  ; CLK        ; 7.411 ; 7.334 ; Rise       ; CLK             ;
;  Mtwo[3]  ; CLK        ; 7.356 ; 7.402 ; Rise       ; CLK             ;
;  Mtwo[4]  ; CLK        ; 7.854 ; 7.974 ; Rise       ; CLK             ;
;  Mtwo[5]  ; CLK        ; 7.133 ; 7.072 ; Rise       ; CLK             ;
;  Mtwo[6]  ; CLK        ; 7.750 ; 7.720 ; Rise       ; CLK             ;
; Sone[*]   ; CLK        ; 8.508 ; 8.490 ; Rise       ; CLK             ;
;  Sone[0]  ; CLK        ; 8.360 ; 8.348 ; Rise       ; CLK             ;
;  Sone[1]  ; CLK        ; 8.289 ; 8.266 ; Rise       ; CLK             ;
;  Sone[2]  ; CLK        ; 8.367 ; 8.311 ; Rise       ; CLK             ;
;  Sone[3]  ; CLK        ; 8.508 ; 8.490 ; Rise       ; CLK             ;
;  Sone[4]  ; CLK        ; 8.474 ; 8.452 ; Rise       ; CLK             ;
;  Sone[5]  ; CLK        ; 8.277 ; 8.248 ; Rise       ; CLK             ;
;  Sone[6]  ; CLK        ; 8.268 ; 8.274 ; Rise       ; CLK             ;
; Stwo[*]   ; CLK        ; 9.322 ; 9.383 ; Rise       ; CLK             ;
;  Stwo[0]  ; CLK        ; 6.376 ; 6.375 ; Rise       ; CLK             ;
;  Stwo[1]  ; CLK        ; 8.039 ; 7.980 ; Rise       ; CLK             ;
;  Stwo[2]  ; CLK        ; 9.322 ; 9.383 ; Rise       ; CLK             ;
;  Stwo[3]  ; CLK        ; 7.988 ; 8.055 ; Rise       ; CLK             ;
;  Stwo[4]  ; CLK        ; 6.954 ; 6.847 ; Rise       ; CLK             ;
;  Stwo[5]  ; CLK        ; 7.015 ; 6.920 ; Rise       ; CLK             ;
;  Stwo[6]  ; CLK        ; 8.047 ; 7.985 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Mone[*]   ; CLK        ; 3.490 ; 3.495 ; Rise       ; CLK             ;
;  Mone[0]  ; CLK        ; 3.491 ; 3.501 ; Rise       ; CLK             ;
;  Mone[1]  ; CLK        ; 3.555 ; 3.504 ; Rise       ; CLK             ;
;  Mone[2]  ; CLK        ; 3.907 ; 3.861 ; Rise       ; CLK             ;
;  Mone[3]  ; CLK        ; 3.574 ; 3.532 ; Rise       ; CLK             ;
;  Mone[4]  ; CLK        ; 3.553 ; 3.619 ; Rise       ; CLK             ;
;  Mone[5]  ; CLK        ; 3.490 ; 3.495 ; Rise       ; CLK             ;
;  Mone[6]  ; CLK        ; 3.810 ; 3.726 ; Rise       ; CLK             ;
; Mtwo[*]   ; CLK        ; 3.314 ; 3.365 ; Rise       ; CLK             ;
;  Mtwo[0]  ; CLK        ; 3.314 ; 3.365 ; Rise       ; CLK             ;
;  Mtwo[1]  ; CLK        ; 3.924 ; 3.875 ; Rise       ; CLK             ;
;  Mtwo[2]  ; CLK        ; 3.511 ; 3.593 ; Rise       ; CLK             ;
;  Mtwo[3]  ; CLK        ; 3.520 ; 3.510 ; Rise       ; CLK             ;
;  Mtwo[4]  ; CLK        ; 4.186 ; 4.249 ; Rise       ; CLK             ;
;  Mtwo[5]  ; CLK        ; 3.699 ; 3.684 ; Rise       ; CLK             ;
;  Mtwo[6]  ; CLK        ; 3.706 ; 3.836 ; Rise       ; CLK             ;
; Sone[*]   ; CLK        ; 3.596 ; 3.594 ; Rise       ; CLK             ;
;  Sone[0]  ; CLK        ; 3.655 ; 3.701 ; Rise       ; CLK             ;
;  Sone[1]  ; CLK        ; 3.672 ; 3.594 ; Rise       ; CLK             ;
;  Sone[2]  ; CLK        ; 3.829 ; 3.760 ; Rise       ; CLK             ;
;  Sone[3]  ; CLK        ; 3.827 ; 3.782 ; Rise       ; CLK             ;
;  Sone[4]  ; CLK        ; 3.691 ; 3.789 ; Rise       ; CLK             ;
;  Sone[5]  ; CLK        ; 3.596 ; 3.602 ; Rise       ; CLK             ;
;  Sone[6]  ; CLK        ; 3.646 ; 3.601 ; Rise       ; CLK             ;
; Stwo[*]   ; CLK        ; 3.338 ; 3.324 ; Rise       ; CLK             ;
;  Stwo[0]  ; CLK        ; 3.338 ; 3.410 ; Rise       ; CLK             ;
;  Stwo[1]  ; CLK        ; 3.713 ; 3.670 ; Rise       ; CLK             ;
;  Stwo[2]  ; CLK        ; 4.595 ; 4.756 ; Rise       ; CLK             ;
;  Stwo[3]  ; CLK        ; 3.667 ; 3.657 ; Rise       ; CLK             ;
;  Stwo[4]  ; CLK        ; 3.460 ; 3.547 ; Rise       ; CLK             ;
;  Stwo[5]  ; CLK        ; 3.371 ; 3.324 ; Rise       ; CLK             ;
;  Stwo[6]  ; CLK        ; 3.651 ; 3.712 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Mone[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Mone[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Mone[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Mone[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Mone[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Mone[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Mone[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Mtwo[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Mtwo[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Mtwo[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Mtwo[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Mtwo[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Mtwo[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Mtwo[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Sone[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Sone[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Sone[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Sone[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Sone[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Sone[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Sone[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Stwo[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Stwo[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Stwo[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Stwo[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Stwo[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Stwo[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Stwo[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Start_Stop              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Mone[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; Mone[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Mone[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Mone[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Mone[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; Mone[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Mone[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Mtwo[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; Mtwo[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; Mtwo[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; Mtwo[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Mtwo[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Mtwo[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; Mtwo[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Sone[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Sone[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Sone[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Sone[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; Sone[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Sone[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Sone[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; Stwo[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Stwo[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Stwo[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Stwo[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Stwo[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; Stwo[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Stwo[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Mone[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; Mone[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Mone[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Mone[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Mone[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; Mone[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Mone[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Mtwo[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; Mtwo[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; Mtwo[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; Mtwo[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Mtwo[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Mtwo[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; Mtwo[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Sone[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Sone[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Sone[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Sone[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; Sone[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Sone[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Sone[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; Stwo[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Stwo[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Stwo[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Stwo[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Stwo[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; Stwo[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Stwo[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 98       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 98       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 60       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 60       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 6     ; 6    ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 152   ; 152  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat May 14 07:37:48 2022
Info: Command: quartus_sta trabalho_final -c trabalho_final
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'trabalho_final.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.969
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.969        -8.452 CLK 
Info (332146): Worst-case hold slack is 0.344
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.344         0.000 CLK 
Info (332146): Worst-case recovery slack is -1.185
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.185       -13.223 CLK 
Info (332146): Worst-case removal slack is 1.026
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.026         0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -18.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.761
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.761        -6.123 CLK 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.299         0.000 CLK 
Info (332146): Worst-case recovery slack is -0.954
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.954       -10.596 CLK 
Info (332146): Worst-case removal slack is 0.912
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.912         0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -18.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.101
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.101        -0.287 CLK 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.179         0.000 CLK 
Info (332146): Worst-case recovery slack is -0.229
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.229        -2.209 CLK 
Info (332146): Worst-case removal slack is 0.570
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.570         0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -18.864 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4589 megabytes
    Info: Processing ended: Sat May 14 07:37:49 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


