# ALU_PROYECTO_FINAL
Este proyecto implementa un ALU con verilog-2001, se usa pipeline, y se muestra en la placa basys3 con sevensegdriver.
