State 1:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:false
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 2:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:false
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 3:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:false
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 4:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 5:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 6:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 7:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 8:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 9:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 10:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 11:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 12:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 13:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 14:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 15:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 16:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 17:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 18:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 19:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 20:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 21:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 22:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 23:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 24:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 25:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 26:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 27:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 28:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 29:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 30:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 31:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 32:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 33:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 34:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 35:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 36:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntE
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:Empty
MemData:1
AuxData:1

State 37:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntE
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 38:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntE
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 39:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 40:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 41:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 42:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 43:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:1
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 44:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 45:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntE
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:Empty
MemData:1
AuxData:1

State 46:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 47:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 48:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 49:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 50:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 51:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 52:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 53:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 54:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 55:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 56:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 57:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 58:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 59:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 60:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 61:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 62:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 63:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 64:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 65:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 66:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 67:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 68:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 69:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 70:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 71:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 72:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntE
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:Empty
MemData:1
AuxData:1

State 73:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntE
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 74:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntE
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 75:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntE
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 76:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 77:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 78:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 79:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 80:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:1
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 81:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 82:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntE
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:Empty
MemData:1
AuxData:1

State 83:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntE
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 84:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntE
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 85:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 86:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 87:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 88:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 89:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:1
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 90:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:2
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 91:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntE
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 92:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 93:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 94:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 95:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 96:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:1
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 97:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 98:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 99:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 100:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 101:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 102:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 103:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 104:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 105:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 106:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 107:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 108:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 109:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 110:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 111:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 112:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 113:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 114:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 115:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 116:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 117:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:InvAck
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 118:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 119:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 120:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 121:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 122:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 123:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 124:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 125:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 126:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 127:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 128:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 129:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 130:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 131:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 132:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 133:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 134:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 135:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 136:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 137:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 138:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 139:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 140:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 141:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:InvAck
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 142:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 143:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 144:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 145:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 146:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 147:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 148:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 149:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 150:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 151:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 152:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 153:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:InvAck
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 154:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 155:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 156:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 157:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 158:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 159:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 160:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 161:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 162:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 163:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 164:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 165:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 166:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 167:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 168:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 169:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 170:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 171:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 172:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 173:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 174:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 175:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 176:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 177:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 178:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 179:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 180:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 181:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 182:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 183:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 184:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 185:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 186:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 187:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 188:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 189:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 190:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 191:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 192:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 193:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 194:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 195:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 196:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 197:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 198:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 199:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 200:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 201:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 202:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 203:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 204:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 205:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntE
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:Empty
MemData:1
AuxData:1

State 206:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 207:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 208:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 209:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 210:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 211:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 212:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 213:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 214:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 215:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 216:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 217:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 218:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 219:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 220:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 221:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 222:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 223:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 224:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 225:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 226:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 227:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 228:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 229:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 230:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 231:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 232:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 233:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 234:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 235:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 236:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 237:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 238:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 239:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 240:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 241:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 242:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 243:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 244:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 245:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 246:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 247:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 248:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 249:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 250:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 251:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 252:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntE
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:Empty
MemData:1
AuxData:1

State 253:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntE
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 254:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntE
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 255:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 256:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 257:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 258:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 259:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:1
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 260:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:2
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 261:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntE
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 262:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 263:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 264:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 265:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 266:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:1
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 267:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 268:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 269:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 270:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:2
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 271:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 272:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 273:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 274:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 275:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:1
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 276:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 277:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 278:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 279:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 280:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 281:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 282:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 283:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 284:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 285:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 286:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 287:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 288:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 289:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 290:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 291:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntE
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:Empty
MemData:1
AuxData:1

State 292:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntE
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 293:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntE
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 294:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 295:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 296:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 297:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 298:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:1
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 299:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:2
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 300:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntE
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 301:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 302:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 303:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 304:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 305:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:1
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 306:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 307:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 308:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 309:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 310:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 311:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 312:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 313:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 314:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 315:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 316:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 317:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 318:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 319:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 320:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 321:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 322:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 323:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 324:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 325:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 326:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 327:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 328:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 329:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 330:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntE
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:Empty
MemData:1
AuxData:1

State 331:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 332:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 333:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 334:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 335:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 336:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 337:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 338:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 339:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 340:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 341:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 342:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 343:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 344:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 345:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 346:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 347:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 348:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 349:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 350:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 351:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 352:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 353:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 354:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 355:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 356:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 357:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 358:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 359:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 360:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 361:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 362:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 363:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 364:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 365:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 366:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 367:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 368:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 369:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 370:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 371:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 372:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 373:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 374:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 375:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 376:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 377:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 378:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 379:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 380:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 381:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 382:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 383:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 384:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 385:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 386:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 387:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 388:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 389:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 390:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 391:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 392:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 393:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 394:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntE
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:Empty
MemData:1
AuxData:1

State 395:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:Empty
MemData:1
AuxData:1

State 396:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:Empty
MemData:1
AuxData:2

State 397:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:Empty
MemData:1
AuxData:2

State 398:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:Empty
MemData:1
AuxData:1

State 399:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 400:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 401:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 402:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 403:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:1
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 404:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:1
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 405:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 406:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 407:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 408:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 409:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 410:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 411:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 412:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 413:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 414:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 415:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 416:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 417:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 418:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 419:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 420:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 421:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 422:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 423:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 424:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 425:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 426:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 427:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:InvAck
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 428:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 429:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 430:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 431:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 432:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 433:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 434:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 435:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 436:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 437:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 438:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 439:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 440:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 441:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 442:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 443:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 444:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:InvAck
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 445:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 446:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 447:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:InvAck
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 448:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 449:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 450:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 451:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 452:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 453:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 454:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 455:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 456:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 457:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 458:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 459:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 460:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 461:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 462:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 463:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 464:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 465:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:InvAck
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 466:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 467:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 468:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 469:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 470:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 471:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 472:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 473:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 474:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 475:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 476:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 477:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 478:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 479:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 480:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 481:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 482:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:InvAck
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 483:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 484:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 485:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:InvAck
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 486:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 487:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 488:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 489:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 490:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 491:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 492:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 493:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 494:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 495:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 496:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 497:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 498:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 499:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 500:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 501:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 502:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 503:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 504:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 505:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 506:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 507:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 508:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 509:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 510:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 511:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 512:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 513:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 514:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 515:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 516:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 517:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 518:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 519:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 520:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 521:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 522:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 523:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 524:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 525:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 526:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 527:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 528:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 529:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 530:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 531:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 532:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 533:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 534:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 535:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 536:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 537:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 538:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 539:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 540:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 541:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 542:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 543:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 544:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 545:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 546:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 547:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 548:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 549:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 550:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 551:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 552:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 553:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 554:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 555:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 556:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 557:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 558:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 559:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 560:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 561:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 562:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 563:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 564:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 565:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 566:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 567:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 568:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 569:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 570:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 571:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 572:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 573:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 574:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 575:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 576:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 577:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 578:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 579:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 580:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 581:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 582:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 583:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 584:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 585:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 586:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 587:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 588:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 589:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 590:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 591:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 592:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 593:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 594:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 595:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 596:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 597:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 598:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 599:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 600:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 601:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 602:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 603:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 604:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 605:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 606:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 607:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 608:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 609:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 610:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 611:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 612:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 613:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 614:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 615:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 616:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 617:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 618:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 619:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 620:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 621:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 622:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 623:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 624:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 625:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 626:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 627:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 628:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 629:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 630:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 631:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 632:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 633:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 634:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 635:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 636:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 637:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 638:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 639:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 640:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 641:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 642:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 643:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 644:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 645:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 646:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 647:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 648:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 649:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 650:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 651:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 652:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 653:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 654:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 655:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 656:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:2
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 657:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:2
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 658:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:2
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 659:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:2
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 660:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:2
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 661:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:Empty
MemData:1
AuxData:2

State 662:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:Empty
MemData:1
AuxData:1

State 663:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 664:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 665:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 666:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 667:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 668:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 669:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:2
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 670:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:2
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 671:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:2
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 672:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:1
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 673:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 674:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 675:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 676:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 677:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:2
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 678:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:2
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 679:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:2
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 680:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:1
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 681:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:1
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 682:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:1
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 683:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 684:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 685:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:1
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 686:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:1
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 687:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:1
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 688:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:2
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 689:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:2
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 690:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:InvAck
Chan3[2].Data:2
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 691:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 692:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:Empty
MemData:1
AuxData:1

State 693:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:Empty
MemData:1
AuxData:2

State 694:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:Empty
MemData:1
AuxData:2

State 695:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:Empty
MemData:1
AuxData:1

State 696:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:Empty
MemData:1
AuxData:2

State 697:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:Empty
MemData:1
AuxData:1

State 698:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 699:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 700:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 701:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 702:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 703:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 704:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 705:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 706:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 707:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 708:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 709:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 710:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 711:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 712:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 713:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 714:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 715:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 716:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:InvAck
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 717:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 718:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 719:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 720:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 721:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 722:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 723:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 724:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 725:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 726:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 727:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 728:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 729:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 730:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 731:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 732:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 733:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 734:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 735:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 736:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 737:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 738:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 739:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 740:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 741:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 742:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 743:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 744:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 745:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 746:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 747:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 748:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 749:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 750:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 751:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 752:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 753:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 754:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 755:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 756:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 757:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 758:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 759:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 760:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 761:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 762:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 763:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 764:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 765:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 766:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 767:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 768:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 769:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 770:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 771:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 772:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 773:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 774:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 775:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 776:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 777:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 778:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 779:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 780:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 781:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 782:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 783:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 784:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 785:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 786:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 787:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 788:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 789:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 790:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 791:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 792:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 793:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 794:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 795:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 796:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 797:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 798:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 799:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 800:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 801:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 802:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 803:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 804:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 805:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 806:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 807:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 808:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 809:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 810:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 811:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 812:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 813:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 814:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 815:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 816:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 817:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 818:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 819:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 820:
Cache[1].State:E
Cache[1].Data:2
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 821:
Cache[1].State:E
Cache[1].Data:1
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Inv
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 822:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 823:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:true
ShrSet[2]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 824:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:Empty
MemData:1
AuxData:1

State 825:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:Empty
MemData:1
AuxData:2

State 826:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:Empty
MemData:1
AuxData:2

State 827:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:Empty
MemData:1
AuxData:1

State 828:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 829:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 830:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 831:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 832:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:Empty
MemData:1
AuxData:2

State 833:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:Empty
MemData:1
AuxData:1

State 834:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 835:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 836:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 837:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 838:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 839:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 840:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:2
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 841:
Cache[1].State:I
Cache[2].State:E
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Inv
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 842:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 843:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntE
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 844:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntE
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 845:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:Empty
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntE
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 846:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:GntE
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:true
ShrSet[1]:false
ShrSet[2]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 847:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 848:
Cache[1].State:S
Cache[1].Data:1
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 849:
Cache[1].State:I
Cache[2].State:S
Cache[2].Data:1
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqS
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan2[2].Cmd:GntS
Chan2[2].Data:1
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:true
InvSet[2]:true
ShrSet[1]:true
ShrSet[2]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 850:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqS
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:false
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 851:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:Empty
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:false
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

State 852:
Cache[1].State:I
Cache[2].State:I
Chan1[1].Cmd:ReqE
Chan1[2].Cmd:ReqE
Chan2[1].Cmd:Empty
Chan2[2].Cmd:Empty
Chan3[1].Cmd:Empty
Chan3[2].Cmd:Empty
InvSet[1]:false
InvSet[2]:false
ShrSet[1]:false
ShrSet[2]:false
ExGntd:false
CurCmd:Empty
MemData:1
AuxData:1

