TimeQuest Timing Analyzer report for remote
Tue Jun 05 10:58:29 2018
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 0C Model Metastability Report
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'clk'
 39. Fast 1200mV 0C Model Hold: 'clk'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast 1200mV 0C Model Metastability Report
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Slow Corner Signal Integrity Metrics
 54. Fast Corner Signal Integrity Metrics
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; remote                                                         ;
; Device Family      ; Cyclone IV E                                                   ;
; Device Name        ; EP4CE115F29C7                                                  ;
; Timing Models      ; Preliminary                                                    ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 233.1 MHz ; 233.1 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.290 ; -62.533            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.382 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -42.835                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                           ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -3.290 ; up_counter:G2|out[2]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.079     ; 4.209      ;
; -3.290 ; up_counter:G2|out[2]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.079     ; 4.209      ;
; -3.219 ; up_counter:G2|out[12] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.136      ;
; -3.219 ; up_counter:G2|out[12] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.136      ;
; -3.218 ; up_counter:G2|out[16] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.135      ;
; -3.218 ; up_counter:G2|out[16] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.135      ;
; -3.196 ; up_counter:G2|out[8]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.079     ; 4.115      ;
; -3.196 ; up_counter:G2|out[8]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.079     ; 4.115      ;
; -3.179 ; up_counter:G2|out[18] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.096      ;
; -3.179 ; up_counter:G2|out[18] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.096      ;
; -3.155 ; up_counter:G2|out[9]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.079     ; 4.074      ;
; -3.155 ; up_counter:G2|out[9]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.079     ; 4.074      ;
; -3.143 ; up_counter:G2|out[15] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.060      ;
; -3.143 ; up_counter:G2|out[15] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.060      ;
; -3.142 ; up_counter:G2|out[10] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.079     ; 4.061      ;
; -3.142 ; up_counter:G2|out[10] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.079     ; 4.061      ;
; -3.135 ; up_counter:G2|out[0]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.079     ; 4.054      ;
; -3.135 ; up_counter:G2|out[0]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.079     ; 4.054      ;
; -3.109 ; up_counter:G2|out[13] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.026      ;
; -3.109 ; up_counter:G2|out[13] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.026      ;
; -3.083 ; up_counter:G2|out[11] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.079     ; 4.002      ;
; -3.083 ; up_counter:G2|out[11] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.079     ; 4.002      ;
; -3.078 ; up_counter:G2|out[23] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.995      ;
; -3.078 ; up_counter:G2|out[23] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.995      ;
; -3.054 ; up_counter:G2|out[7]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.079     ; 3.973      ;
; -3.054 ; up_counter:G2|out[7]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.079     ; 3.973      ;
; -3.044 ; up_counter:G2|out[21] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.961      ;
; -3.044 ; up_counter:G2|out[21] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.961      ;
; -2.999 ; up_counter:G2|out[2]  ; led~reg0              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.917      ;
; -2.968 ; up_counter:G2|out[1]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.079     ; 3.887      ;
; -2.968 ; up_counter:G2|out[1]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.079     ; 3.887      ;
; -2.959 ; up_counter:G2|out[5]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.079     ; 3.878      ;
; -2.959 ; up_counter:G2|out[5]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.079     ; 3.878      ;
; -2.946 ; up_counter:G2|out[2]  ; reset                 ; clk          ; clk         ; 1.000        ; -0.079     ; 3.865      ;
; -2.946 ; up_counter:G2|out[2]  ; enable                ; clk          ; clk         ; 1.000        ; -0.079     ; 3.865      ;
; -2.881 ; up_counter:G2|out[12] ; reset                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.798      ;
; -2.881 ; up_counter:G2|out[12] ; enable                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.798      ;
; -2.880 ; up_counter:G2|out[16] ; reset                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; up_counter:G2|out[16] ; enable                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.797      ;
; -2.872 ; up_counter:G2|out[20] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.789      ;
; -2.872 ; up_counter:G2|out[20] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.789      ;
; -2.871 ; up_counter:G2|out[17] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.788      ;
; -2.871 ; up_counter:G2|out[17] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.788      ;
; -2.866 ; up_counter:G2|out[3]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.079     ; 3.785      ;
; -2.866 ; up_counter:G2|out[3]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.079     ; 3.785      ;
; -2.852 ; up_counter:G2|out[8]  ; reset                 ; clk          ; clk         ; 1.000        ; -0.079     ; 3.771      ;
; -2.852 ; up_counter:G2|out[8]  ; enable                ; clk          ; clk         ; 1.000        ; -0.079     ; 3.771      ;
; -2.841 ; up_counter:G2|out[18] ; reset                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.758      ;
; -2.841 ; up_counter:G2|out[18] ; enable                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.758      ;
; -2.831 ; up_counter:G2|out[0]  ; led~reg0              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.749      ;
; -2.817 ; up_counter:G2|out[9]  ; reset                 ; clk          ; clk         ; 1.000        ; -0.079     ; 3.736      ;
; -2.817 ; up_counter:G2|out[9]  ; enable                ; clk          ; clk         ; 1.000        ; -0.079     ; 3.736      ;
; -2.805 ; up_counter:G2|out[15] ; reset                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.722      ;
; -2.805 ; up_counter:G2|out[15] ; enable                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.722      ;
; -2.804 ; up_counter:G2|out[10] ; reset                 ; clk          ; clk         ; 1.000        ; -0.079     ; 3.723      ;
; -2.804 ; up_counter:G2|out[10] ; enable                ; clk          ; clk         ; 1.000        ; -0.079     ; 3.723      ;
; -2.791 ; up_counter:G2|out[0]  ; reset                 ; clk          ; clk         ; 1.000        ; -0.079     ; 3.710      ;
; -2.791 ; up_counter:G2|out[0]  ; enable                ; clk          ; clk         ; 1.000        ; -0.079     ; 3.710      ;
; -2.786 ; up_counter:G2|out[22] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.703      ;
; -2.786 ; up_counter:G2|out[22] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.703      ;
; -2.771 ; up_counter:G2|out[13] ; reset                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.688      ;
; -2.771 ; up_counter:G2|out[13] ; enable                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.688      ;
; -2.767 ; up_counter:G2|out[4]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.079     ; 3.686      ;
; -2.767 ; up_counter:G2|out[4]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.079     ; 3.686      ;
; -2.765 ; up_counter:G2|out[19] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.682      ;
; -2.765 ; up_counter:G2|out[19] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.682      ;
; -2.755 ; up_counter:G2|out[6]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.079     ; 3.674      ;
; -2.755 ; up_counter:G2|out[6]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.079     ; 3.674      ;
; -2.745 ; up_counter:G2|out[11] ; reset                 ; clk          ; clk         ; 1.000        ; -0.079     ; 3.664      ;
; -2.745 ; up_counter:G2|out[11] ; enable                ; clk          ; clk         ; 1.000        ; -0.079     ; 3.664      ;
; -2.740 ; up_counter:G2|out[23] ; reset                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.657      ;
; -2.740 ; up_counter:G2|out[23] ; enable                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.657      ;
; -2.716 ; up_counter:G2|out[7]  ; reset                 ; clk          ; clk         ; 1.000        ; -0.079     ; 3.635      ;
; -2.716 ; up_counter:G2|out[7]  ; enable                ; clk          ; clk         ; 1.000        ; -0.079     ; 3.635      ;
; -2.706 ; up_counter:G2|out[21] ; reset                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.623      ;
; -2.706 ; up_counter:G2|out[21] ; enable                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.623      ;
; -2.678 ; up_counter:G2|out[1]  ; led~reg0              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.596      ;
; -2.663 ; up_counter:G2|out[24] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.580      ;
; -2.663 ; up_counter:G2|out[24] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.580      ;
; -2.656 ; enable                ; up_counter:G2|out[23] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.572      ;
; -2.637 ; enable                ; up_counter:G2|out[24] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.553      ;
; -2.624 ; up_counter:G2|out[1]  ; reset                 ; clk          ; clk         ; 1.000        ; -0.079     ; 3.543      ;
; -2.624 ; up_counter:G2|out[1]  ; enable                ; clk          ; clk         ; 1.000        ; -0.079     ; 3.543      ;
; -2.615 ; up_counter:G2|out[5]  ; reset                 ; clk          ; clk         ; 1.000        ; -0.079     ; 3.534      ;
; -2.615 ; up_counter:G2|out[5]  ; enable                ; clk          ; clk         ; 1.000        ; -0.079     ; 3.534      ;
; -2.538 ; up_counter:G2|out[14] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.455      ;
; -2.538 ; up_counter:G2|out[14] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.455      ;
; -2.534 ; up_counter:G2|out[20] ; reset                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.451      ;
; -2.534 ; up_counter:G2|out[20] ; enable                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.451      ;
; -2.533 ; up_counter:G2|out[17] ; reset                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.450      ;
; -2.533 ; up_counter:G2|out[17] ; enable                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.450      ;
; -2.528 ; up_counter:G2|out[3]  ; reset                 ; clk          ; clk         ; 1.000        ; -0.079     ; 3.447      ;
; -2.528 ; up_counter:G2|out[3]  ; enable                ; clk          ; clk         ; 1.000        ; -0.079     ; 3.447      ;
; -2.524 ; enable                ; up_counter:G2|out[21] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.440      ;
; -2.505 ; enable                ; up_counter:G2|out[22] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.421      ;
; -2.448 ; up_counter:G2|out[22] ; reset                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.365      ;
; -2.448 ; up_counter:G2|out[22] ; enable                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.365      ;
; -2.447 ; up_counter:G2|out[4]  ; led~reg0              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.365      ;
; -2.427 ; up_counter:G2|out[19] ; reset                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.344      ;
; -2.427 ; up_counter:G2|out[19] ; enable                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.344      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                           ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; led~reg0              ; led~reg0              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.420 ; up_counter:G2|out[24] ; up_counter:G2|out[24] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.707      ;
; 0.560 ; etapa.00000010        ; reset                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.848      ;
; 0.634 ; up_counter:G2|out[11] ; up_counter:G2|out[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.921      ;
; 0.634 ; up_counter:G2|out[7]  ; up_counter:G2|out[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.921      ;
; 0.635 ; up_counter:G2|out[15] ; up_counter:G2|out[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.635 ; up_counter:G2|out[1]  ; up_counter:G2|out[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.636 ; up_counter:G2|out[17] ; up_counter:G2|out[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.637 ; up_counter:G2|out[5]  ; up_counter:G2|out[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.637 ; up_counter:G2|out[2]  ; up_counter:G2|out[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.638 ; up_counter:G2|out[21] ; up_counter:G2|out[21] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.638 ; up_counter:G2|out[19] ; up_counter:G2|out[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.638 ; up_counter:G2|out[18] ; up_counter:G2|out[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.638 ; up_counter:G2|out[12] ; up_counter:G2|out[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.639 ; up_counter:G2|out[14] ; up_counter:G2|out[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.639 ; up_counter:G2|out[10] ; up_counter:G2|out[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.640 ; up_counter:G2|out[4]  ; up_counter:G2|out[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.640 ; up_counter:G2|out[16] ; up_counter:G2|out[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.641 ; up_counter:G2|out[22] ; up_counter:G2|out[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.641 ; etapa.00000001        ; led~reg0              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.642 ; up_counter:G2|out[20] ; up_counter:G2|out[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.929      ;
; 0.656 ; up_counter:G2|out[9]  ; up_counter:G2|out[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.943      ;
; 0.657 ; up_counter:G2|out[23] ; up_counter:G2|out[23] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.944      ;
; 0.658 ; up_counter:G2|out[13] ; up_counter:G2|out[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.945      ;
; 0.660 ; up_counter:G2|out[3]  ; up_counter:G2|out[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.947      ;
; 0.661 ; up_counter:G2|out[8]  ; up_counter:G2|out[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.948      ;
; 0.662 ; up_counter:G2|out[6]  ; up_counter:G2|out[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.949      ;
; 0.798 ; up_counter:G2|out[0]  ; up_counter:G2|out[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.085      ;
; 0.844 ; etapa.00000010        ; etapa.00000001        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.130      ;
; 0.911 ; etapa.00000010        ; enable                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.199      ;
; 0.912 ; etapa.00000010        ; etapa.00000000        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.200      ;
; 0.943 ; etapa.00000001        ; etapa.00000010        ; clk          ; clk         ; 0.000        ; 0.083      ; 1.232      ;
; 0.946 ; reset                 ; up_counter:G2|out[21] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.233      ;
; 0.946 ; reset                 ; up_counter:G2|out[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.233      ;
; 0.946 ; reset                 ; up_counter:G2|out[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.233      ;
; 0.946 ; reset                 ; up_counter:G2|out[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.233      ;
; 0.946 ; reset                 ; up_counter:G2|out[23] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.233      ;
; 0.946 ; reset                 ; up_counter:G2|out[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.233      ;
; 0.946 ; reset                 ; up_counter:G2|out[24] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.233      ;
; 0.946 ; reset                 ; up_counter:G2|out[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.233      ;
; 0.946 ; reset                 ; up_counter:G2|out[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.233      ;
; 0.946 ; reset                 ; up_counter:G2|out[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.233      ;
; 0.946 ; reset                 ; up_counter:G2|out[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.233      ;
; 0.946 ; reset                 ; up_counter:G2|out[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.233      ;
; 0.946 ; reset                 ; up_counter:G2|out[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.233      ;
; 0.950 ; up_counter:G2|out[11] ; up_counter:G2|out[12] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.239      ;
; 0.952 ; up_counter:G2|out[7]  ; up_counter:G2|out[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.239      ;
; 0.953 ; up_counter:G2|out[1]  ; up_counter:G2|out[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.240      ;
; 0.953 ; up_counter:G2|out[15] ; up_counter:G2|out[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.240      ;
; 0.954 ; up_counter:G2|out[17] ; up_counter:G2|out[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 0.954 ; up_counter:G2|out[5]  ; up_counter:G2|out[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 0.955 ; up_counter:G2|out[21] ; up_counter:G2|out[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.242      ;
; 0.955 ; up_counter:G2|out[19] ; up_counter:G2|out[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.242      ;
; 0.964 ; up_counter:G2|out[2]  ; up_counter:G2|out[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.251      ;
; 0.965 ; up_counter:G2|out[18] ; up_counter:G2|out[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.252      ;
; 0.965 ; up_counter:G2|out[12] ; up_counter:G2|out[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.252      ;
; 0.966 ; up_counter:G2|out[10] ; up_counter:G2|out[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.253      ;
; 0.966 ; up_counter:G2|out[14] ; up_counter:G2|out[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.253      ;
; 0.967 ; up_counter:G2|out[16] ; up_counter:G2|out[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.254      ;
; 0.967 ; up_counter:G2|out[4]  ; up_counter:G2|out[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.254      ;
; 0.968 ; up_counter:G2|out[22] ; up_counter:G2|out[23] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.255      ;
; 0.969 ; up_counter:G2|out[2]  ; up_counter:G2|out[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.256      ;
; 0.969 ; up_counter:G2|out[20] ; up_counter:G2|out[21] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.256      ;
; 0.969 ; up_counter:G2|out[10] ; up_counter:G2|out[12] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.258      ;
; 0.970 ; up_counter:G2|out[12] ; up_counter:G2|out[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.257      ;
; 0.970 ; up_counter:G2|out[18] ; up_counter:G2|out[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.257      ;
; 0.971 ; up_counter:G2|out[14] ; up_counter:G2|out[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.258      ;
; 0.972 ; up_counter:G2|out[16] ; up_counter:G2|out[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.259      ;
; 0.972 ; up_counter:G2|out[4]  ; up_counter:G2|out[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.259      ;
; 0.973 ; up_counter:G2|out[22] ; up_counter:G2|out[24] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.260      ;
; 0.974 ; up_counter:G2|out[9]  ; up_counter:G2|out[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.261      ;
; 0.974 ; up_counter:G2|out[20] ; up_counter:G2|out[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.261      ;
; 0.975 ; up_counter:G2|out[13] ; up_counter:G2|out[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.262      ;
; 0.975 ; up_counter:G2|out[23] ; up_counter:G2|out[24] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.262      ;
; 0.977 ; up_counter:G2|out[3]  ; up_counter:G2|out[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.264      ;
; 0.988 ; up_counter:G2|out[8]  ; up_counter:G2|out[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.275      ;
; 0.989 ; up_counter:G2|out[6]  ; up_counter:G2|out[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.276      ;
; 0.993 ; up_counter:G2|out[8]  ; up_counter:G2|out[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.280      ;
; 0.994 ; up_counter:G2|out[6]  ; up_counter:G2|out[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.281      ;
; 1.071 ; up_counter:G2|out[11] ; up_counter:G2|out[13] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.360      ;
; 1.073 ; up_counter:G2|out[7]  ; up_counter:G2|out[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.360      ;
; 1.074 ; up_counter:G2|out[1]  ; up_counter:G2|out[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.361      ;
; 1.074 ; up_counter:G2|out[15] ; up_counter:G2|out[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.361      ;
; 1.075 ; up_counter:G2|out[17] ; up_counter:G2|out[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.362      ;
; 1.075 ; up_counter:G2|out[5]  ; up_counter:G2|out[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.362      ;
; 1.076 ; up_counter:G2|out[21] ; up_counter:G2|out[23] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.363      ;
; 1.076 ; up_counter:G2|out[19] ; up_counter:G2|out[21] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.363      ;
; 1.076 ; up_counter:G2|out[11] ; up_counter:G2|out[14] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.365      ;
; 1.078 ; up_counter:G2|out[7]  ; up_counter:G2|out[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.365      ;
; 1.079 ; up_counter:G2|out[1]  ; up_counter:G2|out[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.366      ;
; 1.079 ; up_counter:G2|out[15] ; up_counter:G2|out[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.366      ;
; 1.080 ; up_counter:G2|out[17] ; up_counter:G2|out[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.367      ;
; 1.080 ; up_counter:G2|out[5]  ; up_counter:G2|out[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.367      ;
; 1.081 ; up_counter:G2|out[21] ; up_counter:G2|out[24] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.368      ;
; 1.081 ; up_counter:G2|out[19] ; up_counter:G2|out[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.368      ;
; 1.090 ; up_counter:G2|out[2]  ; up_counter:G2|out[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.377      ;
; 1.090 ; up_counter:G2|out[10] ; up_counter:G2|out[13] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.379      ;
; 1.091 ; up_counter:G2|out[12] ; up_counter:G2|out[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.378      ;
; 1.091 ; up_counter:G2|out[18] ; up_counter:G2|out[21] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.378      ;
; 1.092 ; up_counter:G2|out[14] ; up_counter:G2|out[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.379      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; enable                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; etapa.00000000            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; etapa.00000001            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; etapa.00000010            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; led~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; reset                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[10]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[11]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[12]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[13]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[14]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[15]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[16]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[17]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[18]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[19]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[20]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[21]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[22]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[23]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[24]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[8]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[9]      ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; enable                    ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; etapa.00000000            ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; etapa.00000001            ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; etapa.00000010            ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; led~reg0                  ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reset                     ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[0]      ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[10]     ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[11]     ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[12]     ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[13]     ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[14]     ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[15]     ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[16]     ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[17]     ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[18]     ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[19]     ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[1]      ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[20]     ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[21]     ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[22]     ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[23]     ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[24]     ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[2]      ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[3]      ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[4]      ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[5]      ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[6]      ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[7]      ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[8]      ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[9]      ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; etapa.00000001            ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; led~reg0                  ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[0]      ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[10]     ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[11]     ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[12]     ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[13]     ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[14]     ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[15]     ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[16]     ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[17]     ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[18]     ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[19]     ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[1]      ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[20]     ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[21]     ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[22]     ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[23]     ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[24]     ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[2]      ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[3]      ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[4]      ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[5]      ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[6]      ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[7]      ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[8]      ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[9]      ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; enable                    ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; etapa.00000000            ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; etapa.00000010            ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reset                     ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; enable|clk                ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; etapa.00000000|clk        ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; etapa.00000010|clk        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; entrada   ; clk        ; 2.205 ; 2.543 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entrada   ; clk        ; -0.577 ; -0.905 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; led       ; clk        ; 10.140 ; 10.232 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led       ; clk        ; 9.779 ; 9.866 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 253.16 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.950 ; -53.860           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.333 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -42.835                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                            ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -2.950 ; up_counter:G2|out[2]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.070     ; 3.879      ;
; -2.950 ; up_counter:G2|out[2]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.070     ; 3.879      ;
; -2.879 ; up_counter:G2|out[8]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.070     ; 3.808      ;
; -2.879 ; up_counter:G2|out[8]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.070     ; 3.808      ;
; -2.869 ; up_counter:G2|out[16] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.796      ;
; -2.869 ; up_counter:G2|out[16] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.796      ;
; -2.844 ; up_counter:G2|out[12] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.771      ;
; -2.844 ; up_counter:G2|out[12] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.771      ;
; -2.836 ; up_counter:G2|out[18] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.763      ;
; -2.836 ; up_counter:G2|out[18] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.763      ;
; -2.807 ; up_counter:G2|out[0]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.070     ; 3.736      ;
; -2.807 ; up_counter:G2|out[0]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.070     ; 3.736      ;
; -2.798 ; up_counter:G2|out[15] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.725      ;
; -2.798 ; up_counter:G2|out[15] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.725      ;
; -2.795 ; up_counter:G2|out[10] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.070     ; 3.724      ;
; -2.795 ; up_counter:G2|out[10] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.070     ; 3.724      ;
; -2.777 ; up_counter:G2|out[9]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.070     ; 3.706      ;
; -2.777 ; up_counter:G2|out[9]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.070     ; 3.706      ;
; -2.757 ; up_counter:G2|out[11] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.070     ; 3.686      ;
; -2.757 ; up_counter:G2|out[11] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.070     ; 3.686      ;
; -2.714 ; up_counter:G2|out[7]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.070     ; 3.643      ;
; -2.714 ; up_counter:G2|out[7]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.070     ; 3.643      ;
; -2.709 ; up_counter:G2|out[13] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.636      ;
; -2.709 ; up_counter:G2|out[13] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.636      ;
; -2.697 ; up_counter:G2|out[21] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.624      ;
; -2.697 ; up_counter:G2|out[21] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.624      ;
; -2.689 ; up_counter:G2|out[23] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.616      ;
; -2.689 ; up_counter:G2|out[23] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.616      ;
; -2.669 ; up_counter:G2|out[5]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.070     ; 3.598      ;
; -2.669 ; up_counter:G2|out[5]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.070     ; 3.598      ;
; -2.658 ; up_counter:G2|out[1]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.070     ; 3.587      ;
; -2.658 ; up_counter:G2|out[1]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.070     ; 3.587      ;
; -2.635 ; up_counter:G2|out[2]  ; reset                 ; clk          ; clk         ; 1.000        ; -0.070     ; 3.564      ;
; -2.635 ; up_counter:G2|out[2]  ; enable                ; clk          ; clk         ; 1.000        ; -0.070     ; 3.564      ;
; -2.632 ; up_counter:G2|out[2]  ; led~reg0              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.560      ;
; -2.576 ; up_counter:G2|out[3]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.070     ; 3.505      ;
; -2.576 ; up_counter:G2|out[3]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.070     ; 3.505      ;
; -2.564 ; up_counter:G2|out[20] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.491      ;
; -2.564 ; up_counter:G2|out[20] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.491      ;
; -2.564 ; up_counter:G2|out[8]  ; reset                 ; clk          ; clk         ; 1.000        ; -0.070     ; 3.493      ;
; -2.564 ; up_counter:G2|out[8]  ; enable                ; clk          ; clk         ; 1.000        ; -0.070     ; 3.493      ;
; -2.554 ; up_counter:G2|out[16] ; reset                 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.481      ;
; -2.554 ; up_counter:G2|out[16] ; enable                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.481      ;
; -2.529 ; up_counter:G2|out[12] ; reset                 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.456      ;
; -2.529 ; up_counter:G2|out[12] ; enable                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.456      ;
; -2.521 ; up_counter:G2|out[18] ; reset                 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.448      ;
; -2.521 ; up_counter:G2|out[18] ; enable                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.448      ;
; -2.516 ; up_counter:G2|out[17] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.443      ;
; -2.516 ; up_counter:G2|out[17] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.443      ;
; -2.494 ; up_counter:G2|out[22] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.421      ;
; -2.494 ; up_counter:G2|out[22] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.421      ;
; -2.492 ; up_counter:G2|out[0]  ; reset                 ; clk          ; clk         ; 1.000        ; -0.070     ; 3.421      ;
; -2.492 ; up_counter:G2|out[0]  ; enable                ; clk          ; clk         ; 1.000        ; -0.070     ; 3.421      ;
; -2.486 ; up_counter:G2|out[0]  ; led~reg0              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.414      ;
; -2.483 ; up_counter:G2|out[15] ; reset                 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.410      ;
; -2.483 ; up_counter:G2|out[15] ; enable                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.410      ;
; -2.480 ; up_counter:G2|out[4]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.070     ; 3.409      ;
; -2.480 ; up_counter:G2|out[4]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.070     ; 3.409      ;
; -2.480 ; up_counter:G2|out[10] ; reset                 ; clk          ; clk         ; 1.000        ; -0.070     ; 3.409      ;
; -2.480 ; up_counter:G2|out[10] ; enable                ; clk          ; clk         ; 1.000        ; -0.070     ; 3.409      ;
; -2.465 ; up_counter:G2|out[6]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.070     ; 3.394      ;
; -2.465 ; up_counter:G2|out[6]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.070     ; 3.394      ;
; -2.462 ; up_counter:G2|out[9]  ; reset                 ; clk          ; clk         ; 1.000        ; -0.070     ; 3.391      ;
; -2.462 ; up_counter:G2|out[9]  ; enable                ; clk          ; clk         ; 1.000        ; -0.070     ; 3.391      ;
; -2.442 ; up_counter:G2|out[11] ; reset                 ; clk          ; clk         ; 1.000        ; -0.070     ; 3.371      ;
; -2.442 ; up_counter:G2|out[11] ; enable                ; clk          ; clk         ; 1.000        ; -0.070     ; 3.371      ;
; -2.423 ; up_counter:G2|out[19] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.350      ;
; -2.423 ; up_counter:G2|out[19] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.350      ;
; -2.407 ; up_counter:G2|out[13] ; reset                 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.334      ;
; -2.407 ; up_counter:G2|out[13] ; enable                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.334      ;
; -2.399 ; up_counter:G2|out[7]  ; reset                 ; clk          ; clk         ; 1.000        ; -0.070     ; 3.328      ;
; -2.399 ; up_counter:G2|out[7]  ; enable                ; clk          ; clk         ; 1.000        ; -0.070     ; 3.328      ;
; -2.398 ; up_counter:G2|out[24] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.325      ;
; -2.398 ; up_counter:G2|out[24] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.325      ;
; -2.382 ; up_counter:G2|out[21] ; reset                 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.309      ;
; -2.382 ; up_counter:G2|out[21] ; enable                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.309      ;
; -2.379 ; up_counter:G2|out[23] ; reset                 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.306      ;
; -2.379 ; up_counter:G2|out[23] ; enable                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.306      ;
; -2.354 ; up_counter:G2|out[5]  ; reset                 ; clk          ; clk         ; 1.000        ; -0.070     ; 3.283      ;
; -2.354 ; up_counter:G2|out[5]  ; enable                ; clk          ; clk         ; 1.000        ; -0.070     ; 3.283      ;
; -2.350 ; up_counter:G2|out[1]  ; led~reg0              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.278      ;
; -2.343 ; up_counter:G2|out[1]  ; reset                 ; clk          ; clk         ; 1.000        ; -0.070     ; 3.272      ;
; -2.343 ; up_counter:G2|out[1]  ; enable                ; clk          ; clk         ; 1.000        ; -0.070     ; 3.272      ;
; -2.291 ; enable                ; up_counter:G2|out[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.217      ;
; -2.262 ; enable                ; up_counter:G2|out[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.188      ;
; -2.261 ; up_counter:G2|out[3]  ; reset                 ; clk          ; clk         ; 1.000        ; -0.070     ; 3.190      ;
; -2.261 ; up_counter:G2|out[3]  ; enable                ; clk          ; clk         ; 1.000        ; -0.070     ; 3.190      ;
; -2.249 ; up_counter:G2|out[20] ; reset                 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.176      ;
; -2.249 ; up_counter:G2|out[20] ; enable                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.176      ;
; -2.236 ; up_counter:G2|out[14] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.163      ;
; -2.236 ; up_counter:G2|out[14] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.163      ;
; -2.213 ; up_counter:G2|out[17] ; reset                 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.140      ;
; -2.213 ; up_counter:G2|out[17] ; enable                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.140      ;
; -2.179 ; up_counter:G2|out[22] ; reset                 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.106      ;
; -2.179 ; up_counter:G2|out[22] ; enable                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.106      ;
; -2.175 ; enable                ; up_counter:G2|out[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.101      ;
; -2.165 ; up_counter:G2|out[4]  ; reset                 ; clk          ; clk         ; 1.000        ; -0.070     ; 3.094      ;
; -2.165 ; up_counter:G2|out[4]  ; enable                ; clk          ; clk         ; 1.000        ; -0.070     ; 3.094      ;
; -2.150 ; up_counter:G2|out[6]  ; reset                 ; clk          ; clk         ; 1.000        ; -0.070     ; 3.079      ;
; -2.150 ; up_counter:G2|out[6]  ; enable                ; clk          ; clk         ; 1.000        ; -0.070     ; 3.079      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                            ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.333 ; led~reg0              ; led~reg0              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.380 ; up_counter:G2|out[24] ; up_counter:G2|out[24] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.643      ;
; 0.514 ; etapa.00000010        ; reset                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.778      ;
; 0.578 ; up_counter:G2|out[11] ; up_counter:G2|out[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.578 ; up_counter:G2|out[15] ; up_counter:G2|out[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.578 ; up_counter:G2|out[1]  ; up_counter:G2|out[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.579 ; up_counter:G2|out[17] ; up_counter:G2|out[17] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.579 ; up_counter:G2|out[7]  ; up_counter:G2|out[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.579 ; up_counter:G2|out[2]  ; up_counter:G2|out[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.580 ; up_counter:G2|out[18] ; up_counter:G2|out[18] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.582 ; up_counter:G2|out[19] ; up_counter:G2|out[19] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.845      ;
; 0.583 ; up_counter:G2|out[14] ; up_counter:G2|out[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.583 ; up_counter:G2|out[5]  ; up_counter:G2|out[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.583 ; up_counter:G2|out[12] ; up_counter:G2|out[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.583 ; etapa.00000001        ; led~reg0              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.847      ;
; 0.584 ; up_counter:G2|out[21] ; up_counter:G2|out[21] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.584 ; up_counter:G2|out[10] ; up_counter:G2|out[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.584 ; up_counter:G2|out[16] ; up_counter:G2|out[16] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.585 ; up_counter:G2|out[4]  ; up_counter:G2|out[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.586 ; up_counter:G2|out[20] ; up_counter:G2|out[20] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.849      ;
; 0.586 ; up_counter:G2|out[22] ; up_counter:G2|out[22] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.849      ;
; 0.597 ; up_counter:G2|out[9]  ; up_counter:G2|out[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.860      ;
; 0.600 ; up_counter:G2|out[23] ; up_counter:G2|out[23] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.863      ;
; 0.600 ; up_counter:G2|out[13] ; up_counter:G2|out[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.863      ;
; 0.600 ; up_counter:G2|out[3]  ; up_counter:G2|out[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.863      ;
; 0.603 ; up_counter:G2|out[8]  ; up_counter:G2|out[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.866      ;
; 0.604 ; up_counter:G2|out[6]  ; up_counter:G2|out[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.867      ;
; 0.744 ; up_counter:G2|out[0]  ; up_counter:G2|out[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.007      ;
; 0.767 ; etapa.00000010        ; etapa.00000001        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.030      ;
; 0.830 ; etapa.00000010        ; etapa.00000000        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.094      ;
; 0.831 ; etapa.00000010        ; enable                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.095      ;
; 0.862 ; up_counter:G2|out[11] ; up_counter:G2|out[12] ; clk          ; clk         ; 0.000        ; 0.074      ; 1.127      ;
; 0.863 ; etapa.00000001        ; etapa.00000010        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.128      ;
; 0.864 ; up_counter:G2|out[1]  ; up_counter:G2|out[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.127      ;
; 0.864 ; up_counter:G2|out[15] ; up_counter:G2|out[16] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.127      ;
; 0.865 ; up_counter:G2|out[17] ; up_counter:G2|out[18] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.128      ;
; 0.865 ; up_counter:G2|out[7]  ; up_counter:G2|out[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.128      ;
; 0.867 ; up_counter:G2|out[2]  ; up_counter:G2|out[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.130      ;
; 0.868 ; up_counter:G2|out[18] ; up_counter:G2|out[19] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.131      ;
; 0.869 ; up_counter:G2|out[19] ; up_counter:G2|out[20] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.132      ;
; 0.870 ; up_counter:G2|out[5]  ; up_counter:G2|out[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.133      ;
; 0.871 ; up_counter:G2|out[21] ; up_counter:G2|out[22] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.134      ;
; 0.871 ; up_counter:G2|out[14] ; up_counter:G2|out[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.134      ;
; 0.871 ; up_counter:G2|out[12] ; up_counter:G2|out[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.134      ;
; 0.872 ; up_counter:G2|out[10] ; up_counter:G2|out[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.135      ;
; 0.872 ; up_counter:G2|out[16] ; up_counter:G2|out[17] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.135      ;
; 0.873 ; up_counter:G2|out[4]  ; up_counter:G2|out[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.136      ;
; 0.874 ; up_counter:G2|out[20] ; up_counter:G2|out[21] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.137      ;
; 0.874 ; up_counter:G2|out[22] ; up_counter:G2|out[23] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.137      ;
; 0.878 ; up_counter:G2|out[2]  ; up_counter:G2|out[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.141      ;
; 0.879 ; up_counter:G2|out[18] ; up_counter:G2|out[20] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.142      ;
; 0.881 ; up_counter:G2|out[10] ; up_counter:G2|out[12] ; clk          ; clk         ; 0.000        ; 0.074      ; 1.146      ;
; 0.882 ; up_counter:G2|out[12] ; up_counter:G2|out[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.145      ;
; 0.882 ; up_counter:G2|out[14] ; up_counter:G2|out[16] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.145      ;
; 0.883 ; reset                 ; up_counter:G2|out[21] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.883 ; reset                 ; up_counter:G2|out[20] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.883 ; reset                 ; up_counter:G2|out[19] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.883 ; reset                 ; up_counter:G2|out[18] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.883 ; reset                 ; up_counter:G2|out[23] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.883 ; reset                 ; up_counter:G2|out[22] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.883 ; reset                 ; up_counter:G2|out[24] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.883 ; reset                 ; up_counter:G2|out[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.883 ; reset                 ; up_counter:G2|out[17] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.883 ; reset                 ; up_counter:G2|out[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.883 ; reset                 ; up_counter:G2|out[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.883 ; reset                 ; up_counter:G2|out[16] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.883 ; reset                 ; up_counter:G2|out[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.883 ; up_counter:G2|out[9]  ; up_counter:G2|out[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.883 ; up_counter:G2|out[16] ; up_counter:G2|out[18] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.884 ; up_counter:G2|out[4]  ; up_counter:G2|out[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.147      ;
; 0.885 ; up_counter:G2|out[22] ; up_counter:G2|out[24] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.148      ;
; 0.885 ; up_counter:G2|out[20] ; up_counter:G2|out[22] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.148      ;
; 0.886 ; up_counter:G2|out[23] ; up_counter:G2|out[24] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.149      ;
; 0.887 ; up_counter:G2|out[3]  ; up_counter:G2|out[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.150      ;
; 0.887 ; up_counter:G2|out[13] ; up_counter:G2|out[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.150      ;
; 0.891 ; up_counter:G2|out[8]  ; up_counter:G2|out[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.154      ;
; 0.892 ; up_counter:G2|out[6]  ; up_counter:G2|out[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.155      ;
; 0.902 ; up_counter:G2|out[8]  ; up_counter:G2|out[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.165      ;
; 0.903 ; up_counter:G2|out[6]  ; up_counter:G2|out[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.166      ;
; 0.961 ; up_counter:G2|out[11] ; up_counter:G2|out[13] ; clk          ; clk         ; 0.000        ; 0.074      ; 1.226      ;
; 0.963 ; up_counter:G2|out[1]  ; up_counter:G2|out[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.226      ;
; 0.963 ; up_counter:G2|out[15] ; up_counter:G2|out[17] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.226      ;
; 0.964 ; up_counter:G2|out[17] ; up_counter:G2|out[19] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.227      ;
; 0.964 ; up_counter:G2|out[7]  ; up_counter:G2|out[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.227      ;
; 0.968 ; up_counter:G2|out[19] ; up_counter:G2|out[21] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.231      ;
; 0.969 ; up_counter:G2|out[5]  ; up_counter:G2|out[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.232      ;
; 0.970 ; up_counter:G2|out[21] ; up_counter:G2|out[23] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.233      ;
; 0.972 ; up_counter:G2|out[11] ; up_counter:G2|out[14] ; clk          ; clk         ; 0.000        ; 0.074      ; 1.237      ;
; 0.974 ; up_counter:G2|out[1]  ; up_counter:G2|out[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.237      ;
; 0.974 ; up_counter:G2|out[15] ; up_counter:G2|out[18] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.237      ;
; 0.975 ; up_counter:G2|out[17] ; up_counter:G2|out[20] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.238      ;
; 0.975 ; up_counter:G2|out[7]  ; up_counter:G2|out[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.238      ;
; 0.977 ; up_counter:G2|out[2]  ; up_counter:G2|out[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.240      ;
; 0.978 ; up_counter:G2|out[18] ; up_counter:G2|out[21] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.241      ;
; 0.979 ; up_counter:G2|out[19] ; up_counter:G2|out[22] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.242      ;
; 0.980 ; up_counter:G2|out[5]  ; up_counter:G2|out[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.243      ;
; 0.980 ; up_counter:G2|out[10] ; up_counter:G2|out[13] ; clk          ; clk         ; 0.000        ; 0.074      ; 1.245      ;
; 0.981 ; up_counter:G2|out[12] ; up_counter:G2|out[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.244      ;
; 0.981 ; up_counter:G2|out[21] ; up_counter:G2|out[24] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.244      ;
; 0.981 ; up_counter:G2|out[14] ; up_counter:G2|out[17] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.244      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; enable                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; etapa.00000000            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; etapa.00000001            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; etapa.00000010            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; led~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; reset                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[10]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[11]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[12]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[13]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[14]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[15]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[16]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[17]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[18]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[19]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[20]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[21]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[22]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[23]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[24]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[8]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[9]      ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; enable                    ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; etapa.00000000            ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; etapa.00000010            ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; reset                     ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; etapa.00000001            ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; led~reg0                  ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[0]      ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[10]     ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[11]     ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[12]     ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[13]     ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[14]     ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[15]     ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[16]     ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[17]     ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[18]     ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[19]     ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[1]      ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[20]     ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[21]     ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[22]     ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[23]     ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[24]     ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[2]      ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[3]      ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[4]      ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[5]      ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[6]      ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[7]      ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[8]      ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[9]      ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; enable                    ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; etapa.00000000            ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; etapa.00000001            ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; etapa.00000010            ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; led~reg0                  ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; reset                     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[0]      ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[10]     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[11]     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[12]     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[13]     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[14]     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[15]     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[16]     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[17]     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[18]     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[19]     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[1]      ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[20]     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[21]     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[22]     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[23]     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[24]     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[2]      ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[3]      ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[4]      ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[5]      ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[6]      ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[7]      ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[8]      ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; up_counter:G2|out[9]      ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[0]|clk             ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[10]|clk            ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[11]|clk            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; entrada   ; clk        ; 1.934 ; 2.192 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entrada   ; clk        ; -0.454 ; -0.703 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led       ; clk        ; 9.581 ; 9.449 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led       ; clk        ; 9.233 ; 9.105 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.097 ; -15.417           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.161 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -35.798                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                            ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.097 ; up_counter:G2|out[2]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.039     ; 2.045      ;
; -1.097 ; up_counter:G2|out[2]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.039     ; 2.045      ;
; -1.048 ; up_counter:G2|out[12] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.994      ;
; -1.048 ; up_counter:G2|out[12] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.994      ;
; -1.048 ; up_counter:G2|out[8]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.996      ;
; -1.048 ; up_counter:G2|out[8]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.996      ;
; -1.039 ; up_counter:G2|out[9]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.987      ;
; -1.039 ; up_counter:G2|out[9]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.987      ;
; -1.033 ; up_counter:G2|out[10] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.981      ;
; -1.033 ; up_counter:G2|out[10] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.981      ;
; -1.020 ; up_counter:G2|out[11] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.968      ;
; -1.020 ; up_counter:G2|out[11] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.968      ;
; -1.015 ; up_counter:G2|out[16] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.961      ;
; -1.015 ; up_counter:G2|out[16] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.961      ;
; -1.002 ; up_counter:G2|out[0]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.950      ;
; -1.002 ; up_counter:G2|out[0]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.950      ;
; -1.001 ; up_counter:G2|out[18] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.947      ;
; -1.001 ; up_counter:G2|out[18] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.947      ;
; -0.992 ; up_counter:G2|out[13] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.938      ;
; -0.992 ; up_counter:G2|out[13] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.938      ;
; -0.984 ; up_counter:G2|out[7]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.932      ;
; -0.984 ; up_counter:G2|out[7]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.932      ;
; -0.981 ; up_counter:G2|out[15] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.927      ;
; -0.981 ; up_counter:G2|out[15] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.927      ;
; -0.979 ; up_counter:G2|out[23] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.925      ;
; -0.979 ; up_counter:G2|out[23] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.925      ;
; -0.970 ; up_counter:G2|out[21] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.916      ;
; -0.970 ; up_counter:G2|out[21] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.916      ;
; -0.949 ; up_counter:G2|out[2]  ; led~reg0              ; clk          ; clk         ; 1.000        ; -0.040     ; 1.896      ;
; -0.947 ; up_counter:G2|out[5]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.895      ;
; -0.947 ; up_counter:G2|out[5]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.895      ;
; -0.936 ; up_counter:G2|out[2]  ; reset                 ; clk          ; clk         ; 1.000        ; -0.039     ; 1.884      ;
; -0.936 ; up_counter:G2|out[2]  ; enable                ; clk          ; clk         ; 1.000        ; -0.039     ; 1.884      ;
; -0.930 ; up_counter:G2|out[1]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.878      ;
; -0.930 ; up_counter:G2|out[1]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.878      ;
; -0.904 ; up_counter:G2|out[3]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.852      ;
; -0.904 ; up_counter:G2|out[3]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.852      ;
; -0.887 ; up_counter:G2|out[12] ; reset                 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.833      ;
; -0.887 ; up_counter:G2|out[12] ; enable                ; clk          ; clk         ; 1.000        ; -0.041     ; 1.833      ;
; -0.887 ; up_counter:G2|out[8]  ; reset                 ; clk          ; clk         ; 1.000        ; -0.039     ; 1.835      ;
; -0.887 ; up_counter:G2|out[8]  ; enable                ; clk          ; clk         ; 1.000        ; -0.039     ; 1.835      ;
; -0.878 ; up_counter:G2|out[9]  ; reset                 ; clk          ; clk         ; 1.000        ; -0.039     ; 1.826      ;
; -0.878 ; up_counter:G2|out[9]  ; enable                ; clk          ; clk         ; 1.000        ; -0.039     ; 1.826      ;
; -0.872 ; up_counter:G2|out[10] ; reset                 ; clk          ; clk         ; 1.000        ; -0.039     ; 1.820      ;
; -0.872 ; up_counter:G2|out[10] ; enable                ; clk          ; clk         ; 1.000        ; -0.039     ; 1.820      ;
; -0.865 ; up_counter:G2|out[20] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.811      ;
; -0.865 ; up_counter:G2|out[20] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.811      ;
; -0.859 ; up_counter:G2|out[11] ; reset                 ; clk          ; clk         ; 1.000        ; -0.039     ; 1.807      ;
; -0.859 ; up_counter:G2|out[11] ; enable                ; clk          ; clk         ; 1.000        ; -0.039     ; 1.807      ;
; -0.854 ; up_counter:G2|out[0]  ; led~reg0              ; clk          ; clk         ; 1.000        ; -0.040     ; 1.801      ;
; -0.854 ; up_counter:G2|out[16] ; reset                 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.800      ;
; -0.854 ; up_counter:G2|out[16] ; enable                ; clk          ; clk         ; 1.000        ; -0.041     ; 1.800      ;
; -0.847 ; up_counter:G2|out[17] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.793      ;
; -0.847 ; up_counter:G2|out[17] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.793      ;
; -0.847 ; up_counter:G2|out[22] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.793      ;
; -0.847 ; up_counter:G2|out[22] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.793      ;
; -0.846 ; up_counter:G2|out[4]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.794      ;
; -0.846 ; up_counter:G2|out[4]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.794      ;
; -0.845 ; up_counter:G2|out[6]  ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.793      ;
; -0.845 ; up_counter:G2|out[6]  ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.793      ;
; -0.841 ; up_counter:G2|out[0]  ; reset                 ; clk          ; clk         ; 1.000        ; -0.039     ; 1.789      ;
; -0.841 ; up_counter:G2|out[0]  ; enable                ; clk          ; clk         ; 1.000        ; -0.039     ; 1.789      ;
; -0.840 ; up_counter:G2|out[18] ; reset                 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.786      ;
; -0.840 ; up_counter:G2|out[18] ; enable                ; clk          ; clk         ; 1.000        ; -0.041     ; 1.786      ;
; -0.835 ; enable                ; up_counter:G2|out[24] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.779      ;
; -0.831 ; up_counter:G2|out[13] ; reset                 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.777      ;
; -0.831 ; up_counter:G2|out[13] ; enable                ; clk          ; clk         ; 1.000        ; -0.041     ; 1.777      ;
; -0.823 ; up_counter:G2|out[7]  ; reset                 ; clk          ; clk         ; 1.000        ; -0.039     ; 1.771      ;
; -0.823 ; up_counter:G2|out[7]  ; enable                ; clk          ; clk         ; 1.000        ; -0.039     ; 1.771      ;
; -0.820 ; up_counter:G2|out[15] ; reset                 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.766      ;
; -0.820 ; up_counter:G2|out[15] ; enable                ; clk          ; clk         ; 1.000        ; -0.041     ; 1.766      ;
; -0.818 ; up_counter:G2|out[23] ; reset                 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.764      ;
; -0.818 ; up_counter:G2|out[23] ; enable                ; clk          ; clk         ; 1.000        ; -0.041     ; 1.764      ;
; -0.817 ; up_counter:G2|out[19] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.763      ;
; -0.817 ; up_counter:G2|out[19] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.763      ;
; -0.809 ; up_counter:G2|out[21] ; reset                 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.755      ;
; -0.809 ; up_counter:G2|out[21] ; enable                ; clk          ; clk         ; 1.000        ; -0.041     ; 1.755      ;
; -0.786 ; up_counter:G2|out[24] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.732      ;
; -0.786 ; up_counter:G2|out[24] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.732      ;
; -0.786 ; up_counter:G2|out[5]  ; reset                 ; clk          ; clk         ; 1.000        ; -0.039     ; 1.734      ;
; -0.786 ; up_counter:G2|out[5]  ; enable                ; clk          ; clk         ; 1.000        ; -0.039     ; 1.734      ;
; -0.782 ; up_counter:G2|out[1]  ; led~reg0              ; clk          ; clk         ; 1.000        ; -0.040     ; 1.729      ;
; -0.778 ; enable                ; up_counter:G2|out[23] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.722      ;
; -0.769 ; up_counter:G2|out[1]  ; reset                 ; clk          ; clk         ; 1.000        ; -0.039     ; 1.717      ;
; -0.769 ; up_counter:G2|out[1]  ; enable                ; clk          ; clk         ; 1.000        ; -0.039     ; 1.717      ;
; -0.767 ; enable                ; up_counter:G2|out[22] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.711      ;
; -0.743 ; up_counter:G2|out[3]  ; reset                 ; clk          ; clk         ; 1.000        ; -0.039     ; 1.691      ;
; -0.743 ; up_counter:G2|out[3]  ; enable                ; clk          ; clk         ; 1.000        ; -0.039     ; 1.691      ;
; -0.723 ; up_counter:G2|out[14] ; etapa.00000010        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.669      ;
; -0.723 ; up_counter:G2|out[14] ; etapa.00000000        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.669      ;
; -0.714 ; up_counter:G2|out[4]  ; led~reg0              ; clk          ; clk         ; 1.000        ; -0.040     ; 1.661      ;
; -0.710 ; enable                ; up_counter:G2|out[21] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.654      ;
; -0.704 ; up_counter:G2|out[20] ; reset                 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.650      ;
; -0.704 ; up_counter:G2|out[20] ; enable                ; clk          ; clk         ; 1.000        ; -0.041     ; 1.650      ;
; -0.699 ; enable                ; up_counter:G2|out[20] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.643      ;
; -0.686 ; up_counter:G2|out[17] ; reset                 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.632      ;
; -0.686 ; up_counter:G2|out[17] ; enable                ; clk          ; clk         ; 1.000        ; -0.041     ; 1.632      ;
; -0.686 ; up_counter:G2|out[22] ; reset                 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.632      ;
; -0.686 ; up_counter:G2|out[22] ; enable                ; clk          ; clk         ; 1.000        ; -0.041     ; 1.632      ;
; -0.685 ; up_counter:G2|out[4]  ; reset                 ; clk          ; clk         ; 1.000        ; -0.039     ; 1.633      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                            ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.161 ; led~reg0              ; led~reg0              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.179 ; up_counter:G2|out[24] ; up_counter:G2|out[24] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.325      ;
; 0.244 ; etapa.00000010        ; reset                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.390      ;
; 0.278 ; up_counter:G2|out[11] ; up_counter:G2|out[11] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.424      ;
; 0.279 ; up_counter:G2|out[17] ; up_counter:G2|out[17] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.279 ; up_counter:G2|out[7]  ; up_counter:G2|out[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.279 ; up_counter:G2|out[15] ; up_counter:G2|out[15] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.279 ; up_counter:G2|out[2]  ; up_counter:G2|out[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.279 ; up_counter:G2|out[1]  ; up_counter:G2|out[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.280 ; up_counter:G2|out[19] ; up_counter:G2|out[19] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.280 ; up_counter:G2|out[18] ; up_counter:G2|out[18] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.280 ; up_counter:G2|out[5]  ; up_counter:G2|out[5]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.280 ; up_counter:G2|out[12] ; up_counter:G2|out[12] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.280 ; up_counter:G2|out[10] ; up_counter:G2|out[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.280 ; up_counter:G2|out[4]  ; up_counter:G2|out[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.281 ; up_counter:G2|out[21] ; up_counter:G2|out[21] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.281 ; up_counter:G2|out[20] ; up_counter:G2|out[20] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.281 ; up_counter:G2|out[14] ; up_counter:G2|out[14] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.282 ; up_counter:G2|out[22] ; up_counter:G2|out[22] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.428      ;
; 0.282 ; up_counter:G2|out[16] ; up_counter:G2|out[16] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.428      ;
; 0.282 ; etapa.00000001        ; led~reg0              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.428      ;
; 0.289 ; up_counter:G2|out[9]  ; up_counter:G2|out[9]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.435      ;
; 0.291 ; up_counter:G2|out[23] ; up_counter:G2|out[23] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.437      ;
; 0.291 ; up_counter:G2|out[13] ; up_counter:G2|out[13] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.437      ;
; 0.291 ; up_counter:G2|out[3]  ; up_counter:G2|out[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.437      ;
; 0.292 ; up_counter:G2|out[8]  ; up_counter:G2|out[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.438      ;
; 0.293 ; up_counter:G2|out[6]  ; up_counter:G2|out[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.439      ;
; 0.344 ; up_counter:G2|out[0]  ; up_counter:G2|out[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.490      ;
; 0.363 ; etapa.00000010        ; etapa.00000001        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.508      ;
; 0.402 ; reset                 ; up_counter:G2|out[21] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.547      ;
; 0.402 ; reset                 ; up_counter:G2|out[20] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.547      ;
; 0.402 ; reset                 ; up_counter:G2|out[19] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.547      ;
; 0.402 ; reset                 ; up_counter:G2|out[18] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.547      ;
; 0.402 ; reset                 ; up_counter:G2|out[23] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.547      ;
; 0.402 ; reset                 ; up_counter:G2|out[22] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.547      ;
; 0.402 ; reset                 ; up_counter:G2|out[24] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.547      ;
; 0.402 ; reset                 ; up_counter:G2|out[14] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.547      ;
; 0.402 ; reset                 ; up_counter:G2|out[17] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.547      ;
; 0.402 ; reset                 ; up_counter:G2|out[13] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.547      ;
; 0.402 ; reset                 ; up_counter:G2|out[12] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.547      ;
; 0.402 ; reset                 ; up_counter:G2|out[16] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.547      ;
; 0.402 ; reset                 ; up_counter:G2|out[15] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.547      ;
; 0.408 ; etapa.00000010        ; etapa.00000000        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.554      ;
; 0.408 ; etapa.00000010        ; enable                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.554      ;
; 0.409 ; etapa.00000001        ; etapa.00000010        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.556      ;
; 0.425 ; up_counter:G2|out[11] ; up_counter:G2|out[12] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.573      ;
; 0.428 ; up_counter:G2|out[1]  ; up_counter:G2|out[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.574      ;
; 0.428 ; up_counter:G2|out[17] ; up_counter:G2|out[18] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.574      ;
; 0.428 ; up_counter:G2|out[15] ; up_counter:G2|out[16] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.574      ;
; 0.428 ; up_counter:G2|out[7]  ; up_counter:G2|out[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.574      ;
; 0.429 ; up_counter:G2|out[19] ; up_counter:G2|out[20] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.575      ;
; 0.429 ; up_counter:G2|out[5]  ; up_counter:G2|out[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.575      ;
; 0.430 ; up_counter:G2|out[21] ; up_counter:G2|out[22] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.576      ;
; 0.437 ; up_counter:G2|out[2]  ; up_counter:G2|out[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.583      ;
; 0.438 ; up_counter:G2|out[10] ; up_counter:G2|out[11] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.584      ;
; 0.438 ; up_counter:G2|out[18] ; up_counter:G2|out[19] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.584      ;
; 0.438 ; up_counter:G2|out[4]  ; up_counter:G2|out[5]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.584      ;
; 0.438 ; up_counter:G2|out[9]  ; up_counter:G2|out[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.584      ;
; 0.438 ; up_counter:G2|out[12] ; up_counter:G2|out[13] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.584      ;
; 0.439 ; up_counter:G2|out[14] ; up_counter:G2|out[15] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.585      ;
; 0.439 ; up_counter:G2|out[20] ; up_counter:G2|out[21] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.585      ;
; 0.439 ; up_counter:G2|out[10] ; up_counter:G2|out[12] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.587      ;
; 0.440 ; up_counter:G2|out[23] ; up_counter:G2|out[24] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.586      ;
; 0.440 ; up_counter:G2|out[16] ; up_counter:G2|out[17] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.586      ;
; 0.440 ; up_counter:G2|out[3]  ; up_counter:G2|out[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.586      ;
; 0.440 ; up_counter:G2|out[13] ; up_counter:G2|out[14] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.586      ;
; 0.440 ; up_counter:G2|out[22] ; up_counter:G2|out[23] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.586      ;
; 0.440 ; up_counter:G2|out[2]  ; up_counter:G2|out[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.586      ;
; 0.441 ; up_counter:G2|out[18] ; up_counter:G2|out[20] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.587      ;
; 0.441 ; up_counter:G2|out[4]  ; up_counter:G2|out[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.587      ;
; 0.441 ; up_counter:G2|out[12] ; up_counter:G2|out[14] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.587      ;
; 0.442 ; up_counter:G2|out[14] ; up_counter:G2|out[16] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.588      ;
; 0.442 ; up_counter:G2|out[20] ; up_counter:G2|out[22] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.588      ;
; 0.443 ; up_counter:G2|out[16] ; up_counter:G2|out[18] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.589      ;
; 0.443 ; up_counter:G2|out[22] ; up_counter:G2|out[24] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.589      ;
; 0.450 ; up_counter:G2|out[8]  ; up_counter:G2|out[9]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.596      ;
; 0.451 ; up_counter:G2|out[6]  ; up_counter:G2|out[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.597      ;
; 0.453 ; up_counter:G2|out[8]  ; up_counter:G2|out[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.599      ;
; 0.454 ; up_counter:G2|out[6]  ; up_counter:G2|out[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.600      ;
; 0.488 ; up_counter:G2|out[11] ; up_counter:G2|out[13] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.636      ;
; 0.491 ; up_counter:G2|out[1]  ; up_counter:G2|out[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.637      ;
; 0.491 ; up_counter:G2|out[17] ; up_counter:G2|out[19] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.637      ;
; 0.491 ; up_counter:G2|out[15] ; up_counter:G2|out[17] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.637      ;
; 0.491 ; up_counter:G2|out[11] ; up_counter:G2|out[14] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.639      ;
; 0.491 ; up_counter:G2|out[7]  ; up_counter:G2|out[9]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.637      ;
; 0.492 ; up_counter:G2|out[19] ; up_counter:G2|out[21] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.638      ;
; 0.492 ; up_counter:G2|out[5]  ; up_counter:G2|out[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.638      ;
; 0.493 ; up_counter:G2|out[21] ; up_counter:G2|out[23] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.639      ;
; 0.494 ; up_counter:G2|out[1]  ; up_counter:G2|out[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.640      ;
; 0.494 ; up_counter:G2|out[17] ; up_counter:G2|out[20] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.640      ;
; 0.494 ; up_counter:G2|out[15] ; up_counter:G2|out[18] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.640      ;
; 0.494 ; up_counter:G2|out[7]  ; up_counter:G2|out[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.640      ;
; 0.495 ; up_counter:G2|out[19] ; up_counter:G2|out[22] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.641      ;
; 0.495 ; up_counter:G2|out[5]  ; up_counter:G2|out[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.641      ;
; 0.496 ; up_counter:G2|out[0]  ; up_counter:G2|out[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.642      ;
; 0.496 ; up_counter:G2|out[21] ; up_counter:G2|out[24] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.642      ;
; 0.497 ; enable                ; up_counter:G2|out[0]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.640      ;
; 0.499 ; up_counter:G2|out[0]  ; up_counter:G2|out[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.645      ;
; 0.501 ; up_counter:G2|out[9]  ; up_counter:G2|out[11] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.647      ;
; 0.502 ; up_counter:G2|out[9]  ; up_counter:G2|out[12] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.650      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; enable                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; etapa.00000000            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; etapa.00000001            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; etapa.00000010            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; led~reg0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reset                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[19]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[20]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[21]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[22]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[23]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[24]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; up_counter:G2|out[9]      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; enable                    ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; etapa.00000000            ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; etapa.00000001            ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; etapa.00000010            ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; led~reg0                  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reset                     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[0]      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[10]     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[11]     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[12]     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[13]     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[14]     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[15]     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[16]     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[17]     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[18]     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[19]     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[1]      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[20]     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[21]     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[22]     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[23]     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[24]     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[2]      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[3]      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[4]      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[5]      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[6]      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[7]      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[8]      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; up_counter:G2|out[9]      ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[0]|clk             ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[10]|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[11]|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[12]|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[13]|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[14]|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[15]|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[16]|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[17]|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[18]|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[19]|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[1]|clk             ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[20]|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[21]|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[22]|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[23]|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[24]|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[2]|clk             ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[3]|clk             ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[4]|clk             ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[5]|clk             ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[6]|clk             ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[7]|clk             ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[8]|clk             ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; G2|out[9]|clk             ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; enable|clk                ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; etapa.00000000|clk        ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; etapa.00000001|clk        ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; etapa.00000010|clk        ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; led~reg0|clk              ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; reset|clk                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; enable                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; entrada   ; clk        ; 1.040 ; 1.602 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entrada   ; clk        ; -0.262 ; -0.824 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led       ; clk        ; 5.291 ; 5.613 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led       ; clk        ; 5.105 ; 5.415 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.290  ; 0.161 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.290  ; 0.161 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -62.533 ; 0.0   ; 0.0      ; 0.0     ; -42.835             ;
;  clk             ; -62.533 ; 0.000 ; N/A      ; N/A     ; -42.835             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; entrada   ; clk        ; 2.205 ; 2.543 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entrada   ; clk        ; -0.262 ; -0.703 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; led       ; clk        ; 10.140 ; 10.232 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led       ; clk        ; 5.105 ; 5.415 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; comando[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; comando[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; comando[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; comando[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; comando[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; comando[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; comando[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; comando[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; comparador[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; comparador[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; comparador[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; comparador[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; comparador[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; comparador[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; comparador[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; comparador[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; entrada                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; comando[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; comando[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; comando[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; comando[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; comando[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.33 V              ; -0.00261 V          ; 0.108 V                              ; 0.056 V                              ; 3.55e-009 s                 ; 3.31e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.33 V             ; -0.00261 V         ; 0.108 V                             ; 0.056 V                             ; 3.55e-009 s                ; 3.31e-009 s                ; Yes                       ; Yes                       ;
; comando[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; comando[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; comando[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; comparador[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; comparador[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; comparador[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; comparador[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; comparador[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; comparador[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; comparador[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.36 V              ; -0.00365 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-010 s                 ; 4.35e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.36 V             ; -0.00365 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-010 s                ; 4.35e-010 s                ; Yes                       ; Yes                       ;
; comparador[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-007 V                  ; 2.35 V              ; -0.0133 V           ; 0.084 V                              ; 0.028 V                              ; 4.31e-010 s                 ; 3.59e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-007 V                 ; 2.35 V             ; -0.0133 V          ; 0.084 V                             ; 0.028 V                             ; 4.31e-010 s                ; 3.59e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.8e-007 V                   ; 2.35 V              ; -0.00679 V          ; 0.09 V                               ; 0.045 V                              ; 6.2e-010 s                  ; 7.91e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 4.8e-007 V                  ; 2.35 V             ; -0.00679 V         ; 0.09 V                              ; 0.045 V                             ; 6.2e-010 s                 ; 7.91e-010 s                ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; comando[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; comando[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; comando[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; comando[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; comando[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; comando[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; comando[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; comando[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; comparador[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; comparador[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; comparador[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; comparador[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; comparador[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; comparador[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; comparador[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; comparador[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-008 V                   ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-010 s                  ; 2.2e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-008 V                  ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-010 s                 ; 2.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 669      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 669      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 6     ; 6    ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Jun 05 10:58:26 2018
Info: Command: quartus_sta remote -c remote
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'remote.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.290
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.290       -62.533 clk 
Info: Worst-case hold slack is 0.382
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.382         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -42.835 clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Warning: Timing characteristics of device EP4CE115F29C7 are preliminary
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.950
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.950       -53.860 clk 
Info: Worst-case hold slack is 0.333
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.333         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -42.835 clk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Warning: Timing characteristics of device EP4CE115F29C7 are preliminary
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.097
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.097       -15.417 clk 
Info: Worst-case hold slack is 0.161
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.161         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -35.798 clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 325 megabytes
    Info: Processing ended: Tue Jun 05 10:58:29 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


