|lijiantao2018114266_02
CLK_500HZ => TMP1.CLK
CLK_500HZ => M1[0].CLK
CLK_500HZ => M1[1].CLK
CLK_500HZ => M1[2].CLK
CLK_500HZ => M2[0].CLK
CLK_500HZ => M2[1].CLK
CLK_500HZ => M2[2].CLK
CLK_500HZ => TMP2.CLK
CLK_100HZ <= CLK_100HZ.DB_MAX_OUTPUT_PORT_TYPE


