{{NoteTA
|G1=Electronics
}}
'''时钟门控'''（{{lang-en|'''Clock gating'''}}）是一种在[[同步电路|同步时序逻辑电路]]的一种[[定時器訊號|定時器訊號]]技术，可以降低芯片[[耗散|功耗]]。时钟门控通过在电路中增加额外的逻辑单元、优化时钟树结构来节省电能。<ref>Power-efficient System Design, Preeti Ranjan Panda, Aviral Shrivastava, P.R. PANDA, B. v. n. Silpa, Krishnaiah Gummidipudi, Springer; 1st Edition. edition (September 17, 2010), Page 25,73, ISBN 978-1-4419-6387-1</ref>

可以通过以下几种方式在设计中添加时钟门控逻辑：
# 通过[[寄存器传输级|寄存器传输级]]编程中的条件选择来实现使能信号，从而在[[逻辑综合|逻辑综合]]过程自动被翻译为时钟门控；
# 通过实例化特殊的时钟门控单元，来把时钟门控插入到设计中去；
# 使用专门的时钟门控工具添加。

== 参考文献 ==
{{Reflist}}

[[Category:数字电子|Category:数字电子]]
[[Category:電腦硬體|Category:電腦硬體]]