`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company:
// Engineer:
//
// Create Date: 05/12/2021 09:37:39 PM
// Design Name:
// Module Name: mxrcvr_adapter
// Project Name:
// Target Devices:
// Tool Versions:
// Description:
//
// Dependencies: 
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
//////////////////////////////////////////////////////////////////////////////////


module mxrcvr_adapter(
    input logic clk, rst,rvalid,
    input logic [7:0] rdata,
    output logic rrdy,
    output logic [7:0] rdata_out
      );
endmodule
