{
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "div": [
        "div",
        "rzVRz",
        "module",
        4
    ],
    "fpuStim": [
        "fpuStim",
        "mu4Ug",
        "module",
        2
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        3
    ]
}