Parsing design file 'design.sv'
Parsing design file 'testbench.sv'
Top Level Modules:
       tb
TimeScale is 1 ns / 1 ns
Notice: Ports coerced to inout, use -notice for details
Starting vcs inline pass...
3 modules and 0 UDP read.
recompiling package vcs_paramclassrepository
recompiling module dff_if
recompiling module tb
All of 3 modules done
rm -f _cuarc*.so _csrc*.so pre_vcsobj_*.so share_vcsobj_*.so
if [ -x ../simv ]; then chmod a-x ../simv; fi
g++  -o ../simv      -rdynamic  -Wl,-rpath='$ORIGIN'/simv.daidir -Wl,-rpath=./simv.daidir -Wl,-rpath=/apps/vcsmx/vcs/X-2025.06-SP1/linux64/lib -L/apps/vcsmx/vcs/X-2025.06-SP1/linux64/lib  -Wl,-rpath-link=./   objs/amcQw_d.o  _286_archive_1.so  SIM_l.o       rmapats_mop.o rmapats.o rmar.o rmar_nd.o  rmar_llvm_0_1.o rmar_llvm_0_0.o            -lvirsim -lerrorinf -lsnpsmalloc -lvfs      -lvcsnew -ldistsimclient -lsimprofile -luclinative /apps/vcsmx/vcs/X-2025.06-SP1/linux64/lib/vcs_tls.o   -Wl,-whole-archive  -lvcsucli    -Wl,-no-whole-archive          /apps/vcsmx/vcs/X-2025.06-SP1/linux64/lib/vcs_save_restore_new.o -ldl  -lc -lm -lpthread -ldl 
../simv up to date
CPU time: .688 seconds to compile + .786 seconds to elab + .430 seconds to link
Chronologic VCS simulator copyright 1991-2025
Contains Synopsys proprietary information.
Compiler version X-2025.06-SP1_Full64; Runtime version X-2025.06-SP1_Full64;  Feb  8 04:14 2026
[DRV]: RESET DONE
[GEN] : DIN : 0 DOUT: 0
[DRV] : DIN : 0 DOUT: 0
[MON] : DIN : 0 DOUT: 0
[SCO] : DIN : 0 DOUT: 0
[REF] : DIN : 0 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 1 DOUT: 0
[DRV] : DIN : 1 DOUT: 0
[MON] : DIN : 0 DOUT: 1
[SCO] : DIN : 0 DOUT: 1
[REF] : DIN : 1 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 1 DOUT: 0
[DRV] : DIN : 1 DOUT: 0
[MON] : DIN : 0 DOUT: 1
[SCO] : DIN : 0 DOUT: 1
[REF] : DIN : 1 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 1 DOUT: 0
[DRV] : DIN : 1 DOUT: 0
[MON] : DIN : 0 DOUT: 1
[SCO] : DIN : 0 DOUT: 1
[REF] : DIN : 1 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 1 DOUT: 0
[DRV] : DIN : 1 DOUT: 0
[MON] : DIN : 0 DOUT: 1
[SCO] : DIN : 0 DOUT: 1
[REF] : DIN : 1 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 1 DOUT: 0
[DRV] : DIN : 1 DOUT: 0
[MON] : DIN : 0 DOUT: 1
[SCO] : DIN : 0 DOUT: 1
[REF] : DIN : 1 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 1 DOUT: 0
[DRV] : DIN : 1 DOUT: 0
[MON] : DIN : 0 DOUT: 1
[SCO] : DIN : 0 DOUT: 1
[REF] : DIN : 1 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 1 DOUT: 0
[DRV] : DIN : 1 DOUT: 0
[MON] : DIN : 0 DOUT: 1
[SCO] : DIN : 0 DOUT: 1
[REF] : DIN : 1 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 0 DOUT: 0
[DRV] : DIN : 0 DOUT: 0
[MON] : DIN : 0 DOUT: 0
[SCO] : DIN : 0 DOUT: 0
[REF] : DIN : 0 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 1 DOUT: 0
[DRV] : DIN : 1 DOUT: 0
[MON] : DIN : 0 DOUT: 1
[SCO] : DIN : 0 DOUT: 1
[REF] : DIN : 1 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 0 DOUT: 0
[DRV] : DIN : 0 DOUT: 0
[MON] : DIN : 0 DOUT: 0
[SCO] : DIN : 0 DOUT: 0
[REF] : DIN : 0 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 1 DOUT: 0
[DRV] : DIN : 1 DOUT: 0
[MON] : DIN : 0 DOUT: 1
[SCO] : DIN : 0 DOUT: 1
[REF] : DIN : 1 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 1 DOUT: 0
[DRV] : DIN : 1 DOUT: 0
[MON] : DIN : 0 DOUT: 1
[SCO] : DIN : 0 DOUT: 1
[REF] : DIN : 1 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 0 DOUT: 0
[DRV] : DIN : 0 DOUT: 0
[MON] : DIN : 0 DOUT: 0
[SCO] : DIN : 0 DOUT: 0
[REF] : DIN : 0 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 1 DOUT: 0
[DRV] : DIN : 1 DOUT: 0
[MON] : DIN : 0 DOUT: 1
[SCO] : DIN : 0 DOUT: 1
[REF] : DIN : 1 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 0 DOUT: 0
[DRV] : DIN : 0 DOUT: 0
[MON] : DIN : 0 DOUT: 0
[SCO] : DIN : 0 DOUT: 0
[REF] : DIN : 0 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 1 DOUT: 0
[DRV] : DIN : 1 DOUT: 0
[MON] : DIN : 0 DOUT: 1
[SCO] : DIN : 0 DOUT: 1
[REF] : DIN : 1 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 0 DOUT: 0
[DRV] : DIN : 0 DOUT: 0
[MON] : DIN : 0 DOUT: 0
[SCO] : DIN : 0 DOUT: 0
[REF] : DIN : 0 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 0 DOUT: 0
[DRV] : DIN : 0 DOUT: 0
[MON] : DIN : 0 DOUT: 0
[SCO] : DIN : 0 DOUT: 0
[REF] : DIN : 0 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 0 DOUT: 0
[DRV] : DIN : 0 DOUT: 0
[MON] : DIN : 0 DOUT: 0
[SCO] : DIN : 0 DOUT: 0
[REF] : DIN : 0 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 0 DOUT: 0
[DRV] : DIN : 0 DOUT: 0
[MON] : DIN : 0 DOUT: 0
[SCO] : DIN : 0 DOUT: 0
[REF] : DIN : 0 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 0 DOUT: 0
[DRV] : DIN : 0 DOUT: 0
[MON] : DIN : 0 DOUT: 0
[SCO] : DIN : 0 DOUT: 0
[REF] : DIN : 0 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 0 DOUT: 0
[DRV] : DIN : 0 DOUT: 0
[MON] : DIN : 0 DOUT: 0
[SCO] : DIN : 0 DOUT: 0
[REF] : DIN : 0 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 0 DOUT: 0
[DRV] : DIN : 0 DOUT: 0
[MON] : DIN : 0 DOUT: 0
[SCO] : DIN : 0 DOUT: 0
[REF] : DIN : 0 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 0 DOUT: 0
[DRV] : DIN : 0 DOUT: 0
[MON] : DIN : 0 DOUT: 0
[SCO] : DIN : 0 DOUT: 0
[REF] : DIN : 0 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 1 DOUT: 0
[DRV] : DIN : 1 DOUT: 0
[MON] : DIN : 0 DOUT: 1
[SCO] : DIN : 0 DOUT: 1
[REF] : DIN : 1 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 1 DOUT: 0
[DRV] : DIN : 1 DOUT: 0
[MON] : DIN : 0 DOUT: 1
[SCO] : DIN : 0 DOUT: 1
[REF] : DIN : 1 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 1 DOUT: 0
[DRV] : DIN : 1 DOUT: 0
[MON] : DIN : 0 DOUT: 1
[SCO] : DIN : 0 DOUT: 1
[REF] : DIN : 1 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 1 DOUT: 0
[DRV] : DIN : 1 DOUT: 0
[MON] : DIN : 0 DOUT: 1
[SCO] : DIN : 0 DOUT: 1
[REF] : DIN : 1 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
[GEN] : DIN : 0 DOUT: 0
[DRV] : DIN : 0 DOUT: 0
[MON] : DIN : 0 DOUT: 0
[SCO] : DIN : 0 DOUT: 0
[REF] : DIN : 0 DOUT: 0
[SCO]: DATA MATCHED
--------------------------------------------------
$finish called from file "testbench.sv", line 196.
$finish at simulation time                 1310
           V C S   S i m u l a t i o n   R e p o r t 
Time: 1310 ns
CPU Time:      0.520 seconds;       Data structure size:   0.0Mb
Sun Feb  8 04:14:22 2026
Finding VCD file...
./dump.vcd
[2026-02-08 09:14:22 UTC] Opening EPWave...
Done
