Fitter report for uart_book
Fri Aug 14 22:38:55 2020
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Fitter Equations
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Aug 14 22:38:55 2020       ;
; Quartus Prime Version              ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                      ; uart_book                                   ;
; Top-level Entity Name              ; uart                                        ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 1,945 / 114,480 ( 2 % )                     ;
;     Total combinational functions  ; 1,419 / 114,480 ( 1 % )                     ;
;     Dedicated logic registers      ; 1,456 / 114,480 ( 1 % )                     ;
; Total registers                    ; 1456                                        ;
; Total pins                         ; 26 / 529 ( 5 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 3,981,312 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE115F29C7                         ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.4%      ;
;     Processor 3            ;   1.1%      ;
;     Processor 4            ;   1.0%      ;
;     Processor 5            ;   1.0%      ;
;     Processor 6            ;   1.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2939 ) ; 0.00 % ( 0 / 2939 )        ; 0.00 % ( 0 / 2939 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2939 ) ; 0.00 % ( 0 / 2939 )        ; 0.00 % ( 0 / 2939 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2929 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/Users/adeni/Documents/Mestrado/amc_vhdl/study/uart_book/output_files/uart_book.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/adeni/Documents/Mestrado/amc_vhdl/study/uart_book/output_files/uart_book.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 1,945 / 114,480 ( 2 % ) ;
;     -- Combinational with no register       ; 489                     ;
;     -- Register only                        ; 526                     ;
;     -- Combinational with a register        ; 930                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 1008                    ;
;     -- 3 input functions                    ; 25                      ;
;     -- <=2 input functions                  ; 386                     ;
;     -- Register only                        ; 526                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 1055                    ;
;     -- arithmetic mode                      ; 364                     ;
;                                             ;                         ;
; Total registers*                            ; 1,456 / 117,053 ( 1 % ) ;
;     -- Dedicated logic registers            ; 1,456 / 114,480 ( 1 % ) ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 159 / 7,155 ( 2 % )     ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 26 / 529 ( 5 % )        ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; M9Ks                                        ; 0 / 432 ( 0 % )         ;
; Total block memory bits                     ; 0 / 3,981,312 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 3,981,312 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global signals                              ; 1                       ;
;     -- Global clocks                        ; 1 / 20 ( 5 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 0.4% / 0.4% / 0.5%      ;
; Peak interconnect usage (total/H/V)         ; 9.5% / 8.4% / 11.1%     ;
; Maximum fan-out                             ; 1456                    ;
; Highest non-global fan-out                  ; 1456                    ;
; Total fan-out                               ; 10946                   ;
; Average fan-out                             ; 3.47                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 1945 / 114480 ( 2 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 489                   ; 0                              ;
;     -- Register only                        ; 526                   ; 0                              ;
;     -- Combinational with a register        ; 930                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1008                  ; 0                              ;
;     -- 3 input functions                    ; 25                    ; 0                              ;
;     -- <=2 input functions                  ; 386                   ; 0                              ;
;     -- Register only                        ; 526                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1055                  ; 0                              ;
;     -- arithmetic mode                      ; 364                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1456                  ; 0                              ;
;     -- Dedicated logic registers            ; 1456 / 114480 ( 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 159 / 7155 ( 2 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 26                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )       ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 1 / 24 ( 4 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 10941                 ; 5                              ;
;     -- Registered Connections               ; 3968                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 13                    ; 0                              ;
;     -- Output Ports                         ; 13                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; i_clk       ; Y2    ; 2        ; 0            ; 36           ; 14           ; 1456                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_rd_uart   ; L27   ; 6        ; 115          ; 48           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; i_rst       ; M23   ; 6        ; 115          ; 40           ; 7            ; 1456                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_rx        ; G12   ; 8        ; 27           ; 73           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_w_data[0] ; U21   ; 5        ; 115          ; 29           ; 0            ; 64                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; i_w_data[1] ; U22   ; 5        ; 115          ; 26           ; 14           ; 64                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; i_w_data[2] ; U26   ; 5        ; 115          ; 27           ; 7            ; 64                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; i_w_data[3] ; V22   ; 5        ; 115          ; 26           ; 21           ; 64                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; i_w_data[4] ; U27   ; 5        ; 115          ; 29           ; 7            ; 64                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; i_w_data[5] ; U24   ; 5        ; 115          ; 28           ; 7            ; 64                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; i_w_data[6] ; U25   ; 5        ; 115          ; 27           ; 0            ; 64                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; i_w_data[7] ; U28   ; 5        ; 115          ; 28           ; 0            ; 64                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; i_wr_uart   ; T25   ; 5        ; 115          ; 31           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; o_r_data[0] ; L23   ; 6        ; 115          ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_r_data[1] ; M28   ; 6        ; 115          ; 45           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_r_data[2] ; K28   ; 6        ; 115          ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_r_data[3] ; M26   ; 6        ; 115          ; 46           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_r_data[4] ; M27   ; 6        ; 115          ; 46           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_r_data[5] ; L24   ; 6        ; 115          ; 48           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_r_data[6] ; N21   ; 6        ; 115          ; 42           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_r_data[7] ; N25   ; 6        ; 115          ; 45           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rx_empty  ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_rx_full   ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_tx        ; G9    ; 8        ; 13           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_tx_empty  ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_tx_full   ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 56 ( 7 % )   ; 2.5V          ; --           ;
; 2        ; 1 / 63 ( 2 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 73 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 9 / 65 ( 14 % )  ; 2.5V          ; --           ;
; 6        ; 11 / 58 ( 19 % ) ; 2.5V          ; --           ;
; 7        ; 4 / 72 ( 6 % )   ; 2.5V          ; --           ;
; 8        ; 2 / 71 ( 3 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; o_tx_full                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; o_tx_empty                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; o_rx_empty                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; o_rx_full                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; o_tx                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; i_rx                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; o_r_data[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; o_r_data[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L24      ; 359        ; 6        ; o_r_data[5]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; i_rd_uart                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; i_rst                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; o_r_data[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M27      ; 354        ; 6        ; o_r_data[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M28      ; 353        ; 6        ; o_r_data[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; o_r_data[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; o_r_data[7]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; i_wr_uart                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; i_w_data[0]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U22      ; 313        ; 5        ; i_w_data[1]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; i_w_data[5]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U25      ; 315        ; 5        ; i_w_data[6]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U26      ; 314        ; 5        ; i_w_data[2]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U27      ; 318        ; 5        ; i_w_data[4]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U28      ; 317        ; 5        ; i_w_data[7]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; i_w_data[3]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; i_clk                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; o_tx_full   ; Incomplete set of assignments ;
; o_tx_empty  ; Incomplete set of assignments ;
; o_rx_full   ; Incomplete set of assignments ;
; o_rx_empty  ; Incomplete set of assignments ;
; o_r_data[0] ; Incomplete set of assignments ;
; o_r_data[1] ; Incomplete set of assignments ;
; o_r_data[2] ; Incomplete set of assignments ;
; o_r_data[3] ; Incomplete set of assignments ;
; o_r_data[4] ; Incomplete set of assignments ;
; o_r_data[5] ; Incomplete set of assignments ;
; o_r_data[6] ; Incomplete set of assignments ;
; o_r_data[7] ; Incomplete set of assignments ;
; o_tx        ; Incomplete set of assignments ;
; i_wr_uart   ; Incomplete set of assignments ;
; i_clk       ; Incomplete set of assignments ;
; i_rst       ; Incomplete set of assignments ;
; i_rd_uart   ; Incomplete set of assignments ;
; i_rx        ; Incomplete set of assignments ;
; i_w_data[0] ; Incomplete set of assignments ;
; i_w_data[1] ; Incomplete set of assignments ;
; i_w_data[2] ; Incomplete set of assignments ;
; i_w_data[3] ; Incomplete set of assignments ;
; i_w_data[4] ; Incomplete set of assignments ;
; i_w_data[5] ; Incomplete set of assignments ;
; i_w_data[6] ; Incomplete set of assignments ;
; i_w_data[7] ; Incomplete set of assignments ;
; o_r_data[0] ; Missing location assignment   ;
; o_r_data[1] ; Missing location assignment   ;
; o_r_data[2] ; Missing location assignment   ;
; o_r_data[3] ; Missing location assignment   ;
; o_r_data[4] ; Missing location assignment   ;
; o_r_data[5] ; Missing location assignment   ;
; o_r_data[6] ; Missing location assignment   ;
; o_r_data[7] ; Missing location assignment   ;
; i_wr_uart   ; Missing location assignment   ;
; i_rd_uart   ; Missing location assignment   ;
; i_w_data[0] ; Missing location assignment   ;
; i_w_data[1] ; Missing location assignment   ;
; i_w_data[2] ; Missing location assignment   ;
; i_w_data[3] ; Missing location assignment   ;
; i_w_data[4] ; Missing location assignment   ;
; i_w_data[5] ; Missing location assignment   ;
; i_w_data[6] ; Missing location assignment   ;
; i_w_data[7] ; Missing location assignment   ;
+-------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                 ;
+-----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------+---------------+--------------+
; Compilation Hierarchy Node        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                ; Entity Name   ; Library Name ;
+-----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------+---------------+--------------+
; |uart                             ; 1945 (0)    ; 1456 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 26   ; 0            ; 489 (0)      ; 526 (0)           ; 930 (0)          ; |uart                              ; uart          ; work         ;
;    |fifo:fifo_rx|                 ; 692 (692)   ; 526 (526)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 166 (166)    ; 256 (256)         ; 270 (270)        ; |uart|fifo:fifo_rx                 ; fifo          ; work         ;
;    |fifo:fifo_tx|                 ; 622 (622)   ; 526 (526)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (96)      ; 256 (256)         ; 270 (270)        ; |uart|fifo:fifo_tx                 ; fifo          ; work         ;
;    |mod_m_counter:baud_generator| ; 487 (487)   ; 365 (365)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 121 (121)    ; 0 (0)             ; 366 (366)        ; |uart|mod_m_counter:baud_generator ; mod_m_counter ; work         ;
;    |uart_rx:receiver|             ; 35 (35)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 7 (7)             ; 12 (12)          ; |uart|uart_rx:receiver             ; uart_rx       ; work         ;
;    |uart_tx:transmitter|          ; 334 (334)   ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (90)      ; 7 (7)             ; 237 (237)        ; |uart|uart_tx:transmitter          ; uart_tx       ; work         ;
+-----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------+---------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; o_tx_full   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_tx_empty  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rx_full   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rx_empty  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_r_data[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_r_data[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_r_data[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_r_data[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_r_data[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_r_data[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_r_data[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_r_data[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_tx        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; i_wr_uart   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_clk       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_rst       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_rd_uart   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_rx        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_w_data[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_w_data[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_w_data[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_w_data[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_w_data[4] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_w_data[5] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_w_data[6] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_w_data[7] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                               ;
+------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                            ; Pad To Core Index ; Setting ;
+------------------------------------------------+-------------------+---------+
; i_wr_uart                                      ;                   ;         ;
;      - fifo:fifo_tx|Mux6~2                     ; 0                 ; 6       ;
;      - fifo:fifo_tx|Mux6~4                     ; 0                 ; 6       ;
;      - fifo:fifo_tx|Mux6~5                     ; 0                 ; 6       ;
;      - fifo:fifo_tx|Mux7~4                     ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_wr_en                    ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_ptr[0]~0                 ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_w_ptr[0]~0               ; 0                 ; 6       ;
;      - fifo:fifo_tx|Mux7~6                     ; 0                 ; 6       ;
; i_clk                                          ;                   ;         ;
; i_rst                                          ;                   ;         ;
;      - fifo:fifo_rx|r_array[0][0]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[0][1]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[0][2]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[0][3]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[0][4]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[0][5]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[0][6]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[0][7]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[1][0]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[1][1]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[1][2]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[1][3]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[1][4]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[1][5]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[1][6]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[1][7]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[2][0]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[2][1]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[2][2]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[2][3]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[2][4]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[2][5]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[2][6]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[2][7]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[3][0]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[3][1]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[3][2]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[3][3]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[3][4]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[3][5]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[3][6]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[3][7]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[4][0]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[4][1]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[4][2]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[4][3]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[4][4]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[4][5]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[4][6]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[4][7]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[5][0]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[5][1]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[5][2]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[5][3]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[5][4]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[5][5]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[5][6]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[5][7]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[6][0]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[6][1]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[6][2]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[6][3]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[6][4]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[6][5]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[6][6]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[6][7]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[7][0]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[7][1]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[7][2]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[7][3]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[7][4]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[7][5]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[7][6]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[7][7]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[8][0]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[8][1]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[8][2]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[8][3]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[8][4]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[8][5]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[8][6]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[8][7]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[9][0]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[9][1]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[9][2]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[9][3]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[9][4]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[9][5]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[9][6]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[9][7]              ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[10][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[10][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[10][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[10][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[10][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[10][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[10][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[10][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[11][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[11][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[11][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[11][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[11][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[11][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[11][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[11][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[12][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[12][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[12][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[12][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[12][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[12][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[12][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[12][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[13][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[13][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[13][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[13][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[13][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[13][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[13][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[13][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[14][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[14][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[14][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[14][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[14][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[14][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[14][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[14][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[15][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[15][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[15][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[15][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[15][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[15][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[15][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[15][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[16][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[16][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[16][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[16][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[16][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[16][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[16][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[16][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[17][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[17][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[17][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[17][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[17][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[17][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[17][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[17][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[18][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[18][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[18][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[18][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[18][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[18][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[18][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[18][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[19][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[19][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[19][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[19][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[19][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[19][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[19][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[19][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[20][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[20][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[20][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[20][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[20][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[20][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[20][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[20][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[21][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[21][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[21][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[21][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[21][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[21][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[21][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[21][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[22][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[22][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[22][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[22][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[22][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[22][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[22][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[22][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[23][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[23][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[23][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[23][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[23][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[23][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[23][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[23][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[24][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[24][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[24][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[24][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[24][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[24][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[24][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[24][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[25][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[25][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[25][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[25][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[25][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[25][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[25][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[25][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[26][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[26][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[26][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[26][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[26][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[26][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[26][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[26][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[27][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[27][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[27][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[27][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[27][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[27][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[27][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[27][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[28][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[28][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[28][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[28][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[28][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[28][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[28][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[28][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[29][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[29][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[29][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[29][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[29][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[29][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[29][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[29][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[30][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[30][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[30][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[30][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[30][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[30][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[30][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[30][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[31][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[31][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[31][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[31][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[31][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[31][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[31][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[31][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[32][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[32][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[32][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[32][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[32][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[32][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[32][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[32][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[33][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[33][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[33][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[33][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[33][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[33][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[33][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[33][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[34][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[34][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[34][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[34][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[34][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[34][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[34][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[34][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[35][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[35][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[35][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[35][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[35][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[35][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[35][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[35][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[36][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[36][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[36][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[36][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[36][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[36][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[36][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[36][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[37][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[37][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[37][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[37][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[37][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[37][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[37][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[37][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[38][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[38][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[38][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[38][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[38][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[38][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[38][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[38][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[39][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[39][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[39][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[39][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[39][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[39][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[39][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[39][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[40][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[40][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[40][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[40][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[40][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[40][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[40][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[40][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[41][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[41][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[41][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[41][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[41][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[41][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[41][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[41][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[42][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[42][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[42][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[42][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[42][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[42][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[42][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[42][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[43][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[43][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[43][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[43][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[43][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[43][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[43][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[43][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[44][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[44][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[44][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[44][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[44][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[44][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[44][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[44][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[45][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[45][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[45][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[45][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[45][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[45][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[45][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[45][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[46][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[46][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[46][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[46][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[46][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[46][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[46][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[46][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[47][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[47][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[47][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[47][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[47][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[47][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[47][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[47][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[48][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[48][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[48][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[48][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[48][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[48][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[48][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[48][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[49][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[49][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[49][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[49][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[49][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[49][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[49][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[49][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[50][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[50][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[50][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[50][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[50][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[50][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[50][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[50][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[51][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[51][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[51][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[51][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[51][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[51][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[51][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[51][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[52][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[52][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[52][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[52][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[52][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[52][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[52][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[52][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[53][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[53][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[53][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[53][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[53][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[53][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[53][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[53][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[54][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[54][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[54][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[54][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[54][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[54][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[54][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[54][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[55][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[55][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[55][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[55][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[55][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[55][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[55][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[55][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[56][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[56][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[56][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[56][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[56][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[56][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[56][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[56][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[57][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[57][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[57][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[57][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[57][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[57][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[57][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[57][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[58][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[58][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[58][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[58][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[58][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[58][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[58][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[58][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[59][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[59][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[59][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[59][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[59][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[59][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[59][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[59][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[60][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[60][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[60][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[60][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[60][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[60][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[60][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[60][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[61][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[61][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[61][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[61][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[61][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[61][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[61][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[61][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[62][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[62][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[62][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[62][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[62][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[62][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[62][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[62][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[63][0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[63][1]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[63][2]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[63][3]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[63][4]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[63][5]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[63][6]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_array[63][7]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_full                     ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_ptr[0]                   ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_ptr[1]                   ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_ptr[2]                   ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_ptr[3]                   ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_ptr[4]                   ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_ptr[5]                   ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_full                     ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_ptr[0]                   ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_ptr[1]                   ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_ptr[2]                   ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_ptr[3]                   ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_ptr[4]                   ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_ptr[5]                   ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_w_ptr[0]                 ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_w_ptr[1]                 ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_w_ptr[2]                 ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_w_ptr[3]                 ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_w_ptr[4]                 ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_w_ptr[5]                 ; 0                 ; 6       ;
;      - uart_tx:transmitter|r_b_reg[0]          ; 0                 ; 6       ;
;      - uart_tx:transmitter|r_b_reg[1]          ; 0                 ; 6       ;
;      - uart_tx:transmitter|r_b_reg[2]          ; 0                 ; 6       ;
;      - uart_tx:transmitter|r_b_reg[3]          ; 0                 ; 6       ;
;      - uart_tx:transmitter|r_b_reg[4]          ; 0                 ; 6       ;
;      - uart_tx:transmitter|r_b_reg[5]          ; 0                 ; 6       ;
;      - uart_tx:transmitter|r_b_reg[6]          ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[0]   ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[1]   ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[2]   ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[3]   ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[4]   ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[5]   ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[6]   ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[7]   ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[8]   ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[9]   ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[10]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[11]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[12]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[13]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[14]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[15]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[16]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[17]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[18]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[19]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[20]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[21]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[22]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[23]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[24]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[25]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[26]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[27]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[28]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[29]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[30]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[31]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[32]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[33]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[34]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[35]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[36]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[37]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[38]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[39]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[40]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[41]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[42]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[43]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[44]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[45]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[46]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[47]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[48]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[49]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[50]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[51]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[52]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[53]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[54]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[55]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[56]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[57]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[58]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[59]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[60]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[61]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[62]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[63]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[64]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[65]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[66]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[67]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[68]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[69]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[70]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[71]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[72]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[73]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[74]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[75]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[76]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[77]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[78]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[79]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[80]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[81]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[82]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[83]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[84]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[85]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[86]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[87]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[88]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[89]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[90]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[91]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[92]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[93]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[94]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[95]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[96]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[97]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[98]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[99]  ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[100] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[101] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[102] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[103] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[104] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[105] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[106] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[107] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[108] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[109] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[110] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[111] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[112] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[113] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[114] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[115] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[116] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[117] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[118] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[119] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[120] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[121] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[122] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[123] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[124] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[125] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[126] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[127] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[128] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[129] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[130] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[131] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[132] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[133] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[134] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[135] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[136] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[137] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[138] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[139] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[140] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[141] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[142] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[143] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[144] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[145] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[146] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[147] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[148] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[149] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[150] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[151] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[152] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[153] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[154] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[155] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[156] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[157] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[158] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[159] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[160] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[161] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[162] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[163] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[164] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[165] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[166] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[167] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[168] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[169] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[170] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[171] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[172] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[173] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[174] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[175] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[176] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[177] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[178] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[179] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[180] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[181] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[182] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[183] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[184] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[185] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[186] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[187] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[188] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[189] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[190] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[191] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[192] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[193] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[194] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[195] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[196] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[197] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[198] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[199] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[200] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[201] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[202] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[203] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[204] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[205] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[206] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[207] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[208] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[209] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[210] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[211] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[212] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[213] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[214] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[215] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[216] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[217] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[218] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[219] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[220] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[221] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[222] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[223] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[224] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[225] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[226] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[227] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[228] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[229] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[230] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[231] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[232] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[233] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[234] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[235] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[236] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[237] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[238] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[239] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[240] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[241] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[242] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[243] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[244] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[245] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[246] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[247] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[248] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[249] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[250] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[251] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[252] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[253] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[254] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[255] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[256] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[257] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[258] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[259] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[260] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[261] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[262] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[263] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[264] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[265] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[266] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[267] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[268] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[269] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[270] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[271] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[272] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[273] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[274] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[275] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[276] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[277] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[278] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[279] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[280] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[281] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[282] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[283] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[284] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[285] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[286] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[287] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[288] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[289] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[290] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[291] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[292] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[293] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[294] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[295] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[296] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[297] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[298] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[299] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[300] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[301] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[302] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[303] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[304] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[305] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[306] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[307] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[308] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[309] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[310] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[311] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[312] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[313] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[314] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[315] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[316] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[317] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[318] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[319] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[320] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[321] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[322] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[323] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[324] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[325] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[326] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[327] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[328] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[329] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[330] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[331] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[332] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[333] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[334] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[335] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[336] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[337] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[338] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[339] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[340] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[341] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[342] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[343] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[344] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[345] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[346] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[347] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[348] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[349] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[350] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[351] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[352] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[353] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[354] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[355] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[356] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[357] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[358] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[359] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[360] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[361] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[362] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[363] ; 0                 ; 6       ;
;      - mod_m_counter:baud_generator|r_reg[364] ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_empty                    ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_empty                    ; 0                 ; 6       ;
;      - uart_tx:transmitter|r_tx_reg            ; 0                 ; 6       ;
;      - uart_tx:transmitter|r_state_reg.s_stop  ; 0                 ; 6       ;
;      - uart_tx:transmitter|r_s_reg[3]          ; 0                 ; 6       ;
;      - uart_tx:transmitter|r_s_reg[2]          ; 0                 ; 6       ;
;      - uart_tx:transmitter|r_s_reg[1]          ; 0                 ; 6       ;
;      - uart_tx:transmitter|r_s_reg[0]          ; 0                 ; 6       ;
;      - uart_rx:receiver|r_state_reg.s_stop     ; 0                 ; 6       ;
;      - uart_rx:receiver|r_s_reg[3]             ; 0                 ; 6       ;
;      - uart_rx:receiver|r_s_reg[2]             ; 0                 ; 6       ;
;      - uart_rx:receiver|r_s_reg[1]             ; 0                 ; 6       ;
;      - uart_rx:receiver|r_s_reg[0]             ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_w_ptr[4]                 ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_w_ptr[3]                 ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_w_ptr[2]                 ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_w_ptr[1]                 ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_w_ptr[0]                 ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_w_ptr[5]                 ; 0                 ; 6       ;
;      - uart_rx:receiver|r_b_reg[0]             ; 0                 ; 6       ;
;      - uart_rx:receiver|r_b_reg[1]             ; 0                 ; 6       ;
;      - uart_rx:receiver|r_b_reg[2]             ; 0                 ; 6       ;
;      - uart_rx:receiver|r_b_reg[3]             ; 0                 ; 6       ;
;      - uart_rx:receiver|r_b_reg[4]             ; 0                 ; 6       ;
;      - uart_rx:receiver|r_b_reg[5]             ; 0                 ; 6       ;
;      - uart_rx:receiver|r_b_reg[6]             ; 0                 ; 6       ;
;      - uart_rx:receiver|r_b_reg[7]             ; 0                 ; 6       ;
;      - uart_tx:transmitter|r_state_reg.s_data  ; 0                 ; 6       ;
;      - uart_tx:transmitter|r_state_reg.s_idle  ; 0                 ; 6       ;
;      - uart_tx:transmitter|r_n_reg[2]          ; 0                 ; 6       ;
;      - uart_tx:transmitter|r_n_reg[1]          ; 0                 ; 6       ;
;      - uart_tx:transmitter|r_n_reg[0]          ; 0                 ; 6       ;
;      - uart_tx:transmitter|r_state_reg.s_start ; 0                 ; 6       ;
;      - uart_rx:receiver|r_state_reg.s_data     ; 0                 ; 6       ;
;      - uart_rx:receiver|r_n_reg[2]             ; 0                 ; 6       ;
;      - uart_rx:receiver|r_n_reg[1]             ; 0                 ; 6       ;
;      - uart_rx:receiver|r_n_reg[0]             ; 0                 ; 6       ;
;      - uart_rx:receiver|r_state_reg.s_idle     ; 0                 ; 6       ;
;      - uart_rx:receiver|r_state_reg.s_start    ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[42][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[14][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[10][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[46][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[22][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[50][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[18][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[54][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[6][0]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[34][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[2][0]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[38][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[58][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[30][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[26][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[62][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[21][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[13][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[5][0]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[29][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[41][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[49][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[33][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[57][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[17][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[9][0]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[1][0]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[25][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[45][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[53][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[37][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[61][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[48][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[36][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[32][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[52][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[12][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[24][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[8][0]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[28][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[16][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[4][0]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[0][0]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[20][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[56][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[44][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[40][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[60][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[51][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[23][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[19][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[55][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[15][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[43][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[11][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[47][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[35][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[7][0]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[3][0]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[39][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[31][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[59][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[27][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[63][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[13][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[14][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[12][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[15][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[38][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[37][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[36][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[39][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[6][1]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[5][1]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[4][1]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[7][1]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[45][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[46][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[44][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[47][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[25][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[26][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[24][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[27][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[50][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[49][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[48][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[51][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[18][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[17][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[16][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[19][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[57][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[58][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[56][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[59][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[9][1]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[10][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[8][1]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[11][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[34][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[33][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[32][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[35][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[2][1]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[1][1]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[0][1]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[3][1]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[41][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[42][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[40][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[43][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[60][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[54][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[52][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[62][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[29][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[23][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[21][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[31][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[28][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[22][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[20][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[30][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[61][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[55][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[53][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[63][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[52][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[37][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[36][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[53][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[50][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[35][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[34][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[51][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[48][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[33][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[32][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[49][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[54][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[39][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[38][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[55][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[28][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[26][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[24][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[30][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[13][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[11][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[9][2]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[15][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[12][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[10][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[8][2]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[14][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[29][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[27][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[25][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[31][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[17][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[5][2]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[1][2]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[21][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[18][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[6][2]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[2][2]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[22][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[16][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[4][2]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[0][2]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[20][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[19][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[7][2]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[3][2]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[23][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[45][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[60][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[44][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[61][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[58][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[43][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[42][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[59][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[41][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[56][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[40][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[57][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[62][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[47][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[46][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[63][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[14][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[38][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[6][3]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[46][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[50][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[26][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[18][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[58][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[34][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[10][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[2][3]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[42][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[30][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[54][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[22][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[62][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[41][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[13][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[9][3]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[45][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[21][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[49][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[17][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[53][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[33][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[5][3]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[1][3]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[37][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[57][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[29][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[25][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[61][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[36][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[12][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[4][3]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[44][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[48][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[24][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[16][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[56][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[32][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[8][3]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[0][3]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[40][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[52][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[28][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[20][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[60][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[23][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[15][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[7][3]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[31][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[43][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[51][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[35][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[59][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[11][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[19][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[3][3]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[27][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[47][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[55][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[39][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[63][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[50][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[49][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[48][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[51][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[25][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[26][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[24][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[27][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[17][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[18][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[16][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[19][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[58][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[57][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[56][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[59][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[7][4]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[37][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[5][4]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[39][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[44][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[14][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[12][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[46][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[6][4]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[36][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[4][4]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[38][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[45][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[15][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[13][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[47][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[34][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[33][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[32][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[35][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[10][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[9][4]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[8][4]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[11][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[2][4]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[1][4]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[0][4]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[3][4]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[42][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[41][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[40][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[43][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[23][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[30][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[22][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[31][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[60][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[53][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[52][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[61][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[21][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[28][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[20][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[29][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[62][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[55][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[54][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[63][4]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[28][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[26][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[24][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[30][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[11][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[13][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[9][5]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[15][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[12][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[10][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[8][5]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[14][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[29][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[27][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[25][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[31][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[50][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[38][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[34][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[54][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[37][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[49][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[33][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[53][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[36][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[48][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[32][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[52][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[51][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[39][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[35][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[55][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[5][5]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[17][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[1][5]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[21][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[18][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[6][5]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[2][5]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[22][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[4][5]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[16][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[0][5]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[20][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[19][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[7][5]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[3][5]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[23][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[58][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[43][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[42][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[59][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[45][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[60][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[44][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[61][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[41][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[56][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[40][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[57][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[62][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[47][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[46][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[63][5]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[13][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[41][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[9][6]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[45][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[49][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[21][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[17][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[53][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[33][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[5][6]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[1][6]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[37][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[29][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[57][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[25][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[61][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[26][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[50][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[18][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[58][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[38][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[14][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[6][6]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[46][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[10][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[34][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[2][6]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[42][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[54][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[30][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[22][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[62][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[36][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[12][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[4][6]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[44][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[24][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[48][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[16][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[56][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[8][6]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[32][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[0][6]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[40][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[52][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[28][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[20][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[60][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[51][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[43][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[35][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[59][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[15][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[23][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[7][6]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[31][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[11][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[19][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[3][6]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[27][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[55][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[47][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[39][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[63][6]             ; 0                 ; 6       ;
;      - uart_tx:transmitter|r_b_reg[7]          ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[7][7]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[37][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[5][7]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[39][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[44][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[14][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[12][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[46][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[6][7]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[36][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[4][7]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[38][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[45][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[15][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[13][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[47][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[50][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[49][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[48][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[51][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[25][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[26][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[24][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[27][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[17][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[18][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[16][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[19][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[58][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[57][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[56][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[59][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[9][7]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[10][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[8][7]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[11][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[34][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[33][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[32][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[35][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[1][7]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[2][7]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[0][7]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[3][7]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[42][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[41][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[40][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[43][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[23][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[30][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[22][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[31][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[60][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[53][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[52][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[61][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[21][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[28][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[20][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[29][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[62][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[55][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[54][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[63][7]             ; 0                 ; 6       ;
; i_rd_uart                                      ;                   ;         ;
;      - fifo:fifo_rx|Mux6~5                     ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_ptr[0]~0                 ; 0                 ; 6       ;
;      - fifo:fifo_rx|r_w_ptr[0]~0               ; 0                 ; 6       ;
; i_rx                                           ;                   ;         ;
;      - uart_rx:receiver|r_b_reg[7]             ; 0                 ; 6       ;
;      - uart_rx:receiver|Selector3~2            ; 0                 ; 6       ;
;      - uart_rx:receiver|r_s_reg[0]~1           ; 0                 ; 6       ;
;      - uart_rx:receiver|r_state_reg.s_idle~0   ; 0                 ; 6       ;
;      - uart_rx:receiver|Selector1~1            ; 0                 ; 6       ;
; i_w_data[0]                                    ;                   ;         ;
;      - fifo:fifo_tx|r_array[63][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[62][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[61][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[60][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[59][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[58][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[57][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[54][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[53][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[52][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[51][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[50][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[48][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[47][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[42][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[40][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[39][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[38][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[37][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[33][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[32][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[31][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[30][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[29][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[28][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[27][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[26][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[25][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[24][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[23][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[22][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[21][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[20][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[19][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[18][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[17][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[14][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[12][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[11][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[10][0]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[8][0]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[7][0]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[6][0]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[5][0]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[3][0]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[2][0]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[1][0]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[0][0]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[35][0]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[46][0]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[36][0]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[4][0]~feeder       ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[15][0]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[45][0]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[16][0]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[34][0]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[13][0]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[9][0]~feeder       ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[43][0]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[41][0]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[55][0]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[49][0]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[56][0]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[44][0]~feeder      ; 0                 ; 6       ;
; i_w_data[1]                                    ;                   ;         ;
;      - fifo:fifo_tx|r_array[63][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[62][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[60][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[59][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[57][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[56][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[55][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[54][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[53][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[52][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[51][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[50][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[49][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[48][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[45][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[44][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[43][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[41][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[40][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[39][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[38][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[37][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[36][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[35][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[34][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[33][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[32][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[31][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[30][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[29][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[28][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[27][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[26][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[25][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[24][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[23][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[22][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[21][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[20][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[19][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[17][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[16][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[14][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[13][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[12][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[11][1]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[8][1]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[7][1]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[6][1]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[4][1]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[3][1]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[2][1]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[0][1]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[46][1]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[15][1]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[9][1]~feeder       ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[61][1]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[18][1]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[5][1]~feeder       ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[1][1]~feeder       ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[47][1]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[58][1]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[10][1]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[42][1]~feeder      ; 0                 ; 6       ;
; i_w_data[2]                                    ;                   ;         ;
;      - fifo:fifo_tx|r_array[63][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[62][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[61][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[59][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[57][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[55][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[54][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[53][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[52][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[51][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[50][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[49][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[48][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[46][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[45][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[44][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[43][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[42][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[41][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[40][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[38][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[36][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[35][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[34][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[32][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[31][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[30][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[29][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[28][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[27][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[25][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[24][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[23][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[22][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[21][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[20][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[19][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[18][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[17][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[16][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[15][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[14][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[13][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[11][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[10][2]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[9][2]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[8][2]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[5][2]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[3][2]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[2][2]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[1][2]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[0][2]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[4][2]~feeder       ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[26][2]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[37][2]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[39][2]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[7][2]~feeder       ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[47][2]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[12][2]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[33][2]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[6][2]~feeder       ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[60][2]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[56][2]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[58][2]~feeder      ; 0                 ; 6       ;
; i_w_data[3]                                    ;                   ;         ;
;      - fifo:fifo_tx|r_array[63][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[61][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[60][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[59][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[58][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[56][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[55][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[53][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[51][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[50][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[49][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[45][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[44][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[42][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[40][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[39][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[37][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[36][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[35][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[33][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[32][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[31][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[30][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[28][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[27][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[26][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[25][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[24][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[23][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[22][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[20][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[18][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[17][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[16][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[15][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[14][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[13][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[12][3]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[9][3]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[8][3]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[7][3]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[6][3]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[5][3]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[4][3]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[3][3]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[2][3]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[1][3]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[0][3]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[52][3]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[48][3]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[38][3]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[54][3]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[62][3]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[47][3]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[57][3]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[46][3]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[34][3]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[19][3]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[29][3]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[21][3]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[10][3]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[11][3]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[43][3]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[41][3]~feeder      ; 0                 ; 6       ;
; i_w_data[4]                                    ;                   ;         ;
;      - fifo:fifo_tx|r_array[63][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[62][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[61][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[60][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[59][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[58][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[56][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[55][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[54][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[53][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[52][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[51][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[50][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[49][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[48][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[47][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[46][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[45][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[43][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[41][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[40][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[39][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[38][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[37][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[36][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[35][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[34][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[33][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[32][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[29][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[27][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[26][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[25][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[24][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[23][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[22][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[21][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[20][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[19][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[18][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[17][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[16][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[15][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[13][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[12][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[11][4]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[9][4]              ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[8][4]              ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[7][4]              ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[6][4]              ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[5][4]              ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[4][4]              ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[3][4]              ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[2][4]              ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[1][4]              ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[0][4]              ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[31][4]~feeder      ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[30][4]~feeder      ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[28][4]~feeder      ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[57][4]~feeder      ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[44][4]~feeder      ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[14][4]~feeder      ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[10][4]~feeder      ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[42][4]~feeder      ; 1                 ; 6       ;
; i_w_data[5]                                    ;                   ;         ;
;      - fifo:fifo_tx|r_array[63][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[62][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[61][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[60][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[59][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[58][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[57][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[56][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[55][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[54][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[53][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[52][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[49][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[47][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[46][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[45][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[44][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[42][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[40][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[37][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[36][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[35][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[34][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[33][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[32][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[31][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[30][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[29][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[28][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[27][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[25][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[24][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[23][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[22][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[21][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[20][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[15][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[14][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[13][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[12][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[11][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[10][5]             ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[9][5]              ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[8][5]              ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[6][5]              ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[5][5]              ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[4][5]              ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[3][5]              ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[2][5]              ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[1][5]              ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[0][5]              ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[19][5]~feeder      ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[17][5]~feeder      ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[18][5]~feeder      ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[16][5]~feeder      ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[38][5]~feeder      ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[50][5]~feeder      ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[51][5]~feeder      ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[39][5]~feeder      ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[7][5]~feeder       ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[26][5]~feeder      ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[48][5]~feeder      ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[41][5]~feeder      ; 1                 ; 6       ;
;      - fifo:fifo_tx|r_array[43][5]~feeder      ; 1                 ; 6       ;
; i_w_data[6]                                    ;                   ;         ;
;      - fifo:fifo_tx|r_array[63][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[62][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[61][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[60][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[59][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[58][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[57][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[56][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[54][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[53][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[51][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[50][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[46][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[45][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[44][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[42][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[40][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[39][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[37][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[35][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[34][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[31][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[29][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[28][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[27][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[25][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[23][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[22][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[21][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[20][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[19][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[18][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[17][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[16][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[15][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[13][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[11][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[10][6]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[9][6]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[7][6]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[6][6]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[5][6]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[4][6]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[3][6]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[2][6]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[1][6]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[0][6]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[36][6]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[47][6]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[12][6]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[14][6]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[8][6]~feeder       ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[33][6]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[32][6]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[48][6]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[52][6]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[41][6]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[43][6]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[38][6]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[49][6]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[55][6]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[30][6]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[26][6]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[24][6]~feeder      ; 0                 ; 6       ;
; i_w_data[7]                                    ;                   ;         ;
;      - fifo:fifo_tx|r_array[63][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[61][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[60][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[59][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[57][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[56][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[55][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[54][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[52][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[51][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[50][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[49][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[48][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[47][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[46][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[45][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[44][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[43][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[42][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[41][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[40][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[38][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[36][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[35][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[34][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[33][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[32][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[31][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[30][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[29][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[27][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[26][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[25][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[24][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[23][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[22][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[21][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[20][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[19][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[16][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[15][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[14][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[13][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[12][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[11][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[10][7]             ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[8][7]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[7][7]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[6][7]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[5][7]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[4][7]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[3][7]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[0][7]              ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[37][7]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[39][7]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[17][7]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[18][7]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[1][7]~feeder       ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[28][7]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[2][7]~feeder       ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[62][7]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[53][7]~feeder      ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[9][7]~feeder       ; 0                 ; 6       ;
;      - fifo:fifo_tx|r_array[58][7]~feeder      ; 0                 ; 6       ;
+------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                       ;
+-----------------------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                    ; Location            ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; fifo:fifo_rx|Decoder0~1                 ; LCCOMB_X106_Y46_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~10                ; LCCOMB_X112_Y44_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~11                ; LCCOMB_X105_Y47_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~12                ; LCCOMB_X105_Y47_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~13                ; LCCOMB_X112_Y44_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~14                ; LCCOMB_X106_Y46_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~15                ; LCCOMB_X112_Y44_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~16                ; LCCOMB_X108_Y45_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~17                ; LCCOMB_X112_Y44_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~19                ; LCCOMB_X105_Y47_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~20                ; LCCOMB_X105_Y47_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~21                ; LCCOMB_X105_Y47_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~22                ; LCCOMB_X107_Y47_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~24                ; LCCOMB_X106_Y46_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~25                ; LCCOMB_X109_Y45_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~26                ; LCCOMB_X109_Y48_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~27                ; LCCOMB_X106_Y46_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~28                ; LCCOMB_X105_Y47_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~29                ; LCCOMB_X106_Y46_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~3                 ; LCCOMB_X112_Y44_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~30                ; LCCOMB_X105_Y47_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~31                ; LCCOMB_X107_Y47_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~32                ; LCCOMB_X105_Y47_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~33                ; LCCOMB_X105_Y47_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~34                ; LCCOMB_X105_Y47_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~35                ; LCCOMB_X105_Y47_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~37                ; LCCOMB_X110_Y45_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~39                ; LCCOMB_X112_Y44_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~4                 ; LCCOMB_X105_Y47_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~40                ; LCCOMB_X110_Y45_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~41                ; LCCOMB_X112_Y44_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~42                ; LCCOMB_X112_Y44_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~43                ; LCCOMB_X110_Y46_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~44                ; LCCOMB_X110_Y45_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~45                ; LCCOMB_X112_Y44_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~46                ; LCCOMB_X110_Y45_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~47                ; LCCOMB_X112_Y44_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~48                ; LCCOMB_X110_Y45_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~49                ; LCCOMB_X112_Y44_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~5                 ; LCCOMB_X112_Y44_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~50                ; LCCOMB_X110_Y46_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~51                ; LCCOMB_X109_Y48_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~52                ; LCCOMB_X110_Y45_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~53                ; LCCOMB_X112_Y44_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~55                ; LCCOMB_X106_Y46_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~57                ; LCCOMB_X107_Y44_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~58                ; LCCOMB_X106_Y46_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~59                ; LCCOMB_X107_Y44_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~6                 ; LCCOMB_X112_Y44_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~60                ; LCCOMB_X107_Y44_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~61                ; LCCOMB_X106_Y46_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~62                ; LCCOMB_X106_Y46_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~63                ; LCCOMB_X107_Y44_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~64                ; LCCOMB_X106_Y46_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~65                ; LCCOMB_X107_Y44_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~66                ; LCCOMB_X106_Y46_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~67                ; LCCOMB_X107_Y44_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~68                ; LCCOMB_X107_Y47_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~69                ; LCCOMB_X106_Y46_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~7                 ; LCCOMB_X105_Y47_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~70                ; LCCOMB_X106_Y46_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~71                ; LCCOMB_X107_Y44_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~8                 ; LCCOMB_X105_Y47_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Decoder0~9                 ; LCCOMB_X112_Y44_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|Mux6~5                     ; LCCOMB_X110_Y48_N28 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|r_ptr[0]~0                 ; LCCOMB_X110_Y48_N8  ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_rx|r_w_ptr[0]~0               ; LCCOMB_X110_Y48_N26 ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~1                 ; LCCOMB_X105_Y27_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~10                ; LCCOMB_X105_Y26_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~11                ; LCCOMB_X105_Y27_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~12                ; LCCOMB_X105_Y27_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~13                ; LCCOMB_X111_Y26_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~14                ; LCCOMB_X105_Y27_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~15                ; LCCOMB_X111_Y30_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~16                ; LCCOMB_X105_Y27_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~17                ; LCCOMB_X105_Y26_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~19                ; LCCOMB_X113_Y29_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~20                ; LCCOMB_X111_Y27_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~21                ; LCCOMB_X112_Y30_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~22                ; LCCOMB_X113_Y29_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~24                ; LCCOMB_X108_Y25_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~25                ; LCCOMB_X110_Y25_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~26                ; LCCOMB_X111_Y27_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~27                ; LCCOMB_X108_Y25_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~28                ; LCCOMB_X113_Y28_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~29                ; LCCOMB_X111_Y27_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~3                 ; LCCOMB_X111_Y27_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~30                ; LCCOMB_X112_Y30_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~31                ; LCCOMB_X113_Y28_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~32                ; LCCOMB_X111_Y28_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~33                ; LCCOMB_X111_Y27_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~34                ; LCCOMB_X113_Y28_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~35                ; LCCOMB_X111_Y28_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~37                ; LCCOMB_X110_Y25_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~39                ; LCCOMB_X111_Y27_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~4                 ; LCCOMB_X105_Y27_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~40                ; LCCOMB_X110_Y25_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~41                ; LCCOMB_X110_Y25_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~42                ; LCCOMB_X111_Y27_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~43                ; LCCOMB_X111_Y30_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~44                ; LCCOMB_X107_Y29_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~45                ; LCCOMB_X111_Y30_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~46                ; LCCOMB_X111_Y30_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~47                ; LCCOMB_X111_Y27_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~48                ; LCCOMB_X107_Y29_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~49                ; LCCOMB_X109_Y30_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~5                 ; LCCOMB_X108_Y26_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~50                ; LCCOMB_X108_Y25_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~51                ; LCCOMB_X111_Y27_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~52                ; LCCOMB_X108_Y25_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~53                ; LCCOMB_X111_Y27_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~55                ; LCCOMB_X106_Y28_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~57                ; LCCOMB_X111_Y29_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~58                ; LCCOMB_X111_Y29_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~59                ; LCCOMB_X111_Y27_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~6                 ; LCCOMB_X111_Y30_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~60                ; LCCOMB_X109_Y27_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~61                ; LCCOMB_X106_Y28_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~62                ; LCCOMB_X106_Y28_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~63                ; LCCOMB_X111_Y28_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~64                ; LCCOMB_X111_Y29_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~65                ; LCCOMB_X111_Y29_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~66                ; LCCOMB_X106_Y28_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~67                ; LCCOMB_X111_Y29_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~68                ; LCCOMB_X111_Y29_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~69                ; LCCOMB_X106_Y28_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~7                 ; LCCOMB_X105_Y27_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~70                ; LCCOMB_X106_Y28_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~71                ; LCCOMB_X111_Y29_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~8                 ; LCCOMB_X105_Y27_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Decoder0~9                 ; LCCOMB_X111_Y27_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|Mux6~5                     ; LCCOMB_X108_Y31_N30 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|r_ptr[0]~0                 ; LCCOMB_X108_Y31_N0  ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:fifo_tx|r_w_ptr[0]~0               ; LCCOMB_X108_Y31_N18 ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; i_clk                                   ; PIN_Y2              ; 1456    ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; i_rst                                   ; PIN_M23             ; 1456    ; Async. clear ; no     ; --                   ; --               ; --                        ;
; mod_m_counter:baud_generator|Equal0~121 ; LCCOMB_X100_Y41_N0  ; 369     ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; uart_rx:receiver|r_b_reg[0]~0           ; LCCOMB_X100_Y41_N20 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; uart_tx:transmitter|r_b_reg[0]~3        ; LCCOMB_X108_Y28_N12 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; uart_tx:transmitter|r_state_reg.s_data  ; FF_X100_Y28_N5      ; 20      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; i_clk ; PIN_Y2   ; 1456    ; 19                                   ; Global Clock         ; GCLK4            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------+-------------------+
; Name        ; Fan-Out           ;
+-------------+-------------------+
; i_rst~input ; 1456              ;
+-------------+-------------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 2,909 / 342,891 ( < 1 % ) ;
; C16 interconnects     ; 19 / 10,120 ( < 1 % )     ;
; C4 interconnects      ; 995 / 209,544 ( < 1 % )   ;
; Direct links          ; 596 / 342,891 ( < 1 % )   ;
; Global clocks         ; 1 / 20 ( 5 % )            ;
; Local interconnects   ; 882 / 119,088 ( < 1 % )   ;
; R24 interconnects     ; 25 / 9,963 ( < 1 % )      ;
; R4 interconnects      ; 1,098 / 289,782 ( < 1 % ) ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.23) ; Number of LABs  (Total = 159) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 5                             ;
; 2                                           ; 4                             ;
; 3                                           ; 5                             ;
; 4                                           ; 4                             ;
; 5                                           ; 17                            ;
; 6                                           ; 5                             ;
; 7                                           ; 3                             ;
; 8                                           ; 1                             ;
; 9                                           ; 1                             ;
; 10                                          ; 1                             ;
; 11                                          ; 2                             ;
; 12                                          ; 4                             ;
; 13                                          ; 6                             ;
; 14                                          ; 6                             ;
; 15                                          ; 14                            ;
; 16                                          ; 81                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.32) ; Number of LABs  (Total = 159) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 129                           ;
; 1 Clock                            ; 129                           ;
; 1 Clock enable                     ; 15                            ;
; 1 Sync. clear                      ; 23                            ;
; 1 Sync. load                       ; 1                             ;
; 2 Clock enables                    ; 72                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.42) ; Number of LABs  (Total = 159) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 3                             ;
; 3                                            ; 2                             ;
; 4                                            ; 2                             ;
; 5                                            ; 17                            ;
; 6                                            ; 8                             ;
; 7                                            ; 2                             ;
; 8                                            ; 2                             ;
; 9                                            ; 0                             ;
; 10                                           ; 1                             ;
; 11                                           ; 2                             ;
; 12                                           ; 2                             ;
; 13                                           ; 0                             ;
; 14                                           ; 0                             ;
; 15                                           ; 2                             ;
; 16                                           ; 2                             ;
; 17                                           ; 5                             ;
; 18                                           ; 5                             ;
; 19                                           ; 2                             ;
; 20                                           ; 4                             ;
; 21                                           ; 4                             ;
; 22                                           ; 9                             ;
; 23                                           ; 13                            ;
; 24                                           ; 10                            ;
; 25                                           ; 10                            ;
; 26                                           ; 7                             ;
; 27                                           ; 7                             ;
; 28                                           ; 6                             ;
; 29                                           ; 3                             ;
; 30                                           ; 3                             ;
; 31                                           ; 1                             ;
; 32                                           ; 21                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.38) ; Number of LABs  (Total = 159) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 32                            ;
; 2                                               ; 6                             ;
; 3                                               ; 4                             ;
; 4                                               ; 4                             ;
; 5                                               ; 1                             ;
; 6                                               ; 2                             ;
; 7                                               ; 5                             ;
; 8                                               ; 5                             ;
; 9                                               ; 7                             ;
; 10                                              ; 9                             ;
; 11                                              ; 14                            ;
; 12                                              ; 12                            ;
; 13                                              ; 7                             ;
; 14                                              ; 15                            ;
; 15                                              ; 7                             ;
; 16                                              ; 26                            ;
; 17                                              ; 2                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.43) ; Number of LABs  (Total = 159) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 29                            ;
; 5                                            ; 2                             ;
; 6                                            ; 2                             ;
; 7                                            ; 3                             ;
; 8                                            ; 3                             ;
; 9                                            ; 4                             ;
; 10                                           ; 4                             ;
; 11                                           ; 0                             ;
; 12                                           ; 1                             ;
; 13                                           ; 5                             ;
; 14                                           ; 1                             ;
; 15                                           ; 1                             ;
; 16                                           ; 17                            ;
; 17                                           ; 5                             ;
; 18                                           ; 2                             ;
; 19                                           ; 8                             ;
; 20                                           ; 0                             ;
; 21                                           ; 5                             ;
; 22                                           ; 4                             ;
; 23                                           ; 8                             ;
; 24                                           ; 3                             ;
; 25                                           ; 2                             ;
; 26                                           ; 6                             ;
; 27                                           ; 5                             ;
; 28                                           ; 6                             ;
; 29                                           ; 8                             ;
; 30                                           ; 5                             ;
; 31                                           ; 4                             ;
; 32                                           ; 1                             ;
; 33                                           ; 5                             ;
; 34                                           ; 0                             ;
; 35                                           ; 5                             ;
; 36                                           ; 1                             ;
; 37                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 8            ; 0            ; 8            ; 0            ; 0            ; 26        ; 8            ; 0            ; 26        ; 26        ; 0            ; 13           ; 0            ; 0            ; 13           ; 0            ; 13           ; 13           ; 0            ; 0            ; 0            ; 13           ; 0            ; 0            ; 0            ; 0            ; 0            ; 26        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 18           ; 26           ; 18           ; 26           ; 26           ; 0         ; 18           ; 26           ; 0         ; 0         ; 26           ; 13           ; 26           ; 26           ; 13           ; 26           ; 13           ; 13           ; 26           ; 26           ; 26           ; 13           ; 26           ; 26           ; 26           ; 26           ; 26           ; 0         ; 26           ; 26           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; o_tx_full          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_tx_empty         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rx_full          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rx_empty         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_r_data[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_r_data[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_r_data[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_r_data[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_r_data[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_r_data[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_r_data[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_r_data[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_tx               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_wr_uart          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_clk              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rst              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_uart          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rx               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_w_data[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_w_data[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_w_data[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_w_data[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_w_data[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_w_data[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_w_data[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_w_data[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "uart_book"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 18 pins of 26 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_book.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node i_clk~input (placed in PIN Y2 (CLK2, DIFFCLK_1p)) File: C:/Users/adeni/Documents/Mestrado/amc_vhdl/study/uart_book/uart.vhd Line: 13
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 18 (unused VREF, 2.5V VCCIO, 10 input, 8 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  52 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  62 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  73 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  71 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  65 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 4 total pin(s) used --  68 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 2 total pin(s) used --  69 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:11
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X104_Y24 to location X115_Y36
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (11888): Total time spent on timing analysis during the Fitter is 1.41 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/adeni/Documents/Mestrado/amc_vhdl/study/uart_book/output_files/uart_book.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5868 megabytes
    Info: Processing ended: Fri Aug 14 22:38:55 2020
    Info: Elapsed time: 00:00:24
    Info: Total CPU time (on all processors): 00:00:49


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/adeni/Documents/Mestrado/amc_vhdl/study/uart_book/output_files/uart_book.fit.smsg.


