TimeQuest Timing Analyzer report for altera_de_II_demo
Fri Oct 28 11:32:47 2011
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version ;
; Revision Name      ; altera_de_II_demo                                                ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 249.38 MHz ; 249.38 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.010 ; -94.090       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -36.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                              ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.010 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.046      ;
; -3.010 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.046      ;
; -3.010 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.046      ;
; -3.010 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.046      ;
; -3.010 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.046      ;
; -3.010 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.046      ;
; -3.010 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.046      ;
; -3.010 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.046      ;
; -3.010 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.046      ;
; -3.010 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.046      ;
; -3.010 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.046      ;
; -3.010 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.046      ;
; -3.010 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.046      ;
; -3.010 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.046      ;
; -3.010 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.046      ;
; -3.010 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.046      ;
; -2.995 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[0]  ; clk          ; clk         ; 1.000        ; 0.007      ; 4.038      ;
; -2.995 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[8]  ; clk          ; clk         ; 1.000        ; 0.007      ; 4.038      ;
; -2.995 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[9]  ; clk          ; clk         ; 1.000        ; 0.007      ; 4.038      ;
; -2.995 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[10] ; clk          ; clk         ; 1.000        ; 0.007      ; 4.038      ;
; -2.995 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[11] ; clk          ; clk         ; 1.000        ; 0.007      ; 4.038      ;
; -2.995 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[15] ; clk          ; clk         ; 1.000        ; 0.007      ; 4.038      ;
; -2.995 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[14] ; clk          ; clk         ; 1.000        ; 0.007      ; 4.038      ;
; -2.995 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[13] ; clk          ; clk         ; 1.000        ; 0.007      ; 4.038      ;
; -2.995 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[12] ; clk          ; clk         ; 1.000        ; 0.007      ; 4.038      ;
; -2.995 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[4]  ; clk          ; clk         ; 1.000        ; 0.007      ; 4.038      ;
; -2.995 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[6]  ; clk          ; clk         ; 1.000        ; 0.007      ; 4.038      ;
; -2.995 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[7]  ; clk          ; clk         ; 1.000        ; 0.007      ; 4.038      ;
; -2.995 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[5]  ; clk          ; clk         ; 1.000        ; 0.007      ; 4.038      ;
; -2.995 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[1]  ; clk          ; clk         ; 1.000        ; 0.007      ; 4.038      ;
; -2.995 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[2]  ; clk          ; clk         ; 1.000        ; 0.007      ; 4.038      ;
; -2.995 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[3]  ; clk          ; clk         ; 1.000        ; 0.007      ; 4.038      ;
; -2.951 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.987      ;
; -2.951 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.987      ;
; -2.951 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.987      ;
; -2.951 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.987      ;
; -2.951 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.987      ;
; -2.951 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.987      ;
; -2.951 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.987      ;
; -2.951 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.987      ;
; -2.951 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.987      ;
; -2.951 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.987      ;
; -2.951 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.987      ;
; -2.951 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.987      ;
; -2.951 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.987      ;
; -2.951 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.987      ;
; -2.951 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.987      ;
; -2.951 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.987      ;
; -2.934 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.970      ;
; -2.934 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.970      ;
; -2.934 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.970      ;
; -2.934 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.970      ;
; -2.934 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.970      ;
; -2.934 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.970      ;
; -2.934 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.970      ;
; -2.934 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.970      ;
; -2.934 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.970      ;
; -2.934 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.970      ;
; -2.934 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.970      ;
; -2.934 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.970      ;
; -2.934 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.970      ;
; -2.934 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.970      ;
; -2.934 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.970      ;
; -2.934 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.970      ;
; -2.922 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.958      ;
; -2.922 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.958      ;
; -2.922 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.958      ;
; -2.922 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.958      ;
; -2.922 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.958      ;
; -2.922 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.958      ;
; -2.922 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.958      ;
; -2.922 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.958      ;
; -2.922 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.958      ;
; -2.922 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.958      ;
; -2.922 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.958      ;
; -2.922 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.958      ;
; -2.922 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.958      ;
; -2.922 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.958      ;
; -2.922 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.958      ;
; -2.922 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.958      ;
; -2.917 ; port_blinker:port_blinker_1|val_cnt_r[16] ; port_blinker:port_blinker_1|val_cnt_r[0]  ; clk          ; clk         ; 1.000        ; 0.007      ; 3.960      ;
; -2.917 ; port_blinker:port_blinker_1|val_cnt_r[16] ; port_blinker:port_blinker_1|val_cnt_r[8]  ; clk          ; clk         ; 1.000        ; 0.007      ; 3.960      ;
; -2.917 ; port_blinker:port_blinker_1|val_cnt_r[16] ; port_blinker:port_blinker_1|val_cnt_r[9]  ; clk          ; clk         ; 1.000        ; 0.007      ; 3.960      ;
; -2.917 ; port_blinker:port_blinker_1|val_cnt_r[16] ; port_blinker:port_blinker_1|val_cnt_r[10] ; clk          ; clk         ; 1.000        ; 0.007      ; 3.960      ;
; -2.917 ; port_blinker:port_blinker_1|val_cnt_r[16] ; port_blinker:port_blinker_1|val_cnt_r[11] ; clk          ; clk         ; 1.000        ; 0.007      ; 3.960      ;
; -2.917 ; port_blinker:port_blinker_1|val_cnt_r[16] ; port_blinker:port_blinker_1|val_cnt_r[15] ; clk          ; clk         ; 1.000        ; 0.007      ; 3.960      ;
; -2.917 ; port_blinker:port_blinker_1|val_cnt_r[16] ; port_blinker:port_blinker_1|val_cnt_r[14] ; clk          ; clk         ; 1.000        ; 0.007      ; 3.960      ;
; -2.917 ; port_blinker:port_blinker_1|val_cnt_r[16] ; port_blinker:port_blinker_1|val_cnt_r[13] ; clk          ; clk         ; 1.000        ; 0.007      ; 3.960      ;
; -2.917 ; port_blinker:port_blinker_1|val_cnt_r[16] ; port_blinker:port_blinker_1|val_cnt_r[12] ; clk          ; clk         ; 1.000        ; 0.007      ; 3.960      ;
; -2.917 ; port_blinker:port_blinker_1|val_cnt_r[16] ; port_blinker:port_blinker_1|val_cnt_r[4]  ; clk          ; clk         ; 1.000        ; 0.007      ; 3.960      ;
; -2.917 ; port_blinker:port_blinker_1|val_cnt_r[16] ; port_blinker:port_blinker_1|val_cnt_r[6]  ; clk          ; clk         ; 1.000        ; 0.007      ; 3.960      ;
; -2.917 ; port_blinker:port_blinker_1|val_cnt_r[16] ; port_blinker:port_blinker_1|val_cnt_r[7]  ; clk          ; clk         ; 1.000        ; 0.007      ; 3.960      ;
; -2.917 ; port_blinker:port_blinker_1|val_cnt_r[16] ; port_blinker:port_blinker_1|val_cnt_r[5]  ; clk          ; clk         ; 1.000        ; 0.007      ; 3.960      ;
; -2.917 ; port_blinker:port_blinker_1|val_cnt_r[16] ; port_blinker:port_blinker_1|val_cnt_r[1]  ; clk          ; clk         ; 1.000        ; 0.007      ; 3.960      ;
; -2.917 ; port_blinker:port_blinker_1|val_cnt_r[16] ; port_blinker:port_blinker_1|val_cnt_r[2]  ; clk          ; clk         ; 1.000        ; 0.007      ; 3.960      ;
; -2.917 ; port_blinker:port_blinker_1|val_cnt_r[16] ; port_blinker:port_blinker_1|val_cnt_r[3]  ; clk          ; clk         ; 1.000        ; 0.007      ; 3.960      ;
; -2.890 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.926      ;
; -2.890 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.926      ;
; -2.890 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.926      ;
; -2.890 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.926      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                              ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; sig_gen:sig_gen_1|toggle_r                ; sig_gen:sig_gen_1|toggle_r                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; port_blinker:port_blinker_1|port_level_r  ; port_blinker:port_blinker_1|port_level_r  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.519 ; sig_gen:sig_gen_1|toggle_d1_r             ; sig_gen:sig_gen_1|toggle_r                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.531 ; port_blinker:port_blinker_1|val_cnt_r[31] ; port_blinker:port_blinker_1|val_cnt_r[31] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.795 ; port_blinker:port_blinker_1|val_cnt_r[0]  ; port_blinker:port_blinker_1|val_cnt_r[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.799 ; port_blinker:port_blinker_1|val_cnt_r[16] ; port_blinker:port_blinker_1|val_cnt_r[16] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.805 ; port_blinker:port_blinker_1|val_cnt_r[17] ; port_blinker:port_blinker_1|val_cnt_r[17] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; port_blinker:port_blinker_1|val_cnt_r[1]  ; port_blinker:port_blinker_1|val_cnt_r[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[29] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; port_blinker:port_blinker_1|val_cnt_r[30] ; port_blinker:port_blinker_1|val_cnt_r[30] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; port_blinker:port_blinker_1|val_cnt_r[18] ; port_blinker:port_blinker_1|val_cnt_r[18] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; port_blinker:port_blinker_1|val_cnt_r[20] ; port_blinker:port_blinker_1|val_cnt_r[20] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; port_blinker:port_blinker_1|val_cnt_r[23] ; port_blinker:port_blinker_1|val_cnt_r[23] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; port_blinker:port_blinker_1|val_cnt_r[25] ; port_blinker:port_blinker_1|val_cnt_r[25] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; port_blinker:port_blinker_1|val_cnt_r[27] ; port_blinker:port_blinker_1|val_cnt_r[27] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; port_blinker:port_blinker_1|val_cnt_r[11] ; port_blinker:port_blinker_1|val_cnt_r[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; port_blinker:port_blinker_1|val_cnt_r[14] ; port_blinker:port_blinker_1|val_cnt_r[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; port_blinker:port_blinker_1|val_cnt_r[13] ; port_blinker:port_blinker_1|val_cnt_r[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; port_blinker:port_blinker_1|val_cnt_r[7]  ; port_blinker:port_blinker_1|val_cnt_r[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; port_blinker:port_blinker_1|val_cnt_r[2]  ; port_blinker:port_blinker_1|val_cnt_r[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.838 ; port_blinker:port_blinker_1|val_cnt_r[28] ; port_blinker:port_blinker_1|val_cnt_r[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; port_blinker:port_blinker_1|val_cnt_r[19] ; port_blinker:port_blinker_1|val_cnt_r[19] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; port_blinker:port_blinker_1|val_cnt_r[24] ; port_blinker:port_blinker_1|val_cnt_r[24] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; port_blinker:port_blinker_1|val_cnt_r[26] ; port_blinker:port_blinker_1|val_cnt_r[26] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; port_blinker:port_blinker_1|val_cnt_r[12] ; port_blinker:port_blinker_1|val_cnt_r[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; port_blinker:port_blinker_1|val_cnt_r[3]  ; port_blinker:port_blinker_1|val_cnt_r[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; port_blinker:port_blinker_1|val_cnt_r[22] ; port_blinker:port_blinker_1|val_cnt_r[22] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; port_blinker:port_blinker_1|val_cnt_r[21] ; port_blinker:port_blinker_1|val_cnt_r[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; port_blinker:port_blinker_1|val_cnt_r[6]  ; port_blinker:port_blinker_1|val_cnt_r[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; port_blinker:port_blinker_1|val_cnt_r[5]  ; port_blinker:port_blinker_1|val_cnt_r[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.995 ; sig_gen:sig_gen_1|toggle_r                ; port_blinker:port_blinker_1|port_level_r  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.261      ;
; 1.178 ; port_blinker:port_blinker_1|val_cnt_r[0]  ; port_blinker:port_blinker_1|val_cnt_r[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.444      ;
; 1.182 ; port_blinker:port_blinker_1|val_cnt_r[16] ; port_blinker:port_blinker_1|val_cnt_r[17] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.448      ;
; 1.188 ; port_blinker:port_blinker_1|val_cnt_r[17] ; port_blinker:port_blinker_1|val_cnt_r[18] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.454      ;
; 1.188 ; port_blinker:port_blinker_1|val_cnt_r[1]  ; port_blinker:port_blinker_1|val_cnt_r[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; port_blinker:port_blinker_1|val_cnt_r[30] ; port_blinker:port_blinker_1|val_cnt_r[31] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[30] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; port_blinker:port_blinker_1|val_cnt_r[14] ; port_blinker:port_blinker_1|val_cnt_r[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; port_blinker:port_blinker_1|val_cnt_r[13] ; port_blinker:port_blinker_1|val_cnt_r[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; port_blinker:port_blinker_1|val_cnt_r[27] ; port_blinker:port_blinker_1|val_cnt_r[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; port_blinker:port_blinker_1|val_cnt_r[18] ; port_blinker:port_blinker_1|val_cnt_r[19] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; port_blinker:port_blinker_1|val_cnt_r[25] ; port_blinker:port_blinker_1|val_cnt_r[26] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; port_blinker:port_blinker_1|val_cnt_r[11] ; port_blinker:port_blinker_1|val_cnt_r[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; port_blinker:port_blinker_1|val_cnt_r[2]  ; port_blinker:port_blinker_1|val_cnt_r[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; port_blinker:port_blinker_1|val_cnt_r[20] ; port_blinker:port_blinker_1|val_cnt_r[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.224 ; port_blinker:port_blinker_1|val_cnt_r[28] ; port_blinker:port_blinker_1|val_cnt_r[29] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; port_blinker:port_blinker_1|val_cnt_r[19] ; port_blinker:port_blinker_1|val_cnt_r[20] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; port_blinker:port_blinker_1|val_cnt_r[24] ; port_blinker:port_blinker_1|val_cnt_r[25] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; port_blinker:port_blinker_1|val_cnt_r[26] ; port_blinker:port_blinker_1|val_cnt_r[27] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; port_blinker:port_blinker_1|val_cnt_r[12] ; port_blinker:port_blinker_1|val_cnt_r[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; port_blinker:port_blinker_1|val_cnt_r[3]  ; port_blinker:port_blinker_1|val_cnt_r[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; port_blinker:port_blinker_1|val_cnt_r[22] ; port_blinker:port_blinker_1|val_cnt_r[23] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; port_blinker:port_blinker_1|val_cnt_r[6]  ; port_blinker:port_blinker_1|val_cnt_r[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; port_blinker:port_blinker_1|val_cnt_r[21] ; port_blinker:port_blinker_1|val_cnt_r[22] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; port_blinker:port_blinker_1|val_cnt_r[5]  ; port_blinker:port_blinker_1|val_cnt_r[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.249 ; port_blinker:port_blinker_1|val_cnt_r[0]  ; port_blinker:port_blinker_1|val_cnt_r[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.253 ; port_blinker:port_blinker_1|val_cnt_r[16] ; port_blinker:port_blinker_1|val_cnt_r[18] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.519      ;
; 1.259 ; port_blinker:port_blinker_1|val_cnt_r[17] ; port_blinker:port_blinker_1|val_cnt_r[19] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.525      ;
; 1.259 ; port_blinker:port_blinker_1|val_cnt_r[1]  ; port_blinker:port_blinker_1|val_cnt_r[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[31] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; port_blinker:port_blinker_1|val_cnt_r[13] ; port_blinker:port_blinker_1|val_cnt_r[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; port_blinker:port_blinker_1|val_cnt_r[27] ; port_blinker:port_blinker_1|val_cnt_r[29] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; port_blinker:port_blinker_1|val_cnt_r[18] ; port_blinker:port_blinker_1|val_cnt_r[20] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; port_blinker:port_blinker_1|val_cnt_r[25] ; port_blinker:port_blinker_1|val_cnt_r[27] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; port_blinker:port_blinker_1|val_cnt_r[11] ; port_blinker:port_blinker_1|val_cnt_r[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; port_blinker:port_blinker_1|val_cnt_r[2]  ; port_blinker:port_blinker_1|val_cnt_r[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; port_blinker:port_blinker_1|val_cnt_r[20] ; port_blinker:port_blinker_1|val_cnt_r[22] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.281 ; port_blinker:port_blinker_1|val_cnt_r[23] ; port_blinker:port_blinker_1|val_cnt_r[24] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.547      ;
; 1.281 ; port_blinker:port_blinker_1|val_cnt_r[7]  ; port_blinker:port_blinker_1|val_cnt_r[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.547      ;
; 1.288 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[16] ; clk          ; clk         ; 0.000        ; -0.007     ; 1.547      ;
; 1.295 ; port_blinker:port_blinker_1|val_cnt_r[28] ; port_blinker:port_blinker_1|val_cnt_r[30] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; port_blinker:port_blinker_1|val_cnt_r[12] ; port_blinker:port_blinker_1|val_cnt_r[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; port_blinker:port_blinker_1|val_cnt_r[26] ; port_blinker:port_blinker_1|val_cnt_r[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; port_blinker:port_blinker_1|val_cnt_r[24] ; port_blinker:port_blinker_1|val_cnt_r[26] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; port_blinker:port_blinker_1|val_cnt_r[19] ; port_blinker:port_blinker_1|val_cnt_r[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; port_blinker:port_blinker_1|val_cnt_r[3]  ; port_blinker:port_blinker_1|val_cnt_r[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.296 ; port_blinker:port_blinker_1|val_cnt_r[21] ; port_blinker:port_blinker_1|val_cnt_r[23] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.562      ;
; 1.296 ; port_blinker:port_blinker_1|val_cnt_r[5]  ; port_blinker:port_blinker_1|val_cnt_r[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.562      ;
; 1.320 ; port_blinker:port_blinker_1|val_cnt_r[0]  ; port_blinker:port_blinker_1|val_cnt_r[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.586      ;
; 1.324 ; port_blinker:port_blinker_1|val_cnt_r[16] ; port_blinker:port_blinker_1|val_cnt_r[19] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.590      ;
; 1.330 ; port_blinker:port_blinker_1|val_cnt_r[17] ; port_blinker:port_blinker_1|val_cnt_r[20] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.596      ;
; 1.330 ; port_blinker:port_blinker_1|val_cnt_r[1]  ; port_blinker:port_blinker_1|val_cnt_r[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.596      ;
; 1.331 ; port_blinker:port_blinker_1|val_cnt_r[27] ; port_blinker:port_blinker_1|val_cnt_r[30] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; port_blinker:port_blinker_1|val_cnt_r[11] ; port_blinker:port_blinker_1|val_cnt_r[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; port_blinker:port_blinker_1|val_cnt_r[25] ; port_blinker:port_blinker_1|val_cnt_r[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; port_blinker:port_blinker_1|val_cnt_r[18] ; port_blinker:port_blinker_1|val_cnt_r[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.597      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|port_level_r  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|port_level_r  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; sig_gen:sig_gen_1|toggle_d1_r             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; sig_gen:sig_gen_1|toggle_d1_r             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; sig_gen:sig_gen_1|toggle_r                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; sig_gen:sig_gen_1|toggle_r                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker_1|port_level_r|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker_1|port_level_r|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker_1|val_cnt_r[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker_1|val_cnt_r[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker_1|val_cnt_r[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker_1|val_cnt_r[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker_1|val_cnt_r[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker_1|val_cnt_r[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker_1|val_cnt_r[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker_1|val_cnt_r[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker_1|val_cnt_r[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker_1|val_cnt_r[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker_1|val_cnt_r[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker_1|val_cnt_r[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker_1|val_cnt_r[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker_1|val_cnt_r[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker_1|val_cnt_r[16]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker_1|val_cnt_r[16]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker_1|val_cnt_r[17]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker_1|val_cnt_r[17]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker_1|val_cnt_r[18]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker_1|val_cnt_r[18]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker_1|val_cnt_r[19]|clk          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; toggle_in ; clk        ; 5.557 ; 5.557 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; toggle_in ; clk        ; -5.163 ; -5.163 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; port_out  ; clk        ; 8.556 ; 8.556 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; port_out  ; clk        ; 8.556 ; 8.556 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.845 ; -25.749       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -36.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                              ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.845 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.877      ;
; -0.845 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.877      ;
; -0.845 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.877      ;
; -0.845 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.877      ;
; -0.845 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.877      ;
; -0.845 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.877      ;
; -0.845 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.877      ;
; -0.845 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.877      ;
; -0.845 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.877      ;
; -0.845 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.877      ;
; -0.845 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.877      ;
; -0.845 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.877      ;
; -0.845 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.877      ;
; -0.845 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.877      ;
; -0.845 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.877      ;
; -0.845 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.877      ;
; -0.839 ; port_blinker:port_blinker_1|val_cnt_r[0]  ; port_blinker:port_blinker_1|val_cnt_r[31] ; clk          ; clk         ; 1.000        ; -0.006     ; 1.865      ;
; -0.815 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.847      ;
; -0.808 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[0]  ; clk          ; clk         ; 1.000        ; 0.006      ; 1.846      ;
; -0.808 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[8]  ; clk          ; clk         ; 1.000        ; 0.006      ; 1.846      ;
; -0.808 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[9]  ; clk          ; clk         ; 1.000        ; 0.006      ; 1.846      ;
; -0.808 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[10] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.846      ;
; -0.808 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[11] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.846      ;
; -0.808 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[15] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.846      ;
; -0.808 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[14] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.846      ;
; -0.808 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[13] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.846      ;
; -0.808 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[12] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.846      ;
; -0.808 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[4]  ; clk          ; clk         ; 1.000        ; 0.006      ; 1.846      ;
; -0.808 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[6]  ; clk          ; clk         ; 1.000        ; 0.006      ; 1.846      ;
; -0.808 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[7]  ; clk          ; clk         ; 1.000        ; 0.006      ; 1.846      ;
; -0.808 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[5]  ; clk          ; clk         ; 1.000        ; 0.006      ; 1.846      ;
; -0.808 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[1]  ; clk          ; clk         ; 1.000        ; 0.006      ; 1.846      ;
; -0.808 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[2]  ; clk          ; clk         ; 1.000        ; 0.006      ; 1.846      ;
; -0.808 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[3]  ; clk          ; clk         ; 1.000        ; 0.006      ; 1.846      ;
; -0.808 ; port_blinker:port_blinker_1|val_cnt_r[1]  ; port_blinker:port_blinker_1|val_cnt_r[31] ; clk          ; clk         ; 1.000        ; -0.006     ; 1.834      ;
; -0.806 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.838      ;
; -0.804 ; port_blinker:port_blinker_1|val_cnt_r[0]  ; port_blinker:port_blinker_1|val_cnt_r[30] ; clk          ; clk         ; 1.000        ; -0.006     ; 1.830      ;
; -0.797 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.829      ;
; -0.797 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.829      ;
; -0.797 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.829      ;
; -0.797 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.829      ;
; -0.797 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.829      ;
; -0.797 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.829      ;
; -0.797 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.829      ;
; -0.797 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.829      ;
; -0.797 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.829      ;
; -0.797 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.829      ;
; -0.797 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.829      ;
; -0.797 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.829      ;
; -0.797 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.829      ;
; -0.797 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.829      ;
; -0.797 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.829      ;
; -0.797 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.829      ;
; -0.787 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.819      ;
; -0.787 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.819      ;
; -0.787 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.819      ;
; -0.787 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.819      ;
; -0.787 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.819      ;
; -0.787 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.819      ;
; -0.787 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.819      ;
; -0.787 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.819      ;
; -0.787 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.819      ;
; -0.787 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.819      ;
; -0.787 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.819      ;
; -0.787 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.819      ;
; -0.787 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.819      ;
; -0.787 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.819      ;
; -0.787 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.819      ;
; -0.787 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.819      ;
; -0.777 ; port_blinker:port_blinker_1|val_cnt_r[16] ; port_blinker:port_blinker_1|val_cnt_r[0]  ; clk          ; clk         ; 1.000        ; 0.006      ; 1.815      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                              ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; sig_gen:sig_gen_1|toggle_r                ; sig_gen:sig_gen_1|toggle_r                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; port_blinker:port_blinker_1|port_level_r  ; port_blinker:port_blinker_1|port_level_r  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; sig_gen:sig_gen_1|toggle_d1_r             ; sig_gen:sig_gen_1|toggle_r                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.243 ; port_blinker:port_blinker_1|val_cnt_r[31] ; port_blinker:port_blinker_1|val_cnt_r[31] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.355 ; port_blinker:port_blinker_1|val_cnt_r[0]  ; port_blinker:port_blinker_1|val_cnt_r[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; port_blinker:port_blinker_1|val_cnt_r[16] ; port_blinker:port_blinker_1|val_cnt_r[16] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; port_blinker:port_blinker_1|val_cnt_r[17] ; port_blinker:port_blinker_1|val_cnt_r[17] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; port_blinker:port_blinker_1|val_cnt_r[1]  ; port_blinker:port_blinker_1|val_cnt_r[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; port_blinker:port_blinker_1|val_cnt_r[18] ; port_blinker:port_blinker_1|val_cnt_r[18] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; port_blinker:port_blinker_1|val_cnt_r[25] ; port_blinker:port_blinker_1|val_cnt_r[25] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; port_blinker:port_blinker_1|val_cnt_r[27] ; port_blinker:port_blinker_1|val_cnt_r[27] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; port_blinker:port_blinker_1|val_cnt_r[11] ; port_blinker:port_blinker_1|val_cnt_r[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; port_blinker:port_blinker_1|val_cnt_r[2]  ; port_blinker:port_blinker_1|val_cnt_r[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[29] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; port_blinker:port_blinker_1|val_cnt_r[30] ; port_blinker:port_blinker_1|val_cnt_r[30] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; port_blinker:port_blinker_1|val_cnt_r[20] ; port_blinker:port_blinker_1|val_cnt_r[20] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; port_blinker:port_blinker_1|val_cnt_r[23] ; port_blinker:port_blinker_1|val_cnt_r[23] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; port_blinker:port_blinker_1|val_cnt_r[14] ; port_blinker:port_blinker_1|val_cnt_r[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; port_blinker:port_blinker_1|val_cnt_r[13] ; port_blinker:port_blinker_1|val_cnt_r[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; port_blinker:port_blinker_1|val_cnt_r[7]  ; port_blinker:port_blinker_1|val_cnt_r[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.371 ; port_blinker:port_blinker_1|val_cnt_r[19] ; port_blinker:port_blinker_1|val_cnt_r[19] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; port_blinker:port_blinker_1|val_cnt_r[24] ; port_blinker:port_blinker_1|val_cnt_r[24] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; port_blinker:port_blinker_1|val_cnt_r[26] ; port_blinker:port_blinker_1|val_cnt_r[26] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; port_blinker:port_blinker_1|val_cnt_r[3]  ; port_blinker:port_blinker_1|val_cnt_r[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; port_blinker:port_blinker_1|val_cnt_r[28] ; port_blinker:port_blinker_1|val_cnt_r[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; port_blinker:port_blinker_1|val_cnt_r[22] ; port_blinker:port_blinker_1|val_cnt_r[22] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; port_blinker:port_blinker_1|val_cnt_r[21] ; port_blinker:port_blinker_1|val_cnt_r[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; port_blinker:port_blinker_1|val_cnt_r[12] ; port_blinker:port_blinker_1|val_cnt_r[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; port_blinker:port_blinker_1|val_cnt_r[6]  ; port_blinker:port_blinker_1|val_cnt_r[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; port_blinker:port_blinker_1|val_cnt_r[5]  ; port_blinker:port_blinker_1|val_cnt_r[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.447 ; sig_gen:sig_gen_1|toggle_r                ; port_blinker:port_blinker_1|port_level_r  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.599      ;
; 0.493 ; port_blinker:port_blinker_1|val_cnt_r[0]  ; port_blinker:port_blinker_1|val_cnt_r[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.495 ; port_blinker:port_blinker_1|val_cnt_r[16] ; port_blinker:port_blinker_1|val_cnt_r[17] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.647      ;
; 0.497 ; port_blinker:port_blinker_1|val_cnt_r[17] ; port_blinker:port_blinker_1|val_cnt_r[18] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; port_blinker:port_blinker_1|val_cnt_r[1]  ; port_blinker:port_blinker_1|val_cnt_r[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; port_blinker:port_blinker_1|val_cnt_r[18] ; port_blinker:port_blinker_1|val_cnt_r[19] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; port_blinker:port_blinker_1|val_cnt_r[25] ; port_blinker:port_blinker_1|val_cnt_r[26] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; port_blinker:port_blinker_1|val_cnt_r[2]  ; port_blinker:port_blinker_1|val_cnt_r[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; port_blinker:port_blinker_1|val_cnt_r[27] ; port_blinker:port_blinker_1|val_cnt_r[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; port_blinker:port_blinker_1|val_cnt_r[11] ; port_blinker:port_blinker_1|val_cnt_r[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; port_blinker:port_blinker_1|val_cnt_r[30] ; port_blinker:port_blinker_1|val_cnt_r[31] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[30] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; port_blinker:port_blinker_1|val_cnt_r[14] ; port_blinker:port_blinker_1|val_cnt_r[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; port_blinker:port_blinker_1|val_cnt_r[13] ; port_blinker:port_blinker_1|val_cnt_r[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; port_blinker:port_blinker_1|val_cnt_r[20] ; port_blinker:port_blinker_1|val_cnt_r[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.511 ; port_blinker:port_blinker_1|val_cnt_r[24] ; port_blinker:port_blinker_1|val_cnt_r[25] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; port_blinker:port_blinker_1|val_cnt_r[26] ; port_blinker:port_blinker_1|val_cnt_r[27] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; port_blinker:port_blinker_1|val_cnt_r[19] ; port_blinker:port_blinker_1|val_cnt_r[20] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; port_blinker:port_blinker_1|val_cnt_r[3]  ; port_blinker:port_blinker_1|val_cnt_r[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; port_blinker:port_blinker_1|val_cnt_r[28] ; port_blinker:port_blinker_1|val_cnt_r[29] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; port_blinker:port_blinker_1|val_cnt_r[22] ; port_blinker:port_blinker_1|val_cnt_r[23] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; port_blinker:port_blinker_1|val_cnt_r[12] ; port_blinker:port_blinker_1|val_cnt_r[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; port_blinker:port_blinker_1|val_cnt_r[6]  ; port_blinker:port_blinker_1|val_cnt_r[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; port_blinker:port_blinker_1|val_cnt_r[21] ; port_blinker:port_blinker_1|val_cnt_r[22] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; port_blinker:port_blinker_1|val_cnt_r[5]  ; port_blinker:port_blinker_1|val_cnt_r[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.528 ; port_blinker:port_blinker_1|val_cnt_r[0]  ; port_blinker:port_blinker_1|val_cnt_r[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.530 ; port_blinker:port_blinker_1|val_cnt_r[16] ; port_blinker:port_blinker_1|val_cnt_r[18] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.682      ;
; 0.532 ; port_blinker:port_blinker_1|val_cnt_r[17] ; port_blinker:port_blinker_1|val_cnt_r[19] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; port_blinker:port_blinker_1|val_cnt_r[1]  ; port_blinker:port_blinker_1|val_cnt_r[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; port_blinker:port_blinker_1|val_cnt_r[25] ; port_blinker:port_blinker_1|val_cnt_r[27] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; port_blinker:port_blinker_1|val_cnt_r[18] ; port_blinker:port_blinker_1|val_cnt_r[20] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; port_blinker:port_blinker_1|val_cnt_r[2]  ; port_blinker:port_blinker_1|val_cnt_r[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; port_blinker:port_blinker_1|val_cnt_r[27] ; port_blinker:port_blinker_1|val_cnt_r[29] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; port_blinker:port_blinker_1|val_cnt_r[11] ; port_blinker:port_blinker_1|val_cnt_r[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; port_blinker:port_blinker_1|val_cnt_r[29] ; port_blinker:port_blinker_1|val_cnt_r[31] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; port_blinker:port_blinker_1|val_cnt_r[13] ; port_blinker:port_blinker_1|val_cnt_r[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; port_blinker:port_blinker_1|val_cnt_r[20] ; port_blinker:port_blinker_1|val_cnt_r[22] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; port_blinker:port_blinker_1|val_cnt_r[4]  ; port_blinker:port_blinker_1|val_cnt_r[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.546 ; port_blinker:port_blinker_1|val_cnt_r[24] ; port_blinker:port_blinker_1|val_cnt_r[26] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; port_blinker:port_blinker_1|val_cnt_r[8]  ; port_blinker:port_blinker_1|val_cnt_r[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; port_blinker:port_blinker_1|val_cnt_r[26] ; port_blinker:port_blinker_1|val_cnt_r[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; port_blinker:port_blinker_1|val_cnt_r[10] ; port_blinker:port_blinker_1|val_cnt_r[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; port_blinker:port_blinker_1|val_cnt_r[19] ; port_blinker:port_blinker_1|val_cnt_r[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; port_blinker:port_blinker_1|val_cnt_r[3]  ; port_blinker:port_blinker_1|val_cnt_r[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; port_blinker:port_blinker_1|val_cnt_r[28] ; port_blinker:port_blinker_1|val_cnt_r[30] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; port_blinker:port_blinker_1|val_cnt_r[12] ; port_blinker:port_blinker_1|val_cnt_r[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; port_blinker:port_blinker_1|val_cnt_r[21] ; port_blinker:port_blinker_1|val_cnt_r[23] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; port_blinker:port_blinker_1|val_cnt_r[5]  ; port_blinker:port_blinker_1|val_cnt_r[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.552 ; port_blinker:port_blinker_1|val_cnt_r[15] ; port_blinker:port_blinker_1|val_cnt_r[16] ; clk          ; clk         ; 0.000        ; -0.006     ; 0.698      ;
; 0.554 ; port_blinker:port_blinker_1|val_cnt_r[23] ; port_blinker:port_blinker_1|val_cnt_r[24] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; port_blinker:port_blinker_1|val_cnt_r[7]  ; port_blinker:port_blinker_1|val_cnt_r[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.706      ;
; 0.563 ; port_blinker:port_blinker_1|val_cnt_r[0]  ; port_blinker:port_blinker_1|val_cnt_r[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.715      ;
; 0.565 ; port_blinker:port_blinker_1|val_cnt_r[16] ; port_blinker:port_blinker_1|val_cnt_r[19] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.717      ;
; 0.567 ; port_blinker:port_blinker_1|val_cnt_r[17] ; port_blinker:port_blinker_1|val_cnt_r[20] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.719      ;
; 0.567 ; port_blinker:port_blinker_1|val_cnt_r[1]  ; port_blinker:port_blinker_1|val_cnt_r[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; port_blinker:port_blinker_1|val_cnt_r[25] ; port_blinker:port_blinker_1|val_cnt_r[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; port_blinker:port_blinker_1|val_cnt_r[9]  ; port_blinker:port_blinker_1|val_cnt_r[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; port_blinker:port_blinker_1|val_cnt_r[18] ; port_blinker:port_blinker_1|val_cnt_r[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; port_blinker:port_blinker_1|val_cnt_r[2]  ; port_blinker:port_blinker_1|val_cnt_r[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; port_blinker:port_blinker_1|val_cnt_r[27] ; port_blinker:port_blinker_1|val_cnt_r[30] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.720      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|port_level_r  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|port_level_r  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker:port_blinker_1|val_cnt_r[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; sig_gen:sig_gen_1|toggle_d1_r             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; sig_gen:sig_gen_1|toggle_d1_r             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; sig_gen:sig_gen_1|toggle_r                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; sig_gen:sig_gen_1|toggle_r                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker_1|port_level_r|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker_1|port_level_r|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker_1|val_cnt_r[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker_1|val_cnt_r[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker_1|val_cnt_r[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker_1|val_cnt_r[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker_1|val_cnt_r[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker_1|val_cnt_r[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker_1|val_cnt_r[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker_1|val_cnt_r[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker_1|val_cnt_r[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker_1|val_cnt_r[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker_1|val_cnt_r[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker_1|val_cnt_r[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker_1|val_cnt_r[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker_1|val_cnt_r[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker_1|val_cnt_r[16]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker_1|val_cnt_r[16]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker_1|val_cnt_r[17]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker_1|val_cnt_r[17]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker_1|val_cnt_r[18]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; port_blinker_1|val_cnt_r[18]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; port_blinker_1|val_cnt_r[19]|clk          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; toggle_in ; clk        ; 2.989 ; 2.989 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; toggle_in ; clk        ; -2.830 ; -2.830 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; port_out  ; clk        ; 4.700 ; 4.700 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; port_out  ; clk        ; 4.700 ; 4.700 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.010  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -3.010  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -94.09  ; 0.0   ; 0.0      ; 0.0     ; -36.38              ;
;  clk             ; -94.090 ; 0.000 ; N/A      ; N/A     ; -36.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; toggle_in ; clk        ; 5.557 ; 5.557 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; toggle_in ; clk        ; -2.830 ; -2.830 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; port_out  ; clk        ; 8.556 ; 8.556 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; port_out  ; clk        ; 4.700 ; 4.700 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1620     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1620     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 37    ; 37   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Oct 28 11:32:45 2011
Info: Command: quartus_sta altera_de_II_demo -c altera_de_II_demo
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Critical Warning: Synopsys Design Constraints File file not found: 'altera_de_II_demo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.010
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.010       -94.090 clk 
Info: Worst-case hold slack is 0.391
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.391         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380       -36.380 clk 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 1 output pins without output pin load capacitance assignment
    Info: Pin "port_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.845
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.845       -25.749 clk 
Info: Worst-case hold slack is 0.215
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.215         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380       -36.380 clk 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 236 megabytes
    Info: Processing ended: Fri Oct 28 11:32:47 2011
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


