<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:39:59.3959</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.09.28</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7014788</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>공유 클럭을 사용한 칩 상 시스템들의 동기화</inventionTitle><inventionTitleEng>SYNCHRONIZING SYSTEMS ON A CHIP USING A SHARED CLOCK</inventionTitleEng><openDate>2024.05.21</openDate><openNumber>10-2024-0070680</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.09.04</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.05.02</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 1/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 1/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 1/14</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 13/42</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/173</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 3/01</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 전자 아이웨어 디바이스는, 제1 SoC의 클럭 생성기로부터 공통 클럭 신호를 생성하고, 공통 클럭 신호를 제1 SoC의 제1 카운터 및 제2 SoC의 제2 카운터에 동시에 인가함으로써 동기화되는, 독립적인 시간 베이스들을 갖는 제1 SoC 및 제2 SoC를 포함하며, 이에 의해 제1 카운터 및 제2 카운터는 공통 클럭의 클럭 에지들을 카운트한다. 클럭 카운트들은 제1 SoC와 제2 SoC 사이의 인터페이스를 통해 공유되고, 서로 비교된다. 클럭 카운트들이 상이할 때, 제1 카운터 또는 제2 카운터의 클럭 카운트는 클럭 카운트들이 서로 매칭하게 되도록 조정된다. 조정된 클럭 카운트는 제1 SoC 및 제2 SoC의 개개의 클럭들에 동기화되고, 그에 따라, 제1 SoC 및 제2 SoC를 서로 동기화시킨다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.04.13</internationOpenDate><internationOpenNumber>WO2023059488</internationOpenNumber><internationalApplicationDate>2022.09.28</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/044967</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 독립적인 시간 베이스들을 갖는, 전자 안경류 디바이스의 제1 SoC(systems-on-chip)와 제2 SoC를 동기화하는 방법으로서, 상기 제1 SoC의 제1 클럭 생성기가 공통 클럭을 생성하는 단계; 상기 제1 SoC의 제1 카운터 및 상기 제2 SoC의 제2 카운터를 리셋하는 단계; 상기 공통 클럭을 상기 제1 카운터 및 상기 제2 카운터에 동시에 인가하는 단계 —상기 제1 카운터 및 상기 제2 카운터는 상기 공통 클럭의 클럭 에지들을 카운트함—; 상기 제1 카운터 및 상기 제2 카운터의 클럭 카운트들을 공유하는 단계; 상기 제1 카운터 및 상기 제2 카운터의 상기 클럭 카운트들을 비교하는 단계; 상기 클럭 카운트들이 상이할 때, 상기 제1 카운터 및 상기 제2 카운터의 상기 클럭 카운트들이 서로 매칭되게 하기 위해, 상기 제1 카운터 또는 상기 제2 카운터 중 적어도 하나의 클럭 카운트를 조정하는 단계; 및 상기 제1 클럭 생성기 및 상기 제2 SoC의 제2 클럭 생성기에 의해 출력된 클럭들을 서로 동기화하도록, 상기 제1 클럭 생성기에 의해 출력된 클럭에 동기화하기 위해 상기 제1 카운터의 상기 조정된 클럭 카운트를 사용하고 그리고 상기 제2 클럭 생성기에 의해 출력된 클럭에 동기화하기 위해 상기 제2 카운터의 상기 조정된 클럭 카운트를 사용하는 단계를 포함하는, 전자 안경류 디바이스의 제1 SoC와 제2 SoC를 동기화하는 방법. </claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서, 상기 제1 클럭 생성기가 상기 공통 클럭을 생성하는 단계는 상기 공통 클럭을 생성하기 위해 상기 제1 클럭 생성기의 크리스털(crystal)로부터의 클럭 신호를 분할하는 단계를 포함하는, 전자 안경류 디바이스의 제1 SoC와 제2 SoC를 동기화하는 방법. </claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서, 상기 제1 카운터 및 상기 제2 카운터를 리셋하는 단계는 상기 제1 카운터 및 상기 제2 카운터에 리셋 펄스를 제공하는 단계를 포함하는, 전자 안경류 디바이스의 제1 SoC와 제2 SoC를 동기화하는 방법. </claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서, 상기 제1 카운터 및 상기 제2 카운터를 리셋하는 단계는, 상기 제1 SoC 또는 상기 제2 SoC 중 적어도 하나가 리부팅되거나 전력 상태를 변경하는 경우, 상기 제1 카운터 및 상기 제2 카운터에 상기 리셋 펄스를 인가하는 단계를 포함하는, 전자 안경류 디바이스의 제1 SoC와 제2 SoC를 동기화하는 방법. </claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서, 상기 제1 카운터 및 상기 제2 카운터를 리셋하는 단계는 상기 제1 카운터 및 상기 제2 카운터에 대역외 인터럽트 또는 수동 리셋 펄스를 인가하는 단계를 포함하는, 전자 안경류 디바이스의 제1 SoC와 제2 SoC를 동기화하는 방법. </claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서, 상기 제1 카운터 및 상기 제2 카운터의 상기 클럭 카운트들을 공유하는 단계는 SoC간 인터페이스를 통해 상기 제1 카운터의 클럭 카운트를 상기 제2 SoC에 제공하는 단계를 포함하는, 전자 안경류 디바이스의 제1 SoC와 제2 SoC를 동기화하는 방법. </claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서, 상기 제1 카운터 및 상기 제2 카운터의 상기 클럭 카운트들이 서로 매칭되게 하기 위해 상기 제1 카운터 또는 상기 제2 카운터 중 적어도 하나의 클럭 카운트를 조정하는 단계는 상기 제1 카운터 및 상기 제2 카운터의 상기 클럭 카운트들을 동일한 카운트로 세팅하는 단계를 포함하는, 전자 안경류 디바이스의 제1 SoC와 제2 SoC를 동기화하는 방법. </claim></claimInfo><claimInfo><claim>8. 제1 항에 있어서, 상기 제1 카운터 및 상기 제2 카운터의 클럭 카운트들을 공유하는 단계, 상기 제1 카운터 및 상기 제2 카운터의 상기 클럭 카운트들을 비교하는 단계, 상기 클럭 카운트들이 상이할 때, 상기 제1 카운터 및 상기 제2 카운터의 상기 클럭 카운트들이 서로 매칭되게 하기 위해, 상기 제1 카운터 또는 상기 제2 카운터 중 적어도 하나의 상기 클럭 카운트를 조정하는 단계, 및 상기 제1 클럭 생성기에 의해 출력된 상기 클럭에 동기화하기 위해 상기 제1 카운터의 상기 조정된 클럭 카운트를 사용하고 그리고 상기 제2 SoC의 제2 클럭 생성기에 의해 출력된 상기 클럭에 동기화하기 위해 상기 제2 카운터의 상기 조정된 클럭 카운트를 사용하는 단계는, 상기 제1 클럭 생성기 및 상기 제2 클럭 생성기에 의해 생성된 클럭 신호들 사이의 시간 경과에 따른 드리프트를 조정하도록 상기 제1 SoC와 상기 제2 SoC 사이의 타이밍을 조정하기 위해 주기적으로 반복되는, 전자 안경류 디바이스의 제1 SoC와 제2 SoC를 동기화하는 방법. </claim></claimInfo><claimInfo><claim>9. 제1 항에 있어서, 상기 제1 카운터 또는 상기 제2 카운터 중 적어도 하나는 하드웨어 카운터를 포함하는, 전자 안경류 디바이스의 제1 SoC와 제2 SoC를 동기화하는 방법. </claim></claimInfo><claimInfo><claim>10. 전자 안경류 디바이스로서, 제1 SoC(system-on-chip) — 상기 제1 SoC는 제1 카운터 및 상기 제1 SoC에 대한 적어도 하나의 클럭 신호 및 상기 적어도 하나의 클럭 신호로부터 유도된 공통 클럭 신호를 생성하는 제1 클럭 생성기를 포함함 —; 제2 SoC — 상기 제2 SoC는 제2 카운터 및 상기 제2 SoC에 대한 적어도 하나의 클럭 신호를 생성하는 제2 클럭 생성기를 포함하고, 상기 제1 클럭 생성기 및 상기 제2 클럭 생성기는 서로 독립적이고, 상기 공통 클럭 신호는 상기 제1 카운터 및 상기 제2 카운터의 리셋 시에 상기 제1 카운터 및 상기 제2 카운터에 동시에 인가되어 그에 의해 상기 제1 카운터 및 상기 제2 카운터는 상기 공통 클럭의 클럭 에지들을 카운트함 —; 상기 제1 카운터 및 상기 제2 카운터의 클럭 카운트들이 상기 제1 SoC와 상기 제2 SoC 사이에서 공유되게 하는 인터페이스; 및 상기 제1 SoC 또는 상기 제2 SoC 중 적어도 하나로 하여금, 상기 제1 SoC와 상기 제2 SoC를 동기화시키기 위한 동작들을 수행하게 하도록, 상기 제1 SoC 또는 상기 제2 SoC 중 적어도 하나에 의해 실행가능한 명령들이 저장된 컴퓨터 판독 가능 매체를 포함하며, 상기 동작들은, 상기 제1 카운터 및 상기 제2 카운터의 상기 클럭 카운트들을 비교하는 동작; 상기 클럭 카운트들이 상이할 때, 상기 제1 카운터의 상기 클럭 카운트 및 상기 제2 카운터의 상기 클럭 카운트가 서로 매칭되게 하기 위해, 상기 제1 카운터의 상기 클럭 카운트 또는 상기 제2 카운터의 상기 클럭 카운트 중 적어도 하나의 클럭 카운트를 조정하는 동작; 및 상기 제1 클럭 생성기 및 상기 제2 클럭 생성기의 클럭들을 서로 동기화하도록, 상기 제1 클럭 생성기의 클럭에 동기화하기 위해 상기 제1 카운터의 상기 조정된 클럭 카운트를 사용하고 그리고 상기 제2 클럭 생성기의 클럭에 동기화하기 위해 상기 제2 카운터의 상기 조정된 클럭 카운트를 사용하는 동작을 포함하는, 전자 안경류 디바이스. </claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서, 상기 제1 클럭 생성기는 분할기 및 크리스털을 포함하고, 상기 분할기는 상기 크리스털로부터의 클럭 신호를 분할함으로써 상기 공통 클럭 신호를 생성하는, 전자 안경류 디바이스. </claim></claimInfo><claimInfo><claim>12. 제10 항에 있어서, 상기 제1 SoC 또는 상기 제2 SoC 중 적어도 하나는 상기 제1 카운터 및 상기 제2 카운터를 리셋하기 위해 상기 제1 카운터 및 상기 제2 카운터에 리셋 펄스를 제공하는, 전자 안경류 디바이스. </claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서, 상기 제1 SoC 또는 상기 제2 SoC 중 적어도 하나가 리부팅되거나 전력 상태를 변경하는 경우, 상기 제1 SoC 또는 상기 제2 SoC 중 적어도 하나는 상기 제1 카운터 및 상기 제2 카운터에 상기 리셋 펄스를 인가하는, 전자 안경류 디바이스. </claim></claimInfo><claimInfo><claim>14. 제10 항에 있어서, 상기 제1 카운터 및 상기 제2 카운터에 대역외 인터럽트 또는 수동 리셋 펄스를 인가하기 위해 상기 제1 카운터와 상기 제2 카운터를 연결하는 리셋 라인을 더 포함하는, 전자 안경류 디바이스. </claim></claimInfo><claimInfo><claim>15. 제10 항에 있어서, 상기 인터페이스는 PCIe(Peripheral Component Interconnect Express) 상호 연결을 포함하는, 전자 안경류 디바이스. </claim></claimInfo><claimInfo><claim>16. 제10 항에 있어서, 상기 제1 카운터의 상기 클럭 카운트 및 상기 제2 카운터의 상기 클럭 카운트가 서로 매칭되게 하기 위해 상기 제1 카운터의 상기 클럭 카운트 또는 상기 제2 카운터의 상기 클럭 카운트 중 적어도 하나의 클럭 카운트를 조정하기 위한 명령은, 실행될 때 상기 제1 카운터 및 상기 제2 카운터의 상기 클럭 카운트들이 동일한 카운트로 세팅되게 하는 명령을 포함하는, 전자 안경류 디바이스. </claim></claimInfo><claimInfo><claim>17. 제10 항에 있어서, 상기 제1 카운터 및 상기 제2 카운터의 상기 클럭 카운트들을 비교하고, 상기 제1 카운터의 상기 클럭 카운트와 상기 제2 카운터의 상기 클럭 카운트가 서로 매칭되게 하기 위해, 상기 제1 카운터의 상기 클럭 카운트 또는 상기 제2 카운터의 상기 클럭 카운트 중 적어도 하나의 상기 클럭 카운트를 조정하는 것, 및 상기 제1 클럭 생성기 및 상기 제2 클럭 생성기의 상기 클럭들을 서로 동기화하도록 상기 제1 클럭 생성기의 상기 클럭에 동기화하기 위해 상기 제1 카운터의 상기 조정된 클럭 카운트를 사용하고 그리고 상기 제2 클럭 생성기의 상기 클럭에 동기화하기 위해 상기 제2 카운터의 상기 조정된 클럭 카운트를 사용하기 위한 명령은, 상기 제1 클럭 생성기의 상기 클럭과 상기 제2 클럭 생성기의 상기 클럭에 의해 시간 경과에 따라 생성된 클럭 신호들 사이의 드리프트를 조정하도록 상기 제1 SoC와 상기 제2 SoC 사이의 타이밍을 조정하기 위해 주기적으로 실행되는, 전자 안경류 디바이스. </claim></claimInfo><claimInfo><claim>18. 제10 항에 있어서, 상기 제1 카운터 또는 상기 제2 카운터 중 적어도 하나는 하드웨어 카운터를 포함하는, 전자 안경류 디바이스. </claim></claimInfo><claimInfo><claim>19. 제1 SoC(system-on-chip) 또는 제2 SoC 중 적어도 하나로 하여금 상기 제1 SoC와 상기 제2 SoC를 동기화하기 위한 동작들을 수행하게 하도록 상기 제1 SoC 또는 상기 제2 SoC 중 적어도 하나에 의해 실행 가능한 명령들이 저장된 비-일시적 컴퓨터 판독 가능 매체로서, 상기 동작들은, 상기 제1 SoC의 제1 클럭 생성기로 하여금 공통 클럭을 생성하게 하는 동작; 상기 제1 SoC의 제1 카운터 및 상기 제2 SoC의 제2 카운터를 리셋하는 동작; 상기 공통 클럭을 상기 제1 카운터 및 상기 제2 카운터에 동시에 인가하고 그로 인해 상기 제1 카운터 및 상기 제2 카운터는 상기 공통 클럭의 클럭 에지들을 카운트하는 동작; 상기 제1 카운터 및 상기 제2 카운터의 클럭 카운트들을 공유하는 동작; 상기 제1 카운터 및 상기 제2 카운터의 상기 클럭 카운트들을 비교하는 동작; 상기 클럭 카운트들이 상이할 때, 상기 제1 카운터의 상기 클럭 카운트 및 상기 제2 카운터의 상기 클럭 카운트가 서로 매칭되게 하기 위해, 상기 제1 카운터의 상기 클럭 카운트 또는 상기 제2 카운터의 상기 클럭 카운트 중 적어도 하나의 클럭 카운트를 조정하는 동작; 및 상기 제1 클럭 생성기의 클럭 및 상기 제2 SoC의 제2 클럭 생성기의 클럭을 서로 동기화하도록, 상기 제1 클럭 생성기의 상기 클럭에 동기화하기 위해 상기 제1 카운터의 상기 조정된 클럭 카운트를 사용하고 그리고 상기 제2 클럭 생성기의 상기 클럭에 동기화하기 위해 상기 제2 카운터의 상기 조정된 클럭 카운트를 사용하는 동작을 포함하는, 비-일시적 컴퓨터 판독 가능 매체. </claim></claimInfo><claimInfo><claim>20. 제19 항에 있어서, 상기 제1 카운터의 상기 클럭 카운트 및 상기 제2 카운터의 상기 클럭 카운트가 서로 매칭되게 하기 위해 상기 제1 카운터의 상기 클럭 카운트 또는 상기 제2 카운터의 상기 클럭 카운트 중 적어도 하나의 클럭 카운트를 조정하기 위한 명령은, 실행될 때 상기 제1 카운터 및 상기 제2 카운터의 상기 클럭 카운트들을 동일한 카운트로 세팅하는 명령을 포함하는, 비-일시적 컴퓨터 판독 가능 매체. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 캘리포니아주 산타 모니카 써티퍼스트 스트리트 ****</address><code>520140253774</code><country>미국</country><engName>SNAP INC.</engName><name>스냅 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>AHN, Samuel</engName><name>안, 사무엘</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>HEGER, Jason</engName><name>헤거, 제이슨</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>RYUMA, Dmitry</engName><name>류마, 드미트리</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 서소문로 **, *층(서소문동)</address><code>920241000417</code><country>대한민국</country><engName>NAM IP GROUP</engName><name>특허법인(유)남아이피그룹</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.10.06</priorityApplicationDate><priorityApplicationNumber>17/495,311</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.05.02</receiptDate><receiptNumber>1-1-2024-0480145-68</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.05.10</receiptDate><receiptNumber>1-5-2024-0078186-48</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.09.04</receiptDate><receiptNumber>1-1-2025-1016121-25</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247014788.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c934b8b2c27e59c3efcedadd0c7050b5f9f90b1cdf7caacf89b1220c1dd4648884b6788add54d2dc0fc08e4aeb68afd213917a74db47852a738</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe16f6e1574f300ae11dc28a8961f00ef07a444a3990f1499bb60522635ecec82a7d5cd1d2039779233fb468b0cf1b9804e32d8790ae780a8</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>