============================================================
  Generated by:           Genus(TM) Synthesis Solution 20.11-s111_1
  Generated on:           Oct 31 2022  12:09:04 pm
  Module:                 CSA64bit
  Technology library:     typical 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

                  Instance                     Module     Cell Count  Cell Area  Net Area   Total Area   Wireload  
-------------------------------------------------------------------------------------------------------------------
CSA64bit                                                          70      0.000     0.000        0.000 <none> (D)  
  genblk1[0].fourbitsca_genblk1[0].selector mux2_1                 1      0.000     0.000        0.000 <none> (D)  
  genblk1[0].fourbitsca_genblk1[1].selector mux2_1_85              1      0.000     0.000        0.000 <none> (D)  
  genblk1[0].fourbitsca_genblk1[2].selector mux2_1_84              1      0.000     0.000        0.000 <none> (D)  
  genblk1[0].fourbitsca_genblk1[3].selector mux2_1_83              1      0.000     0.000        0.000 <none> (D)  
  genblk1[0].fourbitsca_single_calc[0]      FA4bit_7_64            4      0.000     0.000        0.000 <none> (D)  
    fulladder[0]                            FA1bit_31_58           1      0.000     0.000        0.000 <none> (D)  
    fulladder[1]                            FA1bit_33              1      0.000     0.000        0.000 <none> (D)  
    fulladder[2]                            FA1bit_37              1      0.000     0.000        0.000 <none> (D)  
    fulladder[3]                            FA1bit_41              1      0.000     0.000        0.000 <none> (D)  
  genblk1[0].fourbitsca_single_calc[1]      FA4bit                 8      0.000     0.000        0.000 <none> (D)  
    fulladder[0]                            FA1bit_11_55           5      0.000     0.000        0.000 <none> (D)  
    fulladder[1]                            FA1bit_44              1      0.000     0.000        0.000 <none> (D)  
    fulladder[2]                            FA1bit_48              1      0.000     0.000        0.000 <none> (D)  
    fulladder[3]                            FA1bit                 1      0.000     0.000        0.000 <none> (D)  
  genblk1[4].fourbitsca_single_calc[0]      FA4bit_7_65            4      0.000     0.000        0.000 <none> (D)  
    fulladder[0]                            FA1bit_31_59           1      0.000     0.000        0.000 <none> (D)  
    fulladder[1]                            FA1bit_34              1      0.000     0.000        0.000 <none> (D)  
    fulladder[2]                            FA1bit_38              1      0.000     0.000        0.000 <none> (D)  
    fulladder[3]                            FA1bit_42              1      0.000     0.000        0.000 <none> (D)  
  genblk1[4].fourbitsca_single_calc[1]      FA4bit_63              8      0.000     0.000        0.000 <none> (D)  
    fulladder[0]                            FA1bit_11              5      0.000     0.000        0.000 <none> (D)  
    fulladder[1]                            FA1bit_47              1      0.000     0.000        0.000 <none> (D)  
    fulladder[2]                            FA1bit_51              1      0.000     0.000        0.000 <none> (D)  
    fulladder[3]                            FA1bit_54              1      0.000     0.000        0.000 <none> (D)  
  genblk1[8].fourbitsca_single_calc[0]      FA4bit_7_66            4      0.000     0.000        0.000 <none> (D)  
    fulladder[0]                            FA1bit_31_60           1      0.000     0.000        0.000 <none> (D)  
    fulladder[1]                            FA1bit_35              1      0.000     0.000        0.000 <none> (D)  
    fulladder[2]                            FA1bit_39              1      0.000     0.000        0.000 <none> (D)  
    fulladder[3]                            FA1bit_43              1      0.000     0.000        0.000 <none> (D)  
  genblk1[8].fourbitsca_single_calc[1]      FA4bit_62              8      0.000     0.000        0.000 <none> (D)  
    fulladder[0]                            FA1bit_11_57           5      0.000     0.000        0.000 <none> (D)  
    fulladder[1]                            FA1bit_46              1      0.000     0.000        0.000 <none> (D)  
    fulladder[2]                            FA1bit_50              1      0.000     0.000        0.000 <none> (D)  
    fulladder[3]                            FA1bit_53              1      0.000     0.000        0.000 <none> (D)  
  genblk1[12].fourbitsca_single_calc[0]     FA4bit_7               4      0.000     0.000        0.000 <none> (D)  
    fulladder[0]                            FA1bit_31              1      0.000     0.000        0.000 <none> (D)  
    fulladder[1]                            FA1bit_32              1      0.000     0.000        0.000 <none> (D)  
    fulladder[2]                            FA1bit_36              1      0.000     0.000        0.000 <none> (D)  
    fulladder[3]                            FA1bit_40              1      0.000     0.000        0.000 <none> (D)  
  genblk1[12].fourbitsca_single_calc[1]     FA4bit_61              8      0.000     0.000        0.000 <none> (D)  
    fulladder[0]                            FA1bit_11_56           5      0.000     0.000        0.000 <none> (D)  
    fulladder[1]                            FA1bit_45              1      0.000     0.000        0.000 <none> (D)  
    fulladder[2]                            FA1bit_49              1      0.000     0.000        0.000 <none> (D)  
    fulladder[3]                            FA1bit_52              1      0.000     0.000        0.000 <none> (D)  
  (D) = wireload is default in technology library
