---
title: （必修）数字电子技术实验
weight: 17
toc: true
editURL: "https://github.com/HITSZ-OpenAuto/EE1010/edit/main/README.md"
math: true
---

![Static Badge](https://img.shields.io/badge/%E8%80%83%E6%9F%A5%E8%AF%BE-green)
![Static Badge](https://img.shields.io/badge/%E5%AD%A6%E5%88%86-1.0-moccasin)

![Static Badge](https://img.shields.io/badge/%E6%88%90%E7%BB%A9%E6%9E%84%E6%88%90-gold)
![Static Badge](https://img.shields.io/badge/详见下面说明-wheat)


## 课程基本信息
> <i>by @[Oliver Wu](https://github.com/OliverWu515)</i>
- 授课教师：实验中心教师+（部分班级）理论课教师+二名本科生助教
- 听课建议：先讲一小会儿原理和注意事项（需要听一下，因为有些器材的使用方法不那么直观）。然后就自己做实验，有问题可以问助教。
- 上课前，需要完成预习题并打印出**纸质版**。需要当堂检查，不要在课上补。
- 六次实验，每次实验是4学时，任务量比较大。
  - 对于硬件实验（利用74系列中规模集成芯片完成的实验），主要考查的是细心程度。
    - 上课前就设计好电路，并仔细分析其正确性，边上课边搭建电路大概率不能按时完成。
    - 有同学接线时候贪快，总是接错线，到最后总要在密密麻麻的线里面找错误，这是非常费时费力的。**做很多事情都是这样，与其犯了错误事后缝缝补补，不如一开始就耐住性子认真做好。**
  - 对于软硬件结合的实验（利用Verilog语言+FPGA实现逻辑电路），由于课上能学习Verilog的时间很少（基本都要用来完成任务）、讲解的Verilog语法也很有限，大家在上数字电子技术实验有关Verilog的内容前，**务必认真预习！** 推荐教程：
    - [Verilog 教程1](https://www.runoob.com/w3cnote/verilog-tutorial.html)
- 实验报告在Easy云课堂（微信小程序或[网页端](https://www.easyketang.com/)网上提交），无需提交纸质版。电脑版建议使用[网页端](https://www.easyketang.com/)。

## 成绩构成
- 分数构成：纸质版预习题 + 按时完成实验（不按时完成，则适当扣分）+ 报告分数
- 没有考试
<br>
<br>
<br>


## 资料下载

{{< filetree/container >}}
{{< /filetree/container >}}
<br>
如果你是校内学生，可移步至 [open.osa.moe](https://open.osa.moe/openauto/EE1010) 查看本门课程的电子书、课件和实验软件等。
<br>


## 支持我们

如果你喜欢 HITSZ 自动化课程攻略共享计划，想支持我们，以下是几种支持我们的方式:

- HITSZ 自动化课程攻略共享计划 是所有同学都可以参与编写贡献的，如果你有好的笔记或者资料，欢迎前往我们的 [GitHub](https://github.com/HITSZ-OpenAuto) 进行贡献，也可以发邮件至 [📮hi@hoa.moe](mailto:hi@hoa.moe) 联系我们，我们会在收到的第一时间进行答复。

- 将本网站分享给你的同学也是支持我们的重要方式。

- 如果您认为本页面提供的信息对您有帮助，请考虑捐赠 ¥2 给我们。每一份慷慨支持都将大幅减轻我们承担的域名的费用负担。我们鼓励选择“向对方展示我的名字”，你的 ID 和留言将会显示在我们的 [感谢名单](https://hoa.moe/sponsor/#感谢名单) 中。

<br>
<img src="/images/sponsor.webp" alt="Reward_Code" style="zoom:25%; display: block; margin: 0 auto;" />
