<h1 align="center"><i>Oficina Introdu√ß√£o ao Verilog Comportamental</i></h1>

<h3 align="center">Reposit√≥rio para disponibiliza√ß√£o dos materiais utilizados na oficina ministrada</h3>

<p align="center">Este reposit√≥rio cont√©m os materiais e c√≥digos utilizados na oficina Introdu√ß√£o ao Verilog Comportamental ministrado na XXXI Semana de Integra√ß√£o de Engenharia de Computa√ß√£o (SIECOMP) na Universidade Estadual de Feira de Santana (UEFS).</p>

## Ministrante

<a href="https://github.com/camilaqPereira"><img src="https://avatars.githubusercontent.com/u/116687830?v=4" title="camilaqPereira" width="50" height="50"></a>

## Sobre a oficina

A oficina ‚ÄòIntrodu√ß√£o ao Verilog Comportamental‚Äô objetivou realizar uma introdu√ß√£o ao desenvolvimento de projetos utilizando Verilog HDL em sua modalidade comportamental.
Foram abordados os fundamentos te√≥ricos desta categoria, assim como sua aplica√ß√£o em circuitos combinacionais e m√°quinas de estados finitas (MEFs). A oficina destinou-se aos estudantes 
que pretendiam cursar a disciplina de Sistemas Digitais nos pr√≥ximos semestres e a quaisquer outros discentes que tivessem interesse na √°rea (e que j√° tenham cursado a disciplina de 
Circuitos Digitais).

## ‚ùì O que √© Verilog?

> "Verilog HDL is a formal notation intended for use in all phases of the creation of electronic systems. Because it is both machine readable and human readable, it supports the
> development, verification, synthesis, and testing of hardware designs; the communication of hardware design data; and the maintenance, modification, and procurement of hardware.
> " [IEEE Standards Association](https://standards.ieee.org/ieee/1364/2051/)

Em outras palavras, Verilog √© um a **linguagem de descri√ß√£o de hardware**, padronizada pela norma IEEE 1364 - 2005, utilizada para simular e sintetizar logica e fisicamente um sistema.

## üìã Ementa

**Dia 1: 14/08/2024**
1. Quartus: revis√£o das principais funcionalidades;
2. M√≥dulos e componentes;
3. Blocos de execu√ß√£o: processuais, sequenciais e paralelos;
4. Atribui√ß√µes : assign, bloqueantes e n√£o-bloqueantes;
5. Blocos condicionais parte 1: if-else-if;

**Dia 2: 16/08/2024**

6. Blocos condicionais parte 2: switch case;
7. M√°quinas de estados finitas (Moore e Mealy) com verilog comportamental: revis√£o te√≥rica e
aplica√ß√£o pr√°tica.

## üìñ Recursos
1. [IEEE Standarts Association](https://standards.ieee.org/ieee/1364/2051/)


### üåê Sites
1. [Tutorial de Verilog - Embarcados](https://embarcados.com.br/serie/tutorial-de-verilog/)
2. [Processadores Program√°veis - Embarcados](https://embarcados.com.br/serie/processadores-programaveis/)
3. [Verilog Tutorial - Nandland](https://nandland.com/introduction-to-verilog-for-beginners-with-code-examples/#google_vignette)
4. [Intel¬Æ FPGA Design Examples](https://www.intel.com/content/www/us/en/support/programmable/support-resources/design-examples/fpga-design-examples.html)

### üìö Livros, artigos e afins
1. [Quartus II Introduction Using Verilog Design - Cornell University](https://people.ece.cornell.edu/land/courses/ece5760/DE2/tut_quartus_intro_verilog.pdf)
2. [Verilog HDL Coding Semiconductor Reuse Standard - Corrnel University](https://people.ece.cornell.edu/land/courses/ece5760/Verilog/FreescaleVerilog.pdf)
3. [Linguagem Verilog - Monitoria de SD UFPE](https://www.cin.ufpe.br/~voo/sd/Aula6)
4. Fundamentals of digital logic with Verilog design / Stephen Brown and Zvonko Vranesic. [Dispon√≠vel na Biblioteca Central Julieta Carteado UEFS](https://pergamum.uefs.br/acervo/104987)
5. [Quick Reference for Verilog HDL - Stanford University](https://web.stanford.edu/class/ee183/handouts_win2003/VerilogQuickRef.pdf)
6. [Apostila com C√≥digos de Programas Demonstrativos usando a linguagem Verilog para Circuitos Digitais (Vers√£o A2020M05D04) - Alexandre Santos de la Vega - UFF](https://www.telecom.uff.br/~delavega/public/CircDig/apostila_demos_Verilog_cd.pdf)


### ‚ñ∂Ô∏è V√≠deos
1. [FPGA e Verilog - Pedro Souza](https://youtube.com/playlist?list=PLXyWBo_coJnN2rro0EMW5J9ruTDEgtdXg&si=tiKoX7DXRH1cm8k1)
2. [Verilog Review - V. Hunter Adams](https://youtu.be/hiUd4TfhSGs?si=oo9sNnyAzea8uBdR)

## Projetos e reposit√≥rios em Verilog para estimular...
1. [DE1-SoC (FPGA) Experiments - V. Hunter Adams](https://youtube.com/playlist?list=PLDqMkB5cbBA7AHTOoyacQTAdYdtd62oQ4&si=HB9vutzDdnnEj_tq)
2. [DE1-SoC Students Projects](https://youtube.com/playlist?list=PLDqMkB5cbBA7nUwrxsLgtrOsce9UgJXJb&si=d6_UZUVC9QMQoM_Q)





