/* Generated by Yosys 0.27+9 (git sha1 101d19bb6, gcc 11.2.0-7ubuntu2 -fPIC -Os) */

(* top =  1  *)

module bsg_concentrate_static(i, o);
  
  input [63:0] i;
  wire [63:0] i;
  
  output [12:0] o;
  wire [12:0] o;
  assign { i[14:13], i[11:10], i[8:7], i[5:2], i[0] } = { i[15], i[15], i[15], i[15], i[15], i[15], i[15], i[15], i[15], i[15], i[15] };
  assign o = { 11'h0xx, i[1], i[15] };
endmodule

