Это электронные схемы способные выполнять операцию умножения чисел в двоичном коде. Таблица умножения одноразрядных двоичных чисел совпадает с таблицей истинности логического элемента 'И'. Таким образом устройство умножения должно осуществлять последовательное умножение каждого разряда первого многоразрядного числа на каждый разряд второго многоразрядного числа, сдвиг и сложение. 
Устройство умножения содержит:
1. Ячейки памяти, где хранились два сомножителя и результат
2. Логические элементы и
3. Устройство сдвига и сумматор
![[Pasted image 20240315093139.png|600]]
Параллельный регистр Q1 младший разряд заноситься первый множитель. 
Сдвиговый регистр RGB заноситься второй множитель младшим разрядом Qn
Регистр произведения P1 и P2 обнуляются. Тогда n разрядное число a спомощью логических элементов И умножается на младший разряд числа B. Результат умножения поступают на входу B1 Bn сумматора и складываются с нулем.
При поступлении первого тактового импульса первая промежуточная сумма записывается в регистр B2 и сдвигается к младшим разрядам. При этом младший разряд суммы записывается в регистр B1 и далее в вычислениях не участвует. В регистре B в результате сдвига младший разряд теряется, а на его место на выход Qn выдвигается следующий по старшинству разряд. 
Число A поразрядно умножается на второй разряд числа B и складывается с предыдущей суммой, хранящейся в регистре P2. При поступлении второго импульса, вторая сумма из сумматора записывается регистр P2 и сдвигается в сторону младших разрядов.
Регистр P1 записывается в следующий разряд сдвигая первый. Одновременно в регистре B на выход выдвигается третий разряд и тд. 

Таким образом после n тактов в регистре P1 будет записан код произведения чисел A и B.
