[
    {
        "page_content": "这张图片的标题为“图表24：CIS 封装工艺对比”，展示了四种不同的**CMOS图像传感器（CIS, CMOS Image Sensor）封装技术**的工艺流程对比。每种技术通过一系列示意图展示其在芯片制造和封装过程中的关键步骤，从材料结构到最终封装完成的全过程。\n\n全图分为四个部分，分别对应四种主流的CIS封装技术：\n\n---\n\n### 一、激光钻孔技术（Laser Drilling Technology）\n\n位于左上角，该技术以**激光开孔**为核心工艺，用于形成通孔连接。\n\n**主要工艺流程如下：**\n1. **玻璃围堰**：在晶圆表面形成玻璃层作为保护或支撑结构。\n2. **键合**：将玻璃与硅基底进行键合。\n3. **研磨 & 去应力刻蚀**：对背面进行减薄处理，并去除应力。\n4. **预切割**：在特定位置进行初步切割。\n5. **光刻孔 & 孔刻蚀**：通过光刻定义孔位并进行刻蚀。\n6. **光刻槽 & 刻蚀槽**：形成用于布线的沟槽。\n7. **钝化**：在表面形成绝缘层。\n8. **激光开孔 & 激射 & 重布线**：使用激光在硅中打孔，然后进行金属沉积和重新布线。\n9. **阻焊层**：涂覆阻焊层以保护电路。\n10. **切割**：将晶圆分割成单个芯片。\n11. **打标 & 锡球**：标记芯片信息并焊接锡球，完成封装。\n\n👉 特点：利用高精度激光实现通孔，适合高密度互连。\n\n---\n\n### 二、平面停留技术（Planar Stop Technology）\n\n位于右上角，强调在加工过程中保持表面平整性，避免因结构突变导致的应力问题。\n\n**主要工艺流程如下：**\n1. **玻璃围堰** → **键合** → **研磨 & 去应力刻蚀**\n2. **沉积氧化层**：在硅表面生长一层氧化物。\n3. **光刻孔 & 孔刻蚀**：形成通孔。\n4. **光刻槽 & 刻蚀槽**：形成布线沟槽。\n5. **光刻钝化**：进行表面钝化处理。\n6. **金属遮光层 & 氧化刻蚀**：形成遮光层并刻蚀。\n7. **溅射 & 重布线**：沉积金属并进行布线。\n8. **切割** → **打标 & 锡球** → **预切割 & 阻焊层**\n\n👉 特点：注重表面平坦度控制，适用于对光学性能要求高的场景。\n\n---\n\n### 三、UT 半切技术（Ultra-Thin Half-Cut Technology）\n\n位于左下角，属于一种**半切割+超薄化**的技术路线，旨在提升良率和降低成本。\n\n**主要工艺流程如下：**\n1. **玻璃围堰** → **键合** → **研磨 & 去应力刻蚀**\n2. **半切**：仅进行部分切割，不完全分离芯片。\n3. **钝化**：表面钝化处理。\n4. **光刻槽 & 刻蚀槽**：形成布线通道。\n5. **重布线**：进行金属布线。\n6. **阻焊层**：覆盖保护层。\n7. **打标 & 锡球**：标记和焊球。\n8. **切割**：最终完全分离芯片。\n\n👉 特点：采用“半切”方式减少切割损伤，提高生产效率，适合大批量制造。\n\n---\n\n### 四、直孔结构封装技术（Through-Hole Structure Packaging Technology）\n\n位于右下角，是一种基于**垂直通孔（TSV-like）结构**的封装方案。\n\n**主要工艺流程如下：**\n1. **玻璃围堰** → **键合** → **研磨 & 去应力刻蚀**\n2. **氧化层刻蚀**：去除部分氧化层。\n3. **沉积二氧化硅**：形成绝缘层。\n4. **光刻孔 & 刻蚀孔**：形成垂直通孔。\n5. **溅射种子层**：为电镀提供导电基础。\n6. **重布线**：进行金属布线。\n7. **预切割**：准备切割区域。\n8. **切割** → **打标 & 锡球** → **阻焊层**\n\n👉 特点：采用直通孔设计，支持更高密度互连，适用于高性能、小型化应用。\n\n---\n\n### 总结对比\n\n| 技术名称 | 核心特点 | 关键工艺 | 应用场景 |\n|--------|---------|----------|-----------|\n| 激光钻孔技术 | 激光打孔，高精度 | 激光开孔、重布线 | 高端手机、工业相机 |\n| 平面停留技术 | 表面平整控制 | 沉积氧化层、金属遮光 | 高分辨率、低噪声成像 |\n| UT 半切技术 | 半切割+超薄化 | 半切、重布线 | 大规模量产、成本敏感型 |\n| 直孔结构封装 | 垂直通孔设计 | 沉积二氧化硅、直孔刻蚀 | 高速、高密度互连 |\n\n---\n\n### 图形说明\n\n- 所有流程均以**横向箭头**表示工序顺序。\n- 不同颜色代表不同材料层：\n  - 蓝色：硅基底或玻璃\n  - 灰色：金属或阻挡层\n  - 绿色：钝化层或绝缘层\n  - 黄色/橙色：金属布线或种子层\n- “→” 表示下一步工序，“↓” 表示上下层之间的工艺叠加或转移。\n\n---\n\n### 结论\n\n此图系统地对比了当前主流CIS封装技术的**工艺路径差异**，有助于理解不同封装方案在**结构设计、工艺复杂度、良率、成本和性能**方面的权衡。对于半导体封装工程师、研发人员以及投资分析人士而言，是了解CIS产业技术演进的重要参考。",
        "metadata": {
            "filename": "晶方科技-公司研究报告-WLCSP先进封装龙头车载CIS需求扩张带来增长新动能-25071441页.pdf",
            "page": 17,
            "type": "image",
            "img_path": "images/64d712a918013166803e503045b8dc9a69098a4f42037a49286758203edb32aa.jpg",
            "table_body": "None"
        }
    },
    {
        "page_content": "4） 直孔结构封装技术：通常应用在车载等高端领域。采用 Bosch 刻蚀工艺形成垂直通孔，刻蚀完成后采用超声波清洗去除表面由刻蚀生成的氟化物，采用PECVD（Plasma Enhanced Chemical Vapor Deposition）沉积二氧化硅绝缘，从而满足孔底覆盖率要求，电镀工艺也需要重新优化，增加前处理保证孔底浸润性，实现孔内线路的连续。\n资料来源：《浅析CMOS图像传感器晶圆级封装技术》马书英等，华源证券研究所\n封测环节占 CIS 芯片成本的 $20 \\% - 2 5 \\%$ 区间内。2024 年，格科微手机类 CIS 的封装测试成本为 $1 5 . 7 3 \\%$ ，非手机的封装测试成本占比为 $2 2 . 9 3 \\%$ ；思特威封装测试成本占比为 $2 2 . 3 2 \\%$ ；韦尔股份的封装测试费用叠加彩色滤光片的成本占比为 $2 3 . 3 9 \\%$ ，各公司的封装测试成本占比的差异主要与自身产品结构相关。根据 Yole 数据，2023 年 CIS 市场规模为 218 亿美元，假设 CIS 产品的毛利率为 $30 \\%$ ，则其封测市场规模约 30.52-38.15 亿美元。\n",
        "metadata": {
            "filename": "晶方科技-公司研究报告-WLCSP先进封装龙头车载CIS需求扩张带来增长新动能-25071441页.pdf",
            "page": 17,
            "type": "text",
            "img_path": "None",
            "table_body": "None"
        }
    }
]