行政院國家科學委員會專題研究計畫結案報告
以連續波雷射製作之高效能低溫複晶矽薄膜電晶體可靠度分析
計畫編號：NSC93-2215-E-005-011-
NSC94-2218-E-005-010-
NSC95-2221-E-005-110-
執行期限：93 年 08 月 01 日至 96 年 07 月 31 日
主持人： 劉漢文 國立中興大學 電機工程學系
計畫參與人員：林正文、劉俊谷、張為鈞、陳彥佑、林傑嵩
國立中興大學 電機工程學系
一、中英文摘要
低溫複晶矽的主要優勢，是可以用
低廉的價格，製作具驅動電路、高解析
度的液晶顯示器面板。這是由於低溫複
晶矽薄膜電晶體的移動率大於非晶矽薄
膜電晶體數百倍，使得驅動電路可同時
製作在玻璃基板上，可以降低驅動 IC 的
貼附成本，也連帶降低面板與 PCB 間的
電路接點數目，可以大幅提升系統的信
賴度及耐撞擊性，並改善電磁干擾的情
形。另外這樣的技術可以降低面板所需
使用的零件數目，以及庫存壓力，還有
驅動 IC 供貨穩定性的問題。
雖然低溫複晶矽薄膜電晶體的優點
很多，但是受限於製程的良率及均勻
性，目前大多應用於小尺寸的液晶顯示
器上。而在大尺寸的液晶顯示器方面，
目前仍以使用非晶矽薄膜電晶體為主，
因其有技術成熟、良率高、低成本之優
勢。
由於製程上的相關因素，使得低溫
複晶矽薄膜電晶體的電性均勻性不
好、可靠度不佳。藉由相關的可靠度測
試，來探究低溫複晶矽薄膜電晶體的可
靠度及均勻性，並歸納出相關的衰退因
素和機制，再去微調相關製程的參數，
接者再以可靠度測試比較改良前後的
元件衰退變異性，藉以使製程最佳化，
提昇產品良率及品質。
本計畫的目的，在於建立連續波雷
射(CW laser)一維和二維晶粒控制再結
晶法，所製作低溫複晶矽薄膜電晶體元
件於產品應用上之可靠度衰減機制，以
期提出改善元件可靠度的方法。在雷射
機台建立期間，先對傳統準分子雷射所
製作之元件，作可靠度之量測與分析然
後再與 CW laser 的製作之元件作一比
較。一般元件可靠度的研究，係將元件
以直流偏壓量測的方式，在如熱載子效
應或自我發熱效應等對元件特性影響
最嚴重的地方，本計畫除傳統測量方式
之外，特別利用紫外線、定電流應力、、
定電壓應力、溫度電壓及 AC 各種頻率
電壓測試，來探討其可靠度衰減機制。
關鍵詞：低溫複晶矽薄膜電晶體、可靠
度、 紫外線、定電流應力測試、定電
壓應力測試、溫度電壓測試、AC各種
頻率電壓測試
Abstract
The main advantage of low
temperature polysilicon thin-film
transistors（LTPS-TFTs）is liquid crystal
display（LCD）which has driving circuits
on the panel and high resolution, because
the mobility of LTPS-TFTs is 100 times
as fast as that of amorphous silicon TFTs.
High mobility of the LTPS-TFTs can
圖二
ELA//CH 與 ELA⊥CH 的 grain size 以
及它的變異性，我們也做了同時加入
UV 光與定電壓的 LTPS-TFTs 應力測
試，研究元件特性衰退機制。
三、結果與討論
(1) UV 光對 LTPS-TFTs 元件的影響：
UV 光實驗所使用的試片是採用共
平面製作的 LTPS-TFTs 元件，先採用以
傳統準分子雷射再結晶的方式形成的複
晶矽作為比較組。試片通道寬度、長度
皆為20μm、6μm，P 型通道的 TFT 沒有
LDD 結構，而 N 型通道的 TFT 有 LDD
結構，LDD 的長度為 1.4μm。此外試片
尚分成通道方向平行準分子雷射掃瞄方
向的元件及通道方向垂直準分子雷射掃
瞄方向的元件，其概念圖如圖一所示。
實驗條件因為設備的因素，選擇使用無
塵室黃光區的曝光機作為 UV 光來源。
UV 光燈泡規格規格為 360nm~440nm，
功率為 200W。每一顆 TFT 從未曝光時
量測一次電特性，之後每照 1000 秒量一
次電性，累積總數 5000 秒的 UV 光照射
後，再量測一次後結束，實驗流程圖如
圖二所示：
圖三是poly-Si的SEM照片，其中
ELA//CH方向的平均grain尺寸為0.35um
而ELA⊥CH方向的平均grain 尺寸為
0.28um，因此可判斷出ELA//CH在通道
上的grain boundary數目是比ELA//CH來
得少的，但是 grain size的標準差，
ELA⊥CH（σ＝1.3）又比ELA//CH（σ
＝1.6）來的好。
ELA//CH ELA⊥CH
圖一
Initial Measurement
Exposure UV light 1000s
Measurement
Total Times=5000s?
Final Measurement
YES
NO
END
圖七
圖八(A)NMOS
圖八(B)PMOS
圖九(A)NMOS
圖九(B)PMOS
圖七至圖十則是NMOS與PMOS所
有試片的Ion、Vth、Gm對回火時間的
衰退趨勢比較，共有六片試片。回火的
條件分別為溫度200oC、250oC，時間分
別為30min、60min以及120min，由圖可
看出，回火條件在時間60min且溫度
200oC時，電性的回復是最好的。從這
結果我們推測UV光造成的TFT元件電
性衰退，可能是UV光的照射造成介電
層和通道層的介面處有Trap center的產
生，而熱處理可以有效降低其數目，但
其電性也沒有百分之百的恢復。我們認
為溫度太高或是回火的時間過久，都有
可能再打斷矽氫鍵的鍵結。
圖十三
圖十四
圖十五
圖十六
(3) 定電壓對 LTPS-TFTs 元件的影響：
圖十五至圖十七為定電壓應力測
試，元件特性參數變化的曲線圖，在此
定電壓應力測試的試片也是採用與UV
光的試片一樣，通道寬度長度皆為
20μm、6μm，而定電壓應力測試的條件
則 為 NMOS(Vg=10V, Vd=20V,
Vs=0V) ， PMOS(Vg=-10V, Vd=-20V,
Vs=0V)，轉換曲線量測操作在線性區，
其中Ion、Vth、Gm的定義也與UV光的定
義是相同的，而在圖十五中，Ion對定電
壓應力時間的曲線也可看出NMOS明顯
比PMOS的衰退來的嚴重許多，而PMOS
經定電壓的應力測試反而電性有變好的
趨勢，這是由於定電壓的應力測試，產
生熱載子的效應而造成通道長度的縮
短，使得Ion提升[4]，而圖十六中Vth對
應力時間的曲線也可看出NMOS隨著應
力時間增加，其衰退愈加嚴重，且
ELA⊥CH比ELA//CH來得嚴重。而圖十
七則是Gm對應力時間的曲線圖，可看出
NMOS明顯比PMOS衰退來得嚴重許多。
圖二十一 NMOS
圖二十二 PMOS
圖二十三 MNMOS
圖二十四 PMOS
圖二十五 NMOS
圖二十六 PMOS
測的方式決定距離，所以才會有量測
上的差異。另外我們也發現到，三種
應力的測試在第1000秒時其衰退速率
是最大的。
圖三十(A)
圖三十一(A)
圖三十二(A)
圖三十(B)
圖三十一(B)
圖三十二(B)
圖三十五(A)
圖三十六(A)
圖三十七(A)
圖三十五(B)
圖三十六(B)
圖三十七(B)
