<?xml version="1.0" encoding="UTF-8" ?>
<!-- *************************************************************************************
FILE DESCRIPTION
Max Top 5 critical clocks will be reported. For rest user needs to refer to Detailed report
*******************************************************************************************-->
<report_table display_priority="2" name="Timing Summary">
<report_link name="Detailed report">
<data>/home/sora/work/ethout/Implementation/impl1/synlog/top_impl1_fpga_mapper.srr</data>
<title>##### START OF TIMING REPORT #####[</title>
</report_link>
<row>
<data>Clock Name</data>
<data>Req Freq</data>
<data>Est Freq</data>
<data>Slack</data>
</row>
<row>
<data>clk_125_c</data>
<data>125.0 MHz</data>
<data>210.2 MHz</data>
<data>3.243</data>
</row>
<row>
<data>pll|CLKOP_inferred_clock</data>
<data>200.0 MHz</data>
<data>1377.8 MHz</data>
<data>4.274</data>
</row>
<row>
<data>refclkn</data>
<data>100.0 MHz</data>
<data>NA</data>
<data>NA</data>
</row>
<row>
<data>refclkp</data>
<data>100.0 MHz</data>
<data>NA</data>
<data>NA</data>
</row>
<row>
<data>top|phy2_rx_clk</data>
<data>200.0 MHz</data>
<data>258.2 MHz</data>
<data>1.127</data>
</row>
<row>
<data>System</data>
<data>200.0 MHz</data>
<data>563.7 MHz</data>
<data>3.226</data>
</row>
</report_table>
