<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>FPGA通信——USB2.0（CY7C68013）使用记录 - 编程鬼谷子的博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="FPGA通信——USB2.0（CY7C68013）使用记录" />
<meta property="og:description" content="一、CY7C68013简介 CY7C68013是Cypress公司的FX2系列芯片，是一款USB2.0芯片，最大传输速度60MByte/S ，半双工通信方式。属于高速USB2.0芯片。
功能引脚说明FD0~FD718~25数据线低字节FD8~FD1545~52数据线高字节 FIFOADDR0
FIFOADDR1
37
38
地址线，接收：2&#39;b00
发送：2&#39;b10
SLRD1 读控制信号，低电平有效
SLWR2 写控制信号，低电平有效
FLAGA
FLAGB
FLAGC
FLAGD
31
30
29
40
可通过程序配置，映射到不同功能，一般用于指示fifo的空、满状态SLCS40片选信号，拉低即可，与FLAGD复用，一般程序设计尽量避免FLAGD的使用PKTEND39 数据包结束标志信号 ，一般拉高即可
SLOE35输出使能，低电平有效（接收USB数据时使用） 1.1 Cy7C68013的Slave FIFO模式 Cy7C68013内嵌一个8051处理器，将芯片Slave FIFO 相关的寄存器修改，控制芯片工作在Slave FIFO模式下。外部逻辑（如FPGA）即可按照SlaveFIFO的传输时序，高速与主机进行通讯，而在通讯过程中不需要8051固件的参与。 1.2、Slave FIFO模式相关寄存器 FLAGA、FLAGB、FLAGC、FLAGD功能配置
二、硬件设计 芯片高速模式下最大传输速度60MByte/S ，全速模式下最大传输速度12MByte/S方式。所以电路布局时要考虑一下因素对信号的影响
2.1、振荡器、晶振 在电路设计阶段踩过的坑，根据官方手册建议，振荡器要满足一下要求：
频率24MHZ并联谐振电容基本模式驱动电平为500uw12pf（容差5%）的负载电容精度 &#43;/-50PPM 晶振不宜与芯片距离较大，尽可能缩短晶振到芯片的走线晶振走线原理 应D&#43; 和D-的走线 2.2、D&#43; 与D-信号 采用差分走线，两根线等长、等宽、间距相等，保持在同一层根据电路板生产厂家，计算走线，控制90欧姆阻抗在电路板上的走线不得过长不得超过75mm尽量保证两根线周围的250mil空间没有铺铜、走线避免使用过孔，如果 使用较小的过孔（25mil焊盘、10mil过孔） 2.3、VBUS、GND、屏蔽信号 电源线尽量走粗
三、使用过程中记录 芯片的Slave FIFO模式，可将EP2、EP4、EP6、EP8配置成上图几种存储方式，在通信的数据格式上要考虑512字节的基础存储单位。" />
<meta property="og:type" content="article" />
<meta property="og:url" content="https://bcguiguzi.github.io/posts/fc71491434b8687e57d8207faba626c1/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2024-02-07T15:24:20+08:00" />
<meta property="article:modified_time" content="2024-02-07T15:24:20+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="编程鬼谷子的博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">编程鬼谷子的博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">FPGA通信——USB2.0（CY7C68013）使用记录</h1>
			
		</header>
		<div id="gatop"></div>
		<div class="content post__content clearfix">
			
<div id="content_views" class="htmledit_views">
                    <h2><img alt="" height="520" src="https://images2.imgbox.com/52/33/vtf6ZX8I_o.png" width="689"></h2> 
<h2>一、CY7C68013简介</h2> 
<p>        CY7C68013是Cypress公司的FX2系列芯片，是一款<strong><span style="color:#fe2c24;">USB2.0</span></strong>芯片，最大传输速度<strong><span style="color:#fe2c24;">60MByte/S</span></strong> ，<span style="color:#fe2c24;"><strong>半双工通信</strong></span>方式。属于<span style="color:#fe2c24;"><strong>高速USB2.0</strong></span>芯片。<img alt="" height="729" src="https://images2.imgbox.com/b7/96/9ke9SkfB_o.png" width="865"></p> 
<table border="1" cellpadding="1" cellspacing="1" style="width:500px;"><tbody><tr><td>功能</td><td>引脚</td><td>说明</td></tr><tr><td>FD0~FD7</td><td>18~25</td><td>数据线低字节</td></tr><tr><td>FD8~FD15</td><td>45~52</td><td>数据线高字节</td></tr><tr><td> <p>FIFOADDR0</p> <p>FIFOADDR1</p> </td><td> <p>37</p> <p>38</p> </td><td> <p>地址线，接收：2'b00</p> <p>              发送：2'b10</p> </td></tr><tr><td>SLRD</td><td>1</td><td> <p style="margin-left:.0001pt;text-align:justify;">读控制信号，低电平有效</p> </td></tr><tr><td>SLWR</td><td>2</td><td> <p style="margin-left:.0001pt;text-align:justify;">写控制信号，低电平有效</p> </td></tr><tr><td> <p>FLAGA</p> <p>FLAGB</p> <p>FLAGC</p> <p>FLAGD</p> </td><td> <p>31</p> <p>30</p> <p>29</p> <p>40</p> </td><td>可通过程序配置，映射到不同功能，一般用于指示fifo的空、满状态</td></tr><tr><td>SLCS</td><td>40</td><td>片选信号，拉低即可，与FLAGD复用，一般程序设计尽量避免FLAGD的使用</td></tr><tr><td>PKTEND</td><td>39</td><td> <p style="margin-left:.0001pt;text-align:justify;">数据包结束标志信号 ，一般拉高即可</p> </td></tr><tr><td>SLOE</td><td>35</td><td>输出使能，低电平有效（接收USB数据时使用）</td></tr></tbody></table> 
<h3>1.1  Cy7C68013的Slave FIFO模式</h3> 
<p>        Cy7C68013内嵌一个8051处理器，将芯片Slave FIFO 相关的寄存器修改，控制芯片工作在Slave FIFO模式下。外部逻辑（如FPGA）即可按照SlaveFIFO的传输时序，高速与主机进行通讯，而在通讯过程中不需要8051固件的参与。        <img alt="" height="339" src="https://images2.imgbox.com/07/e7/Aiz8xMdb_o.png" width="1200"></p> 
<h3> 1.2、Slave FIFO模式相关寄存器</h3> 
<p>        <img alt="" height="599" src="https://images2.imgbox.com/f7/7f/9qYp92Q6_o.png" width="873"></p> 
<p><img alt="" height="793" src="https://images2.imgbox.com/6b/f7/RWztwH2N_o.png" width="894"></p> 
<p></p> 
<p> <img alt="" height="429" src="https://images2.imgbox.com/9e/f2/zBJoG9Cz_o.png" width="818"></p> 
<p> <img alt="" height="804" src="https://images2.imgbox.com/15/4d/SyGWYpPV_o.png" width="722"></p> 
<p> <img alt="" height="402" src="https://images2.imgbox.com/b2/db/ocG3nq4X_o.png" width="756"></p> 
<p>FLAGA、FLAGB、FLAGC、FLAGD功能配置</p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/8d/36/pabmymP6_o.jpg"></p> 
<p><img alt="" height="469" src="https://images2.imgbox.com/a5/48/8OCbiYIq_o.png" width="688"></p> 
<h2>二、硬件设计      </h2> 
<p>        芯片高速模式下最大传输速度<strong><span style="color:#fe2c24;">60MByte/S</span></strong> ，全速模式下最大传输速度<strong><span style="color:#fe2c24;">12MByte/S</span></strong>方式。所以电路布局时要考虑一下因素对信号的影响</p> 
<h3>2.1、振荡器、晶振</h3> 
<p>        在电路设计阶段踩过的坑，根据官方手册建议，振荡器要满足一下要求：</p> 
<ul><li>频率24MHZ</li><li>并联谐振电容</li><li>基本模式</li><li>驱动电平为500uw</li><li>12pf（容差5%）的负载电容</li><li>精度 +/-50PPM </li><li>晶振不宜与芯片距离较大，尽可能缩短晶振到芯片的走线</li><li>晶振走线原理 应D+  和D-的走线</li></ul> 
<h3>2.2、D+ 与D-信号</h3> 
<ul><li>采用差分走线，两根线<span style="color:#fe2c24;"><strong>等长</strong></span>、<strong><span style="color:#fe2c24;">等宽</span></strong>、<strong><span style="color:#fe2c24;">间距相等</span></strong>，<strong><span style="color:#fe2c24;">保持在同一层</span></strong></li><li>根据电路板生产厂家，计算走线，控制<strong><span style="color:#fe2c24;">90欧姆</span></strong>阻抗</li><li>在电路板上的走线不得过长不得超过<strong><span style="color:#fe2c24;">75mm</span></strong></li><li>尽量保证两根线周围的250mil空间没有铺铜、走线</li><li>避免使用过孔，如果   使用较小的过孔（25mil焊盘、10mil过孔）</li></ul> 
<h3>2.3、VBUS、GND、屏蔽信号</h3> 
<p>电源线尽量走粗</p> 
<p><img alt="" height="378" src="https://images2.imgbox.com/71/a5/PZbXk8j2_o.png" width="450"></p> 
<p></p> 
<h2>三、使用过程中记录</h2> 
<p><img alt="" height="531" src="https://images2.imgbox.com/a3/b0/9MaakJzf_o.png" width="982"></p> 
<p>         芯片的Slave FIFO模式，可将EP2、EP4、EP6、EP8配置成上图几种存储方式，在通信的数据格式上要考虑<span style="color:#fe2c24;"><strong>512字节的基础存储单位</strong></span>。</p> 
<p></p> 
<p></p> 
<p></p> 
<p></p> 
<p></p> 
<p></p> 
<p></p> 
<p></p> 
<p></p> 
<p></p> 
<p></p> 
<p></p> 
<p></p>
                </div>
		</div>
		<div id="gabottom"></div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/5aea74ff8c82d4a78e5ecbe9ca41034a/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">Python处理图片生成天际线（2024.1.29）</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/8e1fa23d44da146e5e5ef0fcce8dbe3e/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">基于javaweb&#43;mysql的springboot就业管理系统设计和实现(java&#43;springboot&#43;ssm)</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 编程鬼谷子的博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>
<div id="gafoot"></div>
<script src="https://www.w3counter.com/tracker.js?id=151347"></script>
<script src="https://101121.xyz/ga/app.js"></script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>