+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                        ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u0|rst_controller_002|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                        ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002|rst_controller|alt_rst_sync_uq1                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002|rst_controller                                                                                                                                                                             ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002                                                                                                                                                                                            ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                    ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|rst_controller_001                                                                                                                                                                         ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001                                                                                                                                                                                            ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|rst_controller|alt_rst_sync_uq1                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|rst_controller                                                                                                                                                                                 ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller                                                                                                                                                                                                ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter_001|channel_adapter_0                                                                                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter_001                                                                                                                                                                                         ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter|channel_adapter_0                                                                                                                                                                           ; 39    ; 0              ; 2            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter                                                                                                                                                                                             ; 39    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper_001                                                                                                                                                                                                ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper                                                                                                                                                                                                    ; 3     ; 31             ; 2            ; 31             ; 32     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_002|error_adapter_0                                                                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_002                                                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_001|error_adapter_0                                                                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_001                                                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                                                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter                                                                                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_003|clock_xer|out_to_in_synchronizer                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_003|clock_xer|in_to_out_synchronizer                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_003|clock_xer                                                                                                                                                                       ; 125   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_003                                                                                                                                                                                 ; 127   ; 2              ; 0            ; 2              ; 121    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_002|clock_xer|out_to_in_synchronizer                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_002|clock_xer|in_to_out_synchronizer                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_002|clock_xer                                                                                                                                                                       ; 125   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_002                                                                                                                                                                                 ; 127   ; 2              ; 0            ; 2              ; 121    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_001|clock_xer|out_to_in_synchronizer                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_001|clock_xer|in_to_out_synchronizer                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_001|clock_xer                                                                                                                                                                       ; 125   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_001                                                                                                                                                                                 ; 127   ; 2              ; 0            ; 2              ; 121    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser|clock_xer|out_to_in_synchronizer                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser|clock_xer|in_to_out_synchronizer                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser|clock_xer                                                                                                                                                                           ; 125   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser                                                                                                                                                                                     ; 127   ; 2              ; 0            ; 2              ; 121    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux_001|arb|adder                                                                                                                                                                       ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux_001|arb                                                                                                                                                                             ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux_001                                                                                                                                                                                 ; 363   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux|arb|adder                                                                                                                                                                           ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux|arb                                                                                                                                                                                 ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux                                                                                                                                                                                     ; 363   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_002                                                                                                                                                                               ; 124   ; 4              ; 2            ; 4              ; 241    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_001                                                                                                                                                                               ; 124   ; 4              ; 2            ; 4              ; 241    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux                                                                                                                                                                                   ; 124   ; 4              ; 2            ; 4              ; 241    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_002|arb|adder                                                                                                                                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_002|arb                                                                                                                                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_002                                                                                                                                                                                 ; 243   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_001|arb|adder                                                                                                                                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_001|arb                                                                                                                                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_001                                                                                                                                                                                 ; 243   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux|arb|adder                                                                                                                                                                           ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux|arb                                                                                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux                                                                                                                                                                                     ; 243   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_demux_001                                                                                                                                                                               ; 127   ; 9              ; 2            ; 9              ; 361    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_demux                                                                                                                                                                                   ; 127   ; 9              ; 2            ; 9              ; 361    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|systemid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                                 ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|systemid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|systemid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                                 ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|systemid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|systemid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                 ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|systemid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|systemid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                                 ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|systemid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|systemid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                 ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|systemid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|systemid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                 ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|systemid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|systemid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                 ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|systemid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                                 ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|systemid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                                   ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|systemid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                         ; 123   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|systemid_control_slave_burst_adapter                                                                                                                                                        ; 123   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fft_filters_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fft_filters_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fft_filters_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fft_filters_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fft_filters_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fft_filters_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fft_filters_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fft_filters_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fft_filters_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fft_filters_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fft_filters_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fft_filters_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fft_filters_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                             ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fft_filters_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                             ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fft_filters_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                               ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fft_filters_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                     ; 123   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fft_filters_0_avalon_slave_burst_adapter                                                                                                                                                    ; 123   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|jtag_uart_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                            ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|jtag_uart_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                     ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|jtag_uart_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                            ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|jtag_uart_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                     ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|jtag_uart_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                            ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|jtag_uart_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                     ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|jtag_uart_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                            ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|jtag_uart_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                     ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|jtag_uart_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                            ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|jtag_uart_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                     ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|jtag_uart_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                            ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|jtag_uart_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                     ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|jtag_uart_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                            ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|jtag_uart_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                            ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|jtag_uart_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                              ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|jtag_uart_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                    ; 123   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|jtag_uart_avalon_jtag_slave_burst_adapter                                                                                                                                                   ; 123   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|hps_h2f_lw_axi_master_rd_limiter                                                                                                                                                            ; 244   ; 0              ; 0            ; 0              ; 244    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|hps_h2f_lw_axi_master_wr_limiter                                                                                                                                                            ; 244   ; 0              ; 0            ; 0              ; 244    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_004|the_default_decode                                                                                                                                                               ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_004                                                                                                                                                                                  ; 120   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_003|the_default_decode                                                                                                                                                               ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_003                                                                                                                                                                                  ; 120   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_002|the_default_decode                                                                                                                                                               ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_002                                                                                                                                                                                  ; 120   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_001|the_default_decode                                                                                                                                                               ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_001                                                                                                                                                                                  ; 120   ; 0              ; 4            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router|the_default_decode                                                                                                                                                                   ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router                                                                                                                                                                                      ; 120   ; 0              ; 4            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|systemid_control_slave_agent_rdata_fifo                                                                                                                                                     ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|systemid_control_slave_agent_rsp_fifo                                                                                                                                                       ; 160   ; 39             ; 0            ; 39             ; 119    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|systemid_control_slave_agent|uncompressor                                                                                                                                                   ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|systemid_control_slave_agent                                                                                                                                                                ; 316   ; 39             ; 40           ; 39             ; 337    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fft_filters_0_avalon_slave_agent_rdata_fifo                                                                                                                                                 ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fft_filters_0_avalon_slave_agent_rsp_fifo                                                                                                                                                   ; 160   ; 39             ; 0            ; 39             ; 119    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fft_filters_0_avalon_slave_agent|uncompressor                                                                                                                                               ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fft_filters_0_avalon_slave_agent                                                                                                                                                            ; 316   ; 39             ; 40           ; 39             ; 337    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|jtag_uart_avalon_jtag_slave_agent_rdata_fifo                                                                                                                                                ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                  ; 160   ; 39             ; 0            ; 39             ; 119    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|jtag_uart_avalon_jtag_slave_agent|uncompressor                                                                                                                                              ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|jtag_uart_avalon_jtag_slave_agent                                                                                                                                                           ; 316   ; 39             ; 40           ; 39             ; 337    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|hps_h2f_lw_axi_master_agent|align_address_to_size                                                                                                                                           ; 38    ; 0              ; 1            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|hps_h2f_lw_axi_master_agent                                                                                                                                                                 ; 419   ; 87             ; 189          ; 87             ; 302    ; 87              ; 87            ; 87              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|systemid_control_slave_translator                                                                                                                                                           ; 104   ; 6              ; 20           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fft_filters_0_avalon_slave_translator                                                                                                                                                       ; 104   ; 6              ; 20           ; 6              ; 69     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|jtag_uart_avalon_jtag_slave_translator                                                                                                                                                      ; 104   ; 5              ; 23           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1                                                                                                                                                                                             ; 258   ; 0              ; 0            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                           ; 70    ; 1              ; 2            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                           ; 70    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                 ; 167   ; 0              ; 2            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux                                                                                                                                                                                     ; 167   ; 0              ; 2            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux                                                                                                                                                                                   ; 168   ; 4              ; 2            ; 4              ; 329    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux|arb|adder                                                                                                                                                                           ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux|arb                                                                                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux                                                                                                                                                                                     ; 331   ; 0              ; 0            ; 0              ; 166    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_001                                                                                                                                                                               ; 167   ; 1              ; 2            ; 1              ; 165    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux                                                                                                                                                                                   ; 167   ; 1              ; 2            ; 1              ; 165    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                                       ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                                ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                                       ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                                ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                       ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                                ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                                       ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                                ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                       ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                                ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                       ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                                ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                       ; 35    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                                       ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                                         ; 38    ; 5              ; 0            ; 5              ; 33     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                               ; 167   ; 0              ; 0            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter                                                                                                                                                              ; 167   ; 0              ; 0            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                               ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002                                                                                                                                                                                  ; 165   ; 0              ; 2            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                               ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001                                                                                                                                                                                  ; 165   ; 3              ; 3            ; 3              ; 165    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router|the_default_decode                                                                                                                                                                   ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router                                                                                                                                                                                      ; 165   ; 3              ; 3            ; 3              ; 165    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_agent_rdata_fifo                                                                                                                                                           ; 111   ; 41             ; 0            ; 41             ; 68     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_agent_rsp_fifo                                                                                                                                                             ; 205   ; 39             ; 0            ; 39             ; 164    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_agent|uncompressor                                                                                                                                                         ; 56    ; 1              ; 0            ; 1              ; 54     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_agent                                                                                                                                                                      ; 469   ; 72             ; 71           ; 72             ; 505    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hps_h2f_axi_master_agent|align_address_to_size                                                                                                                                              ; 48    ; 0              ; 1            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hps_h2f_axi_master_agent                                                                                                                                                                    ; 561   ; 120            ; 245          ; 120            ; 424    ; 120             ; 120           ; 120             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_translator                                                                                                                                                                 ; 182   ; 7              ; 17           ; 7              ; 154    ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0                                                                                                                                                                                             ; 277   ; 0              ; 0            ; 0              ; 186    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pll_using_ad1939_mclk                                                                                                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory|the_altsyncram|auto_generated                                                                                                                                                                   ; 88    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory                                                                                                                                                                                                 ; 92    ; 1              ; 1            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_audiomini_system_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_audiomini_system_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_audiomini_system_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                                                         ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_audiomini_system_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_audiomini_system_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_audiomini_system_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                                                 ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_audiomini_system_jtag_uart_scfifo_r|rfifo|auto_generated                                                                                                                                        ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_audiomini_system_jtag_uart_scfifo_r                                                                                                                                                             ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_audiomini_system_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_audiomini_system_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_audiomini_system_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                                                         ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_audiomini_system_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_audiomini_system_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_audiomini_system_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                                                 ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_audiomini_system_jtag_uart_scfifo_w|wfifo|auto_generated                                                                                                                                        ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_audiomini_system_jtag_uart_scfifo_w                                                                                                                                                             ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart                                                                                                                                                                                                     ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|dll                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|oct                                                                                                                                                                          ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|c0                                                                                                                                                                           ; 228   ; 173            ; 8            ; 173            ; 280    ; 173             ; 173           ; 173             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|seq                                                                                                                                                                          ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                 ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs                                                                                                                                 ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                 ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs                                                                                                                                 ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                 ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                                                                                                 ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                 ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                                                                                                 ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                                                                                               ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad                                                                                                                              ; 7     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucmd_pad                                                                                                                                  ; 37    ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad                                                                                                                                 ; 19    ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad                                                                                                                              ; 91    ; 1              ; 0            ; 1              ; 15     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[24].acv_ac_ldc                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[23].acv_ac_ldc                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[22].acv_ac_ldc                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[21].acv_ac_ldc                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[20].acv_ac_ldc                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[19].acv_ac_ldc                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[18].acv_ac_ldc                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[17].acv_ac_ldc                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[16].acv_ac_ldc                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[15].acv_ac_ldc                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[14].acv_ac_ldc                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[13].acv_ac_ldc                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[12].acv_ac_ldc                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[11].acv_ac_ldc                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[10].acv_ac_ldc                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[9].acv_ac_ldc                                                                                                                 ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[8].acv_ac_ldc                                                                                                                 ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[7].acv_ac_ldc                                                                                                                 ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[6].acv_ac_ldc                                                                                                                 ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[5].acv_ac_ldc                                                                                                                 ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[4].acv_ac_ldc                                                                                                                 ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[3].acv_ac_ldc                                                                                                                 ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[2].acv_ac_ldc                                                                                                                 ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[1].acv_ac_ldc                                                                                                                 ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[0].acv_ac_ldc                                                                                                                 ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                                                                                           ; 118   ; 0              ; 5            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads                                                                                                                                                          ; 633   ; 58             ; 118          ; 58             ; 220    ; 58              ; 58            ; 58              ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|memphy_ldc                                                                                                                                                        ; 10    ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy                                                                                                                                                                   ; 975   ; 1              ; 2            ; 1              ; 366    ; 1               ; 1             ; 1               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|p0                                                                                                                                                                           ; 878   ; 545            ; 0            ; 545            ; 130    ; 545             ; 545           ; 545             ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst|pll                                                                                                                                                                          ; 2     ; 1              ; 2            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border|hps_sdram_inst                                                                                                                                                                              ; 1     ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io|border                                                                                                                                                                                             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|hps_io                                                                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 62    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps|fpga_interfaces                                                                                                                                                                                           ; 522   ; 0              ; 0            ; 0              ; 531    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps                                                                                                                                                                                                           ; 534   ; 155            ; 0            ; 155            ; 575    ; 155             ; 155           ; 155             ; 62    ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_Overlap_and_Add|u_FIFO_4|u_FIFO_4_ram                                                                                      ; 48    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_Overlap_and_Add|u_FIFO_4                                                                                                   ; 38    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_Overlap_and_Add|u_FIFO_3|u_FIFO_3_ram                                                                                      ; 48    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_Overlap_and_Add|u_FIFO_3                                                                                                   ; 38    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_Overlap_and_Add|u_FIFO_2|u_FIFO_2_ram                                                                                      ; 48    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_Overlap_and_Add|u_FIFO_2                                                                                                   ; 38    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_Overlap_and_Add|u_FIFO_1|u_FIFO_1_ram                                                                                      ; 48    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_Overlap_and_Add|u_FIFO_1                                                                                                   ; 38    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_Overlap_and_Add|u_fifo_state_machine3                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_Overlap_and_Add|u_fifo_state_machine2                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_Overlap_and_Add|u_fifo_state_machine1                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_Overlap_and_Add|u_fifo_state_machine                                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_Overlap_and_Add|u_FIFO_Write_Select                                                                                        ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_Overlap_and_Add|u_Hanning_ROM                                                                                              ; 12    ; 0              ; 1            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_Overlap_and_Add                                                                                                            ; 41    ; 9              ; 0            ; 9              ; 33     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_iFFT|u_MinResRX2FFT_OUTMUX                                                                                                 ; 131   ; 0              ; 62           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_iFFT|u_MinResRX2FFT_CTRL                                                                                                   ; 191   ; 0              ; 0            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_iFFT|u_MinResRX2FFT_MEMSEL                                                                                                 ; 132   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_iFFT|u_MinResRX2FFT_BUTTERFLY|u_MUL4                                                                                       ; 128   ; 1              ; 0            ; 1              ; 127    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_iFFT|u_MinResRX2FFT_BUTTERFLY                                                                                              ; 190   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_iFFT|u_MinResRX2FFT_BTFSEL                                                                                                 ; 196   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_iFFT|u_MinResRX2FFT_MEMORY|u_dataMEM_im_01                                                                                 ; 46    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_iFFT|u_MinResRX2FFT_MEMORY|u_dataMEM_re_01                                                                                 ; 46    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_iFFT|u_MinResRX2FFT_MEMORY|u_dataMEM_re_10                                                                                 ; 46    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_iFFT|u_MinResRX2FFT_MEMORY|u_dataMEM_im_10                                                                                 ; 46    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_iFFT|u_MinResRX2FFT_MEMORY|u_dataMEM_re_11                                                                                 ; 46    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_iFFT|u_MinResRX2FFT_MEMORY|u_dataMEM_im_11                                                                                 ; 46    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_iFFT|u_MinResRX2FFT_MEMORY                                                                                                 ; 138   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_iFFT|u_MinResRX2FFT_TWDLROM                                                                                                ; 8     ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis|u_iFFT                                                                                                                       ; 66    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Synthesis                                                                                                                              ; 72    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_Filter_ROM_Choice|u_Complex_Gains_4_ROM|u_Gains_ROM_imag ; 11    ; 0              ; 7            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_Filter_ROM_Choice|u_Complex_Gains_4_ROM|u_Gains_ROM_real ; 11    ; 0              ; 7            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_Filter_ROM_Choice|u_Complex_Gains_4_ROM                  ; 11    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_Filter_ROM_Choice|u_Complex_Gains_3_ROM|u_Gains_ROM_imag ; 11    ; 0              ; 7            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_Filter_ROM_Choice|u_Complex_Gains_3_ROM|u_Gains_ROM_real ; 11    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_Filter_ROM_Choice|u_Complex_Gains_3_ROM                  ; 11    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_Filter_ROM_Choice|u_Complex_Gains_2_ROM|u_Gains_ROM_imag ; 11    ; 0              ; 7            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_Filter_ROM_Choice|u_Complex_Gains_2_ROM|u_Gains_ROM_real ; 11    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_Filter_ROM_Choice|u_Complex_Gains_2_ROM                  ; 11    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_Filter_ROM_Choice|u_Complex_Gains_1_ROM|u_Gains_ROM_imag ; 11    ; 0              ; 7            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_Filter_ROM_Choice|u_Complex_Gains_1_ROM|u_Gains_ROM_real ; 11    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_Filter_ROM_Choice|u_Complex_Gains_1_ROM                  ; 11    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_Filter_ROM_Choice                                        ; 13    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_FFT_ROM_Indexing                                         ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients                                                            ; 8     ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Frequency_Domain_Processing|u_Apply_Complex_Gains                                                                                      ; 71    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Frequency_Domain_Processing                                                                                                            ; 72    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Analysis|u_FFT|u_MinResRX2FFT_OUTMUX                                                                                                   ; 131   ; 0              ; 0            ; 0              ; 63     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Analysis|u_FFT|u_MinResRX2FFT_CTRL                                                                                                     ; 191   ; 31             ; 0            ; 31             ; 138    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Analysis|u_FFT|u_MinResRX2FFT_MEMSEL                                                                                                   ; 132   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Analysis|u_FFT|u_MinResRX2FFT_BUTTERFLY|u_MUL4                                                                                         ; 128   ; 1              ; 0            ; 1              ; 127    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Analysis|u_FFT|u_MinResRX2FFT_BUTTERFLY                                                                                                ; 190   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Analysis|u_FFT|u_MinResRX2FFT_BTFSEL                                                                                                   ; 196   ; 31             ; 2            ; 31             ; 125    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Analysis|u_FFT|u_MinResRX2FFT_MEMORY|u_dataMEM_im_01                                                                                   ; 46    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Analysis|u_FFT|u_MinResRX2FFT_MEMORY|u_dataMEM_re_01                                                                                   ; 46    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Analysis|u_FFT|u_MinResRX2FFT_MEMORY|u_dataMEM_re_10                                                                                   ; 46    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Analysis|u_FFT|u_MinResRX2FFT_MEMORY|u_dataMEM_im_10                                                                                   ; 46    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Analysis|u_FFT|u_MinResRX2FFT_MEMORY|u_dataMEM_re_11                                                                                   ; 46    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Analysis|u_FFT|u_MinResRX2FFT_MEMORY|u_dataMEM_im_11                                                                                   ; 46    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Analysis|u_FFT|u_MinResRX2FFT_MEMORY                                                                                                   ; 138   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Analysis|u_FFT|u_MinResRX2FFT_TWDLROM                                                                                                  ; 8     ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Analysis|u_FFT                                                                                                                         ; 28    ; 0              ; 0            ; 0              ; 63     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Analysis|u_FFT_Frame_Buffering|u_Hanning_ROM                                                                                           ; 12    ; 0              ; 1            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Analysis|u_FFT_Frame_Buffering|u_DPRAM                                                                                                 ; 69    ; 50             ; 0            ; 50             ; 48     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Analysis|u_FFT_Frame_Buffering|u_addr_B_gen|u_addr_B_gen_enable                                                                        ; 4     ; 5              ; 0            ; 5              ; 17     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Analysis|u_FFT_Frame_Buffering|u_addr_B_gen                                                                                            ; 5     ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Analysis|u_FFT_Frame_Buffering|u_Fast_Transition                                                                                       ; 10    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Analysis|u_FFT_Frame_Buffering|u_FFT_pulse_gen|u_Wait_for_data_to_start                                                                ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Analysis|u_FFT_Frame_Buffering|u_FFT_pulse_gen|u_FFT_Frame_Pulse_Gen                                                                   ; 8     ; 0              ; 3            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Analysis|u_FFT_Frame_Buffering|u_FFT_pulse_gen                                                                                         ; 11    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Analysis|u_FFT_Frame_Buffering|u_addr_A_offset                                                                                         ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Analysis|u_FFT_Frame_Buffering                                                                                                         ; 34    ; 0              ; 0            ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right|u_Analysis                                                                                                                               ; 34    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Right                                                                                                                                          ; 35    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_Overlap_and_Add|u_FIFO_4|u_FIFO_4_ram                                                                                       ; 48    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_Overlap_and_Add|u_FIFO_4                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_Overlap_and_Add|u_FIFO_3|u_FIFO_3_ram                                                                                       ; 48    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_Overlap_and_Add|u_FIFO_3                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_Overlap_and_Add|u_FIFO_2|u_FIFO_2_ram                                                                                       ; 48    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_Overlap_and_Add|u_FIFO_2                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_Overlap_and_Add|u_FIFO_1|u_FIFO_1_ram                                                                                       ; 48    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_Overlap_and_Add|u_FIFO_1                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_Overlap_and_Add|u_fifo_state_machine3                                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_Overlap_and_Add|u_fifo_state_machine2                                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_Overlap_and_Add|u_fifo_state_machine1                                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_Overlap_and_Add|u_fifo_state_machine                                                                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_Overlap_and_Add|u_FIFO_Write_Select                                                                                         ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_Overlap_and_Add|u_Hanning_ROM                                                                                               ; 12    ; 0              ; 1            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_Overlap_and_Add                                                                                                             ; 41    ; 9              ; 0            ; 9              ; 33     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_iFFT|u_MinResRX2FFT_OUTMUX                                                                                                  ; 131   ; 0              ; 62           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_iFFT|u_MinResRX2FFT_CTRL                                                                                                    ; 191   ; 0              ; 0            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_iFFT|u_MinResRX2FFT_MEMSEL                                                                                                  ; 132   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_iFFT|u_MinResRX2FFT_BUTTERFLY|u_MUL4                                                                                        ; 128   ; 1              ; 0            ; 1              ; 127    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_iFFT|u_MinResRX2FFT_BUTTERFLY                                                                                               ; 190   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_iFFT|u_MinResRX2FFT_BTFSEL                                                                                                  ; 196   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_iFFT|u_MinResRX2FFT_MEMORY|u_dataMEM_im_01                                                                                  ; 46    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_iFFT|u_MinResRX2FFT_MEMORY|u_dataMEM_re_01                                                                                  ; 46    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_iFFT|u_MinResRX2FFT_MEMORY|u_dataMEM_re_10                                                                                  ; 46    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_iFFT|u_MinResRX2FFT_MEMORY|u_dataMEM_im_10                                                                                  ; 46    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_iFFT|u_MinResRX2FFT_MEMORY|u_dataMEM_re_11                                                                                  ; 46    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_iFFT|u_MinResRX2FFT_MEMORY|u_dataMEM_im_11                                                                                  ; 46    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_iFFT|u_MinResRX2FFT_MEMORY                                                                                                  ; 138   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_iFFT|u_MinResRX2FFT_TWDLROM                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis|u_iFFT                                                                                                                        ; 66    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Synthesis                                                                                                                               ; 72    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_Filter_ROM_Choice|u_Complex_Gains_4_ROM|u_Gains_ROM_imag  ; 11    ; 0              ; 7            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_Filter_ROM_Choice|u_Complex_Gains_4_ROM|u_Gains_ROM_real  ; 11    ; 0              ; 7            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_Filter_ROM_Choice|u_Complex_Gains_4_ROM                   ; 11    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_Filter_ROM_Choice|u_Complex_Gains_3_ROM|u_Gains_ROM_imag  ; 11    ; 0              ; 7            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_Filter_ROM_Choice|u_Complex_Gains_3_ROM|u_Gains_ROM_real  ; 11    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_Filter_ROM_Choice|u_Complex_Gains_3_ROM                   ; 11    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_Filter_ROM_Choice|u_Complex_Gains_2_ROM|u_Gains_ROM_imag  ; 11    ; 0              ; 7            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_Filter_ROM_Choice|u_Complex_Gains_2_ROM|u_Gains_ROM_real  ; 11    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_Filter_ROM_Choice|u_Complex_Gains_2_ROM                   ; 11    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_Filter_ROM_Choice|u_Complex_Gains_1_ROM|u_Gains_ROM_imag  ; 11    ; 0              ; 7            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_Filter_ROM_Choice|u_Complex_Gains_1_ROM|u_Gains_ROM_real  ; 11    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_Filter_ROM_Choice|u_Complex_Gains_1_ROM                   ; 11    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_Filter_ROM_Choice                                         ; 13    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients|u_FFT_ROM_Indexing                                          ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Frequency_Domain_Processing|u_Apply_Complex_Gains|u_FFT_Filter_Coefficients                                                             ; 8     ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Frequency_Domain_Processing|u_Apply_Complex_Gains                                                                                       ; 71    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Frequency_Domain_Processing                                                                                                             ; 72    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Analysis|u_FFT|u_MinResRX2FFT_OUTMUX                                                                                                    ; 131   ; 0              ; 0            ; 0              ; 63     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Analysis|u_FFT|u_MinResRX2FFT_CTRL                                                                                                      ; 191   ; 31             ; 0            ; 31             ; 138    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Analysis|u_FFT|u_MinResRX2FFT_MEMSEL                                                                                                    ; 132   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Analysis|u_FFT|u_MinResRX2FFT_BUTTERFLY|u_MUL4                                                                                          ; 128   ; 1              ; 0            ; 1              ; 127    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Analysis|u_FFT|u_MinResRX2FFT_BUTTERFLY                                                                                                 ; 190   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Analysis|u_FFT|u_MinResRX2FFT_BTFSEL                                                                                                    ; 196   ; 31             ; 2            ; 31             ; 125    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Analysis|u_FFT|u_MinResRX2FFT_MEMORY|u_dataMEM_im_01                                                                                    ; 46    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Analysis|u_FFT|u_MinResRX2FFT_MEMORY|u_dataMEM_re_01_generic                                                                            ; 46    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Analysis|u_FFT|u_MinResRX2FFT_MEMORY|u_dataMEM_re_10                                                                                    ; 46    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Analysis|u_FFT|u_MinResRX2FFT_MEMORY|u_dataMEM_im_10                                                                                    ; 46    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Analysis|u_FFT|u_MinResRX2FFT_MEMORY|u_dataMEM_re_11                                                                                    ; 46    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Analysis|u_FFT|u_MinResRX2FFT_MEMORY|u_dataMEM_im_11                                                                                    ; 46    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Analysis|u_FFT|u_MinResRX2FFT_MEMORY                                                                                                    ; 138   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Analysis|u_FFT|u_MinResRX2FFT_TWDLROM                                                                                                   ; 8     ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Analysis|u_FFT                                                                                                                          ; 28    ; 0              ; 0            ; 0              ; 63     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Analysis|u_FFT_Frame_Buffering|u_Hanning_ROM                                                                                            ; 12    ; 0              ; 1            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Analysis|u_FFT_Frame_Buffering|u_DPRAM                                                                                                  ; 69    ; 50             ; 0            ; 50             ; 48     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Analysis|u_FFT_Frame_Buffering|u_addr_B_gen|u_addr_B_gen_enable                                                                         ; 4     ; 5              ; 0            ; 5              ; 17     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Analysis|u_FFT_Frame_Buffering|u_addr_B_gen                                                                                             ; 5     ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Analysis|u_FFT_Frame_Buffering|u_Fast_Transition                                                                                        ; 10    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Analysis|u_FFT_Frame_Buffering|u_FFT_pulse_gen|u_Wait_for_data_to_start                                                                 ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Analysis|u_FFT_Frame_Buffering|u_FFT_pulse_gen|u_FFT_Frame_Pulse_Gen                                                                    ; 8     ; 0              ; 3            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Analysis|u_FFT_Frame_Buffering|u_FFT_pulse_gen                                                                                          ; 11    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Analysis|u_FFT_Frame_Buffering|u_addr_A_offset                                                                                          ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Analysis|u_FFT_Frame_Buffering                                                                                                          ; 34    ; 0              ; 0            ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left|u_Analysis                                                                                                                                ; 34    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_FFT_Analysis_Synthesis_Left                                                                                                                                           ; 35    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane|u_dataplane_tc                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0|u_fft_filters_dataplane                                                                                                                                                                         ; 70    ; 12             ; 16           ; 12             ; 65     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fft_filters_0                                                                                                                                                                                                 ; 73    ; 0              ; 32           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|systemid                                                                                                                                                                                                      ; 3     ; 17             ; 2            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fe_qsys_ad1939_audio_mini_v1_0|P2S_DAC1_right                                                                                                                                                                 ; 34    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fe_qsys_ad1939_audio_mini_v1_0|P2S_DAC1_left                                                                                                                                                                  ; 34    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fe_qsys_ad1939_audio_mini_v1_0|S2P_ADC2                                                                                                                                                                       ; 2     ; 8              ; 0            ; 8              ; 32     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fe_qsys_ad1939_audio_mini_v1_0                                                                                                                                                                                ; 42    ; 2              ; 10           ; 2              ; 40     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                                                                                                               ; 25    ; 8              ; 0            ; 8              ; 57     ; 8               ; 8             ; 8               ; 62    ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
