
ACKOUT_REG_2 = BUF(U62_1)
STATE_REG_2__2 = BUF(U57_1)
STATE_REG_1__2 = BUF(U56_1)
STATE_REG_0__2 = BUF(U55_1)
CC_MUX_REG_2__2 = BUF(U59_1)
CC_MUX_REG_1__2 = BUF(U58_1)
USCITE_REG_2__2 = BUF(U61_1)
USCITE_REG_1__2 = BUF(U60_1)
ENABLE_COUNT_REG_2 = BUF(U62_1)





U54_1= AND(U90_1, U89_1)
U55_1= NAND(U54_1, U78_1)
U56_1= NAND(U82_1, U81_1, U72_1, U66_1)
U57_1= NAND(U80_1, U79_1)
U58_1= NAND(U88_1, U69_1, U92_1, U91_1)
U59_1= NAND(U86_1, U70_1, U85_1)
U60_1= NAND(EQL_1, U76_1, U54_1)
U61_1= NAND(U72_1, U75_1)
U62_1= NAND(U84_1, U83_1)
U63_1= AND(STATE_REG_2__1, STATE_REG_1__1, STATE_REG_0__1enc)
U64_1= NOT(STATE_REG_1__1)
U65_1= NOT(EQL_1)
U66_1= NAND(EQL_1, STATE_REG_1__1enc)
U67_1= NOT(STATE_REG_2__1)
U68_1= NOT(STATE_REG_0__1)
U69_1= OR(STATE_REG_2__1, STATE_REG_0__1enc)
U70_1= NAND(U64_1, U67_1, STATE_REG_0__1enc)
U71_1= NOT(U66_1)
U72_1= NAND(STATE_REG_2__1, U68_1, U64_1, U65_1)
U73_1= NOT(U69_1)
U74_1= NOT(U70_1)
U75_1= NAND(STATE_REG_2__1, U71_1)
U76_1= NAND(STATE_REG_2__1, STATE_REG_1__1enc)
U77_1= OR(STATE_REG_1__1, STATE_REG_0__1enc)
U78_1= NAND(U65_1, U77_1)
U79_1= NAND(U74_1, U65_1)
U80_1= NAND(STATE_REG_2__1, U78_1)
U81_1= NAND(EQL_1, U67_1, STATE_REG_0__1enc)
U82_1= NAND(U73_1, STATE_REG_1__1enc)
U83_1= NAND(STATE_REG_1__1, U65_1, U73_1)
U84_1= OR(CONT_EQL_1, U63_1)
U85_1= NAND(U71_1, U68_1)
U86_1= NAND(STATE_REG_2__1, U78_1)
U87_1= NAND(EQL_1, U68_1)
U88_1= NAND(STATE_REG_0__1, STATE_REG_2__1enc)
U89_1= NAND(U73_1, U64_1)
U90_1= NAND(STATE_REG_0__1, STATE_REG_1__1enc)
U91_1= NAND(EQL_1, U64_1)
U92_1= NAND(STATE_REG_1__1, U87_1)

ACKOUT_REG_3 = BUF(U62_2)
STATE_REG_2__3 = BUF(U57_2)
STATE_REG_1__3 = BUF(U56_2)
STATE_REG_0__3 = BUF(U55_2)
CC_MUX_REG_2__3 = BUF(U59_2)
CC_MUX_REG_1__3 = BUF(U58_2)
USCITE_REG_2__3 = BUF(U61_2)
USCITE_REG_1__3 = BUF(U60_2)
ENABLE_COUNT_REG_3 = BUF(U62_2)





U54_2= AND(U90_2, U89_2)
U55_2= NAND(U54_2, U78_2)
U56_2= NAND(U82_2, U81_2, U72_2, U66_2)
U57_2= NAND(U80_2, U79_2)
U58_2= NAND(U88_2, U69_2, U92_2, U91_2)
U59_2= NAND(U86_2, U70_2, U85_2)
U60_2= NAND(EQL_2, U76_2, U54_2)
U61_2= NAND(U72_2, U75_2)
U62_2= NAND(U84_2, U83_2)
U63_2= AND(STATE_REG_2__2, STATE_REG_1__2, STATE_REG_0__2)
U64_2= NOT(STATE_REG_1__2)
U65_2= NOT(EQL_2)
U66_2= NAND(EQL_2, STATE_REG_1__2)
U67_2= NOT(STATE_REG_2__2)
U68_2= NOT(STATE_REG_0__2)
U69_2= OR(STATE_REG_2__2, STATE_REG_0__2)
U70_2= NAND(U64_2, U67_2, STATE_REG_0__2)
U71_2= NOT(U66_2)
U72_2= NAND(STATE_REG_2__2, U68_2, U64_2, U65_2)
U73_2= NOT(U69_2)
U74_2= NOT(U70_2)
U75_2= NAND(STATE_REG_2__2, U71_2)
U76_2= NAND(STATE_REG_2__2, STATE_REG_1__2)
U77_2= OR(STATE_REG_1__2, STATE_REG_0__2)
U78_2= NAND(U65_2, U77_2)
U79_2= NAND(U74_2, U65_2)
U80_2= NAND(STATE_REG_2__2, U78_2)
U81_2= NAND(EQL_2, U67_2, STATE_REG_0__2)
U82_2= NAND(U73_2, STATE_REG_1__2)
U83_2= NAND(STATE_REG_1__2, U65_2, U73_2)
U84_2= OR(CONT_EQL_2, U63_2)
U85_2= NAND(U71_2, U68_2)
U86_2= NAND(STATE_REG_2__2, U78_2)
U87_2= NAND(EQL_2, U68_2)
U88_2= NAND(STATE_REG_0__2, STATE_REG_2__2)
U89_2= NAND(U73_2, U64_2)
U90_2= NAND(STATE_REG_0__2, STATE_REG_1__2)
U91_2= NAND(EQL_2, U64_2)
U92_2= NAND(STATE_REG_1__2, U87_2)

ACKOUT_REG_4 = BUF(U62_3)
STATE_REG_2__4 = BUF(U57_3)
STATE_REG_1__4 = BUF(U56_3)
STATE_REG_0__4 = BUF(U55_3)
CC_MUX_REG_2__4 = BUF(U59_3)
CC_MUX_REG_1__4 = BUF(U58_3)
USCITE_REG_2__4 = BUF(U61_3)
USCITE_REG_1__4 = BUF(U60_3)
ENABLE_COUNT_REG_4 = BUF(U62_3)





U54_3= AND(U90_3, U89_3)
U55_3= NAND(U54_3, U78_3)
U56_3= NAND(U82_3, U81_3, U72_3, U66_3)
U57_3= NAND(U80_3, U79_3)
U58_3= NAND(U88_3, U69_3, U92_3, U91_3)
U59_3= NAND(U86_3, U70_3, U85_3)
U60_3= NAND(EQL_3, U76_3, U54_3)
U61_3= NAND(U72_3, U75_3)
U62_3= NAND(U84_3, U83_3)
U63_3= AND(STATE_REG_2__3, STATE_REG_1__3, STATE_REG_0__3)
U64_3= NOT(STATE_REG_1__3)
U65_3= NOT(EQL_3)
U66_3= NAND(EQL_3, STATE_REG_1__3)
U67_3= NOT(STATE_REG_2__3)
U68_3= NOT(STATE_REG_0__3)
U69_3= OR(STATE_REG_2__3, STATE_REG_0__3)
U70_3= NAND(U64_3, U67_3, STATE_REG_0__3)
U71_3= NOT(U66_3)
U72_3= NAND(STATE_REG_2__3, U68_3, U64_3, U65_3)
U73_3= NOT(U69_3)
U74_3= NOT(U70_3)
U75_3= NAND(STATE_REG_2__3, U71_3)
U76_3= NAND(STATE_REG_2__3, STATE_REG_1__3)
U77_3= OR(STATE_REG_1__3, STATE_REG_0__3)
U78_3= NAND(U65_3, U77_3)
U79_3= NAND(U74_3, U65_3)
U80_3= NAND(STATE_REG_2__3, U78_3)
U81_3= NAND(EQL_3, U67_3, STATE_REG_0__3)
U82_3= NAND(U73_3, STATE_REG_1__3)
U83_3= NAND(STATE_REG_1__3, U65_3, U73_3)
U84_3= OR(CONT_EQL_3, U63_3)
U85_3= NAND(U71_3, U68_3)
U86_3= NAND(STATE_REG_2__3, U78_3)
U87_3= NAND(EQL_3, U68_3)
U88_3= NAND(STATE_REG_0__3, STATE_REG_2__3)
U89_3= NAND(U73_3, U64_3)
U90_3= NAND(STATE_REG_0__3, STATE_REG_1__3)
U91_3= NAND(EQL_3, U64_3)
U92_3= NAND(STATE_REG_1__3, U87_3)

ACKOUT_REG_5 = BUF(U62_4)
STATE_REG_2__5 = BUF(U57_4)
STATE_REG_1__5 = BUF(U56_4)
STATE_REG_0__5 = BUF(U55_4)
CC_MUX_REG_2__5 = BUF(U59_4)
CC_MUX_REG_1__5 = BUF(U58_4)
USCITE_REG_2__5 = BUF(U61_4)
USCITE_REG_1__5 = BUF(U60_4)
ENABLE_COUNT_REG_5 = BUF(U62_4)





U54_4= AND(U90_4, U89_4)
U55_4= NAND(U54_4, U78_4)
U56_4= NAND(U82_4, U81_4, U72_4, U66_4)
U57_4= NAND(U80_4, U79_4)
U58_4= NAND(U88_4, U69_4, U92_4, U91_4)
U59_4= NAND(U86_4, U70_4, U85_4)
U60_4= NAND(EQL_4, U76_4, U54_4)
U61_4= NAND(U72_4, U75_4)
U62_4= NAND(U84_4, U83_4)
U63_4= AND(STATE_REG_2__4, STATE_REG_1__4, STATE_REG_0__4)
U64_4= NOT(STATE_REG_1__4)
U65_4= NOT(EQL_4)
U66_4= NAND(EQL_4, STATE_REG_1__4)
U67_4= NOT(STATE_REG_2__4)
U68_4= NOT(STATE_REG_0__4)
U69_4= OR(STATE_REG_2__4, STATE_REG_0__4)
U70_4= NAND(U64_4, U67_4, STATE_REG_0__4)
U71_4= NOT(U66_4)
U72_4= NAND(STATE_REG_2__4, U68_4, U64_4, U65_4)
U73_4= NOT(U69_4)
U74_4= NOT(U70_4)
U75_4= NAND(STATE_REG_2__4, U71_4)
U76_4= NAND(STATE_REG_2__4, STATE_REG_1__4)
U77_4= OR(STATE_REG_1__4, STATE_REG_0__4)
U78_4= NAND(U65_4, U77_4)
U79_4= NAND(U74_4, U65_4)
U80_4= NAND(STATE_REG_2__4, U78_4)
U81_4= NAND(EQL_4, U67_4, STATE_REG_0__4)
U82_4= NAND(U73_4, STATE_REG_1__4)
U83_4= NAND(STATE_REG_1__4, U65_4, U73_4)
U84_4= OR(CONT_EQL_4, U63_4)
U85_4= NAND(U71_4, U68_4)
U86_4= NAND(STATE_REG_2__4, U78_4)
U87_4= NAND(EQL_4, U68_4)
U88_4= NAND(STATE_REG_0__4, STATE_REG_2__4)
U89_4= NAND(U73_4, U64_4)
U90_4= NAND(STATE_REG_0__4, STATE_REG_1__4)
U91_4= NAND(EQL_4, U64_4)
U92_4= NAND(STATE_REG_1__4, U87_4)

ACKOUT_REG_6 = BUF(U62_5)
STATE_REG_2__6 = BUF(U57_5)
STATE_REG_1__6 = BUF(U56_5)
STATE_REG_0__6 = BUF(U55_5)
CC_MUX_REG_2__6 = BUF(U59_5)
CC_MUX_REG_1__6 = BUF(U58_5)
USCITE_REG_2__6 = BUF(U61_5)
USCITE_REG_1__6 = BUF(U60_5)
ENABLE_COUNT_REG_6 = BUF(U62_5)





U54_5= AND(U90_5, U89_5)
U55_5= NAND(U54_5, U78_5)
U56_5= NAND(U82_5, U81_5, U72_5, U66_5)
U57_5= NAND(U80_5, U79_5)
U58_5= NAND(U88_5, U69_5, U92_5, U91_5)
U59_5= NAND(U86_5, U70_5, U85_5)
U60_5= NAND(EQL_5, U76_5, U54_5)
U61_5= NAND(U72_5, U75_5)
U62_5= NAND(U84_5, U83_5)
U63_5= AND(STATE_REG_2__5, STATE_REG_1__5, STATE_REG_0__5)
U64_5= NOT(STATE_REG_1__5)
U65_5= NOT(EQL_5)
U66_5= NAND(EQL_5, STATE_REG_1__5)
U67_5= NOT(STATE_REG_2__5)
U68_5= NOT(STATE_REG_0__5)
U69_5= OR(STATE_REG_2__5, STATE_REG_0__5)
U70_5= NAND(U64_5, U67_5, STATE_REG_0__5)
U71_5= NOT(U66_5)
U72_5= NAND(STATE_REG_2__5, U68_5, U64_5, U65_5)
U73_5= NOT(U69_5)
U74_5= NOT(U70_5)
U75_5= NAND(STATE_REG_2__5, U71_5)
U76_5= NAND(STATE_REG_2__5, STATE_REG_1__5)
U77_5= OR(STATE_REG_1__5, STATE_REG_0__5)
U78_5= NAND(U65_5, U77_5)
U79_5= NAND(U74_5, U65_5)
U80_5= NAND(STATE_REG_2__5, U78_5)
U81_5= NAND(EQL_5, U67_5, STATE_REG_0__5)
U82_5= NAND(U73_5, STATE_REG_1__5)
U83_5= NAND(STATE_REG_1__5, U65_5, U73_5)
U84_5= OR(CONT_EQL_5, U63_5)
U85_5= NAND(U71_5, U68_5)
U86_5= NAND(STATE_REG_2__5, U78_5)
U87_5= NAND(EQL_5, U68_5)
U88_5= NAND(STATE_REG_0__5, STATE_REG_2__5)
U89_5= NAND(U73_5, U64_5)
U90_5= NAND(STATE_REG_0__5, STATE_REG_1__5)
U91_5= NAND(EQL_5, U64_5)
U92_5= NAND(STATE_REG_1__5, U87_5)

ACKOUT_REG_7 = BUF(U62_6)
STATE_REG_2__7 = BUF(U57_6)
STATE_REG_1__7 = BUF(U56_6)
STATE_REG_0__7 = BUF(U55_6)
CC_MUX_REG_2__7 = BUF(U59_6)
CC_MUX_REG_1__7 = BUF(U58_6)
USCITE_REG_2__7 = BUF(U61_6)
USCITE_REG_1__7 = BUF(U60_6)
ENABLE_COUNT_REG_7 = BUF(U62_6)





U54_6= AND(U90_6, U89_6)
U55_6= NAND(U54_6, U78_6)
U56_6= NAND(U82_6, U81_6, U72_6, U66_6)
U57_6= NAND(U80_6, U79_6)
U58_6= NAND(U88_6, U69_6, U92_6, U91_6)
U59_6= NAND(U86_6, U70_6, U85_6)
U60_6= NAND(EQL_6, U76_6, U54_6)
U61_6= NAND(U72_6, U75_6)
U62_6= NAND(U84_6, U83_6)
U63_6= AND(STATE_REG_2__6, STATE_REG_1__6, STATE_REG_0__6)
U64_6= NOT(STATE_REG_1__6)
U65_6= NOT(EQL_6)
U66_6= NAND(EQL_6, STATE_REG_1__6)
U67_6= NOT(STATE_REG_2__6)
U68_6= NOT(STATE_REG_0__6)
U69_6= OR(STATE_REG_2__6, STATE_REG_0__6)
U70_6= NAND(U64_6, U67_6, STATE_REG_0__6)
U71_6= NOT(U66_6)
U72_6= NAND(STATE_REG_2__6, U68_6, U64_6, U65_6)
U73_6= NOT(U69_6)
U74_6= NOT(U70_6)
U75_6= NAND(STATE_REG_2__6, U71_6)
U76_6= NAND(STATE_REG_2__6, STATE_REG_1__6)
U77_6= OR(STATE_REG_1__6, STATE_REG_0__6)
U78_6= NAND(U65_6, U77_6)
U79_6= NAND(U74_6, U65_6)
U80_6= NAND(STATE_REG_2__6, U78_6)
U81_6= NAND(EQL_6, U67_6, STATE_REG_0__6)
U82_6= NAND(U73_6, STATE_REG_1__6)
U83_6= NAND(STATE_REG_1__6, U65_6, U73_6)
U84_6= OR(CONT_EQL_6, U63_6)
U85_6= NAND(U71_6, U68_6)
U86_6= NAND(STATE_REG_2__6, U78_6)
U87_6= NAND(EQL_6, U68_6)
U88_6= NAND(STATE_REG_0__6, STATE_REG_2__6)
U89_6= NAND(U73_6, U64_6)
U90_6= NAND(STATE_REG_0__6, STATE_REG_1__6)
U91_6= NAND(EQL_6, U64_6)
U92_6= NAND(STATE_REG_1__6, U87_6)

ACKOUT_REG_8 = BUF(U62_7)
STATE_REG_2__8 = BUF(U57_7)
STATE_REG_1__8 = BUF(U56_7)
STATE_REG_0__8 = BUF(U55_7)
CC_MUX_REG_2__8 = BUF(U59_7)
CC_MUX_REG_1__8 = BUF(U58_7)
USCITE_REG_2__8 = BUF(U61_7)
USCITE_REG_1__8 = BUF(U60_7)
ENABLE_COUNT_REG_8 = BUF(U62_7)





U54_7= AND(U90_7, U89_7)
U55_7= NAND(U54_7, U78_7)
U56_7= NAND(U82_7, U81_7, U72_7, U66_7)
U57_7= NAND(U80_7, U79_7)
U58_7= NAND(U88_7, U69_7, U92_7, U91_7)
U59_7= NAND(U86_7, U70_7, U85_7)
U60_7= NAND(EQL_7, U76_7, U54_7)
U61_7= NAND(U72_7, U75_7)
U62_7= NAND(U84_7, U83_7)
U63_7= AND(STATE_REG_2__7, STATE_REG_1__7, STATE_REG_0__7)
U64_7= NOT(STATE_REG_1__7)
U65_7= NOT(EQL_7)
U66_7= NAND(EQL_7, STATE_REG_1__7)
U67_7= NOT(STATE_REG_2__7)
U68_7= NOT(STATE_REG_0__7)
U69_7= OR(STATE_REG_2__7, STATE_REG_0__7)
U70_7= NAND(U64_7, U67_7, STATE_REG_0__7)
U71_7= NOT(U66_7)
U72_7= NAND(STATE_REG_2__7, U68_7, U64_7, U65_7)
U73_7= NOT(U69_7)
U74_7= NOT(U70_7)
U75_7= NAND(STATE_REG_2__7, U71_7)
U76_7= NAND(STATE_REG_2__7, STATE_REG_1__7)
U77_7= OR(STATE_REG_1__7, STATE_REG_0__7)
U78_7= NAND(U65_7, U77_7)
U79_7= NAND(U74_7, U65_7)
U80_7= NAND(STATE_REG_2__7, U78_7)
U81_7= NAND(EQL_7, U67_7, STATE_REG_0__7)
U82_7= NAND(U73_7, STATE_REG_1__7)
U83_7= NAND(STATE_REG_1__7, U65_7, U73_7)
U84_7= OR(CONT_EQL_7, U63_7)
U85_7= NAND(U71_7, U68_7)
U86_7= NAND(STATE_REG_2__7, U78_7)
U87_7= NAND(EQL_7, U68_7)
U88_7= NAND(STATE_REG_0__7, STATE_REG_2__7)
U89_7= NAND(U73_7, U64_7)
U90_7= NAND(STATE_REG_0__7, STATE_REG_1__7)
U91_7= NAND(EQL_7, U64_7)
U92_7= NAND(STATE_REG_1__7, U87_7)

ACKOUT_REG_9 = BUF(U62_8)
STATE_REG_2__9 = BUF(U57_8)
STATE_REG_1__9 = BUF(U56_8)
STATE_REG_0__9 = BUF(U55_8)
CC_MUX_REG_2__9 = BUF(U59_8)
CC_MUX_REG_1__9 = BUF(U58_8)
USCITE_REG_2__9 = BUF(U61_8)
USCITE_REG_1__9 = BUF(U60_8)
ENABLE_COUNT_REG_9 = BUF(U62_8)





U54_8= AND(U90_8, U89_8)
U55_8= NAND(U54_8, U78_8)
U56_8= NAND(U82_8, U81_8, U72_8, U66_8)
U57_8= NAND(U80_8, U79_8)
U58_8= NAND(U88_8, U69_8, U92_8, U91_8)
U59_8= NAND(U86_8, U70_8, U85_8)
U60_8= NAND(EQL_8, U76_8, U54_8)
U61_8= NAND(U72_8, U75_8)
U62_8= NAND(U84_8, U83_8)
U63_8= AND(STATE_REG_2__8, STATE_REG_1__8, STATE_REG_0__8)
U64_8= NOT(STATE_REG_1__8)
U65_8= NOT(EQL_8)
U66_8= NAND(EQL_8, STATE_REG_1__8)
U67_8= NOT(STATE_REG_2__8)
U68_8= NOT(STATE_REG_0__8)
U69_8= OR(STATE_REG_2__8, STATE_REG_0__8)
U70_8= NAND(U64_8, U67_8, STATE_REG_0__8)
U71_8= NOT(U66_8)
U72_8= NAND(STATE_REG_2__8, U68_8, U64_8, U65_8)
U73_8= NOT(U69_8)
U74_8= NOT(U70_8)
U75_8= NAND(STATE_REG_2__8, U71_8)
U76_8= NAND(STATE_REG_2__8, STATE_REG_1__8)
U77_8= OR(STATE_REG_1__8, STATE_REG_0__8)
U78_8= NAND(U65_8, U77_8)
U79_8= NAND(U74_8, U65_8)
U80_8= NAND(STATE_REG_2__8, U78_8)
U81_8= NAND(EQL_8, U67_8, STATE_REG_0__8)
U82_8= NAND(U73_8, STATE_REG_1__8)
U83_8= NAND(STATE_REG_1__8, U65_8, U73_8)
U84_8= OR(CONT_EQL_8, U63_8)
U85_8= NAND(U71_8, U68_8)
U86_8= NAND(STATE_REG_2__8, U78_8)
U87_8= NAND(EQL_8, U68_8)
U88_8= NAND(STATE_REG_0__8, STATE_REG_2__8)
U89_8= NAND(U73_8, U64_8)
U90_8= NAND(STATE_REG_0__8, STATE_REG_1__8)
U91_8= NAND(EQL_8, U64_8)
U92_8= NAND(STATE_REG_1__8, U87_8)

ACKOUT_REG_10 = BUF(U62_9)
STATE_REG_2__10 = BUF(U57_9)
STATE_REG_1__10 = BUF(U56_9)
STATE_REG_0__10 = BUF(U55_9)
CC_MUX_REG_2__10 = BUF(U59_9)
CC_MUX_REG_1__10 = BUF(U58_9)
USCITE_REG_2__10 = BUF(U61_9)
USCITE_REG_1__10 = BUF(U60_9)
ENABLE_COUNT_REG_10 = BUF(U62_9)





U54_9= AND(U90_9, U89_9)
U55_9= NAND(U54_9, U78_9)
U56_9= NAND(U82_9, U81_9, U72_9, U66_9)
U57_9= NAND(U80_9, U79_9)
U58_9= NAND(U88_9, U69_9, U92_9, U91_9)
U59_9= NAND(U86_9, U70_9, U85_9)
U60_9= NAND(EQL_9, U76_9, U54_9)
U61_9= NAND(U72_9, U75_9)
U62_9= NAND(U84_9, U83_9)
U63_9= AND(STATE_REG_2__9, STATE_REG_1__9, STATE_REG_0__9)
U64_9= NOT(STATE_REG_1__9)
U65_9= NOT(EQL_9)
U66_9= NAND(EQL_9, STATE_REG_1__9)
U67_9= NOT(STATE_REG_2__9)
U68_9= NOT(STATE_REG_0__9)
U69_9= OR(STATE_REG_2__9, STATE_REG_0__9)
U70_9= NAND(U64_9, U67_9, STATE_REG_0__9)
U71_9= NOT(U66_9)
U72_9= NAND(STATE_REG_2__9, U68_9, U64_9, U65_9)
U73_9= NOT(U69_9)
U74_9= NOT(U70_9)
U75_9= NAND(STATE_REG_2__9, U71_9)
U76_9= NAND(STATE_REG_2__9, STATE_REG_1__9)
U77_9= OR(STATE_REG_1__9, STATE_REG_0__9)
U78_9= NAND(U65_9, U77_9)
U79_9= NAND(U74_9, U65_9)
U80_9= NAND(STATE_REG_2__9, U78_9)
U81_9= NAND(EQL_9, U67_9, STATE_REG_0__9)
U82_9= NAND(U73_9, STATE_REG_1__9)
U83_9= NAND(STATE_REG_1__9, U65_9, U73_9)
U84_9= OR(CONT_EQL_9, U63_9)
U85_9= NAND(U71_9, U68_9)
U86_9= NAND(STATE_REG_2__9, U78_9)
U87_9= NAND(EQL_9, U68_9)
U88_9= NAND(STATE_REG_0__9, STATE_REG_2__9)
U89_9= NAND(U73_9, U64_9)
U90_9= NAND(STATE_REG_0__9, STATE_REG_1__9)
U91_9= NAND(EQL_9, U64_9)
U92_9= NAND(STATE_REG_1__9, U87_9)

ACKOUT_REG_11 = BUF(U62_10)
STATE_REG_2__11 = BUF(U57_10)
STATE_REG_1__11 = BUF(U56_10)
STATE_REG_0__11 = BUF(U55_10)
CC_MUX_REG_2__11 = BUF(U59_10)
CC_MUX_REG_1__11 = BUF(U58_10)
USCITE_REG_2__11 = BUF(U61_10)
USCITE_REG_1__11 = BUF(U60_10)
ENABLE_COUNT_REG_11 = BUF(U62_10)





U54_10= AND(U90_10, U89_10)
U55_10= NAND(U54_10, U78_10)
U56_10= NAND(U82_10, U81_10, U72_10, U66_10)
U57_10= NAND(U80_10, U79_10)
U58_10= NAND(U88_10, U69_10, U92_10, U91_10)
U59_10= NAND(U86_10, U70_10, U85_10)
U60_10= NAND(EQL_10, U76_10, U54_10)
U61_10= NAND(U72_10, U75_10)
U62_10= NAND(U84_10, U83_10)
U63_10= AND(STATE_REG_2__10, STATE_REG_1__10, STATE_REG_0__10)
U64_10= NOT(STATE_REG_1__10)
U65_10= NOT(EQL_10)
U66_10= NAND(EQL_10, STATE_REG_1__10)
U67_10= NOT(STATE_REG_2__10)
U68_10= NOT(STATE_REG_0__10)
U69_10= OR(STATE_REG_2__10, STATE_REG_0__10)
U70_10= NAND(U64_10, U67_10, STATE_REG_0__10)
U71_10= NOT(U66_10)
U72_10= NAND(STATE_REG_2__10, U68_10, U64_10, U65_10)
U73_10= NOT(U69_10)
U74_10= NOT(U70_10)
U75_10= NAND(STATE_REG_2__10, U71_10)
U76_10= NAND(STATE_REG_2__10, STATE_REG_1__10)
U77_10= OR(STATE_REG_1__10, STATE_REG_0__10)
U78_10= NAND(U65_10, U77_10)
U79_10= NAND(U74_10, U65_10)
U80_10= NAND(STATE_REG_2__10, U78_10)
U81_10= NAND(EQL_10, U67_10, STATE_REG_0__10)
U82_10= NAND(U73_10, STATE_REG_1__10)
U83_10= NAND(STATE_REG_1__10, U65_10, U73_10)
U84_10= OR(CONT_EQL_10, U63_10)
U85_10= NAND(U71_10, U68_10)
U86_10= NAND(STATE_REG_2__10, U78_10)
U87_10= NAND(EQL_10, U68_10)
U88_10= NAND(STATE_REG_0__10, STATE_REG_2__10)
U89_10= NAND(U73_10, U64_10)
U90_10= NAND(STATE_REG_0__10, STATE_REG_1__10)
U91_10= NAND(EQL_10, U64_10)
U92_10= NAND(STATE_REG_1__10, U87_10)

ACKOUT_REG_12 = BUF(U62_11)
STATE_REG_2__12 = BUF(U57_11)
STATE_REG_1__12 = BUF(U56_11)
STATE_REG_0__12 = BUF(U55_11)
CC_MUX_REG_2__12 = BUF(U59_11)
CC_MUX_REG_1__12 = BUF(U58_11)
USCITE_REG_2__12 = BUF(U61_11)
USCITE_REG_1__12 = BUF(U60_11)
ENABLE_COUNT_REG_12 = BUF(U62_11)





U54_11= AND(U90_11, U89_11)
U55_11= NAND(U54_11, U78_11)
U56_11= NAND(U82_11, U81_11, U72_11, U66_11)
U57_11= NAND(U80_11, U79_11)
U58_11= NAND(U88_11, U69_11, U92_11, U91_11)
U59_11= NAND(U86_11, U70_11, U85_11)
U60_11= NAND(EQL_11, U76_11, U54_11)
U61_11= NAND(U72_11, U75_11)
U62_11= NAND(U84_11, U83_11)
U63_11= AND(STATE_REG_2__11, STATE_REG_1__11, STATE_REG_0__11)
U64_11= NOT(STATE_REG_1__11)
U65_11= NOT(EQL_11)
U66_11= NAND(EQL_11, STATE_REG_1__11)
U67_11= NOT(STATE_REG_2__11)
U68_11= NOT(STATE_REG_0__11)
U69_11= OR(STATE_REG_2__11, STATE_REG_0__11)
U70_11= NAND(U64_11, U67_11, STATE_REG_0__11)
U71_11= NOT(U66_11)
U72_11= NAND(STATE_REG_2__11, U68_11, U64_11, U65_11)
U73_11= NOT(U69_11)
U74_11= NOT(U70_11)
U75_11= NAND(STATE_REG_2__11, U71_11)
U76_11= NAND(STATE_REG_2__11, STATE_REG_1__11)
U77_11= OR(STATE_REG_1__11, STATE_REG_0__11)
U78_11= NAND(U65_11, U77_11)
U79_11= NAND(U74_11, U65_11)
U80_11= NAND(STATE_REG_2__11, U78_11)
U81_11= NAND(EQL_11, U67_11, STATE_REG_0__11)
U82_11= NAND(U73_11, STATE_REG_1__11)
U83_11= NAND(STATE_REG_1__11, U65_11, U73_11)
U84_11= OR(CONT_EQL_11, U63_11)
U85_11= NAND(U71_11, U68_11)
U86_11= NAND(STATE_REG_2__11, U78_11)
U87_11= NAND(EQL_11, U68_11)
U88_11= NAND(STATE_REG_0__11, STATE_REG_2__11)
U89_11= NAND(U73_11, U64_11)
U90_11= NAND(STATE_REG_0__11, STATE_REG_1__11)
U91_11= NAND(EQL_11, U64_11)
U92_11= NAND(STATE_REG_1__11, U87_11)

ACKOUT_REG_13 = BUF(U62_12)
STATE_REG_2__13 = BUF(U57_12)
STATE_REG_1__13 = BUF(U56_12)
STATE_REG_0__13 = BUF(U55_12)
CC_MUX_REG_2__13 = BUF(U59_12)
CC_MUX_REG_1__13 = BUF(U58_12)
USCITE_REG_2__13 = BUF(U61_12)
USCITE_REG_1__13 = BUF(U60_12)
ENABLE_COUNT_REG_13 = BUF(U62_12)





U54_12= AND(U90_12, U89_12)
U55_12= NAND(U54_12, U78_12)
U56_12= NAND(U82_12, U81_12, U72_12, U66_12)
U57_12= NAND(U80_12, U79_12)
U58_12= NAND(U88_12, U69_12, U92_12, U91_12)
U59_12= NAND(U86_12, U70_12, U85_12)
U60_12= NAND(EQL_12, U76_12, U54_12)
U61_12= NAND(U72_12, U75_12)
U62_12= NAND(U84_12, U83_12)
U63_12= AND(STATE_REG_2__12, STATE_REG_1__12, STATE_REG_0__12)
U64_12= NOT(STATE_REG_1__12)
U65_12= NOT(EQL_12)
U66_12= NAND(EQL_12, STATE_REG_1__12)
U67_12= NOT(STATE_REG_2__12)
U68_12= NOT(STATE_REG_0__12)
U69_12= OR(STATE_REG_2__12, STATE_REG_0__12)
U70_12= NAND(U64_12, U67_12, STATE_REG_0__12)
U71_12= NOT(U66_12)
U72_12= NAND(STATE_REG_2__12, U68_12, U64_12, U65_12)
U73_12= NOT(U69_12)
U74_12= NOT(U70_12)
U75_12= NAND(STATE_REG_2__12, U71_12)
U76_12= NAND(STATE_REG_2__12, STATE_REG_1__12)
U77_12= OR(STATE_REG_1__12, STATE_REG_0__12)
U78_12= NAND(U65_12, U77_12)
U79_12= NAND(U74_12, U65_12)
U80_12= NAND(STATE_REG_2__12, U78_12)
U81_12= NAND(EQL_12, U67_12, STATE_REG_0__12)
U82_12= NAND(U73_12, STATE_REG_1__12)
U83_12= NAND(STATE_REG_1__12, U65_12, U73_12)
U84_12= OR(CONT_EQL_12, U63_12)
U85_12= NAND(U71_12, U68_12)
U86_12= NAND(STATE_REG_2__12, U78_12)
U87_12= NAND(EQL_12, U68_12)
U88_12= NAND(STATE_REG_0__12, STATE_REG_2__12)
U89_12= NAND(U73_12, U64_12)
U90_12= NAND(STATE_REG_0__12, STATE_REG_1__12)
U91_12= NAND(EQL_12, U64_12)
U92_12= NAND(STATE_REG_1__12, U87_12)

ACKOUT_REG_14 = BUF(U62_13)
STATE_REG_2__14 = BUF(U57_13)
STATE_REG_1__14 = BUF(U56_13)
STATE_REG_0__14 = BUF(U55_13)
CC_MUX_REG_2__14 = BUF(U59_13)
CC_MUX_REG_1__14 = BUF(U58_13)
USCITE_REG_2__14 = BUF(U61_13)
USCITE_REG_1__14 = BUF(U60_13)
ENABLE_COUNT_REG_14 = BUF(U62_13)





U54_13= AND(U90_13, U89_13)
U55_13= NAND(U54_13, U78_13)
U56_13= NAND(U82_13, U81_13, U72_13, U66_13)
U57_13= NAND(U80_13, U79_13)
U58_13= NAND(U88_13, U69_13, U92_13, U91_13)
U59_13= NAND(U86_13, U70_13, U85_13)
U60_13= NAND(EQL_13, U76_13, U54_13)
U61_13= NAND(U72_13, U75_13)
U62_13= NAND(U84_13, U83_13)
U63_13= AND(STATE_REG_2__13, STATE_REG_1__13, STATE_REG_0__13)
U64_13= NOT(STATE_REG_1__13)
U65_13= NOT(EQL_13)
U66_13= NAND(EQL_13, STATE_REG_1__13)
U67_13= NOT(STATE_REG_2__13)
U68_13= NOT(STATE_REG_0__13)
U69_13= OR(STATE_REG_2__13, STATE_REG_0__13)
U70_13= NAND(U64_13, U67_13, STATE_REG_0__13)
U71_13= NOT(U66_13)
U72_13= NAND(STATE_REG_2__13, U68_13, U64_13, U65_13)
U73_13= NOT(U69_13)
U74_13= NOT(U70_13)
U75_13= NAND(STATE_REG_2__13, U71_13)
U76_13= NAND(STATE_REG_2__13, STATE_REG_1__13)
U77_13= OR(STATE_REG_1__13, STATE_REG_0__13)
U78_13= NAND(U65_13, U77_13)
U79_13= NAND(U74_13, U65_13)
U80_13= NAND(STATE_REG_2__13, U78_13)
U81_13= NAND(EQL_13, U67_13, STATE_REG_0__13)
U82_13= NAND(U73_13, STATE_REG_1__13)
U83_13= NAND(STATE_REG_1__13, U65_13, U73_13)
U84_13= OR(CONT_EQL_13, U63_13)
U85_13= NAND(U71_13, U68_13)
U86_13= NAND(STATE_REG_2__13, U78_13)
U87_13= NAND(EQL_13, U68_13)
U88_13= NAND(STATE_REG_0__13, STATE_REG_2__13)
U89_13= NAND(U73_13, U64_13)
U90_13= NAND(STATE_REG_0__13, STATE_REG_1__13)
U91_13= NAND(EQL_13, U64_13)
U92_13= NAND(STATE_REG_1__13, U87_13)

ACKOUT_REG_15 = BUF(U62_14)
STATE_REG_2__15 = BUF(U57_14)
STATE_REG_1__15 = BUF(U56_14)
STATE_REG_0__15 = BUF(U55_14)
CC_MUX_REG_2__15 = BUF(U59_14)
CC_MUX_REG_1__15 = BUF(U58_14)
USCITE_REG_2__15 = BUF(U61_14)
USCITE_REG_1__15 = BUF(U60_14)
ENABLE_COUNT_REG_15 = BUF(U62_14)





U54_14= AND(U90_14, U89_14)
U55_14= NAND(U54_14, U78_14)
U56_14= NAND(U82_14, U81_14, U72_14, U66_14)
U57_14= NAND(U80_14, U79_14)
U58_14= NAND(U88_14, U69_14, U92_14, U91_14)
U59_14= NAND(U86_14, U70_14, U85_14)
U60_14= NAND(EQL_14, U76_14, U54_14)
U61_14= NAND(U72_14, U75_14)
U62_14= NAND(U84_14, U83_14)
U63_14= AND(STATE_REG_2__14, STATE_REG_1__14, STATE_REG_0__14)
U64_14= NOT(STATE_REG_1__14)
U65_14= NOT(EQL_14)
U66_14= NAND(EQL_14, STATE_REG_1__14)
U67_14= NOT(STATE_REG_2__14)
U68_14= NOT(STATE_REG_0__14)
U69_14= OR(STATE_REG_2__14, STATE_REG_0__14)
U70_14= NAND(U64_14, U67_14, STATE_REG_0__14)
U71_14= NOT(U66_14)
U72_14= NAND(STATE_REG_2__14, U68_14, U64_14, U65_14)
U73_14= NOT(U69_14)
U74_14= NOT(U70_14)
U75_14= NAND(STATE_REG_2__14, U71_14)
U76_14= NAND(STATE_REG_2__14, STATE_REG_1__14)
U77_14= OR(STATE_REG_1__14, STATE_REG_0__14)
U78_14= NAND(U65_14, U77_14)
U79_14= NAND(U74_14, U65_14)
U80_14= NAND(STATE_REG_2__14, U78_14)
U81_14= NAND(EQL_14, U67_14, STATE_REG_0__14)
U82_14= NAND(U73_14, STATE_REG_1__14)
U83_14= NAND(STATE_REG_1__14, U65_14, U73_14)
U84_14= OR(CONT_EQL_14, U63_14)
U85_14= NAND(U71_14, U68_14)
U86_14= NAND(STATE_REG_2__14, U78_14)
U87_14= NAND(EQL_14, U68_14)
U88_14= NAND(STATE_REG_0__14, STATE_REG_2__14)
U89_14= NAND(U73_14, U64_14)
U90_14= NAND(STATE_REG_0__14, STATE_REG_1__14)
U91_14= NAND(EQL_14, U64_14)
U92_14= NAND(STATE_REG_1__14, U87_14)

ACKOUT_REG_16 = BUF(U62_15)
STATE_REG_2__16 = BUF(U57_15)
STATE_REG_1__16 = BUF(U56_15)
STATE_REG_0__16 = BUF(U55_15)
CC_MUX_REG_2__16 = BUF(U59_15)
CC_MUX_REG_1__16 = BUF(U58_15)
USCITE_REG_2__16 = BUF(U61_15)
USCITE_REG_1__16 = BUF(U60_15)
ENABLE_COUNT_REG_16 = BUF(U62_15)





U54_15= AND(U90_15, U89_15)
U55_15= NAND(U54_15, U78_15)
U56_15= NAND(U82_15, U81_15, U72_15, U66_15)
U57_15= NAND(U80_15, U79_15)
U58_15= NAND(U88_15, U69_15, U92_15, U91_15)
U59_15= NAND(U86_15, U70_15, U85_15)
U60_15= NAND(EQL_15, U76_15, U54_15)
U61_15= NAND(U72_15, U75_15)
U62_15= NAND(U84_15, U83_15)
U63_15= AND(STATE_REG_2__15, STATE_REG_1__15, STATE_REG_0__15)
U64_15= NOT(STATE_REG_1__15)
U65_15= NOT(EQL_15)
U66_15= NAND(EQL_15, STATE_REG_1__15)
U67_15= NOT(STATE_REG_2__15)
U68_15= NOT(STATE_REG_0__15)
U69_15= OR(STATE_REG_2__15, STATE_REG_0__15)
U70_15= NAND(U64_15, U67_15, STATE_REG_0__15)
U71_15= NOT(U66_15)
U72_15= NAND(STATE_REG_2__15, U68_15, U64_15, U65_15)
U73_15= NOT(U69_15)
U74_15= NOT(U70_15)
U75_15= NAND(STATE_REG_2__15, U71_15)
U76_15= NAND(STATE_REG_2__15, STATE_REG_1__15)
U77_15= OR(STATE_REG_1__15, STATE_REG_0__15)
U78_15= NAND(U65_15, U77_15)
U79_15= NAND(U74_15, U65_15)
U80_15= NAND(STATE_REG_2__15, U78_15)
U81_15= NAND(EQL_15, U67_15, STATE_REG_0__15)
U82_15= NAND(U73_15, STATE_REG_1__15)
U83_15= NAND(STATE_REG_1__15, U65_15, U73_15)
U84_15= OR(CONT_EQL_15, U63_15)
U85_15= NAND(U71_15, U68_15)
U86_15= NAND(STATE_REG_2__15, U78_15)
U87_15= NAND(EQL_15, U68_15)
U88_15= NAND(STATE_REG_0__15, STATE_REG_2__15)
U89_15= NAND(U73_15, U64_15)
U90_15= NAND(STATE_REG_0__15, STATE_REG_1__15)
U91_15= NAND(EQL_15, U64_15)
U92_15= NAND(STATE_REG_1__15, U87_15)

ACKOUT_REG_17 = BUF(U62_16)
STATE_REG_2__17 = BUF(U57_16)
STATE_REG_1__17 = BUF(U56_16)
STATE_REG_0__17 = BUF(U55_16)
CC_MUX_REG_2__17 = BUF(U59_16)
CC_MUX_REG_1__17 = BUF(U58_16)
USCITE_REG_2__17 = BUF(U61_16)
USCITE_REG_1__17 = BUF(U60_16)
ENABLE_COUNT_REG_17 = BUF(U62_16)





U54_16= AND(U90_16, U89_16)
U55_16= NAND(U54_16, U78_16)
U56_16= NAND(U82_16, U81_16, U72_16, U66_16)
U57_16= NAND(U80_16, U79_16)
U58_16= NAND(U88_16, U69_16, U92_16, U91_16)
U59_16= NAND(U86_16, U70_16, U85_16)
U60_16= NAND(EQL_16, U76_16, U54_16)
U61_16= NAND(U72_16, U75_16)
U62_16= NAND(U84_16, U83_16)
U63_16= AND(STATE_REG_2__16, STATE_REG_1__16, STATE_REG_0__16)
U64_16= NOT(STATE_REG_1__16)
U65_16= NOT(EQL_16)
U66_16= NAND(EQL_16, STATE_REG_1__16)
U67_16= NOT(STATE_REG_2__16)
U68_16= NOT(STATE_REG_0__16)
U69_16= OR(STATE_REG_2__16, STATE_REG_0__16)
U70_16= NAND(U64_16, U67_16, STATE_REG_0__16)
U71_16= NOT(U66_16)
U72_16= NAND(STATE_REG_2__16, U68_16, U64_16, U65_16)
U73_16= NOT(U69_16)
U74_16= NOT(U70_16)
U75_16= NAND(STATE_REG_2__16, U71_16)
U76_16= NAND(STATE_REG_2__16, STATE_REG_1__16)
U77_16= OR(STATE_REG_1__16, STATE_REG_0__16)
U78_16= NAND(U65_16, U77_16)
U79_16= NAND(U74_16, U65_16)
U80_16= NAND(STATE_REG_2__16, U78_16)
U81_16= NAND(EQL_16, U67_16, STATE_REG_0__16)
U82_16= NAND(U73_16, STATE_REG_1__16)
U83_16= NAND(STATE_REG_1__16, U65_16, U73_16)
U84_16= OR(CONT_EQL_16, U63_16)
U85_16= NAND(U71_16, U68_16)
U86_16= NAND(STATE_REG_2__16, U78_16)
U87_16= NAND(EQL_16, U68_16)
U88_16= NAND(STATE_REG_0__16, STATE_REG_2__16)
U89_16= NAND(U73_16, U64_16)
U90_16= NAND(STATE_REG_0__16, STATE_REG_1__16)
U91_16= NAND(EQL_16, U64_16)
U92_16= NAND(STATE_REG_1__16, U87_16)

ACKOUT_REG_18 = BUF(U62_17)
STATE_REG_2__18 = BUF(U57_17)
STATE_REG_1__18 = BUF(U56_17)
STATE_REG_0__18 = BUF(U55_17)
CC_MUX_REG_2__18 = BUF(U59_17)
CC_MUX_REG_1__18 = BUF(U58_17)
USCITE_REG_2__18 = BUF(U61_17)
USCITE_REG_1__18 = BUF(U60_17)
ENABLE_COUNT_REG_18 = BUF(U62_17)





U54_17= AND(U90_17, U89_17)
U55_17= NAND(U54_17, U78_17)
U56_17= NAND(U82_17, U81_17, U72_17, U66_17)
U57_17= NAND(U80_17, U79_17)
U58_17= NAND(U88_17, U69_17, U92_17, U91_17)
U59_17= NAND(U86_17, U70_17, U85_17)
U60_17= NAND(EQL_17, U76_17, U54_17)
U61_17= NAND(U72_17, U75_17)
U62_17= NAND(U84_17, U83_17)
U63_17= AND(STATE_REG_2__17, STATE_REG_1__17, STATE_REG_0__17)
U64_17= NOT(STATE_REG_1__17)
U65_17= NOT(EQL_17)
U66_17= NAND(EQL_17, STATE_REG_1__17)
U67_17= NOT(STATE_REG_2__17)
U68_17= NOT(STATE_REG_0__17)
U69_17= OR(STATE_REG_2__17, STATE_REG_0__17)
U70_17= NAND(U64_17, U67_17, STATE_REG_0__17)
U71_17= NOT(U66_17)
U72_17= NAND(STATE_REG_2__17, U68_17, U64_17, U65_17)
U73_17= NOT(U69_17)
U74_17= NOT(U70_17)
U75_17= NAND(STATE_REG_2__17, U71_17)
U76_17= NAND(STATE_REG_2__17, STATE_REG_1__17)
U77_17= OR(STATE_REG_1__17, STATE_REG_0__17)
U78_17= NAND(U65_17, U77_17)
U79_17= NAND(U74_17, U65_17)
U80_17= NAND(STATE_REG_2__17, U78_17)
U81_17= NAND(EQL_17, U67_17, STATE_REG_0__17)
U82_17= NAND(U73_17, STATE_REG_1__17)
U83_17= NAND(STATE_REG_1__17, U65_17, U73_17)
U84_17= OR(CONT_EQL_17, U63_17)
U85_17= NAND(U71_17, U68_17)
U86_17= NAND(STATE_REG_2__17, U78_17)
U87_17= NAND(EQL_17, U68_17)
U88_17= NAND(STATE_REG_0__17, STATE_REG_2__17)
U89_17= NAND(U73_17, U64_17)
U90_17= NAND(STATE_REG_0__17, STATE_REG_1__17)
U91_17= NAND(EQL_17, U64_17)
U92_17= NAND(STATE_REG_1__17, U87_17)

ACKOUT_REG_19 = BUF(U62_18)
STATE_REG_2__19 = BUF(U57_18)
STATE_REG_1__19 = BUF(U56_18)
STATE_REG_0__19 = BUF(U55_18)
CC_MUX_REG_2__19 = BUF(U59_18)
CC_MUX_REG_1__19 = BUF(U58_18)
USCITE_REG_2__19 = BUF(U61_18)
USCITE_REG_1__19 = BUF(U60_18)
ENABLE_COUNT_REG_19 = BUF(U62_18)





U54_18= AND(U90_18, U89_18)
U55_18= NAND(U54_18, U78_18)
U56_18= NAND(U82_18, U81_18, U72_18, U66_18)
U57_18= NAND(U80_18, U79_18)
U58_18= NAND(U88_18, U69_18, U92_18, U91_18)
U59_18= NAND(U86_18, U70_18, U85_18)
U60_18= NAND(EQL_18, U76_18, U54_18)
U61_18= NAND(U72_18, U75_18)
U62_18= NAND(U84_18, U83_18)
U63_18= AND(STATE_REG_2__18, STATE_REG_1__18, STATE_REG_0__18)
U64_18= NOT(STATE_REG_1__18)
U65_18= NOT(EQL_18)
U66_18= NAND(EQL_18, STATE_REG_1__18)
U67_18= NOT(STATE_REG_2__18)
U68_18= NOT(STATE_REG_0__18)
U69_18= OR(STATE_REG_2__18, STATE_REG_0__18)
U70_18= NAND(U64_18, U67_18, STATE_REG_0__18)
U71_18= NOT(U66_18)
U72_18= NAND(STATE_REG_2__18, U68_18, U64_18, U65_18)
U73_18= NOT(U69_18)
U74_18= NOT(U70_18)
U75_18= NAND(STATE_REG_2__18, U71_18)
U76_18= NAND(STATE_REG_2__18, STATE_REG_1__18)
U77_18= OR(STATE_REG_1__18, STATE_REG_0__18)
U78_18= NAND(U65_18, U77_18)
U79_18= NAND(U74_18, U65_18)
U80_18= NAND(STATE_REG_2__18, U78_18)
U81_18= NAND(EQL_18, U67_18, STATE_REG_0__18)
U82_18= NAND(U73_18, STATE_REG_1__18)
U83_18= NAND(STATE_REG_1__18, U65_18, U73_18)
U84_18= OR(CONT_EQL_18, U63_18)
U85_18= NAND(U71_18, U68_18)
U86_18= NAND(STATE_REG_2__18, U78_18)
U87_18= NAND(EQL_18, U68_18)
U88_18= NAND(STATE_REG_0__18, STATE_REG_2__18)
U89_18= NAND(U73_18, U64_18)
U90_18= NAND(STATE_REG_0__18, STATE_REG_1__18)
U91_18= NAND(EQL_18, U64_18)
U92_18= NAND(STATE_REG_1__18, U87_18)

ACKOUT_REG_20 = BUF(U62_19)
STATE_REG_2__20 = BUF(U57_19)
STATE_REG_1__20 = BUF(U56_19)
STATE_REG_0__20 = BUF(U55_19)
CC_MUX_REG_2__20 = BUF(U59_19)
CC_MUX_REG_1__20 = BUF(U58_19)
USCITE_REG_2__20 = BUF(U61_19)
USCITE_REG_1__20 = BUF(U60_19)
ENABLE_COUNT_REG_20 = BUF(U62_19)





U54_19= AND(U90_19, U89_19)
U55_19= NAND(U54_19, U78_19)
U56_19= NAND(U82_19, U81_19, U72_19, U66_19)
U57_19= NAND(U80_19, U79_19)
U58_19= NAND(U88_19, U69_19, U92_19, U91_19)
U59_19= NAND(U86_19, U70_19, U85_19)
U60_19= NAND(EQL_19, U76_19, U54_19)
U61_19= NAND(U72_19, U75_19)
U62_19= NAND(U84_19, U83_19)
U63_19= AND(STATE_REG_2__19, STATE_REG_1__19, STATE_REG_0__19)
U64_19= NOT(STATE_REG_1__19)
U65_19= NOT(EQL_19)
U66_19= NAND(EQL_19, STATE_REG_1__19)
U67_19= NOT(STATE_REG_2__19)
U68_19= NOT(STATE_REG_0__19)
U69_19= OR(STATE_REG_2__19, STATE_REG_0__19)
U70_19= NAND(U64_19, U67_19, STATE_REG_0__19)
U71_19= NOT(U66_19)
U72_19= NAND(STATE_REG_2__19, U68_19, U64_19, U65_19)
U73_19= NOT(U69_19)
U74_19= NOT(U70_19)
U75_19= NAND(STATE_REG_2__19, U71_19)
U76_19= NAND(STATE_REG_2__19, STATE_REG_1__19)
U77_19= OR(STATE_REG_1__19, STATE_REG_0__19)
U78_19= NAND(U65_19, U77_19)
U79_19= NAND(U74_19, U65_19)
U80_19= NAND(STATE_REG_2__19, U78_19)
U81_19= NAND(EQL_19, U67_19, STATE_REG_0__19)
U82_19= NAND(U73_19, STATE_REG_1__19)
U83_19= NAND(STATE_REG_1__19, U65_19, U73_19)
U84_19= OR(CONT_EQL_19, U63_19)
U85_19= NAND(U71_19, U68_19)
U86_19= NAND(STATE_REG_2__19, U78_19)
U87_19= NAND(EQL_19, U68_19)
U88_19= NAND(STATE_REG_0__19, STATE_REG_2__19)
U89_19= NAND(U73_19, U64_19)
U90_19= NAND(STATE_REG_0__19, STATE_REG_1__19)
U91_19= NAND(EQL_19, U64_19)
U92_19= NAND(STATE_REG_1__19, U87_19)

ACKOUT_REG_21 = BUF(U62_20)
STATE_REG_2__21 = BUF(U57_20)
STATE_REG_1__21 = BUF(U56_20)
STATE_REG_0__21 = BUF(U55_20)
CC_MUX_REG_2__21 = BUF(U59_20)
CC_MUX_REG_1__21 = BUF(U58_20)
USCITE_REG_2__21 = BUF(U61_20)
USCITE_REG_1__21 = BUF(U60_20)
ENABLE_COUNT_REG_21 = BUF(U62_20)





U54_20= AND(U90_20, U89_20)
U55_20= NAND(U54_20, U78_20)
U56_20= NAND(U82_20, U81_20, U72_20, U66_20)
U57_20= NAND(U80_20, U79_20)
U58_20= NAND(U88_20, U69_20, U92_20, U91_20)
U59_20= NAND(U86_20, U70_20, U85_20)
U60_20= NAND(EQL_20, U76_20, U54_20)
U61_20= NAND(U72_20, U75_20)
U62_20= NAND(U84_20, U83_20)
U63_20= AND(STATE_REG_2__20, STATE_REG_1__20, STATE_REG_0__20)
U64_20= NOT(STATE_REG_1__20)
U65_20= NOT(EQL_20)
U66_20= NAND(EQL_20, STATE_REG_1__20)
U67_20= NOT(STATE_REG_2__20)
U68_20= NOT(STATE_REG_0__20)
U69_20= OR(STATE_REG_2__20, STATE_REG_0__20)
U70_20= NAND(U64_20, U67_20, STATE_REG_0__20)
U71_20= NOT(U66_20)
U72_20= NAND(STATE_REG_2__20, U68_20, U64_20, U65_20)
U73_20= NOT(U69_20)
U74_20= NOT(U70_20)
U75_20= NAND(STATE_REG_2__20, U71_20)
U76_20= NAND(STATE_REG_2__20, STATE_REG_1__20)
U77_20= OR(STATE_REG_1__20, STATE_REG_0__20)
U78_20= NAND(U65_20, U77_20)
U79_20= NAND(U74_20, U65_20)
U80_20= NAND(STATE_REG_2__20, U78_20)
U81_20= NAND(EQL_20, U67_20, STATE_REG_0__20)
U82_20= NAND(U73_20, STATE_REG_1__20)
U83_20= NAND(STATE_REG_1__20, U65_20, U73_20)
U84_20= OR(CONT_EQL_20, U63_20)
U85_20= NAND(U71_20, U68_20)
U86_20= NAND(STATE_REG_2__20, U78_20)
U87_20= NAND(EQL_20, U68_20)
U88_20= NAND(STATE_REG_0__20, STATE_REG_2__20)
U89_20= NAND(U73_20, U64_20)
U90_20= NAND(STATE_REG_0__20, STATE_REG_1__20)
U91_20= NAND(EQL_20, U64_20)
U92_20= NAND(STATE_REG_1__20, U87_20)

ACKOUT_REG_22 = BUF(U62_21)
STATE_REG_2__22 = BUF(U57_21)
STATE_REG_1__22 = BUF(U56_21)
STATE_REG_0__22 = BUF(U55_21)
CC_MUX_REG_2__22 = BUF(U59_21)
CC_MUX_REG_1__22 = BUF(U58_21)
USCITE_REG_2__22 = BUF(U61_21)
USCITE_REG_1__22 = BUF(U60_21)
ENABLE_COUNT_REG_22 = BUF(U62_21)





U54_21= AND(U90_21, U89_21)
U55_21= NAND(U54_21, U78_21)
U56_21= NAND(U82_21, U81_21, U72_21, U66_21)
U57_21= NAND(U80_21, U79_21)
U58_21= NAND(U88_21, U69_21, U92_21, U91_21)
U59_21= NAND(U86_21, U70_21, U85_21)
U60_21= NAND(EQL_21, U76_21, U54_21)
U61_21= NAND(U72_21, U75_21)
U62_21= NAND(U84_21, U83_21)
U63_21= AND(STATE_REG_2__21, STATE_REG_1__21, STATE_REG_0__21)
U64_21= NOT(STATE_REG_1__21)
U65_21= NOT(EQL_21)
U66_21= NAND(EQL_21, STATE_REG_1__21)
U67_21= NOT(STATE_REG_2__21)
U68_21= NOT(STATE_REG_0__21)
U69_21= OR(STATE_REG_2__21, STATE_REG_0__21)
U70_21= NAND(U64_21, U67_21, STATE_REG_0__21)
U71_21= NOT(U66_21)
U72_21= NAND(STATE_REG_2__21, U68_21, U64_21, U65_21)
U73_21= NOT(U69_21)
U74_21= NOT(U70_21)
U75_21= NAND(STATE_REG_2__21, U71_21)
U76_21= NAND(STATE_REG_2__21, STATE_REG_1__21)
U77_21= OR(STATE_REG_1__21, STATE_REG_0__21)
U78_21= NAND(U65_21, U77_21)
U79_21= NAND(U74_21, U65_21)
U80_21= NAND(STATE_REG_2__21, U78_21)
U81_21= NAND(EQL_21, U67_21, STATE_REG_0__21)
U82_21= NAND(U73_21, STATE_REG_1__21)
U83_21= NAND(STATE_REG_1__21, U65_21, U73_21)
U84_21= OR(CONT_EQL_21, U63_21)
U85_21= NAND(U71_21, U68_21)
U86_21= NAND(STATE_REG_2__21, U78_21)
U87_21= NAND(EQL_21, U68_21)
U88_21= NAND(STATE_REG_0__21, STATE_REG_2__21)
U89_21= NAND(U73_21, U64_21)
U90_21= NAND(STATE_REG_0__21, STATE_REG_1__21)
U91_21= NAND(EQL_21, U64_21)
U92_21= NAND(STATE_REG_1__21, U87_21)

ACKOUT_REG_23 = BUF(U62_22)
STATE_REG_2__23 = BUF(U57_22)
STATE_REG_1__23 = BUF(U56_22)
STATE_REG_0__23 = BUF(U55_22)
CC_MUX_REG_2__23 = BUF(U59_22)
CC_MUX_REG_1__23 = BUF(U58_22)
USCITE_REG_2__23 = BUF(U61_22)
USCITE_REG_1__23 = BUF(U60_22)
ENABLE_COUNT_REG_23 = BUF(U62_22)





U54_22= AND(U90_22, U89_22)
U55_22= NAND(U54_22, U78_22)
U56_22= NAND(U82_22, U81_22, U72_22, U66_22)
U57_22= NAND(U80_22, U79_22)
U58_22= NAND(U88_22, U69_22, U92_22, U91_22)
U59_22= NAND(U86_22, U70_22, U85_22)
U60_22= NAND(EQL_22, U76_22, U54_22)
U61_22= NAND(U72_22, U75_22)
U62_22= NAND(U84_22, U83_22)
U63_22= AND(STATE_REG_2__22, STATE_REG_1__22, STATE_REG_0__22)
U64_22= NOT(STATE_REG_1__22)
U65_22= NOT(EQL_22)
U66_22= NAND(EQL_22, STATE_REG_1__22)
U67_22= NOT(STATE_REG_2__22)
U68_22= NOT(STATE_REG_0__22)
U69_22= OR(STATE_REG_2__22, STATE_REG_0__22)
U70_22= NAND(U64_22, U67_22, STATE_REG_0__22)
U71_22= NOT(U66_22)
U72_22= NAND(STATE_REG_2__22, U68_22, U64_22, U65_22)
U73_22= NOT(U69_22)
U74_22= NOT(U70_22)
U75_22= NAND(STATE_REG_2__22, U71_22)
U76_22= NAND(STATE_REG_2__22, STATE_REG_1__22)
U77_22= OR(STATE_REG_1__22, STATE_REG_0__22)
U78_22= NAND(U65_22, U77_22)
U79_22= NAND(U74_22, U65_22)
U80_22= NAND(STATE_REG_2__22, U78_22)
U81_22= NAND(EQL_22, U67_22, STATE_REG_0__22)
U82_22= NAND(U73_22, STATE_REG_1__22)
U83_22= NAND(STATE_REG_1__22, U65_22, U73_22)
U84_22= OR(CONT_EQL_22, U63_22)
U85_22= NAND(U71_22, U68_22)
U86_22= NAND(STATE_REG_2__22, U78_22)
U87_22= NAND(EQL_22, U68_22)
U88_22= NAND(STATE_REG_0__22, STATE_REG_2__22)
U89_22= NAND(U73_22, U64_22)
U90_22= NAND(STATE_REG_0__22, STATE_REG_1__22)
U91_22= NAND(EQL_22, U64_22)
U92_22= NAND(STATE_REG_1__22, U87_22)

ACKOUT_REG_24 = BUF(U62_23)
STATE_REG_2__24 = BUF(U57_23)
STATE_REG_1__24 = BUF(U56_23)
STATE_REG_0__24 = BUF(U55_23)
CC_MUX_REG_2__24 = BUF(U59_23)
CC_MUX_REG_1__24 = BUF(U58_23)
USCITE_REG_2__24 = BUF(U61_23)
USCITE_REG_1__24 = BUF(U60_23)
ENABLE_COUNT_REG_24 = BUF(U62_23)





U54_23= AND(U90_23, U89_23)
U55_23= NAND(U54_23, U78_23)
U56_23= NAND(U82_23, U81_23, U72_23, U66_23)
U57_23= NAND(U80_23, U79_23)
U58_23= NAND(U88_23, U69_23, U92_23, U91_23)
U59_23= NAND(U86_23, U70_23, U85_23)
U60_23= NAND(EQL_23, U76_23, U54_23)
U61_23= NAND(U72_23, U75_23)
U62_23= NAND(U84_23, U83_23)
U63_23= AND(STATE_REG_2__23, STATE_REG_1__23, STATE_REG_0__23)
U64_23= NOT(STATE_REG_1__23)
U65_23= NOT(EQL_23)
U66_23= NAND(EQL_23, STATE_REG_1__23)
U67_23= NOT(STATE_REG_2__23)
U68_23= NOT(STATE_REG_0__23)
U69_23= OR(STATE_REG_2__23, STATE_REG_0__23)
U70_23= NAND(U64_23, U67_23, STATE_REG_0__23)
U71_23= NOT(U66_23)
U72_23= NAND(STATE_REG_2__23, U68_23, U64_23, U65_23)
U73_23= NOT(U69_23)
U74_23= NOT(U70_23)
U75_23= NAND(STATE_REG_2__23, U71_23)
U76_23= NAND(STATE_REG_2__23, STATE_REG_1__23)
U77_23= OR(STATE_REG_1__23, STATE_REG_0__23)
U78_23= NAND(U65_23, U77_23)
U79_23= NAND(U74_23, U65_23)
U80_23= NAND(STATE_REG_2__23, U78_23)
U81_23= NAND(EQL_23, U67_23, STATE_REG_0__23)
U82_23= NAND(U73_23, STATE_REG_1__23)
U83_23= NAND(STATE_REG_1__23, U65_23, U73_23)
U84_23= OR(CONT_EQL_23, U63_23)
U85_23= NAND(U71_23, U68_23)
U86_23= NAND(STATE_REG_2__23, U78_23)
U87_23= NAND(EQL_23, U68_23)
U88_23= NAND(STATE_REG_0__23, STATE_REG_2__23)
U89_23= NAND(U73_23, U64_23)
U90_23= NAND(STATE_REG_0__23, STATE_REG_1__23)
U91_23= NAND(EQL_23, U64_23)
U92_23= NAND(STATE_REG_1__23, U87_23)

ACKOUT_REG_25 = BUF(U62_24)
STATE_REG_2__25 = BUF(U57_24)
STATE_REG_1__25 = BUF(U56_24)
STATE_REG_0__25 = BUF(U55_24)
CC_MUX_REG_2__25 = BUF(U59_24)
CC_MUX_REG_1__25 = BUF(U58_24)
USCITE_REG_2__25 = BUF(U61_24)
USCITE_REG_1__25 = BUF(U60_24)
ENABLE_COUNT_REG_25 = BUF(U62_24)





U54_24= AND(U90_24, U89_24)
U55_24= NAND(U54_24, U78_24)
U56_24= NAND(U82_24, U81_24, U72_24, U66_24)
U57_24= NAND(U80_24, U79_24)
U58_24= NAND(U88_24, U69_24, U92_24, U91_24)
U59_24= NAND(U86_24, U70_24, U85_24)
U60_24= NAND(EQL_24, U76_24, U54_24)
U61_24= NAND(U72_24, U75_24)
U62_24= NAND(U84_24, U83_24)
U63_24= AND(STATE_REG_2__24, STATE_REG_1__24, STATE_REG_0__24)
U64_24= NOT(STATE_REG_1__24)
U65_24= NOT(EQL_24)
U66_24= NAND(EQL_24, STATE_REG_1__24)
U67_24= NOT(STATE_REG_2__24)
U68_24= NOT(STATE_REG_0__24)
U69_24= OR(STATE_REG_2__24, STATE_REG_0__24)
U70_24= NAND(U64_24, U67_24, STATE_REG_0__24)
U71_24= NOT(U66_24)
U72_24= NAND(STATE_REG_2__24, U68_24, U64_24, U65_24)
U73_24= NOT(U69_24)
U74_24= NOT(U70_24)
U75_24= NAND(STATE_REG_2__24, U71_24)
U76_24= NAND(STATE_REG_2__24, STATE_REG_1__24)
U77_24= OR(STATE_REG_1__24, STATE_REG_0__24)
U78_24= NAND(U65_24, U77_24)
U79_24= NAND(U74_24, U65_24)
U80_24= NAND(STATE_REG_2__24, U78_24)
U81_24= NAND(EQL_24, U67_24, STATE_REG_0__24)
U82_24= NAND(U73_24, STATE_REG_1__24)
U83_24= NAND(STATE_REG_1__24, U65_24, U73_24)
U84_24= OR(CONT_EQL_24, U63_24)
U85_24= NAND(U71_24, U68_24)
U86_24= NAND(STATE_REG_2__24, U78_24)
U87_24= NAND(EQL_24, U68_24)
U88_24= NAND(STATE_REG_0__24, STATE_REG_2__24)
U89_24= NAND(U73_24, U64_24)
U90_24= NAND(STATE_REG_0__24, STATE_REG_1__24)
U91_24= NAND(EQL_24, U64_24)
U92_24= NAND(STATE_REG_1__24, U87_24)

ACKOUT_REG_26 = BUF(U62_25)
STATE_REG_2__26 = BUF(U57_25)
STATE_REG_1__26 = BUF(U56_25)
STATE_REG_0__26 = BUF(U55_25)
CC_MUX_REG_2__26 = BUF(U59_25)
CC_MUX_REG_1__26 = BUF(U58_25)
USCITE_REG_2__26 = BUF(U61_25)
USCITE_REG_1__26 = BUF(U60_25)
ENABLE_COUNT_REG_26 = BUF(U62_25)





U54_25= AND(U90_25, U89_25)
U55_25= NAND(U54_25, U78_25)
U56_25= NAND(U82_25, U81_25, U72_25, U66_25)
U57_25= NAND(U80_25, U79_25)
U58_25= NAND(U88_25, U69_25, U92_25, U91_25)
U59_25= NAND(U86_25, U70_25, U85_25)
U60_25= NAND(EQL_25, U76_25, U54_25)
U61_25= NAND(U72_25, U75_25)
U62_25= NAND(U84_25, U83_25)
U63_25= AND(STATE_REG_2__25, STATE_REG_1__25, STATE_REG_0__25)
U64_25= NOT(STATE_REG_1__25)
U65_25= NOT(EQL_25)
U66_25= NAND(EQL_25, STATE_REG_1__25)
U67_25= NOT(STATE_REG_2__25)
U68_25= NOT(STATE_REG_0__25)
U69_25= OR(STATE_REG_2__25, STATE_REG_0__25)
U70_25= NAND(U64_25, U67_25, STATE_REG_0__25)
U71_25= NOT(U66_25)
U72_25= NAND(STATE_REG_2__25, U68_25, U64_25, U65_25)
U73_25= NOT(U69_25)
U74_25= NOT(U70_25)
U75_25= NAND(STATE_REG_2__25, U71_25)
U76_25= NAND(STATE_REG_2__25, STATE_REG_1__25)
U77_25= OR(STATE_REG_1__25, STATE_REG_0__25)
U78_25= NAND(U65_25, U77_25)
U79_25= NAND(U74_25, U65_25)
U80_25= NAND(STATE_REG_2__25, U78_25)
U81_25= NAND(EQL_25, U67_25, STATE_REG_0__25)
U82_25= NAND(U73_25, STATE_REG_1__25)
U83_25= NAND(STATE_REG_1__25, U65_25, U73_25)
U84_25= OR(CONT_EQL_25, U63_25)
U85_25= NAND(U71_25, U68_25)
U86_25= NAND(STATE_REG_2__25, U78_25)
U87_25= NAND(EQL_25, U68_25)
U88_25= NAND(STATE_REG_0__25, STATE_REG_2__25)
U89_25= NAND(U73_25, U64_25)
U90_25= NAND(STATE_REG_0__25, STATE_REG_1__25)
U91_25= NAND(EQL_25, U64_25)
U92_25= NAND(STATE_REG_1__25, U87_25)

ACKOUT_REG_27 = BUF(U62_26)
STATE_REG_2__27 = BUF(U57_26)
STATE_REG_1__27 = BUF(U56_26)
STATE_REG_0__27 = BUF(U55_26)
CC_MUX_REG_2__27 = BUF(U59_26)
CC_MUX_REG_1__27 = BUF(U58_26)
USCITE_REG_2__27 = BUF(U61_26)
USCITE_REG_1__27 = BUF(U60_26)
ENABLE_COUNT_REG_27 = BUF(U62_26)





U54_26= AND(U90_26, U89_26)
U55_26= NAND(U54_26, U78_26)
U56_26= NAND(U82_26, U81_26, U72_26, U66_26)
U57_26= NAND(U80_26, U79_26)
U58_26= NAND(U88_26, U69_26, U92_26, U91_26)
U59_26= NAND(U86_26, U70_26, U85_26)
U60_26= NAND(EQL_26, U76_26, U54_26)
U61_26= NAND(U72_26, U75_26)
U62_26= NAND(U84_26, U83_26)
U63_26= AND(STATE_REG_2__26, STATE_REG_1__26, STATE_REG_0__26)
U64_26= NOT(STATE_REG_1__26)
U65_26= NOT(EQL_26)
U66_26= NAND(EQL_26, STATE_REG_1__26)
U67_26= NOT(STATE_REG_2__26)
U68_26= NOT(STATE_REG_0__26)
U69_26= OR(STATE_REG_2__26, STATE_REG_0__26)
U70_26= NAND(U64_26, U67_26, STATE_REG_0__26)
U71_26= NOT(U66_26)
U72_26= NAND(STATE_REG_2__26, U68_26, U64_26, U65_26)
U73_26= NOT(U69_26)
U74_26= NOT(U70_26)
U75_26= NAND(STATE_REG_2__26, U71_26)
U76_26= NAND(STATE_REG_2__26, STATE_REG_1__26)
U77_26= OR(STATE_REG_1__26, STATE_REG_0__26)
U78_26= NAND(U65_26, U77_26)
U79_26= NAND(U74_26, U65_26)
U80_26= NAND(STATE_REG_2__26, U78_26)
U81_26= NAND(EQL_26, U67_26, STATE_REG_0__26)
U82_26= NAND(U73_26, STATE_REG_1__26)
U83_26= NAND(STATE_REG_1__26, U65_26, U73_26)
U84_26= OR(CONT_EQL_26, U63_26)
U85_26= NAND(U71_26, U68_26)
U86_26= NAND(STATE_REG_2__26, U78_26)
U87_26= NAND(EQL_26, U68_26)
U88_26= NAND(STATE_REG_0__26, STATE_REG_2__26)
U89_26= NAND(U73_26, U64_26)
U90_26= NAND(STATE_REG_0__26, STATE_REG_1__26)
U91_26= NAND(EQL_26, U64_26)
U92_26= NAND(STATE_REG_1__26, U87_26)

ACKOUT_REG_28 = BUF(U62_27)
STATE_REG_2__28 = BUF(U57_27)
STATE_REG_1__28 = BUF(U56_27)
STATE_REG_0__28 = BUF(U55_27)
CC_MUX_REG_2__28 = BUF(U59_27)
CC_MUX_REG_1__28 = BUF(U58_27)
USCITE_REG_2__28 = BUF(U61_27)
USCITE_REG_1__28 = BUF(U60_27)
ENABLE_COUNT_REG_28 = BUF(U62_27)





U54_27= AND(U90_27, U89_27)
U55_27= NAND(U54_27, U78_27)
U56_27= NAND(U82_27, U81_27, U72_27, U66_27)
U57_27= NAND(U80_27, U79_27)
U58_27= NAND(U88_27, U69_27, U92_27, U91_27)
U59_27= NAND(U86_27, U70_27, U85_27)
U60_27= NAND(EQL_27, U76_27, U54_27)
U61_27= NAND(U72_27, U75_27)
U62_27= NAND(U84_27, U83_27)
U63_27= AND(STATE_REG_2__27, STATE_REG_1__27, STATE_REG_0__27)
U64_27= NOT(STATE_REG_1__27)
U65_27= NOT(EQL_27)
U66_27= NAND(EQL_27, STATE_REG_1__27)
U67_27= NOT(STATE_REG_2__27)
U68_27= NOT(STATE_REG_0__27)
U69_27= OR(STATE_REG_2__27, STATE_REG_0__27)
U70_27= NAND(U64_27, U67_27, STATE_REG_0__27)
U71_27= NOT(U66_27)
U72_27= NAND(STATE_REG_2__27, U68_27, U64_27, U65_27)
U73_27= NOT(U69_27)
U74_27= NOT(U70_27)
U75_27= NAND(STATE_REG_2__27, U71_27)
U76_27= NAND(STATE_REG_2__27, STATE_REG_1__27)
U77_27= OR(STATE_REG_1__27, STATE_REG_0__27)
U78_27= NAND(U65_27, U77_27)
U79_27= NAND(U74_27, U65_27)
U80_27= NAND(STATE_REG_2__27, U78_27)
U81_27= NAND(EQL_27, U67_27, STATE_REG_0__27)
U82_27= NAND(U73_27, STATE_REG_1__27)
U83_27= NAND(STATE_REG_1__27, U65_27, U73_27)
U84_27= OR(CONT_EQL_27, U63_27)
U85_27= NAND(U71_27, U68_27)
U86_27= NAND(STATE_REG_2__27, U78_27)
U87_27= NAND(EQL_27, U68_27)
U88_27= NAND(STATE_REG_0__27, STATE_REG_2__27)
U89_27= NAND(U73_27, U64_27)
U90_27= NAND(STATE_REG_0__27, STATE_REG_1__27)
U91_27= NAND(EQL_27, U64_27)
U92_27= NAND(STATE_REG_1__27, U87_27)

ACKOUT_REG_29 = BUF(U62_28)
STATE_REG_2__29 = BUF(U57_28)
STATE_REG_1__29 = BUF(U56_28)
STATE_REG_0__29 = BUF(U55_28)
CC_MUX_REG_2__29 = BUF(U59_28)
CC_MUX_REG_1__29 = BUF(U58_28)
USCITE_REG_2__29 = BUF(U61_28)
USCITE_REG_1__29 = BUF(U60_28)
ENABLE_COUNT_REG_29 = BUF(U62_28)





U54_28= AND(U90_28, U89_28)
U55_28= NAND(U54_28, U78_28)
U56_28= NAND(U82_28, U81_28, U72_28, U66_28)
U57_28= NAND(U80_28, U79_28)
U58_28= NAND(U88_28, U69_28, U92_28, U91_28)
U59_28= NAND(U86_28, U70_28, U85_28)
U60_28= NAND(EQL_28, U76_28, U54_28)
U61_28= NAND(U72_28, U75_28)
U62_28= NAND(U84_28, U83_28)
U63_28= AND(STATE_REG_2__28, STATE_REG_1__28, STATE_REG_0__28)
U64_28= NOT(STATE_REG_1__28)
U65_28= NOT(EQL_28)
U66_28= NAND(EQL_28, STATE_REG_1__28)
U67_28= NOT(STATE_REG_2__28)
U68_28= NOT(STATE_REG_0__28)
U69_28= OR(STATE_REG_2__28, STATE_REG_0__28)
U70_28= NAND(U64_28, U67_28, STATE_REG_0__28)
U71_28= NOT(U66_28)
U72_28= NAND(STATE_REG_2__28, U68_28, U64_28, U65_28)
U73_28= NOT(U69_28)
U74_28= NOT(U70_28)
U75_28= NAND(STATE_REG_2__28, U71_28)
U76_28= NAND(STATE_REG_2__28, STATE_REG_1__28)
U77_28= OR(STATE_REG_1__28, STATE_REG_0__28)
U78_28= NAND(U65_28, U77_28)
U79_28= NAND(U74_28, U65_28)
U80_28= NAND(STATE_REG_2__28, U78_28)
U81_28= NAND(EQL_28, U67_28, STATE_REG_0__28)
U82_28= NAND(U73_28, STATE_REG_1__28)
U83_28= NAND(STATE_REG_1__28, U65_28, U73_28)
U84_28= OR(CONT_EQL_28, U63_28)
U85_28= NAND(U71_28, U68_28)
U86_28= NAND(STATE_REG_2__28, U78_28)
U87_28= NAND(EQL_28, U68_28)
U88_28= NAND(STATE_REG_0__28, STATE_REG_2__28)
U89_28= NAND(U73_28, U64_28)
U90_28= NAND(STATE_REG_0__28, STATE_REG_1__28)
U91_28= NAND(EQL_28, U64_28)
U92_28= NAND(STATE_REG_1__28, U87_28)

ACKOUT_REG_30 = BUF(U62_29)
STATE_REG_2__30 = BUF(U57_29)
STATE_REG_1__30 = BUF(U56_29)
STATE_REG_0__30 = BUF(U55_29)
CC_MUX_REG_2__30 = BUF(U59_29)
CC_MUX_REG_1__30 = BUF(U58_29)
USCITE_REG_2__30 = BUF(U61_29)
USCITE_REG_1__30 = BUF(U60_29)
ENABLE_COUNT_REG_30 = BUF(U62_29)





U54_29= AND(U90_29, U89_29)
U55_29= NAND(U54_29, U78_29)
U56_29= NAND(U82_29, U81_29, U72_29, U66_29)
U57_29= NAND(U80_29, U79_29)
U58_29= NAND(U88_29, U69_29, U92_29, U91_29)
U59_29= NAND(U86_29, U70_29, U85_29)
U60_29= NAND(EQL_29, U76_29, U54_29)
U61_29= NAND(U72_29, U75_29)
U62_29= NAND(U84_29, U83_29)
U63_29= AND(STATE_REG_2__29, STATE_REG_1__29, STATE_REG_0__29)
U64_29= NOT(STATE_REG_1__29)
U65_29= NOT(EQL_29)
U66_29= NAND(EQL_29, STATE_REG_1__29)
U67_29= NOT(STATE_REG_2__29)
U68_29= NOT(STATE_REG_0__29)
U69_29= OR(STATE_REG_2__29, STATE_REG_0__29)
U70_29= NAND(U64_29, U67_29, STATE_REG_0__29)
U71_29= NOT(U66_29)
U72_29= NAND(STATE_REG_2__29, U68_29, U64_29, U65_29)
U73_29= NOT(U69_29)
U74_29= NOT(U70_29)
U75_29= NAND(STATE_REG_2__29, U71_29)
U76_29= NAND(STATE_REG_2__29, STATE_REG_1__29)
U77_29= OR(STATE_REG_1__29, STATE_REG_0__29)
U78_29= NAND(U65_29, U77_29)
U79_29= NAND(U74_29, U65_29)
U80_29= NAND(STATE_REG_2__29, U78_29)
U81_29= NAND(EQL_29, U67_29, STATE_REG_0__29)
U82_29= NAND(U73_29, STATE_REG_1__29)
U83_29= NAND(STATE_REG_1__29, U65_29, U73_29)
U84_29= OR(CONT_EQL_29, U63_29)
U85_29= NAND(U71_29, U68_29)
U86_29= NAND(STATE_REG_2__29, U78_29)
U87_29= NAND(EQL_29, U68_29)
U88_29= NAND(STATE_REG_0__29, STATE_REG_2__29)
U89_29= NAND(U73_29, U64_29)
U90_29= NAND(STATE_REG_0__29, STATE_REG_1__29)
U91_29= NAND(EQL_29, U64_29)
U92_29= NAND(STATE_REG_1__29, U87_29)

ACKOUT_REG_31 = BUF(U62_30)
STATE_REG_2__31 = BUF(U57_30)
STATE_REG_1__31 = BUF(U56_30)
STATE_REG_0__31 = BUF(U55_30)
CC_MUX_REG_2__31 = BUF(U59_30)
CC_MUX_REG_1__31 = BUF(U58_30)
USCITE_REG_2__31 = BUF(U61_30)
USCITE_REG_1__31 = BUF(U60_30)
ENABLE_COUNT_REG_31 = BUF(U62_30)





U54_30= AND(U90_30, U89_30)
U55_30= NAND(U54_30, U78_30)
U56_30= NAND(U82_30, U81_30, U72_30, U66_30)
U57_30= NAND(U80_30, U79_30)
U58_30= NAND(U88_30, U69_30, U92_30, U91_30)
U59_30= NAND(U86_30, U70_30, U85_30)
U60_30= NAND(EQL_30, U76_30, U54_30)
U61_30= NAND(U72_30, U75_30)
U62_30= NAND(U84_30, U83_30)
U63_30= AND(STATE_REG_2__30, STATE_REG_1__30, STATE_REG_0__30)
U64_30= NOT(STATE_REG_1__30)
U65_30= NOT(EQL_30)
U66_30= NAND(EQL_30, STATE_REG_1__30)
U67_30= NOT(STATE_REG_2__30)
U68_30= NOT(STATE_REG_0__30)
U69_30= OR(STATE_REG_2__30, STATE_REG_0__30)
U70_30= NAND(U64_30, U67_30, STATE_REG_0__30)
U71_30= NOT(U66_30)
U72_30= NAND(STATE_REG_2__30, U68_30, U64_30, U65_30)
U73_30= NOT(U69_30)
U74_30= NOT(U70_30)
U75_30= NAND(STATE_REG_2__30, U71_30)
U76_30= NAND(STATE_REG_2__30, STATE_REG_1__30)
U77_30= OR(STATE_REG_1__30, STATE_REG_0__30)
U78_30= NAND(U65_30, U77_30)
U79_30= NAND(U74_30, U65_30)
U80_30= NAND(STATE_REG_2__30, U78_30)
U81_30= NAND(EQL_30, U67_30, STATE_REG_0__30)
U82_30= NAND(U73_30, STATE_REG_1__30)
U83_30= NAND(STATE_REG_1__30, U65_30, U73_30)
U84_30= OR(CONT_EQL_30, U63_30)
U85_30= NAND(U71_30, U68_30)
U86_30= NAND(STATE_REG_2__30, U78_30)
U87_30= NAND(EQL_30, U68_30)
U88_30= NAND(STATE_REG_0__30, STATE_REG_2__30)
U89_30= NAND(U73_30, U64_30)
U90_30= NAND(STATE_REG_0__30, STATE_REG_1__30)
U91_30= NAND(EQL_30, U64_30)
U92_30= NAND(STATE_REG_1__30, U87_30)

ACKOUT_REG_32 = BUF(U62_31)
STATE_REG_2__32 = BUF(U57_31)
STATE_REG_1__32 = BUF(U56_31)
STATE_REG_0__32 = BUF(U55_31)
CC_MUX_REG_2__32 = BUF(U59_31)
CC_MUX_REG_1__32 = BUF(U58_31)
USCITE_REG_2__32 = BUF(U61_31)
USCITE_REG_1__32 = BUF(U60_31)
ENABLE_COUNT_REG_32 = BUF(U62_31)





U54_31= AND(U90_31, U89_31)
U55_31= NAND(U54_31, U78_31)
U56_31= NAND(U82_31, U81_31, U72_31, U66_31)
U57_31= NAND(U80_31, U79_31)
U58_31= NAND(U88_31, U69_31, U92_31, U91_31)
U59_31= NAND(U86_31, U70_31, U85_31)
U60_31= NAND(EQL_31, U76_31, U54_31)
U61_31= NAND(U72_31, U75_31)
U62_31= NAND(U84_31, U83_31)
U63_31= AND(STATE_REG_2__31, STATE_REG_1__31, STATE_REG_0__31)
U64_31= NOT(STATE_REG_1__31)
U65_31= NOT(EQL_31)
U66_31= NAND(EQL_31, STATE_REG_1__31)
U67_31= NOT(STATE_REG_2__31)
U68_31= NOT(STATE_REG_0__31)
U69_31= OR(STATE_REG_2__31, STATE_REG_0__31)
U70_31= NAND(U64_31, U67_31, STATE_REG_0__31)
U71_31= NOT(U66_31)
U72_31= NAND(STATE_REG_2__31, U68_31, U64_31, U65_31)
U73_31= NOT(U69_31)
U74_31= NOT(U70_31)
U75_31= NAND(STATE_REG_2__31, U71_31)
U76_31= NAND(STATE_REG_2__31, STATE_REG_1__31)
U77_31= OR(STATE_REG_1__31, STATE_REG_0__31)
U78_31= NAND(U65_31, U77_31)
U79_31= NAND(U74_31, U65_31)
U80_31= NAND(STATE_REG_2__31, U78_31)
U81_31= NAND(EQL_31, U67_31, STATE_REG_0__31)
U82_31= NAND(U73_31, STATE_REG_1__31)
U83_31= NAND(STATE_REG_1__31, U65_31, U73_31)
U84_31= OR(CONT_EQL_31, U63_31)
U85_31= NAND(U71_31, U68_31)
U86_31= NAND(STATE_REG_2__31, U78_31)
U87_31= NAND(EQL_31, U68_31)
U88_31= NAND(STATE_REG_0__31, STATE_REG_2__31)
U89_31= NAND(U73_31, U64_31)
U90_31= NAND(STATE_REG_0__31, STATE_REG_1__31)
U91_31= NAND(EQL_31, U64_31)
U92_31= NAND(STATE_REG_1__31, U87_31)

ACKOUT_REG_33 = BUF(U62_32)
STATE_REG_2__33 = BUF(U57_32)
STATE_REG_1__33 = BUF(U56_32)
STATE_REG_0__33 = BUF(U55_32)
CC_MUX_REG_2__33 = BUF(U59_32)
CC_MUX_REG_1__33 = BUF(U58_32)
USCITE_REG_2__33 = BUF(U61_32)
USCITE_REG_1__33 = BUF(U60_32)
ENABLE_COUNT_REG_33 = BUF(U62_32)





U54_32= AND(U90_32, U89_32)
U55_32= NAND(U54_32, U78_32)
U56_32= NAND(U82_32, U81_32, U72_32, U66_32)
U57_32= NAND(U80_32, U79_32)
U58_32= NAND(U88_32, U69_32, U92_32, U91_32)
U59_32= NAND(U86_32, U70_32, U85_32)
U60_32= NAND(EQL_32, U76_32, U54_32)
U61_32= NAND(U72_32, U75_32)
U62_32= NAND(U84_32, U83_32)
U63_32= AND(STATE_REG_2__32, STATE_REG_1__32, STATE_REG_0__32)
U64_32= NOT(STATE_REG_1__32)
U65_32= NOT(EQL_32)
U66_32= NAND(EQL_32, STATE_REG_1__32)
U67_32= NOT(STATE_REG_2__32)
U68_32= NOT(STATE_REG_0__32)
U69_32= OR(STATE_REG_2__32, STATE_REG_0__32)
U70_32= NAND(U64_32, U67_32, STATE_REG_0__32)
U71_32= NOT(U66_32)
U72_32= NAND(STATE_REG_2__32, U68_32, U64_32, U65_32)
U73_32= NOT(U69_32)
U74_32= NOT(U70_32)
U75_32= NAND(STATE_REG_2__32, U71_32)
U76_32= NAND(STATE_REG_2__32, STATE_REG_1__32)
U77_32= OR(STATE_REG_1__32, STATE_REG_0__32)
U78_32= NAND(U65_32, U77_32)
U79_32= NAND(U74_32, U65_32)
U80_32= NAND(STATE_REG_2__32, U78_32)
U81_32= NAND(EQL_32, U67_32, STATE_REG_0__32)
U82_32= NAND(U73_32, STATE_REG_1__32)
U83_32= NAND(STATE_REG_1__32, U65_32, U73_32)
U84_32= OR(CONT_EQL_32, U63_32)
U85_32= NAND(U71_32, U68_32)
U86_32= NAND(STATE_REG_2__32, U78_32)
U87_32= NAND(EQL_32, U68_32)
U88_32= NAND(STATE_REG_0__32, STATE_REG_2__32)
U89_32= NAND(U73_32, U64_32)
U90_32= NAND(STATE_REG_0__32, STATE_REG_1__32)
U91_32= NAND(EQL_32, U64_32)
U92_32= NAND(STATE_REG_1__32, U87_32)

ACKOUT_REG_34 = BUF(U62_33)
STATE_REG_2__34 = BUF(U57_33)
STATE_REG_1__34 = BUF(U56_33)
STATE_REG_0__34 = BUF(U55_33)
CC_MUX_REG_2__34 = BUF(U59_33)
CC_MUX_REG_1__34 = BUF(U58_33)
USCITE_REG_2__34 = BUF(U61_33)
USCITE_REG_1__34 = BUF(U60_33)
ENABLE_COUNT_REG_34 = BUF(U62_33)





U54_33= AND(U90_33, U89_33)
U55_33= NAND(U54_33, U78_33)
U56_33= NAND(U82_33, U81_33, U72_33, U66_33)
U57_33= NAND(U80_33, U79_33)
U58_33= NAND(U88_33, U69_33, U92_33, U91_33)
U59_33= NAND(U86_33, U70_33, U85_33)
U60_33= NAND(EQL_33, U76_33, U54_33)
U61_33= NAND(U72_33, U75_33)
U62_33= NAND(U84_33, U83_33)
U63_33= AND(STATE_REG_2__33, STATE_REG_1__33, STATE_REG_0__33)
U64_33= NOT(STATE_REG_1__33)
U65_33= NOT(EQL_33)
U66_33= NAND(EQL_33, STATE_REG_1__33)
U67_33= NOT(STATE_REG_2__33)
U68_33= NOT(STATE_REG_0__33)
U69_33= OR(STATE_REG_2__33, STATE_REG_0__33)
U70_33= NAND(U64_33, U67_33, STATE_REG_0__33)
U71_33= NOT(U66_33)
U72_33= NAND(STATE_REG_2__33, U68_33, U64_33, U65_33)
U73_33= NOT(U69_33)
U74_33= NOT(U70_33)
U75_33= NAND(STATE_REG_2__33, U71_33)
U76_33= NAND(STATE_REG_2__33, STATE_REG_1__33)
U77_33= OR(STATE_REG_1__33, STATE_REG_0__33)
U78_33= NAND(U65_33, U77_33)
U79_33= NAND(U74_33, U65_33)
U80_33= NAND(STATE_REG_2__33, U78_33)
U81_33= NAND(EQL_33, U67_33, STATE_REG_0__33)
U82_33= NAND(U73_33, STATE_REG_1__33)
U83_33= NAND(STATE_REG_1__33, U65_33, U73_33)
U84_33= OR(CONT_EQL_33, U63_33)
U85_33= NAND(U71_33, U68_33)
U86_33= NAND(STATE_REG_2__33, U78_33)
U87_33= NAND(EQL_33, U68_33)
U88_33= NAND(STATE_REG_0__33, STATE_REG_2__33)
U89_33= NAND(U73_33, U64_33)
U90_33= NAND(STATE_REG_0__33, STATE_REG_1__33)
U91_33= NAND(EQL_33, U64_33)
U92_33= NAND(STATE_REG_1__33, U87_33)

ACKOUT_REG_35 = BUF(U62_34)
STATE_REG_2__35 = BUF(U57_34)
STATE_REG_1__35 = BUF(U56_34)
STATE_REG_0__35 = BUF(U55_34)
CC_MUX_REG_2__35 = BUF(U59_34)
CC_MUX_REG_1__35 = BUF(U58_34)
USCITE_REG_2__35 = BUF(U61_34)
USCITE_REG_1__35 = BUF(U60_34)
ENABLE_COUNT_REG_35 = BUF(U62_34)





U54_34= AND(U90_34, U89_34)
U55_34= NAND(U54_34, U78_34)
U56_34= NAND(U82_34, U81_34, U72_34, U66_34)
U57_34= NAND(U80_34, U79_34)
U58_34= NAND(U88_34, U69_34, U92_34, U91_34)
U59_34= NAND(U86_34, U70_34, U85_34)
U60_34= NAND(EQL_34, U76_34, U54_34)
U61_34= NAND(U72_34, U75_34)
U62_34= NAND(U84_34, U83_34)
U63_34= AND(STATE_REG_2__34, STATE_REG_1__34, STATE_REG_0__34)
U64_34= NOT(STATE_REG_1__34)
U65_34= NOT(EQL_34)
U66_34= NAND(EQL_34, STATE_REG_1__34)
U67_34= NOT(STATE_REG_2__34)
U68_34= NOT(STATE_REG_0__34)
U69_34= OR(STATE_REG_2__34, STATE_REG_0__34)
U70_34= NAND(U64_34, U67_34, STATE_REG_0__34)
U71_34= NOT(U66_34)
U72_34= NAND(STATE_REG_2__34, U68_34, U64_34, U65_34)
U73_34= NOT(U69_34)
U74_34= NOT(U70_34)
U75_34= NAND(STATE_REG_2__34, U71_34)
U76_34= NAND(STATE_REG_2__34, STATE_REG_1__34)
U77_34= OR(STATE_REG_1__34, STATE_REG_0__34)
U78_34= NAND(U65_34, U77_34)
U79_34= NAND(U74_34, U65_34)
U80_34= NAND(STATE_REG_2__34, U78_34)
U81_34= NAND(EQL_34, U67_34, STATE_REG_0__34)
U82_34= NAND(U73_34, STATE_REG_1__34)
U83_34= NAND(STATE_REG_1__34, U65_34, U73_34)
U84_34= OR(CONT_EQL_34, U63_34)
U85_34= NAND(U71_34, U68_34)
U86_34= NAND(STATE_REG_2__34, U78_34)
U87_34= NAND(EQL_34, U68_34)
U88_34= NAND(STATE_REG_0__34, STATE_REG_2__34)
U89_34= NAND(U73_34, U64_34)
U90_34= NAND(STATE_REG_0__34, STATE_REG_1__34)
U91_34= NAND(EQL_34, U64_34)
U92_34= NAND(STATE_REG_1__34, U87_34)

ACKOUT_REG_36 = BUF(U62_35)
STATE_REG_2__36 = BUF(U57_35)
STATE_REG_1__36 = BUF(U56_35)
STATE_REG_0__36 = BUF(U55_35)
CC_MUX_REG_2__36 = BUF(U59_35)
CC_MUX_REG_1__36 = BUF(U58_35)
USCITE_REG_2__36 = BUF(U61_35)
USCITE_REG_1__36 = BUF(U60_35)
ENABLE_COUNT_REG_36 = BUF(U62_35)





U54_35= AND(U90_35, U89_35)
U55_35= NAND(U54_35, U78_35)
U56_35= NAND(U82_35, U81_35, U72_35, U66_35)
U57_35= NAND(U80_35, U79_35)
U58_35= NAND(U88_35, U69_35, U92_35, U91_35)
U59_35= NAND(U86_35, U70_35, U85_35)
U60_35= NAND(EQL_35, U76_35, U54_35)
U61_35= NAND(U72_35, U75_35)
U62_35= NAND(U84_35, U83_35)
U63_35= AND(STATE_REG_2__35, STATE_REG_1__35, STATE_REG_0__35)
U64_35= NOT(STATE_REG_1__35)
U65_35= NOT(EQL_35)
U66_35= NAND(EQL_35, STATE_REG_1__35)
U67_35= NOT(STATE_REG_2__35)
U68_35= NOT(STATE_REG_0__35)
U69_35= OR(STATE_REG_2__35, STATE_REG_0__35)
U70_35= NAND(U64_35, U67_35, STATE_REG_0__35)
U71_35= NOT(U66_35)
U72_35= NAND(STATE_REG_2__35, U68_35, U64_35, U65_35)
U73_35= NOT(U69_35)
U74_35= NOT(U70_35)
U75_35= NAND(STATE_REG_2__35, U71_35)
U76_35= NAND(STATE_REG_2__35, STATE_REG_1__35)
U77_35= OR(STATE_REG_1__35, STATE_REG_0__35)
U78_35= NAND(U65_35, U77_35)
U79_35= NAND(U74_35, U65_35)
U80_35= NAND(STATE_REG_2__35, U78_35)
U81_35= NAND(EQL_35, U67_35, STATE_REG_0__35)
U82_35= NAND(U73_35, STATE_REG_1__35)
U83_35= NAND(STATE_REG_1__35, U65_35, U73_35)
U84_35= OR(CONT_EQL_35, U63_35)
U85_35= NAND(U71_35, U68_35)
U86_35= NAND(STATE_REG_2__35, U78_35)
U87_35= NAND(EQL_35, U68_35)
U88_35= NAND(STATE_REG_0__35, STATE_REG_2__35)
U89_35= NAND(U73_35, U64_35)
U90_35= NAND(STATE_REG_0__35, STATE_REG_1__35)
U91_35= NAND(EQL_35, U64_35)
U92_35= NAND(STATE_REG_1__35, U87_35)

ACKOUT_REG_37 = BUF(U62_36)
STATE_REG_2__37 = BUF(U57_36)
STATE_REG_1__37 = BUF(U56_36)
STATE_REG_0__37 = BUF(U55_36)
CC_MUX_REG_2__37 = BUF(U59_36)
CC_MUX_REG_1__37 = BUF(U58_36)
USCITE_REG_2__37 = BUF(U61_36)
USCITE_REG_1__37 = BUF(U60_36)
ENABLE_COUNT_REG_37 = BUF(U62_36)





U54_36= AND(U90_36, U89_36)
U55_36= NAND(U54_36, U78_36)
U56_36= NAND(U82_36, U81_36, U72_36, U66_36)
U57_36= NAND(U80_36, U79_36)
U58_36= NAND(U88_36, U69_36, U92_36, U91_36)
U59_36= NAND(U86_36, U70_36, U85_36)
U60_36= NAND(EQL_36, U76_36, U54_36)
U61_36= NAND(U72_36, U75_36)
U62_36= NAND(U84_36, U83_36)
U63_36= AND(STATE_REG_2__36, STATE_REG_1__36, STATE_REG_0__36)
U64_36= NOT(STATE_REG_1__36)
U65_36= NOT(EQL_36)
U66_36= NAND(EQL_36, STATE_REG_1__36)
U67_36= NOT(STATE_REG_2__36)
U68_36= NOT(STATE_REG_0__36)
U69_36= OR(STATE_REG_2__36, STATE_REG_0__36)
U70_36= NAND(U64_36, U67_36, STATE_REG_0__36)
U71_36= NOT(U66_36)
U72_36= NAND(STATE_REG_2__36, U68_36, U64_36, U65_36)
U73_36= NOT(U69_36)
U74_36= NOT(U70_36)
U75_36= NAND(STATE_REG_2__36, U71_36)
U76_36= NAND(STATE_REG_2__36, STATE_REG_1__36)
U77_36= OR(STATE_REG_1__36, STATE_REG_0__36)
U78_36= NAND(U65_36, U77_36)
U79_36= NAND(U74_36, U65_36)
U80_36= NAND(STATE_REG_2__36, U78_36)
U81_36= NAND(EQL_36, U67_36, STATE_REG_0__36)
U82_36= NAND(U73_36, STATE_REG_1__36)
U83_36= NAND(STATE_REG_1__36, U65_36, U73_36)
U84_36= OR(CONT_EQL_36, U63_36)
U85_36= NAND(U71_36, U68_36)
U86_36= NAND(STATE_REG_2__36, U78_36)
U87_36= NAND(EQL_36, U68_36)
U88_36= NAND(STATE_REG_0__36, STATE_REG_2__36)
U89_36= NAND(U73_36, U64_36)
U90_36= NAND(STATE_REG_0__36, STATE_REG_1__36)
U91_36= NAND(EQL_36, U64_36)
U92_36= NAND(STATE_REG_1__36, U87_36)

ACKOUT_REG_38 = BUF(U62_37)
STATE_REG_2__38 = BUF(U57_37)
STATE_REG_1__38 = BUF(U56_37)
STATE_REG_0__38 = BUF(U55_37)
CC_MUX_REG_2__38 = BUF(U59_37)
CC_MUX_REG_1__38 = BUF(U58_37)
USCITE_REG_2__38 = BUF(U61_37)
USCITE_REG_1__38 = BUF(U60_37)
ENABLE_COUNT_REG_38 = BUF(U62_37)





U54_37= AND(U90_37, U89_37)
U55_37= NAND(U54_37, U78_37)
U56_37= NAND(U82_37, U81_37, U72_37, U66_37)
U57_37= NAND(U80_37, U79_37)
U58_37= NAND(U88_37, U69_37, U92_37, U91_37)
U59_37= NAND(U86_37, U70_37, U85_37)
U60_37= NAND(EQL_37, U76_37, U54_37)
U61_37= NAND(U72_37, U75_37)
U62_37= NAND(U84_37, U83_37)
U63_37= AND(STATE_REG_2__37, STATE_REG_1__37, STATE_REG_0__37)
U64_37= NOT(STATE_REG_1__37)
U65_37= NOT(EQL_37)
U66_37= NAND(EQL_37, STATE_REG_1__37)
U67_37= NOT(STATE_REG_2__37)
U68_37= NOT(STATE_REG_0__37)
U69_37= OR(STATE_REG_2__37, STATE_REG_0__37)
U70_37= NAND(U64_37, U67_37, STATE_REG_0__37)
U71_37= NOT(U66_37)
U72_37= NAND(STATE_REG_2__37, U68_37, U64_37, U65_37)
U73_37= NOT(U69_37)
U74_37= NOT(U70_37)
U75_37= NAND(STATE_REG_2__37, U71_37)
U76_37= NAND(STATE_REG_2__37, STATE_REG_1__37)
U77_37= OR(STATE_REG_1__37, STATE_REG_0__37)
U78_37= NAND(U65_37, U77_37)
U79_37= NAND(U74_37, U65_37)
U80_37= NAND(STATE_REG_2__37, U78_37)
U81_37= NAND(EQL_37, U67_37, STATE_REG_0__37)
U82_37= NAND(U73_37, STATE_REG_1__37)
U83_37= NAND(STATE_REG_1__37, U65_37, U73_37)
U84_37= OR(CONT_EQL_37, U63_37)
U85_37= NAND(U71_37, U68_37)
U86_37= NAND(STATE_REG_2__37, U78_37)
U87_37= NAND(EQL_37, U68_37)
U88_37= NAND(STATE_REG_0__37, STATE_REG_2__37)
U89_37= NAND(U73_37, U64_37)
U90_37= NAND(STATE_REG_0__37, STATE_REG_1__37)
U91_37= NAND(EQL_37, U64_37)
U92_37= NAND(STATE_REG_1__37, U87_37)

ACKOUT_REG_39 = BUF(U62_38)
STATE_REG_2__39 = BUF(U57_38)
STATE_REG_1__39 = BUF(U56_38)
STATE_REG_0__39 = BUF(U55_38)
CC_MUX_REG_2__39 = BUF(U59_38)
CC_MUX_REG_1__39 = BUF(U58_38)
USCITE_REG_2__39 = BUF(U61_38)
USCITE_REG_1__39 = BUF(U60_38)
ENABLE_COUNT_REG_39 = BUF(U62_38)





U54_38= AND(U90_38, U89_38)
U55_38= NAND(U54_38, U78_38)
U56_38= NAND(U82_38, U81_38, U72_38, U66_38)
U57_38= NAND(U80_38, U79_38)
U58_38= NAND(U88_38, U69_38, U92_38, U91_38)
U59_38= NAND(U86_38, U70_38, U85_38)
U60_38= NAND(EQL_38, U76_38, U54_38)
U61_38= NAND(U72_38, U75_38)
U62_38= NAND(U84_38, U83_38)
U63_38= AND(STATE_REG_2__38, STATE_REG_1__38, STATE_REG_0__38)
U64_38= NOT(STATE_REG_1__38)
U65_38= NOT(EQL_38)
U66_38= NAND(EQL_38, STATE_REG_1__38)
U67_38= NOT(STATE_REG_2__38)
U68_38= NOT(STATE_REG_0__38)
U69_38= OR(STATE_REG_2__38, STATE_REG_0__38)
U70_38= NAND(U64_38, U67_38, STATE_REG_0__38)
U71_38= NOT(U66_38)
U72_38= NAND(STATE_REG_2__38, U68_38, U64_38, U65_38)
U73_38= NOT(U69_38)
U74_38= NOT(U70_38)
U75_38= NAND(STATE_REG_2__38, U71_38)
U76_38= NAND(STATE_REG_2__38, STATE_REG_1__38)
U77_38= OR(STATE_REG_1__38, STATE_REG_0__38)
U78_38= NAND(U65_38, U77_38)
U79_38= NAND(U74_38, U65_38)
U80_38= NAND(STATE_REG_2__38, U78_38)
U81_38= NAND(EQL_38, U67_38, STATE_REG_0__38)
U82_38= NAND(U73_38, STATE_REG_1__38)
U83_38= NAND(STATE_REG_1__38, U65_38, U73_38)
U84_38= OR(CONT_EQL_38, U63_38)
U85_38= NAND(U71_38, U68_38)
U86_38= NAND(STATE_REG_2__38, U78_38)
U87_38= NAND(EQL_38, U68_38)
U88_38= NAND(STATE_REG_0__38, STATE_REG_2__38)
U89_38= NAND(U73_38, U64_38)
U90_38= NAND(STATE_REG_0__38, STATE_REG_1__38)
U91_38= NAND(EQL_38, U64_38)
U92_38= NAND(STATE_REG_1__38, U87_38)

ACKOUT_REG_40 = BUF(U62_39)
STATE_REG_2__40 = BUF(U57_39)
STATE_REG_1__40 = BUF(U56_39)
STATE_REG_0__40 = BUF(U55_39)
CC_MUX_REG_2__40 = BUF(U59_39)
CC_MUX_REG_1__40 = BUF(U58_39)
USCITE_REG_2__40 = BUF(U61_39)
USCITE_REG_1__40 = BUF(U60_39)
ENABLE_COUNT_REG_40 = BUF(U62_39)





U54_39= AND(U90_39, U89_39)
U55_39= NAND(U54_39, U78_39)
U56_39= NAND(U82_39, U81_39, U72_39, U66_39)
U57_39= NAND(U80_39, U79_39)
U58_39= NAND(U88_39, U69_39, U92_39, U91_39)
U59_39= NAND(U86_39, U70_39, U85_39)
U60_39= NAND(EQL_39, U76_39, U54_39)
U61_39= NAND(U72_39, U75_39)
U62_39= NAND(U84_39, U83_39)
U63_39= AND(STATE_REG_2__39, STATE_REG_1__39, STATE_REG_0__39)
U64_39= NOT(STATE_REG_1__39)
U65_39= NOT(EQL_39)
U66_39= NAND(EQL_39, STATE_REG_1__39)
U67_39= NOT(STATE_REG_2__39)
U68_39= NOT(STATE_REG_0__39)
U69_39= OR(STATE_REG_2__39, STATE_REG_0__39)
U70_39= NAND(U64_39, U67_39, STATE_REG_0__39)
U71_39= NOT(U66_39)
U72_39= NAND(STATE_REG_2__39, U68_39, U64_39, U65_39)
U73_39= NOT(U69_39)
U74_39= NOT(U70_39)
U75_39= NAND(STATE_REG_2__39, U71_39)
U76_39= NAND(STATE_REG_2__39, STATE_REG_1__39)
U77_39= OR(STATE_REG_1__39, STATE_REG_0__39)
U78_39= NAND(U65_39, U77_39)
U79_39= NAND(U74_39, U65_39)
U80_39= NAND(STATE_REG_2__39, U78_39)
U81_39= NAND(EQL_39, U67_39, STATE_REG_0__39)
U82_39= NAND(U73_39, STATE_REG_1__39)
U83_39= NAND(STATE_REG_1__39, U65_39, U73_39)
U84_39= OR(CONT_EQL_39, U63_39)
U85_39= NAND(U71_39, U68_39)
U86_39= NAND(STATE_REG_2__39, U78_39)
U87_39= NAND(EQL_39, U68_39)
U88_39= NAND(STATE_REG_0__39, STATE_REG_2__39)
U89_39= NAND(U73_39, U64_39)
U90_39= NAND(STATE_REG_0__39, STATE_REG_1__39)
U91_39= NAND(EQL_39, U64_39)
U92_39= NAND(STATE_REG_1__39, U87_39)

ACKOUT_REG_41 = BUF(U62_40)
STATE_REG_2__41 = BUF(U57_40)
STATE_REG_1__41 = BUF(U56_40)
STATE_REG_0__41 = BUF(U55_40)
CC_MUX_REG_2__41 = BUF(U59_40)
CC_MUX_REG_1__41 = BUF(U58_40)
USCITE_REG_2__41 = BUF(U61_40)
USCITE_REG_1__41 = BUF(U60_40)
ENABLE_COUNT_REG_41 = BUF(U62_40)





U54_40= AND(U90_40, U89_40)
U55_40= NAND(U54_40, U78_40)
U56_40= NAND(U82_40, U81_40, U72_40, U66_40)
U57_40= NAND(U80_40, U79_40)
U58_40= NAND(U88_40, U69_40, U92_40, U91_40)
U59_40= NAND(U86_40, U70_40, U85_40)
U60_40= NAND(EQL_40, U76_40, U54_40)
U61_40= NAND(U72_40, U75_40)
U62_40= NAND(U84_40, U83_40)
U63_40= AND(STATE_REG_2__40, STATE_REG_1__40, STATE_REG_0__40)
U64_40= NOT(STATE_REG_1__40)
U65_40= NOT(EQL_40)
U66_40= NAND(EQL_40, STATE_REG_1__40)
U67_40= NOT(STATE_REG_2__40)
U68_40= NOT(STATE_REG_0__40)
U69_40= OR(STATE_REG_2__40, STATE_REG_0__40)
U70_40= NAND(U64_40, U67_40, STATE_REG_0__40)
U71_40= NOT(U66_40)
U72_40= NAND(STATE_REG_2__40, U68_40, U64_40, U65_40)
U73_40= NOT(U69_40)
U74_40= NOT(U70_40)
U75_40= NAND(STATE_REG_2__40, U71_40)
U76_40= NAND(STATE_REG_2__40, STATE_REG_1__40)
U77_40= OR(STATE_REG_1__40, STATE_REG_0__40)
U78_40= NAND(U65_40, U77_40)
U79_40= NAND(U74_40, U65_40)
U80_40= NAND(STATE_REG_2__40, U78_40)
U81_40= NAND(EQL_40, U67_40, STATE_REG_0__40)
U82_40= NAND(U73_40, STATE_REG_1__40)
U83_40= NAND(STATE_REG_1__40, U65_40, U73_40)
U84_40= OR(CONT_EQL_40, U63_40)
U85_40= NAND(U71_40, U68_40)
U86_40= NAND(STATE_REG_2__40, U78_40)
U87_40= NAND(EQL_40, U68_40)
U88_40= NAND(STATE_REG_0__40, STATE_REG_2__40)
U89_40= NAND(U73_40, U64_40)
U90_40= NAND(STATE_REG_0__40, STATE_REG_1__40)
U91_40= NAND(EQL_40, U64_40)
U92_40= NAND(STATE_REG_1__40, U87_40)

