init
1 <- 20
bd <- 0
8 <- 40
setchip(1)
5 <- 1
4 <- 0
setchip(0)
30 <- 60
33 <- 21
50 <- 90
53 <- 48
70 <- 11
73 <- 11
90 <- 53
93 <- f5
c6 <- 39
f0 <- 5
f3 <- 2
31 <- 60
34 <- 22
51 <- 90
54 <- 48
71 <- 11
74 <- 11
91 <- 53
94 <- f5
c7 <- 29
f1 <- 5
f4 <- 2
32 <- 60
35 <- 22
52 <- 90
55 <- 48
72 <- 11
75 <- 11
92 <- 53
95 <- f5
c8 <- 19
f2 <- 5
f5 <- 2
a8 <- 57
b8 <- 29
52 <- 9b
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a7 <- 57
b7 <- 31
51 <- a5
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a6 <- e6
b6 <- 31
50 <- a2
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a6 <- e6
b6 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a6 <- 3
b6 <- 32
50 <- 9e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a8 <- 57
b8 <- 9
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a8 <- 57
b8 <- 2d
52 <- 9e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a7 <- 57
b7 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a7 <- 98
b7 <- 31
51 <- 9e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
21 <- 1
24 <- 12
41 <- 18
44 <- 80
61 <- f8
64 <- f2
81 <- f5
84 <- f3
c1 <- 2e
e1 <- 2
e4 <- 0
a1 <- 3
b1 <- 2e
41 <- 27
44 <- 9f
setchip(1)
28 <- 1
2b <- 12
48 <- 18
4b <- 80
68 <- f8
6b <- f2
88 <- f4
8b <- f3
c3 <- 1e
e8 <- 2
eb <- 0
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 27
setchip(0)
setchip(1)
4b <- 9f
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 32
41 <- 27
44 <- 9f
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 12
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 27
setchip(0)
setchip(1)
4b <- 9f
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 27
44 <- 9e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 27
setchip(0)
setchip(1)
4b <- 9e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 27
44 <- 9e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 26
setchip(0)
setchip(1)
4b <- 9d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 31
41 <- 26
44 <- 9d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 26
setchip(0)
setchip(1)
4b <- 9d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 26
44 <- 9c
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 26
setchip(0)
setchip(1)
4b <- 9c
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 25
44 <- 9b
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 25
setchip(0)
setchip(1)
4b <- 9b
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 31
41 <- 25
44 <- 9b
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 25
setchip(0)
setchip(1)
4b <- 9a
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a6 <- 3
b6 <- 12
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a6 <- e6
b6 <- 31
50 <- aa
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 25
44 <- 9a
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 25
setchip(0)
setchip(1)
4b <- 9a
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 24
44 <- 99
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 24
setchip(0)
setchip(1)
4b <- 99
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 32
41 <- 24
44 <- 98
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 12
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 24
setchip(0)
setchip(1)
4b <- 98
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 24
44 <- 98
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 23
setchip(0)
setchip(1)
4b <- 97
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 23
44 <- 97
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 23
setchip(0)
setchip(1)
4b <- 97
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 31
41 <- 23
44 <- 96
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 23
setchip(0)
setchip(1)
4b <- 96
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 23
44 <- 96
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 22
setchip(0)
setchip(1)
4b <- 95
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 22
44 <- 95
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 22
setchip(0)
setchip(1)
4b <- 94
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a6 <- e6
b6 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a6 <- 3
b6 <- 32
50 <- a0
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 32
41 <- 22
44 <- 94
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 12
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 22
setchip(0)
setchip(1)
4b <- 94
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 21
44 <- 93
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 21
setchip(0)
setchip(1)
4b <- 93
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 21
44 <- 93
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 21
setchip(0)
setchip(1)
4b <- 92
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 31
41 <- 21
44 <- 92
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a8 <- 57
b8 <- d
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 91
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a8 <- 3
b8 <- 2a
52 <- 9e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 20
44 <- 91
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 91
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 20
44 <- 90
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 31
41 <- 20
44 <- 90
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1f
setchip(0)
setchip(1)
4b <- 8f
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 1f
44 <- 8f
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 1f
setchip(0)
setchip(1)
4b <- 8e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a6 <- 3
b6 <- 12
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a6 <- 57
b6 <- 31
50 <- a2
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
20 <- 20
23 <- 11
40 <- 3
43 <- 0
60 <- f9
63 <- f9
80 <- 8
83 <- 3a
c0 <- 31
e0 <- 0
e3 <- 5
a0 <- 57
b0 <- 2d
40 <- b
43 <- 10
a1 <- 3
b1 <- 2e
41 <- 1f
44 <- 8e
22 <- 1
25 <- 12
42 <- 18
45 <- 80
62 <- f8
65 <- f2
82 <- f5
85 <- f3
c2 <- 2e
e2 <- 2
e5 <- 0
a2 <- 57
b2 <- 3d
42 <- 27
45 <- 9f
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
a2 <- 57
b2 <- 1d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 21
setchip(0)
setchip(1)
4b <- 92
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 32
41 <- 1d
44 <- 8a
a2 <- 57
b2 <- 39
42 <- 27
45 <- 9f
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- e
43 <- 16
a1 <- 3
b1 <- 12
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- b
43 <- 10
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 91
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
a1 <- 57
b1 <- 31
41 <- 20
44 <- 91
a2 <- 57
b2 <- 39
42 <- 27
45 <- 9f
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8c
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 1e
44 <- 8d
a2 <- 57
b2 <- 39
42 <- 27
45 <- 9f
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 7
43 <- 9
a1 <- e6
b1 <- 31
41 <- 1e
44 <- 8d
a2 <- 57
b2 <- 3d
42 <- 27
45 <- 9f
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
a2 <- 57
b2 <- 1d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- f
43 <- 19
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1f
setchip(0)
setchip(1)
4b <- 8f
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- e
43 <- 16
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 21
44 <- 93
a2 <- 57
b2 <- 39
42 <- 27
45 <- 9f
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- c
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
a1 <- 3
b1 <- 2e
41 <- 1e
44 <- 8c
a2 <- 57
b2 <- 39
42 <- 27
45 <- 9f
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 7
43 <- 9
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 4
43 <- 3
a1 <- e6
b1 <- 31
41 <- 1e
44 <- 8c
a2 <- 57
b2 <- 39
42 <- 27
45 <- 9e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- b6
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 55
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 31
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a7 <- 98
b7 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a7 <- 81
b7 <- 31
51 <- 9e
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 9c
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 72
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 20
44 <- 91
a2 <- 57
b2 <- 3d
42 <- 26
45 <- 9d
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 1d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 7
43 <- 9
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 1d
setchip(0)
setchip(1)
4b <- 8a
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 1f
44 <- 8f
a2 <- 57
b2 <- 39
42 <- 26
45 <- 9c
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 11
43 <- 1d
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- f
43 <- 19
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 7
43 <- 9
a1 <- 3
b1 <- 32
41 <- 1e
44 <- 8c
a2 <- 57
b2 <- 39
42 <- 25
45 <- 9a
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 12
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 20
44 <- 91
a2 <- 57
b2 <- 39
42 <- 24
45 <- 99
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 7
43 <- 9
a1 <- 3
b1 <- 2e
41 <- 1e
44 <- 8d
a2 <- 57
b2 <- 3d
42 <- 24
45 <- 98
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 1d
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- c
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 31
41 <- 1f
44 <- 8f
a2 <- 57
b2 <- 39
42 <- 23
45 <- 97
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- c
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- c
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
a1 <- 57
b1 <- 31
41 <- 20
44 <- 90
a2 <- 57
b2 <- 39
42 <- 23
45 <- 96
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 76
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 9d
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- d5
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
a0 <- 3a
b0 <- 2e
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 5c
b0 <- 31
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 31
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- a2
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
a0 <- e6
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 20
44 <- 90
a2 <- 57
b2 <- 39
42 <- 22
45 <- 95
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
a0 <- d0
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 78
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 31
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a7 <- 81
b7 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- e6
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a1 <- 3
b1 <- 32
41 <- 1e
44 <- 8d
a2 <- 57
b2 <- 3d
42 <- 22
45 <- 94
a7 <- e6
b7 <- 2d
51 <- a4
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 12
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 1d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8c
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- e
43 <- 16
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 20
44 <- 90
a2 <- 57
b2 <- 39
42 <- 22
45 <- 94
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- f
43 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 4
43 <- 3
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 1c
setchip(0)
setchip(1)
4b <- 89
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 4
43 <- 3
a1 <- 3
b1 <- 2e
41 <- 1f
44 <- 8f
a2 <- 57
b2 <- 39
42 <- 22
45 <- 94
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 1f
setchip(0)
setchip(1)
4b <- 8e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 31
41 <- 1d
44 <- 8b
a2 <- 57
b2 <- 39
42 <- 23
45 <- 96
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 3
43 <- 0
a1 <- 57
b1 <- 31
41 <- 21
44 <- 92
a2 <- 57
b2 <- 3d
42 <- 22
45 <- 95
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
a2 <- 57
b2 <- 1d
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- f
43 <- 19
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 1e
44 <- 8c
a2 <- 57
b2 <- 39
42 <- 22
45 <- 94
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- c
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
a1 <- e6
b1 <- 31
41 <- 1f
44 <- 8f
a2 <- 57
b2 <- 39
42 <- 21
45 <- 92
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
a1 <- 57
b1 <- 31
41 <- 20
44 <- 90
a2 <- 57
b2 <- 39
42 <- 21
45 <- 92
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- a7
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 31
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 1c
setchip(0)
setchip(1)
4b <- 89
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
a8 <- 3
b8 <- a
r200.30
r200.30
r200.30
r200.30
a0 <- 7e
b0 <- 2a
a7 <- e6
b7 <- d
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a0 <- 57
b0 <- 2d
40 <- b
43 <- 10
a1 <- 3
b1 <- 2e
41 <- 1f
44 <- 8e
a2 <- 57
b2 <- 3d
42 <- 23
45 <- 96
a7 <- 57
b7 <- 2d
51 <- 9e
a8 <- 3
b8 <- 2e
52 <- 9e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
a2 <- 57
b2 <- 1d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 21
setchip(0)
setchip(1)
4b <- 92
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 32
41 <- 1d
44 <- 8a
a2 <- 57
b2 <- 39
42 <- 23
45 <- 96
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- e
43 <- 16
a1 <- 3
b1 <- 12
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- b
43 <- 10
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 91
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
a1 <- 57
b1 <- 31
41 <- 20
44 <- 91
a2 <- 57
b2 <- 39
42 <- 23
45 <- 96
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8c
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 1e
44 <- 8d
a2 <- 57
b2 <- 39
42 <- 23
45 <- 96
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 7
43 <- 9
a1 <- e6
b1 <- 31
41 <- 1e
44 <- 8d
a2 <- 57
b2 <- 3d
42 <- 22
45 <- 94
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
a2 <- 57
b2 <- 1d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- f
43 <- 19
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1f
setchip(0)
setchip(1)
4b <- 8f
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- e
43 <- 16
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 21
44 <- 93
a2 <- 57
b2 <- 39
42 <- 23
45 <- 97
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- c
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
a1 <- 3
b1 <- 2e
41 <- 1e
44 <- 8c
a2 <- 57
b2 <- 39
42 <- 23
45 <- 96
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 7
43 <- 9
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 4
43 <- 3
a1 <- e6
b1 <- 31
41 <- 1e
44 <- 8c
a2 <- 57
b2 <- 39
42 <- 23
45 <- 96
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- b6
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 55
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
a7 <- 57
b7 <- d
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 31
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a7 <- 3
b7 <- 32
51 <- 9e
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 9c
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 72
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 20
44 <- 91
a2 <- 57
b2 <- 3d
42 <- 21
45 <- 92
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 1d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 7
43 <- 9
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 1d
setchip(0)
setchip(1)
4b <- 8a
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 1f
44 <- 8f
a2 <- 57
b2 <- 39
42 <- 23
45 <- 97
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 11
43 <- 1d
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- f
43 <- 19
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 7
43 <- 9
a1 <- 3
b1 <- 32
41 <- 1e
44 <- 8c
a2 <- 57
b2 <- 39
42 <- 23
45 <- 97
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 12
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
2a <- 14
2d <- 13
4a <- 4a
4d <- 0
6a <- f8
6d <- f4
8a <- 77
8d <- f5
c5 <- 1a
ea <- 0
ed <- 0
a5 <- 3
b5 <- 2e
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 20
44 <- 91
a2 <- 57
b2 <- 39
42 <- 23
45 <- 97
a5 <- 3
b5 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 7
43 <- 9
a1 <- 3
b1 <- 2e
41 <- 1e
44 <- 8d
a2 <- 57
b2 <- 3d
42 <- 22
45 <- 94
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 1d
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- c
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 31
41 <- 1f
44 <- 8f
a2 <- 57
b2 <- 39
42 <- 23
45 <- 97
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- c
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- c
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
a1 <- 57
b1 <- 31
41 <- 20
44 <- 90
a2 <- 57
b2 <- 39
42 <- 23
45 <- 97
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 76
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 9d
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- d5
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
a0 <- 3a
b0 <- 2e
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 5c
b0 <- 31
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 31
a5 <- 3
b5 <- 2e
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- a2
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
a0 <- e6
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 20
44 <- 90
a2 <- 57
b2 <- 39
42 <- 23
45 <- 96
a5 <- 3
b5 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
a0 <- d0
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 78
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 31
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a7 <- 3
b7 <- 12
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- e6
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a1 <- 3
b1 <- 32
41 <- 1e
44 <- 8d
a2 <- 57
b2 <- 3d
42 <- 22
45 <- 94
a7 <- e6
b7 <- 31
51 <- 9b
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 12
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 1d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8c
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- e
43 <- 16
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 20
44 <- 90
a2 <- 57
b2 <- 39
42 <- 22
45 <- 94
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- f
43 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 4
43 <- 3
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 1c
setchip(0)
setchip(1)
4b <- 89
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 4
43 <- 3
a1 <- 3
b1 <- 2e
41 <- 1f
44 <- 8f
a2 <- 57
b2 <- 39
42 <- 22
45 <- 94
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- 2e
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 1f
setchip(0)
setchip(1)
4b <- 8e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 31
41 <- 1d
44 <- 8b
a2 <- 57
b2 <- 39
42 <- 23
45 <- 96
a5 <- 3
b5 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 3
43 <- 0
a1 <- 57
b1 <- 31
41 <- 21
44 <- 92
a2 <- 57
b2 <- 3d
42 <- 22
45 <- 95
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
a2 <- 57
b2 <- 1d
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- f
43 <- 19
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 1e
44 <- 8c
a2 <- 57
b2 <- 39
42 <- 22
45 <- 94
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- c
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
a1 <- e6
b1 <- 31
41 <- 1f
44 <- 8f
a2 <- 57
b2 <- 39
42 <- 21
45 <- 92
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
a5 <- 3
b5 <- 2e
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
a1 <- 57
b1 <- 31
41 <- 20
44 <- 90
a2 <- 57
b2 <- 39
42 <- 21
45 <- 92
a5 <- 3
b5 <- 2e
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- a7
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2e
a5 <- 3
b5 <- 2e
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 31
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 1c
setchip(0)
setchip(1)
4b <- 89
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 7e
b0 <- 2a
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
a7 <- e6
b7 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a0 <- 57
b0 <- 2d
40 <- b
43 <- 10
a1 <- 3
b1 <- 2e
41 <- 1f
44 <- 8e
a2 <- 57
b2 <- 3d
42 <- 21
45 <- 92
a7 <- 3
b7 <- 32
51 <- 96
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
a2 <- 57
b2 <- 1d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 21
setchip(0)
setchip(1)
4b <- 92
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 32
41 <- 1d
44 <- 8a
a2 <- 57
b2 <- 39
42 <- 21
45 <- 93
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- e
43 <- 16
a1 <- 3
b1 <- 12
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- b
43 <- 10
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 91
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
a1 <- 57
b1 <- 31
41 <- 20
44 <- 91
a2 <- 57
b2 <- 39
42 <- 21
45 <- 93
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- 2e
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8c
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 1e
44 <- 8d
a2 <- 57
b2 <- 39
42 <- 22
45 <- 94
a5 <- 3
b5 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 7
43 <- 9
a1 <- e6
b1 <- 31
41 <- 1e
44 <- 8d
a2 <- 57
b2 <- 3d
42 <- 22
45 <- 95
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
a2 <- 57
b2 <- 1d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- f
43 <- 19
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1f
setchip(0)
setchip(1)
4b <- 8f
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- e
43 <- 16
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 21
44 <- 93
a2 <- 57
b2 <- 39
42 <- 23
45 <- 96
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- c
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
a1 <- 3
b1 <- 2e
41 <- 1e
44 <- 8c
a2 <- 57
b2 <- 39
42 <- 23
45 <- 97
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 7
43 <- 9
a5 <- 3
b5 <- 2e
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 4
43 <- 3
a1 <- e6
b1 <- 31
41 <- 1e
44 <- 8c
a2 <- 57
b2 <- 39
42 <- 24
45 <- 98
a5 <- 3
b5 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- b6
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 55
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 31
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a6 <- 57
b6 <- 11
a8 <- 3
b8 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 9c
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 72
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 20
44 <- 91
a2 <- 57
b2 <- 3d
42 <- 24
45 <- 99
a6 <- 57
b6 <- 35
50 <- a0
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 1d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 7
43 <- 9
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 1d
setchip(0)
setchip(1)
4b <- 8a
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 1f
44 <- 8f
a2 <- 57
b2 <- 39
42 <- 25
45 <- 9a
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 11
43 <- 1d
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- f
43 <- 19
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 7
43 <- 9
a1 <- 3
b1 <- 32
41 <- 1e
44 <- 8c
a2 <- 57
b2 <- 39
42 <- 25
45 <- 9a
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 12
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- 2e
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 20
44 <- 91
a2 <- 57
b2 <- 39
42 <- 25
45 <- 9b
a5 <- 3
b5 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 7
43 <- 9
a1 <- 3
b1 <- 2e
41 <- 1e
44 <- 8d
a2 <- 57
b2 <- 3d
42 <- 26
45 <- 9c
a8 <- 98
b8 <- 2d
52 <- 9b
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 1d
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- c
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 31
41 <- 1f
44 <- 8f
a2 <- 57
b2 <- 39
42 <- 26
45 <- 9d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- c
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- c
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
a1 <- 57
b1 <- 31
41 <- 20
44 <- 90
a2 <- 57
b2 <- 39
42 <- 27
45 <- 9e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 76
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 9d
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- d5
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
a0 <- 3a
b0 <- 2e
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 5c
b0 <- 31
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 31
a5 <- 3
b5 <- 2e
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- a2
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
a0 <- e6
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 20
44 <- 90
a2 <- 57
b2 <- 39
42 <- 27
45 <- 9f
a5 <- 3
b5 <- 2e
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- 2e
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a0 <- d0
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 78
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 31
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- e6
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a1 <- 3
b1 <- 32
41 <- 1e
44 <- 8d
a2 <- 57
b2 <- 3d
42 <- 27
45 <- 9f
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 12
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 1d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8c
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- e
43 <- 16
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 20
44 <- 90
a2 <- 57
b2 <- 39
42 <- 27
45 <- 9f
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- f
43 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 4
43 <- 3
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 1c
setchip(0)
setchip(1)
4b <- 89
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 4
43 <- 3
a1 <- 3
b1 <- 2e
41 <- 1f
44 <- 8f
a2 <- 57
b2 <- 39
42 <- 27
45 <- 9f
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- 2e
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 1f
setchip(0)
setchip(1)
4b <- 8e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 31
41 <- 1d
44 <- 8b
a2 <- 57
b2 <- 39
42 <- 27
45 <- 9f
a5 <- 3
b5 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 3
43 <- 0
a1 <- 57
b1 <- 31
41 <- 21
44 <- 92
a2 <- 57
b2 <- 3d
42 <- 27
45 <- 9f
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
a2 <- 57
b2 <- 1d
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- f
43 <- 19
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 1e
44 <- 8c
a2 <- 57
b2 <- 39
42 <- 27
45 <- 9f
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- c
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
a1 <- e6
b1 <- 31
41 <- 1f
44 <- 8f
a2 <- 57
b2 <- 39
42 <- 27
45 <- 9f
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
a5 <- 3
b5 <- 2e
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
a1 <- 57
b1 <- 31
41 <- 20
44 <- 90
a2 <- 57
b2 <- 39
42 <- 27
45 <- 9f
a5 <- 3
b5 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- a7
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 31
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 1c
setchip(0)
setchip(1)
4b <- 89
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 19
r200.30
r200.30
r200.30
r200.30
a7 <- 3
b7 <- 12
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2e
a6 <- 57
b6 <- 15
a8 <- 98
b8 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 7e
b0 <- 2a
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
20 <- 10
23 <- 11
40 <- 0
43 <- 0
60 <- f4
63 <- f3
80 <- 5
83 <- 16
c0 <- 30
e0 <- 0
e3 <- 4
a0 <- 57
b0 <- 9
a0 <- 3
b0 <- 2e
43 <- 17
a1 <- 3
b1 <- 2e
41 <- 1f
44 <- 8e
22 <- 4e
25 <- 10
42 <- 80
45 <- 8c
62 <- 82
65 <- 51
82 <- 1
85 <- 41
c2 <- 30
e2 <- 0
e5 <- 0
a2 <- 57
b2 <- 35
45 <- 8c
30 <- 7
33 <- 19
50 <- 54
53 <- 80
70 <- f1
73 <- f1
90 <- c2
93 <- 62
c6 <- 3a
f0 <- 0
f3 <- 0
a6 <- 57
b6 <- 25
50 <- 59
53 <- 85
31 <- 63
34 <- 7
51 <- 8e
54 <- 80
71 <- f1
74 <- f1
91 <- 62
94 <- a3
c7 <- 3c
f1 <- 0
f4 <- 3
a7 <- 57
b7 <- 25
54 <- 85
32 <- 0
35 <- 21
52 <- 41
55 <- 0
72 <- b3
75 <- a1
92 <- f4
95 <- f3
c8 <- 38
f2 <- 1
f5 <- 2
a8 <- 57
b8 <- 29
55 <- 6
setchip(1)
21 <- 11
24 <- 10
41 <- 0
44 <- 0
61 <- f5
64 <- f3
81 <- 6
84 <- 16
c1 <- 10
e1 <- 0
e4 <- 4
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 57
b2 <- 35
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a2 <- 56
b2 <- 35
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
a2 <- 56
b2 <- 35
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 55
b2 <- 35
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 55
b2 <- 35
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 12
a1 <- 3
b1 <- e
a2 <- 54
b2 <- 35
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 53
b2 <- 35
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
a2 <- 53
b2 <- 35
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 52
b2 <- 35
r200.30
r200.30
r200.30
r200.30
a2 <- 52
b2 <- 35
r200.30
r200.30
r200.30
r200.30
a2 <- 51
b2 <- 35
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- f
a2 <- 50
b2 <- 35
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- f
setchip(0)
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 21
setchip(0)
setchip(1)
4b <- 92
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 50
b2 <- 35
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a1 <- 81
b1 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
a2 <- 4f
b2 <- 35
r200.30
r200.30
r200.30
r200.30
a2 <- 4f
b2 <- 35
r200.30
r200.30
r200.30
r200.30
a2 <- 4e
b2 <- 35
r200.30
r200.30
r200.30
r200.30
a2 <- 4d
b2 <- 35
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a2 <- 4d
b2 <- 35
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 4c
b2 <- 35
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a2 <- 4c
b2 <- 35
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
a2 <- 4b
b2 <- 35
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 4a
b2 <- 35
r200.30
r200.30
r200.30
r200.30
a2 <- 4a
b2 <- 35
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a1 <- 3
b1 <- 32
41 <- 1d
44 <- 8a
a2 <- 49
b2 <- 35
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 49
b2 <- 35
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a2 <- 48
b2 <- 35
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a2 <- 47
b2 <- 35
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a2 <- 47
b2 <- 35
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a2 <- 46
b2 <- 35
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
a1 <- 3
b1 <- 12
a2 <- 46
b2 <- 35
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 45
b2 <- 35
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 8a
b2 <- 32
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
a2 <- 89
b2 <- 32
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
setchip(1)
a1 <- 22
b1 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 88
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a2 <- 87
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a2 <- 86
b2 <- 32
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 9
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 91
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 85
b2 <- 32
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 84
b2 <- 32
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 83
b2 <- 32
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 81
b2 <- 32
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 80
b2 <- 32
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 7f
b2 <- 32
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 7e
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a2 <- 7d
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a2 <- 7c
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a2 <- 7b
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a2 <- 7a
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 20
44 <- 91
a2 <- 78
b2 <- 32
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 77
b2 <- 32
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 76
b2 <- 32
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 75
b2 <- 32
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 74
b2 <- 32
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 73
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a1 <- 57
b1 <- 11
a2 <- 72
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 71
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a2 <- 6f
b2 <- 32
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a2 <- 6e
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a2 <- 6d
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a0 <- 43
b0 <- a
a2 <- 6c
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a2 <- 6b
b2 <- 32
a5 <- 3
b5 <- 2e
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8c
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 6a
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a2 <- 69
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a2 <- 68
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 1e
44 <- 8d
a5 <- 3
b5 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
28 <- 4a
2b <- 44
48 <- 0
4b <- 0
68 <- f3
6b <- f3
88 <- 4
8b <- 12
c3 <- 30
e8 <- 0
eb <- 6
a3 <- 57
b3 <- 29
48 <- 32
r200.30
r200.30
r200.30
r200.30
a3 <- 52
b3 <- 29
r200.30
r200.30
r200.30
r200.30
a3 <- 4d
b3 <- 29
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a3 <- 48
b3 <- 29
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a3 <- 43
b3 <- 29
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a3 <- 8a
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a3 <- 84
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a3 <- 7e
b3 <- 26
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a3 <- 78
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
a3 <- 72
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a3 <- 66
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a3 <- 60
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
a3 <- 5a
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a3 <- 54
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a3 <- 4e
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 14
a1 <- e6
b1 <- 31
41 <- 1e
44 <- 8d
a3 <- 43
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a3 <- 3d
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a3 <- 37
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
a3 <- 31
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a3 <- 2b
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a3 <- 22
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
a1 <- e6
b1 <- 11
a3 <- 1c
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a3 <- 16
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
a3 <- 10
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a3 <- a
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a3 <- 3
b3 <- 26
r200.30
r200.30
r200.30
r200.30
r200.30
a3 <- fd
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a3 <- f7
b3 <- 25
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1f
setchip(0)
setchip(1)
4b <- 8f
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a3 <- f1
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a3 <- eb
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
a3 <- e6
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- e0
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- da
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 6
a3 <- d4
b3 <- 25
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a3 <- ce
b3 <- 25
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a3 <- cb
b3 <- 25
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
a3 <- c6
b3 <- 25
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a3 <- c1
b3 <- 25
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a3 <- bc
b3 <- 25
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 5
a1 <- 57
b1 <- 31
41 <- 21
44 <- 93
a3 <- b7
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a3 <- b1
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a3 <- ac
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a3 <- a7
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a3 <- a2
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a1 <- 57
b1 <- 11
a3 <- 9d
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
a3 <- 98
b3 <- 25
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a3 <- 93
b3 <- 25
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
a3 <- 8e
b3 <- 25
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a3 <- 89
b3 <- 25
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a3 <- 84
b3 <- 25
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a3 <- 81
b3 <- 25
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a3 <- 7c
b3 <- 25
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a3 <- 77
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a3 <- 72
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a3 <- 6d
b3 <- 25
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a3 <- 6c
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a0 <- 43
b0 <- a
a3 <- 67
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- 62
b3 <- 25
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
a3 <- 5d
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- 58
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- 57
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- 52
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- 4d
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
a1 <- 3
b1 <- 2e
41 <- 1e
44 <- 8c
a3 <- 48
b3 <- 25
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 4
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 11
a5 <- 3
b5 <- 2e
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 9
a1 <- e6
b1 <- 31
41 <- 1e
44 <- 8c
a5 <- 3
b5 <- 2e
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
a1 <- e6
b1 <- 11
a5 <- 3
b5 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 13
a1 <- 57
b1 <- 31
41 <- 20
44 <- 91
29 <- 1
2c <- 0
49 <- 0
4c <- 0
69 <- f5
6c <- f5
89 <- 17
8c <- 15
c4 <- 27
e9 <- 0
ec <- 5
a4 <- 57
b4 <- 29
setchip(1)
20 <- e
23 <- 1e
40 <- 0
43 <- 3
60 <- ca
63 <- f6
80 <- a
83 <- 26
c0 <- 30
e0 <- 2
e3 <- 0
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
setchip(1)
22 <- 1
25 <- 0
42 <- 0
45 <- 0
62 <- f5
65 <- f5
82 <- 16
85 <- 15
c2 <- 17
e2 <- 4
e5 <- 5
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 11
a1 <- 57
b1 <- 11
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 1d
setchip(0)
setchip(1)
4b <- 8a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- b
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 6
a1 <- 3
b1 <- 2e
41 <- 1f
44 <- 8f
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 15
a1 <- 3
b1 <- 32
41 <- 1e
44 <- 8c
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 4
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a0 <- cb
b0 <- d
a4 <- e6
b4 <- d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 12
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a1 <- 57
b1 <- 31
41 <- 20
44 <- 91
a4 <- 3
b4 <- e
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a0 <- 43
b0 <- a
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 66
b4 <- a
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a3 <- 48
b3 <- 5
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- f
a1 <- 3
b1 <- 2e
41 <- 1e
44 <- 8d
a3 <- 57
b3 <- 21
48 <- 27
a4 <- 57
b4 <- 29
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a3 <- 52
b3 <- 21
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
a3 <- 4d
b3 <- 21
a3 <- 4d
b3 <- 1
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- f
a1 <- e6
b1 <- 31
41 <- 1f
44 <- 8f
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- e
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
setchip(1)
a1 <- 8a
b1 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 9
setchip(0)
setchip(1)
a1 <- cb
b1 <- 11
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- c
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a1 <- 81
b1 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- b
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a0 <- 8a
b0 <- a
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 9
a1 <- 57
b1 <- 31
41 <- 20
44 <- 90
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 7
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a4 <- e6
b4 <- d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 20
44 <- 90
a4 <- 3
b4 <- e
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 66
b4 <- a
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 68
b2 <- 12
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 16
a1 <- 3
b1 <- 32
41 <- 1e
44 <- 8d
a2 <- 57
b2 <- 3d
45 <- 8c
a4 <- 57
b4 <- 29
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a0 <- cb
b0 <- d
a2 <- 57
b2 <- 3d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 56
b2 <- 3d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 56
b2 <- 3d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 55
b2 <- 3d
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 55
b2 <- 3d
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 13
a1 <- 3
b1 <- 12
a2 <- 54
b2 <- 3d
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 53
b2 <- 3d
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a2 <- 53
b2 <- 3d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
a2 <- 52
b2 <- 3d
r200.30
r200.30
r200.30
r200.30
a2 <- 52
b2 <- 3d
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 51
b2 <- 3d
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- f
a2 <- 50
b2 <- 3d
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- d
setchip(0)
setchip(1)
43 <- 10
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- b
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8c
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 50
b2 <- 3d
a4 <- 57
b4 <- 9
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
a2 <- 4f
b2 <- 3d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 4f
b2 <- 3d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 4e
b2 <- 3d
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 4d
b2 <- 3d
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- b
a2 <- 4d
b2 <- 3d
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 4c
b2 <- 3d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a2 <- 4c
b2 <- 3d
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a2 <- 4b
b2 <- 3d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a2 <- 4a
b2 <- 3d
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a0 <- 43
b0 <- a
a2 <- 4a
b2 <- 3d
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a1 <- 57
b1 <- 31
41 <- 20
44 <- 90
a2 <- 49
b2 <- 3d
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 4
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 49
b2 <- 3d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a2 <- 48
b2 <- 3d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a2 <- 47
b2 <- 3d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a2 <- 47
b2 <- 3d
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a1 <- 57
b1 <- 11
a2 <- 46
b2 <- 3d
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
a2 <- 46
b2 <- 3d
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 45
b2 <- 3d
r200.30
r200.30
r200.30
r200.30
a2 <- 8a
b2 <- 3a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
a2 <- 89
b2 <- 3a
r200.30
r200.30
r200.30
r200.30
a2 <- 88
b2 <- 3a
r200.30
r200.30
r200.30
r200.30
a2 <- 87
b2 <- 3a
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 86
b2 <- 3a
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- b
setchip(0)
setchip(1)
43 <- e
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 1c
setchip(0)
setchip(1)
4b <- 89
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 85
b2 <- 3a
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 84
b2 <- 3a
r200.30
r200.30
r200.30
r200.30
a2 <- 83
b2 <- 3a
r200.30
r200.30
r200.30
r200.30
a2 <- 81
b2 <- 3a
r200.30
r200.30
r200.30
r200.30
a2 <- 80
b2 <- 3a
r200.30
r200.30
r200.30
r200.30
a2 <- 7f
b2 <- 3a
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 7e
b2 <- 3a
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 7d
b2 <- 3a
r200.30
r200.30
r200.30
r200.30
a2 <- 7c
b2 <- 3a
r200.30
r200.30
r200.30
r200.30
a2 <- 7b
b2 <- 3a
r200.30
r200.30
r200.30
r200.30
a2 <- 7a
b2 <- 3a
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 1f
44 <- 8f
a2 <- 78
b2 <- 3a
a4 <- e6
b4 <- d
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 3
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 77
b2 <- 3a
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 76
b2 <- 3a
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 75
b2 <- 3a
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 74
b2 <- 3a
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 73
b2 <- 3a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 9
a1 <- 3
b1 <- e
a2 <- 72
b2 <- 3a
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a0 <- cb
b0 <- d
a2 <- 71
b2 <- 3a
r200.30
r200.30
r200.30
r200.30
a2 <- 6f
b2 <- 3a
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 6e
b2 <- 3a
r200.30
r200.30
r200.30
r200.30
a2 <- 6d
b2 <- 3a
r200.30
r200.30
r200.30
r200.30
a2 <- 6c
b2 <- 3a
r200.30
r200.30
r200.30
r200.30
a2 <- 6b
b2 <- 3a
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 1f
setchip(0)
setchip(1)
4b <- 8e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 6a
b2 <- 3a
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 69
b2 <- 3a
r200.30
r200.30
r200.30
r200.30
a2 <- 68
b2 <- 3a
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- e
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a1 <- e6
b1 <- 31
41 <- 1d
44 <- 8b
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a0 <- 8a
b0 <- a
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 66
b4 <- a
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a0 <- 3
b0 <- e
a0 <- 3
b0 <- 2e
43 <- e
a1 <- 57
b1 <- 31
41 <- 21
44 <- 92
a4 <- 57
b4 <- 29
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 13
setchip(0)
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a1 <- 81
b1 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 10
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
setchip(1)
a1 <- 8a
b1 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a1 <- 3
b1 <- 2e
41 <- 1e
44 <- 8c
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- e
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a1 <- 81
b1 <- 11
setchip(0)
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
setchip(1)
a1 <- 22
b1 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 2
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 31
41 <- 1f
44 <- 8f
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 57
b0 <- 39
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- e6
b4 <- d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 57
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 57
b0 <- 3d
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 57
b0 <- 1d
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 20
44 <- 90
a4 <- 3
b4 <- e
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 66
b4 <- a
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 1c
setchip(0)
setchip(1)
4b <- 89
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 43
b0 <- 3a
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a3 <- 43
b3 <- 22
48 <- 10
r200.30
r200.30
r200.30
r200.30
a3 <- 3d
b3 <- 22
r200.30
r200.30
r200.30
r200.30
a3 <- 37
b3 <- 22
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 17
21 <- 10
24 <- 11
41 <- 0
44 <- 0
61 <- f3
64 <- f3
81 <- 7
84 <- 16
c1 <- 20
e1 <- 0
e4 <- 4
a3 <- 31
b3 <- 22
a4 <- 57
b4 <- 29
setchip(1)
a0 <- 43
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
setchip(1)
28 <- 10
2b <- 11
48 <- 0
4b <- 0
68 <- f3
6b <- f3
88 <- 7
8b <- 16
c3 <- 20
e8 <- 0
eb <- 4
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a3 <- 2b
b3 <- 22
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a3 <- 22
b3 <- 22
a3 <- 22
b3 <- 2
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 12
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- f
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- f
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a1 <- 81
b1 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
setchip(1)
a1 <- 22
b1 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 6
a4 <- 57
b4 <- d
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 5
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- f
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- e6
b4 <- d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
setchip(1)
a3 <- ce
b3 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a0 <- 43
b0 <- a
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 6
a5 <- 3
b5 <- e
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
a1 <- 77
b1 <- 9
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a4 <- 3
b4 <- e
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 66
b4 <- a
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 14
a4 <- 57
b4 <- 29
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 6
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 5
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a0 <- 43
b0 <- a
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 4
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a4 <- e6
b4 <- d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 8
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
a1 <- 66
b1 <- 6
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 11
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 68
b2 <- 1a
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
setchip(1)
a3 <- 66
b3 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 9
a4 <- 3
b4 <- e
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
a4 <- 66
b4 <- a
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 4
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
22 <- 30
25 <- 1e
42 <- 0
45 <- 0
62 <- 32
65 <- 7d
82 <- f2
85 <- 4
c2 <- 36
e2 <- 0
e5 <- 3
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 5
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 13
a2 <- 57
b2 <- 21
45 <- 1f
a4 <- 57
b4 <- 29
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 57
b2 <- 21
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a2 <- 57
b2 <- 21
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
a2 <- 57
b2 <- 21
a2 <- 57
b2 <- 1
a2 <- 6c
b2 <- 21
45 <- 1f
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 6c
b2 <- 21
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 6c
b2 <- 21
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 11
a2 <- 6c
b2 <- 21
a2 <- 6c
b2 <- 1
a2 <- 81
b2 <- 21
45 <- 1f
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 81
b2 <- 21
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a2 <- 81
b2 <- 21
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
a2 <- 81
b2 <- 21
a2 <- 81
b2 <- 1
a2 <- 98
b2 <- 21
45 <- 1e
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 98
b2 <- 21
r200.30
r200.30
r200.30
r200.30
a2 <- 98
b2 <- 21
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
a2 <- 98
b2 <- 21
a2 <- 98
b2 <- 1
a2 <- b1
b2 <- 21
45 <- 1e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- d
setchip(0)
setchip(1)
43 <- 10
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- b1
b2 <- 21
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a2 <- b1
b2 <- 21
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
a2 <- b1
b2 <- 21
a2 <- b1
b2 <- 1
a2 <- cb
b2 <- 21
45 <- 1e
r200.30
r200.30
r200.30
r200.30
a2 <- cb
b2 <- 21
r200.30
r200.30
r200.30
r200.30
a2 <- cb
b2 <- 21
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- b
a2 <- cb
b2 <- 21
a2 <- cb
b2 <- 1
a2 <- e6
b2 <- 21
45 <- 1d
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- e6
b2 <- 21
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a2 <- e6
b2 <- 21
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
a2 <- e6
b2 <- 21
a2 <- e6
b2 <- 1
a2 <- 3
b2 <- 22
45 <- 1d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 3
b2 <- 22
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 3
b2 <- 22
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 6
a2 <- 3
b2 <- 22
a2 <- 3
b2 <- 2
a2 <- 22
b2 <- 22
45 <- 1c
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 22
b2 <- 22
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a2 <- 22
b2 <- 22
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a2 <- 22
b2 <- 22
a2 <- 22
b2 <- 2
a2 <- 43
b2 <- 22
45 <- 1c
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a2 <- 43
b2 <- 22
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a2 <- 43
b2 <- 22
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
a2 <- 43
b2 <- 22
a2 <- 43
b2 <- 2
a2 <- 66
b2 <- 22
45 <- 1c
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 66
b2 <- 22
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 66
b2 <- 22
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 66
b2 <- 22
a2 <- 66
b2 <- 2
a2 <- 8a
b2 <- 22
45 <- 1b
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
a2 <- 8a
b2 <- 22
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 8a
b2 <- 22
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 8a
b2 <- 22
a2 <- 8a
b2 <- 2
a2 <- 57
b2 <- 25
45 <- 1b
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- b
setchip(0)
setchip(1)
43 <- e
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 25
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 25
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 25
a2 <- 57
b2 <- 5
a2 <- 6c
b2 <- 25
45 <- 1a
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 6c
b2 <- 25
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 6c
b2 <- 25
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 6c
b2 <- 25
a2 <- 6c
b2 <- 5
a2 <- 81
b2 <- 25
45 <- 1a
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 81
b2 <- 25
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 81
b2 <- 25
r200.30
r200.30
r200.30
r200.30
a2 <- 81
b2 <- 25
a2 <- 81
b2 <- 5
a2 <- 98
b2 <- 25
45 <- 19
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 98
b2 <- 25
r200.30
r200.30
r200.30
r200.30
a2 <- 98
b2 <- 25
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 15
a2 <- 98
b2 <- 25
a2 <- 98
b2 <- 5
a2 <- b1
b2 <- 25
45 <- 19
a4 <- e6
b4 <- d
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 4
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a0 <- cb
b0 <- d
a2 <- b1
b2 <- 25
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- b1
b2 <- 25
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- b1
b2 <- 25
a2 <- b1
b2 <- 5
a2 <- cb
b2 <- 25
45 <- 19
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- cb
b2 <- 25
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- cb
b2 <- 25
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 8
a2 <- cb
b2 <- 25
a2 <- cb
b2 <- 5
a2 <- e6
b2 <- 25
45 <- 18
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a2 <- e6
b2 <- 25
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
a2 <- e6
b2 <- 25
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
a2 <- e6
b2 <- 25
a2 <- e6
b2 <- 5
a2 <- 3
b2 <- 26
45 <- 18
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
a1 <- 52
b1 <- 9
a2 <- 3
b2 <- 26
r200.30
r200.30
r200.30
r200.30
a2 <- 3
b2 <- 26
r200.30
r200.30
r200.30
r200.30
a2 <- 3
b2 <- 26
a2 <- 3
b2 <- 6
a2 <- 22
b2 <- 26
45 <- 17
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 22
b2 <- 26
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 22
b2 <- 26
r200.30
r200.30
r200.30
r200.30
a2 <- 22
b2 <- 26
a2 <- 22
b2 <- 6
a2 <- 43
b2 <- 26
45 <- 17
r200.30
r200.30
r200.30
r200.30
a2 <- 43
b2 <- 26
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a2 <- 43
b2 <- 26
r200.30
r200.30
r200.30
r200.30
a2 <- 43
b2 <- 26
a2 <- 43
b2 <- 6
a2 <- 66
b2 <- 26
45 <- 17
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 66
b2 <- 26
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 66
b2 <- 26
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 66
b2 <- 26
a2 <- 66
b2 <- 6
a2 <- 8a
b2 <- 26
45 <- 16
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 8a
b2 <- 26
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
setchip(1)
a3 <- 52
b3 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 8a
b2 <- 26
a4 <- 3
b4 <- e
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a2 <- 8a
b2 <- 26
a2 <- 8a
b2 <- 6
a2 <- 57
b2 <- 29
45 <- 16
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 57
b2 <- 29
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a2 <- 57
b2 <- 29
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a2 <- 57
b2 <- 29
a2 <- 57
b2 <- 9
a2 <- 6c
b2 <- 29
45 <- 15
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a2 <- 6c
b2 <- 29
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a0 <- 43
b0 <- a
a2 <- 6c
b2 <- 29
r200.30
r200.30
r200.30
r200.30
a2 <- 6c
b2 <- 29
a2 <- 6c
b2 <- 9
a2 <- 81
b2 <- 29
45 <- 15
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 81
b2 <- 29
r200.30
r200.30
r200.30
r200.30
a2 <- 81
b2 <- 29
r200.30
r200.30
r200.30
r200.30
a2 <- 81
b2 <- 29
a2 <- 81
b2 <- 9
a2 <- 98
b2 <- 29
45 <- 14
r200.30
r200.30
r200.30
r200.30
a2 <- 98
b2 <- 29
r200.30
r200.30
r200.30
r200.30
a2 <- 98
b2 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 4
a2 <- 98
b2 <- 29
a2 <- 98
b2 <- 9
a2 <- b1
b2 <- 29
45 <- 14
a4 <- 66
b4 <- a
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a2 <- b1
b2 <- 29
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
a2 <- b1
b2 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
a2 <- b1
b2 <- 29
a2 <- b1
b2 <- 9
a2 <- cb
b2 <- 29
45 <- 14
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
a2 <- cb
b2 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
a2 <- cb
b2 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
a2 <- cb
b2 <- 29
a2 <- cb
b2 <- 9
a2 <- e6
b2 <- 29
45 <- 13
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
a2 <- e6
b2 <- 29
r200.30
r200.30
r200.30
r200.30
a2 <- e6
b2 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 5
a2 <- e6
b2 <- 29
a2 <- e6
b2 <- 9
a2 <- 3
b2 <- 2a
45 <- 13
r200.30
r200.30
r200.30
r200.30
a2 <- 3
b2 <- 2a
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 3
b2 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- f
a2 <- 3
b2 <- 2a
a2 <- 3
b2 <- a
a2 <- 22
b2 <- 2a
45 <- 12
a4 <- 57
b4 <- 29
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 22
b2 <- 2a
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
a2 <- 22
b2 <- 2a
r200.30
r200.30
r200.30
r200.30
a2 <- 22
b2 <- 2a
a2 <- 22
b2 <- a
a2 <- 43
b2 <- 2a
45 <- 12
r200.30
r200.30
r200.30
r200.30
a2 <- 43
b2 <- 2a
r200.30
r200.30
r200.30
r200.30
a2 <- 43
b2 <- 2a
r200.30
r200.30
r200.30
r200.30
a2 <- 43
b2 <- 2a
a2 <- 43
b2 <- a
a2 <- 66
b2 <- 2a
45 <- 11
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 66
b2 <- 2a
r200.30
r200.30
r200.30
r200.30
a2 <- 66
b2 <- 2a
r200.30
r200.30
r200.30
r200.30
a2 <- 66
b2 <- 2a
a2 <- 66
b2 <- a
a2 <- 8a
b2 <- 2a
45 <- 11
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 8a
b2 <- 2a
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 8a
b2 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
a2 <- 8a
b2 <- 2a
a2 <- 8a
b2 <- a
a2 <- 57
b2 <- 2d
45 <- 11
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 57
b2 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
a2 <- 57
b2 <- 2d
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 2d
a2 <- 57
b2 <- d
a2 <- 6c
b2 <- 2d
45 <- 10
r200.30
r200.30
r200.30
r200.30
a2 <- 6c
b2 <- 2d
r200.30
r200.30
r200.30
r200.30
a2 <- 6c
b2 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
a2 <- 6c
b2 <- 2d
a2 <- 6c
b2 <- d
a2 <- 81
b2 <- 2d
45 <- 10
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 81
b2 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a2 <- 81
b2 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
a2 <- 81
b2 <- 2d
a2 <- 81
b2 <- d
a2 <- 98
b2 <- 2d
45 <- f
r200.30
r200.30
r200.30
r200.30
a2 <- 98
b2 <- 2d
r200.30
r200.30
r200.30
r200.30
a2 <- 98
b2 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- f
a2 <- 98
b2 <- 2d
a2 <- 98
b2 <- d
a2 <- b1
b2 <- 2d
45 <- f
a4 <- 66
b4 <- 2a
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- e
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- b1
b2 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a2 <- b1
b2 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
setchip(1)
a1 <- 8a
b1 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a2 <- b1
b2 <- 2d
a2 <- b1
b2 <- d
a2 <- cb
b2 <- 2d
45 <- f
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a2 <- cb
b2 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a2 <- cb
b2 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
a2 <- cb
b2 <- 2d
a2 <- cb
b2 <- d
a2 <- e6
b2 <- 2d
45 <- e
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 9
setchip(0)
setchip(1)
a1 <- cb
b1 <- 11
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- c
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- e6
b2 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a1 <- 81
b1 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- e6
b2 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
a2 <- e6
b2 <- 2d
a2 <- e6
b2 <- d
a2 <- 3
b2 <- 2e
45 <- e
r200.30
r200.30
r200.30
r200.30
a2 <- 3
b2 <- 2e
r200.30
r200.30
r200.30
r200.30
a2 <- 3
b2 <- 2e
a4 <- 66
b4 <- a
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
a2 <- 3
b2 <- 2e
a2 <- 3
b2 <- e
a2 <- 22
b2 <- 2e
45 <- d
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- b
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 22
b2 <- 2e
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a2 <- 22
b2 <- 2e
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a2 <- 22
b2 <- 2e
a2 <- 22
b2 <- e
a2 <- 43
b2 <- 2e
45 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a0 <- 8a
b0 <- a
a2 <- 43
b2 <- 2e
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 43
b2 <- 2e
r200.30
r200.30
r200.30
r200.30
a2 <- 43
b2 <- 2e
a2 <- 43
b2 <- e
a2 <- 66
b2 <- 2e
45 <- c
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 66
b2 <- 2e
r200.30
r200.30
r200.30
r200.30
a2 <- 66
b2 <- 2e
r200.30
r200.30
r200.30
r200.30
a2 <- 66
b2 <- 2e
a2 <- 66
b2 <- e
a2 <- 8a
b2 <- 2e
45 <- c
r200.30
r200.30
r200.30
r200.30
a2 <- 8a
b2 <- 2e
r200.30
r200.30
r200.30
r200.30
a2 <- 8a
b2 <- 2e
a4 <- 57
b4 <- d
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 9
a2 <- 8a
b2 <- 2e
a2 <- 8a
b2 <- e
a2 <- 57
b2 <- 31
45 <- c
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 57
b0 <- 39
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 7
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 57
b2 <- 31
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a2 <- 57
b2 <- 31
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a2 <- 57
b2 <- 31
a2 <- 57
b2 <- 11
a2 <- 6c
b2 <- 31
45 <- b
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a2 <- 6c
b2 <- 31
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a2 <- 6c
b2 <- 31
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
a2 <- 6c
b2 <- 31
a2 <- 6c
b2 <- 11
a2 <- 81
b2 <- 31
45 <- b
setchip(1)
a0 <- 57
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
a2 <- 81
b2 <- 31
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 81
b2 <- 31
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 81
b2 <- 31
a2 <- 81
b2 <- 11
a2 <- 98
b2 <- 31
45 <- a
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 98
b2 <- 31
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 98
b2 <- 31
r200.30
r200.30
r200.30
r200.30
a2 <- 98
b2 <- 31
a2 <- 98
b2 <- 11
a2 <- b1
b2 <- 31
45 <- a
a4 <- 3
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 57
b0 <- 3d
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
setchip(1)
a2 <- 3
b2 <- 26
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- b1
b2 <- 31
setchip(1)
a2 <- 6
b2 <- 26
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- b1
b2 <- 31
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
setchip(1)
a3 <- a2
b3 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- b1
b2 <- 31
a2 <- b1
b2 <- 11
a2 <- cb
b2 <- 31
45 <- 9
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a2 <- cb
b2 <- 31
r200.30
r200.30
r200.30
r200.30
a2 <- cb
b2 <- 31
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 9
a2 <- cb
b2 <- 31
a2 <- cb
b2 <- 11
a2 <- e6
b2 <- 31
45 <- 9
setchip(1)
a0 <- 57
b0 <- 1d
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- c
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a1 <- ce
b1 <- 9
a2 <- e6
b2 <- 31
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- e6
b2 <- 31
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- e6
b2 <- 31
a2 <- e6
b2 <- 11
a2 <- 3
b2 <- 32
45 <- 9
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 3
b2 <- 32
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 3
b2 <- 32
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- b
a2 <- 3
b2 <- 32
a2 <- 3
b2 <- 12
a2 <- 22
b2 <- 32
45 <- 8
a4 <- 3
b4 <- a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6
b2 <- 6
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a2 <- 22
b2 <- 32
a5 <- 3
b5 <- e
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
a2 <- 22
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
a2 <- 22
b2 <- 32
a2 <- 22
b2 <- 12
a2 <- 43
b2 <- 32
45 <- 8
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
a2 <- 43
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
a2 <- 43
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
a2 <- 43
b2 <- 32
a2 <- 43
b2 <- 12
a2 <- 66
b2 <- 32
45 <- 7
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
a2 <- 66
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a2 <- 66
b2 <- 32
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a2 <- 66
b2 <- 32
a2 <- 66
b2 <- 12
a2 <- 8a
b2 <- 32
45 <- 7
r200.30
r200.30
r200.30
r200.30
a2 <- 8a
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 5
a2 <- 8a
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a2 <- 8a
b2 <- 32
a2 <- 8a
b2 <- 12
a2 <- 57
b2 <- 35
45 <- 7
a4 <- 3
b4 <- 2a
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 26
setchip(0)
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 7
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 35
setchip(1)
a2 <- 6
b2 <- 26
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 35
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 35
a2 <- 57
b2 <- 15
a2 <- 81
b2 <- 35
45 <- 6
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 81
b2 <- 35
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 81
b2 <- 35
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 8
a2 <- 81
b2 <- 35
a2 <- 81
b2 <- 15
a2 <- 98
b2 <- 35
45 <- 6
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 43
b0 <- 3a
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a2 <- 98
b2 <- 35
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
a2 <- 98
b2 <- 35
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
a2 <- 98
b2 <- 35
a2 <- 98
b2 <- 15
a2 <- b1
b2 <- 35
45 <- 5
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
a2 <- b1
b2 <- 35
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
a2 <- b1
b2 <- 35
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 16
a1 <- 2b
b1 <- 26
a1 <- 2b
b1 <- 6
a2 <- b1
b2 <- 35
a2 <- b1
b2 <- 15
22 <- 60
25 <- 61
42 <- 40
45 <- 0
62 <- 42
65 <- 21
82 <- f4
85 <- 45
c2 <- 35
e2 <- 3
e5 <- 2
a4 <- 3
b4 <- a
a4 <- 57
b4 <- 29
a6 <- 57
b6 <- 5
30 <- e1
33 <- 61
50 <- 0
53 <- 0
70 <- 22
73 <- 34
90 <- f5
93 <- 24
c6 <- 25
f0 <- 2
f3 <- 1
a6 <- 3
b6 <- 2e
53 <- d
a7 <- 57
b7 <- 5
31 <- e1
34 <- 61
51 <- 0
54 <- 0
71 <- 22
74 <- 24
91 <- f5
94 <- 24
c7 <- 35
f1 <- 2
f4 <- 1
a7 <- 98
b7 <- 31
54 <- d
a8 <- 57
b8 <- 9
32 <- e1
35 <- 61
52 <- 0
55 <- 0
72 <- 22
75 <- 14
92 <- f5
95 <- 24
c8 <- 15
f2 <- 2
f5 <- 1
a8 <- 57
b8 <- 31
55 <- d
setchip(1)
a0 <- 43
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
setchip(1)
a2 <- 6
b2 <- 6
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a0 <- cb
b0 <- d
a2 <- 57
b2 <- 25
45 <- 6
a6 <- 3
b6 <- 2e
a8 <- 57
b8 <- 31
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a6 <- 4
b6 <- 2e
a8 <- 56
b8 <- 31
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 13
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- f
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- b
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
a4 <- 57
b4 <- 9
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- b
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a0 <- 43
b0 <- a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 4
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- b
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 3
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a4 <- e6
b4 <- d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
a1 <- 52
b1 <- 9
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 9
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a0 <- cb
b0 <- d
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 4
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a4 <- 3
b4 <- e
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a0 <- 8a
b0 <- a
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 66
b4 <- a
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 3
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 5
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a0 <- 3
b0 <- e
a0 <- 3
b0 <- 2e
43 <- e
a4 <- 57
b4 <- 29
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 13
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a1 <- 81
b1 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 10
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
setchip(1)
a1 <- 8a
b1 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- e
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a1 <- 81
b1 <- 11
setchip(0)
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
setchip(1)
a1 <- 22
b1 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 2
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 13
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a1 <- ce
b1 <- 9
a4 <- e6
b4 <- d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 10
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
setchip(1)
a3 <- a2
b3 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- e
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a1 <- ce
b1 <- 9
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
setchip(1)
a3 <- 77
b3 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 2
a4 <- 3
b4 <- e
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
a1 <- f1
b1 <- 5
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 66
b4 <- a
a7 <- 98
b7 <- 11
a8 <- 56
b8 <- 11
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a6 <- 4
b6 <- e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 5
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a7 <- 81
b7 <- 31
54 <- 8
a8 <- 57
b8 <- 31
55 <- 8
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 17
22 <- 4e
25 <- 10
42 <- 80
45 <- 8c
62 <- 82
65 <- 51
82 <- 1
85 <- 41
c2 <- 30
e2 <- 0
e5 <- 0
a4 <- 57
b4 <- 29
a6 <- 3
b6 <- 2e
53 <- 8
a8 <- 57
b8 <- 31
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 43
b2 <- 32
45 <- 8c
a3 <- 57
b3 <- 21
48 <- 2b
a6 <- 3
b6 <- 2e
a8 <- 56
b8 <- 31
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a2 <- 42
b2 <- 32
a3 <- 52
b3 <- 21
a3 <- 52
b3 <- 1
a6 <- 4
b6 <- 2e
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
a2 <- 41
b2 <- 32
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 40
b2 <- 32
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 3f
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 12
a2 <- 3e
b2 <- 32
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 3d
b2 <- 32
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
a2 <- 3c
b2 <- 32
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 3b
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a2 <- 3a
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a2 <- 39
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- f
a2 <- 38
b2 <- 32
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- d
setchip(0)
setchip(1)
43 <- 10
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- f
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 37
b2 <- 32
a4 <- 57
b4 <- 9
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a1 <- 81
b1 <- 11
setchip(0)
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
a2 <- 36
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a2 <- 35
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a2 <- 34
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a2 <- 33
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a2 <- 32
b2 <- 32
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 31
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a2 <- 30
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
a2 <- 2f
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a2 <- 2e
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a2 <- 2d
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a2 <- 2c
b2 <- 32
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 2b
b2 <- 32
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a2 <- 2a
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a2 <- 29
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a2 <- 28
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a2 <- 27
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
a2 <- 26
b2 <- 32
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 25
b2 <- 32
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 24
b2 <- 32
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
a2 <- 22
b2 <- 32
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
setchip(1)
a1 <- 22
b1 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 22
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a2 <- 21
b2 <- 32
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 6
a2 <- 20
b2 <- 32
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- b
setchip(0)
setchip(1)
43 <- e
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a2 <- 1f
b2 <- 32
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
a2 <- 1e
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
a2 <- 1d
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
a2 <- 1c
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
a2 <- 1b
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
a2 <- 1a
b2 <- 32
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
a2 <- 19
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 5
a2 <- 18
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a2 <- 17
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a2 <- 16
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a2 <- 15
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a2 <- 14
b2 <- 32
a4 <- e6
b4 <- d
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- f
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 13
b2 <- 32
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
setchip(1)
a3 <- ce
b3 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 12
b2 <- 32
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 11
b2 <- 32
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 10
b2 <- 32
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- f
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a2 <- e
b2 <- 32
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- d
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a2 <- c
b2 <- 32
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a2 <- b
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a2 <- a
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a0 <- 43
b0 <- a
a2 <- 9
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a2 <- 8
b2 <- 32
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 7
b2 <- 32
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 6
b2 <- 32
r200.30
r200.30
r200.30
r200.30
a2 <- 5
b2 <- 32
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 4
b2 <- 32
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 6
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
a1 <- 77
b1 <- 9
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- e
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 66
b4 <- a
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 14
a4 <- 57
b4 <- 29
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 6
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 5
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a0 <- 43
b0 <- a
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 57
b0 <- 39
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 4
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a4 <- e6
b4 <- d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 8
setchip(1)
a0 <- 57
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
a1 <- 66
b1 <- 6
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 11
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 57
b0 <- 3d
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 57
b0 <- 1d
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
setchip(1)
a3 <- 66
b3 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 9
a4 <- 3
b4 <- e
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a5 <- 3
b5 <- e
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
a4 <- 66
b4 <- a
a7 <- 81
b7 <- 11
a8 <- 56
b8 <- 11
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 4
a6 <- 4
b6 <- e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 43
b0 <- 3a
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 5
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 4
b2 <- 12
r200.30
r200.30
r200.30
r200.30
a7 <- 81
b7 <- 31
54 <- 1
a8 <- 22
b8 <- 2e
55 <- 6
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 13
22 <- 60
25 <- 61
42 <- 40
45 <- 0
62 <- 42
65 <- 21
82 <- f7
85 <- 48
c2 <- 35
e2 <- 3
e5 <- 2
a4 <- 57
b4 <- 29
a6 <- cb
b6 <- 2d
53 <- 6
a8 <- 22
b8 <- 2e
setchip(1)
a0 <- 43
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 57
b2 <- 25
45 <- 4
a6 <- cb
b6 <- 2d
a8 <- 21
b8 <- 2e
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a6 <- cc
b6 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 11
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- b
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 6
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 15
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 4
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a0 <- cb
b0 <- d
a4 <- e6
b4 <- d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 8
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
a1 <- 52
b1 <- 9
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
setchip(1)
a3 <- 52
b3 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a4 <- 3
b4 <- e
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a0 <- 43
b0 <- a
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 66
b4 <- a
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 4
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 5
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- f
a4 <- 57
b4 <- 29
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- f
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- e
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
setchip(1)
a1 <- 8a
b1 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 9
setchip(0)
setchip(1)
a1 <- cb
b1 <- 11
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- c
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a1 <- 81
b1 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- b
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a0 <- 8a
b0 <- a
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 9
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 7
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a4 <- e6
b4 <- d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
setchip(1)
a3 <- a2
b3 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 9
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- c
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a1 <- ce
b1 <- 9
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- b
a4 <- 3
b4 <- e
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 5
a4 <- 66
b4 <- a
a7 <- 81
b7 <- 11
a8 <- 21
b8 <- e
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a6 <- cc
b6 <- d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 7
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 8
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
a2 <- 57
b2 <- 5
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
a7 <- 57
b7 <- 31
54 <- 7
a8 <- 22
b8 <- 2e
55 <- 7
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 16
a1 <- 2b
b1 <- 26
a1 <- 2b
b1 <- 6
22 <- 93
25 <- 1e
42 <- 87
45 <- 40
62 <- fa
65 <- 97
82 <- 0
85 <- 11
c2 <- 30
e2 <- 3
e5 <- 0
a4 <- 57
b4 <- 29
a6 <- cb
b6 <- 2d
53 <- 7
a8 <- 22
b8 <- 2e
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a0 <- cb
b0 <- d
a2 <- 43
b2 <- 32
45 <- 40
a6 <- cb
b6 <- 2d
a8 <- 21
b8 <- 2e
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a6 <- cc
b6 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 13
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- f
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- d
setchip(0)
setchip(1)
43 <- 10
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- b
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a4 <- 57
b4 <- 9
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- b
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a0 <- 43
b0 <- a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 4
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- b
setchip(0)
setchip(1)
43 <- e
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- b
a4 <- e6
b4 <- d
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 3
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
a1 <- 52
b1 <- 9
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 9
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a0 <- cb
b0 <- d
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 4
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- e
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a0 <- 8a
b0 <- a
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 3
a4 <- 66
b4 <- a
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 5
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a0 <- 3
b0 <- e
a0 <- 3
b0 <- 2e
43 <- e
a4 <- 57
b4 <- 29
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 13
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a1 <- 81
b1 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 10
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
setchip(1)
a1 <- 8a
b1 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a4 <- 66
b4 <- 2a
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- e
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a1 <- 81
b1 <- 11
setchip(0)
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
setchip(1)
a1 <- 22
b1 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 66
b4 <- a
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 2
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 13
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 57
b0 <- 39
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a1 <- ce
b1 <- 9
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 57
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 10
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
setchip(1)
a3 <- a2
b3 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- e
a4 <- 3
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 57
b0 <- 3d
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a1 <- ce
b1 <- 9
setchip(1)
a2 <- 6
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 57
b0 <- 1d
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
setchip(1)
a3 <- 77
b3 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 2
a4 <- 3
b4 <- a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
a1 <- f1
b1 <- 5
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a7 <- 57
b7 <- 11
a8 <- 21
b8 <- e
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- 2a
a6 <- cc
b6 <- d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 26
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6
b2 <- 26
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 43
b0 <- 3a
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 43
b2 <- 12
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a7 <- 57
b7 <- 31
54 <- 8
a8 <- 3
b8 <- 2e
55 <- 7
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 17
22 <- 60
25 <- 61
42 <- 40
45 <- 0
62 <- 42
65 <- 21
82 <- f7
85 <- 48
c2 <- 35
e2 <- 3
e5 <- 2
a4 <- 3
b4 <- a
a4 <- 57
b4 <- 29
a6 <- cb
b6 <- 2d
53 <- 9
a8 <- 3
b8 <- 2e
setchip(1)
a0 <- 43
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
setchip(1)
a2 <- 6
b2 <- 6
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 57
b2 <- 25
45 <- 3
a6 <- cb
b6 <- 2d
a8 <- 2
b8 <- 2e
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a6 <- cc
b6 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 12
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- f
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- f
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a1 <- 81
b1 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
setchip(1)
a1 <- 22
b1 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 6
a4 <- 57
b4 <- d
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 5
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- f
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- e6
b4 <- d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
setchip(1)
a3 <- ce
b3 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a0 <- 43
b0 <- a
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 6
a5 <- 3
b5 <- e
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
a1 <- 77
b1 <- 9
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a4 <- 3
b4 <- e
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 66
b4 <- a
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 14
a4 <- 57
b4 <- 29
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 6
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 5
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a0 <- 43
b0 <- a
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 4
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a4 <- e6
b4 <- d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 8
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
a1 <- 66
b1 <- 6
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 11
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
setchip(1)
a3 <- 66
b3 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 9
a4 <- 3
b4 <- e
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
a4 <- 66
b4 <- a
a7 <- 57
b7 <- 11
a8 <- 2
b8 <- e
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 4
a6 <- cc
b6 <- d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 5
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 5
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a7 <- 57
b7 <- 31
54 <- 5
a8 <- 3
b8 <- 2e
55 <- 1
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 13
22 <- 93
25 <- 1e
42 <- 87
45 <- 40
62 <- fa
65 <- 97
82 <- 0
85 <- 11
c2 <- 30
e2 <- 3
e5 <- 0
a4 <- 57
b4 <- 29
a6 <- 81
b6 <- 2d
53 <- 4
a8 <- 3
b8 <- 2e
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 57
b2 <- 35
45 <- 4b
a6 <- 81
b6 <- 2d
a8 <- 2
b8 <- 2e
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a6 <- 82
b6 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 11
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- d
setchip(0)
setchip(1)
43 <- 10
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- b
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 6
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- b
setchip(0)
setchip(1)
43 <- e
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 15
a4 <- e6
b4 <- d
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 4
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a0 <- cb
b0 <- d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 8
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
a1 <- 52
b1 <- 9
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
setchip(1)
a3 <- 52
b3 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- e
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a0 <- 43
b0 <- a
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 4
a4 <- 66
b4 <- a
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 5
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- f
a4 <- 57
b4 <- 29
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- f
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- e
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
setchip(1)
a1 <- 8a
b1 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 9
setchip(0)
setchip(1)
a1 <- cb
b1 <- 11
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- c
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a1 <- 81
b1 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- b
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a0 <- 8a
b0 <- a
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 9
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 57
b0 <- 39
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 7
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a4 <- e6
b4 <- d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 57
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 57
b0 <- 3d
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
setchip(1)
a3 <- a2
b3 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 9
setchip(1)
a0 <- 57
b0 <- 1d
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- c
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a1 <- ce
b1 <- 9
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- b
a4 <- 3
b4 <- e
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a5 <- 3
b5 <- e
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 5
a4 <- 66
b4 <- a
a7 <- 57
b7 <- 11
a8 <- 2
b8 <- e
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a6 <- 82
b6 <- d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 7
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 8
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 43
b0 <- 3a
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
a2 <- 57
b2 <- 15
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
a7 <- 57
b7 <- 31
54 <- 8
a8 <- 3
b8 <- 2e
55 <- 1
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 16
a1 <- 2b
b1 <- 26
a1 <- 2b
b1 <- 6
22 <- 60
25 <- 61
42 <- 40
45 <- 0
62 <- 42
65 <- 21
82 <- f7
85 <- 48
c2 <- 35
e2 <- 3
e5 <- 2
a4 <- 57
b4 <- 29
a6 <- 98
b6 <- 2d
53 <- 8
a8 <- 3
b8 <- 2e
setchip(1)
a0 <- 43
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a0 <- cb
b0 <- d
a2 <- 57
b2 <- 25
45 <- 1
a6 <- 98
b6 <- 2d
a8 <- 2
b8 <- 2e
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a6 <- 99
b6 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 13
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- f
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- b
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
a4 <- 57
b4 <- 9
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- b
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a0 <- 43
b0 <- a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 4
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- b
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 3
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a4 <- e6
b4 <- d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
a1 <- 52
b1 <- 9
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 9
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a0 <- cb
b0 <- d
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 4
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a4 <- 3
b4 <- e
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a0 <- 8a
b0 <- a
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 66
b4 <- a
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 3
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 5
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a0 <- 3
b0 <- e
a0 <- 3
b0 <- 2e
43 <- e
a4 <- 57
b4 <- 29
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 13
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a1 <- 81
b1 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 10
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
setchip(1)
a1 <- 8a
b1 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- e
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a1 <- 81
b1 <- 11
setchip(0)
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
setchip(1)
a1 <- 22
b1 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 2
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 13
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a1 <- ce
b1 <- 9
a4 <- e6
b4 <- d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 10
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
setchip(1)
a3 <- a2
b3 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- e
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a1 <- ce
b1 <- 9
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
setchip(1)
a3 <- 77
b3 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 2
a4 <- 3
b4 <- e
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
a1 <- f1
b1 <- 5
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 66
b4 <- a
a7 <- 57
b7 <- 11
a8 <- 2
b8 <- e
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a6 <- 99
b6 <- d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 5
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a7 <- 57
b7 <- 31
54 <- 6
a8 <- 22
b8 <- 2e
55 <- 8
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 17
22 <- 93
25 <- 1e
42 <- 87
45 <- 40
62 <- fa
65 <- 97
82 <- 0
85 <- 11
c2 <- 30
e2 <- 3
e5 <- 0
a4 <- 57
b4 <- 29
a6 <- 98
b6 <- 2d
53 <- 9
a8 <- 22
b8 <- 2e
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 57
b2 <- 35
45 <- 48
a6 <- 98
b6 <- 2d
a8 <- 21
b8 <- 2e
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a6 <- 99
b6 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 12
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- f
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- d
setchip(0)
setchip(1)
43 <- 10
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- f
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a4 <- 57
b4 <- 9
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a1 <- 81
b1 <- 11
setchip(0)
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
setchip(1)
a1 <- 22
b1 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 6
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- b
setchip(0)
setchip(1)
43 <- e
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 5
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- e6
b4 <- d
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- f
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
setchip(1)
a3 <- ce
b3 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a0 <- 43
b0 <- a
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 6
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
a1 <- 77
b1 <- 9
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- e
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 66
b4 <- a
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 14
a4 <- 57
b4 <- 29
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 6
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 5
a4 <- 66
b4 <- 2a
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- 66
b4 <- a
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a0 <- 43
b0 <- a
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 57
b0 <- 39
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 4
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 8
setchip(1)
a0 <- 57
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
a1 <- 66
b1 <- 6
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 11
a4 <- 3
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 57
b0 <- 3d
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 6
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 57
b0 <- 1d
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
setchip(1)
a3 <- 66
b3 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 9
a4 <- 3
b4 <- a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
a7 <- 57
b7 <- 11
a8 <- 21
b8 <- e
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 4
a4 <- 3
b4 <- 2a
a6 <- 99
b6 <- d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
setchip(1)
a2 <- 6
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 43
b0 <- 3a
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 5
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 15
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a7 <- cb
b7 <- 31
54 <- 1
a8 <- 57
b8 <- 31
55 <- 3
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 13
22 <- 60
25 <- 61
42 <- 40
45 <- 0
62 <- 42
65 <- 21
82 <- f7
85 <- 48
c2 <- 35
e2 <- 3
e5 <- 2
a4 <- 3
b4 <- a
a4 <- 57
b4 <- 29
a6 <- 22
b6 <- 2e
53 <- 8
a8 <- 57
b8 <- 31
setchip(1)
a0 <- 43
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
setchip(1)
a2 <- 6
b2 <- 6
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 57
b2 <- 25
45 <- 8
a6 <- 23
b6 <- 2e
a8 <- 56
b8 <- 31
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a6 <- 24
b6 <- 2e
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 11
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- b
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 6
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 15
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 4
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a0 <- cb
b0 <- d
a4 <- e6
b4 <- d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 8
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
a1 <- 52
b1 <- 9
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
setchip(1)
a3 <- 52
b3 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a4 <- 3
b4 <- e
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a0 <- 43
b0 <- a
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 66
b4 <- a
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 4
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 5
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- f
a4 <- 57
b4 <- 29
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- f
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- e
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
setchip(1)
a1 <- 8a
b1 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 9
setchip(0)
setchip(1)
a1 <- cb
b1 <- 11
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- c
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a1 <- 81
b1 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- b
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a0 <- 8a
b0 <- a
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 9
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 7
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a4 <- e6
b4 <- d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
setchip(1)
a3 <- a2
b3 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 9
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- c
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a1 <- ce
b1 <- 9
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- b
a4 <- 3
b4 <- e
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 5
a4 <- 66
b4 <- a
a7 <- cb
b7 <- 11
a8 <- 56
b8 <- 11
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a6 <- 24
b6 <- e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 7
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 8
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a2 <- 57
b2 <- 5
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
a7 <- 3
b7 <- 2e
54 <- 3
a8 <- 81
b8 <- 31
55 <- 8
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 16
a1 <- 2b
b1 <- 26
a1 <- 2b
b1 <- 6
22 <- 93
25 <- 1e
42 <- 87
45 <- 40
62 <- fa
65 <- 97
82 <- 0
85 <- 11
c2 <- 30
e2 <- 3
e5 <- 0
a4 <- 57
b4 <- 29
a6 <- 57
b6 <- 31
53 <- 4
a8 <- 81
b8 <- 31
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a0 <- cb
b0 <- d
a2 <- 57
b2 <- 35
45 <- 4b
a6 <- 57
b6 <- 31
a8 <- 80
b8 <- 31
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a6 <- 58
b6 <- 31
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 13
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- f
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- d
setchip(0)
setchip(1)
43 <- 10
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- b
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a4 <- 57
b4 <- 9
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- b
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a0 <- 43
b0 <- a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 4
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- b
setchip(0)
setchip(1)
43 <- e
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- b
a4 <- e6
b4 <- d
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 3
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
a1 <- 52
b1 <- 9
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 9
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a0 <- cb
b0 <- d
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 4
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- e
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a0 <- 8a
b0 <- a
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a7 <- 3
b7 <- e
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 3
a4 <- 66
b4 <- a
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 5
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 15
a7 <- 3
b7 <- 32
54 <- 6
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a0 <- 3
b0 <- e
a0 <- 3
b0 <- 2e
43 <- e
22 <- 93
25 <- 1e
42 <- 87
45 <- 40
62 <- fa
65 <- 97
82 <- 0
85 <- 11
c2 <- 30
e2 <- 3
e5 <- 0
a4 <- 57
b4 <- 29
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 3
b2 <- 32
45 <- 48
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 13
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a1 <- 81
b1 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 10
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
setchip(1)
a1 <- 8a
b1 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- e
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a1 <- 81
b1 <- 11
setchip(0)
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
setchip(1)
a1 <- 22
b1 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 2
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 13
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 57
b0 <- 39
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a1 <- ce
b1 <- 9
a4 <- e6
b4 <- d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 57
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 10
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
setchip(1)
a3 <- a2
b3 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- e
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 57
b0 <- 3d
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a1 <- ce
b1 <- 9
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 57
b0 <- 1d
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
setchip(1)
a3 <- 77
b3 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 2
a4 <- 3
b4 <- e
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a5 <- 3
b5 <- e
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
a1 <- f1
b1 <- 5
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 66
b4 <- a
a7 <- 3
b7 <- 12
a8 <- 80
b8 <- 11
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a6 <- 58
b6 <- 11
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 43
b0 <- 3a
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 3
b2 <- 12
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a7 <- 3
b7 <- 32
54 <- 4
a8 <- 81
b8 <- 31
55 <- 6
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 17
22 <- 93
25 <- 1e
42 <- 87
45 <- 40
62 <- fa
65 <- 97
82 <- 0
85 <- 11
c2 <- 30
e2 <- 3
e5 <- 0
a4 <- 57
b4 <- 29
a6 <- 8a
b6 <- 2e
53 <- 6
a8 <- 81
b8 <- 31
setchip(1)
a0 <- 43
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 8a
b2 <- 32
45 <- 48
a6 <- 8b
b6 <- 2e
a8 <- 80
b8 <- 31
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a6 <- 8c
b6 <- 2e
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 12
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- f
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- f
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a1 <- 81
b1 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
setchip(1)
a1 <- 22
b1 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 6
a4 <- 57
b4 <- d
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 5
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- f
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- e6
b4 <- d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
setchip(1)
a3 <- ce
b3 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a0 <- 43
b0 <- a
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 6
a5 <- 3
b5 <- e
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
a1 <- 77
b1 <- 9
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a4 <- 3
b4 <- e
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 66
b4 <- a
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 14
a4 <- 57
b4 <- 29
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 6
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 5
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a0 <- 43
b0 <- a
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 4
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a4 <- e6
b4 <- d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 8
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
a1 <- 66
b1 <- 6
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 11
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
setchip(1)
a3 <- 66
b3 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 9
a4 <- 3
b4 <- e
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
a4 <- 66
b4 <- a
a7 <- 3
b7 <- 12
a8 <- 80
b8 <- 11
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 4
a6 <- 8c
b6 <- e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 5
a2 <- 8a
b2 <- 12
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a7 <- 57
b7 <- 35
54 <- c
a8 <- 3
b8 <- 32
55 <- 1
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 13
22 <- 60
25 <- 61
42 <- 40
45 <- 0
62 <- 42
65 <- 21
82 <- f7
85 <- 48
c2 <- 35
e2 <- 3
e5 <- 2
28 <- 1
2b <- 8
48 <- 40
4b <- 40
68 <- f1
6b <- f1
88 <- 53
8b <- 53
c3 <- 38
e8 <- 2
eb <- 2
a3 <- 57
b3 <- 2d
4b <- 48
a4 <- 57
b4 <- 29
a6 <- 98
b6 <- 31
53 <- b
a8 <- 3
b8 <- 32
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 57
b2 <- 25
45 <- 1
a6 <- 98
b6 <- 31
a8 <- 2
b8 <- 32
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a6 <- 99
b6 <- 31
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 11
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- d
setchip(0)
setchip(1)
43 <- 10
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- b
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 6
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- b
setchip(0)
setchip(1)
43 <- e
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 15
a4 <- e6
b4 <- d
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 4
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a0 <- cb
b0 <- d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 8
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
a1 <- 52
b1 <- 9
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
setchip(1)
a3 <- 52
b3 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- e
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a0 <- 43
b0 <- a
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 4
a4 <- 66
b4 <- a
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 5
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- f
a4 <- 57
b4 <- 29
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- f
a4 <- 66
b4 <- 2a
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- e
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
setchip(1)
a1 <- 8a
b1 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 9
setchip(0)
setchip(1)
a1 <- cb
b1 <- 11
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- c
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a1 <- 81
b1 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 66
b4 <- a
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- b
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a0 <- 8a
b0 <- a
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a3 <- 57
b3 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 9
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 57
b0 <- 39
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 7
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 57
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 57
b0 <- 3d
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
setchip(1)
a2 <- 3
b2 <- 26
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6
b2 <- 26
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
setchip(1)
a3 <- a2
b3 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 9
setchip(1)
a0 <- 57
b0 <- 1d
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- c
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a1 <- ce
b1 <- 9
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- b
a4 <- 3
b4 <- a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6
b2 <- 6
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a5 <- 3
b5 <- e
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 5
a7 <- 57
b7 <- 15
a8 <- 2
b8 <- 12
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- 2a
a6 <- 99
b6 <- 11
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 26
setchip(0)
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 7
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6
b2 <- 26
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 8
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 43
b0 <- 3a
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
a2 <- 57
b2 <- 5
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
a7 <- 57
b7 <- 35
54 <- e
a8 <- 22
b8 <- 32
55 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 16
a1 <- 2b
b1 <- 26
a1 <- 2b
b1 <- 6
22 <- 93
25 <- 1e
42 <- 87
45 <- 40
62 <- fa
65 <- 97
82 <- 0
85 <- 11
c2 <- 30
e2 <- 3
e5 <- 0
a3 <- 57
b3 <- 2d
4b <- 49
a4 <- 3
b4 <- a
a4 <- 57
b4 <- 29
a6 <- cb
b6 <- 31
53 <- 8
a8 <- 22
b8 <- 32
setchip(1)
a0 <- 43
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
setchip(1)
a2 <- 6
b2 <- 6
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a0 <- cb
b0 <- d
a2 <- 57
b2 <- 35
45 <- 46
a6 <- cb
b6 <- 31
a8 <- 21
b8 <- 32
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a6 <- cc
b6 <- 31
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 13
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- f
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- b
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
a4 <- 57
b4 <- 9
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- b
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a0 <- 43
b0 <- a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 4
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- b
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 3
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a4 <- e6
b4 <- d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
a1 <- 52
b1 <- 9
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 9
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a0 <- cb
b0 <- d
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 4
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a4 <- 3
b4 <- e
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a0 <- 8a
b0 <- a
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 66
b4 <- a
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 3
a4 <- 57
b4 <- 2d
a6 <- cc
b6 <- 11
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 5
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a0 <- 3
b0 <- e
a0 <- 3
b0 <- 2e
43 <- e
a4 <- 57
b4 <- 29
a6 <- 98
b6 <- 31
53 <- e
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a6 <- 98
b6 <- 31
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
a6 <- 99
b6 <- 31
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 13
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a1 <- 81
b1 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 10
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
setchip(1)
a1 <- 8a
b1 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- e
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a1 <- 81
b1 <- 11
setchip(0)
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
setchip(1)
a1 <- 22
b1 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 2
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 13
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a1 <- ce
b1 <- 9
a4 <- e6
b4 <- d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 10
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
setchip(1)
a3 <- a2
b3 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- e
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
a1 <- ce
b1 <- 9
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a3 <- 57
b3 <- d
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
setchip(1)
a3 <- 77
b3 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2a
44 <- 2
a4 <- 3
b4 <- e
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- ce
b1 <- 29
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- a2
b1 <- 29
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 77
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 52
b1 <- 29
r200.30
r200.30
r200.30
r200.30
a1 <- 66
b1 <- 26
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a1 <- 2b
b1 <- 26
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a1 <- f1
b1 <- 25
a1 <- f1
b1 <- 5
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 66
b4 <- a
a8 <- 21
b8 <- 12
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a6 <- 99
b6 <- 11
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2a
setchip(0)
setchip(1)
4b <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- ce
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- a2
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 77
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 52
b3 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 66
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a3 <- 2b
b3 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 15
setchip(1)
a3 <- f1
b3 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- f1
b3 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a8 <- 3
b8 <- 32
55 <- c
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 17
22 <- d0
25 <- 1e
42 <- 55
45 <- 40
62 <- fa
65 <- 97
82 <- 0
85 <- 12
c2 <- 3a
e2 <- 0
e5 <- 0
a3 <- 57
b3 <- 2d
4b <- 48
a4 <- 57
b4 <- 29
a6 <- 81
b6 <- 31
53 <- b
a8 <- 3
b8 <- 32
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a2 <- 57
b2 <- 25
45 <- 46
a6 <- 81
b6 <- 31
a8 <- 2
b8 <- 32
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a6 <- 82
b6 <- 31
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 12
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- f
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- d
setchip(0)
setchip(1)
43 <- 10
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- f
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a4 <- 57
b4 <- 9
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a1 <- 81
b1 <- 11
setchip(0)
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
setchip(1)
a1 <- 22
b1 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- b
setchip(0)
setchip(1)
43 <- e
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- e6
b4 <- d
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a0 <- 43
b0 <- a
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- e
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 8
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a7 <- 57
b7 <- 15
r200.30
r200.30
r200.30
r200.30
a4 <- 66
b4 <- a
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a7 <- 8a
b7 <- 32
54 <- e
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 14
a4 <- 57
b4 <- 29
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 35
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- b1
b0 <- 15
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 6
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 8
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 5
a4 <- 57
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 66
b0 <- 3e
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
setchip(1)
a0 <- 66
b0 <- 1e
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- c
a4 <- e6
b4 <- 2d
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- b1
b0 <- 39
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
a0 <- 43
b0 <- a
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- b1
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 57
b0 <- 39
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a1 <- cb
b1 <- 31
setchip(0)
setchip(1)
44 <- 4
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a4 <- e6
b4 <- d
setchip(1)
a1 <- 81
b1 <- 31
setchip(0)
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
setchip(1)
a1 <- 8a
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
a0 <- 6c
b0 <- d
setchip(1)
a1 <- 22
b1 <- 2e
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- 2d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 57
b0 <- 19
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a1 <- cb
b1 <- d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 11
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 57
b0 <- 3d
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
a0 <- 98
b0 <- d
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 57
b0 <- 1d
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a3 <- 57
b3 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
43 <- 9
a4 <- 3
b4 <- e
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 36
setchip(0)
setchip(1)
40 <- a
setchip(0)
setchip(1)
43 <- d
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- cb
b0 <- 2d
a5 <- 3
b5 <- e
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 43
b0 <- 2a
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a0 <- 8a
b0 <- 16
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 7
setchip(0)
setchip(1)
43 <- a
setchip(0)
setchip(1)
c0 <- 30
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- a
a4 <- 66
b4 <- a
a7 <- 8a
b7 <- 12
a8 <- 2
b8 <- 12
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a6 <- 82
b6 <- 11
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 8a
b0 <- 3a
setchip(0)
setchip(1)
40 <- 9
setchip(0)
setchip(1)
43 <- c
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a0 <- 8a
b0 <- 1a
setchip(0)
setchip(1)
a0 <- 43
b0 <- 3a
setchip(0)
setchip(1)
40 <- 8
setchip(0)
setchip(1)
43 <- b
setchip(0)
setchip(1)
c0 <- 32
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 5
a7 <- 3
b7 <- 32
54 <- 9
a8 <- 98
b8 <- 31
55 <- e
r200.30
r200.30
r200.30
r200.30
20 <- 20
23 <- 11
40 <- 3
43 <- 0
60 <- f9
63 <- f9
80 <- 8
83 <- 3a
c0 <- 31
e0 <- 0
e3 <- 5
a0 <- 57
b0 <- 2d
40 <- b
43 <- 10
21 <- 1
24 <- 12
41 <- 18
44 <- 80
61 <- f8
64 <- f2
81 <- f5
84 <- f3
c1 <- 2e
e1 <- 2
e4 <- 0
a1 <- 3
b1 <- 2e
41 <- 1f
44 <- 8e
a2 <- 57
b2 <- 31
45 <- 4c
a3 <- 57
b3 <- 29
4b <- 43
a4 <- 57
b4 <- 29
a6 <- 57
b6 <- 31
53 <- 12
a8 <- 98
b8 <- 31
setchip(1)
a0 <- 43
b0 <- 1a
setchip(0)
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
setchip(1)
28 <- 1
2b <- 12
48 <- 18
4b <- 80
68 <- f8
6b <- f2
88 <- f4
8b <- f3
c3 <- 1e
e8 <- 2
eb <- 0
setchip(0)
r200.30
r200.30
r200.30
r200.30
a6 <- 57
b6 <- 31
a8 <- 97
b8 <- 31
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a6 <- 58
b6 <- 31
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- f
43 <- 19
a2 <- 57
b2 <- 11
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 21
setchip(0)
setchip(1)
4b <- 92
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- e
43 <- 17
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 32
41 <- 1d
44 <- 8a
a2 <- 57
b2 <- 2d
45 <- 4c
a4 <- 57
b4 <- 2d
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- f
43 <- 19
a1 <- 3
b1 <- 12
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
a4 <- 57
b4 <- d
a4 <- e6
b4 <- 2d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 91
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 8
43 <- a
a1 <- 57
b1 <- 31
41 <- 20
44 <- 91
a2 <- 57
b2 <- 2d
45 <- 4c
r200.30
r200.30
r200.30
r200.30
a4 <- e6
b4 <- d
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8c
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- d0
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 31
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 1e
44 <- 8d
a2 <- 57
b2 <- 2d
45 <- 4c
a4 <- 3
b4 <- e
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 66
b4 <- a
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- 2d
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 7e
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
a0 <- 28
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
a0 <- 28
b0 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
a0 <- 6c
b0 <- 2d
a1 <- e6
b1 <- 31
41 <- 1e
44 <- 8d
a2 <- 57
b2 <- 31
45 <- 4c
a4 <- 57
b4 <- 29
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- e
43 <- 17
a2 <- 57
b2 <- 11
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1f
setchip(0)
setchip(1)
4b <- 8f
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 21
44 <- 93
a2 <- 57
b2 <- 2d
45 <- 4c
a4 <- 57
b4 <- 2d
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- e
43 <- 16
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- b
43 <- 10
a4 <- e6
b4 <- 2d
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 10
43 <- 1a
a1 <- 3
b1 <- 2e
41 <- 1e
44 <- 8c
a2 <- 57
b2 <- 2d
45 <- 4c
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a4 <- e6
b4 <- d
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 3
43 <- 0
a1 <- e6
b1 <- 31
41 <- 1e
44 <- 8c
a2 <- 57
b2 <- 2d
45 <- 4b
a4 <- 3
b4 <- e
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8b
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- df
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2e
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 31
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 66
b4 <- a
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 66
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
a0 <- 15
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
a0 <- da
b0 <- 2d
a1 <- 57
b1 <- 31
41 <- 20
44 <- 91
a2 <- 57
b2 <- 31
45 <- 4c
a4 <- 57
b4 <- 29
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- ac
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 86
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 86
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 1d
setchip(0)
setchip(1)
4b <- 8a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 11
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 10
43 <- 1b
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 1f
44 <- 8f
a2 <- 57
b2 <- 2d
45 <- 4e
a4 <- 57
b4 <- 2d
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- b
43 <- 10
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
a4 <- e6
b4 <- 2d
setchip(1)
a2 <- e6
b2 <- 29
setchip(0)
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- e9
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- e
43 <- 17
a1 <- 3
b1 <- 32
41 <- 1e
44 <- 8c
a2 <- 57
b2 <- 2d
45 <- 4b
a4 <- e6
b4 <- d
setchip(1)
a2 <- e9
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 12
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
a4 <- 3
b4 <- 2e
a5 <- 3
b5 <- 2e
setchip(1)
a2 <- 3
b2 <- 2a
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6
b2 <- 2a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- e
setchip(1)
a2 <- 6
b2 <- a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 3
43 <- 0
a1 <- 57
b1 <- 31
41 <- 20
44 <- 91
a2 <- 57
b2 <- 2d
45 <- 49
a4 <- 66
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 9d
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- e6
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 7e
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 31
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 66
b4 <- a
a4 <- 57
b4 <- 2d
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 96
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
a0 <- 34
b0 <- 2e
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- f2
b0 <- 2d
a1 <- 3
b1 <- 2e
41 <- 1e
44 <- 8d
a2 <- 57
b2 <- 31
45 <- 4c
a4 <- 57
b4 <- 29
setchip(1)
a2 <- 57
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- c0
b0 <- 2d
setchip(1)
a2 <- 59
b2 <- 25
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 80
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 66
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- 9
setchip(1)
a2 <- 59
b2 <- 5
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- f
43 <- 18
a2 <- 57
b2 <- 11
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- b
43 <- 10
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 31
41 <- 1f
44 <- 8f
a2 <- 57
b2 <- 2d
45 <- 4e
a4 <- 66
b4 <- 2a
setchip(1)
a2 <- 66
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6a
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 66
b4 <- a
setchip(1)
a2 <- 6a
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
a4 <- 57
b4 <- 2d
setchip(1)
a2 <- 57
b2 <- 29
setchip(0)
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 59
b2 <- 29
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 57
b4 <- d
setchip(1)
a2 <- 59
b2 <- 9
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 8
43 <- a
a1 <- 57
b1 <- 31
41 <- 20
44 <- 90
a2 <- 57
b2 <- 2d
45 <- 4e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a3 <- 57
b3 <- 9
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- 2a
a5 <- 3
b5 <- 2e
setchip(1)
a2 <- 3
b2 <- 26
setchip(0)
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
setchip(1)
a2 <- 6
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 20
44 <- 90
a2 <- 57
b2 <- 2d
45 <- 4c
a4 <- 3
b4 <- a
a5 <- 3
b5 <- 2e
setchip(1)
a2 <- 6
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- 2e
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a4 <- 3
b4 <- 2a
setchip(1)
a2 <- 3
b2 <- 26
setchip(0)
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a6 <- 58
b6 <- 11
a7 <- 3
b7 <- 12
setchip(1)
a2 <- 6
b2 <- 26
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
a8 <- 97
b8 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
a1 <- 3
b1 <- 32
41 <- 1e
44 <- 8d
a2 <- 57
b2 <- 31
45 <- 4c
28 <- 4a
2b <- 44
48 <- 0
4b <- 0
68 <- f3
6b <- f3
88 <- 4
8b <- 12
c3 <- 30
e8 <- 0
eb <- 6
a3 <- 57
b3 <- 25
48 <- 8
a4 <- 3
b4 <- a
30 <- 80
33 <- 61
50 <- c0
53 <- 0
70 <- 11
73 <- 21
90 <- f4
93 <- 33
c6 <- 2e
f0 <- 2
f3 <- 2
a6 <- 57
b6 <- 2d
53 <- 8
31 <- 61
34 <- 61
51 <- 40
54 <- 80
71 <- 11
74 <- 40
91 <- f2
94 <- 2
c7 <- 38
f1 <- 1
f4 <- 0
a7 <- 57
b7 <- 25
54 <- 88
32 <- 20
35 <- 3
52 <- 7
55 <- 0
72 <- 11
75 <- 41
92 <- f3
95 <- c2
c8 <- 1c
f2 <- 0
f5 <- 4
a8 <- 57
b8 <- 2d
setchip(1)
a2 <- 6
b2 <- 6
setchip(0)
r200.30
r200.30
r200.30
r200.30
a3 <- 52
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- 4d
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- 48
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- 43
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- 8a
b3 <- 22
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 12
a3 <- 84
b3 <- 22
r200.30
r200.30
r200.30
r200.30
a3 <- 7e
b3 <- 22
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a3 <- 78
b3 <- 22
r200.30
r200.30
r200.30
r200.30
a3 <- 72
b3 <- 22
r200.30
r200.30
r200.30
r200.30
a3 <- 66
b3 <- 22
r200.30
r200.30
r200.30
r200.30
a3 <- 60
b3 <- 22
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 8
43 <- a
a3 <- 5a
b3 <- 22
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8c
setchip(0)
r200.30
r200.30
r200.30
r200.30
a3 <- 54
b3 <- 22
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a3 <- 4e
b3 <- 22
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 11
a3 <- 43
b3 <- 22
r200.30
r200.30
r200.30
r200.30
a3 <- 3d
b3 <- 22
r200.30
r200.30
r200.30
r200.30
a3 <- 37
b3 <- 22
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
a3 <- 31
b3 <- 22
r200.30
r200.30
r200.30
r200.30
a3 <- 2b
b3 <- 22
r200.30
r200.30
r200.30
r200.30
a3 <- 22
b3 <- 22
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a3 <- 1c
b3 <- 22
r200.30
r200.30
r200.30
r200.30
a3 <- 16
b3 <- 22
r200.30
r200.30
r200.30
r200.30
a3 <- 10
b3 <- 22
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 20
44 <- 90
a2 <- 57
b2 <- 2d
45 <- 4e
a3 <- a
b3 <- 22
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a3 <- 3
b3 <- 22
r200.30
r200.30
r200.30
r200.30
a3 <- fd
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- f7
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- f1
b3 <- 21
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
a3 <- eb
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
a3 <- e6
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- e0
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a3 <- da
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- d4
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- ce
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- cb
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
a3 <- c6
b3 <- 21
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 1c
setchip(0)
setchip(1)
4b <- 89
setchip(0)
r200.30
r200.30
r200.30
r200.30
a3 <- c1
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- bc
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
a3 <- b7
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- b1
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- ac
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- a7
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- a2
b3 <- 21
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a3 <- 9d
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 98
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 93
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 8e
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 8
43 <- a
a1 <- 3
b1 <- 2e
41 <- 1f
44 <- 8f
a2 <- 57
b2 <- 2d
45 <- 4c
a3 <- 89
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 84
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 81
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a3 <- 7c
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 77
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 72
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
a3 <- 6d
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 6c
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 67
b3 <- 21
r200.30
r200.30
r200.30
r200.30
r200.30
a3 <- 62
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 5d
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 58
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- b
43 <- 10
a3 <- 57
b3 <- 21
a5 <- 3
b5 <- 2e
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 1f
setchip(0)
setchip(1)
4b <- 8e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a3 <- 52
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a3 <- 4d
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 48
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 3
43 <- 0
a1 <- e6
b1 <- 31
41 <- 1d
44 <- 8b
a2 <- 57
b2 <- 2d
45 <- 4e
a5 <- 3
b5 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 80
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- df
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 31
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- e
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 8
43 <- a
a0 <- 15
b0 <- 2e
a1 <- 57
b1 <- 31
41 <- 21
44 <- 92
a2 <- 57
b2 <- 31
45 <- 4b
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- a7
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 86
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 71
b0 <- 2d
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 5c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 5c
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a2 <- 57
b2 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- b
43 <- 10
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 1e
44 <- 8c
a2 <- 57
b2 <- 2d
45 <- 4c
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 4
43 <- 3
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 8
43 <- a
a1 <- e6
b1 <- 31
41 <- 1f
44 <- 8f
a2 <- 57
b2 <- 2d
45 <- 4e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- b
43 <- 10
a5 <- 3
b5 <- 2e
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 3
43 <- 0
a1 <- 57
b1 <- 31
41 <- 20
44 <- 90
a2 <- 57
b2 <- 2d
45 <- 49
a5 <- 3
b5 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 8b
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- da
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 55
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 31
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 1c
setchip(0)
setchip(1)
4b <- 89
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
a1 <- 3
b1 <- 2e
41 <- 1f
44 <- 8e
a2 <- 57
b2 <- 31
45 <- 4c
r200.30
r200.30
r200.30
r200.30
a0 <- f
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- b6
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 95
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 95
b0 <- d
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
a2 <- 57
b2 <- 11
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 21
setchip(0)
setchip(1)
4b <- 92
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 32
41 <- 1d
44 <- 8a
a2 <- 57
b2 <- 2d
45 <- 4c
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 4
43 <- 3
a1 <- 3
b1 <- 12
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 91
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
a1 <- 57
b1 <- 31
41 <- 20
44 <- 91
a2 <- 57
b2 <- 2d
45 <- 4c
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a3 <- 48
b3 <- 1
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 3
43 <- 0
a5 <- 3
b5 <- 2e
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8c
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 3
43 <- 0
a1 <- 3
b1 <- 2e
41 <- 1e
44 <- 8d
a2 <- 57
b2 <- 2d
45 <- 4c
a5 <- 3
b5 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 8b
b0 <- 2d
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a0 <- bb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 2e
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 31
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 31
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
a1 <- e6
b1 <- 31
41 <- 1e
44 <- 8d
a2 <- 57
b2 <- 31
45 <- 4c
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
a2 <- 57
b2 <- 11
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1f
setchip(0)
setchip(1)
4b <- 8f
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- e
43 <- 16
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 21
44 <- 93
a2 <- 57
b2 <- 2d
45 <- 4c
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 4
43 <- 3
a1 <- 3
b1 <- 2e
41 <- 1e
44 <- 8c
a2 <- 57
b2 <- 2d
45 <- 4c
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 4
43 <- 3
a5 <- 3
b5 <- 2e
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
a1 <- e6
b1 <- 31
41 <- 1e
44 <- 8c
a2 <- 57
b2 <- 2d
45 <- 4b
a5 <- 3
b5 <- 2e
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
a5 <- 3
b5 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a5 <- 3
b5 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 3
43 <- 0
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 20
44 <- 91
a2 <- 57
b2 <- 31
45 <- 4c
r200.30
r200.30
r200.30
r200.30
a0 <- 5c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 3
43 <- 0
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 1d
setchip(0)
setchip(1)
4b <- 8a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 1f
44 <- 8f
a2 <- 57
b2 <- 2d
45 <- 4e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- e
43 <- 16
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 3
43 <- 0
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 4
43 <- 3
a1 <- 3
b1 <- 32
41 <- 1e
44 <- 8c
a2 <- 57
b2 <- 2d
45 <- 4b
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 12
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 4
43 <- 3
a1 <- 57
b1 <- 31
41 <- 20
44 <- 91
a2 <- 57
b2 <- 2d
45 <- 49
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 81
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- ec
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 31
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a3 <- 8a
b3 <- 26
48 <- 21
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 11
a3 <- 84
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a3 <- 7e
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
a1 <- 3
b1 <- 2e
41 <- 1e
44 <- 8d
a2 <- 57
b2 <- 31
45 <- 4c
a3 <- 78
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a0 <- df
b0 <- 2d
a3 <- 72
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a3 <- 66
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a0 <- 9d
b0 <- 2d
a3 <- 60
b3 <- 26
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 80
b0 <- 2d
a3 <- 5a
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a3 <- 54
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a0 <- 6b
b0 <- 2d
a3 <- 4e
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
a3 <- 43
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a1 <- 3
b1 <- e
a3 <- 3d
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a3 <- 37
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a3 <- 31
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a3 <- 2b
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
a2 <- 57
b2 <- 11
a3 <- 22
b3 <- 26
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
a3 <- 1c
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a3 <- 16
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a3 <- 10
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a3 <- a
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a3 <- 3
b3 <- 26
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 8
43 <- a
a3 <- fd
b3 <- 25
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
a3 <- f7
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- f1
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- eb
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- e6
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- e0
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 31
41 <- 1f
44 <- 8f
a2 <- 57
b2 <- 2d
45 <- 4e
a3 <- da
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- d4
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a3 <- ce
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- cb
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- c6
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- c1
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
a3 <- bc
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- b7
b3 <- 25
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a1 <- e6
b1 <- 11
a3 <- b1
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- ac
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- a7
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- a2
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 8
43 <- a
a3 <- 9d
b3 <- 25
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a3 <- 98
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- 93
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- 8e
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a3 <- 89
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
a3 <- 84
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
a3 <- 81
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a3 <- 7c
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- 77
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- 72
b3 <- 25
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a3 <- 6d
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- 6c
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 4
43 <- 3
a1 <- 57
b1 <- 31
41 <- 20
44 <- 90
a2 <- 57
b2 <- 2d
45 <- 4e
a3 <- 67
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- 62
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- 5d
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- 58
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- 57
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- 52
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- 4d
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- 48
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a3 <- 43
b3 <- 25
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a1 <- 57
b1 <- 11
a3 <- 8a
b3 <- 22
r200.30
r200.30
r200.30
r200.30
a3 <- 84
b3 <- 22
r200.30
r200.30
r200.30
r200.30
a3 <- 7e
b3 <- 22
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 3
43 <- 0
a3 <- 78
b3 <- 22
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 3
43 <- 0
a1 <- 3
b1 <- 2e
41 <- 20
44 <- 90
a2 <- 57
b2 <- 2d
45 <- 4c
a3 <- 78
b3 <- 2
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- b1
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 2e
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 31
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 55
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 32
41 <- 1e
44 <- 8d
a2 <- 57
b2 <- 31
45 <- 4c
r200.30
r200.30
r200.30
r200.30
a0 <- df
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- a7
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 86
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- d
a1 <- 3
b1 <- 12
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- b
43 <- 10
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8c
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 20
44 <- 90
a2 <- 57
b2 <- 2d
45 <- 4e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 8
43 <- a
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 10
43 <- 1b
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 1c
setchip(0)
setchip(1)
4b <- 89
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- e
43 <- 16
a1 <- 3
b1 <- 2e
41 <- 1f
44 <- 8f
a2 <- 57
b2 <- 2d
45 <- 4c
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 1f
setchip(0)
setchip(1)
4b <- 8e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 3
43 <- 0
a1 <- e6
b1 <- 31
41 <- 1d
44 <- 8b
a2 <- 57
b2 <- 2d
45 <- 4e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 81
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- df
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 31
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 11
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
a0 <- da
b0 <- 2d
a1 <- 57
b1 <- 31
41 <- 21
44 <- 92
a2 <- 57
b2 <- 31
45 <- 4b
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 7b
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 7b
b0 <- d
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a2 <- 57
b2 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- e
43 <- 17
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 1e
44 <- 8c
a2 <- 57
b2 <- 2d
45 <- 4c
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 90
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
a1 <- e6
b1 <- 31
41 <- 1f
44 <- 8f
a2 <- 57
b2 <- 2d
45 <- 4e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- b
43 <- 10
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 1e
setchip(0)
setchip(1)
4b <- 8d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 3
43 <- 0
a1 <- 57
b1 <- 31
41 <- 20
44 <- 90
a2 <- 57
b2 <- 2d
45 <- 49
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- bb
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 31
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 1c
setchip(0)
setchip(1)
4b <- 89
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
a0 <- 66
b0 <- 2e
a6 <- 57
b6 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 66
b0 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
a1 <- 3
b1 <- 2e
41 <- 20
44 <- 91
a2 <- 57
b2 <- 31
45 <- 4c
31 <- 1
34 <- 0
51 <- 0
54 <- 0
71 <- f2
74 <- f2
91 <- f4
94 <- f3
c7 <- 38
f1 <- 0
f4 <- 0
a8 <- 57
b8 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- a7
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 86
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 6c
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- c
43 <- 13
a2 <- 57
b2 <- 11
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 20
setchip(0)
setchip(1)
4b <- 91
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- b
43 <- 10
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 32
41 <- 21
44 <- 92
a2 <- 57
b2 <- 2d
45 <- 4f
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- e
43 <- 17
a1 <- 3
b1 <- 12
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 8
43 <- a
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 21
setchip(0)
setchip(1)
4b <- 92
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 8
43 <- a
a1 <- 57
b1 <- 31
41 <- 21
44 <- 92
a2 <- 57
b2 <- 2d
45 <- 50
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 8
43 <- a
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 21
setchip(0)
setchip(1)
4b <- 93
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 21
44 <- 93
a2 <- 57
b2 <- 2d
45 <- 50
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
a0 <- 81
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- df
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 21
setchip(0)
setchip(1)
4b <- 93
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 31
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 11
a0 <- 57
b0 <- 2d
40 <- e
43 <- 17
a0 <- 5c
b0 <- 31
a1 <- e6
b1 <- 31
41 <- 21
44 <- 93
a2 <- 57
b2 <- 31
45 <- 51
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 28
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 28
b0 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- e
43 <- 16
a2 <- 57
b2 <- 11
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 22
setchip(0)
setchip(1)
4b <- 94
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 22
44 <- 94
a2 <- 57
b2 <- 2d
45 <- 52
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 8
43 <- a
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 22
setchip(0)
setchip(1)
4b <- 94
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 8
43 <- a
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
a1 <- 3
b1 <- 2e
41 <- 22
44 <- 95
a2 <- 57
b2 <- 2d
45 <- 52
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 22
setchip(0)
setchip(1)
4b <- 95
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 4
43 <- 3
a1 <- e6
b1 <- 31
41 <- 22
44 <- 95
a2 <- 57
b2 <- 2d
45 <- 53
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 86
b0 <- 2d
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 1b
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 31
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 23
setchip(0)
setchip(1)
4b <- 96
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 23
44 <- 96
a2 <- 57
b2 <- 31
45 <- 54
r200.30
r200.30
r200.30
r200.30
a0 <- 3
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- c0
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 98
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 80
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- 80
b0 <- d
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- e
43 <- 17
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 23
setchip(0)
setchip(1)
4b <- 96
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 11
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- e
43 <- 16
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 23
44 <- 96
a2 <- 57
b2 <- 2d
45 <- 55
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- b
43 <- 10
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 23
setchip(0)
setchip(1)
4b <- 97
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- b
43 <- 10
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 8
43 <- a
a1 <- 3
b1 <- 32
41 <- 23
44 <- 97
a2 <- 57
b2 <- 2d
45 <- 55
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 12
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 23
setchip(0)
setchip(1)
4b <- 97
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 9
43 <- d
a1 <- 57
b1 <- 31
41 <- 24
44 <- 98
a2 <- 57
b2 <- 2d
45 <- 56
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 4
43 <- 3
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 24
setchip(0)
setchip(1)
4b <- 98
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 80
b0 <- 2d
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- b6
b0 <- 2d
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 7e
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 31
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 24
44 <- 98
a2 <- 57
b2 <- 31
45 <- 57
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 5b
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
a0 <- 15
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
a0 <- da
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
a0 <- da
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 6
43 <- 6
a2 <- 57
b2 <- 11
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 24
setchip(0)
setchip(1)
4b <- 99
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- e
43 <- 17
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 31
41 <- 24
44 <- 99
a2 <- 57
b2 <- 2d
45 <- 57
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- e
43 <- 16
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 8
43 <- a
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 24
setchip(0)
setchip(1)
4b <- 99
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- d
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 3
43 <- 0
a1 <- 57
b1 <- 31
41 <- 24
44 <- 99
a2 <- 57
b2 <- 2d
45 <- 58
r200.30
r200.30
r200.30
r200.30
a0 <- a2
b0 <- 2d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 49
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 31
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 31
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 25
setchip(0)
setchip(1)
4b <- 9a
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- 78
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
a0 <- 8a
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
a0 <- 49
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- df
b0 <- 2d
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
a0 <- df
b0 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 57
b0 <- 2d
40 <- 3
43 <- 0
a0 <- d0
b0 <- 2d
a1 <- 3
b1 <- 2e
41 <- 25
44 <- 9a
a2 <- 57
b2 <- 2d
45 <- 59
r200.30
r200.30
r200.30
r200.30
a0 <- 61
b0 <- 31
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 25
setchip(0)
setchip(1)
4b <- 9a
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 49
b0 <- 2e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a0 <- 49
b0 <- e
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a3 <- 57
b3 <- 21
48 <- f
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 32
41 <- 25
44 <- 9b
a2 <- 57
b2 <- 31
45 <- 59
a3 <- 52
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 4d
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 48
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 43
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 57
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 52
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 12
a3 <- 4d
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 48
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 43
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 57
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 52
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 4d
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 48
b3 <- 21
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 25
setchip(0)
setchip(1)
4b <- 9b
setchip(0)
r200.30
r200.30
r200.30
r200.30
a3 <- 43
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 57
b3 <- 21
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 11
a3 <- 52
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 4d
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 48
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 43
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 57
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 52
b3 <- 21
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
a3 <- 4d
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 48
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 43
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 25
44 <- 9b
a2 <- 57
b2 <- 2d
45 <- 5a
a3 <- 57
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 52
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 4d
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 48
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 43
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
a3 <- 57
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 52
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 4d
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 48
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 43
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 57
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 52
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 4d
b3 <- 21
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 26
setchip(0)
setchip(1)
4b <- 9c
setchip(0)
r200.30
r200.30
r200.30
r200.30
a3 <- 48
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 43
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
a3 <- 57
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 52
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 4d
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 48
b3 <- 21
r200.30
r200.30
r200.30
r200.30
r200.30
a3 <- 43
b3 <- 21
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
a3 <- 57
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 52
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 4d
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 48
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 26
44 <- 9c
a2 <- 57
b2 <- 2d
45 <- 5b
a3 <- 43
b3 <- 21
a7 <- 57
b7 <- 5
a7 <- 57
b7 <- 21
54 <- f
r200.30
r200.30
r200.30
r200.30
a3 <- 57
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 52
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 4d
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 48
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 43
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
a3 <- 57
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 52
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 4d
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 48
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 43
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 57
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 52
b3 <- 21
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 26
setchip(0)
setchip(1)
4b <- 9c
setchip(0)
r200.30
r200.30
r200.30
r200.30
a3 <- 4d
b3 <- 21
r200.30
r200.30
r200.30
r200.30
a3 <- 48
b3 <- 21
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 31
41 <- 26
44 <- 9d
a2 <- 57
b2 <- 2d
45 <- 5b
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 26
setchip(0)
setchip(1)
4b <- 9d
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 26
44 <- 9d
a2 <- 57
b2 <- 31
45 <- 5c
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 31
setchip(0)
setchip(1)
48 <- 26
setchip(0)
setchip(1)
4b <- 9d
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- e6
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- 2e
41 <- 27
44 <- 9e
a2 <- 57
b2 <- 2d
45 <- 5d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 3
b1 <- e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 31
setchip(0)
setchip(1)
48 <- 27
setchip(0)
setchip(1)
4b <- 9e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 57
b3 <- 11
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 31
41 <- 27
44 <- 9e
a2 <- 57
b2 <- 2d
45 <- 5d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- e6
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 2e
setchip(0)
setchip(1)
48 <- 27
setchip(0)
setchip(1)
4b <- 9f
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- e
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 31
41 <- 27
44 <- 9f
a2 <- 57
b2 <- 2d
45 <- 5e
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a1 <- 57
b1 <- 11
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 32
setchip(0)
setchip(1)
48 <- 27
setchip(0)
setchip(1)
4b <- 9f
setchip(0)
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
setchip(1)
a3 <- 3
b3 <- 12
setchip(0)
r200.30
r200.30
r200.30
r200.30
a2 <- 57
b2 <- d
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
30 <- a0
33 <- 20
50 <- 0
53 <- f
70 <- 21
73 <- 21
90 <- f2
93 <- f2
c6 <- 1a
f0 <- 7
f3 <- 0
a6 <- 57
b6 <- 21
32 <- a0
35 <- 20
52 <- 0
55 <- f
72 <- 21
75 <- 21
92 <- f3
95 <- f3
c8 <- 2a
f2 <- 7
f5 <- 0
a8 <- 57
b8 <- 21
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a3 <- 48
b3 <- 1
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a7 <- 57
b7 <- 1
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
a6 <- 57
b6 <- 1
a8 <- 57
b8 <- 1
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
r200.30
