export const data = JSON.parse("{\"key\":\"v-2654b9ec\",\"path\":\"/co/05.html\",\"title\":\"第五章-中央处理器\",\"lang\":\"zh-CN\",\"frontmatter\":{\"title\":\"第五章-中央处理器\",\"date\":\"2022-07-30T00:00:00.000Z\",\"order\":5,\"toc\":true,\"headerDepth\":2,\"summary\":\"CPU的功能和基本结构 CPU的功能 1. 指令控制: 完成取指令, 分析指令和执行指令的操作, 即程序的顺序控制 2. 操作控制: 一条指令的功能往往是若干操作信号的组合来实现的. CPU管理并产生由内存取出的每条指令的操作信号. 把各种操作信号送往响应的部件, 从而控制这些部件按指令的要求进行动作 3. 时间控制: 对各种操作加以时间上的控制. 时间控制\",\"head\":[[\"meta\",{\"property\":\"og:url\",\"content\":\"https://vuepress-theme-hope-v2-demo.mrhope.site/co/05.html\"}],[\"meta\",{\"property\":\"og:site_name\",\"content\":\"CS-Note\"}],[\"meta\",{\"property\":\"og:title\",\"content\":\"第五章-中央处理器\"}],[\"meta\",{\"property\":\"og:type\",\"content\":\"article\"}],[\"meta\",{\"property\":\"og:updated_time\",\"content\":\"2022-07-30T04:49:28.000Z\"}],[\"meta\",{\"property\":\"og:locale\",\"content\":\"zh-CN\"}],[\"meta\",{\"property\":\"article:published_time\",\"content\":\"2022-07-30T00:00:00.000Z\"}],[\"meta\",{\"property\":\"article:modified_time\",\"content\":\"2022-07-30T04:49:28.000Z\"}]]},\"excerpt\":\"\",\"headers\":[{\"level\":2,\"title\":\"CPU的功能和基本结构\",\"slug\":\"cpu的功能和基本结构\",\"children\":[{\"level\":3,\"title\":\"CPU的功能\",\"slug\":\"cpu的功能\",\"children\":[]},{\"level\":3,\"title\":\"运算器和控制器的功能\",\"slug\":\"运算器和控制器的功能\",\"children\":[]},{\"level\":3,\"title\":\"运算器的基本结构\",\"slug\":\"运算器的基本结构\",\"children\":[]},{\"level\":3,\"title\":\"控制器的基本结构\",\"slug\":\"控制器的基本结构\",\"children\":[]},{\"level\":3,\"title\":\"CPU的基本结构\",\"slug\":\"cpu的基本结构\",\"children\":[]}]},{\"level\":2,\"title\":\"指令执行过程\",\"slug\":\"指令执行过程\",\"children\":[{\"level\":3,\"title\":\"指令周期\",\"slug\":\"指令周期\",\"children\":[]},{\"level\":3,\"title\":\"指令周期流程\",\"slug\":\"指令周期流程\",\"children\":[]},{\"level\":3,\"title\":\"指令周期的数据流—取址周期\",\"slug\":\"指令周期的数据流—取址周期\",\"children\":[]},{\"level\":3,\"title\":\"指令周期的数据流-间址周期\",\"slug\":\"指令周期的数据流-间址周期\",\"children\":[]},{\"level\":3,\"title\":\"指令周期的数据流-执行周期\",\"slug\":\"指令周期的数据流-执行周期\",\"children\":[]},{\"level\":3,\"title\":\"指令周期的数据流-中断周期\",\"slug\":\"指令周期的数据流-中断周期\",\"children\":[]},{\"level\":3,\"title\":\"指令执行方案\",\"slug\":\"指令执行方案\",\"children\":[]}]},{\"level\":2,\"title\":\"数据通路的功能&单总线结构\",\"slug\":\"数据通路的功能-单总线结构\",\"children\":[{\"level\":3,\"title\":\"数据通路\",\"slug\":\"数据通路\",\"children\":[]},{\"level\":3,\"title\":\"数据通路-CPU内部单总线方式\",\"slug\":\"数据通路-cpu内部单总线方式\",\"children\":[]},{\"level\":3,\"title\":\"公共操作\",\"slug\":\"公共操作\",\"children\":[]}]},{\"level\":2,\"title\":\"数据通路专用通路结构\",\"slug\":\"数据通路专用通路结构\",\"children\":[{\"level\":3,\"title\":\"专用数据通路方式-取指周期\",\"slug\":\"专用数据通路方式-取指周期\",\"children\":[]}]},{\"level\":2,\"title\":\"控制器设计硬布线控制器\",\"slug\":\"控制器设计硬布线控制器\",\"children\":[{\"level\":3,\"title\":\"内容回顾\",\"slug\":\"内容回顾\",\"children\":[]},{\"level\":3,\"title\":\"硬布线控制器\",\"slug\":\"硬布线控制器\",\"children\":[]},{\"level\":3,\"title\":\"硬布线控制器的设计\",\"slug\":\"硬布线控制器的设计\",\"children\":[]}]}],\"git\":{\"createdTime\":1659156568000,\"updatedTime\":1659156568000,\"contributors\":[{\"name\":\"Wannxing\",\"email\":\"wanxing0122@163.com\",\"commits\":1}]},\"readingTime\":{\"minutes\":13.4,\"words\":4021},\"filePathRelative\":\"co/05.md\",\"localizedDate\":\"2022年7月30日\"}")
