-- Criar 2 contadores de bits '1' em uma palavra de 3 bits
-- Na mesma entidade
-- Um com variaveis outro com sinais
-- A cada ciclo avaliar um bit da palavra

library IEEE;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity contador_bits1 is
port(
	clk : in std_logic;	-- Clock de entrada
	word : in unsigned(2 downto 0); -- Palavra de 3 bits
	output_signal: out unsigned(1 downto 0); -- Usando signal. Pode ser 4 valores (0,1,2,3) logo precisa de 2 bits
	output_var: out unsigned(1 downto 0) -- Usando variable. Pode ser 4 valores (0,1,2,3) logo precisa de 2 bits
);
end entity;

architecture hardware of contador_bits1 is
	signal res : unsigned(1 downto 0);
	signal totalClocks : integer range 0 to 3;
begin
	process(clk)
	begin
		if(totalClocks < 3) then
			res <= "ZZ";
		else 
			if(word(totalClocks) = '1') then
				res <= res + 1;
			totalClocks <= totalClocks + 1;
			end if;
		end if;
	end process;
	output_signal <= res;
	output_var <= res;
end hardware;
