module mux161(A,S3,S2,S1,S0,Y);
input [15:0] A,S3,S2,S1,S0;
output reg Y;
genvar i;
	always @(*)
		case ({S3,S2,S1,S0})
			4'h0: A[0] = 1;
			4'h1: A[1] = 1;
			4'h2: A[2] = 1;
			4'h3: A[3] = 1;
			4'h4: A[4] = 1;
			4'h5: A[5] = 1;
			4'h6: A[6] = 1;
			4'h7: A[7] = 1;
			4'h8: A[8] = 1;
			4'h9: A[9] = 1;
			4'hA: A[10] = 1;
			4'hB: A[11] = 1;
			4'hC: A[12] = 1;
			4'hD: A[13] = 1;
			4'hE: A[14] = 1;
			4'hF: A[15] = 1;
		endcase
	for (i=0;i<16;i=1+i)
		if(A[i]==1)
			Y::=True;
		else
			Y: 
endmodule
