Fitter report for ad706_test
Tue Jan 03 17:31:57 2017
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Tue Jan 03 17:31:57 2017     ;
; Quartus II 64-Bit Version          ; 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name                      ; ad706_test                                ;
; Top-level Entity Name              ; ad706_test                                ;
; Family                             ; Cyclone IV E                              ;
; Device                             ; EP4CE6F17C8                               ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 3,363 / 6,272 ( 54 % )                    ;
;     Total combinational functions  ; 3,234 / 6,272 ( 52 % )                    ;
;     Dedicated logic registers      ; 1,150 / 6,272 ( 18 % )                    ;
; Total registers                    ; 1150                                      ;
; Total pins                         ; 29 / 180 ( 16 % )                         ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 96 / 276,480 ( < 1 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                            ;
; Total PLLs                         ; 0 / 2 ( 0 % )                             ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6F17C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.04        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  11.8%      ;
+----------------------------+-------------+


+--------------------------------------+
; I/O Assignment Warnings              ;
+-------------+------------------------+
; Pin Name    ; Reason                 ;
+-------------+------------------------+
; ad_os[0]    ; Missing drive strength ;
; ad_os[1]    ; Missing drive strength ;
; ad_os[2]    ; Missing drive strength ;
; ad_cs       ; Missing drive strength ;
; ad_rd       ; Missing drive strength ;
; ad_reset    ; Missing drive strength ;
; ad_convstab ; Missing drive strength ;
; tx          ; Missing drive strength ;
+-------------+------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 4488 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 4488 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 4478    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/AX301/29_ad706_test/output_files/ad706_test.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 3,363 / 6,272 ( 54 % )  ;
;     -- Combinational with no register       ; 2213                    ;
;     -- Register only                        ; 129                     ;
;     -- Combinational with a register        ; 1021                    ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 1211                    ;
;     -- 3 input functions                    ; 1057                    ;
;     -- <=2 input functions                  ; 966                     ;
;     -- Register only                        ; 129                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 2145                    ;
;     -- arithmetic mode                      ; 1089                    ;
;                                             ;                         ;
; Total registers*                            ; 1,150 / 7,124 ( 16 % )  ;
;     -- Dedicated logic registers            ; 1,150 / 6,272 ( 18 % )  ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 254 / 392 ( 65 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 29 / 180 ( 16 % )       ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 3                       ;
; M9Ks                                        ; 1 / 30 ( 3 % )          ;
; Total block memory bits                     ; 96 / 276,480 ( < 1 % )  ;
; Total block memory implementation bits      ; 9,216 / 276,480 ( 3 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )          ;
; PLLs                                        ; 0 / 2 ( 0 % )           ;
; Global clocks                               ; 3 / 10 ( 30 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 7% / 7% / 6%            ;
; Peak interconnect usage (total/H/V)         ; 17% / 18% / 17%         ;
; Maximum fan-out                             ; 1085                    ;
; Highest non-global fan-out                  ; 437                     ;
; Total fan-out                               ; 12567                   ;
; Average fan-out                             ; 2.75                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 3363 / 6272 ( 54 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 2213                 ; 0                              ;
;     -- Register only                        ; 129                  ; 0                              ;
;     -- Combinational with a register        ; 1021                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1211                 ; 0                              ;
;     -- 3 input functions                    ; 1057                 ; 0                              ;
;     -- <=2 input functions                  ; 966                  ; 0                              ;
;     -- Register only                        ; 129                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2145                 ; 0                              ;
;     -- arithmetic mode                      ; 1089                 ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1150                 ; 0                              ;
;     -- Dedicated logic registers            ; 1150 / 6272 ( 18 % ) ; 0 / 6272 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 254 / 392 ( 65 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 29                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 96                   ; 0                              ;
; Total RAM block bits                        ; 9216                 ; 0                              ;
; M9K                                         ; 1 / 30 ( 3 % )       ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 3 / 12 ( 25 % )      ; 0 / 12 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 12562                ; 5                              ;
;     -- Registered Connections               ; 4884                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 21                   ; 0                              ;
;     -- Output Ports                         ; 8                    ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; ad_busy     ; T11   ; 4        ; 23           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ad_data[0]  ; T8    ; 3        ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ad_data[10] ; T3    ; 3        ; 1            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ad_data[11] ; P3    ; 3        ; 1            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ad_data[12] ; T2    ; 3        ; 3            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ad_data[13] ; M9    ; 4        ; 21           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ad_data[14] ; L10   ; 4        ; 25           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ad_data[15] ; L9    ; 4        ; 18           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ad_data[1]  ; R7    ; 3        ; 11           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ad_data[2]  ; T7    ; 3        ; 13           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ad_data[3]  ; R6    ; 3        ; 11           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ad_data[4]  ; T6    ; 3        ; 11           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ad_data[5]  ; R5    ; 3        ; 9            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ad_data[6]  ; T5    ; 3        ; 9            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ad_data[7]  ; R4    ; 3        ; 5            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ad_data[8]  ; T4    ; 3        ; 5            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ad_data[9]  ; R3    ; 3        ; 1            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; clk         ; E1    ; 1        ; 0            ; 11           ; 7            ; 1085                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; first_data  ; R9    ; 4        ; 18           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; rst_n       ; N13   ; 5        ; 34           ; 2            ; 21           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; rx          ; M2    ; 2        ; 0            ; 11           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ad_convstab ; T13   ; 4        ; 28           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ad_cs       ; R10   ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ad_os[0]    ; R13   ; 4        ; 28           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ad_os[1]    ; T14   ; 4        ; 30           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ad_os[2]    ; R12   ; 4        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ad_rd       ; T12   ; 4        ; 25           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ad_reset    ; R11   ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx          ; N1    ; 2        ; 0            ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 17 ( 29 % )  ; 3.3V          ; --           ;
; 2        ; 2 / 19 ( 11 % )  ; 3.3V          ; --           ;
; 3        ; 13 / 26 ( 50 % ) ; 3.3V          ; --           ;
; 4        ; 12 / 27 ( 44 % ) ; 3.3V          ; --           ;
; 5        ; 1 / 25 ( 4 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 14 ( 7 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 26 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 0 / 26 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; clk                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; ad_data[15]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L10      ; 88         ; 4        ; ad_data[14]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; rx                                                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; ad_data[13]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; tx                                                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; rst_n                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; ad_data[11]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; ad_data[9]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 53         ; 3        ; ad_data[7]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 61         ; 3        ; ad_data[5]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 63         ; 3        ; ad_data[3]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 66         ; 3        ; ad_data[1]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; first_data                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 80         ; 4        ; ad_cs                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 83         ; 4        ; ad_reset                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 85         ; 4        ; ad_os[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 91         ; 4        ; ad_os[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; ad_data[12]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 48         ; 3        ; ad_data[10]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 54         ; 3        ; ad_data[8]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 62         ; 3        ; ad_data[6]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 64         ; 3        ; ad_data[4]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 67         ; 3        ; ad_data[2]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 73         ; 3        ; ad_data[0]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; ad_busy                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 86         ; 4        ; ad_rd                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 92         ; 4        ; ad_convstab                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 95         ; 4        ; ad_os[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                            ; Library Name ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |ad706_test                                       ; 3363 (0)    ; 1150 (0)                  ; 0 (0)         ; 96          ; 1    ; 0            ; 0       ; 0         ; 29   ; 0            ; 2213 (0)     ; 129 (0)           ; 1021 (0)         ; |ad706_test                                                                                                                                    ;              ;
;    |ad7606:u1|                                    ; 215 (215)   ; 167 (167)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 22 (22)           ; 145 (145)        ; |ad706_test|ad7606:u1                                                                                                                          ;              ;
;    |uart:u3|                                      ; 583 (503)   ; 83 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 462 (413)    ; 3 (1)             ; 118 (89)         ; |ad706_test|uart:u3                                                                                                                            ;              ;
;       |clkdiv:u0|                                 ; 30 (30)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 1 (1)             ; 16 (16)          ; |ad706_test|uart:u3|clkdiv:u0                                                                                                                  ;              ;
;       |uarttx:u1|                                 ; 50 (50)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 1 (1)             ; 13 (13)          ; |ad706_test|uart:u3|uarttx:u1                                                                                                                  ;              ;
;    |volt_cal:u2|                                  ; 2710 (518)  ; 900 (360)                 ; 0 (0)         ; 96          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1703 (51)    ; 104 (3)           ; 903 (334)        ; |ad706_test|volt_cal:u2                                                                                                                        ;              ;
;       |altshift_taps:ch8_vol_rtl_0|               ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 96          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 3 (0)            ; |ad706_test|volt_cal:u2|altshift_taps:ch8_vol_rtl_0                                                                                            ;              ;
;          |shift_taps_a6m:auto_generated|          ; 8 (3)       ; 4 (2)                     ; 0 (0)         ; 96          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 1 (1)             ; 3 (1)            ; |ad706_test|volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated                                                              ;              ;
;             |altsyncram_vk31:altsyncram4|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 96          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4                                  ;              ;
;             |cntr_6pf:cntr1|                      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |ad706_test|volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1                                               ;              ;
;       |bcd:bcd1_ist|                              ; 190 (190)   ; 67 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (122)    ; 12 (12)           ; 56 (56)          ; |ad706_test|volt_cal:u2|bcd:bcd1_ist                                                                                                           ;              ;
;       |bcd:bcd2_ist|                              ; 191 (191)   ; 67 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 124 (124)    ; 12 (12)           ; 55 (55)          ; |ad706_test|volt_cal:u2|bcd:bcd2_ist                                                                                                           ;              ;
;       |bcd:bcd3_ist|                              ; 193 (193)   ; 67 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (125)    ; 17 (17)           ; 51 (51)          ; |ad706_test|volt_cal:u2|bcd:bcd3_ist                                                                                                           ;              ;
;       |bcd:bcd4_ist|                              ; 187 (187)   ; 67 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (120)    ; 10 (10)           ; 57 (57)          ; |ad706_test|volt_cal:u2|bcd:bcd4_ist                                                                                                           ;              ;
;       |bcd:bcd5_ist|                              ; 191 (191)   ; 67 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 124 (124)    ; 12 (12)           ; 55 (55)          ; |ad706_test|volt_cal:u2|bcd:bcd5_ist                                                                                                           ;              ;
;       |bcd:bcd6_ist|                              ; 190 (190)   ; 67 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (122)    ; 12 (12)           ; 56 (56)          ; |ad706_test|volt_cal:u2|bcd:bcd6_ist                                                                                                           ;              ;
;       |bcd:bcd7_ist|                              ; 191 (191)   ; 67 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 124 (124)    ; 13 (13)           ; 54 (54)          ; |ad706_test|volt_cal:u2|bcd:bcd7_ist                                                                                                           ;              ;
;       |bcd:bcd8_ist|                              ; 190 (190)   ; 67 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (123)    ; 12 (12)           ; 55 (55)          ; |ad706_test|volt_cal:u2|bcd:bcd8_ist                                                                                                           ;              ;
;       |lpm_mult:Mult0|                            ; 99 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult0                                                                                                         ;              ;
;          |multcore:mult_core|                     ; 99 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (49)      ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult0|multcore:mult_core                                                                                      ;              ;
;             |mpar_add:padder|                     ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;                |lpm_add_sub:adder[0]|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                   |add_sub_kgh:auto_generated|    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_kgh:auto_generated                      ;              ;
;                |lpm_add_sub:adder[1]|             ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ;              ;
;                   |add_sub_kgh:auto_generated|    ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_kgh:auto_generated                      ;              ;
;                |mpar_add:sub_par_add|             ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ;              ;
;                   |lpm_add_sub:adder[0]|          ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ;              ;
;                      |add_sub_ogh:auto_generated| ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |ad706_test|volt_cal:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated ;              ;
;       |lpm_mult:Mult1|                            ; 99 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult1                                                                                                         ;              ;
;          |multcore:mult_core|                     ; 99 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (49)      ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult1|multcore:mult_core                                                                                      ;              ;
;             |mpar_add:padder|                     ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;                |lpm_add_sub:adder[0]|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                   |add_sub_kgh:auto_generated|    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_kgh:auto_generated                      ;              ;
;                |lpm_add_sub:adder[1]|             ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ;              ;
;                   |add_sub_kgh:auto_generated|    ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_kgh:auto_generated                      ;              ;
;                |mpar_add:sub_par_add|             ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ;              ;
;                   |lpm_add_sub:adder[0]|          ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ;              ;
;                      |add_sub_ogh:auto_generated| ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |ad706_test|volt_cal:u2|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated ;              ;
;       |lpm_mult:Mult2|                            ; 99 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult2                                                                                                         ;              ;
;          |multcore:mult_core|                     ; 99 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (49)      ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult2|multcore:mult_core                                                                                      ;              ;
;             |mpar_add:padder|                     ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;                |lpm_add_sub:adder[0]|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                   |add_sub_kgh:auto_generated|    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_kgh:auto_generated                      ;              ;
;                |lpm_add_sub:adder[1]|             ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ;              ;
;                   |add_sub_kgh:auto_generated|    ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_kgh:auto_generated                      ;              ;
;                |mpar_add:sub_par_add|             ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ;              ;
;                   |lpm_add_sub:adder[0]|          ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ;              ;
;                      |add_sub_ogh:auto_generated| ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |ad706_test|volt_cal:u2|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated ;              ;
;       |lpm_mult:Mult3|                            ; 99 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult3                                                                                                         ;              ;
;          |multcore:mult_core|                     ; 99 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (49)      ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult3|multcore:mult_core                                                                                      ;              ;
;             |mpar_add:padder|                     ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;                |lpm_add_sub:adder[0]|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                   |add_sub_kgh:auto_generated|    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_kgh:auto_generated                      ;              ;
;                |lpm_add_sub:adder[1]|             ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ;              ;
;                   |add_sub_kgh:auto_generated|    ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_kgh:auto_generated                      ;              ;
;                |mpar_add:sub_par_add|             ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ;              ;
;                   |lpm_add_sub:adder[0]|          ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ;              ;
;                      |add_sub_ogh:auto_generated| ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |ad706_test|volt_cal:u2|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated ;              ;
;       |lpm_mult:Mult4|                            ; 99 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult4                                                                                                         ;              ;
;          |multcore:mult_core|                     ; 99 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (49)      ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult4|multcore:mult_core                                                                                      ;              ;
;             |mpar_add:padder|                     ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;                |lpm_add_sub:adder[0]|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                   |add_sub_kgh:auto_generated|    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_kgh:auto_generated                      ;              ;
;                |lpm_add_sub:adder[1]|             ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ;              ;
;                   |add_sub_kgh:auto_generated|    ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_kgh:auto_generated                      ;              ;
;                |mpar_add:sub_par_add|             ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ;              ;
;                   |lpm_add_sub:adder[0]|          ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ;              ;
;                      |add_sub_ogh:auto_generated| ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |ad706_test|volt_cal:u2|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated ;              ;
;       |lpm_mult:Mult5|                            ; 99 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult5                                                                                                         ;              ;
;          |multcore:mult_core|                     ; 99 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (49)      ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult5|multcore:mult_core                                                                                      ;              ;
;             |mpar_add:padder|                     ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;                |lpm_add_sub:adder[0]|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                   |add_sub_kgh:auto_generated|    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_kgh:auto_generated                      ;              ;
;                |lpm_add_sub:adder[1]|             ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ;              ;
;                   |add_sub_kgh:auto_generated|    ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_kgh:auto_generated                      ;              ;
;                |mpar_add:sub_par_add|             ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ;              ;
;                   |lpm_add_sub:adder[0]|          ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ;              ;
;                      |add_sub_ogh:auto_generated| ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |ad706_test|volt_cal:u2|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated ;              ;
;       |lpm_mult:Mult6|                            ; 99 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult6                                                                                                         ;              ;
;          |multcore:mult_core|                     ; 99 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (49)      ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult6|multcore:mult_core                                                                                      ;              ;
;             |mpar_add:padder|                     ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;                |lpm_add_sub:adder[0]|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                   |add_sub_kgh:auto_generated|    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_kgh:auto_generated                      ;              ;
;                |lpm_add_sub:adder[1]|             ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ;              ;
;                   |add_sub_kgh:auto_generated|    ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_kgh:auto_generated                      ;              ;
;                |mpar_add:sub_par_add|             ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ;              ;
;                   |lpm_add_sub:adder[0]|          ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ;              ;
;                      |add_sub_ogh:auto_generated| ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |ad706_test|volt_cal:u2|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated ;              ;
;       |lpm_mult:Mult7|                            ; 99 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult7                                                                                                         ;              ;
;          |multcore:mult_core|                     ; 99 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (49)      ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult7|multcore:mult_core                                                                                      ;              ;
;             |mpar_add:padder|                     ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;                |lpm_add_sub:adder[0]|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                   |add_sub_kgh:auto_generated|    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_kgh:auto_generated                      ;              ;
;                |lpm_add_sub:adder[1]|             ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ;              ;
;                   |add_sub_kgh:auto_generated|    ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |ad706_test|volt_cal:u2|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_kgh:auto_generated                      ;              ;
;                |mpar_add:sub_par_add|             ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ;              ;
;                   |lpm_add_sub:adder[0]|          ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |ad706_test|volt_cal:u2|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ;              ;
;                      |add_sub_ogh:auto_generated| ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |ad706_test|volt_cal:u2|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated ;              ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; first_data  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ad_os[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ad_os[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ad_os[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ad_cs       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ad_rd       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ad_reset    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ad_convstab ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rx          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; tx          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ad_busy     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; rst_n       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ad_data[15] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad_data[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ad_data[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad_data[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad_data[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ad_data[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad_data[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad_data[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad_data[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ad_data[14] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ad_data[13] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ad_data[12] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad_data[11] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad_data[10] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad_data[9]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad_data[8]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                               ;
+--------------------------------+-------------------+---------+
; Source Pin / Fanout            ; Pad To Core Index ; Setting ;
+--------------------------------+-------------------+---------+
; first_data                     ;                   ;         ;
; rx                             ;                   ;         ;
; clk                            ;                   ;         ;
; ad_busy                        ;                   ;         ;
;      - ad7606:u1|state~34      ; 1                 ; 6       ;
;      - ad7606:u1|state~35      ; 1                 ; 6       ;
;      - ad7606:u1|i[0]~19       ; 1                 ; 6       ;
; rst_n                          ;                   ;         ;
;      - uart:u3|txdata[0]~21    ; 1                 ; 6       ;
;      - uart:u3|k[0]~13         ; 1                 ; 6       ;
;      - uart:u3|k[0]~14         ; 1                 ; 6       ;
;      - uart:u3|uart_cnt[11]~18 ; 1                 ; 6       ;
;      - uart:u3|uart_cnt[11]~19 ; 1                 ; 6       ;
;      - uart:u3|uart_stat~10    ; 1                 ; 6       ;
;      - uart:u3|Time_wait[0]~18 ; 1                 ; 6       ;
;      - uart:u3|uart_stat~11    ; 1                 ; 6       ;
;      - uart:u3|wrsig~0         ; 1                 ; 6       ;
;      - uart:u3|uart_stat~12    ; 1                 ; 6       ;
; ad_data[15]                    ;                   ;         ;
;      - ad7606:u1|ad_ch8~0      ; 0                 ; 6       ;
; ad_data[4]                     ;                   ;         ;
;      - ad7606:u1|ad_ch8~2      ; 1                 ; 6       ;
; ad_data[3]                     ;                   ;         ;
;      - ad7606:u1|ad_ch8~3      ; 0                 ; 6       ;
; ad_data[2]                     ;                   ;         ;
;      - ad7606:u1|ad_ch8~4      ; 0                 ; 6       ;
; ad_data[1]                     ;                   ;         ;
;      - ad7606:u1|ad_ch8~5      ; 1                 ; 6       ;
; ad_data[0]                     ;                   ;         ;
;      - ad7606:u1|ad_ch8~6      ; 0                 ; 6       ;
; ad_data[7]                     ;                   ;         ;
;      - ad7606:u1|ad_ch8~7      ; 0                 ; 6       ;
; ad_data[6]                     ;                   ;         ;
;      - ad7606:u1|ad_ch8~8      ; 0                 ; 6       ;
; ad_data[5]                     ;                   ;         ;
;      - ad7606:u1|ad_ch8~9      ; 1                 ; 6       ;
; ad_data[14]                    ;                   ;         ;
;      - ad7606:u1|ad_ch8~10     ; 1                 ; 6       ;
; ad_data[13]                    ;                   ;         ;
;      - ad7606:u1|ad_ch8~11     ; 1                 ; 6       ;
; ad_data[12]                    ;                   ;         ;
;      - ad7606:u1|ad_ch8~12     ; 0                 ; 6       ;
; ad_data[11]                    ;                   ;         ;
;      - ad7606:u1|ad_ch8~13     ; 0                 ; 6       ;
; ad_data[10]                    ;                   ;         ;
;      - ad7606:u1|ad_ch8~14     ; 0                 ; 6       ;
; ad_data[9]                     ;                   ;         ;
;      - ad7606:u1|ad_ch8~15     ; 0                 ; 6       ;
; ad_data[8]                     ;                   ;         ;
;      - ad7606:u1|ad_ch8~16     ; 0                 ; 6       ;
+--------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                ;
+--------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                     ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; ad7606:u1|LessThan0~4    ; LCCOMB_X29_Y14_N10 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ad7606:u1|ad_ch1[3]~0    ; LCCOMB_X16_Y3_N14  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ad7606:u1|ad_ch2[15]~0   ; LCCOMB_X14_Y3_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ad7606:u1|ad_ch3[7]~0    ; LCCOMB_X14_Y3_N16  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ad7606:u1|ad_ch4[3]~0    ; LCCOMB_X16_Y3_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ad7606:u1|ad_ch5[1]~0    ; LCCOMB_X16_Y3_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ad7606:u1|ad_ch6[0]~0    ; LCCOMB_X16_Y3_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ad7606:u1|ad_ch7[11]~0   ; LCCOMB_X14_Y3_N10  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ad7606:u1|ad_ch8[5]~1    ; LCCOMB_X14_Y3_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ad7606:u1|ad_reset       ; FF_X29_Y14_N21     ; 437     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; ad7606:u1|i[0]~18        ; LCCOMB_X13_Y1_N6   ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ad7606:u1|i[0]~19        ; LCCOMB_X16_Y1_N16  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ad7606:u1|state~48       ; LCCOMB_X13_Y1_N24  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clk                      ; PIN_E1             ; 1085    ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; uart:u3|Time_wait[0]~18  ; LCCOMB_X14_Y7_N10  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart:u3|clkdiv:u0|clkout ; FF_X1_Y11_N11      ; 66      ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; uart:u3|k[0]~13          ; LCCOMB_X23_Y9_N6   ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; uart:u3|k[0]~14          ; LCCOMB_X16_Y10_N28 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart:u3|k[3]             ; FF_X23_Y9_N15      ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; uart:u3|txdata[0]~23     ; LCCOMB_X16_Y10_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart:u3|uart_cnt[11]~18  ; LCCOMB_X16_Y10_N14 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; uart:u3|uart_cnt[11]~19  ; LCCOMB_X16_Y10_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart:u3|uart_stat.000    ; FF_X14_Y7_N23      ; 176     ; Latch enable                          ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+--------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                     ;
+--------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                     ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                      ; PIN_E1        ; 1085    ; 17                                   ; Global Clock         ; GCLK2            ; --                        ;
; uart:u3|clkdiv:u0|clkout ; FF_X1_Y11_N11 ; 66      ; 5                                    ; Global Clock         ; GCLK1            ; --                        ;
; uart:u3|uart_stat.000    ; FF_X14_Y7_N23 ; 176     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+--------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                   ;
+---------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                    ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------+---------+
; ad7606:u1|ad_reset                                                                                      ; 437     ;
; uart:u3|k[1]                                                                                            ; 95      ;
; uart:u3|k[4]                                                                                            ; 94      ;
; uart:u3|k[5]                                                                                            ; 74      ;
; uart:u3|k[2]                                                                                            ; 72      ;
; uart:u3|k[3]                                                                                            ; 35      ;
; uart:u3|k[6]                                                                                            ; 30      ;
; ad7606:u1|ad_ch3[15]                                                                                    ; 17      ;
; ad7606:u1|ad_ch4[15]                                                                                    ; 17      ;
; ad7606:u1|ad_ch5[15]                                                                                    ; 17      ;
; ad7606:u1|ad_ch2[15]                                                                                    ; 17      ;
; ad7606:u1|ad_ch1[15]                                                                                    ; 17      ;
; ad7606:u1|ad_ch8[15]                                                                                    ; 17      ;
; ad7606:u1|ad_ch6[15]                                                                                    ; 17      ;
; ad7606:u1|ad_ch7[15]                                                                                    ; 17      ;
; ad7606:u1|LessThan0~4                                                                                   ; 17      ;
; ad7606:u1|ad_ch3[7]~0                                                                                   ; 16      ;
; ad7606:u1|ad_ch4[3]~0                                                                                   ; 16      ;
; ad7606:u1|ad_ch5[1]~0                                                                                   ; 16      ;
; ad7606:u1|ad_ch2[15]~0                                                                                  ; 16      ;
; ad7606:u1|ad_ch1[3]~0                                                                                   ; 16      ;
; ad7606:u1|ad_ch8[5]~1                                                                                   ; 16      ;
; ad7606:u1|ad_ch6[0]~0                                                                                   ; 16      ;
; ad7606:u1|ad_ch7[11]~0                                                                                  ; 16      ;
; uart:u3|Time_wait[0]~18                                                                                 ; 16      ;
; uart:u3|uart_cnt[11]~19                                                                                 ; 16      ;
; uart:u3|uart_cnt[11]~18                                                                                 ; 16      ;
; uart:u3|k[0]                                                                                            ; 16      ;
; volt_cal:u2|bcd:bcd2_ist|rhex[3][3]                                                                     ; 15      ;
; volt_cal:u2|bcd:bcd2_ist|rhex[3][2]                                                                     ; 15      ;
; volt_cal:u2|bcd:bcd2_ist|rhex[3][1]                                                                     ; 15      ;
; volt_cal:u2|bcd:bcd3_ist|rhex[3][3]                                                                     ; 15      ;
; volt_cal:u2|bcd:bcd3_ist|rhex[3][2]                                                                     ; 15      ;
; volt_cal:u2|bcd:bcd3_ist|rhex[3][1]                                                                     ; 15      ;
; volt_cal:u2|bcd:bcd1_ist|rhex[3][3]                                                                     ; 15      ;
; volt_cal:u2|bcd:bcd1_ist|rhex[3][2]                                                                     ; 15      ;
; volt_cal:u2|bcd:bcd1_ist|rhex[3][1]                                                                     ; 15      ;
; volt_cal:u2|bcd:bcd4_ist|rhex[3][3]                                                                     ; 15      ;
; volt_cal:u2|bcd:bcd4_ist|rhex[3][2]                                                                     ; 15      ;
; volt_cal:u2|bcd:bcd4_ist|rhex[3][1]                                                                     ; 15      ;
; volt_cal:u2|bcd:bcd8_ist|rhex[3][3]                                                                     ; 15      ;
; volt_cal:u2|bcd:bcd8_ist|rhex[3][2]                                                                     ; 15      ;
; volt_cal:u2|bcd:bcd8_ist|rhex[3][1]                                                                     ; 15      ;
; volt_cal:u2|bcd:bcd6_ist|rhex[3][3]                                                                     ; 15      ;
; volt_cal:u2|bcd:bcd6_ist|rhex[3][2]                                                                     ; 15      ;
; volt_cal:u2|bcd:bcd6_ist|rhex[3][1]                                                                     ; 15      ;
; volt_cal:u2|bcd:bcd7_ist|rhex[3][3]                                                                     ; 15      ;
; volt_cal:u2|bcd:bcd7_ist|rhex[3][2]                                                                     ; 15      ;
; volt_cal:u2|bcd:bcd7_ist|rhex[3][1]                                                                     ; 15      ;
; volt_cal:u2|bcd:bcd5_ist|rhex[3][3]                                                                     ; 15      ;
; volt_cal:u2|bcd:bcd5_ist|rhex[3][2]                                                                     ; 15      ;
; volt_cal:u2|bcd:bcd5_ist|rhex[3][1]                                                                     ; 15      ;
; uart:u3|uarttx:u1|cnt[5]                                                                                ; 15      ;
; volt_cal:u2|ch2_reg[8]                                                                                  ; 14      ;
; volt_cal:u2|ch2_reg[4]                                                                                  ; 14      ;
; volt_cal:u2|ch3_reg[8]                                                                                  ; 14      ;
; volt_cal:u2|ch3_reg[4]                                                                                  ; 14      ;
; volt_cal:u2|ch1_reg[8]                                                                                  ; 14      ;
; volt_cal:u2|ch1_reg[4]                                                                                  ; 14      ;
; volt_cal:u2|ch4_reg[8]                                                                                  ; 14      ;
; volt_cal:u2|ch4_reg[4]                                                                                  ; 14      ;
; volt_cal:u2|ch8_reg[8]                                                                                  ; 14      ;
; volt_cal:u2|ch8_reg[4]                                                                                  ; 14      ;
; volt_cal:u2|ch6_reg[8]                                                                                  ; 14      ;
; volt_cal:u2|ch6_reg[4]                                                                                  ; 14      ;
; volt_cal:u2|ch7_reg[8]                                                                                  ; 14      ;
; volt_cal:u2|ch7_reg[4]                                                                                  ; 14      ;
; volt_cal:u2|ch5_reg[8]                                                                                  ; 14      ;
; volt_cal:u2|ch5_reg[4]                                                                                  ; 14      ;
; volt_cal:u2|ch2_reg[9]                                                                                  ; 13      ;
; volt_cal:u2|ch2_reg[12]                                                                                 ; 13      ;
; volt_cal:u2|ch2_reg[5]                                                                                  ; 13      ;
; volt_cal:u2|ch3_reg[9]                                                                                  ; 13      ;
; volt_cal:u2|ch3_reg[12]                                                                                 ; 13      ;
; volt_cal:u2|ch3_reg[5]                                                                                  ; 13      ;
; volt_cal:u2|ch1_reg[9]                                                                                  ; 13      ;
; volt_cal:u2|ch1_reg[12]                                                                                 ; 13      ;
; volt_cal:u2|ch1_reg[5]                                                                                  ; 13      ;
; volt_cal:u2|ch4_reg[9]                                                                                  ; 13      ;
; volt_cal:u2|ch4_reg[12]                                                                                 ; 13      ;
; volt_cal:u2|ch4_reg[5]                                                                                  ; 13      ;
; volt_cal:u2|ch8_reg[9]                                                                                  ; 13      ;
; volt_cal:u2|ch8_reg[12]                                                                                 ; 13      ;
; volt_cal:u2|ch8_reg[5]                                                                                  ; 13      ;
; volt_cal:u2|ch6_reg[9]                                                                                  ; 13      ;
; volt_cal:u2|ch6_reg[12]                                                                                 ; 13      ;
; volt_cal:u2|ch6_reg[5]                                                                                  ; 13      ;
; volt_cal:u2|ch7_reg[9]                                                                                  ; 13      ;
; volt_cal:u2|ch7_reg[12]                                                                                 ; 13      ;
; volt_cal:u2|ch7_reg[5]                                                                                  ; 13      ;
; volt_cal:u2|ch5_reg[9]                                                                                  ; 13      ;
; volt_cal:u2|ch5_reg[12]                                                                                 ; 13      ;
; volt_cal:u2|ch5_reg[5]                                                                                  ; 13      ;
; volt_cal:u2|bcd:bcd2_ist|rhex[3][0]                                                                     ; 13      ;
; volt_cal:u2|bcd:bcd3_ist|rhex[3][0]                                                                     ; 13      ;
; volt_cal:u2|bcd:bcd1_ist|rhex[3][0]                                                                     ; 13      ;
; volt_cal:u2|bcd:bcd4_ist|rhex[3][0]                                                                     ; 13      ;
; volt_cal:u2|bcd:bcd8_ist|rhex[3][0]                                                                     ; 13      ;
; volt_cal:u2|bcd:bcd6_ist|rhex[3][0]                                                                     ; 13      ;
; volt_cal:u2|bcd:bcd7_ist|rhex[3][0]                                                                     ; 13      ;
; volt_cal:u2|bcd:bcd5_ist|rhex[3][0]                                                                     ; 13      ;
; uart:u3|uarttx:u1|cnt[3]                                                                                ; 13      ;
; volt_cal:u2|ch2_reg[13]                                                                                 ; 12      ;
; volt_cal:u2|ch2_reg[10]                                                                                 ; 12      ;
; volt_cal:u2|ch2_reg[6]                                                                                  ; 12      ;
; volt_cal:u2|ch3_reg[13]                                                                                 ; 12      ;
; volt_cal:u2|ch3_reg[10]                                                                                 ; 12      ;
; volt_cal:u2|ch3_reg[6]                                                                                  ; 12      ;
; volt_cal:u2|ch1_reg[13]                                                                                 ; 12      ;
; volt_cal:u2|ch1_reg[10]                                                                                 ; 12      ;
; volt_cal:u2|ch1_reg[6]                                                                                  ; 12      ;
; volt_cal:u2|ch4_reg[13]                                                                                 ; 12      ;
; volt_cal:u2|ch4_reg[10]                                                                                 ; 12      ;
; volt_cal:u2|ch4_reg[6]                                                                                  ; 12      ;
; volt_cal:u2|ch8_reg[13]                                                                                 ; 12      ;
; volt_cal:u2|ch8_reg[10]                                                                                 ; 12      ;
; volt_cal:u2|ch8_reg[6]                                                                                  ; 12      ;
; volt_cal:u2|ch6_reg[13]                                                                                 ; 12      ;
; volt_cal:u2|ch6_reg[10]                                                                                 ; 12      ;
; volt_cal:u2|ch6_reg[6]                                                                                  ; 12      ;
; volt_cal:u2|ch7_reg[13]                                                                                 ; 12      ;
; volt_cal:u2|ch7_reg[10]                                                                                 ; 12      ;
; volt_cal:u2|ch7_reg[6]                                                                                  ; 12      ;
; volt_cal:u2|ch5_reg[13]                                                                                 ; 12      ;
; volt_cal:u2|ch5_reg[10]                                                                                 ; 12      ;
; volt_cal:u2|ch5_reg[6]                                                                                  ; 12      ;
; uart:u3|uarttx:u1|send                                                                                  ; 12      ;
; uart:u3|uarttx:u1|cnt[7]                                                                                ; 12      ;
; ad7606:u1|Equal3~0                                                                                      ; 12      ;
; volt_cal:u2|ch2_reg[14]                                                                                 ; 11      ;
; volt_cal:u2|ch2_reg[0]                                                                                  ; 11      ;
; volt_cal:u2|ch2_reg[1]                                                                                  ; 11      ;
; volt_cal:u2|ch3_reg[14]                                                                                 ; 11      ;
; volt_cal:u2|ch3_reg[0]                                                                                  ; 11      ;
; volt_cal:u2|ch3_reg[1]                                                                                  ; 11      ;
; volt_cal:u2|ch1_reg[14]                                                                                 ; 11      ;
; volt_cal:u2|ch1_reg[0]                                                                                  ; 11      ;
; volt_cal:u2|ch1_reg[1]                                                                                  ; 11      ;
; volt_cal:u2|ch4_reg[14]                                                                                 ; 11      ;
; volt_cal:u2|ch4_reg[0]                                                                                  ; 11      ;
; volt_cal:u2|ch4_reg[1]                                                                                  ; 11      ;
; volt_cal:u2|ch8_reg[14]                                                                                 ; 11      ;
; volt_cal:u2|ch8_reg[0]                                                                                  ; 11      ;
; volt_cal:u2|ch8_reg[1]                                                                                  ; 11      ;
; volt_cal:u2|ch6_reg[14]                                                                                 ; 11      ;
; volt_cal:u2|ch6_reg[0]                                                                                  ; 11      ;
; volt_cal:u2|ch6_reg[1]                                                                                  ; 11      ;
; volt_cal:u2|ch7_reg[14]                                                                                 ; 11      ;
; volt_cal:u2|ch7_reg[0]                                                                                  ; 11      ;
; volt_cal:u2|ch7_reg[1]                                                                                  ; 11      ;
; volt_cal:u2|ch5_reg[14]                                                                                 ; 11      ;
; volt_cal:u2|ch5_reg[0]                                                                                  ; 11      ;
; volt_cal:u2|ch5_reg[1]                                                                                  ; 11      ;
; volt_cal:u2|bcd:bcd2_ist|rhex[2][3]                                                                     ; 11      ;
; volt_cal:u2|bcd:bcd3_ist|rhex[2][3]                                                                     ; 11      ;
; volt_cal:u2|bcd:bcd1_ist|rhex[2][3]                                                                     ; 11      ;
; volt_cal:u2|bcd:bcd4_ist|rhex[2][3]                                                                     ; 11      ;
; volt_cal:u2|bcd:bcd8_ist|rhex[2][3]                                                                     ; 11      ;
; volt_cal:u2|bcd:bcd6_ist|rhex[2][3]                                                                     ; 11      ;
; volt_cal:u2|bcd:bcd7_ist|rhex[2][3]                                                                     ; 11      ;
; volt_cal:u2|bcd:bcd5_ist|rhex[2][3]                                                                     ; 11      ;
; rst_n~input                                                                                             ; 10      ;
; volt_cal:u2|ch2_reg[11]                                                                                 ; 10      ;
; volt_cal:u2|ch2_reg[7]                                                                                  ; 10      ;
; volt_cal:u2|ch2_reg[2]                                                                                  ; 10      ;
; volt_cal:u2|ch3_reg[11]                                                                                 ; 10      ;
; volt_cal:u2|ch3_reg[7]                                                                                  ; 10      ;
; volt_cal:u2|ch3_reg[2]                                                                                  ; 10      ;
; volt_cal:u2|ch1_reg[11]                                                                                 ; 10      ;
; volt_cal:u2|ch1_reg[7]                                                                                  ; 10      ;
; volt_cal:u2|ch1_reg[2]                                                                                  ; 10      ;
; volt_cal:u2|ch4_reg[11]                                                                                 ; 10      ;
; volt_cal:u2|ch4_reg[7]                                                                                  ; 10      ;
; volt_cal:u2|ch4_reg[2]                                                                                  ; 10      ;
; volt_cal:u2|ch8_reg[11]                                                                                 ; 10      ;
; volt_cal:u2|ch8_reg[7]                                                                                  ; 10      ;
; volt_cal:u2|ch8_reg[2]                                                                                  ; 10      ;
; volt_cal:u2|ch6_reg[11]                                                                                 ; 10      ;
; volt_cal:u2|ch6_reg[7]                                                                                  ; 10      ;
; volt_cal:u2|ch6_reg[2]                                                                                  ; 10      ;
; volt_cal:u2|ch7_reg[11]                                                                                 ; 10      ;
; volt_cal:u2|ch7_reg[7]                                                                                  ; 10      ;
; volt_cal:u2|ch7_reg[2]                                                                                  ; 10      ;
; volt_cal:u2|ch5_reg[11]                                                                                 ; 10      ;
; volt_cal:u2|ch5_reg[7]                                                                                  ; 10      ;
; volt_cal:u2|ch5_reg[2]                                                                                  ; 10      ;
; volt_cal:u2|bcd:bcd2_ist|rhex[2][0]                                                                     ; 10      ;
; volt_cal:u2|bcd:bcd2_ist|rhex[2][1]                                                                     ; 10      ;
; volt_cal:u2|bcd:bcd3_ist|rhex[2][1]                                                                     ; 10      ;
; volt_cal:u2|bcd:bcd3_ist|rhex[2][0]                                                                     ; 10      ;
; volt_cal:u2|bcd:bcd1_ist|rhex[2][1]                                                                     ; 10      ;
; volt_cal:u2|bcd:bcd1_ist|rhex[2][0]                                                                     ; 10      ;
; volt_cal:u2|bcd:bcd4_ist|rhex[2][0]                                                                     ; 10      ;
; volt_cal:u2|bcd:bcd4_ist|rhex[2][1]                                                                     ; 10      ;
; volt_cal:u2|bcd:bcd8_ist|rhex[2][0]                                                                     ; 10      ;
; volt_cal:u2|bcd:bcd8_ist|rhex[2][1]                                                                     ; 10      ;
; volt_cal:u2|bcd:bcd6_ist|rhex[2][0]                                                                     ; 10      ;
; volt_cal:u2|bcd:bcd6_ist|rhex[2][1]                                                                     ; 10      ;
; volt_cal:u2|bcd:bcd7_ist|rhex[2][0]                                                                     ; 10      ;
; volt_cal:u2|bcd:bcd7_ist|rhex[2][1]                                                                     ; 10      ;
; volt_cal:u2|bcd:bcd5_ist|rhex[2][1]                                                                     ; 10      ;
; volt_cal:u2|bcd:bcd5_ist|rhex[2][0]                                                                     ; 10      ;
; uart:u3|uarttx:u1|cnt[4]                                                                                ; 10      ;
; volt_cal:u2|ch2_reg[15]                                                                                 ; 9       ;
; volt_cal:u2|ch3_reg[15]                                                                                 ; 9       ;
; volt_cal:u2|ch1_reg[15]                                                                                 ; 9       ;
; volt_cal:u2|ch4_reg[15]                                                                                 ; 9       ;
; volt_cal:u2|ch8_reg[15]                                                                                 ; 9       ;
; volt_cal:u2|ch6_reg[15]                                                                                 ; 9       ;
; volt_cal:u2|ch7_reg[15]                                                                                 ; 9       ;
; volt_cal:u2|ch5_reg[15]                                                                                 ; 9       ;
; volt_cal:u2|ch2_reg[3]                                                                                  ; 9       ;
; volt_cal:u2|ch3_reg[3]                                                                                  ; 9       ;
; volt_cal:u2|ch1_reg[3]                                                                                  ; 9       ;
; volt_cal:u2|ch4_reg[3]                                                                                  ; 9       ;
; volt_cal:u2|ch8_reg[3]                                                                                  ; 9       ;
; volt_cal:u2|ch6_reg[3]                                                                                  ; 9       ;
; volt_cal:u2|ch7_reg[3]                                                                                  ; 9       ;
; volt_cal:u2|ch5_reg[3]                                                                                  ; 9       ;
; uart:u3|k[0]~14                                                                                         ; 9       ;
; uart:u3|k[0]~13                                                                                         ; 9       ;
; uart:u3|uarttx:u1|cnt[6]                                                                                ; 9       ;
; volt_cal:u2|bcd:bcd5_ist|Add9~10                                                                        ; 9       ;
; ad7606:u1|ad_ch8~16                                                                                     ; 8       ;
; ad7606:u1|ad_ch8~15                                                                                     ; 8       ;
; ad7606:u1|ad_ch8~14                                                                                     ; 8       ;
; ad7606:u1|ad_ch8~13                                                                                     ; 8       ;
; ad7606:u1|ad_ch8~12                                                                                     ; 8       ;
; ad7606:u1|ad_ch8~11                                                                                     ; 8       ;
; ad7606:u1|ad_ch8~10                                                                                     ; 8       ;
; ad7606:u1|ad_ch8~9                                                                                      ; 8       ;
; ad7606:u1|ad_ch8~8                                                                                      ; 8       ;
; ad7606:u1|ad_ch8~7                                                                                      ; 8       ;
; ad7606:u1|ad_ch8~6                                                                                      ; 8       ;
; ad7606:u1|ad_ch8~5                                                                                      ; 8       ;
; ad7606:u1|ad_ch8~4                                                                                      ; 8       ;
; ad7606:u1|ad_ch8~3                                                                                      ; 8       ;
; ad7606:u1|ad_ch8~2                                                                                      ; 8       ;
; ad7606:u1|ad_ch8~0                                                                                      ; 8       ;
; volt_cal:u2|bcd:bcd2_ist|rhex[1][3]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd2_ist|rhex[1][2]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd2_ist|rhex[1][1]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd2_ist|rhex[1][0]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd3_ist|rhex[1][3]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd3_ist|rhex[1][2]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd3_ist|rhex[1][1]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd3_ist|rhex[1][0]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd1_ist|rhex[1][3]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd1_ist|rhex[1][2]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd1_ist|rhex[1][1]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd1_ist|rhex[1][0]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd4_ist|rhex[1][3]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd4_ist|rhex[1][2]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd4_ist|rhex[1][1]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd4_ist|rhex[1][0]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd8_ist|rhex[1][3]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd8_ist|rhex[1][2]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd8_ist|rhex[1][1]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd8_ist|rhex[1][0]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd6_ist|rhex[1][3]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd6_ist|rhex[1][2]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd6_ist|rhex[1][1]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd6_ist|rhex[1][0]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd7_ist|rhex[1][3]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd7_ist|rhex[1][2]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd7_ist|rhex[1][1]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd7_ist|rhex[1][0]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd5_ist|rhex[1][3]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd5_ist|rhex[1][2]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd5_ist|rhex[1][1]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd5_ist|rhex[1][0]                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd1_ist|addbcd4~19                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd2_ist|addbcd4~16                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd2_ist|addbcd4~8                                                                      ; 8       ;
; volt_cal:u2|bcd:bcd3_ist|addbcd4~19                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd3_ist|addbcd4~8                                                                      ; 8       ;
; volt_cal:u2|bcd:bcd1_ist|addbcd4~8                                                                      ; 8       ;
; volt_cal:u2|bcd:bcd4_ist|addbcd4~16                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd4_ist|addbcd4~8                                                                      ; 8       ;
; volt_cal:u2|bcd:bcd5_ist|addbcd4~20                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd6_ist|addbcd4~16                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd6_ist|addbcd4~8                                                                      ; 8       ;
; volt_cal:u2|bcd:bcd7_ist|addbcd4~16                                                                     ; 8       ;
; volt_cal:u2|bcd:bcd7_ist|addbcd4~8                                                                      ; 8       ;
; uart:u3|Equal1~1                                                                                        ; 8       ;
; uart:u3|txdata[0]~23                                                                                    ; 8       ;
; volt_cal:u2|bcd:bcd1_ist|Add15~10                                                                       ; 8       ;
; volt_cal:u2|bcd:bcd2_ist|Add15~10                                                                       ; 8       ;
; volt_cal:u2|bcd:bcd2_ist|Add9~10                                                                        ; 8       ;
; volt_cal:u2|bcd:bcd3_ist|Add15~10                                                                       ; 8       ;
; volt_cal:u2|bcd:bcd3_ist|Add9~10                                                                        ; 8       ;
; volt_cal:u2|bcd:bcd1_ist|Add9~10                                                                        ; 8       ;
; volt_cal:u2|bcd:bcd4_ist|Add15~10                                                                       ; 8       ;
; volt_cal:u2|bcd:bcd4_ist|Add9~10                                                                        ; 8       ;
; volt_cal:u2|bcd:bcd4_ist|Add3~2                                                                         ; 8       ;
; volt_cal:u2|bcd:bcd5_ist|Add15~10                                                                       ; 8       ;
; volt_cal:u2|bcd:bcd8_ist|Add15~10                                                                       ; 8       ;
; volt_cal:u2|bcd:bcd8_ist|Add9~10                                                                        ; 8       ;
; volt_cal:u2|bcd:bcd6_ist|Add15~10                                                                       ; 8       ;
; volt_cal:u2|bcd:bcd6_ist|Add9~10                                                                        ; 8       ;
; volt_cal:u2|bcd:bcd6_ist|Add3~2                                                                         ; 8       ;
; volt_cal:u2|bcd:bcd7_ist|Add15~10                                                                       ; 8       ;
; volt_cal:u2|bcd:bcd7_ist|Add9~10                                                                        ; 8       ;
; volt_cal:u2|bcd:bcd5_ist|Add3~2                                                                         ; 8       ;
; volt_cal:u2|bcd:bcd2_ist|rhex[2][2]                                                                     ; 7       ;
; volt_cal:u2|bcd:bcd3_ist|rhex[2][2]                                                                     ; 7       ;
; volt_cal:u2|bcd:bcd1_ist|rhex[2][2]                                                                     ; 7       ;
; volt_cal:u2|bcd:bcd4_ist|rhex[2][2]                                                                     ; 7       ;
; volt_cal:u2|bcd:bcd8_ist|rhex[2][2]                                                                     ; 7       ;
; volt_cal:u2|bcd:bcd6_ist|rhex[2][2]                                                                     ; 7       ;
; volt_cal:u2|bcd:bcd7_ist|rhex[2][2]                                                                     ; 7       ;
; volt_cal:u2|bcd:bcd5_ist|rhex[2][2]                                                                     ; 7       ;
; volt_cal:u2|bcd:bcd2_ist|addbcd4~1                                                                      ; 7       ;
; volt_cal:u2|bcd:bcd3_ist|addbcd4~1                                                                      ; 7       ;
; volt_cal:u2|bcd:bcd1_ist|addbcd4~1                                                                      ; 7       ;
; volt_cal:u2|bcd:bcd4_ist|addbcd4~1                                                                      ; 7       ;
; volt_cal:u2|bcd:bcd8_ist|addbcd4~16                                                                     ; 7       ;
; volt_cal:u2|bcd:bcd8_ist|addbcd4~8                                                                      ; 7       ;
; volt_cal:u2|bcd:bcd6_ist|addbcd4~1                                                                      ; 7       ;
; volt_cal:u2|bcd:bcd7_ist|addbcd4~1                                                                      ; 7       ;
; volt_cal:u2|bcd:bcd5_ist|addbcd4~8                                                                      ; 7       ;
; volt_cal:u2|bcd:bcd5_ist|LessThan3~0                                                                    ; 7       ;
; volt_cal:u2|bcd:bcd5_ist|addbcd4~1                                                                      ; 7       ;
; uart:u3|txdata[3]~24                                                                                    ; 7       ;
; ad7606:u1|state~48                                                                                      ; 7       ;
; ad7606:u1|state.Wait_busy                                                                               ; 7       ;
; volt_cal:u2|bcd:bcd1_ist|Add15~4                                                                        ; 7       ;
; volt_cal:u2|bcd:bcd2_ist|Add15~4                                                                        ; 7       ;
; volt_cal:u2|bcd:bcd2_ist|Add9~4                                                                         ; 7       ;
; volt_cal:u2|bcd:bcd2_ist|Add3~2                                                                         ; 7       ;
; volt_cal:u2|bcd:bcd3_ist|Add15~4                                                                        ; 7       ;
; volt_cal:u2|bcd:bcd3_ist|Add9~4                                                                         ; 7       ;
; volt_cal:u2|bcd:bcd3_ist|Add3~2                                                                         ; 7       ;
; volt_cal:u2|bcd:bcd1_ist|Add9~4                                                                         ; 7       ;
; volt_cal:u2|bcd:bcd1_ist|Add3~2                                                                         ; 7       ;
; volt_cal:u2|bcd:bcd4_ist|Add15~4                                                                        ; 7       ;
; volt_cal:u2|bcd:bcd4_ist|Add9~4                                                                         ; 7       ;
; volt_cal:u2|bcd:bcd4_ist|Add3~4                                                                         ; 7       ;
; volt_cal:u2|bcd:bcd5_ist|Add15~4                                                                        ; 7       ;
; volt_cal:u2|bcd:bcd8_ist|Add15~4                                                                        ; 7       ;
; volt_cal:u2|bcd:bcd8_ist|Add9~4                                                                         ; 7       ;
; volt_cal:u2|bcd:bcd8_ist|Add3~2                                                                         ; 7       ;
; volt_cal:u2|bcd:bcd6_ist|Add15~4                                                                        ; 7       ;
; volt_cal:u2|bcd:bcd6_ist|Add9~4                                                                         ; 7       ;
; volt_cal:u2|bcd:bcd6_ist|Add3~4                                                                         ; 7       ;
; volt_cal:u2|bcd:bcd7_ist|Add15~4                                                                        ; 7       ;
; volt_cal:u2|bcd:bcd7_ist|Add9~4                                                                         ; 7       ;
; volt_cal:u2|bcd:bcd7_ist|Add3~2                                                                         ; 7       ;
; volt_cal:u2|bcd:bcd5_ist|Add9~4                                                                         ; 7       ;
; volt_cal:u2|bcd:bcd5_ist|Add3~4                                                                         ; 7       ;
; volt_cal:u2|bcd:bcd1_ist|LessThan6~0                                                                    ; 6       ;
; volt_cal:u2|bcd:bcd2_ist|LessThan6~0                                                                    ; 6       ;
; volt_cal:u2|bcd:bcd2_ist|LessThan3~0                                                                    ; 6       ;
; volt_cal:u2|bcd:bcd3_ist|LessThan6~0                                                                    ; 6       ;
; volt_cal:u2|bcd:bcd3_ist|LessThan3~0                                                                    ; 6       ;
; volt_cal:u2|bcd:bcd1_ist|LessThan3~0                                                                    ; 6       ;
; volt_cal:u2|bcd:bcd4_ist|LessThan6~0                                                                    ; 6       ;
; volt_cal:u2|bcd:bcd4_ist|LessThan3~0                                                                    ; 6       ;
; volt_cal:u2|bcd:bcd5_ist|LessThan6~0                                                                    ; 6       ;
; volt_cal:u2|bcd:bcd8_ist|LessThan6~0                                                                    ; 6       ;
; volt_cal:u2|bcd:bcd8_ist|LessThan3~0                                                                    ; 6       ;
; volt_cal:u2|bcd:bcd8_ist|addbcd4~1                                                                      ; 6       ;
; volt_cal:u2|bcd:bcd6_ist|LessThan6~0                                                                    ; 6       ;
; volt_cal:u2|bcd:bcd6_ist|LessThan3~0                                                                    ; 6       ;
; volt_cal:u2|bcd:bcd7_ist|LessThan6~0                                                                    ; 6       ;
; volt_cal:u2|bcd:bcd7_ist|LessThan3~0                                                                    ; 6       ;
; volt_cal:u2|bcd:bcd5_ist|LessThan4~0                                                                    ; 6       ;
; uart:u3|txdata[3]~66                                                                                    ; 6       ;
; uart:u3|txdata[3]~26                                                                                    ; 6       ;
; uart:u3|uart_stat.001                                                                                   ; 6       ;
; ad7606:u1|i[0]~19                                                                                       ; 6       ;
; ad7606:u1|i[0]~18                                                                                       ; 6       ;
; uart:u3|uarttx:u1|Equal0~0                                                                              ; 6       ;
; ad7606:u1|state.AD_CONV                                                                                 ; 6       ;
; ad7606:u1|state.IDLE                                                                                    ; 6       ;
; uart:u3|uarttx:u1|tx                                                                                    ; 6       ;
; volt_cal:u2|bcd:bcd1_ist|Add15~6                                                                        ; 6       ;
; volt_cal:u2|bcd:bcd2_ist|Add15~6                                                                        ; 6       ;
; volt_cal:u2|bcd:bcd2_ist|Add9~6                                                                         ; 6       ;
; volt_cal:u2|bcd:bcd2_ist|Add3~8                                                                         ; 6       ;
; volt_cal:u2|bcd:bcd2_ist|Add3~4                                                                         ; 6       ;
; volt_cal:u2|bcd:bcd3_ist|Add15~6                                                                        ; 6       ;
; volt_cal:u2|bcd:bcd3_ist|Add9~6                                                                         ; 6       ;
; volt_cal:u2|bcd:bcd3_ist|Add3~8                                                                         ; 6       ;
; volt_cal:u2|bcd:bcd3_ist|Add3~4                                                                         ; 6       ;
; volt_cal:u2|bcd:bcd1_ist|Add9~6                                                                         ; 6       ;
; volt_cal:u2|bcd:bcd1_ist|Add3~8                                                                         ; 6       ;
; volt_cal:u2|bcd:bcd1_ist|Add3~4                                                                         ; 6       ;
; volt_cal:u2|bcd:bcd4_ist|Add15~6                                                                        ; 6       ;
; volt_cal:u2|bcd:bcd4_ist|Add9~6                                                                         ; 6       ;
; volt_cal:u2|bcd:bcd4_ist|Add3~8                                                                         ; 6       ;
; volt_cal:u2|bcd:bcd4_ist|Add3~6                                                                         ; 6       ;
; volt_cal:u2|bcd:bcd5_ist|Add15~6                                                                        ; 6       ;
; volt_cal:u2|bcd:bcd8_ist|Add15~6                                                                        ; 6       ;
; volt_cal:u2|bcd:bcd8_ist|Add9~6                                                                         ; 6       ;
; volt_cal:u2|bcd:bcd8_ist|Add3~8                                                                         ; 6       ;
; volt_cal:u2|bcd:bcd8_ist|Add3~4                                                                         ; 6       ;
; volt_cal:u2|bcd:bcd6_ist|Add15~6                                                                        ; 6       ;
; volt_cal:u2|bcd:bcd6_ist|Add9~6                                                                         ; 6       ;
; volt_cal:u2|bcd:bcd6_ist|Add3~8                                                                         ; 6       ;
; volt_cal:u2|bcd:bcd6_ist|Add3~6                                                                         ; 6       ;
; volt_cal:u2|bcd:bcd7_ist|Add15~6                                                                        ; 6       ;
; volt_cal:u2|bcd:bcd7_ist|Add9~6                                                                         ; 6       ;
; volt_cal:u2|bcd:bcd7_ist|Add3~8                                                                         ; 6       ;
; volt_cal:u2|bcd:bcd7_ist|Add3~4                                                                         ; 6       ;
; volt_cal:u2|bcd:bcd5_ist|Add9~6                                                                         ; 6       ;
; volt_cal:u2|bcd:bcd5_ist|Add3~8                                                                         ; 6       ;
; volt_cal:u2|bcd:bcd5_ist|Add3~6                                                                         ; 6       ;
; ad7606:u1|i[0]                                                                                          ; 6       ;
; ad7606:u1|i[4]                                                                                          ; 6       ;
; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; 5       ;
; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; 5       ;
; volt_cal:u2|bcd:bcd1_ist|LessThan7~0                                                                    ; 5       ;
; volt_cal:u2|bcd:bcd2_ist|LessThan7~0                                                                    ; 5       ;
; volt_cal:u2|bcd:bcd2_ist|LessThan4~0                                                                    ; 5       ;
; volt_cal:u2|bcd:bcd3_ist|LessThan7~0                                                                    ; 5       ;
; volt_cal:u2|bcd:bcd3_ist|LessThan4~0                                                                    ; 5       ;
; volt_cal:u2|bcd:bcd1_ist|LessThan4~0                                                                    ; 5       ;
; volt_cal:u2|bcd:bcd4_ist|LessThan7~0                                                                    ; 5       ;
; volt_cal:u2|bcd:bcd4_ist|LessThan4~0                                                                    ; 5       ;
; volt_cal:u2|bcd:bcd5_ist|LessThan7~0                                                                    ; 5       ;
; volt_cal:u2|bcd:bcd8_ist|LessThan7~0                                                                    ; 5       ;
; volt_cal:u2|bcd:bcd8_ist|LessThan4~0                                                                    ; 5       ;
; volt_cal:u2|bcd:bcd6_ist|LessThan7~0                                                                    ; 5       ;
; volt_cal:u2|bcd:bcd6_ist|LessThan4~0                                                                    ; 5       ;
; volt_cal:u2|bcd:bcd7_ist|LessThan7~0                                                                    ; 5       ;
; volt_cal:u2|bcd:bcd7_ist|LessThan4~0                                                                    ; 5       ;
; uart:u3|clkdiv:u0|Equal1~2                                                                              ; 5       ;
; uart:u3|uarttx:u1|cnt[7]~3                                                                              ; 5       ;
; ad7606:u1|state~41                                                                                      ; 5       ;
; ad7606:u1|state.Wait_1                                                                                  ; 5       ;
; ad7606:u1|state.READ_CH1                                                                                ; 5       ;
; volt_cal:u2|bcd:bcd1_ist|Add20~8                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd1_ist|Add20~6                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd1_ist|Add20~4                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd1_ist|Add15~8                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd1_ist|Add15~2                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd2_ist|Add20~8                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd2_ist|Add20~6                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd2_ist|Add20~4                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd2_ist|Add15~8                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd2_ist|Add15~2                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd2_ist|Add9~8                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd2_ist|Add9~2                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd2_ist|Add3~6                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd2_ist|Add3~0                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd3_ist|Add20~8                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd3_ist|Add20~6                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd3_ist|Add20~4                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd3_ist|Add15~8                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd3_ist|Add15~2                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd3_ist|Add9~8                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd3_ist|Add9~2                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd3_ist|Add3~6                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd3_ist|Add3~0                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd1_ist|Add9~8                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd1_ist|Add9~2                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd1_ist|Add3~6                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd1_ist|Add3~0                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd4_ist|Add20~8                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd4_ist|Add20~6                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd4_ist|Add20~4                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd4_ist|Add15~8                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd4_ist|Add15~2                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd4_ist|Add9~8                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd4_ist|Add9~2                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd4_ist|Add3~0                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd5_ist|Add20~8                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd5_ist|Add20~6                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd5_ist|Add20~4                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd5_ist|Add15~8                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd5_ist|Add15~2                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd8_ist|Add20~8                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd8_ist|Add20~6                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd8_ist|Add20~4                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd8_ist|Add15~8                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd8_ist|Add15~2                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd8_ist|Add9~8                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd8_ist|Add9~2                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd8_ist|Add3~6                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd8_ist|Add3~0                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd6_ist|Add20~8                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd6_ist|Add20~6                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd6_ist|Add20~4                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd6_ist|Add15~8                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd6_ist|Add15~2                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd6_ist|Add9~8                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd6_ist|Add9~2                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd6_ist|Add3~0                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd7_ist|Add20~8                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd7_ist|Add20~6                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd7_ist|Add20~4                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd7_ist|Add15~8                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd7_ist|Add15~2                                                                        ; 5       ;
; volt_cal:u2|bcd:bcd7_ist|Add9~8                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd7_ist|Add9~2                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd7_ist|Add3~6                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd7_ist|Add3~0                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd5_ist|Add9~8                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd5_ist|Add9~2                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd5_ist|Add3~0                                                                         ; 5       ;
; volt_cal:u2|bcd:bcd1_ist|addbcd4~23                                                                     ; 4       ;
; volt_cal:u2|bcd:bcd2_ist|addbcd4~5                                                                      ; 4       ;
; volt_cal:u2|bcd:bcd2_ist|LessThan0~0                                                                    ; 4       ;
; volt_cal:u2|bcd:bcd3_ist|addbcd4~5                                                                      ; 4       ;
; volt_cal:u2|bcd:bcd3_ist|LessThan0~0                                                                    ; 4       ;
; volt_cal:u2|bcd:bcd1_ist|addbcd4~5                                                                      ; 4       ;
; volt_cal:u2|bcd:bcd1_ist|LessThan0~0                                                                    ; 4       ;
; volt_cal:u2|bcd:bcd4_ist|addbcd4~5                                                                      ; 4       ;
; volt_cal:u2|bcd:bcd8_ist|addbcd4~5                                                                      ; 4       ;
; volt_cal:u2|bcd:bcd8_ist|LessThan0~0                                                                    ; 4       ;
; volt_cal:u2|bcd:bcd6_ist|addbcd4~5                                                                      ; 4       ;
; volt_cal:u2|bcd:bcd7_ist|addbcd4~5                                                                      ; 4       ;
; volt_cal:u2|bcd:bcd7_ist|LessThan0~0                                                                    ; 4       ;
; volt_cal:u2|bcd:bcd5_ist|addbcd4~7                                                                      ; 4       ;
; volt_cal:u2|bcd:bcd5_ist|addbcd4~5                                                                      ; 4       ;
; uart:u3|txdata[3]~94                                                                                    ; 4       ;
; uart:u3|txdata[3]~82                                                                                    ; 4       ;
; uart:u3|txdata[3]~44                                                                                    ; 4       ;
; uart:u3|txdata[3]~43                                                                                    ; 4       ;
; uart:u3|txdata[3]~40                                                                                    ; 4       ;
; uart:u3|txdata[3]~39                                                                                    ; 4       ;
; uart:u3|txdata[3]~38                                                                                    ; 4       ;
; uart:u3|uarttx:u1|presult                                                                               ; 4       ;
; ad7606:u1|state~32                                                                                      ; 4       ;
; ad7606:u1|state.READ_DONE                                                                               ; 4       ;
; volt_cal:u2|bcd:bcd1_ist|Add20~2                                                                        ; 4       ;
; volt_cal:u2|bcd:bcd2_ist|Add20~2                                                                        ; 4       ;
; volt_cal:u2|bcd:bcd3_ist|Add20~2                                                                        ; 4       ;
; volt_cal:u2|bcd:bcd4_ist|Add20~2                                                                        ; 4       ;
; volt_cal:u2|bcd:bcd5_ist|Add20~2                                                                        ; 4       ;
; volt_cal:u2|bcd:bcd8_ist|Add20~2                                                                        ; 4       ;
; volt_cal:u2|bcd:bcd6_ist|Add20~2                                                                        ; 4       ;
; volt_cal:u2|bcd:bcd7_ist|Add20~2                                                                        ; 4       ;
; ad_busy~input                                                                                           ; 3       ;
; volt_cal:u2|bcd:bcd3_ist|addbcd4~31                                                                     ; 3       ;
; volt_cal:u2|bcd:bcd4_ist|addbcd4~29                                                                     ; 3       ;
; volt_cal:u2|bcd:bcd2_ist|addbcd4~31                                                                     ; 3       ;
; volt_cal:u2|bcd:bcd5_ist|addbcd4~30                                                                     ; 3       ;
; volt_cal:u2|bcd:bcd6_ist|addbcd4~29                                                                     ; 3       ;
; volt_cal:u2|bcd:bcd8_ist|addbcd4~29                                                                     ; 3       ;
; volt_cal:u2|bcd:bcd7_ist|addbcd4~31                                                                     ; 3       ;
; volt_cal:u2|bcd:bcd8_ist|addbcd4~24                                                                     ; 3       ;
; volt_cal:u2|bcd:bcd2_ist|addbcd4~24                                                                     ; 3       ;
; volt_cal:u2|bcd:bcd1_ist|rhexc[12]                                                                      ; 3       ;
; volt_cal:u2|bcd:bcd1_ist|addbcd4~18                                                                     ; 3       ;
; volt_cal:u2|bcd:bcd1_ist|rhexb[8]                                                                       ; 3       ;
; volt_cal:u2|bcd:bcd2_ist|rhexc[12]                                                                      ; 3       ;
; volt_cal:u2|bcd:bcd2_ist|addbcd4~15                                                                     ; 3       ;
; volt_cal:u2|bcd:bcd2_ist|rhexb[8]                                                                       ; 3       ;
; volt_cal:u2|bcd:bcd2_ist|addbcd4~7                                                                      ; 3       ;
; volt_cal:u2|bcd:bcd2_ist|LessThan1~0                                                                    ; 3       ;
; volt_cal:u2|bcd:bcd2_ist|addbcd4~0                                                                      ; 3       ;
; volt_cal:u2|bcd:bcd4_ist|addbcd4~26                                                                     ; 3       ;
; volt_cal:u2|bcd:bcd3_ist|rhexc[12]                                                                      ; 3       ;
; volt_cal:u2|bcd:bcd3_ist|addbcd4~18                                                                     ; 3       ;
; volt_cal:u2|bcd:bcd3_ist|rhexb[8]                                                                       ; 3       ;
; volt_cal:u2|bcd:bcd3_ist|addbcd4~9                                                                      ; 3       ;
; volt_cal:u2|bcd:bcd3_ist|addbcd4~7                                                                      ; 3       ;
; volt_cal:u2|bcd:bcd3_ist|LessThan1~0                                                                    ; 3       ;
; volt_cal:u2|bcd:bcd3_ist|addbcd4~0                                                                      ; 3       ;
; volt_cal:u2|bcd:bcd1_ist|addbcd4~9                                                                      ; 3       ;
; volt_cal:u2|bcd:bcd1_ist|addbcd4~7                                                                      ; 3       ;
; volt_cal:u2|bcd:bcd1_ist|LessThan1~0                                                                    ; 3       ;
; volt_cal:u2|bcd:bcd1_ist|addbcd4~0                                                                      ; 3       ;
; volt_cal:u2|bcd:bcd4_ist|rhexc[12]                                                                      ; 3       ;
; volt_cal:u2|bcd:bcd4_ist|addbcd4~15                                                                     ; 3       ;
; volt_cal:u2|bcd:bcd4_ist|rhexb[8]                                                                       ; 3       ;
; volt_cal:u2|bcd:bcd4_ist|addbcd4~7                                                                      ; 3       ;
; volt_cal:u2|bcd:bcd4_ist|addbcd4~0                                                                      ; 3       ;
; volt_cal:u2|bcd:bcd4_ist|LessThan0~0                                                                    ; 3       ;
; volt_cal:u2|bcd:bcd7_ist|addbcd4~26                                                                     ; 3       ;
; volt_cal:u2|bcd:bcd6_ist|addbcd4~25                                                                     ; 3       ;
; volt_cal:u2|bcd:bcd5_ist|rhexc[12]                                                                      ; 3       ;
; volt_cal:u2|bcd:bcd5_ist|addbcd4~19                                                                     ; 3       ;
; volt_cal:u2|bcd:bcd5_ist|rhexb[8]                                                                       ; 3       ;
; volt_cal:u2|bcd:bcd8_ist|rhexc[12]                                                                      ; 3       ;
; volt_cal:u2|bcd:bcd8_ist|addbcd4~15                                                                     ; 3       ;
; volt_cal:u2|bcd:bcd8_ist|rhexb[8]                                                                       ; 3       ;
; volt_cal:u2|bcd:bcd8_ist|addbcd4~7                                                                      ; 3       ;
; volt_cal:u2|bcd:bcd8_ist|LessThan1~0                                                                    ; 3       ;
; volt_cal:u2|bcd:bcd8_ist|addbcd4~0                                                                      ; 3       ;
; volt_cal:u2|bcd:bcd6_ist|rhexc[12]                                                                      ; 3       ;
; volt_cal:u2|bcd:bcd6_ist|addbcd4~15                                                                     ; 3       ;
; volt_cal:u2|bcd:bcd6_ist|rhexb[8]                                                                       ; 3       ;
; volt_cal:u2|bcd:bcd6_ist|addbcd4~7                                                                      ; 3       ;
; volt_cal:u2|bcd:bcd6_ist|addbcd4~0                                                                      ; 3       ;
; volt_cal:u2|bcd:bcd6_ist|LessThan0~0                                                                    ; 3       ;
; volt_cal:u2|bcd:bcd7_ist|rhexc[12]                                                                      ; 3       ;
; volt_cal:u2|bcd:bcd7_ist|addbcd4~15                                                                     ; 3       ;
; volt_cal:u2|bcd:bcd7_ist|rhexb[8]                                                                       ; 3       ;
; volt_cal:u2|bcd:bcd7_ist|addbcd4~7                                                                      ; 3       ;
; volt_cal:u2|bcd:bcd7_ist|LessThan1~0                                                                    ; 3       ;
; volt_cal:u2|bcd:bcd7_ist|addbcd4~0                                                                      ; 3       ;
; volt_cal:u2|bcd:bcd5_ist|addbcd4~9                                                                      ; 3       ;
; volt_cal:u2|bcd:bcd5_ist|addbcd4~0                                                                      ; 3       ;
; volt_cal:u2|bcd:bcd5_ist|LessThan0~0                                                                    ; 3       ;
; uart:u3|wrsig                                                                                           ; 3       ;
; uart:u3|uart_stat.000                                                                                   ; 3       ;
; uart:u3|Equal3~2                                                                                        ; 3       ;
; uart:u3|clkdiv:u0|cnt[15]                                                                               ; 3       ;
; uart:u3|clkdiv:u0|cnt[2]                                                                                ; 3       ;
; uart:u3|clkdiv:u0|cnt[6]                                                                                ; 3       ;
; uart:u3|clkdiv:u0|cnt[1]                                                                                ; 3       ;
; uart:u3|clkdiv:u0|cnt[5]                                                                                ; 3       ;
; uart:u3|clkdiv:u0|cnt[8]                                                                                ; 3       ;
; uart:u3|clkdiv:u0|cnt[0]                                                                                ; 3       ;
; uart:u3|clkdiv:u0|cnt[7]                                                                                ; 3       ;
; uart:u3|uarttx:u1|cnt[1]~13                                                                             ; 3       ;
; uart:u3|txdata[3]~163                                                                                   ; 3       ;
; uart:u3|txdata[2]~158                                                                                   ; 3       ;
; uart:u3|txdata[2]~157                                                                                   ; 3       ;
; uart:u3|txdata[2]~154                                                                                   ; 3       ;
; uart:u3|txdata[2]~153                                                                                   ; 3       ;
; uart:u3|txdata[2]~141                                                                                   ; 3       ;
; uart:u3|txdata[2]~136                                                                                   ; 3       ;
; uart:u3|txdata[2]~134                                                                                   ; 3       ;
; uart:u3|txdata[2]~133                                                                                   ; 3       ;
; uart:u3|txdata[2]~129                                                                                   ; 3       ;
; uart:u3|txdata[2]~128                                                                                   ; 3       ;
; uart:u3|txdata[2]~115                                                                                   ; 3       ;
; uart:u3|txdata[2]~114                                                                                   ; 3       ;
; uart:u3|txdata[3]~90                                                                                    ; 3       ;
; uart:u3|txdata[2]~80                                                                                    ; 3       ;
; uart:u3|txdata[3]~71                                                                                    ; 3       ;
; uart:u3|txdata[3]~70                                                                                    ; 3       ;
; uart:u3|txdata[3]~55                                                                                    ; 3       ;
; uart:u3|txdata[3]~51                                                                                    ; 3       ;
; uart:u3|txdata[0]~20                                                                                    ; 3       ;
; uart:u3|txdata[3]~12                                                                                    ; 3       ;
; uart:u3|txdata~10                                                                                       ; 3       ;
; ad7606:u1|state~38                                                                                      ; 3       ;
; ad7606:u1|state~37                                                                                      ; 3       ;
; ad7606:u1|cnt[0]                                                                                        ; 3       ;
; ad7606:u1|Equal1~0                                                                                      ; 3       ;
; ad7606:u1|state.READ_CH8                                                                                ; 3       ;
; ad7606:u1|state.READ_CH7                                                                                ; 3       ;
; ad7606:u1|state.READ_CH6                                                                                ; 3       ;
; ad7606:u1|state.READ_CH5                                                                                ; 3       ;
; ad7606:u1|state.READ_CH4                                                                                ; 3       ;
; ad7606:u1|state.READ_CH3                                                                                ; 3       ;
; ad7606:u1|state.READ_CH2                                                                                ; 3       ;
; volt_cal:u2|bcd:bcd5_ist|Add10~6                                                                        ; 3       ;
; uart:u3|uart_cnt[7]                                                                                     ; 3       ;
; uart:u3|uart_cnt[6]                                                                                     ; 3       ;
; uart:u3|uart_cnt[5]                                                                                     ; 3       ;
; uart:u3|uart_cnt[4]                                                                                     ; 3       ;
; uart:u3|uart_cnt[3]                                                                                     ; 3       ;
; uart:u3|uart_cnt[2]                                                                                     ; 3       ;
; uart:u3|uart_cnt[1]                                                                                     ; 3       ;
; ad7606:u1|i[2]                                                                                          ; 3       ;
; ad7606:u1|i[5]                                                                                          ; 3       ;
; ad7606:u1|i[3]                                                                                          ; 3       ;
; ad7606:u1|i[1]                                                                                          ; 3       ;
; uart:u3|uart_ad[103][0]                                                                                 ; 2       ;
; uart:u3|uart_ad[36][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[52][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[50][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[22][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[66][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[64][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[80][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[38][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[108][0]                                                                                 ; 2       ;
; uart:u3|uart_ad[10][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[78][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[106][0]                                                                                 ; 2       ;
; uart:u3|uart_ad[92][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[94][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[8][0]                                                                                   ; 2       ;
; uart:u3|uart_ad[24][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[65][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[107][0]                                                                                 ; 2       ;
; uart:u3|uart_ad[19][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[23][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[5][0]                                                                                   ; 2       ;
; uart:u3|uart_ad[7][0]                                                                                   ; 2       ;
; uart:u3|uart_ad[21][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[51][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[33][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[35][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[49][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[37][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[105][0]                                                                                 ; 2       ;
; uart:u3|uart_ad[75][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[91][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[89][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[63][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[9][0]                                                                                   ; 2       ;
; uart:u3|uart_ad[61][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[47][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[93][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[77][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[79][0]                                                                                  ; 2       ;
; uart:u3|uart_ad[103][1]                                                                                 ; 2       ;
; uart:u3|uart_ad[52][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[32][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[36][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[38][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[50][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[46][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[60][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[24][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[8][1]                                                                                   ; 2       ;
; uart:u3|uart_ad[18][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[10][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[22][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[4][1]                                                                                   ; 2       ;
; uart:u3|uart_ad[65][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[107][1]                                                                                 ; 2       ;
; uart:u3|uart_ad[37][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[19][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[51][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[33][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[35][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[49][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[23][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[5][1]                                                                                   ; 2       ;
; uart:u3|uart_ad[7][1]                                                                                   ; 2       ;
; uart:u3|uart_ad[21][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[93][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[77][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[105][1]                                                                                 ; 2       ;
; uart:u3|uart_ad[75][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[91][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[89][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[79][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[63][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[9][1]                                                                                   ; 2       ;
; uart:u3|uart_ad[61][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[47][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[108][1]                                                                                 ; 2       ;
; uart:u3|uart_ad[78][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[102][1]                                                                                 ; 2       ;
; uart:u3|uart_ad[92][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[94][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[64][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[80][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[106][1]                                                                                 ; 2       ;
; uart:u3|uart_ad[74][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[88][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[66][1]                                                                                  ; 2       ;
; uart:u3|uart_ad[103][2]                                                                                 ; 2       ;
; uart:u3|uart_ad[52][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[32][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[38][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[36][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[50][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[46][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[60][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[24][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[8][2]                                                                                   ; 2       ;
; uart:u3|uart_ad[10][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[18][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[22][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[4][2]                                                                                   ; 2       ;
; uart:u3|uart_ad[107][2]                                                                                 ; 2       ;
; uart:u3|uart_ad[37][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[19][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[51][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[33][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[35][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[49][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[23][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[5][2]                                                                                   ; 2       ;
; uart:u3|uart_ad[7][2]                                                                                   ; 2       ;
; uart:u3|uart_ad[21][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[63][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[9][2]                                                                                   ; 2       ;
; uart:u3|uart_ad[47][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[61][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[93][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[77][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[79][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[105][2]                                                                                 ; 2       ;
; uart:u3|uart_ad[75][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[91][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[89][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[65][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[108][2]                                                                                 ; 2       ;
; uart:u3|uart_ad[78][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[102][2]                                                                                 ; 2       ;
; uart:u3|uart_ad[92][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[94][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[64][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[66][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[80][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[106][2]                                                                                 ; 2       ;
; uart:u3|uart_ad[74][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[88][2]                                                                                  ; 2       ;
; uart:u3|uart_ad[103][3]                                                                                 ; 2       ;
; uart:u3|uart_ad[36][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[52][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[50][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[22][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[66][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[64][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[80][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[38][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[78][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[106][3]                                                                                 ; 2       ;
; uart:u3|uart_ad[92][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[94][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[8][3]                                                                                   ; 2       ;
; uart:u3|uart_ad[10][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[24][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[108][3]                                                                                 ; 2       ;
; uart:u3|uart_ad[107][3]                                                                                 ; 2       ;
; uart:u3|uart_ad[19][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[23][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[5][3]                                                                                   ; 2       ;
; uart:u3|uart_ad[7][3]                                                                                   ; 2       ;
; uart:u3|uart_ad[21][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[51][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[33][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[35][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[49][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[37][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[63][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[9][3]                                                                                   ; 2       ;
; uart:u3|uart_ad[47][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[93][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[77][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[79][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[61][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[105][3]                                                                                 ; 2       ;
; uart:u3|uart_ad[75][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[91][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[89][3]                                                                                  ; 2       ;
; uart:u3|uart_ad[65][3]                                                                                  ; 2       ;
; ad7606:u1|ad_ch2[13]                                                                                    ; 2       ;
; ad7606:u1|ad_ch2[14]                                                                                    ; 2       ;
; ad7606:u1|ad_ch2[8]                                                                                     ; 2       ;
; ad7606:u1|ad_ch2[9]                                                                                     ; 2       ;
; ad7606:u1|ad_ch2[10]                                                                                    ; 2       ;
; ad7606:u1|ad_ch2[11]                                                                                    ; 2       ;
; ad7606:u1|ad_ch2[12]                                                                                    ; 2       ;
; ad7606:u1|ad_ch2[5]                                                                                     ; 2       ;
; ad7606:u1|ad_ch2[6]                                                                                     ; 2       ;
; ad7606:u1|ad_ch2[7]                                                                                     ; 2       ;
; ad7606:u1|ad_ch2[0]                                                                                     ; 2       ;
; ad7606:u1|ad_ch2[1]                                                                                     ; 2       ;
; ad7606:u1|ad_ch2[2]                                                                                     ; 2       ;
; ad7606:u1|ad_ch2[3]                                                                                     ; 2       ;
; ad7606:u1|ad_ch2[4]                                                                                     ; 2       ;
; ad7606:u1|ad_ch3[13]                                                                                    ; 2       ;
; ad7606:u1|ad_ch3[14]                                                                                    ; 2       ;
; ad7606:u1|ad_ch3[8]                                                                                     ; 2       ;
; ad7606:u1|ad_ch3[9]                                                                                     ; 2       ;
; ad7606:u1|ad_ch3[10]                                                                                    ; 2       ;
; ad7606:u1|ad_ch3[11]                                                                                    ; 2       ;
; ad7606:u1|ad_ch3[12]                                                                                    ; 2       ;
; ad7606:u1|ad_ch3[5]                                                                                     ; 2       ;
; ad7606:u1|ad_ch3[6]                                                                                     ; 2       ;
; ad7606:u1|ad_ch3[7]                                                                                     ; 2       ;
; ad7606:u1|ad_ch3[0]                                                                                     ; 2       ;
; ad7606:u1|ad_ch3[1]                                                                                     ; 2       ;
; ad7606:u1|ad_ch3[2]                                                                                     ; 2       ;
; ad7606:u1|ad_ch3[3]                                                                                     ; 2       ;
; ad7606:u1|ad_ch3[4]                                                                                     ; 2       ;
; ad7606:u1|ad_ch1[13]                                                                                    ; 2       ;
; ad7606:u1|ad_ch1[14]                                                                                    ; 2       ;
; ad7606:u1|ad_ch1[8]                                                                                     ; 2       ;
; ad7606:u1|ad_ch1[9]                                                                                     ; 2       ;
; ad7606:u1|ad_ch1[10]                                                                                    ; 2       ;
; ad7606:u1|ad_ch1[11]                                                                                    ; 2       ;
; ad7606:u1|ad_ch1[12]                                                                                    ; 2       ;
; ad7606:u1|ad_ch1[5]                                                                                     ; 2       ;
; ad7606:u1|ad_ch1[6]                                                                                     ; 2       ;
; ad7606:u1|ad_ch1[7]                                                                                     ; 2       ;
; ad7606:u1|ad_ch1[0]                                                                                     ; 2       ;
; ad7606:u1|ad_ch1[1]                                                                                     ; 2       ;
; ad7606:u1|ad_ch1[2]                                                                                     ; 2       ;
; ad7606:u1|ad_ch1[3]                                                                                     ; 2       ;
; ad7606:u1|ad_ch1[4]                                                                                     ; 2       ;
; ad7606:u1|ad_ch4[8]                                                                                     ; 2       ;
; ad7606:u1|ad_ch4[9]                                                                                     ; 2       ;
; ad7606:u1|ad_ch4[10]                                                                                    ; 2       ;
; ad7606:u1|ad_ch4[11]                                                                                    ; 2       ;
; ad7606:u1|ad_ch4[12]                                                                                    ; 2       ;
; ad7606:u1|ad_ch4[13]                                                                                    ; 2       ;
; ad7606:u1|ad_ch4[14]                                                                                    ; 2       ;
; ad7606:u1|ad_ch4[5]                                                                                     ; 2       ;
; ad7606:u1|ad_ch4[6]                                                                                     ; 2       ;
; ad7606:u1|ad_ch4[7]                                                                                     ; 2       ;
; ad7606:u1|ad_ch4[0]                                                                                     ; 2       ;
; ad7606:u1|ad_ch4[1]                                                                                     ; 2       ;
; ad7606:u1|ad_ch4[2]                                                                                     ; 2       ;
; ad7606:u1|ad_ch4[3]                                                                                     ; 2       ;
; ad7606:u1|ad_ch4[4]                                                                                     ; 2       ;
; ad7606:u1|ad_ch8[8]                                                                                     ; 2       ;
; ad7606:u1|ad_ch8[9]                                                                                     ; 2       ;
; ad7606:u1|ad_ch8[10]                                                                                    ; 2       ;
; ad7606:u1|ad_ch8[11]                                                                                    ; 2       ;
; ad7606:u1|ad_ch8[12]                                                                                    ; 2       ;
; ad7606:u1|ad_ch8[13]                                                                                    ; 2       ;
; ad7606:u1|ad_ch8[14]                                                                                    ; 2       ;
; ad7606:u1|ad_ch8[5]                                                                                     ; 2       ;
; ad7606:u1|ad_ch8[6]                                                                                     ; 2       ;
; ad7606:u1|ad_ch8[7]                                                                                     ; 2       ;
; ad7606:u1|ad_ch8[0]                                                                                     ; 2       ;
; ad7606:u1|ad_ch8[1]                                                                                     ; 2       ;
; ad7606:u1|ad_ch8[2]                                                                                     ; 2       ;
; ad7606:u1|ad_ch8[3]                                                                                     ; 2       ;
; ad7606:u1|ad_ch8[4]                                                                                     ; 2       ;
; ad7606:u1|ad_ch6[8]                                                                                     ; 2       ;
; ad7606:u1|ad_ch6[9]                                                                                     ; 2       ;
; ad7606:u1|ad_ch6[10]                                                                                    ; 2       ;
; ad7606:u1|ad_ch6[11]                                                                                    ; 2       ;
; ad7606:u1|ad_ch6[12]                                                                                    ; 2       ;
; ad7606:u1|ad_ch6[13]                                                                                    ; 2       ;
; ad7606:u1|ad_ch6[14]                                                                                    ; 2       ;
; ad7606:u1|ad_ch6[5]                                                                                     ; 2       ;
; ad7606:u1|ad_ch6[6]                                                                                     ; 2       ;
; ad7606:u1|ad_ch6[7]                                                                                     ; 2       ;
; ad7606:u1|ad_ch6[0]                                                                                     ; 2       ;
; ad7606:u1|ad_ch6[1]                                                                                     ; 2       ;
; ad7606:u1|ad_ch6[2]                                                                                     ; 2       ;
; ad7606:u1|ad_ch6[3]                                                                                     ; 2       ;
; ad7606:u1|ad_ch6[4]                                                                                     ; 2       ;
; ad7606:u1|ad_ch7[8]                                                                                     ; 2       ;
; ad7606:u1|ad_ch7[9]                                                                                     ; 2       ;
; ad7606:u1|ad_ch7[10]                                                                                    ; 2       ;
; ad7606:u1|ad_ch7[11]                                                                                    ; 2       ;
; ad7606:u1|ad_ch7[12]                                                                                    ; 2       ;
; ad7606:u1|ad_ch7[13]                                                                                    ; 2       ;
; ad7606:u1|ad_ch7[14]                                                                                    ; 2       ;
; ad7606:u1|ad_ch7[5]                                                                                     ; 2       ;
; ad7606:u1|ad_ch7[6]                                                                                     ; 2       ;
; ad7606:u1|ad_ch7[7]                                                                                     ; 2       ;
; ad7606:u1|ad_ch7[0]                                                                                     ; 2       ;
; ad7606:u1|ad_ch7[1]                                                                                     ; 2       ;
; ad7606:u1|ad_ch7[2]                                                                                     ; 2       ;
; ad7606:u1|ad_ch7[3]                                                                                     ; 2       ;
; ad7606:u1|ad_ch7[4]                                                                                     ; 2       ;
; ad7606:u1|ad_ch5[8]                                                                                     ; 2       ;
; ad7606:u1|ad_ch5[9]                                                                                     ; 2       ;
; ad7606:u1|ad_ch5[10]                                                                                    ; 2       ;
; ad7606:u1|ad_ch5[11]                                                                                    ; 2       ;
; ad7606:u1|ad_ch5[12]                                                                                    ; 2       ;
; ad7606:u1|ad_ch5[13]                                                                                    ; 2       ;
; ad7606:u1|ad_ch5[14]                                                                                    ; 2       ;
; ad7606:u1|ad_ch5[5]                                                                                     ; 2       ;
; ad7606:u1|ad_ch5[6]                                                                                     ; 2       ;
; ad7606:u1|ad_ch5[7]                                                                                     ; 2       ;
; ad7606:u1|ad_ch5[0]                                                                                     ; 2       ;
; ad7606:u1|ad_ch5[1]                                                                                     ; 2       ;
; ad7606:u1|ad_ch5[2]                                                                                     ; 2       ;
; ad7606:u1|ad_ch5[3]                                                                                     ; 2       ;
; ad7606:u1|ad_ch5[4]                                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd1_ist|rhexd[13]                                                                      ; 2       ;
; volt_cal:u2|bcd:bcd1_ist|addbcd4~24                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd1_ist|addbcd4~22                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd1_ist|addbcd4~17                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd1_ist|addbcd4~16                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd1_ist|addbcd4~15                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd1_ist|addbcd4~14                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd1_ist|rhexb[9]                                                                       ; 2       ;
; volt_cal:u2|bcd:bcd1_ist|rhexc[13]                                                                      ; 2       ;
; volt_cal:u2|bcd:bcd2_ist|rhexd[13]                                                                      ; 2       ;
; volt_cal:u2|bcd:bcd2_ist|addbcd4~22                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd2_ist|addbcd4~21                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd2_ist|addbcd4~20                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd2_ist|addbcd4~19                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd2_ist|addbcd4~14                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd2_ist|addbcd4~13                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd2_ist|addbcd4~12                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd2_ist|addbcd4~11                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd2_ist|rhexd[4]                                                                       ; 2       ;
; volt_cal:u2|bcd:bcd2_ist|rhexd[2]                                                                       ; 2       ;
; volt_cal:u2|bcd:bcd2_ist|rhexc[4]                                                                       ; 2       ;
; volt_cal:u2|bcd:bcd2_ist|rhexb[4]                                                                       ; 2       ;
; volt_cal:u2|bcd:bcd2_ist|rhexb[9]                                                                       ; 2       ;
; volt_cal:u2|bcd:bcd2_ist|rhexc[13]                                                                      ; 2       ;
; volt_cal:u2|bcd:bcd3_ist|rhexd[13]                                                                      ; 2       ;
; volt_cal:u2|bcd:bcd3_ist|addbcd4~25                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd3_ist|addbcd4~24                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd3_ist|addbcd4~23                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd3_ist|addbcd4~22                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd3_ist|addbcd4~17                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd3_ist|addbcd4~16                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd3_ist|addbcd4~15                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd3_ist|addbcd4~14                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd3_ist|rhexb[9]                                                                       ; 2       ;
; volt_cal:u2|bcd:bcd3_ist|rhexc[13]                                                                      ; 2       ;
; volt_cal:u2|bcd:bcd3_ist|rhexd[4]                                                                       ; 2       ;
; volt_cal:u2|bcd:bcd3_ist|rhexd[2]                                                                       ; 2       ;
; volt_cal:u2|bcd:bcd3_ist|rhexc[4]                                                                       ; 2       ;
; volt_cal:u2|bcd:bcd3_ist|rhexb[4]                                                                       ; 2       ;
; volt_cal:u2|bcd:bcd1_ist|rhexd[4]                                                                       ; 2       ;
; volt_cal:u2|bcd:bcd1_ist|rhexd[2]                                                                       ; 2       ;
; volt_cal:u2|bcd:bcd1_ist|rhexc[4]                                                                       ; 2       ;
; volt_cal:u2|bcd:bcd1_ist|rhexb[4]                                                                       ; 2       ;
; volt_cal:u2|bcd:bcd4_ist|rhexd[13]                                                                      ; 2       ;
; volt_cal:u2|bcd:bcd4_ist|addbcd4~22                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd4_ist|addbcd4~21                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd4_ist|addbcd4~20                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd4_ist|addbcd4~19                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd4_ist|addbcd4~14                                                                     ; 2       ;
; volt_cal:u2|bcd:bcd4_ist|addbcd4~13                                                                     ; 2       ;
+---------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+
; Name                                                                                                         ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ;
+--------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+
; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 32           ; 3            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 96   ; 3                           ; 32                          ; 3                           ; 32                          ; 96                  ; 1    ; None ; M9K_X15_Y11_N0 ;
+--------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 3,679 / 32,401 ( 11 % ) ;
; C16 interconnects           ; 19 / 1,326 ( 1 % )      ;
; C4 interconnects            ; 1,498 / 21,816 ( 7 % )  ;
; Direct links                ; 1,100 / 32,401 ( 3 % )  ;
; Global clocks               ; 3 / 10 ( 30 % )         ;
; Local interconnects         ; 1,484 / 10,320 ( 14 % ) ;
; R24 interconnects           ; 41 / 1,289 ( 3 % )      ;
; R4 interconnects            ; 1,978 / 28,186 ( 7 % )  ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.24) ; Number of LABs  (Total = 254) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 10                            ;
; 2                                           ; 6                             ;
; 3                                           ; 6                             ;
; 4                                           ; 2                             ;
; 5                                           ; 5                             ;
; 6                                           ; 3                             ;
; 7                                           ; 6                             ;
; 8                                           ; 8                             ;
; 9                                           ; 4                             ;
; 10                                          ; 1                             ;
; 11                                          ; 1                             ;
; 12                                          ; 7                             ;
; 13                                          ; 16                            ;
; 14                                          ; 15                            ;
; 15                                          ; 17                            ;
; 16                                          ; 147                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.91) ; Number of LABs  (Total = 254) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 183                           ;
; 1 Clock enable                     ; 31                            ;
; 1 Sync. clear                      ; 11                            ;
; 1 Sync. load                       ; 2                             ;
; 2 Clocks                           ; 4                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.43) ; Number of LABs  (Total = 254) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 5                             ;
; 3                                            ; 5                             ;
; 4                                            ; 4                             ;
; 5                                            ; 3                             ;
; 6                                            ; 2                             ;
; 7                                            ; 4                             ;
; 8                                            ; 4                             ;
; 9                                            ; 3                             ;
; 10                                           ; 0                             ;
; 11                                           ; 4                             ;
; 12                                           ; 10                            ;
; 13                                           ; 14                            ;
; 14                                           ; 4                             ;
; 15                                           ; 7                             ;
; 16                                           ; 38                            ;
; 17                                           ; 23                            ;
; 18                                           ; 11                            ;
; 19                                           ; 20                            ;
; 20                                           ; 8                             ;
; 21                                           ; 14                            ;
; 22                                           ; 5                             ;
; 23                                           ; 6                             ;
; 24                                           ; 6                             ;
; 25                                           ; 15                            ;
; 26                                           ; 5                             ;
; 27                                           ; 4                             ;
; 28                                           ; 5                             ;
; 29                                           ; 5                             ;
; 30                                           ; 3                             ;
; 31                                           ; 5                             ;
; 32                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.65) ; Number of LABs  (Total = 254) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 15                            ;
; 2                                               ; 11                            ;
; 3                                               ; 14                            ;
; 4                                               ; 10                            ;
; 5                                               ; 12                            ;
; 6                                               ; 14                            ;
; 7                                               ; 16                            ;
; 8                                               ; 21                            ;
; 9                                               ; 12                            ;
; 10                                              ; 14                            ;
; 11                                              ; 19                            ;
; 12                                              ; 22                            ;
; 13                                              ; 21                            ;
; 14                                              ; 7                             ;
; 15                                              ; 20                            ;
; 16                                              ; 17                            ;
; 17                                              ; 1                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
; 28                                              ; 1                             ;
; 29                                              ; 1                             ;
; 30                                              ; 1                             ;
; 31                                              ; 3                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.46) ; Number of LABs  (Total = 254) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 6                             ;
; 3                                            ; 9                             ;
; 4                                            ; 15                            ;
; 5                                            ; 11                            ;
; 6                                            ; 7                             ;
; 7                                            ; 11                            ;
; 8                                            ; 14                            ;
; 9                                            ; 14                            ;
; 10                                           ; 14                            ;
; 11                                           ; 13                            ;
; 12                                           ; 9                             ;
; 13                                           ; 13                            ;
; 14                                           ; 14                            ;
; 15                                           ; 9                             ;
; 16                                           ; 7                             ;
; 17                                           ; 12                            ;
; 18                                           ; 20                            ;
; 19                                           ; 7                             ;
; 20                                           ; 6                             ;
; 21                                           ; 7                             ;
; 22                                           ; 3                             ;
; 23                                           ; 3                             ;
; 24                                           ; 6                             ;
; 25                                           ; 7                             ;
; 26                                           ; 1                             ;
; 27                                           ; 8                             ;
; 28                                           ; 1                             ;
; 29                                           ; 1                             ;
; 30                                           ; 2                             ;
; 31                                           ; 1                             ;
; 32                                           ; 2                             ;
; 33                                           ; 0                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 29        ; 0            ; 29        ; 0            ; 0            ; 29        ; 29        ; 0            ; 29        ; 29        ; 0            ; 0            ; 0            ; 0            ; 21           ; 0            ; 0            ; 21           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 29        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 29           ; 0         ; 29           ; 29           ; 0         ; 0         ; 29           ; 0         ; 0         ; 29           ; 29           ; 29           ; 29           ; 8            ; 29           ; 29           ; 8            ; 29           ; 29           ; 29           ; 29           ; 29           ; 29           ; 29           ; 29           ; 29           ; 0         ; 29           ; 29           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; first_data         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_os[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_os[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_os[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_cs              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_rd              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_reset           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_convstab        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rx                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tx                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_busy            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_data[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_data[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_data[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_data[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_data[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_data[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_data[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_data[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_data[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_data[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_data[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_data[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_data[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_data[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_data[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad_data[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary               ;
+-----------------+-----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)  ; Delay Added in ns ;
+-----------------+-----------------------+-------------------+
; clk             ; uart:u3|uart_stat.000 ; 74.1              ;
; clk             ; clk                   ; 1.6               ;
+-----------------+-----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                   ;
+----------------------------------+--------------------------+-------------------+
; Source Register                  ; Destination Register     ; Delay Added in ns ;
+----------------------------------+--------------------------+-------------------+
; uart:u3|clkdiv:u0|clkout         ; uart:u3|clkdiv:u0|clkout ; 2.222             ;
; uart:u3|uart_stat.000            ; uart:u3|uart_stat.000    ; 1.865             ;
; uart:u3|uart_stat.000            ; uart:u3|uart_stat.001    ; 1.142             ;
; uart:u3|clkdiv:u0|cnt[7]         ; uart:u3|clkdiv:u0|clkout ; 1.111             ;
; uart:u3|clkdiv:u0|cnt[0]         ; uart:u3|clkdiv:u0|clkout ; 1.111             ;
; uart:u3|clkdiv:u0|cnt[1]         ; uart:u3|clkdiv:u0|clkout ; 1.111             ;
; uart:u3|clkdiv:u0|cnt[2]         ; uart:u3|clkdiv:u0|clkout ; 1.111             ;
; uart:u3|clkdiv:u0|cnt[3]         ; uart:u3|clkdiv:u0|clkout ; 1.111             ;
; uart:u3|clkdiv:u0|cnt[4]         ; uart:u3|clkdiv:u0|clkout ; 1.111             ;
; uart:u3|clkdiv:u0|cnt[5]         ; uart:u3|clkdiv:u0|clkout ; 1.111             ;
; uart:u3|clkdiv:u0|cnt[6]         ; uart:u3|clkdiv:u0|clkout ; 1.111             ;
; uart:u3|clkdiv:u0|cnt[15]        ; uart:u3|clkdiv:u0|clkout ; 1.111             ;
; uart:u3|clkdiv:u0|cnt[8]         ; uart:u3|clkdiv:u0|clkout ; 1.111             ;
; uart:u3|clkdiv:u0|cnt[9]         ; uart:u3|clkdiv:u0|clkout ; 1.111             ;
; uart:u3|clkdiv:u0|cnt[10]        ; uart:u3|clkdiv:u0|clkout ; 1.111             ;
; uart:u3|clkdiv:u0|cnt[11]        ; uart:u3|clkdiv:u0|clkout ; 1.111             ;
; uart:u3|clkdiv:u0|cnt[12]        ; uart:u3|clkdiv:u0|clkout ; 1.111             ;
; uart:u3|clkdiv:u0|cnt[13]        ; uart:u3|clkdiv:u0|clkout ; 1.111             ;
; uart:u3|clkdiv:u0|cnt[14]        ; uart:u3|clkdiv:u0|clkout ; 1.111             ;
; rst_n                            ; uart:u3|uart_stat.000    ; 0.933             ;
; uart:u3|Time_wait[15]            ; uart:u3|uart_stat.000    ; 0.933             ;
; uart:u3|Time_wait[0]             ; uart:u3|uart_stat.000    ; 0.933             ;
; uart:u3|Time_wait[1]             ; uart:u3|uart_stat.000    ; 0.933             ;
; uart:u3|Time_wait[2]             ; uart:u3|uart_stat.000    ; 0.933             ;
; uart:u3|Time_wait[3]             ; uart:u3|uart_stat.000    ; 0.933             ;
; uart:u3|Time_wait[4]             ; uart:u3|uart_stat.000    ; 0.933             ;
; uart:u3|Time_wait[5]             ; uart:u3|uart_stat.000    ; 0.933             ;
; uart:u3|Time_wait[6]             ; uart:u3|uart_stat.000    ; 0.933             ;
; uart:u3|Time_wait[7]             ; uart:u3|uart_stat.000    ; 0.933             ;
; uart:u3|Time_wait[8]             ; uart:u3|uart_stat.000    ; 0.933             ;
; uart:u3|Time_wait[9]             ; uart:u3|uart_stat.000    ; 0.933             ;
; uart:u3|Time_wait[10]            ; uart:u3|uart_stat.000    ; 0.933             ;
; uart:u3|Time_wait[11]            ; uart:u3|uart_stat.000    ; 0.933             ;
; uart:u3|Time_wait[12]            ; uart:u3|uart_stat.000    ; 0.933             ;
; uart:u3|Time_wait[13]            ; uart:u3|uart_stat.000    ; 0.933             ;
; uart:u3|Time_wait[14]            ; uart:u3|uart_stat.000    ; 0.933             ;
; uart:u3|uart_stat.010            ; uart:u3|uart_stat.000    ; 0.933             ;
; uart:u3|uart_stat.000            ; uart:u3|Time_wait[0]     ; 0.915             ;
; uart:u3|uart_stat.000            ; uart:u3|Time_wait[14]    ; 0.773             ;
; volt_cal:u2|bcd:bcd4_ist|resc[1] ; uart:u3|uart_ad[50][1]   ; 0.629             ;
; volt_cal:u2|bcd:bcd1_ist|resc[1] ; uart:u3|uart_ad[8][1]    ; 0.629             ;
; volt_cal:u2|bcd:bcd3_ist|resb[1] ; uart:u3|uart_ad[37][1]   ; 0.629             ;
; volt_cal:u2|bcd:bcd3_ist|resd[1] ; uart:u3|uart_ad[35][1]   ; 0.629             ;
; volt_cal:u2|bcd:bcd4_ist|resd[1] ; uart:u3|uart_ad[49][1]   ; 0.629             ;
; volt_cal:u2|bcd:bcd1_ist|resd[1] ; uart:u3|uart_ad[7][1]    ; 0.629             ;
; volt_cal:u2|bcd:bcd7_ist|resb[1] ; uart:u3|uart_ad[93][1]   ; 0.629             ;
; volt_cal:u2|bcd:bcd6_ist|resd[1] ; uart:u3|uart_ad[77][1]   ; 0.629             ;
; volt_cal:u2|bcd:bcd5_ist|resd[1] ; uart:u3|uart_ad[63][1]   ; 0.629             ;
; volt_cal:u2|bcd:bcd5_ist|resc[1] ; uart:u3|uart_ad[64][1]   ; 0.629             ;
; volt_cal:u2|ch6_sig[2]           ; uart:u3|uart_ad[74][2]   ; 0.629             ;
; volt_cal:u2|ch7_sig[2]           ; uart:u3|uart_ad[88][2]   ; 0.629             ;
; volt_cal:u2|bcd:bcd1_ist|resc[2] ; uart:u3|uart_ad[8][2]    ; 0.629             ;
; volt_cal:u2|bcd:bcd4_ist|resb[2] ; uart:u3|uart_ad[51][2]   ; 0.629             ;
; volt_cal:u2|bcd:bcd1_ist|resd[2] ; uart:u3|uart_ad[7][2]    ; 0.629             ;
; volt_cal:u2|bcd:bcd5_ist|resd[2] ; uart:u3|uart_ad[63][2]   ; 0.629             ;
; volt_cal:u2|bcd:bcd7_ist|resb[2] ; uart:u3|uart_ad[93][2]   ; 0.629             ;
; volt_cal:u2|bcd:bcd6_ist|resd[2] ; uart:u3|uart_ad[77][2]   ; 0.629             ;
; volt_cal:u2|bcd:bcd6_ist|resb[2] ; uart:u3|uart_ad[79][2]   ; 0.629             ;
; volt_cal:u2|bcd:bcd7_ist|resd[2] ; uart:u3|uart_ad[91][2]   ; 0.629             ;
; volt_cal:u2|bcd:bcd7_ist|resc[2] ; uart:u3|uart_ad[92][2]   ; 0.629             ;
; volt_cal:u2|bcd:bcd5_ist|resc[2] ; uart:u3|uart_ad[64][2]   ; 0.629             ;
; volt_cal:u2|bcd:bcd7_ist|rese[2] ; uart:u3|uart_ad[89][2]   ; 0.629             ;
; volt_cal:u2|bcd:bcd6_ist|rese[2] ; uart:u3|uart_ad[75][2]   ; 0.629             ;
; volt_cal:u2|bcd:bcd5_ist|rese[2] ; uart:u3|uart_ad[61][2]   ; 0.629             ;
; volt_cal:u2|bcd:bcd1_ist|rese[2] ; uart:u3|uart_ad[5][2]    ; 0.629             ;
; volt_cal:u2|bcd:bcd7_ist|rese[1] ; uart:u3|uart_ad[89][1]   ; 0.629             ;
; volt_cal:u2|bcd:bcd1_ist|rese[1] ; uart:u3|uart_ad[5][1]    ; 0.629             ;
; volt_cal:u2|bcd:bcd5_ist|rese[0] ; uart:u3|uart_ad[61][0]   ; 0.629             ;
; volt_cal:u2|bcd:bcd7_ist|rese[0] ; uart:u3|uart_ad[89][0]   ; 0.629             ;
; volt_cal:u2|bcd:bcd6_ist|rese[0] ; uart:u3|uart_ad[75][0]   ; 0.629             ;
; volt_cal:u2|bcd:bcd3_ist|rese[0] ; uart:u3|uart_ad[33][0]   ; 0.629             ;
; volt_cal:u2|bcd:bcd5_ist|resc[0] ; uart:u3|uart_ad[64][0]   ; 0.629             ;
; volt_cal:u2|bcd:bcd5_ist|resd[0] ; uart:u3|uart_ad[63][0]   ; 0.629             ;
; volt_cal:u2|bcd:bcd5_ist|resb[1] ; uart:u3|uart_ad[65][1]   ; 0.625             ;
; volt_cal:u2|bcd:bcd2_ist|resb[1] ; uart:u3|uart_ad[23][1]   ; 0.625             ;
; volt_cal:u2|bcd:bcd2_ist|resd[1] ; uart:u3|uart_ad[21][1]   ; 0.625             ;
; volt_cal:u2|bcd:bcd8_ist|resd[1] ; uart:u3|uart_ad[105][1]  ; 0.625             ;
; volt_cal:u2|bcd:bcd6_ist|resc[1] ; uart:u3|uart_ad[78][1]   ; 0.625             ;
; volt_cal:u2|bcd:bcd8_ist|resc[1] ; uart:u3|uart_ad[106][1]  ; 0.625             ;
; volt_cal:u2|bcd:bcd2_ist|resc[2] ; uart:u3|uart_ad[22][2]   ; 0.625             ;
; volt_cal:u2|bcd:bcd8_ist|resb[2] ; uart:u3|uart_ad[107][2]  ; 0.625             ;
; volt_cal:u2|bcd:bcd3_ist|resd[2] ; uart:u3|uart_ad[35][2]   ; 0.625             ;
; volt_cal:u2|bcd:bcd2_ist|resb[2] ; uart:u3|uart_ad[23][2]   ; 0.625             ;
; volt_cal:u2|bcd:bcd2_ist|resd[2] ; uart:u3|uart_ad[21][2]   ; 0.625             ;
; volt_cal:u2|bcd:bcd5_ist|resb[2] ; uart:u3|uart_ad[65][2]   ; 0.625             ;
; volt_cal:u2|bcd:bcd8_ist|resc[2] ; uart:u3|uart_ad[106][2]  ; 0.625             ;
; volt_cal:u2|bcd:bcd2_ist|rese[2] ; uart:u3|uart_ad[19][2]   ; 0.625             ;
; volt_cal:u2|bcd:bcd2_ist|rese[0] ; uart:u3|uart_ad[19][0]   ; 0.625             ;
; volt_cal:u2|bcd:bcd2_ist|resd[0] ; uart:u3|uart_ad[21][0]   ; 0.625             ;
; volt_cal:u2|bcd:bcd4_ist|resb[0] ; uart:u3|uart_ad[51][0]   ; 0.625             ;
; volt_cal:u2|bcd:bcd3_ist|resd[0] ; uart:u3|uart_ad[35][0]   ; 0.625             ;
; volt_cal:u2|bcd:bcd4_ist|resd[0] ; uart:u3|uart_ad[49][0]   ; 0.625             ;
; volt_cal:u2|bcd:bcd1_ist|resb[0] ; uart:u3|uart_ad[9][0]    ; 0.625             ;
; volt_cal:u2|bcd:bcd7_ist|resb[0] ; uart:u3|uart_ad[93][0]   ; 0.625             ;
; volt_cal:u2|bcd:bcd8_ist|resd[3] ; uart:u3|uart_ad[105][3]  ; 0.625             ;
; volt_cal:u2|ch6_sig[2]           ; uart:u3|uart_ad[74][1]   ; 0.613             ;
; volt_cal:u2|ch7_sig[2]           ; uart:u3|uart_ad[88][1]   ; 0.613             ;
; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][2]   ; 0.572             ;
; volt_cal:u2|ch2_sig[2]           ; uart:u3|uart_ad[18][2]   ; 0.570             ;
; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][1]   ; 0.556             ;
+----------------------------------+--------------------------+-------------------+
Note: This table only shows the top 100 paths that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Tue Jan 03 17:31:39 2017
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off ad706_test -c ad706_test
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE6F17C8 for design "ad706_test"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 176 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ad706_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node uart:u3|uart_stat.000 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node uart:u3|uart_stat~10
        Info (176357): Destination node uart:u3|Time_wait[0]~18
        Info (176357): Destination node uart:u3|uart_stat~11
Info (176353): Automatically promoted node uart:u3|clkdiv:u0|clkout 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node uart:u3|clkdiv:u0|clkout~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 15% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (169177): 21 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin first_data uses I/O standard 3.3-V LVTTL at R9
    Info (169178): Pin rx uses I/O standard 3.3-V LVTTL at M2
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at E1
    Info (169178): Pin ad_busy uses I/O standard 3.3-V LVTTL at T11
    Info (169178): Pin rst_n uses I/O standard 3.3-V LVTTL at N13
    Info (169178): Pin ad_data[15] uses I/O standard 3.3-V LVTTL at L9
    Info (169178): Pin ad_data[4] uses I/O standard 3.3-V LVTTL at T6
    Info (169178): Pin ad_data[3] uses I/O standard 3.3-V LVTTL at R6
    Info (169178): Pin ad_data[2] uses I/O standard 3.3-V LVTTL at T7
    Info (169178): Pin ad_data[1] uses I/O standard 3.3-V LVTTL at R7
    Info (169178): Pin ad_data[0] uses I/O standard 3.3-V LVTTL at T8
    Info (169178): Pin ad_data[7] uses I/O standard 3.3-V LVTTL at R4
    Info (169178): Pin ad_data[6] uses I/O standard 3.3-V LVTTL at T5
    Info (169178): Pin ad_data[5] uses I/O standard 3.3-V LVTTL at R5
    Info (169178): Pin ad_data[14] uses I/O standard 3.3-V LVTTL at L10
    Info (169178): Pin ad_data[13] uses I/O standard 3.3-V LVTTL at M9
    Info (169178): Pin ad_data[12] uses I/O standard 3.3-V LVTTL at T2
    Info (169178): Pin ad_data[11] uses I/O standard 3.3-V LVTTL at P3
    Info (169178): Pin ad_data[10] uses I/O standard 3.3-V LVTTL at T3
    Info (169178): Pin ad_data[9] uses I/O standard 3.3-V LVTTL at R3
    Info (169178): Pin ad_data[8] uses I/O standard 3.3-V LVTTL at T4
Info (144001): Generated suppressed messages file E:/AX301/29_ad706_test/output_files/ad706_test.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 734 megabytes
    Info: Processing ended: Tue Jan 03 17:31:58 2017
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:24


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/AX301/29_ad706_test/output_files/ad706_test.fit.smsg.


