TimeQuest Timing Analyzer report for TEI_GRUPO17
Tue Jul 22 17:41:29 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'IenA'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'IenB'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'CLK'
 31. Slow 1200mV 0C Model Hold: 'CLK'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'IenA'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'IenB'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Propagation Delay
 40. Minimum Propagation Delay
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'CLK'
 48. Fast 1200mV 0C Model Hold: 'CLK'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'IenA'
 51. Fast 1200mV 0C Model Minimum Pulse Width: 'IenB'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Propagation Delay
 57. Minimum Propagation Delay
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Propagation Delay
 65. Minimum Propagation Delay
 66. Board Trace Model Assignments
 67. Input Transition Times
 68. Slow Corner Signal Integrity Metrics
 69. Fast Corner Signal Integrity Metrics
 70. Setup Transfers
 71. Hold Transfers
 72. Report TCCS
 73. Report RSKM
 74. Unconstrained Paths
 75. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; TEI_GRUPO17                                        ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5F256C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }  ;
; IenA       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { IenA } ;
; IenB       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { IenB } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


--------------------------------------
; Slow 1200mV 85C Model Fmax Summary ;
--------------------------------------
No paths to report.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; CLK   ; 0.179 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.409 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -27.000                          ;
; IenA  ; -3.000 ; -3.000                           ;
; IenB  ; -3.000 ; -3.000                           ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                              ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ; reg_12bits:inst1|reg_1bit:inst10|inst4 ; IenA         ; CLK         ; 0.500        ; -0.205     ; 0.091      ;
; 0.179 ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ; reg_12bits:inst1|reg_1bit:inst8|inst4  ; IenA         ; CLK         ; 0.500        ; -0.205     ; 0.091      ;
; 0.179 ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ; reg_12bits:inst1|reg_1bit:inst9|inst4  ; IenA         ; CLK         ; 0.500        ; -0.205     ; 0.091      ;
; 0.181 ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ; reg_12bits:inst1|reg_1bit:inst11|inst4 ; IenA         ; CLK         ; 0.500        ; -0.203     ; 0.091      ;
; 0.185 ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ; reg_12bits:inst2|reg_1bit:inst2|inst4  ; IenB         ; CLK         ; 0.500        ; -0.199     ; 0.091      ;
; 0.185 ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ; reg_12bits:inst1|reg_1bit:inst5|inst4  ; IenA         ; CLK         ; 0.500        ; -0.199     ; 0.091      ;
; 0.186 ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ; reg_12bits:inst2|reg_1bit:inst11|inst4 ; IenB         ; CLK         ; 0.500        ; -0.198     ; 0.091      ;
; 0.186 ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ; reg_12bits:inst1|reg_1bit:inst4|inst4  ; IenA         ; CLK         ; 0.500        ; -0.198     ; 0.091      ;
; 0.186 ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ; reg_12bits:inst1|reg_1bit:inst3|inst4  ; IenA         ; CLK         ; 0.500        ; -0.198     ; 0.091      ;
; 0.187 ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ; reg_12bits:inst2|reg_1bit:inst10|inst4 ; IenB         ; CLK         ; 0.500        ; -0.197     ; 0.091      ;
; 0.187 ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ; reg_12bits:inst2|reg_1bit:inst4|inst4  ; IenB         ; CLK         ; 0.500        ; -0.197     ; 0.091      ;
; 0.187 ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ; reg_12bits:inst2|reg_1bit:inst3|inst4  ; IenB         ; CLK         ; 0.500        ; -0.197     ; 0.091      ;
; 0.187 ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ; reg_12bits:inst1|reg_1bit:inst2|inst4  ; IenA         ; CLK         ; 0.500        ; -0.197     ; 0.091      ;
; 0.188 ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ; reg_12bits:inst2|reg_1bit:inst6|inst4  ; IenB         ; CLK         ; 0.500        ; -0.196     ; 0.091      ;
; 0.190 ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ; reg_12bits:inst2|reg_1bit:inst7|inst4  ; IenB         ; CLK         ; 0.500        ; -0.194     ; 0.091      ;
; 0.190 ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ; reg_12bits:inst2|reg_1bit:inst|inst4   ; IenB         ; CLK         ; 0.500        ; -0.194     ; 0.091      ;
; 0.190 ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ; reg_12bits:inst2|reg_1bit:inst1|inst4  ; IenB         ; CLK         ; 0.500        ; -0.194     ; 0.091      ;
; 0.197 ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ; reg_12bits:inst2|reg_1bit:inst9|inst4  ; IenB         ; CLK         ; 0.500        ; -0.187     ; 0.091      ;
; 0.198 ; reg_12bits:inst1|reg_1bit:inst7|inst2~1  ; reg_12bits:inst1|reg_1bit:inst7|inst4  ; IenA         ; CLK         ; 0.500        ; -0.186     ; 0.091      ;
; 0.198 ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ; reg_12bits:inst1|reg_1bit:inst6|inst4  ; IenA         ; CLK         ; 0.500        ; -0.186     ; 0.091      ;
; 0.198 ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ; reg_12bits:inst1|reg_1bit:inst|inst4   ; IenA         ; CLK         ; 0.500        ; -0.186     ; 0.091      ;
; 0.198 ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ; reg_12bits:inst1|reg_1bit:inst1|inst4  ; IenA         ; CLK         ; 0.500        ; -0.186     ; 0.091      ;
; 0.199 ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ; reg_12bits:inst2|reg_1bit:inst8|inst4  ; IenB         ; CLK         ; 0.500        ; -0.185     ; 0.091      ;
; 0.205 ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ; reg_12bits:inst2|reg_1bit:inst5|inst4  ; IenB         ; CLK         ; 0.500        ; -0.179     ; 0.091      ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                               ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.409 ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ; reg_12bits:inst2|reg_1bit:inst5|inst4  ; IenB         ; CLK         ; -0.500       ; -0.047     ; 0.059      ;
; 0.414 ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ; reg_12bits:inst2|reg_1bit:inst8|inst4  ; IenB         ; CLK         ; -0.500       ; -0.052     ; 0.059      ;
; 0.415 ; reg_12bits:inst1|reg_1bit:inst7|inst2~1  ; reg_12bits:inst1|reg_1bit:inst7|inst4  ; IenA         ; CLK         ; -0.500       ; -0.053     ; 0.059      ;
; 0.415 ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ; reg_12bits:inst1|reg_1bit:inst6|inst4  ; IenA         ; CLK         ; -0.500       ; -0.053     ; 0.059      ;
; 0.415 ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ; reg_12bits:inst1|reg_1bit:inst|inst4   ; IenA         ; CLK         ; -0.500       ; -0.053     ; 0.059      ;
; 0.416 ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ; reg_12bits:inst2|reg_1bit:inst9|inst4  ; IenB         ; CLK         ; -0.500       ; -0.054     ; 0.059      ;
; 0.416 ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ; reg_12bits:inst1|reg_1bit:inst1|inst4  ; IenA         ; CLK         ; -0.500       ; -0.054     ; 0.059      ;
; 0.423 ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ; reg_12bits:inst2|reg_1bit:inst7|inst4  ; IenB         ; CLK         ; -0.500       ; -0.061     ; 0.059      ;
; 0.423 ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ; reg_12bits:inst2|reg_1bit:inst|inst4   ; IenB         ; CLK         ; -0.500       ; -0.061     ; 0.059      ;
; 0.424 ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ; reg_12bits:inst2|reg_1bit:inst10|inst4 ; IenB         ; CLK         ; -0.500       ; -0.062     ; 0.059      ;
; 0.424 ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ; reg_12bits:inst2|reg_1bit:inst1|inst4  ; IenB         ; CLK         ; -0.500       ; -0.062     ; 0.059      ;
; 0.425 ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ; reg_12bits:inst2|reg_1bit:inst6|inst4  ; IenB         ; CLK         ; -0.500       ; -0.063     ; 0.059      ;
; 0.425 ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ; reg_12bits:inst2|reg_1bit:inst11|inst4 ; IenB         ; CLK         ; -0.500       ; -0.063     ; 0.059      ;
; 0.427 ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ; reg_12bits:inst1|reg_1bit:inst2|inst4  ; IenA         ; CLK         ; -0.500       ; -0.065     ; 0.059      ;
; 0.428 ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ; reg_12bits:inst2|reg_1bit:inst4|inst4  ; IenB         ; CLK         ; -0.500       ; -0.066     ; 0.059      ;
; 0.428 ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ; reg_12bits:inst2|reg_1bit:inst3|inst4  ; IenB         ; CLK         ; -0.500       ; -0.066     ; 0.059      ;
; 0.428 ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ; reg_12bits:inst1|reg_1bit:inst4|inst4  ; IenA         ; CLK         ; -0.500       ; -0.066     ; 0.059      ;
; 0.428 ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ; reg_12bits:inst1|reg_1bit:inst3|inst4  ; IenA         ; CLK         ; -0.500       ; -0.066     ; 0.059      ;
; 0.429 ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ; reg_12bits:inst2|reg_1bit:inst2|inst4  ; IenB         ; CLK         ; -0.500       ; -0.067     ; 0.059      ;
; 0.429 ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ; reg_12bits:inst1|reg_1bit:inst5|inst4  ; IenA         ; CLK         ; -0.500       ; -0.067     ; 0.059      ;
; 0.430 ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ; reg_12bits:inst1|reg_1bit:inst11|inst4 ; IenA         ; CLK         ; -0.500       ; -0.068     ; 0.059      ;
; 0.431 ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ; reg_12bits:inst1|reg_1bit:inst10|inst4 ; IenA         ; CLK         ; -0.500       ; -0.069     ; 0.059      ;
; 0.431 ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ; reg_12bits:inst1|reg_1bit:inst8|inst4  ; IenA         ; CLK         ; -0.500       ; -0.069     ; 0.059      ;
; 0.432 ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ; reg_12bits:inst1|reg_1bit:inst9|inst4  ; IenA         ; CLK         ; -0.500       ; -0.070     ; 0.059      ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst7|inst4  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|inst4|clk                  ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|inst4|clk                   ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst1|inst4|clk                  ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|inst4|clk                   ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst10|inst4|clk                 ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst11|inst4|clk                 ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst6|inst4|clk                  ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst7|inst4|clk                  ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst8|inst4|clk                  ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst9|inst4|clk                  ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst10|inst4|clk                 ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst11|inst4|clk                 ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|inst4|clk                  ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst7|inst4|clk                  ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst8|inst4|clk                  ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst9|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst2|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst3|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst4|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst5|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst2|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|inst4|clk                  ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                            ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]              ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst7|inst4  ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'IenA'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; IenA  ; Rise       ; IenA                                     ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst10|inst2~1|datad               ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst8|inst2~1|datad                ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst11|inst2~1|datad               ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst9|inst2~1|datad                ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst|inst2~1|datad                 ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst1|inst2~1|datad                ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst2|inst2~1|datad                ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst3|inst2~1|datad                ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst4|inst2~1|datad                ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst5|inst2~1|datad                ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst6|inst2~1|datad                ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst7|inst2~1|datad                ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst7|inst2~1  ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~input|o                             ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~inputclkctrl|inclk[0]               ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~inputclkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~input|i                             ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~inputclkctrl|inclk[0]               ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~inputclkctrl|outclk                 ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~input|o                             ;
; 0.662  ; 0.662        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ;
; 0.662  ; 0.662        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst7|inst2~1  ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ;
; 0.682  ; 0.682        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst6|inst2~1|datad                ;
; 0.682  ; 0.682        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst7|inst2~1|datad                ;
; 0.683  ; 0.683        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst2|inst2~1|datad                ;
; 0.683  ; 0.683        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst5|inst2~1|datad                ;
; 0.684  ; 0.684        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst3|inst2~1|datad                ;
; 0.684  ; 0.684        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst4|inst2~1|datad                ;
; 0.685  ; 0.685        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst10|inst2~1|datad               ;
; 0.685  ; 0.685        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst11|inst2~1|datad               ;
; 0.685  ; 0.685        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst1|inst2~1|datad                ;
; 0.685  ; 0.685        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst8|inst2~1|datad                ;
; 0.685  ; 0.685        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst9|inst2~1|datad                ;
; 0.685  ; 0.685        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst|inst2~1|datad                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'IenB'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; IenB  ; Rise       ; IenB                                     ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst|inst2~1|datad                 ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst1|inst2~1|datad                ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst10|inst2~1|datad               ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst11|inst2~1|datad               ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst6|inst2~1|datad                ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst7|inst2~1|datad                ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst2|inst2~1|datad                ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst3|inst2~1|datad                ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst4|inst2~1|datad                ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst9|inst2~1|datad                ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst8|inst2~1|datad                ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst5|inst2~1|datad                ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~input|o                             ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~inputclkctrl|inclk[0]               ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~inputclkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~input|i                             ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~inputclkctrl|inclk[0]               ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~inputclkctrl|outclk                 ;
; 0.657  ; 0.657        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ;
; 0.660  ; 0.660        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ;
; 0.660  ; 0.660        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~input|o                             ;
; 0.662  ; 0.662        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ;
; 0.662  ; 0.662        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ;
; 0.677  ; 0.677        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst5|inst2~1|datad                ;
; 0.680  ; 0.680        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst8|inst2~1|datad                ;
; 0.680  ; 0.680        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst9|inst2~1|datad                ;
; 0.681  ; 0.681        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst10|inst2~1|datad               ;
; 0.681  ; 0.681        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst2|inst2~1|datad                ;
; 0.681  ; 0.681        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst3|inst2~1|datad                ;
; 0.681  ; 0.681        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst4|inst2~1|datad                ;
; 0.681  ; 0.681        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst7|inst2~1|datad                ;
; 0.682  ; 0.682        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst11|inst2~1|datad               ;
; 0.682  ; 0.682        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst6|inst2~1|datad                ;
; 0.684  ; 0.684        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst|inst2~1|datad                 ;
; 0.685  ; 0.685        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst1|inst2~1|datad                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; IenA       ; 2.476 ; 2.938 ; Fall       ; IenA            ;
;  BidirBus[0]  ; IenA       ; 2.189 ; 2.605 ; Fall       ; IenA            ;
;  BidirBus[1]  ; IenA       ; 2.164 ; 2.579 ; Fall       ; IenA            ;
;  BidirBus[2]  ; IenA       ; 2.295 ; 2.706 ; Fall       ; IenA            ;
;  BidirBus[3]  ; IenA       ; 2.266 ; 2.696 ; Fall       ; IenA            ;
;  BidirBus[4]  ; IenA       ; 2.328 ; 2.762 ; Fall       ; IenA            ;
;  BidirBus[5]  ; IenA       ; 2.352 ; 2.788 ; Fall       ; IenA            ;
;  BidirBus[6]  ; IenA       ; 2.476 ; 2.938 ; Fall       ; IenA            ;
;  BidirBus[7]  ; IenA       ; 2.378 ; 2.852 ; Fall       ; IenA            ;
;  BidirBus[8]  ; IenA       ; 2.281 ; 2.697 ; Fall       ; IenA            ;
;  BidirBus[9]  ; IenA       ; 2.193 ; 2.613 ; Fall       ; IenA            ;
;  BidirBus[10] ; IenA       ; 2.426 ; 2.841 ; Fall       ; IenA            ;
;  BidirBus[11] ; IenA       ; 2.294 ; 2.719 ; Fall       ; IenA            ;
; B[*]          ; IenB       ; 2.626 ; 3.084 ; Fall       ; IenB            ;
;  B[0]         ; IenB       ; 2.219 ; 2.639 ; Fall       ; IenB            ;
;  B[1]         ; IenB       ; 2.531 ; 2.950 ; Fall       ; IenB            ;
;  B[2]         ; IenB       ; 2.233 ; 2.664 ; Fall       ; IenB            ;
;  B[3]         ; IenB       ; 2.177 ; 2.600 ; Fall       ; IenB            ;
;  B[4]         ; IenB       ; 1.898 ; 2.319 ; Fall       ; IenB            ;
;  B[5]         ; IenB       ; 2.191 ; 2.606 ; Fall       ; IenB            ;
;  B[6]         ; IenB       ; 2.626 ; 3.084 ; Fall       ; IenB            ;
;  B[7]         ; IenB       ; 2.124 ; 2.539 ; Fall       ; IenB            ;
;  B[8]         ; IenB       ; 2.146 ; 2.561 ; Fall       ; IenB            ;
;  B[9]         ; IenB       ; 2.113 ; 2.546 ; Fall       ; IenB            ;
;  B[10]        ; IenB       ; 0.647 ; 0.800 ; Fall       ; IenB            ;
;  B[11]        ; IenB       ; 2.426 ; 2.851 ; Fall       ; IenB            ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; BidirBus[*]   ; IenA       ; -1.206 ; -1.611 ; Fall       ; IenA            ;
;  BidirBus[0]  ; IenA       ; -1.261 ; -1.668 ; Fall       ; IenA            ;
;  BidirBus[1]  ; IenA       ; -1.238 ; -1.644 ; Fall       ; IenA            ;
;  BidirBus[2]  ; IenA       ; -1.382 ; -1.765 ; Fall       ; IenA            ;
;  BidirBus[3]  ; IenA       ; -1.325 ; -1.731 ; Fall       ; IenA            ;
;  BidirBus[4]  ; IenA       ; -1.273 ; -1.694 ; Fall       ; IenA            ;
;  BidirBus[5]  ; IenA       ; -1.294 ; -1.717 ; Fall       ; IenA            ;
;  BidirBus[6]  ; IenA       ; -1.540 ; -1.991 ; Fall       ; IenA            ;
;  BidirBus[7]  ; IenA       ; -1.583 ; -2.035 ; Fall       ; IenA            ;
;  BidirBus[8]  ; IenA       ; -1.217 ; -1.623 ; Fall       ; IenA            ;
;  BidirBus[9]  ; IenA       ; -1.267 ; -1.678 ; Fall       ; IenA            ;
;  BidirBus[10] ; IenA       ; -1.206 ; -1.611 ; Fall       ; IenA            ;
;  BidirBus[11] ; IenA       ; -1.236 ; -1.651 ; Fall       ; IenA            ;
; B[*]          ; IenB       ; 0.340  ; 0.186  ; Fall       ; IenB            ;
;  B[0]         ; IenB       ; -1.294 ; -1.705 ; Fall       ; IenB            ;
;  B[1]         ; IenB       ; -1.466 ; -1.876 ; Fall       ; IenB            ;
;  B[2]         ; IenB       ; -1.311 ; -1.730 ; Fall       ; IenB            ;
;  B[3]         ; IenB       ; -1.115 ; -1.516 ; Fall       ; IenB            ;
;  B[4]         ; IenB       ; -0.989 ; -1.398 ; Fall       ; IenB            ;
;  B[5]         ; IenB       ; -1.268 ; -1.674 ; Fall       ; IenB            ;
;  B[6]         ; IenB       ; -1.525 ; -1.973 ; Fall       ; IenB            ;
;  B[7]         ; IenB       ; -1.201 ; -1.607 ; Fall       ; IenB            ;
;  B[8]         ; IenB       ; -1.222 ; -1.628 ; Fall       ; IenB            ;
;  B[9]         ; IenB       ; -1.331 ; -1.738 ; Fall       ; IenB            ;
;  B[10]        ; IenB       ; 0.340  ; 0.186  ; Fall       ; IenB            ;
;  B[11]        ; IenB       ; -1.478 ; -1.877 ; Fall       ; IenB            ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 15.941 ; 15.882 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 5.762  ; 5.811  ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 5.894  ; 5.841  ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 9.611  ; 9.714  ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 9.067  ; 9.016  ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 9.539  ; 9.537  ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 10.526 ; 10.518 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 12.741 ; 12.680 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 13.363 ; 13.305 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 14.372 ; 14.350 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 14.864 ; 14.815 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 15.463 ; 15.451 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 15.941 ; 15.882 ; Rise       ; CLK             ;
; C             ; CLK        ; 15.152 ; 15.885 ; Rise       ; CLK             ;
; RegA[*]       ; CLK        ; 6.148  ; 6.240  ; Rise       ; CLK             ;
;  RegA[0]      ; CLK        ; 4.832  ; 4.847  ; Rise       ; CLK             ;
;  RegA[1]      ; CLK        ; 4.817  ; 4.830  ; Rise       ; CLK             ;
;  RegA[2]      ; CLK        ; 4.779  ; 4.804  ; Rise       ; CLK             ;
;  RegA[3]      ; CLK        ; 4.943  ; 4.999  ; Rise       ; CLK             ;
;  RegA[4]      ; CLK        ; 4.953  ; 4.978  ; Rise       ; CLK             ;
;  RegA[5]      ; CLK        ; 5.128  ; 5.156  ; Rise       ; CLK             ;
;  RegA[6]      ; CLK        ; 4.824  ; 4.838  ; Rise       ; CLK             ;
;  RegA[7]      ; CLK        ; 4.858  ; 4.874  ; Rise       ; CLK             ;
;  RegA[8]      ; CLK        ; 5.066  ; 5.065  ; Rise       ; CLK             ;
;  RegA[9]      ; CLK        ; 5.034  ; 5.033  ; Rise       ; CLK             ;
;  RegA[10]     ; CLK        ; 6.148  ; 6.240  ; Rise       ; CLK             ;
;  RegA[11]     ; CLK        ; 5.073  ; 5.071  ; Rise       ; CLK             ;
; Suma[*]       ; CLK        ; 16.128 ; 16.059 ; Rise       ; CLK             ;
;  Suma[0]      ; CLK        ; 5.982  ; 6.019  ; Rise       ; CLK             ;
;  Suma[1]      ; CLK        ; 6.170  ; 6.115  ; Rise       ; CLK             ;
;  Suma[2]      ; CLK        ; 8.429  ; 8.441  ; Rise       ; CLK             ;
;  Suma[3]      ; CLK        ; 8.999  ; 8.958  ; Rise       ; CLK             ;
;  Suma[4]      ; CLK        ; 9.539  ; 9.537  ; Rise       ; CLK             ;
;  Suma[5]      ; CLK        ; 10.642 ; 10.617 ; Rise       ; CLK             ;
;  Suma[6]      ; CLK        ; 12.751 ; 12.690 ; Rise       ; CLK             ;
;  Suma[7]      ; CLK        ; 13.060 ; 13.008 ; Rise       ; CLK             ;
;  Suma[8]      ; CLK        ; 14.384 ; 14.358 ; Rise       ; CLK             ;
;  Suma[9]      ; CLK        ; 15.006 ; 14.946 ; Rise       ; CLK             ;
;  Suma[10]     ; CLK        ; 15.504 ; 15.477 ; Rise       ; CLK             ;
;  Suma[11]     ; CLK        ; 16.128 ; 16.059 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 5.047 ; 5.008 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 5.275 ; 5.312 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 5.047 ; 5.008 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 6.419 ; 6.492 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 5.312 ; 5.281 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 5.414 ; 5.445 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 5.148 ; 5.161 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 5.479 ; 5.453 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 5.549 ; 5.501 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 5.245 ; 5.193 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 5.238 ; 5.200 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 5.244 ; 5.202 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 5.057 ; 5.020 ; Rise       ; CLK             ;
; C             ; CLK        ; 5.046 ; 5.062 ; Rise       ; CLK             ;
; RegA[*]       ; CLK        ; 4.688 ; 4.712 ; Rise       ; CLK             ;
;  RegA[0]      ; CLK        ; 4.735 ; 4.750 ; Rise       ; CLK             ;
;  RegA[1]      ; CLK        ; 4.721 ; 4.733 ; Rise       ; CLK             ;
;  RegA[2]      ; CLK        ; 4.688 ; 4.712 ; Rise       ; CLK             ;
;  RegA[3]      ; CLK        ; 4.843 ; 4.896 ; Rise       ; CLK             ;
;  RegA[4]      ; CLK        ; 4.853 ; 4.876 ; Rise       ; CLK             ;
;  RegA[5]      ; CLK        ; 5.020 ; 5.047 ; Rise       ; CLK             ;
;  RegA[6]      ; CLK        ; 4.729 ; 4.742 ; Rise       ; CLK             ;
;  RegA[7]      ; CLK        ; 4.761 ; 4.776 ; Rise       ; CLK             ;
;  RegA[8]      ; CLK        ; 4.960 ; 4.959 ; Rise       ; CLK             ;
;  RegA[9]      ; CLK        ; 4.930 ; 4.928 ; Rise       ; CLK             ;
;  RegA[10]     ; CLK        ; 6.051 ; 6.141 ; Rise       ; CLK             ;
;  RegA[11]     ; CLK        ; 4.967 ; 4.965 ; Rise       ; CLK             ;
; Suma[*]       ; CLK        ; 5.236 ; 5.190 ; Rise       ; CLK             ;
;  Suma[0]      ; CLK        ; 5.486 ; 5.512 ; Rise       ; CLK             ;
;  Suma[1]      ; CLK        ; 5.313 ; 5.271 ; Rise       ; CLK             ;
;  Suma[2]      ; CLK        ; 5.237 ; 5.219 ; Rise       ; CLK             ;
;  Suma[3]      ; CLK        ; 5.243 ; 5.222 ; Rise       ; CLK             ;
;  Suma[4]      ; CLK        ; 5.414 ; 5.445 ; Rise       ; CLK             ;
;  Suma[5]      ; CLK        ; 5.263 ; 5.260 ; Rise       ; CLK             ;
;  Suma[6]      ; CLK        ; 5.489 ; 5.463 ; Rise       ; CLK             ;
;  Suma[7]      ; CLK        ; 5.257 ; 5.216 ; Rise       ; CLK             ;
;  Suma[8]      ; CLK        ; 5.256 ; 5.201 ; Rise       ; CLK             ;
;  Suma[9]      ; CLK        ; 5.373 ; 5.326 ; Rise       ; CLK             ;
;  Suma[10]     ; CLK        ; 5.283 ; 5.228 ; Rise       ; CLK             ;
;  Suma[11]     ; CLK        ; 5.236 ; 5.190 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 5.829 ; 5.829 ; 6.229 ; 6.138 ;
; OenSUM     ; BidirBus[1]  ; 5.819 ; 5.819 ; 6.219 ; 6.128 ;
; OenSUM     ; BidirBus[2]  ; 6.129 ; 6.129 ; 6.629 ; 6.540 ;
; OenSUM     ; BidirBus[3]  ; 6.139 ; 6.139 ; 6.639 ; 6.550 ;
; OenSUM     ; BidirBus[4]  ; 6.089 ; 6.089 ; 6.583 ; 6.494 ;
; OenSUM     ; BidirBus[5]  ; 6.079 ; 6.079 ; 6.573 ; 6.484 ;
; OenSUM     ; BidirBus[6]  ; 5.861 ; 5.861 ; 6.258 ; 6.167 ;
; OenSUM     ; BidirBus[7]  ; 5.851 ; 5.851 ; 6.248 ; 6.157 ;
; OenSUM     ; BidirBus[8]  ; 5.987 ; 5.987 ; 6.444 ; 6.353 ;
; OenSUM     ; BidirBus[9]  ; 5.997 ; 5.997 ; 6.454 ; 6.363 ;
; OenSUM     ; BidirBus[10] ; 5.987 ; 5.987 ; 6.444 ; 6.353 ;
; OenSUM     ; BidirBus[11] ; 5.997 ; 5.997 ; 6.454 ; 6.363 ;
+------------+--------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 5.518 ; 5.518 ; 5.918 ; 5.910 ;
; OenSUM     ; BidirBus[1]  ; 5.508 ; 5.508 ; 5.908 ; 5.900 ;
; OenSUM     ; BidirBus[2]  ; 5.805 ; 5.805 ; 6.305 ; 6.293 ;
; OenSUM     ; BidirBus[3]  ; 5.815 ; 5.815 ; 6.315 ; 6.303 ;
; OenSUM     ; BidirBus[4]  ; 5.766 ; 5.766 ; 6.260 ; 6.248 ;
; OenSUM     ; BidirBus[5]  ; 5.756 ; 5.756 ; 6.250 ; 6.238 ;
; OenSUM     ; BidirBus[6]  ; 5.549 ; 5.549 ; 5.946 ; 5.938 ;
; OenSUM     ; BidirBus[7]  ; 5.539 ; 5.539 ; 5.936 ; 5.928 ;
; OenSUM     ; BidirBus[8]  ; 5.670 ; 5.670 ; 6.125 ; 6.117 ;
; OenSUM     ; BidirBus[9]  ; 5.680 ; 5.680 ; 6.135 ; 6.127 ;
; OenSUM     ; BidirBus[10] ; 5.670 ; 5.670 ; 6.125 ; 6.117 ;
; OenSUM     ; BidirBus[11] ; 5.680 ; 5.680 ; 6.135 ; 6.127 ;
+------------+--------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


-------------------------------------
; Slow 1200mV 0C Model Fmax Summary ;
-------------------------------------
No paths to report.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.214 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.419 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -27.000                         ;
; IenA  ; -3.000 ; -3.000                          ;
; IenB  ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                               ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.214 ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ; reg_12bits:inst2|reg_1bit:inst2|inst4  ; IenB         ; CLK         ; 0.500        ; -0.183     ; 0.078      ;
; 0.215 ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ; reg_12bits:inst1|reg_1bit:inst10|inst4 ; IenA         ; CLK         ; 0.500        ; -0.182     ; 0.078      ;
; 0.215 ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ; reg_12bits:inst1|reg_1bit:inst8|inst4  ; IenA         ; CLK         ; 0.500        ; -0.182     ; 0.078      ;
; 0.215 ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ; reg_12bits:inst1|reg_1bit:inst9|inst4  ; IenA         ; CLK         ; 0.500        ; -0.182     ; 0.078      ;
; 0.215 ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ; reg_12bits:inst1|reg_1bit:inst5|inst4  ; IenA         ; CLK         ; 0.500        ; -0.182     ; 0.078      ;
; 0.216 ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ; reg_12bits:inst2|reg_1bit:inst4|inst4  ; IenB         ; CLK         ; 0.500        ; -0.181     ; 0.078      ;
; 0.216 ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ; reg_12bits:inst2|reg_1bit:inst3|inst4  ; IenB         ; CLK         ; 0.500        ; -0.181     ; 0.078      ;
; 0.217 ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ; reg_12bits:inst1|reg_1bit:inst11|inst4 ; IenA         ; CLK         ; 0.500        ; -0.180     ; 0.078      ;
; 0.217 ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ; reg_12bits:inst1|reg_1bit:inst4|inst4  ; IenA         ; CLK         ; 0.500        ; -0.180     ; 0.078      ;
; 0.217 ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ; reg_12bits:inst1|reg_1bit:inst3|inst4  ; IenA         ; CLK         ; 0.500        ; -0.180     ; 0.078      ;
; 0.217 ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ; reg_12bits:inst1|reg_1bit:inst2|inst4  ; IenA         ; CLK         ; 0.500        ; -0.180     ; 0.078      ;
; 0.219 ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ; reg_12bits:inst2|reg_1bit:inst6|inst4  ; IenB         ; CLK         ; 0.500        ; -0.178     ; 0.078      ;
; 0.220 ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ; reg_12bits:inst2|reg_1bit:inst10|inst4 ; IenB         ; CLK         ; 0.500        ; -0.177     ; 0.078      ;
; 0.220 ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ; reg_12bits:inst2|reg_1bit:inst11|inst4 ; IenB         ; CLK         ; 0.500        ; -0.177     ; 0.078      ;
; 0.221 ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ; reg_12bits:inst2|reg_1bit:inst7|inst4  ; IenB         ; CLK         ; 0.500        ; -0.176     ; 0.078      ;
; 0.221 ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ; reg_12bits:inst2|reg_1bit:inst1|inst4  ; IenB         ; CLK         ; 0.500        ; -0.176     ; 0.078      ;
; 0.222 ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ; reg_12bits:inst2|reg_1bit:inst|inst4   ; IenB         ; CLK         ; 0.500        ; -0.175     ; 0.078      ;
; 0.228 ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ; reg_12bits:inst2|reg_1bit:inst9|inst4  ; IenB         ; CLK         ; 0.500        ; -0.169     ; 0.078      ;
; 0.229 ; reg_12bits:inst1|reg_1bit:inst7|inst2~1  ; reg_12bits:inst1|reg_1bit:inst7|inst4  ; IenA         ; CLK         ; 0.500        ; -0.168     ; 0.078      ;
; 0.229 ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ; reg_12bits:inst1|reg_1bit:inst6|inst4  ; IenA         ; CLK         ; 0.500        ; -0.168     ; 0.078      ;
; 0.230 ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ; reg_12bits:inst2|reg_1bit:inst8|inst4  ; IenB         ; CLK         ; 0.500        ; -0.167     ; 0.078      ;
; 0.230 ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ; reg_12bits:inst1|reg_1bit:inst|inst4   ; IenA         ; CLK         ; 0.500        ; -0.167     ; 0.078      ;
; 0.230 ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ; reg_12bits:inst1|reg_1bit:inst1|inst4  ; IenA         ; CLK         ; 0.500        ; -0.167     ; 0.078      ;
; 0.232 ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ; reg_12bits:inst2|reg_1bit:inst5|inst4  ; IenB         ; CLK         ; 0.500        ; -0.165     ; 0.078      ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.419 ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ; reg_12bits:inst2|reg_1bit:inst8|inst4  ; IenB         ; CLK         ; -0.500       ; -0.050     ; 0.053      ;
; 0.419 ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ; reg_12bits:inst2|reg_1bit:inst5|inst4  ; IenB         ; CLK         ; -0.500       ; -0.050     ; 0.053      ;
; 0.421 ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ; reg_12bits:inst2|reg_1bit:inst9|inst4  ; IenB         ; CLK         ; -0.500       ; -0.052     ; 0.053      ;
; 0.421 ; reg_12bits:inst1|reg_1bit:inst7|inst2~1  ; reg_12bits:inst1|reg_1bit:inst7|inst4  ; IenA         ; CLK         ; -0.500       ; -0.052     ; 0.053      ;
; 0.421 ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ; reg_12bits:inst1|reg_1bit:inst6|inst4  ; IenA         ; CLK         ; -0.500       ; -0.052     ; 0.053      ;
; 0.421 ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ; reg_12bits:inst1|reg_1bit:inst|inst4   ; IenA         ; CLK         ; -0.500       ; -0.052     ; 0.053      ;
; 0.422 ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ; reg_12bits:inst1|reg_1bit:inst1|inst4  ; IenA         ; CLK         ; -0.500       ; -0.053     ; 0.053      ;
; 0.429 ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ; reg_12bits:inst2|reg_1bit:inst10|inst4 ; IenB         ; CLK         ; -0.500       ; -0.060     ; 0.053      ;
; 0.429 ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ; reg_12bits:inst2|reg_1bit:inst7|inst4  ; IenB         ; CLK         ; -0.500       ; -0.060     ; 0.053      ;
; 0.430 ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ; reg_12bits:inst2|reg_1bit:inst|inst4   ; IenB         ; CLK         ; -0.500       ; -0.061     ; 0.053      ;
; 0.430 ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ; reg_12bits:inst2|reg_1bit:inst1|inst4  ; IenB         ; CLK         ; -0.500       ; -0.061     ; 0.053      ;
; 0.430 ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ; reg_12bits:inst2|reg_1bit:inst11|inst4 ; IenB         ; CLK         ; -0.500       ; -0.061     ; 0.053      ;
; 0.431 ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ; reg_12bits:inst2|reg_1bit:inst6|inst4  ; IenB         ; CLK         ; -0.500       ; -0.062     ; 0.053      ;
; 0.432 ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ; reg_12bits:inst1|reg_1bit:inst11|inst4 ; IenA         ; CLK         ; -0.500       ; -0.063     ; 0.053      ;
; 0.434 ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ; reg_12bits:inst1|reg_1bit:inst10|inst4 ; IenA         ; CLK         ; -0.500       ; -0.065     ; 0.053      ;
; 0.434 ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ; reg_12bits:inst1|reg_1bit:inst8|inst4  ; IenA         ; CLK         ; -0.500       ; -0.065     ; 0.053      ;
; 0.434 ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ; reg_12bits:inst1|reg_1bit:inst9|inst4  ; IenA         ; CLK         ; -0.500       ; -0.065     ; 0.053      ;
; 0.434 ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ; reg_12bits:inst1|reg_1bit:inst4|inst4  ; IenA         ; CLK         ; -0.500       ; -0.065     ; 0.053      ;
; 0.434 ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ; reg_12bits:inst1|reg_1bit:inst3|inst4  ; IenA         ; CLK         ; -0.500       ; -0.065     ; 0.053      ;
; 0.434 ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ; reg_12bits:inst1|reg_1bit:inst2|inst4  ; IenA         ; CLK         ; -0.500       ; -0.065     ; 0.053      ;
; 0.435 ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ; reg_12bits:inst2|reg_1bit:inst4|inst4  ; IenB         ; CLK         ; -0.500       ; -0.066     ; 0.053      ;
; 0.435 ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ; reg_12bits:inst2|reg_1bit:inst3|inst4  ; IenB         ; CLK         ; -0.500       ; -0.066     ; 0.053      ;
; 0.436 ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ; reg_12bits:inst1|reg_1bit:inst5|inst4  ; IenA         ; CLK         ; -0.500       ; -0.067     ; 0.053      ;
; 0.437 ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ; reg_12bits:inst2|reg_1bit:inst2|inst4  ; IenB         ; CLK         ; -0.500       ; -0.068     ; 0.053      ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst7|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|inst4|clk                  ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|inst4|clk                   ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst1|inst4|clk                  ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|inst4|clk                   ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst10|inst4|clk                 ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst11|inst4|clk                 ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst6|inst4|clk                  ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst7|inst4|clk                  ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst8|inst4|clk                  ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst9|inst4|clk                  ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst10|inst4|clk                 ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst11|inst4|clk                 ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|inst4|clk                  ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst7|inst4|clk                  ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst9|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst2|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst3|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst4|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst5|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst2|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst8|inst4|clk                  ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]              ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst7|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'IenA'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; IenA  ; Rise       ; IenA                                     ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst10|inst2~1|datad               ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst8|inst2~1|datad                ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst11|inst2~1|datad               ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst9|inst2~1|datad                ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst6|inst2~1|datad                ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst7|inst2~1|datad                ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst2|inst2~1|datad                ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst5|inst2~1|datad                ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst1|inst2~1|datad                ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst3|inst2~1|datad                ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst4|inst2~1|datad                ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst|inst2~1|datad                 ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~input|o                             ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~inputclkctrl|inclk[0]               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~inputclkctrl|outclk                 ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst7|inst2~1  ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~input|i                             ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst7|inst2~1  ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~inputclkctrl|inclk[0]               ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~inputclkctrl|outclk                 ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~input|o                             ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst|inst2~1|datad                 ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst1|inst2~1|datad                ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst2|inst2~1|datad                ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst3|inst2~1|datad                ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst4|inst2~1|datad                ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst5|inst2~1|datad                ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst6|inst2~1|datad                ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst7|inst2~1|datad                ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst11|inst2~1|datad               ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst9|inst2~1|datad                ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst10|inst2~1|datad               ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst8|inst2~1|datad                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'IenB'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; IenB  ; Rise       ; IenB                                     ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst10|inst2~1|datad               ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst6|inst2~1|datad                ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst7|inst2~1|datad                ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst11|inst2~1|datad               ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst9|inst2~1|datad                ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst1|inst2~1|datad                ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst8|inst2~1|datad                ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst|inst2~1|datad                 ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst2|inst2~1|datad                ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst3|inst2~1|datad                ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst4|inst2~1|datad                ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~input|o                             ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst5|inst2~1|datad                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~inputclkctrl|inclk[0]               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~inputclkctrl|outclk                 ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~input|i                             ;
; 0.636  ; 0.636        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ;
; 0.639  ; 0.639        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ;
; 0.639  ; 0.639        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ;
; 0.639  ; 0.639        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~inputclkctrl|inclk[0]               ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~inputclkctrl|outclk                 ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst5|inst2~1|datad                ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~input|o                             ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst2|inst2~1|datad                ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst3|inst2~1|datad                ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst4|inst2~1|datad                ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst1|inst2~1|datad                ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst8|inst2~1|datad                ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst9|inst2~1|datad                ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst|inst2~1|datad                 ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst10|inst2~1|datad               ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst11|inst2~1|datad               ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst7|inst2~1|datad                ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst6|inst2~1|datad                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; IenA       ; 2.136 ; 2.539 ; Fall       ; IenA            ;
;  BidirBus[0]  ; IenA       ; 1.873 ; 2.226 ; Fall       ; IenA            ;
;  BidirBus[1]  ; IenA       ; 1.850 ; 2.202 ; Fall       ; IenA            ;
;  BidirBus[2]  ; IenA       ; 1.975 ; 2.313 ; Fall       ; IenA            ;
;  BidirBus[3]  ; IenA       ; 1.950 ; 2.298 ; Fall       ; IenA            ;
;  BidirBus[4]  ; IenA       ; 2.004 ; 2.354 ; Fall       ; IenA            ;
;  BidirBus[5]  ; IenA       ; 2.015 ; 2.376 ; Fall       ; IenA            ;
;  BidirBus[6]  ; IenA       ; 2.136 ; 2.539 ; Fall       ; IenA            ;
;  BidirBus[7]  ; IenA       ; 2.055 ; 2.462 ; Fall       ; IenA            ;
;  BidirBus[8]  ; IenA       ; 1.950 ; 2.303 ; Fall       ; IenA            ;
;  BidirBus[9]  ; IenA       ; 1.878 ; 2.236 ; Fall       ; IenA            ;
;  BidirBus[10] ; IenA       ; 2.097 ; 2.449 ; Fall       ; IenA            ;
;  BidirBus[11] ; IenA       ; 1.965 ; 2.331 ; Fall       ; IenA            ;
; B[*]          ; IenB       ; 2.267 ; 2.663 ; Fall       ; IenB            ;
;  B[0]         ; IenB       ; 1.899 ; 2.258 ; Fall       ; IenB            ;
;  B[1]         ; IenB       ; 2.187 ; 2.531 ; Fall       ; IenB            ;
;  B[2]         ; IenB       ; 1.916 ; 2.273 ; Fall       ; IenB            ;
;  B[3]         ; IenB       ; 1.863 ; 2.211 ; Fall       ; IenB            ;
;  B[4]         ; IenB       ; 1.611 ; 1.968 ; Fall       ; IenB            ;
;  B[5]         ; IenB       ; 1.872 ; 2.228 ; Fall       ; IenB            ;
;  B[6]         ; IenB       ; 2.267 ; 2.663 ; Fall       ; IenB            ;
;  B[7]         ; IenB       ; 1.812 ; 2.164 ; Fall       ; IenB            ;
;  B[8]         ; IenB       ; 1.832 ; 2.185 ; Fall       ; IenB            ;
;  B[9]         ; IenB       ; 1.811 ; 2.177 ; Fall       ; IenB            ;
;  B[10]        ; IenB       ; 0.582 ; 0.773 ; Fall       ; IenB            ;
;  B[11]        ; IenB       ; 2.096 ; 2.438 ; Fall       ; IenB            ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; BidirBus[*]   ; IenA       ; -1.005 ; -1.349 ; Fall       ; IenA            ;
;  BidirBus[0]  ; IenA       ; -1.054 ; -1.399 ; Fall       ; IenA            ;
;  BidirBus[1]  ; IenA       ; -1.032 ; -1.376 ; Fall       ; IenA            ;
;  BidirBus[2]  ; IenA       ; -1.161 ; -1.479 ; Fall       ; IenA            ;
;  BidirBus[3]  ; IenA       ; -1.115 ; -1.447 ; Fall       ; IenA            ;
;  BidirBus[4]  ; IenA       ; -1.072 ; -1.413 ; Fall       ; IenA            ;
;  BidirBus[5]  ; IenA       ; -1.084 ; -1.434 ; Fall       ; IenA            ;
;  BidirBus[6]  ; IenA       ; -1.309 ; -1.702 ; Fall       ; IenA            ;
;  BidirBus[7]  ; IenA       ; -1.342 ; -1.732 ; Fall       ; IenA            ;
;  BidirBus[8]  ; IenA       ; -1.015 ; -1.359 ; Fall       ; IenA            ;
;  BidirBus[9]  ; IenA       ; -1.061 ; -1.411 ; Fall       ; IenA            ;
;  BidirBus[10] ; IenA       ; -1.005 ; -1.349 ; Fall       ; IenA            ;
;  BidirBus[11] ; IenA       ; -1.031 ; -1.389 ; Fall       ; IenA            ;
; B[*]          ; IenB       ; 0.295  ; 0.105  ; Fall       ; IenB            ;
;  B[0]         ; IenB       ; -1.083 ; -1.433 ; Fall       ; IenB            ;
;  B[1]         ; IenB       ; -1.246 ; -1.582 ; Fall       ; IenB            ;
;  B[2]         ; IenB       ; -1.101 ; -1.447 ; Fall       ; IenB            ;
;  B[3]         ; IenB       ; -0.922 ; -1.253 ; Fall       ; IenB            ;
;  B[4]         ; IenB       ; -0.807 ; -1.154 ; Fall       ; IenB            ;
;  B[5]         ; IenB       ; -1.056 ; -1.404 ; Fall       ; IenB            ;
;  B[6]         ; IenB       ; -1.295 ; -1.681 ; Fall       ; IenB            ;
;  B[7]         ; IenB       ; -0.997 ; -1.341 ; Fall       ; IenB            ;
;  B[8]         ; IenB       ; -1.016 ; -1.361 ; Fall       ; IenB            ;
;  B[9]         ; IenB       ; -1.110 ; -1.457 ; Fall       ; IenB            ;
;  B[10]        ; IenB       ; 0.295  ; 0.105  ; Fall       ; IenB            ;
;  B[11]        ; IenB       ; -1.252 ; -1.576 ; Fall       ; IenB            ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 14.521 ; 14.451 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 5.451  ; 5.451  ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 5.544  ; 5.475  ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 9.017  ; 9.098  ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 8.399  ; 8.336  ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 8.819  ; 8.793  ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 9.683  ; 9.657  ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 11.671 ; 11.588 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 12.224 ; 12.145 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 13.129 ; 13.079 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 13.560 ; 13.495 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 14.102 ; 14.062 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 14.521 ; 14.451 ; Rise       ; CLK             ;
; C             ; CLK        ; 14.068 ; 14.444 ; Rise       ; CLK             ;
; RegA[*]       ; CLK        ; 5.916  ; 5.983  ; Rise       ; CLK             ;
;  RegA[0]      ; CLK        ; 4.599  ; 4.593  ; Rise       ; CLK             ;
;  RegA[1]      ; CLK        ; 4.587  ; 4.578  ; Rise       ; CLK             ;
;  RegA[2]      ; CLK        ; 4.553  ; 4.565  ; Rise       ; CLK             ;
;  RegA[3]      ; CLK        ; 4.700  ; 4.720  ; Rise       ; CLK             ;
;  RegA[4]      ; CLK        ; 4.712  ; 4.727  ; Rise       ; CLK             ;
;  RegA[5]      ; CLK        ; 4.876  ; 4.860  ; Rise       ; CLK             ;
;  RegA[6]      ; CLK        ; 4.593  ; 4.584  ; Rise       ; CLK             ;
;  RegA[7]      ; CLK        ; 4.622  ; 4.616  ; Rise       ; CLK             ;
;  RegA[8]      ; CLK        ; 4.826  ; 4.799  ; Rise       ; CLK             ;
;  RegA[9]      ; CLK        ; 4.791  ; 4.764  ; Rise       ; CLK             ;
;  RegA[10]     ; CLK        ; 5.916  ; 5.983  ; Rise       ; CLK             ;
;  RegA[11]     ; CLK        ; 4.831  ; 4.792  ; Rise       ; CLK             ;
; Suma[*]       ; CLK        ; 14.693 ; 14.605 ; Rise       ; CLK             ;
;  Suma[0]      ; CLK        ; 5.660  ; 5.634  ; Rise       ; CLK             ;
;  Suma[1]      ; CLK        ; 5.799  ; 5.731  ; Rise       ; CLK             ;
;  Suma[2]      ; CLK        ; 7.835  ; 7.825  ; Rise       ; CLK             ;
;  Suma[3]      ; CLK        ; 8.332  ; 8.287  ; Rise       ; CLK             ;
;  Suma[4]      ; CLK        ; 8.819  ; 8.793  ; Rise       ; CLK             ;
;  Suma[5]      ; CLK        ; 9.798  ; 9.756  ; Rise       ; CLK             ;
;  Suma[6]      ; CLK        ; 11.681 ; 11.598 ; Rise       ; CLK             ;
;  Suma[7]      ; CLK        ; 11.943 ; 11.876 ; Rise       ; CLK             ;
;  Suma[8]      ; CLK        ; 13.140 ; 13.086 ; Rise       ; CLK             ;
;  Suma[9]      ; CLK        ; 13.695 ; 13.610 ; Rise       ; CLK             ;
;  Suma[10]     ; CLK        ; 14.144 ; 14.087 ; Rise       ; CLK             ;
;  Suma[11]     ; CLK        ; 14.693 ; 14.605 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 4.804 ; 4.745 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 5.012 ; 5.011 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 4.804 ; 4.745 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 6.158 ; 6.212 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 5.039 ; 4.991 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 5.130 ; 5.136 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 4.884 ; 4.874 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 5.188 ; 5.140 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 5.263 ; 5.192 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 4.987 ; 4.913 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 4.986 ; 4.931 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 4.984 ; 4.919 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 4.816 ; 4.762 ; Rise       ; CLK             ;
; C             ; CLK        ; 4.800 ; 4.786 ; Rise       ; CLK             ;
; RegA[*]       ; CLK        ; 4.473 ; 4.484 ; Rise       ; CLK             ;
;  RegA[0]      ; CLK        ; 4.514 ; 4.508 ; Rise       ; CLK             ;
;  RegA[1]      ; CLK        ; 4.502 ; 4.493 ; Rise       ; CLK             ;
;  RegA[2]      ; CLK        ; 4.473 ; 4.484 ; Rise       ; CLK             ;
;  RegA[3]      ; CLK        ; 4.611 ; 4.630 ; Rise       ; CLK             ;
;  RegA[4]      ; CLK        ; 4.622 ; 4.636 ; Rise       ; CLK             ;
;  RegA[5]      ; CLK        ; 4.780 ; 4.764 ; Rise       ; CLK             ;
;  RegA[6]      ; CLK        ; 4.508 ; 4.499 ; Rise       ; CLK             ;
;  RegA[7]      ; CLK        ; 4.536 ; 4.529 ; Rise       ; CLK             ;
;  RegA[8]      ; CLK        ; 4.732 ; 4.706 ; Rise       ; CLK             ;
;  RegA[9]      ; CLK        ; 4.698 ; 4.671 ; Rise       ; CLK             ;
;  RegA[10]     ; CLK        ; 5.830 ; 5.897 ; Rise       ; CLK             ;
;  RegA[11]     ; CLK        ; 4.737 ; 4.699 ; Rise       ; CLK             ;
; Suma[*]       ; CLK        ; 4.972 ; 4.909 ; Rise       ; CLK             ;
;  Suma[0]      ; CLK        ; 5.212 ; 5.187 ; Rise       ; CLK             ;
;  Suma[1]      ; CLK        ; 5.049 ; 4.991 ; Rise       ; CLK             ;
;  Suma[2]      ; CLK        ; 4.976 ; 4.939 ; Rise       ; CLK             ;
;  Suma[3]      ; CLK        ; 4.972 ; 4.941 ; Rise       ; CLK             ;
;  Suma[4]      ; CLK        ; 5.130 ; 5.136 ; Rise       ; CLK             ;
;  Suma[5]      ; CLK        ; 5.000 ; 4.973 ; Rise       ; CLK             ;
;  Suma[6]      ; CLK        ; 5.198 ; 5.150 ; Rise       ; CLK             ;
;  Suma[7]      ; CLK        ; 4.992 ; 4.934 ; Rise       ; CLK             ;
;  Suma[8]      ; CLK        ; 4.998 ; 4.918 ; Rise       ; CLK             ;
;  Suma[9]      ; CLK        ; 5.114 ; 5.040 ; Rise       ; CLK             ;
;  Suma[10]     ; CLK        ; 5.025 ; 4.943 ; Rise       ; CLK             ;
;  Suma[11]     ; CLK        ; 4.979 ; 4.909 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 5.354 ; 5.356 ; 5.685 ; 5.685 ;
; OenSUM     ; BidirBus[1]  ; 5.344 ; 5.346 ; 5.675 ; 5.675 ;
; OenSUM     ; BidirBus[2]  ; 5.631 ; 5.633 ; 6.046 ; 6.046 ;
; OenSUM     ; BidirBus[3]  ; 5.641 ; 5.643 ; 6.056 ; 6.056 ;
; OenSUM     ; BidirBus[4]  ; 5.595 ; 5.597 ; 6.007 ; 6.007 ;
; OenSUM     ; BidirBus[5]  ; 5.585 ; 5.587 ; 5.997 ; 5.997 ;
; OenSUM     ; BidirBus[6]  ; 5.383 ; 5.385 ; 5.711 ; 5.711 ;
; OenSUM     ; BidirBus[7]  ; 5.373 ; 5.375 ; 5.701 ; 5.701 ;
; OenSUM     ; BidirBus[8]  ; 5.499 ; 5.501 ; 5.883 ; 5.883 ;
; OenSUM     ; BidirBus[9]  ; 5.509 ; 5.511 ; 5.893 ; 5.893 ;
; OenSUM     ; BidirBus[10] ; 5.499 ; 5.501 ; 5.883 ; 5.883 ;
; OenSUM     ; BidirBus[11] ; 5.509 ; 5.511 ; 5.893 ; 5.893 ;
+------------+--------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 4.857 ; 4.857 ; 5.280 ; 5.179 ;
; OenSUM     ; BidirBus[1]  ; 4.847 ; 4.847 ; 5.270 ; 5.169 ;
; OenSUM     ; BidirBus[2]  ; 5.125 ; 5.125 ; 5.618 ; 5.527 ;
; OenSUM     ; BidirBus[3]  ; 5.135 ; 5.135 ; 5.628 ; 5.537 ;
; OenSUM     ; BidirBus[4]  ; 5.090 ; 5.090 ; 5.580 ; 5.489 ;
; OenSUM     ; BidirBus[5]  ; 5.080 ; 5.080 ; 5.570 ; 5.479 ;
; OenSUM     ; BidirBus[6]  ; 4.885 ; 4.885 ; 5.305 ; 5.204 ;
; OenSUM     ; BidirBus[7]  ; 4.875 ; 4.875 ; 5.295 ; 5.194 ;
; OenSUM     ; BidirBus[8]  ; 4.996 ; 4.996 ; 5.470 ; 5.369 ;
; OenSUM     ; BidirBus[9]  ; 5.006 ; 5.006 ; 5.480 ; 5.379 ;
; OenSUM     ; BidirBus[10] ; 4.996 ; 4.996 ; 5.470 ; 5.369 ;
; OenSUM     ; BidirBus[11] ; 5.006 ; 5.006 ; 5.480 ; 5.379 ;
+------------+--------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.006 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.727 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -28.482                         ;
; IenA  ; -3.000 ; -3.000                          ;
; IenB  ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                               ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.006 ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ; reg_12bits:inst2|reg_1bit:inst2|inst4  ; IenB         ; CLK         ; 0.500        ; -0.411     ; 0.050      ;
; 0.007 ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ; reg_12bits:inst2|reg_1bit:inst10|inst4 ; IenB         ; CLK         ; 0.500        ; -0.410     ; 0.050      ;
; 0.007 ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ; reg_12bits:inst2|reg_1bit:inst4|inst4  ; IenB         ; CLK         ; 0.500        ; -0.410     ; 0.050      ;
; 0.007 ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ; reg_12bits:inst2|reg_1bit:inst3|inst4  ; IenB         ; CLK         ; 0.500        ; -0.410     ; 0.050      ;
; 0.007 ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ; reg_12bits:inst2|reg_1bit:inst11|inst4 ; IenB         ; CLK         ; 0.500        ; -0.410     ; 0.050      ;
; 0.007 ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ; reg_12bits:inst1|reg_1bit:inst9|inst4  ; IenA         ; CLK         ; 0.500        ; -0.410     ; 0.050      ;
; 0.008 ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ; reg_12bits:inst2|reg_1bit:inst6|inst4  ; IenB         ; CLK         ; 0.500        ; -0.409     ; 0.050      ;
; 0.008 ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ; reg_12bits:inst1|reg_1bit:inst10|inst4 ; IenA         ; CLK         ; 0.500        ; -0.409     ; 0.050      ;
; 0.008 ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ; reg_12bits:inst1|reg_1bit:inst8|inst4  ; IenA         ; CLK         ; 0.500        ; -0.409     ; 0.050      ;
; 0.009 ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ; reg_12bits:inst1|reg_1bit:inst11|inst4 ; IenA         ; CLK         ; 0.500        ; -0.408     ; 0.050      ;
; 0.010 ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ; reg_12bits:inst2|reg_1bit:inst7|inst4  ; IenB         ; CLK         ; 0.500        ; -0.407     ; 0.050      ;
; 0.010 ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ; reg_12bits:inst1|reg_1bit:inst5|inst4  ; IenA         ; CLK         ; 0.500        ; -0.407     ; 0.050      ;
; 0.011 ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ; reg_12bits:inst2|reg_1bit:inst|inst4   ; IenB         ; CLK         ; 0.500        ; -0.406     ; 0.050      ;
; 0.011 ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ; reg_12bits:inst2|reg_1bit:inst1|inst4  ; IenB         ; CLK         ; 0.500        ; -0.406     ; 0.050      ;
; 0.011 ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ; reg_12bits:inst1|reg_1bit:inst4|inst4  ; IenA         ; CLK         ; 0.500        ; -0.406     ; 0.050      ;
; 0.011 ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ; reg_12bits:inst1|reg_1bit:inst3|inst4  ; IenA         ; CLK         ; 0.500        ; -0.406     ; 0.050      ;
; 0.012 ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ; reg_12bits:inst2|reg_1bit:inst9|inst4  ; IenB         ; CLK         ; 0.500        ; -0.405     ; 0.050      ;
; 0.012 ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ; reg_12bits:inst1|reg_1bit:inst2|inst4  ; IenA         ; CLK         ; 0.500        ; -0.405     ; 0.050      ;
; 0.015 ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ; reg_12bits:inst2|reg_1bit:inst8|inst4  ; IenB         ; CLK         ; 0.500        ; -0.402     ; 0.050      ;
; 0.019 ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ; reg_12bits:inst2|reg_1bit:inst5|inst4  ; IenB         ; CLK         ; 0.500        ; -0.398     ; 0.050      ;
; 0.019 ; reg_12bits:inst1|reg_1bit:inst7|inst2~1  ; reg_12bits:inst1|reg_1bit:inst7|inst4  ; IenA         ; CLK         ; 0.500        ; -0.398     ; 0.050      ;
; 0.019 ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ; reg_12bits:inst1|reg_1bit:inst6|inst4  ; IenA         ; CLK         ; 0.500        ; -0.398     ; 0.050      ;
; 0.019 ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ; reg_12bits:inst1|reg_1bit:inst1|inst4  ; IenA         ; CLK         ; 0.500        ; -0.398     ; 0.050      ;
; 0.020 ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ; reg_12bits:inst1|reg_1bit:inst|inst4   ; IenA         ; CLK         ; 0.500        ; -0.397     ; 0.050      ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.727 ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ; reg_12bits:inst2|reg_1bit:inst5|inst4  ; IenB         ; CLK         ; -0.500       ; -0.320     ; 0.031      ;
; 0.727 ; reg_12bits:inst1|reg_1bit:inst7|inst2~1  ; reg_12bits:inst1|reg_1bit:inst7|inst4  ; IenA         ; CLK         ; -0.500       ; -0.320     ; 0.031      ;
; 0.727 ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ; reg_12bits:inst1|reg_1bit:inst6|inst4  ; IenA         ; CLK         ; -0.500       ; -0.320     ; 0.031      ;
; 0.727 ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ; reg_12bits:inst1|reg_1bit:inst|inst4   ; IenA         ; CLK         ; -0.500       ; -0.320     ; 0.031      ;
; 0.727 ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ; reg_12bits:inst1|reg_1bit:inst1|inst4  ; IenA         ; CLK         ; -0.500       ; -0.320     ; 0.031      ;
; 0.730 ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ; reg_12bits:inst2|reg_1bit:inst8|inst4  ; IenB         ; CLK         ; -0.500       ; -0.323     ; 0.031      ;
; 0.732 ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ; reg_12bits:inst2|reg_1bit:inst9|inst4  ; IenB         ; CLK         ; -0.500       ; -0.325     ; 0.031      ;
; 0.733 ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ; reg_12bits:inst1|reg_1bit:inst2|inst4  ; IenA         ; CLK         ; -0.500       ; -0.326     ; 0.031      ;
; 0.734 ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ; reg_12bits:inst1|reg_1bit:inst4|inst4  ; IenA         ; CLK         ; -0.500       ; -0.327     ; 0.031      ;
; 0.734 ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ; reg_12bits:inst1|reg_1bit:inst3|inst4  ; IenA         ; CLK         ; -0.500       ; -0.327     ; 0.031      ;
; 0.735 ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ; reg_12bits:inst2|reg_1bit:inst7|inst4  ; IenB         ; CLK         ; -0.500       ; -0.328     ; 0.031      ;
; 0.735 ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ; reg_12bits:inst2|reg_1bit:inst|inst4   ; IenB         ; CLK         ; -0.500       ; -0.328     ; 0.031      ;
; 0.735 ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ; reg_12bits:inst1|reg_1bit:inst5|inst4  ; IenA         ; CLK         ; -0.500       ; -0.328     ; 0.031      ;
; 0.736 ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ; reg_12bits:inst2|reg_1bit:inst1|inst4  ; IenB         ; CLK         ; -0.500       ; -0.329     ; 0.031      ;
; 0.736 ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ; reg_12bits:inst1|reg_1bit:inst11|inst4 ; IenA         ; CLK         ; -0.500       ; -0.329     ; 0.031      ;
; 0.737 ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ; reg_12bits:inst2|reg_1bit:inst6|inst4  ; IenB         ; CLK         ; -0.500       ; -0.330     ; 0.031      ;
; 0.737 ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ; reg_12bits:inst1|reg_1bit:inst10|inst4 ; IenA         ; CLK         ; -0.500       ; -0.330     ; 0.031      ;
; 0.737 ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ; reg_12bits:inst1|reg_1bit:inst8|inst4  ; IenA         ; CLK         ; -0.500       ; -0.330     ; 0.031      ;
; 0.737 ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ; reg_12bits:inst1|reg_1bit:inst9|inst4  ; IenA         ; CLK         ; -0.500       ; -0.330     ; 0.031      ;
; 0.738 ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ; reg_12bits:inst2|reg_1bit:inst10|inst4 ; IenB         ; CLK         ; -0.500       ; -0.331     ; 0.031      ;
; 0.738 ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ; reg_12bits:inst2|reg_1bit:inst4|inst4  ; IenB         ; CLK         ; -0.500       ; -0.331     ; 0.031      ;
; 0.738 ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ; reg_12bits:inst2|reg_1bit:inst3|inst4  ; IenB         ; CLK         ; -0.500       ; -0.331     ; 0.031      ;
; 0.738 ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ; reg_12bits:inst2|reg_1bit:inst11|inst4 ; IenB         ; CLK         ; -0.500       ; -0.331     ; 0.031      ;
; 0.740 ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ; reg_12bits:inst2|reg_1bit:inst2|inst4  ; IenB         ; CLK         ; -0.500       ; -0.333     ; 0.031      ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst7|inst4  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst10|inst4|clk                 ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst11|inst4|clk                 ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|inst4|clk                  ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst8|inst4|clk                  ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst9|inst4|clk                  ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|inst4|clk                   ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst10|inst4|clk                 ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst11|inst4|clk                 ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst1|inst4|clk                  ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|inst4|clk                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst6|inst4|clk                  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst7|inst4|clk                  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|inst4|clk                  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst7|inst4|clk                  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst8|inst4|clk                  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst9|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst2|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst3|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst4|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst5|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst2|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|inst4|clk                  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                            ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]              ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                            ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst7|inst4  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'IenA'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; IenA  ; Rise       ; IenA                                     ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst9|inst2~1|datad                ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst10|inst2~1|datad               ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst11|inst2~1|datad               ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst8|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst1|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst2|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst3|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst4|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst5|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst|inst2~1|datad                 ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst6|inst2~1|datad                ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst7|inst2~1|datad                ;
; 0.100  ; 0.100        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ;
; 0.101  ; 0.101        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ;
; 0.101  ; 0.101        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ;
; 0.101  ; 0.101        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst7|inst2~1  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~input|o                             ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~inputclkctrl|inclk[0]               ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~inputclkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~input|i                             ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~inputclkctrl|inclk[0]               ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~inputclkctrl|outclk                 ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~input|o                             ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst7|inst2~1  ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ;
; 0.898  ; 0.898        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ;
; 0.899  ; 0.899        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ;
; 0.899  ; 0.899        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ;
; 0.899  ; 0.899        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst1|inst2~1|datad                ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst2|inst2~1|datad                ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst3|inst2~1|datad                ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst4|inst2~1|datad                ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst5|inst2~1|datad                ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst6|inst2~1|datad                ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst7|inst2~1|datad                ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst|inst2~1|datad                 ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst9|inst2~1|datad                ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst10|inst2~1|datad               ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst11|inst2~1|datad               ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst8|inst2~1|datad                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'IenB'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; IenB  ; Rise       ; IenB                                     ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst10|inst2~1|datad               ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst11|inst2~1|datad               ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst6|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst|inst2~1|datad                 ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst1|inst2~1|datad                ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst3|inst2~1|datad                ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst4|inst2~1|datad                ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst7|inst2~1|datad                ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst9|inst2~1|datad                ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst2|inst2~1|datad                ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst8|inst2~1|datad                ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst5|inst2~1|datad                ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ;
; 0.105  ; 0.105        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ;
; 0.105  ; 0.105        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ;
; 0.107  ; 0.107        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~input|o                             ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~inputclkctrl|inclk[0]               ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~inputclkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~input|i                             ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~inputclkctrl|inclk[0]               ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~inputclkctrl|outclk                 ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~input|o                             ;
; 0.893  ; 0.893        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ;
; 0.895  ; 0.895        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ;
; 0.895  ; 0.895        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ;
; 0.895  ; 0.895        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ;
; 0.895  ; 0.895        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ;
; 0.895  ; 0.895        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ;
; 0.895  ; 0.895        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ;
; 0.897  ; 0.897        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst5|inst2~1|datad                ;
; 0.897  ; 0.897        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ;
; 0.899  ; 0.899        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst2|inst2~1|datad                ;
; 0.899  ; 0.899        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst3|inst2~1|datad                ;
; 0.899  ; 0.899        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst4|inst2~1|datad                ;
; 0.899  ; 0.899        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst7|inst2~1|datad                ;
; 0.899  ; 0.899        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst8|inst2~1|datad                ;
; 0.899  ; 0.899        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst9|inst2~1|datad                ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst11|inst2~1|datad               ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst1|inst2~1|datad                ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst6|inst2~1|datad                ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst|inst2~1|datad                 ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst10|inst2~1|datad               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; IenA       ; 1.143 ; 1.762 ; Fall       ; IenA            ;
;  BidirBus[0]  ; IenA       ; 0.944 ; 1.505 ; Fall       ; IenA            ;
;  BidirBus[1]  ; IenA       ; 0.924 ; 1.485 ; Fall       ; IenA            ;
;  BidirBus[2]  ; IenA       ; 0.978 ; 1.557 ; Fall       ; IenA            ;
;  BidirBus[3]  ; IenA       ; 0.978 ; 1.555 ; Fall       ; IenA            ;
;  BidirBus[4]  ; IenA       ; 1.018 ; 1.584 ; Fall       ; IenA            ;
;  BidirBus[5]  ; IenA       ; 1.028 ; 1.591 ; Fall       ; IenA            ;
;  BidirBus[6]  ; IenA       ; 1.143 ; 1.762 ; Fall       ; IenA            ;
;  BidirBus[7]  ; IenA       ; 1.074 ; 1.706 ; Fall       ; IenA            ;
;  BidirBus[8]  ; IenA       ; 0.993 ; 1.554 ; Fall       ; IenA            ;
;  BidirBus[9]  ; IenA       ; 0.938 ; 1.514 ; Fall       ; IenA            ;
;  BidirBus[10] ; IenA       ; 1.085 ; 1.646 ; Fall       ; IenA            ;
;  BidirBus[11] ; IenA       ; 1.002 ; 1.574 ; Fall       ; IenA            ;
; B[*]          ; IenB       ; 1.215 ; 1.838 ; Fall       ; IenB            ;
;  B[0]         ; IenB       ; 0.948 ; 1.524 ; Fall       ; IenB            ;
;  B[1]         ; IenB       ; 1.129 ; 1.712 ; Fall       ; IenB            ;
;  B[2]         ; IenB       ; 0.956 ; 1.522 ; Fall       ; IenB            ;
;  B[3]         ; IenB       ; 0.923 ; 1.479 ; Fall       ; IenB            ;
;  B[4]         ; IenB       ; 0.762 ; 1.305 ; Fall       ; IenB            ;
;  B[5]         ; IenB       ; 0.937 ; 1.501 ; Fall       ; IenB            ;
;  B[6]         ; IenB       ; 1.215 ; 1.838 ; Fall       ; IenB            ;
;  B[7]         ; IenB       ; 0.897 ; 1.459 ; Fall       ; IenB            ;
;  B[8]         ; IenB       ; 0.908 ; 1.469 ; Fall       ; IenB            ;
;  B[9]         ; IenB       ; 0.878 ; 1.463 ; Fall       ; IenB            ;
;  B[10]        ; IenB       ; 0.064 ; 0.385 ; Fall       ; IenB            ;
;  B[11]        ; IenB       ; 1.066 ; 1.649 ; Fall       ; IenB            ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; BidirBus[*]   ; IenA       ; -0.391 ; -0.945 ; Fall       ; IenA            ;
;  BidirBus[0]  ; IenA       ; -0.428 ; -0.982 ; Fall       ; IenA            ;
;  BidirBus[1]  ; IenA       ; -0.407 ; -0.962 ; Fall       ; IenA            ;
;  BidirBus[2]  ; IenA       ; -0.467 ; -1.027 ; Fall       ; IenA            ;
;  BidirBus[3]  ; IenA       ; -0.450 ; -1.012 ; Fall       ; IenA            ;
;  BidirBus[4]  ; IenA       ; -0.421 ; -0.980 ; Fall       ; IenA            ;
;  BidirBus[5]  ; IenA       ; -0.431 ; -0.987 ; Fall       ; IenA            ;
;  BidirBus[6]  ; IenA       ; -0.620 ; -1.229 ; Fall       ; IenA            ;
;  BidirBus[7]  ; IenA       ; -0.637 ; -1.251 ; Fall       ; IenA            ;
;  BidirBus[8]  ; IenA       ; -0.398 ; -0.952 ; Fall       ; IenA            ;
;  BidirBus[9]  ; IenA       ; -0.421 ; -0.988 ; Fall       ; IenA            ;
;  BidirBus[10] ; IenA       ; -0.391 ; -0.945 ; Fall       ; IenA            ;
;  BidirBus[11] ; IenA       ; -0.408 ; -0.972 ; Fall       ; IenA            ;
; B[*]          ; IenB       ; 0.491  ; 0.167  ; Fall       ; IenB            ;
;  B[0]         ; IenB       ; -0.432 ; -0.999 ; Fall       ; IenB            ;
;  B[1]         ; IenB       ; -0.530 ; -1.104 ; Fall       ; IenB            ;
;  B[2]         ; IenB       ; -0.438 ; -0.998 ; Fall       ; IenB            ;
;  B[3]         ; IenB       ; -0.322 ; -0.865 ; Fall       ; IenB            ;
;  B[4]         ; IenB       ; -0.250 ; -0.788 ; Fall       ; IenB            ;
;  B[5]         ; IenB       ; -0.422 ; -0.978 ; Fall       ; IenB            ;
;  B[6]         ; IenB       ; -0.596 ; -1.210 ; Fall       ; IenB            ;
;  B[7]         ; IenB       ; -0.382 ; -0.936 ; Fall       ; IenB            ;
;  B[8]         ; IenB       ; -0.392 ; -0.946 ; Fall       ; IenB            ;
;  B[9]         ; IenB       ; -0.448 ; -1.012 ; Fall       ; IenB            ;
;  B[10]        ; IenB       ; 0.491  ; 0.167  ; Fall       ; IenB            ;
;  B[11]        ; IenB       ; -0.537 ; -1.100 ; Fall       ; IenB            ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 9.395 ; 9.402 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 3.344 ; 3.451 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 3.454 ; 3.468 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 5.898 ; 6.016 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 5.394 ; 5.430 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 5.667 ; 5.725 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 6.231 ; 6.250 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 7.573 ; 7.609 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 7.925 ; 7.954 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 8.504 ; 8.552 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 8.797 ; 8.811 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 9.107 ; 9.158 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 9.395 ; 9.402 ; Rise       ; CLK             ;
; C             ; CLK        ; 8.512 ; 9.393 ; Rise       ; CLK             ;
; RegA[*]       ; CLK        ; 3.800 ; 3.908 ; Rise       ; CLK             ;
;  RegA[0]      ; CLK        ; 2.854 ; 2.908 ; Rise       ; CLK             ;
;  RegA[1]      ; CLK        ; 2.845 ; 2.898 ; Rise       ; CLK             ;
;  RegA[2]      ; CLK        ; 2.834 ; 2.900 ; Rise       ; CLK             ;
;  RegA[3]      ; CLK        ; 2.937 ; 3.003 ; Rise       ; CLK             ;
;  RegA[4]      ; CLK        ; 2.931 ; 3.003 ; Rise       ; CLK             ;
;  RegA[5]      ; CLK        ; 3.033 ; 3.098 ; Rise       ; CLK             ;
;  RegA[6]      ; CLK        ; 2.842 ; 2.895 ; Rise       ; CLK             ;
;  RegA[7]      ; CLK        ; 2.860 ; 2.916 ; Rise       ; CLK             ;
;  RegA[8]      ; CLK        ; 2.990 ; 3.044 ; Rise       ; CLK             ;
;  RegA[9]      ; CLK        ; 2.963 ; 3.023 ; Rise       ; CLK             ;
;  RegA[10]     ; CLK        ; 3.800 ; 3.908 ; Rise       ; CLK             ;
;  RegA[11]     ; CLK        ; 2.988 ; 3.048 ; Rise       ; CLK             ;
; Suma[*]       ; CLK        ; 9.485 ; 9.497 ; Rise       ; CLK             ;
;  Suma[0]      ; CLK        ; 3.463 ; 3.582 ; Rise       ; CLK             ;
;  Suma[1]      ; CLK        ; 3.615 ; 3.640 ; Rise       ; CLK             ;
;  Suma[2]      ; CLK        ; 5.030 ; 5.112 ; Rise       ; CLK             ;
;  Suma[3]      ; CLK        ; 5.372 ; 5.384 ; Rise       ; CLK             ;
;  Suma[4]      ; CLK        ; 5.667 ; 5.725 ; Rise       ; CLK             ;
;  Suma[5]      ; CLK        ; 6.290 ; 6.335 ; Rise       ; CLK             ;
;  Suma[6]      ; CLK        ; 7.583 ; 7.619 ; Rise       ; CLK             ;
;  Suma[7]      ; CLK        ; 7.747 ; 7.759 ; Rise       ; CLK             ;
;  Suma[8]      ; CLK        ; 8.504 ; 8.553 ; Rise       ; CLK             ;
;  Suma[9]      ; CLK        ; 8.866 ; 8.887 ; Rise       ; CLK             ;
;  Suma[10]     ; CLK        ; 9.127 ; 9.177 ; Rise       ; CLK             ;
;  Suma[11]     ; CLK        ; 9.485 ; 9.497 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 2.958 ; 2.990 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 3.081 ; 3.165 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 2.958 ; 2.990 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 3.948 ; 4.052 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 3.125 ; 3.179 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 3.192 ; 3.263 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 3.039 ; 3.082 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 3.206 ; 3.256 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 3.230 ; 3.271 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 3.072 ; 3.105 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 3.065 ; 3.097 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 3.069 ; 3.105 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 2.977 ; 3.009 ; Rise       ; CLK             ;
; C             ; CLK        ; 2.954 ; 3.019 ; Rise       ; CLK             ;
; RegA[*]       ; CLK        ; 2.782 ; 2.838 ; Rise       ; CLK             ;
;  RegA[0]      ; CLK        ; 2.800 ; 2.852 ; Rise       ; CLK             ;
;  RegA[1]      ; CLK        ; 2.791 ; 2.842 ; Rise       ; CLK             ;
;  RegA[2]      ; CLK        ; 2.782 ; 2.846 ; Rise       ; CLK             ;
;  RegA[3]      ; CLK        ; 2.878 ; 2.942 ; Rise       ; CLK             ;
;  RegA[4]      ; CLK        ; 2.873 ; 2.942 ; Rise       ; CLK             ;
;  RegA[5]      ; CLK        ; 2.970 ; 3.033 ; Rise       ; CLK             ;
;  RegA[6]      ; CLK        ; 2.787 ; 2.838 ; Rise       ; CLK             ;
;  RegA[7]      ; CLK        ; 2.805 ; 2.858 ; Rise       ; CLK             ;
;  RegA[8]      ; CLK        ; 2.929 ; 2.982 ; Rise       ; CLK             ;
;  RegA[9]      ; CLK        ; 2.904 ; 2.961 ; Rise       ; CLK             ;
;  RegA[10]     ; CLK        ; 3.744 ; 3.851 ; Rise       ; CLK             ;
;  RegA[11]     ; CLK        ; 2.928 ; 2.986 ; Rise       ; CLK             ;
; Suma[*]       ; CLK        ; 3.058 ; 3.083 ; Rise       ; CLK             ;
;  Suma[0]      ; CLK        ; 3.195 ; 3.291 ; Rise       ; CLK             ;
;  Suma[1]      ; CLK        ; 3.113 ; 3.156 ; Rise       ; CLK             ;
;  Suma[2]      ; CLK        ; 3.081 ; 3.147 ; Rise       ; CLK             ;
;  Suma[3]      ; CLK        ; 3.102 ; 3.134 ; Rise       ; CLK             ;
;  Suma[4]      ; CLK        ; 3.192 ; 3.263 ; Rise       ; CLK             ;
;  Suma[5]      ; CLK        ; 3.098 ; 3.167 ; Rise       ; CLK             ;
;  Suma[6]      ; CLK        ; 3.216 ; 3.266 ; Rise       ; CLK             ;
;  Suma[7]      ; CLK        ; 3.058 ; 3.083 ; Rise       ; CLK             ;
;  Suma[8]      ; CLK        ; 3.071 ; 3.105 ; Rise       ; CLK             ;
;  Suma[9]      ; CLK        ; 3.130 ; 3.168 ; Rise       ; CLK             ;
;  Suma[10]     ; CLK        ; 3.088 ; 3.123 ; Rise       ; CLK             ;
;  Suma[11]     ; CLK        ; 3.062 ; 3.099 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 4.210 ; 4.207 ; 4.790 ; 4.790 ;
; OenSUM     ; BidirBus[1]  ; 4.200 ; 4.197 ; 4.780 ; 4.780 ;
; OenSUM     ; BidirBus[2]  ; 4.425 ; 4.421 ; 5.057 ; 5.057 ;
; OenSUM     ; BidirBus[3]  ; 4.435 ; 4.431 ; 5.067 ; 5.067 ;
; OenSUM     ; BidirBus[4]  ; 4.394 ; 4.390 ; 5.027 ; 5.027 ;
; OenSUM     ; BidirBus[5]  ; 4.384 ; 4.380 ; 5.017 ; 5.017 ;
; OenSUM     ; BidirBus[6]  ; 4.222 ; 4.219 ; 4.810 ; 4.810 ;
; OenSUM     ; BidirBus[7]  ; 4.212 ; 4.209 ; 4.800 ; 4.800 ;
; OenSUM     ; BidirBus[8]  ; 4.324 ; 4.321 ; 4.935 ; 4.935 ;
; OenSUM     ; BidirBus[9]  ; 4.334 ; 4.331 ; 4.945 ; 4.945 ;
; OenSUM     ; BidirBus[10] ; 4.324 ; 4.321 ; 4.935 ; 4.935 ;
; OenSUM     ; BidirBus[11] ; 4.334 ; 4.331 ; 4.945 ; 4.945 ;
+------------+--------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 3.297 ; 3.297 ; 3.934 ; 3.868 ;
; OenSUM     ; BidirBus[1]  ; 3.287 ; 3.287 ; 3.924 ; 3.858 ;
; OenSUM     ; BidirBus[2]  ; 3.499 ; 3.499 ; 4.179 ; 4.121 ;
; OenSUM     ; BidirBus[3]  ; 3.509 ; 3.509 ; 4.189 ; 4.131 ;
; OenSUM     ; BidirBus[4]  ; 3.470 ; 3.470 ; 4.151 ; 4.093 ;
; OenSUM     ; BidirBus[5]  ; 3.460 ; 3.460 ; 4.141 ; 4.083 ;
; OenSUM     ; BidirBus[6]  ; 3.308 ; 3.308 ; 3.954 ; 3.888 ;
; OenSUM     ; BidirBus[7]  ; 3.298 ; 3.298 ; 3.944 ; 3.878 ;
; OenSUM     ; BidirBus[8]  ; 3.406 ; 3.406 ; 4.074 ; 4.008 ;
; OenSUM     ; BidirBus[9]  ; 3.416 ; 3.416 ; 4.084 ; 4.018 ;
; OenSUM     ; BidirBus[10] ; 3.406 ; 3.406 ; 4.074 ; 4.008 ;
; OenSUM     ; BidirBus[11] ; 3.416 ; 3.416 ; 4.084 ; 4.018 ;
+------------+--------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.006 ; 0.409 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; 0.006 ; 0.409 ; N/A      ; N/A     ; -3.000              ;
;  IenA            ; N/A   ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  IenB            ; N/A   ; N/A   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; -34.482             ;
;  CLK             ; 0.000 ; 0.000 ; N/A      ; N/A     ; -28.482             ;
;  IenA            ; N/A   ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  IenB            ; N/A   ; N/A   ; N/A      ; N/A     ; -3.000              ;
+------------------+-------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; IenA       ; 2.476 ; 2.938 ; Fall       ; IenA            ;
;  BidirBus[0]  ; IenA       ; 2.189 ; 2.605 ; Fall       ; IenA            ;
;  BidirBus[1]  ; IenA       ; 2.164 ; 2.579 ; Fall       ; IenA            ;
;  BidirBus[2]  ; IenA       ; 2.295 ; 2.706 ; Fall       ; IenA            ;
;  BidirBus[3]  ; IenA       ; 2.266 ; 2.696 ; Fall       ; IenA            ;
;  BidirBus[4]  ; IenA       ; 2.328 ; 2.762 ; Fall       ; IenA            ;
;  BidirBus[5]  ; IenA       ; 2.352 ; 2.788 ; Fall       ; IenA            ;
;  BidirBus[6]  ; IenA       ; 2.476 ; 2.938 ; Fall       ; IenA            ;
;  BidirBus[7]  ; IenA       ; 2.378 ; 2.852 ; Fall       ; IenA            ;
;  BidirBus[8]  ; IenA       ; 2.281 ; 2.697 ; Fall       ; IenA            ;
;  BidirBus[9]  ; IenA       ; 2.193 ; 2.613 ; Fall       ; IenA            ;
;  BidirBus[10] ; IenA       ; 2.426 ; 2.841 ; Fall       ; IenA            ;
;  BidirBus[11] ; IenA       ; 2.294 ; 2.719 ; Fall       ; IenA            ;
; B[*]          ; IenB       ; 2.626 ; 3.084 ; Fall       ; IenB            ;
;  B[0]         ; IenB       ; 2.219 ; 2.639 ; Fall       ; IenB            ;
;  B[1]         ; IenB       ; 2.531 ; 2.950 ; Fall       ; IenB            ;
;  B[2]         ; IenB       ; 2.233 ; 2.664 ; Fall       ; IenB            ;
;  B[3]         ; IenB       ; 2.177 ; 2.600 ; Fall       ; IenB            ;
;  B[4]         ; IenB       ; 1.898 ; 2.319 ; Fall       ; IenB            ;
;  B[5]         ; IenB       ; 2.191 ; 2.606 ; Fall       ; IenB            ;
;  B[6]         ; IenB       ; 2.626 ; 3.084 ; Fall       ; IenB            ;
;  B[7]         ; IenB       ; 2.124 ; 2.539 ; Fall       ; IenB            ;
;  B[8]         ; IenB       ; 2.146 ; 2.561 ; Fall       ; IenB            ;
;  B[9]         ; IenB       ; 2.113 ; 2.546 ; Fall       ; IenB            ;
;  B[10]        ; IenB       ; 0.647 ; 0.800 ; Fall       ; IenB            ;
;  B[11]        ; IenB       ; 2.426 ; 2.851 ; Fall       ; IenB            ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; BidirBus[*]   ; IenA       ; -0.391 ; -0.945 ; Fall       ; IenA            ;
;  BidirBus[0]  ; IenA       ; -0.428 ; -0.982 ; Fall       ; IenA            ;
;  BidirBus[1]  ; IenA       ; -0.407 ; -0.962 ; Fall       ; IenA            ;
;  BidirBus[2]  ; IenA       ; -0.467 ; -1.027 ; Fall       ; IenA            ;
;  BidirBus[3]  ; IenA       ; -0.450 ; -1.012 ; Fall       ; IenA            ;
;  BidirBus[4]  ; IenA       ; -0.421 ; -0.980 ; Fall       ; IenA            ;
;  BidirBus[5]  ; IenA       ; -0.431 ; -0.987 ; Fall       ; IenA            ;
;  BidirBus[6]  ; IenA       ; -0.620 ; -1.229 ; Fall       ; IenA            ;
;  BidirBus[7]  ; IenA       ; -0.637 ; -1.251 ; Fall       ; IenA            ;
;  BidirBus[8]  ; IenA       ; -0.398 ; -0.952 ; Fall       ; IenA            ;
;  BidirBus[9]  ; IenA       ; -0.421 ; -0.988 ; Fall       ; IenA            ;
;  BidirBus[10] ; IenA       ; -0.391 ; -0.945 ; Fall       ; IenA            ;
;  BidirBus[11] ; IenA       ; -0.408 ; -0.972 ; Fall       ; IenA            ;
; B[*]          ; IenB       ; 0.491  ; 0.186  ; Fall       ; IenB            ;
;  B[0]         ; IenB       ; -0.432 ; -0.999 ; Fall       ; IenB            ;
;  B[1]         ; IenB       ; -0.530 ; -1.104 ; Fall       ; IenB            ;
;  B[2]         ; IenB       ; -0.438 ; -0.998 ; Fall       ; IenB            ;
;  B[3]         ; IenB       ; -0.322 ; -0.865 ; Fall       ; IenB            ;
;  B[4]         ; IenB       ; -0.250 ; -0.788 ; Fall       ; IenB            ;
;  B[5]         ; IenB       ; -0.422 ; -0.978 ; Fall       ; IenB            ;
;  B[6]         ; IenB       ; -0.596 ; -1.210 ; Fall       ; IenB            ;
;  B[7]         ; IenB       ; -0.382 ; -0.936 ; Fall       ; IenB            ;
;  B[8]         ; IenB       ; -0.392 ; -0.946 ; Fall       ; IenB            ;
;  B[9]         ; IenB       ; -0.448 ; -1.012 ; Fall       ; IenB            ;
;  B[10]        ; IenB       ; 0.491  ; 0.186  ; Fall       ; IenB            ;
;  B[11]        ; IenB       ; -0.537 ; -1.100 ; Fall       ; IenB            ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 15.941 ; 15.882 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 5.762  ; 5.811  ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 5.894  ; 5.841  ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 9.611  ; 9.714  ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 9.067  ; 9.016  ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 9.539  ; 9.537  ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 10.526 ; 10.518 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 12.741 ; 12.680 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 13.363 ; 13.305 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 14.372 ; 14.350 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 14.864 ; 14.815 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 15.463 ; 15.451 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 15.941 ; 15.882 ; Rise       ; CLK             ;
; C             ; CLK        ; 15.152 ; 15.885 ; Rise       ; CLK             ;
; RegA[*]       ; CLK        ; 6.148  ; 6.240  ; Rise       ; CLK             ;
;  RegA[0]      ; CLK        ; 4.832  ; 4.847  ; Rise       ; CLK             ;
;  RegA[1]      ; CLK        ; 4.817  ; 4.830  ; Rise       ; CLK             ;
;  RegA[2]      ; CLK        ; 4.779  ; 4.804  ; Rise       ; CLK             ;
;  RegA[3]      ; CLK        ; 4.943  ; 4.999  ; Rise       ; CLK             ;
;  RegA[4]      ; CLK        ; 4.953  ; 4.978  ; Rise       ; CLK             ;
;  RegA[5]      ; CLK        ; 5.128  ; 5.156  ; Rise       ; CLK             ;
;  RegA[6]      ; CLK        ; 4.824  ; 4.838  ; Rise       ; CLK             ;
;  RegA[7]      ; CLK        ; 4.858  ; 4.874  ; Rise       ; CLK             ;
;  RegA[8]      ; CLK        ; 5.066  ; 5.065  ; Rise       ; CLK             ;
;  RegA[9]      ; CLK        ; 5.034  ; 5.033  ; Rise       ; CLK             ;
;  RegA[10]     ; CLK        ; 6.148  ; 6.240  ; Rise       ; CLK             ;
;  RegA[11]     ; CLK        ; 5.073  ; 5.071  ; Rise       ; CLK             ;
; Suma[*]       ; CLK        ; 16.128 ; 16.059 ; Rise       ; CLK             ;
;  Suma[0]      ; CLK        ; 5.982  ; 6.019  ; Rise       ; CLK             ;
;  Suma[1]      ; CLK        ; 6.170  ; 6.115  ; Rise       ; CLK             ;
;  Suma[2]      ; CLK        ; 8.429  ; 8.441  ; Rise       ; CLK             ;
;  Suma[3]      ; CLK        ; 8.999  ; 8.958  ; Rise       ; CLK             ;
;  Suma[4]      ; CLK        ; 9.539  ; 9.537  ; Rise       ; CLK             ;
;  Suma[5]      ; CLK        ; 10.642 ; 10.617 ; Rise       ; CLK             ;
;  Suma[6]      ; CLK        ; 12.751 ; 12.690 ; Rise       ; CLK             ;
;  Suma[7]      ; CLK        ; 13.060 ; 13.008 ; Rise       ; CLK             ;
;  Suma[8]      ; CLK        ; 14.384 ; 14.358 ; Rise       ; CLK             ;
;  Suma[9]      ; CLK        ; 15.006 ; 14.946 ; Rise       ; CLK             ;
;  Suma[10]     ; CLK        ; 15.504 ; 15.477 ; Rise       ; CLK             ;
;  Suma[11]     ; CLK        ; 16.128 ; 16.059 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 2.958 ; 2.990 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 3.081 ; 3.165 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 2.958 ; 2.990 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 3.948 ; 4.052 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 3.125 ; 3.179 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 3.192 ; 3.263 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 3.039 ; 3.082 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 3.206 ; 3.256 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 3.230 ; 3.271 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 3.072 ; 3.105 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 3.065 ; 3.097 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 3.069 ; 3.105 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 2.977 ; 3.009 ; Rise       ; CLK             ;
; C             ; CLK        ; 2.954 ; 3.019 ; Rise       ; CLK             ;
; RegA[*]       ; CLK        ; 2.782 ; 2.838 ; Rise       ; CLK             ;
;  RegA[0]      ; CLK        ; 2.800 ; 2.852 ; Rise       ; CLK             ;
;  RegA[1]      ; CLK        ; 2.791 ; 2.842 ; Rise       ; CLK             ;
;  RegA[2]      ; CLK        ; 2.782 ; 2.846 ; Rise       ; CLK             ;
;  RegA[3]      ; CLK        ; 2.878 ; 2.942 ; Rise       ; CLK             ;
;  RegA[4]      ; CLK        ; 2.873 ; 2.942 ; Rise       ; CLK             ;
;  RegA[5]      ; CLK        ; 2.970 ; 3.033 ; Rise       ; CLK             ;
;  RegA[6]      ; CLK        ; 2.787 ; 2.838 ; Rise       ; CLK             ;
;  RegA[7]      ; CLK        ; 2.805 ; 2.858 ; Rise       ; CLK             ;
;  RegA[8]      ; CLK        ; 2.929 ; 2.982 ; Rise       ; CLK             ;
;  RegA[9]      ; CLK        ; 2.904 ; 2.961 ; Rise       ; CLK             ;
;  RegA[10]     ; CLK        ; 3.744 ; 3.851 ; Rise       ; CLK             ;
;  RegA[11]     ; CLK        ; 2.928 ; 2.986 ; Rise       ; CLK             ;
; Suma[*]       ; CLK        ; 3.058 ; 3.083 ; Rise       ; CLK             ;
;  Suma[0]      ; CLK        ; 3.195 ; 3.291 ; Rise       ; CLK             ;
;  Suma[1]      ; CLK        ; 3.113 ; 3.156 ; Rise       ; CLK             ;
;  Suma[2]      ; CLK        ; 3.081 ; 3.147 ; Rise       ; CLK             ;
;  Suma[3]      ; CLK        ; 3.102 ; 3.134 ; Rise       ; CLK             ;
;  Suma[4]      ; CLK        ; 3.192 ; 3.263 ; Rise       ; CLK             ;
;  Suma[5]      ; CLK        ; 3.098 ; 3.167 ; Rise       ; CLK             ;
;  Suma[6]      ; CLK        ; 3.216 ; 3.266 ; Rise       ; CLK             ;
;  Suma[7]      ; CLK        ; 3.058 ; 3.083 ; Rise       ; CLK             ;
;  Suma[8]      ; CLK        ; 3.071 ; 3.105 ; Rise       ; CLK             ;
;  Suma[9]      ; CLK        ; 3.130 ; 3.168 ; Rise       ; CLK             ;
;  Suma[10]     ; CLK        ; 3.088 ; 3.123 ; Rise       ; CLK             ;
;  Suma[11]     ; CLK        ; 3.062 ; 3.099 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 5.829 ; 5.829 ; 6.229 ; 6.138 ;
; OenSUM     ; BidirBus[1]  ; 5.819 ; 5.819 ; 6.219 ; 6.128 ;
; OenSUM     ; BidirBus[2]  ; 6.129 ; 6.129 ; 6.629 ; 6.540 ;
; OenSUM     ; BidirBus[3]  ; 6.139 ; 6.139 ; 6.639 ; 6.550 ;
; OenSUM     ; BidirBus[4]  ; 6.089 ; 6.089 ; 6.583 ; 6.494 ;
; OenSUM     ; BidirBus[5]  ; 6.079 ; 6.079 ; 6.573 ; 6.484 ;
; OenSUM     ; BidirBus[6]  ; 5.861 ; 5.861 ; 6.258 ; 6.167 ;
; OenSUM     ; BidirBus[7]  ; 5.851 ; 5.851 ; 6.248 ; 6.157 ;
; OenSUM     ; BidirBus[8]  ; 5.987 ; 5.987 ; 6.444 ; 6.353 ;
; OenSUM     ; BidirBus[9]  ; 5.997 ; 5.997 ; 6.454 ; 6.363 ;
; OenSUM     ; BidirBus[10] ; 5.987 ; 5.987 ; 6.444 ; 6.353 ;
; OenSUM     ; BidirBus[11] ; 5.997 ; 5.997 ; 6.454 ; 6.363 ;
+------------+--------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 3.297 ; 3.297 ; 3.934 ; 3.868 ;
; OenSUM     ; BidirBus[1]  ; 3.287 ; 3.287 ; 3.924 ; 3.858 ;
; OenSUM     ; BidirBus[2]  ; 3.499 ; 3.499 ; 4.179 ; 4.121 ;
; OenSUM     ; BidirBus[3]  ; 3.509 ; 3.509 ; 4.189 ; 4.131 ;
; OenSUM     ; BidirBus[4]  ; 3.470 ; 3.470 ; 4.151 ; 4.093 ;
; OenSUM     ; BidirBus[5]  ; 3.460 ; 3.460 ; 4.141 ; 4.083 ;
; OenSUM     ; BidirBus[6]  ; 3.308 ; 3.308 ; 3.954 ; 3.888 ;
; OenSUM     ; BidirBus[7]  ; 3.298 ; 3.298 ; 3.944 ; 3.878 ;
; OenSUM     ; BidirBus[8]  ; 3.406 ; 3.406 ; 4.074 ; 4.008 ;
; OenSUM     ; BidirBus[9]  ; 3.416 ; 3.416 ; 4.084 ; 4.018 ;
; OenSUM     ; BidirBus[10] ; 3.406 ; 3.406 ; 4.074 ; 4.008 ;
; OenSUM     ; BidirBus[11] ; 3.416 ; 3.416 ; 4.084 ; 4.018 ;
+------------+--------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; C             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; BidirBus[11]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[10]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[10]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IenB                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[8]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[6]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IenA                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[7]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[9]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[11]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OenSUM                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; C             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00343 V          ; 0.134 V                              ; 0.076 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00343 V         ; 0.134 V                             ; 0.076 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; RegA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; RegA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Suma[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Suma[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Suma[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Suma[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Suma[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Suma[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Suma[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; Suma[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; Suma[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; Suma[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; Suma[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Suma[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.33 V              ; -0.00353 V          ; 0.131 V                              ; 0.073 V                              ; 3.33e-09 s                  ; 3.13e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.33 V             ; -0.00353 V         ; 0.131 V                             ; 0.073 V                             ; 3.33e-09 s                 ; 3.13e-09 s                 ; Yes                       ; Yes                       ;
; BidirBus[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; C             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; RegA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; RegA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Suma[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Suma[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Suma[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Suma[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Suma[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Suma[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Suma[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; Suma[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; Suma[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; Suma[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; Suma[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Suma[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; BidirBus[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; BidirBus[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; BidirBus[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; IenA       ; CLK      ; 0        ; 12       ; 0        ; 0        ;
; IenB       ; CLK      ; 0        ; 12       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; IenA       ; CLK      ; 0        ; 12       ; 0        ; 0        ;
; IenB       ; CLK      ; 0        ; 12       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 25    ; 25   ;
; Unconstrained Input Port Paths  ; 36    ; 36   ;
; Unconstrained Output Ports      ; 37    ; 37   ;
; Unconstrained Output Port Paths ; 360   ; 360  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Jul 22 17:41:27 2025
Info: Command: quartus_sta TEI_GRUPO17 -c TEI_GRUPO17
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 24 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TEI_GRUPO17.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name IenB IenB
    Info (332105): create_clock -period 1.000 -name IenA IenA
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332140): No fmax paths to report
Info (332146): Worst-case setup slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 CLK 
Info (332146): Worst-case hold slack is 0.409
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.409               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.000 CLK 
    Info (332119):    -3.000              -3.000 IenA 
    Info (332119):    -3.000              -3.000 IenB 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332140): No fmax paths to report
Info (332146): Worst-case setup slack is 0.214
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.214               0.000 CLK 
Info (332146): Worst-case hold slack is 0.419
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.419               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.000 CLK 
    Info (332119):    -3.000              -3.000 IenA 
    Info (332119):    -3.000              -3.000 IenB 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.006
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.006               0.000 CLK 
Info (332146): Worst-case hold slack is 0.727
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.727               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.482 CLK 
    Info (332119):    -3.000              -3.000 IenA 
    Info (332119):    -3.000              -3.000 IenB 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 581 megabytes
    Info: Processing ended: Tue Jul 22 17:41:29 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


