sv work "glbl.v"
sv xil_defaultlib "AESL_axi_s_in_A.v"
sv xil_defaultlib "AESL_axi_s_out_C.v"
sv xil_defaultlib "AESL_deadlock_idx0_monitor.v"
sv xil_defaultlib "AESL_deadlock_kernel_monitor_top.v"
sv xil_defaultlib "AESL_fifo.v"
sv xil_defaultlib "matrixmul_3.autotb.v"
sv xil_defaultlib "matrixmul_3.v"
sv xil_defaultlib "matrixmul_3_flow_control_loop_pipe_sequential_init.v"
sv xil_defaultlib "matrixmul_3_input_A_RAM_AUTO_1R1W.v"
sv xil_defaultlib "matrixmul_3_matrixmul_3_Pipeline_loop1_loop2.v"
sv xil_defaultlib "matrixmul_3_matrixmul_3_Pipeline_loop_input_A1_loop_input_A2.v"
sv xil_defaultlib "matrixmul_3_matrixmul_3_Pipeline_loop_input_B1_loop_input_B2.v"
sv xil_defaultlib "matrixmul_3_matrixmul_3_Pipeline_loop_output_C1_loop_output_C2.v"
sv xil_defaultlib "matrixmul_3_mul_32s_32s_32_2_1.v"
sv xil_defaultlib "matrixmul_3_output_C_RAM_AUTO_1R1W.v"
sv xil_defaultlib "matrixmul_3_regslice_both.v"
sv xil_defaultlib "dataflow_monitor.sv"

