
; Direct
    IR ADR1 ADR2 OP M1 M2 mem1 mem2 mem3 mem_addr ALU1 ALU2 ALU buss PC uCount uPC  uPC_addr
01  0   10  00   0  00 00  00   00   00    000     00   0   000 000  10   00   000  00000000 ; M1 -> ADR1, PC++
02  0   11  00   0  00 00  00   00   00    000     00   0   000 000  00   00   000  00000000 ; AR1 -> ADR1

03  0   00  10   0  00 00  00   00   00    000     00   0   000 000  00   00   000  00000000 ; M2 -> ADR2
04  0   00  11   0  00 00  00   00   00    000     00   0   000 000  00   00   000  00000000 ; AR2 -> ADR2

05  0   00  00   0  00 00  00   00   00    000     00   0   001 000  00   00   000  00000000 ; M1 -> ALU1
06  0   00  00   0  00 00  00   00   00    000     10   0   001 000  00   00   000  00000000 ; M2 -> ALU1

07  0   00  00   0  00 00  00   00   00    000     00   0   001 000  00   00   000  00000000 ; M1 -> ALU2
08  0   00  00   0  00 00  00   00   00    000     00   1   001 000  00   00   000  00000000 ; M2 -> ALU2

09  0   00  00   0  00 00  00   00   00    000     00   0   000 000  00   00   000  00000000 ; PC -> mem_addr
0a  0   00  00   0  00 00  00   00   00    010     00   0   000 000  00   00   000  00000000 ; AR1 -> mem_addr
0b  0   00  00   0  00 00  00   00   00    011     00   0   000 000  00   00   000  00000000 ; AR2 -> mem_addr
0c  0   00  00   0  00 00  00   00   00    100     00   0   000 000  00   00   000  00000000 ; ADR1 -> mem_addr
0d  0   00  00   0  00 00  00   00   00    101     00   0   000 000  00   00   000  00000000 ; ADR2 -> mem_addr

; Through buss
0e  0   00  00   0  00 00  00   00   00    000     01   0   001 000  00   00   000  00000000 ; PC -> buss, buss -> ALU1
0f  0   00  00   0  01 00  00   00   00    000     00   0   000 000  00   00   000  00000000 ; PC -> buss, buss -> M1
10  0   00  00   0  00 01  00   00   00    000     00   0   000 000  00   00   000  00000000 ; PC -> buss, buss -> M2
11  0   00  00   0  00 00  00   00   00    001     00   0   000 010  00   00   000  00000000 ; M1 -> buss, buss -> mem_addr
12  1   00  00   0  00 00  00   00   00    000     00   0   000 001  00   00   000  00000000 ; OP -> buss, buss -> IR
13  0   00  00   0  00 00  00   00   00    000     00   0   000 110  00   00   000  00000000 ; IN -> buss, buss -> OP
14  0   00  00   0  01 00  00   00   00    000     00   0   000 110  00   00   000  00000000 ; IN -> buss, buss -> M1
15  0   00  00   0  00 01  00   00   00    000     00   0   000 110  00   00   000  00000000 ; IN -> buss, buss -> M2

; Explicit buss
    IR ADR1 ADR2 OP M1 M2 mem1 mem2 mem3 mem_addr ALU1 ALU2 ALU buss PC uCount uPC  uPC_addr
16  0   00  00   0  00 00  00   00   00    000     01   0   001 000  00   00   000  00000000 ; PC -> buss, buss -> ALU1
17  0   00  00   0  00 01  00   00   00    000     01   0   001 010  01   00   000  00000000 ; M1 -> buss, buss -> PC, buss -> M2, buss -> ALU1

; Memory stuff
18  0   00  00   0  00 00  10   00   00    000     00   0   000 000  00   00   000  00000000 ; OP -> mem(PC)
19  0   00  00   0  00 00  00   10   00    001     00   0   000 000  00   00   000  00000000 ; M1 -> mem(buss)
1a  0   00  00   0  00 00  00   00   10    010     00   0   000 000  00   00   000  00000000 ; M2 -> mem(AR1)
1b  0   00  00   0  00 00  10   00   00    011     00   0   000 000  00   00   000  00000000 ; OP -> mem(AR2)
1c  0   00  00   0  00 00  00   10   00    100     00   0   000 000  00   00   000  00000000 ; M1 -> mem(ADR1)
1d  0   00  00   0  00 00  00   00   10    101     00   0   000 000  00   00   000  00000000 ; M2 -> mem(ADR2)

1e  0   00  00   0  00 00  01   00   00    000     00   0   000 000  00   00   000  00000000 ; mem(PC) -> OP
1f  0   00  00   0  00 00  00   01   00    001     00   0   000 000  00   00   000  00000000 ; mem(buss) -> M1
20  0   00  00   0  00 00  00   00   01    010     00   0   000 000  00   00   000  00000000 ; mem(AR1) -> M2
21  0   00  00   0  00 00  01   00   00    011     00   0   000 000  00   00   000  00000000 ; mem(AR2) -> OP
22  0   00  00   0  00 00  00   01   00    100     00   0   000 000  00   00   000  00000000 ; mem(ADR1) -> M1
23  0   00  00   0  00 00  00   00   01    101     00   0   000 000  00   00   000  00000000 ; mem(ADR2) -> M2

24  0   00  00   0  00 00  01   01   01    000     00   0   000 000  00   00   000  00000000 ; mem(PC) -> OP, mem(PC) -> M1, mem(PC) -> M2
25  0   00  00   0  00 00  10   10   10    000     00   0   000 000  00   00   000  00000000 ; OP -> mem(PC), M1 -> mem(PC), M2 -> mem(PC)
26  0   00  00   0  00 00  00   10   01    000     00   0   000 000  00   00   000  00000000 ; PC -> mem_addr, M1 -> mem, mem -> M2

; Advanced commands
27  0   00  00   0  00 00  00   00   00    000     00   0   101 000  00   00   000  00000000 ; ALU--
28  0   00  00   0  00 00  00   00   00    000     00   0   100 000  00   00   000  00000000 ; ALU++
29  0   00  00   0  00 00  00   00   00    000     00   1   010 000  00   00   000  00000000 ; ALU2 += M2
2a  0   00  00   0  00 00  00   00   00    000     01   0   011 000  00   00   000  00000000 ; ALU1 -= PC

    IR ADR1 ADR2 OP M1 M2 mem1 mem2 mem3 mem_addr ALU1 ALU2 ALU buss PC uCount uPC  uPC_addr
2b  0   00  00   0  00 00  00   00   00    000     00   1   010 000  00   00   000  00000000 ; ALU1 += M1, ALU2 += M2

2c  0   00  00   0  00 00  00   00   00    000     00   0   000 000  00   11   000  00000000 ; uCount = 0
2d  0   00  00   0  00 00  00   00   00    000     00   0   000 000  00   00   111  00000000 ; uPC = 0
2e  0   00  00   0  00 00  00   00   00    000     00   0   000 000  00   01   000  00000000 ; uCount -> Z

2f  0   00  00   0  00 00  00   00   00    000     00   0   000 000  00   00   000  00000000 ; uPC++
30  0   00  00   0  00 00  00   00   00    000     00   0   000 000  00   00   001  00000000 ; op_addr -> uPC
31  0   00  00   0  00 00  00   00   00    000     00   0   000 000  00   00   010  00000000 ; A_addr -> uPC
32  0   00  00   0  00 00  00   00   00    000     00   0   000 000  00   00   011  00000000 ; B_addr -> uPC
33  0   00  00   0  00 00  00   00   00    000     00   0   000 000  00   00   100  00000000 ; jmp
34  0   00  00   0  00 00  00   00   00    000     00   0   000 000  00   00   101  00000000 ; jmpZ

35  0   00  00   0  00 01  00   00   00    000     00   0   000 010  00   00   000  00000000 ; M1 -> buss, buss -> M2

; Errors
36  0   00  00   0  00 00  00   10   00    100     00   0   000 000  00   00   000  00000000 ; M1 -> mem(PC), M1 -> mem(ADR1), ! 2x -> mem_addr !
37  0   00  00   0  00 00  01   00   00    000     00   0   000 000  00   00   000  00000000 ; mem -> OP, ! no mem_addr !
38  0   00  00   0  00 00  00   00   00    000     00   0   000 000  00   00   000  00000000 ; ? ALU1 -> mem ?

39  0   00  00   0  00 00  00   00   00    000     00   0   000 000  00   00   000  00000000 ; ? IR -> OP ?
3a  0   00  00   0  00 00  00   00   00    000     00   0   000 000  00   00   000  00000000 ; ? PC -> ALU2 ?
3b  0   00  00   0  00 00  00   00   00    000     00   0   000 011  01   00   000  00000000 ; M1 -> buss, M2 -> buss, buss -> PC, ! 2x -> buss !
3c  1   00  00   0  00 01  00   00   00    000     00   0   000 010  00   00   000  00000000 ; PC -> buss, buss -> IR, M1 -> buss, buss -> M2, ! 2x -> buss !
3d  0   00  00   0  00 00  00   00   00    000     01   0   101 000  00   00   000  00000000 ; ALU1 += PC, ALU--, ! 2x alu op !
3e  0   00  00   0  00 00  00   00   00    000     01   0   001 000  00   00   000  00000000 ; ALU++, PC -> buss, buss -> ALU1, ! 2x alu op !

3f  0   00  00   0  00 00  00   00   00    000     00   0   000 011  01   00   000  00000000 ; M1 -> buss, M2 -> buss, buss -> PC, ! 2x -> buss !
40  0   00  00   0  01 00  00   00   00    000     01   0   001 001  00   00   000  00000000 ; PC -> buss, buss -> M1, OP -> buss, buss -> ALU1, ! 2x -> buss !

    IR ADR1 ADR2 OP M1 M2 mem1 mem2 mem3 mem_addr ALU1 ALU2 ALU buss PC uCount uPC  uPC_addr
41  0   00  00   0  00 00  00   00   00    000     00   0   000 000  00   00   000  00000000 ; ? PC -> ALU2 ?
42  0   00  00   0  00 00  00   00   00    000     00   0   000 000  00   00   000  00000000 ; ? IR -> OP ?

