TimeQuest Timing Analyzer report for pc
Fri Mar 20 12:21:51 2020
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Summary
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clock'
 27. Slow 1200mV 0C Model Hold: 'clock'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Summary
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clock'
 40. Fast 1200mV 0C Model Hold: 'clock'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Summary
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name      ; pc                                                  ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE10E22C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 261.37 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -2.826 ; -36.436            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.786 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -32.740                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                   ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -2.826 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.082     ; 3.745      ;
; -2.759 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.082     ; 3.678      ;
; -2.575 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.082     ; 3.494      ;
; -2.556 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[3]~reg0 ; clock        ; clock       ; 1.000        ; -0.081     ; 3.476      ;
; -2.536 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.081     ; 3.456      ;
; -2.527 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.082     ; 3.446      ;
; -2.520 ; OUT_MEMORY[6]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.102     ; 3.419      ;
; -2.501 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 1.000        ; 0.392      ; 3.894      ;
; -2.489 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[3]~reg0 ; clock        ; clock       ; 1.000        ; -0.081     ; 3.409      ;
; -2.470 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.079     ; 3.392      ;
; -2.434 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 1.000        ; 0.392      ; 3.827      ;
; -2.409 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.080     ; 3.330      ;
; -2.374 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 1.000        ; 0.393      ; 3.768      ;
; -2.345 ; OUT_MEMORY[7]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.101     ; 3.245      ;
; -2.299 ; OUT_MEMORY[7]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 1.000        ; -0.099     ; 3.201      ;
; -2.292 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[3]~reg0 ; clock        ; clock       ; 1.000        ; -0.080     ; 3.213      ;
; -2.264 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.080     ; 3.185      ;
; -2.261 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.081     ; 3.181      ;
; -2.255 ; OUT_MEMORY[6]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 1.000        ; -0.100     ; 3.156      ;
; -2.250 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 1.000        ; 0.392      ; 3.643      ;
; -2.207 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 1.000        ; 0.393      ; 3.601      ;
; -2.204 ; OUT_MEMORY[7]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; -0.099     ; 3.106      ;
; -2.202 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 1.000        ; 0.392      ; 3.595      ;
; -2.187 ; OUT_MEMORY[6]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; -0.100     ; 3.088      ;
; -2.174 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.080     ; 3.095      ;
; -2.159 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 1.000        ; 0.395      ; 3.555      ;
; -2.152 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.080     ; 3.073      ;
; -2.098 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 1.000        ; 0.394      ; 3.493      ;
; -2.086 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; 0.395      ; 3.482      ;
; -2.039 ; OUT_MEMORY[8]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; -0.100     ; 2.940      ;
; -2.030 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[2]~reg0 ; clock        ; clock       ; 1.000        ; -0.081     ; 2.950      ;
; -2.017 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 1.000        ; 0.395      ; 3.413      ;
; -1.972 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 1.000        ; 0.395      ; 3.368      ;
; -1.965 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[2]~reg0 ; clock        ; clock       ; 1.000        ; -0.080     ; 2.886      ;
; -1.956 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 1.000        ; 0.394      ; 3.351      ;
; -1.953 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 1.000        ; 0.394      ; 3.348      ;
; -1.917 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.081     ; 2.837      ;
; -1.915 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 1.000        ; 0.394      ; 3.310      ;
; -1.877 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; 0.394      ; 3.272      ;
; -1.863 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 1.000        ; 0.394      ; 3.258      ;
; -1.858 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; 0.394      ; 3.253      ;
; -1.853 ; OUT_MEMORY[6]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 1.000        ; -0.575     ; 2.279      ;
; -1.830 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 1.000        ; 0.395      ; 3.226      ;
; -1.827 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; 0.394      ; 3.222      ;
; -1.822 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[3]~reg0 ; clock        ; clock       ; 1.000        ; -0.081     ; 2.742      ;
; -1.811 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 1.000        ; 0.394      ; 3.206      ;
; -1.790 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; 0.395      ; 3.186      ;
; -1.773 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 1.000        ; 0.394      ; 3.168      ;
; -1.767 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.080     ; 2.688      ;
; -1.752 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 1.000        ; -0.080     ; 2.673      ;
; -1.750 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.081     ; 2.670      ;
; -1.721 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 1.000        ; 0.394      ; 3.116      ;
; -1.710 ; OUT_MEMORY[7]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 1.000        ; -0.574     ; 2.137      ;
; -1.707 ; OUT_MEMORY[6]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 1.000        ; -0.575     ; 2.133      ;
; -1.705 ; OUT_MEMORY[8]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 1.000        ; -0.575     ; 2.131      ;
; -1.680 ; OUT_MEMORY[7]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 1.000        ; -0.574     ; 2.107      ;
; -1.677 ; OUT_MEMORY[6]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 1.000        ; -0.575     ; 2.103      ;
; -1.643 ; OUT_MEMORY[6]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 1.000        ; -0.100     ; 2.544      ;
; -1.632 ; OUT_MEMORY[8]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 1.000        ; -0.100     ; 2.533      ;
; -1.629 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; 0.394      ; 3.024      ;
; -1.606 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 1.000        ; -0.080     ; 2.527      ;
; -1.576 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 1.000        ; -0.080     ; 2.497      ;
; -1.524 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.444      ;
; -1.509 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.429      ;
; -1.479 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.399      ;
; -1.460 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 1.000        ; -0.080     ; 2.381      ;
; -1.430 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 1.000        ; -0.080     ; 2.351      ;
; -1.392 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.312      ;
; -1.383 ; OUT_MEMORY[5]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 1.000        ; -0.080     ; 2.304      ;
; -1.378 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.298      ;
; -1.364 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.284      ;
; -1.363 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.283      ;
; -1.353 ; OUT_MEMORY[5]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 1.000        ; -0.080     ; 2.274      ;
; -1.348 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[2]~reg0 ; clock        ; clock       ; 1.000        ; -0.081     ; 2.268      ;
; -1.348 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.268      ;
; -1.334 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.254      ;
; -1.333 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.253      ;
; -1.314 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[3]~reg0  ; clock        ; clock       ; 1.000        ; -0.080     ; 2.235      ;
; -1.284 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[4]~reg0  ; clock        ; clock       ; 1.000        ; -0.080     ; 2.205      ;
; -1.274 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.194      ;
; -1.246 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.166      ;
; -1.237 ; OUT_MEMORY[5]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 1.000        ; -0.080     ; 2.158      ;
; -1.232 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.152      ;
; -1.218 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.138      ;
; -1.217 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[4]~reg0  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.137      ;
; -1.207 ; OUT_MEMORY[5]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 1.000        ; -0.080     ; 2.128      ;
; -1.202 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.122      ;
; -1.188 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.108      ;
; -1.187 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.107      ;
; -1.168 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[1]~reg0  ; clock        ; clock       ; 1.000        ; -0.080     ; 2.089      ;
; -1.138 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[2]~reg0  ; clock        ; clock       ; 1.000        ; -0.080     ; 2.059      ;
; -1.128 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.048      ;
; -1.100 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.020      ;
; -1.082 ; OUT_MEMORY[6]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 1.000        ; -0.575     ; 1.508      ;
; -1.072 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[4]~reg0  ; clock        ; clock       ; 1.000        ; -0.081     ; 1.992      ;
; -1.071 ; OUT_MEMORY[8]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 1.000        ; -0.575     ; 1.497      ;
; -1.071 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[2]~reg0  ; clock        ; clock       ; 1.000        ; -0.081     ; 1.991      ;
; -1.042 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 1.000        ; -0.081     ; 1.962      ;
; -1.041 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[3]~reg0  ; clock        ; clock       ; 1.000        ; -0.081     ; 1.961      ;
; -1.032 ; OUT_MEMORY[7]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 1.000        ; -0.574     ; 1.459      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                   ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.786 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[3]~reg0  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.079      ;
; 0.786 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[1]~reg0  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.079      ;
; 0.787 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[2]~reg0  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.080      ;
; 1.009 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.082      ; 1.303      ;
; 1.019 ; OUT_MEMORY[5]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 0.000        ; 0.082      ; 1.313      ;
; 1.041 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[4]~reg0  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.333      ;
; 1.140 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[2]~reg0  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.433      ;
; 1.140 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[4]~reg0  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.433      ;
; 1.143 ; OUT_MEMORY[9]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.100      ; 1.455      ;
; 1.148 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[3]~reg0  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.441      ;
; 1.157 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[4]~reg0  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.450      ;
; 1.201 ; OUT_MEMORY[9]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; -0.394     ; 1.019      ;
; 1.271 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.564      ;
; 1.271 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[3]~reg0  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.564      ;
; 1.280 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.573      ;
; 1.280 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[4]~reg0  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.573      ;
; 1.288 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.581      ;
; 1.297 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.590      ;
; 1.327 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[1]~reg0  ; clock        ; clock       ; 0.000        ; 0.082      ; 1.621      ;
; 1.362 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[2]~reg0  ; clock        ; clock       ; 0.000        ; 0.082      ; 1.656      ;
; 1.374 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.666      ;
; 1.374 ; OUT_MEMORY[5]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 0.000        ; 0.082      ; 1.668      ;
; 1.411 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.704      ;
; 1.411 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.704      ;
; 1.420 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.713      ;
; 1.420 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.713      ;
; 1.425 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.717      ;
; 1.428 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.721      ;
; 1.432 ; OUT_MEMORY[5]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 0.000        ; 0.082      ; 1.726      ;
; 1.433 ; OUT_MEMORY[8]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 0.000        ; 0.100      ; 1.745      ;
; 1.437 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.730      ;
; 1.465 ; OUT_MEMORY[7]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 0.000        ; -0.392     ; 1.285      ;
; 1.467 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[3]~reg0  ; clock        ; clock       ; 0.000        ; 0.082      ; 1.761      ;
; 1.468 ; OUT_MEMORY[6]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.100      ; 1.780      ;
; 1.475 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[4]~reg0 ; clock        ; clock       ; 0.000        ; 0.080      ; 1.767      ;
; 1.486 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.574      ; 2.272      ;
; 1.497 ; OUT_MEMORY[8]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 0.000        ; -0.394     ; 1.315      ;
; 1.502 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[4]~reg0  ; clock        ; clock       ; 0.000        ; 0.082      ; 1.796      ;
; 1.508 ; OUT_MEMORY[6]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 0.000        ; -0.394     ; 1.326      ;
; 1.514 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.806      ;
; 1.514 ; OUT_MEMORY[5]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 0.000        ; 0.082      ; 1.808      ;
; 1.551 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.844      ;
; 1.551 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.844      ;
; 1.560 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.853      ;
; 1.565 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.857      ;
; 1.568 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.861      ;
; 1.570 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.081      ; 1.863      ;
; 1.572 ; OUT_MEMORY[5]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; 0.082      ; 1.866      ;
; 1.586 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.081      ; 1.879      ;
; 1.587 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.574      ; 2.373      ;
; 1.605 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 0.000        ; 0.574      ; 2.391      ;
; 1.607 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 0.000        ; 0.082      ; 1.901      ;
; 1.642 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 0.000        ; 0.082      ; 1.936      ;
; 1.654 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.946      ;
; 1.688 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.575      ; 2.475      ;
; 1.691 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.984      ;
; 1.705 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.081      ; 1.998      ;
; 1.714 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.081      ; 2.007      ;
; 1.747 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 0.000        ; 0.082      ; 2.041      ;
; 1.759 ; OUT_MEMORY[8]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.100      ; 2.071      ;
; 1.772 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.575      ; 2.559      ;
; 1.782 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 0.000        ; 0.082      ; 2.076      ;
; 1.783 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 0.000        ; 0.575      ; 2.570      ;
; 1.792 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.575      ; 2.579      ;
; 1.813 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.575      ; 2.600      ;
; 1.814 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.576      ; 2.602      ;
; 1.820 ; OUT_MEMORY[7]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 0.000        ; -0.392     ; 1.640      ;
; 1.824 ; OUT_MEMORY[8]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; -0.394     ; 1.642      ;
; 1.841 ; OUT_MEMORY[6]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 0.000        ; -0.394     ; 1.659      ;
; 1.842 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.576      ; 2.630      ;
; 1.862 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.574      ; 2.648      ;
; 1.871 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.575      ; 2.658      ;
; 1.879 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.574      ; 2.665      ;
; 1.880 ; OUT_MEMORY[6]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 0.000        ; -0.394     ; 1.698      ;
; 1.886 ; OUT_MEMORY[7]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; -0.392     ; 1.706      ;
; 1.887 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; 0.082      ; 2.181      ;
; 1.896 ; OUT_MEMORY[6]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.100      ; 2.208      ;
; 1.898 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 0.000        ; 0.575      ; 2.685      ;
; 1.908 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.575      ; 2.695      ;
; 1.909 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 0.000        ; 0.576      ; 2.697      ;
; 1.914 ; OUT_MEMORY[6]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 0.000        ; 0.100      ; 2.226      ;
; 1.923 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.081      ; 2.216      ;
; 1.924 ; OUT_MEMORY[7]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.101      ; 2.237      ;
; 1.936 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.575      ; 2.723      ;
; 1.966 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[5]~reg0 ; clock        ; clock       ; 0.000        ; 0.081      ; 2.259      ;
; 1.966 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 0.000        ; 0.575      ; 2.753      ;
; 1.981 ; OUT_MEMORY[6]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; -0.394     ; 1.799      ;
; 1.990 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.573      ; 2.775      ;
; 1.997 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[4]~reg0 ; clock        ; clock       ; 0.000        ; 0.081      ; 2.290      ;
; 2.002 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.574      ; 2.788      ;
; 2.078 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.081      ; 2.371      ;
; 2.112 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[4]~reg0 ; clock        ; clock       ; 0.000        ; 0.081      ; 2.405      ;
; 2.117 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.576      ; 2.905      ;
; 2.145 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.082      ; 2.439      ;
; 2.156 ; OUT_MEMORY[7]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.102      ; 2.470      ;
; 2.157 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.576      ; 2.945      ;
; 2.180 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[4]~reg0 ; clock        ; clock       ; 0.000        ; 0.081      ; 2.473      ;
; 2.196 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.081      ; 2.489      ;
; 2.218 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[5]~reg0 ; clock        ; clock       ; 0.000        ; 0.080      ; 2.510      ;
; 2.223 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.575      ; 3.010      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[0]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[1]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[2]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[3]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[4]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[5]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[6]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[7]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[8]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[9]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_STACK[0]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_STACK[1]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_STACK[2]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_STACK[3]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_STACK[4]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_STACK[5]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_STACK[6]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_STACK[7]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_STACK[8]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_STACK[9]~reg0           ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[6]~reg0          ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[7]~reg0          ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[8]~reg0          ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[9]~reg0          ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[1]~reg0          ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[2]~reg0          ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[3]~reg0          ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[0]~reg0           ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[1]~reg0           ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[2]~reg0           ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[3]~reg0           ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[4]~reg0           ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[5]~reg0           ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[6]~reg0           ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[7]~reg0           ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[8]~reg0           ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[9]~reg0           ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[0]~reg0          ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[4]~reg0          ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[5]~reg0          ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[0]~reg0          ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[1]~reg0          ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[2]~reg0          ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[3]~reg0          ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[4]~reg0          ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[5]~reg0          ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[0]~reg0           ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[1]~reg0           ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[2]~reg0           ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[3]~reg0           ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[4]~reg0           ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[5]~reg0           ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[6]~reg0           ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[7]~reg0           ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[8]~reg0           ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[9]~reg0           ;
; 0.324  ; 0.512        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[6]~reg0          ;
; 0.324  ; 0.512        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[7]~reg0          ;
; 0.324  ; 0.512        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[8]~reg0          ;
; 0.324  ; 0.512        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[9]~reg0          ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[0]~reg0|clk      ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[1]~reg0|clk      ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[2]~reg0|clk      ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[3]~reg0|clk      ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[4]~reg0|clk      ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[5]~reg0|clk      ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[0]~reg0|clk       ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[1]~reg0|clk       ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[2]~reg0|clk       ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[3]~reg0|clk       ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[4]~reg0|clk       ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[5]~reg0|clk       ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[6]~reg0|clk       ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[7]~reg0|clk       ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[8]~reg0|clk       ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[9]~reg0|clk       ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o               ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[6]~reg0|clk      ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[7]~reg0|clk      ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[8]~reg0|clk      ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[9]~reg0|clk      ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i               ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[6]~reg0|clk      ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[7]~reg0|clk      ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[8]~reg0|clk      ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[9]~reg0|clk      ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o               ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[1]~reg0|clk      ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[2]~reg0|clk      ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[3]~reg0|clk      ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[0]~reg0|clk       ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[1]~reg0|clk       ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[2]~reg0|clk       ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[3]~reg0|clk       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; IN_SFR[*]     ; clock      ; 2.917 ; 3.234 ; Rise       ; clock           ;
;  IN_SFR[0]    ; clock      ; 2.917 ; 3.216 ; Rise       ; clock           ;
;  IN_SFR[1]    ; clock      ; 2.899 ; 3.234 ; Rise       ; clock           ;
;  IN_SFR[2]    ; clock      ; 2.429 ; 2.763 ; Rise       ; clock           ;
;  IN_SFR[3]    ; clock      ; 2.775 ; 3.014 ; Rise       ; clock           ;
;  IN_SFR[4]    ; clock      ; 2.520 ; 2.817 ; Rise       ; clock           ;
;  IN_SFR[5]    ; clock      ; 2.633 ; 2.866 ; Rise       ; clock           ;
;  IN_SFR[6]    ; clock      ; 2.452 ; 2.713 ; Rise       ; clock           ;
;  IN_SFR[7]    ; clock      ; 2.177 ; 2.459 ; Rise       ; clock           ;
;  IN_SFR[8]    ; clock      ; 1.998 ; 2.256 ; Rise       ; clock           ;
;  IN_SFR[9]    ; clock      ; 0.712 ; 0.811 ; Rise       ; clock           ;
; IN_STACK[*]   ; clock      ; 3.334 ; 3.681 ; Rise       ; clock           ;
;  IN_STACK[0]  ; clock      ; 3.298 ; 3.476 ; Rise       ; clock           ;
;  IN_STACK[1]  ; clock      ; 2.598 ; 2.890 ; Rise       ; clock           ;
;  IN_STACK[2]  ; clock      ; 3.334 ; 3.681 ; Rise       ; clock           ;
;  IN_STACK[3]  ; clock      ; 3.219 ; 3.479 ; Rise       ; clock           ;
;  IN_STACK[4]  ; clock      ; 2.980 ; 3.265 ; Rise       ; clock           ;
;  IN_STACK[5]  ; clock      ; 2.638 ; 2.978 ; Rise       ; clock           ;
;  IN_STACK[6]  ; clock      ; 3.253 ; 3.445 ; Rise       ; clock           ;
;  IN_STACK[7]  ; clock      ; 2.790 ; 3.007 ; Rise       ; clock           ;
;  IN_STACK[8]  ; clock      ; 2.887 ; 3.072 ; Rise       ; clock           ;
;  IN_STACK[9]  ; clock      ; 3.002 ; 3.150 ; Rise       ; clock           ;
; call_en       ; clock      ; 4.906 ; 5.083 ; Rise       ; clock           ;
; en            ; clock      ; 3.333 ; 3.422 ; Rise       ; clock           ;
; goto_en       ; clock      ; 4.808 ; 5.094 ; Rise       ; clock           ;
; out_en        ; clock      ; 4.627 ; 4.852 ; Rise       ; clock           ;
; reset         ; clock      ; 1.541 ; 1.805 ; Rise       ; clock           ;
; short_jump_en ; clock      ; 4.924 ; 5.166 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; IN_SFR[*]     ; clock      ; -0.252 ; -0.337 ; Rise       ; clock           ;
;  IN_SFR[0]    ; clock      ; -2.352 ; -2.588 ; Rise       ; clock           ;
;  IN_SFR[1]    ; clock      ; -2.354 ; -2.660 ; Rise       ; clock           ;
;  IN_SFR[2]    ; clock      ; -1.947 ; -2.257 ; Rise       ; clock           ;
;  IN_SFR[3]    ; clock      ; -2.260 ; -2.476 ; Rise       ; clock           ;
;  IN_SFR[4]    ; clock      ; -2.018 ; -2.282 ; Rise       ; clock           ;
;  IN_SFR[5]    ; clock      ; -2.145 ; -2.357 ; Rise       ; clock           ;
;  IN_SFR[6]    ; clock      ; -1.936 ; -2.172 ; Rise       ; clock           ;
;  IN_SFR[7]    ; clock      ; -1.667 ; -1.928 ; Rise       ; clock           ;
;  IN_SFR[8]    ; clock      ; -1.477 ; -1.705 ; Rise       ; clock           ;
;  IN_SFR[9]    ; clock      ; -0.252 ; -0.337 ; Rise       ; clock           ;
; IN_STACK[*]   ; clock      ; -2.111 ; -2.380 ; Rise       ; clock           ;
;  IN_STACK[0]  ; clock      ; -2.783 ; -2.942 ; Rise       ; clock           ;
;  IN_STACK[1]  ; clock      ; -2.111 ; -2.380 ; Rise       ; clock           ;
;  IN_STACK[2]  ; clock      ; -2.737 ; -3.052 ; Rise       ; clock           ;
;  IN_STACK[3]  ; clock      ; -2.687 ; -2.914 ; Rise       ; clock           ;
;  IN_STACK[4]  ; clock      ; -2.451 ; -2.705 ; Rise       ; clock           ;
;  IN_STACK[5]  ; clock      ; -2.134 ; -2.430 ; Rise       ; clock           ;
;  IN_STACK[6]  ; clock      ; -2.639 ; -2.814 ; Rise       ; clock           ;
;  IN_STACK[7]  ; clock      ; -2.245 ; -2.420 ; Rise       ; clock           ;
;  IN_STACK[8]  ; clock      ; -2.288 ; -2.456 ; Rise       ; clock           ;
;  IN_STACK[9]  ; clock      ; -2.443 ; -2.578 ; Rise       ; clock           ;
; call_en       ; clock      ; -2.686 ; -2.892 ; Rise       ; clock           ;
; en            ; clock      ; -1.871 ; -2.027 ; Rise       ; clock           ;
; goto_en       ; clock      ; -2.160 ; -2.430 ; Rise       ; clock           ;
; out_en        ; clock      ; -2.413 ; -2.669 ; Rise       ; clock           ;
; reset         ; clock      ; -1.264 ; -1.520 ; Rise       ; clock           ;
; short_jump_en ; clock      ; -2.845 ; -3.110 ; Rise       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; OUT_MEMORY[*]  ; clock      ; 9.200 ; 9.088 ; Rise       ; clock           ;
;  OUT_MEMORY[0] ; clock      ; 8.632 ; 8.620 ; Rise       ; clock           ;
;  OUT_MEMORY[1] ; clock      ; 8.377 ; 8.143 ; Rise       ; clock           ;
;  OUT_MEMORY[2] ; clock      ; 7.219 ; 7.102 ; Rise       ; clock           ;
;  OUT_MEMORY[3] ; clock      ; 8.774 ; 8.535 ; Rise       ; clock           ;
;  OUT_MEMORY[4] ; clock      ; 7.448 ; 7.314 ; Rise       ; clock           ;
;  OUT_MEMORY[5] ; clock      ; 9.200 ; 9.088 ; Rise       ; clock           ;
;  OUT_MEMORY[6] ; clock      ; 7.998 ; 7.864 ; Rise       ; clock           ;
;  OUT_MEMORY[7] ; clock      ; 7.562 ; 7.464 ; Rise       ; clock           ;
;  OUT_MEMORY[8] ; clock      ; 8.048 ; 7.924 ; Rise       ; clock           ;
;  OUT_MEMORY[9] ; clock      ; 8.018 ; 7.898 ; Rise       ; clock           ;
; OUT_STACK[*]   ; clock      ; 9.643 ; 9.594 ; Rise       ; clock           ;
;  OUT_STACK[0]  ; clock      ; 9.411 ; 9.388 ; Rise       ; clock           ;
;  OUT_STACK[1]  ; clock      ; 9.643 ; 9.594 ; Rise       ; clock           ;
;  OUT_STACK[2]  ; clock      ; 8.407 ; 8.281 ; Rise       ; clock           ;
;  OUT_STACK[3]  ; clock      ; 7.901 ; 7.761 ; Rise       ; clock           ;
;  OUT_STACK[4]  ; clock      ; 8.252 ; 8.067 ; Rise       ; clock           ;
;  OUT_STACK[5]  ; clock      ; 8.174 ; 7.976 ; Rise       ; clock           ;
;  OUT_STACK[6]  ; clock      ; 8.238 ; 8.124 ; Rise       ; clock           ;
;  OUT_STACK[7]  ; clock      ; 7.612 ; 7.522 ; Rise       ; clock           ;
;  OUT_STACK[8]  ; clock      ; 7.400 ; 7.255 ; Rise       ; clock           ;
;  OUT_STACK[9]  ; clock      ; 8.541 ; 8.339 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; OUT_MEMORY[*]  ; clock      ; 6.971 ; 6.856 ; Rise       ; clock           ;
;  OUT_MEMORY[0] ; clock      ; 8.385 ; 8.376 ; Rise       ; clock           ;
;  OUT_MEMORY[1] ; clock      ; 8.080 ; 7.855 ; Rise       ; clock           ;
;  OUT_MEMORY[2] ; clock      ; 6.971 ; 6.856 ; Rise       ; clock           ;
;  OUT_MEMORY[3] ; clock      ; 8.463 ; 8.232 ; Rise       ; clock           ;
;  OUT_MEMORY[4] ; clock      ; 7.186 ; 7.056 ; Rise       ; clock           ;
;  OUT_MEMORY[5] ; clock      ; 8.925 ; 8.820 ; Rise       ; clock           ;
;  OUT_MEMORY[6] ; clock      ; 7.719 ; 7.589 ; Rise       ; clock           ;
;  OUT_MEMORY[7] ; clock      ; 7.294 ; 7.198 ; Rise       ; clock           ;
;  OUT_MEMORY[8] ; clock      ; 7.765 ; 7.646 ; Rise       ; clock           ;
;  OUT_MEMORY[9] ; clock      ; 7.737 ; 7.621 ; Rise       ; clock           ;
; OUT_STACK[*]   ; clock      ; 7.145 ; 7.003 ; Rise       ; clock           ;
;  OUT_STACK[0]  ; clock      ; 9.133 ; 9.113 ; Rise       ; clock           ;
;  OUT_STACK[1]  ; clock      ; 9.350 ; 9.306 ; Rise       ; clock           ;
;  OUT_STACK[2]  ; clock      ; 8.109 ; 7.987 ; Rise       ; clock           ;
;  OUT_STACK[3]  ; clock      ; 7.624 ; 7.488 ; Rise       ; clock           ;
;  OUT_STACK[4]  ; clock      ; 7.962 ; 7.783 ; Rise       ; clock           ;
;  OUT_STACK[5]  ; clock      ; 7.882 ; 7.690 ; Rise       ; clock           ;
;  OUT_STACK[6]  ; clock      ; 7.943 ; 7.833 ; Rise       ; clock           ;
;  OUT_STACK[7]  ; clock      ; 7.348 ; 7.260 ; Rise       ; clock           ;
;  OUT_STACK[8]  ; clock      ; 7.145 ; 7.003 ; Rise       ; clock           ;
;  OUT_STACK[9]  ; clock      ; 8.234 ; 8.039 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 283.69 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.525 ; -32.013           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.729 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -32.740                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                    ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -2.525 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.073     ; 3.454      ;
; -2.496 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.073     ; 3.425      ;
; -2.314 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.073     ; 3.243      ;
; -2.290 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[3]~reg0 ; clock        ; clock       ; 1.000        ; -0.072     ; 3.220      ;
; -2.283 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.072     ; 3.213      ;
; -2.268 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.075     ; 3.195      ;
; -2.264 ; OUT_MEMORY[6]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.095     ; 3.171      ;
; -2.261 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[3]~reg0 ; clock        ; clock       ; 1.000        ; -0.072     ; 3.191      ;
; -2.208 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 1.000        ; 0.374      ; 3.584      ;
; -2.186 ; OUT_MEMORY[7]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.091     ; 3.097      ;
; -2.184 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.070     ; 3.116      ;
; -2.179 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 1.000        ; 0.374      ; 3.555      ;
; -2.162 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 1.000        ; 0.375      ; 3.539      ;
; -2.127 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.071     ; 3.058      ;
; -2.098 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.072     ; 3.028      ;
; -2.052 ; OUT_MEMORY[7]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 1.000        ; -0.086     ; 2.968      ;
; -2.042 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[3]~reg0 ; clock        ; clock       ; 1.000        ; -0.071     ; 2.973      ;
; -2.013 ; OUT_MEMORY[6]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 1.000        ; -0.090     ; 2.925      ;
; -2.002 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.071     ; 2.933      ;
; -1.997 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 1.000        ; 0.374      ; 3.373      ;
; -1.968 ; OUT_MEMORY[6]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; -0.090     ; 2.880      ;
; -1.961 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 1.000        ; 0.375      ; 3.338      ;
; -1.951 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 1.000        ; 0.372      ; 3.325      ;
; -1.937 ; OUT_MEMORY[7]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; -0.086     ; 2.853      ;
; -1.922 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.071     ; 2.853      ;
; -1.919 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.071     ; 2.850      ;
; -1.874 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 1.000        ; 0.380      ; 3.256      ;
; -1.842 ; OUT_MEMORY[8]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; -0.090     ; 2.754      ;
; -1.834 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[2]~reg0 ; clock        ; clock       ; 1.000        ; -0.072     ; 2.764      ;
; -1.829 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; 0.380      ; 3.211      ;
; -1.817 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 1.000        ; 0.379      ; 3.198      ;
; -1.753 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 1.000        ; 0.380      ; 3.135      ;
; -1.745 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.072     ; 2.675      ;
; -1.711 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[2]~reg0 ; clock        ; clock       ; 1.000        ; -0.071     ; 2.642      ;
; -1.703 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 1.000        ; 0.380      ; 3.085      ;
; -1.696 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 1.000        ; 0.379      ; 3.077      ;
; -1.693 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[3]~reg0 ; clock        ; clock       ; 1.000        ; -0.072     ; 2.623      ;
; -1.692 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 1.000        ; 0.377      ; 3.071      ;
; -1.692 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 1.000        ; 0.379      ; 3.073      ;
; -1.647 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; 0.377      ; 3.026      ;
; -1.635 ; OUT_MEMORY[6]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 1.000        ; -0.541     ; 2.096      ;
; -1.621 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.073     ; 2.550      ;
; -1.609 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 1.000        ; 0.379      ; 2.990      ;
; -1.604 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.072     ; 2.534      ;
; -1.582 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 1.000        ; 0.380      ; 2.964      ;
; -1.573 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; 0.379      ; 2.954      ;
; -1.571 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 1.000        ; 0.377      ; 2.950      ;
; -1.571 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 1.000        ; 0.379      ; 2.952      ;
; -1.544 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; 0.379      ; 2.925      ;
; -1.527 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; 0.380      ; 2.909      ;
; -1.511 ; OUT_MEMORY[6]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 1.000        ; -0.090     ; 2.423      ;
; -1.509 ; OUT_MEMORY[6]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 1.000        ; -0.541     ; 1.970      ;
; -1.509 ; OUT_MEMORY[8]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 1.000        ; -0.541     ; 1.970      ;
; -1.501 ; OUT_MEMORY[8]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 1.000        ; -0.090     ; 2.413      ;
; -1.496 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 1.000        ; -0.071     ; 2.427      ;
; -1.488 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 1.000        ; 0.379      ; 2.869      ;
; -1.470 ; OUT_MEMORY[6]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 1.000        ; -0.541     ; 1.931      ;
; -1.447 ; OUT_MEMORY[7]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 1.000        ; -0.537     ; 1.912      ;
; -1.444 ; OUT_MEMORY[7]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 1.000        ; -0.537     ; 1.909      ;
; -1.375 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; 0.379      ; 2.756      ;
; -1.370 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 1.000        ; -0.071     ; 2.301      ;
; -1.331 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 1.000        ; -0.071     ; 2.262      ;
; -1.314 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 1.000        ; -0.074     ; 2.242      ;
; -1.244 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 1.000        ; -0.071     ; 2.175      ;
; -1.240 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 1.000        ; -0.072     ; 2.170      ;
; -1.205 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 1.000        ; -0.071     ; 2.136      ;
; -1.201 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 1.000        ; -0.072     ; 2.131      ;
; -1.188 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 1.000        ; -0.074     ; 2.116      ;
; -1.167 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[2]~reg0 ; clock        ; clock       ; 1.000        ; -0.072     ; 2.097      ;
; -1.157 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 1.000        ; -0.072     ; 2.087      ;
; -1.149 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 1.000        ; -0.074     ; 2.077      ;
; -1.126 ; OUT_MEMORY[5]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 1.000        ; -0.071     ; 2.057      ;
; -1.126 ; OUT_MEMORY[5]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 1.000        ; -0.071     ; 2.057      ;
; -1.118 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[3]~reg0  ; clock        ; clock       ; 1.000        ; -0.071     ; 2.049      ;
; -1.115 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 1.000        ; -0.072     ; 2.045      ;
; -1.114 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 1.000        ; -0.072     ; 2.044      ;
; -1.079 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[4]~reg0  ; clock        ; clock       ; 1.000        ; -0.071     ; 2.010      ;
; -1.076 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 1.000        ; -0.072     ; 2.006      ;
; -1.075 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 1.000        ; -0.072     ; 2.005      ;
; -1.062 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 1.000        ; -0.074     ; 1.990      ;
; -1.032 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 1.000        ; -0.072     ; 1.962      ;
; -1.031 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 1.000        ; -0.072     ; 1.961      ;
; -1.023 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 1.000        ; -0.074     ; 1.951      ;
; -1.000 ; OUT_MEMORY[5]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 1.000        ; -0.071     ; 1.931      ;
; -1.000 ; OUT_MEMORY[5]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 1.000        ; -0.071     ; 1.931      ;
; -0.992 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[1]~reg0  ; clock        ; clock       ; 1.000        ; -0.071     ; 1.923      ;
; -0.989 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 1.000        ; -0.072     ; 1.919      ;
; -0.988 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[4]~reg0  ; clock        ; clock       ; 1.000        ; -0.072     ; 1.918      ;
; -0.953 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[2]~reg0  ; clock        ; clock       ; 1.000        ; -0.071     ; 1.884      ;
; -0.950 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 1.000        ; -0.072     ; 1.880      ;
; -0.949 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 1.000        ; -0.072     ; 1.879      ;
; -0.929 ; OUT_MEMORY[6]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 1.000        ; -0.541     ; 1.390      ;
; -0.924 ; OUT_MEMORY[8]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 1.000        ; -0.541     ; 1.385      ;
; -0.912 ; OUT_MEMORY[7]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 1.000        ; -0.537     ; 1.377      ;
; -0.906 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 1.000        ; -0.072     ; 1.836      ;
; -0.905 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 1.000        ; -0.072     ; 1.835      ;
; -0.894 ; OUT_MEMORY[9]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; -0.090     ; 1.806      ;
; -0.863 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[4]~reg0  ; clock        ; clock       ; 1.000        ; -0.072     ; 1.793      ;
; -0.862 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[2]~reg0  ; clock        ; clock       ; 1.000        ; -0.072     ; 1.792      ;
; -0.824 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 1.000        ; -0.072     ; 1.754      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                    ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.729 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[2]~reg0  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.996      ;
; 0.730 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[3]~reg0  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.997      ;
; 0.730 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[1]~reg0  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.997      ;
; 0.903 ; OUT_MEMORY[5]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 0.000        ; 0.073      ; 1.171      ;
; 0.908 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.073      ; 1.176      ;
; 0.931 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[4]~reg0  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.197      ;
; 1.037 ; OUT_MEMORY[9]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.090      ; 1.322      ;
; 1.048 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[3]~reg0  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.315      ;
; 1.054 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[2]~reg0  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.321      ;
; 1.054 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[4]~reg0  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.321      ;
; 1.063 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[4]~reg0  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.330      ;
; 1.107 ; OUT_MEMORY[9]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; -0.379     ; 0.923      ;
; 1.148 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[3]~reg0  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.415      ;
; 1.149 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.416      ;
; 1.170 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.437      ;
; 1.176 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.443      ;
; 1.176 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[4]~reg0  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.443      ;
; 1.185 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.452      ;
; 1.190 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[1]~reg0  ; clock        ; clock       ; 0.000        ; 0.073      ; 1.458      ;
; 1.235 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.501      ;
; 1.263 ; OUT_MEMORY[5]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 0.000        ; 0.073      ; 1.531      ;
; 1.268 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[2]~reg0  ; clock        ; clock       ; 0.000        ; 0.073      ; 1.536      ;
; 1.270 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.537      ;
; 1.271 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.538      ;
; 1.278 ; OUT_MEMORY[5]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 0.000        ; 0.073      ; 1.546      ;
; 1.292 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.559      ;
; 1.298 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.565      ;
; 1.298 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.565      ;
; 1.307 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.574      ;
; 1.312 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[3]~reg0  ; clock        ; clock       ; 0.000        ; 0.073      ; 1.580      ;
; 1.328 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.540      ; 2.063      ;
; 1.332 ; OUT_MEMORY[7]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 0.000        ; -0.374     ; 1.153      ;
; 1.335 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.601      ;
; 1.336 ; OUT_MEMORY[8]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 0.000        ; 0.090      ; 1.621      ;
; 1.344 ; OUT_MEMORY[6]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.090      ; 1.629      ;
; 1.357 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.623      ;
; 1.361 ; OUT_MEMORY[8]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 0.000        ; -0.379     ; 1.177      ;
; 1.370 ; OUT_MEMORY[6]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 0.000        ; -0.379     ; 1.186      ;
; 1.374 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[4]~reg0 ; clock        ; clock       ; 0.000        ; 0.073      ; 1.642      ;
; 1.385 ; OUT_MEMORY[5]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 0.000        ; 0.073      ; 1.653      ;
; 1.390 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[4]~reg0  ; clock        ; clock       ; 0.000        ; 0.073      ; 1.658      ;
; 1.392 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.659      ;
; 1.393 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.660      ;
; 1.400 ; OUT_MEMORY[5]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; 0.073      ; 1.668      ;
; 1.414 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.681      ;
; 1.420 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.687      ;
; 1.430 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.540      ; 2.165      ;
; 1.434 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 0.000        ; 0.073      ; 1.702      ;
; 1.437 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 0.000        ; 0.540      ; 2.172      ;
; 1.442 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.072      ; 1.709      ;
; 1.457 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.723      ;
; 1.468 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.072      ; 1.735      ;
; 1.476 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.541      ; 2.212      ;
; 1.479 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.745      ;
; 1.512 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 0.000        ; 0.073      ; 1.780      ;
; 1.514 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.781      ;
; 1.556 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 0.000        ; 0.073      ; 1.824      ;
; 1.569 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.541      ; 2.305      ;
; 1.585 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 0.000        ; 0.541      ; 2.321      ;
; 1.589 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.542      ; 2.326      ;
; 1.591 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.072      ; 1.858      ;
; 1.593 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.072      ; 1.860      ;
; 1.593 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.541      ; 2.329      ;
; 1.602 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.541      ; 2.338      ;
; 1.604 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.542      ; 2.341      ;
; 1.615 ; OUT_MEMORY[8]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.090      ; 1.900      ;
; 1.634 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 0.000        ; 0.073      ; 1.902      ;
; 1.634 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.541      ; 2.370      ;
; 1.657 ; OUT_MEMORY[8]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; -0.379     ; 1.473      ;
; 1.660 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.537      ; 2.392      ;
; 1.669 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.537      ; 2.401      ;
; 1.671 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.538      ; 2.404      ;
; 1.674 ; OUT_MEMORY[6]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 0.000        ; -0.379     ; 1.490      ;
; 1.678 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; 0.073      ; 1.946      ;
; 1.686 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 0.000        ; 0.541      ; 2.422      ;
; 1.692 ; OUT_MEMORY[7]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 0.000        ; -0.374     ; 1.513      ;
; 1.698 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 0.000        ; 0.542      ; 2.435      ;
; 1.707 ; OUT_MEMORY[7]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; -0.374     ; 1.528      ;
; 1.709 ; OUT_MEMORY[7]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.091      ; 1.995      ;
; 1.715 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.541      ; 2.451      ;
; 1.730 ; OUT_MEMORY[6]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.090      ; 2.015      ;
; 1.737 ; OUT_MEMORY[6]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 0.000        ; 0.090      ; 2.022      ;
; 1.743 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 0.000        ; 0.541      ; 2.479      ;
; 1.749 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[5]~reg0 ; clock        ; clock       ; 0.000        ; 0.072      ; 2.016      ;
; 1.750 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.536      ; 2.481      ;
; 1.756 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.072      ; 2.023      ;
; 1.765 ; OUT_MEMORY[6]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 0.000        ; -0.379     ; 1.581      ;
; 1.782 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.537      ; 2.514      ;
; 1.796 ; OUT_MEMORY[6]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; -0.379     ; 1.612      ;
; 1.808 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[4]~reg0 ; clock        ; clock       ; 0.000        ; 0.074      ; 2.077      ;
; 1.882 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.542      ; 2.619      ;
; 1.891 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.072      ; 2.158      ;
; 1.896 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.542      ; 2.633      ;
; 1.911 ; OUT_MEMORY[7]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.095      ; 2.201      ;
; 1.912 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[4]~reg0 ; clock        ; clock       ; 0.000        ; 0.074      ; 2.181      ;
; 1.949 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.538      ; 2.682      ;
; 1.966 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[4]~reg0 ; clock        ; clock       ; 0.000        ; 0.074      ; 2.235      ;
; 1.970 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.073      ; 2.238      ;
; 2.004 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.072      ; 2.271      ;
; 2.007 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[5]~reg0 ; clock        ; clock       ; 0.000        ; 0.071      ; 2.273      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[0]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[1]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[2]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[3]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[4]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[5]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[6]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[7]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[8]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[9]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_STACK[0]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_STACK[1]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_STACK[2]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_STACK[3]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_STACK[4]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_STACK[5]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_STACK[6]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_STACK[7]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_STACK[8]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_STACK[9]~reg0           ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[6]~reg0          ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[8]~reg0          ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[9]~reg0          ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[7]~reg0          ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[4]~reg0          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[0]~reg0          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[1]~reg0          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[2]~reg0          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[3]~reg0          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[5]~reg0          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[0]~reg0           ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[1]~reg0           ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[2]~reg0           ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[3]~reg0           ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[4]~reg0           ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[5]~reg0           ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[6]~reg0           ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[7]~reg0           ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[8]~reg0           ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[9]~reg0           ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[0]~reg0          ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[1]~reg0          ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[2]~reg0          ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[3]~reg0          ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[5]~reg0          ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[0]~reg0           ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[1]~reg0           ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[2]~reg0           ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[3]~reg0           ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[4]~reg0           ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[5]~reg0           ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[6]~reg0           ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[7]~reg0           ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[8]~reg0           ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[9]~reg0           ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[4]~reg0          ;
; 0.369  ; 0.553        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[7]~reg0          ;
; 0.372  ; 0.556        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[6]~reg0          ;
; 0.372  ; 0.556        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[8]~reg0          ;
; 0.372  ; 0.556        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[9]~reg0          ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[0]~reg0|clk      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[1]~reg0|clk      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[2]~reg0|clk      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[3]~reg0|clk      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[5]~reg0|clk      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[0]~reg0|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[1]~reg0|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[2]~reg0|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[3]~reg0|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[4]~reg0|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[5]~reg0|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[6]~reg0|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[7]~reg0|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[8]~reg0|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[9]~reg0|clk       ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[4]~reg0|clk      ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o               ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[6]~reg0|clk      ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[8]~reg0|clk      ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[9]~reg0|clk      ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[7]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i               ;
; 0.502  ; 0.502        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[7]~reg0|clk      ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[6]~reg0|clk      ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[8]~reg0|clk      ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[9]~reg0|clk      ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o               ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[4]~reg0|clk      ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[0]~reg0|clk      ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[1]~reg0|clk      ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[2]~reg0|clk      ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[3]~reg0|clk      ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[5]~reg0|clk      ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[0]~reg0|clk       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; IN_SFR[*]     ; clock      ; 2.638 ; 2.737 ; Rise       ; clock           ;
;  IN_SFR[0]    ; clock      ; 2.638 ; 2.722 ; Rise       ; clock           ;
;  IN_SFR[1]    ; clock      ; 2.605 ; 2.737 ; Rise       ; clock           ;
;  IN_SFR[2]    ; clock      ; 2.159 ; 2.317 ; Rise       ; clock           ;
;  IN_SFR[3]    ; clock      ; 2.485 ; 2.542 ; Rise       ; clock           ;
;  IN_SFR[4]    ; clock      ; 2.254 ; 2.364 ; Rise       ; clock           ;
;  IN_SFR[5]    ; clock      ; 2.355 ; 2.418 ; Rise       ; clock           ;
;  IN_SFR[6]    ; clock      ; 2.187 ; 2.243 ; Rise       ; clock           ;
;  IN_SFR[7]    ; clock      ; 1.925 ; 2.023 ; Rise       ; clock           ;
;  IN_SFR[8]    ; clock      ; 1.763 ; 1.832 ; Rise       ; clock           ;
;  IN_SFR[9]    ; clock      ; 0.680 ; 0.792 ; Rise       ; clock           ;
; IN_STACK[*]   ; clock      ; 3.007 ; 3.150 ; Rise       ; clock           ;
;  IN_STACK[0]  ; clock      ; 2.997 ; 2.956 ; Rise       ; clock           ;
;  IN_STACK[1]  ; clock      ; 2.326 ; 2.431 ; Rise       ; clock           ;
;  IN_STACK[2]  ; clock      ; 3.007 ; 3.150 ; Rise       ; clock           ;
;  IN_STACK[3]  ; clock      ; 2.939 ; 2.954 ; Rise       ; clock           ;
;  IN_STACK[4]  ; clock      ; 2.670 ; 2.778 ; Rise       ; clock           ;
;  IN_STACK[5]  ; clock      ; 2.345 ; 2.519 ; Rise       ; clock           ;
;  IN_STACK[6]  ; clock      ; 2.963 ; 2.910 ; Rise       ; clock           ;
;  IN_STACK[7]  ; clock      ; 2.512 ; 2.511 ; Rise       ; clock           ;
;  IN_STACK[8]  ; clock      ; 2.597 ; 2.581 ; Rise       ; clock           ;
;  IN_STACK[9]  ; clock      ; 2.710 ; 2.639 ; Rise       ; clock           ;
; call_en       ; clock      ; 4.552 ; 4.388 ; Rise       ; clock           ;
; en            ; clock      ; 3.035 ; 2.923 ; Rise       ; clock           ;
; goto_en       ; clock      ; 4.426 ; 4.400 ; Rise       ; clock           ;
; out_en        ; clock      ; 4.255 ; 4.271 ; Rise       ; clock           ;
; reset         ; clock      ; 1.410 ; 1.804 ; Rise       ; clock           ;
; short_jump_en ; clock      ; 4.537 ; 4.477 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; IN_SFR[*]     ; clock      ; -0.255 ; -0.355 ; Rise       ; clock           ;
;  IN_SFR[0]    ; clock      ; -2.122 ; -2.163 ; Rise       ; clock           ;
;  IN_SFR[1]    ; clock      ; -2.115 ; -2.228 ; Rise       ; clock           ;
;  IN_SFR[2]    ; clock      ; -1.726 ; -1.871 ; Rise       ; clock           ;
;  IN_SFR[3]    ; clock      ; -2.019 ; -2.067 ; Rise       ; clock           ;
;  IN_SFR[4]    ; clock      ; -1.793 ; -1.889 ; Rise       ; clock           ;
;  IN_SFR[5]    ; clock      ; -1.917 ; -1.970 ; Rise       ; clock           ;
;  IN_SFR[6]    ; clock      ; -1.719 ; -1.764 ; Rise       ; clock           ;
;  IN_SFR[7]    ; clock      ; -1.467 ; -1.553 ; Rise       ; clock           ;
;  IN_SFR[8]    ; clock      ; -1.286 ; -1.344 ; Rise       ; clock           ;
;  IN_SFR[9]    ; clock      ; -0.255 ; -0.355 ; Rise       ; clock           ;
; IN_STACK[*]   ; clock      ; -1.889 ; -1.981 ; Rise       ; clock           ;
;  IN_STACK[0]  ; clock      ; -2.535 ; -2.485 ; Rise       ; clock           ;
;  IN_STACK[1]  ; clock      ; -1.889 ; -1.981 ; Rise       ; clock           ;
;  IN_STACK[2]  ; clock      ; -2.464 ; -2.583 ; Rise       ; clock           ;
;  IN_STACK[3]  ; clock      ; -2.452 ; -2.454 ; Rise       ; clock           ;
;  IN_STACK[4]  ; clock      ; -2.187 ; -2.272 ; Rise       ; clock           ;
;  IN_STACK[5]  ; clock      ; -1.893 ; -2.034 ; Rise       ; clock           ;
;  IN_STACK[6]  ; clock      ; -2.401 ; -2.341 ; Rise       ; clock           ;
;  IN_STACK[7]  ; clock      ; -2.020 ; -1.989 ; Rise       ; clock           ;
;  IN_STACK[8]  ; clock      ; -2.050 ; -2.024 ; Rise       ; clock           ;
;  IN_STACK[9]  ; clock      ; -2.201 ; -2.127 ; Rise       ; clock           ;
; call_en       ; clock      ; -2.457 ; -2.409 ; Rise       ; clock           ;
; en            ; clock      ; -1.654 ; -1.667 ; Rise       ; clock           ;
; goto_en       ; clock      ; -1.930 ; -2.027 ; Rise       ; clock           ;
; out_en        ; clock      ; -2.167 ; -2.219 ; Rise       ; clock           ;
; reset         ; clock      ; -1.163 ; -1.541 ; Rise       ; clock           ;
; short_jump_en ; clock      ; -2.575 ; -2.662 ; Rise       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; OUT_MEMORY[*]  ; clock      ; 8.368 ; 8.124 ; Rise       ; clock           ;
;  OUT_MEMORY[0] ; clock      ; 7.819 ; 7.710 ; Rise       ; clock           ;
;  OUT_MEMORY[1] ; clock      ; 7.767 ; 7.325 ; Rise       ; clock           ;
;  OUT_MEMORY[2] ; clock      ; 6.590 ; 6.414 ; Rise       ; clock           ;
;  OUT_MEMORY[3] ; clock      ; 8.081 ; 7.703 ; Rise       ; clock           ;
;  OUT_MEMORY[4] ; clock      ; 6.802 ; 6.601 ; Rise       ; clock           ;
;  OUT_MEMORY[5] ; clock      ; 8.368 ; 8.124 ; Rise       ; clock           ;
;  OUT_MEMORY[6] ; clock      ; 7.338 ; 7.120 ; Rise       ; clock           ;
;  OUT_MEMORY[7] ; clock      ; 6.913 ; 6.748 ; Rise       ; clock           ;
;  OUT_MEMORY[8] ; clock      ; 7.393 ; 7.164 ; Rise       ; clock           ;
;  OUT_MEMORY[9] ; clock      ; 7.360 ; 7.143 ; Rise       ; clock           ;
; OUT_STACK[*]   ; clock      ; 8.797 ; 8.563 ; Rise       ; clock           ;
;  OUT_STACK[0]  ; clock      ; 8.567 ; 8.392 ; Rise       ; clock           ;
;  OUT_STACK[1]  ; clock      ; 8.797 ; 8.563 ; Rise       ; clock           ;
;  OUT_STACK[2]  ; clock      ; 7.752 ; 7.457 ; Rise       ; clock           ;
;  OUT_STACK[3]  ; clock      ; 7.256 ; 6.998 ; Rise       ; clock           ;
;  OUT_STACK[4]  ; clock      ; 7.583 ; 7.284 ; Rise       ; clock           ;
;  OUT_STACK[5]  ; clock      ; 7.502 ; 7.198 ; Rise       ; clock           ;
;  OUT_STACK[6]  ; clock      ; 7.576 ; 7.320 ; Rise       ; clock           ;
;  OUT_STACK[7]  ; clock      ; 6.979 ; 6.790 ; Rise       ; clock           ;
;  OUT_STACK[8]  ; clock      ; 6.778 ; 6.546 ; Rise       ; clock           ;
;  OUT_STACK[9]  ; clock      ; 7.860 ; 7.518 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; OUT_MEMORY[*]  ; clock      ; 6.344 ; 6.174 ; Rise       ; clock           ;
;  OUT_MEMORY[0] ; clock      ; 7.575 ; 7.471 ; Rise       ; clock           ;
;  OUT_MEMORY[1] ; clock      ; 7.475 ; 7.049 ; Rise       ; clock           ;
;  OUT_MEMORY[2] ; clock      ; 6.344 ; 6.174 ; Rise       ; clock           ;
;  OUT_MEMORY[3] ; clock      ; 7.776 ; 7.412 ; Rise       ; clock           ;
;  OUT_MEMORY[4] ; clock      ; 6.543 ; 6.350 ; Rise       ; clock           ;
;  OUT_MEMORY[5] ; clock      ; 8.098 ; 7.866 ; Rise       ; clock           ;
;  OUT_MEMORY[6] ; clock      ; 7.063 ; 6.852 ; Rise       ; clock           ;
;  OUT_MEMORY[7] ; clock      ; 6.650 ; 6.491 ; Rise       ; clock           ;
;  OUT_MEMORY[8] ; clock      ; 7.117 ; 6.895 ; Rise       ; clock           ;
;  OUT_MEMORY[9] ; clock      ; 7.085 ; 6.875 ; Rise       ; clock           ;
; OUT_STACK[*]   ; clock      ; 6.525 ; 6.301 ; Rise       ; clock           ;
;  OUT_STACK[0]  ; clock      ; 8.293 ; 8.126 ; Rise       ; clock           ;
;  OUT_STACK[1]  ; clock      ; 8.511 ; 8.288 ; Rise       ; clock           ;
;  OUT_STACK[2]  ; clock      ; 7.460 ; 7.176 ; Rise       ; clock           ;
;  OUT_STACK[3]  ; clock      ; 6.984 ; 6.735 ; Rise       ; clock           ;
;  OUT_STACK[4]  ; clock      ; 7.298 ; 7.009 ; Rise       ; clock           ;
;  OUT_STACK[5]  ; clock      ; 7.217 ; 6.924 ; Rise       ; clock           ;
;  OUT_STACK[6]  ; clock      ; 7.288 ; 7.041 ; Rise       ; clock           ;
;  OUT_STACK[7]  ; clock      ; 6.718 ; 6.535 ; Rise       ; clock           ;
;  OUT_STACK[8]  ; clock      ; 6.525 ; 6.301 ; Rise       ; clock           ;
;  OUT_STACK[9]  ; clock      ; 7.560 ; 7.231 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -0.642 ; -4.567            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.317 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -24.377                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                    ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.642 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.036     ; 1.593      ;
; -0.602 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.036     ; 1.553      ;
; -0.524 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 1.000        ; 0.154      ; 1.665      ;
; -0.523 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.036     ; 1.474      ;
; -0.514 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[3]~reg0 ; clock        ; clock       ; 1.000        ; -0.036     ; 1.465      ;
; -0.502 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.452      ;
; -0.499 ; OUT_MEMORY[6]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.046     ; 1.440      ;
; -0.485 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.035     ; 1.437      ;
; -0.484 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 1.000        ; 0.154      ; 1.625      ;
; -0.474 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[3]~reg0 ; clock        ; clock       ; 1.000        ; -0.036     ; 1.425      ;
; -0.464 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.036     ; 1.415      ;
; -0.464 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 1.000        ; 0.154      ; 1.605      ;
; -0.460 ; OUT_MEMORY[7]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.045     ; 1.402      ;
; -0.460 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.035     ; 1.412      ;
; -0.415 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.036     ; 1.366      ;
; -0.407 ; OUT_MEMORY[7]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 1.000        ; -0.043     ; 1.351      ;
; -0.405 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 1.000        ; 0.154      ; 1.546      ;
; -0.392 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.035     ; 1.344      ;
; -0.385 ; OUT_MEMORY[7]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; -0.043     ; 1.329      ;
; -0.384 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 1.000        ; 0.153      ; 1.524      ;
; -0.381 ; OUT_MEMORY[6]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 1.000        ; -0.044     ; 1.324      ;
; -0.371 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[3]~reg0 ; clock        ; clock       ; 1.000        ; -0.036     ; 1.322      ;
; -0.367 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 1.000        ; 0.156      ; 1.510      ;
; -0.343 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.035     ; 1.295      ;
; -0.342 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 1.000        ; 0.156      ; 1.485      ;
; -0.341 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 1.000        ; 0.154      ; 1.482      ;
; -0.316 ; OUT_MEMORY[6]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; -0.044     ; 1.259      ;
; -0.312 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.036     ; 1.263      ;
; -0.308 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; 0.156      ; 1.451      ;
; -0.304 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 1.000        ; 0.156      ; 1.447      ;
; -0.284 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 1.000        ; 0.156      ; 1.427      ;
; -0.281 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; 0.156      ; 1.424      ;
; -0.279 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 1.000        ; 0.156      ; 1.422      ;
; -0.278 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.036     ; 1.229      ;
; -0.274 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 1.000        ; 0.156      ; 1.417      ;
; -0.269 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[2]~reg0 ; clock        ; clock       ; 1.000        ; -0.036     ; 1.220      ;
; -0.254 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 1.000        ; 0.155      ; 1.396      ;
; -0.252 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; 0.156      ; 1.395      ;
; -0.246 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 1.000        ; 0.156      ; 1.389      ;
; -0.246 ; OUT_MEMORY[8]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; -0.044     ; 1.189      ;
; -0.244 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[2]~reg0 ; clock        ; clock       ; 1.000        ; -0.036     ; 1.195      ;
; -0.227 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[3]~reg0 ; clock        ; clock       ; 1.000        ; -0.036     ; 1.178      ;
; -0.221 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 1.000        ; 0.156      ; 1.364      ;
; -0.221 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; 0.156      ; 1.364      ;
; -0.211 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 1.000        ; 0.156      ; 1.354      ;
; -0.205 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.036     ; 1.156      ;
; -0.205 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.036     ; 1.156      ;
; -0.193 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; 0.155      ; 1.335      ;
; -0.191 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 1.000        ; 0.155      ; 1.333      ;
; -0.184 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 1.000        ; 0.156      ; 1.327      ;
; -0.174 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 1.000        ; 0.156      ; 1.317      ;
; -0.170 ; OUT_MEMORY[7]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 1.000        ; -0.235     ; 0.922      ;
; -0.169 ; OUT_MEMORY[6]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 1.000        ; -0.236     ; 0.920      ;
; -0.166 ; OUT_MEMORY[7]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 1.000        ; -0.235     ; 0.918      ;
; -0.161 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 1.112      ;
; -0.151 ; OUT_MEMORY[6]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 1.000        ; -0.044     ; 1.094      ;
; -0.145 ; OUT_MEMORY[8]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 1.000        ; -0.044     ; 1.088      ;
; -0.140 ; OUT_MEMORY[6]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 1.000        ; -0.236     ; 0.891      ;
; -0.126 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 1.077      ;
; -0.105 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 1.056      ;
; -0.101 ; OUT_MEMORY[6]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 1.000        ; -0.236     ; 0.852      ;
; -0.101 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 1.052      ;
; -0.099 ; OUT_MEMORY[8]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 1.000        ; -0.236     ; 0.850      ;
; -0.093 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 1.044      ;
; -0.058 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 1.009      ;
; -0.047 ; OUT_MEMORY[5]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.998      ;
; -0.046 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.996      ;
; -0.043 ; OUT_MEMORY[5]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.994      ;
; -0.037 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.988      ;
; -0.037 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.988      ;
; -0.033 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.984      ;
; -0.033 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.984      ;
; -0.025 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.976      ;
; -0.023 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.974      ;
; -0.013 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.963      ;
; 0.000  ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[2]~reg0 ; clock        ; clock       ; 1.000        ; -0.036     ; 0.951      ;
; 0.010  ; OUT_MEMORY[0]~reg0 ; OUT_STACK[4]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.941      ;
; 0.016  ; OUT_MEMORY[2]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.935      ;
; 0.021  ; OUT_MEMORY[5]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.930      ;
; 0.022  ; OUT_MEMORY[4]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.928      ;
; 0.025  ; OUT_MEMORY[5]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.926      ;
; 0.031  ; OUT_MEMORY[3]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.920      ;
; 0.031  ; OUT_MEMORY[1]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.920      ;
; 0.035  ; OUT_MEMORY[3]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.916      ;
; 0.035  ; OUT_MEMORY[1]~reg0 ; OUT_STACK[4]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.916      ;
; 0.043  ; OUT_MEMORY[0]~reg0 ; OUT_STACK[3]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.908      ;
; 0.045  ; OUT_MEMORY[2]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.906      ;
; 0.055  ; OUT_MEMORY[4]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.895      ;
; 0.078  ; OUT_MEMORY[0]~reg0 ; OUT_STACK[2]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.873      ;
; 0.084  ; OUT_MEMORY[2]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.867      ;
; 0.090  ; OUT_MEMORY[4]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.860      ;
; 0.095  ; OUT_MEMORY[6]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 1.000        ; -0.236     ; 0.656      ;
; 0.096  ; OUT_MEMORY[8]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 1.000        ; -0.236     ; 0.655      ;
; 0.099  ; OUT_MEMORY[3]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.852      ;
; 0.099  ; OUT_MEMORY[1]~reg0 ; OUT_STACK[3]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.852      ;
; 0.103  ; OUT_MEMORY[3]~reg0 ; OUT_STACK[4]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.848      ;
; 0.103  ; OUT_MEMORY[1]~reg0 ; OUT_STACK[2]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.848      ;
; 0.111  ; OUT_MEMORY[0]~reg0 ; OUT_STACK[1]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.840      ;
; 0.113  ; OUT_MEMORY[2]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.838      ;
; 0.126  ; OUT_MEMORY[7]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 1.000        ; -0.235     ; 0.626      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                    ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.317 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[2]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[3]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[1]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.438      ;
; 0.390 ; OUT_MEMORY[5]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.510      ;
; 0.394 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.514      ;
; 0.405 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[4]~reg0  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.524      ;
; 0.461 ; OUT_MEMORY[9]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.589      ;
; 0.467 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[2]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[4]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.587      ;
; 0.473 ; OUT_MEMORY[9]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; -0.156     ; 0.401      ;
; 0.475 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[3]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.595      ;
; 0.478 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[4]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.598      ;
; 0.530 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.650      ;
; 0.530 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[3]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.650      ;
; 0.533 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[4]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.653      ;
; 0.539 ; OUT_MEMORY[5]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.659      ;
; 0.541 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.661      ;
; 0.543 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[1]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.663      ;
; 0.544 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.664      ;
; 0.546 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[2]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.666      ;
; 0.563 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.682      ;
; 0.566 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.685      ;
; 0.570 ; OUT_MEMORY[7]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 0.000        ; -0.154     ; 0.500      ;
; 0.576 ; OUT_MEMORY[8]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.704      ;
; 0.578 ; OUT_MEMORY[6]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.706      ;
; 0.588 ; OUT_MEMORY[8]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 0.000        ; -0.156     ; 0.516      ;
; 0.588 ; OUT_MEMORY[6]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 0.000        ; -0.156     ; 0.516      ;
; 0.594 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[4]~reg0 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.714      ;
; 0.596 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.716      ;
; 0.596 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.716      ;
; 0.599 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.719      ;
; 0.599 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.719      ;
; 0.602 ; OUT_MEMORY[5]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.722      ;
; 0.605 ; OUT_MEMORY[5]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.725      ;
; 0.607 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.727      ;
; 0.609 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[3]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.729      ;
; 0.610 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.730      ;
; 0.612 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[4]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.732      ;
; 0.613 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.235      ; 0.932      ;
; 0.623 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.743      ;
; 0.624 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.744      ;
; 0.629 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.748      ;
; 0.632 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.751      ;
; 0.662 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.235      ; 0.981      ;
; 0.662 ; OUT_MEMORY[3]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.782      ;
; 0.662 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.782      ;
; 0.665 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.785      ;
; 0.668 ; OUT_MEMORY[5]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.788      ;
; 0.673 ; OUT_MEMORY[2]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.793      ;
; 0.674 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 0.000        ; 0.235      ; 0.993      ;
; 0.675 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[5]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.795      ;
; 0.678 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[6]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.798      ;
; 0.681 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.801      ;
; 0.687 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.807      ;
; 0.687 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.007      ;
; 0.695 ; OUT_MEMORY[4]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.814      ;
; 0.710 ; OUT_MEMORY[8]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.838      ;
; 0.719 ; OUT_MEMORY[7]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 0.000        ; -0.154     ; 0.649      ;
; 0.722 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.042      ;
; 0.727 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.047      ;
; 0.728 ; OUT_MEMORY[1]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.848      ;
; 0.736 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.056      ;
; 0.741 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.861      ;
; 0.744 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.864      ;
; 0.746 ; OUT_MEMORY[6]~reg0 ; OUT_STACK[7]~reg0  ; clock        ; clock       ; 0.000        ; -0.156     ; 0.674      ;
; 0.746 ; OUT_MEMORY[8]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; -0.156     ; 0.674      ;
; 0.748 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.068      ;
; 0.749 ; OUT_MEMORY[6]~reg0 ; OUT_STACK[8]~reg0  ; clock        ; clock       ; 0.000        ; -0.156     ; 0.677      ;
; 0.754 ; OUT_MEMORY[7]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.045      ; 0.883      ;
; 0.758 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.078      ;
; 0.763 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.083      ;
; 0.767 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.087      ;
; 0.773 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[5]~reg0 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.893      ;
; 0.773 ; OUT_MEMORY[6]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.901      ;
; 0.774 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.894      ;
; 0.780 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.235      ; 1.099      ;
; 0.782 ; OUT_MEMORY[7]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; -0.154     ; 0.712      ;
; 0.785 ; OUT_MEMORY[6]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.913      ;
; 0.785 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.105      ;
; 0.786 ; OUT_MEMORY[5]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.235      ; 1.105      ;
; 0.790 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.110      ;
; 0.791 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.235      ; 1.110      ;
; 0.807 ; OUT_MEMORY[0]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.927      ;
; 0.812 ; OUT_MEMORY[6]~reg0 ; OUT_STACK[9]~reg0  ; clock        ; clock       ; 0.000        ; -0.156     ; 0.740      ;
; 0.813 ; OUT_MEMORY[4]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.234      ; 1.131      ;
; 0.814 ; OUT_MEMORY[3]~reg0 ; OUT_MEMORY[4]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.935      ;
; 0.816 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.136      ;
; 0.828 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.148      ;
; 0.838 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.958      ;
; 0.846 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.235      ; 1.165      ;
; 0.853 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.973      ;
; 0.861 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.181      ;
; 0.871 ; OUT_MEMORY[2]~reg0 ; OUT_MEMORY[4]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.992      ;
; 0.872 ; OUT_MEMORY[7]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.046      ; 1.002      ;
; 0.893 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.036      ; 1.013      ;
; 0.894 ; OUT_MEMORY[1]~reg0 ; OUT_MEMORY[4]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 1.015      ;
; 0.897 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[9]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.217      ;
; 0.899 ; OUT_MEMORY[7]~reg0 ; OUT_MEMORY[8]~reg0 ; clock        ; clock       ; 0.000        ; 0.046      ; 1.029      ;
; 0.912 ; OUT_MEMORY[0]~reg0 ; OUT_MEMORY[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.036      ; 1.032      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[0]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[1]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[2]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[3]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[4]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[5]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[6]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[7]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[8]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_MEMORY[9]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_STACK[0]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_STACK[1]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_STACK[2]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_STACK[3]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_STACK[4]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_STACK[5]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_STACK[6]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_STACK[7]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_STACK[8]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_STACK[9]~reg0           ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[6]~reg0          ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[8]~reg0          ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[9]~reg0          ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[7]~reg0          ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[1]~reg0          ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[2]~reg0          ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[3]~reg0          ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[4]~reg0          ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[0]~reg0           ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[1]~reg0           ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[2]~reg0           ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[3]~reg0           ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[4]~reg0           ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[5]~reg0           ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[6]~reg0           ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[7]~reg0           ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[8]~reg0           ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[9]~reg0           ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[0]~reg0          ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[5]~reg0          ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[6]~reg0|clk      ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[8]~reg0|clk      ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[9]~reg0|clk      ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[7]~reg0|clk      ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[1]~reg0|clk      ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[2]~reg0|clk      ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[3]~reg0|clk      ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[4]~reg0|clk      ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[0]~reg0|clk       ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[1]~reg0|clk       ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[2]~reg0|clk       ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[3]~reg0|clk       ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[4]~reg0|clk       ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[5]~reg0|clk       ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[6]~reg0|clk       ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[7]~reg0|clk       ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[8]~reg0|clk       ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_STACK[9]~reg0|clk       ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[0]~reg0|clk      ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_MEMORY[5]~reg0|clk      ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i               ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[0]~reg0          ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[5]~reg0          ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[1]~reg0          ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[2]~reg0          ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[3]~reg0          ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[4]~reg0          ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[0]~reg0           ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[1]~reg0           ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[2]~reg0           ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[3]~reg0           ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[4]~reg0           ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[5]~reg0           ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[6]~reg0           ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[7]~reg0           ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[8]~reg0           ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[9]~reg0           ;
; 0.685  ; 0.901        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[6]~reg0          ;
; 0.685  ; 0.901        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[7]~reg0          ;
; 0.685  ; 0.901        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[8]~reg0          ;
; 0.685  ; 0.901        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[9]~reg0          ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o               ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[0]~reg0|clk      ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[5]~reg0|clk      ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[1]~reg0|clk      ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[2]~reg0|clk      ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[3]~reg0|clk      ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_MEMORY[4]~reg0|clk      ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[0]~reg0|clk       ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[1]~reg0|clk       ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[2]~reg0|clk       ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[3]~reg0|clk       ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_STACK[4]~reg0|clk       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; IN_SFR[*]     ; clock      ; 1.341 ; 2.017 ; Rise       ; clock           ;
;  IN_SFR[0]    ; clock      ; 1.341 ; 2.007 ; Rise       ; clock           ;
;  IN_SFR[1]    ; clock      ; 1.340 ; 2.017 ; Rise       ; clock           ;
;  IN_SFR[2]    ; clock      ; 1.146 ; 1.790 ; Rise       ; clock           ;
;  IN_SFR[3]    ; clock      ; 1.283 ; 1.928 ; Rise       ; clock           ;
;  IN_SFR[4]    ; clock      ; 1.177 ; 1.817 ; Rise       ; clock           ;
;  IN_SFR[5]    ; clock      ; 1.221 ; 1.840 ; Rise       ; clock           ;
;  IN_SFR[6]    ; clock      ; 1.143 ; 1.795 ; Rise       ; clock           ;
;  IN_SFR[7]    ; clock      ; 1.039 ; 1.672 ; Rise       ; clock           ;
;  IN_SFR[8]    ; clock      ; 0.950 ; 1.577 ; Rise       ; clock           ;
;  IN_SFR[9]    ; clock      ; 0.305 ; 0.653 ; Rise       ; clock           ;
; IN_STACK[*]   ; clock      ; 1.535 ; 2.209 ; Rise       ; clock           ;
;  IN_STACK[0]  ; clock      ; 1.471 ; 2.115 ; Rise       ; clock           ;
;  IN_STACK[1]  ; clock      ; 1.232 ; 1.879 ; Rise       ; clock           ;
;  IN_STACK[2]  ; clock      ; 1.535 ; 2.209 ; Rise       ; clock           ;
;  IN_STACK[3]  ; clock      ; 1.466 ; 2.142 ; Rise       ; clock           ;
;  IN_STACK[4]  ; clock      ; 1.351 ; 1.981 ; Rise       ; clock           ;
;  IN_STACK[5]  ; clock      ; 1.251 ; 1.914 ; Rise       ; clock           ;
;  IN_STACK[6]  ; clock      ; 1.482 ; 2.147 ; Rise       ; clock           ;
;  IN_STACK[7]  ; clock      ; 1.268 ; 1.931 ; Rise       ; clock           ;
;  IN_STACK[8]  ; clock      ; 1.330 ; 1.963 ; Rise       ; clock           ;
;  IN_STACK[9]  ; clock      ; 1.332 ; 1.975 ; Rise       ; clock           ;
; call_en       ; clock      ; 2.117 ; 2.845 ; Rise       ; clock           ;
; en            ; clock      ; 1.456 ; 2.037 ; Rise       ; clock           ;
; goto_en       ; clock      ; 2.107 ; 2.841 ; Rise       ; clock           ;
; out_en        ; clock      ; 2.086 ; 2.731 ; Rise       ; clock           ;
; reset         ; clock      ; 0.745 ; 1.007 ; Rise       ; clock           ;
; short_jump_en ; clock      ; 2.151 ; 2.890 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; IN_SFR[*]     ; clock      ; -0.107 ; -0.459 ; Rise       ; clock           ;
;  IN_SFR[0]    ; clock      ; -1.097 ; -1.724 ; Rise       ; clock           ;
;  IN_SFR[1]    ; clock      ; -1.104 ; -1.763 ; Rise       ; clock           ;
;  IN_SFR[2]    ; clock      ; -0.938 ; -1.565 ; Rise       ; clock           ;
;  IN_SFR[3]    ; clock      ; -1.065 ; -1.679 ; Rise       ; clock           ;
;  IN_SFR[4]    ; clock      ; -0.962 ; -1.575 ; Rise       ; clock           ;
;  IN_SFR[5]    ; clock      ; -1.010 ; -1.613 ; Rise       ; clock           ;
;  IN_SFR[6]    ; clock      ; -0.918 ; -1.553 ; Rise       ; clock           ;
;  IN_SFR[7]    ; clock      ; -0.819 ; -1.435 ; Rise       ; clock           ;
;  IN_SFR[8]    ; clock      ; -0.728 ; -1.329 ; Rise       ; clock           ;
;  IN_SFR[9]    ; clock      ; -0.107 ; -0.459 ; Rise       ; clock           ;
; IN_STACK[*]   ; clock      ; -1.021 ; -1.650 ; Rise       ; clock           ;
;  IN_STACK[0]  ; clock      ; -1.249 ; -1.878 ; Rise       ; clock           ;
;  IN_STACK[1]  ; clock      ; -1.021 ; -1.650 ; Rise       ; clock           ;
;  IN_STACK[2]  ; clock      ; -1.273 ; -1.938 ; Rise       ; clock           ;
;  IN_STACK[3]  ; clock      ; -1.240 ; -1.889 ; Rise       ; clock           ;
;  IN_STACK[4]  ; clock      ; -1.116 ; -1.739 ; Rise       ; clock           ;
;  IN_STACK[5]  ; clock      ; -1.032 ; -1.671 ; Rise       ; clock           ;
;  IN_STACK[6]  ; clock      ; -1.214 ; -1.871 ; Rise       ; clock           ;
;  IN_STACK[7]  ; clock      ; -1.029 ; -1.671 ; Rise       ; clock           ;
;  IN_STACK[8]  ; clock      ; -1.069 ; -1.694 ; Rise       ; clock           ;
;  IN_STACK[9]  ; clock      ; -1.091 ; -1.726 ; Rise       ; clock           ;
; call_en       ; clock      ; -1.214 ; -1.873 ; Rise       ; clock           ;
; en            ; clock      ; -0.875 ; -1.428 ; Rise       ; clock           ;
; goto_en       ; clock      ; -1.033 ; -1.635 ; Rise       ; clock           ;
; out_en        ; clock      ; -1.119 ; -1.767 ; Rise       ; clock           ;
; reset         ; clock      ; -0.619 ; -0.887 ; Rise       ; clock           ;
; short_jump_en ; clock      ; -1.324 ; -1.954 ; Rise       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; OUT_MEMORY[*]  ; clock      ; 4.488 ; 4.632 ; Rise       ; clock           ;
;  OUT_MEMORY[0] ; clock      ; 4.291 ; 4.412 ; Rise       ; clock           ;
;  OUT_MEMORY[1] ; clock      ; 3.845 ; 3.986 ; Rise       ; clock           ;
;  OUT_MEMORY[2] ; clock      ; 3.375 ; 3.437 ; Rise       ; clock           ;
;  OUT_MEMORY[3] ; clock      ; 4.025 ; 4.188 ; Rise       ; clock           ;
;  OUT_MEMORY[4] ; clock      ; 3.456 ; 3.539 ; Rise       ; clock           ;
;  OUT_MEMORY[5] ; clock      ; 4.488 ; 4.632 ; Rise       ; clock           ;
;  OUT_MEMORY[6] ; clock      ; 3.693 ; 3.777 ; Rise       ; clock           ;
;  OUT_MEMORY[7] ; clock      ; 3.486 ; 3.552 ; Rise       ; clock           ;
;  OUT_MEMORY[8] ; clock      ; 3.710 ; 3.821 ; Rise       ; clock           ;
;  OUT_MEMORY[9] ; clock      ; 3.705 ; 3.812 ; Rise       ; clock           ;
; OUT_STACK[*]   ; clock      ; 4.699 ; 4.886 ; Rise       ; clock           ;
;  OUT_STACK[0]  ; clock      ; 4.630 ; 4.815 ; Rise       ; clock           ;
;  OUT_STACK[1]  ; clock      ; 4.699 ; 4.886 ; Rise       ; clock           ;
;  OUT_STACK[2]  ; clock      ; 3.889 ; 4.059 ; Rise       ; clock           ;
;  OUT_STACK[3]  ; clock      ; 3.678 ; 3.809 ; Rise       ; clock           ;
;  OUT_STACK[4]  ; clock      ; 3.828 ; 3.955 ; Rise       ; clock           ;
;  OUT_STACK[5]  ; clock      ; 3.770 ; 3.899 ; Rise       ; clock           ;
;  OUT_STACK[6]  ; clock      ; 3.807 ; 3.962 ; Rise       ; clock           ;
;  OUT_STACK[7]  ; clock      ; 3.542 ; 3.651 ; Rise       ; clock           ;
;  OUT_STACK[8]  ; clock      ; 3.442 ; 3.519 ; Rise       ; clock           ;
;  OUT_STACK[9]  ; clock      ; 3.923 ; 4.065 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; OUT_MEMORY[*]  ; clock      ; 3.266 ; 3.326 ; Rise       ; clock           ;
;  OUT_MEMORY[0] ; clock      ; 4.184 ; 4.302 ; Rise       ; clock           ;
;  OUT_MEMORY[1] ; clock      ; 3.722 ; 3.858 ; Rise       ; clock           ;
;  OUT_MEMORY[2] ; clock      ; 3.266 ; 3.326 ; Rise       ; clock           ;
;  OUT_MEMORY[3] ; clock      ; 3.891 ; 4.048 ; Rise       ; clock           ;
;  OUT_MEMORY[4] ; clock      ; 3.346 ; 3.425 ; Rise       ; clock           ;
;  OUT_MEMORY[5] ; clock      ; 4.373 ; 4.514 ; Rise       ; clock           ;
;  OUT_MEMORY[6] ; clock      ; 3.572 ; 3.653 ; Rise       ; clock           ;
;  OUT_MEMORY[7] ; clock      ; 3.373 ; 3.437 ; Rise       ; clock           ;
;  OUT_MEMORY[8] ; clock      ; 3.592 ; 3.699 ; Rise       ; clock           ;
;  OUT_MEMORY[9] ; clock      ; 3.587 ; 3.691 ; Rise       ; clock           ;
; OUT_STACK[*]   ; clock      ; 3.331 ; 3.405 ; Rise       ; clock           ;
;  OUT_STACK[0]  ; clock      ; 4.509 ; 4.688 ; Rise       ; clock           ;
;  OUT_STACK[1]  ; clock      ; 4.577 ; 4.758 ; Rise       ; clock           ;
;  OUT_STACK[2]  ; clock      ; 3.763 ; 3.928 ; Rise       ; clock           ;
;  OUT_STACK[3]  ; clock      ; 3.561 ; 3.688 ; Rise       ; clock           ;
;  OUT_STACK[4]  ; clock      ; 3.702 ; 3.823 ; Rise       ; clock           ;
;  OUT_STACK[5]  ; clock      ; 3.647 ; 3.771 ; Rise       ; clock           ;
;  OUT_STACK[6]  ; clock      ; 3.682 ; 3.832 ; Rise       ; clock           ;
;  OUT_STACK[7]  ; clock      ; 3.427 ; 3.532 ; Rise       ; clock           ;
;  OUT_STACK[8]  ; clock      ; 3.331 ; 3.405 ; Rise       ; clock           ;
;  OUT_STACK[9]  ; clock      ; 3.794 ; 3.930 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.826  ; 0.317 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -2.826  ; 0.317 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -36.436 ; 0.0   ; 0.0      ; 0.0     ; -32.74              ;
;  clock           ; -36.436 ; 0.000 ; N/A      ; N/A     ; -32.740             ;
+------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; IN_SFR[*]     ; clock      ; 2.917 ; 3.234 ; Rise       ; clock           ;
;  IN_SFR[0]    ; clock      ; 2.917 ; 3.216 ; Rise       ; clock           ;
;  IN_SFR[1]    ; clock      ; 2.899 ; 3.234 ; Rise       ; clock           ;
;  IN_SFR[2]    ; clock      ; 2.429 ; 2.763 ; Rise       ; clock           ;
;  IN_SFR[3]    ; clock      ; 2.775 ; 3.014 ; Rise       ; clock           ;
;  IN_SFR[4]    ; clock      ; 2.520 ; 2.817 ; Rise       ; clock           ;
;  IN_SFR[5]    ; clock      ; 2.633 ; 2.866 ; Rise       ; clock           ;
;  IN_SFR[6]    ; clock      ; 2.452 ; 2.713 ; Rise       ; clock           ;
;  IN_SFR[7]    ; clock      ; 2.177 ; 2.459 ; Rise       ; clock           ;
;  IN_SFR[8]    ; clock      ; 1.998 ; 2.256 ; Rise       ; clock           ;
;  IN_SFR[9]    ; clock      ; 0.712 ; 0.811 ; Rise       ; clock           ;
; IN_STACK[*]   ; clock      ; 3.334 ; 3.681 ; Rise       ; clock           ;
;  IN_STACK[0]  ; clock      ; 3.298 ; 3.476 ; Rise       ; clock           ;
;  IN_STACK[1]  ; clock      ; 2.598 ; 2.890 ; Rise       ; clock           ;
;  IN_STACK[2]  ; clock      ; 3.334 ; 3.681 ; Rise       ; clock           ;
;  IN_STACK[3]  ; clock      ; 3.219 ; 3.479 ; Rise       ; clock           ;
;  IN_STACK[4]  ; clock      ; 2.980 ; 3.265 ; Rise       ; clock           ;
;  IN_STACK[5]  ; clock      ; 2.638 ; 2.978 ; Rise       ; clock           ;
;  IN_STACK[6]  ; clock      ; 3.253 ; 3.445 ; Rise       ; clock           ;
;  IN_STACK[7]  ; clock      ; 2.790 ; 3.007 ; Rise       ; clock           ;
;  IN_STACK[8]  ; clock      ; 2.887 ; 3.072 ; Rise       ; clock           ;
;  IN_STACK[9]  ; clock      ; 3.002 ; 3.150 ; Rise       ; clock           ;
; call_en       ; clock      ; 4.906 ; 5.083 ; Rise       ; clock           ;
; en            ; clock      ; 3.333 ; 3.422 ; Rise       ; clock           ;
; goto_en       ; clock      ; 4.808 ; 5.094 ; Rise       ; clock           ;
; out_en        ; clock      ; 4.627 ; 4.852 ; Rise       ; clock           ;
; reset         ; clock      ; 1.541 ; 1.805 ; Rise       ; clock           ;
; short_jump_en ; clock      ; 4.924 ; 5.166 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; IN_SFR[*]     ; clock      ; -0.107 ; -0.337 ; Rise       ; clock           ;
;  IN_SFR[0]    ; clock      ; -1.097 ; -1.724 ; Rise       ; clock           ;
;  IN_SFR[1]    ; clock      ; -1.104 ; -1.763 ; Rise       ; clock           ;
;  IN_SFR[2]    ; clock      ; -0.938 ; -1.565 ; Rise       ; clock           ;
;  IN_SFR[3]    ; clock      ; -1.065 ; -1.679 ; Rise       ; clock           ;
;  IN_SFR[4]    ; clock      ; -0.962 ; -1.575 ; Rise       ; clock           ;
;  IN_SFR[5]    ; clock      ; -1.010 ; -1.613 ; Rise       ; clock           ;
;  IN_SFR[6]    ; clock      ; -0.918 ; -1.553 ; Rise       ; clock           ;
;  IN_SFR[7]    ; clock      ; -0.819 ; -1.435 ; Rise       ; clock           ;
;  IN_SFR[8]    ; clock      ; -0.728 ; -1.329 ; Rise       ; clock           ;
;  IN_SFR[9]    ; clock      ; -0.107 ; -0.337 ; Rise       ; clock           ;
; IN_STACK[*]   ; clock      ; -1.021 ; -1.650 ; Rise       ; clock           ;
;  IN_STACK[0]  ; clock      ; -1.249 ; -1.878 ; Rise       ; clock           ;
;  IN_STACK[1]  ; clock      ; -1.021 ; -1.650 ; Rise       ; clock           ;
;  IN_STACK[2]  ; clock      ; -1.273 ; -1.938 ; Rise       ; clock           ;
;  IN_STACK[3]  ; clock      ; -1.240 ; -1.889 ; Rise       ; clock           ;
;  IN_STACK[4]  ; clock      ; -1.116 ; -1.739 ; Rise       ; clock           ;
;  IN_STACK[5]  ; clock      ; -1.032 ; -1.671 ; Rise       ; clock           ;
;  IN_STACK[6]  ; clock      ; -1.214 ; -1.871 ; Rise       ; clock           ;
;  IN_STACK[7]  ; clock      ; -1.029 ; -1.671 ; Rise       ; clock           ;
;  IN_STACK[8]  ; clock      ; -1.069 ; -1.694 ; Rise       ; clock           ;
;  IN_STACK[9]  ; clock      ; -1.091 ; -1.726 ; Rise       ; clock           ;
; call_en       ; clock      ; -1.214 ; -1.873 ; Rise       ; clock           ;
; en            ; clock      ; -0.875 ; -1.428 ; Rise       ; clock           ;
; goto_en       ; clock      ; -1.033 ; -1.635 ; Rise       ; clock           ;
; out_en        ; clock      ; -1.119 ; -1.767 ; Rise       ; clock           ;
; reset         ; clock      ; -0.619 ; -0.887 ; Rise       ; clock           ;
; short_jump_en ; clock      ; -1.324 ; -1.954 ; Rise       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; OUT_MEMORY[*]  ; clock      ; 9.200 ; 9.088 ; Rise       ; clock           ;
;  OUT_MEMORY[0] ; clock      ; 8.632 ; 8.620 ; Rise       ; clock           ;
;  OUT_MEMORY[1] ; clock      ; 8.377 ; 8.143 ; Rise       ; clock           ;
;  OUT_MEMORY[2] ; clock      ; 7.219 ; 7.102 ; Rise       ; clock           ;
;  OUT_MEMORY[3] ; clock      ; 8.774 ; 8.535 ; Rise       ; clock           ;
;  OUT_MEMORY[4] ; clock      ; 7.448 ; 7.314 ; Rise       ; clock           ;
;  OUT_MEMORY[5] ; clock      ; 9.200 ; 9.088 ; Rise       ; clock           ;
;  OUT_MEMORY[6] ; clock      ; 7.998 ; 7.864 ; Rise       ; clock           ;
;  OUT_MEMORY[7] ; clock      ; 7.562 ; 7.464 ; Rise       ; clock           ;
;  OUT_MEMORY[8] ; clock      ; 8.048 ; 7.924 ; Rise       ; clock           ;
;  OUT_MEMORY[9] ; clock      ; 8.018 ; 7.898 ; Rise       ; clock           ;
; OUT_STACK[*]   ; clock      ; 9.643 ; 9.594 ; Rise       ; clock           ;
;  OUT_STACK[0]  ; clock      ; 9.411 ; 9.388 ; Rise       ; clock           ;
;  OUT_STACK[1]  ; clock      ; 9.643 ; 9.594 ; Rise       ; clock           ;
;  OUT_STACK[2]  ; clock      ; 8.407 ; 8.281 ; Rise       ; clock           ;
;  OUT_STACK[3]  ; clock      ; 7.901 ; 7.761 ; Rise       ; clock           ;
;  OUT_STACK[4]  ; clock      ; 8.252 ; 8.067 ; Rise       ; clock           ;
;  OUT_STACK[5]  ; clock      ; 8.174 ; 7.976 ; Rise       ; clock           ;
;  OUT_STACK[6]  ; clock      ; 8.238 ; 8.124 ; Rise       ; clock           ;
;  OUT_STACK[7]  ; clock      ; 7.612 ; 7.522 ; Rise       ; clock           ;
;  OUT_STACK[8]  ; clock      ; 7.400 ; 7.255 ; Rise       ; clock           ;
;  OUT_STACK[9]  ; clock      ; 8.541 ; 8.339 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; OUT_MEMORY[*]  ; clock      ; 3.266 ; 3.326 ; Rise       ; clock           ;
;  OUT_MEMORY[0] ; clock      ; 4.184 ; 4.302 ; Rise       ; clock           ;
;  OUT_MEMORY[1] ; clock      ; 3.722 ; 3.858 ; Rise       ; clock           ;
;  OUT_MEMORY[2] ; clock      ; 3.266 ; 3.326 ; Rise       ; clock           ;
;  OUT_MEMORY[3] ; clock      ; 3.891 ; 4.048 ; Rise       ; clock           ;
;  OUT_MEMORY[4] ; clock      ; 3.346 ; 3.425 ; Rise       ; clock           ;
;  OUT_MEMORY[5] ; clock      ; 4.373 ; 4.514 ; Rise       ; clock           ;
;  OUT_MEMORY[6] ; clock      ; 3.572 ; 3.653 ; Rise       ; clock           ;
;  OUT_MEMORY[7] ; clock      ; 3.373 ; 3.437 ; Rise       ; clock           ;
;  OUT_MEMORY[8] ; clock      ; 3.592 ; 3.699 ; Rise       ; clock           ;
;  OUT_MEMORY[9] ; clock      ; 3.587 ; 3.691 ; Rise       ; clock           ;
; OUT_STACK[*]   ; clock      ; 3.331 ; 3.405 ; Rise       ; clock           ;
;  OUT_STACK[0]  ; clock      ; 4.509 ; 4.688 ; Rise       ; clock           ;
;  OUT_STACK[1]  ; clock      ; 4.577 ; 4.758 ; Rise       ; clock           ;
;  OUT_STACK[2]  ; clock      ; 3.763 ; 3.928 ; Rise       ; clock           ;
;  OUT_STACK[3]  ; clock      ; 3.561 ; 3.688 ; Rise       ; clock           ;
;  OUT_STACK[4]  ; clock      ; 3.702 ; 3.823 ; Rise       ; clock           ;
;  OUT_STACK[5]  ; clock      ; 3.647 ; 3.771 ; Rise       ; clock           ;
;  OUT_STACK[6]  ; clock      ; 3.682 ; 3.832 ; Rise       ; clock           ;
;  OUT_STACK[7]  ; clock      ; 3.427 ; 3.532 ; Rise       ; clock           ;
;  OUT_STACK[8]  ; clock      ; 3.331 ; 3.405 ; Rise       ; clock           ;
;  OUT_STACK[9]  ; clock      ; 3.794 ; 3.930 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; OUT_STACK[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_STACK[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_STACK[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_STACK[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_STACK[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_STACK[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_STACK[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_STACK[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_STACK[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_STACK[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_MEMORY[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_MEMORY[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_MEMORY[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_MEMORY[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_MEMORY[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_MEMORY[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_MEMORY[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_MEMORY[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_MEMORY[8] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_MEMORY[9] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; en                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; call_en                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; goto_en                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_SFR[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_STACK[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; short_jump_en           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; out_en                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_STACK[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_SFR[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_STACK[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_SFR[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_STACK[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_SFR[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_STACK[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_SFR[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_STACK[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_SFR[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_STACK[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_SFR[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_STACK[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_SFR[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_STACK[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_SFR[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_STACK[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_SFR[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUT_STACK[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; OUT_STACK[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; OUT_STACK[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; OUT_STACK[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; OUT_STACK[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUT_STACK[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; OUT_STACK[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; OUT_STACK[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUT_STACK[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUT_STACK[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; OUT_MEMORY[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; OUT_MEMORY[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; OUT_MEMORY[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUT_MEMORY[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUT_MEMORY[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; OUT_MEMORY[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; OUT_MEMORY[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUT_MEMORY[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; OUT_MEMORY[8] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; OUT_MEMORY[9] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUT_STACK[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; OUT_STACK[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; OUT_STACK[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; OUT_STACK[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; OUT_STACK[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUT_STACK[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; OUT_STACK[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; OUT_STACK[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUT_STACK[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUT_STACK[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; OUT_MEMORY[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; OUT_MEMORY[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; OUT_MEMORY[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUT_MEMORY[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUT_MEMORY[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; OUT_MEMORY[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; OUT_MEMORY[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUT_MEMORY[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; OUT_MEMORY[8] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; OUT_MEMORY[9] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUT_STACK[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; OUT_STACK[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; OUT_STACK[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUT_STACK[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUT_STACK[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT_STACK[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; OUT_STACK[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; OUT_STACK[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT_STACK[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT_STACK[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; OUT_MEMORY[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; OUT_MEMORY[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUT_MEMORY[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT_MEMORY[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT_MEMORY[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; OUT_MEMORY[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; OUT_MEMORY[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT_MEMORY[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; OUT_MEMORY[8] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUT_MEMORY[9] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 156      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 156      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 26    ; 26   ;
; Unconstrained Input Port Paths  ; 120   ; 120  ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Fri Mar 20 12:21:49 2020
Info: Command: quartus_sta pc -c pc
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pc.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.826
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.826             -36.436 clock 
Info (332146): Worst-case hold slack is 0.786
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.786               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.740 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.525
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.525             -32.013 clock 
Info (332146): Worst-case hold slack is 0.729
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.729               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.740 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.642
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.642              -4.567 clock 
Info (332146): Worst-case hold slack is 0.317
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.317               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -24.377 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4894 megabytes
    Info: Processing ended: Fri Mar 20 12:21:51 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


