m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 d/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/msj_y_mem/simulation/modelsim
Emea_mem
Z1 w1574464258
Z2 DPx4 ieee 11 numeric_std 0 22 :ASDNFgHXf_ih3J@9F3Ze1
Z3 DPx4 ieee 15 std_logic_arith 0 22 [G314=:2zXJ`VORJe1J@Z1
Z4 DPx4 ieee 18 std_logic_unsigned 0 22 ;eZjO2D4ZDz<]0>8AL<ne1
Z5 DPx3 std 6 textio 0 22 zE1`LPoLg^DX3Oz^4Fj1K3
Z6 DPx4 ieee 14 std_logic_1164 0 22 eNV`TJ_GofJTzYa?f<@Oe1
R0
Z7 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mea_mem.vhd
Z8 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mea_mem.vhd
l0
L10
Vh<^Nc0Rk1]EQ1FaPc_I1F1
!s100 aV8G8N]1Xc@ZlHP4AeRE53
Z9 OV;C;10.5b;63
31
Z10 !s110 1574719850
!i10b 1
Z11 !s108 1574719850.000000
Z12 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mea_mem.vhd|
Z13 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mea_mem.vhd|
!i113 1
Z14 o-93 -work work
Z15 tExplicit 1 CvgOpt 0
Abh
R2
R3
R4
R5
R6
DEx4 work 7 mea_mem 0 22 h<^Nc0Rk1]EQ1FaPc_I1F1
l30
L23
V0[UH:^<?Go0[==7J8Pd<_3
!s100 Hz^7I<omh1en:XT:>d8EC1
R9
31
R10
!i10b 1
R11
R12
R13
!i113 1
R14
R15
Emsj_y_mem
Z16 w1574627650
R5
R6
R0
Z17 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/msj_y_mem.vhd
Z18 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/msj_y_mem.vhd
l0
L4
V56EigJIFDn4LNkc<=DB^Y2
!s100 XgH55CRj[TC62=dMfiJ;_1
R9
31
R10
!i10b 1
R11
Z19 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/msj_y_mem.vhd|
Z20 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/msj_y_mem.vhd|
!i113 1
R14
R15
Abh
R5
R6
DEx4 work 9 msj_y_mem 0 22 56EigJIFDn4LNkc<=DB^Y2
l48
L17
V]3CaVM=XbihESZAc<P9:=2
!s100 K:`3EePUN:bB?;Tg2eQQ;0
R9
31
R10
!i10b 1
R11
R19
R20
!i113 1
R14
R15
Emux_entradas
Z21 w1574464807
R5
R6
R0
Z22 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mux_entradas.vhd
Z23 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mux_entradas.vhd
l0
L5
VfF;i1=ic`XbS=hVR8HMo80
!s100 9fDKn37B73f`=<`i_Bb^;3
R9
31
R10
!i10b 1
R11
Z24 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mux_entradas.vhd|
Z25 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mux_entradas.vhd|
!i113 1
R14
R15
Abh
R5
R6
DEx4 work 12 mux_entradas 0 22 fF;i1=ic`XbS=hVR8HMo80
l14
L12
VGXZXX[RT4:]i_JFoIkPb[0
!s100 Q;aK_CgGH[E0LNUXmJQ]i2
R9
31
R10
!i10b 1
R11
R24
R25
!i113 1
R14
R15
Erom
Z26 w1574142388
R2
R5
R6
R0
Z27 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/ROM.vhd
Z28 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/ROM.vhd
l0
L5
VQj>^=BfTh5VVNzH3=BY_K2
!s100 e3;9ej5oI2U[G`^Z@^2WZ0
R9
31
R10
!i10b 1
R11
Z29 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/ROM.vhd|
Z30 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/ROM.vhd|
!i113 1
R14
R15
Asynth
R2
R5
R6
DEx4 work 3 rom 0 22 Qj>^=BfTh5VVNzH3=BY_K2
l48
L18
V2An=H>dz^;[az1HSKgKhV2
!s100 Acc_Fh>T`:5zDaVbRaL2C1
R9
31
R10
!i10b 1
R11
R29
R30
!i113 1
R14
R15
Etbmsj_y_mem
Z31 w1574719841
R5
R6
R0
Z32 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/msj_y_mem/../../../../Escritorio/FPGA_Proyectos/Laboratorio_5/test_bench/TBmsj_y_mem.vhd
Z33 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/msj_y_mem/../../../../Escritorio/FPGA_Proyectos/Laboratorio_5/test_bench/TBmsj_y_mem.vhd
l0
L4
Vh04n9Q^_@i>PJhe9zMN2P0
!s100 MhI?m`becGWal9E3o8WnX2
R9
31
R10
!i10b 1
R11
Z34 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/msj_y_mem/../../../../Escritorio/FPGA_Proyectos/Laboratorio_5/test_bench/TBmsj_y_mem.vhd|
Z35 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/msj_y_mem/../../../../Escritorio/FPGA_Proyectos/Laboratorio_5/test_bench/TBmsj_y_mem.vhd|
!i113 1
R14
R15
Abh
R5
R6
DEx4 work 11 tbmsj_y_mem 0 22 h04n9Q^_@i>PJhe9zMN2P0
l31
L7
Vb:gkCBS061NXe2^hOjEW13
!s100 PC5c6IfDOTV8oWlY]?9n<1
R9
31
R10
!i10b 1
R11
R34
R35
!i113 1
R14
R15
