# Directivas — Tipos de Datos

<!--
::METADATA::
type: reference
topic_id: vhdl-03-tipos-datos
file_id: _directives
status: stable
audience: ai_context
-->

## Clasificación del Contenido

| Carpeta/Archivo | Archivo Principal | Descripción |
|-----------------|-------------------|-------------|
| `theory/` | `VHDL-03-Teoria-TiposDatos.md` | Teoría de tipos de datos |
| `methods/` | `VHDL-03-Metodos-TiposDatos.md` | Uso práctico de tipos |
| `problems/` | `VHDL-03-Problemas.md` | Enunciados de problemas |
| `solutions/` | `VHDL-03-Respuestas.md` | Soluciones desarrolladas |
| `applications/` | `APP-VHDL-03-contador-bcd.md` | Contador BCD con tipos |
| `VHDL-03-Intro.md` | — | Entrada principal del tema |
| `VHDL-03-Resumen-Formulas.md` | — | Resumen de sintaxis |
| `manifest.json` | — | Metadatos y configuración |

## Directivas para IA

- **Audiencia:** Estudiante universitario de diseño digital con VHDL
- **Formato de salida:** Markdown con código VHDL comentado en español
- **Notación:** Seguir `[00-META/notation-cheatsheet.md](../../00-META/notation-cheatsheet.md)`
- **Tareas permitidas:** explain_concept, generate_code, convert_types, verify_syntax, diagnostic_check
- **Hardware asumido:** FPGA genérica (Xilinx/Intel)
- **Nivel de dificultad:** Intermedio (2/3)

## Contexto del Tema

- **Prerrequisitos:** vhdl-02-entidades-arquitecturas
- **Tags:** std_logic, std_logic_vector, integer, unsigned, signed, type, array, record
- **Propósito:** Manejar los tipos de datos en VHDL: std_logic, vectores y tipos definidos por el usuario
