---
title: PAD上的时序约束
date: 2024-05-21 17:57:55
categories:
- DC synthesis
tags:
- 时序约束
- PAD
- TBD
---

> 在PAD上创建时钟并做时序约束

有些情况下，某个PAD上的信号除了当做数据，还需要当做时钟用；如果直接在PAD上create clock，和其相关联的逻辑，都会被当做clock进行处理；

例如按照如下方式设置时序约束：

{% asset_img image-20240522103236418.png %}



本质上只想要对cpum0_clk以及cpum1_clk设置时钟（cpum0_sys_clk/cpum1_sys_clk不用管，原理一样），但是和PAD相关联的逻辑都会被设置成clock进行综合，显然不合理

{% asset_img image-20240522103421691.png %}

# 基础知识

首先有两种处理方式：`这涉及到PAD结构、stdcell以及DC综合命令的使用`

## PAD结构

{% asset_img image-20240522104033383.png %}



## stdcell以及DC综合命令

首先项目会从std cell库中挑选一些cell单元，例如buf，mux等，做一个有特殊例化名的module

{% asset_img image-20240522102522941.png %}

如上图所示：

1、`CKMUX2V4_8TH50 `是一个standard cell，

2、对其`使用一个dtc开头的例化名字`，

3、做wrap，形成公司内部使用的common cell



这样做的目的是，DC综合的时候，可以使用统一的脚本抓取dtc开头的例化名，对其设置set_dont_touch属性（本质上是针对这个cell不做处理）

# 第一种处理方式

<font color=blue>不在PAD上创建时钟，是在某一个std cell上创建时钟</font>

{% asset_img image-20240522105933180.png %}



# 第二种处理方式

<font color=blue>在PAD上创建时钟，在其他PATH上打断clock</font>

{% asset_img image-20240522110522740.png %}

`找到红色框的dtc_cell，然后使用DC命令，将时钟属性断开`





TBD：

<font color=red>PAD上什么时候做filter？什么时候不做filter</font>
