图 18-32. 通用定时器 L0 结构框图
图 18-12. 输入捕获逻辑
图 18-14. EAPWM 时序图
图 18-15. CAPWM 时序图
图 18-18. 编码器接口模式下计数器运行例子
图 18-19. CI0FE0 极性反相的编码器接口模式下的例子
图 21-1. SPI 结构框图
图 21-2. 常规模式下的 SPI 时序图
图 21-3. SPI 四线模式下的 SPI 时序图（CKPL=1, CKPH=1, LF=0）