---
## Metadata
tags : 
 - Note_done Note_WIP Informatique
 - 
source : UMons - Fonctionnement des ordinateurs
---

Link :
_Fonctionnement des ordinateurs : Eléments de conception logique_
1. [[4.4 - Porte logique]]
2. [[4.5.2 - Combinaisons de portes]]
3. [[4.5.6.3 - Additionneur de N-bits]]
4. [[4.5.9 - Unité arithmétique et logique (ALU)]]
5. [[4.6.3.1 - Horloge (CLK)]]
6. [[4.6.4 - Registre]]
7. [[4.6.4.1 - Banque de registres (Circuit logique)]]
8. [[4.6.6.1 - Type de mémoires (fonc ordi)]]
9. [[4.6.6.2 - Bus (fonc ordi)]]

_Fonctionnement des ordinateurs : Processeur_
1. [[5.4 - Architecture MIPS]]
2. [[5.4.1.1 - Instruction Fetch]]
3. [[5.4.1.1.1 - Compteur de Programme (PC)]]
4. [[5.4.2 - Registre d’usage général (GPR)]]
5. [[5.4.2.1 - Banque de registre (MIPS)]]
6. [[5.4.6.3.1 - Instruction Add Word (ADD) (MIPS)]]
7. [[5.4.6.3.3 - Instruction Add Word Immediate (ADDI) (MIPS)]]
8. [[5.4.6.3.5 - Instructions de type-R (MIPS)]]
9. [[5.4.6.3.6 - Instructions de type-I (MIPS)]]
10. [[5.4.6.8.1 - Instruction de Type-J (MIPS)]]
11. [[5.4.6.8.2 - Instruction Jump (MIPS)]]
12. [[5.4.6.4 - Instruction Load Upper Immediate (LUI) (MIPS)]]
13. [[5.4.6.6.6 - Instructions Load & Store (MIPS)]]
14. [[5.4.6.11 - Branchement conditionnel (MIPS)]]


**Introduction**
L'objectif est de construire pas-à-pas l’implémentation d’un processeur en utilisant les blocs logiques du Chapitre 4 et de renforcer la compréhension du langage machine et l’encodage des instructions sous forme de codes binaires.
\
Implémentation simplifiée : 
1. Les instructions s’exécutent en 1 cycle d’horloge (processeur mono-cycle). 
2. Support d’un nombre limité d’instructions : `ADD`, `AND`, `OR`, `ADDI`, `ANDI`, `ORI`, `LUI`, `LW`, `SW`, `J`, `BEQ` (toutes les catégories vues au Chapitre 5 sont couvertes). 
3. Instructions et données situées dans deux mémoires distinctes

Ce chapitre considère une version simplifiée du chemin de données de l'architecture MIPS : toutes les instructions s'exécutent en un cycle d'horloge (processeur mono-cycle).
**Illustration** : ![[Pasted image 20240326205732.png]]
# Définition
L'implémentation de l'instruction `fetch`$^{(1)}$ et du passage à l'instruction suivante nécessite :
1. Logique séquentielle :
	1. le registre pointeur d'instruction (`PC`) donnant l'adresse de l'instruction à obtenir. **Illustration** : ![[Pasted image 20240326210457.png]]
	2. le registre d'instruction (`IR`) destiné à contenir l'instruction lue. **Illustration** : ![[Pasted image 20240326210521.png]]
	3. une mémoire contenant les instructions. Cette mémoire peut être en lecture seule (`ROM`). **Illustration** : ![[Pasted image 20240326210542.png]]
2. Logique combinatoire 
	1. un additionneur pour passer à l'instruction suivante (`PC ← PC+4`)
	**Illustration** : ![[Pasted image 20240326210428.png]]

**Illustration (Implémentation de l'instruction fetch)** : ![[Pasted image 20240326210635.png]]
Dans l'ouvrage de référence, des hypothèses simplificatrices sont prises pour l’implémentation du processeur : 
1. Les mémoires d'instructions et de données sont séparées. 
2. La mémoire d’instructions est en lecture seule. 

Pour cette raison :
1. Le code d'instruction est directement disponible en sortie de la mémoire → il n'est pas nécessaire de le copier dans un registre d'instruction (`IR`). 
2. Un seul flanc montant de l'horloge suffit à faire fonctionner le cycle complet d'instruction (processeur mono-cycle)

**Illustration (Implémentation de l'instruction fetch simplifiée)** : ![[Pasted image 20240326211254.png]]

_Remarque_ :
1. $$\text{fetch}^{(1)}$$ signifie aller chercher
