# 基于 Verilog HDL 的 MIPS-CPU 简易实现

本项目为《WHU-计算组成原理实验设计课程》作业

## 目录

- src
  
  用于存放本实验中的 Verilog HDL 源代码。
  代码编译及仿真在本项目中主要使用ModelSim，本配置了对应的工程文件。

- asm

  用于存放用于测试CPU的汇编代码，可以使用[MARS](http://courses.missouristate.edu/KenVollmar/MARS/)(已配套在[tools](./tools)目录中)将其编译为机器码或进行模拟。

- refs

  用于存放相关的引用资料，比如课程所发课件，工具等。

- tools

  用于存放所使用到的相关工具。