<?xml version="1.0" encoding="utf-8" standalone="yes"?><rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom"><channel><title>FPGA on mozanunal.com</title><link>https://mozanunal.com/tags/fpga/</link><description>Recent content in FPGA on mozanunal.com</description><generator>Hugo -- gohugo.io</generator><language>en</language><managingEditor>mehmetozanunal@gmail.com (M.Ozan Unal)</managingEditor><webMaster>mehmetozanunal@gmail.com (M.Ozan Unal)</webMaster><copyright>© 2025 M.Ozan Unal</copyright><lastBuildDate>Sat, 02 Jun 2018 11:07:45 +0000</lastBuildDate><atom:link href="https://mozanunal.com/tags/fpga/index.xml" rel="self" type="application/rss+xml"/><item><title>[TR] Veriloga Giriş</title><link>https://mozanunal.com/posts/2018/veriloga-giris/</link><pubDate>Sat, 02 Jun 2018 11:07:45 +0000</pubDate><author>mehmetozanunal@gmail.com (M.Ozan Unal)</author><guid>https://mozanunal.com/posts/2018/veriloga-giris/</guid><description>&lt;p>&lt;strong>Herkes Merhabalar,&lt;/strong> Bugün bir &amp;ldquo;hardware description language&amp;rdquo; olan verilog
diline giriş yapmak istiyorum. Verilog sayısal dizaynda( ASIC ve FPGA )
kullanılan bir tanımlama dilidir. Verilog dilini Fpga programlamak için bir çok
projede kullandım fakat ASIC dizayn konusunda bir tecrübem yok. Fpga
programlarken öğrendiğim şeyleri farklı yazılarda paylaşmıştım. Bu yazı da o
yazılardan biri diyebiliriz. Verilog ile alakalı daha ileri düzey şeylerden
bahsedeceğim yazılar da gelecektir diye düşünüyorum.&lt;/p></description></item></channel></rss>