<!DOCTYPE html>
<html lang="ja">
  <head>

<meta charset="utf-8">
<meta name="viewport" content="width=device-width,initial-scale=1">
<title>Intel Architecture Day 2021 個人的まとめ　―― 用語が整理された Xe GPU | Coelacanth&#39;s Dream</title>



<link rel="canonical" href="https://www.coelacanth-dream.com/posts/2021/08/26/intel-arch-day-2021-xe-gpu/">

<link rel="icon" type="image/png" sizes="128x128" href="https://www.coelacanth-dream.com/icon.png">

<link rel="alternate" type="application/rss+xml" href="https://www.coelacanth-dream.com/posts/index.xml">
<link rel="alternate" type="application/rss+xml" href="https://www.coelacanth-dream.com/lastmod/index.xml">

<meta property="og:site_name" content="Coelacanth&#39;s Dream">
<meta property="og:type" content="article">
<meta property="og:title" content="Intel Architecture Day 2021 個人的まとめ　―― 用語が整理された Xe GPU | Coelacanth&#39;s Dream">
<meta name="twitter:card" content="summary">
<meta name="description" content="相変わらず地味な話を取り上げていく。 Intel Architecture Day 2021 にて、ゲーミング向け Intel GPU アーキテクチャ Xe-HPG と、コンピュート性能に特化した Xe-HPC の一部概要と新たなブロック図が公開された。 Intel">
  <meta property="og:description" content="相変わらず地味な話を取り上げていく。 Intel Architecture Day 2021 にて、ゲーミング向け Intel GPU アーキテクチャ Xe-HPG と、コンピュート性能に特化した Xe-HPC の一部概要と新たなブロック図が公開された。 Intel"><meta property="og:image" content="https://www.coelacanth-dream.com/icon.png"><meta property="og:locale" content="ja_JP">
<meta name="author" content="Umio Yasuno">
<meta name="copyright" content="&copy; 2019 - 2024 Umio-Yasuno">
<meta name="keywords" content="Coelacanth&#39;s Dream, Xe-HPC, DG2, Xe-HPG, Gen12">
    <link rel="preload" href="https://www.coelacanth-dream.com/css/ds.min.css" as="style"><link rel="preload" href="https://www.coelacanth-dream.com/css/page.min.css" as="style"><style>
  html{background:#034759 fixed no-repeat;font-size:.95rem}body{display:grid;grid-template:var(--body-grid,repeat(4,auto) 2rem/auto .5rem .25rem);gap:1rem 0;scrollbar-width:thin;scrollbar-color:rgba(5,110,138,.9)#0000}.site-title{grid-row:1/2;grid-column:1/-3;margin:.5rem 0 0;font:2rem/1 monospace;word-spacing:100vw;text-align:right;isolation:isolate;text-shadow:.1em -.1em .8em #f1f4f3}.site-title-link{color:#b7c8c4;text-decoration:none;padding:0}.site-title-link:hover{color:#dae3e0}.lain-e{display:inline-block;font:700 .7em/.7 monospace;transform:rotate(-32deg);padding:0 .3ch .3ex;margin:0 -.1em 0 0;background-color:#0005;border-radius:50%}.text{display:grid;grid-row:var(--text-row,2/3);grid-column:var(--text-column,1/-2);color:#fffefe;line-height:1.6;grid-template:auto/.5% .5% auto 1%;gap:.8rem 0;overflow:hidden;overflow-wrap:anywhere;word-break:break-word}footer{display:var(--f-disp,grid);grid-row:3/4;grid-column:1/-1;contain:content}.side,.slide{position:fixed;contain:content}.side{display:var(--side-disp,none)}.slide{display:grid;visibility:var(--slide-vis,hidden)}a{color:#b7ffff;text-decoration:none;margin:0;padding:0 .2rem}hr{background-color:#17736b;padding:0;border-width:0;width:99%;height:1px}::-webkit-scrollbar{width:.2rem;height:.2rem;background-color:#0000}::-webkit-scrollbar-thumb{background-color:rgba(5,110,138,.9)}::-webkit-scrollbar-corner,::-webkit-scrollbar-resizer{display:none}.crt{background:radial-gradient(#eee1 4%,#0000 95%,#111 98%)50%/contain fixed no-repeat,linear-gradient(to bottom,#0000 84%,#0004 84%)50%/100% .5rem fixed repeat-y,linear-gradient(to right,#f002 33.4%,#0802 33.4%,#0802 66.8%,#00f2 66.8%)50%/.25rem 100% fixed repeat-x;opacity:.3;width:100%;height:100%;position:fixed;inset:0;z-index:2;pointer-events:none;isolation:isolate;contain:strict}.sb{display:inline-block;font:.8rem/1.2 sans-serif;margin:auto 0;padding:.12rem .5rem .24rem;max-width:max-content;text-align:center;cursor:pointer;color:#eff;border:1px solid var(--sb-brdr,#046a85);text-decoration:none;background-image:linear-gradient(to bottom,#04576d 0%,#034f63 100%);contain:content}.sb:active{--sb-brdr:#04576d}.sb::before{content:attr(data-btn-txt)}.rss::before{content:"RSS: " attr(data-rss-name)}.rss-block{display:flex;gap:.2rem}.share-block{display:flex;flex-flow:row wrap;gap:.2rem .25rem;justify-content:flex-end}@media(min-width:840px){body{--body-grid:repeat(5, auto) 6vh / calc(160px + 1rem) 0.2rem 0.6rem auto 0 0.5rem}.text{--text-row:auto;--text-column:2/-2}.side{--side-disp:block;height:98vh;width:160px;inset:1vh 0 0;padding:0 .5rem;color:#28c8bb;border-right:1px solid #17736b;font-size:1rem;overflow:scroll}.slide{display:none}footer{grid-column:2/-1}}
  .page-title{grid-column:2/-2;font:1.1rem sans-serif;color:#e5ebea;margin:0;padding:0}.sect-title{font-size:1rem;margin:0}.delay-ds{visibility:var(--ds,hidden)}.home,.posts,.cat-tag,.tag-comple{grid-column:2/-1}datalist{display:none}.page-main{font-size:.95rem;grid-column:2/-1;overflow:hidden;contain:content;display:flex;flex-flow:column nowrap;gap:.8rem 0}.page-main>p{margin:0}.page-main>p::before{content:'';padding:0 .25rem}.delay-page{visibility:var(--dp,hidden)}.page-title{color:#f7ab39;font:1rem/1.4 sans-serif;grid-column:2/-2;margin:0;overflow-wrap:break-word;word-break:break-word}figure{width:98%;height:54vh}.article-time{grid-column:3/-1;display:flex;text-align:end;margin:0;flex-flow:column nowrap;gap:.1rem 0;color:#28c8bb;font:.9rem/1.1 monospace}
</style>
    <link rel="preload" href="https://www.coelacanth-dream.com/js/main.min.js" as="script">
    <script type="application/ld+json">{"@context":"https://schema.org/","@type":"Article","dateCreated":"2021-08-26","dateModified":"2021-10-30","datePublished":"2021-08-26","headline":"Intel Architecture Day 2021 個人的まとめ　―― 用語が整理された Xe GPU","image":"https://www.coelacanth-dream.com/icon.png","name":"Intel Architecture Day 2021 個人的まとめ　―― 用語が整理された Xe GPU"}</script>
  </head>
  <body><header class="site-title">
  <a href="https://www.coelacanth-dream.com/" class="site-title-link" title="Coelacanth&#39;s Dream">Coelacanth's Dream</a>
</header>
<link rel="stylesheet" href="https://www.coelacanth-dream.com/css/page.min.css">

    <main class="text">
      <h1 class="page-title">Intel Architecture Day 2021 個人的まとめ　―― 用語が整理された Xe GPU</h1>

  <article class="page-main delay-page"><aside class="share-block"><button aria-label="Copy URL button" class="share-copy-button sb cp-url" data-btn-txt="Share" onclick="copy_url({ url: true, title: false })" tabindex="0" type="button"></button><button aria-label="Copy URL button" class="share-copy-button sb cp-url-title" data-btn-txt="Copy URL & Title" onclick="copy_url({ url: true, title: true })" tabindex="0" type="button"></button></aside><aside class="article-time">
    <time datetime="2021-08-26T18:53:10+09:00">Post: 2021-08-26 18:53:10</time>
    <aside class="update">Update: 2021-10-30 14:31:19</aside>
  </aside><p>相変わらず地味な話を取り上げていく。</p>
<p>Intel Architecture Day 2021 にて、ゲーミング向け Intel GPU アーキテクチャ <em><span class="xe-gpu-arch">X<sup>e</sup>-HPG</span></em> と、コンピュート性能に特化した <em><span class="xe-gpu-arch">X<sup>e</sup>-HPC</span></em> の一部概要と新たなブロック図が公開された。</p>
<ul>
<li><a href="https://www.intel.com/content/www/us/en/newsroom/resources/press-kit-architecture-day-2021.html" rel="noopener noreferrer" target="_blank" title="https://www.intel.com/content/www/us/en/newsroom/resources/press-kit-architecture-day-2021.html">Intel Architecture Day 2021</a>
<ul>
<li><a href="https://download.intel.com/newsroom/2021/client-computing/intel-architecture-day-2021-presentation.pdf" rel="noopener noreferrer" target="_blank" title="https://download.intel.com/newsroom/2021/client-computing/intel-architecture-day-2021-presentation.pdf">Presentation Deck: Intel Architecture Day 2021</a></li>
</ul>
</li>
</ul>
<section class="page-index"><h2 id="page-index">Index<a href="#page-index" class="head-cur-link" aria-hidden></a>
</h2>
<ul>
<li><a href="#cleanup" title="#cleanup">用語の再整理</a>
<ul>
<li><a href="#xe-hpg" title="#xe-hpg">Xe-HPG</a></li>
<li><a href="#xe-hpc" title="#xe-hpc">Xe-HPC</a>
<ul>
<li><a href="#rambo" title="#rambo">Rambo Cache = L2キャッシュ?</a></li>
</ul>
</li>
</ul>
</li>
</ul>
</section>

<h2 id="cleanup">用語の再整理<a href="#cleanup" class="head-cur-link" aria-hidden></a>
</h2>
<h3 id="xe-hpg"><span class="xe-gpu-arch">X<sup>e</sup>-HPG</span><a href="#xe-hpg" class="head-cur-link" aria-hidden></a>
</h3>
<p>まず <span class="xe-gpu-arch">X<sup>e</sup>-HPG</span> GPU の単位となる <span class="xe-gpu-arch">X<sup>e</sup></span>-Core には、Vector Engine (256-bit) 16基、Matrix Engine (1024-bit) 16基、ロード/ストアユニット、L1キャッシュと命令キャッシュ、SLM (Shared Local Memory) が搭載される。<br>
今回新たに出てきた Vector Engine と Matrix Engine (XMX, <span class="xe-gpu-arch">X<sup>e</sup></span>Matrix eXtensions) だが、その 2つを統合したものが従来の Intel GPU における EU (Execution Unit) に相当すると考えられる。</p>
<figure>
  <a href="../xe-hpg-core.webp" target="_blank"  >
  <img src="../xe-hpg-core.webp"
      alt="画像出典: Presentation Deck: Intel Architecture Day 2021"/>
</a><figcaption>
      <h4 class="fig-title">Intel Xe-Core</h4><p>画像出典: <a href="https://download.intel.com/newsroom/2021/client-computing/intel-architecture-day-2021-presentation.pdf" rel="noopener noreferrer" target="_blank" title="https://download.intel.com/newsroom/2021/client-computing/intel-architecture-day-2021-presentation.pdf">Presentation Deck: Intel Architecture Day 2021</a></p>
  </figcaption>
</figure>

<p>EU は Thread control と演算ユニット、レジスタファイルで構成される。<br>
<em>Tiger Lake</em> や <em>Rocket Lake</em> 、<em>DG1</em> 等で採用されている <em>Gen12LP/<span class="xe-gpu-arch">X<sup>e</sup>-LP</span> アーキテクチャ</em> では、8-wide の FP32/INT32 を処理する演算パイプラインを 1つ搭載していた。<br>
つまり <em><span class="xe-gpu-arch">X<sup>e</sup>-LP</span></em> では EU あたり 256-bit のスループットを持っていたと言え、同時に <em><span class="xe-gpu-arch">X<sup>e</sup>-HPG</span></em> の EU あたりの FP32/INT32 演算性能は <em><span class="xe-gpu-arch">X<sup>e</sup>-LP</span></em> と変わらないと考えられる。<br>
また、<em><span class="xe-gpu-arch">X<sup>e</sup>-LP</span></em> では、Thread Control が EU 2基をペアとして扱う機能を持っていたが、<span class="xe-gpu-arch">X<sup>e</sup></span>-Core のイメージ図を見ると それぞれ 2基の Vector Engine と Matrix Engine が密接しており、<em><span class="xe-gpu-arch">X<sup>e</sup>-HPG</span></em> でも同機能が採用されているのだろう。</p>
<p>L1データキャッシュは <em><span class="xe-gpu-arch">X<sup>e</sup>-LP</span></em> から追加されたものだが、帯域、サイズ等は公開されてこなかった。<br>
それが今回、ソフトウェアから L1キャッシュかローカルメモリ (SLM) のどちらかに設定可能なものだということが明かされた。<br>
ただ、このことは <em><span class="xe-gpu-arch">X<sup>e</sup>-HPC</span></em> の発表のタイミングで説明されていたことで、最近の NVIDIA GPU のように L1データキャッシュとローカルメモリとで分割可能なのか、<em><span class="xe-gpu-arch">X<sup>e</sup>-LP/HPG</span></em> も同様か、といった点は不明。</p>
<p>以前 <em><span class="xe-gpu-arch">X<sup>e</sup>-LP</span></em> の L1データキャッシュを有効化するパッチが Intel GPU のオープンソースドライバーに投稿されており、パッチのコメントによれば Unreal Engine 4 Shooter Demo で 11.84% 、Doom (2016) で 11.40% の性能向上が確認されたとしている。<br>
<span class="thread-link"><a rel="noopener noreferrer" target="_blank" href="https://www.coelacanth-dream.com/posts/2020/10/13/tgl-gen12-l1cache/" title="/posts/2020/10/13/tgl-gen12-l1cache/">Intel Gen12 GPU で増設された L1データキャッシュの効果 | Coelacanth&rsquo;s Dream</a></span>
</p>
<p><em><span class="xe-gpu-arch">X<sup>e</sup>-HPG</span></em> では <span class="xe-gpu-arch">X<sup>e</sup></span>-Core と同数のレイトレーシングユニットとテクスチャサンプラーを持ち、以前はそれら 3つを合わせて Sub-slice(s) と呼称していた。<br>
全体で共有するキャッシュについても、以前は L3キャッシュと呼んでいたが、今回で L2キャッシュと再定義された。<br>
以前の Intel GPU で L2キャッシュがどこに位置していたのかというと、サンプラーが持つリードオンリーキャッシュであり、AMD/NVIDIA GPU アーキテクチャと比較した時に、キャッシュ階層とその意味が異なっていた。<br>
今回それが整理されたことで他の GPU アーキテクチャとの比較がしやすくなったが、今後 Intel GPU を広くに展開し、推しだしていく上では必要なことだったのかもしれない。</p>
<h3 id="xe-hpc"><span class="xe-gpu-arch">X<sup>e</sup>-HPC</span><a href="#xe-hpc" class="head-cur-link" aria-hidden></a>
</h3>
<p><em><span class="xe-gpu-arch">X<sup>e</sup>-HPC</span></em> の <span class="xe-gpu-arch">X<sup>e</sup></span>-Core は、Vector Engine (512-bit) 8基、Matrix Engine (4096-bit) 8基、ロード/ストアの帯域はクロックあたり 512B、L1キャッシュ/SLM は 512KB 搭載している。<br>
<em><span class="xe-gpu-arch">X<sup>e</sup>-HPG</span></em> と比較すると、Vector/Matrix Engine はどちらもスループットが増やされているが、<span class="xe-gpu-arch">X<sup>e</sup></span>-Core あたりのエンジン数は減っており、また Matrix Engine の比率が大きくなっている。<br>
ロード/ストア性能、L1キャッシュ/SLM のサイズは、<em><span class="xe-gpu-arch">X<sup>e</sup>-HPG</span></em> では公開されていなかったため比較できないが、参考までに <em><span class="xe-gpu-arch">X<sup>e</sup>-LP</span></em> の場合を書くと、<br>
<em><span class="xe-gpu-arch">X<sup>e</sup>-LP</span></em> では Subslice あたりのロード/ストアは 128B/clk、SLM は 128KB となっていた。</p>
<table>
<thead>
<tr>
<th style="text-align:left"></th>
<th style="text-align:center"><span class="xe-gpu-arch">X<sup>e</sup>-LP</span></th>
<th style="text-align:center"><span class="xe-gpu-arch">X<sup>e</sup>-HPG</span></th>
<th style="text-align:center"><span class="xe-gpu-arch">X<sup>e</sup>-HPC</span></th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left">Vector Engine</td>
<td style="text-align:center">256-bit?</td>
<td style="text-align:center">256-bit</td>
<td style="text-align:center">512-bit</td>
</tr>
<tr>
<td style="text-align:left">VE per (Subslice or <span class="xe-gpu-arch">X<sup>e</sup></span>-Core)</td>
<td style="text-align:center">16</td>
<td style="text-align:center">16</td>
<td style="text-align:center">8</td>
</tr>
<tr>
<td style="text-align:left">Matrix Engine</td>
<td style="text-align:center">N/A</td>
<td style="text-align:center">1024-bit</td>
<td style="text-align:center">4096-bit</td>
</tr>
<tr>
<td style="text-align:left">Load/Store (SLM)</td>
<td style="text-align:center">128B?</td>
<td style="text-align:center">?</td>
<td style="text-align:center">512B</td>
</tr>
</tbody>
</table>
<p>複数の Subslice (<span class="xe-gpu-arch">X<sup>e</sup></span>-Core + Fixed function) で構成される Slice は、<em><span class="xe-gpu-arch">X<sup>e</sup>-HPC</span></em> では Subslice 16基の仕様となっている。<br>
<strong>Ponte Vecchio</strong> では <em><span class="xe-gpu-arch">X<sup>e</sup>-HPC</span></em> を採用し、実装される Compute Tile は 8基搭載する訳だが、<br>
Compute Tile あたりの <span class="xe-gpu-arch">X<sup>e</sup></span>-Core は 4基と説明されており、Compute Tile 2基で <span class="xe-gpu-arch">X<sup>e</sup>-HPC</span> Slice を構成、1つの Hardware Context を持つこととなる。</p>
<p>Compute Tile は TSMC N5プロセスで製造される。以前より製造プロセスは Intel Next Gen &amp; External になると説明されてきたが、TSMC版が先行することとなる。<br>
ただ今回は Intel Next Gen の部分には触れておらず、提供開始時期の問題もあるのだろうが、本当に Intel Next Genプロセス版が出てくるのかが怪しくなってきた。</p>
<h4 id="rambo">Rambo Cache = L2キャッシュ?<a href="#rambo" class="head-cur-link" aria-hidden></a>
</h4>
<p><strong>Ponte Vecchio</strong> 、<em><span class="xe-gpu-arch">X<sup>e</sup>-HPC</span></em> では Rambo Cache なるものが採用されることが、初出から発表されていたが、明言は避けられているが今回、144MB という L2キャッシュであるような話が出てきた。</p>
<figure>
  <a href="../xe-hpc-base-tile.webp" target="_blank"  >
  <img src="../xe-hpc-base-tile.webp"
      alt="画像出典: Presentation Deck: Intel Architecture Day 2021"/>
</a><figcaption>
      <h4 class="fig-title">Intel Ponte Vecchio Base Tile</h4><p>画像出典: <a href="https://download.intel.com/newsroom/2021/client-computing/intel-architecture-day-2021-presentation.pdf" rel="noopener noreferrer" target="_blank" title="https://download.intel.com/newsroom/2021/client-computing/intel-architecture-day-2021-presentation.pdf">Presentation Deck: Intel Architecture Day 2021</a></p>
  </figcaption>
</figure>

<p>Rambo Cache Tile は Intel 7 (Intel 10nm eSF) プロセスで製造され、<strong>Ponte Vecchio</strong> では Base Tile あたりに 3D積層技術 Foveros を用いて 4基搭載される。4基というのは <span class="xe-gpu-arch">X<sup>e</sup>-HPC</span> Slice (Compute Tile 2基) の数と一致する。</p>
<p>Rambo Cache = L2キャッシュ とは明言されていないが、Compute Tile には L1キャッシュ/SLM 4MB までしか搭載しておらず、全体で共有するキャッシュは搭載していないため、Rambo Cache が L2キャッシュだと考えられる。<br>
144MB というサイズはキャッシュとして巨大であり、NVIDIA A100 GPU が持つ 40MB の 3.6倍にもなる。Rambo Cache という独自の名前をつけるのも不自然ではないように思う。<br>
AMD の RDNA 2 GPU、<em>Sienna Cichlid (Navi21)</em> も 128MB という巨大な L3キャッシュを持つが、そちらも Infinity Cache といったマーケティングネームがつけられている。</p>
<section class="reference"><h3 id="reference_title">参考リンク<a href="#reference_title" class="head-cur-link" aria-hidden></a>
</h3>
<ul>
<li><a href="https://hc32.hotchips.org/" rel="noopener noreferrer" target="_blank" title="https://hc32.hotchips.org/">HC32 Archive -</a>
<ul>
<li><a href="https://hc32.hotchips.org/assets/program/conference/day1/HotChips2020_GPU_Intel_Xe_David_Blythe.pdf" rel="noopener noreferrer" target="_blank" title="https://hc32.hotchips.org/assets/program/conference/day1/HotChips2020_GPU_Intel_Xe_David_Blythe.pdf">HotChips2020_GPU_Intel_Xe_David_Blythe.pdf</a></li>
</ul>
</li>
<li><a href="https://download.intel.com/newsroom/2021/client-computing/intel-architecture-day-2021-fact-sheet.pdf" rel="noopener noreferrer" target="_blank" title="https://download.intel.com/newsroom/2021/client-computing/intel-architecture-day-2021-fact-sheet.pdf">Fact Sheet: Intel Unveils Biggest Architectural Shifts in a Generation - intel-architecture-day-2021-fact-sheet.pdf</a></li>
</ul>
</section>

</article><nav class="article-bottom-tags delay-page"><a class="bottom-tag-link" href="https://www.coelacanth-dream.com/tags/xe-hpc/" title="Xe-HPC">#Xe-HPC</a><a class="bottom-tag-link" href="https://www.coelacanth-dream.com/tags/dg2/" title="DG2">#DG2</a><a class="bottom-tag-link" href="https://www.coelacanth-dream.com/tags/xe-hpg/" title="Xe-HPG">#Xe-HPG</a><a class="bottom-tag-link" href="https://www.coelacanth-dream.com/tags/gen12/" title="Gen12">#Gen12</a></nav><aside class="article-bottom-misc delay-page">
  <a href="https://github.com/Umio-Yasuno/coelacanth-dream/commits/master/content/posts/2021/08/26/intel-arch-day-2021-xe-gpu.md" class="changelog sb" rel="noopener noreferrer" target="_blank">Changelog</a>
</aside>
    </main><link rel="stylesheet" href="https://www.coelacanth-dream.com/css/ds.min.css"><footer class="delay-ds"><hr>
  <nav class="foot-about"><a href="https://www.coelacanth-dream.com/about/#about">About</a>
<a href="https://www.coelacanth-dream.com/about/#contact">Contact</a>
<a href="https://www.coelacanth-dream.com/about/#mail">Mail</a>
<a href="https://www.coelacanth-dream.com/webring">Webring</a><a onclick="random_page()">Random</a>
<a href="#" class="pagetop sb">Page Top</a>
  </nav><nav class="rss-block"><a aria-label="RSS: Home" class="rss sb" data-rss-name="Home" href="https://www.coelacanth-dream.com/posts/index.xml" role="button" tabindex="0" target="_blank"></a><a aria-label="RSS: Updated" class="rss sb" data-rss-name="Updated" href="https://www.coelacanth-dream.com/lastmod/index.xml" role="button" tabindex="0" target="_blank"></a></nav>
<aside class="site-desc"><aside class="hosted">Hosted by <a href="https://github.com/Umio-Yasuno/umio-yasuno.github.io" rel="noopener noreferrer" target="_blank">Github Pages</a>
</aside><aside class="hosted powered">Powered by <a href="https://github.com/gohugoio/hugo" rel="noopener noreferrer" target="_blank">Hugo 0.131.0</a>
</aside></aside><aside class="copyright">&copy; 2019 - 2024 Umio-Yasuno</aside>
</footer>
<aside class="side">
  <aside class="side-block delay-ds" id="side-menu"><nav class="menu-links">

  <a href="https://www.coelacanth-dream.com/posts/">Posts</a>
  <a href="https://www.coelacanth-dream.com/lastmod/">Updated</a>

  <a href="https://www.coelacanth-dream.com/gh-search/">Search</a></nav>
<nav class="menu-cat-tag"><nav class="menu-cat-tag-block"><a href="https://www.coelacanth-dream.com/categories/" class="menu-cat-tag-title">Category</a><a href="https://www.coelacanth-dream.com/categories/gpu/" class="menu-cat-tag-lower">GPU</a><a href="https://www.coelacanth-dream.com/categories/hardware/" class="menu-cat-tag-lower">Hardware</a><a href="https://www.coelacanth-dream.com/categories/intel/" class="menu-cat-tag-lower">Intel</a>
  </nav><nav class="menu-cat-tag-block"><a href="https://www.coelacanth-dream.com/tags/" class="menu-cat-tag-title">Tag</a><a href="https://www.coelacanth-dream.com/tags/dg2/" class="menu-cat-tag-lower">DG2</a><a href="https://www.coelacanth-dream.com/tags/gen12/" class="menu-cat-tag-lower">Gen12</a><a href="https://www.coelacanth-dream.com/tags/xe-hpc/" class="menu-cat-tag-lower">Xe-HPC</a><a href="https://www.coelacanth-dream.com/tags/xe-hpg/" class="menu-cat-tag-lower">Xe-HPG</a>
  </nav></nav>

  
    <nav class="menu-about"><a href="https://www.coelacanth-dream.com/about/#about">About</a>
<a href="https://www.coelacanth-dream.com/about/#contact">Contact</a>
<a href="https://www.coelacanth-dream.com/about/#mail">Mail</a>
<a href="https://www.coelacanth-dream.com/webring">Webring</a><a onclick="random_page()">Random</a>
</nav>
  </aside>
</aside>
<aside class="slide"><input checked id="menu-open" type="checkbox">
  <label class="menu-label" for="menu-open"></label>

  <nav class="slide-menu-block"><nav class="menu-links">

  <a href="https://www.coelacanth-dream.com/posts/">Posts</a>
  <a href="https://www.coelacanth-dream.com/lastmod/">Updated</a>

  <a href="https://www.coelacanth-dream.com/gh-search/">Search</a></nav>
<nav class="menu-cat-tag"><nav class="menu-cat-tag-block"><a href="https://www.coelacanth-dream.com/categories/" class="menu-cat-tag-title">Category</a><a href="https://www.coelacanth-dream.com/categories/gpu/" class="menu-cat-tag-lower">GPU</a><a href="https://www.coelacanth-dream.com/categories/hardware/" class="menu-cat-tag-lower">Hardware</a><a href="https://www.coelacanth-dream.com/categories/intel/" class="menu-cat-tag-lower">Intel</a>
  </nav><nav class="menu-cat-tag-block"><a href="https://www.coelacanth-dream.com/tags/" class="menu-cat-tag-title">Tag</a><a href="https://www.coelacanth-dream.com/tags/dg2/" class="menu-cat-tag-lower">DG2</a><a href="https://www.coelacanth-dream.com/tags/gen12/" class="menu-cat-tag-lower">Gen12</a><a href="https://www.coelacanth-dream.com/tags/xe-hpc/" class="menu-cat-tag-lower">Xe-HPC</a><a href="https://www.coelacanth-dream.com/tags/xe-hpg/" class="menu-cat-tag-lower">Xe-HPG</a>
  </nav></nav>
  
    <nav class="menu-about"><a href="https://www.coelacanth-dream.com/about/#about">About</a>
<a href="https://www.coelacanth-dream.com/about/#contact">Contact</a>
<a href="https://www.coelacanth-dream.com/about/#mail">Mail</a>
<a href="https://www.coelacanth-dream.com/webring">Webring</a><a onclick="random_page()">Random</a>

    </nav>
  </nav>
</aside>
<div class="crt"></div>
    <script defer src="https://www.coelacanth-dream.com/js/main.min.js"></script>

    <template id="msg_tmp">
      <div id="toast_msg" class="toast_msg"></div>
    </template>
  </body>
</html>