# üì¢ SO: Simulador da Arquitetura de Von Neumann e Pipeline MIPS

O **Simulador da Arquitetura de Von Neumann e Pipeline MIPS** visa aprofundar o entendimento sobre sistemas operacionais modernos, escalonamento de processos e gerenciamento de mem√≥ria. Implementado em C++, o simulador modela uma arquitetura multicore baseada na arquitetura de Von Neumann, incorporando um pipeline de 5 est√°gios (IF, ID, EX, MEM e WB) inspirado no MIPS.

## Objetivos do Simulador

- **Arquitetura Multicore:** Suporta m√∫ltiplos n√∫cleos de CPU, permitindo a execu√ß√£o paralela de processos e simulando ambientes de computa√ß√£o modernos.
- **Preemp√ß√£o de Processos:** Implementa a preemp√ß√£o baseada em quantum, permitindo a interrup√ß√£o e troca de processos para otimizar a utiliza√ß√£o dos recursos do sistema.
- **Gerenciamento de Processos:** Utiliza Process Control Blocks (PCBs) para armazenar informa√ß√µes cr√≠ticas de cada processo, incluindo estado, prioridade e aloca√ß√£o de mem√≥ria.
- **Hierarquia de Mem√≥rias:** Simula a intera√ß√£o entre CPU, mem√≥ria principal (RAM) e mem√≥ria cache, destacando a import√¢ncia das pol√≠ticas de substitui√ß√£o e escrita na cache.
- **Sincroniza√ß√£o com Mutexes:** Garante a integridade dos dados compartilhados em ambientes multicore atrav√©s do uso de mutexes, prevenindo condi√ß√µes de corrida.
- **Escalonamento de Processos:** Implementa algoritmos de escalonamento como FCFS, permitindo a an√°lise do impacto no desempenho do sistema.
- **Registro de Opera√ß√µes:** Registra opera√ß√µes de mem√≥ria e estados dos processos para facilitar a an√°lise e depura√ß√£o.

## üìå Estrutura Geral

### 1. CPU

A classe **CPU** √© respons√°vel pelo controle do fluxo de instru√ß√µes dentro de cada n√∫cleo. As principais fun√ß√µes s√£o:

- **InstructionFetch()**: L√™ a pr√≥xima instru√ß√£o da ROM (`codigo.txt`) e a carrega para a execu√ß√£o. O Program Counter (PC) √© incrementado a cada instru√ß√£o buscada at√© que todas as instru√ß√µes sejam processadas.
- **InstructionDecode()**: Separa a instru√ß√£o ativa em partes utilizando a fun√ß√£o `split()` para identificar a opera√ß√£o (op) e os operandos. Valores v√°lidos dos operandos s√£o armazenados no banco de registradores.
- **Execute()**: Simula a Unidade L√≥gica e Aritm√©tica (ULA), executando opera√ß√µes como ADD, SUB, MUL, DIV, SLT, BNE, BEQ e J. As opera√ß√µes de compara√ß√£o e salto alteram o valor do PC.
- **MemoryAccess()**: Gerencia o acesso √† mem√≥ria, implementando as instru√ß√µes LOAD, ILOAD e STORE. Utiliza a mem√≥ria RAM para armazenar e recuperar valores.
- **WriteBack()**: Escreve o valor calculado de volta no banco de registradores se houver um valor para ser escrito.
- **Multicore Implementation**: O simulador suporta m√∫ltiplos n√∫cleos de CPU, permitindo a execu√ß√£o paralela de processos. Cada n√∫cleo opera independentemente, sincronizando-se atrav√©s de mutexes para garantir a consist√™ncia dos dados compartilhados.
- **Gerenciamento de Mutexes**: Utiliza mutexes para sincronizar o acesso a recursos compartilhados, evitando condi√ß√µes de corrida e garantindo a integridade dos dados durante opera√ß√µes concorrentes.

### 2. RAM

A classe **RAM** simula a mem√≥ria do sistema, composta por um array de 32 inteiros, onde cada posi√ß√£o pode ser lida ou escrita atrav√©s de fun√ß√µes de acesso. Principais funcionalidades:

- **Gerenciamento de Mem√≥ria**: Permite a inser√ß√£o de programas, gerenciamento de PCB (Process Control Blocks) e manipula√ß√£o de valores na mem√≥ria.
- **Exibi√ß√£o do Estado da RAM**: O estado atual da RAM pode ser exibido na sa√≠da padr√£o para monitoramento.

### 3. RegisterBank

A classe **RegisterBank** simula o banco de registradores do processador, armazenando 32 registradores. Cada registrador possui um valor e um flag *dirty* que indica se foi alterado. Principais funcionalidades:

- **Acesso aos Registradores**: Permite a leitura e escrita dos registradores atrav√©s de fun√ß√µes espec√≠ficas.
- **Flag Dirty**: Mant√©m o controle sobre quais registradores foram modificados, facilitando a escrita de volta na mem√≥ria quando necess√°rio.

### 4. Cache

A classe **Cache** implementa uma mem√≥ria cache para otimizar o acesso √† RAM. Detalhes da implementa√ß√£o:

- **Estrutura da Cache**: Composta por blocos de cache (`CacheBlock`) que cont√™m informa√ß√µes sobre validade, modifica√ß√µes (dirty), tags e dados.
- **Pol√≠tica de Substitui√ß√£o**: Utiliza FIFO (First-In, First-Out) para gerenciar a substitui√ß√£o de blocos quando a cache atinge sua capacidade m√°xima (`CACHE_SIZE`).
- **Acesso Concorrente**: Utiliza mutexes para sincronizar o acesso aos blocos da cache, garantindo opera√ß√µes seguras em ambientes multicore.
- **Opera√ß√µes de Leitura e Escrita**: Implementa m√©todos para leitura (`read`) e escrita (`write`) de dados, gerenciando hits e misses na cache.
- **Write-Back**: Quando necess√°rio, realiza a escrita de volta dos blocos modificados para a RAM, mantendo a consist√™ncia dos dados.

### 5. Scheduler

A classe **Scheduler** gerencia a fila de processos prontos para execu√ß√£o. Principais funcionalidades:

- **Fila de Prontos:** Armazena os PIDs dos processos que est√£o prontos para serem executados.
- **Gerenciamento de Quantum:** Implementa a preemp√ß√£o baseada em quantum, garantindo que cada processo receba um tempo de execu√ß√£o justo antes de ser trocado por outro.
- **Gerenciamento de Mutexes:** Utiliza mutexes para sincronizar o acesso √† fila de prontos, garantindo a integridade dos dados em ambientes multithread.
- **Chaveamento de Processos:** Facilita o chaveamento eficiente entre m√∫ltiplos jobs, assegurando uma execu√ß√£o balanceada e a integridade dos dados compartilhados.

### 6. Operating System

A classe **OperatingSystem** coordena todos os componentes do simulador. Principais funcionalidades:

- **Inicializa√ß√£o Multicore**: Configura m√∫ltiplos n√∫cleos de CPU para execu√ß√£o paralela de processos.
- **Gerenciamento de Interrup√ß√µes**: Implementa a l√≥gica para decis√£o e tratamento de interrup√ß√µes, garantindo a resposta adequada a eventos do sistema.
- **Gerenciamento de Quantum**: Controla o tempo de execu√ß√£o alocado para cada processo, implementando o escalonamento de quantum para garantir uma distribui√ß√£o justa dos recursos.
- **Log de Estados**: Mant√©m o registro do estado dos processos e das opera√ß√µes de mem√≥ria atrav√©s da classe `MemoryLogger`.

### 7. MemoryLogger

A classe **MemoryLogger** gerencia o registro das opera√ß√µes de mem√≥ria e mudan√ßas de estado dos processos. Principais funcionalidades:

- **Singleton Pattern**: Garante uma √∫nica inst√¢ncia de `MemoryLogger` durante a execu√ß√£o do sistema.
- **Registro de Opera√ß√µes**: Loga opera√ß√µes de mem√≥ria, mudan√ßas de estado dos processos, expira√ß√£o de quantum e finaliza√ß√£o de processos.
- **Sincroniza√ß√£o com Mutexes**: Utiliza mutexes para garantir que os logs sejam escritos de maneira consistente em ambientes multicore.

### 8. Bootloader

A classe **Bootloader** √© respons√°vel por carregar os programas e processos na RAM. Principais funcionalidades:

- **Carregamento de Programas**: L√™ arquivos de c√≥digo (`codigo.txt`) e os insere na RAM.
- **Inicializa√ß√£o de PCBs**: Cria e configura os Process Control Blocks para cada processo, preparando-os para execu√ß√£o.

## ‚ûï Novos T√≥picos

### Implementa√ß√£o Multicore

O simulador utiliza um processador dividido em m√∫ltiplos n√∫cleos, permitindo a execu√ß√£o paralela de processos. Cada n√∫cleo opera independentemente, mas sincroniza-se com os demais atrav√©s de mutexes para acessar recursos compartilhados como a RAM e a Cache.

### Decis√£o das Interrup√ß√µes

As interrup√ß√µes s√£o gerenciadas para responder a eventos como a expira√ß√£o do quantum ou a conclus√£o de instru√ß√µes cr√≠ticas. O simulador utiliza mutexes para garantir que as interrup√ß√µes sejam tratadas de maneira segura, evitando condi√ß√µes de corrida.

### Funcionamento do Quantum

O quantum define o tempo m√°ximo de execu√ß√£o alocado para cada processo antes que seja realizado um escalonamento. O sistema incrementa um contador de ciclos de clock e, ao atingir o quantum, realiza a troca de contexto para o pr√≥ximo processo na fila de prontos.

### Detalhamento da Implementa√ß√£o da Cache

A cache est√° implementada como uma s√©rie de blocos (`CacheBlock`) que armazenam dados da RAM. Utiliza uma pol√≠tica de substitui√ß√£o FIFO para gerenciar quais blocos devem ser substitu√≠dos quando a cache est√° cheia. Cada opera√ß√£o de leitura ou escrita verifica se h√° um hit na cache e, em caso de miss, carrega os dados da RAM para a cache, possivelmente efetuando write-back de blocos modificados.

### Funcionamento dos Mutexes

Mutexes s√£o utilizados para sincronizar o acesso a recursos compartilhados como a RAM, Cache e filas de processos. Garantem que apenas um thread possa acessar ou modificar um recurso cr√≠tico por vez, prevenindo condi√ß√µes de corrida e assegurando a integridade dos dados em um ambiente multicore.

## üìö Tecnologias Utilizadas

- **Linguagem:** C++
- **Framework:** Pthreads para gerenciamento de threads e sincroniza√ß√£o
- **Versionamento:** GitHub


## ‚öôÔ∏è Como executar

O projeto possui um arquivo Makefile que realiza todo o procedimento de compila√ß√£o e execu√ß√£o. Para tanto, temos as seguintes diretrizes de execu√ß√£o para distribui√ß√µes Linux:

| Comando         | Fun√ß√£o                                                              |
|-----------------|---------------------------------------------------------------------|
| `make clean`    | Apaga a √∫ltima compila√ß√£o realizada contida na pasta build          |
| `make`          | Executa a compila√ß√£o do programa utilizando o gcc, e o resultado vai para a pasta build |
| `make run`      | Executa o programa da pasta build ap√≥s a realiza√ß√£o da compila√ß√£o   |

**Tabela 1:** Comandos √∫teis para compilar e executar o programa de computador

<section>

## üìù Instru√ß√µes Definidas para o Simulador

### 1. ILOAD
- **Formato**: ILOAD \<dest\> \<valor\>
- **Descri√ß√£o**: Carrega um valor imediato no registrador \<dest\>.
- **Exemplo**: ILOAD 16 10
  - **Explica√ß√£o**: Carrega o valor 10 no registrador 16.

### 2. LOAD
- **Formato**: LOAD \<dest\> \<endereco\>
- **Descri√ß√£o**: Carrega o valor da posi√ß√£o de mem√≥ria especificada por \<endereco\> no registrador \<dest\>.
- **Exemplo**: LOAD 16 100
  - **Explica√ß√£o**: Carrega o valor da posi√ß√£o de mem√≥ria 100 no registrador 16.

### 3. ADD
- **Formato**: ADD \<dest\> \<src1\> \<src2\>
- **Descri√ß√£o**: Soma o valor dos registradores \<src1\> e \<src2\> e armazena o resultado em \<dest\>.
- **Exemplo**: ADD 18 16 17
  - **Explica√ß√£o**: Soma o valor nos registradores 16 e 17 e armazena o resultado no registrador 18.

### 4. STORE
- **Formato**: STORE \<src\> \<endereco\>
- **Descri√ß√£o**: Armazena o valor do registrador \<src\> na posi√ß√£o de mem√≥ria \<endereco\>.
- **Exemplo**: STORE 18 16
  - **Explica√ß√£o**: Armazena o valor do registrador 18 na posi√ß√£o de mem√≥ria definida pelo valor no registrador 16.

### 5. BEQ (Branch if Equal)
- **Formato**: BEQ \<reg1\> \<reg2\> \<label\>
- **Descri√ß√£o**: Se os valores de \<reg1\> e \<reg2\> s√£o iguais, o programa salta para a instru√ß√£o de n√∫mero \<label\>.
- **Exemplo**: BEQ 16 17 9
  - **Explica√ß√£o**: Se o valor no registrador 16 for igual ao valor no registrador 17, o programa pula para a linha 9 do c√≥digo.

### 6. J (Jump)
- **Formato**: J \<label\>
- **Descri√ß√£o**: Altera o fluxo de execu√ß√£o do c√≥digo para a linha especificada por \<label\>.
- **Exemplo**: J 5
  - **Explica√ß√£o**: Altera o fluxo de execu√ß√£o para a linha 5.

### 7. SUB
- **Formato**: SUB \<dest\> \<src1\> \<src2\>
- **Descri√ß√£o**: Subtrai o valor em \<src2\> do valor em \<src1\> e armazena o resultado em \<dest\>.
- **Exemplo**: SUB 18 16 17
  - **Explica√ß√£o**: Subtrai o valor no registrador 17 do valor no registrador 16 e armazena o resultado em 18.

### 8. MUL
- **Formato**: MUL \<dest\> \<src1\> \<src2\>
- **Descri√ß√£o**: Multiplica o valor dos registradores \<src1\> e \<src2\> e armazena o resultado em \<dest\>.
- **Exemplo**: MUL 18 16 17
  - **Explica√ß√£o**: Multiplica os valores nos registradores 16 e 17 e armazena o resultado em 18.

### 9. DIV
- **Formato**: DIV \<dest\> \<src1\> \<src2\>
- **Descri√ß√£o**:Divide o valor dos registradores \<src1\> e \<src2\> e armazena o resultado em \<dest\>.
- **Exemplo**: DIV 18 16 17
  - **Explica√ß√£o**: Divide os valores nos registradores 16 e 17 e armazena o resultado em 18.

### 10. BNE (Branch if Not Equal) 
- **Formato**: BNE \<reg1\> \<reg2\> \<label\>
- **Descri√ß√£o**: Se os valores de \<reg1\> e \<reg2\> s√£o diferentes, o programa salta para a instru√ß√£o de n√∫mero \<label\>.
- **Exemplo**: BNE 16 17 9
  - **Explica√ß√£o**: Se o valor no registrador 16 for diferente do valor no registrador 17, o programa pula para a linha 9 do c√≥digo.

### 11. SLT (Set if Less Than)
- **Formato**: SLT \<dest\> \<src1\> \<src2\>
- **Descri√ß√£o**: Compara os valores de \<src1\> e \<src2\>. Se o valor em \<src1\> for menor que o valor em \<src2\>, armazena 1 em \<dest\>; caso contr√°rio, armazena 0.
- **Exemplo**: SLT 18 16 17
  - **Explica√ß√£o**: Se o valor no registrador 16 for menor que o valor no registrador 17, armazena 1 no registrador 18; caso contr√°rio, armazena 0.

---

## An√°lise Detalhada de C√≥digo 

O arquivo codigo.txt cont√©m o c√≥digo de instru√ß√µes que ser√° executado pelo simulador.
Abaixo, segue a explica√ß√£o de cada linha de um c√≥digo de exemplo para detalhar a execu√ß√£o do programa:

````plaintext
    ILOAD 16 10
    ILOAD 17 12
    ADD 18 16 17
    STORE 18 16
    BEQ 16 17 9
    ILOAD 18 1
    ADD 16 18 16
    J 5
    SUB 18 16 17
    MUL 18 16 17
````

### Explicando o c√≥digo:

1. **`ILOAD 16 10`**
   - Carrega o valor `10` no registrador `16`.

2. **`ILOAD 17 12`**
   - Carrega o valor `12` no registrador `17`.

3. **`ADD 18 16 17`**
   - Soma os valores dos registradores `16` e `17` (`10 + 12 = 22`) e armazena o resultado no registrador `18`.

4. **`STORE 18 16`**
   - Armazena o valor do registrador `18` (`22`) na posi√ß√£o de mem√≥ria cujo endere√ßo est√° armazenado no registrador `16` (`10`).

5. **`BEQ 16 17 9`**
   - Se os valores dos registradores `16` e `17` forem iguais, o fluxo de execu√ß√£o salta para a linha `9`. Como os valores s√£o diferentes (`10` e `12`), o c√≥digo continua na pr√≥xima linha.

6. **`ILOAD 18 1`**
   - Carrega o valor `1` no registrador `18`.

7. **`ADD 16 18 16`**
   - Soma o valor do registrador `18` (`1`) ao valor do registrador `16` (`10`), resultando em `11`, e armazena o resultado no registrador `16`.

8. **`J 5`**
   - Salta para a linha `5` do c√≥digo, voltando para a instru√ß√£o `BEQ 16 17 9`. Este salto cria um loop, verificando continuamente se os valores dos registradores `16` e `17` s√£o iguais.

9. **`SUB 18 16 17`**
   - Caso o loop seja quebrado (valores iguais), esta linha executar√° a subtra√ß√£o do valor no registrador `17` (`12`) do valor no registrador `16`, com o resultado armazenado no registrador `18`.

10. **`MUL 18 16 17`**
    - Multiplica os valores dos registradores `16` e `17`

## Instru√ß√£o de Loop 
√â poss√≠vel usar uma combina√ß√£o das instru√ß√µes BEQ, ILOAD, ADD, e J para criar um loop no simulador. A seguir, explicamos como funciona o loop representado pelo trecho:

````plaintext
    BEQ 16 17 9
    ILOAD 18 1
    ADD 16 18 16
    J 5
````
### Descri√ß√£o do funcionamento:

**`BEQ 16 17 9`** <br>
 Esta instru√ß√£o verifica se os valores nos registradores 16 e 17 s√£o iguais. Se forem, o programa pula para a linha 9, o que, neste caso, significa sair do loop. Se n√£o forem iguais, o c√≥digo continua com as pr√≥ximas instru√ß√µes.

**`ILOAD 18 1`** <br>
 Carrega o valor 1 no registrador 18.

**`ADD 16 18 16`** <br>
 Soma o valor no registrador 18 (que √© 1) ao valor no registrador 16 e armazena o resultado em 16. Isso incrementa o valor em 16 por 1.

**`J 5`** <br>
 Salta para a linha 5, onde a instru√ß√£o BEQ √© executada novamente, formando um loop que continua at√© que o valor no registrador 16 se iguale ao valor no registrador 17.



</section>

## üìö Refer√™ncias

1. TENENBAUM, Andrew S. **Sistemas Operacionais: Projeto e Implementa√ß√£o**. 3¬™ edi√ß√£o. Editora Campus, 2018.

2. BERTINI, Luciano. **Cap√≠tulo 5 Pipeline**. 2019. Dispon√≠vel em: [https://www.professores.uff.br/lbertini/wp-content/uploads/sites/108/2017/08/Cap-5-Pipeline.pdf](https://www.professores.uff.br/lbertini/wp-content/uploads/sites/108/2017/08/Cap-5-Pipeline.pdf). Acesso em: 24 out. 2024.



# Autores
- **Emanuel Vieira Tavares**:emanuel@aluno.cefetmg.br 
- **Vinicius Alves Pereira**:vinicius@aluno.cefetmg.br
  DECOM-DV/CEFET-MG.
  2024/2.

