headline,mainEntityOfPage,image,datePublished,dateModified,author,media_en,media_jp,str_count,body,images,external_links
RapidusとTenstorrent、2nmプロセスでのエッジAIアクセラレーター開発／製造で協業（EE Times Japan）,https://news.yahoo.co.jp/articles/c777fae75c6143cce5c48c34e0477cfd25ca6886,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240228-00000104-it_eetimes-000-1-view.jpg?exp=10800,2024-02-28T17:44:48+09:00,2024-02-28T17:44:48+09:00,EE Times Japan,it_eetimes,EE Times Japan,979,\n発表会見の様子。左はRapidus 社長 小池淳義氏、右はTenstorrent CEO（最高経営責任者）Jim Keller氏［クリックで拡大］ 出所：Rapidus\nRapidusは2024年2月27日、Tenstorrentと協業し、2nmプロセスベースのエッジAI（人工知能）アクセラレーターの開発／製造を行うと発表した。国際連携によって、生成AIを含むエッジ推論処理専用のエッジAIアクセラレーター開発を推進するという。\n\n \n\n この協業は、経済産業省が「ポスト5G情報通信システム基盤強化研究開発事業」において技術研究組合最先端半導体技術センター（LSTC）を採択した研究テーマのうち、「2nm世代半導体技術によるエッジAIアクセラレーターの開発」の枠組みの中で行う。なお、経産省はこの研究テーマに280億円を支援する。\n「Tenstorrentの設計技術ポテンシャルを最大限に引き出す」とRapidus\n協業の中で、TenstorrentはCPUチップを開発し、アクセラレーターチップの開発は新エネルギー・産業技術総合開発機構（NEDO）が立ち上げた「AIチップ設計拠点」（AIDC）が担う。Rapidusは2nmプロセスベースの最先端ロジック半導体を製造する技術の有効性を引き出し、その製造を行うことを目指す。\n\n Tenstorrentは2nmノードレベルのAIエッジデバイス開発で必要とされるRISC-V CPU設計技術および、チップレットIP（Intellectual Property）を有している。一方、Rapidusは設計支援／前工程／後工程を一貫して行うことで短TATでの半導体製造を実現する「Rapid and Unified Manufacturing Service（RUMS）」の構築を目指している。Rapidusは、「RUMSによる製品設計／製造は、Tenstorrentの設計技術ポテンシャルを最大限に引き出すために有効だ」と述べている。\n\n 2023年11月、RapidusとTenstorrentは2nmプロセスベースのAIエッジデバイス領域での半導体IPに関するパートナーシップ合意を発表していた。今回の協業はそのパートナーシップの事例となるという。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240228-00000104-it_eetimes-000-1-view.jpg?exp=10800'],['https://news.yahoo.co.jp/articles/c777fae75c6143cce5c48c34e0477cfd25ca6886/images/000']
