学生姓名：解雲暄                         专业：信息安全                           学号：3190105871      <br />同组学生姓名：郭长洁                  指导老师：蔡铭   <br />实验地点：紫金港东四 - 509         实验日期：2020 年 11 月 9 日


## 1 实验原理

### 1.1 一位全加器
一位全加器需要三个输入：数据位 A, B 和 低位进位 C；两个输出：全加和 S 和进位输出 C0。<br />根据真值表可设计出函数：
![image.png](./assets/1606286946310-9bab91f4-f53f-41d5-abd2-2a441cca9c6a.png)
从而给出设计图：
![image.png](./assets/1606286968928-7a65fcd6-83b1-4ded-9516-8abb19922bb1.png)


### 1.2 多位串行进位全加器
多位全加器可由一位全加器将进位串接构成：
![image.png](./assets/1606287015987-75d89fb4-8559-4d86-9ea4-8f911d6f3e09.png)
四位全加器可以设计如图所示的电路实现：
![image.png](./assets/1606287052061-5f82f580-4353-4986-81b0-d26ed030c701.png)

## 2 实验步骤与结果

### 2.1 原理图方式设计 4 位串行进位加法器
新建工程 MyAdder，新建 Schematic 文件 Adder1b，绘制原理图如下：
![image.png](./assets/1605848159358-15a08078-8af6-4f28-9b34-6b87ecaeaae0.png)
这是一个一位加法器，输入为 A, B 和进位 C，输出为 S 和进位 C0。<br />双击 Check Design Rules 检查错误，无错误后双击 Create Schematic Symbol 生成模块的逻辑符号图文件（位于工程根目录）。
![image.png](./assets/1605848170281-1ddec71f-da1a-4f18-ae7a-fb1529f8de8c.png)

新建 Schematic 文件 Adder4b，调用 Adder1b，绘制原理图如下：
![image.png](./assets/1605849172500-95430459-f91d-4a01-95f3-b1f5a3e2eb64.png)
这是一个四位加法器，输入为 A[3:0], B[3:0] 以及进位 Cin，输出加法结果 S[3:0] 和进位 Cout。

同样，双击 Check Design Rules 检查错误，无错误后双击 Create Schematic Symbol 生成模块的逻辑符号图文件（位于工程根目录）。<br />对模块进行仿真，设计激励代码如下：
```verilog
module Adder4b_Adder4b_sch_tb();

// Inputs
   reg Cin;
   reg [3:0] A;
   reg [3:0] B;

// Output
   wire [3:0] S;
   wire Cout;

// Instantiate the UUT
   Adder4b UUT (
		.Cin(Cin), 
		.A(A), 
		.B(B), 
		.S(S), 
		.Cout(Cout)
   );
  
    integer i, j, k;
		initial begin
			for(i = 0; i < 2; i = i + 1) begin
				for(j = 0; j < 16; j = j + 1) begin
					for(k = 0; k < 16; k = k + 1) begin
						Cin = i;
						A = j;
						B = k;
						#50;
					end
				end
			end
		end
endmodule
```

得到的波形图如下图所示（截取部分）：
![image.png](./assets/1605849774338-f8b3409a-1e5a-410d-b75d-6fafe007b947.png)
![image.png](./assets/1605849800372-bbde045d-6ad8-4c70-913f-518d6a00f64c.png)
检查波形图，符合 4 位加法器的预期效果 <br />![](https://cdn.nlark.com/yuque/__latex/495cdce1500b41937c12b6344fb57899.svg#card=math&code=A%5B3%3A0%5D%2BB%5B3%3A0%5D%2BC_%7Bin%7D%20%3D%20S%5B3%3A0%5D%20%2B%20C_%7Bout%7D&height=20&width=296)


### 2.2 实现 4 位加法器应用
新建 Verilog Module 文件 MyAdder，编写代码如下：
```verilog
`timescale 1ns / 1ps
module MyAdder(clk_100mhz, RSTN, BN, btn, SW, K_ROW, AN, SEGMENT);

  input	 clk_100mhz;
  input	 RSTN;
	input  BN;
	input	 [1:0]	btn;
	input	 [7:0]	SW;
	output K_ROW;
	output [3:0]	AN;
	output [7:0]	SEGMENT;
	
	wire	 V0, V5;
	wire	 [31:0]	clkdiv;
	wire	 [7:0] 	num;
	wire	 [3:0] 	S;
	wire	 [3:0]	o;
	wire	 Cout, LE, POINT;
	
	BUF buf_		(.I(BN), .O(K_ROW));
	VCC vcc_		(.P(V5));
	GND gnd_		(.G(V0));
	
	clkdiv CLKDIV 	   (.clk(clk_100mhz), 
                      .rst(RSTN), 
                      .clkdiv(clkdiv[31:0])
                      );
						
	CreateNumber CN   (.btn(btn[1:0]), 
                     .clk(clkdiv[17]), 
                     .num(num[7:0])
                     );
						  
	Adder4b Adder    (.A(num[3:0]), 
                    .B(num[7:4]), 
                    .Cin(V0), 
                    .Cout(Cout), 
                    .S(S[3:0])
                    );
						
	Mux4to1b4 MuxAN   (.s(clkdiv[18:17]), 
                     .I0({V5, V5, V5, V0}), 
                     .I1({V5, V5, V0, V5}), 
                     .I2({V5, V0, V5, V5}), 
                     .I3({V0, V5, V5, V5}), 
                     .o(AN[3:0])
                     );
						  
	Mux4to1b4 MuxNum (.s(clkdiv[18:17]), 
                    .I0(num[3:0]), 
                    .I1(num[7:4]), 
                    .I2(S[3:0]), 
                    .I3({V0, V0, V0, Cout}), 
                    .o(o[3:0])
                    );
							 
	Mux4to1 MuxLE	   (.s(clkdiv[18:17]), 
                    .I0(SW[0]), 
                    .I1(SW[1]), 
                    .I2(SW[2]), 
                    .I3(SW[3]), 
                    .o(LE)
                    );
							 
	Mux4to1 MuxPT	   (.s(clkdiv[18:17]), 
                    .I0(SW[4]), 
                    .I1(SW[5]), 
                    .I2(SW[6]), 
                    .I3(SW[7]), 
                    .o(POINT)
                    );
							
	MyMC14495 MC14495	(.D0(o[0]), 
                     .D1(o[1]), 
                     .D2(o[2]), 
                     .D3(o[3]), 
                     .LE(LE), 
                     .point(POINT),
                     .a(SEGMENT[0]), 
                     .b(SEGMENT[1]), 
                     .c(SEGMENT[2]), 
                     .d(SEGMENT[3]),
                     .e(SEGMENT[4]), 
                     .f(SEGMENT[5]), 
                     .g(SEGMENT[6]), 
                     .p(SEGMENT[7])
                     );
	
endmodule
```
在上面的代码中，调用了此前（步骤 2.1 及之前实验）完成的 pbdebounce, Adder4b, clkdiv, Mux4to1b4, MyMC14495 和 CreateNumber 模块。

其中，CreateNumber 模块进行了一定更改，以满足本次实验的位数要求：
```verilog
module CreateNumber(
	input wire clk,
	input wire [1:0] btn,
	output reg [7:0] num
    );
	 
	 wire [3:0] A, B;
	 wire [3:0] temp_btn;
	 
	 initial num<=8'b 00010010;
	 
	 assign A = num[3:0] + 1'b1;
	 assign B = num[7:4] + 1'b1;
	 
	 pbdebounce p0(.clk_1ms(clk), .button(btn[0]), .pbreg(temp_btn[0]));
	 pbdebounce p1(.clk_1ms(clk), .button(btn[1]), .pbreg(temp_btn[1]));

	 always@(posedge temp_btn[0]) num[3:0]<=A;
	 always@(posedge temp_btn[1]) num[7:4]<=B;
endmodule
```

View RTL Schematic，查看设计结果：
![image.png](./assets/1606285893928-80699396-9788-44ba-907f-581936c5b420.png)
![image.png](./assets/1606285914269-1808e47d-e00f-42ae-a5bf-ac85fca6bf68.png)
原理图与期望一致。

UCF 引脚定义：
```
NET "clk_100mhz"	LOC = AC18	| IOSTANDARD=LVCMOS18;
NET "RSTN"				LOC = AF10  | IOSTANDARD = LVCMOS15;

NET "SW[0]"				LOC = AA10  | IOSTANDARD = LVCMOS15;#POINT
NET "SW[1]"				LOC = AB10  | IOSTANDARD = LVCMOS15;
NET "SW[2]"				LOC = AA13  | IOSTANDARD = LVCMOS15;
NET "SW[3]"				LOC = AA12  | IOSTANDARD = LVCMOS15;

NET "SW[4]"				LOC = Y13   | IOSTANDARD = LVCMOS15;#LES
NET "SW[5]"				LOC = Y12   | IOSTANDARD = LVCMOS15;
NET "SW[6]"				LOC = AD11  | IOSTANDARD = LVCMOS15;
NET "SW[7]"				LOC = AD10  | IOSTANDARD = LVCMOS15;               		

NET "SEGMENT[0]"		LOC = AB22  | IOSTANDARD = LVCMOS33 ;#a
NET "SEGMENT[1]" 		LOC = AD24	| IOSTANDARD = LVCMOS33 ;#b
NET "SEGMENT[2]" 		LOC = AD23	| IOSTANDARD = LVCMOS33 ;
NET "SEGMENT[3]" 		LOC = Y21		| IOSTANDARD = LVCMOS33 ;
NET "SEGMENT[4]" 		LOC = W20		| IOSTANDARD = LVCMOS33 ;
NET "SEGMENT[5]" 		LOC = AC24	| IOSTANDARD = LVCMOS33 ;
NET "SEGMENT[6]" 		LOC = AC23	| IOSTANDARD = LVCMOS33 ;#g
NET "SEGMENT[7]" 		LOC = AA22	| IOSTANDARD = LVCMOS33 ;#point

NET "AN[3]" 			LOC = AC22   | IOSTANDARD = LVCMOS33 ;
NET "AN[2]" 			LOC = AB21   | IOSTANDARD = LVCMOS33 ;
NET "AN[1]" 			LOC = AC21   | IOSTANDARD = LVCMOS33 ;
NET "AN[0]" 			LOC = AD21   | IOSTANDARD = LVCMOS33 ;

NET "btn[1]"	LOC = V14    | IOSTANDARD = LVCMOS18 ;
NET "btn[0]"	LOC = W14    | IOSTANDARD = LVCMOS18 ;

NET "K_ROW" 	LOC = V17    | IOSTANDARD = LVCMOS18 ;
NET "BN"		  LOC = AE10   | IOSTANDARD = LVCMOS15 ;
```

下载到 SWORD 板上进行验证：
![image.png](./assets/1606286575875-ab420189-6df4-4687-8b87-3fa37da2dbac.png)
如图，每次按下 V14, W14 两个按钮，后两个七段数码管会分别 +1。左边两个七段数码管显示了右边两个值相加之和。

![image.png](./assets/1606286686331-7e7713f5-e9db-4e10-9a2f-84693030ccb2.png)
![image.png](./assets/1606286717527-b5b29ed5-ca86-41bd-8088-e63330203145.png)
如图，验证了十六进制显示和加法器的进位正确性。

![image.png](./assets/1606286789843-9d9a1a70-8153-49f3-b834-fc059b04072a.png)
![image.png](./assets/1606286796671-9011185d-72c1-4d49-be4c-7db472a886c9.png)
如图，验证了开关控制数码管的显示与否以及小数点的显示与否。

上述验证证明，我们的设计达成了实验目的。

## 3 讨论与心得
本次实验中，我们尝试了通过自己编写 Verilog 代码而不是 Schematic 绘图的方式实现整个功能模块。学习代码语法和用法的过程花费了较多时间，但是总体上编写 Verilog 代码比 Schematic 绘图更加高效。
