英文關鍵詞： complementary resistive switches、ZnO 
 
用氧化鋅記憶元件構成的互補式電阻開關
計畫編號：NSC 100－2221－E－007－023
執行期間：100年 8月 1日 至 101年 7月 31日
主持人：甘炯耀 國立清華大學 材料科學與工程系(所)副教授
一、中文摘要
為了解決潛通道電流的問題，提出了互補式
電阻開關 (complementary resistive switches ，
CRS) 的概念，CRS是由兩個雙極性轉換的電阻
式記憶體反向串聯而成。本研究我們採用室溫製
程來製作 CRS，以 ZnO作為固態電解質，因為
ZnO在室溫下就可製成柱狀晶結構的薄膜。先使
用射頻磁控濺鍍法在室溫下製成 Ag/ZnO/Pt與
Pt/ZnO/W的元件，再將元件串聯成 CRS，量測
其電性，並比較彼此的差異。且假設在最差情況
下，計算 CRS運用於交叉陣列中，陣列可達到
多大的尺寸。本研究得到幾個重要的結論:
Ag/ZnO/Pt的電阻轉換電壓變動過大，會導致
Ag/ZnO/Pt的CRS有很差的耐久度。而Pt/ZnO/W
的變動較小，故 Pt/ZnO/W的 CRS有較好的耐久
度。而將 CRS應用於交叉陣列中，陣列尺寸與
單顆元件的高低電阻比有關。由於 Ag/ZnO/Pt
的高低電阻比高於 Pt/ZnO/W，組成 CRS能得到
較大的陣列尺寸。
(關鍵詞: 互補式電阻開關、氧化鋅)
二、Abstract
We propose to solve the problems of sneak
path currents by connecting two bipolar resistivity
switches anti-serially into one complementary
resistive switch (CRS). In this study, we use room
temperature fabrication to make the CRS with ZnO
as a solid electrolyte, because ZnO can form the
films with a columnar grain structure at room
temperature. First, We fabricate Ag / ZnO / Pt and
Pt / ZnO / W devices with RF magnetron
sputtering at room temperature. Then we
anti-serially connect the devices into CRS,
measure their electrical properties, and compare
the differences among them. Furthermore we
assume the worst case, computing the size of the
crossbar array consisting of CRS. This research
was supported by several important conclusions:
The distribution of the switching voltage of
Ag/ZnO/Pt device is wide, which led to the poor
endurances of the CRS. Nevertheless, the
distribution of the switching voltage of Pt/ZnO/W
device is narrow, so the CRS have better
endurances. The size of the crossbar array
consisting of CRS is dependent on ratio of RHRS and
RLRS of the single device. Because the ratio of the
Ag/ZnO/Pt is higher than Pt/ZnO/W, the CRS
consisting of the Ag/ZnO/Pt have larger size of
the crossbar array.
(key words: complementary resistive switches、
ZnO)
三. 前言與研究目的
目前電腦記憶體採用的排列方式是主動式
陣列 (active array)[1]，先將記憶元件 (如 DRAM
的電容) 和選擇元件 (如電晶體或二極體)做連
接，再組成一個大的陣列，此種陣列的結構密度
並不理想，仍有加強的空間。為了能增加記憶結
構的密度，最近發展出另一種記憶元件的排列方
式，稱作被動式交叉陣列 (passive crossbar array)。
此陣列是直接將記憶元件和選擇元件合併成一
個開關元件，再放置在垂直排列的金屬線的交叉
點中，每個交叉點都代表了一個儲存訊號的位置。
此陣列可降低元件的面積到 4F2 ( F:最小的元
件尺寸)，電阻式記憶體也很適用於此種排列。而
且交叉陣列的結構簡單，適合採用 3D堆疊的方
式，藉由堆疊 n層結構，讓元件的面積能再下降
為 4F2/n，更進一步增加記憶結構的密度。但目
前採用交叉陣列有一個很大的問題，就是潛通道
電流 (sneak-path current) 。在讀取特定一個元件
的訊號時，會受到鄰近元件的影響，產生潛通道
電流，導致讀取上的錯誤，並增加電能的消耗，
嚴重限制了陣列的尺寸。
為了解決潛通道電流的問題，Waser及其團
隊提出互補式電阻開關 (complementary resistive
switches，CRS) 的概念[2]。CRS是將兩個結構完
全相同的電阻式記憶體反向串聯而成，而兩個反
向串聯的元件必須具有雙極性轉換 (bipolar
switching) 的特性，且 set電壓與 reset電壓的大
小必須相同 ( | Vset | = | Vreset | )。反向串聯而成的
CRS，其 I-V曲線為兩邊對稱的階梯狀曲線，且
共有 4種狀態 (ON、OFF、0、1)。‘ON’為低
方式組成 CRS，將施加偏壓的探針點在
device A的 Ag電極上，接地的探針點在
device B的 Ag電極上，量測 CRS的
線。如圖二(b)所示，為 CRS的 I-V曲線
測的方式使用電壓掃伏(voltage sweep)
式，從0V→1.5V→0V→-1.5V的方式進行
電壓的間隔為 0.025 V。剛開始 CRS
為‘1’( LRS/HRS , device A為高阻態
device B為低阻態) ，施加正偏壓到
時，CRS從狀態‘1’轉變成狀態‘ON’
( LRS/LRS ，device A和 device B都為低阻
態) ，此時的轉換電壓稱作 V1。繼續施加正
偏壓到 0.95 V，CRS從狀態‘ON’轉變成狀
態‘0’( LRS/HRS，device A為低阻態
B為高阻態) ，此時的轉換電壓稱作
續施加偏壓到 1.5 V 再量回 0 V，CRS
直維持在狀態‘0’。接著施加負偏壓
加負偏壓到 -0.525 V時，CRS從狀態
轉變成狀態‘ON’，此時的轉換電壓稱作
繼續施加偏壓到 -1.05 V時，CRS從狀態
ON’變回狀態‘1’，此時的轉換電壓稱作
CRS的 V1與 V3的大小相等，且約等於單顆
元件的 Set電壓 ( | V1 | = | V3 |≒ | Vset
V )，而 V2與 V4的大小相等，大約等於單顆
元件 Reset電壓大小的兩倍 ( | V2 | = | V
2 | Vreset | ≒1 V)。在低電壓區 ( < | V
V4 | )，狀態‘1’與狀態‘0’的曲線沒有重疊
是因為 device A與 device B元件並不完全相
同所造成，高阻態的阻值仍然有些差異
device A的高阻態阻值為7 10 Ω，
B 的高阻態阻值為10 Ω，故造成曲線沒有
重疊。
(a)
I-V曲
，量
的模
，
的狀態
，
0.525V
，device
V2。繼
都一
，當施
‘0’又
V3，
‘
V4。
|≒0.5
4 | ≒
1| 和 < |
，
，
device
(b)
圖二 : (a) Ag/ZnO/Pt元件平行串聯成
CRS的結構示意圖 (b) CRS
5.3 Pt/ZnO/W的 CRS特性
如圖三(a)所示，將兩個元件用平行串聯的
方式組成CRS，將施加偏壓的探針點在
A的 Pt電極上，接地的探針點在
Pt電極上，量測 CRS的 I-V
所示，為 CRS的 I-V曲線，
使用電壓掃伏 (voltage sweep)
V → 1.5 V → 0V→ -1.5 V的方式進行
Ag/ZnO/Pt的 CRS不同，W/ZnO/Pt
剛開始的狀態為‘0’( LRS/HRS , device A
為高阻態，device B為低阻態
到 0.625 V時，CRS從狀態‘
ON’( LRS/LRS，device A和
阻態)，此時的轉換電壓稱作
偏壓到 1.225 V，CRS從狀態
態‘1’( HRS/LRS，device A
B為高阻態) ，此時的轉換電壓稱作
續施加偏壓到 1.5 V 再量回
維持在狀態‘1’。繼續施加負偏壓
偏壓到 -0.525 V時，CRS從狀態
成狀態‘ON’，此時的轉換電壓稱作
續施加偏壓到 -1.225 V時，CRS
變回狀態‘1’，此時的轉換電壓稱作
的 V1與 V3的大約相等，且等於單顆元件的
Set電壓 ( | V1 | = | V3 |≒| V set
V2與V4的大小相等，大約等於單顆元件
電壓大小的兩倍( | V2 | = | V4
≒ 1.2 V )。在低電壓區 ( < | V
狀態‘1’與狀態‘0’的曲線也沒有重疊
因為 device A與 device B的高阻態有差異所
造成。
的 I-V曲線
device
device B的
曲線。如圖三(b)
量測的方式同樣
的模式，從 0
。與
的 CRS
) ，施加正偏壓
0’轉變成狀態‘
device B都為低
V1。繼續施加正
‘ON’轉變成狀
為低阻態，device
V2。繼
0 V，CRS都一直
，當施加負
‘1’又轉變
V3，繼
從狀態‘ON’
V4。CRS
| ≒0.6 V)，而
Reset
| ≒ 2 | Vreset |
1 | 和 < | V4 | )，
，同樣
(b)
圖五: (a) Pt/ZnO/W的 CRS的操作耐久度
(b) CRS經過 200次電阻轉換的 | V
| V2 | 、 | V3 | 與 | V4 | 的分布圖
5.5 交叉陣列的尺寸
CRS可以解決交叉陣列所產生的潛通道
電流問題，進一步增加交叉陣列的尺寸
了計算交叉陣列在最差情況下的尺寸
使用 one bit-line pullup scheme[5]，此方式是
施加偏壓於與被讀取元件作連接的位元線
(bit line)，而信號線 (word line) 則以接地的
方式連接被讀取的元件，而其他的位元線都
視做沒有接通電源 (floating) 。假設在
的排列中，未讀取的元件都為低阻態
最差的情況)，且忽略線電阻，交叉陣列可簡
化成如圖六所示的等效電路，當讀取電壓
read) 施加在被讀取元件的位元線上，
加在 R pu的電壓 (V out) 來得知被讀取元件
為高阻態還是低阻態。當電流流過被讀取的
元件時，同時會有潛通道電流流過未讀取的
元件，故需考慮潛通道電流對 Vout的影響
在潛通道上，因為 RLRS / (N-1)遠大於
(N-1)2，故可忽略，施加在兩個 RLRS
的電壓接近 Vread / 2。
圖六 : 交叉陣列的等效電路
交叉陣列若使用單顆元件，設讀取單顆元
件的 V read 為 0. 1 V，而為了能得到最大的電
壓轉變，假設 Rpu的電阻值為元件在
1 |、
。為
，我們
N X N
(此為
(V
分析施
。
RLRS /
/ (N-1)
V read時
的低阻態阻值，其他未讀取的元件阻值為在
read / 2時的低阻態阻值。在表一中
所提到的參數。代入這些參數到下式
∆                                                                          
上式為 Kirchhoff equation，
額(∆Vout)和 Vpu的相對值與 N
所示。
若交叉排列改用 CRS，
的電壓需介於 V1與 V2之間，
CRS其 V1 = 0.5 V，V2 = 1 V，
CRS其 V1 = 0.6 V，V2 = 1.2 V
壓為 0.8 V，而假設 Rpu的電阻值為
read時狀態為 ‘ON’的阻值，
件阻值為 CRS在 Vread/2時狀態為
的阻值。在表二中列出上面所提到的參數
代入這些參數到下式 (2) 中
∆                                                ,                   ,          
算出讀取差額 (∆Vout) 與拉高電壓
相對值與 N的關係，如圖七所示
如圖七所示，讀取差額隨著
遞減，若在讀取差額至少 10%
顆元件 N的最大值都為 4。若改用
Ag/ZnO/Pt的CRS最大值為
的最大值為 16。使用 CRS都可增加交叉排列
的尺寸，且Ag/ZnO/Pt的CRS
因為 N的大小主要與 CRS的
與 RON (Vread)的比值有關，Ag/ZnO/Pt
比值比較大，其值為 56，而 Pt/ZnO/W
的比值僅為 5，故能得到較大的排列尺寸
於 RON的電阻值為單顆元件的低阻態電阻值
的兩倍 (RON=RLRS+RLRS) ，
值約為單顆元件高阻態的電阻值
RHRS+RLRS ≒RHRS) ，若能再增加單顆元件高
低電阻的比值，則能更進一步增加交叉排列
的尺寸。
V
，列出上面
(1)中:
                
       (1)
用來計算讀取差
的關係，如圖七
因為 CRS讀取
Ag/ZnO/Pt的
而 Pt/ZnO/W的
，故設讀取的電
CRS在 V
其他未讀取的元
‘1’或 ‘0’
，
:
 ,                  
           2 
(Vpu) 的
。
N的增加而
的情況下，單
CRS，
175，而 Pt/ZnO/W
增加幅度較大。
Rstate 0,1 (Vread/2)
的 CRS
的 CRS
。由
而 Rstate 0,1的電阻
(Rstate 0,1 =
國科會補助計畫衍生研發成果推廣資料表
日期:2012/10/09
國科會補助計畫
計畫名稱: 非揮發性電阻式記憶胞之製作與特性模擬計算(II)
計畫主持人: 甘炯耀
計畫編號: 100-2221-E-007-023- 學門領域: 固態電子
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
