# ğŸ“š FPGA e Verilog â€“ Aula 11  
## Estrutura BÃ¡sica do Verilog  

**ğŸ“… Data:** 27/09/2025  
**ğŸ“š Tema:** Estrutura de um MÃ³dulo em Verilog  

---

### ğŸ“– Resumo da Aula
Nesta aula, estudamos a **estrutura bÃ¡sica de um cÃ³digo em Verilog**, entendendo como declarar mÃ³dulos, portas, parÃ¢metros, dados internos (wire e reg) e diferentes formas de descriÃ§Ã£o de circuitos.  

---

## ğŸ”¹ Estrutura Geral de um MÃ³dulo

```verilog
module nome_modulo (lista_de_portas);

    // DeclaraÃ§Ã£o das portas (entradas, saÃ­das, bidirecionais)
    // DeclaraÃ§Ã£o de dados intermediÃ¡rios
    // DescriÃ§Ã£o do funcionamento do circuito

endmodule
```

- Todo cÃ³digo em Verilog comeÃ§a com **`module`** e termina com **`endmodule`**.  
- O nome do mÃ³dulo Ã© como se fosse o **nome do circuito**.  
- A lista de portas (entradas/saÃ­das) aparece entre parÃªnteses, separadas por vÃ­rgulas.  

---

## ğŸ”¹ Regras Importantes
- **Case-sensitive** â†’ diferencia maiÃºsculas de minÃºsculas.  
- **Palavras-chave** â†’ sempre em minÃºsculas (`module`, `input`, `output`, etc.).  
- **EspaÃ§os em branco** â†’ nÃ£o sÃ£o interpretados.  
- **Fim de instruÃ§Ãµes** â†’ sempre com `;` (ponto e vÃ­rgula).  
- **ComentÃ¡rios**:  
  - `// comentÃ¡rio em uma linha`  
  - `/* comentÃ¡rio em mÃºltiplas linhas */`  

---

## ğŸ”¹ Exemplo: Meio Somador (Half Adder)

```verilog
module halfadder (a, b, s, cout);
    input a, b;       // Entradas
    output s, cout;   // SaÃ­das
endmodule
```

---

## ğŸ”¹ Tipos de Portas

- `input`  â†’ entrada  
- `output` â†’ saÃ­da  
- `inout`  â†’ bidirecional  

### Porta simples (1 bit)
```verilog
input a, b;
output s, cout;
```

### Porta de mÃºltiplos bits (barramento)
```verilog
input [3:0] a, b;   // 4 bits cada
output [3:0] s;     // 4 bits
output cout;        // 1 bit
```

ğŸ“Œ *MSB (Most Significant Bit)* â†’ bit mais significativo  
ğŸ“Œ *LSB (Least Significant Bit)* â†’ bit menos significativo  

---

## ğŸ”¹ ParÃ¢metros (Constants)

Permitem definir constantes reutilizÃ¡veis dentro do mÃ³dulo.

```verilog

module adder (a, b, cin, s, cout);
    parameter largura = 4;
    input [largura-1:0] a, b;
    input cin;
    output [largura-1:0] s;
    output cout;
endmodule
```

Vantagens:
- Torna o cÃ³digo mais **legÃ­vel**.  
- Facilita a **atualizaÃ§Ã£o** (mudar apenas o parÃ¢metro altera todo o mÃ³dulo).  

---

## ğŸ”¹ Dados IntermediÃ¡rios

SÃ£o variÃ¡veis internas ao mÃ³dulo, nÃ£o ligadas diretamente Ã s portas.  
Existem dois tipos principais:

### 1. **Wire (conexÃ£o fÃ­sica)**
- Representa uma ligaÃ§Ã£o simples (como um fio real).  
- NÃ£o armazena valor.  
- Exemplo:  
  ```verilog
  wire [7:0] soma;
  ```

Tipos de wire:  
- `wire` â†’ conexÃ£o simples  
- `tri` â†’ conexÃ£o tri-state (pode ser â€œdesconectadoâ€)  
- `supply0` â†’ constante nÃ­vel lÃ³gico 0  
- `supply1` â†’ constante nÃ­vel lÃ³gico 1  

---

### 2. **Reg (registrador)**
- Armazena valor temporÃ¡rio.  
- Usado em atribuiÃ§Ãµes dentro de blocos `always`.  
- Exemplos:  
  ```verilog
  reg [7:0] resultado;
  integer count;
  ```

Tipos:  
- `reg` â†’ valor sem sinal  
- `reg signed` â†’ valor com sinal  
- `integer` â†’ inteiro com sinal de 32 bits  
- `real`, `time`, `realtime` â†’ usados apenas em simulaÃ§Ã£o (nÃ£o sintetizÃ¡veis)  

ğŸ“Œ **SintetizÃ¡vel** = pode ser transformado em hardware real pela ferramenta de sÃ­ntese.  
ğŸ“Œ Tipos como `real` ou `time` sÃ³ funcionam em simulaÃ§Ã£o â†’ nÃ£o viram hardware.  

---

## ğŸ”¹ Tabela de uso de variÃ¡veis

| Tipo   | Entrada | SaÃ­da | Inout |
|--------|---------|-------|-------|
| `reg`  | âŒ      | âœ…    | âŒ    |
| `wire` | âœ…      | âœ…    | âœ…    |

---

## ğŸ”¹ Abordagens de DescriÃ§Ã£o de Circuitos em Verilog

- **Estrutural** â†’ descreve portas e conexÃµes explicitamente.  
- **Fluxo de dados (RTL)** â†’ descreve relaÃ§Ãµes entre sinais (ex.: `assign`).  
- **HierÃ¡rquica** â†’ organiza o projeto em submÃ³dulos.  
- **Comportamental** â†’ descreve o funcionamento usando construÃ§Ãµes como `if`, `case`, `always`.  

---

### ğŸ ConclusÃ£o
O **Verilog** permite descrever hardware em diferentes nÃ­veis de abstraÃ§Ã£o:  
- Desde a conexÃ£o de portas atÃ© o comportamento completo de um sistema digital.  
- O entendimento da estrutura `module ... endmodule` Ã© o **primeiro passo** para escrever circuitos em HDL.
