<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>🚣🏿 👨🏿‍🚒 🎯 RAM mit einfacher direkt zugeordneter Cache-Simulation auf FPGA in Verilog 🆚 🌎 🕷️</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Einfache direkt zugeordnete Cache-Simulation auf FPGA 



 Dieser Artikel ist Teil einer Kursarbeit für Bachelor-Studenten der Innopolis University im...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>RAM mit einfacher direkt zugeordneter Cache-Simulation auf FPGA in Verilog</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/432320/"><h1 id="simple-direct-mapped-cache-simulation-on-fpga">  Einfache direkt zugeordnete Cache-Simulation auf FPGA </h1><br><hr><br><p>  Dieser Artikel ist Teil einer Kursarbeit für Bachelor-Studenten der Innopolis University im ersten Jahr.  Alle Arbeiten werden in einem Team erledigt.  Der Zweck dieses Artikels ist es, ein Verständnis des Themas zu zeigen oder es mithilfe von Simulationen zu verstehen. </p><br><hr><br><p>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Git Repository Link</a> </p><br><hr><br><p>  Das Arbeitsprinzip sollte aber von der Benutzerseite aus wie folgt aussehen: </p><br><ul><li>  Um Daten in den Speicher zu schreiben, müssen Sie auf den RAM mit Daten und Adressen zugreifen, in die wir schreiben möchten. </li><li>  Um auf die Daten zugreifen zu können, müssen wir uns an den Cache wenden.  Wenn der Cache die erforderlichen Daten nicht finden kann, greift er auf den RAM zu, indem er Daten von dort kopiert. </li></ul><br><p>  Bei der Arbeit mit Verilog ist zu verstehen, dass jeder einzelne Programmblock als Modul dargestellt wird.  Wie Sie wissen, ist der Cache kein unabhängiger Teil des schnellen Speichers, und für seinen ordnungsgemäßen Betrieb müssen Daten aus einem anderen Speicherblock - dem RAM - entnommen werden.  Um die Arbeit des Caches am FPGA zu simulieren, müssen wir daher das gesamte RAM-Modul simulieren, das auch den Cache enthält. Der Hauptpunkt ist jedoch die Cache-Simulation. </p><br><p>  Die Implementierung besteht aus folgenden Modulen: </p><br><ul><li>  ram.v - RAM-Speichermodul </li><li>  cache.v - Cache-Speichermodul </li><li>  cache_and_ram.v - Modul, das mit Daten und Speicher arbeitet. </li><li>  testbench.v und testbench2.v - Modul, um zu zeigen, dass die Hauptmodule perfekt funktionieren. </li></ul><a name="habracut"></a><br><h3 id="ram-module">  RAM-Modul: </h3><br><div class="spoiler">  <b class="spoiler_title">Code</b> <div class="spoiler_text"><pre><code class="plaintext hljs">module ram(); parameter size = 4096; //size of a ram in bits reg [31:0] ram [0:size-1]; //data matrix for ram endmodule</code> </pre> </div></div><br><div class="spoiler">  <b class="spoiler_title">Beschreibung</b> <div class="spoiler_text"><p>  Das Modul repräsentiert den Speicher, der als RAM verwendet wird.  Es verfügt über 4096 32-Bit-adressierbare Zellen zum Speichern einiger Daten. </p></div></div><br><img src="https://habrastorage.org/webt/03/an/bx/03anbxhid6b_h5kyzrz5ia6dzzc.png"><br><hr><br><h3 id="cache-module">  Cache-Modul: </h3><br><div class="spoiler">  <b class="spoiler_title">Code</b> <div class="spoiler_text"><pre> <code class="plaintext hljs">module cache(); parameter size = 64; // cache size parameter index_size = 6; // index size reg [31:0] cache [0:size - 1]; //registers for the data in cache reg [11 - index_size:0] tag_array [0:size - 1]; // for all tags in cache reg valid_array [0:size - 1]; //0 - there is no data 1 - there is data initial begin: initialization integer i; for (i = 0; i &lt; size; i = i + 1) begin valid_array[i] = 6'b000000; tag_array[i] = 6'b000000; end end endmodule</code> </pre> </div></div><br><div class="spoiler">  <b class="spoiler_title">Beschreibung</b> <div class="spoiler_text"><p>  Der Cache enthält also mehr als nur Kopien der Daten in <br>  Speicher  Es hat auch Bits, die uns helfen, Daten im Cache zu finden und <br>  Überprüfen Sie die Gültigkeit. </p></div></div><br><img src="https://habrastorage.org/webt/oy/xg/gw/oyxggwb5ikbgmkyn3mycpj1ft-y.png"><br><hr><br><h3 id="cache-and-ram-module">  Cache- und RAM-Modul: </h3><br><div class="spoiler">  <b class="spoiler_title">Code</b> <div class="spoiler_text"><pre> <code class="plaintext hljs">module cache_and_ram( input [31:0] address, input [31:0] data, input clk, input mode, //mode equal to 1 when we write and equal to 0 when we read output [31:0] out ); //previous values reg [31:0] prev_address, prev_data; reg prev_mode; reg [31:0] temp_out; reg [cache.index_size - 1:0] index; // for keeping index of current address reg [11 - cache.index_size:0] tag; // for keeping tag of ceurrent address ram ram(); cache cache(); initial begin index = 0; tag = 0; prev_address = 0; prev_data = 0; prev_mode = 0; end always @(posedge clk) begin //check if the new input is updated if (prev_address != address || prev_data != data || prev_mode != mode) begin prev_address = address % ram.size; prev_data = data; prev_mode = mode; tag = prev_address &gt;&gt; cache.index_size; // tag = first bits of address except index ones (In our particular case - 6) index = address % cache.size; // index value = last n (n = size of cache) bits of address if (mode == 1) begin ram.ram[prev_address] = data; //write new data to the relevant cache block if there is such one if (cache.valid_array[index] == 1 &amp;&amp; cache.tag_array[index] == tag) cache.cache[index] = data; end else begin //write new data to the relevant cache's block, because the one we addressing to will be possibly addressed one more time soon if (cache.valid_array[index] != 1 || cache.tag_array[index] != tag) begin cache.valid_array[index] = 1; cache.tag_array[index] = tag; cache.cache[index] = ram.ram[prev_address]; end temp_out = cache.cache[index]; end end end assign out = temp_out; endmodule</code> </pre> </div></div><br><div class="spoiler">  <b class="spoiler_title">Beschreibung</b> <div class="spoiler_text"><p>  Repräsentiert Operationen für die Arbeit mit Daten in Speichermodulen.  Ruft bei jeder positiven Taktflanke ein.  Überprüft, ob neue Eingaben vorhanden sind - je nach Modus (1 für Schreiben / 0 für Lesen) werden relevante Operationen ausgeführt.  Wenn der Modus 1 ist (Schreiben): <br>  • Schreiben Sie Daten in die Adresse und prüfen Sie, ob die Eingabeadresse im Cache vorhanden ist. Wenn ja, ersetzen Sie die Daten, andernfalls stehen Sie still. <br>  Wenn der Modus 0 ist (lesen): <br>  • Überprüfen Sie, ob die Eingabeadresse im Cache vorhanden ist. Wenn ja, geben Sie die Daten zurück, andernfalls holen Sie die Daten vom RAM ab.  Aktualisieren Sie die Adresse im Cache mit neuen Daten. </p></div></div><br><h3 id="testbenches">  Testbenches: </h3><br><div class="spoiler">  <b class="spoiler_title">Code1</b> <div class="spoiler_text"><pre> <code class="plaintext hljs">module testbench; reg [31:0] address, data; reg mode, clk; wire [31:0] out; cache_and_ram tb( .address(address), .data(data), .mode(mode), .clk(clk), .out(out) ); initial begin clk = 1'b1; address = 32'b00000000000000000000000000000000; // 0 data = 32'b00000000000000000011100011000000; // 14528 mode = 1'b1; #200 address = 32'b10100111111001011111101111011100; // 2816867292 % size = 3036 data = 32'b00000000000010000000100001010101; // 526421 mode = 1'b1; #200 address = 32'b00000000000011110100011111010001; // 1001425 % size = 2001 data = 32'b00000001100000110001101100010110; // 25369366 mode = 1'b1; #200 address = 32'b10100111111001011111101111011100; // 2816867292 % size = 3036 data = 32'b00000000000000000011100011000000; // 14528 mode = 1'b1; #200 address = 32'b00000000000011110100011111010001; // 1001425 % size = 2001 data = 32'b00000000000000000011100011000000; // 14528 mode = 1'b1; #200 address = 32'b00000000000011110100011111010001; // 1001425 % size = 2001 data = 32'b00000000000000000000000000000000; // 0 mode = 1'b0; #200 address = 32'b10100111111001011111101111011100; // 2816867292 % size = 3036 data = 32'b00000000000000000000000000000000; // 0 mode = 1'b0; #200 address = 32'b00000000000000000000000000000000; // 0 data = 32'b00000000000000000011100011000000; // 14528 mode = 1'b0; end initial $monitor("address = %d data = %d mode = %d out = %d", address % 4096, data, mode, out); always #25 clk = ~clk; endmodule</code> </pre> </div></div><br><div class="spoiler">  <b class="spoiler_title">Code2</b> <div class="spoiler_text"><pre> <code class="plaintext hljs">module testbench2; reg [31:0] address, data; reg mode, clk; wire [31:0] out; cache_and_ram tb( .address(address), .data(data), .mode(mode), .clk(clk), .out(out) ); initial begin clk = 1'b1; address = 32'b00000000000000000000000000000000; // 0 data = 32'b00000000000000000011100011000000; // 14528 mode = 1'b1; #200 address = 32'b10100111111001011111101111011100; // 2816867292 % size = 3036 data = 32'b00000000000010000000100001010101; // 526421 mode = 1'b1; #200 address = 32'b00000000000000000000000000000000; // 0 data = 32'b00000000000000000011100011000000; // 14528 mode = 1'b0; #200 address = 32'b10100111111001011111101111011100; // 2816867292 % size = 3036 data = 32'b00000000000010000000100001010101; // 526421 mode = 1'b0; #200 address = 32'b00000000000011110100011111010001; // 1001425 % size = 2001 data = 32'b00000001100000110001101100010110; // 25369366 mode = 1'b1; #200 address = 32'b00000000000011110100011111010001; // 1001425 % size = 2001 data = 32'b00000001100000110001101100010110; // 25369366 mode = 1'b0; #200 address = 32'b10100111111001011111101111011100; // 2816867292 % size = 3036 data = 32'b00000000000000000011100011000000; // 14528 mode = 1'b1; #200 address = 32'b00000000000011110100011111010001; // 1001425 % size = 2001 data = 32'b00000000000000000011100011000000; // 14528 mode = 1'b1; #200 address = 32'b00000000000011110100011111010001; // 1001425 % size = 2001 data = 32'b00000000000000000000000000000000; // 0 mode = 1'b0; #200 address = 32'b10100111111001011111101111011100; // 2816867292 % size = 3036 data = 32'b00000000000000000000000000000000; // 0 mode = 1'b0; end initial $monitor("address = %d data = %d mode = %d out = %d", address % 4096, data, mode, out); always #25 clk = ~clk; endmodule</code> </pre> </div></div><br><div class="spoiler">  <b class="spoiler_title">Beschreibung</b> <div class="spoiler_text"><p>  Laden Sie zum Ausführen einer Testbench alle Dateien in das ModelSim-Projekt und führen Sie eine Simulation einer der Testbench-Dateien aus. </p><br></div></div></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/de432320/">https://habr.com/ru/post/de432320/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../de432310/index.html">Ktor als HTTP-Client für Android</a></li>
<li><a href="../de432312/index.html">Erstellen Sie eine Formkarte der RF-Karte in Power BI</a></li>
<li><a href="../de432314/index.html">Roskachestvo veröffentlichte eine Liste der besten Smartphones des Jahres 2018</a></li>
<li><a href="../de432316/index.html">Russischer AI Cup 2018: CodeBall. Spektakulärer 3D-Wettbewerb</a></li>
<li><a href="../de432318/index.html">Spring Boot Task-Lösung mit ManyToMany</a></li>
<li><a href="../de432322/index.html">Eine kleine, aber schädliche Benutzeroberfläche eines Online-Shops. Wie kann man den Ruf aller Produkte auf der Website auf einmal ruinieren?</a></li>
<li><a href="../de432324/index.html">Freundschaft, die Google so groß gemacht hat</a></li>
<li><a href="../de432326/index.html">So organisieren Sie die Arbeit von Remote-Managern: Wir laden Sie zum Webinar ein</a></li>
<li><a href="../de432328/index.html">Innovationsübersicht der Android Design Support Library v28</a></li>
<li><a href="../de432332/index.html">Walmart beginnt Reinigungsroboter einzusetzen</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>