
#define i_dc_est_cmp_cnt_ADDR                              0x0000
#define i_dc_est_cmp_cnt_i_dc_est_cmp_cnt_BITS             12:0
#define i_dc_est_cmp_cnt_i_dc_est_cmp_cnt_DFLT             0x0

#define i_dc_est_chp_cnt_ADDR                              0x0004
#define i_dc_est_chp_cnt_i_dc_est_chp_cnt_BITS             9:0
#define i_dc_est_chp_cnt_i_dc_est_chp_cnt_DFLT             0x0

#define i_dc_est_frm_cnt_ADDR                              0x0008
#define i_dc_est_frm_cnt_i_dc_est_frm_cnt_BITS             3:0
#define i_dc_est_frm_cnt_i_dc_est_frm_cnt_DFLT             0x0

#define i_dc_est_scale_ADDR                                0x000c
#define i_dc_est_scale_i_dc_est_scale_BITS                 16:0
#define i_dc_est_scale_i_dc_est_scale_DFLT                 0x0

#define i_dc_config_mode_ADDR                              0x0010
#define i_dc_config_mode_i_dc_config_mode_BITS             3:0
#define i_dc_config_mode_i_dc_config_mode_DFLT             0x0

#define i_dc_u_ADDR                                        0x0014
#define i_dc_u_i_dc_u_BITS                                 31:0
#define i_dc_u_i_dc_u_DFLT                                 0x0

#define o_dc_u_ADDR                                        0x0018
#define o_dc_u_o_dc_u_BITS                                 31:0
#define o_dc_u_o_dc_u_DFLT                                 0x0

#define i_intf_est_scale_ADDR                              0x001c
#define i_intf_est_scale_i_intf_est_scale_BITS             16:0
#define i_intf_est_scale_i_intf_est_scale_DFLT             0x0

#define i_intf_config_mode_ADDR                            0x0020
#define i_intf_config_mode_i_intf_config_mode_BITS         3:0
#define i_intf_config_mode_i_intf_config_mode_DFLT         0x0

#define i_intf_cmp_ADDR                                    0x0024
#define i_intf_cmp_i_intf_cmp_BITS                         31:0
#define i_intf_cmp_i_intf_cmp_DFLT                         0x0

#define o_intf_cmp_ADDR                                    0x0028
#define o_intf_cmp_o_intf_cmp_BITS                         31:0
#define o_intf_cmp_o_intf_cmp_DFLT                         0x0

#define i_combination_config_mode_ADDR                     0x002c
#define i_combination_config_mode_i_combination_config_mode_BITS 3:0
#define i_combination_config_mode_i_combination_config_mode_DFLT 0x0

#define i_phase_config_mode_ADDR                           0x0030
#define i_phase_config_mode_i_phase_config_mode_BITS       3:0
#define i_phase_config_mode_i_phase_config_mode_DFLT       0x0

#define i_phase_w_ADDR                                     0x0034
#define i_phase_w_i_phase_w_BITS                           31:0
#define i_phase_w_i_phase_w_DFLT                           0x0

#define i_phase_coe_ADDR                                   0x0038
#define i_phase_coe_i_phase_coe_BITS                       31:0
#define i_phase_coe_i_phase_coe_DFLT                       0x0

#define i_data_formatter_ADDR                              0x003c
#define i_data_formatter_i_data_formatter_BITS             15:0
#define i_data_formatter_i_data_formatter_DFLT             0x0

#define i_frame_num_format_ADDR                            0x0040
#define i_frame_num_format_i_frame_num_format_BITS         15:0
#define i_frame_num_format_i_frame_num_format_DFLT         0x0

#define s1_prep_debug_0_ADDR                               0x0044
#define s1_prep_debug_0_s1_prep_debug_0_BITS               31:0
#define s1_prep_debug_0_s1_prep_debug_0_DFLT               0x0

#define s1_prep_debug_1_ADDR                               0x0048
#define s1_prep_debug_1_s1_prep_debug_1_BITS               31:0
#define s1_prep_debug_1_s1_prep_debug_1_DFLT               0x0

#define s1_prep_debug_2_ADDR                               0x004c
#define s1_prep_debug_2_s1_prep_debug_2_BITS               31:0
#define s1_prep_debug_2_s1_prep_debug_2_DFLT               0x0

#define s1_prep_debug_3_ADDR                               0x0050
#define s1_prep_debug_3_s1_prep_debug_3_BITS               31:0
#define s1_prep_debug_3_s1_prep_debug_3_DFLT               0x0

#define s1_prep_debug_4_ADDR                               0x0054
#define s1_prep_debug_4_s1_prep_debug_4_BITS               31:0
#define s1_prep_debug_4_s1_prep_debug_4_DFLT               0x0

#define s1_prep_debug_5_ADDR                               0x0058
#define s1_prep_debug_5_s1_prep_debug_5_BITS               31:0
#define s1_prep_debug_5_s1_prep_debug_5_DFLT               0x0

#define s1_prep_debug_6_ADDR                               0x005c
#define s1_prep_debug_6_s1_prep_debug_6_BITS               31:0
#define s1_prep_debug_6_s1_prep_debug_6_DFLT               0x0

#define s1_prep_debug_7_ADDR                               0x0060
#define s1_prep_debug_7_s1_prep_debug_7_BITS               31:0
#define s1_prep_debug_7_s1_prep_debug_7_DFLT               0x0

#define s1_prep_debug_8_ADDR                               0x0064
#define s1_prep_debug_8_s1_prep_debug_8_BITS               31:0
#define s1_prep_debug_8_s1_prep_debug_8_DFLT               0x0

#define s1_prep_debug_9_ADDR                               0x0068
#define s1_prep_debug_9_s1_prep_debug_9_BITS               31:0
#define s1_prep_debug_9_s1_prep_debug_9_DFLT               0x0

#define s1_prep_debug_10_ADDR                              0x006c
#define s1_prep_debug_10_s1_prep_debug_10_BITS             31:0
#define s1_prep_debug_10_s1_prep_debug_10_DFLT             0x0

#define s1_prep_debug_11_ADDR                              0x0070
#define s1_prep_debug_11_s1_prep_debug_11_BITS             31:0
#define s1_prep_debug_11_s1_prep_debug_11_DFLT             0x0

#define s1_prep_debug_12_ADDR                              0x0074
#define s1_prep_debug_12_s1_prep_debug_12_BITS             31:0
#define s1_prep_debug_12_s1_prep_debug_12_DFLT             0x0

#define s1_prep_debug_13_ADDR                              0x0078
#define s1_prep_debug_13_s1_prep_debug_13_BITS             31:0
#define s1_prep_debug_13_s1_prep_debug_13_DFLT             0x0

#define s1_prep_debug_14_ADDR                              0x007c
#define s1_prep_debug_14_s1_prep_debug_14_BITS             31:0
#define s1_prep_debug_14_s1_prep_debug_14_DFLT             0x0

#define s1_prep_debug_15_ADDR                              0x0080
#define s1_prep_debug_15_s1_prep_debug_15_BITS             31:0
#define s1_prep_debug_15_s1_prep_debug_15_DFLT             0x0

#define s1_prep_debug_16_ADDR                              0x0084
#define s1_prep_debug_16_s1_prep_debug_16_BITS             31:0
#define s1_prep_debug_16_s1_prep_debug_16_DFLT             0x0

#define last_register_ADDR                                 0x0088
#define last_register_last_register_BITS                   31:0
#define last_register_last_register_DFLT                   0x0
