{"hands_on_practices": [{"introduction": "为确保数字电路在嘈杂环境中也能可靠工作，我们必须了解其抵抗电压波动的能力。本练习将重点计算噪声容限，这是一个关键指标，定义了保护逻辑状态免受干扰的“缓冲区域”。通过使用标准的TTL电压参数，你将确定高电平和低电平的噪声容限，这是任何数字设计师都需掌握的基本技能。", "problem": "一位数字系统工程师正在使用标准的 74xx 系列晶体管-晶体管逻辑 (TTL) 门电路设计一个电路。为确保在有潜在电压噪声的环境中可靠运行，该工程师必须验证该逻辑系列的噪声容限。噪声容限是衡量电路抗噪声能力的一个指标，表示噪声信号在不改变输出逻辑状态（高电平或低电平）的情况下可以具有的电压范围。\n\n标准 TTL 系列的数据手册提供了以下保证的电压电平规范：\n- $V_{OH(min)}$: 门电路输出为逻辑高电平时，其产生的最小输出电压，给定为 $2.4 \\text{ V}$。\n- $V_{OL(max)}$: 门电路输出为逻辑低电平时，其产生的最大输出电压，给定为 $0.4 \\text{ V}$。\n- $V_{IH(min)}$: 门电路能可靠识别为逻辑高电平的最小输入电压，给定为 $2.0 \\text{ V}$。\n- $V_{IL(max)}$: 门电路能可靠识别为逻辑低电平的最大输入电压，给定为 $0.8 \\text{ V}$。\n\n计算该逻辑系列的高电平噪声容限 ($NM_H$) 和低电平噪声容限 ($NM_L$)。将您的答案表示为一个行矩阵，其元素为 $[NM_H, NM_L]$，单位为伏特。将您的最终数值答案四舍五入到两位有效数字。", "solution": "噪声容限量化了在不引起逻辑错误的情况下所允许的噪声电压。对于一个给定的逻辑系列，保证的阈值定义了如下的容限：\n- 高电平噪声容限是保证的最小高电平输出与被识别为高电平的最小输入电压之间的差值：\n$$\nNM_{H} = V_{OH(\\min)} - V_{IH(\\min)}.\n$$\n- 低电平噪声容限是被识别为低电平的最大输入电压与保证的最大低电平输出之间的差值：\n$$\nNM_{L} = V_{IL(\\max)} - V_{OL(\\max)}.\n$$\n\n代入给定的规范值：\n$$\nNM_{H} = 2.4 \\text{ V} - 2.0 \\text{ V} = 0.4 \\text{ V},\n$$\n$$\nNM_{L} = 0.8 \\text{ V} - 0.4 \\text{ V} = 0.4 \\text{ V}.\n$$\n\n四舍五入到两位有效数字，每个值均为 $0.40$。结果以伏特为单位，表示为一个行矩阵。", "answer": "$$\\boxed{\\begin{pmatrix}0.40  0.40\\end{pmatrix}}$$", "id": "1961399"}, {"introduction": "功耗是任何数字系统设计中的一个关键考量，它影响着从电池寿命到热管理的方方面面。TTL逻辑门的功耗会根据其输出状态而变化，你将在本练习中探索这一特性。你将计算一个NAND门的平均静态功耗，从而深入了解在大型TTL电路中进行功率预算的方法。", "problem": "一位数字系统设计师正在分析一个采用标准晶体管-晶体管逻辑 (TTL) 门的电路的功率预算。电路中的一个双输入与非门在 $V_{CC} = 5.20 \\text{ V}$ 的恒定电源电压下工作。当该门的输出处于逻辑高电平状态时，测得从电源吸取的电流为 $I_{CCH} = 1.20 \\text{ mA}$。当输出处于逻辑低电平状态时，电源电流为 $I_{CCL} = 3.80 \\text{ mA}$。该门由一个输入信号驱动，使其输出呈现 50% 的占空比，这意味着它在逻辑高电平和逻辑低电平上花费的时间相等。\n\n计算在此工作条件下，这个与非门的平均静态功耗。以毫瓦 (mW) 为单位表示您的答案，并四舍五入到三位有效数字。", "solution": "我们要求解一个 TTL 与非门的平均静态功耗，该门被驱动使其输出在部分时间内为高电平，在其余时间内为低电平。对于恒定的电源电压和依赖于状态的电源电流，平均静态功率是电源电压乘以时间平均电源电流。\n\n设 $V_{CC}$ 为恒定电源电压，$I_{CCH}$ 为输出为高电平时的电源电流，$I_{CCL}$ 为输出为低电平时的电源电流，并设 $D$ 表示高电平状态的占空因数。那么，从电源吸取的时间平均电流为\n$$\nI_{\\text{avg}}=D\\,I_{CCH}+(1-D)\\,I_{CCL}.\n$$\n平均静态功耗由下式给出\n$$\nP_{\\text{avg}}=V_{CC}\\,I_{\\text{avg}}=V_{CC}\\left(D\\,I_{CCH}+(1-D)\\,I_{CCL}\\right).\n$$\n占空比为 50%，即 $D=0.5$，所以\n$$\nI_{\\text{avg}}=\\frac{I_{CCH}+I_{CCL}}{2}.\n$$\n代入给定值 $V_{CC}=5.20\\ \\text{V}$，$I_{CCH}=1.20\\ \\text{mA}$ 和 $I_{CCL}=3.80\\ \\text{mA}$，\n$$\nI_{\\text{avg}}=\\frac{1.20\\ \\text{mA}+3.80\\ \\text{mA}}{2}=2.50\\ \\text{mA},\n$$\n因此\n$$\nP_{\\text{avg}}=5.20\\ \\text{V}\\times 2.50\\ \\text{mA}=13.0\\ \\text{mW}.\n$$\n以毫瓦为单位，四舍五入到三位有效数字，结果是 $13.0$。", "answer": "$$\\boxed{13.0}$$", "id": "1961366"}, {"introduction": "要真正理解TTL技术，不能只停留在逻辑门的外部特性，还必须深入分析其内部的晶体管级工作原理。这个高级问题将挑战你在特定输出条件下，确定NAND门内每个晶体管的精确工作区域。这项分析将逻辑门的功能与双极结型晶体管的基本原理联系起来，揭示内部组件如何协同工作以产生最终输出。", "problem": "考虑一个标准的双输入晶体管-晶体管逻辑 (TTL) 与非门。该电路由四个标记为 Q1、Q2、Q3、Q4 的 NPN 型双极结型晶体管 (BJT)、一个二极管 D1 和四个电阻 R1、R2、R3、R4 构成。电路拓扑如下：\n- 输入晶体管 Q1 有两个发射极，用作门输入 A 和 B。其基极通过电阻 $R_1$ 连接到电源电压 $V_{CC}$。\n- Q1 的集电极连接到分相晶体管 Q2 的基极。\n- Q2 的集电极通过电阻 $R_2$ 连接到 $V_{CC}$，并且也连接到上拉晶体管 Q3 的基极。\n- Q2 的发射极连接到下拉晶体管 Q4 的基极，并通过电阻 $R_4$ 接地。\n- 输出级是图腾柱结构。Q3 的集电极通过电阻 $R_3$ 连接到 $V_{CC}$。Q3 的发射极连接到二极管 D1 的阳极。\n- Q4 的集电极连接到输出节点 $V_{OUT}$，其发射极接地。D1 的阴极也连接到输出节点 $V_{OUT}$。\n\n电路参数如下：\n- 电源电压：$V_{CC} = 5.0$ V\n- 电阻：$R_1 = 4.0$ kΩ, $R_2 = 1.6$ kΩ, $R_3 = 130$ Ω, $R_4 = 1.0$ kΩ\n- BJT 和二极管参数：\n    - 正向放大区基极-发射极电压：$V_{BE,on} = 0.7$ V\n    - 饱和区基极-发射极电压：$V_{BE,sat} = 0.8$ V\n    - 饱和区集电极-发射极电压：$V_{CE,sat} = 0.2$ V\n    - 正向偏置基极-集电极电压（用于反向放大模式）：$V_{BC,on} = 0.7$ V\n    - 二极管正向压降：$V_{D,on} = 0.7$ V\n    - 正向电流增益：$\\beta_{F} = 50$\n\nBJT 的四种可能工作区域应考虑为：截止区、正向放大区、饱和区和反向放大区。\n\n设定一个测试场景，其中两个输入 A 和 B 均保持在高逻辑电平（$5.0$ V）。一个连接在输出节点 $V_{OUT}$ 和地之间的外部阻性负载强制输出电压稳定在 $V_{OUT} = 2.0$ V。\n\n确定在这种特定条件下，四个晶体管（Q1、Q2、Q3、Q4）中每一个的工作区域。\n\nA. Q1: 反向放大区, Q2: 饱和区, Q3: 正向放大区, Q4: 截止区\n\nB. Q1: 饱和区, Q2: 饱和区, Q3: 饱和区, Q4: 截止区\n\nC. Q1: 反向放大区, Q2: 正向放大区, Q3: 正向放大区, Q4: 截止区\n\nD. Q1: 反向放大区, Q2: 饱和区, Q3: 截止区, Q4: 正向放大区\n\nE. Q1: 正向放大区, Q2: 截止区, Q3: 饱和区, Q4: 正向放大区", "solution": "当两个输入都为高电平时，Q1 的两个发射极处于高电平，而 Q1 的基极通过 $R_{1}$ 从 $V_{CC}$ 获取电流。因此，基极-发射极结是反向偏置的，而基极-集电极结是正向偏置的（Q1 通过其基极-集电极结向 Q2 基极节点注入电流）。所以 Q1 工作在反向放大区：\n$$V_{BE,1}<0,\\quad V_{BC,1}=V_{BC,on}\\;\\Rightarrow\\;\\text{Q1 inverse-active.}$$\n接下来分析分相晶体管 Q2。假设 Q2 处于正向放大区。从 Q1 流入 Q2 基极的电流会使 Q2 导通。然而，如果 Q2 处于正向放大区，其高电流增益 $\\beta_F$ 会导致集电极电阻 $R_2$ 上产生巨大的压降，使得 Q2 的集电极电压 $V_{C2}$ 远低于其基极电压 $V_{B2}$，这与正向放大区的条件相矛盾。因此，Q2 必定被驱动进入**饱和区**。\n\n现在分析输出级的晶体管 Q3（上拉管）和 Q4（下拉管）。\n\n**分析 Q4（下拉管）**：\nQ4 的基极连接到 Q2 的发射极，所以 $V_{B4} = V_{E2}$。当 Q2 饱和时，它会向发射极提供电流，从而为 Q4 的基极提供驱动。Q4 的基极-发射极结会导通，其基极电压将被钳位在 $V_{B4} \\approx V_{BE,on,Q4} = 0.7$ V。由于 $V_{B4} > 0$，Q4 不处于截止区。\nQ4 的集电极电压为 $V_{C4} = V_{OUT} = 2.0$ V。因此，集电极-发射极电压为 $V_{CE,4} = V_{C4} - V_{E4} = 2.0 \\text{ V} - 0 \\text{ V} = 2.0$ V。\n因为 $V_{CE,4} = 2.0 \\text{ V} \\gg V_{CE,sat} = 0.2$ V，所以 Q4 不处于饱和区。\n既然 Q4 的基极-发射极结正向偏置 ($V_{BE,4} > 0$) 且它不处于饱和区或截止区，那么 Q4 必定工作在**正向放大区**。\n\n**分析 Q3（上拉管）**：\nQ3 的基极连接到 Q2 的集电极，所以 $V_{B3} = V_{C2}$。当 Q2 饱和时，其集电极电压为 $V_{C2} = V_{E2} + V_{CE,sat,Q2}$。我们已经知道 $V_{E2} = V_{B4} \\approx 0.7$ V，所以 $V_{B3} = V_{C2} \\approx 0.7 \\text{ V} + 0.2 \\text{ V} = 0.9$ V。\n要使 Q3 和 D1 导通，Q3 的基极电压需要克服 Q3 的基极-发射极压降、二极管 D1 的正向压降以及输出电压。即 $V_{B3}$ 必须大于 $V_{BE,on,Q3} + V_{D,on} + V_{OUT}$。\n所需的导通电压为 $0.7 \\text{ V} + 0.7 \\text{ V} + 2.0 \\text{ V} = 3.4$ V。\n然而，Q3 的实际基极电压仅为 $V_{B3} \\approx 0.9$ V。由于 $0.9 \\text{ V} \\ll 3.4$ V，Q3 的基极-发射极结是反向偏置的，因此 Q3 工作在**截止区**。\n\n总结起来，四个晶体管的工作区域是：Q1 处于反向放大区，Q2 处于饱和区，Q3 处于截止区，Q4 处于正向放大区。\n因此，选项 D 是正确的。", "answer": "$$\\boxed{D}$$", "id": "1961367"}]}