{"Source Block": ["hdl/library/axi_ad7616/axi_ad7616_pif.v@123:133@HdlIdDef", "\n  reg                             xfer_req_d = 1'h0;\n\n  reg     [15:0]                  data_out_a = 16'h0;\n  reg     [15:0]                  data_out_b = 16'h0;\n  reg                             rd_db_valid_div2 = 1'h0;\n\n  // internal wires\n\n  wire                            start_transfer;\n  wire                            rd_db_valid;\n"], "Clone Blocks": [["hdl/library/axi_ad7616/axi_ad7616_pif.v@121:131", "  reg                             rd_req_d = 1'h0;\n  reg                             rd_conv_d = 1'h0;\n\n  reg                             xfer_req_d = 1'h0;\n\n  reg     [15:0]                  data_out_a = 16'h0;\n  reg     [15:0]                  data_out_b = 16'h0;\n  reg                             rd_db_valid_div2 = 1'h0;\n\n  // internal wires\n\n"], ["hdl/library/axi_ad7616/axi_ad7616_pif.v@122:132", "  reg                             rd_conv_d = 1'h0;\n\n  reg                             xfer_req_d = 1'h0;\n\n  reg     [15:0]                  data_out_a = 16'h0;\n  reg     [15:0]                  data_out_b = 16'h0;\n  reg                             rd_db_valid_div2 = 1'h0;\n\n  // internal wires\n\n  wire                            start_transfer;\n"]], "Diff Content": {"Delete": [], "Add": [[128, "  reg                             rd_valid = 1'h0;\n"]]}}