# Computer Component
---
> 앞서 배웠던 von Neumann Architecture의 3가지 특징을 다시 생각해보자.  

1. Data와 Instruction은 단일 R/W Memory에 저장된다.
2. Memory들은 주소로 위치 정보가 저장되며, Data의 Type도 여기에 포함된다.
3. 모든 실행은 순차적으로 진행된다.

## System Component
- CPU : 명령어를 해석하고 실행하는 역할, 산술 연산 및 논리 연산이 가능하다.
  - Control Unit : Code를 받아들이며, 문제 발생시 신호를 보내는 제어 장치
  - ALU(Arithmmetic and Logic Unit) : 연산을 담당하는 장치
  - CPU Registers
    - PC(Program Counter) : 다음에 실행될 명령어의 주소를 가리키는 Register
    - IR(Instruction Register) : 현재 실행중인 명령어
    - MAR(Memory Address Register) : 다음에 쓰거나 읽어야 할 Memory의 주소
    - MBR(Memory Buffer Register) : Memory에서 읽어온 쓰거나 읽어야 할 Data들
    - I/O AR : I/O 장치
    - I/O BR : CPU와 I/O 장치 사이에서 Data를 교환해주는 장치
- Memory : 순차적으로 숫자가 배정된, 주소의 집합체
- I/O modules : Buffer을 포함하고 있는, CPU와 Memory 간의 Data 교환을 위해 잠시 묶어두는 장치
- Top level view  
![image](https://user-images.githubusercontent.com/71700079/159397940-bee3cea2-c04e-43a4-b2da-3aed06ffcebb.png)  

## Instruction Cycle
- Instruction Cycle = Fetch Cycle + Execution Cycle
- Fetch : CPU가 Memory에서 명령어를 읽어오는 것
  - 그럼 다음 명령어가 어떤 게 실행될지 어떻게 아나요?
    - PC(Program Counter)가 다음 Fetch 될 명령어의 주소를 갖고 있다.
    - Fetch된 명령어는 IR(Instruction Register)에 저장된다.
- Execution : 실행 단계  
  - Processor-Memory : CPU와 Main memory 간의 데이터 교환
  - Processor I/O : CPU와 I/O module 간의 데이터 교환
  - Data Processing : 데이터에 산술 및 논리 연산을 진행하는 것
  - Control : 분기문, 조건문 등에 의한 제어 연산
![image](https://user-images.githubusercontent.com/71700079/159398057-c2dd47e8-41c3-4efd-bfbe-1c2ad43fd0c2.png)  

## Interrupts
> 어떤 오류가 발생했을 때, 그것을 인지하고 작업을 중단하기 위해 신호를 보내는 것.  

- Interrupts는 Process들을 효율적으로 운용하고 효율적인 자원의 사용을 위해 반드시 필요하다.
- Program
  - ex) Overflow, DBZ
- Timer
  - Processor Timer에 의해 주기적으로 보내지는 신호
  - preemptive한 multi-tasking을 할 때 쓰인다.
- I/O
  - I/O controller에 의해 I/O의 완료나 오류를 알리는 신호
- Hardware Failure
  - ex) Memory parity error, Power failure
- 아래는 Interrupt가 추가된 Instruction Cycle이다.  
![image](https://user-images.githubusercontent.com/71700079/159398694-5fd639b6-ee1b-4d72-998b-fdca3b20801f.png)  

### Interrupt Cycle
- CPU가 Interrupt의 발생을 Check한다.
  - Interrupt Signal을 통해 판단한다.
- Interrupt가 없으면? 다음 명령어 실행.
- Interrupt가 있으면?
  - 현재 Program의 실행을 중단한다.
  - 현재 CPU의 상태(Context)를 저장한다.
  - PC(Program Counter)를 Interrupt Handler의 주소로 옮긴다.
  - Interrupt를 진행한 뒤, 저장했던 Context를 복구해 다음 명령어 자리로 Return한다.
- __명령어는 Atomic해서, 해당 명령을 중단할 수는 없다. 즉, 하나의 명렁어가 끝나고 다음 명령어를 Fetch하기 전에 Interrupt를 Handle하는 것!__

### Multiple Interrupts
- Sequential Approach
  - Interrupts가 발생했을 때, 또 다른 Interrupts가 발생하면?
  - 한 Interrupts가 처리중일 때, CPU는 다른 Interrupt들을 무시하도록 되어있다.
  - 마치 순차적으로 처리하는 것처럼 보인다.
- Nested Approach : Define priorities
  - 낮은 우선순위의 Interrupts는 높은 우선순위의 Interrupts에 의해 발생할 수 있다.
  - 높은 우선순위의 Interrupts가 Return 할 땐, 낮은 우선순위의 Interrupts가 중단됐던 부분으로 Return된다.
  ![image](https://user-images.githubusercontent.com/71700079/160427443-571c6637-b79a-4bb3-b20f-557ac5fa70a9.png)   
  - 위의 사진 속 우선순위는 __Communication > Disk > Printer__ 순으로 높다.
    - Disk가 Communication에 의해 Pending 되었으므로, Communication의 우선순위가 더 높음을 알 수 있다.

## Interconnection Structure
> 모든 Unit들은 연결되어있다.  
- Interconnection Structure : System 모듈들을 연결하는 경로들의 집합
- Data Transfer
  - Memory => CPU | CPU => Memory
  - I/O => CPU | CPU => I/O
  - I/O <=> Memory (DMA : Direct Memory Access)
 
### Computer Modules
- Memory  
![image](https://user-images.githubusercontent.com/71700079/160429417-085656b7-8236-4228-857d-15ca65ed31ba.png)  
  - 어느 Memory에 접근할 것인지 Address를 받아야 한다.
  - Memory에 저장할 Data를 받을 수도 있고, 꺼내달라고 요청받은 Data를 꺼내줄 수도 있다.  
  - Memory 내에는 N개의 Word(명령어 집합)가 존재한다.
 
- I/O Module  
![image](https://user-images.githubusercontent.com/71700079/160429491-d86a3c63-0ba8-4753-ad92-68bcdc0202e2.png)  
  - CPU와 통신하는 Internal Data와 실제 I/O 장치들과 통신하는 External Data가 있다.
  - 어디에 입력할 것인지, 어디에 있는 것을 출력할 것인지 Address를 받아야 한다.
  - CPU에서 Data를 받아 주변기기(Peripheral)로 출력하고, 주변기기에서 Data를 입력 받아 CPU에 전달한다.
  - Interrupt Signal을 보내, 앞서 배웠듯이 Interrupt Handling을 통한 I/O를 받는다.  
  - I/O Module 내에는 M개의 Port가 존재한다.

- CPU  
![image](https://user-images.githubusercontent.com/71700079/160429545-13a5178a-ce24-407d-8295-59a0876c61d4.png)  
  - 실행항 Instructions를 받는다.
  - Interrupt Signals를 받고 Interrput를 발생시킨다.
  - Data를 받아 연산 및 처리하여 저장할 주소와 함께 다시 내보낸다.

## Bus interconnection 
> Bus는 장치간의 통신을 위한 일종의 길다란 Datapath이다.  

- Characteristics
  - 하나의 통로로 공유된다.
  - 어떤 한 장치가 다른 장치에게 Broadcast하는 방식이다.
  - 한 번 Broadcast 할 때에 반드시 하나의 장치만 하도록 한다.
  - 보통 여러개의 Channel이 하나의 Bus를 공유한다(Grouped).

### System Bus
> Bus 중에서도, Computer의 주요한 components들을 연결하는 Bus이다.  
- 보통 50~100개의 Line으로 이루어진다.
- Functional Components
  - Data Bus : System Modules간에 Data를 옮기는 Bus이다.
    - 이 단계에서는 Data와 Instruction에 차이가 없음을 명심할 것.
    - Width가 넓어질수록 성능은 올라간다.(8bit, 16bit, 32bit .. => Number of line (1 bit carried by a line at a time))
  - Address Bus : Data가 어디서 왔는지, 어디로 가는지를 결정하는 Address를 전달하는 Bus이다.
    - 예를 들면, CPU는 Instruction를 받아올 때 Memory나 I/O port의 Address와 함께 받아야 한다.
    - Width가 넓어질수록 System의 메모리 최대 용량이 늘어난다.
  - Control Bus : Timing에 대한 정보나, Control(제어)에 대한 정보를 옮기는 Bus이다.
    - Memory Read/Write Signal
    - Interrupt Request
    - Clock Signals
    - Access/Use of Data/Address Lines
  ![image](https://user-images.githubusercontent.com/71700079/160521000-d39d5a8a-ea1d-4cf7-953b-1728cf6fa40c.png)  

- Misc. lines
  - Power
  - Ground
  - Clock

### Bus Operation
- 어떤 Module이 Data를 전송하고 싶어 한다면?
  - Bus의 사용 권한을 먼저 얻어야 한다.
  - 사용 허가를 받고, Bus를 통해 Data를 전송한다.
- 어떤 Module이 Data를 받고 싶어 한다면?
  - 마찬가지로 Bus의 사용 권한을 먼저 얻어야 한다.
  - Data를 전송하는 것이 아닌, 타 Module에 요청을 전송한다.
  - Data 도착까지 기다린다.

### Single Bus Problem
> 만약 Bus가 단 하나만 존재한다면 어떤 문제가 발생할까?  
- Propagation Delays
  - Bus가 하나의 Bus로 모든 장치를 연결하려면 매우 길어야 할 것이다.
  - Datapath가 길어질 수록 Propagation Delay가 생겨, 성능 면에서는 손해를 보게 된다.
  - Data의 집합체를 전송한다고 생각했을 때도, 한번에 보낼 수 있는 Data의 용량에 한계가 낮아 문제가 된다.
- 그래서 거의 모든 System들이 Multi-Bus를 이용하고 있다.
- ISA(Traditional Bus)  
![image](https://user-images.githubusercontent.com/71700079/160522870-2b470440-431b-4d7b-941c-0ad5577e0e21.png)  

- High Performance Bus  
![image](https://user-images.githubusercontent.com/71700079/160522899-621f3a10-7d9b-48c4-9fc2-9591c5cb99b3.png)  


### Tri-State Logic
> 0도 아니고 1도 아닌, 전기적으로 아예 선이 끊어져 있는 듯한 상태를 의미하는 제 3의 상태 __Z__ 이다.  

![image](https://user-images.githubusercontent.com/71700079/160521278-8d744a94-7745-4faf-92e3-00cdda817cbb.png)   

- 이를 Bus에 응용하여 적용한다.  
![image](https://user-images.githubusercontent.com/71700079/160521763-bb8224f3-4c57-4459-9b5e-b199cbf55d4c.png)  

- Enable in(out)이 0인 경우엔, 무조건 끊어져 있는 듯한 상태가 된다.
- 필요 시에는 Enable에 신호를 넣어 입력이나 출력을 할 수 있다.
- 이렇게 하면, 하나의 Bus에 양방향 통신(Bi-directional)이 가능해진다!

## Element of Bus Design
- Bus type
  - Dedicated : Data Line과 Address Line이 분리되어있는 형태의 Bus
  - Multiplexed : Data Line과 Address Line을 공유하는 형태의 Bus
    - 장점 : Line의 수가 적어진다.
    - 단점 : 제어 동작이 더 복잡해지고, 잠재적으로 성능 저하가 있을 수 있다.
- Bus width
  - Data
  - Address
- Data transfer type
  - Read
  - Write
  - Read-Modify-Write
  - Read-After-Write
  - Block Data Transfer  
  ![image](https://user-images.githubusercontent.com/71700079/160523807-866103e5-a08a-4389-a16a-3ba88b273bfc.png)  

- Arbitration method
  - 왜 Arbitration(중재)가 필요한가?
    - Bus는 동시에 단 하나의 Module만 이용을 하도록 하기 위해서 반드시 필요하다.
  - Centralized Arbitration
    - Bus Access를 제어하는 하나의 Hardware device가 존재한다(Bus controller / Arbiter).
    - ex) Daisy Chain Arbitration
  - Distributed Arbitration
    - 각 Module들이 Bus에 이의 제기를 할 수 있는 형태이다.
    - ex) By self-selection, By collision-detection
- Bus timing

