# Verilog DSP

```shell
.
├── cic
├── communication
├── cordic
├── cordicrot
├── dds
├── fir
├── iir
├── mm_fft
├── pid
├── r22sdf
├── r2sdf
├── slow_div
├── slow_mult
├── slow_sqrt
└── test_fp_lets

15 directories
```
