2 
(6)調整超接面深度之模擬 
(7)調整超接面寬度之模擬 
(8)調整超接面長度之模擬 
三、元件製作與量測 
在製程上，使用的矽晶片為<100>晶向，片電阻為 20Ω­cm之 N 型晶 
片，整個製作流程可以概略分成四個步驟，(1)晶片準備(2)P­base  /  S­J  / 
N­buffer  / P­emitter  / N­ drain區之實現  (3)場氧化/複晶矽圖形定義  (4)介 
電隔絕與金屬製程。 
量測結果得到的特性曲線，崩潰電壓在 666V，維持電壓在 20V，維 
持電流為 2×10 ­4 A。 
四、結果與討論 
本計畫完成了橫向式超接面閘流體的製作，其耐壓達到原定目標的 
600V。同時也詳細的分析討論了各種設計參數對於元件規格和特性的影 
響。從分析過程可以發現採用超接面結構，不但能提高水平方向的電場， 
也能提高垂直方向的電場，因此可以在不嚴重影響導通特性下，有效的提 
升崩潰電壓。模擬分析顯示若使用 P 型埋藏層有 double  RESURF 的效果 
更可以將崩潰電壓提高至  1000V 以上，但因為需要使用厚的磊晶層，成 
本太高，實際製程上未必會被採用。
4 
圖 4  不同的陰極場板長度對崩潰電壓的影響  (設計) 
圖 5  不同的 p­base 長度對特性曲線的影響  (設計) 
圖 6  不同的 p­base 長度對導通特性的影響  (設計)
6 
圖 10  比較有無超接面的三維電場示意圖 
（左圖）無超接面 （右圖）有超接面  (設計) 
圖 11  不同的超接面長度對導通特性的影響  (設計) 
表 1  各個結構對特性影響整理  (設計) 
條件 對崩潰電壓的影響 對導通電阻 的影響 
LOCOS厚度 越大， 崩潰電壓越大 無 
氧化層沈積厚度 越大， 崩潰電壓越大 無 
場板長度 在某一長度下會達 到最大崩潰電壓 無 
P­base長度 太短會發生 擊穿崩潰 
越長， 
導通電流越小 
P­base濃度 太淡會發生 擊穿崩潰 
越濃， 
導通電流越小 
漂移區長度 影響不大 越長， 導通電流越小 
超接面深度 越深， 崩潰電壓越大 影響不大 
超接面寬度 越寬， 崩潰電壓越大 影響不大 
超接面長度 越長， 崩潰電壓越大 
越長， 
導通電流越小
8 
圖 12f 沈積氮化物 1500Å (製作) 
圖 12g使用 Mask5 定義氮化物區域  (製作) 
圖 12h以 LOCOS 方式成長 14000Å厚之場氧化層  (製作) 
圖 12i移除氮化物區域/成長閘極氧化層/使用 Mask6 定義複晶矽區域(製作) 
圖 12j  沉積氧化層 2.2um當介電隔絕物質  (製作)
10 
圖 14  交指式光罩設計得到的實際元件  (製作) 
圖 15a  量測結果的特性曲線，對數座標  (測量) 
圖 15b  量測結果的特性曲線，線性座標  (測量)
12 
計畫成果 
國際研討會： 
1.  C. C. Yeh, C. F. Neih, Y. Y. Chen, and J. Gong, “Modeling the MOSFETs’Gate Current 
with  the  Drawn  Dimensions”,  Proceedings  of  the  8 th  International  Conference  on 
Solid­State and Integrated Circuit Technology, E1.23, Shanghai, 2006. 
2.  R.Y. Su, P.Y. Chiang, J. Gong, T.Y. Huang, J. L. Tsai, C.C. Chou and Mingo Liu. “The 
Effect  of  Floating  Poly­Silicon  on  the  LDMOSFET with  65nm  CMOS Technology”, 
15 th  International symposium on the physical and failure analysis of integrated circuits, 
Singapore, July, 2008. 
3.  Ko­Tao Lee, Yeeu­Chang Lee, and Jeng Gong "Thermal and Optical  Improvement 
of  Light­Emitting  Diodes  with Mesh  Pattern  on  Sapphire  Back  Delineated  by  Laser 
Etching" PRiME, Honolulu, Hawaii, October 12­17, 2008 
4.  R.Y. Su, P.Y. Chiang, J. Gong, T.Y. Huang, J.L. Tsai , Mingo Liu, and C.C. Chou, 
“On­State  Resistance  Improvement  by  Partially  Slotted  STI  LDMOS  Transistor  in 
0.25­Micron Smart Power Technology”, Beijing, October, 2008 
國內研討會 
1.  Chung­Yo  Hung,  Jeng  Gong ,  and  Kai­Yuen  Lam,  “A  80V  MOS­Transient  Voltage 
Suppresser”, Proceedings of the 28 th Symposium on Electrical Power Engineering, pp. 
C08.4­1~C08.4­4, 2007. 
2.  Keng­Yu  Chou,  Chung­Yu  Hung,  Ru­Yi Su,  and  Jeng  Gong  “The  Design  of  600V 
Lateral  Super­Junction  Thyristor  Surge  Protective  Device”  The  7 th  Taiwan  Power 
Electronics Conference, 2008. 
學術期刊論文： 
1.  C. C Yeh, Y. Y. Chen, C. F. Neih, and J. Gong, “Effect of Diffusion Current on 
Characterizing the Effective Channel Length of Nano­meter Scaled n­MOSFETs”, 
Electronics Letters, Vol. 43, No. 17, 16 Aug. 2007. 
2.  R.Y.  Su,  P.Y.  Chiang,  J.  Gong,  T.Y.  Huang,  C.L.  Tsai,  C.C.  Chou  and  C.M.  Liu, 
“Investigation  on  the  Initial  Hot  Carrier  Injection  in  P­LDMOS  Transistors  With 
Shallow  Trench  Isolation  Structure”,  IEEE  Trans.  on  ED,  Vol.  55,  No.  12,  pp. 
3569~3574, 2008. 
3.  R.Y.  Su,  P.Y.  Chiang,  J.  Gong,  T.Y.  Huang,  C.L.  Tsai,  C.C.  Chou  and  C.M.  Liu, 
“Experiment  Results  of  On­State  Resistance  Reduction  by  STI  Fingers  in 
LDMOSFET”, accepted by IEEE EDL. 
4.  R.Y.  Su,  P.Y.  Chiang,  J.  Gong,  T.Y.  Huang,  C.L.  Tsai,  C.C.  Chou  and  C.M.  Liu, 
“LDMOSFET with Dielectric Modulated Drift Region”, revised, IEEE EDL. 
申請專利 
1.  龔正，鍾文駿，蘇如意，楊富雄，＂以介電材料調變電場的高壓元件＂，中華民 
國、美國發明專利，已申請，審查中。
14 
Electrochemistry 
Symposium D1 - Corrosion General Poster Session 
Symposium D2 - Corrosion and Electrochemical Properties of Bulk 
Metallic Glasses and Nano-Crystalline Materials 
Symposium D3 - Corrosion in Marine and Saltwater Environments 
Symposium D4 - Critical Factors in Localized Corrosion, in Honor of 
Professor Shibata 
Symposium D5 - High Temperature Corrosion and Materials Chemistry 
Symposium D6 - Porous Semiconductors: A Symposium Held in Memory 
of Vitali Parhutik and Volker Lehmann 
Symposium E1 - Solid State Divisions General Session 
Symposium E2 - Atomic Layer Deposition Applications 
Symposium E3 - High k Dielectric Constant Materials and Gate Stacks 
Symposium E4 - High Purity Silicon 
Symposium E5 - Integrated Optoelectronics 
Symposium E6 - Low k Inter-Level Metal Dielectrics and New Contact 
and Barrier Metallurgies/Structures 
Symposium E7 - Nitrides and Wide-Bandgap Semiconductors for Sensors, 
Photonics, and Electronics 
Symposium E8 - Nonvolatile Memory and Its Evolution 
Symposium E9 - One-Dimensional Nanoscale Electronic and Photonic 
Devices 
Symposium E10 - Science and Technology of Dielectrics for Active and 
Passive Devices 
Symposium E11 - Semiconductor Wafer Bonding: Science, Technology, 
and Applications 
Symposium E12 - State-of-the-Art Program on Compound 
Semiconductors 
Symposium E13 - Thin Film Transistors 
Symposium E14 - ZnO Based Thin Films, Nano-Wires, and Nano-Belts 
for Photonic and Electronic Devices and Sensors 
Symposium E15~23 - SiGe, Ge, and Related Compounds: Materials, 
Processing, and Devices 
Symposium F2 - Electronics Packaging 
Symposium F3 - Green Electrodeposition 
Symposium F4 - Magnetic Materials, Processes, and Devices 
Symposium F5 - Molecular Structure of the Solid-Liquid Interface and its 
Relationship to Electrodeposition
16 
電子領域上新材料開發上不多，在元件及應用上之發展則十分豐富， 
多元化合物、摻雜處理等各有新特性揭示，應用也大不同，重點仍在 
LED 與 MOSFET 的 high K 閘極上有相當多樣的變化，在場許日本研 
究之發展有長足之進步，對元件的特性控制相當不錯。新應用技術也 
幫助 LED 元件在亮度及電性上多有進步。 
三、未來趨勢與發展之建議 
此次會議中，有許多研發方向，整體而言，除材料元件以電化學方 
法生長及檢測繼續研發外，奈米及環保材料與製程技術也是重點之 
一，這是未來科技發展的必然趨勢，其性質與現在常見之微米級電子 
材料有很大的不同，可增加新的用途。值得我們留意與發展。 
四、攜回資料名稱及內容 
攜回會議摘要及會議光碟一片。
18 
報告內容應包括下列各項： 
一、參加會議經過 
IPFA 是亞洲地區研究物性和失敗分析方面最大的會議，每年舉辦一次，今年在新加坡，明年在大 
陸蘇州。本次發表於 IPFA 的論文是藉由口頭報告發表，將研究成果以簡潔又不失完整性的報告給 
各位參加此次會議的研發人員了解。會議討論的這五天，每天各有數場的報告，分別針對於最先 
進的技術，物性分析與新穎的元件開發，作一番完整的介紹。會議期間也安排一些共同討論時間， 
給予參加此會議的人，有互相認識與交流的機會。 
二、與會心得 
綜觀本次會議中與會之專家學者所報告之內容均為其最近研究之成果，因此獲益實多。本實 
驗室亦藉此會之Novel Device分門討論中以“The Device Characteristics of Partially Undoped 
Poly-Silicon Gate P-LDMOS Power Transistor＂為題作一番完整的介紹。可有效改善導通電阻 
和漏電流。 
藉由參加過如此盛大的國際會議之後，對於英文口語與表達能力的重要性更是展露無疑。因 
此除了充實自己的專業知識技能之外，更因加強英文口語以及表達技巧，以便將自己的想法精準 
的向全世界表達。 
三、考察參觀活動(無是項活動者省略)  無 
四、建議 
會議對於飯店的介紹，稍嫌不足。所以花費較多的時間在尋找住宿方面。會議所在的飯店，價錢 
比較貴一些。對學生來說是一大負擔。 
五、攜回資料名稱及內容 
一、會議論文集與光碟片各一。 
二、未來相關其他會議之資料。 
三、紀念筆記型電腦包。 
六、其他 無
20 
報告內容應包括下列各項： 
一、參加會議經過 
ICSICT 是亞洲地區研究固態電子和積體電路方面最大的會議，每隔二年舉辦一次，分別在北京 
與上海。因此在本篇論文發表之前就感到有些壓力。本次發表於 ICSICT 的論文是藉由海報發表， 
將研究成果以簡潔又不失完整性的報告給各位參加此次會議的研發人員了解。會議討論的這四 
天，每天有數場的報告，分別針對於最先進的奈米級技術與最新的研究發展，中間也安排一些共 
同討論時間，給予參加此會議的人，有更多互相認識與交流的機會。 
二、與會心得 
出國參加學術研討會，能與國際知名公司員工和國外名校學生交流，除了使本身的知識領域更加 
開闊之外，也親身實際感受此類社交活動與人際互動之重要性。也藉由參加過如此盛大的國際會 
議之後，對於英文口語與表達能力的重要性更是展露無疑。即使有著精闢的想法，卻因為表達能 
力不足而無法將想法闡述供他人明白，實在可惜。因此大家除了充實自己的專業知識技能之外， 
更因加強英文口語以及表達技巧，以便將自己的想法精準的向全世界表達。 
三、考察參觀活動(無是項活動者省略)  無 
四、建議 
由於搭國內航空公司直飛北京的航班，所以在時間上，節省了許多的時間。但相對的在航空公司 
的機票上就會比較貴一些。對學生來說也是一大負擔。 
五、攜回資料名稱及內容 
一、會議光碟論文集。 
二、未來相關其他會議之資料。 
三、紀念筆記型電腦包。 
六、其他 無
