## 实验目的

&emsp;&emsp;1. 理解基于恢复余数、加减交替的原码除法原理；

&emsp;&emsp;2. 掌握使用HDL设计实现原码除法器的方法；

&emsp;&emsp;3. 了解片上系统SoC的基本架构。


## 实验内容

&emsp;&emsp;1. 基于恢复余数法或加减交替法，设计一个8位的整数原码除法器。要求：

&emsp;&emsp;（1）输入输出均使用8位原码表示；

&emsp;&emsp;（2）不得使用`/`、`%`符号；

&emsp;&emsp;（3）其余未规定细节可自行决定。

&emsp;&emsp;2. 将所设计的原码除法器扩展到32位，并集成到SoC当中。
