<शैली गुरु>
// SPDX-License-Identअगरier: GPL-2.0-only
// Copyright (c) 2018-2020, The Linux Foundation. All rights reserved.

#समावेश <linux/module.h>
#समावेश <linux/init.h>
#समावेश <linux/पन.स>
#समावेश <linux/platक्रमm_device.h>
#समावेश <linux/clk.h>
#समावेश <sound/soc.h>
#समावेश <sound/pcm.h>
#समावेश <sound/pcm_params.h>
#समावेश <sound/soc-dapm.h>
#समावेश <sound/tlv.h>
#समावेश <linux/of_clk.h>
#समावेश <linux/clk-provider.h>

#घोषणा CDC_RX_TOP_TOP_CFG0		(0x0000)
#घोषणा CDC_RX_TOP_SWR_CTRL		(0x0008)
#घोषणा CDC_RX_TOP_DEBUG		(0x000C)
#घोषणा CDC_RX_TOP_DEBUG_BUS		(0x0010)
#घोषणा CDC_RX_TOP_DEBUG_EN0		(0x0014)
#घोषणा CDC_RX_TOP_DEBUG_EN1		(0x0018)
#घोषणा CDC_RX_TOP_DEBUG_EN2		(0x001C)
#घोषणा CDC_RX_TOP_HPHL_COMP_WR_LSB	(0x0020)
#घोषणा CDC_RX_TOP_HPHL_COMP_WR_MSB	(0x0024)
#घोषणा CDC_RX_TOP_HPHL_COMP_LUT	(0x0028)
#घोषणा CDC_RX_TOP_HPH_LUT_BYPASS_MASK	BIT(7)
#घोषणा CDC_RX_TOP_HPHL_COMP_RD_LSB	(0x002C)
#घोषणा CDC_RX_TOP_HPHL_COMP_RD_MSB	(0x0030)
#घोषणा CDC_RX_TOP_HPHR_COMP_WR_LSB	(0x0034)
#घोषणा CDC_RX_TOP_HPHR_COMP_WR_MSB	(0x0038)
#घोषणा CDC_RX_TOP_HPHR_COMP_LUT	(0x003C)
#घोषणा CDC_RX_TOP_HPHR_COMP_RD_LSB	(0x0040)
#घोषणा CDC_RX_TOP_HPHR_COMP_RD_MSB	(0x0044)
#घोषणा CDC_RX_TOP_DSD0_DEBUG_CFG0	(0x0070)
#घोषणा CDC_RX_TOP_DSD0_DEBUG_CFG1	(0x0074)
#घोषणा CDC_RX_TOP_DSD0_DEBUG_CFG2	(0x0078)
#घोषणा CDC_RX_TOP_DSD0_DEBUG_CFG3	(0x007C)
#घोषणा CDC_RX_TOP_DSD1_DEBUG_CFG0	(0x0080)
#घोषणा CDC_RX_TOP_DSD1_DEBUG_CFG1	(0x0084)
#घोषणा CDC_RX_TOP_DSD1_DEBUG_CFG2	(0x0088)
#घोषणा CDC_RX_TOP_DSD1_DEBUG_CFG3	(0x008C)
#घोषणा CDC_RX_TOP_RX_I2S_CTL		(0x0090)
#घोषणा CDC_RX_TOP_TX_I2S2_CTL		(0x0094)
#घोषणा CDC_RX_TOP_I2S_CLK		(0x0098)
#घोषणा CDC_RX_TOP_I2S_RESET		(0x009C)
#घोषणा CDC_RX_TOP_I2S_MUX		(0x00A0)
#घोषणा CDC_RX_CLK_RST_CTRL_MCLK_CONTROL	(0x0100)
#घोषणा CDC_RX_CLK_MCLK_EN_MASK		BIT(0)
#घोषणा CDC_RX_CLK_MCLK_ENABLE		BIT(0)
#घोषणा CDC_RX_CLK_MCLK2_EN_MASK	BIT(1)
#घोषणा CDC_RX_CLK_MCLK2_ENABLE		BIT(1)
#घोषणा CDC_RX_CLK_RST_CTRL_FS_CNT_CONTROL	(0x0104)
#घोषणा CDC_RX_FS_MCLK_CNT_EN_MASK	BIT(0)
#घोषणा CDC_RX_FS_MCLK_CNT_ENABLE	BIT(0)
#घोषणा CDC_RX_FS_MCLK_CNT_CLR_MASK	BIT(1)
#घोषणा CDC_RX_FS_MCLK_CNT_CLR		BIT(1)
#घोषणा CDC_RX_CLK_RST_CTRL_SWR_CONTROL	(0x0108)
#घोषणा CDC_RX_SWR_CLK_EN_MASK		BIT(0)
#घोषणा CDC_RX_SWR_RESET_MASK		BIT(1)
#घोषणा CDC_RX_SWR_RESET		BIT(1)
#घोषणा CDC_RX_CLK_RST_CTRL_DSD_CONTROL	(0x010C)
#घोषणा CDC_RX_CLK_RST_CTRL_ASRC_SHARE_CONTROL	(0x0110)
#घोषणा CDC_RX_SOFTCLIP_CRC		(0x0140)
#घोषणा CDC_RX_SOFTCLIP_CLK_EN_MASK	BIT(0)
#घोषणा CDC_RX_SOFTCLIP_SOFTCLIP_CTRL	(0x0144)
#घोषणा CDC_RX_SOFTCLIP_EN_MASK		BIT(0)
#घोषणा CDC_RX_INP_MUX_RX_INT0_CFG0	(0x0180)
#घोषणा CDC_RX_INTX_1_MIX_INP0_SEL_MASK	GENMASK(3, 0)
#घोषणा CDC_RX_INTX_1_MIX_INP1_SEL_MASK	GENMASK(7, 4)
#घोषणा CDC_RX_INP_MUX_RX_INT0_CFG1	(0x0184)
#घोषणा CDC_RX_INTX_2_SEL_MASK		GENMASK(3, 0)
#घोषणा CDC_RX_INTX_1_MIX_INP2_SEL_MASK	GENMASK(7, 4)
#घोषणा CDC_RX_INP_MUX_RX_INT1_CFG0	(0x0188)
#घोषणा CDC_RX_INP_MUX_RX_INT1_CFG1	(0x018C)
#घोषणा CDC_RX_INP_MUX_RX_INT2_CFG0	(0x0190)
#घोषणा CDC_RX_INP_MUX_RX_INT2_CFG1	(0x0194)
#घोषणा CDC_RX_INP_MUX_RX_MIX_CFG4	(0x0198)
#घोषणा CDC_RX_INP_MUX_RX_MIX_CFG5	(0x019C)
#घोषणा CDC_RX_INP_MUX_SIDETONE_SRC_CFG0	(0x01A0)
#घोषणा CDC_RX_CLSH_CRC			(0x0200)
#घोषणा CDC_RX_CLSH_CLK_EN_MASK		BIT(0)
#घोषणा CDC_RX_CLSH_DLY_CTRL		(0x0204)
#घोषणा CDC_RX_CLSH_DECAY_CTRL		(0x0208)
#घोषणा CDC_RX_CLSH_DECAY_RATE_MASK	GENMASK(2, 0)
#घोषणा CDC_RX_CLSH_HPH_V_PA		(0x020C)
#घोषणा CDC_RX_CLSH_HPH_V_PA_MIN_MASK	GENMASK(5, 0)
#घोषणा CDC_RX_CLSH_EAR_V_PA		(0x0210)
#घोषणा CDC_RX_CLSH_HPH_V_HD		(0x0214)
#घोषणा CDC_RX_CLSH_EAR_V_HD		(0x0218)
#घोषणा CDC_RX_CLSH_K1_MSB		(0x021C)
#घोषणा CDC_RX_CLSH_K1_MSB_COEFF_MASK	GENMASK(3, 0)
#घोषणा CDC_RX_CLSH_K1_LSB		(0x0220)
#घोषणा CDC_RX_CLSH_K2_MSB		(0x0224)
#घोषणा CDC_RX_CLSH_K2_LSB		(0x0228)
#घोषणा CDC_RX_CLSH_IDLE_CTRL		(0x022C)
#घोषणा CDC_RX_CLSH_IDLE_HPH		(0x0230)
#घोषणा CDC_RX_CLSH_IDLE_EAR		(0x0234)
#घोषणा CDC_RX_CLSH_TEST0		(0x0238)
#घोषणा CDC_RX_CLSH_TEST1		(0x023C)
#घोषणा CDC_RX_CLSH_OVR_VREF		(0x0240)
#घोषणा CDC_RX_CLSH_CLSG_CTL		(0x0244)
#घोषणा CDC_RX_CLSH_CLSG_CFG1		(0x0248)
#घोषणा CDC_RX_CLSH_CLSG_CFG2		(0x024C)
#घोषणा CDC_RX_BCL_VBAT_PATH_CTL	(0x0280)
#घोषणा CDC_RX_BCL_VBAT_CFG		(0x0284)
#घोषणा CDC_RX_BCL_VBAT_ADC_CAL1	(0x0288)
#घोषणा CDC_RX_BCL_VBAT_ADC_CAL2	(0x028C)
#घोषणा CDC_RX_BCL_VBAT_ADC_CAL3	(0x0290)
#घोषणा CDC_RX_BCL_VBAT_PK_EST1		(0x0294)
#घोषणा CDC_RX_BCL_VBAT_PK_EST2		(0x0298)
#घोषणा CDC_RX_BCL_VBAT_PK_EST3		(0x029C)
#घोषणा CDC_RX_BCL_VBAT_RF_PROC1	(0x02A0)
#घोषणा CDC_RX_BCL_VBAT_RF_PROC2	(0x02A4)
#घोषणा CDC_RX_BCL_VBAT_TAC1		(0x02A8)
#घोषणा CDC_RX_BCL_VBAT_TAC2		(0x02AC)
#घोषणा CDC_RX_BCL_VBAT_TAC3		(0x02B0)
#घोषणा CDC_RX_BCL_VBAT_TAC4		(0x02B4)
#घोषणा CDC_RX_BCL_VBAT_GAIN_UPD1	(0x02B8)
#घोषणा CDC_RX_BCL_VBAT_GAIN_UPD2	(0x02BC)
#घोषणा CDC_RX_BCL_VBAT_GAIN_UPD3	(0x02C0)
#घोषणा CDC_RX_BCL_VBAT_GAIN_UPD4	(0x02C4)
#घोषणा CDC_RX_BCL_VBAT_GAIN_UPD5	(0x02C8)
#घोषणा CDC_RX_BCL_VBAT_DEBUG1		(0x02CC)
#घोषणा CDC_RX_BCL_VBAT_GAIN_UPD_MON	(0x02D0)
#घोषणा CDC_RX_BCL_VBAT_GAIN_MON_VAL	(0x02D4)
#घोषणा CDC_RX_BCL_VBAT_BAN		(0x02D8)
#घोषणा CDC_RX_BCL_VBAT_BCL_GAIN_UPD1	(0x02DC)
#घोषणा CDC_RX_BCL_VBAT_BCL_GAIN_UPD2	(0x02E0)
#घोषणा CDC_RX_BCL_VBAT_BCL_GAIN_UPD3	(0x02E4)
#घोषणा CDC_RX_BCL_VBAT_BCL_GAIN_UPD4	(0x02E8)
#घोषणा CDC_RX_BCL_VBAT_BCL_GAIN_UPD5	(0x02EC)
#घोषणा CDC_RX_BCL_VBAT_BCL_GAIN_UPD6	(0x02F0)
#घोषणा CDC_RX_BCL_VBAT_BCL_GAIN_UPD7	(0x02F4)
#घोषणा CDC_RX_BCL_VBAT_BCL_GAIN_UPD8	(0x02F8)
#घोषणा CDC_RX_BCL_VBAT_BCL_GAIN_UPD9	(0x02FC)
#घोषणा CDC_RX_BCL_VBAT_ATTN1		(0x0300)
#घोषणा CDC_RX_BCL_VBAT_ATTN2		(0x0304)
#घोषणा CDC_RX_BCL_VBAT_ATTN3		(0x0308)
#घोषणा CDC_RX_BCL_VBAT_DECODE_CTL1	(0x030C)
#घोषणा CDC_RX_BCL_VBAT_DECODE_CTL2	(0x0310)
#घोषणा CDC_RX_BCL_VBAT_DECODE_CFG1	(0x0314)
#घोषणा CDC_RX_BCL_VBAT_DECODE_CFG2	(0x0318)
#घोषणा CDC_RX_BCL_VBAT_DECODE_CFG3	(0x031C)
#घोषणा CDC_RX_BCL_VBAT_DECODE_CFG4	(0x0320)
#घोषणा CDC_RX_BCL_VBAT_DECODE_ST	(0x0324)
#घोषणा CDC_RX_INTR_CTRL_CFG		(0x0340)
#घोषणा CDC_RX_INTR_CTRL_CLR_COMMIT	(0x0344)
#घोषणा CDC_RX_INTR_CTRL_PIN1_MASK0	(0x0360)
#घोषणा CDC_RX_INTR_CTRL_PIN1_STATUS0	(0x0368)
#घोषणा CDC_RX_INTR_CTRL_PIN1_CLEAR0	(0x0370)
#घोषणा CDC_RX_INTR_CTRL_PIN2_MASK0	(0x0380)
#घोषणा CDC_RX_INTR_CTRL_PIN2_STATUS0	(0x0388)
#घोषणा CDC_RX_INTR_CTRL_PIN2_CLEAR0	(0x0390)
#घोषणा CDC_RX_INTR_CTRL_LEVEL0		(0x03C0)
#घोषणा CDC_RX_INTR_CTRL_BYPASS0	(0x03C8)
#घोषणा CDC_RX_INTR_CTRL_SET0		(0x03D0)
#घोषणा CDC_RX_RXn_RX_PATH_CTL(n)	(0x0400 + 0x80 * n)
#घोषणा CDC_RX_RX0_RX_PATH_CTL		(0x0400)
#घोषणा CDC_RX_PATH_RESET_EN_MASK	BIT(6)
#घोषणा CDC_RX_PATH_CLK_EN_MASK		BIT(5)
#घोषणा CDC_RX_PATH_CLK_ENABLE		BIT(5)
#घोषणा CDC_RX_PATH_PGA_MUTE_MASK	BIT(4)
#घोषणा CDC_RX_PATH_PGA_MUTE_ENABLE	BIT(4)
#घोषणा CDC_RX_PATH_PCM_RATE_MASK	GENMASK(3, 0)
#घोषणा CDC_RX_RXn_RX_PATH_CFG0(n)	(0x0404 + 0x80 * n)
#घोषणा CDC_RX_RXn_COMP_EN_MASK		BIT(1)
#घोषणा CDC_RX_RX0_RX_PATH_CFG0		(0x0404)
#घोषणा CDC_RX_RXn_CLSH_EN_MASK		BIT(6)
#घोषणा CDC_RX_DLY_ZN_EN_MASK		BIT(3)
#घोषणा CDC_RX_DLY_ZN_ENABLE		BIT(3)
#घोषणा CDC_RX_RXn_HD2_EN_MASK		BIT(2)
#घोषणा CDC_RX_RXn_RX_PATH_CFG1(n)	(0x0408 + 0x80 * n)
#घोषणा CDC_RX_RXn_SIDETONE_EN_MASK	BIT(4)
#घोषणा CDC_RX_RX0_RX_PATH_CFG1		(0x0408)
#घोषणा CDC_RX_RX0_HPH_L_EAR_SEL_MASK	BIT(1)
#घोषणा CDC_RX_RXn_RX_PATH_CFG2(n)	(0x040C + 0x80 * n)
#घोषणा CDC_RX_RXn_HPF_CUT_FREQ_MASK	GENMASK(1, 0)
#घोषणा CDC_RX_RX0_RX_PATH_CFG2		(0x040C)
#घोषणा CDC_RX_RXn_RX_PATH_CFG3(n)	(0x0410 + 0x80 * n)
#घोषणा CDC_RX_RX0_RX_PATH_CFG3		(0x0410)
#घोषणा CDC_RX_DC_COEFF_SEL_MASK	GENMASK(1, 0)
#घोषणा CDC_RX_DC_COEFF_SEL_TWO		0x2
#घोषणा CDC_RX_RXn_RX_VOL_CTL(n)	(0x0414 + 0x80 * n)
#घोषणा CDC_RX_RX0_RX_VOL_CTL		(0x0414)
#घोषणा CDC_RX_RXn_RX_PATH_MIX_CTL(n)	(0x0418 + 0x80 * n)
#घोषणा CDC_RX_RXn_MIX_PCM_RATE_MASK	GENMASK(3, 0)
#घोषणा CDC_RX_RXn_MIX_RESET_MASK	BIT(6)
#घोषणा CDC_RX_RXn_MIX_RESET		BIT(6)
#घोषणा CDC_RX_RXn_MIX_CLK_EN_MASK	BIT(5)
#घोषणा CDC_RX_RX0_RX_PATH_MIX_CTL	(0x0418)
#घोषणा CDC_RX_RX0_RX_PATH_MIX_CFG	(0x041C)
#घोषणा CDC_RX_RXn_RX_VOL_MIX_CTL(n)	(0x0420 + 0x80 * n)
#घोषणा CDC_RX_RX0_RX_VOL_MIX_CTL	(0x0420)
#घोषणा CDC_RX_RX0_RX_PATH_SEC1		(0x0424)
#घोषणा CDC_RX_RX0_RX_PATH_SEC2		(0x0428)
#घोषणा CDC_RX_RX0_RX_PATH_SEC3		(0x042C)
#घोषणा CDC_RX_RX0_RX_PATH_SEC4		(0x0430)
#घोषणा CDC_RX_RX0_RX_PATH_SEC7		(0x0434)
#घोषणा CDC_RX_DSM_OUT_DELAY_SEL_MASK	GENMASK(2, 0)
#घोषणा CDC_RX_DSM_OUT_DELAY_TWO_SAMPLE	0x2
#घोषणा CDC_RX_RX0_RX_PATH_MIX_SEC0	(0x0438)
#घोषणा CDC_RX_RX0_RX_PATH_MIX_SEC1	(0x043C)
#घोषणा CDC_RX_RXn_RX_PATH_DSM_CTL(n)	(0x0440 + 0x80 * n)
#घोषणा CDC_RX_RXn_DSM_CLK_EN_MASK	BIT(0)
#घोषणा CDC_RX_RX0_RX_PATH_DSM_CTL	(0x0440)
#घोषणा CDC_RX_RX0_RX_PATH_DSM_DATA1	(0x0444)
#घोषणा CDC_RX_RX0_RX_PATH_DSM_DATA2	(0x0448)
#घोषणा CDC_RX_RX0_RX_PATH_DSM_DATA3	(0x044C)
#घोषणा CDC_RX_RX0_RX_PATH_DSM_DATA4	(0x0450)
#घोषणा CDC_RX_RX0_RX_PATH_DSM_DATA5	(0x0454)
#घोषणा CDC_RX_RX0_RX_PATH_DSM_DATA6	(0x0458)
#घोषणा CDC_RX_RX1_RX_PATH_CTL		(0x0480)
#घोषणा CDC_RX_RX1_RX_PATH_CFG0		(0x0484)
#घोषणा CDC_RX_RX1_RX_PATH_CFG1		(0x0488)
#घोषणा CDC_RX_RX1_RX_PATH_CFG2		(0x048C)
#घोषणा CDC_RX_RX1_RX_PATH_CFG3		(0x0490)
#घोषणा CDC_RX_RX1_RX_VOL_CTL		(0x0494)
#घोषणा CDC_RX_RX1_RX_PATH_MIX_CTL	(0x0498)
#घोषणा CDC_RX_RX1_RX_PATH_MIX_CFG	(0x049C)
#घोषणा CDC_RX_RX1_RX_VOL_MIX_CTL	(0x04A0)
#घोषणा CDC_RX_RX1_RX_PATH_SEC1		(0x04A4)
#घोषणा CDC_RX_RX1_RX_PATH_SEC2		(0x04A8)
#घोषणा CDC_RX_RX1_RX_PATH_SEC3		(0x04AC)
#घोषणा CDC_RX_RXn_HD2_ALPHA_MASK	GENMASK(5, 2)
#घोषणा CDC_RX_RX1_RX_PATH_SEC4		(0x04B0)
#घोषणा CDC_RX_RX1_RX_PATH_SEC7		(0x04B4)
#घोषणा CDC_RX_RX1_RX_PATH_MIX_SEC0	(0x04B8)
#घोषणा CDC_RX_RX1_RX_PATH_MIX_SEC1	(0x04BC)
#घोषणा CDC_RX_RX1_RX_PATH_DSM_CTL	(0x04C0)
#घोषणा CDC_RX_RX1_RX_PATH_DSM_DATA1	(0x04C4)
#घोषणा CDC_RX_RX1_RX_PATH_DSM_DATA2	(0x04C8)
#घोषणा CDC_RX_RX1_RX_PATH_DSM_DATA3	(0x04CC)
#घोषणा CDC_RX_RX1_RX_PATH_DSM_DATA4	(0x04D0)
#घोषणा CDC_RX_RX1_RX_PATH_DSM_DATA5	(0x04D4)
#घोषणा CDC_RX_RX1_RX_PATH_DSM_DATA6	(0x04D8)
#घोषणा CDC_RX_RX2_RX_PATH_CTL		(0x0500)
#घोषणा CDC_RX_RX2_RX_PATH_CFG0		(0x0504)
#घोषणा CDC_RX_RX2_CLSH_EN_MASK		BIT(4)
#घोषणा CDC_RX_RX2_DLY_Z_EN_MASK	BIT(3)
#घोषणा CDC_RX_RX2_RX_PATH_CFG1		(0x0508)
#घोषणा CDC_RX_RX2_RX_PATH_CFG2		(0x050C)
#घोषणा CDC_RX_RX2_RX_PATH_CFG3		(0x0510)
#घोषणा CDC_RX_RX2_RX_VOL_CTL		(0x0514)
#घोषणा CDC_RX_RX2_RX_PATH_MIX_CTL	(0x0518)
#घोषणा CDC_RX_RX2_RX_PATH_MIX_CFG	(0x051C)
#घोषणा CDC_RX_RX2_RX_VOL_MIX_CTL	(0x0520)
#घोषणा CDC_RX_RX2_RX_PATH_SEC0		(0x0524)
#घोषणा CDC_RX_RX2_RX_PATH_SEC1		(0x0528)
#घोषणा CDC_RX_RX2_RX_PATH_SEC2		(0x052C)
#घोषणा CDC_RX_RX2_RX_PATH_SEC3		(0x0530)
#घोषणा CDC_RX_RX2_RX_PATH_SEC4		(0x0534)
#घोषणा CDC_RX_RX2_RX_PATH_SEC5		(0x0538)
#घोषणा CDC_RX_RX2_RX_PATH_SEC6		(0x053C)
#घोषणा CDC_RX_RX2_RX_PATH_SEC7		(0x0540)
#घोषणा CDC_RX_RX2_RX_PATH_MIX_SEC0	(0x0544)
#घोषणा CDC_RX_RX2_RX_PATH_MIX_SEC1	(0x0548)
#घोषणा CDC_RX_RX2_RX_PATH_DSM_CTL	(0x054C)
#घोषणा CDC_RX_IDLE_DETECT_PATH_CTL	(0x0780)
#घोषणा CDC_RX_IDLE_DETECT_CFG0		(0x0784)
#घोषणा CDC_RX_IDLE_DETECT_CFG1		(0x0788)
#घोषणा CDC_RX_IDLE_DETECT_CFG2		(0x078C)
#घोषणा CDC_RX_IDLE_DETECT_CFG3		(0x0790)
#घोषणा CDC_RX_COMPANDERn_CTL0(n)	(0x0800 + 0x40 * n)
#घोषणा CDC_RX_COMPANDERn_CLK_EN_MASK	BIT(0)
#घोषणा CDC_RX_COMPANDERn_SOFT_RST_MASK	BIT(1)
#घोषणा CDC_RX_COMPANDERn_HALT_MASK	BIT(2)
#घोषणा CDC_RX_COMPANDER0_CTL0		(0x0800)
#घोषणा CDC_RX_COMPANDER0_CTL1		(0x0804)
#घोषणा CDC_RX_COMPANDER0_CTL2		(0x0808)
#घोषणा CDC_RX_COMPANDER0_CTL3		(0x080C)
#घोषणा CDC_RX_COMPANDER0_CTL4		(0x0810)
#घोषणा CDC_RX_COMPANDER0_CTL5		(0x0814)
#घोषणा CDC_RX_COMPANDER0_CTL6		(0x0818)
#घोषणा CDC_RX_COMPANDER0_CTL7		(0x081C)
#घोषणा CDC_RX_COMPANDER1_CTL0		(0x0840)
#घोषणा CDC_RX_COMPANDER1_CTL1		(0x0844)
#घोषणा CDC_RX_COMPANDER1_CTL2		(0x0848)
#घोषणा CDC_RX_COMPANDER1_CTL3		(0x084C)
#घोषणा CDC_RX_COMPANDER1_CTL4		(0x0850)
#घोषणा CDC_RX_COMPANDER1_CTL5		(0x0854)
#घोषणा CDC_RX_COMPANDER1_CTL6		(0x0858)
#घोषणा CDC_RX_COMPANDER1_CTL7		(0x085C)
#घोषणा CDC_RX_COMPANDER1_HPH_LOW_PWR_MODE_MASK	BIT(5)
#घोषणा CDC_RX_SIDETONE_IIR0_IIR_PATH_CTL	(0x0A00)
#घोषणा CDC_RX_SIDETONE_IIR0_IIR_GAIN_B1_CTL	(0x0A04)
#घोषणा CDC_RX_SIDETONE_IIR0_IIR_GAIN_B2_CTL	(0x0A08)
#घोषणा CDC_RX_SIDETONE_IIR0_IIR_GAIN_B3_CTL	(0x0A0C)
#घोषणा CDC_RX_SIDETONE_IIR0_IIR_GAIN_B4_CTL	(0x0A10)
#घोषणा CDC_RX_SIDETONE_IIR0_IIR_GAIN_B5_CTL	(0x0A14)
#घोषणा CDC_RX_SIDETONE_IIR0_IIR_GAIN_B6_CTL	(0x0A18)
#घोषणा CDC_RX_SIDETONE_IIR0_IIR_GAIN_B7_CTL	(0x0A1C)
#घोषणा CDC_RX_SIDETONE_IIR0_IIR_GAIN_B8_CTL	(0x0A20)
#घोषणा CDC_RX_SIDETONE_IIR0_IIR_CTL		(0x0A24)
#घोषणा CDC_RX_SIDETONE_IIR0_IIR_GAIN_TIMER_CTL	(0x0A28)
#घोषणा CDC_RX_SIDETONE_IIR0_IIR_COEF_B1_CTL	(0x0A2C)
#घोषणा CDC_RX_SIDETONE_IIR0_IIR_COEF_B2_CTL	(0x0A30)
#घोषणा CDC_RX_SIDETONE_IIR1_IIR_PATH_CTL	(0x0A80)
#घोषणा CDC_RX_SIDETONE_IIR1_IIR_GAIN_B1_CTL	(0x0A84)
#घोषणा CDC_RX_SIDETONE_IIR1_IIR_GAIN_B2_CTL	(0x0A88)
#घोषणा CDC_RX_SIDETONE_IIR1_IIR_GAIN_B3_CTL	(0x0A8C)
#घोषणा CDC_RX_SIDETONE_IIR1_IIR_GAIN_B4_CTL	(0x0A90)
#घोषणा CDC_RX_SIDETONE_IIR1_IIR_GAIN_B5_CTL	(0x0A94)
#घोषणा CDC_RX_SIDETONE_IIR1_IIR_GAIN_B6_CTL	(0x0A98)
#घोषणा CDC_RX_SIDETONE_IIR1_IIR_GAIN_B7_CTL	(0x0A9C)
#घोषणा CDC_RX_SIDETONE_IIR1_IIR_GAIN_B8_CTL	(0x0AA0)
#घोषणा CDC_RX_SIDETONE_IIR1_IIR_CTL		(0x0AA4)
#घोषणा CDC_RX_SIDETONE_IIR1_IIR_GAIN_TIMER_CTL	(0x0AA8)
#घोषणा CDC_RX_SIDETONE_IIR1_IIR_COEF_B1_CTL	(0x0AAC)
#घोषणा CDC_RX_SIDETONE_IIR1_IIR_COEF_B2_CTL	(0x0AB0)
#घोषणा CDC_RX_IIR_INP_MUX_IIR0_MIX_CFG0	(0x0B00)
#घोषणा CDC_RX_IIR_INP_MUX_IIR0_MIX_CFG1	(0x0B04)
#घोषणा CDC_RX_IIR_INP_MUX_IIR0_MIX_CFG2	(0x0B08)
#घोषणा CDC_RX_IIR_INP_MUX_IIR0_MIX_CFG3	(0x0B0C)
#घोषणा CDC_RX_IIR_INP_MUX_IIR1_MIX_CFG0	(0x0B10)
#घोषणा CDC_RX_IIR_INP_MUX_IIR1_MIX_CFG1	(0x0B14)
#घोषणा CDC_RX_IIR_INP_MUX_IIR1_MIX_CFG2	(0x0B18)
#घोषणा CDC_RX_IIR_INP_MUX_IIR1_MIX_CFG3	(0x0B1C)
#घोषणा CDC_RX_SIDETONE_SRC0_ST_SRC_PATH_CTL	(0x0B40)
#घोषणा CDC_RX_SIDETONE_SRC0_ST_SRC_PATH_CFG1	(0x0B44)
#घोषणा CDC_RX_SIDETONE_SRC1_ST_SRC_PATH_CTL	(0x0B50)
#घोषणा CDC_RX_SIDETONE_SRC1_ST_SRC_PATH_CFG1	(0x0B54)
#घोषणा CDC_RX_EC_REF_HQ0_EC_REF_HQ_PATH_CTL	(0x0C00)
#घोषणा CDC_RX_EC_REF_HQ0_EC_REF_HQ_CFG0	(0x0C04)
#घोषणा CDC_RX_EC_REF_HQ1_EC_REF_HQ_PATH_CTL	(0x0C40)
#घोषणा CDC_RX_EC_REF_HQ1_EC_REF_HQ_CFG0	(0x0C44)
#घोषणा CDC_RX_EC_REF_HQ2_EC_REF_HQ_PATH_CTL	(0x0C80)
#घोषणा CDC_RX_EC_REF_HQ2_EC_REF_HQ_CFG0	(0x0C84)
#घोषणा CDC_RX_EC_ASRC0_CLK_RST_CTL		(0x0D00)
#घोषणा CDC_RX_EC_ASRC0_CTL0			(0x0D04)
#घोषणा CDC_RX_EC_ASRC0_CTL1			(0x0D08)
#घोषणा CDC_RX_EC_ASRC0_FIFO_CTL		(0x0D0C)
#घोषणा CDC_RX_EC_ASRC0_STATUS_FMIN_CNTR_LSB	(0x0D10)
#घोषणा CDC_RX_EC_ASRC0_STATUS_FMIN_CNTR_MSB	(0x0D14)
#घोषणा CDC_RX_EC_ASRC0_STATUS_FMAX_CNTR_LSB	(0x0D18)
#घोषणा CDC_RX_EC_ASRC0_STATUS_FMAX_CNTR_MSB	(0x0D1C)
#घोषणा CDC_RX_EC_ASRC0_STATUS_FIFO		(0x0D20)
#घोषणा CDC_RX_EC_ASRC1_CLK_RST_CTL		(0x0D40)
#घोषणा CDC_RX_EC_ASRC1_CTL0			(0x0D44)
#घोषणा CDC_RX_EC_ASRC1_CTL1			(0x0D48)
#घोषणा CDC_RX_EC_ASRC1_FIFO_CTL		(0x0D4C)
#घोषणा CDC_RX_EC_ASRC1_STATUS_FMIN_CNTR_LSB	(0x0D50)
#घोषणा CDC_RX_EC_ASRC1_STATUS_FMIN_CNTR_MSB	(0x0D54)
#घोषणा CDC_RX_EC_ASRC1_STATUS_FMAX_CNTR_LSB	(0x0D58)
#घोषणा CDC_RX_EC_ASRC1_STATUS_FMAX_CNTR_MSB	(0x0D5C)
#घोषणा CDC_RX_EC_ASRC1_STATUS_FIFO		(0x0D60)
#घोषणा CDC_RX_EC_ASRC2_CLK_RST_CTL		(0x0D80)
#घोषणा CDC_RX_EC_ASRC2_CTL0			(0x0D84)
#घोषणा CDC_RX_EC_ASRC2_CTL1			(0x0D88)
#घोषणा CDC_RX_EC_ASRC2_FIFO_CTL		(0x0D8C)
#घोषणा CDC_RX_EC_ASRC2_STATUS_FMIN_CNTR_LSB	(0x0D90)
#घोषणा CDC_RX_EC_ASRC2_STATUS_FMIN_CNTR_MSB	(0x0D94)
#घोषणा CDC_RX_EC_ASRC2_STATUS_FMAX_CNTR_LSB	(0x0D98)
#घोषणा CDC_RX_EC_ASRC2_STATUS_FMAX_CNTR_MSB	(0x0D9C)
#घोषणा CDC_RX_EC_ASRC2_STATUS_FIFO		(0x0DA0)
#घोषणा CDC_RX_DSD0_PATH_CTL			(0x0F00)
#घोषणा CDC_RX_DSD0_CFG0			(0x0F04)
#घोषणा CDC_RX_DSD0_CFG1			(0x0F08)
#घोषणा CDC_RX_DSD0_CFG2			(0x0F0C)
#घोषणा CDC_RX_DSD1_PATH_CTL			(0x0F80)
#घोषणा CDC_RX_DSD1_CFG0			(0x0F84)
#घोषणा CDC_RX_DSD1_CFG1			(0x0F88)
#घोषणा CDC_RX_DSD1_CFG2			(0x0F8C)
#घोषणा RX_MAX_OFFSET				(0x0F8C)

#घोषणा MCLK_FREQ		9600000

#घोषणा RX_MACRO_RATES (SNDRV_PCM_RATE_8000 | SNDRV_PCM_RATE_16000 |\
			SNDRV_PCM_RATE_32000 | SNDRV_PCM_RATE_48000 |\
			SNDRV_PCM_RATE_96000 | SNDRV_PCM_RATE_192000 |\
			SNDRV_PCM_RATE_384000)
/* Fractional Rates */
#घोषणा RX_MACRO_FRAC_RATES (SNDRV_PCM_RATE_44100 | SNDRV_PCM_RATE_88200 |\
				SNDRV_PCM_RATE_176400 | SNDRV_PCM_RATE_352800)

#घोषणा RX_MACRO_FORMATS (SNDRV_PCM_FMTBIT_S16_LE |\
		SNDRV_PCM_FMTBIT_S24_LE |\
		SNDRV_PCM_FMTBIT_S24_3LE | SNDRV_PCM_FMTBIT_S32_LE)

#घोषणा RX_MACRO_ECHO_RATES (SNDRV_PCM_RATE_8000 | SNDRV_PCM_RATE_16000 |\
			SNDRV_PCM_RATE_48000)
#घोषणा RX_MACRO_ECHO_FORMATS (SNDRV_PCM_FMTBIT_S16_LE |\
		SNDRV_PCM_FMTBIT_S24_LE |\
		SNDRV_PCM_FMTBIT_S24_3LE)

#घोषणा RX_MACRO_MAX_DMA_CH_PER_PORT 2

#घोषणा RX_MACRO_EC_MIX_TX0_MASK 0xf0
#घोषणा RX_MACRO_EC_MIX_TX1_MASK 0x0f
#घोषणा RX_MACRO_EC_MIX_TX2_MASK 0x0f

#घोषणा COMP_MAX_COEFF 25
#घोषणा RX_NUM_CLKS_MAX	5

काष्ठा comp_coeff_val अणु
	u8 lsb;
	u8 msb;
पूर्ण;

क्रमागत अणु
	HPH_ULP,
	HPH_LOHIFI,
	HPH_MODE_MAX,
पूर्ण;

अटल स्थिर काष्ठा comp_coeff_val comp_coeff_table[HPH_MODE_MAX][COMP_MAX_COEFF] = अणु
	अणु
		अणु0x40, 0x00पूर्ण,
		अणु0x4C, 0x00पूर्ण,
		अणु0x5A, 0x00पूर्ण,
		अणु0x6B, 0x00पूर्ण,
		अणु0x7F, 0x00पूर्ण,
		अणु0x97, 0x00पूर्ण,
		अणु0xB3, 0x00पूर्ण,
		अणु0xD5, 0x00पूर्ण,
		अणु0xFD, 0x00पूर्ण,
		अणु0x2D, 0x01पूर्ण,
		अणु0x66, 0x01पूर्ण,
		अणु0xA7, 0x01पूर्ण,
		अणु0xF8, 0x01पूर्ण,
		अणु0x57, 0x02पूर्ण,
		अणु0xC7, 0x02पूर्ण,
		अणु0x4B, 0x03पूर्ण,
		अणु0xE9, 0x03पूर्ण,
		अणु0xA3, 0x04पूर्ण,
		अणु0x7D, 0x05पूर्ण,
		अणु0x90, 0x06पूर्ण,
		अणु0xD1, 0x07पूर्ण,
		अणु0x49, 0x09पूर्ण,
		अणु0x00, 0x0Bपूर्ण,
		अणु0x01, 0x0Dपूर्ण,
		अणु0x59, 0x0Fपूर्ण,
	पूर्ण,
	अणु
		अणु0x40, 0x00पूर्ण,
		अणु0x4C, 0x00पूर्ण,
		अणु0x5A, 0x00पूर्ण,
		अणु0x6B, 0x00पूर्ण,
		अणु0x80, 0x00पूर्ण,
		अणु0x98, 0x00पूर्ण,
		अणु0xB4, 0x00पूर्ण,
		अणु0xD5, 0x00पूर्ण,
		अणु0xFE, 0x00पूर्ण,
		अणु0x2E, 0x01पूर्ण,
		अणु0x66, 0x01पूर्ण,
		अणु0xA9, 0x01पूर्ण,
		अणु0xF8, 0x01पूर्ण,
		अणु0x56, 0x02पूर्ण,
		अणु0xC4, 0x02पूर्ण,
		अणु0x4F, 0x03पूर्ण,
		अणु0xF0, 0x03पूर्ण,
		अणु0xAE, 0x04पूर्ण,
		अणु0x8B, 0x05पूर्ण,
		अणु0x8E, 0x06पूर्ण,
		अणु0xBC, 0x07पूर्ण,
		अणु0x56, 0x09पूर्ण,
		अणु0x0F, 0x0Bपूर्ण,
		अणु0x13, 0x0Dपूर्ण,
		अणु0x6F, 0x0Fपूर्ण,
	पूर्ण,
पूर्ण;

काष्ठा rx_macro_reg_mask_val अणु
	u16 reg;
	u8 mask;
	u8 val;
पूर्ण;

क्रमागत अणु
	INTERP_HPHL,
	INTERP_HPHR,
	INTERP_AUX,
	INTERP_MAX
पूर्ण;

क्रमागत अणु
	RX_MACRO_RX0,
	RX_MACRO_RX1,
	RX_MACRO_RX2,
	RX_MACRO_RX3,
	RX_MACRO_RX4,
	RX_MACRO_RX5,
	RX_MACRO_PORTS_MAX
पूर्ण;

क्रमागत अणु
	RX_MACRO_COMP1, /* HPH_L */
	RX_MACRO_COMP2, /* HPH_R */
	RX_MACRO_COMP_MAX
पूर्ण;

क्रमागत अणु
	RX_MACRO_EC0_MUX = 0,
	RX_MACRO_EC1_MUX,
	RX_MACRO_EC2_MUX,
	RX_MACRO_EC_MUX_MAX,
पूर्ण;

क्रमागत अणु
	INTn_1_INP_SEL_ZERO = 0,
	INTn_1_INP_SEL_DEC0,
	INTn_1_INP_SEL_DEC1,
	INTn_1_INP_SEL_IIR0,
	INTn_1_INP_SEL_IIR1,
	INTn_1_INP_SEL_RX0,
	INTn_1_INP_SEL_RX1,
	INTn_1_INP_SEL_RX2,
	INTn_1_INP_SEL_RX3,
	INTn_1_INP_SEL_RX4,
	INTn_1_INP_SEL_RX5,
पूर्ण;

क्रमागत अणु
	INTn_2_INP_SEL_ZERO = 0,
	INTn_2_INP_SEL_RX0,
	INTn_2_INP_SEL_RX1,
	INTn_2_INP_SEL_RX2,
	INTn_2_INP_SEL_RX3,
	INTn_2_INP_SEL_RX4,
	INTn_2_INP_SEL_RX5,
पूर्ण;

क्रमागत अणु
	INTERP_MAIN_PATH,
	INTERP_MIX_PATH,
पूर्ण;

/* Codec supports 2 IIR filters */
क्रमागत अणु
	IIR0 = 0,
	IIR1,
	IIR_MAX,
पूर्ण;

/* Each IIR has 5 Filter Stages */
क्रमागत अणु
	BAND1 = 0,
	BAND2,
	BAND3,
	BAND4,
	BAND5,
	BAND_MAX,
पूर्ण;

#घोषणा RX_MACRO_IIR_FILTER_SIZE	(माप(u32) * BAND_MAX)

#घोषणा RX_MACRO_IIR_FILTER_CTL(xname, iidx, bidx) \
अणु \
	.अगरace = SNDRV_CTL_ELEM_IFACE_MIXER, .name = xname, \
	.info = rx_macro_iir_filter_info, \
	.get = rx_macro_get_iir_band_audio_mixer, \
	.put = rx_macro_put_iir_band_audio_mixer, \
	.निजी_value = (अचिन्हित दीर्घ)&(काष्ठा wcd_iir_filter_ctl) अणु \
		.iir_idx = iidx, \
		.band_idx = bidx, \
		.bytes_ext = अणु.max = RX_MACRO_IIR_FILTER_SIZE, पूर्ण, \
	पूर्ण \
पूर्ण

काष्ठा पूर्णांकerp_sample_rate अणु
	पूर्णांक sample_rate;
	पूर्णांक rate_val;
पूर्ण;

अटल काष्ठा पूर्णांकerp_sample_rate sr_val_tbl[] = अणु
	अणु8000, 0x0पूर्ण, अणु16000, 0x1पूर्ण, अणु32000, 0x3पूर्ण, अणु48000, 0x4पूर्ण, अणु96000, 0x5पूर्ण,
	अणु192000, 0x6पूर्ण, अणु384000, 0x7पूर्ण, अणु44100, 0x9पूर्ण, अणु88200, 0xAपूर्ण,
	अणु176400, 0xBपूर्ण, अणु352800, 0xCपूर्ण,
पूर्ण;

क्रमागत अणु
	RX_MACRO_AIF_INVALID = 0,
	RX_MACRO_AIF1_PB,
	RX_MACRO_AIF2_PB,
	RX_MACRO_AIF3_PB,
	RX_MACRO_AIF4_PB,
	RX_MACRO_AIF_ECHO,
	RX_MACRO_MAX_DAIS,
पूर्ण;

क्रमागत अणु
	RX_MACRO_AIF1_CAP = 0,
	RX_MACRO_AIF2_CAP,
	RX_MACRO_AIF3_CAP,
	RX_MACRO_MAX_AIF_CAP_DAIS
पूर्ण;

काष्ठा rx_macro अणु
	काष्ठा device *dev;
	पूर्णांक comp_enabled[RX_MACRO_COMP_MAX];
	/* Main path घड़ी users count */
	पूर्णांक मुख्य_clk_users[INTERP_MAX];
	पूर्णांक rx_port_value[RX_MACRO_PORTS_MAX];
	u16 prim_पूर्णांक_users[INTERP_MAX];
	पूर्णांक rx_mclk_users;
	bool reset_swr;
	पूर्णांक clsh_users;
	पूर्णांक rx_mclk_cnt;
	bool is_ear_mode_on;
	bool hph_pwr_mode;
	bool hph_hd2_mode;
	काष्ठा snd_soc_component *component;
	अचिन्हित दीर्घ active_ch_mask[RX_MACRO_MAX_DAIS];
	अचिन्हित दीर्घ active_ch_cnt[RX_MACRO_MAX_DAIS];
	u16 bit_width[RX_MACRO_MAX_DAIS];
	पूर्णांक is_softclip_on;
	पूर्णांक is_aux_hpf_on;
	पूर्णांक softclip_clk_users;

	काष्ठा regmap *regmap;
	काष्ठा clk_bulk_data clks[RX_NUM_CLKS_MAX];
	काष्ठा clk_hw hw;
पूर्ण;
#घोषणा to_rx_macro(_hw) container_of(_hw, काष्ठा rx_macro, hw)

काष्ठा wcd_iir_filter_ctl अणु
	अचिन्हित पूर्णांक iir_idx;
	अचिन्हित पूर्णांक band_idx;
	काष्ठा soc_bytes_ext bytes_ext;
पूर्ण;

अटल स्थिर DECLARE_TLV_DB_SCALE(digital_gain, -8400, 100, -8400);

अटल स्थिर अक्षर * स्थिर rx_पूर्णांक_mix_mux_text[] = अणु
	"ZERO", "RX0", "RX1", "RX2", "RX3", "RX4", "RX5"
पूर्ण;

अटल स्थिर अक्षर * स्थिर rx_prim_mix_text[] = अणु
	"ZERO", "DEC0", "DEC1", "IIR0", "IIR1", "RX0", "RX1", "RX2",
	"RX3", "RX4", "RX5"
पूर्ण;

अटल स्थिर अक्षर * स्थिर rx_sidetone_mix_text[] = अणु
	"ZERO", "SRC0", "SRC1", "SRC_SUM"
पूर्ण;

अटल स्थिर अक्षर * स्थिर iir_inp_mux_text[] = अणु
	"ZERO", "DEC0", "DEC1", "DEC2", "DEC3",
	"RX0", "RX1", "RX2", "RX3", "RX4", "RX5"
पूर्ण;

अटल स्थिर अक्षर * स्थिर rx_पूर्णांक_dem_inp_mux_text[] = अणु
	"NORMAL_DSM_OUT", "CLSH_DSM_OUT",
पूर्ण;

अटल स्थिर अक्षर * स्थिर rx_पूर्णांक0_1_पूर्णांकerp_mux_text[] = अणु
	"ZERO", "RX INT0_1 MIX1",
पूर्ण;

अटल स्थिर अक्षर * स्थिर rx_पूर्णांक1_1_पूर्णांकerp_mux_text[] = अणु
	"ZERO", "RX INT1_1 MIX1",
पूर्ण;

अटल स्थिर अक्षर * स्थिर rx_पूर्णांक2_1_पूर्णांकerp_mux_text[] = अणु
	"ZERO", "RX INT2_1 MIX1",
पूर्ण;

अटल स्थिर अक्षर * स्थिर rx_पूर्णांक0_2_पूर्णांकerp_mux_text[] = अणु
	"ZERO", "RX INT0_2 MUX",
पूर्ण;

अटल स्थिर अक्षर * स्थिर rx_पूर्णांक1_2_पूर्णांकerp_mux_text[] = अणु
	"ZERO", "RX INT1_2 MUX",
पूर्ण;

अटल स्थिर अक्षर * स्थिर rx_पूर्णांक2_2_पूर्णांकerp_mux_text[] = अणु
	"ZERO", "RX INT2_2 MUX",
पूर्ण;

अटल स्थिर अक्षर *स्थिर rx_macro_mux_text[] = अणु
	"ZERO", "AIF1_PB", "AIF2_PB", "AIF3_PB", "AIF4_PB"
पूर्ण;

अटल स्थिर अक्षर *स्थिर rx_macro_hph_pwr_mode_text[] = अणु
	"ULP", "LOHIFI"
पूर्ण;

अटल स्थिर अक्षर * स्थिर rx_echo_mux_text[] = अणु
	"ZERO", "RX_MIX0", "RX_MIX1", "RX_MIX2"
पूर्ण;

अटल स्थिर काष्ठा soc_क्रमागत rx_macro_hph_pwr_mode_क्रमागत =
		SOC_ENUM_SINGLE_EXT(2, rx_macro_hph_pwr_mode_text);
अटल स्थिर काष्ठा soc_क्रमागत rx_mix_tx2_mux_क्रमागत =
		SOC_ENUM_SINGLE(CDC_RX_INP_MUX_RX_MIX_CFG5, 0, 4, rx_echo_mux_text);
अटल स्थिर काष्ठा soc_क्रमागत rx_mix_tx1_mux_क्रमागत =
		SOC_ENUM_SINGLE(CDC_RX_INP_MUX_RX_MIX_CFG4, 0, 4, rx_echo_mux_text);
अटल स्थिर काष्ठा soc_क्रमागत rx_mix_tx0_mux_क्रमागत =
		SOC_ENUM_SINGLE(CDC_RX_INP_MUX_RX_MIX_CFG4, 4, 4, rx_echo_mux_text);

अटल SOC_ENUM_SINGLE_DECL(rx_पूर्णांक0_2_क्रमागत, CDC_RX_INP_MUX_RX_INT0_CFG1, 0,
			    rx_पूर्णांक_mix_mux_text);
अटल SOC_ENUM_SINGLE_DECL(rx_पूर्णांक1_2_क्रमागत, CDC_RX_INP_MUX_RX_INT1_CFG1, 0,
			    rx_पूर्णांक_mix_mux_text);
अटल SOC_ENUM_SINGLE_DECL(rx_पूर्णांक2_2_क्रमागत, CDC_RX_INP_MUX_RX_INT2_CFG1, 0,
			    rx_पूर्णांक_mix_mux_text);

अटल SOC_ENUM_SINGLE_DECL(rx_पूर्णांक0_1_mix_inp0_क्रमागत, CDC_RX_INP_MUX_RX_INT0_CFG0, 0,
			    rx_prim_mix_text);
अटल SOC_ENUM_SINGLE_DECL(rx_पूर्णांक0_1_mix_inp1_क्रमागत, CDC_RX_INP_MUX_RX_INT0_CFG0, 4,
			    rx_prim_mix_text);
अटल SOC_ENUM_SINGLE_DECL(rx_पूर्णांक0_1_mix_inp2_क्रमागत, CDC_RX_INP_MUX_RX_INT0_CFG1, 4,
			    rx_prim_mix_text);
अटल SOC_ENUM_SINGLE_DECL(rx_पूर्णांक1_1_mix_inp0_क्रमागत, CDC_RX_INP_MUX_RX_INT1_CFG0, 0,
			    rx_prim_mix_text);
अटल SOC_ENUM_SINGLE_DECL(rx_पूर्णांक1_1_mix_inp1_क्रमागत, CDC_RX_INP_MUX_RX_INT1_CFG0, 4,
			    rx_prim_mix_text);
अटल SOC_ENUM_SINGLE_DECL(rx_पूर्णांक1_1_mix_inp2_क्रमागत, CDC_RX_INP_MUX_RX_INT1_CFG1, 4,
			    rx_prim_mix_text);
अटल SOC_ENUM_SINGLE_DECL(rx_पूर्णांक2_1_mix_inp0_क्रमागत, CDC_RX_INP_MUX_RX_INT2_CFG0, 0,
			    rx_prim_mix_text);
अटल SOC_ENUM_SINGLE_DECL(rx_पूर्णांक2_1_mix_inp1_क्रमागत, CDC_RX_INP_MUX_RX_INT2_CFG0, 4,
			    rx_prim_mix_text);
अटल SOC_ENUM_SINGLE_DECL(rx_पूर्णांक2_1_mix_inp2_क्रमागत, CDC_RX_INP_MUX_RX_INT2_CFG1, 4,
			    rx_prim_mix_text);

अटल SOC_ENUM_SINGLE_DECL(rx_पूर्णांक0_mix2_inp_क्रमागत, CDC_RX_INP_MUX_SIDETONE_SRC_CFG0, 2,
			    rx_sidetone_mix_text);
अटल SOC_ENUM_SINGLE_DECL(rx_पूर्णांक1_mix2_inp_क्रमागत, CDC_RX_INP_MUX_SIDETONE_SRC_CFG0, 4,
			    rx_sidetone_mix_text);
अटल SOC_ENUM_SINGLE_DECL(rx_पूर्णांक2_mix2_inp_क्रमागत, CDC_RX_INP_MUX_SIDETONE_SRC_CFG0, 6,
			    rx_sidetone_mix_text);
अटल SOC_ENUM_SINGLE_DECL(iir0_inp0_क्रमागत, CDC_RX_IIR_INP_MUX_IIR0_MIX_CFG0, 0,
			    iir_inp_mux_text);
अटल SOC_ENUM_SINGLE_DECL(iir0_inp1_क्रमागत, CDC_RX_IIR_INP_MUX_IIR0_MIX_CFG1, 0,
			    iir_inp_mux_text);
अटल SOC_ENUM_SINGLE_DECL(iir0_inp2_क्रमागत, CDC_RX_IIR_INP_MUX_IIR0_MIX_CFG2, 0,
			    iir_inp_mux_text);
अटल SOC_ENUM_SINGLE_DECL(iir0_inp3_क्रमागत, CDC_RX_IIR_INP_MUX_IIR0_MIX_CFG3, 0,
			    iir_inp_mux_text);
अटल SOC_ENUM_SINGLE_DECL(iir1_inp0_क्रमागत, CDC_RX_IIR_INP_MUX_IIR1_MIX_CFG0, 0,
			    iir_inp_mux_text);
अटल SOC_ENUM_SINGLE_DECL(iir1_inp1_क्रमागत, CDC_RX_IIR_INP_MUX_IIR1_MIX_CFG1, 0,
			    iir_inp_mux_text);
अटल SOC_ENUM_SINGLE_DECL(iir1_inp2_क्रमागत, CDC_RX_IIR_INP_MUX_IIR1_MIX_CFG2, 0,
			    iir_inp_mux_text);
अटल SOC_ENUM_SINGLE_DECL(iir1_inp3_क्रमागत, CDC_RX_IIR_INP_MUX_IIR1_MIX_CFG3, 0,
			    iir_inp_mux_text);

अटल SOC_ENUM_SINGLE_DECL(rx_पूर्णांक0_1_पूर्णांकerp_क्रमागत, SND_SOC_NOPM, 0,
			    rx_पूर्णांक0_1_पूर्णांकerp_mux_text);
अटल SOC_ENUM_SINGLE_DECL(rx_पूर्णांक1_1_पूर्णांकerp_क्रमागत, SND_SOC_NOPM, 0,
			    rx_पूर्णांक1_1_पूर्णांकerp_mux_text);
अटल SOC_ENUM_SINGLE_DECL(rx_पूर्णांक2_1_पूर्णांकerp_क्रमागत, SND_SOC_NOPM, 0,
			    rx_पूर्णांक2_1_पूर्णांकerp_mux_text);
अटल SOC_ENUM_SINGLE_DECL(rx_पूर्णांक0_2_पूर्णांकerp_क्रमागत, SND_SOC_NOPM, 0,
			    rx_पूर्णांक0_2_पूर्णांकerp_mux_text);
अटल SOC_ENUM_SINGLE_DECL(rx_पूर्णांक1_2_पूर्णांकerp_क्रमागत, SND_SOC_NOPM, 0,
			    rx_पूर्णांक1_2_पूर्णांकerp_mux_text);
अटल SOC_ENUM_SINGLE_DECL(rx_पूर्णांक2_2_पूर्णांकerp_क्रमागत, SND_SOC_NOPM, 0,
			    rx_पूर्णांक2_2_पूर्णांकerp_mux_text);
अटल SOC_ENUM_SINGLE_DECL(rx_पूर्णांक0_dem_inp_क्रमागत, CDC_RX_RX0_RX_PATH_CFG1, 0,
			    rx_पूर्णांक_dem_inp_mux_text);
अटल SOC_ENUM_SINGLE_DECL(rx_पूर्णांक1_dem_inp_क्रमागत, CDC_RX_RX1_RX_PATH_CFG1, 0,
			    rx_पूर्णांक_dem_inp_mux_text);

अटल SOC_ENUM_SINGLE_DECL(rx_macro_rx0_क्रमागत, SND_SOC_NOPM, 0, rx_macro_mux_text);
अटल SOC_ENUM_SINGLE_DECL(rx_macro_rx1_क्रमागत, SND_SOC_NOPM, 0, rx_macro_mux_text);
अटल SOC_ENUM_SINGLE_DECL(rx_macro_rx2_क्रमागत, SND_SOC_NOPM, 0, rx_macro_mux_text);
अटल SOC_ENUM_SINGLE_DECL(rx_macro_rx3_क्रमागत, SND_SOC_NOPM, 0, rx_macro_mux_text);
अटल SOC_ENUM_SINGLE_DECL(rx_macro_rx4_क्रमागत, SND_SOC_NOPM, 0, rx_macro_mux_text);
अटल SOC_ENUM_SINGLE_DECL(rx_macro_rx5_क्रमागत, SND_SOC_NOPM, 0, rx_macro_mux_text);

अटल स्थिर काष्ठा snd_kcontrol_new rx_mix_tx1_mux =
		SOC_DAPM_ENUM("RX MIX TX1_MUX Mux", rx_mix_tx1_mux_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new rx_mix_tx2_mux = 
		SOC_DAPM_ENUM("RX MIX TX2_MUX Mux", rx_mix_tx2_mux_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new rx_पूर्णांक0_2_mux =
		SOC_DAPM_ENUM("rx_int0_2", rx_पूर्णांक0_2_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new rx_पूर्णांक1_2_mux =
		SOC_DAPM_ENUM("rx_int1_2", rx_पूर्णांक1_2_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new rx_पूर्णांक2_2_mux =
		SOC_DAPM_ENUM("rx_int2_2", rx_पूर्णांक2_2_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new rx_पूर्णांक0_1_mix_inp0_mux =
		SOC_DAPM_ENUM("rx_int0_1_mix_inp0", rx_पूर्णांक0_1_mix_inp0_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new rx_पूर्णांक0_1_mix_inp1_mux =
		SOC_DAPM_ENUM("rx_int0_1_mix_inp1", rx_पूर्णांक0_1_mix_inp1_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new rx_पूर्णांक0_1_mix_inp2_mux =
		SOC_DAPM_ENUM("rx_int0_1_mix_inp2", rx_पूर्णांक0_1_mix_inp2_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new rx_पूर्णांक1_1_mix_inp0_mux =
		SOC_DAPM_ENUM("rx_int1_1_mix_inp0", rx_पूर्णांक1_1_mix_inp0_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new rx_पूर्णांक1_1_mix_inp1_mux =
		SOC_DAPM_ENUM("rx_int1_1_mix_inp1", rx_पूर्णांक1_1_mix_inp1_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new rx_पूर्णांक1_1_mix_inp2_mux =
		SOC_DAPM_ENUM("rx_int1_1_mix_inp2", rx_पूर्णांक1_1_mix_inp2_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new rx_पूर्णांक2_1_mix_inp0_mux =
		SOC_DAPM_ENUM("rx_int2_1_mix_inp0", rx_पूर्णांक2_1_mix_inp0_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new rx_पूर्णांक2_1_mix_inp1_mux =
		SOC_DAPM_ENUM("rx_int2_1_mix_inp1", rx_पूर्णांक2_1_mix_inp1_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new rx_पूर्णांक2_1_mix_inp2_mux =
		SOC_DAPM_ENUM("rx_int2_1_mix_inp2", rx_पूर्णांक2_1_mix_inp2_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new rx_पूर्णांक0_mix2_inp_mux =
		SOC_DAPM_ENUM("rx_int0_mix2_inp", rx_पूर्णांक0_mix2_inp_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new rx_पूर्णांक1_mix2_inp_mux =
		SOC_DAPM_ENUM("rx_int1_mix2_inp", rx_पूर्णांक1_mix2_inp_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new rx_पूर्णांक2_mix2_inp_mux =
		SOC_DAPM_ENUM("rx_int2_mix2_inp", rx_पूर्णांक2_mix2_inp_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new iir0_inp0_mux =
		SOC_DAPM_ENUM("iir0_inp0", iir0_inp0_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new iir0_inp1_mux =
		SOC_DAPM_ENUM("iir0_inp1", iir0_inp1_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new iir0_inp2_mux =
		SOC_DAPM_ENUM("iir0_inp2", iir0_inp2_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new iir0_inp3_mux =
		SOC_DAPM_ENUM("iir0_inp3", iir0_inp3_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new iir1_inp0_mux =
		SOC_DAPM_ENUM("iir1_inp0", iir1_inp0_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new iir1_inp1_mux =
		SOC_DAPM_ENUM("iir1_inp1", iir1_inp1_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new iir1_inp2_mux =
		SOC_DAPM_ENUM("iir1_inp2", iir1_inp2_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new iir1_inp3_mux =
		SOC_DAPM_ENUM("iir1_inp3", iir1_inp3_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new rx_पूर्णांक0_1_पूर्णांकerp_mux =
		SOC_DAPM_ENUM("rx_int0_1_interp", rx_पूर्णांक0_1_पूर्णांकerp_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new rx_पूर्णांक1_1_पूर्णांकerp_mux =
		SOC_DAPM_ENUM("rx_int1_1_interp", rx_पूर्णांक1_1_पूर्णांकerp_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new rx_पूर्णांक2_1_पूर्णांकerp_mux =
		SOC_DAPM_ENUM("rx_int2_1_interp", rx_पूर्णांक2_1_पूर्णांकerp_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new rx_पूर्णांक0_2_पूर्णांकerp_mux =
		SOC_DAPM_ENUM("rx_int0_2_interp", rx_पूर्णांक0_2_पूर्णांकerp_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new rx_पूर्णांक1_2_पूर्णांकerp_mux =
		SOC_DAPM_ENUM("rx_int1_2_interp", rx_पूर्णांक1_2_पूर्णांकerp_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new rx_पूर्णांक2_2_पूर्णांकerp_mux =
		SOC_DAPM_ENUM("rx_int2_2_interp", rx_पूर्णांक2_2_पूर्णांकerp_क्रमागत);
अटल स्थिर काष्ठा snd_kcontrol_new rx_mix_tx0_mux =
		SOC_DAPM_ENUM("RX MIX TX0_MUX Mux", rx_mix_tx0_mux_क्रमागत);

अटल स्थिर काष्ठा reg_शेष rx_शेषs[] = अणु
	/* RX Macro */
	अणु CDC_RX_TOP_TOP_CFG0, 0x00 पूर्ण,
	अणु CDC_RX_TOP_SWR_CTRL, 0x00 पूर्ण,
	अणु CDC_RX_TOP_DEBUG, 0x00 पूर्ण,
	अणु CDC_RX_TOP_DEBUG_BUS, 0x00 पूर्ण,
	अणु CDC_RX_TOP_DEBUG_EN0, 0x00 पूर्ण,
	अणु CDC_RX_TOP_DEBUG_EN1, 0x00 पूर्ण,
	अणु CDC_RX_TOP_DEBUG_EN2, 0x00 पूर्ण,
	अणु CDC_RX_TOP_HPHL_COMP_WR_LSB, 0x00 पूर्ण,
	अणु CDC_RX_TOP_HPHL_COMP_WR_MSB, 0x00 पूर्ण,
	अणु CDC_RX_TOP_HPHL_COMP_LUT, 0x00 पूर्ण,
	अणु CDC_RX_TOP_HPHL_COMP_RD_LSB, 0x00 पूर्ण,
	अणु CDC_RX_TOP_HPHL_COMP_RD_MSB, 0x00 पूर्ण,
	अणु CDC_RX_TOP_HPHR_COMP_WR_LSB, 0x00 पूर्ण,
	अणु CDC_RX_TOP_HPHR_COMP_WR_MSB, 0x00 पूर्ण,
	अणु CDC_RX_TOP_HPHR_COMP_LUT, 0x00 पूर्ण,
	अणु CDC_RX_TOP_HPHR_COMP_RD_LSB, 0x00 पूर्ण,
	अणु CDC_RX_TOP_HPHR_COMP_RD_MSB, 0x00 पूर्ण,
	अणु CDC_RX_TOP_DSD0_DEBUG_CFG0, 0x11 पूर्ण,
	अणु CDC_RX_TOP_DSD0_DEBUG_CFG1, 0x20 पूर्ण,
	अणु CDC_RX_TOP_DSD0_DEBUG_CFG2, 0x00 पूर्ण,
	अणु CDC_RX_TOP_DSD0_DEBUG_CFG3, 0x00 पूर्ण,
	अणु CDC_RX_TOP_DSD1_DEBUG_CFG0, 0x11 पूर्ण,
	अणु CDC_RX_TOP_DSD1_DEBUG_CFG1, 0x20 पूर्ण,
	अणु CDC_RX_TOP_DSD1_DEBUG_CFG2, 0x00 पूर्ण,
	अणु CDC_RX_TOP_DSD1_DEBUG_CFG3, 0x00 पूर्ण,
	अणु CDC_RX_TOP_RX_I2S_CTL, 0x0C पूर्ण,
	अणु CDC_RX_TOP_TX_I2S2_CTL, 0x0C पूर्ण,
	अणु CDC_RX_TOP_I2S_CLK, 0x0C पूर्ण,
	अणु CDC_RX_TOP_I2S_RESET, 0x00 पूर्ण,
	अणु CDC_RX_TOP_I2S_MUX, 0x00 पूर्ण,
	अणु CDC_RX_CLK_RST_CTRL_MCLK_CONTROL, 0x00 पूर्ण,
	अणु CDC_RX_CLK_RST_CTRL_FS_CNT_CONTROL, 0x00 पूर्ण,
	अणु CDC_RX_CLK_RST_CTRL_SWR_CONTROL, 0x00 पूर्ण,
	अणु CDC_RX_CLK_RST_CTRL_DSD_CONTROL, 0x00 पूर्ण,
	अणु CDC_RX_CLK_RST_CTRL_ASRC_SHARE_CONTROL, 0x08 पूर्ण,
	अणु CDC_RX_SOFTCLIP_CRC, 0x00 पूर्ण,
	अणु CDC_RX_SOFTCLIP_SOFTCLIP_CTRL, 0x38 पूर्ण,
	अणु CDC_RX_INP_MUX_RX_INT0_CFG0, 0x00 पूर्ण,
	अणु CDC_RX_INP_MUX_RX_INT0_CFG1, 0x00 पूर्ण,
	अणु CDC_RX_INP_MUX_RX_INT1_CFG0, 0x00 पूर्ण,
	अणु CDC_RX_INP_MUX_RX_INT1_CFG1, 0x00 पूर्ण,
	अणु CDC_RX_INP_MUX_RX_INT2_CFG0, 0x00 पूर्ण,
	अणु CDC_RX_INP_MUX_RX_INT2_CFG1, 0x00 पूर्ण,
	अणु CDC_RX_INP_MUX_RX_MIX_CFG4, 0x00 पूर्ण,
	अणु CDC_RX_INP_MUX_RX_MIX_CFG5, 0x00 पूर्ण,
	अणु CDC_RX_INP_MUX_SIDETONE_SRC_CFG0, 0x00 पूर्ण,
	अणु CDC_RX_CLSH_CRC, 0x00 पूर्ण,
	अणु CDC_RX_CLSH_DLY_CTRL, 0x03 पूर्ण,
	अणु CDC_RX_CLSH_DECAY_CTRL, 0x02 पूर्ण,
	अणु CDC_RX_CLSH_HPH_V_PA, 0x1C पूर्ण,
	अणु CDC_RX_CLSH_EAR_V_PA, 0x39 पूर्ण,
	अणु CDC_RX_CLSH_HPH_V_HD, 0x0C पूर्ण,
	अणु CDC_RX_CLSH_EAR_V_HD, 0x0C पूर्ण,
	अणु CDC_RX_CLSH_K1_MSB, 0x01 पूर्ण,
	अणु CDC_RX_CLSH_K1_LSB, 0x00 पूर्ण,
	अणु CDC_RX_CLSH_K2_MSB, 0x00 पूर्ण,
	अणु CDC_RX_CLSH_K2_LSB, 0x80 पूर्ण,
	अणु CDC_RX_CLSH_IDLE_CTRL, 0x00 पूर्ण,
	अणु CDC_RX_CLSH_IDLE_HPH, 0x00 पूर्ण,
	अणु CDC_RX_CLSH_IDLE_EAR, 0x00 पूर्ण,
	अणु CDC_RX_CLSH_TEST0, 0x07 पूर्ण,
	अणु CDC_RX_CLSH_TEST1, 0x00 पूर्ण,
	अणु CDC_RX_CLSH_OVR_VREF, 0x00 पूर्ण,
	अणु CDC_RX_CLSH_CLSG_CTL, 0x02 पूर्ण,
	अणु CDC_RX_CLSH_CLSG_CFG1, 0x9A पूर्ण,
	अणु CDC_RX_CLSH_CLSG_CFG2, 0x10 पूर्ण,
	अणु CDC_RX_BCL_VBAT_PATH_CTL, 0x00 पूर्ण,
	अणु CDC_RX_BCL_VBAT_CFG, 0x10 पूर्ण,
	अणु CDC_RX_BCL_VBAT_ADC_CAL1, 0x00 पूर्ण,
	अणु CDC_RX_BCL_VBAT_ADC_CAL2, 0x00 पूर्ण,
	अणु CDC_RX_BCL_VBAT_ADC_CAL3, 0x04 पूर्ण,
	अणु CDC_RX_BCL_VBAT_PK_EST1, 0xE0 पूर्ण,
	अणु CDC_RX_BCL_VBAT_PK_EST2, 0x01 पूर्ण,
	अणु CDC_RX_BCL_VBAT_PK_EST3, 0x40 पूर्ण,
	अणु CDC_RX_BCL_VBAT_RF_PROC1, 0x2A पूर्ण,
	अणु CDC_RX_BCL_VBAT_RF_PROC1, 0x00 पूर्ण,
	अणु CDC_RX_BCL_VBAT_TAC1, 0x00 पूर्ण,
	अणु CDC_RX_BCL_VBAT_TAC2, 0x18 पूर्ण,
	अणु CDC_RX_BCL_VBAT_TAC3, 0x18 पूर्ण,
	अणु CDC_RX_BCL_VBAT_TAC4, 0x03 पूर्ण,
	अणु CDC_RX_BCL_VBAT_GAIN_UPD1, 0x01 पूर्ण,
	अणु CDC_RX_BCL_VBAT_GAIN_UPD2, 0x00 पूर्ण,
	अणु CDC_RX_BCL_VBAT_GAIN_UPD3, 0x00 पूर्ण,
	अणु CDC_RX_BCL_VBAT_GAIN_UPD4, 0x64 पूर्ण,
	अणु CDC_RX_BCL_VBAT_GAIN_UPD5, 0x01 पूर्ण,
	अणु CDC_RX_BCL_VBAT_DEBUG1, 0x00 पूर्ण,
	अणु CDC_RX_BCL_VBAT_GAIN_UPD_MON, 0x00 पूर्ण,
	अणु CDC_RX_BCL_VBAT_GAIN_MON_VAL, 0x00 पूर्ण,
	अणु CDC_RX_BCL_VBAT_BAN, 0x0C पूर्ण,
	अणु CDC_RX_BCL_VBAT_BCL_GAIN_UPD1, 0x00 पूर्ण,
	अणु CDC_RX_BCL_VBAT_BCL_GAIN_UPD2, 0x77 पूर्ण,
	अणु CDC_RX_BCL_VBAT_BCL_GAIN_UPD3, 0x01 पूर्ण,
	अणु CDC_RX_BCL_VBAT_BCL_GAIN_UPD4, 0x00 पूर्ण,
	अणु CDC_RX_BCL_VBAT_BCL_GAIN_UPD5, 0x4B पूर्ण,
	अणु CDC_RX_BCL_VBAT_BCL_GAIN_UPD6, 0x00 पूर्ण,
	अणु CDC_RX_BCL_VBAT_BCL_GAIN_UPD7, 0x01 पूर्ण,
	अणु CDC_RX_BCL_VBAT_BCL_GAIN_UPD8, 0x00 पूर्ण,
	अणु CDC_RX_BCL_VBAT_BCL_GAIN_UPD9, 0x00 पूर्ण,
	अणु CDC_RX_BCL_VBAT_ATTN1, 0x04 पूर्ण,
	अणु CDC_RX_BCL_VBAT_ATTN2, 0x08 पूर्ण,
	अणु CDC_RX_BCL_VBAT_ATTN3, 0x0C पूर्ण,
	अणु CDC_RX_BCL_VBAT_DECODE_CTL1, 0xE0 पूर्ण,
	अणु CDC_RX_BCL_VBAT_DECODE_CTL2, 0x00 पूर्ण,
	अणु CDC_RX_BCL_VBAT_DECODE_CFG1, 0x00 पूर्ण,
	अणु CDC_RX_BCL_VBAT_DECODE_CFG2, 0x00 पूर्ण,
	अणु CDC_RX_BCL_VBAT_DECODE_CFG3, 0x00 पूर्ण,
	अणु CDC_RX_BCL_VBAT_DECODE_CFG4, 0x00 पूर्ण,
	अणु CDC_RX_BCL_VBAT_DECODE_ST, 0x00 पूर्ण,
	अणु CDC_RX_INTR_CTRL_CFG, 0x00 पूर्ण,
	अणु CDC_RX_INTR_CTRL_CLR_COMMIT, 0x00 पूर्ण,
	अणु CDC_RX_INTR_CTRL_PIN1_MASK0, 0xFF पूर्ण,
	अणु CDC_RX_INTR_CTRL_PIN1_STATUS0, 0x00 पूर्ण,
	अणु CDC_RX_INTR_CTRL_PIN1_CLEAR0, 0x00 पूर्ण,
	अणु CDC_RX_INTR_CTRL_PIN2_MASK0, 0xFF पूर्ण,
	अणु CDC_RX_INTR_CTRL_PIN2_STATUS0, 0x00 पूर्ण,
	अणु CDC_RX_INTR_CTRL_PIN2_CLEAR0, 0x00 पूर्ण,
	अणु CDC_RX_INTR_CTRL_LEVEL0, 0x00 पूर्ण,
	अणु CDC_RX_INTR_CTRL_BYPASS0, 0x00 पूर्ण,
	अणु CDC_RX_INTR_CTRL_SET0, 0x00 पूर्ण,
	अणु CDC_RX_RX0_RX_PATH_CTL, 0x04 पूर्ण,
	अणु CDC_RX_RX0_RX_PATH_CFG0, 0x00 पूर्ण,
	अणु CDC_RX_RX0_RX_PATH_CFG1, 0x64 पूर्ण,
	अणु CDC_RX_RX0_RX_PATH_CFG2, 0x8F पूर्ण,
	अणु CDC_RX_RX0_RX_PATH_CFG3, 0x00 पूर्ण,
	अणु CDC_RX_RX0_RX_VOL_CTL, 0x00 पूर्ण,
	अणु CDC_RX_RX0_RX_PATH_MIX_CTL, 0x04 पूर्ण,
	अणु CDC_RX_RX0_RX_PATH_MIX_CFG, 0x7E पूर्ण,
	अणु CDC_RX_RX0_RX_VOL_MIX_CTL, 0x00 पूर्ण,
	अणु CDC_RX_RX0_RX_PATH_SEC1, 0x08 पूर्ण,
	अणु CDC_RX_RX0_RX_PATH_SEC2, 0x00 पूर्ण,
	अणु CDC_RX_RX0_RX_PATH_SEC3, 0x00 पूर्ण,
	अणु CDC_RX_RX0_RX_PATH_SEC4, 0x00 पूर्ण,
	अणु CDC_RX_RX0_RX_PATH_SEC7, 0x00 पूर्ण,
	अणु CDC_RX_RX0_RX_PATH_MIX_SEC0, 0x08 पूर्ण,
	अणु CDC_RX_RX0_RX_PATH_MIX_SEC1, 0x00 पूर्ण,
	अणु CDC_RX_RX0_RX_PATH_DSM_CTL, 0x08 पूर्ण,
	अणु CDC_RX_RX0_RX_PATH_DSM_DATA1, 0x00 पूर्ण,
	अणु CDC_RX_RX0_RX_PATH_DSM_DATA2, 0x00 पूर्ण,
	अणु CDC_RX_RX0_RX_PATH_DSM_DATA3, 0x00 पूर्ण,
	अणु CDC_RX_RX0_RX_PATH_DSM_DATA4, 0x55 पूर्ण,
	अणु CDC_RX_RX0_RX_PATH_DSM_DATA5, 0x55 पूर्ण,
	अणु CDC_RX_RX0_RX_PATH_DSM_DATA6, 0x55 पूर्ण,
	अणु CDC_RX_RX1_RX_PATH_CTL, 0x04 पूर्ण,
	अणु CDC_RX_RX1_RX_PATH_CFG0, 0x00 पूर्ण,
	अणु CDC_RX_RX1_RX_PATH_CFG1, 0x64 पूर्ण,
	अणु CDC_RX_RX1_RX_PATH_CFG2, 0x8F पूर्ण,
	अणु CDC_RX_RX1_RX_PATH_CFG3, 0x00 पूर्ण,
	अणु CDC_RX_RX1_RX_VOL_CTL, 0x00 पूर्ण,
	अणु CDC_RX_RX1_RX_PATH_MIX_CTL, 0x04 पूर्ण,
	अणु CDC_RX_RX1_RX_PATH_MIX_CFG, 0x7E पूर्ण,
	अणु CDC_RX_RX1_RX_VOL_MIX_CTL, 0x00 पूर्ण,
	अणु CDC_RX_RX1_RX_PATH_SEC1, 0x08 पूर्ण,
	अणु CDC_RX_RX1_RX_PATH_SEC2, 0x00 पूर्ण,
	अणु CDC_RX_RX1_RX_PATH_SEC3, 0x00 पूर्ण,
	अणु CDC_RX_RX1_RX_PATH_SEC4, 0x00 पूर्ण,
	अणु CDC_RX_RX1_RX_PATH_SEC7, 0x00 पूर्ण,
	अणु CDC_RX_RX1_RX_PATH_MIX_SEC0, 0x08 पूर्ण,
	अणु CDC_RX_RX1_RX_PATH_MIX_SEC1, 0x00 पूर्ण,
	अणु CDC_RX_RX1_RX_PATH_DSM_CTL, 0x08 पूर्ण,
	अणु CDC_RX_RX1_RX_PATH_DSM_DATA1, 0x00 पूर्ण,
	अणु CDC_RX_RX1_RX_PATH_DSM_DATA2, 0x00 पूर्ण,
	अणु CDC_RX_RX1_RX_PATH_DSM_DATA3, 0x00 पूर्ण,
	अणु CDC_RX_RX1_RX_PATH_DSM_DATA4, 0x55 पूर्ण,
	अणु CDC_RX_RX1_RX_PATH_DSM_DATA5, 0x55 पूर्ण,
	अणु CDC_RX_RX1_RX_PATH_DSM_DATA6, 0x55 पूर्ण,
	अणु CDC_RX_RX2_RX_PATH_CTL, 0x04 पूर्ण,
	अणु CDC_RX_RX2_RX_PATH_CFG0, 0x00 पूर्ण,
	अणु CDC_RX_RX2_RX_PATH_CFG1, 0x64 पूर्ण,
	अणु CDC_RX_RX2_RX_PATH_CFG2, 0x8F पूर्ण,
	अणु CDC_RX_RX2_RX_PATH_CFG3, 0x00 पूर्ण,
	अणु CDC_RX_RX2_RX_VOL_CTL, 0x00 पूर्ण,
	अणु CDC_RX_RX2_RX_PATH_MIX_CTL, 0x04 पूर्ण,
	अणु CDC_RX_RX2_RX_PATH_MIX_CFG, 0x7E पूर्ण,
	अणु CDC_RX_RX2_RX_VOL_MIX_CTL, 0x00 पूर्ण,
	अणु CDC_RX_RX2_RX_PATH_SEC0, 0x04 पूर्ण,
	अणु CDC_RX_RX2_RX_PATH_SEC1, 0x08 पूर्ण,
	अणु CDC_RX_RX2_RX_PATH_SEC2, 0x00 पूर्ण,
	अणु CDC_RX_RX2_RX_PATH_SEC3, 0x00 पूर्ण,
	अणु CDC_RX_RX2_RX_PATH_SEC4, 0x00 पूर्ण,
	अणु CDC_RX_RX2_RX_PATH_SEC5, 0x00 पूर्ण,
	अणु CDC_RX_RX2_RX_PATH_SEC6, 0x00 पूर्ण,
	अणु CDC_RX_RX2_RX_PATH_SEC7, 0x00 पूर्ण,
	अणु CDC_RX_RX2_RX_PATH_MIX_SEC0, 0x08 पूर्ण,
	अणु CDC_RX_RX2_RX_PATH_MIX_SEC1, 0x00 पूर्ण,
	अणु CDC_RX_RX2_RX_PATH_DSM_CTL, 0x00 पूर्ण,
	अणु CDC_RX_IDLE_DETECT_PATH_CTL, 0x00 पूर्ण,
	अणु CDC_RX_IDLE_DETECT_CFG0, 0x07 पूर्ण,
	अणु CDC_RX_IDLE_DETECT_CFG1, 0x3C पूर्ण,
	अणु CDC_RX_IDLE_DETECT_CFG2, 0x00 पूर्ण,
	अणु CDC_RX_IDLE_DETECT_CFG3, 0x00 पूर्ण,
	अणु CDC_RX_COMPANDER0_CTL0, 0x60 पूर्ण,
	अणु CDC_RX_COMPANDER0_CTL1, 0xDB पूर्ण,
	अणु CDC_RX_COMPANDER0_CTL2, 0xFF पूर्ण,
	अणु CDC_RX_COMPANDER0_CTL3, 0x35 पूर्ण,
	अणु CDC_RX_COMPANDER0_CTL4, 0xFF पूर्ण,
	अणु CDC_RX_COMPANDER0_CTL5, 0x00 पूर्ण,
	अणु CDC_RX_COMPANDER0_CTL6, 0x01 पूर्ण,
	अणु CDC_RX_COMPANDER0_CTL7, 0x28 पूर्ण,
	अणु CDC_RX_COMPANDER1_CTL0, 0x60 पूर्ण,
	अणु CDC_RX_COMPANDER1_CTL1, 0xDB पूर्ण,
	अणु CDC_RX_COMPANDER1_CTL2, 0xFF पूर्ण,
	अणु CDC_RX_COMPANDER1_CTL3, 0x35 पूर्ण,
	अणु CDC_RX_COMPANDER1_CTL4, 0xFF पूर्ण,
	अणु CDC_RX_COMPANDER1_CTL5, 0x00 पूर्ण,
	अणु CDC_RX_COMPANDER1_CTL6, 0x01 पूर्ण,
	अणु CDC_RX_COMPANDER1_CTL7, 0x28 पूर्ण,
	अणु CDC_RX_SIDETONE_IIR0_IIR_PATH_CTL, 0x00 पूर्ण,
	अणु CDC_RX_SIDETONE_IIR0_IIR_GAIN_B1_CTL, 0x00 पूर्ण,
	अणु CDC_RX_SIDETONE_IIR0_IIR_GAIN_B2_CTL, 0x00 पूर्ण,
	अणु CDC_RX_SIDETONE_IIR0_IIR_GAIN_B3_CTL, 0x00 पूर्ण,
	अणु CDC_RX_SIDETONE_IIR0_IIR_GAIN_B4_CTL, 0x00 पूर्ण,
	अणु CDC_RX_SIDETONE_IIR0_IIR_GAIN_B5_CTL, 0x00 पूर्ण,
	अणु CDC_RX_SIDETONE_IIR0_IIR_GAIN_B6_CTL, 0x00 पूर्ण,
	अणु CDC_RX_SIDETONE_IIR0_IIR_GAIN_B7_CTL, 0x00 पूर्ण,
	अणु CDC_RX_SIDETONE_IIR0_IIR_GAIN_B8_CTL, 0x00 पूर्ण,
	अणु CDC_RX_SIDETONE_IIR0_IIR_CTL, 0x40 पूर्ण,
	अणु CDC_RX_SIDETONE_IIR0_IIR_GAIN_TIMER_CTL, 0x00 पूर्ण,
	अणु CDC_RX_SIDETONE_IIR0_IIR_COEF_B1_CTL, 0x00 पूर्ण,
	अणु CDC_RX_SIDETONE_IIR0_IIR_COEF_B2_CTL, 0x00 पूर्ण,
	अणु CDC_RX_SIDETONE_IIR1_IIR_PATH_CTL, 0x00 पूर्ण,
	अणु CDC_RX_SIDETONE_IIR1_IIR_GAIN_B1_CTL, 0x00 पूर्ण,
	अणु CDC_RX_SIDETONE_IIR1_IIR_GAIN_B2_CTL, 0x00 पूर्ण,
	अणु CDC_RX_SIDETONE_IIR1_IIR_GAIN_B3_CTL, 0x00 पूर्ण,
	अणु CDC_RX_SIDETONE_IIR1_IIR_GAIN_B4_CTL, 0x00 पूर्ण,
	अणु CDC_RX_SIDETONE_IIR1_IIR_GAIN_B5_CTL, 0x00 पूर्ण,
	अणु CDC_RX_SIDETONE_IIR1_IIR_GAIN_B6_CTL, 0x00 पूर्ण,
	अणु CDC_RX_SIDETONE_IIR1_IIR_GAIN_B7_CTL, 0x00 पूर्ण,
	अणु CDC_RX_SIDETONE_IIR1_IIR_GAIN_B8_CTL, 0x00 पूर्ण,
	अणु CDC_RX_SIDETONE_IIR1_IIR_CTL, 0x40 पूर्ण,
	अणु CDC_RX_SIDETONE_IIR1_IIR_GAIN_TIMER_CTL, 0x00 पूर्ण,
	अणु CDC_RX_SIDETONE_IIR1_IIR_COEF_B1_CTL, 0x00 पूर्ण,
	अणु CDC_RX_SIDETONE_IIR1_IIR_COEF_B2_CTL, 0x00 पूर्ण,
	अणु CDC_RX_IIR_INP_MUX_IIR0_MIX_CFG0, 0x00 पूर्ण,
	अणु CDC_RX_IIR_INP_MUX_IIR0_MIX_CFG1, 0x00 पूर्ण,
	अणु CDC_RX_IIR_INP_MUX_IIR0_MIX_CFG2, 0x00 पूर्ण,
	अणु CDC_RX_IIR_INP_MUX_IIR0_MIX_CFG3, 0x00 पूर्ण,
	अणु CDC_RX_IIR_INP_MUX_IIR1_MIX_CFG0, 0x00 पूर्ण,
	अणु CDC_RX_IIR_INP_MUX_IIR1_MIX_CFG1, 0x00 पूर्ण,
	अणु CDC_RX_IIR_INP_MUX_IIR1_MIX_CFG2, 0x00 पूर्ण,
	अणु CDC_RX_IIR_INP_MUX_IIR1_MIX_CFG3, 0x00 पूर्ण,
	अणु CDC_RX_SIDETONE_SRC0_ST_SRC_PATH_CTL, 0x04 पूर्ण,
	अणु CDC_RX_SIDETONE_SRC0_ST_SRC_PATH_CFG1, 0x00 पूर्ण,
	अणु CDC_RX_SIDETONE_SRC1_ST_SRC_PATH_CTL, 0x04 पूर्ण,
	अणु CDC_RX_SIDETONE_SRC1_ST_SRC_PATH_CFG1, 0x00 पूर्ण,
	अणु CDC_RX_EC_REF_HQ0_EC_REF_HQ_PATH_CTL, 0x00 पूर्ण,
	अणु CDC_RX_EC_REF_HQ0_EC_REF_HQ_CFG0, 0x01 पूर्ण,
	अणु CDC_RX_EC_REF_HQ1_EC_REF_HQ_PATH_CTL, 0x00 पूर्ण,
	अणु CDC_RX_EC_REF_HQ1_EC_REF_HQ_CFG0, 0x01 पूर्ण,
	अणु CDC_RX_EC_REF_HQ2_EC_REF_HQ_PATH_CTL, 0x00 पूर्ण,
	अणु CDC_RX_EC_REF_HQ2_EC_REF_HQ_CFG0, 0x01 पूर्ण,
	अणु CDC_RX_EC_ASRC0_CLK_RST_CTL, 0x00 पूर्ण,
	अणु CDC_RX_EC_ASRC0_CTL0, 0x00 पूर्ण,
	अणु CDC_RX_EC_ASRC0_CTL1, 0x00 पूर्ण,
	अणु CDC_RX_EC_ASRC0_FIFO_CTL, 0xA8 पूर्ण,
	अणु CDC_RX_EC_ASRC0_STATUS_FMIN_CNTR_LSB, 0x00 पूर्ण,
	अणु CDC_RX_EC_ASRC0_STATUS_FMIN_CNTR_MSB, 0x00 पूर्ण,
	अणु CDC_RX_EC_ASRC0_STATUS_FMAX_CNTR_LSB, 0x00 पूर्ण,
	अणु CDC_RX_EC_ASRC0_STATUS_FMAX_CNTR_MSB, 0x00 पूर्ण,
	अणु CDC_RX_EC_ASRC0_STATUS_FIFO, 0x00 पूर्ण,
	अणु CDC_RX_EC_ASRC1_CLK_RST_CTL, 0x00 पूर्ण,
	अणु CDC_RX_EC_ASRC1_CTL0, 0x00 पूर्ण,
	अणु CDC_RX_EC_ASRC1_CTL1, 0x00 पूर्ण,
	अणु CDC_RX_EC_ASRC1_FIFO_CTL, 0xA8 पूर्ण,
	अणु CDC_RX_EC_ASRC1_STATUS_FMIN_CNTR_LSB, 0x00 पूर्ण,
	अणु CDC_RX_EC_ASRC1_STATUS_FMIN_CNTR_MSB, 0x00 पूर्ण,
	अणु CDC_RX_EC_ASRC1_STATUS_FMAX_CNTR_LSB, 0x00 पूर्ण,
	अणु CDC_RX_EC_ASRC1_STATUS_FMAX_CNTR_MSB, 0x00 पूर्ण,
	अणु CDC_RX_EC_ASRC1_STATUS_FIFO, 0x00 पूर्ण,
	अणु CDC_RX_EC_ASRC2_CLK_RST_CTL, 0x00 पूर्ण,
	अणु CDC_RX_EC_ASRC2_CTL0, 0x00 पूर्ण,
	अणु CDC_RX_EC_ASRC2_CTL1, 0x00 पूर्ण,
	अणु CDC_RX_EC_ASRC2_FIFO_CTL, 0xA8 पूर्ण,
	अणु CDC_RX_EC_ASRC2_STATUS_FMIN_CNTR_LSB, 0x00 पूर्ण,
	अणु CDC_RX_EC_ASRC2_STATUS_FMIN_CNTR_MSB, 0x00 पूर्ण,
	अणु CDC_RX_EC_ASRC2_STATUS_FMAX_CNTR_LSB, 0x00 पूर्ण,
	अणु CDC_RX_EC_ASRC2_STATUS_FMAX_CNTR_MSB, 0x00 पूर्ण,
	अणु CDC_RX_EC_ASRC2_STATUS_FIFO, 0x00 पूर्ण,
	अणु CDC_RX_DSD0_PATH_CTL, 0x00 पूर्ण,
	अणु CDC_RX_DSD0_CFG0, 0x00 पूर्ण,
	अणु CDC_RX_DSD0_CFG1, 0x62 पूर्ण,
	अणु CDC_RX_DSD0_CFG2, 0x96 पूर्ण,
	अणु CDC_RX_DSD1_PATH_CTL, 0x00 पूर्ण,
	अणु CDC_RX_DSD1_CFG0, 0x00 पूर्ण,
	अणु CDC_RX_DSD1_CFG1, 0x62 पूर्ण,
	अणु CDC_RX_DSD1_CFG2, 0x96 पूर्ण,
पूर्ण;

अटल bool rx_is_wronly_रेजिस्टर(काष्ठा device *dev,
					अचिन्हित पूर्णांक reg)
अणु
	चयन (reg) अणु
	हाल CDC_RX_BCL_VBAT_GAIN_UPD_MON:
	हाल CDC_RX_INTR_CTRL_CLR_COMMIT:
	हाल CDC_RX_INTR_CTRL_PIN1_CLEAR0:
	हाल CDC_RX_INTR_CTRL_PIN2_CLEAR0:
		वापस true;
	पूर्ण

	वापस false;
पूर्ण

अटल bool rx_is_अस्थिर_रेजिस्टर(काष्ठा device *dev, अचिन्हित पूर्णांक reg)
अणु
	/* Update अस्थिर list क्रम rx/tx macros */
	चयन (reg) अणु
	हाल CDC_RX_TOP_HPHL_COMP_RD_LSB:
	हाल CDC_RX_TOP_HPHL_COMP_WR_LSB:
	हाल CDC_RX_TOP_HPHL_COMP_RD_MSB:
	हाल CDC_RX_TOP_HPHL_COMP_WR_MSB:
	हाल CDC_RX_TOP_HPHR_COMP_RD_LSB:
	हाल CDC_RX_TOP_HPHR_COMP_WR_LSB:
	हाल CDC_RX_TOP_HPHR_COMP_RD_MSB:
	हाल CDC_RX_TOP_HPHR_COMP_WR_MSB:
	हाल CDC_RX_TOP_DSD0_DEBUG_CFG2:
	हाल CDC_RX_TOP_DSD1_DEBUG_CFG2:
	हाल CDC_RX_BCL_VBAT_GAIN_MON_VAL:
	हाल CDC_RX_BCL_VBAT_DECODE_ST:
	हाल CDC_RX_INTR_CTRL_PIN1_STATUS0:
	हाल CDC_RX_INTR_CTRL_PIN2_STATUS0:
	हाल CDC_RX_COMPANDER0_CTL6:
	हाल CDC_RX_COMPANDER1_CTL6:
	हाल CDC_RX_EC_ASRC0_STATUS_FMIN_CNTR_LSB:
	हाल CDC_RX_EC_ASRC0_STATUS_FMIN_CNTR_MSB:
	हाल CDC_RX_EC_ASRC0_STATUS_FMAX_CNTR_LSB:
	हाल CDC_RX_EC_ASRC0_STATUS_FMAX_CNTR_MSB:
	हाल CDC_RX_EC_ASRC0_STATUS_FIFO:
	हाल CDC_RX_EC_ASRC1_STATUS_FMIN_CNTR_LSB:
	हाल CDC_RX_EC_ASRC1_STATUS_FMIN_CNTR_MSB:
	हाल CDC_RX_EC_ASRC1_STATUS_FMAX_CNTR_LSB:
	हाल CDC_RX_EC_ASRC1_STATUS_FMAX_CNTR_MSB:
	हाल CDC_RX_EC_ASRC1_STATUS_FIFO:
	हाल CDC_RX_EC_ASRC2_STATUS_FMIN_CNTR_LSB:
	हाल CDC_RX_EC_ASRC2_STATUS_FMIN_CNTR_MSB:
	हाल CDC_RX_EC_ASRC2_STATUS_FMAX_CNTR_LSB:
	हाल CDC_RX_EC_ASRC2_STATUS_FMAX_CNTR_MSB:
	हाल CDC_RX_EC_ASRC2_STATUS_FIFO:
		वापस true;
	पूर्ण
	वापस false;
पूर्ण

अटल bool rx_is_rw_रेजिस्टर(काष्ठा device *dev, अचिन्हित पूर्णांक reg)
अणु
	चयन (reg) अणु
	हाल CDC_RX_TOP_TOP_CFG0:
	हाल CDC_RX_TOP_SWR_CTRL:
	हाल CDC_RX_TOP_DEBUG:
	हाल CDC_RX_TOP_DEBUG_BUS:
	हाल CDC_RX_TOP_DEBUG_EN0:
	हाल CDC_RX_TOP_DEBUG_EN1:
	हाल CDC_RX_TOP_DEBUG_EN2:
	हाल CDC_RX_TOP_HPHL_COMP_WR_LSB:
	हाल CDC_RX_TOP_HPHL_COMP_WR_MSB:
	हाल CDC_RX_TOP_HPHL_COMP_LUT:
	हाल CDC_RX_TOP_HPHR_COMP_WR_LSB:
	हाल CDC_RX_TOP_HPHR_COMP_WR_MSB:
	हाल CDC_RX_TOP_HPHR_COMP_LUT:
	हाल CDC_RX_TOP_DSD0_DEBUG_CFG0:
	हाल CDC_RX_TOP_DSD0_DEBUG_CFG1:
	हाल CDC_RX_TOP_DSD0_DEBUG_CFG3:
	हाल CDC_RX_TOP_DSD1_DEBUG_CFG0:
	हाल CDC_RX_TOP_DSD1_DEBUG_CFG1:
	हाल CDC_RX_TOP_DSD1_DEBUG_CFG3:
	हाल CDC_RX_TOP_RX_I2S_CTL:
	हाल CDC_RX_TOP_TX_I2S2_CTL:
	हाल CDC_RX_TOP_I2S_CLK:
	हाल CDC_RX_TOP_I2S_RESET:
	हाल CDC_RX_TOP_I2S_MUX:
	हाल CDC_RX_CLK_RST_CTRL_MCLK_CONTROL:
	हाल CDC_RX_CLK_RST_CTRL_FS_CNT_CONTROL:
	हाल CDC_RX_CLK_RST_CTRL_SWR_CONTROL:
	हाल CDC_RX_CLK_RST_CTRL_DSD_CONTROL:
	हाल CDC_RX_CLK_RST_CTRL_ASRC_SHARE_CONTROL:
	हाल CDC_RX_SOFTCLIP_CRC:
	हाल CDC_RX_SOFTCLIP_SOFTCLIP_CTRL:
	हाल CDC_RX_INP_MUX_RX_INT0_CFG0:
	हाल CDC_RX_INP_MUX_RX_INT0_CFG1:
	हाल CDC_RX_INP_MUX_RX_INT1_CFG0:
	हाल CDC_RX_INP_MUX_RX_INT1_CFG1:
	हाल CDC_RX_INP_MUX_RX_INT2_CFG0:
	हाल CDC_RX_INP_MUX_RX_INT2_CFG1:
	हाल CDC_RX_INP_MUX_RX_MIX_CFG4:
	हाल CDC_RX_INP_MUX_RX_MIX_CFG5:
	हाल CDC_RX_INP_MUX_SIDETONE_SRC_CFG0:
	हाल CDC_RX_CLSH_CRC:
	हाल CDC_RX_CLSH_DLY_CTRL:
	हाल CDC_RX_CLSH_DECAY_CTRL:
	हाल CDC_RX_CLSH_HPH_V_PA:
	हाल CDC_RX_CLSH_EAR_V_PA:
	हाल CDC_RX_CLSH_HPH_V_HD:
	हाल CDC_RX_CLSH_EAR_V_HD:
	हाल CDC_RX_CLSH_K1_MSB:
	हाल CDC_RX_CLSH_K1_LSB:
	हाल CDC_RX_CLSH_K2_MSB:
	हाल CDC_RX_CLSH_K2_LSB:
	हाल CDC_RX_CLSH_IDLE_CTRL:
	हाल CDC_RX_CLSH_IDLE_HPH:
	हाल CDC_RX_CLSH_IDLE_EAR:
	हाल CDC_RX_CLSH_TEST0:
	हाल CDC_RX_CLSH_TEST1:
	हाल CDC_RX_CLSH_OVR_VREF:
	हाल CDC_RX_CLSH_CLSG_CTL:
	हाल CDC_RX_CLSH_CLSG_CFG1:
	हाल CDC_RX_CLSH_CLSG_CFG2:
	हाल CDC_RX_BCL_VBAT_PATH_CTL:
	हाल CDC_RX_BCL_VBAT_CFG:
	हाल CDC_RX_BCL_VBAT_ADC_CAL1:
	हाल CDC_RX_BCL_VBAT_ADC_CAL2:
	हाल CDC_RX_BCL_VBAT_ADC_CAL3:
	हाल CDC_RX_BCL_VBAT_PK_EST1:
	हाल CDC_RX_BCL_VBAT_PK_EST2:
	हाल CDC_RX_BCL_VBAT_PK_EST3:
	हाल CDC_RX_BCL_VBAT_RF_PROC1:
	हाल CDC_RX_BCL_VBAT_RF_PROC2:
	हाल CDC_RX_BCL_VBAT_TAC1:
	हाल CDC_RX_BCL_VBAT_TAC2:
	हाल CDC_RX_BCL_VBAT_TAC3:
	हाल CDC_RX_BCL_VBAT_TAC4:
	हाल CDC_RX_BCL_VBAT_GAIN_UPD1:
	हाल CDC_RX_BCL_VBAT_GAIN_UPD2:
	हाल CDC_RX_BCL_VBAT_GAIN_UPD3:
	हाल CDC_RX_BCL_VBAT_GAIN_UPD4:
	हाल CDC_RX_BCL_VBAT_GAIN_UPD5:
	हाल CDC_RX_BCL_VBAT_DEBUG1:
	हाल CDC_RX_BCL_VBAT_BAN:
	हाल CDC_RX_BCL_VBAT_BCL_GAIN_UPD1:
	हाल CDC_RX_BCL_VBAT_BCL_GAIN_UPD2:
	हाल CDC_RX_BCL_VBAT_BCL_GAIN_UPD3:
	हाल CDC_RX_BCL_VBAT_BCL_GAIN_UPD4:
	हाल CDC_RX_BCL_VBAT_BCL_GAIN_UPD5:
	हाल CDC_RX_BCL_VBAT_BCL_GAIN_UPD6:
	हाल CDC_RX_BCL_VBAT_BCL_GAIN_UPD7:
	हाल CDC_RX_BCL_VBAT_BCL_GAIN_UPD8:
	हाल CDC_RX_BCL_VBAT_BCL_GAIN_UPD9:
	हाल CDC_RX_BCL_VBAT_ATTN1:
	हाल CDC_RX_BCL_VBAT_ATTN2:
	हाल CDC_RX_BCL_VBAT_ATTN3:
	हाल CDC_RX_BCL_VBAT_DECODE_CTL1:
	हाल CDC_RX_BCL_VBAT_DECODE_CTL2:
	हाल CDC_RX_BCL_VBAT_DECODE_CFG1:
	हाल CDC_RX_BCL_VBAT_DECODE_CFG2:
	हाल CDC_RX_BCL_VBAT_DECODE_CFG3:
	हाल CDC_RX_BCL_VBAT_DECODE_CFG4:
	हाल CDC_RX_INTR_CTRL_CFG:
	हाल CDC_RX_INTR_CTRL_PIN1_MASK0:
	हाल CDC_RX_INTR_CTRL_PIN2_MASK0:
	हाल CDC_RX_INTR_CTRL_LEVEL0:
	हाल CDC_RX_INTR_CTRL_BYPASS0:
	हाल CDC_RX_INTR_CTRL_SET0:
	हाल CDC_RX_RX0_RX_PATH_CTL:
	हाल CDC_RX_RX0_RX_PATH_CFG0:
	हाल CDC_RX_RX0_RX_PATH_CFG1:
	हाल CDC_RX_RX0_RX_PATH_CFG2:
	हाल CDC_RX_RX0_RX_PATH_CFG3:
	हाल CDC_RX_RX0_RX_VOL_CTL:
	हाल CDC_RX_RX0_RX_PATH_MIX_CTL:
	हाल CDC_RX_RX0_RX_PATH_MIX_CFG:
	हाल CDC_RX_RX0_RX_VOL_MIX_CTL:
	हाल CDC_RX_RX0_RX_PATH_SEC1:
	हाल CDC_RX_RX0_RX_PATH_SEC2:
	हाल CDC_RX_RX0_RX_PATH_SEC3:
	हाल CDC_RX_RX0_RX_PATH_SEC4:
	हाल CDC_RX_RX0_RX_PATH_SEC7:
	हाल CDC_RX_RX0_RX_PATH_MIX_SEC0:
	हाल CDC_RX_RX0_RX_PATH_MIX_SEC1:
	हाल CDC_RX_RX0_RX_PATH_DSM_CTL:
	हाल CDC_RX_RX0_RX_PATH_DSM_DATA1:
	हाल CDC_RX_RX0_RX_PATH_DSM_DATA2:
	हाल CDC_RX_RX0_RX_PATH_DSM_DATA3:
	हाल CDC_RX_RX0_RX_PATH_DSM_DATA4:
	हाल CDC_RX_RX0_RX_PATH_DSM_DATA5:
	हाल CDC_RX_RX0_RX_PATH_DSM_DATA6:
	हाल CDC_RX_RX1_RX_PATH_CTL:
	हाल CDC_RX_RX1_RX_PATH_CFG0:
	हाल CDC_RX_RX1_RX_PATH_CFG1:
	हाल CDC_RX_RX1_RX_PATH_CFG2:
	हाल CDC_RX_RX1_RX_PATH_CFG3:
	हाल CDC_RX_RX1_RX_VOL_CTL:
	हाल CDC_RX_RX1_RX_PATH_MIX_CTL:
	हाल CDC_RX_RX1_RX_PATH_MIX_CFG:
	हाल CDC_RX_RX1_RX_VOL_MIX_CTL:
	हाल CDC_RX_RX1_RX_PATH_SEC1:
	हाल CDC_RX_RX1_RX_PATH_SEC2:
	हाल CDC_RX_RX1_RX_PATH_SEC3:
	हाल CDC_RX_RX1_RX_PATH_SEC4:
	हाल CDC_RX_RX1_RX_PATH_SEC7:
	हाल CDC_RX_RX1_RX_PATH_MIX_SEC0:
	हाल CDC_RX_RX1_RX_PATH_MIX_SEC1:
	हाल CDC_RX_RX1_RX_PATH_DSM_CTL:
	हाल CDC_RX_RX1_RX_PATH_DSM_DATA1:
	हाल CDC_RX_RX1_RX_PATH_DSM_DATA2:
	हाल CDC_RX_RX1_RX_PATH_DSM_DATA3:
	हाल CDC_RX_RX1_RX_PATH_DSM_DATA4:
	हाल CDC_RX_RX1_RX_PATH_DSM_DATA5:
	हाल CDC_RX_RX1_RX_PATH_DSM_DATA6:
	हाल CDC_RX_RX2_RX_PATH_CTL:
	हाल CDC_RX_RX2_RX_PATH_CFG0:
	हाल CDC_RX_RX2_RX_PATH_CFG1:
	हाल CDC_RX_RX2_RX_PATH_CFG2:
	हाल CDC_RX_RX2_RX_PATH_CFG3:
	हाल CDC_RX_RX2_RX_VOL_CTL:
	हाल CDC_RX_RX2_RX_PATH_MIX_CTL:
	हाल CDC_RX_RX2_RX_PATH_MIX_CFG:
	हाल CDC_RX_RX2_RX_VOL_MIX_CTL:
	हाल CDC_RX_RX2_RX_PATH_SEC0:
	हाल CDC_RX_RX2_RX_PATH_SEC1:
	हाल CDC_RX_RX2_RX_PATH_SEC2:
	हाल CDC_RX_RX2_RX_PATH_SEC3:
	हाल CDC_RX_RX2_RX_PATH_SEC4:
	हाल CDC_RX_RX2_RX_PATH_SEC5:
	हाल CDC_RX_RX2_RX_PATH_SEC6:
	हाल CDC_RX_RX2_RX_PATH_SEC7:
	हाल CDC_RX_RX2_RX_PATH_MIX_SEC0:
	हाल CDC_RX_RX2_RX_PATH_MIX_SEC1:
	हाल CDC_RX_RX2_RX_PATH_DSM_CTL:
	हाल CDC_RX_IDLE_DETECT_PATH_CTL:
	हाल CDC_RX_IDLE_DETECT_CFG0:
	हाल CDC_RX_IDLE_DETECT_CFG1:
	हाल CDC_RX_IDLE_DETECT_CFG2:
	हाल CDC_RX_IDLE_DETECT_CFG3:
	हाल CDC_RX_COMPANDER0_CTL0:
	हाल CDC_RX_COMPANDER0_CTL1:
	हाल CDC_RX_COMPANDER0_CTL2:
	हाल CDC_RX_COMPANDER0_CTL3:
	हाल CDC_RX_COMPANDER0_CTL4:
	हाल CDC_RX_COMPANDER0_CTL5:
	हाल CDC_RX_COMPANDER0_CTL7:
	हाल CDC_RX_COMPANDER1_CTL0:
	हाल CDC_RX_COMPANDER1_CTL1:
	हाल CDC_RX_COMPANDER1_CTL2:
	हाल CDC_RX_COMPANDER1_CTL3:
	हाल CDC_RX_COMPANDER1_CTL4:
	हाल CDC_RX_COMPANDER1_CTL5:
	हाल CDC_RX_COMPANDER1_CTL7:
	हाल CDC_RX_SIDETONE_IIR0_IIR_PATH_CTL:
	हाल CDC_RX_SIDETONE_IIR0_IIR_GAIN_B1_CTL:
	हाल CDC_RX_SIDETONE_IIR0_IIR_GAIN_B2_CTL:
	हाल CDC_RX_SIDETONE_IIR0_IIR_GAIN_B3_CTL:
	हाल CDC_RX_SIDETONE_IIR0_IIR_GAIN_B4_CTL:
	हाल CDC_RX_SIDETONE_IIR0_IIR_GAIN_B5_CTL:
	हाल CDC_RX_SIDETONE_IIR0_IIR_GAIN_B6_CTL:
	हाल CDC_RX_SIDETONE_IIR0_IIR_GAIN_B7_CTL:
	हाल CDC_RX_SIDETONE_IIR0_IIR_GAIN_B8_CTL:
	हाल CDC_RX_SIDETONE_IIR0_IIR_CTL:
	हाल CDC_RX_SIDETONE_IIR0_IIR_GAIN_TIMER_CTL:
	हाल CDC_RX_SIDETONE_IIR0_IIR_COEF_B1_CTL:
	हाल CDC_RX_SIDETONE_IIR0_IIR_COEF_B2_CTL:
	हाल CDC_RX_SIDETONE_IIR1_IIR_PATH_CTL:
	हाल CDC_RX_SIDETONE_IIR1_IIR_GAIN_B1_CTL:
	हाल CDC_RX_SIDETONE_IIR1_IIR_GAIN_B2_CTL:
	हाल CDC_RX_SIDETONE_IIR1_IIR_GAIN_B3_CTL:
	हाल CDC_RX_SIDETONE_IIR1_IIR_GAIN_B4_CTL:
	हाल CDC_RX_SIDETONE_IIR1_IIR_GAIN_B5_CTL:
	हाल CDC_RX_SIDETONE_IIR1_IIR_GAIN_B6_CTL:
	हाल CDC_RX_SIDETONE_IIR1_IIR_GAIN_B7_CTL:
	हाल CDC_RX_SIDETONE_IIR1_IIR_GAIN_B8_CTL:
	हाल CDC_RX_SIDETONE_IIR1_IIR_CTL:
	हाल CDC_RX_SIDETONE_IIR1_IIR_GAIN_TIMER_CTL:
	हाल CDC_RX_SIDETONE_IIR1_IIR_COEF_B1_CTL:
	हाल CDC_RX_SIDETONE_IIR1_IIR_COEF_B2_CTL:
	हाल CDC_RX_IIR_INP_MUX_IIR0_MIX_CFG0:
	हाल CDC_RX_IIR_INP_MUX_IIR0_MIX_CFG1:
	हाल CDC_RX_IIR_INP_MUX_IIR0_MIX_CFG2:
	हाल CDC_RX_IIR_INP_MUX_IIR0_MIX_CFG3:
	हाल CDC_RX_IIR_INP_MUX_IIR1_MIX_CFG0:
	हाल CDC_RX_IIR_INP_MUX_IIR1_MIX_CFG1:
	हाल CDC_RX_IIR_INP_MUX_IIR1_MIX_CFG2:
	हाल CDC_RX_IIR_INP_MUX_IIR1_MIX_CFG3:
	हाल CDC_RX_SIDETONE_SRC0_ST_SRC_PATH_CTL:
	हाल CDC_RX_SIDETONE_SRC0_ST_SRC_PATH_CFG1:
	हाल CDC_RX_SIDETONE_SRC1_ST_SRC_PATH_CTL:
	हाल CDC_RX_SIDETONE_SRC1_ST_SRC_PATH_CFG1:
	हाल CDC_RX_EC_REF_HQ0_EC_REF_HQ_PATH_CTL:
	हाल CDC_RX_EC_REF_HQ0_EC_REF_HQ_CFG0:
	हाल CDC_RX_EC_REF_HQ1_EC_REF_HQ_PATH_CTL:
	हाल CDC_RX_EC_REF_HQ1_EC_REF_HQ_CFG0:
	हाल CDC_RX_EC_REF_HQ2_EC_REF_HQ_PATH_CTL:
	हाल CDC_RX_EC_REF_HQ2_EC_REF_HQ_CFG0:
	हाल CDC_RX_EC_ASRC0_CLK_RST_CTL:
	हाल CDC_RX_EC_ASRC0_CTL0:
	हाल CDC_RX_EC_ASRC0_CTL1:
	हाल CDC_RX_EC_ASRC0_FIFO_CTL:
	हाल CDC_RX_EC_ASRC1_CLK_RST_CTL:
	हाल CDC_RX_EC_ASRC1_CTL0:
	हाल CDC_RX_EC_ASRC1_CTL1:
	हाल CDC_RX_EC_ASRC1_FIFO_CTL:
	हाल CDC_RX_EC_ASRC2_CLK_RST_CTL:
	हाल CDC_RX_EC_ASRC2_CTL0:
	हाल CDC_RX_EC_ASRC2_CTL1:
	हाल CDC_RX_EC_ASRC2_FIFO_CTL:
	हाल CDC_RX_DSD0_PATH_CTL:
	हाल CDC_RX_DSD0_CFG0:
	हाल CDC_RX_DSD0_CFG1:
	हाल CDC_RX_DSD0_CFG2:
	हाल CDC_RX_DSD1_PATH_CTL:
	हाल CDC_RX_DSD1_CFG0:
	हाल CDC_RX_DSD1_CFG1:
	हाल CDC_RX_DSD1_CFG2:
		वापस true;
	पूर्ण

	वापस false;
पूर्ण

अटल bool rx_is_ग_लिखोable_रेजिस्टर(काष्ठा device *dev, अचिन्हित पूर्णांक reg)
अणु
	bool ret;

	ret = rx_is_rw_रेजिस्टर(dev, reg);
	अगर (!ret)
		वापस rx_is_wronly_रेजिस्टर(dev, reg);

	वापस ret;
पूर्ण

अटल bool rx_is_पढ़ोable_रेजिस्टर(काष्ठा device *dev, अचिन्हित पूर्णांक reg)
अणु
	चयन (reg) अणु
	हाल CDC_RX_TOP_HPHL_COMP_RD_LSB:
	हाल CDC_RX_TOP_HPHL_COMP_RD_MSB:
	हाल CDC_RX_TOP_HPHR_COMP_RD_LSB:
	हाल CDC_RX_TOP_HPHR_COMP_RD_MSB:
	हाल CDC_RX_TOP_DSD0_DEBUG_CFG2:
	हाल CDC_RX_TOP_DSD1_DEBUG_CFG2:
	हाल CDC_RX_BCL_VBAT_GAIN_MON_VAL:
	हाल CDC_RX_BCL_VBAT_DECODE_ST:
	हाल CDC_RX_INTR_CTRL_PIN1_STATUS0:
	हाल CDC_RX_INTR_CTRL_PIN2_STATUS0:
	हाल CDC_RX_COMPANDER0_CTL6:
	हाल CDC_RX_COMPANDER1_CTL6:
	हाल CDC_RX_EC_ASRC0_STATUS_FMIN_CNTR_LSB:
	हाल CDC_RX_EC_ASRC0_STATUS_FMIN_CNTR_MSB:
	हाल CDC_RX_EC_ASRC0_STATUS_FMAX_CNTR_LSB:
	हाल CDC_RX_EC_ASRC0_STATUS_FMAX_CNTR_MSB:
	हाल CDC_RX_EC_ASRC0_STATUS_FIFO:
	हाल CDC_RX_EC_ASRC1_STATUS_FMIN_CNTR_LSB:
	हाल CDC_RX_EC_ASRC1_STATUS_FMIN_CNTR_MSB:
	हाल CDC_RX_EC_ASRC1_STATUS_FMAX_CNTR_LSB:
	हाल CDC_RX_EC_ASRC1_STATUS_FMAX_CNTR_MSB:
	हाल CDC_RX_EC_ASRC1_STATUS_FIFO:
	हाल CDC_RX_EC_ASRC2_STATUS_FMIN_CNTR_LSB:
	हाल CDC_RX_EC_ASRC2_STATUS_FMIN_CNTR_MSB:
	हाल CDC_RX_EC_ASRC2_STATUS_FMAX_CNTR_LSB:
	हाल CDC_RX_EC_ASRC2_STATUS_FMAX_CNTR_MSB:
	हाल CDC_RX_EC_ASRC2_STATUS_FIFO:
		वापस true;
	पूर्ण

	वापस rx_is_rw_रेजिस्टर(dev, reg);
पूर्ण

अटल स्थिर काष्ठा regmap_config rx_regmap_config = अणु
	.name = "rx_macro",
	.reg_bits = 16,
	.val_bits = 32, /* 8 but with 32 bit पढ़ो/ग_लिखो */
	.reg_stride = 4,
	.cache_type = REGCACHE_FLAT,
	.reg_शेषs = rx_शेषs,
	.num_reg_शेषs = ARRAY_SIZE(rx_शेषs),
	.max_रेजिस्टर = RX_MAX_OFFSET,
	.ग_लिखोable_reg = rx_is_ग_लिखोable_रेजिस्टर,
	.अस्थिर_reg = rx_is_अस्थिर_रेजिस्टर,
	.पढ़ोable_reg = rx_is_पढ़ोable_रेजिस्टर,
पूर्ण;

अटल पूर्णांक rx_macro_पूर्णांक_dem_inp_mux_put(काष्ठा snd_kcontrol *kcontrol,
					काष्ठा snd_ctl_elem_value *ucontrol)
अणु
	काष्ठा snd_soc_dapm_widget *widget = snd_soc_dapm_kcontrol_widget(kcontrol);
	काष्ठा snd_soc_component *component = snd_soc_dapm_to_component(widget->dapm);
	काष्ठा soc_क्रमागत *e = (काष्ठा soc_क्रमागत *)kcontrol->निजी_value;
	अचिन्हित लघु look_ahead_dly_reg;
	अचिन्हित पूर्णांक val;

	val = ucontrol->value.क्रमागतerated.item[0];

	अगर (e->reg == CDC_RX_RX0_RX_PATH_CFG1)
		look_ahead_dly_reg = CDC_RX_RX0_RX_PATH_CFG0;
	अन्यथा अगर (e->reg == CDC_RX_RX1_RX_PATH_CFG1)
		look_ahead_dly_reg = CDC_RX_RX1_RX_PATH_CFG0;

	/* Set Look Ahead Delay */
	अगर (val)
		snd_soc_component_update_bits(component, look_ahead_dly_reg,
					      CDC_RX_DLY_ZN_EN_MASK,
					      CDC_RX_DLY_ZN_ENABLE);
	अन्यथा
		snd_soc_component_update_bits(component, look_ahead_dly_reg,
					      CDC_RX_DLY_ZN_EN_MASK, 0);
	/* Set DEM INP Select */
	वापस snd_soc_dapm_put_क्रमागत_द्विगुन(kcontrol, ucontrol);
पूर्ण

अटल स्थिर काष्ठा snd_kcontrol_new rx_पूर्णांक0_dem_inp_mux =
		SOC_DAPM_ENUM_EXT("rx_int0_dem_inp", rx_पूर्णांक0_dem_inp_क्रमागत,
		  snd_soc_dapm_get_क्रमागत_द्विगुन, rx_macro_पूर्णांक_dem_inp_mux_put);
अटल स्थिर काष्ठा snd_kcontrol_new rx_पूर्णांक1_dem_inp_mux =
		SOC_DAPM_ENUM_EXT("rx_int1_dem_inp", rx_पूर्णांक1_dem_inp_क्रमागत,
		  snd_soc_dapm_get_क्रमागत_द्विगुन, rx_macro_पूर्णांक_dem_inp_mux_put);

अटल पूर्णांक rx_macro_set_prim_पूर्णांकerpolator_rate(काष्ठा snd_soc_dai *dai,
					       पूर्णांक rate_reg_val, u32 sample_rate)
अणु

	u8 पूर्णांक_1_mix1_inp;
	u32 j, port;
	u16 पूर्णांक_mux_cfg0, पूर्णांक_mux_cfg1;
	u16 पूर्णांक_fs_reg;
	u8 inp0_sel, inp1_sel, inp2_sel;
	काष्ठा snd_soc_component *component = dai->component;
	काष्ठा rx_macro *rx = snd_soc_component_get_drvdata(component);

	क्रम_each_set_bit(port, &rx->active_ch_mask[dai->id], RX_MACRO_PORTS_MAX) अणु
		पूर्णांक_1_mix1_inp = port;
		पूर्णांक_mux_cfg0 = CDC_RX_INP_MUX_RX_INT0_CFG0;
		/*
		 * Loop through all पूर्णांकerpolator MUX inमाला_दो and find out
		 * to which पूर्णांकerpolator input, the rx port
		 * is connected
		 */
		क्रम (j = 0; j < INTERP_MAX; j++) अणु
			पूर्णांक_mux_cfg1 = पूर्णांक_mux_cfg0 + 4;

			inp0_sel = snd_soc_component_पढ़ो_field(component, पूर्णांक_mux_cfg0,
								CDC_RX_INTX_1_MIX_INP0_SEL_MASK);
			inp1_sel = snd_soc_component_पढ़ो_field(component, पूर्णांक_mux_cfg0,
								CDC_RX_INTX_1_MIX_INP1_SEL_MASK);
			inp2_sel = snd_soc_component_पढ़ो_field(component, पूर्णांक_mux_cfg1,
								CDC_RX_INTX_1_MIX_INP2_SEL_MASK);

			अगर ((inp0_sel == पूर्णांक_1_mix1_inp + INTn_1_INP_SEL_RX0) ||
			    (inp1_sel == पूर्णांक_1_mix1_inp + INTn_1_INP_SEL_RX0) ||
			    (inp2_sel == पूर्णांक_1_mix1_inp + INTn_1_INP_SEL_RX0)) अणु
				पूर्णांक_fs_reg = CDC_RX_RXn_RX_PATH_CTL(j);
				/* sample_rate is in Hz */
				snd_soc_component_update_bits(component, पूर्णांक_fs_reg,
							      CDC_RX_PATH_PCM_RATE_MASK,
							      rate_reg_val);
			पूर्ण
			पूर्णांक_mux_cfg0 += 8;
		पूर्ण
	पूर्ण

	वापस 0;
पूर्ण

अटल पूर्णांक rx_macro_set_mix_पूर्णांकerpolator_rate(काष्ठा snd_soc_dai *dai,
					      पूर्णांक rate_reg_val, u32 sample_rate)
अणु

	u8 पूर्णांक_2_inp;
	u32 j, port;
	u16 पूर्णांक_mux_cfg1, पूर्णांक_fs_reg;
	u8 पूर्णांक_mux_cfg1_val;
	काष्ठा snd_soc_component *component = dai->component;
	काष्ठा rx_macro *rx = snd_soc_component_get_drvdata(component);

	क्रम_each_set_bit(port, &rx->active_ch_mask[dai->id], RX_MACRO_PORTS_MAX) अणु
		पूर्णांक_2_inp = port;

		पूर्णांक_mux_cfg1 = CDC_RX_INP_MUX_RX_INT0_CFG1;
		क्रम (j = 0; j < INTERP_MAX; j++) अणु
			पूर्णांक_mux_cfg1_val = snd_soc_component_पढ़ो_field(component, पूर्णांक_mux_cfg1,
									CDC_RX_INTX_2_SEL_MASK);

			अगर (पूर्णांक_mux_cfg1_val == पूर्णांक_2_inp + INTn_2_INP_SEL_RX0) अणु
				पूर्णांक_fs_reg = CDC_RX_RXn_RX_PATH_MIX_CTL(j);
				snd_soc_component_update_bits(component, पूर्णांक_fs_reg,
							      CDC_RX_RXn_MIX_PCM_RATE_MASK,
							      rate_reg_val);
			पूर्ण
			पूर्णांक_mux_cfg1 += 8;
		पूर्ण
	पूर्ण
	वापस 0;
पूर्ण

अटल पूर्णांक rx_macro_set_पूर्णांकerpolator_rate(काष्ठा snd_soc_dai *dai,
					  u32 sample_rate)
अणु
	पूर्णांक rate_val = 0;
	पूर्णांक i, ret;

	क्रम (i = 0; i < ARRAY_SIZE(sr_val_tbl); i++)
		अगर (sample_rate == sr_val_tbl[i].sample_rate)
			rate_val = sr_val_tbl[i].rate_val;

	ret = rx_macro_set_prim_पूर्णांकerpolator_rate(dai, rate_val, sample_rate);
	अगर (ret)
		वापस ret;

	ret = rx_macro_set_mix_पूर्णांकerpolator_rate(dai, rate_val, sample_rate);

	वापस ret;
पूर्ण

अटल पूर्णांक rx_macro_hw_params(काष्ठा snd_pcm_substream *substream,
			      काष्ठा snd_pcm_hw_params *params,
			      काष्ठा snd_soc_dai *dai)
अणु
	काष्ठा snd_soc_component *component = dai->component;
	काष्ठा rx_macro *rx = snd_soc_component_get_drvdata(component);
	पूर्णांक ret;

	चयन (substream->stream) अणु
	हाल SNDRV_PCM_STREAM_PLAYBACK:
		ret = rx_macro_set_पूर्णांकerpolator_rate(dai, params_rate(params));
		अगर (ret) अणु
			dev_err(component->dev, "%s: cannot set sample rate: %u\n",
				__func__, params_rate(params));
			वापस ret;
		पूर्ण
		rx->bit_width[dai->id] = params_width(params);
		अवरोध;
	शेष:
		अवरोध;
	पूर्ण
	वापस 0;
पूर्ण

अटल पूर्णांक rx_macro_get_channel_map(काष्ठा snd_soc_dai *dai,
				    अचिन्हित पूर्णांक *tx_num, अचिन्हित पूर्णांक *tx_slot,
				    अचिन्हित पूर्णांक *rx_num, अचिन्हित पूर्णांक *rx_slot)
अणु
	काष्ठा snd_soc_component *component = dai->component;
	काष्ठा rx_macro *rx = snd_soc_component_get_drvdata(component);
	u16 val, mask = 0, cnt = 0, temp;

	चयन (dai->id) अणु
	हाल RX_MACRO_AIF1_PB:
	हाल RX_MACRO_AIF2_PB:
	हाल RX_MACRO_AIF3_PB:
	हाल RX_MACRO_AIF4_PB:
		क्रम_each_set_bit(temp, &rx->active_ch_mask[dai->id],
			 RX_MACRO_PORTS_MAX) अणु
			mask |= (1 << temp);
			अगर (++cnt == RX_MACRO_MAX_DMA_CH_PER_PORT)
				अवरोध;
		पूर्ण
		/*
		 * CDC_DMA_RX_0 port drives RX0/RX1 -- ch_mask 0x1/0x2/0x3
		 * CDC_DMA_RX_1 port drives RX2/RX3 -- ch_mask 0x1/0x2/0x3
		 * CDC_DMA_RX_2 port drives RX4     -- ch_mask 0x1
		 * CDC_DMA_RX_3 port drives RX5     -- ch_mask 0x1
		 * AIFn can pair to any CDC_DMA_RX_n port.
		 * In general, below convention is used::
		 * CDC_DMA_RX_0(AIF1)/CDC_DMA_RX_1(AIF2)/
		 * CDC_DMA_RX_2(AIF3)/CDC_DMA_RX_3(AIF4)
		 */
		अगर (mask & 0x0C)
			mask = mask >> 2;
		अगर ((mask & 0x10) || (mask & 0x20))
			mask = 0x1;
		*rx_slot = mask;
		*rx_num = rx->active_ch_cnt[dai->id];
		अवरोध;
	हाल RX_MACRO_AIF_ECHO:
		val = snd_soc_component_पढ़ो(component,	CDC_RX_INP_MUX_RX_MIX_CFG4);
		अगर (val & RX_MACRO_EC_MIX_TX0_MASK) अणु
			mask |= 0x1;
			cnt++;
		पूर्ण
		अगर (val & RX_MACRO_EC_MIX_TX1_MASK) अणु
			mask |= 0x2;
			cnt++;
		पूर्ण
		val = snd_soc_component_पढ़ो(component,
			CDC_RX_INP_MUX_RX_MIX_CFG5);
		अगर (val & RX_MACRO_EC_MIX_TX2_MASK) अणु
			mask |= 0x4;
			cnt++;
		पूर्ण
		*tx_slot = mask;
		*tx_num = cnt;
		अवरोध;
	शेष:
		dev_err(component->dev, "%s: Invalid AIF\n", __func__);
		अवरोध;
	पूर्ण
	वापस 0;
पूर्ण

अटल पूर्णांक rx_macro_digital_mute(काष्ठा snd_soc_dai *dai, पूर्णांक mute, पूर्णांक stream)
अणु
	काष्ठा snd_soc_component *component = dai->component;
	uपूर्णांक16_t j, reg, mix_reg, dsm_reg;
	u16 पूर्णांक_mux_cfg0, पूर्णांक_mux_cfg1;
	u8 पूर्णांक_mux_cfg0_val, पूर्णांक_mux_cfg1_val;

	चयन (dai->id) अणु
	हाल RX_MACRO_AIF1_PB:
	हाल RX_MACRO_AIF2_PB:
	हाल RX_MACRO_AIF3_PB:
	हाल RX_MACRO_AIF4_PB:
	क्रम (j = 0; j < INTERP_MAX; j++) अणु
		reg = CDC_RX_RXn_RX_PATH_CTL(j);
		mix_reg = CDC_RX_RXn_RX_PATH_MIX_CTL(j);
		dsm_reg = CDC_RX_RXn_RX_PATH_DSM_CTL(j);

		अगर (mute) अणु
			snd_soc_component_update_bits(component, reg,
						      CDC_RX_PATH_PGA_MUTE_MASK,
						      CDC_RX_PATH_PGA_MUTE_ENABLE);
			snd_soc_component_update_bits(component, mix_reg,
						      CDC_RX_PATH_PGA_MUTE_MASK,
						      CDC_RX_PATH_PGA_MUTE_ENABLE);
		पूर्ण अन्यथा अणु
			snd_soc_component_update_bits(component, reg,
						      CDC_RX_PATH_PGA_MUTE_MASK, 0x0);
			snd_soc_component_update_bits(component, mix_reg,
						      CDC_RX_PATH_PGA_MUTE_MASK, 0x0);
		पूर्ण

		अगर (j == INTERP_AUX)
			dsm_reg = CDC_RX_RX2_RX_PATH_DSM_CTL;

		पूर्णांक_mux_cfg0 = CDC_RX_INP_MUX_RX_INT0_CFG0 + j * 8;
		पूर्णांक_mux_cfg1 = पूर्णांक_mux_cfg0 + 4;
		पूर्णांक_mux_cfg0_val = snd_soc_component_पढ़ो(component, पूर्णांक_mux_cfg0);
		पूर्णांक_mux_cfg1_val = snd_soc_component_पढ़ो(component, पूर्णांक_mux_cfg1);

		अगर (snd_soc_component_पढ़ो(component, dsm_reg) & 0x01) अणु
			अगर (पूर्णांक_mux_cfg0_val || (पूर्णांक_mux_cfg1_val & 0xF0))
				snd_soc_component_update_bits(component, reg, 0x20, 0x20);
			अगर (पूर्णांक_mux_cfg1_val & 0x0F) अणु
				snd_soc_component_update_bits(component, reg, 0x20, 0x20);
				snd_soc_component_update_bits(component, mix_reg, 0x20, 0x20);
			पूर्ण
		पूर्ण
	पूर्ण
		अवरोध;
	शेष:
		अवरोध;
	पूर्ण
	वापस 0;
पूर्ण

अटल स्थिर काष्ठा snd_soc_dai_ops rx_macro_dai_ops = अणु
	.hw_params = rx_macro_hw_params,
	.get_channel_map = rx_macro_get_channel_map,
	.mute_stream = rx_macro_digital_mute,
पूर्ण;

अटल काष्ठा snd_soc_dai_driver rx_macro_dai[] = अणु
	अणु
		.name = "rx_macro_rx1",
		.id = RX_MACRO_AIF1_PB,
		.playback = अणु
			.stream_name = "RX_MACRO_AIF1 Playback",
			.rates = RX_MACRO_RATES | RX_MACRO_FRAC_RATES,
			.क्रमmats = RX_MACRO_FORMATS,
			.rate_max = 384000,
			.rate_min = 8000,
			.channels_min = 1,
			.channels_max = 2,
		पूर्ण,
		.ops = &rx_macro_dai_ops,
	पूर्ण,
	अणु
		.name = "rx_macro_rx2",
		.id = RX_MACRO_AIF2_PB,
		.playback = अणु
			.stream_name = "RX_MACRO_AIF2 Playback",
			.rates = RX_MACRO_RATES | RX_MACRO_FRAC_RATES,
			.क्रमmats = RX_MACRO_FORMATS,
			.rate_max = 384000,
			.rate_min = 8000,
			.channels_min = 1,
			.channels_max = 2,
		पूर्ण,
		.ops = &rx_macro_dai_ops,
	पूर्ण,
	अणु
		.name = "rx_macro_rx3",
		.id = RX_MACRO_AIF3_PB,
		.playback = अणु
			.stream_name = "RX_MACRO_AIF3 Playback",
			.rates = RX_MACRO_RATES | RX_MACRO_FRAC_RATES,
			.क्रमmats = RX_MACRO_FORMATS,
			.rate_max = 384000,
			.rate_min = 8000,
			.channels_min = 1,
			.channels_max = 2,
		पूर्ण,
		.ops = &rx_macro_dai_ops,
	पूर्ण,
	अणु
		.name = "rx_macro_rx4",
		.id = RX_MACRO_AIF4_PB,
		.playback = अणु
			.stream_name = "RX_MACRO_AIF4 Playback",
			.rates = RX_MACRO_RATES | RX_MACRO_FRAC_RATES,
			.क्रमmats = RX_MACRO_FORMATS,
			.rate_max = 384000,
			.rate_min = 8000,
			.channels_min = 1,
			.channels_max = 2,
		पूर्ण,
		.ops = &rx_macro_dai_ops,
	पूर्ण,
	अणु
		.name = "rx_macro_echo",
		.id = RX_MACRO_AIF_ECHO,
		.capture = अणु
			.stream_name = "RX_AIF_ECHO Capture",
			.rates = RX_MACRO_ECHO_RATES,
			.क्रमmats = RX_MACRO_ECHO_FORMATS,
			.rate_max = 48000,
			.rate_min = 8000,
			.channels_min = 1,
			.channels_max = 3,
		पूर्ण,
		.ops = &rx_macro_dai_ops,
	पूर्ण,
पूर्ण;

अटल व्योम rx_macro_mclk_enable(काष्ठा rx_macro *rx, bool mclk_enable)
अणु
	काष्ठा regmap *regmap = rx->regmap;

	अगर (mclk_enable) अणु
		अगर (rx->rx_mclk_users == 0) अणु
			regmap_update_bits(regmap, CDC_RX_CLK_RST_CTRL_MCLK_CONTROL,
					   CDC_RX_CLK_MCLK_EN_MASK |
					   CDC_RX_CLK_MCLK2_EN_MASK,
					   CDC_RX_CLK_MCLK_ENABLE |
					   CDC_RX_CLK_MCLK2_ENABLE);
			regmap_update_bits(regmap, CDC_RX_CLK_RST_CTRL_FS_CNT_CONTROL,
					   CDC_RX_FS_MCLK_CNT_CLR_MASK, 0x00);
			regmap_update_bits(regmap, CDC_RX_CLK_RST_CTRL_FS_CNT_CONTROL,
					   CDC_RX_FS_MCLK_CNT_EN_MASK,
					   CDC_RX_FS_MCLK_CNT_ENABLE);
			regcache_mark_dirty(regmap);
			regcache_sync(regmap);
		पूर्ण
		rx->rx_mclk_users++;
	पूर्ण अन्यथा अणु
		अगर (rx->rx_mclk_users <= 0) अणु
			dev_err(rx->dev, "%s: clock already disabled\n", __func__);
			rx->rx_mclk_users = 0;
			वापस;
		पूर्ण
		rx->rx_mclk_users--;
		अगर (rx->rx_mclk_users == 0) अणु
			regmap_update_bits(regmap, CDC_RX_CLK_RST_CTRL_FS_CNT_CONTROL,
					   CDC_RX_FS_MCLK_CNT_EN_MASK, 0x0);
			regmap_update_bits(regmap, CDC_RX_CLK_RST_CTRL_FS_CNT_CONTROL,
					   CDC_RX_FS_MCLK_CNT_CLR_MASK,
					   CDC_RX_FS_MCLK_CNT_CLR);
			regmap_update_bits(regmap, CDC_RX_CLK_RST_CTRL_MCLK_CONTROL,
					   CDC_RX_CLK_MCLK_EN_MASK |
					   CDC_RX_CLK_MCLK2_EN_MASK, 0x0);
		पूर्ण
	पूर्ण
पूर्ण

अटल पूर्णांक rx_macro_mclk_event(काष्ठा snd_soc_dapm_widget *w,
			       काष्ठा snd_kcontrol *kcontrol, पूर्णांक event)
अणु
	काष्ठा snd_soc_component *component = snd_soc_dapm_to_component(w->dapm);
	काष्ठा rx_macro *rx = snd_soc_component_get_drvdata(component);
	पूर्णांक ret = 0;

	चयन (event) अणु
	हाल SND_SOC_DAPM_PRE_PMU:
		rx_macro_mclk_enable(rx, true);
		अवरोध;
	हाल SND_SOC_DAPM_POST_PMD:
		rx_macro_mclk_enable(rx, false);
		अवरोध;
	शेष:
		dev_err(component->dev, "%s: invalid DAPM event %d\n", __func__, event);
		ret = -EINVAL;
	पूर्ण
	वापस ret;
पूर्ण

अटल bool rx_macro_adie_lb(काष्ठा snd_soc_component *component,
			     पूर्णांक पूर्णांकerp_idx)
अणु
	u16 पूर्णांक_mux_cfg0, पूर्णांक_mux_cfg1;
	u8 पूर्णांक_n_inp0, पूर्णांक_n_inp1, पूर्णांक_n_inp2;

	पूर्णांक_mux_cfg0 = CDC_RX_INP_MUX_RX_INT0_CFG0 + पूर्णांकerp_idx * 8;
	पूर्णांक_mux_cfg1 = पूर्णांक_mux_cfg0 + 4;

	पूर्णांक_n_inp0 = snd_soc_component_पढ़ो_field(component, पूर्णांक_mux_cfg0,
						  CDC_RX_INTX_1_MIX_INP0_SEL_MASK);
	पूर्णांक_n_inp1 = snd_soc_component_पढ़ो_field(component, पूर्णांक_mux_cfg0,
						  CDC_RX_INTX_1_MIX_INP1_SEL_MASK);
	पूर्णांक_n_inp2 = snd_soc_component_पढ़ो_field(component, पूर्णांक_mux_cfg1,
						  CDC_RX_INTX_1_MIX_INP2_SEL_MASK);

	अगर (पूर्णांक_n_inp0 == INTn_1_INP_SEL_DEC0 ||
		पूर्णांक_n_inp0 == INTn_1_INP_SEL_DEC1 ||
		पूर्णांक_n_inp0 == INTn_1_INP_SEL_IIR0 ||
		पूर्णांक_n_inp0 == INTn_1_INP_SEL_IIR1)
		वापस true;

	अगर (पूर्णांक_n_inp1 == INTn_1_INP_SEL_DEC0 ||
		पूर्णांक_n_inp1 == INTn_1_INP_SEL_DEC1 ||
		पूर्णांक_n_inp1 == INTn_1_INP_SEL_IIR0 ||
		पूर्णांक_n_inp1 == INTn_1_INP_SEL_IIR1)
		वापस true;

	अगर (पूर्णांक_n_inp2 == INTn_1_INP_SEL_DEC0 ||
		पूर्णांक_n_inp2 == INTn_1_INP_SEL_DEC1 ||
		पूर्णांक_n_inp2 == INTn_1_INP_SEL_IIR0 ||
		पूर्णांक_n_inp2 == INTn_1_INP_SEL_IIR1)
		वापस true;

	वापस false;
पूर्ण

अटल पूर्णांक rx_macro_enable_पूर्णांकerp_clk(काष्ठा snd_soc_component *component,
				      पूर्णांक event, पूर्णांक पूर्णांकerp_idx);
अटल पूर्णांक rx_macro_enable_मुख्य_path(काष्ठा snd_soc_dapm_widget *w,
					काष्ठा snd_kcontrol *kcontrol,
					पूर्णांक event)
अणु
	काष्ठा snd_soc_component *component = snd_soc_dapm_to_component(w->dapm);
	u16 gain_reg, reg;

	reg = CDC_RX_RXn_RX_PATH_CTL(w->shअगरt);
	gain_reg = CDC_RX_RXn_RX_VOL_CTL(w->shअगरt);

	चयन (event) अणु
	हाल SND_SOC_DAPM_PRE_PMU:
		rx_macro_enable_पूर्णांकerp_clk(component, event, w->shअगरt);
		अगर (rx_macro_adie_lb(component, w->shअगरt))
			snd_soc_component_update_bits(component, reg,
						      CDC_RX_PATH_CLK_EN_MASK,
						      CDC_RX_PATH_CLK_ENABLE);
		अवरोध;
	हाल SND_SOC_DAPM_POST_PMU:
		snd_soc_component_ग_लिखो(component, gain_reg,
			snd_soc_component_पढ़ो(component, gain_reg));
		अवरोध;
	हाल SND_SOC_DAPM_POST_PMD:
		rx_macro_enable_पूर्णांकerp_clk(component, event, w->shअगरt);
		अवरोध;
	पूर्ण

	वापस 0;
पूर्ण

अटल पूर्णांक rx_macro_config_compander(काष्ठा snd_soc_component *component,
				काष्ठा rx_macro *rx,
				पूर्णांक comp, पूर्णांक event)
अणु
	u8 pcm_rate, val;

	/* AUX करोes not have compander */
	अगर (comp == INTERP_AUX)
		वापस 0;

	pcm_rate = snd_soc_component_पढ़ो(component, CDC_RX_RXn_RX_PATH_CTL(comp)) & 0x0F;
	अगर (pcm_rate < 0x06)
		val = 0x03;
	अन्यथा अगर (pcm_rate < 0x08)
		val = 0x01;
	अन्यथा अगर (pcm_rate < 0x0B)
		val = 0x02;
	अन्यथा
		val = 0x00;

	अगर (SND_SOC_DAPM_EVENT_ON(event))
		snd_soc_component_update_bits(component, CDC_RX_RXn_RX_PATH_CFG3(comp),
					      CDC_RX_DC_COEFF_SEL_MASK, val);

	अगर (SND_SOC_DAPM_EVENT_OFF(event))
		snd_soc_component_update_bits(component, CDC_RX_RXn_RX_PATH_CFG3(comp),
					      CDC_RX_DC_COEFF_SEL_MASK, 0x3);
	अगर (!rx->comp_enabled[comp])
		वापस 0;

	अगर (SND_SOC_DAPM_EVENT_ON(event)) अणु
		/* Enable Compander Clock */
		snd_soc_component_ग_लिखो_field(component, CDC_RX_COMPANDERn_CTL0(comp),
					      CDC_RX_COMPANDERn_CLK_EN_MASK, 0x1);
		snd_soc_component_ग_लिखो_field(component, CDC_RX_COMPANDERn_CTL0(comp),
					      CDC_RX_COMPANDERn_SOFT_RST_MASK, 0x1);
		snd_soc_component_ग_लिखो_field(component, CDC_RX_COMPANDERn_CTL0(comp),
					      CDC_RX_COMPANDERn_SOFT_RST_MASK, 0x0);
		snd_soc_component_ग_लिखो_field(component, CDC_RX_RXn_RX_PATH_CFG0(comp),
					      CDC_RX_RXn_COMP_EN_MASK, 0x1);
	पूर्ण

	अगर (SND_SOC_DAPM_EVENT_OFF(event)) अणु
		snd_soc_component_ग_लिखो_field(component, CDC_RX_COMPANDERn_CTL0(comp),
					      CDC_RX_COMPANDERn_HALT_MASK, 0x1);
		snd_soc_component_ग_लिखो_field(component, CDC_RX_RXn_RX_PATH_CFG0(comp),
					      CDC_RX_RXn_COMP_EN_MASK, 0x0);
		snd_soc_component_ग_लिखो_field(component, CDC_RX_COMPANDERn_CTL0(comp),
					      CDC_RX_COMPANDERn_CLK_EN_MASK, 0x0);
		snd_soc_component_ग_लिखो_field(component, CDC_RX_COMPANDERn_CTL0(comp),
					      CDC_RX_COMPANDERn_HALT_MASK, 0x0);
	पूर्ण

	वापस 0;
पूर्ण

अटल पूर्णांक rx_macro_load_compander_coeff(काष्ठा snd_soc_component *component,
					 काष्ठा rx_macro *rx,
					 पूर्णांक comp, पूर्णांक event)
अणु
	u16 comp_coeff_lsb_reg, comp_coeff_msb_reg;
	पूर्णांक i;
	पूर्णांक hph_pwr_mode;

	अगर (!rx->comp_enabled[comp])
		वापस 0;

	अगर (comp == INTERP_HPHL) अणु
		comp_coeff_lsb_reg = CDC_RX_TOP_HPHL_COMP_WR_LSB;
		comp_coeff_msb_reg = CDC_RX_TOP_HPHL_COMP_WR_MSB;
	पूर्ण अन्यथा अगर (comp == INTERP_HPHR) अणु
		comp_coeff_lsb_reg = CDC_RX_TOP_HPHR_COMP_WR_LSB;
		comp_coeff_msb_reg = CDC_RX_TOP_HPHR_COMP_WR_MSB;
	पूर्ण अन्यथा अणु
		/* compander coefficients are loaded only क्रम hph path */
		वापस 0;
	पूर्ण

	hph_pwr_mode = rx->hph_pwr_mode;

	अगर (SND_SOC_DAPM_EVENT_ON(event)) अणु
		/* Load Compander Coeff */
		क्रम (i = 0; i < COMP_MAX_COEFF; i++) अणु
			snd_soc_component_ग_लिखो(component, comp_coeff_lsb_reg,
					comp_coeff_table[hph_pwr_mode][i].lsb);
			snd_soc_component_ग_लिखो(component, comp_coeff_msb_reg,
					comp_coeff_table[hph_pwr_mode][i].msb);
		पूर्ण
	पूर्ण

	वापस 0;
पूर्ण

अटल व्योम rx_macro_enable_softclip_clk(काष्ठा snd_soc_component *component,
					 काष्ठा rx_macro *rx, bool enable)
अणु
	अगर (enable) अणु
		अगर (rx->softclip_clk_users == 0)
			snd_soc_component_ग_लिखो_field(component, CDC_RX_SOFTCLIP_CRC,
						      CDC_RX_SOFTCLIP_CLK_EN_MASK, 1);
		rx->softclip_clk_users++;
	पूर्ण अन्यथा अणु
		rx->softclip_clk_users--;
		अगर (rx->softclip_clk_users == 0)
			snd_soc_component_ग_लिखो_field(component, CDC_RX_SOFTCLIP_CRC,
						      CDC_RX_SOFTCLIP_CLK_EN_MASK, 0);
	पूर्ण
पूर्ण

अटल पूर्णांक rx_macro_config_softclip(काष्ठा snd_soc_component *component,
				    काष्ठा rx_macro *rx, पूर्णांक event)
अणु

	अगर (!rx->is_softclip_on)
		वापस 0;

	अगर (SND_SOC_DAPM_EVENT_ON(event)) अणु
		/* Enable Softclip घड़ी */
		rx_macro_enable_softclip_clk(component, rx, true);
		/* Enable Softclip control */
		snd_soc_component_ग_लिखो_field(component, CDC_RX_SOFTCLIP_SOFTCLIP_CTRL,
					     CDC_RX_SOFTCLIP_EN_MASK, 0x01);
	पूर्ण

	अगर (SND_SOC_DAPM_EVENT_OFF(event)) अणु
		snd_soc_component_ग_लिखो_field(component, CDC_RX_SOFTCLIP_SOFTCLIP_CTRL,
					     CDC_RX_SOFTCLIP_EN_MASK, 0x0);
		rx_macro_enable_softclip_clk(component, rx, false);
	पूर्ण

	वापस 0;
पूर्ण

अटल पूर्णांक rx_macro_config_aux_hpf(काष्ठा snd_soc_component *component,
				   काष्ठा rx_macro *rx, पूर्णांक event)
अणु
	अगर (SND_SOC_DAPM_EVENT_ON(event)) अणु
		/* Update Aux HPF control */
		अगर (!rx->is_aux_hpf_on)
			snd_soc_component_update_bits(component,
				CDC_RX_RX2_RX_PATH_CFG1, 0x04, 0x00);
	पूर्ण

	अगर (SND_SOC_DAPM_EVENT_OFF(event)) अणु
		/* Reset to शेष (HPF=ON) */
		snd_soc_component_update_bits(component,
			CDC_RX_RX2_RX_PATH_CFG1, 0x04, 0x04);
	पूर्ण

	वापस 0;
पूर्ण

अटल अंतरभूत व्योम rx_macro_enable_clsh_block(काष्ठा rx_macro *rx, bool enable)
अणु
	अगर ((enable && ++rx->clsh_users == 1) || (!enable && --rx->clsh_users == 0))
		snd_soc_component_update_bits(rx->component, CDC_RX_CLSH_CRC,
					     CDC_RX_CLSH_CLK_EN_MASK, enable);
	अगर (rx->clsh_users < 0)
		rx->clsh_users = 0;
पूर्ण

अटल पूर्णांक rx_macro_config_classh(काष्ठा snd_soc_component *component,
				काष्ठा rx_macro *rx,
				पूर्णांक पूर्णांकerp_n, पूर्णांक event)
अणु
	अगर (SND_SOC_DAPM_EVENT_OFF(event)) अणु
		rx_macro_enable_clsh_block(rx, false);
		वापस 0;
	पूर्ण

	अगर (!SND_SOC_DAPM_EVENT_ON(event))
		वापस 0;

	rx_macro_enable_clsh_block(rx, true);
	अगर (पूर्णांकerp_n == INTERP_HPHL ||
		पूर्णांकerp_n == INTERP_HPHR) अणु
		/*
		 * These K1 values depend on the Headphone Impedance
		 * For now it is assumed to be 16 ohm
		 */
		snd_soc_component_ग_लिखो(component, CDC_RX_CLSH_K1_LSB, 0xc0);
		snd_soc_component_ग_लिखो_field(component, CDC_RX_CLSH_K1_MSB,
					      CDC_RX_CLSH_K1_MSB_COEFF_MASK, 0);
	पूर्ण
	चयन (पूर्णांकerp_n) अणु
	हाल INTERP_HPHL:
		अगर (rx->is_ear_mode_on)
			snd_soc_component_update_bits(component,
				CDC_RX_CLSH_HPH_V_PA,
				CDC_RX_CLSH_HPH_V_PA_MIN_MASK, 0x39);
		अन्यथा
			snd_soc_component_update_bits(component,
				CDC_RX_CLSH_HPH_V_PA,
				CDC_RX_CLSH_HPH_V_PA_MIN_MASK, 0x1c);
		snd_soc_component_update_bits(component,
				CDC_RX_CLSH_DECAY_CTRL,
				CDC_RX_CLSH_DECAY_RATE_MASK, 0x0);
		snd_soc_component_ग_लिखो_field(component,
				CDC_RX_RX0_RX_PATH_CFG0,
				CDC_RX_RXn_CLSH_EN_MASK, 0x1);
		अवरोध;
	हाल INTERP_HPHR:
		अगर (rx->is_ear_mode_on)
			snd_soc_component_update_bits(component,
				CDC_RX_CLSH_HPH_V_PA,
				CDC_RX_CLSH_HPH_V_PA_MIN_MASK, 0x39);
		अन्यथा
			snd_soc_component_update_bits(component,
				CDC_RX_CLSH_HPH_V_PA,
				CDC_RX_CLSH_HPH_V_PA_MIN_MASK, 0x1c);
		snd_soc_component_update_bits(component,
				CDC_RX_CLSH_DECAY_CTRL,
				CDC_RX_CLSH_DECAY_RATE_MASK, 0x0);
		snd_soc_component_update_bits(component,
				CDC_RX_RX1_RX_PATH_CFG0,
				CDC_RX_RXn_CLSH_EN_MASK, 0x1);
		अवरोध;
	हाल INTERP_AUX:
		snd_soc_component_update_bits(component,
				CDC_RX_RX2_RX_PATH_CFG0,
				CDC_RX_RX2_DLY_Z_EN_MASK, 1);
		snd_soc_component_ग_लिखो_field(component,
				CDC_RX_RX2_RX_PATH_CFG0,
				CDC_RX_RX2_CLSH_EN_MASK, 1);
		अवरोध;
	पूर्ण

	वापस 0;
पूर्ण

अटल व्योम rx_macro_hd2_control(काष्ठा snd_soc_component *component,
				 u16 पूर्णांकerp_idx, पूर्णांक event)
अणु
	u16 hd2_scale_reg, hd2_enable_reg;

	चयन (पूर्णांकerp_idx) अणु
	हाल INTERP_HPHL:
		hd2_scale_reg = CDC_RX_RX0_RX_PATH_SEC3;
		hd2_enable_reg = CDC_RX_RX0_RX_PATH_CFG0;
		अवरोध;
	हाल INTERP_HPHR:
		hd2_scale_reg = CDC_RX_RX1_RX_PATH_SEC3;
		hd2_enable_reg = CDC_RX_RX1_RX_PATH_CFG0;
		अवरोध;
	पूर्ण

	अगर (hd2_enable_reg && SND_SOC_DAPM_EVENT_ON(event)) अणु
		snd_soc_component_update_bits(component, hd2_scale_reg,
				CDC_RX_RXn_HD2_ALPHA_MASK, 0x14);
		snd_soc_component_ग_लिखो_field(component, hd2_enable_reg,
					      CDC_RX_RXn_HD2_EN_MASK, 1);
	पूर्ण

	अगर (hd2_enable_reg && SND_SOC_DAPM_EVENT_OFF(event)) अणु
		snd_soc_component_ग_लिखो_field(component, hd2_enable_reg,
					      CDC_RX_RXn_HD2_EN_MASK, 0);
		snd_soc_component_update_bits(component, hd2_scale_reg,
				CDC_RX_RXn_HD2_ALPHA_MASK, 0x0);
	पूर्ण
पूर्ण

अटल पूर्णांक rx_macro_get_compander(काष्ठा snd_kcontrol *kcontrol,
			       काष्ठा snd_ctl_elem_value *ucontrol)
अणु
	काष्ठा snd_soc_component *component =
				snd_soc_kcontrol_component(kcontrol);
	पूर्णांक comp = ((काष्ठा soc_mixer_control *) kcontrol->निजी_value)->shअगरt;
	काष्ठा rx_macro *rx = snd_soc_component_get_drvdata(component);

	ucontrol->value.पूर्णांकeger.value[0] = rx->comp_enabled[comp];
	वापस 0;
पूर्ण

अटल पूर्णांक rx_macro_set_compander(काष्ठा snd_kcontrol *kcontrol,
			       काष्ठा snd_ctl_elem_value *ucontrol)
अणु
	काष्ठा snd_soc_component *component = snd_soc_kcontrol_component(kcontrol);
	पूर्णांक comp = ((काष्ठा soc_mixer_control *)  kcontrol->निजी_value)->shअगरt;
	पूर्णांक value = ucontrol->value.पूर्णांकeger.value[0];
	काष्ठा rx_macro *rx = snd_soc_component_get_drvdata(component);

	rx->comp_enabled[comp] = value;

	वापस 0;
पूर्ण

अटल पूर्णांक rx_macro_mux_get(काष्ठा snd_kcontrol *kcontrol,
			  काष्ठा snd_ctl_elem_value *ucontrol)
अणु
	काष्ठा snd_soc_dapm_widget *widget = snd_soc_dapm_kcontrol_widget(kcontrol);
	काष्ठा snd_soc_component *component = snd_soc_dapm_to_component(widget->dapm);
	काष्ठा rx_macro *rx = snd_soc_component_get_drvdata(component);

	ucontrol->value.पूर्णांकeger.value[0] =
			rx->rx_port_value[widget->shअगरt];
	वापस 0;
पूर्ण

अटल पूर्णांक rx_macro_mux_put(काष्ठा snd_kcontrol *kcontrol,
			    काष्ठा snd_ctl_elem_value *ucontrol)
अणु
	काष्ठा snd_soc_dapm_widget *widget = snd_soc_dapm_kcontrol_widget(kcontrol);
	काष्ठा snd_soc_component *component = snd_soc_dapm_to_component(widget->dapm);
	काष्ठा soc_क्रमागत *e = (काष्ठा soc_क्रमागत *)kcontrol->निजी_value;
	काष्ठा snd_soc_dapm_update *update = शून्य;
	u32 rx_port_value = ucontrol->value.पूर्णांकeger.value[0];
	u32 aअगर_rst;
	काष्ठा rx_macro *rx = snd_soc_component_get_drvdata(component);

	aअगर_rst = rx->rx_port_value[widget->shअगरt];
	अगर (!rx_port_value) अणु
		अगर (aअगर_rst == 0) अणु
			dev_err(component->dev, "%s:AIF reset already\n", __func__);
			वापस 0;
		पूर्ण
		अगर (aअगर_rst > RX_MACRO_AIF4_PB) अणु
			dev_err(component->dev, "%s: Invalid AIF reset\n", __func__);
			वापस 0;
		पूर्ण
	पूर्ण
	rx->rx_port_value[widget->shअगरt] = rx_port_value;

	चयन (rx_port_value) अणु
	हाल 0:
		अगर (rx->active_ch_cnt[aअगर_rst]) अणु
			clear_bit(widget->shअगरt,
				&rx->active_ch_mask[aअगर_rst]);
			rx->active_ch_cnt[aअगर_rst]--;
		पूर्ण
		अवरोध;
	हाल 1:
	हाल 2:
	हाल 3:
	हाल 4:
		set_bit(widget->shअगरt,
			&rx->active_ch_mask[rx_port_value]);
		rx->active_ch_cnt[rx_port_value]++;
		अवरोध;
	शेष:
		dev_err(component->dev,
			"%s:Invalid AIF_ID for RX_MACRO MUX %d\n",
			__func__, rx_port_value);
		जाओ err;
	पूर्ण

	snd_soc_dapm_mux_update_घातer(widget->dapm, kcontrol,
					rx_port_value, e, update);
	वापस 0;
err:
	वापस -EINVAL;
पूर्ण

अटल स्थिर काष्ठा snd_kcontrol_new rx_macro_rx0_mux =
		SOC_DAPM_ENUM_EXT("rx_macro_rx0", rx_macro_rx0_क्रमागत,
		  rx_macro_mux_get, rx_macro_mux_put);
अटल स्थिर काष्ठा snd_kcontrol_new rx_macro_rx1_mux =
		SOC_DAPM_ENUM_EXT("rx_macro_rx1", rx_macro_rx1_क्रमागत,
		  rx_macro_mux_get, rx_macro_mux_put);
अटल स्थिर काष्ठा snd_kcontrol_new rx_macro_rx2_mux =
		SOC_DAPM_ENUM_EXT("rx_macro_rx2", rx_macro_rx2_क्रमागत,
		  rx_macro_mux_get, rx_macro_mux_put);
अटल स्थिर काष्ठा snd_kcontrol_new rx_macro_rx3_mux =
		SOC_DAPM_ENUM_EXT("rx_macro_rx3", rx_macro_rx3_क्रमागत,
		  rx_macro_mux_get, rx_macro_mux_put);
अटल स्थिर काष्ठा snd_kcontrol_new rx_macro_rx4_mux =
		SOC_DAPM_ENUM_EXT("rx_macro_rx4", rx_macro_rx4_क्रमागत,
		  rx_macro_mux_get, rx_macro_mux_put);
अटल स्थिर काष्ठा snd_kcontrol_new rx_macro_rx5_mux =
		SOC_DAPM_ENUM_EXT("rx_macro_rx5", rx_macro_rx5_क्रमागत,
		  rx_macro_mux_get, rx_macro_mux_put);

अटल पूर्णांक rx_macro_get_ear_mode(काष्ठा snd_kcontrol *kcontrol,
			       काष्ठा snd_ctl_elem_value *ucontrol)
अणु
	काष्ठा snd_soc_component *component = snd_soc_kcontrol_component(kcontrol);
	काष्ठा rx_macro *rx = snd_soc_component_get_drvdata(component);

	ucontrol->value.पूर्णांकeger.value[0] = rx->is_ear_mode_on;
	वापस 0;
पूर्ण

अटल पूर्णांक rx_macro_put_ear_mode(काष्ठा snd_kcontrol *kcontrol,
			       काष्ठा snd_ctl_elem_value *ucontrol)
अणु
	काष्ठा snd_soc_component *component = snd_soc_kcontrol_component(kcontrol);
	काष्ठा rx_macro *rx = snd_soc_component_get_drvdata(component);

	rx->is_ear_mode_on = (!ucontrol->value.पूर्णांकeger.value[0] ? false : true);
	वापस 0;
पूर्ण

अटल पूर्णांक rx_macro_get_hph_hd2_mode(काष्ठा snd_kcontrol *kcontrol,
			       काष्ठा snd_ctl_elem_value *ucontrol)
अणु
	काष्ठा snd_soc_component *component = snd_soc_kcontrol_component(kcontrol);
	काष्ठा rx_macro *rx = snd_soc_component_get_drvdata(component);

	ucontrol->value.पूर्णांकeger.value[0] = rx->hph_hd2_mode;
	वापस 0;
पूर्ण

अटल पूर्णांक rx_macro_put_hph_hd2_mode(काष्ठा snd_kcontrol *kcontrol,
			       काष्ठा snd_ctl_elem_value *ucontrol)
अणु
	काष्ठा snd_soc_component *component = snd_soc_kcontrol_component(kcontrol);
	काष्ठा rx_macro *rx = snd_soc_component_get_drvdata(component);

	rx->hph_hd2_mode = ucontrol->value.पूर्णांकeger.value[0];
	वापस 0;
पूर्ण

अटल पूर्णांक rx_macro_get_hph_pwr_mode(काष्ठा snd_kcontrol *kcontrol,
			       काष्ठा snd_ctl_elem_value *ucontrol)
अणु
	काष्ठा snd_soc_component *component = snd_soc_kcontrol_component(kcontrol);
	काष्ठा rx_macro *rx = snd_soc_component_get_drvdata(component);

	ucontrol->value.पूर्णांकeger.value[0] = rx->hph_pwr_mode;
	वापस 0;
पूर्ण

अटल पूर्णांक rx_macro_put_hph_pwr_mode(काष्ठा snd_kcontrol *kcontrol,
			       काष्ठा snd_ctl_elem_value *ucontrol)
अणु
	काष्ठा snd_soc_component *component = snd_soc_kcontrol_component(kcontrol);
	काष्ठा rx_macro *rx = snd_soc_component_get_drvdata(component);

	rx->hph_pwr_mode = ucontrol->value.पूर्णांकeger.value[0];
	वापस 0;
पूर्ण

अटल पूर्णांक rx_macro_soft_clip_enable_get(काष्ठा snd_kcontrol *kcontrol,
					  काष्ठा snd_ctl_elem_value *ucontrol)
अणु
	काष्ठा snd_soc_component *component = snd_soc_kcontrol_component(kcontrol);
	काष्ठा rx_macro *rx = snd_soc_component_get_drvdata(component);

	ucontrol->value.पूर्णांकeger.value[0] = rx->is_softclip_on;

	वापस 0;
पूर्ण

अटल पूर्णांक rx_macro_soft_clip_enable_put(काष्ठा snd_kcontrol *kcontrol,
					  काष्ठा snd_ctl_elem_value *ucontrol)
अणु
	काष्ठा snd_soc_component *component = snd_soc_kcontrol_component(kcontrol);
	काष्ठा rx_macro *rx = snd_soc_component_get_drvdata(component);

	rx->is_softclip_on = ucontrol->value.पूर्णांकeger.value[0];

	वापस 0;
पूर्ण

अटल पूर्णांक rx_macro_aux_hpf_mode_get(काष्ठा snd_kcontrol *kcontrol,
					  काष्ठा snd_ctl_elem_value *ucontrol)
अणु
	काष्ठा snd_soc_component *component = snd_soc_kcontrol_component(kcontrol);
	काष्ठा rx_macro *rx = snd_soc_component_get_drvdata(component);

	ucontrol->value.पूर्णांकeger.value[0] = rx->is_aux_hpf_on;

	वापस 0;
पूर्ण

अटल पूर्णांक rx_macro_aux_hpf_mode_put(काष्ठा snd_kcontrol *kcontrol,
					  काष्ठा snd_ctl_elem_value *ucontrol)
अणु
	काष्ठा snd_soc_component *component = snd_soc_kcontrol_component(kcontrol);
	काष्ठा rx_macro *rx = snd_soc_component_get_drvdata(component);

	rx->is_aux_hpf_on = ucontrol->value.पूर्णांकeger.value[0];

	वापस 0;
पूर्ण

अटल पूर्णांक rx_macro_hphdelay_lutbypass(काष्ठा snd_soc_component *component,
					काष्ठा rx_macro *rx,
					u16 पूर्णांकerp_idx, पूर्णांक event)
अणु
	u16 hph_lut_bypass_reg;
	u16 hph_comp_ctrl7;

	चयन (पूर्णांकerp_idx) अणु
	हाल INTERP_HPHL:
		hph_lut_bypass_reg = CDC_RX_TOP_HPHL_COMP_LUT;
		hph_comp_ctrl7 = CDC_RX_COMPANDER0_CTL7;
		अवरोध;
	हाल INTERP_HPHR:
		hph_lut_bypass_reg = CDC_RX_TOP_HPHR_COMP_LUT;
		hph_comp_ctrl7 = CDC_RX_COMPANDER1_CTL7;
		अवरोध;
	शेष:
		वापस -EINVAL;
	पूर्ण

	अगर (hph_lut_bypass_reg && SND_SOC_DAPM_EVENT_ON(event)) अणु
		अगर (पूर्णांकerp_idx == INTERP_HPHL) अणु
			अगर (rx->is_ear_mode_on)
				snd_soc_component_ग_लिखो_field(component,
					CDC_RX_RX0_RX_PATH_CFG1,
					CDC_RX_RX0_HPH_L_EAR_SEL_MASK, 0x1);
			अन्यथा
				snd_soc_component_ग_लिखो_field(component,
					hph_lut_bypass_reg,
					CDC_RX_TOP_HPH_LUT_BYPASS_MASK, 1);
		पूर्ण अन्यथा अणु
			snd_soc_component_ग_लिखो_field(component, hph_lut_bypass_reg,
					CDC_RX_TOP_HPH_LUT_BYPASS_MASK, 1);
		पूर्ण
		अगर (rx->hph_pwr_mode)
			snd_soc_component_ग_लिखो_field(component, hph_comp_ctrl7,
					CDC_RX_COMPANDER1_HPH_LOW_PWR_MODE_MASK, 0x0);
	पूर्ण

	अगर (hph_lut_bypass_reg && SND_SOC_DAPM_EVENT_OFF(event)) अणु
		snd_soc_component_ग_लिखो_field(component,
					CDC_RX_RX0_RX_PATH_CFG1,
					CDC_RX_RX0_HPH_L_EAR_SEL_MASK, 0x0);
		snd_soc_component_update_bits(component, hph_lut_bypass_reg,
					CDC_RX_TOP_HPH_LUT_BYPASS_MASK, 0);
		snd_soc_component_ग_लिखो_field(component, hph_comp_ctrl7,
					CDC_RX_COMPANDER1_HPH_LOW_PWR_MODE_MASK, 0x1);
	पूर्ण

	वापस 0;
पूर्ण

अटल पूर्णांक rx_macro_enable_पूर्णांकerp_clk(काष्ठा snd_soc_component *component,
				      पूर्णांक event, पूर्णांक पूर्णांकerp_idx)
अणु
	u16 मुख्य_reg, dsm_reg, rx_cfg2_reg;
	काष्ठा rx_macro *rx = snd_soc_component_get_drvdata(component);

	मुख्य_reg = CDC_RX_RXn_RX_PATH_CTL(पूर्णांकerp_idx);
	dsm_reg = CDC_RX_RXn_RX_PATH_DSM_CTL(पूर्णांकerp_idx);
	अगर (पूर्णांकerp_idx == INTERP_AUX)
		dsm_reg = CDC_RX_RX2_RX_PATH_DSM_CTL;
	rx_cfg2_reg = CDC_RX_RXn_RX_PATH_CFG2(पूर्णांकerp_idx);

	अगर (SND_SOC_DAPM_EVENT_ON(event)) अणु
		अगर (rx->मुख्य_clk_users[पूर्णांकerp_idx] == 0) अणु
			/* Main path PGA mute enable */
			snd_soc_component_ग_लिखो_field(component, मुख्य_reg,
						      CDC_RX_PATH_PGA_MUTE_MASK, 0x1);
			snd_soc_component_ग_लिखो_field(component, dsm_reg,
						      CDC_RX_RXn_DSM_CLK_EN_MASK, 0x1);
			snd_soc_component_update_bits(component, rx_cfg2_reg,
					CDC_RX_RXn_HPF_CUT_FREQ_MASK, 0x03);
			rx_macro_load_compander_coeff(component, rx, पूर्णांकerp_idx, event);
			अगर (rx->hph_hd2_mode)
				rx_macro_hd2_control(component, पूर्णांकerp_idx, event);
			rx_macro_hphdelay_lutbypass(component, rx, पूर्णांकerp_idx, event);
			rx_macro_config_compander(component, rx, पूर्णांकerp_idx, event);
			अगर (पूर्णांकerp_idx == INTERP_AUX) अणु
				rx_macro_config_softclip(component, rx,	event);
				rx_macro_config_aux_hpf(component, rx, event);
			पूर्ण
			rx_macro_config_classh(component, rx, पूर्णांकerp_idx, event);
		पूर्ण
		rx->मुख्य_clk_users[पूर्णांकerp_idx]++;
	पूर्ण

	अगर (SND_SOC_DAPM_EVENT_OFF(event)) अणु
		rx->मुख्य_clk_users[पूर्णांकerp_idx]--;
		अगर (rx->मुख्य_clk_users[पूर्णांकerp_idx] <= 0) अणु
			rx->मुख्य_clk_users[पूर्णांकerp_idx] = 0;
			/* Main path PGA mute enable */
			snd_soc_component_ग_लिखो_field(component, मुख्य_reg,
						      CDC_RX_PATH_PGA_MUTE_MASK, 0x1);
			/* Clk Disable */
			snd_soc_component_ग_लिखो_field(component, dsm_reg,
						      CDC_RX_RXn_DSM_CLK_EN_MASK, 0);
			snd_soc_component_ग_लिखो_field(component, मुख्य_reg,
						      CDC_RX_PATH_CLK_EN_MASK, 0);
			/* Reset enable and disable */
			snd_soc_component_ग_लिखो_field(component, मुख्य_reg,
						      CDC_RX_PATH_RESET_EN_MASK, 1);
			snd_soc_component_ग_लिखो_field(component, मुख्य_reg,
						      CDC_RX_PATH_RESET_EN_MASK, 0);
			/* Reset rate to 48K*/
			snd_soc_component_update_bits(component, मुख्य_reg,
						      CDC_RX_PATH_PCM_RATE_MASK,
						      0x04);
			snd_soc_component_update_bits(component, rx_cfg2_reg,
						      CDC_RX_RXn_HPF_CUT_FREQ_MASK, 0x00);
			rx_macro_config_classh(component, rx, पूर्णांकerp_idx, event);
			rx_macro_config_compander(component, rx, पूर्णांकerp_idx, event);
			अगर (पूर्णांकerp_idx ==  INTERP_AUX) अणु
				rx_macro_config_softclip(component, rx,	event);
				rx_macro_config_aux_hpf(component, rx, event);
			पूर्ण
			rx_macro_hphdelay_lutbypass(component, rx, पूर्णांकerp_idx, event);
			अगर (rx->hph_hd2_mode)
				rx_macro_hd2_control(component, पूर्णांकerp_idx, event);
		पूर्ण
	पूर्ण

	वापस rx->मुख्य_clk_users[पूर्णांकerp_idx];
पूर्ण

अटल पूर्णांक rx_macro_enable_mix_path(काष्ठा snd_soc_dapm_widget *w,
				    काष्ठा snd_kcontrol *kcontrol, पूर्णांक event)
अणु
	काष्ठा snd_soc_component *component = snd_soc_dapm_to_component(w->dapm);
	u16 gain_reg, mix_reg;

	gain_reg = CDC_RX_RXn_RX_VOL_MIX_CTL(w->shअगरt);
	mix_reg = CDC_RX_RXn_RX_PATH_MIX_CTL(w->shअगरt);

	चयन (event) अणु
	हाल SND_SOC_DAPM_PRE_PMU:
		rx_macro_enable_पूर्णांकerp_clk(component, event, w->shअगरt);
		अवरोध;
	हाल SND_SOC_DAPM_POST_PMU:
		snd_soc_component_ग_लिखो(component, gain_reg,
					snd_soc_component_पढ़ो(component, gain_reg));
		अवरोध;
	हाल SND_SOC_DAPM_POST_PMD:
		/* Clk Disable */
		snd_soc_component_update_bits(component, mix_reg,
					      CDC_RX_RXn_MIX_CLK_EN_MASK, 0x00);
		rx_macro_enable_पूर्णांकerp_clk(component, event, w->shअगरt);
		/* Reset enable and disable */
		snd_soc_component_update_bits(component, mix_reg,
					      CDC_RX_RXn_MIX_RESET_MASK,
					      CDC_RX_RXn_MIX_RESET);
		snd_soc_component_update_bits(component, mix_reg,
					      CDC_RX_RXn_MIX_RESET_MASK, 0x00);
		अवरोध;
	पूर्ण

	वापस 0;
पूर्ण

अटल पूर्णांक rx_macro_enable_rx_path_clk(काष्ठा snd_soc_dapm_widget *w,
				       काष्ठा snd_kcontrol *kcontrol, पूर्णांक event)
अणु
	काष्ठा snd_soc_component *component = snd_soc_dapm_to_component(w->dapm);

	चयन (event) अणु
	हाल SND_SOC_DAPM_PRE_PMU:
		rx_macro_enable_पूर्णांकerp_clk(component, event, w->shअगरt);
		snd_soc_component_ग_लिखो_field(component, CDC_RX_RXn_RX_PATH_CFG1(w->shअगरt),
					      CDC_RX_RXn_SIDETONE_EN_MASK, 1);
		snd_soc_component_ग_लिखो_field(component, CDC_RX_RXn_RX_PATH_CTL(w->shअगरt),
					      CDC_RX_PATH_CLK_EN_MASK, 1);
		अवरोध;
	हाल SND_SOC_DAPM_POST_PMD:
		snd_soc_component_ग_लिखो_field(component, CDC_RX_RXn_RX_PATH_CFG1(w->shअगरt),
					      CDC_RX_RXn_SIDETONE_EN_MASK, 0);
		rx_macro_enable_पूर्णांकerp_clk(component, event, w->shअगरt);
		अवरोध;
	शेष:
		अवरोध;
	पूर्ण;
	वापस 0;
पूर्ण

अटल पूर्णांक rx_macro_set_iir_gain(काष्ठा snd_soc_dapm_widget *w,
				 काष्ठा snd_kcontrol *kcontrol, पूर्णांक event)
अणु
	काष्ठा snd_soc_component *component = snd_soc_dapm_to_component(w->dapm);

	चयन (event) अणु
	हाल SND_SOC_DAPM_POST_PMU: /* fall through */
	हाल SND_SOC_DAPM_PRE_PMD:
		अगर (strnstr(w->name, "IIR0", माप("IIR0"))) अणु
			snd_soc_component_ग_लिखो(component,
				CDC_RX_SIDETONE_IIR0_IIR_GAIN_B1_CTL,
			snd_soc_component_पढ़ो(component,
				CDC_RX_SIDETONE_IIR0_IIR_GAIN_B1_CTL));
			snd_soc_component_ग_लिखो(component,
				CDC_RX_SIDETONE_IIR0_IIR_GAIN_B2_CTL,
			snd_soc_component_पढ़ो(component,
				CDC_RX_SIDETONE_IIR0_IIR_GAIN_B2_CTL));
			snd_soc_component_ग_लिखो(component,
				CDC_RX_SIDETONE_IIR0_IIR_GAIN_B3_CTL,
			snd_soc_component_पढ़ो(component,
				CDC_RX_SIDETONE_IIR0_IIR_GAIN_B3_CTL));
			snd_soc_component_ग_लिखो(component,
				CDC_RX_SIDETONE_IIR0_IIR_GAIN_B4_CTL,
			snd_soc_component_पढ़ो(component,
				CDC_RX_SIDETONE_IIR0_IIR_GAIN_B4_CTL));
		पूर्ण अन्यथा अणु
			snd_soc_component_ग_लिखो(component,
				CDC_RX_SIDETONE_IIR1_IIR_GAIN_B1_CTL,
			snd_soc_component_पढ़ो(component,
				CDC_RX_SIDETONE_IIR1_IIR_GAIN_B1_CTL));
			snd_soc_component_ग_लिखो(component,
				CDC_RX_SIDETONE_IIR1_IIR_GAIN_B2_CTL,
			snd_soc_component_पढ़ो(component,
				CDC_RX_SIDETONE_IIR1_IIR_GAIN_B2_CTL));
			snd_soc_component_ग_लिखो(component,
				CDC_RX_SIDETONE_IIR1_IIR_GAIN_B3_CTL,
			snd_soc_component_पढ़ो(component,
				CDC_RX_SIDETONE_IIR1_IIR_GAIN_B3_CTL));
			snd_soc_component_ग_लिखो(component,
				CDC_RX_SIDETONE_IIR1_IIR_GAIN_B4_CTL,
			snd_soc_component_पढ़ो(component,
				CDC_RX_SIDETONE_IIR1_IIR_GAIN_B4_CTL));
		पूर्ण
		अवरोध;
	पूर्ण
	वापस 0;
पूर्ण

अटल uपूर्णांक32_t get_iir_band_coeff(काष्ठा snd_soc_component *component,
				   पूर्णांक iir_idx, पूर्णांक band_idx, पूर्णांक coeff_idx)
अणु
	u32 value;
	पूर्णांक reg, b2_reg;

	/* Address करोes not स्वतःmatically update अगर पढ़ोing */
	reg = CDC_RX_SIDETONE_IIR0_IIR_COEF_B1_CTL + 16 * iir_idx;
	b2_reg = CDC_RX_SIDETONE_IIR0_IIR_COEF_B2_CTL + 16 * iir_idx;

	snd_soc_component_ग_लिखो(component, reg,
				((band_idx * BAND_MAX + coeff_idx) *
				 माप(uपूर्णांक32_t)) & 0x7F);

	value = snd_soc_component_पढ़ो(component, b2_reg);
	snd_soc_component_ग_लिखो(component, reg,
				((band_idx * BAND_MAX + coeff_idx)
				 * माप(uपूर्णांक32_t) + 1) & 0x7F);

	value |= (snd_soc_component_पढ़ो(component, b2_reg) << 8);
	snd_soc_component_ग_लिखो(component, reg,
				((band_idx * BAND_MAX + coeff_idx)
				 * माप(uपूर्णांक32_t) + 2) & 0x7F);

	value |= (snd_soc_component_पढ़ो(component, b2_reg) << 16);
	snd_soc_component_ग_लिखो(component, reg,
		((band_idx * BAND_MAX + coeff_idx)
		* माप(uपूर्णांक32_t) + 3) & 0x7F);

	/* Mask bits top 2 bits since they are reserved */
	value |= (snd_soc_component_पढ़ो(component, b2_reg) << 24);
	वापस value;
पूर्ण

अटल व्योम set_iir_band_coeff(काष्ठा snd_soc_component *component,
			       पूर्णांक iir_idx, पूर्णांक band_idx, uपूर्णांक32_t value)
अणु
	पूर्णांक reg = CDC_RX_SIDETONE_IIR0_IIR_COEF_B2_CTL + 16 * iir_idx;

	snd_soc_component_ग_लिखो(component, reg, (value & 0xFF));
	snd_soc_component_ग_लिखो(component, reg, (value >> 8) & 0xFF);
	snd_soc_component_ग_लिखो(component, reg, (value >> 16) & 0xFF);
	/* Mask top 2 bits, 7-8 are reserved */
	snd_soc_component_ग_लिखो(component, reg, (value >> 24) & 0x3F);
पूर्ण

अटल पूर्णांक rx_macro_put_iir_band_audio_mixer(
					काष्ठा snd_kcontrol *kcontrol,
					काष्ठा snd_ctl_elem_value *ucontrol)
अणु
	काष्ठा snd_soc_component *component =
			snd_soc_kcontrol_component(kcontrol);
	काष्ठा wcd_iir_filter_ctl *ctl =
			(काष्ठा wcd_iir_filter_ctl *)kcontrol->निजी_value;
	काष्ठा soc_bytes_ext *params = &ctl->bytes_ext;
	पूर्णांक iir_idx = ctl->iir_idx;
	पूर्णांक band_idx = ctl->band_idx;
	u32 coeff[BAND_MAX];
	पूर्णांक reg = CDC_RX_SIDETONE_IIR0_IIR_COEF_B1_CTL + 16 * iir_idx;

	स_नकल(&coeff[0], ucontrol->value.bytes.data, params->max);

	/* Mask top bit it is reserved */
	/* Updates addr स्वतःmatically क्रम each B2 ग_लिखो */
	snd_soc_component_ग_लिखो(component, reg, (band_idx * BAND_MAX *
						 माप(uपूर्णांक32_t)) & 0x7F);

	set_iir_band_coeff(component, iir_idx, band_idx, coeff[0]);
	set_iir_band_coeff(component, iir_idx, band_idx, coeff[1]);
	set_iir_band_coeff(component, iir_idx, band_idx, coeff[2]);
	set_iir_band_coeff(component, iir_idx, band_idx, coeff[3]);
	set_iir_band_coeff(component, iir_idx, band_idx, coeff[4]);

	वापस 0;
पूर्ण

अटल पूर्णांक rx_macro_get_iir_band_audio_mixer(काष्ठा snd_kcontrol *kcontrol,
				    काष्ठा snd_ctl_elem_value *ucontrol)
अणु
	काष्ठा snd_soc_component *component =
			snd_soc_kcontrol_component(kcontrol);
	काष्ठा wcd_iir_filter_ctl *ctl =
			(काष्ठा wcd_iir_filter_ctl *)kcontrol->निजी_value;
	काष्ठा soc_bytes_ext *params = &ctl->bytes_ext;
	पूर्णांक iir_idx = ctl->iir_idx;
	पूर्णांक band_idx = ctl->band_idx;
	u32 coeff[BAND_MAX];

	coeff[0] = get_iir_band_coeff(component, iir_idx, band_idx, 0);
	coeff[1] = get_iir_band_coeff(component, iir_idx, band_idx, 1);
	coeff[2] = get_iir_band_coeff(component, iir_idx, band_idx, 2);
	coeff[3] = get_iir_band_coeff(component, iir_idx, band_idx, 3);
	coeff[4] = get_iir_band_coeff(component, iir_idx, band_idx, 4);

	स_नकल(ucontrol->value.bytes.data, &coeff[0], params->max);

	वापस 0;
पूर्ण

अटल पूर्णांक rx_macro_iir_filter_info(काष्ठा snd_kcontrol *kcontrol,
				   काष्ठा snd_ctl_elem_info *ucontrol)
अणु
	काष्ठा wcd_iir_filter_ctl *ctl =
		(काष्ठा wcd_iir_filter_ctl *)kcontrol->निजी_value;
	काष्ठा soc_bytes_ext *params = &ctl->bytes_ext;

	ucontrol->type = SNDRV_CTL_ELEM_TYPE_BYTES;
	ucontrol->count = params->max;

	वापस 0;
पूर्ण

अटल स्थिर काष्ठा snd_kcontrol_new rx_macro_snd_controls[] = अणु
	SOC_SINGLE_S8_TLV("RX_RX0 Digital Volume", CDC_RX_RX0_RX_VOL_CTL,
			  -84, 40, digital_gain),
	SOC_SINGLE_S8_TLV("RX_RX1 Digital Volume", CDC_RX_RX1_RX_VOL_CTL,
			  -84, 40, digital_gain),
	SOC_SINGLE_S8_TLV("RX_RX2 Digital Volume", CDC_RX_RX2_RX_VOL_CTL,
			  -84, 40, digital_gain),
	SOC_SINGLE_S8_TLV("RX_RX0 Mix Digital Volume", CDC_RX_RX0_RX_VOL_MIX_CTL,
			  -84, 40, digital_gain),
	SOC_SINGLE_S8_TLV("RX_RX1 Mix Digital Volume", CDC_RX_RX1_RX_VOL_MIX_CTL,
			  -84, 40, digital_gain),
	SOC_SINGLE_S8_TLV("RX_RX2 Mix Digital Volume", CDC_RX_RX2_RX_VOL_MIX_CTL,
			  -84, 40, digital_gain),

	SOC_SINGLE_EXT("RX_COMP1 Switch", SND_SOC_NOPM, RX_MACRO_COMP1, 1, 0,
		rx_macro_get_compander, rx_macro_set_compander),
	SOC_SINGLE_EXT("RX_COMP2 Switch", SND_SOC_NOPM, RX_MACRO_COMP2, 1, 0,
		rx_macro_get_compander, rx_macro_set_compander),

	SOC_SINGLE_EXT("RX_EAR Mode Switch", SND_SOC_NOPM, 0, 1, 0,
		rx_macro_get_ear_mode, rx_macro_put_ear_mode),

	SOC_SINGLE_EXT("RX_HPH HD2 Mode Switch", SND_SOC_NOPM, 0, 1, 0,
		rx_macro_get_hph_hd2_mode, rx_macro_put_hph_hd2_mode),

	SOC_ENUM_EXT("RX_HPH PWR Mode", rx_macro_hph_pwr_mode_क्रमागत,
		rx_macro_get_hph_pwr_mode, rx_macro_put_hph_pwr_mode),

	SOC_SINGLE_EXT("RX_Softclip Switch", SND_SOC_NOPM, 0, 1, 0,
		     rx_macro_soft_clip_enable_get,
		     rx_macro_soft_clip_enable_put),
	SOC_SINGLE_EXT("AUX_HPF Switch", SND_SOC_NOPM, 0, 1, 0,
			rx_macro_aux_hpf_mode_get,
			rx_macro_aux_hpf_mode_put),

	SOC_SINGLE_S8_TLV("IIR0 INP0 Volume",
		CDC_RX_SIDETONE_IIR0_IIR_GAIN_B1_CTL, -84, 40,
		digital_gain),
	SOC_SINGLE_S8_TLV("IIR0 INP1 Volume",
		CDC_RX_SIDETONE_IIR0_IIR_GAIN_B2_CTL, -84, 40,
		digital_gain),
	SOC_SINGLE_S8_TLV("IIR0 INP2 Volume",
		CDC_RX_SIDETONE_IIR0_IIR_GAIN_B3_CTL, -84, 40,
		digital_gain),
	SOC_SINGLE_S8_TLV("IIR0 INP3 Volume",
		CDC_RX_SIDETONE_IIR0_IIR_GAIN_B4_CTL, -84, 40,
		digital_gain),
	SOC_SINGLE_S8_TLV("IIR1 INP0 Volume",
		CDC_RX_SIDETONE_IIR1_IIR_GAIN_B1_CTL, -84, 40,
		digital_gain),
	SOC_SINGLE_S8_TLV("IIR1 INP1 Volume",
		CDC_RX_SIDETONE_IIR1_IIR_GAIN_B2_CTL, -84, 40,
		digital_gain),
	SOC_SINGLE_S8_TLV("IIR1 INP2 Volume",
		CDC_RX_SIDETONE_IIR1_IIR_GAIN_B3_CTL, -84, 40,
		digital_gain),
	SOC_SINGLE_S8_TLV("IIR1 INP3 Volume",
		CDC_RX_SIDETONE_IIR1_IIR_GAIN_B4_CTL, -84, 40,
		digital_gain),

	SOC_SINGLE("IIR1 Band1 Switch", CDC_RX_SIDETONE_IIR0_IIR_CTL,
		   0, 1, 0),
	SOC_SINGLE("IIR1 Band2 Switch", CDC_RX_SIDETONE_IIR0_IIR_CTL,
		   1, 1, 0),
	SOC_SINGLE("IIR1 Band3 Switch", CDC_RX_SIDETONE_IIR0_IIR_CTL,
		   2, 1, 0),
	SOC_SINGLE("IIR1 Band4 Switch", CDC_RX_SIDETONE_IIR0_IIR_CTL,
		   3, 1, 0),
	SOC_SINGLE("IIR1 Band5 Switch", CDC_RX_SIDETONE_IIR0_IIR_CTL,
		   4, 1, 0),
	SOC_SINGLE("IIR2 Band1 Switch", CDC_RX_SIDETONE_IIR1_IIR_CTL,
		   0, 1, 0),
	SOC_SINGLE("IIR2 Band2 Switch", CDC_RX_SIDETONE_IIR1_IIR_CTL,
		   1, 1, 0),
	SOC_SINGLE("IIR2 Band3 Switch", CDC_RX_SIDETONE_IIR1_IIR_CTL,
		   2, 1, 0),
	SOC_SINGLE("IIR2 Band4 Switch", CDC_RX_SIDETONE_IIR1_IIR_CTL,
		   3, 1, 0),
	SOC_SINGLE("IIR2 Band5 Switch", CDC_RX_SIDETONE_IIR1_IIR_CTL,
		   4, 1, 0),

	RX_MACRO_IIR_FILTER_CTL("IIR0 Band1", IIR0, BAND1),
	RX_MACRO_IIR_FILTER_CTL("IIR0 Band2", IIR0, BAND2),
	RX_MACRO_IIR_FILTER_CTL("IIR0 Band3", IIR0, BAND3),
	RX_MACRO_IIR_FILTER_CTL("IIR0 Band4", IIR0, BAND4),
	RX_MACRO_IIR_FILTER_CTL("IIR0 Band5", IIR0, BAND5),

	RX_MACRO_IIR_FILTER_CTL("IIR1 Band1", IIR1, BAND1),
	RX_MACRO_IIR_FILTER_CTL("IIR1 Band2", IIR1, BAND2),
	RX_MACRO_IIR_FILTER_CTL("IIR1 Band3", IIR1, BAND3),
	RX_MACRO_IIR_FILTER_CTL("IIR1 Band4", IIR1, BAND4),
	RX_MACRO_IIR_FILTER_CTL("IIR1 Band5", IIR1, BAND5),

पूर्ण;

अटल पूर्णांक rx_macro_enable_echo(काष्ठा snd_soc_dapm_widget *w,
				काष्ठा snd_kcontrol *kcontrol,
				पूर्णांक event)
अणु
	काष्ठा snd_soc_component *component = snd_soc_dapm_to_component(w->dapm);
	u16 val, ec_hq_reg;
	पूर्णांक ec_tx = -1;

	val = snd_soc_component_पढ़ो(component,
			CDC_RX_INP_MUX_RX_MIX_CFG4);
	अगर (!(म_भेद(w->name, "RX MIX TX0 MUX")))
		ec_tx = ((val & 0xf0) >> 0x4) - 1;
	अन्यथा अगर (!(म_भेद(w->name, "RX MIX TX1 MUX")))
		ec_tx = (val & 0x0f) - 1;

	val = snd_soc_component_पढ़ो(component,
			CDC_RX_INP_MUX_RX_MIX_CFG5);
	अगर (!(म_भेद(w->name, "RX MIX TX2 MUX")))
		ec_tx = (val & 0x0f) - 1;

	अगर (ec_tx < 0 || (ec_tx >= RX_MACRO_EC_MUX_MAX)) अणु
		dev_err(component->dev, "%s: EC mix control not set correctly\n",
			__func__);
		वापस -EINVAL;
	पूर्ण
	ec_hq_reg = CDC_RX_EC_REF_HQ0_EC_REF_HQ_PATH_CTL +
			    0x40 * ec_tx;
	snd_soc_component_update_bits(component, ec_hq_reg, 0x01, 0x01);
	ec_hq_reg = CDC_RX_EC_REF_HQ0_EC_REF_HQ_CFG0 +
				0x40 * ec_tx;
	/* शेष set to 48k */
	snd_soc_component_update_bits(component, ec_hq_reg, 0x1E, 0x08);

	वापस 0;
पूर्ण

अटल स्थिर काष्ठा snd_soc_dapm_widget rx_macro_dapm_widमाला_लो[] = अणु
	SND_SOC_DAPM_AIF_IN("RX AIF1 PB", "RX_MACRO_AIF1 Playback", 0,
		SND_SOC_NOPM, 0, 0),

	SND_SOC_DAPM_AIF_IN("RX AIF2 PB", "RX_MACRO_AIF2 Playback", 0,
		SND_SOC_NOPM, 0, 0),

	SND_SOC_DAPM_AIF_IN("RX AIF3 PB", "RX_MACRO_AIF3 Playback", 0,
		SND_SOC_NOPM, 0, 0),

	SND_SOC_DAPM_AIF_IN("RX AIF4 PB", "RX_MACRO_AIF4 Playback", 0,
		SND_SOC_NOPM, 0, 0),

	SND_SOC_DAPM_AIF_OUT("RX AIF_ECHO", "RX_AIF_ECHO Capture", 0,
		SND_SOC_NOPM, 0, 0),

	SND_SOC_DAPM_MUX("RX_MACRO RX0 MUX", SND_SOC_NOPM, RX_MACRO_RX0, 0,
			 &rx_macro_rx0_mux),
	SND_SOC_DAPM_MUX("RX_MACRO RX1 MUX", SND_SOC_NOPM, RX_MACRO_RX1, 0,
			 &rx_macro_rx1_mux),
	SND_SOC_DAPM_MUX("RX_MACRO RX2 MUX", SND_SOC_NOPM, RX_MACRO_RX2, 0,
			 &rx_macro_rx2_mux),
	SND_SOC_DAPM_MUX("RX_MACRO RX3 MUX", SND_SOC_NOPM, RX_MACRO_RX3, 0,
			 &rx_macro_rx3_mux),
	SND_SOC_DAPM_MUX("RX_MACRO RX4 MUX", SND_SOC_NOPM, RX_MACRO_RX4, 0,
			 &rx_macro_rx4_mux),
	SND_SOC_DAPM_MUX("RX_MACRO RX5 MUX", SND_SOC_NOPM, RX_MACRO_RX5, 0,
			 &rx_macro_rx5_mux),

	SND_SOC_DAPM_MIXER("RX_RX0", SND_SOC_NOPM, 0, 0, शून्य, 0),
	SND_SOC_DAPM_MIXER("RX_RX1", SND_SOC_NOPM, 0, 0, शून्य, 0),
	SND_SOC_DAPM_MIXER("RX_RX2", SND_SOC_NOPM, 0, 0, शून्य, 0),
	SND_SOC_DAPM_MIXER("RX_RX3", SND_SOC_NOPM, 0, 0, शून्य, 0),
	SND_SOC_DAPM_MIXER("RX_RX4", SND_SOC_NOPM, 0, 0, शून्य, 0),
	SND_SOC_DAPM_MIXER("RX_RX5", SND_SOC_NOPM, 0, 0, शून्य, 0),

	SND_SOC_DAPM_MUX("IIR0 INP0 MUX", SND_SOC_NOPM, 0, 0, &iir0_inp0_mux),
	SND_SOC_DAPM_MUX("IIR0 INP1 MUX", SND_SOC_NOPM, 0, 0, &iir0_inp1_mux),
	SND_SOC_DAPM_MUX("IIR0 INP2 MUX", SND_SOC_NOPM, 0, 0, &iir0_inp2_mux),
	SND_SOC_DAPM_MUX("IIR0 INP3 MUX", SND_SOC_NOPM, 0, 0, &iir0_inp3_mux),
	SND_SOC_DAPM_MUX("IIR1 INP0 MUX", SND_SOC_NOPM, 0, 0, &iir1_inp0_mux),
	SND_SOC_DAPM_MUX("IIR1 INP1 MUX", SND_SOC_NOPM, 0, 0, &iir1_inp1_mux),
	SND_SOC_DAPM_MUX("IIR1 INP2 MUX", SND_SOC_NOPM, 0, 0, &iir1_inp2_mux),
	SND_SOC_DAPM_MUX("IIR1 INP3 MUX", SND_SOC_NOPM, 0, 0, &iir1_inp3_mux),

	SND_SOC_DAPM_MUX_E("RX MIX TX0 MUX", SND_SOC_NOPM,
			   RX_MACRO_EC0_MUX, 0,
			   &rx_mix_tx0_mux, rx_macro_enable_echo,
			   SND_SOC_DAPM_PRE_PMU | SND_SOC_DAPM_POST_PMD),
	SND_SOC_DAPM_MUX_E("RX MIX TX1 MUX", SND_SOC_NOPM,
			   RX_MACRO_EC1_MUX, 0,
			   &rx_mix_tx1_mux, rx_macro_enable_echo,
			   SND_SOC_DAPM_PRE_PMU | SND_SOC_DAPM_POST_PMD),
	SND_SOC_DAPM_MUX_E("RX MIX TX2 MUX", SND_SOC_NOPM,
			   RX_MACRO_EC2_MUX, 0,
			   &rx_mix_tx2_mux, rx_macro_enable_echo,
			   SND_SOC_DAPM_PRE_PMU | SND_SOC_DAPM_POST_PMD),

	SND_SOC_DAPM_MIXER_E("IIR0", CDC_RX_SIDETONE_IIR0_IIR_PATH_CTL,
		4, 0, शून्य, 0, rx_macro_set_iir_gain,
		SND_SOC_DAPM_POST_PMU | SND_SOC_DAPM_PRE_PMD),
	SND_SOC_DAPM_MIXER_E("IIR1", CDC_RX_SIDETONE_IIR1_IIR_PATH_CTL,
		4, 0, शून्य, 0, rx_macro_set_iir_gain,
		SND_SOC_DAPM_POST_PMU | SND_SOC_DAPM_PRE_PMD),
	SND_SOC_DAPM_MIXER("SRC0", CDC_RX_SIDETONE_SRC0_ST_SRC_PATH_CTL,
		4, 0, शून्य, 0),
	SND_SOC_DAPM_MIXER("SRC1", CDC_RX_SIDETONE_SRC1_ST_SRC_PATH_CTL,
		4, 0, शून्य, 0),

	SND_SOC_DAPM_MUX("RX INT0 DEM MUX", SND_SOC_NOPM, 0, 0,
			 &rx_पूर्णांक0_dem_inp_mux),
	SND_SOC_DAPM_MUX("RX INT1 DEM MUX", SND_SOC_NOPM, 0, 0,
			 &rx_पूर्णांक1_dem_inp_mux),

	SND_SOC_DAPM_MUX_E("RX INT0_2 MUX", SND_SOC_NOPM, INTERP_HPHL, 0,
		&rx_पूर्णांक0_2_mux, rx_macro_enable_mix_path,
		SND_SOC_DAPM_PRE_PMU | SND_SOC_DAPM_POST_PMU |
		SND_SOC_DAPM_POST_PMD),
	SND_SOC_DAPM_MUX_E("RX INT1_2 MUX", SND_SOC_NOPM, INTERP_HPHR, 0,
		&rx_पूर्णांक1_2_mux, rx_macro_enable_mix_path,
		SND_SOC_DAPM_PRE_PMU | SND_SOC_DAPM_POST_PMU |
		SND_SOC_DAPM_POST_PMD),
	SND_SOC_DAPM_MUX_E("RX INT2_2 MUX", SND_SOC_NOPM, INTERP_AUX, 0,
		&rx_पूर्णांक2_2_mux, rx_macro_enable_mix_path,
		SND_SOC_DAPM_PRE_PMU | SND_SOC_DAPM_POST_PMU |
		SND_SOC_DAPM_POST_PMD),

	SND_SOC_DAPM_MUX("RX INT0_1 MIX1 INP0", SND_SOC_NOPM, 0, 0, &rx_पूर्णांक0_1_mix_inp0_mux),
	SND_SOC_DAPM_MUX("RX INT0_1 MIX1 INP1", SND_SOC_NOPM, 0, 0, &rx_पूर्णांक0_1_mix_inp1_mux),
	SND_SOC_DAPM_MUX("RX INT0_1 MIX1 INP2", SND_SOC_NOPM, 0, 0, &rx_पूर्णांक0_1_mix_inp2_mux),
	SND_SOC_DAPM_MUX("RX INT1_1 MIX1 INP0", SND_SOC_NOPM, 0, 0, &rx_पूर्णांक1_1_mix_inp0_mux),
	SND_SOC_DAPM_MUX("RX INT1_1 MIX1 INP1", SND_SOC_NOPM, 0, 0, &rx_पूर्णांक1_1_mix_inp1_mux),
	SND_SOC_DAPM_MUX("RX INT1_1 MIX1 INP2", SND_SOC_NOPM, 0, 0, &rx_पूर्णांक1_1_mix_inp2_mux),
	SND_SOC_DAPM_MUX("RX INT2_1 MIX1 INP0", SND_SOC_NOPM, 0, 0, &rx_पूर्णांक2_1_mix_inp0_mux),
	SND_SOC_DAPM_MUX("RX INT2_1 MIX1 INP1", SND_SOC_NOPM, 0, 0, &rx_पूर्णांक2_1_mix_inp1_mux),
	SND_SOC_DAPM_MUX("RX INT2_1 MIX1 INP2", SND_SOC_NOPM, 0, 0, &rx_पूर्णांक2_1_mix_inp2_mux),

	SND_SOC_DAPM_MUX_E("RX INT0_1 INTERP", SND_SOC_NOPM, INTERP_HPHL, 0,
		&rx_पूर्णांक0_1_पूर्णांकerp_mux, rx_macro_enable_मुख्य_path,
		SND_SOC_DAPM_PRE_PMU | SND_SOC_DAPM_POST_PMU |
		SND_SOC_DAPM_POST_PMD),
	SND_SOC_DAPM_MUX_E("RX INT1_1 INTERP", SND_SOC_NOPM, INTERP_HPHR, 0,
		&rx_पूर्णांक1_1_पूर्णांकerp_mux, rx_macro_enable_मुख्य_path,
		SND_SOC_DAPM_PRE_PMU | SND_SOC_DAPM_POST_PMU |
		SND_SOC_DAPM_POST_PMD),
	SND_SOC_DAPM_MUX_E("RX INT2_1 INTERP", SND_SOC_NOPM, INTERP_AUX, 0,
		&rx_पूर्णांक2_1_पूर्णांकerp_mux, rx_macro_enable_मुख्य_path,
		SND_SOC_DAPM_PRE_PMU | SND_SOC_DAPM_POST_PMU |
		SND_SOC_DAPM_POST_PMD),

	SND_SOC_DAPM_MUX("RX INT0_2 INTERP", SND_SOC_NOPM, 0, 0,
			 &rx_पूर्णांक0_2_पूर्णांकerp_mux),
	SND_SOC_DAPM_MUX("RX INT1_2 INTERP", SND_SOC_NOPM, 0, 0,
			 &rx_पूर्णांक1_2_पूर्णांकerp_mux),
	SND_SOC_DAPM_MUX("RX INT2_2 INTERP", SND_SOC_NOPM, 0, 0,
			 &rx_पूर्णांक2_2_पूर्णांकerp_mux),

	SND_SOC_DAPM_MIXER("RX INT0_1 MIX1", SND_SOC_NOPM, 0, 0, शून्य, 0),
	SND_SOC_DAPM_MIXER("RX INT0 SEC MIX", SND_SOC_NOPM, 0, 0, शून्य, 0),
	SND_SOC_DAPM_MIXER("RX INT1_1 MIX1", SND_SOC_NOPM, 0, 0, शून्य, 0),
	SND_SOC_DAPM_MIXER("RX INT1 SEC MIX", SND_SOC_NOPM, 0, 0, शून्य, 0),
	SND_SOC_DAPM_MIXER("RX INT2_1 MIX1", SND_SOC_NOPM, 0, 0, शून्य, 0),
	SND_SOC_DAPM_MIXER("RX INT2 SEC MIX", SND_SOC_NOPM, 0, 0, शून्य, 0),

	SND_SOC_DAPM_MUX_E("RX INT0 MIX2 INP", SND_SOC_NOPM, INTERP_HPHL,
		0, &rx_पूर्णांक0_mix2_inp_mux, rx_macro_enable_rx_path_clk,
		SND_SOC_DAPM_PRE_PMU | SND_SOC_DAPM_POST_PMD),
	SND_SOC_DAPM_MUX_E("RX INT1 MIX2 INP", SND_SOC_NOPM, INTERP_HPHR,
		0, &rx_पूर्णांक1_mix2_inp_mux, rx_macro_enable_rx_path_clk,
		SND_SOC_DAPM_PRE_PMU | SND_SOC_DAPM_POST_PMD),
	SND_SOC_DAPM_MUX_E("RX INT2 MIX2 INP", SND_SOC_NOPM, INTERP_AUX,
		0, &rx_पूर्णांक2_mix2_inp_mux, rx_macro_enable_rx_path_clk,
		SND_SOC_DAPM_PRE_PMU | SND_SOC_DAPM_POST_PMD),

	SND_SOC_DAPM_MIXER("RX INT0 MIX2", SND_SOC_NOPM, 0, 0, शून्य, 0),
	SND_SOC_DAPM_MIXER("RX INT1 MIX2", SND_SOC_NOPM, 0, 0, शून्य, 0),
	SND_SOC_DAPM_MIXER("RX INT2 MIX2", SND_SOC_NOPM, 0, 0, शून्य, 0),

	SND_SOC_DAPM_OUTPUT("HPHL_OUT"),
	SND_SOC_DAPM_OUTPUT("HPHR_OUT"),
	SND_SOC_DAPM_OUTPUT("AUX_OUT"),

	SND_SOC_DAPM_INPUT("RX_TX DEC0_INP"),
	SND_SOC_DAPM_INPUT("RX_TX DEC1_INP"),
	SND_SOC_DAPM_INPUT("RX_TX DEC2_INP"),
	SND_SOC_DAPM_INPUT("RX_TX DEC3_INP"),

	SND_SOC_DAPM_SUPPLY_S("RX_MCLK", 0, SND_SOC_NOPM, 0, 0,
	rx_macro_mclk_event, SND_SOC_DAPM_PRE_PMU | SND_SOC_DAPM_POST_PMD),
पूर्ण;

अटल स्थिर काष्ठा snd_soc_dapm_route rx_audio_map[] = अणु
	अणु"RX AIF1 PB", शून्य, "RX_MCLK"पूर्ण,
	अणु"RX AIF2 PB", शून्य, "RX_MCLK"पूर्ण,
	अणु"RX AIF3 PB", शून्य, "RX_MCLK"पूर्ण,
	अणु"RX AIF4 PB", शून्य, "RX_MCLK"पूर्ण,

	अणु"RX_MACRO RX0 MUX", "AIF1_PB", "RX AIF1 PB"पूर्ण,
	अणु"RX_MACRO RX1 MUX", "AIF1_PB", "RX AIF1 PB"पूर्ण,
	अणु"RX_MACRO RX2 MUX", "AIF1_PB", "RX AIF1 PB"पूर्ण,
	अणु"RX_MACRO RX3 MUX", "AIF1_PB", "RX AIF1 PB"पूर्ण,
	अणु"RX_MACRO RX4 MUX", "AIF1_PB", "RX AIF1 PB"पूर्ण,
	अणु"RX_MACRO RX5 MUX", "AIF1_PB", "RX AIF1 PB"पूर्ण,

	अणु"RX_MACRO RX0 MUX", "AIF2_PB", "RX AIF2 PB"पूर्ण,
	अणु"RX_MACRO RX1 MUX", "AIF2_PB", "RX AIF2 PB"पूर्ण,
	अणु"RX_MACRO RX2 MUX", "AIF2_PB", "RX AIF2 PB"पूर्ण,
	अणु"RX_MACRO RX3 MUX", "AIF2_PB", "RX AIF2 PB"पूर्ण,
	अणु"RX_MACRO RX4 MUX", "AIF2_PB", "RX AIF2 PB"पूर्ण,
	अणु"RX_MACRO RX5 MUX", "AIF2_PB", "RX AIF2 PB"पूर्ण,

	अणु"RX_MACRO RX0 MUX", "AIF3_PB", "RX AIF3 PB"पूर्ण,
	अणु"RX_MACRO RX1 MUX", "AIF3_PB", "RX AIF3 PB"पूर्ण,
	अणु"RX_MACRO RX2 MUX", "AIF3_PB", "RX AIF3 PB"पूर्ण,
	अणु"RX_MACRO RX3 MUX", "AIF3_PB", "RX AIF3 PB"पूर्ण,
	अणु"RX_MACRO RX4 MUX", "AIF3_PB", "RX AIF3 PB"पूर्ण,
	अणु"RX_MACRO RX5 MUX", "AIF3_PB", "RX AIF3 PB"पूर्ण,

	अणु"RX_MACRO RX0 MUX", "AIF4_PB", "RX AIF4 PB"पूर्ण,
	अणु"RX_MACRO RX1 MUX", "AIF4_PB", "RX AIF4 PB"पूर्ण,
	अणु"RX_MACRO RX2 MUX", "AIF4_PB", "RX AIF4 PB"पूर्ण,
	अणु"RX_MACRO RX3 MUX", "AIF4_PB", "RX AIF4 PB"पूर्ण,
	अणु"RX_MACRO RX4 MUX", "AIF4_PB", "RX AIF4 PB"पूर्ण,
	अणु"RX_MACRO RX5 MUX", "AIF4_PB", "RX AIF4 PB"पूर्ण,

	अणु"RX_RX0", शून्य, "RX_MACRO RX0 MUX"पूर्ण,
	अणु"RX_RX1", शून्य, "RX_MACRO RX1 MUX"पूर्ण,
	अणु"RX_RX2", शून्य, "RX_MACRO RX2 MUX"पूर्ण,
	अणु"RX_RX3", शून्य, "RX_MACRO RX3 MUX"पूर्ण,
	अणु"RX_RX4", शून्य, "RX_MACRO RX4 MUX"पूर्ण,
	अणु"RX_RX5", शून्य, "RX_MACRO RX5 MUX"पूर्ण,

	अणु"RX INT0_1 MIX1 INP0", "RX0", "RX_RX0"पूर्ण,
	अणु"RX INT0_1 MIX1 INP0", "RX1", "RX_RX1"पूर्ण,
	अणु"RX INT0_1 MIX1 INP0", "RX2", "RX_RX2"पूर्ण,
	अणु"RX INT0_1 MIX1 INP0", "RX3", "RX_RX3"पूर्ण,
	अणु"RX INT0_1 MIX1 INP0", "RX4", "RX_RX4"पूर्ण,
	अणु"RX INT0_1 MIX1 INP0", "RX5", "RX_RX5"पूर्ण,
	अणु"RX INT0_1 MIX1 INP0", "IIR0", "IIR0"पूर्ण,
	अणु"RX INT0_1 MIX1 INP0", "IIR1", "IIR1"पूर्ण,
	अणु"RX INT0_1 MIX1 INP0", "DEC0", "RX_TX DEC0_INP"पूर्ण,
	अणु"RX INT0_1 MIX1 INP0", "DEC1", "RX_TX DEC1_INP"पूर्ण,
	अणु"RX INT0_1 MIX1 INP1", "RX0", "RX_RX0"पूर्ण,
	अणु"RX INT0_1 MIX1 INP1", "RX1", "RX_RX1"पूर्ण,
	अणु"RX INT0_1 MIX1 INP1", "RX2", "RX_RX2"पूर्ण,
	अणु"RX INT0_1 MIX1 INP1", "RX3", "RX_RX3"पूर्ण,
	अणु"RX INT0_1 MIX1 INP1", "RX4", "RX_RX4"पूर्ण,
	अणु"RX INT0_1 MIX1 INP1", "RX5", "RX_RX5"पूर्ण,
	अणु"RX INT0_1 MIX1 INP1", "IIR0", "IIR0"पूर्ण,
	अणु"RX INT0_1 MIX1 INP1", "IIR1", "IIR1"पूर्ण,
	अणु"RX INT0_1 MIX1 INP1", "DEC0", "RX_TX DEC0_INP"पूर्ण,
	अणु"RX INT0_1 MIX1 INP1", "DEC1", "RX_TX DEC1_INP"पूर्ण,
	अणु"RX INT0_1 MIX1 INP2", "RX0", "RX_RX0"पूर्ण,
	अणु"RX INT0_1 MIX1 INP2", "RX1", "RX_RX1"पूर्ण,
	अणु"RX INT0_1 MIX1 INP2", "RX2", "RX_RX2"पूर्ण,
	अणु"RX INT0_1 MIX1 INP2", "RX3", "RX_RX3"पूर्ण,
	अणु"RX INT0_1 MIX1 INP2", "RX4", "RX_RX4"पूर्ण,
	अणु"RX INT0_1 MIX1 INP2", "RX5", "RX_RX5"पूर्ण,
	अणु"RX INT0_1 MIX1 INP2", "IIR0", "IIR0"पूर्ण,
	अणु"RX INT0_1 MIX1 INP2", "IIR1", "IIR1"पूर्ण,
	अणु"RX INT0_1 MIX1 INP2", "DEC0", "RX_TX DEC0_INP"पूर्ण,
	अणु"RX INT0_1 MIX1 INP2", "DEC1", "RX_TX DEC1_INP"पूर्ण,

	अणु"RX INT1_1 MIX1 INP0", "RX0", "RX_RX0"पूर्ण,
	अणु"RX INT1_1 MIX1 INP0", "RX1", "RX_RX1"पूर्ण,
	अणु"RX INT1_1 MIX1 INP0", "RX2", "RX_RX2"पूर्ण,
	अणु"RX INT1_1 MIX1 INP0", "RX3", "RX_RX3"पूर्ण,
	अणु"RX INT1_1 MIX1 INP0", "RX4", "RX_RX4"पूर्ण,
	अणु"RX INT1_1 MIX1 INP0", "RX5", "RX_RX5"पूर्ण,
	अणु"RX INT1_1 MIX1 INP0", "IIR0", "IIR0"पूर्ण,
	अणु"RX INT1_1 MIX1 INP0", "IIR1", "IIR1"पूर्ण,
	अणु"RX INT1_1 MIX1 INP0", "DEC0", "RX_TX DEC0_INP"पूर्ण,
	अणु"RX INT1_1 MIX1 INP0", "DEC1", "RX_TX DEC1_INP"पूर्ण,
	अणु"RX INT1_1 MIX1 INP1", "RX0", "RX_RX0"पूर्ण,
	अणु"RX INT1_1 MIX1 INP1", "RX1", "RX_RX1"पूर्ण,
	अणु"RX INT1_1 MIX1 INP1", "RX2", "RX_RX2"पूर्ण,
	अणु"RX INT1_1 MIX1 INP1", "RX3", "RX_RX3"पूर्ण,
	अणु"RX INT1_1 MIX1 INP1", "RX4", "RX_RX4"पूर्ण,
	अणु"RX INT1_1 MIX1 INP1", "RX5", "RX_RX5"पूर्ण,
	अणु"RX INT1_1 MIX1 INP1", "IIR0", "IIR0"पूर्ण,
	अणु"RX INT1_1 MIX1 INP1", "IIR1", "IIR1"पूर्ण,
	अणु"RX INT1_1 MIX1 INP1", "DEC0", "RX_TX DEC0_INP"पूर्ण,
	अणु"RX INT1_1 MIX1 INP1", "DEC1", "RX_TX DEC1_INP"पूर्ण,
	अणु"RX INT1_1 MIX1 INP2", "RX0", "RX_RX0"पूर्ण,
	अणु"RX INT1_1 MIX1 INP2", "RX1", "RX_RX1"पूर्ण,
	अणु"RX INT1_1 MIX1 INP2", "RX2", "RX_RX2"पूर्ण,
	अणु"RX INT1_1 MIX1 INP2", "RX3", "RX_RX3"पूर्ण,
	अणु"RX INT1_1 MIX1 INP2", "RX4", "RX_RX4"पूर्ण,
	अणु"RX INT1_1 MIX1 INP2", "RX5", "RX_RX5"पूर्ण,
	अणु"RX INT1_1 MIX1 INP2", "IIR0", "IIR0"पूर्ण,
	अणु"RX INT1_1 MIX1 INP2", "IIR1", "IIR1"पूर्ण,
	अणु"RX INT1_1 MIX1 INP2", "DEC0", "RX_TX DEC0_INP"पूर्ण,
	अणु"RX INT1_1 MIX1 INP2", "DEC1", "RX_TX DEC1_INP"पूर्ण,

	अणु"RX INT2_1 MIX1 INP0", "RX0", "RX_RX0"पूर्ण,
	अणु"RX INT2_1 MIX1 INP0", "RX1", "RX_RX1"पूर्ण,
	अणु"RX INT2_1 MIX1 INP0", "RX2", "RX_RX2"पूर्ण,
	अणु"RX INT2_1 MIX1 INP0", "RX3", "RX_RX3"पूर्ण,
	अणु"RX INT2_1 MIX1 INP0", "RX4", "RX_RX4"पूर्ण,
	अणु"RX INT2_1 MIX1 INP0", "RX5", "RX_RX5"पूर्ण,
	अणु"RX INT2_1 MIX1 INP0", "IIR0", "IIR0"पूर्ण,
	अणु"RX INT2_1 MIX1 INP0", "IIR1", "IIR1"पूर्ण,
	अणु"RX INT2_1 MIX1 INP0", "DEC0", "RX_TX DEC0_INP"पूर्ण,
	अणु"RX INT2_1 MIX1 INP0", "DEC1", "RX_TX DEC1_INP"पूर्ण,
	अणु"RX INT2_1 MIX1 INP1", "RX0", "RX_RX0"पूर्ण,
	अणु"RX INT2_1 MIX1 INP1", "RX1", "RX_RX1"पूर्ण,
	अणु"RX INT2_1 MIX1 INP1", "RX2", "RX_RX2"पूर्ण,
	अणु"RX INT2_1 MIX1 INP1", "RX3", "RX_RX3"पूर्ण,
	अणु"RX INT2_1 MIX1 INP1", "RX4", "RX_RX4"पूर्ण,
	अणु"RX INT2_1 MIX1 INP1", "RX5", "RX_RX5"पूर्ण,
	अणु"RX INT2_1 MIX1 INP1", "IIR0", "IIR0"पूर्ण,
	अणु"RX INT2_1 MIX1 INP1", "IIR1", "IIR1"पूर्ण,
	अणु"RX INT2_1 MIX1 INP1", "DEC0", "RX_TX DEC0_INP"पूर्ण,
	अणु"RX INT2_1 MIX1 INP1", "DEC1", "RX_TX DEC1_INP"पूर्ण,
	अणु"RX INT2_1 MIX1 INP2", "RX0", "RX_RX0"पूर्ण,
	अणु"RX INT2_1 MIX1 INP2", "RX1", "RX_RX1"पूर्ण,
	अणु"RX INT2_1 MIX1 INP2", "RX2", "RX_RX2"पूर्ण,
	अणु"RX INT2_1 MIX1 INP2", "RX3", "RX_RX3"पूर्ण,
	अणु"RX INT2_1 MIX1 INP2", "RX4", "RX_RX4"पूर्ण,
	अणु"RX INT2_1 MIX1 INP2", "RX5", "RX_RX5"पूर्ण,
	अणु"RX INT2_1 MIX1 INP2", "IIR0", "IIR0"पूर्ण,
	अणु"RX INT2_1 MIX1 INP2", "IIR1", "IIR1"पूर्ण,
	अणु"RX INT2_1 MIX1 INP2", "DEC0", "RX_TX DEC0_INP"पूर्ण,
	अणु"RX INT2_1 MIX1 INP2", "DEC1", "RX_TX DEC1_INP"पूर्ण,

	अणु"RX INT0_1 MIX1", शून्य, "RX INT0_1 MIX1 INP0"पूर्ण,
	अणु"RX INT0_1 MIX1", शून्य, "RX INT0_1 MIX1 INP1"पूर्ण,
	अणु"RX INT0_1 MIX1", शून्य, "RX INT0_1 MIX1 INP2"पूर्ण,
	अणु"RX INT1_1 MIX1", शून्य, "RX INT1_1 MIX1 INP0"पूर्ण,
	अणु"RX INT1_1 MIX1", शून्य, "RX INT1_1 MIX1 INP1"पूर्ण,
	अणु"RX INT1_1 MIX1", शून्य, "RX INT1_1 MIX1 INP2"पूर्ण,
	अणु"RX INT2_1 MIX1", शून्य, "RX INT2_1 MIX1 INP0"पूर्ण,
	अणु"RX INT2_1 MIX1", शून्य, "RX INT2_1 MIX1 INP1"पूर्ण,
	अणु"RX INT2_1 MIX1", शून्य, "RX INT2_1 MIX1 INP2"पूर्ण,

	अणु"RX MIX TX0 MUX", "RX_MIX0", "RX INT0 SEC MIX"पूर्ण,
	अणु"RX MIX TX0 MUX", "RX_MIX1", "RX INT1 SEC MIX"पूर्ण,
	अणु"RX MIX TX0 MUX", "RX_MIX2", "RX INT2 SEC MIX"पूर्ण,
	अणु"RX MIX TX1 MUX", "RX_MIX0", "RX INT0 SEC MIX"पूर्ण,
	अणु"RX MIX TX1 MUX", "RX_MIX1", "RX INT1 SEC MIX"पूर्ण,
	अणु"RX MIX TX1 MUX", "RX_MIX2", "RX INT2 SEC MIX"पूर्ण,
	अणु"RX MIX TX2 MUX", "RX_MIX0", "RX INT0 SEC MIX"पूर्ण,
	अणु"RX MIX TX2 MUX", "RX_MIX1", "RX INT1 SEC MIX"पूर्ण,
	अणु"RX MIX TX2 MUX", "RX_MIX2", "RX INT2 SEC MIX"पूर्ण,
	अणु"RX AIF_ECHO", शून्य, "RX MIX TX0 MUX"पूर्ण,
	अणु"RX AIF_ECHO", शून्य, "RX MIX TX1 MUX"पूर्ण,
	अणु"RX AIF_ECHO", शून्य, "RX MIX TX2 MUX"पूर्ण,
	अणु"RX AIF_ECHO", शून्य, "RX_MCLK"पूर्ण,

	/* Mixing path INT0 */
	अणु"RX INT0_2 MUX", "RX0", "RX_RX0"पूर्ण,
	अणु"RX INT0_2 MUX", "RX1", "RX_RX1"पूर्ण,
	अणु"RX INT0_2 MUX", "RX2", "RX_RX2"पूर्ण,
	अणु"RX INT0_2 MUX", "RX3", "RX_RX3"पूर्ण,
	अणु"RX INT0_2 MUX", "RX4", "RX_RX4"पूर्ण,
	अणु"RX INT0_2 MUX", "RX5", "RX_RX5"पूर्ण,
	अणु"RX INT0_2 INTERP", शून्य, "RX INT0_2 MUX"पूर्ण,
	अणु"RX INT0 SEC MIX", शून्य, "RX INT0_2 INTERP"पूर्ण,

	/* Mixing path INT1 */
	अणु"RX INT1_2 MUX", "RX0", "RX_RX0"पूर्ण,
	अणु"RX INT1_2 MUX", "RX1", "RX_RX1"पूर्ण,
	अणु"RX INT1_2 MUX", "RX2", "RX_RX2"पूर्ण,
	अणु"RX INT1_2 MUX", "RX3", "RX_RX3"पूर्ण,
	अणु"RX INT1_2 MUX", "RX4", "RX_RX4"पूर्ण,
	अणु"RX INT1_2 MUX", "RX5", "RX_RX5"पूर्ण,
	अणु"RX INT1_2 INTERP", शून्य, "RX INT1_2 MUX"पूर्ण,
	अणु"RX INT1 SEC MIX", शून्य, "RX INT1_2 INTERP"पूर्ण,

	/* Mixing path INT2 */
	अणु"RX INT2_2 MUX", "RX0", "RX_RX0"पूर्ण,
	अणु"RX INT2_2 MUX", "RX1", "RX_RX1"पूर्ण,
	अणु"RX INT2_2 MUX", "RX2", "RX_RX2"पूर्ण,
	अणु"RX INT2_2 MUX", "RX3", "RX_RX3"पूर्ण,
	अणु"RX INT2_2 MUX", "RX4", "RX_RX4"पूर्ण,
	अणु"RX INT2_2 MUX", "RX5", "RX_RX5"पूर्ण,
	अणु"RX INT2_2 INTERP", शून्य, "RX INT2_2 MUX"पूर्ण,
	अणु"RX INT2 SEC MIX", शून्य, "RX INT2_2 INTERP"पूर्ण,

	अणु"RX INT0_1 INTERP", शून्य, "RX INT0_1 MIX1"पूर्ण,
	अणु"RX INT0 SEC MIX", शून्य, "RX INT0_1 INTERP"पूर्ण,
	अणु"RX INT0 MIX2", शून्य, "RX INT0 SEC MIX"पूर्ण,
	अणु"RX INT0 MIX2", शून्य, "RX INT0 MIX2 INP"पूर्ण,
	अणु"RX INT0 DEM MUX", "CLSH_DSM_OUT", "RX INT0 MIX2"पूर्ण,
	अणु"HPHL_OUT", शून्य, "RX INT0 DEM MUX"पूर्ण,
	अणु"HPHL_OUT", शून्य, "RX_MCLK"पूर्ण,

	अणु"RX INT1_1 INTERP", शून्य, "RX INT1_1 MIX1"पूर्ण,
	अणु"RX INT1 SEC MIX", शून्य, "RX INT1_1 INTERP"पूर्ण,
	अणु"RX INT1 MIX2", शून्य, "RX INT1 SEC MIX"पूर्ण,
	अणु"RX INT1 MIX2", शून्य, "RX INT1 MIX2 INP"पूर्ण,
	अणु"RX INT1 DEM MUX", "CLSH_DSM_OUT", "RX INT1 MIX2"पूर्ण,
	अणु"HPHR_OUT", शून्य, "RX INT1 DEM MUX"पूर्ण,
	अणु"HPHR_OUT", शून्य, "RX_MCLK"पूर्ण,

	अणु"RX INT2_1 INTERP", शून्य, "RX INT2_1 MIX1"पूर्ण,

	अणु"RX INT2 SEC MIX", शून्य, "RX INT2_1 INTERP"पूर्ण,
	अणु"RX INT2 MIX2", शून्य, "RX INT2 SEC MIX"पूर्ण,
	अणु"RX INT2 MIX2", शून्य, "RX INT2 MIX2 INP"पूर्ण,
	अणु"AUX_OUT", शून्य, "RX INT2 MIX2"पूर्ण,
	अणु"AUX_OUT", शून्य, "RX_MCLK"पूर्ण,

	अणु"IIR0", शून्य, "RX_MCLK"पूर्ण,
	अणु"IIR0", शून्य, "IIR0 INP0 MUX"पूर्ण,
	अणु"IIR0 INP0 MUX", "DEC0", "RX_TX DEC0_INP"पूर्ण,
	अणु"IIR0 INP0 MUX", "DEC1", "RX_TX DEC1_INP"पूर्ण,
	अणु"IIR0 INP0 MUX", "DEC2", "RX_TX DEC2_INP"पूर्ण,
	अणु"IIR0 INP0 MUX", "DEC3", "RX_TX DEC3_INP"पूर्ण,
	अणु"IIR0 INP0 MUX", "RX0", "RX_RX0"पूर्ण,
	अणु"IIR0 INP0 MUX", "RX1", "RX_RX1"पूर्ण,
	अणु"IIR0 INP0 MUX", "RX2", "RX_RX2"पूर्ण,
	अणु"IIR0 INP0 MUX", "RX3", "RX_RX3"पूर्ण,
	अणु"IIR0 INP0 MUX", "RX4", "RX_RX4"पूर्ण,
	अणु"IIR0 INP0 MUX", "RX5", "RX_RX5"पूर्ण,
	अणु"IIR0", शून्य, "IIR0 INP1 MUX"पूर्ण,
	अणु"IIR0 INP1 MUX", "DEC0", "RX_TX DEC0_INP"पूर्ण,
	अणु"IIR0 INP1 MUX", "DEC1", "RX_TX DEC1_INP"पूर्ण,
	अणु"IIR0 INP1 MUX", "DEC2", "RX_TX DEC2_INP"पूर्ण,
	अणु"IIR0 INP1 MUX", "DEC3", "RX_TX DEC3_INP"पूर्ण,
	अणु"IIR0 INP1 MUX", "RX0", "RX_RX0"पूर्ण,
	अणु"IIR0 INP1 MUX", "RX1", "RX_RX1"पूर्ण,
	अणु"IIR0 INP1 MUX", "RX2", "RX_RX2"पूर्ण,
	अणु"IIR0 INP1 MUX", "RX3", "RX_RX3"पूर्ण,
	अणु"IIR0 INP1 MUX", "RX4", "RX_RX4"पूर्ण,
	अणु"IIR0 INP1 MUX", "RX5", "RX_RX5"पूर्ण,
	अणु"IIR0", शून्य, "IIR0 INP2 MUX"पूर्ण,
	अणु"IIR0 INP2 MUX", "DEC0", "RX_TX DEC0_INP"पूर्ण,
	अणु"IIR0 INP2 MUX", "DEC1", "RX_TX DEC1_INP"पूर्ण,
	अणु"IIR0 INP2 MUX", "DEC2", "RX_TX DEC2_INP"पूर्ण,
	अणु"IIR0 INP2 MUX", "DEC3", "RX_TX DEC3_INP"पूर्ण,
	अणु"IIR0 INP2 MUX", "RX0", "RX_RX0"पूर्ण,
	अणु"IIR0 INP2 MUX", "RX1", "RX_RX1"पूर्ण,
	अणु"IIR0 INP2 MUX", "RX2", "RX_RX2"पूर्ण,
	अणु"IIR0 INP2 MUX", "RX3", "RX_RX3"पूर्ण,
	अणु"IIR0 INP2 MUX", "RX4", "RX_RX4"पूर्ण,
	अणु"IIR0 INP2 MUX", "RX5", "RX_RX5"पूर्ण,
	अणु"IIR0", शून्य, "IIR0 INP3 MUX"पूर्ण,
	अणु"IIR0 INP3 MUX", "DEC0", "RX_TX DEC0_INP"पूर्ण,
	अणु"IIR0 INP3 MUX", "DEC1", "RX_TX DEC1_INP"पूर्ण,
	अणु"IIR0 INP3 MUX", "DEC2", "RX_TX DEC2_INP"पूर्ण,
	अणु"IIR0 INP3 MUX", "DEC3", "RX_TX DEC3_INP"पूर्ण,
	अणु"IIR0 INP3 MUX", "RX0", "RX_RX0"पूर्ण,
	अणु"IIR0 INP3 MUX", "RX1", "RX_RX1"पूर्ण,
	अणु"IIR0 INP3 MUX", "RX2", "RX_RX2"पूर्ण,
	अणु"IIR0 INP3 MUX", "RX3", "RX_RX3"पूर्ण,
	अणु"IIR0 INP3 MUX", "RX4", "RX_RX4"पूर्ण,
	अणु"IIR0 INP3 MUX", "RX5", "RX_RX5"पूर्ण,

	अणु"IIR1", शून्य, "RX_MCLK"पूर्ण,
	अणु"IIR1", शून्य, "IIR1 INP0 MUX"पूर्ण,
	अणु"IIR1 INP0 MUX", "DEC0", "RX_TX DEC0_INP"पूर्ण,
	अणु"IIR1 INP0 MUX", "DEC1", "RX_TX DEC1_INP"पूर्ण,
	अणु"IIR1 INP0 MUX", "DEC2", "RX_TX DEC2_INP"पूर्ण,
	अणु"IIR1 INP0 MUX", "DEC3", "RX_TX DEC3_INP"पूर्ण,
	अणु"IIR1 INP0 MUX", "RX0", "RX_RX0"पूर्ण,
	अणु"IIR1 INP0 MUX", "RX1", "RX_RX1"पूर्ण,
	अणु"IIR1 INP0 MUX", "RX2", "RX_RX2"पूर्ण,
	अणु"IIR1 INP0 MUX", "RX3", "RX_RX3"पूर्ण,
	अणु"IIR1 INP0 MUX", "RX4", "RX_RX4"पूर्ण,
	अणु"IIR1 INP0 MUX", "RX5", "RX_RX5"पूर्ण,
	अणु"IIR1", शून्य, "IIR1 INP1 MUX"पूर्ण,
	अणु"IIR1 INP1 MUX", "DEC0", "RX_TX DEC0_INP"पूर्ण,
	अणु"IIR1 INP1 MUX", "DEC1", "RX_TX DEC1_INP"पूर्ण,
	अणु"IIR1 INP1 MUX", "DEC2", "RX_TX DEC2_INP"पूर्ण,
	अणु"IIR1 INP1 MUX", "DEC3", "RX_TX DEC3_INP"पूर्ण,
	अणु"IIR1 INP1 MUX", "RX0", "RX_RX0"पूर्ण,
	अणु"IIR1 INP1 MUX", "RX1", "RX_RX1"पूर्ण,
	अणु"IIR1 INP1 MUX", "RX2", "RX_RX2"पूर्ण,
	अणु"IIR1 INP1 MUX", "RX3", "RX_RX3"पूर्ण,
	अणु"IIR1 INP1 MUX", "RX4", "RX_RX4"पूर्ण,
	अणु"IIR1 INP1 MUX", "RX5", "RX_RX5"पूर्ण,
	अणु"IIR1", शून्य, "IIR1 INP2 MUX"पूर्ण,
	अणु"IIR1 INP2 MUX", "DEC0", "RX_TX DEC0_INP"पूर्ण,
	अणु"IIR1 INP2 MUX", "DEC1", "RX_TX DEC1_INP"पूर्ण,
	अणु"IIR1 INP2 MUX", "DEC2", "RX_TX DEC2_INP"पूर्ण,
	अणु"IIR1 INP2 MUX", "DEC3", "RX_TX DEC3_INP"पूर्ण,
	अणु"IIR1 INP2 MUX", "RX0", "RX_RX0"पूर्ण,
	अणु"IIR1 INP2 MUX", "RX1", "RX_RX1"पूर्ण,
	अणु"IIR1 INP2 MUX", "RX2", "RX_RX2"पूर्ण,
	अणु"IIR1 INP2 MUX", "RX3", "RX_RX3"पूर्ण,
	अणु"IIR1 INP2 MUX", "RX4", "RX_RX4"पूर्ण,
	अणु"IIR1 INP2 MUX", "RX5", "RX_RX5"पूर्ण,
	अणु"IIR1", शून्य, "IIR1 INP3 MUX"पूर्ण,
	अणु"IIR1 INP3 MUX", "DEC0", "RX_TX DEC0_INP"पूर्ण,
	अणु"IIR1 INP3 MUX", "DEC1", "RX_TX DEC1_INP"पूर्ण,
	अणु"IIR1 INP3 MUX", "DEC2", "RX_TX DEC2_INP"पूर्ण,
	अणु"IIR1 INP3 MUX", "DEC3", "RX_TX DEC3_INP"पूर्ण,
	अणु"IIR1 INP3 MUX", "RX0", "RX_RX0"पूर्ण,
	अणु"IIR1 INP3 MUX", "RX1", "RX_RX1"पूर्ण,
	अणु"IIR1 INP3 MUX", "RX2", "RX_RX2"पूर्ण,
	अणु"IIR1 INP3 MUX", "RX3", "RX_RX3"पूर्ण,
	अणु"IIR1 INP3 MUX", "RX4", "RX_RX4"पूर्ण,
	अणु"IIR1 INP3 MUX", "RX5", "RX_RX5"पूर्ण,

	अणु"SRC0", शून्य, "IIR0"पूर्ण,
	अणु"SRC1", शून्य, "IIR1"पूर्ण,
	अणु"RX INT0 MIX2 INP", "SRC0", "SRC0"पूर्ण,
	अणु"RX INT0 MIX2 INP", "SRC1", "SRC1"पूर्ण,
	अणु"RX INT1 MIX2 INP", "SRC0", "SRC0"पूर्ण,
	अणु"RX INT1 MIX2 INP", "SRC1", "SRC1"पूर्ण,
	अणु"RX INT2 MIX2 INP", "SRC0", "SRC0"पूर्ण,
	अणु"RX INT2 MIX2 INP", "SRC1", "SRC1"पूर्ण,
पूर्ण;

अटल पूर्णांक rx_macro_component_probe(काष्ठा snd_soc_component *component)
अणु
	काष्ठा rx_macro *rx = snd_soc_component_get_drvdata(component);

	snd_soc_component_init_regmap(component, rx->regmap);

	snd_soc_component_update_bits(component, CDC_RX_RX0_RX_PATH_SEC7,
				      CDC_RX_DSM_OUT_DELAY_SEL_MASK,
				      CDC_RX_DSM_OUT_DELAY_TWO_SAMPLE);
	snd_soc_component_update_bits(component, CDC_RX_RX1_RX_PATH_SEC7,
				      CDC_RX_DSM_OUT_DELAY_SEL_MASK,
				      CDC_RX_DSM_OUT_DELAY_TWO_SAMPLE);
	snd_soc_component_update_bits(component, CDC_RX_RX2_RX_PATH_SEC7,
				      CDC_RX_DSM_OUT_DELAY_SEL_MASK,
				      CDC_RX_DSM_OUT_DELAY_TWO_SAMPLE);
	snd_soc_component_update_bits(component, CDC_RX_RX0_RX_PATH_CFG3,
				      CDC_RX_DC_COEFF_SEL_MASK,
				      CDC_RX_DC_COEFF_SEL_TWO);
	snd_soc_component_update_bits(component, CDC_RX_RX1_RX_PATH_CFG3,
				      CDC_RX_DC_COEFF_SEL_MASK,
				      CDC_RX_DC_COEFF_SEL_TWO);
	snd_soc_component_update_bits(component, CDC_RX_RX2_RX_PATH_CFG3,
				      CDC_RX_DC_COEFF_SEL_MASK,
				      CDC_RX_DC_COEFF_SEL_TWO);

	rx->component = component;

	वापस 0;
पूर्ण

अटल पूर्णांक swclk_gate_enable(काष्ठा clk_hw *hw)
अणु
	काष्ठा rx_macro *rx = to_rx_macro(hw);

	rx_macro_mclk_enable(rx, true);
	अगर (rx->reset_swr)
		regmap_update_bits(rx->regmap, CDC_RX_CLK_RST_CTRL_SWR_CONTROL,
				   CDC_RX_SWR_RESET_MASK,
				   CDC_RX_SWR_RESET);

	regmap_update_bits(rx->regmap, CDC_RX_CLK_RST_CTRL_SWR_CONTROL,
			   CDC_RX_SWR_CLK_EN_MASK, 1);

	अगर (rx->reset_swr)
		regmap_update_bits(rx->regmap, CDC_RX_CLK_RST_CTRL_SWR_CONTROL,
				   CDC_RX_SWR_RESET_MASK, 0);
	rx->reset_swr = false;

	वापस 0;
पूर्ण

अटल व्योम swclk_gate_disable(काष्ठा clk_hw *hw)
अणु
	काष्ठा rx_macro *rx = to_rx_macro(hw);

	regmap_update_bits(rx->regmap, CDC_RX_CLK_RST_CTRL_SWR_CONTROL, 
			   CDC_RX_SWR_CLK_EN_MASK, 0);

	rx_macro_mclk_enable(rx, false);
पूर्ण

अटल पूर्णांक swclk_gate_is_enabled(काष्ठा clk_hw *hw)
अणु
	काष्ठा rx_macro *rx = to_rx_macro(hw);
	पूर्णांक ret, val;

	regmap_पढ़ो(rx->regmap, CDC_RX_CLK_RST_CTRL_SWR_CONTROL, &val);
	ret = val & BIT(0);

	वापस ret;
पूर्ण

अटल अचिन्हित दीर्घ swclk_recalc_rate(काष्ठा clk_hw *hw,
				       अचिन्हित दीर्घ parent_rate)
अणु
	वापस parent_rate / 2;
पूर्ण

अटल स्थिर काष्ठा clk_ops swclk_gate_ops = अणु
	.prepare = swclk_gate_enable,
	.unprepare = swclk_gate_disable,
	.is_enabled = swclk_gate_is_enabled,
	.recalc_rate = swclk_recalc_rate,

पूर्ण;

अटल काष्ठा clk *rx_macro_रेजिस्टर_mclk_output(काष्ठा rx_macro *rx)
अणु
	काष्ठा device *dev = rx->dev;
	काष्ठा device_node *np = dev->of_node;
	स्थिर अक्षर *parent_clk_name = शून्य;
	स्थिर अक्षर *clk_name = "lpass-rx-mclk";
	काष्ठा clk_hw *hw;
	काष्ठा clk_init_data init;
	पूर्णांक ret;

	parent_clk_name = __clk_get_name(rx->clks[2].clk);

	init.name = clk_name;
	init.ops = &swclk_gate_ops;
	init.flags = 0;
	init.parent_names = &parent_clk_name;
	init.num_parents = 1;
	rx->hw.init = &init;
	hw = &rx->hw;
	ret = clk_hw_रेजिस्टर(rx->dev, hw);
	अगर (ret)
		वापस ERR_PTR(ret);

	of_clk_add_provider(np, of_clk_src_simple_get, hw->clk);

	वापस शून्य;
पूर्ण

अटल स्थिर काष्ठा snd_soc_component_driver rx_macro_component_drv = अणु
	.name = "RX-MACRO",
	.probe = rx_macro_component_probe,
	.controls = rx_macro_snd_controls,
	.num_controls = ARRAY_SIZE(rx_macro_snd_controls),
	.dapm_widमाला_लो = rx_macro_dapm_widमाला_लो,
	.num_dapm_widमाला_लो = ARRAY_SIZE(rx_macro_dapm_widमाला_लो),
	.dapm_routes = rx_audio_map,
	.num_dapm_routes = ARRAY_SIZE(rx_audio_map),
पूर्ण;

अटल पूर्णांक rx_macro_probe(काष्ठा platक्रमm_device *pdev)
अणु
	काष्ठा device *dev = &pdev->dev;
	काष्ठा rx_macro *rx;
	व्योम __iomem *base;
	पूर्णांक ret;

	rx = devm_kzalloc(dev, माप(*rx), GFP_KERNEL);
	अगर (!rx)
		वापस -ENOMEM;

	rx->clks[0].id = "macro";
	rx->clks[1].id = "dcodec";
	rx->clks[2].id = "mclk";
	rx->clks[3].id = "npl";
	rx->clks[4].id = "fsgen";

	ret = devm_clk_bulk_get(dev, RX_NUM_CLKS_MAX, rx->clks);
	अगर (ret) अणु
		dev_err(dev, "Error getting RX Clocks (%d)\n", ret);
		वापस ret;
	पूर्ण

	base = devm_platक्रमm_ioremap_resource(pdev, 0);
	अगर (IS_ERR(base))
		वापस PTR_ERR(base);

	rx->regmap = devm_regmap_init_mmio(dev, base, &rx_regmap_config);

	dev_set_drvdata(dev, rx);

	rx->reset_swr = true;
	rx->dev = dev;

	/* set MCLK and NPL rates */
	clk_set_rate(rx->clks[2].clk, MCLK_FREQ);
	clk_set_rate(rx->clks[3].clk, 2 * MCLK_FREQ);

	ret = clk_bulk_prepare_enable(RX_NUM_CLKS_MAX, rx->clks);
	अगर (ret)
		वापस ret;

	rx_macro_रेजिस्टर_mclk_output(rx);

	ret = devm_snd_soc_रेजिस्टर_component(dev, &rx_macro_component_drv,
					      rx_macro_dai,
					      ARRAY_SIZE(rx_macro_dai));
	अगर (ret)
		clk_bulk_disable_unprepare(RX_NUM_CLKS_MAX, rx->clks);

	वापस ret;
पूर्ण

अटल पूर्णांक rx_macro_हटाओ(काष्ठा platक्रमm_device *pdev)
अणु
	काष्ठा rx_macro *rx = dev_get_drvdata(&pdev->dev);

	of_clk_del_provider(pdev->dev.of_node);
	clk_bulk_disable_unprepare(RX_NUM_CLKS_MAX, rx->clks);
	वापस 0;
पूर्ण

अटल स्थिर काष्ठा of_device_id rx_macro_dt_match[] = अणु
	अणु .compatible = "qcom,sm8250-lpass-rx-macro" पूर्ण,
	अणु पूर्ण
पूर्ण;
MODULE_DEVICE_TABLE(of, rx_macro_dt_match);

अटल काष्ठा platक्रमm_driver rx_macro_driver = अणु
	.driver = अणु
		.name = "rx_macro",
		.of_match_table = rx_macro_dt_match,
		.suppress_bind_attrs = true,
	पूर्ण,
	.probe = rx_macro_probe,
	.हटाओ = rx_macro_हटाओ,
पूर्ण;

module_platक्रमm_driver(rx_macro_driver);

MODULE_DESCRIPTION("RX macro driver");
MODULE_LICENSE("GPL");
