TimeQuest Timing Analyzer report for Uni_Projektas
Mon Mar 20 20:39:43 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'CLK'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Minimum Pulse Width: 'CLK'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Fast Model Setup Summary
 18. Fast Model Hold Summary
 19. Fast Model Recovery Summary
 20. Fast Model Removal Summary
 21. Fast Model Minimum Pulse Width Summary
 22. Fast Model Setup: 'CLK'
 23. Fast Model Hold: 'CLK'
 24. Fast Model Minimum Pulse Width: 'CLK'
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Multicorner Timing Analysis Summary
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Setup Transfers
 31. Hold Transfers
 32. Report TCCS
 33. Report RSKM
 34. Unconstrained Paths
 35. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Uni_Projektas                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------+
; SDC File List                                         ;
+-------------------+--------+--------------------------+
; SDC File Path     ; Status ; Read at                  ;
+-------------------+--------+--------------------------+
; Uni_Projektas.sdc ; OK     ; Mon Mar 20 20:39:42 2023 ;
+-------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 276.55 MHz ; 276.55 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; 16.384 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; CLK   ; 8.758 ; 0.000                  ;
+-------+-------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                            ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.384 ; Clock_divider:clock_divider1|counter[0]  ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; 0.000      ; 3.656      ;
; 16.519 ; Clock_divider:clock_divider1|counter[0]  ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 20.000       ; 0.004      ; 3.525      ;
; 16.605 ; Clock_divider:clock_divider1|counter[0]  ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 20.000       ; 0.004      ; 3.439      ;
; 16.657 ; Clock_divider:clock_divider1|counter[4]  ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 3.379      ;
; 16.658 ; Clock_divider:clock_divider1|counter[4]  ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 3.378      ;
; 16.659 ; Clock_divider:clock_divider1|counter[4]  ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 20.000       ; -0.004     ; 3.377      ;
; 16.691 ; Clock_divider:clock_divider1|counter[0]  ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 20.000       ; 0.004      ; 3.353      ;
; 16.691 ; Clock_divider:clock_divider1|counter[2]  ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 20.000       ; 0.004      ; 3.353      ;
; 16.718 ; Clock_divider:clock_divider1|counter[1]  ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 3.318      ;
; 16.719 ; Clock_divider:clock_divider1|counter[1]  ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 3.317      ;
; 16.720 ; Clock_divider:clock_divider1|counter[1]  ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 20.000       ; -0.004     ; 3.316      ;
; 16.777 ; Clock_divider:clock_divider1|counter[0]  ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 20.000       ; 0.004      ; 3.267      ;
; 16.777 ; Clock_divider:clock_divider1|counter[2]  ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 20.000       ; 0.004      ; 3.267      ;
; 16.780 ; Clock_divider:clock_divider1|counter[8]  ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 3.256      ;
; 16.781 ; Clock_divider:clock_divider1|counter[8]  ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 3.255      ;
; 16.782 ; Clock_divider:clock_divider1|counter[8]  ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 20.000       ; -0.004     ; 3.254      ;
; 16.805 ; Clock_divider:clock_divider1|counter[10] ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 3.231      ;
; 16.806 ; Clock_divider:clock_divider1|counter[10] ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 3.230      ;
; 16.807 ; Clock_divider:clock_divider1|counter[10] ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 20.000       ; -0.004     ; 3.229      ;
; 16.808 ; Clock_divider:clock_divider1|counter[9]  ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 3.228      ;
; 16.809 ; Clock_divider:clock_divider1|counter[9]  ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 3.227      ;
; 16.810 ; Clock_divider:clock_divider1|counter[9]  ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 20.000       ; -0.004     ; 3.226      ;
; 16.822 ; Clock_divider:clock_divider1|counter[12] ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 3.214      ;
; 16.823 ; Clock_divider:clock_divider1|counter[12] ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 3.213      ;
; 16.824 ; Clock_divider:clock_divider1|counter[12] ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 20.000       ; -0.004     ; 3.212      ;
; 16.858 ; Clock_divider:clock_divider1|counter[1]  ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 3.182      ;
; 16.863 ; Clock_divider:clock_divider1|counter[0]  ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 20.000       ; 0.004      ; 3.181      ;
; 16.863 ; Clock_divider:clock_divider1|counter[2]  ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 20.000       ; 0.004      ; 3.181      ;
; 16.944 ; Clock_divider:clock_divider1|counter[1]  ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 3.096      ;
; 16.949 ; Clock_divider:clock_divider1|counter[0]  ; Clock_divider:clock_divider1|counter[10] ; CLK          ; CLK         ; 20.000       ; 0.004      ; 3.095      ;
; 16.949 ; Clock_divider:clock_divider1|counter[2]  ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 20.000       ; 0.004      ; 3.095      ;
; 16.950 ; Clock_divider:clock_divider1|counter[2]  ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; 0.000      ; 3.090      ;
; 16.979 ; Clock_divider:clock_divider1|counter[3]  ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 3.061      ;
; 17.003 ; Clock_divider:clock_divider1|counter[0]  ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; 0.000      ; 3.037      ;
; 17.030 ; Clock_divider:clock_divider1|counter[1]  ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 3.010      ;
; 17.031 ; Clock_divider:clock_divider1|counter[6]  ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 3.005      ;
; 17.032 ; Clock_divider:clock_divider1|counter[6]  ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 3.004      ;
; 17.033 ; Clock_divider:clock_divider1|counter[6]  ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 20.000       ; -0.004     ; 3.003      ;
; 17.035 ; Clock_divider:clock_divider1|counter[0]  ; Clock_divider:clock_divider1|counter[9]  ; CLK          ; CLK         ; 20.000       ; 0.004      ; 3.009      ;
; 17.035 ; Clock_divider:clock_divider1|counter[2]  ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 20.000       ; 0.004      ; 3.009      ;
; 17.044 ; Clock_divider:clock_divider1|counter[7]  ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 2.992      ;
; 17.045 ; Clock_divider:clock_divider1|counter[7]  ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 2.991      ;
; 17.046 ; Clock_divider:clock_divider1|counter[7]  ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 20.000       ; -0.004     ; 2.990      ;
; 17.065 ; Clock_divider:clock_divider1|counter[3]  ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.975      ;
; 17.116 ; Clock_divider:clock_divider1|counter[1]  ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.924      ;
; 17.119 ; Clock_divider:clock_divider1|counter[4]  ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.921      ;
; 17.121 ; Clock_divider:clock_divider1|counter[0]  ; Clock_divider:clock_divider1|counter[8]  ; CLK          ; CLK         ; 20.000       ; 0.004      ; 2.923      ;
; 17.121 ; Clock_divider:clock_divider1|counter[2]  ; Clock_divider:clock_divider1|counter[10] ; CLK          ; CLK         ; 20.000       ; 0.004      ; 2.923      ;
; 17.150 ; Clock_divider:clock_divider1|counter[5]  ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.890      ;
; 17.151 ; Clock_divider:clock_divider1|counter[3]  ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.889      ;
; 17.174 ; Clock_divider:clock_divider1|counter[15] ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 2.862      ;
; 17.175 ; Clock_divider:clock_divider1|counter[15] ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 2.861      ;
; 17.176 ; Clock_divider:clock_divider1|counter[15] ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 20.000       ; -0.004     ; 2.860      ;
; 17.184 ; Clock_divider:clock_divider1|counter[14] ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 2.852      ;
; 17.185 ; Clock_divider:clock_divider1|counter[5]  ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 2.851      ;
; 17.185 ; Clock_divider:clock_divider1|counter[14] ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 2.851      ;
; 17.186 ; Clock_divider:clock_divider1|counter[5]  ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 2.850      ;
; 17.186 ; Clock_divider:clock_divider1|counter[14] ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 20.000       ; -0.004     ; 2.850      ;
; 17.187 ; Clock_divider:clock_divider1|counter[5]  ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 20.000       ; -0.004     ; 2.849      ;
; 17.202 ; Clock_divider:clock_divider1|counter[1]  ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.838      ;
; 17.205 ; Clock_divider:clock_divider1|counter[4]  ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.835      ;
; 17.207 ; Clock_divider:clock_divider1|counter[2]  ; Clock_divider:clock_divider1|counter[9]  ; CLK          ; CLK         ; 20.000       ; 0.004      ; 2.837      ;
; 17.236 ; Clock_divider:clock_divider1|counter[6]  ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.804      ;
; 17.236 ; Clock_divider:clock_divider1|counter[5]  ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.804      ;
; 17.237 ; Clock_divider:clock_divider1|counter[3]  ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.803      ;
; 17.288 ; Clock_divider:clock_divider1|counter[1]  ; Clock_divider:clock_divider1|counter[10] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.752      ;
; 17.291 ; Clock_divider:clock_divider1|counter[4]  ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.749      ;
; 17.293 ; Clock_divider:clock_divider1|counter[2]  ; Clock_divider:clock_divider1|counter[8]  ; CLK          ; CLK         ; 20.000       ; 0.004      ; 2.751      ;
; 17.311 ; Clock_divider:clock_divider1|counter[0]  ; Clock_divider:clock_divider1|counter[7]  ; CLK          ; CLK         ; 20.000       ; 0.004      ; 2.733      ;
; 17.322 ; Clock_divider:clock_divider1|counter[6]  ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.718      ;
; 17.322 ; Clock_divider:clock_divider1|counter[5]  ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.718      ;
; 17.323 ; Clock_divider:clock_divider1|counter[3]  ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.717      ;
; 17.335 ; Clock_divider:clock_divider1|counter[13] ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 2.701      ;
; 17.336 ; Clock_divider:clock_divider1|counter[13] ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 2.700      ;
; 17.337 ; Clock_divider:clock_divider1|counter[13] ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 20.000       ; -0.004     ; 2.699      ;
; 17.352 ; Clock_divider:clock_divider1|counter[3]  ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 2.684      ;
; 17.353 ; Clock_divider:clock_divider1|counter[3]  ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 2.683      ;
; 17.354 ; Clock_divider:clock_divider1|counter[3]  ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 20.000       ; -0.004     ; 2.682      ;
; 17.371 ; Clock_divider:clock_divider1|counter[7]  ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.669      ;
; 17.374 ; Clock_divider:clock_divider1|counter[1]  ; Clock_divider:clock_divider1|counter[9]  ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.666      ;
; 17.377 ; Clock_divider:clock_divider1|counter[4]  ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.663      ;
; 17.397 ; Clock_divider:clock_divider1|counter[0]  ; Clock_divider:clock_divider1|counter[6]  ; CLK          ; CLK         ; 20.000       ; 0.004      ; 2.647      ;
; 17.408 ; Clock_divider:clock_divider1|counter[6]  ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.632      ;
; 17.408 ; Clock_divider:clock_divider1|counter[5]  ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.632      ;
; 17.409 ; Clock_divider:clock_divider1|counter[3]  ; Clock_divider:clock_divider1|counter[10] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.631      ;
; 17.457 ; Clock_divider:clock_divider1|counter[7]  ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.583      ;
; 17.460 ; Clock_divider:clock_divider1|counter[1]  ; Clock_divider:clock_divider1|counter[8]  ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.580      ;
; 17.463 ; Clock_divider:clock_divider1|counter[4]  ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.577      ;
; 17.483 ; Clock_divider:clock_divider1|counter[0]  ; Clock_divider:clock_divider1|counter[5]  ; CLK          ; CLK         ; 20.000       ; 0.004      ; 2.561      ;
; 17.483 ; Clock_divider:clock_divider1|counter[2]  ; Clock_divider:clock_divider1|counter[7]  ; CLK          ; CLK         ; 20.000       ; 0.004      ; 2.561      ;
; 17.494 ; Clock_divider:clock_divider1|counter[6]  ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.546      ;
; 17.494 ; Clock_divider:clock_divider1|counter[5]  ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.546      ;
; 17.495 ; Clock_divider:clock_divider1|counter[3]  ; Clock_divider:clock_divider1|counter[9]  ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.545      ;
; 17.513 ; Clock_divider:clock_divider1|counter[8]  ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.527      ;
; 17.515 ; Clock_divider:clock_divider1|counter[11] ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 2.521      ;
; 17.516 ; Clock_divider:clock_divider1|counter[11] ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; -0.004     ; 2.520      ;
; 17.517 ; Clock_divider:clock_divider1|counter[11] ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 20.000       ; -0.004     ; 2.519      ;
; 17.543 ; Clock_divider:clock_divider1|counter[7]  ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.497      ;
; 17.549 ; Clock_divider:clock_divider1|counter[4]  ; Clock_divider:clock_divider1|counter[10] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.491      ;
; 17.569 ; Clock_divider:clock_divider1|counter[0]  ; Clock_divider:clock_divider1|counter[4]  ; CLK          ; CLK         ; 20.000       ; 0.004      ; 2.475      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                                  ;
+-------+--------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                      ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; Clock_divider:clock_divider1|counter[2]                                        ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Clock_divider:clock_divider1|counter[0]                                        ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.753 ; Clock_divider:clock_divider1|counter[15]                                       ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.916 ; UART_Controller:UART_Controller_1|Clock_divider:uart_clk_divider|half_clock[0] ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.222      ;
; 1.172 ; Clock_divider:clock_divider1|counter[4]                                        ; Clock_divider:clock_divider1|counter[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; Clock_divider:clock_divider1|counter[7]                                        ; Clock_divider:clock_divider1|counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.478      ;
; 1.174 ; Clock_divider:clock_divider1|counter[0]                                        ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.480      ;
; 1.175 ; Clock_divider:clock_divider1|counter[1]                                        ; Clock_divider:clock_divider1|counter[1]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; Clock_divider:clock_divider1|counter[9]                                        ; Clock_divider:clock_divider1|counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; Clock_divider:clock_divider1|counter[11]                                       ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Clock_divider:clock_divider1|counter[13]                                       ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Clock_divider:clock_divider1|counter[14]                                       ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.225 ; Clock_divider:clock_divider1|counter[3]                                        ; Clock_divider:clock_divider1|counter[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; Clock_divider:clock_divider1|counter[8]                                        ; Clock_divider:clock_divider1|counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; Clock_divider:clock_divider1|counter[10]                                       ; Clock_divider:clock_divider1|counter[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; Clock_divider:clock_divider1|counter[5]                                        ; Clock_divider:clock_divider1|counter[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; Clock_divider:clock_divider1|counter[6]                                        ; Clock_divider:clock_divider1|counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; Clock_divider:clock_divider1|counter[12]                                       ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.449 ; Clock_divider:clock_divider1|counter[2]                                        ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.755      ;
; 1.451 ; Clock_divider:clock_divider1|counter[2]                                        ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.757      ;
; 1.651 ; Clock_divider:clock_divider1|counter[4]                                        ; Clock_divider:clock_divider1|counter[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.957      ;
; 1.655 ; Clock_divider:clock_divider1|counter[9]                                        ; Clock_divider:clock_divider1|counter[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.961      ;
; 1.656 ; Clock_divider:clock_divider1|counter[14]                                       ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; Clock_divider:clock_divider1|counter[13]                                       ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; Clock_divider:clock_divider1|counter[11]                                       ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.962      ;
; 1.705 ; Clock_divider:clock_divider1|counter[3]                                        ; Clock_divider:clock_divider1|counter[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; Clock_divider:clock_divider1|counter[8]                                        ; Clock_divider:clock_divider1|counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; Clock_divider:clock_divider1|counter[10]                                       ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.011      ;
; 1.706 ; Clock_divider:clock_divider1|counter[6]                                        ; Clock_divider:clock_divider1|counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; Clock_divider:clock_divider1|counter[12]                                       ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; Clock_divider:clock_divider1|counter[5]                                        ; Clock_divider:clock_divider1|counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.012      ;
; 1.737 ; Clock_divider:clock_divider1|counter[4]                                        ; Clock_divider:clock_divider1|counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.043      ;
; 1.740 ; Clock_divider:clock_divider1|counter[1]                                        ; Clock_divider:clock_divider1|counter[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.046      ;
; 1.741 ; Clock_divider:clock_divider1|counter[9]                                        ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.047      ;
; 1.742 ; Clock_divider:clock_divider1|counter[13]                                       ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.048      ;
; 1.742 ; Clock_divider:clock_divider1|counter[11]                                       ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.048      ;
; 1.761 ; Clock_divider:clock_divider1|counter[7]                                        ; Clock_divider:clock_divider1|counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.067      ;
; 1.791 ; Clock_divider:clock_divider1|counter[3]                                        ; Clock_divider:clock_divider1|counter[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.097      ;
; 1.791 ; Clock_divider:clock_divider1|counter[8]                                        ; Clock_divider:clock_divider1|counter[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.097      ;
; 1.791 ; Clock_divider:clock_divider1|counter[10]                                       ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.097      ;
; 1.792 ; Clock_divider:clock_divider1|counter[12]                                       ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.098      ;
; 1.792 ; Clock_divider:clock_divider1|counter[5]                                        ; Clock_divider:clock_divider1|counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.098      ;
; 1.823 ; Clock_divider:clock_divider1|counter[4]                                        ; Clock_divider:clock_divider1|counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.129      ;
; 1.826 ; Clock_divider:clock_divider1|counter[1]                                        ; Clock_divider:clock_divider1|counter[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.132      ;
; 1.827 ; Clock_divider:clock_divider1|counter[9]                                        ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.133      ;
; 1.828 ; Clock_divider:clock_divider1|counter[11]                                       ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.134      ;
; 1.847 ; Clock_divider:clock_divider1|counter[7]                                        ; Clock_divider:clock_divider1|counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.153      ;
; 1.877 ; Clock_divider:clock_divider1|counter[3]                                        ; Clock_divider:clock_divider1|counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.183      ;
; 1.877 ; Clock_divider:clock_divider1|counter[8]                                        ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.183      ;
; 1.877 ; Clock_divider:clock_divider1|counter[10]                                       ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.183      ;
; 1.878 ; Clock_divider:clock_divider1|counter[12]                                       ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.184      ;
; 1.896 ; Clock_divider:clock_divider1|counter[6]                                        ; Clock_divider:clock_divider1|counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.202      ;
; 1.907 ; Clock_divider:clock_divider1|counter[0]                                        ; Clock_divider:clock_divider1|counter[1]  ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.217      ;
; 1.907 ; Clock_divider:clock_divider1|counter[2]                                        ; Clock_divider:clock_divider1|counter[3]  ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.217      ;
; 1.912 ; Clock_divider:clock_divider1|counter[1]                                        ; Clock_divider:clock_divider1|counter[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.218      ;
; 1.913 ; Clock_divider:clock_divider1|counter[9]                                        ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.219      ;
; 1.914 ; Clock_divider:clock_divider1|counter[11]                                       ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.220      ;
; 1.933 ; Clock_divider:clock_divider1|counter[7]                                        ; Clock_divider:clock_divider1|counter[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.239      ;
; 1.963 ; Clock_divider:clock_divider1|counter[3]                                        ; Clock_divider:clock_divider1|counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.269      ;
; 1.963 ; Clock_divider:clock_divider1|counter[8]                                        ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.269      ;
; 1.963 ; Clock_divider:clock_divider1|counter[10]                                       ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.269      ;
; 1.982 ; Clock_divider:clock_divider1|counter[6]                                        ; Clock_divider:clock_divider1|counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.288      ;
; 1.982 ; Clock_divider:clock_divider1|counter[5]                                        ; Clock_divider:clock_divider1|counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.288      ;
; 1.993 ; Clock_divider:clock_divider1|counter[2]                                        ; Clock_divider:clock_divider1|counter[4]  ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.303      ;
; 1.998 ; Clock_divider:clock_divider1|counter[1]                                        ; Clock_divider:clock_divider1|counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.304      ;
; 1.999 ; Clock_divider:clock_divider1|counter[9]                                        ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.305      ;
; 2.013 ; Clock_divider:clock_divider1|counter[4]                                        ; Clock_divider:clock_divider1|counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.319      ;
; 2.019 ; Clock_divider:clock_divider1|counter[7]                                        ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.325      ;
; 2.049 ; Clock_divider:clock_divider1|counter[8]                                        ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.355      ;
; 2.049 ; Clock_divider:clock_divider1|counter[10]                                       ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.355      ;
; 2.068 ; Clock_divider:clock_divider1|counter[6]                                        ; Clock_divider:clock_divider1|counter[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.374      ;
; 2.068 ; Clock_divider:clock_divider1|counter[5]                                        ; Clock_divider:clock_divider1|counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.374      ;
; 2.079 ; Clock_divider:clock_divider1|counter[0]                                        ; Clock_divider:clock_divider1|counter[3]  ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.389      ;
; 2.079 ; Clock_divider:clock_divider1|counter[2]                                        ; Clock_divider:clock_divider1|counter[5]  ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.389      ;
; 2.084 ; Clock_divider:clock_divider1|counter[1]                                        ; Clock_divider:clock_divider1|counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.390      ;
; 2.085 ; Clock_divider:clock_divider1|counter[9]                                        ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.391      ;
; 2.099 ; Clock_divider:clock_divider1|counter[4]                                        ; Clock_divider:clock_divider1|counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.405      ;
; 2.105 ; Clock_divider:clock_divider1|counter[7]                                        ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.411      ;
; 2.135 ; Clock_divider:clock_divider1|counter[8]                                        ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.441      ;
; 2.153 ; Clock_divider:clock_divider1|counter[3]                                        ; Clock_divider:clock_divider1|counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.459      ;
; 2.154 ; Clock_divider:clock_divider1|counter[6]                                        ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.460      ;
; 2.154 ; Clock_divider:clock_divider1|counter[5]                                        ; Clock_divider:clock_divider1|counter[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.460      ;
; 2.165 ; Clock_divider:clock_divider1|counter[0]                                        ; Clock_divider:clock_divider1|counter[4]  ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.475      ;
; 2.165 ; Clock_divider:clock_divider1|counter[2]                                        ; Clock_divider:clock_divider1|counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.475      ;
; 2.185 ; Clock_divider:clock_divider1|counter[4]                                        ; Clock_divider:clock_divider1|counter[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.491      ;
; 2.191 ; Clock_divider:clock_divider1|counter[7]                                        ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.497      ;
; 2.217 ; Clock_divider:clock_divider1|counter[11]                                       ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 0.000        ; -0.004     ; 2.519      ;
; 2.218 ; Clock_divider:clock_divider1|counter[11]                                       ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 0.000        ; -0.004     ; 2.520      ;
; 2.219 ; Clock_divider:clock_divider1|counter[11]                                       ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 0.000        ; -0.004     ; 2.521      ;
; 2.221 ; Clock_divider:clock_divider1|counter[8]                                        ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.527      ;
; 2.239 ; Clock_divider:clock_divider1|counter[3]                                        ; Clock_divider:clock_divider1|counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.545      ;
; 2.240 ; Clock_divider:clock_divider1|counter[6]                                        ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.546      ;
; 2.240 ; Clock_divider:clock_divider1|counter[5]                                        ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.546      ;
; 2.251 ; Clock_divider:clock_divider1|counter[0]                                        ; Clock_divider:clock_divider1|counter[5]  ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.561      ;
; 2.251 ; Clock_divider:clock_divider1|counter[2]                                        ; Clock_divider:clock_divider1|counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.561      ;
; 2.271 ; Clock_divider:clock_divider1|counter[4]                                        ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.577      ;
; 2.274 ; Clock_divider:clock_divider1|counter[1]                                        ; Clock_divider:clock_divider1|counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.580      ;
; 2.277 ; Clock_divider:clock_divider1|counter[7]                                        ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.583      ;
; 2.325 ; Clock_divider:clock_divider1|counter[3]                                        ; Clock_divider:clock_divider1|counter[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.631      ;
; 2.326 ; Clock_divider:clock_divider1|counter[6]                                        ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.632      ;
+-------+--------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------+
; 8.758  ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|clock_out                                         ;
; 8.758  ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|clock_out                                         ;
; 8.758  ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[0]                                        ;
; 8.758  ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[0]                                        ;
; 8.758  ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[10]                                       ;
; 8.758  ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[10]                                       ;
; 8.758  ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[11]                                       ;
; 8.758  ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[11]                                       ;
; 8.758  ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[12]                                       ;
; 8.758  ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[12]                                       ;
; 8.758  ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[13]                                       ;
; 8.758  ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[13]                                       ;
; 8.758  ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[14]                                       ;
; 8.758  ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[14]                                       ;
; 8.758  ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[15]                                       ;
; 8.758  ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[15]                                       ;
; 8.758  ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[1]                                        ;
; 8.758  ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[1]                                        ;
; 8.758  ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[2]                                        ;
; 8.758  ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[2]                                        ;
; 8.758  ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[3]                                        ;
; 8.758  ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[3]                                        ;
; 8.758  ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[4]                                        ;
; 8.758  ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[4]                                        ;
; 8.758  ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[5]                                        ;
; 8.758  ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[5]                                        ;
; 8.758  ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[6]                                        ;
; 8.758  ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[6]                                        ;
; 8.758  ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[7]                                        ;
; 8.758  ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[7]                                        ;
; 8.758  ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[8]                                        ;
; 8.758  ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[8]                                        ;
; 8.758  ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[9]                                        ;
; 8.758  ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[9]                                        ;
; 8.758  ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|Clock_divider:uart_clk_divider|half_clock[0] ;
; 8.758  ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|Clock_divider:uart_clk_divider|half_clock[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                                                                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                                                                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk                                                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk                                                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller_1|uart_clk_divider|half_clock[0]|clk                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller_1|uart_clk_divider|half_clock[0]|clk                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|clock_out|clk                                                   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|clock_out|clk                                                   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[0]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[0]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[10]|clk                                                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[10]|clk                                                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[11]|clk                                                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[11]|clk                                                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[12]|clk                                                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[12]|clk                                                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[13]|clk                                                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[13]|clk                                                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[14]|clk                                                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[14]|clk                                                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[15]|clk                                                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[15]|clk                                                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[1]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[1]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[2]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[2]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[3]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[3]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[4]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[4]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[5]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[5]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[6]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[6]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[7]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[7]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[8]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[8]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[9]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[9]|clk                                                  ;
; 17.059 ; 20.000       ; 2.941          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADC_SYNC  ; CLK        ; 8.002 ; 8.002 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADC_SYNC  ; CLK        ; 8.002 ; 8.002 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; 18.754 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; CLK   ; 9.000 ; 0.000                  ;
+-------+-------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                            ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 18.754 ; Clock_divider:clock_divider1|counter[0]  ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 20.000       ; 0.001      ; 1.279      ;
; 18.789 ; Clock_divider:clock_divider1|counter[0]  ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 20.000       ; 0.001      ; 1.244      ;
; 18.824 ; Clock_divider:clock_divider1|counter[0]  ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 20.000       ; 0.001      ; 1.209      ;
; 18.825 ; Clock_divider:clock_divider1|counter[2]  ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 20.000       ; 0.001      ; 1.208      ;
; 18.859 ; Clock_divider:clock_divider1|counter[0]  ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 20.000       ; 0.001      ; 1.174      ;
; 18.860 ; Clock_divider:clock_divider1|counter[2]  ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 20.000       ; 0.001      ; 1.173      ;
; 18.869 ; Clock_divider:clock_divider1|counter[1]  ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 1.163      ;
; 18.882 ; Clock_divider:clock_divider1|counter[0]  ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; 0.000      ; 1.150      ;
; 18.892 ; Clock_divider:clock_divider1|counter[4]  ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 20.000       ; -0.001     ; 1.139      ;
; 18.894 ; Clock_divider:clock_divider1|counter[0]  ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 20.000       ; 0.001      ; 1.139      ;
; 18.895 ; Clock_divider:clock_divider1|counter[2]  ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 20.000       ; 0.001      ; 1.138      ;
; 18.904 ; Clock_divider:clock_divider1|counter[1]  ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 1.128      ;
; 18.910 ; Clock_divider:clock_divider1|counter[4]  ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 1.121      ;
; 18.911 ; Clock_divider:clock_divider1|counter[4]  ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 1.120      ;
; 18.924 ; Clock_divider:clock_divider1|counter[1]  ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 20.000       ; -0.001     ; 1.107      ;
; 18.925 ; Clock_divider:clock_divider1|counter[3]  ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 1.107      ;
; 18.929 ; Clock_divider:clock_divider1|counter[0]  ; Clock_divider:clock_divider1|counter[10] ; CLK          ; CLK         ; 20.000       ; 0.001      ; 1.104      ;
; 18.930 ; Clock_divider:clock_divider1|counter[2]  ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 20.000       ; 0.001      ; 1.103      ;
; 18.939 ; Clock_divider:clock_divider1|counter[1]  ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 1.093      ;
; 18.942 ; Clock_divider:clock_divider1|counter[8]  ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 20.000       ; -0.001     ; 1.089      ;
; 18.942 ; Clock_divider:clock_divider1|counter[1]  ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 1.089      ;
; 18.943 ; Clock_divider:clock_divider1|counter[1]  ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 1.088      ;
; 18.955 ; Clock_divider:clock_divider1|counter[9]  ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 20.000       ; -0.001     ; 1.076      ;
; 18.960 ; Clock_divider:clock_divider1|counter[3]  ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 1.072      ;
; 18.960 ; Clock_divider:clock_divider1|counter[8]  ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 1.071      ;
; 18.961 ; Clock_divider:clock_divider1|counter[8]  ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 1.070      ;
; 18.964 ; Clock_divider:clock_divider1|counter[0]  ; Clock_divider:clock_divider1|counter[9]  ; CLK          ; CLK         ; 20.000       ; 0.001      ; 1.069      ;
; 18.964 ; Clock_divider:clock_divider1|counter[12] ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 20.000       ; -0.001     ; 1.067      ;
; 18.965 ; Clock_divider:clock_divider1|counter[2]  ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 20.000       ; 0.001      ; 1.068      ;
; 18.973 ; Clock_divider:clock_divider1|counter[9]  ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 1.058      ;
; 18.974 ; Clock_divider:clock_divider1|counter[1]  ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 1.058      ;
; 18.974 ; Clock_divider:clock_divider1|counter[9]  ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 1.057      ;
; 18.975 ; Clock_divider:clock_divider1|counter[4]  ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 1.057      ;
; 18.982 ; Clock_divider:clock_divider1|counter[12] ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 1.049      ;
; 18.983 ; Clock_divider:clock_divider1|counter[12] ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 1.048      ;
; 18.983 ; Clock_divider:clock_divider1|counter[10] ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 20.000       ; -0.001     ; 1.048      ;
; 18.994 ; Clock_divider:clock_divider1|counter[5]  ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 1.038      ;
; 18.995 ; Clock_divider:clock_divider1|counter[3]  ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 1.037      ;
; 18.999 ; Clock_divider:clock_divider1|counter[0]  ; Clock_divider:clock_divider1|counter[8]  ; CLK          ; CLK         ; 20.000       ; 0.001      ; 1.034      ;
; 19.000 ; Clock_divider:clock_divider1|counter[2]  ; Clock_divider:clock_divider1|counter[10] ; CLK          ; CLK         ; 20.000       ; 0.001      ; 1.033      ;
; 19.001 ; Clock_divider:clock_divider1|counter[10] ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 1.030      ;
; 19.002 ; Clock_divider:clock_divider1|counter[10] ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 1.029      ;
; 19.004 ; Clock_divider:clock_divider1|counter[6]  ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 20.000       ; -0.001     ; 1.027      ;
; 19.009 ; Clock_divider:clock_divider1|counter[1]  ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 1.023      ;
; 19.010 ; Clock_divider:clock_divider1|counter[4]  ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 1.022      ;
; 19.022 ; Clock_divider:clock_divider1|counter[6]  ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 1.009      ;
; 19.023 ; Clock_divider:clock_divider1|counter[6]  ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 1.008      ;
; 19.029 ; Clock_divider:clock_divider1|counter[6]  ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 1.003      ;
; 19.029 ; Clock_divider:clock_divider1|counter[5]  ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 1.003      ;
; 19.030 ; Clock_divider:clock_divider1|counter[3]  ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 1.002      ;
; 19.032 ; Clock_divider:clock_divider1|counter[7]  ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 20.000       ; -0.001     ; 0.999      ;
; 19.035 ; Clock_divider:clock_divider1|counter[2]  ; Clock_divider:clock_divider1|counter[9]  ; CLK          ; CLK         ; 20.000       ; 0.001      ; 0.998      ;
; 19.044 ; Clock_divider:clock_divider1|counter[1]  ; Clock_divider:clock_divider1|counter[10] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 0.988      ;
; 19.045 ; Clock_divider:clock_divider1|counter[4]  ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 0.987      ;
; 19.050 ; Clock_divider:clock_divider1|counter[7]  ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 0.981      ;
; 19.051 ; Clock_divider:clock_divider1|counter[7]  ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 0.980      ;
; 19.058 ; Clock_divider:clock_divider1|counter[2]  ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; 0.000      ; 0.974      ;
; 19.064 ; Clock_divider:clock_divider1|counter[6]  ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 0.968      ;
; 19.064 ; Clock_divider:clock_divider1|counter[5]  ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 0.968      ;
; 19.065 ; Clock_divider:clock_divider1|counter[3]  ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 0.967      ;
; 19.069 ; Clock_divider:clock_divider1|counter[14] ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 20.000       ; -0.001     ; 0.962      ;
; 19.070 ; Clock_divider:clock_divider1|counter[2]  ; Clock_divider:clock_divider1|counter[8]  ; CLK          ; CLK         ; 20.000       ; 0.001      ; 0.963      ;
; 19.071 ; Clock_divider:clock_divider1|counter[0]  ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; 0.000      ; 0.961      ;
; 19.073 ; Clock_divider:clock_divider1|counter[5]  ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 20.000       ; -0.001     ; 0.958      ;
; 19.073 ; Clock_divider:clock_divider1|counter[15] ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 20.000       ; -0.001     ; 0.958      ;
; 19.079 ; Clock_divider:clock_divider1|counter[1]  ; Clock_divider:clock_divider1|counter[9]  ; CLK          ; CLK         ; 20.000       ; 0.000      ; 0.953      ;
; 19.080 ; Clock_divider:clock_divider1|counter[4]  ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 0.952      ;
; 19.084 ; Clock_divider:clock_divider1|counter[7]  ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 0.948      ;
; 19.087 ; Clock_divider:clock_divider1|counter[14] ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 0.944      ;
; 19.088 ; Clock_divider:clock_divider1|counter[14] ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 0.943      ;
; 19.091 ; Clock_divider:clock_divider1|counter[5]  ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 0.940      ;
; 19.091 ; Clock_divider:clock_divider1|counter[15] ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 0.940      ;
; 19.092 ; Clock_divider:clock_divider1|counter[5]  ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 0.939      ;
; 19.092 ; Clock_divider:clock_divider1|counter[15] ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 0.939      ;
; 19.093 ; Clock_divider:clock_divider1|counter[0]  ; Clock_divider:clock_divider1|counter[7]  ; CLK          ; CLK         ; 20.000       ; 0.001      ; 0.940      ;
; 19.099 ; Clock_divider:clock_divider1|counter[6]  ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 0.933      ;
; 19.099 ; Clock_divider:clock_divider1|counter[5]  ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 0.933      ;
; 19.100 ; Clock_divider:clock_divider1|counter[3]  ; Clock_divider:clock_divider1|counter[10] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 0.932      ;
; 19.114 ; Clock_divider:clock_divider1|counter[1]  ; Clock_divider:clock_divider1|counter[8]  ; CLK          ; CLK         ; 20.000       ; 0.000      ; 0.918      ;
; 19.115 ; Clock_divider:clock_divider1|counter[4]  ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 0.917      ;
; 19.119 ; Clock_divider:clock_divider1|counter[7]  ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 0.913      ;
; 19.121 ; Clock_divider:clock_divider1|counter[3]  ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 20.000       ; -0.001     ; 0.910      ;
; 19.128 ; Clock_divider:clock_divider1|counter[0]  ; Clock_divider:clock_divider1|counter[6]  ; CLK          ; CLK         ; 20.000       ; 0.001      ; 0.905      ;
; 19.134 ; Clock_divider:clock_divider1|counter[6]  ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 0.898      ;
; 19.134 ; Clock_divider:clock_divider1|counter[5]  ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 0.898      ;
; 19.135 ; Clock_divider:clock_divider1|counter[3]  ; Clock_divider:clock_divider1|counter[9]  ; CLK          ; CLK         ; 20.000       ; 0.000      ; 0.897      ;
; 19.137 ; Clock_divider:clock_divider1|counter[13] ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 20.000       ; -0.001     ; 0.894      ;
; 19.139 ; Clock_divider:clock_divider1|counter[3]  ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 0.892      ;
; 19.140 ; Clock_divider:clock_divider1|counter[3]  ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 0.891      ;
; 19.150 ; Clock_divider:clock_divider1|counter[4]  ; Clock_divider:clock_divider1|counter[10] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 0.882      ;
; 19.154 ; Clock_divider:clock_divider1|counter[7]  ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 0.878      ;
; 19.155 ; Clock_divider:clock_divider1|counter[13] ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 0.876      ;
; 19.156 ; Clock_divider:clock_divider1|counter[13] ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 0.875      ;
; 19.159 ; Clock_divider:clock_divider1|counter[8]  ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 0.873      ;
; 19.163 ; Clock_divider:clock_divider1|counter[0]  ; Clock_divider:clock_divider1|counter[5]  ; CLK          ; CLK         ; 20.000       ; 0.001      ; 0.870      ;
; 19.164 ; Clock_divider:clock_divider1|counter[2]  ; Clock_divider:clock_divider1|counter[7]  ; CLK          ; CLK         ; 20.000       ; 0.001      ; 0.869      ;
; 19.169 ; Clock_divider:clock_divider1|counter[6]  ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 0.863      ;
; 19.169 ; Clock_divider:clock_divider1|counter[5]  ; Clock_divider:clock_divider1|counter[10] ; CLK          ; CLK         ; 20.000       ; 0.000      ; 0.863      ;
; 19.170 ; Clock_divider:clock_divider1|counter[3]  ; Clock_divider:clock_divider1|counter[8]  ; CLK          ; CLK         ; 20.000       ; 0.000      ; 0.862      ;
; 19.185 ; Clock_divider:clock_divider1|counter[4]  ; Clock_divider:clock_divider1|counter[9]  ; CLK          ; CLK         ; 20.000       ; 0.000      ; 0.847      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                  ;
+-------+--------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                      ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Clock_divider:clock_divider1|counter[2]                                        ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Clock_divider:clock_divider1|counter[0]                                        ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; Clock_divider:clock_divider1|counter[15]                                       ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.289 ; UART_Controller:UART_Controller_1|Clock_divider:uart_clk_divider|half_clock[0] ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.441      ;
; 0.358 ; Clock_divider:clock_divider1|counter[4]                                        ; Clock_divider:clock_divider1|counter[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Clock_divider:clock_divider1|counter[7]                                        ; Clock_divider:clock_divider1|counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; Clock_divider:clock_divider1|counter[1]                                        ; Clock_divider:clock_divider1|counter[1]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Clock_divider:clock_divider1|counter[9]                                        ; Clock_divider:clock_divider1|counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Clock_divider:clock_divider1|counter[11]                                       ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Clock_divider:clock_divider1|counter[13]                                       ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Clock_divider:clock_divider1|counter[14]                                       ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; Clock_divider:clock_divider1|counter[0]                                        ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.514      ;
; 0.371 ; Clock_divider:clock_divider1|counter[3]                                        ; Clock_divider:clock_divider1|counter[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Clock_divider:clock_divider1|counter[8]                                        ; Clock_divider:clock_divider1|counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Clock_divider:clock_divider1|counter[10]                                       ; Clock_divider:clock_divider1|counter[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Clock_divider:clock_divider1|counter[5]                                        ; Clock_divider:clock_divider1|counter[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Clock_divider:clock_divider1|counter[6]                                        ; Clock_divider:clock_divider1|counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Clock_divider:clock_divider1|counter[12]                                       ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.447 ; Clock_divider:clock_divider1|counter[2]                                        ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.599      ;
; 0.447 ; Clock_divider:clock_divider1|counter[2]                                        ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.599      ;
; 0.496 ; Clock_divider:clock_divider1|counter[4]                                        ; Clock_divider:clock_divider1|counter[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.648      ;
; 0.498 ; Clock_divider:clock_divider1|counter[9]                                        ; Clock_divider:clock_divider1|counter[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Clock_divider:clock_divider1|counter[11]                                       ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; Clock_divider:clock_divider1|counter[14]                                       ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Clock_divider:clock_divider1|counter[13]                                       ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.651      ;
; 0.511 ; Clock_divider:clock_divider1|counter[3]                                        ; Clock_divider:clock_divider1|counter[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Clock_divider:clock_divider1|counter[8]                                        ; Clock_divider:clock_divider1|counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Clock_divider:clock_divider1|counter[10]                                       ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; Clock_divider:clock_divider1|counter[6]                                        ; Clock_divider:clock_divider1|counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Clock_divider:clock_divider1|counter[12]                                       ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Clock_divider:clock_divider1|counter[5]                                        ; Clock_divider:clock_divider1|counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.664      ;
; 0.531 ; Clock_divider:clock_divider1|counter[4]                                        ; Clock_divider:clock_divider1|counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; Clock_divider:clock_divider1|counter[1]                                        ; Clock_divider:clock_divider1|counter[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; Clock_divider:clock_divider1|counter[9]                                        ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Clock_divider:clock_divider1|counter[11]                                       ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; Clock_divider:clock_divider1|counter[13]                                       ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.686      ;
; 0.546 ; Clock_divider:clock_divider1|counter[3]                                        ; Clock_divider:clock_divider1|counter[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Clock_divider:clock_divider1|counter[8]                                        ; Clock_divider:clock_divider1|counter[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Clock_divider:clock_divider1|counter[10]                                       ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; Clock_divider:clock_divider1|counter[12]                                       ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; Clock_divider:clock_divider1|counter[5]                                        ; Clock_divider:clock_divider1|counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.699      ;
; 0.551 ; Clock_divider:clock_divider1|counter[7]                                        ; Clock_divider:clock_divider1|counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.703      ;
; 0.566 ; Clock_divider:clock_divider1|counter[4]                                        ; Clock_divider:clock_divider1|counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; Clock_divider:clock_divider1|counter[1]                                        ; Clock_divider:clock_divider1|counter[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; Clock_divider:clock_divider1|counter[9]                                        ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; Clock_divider:clock_divider1|counter[11]                                       ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.720      ;
; 0.576 ; Clock_divider:clock_divider1|counter[2]                                        ; Clock_divider:clock_divider1|counter[3]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.729      ;
; 0.577 ; Clock_divider:clock_divider1|counter[0]                                        ; Clock_divider:clock_divider1|counter[1]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.730      ;
; 0.581 ; Clock_divider:clock_divider1|counter[3]                                        ; Clock_divider:clock_divider1|counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Clock_divider:clock_divider1|counter[8]                                        ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Clock_divider:clock_divider1|counter[10]                                       ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; Clock_divider:clock_divider1|counter[12]                                       ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.734      ;
; 0.586 ; Clock_divider:clock_divider1|counter[7]                                        ; Clock_divider:clock_divider1|counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.738      ;
; 0.602 ; Clock_divider:clock_divider1|counter[1]                                        ; Clock_divider:clock_divider1|counter[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.754      ;
; 0.603 ; Clock_divider:clock_divider1|counter[9]                                        ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; Clock_divider:clock_divider1|counter[11]                                       ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.755      ;
; 0.606 ; Clock_divider:clock_divider1|counter[6]                                        ; Clock_divider:clock_divider1|counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.758      ;
; 0.611 ; Clock_divider:clock_divider1|counter[2]                                        ; Clock_divider:clock_divider1|counter[4]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.764      ;
; 0.616 ; Clock_divider:clock_divider1|counter[3]                                        ; Clock_divider:clock_divider1|counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; Clock_divider:clock_divider1|counter[8]                                        ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; Clock_divider:clock_divider1|counter[10]                                       ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.768      ;
; 0.621 ; Clock_divider:clock_divider1|counter[7]                                        ; Clock_divider:clock_divider1|counter[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.773      ;
; 0.637 ; Clock_divider:clock_divider1|counter[1]                                        ; Clock_divider:clock_divider1|counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.789      ;
; 0.638 ; Clock_divider:clock_divider1|counter[9]                                        ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.790      ;
; 0.641 ; Clock_divider:clock_divider1|counter[6]                                        ; Clock_divider:clock_divider1|counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.793      ;
; 0.641 ; Clock_divider:clock_divider1|counter[5]                                        ; Clock_divider:clock_divider1|counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.793      ;
; 0.646 ; Clock_divider:clock_divider1|counter[2]                                        ; Clock_divider:clock_divider1|counter[5]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.799      ;
; 0.647 ; Clock_divider:clock_divider1|counter[0]                                        ; Clock_divider:clock_divider1|counter[3]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.800      ;
; 0.651 ; Clock_divider:clock_divider1|counter[8]                                        ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.803      ;
; 0.651 ; Clock_divider:clock_divider1|counter[10]                                       ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.803      ;
; 0.656 ; Clock_divider:clock_divider1|counter[7]                                        ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.808      ;
; 0.660 ; Clock_divider:clock_divider1|counter[4]                                        ; Clock_divider:clock_divider1|counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.812      ;
; 0.671 ; Clock_divider:clock_divider1|counter[11]                                       ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.822      ;
; 0.672 ; Clock_divider:clock_divider1|counter[11]                                       ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.823      ;
; 0.672 ; Clock_divider:clock_divider1|counter[1]                                        ; Clock_divider:clock_divider1|counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.824      ;
; 0.673 ; Clock_divider:clock_divider1|counter[9]                                        ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.825      ;
; 0.676 ; Clock_divider:clock_divider1|counter[6]                                        ; Clock_divider:clock_divider1|counter[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.828      ;
; 0.676 ; Clock_divider:clock_divider1|counter[5]                                        ; Clock_divider:clock_divider1|counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.828      ;
; 0.681 ; Clock_divider:clock_divider1|counter[2]                                        ; Clock_divider:clock_divider1|counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.834      ;
; 0.682 ; Clock_divider:clock_divider1|counter[0]                                        ; Clock_divider:clock_divider1|counter[4]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.835      ;
; 0.686 ; Clock_divider:clock_divider1|counter[8]                                        ; Clock_divider:clock_divider1|counter[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.838      ;
; 0.690 ; Clock_divider:clock_divider1|counter[11]                                       ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.841      ;
; 0.691 ; Clock_divider:clock_divider1|counter[7]                                        ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.843      ;
; 0.695 ; Clock_divider:clock_divider1|counter[4]                                        ; Clock_divider:clock_divider1|counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.847      ;
; 0.710 ; Clock_divider:clock_divider1|counter[3]                                        ; Clock_divider:clock_divider1|counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.862      ;
; 0.711 ; Clock_divider:clock_divider1|counter[6]                                        ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.863      ;
; 0.711 ; Clock_divider:clock_divider1|counter[5]                                        ; Clock_divider:clock_divider1|counter[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.863      ;
; 0.716 ; Clock_divider:clock_divider1|counter[2]                                        ; Clock_divider:clock_divider1|counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.869      ;
; 0.717 ; Clock_divider:clock_divider1|counter[0]                                        ; Clock_divider:clock_divider1|counter[5]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.870      ;
; 0.721 ; Clock_divider:clock_divider1|counter[8]                                        ; Clock_divider:clock_divider1|counter[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.873      ;
; 0.724 ; Clock_divider:clock_divider1|counter[13]                                       ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.875      ;
; 0.725 ; Clock_divider:clock_divider1|counter[13]                                       ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.876      ;
; 0.726 ; Clock_divider:clock_divider1|counter[7]                                        ; Clock_divider:clock_divider1|counter[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.878      ;
; 0.730 ; Clock_divider:clock_divider1|counter[4]                                        ; Clock_divider:clock_divider1|counter[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.882      ;
; 0.740 ; Clock_divider:clock_divider1|counter[3]                                        ; Clock_divider:clock_divider1|counter[0]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.891      ;
; 0.741 ; Clock_divider:clock_divider1|counter[3]                                        ; Clock_divider:clock_divider1|counter[2]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.892      ;
; 0.743 ; Clock_divider:clock_divider1|counter[13]                                       ; Clock_divider:clock_divider1|clock_out   ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.894      ;
; 0.745 ; Clock_divider:clock_divider1|counter[3]                                        ; Clock_divider:clock_divider1|counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.897      ;
; 0.746 ; Clock_divider:clock_divider1|counter[6]                                        ; Clock_divider:clock_divider1|counter[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.898      ;
; 0.746 ; Clock_divider:clock_divider1|counter[5]                                        ; Clock_divider:clock_divider1|counter[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.898      ;
+-------+--------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|clock_out                                         ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|clock_out                                         ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[0]                                        ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[0]                                        ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[10]                                       ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[10]                                       ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[11]                                       ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[11]                                       ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[12]                                       ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[12]                                       ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[13]                                       ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[13]                                       ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[14]                                       ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[14]                                       ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[15]                                       ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[15]                                       ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[1]                                        ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[1]                                        ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[2]                                        ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[2]                                        ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[3]                                        ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[3]                                        ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[4]                                        ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[4]                                        ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[5]                                        ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[5]                                        ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[6]                                        ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[6]                                        ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[7]                                        ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[7]                                        ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[8]                                        ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[8]                                        ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[9]                                        ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_divider:clock_divider1|counter[9]                                        ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|Clock_divider:uart_clk_divider|half_clock[0] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|Clock_divider:uart_clk_divider|half_clock[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                                                                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                                                                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk                                                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk                                                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller_1|uart_clk_divider|half_clock[0]|clk                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller_1|uart_clk_divider|half_clock[0]|clk                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|clock_out|clk                                                   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|clock_out|clk                                                   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[0]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[0]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[10]|clk                                                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[10]|clk                                                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[11]|clk                                                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[11]|clk                                                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[12]|clk                                                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[12]|clk                                                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[13]|clk                                                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[13]|clk                                                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[14]|clk                                                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[14]|clk                                                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[15]|clk                                                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[15]|clk                                                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[1]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[1]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[2]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[2]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[3]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[3]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[4]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[4]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[5]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[5]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[6]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[6]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[7]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[7]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[8]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[8]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider1|counter[9]|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider1|counter[9]|clk                                                  ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADC_SYNC  ; CLK        ; 3.781 ; 3.781 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADC_SYNC  ; CLK        ; 3.781 ; 3.781 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 16.384 ; 0.215 ; N/A      ; N/A     ; 8.758               ;
;  CLK             ; 16.384 ; 0.215 ; N/A      ; N/A     ; 8.758               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADC_SYNC  ; CLK        ; 8.002 ; 8.002 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADC_SYNC  ; CLK        ; 3.781 ; 3.781 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 184      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 184      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Mar 20 20:39:42 2023
Info: Command: quartus_sta Uni_Projektas -c Uni_Projektas
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Uni_Projektas.sdc'
Warning (332174): Ignored filter at Uni_Projektas.sdc(2): SYNC could not be matched with a port
Warning (332049): Ignored create_clock at Uni_Projektas.sdc(2): Argument <targets> is an empty collection
    Info (332050): create_clock -name SYNC -period 40.000 [get_ports {SYNC}]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 16.384
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.384         0.000 CLK 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 8.758
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.758         0.000 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 18.754
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    18.754         0.000 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.000         0.000 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4533 megabytes
    Info: Processing ended: Mon Mar 20 20:39:43 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


