verilog work "logic_circuit.v"
