## 第六章 存储器层次结构


> L0: 寄存器，CPU一个时钟周期能访问到
>
> L1~L3: 高速缓存(SRAM)，CPU几个时钟周期内能访问到
>
> L4：主存(DRAM)，CPU几十到几百个时钟周期才能访问到

* [1. 高速缓存](1-高速缓存.md)