---
# 常用定义
title: "Verilog入门笔记：第4章 结构与控制"
date: 2023-2-6    # 创建时间
lastmod: 2023-01-20 # 最后修改时间
draft: false                       # 是否是草稿？
tags: ["Verilog", "IC", "开发"]  # 标签
categories: ["Verilog"]              # 分类
author: "李尚坤"                  # 作者

# 用户自定义
# 你可以选择 关闭(false) 或者 打开(true) 以下选项
comment: false   # 关闭评论
toc: true       # 关闭文章目录
# 你同样可以自定义文章的版权规则
contentCopyright: '<a rel="license noopener" href="https://creativecommons.org/licenses/by-nc-nd/4.0/" target="_blank">CC BY-NC-ND 4.0</a>'
reward: false	 # 关闭打赏
mathjax: true    # 打开 mathjax
---

# CHAPTER 4

## 4.1 Verilog过程结构

- initial语句与always语句，两个语句在模块间并行执行，但语句内部顺序执行

### initial语句

- initial语句从0时刻开始执行，只执行1次
- 如果initial块内包含多个语句，使用begin&end组成一个块语句
- 如果initial块内只有1条语句，可以不用begin&end
- 不可综合，用于初始化、信号检测

### always语句

- always语句重复执行，从0时刻开始执行其行为语句，当执行完最后一条时，再次执行第一条语句
- 多用于仿真时钟的产生

## 4.2 Verilog过程赋值

- 过程赋值是在initial块或always块中的赋值
- 连续赋值总是处于激活状态，任何操作数改变都会影响表达式结果；过程赋值只有在语句执行时起作用

### 阻塞赋值

- 顺序执行，依次完成
- 使用`=`作为赋值符号

### 非阻塞赋值

- 并行执行，同时进行；不会阻塞位于同一个语句块的后面语句
- 使用`<=`作为赋值符号

### 使用非阻塞赋值避免竞争冒险

- 在设计电路时，always 时序逻辑块中多用非阻塞赋值，always 组合逻辑块中多用阻塞赋值；在仿真电路时，initial 块中一般多用阻塞赋值

- 使用阻塞赋值交换两个寄存器值

  ```verilog
  //由于always语句并行执行，无法达到目的
  always @(posedge clk) begin
      a = b ;
  end
   
  always @(posedge clk) begin
      b = a;
  end
  ```

  ```verilog
  //由于使用非阻塞赋值，新值并不会影响结果
  always @(posedge clk) begin
      a <= b ;
  end
   
  always @(posedge clk) begin
      b <= a;
  end
  ```

  

## 4.3 Verilog时序控制

### 时延控制

- 指定了语句从开始执行到执行完毕之间的时间间隔

1. **常规时延**

   语句要等待一段时间后，再将计算结果赋值给目标信号

   ```verilog
   //写法1
   reg  value_test ;
   reg  value_general ;
   #10  value_general    = value_test ;
   
   //写法2
   #10 ;
   value_ single         = value_test ;
   ```

2. **内嵌时延**

   语句现将计算结果保存，然后等待一定时间后赋值给目标信号

   ```verilog
   reg  value_test ;
   reg  value_embed ;
   value_embed        = #10 value_test ;
   ```

### 边沿触发事件控制

1. **一般事件控制**

   - 用符号@表示

   - 关键字posedge表示上升沿，negedge表示下降沿，未指明则两种边沿触发都识别

     ```verilog
     //信号clk只要发生变化，就执行q<=d，双边沿D触发器模型
     always @(clk) q <= d ;                
     //在信号clk上升沿时刻，执行q<=d，正边沿D触发器模型
     always @(posedge clk) q <= d ;  
     //在信号clk下降沿时刻，执行q<=d，负边沿D触发器模型
     always @(negedge clk) q <= d ; 
     //立刻计算d的值，并在clk上升沿时刻赋值给q，不推荐这种写法
     q = @(posedge clk) d ;    
     ```

2. **命名事件控制**

   声明`event`类型变量，并触发该变量来识别该事件是否发生，触发信号用`->`表示

   ```verilog
   event     start_receiving ;
   always @( posedge clk_samp) begin
           -> start_receiving ;       //采样时钟上升沿作为时间触发时刻
   end
    
   always @(start_receiving) begin
     data_buf = {data_if[0], data_if[1]} ; //事件发生，即监测到clk_samp的信号处于上升沿，则执行操作，对多维数据整合
   end
   ```

3. **敏感列表**

   - 当多个信号或事件中任意一个发生变化都能够触发语句的执行时，Verilog 中使用"或"表达式来描述这种情况，用关键字`or`连接多个事件或信号。这些事件或信号组成的列表称为**"敏感列表"**。当然，`or`也可以用逗号`,`来代替
   - 当组合逻辑输入变量很多时，那么编写敏感列表会很繁琐。此时，更为简洁的写法是`@*` 或 `@(*)`，表示对语句块中的所有输入变量的变化都是敏感的

### 电平敏感事件控制

语句的执行需要等待某个条件为真，采用`wait`来表示电平敏感情况

```verilog
initial begin
    wait (start_enable) ;      //等待 start 信号
    forever begin
        //start信号使能后，在clk_samp上升沿，对数据进行整合
        @(posedge clk_samp)  ;
        data_buf = {data_if[0], data_if[1]} ;      
    end
end
```

## 4.4 Verilog语句块

### 顺序块

- 用`begin`和`end`来表示
- 顺序块中的语句是一条条执行的（非阻塞赋值除外）
- 每条语句的时延与前面语句执行的时间相关

### 并行块

- 用`fork`和`join`来表示
- 并行执行，即便是阻塞形式
- 每块语句的时延都与块语句开始执行的时间相关

### 嵌套块

- 顺序块和并行块可以嵌套使用

  ```verilog
  `timescale      1ns/1ns
   
  module test ;
   
      reg [3:0]   ai_sequen2, bi_sequen2 ;
      reg [3:0]   ai_paral2,  bi_paral2 ;
      initial begin
          ai_sequen2         = 4'd5 ;    //at 0ns
          fork
              #10 ai_paral2          = 4'd5 ;    //at 10ns
              #15 bi_paral2          = 4'd8 ;    //at 15ns
          join
          #20 bi_sequen2      = 4'd8 ;    //at 35ns
      end
   
  endmodule
  ```

### 命名块

- 给块语句结构命名，命名的块中可以声明局部变量，通过层次名引用的方法对变量进行访问

  ```verilog
  `timescale 1ns/1ns
   
  module test;
   
      initial begin: runoob   //命名模块名字为runoob，分号不能少
          integer    i ;       //此变量可以通过test.runoob.i 被其他模块使用
          i = 0 ;
          forever begin
              #10 i = i + 10 ;       
          end
      end
   
      reg stop_flag ;
      initial stop_flag = 1'b0 ;
      always begin : detect_stop
          if ( test.runoob.i == 100) begin //i累加10次，即100ns时停止仿真
              $display("Now you can stop the simulation!!!");
              stop_flag = 1'b1 ;
          end
          #10 ;
      end
   
  endmodule
  ```

- 命名的块也可以被禁用，用关键字 disable 来表示。disable 可以终止命名块的执行，可以用来从循环中退出、处理错误等

  ```verilog
  `timescale 1ns/1ns
   
  module test;
   
      initial begin: runoob_d //命名模块名字为runoob_d
          integer    i_d ;
          i_d = 0 ;
          while(i_d<=100) begin: runoob_d2
              # 10 ;
              if (i_d >= 50) begin       //累加5次停止累加
                  disable runoob_d3.clk_gen ;//stop 外部block: clk_gen
                  disable runoob_d2 ;       //stop 当前block: runoob_d2
              end
              i_d = i_d + 10 ;
          end
      end
   
      reg clk ;
      initial begin: runoob_d3
          while (1) begin: clk_gen  //时钟产生模块
              clk=1 ;      #10 ;
              clk=0 ;      #10 ;
          end
      end
   
  endmodule
  ```

## 4.5 Verilog条件语句

### 条件语句

- 基本思想与C语言相同

  4路选择器

  ```verilog
  module mux4to1(
      input [1:0]     sel ,
      input [1:0]     p0 ,
      input [1:0]     p1 ,
      input [1:0]     p2 ,
      input [1:0]     p3 ,
      output [1:0]    sout);
  
      reg [1:0]     sout_t ;
  
      always @(*) begin
          if (sel == 2'b00)
              sout_t = p0 ;
          else if (sel == 2'b01)
              sout_t = p1 ;
          else if (sel == 2'b10)
              sout_t = p2 ;
          else
              sout_t = p3 ;
      end
      assign sout = sout_t ;
   
  endmodule
  ```

## 4.6 Verilog多路分支语句

### case语句

- 基本思想与C语言中的switch相同

- **case语句支持嵌套使用**

### casex/casez语句

- 用来表示条件选项中的无关项

- casex 用 "x" 来表示无关值，casez 用问号 "?" 来表示无关值

- 4bit控制端的4路选择器

  ```verilog
  module mux4to1(
      input [3:0]     sel ,
      input [1:0]     p0 ,
      input [1:0]     p1 ,
      input [1:0]     p2 ,
      input [1:0]     p3 ,
      output [1:0]    sout);
   
      reg [1:0]     sout_t ;
      always @(*)
          casez(sel)
              4'b???1:     sout_t = p0 ;
              4'b??1?:     sout_t = p1 ;
              4'b?1??:     sout_t = p2 ;
              4'b1???:     sout_t = p3 ;  
          default:         sout_t = 2'b0 ;
      endcase
      assign      sout = sout_t ;
   
  endmodule
  ```

## 4.7 Verilog循环语句

- 循环语句只能在always或initial语句块中使用

### while循环

```verilog
while (condition) begin
    …
end
```

### for循环

```verilog
for(initial_assignment; condition ; step_assignment)  begin
    …
end
```

### repeat循环

```verilog
repeat (loop_times) begin
    …
end
```

### forever循坏

```verilog
forever begin
    …
end
```

利用系统函数`$finish`可以退出forever循环

## 4.8 Verilog过程连续赋值

- 过程连续赋值的表达式能被连续的驱动到wire或reg型变量中，即过程连续赋值发生作用时，右端表达式中任意操作数变化都会引起过程连续赋值语句的重新执行

### assign-deassign

- 赋值对象只能是寄存器或者寄存器组

### force-release

- 赋值对象可以是reg型，也可以是wire型
- 因为是无条件强制赋值，一般多用于交互式调试过程，**不要在设计模块中使用**
- 作用在reg上：寄存器当前值被覆盖，release 时该寄存器值将继续保留强制赋值时的值。之后，该寄存器的值可以被原有的过程赋值语句改变
- 作用在wire上：线网值也会被强制赋值。但是，一旦 release 该线网型变量，其值马上变为原有的驱动值