//Verilog instantiation template

sin_table _inst (.sintable_Cosine(), .sintable_Sine(), .sintable_Theta(), 
          .sintable_ClkEn(), .sintable_Clock(), .sintable_Reset());