TimeQuest Timing Analyzer report for circuito
Fri Aug 16 17:05:25 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; circuito                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 252.84 MHz ; 252.84 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -2.955 ; -282.398      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.380 ; -136.380              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -2.955 ; counter[1]  ; counter[31] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.989      ;
; -2.911 ; counter[0]  ; counter[31] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.945      ;
; -2.884 ; counter[1]  ; counter[30] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.918      ;
; -2.840 ; counter[0]  ; counter[30] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.874      ;
; -2.814 ; counter[27] ; counter[16] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.850      ;
; -2.814 ; counter[27] ; counter[17] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.850      ;
; -2.814 ; counter[27] ; counter[18] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.850      ;
; -2.814 ; counter[27] ; counter[19] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.850      ;
; -2.814 ; counter[27] ; counter[20] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.850      ;
; -2.814 ; counter[27] ; counter[21] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.850      ;
; -2.814 ; counter[27] ; counter[22] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.850      ;
; -2.814 ; counter[27] ; counter[23] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.850      ;
; -2.814 ; counter[27] ; counter[24] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.850      ;
; -2.814 ; counter[27] ; counter[25] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.850      ;
; -2.814 ; counter[27] ; counter[26] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.850      ;
; -2.814 ; counter[27] ; counter[27] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.850      ;
; -2.814 ; counter[27] ; counter[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.850      ;
; -2.814 ; counter[27] ; counter[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.850      ;
; -2.814 ; counter[27] ; counter[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.850      ;
; -2.814 ; counter[27] ; counter[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.850      ;
; -2.813 ; counter[1]  ; counter[29] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.847      ;
; -2.769 ; counter[0]  ; counter[29] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.803      ;
; -2.767 ; counter[1]  ; counter[16] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.801      ;
; -2.767 ; counter[1]  ; counter[17] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.801      ;
; -2.767 ; counter[1]  ; counter[18] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.801      ;
; -2.767 ; counter[1]  ; counter[19] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.801      ;
; -2.767 ; counter[1]  ; counter[20] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.801      ;
; -2.767 ; counter[1]  ; counter[21] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.801      ;
; -2.767 ; counter[1]  ; counter[22] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.801      ;
; -2.767 ; counter[1]  ; counter[23] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.801      ;
; -2.767 ; counter[1]  ; counter[24] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.801      ;
; -2.767 ; counter[1]  ; counter[25] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.801      ;
; -2.767 ; counter[1]  ; counter[26] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.801      ;
; -2.767 ; counter[1]  ; counter[27] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.801      ;
; -2.767 ; counter[1]  ; counter[28] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.801      ;
; -2.732 ; counter[2]  ; counter[16] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.766      ;
; -2.732 ; counter[2]  ; counter[17] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.766      ;
; -2.732 ; counter[2]  ; counter[18] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.766      ;
; -2.732 ; counter[2]  ; counter[19] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.766      ;
; -2.732 ; counter[2]  ; counter[20] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.766      ;
; -2.732 ; counter[2]  ; counter[21] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.766      ;
; -2.732 ; counter[2]  ; counter[22] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.766      ;
; -2.732 ; counter[2]  ; counter[23] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.766      ;
; -2.732 ; counter[2]  ; counter[24] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.766      ;
; -2.732 ; counter[2]  ; counter[25] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.766      ;
; -2.732 ; counter[2]  ; counter[26] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.766      ;
; -2.732 ; counter[2]  ; counter[27] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.766      ;
; -2.732 ; counter[2]  ; counter[28] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.766      ;
; -2.732 ; counter[2]  ; counter[29] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.766      ;
; -2.732 ; counter[2]  ; counter[30] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.766      ;
; -2.732 ; counter[2]  ; counter[31] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.766      ;
; -2.717 ; counter[24] ; counter[16] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.753      ;
; -2.717 ; counter[24] ; counter[17] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.753      ;
; -2.717 ; counter[24] ; counter[18] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.753      ;
; -2.717 ; counter[24] ; counter[19] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.753      ;
; -2.717 ; counter[24] ; counter[20] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.753      ;
; -2.717 ; counter[24] ; counter[21] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.753      ;
; -2.717 ; counter[24] ; counter[22] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.753      ;
; -2.717 ; counter[24] ; counter[23] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.753      ;
; -2.717 ; counter[24] ; counter[24] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.753      ;
; -2.717 ; counter[24] ; counter[25] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.753      ;
; -2.717 ; counter[24] ; counter[26] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.753      ;
; -2.717 ; counter[24] ; counter[27] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.753      ;
; -2.717 ; counter[24] ; counter[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.753      ;
; -2.717 ; counter[24] ; counter[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.753      ;
; -2.717 ; counter[24] ; counter[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.753      ;
; -2.717 ; counter[24] ; counter[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.753      ;
; -2.698 ; counter[0]  ; counter[28] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.732      ;
; -2.682 ; counter[25] ; counter[16] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.718      ;
; -2.682 ; counter[25] ; counter[17] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.718      ;
; -2.682 ; counter[25] ; counter[18] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.718      ;
; -2.682 ; counter[25] ; counter[19] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.718      ;
; -2.682 ; counter[25] ; counter[20] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.718      ;
; -2.682 ; counter[25] ; counter[21] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.718      ;
; -2.682 ; counter[25] ; counter[22] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.718      ;
; -2.682 ; counter[25] ; counter[23] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.718      ;
; -2.682 ; counter[25] ; counter[24] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.718      ;
; -2.682 ; counter[25] ; counter[25] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.718      ;
; -2.682 ; counter[25] ; counter[26] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.718      ;
; -2.682 ; counter[25] ; counter[27] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.718      ;
; -2.682 ; counter[25] ; counter[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.718      ;
; -2.682 ; counter[25] ; counter[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.718      ;
; -2.682 ; counter[25] ; counter[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.718      ;
; -2.682 ; counter[25] ; counter[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.718      ;
; -2.658 ; counter[19] ; counter[16] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.694      ;
; -2.658 ; counter[19] ; counter[17] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.694      ;
; -2.658 ; counter[19] ; counter[18] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.694      ;
; -2.658 ; counter[19] ; counter[19] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.694      ;
; -2.658 ; counter[19] ; counter[20] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.694      ;
; -2.658 ; counter[19] ; counter[21] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.694      ;
; -2.658 ; counter[19] ; counter[22] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.694      ;
; -2.658 ; counter[19] ; counter[23] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.694      ;
; -2.658 ; counter[19] ; counter[24] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.694      ;
; -2.658 ; counter[19] ; counter[25] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.694      ;
; -2.658 ; counter[19] ; counter[26] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.694      ;
; -2.658 ; counter[19] ; counter[27] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.694      ;
; -2.658 ; counter[19] ; counter[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.694      ;
; -2.658 ; counter[19] ; counter[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.694      ;
; -2.658 ; counter[19] ; counter[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.694      ;
; -2.658 ; counter[19] ; counter[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.694      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                         ;
+-------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; counter[0]                       ; counter[0]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rom_to_ram                       ; rom_to_ram                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.531 ; counter[31]                      ; counter[31]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.797      ;
; 0.681 ; counter[0]                       ; address_rom[0]                  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.947      ;
; 0.741 ; counter[3]                       ; address_rom[3]                  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.007      ;
; 0.742 ; counter[2]                       ; address_rom[2]                  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.008      ;
; 0.747 ; counter[1]                       ; address_rom[1]                  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.013      ;
; 0.795 ; counter[16]                      ; counter[16]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.801 ; counter[9]                       ; counter[9]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; counter[11]                      ; counter[11]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; counter[17]                      ; counter[17]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; counter[13]                      ; counter[13]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; counter[14]                      ; counter[14]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; counter[15]                      ; counter[15]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; counter[18]                      ; counter[18]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; counter[20]                      ; counter[20]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; counter[23]                      ; counter[23]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; counter[25]                      ; counter[25]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; counter[27]                      ; counter[27]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; counter[29]                      ; counter[29]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; counter[30]                      ; counter[30]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.810 ; counter[4]                       ; counter[4]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; counter[7]                       ; counter[7]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.076      ;
; 0.814 ; counter[2]                       ; counter[2]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.826 ; RAM16x8:ram_inst|temp_address[1] ; RAM16x8:ram_inst|data_output[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.092      ;
; 0.838 ; counter[8]                       ; counter[8]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; counter[10]                      ; counter[10]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; counter[12]                      ; counter[12]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; counter[19]                      ; counter[19]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; counter[24]                      ; counter[24]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; counter[26]                      ; counter[26]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; counter[28]                      ; counter[28]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; counter[21]                      ; counter[21]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; counter[22]                      ; counter[22]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; RAM16x8:ram_inst|temp_address[0] ; RAM16x8:ram_inst|data_output[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.105      ;
; 0.842 ; counter[5]                       ; counter[5]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; counter[6]                       ; counter[6]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.108      ;
; 0.846 ; counter[3]                       ; counter[3]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.112      ;
; 0.910 ; RAM16x8:ram_inst|ram~85          ; RAM16x8:ram_inst|data_output[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.176      ;
; 0.963 ; ROM16x8:rom_inst|data_output[1]  ; RAM16x8:ram_inst|ram~34         ; clock        ; clock       ; 0.000        ; -0.004     ; 1.225      ;
; 0.963 ; ROM16x8:rom_inst|data_output[1]  ; RAM16x8:ram_inst|ram~39         ; clock        ; clock       ; 0.000        ; -0.004     ; 1.225      ;
; 0.972 ; ROM16x8:rom_inst|data_output[4]  ; RAM16x8:ram_inst|ram~87         ; clock        ; clock       ; 0.000        ; -0.005     ; 1.233      ;
; 0.977 ; ROM16x8:rom_inst|data_output[3]  ; RAM16x8:ram_inst|ram~36         ; clock        ; clock       ; 0.000        ; -0.004     ; 1.239      ;
; 0.977 ; ROM16x8:rom_inst|data_output[3]  ; RAM16x8:ram_inst|ram~41         ; clock        ; clock       ; 0.000        ; -0.004     ; 1.239      ;
; 0.986 ; counter[0]                       ; counter[1]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.252      ;
; 0.997 ; address_rom[1]                   ; ROM16x8:rom_inst|data_output[2] ; clock        ; clock       ; 0.000        ; -0.005     ; 1.258      ;
; 0.998 ; address_rom[1]                   ; ROM16x8:rom_inst|data_output[3] ; clock        ; clock       ; 0.000        ; -0.005     ; 1.259      ;
; 1.000 ; address_rom[1]                   ; ROM16x8:rom_inst|data_output[1] ; clock        ; clock       ; 0.000        ; -0.005     ; 1.261      ;
; 1.000 ; address_rom[1]                   ; ROM16x8:rom_inst|data_output[4] ; clock        ; clock       ; 0.000        ; -0.005     ; 1.261      ;
; 1.026 ; counter[1]                       ; counter[1]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.292      ;
; 1.065 ; RAM16x8:ram_inst|temp_address[3] ; RAM16x8:ram_inst|data_output[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.331      ;
; 1.069 ; RAM16x8:ram_inst|temp_address[3] ; RAM16x8:ram_inst|data_output[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.335      ;
; 1.099 ; RAM16x8:ram_inst|ram~84          ; RAM16x8:ram_inst|data_output[1] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.363      ;
; 1.102 ; ROM16x8:rom_inst|data_output[4]  ; RAM16x8:ram_inst|ram~37         ; clock        ; clock       ; 0.000        ; -0.004     ; 1.364      ;
; 1.105 ; ROM16x8:rom_inst|data_output[4]  ; RAM16x8:ram_inst|ram~42         ; clock        ; clock       ; 0.000        ; -0.004     ; 1.367      ;
; 1.106 ; ROM16x8:rom_inst|data_output[3]  ; RAM16x8:ram_inst|ram~71         ; clock        ; clock       ; 0.000        ; -0.001     ; 1.371      ;
; 1.107 ; ROM16x8:rom_inst|data_output[3]  ; RAM16x8:ram_inst|ram~31         ; clock        ; clock       ; 0.000        ; -0.001     ; 1.372      ;
; 1.108 ; ROM16x8:rom_inst|data_output[1]  ; RAM16x8:ram_inst|ram~44         ; clock        ; clock       ; 0.000        ; -0.002     ; 1.372      ;
; 1.108 ; ROM16x8:rom_inst|data_output[1]  ; RAM16x8:ram_inst|ram~49         ; clock        ; clock       ; 0.000        ; -0.002     ; 1.372      ;
; 1.108 ; ROM16x8:rom_inst|data_output[2]  ; RAM16x8:ram_inst|ram~50         ; clock        ; clock       ; 0.000        ; -0.002     ; 1.372      ;
; 1.112 ; ROM16x8:rom_inst|data_output[3]  ; RAM16x8:ram_inst|ram~51         ; clock        ; clock       ; 0.000        ; -0.002     ; 1.376      ;
; 1.113 ; ROM16x8:rom_inst|data_output[0]  ; RAM16x8:ram_inst|ram~43         ; clock        ; clock       ; 0.000        ; -0.002     ; 1.377      ;
; 1.113 ; ROM16x8:rom_inst|data_output[0]  ; RAM16x8:ram_inst|ram~38         ; clock        ; clock       ; 0.000        ; -0.004     ; 1.375      ;
; 1.113 ; ROM16x8:rom_inst|data_output[0]  ; RAM16x8:ram_inst|ram~48         ; clock        ; clock       ; 0.000        ; -0.002     ; 1.377      ;
; 1.113 ; ROM16x8:rom_inst|data_output[2]  ; RAM16x8:ram_inst|ram~45         ; clock        ; clock       ; 0.000        ; -0.002     ; 1.377      ;
; 1.113 ; ROM16x8:rom_inst|data_output[3]  ; RAM16x8:ram_inst|ram~46         ; clock        ; clock       ; 0.000        ; -0.002     ; 1.377      ;
; 1.115 ; ROM16x8:rom_inst|data_output[2]  ; RAM16x8:ram_inst|ram~35         ; clock        ; clock       ; 0.000        ; -0.004     ; 1.377      ;
; 1.116 ; ROM16x8:rom_inst|data_output[2]  ; RAM16x8:ram_inst|ram~40         ; clock        ; clock       ; 0.000        ; -0.004     ; 1.378      ;
; 1.117 ; ROM16x8:rom_inst|data_output[4]  ; RAM16x8:ram_inst|ram~47         ; clock        ; clock       ; 0.000        ; -0.002     ; 1.381      ;
; 1.117 ; ROM16x8:rom_inst|data_output[4]  ; RAM16x8:ram_inst|ram~52         ; clock        ; clock       ; 0.000        ; -0.002     ; 1.381      ;
; 1.118 ; ROM16x8:rom_inst|data_output[0]  ; RAM16x8:ram_inst|ram~33         ; clock        ; clock       ; 0.000        ; -0.004     ; 1.380      ;
; 1.124 ; address_rom[3]                   ; ROM16x8:rom_inst|data_output[4] ; clock        ; clock       ; 0.000        ; -0.005     ; 1.385      ;
; 1.125 ; address_rom[3]                   ; ROM16x8:rom_inst|data_output[3] ; clock        ; clock       ; 0.000        ; -0.005     ; 1.386      ;
; 1.130 ; address_rom[0]                   ; ROM16x8:rom_inst|data_output[2] ; clock        ; clock       ; 0.000        ; -0.005     ; 1.391      ;
; 1.132 ; address_rom[0]                   ; ROM16x8:rom_inst|data_output[0] ; clock        ; clock       ; 0.000        ; -0.005     ; 1.393      ;
; 1.132 ; address_rom[0]                   ; ROM16x8:rom_inst|data_output[1] ; clock        ; clock       ; 0.000        ; -0.005     ; 1.393      ;
; 1.139 ; ROM16x8:rom_inst|data_output[4]  ; RAM16x8:ram_inst|ram~27         ; clock        ; clock       ; 0.000        ; -0.003     ; 1.402      ;
; 1.148 ; ROM16x8:rom_inst|data_output[1]  ; RAM16x8:ram_inst|ram~84         ; clock        ; clock       ; 0.000        ; -0.003     ; 1.411      ;
; 1.151 ; ROM16x8:rom_inst|data_output[1]  ; RAM16x8:ram_inst|ram~24         ; clock        ; clock       ; 0.000        ; -0.003     ; 1.414      ;
; 1.178 ; counter[16]                      ; counter[17]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.444      ;
; 1.184 ; counter[9]                       ; counter[10]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; counter[11]                      ; counter[12]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.451      ;
; 1.188 ; counter[17]                      ; counter[18]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; counter[30]                      ; counter[31]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; counter[13]                      ; counter[14]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; counter[14]                      ; counter[15]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; counter[29]                      ; counter[30]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; counter[18]                      ; counter[19]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; counter[25]                      ; counter[26]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; counter[27]                      ; counter[28]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; counter[20]                      ; counter[21]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.193 ; counter[4]                       ; counter[5]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.459      ;
; 1.197 ; counter[2]                       ; counter[3]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.214 ; RAM16x8:ram_inst|temp_address[2] ; RAM16x8:ram_inst|data_output[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.480      ;
; 1.220 ; RAM16x8:ram_inst|temp_address[2] ; RAM16x8:ram_inst|data_output[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.486      ;
; 1.221 ; counter[3]                       ; address_ram[3]                  ; clock        ; clock       ; 0.000        ; -0.010     ; 1.477      ;
; 1.221 ; counter[0]                       ; address_ram[0]                  ; clock        ; clock       ; 0.000        ; -0.010     ; 1.477      ;
; 1.224 ; counter[8]                       ; counter[9]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; counter[10]                      ; counter[11]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; counter[12]                      ; counter[13]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.490      ;
+-------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|data_output[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|data_output[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|data_output[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|data_output[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|data_output[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|data_output[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|data_output[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|data_output[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|data_output[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|data_output[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~13         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~13         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~14         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~14         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~15         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~15         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~16         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~16         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~17         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~17         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~18         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~18         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~19         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~19         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~20         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~20         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~21         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~21         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~22         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~22         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~23         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~23         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~24         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~24         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~25         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~25         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~26         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~26         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~27         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~27         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~28         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~28         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~29         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~29         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~30         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~30         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~31         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~31         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~32         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~32         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~33         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~33         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~34         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~34         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~35         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~35         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~36         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~36         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~37         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~37         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~38         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~38         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~39         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~39         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~40         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~40         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~41         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~41         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~42         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~42         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~43         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~43         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~44         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~44         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~45         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~45         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~46         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~46         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~47         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~47         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~48         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~48         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~49         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~49         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~50         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~50         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~51         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~51         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~52         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~52         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~53         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~53         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~54         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~54         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~55         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~55         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~56         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~56         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~57         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; mem_enable ; clock      ; 5.804 ; 5.804 ; Rise       ; clock           ;
; rom_enable ; clock      ; 4.954 ; 4.954 ; Rise       ; clock           ;
; rw_enable  ; clock      ; 6.110 ; 6.110 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; mem_enable ; clock      ; -3.540 ; -3.540 ; Rise       ; clock           ;
; rom_enable ; clock      ; -3.479 ; -3.479 ; Rise       ; clock           ;
; rw_enable  ; clock      ; -4.960 ; -4.960 ; Rise       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; add_ram[*]          ; clock      ; 6.608 ; 6.608 ; Rise       ; clock           ;
;  add_ram[0]         ; clock      ; 6.320 ; 6.320 ; Rise       ; clock           ;
;  add_ram[1]         ; clock      ; 6.388 ; 6.388 ; Rise       ; clock           ;
;  add_ram[2]         ; clock      ; 6.608 ; 6.608 ; Rise       ; clock           ;
;  add_ram[3]         ; clock      ; 6.312 ; 6.312 ; Rise       ; clock           ;
; add_rom[*]          ; clock      ; 6.314 ; 6.314 ; Rise       ; clock           ;
;  add_rom[0]         ; clock      ; 6.305 ; 6.305 ; Rise       ; clock           ;
;  add_rom[1]         ; clock      ; 6.115 ; 6.115 ; Rise       ; clock           ;
;  add_rom[2]         ; clock      ; 6.126 ; 6.126 ; Rise       ; clock           ;
;  add_rom[3]         ; clock      ; 6.314 ; 6.314 ; Rise       ; clock           ;
; ram_data_output[*]  ; clock      ; 6.584 ; 6.584 ; Rise       ; clock           ;
;  ram_data_output[0] ; clock      ; 6.200 ; 6.200 ; Rise       ; clock           ;
;  ram_data_output[1] ; clock      ; 6.225 ; 6.225 ; Rise       ; clock           ;
;  ram_data_output[2] ; clock      ; 6.584 ; 6.584 ; Rise       ; clock           ;
;  ram_data_output[3] ; clock      ; 6.480 ; 6.480 ; Rise       ; clock           ;
;  ram_data_output[4] ; clock      ; 6.193 ; 6.193 ; Rise       ; clock           ;
; rom_data_output[*]  ; clock      ; 6.559 ; 6.559 ; Rise       ; clock           ;
;  rom_data_output[0] ; clock      ; 6.322 ; 6.322 ; Rise       ; clock           ;
;  rom_data_output[1] ; clock      ; 6.559 ; 6.559 ; Rise       ; clock           ;
;  rom_data_output[2] ; clock      ; 6.075 ; 6.075 ; Rise       ; clock           ;
;  rom_data_output[3] ; clock      ; 6.081 ; 6.081 ; Rise       ; clock           ;
;  rom_data_output[4] ; clock      ; 6.322 ; 6.322 ; Rise       ; clock           ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; add_ram[*]          ; clock      ; 6.312 ; 6.312 ; Rise       ; clock           ;
;  add_ram[0]         ; clock      ; 6.320 ; 6.320 ; Rise       ; clock           ;
;  add_ram[1]         ; clock      ; 6.388 ; 6.388 ; Rise       ; clock           ;
;  add_ram[2]         ; clock      ; 6.608 ; 6.608 ; Rise       ; clock           ;
;  add_ram[3]         ; clock      ; 6.312 ; 6.312 ; Rise       ; clock           ;
; add_rom[*]          ; clock      ; 6.115 ; 6.115 ; Rise       ; clock           ;
;  add_rom[0]         ; clock      ; 6.305 ; 6.305 ; Rise       ; clock           ;
;  add_rom[1]         ; clock      ; 6.115 ; 6.115 ; Rise       ; clock           ;
;  add_rom[2]         ; clock      ; 6.126 ; 6.126 ; Rise       ; clock           ;
;  add_rom[3]         ; clock      ; 6.314 ; 6.314 ; Rise       ; clock           ;
; ram_data_output[*]  ; clock      ; 6.193 ; 6.193 ; Rise       ; clock           ;
;  ram_data_output[0] ; clock      ; 6.200 ; 6.200 ; Rise       ; clock           ;
;  ram_data_output[1] ; clock      ; 6.225 ; 6.225 ; Rise       ; clock           ;
;  ram_data_output[2] ; clock      ; 6.584 ; 6.584 ; Rise       ; clock           ;
;  ram_data_output[3] ; clock      ; 6.480 ; 6.480 ; Rise       ; clock           ;
;  ram_data_output[4] ; clock      ; 6.193 ; 6.193 ; Rise       ; clock           ;
; rom_data_output[*]  ; clock      ; 6.075 ; 6.075 ; Rise       ; clock           ;
;  rom_data_output[0] ; clock      ; 6.322 ; 6.322 ; Rise       ; clock           ;
;  rom_data_output[1] ; clock      ; 6.559 ; 6.559 ; Rise       ; clock           ;
;  rom_data_output[2] ; clock      ; 6.075 ; 6.075 ; Rise       ; clock           ;
;  rom_data_output[3] ; clock      ; 6.081 ; 6.081 ; Rise       ; clock           ;
;  rom_data_output[4] ; clock      ; 6.322 ; 6.322 ; Rise       ; clock           ;
+---------------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -0.903 ; -65.416       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.380 ; -136.380              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.903 ; counter[1]  ; counter[31] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.932      ;
; -0.884 ; counter[0]  ; counter[31] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.914      ;
; -0.868 ; counter[1]  ; counter[30] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.897      ;
; -0.849 ; counter[0]  ; counter[30] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.879      ;
; -0.833 ; counter[1]  ; counter[29] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.862      ;
; -0.814 ; counter[0]  ; counter[29] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.844      ;
; -0.798 ; counter[1]  ; counter[28] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.827      ;
; -0.785 ; counter[27] ; counter[16] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.817      ;
; -0.785 ; counter[27] ; counter[17] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.817      ;
; -0.785 ; counter[27] ; counter[18] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.817      ;
; -0.785 ; counter[27] ; counter[19] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.817      ;
; -0.785 ; counter[27] ; counter[20] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.817      ;
; -0.785 ; counter[27] ; counter[21] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.817      ;
; -0.785 ; counter[27] ; counter[22] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.817      ;
; -0.785 ; counter[27] ; counter[23] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.817      ;
; -0.785 ; counter[27] ; counter[24] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.817      ;
; -0.785 ; counter[27] ; counter[25] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.817      ;
; -0.785 ; counter[27] ; counter[26] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.817      ;
; -0.785 ; counter[27] ; counter[27] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.817      ;
; -0.785 ; counter[27] ; counter[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.817      ;
; -0.785 ; counter[27] ; counter[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.817      ;
; -0.785 ; counter[27] ; counter[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.817      ;
; -0.785 ; counter[27] ; counter[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.817      ;
; -0.779 ; counter[0]  ; counter[28] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.809      ;
; -0.776 ; counter[2]  ; counter[31] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.805      ;
; -0.766 ; counter[24] ; counter[16] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.798      ;
; -0.766 ; counter[24] ; counter[17] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.798      ;
; -0.766 ; counter[24] ; counter[18] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.798      ;
; -0.766 ; counter[24] ; counter[19] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.798      ;
; -0.766 ; counter[24] ; counter[20] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.798      ;
; -0.766 ; counter[24] ; counter[21] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.798      ;
; -0.766 ; counter[24] ; counter[22] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.798      ;
; -0.766 ; counter[24] ; counter[23] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.798      ;
; -0.766 ; counter[24] ; counter[24] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.798      ;
; -0.766 ; counter[24] ; counter[25] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.798      ;
; -0.766 ; counter[24] ; counter[26] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.798      ;
; -0.766 ; counter[24] ; counter[27] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.798      ;
; -0.766 ; counter[24] ; counter[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.798      ;
; -0.766 ; counter[24] ; counter[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.798      ;
; -0.766 ; counter[24] ; counter[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.798      ;
; -0.766 ; counter[24] ; counter[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.798      ;
; -0.763 ; counter[1]  ; counter[27] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.792      ;
; -0.757 ; counter[1]  ; counter[16] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.786      ;
; -0.757 ; counter[25] ; counter[16] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.789      ;
; -0.757 ; counter[1]  ; counter[17] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.786      ;
; -0.757 ; counter[25] ; counter[17] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.789      ;
; -0.757 ; counter[1]  ; counter[18] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.786      ;
; -0.757 ; counter[25] ; counter[18] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.789      ;
; -0.757 ; counter[1]  ; counter[19] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.786      ;
; -0.757 ; counter[25] ; counter[19] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.789      ;
; -0.757 ; counter[1]  ; counter[20] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.786      ;
; -0.757 ; counter[25] ; counter[20] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.789      ;
; -0.757 ; counter[1]  ; counter[21] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.786      ;
; -0.757 ; counter[25] ; counter[21] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.789      ;
; -0.757 ; counter[1]  ; counter[22] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.786      ;
; -0.757 ; counter[25] ; counter[22] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.789      ;
; -0.757 ; counter[1]  ; counter[23] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.786      ;
; -0.757 ; counter[25] ; counter[23] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.789      ;
; -0.757 ; counter[1]  ; counter[24] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.786      ;
; -0.757 ; counter[25] ; counter[24] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.789      ;
; -0.757 ; counter[1]  ; counter[25] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.786      ;
; -0.757 ; counter[25] ; counter[25] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.789      ;
; -0.757 ; counter[1]  ; counter[26] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.786      ;
; -0.757 ; counter[25] ; counter[26] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.789      ;
; -0.757 ; counter[25] ; counter[27] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.789      ;
; -0.757 ; counter[25] ; counter[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.789      ;
; -0.757 ; counter[25] ; counter[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.789      ;
; -0.757 ; counter[25] ; counter[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.789      ;
; -0.757 ; counter[25] ; counter[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.789      ;
; -0.754 ; counter[3]  ; counter[31] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.783      ;
; -0.746 ; counter[2]  ; counter[16] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.775      ;
; -0.746 ; counter[2]  ; counter[17] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.775      ;
; -0.746 ; counter[2]  ; counter[18] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.775      ;
; -0.746 ; counter[2]  ; counter[19] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.775      ;
; -0.746 ; counter[2]  ; counter[20] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.775      ;
; -0.746 ; counter[2]  ; counter[21] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.775      ;
; -0.746 ; counter[2]  ; counter[22] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.775      ;
; -0.746 ; counter[2]  ; counter[23] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.775      ;
; -0.746 ; counter[2]  ; counter[24] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.775      ;
; -0.746 ; counter[2]  ; counter[25] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.775      ;
; -0.746 ; counter[2]  ; counter[26] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.775      ;
; -0.746 ; counter[2]  ; counter[27] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.775      ;
; -0.746 ; counter[2]  ; counter[28] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.775      ;
; -0.746 ; counter[2]  ; counter[29] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.775      ;
; -0.746 ; counter[2]  ; counter[30] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.775      ;
; -0.744 ; counter[0]  ; counter[27] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.774      ;
; -0.731 ; counter[30] ; counter[16] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.763      ;
; -0.731 ; counter[30] ; counter[17] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.763      ;
; -0.731 ; counter[30] ; counter[18] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.763      ;
; -0.731 ; counter[30] ; counter[19] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.763      ;
; -0.731 ; counter[30] ; counter[20] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.763      ;
; -0.731 ; counter[30] ; counter[21] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.763      ;
; -0.731 ; counter[30] ; counter[22] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.763      ;
; -0.731 ; counter[30] ; counter[23] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.763      ;
; -0.731 ; counter[30] ; counter[24] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.763      ;
; -0.731 ; counter[30] ; counter[25] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.763      ;
; -0.731 ; counter[30] ; counter[26] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.763      ;
; -0.731 ; counter[30] ; counter[27] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.763      ;
; -0.731 ; counter[30] ; counter[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.763      ;
; -0.731 ; counter[30] ; counter[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.763      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                         ;
+-------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; counter[0]                       ; counter[0]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rom_to_ram                       ; rom_to_ram                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; counter[31]                      ; counter[31]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.303 ; counter[0]                       ; address_rom[0]                  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.455      ;
; 0.355 ; counter[16]                      ; counter[16]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; counter[9]                       ; counter[9]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; counter[11]                      ; counter[11]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; counter[17]                      ; counter[17]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; counter[18]                      ; counter[18]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; counter[25]                      ; counter[25]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; counter[27]                      ; counter[27]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; counter[13]                      ; counter[13]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; counter[14]                      ; counter[14]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; counter[15]                      ; counter[15]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; counter[20]                      ; counter[20]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; counter[23]                      ; counter[23]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; counter[29]                      ; counter[29]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; counter[30]                      ; counter[30]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; counter[2]                       ; address_rom[2]                  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.513      ;
; 0.363 ; counter[3]                       ; address_rom[3]                  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.514      ;
; 0.365 ; counter[2]                       ; counter[2]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; counter[4]                       ; counter[4]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; counter[7]                       ; counter[7]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; counter[1]                       ; address_rom[1]                  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.517      ;
; 0.371 ; counter[8]                       ; counter[8]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; counter[10]                      ; counter[10]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; counter[19]                      ; counter[19]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; counter[24]                      ; counter[24]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; counter[26]                      ; counter[26]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; counter[12]                      ; counter[12]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; counter[21]                      ; counter[21]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; counter[22]                      ; counter[22]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; counter[28]                      ; counter[28]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; RAM16x8:ram_inst|temp_address[1] ; RAM16x8:ram_inst|data_output[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; RAM16x8:ram_inst|temp_address[0] ; RAM16x8:ram_inst|data_output[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; counter[3]                       ; counter[3]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; counter[5]                       ; counter[5]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; counter[6]                       ; counter[6]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.426 ; RAM16x8:ram_inst|ram~85          ; RAM16x8:ram_inst|data_output[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.578      ;
; 0.441 ; counter[0]                       ; counter[1]                      ; clock        ; clock       ; 0.000        ; 0.001      ; 0.594      ;
; 0.442 ; ROM16x8:rom_inst|data_output[1]  ; RAM16x8:ram_inst|ram~34         ; clock        ; clock       ; 0.000        ; -0.003     ; 0.591      ;
; 0.442 ; ROM16x8:rom_inst|data_output[1]  ; RAM16x8:ram_inst|ram~39         ; clock        ; clock       ; 0.000        ; -0.003     ; 0.591      ;
; 0.448 ; ROM16x8:rom_inst|data_output[4]  ; RAM16x8:ram_inst|ram~87         ; clock        ; clock       ; 0.000        ; -0.004     ; 0.596      ;
; 0.450 ; ROM16x8:rom_inst|data_output[3]  ; RAM16x8:ram_inst|ram~36         ; clock        ; clock       ; 0.000        ; -0.003     ; 0.599      ;
; 0.451 ; ROM16x8:rom_inst|data_output[3]  ; RAM16x8:ram_inst|ram~41         ; clock        ; clock       ; 0.000        ; -0.003     ; 0.600      ;
; 0.455 ; counter[1]                       ; counter[1]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.607      ;
; 0.465 ; address_rom[1]                   ; ROM16x8:rom_inst|data_output[2] ; clock        ; clock       ; 0.000        ; -0.003     ; 0.614      ;
; 0.465 ; address_rom[1]                   ; ROM16x8:rom_inst|data_output[3] ; clock        ; clock       ; 0.000        ; -0.003     ; 0.614      ;
; 0.466 ; address_rom[1]                   ; ROM16x8:rom_inst|data_output[4] ; clock        ; clock       ; 0.000        ; -0.003     ; 0.615      ;
; 0.467 ; address_rom[1]                   ; ROM16x8:rom_inst|data_output[1] ; clock        ; clock       ; 0.000        ; -0.003     ; 0.616      ;
; 0.479 ; RAM16x8:ram_inst|temp_address[3] ; RAM16x8:ram_inst|data_output[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.631      ;
; 0.483 ; RAM16x8:ram_inst|temp_address[3] ; RAM16x8:ram_inst|data_output[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.635      ;
; 0.493 ; counter[16]                      ; counter[17]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.645      ;
; 0.496 ; counter[9]                       ; counter[10]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; counter[11]                      ; counter[12]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; counter[17]                      ; counter[18]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; counter[18]                      ; counter[19]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; counter[25]                      ; counter[26]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; counter[27]                      ; counter[28]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; counter[30]                      ; counter[31]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; counter[13]                      ; counter[14]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; counter[14]                      ; counter[15]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; counter[29]                      ; counter[30]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; counter[20]                      ; counter[21]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.503 ; counter[2]                       ; counter[3]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; counter[4]                       ; counter[5]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.655      ;
; 0.507 ; RAM16x8:ram_inst|ram~84          ; RAM16x8:ram_inst|data_output[1] ; clock        ; clock       ; 0.000        ; -0.001     ; 0.658      ;
; 0.511 ; counter[8]                       ; counter[9]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; counter[10]                      ; counter[11]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; counter[24]                      ; counter[25]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; counter[26]                      ; counter[27]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; counter[19]                      ; counter[20]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; counter[12]                      ; counter[13]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; counter[22]                      ; counter[23]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; counter[28]                      ; counter[29]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; counter[21]                      ; counter[22]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.516 ; address_rom[0]                   ; ROM16x8:rom_inst|data_output[0] ; clock        ; clock       ; 0.000        ; -0.003     ; 0.665      ;
; 0.516 ; counter[3]                       ; counter[4]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; counter[6]                       ; counter[7]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; counter[5]                       ; counter[6]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; address_rom[0]                   ; ROM16x8:rom_inst|data_output[2] ; clock        ; clock       ; 0.000        ; -0.003     ; 0.665      ;
; 0.518 ; address_rom[0]                   ; ROM16x8:rom_inst|data_output[1] ; clock        ; clock       ; 0.000        ; -0.003     ; 0.667      ;
; 0.525 ; address_rom[3]                   ; ROM16x8:rom_inst|data_output[3] ; clock        ; clock       ; 0.000        ; -0.003     ; 0.674      ;
; 0.528 ; ROM16x8:rom_inst|data_output[3]  ; RAM16x8:ram_inst|ram~71         ; clock        ; clock       ; 0.000        ; -0.001     ; 0.679      ;
; 0.528 ; counter[16]                      ; counter[18]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; ROM16x8:rom_inst|data_output[3]  ; RAM16x8:ram_inst|ram~31         ; clock        ; clock       ; 0.000        ; -0.001     ; 0.680      ;
; 0.529 ; ROM16x8:rom_inst|data_output[4]  ; RAM16x8:ram_inst|ram~37         ; clock        ; clock       ; 0.000        ; -0.003     ; 0.678      ;
; 0.531 ; counter[9]                       ; counter[11]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; counter[11]                      ; counter[13]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; ROM16x8:rom_inst|data_output[4]  ; RAM16x8:ram_inst|ram~42         ; clock        ; clock       ; 0.000        ; -0.003     ; 0.681      ;
; 0.532 ; counter[17]                      ; counter[19]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; ROM16x8:rom_inst|data_output[1]  ; RAM16x8:ram_inst|ram~44         ; clock        ; clock       ; 0.000        ; -0.002     ; 0.683      ;
; 0.533 ; ROM16x8:rom_inst|data_output[1]  ; RAM16x8:ram_inst|ram~49         ; clock        ; clock       ; 0.000        ; -0.002     ; 0.683      ;
; 0.533 ; ROM16x8:rom_inst|data_output[2]  ; RAM16x8:ram_inst|ram~50         ; clock        ; clock       ; 0.000        ; -0.002     ; 0.683      ;
; 0.533 ; ROM16x8:rom_inst|data_output[3]  ; RAM16x8:ram_inst|ram~51         ; clock        ; clock       ; 0.000        ; -0.002     ; 0.683      ;
; 0.533 ; counter[25]                      ; counter[27]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; counter[18]                      ; counter[20]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; counter[27]                      ; counter[29]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; ROM16x8:rom_inst|data_output[0]  ; RAM16x8:ram_inst|ram~38         ; clock        ; clock       ; 0.000        ; -0.003     ; 0.683      ;
; 0.534 ; counter[29]                      ; counter[31]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.686      ;
+-------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|data_output[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|data_output[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|data_output[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|data_output[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|data_output[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|data_output[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|data_output[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|data_output[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|data_output[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|data_output[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~13         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~13         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~14         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~14         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~15         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~15         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~16         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~16         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~17         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~17         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~18         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~18         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~19         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~19         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~20         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~20         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~21         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~21         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~22         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~22         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~23         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~23         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~24         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~24         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~25         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~25         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~26         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~26         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~27         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~27         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~28         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~28         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~29         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~29         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~30         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~30         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~31         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~31         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~32         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~32         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~33         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~33         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~34         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~34         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~35         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~35         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~36         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~36         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~37         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~37         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~38         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~38         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~39         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~39         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~40         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~40         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~41         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~41         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~42         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~42         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~43         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~43         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~44         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~44         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~45         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~45         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~46         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~46         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~47         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~47         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~48         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~48         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~49         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~49         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~50         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~50         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~51         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~51         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~52         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~52         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~53         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~53         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~54         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~54         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~55         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~55         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~56         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; RAM16x8:ram_inst|ram~56         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; RAM16x8:ram_inst|ram~57         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; mem_enable ; clock      ; 3.071 ; 3.071 ; Rise       ; clock           ;
; rom_enable ; clock      ; 2.701 ; 2.701 ; Rise       ; clock           ;
; rw_enable  ; clock      ; 3.233 ; 3.233 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; mem_enable ; clock      ; -1.959 ; -1.959 ; Rise       ; clock           ;
; rom_enable ; clock      ; -1.950 ; -1.950 ; Rise       ; clock           ;
; rw_enable  ; clock      ; -2.729 ; -2.729 ; Rise       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; add_ram[*]          ; clock      ; 3.709 ; 3.709 ; Rise       ; clock           ;
;  add_ram[0]         ; clock      ; 3.556 ; 3.556 ; Rise       ; clock           ;
;  add_ram[1]         ; clock      ; 3.588 ; 3.588 ; Rise       ; clock           ;
;  add_ram[2]         ; clock      ; 3.709 ; 3.709 ; Rise       ; clock           ;
;  add_ram[3]         ; clock      ; 3.547 ; 3.547 ; Rise       ; clock           ;
; add_rom[*]          ; clock      ; 3.555 ; 3.555 ; Rise       ; clock           ;
;  add_rom[0]         ; clock      ; 3.552 ; 3.552 ; Rise       ; clock           ;
;  add_rom[1]         ; clock      ; 3.462 ; 3.462 ; Rise       ; clock           ;
;  add_rom[2]         ; clock      ; 3.464 ; 3.464 ; Rise       ; clock           ;
;  add_rom[3]         ; clock      ; 3.555 ; 3.555 ; Rise       ; clock           ;
; ram_data_output[*]  ; clock      ; 3.692 ; 3.692 ; Rise       ; clock           ;
;  ram_data_output[0] ; clock      ; 3.456 ; 3.456 ; Rise       ; clock           ;
;  ram_data_output[1] ; clock      ; 3.467 ; 3.467 ; Rise       ; clock           ;
;  ram_data_output[2] ; clock      ; 3.692 ; 3.692 ; Rise       ; clock           ;
;  ram_data_output[3] ; clock      ; 3.580 ; 3.580 ; Rise       ; clock           ;
;  ram_data_output[4] ; clock      ; 3.452 ; 3.452 ; Rise       ; clock           ;
; rom_data_output[*]  ; clock      ; 3.636 ; 3.636 ; Rise       ; clock           ;
;  rom_data_output[0] ; clock      ; 3.563 ; 3.563 ; Rise       ; clock           ;
;  rom_data_output[1] ; clock      ; 3.636 ; 3.636 ; Rise       ; clock           ;
;  rom_data_output[2] ; clock      ; 3.445 ; 3.445 ; Rise       ; clock           ;
;  rom_data_output[3] ; clock      ; 3.452 ; 3.452 ; Rise       ; clock           ;
;  rom_data_output[4] ; clock      ; 3.561 ; 3.561 ; Rise       ; clock           ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; add_ram[*]          ; clock      ; 3.547 ; 3.547 ; Rise       ; clock           ;
;  add_ram[0]         ; clock      ; 3.556 ; 3.556 ; Rise       ; clock           ;
;  add_ram[1]         ; clock      ; 3.588 ; 3.588 ; Rise       ; clock           ;
;  add_ram[2]         ; clock      ; 3.709 ; 3.709 ; Rise       ; clock           ;
;  add_ram[3]         ; clock      ; 3.547 ; 3.547 ; Rise       ; clock           ;
; add_rom[*]          ; clock      ; 3.462 ; 3.462 ; Rise       ; clock           ;
;  add_rom[0]         ; clock      ; 3.552 ; 3.552 ; Rise       ; clock           ;
;  add_rom[1]         ; clock      ; 3.462 ; 3.462 ; Rise       ; clock           ;
;  add_rom[2]         ; clock      ; 3.464 ; 3.464 ; Rise       ; clock           ;
;  add_rom[3]         ; clock      ; 3.555 ; 3.555 ; Rise       ; clock           ;
; ram_data_output[*]  ; clock      ; 3.452 ; 3.452 ; Rise       ; clock           ;
;  ram_data_output[0] ; clock      ; 3.456 ; 3.456 ; Rise       ; clock           ;
;  ram_data_output[1] ; clock      ; 3.467 ; 3.467 ; Rise       ; clock           ;
;  ram_data_output[2] ; clock      ; 3.692 ; 3.692 ; Rise       ; clock           ;
;  ram_data_output[3] ; clock      ; 3.580 ; 3.580 ; Rise       ; clock           ;
;  ram_data_output[4] ; clock      ; 3.452 ; 3.452 ; Rise       ; clock           ;
; rom_data_output[*]  ; clock      ; 3.445 ; 3.445 ; Rise       ; clock           ;
;  rom_data_output[0] ; clock      ; 3.563 ; 3.563 ; Rise       ; clock           ;
;  rom_data_output[1] ; clock      ; 3.636 ; 3.636 ; Rise       ; clock           ;
;  rom_data_output[2] ; clock      ; 3.445 ; 3.445 ; Rise       ; clock           ;
;  rom_data_output[3] ; clock      ; 3.452 ; 3.452 ; Rise       ; clock           ;
;  rom_data_output[4] ; clock      ; 3.561 ; 3.561 ; Rise       ; clock           ;
+---------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.955   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clock           ; -2.955   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -282.398 ; 0.0   ; 0.0      ; 0.0     ; -136.38             ;
;  clock           ; -282.398 ; 0.000 ; N/A      ; N/A     ; -136.380            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; mem_enable ; clock      ; 5.804 ; 5.804 ; Rise       ; clock           ;
; rom_enable ; clock      ; 4.954 ; 4.954 ; Rise       ; clock           ;
; rw_enable  ; clock      ; 6.110 ; 6.110 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; mem_enable ; clock      ; -1.959 ; -1.959 ; Rise       ; clock           ;
; rom_enable ; clock      ; -1.950 ; -1.950 ; Rise       ; clock           ;
; rw_enable  ; clock      ; -2.729 ; -2.729 ; Rise       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; add_ram[*]          ; clock      ; 6.608 ; 6.608 ; Rise       ; clock           ;
;  add_ram[0]         ; clock      ; 6.320 ; 6.320 ; Rise       ; clock           ;
;  add_ram[1]         ; clock      ; 6.388 ; 6.388 ; Rise       ; clock           ;
;  add_ram[2]         ; clock      ; 6.608 ; 6.608 ; Rise       ; clock           ;
;  add_ram[3]         ; clock      ; 6.312 ; 6.312 ; Rise       ; clock           ;
; add_rom[*]          ; clock      ; 6.314 ; 6.314 ; Rise       ; clock           ;
;  add_rom[0]         ; clock      ; 6.305 ; 6.305 ; Rise       ; clock           ;
;  add_rom[1]         ; clock      ; 6.115 ; 6.115 ; Rise       ; clock           ;
;  add_rom[2]         ; clock      ; 6.126 ; 6.126 ; Rise       ; clock           ;
;  add_rom[3]         ; clock      ; 6.314 ; 6.314 ; Rise       ; clock           ;
; ram_data_output[*]  ; clock      ; 6.584 ; 6.584 ; Rise       ; clock           ;
;  ram_data_output[0] ; clock      ; 6.200 ; 6.200 ; Rise       ; clock           ;
;  ram_data_output[1] ; clock      ; 6.225 ; 6.225 ; Rise       ; clock           ;
;  ram_data_output[2] ; clock      ; 6.584 ; 6.584 ; Rise       ; clock           ;
;  ram_data_output[3] ; clock      ; 6.480 ; 6.480 ; Rise       ; clock           ;
;  ram_data_output[4] ; clock      ; 6.193 ; 6.193 ; Rise       ; clock           ;
; rom_data_output[*]  ; clock      ; 6.559 ; 6.559 ; Rise       ; clock           ;
;  rom_data_output[0] ; clock      ; 6.322 ; 6.322 ; Rise       ; clock           ;
;  rom_data_output[1] ; clock      ; 6.559 ; 6.559 ; Rise       ; clock           ;
;  rom_data_output[2] ; clock      ; 6.075 ; 6.075 ; Rise       ; clock           ;
;  rom_data_output[3] ; clock      ; 6.081 ; 6.081 ; Rise       ; clock           ;
;  rom_data_output[4] ; clock      ; 6.322 ; 6.322 ; Rise       ; clock           ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; add_ram[*]          ; clock      ; 3.547 ; 3.547 ; Rise       ; clock           ;
;  add_ram[0]         ; clock      ; 3.556 ; 3.556 ; Rise       ; clock           ;
;  add_ram[1]         ; clock      ; 3.588 ; 3.588 ; Rise       ; clock           ;
;  add_ram[2]         ; clock      ; 3.709 ; 3.709 ; Rise       ; clock           ;
;  add_ram[3]         ; clock      ; 3.547 ; 3.547 ; Rise       ; clock           ;
; add_rom[*]          ; clock      ; 3.462 ; 3.462 ; Rise       ; clock           ;
;  add_rom[0]         ; clock      ; 3.552 ; 3.552 ; Rise       ; clock           ;
;  add_rom[1]         ; clock      ; 3.462 ; 3.462 ; Rise       ; clock           ;
;  add_rom[2]         ; clock      ; 3.464 ; 3.464 ; Rise       ; clock           ;
;  add_rom[3]         ; clock      ; 3.555 ; 3.555 ; Rise       ; clock           ;
; ram_data_output[*]  ; clock      ; 3.452 ; 3.452 ; Rise       ; clock           ;
;  ram_data_output[0] ; clock      ; 3.456 ; 3.456 ; Rise       ; clock           ;
;  ram_data_output[1] ; clock      ; 3.467 ; 3.467 ; Rise       ; clock           ;
;  ram_data_output[2] ; clock      ; 3.692 ; 3.692 ; Rise       ; clock           ;
;  ram_data_output[3] ; clock      ; 3.580 ; 3.580 ; Rise       ; clock           ;
;  ram_data_output[4] ; clock      ; 3.452 ; 3.452 ; Rise       ; clock           ;
; rom_data_output[*]  ; clock      ; 3.445 ; 3.445 ; Rise       ; clock           ;
;  rom_data_output[0] ; clock      ; 3.563 ; 3.563 ; Rise       ; clock           ;
;  rom_data_output[1] ; clock      ; 3.636 ; 3.636 ; Rise       ; clock           ;
;  rom_data_output[2] ; clock      ; 3.445 ; 3.445 ; Rise       ; clock           ;
;  rom_data_output[3] ; clock      ; 3.452 ; 3.452 ; Rise       ; clock           ;
;  rom_data_output[4] ; clock      ; 3.561 ; 3.561 ; Rise       ; clock           ;
+---------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2263     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2263     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 224   ; 224  ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Aug 16 17:05:24 2024
Info: Command: quartus_sta circuito -c circuito
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'circuito.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.955
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.955      -282.398 clock 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -136.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.903
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.903       -65.416 clock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -136.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4538 megabytes
    Info: Processing ended: Fri Aug 16 17:05:25 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


