Fitter report for Bootloader
Tue Mar 01 15:17:22 2011
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. I/O Assignment Warnings
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Interconnect Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing
 39. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+------------------------------------+----------------------------------------------+
; Fitter Status                      ; Successful - Tue Mar 01 15:17:22 2011        ;
; Quartus II Version                 ; 9.1 Build 350 03/24/2010 SP 2 SJ Web Edition ;
; Revision Name                      ; Bootloader                                   ;
; Top-level Entity Name              ; Bootloader                                   ;
; Family                             ; Cyclone III                                  ;
; Device                             ; EP3C40Q240C8                                 ;
; Timing Models                      ; Final                                        ;
; Total logic elements               ; 2,731 / 39,600 ( 7 % )                       ;
;     Total combinational functions  ; 2,323 / 39,600 ( 6 % )                       ;
;     Dedicated logic registers      ; 1,697 / 39,600 ( 4 % )                       ;
; Total registers                    ; 1697                                         ;
; Total pins                         ; 50 / 129 ( 39 % )                            ;
; Total virtual pins                 ; 0                                            ;
; Total memory bits                  ; 20,608 / 1,161,216 ( 2 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 252 ( 0 % )                              ;
; Total PLLs                         ; 1 / 4 ( 25 % )                               ;
+------------------------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C40Q240C8                          ;                                       ;
; Use TimeQuest Timing Analyzer                                              ; Off                                   ; On                                    ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; SDO Pin                                                                    ; On                                    ;                                       ;
; SCE Pin                                                                    ; On                                    ;                                       ;
; DCLK Pin                                                                   ; On                                    ;                                       ;
; Data[0] Pin                                                                ; On                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; On                                    ; On                                    ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Stop After Congestion Map Generation                                       ; Off                                   ; Off                                   ;
; Save Intermediate Fitting Results                                          ; Off                                   ; Off                                   ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Use Best Effort Settings for Compilation                                   ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+-------------------------------------------------------------------------+
; I/O Assignment Warnings                                                 ;
+----------------------------------+--------------------------------------+
; Pin Name                         ; Reason                               ;
+----------------------------------+--------------------------------------+
; ATLAS_A13                        ; Missing drive strength and slew rate ;
; ATLAS_A14                        ; Missing drive strength and slew rate ;
; ATLAS_A15                        ; Missing drive strength and slew rate ;
; ATLAS_A16                        ; Missing drive strength and slew rate ;
; ATLAS_A17                        ; Missing drive strength and slew rate ;
; RAM_A0                           ; Missing drive strength and slew rate ;
; RAM_A1                           ; Missing drive strength and slew rate ;
; RAM_A2                           ; Missing drive strength and slew rate ;
; RAM_A3                           ; Missing drive strength and slew rate ;
; RAM_A4                           ; Missing drive strength and slew rate ;
; RAM_A5                           ; Missing drive strength and slew rate ;
; RAM_A6                           ; Missing drive strength and slew rate ;
; RAM_A7                           ; Missing drive strength and slew rate ;
; RAM_A10                          ; Missing drive strength and slew rate ;
; RAM_A11                          ; Missing drive strength and slew rate ;
; RAM_A12                          ; Missing drive strength and slew rate ;
; RAM_A13                          ; Missing drive strength and slew rate ;
; HEART_BEAT                       ; Missing drive strength and slew rate ;
; PHY_TX[0]                        ; Missing drive strength and slew rate ;
; PHY_TX[1]                        ; Missing drive strength and slew rate ;
; PHY_TX[2]                        ; Missing drive strength and slew rate ;
; PHY_TX[3]                        ; Missing drive strength and slew rate ;
; PHY_TX_CLOCK                     ; Missing drive strength and slew rate ;
; PHY_TX_EN                        ; Missing drive strength and slew rate ;
; NCONFIG                          ; Missing drive strength and slew rate ;
; PHY_MDC                          ; Missing drive strength and slew rate ;
; PHY_RESET_N                      ; Missing drive strength and slew rate ;
; SCK                              ; Missing drive strength and slew rate ;
; SI                               ; Missing drive strength and slew rate ;
; NODE_ADDR_CS                     ; Missing drive strength and slew rate ;
; ATLAS_A23                        ; Missing drive strength and slew rate ;
; ATLAS_A24                        ; Missing drive strength and slew rate ;
; ATLAS_A27                        ; Missing drive strength and slew rate ;
; ATLAS_C6                         ; Missing drive strength and slew rate ;
; cycloneii_asmiblock2~ALTERA_DCLK ; Missing drive strength and slew rate ;
; cycloneii_asmiblock2~ALTERA_SCE  ; Missing drive strength and slew rate ;
; cycloneii_asmiblock2~ALTERA_SDO  ; Missing drive strength and slew rate ;
; PHY_MDIO                         ; Missing drive strength and slew rate ;
+----------------------------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                                         ;
+-------------+----------------+--------------+------------------------------------------------------------------------------------------------------------------+---------------+----------------------------+
; Name        ; Ignored Entity ; Ignored From ; Ignored To                                                                                                       ; Ignored Value ; Ignored Source             ;
+-------------+----------------+--------------+------------------------------------------------------------------------------------------------------------------+---------------+----------------------------+
; Location    ;                ;              ; ATLAS_A10                                                                                                        ; PIN_98        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_A11                                                                                                        ; PIN_94        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_A12                                                                                                        ; PIN_88        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_A18                                                                                                        ; PIN_68        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_A2                                                                                                         ; PIN_131       ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_A20                                                                                                        ; PIN_56        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_A21                                                                                                        ; PIN_52        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_A22                                                                                                        ; PIN_50        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_A29                                                                                                        ; PIN_22        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_A3                                                                                                         ; PIN_127       ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_A31                                                                                                        ; PIN_18        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_A4                                                                                                         ; PIN_118       ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_A5                                                                                                         ; PIN_114       ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_A6                                                                                                         ; PIN_112       ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_A7                                                                                                         ; PIN_110       ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_A8                                                                                                         ; PIN_106       ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_A9                                                                                                         ; PIN_100       ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_C10                                                                                                        ; PIN_95        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_C11                                                                                                        ; PIN_93        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_C12                                                                                                        ; PIN_87        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_C13                                                                                                        ; PIN_83        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_C14                                                                                                        ; PIN_81        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_C15                                                                                                        ; PIN_78        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_C16                                                                                                        ; PIN_73        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_C17                                                                                                        ; PIN_69        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_C18                                                                                                        ; PIN_63        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_C19                                                                                                        ; PIN_57        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_C2                                                                                                         ; PIN_128       ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_C20                                                                                                        ; PIN_55        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_C21                                                                                                        ; PIN_51        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_C22                                                                                                        ; PIN_49        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_C23                                                                                                        ; PIN_45        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_C24                                                                                                        ; PIN_43        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_C25                                                                                                        ; PIN_39        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_C27                                                                                                        ; PIN_37        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_C29                                                                                                        ; PIN_21        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_C3                                                                                                         ; PIN_126       ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_C31                                                                                                        ; PIN_13        ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_C4                                                                                                         ; PIN_117       ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_C7                                                                                                         ; PIN_107       ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_C8                                                                                                         ; PIN_103       ; QSF Assignment             ;
; Location    ;                ;              ; ATLAS_C9                                                                                                         ; PIN_99        ; QSF Assignment             ;
; Location    ;                ;              ; CLK_25MHZ                                                                                                        ; PIN_209       ; QSF Assignment             ;
; Location    ;                ;              ; CLK_LVDS_1                                                                                                       ; PIN_31        ; QSF Assignment             ;
; Location    ;                ;              ; CLK_LVDS_2                                                                                                       ; PIN_32        ; QSF Assignment             ;
; Location    ;                ;              ; DATA_LVDS_1                                                                                                      ; PIN_6         ; QSF Assignment             ;
; Location    ;                ;              ; DATA_LVDS_2                                                                                                      ; PIN_9         ; QSF Assignment             ;
; Location    ;                ;              ; IN0                                                                                                              ; PIN_151       ; QSF Assignment             ;
; Location    ;                ;              ; IN1                                                                                                              ; PIN_150       ; QSF Assignment             ;
; Location    ;                ;              ; IN2                                                                                                              ; PIN_149       ; QSF Assignment             ;
; Location    ;                ;              ; MODE2                                                                                                            ; PIN_34        ; QSF Assignment             ;
; Location    ;                ;              ; OUT0                                                                                                             ; PIN_134       ; QSF Assignment             ;
; Location    ;                ;              ; OUT1                                                                                                             ; PIN_135       ; QSF Assignment             ;
; Location    ;                ;              ; OUT2                                                                                                             ; PIN_137       ; QSF Assignment             ;
; Location    ;                ;              ; OUT3                                                                                                             ; PIN_173       ; QSF Assignment             ;
; Location    ;                ;              ; PHY_INT_N                                                                                                        ; PIN_212       ; QSF Assignment             ;
; Location    ;                ;              ; RAM_A14                                                                                                          ; PIN_162       ; QSF Assignment             ;
; Location    ;                ;              ; RAM_A15                                                                                                          ; PIN_144       ; QSF Assignment             ;
; Location    ;                ;              ; RAM_A16                                                                                                          ; PIN_143       ; QSF Assignment             ;
; Location    ;                ;              ; RAM_A17                                                                                                          ; PIN_142       ; QSF Assignment             ;
; Location    ;                ;              ; RAM_A18                                                                                                          ; PIN_139       ; QSF Assignment             ;
; Location    ;                ;              ; RAM_A8                                                                                                           ; PIN_203       ; QSF Assignment             ;
; Location    ;                ;              ; RAM_A9                                                                                                           ; PIN_207       ; QSF Assignment             ;
; Location    ;                ;              ; RAM_CS                                                                                                           ; PIN_214       ; QSF Assignment             ;
; Location    ;                ;              ; RAM_IO0                                                                                                          ; PIN_177       ; QSF Assignment             ;
; Location    ;                ;              ; RAM_IO1                                                                                                          ; PIN_185       ; QSF Assignment             ;
; Location    ;                ;              ; RAM_IO2                                                                                                          ; PIN_187       ; QSF Assignment             ;
; Location    ;                ;              ; RAM_IO3                                                                                                          ; PIN_188       ; QSF Assignment             ;
; Location    ;                ;              ; RAM_IO4                                                                                                          ; PIN_161       ; QSF Assignment             ;
; Location    ;                ;              ; RAM_IO5                                                                                                          ; PIN_160       ; QSF Assignment             ;
; Location    ;                ;              ; RAM_IO6                                                                                                          ; PIN_159       ; QSF Assignment             ;
; Location    ;                ;              ; RAM_IO7                                                                                                          ; PIN_146       ; QSF Assignment             ;
; Location    ;                ;              ; RAM_OE                                                                                                           ; PIN_145       ; QSF Assignment             ;
; Location    ;                ;              ; RAM_WE                                                                                                           ; PIN_189       ; QSF Assignment             ;
; Location    ;                ;              ; RS232_IN                                                                                                         ; PIN_211       ; QSF Assignment             ;
; Location    ;                ;              ; RS232_OUT                                                                                                        ; PIN_133       ; QSF Assignment             ;
; SDO Pin     ;                ;              ; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SDO   ; ON            ; Compiler or HDL Assignment ;
; SCE Pin     ;                ;              ; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SCE   ; ON            ; Compiler or HDL Assignment ;
; DCLK Pin    ;                ;              ; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DCLK  ; ON            ; Compiler or HDL Assignment ;
; Data[0] Pin ;                ;              ; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DATA0 ; ON            ; Compiler or HDL Assignment ;
+-------------+----------------+--------------+------------------------------------------------------------------------------------------------------------------+---------------+----------------------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Netlist                 ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
;                         ;                     ;
; Placement               ;                     ;
;     -- Requested        ; 0 / 4165 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 4165 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 4165    ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/HPSDR/WIP/OzyII/Verilog/Beta Code/Bootloader/Bootloader.pin.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                       ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                 ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 2,731 / 39,600 ( 7 % )                                                                                ;
;     -- Combinational with no register       ; 1034                                                                                                  ;
;     -- Register only                        ; 408                                                                                                   ;
;     -- Combinational with a register        ; 1289                                                                                                  ;
;                                             ;                                                                                                       ;
; Logic element usage by number of LUT inputs ;                                                                                                       ;
;     -- 4 input functions                    ; 1065                                                                                                  ;
;     -- 3 input functions                    ; 466                                                                                                   ;
;     -- <=2 input functions                  ; 792                                                                                                   ;
;     -- Register only                        ; 408                                                                                                   ;
;                                             ;                                                                                                       ;
; Logic elements by mode                      ;                                                                                                       ;
;     -- normal mode                          ; 1858                                                                                                  ;
;     -- arithmetic mode                      ; 465                                                                                                   ;
;                                             ;                                                                                                       ;
; Total registers*                            ; 1,697 / 40,170 ( 4 % )                                                                                ;
;     -- Dedicated logic registers            ; 1,697 / 39,600 ( 4 % )                                                                                ;
;     -- I/O registers                        ; 0 / 570 ( 0 % )                                                                                       ;
;                                             ;                                                                                                       ;
; Total LABs:  partially or completely used   ; 221 / 2,475 ( 9 % )                                                                                   ;
; User inserted logic elements                ; 0                                                                                                     ;
; Virtual pins                                ; 0                                                                                                     ;
; I/O pins                                    ; 50 / 129 ( 39 % )                                                                                     ;
;     -- Clock pins                           ; 4 / 8 ( 50 % )                                                                                        ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                                                                         ;
; Global signals                              ; 16                                                                                                    ;
; M9Ks                                        ; 4 / 126 ( 3 % )                                                                                       ;
; Total block memory bits                     ; 20,608 / 1,161,216 ( 2 % )                                                                            ;
; Total block memory implementation bits      ; 36,864 / 1,161,216 ( 3 % )                                                                            ;
; Embedded Multiplier 9-bit elements          ; 0 / 252 ( 0 % )                                                                                       ;
; PLLs                                        ; 1 / 4 ( 25 % )                                                                                        ;
; Global clocks                               ; 16 / 20 ( 80 % )                                                                                      ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                                         ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                         ;
; ASMI blocks                                 ; 1 / 1 ( 100 % )                                                                                       ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                                         ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%                                                                                          ;
; Peak interconnect usage (total/H/V)         ; 16% / 16% / 17%                                                                                       ;
; Maximum fan-out node                        ; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[1]~clkctrl ;
; Maximum fan-out                             ; 497                                                                                                   ;
; Highest non-global fan-out signal           ; data_state[0]                                                                                         ;
; Highest non-global fan-out                  ; 163                                                                                                   ;
; Total fan-out                               ; 12944                                                                                                 ;
; Average fan-out                             ; 2.92                                                                                                  ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name                                                                                                             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DATA0 ; 24    ; 1        ; 0            ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 2.5 V        ; --                        ; Fitter               ;
; ATLAS_A25                                                                                                        ; 41    ; 2        ; 0            ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ATLAS_C5                                                                                                         ; 113   ; 4        ; 61           ; 0            ; 28           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CONFIG                                                                                                           ; 92    ; 4        ; 36           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; MODE1                                                                                                            ; 33    ; 2        ; 0            ; 21           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; PHY_CLK125                                                                                                       ; 152   ; 6        ; 67           ; 22           ; 0            ; 27                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; PHY_DV                                                                                                           ; 239   ; 8        ; 1            ; 43           ; 14           ; 27                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; PHY_RX[0]                                                                                                        ; 197   ; 7        ; 48           ; 43           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; PHY_RX[1]                                                                                                        ; 200   ; 7        ; 45           ; 43           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; PHY_RX[2]                                                                                                        ; 201   ; 7        ; 45           ; 43           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; PHY_RX[3]                                                                                                        ; 202   ; 7        ; 45           ; 43           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; PHY_RX_CLOCK                                                                                                     ; 210   ; 7        ; 34           ; 43           ; 7            ; 32                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name                                                                                                            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DCLK ; 23    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; On           ; 2.5 V        ; Default          ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SCE  ; 14    ; 1        ; 0            ; 36           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; On           ; 2.5 V        ; Default          ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SDO  ; 12    ; 1        ; 0            ; 37           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; On           ; 2.5 V        ; Default          ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; ATLAS_A13                                                                                                       ; 84    ; 3        ; 29           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ATLAS_A14                                                                                                       ; 82    ; 3        ; 22           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ATLAS_A15                                                                                                       ; 80    ; 3        ; 22           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ATLAS_A16                                                                                                       ; 76    ; 3        ; 20           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ATLAS_A17                                                                                                       ; 70    ; 3        ; 7            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ATLAS_A23                                                                                                       ; 46    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ATLAS_A24                                                                                                       ; 44    ; 2        ; 0            ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ATLAS_A27                                                                                                       ; 38    ; 2        ; 0            ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ATLAS_C6                                                                                                        ; 111   ; 4        ; 56           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEART_BEAT                                                                                                      ; 132   ; 5        ; 67           ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; NCONFIG                                                                                                         ; 231   ; 8        ; 9            ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; NODE_ADDR_CS                                                                                                    ; 186   ; 7        ; 59           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; PHY_MDC                                                                                                         ; 184   ; 7        ; 61           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; PHY_RESET_N                                                                                                     ; 176   ; 6        ; 67           ; 39           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; PHY_TX[0]                                                                                                       ; 226   ; 8        ; 14           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; PHY_TX[1]                                                                                                       ; 224   ; 8        ; 20           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; PHY_TX[2]                                                                                                       ; 221   ; 8        ; 25           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; PHY_TX[3]                                                                                                       ; 219   ; 8        ; 25           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; PHY_TX_CLOCK                                                                                                    ; 240   ; 8        ; 1            ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; PHY_TX_EN                                                                                                       ; 218   ; 8        ; 25           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RAM_A0                                                                                                          ; 235   ; 8        ; 5            ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RAM_A1                                                                                                          ; 230   ; 8        ; 11           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RAM_A10                                                                                                         ; 171   ; 6        ; 67           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RAM_A11                                                                                                         ; 169   ; 6        ; 67           ; 31           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RAM_A12                                                                                                         ; 166   ; 6        ; 67           ; 28           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RAM_A13                                                                                                         ; 164   ; 6        ; 67           ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RAM_A2                                                                                                          ; 223   ; 8        ; 22           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RAM_A3                                                                                                          ; 217   ; 8        ; 27           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RAM_A4                                                                                                          ; 216   ; 8        ; 29           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RAM_A5                                                                                                          ; 194   ; 7        ; 50           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RAM_A6                                                                                                          ; 195   ; 7        ; 50           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RAM_A7                                                                                                          ; 196   ; 7        ; 48           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SCK                                                                                                             ; 236   ; 8        ; 3            ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SI                                                                                                              ; 232   ; 8        ; 9            ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+-----------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                   ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------------+---------------------+
; PHY_MDIO ; 183   ; 7        ; 63           ; 43           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; MDIO:MDIO_inst|MDIO_inout~3 (inverted) ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                                                                                                                ;
+----------+------------------------------------------+---------------------------+------------------------------------------------------------------------------------------------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As               ; User Signal Name                                                                                                 ; Pin Type                  ;
+----------+------------------------------------------+---------------------------+------------------------------------------------------------------------------------------------------------------+---------------------------+
; 12       ; DIFFIO_L8n, DATA1, ASDO                  ; As input tri-stated       ; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SDO   ; Dual Purpose Pin          ;
; 14       ; DIFFIO_L10p, FLASH_nCE, nCSO             ; As input tri-stated       ; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SCE   ; Dual Purpose Pin          ;
; 17       ; nSTATUS                                  ; -                         ; -                                                                                                                ; Dedicated Programming Pin ;
; 23       ; DCLK                                     ; As output driving ground  ; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DCLK  ; Dual Purpose Pin          ;
; 24       ; DATA0                                    ; As input tri-stated       ; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DATA0 ; Dual Purpose Pin          ;
; 25       ; nCONFIG                                  ; -                         ; -                                                                                                                ; Dedicated Programming Pin ;
; 30       ; nCE                                      ; -                         ; -                                                                                                                ; Dedicated Programming Pin ;
; 153      ; CONF_DONE                                ; -                         ; -                                                                                                                ; Dedicated Programming Pin ;
; 155      ; MSEL0                                    ; -                         ; -                                                                                                                ; Dedicated Programming Pin ;
; 157      ; MSEL1                                    ; -                         ; -                                                                                                                ; Dedicated Programming Pin ;
; 158      ; MSEL2                                    ; -                         ; -                                                                                                                ; Dedicated Programming Pin ;
; 158      ; MSEL3                                    ; -                         ; -                                                                                                                ; Dedicated Programming Pin ;
; 162      ; DIFFIO_R24n, nCEO                        ; Use as programming pin    ; ~ALTERA_nCEO~                                                                                                    ; Dual Purpose Pin          ;
; 164      ; DIFFIO_R24p, CLKUSR                      ; Use as general purpose IO ; RAM_A13                                                                                                          ; Dual Purpose Pin          ;
; 171      ; DIFFIO_R12n, nWE                         ; Use as regular IO         ; RAM_A10                                                                                                          ; Dual Purpose Pin          ;
; 176      ; DIFFIO_R4n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO         ; PHY_RESET_N                                                                                                      ; Dual Purpose Pin          ;
; 194      ; DIFFIO_T41p, PADD2                       ; Use as regular IO         ; RAM_A5                                                                                                           ; Dual Purpose Pin          ;
; 196      ; DIFFIO_T38n, PADD3                       ; Use as regular IO         ; RAM_A7                                                                                                           ; Dual Purpose Pin          ;
; 200      ; DIFFIO_T37p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO         ; PHY_RX[1]                                                                                                        ; Dual Purpose Pin          ;
; 201      ; DIFFIO_T36n, PADD5                       ; Use as regular IO         ; PHY_RX[2]                                                                                                        ; Dual Purpose Pin          ;
; 202      ; DIFFIO_T36p, PADD6                       ; Use as regular IO         ; PHY_RX[3]                                                                                                        ; Dual Purpose Pin          ;
; 218      ; DIFFIO_T20n, DATA2                       ; Use as regular IO         ; PHY_TX_EN                                                                                                        ; Dual Purpose Pin          ;
; 219      ; DIFFIO_T20p, DATA3                       ; Use as regular IO         ; PHY_TX[3]                                                                                                        ; Dual Purpose Pin          ;
; 221      ; DIFFIO_T19p, DATA4                       ; Use as regular IO         ; PHY_TX[2]                                                                                                        ; Dual Purpose Pin          ;
; 224      ; DIFFIO_T16n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO         ; PHY_TX[1]                                                                                                        ; Dual Purpose Pin          ;
; 226      ; DIFFIO_T11p, DATA5                       ; Use as regular IO         ; PHY_TX[0]                                                                                                        ; Dual Purpose Pin          ;
; 231      ; DIFFIO_T8p, DATA6                        ; Use as regular IO         ; NCONFIG                                                                                                          ; Dual Purpose Pin          ;
; 232      ; DIFFIO_T7n, DATA7                        ; Use as regular IO         ; SI                                                                                                               ; Dual Purpose Pin          ;
; 236      ; DIFFIO_T3p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO         ; SCK                                                                                                              ; Dual Purpose Pin          ;
+----------+------------------------------------------+---------------------------+------------------------------------------------------------------------------------------------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 12 ( 33 % )  ; 2.5V          ; --           ;
; 2        ; 5 / 17 ( 29 % )  ; 2.5V          ; --           ;
; 3        ; 5 / 16 ( 31 % )  ; 2.5V          ; --           ;
; 4        ; 3 / 18 ( 17 % )  ; 2.5V          ; --           ;
; 5        ; 1 / 17 ( 6 % )   ; 2.5V          ; --           ;
; 6        ; 7 / 13 ( 54 % )  ; 2.5V          ; --           ;
; 7        ; 11 / 18 ( 61 % ) ; 2.5V          ; --           ;
; 8        ; 15 / 18 ( 83 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                                                                               ;
+----------+------------+----------+------------------------------------------------------------------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                                                                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------------------------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA3                                                                                                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                                                                                                            ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 7        ;            ; 1        ; VCCIO1                                                                                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 8        ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 9        ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 10       ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 17         ; 1        ; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SDO   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 14       ; 21         ; 1        ; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SCE   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 15       ;            ; 1        ; VCCIO1                                                                                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 16       ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 41         ; 1        ; ^nSTATUS                                                                                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 19       ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 20       ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 22       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 23       ; 58         ; 1        ; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DCLK  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 24       ; 59         ; 1        ; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DATA0 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 60         ; 1        ; ^nCONFIG                                                                                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 61         ; 1        ; #TDI                                                                                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 62         ; 1        ; #TCK                                                                                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 63         ; 1        ; #TMS                                                                                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 29       ; 64         ; 1        ; #TDO                                                                                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 30       ; 65         ; 1        ; ^nCE                                                                                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 66         ; 1        ; GND+                                                                                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 67         ; 1        ; GND+                                                                                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 33       ; 68         ; 2        ; MODE1                                                                                                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 69         ; 2        ; GND+                                                                                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 35       ;            ; 2        ; VCCIO2                                                                                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 38       ; 75         ; 2        ; ATLAS_A27                                                                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 39       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 40       ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 41       ; 83         ; 2        ; ATLAS_A25                                                                                                        ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 43       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 44       ; 88         ; 2        ; ATLAS_A24                                                                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 45       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 46       ; 103        ; 2        ; ATLAS_A23                                                                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 47       ;            ; 2        ; VCCIO2                                                                                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 50       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 51       ; 129        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 52       ; 130        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 53       ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 134        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 56       ; 135        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 57       ; 136        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 58       ;            ; --       ; VCCA1                                                                                                            ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 59       ;            ;          ; GNDA1                                                                                                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; VCCD_PLL1                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 61       ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 63       ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 64       ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ; 3        ; VCCIO3                                                                                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 67       ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 68       ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 155        ; 3        ; ATLAS_A17                                                                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 72       ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 73       ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 74       ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 75       ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 76       ; 178        ; 3        ; ATLAS_A16                                                                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                                                                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 78       ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 79       ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 182        ; 3        ; ATLAS_A15                                                                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 81       ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 82       ; 184        ; 3        ; ATLAS_A14                                                                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 83       ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 84       ; 191        ; 3        ; ATLAS_A13                                                                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 86       ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 87       ; 202        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 88       ; 203        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 89       ; 204        ; 3        ; GND+                                                                                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 205        ; 3        ; GND+                                                                                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 91       ; 206        ; 4        ; GND+                                                                                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 92       ; 207        ; 4        ; CONFIG                                                                                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 93       ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 94       ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 95       ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 96       ;            ; 4        ; VCCIO4                                                                                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 99       ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 100      ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 101      ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 102      ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 104      ;            ; 4        ; VCCIO4                                                                                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 105      ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 107      ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 108      ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 110      ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 252        ; 4        ; ATLAS_C6                                                                                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 258        ; 4        ; ATLAS_C5                                                                                                         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 118      ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 119      ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 120      ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 121      ;            ;          ; VCCD_PLL4                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 122      ;            ;          ; GNDA4                                                                                                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 123      ;            ; --       ; VCCA4                                                                                                            ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 124      ;            ; 5        ; VCCIO5                                                                                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 125      ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 127      ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 128      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 129      ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 130      ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 132      ; 284        ; 5        ; HEART_BEAT                                                                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 134      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 135      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 136      ;            ; 5        ; VCCIO5                                                                                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 137      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 138      ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 140      ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 141      ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 142      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 143      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 144      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 145      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 146      ; 337        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 147      ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 148      ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 149      ; 342        ; 5        ; GND+                                                                                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 150      ; 343        ; 5        ; GND+                                                                                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 151      ; 344        ; 6        ; GND+                                                                                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 152      ; 345        ; 6        ; PHY_CLK125                                                                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 153      ; 346        ; 6        ; ^CONF_DONE                                                                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ; 6        ; VCCIO6                                                                                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 347        ; 6        ; ^MSEL0                                                                                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ; 348        ; 6        ; ^MSEL1                                                                                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 349        ; 6        ; ^MSEL2                                                                                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 350        ; 6        ; ^MSEL3                                                                                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 160      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 161      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 162      ; 360        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                                                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 163      ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 164      ; 361        ; 6        ; RAM_A13                                                                                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 165      ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 166      ; 362        ; 6        ; RAM_A12                                                                                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 167      ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 168      ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 169      ; 374        ; 6        ; RAM_A11                                                                                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 170      ;            ; 6        ; VCCIO6                                                                                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 171      ; 387        ; 6        ; RAM_A10                                                                                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 172      ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 173      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 174      ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 175      ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 176      ; 405        ; 6        ; PHY_RESET_N                                                                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 177      ; 407        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 178      ;            ; --       ; VCCA2                                                                                                            ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 179      ;            ;          ; GNDA2                                                                                                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 180      ;            ;          ; VCCD_PLL2                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 181      ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 182      ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 183      ; 423        ; 7        ; PHY_MDIO                                                                                                         ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 184      ; 426        ; 7        ; PHY_MDC                                                                                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 185      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 186      ; 431        ; 7        ; NODE_ADDR_CS                                                                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 187      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 188      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 189      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 190      ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 192      ;            ; 7        ; VCCIO7                                                                                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 193      ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 194      ; 447        ; 7        ; RAM_A5                                                                                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 195      ; 450        ; 7        ; RAM_A6                                                                                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 196      ; 453        ; 7        ; RAM_A7                                                                                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 197      ; 454        ; 7        ; PHY_RX[0]                                                                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 199      ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 200      ; 457        ; 7        ; PHY_RX[1]                                                                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 458        ; 7        ; PHY_RX[2]                                                                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ; 459        ; 7        ; PHY_RX[3]                                                                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 203      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 204      ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ;            ; 7        ; VCCIO7                                                                                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 207      ; 474        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 208      ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 209      ; 479        ; 7        ; GND+                                                                                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 210      ; 480        ; 7        ; PHY_RX_CLOCK                                                                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 211      ; 481        ; 8        ; GND+                                                                                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 212      ; 482        ; 8        ; GND+                                                                                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 213      ;            ; 8        ; VCCIO8                                                                                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 214      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 215      ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 216      ; 491        ; 8        ; RAM_A4                                                                                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 217      ; 492        ; 8        ; RAM_A3                                                                                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 218      ; 497        ; 8        ; PHY_TX_EN                                                                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 219      ; 498        ; 8        ; PHY_TX[3]                                                                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 220      ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 221      ; 500        ; 8        ; PHY_TX[2]                                                                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 222      ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 223      ; 506        ; 8        ; RAM_A2                                                                                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 224      ; 507        ; 8        ; PHY_TX[1]                                                                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 225      ;            ; 8        ; VCCIO8                                                                                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 226      ; 518        ; 8        ; PHY_TX[0]                                                                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 227      ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 228      ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 229      ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 230      ; 523        ; 8        ; RAM_A1                                                                                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 231      ; 525        ; 8        ; NCONFIG                                                                                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 232      ; 526        ; 8        ; SI                                                                                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 233      ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 234      ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 235      ; 536        ; 8        ; RAM_A0                                                                                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 236      ; 539        ; 8        ; SCK                                                                                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 237      ;            ;          ; VCCINT                                                                                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 238      ;            ;          ; GND                                                                                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 239      ; 545        ; 8        ; PHY_DV                                                                                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 240      ; 546        ; 8        ; PHY_TX_CLOCK                                                                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------------------------------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                       ;
+-------------------------------+-----------------------------------------------------------------------------------+
; Name                          ; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|pll1 ;
+-------------------------------+-----------------------------------------------------------------------------------+
; SDC pin name                  ; PLL_inst|altpll_component|auto_generated|pll1                                     ;
; PLL mode                      ; No compensation                                                                   ;
; Compensate clock              ; --                                                                                ;
; Compensated input/output pins ; --                                                                                ;
; Switchover type               ; --                                                                                ;
; Input frequency 0             ; 125.0 MHz                                                                         ;
; Input frequency 1             ; --                                                                                ;
; Nominal PFD frequency         ; 125.0 MHz                                                                         ;
; Nominal VCO frequency         ; 625.0 MHz                                                                         ;
; VCO post scale                ; 2                                                                                 ;
; VCO frequency control         ; Auto                                                                              ;
; VCO phase shift step          ; 200 ps                                                                            ;
; VCO multiply                  ; --                                                                                ;
; VCO divide                    ; --                                                                                ;
; Freq min lock                 ; 60.01 MHz                                                                         ;
; Freq max lock                 ; 130.04 MHz                                                                        ;
; M VCO Tap                     ; 0                                                                                 ;
; M Initial                     ; 1                                                                                 ;
; M value                       ; 5                                                                                 ;
; N value                       ; 1                                                                                 ;
; Charge pump current           ; setting 1                                                                         ;
; Loop filter resistance        ; setting 28                                                                        ;
; Loop filter capacitance       ; setting 0                                                                         ;
; Bandwidth                     ; 1.19 MHz to 1.7 MHz                                                               ;
; Real time reconfigurable      ; Off                                                                               ;
; Scan chain MIF file           ; --                                                                                ;
; Preserve PLL counter order    ; Off                                                                               ;
; PLL location                  ; PLL_2                                                                             ;
; Inclk0 signal                 ; PHY_CLK125                                                                        ;
; Inclk1 signal                 ; --                                                                                ;
; Inclk0 signal type            ; Dedicated Pin                                                                     ;
; Inclk1 signal type            ; --                                                                                ;
+-------------------------------+-----------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+-----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+
; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 5   ; 25.0 MHz         ; 0 (0 ps)    ; 1.80 (200 ps)    ; 50/50      ; C0      ; 25            ; 13/12 Odd    ; --            ; 1       ; 0       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 1    ; 10  ; 12.5 MHz         ; 0 (0 ps)    ; 0.90 (200 ps)    ; 50/50      ; C2      ; 50            ; 25/25 Even   ; --            ; 1       ; 0       ; PLL_inst|altpll_component|auto_generated|pll1|clk[2] ;
; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[3] ; clock3       ; 1    ; 50  ; 2.5 MHz          ; 0 (0 ps)    ; 0.18 (200 ps)    ; 50/50      ; C1      ; 250           ; 125/125 Even ; --            ; 1       ; 0       ; PLL_inst|altpll_component|auto_generated|pll1|clk[3] ;
+-----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                   ; Library Name ;
+-------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Bootloader                                                             ; 2731 (1430) ; 1697 (774)                ; 0 (0)         ; 20608       ; 4    ; 0            ; 0       ; 0         ; 50   ; 0            ; 1034 (656)   ; 408 (213)         ; 1289 (563)       ; |Bootloader                                                                                                                                                                                           ; work         ;
;    |ASMI:ASMI_inst|                                                     ; 185 (0)     ; 133 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 4    ; 0            ; 52 (0)       ; 7 (0)             ; 126 (0)          ; |Bootloader|ASMI:ASMI_inst                                                                                                                                                                            ;              ;
;       |ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component| ; 185 (112)   ; 133 (72)                  ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 4    ; 0            ; 52 (40)      ; 7 (7)             ; 126 (62)         ; |Bootloader|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component                                                                                                            ;              ;
;          |a_graycounter:addbyte_cntr|                                   ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |Bootloader|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:addbyte_cntr                                                                                 ;              ;
;             |a_graycounter_cfg:auto_generated|                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Bootloader|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:addbyte_cntr|a_graycounter_cfg:auto_generated                                                ;              ;
;          |a_graycounter:gen_cntr|                                       ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |Bootloader|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:gen_cntr                                                                                     ;              ;
;             |a_graycounter_cfg:auto_generated|                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Bootloader|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:gen_cntr|a_graycounter_cfg:auto_generated                                                    ;              ;
;          |a_graycounter:stage_cntr|                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |Bootloader|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:stage_cntr                                                                                   ;              ;
;             |a_graycounter_bfg:auto_generated|                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |Bootloader|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:stage_cntr|a_graycounter_bfg:auto_generated                                                  ;              ;
;          |a_graycounter:wrstage_cntr|                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |Bootloader|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:wrstage_cntr                                                                                 ;              ;
;             |a_graycounter_bfg:auto_generated|                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |Bootloader|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:wrstage_cntr|a_graycounter_bfg:auto_generated                                                ;              ;
;          |lpm_compare:cmpr4|                                            ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Bootloader|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|lpm_compare:cmpr4                                                                                          ;              ;
;             |cmpr_und:auto_generated|                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Bootloader|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|lpm_compare:cmpr4|cmpr_und:auto_generated                                                                  ;              ;
;          |lpm_compare:cmpr5|                                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |Bootloader|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|lpm_compare:cmpr5                                                                                          ;              ;
;             |cmpr_und:auto_generated|                                   ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |Bootloader|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|lpm_compare:cmpr5|cmpr_und:auto_generated                                                                  ;              ;
;          |lpm_counter:pgwr_data_cntr|                                   ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |Bootloader|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|lpm_counter:pgwr_data_cntr                                                                                 ;              ;
;             |cntr_kqi:auto_generated|                                   ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |Bootloader|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|lpm_counter:pgwr_data_cntr|cntr_kqi:auto_generated                                                         ;              ;
;          |lpm_counter:pgwr_read_cntr|                                   ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |Bootloader|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|lpm_counter:pgwr_read_cntr                                                                                 ;              ;
;             |cntr_kqi:auto_generated|                                   ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |Bootloader|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|lpm_counter:pgwr_read_cntr|cntr_kqi:auto_generated                                                         ;              ;
;          |scfifo:scfifo3|                                               ; 37 (0)      ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 30 (0)           ; |Bootloader|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3                                                                                             ;              ;
;             |scfifo_6ul:auto_generated|                                 ; 37 (0)      ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 30 (0)           ; |Bootloader|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated                                                                   ;              ;
;                |a_dpfifo_1as:dpfifo|                                    ; 37 (0)      ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 30 (0)           ; |Bootloader|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo                                               ;              ;
;                   |a_fefifo_48e:fifo_state|                             ; 19 (10)     ; 11 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 12 (3)           ; |Bootloader|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|a_fefifo_48e:fifo_state                       ;              ;
;                      |cntr_7n7:count_usedw|                             ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |Bootloader|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|a_fefifo_48e:fifo_state|cntr_7n7:count_usedw  ;              ;
;                   |cntr_rmb:rd_ptr_count|                               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |Bootloader|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|cntr_rmb:rd_ptr_count                         ;              ;
;                   |cntr_rmb:wr_ptr|                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |Bootloader|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|cntr_rmb:wr_ptr                               ;              ;
;                   |dpram_flt:FIFOram|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Bootloader|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|dpram_flt:FIFOram                             ;              ;
;                      |altsyncram_jvj1:altsyncram1|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Bootloader|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|dpram_flt:FIFOram|altsyncram_jvj1:altsyncram1 ;              ;
;    |CRC32:CRC32_inst|                                                   ; 43 (43)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 32 (32)          ; |Bootloader|CRC32:CRC32_inst                                                                                                                                                                          ;              ;
;    |EEPROM:EEPROM_inst|                                                 ; 227 (227)   ; 167 (167)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 48 (48)           ; 120 (120)        ; |Bootloader|EEPROM:EEPROM_inst                                                                                                                                                                        ;              ;
;    |Led_control:Control_LED0|                                           ; 34 (34)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 25 (25)          ; |Bootloader|Led_control:Control_LED0                                                                                                                                                                  ;              ;
;    |Led_flash:Flash_LED0|                                               ; 33 (33)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |Bootloader|Led_flash:Flash_LED0                                                                                                                                                                      ;              ;
;    |Led_flash:Flash_LED1|                                               ; 33 (33)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |Bootloader|Led_flash:Flash_LED1                                                                                                                                                                      ;              ;
;    |Led_flash:Flash_LED2|                                               ; 33 (33)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |Bootloader|Led_flash:Flash_LED2                                                                                                                                                                      ;              ;
;    |Led_flash:Flash_LED3|                                               ; 33 (33)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |Bootloader|Led_flash:Flash_LED3                                                                                                                                                                      ;              ;
;    |Led_flash:Flash_LED5|                                               ; 33 (33)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |Bootloader|Led_flash:Flash_LED5                                                                                                                                                                      ;              ;
;    |MDIO:MDIO_inst|                                                     ; 138 (138)   ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (76)      ; 7 (7)             ; 55 (55)          ; |Bootloader|MDIO:MDIO_inst                                                                                                                                                                            ;              ;
;    |PHY_fifo:PHY_fifo_inst|                                             ; 61 (0)      ; 53 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 29 (0)            ; 24 (0)           ; |Bootloader|PHY_fifo:PHY_fifo_inst                                                                                                                                                                    ;              ;
;       |dcfifo_mixed_widths:dcfifo_mixed_widths_component|               ; 61 (0)      ; 53 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 29 (0)            ; 24 (0)           ; |Bootloader|PHY_fifo:PHY_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                  ;              ;
;          |dcfifo_fah1:auto_generated|                                   ; 61 (19)     ; 53 (16)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (3)        ; 29 (13)           ; 24 (3)           ; |Bootloader|PHY_fifo:PHY_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fah1:auto_generated                                                                                       ;              ;
;             |a_graycounter_bic:wrptr_g1p|                               ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; |Bootloader|PHY_fifo:PHY_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fah1:auto_generated|a_graycounter_bic:wrptr_g1p                                                           ;              ;
;             |a_graycounter_g47:rdptr_g1p|                               ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 7 (7)            ; |Bootloader|PHY_fifo:PHY_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fah1:auto_generated|a_graycounter_g47:rdptr_g1p                                                           ;              ;
;             |alt_synch_pipe_ekd:rs_dgwp|                                ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 3 (0)            ; |Bootloader|PHY_fifo:PHY_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fah1:auto_generated|alt_synch_pipe_ekd:rs_dgwp                                                            ;              ;
;                |dffpipe_dd9:dffpipe12|                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 3 (3)            ; |Bootloader|PHY_fifo:PHY_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fah1:auto_generated|alt_synch_pipe_ekd:rs_dgwp|dffpipe_dd9:dffpipe12                                      ;              ;
;             |alt_synch_pipe_fkd:ws_dgrp|                                ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 3 (0)            ; |Bootloader|PHY_fifo:PHY_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fah1:auto_generated|alt_synch_pipe_fkd:ws_dgrp                                                            ;              ;
;                |dffpipe_ed9:dffpipe15|                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 3 (3)            ; |Bootloader|PHY_fifo:PHY_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fah1:auto_generated|alt_synch_pipe_fkd:ws_dgrp|dffpipe_ed9:dffpipe15                                      ;              ;
;             |altsyncram_af31:fifo_ram|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Bootloader|PHY_fifo:PHY_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fah1:auto_generated|altsyncram_af31:fifo_ram                                                              ;              ;
;             |cmpr_256:rdempty_eq_comp|                                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |Bootloader|PHY_fifo:PHY_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fah1:auto_generated|cmpr_256:rdempty_eq_comp                                                              ;              ;
;             |cmpr_256:wrfull_eq_comp|                                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |Bootloader|PHY_fifo:PHY_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fah1:auto_generated|cmpr_256:wrfull_eq_comp                                                               ;              ;
;             |cntr_s2e:cntr_b|                                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Bootloader|PHY_fifo:PHY_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fah1:auto_generated|cntr_s2e:cntr_b                                                                       ;              ;
;    |PLL_clocks:PLL_inst|                                                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Bootloader|PLL_clocks:PLL_inst                                                                                                                                                                       ;              ;
;       |altpll:altpll_component|                                         ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Bootloader|PLL_clocks:PLL_inst|altpll:altpll_component                                                                                                                                               ;              ;
;          |PLL_clocks_altpll:auto_generated|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Bootloader|PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated                                                                                                              ;              ;
;    |Reconfigure:Recon_inst|                                             ; 161 (55)    ; 93 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (32)      ; 1 (0)             ; 92 (23)          ; |Bootloader|Reconfigure:Recon_inst                                                                                                                                                                    ;              ;
;       |Remote:Remoteinst|                                               ; 106 (0)     ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 1 (0)             ; 69 (0)           ; |Bootloader|Reconfigure:Recon_inst|Remote:Remoteinst                                                                                                                                                  ;              ;
;          |Remote_rmtupdt_svm:Remote_rmtupdt_svm_component|              ; 106 (94)    ; 70 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (35)      ; 1 (1)             ; 69 (57)          ; |Bootloader|Reconfigure:Recon_inst|Remote:Remoteinst|Remote_rmtupdt_svm:Remote_rmtupdt_svm_component                                                                                                  ;              ;
;             |lpm_counter:cntr5|                                         ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |Bootloader|Reconfigure:Recon_inst|Remote:Remoteinst|Remote_rmtupdt_svm:Remote_rmtupdt_svm_component|lpm_counter:cntr5                                                                                ;              ;
;                |cntr_eri:auto_generated|                                ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |Bootloader|Reconfigure:Recon_inst|Remote:Remoteinst|Remote_rmtupdt_svm:Remote_rmtupdt_svm_component|lpm_counter:cntr5|cntr_eri:auto_generated                                                        ;              ;
;             |lpm_counter:cntr6|                                         ; 6 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 5 (0)            ; |Bootloader|Reconfigure:Recon_inst|Remote:Remoteinst|Remote_rmtupdt_svm:Remote_rmtupdt_svm_component|lpm_counter:cntr6                                                                                ;              ;
;                |cntr_dri:auto_generated|                                ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |Bootloader|Reconfigure:Recon_inst|Remote:Remoteinst|Remote_rmtupdt_svm:Remote_rmtupdt_svm_component|lpm_counter:cntr6|cntr_dri:auto_generated                                                        ;              ;
;    |Rx_fifo:Rx_fifo_JTAG_inst|                                          ; 145 (0)     ; 116 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 53 (0)            ; 63 (0)           ; |Bootloader|Rx_fifo:Rx_fifo_JTAG_inst                                                                                                                                                                 ;              ;
;       |dcfifo:dcfifo_component|                                         ; 145 (0)     ; 116 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 53 (0)            ; 63 (0)           ; |Bootloader|Rx_fifo:Rx_fifo_JTAG_inst|dcfifo:dcfifo_component                                                                                                                                         ;              ;
;          |dcfifo_0pj1:auto_generated|                                   ; 145 (35)    ; 116 (22)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (13)      ; 53 (21)           ; 63 (1)           ; |Bootloader|Rx_fifo:Rx_fifo_JTAG_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated                                                                                                              ;              ;
;             |a_gray2bin_ugb:rdptr_g_gray2bin|                           ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Bootloader|Rx_fifo:Rx_fifo_JTAG_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin                                                                              ;              ;
;             |a_gray2bin_ugb:rs_dgwp_gray2bin|                           ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Bootloader|Rx_fifo:Rx_fifo_JTAG_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin                                                                              ;              ;
;             |a_graycounter_ojc:wrptr_gp|                                ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |Bootloader|Rx_fifo:Rx_fifo_JTAG_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|a_graycounter_ojc:wrptr_gp                                                                                   ;              ;
;             |a_graycounter_t57:rdptr_g1p|                               ; 23 (23)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 15 (15)          ; |Bootloader|Rx_fifo:Rx_fifo_JTAG_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|a_graycounter_t57:rdptr_g1p                                                                                  ;              ;
;             |alt_synch_pipe_rld:rs_dgwp|                                ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 6 (0)            ; |Bootloader|Rx_fifo:Rx_fifo_JTAG_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|alt_synch_pipe_rld:rs_dgwp                                                                                   ;              ;
;                |dffpipe_qe9:dffpipe16|                                  ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 6 (6)            ; |Bootloader|Rx_fifo:Rx_fifo_JTAG_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|alt_synch_pipe_rld:rs_dgwp|dffpipe_qe9:dffpipe16                                                             ;              ;
;             |alt_synch_pipe_sld:ws_dgrp|                                ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 6 (0)            ; |Bootloader|Rx_fifo:Rx_fifo_JTAG_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|alt_synch_pipe_sld:ws_dgrp                                                                                   ;              ;
;                |dffpipe_re9:dffpipe19|                                  ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 6 (6)            ; |Bootloader|Rx_fifo:Rx_fifo_JTAG_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe19                                                             ;              ;
;             |altsyncram_7i31:fifo_ram|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Bootloader|Rx_fifo:Rx_fifo_JTAG_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|altsyncram_7i31:fifo_ram                                                                                     ;              ;
;             |cmpr_f66:rdempty_eq_comp|                                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |Bootloader|Rx_fifo:Rx_fifo_JTAG_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|cmpr_f66:rdempty_eq_comp                                                                                     ;              ;
;             |cmpr_f66:wrfull_eq_comp|                                   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |Bootloader|Rx_fifo:Rx_fifo_JTAG_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|cmpr_f66:wrfull_eq_comp                                                                                      ;              ;
;             |dffpipe_pe9:rs_brp|                                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Bootloader|Rx_fifo:Rx_fifo_JTAG_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|dffpipe_pe9:rs_brp                                                                                           ;              ;
;             |dffpipe_pe9:rs_bwp|                                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Bootloader|Rx_fifo:Rx_fifo_JTAG_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|dffpipe_pe9:rs_bwp                                                                                           ;              ;
;    |Rx_fifo:Rx_fifo_inst|                                               ; 142 (0)     ; 116 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 50 (0)            ; 66 (0)           ; |Bootloader|Rx_fifo:Rx_fifo_inst                                                                                                                                                                      ;              ;
;       |dcfifo:dcfifo_component|                                         ; 142 (0)     ; 116 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 50 (0)            ; 66 (0)           ; |Bootloader|Rx_fifo:Rx_fifo_inst|dcfifo:dcfifo_component                                                                                                                                              ;              ;
;          |dcfifo_0pj1:auto_generated|                                   ; 142 (36)    ; 116 (22)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (11)      ; 50 (15)           ; 66 (4)           ; |Bootloader|Rx_fifo:Rx_fifo_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated                                                                                                                   ;              ;
;             |a_gray2bin_ugb:rdptr_g_gray2bin|                           ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Bootloader|Rx_fifo:Rx_fifo_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin                                                                                   ;              ;
;             |a_gray2bin_ugb:rs_dgwp_gray2bin|                           ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Bootloader|Rx_fifo:Rx_fifo_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin                                                                                   ;              ;
;             |a_graycounter_ojc:wrptr_gp|                                ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |Bootloader|Rx_fifo:Rx_fifo_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|a_graycounter_ojc:wrptr_gp                                                                                        ;              ;
;             |a_graycounter_t57:rdptr_g1p|                               ; 22 (22)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 15 (15)          ; |Bootloader|Rx_fifo:Rx_fifo_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|a_graycounter_t57:rdptr_g1p                                                                                       ;              ;
;             |alt_synch_pipe_rld:rs_dgwp|                                ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 3 (0)            ; |Bootloader|Rx_fifo:Rx_fifo_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|alt_synch_pipe_rld:rs_dgwp                                                                                        ;              ;
;                |dffpipe_qe9:dffpipe16|                                  ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 3 (3)            ; |Bootloader|Rx_fifo:Rx_fifo_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|alt_synch_pipe_rld:rs_dgwp|dffpipe_qe9:dffpipe16                                                                  ;              ;
;             |alt_synch_pipe_sld:ws_dgrp|                                ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 6 (0)            ; |Bootloader|Rx_fifo:Rx_fifo_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|alt_synch_pipe_sld:ws_dgrp                                                                                        ;              ;
;                |dffpipe_re9:dffpipe19|                                  ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 6 (6)            ; |Bootloader|Rx_fifo:Rx_fifo_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe19                                                                  ;              ;
;             |altsyncram_7i31:fifo_ram|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Bootloader|Rx_fifo:Rx_fifo_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|altsyncram_7i31:fifo_ram                                                                                          ;              ;
;             |cmpr_f66:rdempty_eq_comp|                                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |Bootloader|Rx_fifo:Rx_fifo_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|cmpr_f66:rdempty_eq_comp                                                                                          ;              ;
;             |cmpr_f66:wrfull_eq_comp|                                   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |Bootloader|Rx_fifo:Rx_fifo_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|cmpr_f66:wrfull_eq_comp                                                                                           ;              ;
;             |dffpipe_pe9:rs_brp|                                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Bootloader|Rx_fifo:Rx_fifo_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|dffpipe_pe9:rs_brp                                                                                                ;              ;
;             |dffpipe_pe9:rs_bwp|                                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Bootloader|Rx_fifo:Rx_fifo_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|dffpipe_pe9:rs_bwp                                                                                                ;              ;
+-------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                                                                                                             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------------------------------------------------------------------------------------------------------------+----------+---------------+---------------+-----------------------+-----+------+
; ATLAS_A13                                                                                                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ATLAS_A14                                                                                                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ATLAS_A15                                                                                                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ATLAS_A16                                                                                                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ATLAS_A17                                                                                                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A0                                                                                                           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A1                                                                                                           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A2                                                                                                           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A3                                                                                                           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A4                                                                                                           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A5                                                                                                           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A6                                                                                                           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A7                                                                                                           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A10                                                                                                          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A11                                                                                                          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A12                                                                                                          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A13                                                                                                          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEART_BEAT                                                                                                       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PHY_TX[0]                                                                                                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PHY_TX[1]                                                                                                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PHY_TX[2]                                                                                                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PHY_TX[3]                                                                                                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PHY_TX_CLOCK                                                                                                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PHY_TX_EN                                                                                                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; NCONFIG                                                                                                          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PHY_MDC                                                                                                          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PHY_RESET_N                                                                                                      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SCK                                                                                                              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SI                                                                                                               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; NODE_ADDR_CS                                                                                                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ATLAS_A23                                                                                                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ATLAS_A24                                                                                                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ATLAS_A27                                                                                                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ATLAS_C6                                                                                                         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DCLK  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SCE   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SDO   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PHY_MDIO                                                                                                         ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; PHY_DV                                                                                                           ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; PHY_CLK125                                                                                                       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ATLAS_C5                                                                                                         ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; MODE1                                                                                                            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; PHY_RX_CLOCK                                                                                                     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; PHY_RX[0]                                                                                                        ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; PHY_RX[1]                                                                                                        ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; PHY_RX[2]                                                                                                        ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; PHY_RX[3]                                                                                                        ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DATA0 ; Input    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; ATLAS_A25                                                                                                        ; Input    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; CONFIG                                                                                                           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+------------------------------------------------------------------------------------------------------------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                               ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; PHY_MDIO                                                                                                                                          ;                   ;         ;
;      - MDIO:MDIO_inst|temp_reg_data[0]~feeder                                                                                                     ; 0                 ; 6       ;
; PHY_DV                                                                                                                                            ;                   ;         ;
;      - Led_flash:Flash_LED0|LED                                                                                                                   ; 0                 ; 6       ;
;      - Led_flash:Flash_LED0|counter[0]                                                                                                            ; 0                 ; 6       ;
;      - Led_flash:Flash_LED0|counter[1]                                                                                                            ; 0                 ; 6       ;
;      - Led_flash:Flash_LED0|counter[2]                                                                                                            ; 0                 ; 6       ;
;      - Led_flash:Flash_LED0|counter[3]                                                                                                            ; 0                 ; 6       ;
;      - Led_flash:Flash_LED0|counter[4]                                                                                                            ; 0                 ; 6       ;
;      - Led_flash:Flash_LED0|counter[5]                                                                                                            ; 0                 ; 6       ;
;      - Led_flash:Flash_LED0|counter[6]                                                                                                            ; 0                 ; 6       ;
;      - Led_flash:Flash_LED0|counter[7]                                                                                                            ; 0                 ; 6       ;
;      - Led_flash:Flash_LED0|counter[8]                                                                                                            ; 0                 ; 6       ;
;      - Led_flash:Flash_LED0|counter[9]                                                                                                            ; 0                 ; 6       ;
;      - Led_flash:Flash_LED0|counter[10]                                                                                                           ; 0                 ; 6       ;
;      - Led_flash:Flash_LED0|counter[11]                                                                                                           ; 0                 ; 6       ;
;      - Led_flash:Flash_LED0|counter[12]                                                                                                           ; 0                 ; 6       ;
;      - Led_flash:Flash_LED0|counter[13]                                                                                                           ; 0                 ; 6       ;
;      - Led_flash:Flash_LED0|counter[14]                                                                                                           ; 0                 ; 6       ;
;      - Led_flash:Flash_LED0|counter[15]                                                                                                           ; 0                 ; 6       ;
;      - Led_flash:Flash_LED0|counter[16]                                                                                                           ; 0                 ; 6       ;
;      - Led_flash:Flash_LED0|counter[17]                                                                                                           ; 0                 ; 6       ;
;      - Led_flash:Flash_LED0|counter[18]                                                                                                           ; 0                 ; 6       ;
;      - Led_flash:Flash_LED0|counter[19]                                                                                                           ; 0                 ; 6       ;
;      - Led_flash:Flash_LED0|counter[20]                                                                                                           ; 0                 ; 6       ;
;      - Led_flash:Flash_LED0|counter[21]                                                                                                           ; 0                 ; 6       ;
;      - Led_flash:Flash_LED0|counter[22]                                                                                                           ; 0                 ; 6       ;
;      - Led_flash:Flash_LED0|counter[23]                                                                                                           ; 0                 ; 6       ;
;      - PHY_fifo:PHY_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fah1:auto_generated|valid_wrreq~0                          ; 0                 ; 6       ;
;      - ATLAS_A13~output                                                                                                                           ; 0                 ; 6       ;
; PHY_CLK125                                                                                                                                        ;                   ;         ;
; ATLAS_C5                                                                                                                                          ;                   ;         ;
;      - Selector143~25                                                                                                                             ; 0                 ; 6       ;
;      - Selector94~5                                                                                                                               ; 0                 ; 6       ;
;      - Selector93~27                                                                                                                              ; 0                 ; 6       ;
;      - erase_confirm~4                                                                                                                            ; 0                 ; 6       ;
; MODE1                                                                                                                                             ;                   ;         ;
; PHY_RX_CLOCK                                                                                                                                      ;                   ;         ;
; PHY_RX[0]                                                                                                                                         ;                   ;         ;
;      - PHY_fifo:PHY_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fah1:auto_generated|altsyncram_af31:fifo_ram|ram_block11a0 ; 1                 ; 6       ;
; PHY_RX[1]                                                                                                                                         ;                   ;         ;
;      - PHY_fifo:PHY_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fah1:auto_generated|altsyncram_af31:fifo_ram|ram_block11a0 ; 0                 ; 6       ;
; PHY_RX[2]                                                                                                                                         ;                   ;         ;
;      - PHY_fifo:PHY_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fah1:auto_generated|altsyncram_af31:fifo_ram|ram_block11a0 ; 0                 ; 6       ;
; PHY_RX[3]                                                                                                                                         ;                   ;         ;
;      - PHY_fifo:PHY_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fah1:auto_generated|altsyncram_af31:fifo_ram|ram_block11a0 ; 0                 ; 6       ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DATA0                                  ;                   ;         ;
;      - ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|read_dout_reg[0]~feeder                                     ; 0                 ; 6       ;
; ATLAS_A25                                                                                                                                         ;                   ;         ;
;      - IDCODES[31]                                                                                                                                ; 0                 ; 6       ;
; CONFIG                                                                                                                                            ;                   ;         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                             ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|clr_addmsb_reg                                                                                    ; FF_X38_Y19_N17     ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|clr_rstat_reg                                                                                     ; FF_X39_Y19_N25     ; 5       ; Async. clear               ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|clr_rstat_reg2                                                                                    ; FF_X37_Y19_N11     ; 4       ; Async. clear               ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|clr_write_reg2                                                                                    ; FF_X38_Y19_N29     ; 65      ; Async. clear               ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|comb~1                                                                                            ; LCCOMB_X38_Y19_N22 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|comb~10                                                                                           ; LCCOMB_X30_Y28_N18 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|comb~11                                                                                           ; LCCOMB_X38_Y18_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|comb~7                                                                                            ; LCCOMB_X38_Y18_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|comb~9                                                                                            ; LCCOMB_X39_Y19_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|end1_cyc_reg                                                                                      ; FF_X39_Y18_N5      ; 4       ; Async. clear               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|end_op_reg                                                                                        ; FF_X39_Y18_N19     ; 4       ; Async. clear               ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|read_buf~2                                                                                        ; LCCOMB_X41_Y18_N6  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|a_fefifo_48e:fifo_state|_~0          ; LCCOMB_X30_Y28_N8  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|a_fefifo_48e:fifo_state|valid_rreq~0 ; LCCOMB_X30_Y28_N2  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|a_fefifo_48e:fifo_state|valid_wreq~0 ; LCCOMB_X30_Y28_N20 ; 19      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|wire_addr_reg_ena[0]                                                                              ; LCCOMB_X38_Y19_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|wire_asmi_opcode_reg_ena[0]                                                                       ; LCCOMB_X39_Y18_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|wire_pgwrbuf_dataout_ena[0]                                                                       ; LCCOMB_X41_Y18_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|wire_read_dout_reg_ena~0                                                                          ; LCCOMB_X38_Y19_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|wire_statreg_int_ena[0]~1                                                                         ; LCCOMB_X39_Y19_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|wire_write_reg_ena                                                                                ; LCCOMB_X39_Y19_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Add18~3                                                                                                                                                                          ; LCCOMB_X33_Y22_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Add19~20                                                                                                                                                                         ; LCCOMB_X28_Y24_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Add20~11                                                                                                                                                                         ; LCCOMB_X28_Y24_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~4                                                                                                                                                                       ; LCCOMB_X39_Y28_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~5                                                                                                                                                                       ; LCCOMB_X34_Y29_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EEPROM:EEPROM_inst|EEPROM_read[12]~0                                                                                                                                             ; LCCOMB_X42_Y25_N4  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EEPROM:EEPROM_inst|EEPROM_write[46]~0                                                                                                                                            ; LCCOMB_X38_Y25_N18 ; 47      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EEPROM:EEPROM_inst|EEPROM_write_enable[3]~1                                                                                                                                      ; LCCOMB_X36_Y25_N26 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EEPROM:EEPROM_inst|IP_write_done                                                                                                                                                 ; FF_X36_Y25_N19     ; 29      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; EEPROM:EEPROM_inst|Selector89~2                                                                                                                                                  ; LCCOMB_X36_Y25_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EEPROM:EEPROM_inst|This_IP[25]~1                                                                                                                                                 ; LCCOMB_X34_Y25_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EEPROM:EEPROM_inst|This_MAC[40]~0                                                                                                                                                ; LCCOMB_X34_Y25_N28 ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EEPROM:EEPROM_inst|shift_count[4]~20                                                                                                                                             ; LCCOMB_X35_Y25_N28 ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; EEPROM:EEPROM_inst|shift_count[4]~22                                                                                                                                             ; LCCOMB_X35_Y25_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ID_count[3]~8                                                                                                                                                                    ; LCCOMB_X34_Y29_N10 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Led_control:Control_LED0|LED~10                                                                                                                                                  ; LCCOMB_X29_Y38_N2  ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|MDIO_inout~3                                                                                                                                                      ; LCCOMB_X30_Y35_N10 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|address[0]~0                                                                                                                                                      ; LCCOMB_X34_Y36_N22 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|loop_count[4]~17                                                                                                                                                  ; LCCOMB_X33_Y36_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|mask[6]~2                                                                                                                                                         ; LCCOMB_X30_Y36_N28 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|preamble2[3]~8                                                                                                                                                    ; LCCOMB_X28_Y35_N26 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|preamble[4]~11                                                                                                                                                    ; LCCOMB_X34_Y36_N20 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|read[0]                                                                                                                                                           ; FF_X27_Y35_N25     ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|read[2]                                                                                                                                                           ; FF_X28_Y35_N1      ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|read_count[3]~15                                                                                                                                                  ; LCCOMB_X28_Y35_N24 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|register_data[6]~0                                                                                                                                                ; LCCOMB_X28_Y35_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|temp_address[1]~1                                                                                                                                                 ; LCCOMB_X27_Y35_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|temp_reg_data[6]~0                                                                                                                                                ; LCCOMB_X28_Y35_N22 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|write[0]                                                                                                                                                          ; FF_X30_Y36_N23     ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|write[3]                                                                                                                                                          ; FF_X33_Y36_N1      ; 21      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; PHY_CLK125                                                                                                                                                                       ; PIN_152            ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; PHY_CLK125                                                                                                                                                                       ; PIN_152            ; 26      ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; PHY_DV                                                                                                                                                                           ; PIN_239            ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; PHY_RX_CLOCK                                                                                                                                                                     ; PIN_210            ; 31      ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; PHY_RX_CLOCK                                                                                                                                                                     ; PIN_210            ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; PHY_RX_CLOCK_2                                                                                                                                                                   ; FF_X34_Y42_N1      ; 425     ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; PHY_Rx_state.GET_TYPE                                                                                                                                                            ; FF_X37_Y24_N1      ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; PHY_data_count[3]~11                                                                                                                                                             ; LCCOMB_X35_Y26_N28 ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; PHY_fifo:PHY_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fah1:auto_generated|_~0                                                                          ; LCCOMB_X30_Y16_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PHY_fifo:PHY_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fah1:auto_generated|cmpr_256:rdempty_eq_comp|aneb_result_wire[0]~2                               ; LCCOMB_X32_Y16_N18 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PHY_fifo:PHY_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fah1:auto_generated|valid_wrreq~0                                                                ; LCCOMB_X30_Y16_N18 ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[1]                                                                                    ; PLL_2              ; 496     ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[2]                                                                                    ; PLL_2              ; 251     ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[3]                                                                                    ; PLL_2              ; 478     ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_locked                                                                                    ; PLL_2              ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; READ_ID                                                                                                                                                                          ; FF_X37_Y24_N9      ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Reconfigure:Recon_inst|ConfigState[0]                                                                                                                                            ; FF_X12_Y23_N25     ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Reconfigure:Recon_inst|ConfigState[4]                                                                                                                                            ; FF_X10_Y23_N19     ; 25      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Reconfigure:Recon_inst|Param[1]~5                                                                                                                                                ; LCCOMB_X11_Y23_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Reconfigure:Recon_inst|Remote:Remoteinst|Remote_rmtupdt_svm:Remote_rmtupdt_svm_component|bit_counter_clear                                                                       ; LCCOMB_X10_Y25_N26 ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Reconfigure:Recon_inst|Remote:Remoteinst|Remote_rmtupdt_svm:Remote_rmtupdt_svm_component|lpm_counter:cntr5|cntr_eri:auto_generated|_~0                                           ; LCCOMB_X10_Y25_N12 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Reconfigure:Recon_inst|Remote:Remoteinst|Remote_rmtupdt_svm:Remote_rmtupdt_svm_component|lpm_counter:cntr6|cntr_dri:auto_generated|_~4                                           ; LCCOMB_X10_Y25_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Reconfigure:Recon_inst|Remote:Remoteinst|Remote_rmtupdt_svm:Remote_rmtupdt_svm_component|rsource_load~0                                                                          ; LCCOMB_X10_Y23_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Reconfigure:Recon_inst|Remote:Remoteinst|Remote_rmtupdt_svm:Remote_rmtupdt_svm_component|rublock_clock                                                                           ; LCCOMB_X10_Y25_N10 ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Reconfigure:Recon_inst|Remote:Remoteinst|Remote_rmtupdt_svm:Remote_rmtupdt_svm_component|wire_dffe1a_ena[0]                                                                      ; LCCOMB_X10_Y23_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Reconfigure:Recon_inst|Remote:Remoteinst|Remote_rmtupdt_svm:Remote_rmtupdt_svm_component|wire_dffe7a_clrn~0                                                                      ; LCCOMB_X10_Y22_N24 ; 29      ; Async. clear               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; Reconfigure:Recon_inst|Remote:Remoteinst|Remote_rmtupdt_svm:Remote_rmtupdt_svm_component|wire_dffe7a_ena[0]                                                                      ; LCCOMB_X10_Y24_N14 ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Reconfigure:Recon_inst|ResetRU                                                                                                                                                   ; FF_X11_Y23_N5      ; 22      ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; Reconfigure:Recon_inst|Selector42~0                                                                                                                                              ; LCCOMB_X11_Y23_N26 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Reconfigure:Recon_inst|loop[4]~10                                                                                                                                                ; LCCOMB_X14_Y23_N30 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_enable                                                                                                                                                                        ; FF_X36_Y24_N11     ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Rx_fifo:Rx_fifo_JTAG_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|valid_rdreq~0                                                                                       ; LCCOMB_X37_Y30_N14 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_fifo:Rx_fifo_JTAG_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|valid_wrreq~0                                                                                       ; LCCOMB_X36_Y31_N6  ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Rx_fifo:Rx_fifo_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|valid_rdreq~0                                                                                            ; LCCOMB_X39_Y32_N2  ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_fifo:Rx_fifo_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|valid_wrreq~0                                                                                            ; LCCOMB_X38_Y32_N10 ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Selector127~18                                                                                                                                                                   ; LCCOMB_X32_Y28_N12 ; 41      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Selector16~1                                                                                                                                                                     ; LCCOMB_X29_Y34_N12 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Selector39~0                                                                                                                                                                     ; LCCOMB_X37_Y24_N18 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Selector55~0                                                                                                                                                                     ; LCCOMB_X37_Y26_N10 ; 54      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Selector67~2                                                                                                                                                                     ; LCCOMB_X37_Y26_N26 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TMS_data[7]~0                                                                                                                                                                    ; LCCOMB_X39_Y28_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TMS_data_bit[4]~16                                                                                                                                                               ; LCCOMB_X32_Y28_N6  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TMS_data_bit[4]~23                                                                                                                                                               ; LCCOMB_X37_Y27_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_data[0]~20                                                                                                                                                                    ; LCCOMB_X30_Y24_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; WideOr13~0                                                                                                                                                                       ; LCCOMB_X36_Y24_N6  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; address[20]~11                                                                                                                                                                   ; LCCOMB_X36_Y21_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bit_counter[0]~2                                                                                                                                                                 ; LCCOMB_X34_Y29_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bit_locate[1]~21                                                                                                                                                                 ; LCCOMB_X39_Y30_N6  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; block_number[20]~38                                                                                                                                                              ; LCCOMB_X37_Y28_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; byte_count[1]~11                                                                                                                                                                 ; LCCOMB_X36_Y21_N4  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; byte_count[1]~12                                                                                                                                                                 ; LCCOMB_X36_Y21_N14 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; byte_counter2[0]~11                                                                                                                                                              ; LCCOMB_X33_Y31_N10 ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; byte_counter2[0]~13                                                                                                                                                              ; LCCOMB_X33_Y31_N12 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; byte_counter[4]~85                                                                                                                                                               ; LCCOMB_X34_Y29_N12 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clock_toggle[4]~20                                                                                                                                                               ; LCCOMB_X38_Y28_N16 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; comb~0                                                                                                                                                                           ; LCCOMB_X36_Y27_N2  ; 171     ; Async. clear               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; data_count[4]~16                                                                                                                                                                 ; LCCOMB_X33_Y26_N18 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_match                                                                                                                                                                       ; FF_X35_Y24_N1      ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; data_state[0]                                                                                                                                                                    ; FF_X34_Y26_N1      ; 163     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; data_state[1]                                                                                                                                                                    ; FF_X34_Y27_N19     ; 106     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; data_state[5]                                                                                                                                                                    ; FF_X37_Y29_N17     ; 47      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; data_state[7]                                                                                                                                                                    ; FF_X37_Y29_N19     ; 54      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; data_state[7]~25                                                                                                                                                                 ; LCCOMB_X37_Y29_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; num_blocks[31]~4                                                                                                                                                                 ; LCCOMB_X37_Y26_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; one_count[1]~21                                                                                                                                                                  ; LCCOMB_X33_Y31_N28 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; prog_count[0]~13                                                                                                                                                                 ; LCCOMB_X33_Y31_N26 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; prog_count[0]~21                                                                                                                                                                 ; LCCOMB_X35_Y30_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rdaddress[3]~11                                                                                                                                                                  ; LCCOMB_X30_Y24_N10 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rdaddress[3]~32                                                                                                                                                                  ; LCCOMB_X30_Y24_N30 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                                                                            ; FF_X29_Y34_N27     ; 117     ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; reset                                                                                                                                                                            ; FF_X29_Y34_N27     ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; reset_CRC                                                                                                                                                                        ; FF_X33_Y26_N13     ; 32      ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; reset_count[6]~18                                                                                                                                                                ; LCCOMB_X29_Y34_N6  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; send_more~0                                                                                                                                                                      ; LCCOMB_X35_Y20_N0  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; shift_count[0]~5                                                                                                                                                                 ; LCCOMB_X37_Y26_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; shift_count[2]~7                                                                                                                                                                 ; LCCOMB_X37_Y26_N22 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; speed_1000T                                                                                                                                                                      ; FF_X28_Y36_N3      ; 29      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; start_up[2]                                                                                                                                                                      ; FF_X29_Y34_N1      ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; state[1]                                                                                                                                                                         ; FF_X35_Y24_N31     ; 28      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; state_Tx.RESET                                                                                                                                                                   ; FF_X33_Y24_N23     ; 36      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sync_TD[1]~2                                                                                                                                                                     ; LCCOMB_X30_Y24_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sync_Tx_CTL                                                                                                                                                                      ; FF_X33_Y26_N27     ; 30      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; temp_CRC32[13]~1                                                                                                                                                                 ; LCCOMB_X29_Y24_N22 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; temp_ID[27]~3                                                                                                                                                                    ; LCCOMB_X32_Y24_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; temp_IP[19]~0                                                                                                                                                                    ; LCCOMB_X32_Y24_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; temp_MAC[24]~1                                                                                                                                                                   ; LCCOMB_X32_Y24_N26 ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                        ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|clr_rstat_reg                ; FF_X39_Y19_N25     ; 5       ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|clr_rstat_reg2               ; FF_X37_Y19_N11     ; 4       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|clr_write_reg2               ; FF_X38_Y19_N29     ; 65      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|end1_cyc_reg                 ; FF_X39_Y18_N5      ; 4       ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|end_op_reg                   ; FF_X39_Y18_N19     ; 4       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; PHY_CLK125                                                                                                  ; PIN_152            ; 26      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; PHY_RX_CLOCK                                                                                                ; PIN_210            ; 31      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; PHY_RX_CLOCK_2                                                                                              ; FF_X34_Y42_N1      ; 425     ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[1]               ; PLL_2              ; 496     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[2]               ; PLL_2              ; 251     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[3]               ; PLL_2              ; 478     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; Reconfigure:Recon_inst|Remote:Remoteinst|Remote_rmtupdt_svm:Remote_rmtupdt_svm_component|wire_dffe7a_clrn~0 ; LCCOMB_X10_Y22_N24 ; 29      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; Reconfigure:Recon_inst|ResetRU                                                                              ; FF_X11_Y23_N5      ; 22      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; comb~0                                                                                                      ; LCCOMB_X36_Y27_N2  ; 171     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; reset                                                                                                       ; FF_X29_Y34_N27     ; 117     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; reset_CRC                                                                                                   ; FF_X33_Y26_N13     ; 32      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
+-------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                       ;
+-------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                        ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------+---------+
; data_state[0]                                                                                               ; 163     ;
; EEPROM:EEPROM_inst|EEPROM[0]                                                                                ; 123     ;
; data_state[1]                                                                                               ; 106     ;
; data_state[3]                                                                                               ; 92      ;
; data_state[2]                                                                                               ; 87      ;
; data_state[6]                                                                                               ; 78      ;
; state_Tx.SENDMAC                                                                                            ; 66      ;
; data_state[7]                                                                                               ; 54      ;
; Selector55~0                                                                                                ; 54      ;
; data_state[4]                                                                                               ; 49      ;
; EEPROM:EEPROM_inst|This_MAC[40]~0                                                                           ; 48      ;
; temp_MAC[24]~1                                                                                              ; 48      ;
; EEPROM:EEPROM_inst|EEPROM_write[46]~0                                                                       ; 47      ;
; state_Tx.SENDID                                                                                             ; 47      ;
; data_state[5]                                                                                               ; 47      ;
; state_Tx.SENDIP                                                                                             ; 44      ;
; Reconfigure:Recon_inst|Remote:Remoteinst|Remote_rmtupdt_svm:Remote_rmtupdt_svm_component|dffe8              ; 44      ;
; Selector127~18                                                                                              ; 41      ;
; rdaddress[1]                                                                                                ; 41      ;
; Reconfigure:Recon_inst|WriteParam                                                                           ; 40      ;
; rdaddress[4]                                                                                                ; 40      ;
; state[3]                                                                                                    ; 38      ;
; EEPROM:EEPROM_inst|EEPROM[1]                                                                                ; 37      ;
; state_Tx.RESET                                                                                              ; 36      ;
; shift_count[2]~7                                                                                            ; 33      ;
; Selector67~2                                                                                                ; 33      ;
; byte_counter[4]~85                                                                                          ; 33      ;
; MDIO:MDIO_inst|write[0]                                                                                     ; 33      ;
; temp_ID[27]~3                                                                                               ; 32      ;
; num_blocks[31]~4                                                                                            ; 32      ;
; EEPROM:EEPROM_inst|This_IP[25]~1                                                                            ; 32      ;
; Decoder3~5                                                                                                  ; 32      ;
; temp_IP[19]~0                                                                                               ; 32      ;
; block_number[20]~38                                                                                         ; 32      ;
; MDIO:MDIO_inst|read[0]                                                                                      ; 31      ;
; sync_Tx_CTL                                                                                                 ; 30      ;
; Reconfigure:Recon_inst|Remote:Remoteinst|Remote_rmtupdt_svm:Remote_rmtupdt_svm_component|wire_dffe7a_ena[0] ; 29      ;
; EEPROM:EEPROM_inst|EEPROM[2]                                                                                ; 29      ;
; speed_1000T                                                                                                 ; 29      ;
; EEPROM:EEPROM_inst|IP_write_done                                                                            ; 29      ;
; Equal30~0                                                                                                   ; 28      ;
; EEPROM:EEPROM_inst|EEPROM[3]                                                                                ; 28      ;
; state[1]                                                                                                    ; 28      ;
; Rx_enable                                                                                                   ; 28      ;
; PHY_DV~input                                                                                                ; 27      ;
; data_match                                                                                                  ; 27      ;
; Reconfigure:Recon_inst|ConfigState[4]                                                                       ; 25      ;
; MDIO:MDIO_inst|read[1]                                                                                      ; 25      ;
; temp_CRC32[13]~1                                                                                            ; 24      ;
; Reconfigure:Recon_inst|ConfigState[0]                                                                       ; 24      ;
+-------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+
; Name                                                                                                                                                                                                 ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|dpram_flt:FIFOram|altsyncram_jvj1:altsyncram1|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; None ; M9K_X40_Y26_N0 ;
; PHY_fifo:PHY_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fah1:auto_generated|altsyncram_af31:fifo_ram|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Dual Clocks ; 32           ; 4            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 128  ; 32                          ; 4                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M9K_X40_Y23_N0 ;
; Rx_fifo:Rx_fifo_JTAG_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|altsyncram_7i31:fifo_ram|ALTSYNCRAM                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X40_Y31_N0 ;
; Rx_fifo:Rx_fifo_inst|dcfifo:dcfifo_component|dcfifo_0pj1:auto_generated|altsyncram_7i31:fifo_ram|ALTSYNCRAM                                                                                          ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X40_Y32_N0 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 2,850 / 116,715 ( 2 % ) ;
; C16 interconnects          ; 41 / 3,886 ( 1 % )      ;
; C4 interconnects           ; 1,366 / 73,752 ( 2 % )  ;
; Direct links               ; 583 / 116,715 ( < 1 % ) ;
; Global clocks              ; 16 / 20 ( 80 % )        ;
; Local interconnects        ; 1,826 / 39,600 ( 5 % )  ;
; R24 interconnects          ; 37 / 3,777 ( < 1 % )    ;
; R4 interconnects           ; 1,577 / 99,858 ( 2 % )  ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.36) ; Number of LABs  (Total = 221) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 21                            ;
; 2                                           ; 6                             ;
; 3                                           ; 6                             ;
; 4                                           ; 4                             ;
; 5                                           ; 5                             ;
; 6                                           ; 7                             ;
; 7                                           ; 4                             ;
; 8                                           ; 3                             ;
; 9                                           ; 5                             ;
; 10                                          ; 1                             ;
; 11                                          ; 4                             ;
; 12                                          ; 3                             ;
; 13                                          ; 4                             ;
; 14                                          ; 5                             ;
; 15                                          ; 0                             ;
; 16                                          ; 143                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.86) ; Number of LABs  (Total = 221) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 59                            ;
; 1 Clock                            ; 164                           ;
; 1 Clock enable                     ; 74                            ;
; 1 Sync. clear                      ; 36                            ;
; 1 Sync. load                       ; 4                             ;
; 2 Async. clears                    ; 2                             ;
; 2 Clock enables                    ; 30                            ;
; 2 Clocks                           ; 43                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.51) ; Number of LABs  (Total = 221) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 8                             ;
; 2                                            ; 13                            ;
; 3                                            ; 2                             ;
; 4                                            ; 4                             ;
; 5                                            ; 1                             ;
; 6                                            ; 5                             ;
; 7                                            ; 3                             ;
; 8                                            ; 3                             ;
; 9                                            ; 2                             ;
; 10                                           ; 4                             ;
; 11                                           ; 2                             ;
; 12                                           ; 2                             ;
; 13                                           ; 3                             ;
; 14                                           ; 3                             ;
; 15                                           ; 2                             ;
; 16                                           ; 10                            ;
; 17                                           ; 9                             ;
; 18                                           ; 8                             ;
; 19                                           ; 9                             ;
; 20                                           ; 7                             ;
; 21                                           ; 14                            ;
; 22                                           ; 10                            ;
; 23                                           ; 9                             ;
; 24                                           ; 8                             ;
; 25                                           ; 5                             ;
; 26                                           ; 9                             ;
; 27                                           ; 8                             ;
; 28                                           ; 22                            ;
; 29                                           ; 15                            ;
; 30                                           ; 5                             ;
; 31                                           ; 8                             ;
; 32                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.89) ; Number of LABs  (Total = 221) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 29                            ;
; 2                                               ; 13                            ;
; 3                                               ; 21                            ;
; 4                                               ; 17                            ;
; 5                                               ; 16                            ;
; 6                                               ; 24                            ;
; 7                                               ; 12                            ;
; 8                                               ; 10                            ;
; 9                                               ; 12                            ;
; 10                                              ; 16                            ;
; 11                                              ; 9                             ;
; 12                                              ; 9                             ;
; 13                                              ; 12                            ;
; 14                                              ; 4                             ;
; 15                                              ; 5                             ;
; 16                                              ; 7                             ;
; 17                                              ; 0                             ;
; 18                                              ; 3                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 12.46) ; Number of LABs  (Total = 221) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 11                            ;
; 3                                            ; 20                            ;
; 4                                            ; 14                            ;
; 5                                            ; 18                            ;
; 6                                            ; 13                            ;
; 7                                            ; 10                            ;
; 8                                            ; 8                             ;
; 9                                            ; 9                             ;
; 10                                           ; 6                             ;
; 11                                           ; 6                             ;
; 12                                           ; 6                             ;
; 13                                           ; 9                             ;
; 14                                           ; 10                            ;
; 15                                           ; 6                             ;
; 16                                           ; 7                             ;
; 17                                           ; 3                             ;
; 18                                           ; 3                             ;
; 19                                           ; 5                             ;
; 20                                           ; 8                             ;
; 21                                           ; 4                             ;
; 22                                           ; 3                             ;
; 23                                           ; 9                             ;
; 24                                           ; 1                             ;
; 25                                           ; 4                             ;
; 26                                           ; 7                             ;
; 27                                           ; 3                             ;
; 28                                           ; 4                             ;
; 29                                           ; 0                             ;
; 30                                           ; 2                             ;
; 31                                           ; 0                             ;
; 32                                           ; 1                             ;
; 33                                           ; 6                             ;
; 34                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.             ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                            ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules                                                                                                        ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass                                                                                                       ; 46           ; 0            ; 46           ; 0            ; 0            ; 50        ; 46           ; 0            ; 50        ; 50        ; 0            ; 35           ; 0            ; 4            ; 12           ; 0            ; 35           ; 12           ; 4            ; 0            ; 0            ; 35           ; 0            ; 0            ; 0            ; 0            ; 0            ; 50        ; 0            ; 0            ;
; Total Unchecked                                                                                                  ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable                                                                                               ; 4            ; 50           ; 4            ; 50           ; 50           ; 0         ; 4            ; 50           ; 0         ; 0         ; 50           ; 15           ; 50           ; 46           ; 38           ; 50           ; 15           ; 38           ; 46           ; 50           ; 50           ; 15           ; 50           ; 50           ; 50           ; 50           ; 50           ; 0         ; 50           ; 50           ;
; Total Fail                                                                                                       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ATLAS_A13                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_A14                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_A15                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_A16                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_A17                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_A0                                                                                                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_A1                                                                                                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_A2                                                                                                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_A3                                                                                                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_A4                                                                                                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_A5                                                                                                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_A6                                                                                                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_A7                                                                                                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_A10                                                                                                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_A11                                                                                                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_A12                                                                                                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_A13                                                                                                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEART_BEAT                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_TX[0]                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_TX[1]                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_TX[2]                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_TX[3]                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_TX_CLOCK                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_TX_EN                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; NCONFIG                                                                                                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_MDC                                                                                                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_RESET_N                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SCK                                                                                                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SI                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; NODE_ADDR_CS                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_A23                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_A24                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_A27                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_C6                                                                                                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DCLK  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SCE   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SDO   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_MDIO                                                                                                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_DV                                                                                                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_CLK125                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_C5                                                                                                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MODE1                                                                                                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_RX_CLOCK                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_RX[0]                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_RX[1]                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_RX[2]                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_RX[3]                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DATA0 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_A25                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CONFIG                                                                                                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Enable Open Drain on CRC Error pin           ; Off                      ;
; Configuration Voltage Level                  ; Auto                     ;
; Force Configuration Voltage Level            ; On                       ;
; nCEO                                         ; As output driving ground ;
; Data[0]                                      ; As input tri-stated      ;
; Data[1]/ASDO                                 ; As input tri-stated      ;
; Data[7..2]                                   ; Unreserved               ;
; FLASH_nCE/nCSO                               ; As input tri-stated      ;
; Other Active Parallel pins                   ; Unreserved               ;
; DCLK                                         ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                               ; Destination Clock(s)                                                                          ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------+
; PHY_RX_CLOCK                                                                                  ; PHY_RX_CLOCK                                                                                  ; 2.04207           ;
; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[1] ; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[1] ; 4.22628           ;
+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Mar 01 15:16:37 2011
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Bootloader -c Bootloader
Info: Selected device EP3C40Q240C8 for design "Bootloader"
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info: Implementing clock multiplication of 1, clock division of 5, and phase shift of 0 degrees (0 ps) for PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[1] port
    Info: Implementing clock multiplication of 1, clock division of 10, and phase shift of 0 degrees (0 ps) for PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[2] port
    Info: Implementing clock multiplication of 1, clock division of 50, and phase shift of 0 degrees (0 ps) for PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[3] port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. Please purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3C16Q240C8 is compatible
    Info: Device EP3C25Q240C8 is compatible
Info: Fitter converted 1 user pins into dedicated programming pins
    Info: Pin ~ALTERA_nCEO~ is reserved at location 162
Warning: Ignored reserve pin assignment to SPI programming pin Data[1]/ASDO
Warning: Ignored reserve pin assignment to SPI programming pin FLASH_nCE/nCSO
Warning: Ignored reserve pin assignment to SPI programming pin DCLK
Warning: Ignored reserve pin assignment to SPI programming pin Data[0]
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Timing-driven compilation is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Automatically promoted node PHY_CLK125~input (placed in PIN 152 (CLK4, DIFFCLK_2p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G5
Info: Automatically promoted node PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C0 of PLL_2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info: Automatically promoted node PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C2 of PLL_2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info: Automatically promoted node PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[3] (placed in counter C1 of PLL_2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info: Automatically promoted node PHY_RX_CLOCK~input (placed in PIN 210 (CLK9, DIFFCLK_5p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node PHY_RX_CLOCK_2
Info: Automatically promoted node PHY_RX_CLOCK_2 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node PHY_RX_CLOCK_2~0
Info: Automatically promoted node comb~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node reset 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node reply[0]
        Info: Destination node reply[1]
        Info: Destination node reply[2]
        Info: Destination node Selector270~1
        Info: Destination node Reconfigure:Recon_inst|Selector0~0
        Info: Destination node Reconfigure:Recon_inst|Selector3~7
        Info: Destination node reset~3
        Info: Destination node comb~0
        Info: Destination node state_Tx~22
        Info: Destination node state_Tx~23
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|clr_write_reg2 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|clr_addmsb_reg~2
Info: Automatically promoted node reset_CRC 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Selector246~2
Info: Automatically promoted node Reconfigure:Recon_inst|Remote:Remoteinst|Remote_rmtupdt_svm:Remote_rmtupdt_svm_component|wire_dffe7a_clrn~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node Reconfigure:Recon_inst|ResetRU 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Reconfigure:Recon_inst|Remote:Remoteinst|Remote_rmtupdt_svm:Remote_rmtupdt_svm_component|wire_dffe7a_clrn~0
        Info: Destination node Reconfigure:Recon_inst|ResetRU~2
Info: Automatically promoted node ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|clr_rstat_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|clr_rstat_reg2
        Info: Destination node ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|write_prot_reg~4
        Info: Destination node ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|comb~9
Info: Automatically promoted node ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|clr_rstat_reg2 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|end1_cyc_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|end1_cyc_reg2
        Info: Destination node ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|comb~5
        Info: Destination node ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|end_op_reg~6
        Info: Destination node ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|read_buf~1
        Info: Destination node ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|start_wrpoll_reg~2
Info: Automatically promoted node ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|end_op_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|clr_rstat_reg
        Info: Destination node ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|comb~0
        Info: Destination node ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|wire_statreg_int_ena[0]~1
        Info: Destination node ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|clr_addmsb_reg~2
        Info: Destination node ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|clr_write_reg~1
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Warning: PLL "PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|pll1" output port clk[1] feeds output pin "ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DCLK_OBUF" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|pll1" output port clk[1] feeds output pin "PHY_TX_CLOCK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|pll1" output port clk[3] feeds output pin "ATLAS_C6~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "ATLAS_A10" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_A11" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_A12" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_A18" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_A2" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_A20" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_A21" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_A22" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_A29" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_A3" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_A31" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_A4" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_A5" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_A6" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_A7" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_A8" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_A9" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_C10" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_C11" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_C12" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_C13" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_C14" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_C15" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_C16" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_C17" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_C18" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_C19" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_C2" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_C20" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_C21" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_C22" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_C23" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_C24" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_C25" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_C27" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_C29" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_C3" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_C31" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_C4" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_C7" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_C8" is assigned to location or region, but does not exist in design
    Warning: Node "ATLAS_C9" is assigned to location or region, but does not exist in design
    Warning: Node "CLK_25MHZ" is assigned to location or region, but does not exist in design
    Warning: Node "CLK_LVDS_1" is assigned to location or region, but does not exist in design
    Warning: Node "CLK_LVDS_2" is assigned to location or region, but does not exist in design
    Warning: Node "DATA_LVDS_1" is assigned to location or region, but does not exist in design
    Warning: Node "DATA_LVDS_2" is assigned to location or region, but does not exist in design
    Warning: Node "IN0" is assigned to location or region, but does not exist in design
    Warning: Node "IN1" is assigned to location or region, but does not exist in design
    Warning: Node "IN2" is assigned to location or region, but does not exist in design
    Warning: Node "MODE2" is assigned to location or region, but does not exist in design
    Warning: Node "OUT0" is assigned to location or region, but does not exist in design
    Warning: Node "OUT1" is assigned to location or region, but does not exist in design
    Warning: Node "OUT2" is assigned to location or region, but does not exist in design
    Warning: Node "OUT3" is assigned to location or region, but does not exist in design
    Warning: Node "PHY_INT_N" is assigned to location or region, but does not exist in design
    Warning: Node "RAM_A14" is assigned to location or region, but does not exist in design
    Warning: Node "RAM_A15" is assigned to location or region, but does not exist in design
    Warning: Node "RAM_A16" is assigned to location or region, but does not exist in design
    Warning: Node "RAM_A17" is assigned to location or region, but does not exist in design
    Warning: Node "RAM_A18" is assigned to location or region, but does not exist in design
    Warning: Node "RAM_A8" is assigned to location or region, but does not exist in design
    Warning: Node "RAM_A9" is assigned to location or region, but does not exist in design
    Warning: Node "RAM_CS" is assigned to location or region, but does not exist in design
    Warning: Node "RAM_IO0" is assigned to location or region, but does not exist in design
    Warning: Node "RAM_IO1" is assigned to location or region, but does not exist in design
    Warning: Node "RAM_IO2" is assigned to location or region, but does not exist in design
    Warning: Node "RAM_IO3" is assigned to location or region, but does not exist in design
    Warning: Node "RAM_IO4" is assigned to location or region, but does not exist in design
    Warning: Node "RAM_IO5" is assigned to location or region, but does not exist in design
    Warning: Node "RAM_IO6" is assigned to location or region, but does not exist in design
    Warning: Node "RAM_IO7" is assigned to location or region, but does not exist in design
    Warning: Node "RAM_OE" is assigned to location or region, but does not exist in design
    Warning: Node "RAM_WE" is assigned to location or region, but does not exist in design
    Warning: Node "RS232_IN" is assigned to location or region, but does not exist in design
    Warning: Node "RS232_OUT" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:09
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:05
Info: Estimated most critical path is register to register delay of 3.255 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X66_Y6_N0; Fanout = 2; REG Node = 'HB_counter[1]'
    Info: 2: + IC(0.289 ns) + CELL(0.565 ns) = 0.854 ns; Loc. = LAB_X66_Y6_N0; Fanout = 2; COMB Node = 'HB_counter[1]~26'
    Info: 3: + IC(0.000 ns) + CELL(0.073 ns) = 0.927 ns; Loc. = LAB_X66_Y6_N0; Fanout = 2; COMB Node = 'HB_counter[2]~28'
    Info: 4: + IC(0.000 ns) + CELL(0.073 ns) = 1.000 ns; Loc. = LAB_X66_Y6_N0; Fanout = 2; COMB Node = 'HB_counter[3]~30'
    Info: 5: + IC(0.000 ns) + CELL(0.073 ns) = 1.073 ns; Loc. = LAB_X66_Y6_N0; Fanout = 2; COMB Node = 'HB_counter[4]~32'
    Info: 6: + IC(0.000 ns) + CELL(0.073 ns) = 1.146 ns; Loc. = LAB_X66_Y6_N0; Fanout = 2; COMB Node = 'HB_counter[5]~34'
    Info: 7: + IC(0.000 ns) + CELL(0.073 ns) = 1.219 ns; Loc. = LAB_X66_Y6_N0; Fanout = 2; COMB Node = 'HB_counter[6]~36'
    Info: 8: + IC(0.000 ns) + CELL(0.073 ns) = 1.292 ns; Loc. = LAB_X66_Y6_N0; Fanout = 2; COMB Node = 'HB_counter[7]~38'
    Info: 9: + IC(0.000 ns) + CELL(0.073 ns) = 1.365 ns; Loc. = LAB_X66_Y6_N0; Fanout = 2; COMB Node = 'HB_counter[8]~40'
    Info: 10: + IC(0.000 ns) + CELL(0.073 ns) = 1.438 ns; Loc. = LAB_X66_Y6_N0; Fanout = 2; COMB Node = 'HB_counter[9]~42'
    Info: 11: + IC(0.000 ns) + CELL(0.073 ns) = 1.511 ns; Loc. = LAB_X66_Y6_N0; Fanout = 2; COMB Node = 'HB_counter[10]~44'
    Info: 12: + IC(0.000 ns) + CELL(0.073 ns) = 1.584 ns; Loc. = LAB_X66_Y6_N0; Fanout = 2; COMB Node = 'HB_counter[11]~46'
    Info: 13: + IC(0.000 ns) + CELL(0.073 ns) = 1.657 ns; Loc. = LAB_X66_Y6_N0; Fanout = 2; COMB Node = 'HB_counter[12]~48'
    Info: 14: + IC(0.000 ns) + CELL(0.073 ns) = 1.730 ns; Loc. = LAB_X66_Y5_N0; Fanout = 2; COMB Node = 'HB_counter[13]~50'
    Info: 15: + IC(0.000 ns) + CELL(0.073 ns) = 1.803 ns; Loc. = LAB_X66_Y5_N0; Fanout = 2; COMB Node = 'HB_counter[14]~52'
    Info: 16: + IC(0.000 ns) + CELL(0.073 ns) = 1.876 ns; Loc. = LAB_X66_Y5_N0; Fanout = 2; COMB Node = 'HB_counter[15]~54'
    Info: 17: + IC(0.000 ns) + CELL(0.073 ns) = 1.949 ns; Loc. = LAB_X66_Y5_N0; Fanout = 2; COMB Node = 'HB_counter[16]~56'
    Info: 18: + IC(0.000 ns) + CELL(0.073 ns) = 2.022 ns; Loc. = LAB_X66_Y5_N0; Fanout = 2; COMB Node = 'HB_counter[17]~58'
    Info: 19: + IC(0.000 ns) + CELL(0.073 ns) = 2.095 ns; Loc. = LAB_X66_Y5_N0; Fanout = 2; COMB Node = 'HB_counter[18]~60'
    Info: 20: + IC(0.000 ns) + CELL(0.073 ns) = 2.168 ns; Loc. = LAB_X66_Y5_N0; Fanout = 2; COMB Node = 'HB_counter[19]~62'
    Info: 21: + IC(0.000 ns) + CELL(0.073 ns) = 2.241 ns; Loc. = LAB_X66_Y5_N0; Fanout = 2; COMB Node = 'HB_counter[20]~64'
    Info: 22: + IC(0.000 ns) + CELL(0.073 ns) = 2.314 ns; Loc. = LAB_X66_Y5_N0; Fanout = 2; COMB Node = 'HB_counter[21]~66'
    Info: 23: + IC(0.000 ns) + CELL(0.073 ns) = 2.387 ns; Loc. = LAB_X66_Y5_N0; Fanout = 2; COMB Node = 'HB_counter[22]~68'
    Info: 24: + IC(0.000 ns) + CELL(0.073 ns) = 2.460 ns; Loc. = LAB_X66_Y5_N0; Fanout = 2; COMB Node = 'HB_counter[23]~70'
    Info: 25: + IC(0.000 ns) + CELL(0.073 ns) = 2.533 ns; Loc. = LAB_X66_Y5_N0; Fanout = 1; COMB Node = 'HB_counter[24]~72'
    Info: 26: + IC(0.000 ns) + CELL(0.607 ns) = 3.140 ns; Loc. = LAB_X66_Y5_N0; Fanout = 1; COMB Node = 'HB_counter[25]~73'
    Info: 27: + IC(0.000 ns) + CELL(0.115 ns) = 3.255 ns; Loc. = LAB_X66_Y5_N0; Fanout = 2; REG Node = 'HB_counter[25]'
    Info: Total cell delay = 2.966 ns ( 91.12 % )
    Info: Total interconnect delay = 0.289 ns ( 8.88 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 1% of the available device resources
    Info: Peak interconnect usage is 15% of the available device resources in the region that extends from location X34_Y22 to location X44_Y32
Info: Fitter routing operations ending: elapsed time is 00:00:09
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: Following 1 pins must use external clamping diodes.
    Info: Pin ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DATA0 uses I/O standard 2.5 V at 24
Info: Quartus II Fitter was successful. 0 errors, 88 warnings
    Info: Peak virtual memory: 234 megabytes
    Info: Processing ended: Tue Mar 01 15:17:24 2011
    Info: Elapsed time: 00:00:47
    Info: Total CPU time (on all processors): 00:00:44


