<?xml version='1.0' encoding='utf-8' ?>
<!DOCTYPE document SYSTEM "file:///e:/Xilinx/14.7/ISE_DS/ISE/acr2/data/xmlReportxbr.dtd">
<document><ascFile>VGAControler.rpt</ascFile><devFile>e:/Xilinx/14.7/ISE_DS/ISE/acr2/data/xa2c128.chp</devFile><mfdFile>VGAControler.mfd</mfdFile><htmlFile logic_legend="logiclegend.htm" logo="coolrunnerII_logo.jpg" pin_legend="pinlegend.htm"/><header date="11-25-2016" design="VGAControler" device="XA2C128" eqnType="1" pkg="VQ100" speed="-7" status="1" statusStr="Successful" swVersion="P.20131013" time="  4:57PM" version="1.0"/><inputs id="pause"/><inputs id="xin3_SPECSIG"/><inputs id="yin8_SPECSIG"/><inputs id="yin7_SPECSIG"/><inputs id="yin6_SPECSIG"/><inputs id="yin5_SPECSIG"/><inputs id="yin9_SPECSIG"/><inputs id="xin9_SPECSIG"/><inputs id="xin7_SPECSIG"/><inputs id="xin8_SPECSIG"/><inputs id="xin2_SPECSIG"/><inputs id="xin1_SPECSIG"/><inputs id="xin0_SPECSIG"/><inputs id="yin4_SPECSIG"/><inputs id="yin1_SPECSIG"/><inputs id="yin0_SPECSIG"/><inputs id="yin2_SPECSIG"/><inputs id="yin3_SPECSIG"/><inputs id="xin4_SPECSIG"/><inputs id="xin5_SPECSIG"/><inputs id="xin6_SPECSIG"/><global_inputs id="clk" use="GCK"/><pin id="FB1_MC1_PIN13" iostd="LVCMOS18" pinnum="13" signal="dataReady" use="O"/><pin id="FB1_MC3_PIN12" iostd="LVCMOS18" pinnum="12" signal="Bout0_SPECSIG" use="O"/><pin id="FB1_MC4_PIN11" iostd="LVCMOS18" pinnum="11" signal="Bout1_SPECSIG" use="O"/><pin id="FB1_MC5_PIN10" iostd="LVCMOS18" pinnum="10" signal="Bout2_SPECSIG" use="O"/><pin id="FB1_MC6_PIN9" iostd="LVCMOS18" iostyle="KPR" pinnum="9" signal="pause" use="I"/><pin id="FB1_MC11_PIN8" iostd="LVCMOS18" iostyle="KPR" pinnum="8" signal="xin0_SPECSIG" use="I"/><pin id="FB1_MC12_PIN7" iostd="LVCMOS18" iostyle="KPR" pinnum="7" signal="xin1_SPECSIG" use="I"/><pin id="FB1_MC13_PIN6" iostd="LVCMOS18" iostyle="KPR" pinnum="6" signal="xin2_SPECSIG" use="I"/><pin id="FB1_MC15_PIN4" iostd="LVCMOS18" iostyle="KPR" pinnum="4" signal="xin3_SPECSIG" use="I"/><pin id="FB1_MC16_PIN3" iostd="LVCMOS18" iostyle="KPR" pinnum="3" signal="xin8_SPECSIG" use="I"/><pin id="FB2_MC2_PIN14" iostd="LVCMOS18" pinnum="14" signal="flashAddr10_SPECSIG" use="O"/><pin id="FB2_MC3_PIN15" iostd="LVCMOS18" pinnum="15" signal="flashAddr11_SPECSIG" use="O"/><pin id="FB2_MC4_PIN16" iostd="LVCMOS18" pinnum="16" signal="flashAddr12_SPECSIG" use="O"/><pin id="FB2_MC5_PIN17" iostd="LVCMOS18" pinnum="17" signal="flashAddr13_SPECSIG" use="O"/><pin id="FB2_MC6_PIN18" iostd="LVCMOS18" pinnum="18" signal="flashAddr14_SPECSIG" use="O"/><pin id="FB2_MC11_PIN19" iostd="LVCMOS18" pinnum="19" signal="flashAddr15_SPECSIG" use="O"/><pin id="FB2_MC13_PIN22" iostd="LVCMOS18" iostyle="KPR" pinnum="22" signal="clk" use="GCK"/><pin id="FB2_MC14_PIN23" iostd="LVCMOS18" pinnum="23" signal="flashAddr16_SPECSIG" use="O"/><pin id="FB2_MC15_PIN24" iostd="LVCMOS18" pinnum="24" signal="flashAddr1_SPECSIG" use="O"/><pin id="FB2_MC16_PIN27" iostd="LVCMOS18" pinnum="27" signal="flashAddr2_SPECSIG" use="O"/><pin id="FB3_MC2_PIN2" iostd="LVCMOS18" pinnum="2" signal="flashAddr5_SPECSIG" use="O"/><pin id="FB3_MC3_PIN1" iostd="LVCMOS18" pinnum="1" signal="flashAddr3_SPECSIG" use="O"/><pin id="FB3_MC4_PIN99" iostd="LVCMOS18" pinnum="99" signal="flashAddr4_SPECSIG" use="O"/><pin id="FB3_MC5_PIN97" iostd="LVCMOS18" pinnum="97" signal="flashAddr6_SPECSIG" use="O"/><pin id="FB3_MC6_PIN96" iostd="LVCMOS18" pinnum="96" signal="flashAddr7_SPECSIG" use="O"/><pin id="FB3_MC7_PIN95" iostd="LVCMOS18" pinnum="95" signal="flashAddr8_SPECSIG" use="O"/><pin id="FB3_MC11_PIN94" iostd="LVCMOS18" pinnum="94" signal="flashAddr9_SPECSIG" use="O"/><pin id="FB3_MC13_PIN93" iostd="LVCMOS18" iostyle="KPR" pinnum="93" signal="xin4_SPECSIG" use="I"/><pin id="FB3_MC14_PIN92" iostd="LVCMOS18" iostyle="KPR" pinnum="92" signal="xin5_SPECSIG" use="I"/><pin id="FB3_MC15_PIN91" iostd="LVCMOS18" iostyle="KPR" pinnum="91" signal="xin6_SPECSIG" use="I"/><pin id="FB3_MC16_PIN90" iostd="LVCMOS18" iostyle="KPR" pinnum="90" signal="xin7_SPECSIG" use="I"/><pin id="FB4_MC1_PIN28" iostd="LVCMOS18" pinnum="28" signal="flashOE" use="O"/><pin id="FB4_MC4_PIN29" iostd="LVCMOS18" pinnum="29" signal="flashWE" use="O"/><pin id="FB4_MC5_PIN30" iostd="LVCMOS18" iostyle="KPROD_SPECSIG" pinnum="30" signal="flashData10_SPECSIG" use="O"/><pin id="FB4_MC6_PIN32" iostd="LVCMOS18" iostyle="KPROD_SPECSIG" pinnum="32" signal="flashData11_SPECSIG" use="O"/><pin id="FB4_MC7_PIN33" iostd="LVCMOS18" iostyle="KPROD_SPECSIG" pinnum="33" signal="flashData12_SPECSIG" use="O"/><pin id="FB4_MC11_PIN34" iostd="LVCMOS18" iostyle="KPROD_SPECSIG" pinnum="34" signal="flashData13_SPECSIG" use="O"/><pin id="FB4_MC12_PIN35" iostd="LVCMOS18" iostyle="KPROD_SPECSIG" pinnum="35" signal="flashData14_SPECSIG" use="O"/><pin id="FB4_MC13_PIN36" iostd="LVCMOS18" iostyle="KPROD_SPECSIG" pinnum="36" signal="flashData15_SPECSIG" use="O"/><pin id="FB4_MC14_PIN37" iostd="LVCMOS18" iostyle="KPROD_SPECSIG" pinnum="37" signal="flashData8_SPECSIG" use="O"/><pin id="FB4_MC15_PIN39" iostd="LVCMOS18" iostyle="KPROD_SPECSIG" pinnum="39" signal="flashData9_SPECSIG" use="O"/><pin id="FB4_MC16_PIN40" iostd="LVCMOS18" iostyle="KPR" pinnum="40" signal="flashData7_SPECSIG" use="O"/><pin id="FB5_MC1_PIN65" iostd="LVCMOS18" iostyle="KPR" pinnum="65" signal="flashData0_SPECSIG" use="O"/><pin id="FB5_MC2_PIN66" iostd="LVCMOS18" iostyle="KPR" pinnum="66" signal="flashData1_SPECSIG" use="O"/><pin id="FB5_MC3_PIN67" iostd="LVCMOS18" iostyle="KPR" pinnum="67" signal="flashData2_SPECSIG" use="O"/><pin id="FB5_MC5_PIN68" iostd="LVCMOS18" iostyle="KPR" pinnum="68" signal="flashData3_SPECSIG" use="O"/><pin id="FB5_MC7_PIN70" iostd="LVCMOS18" iostyle="KPR" pinnum="70" signal="flashData4_SPECSIG" use="O"/><pin id="FB5_MC11_PIN71" iostd="LVCMOS18" iostyle="KPR" pinnum="71" signal="flashData5_SPECSIG" use="O"/><pin id="FB5_MC12_PIN72" iostd="LVCMOS18" iostyle="KPR" pinnum="72" signal="flashData6_SPECSIG" use="O"/><pin id="FB5_MC13_PIN73" iostd="LVCMOS18" pinnum="73" signal="Gout0_SPECSIG" use="O"/><pin id="FB5_MC14_PIN74" iostd="LVCMOS18" pinnum="74" signal="Gout1_SPECSIG" use="O"/><pin id="FB5_MC15_PIN76" iostd="LVCMOS18" pinnum="76" signal="Gout2_SPECSIG" use="O"/><pin id="FB6_MC1_PIN64" iostd="LVCMOS18" pinnum="64" signal="Rout0_SPECSIG" use="O"/><pin id="FB6_MC2_PIN63" iostd="LVCMOS18" pinnum="63" signal="Rout1_SPECSIG" use="O"/><pin id="FB6_MC3_PIN61" iostd="LVCMOS18" pinnum="61" signal="Rout2_SPECSIG" use="O"/><pin id="FB6_MC4_PIN60" iostd="LVCMOS18" pinnum="60" signal="flashAddr0_SPECSIG" use="O"/><pin id="FB6_MC5_PIN59" iostd="LVCMOS18" pinnum="59" signal="flashAddr17_SPECSIG" use="O"/><pin id="FB6_MC6_PIN58" iostd="LVCMOS18" pinnum="58" signal="flashAddr18_SPECSIG" use="O"/><pin id="FB6_MC12_PIN56" iostd="LVCMOS18" pinnum="56" signal="flashAddr19_SPECSIG" use="O"/><pin id="FB6_MC14_PIN55" iostd="LVCMOS18" pinnum="55" signal="flashAddr20_SPECSIG" use="O"/><pin id="FB6_MC16_PIN54" iostd="LVCMOS18" pinnum="54" signal="flashAddr21_SPECSIG" use="O"/><pin id="FB7_MC1_PIN77" iostd="LVCMOS18" pinnum="77" signal="flashAddr22_SPECSIG" use="O"/><pin id="FB7_MC2_PIN78" iostd="LVCMOS18" pinnum="78" signal="flashCE0" use="O"/><pin id="FB7_MC4_PIN79" iostd="LVCMOS18" iostyle="KPR" pinnum="79" signal="xin9_SPECSIG" use="I"/><pin id="FB7_MC5_PIN80" iostd="LVCMOS18" iostyle="KPR" pinnum="80" signal="yin0_SPECSIG" use="I"/><pin id="FB7_MC6_PIN81" iostd="LVCMOS18" iostyle="KPR" pinnum="81" signal="yin1_SPECSIG" use="I"/><pin id="FB7_MC11_PIN82" iostd="LVCMOS18" iostyle="KPR" pinnum="82" signal="yin2_SPECSIG" use="I"/><pin id="FB7_MC13_PIN85" iostd="LVCMOS18" iostyle="KPR" pinnum="85" signal="yin3_SPECSIG" use="I"/><pin id="FB7_MC14_PIN86" iostd="LVCMOS18" iostyle="KPR" pinnum="86" signal="yin4_SPECSIG" use="I"/><pin id="FB7_MC15_PIN87" iostd="LVCMOS18" iostyle="KPR" pinnum="87" signal="yin5_SPECSIG" use="I"/><pin id="FB7_MC16_PIN89" iostd="LVCMOS18" iostyle="KPR" pinnum="89" signal="yin6_SPECSIG" use="I"/><pin id="FB8_MC2_PIN53" iostd="LVCMOS18" iostyle="KPR" pinnum="53" signal="yin7_SPECSIG" use="I"/><pin id="FB8_MC3_PIN52" iostd="LVCMOS18" iostyle="KPR" pinnum="52" signal="yin8_SPECSIG" use="I"/><pin id="FB8_MC4_PIN50" iostd="LVCMOS18" iostyle="KPR" pinnum="50" signal="yin9_SPECSIG" use="I"/><pin id="FB8_MC6_PIN49" pinnum="49"/><pin id="FB8_MC12_PIN46" pinnum="46"/><pin id="FB8_MC13_PIN44" pinnum="44"/><pin id="FB8_MC14_PIN43" pinnum="43"/><pin id="FB8_MC15_PIN42" pinnum="42"/><pin id="FB8_MC16_PIN41" pinnum="41"/><pin id="FB_PIN5" pinnum="5" use="VCCAUX"/><pin id="FB_PIN20" pinnum="20" use="VCCIO-1.8"/><pin id="FB_PIN26" pinnum="26" use="VCC"/><pin id="FB_PIN38" pinnum="38" use="VCCIO-1.8"/><pin id="FB_PIN51" pinnum="51" use="VCCIO-1.8"/><pin id="FB_PIN57" pinnum="57" use="VCC"/><pin id="FB_PIN88" pinnum="88" use="VCCIO-1.8"/><pin id="FB_PIN98" pinnum="98" use="VCCIO-1.8"/><fblock id="FB1" pinUse="10"><macrocell id="FB1_MC1" pin="FB1_MC1_PIN13" sigUse="15" signal="dataReady"><eq_pterm ptindx="FB1_0"/><eq_pterm ptindx="FB1_5"/><eq_pterm ptindx="FB1_1"/><eq_pterm ptindx="FB1_2"/><eq_pterm ptindx="FB1_3"/><eq_pterm ptindx="FB1_8"/><eq_pterm ptindx="FB1_6"/><eq_pterm ptindx="FB1_7"/><eq_pterm ptindx="FB1_4"/></macrocell><macrocell id="FB1_MC2" sigUse="9" signal="inAddr3_SPECSIG"><eq_pterm ptindx="FB1_34"/><eq_pterm ptindx="FB1_35"/><eq_pterm ptindx="FB1_36"/></macrocell><macrocell id="FB1_MC3" pin="FB1_MC3_PIN12" sigUse="0" signal="Bout0_SPECSIG"/><macrocell id="FB1_MC4" pin="FB1_MC4_PIN11" sigUse="0" signal="Bout1_SPECSIG"/><macrocell id="FB1_MC5" pin="FB1_MC5_PIN10" sigUse="0" signal="Bout2_SPECSIG"/><macrocell id="FB1_MC6" pin="FB1_MC6_PIN9" sigUse="3" signal="init"><eq_pterm ptindx="FB1_25"/></macrocell><macrocell id="FB1_MC7" sigUse="14" signal="N_PZ_289"><eq_pterm ptindx="FB1_29"/><eq_pterm ptindx="FB1_33"/><eq_pterm ptindx="FB1_30"/><eq_pterm ptindx="FB1_31"/><eq_pterm ptindx="FB1_32"/></macrocell><macrocell id="FB1_MC8" sigUse="9" signal="inAddr7_SPECSIG"><eq_pterm ptindx="FB1_26"/><eq_pterm ptindx="FB1_22"/><eq_pterm ptindx="FB1_23"/><eq_pterm ptindx="FB1_24"/><eq_pterm ptindx="FB1_28"/><eq_pterm ptindx="FB1_27"/></macrocell><macrocell id="FB1_MC9" sigUse="11" signal="inAddr9_SPECSIG"><eq_pterm ptindx="FB1_19"/><eq_pterm ptindx="FB1_21"/><eq_pterm ptindx="FB1_20"/></macrocell><macrocell id="FB1_MC10" sigUse="10" signal="inAddr8_SPECSIG"><eq_pterm ptindx="FB1_37"/><eq_pterm ptindx="FB1_15"/><eq_pterm ptindx="FB1_14"/><eq_pterm ptindx="FB1_17"/><eq_pterm ptindx="FB1_16"/><eq_pterm ptindx="FB1_18"/></macrocell><macrocell id="FB1_MC11" pin="FB1_MC11_PIN8" sigUse="5" signal="N_PZ_294"><eq_pterm ptindx="FB1_40"/></macrocell><macrocell id="FB1_MC12" pin="FB1_MC12_PIN7" sigUse="10" signal="inAddr15_SPECSIG"><eq_pterm ptindx="FB1_55"/><eq_pterm ptindx="FB1_54"/><eq_pterm ptindx="FB1_53"/></macrocell><macrocell id="FB1_MC13" pin="FB1_MC13_PIN6" sigUse="7" signal="inAddr2_SPECSIG"><eq_pterm ptindx="FB1_48"/><eq_pterm ptindx="FB1_49"/><eq_pterm ptindx="FB1_50"/><eq_pterm ptindx="FB1_52"/><eq_pterm ptindx="FB1_51"/></macrocell><macrocell id="FB1_MC14" sigUse="10" signal="flashRead_not00016"><eq_pterm ptindx="FB1_10"/><eq_pterm ptindx="FB1_13"/><eq_pterm ptindx="FB1_11"/><eq_pterm ptindx="FB1_12"/><eq_pterm ptindx="FB1_9"/></macrocell><macrocell id="FB1_MC15" pin="FB1_MC15_PIN4" sigUse="7" signal="inAddr5_SPECSIG"><eq_pterm ptindx="FB1_45"/><eq_pterm ptindx="FB1_44"/><eq_pterm ptindx="FB1_47"/><eq_pterm ptindx="FB1_46"/></macrocell><macrocell id="FB1_MC16" pin="FB1_MC16_PIN3" sigUse="8" signal="inAddr6_SPECSIG"><eq_pterm ptindx="FB1_41"/><eq_pterm ptindx="FB1_38"/><eq_pterm ptindx="FB1_39"/><eq_pterm ptindx="FB1_43"/><eq_pterm ptindx="FB1_42"/></macrocell><fbinput id="FB1_I1" signal="N_PZ_257"/><fbinput id="FB1_I2" signal="N_PZ_289"/><fbinput id="FB1_I3" signal="N_PZ_294"/><fbinput id="FB1_I4" signal="dataReady"/><fbinput id="FB1_I5" signal="flashdataReady_SPECSIG"/><fbinput id="FB1_I6" signal="inAddr15_SPECSIG"/><fbinput id="FB1_I7" signal="inAddr2_SPECSIG"/><fbinput id="FB1_I8" signal="inAddr3_SPECSIG"/><fbinput id="FB1_I9" signal="inAddr5_SPECSIG"/><fbinput id="FB1_I10" signal="inAddr6_SPECSIG"/><fbinput id="FB1_I11" signal="inAddr7_SPECSIG"/><fbinput id="FB1_I12" signal="inAddr8_SPECSIG"/><fbinput id="FB1_I13" signal="inAddr9_SPECSIG"/><fbinput id="FB1_I14" signal="inAddr_not0001"/><fbinput id="FB1_I15" signal="init"/><fbinput id="FB1_I16" signal="nextBufferReady"/><fbinput id="FB1_I17" signal="pause"/><fbinput id="FB1_I18" signal="xin0_SPECSIG"/><fbinput id="FB1_I19" signal="xin1_SPECSIG"/><fbinput id="FB1_I20" signal="xin2_SPECSIG"/><fbinput id="FB1_I21" signal="xin3_SPECSIG"/><fbinput id="FB1_I22" signal="xin4_SPECSIG"/><fbinput id="FB1_I23" signal="xin5_SPECSIG"/><fbinput id="FB1_I24" signal="xin6_SPECSIG"/><fbinput id="FB1_I25" signal="xin7_SPECSIG"/><fbinput id="FB1_I26" signal="xin8_SPECSIG"/><fbinput id="FB1_I27" signal="xin9_SPECSIG"/><fbinput id="FB1_I28" signal="yin0_SPECSIG"/><fbinput id="FB1_I29" signal="yin1_SPECSIG"/><fbinput id="FB1_I30" signal="yin2_SPECSIG"/><fbinput id="FB1_I31" signal="yin3_SPECSIG"/><fbinput id="FB1_I32" signal="yin4_SPECSIG"/><fbinput id="FB1_I33" signal="yin5_SPECSIG"/><fbinput id="FB1_I34" signal="yin6_SPECSIG"/><fbinput id="FB1_I35" signal="yin7_SPECSIG"/><fbinput id="FB1_I36" signal="yin8_SPECSIG"/><fbinput id="FB1_I37" signal="yin9_SPECSIG"/><PAL><pterm id="FB1_0"><signal id="pause" negated="ON"/><signal id="xin3_SPECSIG" negated="ON"/><signal id="init" negated="ON"/></pterm><pterm id="FB1_1"><signal id="pause" negated="ON"/><signal id="init" negated="ON"/><signal id="xin2_SPECSIG" negated="ON"/></pterm><pterm id="FB1_2"><signal id="pause" negated="ON"/><signal id="init" negated="ON"/><signal id="xin1_SPECSIG" negated="ON"/></pterm><pterm id="FB1_3"><signal id="pause" negated="ON"/><signal id="init" negated="ON"/><signal id="xin0_SPECSIG" negated="ON"/></pterm><pterm id="FB1_4"><signal id="pause" negated="ON"/><signal id="init" negated="ON"/><signal id="yin8_SPECSIG"/><signal id="yin7_SPECSIG"/><signal id="yin6_SPECSIG"/><signal id="yin5_SPECSIG"/></pterm><pterm id="FB1_5"><signal id="pause" negated="ON"/><signal id="init" negated="ON"/><signal id="yin9_SPECSIG"/></pterm><pterm id="FB1_6"><signal id="pause" negated="ON"/><signal id="init" negated="ON"/><signal id="xin9_SPECSIG"/><signal id="xin7_SPECSIG"/></pterm><pterm id="FB1_7"><signal id="pause" negated="ON"/><signal id="init" negated="ON"/><signal id="xin9_SPECSIG"/><signal id="xin8_SPECSIG"/></pterm><pterm id="FB1_8"><signal id="pause" negated="ON"/><signal id="init" negated="ON"/><signal id="dataReady"/></pterm><pterm id="FB1_9"><signal id="init" negated="ON"/><signal id="yin8_SPECSIG"/><signal id="yin7_SPECSIG"/><signal id="yin6_SPECSIG"/><signal id="yin5_SPECSIG"/></pterm><pterm id="FB1_10"><signal id="init" negated="ON"/><signal id="yin9_SPECSIG"/></pterm><pterm id="FB1_11"><signal id="init" negated="ON"/><signal id="xin9_SPECSIG"/><signal id="xin7_SPECSIG"/></pterm><pterm id="FB1_12"><signal id="init" negated="ON"/><signal id="xin9_SPECSIG"/><signal id="xin8_SPECSIG"/></pterm><pterm id="FB1_13"><signal id="init" negated="ON"/><signal id="nextBufferReady"/></pterm><pterm id="FB1_14"><signal id="yin8_SPECSIG"/><signal id="yin9_SPECSIG"/><signal id="inAddr_not0001"/></pterm><pterm id="FB1_15"><signal id="init"/><signal id="yin8_SPECSIG"/><signal id="inAddr_not0001"/></pterm><pterm id="FB1_16"><signal id="yin8_SPECSIG" negated="ON"/><signal id="inAddr_not0001" negated="ON"/><signal id="inAddr8_SPECSIG"/></pterm><pterm id="FB1_17"><signal id="yin8_SPECSIG"/><signal id="inAddr_not0001" negated="ON"/><signal id="inAddr8_SPECSIG" negated="ON"/></pterm><pterm id="FB1_18"><signal id="init" negated="ON"/><signal id="yin7_SPECSIG"/><signal id="yin6_SPECSIG"/><signal id="yin5_SPECSIG"/><signal id="yin9_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/><signal id="yin4_SPECSIG"/><signal id="N_PZ_294"/></pterm><pterm id="FB1_19"><signal id="inAddr9_SPECSIG"/><signal id="inAddr_not0001" negated="ON"/></pterm><pterm id="FB1_20"><signal id="init" negated="ON"/><signal id="yin8_SPECSIG"/><signal id="yin7_SPECSIG"/><signal id="yin6_SPECSIG"/><signal id="yin5_SPECSIG"/><signal id="yin9_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/><signal id="yin4_SPECSIG"/><signal id="N_PZ_294"/></pterm><pterm id="FB1_21"><signal id="yin9_SPECSIG"/><signal id="N_PZ_294" negated="ON"/><signal id="N_PZ_289"/></pterm><pterm id="FB1_22"><signal id="init" negated="ON"/><signal id="yin7_SPECSIG"/><signal id="yin6_SPECSIG" negated="ON"/><signal id="yin9_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/></pterm><pterm id="FB1_23"><signal id="init" negated="ON"/><signal id="yin7_SPECSIG"/><signal id="yin5_SPECSIG" negated="ON"/><signal id="yin9_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/></pterm><pterm id="FB1_24"><signal id="init" negated="ON"/><signal id="yin7_SPECSIG"/><signal id="yin9_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/><signal id="yin4_SPECSIG" negated="ON"/></pterm><pterm id="FB1_25"><signal id="pause" negated="ON"/><signal id="init"/><signal id="flashdataReady_SPECSIG"/></pterm><pterm id="FB1_26"><signal id="inAddr_not0001" negated="ON"/><signal id="inAddr7_SPECSIG"/></pterm><pterm id="FB1_27"><signal id="init" negated="ON"/><signal id="yin7_SPECSIG" negated="ON"/><signal id="yin6_SPECSIG"/><signal id="yin5_SPECSIG"/><signal id="yin9_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/><signal id="yin4_SPECSIG"/><signal id="N_PZ_294"/></pterm><pterm id="FB1_28"><signal id="init" negated="ON"/><signal id="yin7_SPECSIG"/><signal id="yin9_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/><signal id="N_PZ_294" negated="ON"/></pterm><pterm id="FB1_29"><signal id="init" negated="ON"/><signal id="yin9_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/></pterm><pterm id="FB1_30"><signal id="init" negated="ON"/><signal id="yin8_SPECSIG" negated="ON"/><signal id="yin7_SPECSIG" negated="ON"/><signal id="yin6_SPECSIG" negated="ON"/><signal id="yin5_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/><signal id="yin4_SPECSIG" negated="ON"/><signal id="yin2_SPECSIG" negated="ON"/></pterm><pterm id="FB1_31"><signal id="init" negated="ON"/><signal id="yin8_SPECSIG" negated="ON"/><signal id="yin7_SPECSIG" negated="ON"/><signal id="yin6_SPECSIG" negated="ON"/><signal id="yin5_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/><signal id="yin4_SPECSIG" negated="ON"/><signal id="yin3_SPECSIG" negated="ON"/></pterm><pterm id="FB1_32"><signal id="init" negated="ON"/><signal id="yin8_SPECSIG" negated="ON"/><signal id="yin7_SPECSIG" negated="ON"/><signal id="yin6_SPECSIG" negated="ON"/><signal id="yin5_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/><signal id="yin4_SPECSIG" negated="ON"/><signal id="yin1_SPECSIG" negated="ON"/><signal id="yin0_SPECSIG" negated="ON"/><signal id="N_PZ_257" negated="ON"/></pterm><pterm id="FB1_33"><signal id="init" negated="ON"/><signal id="yin8_SPECSIG"/><signal id="yin7_SPECSIG"/><signal id="yin6_SPECSIG"/><signal id="yin5_SPECSIG"/><signal id="inAddr_not0001"/><signal id="yin4_SPECSIG"/><signal id="N_PZ_294"/></pterm><pterm id="FB1_34"><signal id="inAddr_not0001" negated="ON"/><signal id="inAddr3_SPECSIG"/></pterm><pterm id="FB1_35"><signal id="N_PZ_294" negated="ON"/><signal id="yin3_SPECSIG"/><signal id="N_PZ_289"/></pterm><pterm id="FB1_36"><signal id="N_PZ_294" negated="ON"/><signal id="yin1_SPECSIG"/><signal id="yin0_SPECSIG"/><signal id="yin2_SPECSIG"/><signal id="N_PZ_257"/><signal id="N_PZ_289"/></pterm><pterm id="FB1_37"><signal id="yin8_SPECSIG"/></pterm><pterm id="FB1_38"><signal id="init" negated="ON"/><signal id="yin6_SPECSIG"/><signal id="yin5_SPECSIG" negated="ON"/><signal id="yin9_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/></pterm><pterm id="FB1_39"><signal id="init" negated="ON"/><signal id="yin6_SPECSIG"/><signal id="yin9_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/><signal id="yin4_SPECSIG" negated="ON"/></pterm><pterm id="FB1_40"><signal id="yin1_SPECSIG"/><signal id="yin0_SPECSIG"/><signal id="yin2_SPECSIG"/><signal id="yin3_SPECSIG"/><signal id="N_PZ_257"/></pterm><pterm id="FB1_41"><signal id="inAddr_not0001" negated="ON"/><signal id="inAddr6_SPECSIG"/></pterm><pterm id="FB1_42"><signal id="init" negated="ON"/><signal id="yin6_SPECSIG" negated="ON"/><signal id="yin5_SPECSIG"/><signal id="yin9_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/><signal id="yin4_SPECSIG"/><signal id="N_PZ_294"/></pterm><pterm id="FB1_43"><signal id="init" negated="ON"/><signal id="yin6_SPECSIG"/><signal id="yin9_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/><signal id="N_PZ_294" negated="ON"/></pterm><pterm id="FB1_44"><signal id="init" negated="ON"/><signal id="yin5_SPECSIG"/><signal id="yin9_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/><signal id="yin4_SPECSIG" negated="ON"/></pterm><pterm id="FB1_45"><signal id="inAddr_not0001" negated="ON"/><signal id="inAddr5_SPECSIG"/></pterm><pterm id="FB1_46"><signal id="init" negated="ON"/><signal id="yin5_SPECSIG" negated="ON"/><signal id="yin9_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/><signal id="yin4_SPECSIG"/><signal id="N_PZ_294"/></pterm><pterm id="FB1_47"><signal id="init" negated="ON"/><signal id="yin5_SPECSIG"/><signal id="yin9_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/><signal id="N_PZ_294" negated="ON"/></pterm><pterm id="FB1_48"><signal id="inAddr_not0001" negated="ON"/><signal id="inAddr2_SPECSIG"/></pterm><pterm id="FB1_49"><signal id="yin1_SPECSIG" negated="ON"/><signal id="yin2_SPECSIG"/><signal id="N_PZ_289"/></pterm><pterm id="FB1_50"><signal id="yin0_SPECSIG" negated="ON"/><signal id="yin2_SPECSIG"/><signal id="N_PZ_289"/></pterm><pterm id="FB1_51"><signal id="yin1_SPECSIG"/><signal id="yin0_SPECSIG"/><signal id="yin2_SPECSIG" negated="ON"/><signal id="N_PZ_257"/><signal id="N_PZ_289"/></pterm><pterm id="FB1_52"><signal id="yin2_SPECSIG"/><signal id="N_PZ_257" negated="ON"/><signal id="N_PZ_289"/></pterm><pterm id="FB1_53"><signal id="init" negated="ON"/><signal id="xin9_SPECSIG" negated="ON"/><signal id="xin7_SPECSIG"/><signal id="xin8_SPECSIG"/><signal id="inAddr_not0001"/><signal id="xin4_SPECSIG"/><signal id="xin5_SPECSIG"/><signal id="xin6_SPECSIG"/></pterm><pterm id="FB1_54"><signal id="init" negated="ON"/><signal id="xin9_SPECSIG"/><signal id="xin8_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/><signal id="N_PZ_257" negated="ON"/></pterm><pterm id="FB1_55"><signal id="inAddr_not0001" negated="ON"/><signal id="inAddr15_SPECSIG"/></pterm></PAL><equation id="dataReady" regUse="DFF"><d2><eq_pterm ptindx="FB1_0"/><eq_pterm ptindx="FB1_5"/><eq_pterm ptindx="FB1_1"/><eq_pterm ptindx="FB1_2"/><eq_pterm ptindx="FB1_3"/><eq_pterm ptindx="FB1_8"/><eq_pterm ptindx="FB1_6"/><eq_pterm ptindx="FB1_7"/><eq_pterm ptindx="FB1_4"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="inAddr3_SPECSIG" regUse="DFF"><d2><eq_pterm ptindx="FB1_34"/><eq_pterm ptindx="FB1_35"/><eq_pterm ptindx="FB1_36"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="Bout0_SPECSIG"><d2><eq_pterm ptindx="GND"/></d2></equation><equation id="Bout1_SPECSIG"><d2><eq_pterm ptindx="GND"/></d2></equation><equation id="Bout2_SPECSIG"><d2><eq_pterm ptindx="GND"/></d2></equation><equation id="init" regUse="TFFS_SPECSIG"><d1><eq_pterm ptindx="FB1_25"/></d1><clk><fastsig signal="clk"/></clk><prld ptindx="VCC"/></equation><equation id="N_PZ_289"><d2><eq_pterm ptindx="FB1_29"/><eq_pterm ptindx="FB1_33"/><eq_pterm ptindx="FB1_30"/><eq_pterm ptindx="FB1_31"/><eq_pterm ptindx="FB1_32"/></d2></equation><equation id="inAddr7_SPECSIG" regUse="DFF"><d2><eq_pterm ptindx="FB1_26"/><eq_pterm ptindx="FB1_22"/><eq_pterm ptindx="FB1_23"/><eq_pterm ptindx="FB1_24"/><eq_pterm ptindx="FB1_28"/><eq_pterm ptindx="FB1_27"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="inAddr9_SPECSIG" regUse="DFF"><d2><eq_pterm ptindx="FB1_19"/><eq_pterm ptindx="FB1_21"/><eq_pterm ptindx="FB1_20"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="inAddr8_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB1_37"/></d1><d2><eq_pterm ptindx="FB1_15"/><eq_pterm ptindx="FB1_14"/><eq_pterm ptindx="FB1_17"/><eq_pterm ptindx="FB1_16"/><eq_pterm ptindx="FB1_18"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="N_PZ_294"><d1><eq_pterm ptindx="FB1_40"/></d1></equation><equation id="inAddr15_SPECSIG" regUse="DFF"><d2><eq_pterm ptindx="FB1_55"/><eq_pterm ptindx="FB1_54"/><eq_pterm ptindx="FB1_53"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="inAddr2_SPECSIG" regUse="DFF"><d2><eq_pterm ptindx="FB1_48"/><eq_pterm ptindx="FB1_49"/><eq_pterm ptindx="FB1_50"/><eq_pterm ptindx="FB1_52"/><eq_pterm ptindx="FB1_51"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="flashRead_not00016"><d2><eq_pterm ptindx="FB1_10"/><eq_pterm ptindx="FB1_13"/><eq_pterm ptindx="FB1_11"/><eq_pterm ptindx="FB1_12"/><eq_pterm ptindx="FB1_9"/></d2></equation><equation id="inAddr5_SPECSIG" regUse="DFF"><d2><eq_pterm ptindx="FB1_45"/><eq_pterm ptindx="FB1_44"/><eq_pterm ptindx="FB1_47"/><eq_pterm ptindx="FB1_46"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="inAddr6_SPECSIG" regUse="DFF"><d2><eq_pterm ptindx="FB1_41"/><eq_pterm ptindx="FB1_38"/><eq_pterm ptindx="FB1_39"/><eq_pterm ptindx="FB1_43"/><eq_pterm ptindx="FB1_42"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation></fblock><fblock id="FB2" pinUse="9"><macrocell id="FB2_MC1" sigUse="2" signal="N_PZ_359"><eq_pterm ptindx="FB2_10"/></macrocell><macrocell id="FB2_MC2" pin="FB2_MC2_PIN14" sigUse="3" signal="flashAddr10_SPECSIG"><eq_pterm ptindx="FB2_0"/><eq_pterm ptindx="FB2_13"/></macrocell><macrocell id="FB2_MC3" pin="FB2_MC3_PIN15" sigUse="3" signal="flashAddr11_SPECSIG"><eq_pterm ptindx="FB2_1"/><eq_pterm ptindx="FB2_13"/></macrocell><macrocell id="FB2_MC4" pin="FB2_MC4_PIN16" sigUse="3" signal="flashAddr12_SPECSIG"><eq_pterm ptindx="FB2_2"/><eq_pterm ptindx="FB2_13"/></macrocell><macrocell id="FB2_MC5" pin="FB2_MC5_PIN17" sigUse="3" signal="flashAddr13_SPECSIG"><eq_pterm ptindx="FB2_3"/><eq_pterm ptindx="FB2_13"/></macrocell><macrocell id="FB2_MC6" pin="FB2_MC6_PIN18" sigUse="3" signal="flashAddr14_SPECSIG"><eq_pterm ptindx="FB2_4"/><eq_pterm ptindx="FB2_13"/></macrocell><macrocell id="FB2_MC7" sigUse="2" signal="flashstate_FSM_FFd4_SPECSIG"><eq_pterm ptindx="FB2_10"/></macrocell><macrocell id="FB2_MC8" sigUse="2" signal="flashstate_FSM_FFd2_SPECSIG"><eq_pterm ptindx="FB2_31"/></macrocell><macrocell id="FB2_MC9" sigUse="2" signal="flashstate_FSM_FFd3_SPECSIG"><eq_pterm ptindx="FB2_34"/></macrocell><macrocell id="FB2_MC10" sigUse="3" signal="N_PZ_260"><eq_pterm ptindx="FB2_13"/><eq_pterm ptindx="FB2_34"/></macrocell><macrocell id="FB2_MC11" pin="FB2_MC11_PIN19" sigUse="3" signal="flashAddr15_SPECSIG"><eq_pterm ptindx="FB2_5"/><eq_pterm ptindx="FB2_13"/></macrocell><macrocell id="FB2_MC12" sigUse="2" signal="flashstate_FSM_FFd1_SPECSIG"><eq_pterm ptindx="FB2_13"/></macrocell><macrocell id="FB2_MC13" pin="FB2_MC13_PIN22" sigUse="2" signal="flashdataReady_SPECSIG"><eq_pterm ptindx="FB2_9"/><eq_pterm ptindx="FB2_46"/></macrocell><macrocell id="FB2_MC14" pin="FB2_MC14_PIN23" sigUse="3" signal="flashAddr16_SPECSIG"><eq_pterm ptindx="FB2_6"/><eq_pterm ptindx="FB2_13"/></macrocell><macrocell id="FB2_MC15" pin="FB2_MC15_PIN24" sigUse="3" signal="flashAddr1_SPECSIG"><eq_pterm ptindx="FB2_7"/><eq_pterm ptindx="FB2_13"/></macrocell><macrocell id="FB2_MC16" pin="FB2_MC16_PIN27" sigUse="3" signal="flashAddr2_SPECSIG"><eq_pterm ptindx="FB2_8"/><eq_pterm ptindx="FB2_13"/></macrocell><fbinput id="FB2_I1" signal="N_PZ_359"/><fbinput id="FB2_I2" signal="flashstate_FSM_FFd1_SPECSIG"/><fbinput id="FB2_I3" signal="flashstate_FSM_FFd2_SPECSIG"/><fbinput id="FB2_I4" signal="flashstate_FSM_FFd3_SPECSIG"/><fbinput id="FB2_I5" signal="flashstate_FSM_FFd4_SPECSIG"/><fbinput id="FB2_I6" signal="flashRead"/><fbinput id="FB2_I7" signal="inAddr0_SPECSIG"/><fbinput id="FB2_I8" signal="inAddr10_SPECSIG"/><fbinput id="FB2_I9" signal="inAddr11_SPECSIG"/><fbinput id="FB2_I10" signal="inAddr12_SPECSIG"/><fbinput id="FB2_I11" signal="inAddr13_SPECSIG"/><fbinput id="FB2_I12" signal="inAddr14_SPECSIG"/><fbinput id="FB2_I13" signal="inAddr15_SPECSIG"/><fbinput id="FB2_I14" signal="inAddr1_SPECSIG"/><fbinput id="FB2_I15" signal="inAddr9_SPECSIG"/><PAL><pterm id="FB2_0"><signal id="inAddr9_SPECSIG"/></pterm><pterm id="FB2_1"><signal id="inAddr10_SPECSIG"/></pterm><pterm id="FB2_2"><signal id="inAddr11_SPECSIG"/></pterm><pterm id="FB2_3"><signal id="inAddr12_SPECSIG"/></pterm><pterm id="FB2_4"><signal id="inAddr13_SPECSIG"/></pterm><pterm id="FB2_5"><signal id="inAddr14_SPECSIG"/></pterm><pterm id="FB2_6"><signal id="inAddr15_SPECSIG"/></pterm><pterm id="FB2_7"><signal id="inAddr0_SPECSIG"/></pterm><pterm id="FB2_8"><signal id="inAddr1_SPECSIG"/></pterm><pterm id="FB2_9"><signal id="flashRead"/></pterm><pterm id="FB2_10"><signal id="flashRead"/><signal id="flashstate_FSM_FFd1_SPECSIG" negated="ON"/></pterm><pterm id="FB2_13"><signal id="flashRead"/><signal id="flashstate_FSM_FFd2_SPECSIG"/></pterm><pterm id="FB2_16"><signal id="flashRead"/><signal id="flashstate_FSM_FFd2_SPECSIG"/></pterm><pterm id="FB2_19"><signal id="flashRead"/><signal id="flashstate_FSM_FFd2_SPECSIG"/></pterm><pterm id="FB2_22"><signal id="flashRead"/><signal id="flashstate_FSM_FFd2_SPECSIG"/></pterm><pterm id="FB2_25"><signal id="flashRead"/><signal id="flashstate_FSM_FFd2_SPECSIG"/></pterm><pterm id="FB2_28"><signal id="flashRead"/><signal id="flashstate_FSM_FFd1_SPECSIG" negated="ON"/></pterm><pterm id="FB2_31"><signal id="flashRead"/><signal id="flashstate_FSM_FFd3_SPECSIG"/></pterm><pterm id="FB2_34"><signal id="flashRead"/><signal id="flashstate_FSM_FFd4_SPECSIG"/></pterm><pterm id="FB2_40"><signal id="flashRead"/><signal id="flashstate_FSM_FFd2_SPECSIG"/></pterm><pterm id="FB2_43"><signal id="flashRead"/><signal id="flashstate_FSM_FFd2_SPECSIG"/></pterm><pterm id="FB2_46"><signal id="N_PZ_359" negated="ON"/></pterm><pterm id="FB2_49"><signal id="flashRead"/><signal id="flashstate_FSM_FFd2_SPECSIG"/></pterm><pterm id="FB2_52"><signal id="flashRead"/><signal id="flashstate_FSM_FFd2_SPECSIG"/></pterm><pterm id="FB2_55"><signal id="flashRead"/><signal id="flashstate_FSM_FFd2_SPECSIG"/></pterm></PAL><equation id="N_PZ_359"><d1><eq_pterm ptindx="FB2_10"/></d1></equation><equation id="flashAddr10_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB2_0"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB2_13"/></ce><prld ptindx="GND"/></equation><equation id="flashAddr11_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB2_1"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB2_13"/></ce><prld ptindx="GND"/></equation><equation id="flashAddr12_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB2_2"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB2_13"/></ce><prld ptindx="GND"/></equation><equation id="flashAddr13_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB2_3"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB2_13"/></ce><prld ptindx="GND"/></equation><equation id="flashAddr14_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB2_4"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB2_13"/></ce><prld ptindx="GND"/></equation><equation id="flashstate_FSM_FFd4_SPECSIG" negated="ON" regUse="DFFS_SPECSIG"><d1><eq_pterm ptindx="FB2_10"/></d1><clk><fastsig signal="clk"/></clk><prld ptindx="VCC"/></equation><equation id="flashstate_FSM_FFd2_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB2_31"/></d1><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="flashstate_FSM_FFd3_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB2_34"/></d1><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="N_PZ_260"><d2><eq_pterm ptindx="FB2_13"/><eq_pterm ptindx="FB2_34"/></d2></equation><equation id="flashAddr15_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB2_5"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB2_13"/></ce><prld ptindx="GND"/></equation><equation id="flashstate_FSM_FFd1_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB2_13"/></d1><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="flashdataReady_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB2_9"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB2_46"/></ce><prld ptindx="GND"/></equation><equation id="flashAddr16_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB2_6"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB2_13"/></ce><prld ptindx="GND"/></equation><equation id="flashAddr1_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB2_7"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB2_13"/></ce><prld ptindx="GND"/></equation><equation id="flashAddr2_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB2_8"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB2_13"/></ce><prld ptindx="GND"/></equation></fblock><fblock id="FB3" pinUse="11"><macrocell id="FB3_MC1" sigUse="8" signal="inAddr13_SPECSIG"><eq_pterm ptindx="FB3_34"/><eq_pterm ptindx="FB3_30"/><eq_pterm ptindx="FB3_31"/><eq_pterm ptindx="FB3_33"/><eq_pterm ptindx="FB3_32"/></macrocell><macrocell id="FB3_MC2" pin="FB3_MC2_PIN2" sigUse="3" signal="flashAddr5_SPECSIG"><eq_pterm ptindx="FB3_2"/><eq_pterm ptindx="FB3_13"/></macrocell><macrocell id="FB3_MC3" pin="FB3_MC3_PIN1" sigUse="3" signal="flashAddr3_SPECSIG"><eq_pterm ptindx="FB3_0"/><eq_pterm ptindx="FB3_13"/></macrocell><macrocell id="FB3_MC4" pin="FB3_MC4_PIN99" sigUse="3" signal="flashAddr4_SPECSIG"><eq_pterm ptindx="FB3_1"/><eq_pterm ptindx="FB3_13"/></macrocell><macrocell id="FB3_MC5" pin="FB3_MC5_PIN97" sigUse="3" signal="flashAddr6_SPECSIG"><eq_pterm ptindx="FB3_3"/><eq_pterm ptindx="FB3_13"/></macrocell><macrocell id="FB3_MC6" pin="FB3_MC6_PIN96" sigUse="3" signal="flashAddr7_SPECSIG"><eq_pterm ptindx="FB3_4"/><eq_pterm ptindx="FB3_13"/></macrocell><macrocell id="FB3_MC7" pin="FB3_MC7_PIN95" sigUse="3" signal="flashAddr8_SPECSIG"><eq_pterm ptindx="FB3_5"/><eq_pterm ptindx="FB3_13"/></macrocell><macrocell id="FB3_MC8" sigUse="9" signal="inAddr14_SPECSIG"><eq_pterm ptindx="FB3_29"/><eq_pterm ptindx="FB3_23"/><eq_pterm ptindx="FB3_21"/><eq_pterm ptindx="FB3_24"/><eq_pterm ptindx="FB3_27"/><eq_pterm ptindx="FB3_26"/></macrocell><macrocell id="FB3_MC9" sigUse="8" signal="inAddr11_SPECSIG"><eq_pterm ptindx="FB3_20"/><eq_pterm ptindx="FB3_17"/><eq_pterm ptindx="FB3_14"/><eq_pterm ptindx="FB3_18"/><eq_pterm ptindx="FB3_15"/></macrocell><macrocell id="FB3_MC10" sigUse="7" signal="inAddr10_SPECSIG"><eq_pterm ptindx="FB3_12"/><eq_pterm ptindx="FB3_10"/><eq_pterm ptindx="FB3_11"/></macrocell><macrocell id="FB3_MC11" pin="FB3_MC11_PIN94" sigUse="3" signal="flashAddr9_SPECSIG"><eq_pterm ptindx="FB3_6"/><eq_pterm ptindx="FB3_13"/></macrocell><macrocell id="FB3_MC12" sigUse="6" signal="inAddr4_SPECSIG"><eq_pterm ptindx="FB3_7"/><eq_pterm ptindx="FB3_9"/><eq_pterm ptindx="FB3_8"/></macrocell><macrocell id="FB3_MC13" pin="FB3_MC13_PIN93" sigUse="6" signal="inAddr1_SPECSIG"><eq_pterm ptindx="FB3_46"/><eq_pterm ptindx="FB3_47"/><eq_pterm ptindx="FB3_49"/><eq_pterm ptindx="FB3_48"/></macrocell><macrocell id="FB3_MC14" pin="FB3_MC14_PIN92" sigUse="5" signal="inAddr0_SPECSIG"><eq_pterm ptindx="FB3_43"/><eq_pterm ptindx="FB3_45"/><eq_pterm ptindx="FB3_44"/></macrocell><macrocell id="FB3_MC15" pin="FB3_MC15_PIN91" sigUse="7" signal="inAddr12_SPECSIG"><eq_pterm ptindx="FB3_42"/><eq_pterm ptindx="FB3_38"/><eq_pterm ptindx="FB3_39"/><eq_pterm ptindx="FB3_41"/></macrocell><macrocell id="FB3_MC16" pin="FB3_MC16_PIN90" sigUse="6" signal="N_PZ_257"><eq_pterm ptindx="FB3_55"/><eq_pterm ptindx="FB3_35"/><eq_pterm ptindx="FB3_36"/><eq_pterm ptindx="FB3_37"/></macrocell><fbinput id="FB3_I1" signal="N_PZ_257"/><fbinput id="FB3_I2" signal="N_PZ_289"/><fbinput id="FB3_I3" signal="N_PZ_294"/><fbinput id="FB3_I4" signal="flashstate_FSM_FFd2_SPECSIG"/><fbinput id="FB3_I5" signal="flashRead"/><fbinput id="FB3_I6" signal="inAddr0_SPECSIG"/><fbinput id="FB3_I7" signal="inAddr10_SPECSIG"/><fbinput id="FB3_I8" signal="inAddr11_SPECSIG"/><fbinput id="FB3_I9" signal="inAddr12_SPECSIG"/><fbinput id="FB3_I10" signal="inAddr13_SPECSIG"/><fbinput id="FB3_I11" signal="inAddr14_SPECSIG"/><fbinput id="FB3_I12" signal="inAddr1_SPECSIG"/><fbinput id="FB3_I13" signal="inAddr2_SPECSIG"/><fbinput id="FB3_I14" signal="inAddr3_SPECSIG"/><fbinput id="FB3_I15" signal="inAddr4_SPECSIG"/><fbinput id="FB3_I16" signal="inAddr5_SPECSIG"/><fbinput id="FB3_I17" signal="inAddr6_SPECSIG"/><fbinput id="FB3_I18" signal="inAddr7_SPECSIG"/><fbinput id="FB3_I19" signal="inAddr8_SPECSIG"/><fbinput id="FB3_I20" signal="inAddr_not0001"/><fbinput id="FB3_I21" signal="init"/><fbinput id="FB3_I22" signal="xin4_SPECSIG"/><fbinput id="FB3_I23" signal="xin5_SPECSIG"/><fbinput id="FB3_I24" signal="xin6_SPECSIG"/><fbinput id="FB3_I25" signal="xin7_SPECSIG"/><fbinput id="FB3_I26" signal="xin8_SPECSIG"/><fbinput id="FB3_I27" signal="xin9_SPECSIG"/><fbinput id="FB3_I28" signal="yin0_SPECSIG"/><fbinput id="FB3_I29" signal="yin1_SPECSIG"/><fbinput id="FB3_I30" signal="yin4_SPECSIG"/><fbinput id="FB3_I31" signal="yin9_SPECSIG"/><PAL><pterm id="FB3_0"><signal id="inAddr2_SPECSIG"/></pterm><pterm id="FB3_1"><signal id="inAddr3_SPECSIG"/></pterm><pterm id="FB3_2"><signal id="inAddr4_SPECSIG"/></pterm><pterm id="FB3_3"><signal id="inAddr5_SPECSIG"/></pterm><pterm id="FB3_4"><signal id="inAddr6_SPECSIG"/></pterm><pterm id="FB3_5"><signal id="inAddr7_SPECSIG"/></pterm><pterm id="FB3_6"><signal id="inAddr8_SPECSIG"/></pterm><pterm id="FB3_7"><signal id="inAddr_not0001" negated="ON"/><signal id="inAddr4_SPECSIG"/></pterm><pterm id="FB3_8"><signal id="init" negated="ON"/><signal id="yin9_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/><signal id="yin4_SPECSIG" negated="ON"/><signal id="N_PZ_294"/></pterm><pterm id="FB3_9"><signal id="init" negated="ON"/><signal id="yin9_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/><signal id="yin4_SPECSIG"/><signal id="N_PZ_294" negated="ON"/></pterm><pterm id="FB3_10"><signal id="init" negated="ON"/><signal id="xin9_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/><signal id="xin4_SPECSIG" negated="ON"/></pterm><pterm id="FB3_11"><signal id="init" negated="ON"/><signal id="xin7_SPECSIG" negated="ON"/><signal id="xin8_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/><signal id="xin4_SPECSIG" negated="ON"/></pterm><pterm id="FB3_12"><signal id="inAddr_not0001" negated="ON"/><signal id="inAddr10_SPECSIG"/></pterm><pterm id="FB3_13"><signal id="flashRead"/><signal id="flashstate_FSM_FFd2_SPECSIG"/></pterm><pterm id="FB3_14"><signal id="init" negated="ON"/><signal id="xin9_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/><signal id="xin4_SPECSIG" negated="ON"/><signal id="xin5_SPECSIG"/></pterm><pterm id="FB3_15"><signal id="init" negated="ON"/><signal id="xin7_SPECSIG" negated="ON"/><signal id="xin8_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/><signal id="xin4_SPECSIG" negated="ON"/><signal id="xin5_SPECSIG"/></pterm><pterm id="FB3_16"><signal id="flashRead"/><signal id="flashstate_FSM_FFd2_SPECSIG"/></pterm><pterm id="FB3_17"><signal id="init" negated="ON"/><signal id="xin9_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/><signal id="xin4_SPECSIG"/><signal id="xin5_SPECSIG" negated="ON"/></pterm><pterm id="FB3_18"><signal id="init" negated="ON"/><signal id="xin7_SPECSIG" negated="ON"/><signal id="xin8_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/><signal id="xin4_SPECSIG"/><signal id="xin5_SPECSIG" negated="ON"/></pterm><pterm id="FB3_19"><signal id="flashRead"/><signal id="flashstate_FSM_FFd2_SPECSIG"/></pterm><pterm id="FB3_20"><signal id="inAddr_not0001" negated="ON"/><signal id="inAddr11_SPECSIG"/></pterm><pterm id="FB3_21"><signal id="init" negated="ON"/><signal id="xin9_SPECSIG" negated="ON"/><signal id="xin7_SPECSIG"/><signal id="xin8_SPECSIG"/><signal id="inAddr_not0001"/><signal id="xin4_SPECSIG" negated="ON"/></pterm><pterm id="FB3_22"><signal id="flashRead"/><signal id="flashstate_FSM_FFd2_SPECSIG"/></pterm><pterm id="FB3_23"><signal id="init" negated="ON"/><signal id="xin9_SPECSIG" negated="ON"/><signal id="xin7_SPECSIG" negated="ON"/><signal id="xin8_SPECSIG"/><signal id="inAddr_not0001"/></pterm><pterm id="FB3_24"><signal id="init" negated="ON"/><signal id="xin9_SPECSIG" negated="ON"/><signal id="xin7_SPECSIG"/><signal id="xin8_SPECSIG"/><signal id="inAddr_not0001"/><signal id="xin5_SPECSIG" negated="ON"/></pterm><pterm id="FB3_25"><signal id="flashRead"/><signal id="flashstate_FSM_FFd2_SPECSIG"/></pterm><pterm id="FB3_26"><signal id="init" negated="ON"/><signal id="xin9_SPECSIG" negated="ON"/><signal id="xin7_SPECSIG"/><signal id="xin8_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/><signal id="xin4_SPECSIG"/><signal id="xin5_SPECSIG"/><signal id="xin6_SPECSIG"/></pterm><pterm id="FB3_27"><signal id="init" negated="ON"/><signal id="xin9_SPECSIG" negated="ON"/><signal id="xin7_SPECSIG"/><signal id="xin8_SPECSIG"/><signal id="inAddr_not0001"/><signal id="xin6_SPECSIG" negated="ON"/></pterm><pterm id="FB3_28"><signal id="flashRead"/><signal id="flashstate_FSM_FFd2_SPECSIG"/></pterm><pterm id="FB3_29"><signal id="inAddr_not0001" negated="ON"/><signal id="inAddr14_SPECSIG"/></pterm><pterm id="FB3_30"><signal id="init" negated="ON"/><signal id="xin9_SPECSIG" negated="ON"/><signal id="xin7_SPECSIG"/><signal id="inAddr_not0001"/><signal id="xin4_SPECSIG" negated="ON"/></pterm><pterm id="FB3_31"><signal id="init" negated="ON"/><signal id="xin9_SPECSIG" negated="ON"/><signal id="xin7_SPECSIG"/><signal id="inAddr_not0001"/><signal id="xin5_SPECSIG" negated="ON"/></pterm><pterm id="FB3_32"><signal id="init" negated="ON"/><signal id="xin9_SPECSIG" negated="ON"/><signal id="xin7_SPECSIG" negated="ON"/><signal id="inAddr_not0001"/><signal id="xin4_SPECSIG"/><signal id="xin5_SPECSIG"/><signal id="xin6_SPECSIG"/></pterm><pterm id="FB3_33"><signal id="init" negated="ON"/><signal id="xin9_SPECSIG" negated="ON"/><signal id="xin7_SPECSIG"/><signal id="inAddr_not0001"/><signal id="xin6_SPECSIG" negated="ON"/></pterm><pterm id="FB3_34"><signal id="inAddr_not0001" negated="ON"/><signal id="inAddr13_SPECSIG"/></pterm><pterm id="FB3_35"><signal id="xin9_SPECSIG"/><signal id="xin7_SPECSIG"/><signal id="xin8_SPECSIG" negated="ON"/></pterm><pterm id="FB3_36"><signal id="xin9_SPECSIG"/><signal id="xin7_SPECSIG"/><signal id="xin8_SPECSIG"/><signal id="xin4_SPECSIG"/><signal id="xin5_SPECSIG"/><signal id="xin6_SPECSIG"/></pterm><pterm id="FB3_37"><signal id="xin9_SPECSIG"/><signal id="xin7_SPECSIG" negated="ON"/><signal id="xin8_SPECSIG" negated="ON"/><signal id="xin4_SPECSIG"/><signal id="xin5_SPECSIG"/><signal id="xin6_SPECSIG"/></pterm><pterm id="FB3_38"><signal id="init" negated="ON"/><signal id="inAddr_not0001"/><signal id="N_PZ_257" negated="ON"/><signal id="xin4_SPECSIG" negated="ON"/><signal id="xin6_SPECSIG"/></pterm><pterm id="FB3_39"><signal id="init" negated="ON"/><signal id="inAddr_not0001"/><signal id="N_PZ_257" negated="ON"/><signal id="xin5_SPECSIG" negated="ON"/><signal id="xin6_SPECSIG"/></pterm><pterm id="FB3_40"><signal id="flashRead"/><signal id="flashstate_FSM_FFd2_SPECSIG"/></pterm><pterm id="FB3_41"><signal id="init" negated="ON"/><signal id="inAddr_not0001"/><signal id="N_PZ_257" negated="ON"/><signal id="xin4_SPECSIG"/><signal id="xin5_SPECSIG"/><signal id="xin6_SPECSIG" negated="ON"/></pterm><pterm id="FB3_42"><signal id="inAddr_not0001" negated="ON"/><signal id="inAddr12_SPECSIG"/></pterm><pterm id="FB3_43"><signal id="inAddr_not0001" negated="ON"/><signal id="inAddr0_SPECSIG"/></pterm><pterm id="FB3_44"><signal id="yin0_SPECSIG" negated="ON"/><signal id="N_PZ_257"/><signal id="N_PZ_289"/></pterm><pterm id="FB3_45"><signal id="yin0_SPECSIG"/><signal id="N_PZ_257" negated="ON"/><signal id="N_PZ_289"/></pterm><pterm id="FB3_46"><signal id="inAddr_not0001" negated="ON"/><signal id="inAddr1_SPECSIG"/></pterm><pterm id="FB3_47"><signal id="yin1_SPECSIG"/><signal id="yin0_SPECSIG" negated="ON"/><signal id="N_PZ_289"/></pterm><pterm id="FB3_48"><signal id="yin1_SPECSIG" negated="ON"/><signal id="yin0_SPECSIG"/><signal id="N_PZ_257"/><signal id="N_PZ_289"/></pterm><pterm id="FB3_49"><signal id="yin1_SPECSIG"/><signal id="N_PZ_257" negated="ON"/><signal id="N_PZ_289"/></pterm><pterm id="FB3_55"><signal id="xin9_SPECSIG"/><signal id="xin8_SPECSIG"/></pterm></PAL><equation id="inAddr13_SPECSIG" regUse="DFF"><d2><eq_pterm ptindx="FB3_34"/><eq_pterm ptindx="FB3_30"/><eq_pterm ptindx="FB3_31"/><eq_pterm ptindx="FB3_33"/><eq_pterm ptindx="FB3_32"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="flashAddr5_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB3_2"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB3_13"/></ce><prld ptindx="GND"/></equation><equation id="flashAddr3_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB3_0"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB3_13"/></ce><prld ptindx="GND"/></equation><equation id="flashAddr4_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB3_1"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB3_13"/></ce><prld ptindx="GND"/></equation><equation id="flashAddr6_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB3_3"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB3_13"/></ce><prld ptindx="GND"/></equation><equation id="flashAddr7_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB3_4"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB3_13"/></ce><prld ptindx="GND"/></equation><equation id="flashAddr8_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB3_5"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB3_13"/></ce><prld ptindx="GND"/></equation><equation id="inAddr14_SPECSIG" regUse="DFF"><d2><eq_pterm ptindx="FB3_29"/><eq_pterm ptindx="FB3_23"/><eq_pterm ptindx="FB3_21"/><eq_pterm ptindx="FB3_24"/><eq_pterm ptindx="FB3_27"/><eq_pterm ptindx="FB3_26"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="inAddr11_SPECSIG" regUse="DFF"><d2><eq_pterm ptindx="FB3_20"/><eq_pterm ptindx="FB3_17"/><eq_pterm ptindx="FB3_14"/><eq_pterm ptindx="FB3_18"/><eq_pterm ptindx="FB3_15"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="inAddr10_SPECSIG" regUse="DFF"><d2><eq_pterm ptindx="FB3_12"/><eq_pterm ptindx="FB3_10"/><eq_pterm ptindx="FB3_11"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="flashAddr9_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB3_6"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB3_13"/></ce><prld ptindx="GND"/></equation><equation id="inAddr4_SPECSIG" regUse="DFF"><d2><eq_pterm ptindx="FB3_7"/><eq_pterm ptindx="FB3_9"/><eq_pterm ptindx="FB3_8"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="inAddr1_SPECSIG" regUse="DFF"><d2><eq_pterm ptindx="FB3_46"/><eq_pterm ptindx="FB3_47"/><eq_pterm ptindx="FB3_49"/><eq_pterm ptindx="FB3_48"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="inAddr0_SPECSIG" regUse="DFF"><d2><eq_pterm ptindx="FB3_43"/><eq_pterm ptindx="FB3_45"/><eq_pterm ptindx="FB3_44"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="inAddr12_SPECSIG" regUse="DFF"><d2><eq_pterm ptindx="FB3_42"/><eq_pterm ptindx="FB3_38"/><eq_pterm ptindx="FB3_39"/><eq_pterm ptindx="FB3_41"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="N_PZ_257"><d1><eq_pterm ptindx="FB3_55"/></d1><d2><eq_pterm ptindx="FB3_35"/><eq_pterm ptindx="FB3_36"/><eq_pterm ptindx="FB3_37"/></d2></equation></fblock><fblock id="FB4" pinUse="11"><macrocell id="FB4_MC1" pin="FB4_MC1_PIN28" sigUse="4" signal="flashOE"><eq_pterm ptindx="FB4_1"/><eq_pterm ptindx="FB4_2"/></macrocell><macrocell id="FB4_MC2"/><macrocell id="FB4_MC3"/><macrocell id="FB4_MC4" pin="FB4_MC4_PIN29" sigUse="4" signal="flashWE"><eq_pterm ptindx="FB4_3"/><eq_pterm ptindx="FB4_4"/></macrocell><macrocell id="FB4_MC5" pin="FB4_MC5_PIN30" sigUse="2" signal="flashData10_SPECSIG"><eq_pterm ptindx="FB4_0"/><eq_pterm ptindx="FB4_22"/></macrocell><macrocell id="FB4_MC6" pin="FB4_MC6_PIN32" sigUse="2" signal="flashData11_SPECSIG"><eq_pterm ptindx="FB4_0"/><eq_pterm ptindx="FB4_22"/></macrocell><macrocell id="FB4_MC7" pin="FB4_MC7_PIN33" sigUse="2" signal="flashData12_SPECSIG"><eq_pterm ptindx="FB4_0"/><eq_pterm ptindx="FB4_22"/></macrocell><macrocell id="FB4_MC8" sigUse="3" signal="inAddr_not0001"><eq_pterm ptindx="FB4_31"/></macrocell><macrocell id="FB4_MC9" sigUse="4" signal="nextBufferReady"><eq_pterm ptindx="FB4_34"/></macrocell><macrocell id="FB4_MC10" sigUse="3" signal="flashRead"><eq_pterm ptindx="FB4_5"/><eq_pterm ptindx="FB4_37"/></macrocell><macrocell id="FB4_MC11" pin="FB4_MC11_PIN34" sigUse="2" signal="flashData13_SPECSIG"><eq_pterm ptindx="FB4_0"/><eq_pterm ptindx="FB4_22"/></macrocell><macrocell id="FB4_MC12" pin="FB4_MC12_PIN35" sigUse="2" signal="flashData14_SPECSIG"><eq_pterm ptindx="FB4_0"/><eq_pterm ptindx="FB4_22"/></macrocell><macrocell id="FB4_MC13" pin="FB4_MC13_PIN36" sigUse="2" signal="flashData15_SPECSIG"><eq_pterm ptindx="FB4_0"/><eq_pterm ptindx="FB4_22"/></macrocell><macrocell id="FB4_MC14" pin="FB4_MC14_PIN37" sigUse="2" signal="flashData8_SPECSIG"><eq_pterm ptindx="FB4_0"/><eq_pterm ptindx="FB4_22"/></macrocell><macrocell id="FB4_MC15" pin="FB4_MC15_PIN39" sigUse="2" signal="flashData9_SPECSIG"><eq_pterm ptindx="FB4_0"/><eq_pterm ptindx="FB4_22"/></macrocell><macrocell id="FB4_MC16" pin="FB4_MC16_PIN40" sigUse="3" signal="flashData7_SPECSIG"><eq_pterm ptindx="FB4_55"/></macrocell><fbinput id="FB4_I1" signal="N_PZ_260"/><fbinput id="FB4_I2" signal="flashdataReady_SPECSIG"/><fbinput id="FB4_I3" signal="flashstate_FSM_FFd1_SPECSIG"/><fbinput id="FB4_I4" signal="flashstate_FSM_FFd2_SPECSIG"/><fbinput id="FB4_I5" signal="flashstate_FSM_FFd3_SPECSIG"/><fbinput id="FB4_I6" signal="flashstate_FSM_FFd4_SPECSIG"/><fbinput id="FB4_I7" signal="flashData7_SPECSIG"/><fbinput id="FB4_I8" signal="flashData9_SPECSIG"/><fbinput id="FB4_I9" signal="flashOE"/><fbinput id="FB4_I10" signal="flashRead"/><fbinput id="FB4_I11" signal="flashRead_not00016"/><fbinput id="FB4_I12" signal="flashWE"/><fbinput id="FB4_I13" signal="init"/><fbinput id="FB4_I14" signal="pause"/><PAL><pterm id="FB4_0"><signal id="flashstate_FSM_FFd4_SPECSIG" negated="ON"/></pterm><pterm id="FB4_1"><signal id="flashRead"/><signal id="flashstate_FSM_FFd1_SPECSIG"/><signal id="flashOE" negated="ON"/></pterm><pterm id="FB4_2"><signal id="flashRead"/><signal id="flashstate_FSM_FFd1_SPECSIG" negated="ON"/><signal id="flashstate_FSM_FFd2_SPECSIG"/><signal id="flashOE"/></pterm><pterm id="FB4_3"><signal id="flashRead"/><signal id="flashstate_FSM_FFd3_SPECSIG"/><signal id="flashWE" negated="ON"/></pterm><pterm id="FB4_4"><signal id="flashRead"/><signal id="flashstate_FSM_FFd3_SPECSIG" negated="ON"/><signal id="flashstate_FSM_FFd4_SPECSIG"/><signal id="flashWE"/></pterm><pterm id="FB4_5"><signal id="flashdataReady_SPECSIG" negated="ON"/></pterm><pterm id="FB4_7"><signal id="flashData9_SPECSIG" negated="ON"/></pterm><pterm id="FB4_22"><signal id="N_PZ_260"/></pterm><pterm id="FB4_25"><signal id="N_PZ_260"/></pterm><pterm id="FB4_28"><signal id="N_PZ_260"/></pterm><pterm id="FB4_31"><signal id="pause" negated="ON"/><signal id="flashdataReady_SPECSIG" negated="ON"/><signal id="flashRead_not00016" negated="ON"/></pterm><pterm id="FB4_34"><signal id="pause" negated="ON"/><signal id="init" negated="ON"/><signal id="flashdataReady_SPECSIG"/><signal id="flashRead_not00016" negated="ON"/></pterm><pterm id="FB4_37"><signal id="pause" negated="ON"/><signal id="flashRead_not00016" negated="ON"/></pterm><pterm id="FB4_40"><signal id="N_PZ_260"/></pterm><pterm id="FB4_43"><signal id="N_PZ_260"/></pterm><pterm id="FB4_46"><signal id="N_PZ_260"/></pterm><pterm id="FB4_49"><signal id="N_PZ_260"/></pterm><pterm id="FB4_52"><signal id="N_PZ_260"/></pterm><pterm id="FB4_55"><signal id="flashData7_SPECSIG" negated="ON"/><signal id="N_PZ_260" negated="ON"/></pterm></PAL><bct id="FB4_bct7" use="CTE"><eq_pterm ptindx="FB4_7"/></bct><equation id="flashOE" regUse="TFF"><d2><eq_pterm ptindx="FB4_1"/><eq_pterm ptindx="FB4_2"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="flashWE" regUse="TFF"><d2><eq_pterm ptindx="FB4_3"/><eq_pterm ptindx="FB4_4"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="flashData10_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB4_0"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB4_22"/></ce><prld ptindx="GND"/></equation><equation id="flashData11_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB4_0"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB4_22"/></ce><prld ptindx="GND"/></equation><equation id="flashData12_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB4_0"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB4_22"/></ce><prld ptindx="GND"/></equation><equation id="inAddr_not0001"><d1><eq_pterm ptindx="FB4_31"/></d1></equation><equation id="nextBufferReady" regUse="TFF"><d1><eq_pterm ptindx="FB4_34"/></d1><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="flashRead" regUse="DEFF"><d2><eq_pterm ptindx="FB4_5"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB4_37"/></ce><prld ptindx="GND"/></equation><equation id="flashData13_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB4_0"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB4_22"/></ce><prld ptindx="GND"/></equation><equation id="flashData14_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB4_0"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB4_22"/></ce><prld ptindx="GND"/></equation><equation id="flashData15_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB4_0"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB4_22"/></ce><prld ptindx="GND"/></equation><equation id="flashData8_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB4_0"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB4_22"/></ce><prld ptindx="GND"/></equation><equation id="flashData9_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB4_0"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB4_22"/></ce><prld ptindx="GND"/></equation><equation id="flashData7_SPECSIG" negated="ON" regUse="DFF"><d1><eq_pterm ptindx="FB4_55"/></d1><clk><fastsig signal="clk"/></clk><oe><eq_pterm ptindx="FB4_7"/></oe><prld ptindx="GND"/></equation></fblock><fblock id="FB5" pinUse="10"><macrocell id="FB5_MC1" pin="FB5_MC1_PIN65" sigUse="2" signal="flashData0_SPECSIG"><eq_pterm ptindx="FB5_10"/></macrocell><macrocell id="FB5_MC2" pin="FB5_MC2_PIN66" sigUse="2" signal="flashData1_SPECSIG"><eq_pterm ptindx="FB5_10"/></macrocell><macrocell id="FB5_MC3" pin="FB5_MC3_PIN67" sigUse="2" signal="flashData2_SPECSIG"><eq_pterm ptindx="FB5_10"/></macrocell><macrocell id="FB5_MC4"/><macrocell id="FB5_MC5" pin="FB5_MC5_PIN68" sigUse="2" signal="flashData3_SPECSIG"><eq_pterm ptindx="FB5_10"/></macrocell><macrocell id="FB5_MC6"/><macrocell id="FB5_MC7" pin="FB5_MC7_PIN70" sigUse="2" signal="flashData4_SPECSIG"><eq_pterm ptindx="FB5_10"/></macrocell><macrocell id="FB5_MC8"/><macrocell id="FB5_MC9"/><macrocell id="FB5_MC10"/><macrocell id="FB5_MC11" pin="FB5_MC11_PIN71" sigUse="2" signal="flashData5_SPECSIG"><eq_pterm ptindx="FB5_10"/></macrocell><macrocell id="FB5_MC12" pin="FB5_MC12_PIN72" sigUse="2" signal="flashData6_SPECSIG"><eq_pterm ptindx="FB5_10"/></macrocell><macrocell id="FB5_MC13" pin="FB5_MC13_PIN73" sigUse="0" signal="Gout0_SPECSIG"/><macrocell id="FB5_MC14" pin="FB5_MC14_PIN74" sigUse="0" signal="Gout1_SPECSIG"/><macrocell id="FB5_MC15" pin="FB5_MC15_PIN76" sigUse="0" signal="Gout2_SPECSIG"/><macrocell id="FB5_MC16"/><fbinput id="FB5_I1" signal="flashData7_SPECSIG"/><fbinput id="FB5_I2" signal="flashData9_SPECSIG"/><PAL><pterm id="FB5_7"><signal id="flashData9_SPECSIG" negated="ON"/></pterm><pterm id="FB5_10"><signal id="flashData7_SPECSIG"/></pterm><pterm id="FB5_13"><signal id="flashData7_SPECSIG"/></pterm><pterm id="FB5_16"><signal id="flashData7_SPECSIG"/></pterm><pterm id="FB5_22"><signal id="flashData7_SPECSIG"/></pterm><pterm id="FB5_28"><signal id="flashData7_SPECSIG"/></pterm><pterm id="FB5_40"><signal id="flashData7_SPECSIG"/></pterm><pterm id="FB5_43"><signal id="flashData7_SPECSIG"/></pterm></PAL><bct id="FB5_bct7" use="CTE"><eq_pterm ptindx="FB5_7"/></bct><equation id="flashData0_SPECSIG"><d1><eq_pterm ptindx="FB5_10"/></d1><oe><eq_pterm ptindx="FB5_7"/></oe></equation><equation id="flashData1_SPECSIG"><d1><eq_pterm ptindx="FB5_10"/></d1><oe><eq_pterm ptindx="FB5_7"/></oe></equation><equation id="flashData2_SPECSIG"><d1><eq_pterm ptindx="FB5_10"/></d1><oe><eq_pterm ptindx="FB5_7"/></oe></equation><equation id="flashData3_SPECSIG"><d1><eq_pterm ptindx="FB5_10"/></d1><oe><eq_pterm ptindx="FB5_7"/></oe></equation><equation id="flashData4_SPECSIG"><d1><eq_pterm ptindx="FB5_10"/></d1><oe><eq_pterm ptindx="FB5_7"/></oe></equation><equation id="flashData5_SPECSIG"><d1><eq_pterm ptindx="FB5_10"/></d1><oe><eq_pterm ptindx="FB5_7"/></oe></equation><equation id="flashData6_SPECSIG"><d1><eq_pterm ptindx="FB5_10"/></d1><oe><eq_pterm ptindx="FB5_7"/></oe></equation><equation id="Gout0_SPECSIG"><d2><eq_pterm ptindx="GND"/></d2></equation><equation id="Gout1_SPECSIG"><d2><eq_pterm ptindx="GND"/></d2></equation><equation id="Gout2_SPECSIG"><d2><eq_pterm ptindx="GND"/></d2></equation></fblock><fblock id="FB6" pinUse="9"><macrocell id="FB6_MC1" pin="FB6_MC1_PIN64" sigUse="0" signal="Rout0_SPECSIG"/><macrocell id="FB6_MC2" pin="FB6_MC2_PIN63" sigUse="0" signal="Rout1_SPECSIG"/><macrocell id="FB6_MC3" pin="FB6_MC3_PIN61" sigUse="0" signal="Rout2_SPECSIG"/><macrocell id="FB6_MC4" pin="FB6_MC4_PIN60" sigUse="0" signal="flashAddr0_SPECSIG"/><macrocell id="FB6_MC5" pin="FB6_MC5_PIN59" sigUse="0" signal="flashAddr17_SPECSIG"/><macrocell id="FB6_MC6" pin="FB6_MC6_PIN58" sigUse="0" signal="flashAddr18_SPECSIG"/><macrocell id="FB6_MC7"/><macrocell id="FB6_MC8"/><macrocell id="FB6_MC9"/><macrocell id="FB6_MC10"/><macrocell id="FB6_MC11"/><macrocell id="FB6_MC12" pin="FB6_MC12_PIN56" sigUse="0" signal="flashAddr19_SPECSIG"/><macrocell id="FB6_MC13"/><macrocell id="FB6_MC14" pin="FB6_MC14_PIN55" sigUse="0" signal="flashAddr20_SPECSIG"/><macrocell id="FB6_MC15"/><macrocell id="FB6_MC16" pin="FB6_MC16_PIN54" sigUse="0" signal="flashAddr21_SPECSIG"/><PAL/><equation id="Rout0_SPECSIG"><d2><eq_pterm ptindx="GND"/></d2></equation><equation id="Rout1_SPECSIG"><d2><eq_pterm ptindx="GND"/></d2></equation><equation id="Rout2_SPECSIG"><d2><eq_pterm ptindx="GND"/></d2></equation><equation id="flashAddr0_SPECSIG"><d2><eq_pterm ptindx="GND"/></d2></equation><equation id="flashAddr17_SPECSIG"><d2><eq_pterm ptindx="GND"/></d2></equation><equation id="flashAddr18_SPECSIG"><d2><eq_pterm ptindx="GND"/></d2></equation><equation id="flashAddr19_SPECSIG"><d2><eq_pterm ptindx="GND"/></d2></equation><equation id="flashAddr20_SPECSIG"><d2><eq_pterm ptindx="GND"/></d2></equation><equation id="flashAddr21_SPECSIG"><d2><eq_pterm ptindx="GND"/></d2></equation></fblock><fblock id="FB7" pinUse="10"><macrocell id="FB7_MC1" pin="FB7_MC1_PIN77" sigUse="0" signal="flashAddr22_SPECSIG"/><macrocell id="FB7_MC2" pin="FB7_MC2_PIN78" sigUse="0" signal="flashCE0"/><macrocell id="FB7_MC3"/><macrocell id="FB7_MC4" pin="FB7_MC4_PIN79"/><macrocell id="FB7_MC5" pin="FB7_MC5_PIN80"/><macrocell id="FB7_MC6" pin="FB7_MC6_PIN81"/><macrocell id="FB7_MC7"/><macrocell id="FB7_MC8"/><macrocell id="FB7_MC9"/><macrocell id="FB7_MC10"/><macrocell id="FB7_MC11" pin="FB7_MC11_PIN82"/><macrocell id="FB7_MC12"/><macrocell id="FB7_MC13" pin="FB7_MC13_PIN85"/><macrocell id="FB7_MC14" pin="FB7_MC14_PIN86"/><macrocell id="FB7_MC15" pin="FB7_MC15_PIN87"/><macrocell id="FB7_MC16" pin="FB7_MC16_PIN89"/><PAL/><equation id="flashAddr22_SPECSIG"><d2><eq_pterm ptindx="GND"/></d2></equation><equation id="flashCE0"><d2><eq_pterm ptindx="GND"/></d2></equation></fblock><fblock id="FB8" pinUse="3"><macrocell id="FB8_MC1"/><macrocell id="FB8_MC2" pin="FB8_MC2_PIN53"/><macrocell id="FB8_MC3" pin="FB8_MC3_PIN52"/><macrocell id="FB8_MC4" pin="FB8_MC4_PIN50"/><macrocell id="FB8_MC5"/><macrocell id="FB8_MC6" pin="FB8_MC6_PIN49"/><macrocell id="FB8_MC7"/><macrocell id="FB8_MC8"/><macrocell id="FB8_MC9"/><macrocell id="FB8_MC10"/><macrocell id="FB8_MC11"/><macrocell id="FB8_MC12" pin="FB8_MC12_PIN46"/><macrocell id="FB8_MC13" pin="FB8_MC13_PIN44"/><macrocell id="FB8_MC14" pin="FB8_MC14_PIN43"/><macrocell id="FB8_MC15" pin="FB8_MC15_PIN42"/><macrocell id="FB8_MC16" pin="FB8_MC16_PIN41"/><PAL/></fblock><vcc/><gnd/><messages><warning>Cpld - Unable to retrieve the path to the iSE Project Repository. Will   use the default filename of 'VGAControler.ise'.</warning></messages><compOpts blkfanin="38" datagate="ON" exhaust="OFF" gclkopt="ON" gsropt="ON" gtsopt="ON" ignoredg="OFF" ignorets="OFF" inputs="32" inreg="ON" iostd="LVCMOS18" keepio="OFF" loc="ON" mlopt="ON" optimize="DENSITY" part="xa2c*-*-*" prld="LOW" pterms="28" slew="FAST" terminate="KEEPER" unused="KEEPER" wysiwyg="OFF"/><specSig signal="xin3_SPECSIG" value="xin&lt;3&gt;"/><specSig signal="yin8_SPECSIG" value="yin&lt;8&gt;"/><specSig signal="yin7_SPECSIG" value="yin&lt;7&gt;"/><specSig signal="yin6_SPECSIG" value="yin&lt;6&gt;"/><specSig signal="yin5_SPECSIG" value="yin&lt;5&gt;"/><specSig signal="yin9_SPECSIG" value="yin&lt;9&gt;"/><specSig signal="xin9_SPECSIG" value="xin&lt;9&gt;"/><specSig signal="xin7_SPECSIG" value="xin&lt;7&gt;"/><specSig signal="xin8_SPECSIG" value="xin&lt;8&gt;"/><specSig signal="xin2_SPECSIG" value="xin&lt;2&gt;"/><specSig signal="xin1_SPECSIG" value="xin&lt;1&gt;"/><specSig signal="xin0_SPECSIG" value="xin&lt;0&gt;"/><specSig signal="yin4_SPECSIG" value="yin&lt;4&gt;"/><specSig signal="yin1_SPECSIG" value="yin&lt;1&gt;"/><specSig signal="yin0_SPECSIG" value="yin&lt;0&gt;"/><specSig signal="yin2_SPECSIG" value="yin&lt;2&gt;"/><specSig signal="yin3_SPECSIG" value="yin&lt;3&gt;"/><specSig signal="xin4_SPECSIG" value="xin&lt;4&gt;"/><specSig signal="xin5_SPECSIG" value="xin&lt;5&gt;"/><specSig signal="xin6_SPECSIG" value="xin&lt;6&gt;"/><specSig signal="Bout0_SPECSIG" value="Bout&lt;0&gt;"/><specSig signal="Bout1_SPECSIG" value="Bout&lt;1&gt;"/><specSig signal="Bout2_SPECSIG" value="Bout&lt;2&gt;"/><specSig signal="flashAddr10_SPECSIG" value="flashAddr&lt;10&gt;"/><specSig signal="flashAddr11_SPECSIG" value="flashAddr&lt;11&gt;"/><specSig signal="flashAddr12_SPECSIG" value="flashAddr&lt;12&gt;"/><specSig signal="flashAddr13_SPECSIG" value="flashAddr&lt;13&gt;"/><specSig signal="flashAddr14_SPECSIG" value="flashAddr&lt;14&gt;"/><specSig signal="flashAddr15_SPECSIG" value="flashAddr&lt;15&gt;"/><specSig signal="flashAddr16_SPECSIG" value="flashAddr&lt;16&gt;"/><specSig signal="flashAddr1_SPECSIG" value="flashAddr&lt;1&gt;"/><specSig signal="flashAddr2_SPECSIG" value="flashAddr&lt;2&gt;"/><specSig signal="flashAddr5_SPECSIG" value="flashAddr&lt;5&gt;"/><specSig signal="flashAddr3_SPECSIG" value="flashAddr&lt;3&gt;"/><specSig signal="flashAddr4_SPECSIG" value="flashAddr&lt;4&gt;"/><specSig signal="flashAddr6_SPECSIG" value="flashAddr&lt;6&gt;"/><specSig signal="flashAddr7_SPECSIG" value="flashAddr&lt;7&gt;"/><specSig signal="flashAddr8_SPECSIG" value="flashAddr&lt;8&gt;"/><specSig signal="flashAddr9_SPECSIG" value="flashAddr&lt;9&gt;"/><specSig signal="flashData10_SPECSIG" value="flashData&lt;10&gt;"/><specSig signal="KPROD_SPECSIG" value="KPR/OD"/><specSig signal="flashData11_SPECSIG" value="flashData&lt;11&gt;"/><specSig signal="flashData12_SPECSIG" value="flashData&lt;12&gt;"/><specSig signal="flashData13_SPECSIG" value="flashData&lt;13&gt;"/><specSig signal="flashData14_SPECSIG" value="flashData&lt;14&gt;"/><specSig signal="flashData15_SPECSIG" value="flashData&lt;15&gt;"/><specSig signal="flashData8_SPECSIG" value="flashData&lt;8&gt;"/><specSig signal="flashData9_SPECSIG" value="flashData&lt;9&gt;"/><specSig signal="flashData7_SPECSIG" value="flashData&lt;7&gt;"/><specSig signal="flashData0_SPECSIG" value="flashData&lt;0&gt;"/><specSig signal="flashData1_SPECSIG" value="flashData&lt;1&gt;"/><specSig signal="flashData2_SPECSIG" value="flashData&lt;2&gt;"/><specSig signal="flashData3_SPECSIG" value="flashData&lt;3&gt;"/><specSig signal="flashData4_SPECSIG" value="flashData&lt;4&gt;"/><specSig signal="flashData5_SPECSIG" value="flashData&lt;5&gt;"/><specSig signal="flashData6_SPECSIG" value="flashData&lt;6&gt;"/><specSig signal="Gout0_SPECSIG" value="Gout&lt;0&gt;"/><specSig signal="Gout1_SPECSIG" value="Gout&lt;1&gt;"/><specSig signal="Gout2_SPECSIG" value="Gout&lt;2&gt;"/><specSig signal="Rout0_SPECSIG" value="Rout&lt;0&gt;"/><specSig signal="Rout1_SPECSIG" value="Rout&lt;1&gt;"/><specSig signal="Rout2_SPECSIG" value="Rout&lt;2&gt;"/><specSig signal="flashAddr0_SPECSIG" value="flashAddr&lt;0&gt;"/><specSig signal="flashAddr17_SPECSIG" value="flashAddr&lt;17&gt;"/><specSig signal="flashAddr18_SPECSIG" value="flashAddr&lt;18&gt;"/><specSig signal="flashAddr19_SPECSIG" value="flashAddr&lt;19&gt;"/><specSig signal="flashAddr20_SPECSIG" value="flashAddr&lt;20&gt;"/><specSig signal="flashAddr21_SPECSIG" value="flashAddr&lt;21&gt;"/><specSig signal="flashAddr22_SPECSIG" value="flashAddr&lt;22&gt;"/><specSig signal="inAddr3_SPECSIG" value="inAddr&lt;3&gt;"/><specSig signal="inAddr7_SPECSIG" value="inAddr&lt;7&gt;"/><specSig signal="inAddr9_SPECSIG" value="inAddr&lt;9&gt;"/><specSig signal="inAddr8_SPECSIG" value="inAddr&lt;8&gt;"/><specSig signal="inAddr15_SPECSIG" value="inAddr&lt;15&gt;"/><specSig signal="inAddr2_SPECSIG" value="inAddr&lt;2&gt;"/><specSig signal="inAddr5_SPECSIG" value="inAddr&lt;5&gt;"/><specSig signal="inAddr6_SPECSIG" value="inAddr&lt;6&gt;"/><specSig signal="flashdataReady_SPECSIG" value="flash/dataReady"/><specSig signal="TFFS_SPECSIG" value="TFF/S"/><specSig signal="flashstate_FSM_FFd4_SPECSIG" value="flash/state_FSM_FFd4"/><specSig signal="flashstate_FSM_FFd2_SPECSIG" value="flash/state_FSM_FFd2"/><specSig signal="flashstate_FSM_FFd3_SPECSIG" value="flash/state_FSM_FFd3"/><specSig signal="flashstate_FSM_FFd1_SPECSIG" value="flash/state_FSM_FFd1"/><specSig signal="inAddr0_SPECSIG" value="inAddr&lt;0&gt;"/><specSig signal="inAddr10_SPECSIG" value="inAddr&lt;10&gt;"/><specSig signal="inAddr11_SPECSIG" value="inAddr&lt;11&gt;"/><specSig signal="inAddr12_SPECSIG" value="inAddr&lt;12&gt;"/><specSig signal="inAddr13_SPECSIG" value="inAddr&lt;13&gt;"/><specSig signal="inAddr14_SPECSIG" value="inAddr&lt;14&gt;"/><specSig signal="inAddr1_SPECSIG" value="inAddr&lt;1&gt;"/><specSig signal="DFFS_SPECSIG" value="DFF/S"/><specSig signal="inAddr4_SPECSIG" value="inAddr&lt;4&gt;"/></document>
