TimeQuest Timing Analyzer report for Tracking_System
Thu Apr 26 00:08:14 2018
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'CLK_NEW'
 12. Setup: 'CLK'
 13. Hold: 'CLK'
 14. Hold: 'CLK_NEW'
 15. Minimum Pulse Width: 'CLK_NEW'
 16. Minimum Pulse Width: 'CLK'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Setup Transfers
 20. Hold Transfers
 21. Report TCCS
 22. Report RSKM
 23. Unconstrained Paths
 24. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Tracking_System                                                   ;
; Device Family      ; MAX3000A                                                          ;
; Device Name        ; EPM3064ALC44-10                                                   ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Slow Model                                                        ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }     ;
; CLK_NEW    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_NEW } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 58.14 MHz ; 58.14 MHz       ; CLK_NEW    ;      ;
; 98.04 MHz ; 98.04 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Setup Summary                     ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; CLK_NEW ; -16.200 ; -374.900      ;
; CLK     ; -9.200  ; -115.200      ;
+---------+---------+---------------+


+---------------------------------+
; Hold Summary                    ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; CLK     ; 0.600 ; 0.000         ;
; CLK_NEW ; 5.800 ; 0.000         ;
+---------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+----------------------------------+
; Minimum Pulse Width Summary      ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; CLK_NEW ; -3.500 ; -217.000      ;
; CLK     ; -3.500 ; -91.000       ;
+---------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'CLK_NEW'                                                                                                                             ;
+---------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                      ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[1]  ; O[4]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[1]  ; O[5]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[1]  ; O[6]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[1]  ; lpm_counter:O_rtl_1|dffs[3] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[1]  ; lpm_counter:O_rtl_1|dffs[1] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[1]  ; lpm_counter:O_rtl_1|dffs[0] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[1]  ; O[7]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[1]  ; lpm_counter:O_rtl_1|dffs[2] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[1]  ; lpm_counter:O_rtl_0|dffs[3] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[1]  ; lpm_counter:O_rtl_0|dffs[2] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[1]  ; lpm_counter:O_rtl_0|dffs[1] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[1]  ; lpm_counter:O_rtl_0|dffs[0] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[13] ; O[4]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[12] ; O[4]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[11] ; O[4]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[10] ; O[4]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[9]  ; O[4]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[8]  ; O[4]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[7]  ; O[4]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[6]  ; O[4]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[5]  ; O[4]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[4]  ; O[4]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[3]  ; O[4]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[2]  ; O[4]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[0]  ; O[4]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[13] ; O[5]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[12] ; O[5]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[11] ; O[5]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[10] ; O[5]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[9]  ; O[5]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[8]  ; O[5]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[7]  ; O[5]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[6]  ; O[5]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[5]  ; O[5]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[4]  ; O[5]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[3]  ; O[5]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[2]  ; O[5]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[0]  ; O[5]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[13] ; O[6]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[12] ; O[6]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[11] ; O[6]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[10] ; O[6]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[9]  ; O[6]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[8]  ; O[6]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[7]  ; O[6]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[6]  ; O[6]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[5]  ; O[6]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[4]  ; O[6]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[3]  ; O[6]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[2]  ; O[6]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[0]  ; O[6]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[13] ; lpm_counter:O_rtl_1|dffs[3] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[12] ; lpm_counter:O_rtl_1|dffs[3] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[11] ; lpm_counter:O_rtl_1|dffs[3] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[10] ; lpm_counter:O_rtl_1|dffs[3] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[9]  ; lpm_counter:O_rtl_1|dffs[3] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[8]  ; lpm_counter:O_rtl_1|dffs[3] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[7]  ; lpm_counter:O_rtl_1|dffs[3] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[6]  ; lpm_counter:O_rtl_1|dffs[3] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[5]  ; lpm_counter:O_rtl_1|dffs[3] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[4]  ; lpm_counter:O_rtl_1|dffs[3] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[3]  ; lpm_counter:O_rtl_1|dffs[3] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[2]  ; lpm_counter:O_rtl_1|dffs[3] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[0]  ; lpm_counter:O_rtl_1|dffs[3] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[13] ; lpm_counter:O_rtl_1|dffs[1] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[12] ; lpm_counter:O_rtl_1|dffs[1] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[11] ; lpm_counter:O_rtl_1|dffs[1] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[10] ; lpm_counter:O_rtl_1|dffs[1] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[9]  ; lpm_counter:O_rtl_1|dffs[1] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[8]  ; lpm_counter:O_rtl_1|dffs[1] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[7]  ; lpm_counter:O_rtl_1|dffs[1] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[6]  ; lpm_counter:O_rtl_1|dffs[1] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[5]  ; lpm_counter:O_rtl_1|dffs[1] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[4]  ; lpm_counter:O_rtl_1|dffs[1] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[3]  ; lpm_counter:O_rtl_1|dffs[1] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[2]  ; lpm_counter:O_rtl_1|dffs[1] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[0]  ; lpm_counter:O_rtl_1|dffs[1] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[13] ; lpm_counter:O_rtl_1|dffs[0] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[12] ; lpm_counter:O_rtl_1|dffs[0] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[11] ; lpm_counter:O_rtl_1|dffs[0] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[10] ; lpm_counter:O_rtl_1|dffs[0] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[9]  ; lpm_counter:O_rtl_1|dffs[0] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[8]  ; lpm_counter:O_rtl_1|dffs[0] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[7]  ; lpm_counter:O_rtl_1|dffs[0] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[6]  ; lpm_counter:O_rtl_1|dffs[0] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[5]  ; lpm_counter:O_rtl_1|dffs[0] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[4]  ; lpm_counter:O_rtl_1|dffs[0] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[3]  ; lpm_counter:O_rtl_1|dffs[0] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[2]  ; lpm_counter:O_rtl_1|dffs[0] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[0]  ; lpm_counter:O_rtl_1|dffs[0] ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[13] ; O[7]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[12] ; O[7]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[11] ; O[7]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[10] ; O[7]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[9]  ; O[7]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[8]  ; O[7]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[7]  ; O[7]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[6]  ; O[7]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[5]  ; O[7]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
; -16.200 ; lpm_counter:cnt_rtl_0|dffs[4]  ; O[7]                        ; CLK_NEW      ; CLK_NEW     ; 1.000        ; 0.000      ; 14.300     ;
+---------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Setup: 'CLK'                                                                                                         ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -9.200 ; Q.state_bit_0     ; Q.state_bit_1     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.300      ;
; -9.000 ; \process_1:CNT[2] ; \process_1:CNT[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[0] ; \process_1:CNT[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[1] ; \process_1:CNT[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[3] ; \process_1:CNT[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[5] ; \process_1:CNT[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[8] ; \process_1:CNT[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[6] ; \process_1:CNT[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[7] ; \process_1:CNT[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[1] ; \process_1:CNT[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[3] ; \process_1:CNT[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[2] ; \process_1:CNT[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[0] ; \process_1:CNT[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[4] ; \process_1:CNT[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[4] ; \process_1:CNT[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[8] ; \process_1:CNT[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[5] ; \process_1:CNT[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[6] ; \process_1:CNT[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[7] ; \process_1:CNT[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[1] ; \process_1:CNT[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[3] ; \process_1:CNT[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[2] ; \process_1:CNT[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[0] ; \process_1:CNT[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[7] ; \process_1:CNT[7] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[8] ; \process_1:CNT[7] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[1] ; \process_1:CNT[7] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[3] ; \process_1:CNT[7] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[2] ; \process_1:CNT[7] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[0] ; \process_1:CNT[7] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[4] ; \process_1:CNT[7] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[5] ; \process_1:CNT[7] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[6] ; \process_1:CNT[7] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[6] ; \process_1:CNT[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[8] ; \process_1:CNT[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[7] ; \process_1:CNT[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[1] ; \process_1:CNT[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[3] ; \process_1:CNT[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[2] ; \process_1:CNT[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[0] ; \process_1:CNT[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[4] ; \process_1:CNT[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[5] ; \process_1:CNT[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[8] ; \process_1:CNT[8] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[0] ; \process_1:CNT[8] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[3] ; \process_1:CNT[8] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[1] ; \process_1:CNT[8] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[2] ; \process_1:CNT[8] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[6] ; \process_1:CNT[8] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[4] ; \process_1:CNT[8] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[5] ; \process_1:CNT[8] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[7] ; \process_1:CNT[8] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[2] ; \process_1:CNT[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[3] ; \process_1:CNT[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[8] ; \process_1:CNT[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[4] ; \process_1:CNT[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[5] ; \process_1:CNT[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[6] ; \process_1:CNT[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[7] ; \process_1:CNT[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[1] ; \process_1:CNT[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[0] ; \process_1:CNT[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[0] ; \process_1:CNT[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[1] ; \process_1:CNT[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[2] ; \process_1:CNT[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[3] ; \process_1:CNT[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[8] ; \process_1:CNT[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[4] ; \process_1:CNT[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[5] ; \process_1:CNT[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[6] ; \process_1:CNT[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[7] ; \process_1:CNT[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[0] ; \process_1:CNT[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[1] ; \process_1:CNT[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; Q.state_bit_0     ; Q.state_bit_0     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[0] ; Q.state_bit_0     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[1] ; Q.state_bit_0     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[2] ; Q.state_bit_0     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[3] ; Q.state_bit_0     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[8] ; Q.state_bit_0     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[4] ; Q.state_bit_0     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[5] ; Q.state_bit_0     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[6] ; Q.state_bit_0     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[7] ; Q.state_bit_0     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; CNT_CLK           ; CNT_CLK           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; Q.state_bit_1     ; Q.state_bit_1     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[0] ; Q.state_bit_1     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[1] ; Q.state_bit_1     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[2] ; Q.state_bit_1     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[3] ; Q.state_bit_1     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[8] ; Q.state_bit_1     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[4] ; Q.state_bit_1     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[5] ; Q.state_bit_1     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[6] ; Q.state_bit_1     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -9.000 ; \process_1:CNT[7] ; Q.state_bit_1     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.100      ;
; -7.000 ; \process_1:CNT[0] ; CNT_CLK           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.100      ;
; -7.000 ; \process_1:CNT[1] ; CNT_CLK           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.100      ;
; -7.000 ; \process_1:CNT[2] ; CNT_CLK           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.100      ;
; -7.000 ; \process_1:CNT[3] ; CNT_CLK           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.100      ;
; -7.000 ; \process_1:CNT[8] ; CNT_CLK           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.100      ;
; -7.000 ; \process_1:CNT[4] ; CNT_CLK           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.100      ;
; -7.000 ; \process_1:CNT[5] ; CNT_CLK           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.100      ;
; -7.000 ; \process_1:CNT[6] ; CNT_CLK           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.100      ;
; -7.000 ; \process_1:CNT[7] ; CNT_CLK           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.100      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Hold: 'CLK'                                                                                                         ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.600 ; CLK_NEW           ; CLK_NEW           ; CLK_NEW      ; CLK         ; 0.000        ; 3.600      ; 7.100      ;
; 1.100 ; CLK_NEW           ; CLK_NEW           ; CLK_NEW      ; CLK         ; -0.500       ; 3.600      ; 7.100      ;
; 3.800 ; \process_1:CNT[0] ; CNT_CLK           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 5.100      ;
; 3.800 ; \process_1:CNT[1] ; CNT_CLK           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 5.100      ;
; 3.800 ; \process_1:CNT[2] ; CNT_CLK           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 5.100      ;
; 3.800 ; \process_1:CNT[3] ; CNT_CLK           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 5.100      ;
; 3.800 ; \process_1:CNT[8] ; CNT_CLK           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 5.100      ;
; 3.800 ; \process_1:CNT[4] ; CNT_CLK           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 5.100      ;
; 3.800 ; \process_1:CNT[5] ; CNT_CLK           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 5.100      ;
; 3.800 ; \process_1:CNT[6] ; CNT_CLK           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 5.100      ;
; 3.800 ; \process_1:CNT[7] ; CNT_CLK           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 5.100      ;
; 3.800 ; CNT_CLK           ; CLK_NEW           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 5.100      ;
; 3.800 ; \process_1:CNT[0] ; CLK_NEW           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 5.100      ;
; 3.800 ; \process_1:CNT[1] ; CLK_NEW           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 5.100      ;
; 3.800 ; \process_1:CNT[2] ; CLK_NEW           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 5.100      ;
; 3.800 ; \process_1:CNT[3] ; CLK_NEW           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 5.100      ;
; 3.800 ; \process_1:CNT[8] ; CLK_NEW           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 5.100      ;
; 3.800 ; \process_1:CNT[4] ; CLK_NEW           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 5.100      ;
; 3.800 ; \process_1:CNT[5] ; CLK_NEW           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 5.100      ;
; 3.800 ; \process_1:CNT[6] ; CLK_NEW           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 5.100      ;
; 3.800 ; \process_1:CNT[7] ; CLK_NEW           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 5.100      ;
; 5.800 ; \process_1:CNT[2] ; \process_1:CNT[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[0] ; \process_1:CNT[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[1] ; \process_1:CNT[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[3] ; \process_1:CNT[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[5] ; \process_1:CNT[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[8] ; \process_1:CNT[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[6] ; \process_1:CNT[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[7] ; \process_1:CNT[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[1] ; \process_1:CNT[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[3] ; \process_1:CNT[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[2] ; \process_1:CNT[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[0] ; \process_1:CNT[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[4] ; \process_1:CNT[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[4] ; \process_1:CNT[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[8] ; \process_1:CNT[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[5] ; \process_1:CNT[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[6] ; \process_1:CNT[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[7] ; \process_1:CNT[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[1] ; \process_1:CNT[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[3] ; \process_1:CNT[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[2] ; \process_1:CNT[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[0] ; \process_1:CNT[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[7] ; \process_1:CNT[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[8] ; \process_1:CNT[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[1] ; \process_1:CNT[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[3] ; \process_1:CNT[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[2] ; \process_1:CNT[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[0] ; \process_1:CNT[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[4] ; \process_1:CNT[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[5] ; \process_1:CNT[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[6] ; \process_1:CNT[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[6] ; \process_1:CNT[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[8] ; \process_1:CNT[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[7] ; \process_1:CNT[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[1] ; \process_1:CNT[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[3] ; \process_1:CNT[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[2] ; \process_1:CNT[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[0] ; \process_1:CNT[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[4] ; \process_1:CNT[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[5] ; \process_1:CNT[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[8] ; \process_1:CNT[8] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[0] ; \process_1:CNT[8] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[3] ; \process_1:CNT[8] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[1] ; \process_1:CNT[8] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[2] ; \process_1:CNT[8] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[6] ; \process_1:CNT[8] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[4] ; \process_1:CNT[8] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[5] ; \process_1:CNT[8] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[7] ; \process_1:CNT[8] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[2] ; \process_1:CNT[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[3] ; \process_1:CNT[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[8] ; \process_1:CNT[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[4] ; \process_1:CNT[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[5] ; \process_1:CNT[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[6] ; \process_1:CNT[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[7] ; \process_1:CNT[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[1] ; \process_1:CNT[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[0] ; \process_1:CNT[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[0] ; \process_1:CNT[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[1] ; \process_1:CNT[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[2] ; \process_1:CNT[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[3] ; \process_1:CNT[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[8] ; \process_1:CNT[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[4] ; \process_1:CNT[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[5] ; \process_1:CNT[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[6] ; \process_1:CNT[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[7] ; \process_1:CNT[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[0] ; \process_1:CNT[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[1] ; \process_1:CNT[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; Q.state_bit_0     ; Q.state_bit_0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[0] ; Q.state_bit_0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[1] ; Q.state_bit_0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[2] ; Q.state_bit_0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[3] ; Q.state_bit_0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[8] ; Q.state_bit_0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[4] ; Q.state_bit_0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[5] ; Q.state_bit_0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[6] ; Q.state_bit_0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; \process_1:CNT[7] ; Q.state_bit_0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 7.100      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'CLK_NEW'                                                                                                                              ;
+-------+--------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 5.800 ; OVERFLOW~reg0                  ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; lpm_counter:O_rtl_1|dffs[3]    ; lpm_counter:O_rtl_1|dffs[3]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; lpm_counter:O_rtl_1|dffs[2]    ; lpm_counter:O_rtl_1|dffs[2]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; lpm_counter:O_rtl_0|dffs[3]    ; lpm_counter:O_rtl_0|dffs[3]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; lpm_counter:O_rtl_0|dffs[2]    ; lpm_counter:O_rtl_0|dffs[2]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; lpm_counter:O_rtl_0|dffs[1]    ; lpm_counter:O_rtl_0|dffs[1]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; O[1]                           ; O[1]                          ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; O[3]                           ; O[3]                          ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; O[2]                           ; O[2]                          ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; O[0]                           ; O[0]                          ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; lpm_counter:cnt_rtl_0|dffs[0]  ; lpm_counter:cnt_rtl_0|dffs[0] ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.100      ;
; 5.800 ; lpm_counter:cnt_rtl_0|dffs[1]  ; lpm_counter:cnt_rtl_0|dffs[1] ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.100      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[1]  ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[0]  ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:O_rtl_0|dffs[3]    ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:O_rtl_0|dffs[2]    ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:O_rtl_0|dffs[1]    ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:O_rtl_0|dffs[0]    ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:O_rtl_1|dffs[3]    ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:O_rtl_1|dffs[2]    ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:O_rtl_1|dffs[1]    ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:O_rtl_1|dffs[0]    ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[0]                           ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[1]                           ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[2]                           ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[3]                           ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[4]                           ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[5]                           ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[6]                           ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[7]                           ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[13] ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[12] ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[11] ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[10] ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[9]  ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[8]  ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[7]  ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[6]  ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[5]  ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[4]  ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[3]  ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[2]  ; OVERFLOW~reg0                 ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[4]                           ; O[4]                          ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[1]                           ; O[4]                          ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[0]                           ; O[4]                          ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[2]                           ; O[4]                          ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[3]                           ; O[4]                          ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[5]                           ; O[5]                          ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[1]                           ; O[5]                          ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[0]                           ; O[5]                          ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[2]                           ; O[5]                          ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[3]                           ; O[5]                          ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[6]                           ; O[6]                          ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[1]                           ; O[6]                          ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[0]                           ; O[6]                          ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[2]                           ; O[6]                          ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[3]                           ; O[6]                          ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:O_rtl_1|dffs[1]    ; lpm_counter:O_rtl_1|dffs[3]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:O_rtl_1|dffs[0]    ; lpm_counter:O_rtl_1|dffs[3]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:O_rtl_1|dffs[2]    ; lpm_counter:O_rtl_1|dffs[3]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[0]                           ; lpm_counter:O_rtl_1|dffs[3]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[1]                           ; lpm_counter:O_rtl_1|dffs[3]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[2]                           ; lpm_counter:O_rtl_1|dffs[3]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[3]                           ; lpm_counter:O_rtl_1|dffs[3]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[4]                           ; lpm_counter:O_rtl_1|dffs[3]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[5]                           ; lpm_counter:O_rtl_1|dffs[3]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[6]                           ; lpm_counter:O_rtl_1|dffs[3]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[7]                           ; lpm_counter:O_rtl_1|dffs[3]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[1]  ; lpm_counter:O_rtl_1|dffs[3]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[0]  ; lpm_counter:O_rtl_1|dffs[3]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[13] ; lpm_counter:O_rtl_1|dffs[3]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[12] ; lpm_counter:O_rtl_1|dffs[3]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[11] ; lpm_counter:O_rtl_1|dffs[3]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[10] ; lpm_counter:O_rtl_1|dffs[3]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[9]  ; lpm_counter:O_rtl_1|dffs[3]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[8]  ; lpm_counter:O_rtl_1|dffs[3]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[7]  ; lpm_counter:O_rtl_1|dffs[3]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[6]  ; lpm_counter:O_rtl_1|dffs[3]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[5]  ; lpm_counter:O_rtl_1|dffs[3]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[4]  ; lpm_counter:O_rtl_1|dffs[3]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[3]  ; lpm_counter:O_rtl_1|dffs[3]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:cnt_rtl_0|dffs[2]  ; lpm_counter:O_rtl_1|dffs[3]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:O_rtl_1|dffs[1]    ; lpm_counter:O_rtl_1|dffs[1]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:O_rtl_1|dffs[0]    ; lpm_counter:O_rtl_1|dffs[1]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[0]                           ; lpm_counter:O_rtl_1|dffs[1]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[1]                           ; lpm_counter:O_rtl_1|dffs[1]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[2]                           ; lpm_counter:O_rtl_1|dffs[1]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[3]                           ; lpm_counter:O_rtl_1|dffs[1]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[4]                           ; lpm_counter:O_rtl_1|dffs[1]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[5]                           ; lpm_counter:O_rtl_1|dffs[1]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[6]                           ; lpm_counter:O_rtl_1|dffs[1]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[7]                           ; lpm_counter:O_rtl_1|dffs[1]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; lpm_counter:O_rtl_1|dffs[0]    ; lpm_counter:O_rtl_1|dffs[0]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[0]                           ; lpm_counter:O_rtl_1|dffs[0]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[1]                           ; lpm_counter:O_rtl_1|dffs[0]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[2]                           ; lpm_counter:O_rtl_1|dffs[0]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[3]                           ; lpm_counter:O_rtl_1|dffs[0]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[4]                           ; lpm_counter:O_rtl_1|dffs[0]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[5]                           ; lpm_counter:O_rtl_1|dffs[0]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
; 6.000 ; O[6]                           ; lpm_counter:O_rtl_1|dffs[0]   ; CLK_NEW      ; CLK_NEW     ; 0.000        ; 0.000      ; 7.300      ;
+-------+--------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'CLK_NEW'                                                                                    ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; OVERFLOW~reg0                  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; OVERFLOW~reg0                  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; O[0]                           ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; O[0]                           ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; O[1]                           ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; O[1]                           ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; O[2]                           ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; O[2]                           ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; O[3]                           ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; O[3]                           ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; O[4]                           ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; O[4]                           ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; O[5]                           ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; O[5]                           ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; O[6]                           ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; O[6]                           ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; O[7]                           ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; O[7]                           ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; lpm_counter:O_rtl_0|dffs[0]    ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; lpm_counter:O_rtl_0|dffs[0]    ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; lpm_counter:O_rtl_0|dffs[1]    ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; lpm_counter:O_rtl_0|dffs[1]    ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; lpm_counter:O_rtl_0|dffs[2]    ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; lpm_counter:O_rtl_0|dffs[2]    ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; lpm_counter:O_rtl_0|dffs[3]    ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; lpm_counter:O_rtl_0|dffs[3]    ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; lpm_counter:O_rtl_1|dffs[0]    ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; lpm_counter:O_rtl_1|dffs[0]    ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; lpm_counter:O_rtl_1|dffs[1]    ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; lpm_counter:O_rtl_1|dffs[1]    ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; lpm_counter:O_rtl_1|dffs[2]    ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; lpm_counter:O_rtl_1|dffs[2]    ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; lpm_counter:O_rtl_1|dffs[3]    ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; lpm_counter:O_rtl_1|dffs[3]    ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[0]  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[0]  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[10] ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[10] ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[11] ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[11] ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[12] ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[12] ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[13] ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[13] ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[1]  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[1]  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[2]  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[2]  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[3]  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[3]  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[4]  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[4]  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[5]  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[5]  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[6]  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[6]  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[7]  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[7]  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[8]  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[8]  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[9]  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; lpm_counter:cnt_rtl_0|dffs[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_NEW ; Rise       ; CLK_NEW|dataout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; CLK_NEW|dataout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_NEW ; Rise       ; OVERFLOW~reg0|[33]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; OVERFLOW~reg0|[33]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_NEW ; Rise       ; O[0]|[15]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; O[0]|[15]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_NEW ; Rise       ; O[1]|[17]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; O[1]|[17]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_NEW ; Rise       ; O[2]|[17]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; O[2]|[17]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_NEW ; Rise       ; O[3]|[18]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; O[3]|[18]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_NEW ; Rise       ; O[4]|[2]                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; O[4]|[2]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_NEW ; Rise       ; O[5]|[3]                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; O[5]|[3]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_NEW ; Rise       ; O[6]|[3]                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; O[6]|[3]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_NEW ; Rise       ; O[7]|[3]                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; O[7]|[3]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_NEW ; Rise       ; O_rtl_0|dffs[0]|[2]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; O_rtl_0|dffs[0]|[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_NEW ; Rise       ; O_rtl_0|dffs[1]|[3]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; O_rtl_0|dffs[1]|[3]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_NEW ; Rise       ; O_rtl_0|dffs[2]|[4]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; O_rtl_0|dffs[2]|[4]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_NEW ; Rise       ; O_rtl_0|dffs[3]|[5]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; O_rtl_0|dffs[3]|[5]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_NEW ; Rise       ; O_rtl_1|dffs[0]|[2]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; O_rtl_1|dffs[0]|[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_NEW ; Rise       ; O_rtl_1|dffs[1]|[3]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; O_rtl_1|dffs[1]|[3]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_NEW ; Rise       ; O_rtl_1|dffs[2]|[4]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; O_rtl_1|dffs[2]|[4]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_NEW ; Rise       ; O_rtl_1|dffs[3]|[5]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; O_rtl_1|dffs[3]|[5]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_NEW ; Rise       ; cnt_rtl_0|dffs[0]|[14]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_NEW ; Rise       ; cnt_rtl_0|dffs[0]|[14]         ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'CLK'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_NEW               ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_NEW               ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK   ; Rise       ; CNT_CLK               ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK   ; Rise       ; CNT_CLK               ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK   ; Rise       ; Q.state_bit_0         ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK   ; Rise       ; Q.state_bit_0         ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK   ; Rise       ; Q.state_bit_1         ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK   ; Rise       ; Q.state_bit_1         ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK   ; Rise       ; \process_1:CNT[0]     ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK   ; Rise       ; \process_1:CNT[0]     ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK   ; Rise       ; \process_1:CNT[1]     ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK   ; Rise       ; \process_1:CNT[1]     ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK   ; Rise       ; \process_1:CNT[2]     ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK   ; Rise       ; \process_1:CNT[2]     ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK   ; Rise       ; \process_1:CNT[3]     ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK   ; Rise       ; \process_1:CNT[3]     ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK   ; Rise       ; \process_1:CNT[4]     ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK   ; Rise       ; \process_1:CNT[4]     ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK   ; Rise       ; \process_1:CNT[5]     ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK   ; Rise       ; \process_1:CNT[5]     ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK   ; Rise       ; \process_1:CNT[6]     ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK   ; Rise       ; \process_1:CNT[6]     ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK   ; Rise       ; \process_1:CNT[7]     ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK   ; Rise       ; \process_1:CNT[7]     ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; CLK   ; Rise       ; \process_1:CNT[8]     ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; CLK   ; Rise       ; \process_1:CNT[8]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_NEW|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_NEW|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|dataout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|dataout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CNT_CLK|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CNT_CLK|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Q.state_bit_0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Q.state_bit_0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Q.state_bit_1|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Q.state_bit_1|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; \process_1:CNT[0]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; \process_1:CNT[0]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; \process_1:CNT[1]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; \process_1:CNT[1]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; \process_1:CNT[2]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; \process_1:CNT[2]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; \process_1:CNT[3]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; \process_1:CNT[3]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; \process_1:CNT[4]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; \process_1:CNT[4]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; \process_1:CNT[5]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; \process_1:CNT[5]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; \process_1:CNT[6]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; \process_1:CNT[6]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; \process_1:CNT[7]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; \process_1:CNT[7]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; \process_1:CNT[8]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; \process_1:CNT[8]|clk ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; OP[*]     ; CLK        ; 14.000 ; 14.000 ; Rise       ; CLK             ;
;  OP[0]    ; CLK        ; 14.000 ; 14.000 ; Rise       ; CLK             ;
;  OP[1]    ; CLK        ; 14.000 ; 14.000 ; Rise       ; CLK             ;
;  OP[2]    ; CLK        ; 14.000 ; 14.000 ; Rise       ; CLK             ;
;  OP[3]    ; CLK        ; 14.000 ; 14.000 ; Rise       ; CLK             ;
; SEL[*]    ; CLK        ; 14.000 ; 14.000 ; Rise       ; CLK             ;
;  SEL[0]   ; CLK        ; 14.000 ; 14.000 ; Rise       ; CLK             ;
;  SEL[1]   ; CLK        ; 14.000 ; 14.000 ; Rise       ; CLK             ;
;  SEL[2]   ; CLK        ; 14.000 ; 14.000 ; Rise       ; CLK             ;
;  SEL[3]   ; CLK        ; 14.000 ; 14.000 ; Rise       ; CLK             ;
; OP[*]     ; CLK_NEW    ; 15.400 ; 15.400 ; Rise       ; CLK_NEW         ;
;  OP[0]    ; CLK_NEW    ; 15.400 ; 15.400 ; Rise       ; CLK_NEW         ;
;  OP[1]    ; CLK_NEW    ; 15.400 ; 15.400 ; Rise       ; CLK_NEW         ;
;  OP[2]    ; CLK_NEW    ; 15.400 ; 15.400 ; Rise       ; CLK_NEW         ;
;  OP[3]    ; CLK_NEW    ; 15.400 ; 15.400 ; Rise       ; CLK_NEW         ;
; OVERFLOW  ; CLK_NEW    ; 8.400  ; 8.400  ; Rise       ; CLK_NEW         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; OP[*]     ; CLK        ; 13.900 ; 13.900 ; Rise       ; CLK             ;
;  OP[0]    ; CLK        ; 13.900 ; 13.900 ; Rise       ; CLK             ;
;  OP[1]    ; CLK        ; 13.900 ; 13.900 ; Rise       ; CLK             ;
;  OP[2]    ; CLK        ; 13.900 ; 13.900 ; Rise       ; CLK             ;
;  OP[3]    ; CLK        ; 13.900 ; 13.900 ; Rise       ; CLK             ;
; SEL[*]    ; CLK        ; 13.900 ; 13.900 ; Rise       ; CLK             ;
;  SEL[0]   ; CLK        ; 13.900 ; 13.900 ; Rise       ; CLK             ;
;  SEL[1]   ; CLK        ; 13.900 ; 13.900 ; Rise       ; CLK             ;
;  SEL[2]   ; CLK        ; 13.900 ; 13.900 ; Rise       ; CLK             ;
;  SEL[3]   ; CLK        ; 13.900 ; 13.900 ; Rise       ; CLK             ;
; OP[*]     ; CLK_NEW    ; 15.400 ; 15.400 ; Rise       ; CLK_NEW         ;
;  OP[0]    ; CLK_NEW    ; 15.400 ; 15.400 ; Rise       ; CLK_NEW         ;
;  OP[1]    ; CLK_NEW    ; 15.400 ; 15.400 ; Rise       ; CLK_NEW         ;
;  OP[2]    ; CLK_NEW    ; 15.400 ; 15.400 ; Rise       ; CLK_NEW         ;
;  OP[3]    ; CLK_NEW    ; 15.400 ; 15.400 ; Rise       ; CLK_NEW         ;
; OVERFLOW  ; CLK_NEW    ; 8.400  ; 8.400  ; Rise       ; CLK_NEW         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 150      ; 0        ; 0        ; 0        ;
; CLK_NEW    ; CLK      ; 1        ; 1        ; 0        ; 0        ;
; CLK_NEW    ; CLK_NEW  ; 2180     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 150      ; 0        ; 0        ; 0        ;
; CLK_NEW    ; CLK      ; 1        ; 1        ; 0        ; 0        ;
; CLK_NEW    ; CLK_NEW  ; 2180     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Apr 26 00:08:13 2018
Info: Command: quartus_sta Tracking_System -c Tracking_System
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Warning (335095): TimeQuest Timing Analyzer does not support the analysis of latches as synchronous elements for the currently selected device family.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Tracking_System.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name CLK_NEW CLK_NEW
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -16.200
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -16.200      -374.900 CLK_NEW 
    Info (332119):    -9.200      -115.200 CLK 
Info (332146): Worst-case hold slack is 0.600
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.600         0.000 CLK 
    Info (332119):     5.800         0.000 CLK_NEW 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.500      -217.000 CLK_NEW 
    Info (332119):    -3.500       -91.000 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 289 megabytes
    Info: Processing ended: Thu Apr 26 00:08:14 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


