`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 04/02/2021 05:37:38 PM
// Design Name: 
// Module Name: RISC_Machine
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module RISC_Machine(

    );
    
    //TEMPORARY, reg file needs to be passed down from top
    /*
    Register_File RF(
        .AA(AA),
        .BA(BA),
        .DA(DA),
        .clk(clk),
        .RW(RW),
        .
    )
    */
    IF IF();
    DOF DOF();
    EX EX();
    WB WB();
endmodule
