---
layout:     post
title:      汽车转向灯控制器设计
subtitle:   
date:       2019-06-17
author:     yzmb2411
header-img: 
catalog: 	 true
tags:
    - FPGA
---

## 1、设计任务与指标

汽车左右两侧各有1盏转向指示灯，汽车转向控制器应满足以下基本要求。

（1）汽车正常行驶时指示灯都不亮。

（2）汽车转弯时，对应侧的转向灯闪烁。

## 2、设计原理与方案

### 2.1工作原理

根据设计的功能要求，当汽车正常行驶时指示灯都不亮；当汽车向左转弯时，即汽车左转弯控制信号left有效，左侧的转向灯ld闪烁；当汽车向右转弯时，即汽车右转弯控制信号right有效，右侧的转向灯rd闪烁。

### 2.2设计方案

根据工作与案例分析，转向灯闪烁，因此系统需要输入1s时钟，而开发板提供系统时钟为50MHZ，所以需要一个产生1s时钟的秒信号发生器。

##  3、	设计与实现

### 1系统模块设计

#### 1）	分频器

对输入时钟clkin进行N分频是指其分频后的输出信号clkout的周期是输入信号clkin的N倍，即输出信号的一个周期内含N个输入脉冲。实现的原理是，对输入时钟进行N个脉冲的循环计数,，可从0计到N-1或从1计到N，再对所计的N个脉冲进行数据分配。对其中的M个数（注：M<N）,输出clkout为1；另外的N-M个数，输出clkout为0.对于偶数分频，还可采用N个脉冲计一半的方法，当计满N/2个脉冲式，输出clkout状态取反。

本分频器的任务还是提供1s的频率，用于转弯指示灯的闪烁。FPGA实验板提供的系统时钟为50MHZ，因此分频器的任务是对50MHZ的时钟源进行50M分频从而产生1hz信号。

其中，clkin为系统时钟，50MHZ，clkout为1hz输出信号，1s产生器用偶分频法，其程序如下：

```verilog
module clkdiv(     input clkin,
                   output reg clkout
                                       );
reg [25:0] cnt;
always @ (posedge clkin)
begin
  if(cnt == 26'd24_999_999)
     begin
        cnt <= 0;
        clkout <= !clkout;
     end 
     else 
       cnt <= cnt + 26'd1;
end         
endmodule
```
#### 2）	转向灯控制模块

根据设计要求，转向灯的状态有3种：第一种是左转控制left有效，右转控制right无效，左转灯ld闪烁；第二种是左转控制left无效，右转控制right有效，右转灯rd闪烁；其他情况下，ld,rd熄灭。

该模块verilog源程序如下：
```verilog 
module control(   
                   input clk,
                   input clk1hz,
                   input left,
                   input right,
                   output reg ld,
                   output reg rd
                                      );
always @ (posedge clk)
   begin
     ld <= 1;
     rd <= 1;
      if(left == 0 && right == 1)
 ld <= clk1hz;
        else if ( left ==1 && right ==0)
          rd <= clk1hz;
    end      
     
endmodule
```
### 2、系统顶层设计

系统顶层原理如下图所示

![image](https://wx3.sinaimg.cn/mw1024/ab20a024ly1g46kxvbnczj20t60a674p.jpg)

顶层系统源程序如下：

```verilog 
module top( 
                input clk,
                input left,
                input right,
                output ld,
                output rd 
                              );
wire clk1hz;
clkdiv U1(
            .clkin(clk),
            .clkout(clk1hz)
            );
control U2(
             .clk(clk),
             .clk1hz(clk1hz),
             .left(left),
             .right(right),
             .ld(ld),
             .rd(rd)
             );                              
endmodule
```
##  4、	引脚分配与实现
将设计好的汽车转向灯控制器顶层文件及下层模块进行编译、综合。引脚分配和编程，最后下载至FPGA开发板AX7020芯片内，利用开发板的按键输入和LED输出对系统进行 测试，观测并记录输出结果。汽车转向灯控制器引脚分配程序如下：
```verilog 
set_property IOSTANDARD LVCMOS33 [get_ports clk]
set_property IOSTANDARD LVCMOS33 [get_ports ld]   
set_property IOSTANDARD LVCMOS33 [get_ports left]
set_property IOSTANDARD LVCMOS33 [get_ports rd]
set_property IOSTANDARD LVCMOS33 [get_ports right]
set_property PACKAGE_PIN U18 [get_ports clk]  系统时钟
set_property PACKAGE_PIN K16 [get_ports ld]   led3
set_property PACKAGE_PIN T17 [get_ports left]  key3
set_property PACKAGE_PIN J16 [get_ports rd]   led4
set_property PACKAGE_PIN R17 [get_ports right] key4
```