#### ARM
ARM Operands
	Register operands `word`
	Memory operands `byte address | word`
	Constant / immediate operands `#4`

Register vs Memory
	Memory data 연산은 load와 store 필요
	Register를 최대한 많이 쓸것

ARM은 little Endian 방식으로, Least-significant byte at least address
address는 4의 배수이다.
![image.png|400](../../../../Z.%20Docs/img/Pasted%20image%2020240426054318.png)

Arithmetic instruction
	Register Operands
	16개의 32 bit(word) register `r0 - r15`
	ADD SUB
```
f = (g + h) - (i + j);
```

Memory Instruction
```
g = h + A[8];
r1 = r2 + r5
r3(A[0])

LDR    r5, [r3, #32]
ADD    r1, r2, r5

STR    r5, [r3, #48]
```

ARM Design principle
	Simplicity favors regularity
	Smaller is faster
	Make the common case fast
	Good design demands good compromises

#### Integers
Unsigned Binary Integers `32 bit, 0 ~ +4,294,967,295`
	$0000 \ 0000 \ 0000 \ 0000 \ 0000 \ 0000 \ 0000 \ 1011_2 = 11_{10}$

2s-Complement Signed Integers `32 bit, -2,147,483,648 ~ +2,147,483,647`
	$1111 \ 1111 \ 1111 \ 1111 \ 1111 \ 1111 \ 1111 \ 1100_2 = -4_{10}$
	Signed 뺄셈은 not연산 + 1

ARM
	LDRSB(8 -> 32 bit), LDRSH(16 -> 32 bit): 맨 앞 bit 잡고 쭉 당기기

#### ARM DP
각 inst는 32 bit으로 encoded된다.
```
| Cond | F | I | Opcode | S | Rn | Rd | Operand2 |
|   4  | 2 | 1 |    4   | 1 |  4 |  4 |    12    |

이 format이 달라질수도 있다.
```
	Cond: condition
	F: inst format
	I: Immediate `12-bit, 1일 때 있다는 뜻`
	Opcode: operation of inst
	S: set condition code
	Rn: destination register operand
	Rd: first register sorce operand
	Operand2: second register source operand (register 번호 | 상수 값)
	
	4 bit 씩 16진수로 나타낸다. `0 ~ f`

![600](../../../../Z.%20Docs/img/Pasted%20image%2020240426061257.png)
![600](../../../../Z.%20Docs/img/Pasted%20image%2020240426061320.png)

#### ARM Inst
Data processing
	Arithmetic: ADD, SUB `2 source, 1 destination`
	Logical: AND`&`, ORR`|`, MVN`~`, LSL`<<`, LSR`>>`
	Comparison: CMP, TEQ

Data transter
	LDR, STR, LDRH, LDRHS, STRH, SWAP, MOV..

Branch
	Unconditional: B, BL
	Conditional: BEQ (+ CMP)

Conditional execution

#### ARM Inst Detail
Shift 연산
	![500](../../../../Z.%20Docs/img/Pasted%20image%2020240426062037.png)
	LSL: shift lefh and fill with 0 bits `* 2^shift_imm`
	LSR: shift right and fill with 0 bits `/ 2^shift_imm`
	shift_imm: 얼마나 옮길지

# 2019 1학기 2차 고사

#### 1.
```
lw $t1, 0($t0)
lw $t2, 4($t0) 
lw .$t4, 8($t0)
add $t3, $t1, $t2
sw $t3, 12($t0)
add $t5, $t1, $t4
sw $t5, 16($t0)
```
13 to 11 cycles

#### 2.


# Final

#### 시험 범위
- Memory Hierarchy
- HBM도 낸다고...? 스발
	- 낸다면 HBM의 시스템의 구조를 그리고 각 파트의 역활과 이유를 써봐라 정도로 낼 것이다.
		![400](https://news.aikoreacommunity.com/content/images/2024/02/20240220_213611.png)
	- CXN의 Definition
	- DDR5
- 그러니까  chapter 5, 6그리고 추가 PPT(HBM)
- 계산 문제는 숫자 틀리면 틀리는거니까 조심..
- Computer A vs B: 성능, 파워, 데이터 비교
- Cache Hit ratio 늘리고 miss penalty 줄이고
	- miss rate에 대한 표를 주는 예제
	- interleaving memroy: bank를 둬서 어쩌구
	- L1, L2..
	- 과거 CPU는 단일 칩(On Chip) -> big middle little AI processing unit (3d Chip)
	- Paging
- Storage
- 강의자료에서 수식 나오는 것들은 다 익혀라. 이론 말고 숫자로 성능 평가를 하는 것이 강의에 쓰인 책의 목적이기 때문이다.

#### Cache

##### Associative Caches (Entry 8개라고 가정)
- Direct Mapped: 터널 8개 `one-way set associative`
- Set Associative: 터널 4개, 2차선 `two-way set associative`
- Fully Associative: 터널 1개, 8차선 `eight-way set associative`

어느 터널로 들어갈지는 미리 배정되고, 어느 차선에 있을지는 모름

