/******************************************************************************
*  Filename:       hw_aux_ram_h
*  Revised:        2017-05-06 20:38:09 +0200 (Sat, 06 May 2017)
*  Revision:       48921
*
* Copyright (c) 2015 - 2017, Texas Instruments Incorporated
* All rights reserved.
*
* Redistribution and use in source and binary forms, with or without
* modification, are permitted provided that the following conditions are met:
*
* 1) Redistributions of source code must retain the above copyright notice,
*    this list of conditions and the following disclaimer.
*
* 2) Redistributions in binary form must reproduce the above copyright notice,
*    this list of conditions and the following disclaimer in the documentation
*    and/or other materials provided with the distribution.
*
* 3) Neither the name of the ORGANIZATION nor the names of its contributors may
*    be used to endorse or promote products derived from this software without
*    specific prior written permission.
*
* THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
* AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
* IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
* ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE
* LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
* CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
* SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
* INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
* CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
* ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
* POSSIBILITY OF SUCH DAMAGE.
*
******************************************************************************/

#ifndef __HW_AUX_RAM_H__
#define __HW_AUX_RAM_H__

//*****************************************************************************
//
// This section defines the register offsets of
// AUX_RAM component
//
//*****************************************************************************
// 2k SRAM
#define AUX_RAM_O_BANK00                                            0x00000000

// 2k SRAM
#define AUX_RAM_O_BANK01                                            0x00000004

// 2k SRAM
#define AUX_RAM_O_BANK02                                            0x00000008

// 2k SRAM
#define AUX_RAM_O_BANK03                                            0x0000000C

// 2k SRAM
#define AUX_RAM_O_BANK04                                            0x00000010

// 2k SRAM
#define AUX_RAM_O_BANK05                                            0x00000014

// 2k SRAM
#define AUX_RAM_O_BANK06                                            0x00000018

// 2k SRAM
#define AUX_RAM_O_BANK07                                            0x0000001C

// 2k SRAM
#define AUX_RAM_O_BANK08                                            0x00000020

// 2k SRAM
#define AUX_RAM_O_BANK09                                            0x00000024

// 2k SRAM
#define AUX_RAM_O_BANK010                                           0x00000028

// 2k SRAM
#define AUX_RAM_O_BANK011                                           0x0000002C

// 2k SRAM
#define AUX_RAM_O_BANK012                                           0x00000030

// 2k SRAM
#define AUX_RAM_O_BANK013                                           0x00000034

// 2k SRAM
#define AUX_RAM_O_BANK014                                           0x00000038

// 2k SRAM
#define AUX_RAM_O_BANK015                                           0x0000003C

// 2k SRAM
#define AUX_RAM_O_BANK016                                           0x00000040

// 2k SRAM
#define AUX_RAM_O_BANK017                                           0x00000044

// 2k SRAM
#define AUX_RAM_O_BANK018                                           0x00000048

// 2k SRAM
#define AUX_RAM_O_BANK019                                           0x0000004C

// 2k SRAM
#define AUX_RAM_O_BANK020                                           0x00000050

// 2k SRAM
#define AUX_RAM_O_BANK021                                           0x00000054

// 2k SRAM
#define AUX_RAM_O_BANK022                                           0x00000058

// 2k SRAM
#define AUX_RAM_O_BANK023                                           0x0000005C

// 2k SRAM
#define AUX_RAM_O_BANK024                                           0x00000060

// 2k SRAM
#define AUX_RAM_O_BANK025                                           0x00000064

// 2k SRAM
#define AUX_RAM_O_BANK026                                           0x00000068

// 2k SRAM
#define AUX_RAM_O_BANK027                                           0x0000006C

// 2k SRAM
#define AUX_RAM_O_BANK028                                           0x00000070

// 2k SRAM
#define AUX_RAM_O_BANK029                                           0x00000074

// 2k SRAM
#define AUX_RAM_O_BANK030                                           0x00000078

// 2k SRAM
#define AUX_RAM_O_BANK031                                           0x0000007C

// 2k SRAM
#define AUX_RAM_O_BANK032                                           0x00000080

// 2k SRAM
#define AUX_RAM_O_BANK033                                           0x00000084

// 2k SRAM
#define AUX_RAM_O_BANK034                                           0x00000088

// 2k SRAM
#define AUX_RAM_O_BANK035                                           0x0000008C

// 2k SRAM
#define AUX_RAM_O_BANK036                                           0x00000090

// 2k SRAM
#define AUX_RAM_O_BANK037                                           0x00000094

// 2k SRAM
#define AUX_RAM_O_BANK038                                           0x00000098

// 2k SRAM
#define AUX_RAM_O_BANK039                                           0x0000009C

// 2k SRAM
#define AUX_RAM_O_BANK040                                           0x000000A0

// 2k SRAM
#define AUX_RAM_O_BANK041                                           0x000000A4

// 2k SRAM
#define AUX_RAM_O_BANK042                                           0x000000A8

// 2k SRAM
#define AUX_RAM_O_BANK043                                           0x000000AC

// 2k SRAM
#define AUX_RAM_O_BANK044                                           0x000000B0

// 2k SRAM
#define AUX_RAM_O_BANK045                                           0x000000B4

// 2k SRAM
#define AUX_RAM_O_BANK046                                           0x000000B8

// 2k SRAM
#define AUX_RAM_O_BANK047                                           0x000000BC

// 2k SRAM
#define AUX_RAM_O_BANK048                                           0x000000C0

// 2k SRAM
#define AUX_RAM_O_BANK049                                           0x000000C4

// 2k SRAM
#define AUX_RAM_O_BANK050                                           0x000000C8

// 2k SRAM
#define AUX_RAM_O_BANK051                                           0x000000CC

// 2k SRAM
#define AUX_RAM_O_BANK052                                           0x000000D0

// 2k SRAM
#define AUX_RAM_O_BANK053                                           0x000000D4

// 2k SRAM
#define AUX_RAM_O_BANK054                                           0x000000D8

// 2k SRAM
#define AUX_RAM_O_BANK055                                           0x000000DC

// 2k SRAM
#define AUX_RAM_O_BANK056                                           0x000000E0

// 2k SRAM
#define AUX_RAM_O_BANK057                                           0x000000E4

// 2k SRAM
#define AUX_RAM_O_BANK058                                           0x000000E8

// 2k SRAM
#define AUX_RAM_O_BANK059                                           0x000000EC

// 2k SRAM
#define AUX_RAM_O_BANK060                                           0x000000F0

// 2k SRAM
#define AUX_RAM_O_BANK061                                           0x000000F4

// 2k SRAM
#define AUX_RAM_O_BANK062                                           0x000000F8

// 2k SRAM
#define AUX_RAM_O_BANK063                                           0x000000FC

// 2k SRAM
#define AUX_RAM_O_BANK064                                           0x00000100

// 2k SRAM
#define AUX_RAM_O_BANK065                                           0x00000104

// 2k SRAM
#define AUX_RAM_O_BANK066                                           0x00000108

// 2k SRAM
#define AUX_RAM_O_BANK067                                           0x0000010C

// 2k SRAM
#define AUX_RAM_O_BANK068                                           0x00000110

// 2k SRAM
#define AUX_RAM_O_BANK069                                           0x00000114

// 2k SRAM
#define AUX_RAM_O_BANK070                                           0x00000118

// 2k SRAM
#define AUX_RAM_O_BANK071                                           0x0000011C

// 2k SRAM
#define AUX_RAM_O_BANK072                                           0x00000120

// 2k SRAM
#define AUX_RAM_O_BANK073                                           0x00000124

// 2k SRAM
#define AUX_RAM_O_BANK074                                           0x00000128

// 2k SRAM
#define AUX_RAM_O_BANK075                                           0x0000012C

// 2k SRAM
#define AUX_RAM_O_BANK076                                           0x00000130

// 2k SRAM
#define AUX_RAM_O_BANK077                                           0x00000134

// 2k SRAM
#define AUX_RAM_O_BANK078                                           0x00000138

// 2k SRAM
#define AUX_RAM_O_BANK079                                           0x0000013C

// 2k SRAM
#define AUX_RAM_O_BANK080                                           0x00000140

// 2k SRAM
#define AUX_RAM_O_BANK081                                           0x00000144

// 2k SRAM
#define AUX_RAM_O_BANK082                                           0x00000148

// 2k SRAM
#define AUX_RAM_O_BANK083                                           0x0000014C

// 2k SRAM
#define AUX_RAM_O_BANK084                                           0x00000150

// 2k SRAM
#define AUX_RAM_O_BANK085                                           0x00000154

// 2k SRAM
#define AUX_RAM_O_BANK086                                           0x00000158

// 2k SRAM
#define AUX_RAM_O_BANK087                                           0x0000015C

// 2k SRAM
#define AUX_RAM_O_BANK088                                           0x00000160

// 2k SRAM
#define AUX_RAM_O_BANK089                                           0x00000164

// 2k SRAM
#define AUX_RAM_O_BANK090                                           0x00000168

// 2k SRAM
#define AUX_RAM_O_BANK091                                           0x0000016C

// 2k SRAM
#define AUX_RAM_O_BANK092                                           0x00000170

// 2k SRAM
#define AUX_RAM_O_BANK093                                           0x00000174

// 2k SRAM
#define AUX_RAM_O_BANK094                                           0x00000178

// 2k SRAM
#define AUX_RAM_O_BANK095                                           0x0000017C

// 2k SRAM
#define AUX_RAM_O_BANK096                                           0x00000180

// 2k SRAM
#define AUX_RAM_O_BANK097                                           0x00000184

// 2k SRAM
#define AUX_RAM_O_BANK098                                           0x00000188

// 2k SRAM
#define AUX_RAM_O_BANK099                                           0x0000018C

// 2k SRAM
#define AUX_RAM_O_BANK0100                                          0x00000190

// 2k SRAM
#define AUX_RAM_O_BANK0101                                          0x00000194

// 2k SRAM
#define AUX_RAM_O_BANK0102                                          0x00000198

// 2k SRAM
#define AUX_RAM_O_BANK0103                                          0x0000019C

// 2k SRAM
#define AUX_RAM_O_BANK0104                                          0x000001A0

// 2k SRAM
#define AUX_RAM_O_BANK0105                                          0x000001A4

// 2k SRAM
#define AUX_RAM_O_BANK0106                                          0x000001A8

// 2k SRAM
#define AUX_RAM_O_BANK0107                                          0x000001AC

// 2k SRAM
#define AUX_RAM_O_BANK0108                                          0x000001B0

// 2k SRAM
#define AUX_RAM_O_BANK0109                                          0x000001B4

// 2k SRAM
#define AUX_RAM_O_BANK0110                                          0x000001B8

// 2k SRAM
#define AUX_RAM_O_BANK0111                                          0x000001BC

// 2k SRAM
#define AUX_RAM_O_BANK0112                                          0x000001C0

// 2k SRAM
#define AUX_RAM_O_BANK0113                                          0x000001C4

// 2k SRAM
#define AUX_RAM_O_BANK0114                                          0x000001C8

// 2k SRAM
#define AUX_RAM_O_BANK0115                                          0x000001CC

// 2k SRAM
#define AUX_RAM_O_BANK0116                                          0x000001D0

// 2k SRAM
#define AUX_RAM_O_BANK0117                                          0x000001D4

// 2k SRAM
#define AUX_RAM_O_BANK0118                                          0x000001D8

// 2k SRAM
#define AUX_RAM_O_BANK0119                                          0x000001DC

// 2k SRAM
#define AUX_RAM_O_BANK0120                                          0x000001E0

// 2k SRAM
#define AUX_RAM_O_BANK0121                                          0x000001E4

// 2k SRAM
#define AUX_RAM_O_BANK0122                                          0x000001E8

// 2k SRAM
#define AUX_RAM_O_BANK0123                                          0x000001EC

// 2k SRAM
#define AUX_RAM_O_BANK0124                                          0x000001F0

// 2k SRAM
#define AUX_RAM_O_BANK0125                                          0x000001F4

// 2k SRAM
#define AUX_RAM_O_BANK0126                                          0x000001F8

// 2k SRAM
#define AUX_RAM_O_BANK0127                                          0x000001FC

// 2k SRAM
#define AUX_RAM_O_BANK0128                                          0x00000200

// 2k SRAM
#define AUX_RAM_O_BANK0129                                          0x00000204

// 2k SRAM
#define AUX_RAM_O_BANK0130                                          0x00000208

// 2k SRAM
#define AUX_RAM_O_BANK0131                                          0x0000020C

// 2k SRAM
#define AUX_RAM_O_BANK0132                                          0x00000210

// 2k SRAM
#define AUX_RAM_O_BANK0133                                          0x00000214

// 2k SRAM
#define AUX_RAM_O_BANK0134                                          0x00000218

// 2k SRAM
#define AUX_RAM_O_BANK0135                                          0x0000021C

// 2k SRAM
#define AUX_RAM_O_BANK0136                                          0x00000220

// 2k SRAM
#define AUX_RAM_O_BANK0137                                          0x00000224

// 2k SRAM
#define AUX_RAM_O_BANK0138                                          0x00000228

// 2k SRAM
#define AUX_RAM_O_BANK0139                                          0x0000022C

// 2k SRAM
#define AUX_RAM_O_BANK0140                                          0x00000230

// 2k SRAM
#define AUX_RAM_O_BANK0141                                          0x00000234

// 2k SRAM
#define AUX_RAM_O_BANK0142                                          0x00000238

// 2k SRAM
#define AUX_RAM_O_BANK0143                                          0x0000023C

// 2k SRAM
#define AUX_RAM_O_BANK0144                                          0x00000240

// 2k SRAM
#define AUX_RAM_O_BANK0145                                          0x00000244

// 2k SRAM
#define AUX_RAM_O_BANK0146                                          0x00000248

// 2k SRAM
#define AUX_RAM_O_BANK0147                                          0x0000024C

// 2k SRAM
#define AUX_RAM_O_BANK0148                                          0x00000250

// 2k SRAM
#define AUX_RAM_O_BANK0149                                          0x00000254

// 2k SRAM
#define AUX_RAM_O_BANK0150                                          0x00000258

// 2k SRAM
#define AUX_RAM_O_BANK0151                                          0x0000025C

// 2k SRAM
#define AUX_RAM_O_BANK0152                                          0x00000260

// 2k SRAM
#define AUX_RAM_O_BANK0153                                          0x00000264

// 2k SRAM
#define AUX_RAM_O_BANK0154                                          0x00000268

// 2k SRAM
#define AUX_RAM_O_BANK0155                                          0x0000026C

// 2k SRAM
#define AUX_RAM_O_BANK0156                                          0x00000270

// 2k SRAM
#define AUX_RAM_O_BANK0157                                          0x00000274

// 2k SRAM
#define AUX_RAM_O_BANK0158                                          0x00000278

// 2k SRAM
#define AUX_RAM_O_BANK0159                                          0x0000027C

// 2k SRAM
#define AUX_RAM_O_BANK0160                                          0x00000280

// 2k SRAM
#define AUX_RAM_O_BANK0161                                          0x00000284

// 2k SRAM
#define AUX_RAM_O_BANK0162                                          0x00000288

// 2k SRAM
#define AUX_RAM_O_BANK0163                                          0x0000028C

// 2k SRAM
#define AUX_RAM_O_BANK0164                                          0x00000290

// 2k SRAM
#define AUX_RAM_O_BANK0165                                          0x00000294

// 2k SRAM
#define AUX_RAM_O_BANK0166                                          0x00000298

// 2k SRAM
#define AUX_RAM_O_BANK0167                                          0x0000029C

// 2k SRAM
#define AUX_RAM_O_BANK0168                                          0x000002A0

// 2k SRAM
#define AUX_RAM_O_BANK0169                                          0x000002A4

// 2k SRAM
#define AUX_RAM_O_BANK0170                                          0x000002A8

// 2k SRAM
#define AUX_RAM_O_BANK0171                                          0x000002AC

// 2k SRAM
#define AUX_RAM_O_BANK0172                                          0x000002B0

// 2k SRAM
#define AUX_RAM_O_BANK0173                                          0x000002B4

// 2k SRAM
#define AUX_RAM_O_BANK0174                                          0x000002B8

// 2k SRAM
#define AUX_RAM_O_BANK0175                                          0x000002BC

// 2k SRAM
#define AUX_RAM_O_BANK0176                                          0x000002C0

// 2k SRAM
#define AUX_RAM_O_BANK0177                                          0x000002C4

// 2k SRAM
#define AUX_RAM_O_BANK0178                                          0x000002C8

// 2k SRAM
#define AUX_RAM_O_BANK0179                                          0x000002CC

// 2k SRAM
#define AUX_RAM_O_BANK0180                                          0x000002D0

// 2k SRAM
#define AUX_RAM_O_BANK0181                                          0x000002D4

// 2k SRAM
#define AUX_RAM_O_BANK0182                                          0x000002D8

// 2k SRAM
#define AUX_RAM_O_BANK0183                                          0x000002DC

// 2k SRAM
#define AUX_RAM_O_BANK0184                                          0x000002E0

// 2k SRAM
#define AUX_RAM_O_BANK0185                                          0x000002E4

// 2k SRAM
#define AUX_RAM_O_BANK0186                                          0x000002E8

// 2k SRAM
#define AUX_RAM_O_BANK0187                                          0x000002EC

// 2k SRAM
#define AUX_RAM_O_BANK0188                                          0x000002F0

// 2k SRAM
#define AUX_RAM_O_BANK0189                                          0x000002F4

// 2k SRAM
#define AUX_RAM_O_BANK0190                                          0x000002F8

// 2k SRAM
#define AUX_RAM_O_BANK0191                                          0x000002FC

// 2k SRAM
#define AUX_RAM_O_BANK0192                                          0x00000300

// 2k SRAM
#define AUX_RAM_O_BANK0193                                          0x00000304

// 2k SRAM
#define AUX_RAM_O_BANK0194                                          0x00000308

// 2k SRAM
#define AUX_RAM_O_BANK0195                                          0x0000030C

// 2k SRAM
#define AUX_RAM_O_BANK0196                                          0x00000310

// 2k SRAM
#define AUX_RAM_O_BANK0197                                          0x00000314

// 2k SRAM
#define AUX_RAM_O_BANK0198                                          0x00000318

// 2k SRAM
#define AUX_RAM_O_BANK0199                                          0x0000031C

// 2k SRAM
#define AUX_RAM_O_BANK0200                                          0x00000320

// 2k SRAM
#define AUX_RAM_O_BANK0201                                          0x00000324

// 2k SRAM
#define AUX_RAM_O_BANK0202                                          0x00000328

// 2k SRAM
#define AUX_RAM_O_BANK0203                                          0x0000032C

// 2k SRAM
#define AUX_RAM_O_BANK0204                                          0x00000330

// 2k SRAM
#define AUX_RAM_O_BANK0205                                          0x00000334

// 2k SRAM
#define AUX_RAM_O_BANK0206                                          0x00000338

// 2k SRAM
#define AUX_RAM_O_BANK0207                                          0x0000033C

// 2k SRAM
#define AUX_RAM_O_BANK0208                                          0x00000340

// 2k SRAM
#define AUX_RAM_O_BANK0209                                          0x00000344

// 2k SRAM
#define AUX_RAM_O_BANK0210                                          0x00000348

// 2k SRAM
#define AUX_RAM_O_BANK0211                                          0x0000034C

// 2k SRAM
#define AUX_RAM_O_BANK0212                                          0x00000350

// 2k SRAM
#define AUX_RAM_O_BANK0213                                          0x00000354

// 2k SRAM
#define AUX_RAM_O_BANK0214                                          0x00000358

// 2k SRAM
#define AUX_RAM_O_BANK0215                                          0x0000035C

// 2k SRAM
#define AUX_RAM_O_BANK0216                                          0x00000360

// 2k SRAM
#define AUX_RAM_O_BANK0217                                          0x00000364

// 2k SRAM
#define AUX_RAM_O_BANK0218                                          0x00000368

// 2k SRAM
#define AUX_RAM_O_BANK0219                                          0x0000036C

// 2k SRAM
#define AUX_RAM_O_BANK0220                                          0x00000370

// 2k SRAM
#define AUX_RAM_O_BANK0221                                          0x00000374

// 2k SRAM
#define AUX_RAM_O_BANK0222                                          0x00000378

// 2k SRAM
#define AUX_RAM_O_BANK0223                                          0x0000037C

// 2k SRAM
#define AUX_RAM_O_BANK0224                                          0x00000380

// 2k SRAM
#define AUX_RAM_O_BANK0225                                          0x00000384

// 2k SRAM
#define AUX_RAM_O_BANK0226                                          0x00000388

// 2k SRAM
#define AUX_RAM_O_BANK0227                                          0x0000038C

// 2k SRAM
#define AUX_RAM_O_BANK0228                                          0x00000390

// 2k SRAM
#define AUX_RAM_O_BANK0229                                          0x00000394

// 2k SRAM
#define AUX_RAM_O_BANK0230                                          0x00000398

// 2k SRAM
#define AUX_RAM_O_BANK0231                                          0x0000039C

// 2k SRAM
#define AUX_RAM_O_BANK0232                                          0x000003A0

// 2k SRAM
#define AUX_RAM_O_BANK0233                                          0x000003A4

// 2k SRAM
#define AUX_RAM_O_BANK0234                                          0x000003A8

// 2k SRAM
#define AUX_RAM_O_BANK0235                                          0x000003AC

// 2k SRAM
#define AUX_RAM_O_BANK0236                                          0x000003B0

// 2k SRAM
#define AUX_RAM_O_BANK0237                                          0x000003B4

// 2k SRAM
#define AUX_RAM_O_BANK0238                                          0x000003B8

// 2k SRAM
#define AUX_RAM_O_BANK0239                                          0x000003BC

// 2k SRAM
#define AUX_RAM_O_BANK0240                                          0x000003C0

// 2k SRAM
#define AUX_RAM_O_BANK0241                                          0x000003C4

// 2k SRAM
#define AUX_RAM_O_BANK0242                                          0x000003C8

// 2k SRAM
#define AUX_RAM_O_BANK0243                                          0x000003CC

// 2k SRAM
#define AUX_RAM_O_BANK0244                                          0x000003D0

// 2k SRAM
#define AUX_RAM_O_BANK0245                                          0x000003D4

// 2k SRAM
#define AUX_RAM_O_BANK0246                                          0x000003D8

// 2k SRAM
#define AUX_RAM_O_BANK0247                                          0x000003DC

// 2k SRAM
#define AUX_RAM_O_BANK0248                                          0x000003E0

// 2k SRAM
#define AUX_RAM_O_BANK0249                                          0x000003E4

// 2k SRAM
#define AUX_RAM_O_BANK0250                                          0x000003E8

// 2k SRAM
#define AUX_RAM_O_BANK0251                                          0x000003EC

// 2k SRAM
#define AUX_RAM_O_BANK0252                                          0x000003F0

// 2k SRAM
#define AUX_RAM_O_BANK0253                                          0x000003F4

// 2k SRAM
#define AUX_RAM_O_BANK0254                                          0x000003F8

// 2k SRAM
#define AUX_RAM_O_BANK0255                                          0x000003FC

// 2k SRAM
#define AUX_RAM_O_BANK0256                                          0x00000400

// 2k SRAM
#define AUX_RAM_O_BANK0257                                          0x00000404

// 2k SRAM
#define AUX_RAM_O_BANK0258                                          0x00000408

// 2k SRAM
#define AUX_RAM_O_BANK0259                                          0x0000040C

// 2k SRAM
#define AUX_RAM_O_BANK0260                                          0x00000410

// 2k SRAM
#define AUX_RAM_O_BANK0261                                          0x00000414

// 2k SRAM
#define AUX_RAM_O_BANK0262                                          0x00000418

// 2k SRAM
#define AUX_RAM_O_BANK0263                                          0x0000041C

// 2k SRAM
#define AUX_RAM_O_BANK0264                                          0x00000420

// 2k SRAM
#define AUX_RAM_O_BANK0265                                          0x00000424

// 2k SRAM
#define AUX_RAM_O_BANK0266                                          0x00000428

// 2k SRAM
#define AUX_RAM_O_BANK0267                                          0x0000042C

// 2k SRAM
#define AUX_RAM_O_BANK0268                                          0x00000430

// 2k SRAM
#define AUX_RAM_O_BANK0269                                          0x00000434

// 2k SRAM
#define AUX_RAM_O_BANK0270                                          0x00000438

// 2k SRAM
#define AUX_RAM_O_BANK0271                                          0x0000043C

// 2k SRAM
#define AUX_RAM_O_BANK0272                                          0x00000440

// 2k SRAM
#define AUX_RAM_O_BANK0273                                          0x00000444

// 2k SRAM
#define AUX_RAM_O_BANK0274                                          0x00000448

// 2k SRAM
#define AUX_RAM_O_BANK0275                                          0x0000044C

// 2k SRAM
#define AUX_RAM_O_BANK0276                                          0x00000450

// 2k SRAM
#define AUX_RAM_O_BANK0277                                          0x00000454

// 2k SRAM
#define AUX_RAM_O_BANK0278                                          0x00000458

// 2k SRAM
#define AUX_RAM_O_BANK0279                                          0x0000045C

// 2k SRAM
#define AUX_RAM_O_BANK0280                                          0x00000460

// 2k SRAM
#define AUX_RAM_O_BANK0281                                          0x00000464

// 2k SRAM
#define AUX_RAM_O_BANK0282                                          0x00000468

// 2k SRAM
#define AUX_RAM_O_BANK0283                                          0x0000046C

// 2k SRAM
#define AUX_RAM_O_BANK0284                                          0x00000470

// 2k SRAM
#define AUX_RAM_O_BANK0285                                          0x00000474

// 2k SRAM
#define AUX_RAM_O_BANK0286                                          0x00000478

// 2k SRAM
#define AUX_RAM_O_BANK0287                                          0x0000047C

// 2k SRAM
#define AUX_RAM_O_BANK0288                                          0x00000480

// 2k SRAM
#define AUX_RAM_O_BANK0289                                          0x00000484

// 2k SRAM
#define AUX_RAM_O_BANK0290                                          0x00000488

// 2k SRAM
#define AUX_RAM_O_BANK0291                                          0x0000048C

// 2k SRAM
#define AUX_RAM_O_BANK0292                                          0x00000490

// 2k SRAM
#define AUX_RAM_O_BANK0293                                          0x00000494

// 2k SRAM
#define AUX_RAM_O_BANK0294                                          0x00000498

// 2k SRAM
#define AUX_RAM_O_BANK0295                                          0x0000049C

// 2k SRAM
#define AUX_RAM_O_BANK0296                                          0x000004A0

// 2k SRAM
#define AUX_RAM_O_BANK0297                                          0x000004A4

// 2k SRAM
#define AUX_RAM_O_BANK0298                                          0x000004A8

// 2k SRAM
#define AUX_RAM_O_BANK0299                                          0x000004AC

// 2k SRAM
#define AUX_RAM_O_BANK0300                                          0x000004B0

// 2k SRAM
#define AUX_RAM_O_BANK0301                                          0x000004B4

// 2k SRAM
#define AUX_RAM_O_BANK0302                                          0x000004B8

// 2k SRAM
#define AUX_RAM_O_BANK0303                                          0x000004BC

// 2k SRAM
#define AUX_RAM_O_BANK0304                                          0x000004C0

// 2k SRAM
#define AUX_RAM_O_BANK0305                                          0x000004C4

// 2k SRAM
#define AUX_RAM_O_BANK0306                                          0x000004C8

// 2k SRAM
#define AUX_RAM_O_BANK0307                                          0x000004CC

// 2k SRAM
#define AUX_RAM_O_BANK0308                                          0x000004D0

// 2k SRAM
#define AUX_RAM_O_BANK0309                                          0x000004D4

// 2k SRAM
#define AUX_RAM_O_BANK0310                                          0x000004D8

// 2k SRAM
#define AUX_RAM_O_BANK0311                                          0x000004DC

// 2k SRAM
#define AUX_RAM_O_BANK0312                                          0x000004E0

// 2k SRAM
#define AUX_RAM_O_BANK0313                                          0x000004E4

// 2k SRAM
#define AUX_RAM_O_BANK0314                                          0x000004E8

// 2k SRAM
#define AUX_RAM_O_BANK0315                                          0x000004EC

// 2k SRAM
#define AUX_RAM_O_BANK0316                                          0x000004F0

// 2k SRAM
#define AUX_RAM_O_BANK0317                                          0x000004F4

// 2k SRAM
#define AUX_RAM_O_BANK0318                                          0x000004F8

// 2k SRAM
#define AUX_RAM_O_BANK0319                                          0x000004FC

// 2k SRAM
#define AUX_RAM_O_BANK0320                                          0x00000500

// 2k SRAM
#define AUX_RAM_O_BANK0321                                          0x00000504

// 2k SRAM
#define AUX_RAM_O_BANK0322                                          0x00000508

// 2k SRAM
#define AUX_RAM_O_BANK0323                                          0x0000050C

// 2k SRAM
#define AUX_RAM_O_BANK0324                                          0x00000510

// 2k SRAM
#define AUX_RAM_O_BANK0325                                          0x00000514

// 2k SRAM
#define AUX_RAM_O_BANK0326                                          0x00000518

// 2k SRAM
#define AUX_RAM_O_BANK0327                                          0x0000051C

// 2k SRAM
#define AUX_RAM_O_BANK0328                                          0x00000520

// 2k SRAM
#define AUX_RAM_O_BANK0329                                          0x00000524

// 2k SRAM
#define AUX_RAM_O_BANK0330                                          0x00000528

// 2k SRAM
#define AUX_RAM_O_BANK0331                                          0x0000052C

// 2k SRAM
#define AUX_RAM_O_BANK0332                                          0x00000530

// 2k SRAM
#define AUX_RAM_O_BANK0333                                          0x00000534

// 2k SRAM
#define AUX_RAM_O_BANK0334                                          0x00000538

// 2k SRAM
#define AUX_RAM_O_BANK0335                                          0x0000053C

// 2k SRAM
#define AUX_RAM_O_BANK0336                                          0x00000540

// 2k SRAM
#define AUX_RAM_O_BANK0337                                          0x00000544

// 2k SRAM
#define AUX_RAM_O_BANK0338                                          0x00000548

// 2k SRAM
#define AUX_RAM_O_BANK0339                                          0x0000054C

// 2k SRAM
#define AUX_RAM_O_BANK0340                                          0x00000550

// 2k SRAM
#define AUX_RAM_O_BANK0341                                          0x00000554

// 2k SRAM
#define AUX_RAM_O_BANK0342                                          0x00000558

// 2k SRAM
#define AUX_RAM_O_BANK0343                                          0x0000055C

// 2k SRAM
#define AUX_RAM_O_BANK0344                                          0x00000560

// 2k SRAM
#define AUX_RAM_O_BANK0345                                          0x00000564

// 2k SRAM
#define AUX_RAM_O_BANK0346                                          0x00000568

// 2k SRAM
#define AUX_RAM_O_BANK0347                                          0x0000056C

// 2k SRAM
#define AUX_RAM_O_BANK0348                                          0x00000570

// 2k SRAM
#define AUX_RAM_O_BANK0349                                          0x00000574

// 2k SRAM
#define AUX_RAM_O_BANK0350                                          0x00000578

// 2k SRAM
#define AUX_RAM_O_BANK0351                                          0x0000057C

// 2k SRAM
#define AUX_RAM_O_BANK0352                                          0x00000580

// 2k SRAM
#define AUX_RAM_O_BANK0353                                          0x00000584

// 2k SRAM
#define AUX_RAM_O_BANK0354                                          0x00000588

// 2k SRAM
#define AUX_RAM_O_BANK0355                                          0x0000058C

// 2k SRAM
#define AUX_RAM_O_BANK0356                                          0x00000590

// 2k SRAM
#define AUX_RAM_O_BANK0357                                          0x00000594

// 2k SRAM
#define AUX_RAM_O_BANK0358                                          0x00000598

// 2k SRAM
#define AUX_RAM_O_BANK0359                                          0x0000059C

// 2k SRAM
#define AUX_RAM_O_BANK0360                                          0x000005A0

// 2k SRAM
#define AUX_RAM_O_BANK0361                                          0x000005A4

// 2k SRAM
#define AUX_RAM_O_BANK0362                                          0x000005A8

// 2k SRAM
#define AUX_RAM_O_BANK0363                                          0x000005AC

// 2k SRAM
#define AUX_RAM_O_BANK0364                                          0x000005B0

// 2k SRAM
#define AUX_RAM_O_BANK0365                                          0x000005B4

// 2k SRAM
#define AUX_RAM_O_BANK0366                                          0x000005B8

// 2k SRAM
#define AUX_RAM_O_BANK0367                                          0x000005BC

// 2k SRAM
#define AUX_RAM_O_BANK0368                                          0x000005C0

// 2k SRAM
#define AUX_RAM_O_BANK0369                                          0x000005C4

// 2k SRAM
#define AUX_RAM_O_BANK0370                                          0x000005C8

// 2k SRAM
#define AUX_RAM_O_BANK0371                                          0x000005CC

// 2k SRAM
#define AUX_RAM_O_BANK0372                                          0x000005D0

// 2k SRAM
#define AUX_RAM_O_BANK0373                                          0x000005D4

// 2k SRAM
#define AUX_RAM_O_BANK0374                                          0x000005D8

// 2k SRAM
#define AUX_RAM_O_BANK0375                                          0x000005DC

// 2k SRAM
#define AUX_RAM_O_BANK0376                                          0x000005E0

// 2k SRAM
#define AUX_RAM_O_BANK0377                                          0x000005E4

// 2k SRAM
#define AUX_RAM_O_BANK0378                                          0x000005E8

// 2k SRAM
#define AUX_RAM_O_BANK0379                                          0x000005EC

// 2k SRAM
#define AUX_RAM_O_BANK0380                                          0x000005F0

// 2k SRAM
#define AUX_RAM_O_BANK0381                                          0x000005F4

// 2k SRAM
#define AUX_RAM_O_BANK0382                                          0x000005F8

// 2k SRAM
#define AUX_RAM_O_BANK0383                                          0x000005FC

// 2k SRAM
#define AUX_RAM_O_BANK0384                                          0x00000600

// 2k SRAM
#define AUX_RAM_O_BANK0385                                          0x00000604

// 2k SRAM
#define AUX_RAM_O_BANK0386                                          0x00000608

// 2k SRAM
#define AUX_RAM_O_BANK0387                                          0x0000060C

// 2k SRAM
#define AUX_RAM_O_BANK0388                                          0x00000610

// 2k SRAM
#define AUX_RAM_O_BANK0389                                          0x00000614

// 2k SRAM
#define AUX_RAM_O_BANK0390                                          0x00000618

// 2k SRAM
#define AUX_RAM_O_BANK0391                                          0x0000061C

// 2k SRAM
#define AUX_RAM_O_BANK0392                                          0x00000620

// 2k SRAM
#define AUX_RAM_O_BANK0393                                          0x00000624

// 2k SRAM
#define AUX_RAM_O_BANK0394                                          0x00000628

// 2k SRAM
#define AUX_RAM_O_BANK0395                                          0x0000062C

// 2k SRAM
#define AUX_RAM_O_BANK0396                                          0x00000630

// 2k SRAM
#define AUX_RAM_O_BANK0397                                          0x00000634

// 2k SRAM
#define AUX_RAM_O_BANK0398                                          0x00000638

// 2k SRAM
#define AUX_RAM_O_BANK0399                                          0x0000063C

// 2k SRAM
#define AUX_RAM_O_BANK0400                                          0x00000640

// 2k SRAM
#define AUX_RAM_O_BANK0401                                          0x00000644

// 2k SRAM
#define AUX_RAM_O_BANK0402                                          0x00000648

// 2k SRAM
#define AUX_RAM_O_BANK0403                                          0x0000064C

// 2k SRAM
#define AUX_RAM_O_BANK0404                                          0x00000650

// 2k SRAM
#define AUX_RAM_O_BANK0405                                          0x00000654

// 2k SRAM
#define AUX_RAM_O_BANK0406                                          0x00000658

// 2k SRAM
#define AUX_RAM_O_BANK0407                                          0x0000065C

// 2k SRAM
#define AUX_RAM_O_BANK0408                                          0x00000660

// 2k SRAM
#define AUX_RAM_O_BANK0409                                          0x00000664

// 2k SRAM
#define AUX_RAM_O_BANK0410                                          0x00000668

// 2k SRAM
#define AUX_RAM_O_BANK0411                                          0x0000066C

// 2k SRAM
#define AUX_RAM_O_BANK0412                                          0x00000670

// 2k SRAM
#define AUX_RAM_O_BANK0413                                          0x00000674

// 2k SRAM
#define AUX_RAM_O_BANK0414                                          0x00000678

// 2k SRAM
#define AUX_RAM_O_BANK0415                                          0x0000067C

// 2k SRAM
#define AUX_RAM_O_BANK0416                                          0x00000680

// 2k SRAM
#define AUX_RAM_O_BANK0417                                          0x00000684

// 2k SRAM
#define AUX_RAM_O_BANK0418                                          0x00000688

// 2k SRAM
#define AUX_RAM_O_BANK0419                                          0x0000068C

// 2k SRAM
#define AUX_RAM_O_BANK0420                                          0x00000690

// 2k SRAM
#define AUX_RAM_O_BANK0421                                          0x00000694

// 2k SRAM
#define AUX_RAM_O_BANK0422                                          0x00000698

// 2k SRAM
#define AUX_RAM_O_BANK0423                                          0x0000069C

// 2k SRAM
#define AUX_RAM_O_BANK0424                                          0x000006A0

// 2k SRAM
#define AUX_RAM_O_BANK0425                                          0x000006A4

// 2k SRAM
#define AUX_RAM_O_BANK0426                                          0x000006A8

// 2k SRAM
#define AUX_RAM_O_BANK0427                                          0x000006AC

// 2k SRAM
#define AUX_RAM_O_BANK0428                                          0x000006B0

// 2k SRAM
#define AUX_RAM_O_BANK0429                                          0x000006B4

// 2k SRAM
#define AUX_RAM_O_BANK0430                                          0x000006B8

// 2k SRAM
#define AUX_RAM_O_BANK0431                                          0x000006BC

// 2k SRAM
#define AUX_RAM_O_BANK0432                                          0x000006C0

// 2k SRAM
#define AUX_RAM_O_BANK0433                                          0x000006C4

// 2k SRAM
#define AUX_RAM_O_BANK0434                                          0x000006C8

// 2k SRAM
#define AUX_RAM_O_BANK0435                                          0x000006CC

// 2k SRAM
#define AUX_RAM_O_BANK0436                                          0x000006D0

// 2k SRAM
#define AUX_RAM_O_BANK0437                                          0x000006D4

// 2k SRAM
#define AUX_RAM_O_BANK0438                                          0x000006D8

// 2k SRAM
#define AUX_RAM_O_BANK0439                                          0x000006DC

// 2k SRAM
#define AUX_RAM_O_BANK0440                                          0x000006E0

// 2k SRAM
#define AUX_RAM_O_BANK0441                                          0x000006E4

// 2k SRAM
#define AUX_RAM_O_BANK0442                                          0x000006E8

// 2k SRAM
#define AUX_RAM_O_BANK0443                                          0x000006EC

// 2k SRAM
#define AUX_RAM_O_BANK0444                                          0x000006F0

// 2k SRAM
#define AUX_RAM_O_BANK0445                                          0x000006F4

// 2k SRAM
#define AUX_RAM_O_BANK0446                                          0x000006F8

// 2k SRAM
#define AUX_RAM_O_BANK0447                                          0x000006FC

// 2k SRAM
#define AUX_RAM_O_BANK0448                                          0x00000700

// 2k SRAM
#define AUX_RAM_O_BANK0449                                          0x00000704

// 2k SRAM
#define AUX_RAM_O_BANK0450                                          0x00000708

// 2k SRAM
#define AUX_RAM_O_BANK0451                                          0x0000070C

// 2k SRAM
#define AUX_RAM_O_BANK0452                                          0x00000710

// 2k SRAM
#define AUX_RAM_O_BANK0453                                          0x00000714

// 2k SRAM
#define AUX_RAM_O_BANK0454                                          0x00000718

// 2k SRAM
#define AUX_RAM_O_BANK0455                                          0x0000071C

// 2k SRAM
#define AUX_RAM_O_BANK0456                                          0x00000720

// 2k SRAM
#define AUX_RAM_O_BANK0457                                          0x00000724

// 2k SRAM
#define AUX_RAM_O_BANK0458                                          0x00000728

// 2k SRAM
#define AUX_RAM_O_BANK0459                                          0x0000072C

// 2k SRAM
#define AUX_RAM_O_BANK0460                                          0x00000730

// 2k SRAM
#define AUX_RAM_O_BANK0461                                          0x00000734

// 2k SRAM
#define AUX_RAM_O_BANK0462                                          0x00000738

// 2k SRAM
#define AUX_RAM_O_BANK0463                                          0x0000073C

// 2k SRAM
#define AUX_RAM_O_BANK0464                                          0x00000740

// 2k SRAM
#define AUX_RAM_O_BANK0465                                          0x00000744

// 2k SRAM
#define AUX_RAM_O_BANK0466                                          0x00000748

// 2k SRAM
#define AUX_RAM_O_BANK0467                                          0x0000074C

// 2k SRAM
#define AUX_RAM_O_BANK0468                                          0x00000750

// 2k SRAM
#define AUX_RAM_O_BANK0469                                          0x00000754

// 2k SRAM
#define AUX_RAM_O_BANK0470                                          0x00000758

// 2k SRAM
#define AUX_RAM_O_BANK0471                                          0x0000075C

// 2k SRAM
#define AUX_RAM_O_BANK0472                                          0x00000760

// 2k SRAM
#define AUX_RAM_O_BANK0473                                          0x00000764

// 2k SRAM
#define AUX_RAM_O_BANK0474                                          0x00000768

// 2k SRAM
#define AUX_RAM_O_BANK0475                                          0x0000076C

// 2k SRAM
#define AUX_RAM_O_BANK0476                                          0x00000770

// 2k SRAM
#define AUX_RAM_O_BANK0477                                          0x00000774

// 2k SRAM
#define AUX_RAM_O_BANK0478                                          0x00000778

// 2k SRAM
#define AUX_RAM_O_BANK0479                                          0x0000077C

// 2k SRAM
#define AUX_RAM_O_BANK0480                                          0x00000780

// 2k SRAM
#define AUX_RAM_O_BANK0481                                          0x00000784

// 2k SRAM
#define AUX_RAM_O_BANK0482                                          0x00000788

// 2k SRAM
#define AUX_RAM_O_BANK0483                                          0x0000078C

// 2k SRAM
#define AUX_RAM_O_BANK0484                                          0x00000790

// 2k SRAM
#define AUX_RAM_O_BANK0485                                          0x00000794

// 2k SRAM
#define AUX_RAM_O_BANK0486                                          0x00000798

// 2k SRAM
#define AUX_RAM_O_BANK0487                                          0x0000079C

// 2k SRAM
#define AUX_RAM_O_BANK0488                                          0x000007A0

// 2k SRAM
#define AUX_RAM_O_BANK0489                                          0x000007A4

// 2k SRAM
#define AUX_RAM_O_BANK0490                                          0x000007A8

// 2k SRAM
#define AUX_RAM_O_BANK0491                                          0x000007AC

// 2k SRAM
#define AUX_RAM_O_BANK0492                                          0x000007B0

// 2k SRAM
#define AUX_RAM_O_BANK0493                                          0x000007B4

// 2k SRAM
#define AUX_RAM_O_BANK0494                                          0x000007B8

// 2k SRAM
#define AUX_RAM_O_BANK0495                                          0x000007BC

// 2k SRAM
#define AUX_RAM_O_BANK0496                                          0x000007C0

// 2k SRAM
#define AUX_RAM_O_BANK0497                                          0x000007C4

// 2k SRAM
#define AUX_RAM_O_BANK0498                                          0x000007C8

// 2k SRAM
#define AUX_RAM_O_BANK0499                                          0x000007CC

// 2k SRAM
#define AUX_RAM_O_BANK0500                                          0x000007D0

// 2k SRAM
#define AUX_RAM_O_BANK0501                                          0x000007D4

// 2k SRAM
#define AUX_RAM_O_BANK0502                                          0x000007D8

// 2k SRAM
#define AUX_RAM_O_BANK0503                                          0x000007DC

// 2k SRAM
#define AUX_RAM_O_BANK0504                                          0x000007E0

// 2k SRAM
#define AUX_RAM_O_BANK0505                                          0x000007E4

// 2k SRAM
#define AUX_RAM_O_BANK0506                                          0x000007E8

// 2k SRAM
#define AUX_RAM_O_BANK0507                                          0x000007EC

// 2k SRAM
#define AUX_RAM_O_BANK0508                                          0x000007F0

// 2k SRAM
#define AUX_RAM_O_BANK0509                                          0x000007F4

// 2k SRAM
#define AUX_RAM_O_BANK0510                                          0x000007F8

// 2k SRAM
#define AUX_RAM_O_BANK0511                                          0x000007FC

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK00
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK00_DATA_W                                               32
#define AUX_RAM_BANK00_DATA_M                                       0xFFFFFFFF
#define AUX_RAM_BANK00_DATA_S                                                0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK01
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK01_DATA_W                                               32
#define AUX_RAM_BANK01_DATA_M                                       0xFFFFFFFF
#define AUX_RAM_BANK01_DATA_S                                                0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK02
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK02_DATA_W                                               32
#define AUX_RAM_BANK02_DATA_M                                       0xFFFFFFFF
#define AUX_RAM_BANK02_DATA_S                                                0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK03
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK03_DATA_W                                               32
#define AUX_RAM_BANK03_DATA_M                                       0xFFFFFFFF
#define AUX_RAM_BANK03_DATA_S                                                0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK04
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK04_DATA_W                                               32
#define AUX_RAM_BANK04_DATA_M                                       0xFFFFFFFF
#define AUX_RAM_BANK04_DATA_S                                                0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK05
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK05_DATA_W                                               32
#define AUX_RAM_BANK05_DATA_M                                       0xFFFFFFFF
#define AUX_RAM_BANK05_DATA_S                                                0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK06
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK06_DATA_W                                               32
#define AUX_RAM_BANK06_DATA_M                                       0xFFFFFFFF
#define AUX_RAM_BANK06_DATA_S                                                0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK07
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK07_DATA_W                                               32
#define AUX_RAM_BANK07_DATA_M                                       0xFFFFFFFF
#define AUX_RAM_BANK07_DATA_S                                                0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK08
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK08_DATA_W                                               32
#define AUX_RAM_BANK08_DATA_M                                       0xFFFFFFFF
#define AUX_RAM_BANK08_DATA_S                                                0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK09
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK09_DATA_W                                               32
#define AUX_RAM_BANK09_DATA_M                                       0xFFFFFFFF
#define AUX_RAM_BANK09_DATA_S                                                0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK010
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK010_DATA_W                                              32
#define AUX_RAM_BANK010_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK010_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK011
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK011_DATA_W                                              32
#define AUX_RAM_BANK011_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK011_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK012
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK012_DATA_W                                              32
#define AUX_RAM_BANK012_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK012_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK013
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK013_DATA_W                                              32
#define AUX_RAM_BANK013_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK013_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK014
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK014_DATA_W                                              32
#define AUX_RAM_BANK014_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK014_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK015
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK015_DATA_W                                              32
#define AUX_RAM_BANK015_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK015_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK016
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK016_DATA_W                                              32
#define AUX_RAM_BANK016_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK016_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK017
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK017_DATA_W                                              32
#define AUX_RAM_BANK017_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK017_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK018
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK018_DATA_W                                              32
#define AUX_RAM_BANK018_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK018_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK019
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK019_DATA_W                                              32
#define AUX_RAM_BANK019_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK019_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK020
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK020_DATA_W                                              32
#define AUX_RAM_BANK020_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK020_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK021
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK021_DATA_W                                              32
#define AUX_RAM_BANK021_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK021_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK022
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK022_DATA_W                                              32
#define AUX_RAM_BANK022_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK022_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK023
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK023_DATA_W                                              32
#define AUX_RAM_BANK023_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK023_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK024
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK024_DATA_W                                              32
#define AUX_RAM_BANK024_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK024_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK025
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK025_DATA_W                                              32
#define AUX_RAM_BANK025_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK025_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK026
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK026_DATA_W                                              32
#define AUX_RAM_BANK026_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK026_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK027
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK027_DATA_W                                              32
#define AUX_RAM_BANK027_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK027_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK028
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK028_DATA_W                                              32
#define AUX_RAM_BANK028_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK028_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK029
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK029_DATA_W                                              32
#define AUX_RAM_BANK029_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK029_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK030
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK030_DATA_W                                              32
#define AUX_RAM_BANK030_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK030_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK031
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK031_DATA_W                                              32
#define AUX_RAM_BANK031_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK031_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK032
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK032_DATA_W                                              32
#define AUX_RAM_BANK032_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK032_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK033
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK033_DATA_W                                              32
#define AUX_RAM_BANK033_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK033_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK034
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK034_DATA_W                                              32
#define AUX_RAM_BANK034_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK034_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK035
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK035_DATA_W                                              32
#define AUX_RAM_BANK035_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK035_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK036
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK036_DATA_W                                              32
#define AUX_RAM_BANK036_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK036_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK037
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK037_DATA_W                                              32
#define AUX_RAM_BANK037_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK037_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK038
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK038_DATA_W                                              32
#define AUX_RAM_BANK038_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK038_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK039
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK039_DATA_W                                              32
#define AUX_RAM_BANK039_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK039_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK040
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK040_DATA_W                                              32
#define AUX_RAM_BANK040_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK040_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK041
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK041_DATA_W                                              32
#define AUX_RAM_BANK041_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK041_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK042
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK042_DATA_W                                              32
#define AUX_RAM_BANK042_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK042_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK043
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK043_DATA_W                                              32
#define AUX_RAM_BANK043_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK043_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK044
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK044_DATA_W                                              32
#define AUX_RAM_BANK044_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK044_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK045
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK045_DATA_W                                              32
#define AUX_RAM_BANK045_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK045_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK046
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK046_DATA_W                                              32
#define AUX_RAM_BANK046_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK046_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK047
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK047_DATA_W                                              32
#define AUX_RAM_BANK047_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK047_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK048
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK048_DATA_W                                              32
#define AUX_RAM_BANK048_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK048_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK049
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK049_DATA_W                                              32
#define AUX_RAM_BANK049_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK049_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK050
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK050_DATA_W                                              32
#define AUX_RAM_BANK050_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK050_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK051
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK051_DATA_W                                              32
#define AUX_RAM_BANK051_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK051_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK052
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK052_DATA_W                                              32
#define AUX_RAM_BANK052_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK052_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK053
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK053_DATA_W                                              32
#define AUX_RAM_BANK053_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK053_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK054
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK054_DATA_W                                              32
#define AUX_RAM_BANK054_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK054_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK055
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK055_DATA_W                                              32
#define AUX_RAM_BANK055_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK055_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK056
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK056_DATA_W                                              32
#define AUX_RAM_BANK056_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK056_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK057
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK057_DATA_W                                              32
#define AUX_RAM_BANK057_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK057_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK058
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK058_DATA_W                                              32
#define AUX_RAM_BANK058_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK058_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK059
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK059_DATA_W                                              32
#define AUX_RAM_BANK059_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK059_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK060
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK060_DATA_W                                              32
#define AUX_RAM_BANK060_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK060_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK061
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK061_DATA_W                                              32
#define AUX_RAM_BANK061_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK061_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK062
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK062_DATA_W                                              32
#define AUX_RAM_BANK062_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK062_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK063
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK063_DATA_W                                              32
#define AUX_RAM_BANK063_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK063_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK064
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK064_DATA_W                                              32
#define AUX_RAM_BANK064_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK064_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK065
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK065_DATA_W                                              32
#define AUX_RAM_BANK065_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK065_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK066
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK066_DATA_W                                              32
#define AUX_RAM_BANK066_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK066_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK067
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK067_DATA_W                                              32
#define AUX_RAM_BANK067_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK067_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK068
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK068_DATA_W                                              32
#define AUX_RAM_BANK068_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK068_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK069
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK069_DATA_W                                              32
#define AUX_RAM_BANK069_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK069_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK070
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK070_DATA_W                                              32
#define AUX_RAM_BANK070_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK070_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK071
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK071_DATA_W                                              32
#define AUX_RAM_BANK071_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK071_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK072
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK072_DATA_W                                              32
#define AUX_RAM_BANK072_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK072_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK073
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK073_DATA_W                                              32
#define AUX_RAM_BANK073_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK073_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK074
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK074_DATA_W                                              32
#define AUX_RAM_BANK074_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK074_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK075
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK075_DATA_W                                              32
#define AUX_RAM_BANK075_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK075_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK076
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK076_DATA_W                                              32
#define AUX_RAM_BANK076_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK076_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK077
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK077_DATA_W                                              32
#define AUX_RAM_BANK077_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK077_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK078
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK078_DATA_W                                              32
#define AUX_RAM_BANK078_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK078_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK079
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK079_DATA_W                                              32
#define AUX_RAM_BANK079_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK079_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK080
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK080_DATA_W                                              32
#define AUX_RAM_BANK080_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK080_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK081
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK081_DATA_W                                              32
#define AUX_RAM_BANK081_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK081_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK082
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK082_DATA_W                                              32
#define AUX_RAM_BANK082_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK082_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK083
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK083_DATA_W                                              32
#define AUX_RAM_BANK083_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK083_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK084
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK084_DATA_W                                              32
#define AUX_RAM_BANK084_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK084_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK085
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK085_DATA_W                                              32
#define AUX_RAM_BANK085_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK085_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK086
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK086_DATA_W                                              32
#define AUX_RAM_BANK086_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK086_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK087
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK087_DATA_W                                              32
#define AUX_RAM_BANK087_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK087_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK088
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK088_DATA_W                                              32
#define AUX_RAM_BANK088_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK088_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK089
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK089_DATA_W                                              32
#define AUX_RAM_BANK089_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK089_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK090
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK090_DATA_W                                              32
#define AUX_RAM_BANK090_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK090_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK091
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK091_DATA_W                                              32
#define AUX_RAM_BANK091_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK091_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK092
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK092_DATA_W                                              32
#define AUX_RAM_BANK092_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK092_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK093
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK093_DATA_W                                              32
#define AUX_RAM_BANK093_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK093_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK094
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK094_DATA_W                                              32
#define AUX_RAM_BANK094_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK094_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK095
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK095_DATA_W                                              32
#define AUX_RAM_BANK095_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK095_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK096
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK096_DATA_W                                              32
#define AUX_RAM_BANK096_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK096_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK097
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK097_DATA_W                                              32
#define AUX_RAM_BANK097_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK097_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK098
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK098_DATA_W                                              32
#define AUX_RAM_BANK098_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK098_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK099
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK099_DATA_W                                              32
#define AUX_RAM_BANK099_DATA_M                                      0xFFFFFFFF
#define AUX_RAM_BANK099_DATA_S                                               0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0100
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0100_DATA_W                                             32
#define AUX_RAM_BANK0100_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0100_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0101
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0101_DATA_W                                             32
#define AUX_RAM_BANK0101_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0101_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0102
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0102_DATA_W                                             32
#define AUX_RAM_BANK0102_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0102_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0103
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0103_DATA_W                                             32
#define AUX_RAM_BANK0103_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0103_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0104
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0104_DATA_W                                             32
#define AUX_RAM_BANK0104_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0104_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0105
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0105_DATA_W                                             32
#define AUX_RAM_BANK0105_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0105_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0106
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0106_DATA_W                                             32
#define AUX_RAM_BANK0106_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0106_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0107
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0107_DATA_W                                             32
#define AUX_RAM_BANK0107_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0107_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0108
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0108_DATA_W                                             32
#define AUX_RAM_BANK0108_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0108_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0109
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0109_DATA_W                                             32
#define AUX_RAM_BANK0109_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0109_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0110
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0110_DATA_W                                             32
#define AUX_RAM_BANK0110_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0110_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0111
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0111_DATA_W                                             32
#define AUX_RAM_BANK0111_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0111_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0112
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0112_DATA_W                                             32
#define AUX_RAM_BANK0112_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0112_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0113
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0113_DATA_W                                             32
#define AUX_RAM_BANK0113_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0113_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0114
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0114_DATA_W                                             32
#define AUX_RAM_BANK0114_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0114_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0115
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0115_DATA_W                                             32
#define AUX_RAM_BANK0115_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0115_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0116
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0116_DATA_W                                             32
#define AUX_RAM_BANK0116_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0116_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0117
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0117_DATA_W                                             32
#define AUX_RAM_BANK0117_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0117_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0118
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0118_DATA_W                                             32
#define AUX_RAM_BANK0118_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0118_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0119
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0119_DATA_W                                             32
#define AUX_RAM_BANK0119_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0119_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0120
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0120_DATA_W                                             32
#define AUX_RAM_BANK0120_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0120_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0121
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0121_DATA_W                                             32
#define AUX_RAM_BANK0121_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0121_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0122
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0122_DATA_W                                             32
#define AUX_RAM_BANK0122_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0122_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0123
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0123_DATA_W                                             32
#define AUX_RAM_BANK0123_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0123_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0124
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0124_DATA_W                                             32
#define AUX_RAM_BANK0124_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0124_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0125
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0125_DATA_W                                             32
#define AUX_RAM_BANK0125_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0125_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0126
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0126_DATA_W                                             32
#define AUX_RAM_BANK0126_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0126_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0127
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0127_DATA_W                                             32
#define AUX_RAM_BANK0127_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0127_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0128
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0128_DATA_W                                             32
#define AUX_RAM_BANK0128_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0128_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0129
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0129_DATA_W                                             32
#define AUX_RAM_BANK0129_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0129_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0130
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0130_DATA_W                                             32
#define AUX_RAM_BANK0130_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0130_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0131
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0131_DATA_W                                             32
#define AUX_RAM_BANK0131_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0131_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0132
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0132_DATA_W                                             32
#define AUX_RAM_BANK0132_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0132_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0133
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0133_DATA_W                                             32
#define AUX_RAM_BANK0133_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0133_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0134
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0134_DATA_W                                             32
#define AUX_RAM_BANK0134_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0134_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0135
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0135_DATA_W                                             32
#define AUX_RAM_BANK0135_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0135_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0136
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0136_DATA_W                                             32
#define AUX_RAM_BANK0136_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0136_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0137
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0137_DATA_W                                             32
#define AUX_RAM_BANK0137_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0137_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0138
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0138_DATA_W                                             32
#define AUX_RAM_BANK0138_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0138_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0139
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0139_DATA_W                                             32
#define AUX_RAM_BANK0139_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0139_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0140
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0140_DATA_W                                             32
#define AUX_RAM_BANK0140_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0140_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0141
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0141_DATA_W                                             32
#define AUX_RAM_BANK0141_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0141_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0142
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0142_DATA_W                                             32
#define AUX_RAM_BANK0142_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0142_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0143
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0143_DATA_W                                             32
#define AUX_RAM_BANK0143_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0143_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0144
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0144_DATA_W                                             32
#define AUX_RAM_BANK0144_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0144_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0145
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0145_DATA_W                                             32
#define AUX_RAM_BANK0145_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0145_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0146
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0146_DATA_W                                             32
#define AUX_RAM_BANK0146_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0146_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0147
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0147_DATA_W                                             32
#define AUX_RAM_BANK0147_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0147_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0148
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0148_DATA_W                                             32
#define AUX_RAM_BANK0148_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0148_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0149
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0149_DATA_W                                             32
#define AUX_RAM_BANK0149_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0149_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0150
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0150_DATA_W                                             32
#define AUX_RAM_BANK0150_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0150_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0151
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0151_DATA_W                                             32
#define AUX_RAM_BANK0151_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0151_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0152
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0152_DATA_W                                             32
#define AUX_RAM_BANK0152_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0152_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0153
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0153_DATA_W                                             32
#define AUX_RAM_BANK0153_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0153_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0154
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0154_DATA_W                                             32
#define AUX_RAM_BANK0154_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0154_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0155
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0155_DATA_W                                             32
#define AUX_RAM_BANK0155_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0155_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0156
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0156_DATA_W                                             32
#define AUX_RAM_BANK0156_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0156_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0157
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0157_DATA_W                                             32
#define AUX_RAM_BANK0157_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0157_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0158
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0158_DATA_W                                             32
#define AUX_RAM_BANK0158_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0158_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0159
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0159_DATA_W                                             32
#define AUX_RAM_BANK0159_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0159_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0160
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0160_DATA_W                                             32
#define AUX_RAM_BANK0160_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0160_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0161
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0161_DATA_W                                             32
#define AUX_RAM_BANK0161_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0161_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0162
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0162_DATA_W                                             32
#define AUX_RAM_BANK0162_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0162_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0163
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0163_DATA_W                                             32
#define AUX_RAM_BANK0163_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0163_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0164
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0164_DATA_W                                             32
#define AUX_RAM_BANK0164_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0164_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0165
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0165_DATA_W                                             32
#define AUX_RAM_BANK0165_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0165_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0166
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0166_DATA_W                                             32
#define AUX_RAM_BANK0166_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0166_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0167
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0167_DATA_W                                             32
#define AUX_RAM_BANK0167_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0167_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0168
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0168_DATA_W                                             32
#define AUX_RAM_BANK0168_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0168_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0169
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0169_DATA_W                                             32
#define AUX_RAM_BANK0169_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0169_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0170
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0170_DATA_W                                             32
#define AUX_RAM_BANK0170_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0170_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0171
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0171_DATA_W                                             32
#define AUX_RAM_BANK0171_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0171_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0172
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0172_DATA_W                                             32
#define AUX_RAM_BANK0172_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0172_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0173
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0173_DATA_W                                             32
#define AUX_RAM_BANK0173_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0173_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0174
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0174_DATA_W                                             32
#define AUX_RAM_BANK0174_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0174_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0175
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0175_DATA_W                                             32
#define AUX_RAM_BANK0175_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0175_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0176
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0176_DATA_W                                             32
#define AUX_RAM_BANK0176_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0176_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0177
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0177_DATA_W                                             32
#define AUX_RAM_BANK0177_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0177_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0178
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0178_DATA_W                                             32
#define AUX_RAM_BANK0178_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0178_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0179
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0179_DATA_W                                             32
#define AUX_RAM_BANK0179_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0179_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0180
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0180_DATA_W                                             32
#define AUX_RAM_BANK0180_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0180_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0181
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0181_DATA_W                                             32
#define AUX_RAM_BANK0181_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0181_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0182
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0182_DATA_W                                             32
#define AUX_RAM_BANK0182_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0182_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0183
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0183_DATA_W                                             32
#define AUX_RAM_BANK0183_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0183_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0184
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0184_DATA_W                                             32
#define AUX_RAM_BANK0184_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0184_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0185
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0185_DATA_W                                             32
#define AUX_RAM_BANK0185_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0185_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0186
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0186_DATA_W                                             32
#define AUX_RAM_BANK0186_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0186_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0187
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0187_DATA_W                                             32
#define AUX_RAM_BANK0187_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0187_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0188
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0188_DATA_W                                             32
#define AUX_RAM_BANK0188_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0188_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0189
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0189_DATA_W                                             32
#define AUX_RAM_BANK0189_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0189_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0190
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0190_DATA_W                                             32
#define AUX_RAM_BANK0190_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0190_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0191
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0191_DATA_W                                             32
#define AUX_RAM_BANK0191_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0191_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0192
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0192_DATA_W                                             32
#define AUX_RAM_BANK0192_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0192_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0193
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0193_DATA_W                                             32
#define AUX_RAM_BANK0193_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0193_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0194
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0194_DATA_W                                             32
#define AUX_RAM_BANK0194_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0194_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0195
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0195_DATA_W                                             32
#define AUX_RAM_BANK0195_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0195_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0196
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0196_DATA_W                                             32
#define AUX_RAM_BANK0196_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0196_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0197
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0197_DATA_W                                             32
#define AUX_RAM_BANK0197_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0197_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0198
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0198_DATA_W                                             32
#define AUX_RAM_BANK0198_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0198_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0199
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0199_DATA_W                                             32
#define AUX_RAM_BANK0199_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0199_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0200
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0200_DATA_W                                             32
#define AUX_RAM_BANK0200_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0200_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0201
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0201_DATA_W                                             32
#define AUX_RAM_BANK0201_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0201_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0202
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0202_DATA_W                                             32
#define AUX_RAM_BANK0202_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0202_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0203
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0203_DATA_W                                             32
#define AUX_RAM_BANK0203_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0203_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0204
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0204_DATA_W                                             32
#define AUX_RAM_BANK0204_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0204_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0205
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0205_DATA_W                                             32
#define AUX_RAM_BANK0205_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0205_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0206
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0206_DATA_W                                             32
#define AUX_RAM_BANK0206_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0206_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0207
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0207_DATA_W                                             32
#define AUX_RAM_BANK0207_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0207_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0208
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0208_DATA_W                                             32
#define AUX_RAM_BANK0208_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0208_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0209
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0209_DATA_W                                             32
#define AUX_RAM_BANK0209_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0209_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0210
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0210_DATA_W                                             32
#define AUX_RAM_BANK0210_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0210_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0211
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0211_DATA_W                                             32
#define AUX_RAM_BANK0211_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0211_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0212
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0212_DATA_W                                             32
#define AUX_RAM_BANK0212_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0212_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0213
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0213_DATA_W                                             32
#define AUX_RAM_BANK0213_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0213_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0214
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0214_DATA_W                                             32
#define AUX_RAM_BANK0214_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0214_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0215
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0215_DATA_W                                             32
#define AUX_RAM_BANK0215_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0215_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0216
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0216_DATA_W                                             32
#define AUX_RAM_BANK0216_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0216_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0217
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0217_DATA_W                                             32
#define AUX_RAM_BANK0217_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0217_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0218
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0218_DATA_W                                             32
#define AUX_RAM_BANK0218_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0218_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0219
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0219_DATA_W                                             32
#define AUX_RAM_BANK0219_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0219_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0220
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0220_DATA_W                                             32
#define AUX_RAM_BANK0220_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0220_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0221
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0221_DATA_W                                             32
#define AUX_RAM_BANK0221_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0221_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0222
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0222_DATA_W                                             32
#define AUX_RAM_BANK0222_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0222_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0223
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0223_DATA_W                                             32
#define AUX_RAM_BANK0223_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0223_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0224
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0224_DATA_W                                             32
#define AUX_RAM_BANK0224_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0224_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0225
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0225_DATA_W                                             32
#define AUX_RAM_BANK0225_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0225_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0226
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0226_DATA_W                                             32
#define AUX_RAM_BANK0226_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0226_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0227
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0227_DATA_W                                             32
#define AUX_RAM_BANK0227_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0227_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0228
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0228_DATA_W                                             32
#define AUX_RAM_BANK0228_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0228_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0229
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0229_DATA_W                                             32
#define AUX_RAM_BANK0229_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0229_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0230
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0230_DATA_W                                             32
#define AUX_RAM_BANK0230_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0230_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0231
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0231_DATA_W                                             32
#define AUX_RAM_BANK0231_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0231_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0232
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0232_DATA_W                                             32
#define AUX_RAM_BANK0232_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0232_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0233
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0233_DATA_W                                             32
#define AUX_RAM_BANK0233_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0233_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0234
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0234_DATA_W                                             32
#define AUX_RAM_BANK0234_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0234_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0235
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0235_DATA_W                                             32
#define AUX_RAM_BANK0235_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0235_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0236
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0236_DATA_W                                             32
#define AUX_RAM_BANK0236_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0236_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0237
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0237_DATA_W                                             32
#define AUX_RAM_BANK0237_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0237_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0238
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0238_DATA_W                                             32
#define AUX_RAM_BANK0238_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0238_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0239
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0239_DATA_W                                             32
#define AUX_RAM_BANK0239_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0239_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0240
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0240_DATA_W                                             32
#define AUX_RAM_BANK0240_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0240_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0241
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0241_DATA_W                                             32
#define AUX_RAM_BANK0241_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0241_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0242
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0242_DATA_W                                             32
#define AUX_RAM_BANK0242_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0242_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0243
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0243_DATA_W                                             32
#define AUX_RAM_BANK0243_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0243_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0244
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0244_DATA_W                                             32
#define AUX_RAM_BANK0244_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0244_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0245
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0245_DATA_W                                             32
#define AUX_RAM_BANK0245_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0245_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0246
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0246_DATA_W                                             32
#define AUX_RAM_BANK0246_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0246_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0247
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0247_DATA_W                                             32
#define AUX_RAM_BANK0247_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0247_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0248
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0248_DATA_W                                             32
#define AUX_RAM_BANK0248_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0248_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0249
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0249_DATA_W                                             32
#define AUX_RAM_BANK0249_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0249_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0250
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0250_DATA_W                                             32
#define AUX_RAM_BANK0250_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0250_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0251
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0251_DATA_W                                             32
#define AUX_RAM_BANK0251_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0251_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0252
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0252_DATA_W                                             32
#define AUX_RAM_BANK0252_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0252_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0253
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0253_DATA_W                                             32
#define AUX_RAM_BANK0253_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0253_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0254
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0254_DATA_W                                             32
#define AUX_RAM_BANK0254_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0254_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0255
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0255_DATA_W                                             32
#define AUX_RAM_BANK0255_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0255_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0256
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0256_DATA_W                                             32
#define AUX_RAM_BANK0256_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0256_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0257
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0257_DATA_W                                             32
#define AUX_RAM_BANK0257_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0257_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0258
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0258_DATA_W                                             32
#define AUX_RAM_BANK0258_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0258_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0259
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0259_DATA_W                                             32
#define AUX_RAM_BANK0259_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0259_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0260
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0260_DATA_W                                             32
#define AUX_RAM_BANK0260_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0260_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0261
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0261_DATA_W                                             32
#define AUX_RAM_BANK0261_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0261_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0262
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0262_DATA_W                                             32
#define AUX_RAM_BANK0262_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0262_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0263
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0263_DATA_W                                             32
#define AUX_RAM_BANK0263_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0263_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0264
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0264_DATA_W                                             32
#define AUX_RAM_BANK0264_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0264_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0265
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0265_DATA_W                                             32
#define AUX_RAM_BANK0265_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0265_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0266
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0266_DATA_W                                             32
#define AUX_RAM_BANK0266_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0266_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0267
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0267_DATA_W                                             32
#define AUX_RAM_BANK0267_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0267_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0268
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0268_DATA_W                                             32
#define AUX_RAM_BANK0268_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0268_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0269
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0269_DATA_W                                             32
#define AUX_RAM_BANK0269_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0269_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0270
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0270_DATA_W                                             32
#define AUX_RAM_BANK0270_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0270_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0271
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0271_DATA_W                                             32
#define AUX_RAM_BANK0271_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0271_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0272
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0272_DATA_W                                             32
#define AUX_RAM_BANK0272_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0272_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0273
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0273_DATA_W                                             32
#define AUX_RAM_BANK0273_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0273_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0274
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0274_DATA_W                                             32
#define AUX_RAM_BANK0274_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0274_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0275
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0275_DATA_W                                             32
#define AUX_RAM_BANK0275_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0275_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0276
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0276_DATA_W                                             32
#define AUX_RAM_BANK0276_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0276_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0277
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0277_DATA_W                                             32
#define AUX_RAM_BANK0277_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0277_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0278
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0278_DATA_W                                             32
#define AUX_RAM_BANK0278_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0278_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0279
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0279_DATA_W                                             32
#define AUX_RAM_BANK0279_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0279_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0280
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0280_DATA_W                                             32
#define AUX_RAM_BANK0280_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0280_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0281
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0281_DATA_W                                             32
#define AUX_RAM_BANK0281_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0281_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0282
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0282_DATA_W                                             32
#define AUX_RAM_BANK0282_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0282_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0283
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0283_DATA_W                                             32
#define AUX_RAM_BANK0283_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0283_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0284
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0284_DATA_W                                             32
#define AUX_RAM_BANK0284_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0284_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0285
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0285_DATA_W                                             32
#define AUX_RAM_BANK0285_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0285_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0286
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0286_DATA_W                                             32
#define AUX_RAM_BANK0286_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0286_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0287
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0287_DATA_W                                             32
#define AUX_RAM_BANK0287_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0287_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0288
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0288_DATA_W                                             32
#define AUX_RAM_BANK0288_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0288_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0289
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0289_DATA_W                                             32
#define AUX_RAM_BANK0289_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0289_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0290
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0290_DATA_W                                             32
#define AUX_RAM_BANK0290_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0290_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0291
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0291_DATA_W                                             32
#define AUX_RAM_BANK0291_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0291_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0292
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0292_DATA_W                                             32
#define AUX_RAM_BANK0292_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0292_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0293
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0293_DATA_W                                             32
#define AUX_RAM_BANK0293_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0293_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0294
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0294_DATA_W                                             32
#define AUX_RAM_BANK0294_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0294_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0295
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0295_DATA_W                                             32
#define AUX_RAM_BANK0295_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0295_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0296
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0296_DATA_W                                             32
#define AUX_RAM_BANK0296_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0296_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0297
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0297_DATA_W                                             32
#define AUX_RAM_BANK0297_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0297_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0298
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0298_DATA_W                                             32
#define AUX_RAM_BANK0298_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0298_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0299
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0299_DATA_W                                             32
#define AUX_RAM_BANK0299_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0299_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0300
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0300_DATA_W                                             32
#define AUX_RAM_BANK0300_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0300_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0301
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0301_DATA_W                                             32
#define AUX_RAM_BANK0301_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0301_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0302
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0302_DATA_W                                             32
#define AUX_RAM_BANK0302_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0302_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0303
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0303_DATA_W                                             32
#define AUX_RAM_BANK0303_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0303_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0304
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0304_DATA_W                                             32
#define AUX_RAM_BANK0304_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0304_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0305
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0305_DATA_W                                             32
#define AUX_RAM_BANK0305_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0305_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0306
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0306_DATA_W                                             32
#define AUX_RAM_BANK0306_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0306_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0307
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0307_DATA_W                                             32
#define AUX_RAM_BANK0307_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0307_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0308
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0308_DATA_W                                             32
#define AUX_RAM_BANK0308_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0308_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0309
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0309_DATA_W                                             32
#define AUX_RAM_BANK0309_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0309_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0310
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0310_DATA_W                                             32
#define AUX_RAM_BANK0310_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0310_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0311
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0311_DATA_W                                             32
#define AUX_RAM_BANK0311_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0311_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0312
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0312_DATA_W                                             32
#define AUX_RAM_BANK0312_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0312_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0313
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0313_DATA_W                                             32
#define AUX_RAM_BANK0313_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0313_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0314
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0314_DATA_W                                             32
#define AUX_RAM_BANK0314_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0314_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0315
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0315_DATA_W                                             32
#define AUX_RAM_BANK0315_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0315_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0316
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0316_DATA_W                                             32
#define AUX_RAM_BANK0316_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0316_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0317
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0317_DATA_W                                             32
#define AUX_RAM_BANK0317_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0317_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0318
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0318_DATA_W                                             32
#define AUX_RAM_BANK0318_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0318_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0319
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0319_DATA_W                                             32
#define AUX_RAM_BANK0319_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0319_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0320
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0320_DATA_W                                             32
#define AUX_RAM_BANK0320_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0320_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0321
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0321_DATA_W                                             32
#define AUX_RAM_BANK0321_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0321_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0322
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0322_DATA_W                                             32
#define AUX_RAM_BANK0322_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0322_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0323
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0323_DATA_W                                             32
#define AUX_RAM_BANK0323_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0323_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0324
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0324_DATA_W                                             32
#define AUX_RAM_BANK0324_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0324_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0325
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0325_DATA_W                                             32
#define AUX_RAM_BANK0325_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0325_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0326
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0326_DATA_W                                             32
#define AUX_RAM_BANK0326_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0326_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0327
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0327_DATA_W                                             32
#define AUX_RAM_BANK0327_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0327_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0328
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0328_DATA_W                                             32
#define AUX_RAM_BANK0328_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0328_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0329
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0329_DATA_W                                             32
#define AUX_RAM_BANK0329_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0329_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0330
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0330_DATA_W                                             32
#define AUX_RAM_BANK0330_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0330_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0331
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0331_DATA_W                                             32
#define AUX_RAM_BANK0331_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0331_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0332
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0332_DATA_W                                             32
#define AUX_RAM_BANK0332_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0332_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0333
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0333_DATA_W                                             32
#define AUX_RAM_BANK0333_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0333_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0334
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0334_DATA_W                                             32
#define AUX_RAM_BANK0334_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0334_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0335
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0335_DATA_W                                             32
#define AUX_RAM_BANK0335_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0335_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0336
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0336_DATA_W                                             32
#define AUX_RAM_BANK0336_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0336_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0337
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0337_DATA_W                                             32
#define AUX_RAM_BANK0337_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0337_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0338
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0338_DATA_W                                             32
#define AUX_RAM_BANK0338_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0338_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0339
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0339_DATA_W                                             32
#define AUX_RAM_BANK0339_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0339_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0340
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0340_DATA_W                                             32
#define AUX_RAM_BANK0340_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0340_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0341
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0341_DATA_W                                             32
#define AUX_RAM_BANK0341_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0341_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0342
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0342_DATA_W                                             32
#define AUX_RAM_BANK0342_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0342_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0343
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0343_DATA_W                                             32
#define AUX_RAM_BANK0343_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0343_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0344
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0344_DATA_W                                             32
#define AUX_RAM_BANK0344_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0344_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0345
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0345_DATA_W                                             32
#define AUX_RAM_BANK0345_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0345_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0346
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0346_DATA_W                                             32
#define AUX_RAM_BANK0346_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0346_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0347
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0347_DATA_W                                             32
#define AUX_RAM_BANK0347_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0347_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0348
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0348_DATA_W                                             32
#define AUX_RAM_BANK0348_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0348_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0349
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0349_DATA_W                                             32
#define AUX_RAM_BANK0349_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0349_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0350
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0350_DATA_W                                             32
#define AUX_RAM_BANK0350_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0350_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0351
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0351_DATA_W                                             32
#define AUX_RAM_BANK0351_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0351_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0352
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0352_DATA_W                                             32
#define AUX_RAM_BANK0352_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0352_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0353
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0353_DATA_W                                             32
#define AUX_RAM_BANK0353_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0353_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0354
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0354_DATA_W                                             32
#define AUX_RAM_BANK0354_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0354_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0355
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0355_DATA_W                                             32
#define AUX_RAM_BANK0355_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0355_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0356
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0356_DATA_W                                             32
#define AUX_RAM_BANK0356_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0356_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0357
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0357_DATA_W                                             32
#define AUX_RAM_BANK0357_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0357_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0358
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0358_DATA_W                                             32
#define AUX_RAM_BANK0358_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0358_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0359
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0359_DATA_W                                             32
#define AUX_RAM_BANK0359_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0359_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0360
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0360_DATA_W                                             32
#define AUX_RAM_BANK0360_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0360_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0361
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0361_DATA_W                                             32
#define AUX_RAM_BANK0361_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0361_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0362
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0362_DATA_W                                             32
#define AUX_RAM_BANK0362_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0362_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0363
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0363_DATA_W                                             32
#define AUX_RAM_BANK0363_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0363_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0364
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0364_DATA_W                                             32
#define AUX_RAM_BANK0364_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0364_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0365
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0365_DATA_W                                             32
#define AUX_RAM_BANK0365_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0365_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0366
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0366_DATA_W                                             32
#define AUX_RAM_BANK0366_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0366_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0367
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0367_DATA_W                                             32
#define AUX_RAM_BANK0367_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0367_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0368
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0368_DATA_W                                             32
#define AUX_RAM_BANK0368_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0368_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0369
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0369_DATA_W                                             32
#define AUX_RAM_BANK0369_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0369_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0370
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0370_DATA_W                                             32
#define AUX_RAM_BANK0370_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0370_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0371
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0371_DATA_W                                             32
#define AUX_RAM_BANK0371_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0371_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0372
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0372_DATA_W                                             32
#define AUX_RAM_BANK0372_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0372_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0373
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0373_DATA_W                                             32
#define AUX_RAM_BANK0373_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0373_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0374
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0374_DATA_W                                             32
#define AUX_RAM_BANK0374_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0374_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0375
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0375_DATA_W                                             32
#define AUX_RAM_BANK0375_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0375_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0376
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0376_DATA_W                                             32
#define AUX_RAM_BANK0376_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0376_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0377
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0377_DATA_W                                             32
#define AUX_RAM_BANK0377_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0377_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0378
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0378_DATA_W                                             32
#define AUX_RAM_BANK0378_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0378_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0379
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0379_DATA_W                                             32
#define AUX_RAM_BANK0379_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0379_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0380
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0380_DATA_W                                             32
#define AUX_RAM_BANK0380_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0380_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0381
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0381_DATA_W                                             32
#define AUX_RAM_BANK0381_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0381_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0382
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0382_DATA_W                                             32
#define AUX_RAM_BANK0382_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0382_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0383
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0383_DATA_W                                             32
#define AUX_RAM_BANK0383_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0383_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0384
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0384_DATA_W                                             32
#define AUX_RAM_BANK0384_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0384_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0385
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0385_DATA_W                                             32
#define AUX_RAM_BANK0385_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0385_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0386
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0386_DATA_W                                             32
#define AUX_RAM_BANK0386_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0386_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0387
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0387_DATA_W                                             32
#define AUX_RAM_BANK0387_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0387_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0388
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0388_DATA_W                                             32
#define AUX_RAM_BANK0388_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0388_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0389
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0389_DATA_W                                             32
#define AUX_RAM_BANK0389_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0389_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0390
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0390_DATA_W                                             32
#define AUX_RAM_BANK0390_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0390_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0391
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0391_DATA_W                                             32
#define AUX_RAM_BANK0391_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0391_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0392
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0392_DATA_W                                             32
#define AUX_RAM_BANK0392_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0392_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0393
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0393_DATA_W                                             32
#define AUX_RAM_BANK0393_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0393_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0394
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0394_DATA_W                                             32
#define AUX_RAM_BANK0394_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0394_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0395
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0395_DATA_W                                             32
#define AUX_RAM_BANK0395_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0395_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0396
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0396_DATA_W                                             32
#define AUX_RAM_BANK0396_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0396_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0397
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0397_DATA_W                                             32
#define AUX_RAM_BANK0397_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0397_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0398
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0398_DATA_W                                             32
#define AUX_RAM_BANK0398_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0398_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0399
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0399_DATA_W                                             32
#define AUX_RAM_BANK0399_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0399_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0400
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0400_DATA_W                                             32
#define AUX_RAM_BANK0400_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0400_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0401
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0401_DATA_W                                             32
#define AUX_RAM_BANK0401_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0401_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0402
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0402_DATA_W                                             32
#define AUX_RAM_BANK0402_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0402_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0403
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0403_DATA_W                                             32
#define AUX_RAM_BANK0403_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0403_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0404
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0404_DATA_W                                             32
#define AUX_RAM_BANK0404_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0404_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0405
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0405_DATA_W                                             32
#define AUX_RAM_BANK0405_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0405_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0406
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0406_DATA_W                                             32
#define AUX_RAM_BANK0406_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0406_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0407
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0407_DATA_W                                             32
#define AUX_RAM_BANK0407_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0407_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0408
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0408_DATA_W                                             32
#define AUX_RAM_BANK0408_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0408_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0409
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0409_DATA_W                                             32
#define AUX_RAM_BANK0409_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0409_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0410
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0410_DATA_W                                             32
#define AUX_RAM_BANK0410_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0410_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0411
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0411_DATA_W                                             32
#define AUX_RAM_BANK0411_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0411_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0412
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0412_DATA_W                                             32
#define AUX_RAM_BANK0412_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0412_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0413
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0413_DATA_W                                             32
#define AUX_RAM_BANK0413_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0413_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0414
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0414_DATA_W                                             32
#define AUX_RAM_BANK0414_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0414_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0415
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0415_DATA_W                                             32
#define AUX_RAM_BANK0415_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0415_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0416
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0416_DATA_W                                             32
#define AUX_RAM_BANK0416_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0416_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0417
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0417_DATA_W                                             32
#define AUX_RAM_BANK0417_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0417_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0418
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0418_DATA_W                                             32
#define AUX_RAM_BANK0418_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0418_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0419
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0419_DATA_W                                             32
#define AUX_RAM_BANK0419_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0419_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0420
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0420_DATA_W                                             32
#define AUX_RAM_BANK0420_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0420_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0421
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0421_DATA_W                                             32
#define AUX_RAM_BANK0421_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0421_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0422
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0422_DATA_W                                             32
#define AUX_RAM_BANK0422_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0422_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0423
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0423_DATA_W                                             32
#define AUX_RAM_BANK0423_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0423_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0424
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0424_DATA_W                                             32
#define AUX_RAM_BANK0424_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0424_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0425
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0425_DATA_W                                             32
#define AUX_RAM_BANK0425_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0425_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0426
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0426_DATA_W                                             32
#define AUX_RAM_BANK0426_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0426_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0427
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0427_DATA_W                                             32
#define AUX_RAM_BANK0427_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0427_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0428
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0428_DATA_W                                             32
#define AUX_RAM_BANK0428_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0428_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0429
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0429_DATA_W                                             32
#define AUX_RAM_BANK0429_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0429_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0430
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0430_DATA_W                                             32
#define AUX_RAM_BANK0430_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0430_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0431
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0431_DATA_W                                             32
#define AUX_RAM_BANK0431_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0431_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0432
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0432_DATA_W                                             32
#define AUX_RAM_BANK0432_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0432_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0433
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0433_DATA_W                                             32
#define AUX_RAM_BANK0433_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0433_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0434
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0434_DATA_W                                             32
#define AUX_RAM_BANK0434_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0434_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0435
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0435_DATA_W                                             32
#define AUX_RAM_BANK0435_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0435_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0436
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0436_DATA_W                                             32
#define AUX_RAM_BANK0436_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0436_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0437
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0437_DATA_W                                             32
#define AUX_RAM_BANK0437_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0437_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0438
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0438_DATA_W                                             32
#define AUX_RAM_BANK0438_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0438_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0439
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0439_DATA_W                                             32
#define AUX_RAM_BANK0439_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0439_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0440
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0440_DATA_W                                             32
#define AUX_RAM_BANK0440_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0440_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0441
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0441_DATA_W                                             32
#define AUX_RAM_BANK0441_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0441_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0442
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0442_DATA_W                                             32
#define AUX_RAM_BANK0442_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0442_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0443
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0443_DATA_W                                             32
#define AUX_RAM_BANK0443_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0443_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0444
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0444_DATA_W                                             32
#define AUX_RAM_BANK0444_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0444_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0445
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0445_DATA_W                                             32
#define AUX_RAM_BANK0445_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0445_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0446
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0446_DATA_W                                             32
#define AUX_RAM_BANK0446_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0446_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0447
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0447_DATA_W                                             32
#define AUX_RAM_BANK0447_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0447_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0448
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0448_DATA_W                                             32
#define AUX_RAM_BANK0448_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0448_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0449
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0449_DATA_W                                             32
#define AUX_RAM_BANK0449_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0449_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0450
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0450_DATA_W                                             32
#define AUX_RAM_BANK0450_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0450_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0451
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0451_DATA_W                                             32
#define AUX_RAM_BANK0451_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0451_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0452
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0452_DATA_W                                             32
#define AUX_RAM_BANK0452_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0452_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0453
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0453_DATA_W                                             32
#define AUX_RAM_BANK0453_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0453_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0454
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0454_DATA_W                                             32
#define AUX_RAM_BANK0454_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0454_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0455
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0455_DATA_W                                             32
#define AUX_RAM_BANK0455_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0455_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0456
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0456_DATA_W                                             32
#define AUX_RAM_BANK0456_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0456_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0457
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0457_DATA_W                                             32
#define AUX_RAM_BANK0457_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0457_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0458
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0458_DATA_W                                             32
#define AUX_RAM_BANK0458_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0458_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0459
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0459_DATA_W                                             32
#define AUX_RAM_BANK0459_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0459_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0460
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0460_DATA_W                                             32
#define AUX_RAM_BANK0460_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0460_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0461
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0461_DATA_W                                             32
#define AUX_RAM_BANK0461_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0461_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0462
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0462_DATA_W                                             32
#define AUX_RAM_BANK0462_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0462_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0463
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0463_DATA_W                                             32
#define AUX_RAM_BANK0463_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0463_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0464
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0464_DATA_W                                             32
#define AUX_RAM_BANK0464_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0464_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0465
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0465_DATA_W                                             32
#define AUX_RAM_BANK0465_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0465_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0466
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0466_DATA_W                                             32
#define AUX_RAM_BANK0466_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0466_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0467
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0467_DATA_W                                             32
#define AUX_RAM_BANK0467_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0467_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0468
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0468_DATA_W                                             32
#define AUX_RAM_BANK0468_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0468_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0469
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0469_DATA_W                                             32
#define AUX_RAM_BANK0469_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0469_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0470
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0470_DATA_W                                             32
#define AUX_RAM_BANK0470_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0470_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0471
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0471_DATA_W                                             32
#define AUX_RAM_BANK0471_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0471_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0472
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0472_DATA_W                                             32
#define AUX_RAM_BANK0472_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0472_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0473
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0473_DATA_W                                             32
#define AUX_RAM_BANK0473_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0473_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0474
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0474_DATA_W                                             32
#define AUX_RAM_BANK0474_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0474_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0475
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0475_DATA_W                                             32
#define AUX_RAM_BANK0475_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0475_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0476
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0476_DATA_W                                             32
#define AUX_RAM_BANK0476_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0476_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0477
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0477_DATA_W                                             32
#define AUX_RAM_BANK0477_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0477_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0478
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0478_DATA_W                                             32
#define AUX_RAM_BANK0478_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0478_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0479
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0479_DATA_W                                             32
#define AUX_RAM_BANK0479_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0479_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0480
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0480_DATA_W                                             32
#define AUX_RAM_BANK0480_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0480_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0481
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0481_DATA_W                                             32
#define AUX_RAM_BANK0481_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0481_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0482
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0482_DATA_W                                             32
#define AUX_RAM_BANK0482_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0482_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0483
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0483_DATA_W                                             32
#define AUX_RAM_BANK0483_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0483_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0484
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0484_DATA_W                                             32
#define AUX_RAM_BANK0484_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0484_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0485
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0485_DATA_W                                             32
#define AUX_RAM_BANK0485_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0485_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0486
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0486_DATA_W                                             32
#define AUX_RAM_BANK0486_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0486_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0487
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0487_DATA_W                                             32
#define AUX_RAM_BANK0487_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0487_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0488
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0488_DATA_W                                             32
#define AUX_RAM_BANK0488_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0488_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0489
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0489_DATA_W                                             32
#define AUX_RAM_BANK0489_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0489_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0490
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0490_DATA_W                                             32
#define AUX_RAM_BANK0490_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0490_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0491
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0491_DATA_W                                             32
#define AUX_RAM_BANK0491_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0491_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0492
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0492_DATA_W                                             32
#define AUX_RAM_BANK0492_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0492_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0493
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0493_DATA_W                                             32
#define AUX_RAM_BANK0493_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0493_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0494
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0494_DATA_W                                             32
#define AUX_RAM_BANK0494_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0494_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0495
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0495_DATA_W                                             32
#define AUX_RAM_BANK0495_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0495_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0496
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0496_DATA_W                                             32
#define AUX_RAM_BANK0496_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0496_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0497
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0497_DATA_W                                             32
#define AUX_RAM_BANK0497_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0497_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0498
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0498_DATA_W                                             32
#define AUX_RAM_BANK0498_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0498_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0499
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0499_DATA_W                                             32
#define AUX_RAM_BANK0499_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0499_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0500
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0500_DATA_W                                             32
#define AUX_RAM_BANK0500_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0500_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0501
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0501_DATA_W                                             32
#define AUX_RAM_BANK0501_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0501_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0502
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0502_DATA_W                                             32
#define AUX_RAM_BANK0502_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0502_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0503
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0503_DATA_W                                             32
#define AUX_RAM_BANK0503_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0503_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0504
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0504_DATA_W                                             32
#define AUX_RAM_BANK0504_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0504_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0505
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0505_DATA_W                                             32
#define AUX_RAM_BANK0505_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0505_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0506
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0506_DATA_W                                             32
#define AUX_RAM_BANK0506_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0506_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0507
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0507_DATA_W                                             32
#define AUX_RAM_BANK0507_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0507_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0508
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0508_DATA_W                                             32
#define AUX_RAM_BANK0508_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0508_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0509
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0509_DATA_W                                             32
#define AUX_RAM_BANK0509_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0509_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0510
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0510_DATA_W                                             32
#define AUX_RAM_BANK0510_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0510_DATA_S                                              0

//*****************************************************************************
//
// Register: AUX_RAM_O_BANK0511
//
//*****************************************************************************
// Field:  [31:0] DATA
//
// SRAM data
#define AUX_RAM_BANK0511_DATA_W                                             32
#define AUX_RAM_BANK0511_DATA_M                                     0xFFFFFFFF
#define AUX_RAM_BANK0511_DATA_S                                              0


#endif // __AUX_RAM__
