//
// 对输入脉冲的频率进行检测
//

module freqcheck(
    input               clk,
    input               rst,
    input               pulse,
    input               en_count,
    output              valid,
    output     [15:0]   count
);

wire    rise_edge;
wire    fall_edge;

reg [1:0]   r_pulse;
reg [15:0]  cnt;
reg         r_flag;

//
// valid 输出有效信号产生
//
always@(posedge clk) begin
    if(!rst) begin
        r_flag <= 'b0;
    end
    else if(!en_count) begin
        r_flag <= 'b0;
    end
    else if(rise_edge) begin
        r_flag <= 'b1;
    end
    else begin
        r_flag <= r_flag;
    end
end

assign valid = r_flag & rise_edge;


//
// 脉冲边沿检测
//
always@(posedge clk) begin
    if(!rst) begin
        r_pulse <= 2'b00;
    end
    else begin
        // 把0位赋值到第1位，而第0位由输入信号给出
        r_pulse[0] <= pulse;
        r_pulse[1] <= r_pulse[0];
        // 等效 r_pulse <= {r_pulse[0],pulse};
        
        // 输入激励信号的变化在最近的时钟上升沿能产生第一级的使能信号，我们操作这个信号为2位，第一级
        // 使能信号可以在第二个时钟上升沿拉起第二级使能信号，这样它们之间有一个时钟周期的差值可以用来
        // 用来指示输入激励信号已经发生了变化
    end
end

// assign r_pulse1_invert = ~r_pulse[1];
// assign r_pulse1_invert1 = ~r_pulse[0];
assign rise_edge = r_pulse[0] & ~r_pulse[1];
assign fall_edge = r_pulse[1] & ~r_pulse[0];


//
// 脉冲信号计数
//
always@(posedge clk) begin
    if(!rst) begin
        cnt <= 0;
    end
    else begin
        if(!en_count) begin
            cnt <= 'b0;
        end
        else if(rise_edge) begin
            cnt <= 'b0;
        end
        else begin
            cnt <= cnt + 1'b1;
        end
    end
end 

assign count = cnt + 1'b1;

endmodule