@[toc](目录)
### 微处理器，微型计算机和微型计算机系统三者之间有何区别
微处理器即CPU，它包括运算器、控制器、寄存器阵列和内部总线等部分，用于实现微型计算机的运算和控制功能，是微型计算机的核心；

一台微型计算机由微处理器、内存储器、I/O接口电路以及总线构成；

微型计算机系统则包括硬件系统和软件系统两大部分，其中硬件系统又包括微型计算机和外围设备；

由此可见,微处理器是微型计算机的重要组成部分，而微型计算机系统又主要由微型计算机作为其硬件构成。

### 冯·诺依曼计算机的基本设计思想是什么？
1. 采用二进制表示数据和指令，指令由操作码和地址码组成。
2. 存储程序，将程序和数据存放在存储器中。
3. 程序控制， 计算机在工作时从存储器取出指令加以执行，自动完成计算任务。
4. 指令的执行是顺序的， 即一般按照指令在存储器中存放的顺序执行
5. 计算机由存储器，运算器，控制器，输入设备和输出设备五大基本部件组成。

### 简叙微机工作过程
微机的工作过程就是执行程序的过程，而程序由指令序列组成。所以执行程序的过程，就是执行指令序列的过程。执行每一条指令，都包括取指令与执行指令两个基本阶段。因此微机的工作过程，也就是不断地取指令和执行指令的过程。
在取指阶段，CPU 从内存中读出的内容必为指令，把它送至指令寄存器 IR，然后由指令译码器译码，控制器发出相应的控制信号，CPU 便知道该条指令要执行什么操作。
在执指阶段，CPU 执行指令所规定的具体操作。当一条指令执行完毕后，就转入了下一条指令的取指阶段，周而复始地循环，一直进行到程序结束。

### 什么是总线？一般微机中有哪些总线？
总线是一组信号线的集合，是计算机系统各部件之间传输地址，数据和控制信息的公共通道。从物理结构来看，它由一组导线和相关的控制，驱动电路组成。
在微处理器内部个单元之间传送信息的总线称为片内总线，
在微处理器外部部件之间传递信息的称为片外总线或外部总线。外部总线又分为地址总线、数据总线、控制总线。

扩展：
按传送信息的类型，总线可分为数据总线， 地址总线及控制总线。
按总线的层次结构， 总线可分前端总线(或CPU总线)，系统总线和外设总线。
按相对CPU的位置， 总线可分为片内总线和片外总线。

### 8086/8088 CPU的指令队列有何作用
指令队列的存在使8086/8088的EU（执行单元）和BIU（总线接口单元）并行工作，从而减少了CPU为取指令而等待的时间，提高了CPU 的利用率，加快了整机的运行速度，另外也降低了对存储器存取速度的要求。

### CPU内部有哪两个部分功能部件构成？简叙各自功能及其配合关系。
由 EU 和 BIU 组成。EU 是执行部件，主要的功能是执行指令。BIU 是总线接口部件，与片外存储器及 I/O 接口电路传输数据。 EU 经过 BIU 进行片外数据的访问，BIU 为 EU 提供将要执行的指令。EU 与 BIU 可分别独立工作，当 EU 不需访问外部时，即不需要 BIU 提供服务时，BIU 可进行填充指令队列的操作。

### 8086CPU中有哪些寄存器？分组说明用途。哪些寄存器用来指示存储器单元的偏移地址？
8086 CPU 中有 8 个通用寄存器 AX、BX、CX、DX、SP、BP、SI、DI；两个控制寄存器 IP、FR；4 个段寄存器 CS、DS、SS、ES。
8 个通用寄存器都可以用来暂存参加运算的数据或中间结果，但又有各自的专门用途。例如，AX 专用做累加器，某些指令指定用它存放操作数和运算结果；CX 为计数寄存器，在某些指令中做计数器使用；DX 为数据寄存器；BX 为基址寄存器，BP 为基址指针，SI 为源变址寄存器，DI 为目的变址寄存器，这 4 个寄存器在数据寻址中用来存放有效地址或段内偏移地址的一部分；
SP 为堆栈指示器，用来存放栈顶偏移地址。
两个控制寄存器用来存放有关的状态信息和控制信息。例如，标志寄存器 FR 用来存放状态标志和控制标志；而指令指针用来存放下一条要取指令的偏移地址。
4 个段寄存器用来存放内存的段地址。

### 8086处理器的输入控制信号RESET, READY, HOLD, NMI, INTR的含义各是什么？当它们有效时，8086CPU将出现何种反应？
RESET为系统复位输入信号，当该引脚有效时，CPU使CS置为0FFFFH, ES， SS， DS , IP, FLAGS, 其余寄存器置为0000H, 指令队列置为空， CPU重新启动

READY为外部同步控制输入信号， 有效时， 表示存储器或I/O设备已经准备好， CPU可以进行数据传输，当无效时， CPU在T~3~ 周期之后自动插入等待周期T~w~(1个或多个)， 直到READY变为高电平后CPU才脱离等待状态，完成数据传送过程。

HOLD为总线保持请求信号输入，当某一个总线主控设备要占用系统总线时，通过此引脚向CPU提出请求。

NMI:不可屏蔽中断请求，是一个利用上升沿有效地输入信号。该引脚信号有效时，表示外界向处理器申请不可屏蔽中断。

INTR:可屏蔽中断请求，是一个利用高电平有效的输入信号。该引脚信号有效时，表示中断请求设备向处理器申请可屏蔽中断。

### 8086/8088执行了一个总线周期是指8086/8088做了哪些可能的操作？基本总线周期如何组成？在一个典型的读存储器总线周期中，地址信号，ALE信号，$\overline{RD}$信号，数据信号分别在何时产生？
1） 8086/8088 执行了一个总线周是指：
①8086/8088 可能从片外的存储器取指令； 
②8086/8088可能对片外的存储器或 I/O 接口进行了一次读/写数据的操作。

2）基本总线周期由 T1 至 T4 四个时钟周期组成。

3）在一个典型的读存储器总线周期中，地址信号在 T1 周期内产生，ALE 信号在 T1 周期内产生， DT/R#为数据总线缓冲器的方向控制信号在 T1 输出,RD信号在 T2 周期内产生，数据信号一般在 T3 周期内产生，若存储器在 T3 内来不及提供数据，8086/8088会在总线周期中的 T3 后插入等待状态 Tw，存储器将在某 Tw 中给出数据。

### 8086CPU系统中为什么要用地址锁存器？
由于8086CPU引脚数量少，其地址总线采用了分时复用的双重总线(A 19 -A16 /S6 -S3 AD15~AD0以及BHE/S7)， 且仅在总线周期的 Tl 时钟周期输出地址信号，而在整个总线周期中地址信号需保持不变，这就需用地址锁存器将 T1 周期发出的地址信号锁存起来以在整个总线周期中都能使用；为此8086CPU 在 T1 周期提供地址锁存允许信号 ALE(正脉冲)，用 ALE 的下降沿将地址信息锁存在地址锁存器中

### 在最小模式下，8086 CPU一个基本的总线周期一般有几个时钟周期组成？并说明每个时钟周期，CPU做了哪些工作？
一个总线周期一般由4个时钟周期组成，简称4个T状态。
1. T1：CPU 送出20位地址信息，并且BHE低电平有效，ALE地址锁存信号有效。
2. T2：CPU 撤销地址信息，使高四位成为高阻状态，为数据传输做准备。(发出读写命令信号RD#、WR#及其它相关信号)
3. T3：如果存储器或外设能立即响应 CPU，则不必在T3状态后插入Tw等待周期，否则需要插入1个或几个Tw等待周期，直到检测到READY=1，实现数据的传送。
4. T4：总线上的数据信息消失，总线周期结束。

### 简叙流水线技术，8086CPU怎样实现指令流水线？
1. 流水线是指在程序执行时多条指令重叠进行操作的一种并行处理实现技术。
2. 流水线的并行处理是指完成一条指令的各个部件在时间上是可以同时重叠工作，分别同时为多条指令的不同部分进行工作，以提高各部件的利用率来。
3. 流水线技术是把一个重复的过程分解为若干子过程，每个子过程由专门的功能部件来实现，每个子过程与其他子过程并行进行。
4. 8086 中，指令的读取是在 BIU 单元，而指令的执行是在 EU 单元。因为 BIU 和 EU 两个单元相互独立、分别完成各自操作，所以可以并行操作。
5. 在 EU 单元对一个指令进行译码执行时，BIU 单元可以同时对后续指令进行读取。

### 什么是逻辑地址和物理地址？它们之间的关系是什么？
逻辑地址： 是指由程序产生的与段相关的偏移地址部分。逻辑地址由两个16位的部分组成，即段基址和偏移量组成

物理地址：在存储器里以字节为单位存储信息，为正确地存放或取得信息，每一个字节单元给以一个唯一的存储器地址，称为物理地址。

物理地址是由逻辑地址的段地址左移 4 位加上偏移地址计算得到的，
物理地址 = 段基址 * 16 + 偏移地址

### 8086 对存储器的管理为什么采用分段的办法？
由于内存容量的大小对计算机的性能有直接的影响，为了提高系统的执行速度，人们希望尽可能地提高系统管理（寻址）内存的能力。为此，8086/8088采用了分段管理的方法，将内存地址空间分为多个逻辑段，每个逻辑段最大为64k个单元，段内每个单元的地址码（称为偏移地址或相对地址）长度为16位，满足其16位内部结构的要求；再为每个段设置段地址（也称段基地址），以区分不同的逻辑段。

## 存储器
### 简叙存储器的层次结构及各层存储部件特点
为解决容量．速度和价格的矛盾，存储系统采用金字塔型层次结构，单位价格和速度自上而下逐层
减少，容量自上而下逐层增加。
存储系统的各层存储部件自上而下依次是：CPU 寄存器、高速缓存、主存存储器（RAM/ROM)，辅助存储
器如磁盘、光盘等。
CPU 寄存器、高速缓存器集成在 CPU 芯片上，对用户来说，是透明的，它们用于暂存主存和处理器
交互的数据，以减少频繁读取主存而影响处理器速度；
主存储器则可和处理器直接交换数据，而辅助存储器必须经过主存存储器，才可与处理器进行数据交换。

### ROM, PROM, EPROM, EEPROM在使用上各有什么特点？
1. ROM 为只读存储器，制造时数据就已经固化好，使用中不可以改变。
2. PROM 为一次可编程只读存储器，出厂时内容为空白，只可以写入一次数据。
3. EPROM 为可擦除只读存储器，出厂时内容为空白，写入数据后可以通过紫外线照射擦除，可以多次写入和擦除。
4. EEPROM 为电可改写只读存储器，出厂时内容为空白，写入数据后可以使用电信号擦除，可以多次写入和擦除。

### 比较SRAM和DRAM的特点
SRAM 特点有：
1. 存储的数据信息只要不断电，就不会丢失；不需要定时刷新，简化了外部电路。
2. 相对动态 RAM，存取速度更快。
3. 内部电路结构复杂，集成度较低，功耗较大，制造价格成本较高。
4. 一般用作高速缓冲存储器（cache）。

DRAM 的特点有：
1. 集成度高、功耗小，制作成本低，适合制作大规模和超大规模集成电路，微机内存储器几乎都是由DRAM 组成。
2. 由于电容存在漏电现象，存储的数据不能长久保存，因此需要专门的动态刷新电路，定期给电容补充电荷，以避免存储数据的丢失或歧变。

### 在基于8086的微计算机中，存储器是如何组织的？是如何与处理器总线连接的？$\overline{BHE}$信号起到什么作用？
8086 为 16 位处理器，可访问 1M 字节的存储器空间；1M 字节的存储器分为两个 512K 字节的存储体，命名为偶字节体和奇字节体；
偶体的数据线连接 D7~D0，选择信号接地址线 A0；奇体的数据线连接 D15~D8，选择信号接BHE信号；
BHE 信号有效时允许访问奇体中的高字节存储单元，实现 8086 的低字节访问、高字节访问及字访问。

### 什么叫寻址方式？有哪些寻址方式？
寻址方式是指CPU在执行指令时寻找操作数或操作数地址的方式；
包括立即寻址、寄存器寻址、直接寻址、寄存器间接寻址、寄存器相对寻址、基址变址寻址、相对基址变址寻址。

### 何为片内地址线？何为片选地址线？它们有何作用？
片内地址线：用于寻址存储器芯片内存储单元的位置所需要的地址线。
作用： 用于确定所访问的存储单元在存储芯片的具体位置。

片选地址线：用于确定存储器芯片在存储系统空间中的位置所需的地址线。
作用： 用于确定所访问的存储单元在哪个存储芯片中。

### 存储器的片选控制方式有哪几种？各有什么优缺点？
全译码法、部分译码法、线选法
1. 线选法电路简单，但是会造成地址堆叠，空间利用率低且具体编程时不易编织；
2. 全译码法的芯片内利用率高，不会出现地址堆叠，但是电路比起线选法复杂得多；
3. 部分译码法介于两者之间，也会产生一定程度的地址堆叠，但是有相容对连续的地址空间。

### 什么是译码？全地址译码方式，部分地址译码，线选法
**译码**： 简单地讲就是将一组输入信号转换为一个确定的输出信号并将其连接到存储器芯片的片选端，使该芯片被选中，从而是系统能对该芯片上的单元进行读写操作。
**全地址译码方式**：就是构成存储器时要使用全部20位地址总线信号，即所有的高位地址信号都用来作为译码器的输入，低位地址信号接存储芯片的地址输入线，从而使得存储器芯片上的每一个单元在整个内存空间中具有唯一的地址。
**部分地址译码方式**：就是仅把地址总线的一部分地址信号线与存储器连接，通常是用高位地址信号的一部分作为片选译码信号。
**线选法**：地址总线的高位地址不经过译码器，直接将它们作为片选信号接至各存储芯片的片选输入端，即采用线选方式，根本不需要使用片选译码器。

### 简述数据传送方式中查询方式与中断方式的主要异同点。
两种方式都是以CPU 为中心的控制方式，需要CPU执行程序来进行I/O的数据交换。
程序查询方式控制简单，需要CPU 检测外设状态，所以效率较低，无法实现并行操作；
中断方式通过主动向CPU发出请求信号，待CPU 响应请求后，即可完成数据交换，实现了CPU 与外设的并行工作。

### 简叙中断传送方式和DMA传送方式相比有什么不同。
1. 中断方式通过程序实现数据传送，而 DMA 方式不使用程序直接靠硬件来实现，信息传送速度快。
2. CPU 对中断的响应是在执行完一条指令之后，而对 DMA 的响应则可以在指令执行过程中的任何两个存储周期之间，请求响应快。
3. 中断方式必须切换程序，要进行 CPU 现场的保护和恢复操作。DMA 仅挪用了一个存储周期，不改变 CPU 现场，额外花销小。
4. DMA 请求的优先权比中断请求高。CPU 优先响应 DMA 请求，是为了避免 DMA 所连接的高速外设丢失数据。
5. 中断方式不仅具有 I/O 数据传送能力，而且还能处理异常事件，DMA 只能进行 I/O 数据传送。

总而言之，在进行 I/O 控制时，DMA 控制方式比程序中断控制方式速度快，但程序中断控制方式的应用范围比 DMA 控制方式广

### CPU与外设之间的数据传输方式有哪几种？实际选择某种传输方式时，主要依据是什么？
CPU与外设之间的数据传输有以下三种方式：程序方式、中断方式、DMA方式。
其中程序控制方式又可分为无条件传送方式和条件传送方式。

1. 无条件传送方式，常用于简单设备，处理器认为它们总是处于就绪状态，随时进行数据传送。
2. 程序查询方式：处理器首先查询外设工作状态，在外设就绪时进行数据传送。
3. 中断方式：外设在准备就绪的条件下通过请求引脚信号，主动向处理器提出交换数据的请求。处理器无其他更紧迫任务，则执行中断服务程序完成一次数据传送。
4. DMA 传送： DMA 控制器可接管总线，作为总线的主控设备，通过系统总线来控制存储器和外设直接进行数据交换。此种方式适用于需要大量数据高速传送的场合，

DMA传送方式是指外设直接对存储器进行操作的输入输出方式，数据的输入 输出无需经过CPU执行指令，也不经过CPU内部寄存器 ， 而是利用系统的数据总线直接进行数据的传送。

在CPU外设传送数据不太频繁的情况下一般采用无条件传送方式。
在CPU用于传输数据的时间较长且外设数目不多时采用条件传送方式。
在实时系统以及多个外设的系统中，为了提高CPU的效率和使系统具有实时性能，采用中断传送方式。
为了实现大量的数据传输时，选择直接存储器传输方式

### 简叙用DMA方式传送单个数据的全过程。
1. 接口准备就绪，通过DMA控制器发向CPU发DMA请求；
2. CUP接到信号后响应DMA请求，DMA获得总线控制权；
3. DMA控制器中地址寄存器的内容送到地址总线上，确定要传输的数据块；
4. 执行DMA传送；
5. 撤消总线请求，CPU收回总线控制权。

### DAM控制器的功能
1. 收到接口发出的DMA请求后，DMA控制器要向CPU发出总线请求信号HOLD,请求CPU放弃总线的控制。
2. 当CPU响应请求并发出响应信号HLDA后，这时DMA控制器要接管总线的控制权，实时对总线的控制。
3. 能向地址总线发出内存地址信息，找到相应单元并能够自动修改其地址计数器。
4. 能向存储器或外设发出读/写命令。
5. 能决定传送的字节数，并判断DMA传送是否结束。
6. 在DMA过程结束后，能向CPU发出DMA结束信号，将总线控制权交还给CPU.

## 中断
### 什么叫中断？8086/8088的中断系统如何分类？
CPU在运行程序过程中，遇到重要或紧急事件需要去处理，CPU暂停当前的程序运行，转去处理该事件，处理完成后再回到原程序继续执行。这样一个过程叫做中断。
分为两大类：内部中断、外部中断。
内部中断有：溢出（4）、除法出错（0）、单步（1）、断点（3）、软件中断（n）。
外部中断有：INTR和NMI。
优先级：除法错 > 指令 > 溢出 > 不可 > 可 > 单步

中断的特点：
1. 主机与外部设备可以并行工作
2. 实现实时处理
3. 硬件故障及时处理
4. 实现多道程序和分时操作

### 什么是中断类型码，中断向量，中断向量表？ 在基于8086/8088的微机系统中，中断类型码和中断向量之间有什么关系？
处理机可处理的每种中断的编号为中断类型码
中断向量是指中断处理程序的入口地址，由处理机自动寻址
中断向量表是存放所有类型中断处理程序入口地址的一个默认的内存区域
在微机系统中，中断类型码乘 4 得到向量表的入口，从此处读出 4 字节内容即为中断向量     
   
### 中断处理过程
中断请求 -- 识别中断源 -- 关中断 -- 保护硬件现场 -- 保护断点 -- 确定中断服务程序入口地址 -- 保护软件现场 -- 开中断 -- 执行中断服务程序 -- 关中断 -- 恢复软件现场 -- 恢复断点 -- 恢复硬件现场 --开中断 -- 中断返回

### 什么是中断源？识别中断源有哪些方法？
1）引起中断的事件就称为中断源，即引起中断的原因或来源。
2）
①每个中断源都有一条中断请求信号线，且固定一个中断服务程序的入口地址，CPU一旦检测到某条信号有中断请求，就进入相应的中断服务程序。
②向量中断，使用向量中断系统的中断源，除了能输出中断请求信号外，还能在CPU响应了它的中断请求后输出一个中断向量，CPU根据这个中断向量能够获得该中断源程序的入口地址，从而为其服务。

### 简述8086内部中断的种类及特点
内部中断又称软件中断，是通过软件调用的不可屏蔽中断。
包括 除法错中断--0，单步中断--1， 断点中断--3， 溢出中断--4， INT n 指令中断
特点：
1. 中断是由CPU内部引起，中断类型码的获得与外部无关，CPU不需要执行中断响应周期去获得中断类型码
2. 除单部中断外，内部中断无法用软件禁止，不受中断允许标志IF的影响
3. 除单步中断外，任何内部中断的优先级都比任何外部中断的高
4. 内部中断何时发生是可以预测的

###  什么是中断响应？外设向CPU申请中断，但CPU不给予响应，其原因有哪些？
中断响应是当 CPU 接收到中断请求时，暂停当前程序的运行，保存断点地址，找到中断服务程序
的入口地址，准备执行中断服务程序.

1. CPU 处于关中断状态，IF=0.
2. 该中断请求已被屏蔽。
3. 该中断请求的时间太短，未能保持到指令周期结束。
4. CPU 已释放总线(即已响应了 DMA 请求)，而未收回总线控制权。
5. 当前发生了复位（RESET），保持（HOLD），内部中断和非屏蔽中断请求。
6. 当前执行的指令是开中断（STI）和 中断返回指令（IRET）--(它们执行完后再执行一条指令)。

### 8086如何响应一个外部的INTR中断请求？
在 INTR 中断请求响应条件满足的情况下，
1. 8086 在连续的两个总线周期中发出INTA中断请求响应信号
2. 在第二个 INTA信号期间，中断源经数据总线向 8086 发出一字节的中断类型码，8086 收到中断
类型码后放入暂存器
3. 8086 保护现场：标志寄存器入栈，清除 IF、TF 标志位，断点 CS、IP 值入栈
4. 8086 将中断类型码乘 4 后得到中断向量表的入口地址，从此地址开始的 4 个单元中读出中断服
务程序的入口地址（CS: IP）
5. 8086 从此地址取指令执行，使控制转向中断处理过程。

### 比较中断服务程序和主程序调用子程序的主要异同.
两者都是从主程序处转而执行其他程序，都有保护断点，但中断服务程序还需要将状态寄存器FR、IF入栈，并用IRET返回，而主程序调用子程序用RET返回。由于中断的嵌套性，也可以由低一级的中断子程序转入，并且在中断服务程序子程序中对IF管理，这是一般子程序不具备的。

### 8059A中断控制器的IR0-IR7的主要用途是什么？如何使用8259A上的CAS0-CAS2引脚？
IR0-IR7是8级中断请求输入端。用于接收来自I/O设备的外部中断请求。在主从级联方式中，主片的IR0-IR7端分别与个从片的INT端相连，用来接收来自从片的中断请求。

CAS0-CAS2是3根级联控制信号。系统中最多可以把8级中断请求扩展为64级主从式中断请求，当8259A作为主片时，CAS0-CAS2作为输出信号，当8259A为从片时，CAS0-CAS2为输入信号；在主从级联方式中，将根据主片8259A的这三根引线上的信号编码来选择8259A从片，是主片发给从片的片选信号。

## 接口
### 什么叫接口？接口的基本功能是什么？
I/O接口就是将外设连接到系统总线上的一组逻辑电路总称。
I/O接口作用：
1. 总线隔离作用，大多数外设不能直接和CPU的数据总线相连，要借助与接口电路使外设与总线隔离，起缓冲、暂存数据的作用，使主机和外设协调一致的工作。
2. 速度匹配作用
3. 信号变换作用

通常接口具有以下功能：
1. 命令，数据和状态的缓冲和暂存，以适应 CPU 与外设之间的速度差异，协调快速 CPU 与慢速的外设
之间数据传送的矛盾和时序差异；
2. 信息格式的转换，例如串行和并行的转换，
3. 信息的输入和输出
4. 地址译码和设备选择功能，识别 CPU 要访问的外设。

### 统一编址和独立编址
统一编址
优点：可以用访问内存的方法来访问I/O端口
缺点：外设占用了一部分内存地址空间，这就减少了内存可用的地址范围，因此对内存容量有潜在的影响。
独立编址
特点：
1. I/O端口的地址空间与内存地址空间完全独立。
2. I/O端口与内存使用不同的控制信号。
3. 指令系统中设置了专门用于访问外设的I/O指令。

### 何为可编程接口芯片？微机中使用上各有什么特点？
可用编程的方法对接口功能进行选择和设定，这样的芯片称为可编程接口芯片。
微机中使用的可编程接口芯片有：可编程中断控制器 8259A、可编程计数器/定时器 8253、可编程并行通信接口芯片 8255A

可编程串行异步通信接口芯片 8250、可编程直接内存访问控制器 8237A。

### 什么叫端口？一般接口中有哪些端口？CPU是如何实现对I/O端口进行读写操作的？
I/O端口是指在I/O接口中CPU可以访问的寄存器.
一般接口中含有数据端口、状态端口、控制端口。
每个端口都分配一个端口地址，CPU通过I/O指令来对端口进行读写操作。

### 在输入/输出的电路中， 锁存器和缓冲器的作用是什么？
一般来说，I/O设备的速度比CPU的速度慢，并且数据具有较大的随机性，故输入设备的数据先存入缓冲器中，CPU从端口中读入数据，输出时CPU将一批数据锁存在端口的锁存器后，外设从锁存器中接收数据，直到这批数据用完，再向CPU申请新的数据，再此期间，CPU不需要管理接口。

输入时，由于输入设备速度慢，输入缓冲器可以作为接口与 CPU 数据总线的连接部件；输出时，由于输出设备速度慢，要求 CPU 送到外设的数据只能暂时保存在接口的锁存器中，直到外设取完全部数据。

### CPU与外设间通信为什么需要设置接口电路？
由于计算机的外围设备品种繁多，因此，CPU在与I/O设备进行数据交换时存在以下问题：
速度不匹配：
I/O设备的工作速度要比CPU慢许多，而且由于种类的不同，他们之间的速度差异也很大，
时序不匹配：
各个I/O设备都有自己的定时控制电路，以自己的速度传输数据，无法与CPU的时序取得统一。
信息格式不匹配：
不同的I/O设备存储和处理信息的格式不同，例如可以分为串行和并行两种；也可以分为二进制格式、ACSII编码和BCD编码等。
信息类型不匹配：
不同I／O设备采用的信号类型不同，有些是数字信号，而有些是模拟信号，因此所采用的处理方式也不同。
基于以上原因，CPU与外设之间的数据交换必须通过接口来完成.接口的功能是负责实现CPU通过系统总线把I/O电路和外围设备联系在一起.

### 一般接口电路中应该具有哪些电路器件。
1. 输入/输出数据锁存器和缓冲器，用于解决 CPU 与外设之间速度不匹配的矛盾，以及起隔离和
缓冲的作用。
2. 控制命令和状态寄存器，以存放 CPU 对外设的控制命令以及外设的状态信息。
3. 地址译码器，用于选择接口电路中的不同端口（寄存器）。
4. 读写控制逻辑。
5. 中断控制逻辑。

### I/O接口电路采用统一编址或独立编址时对微处理器有无特殊要求？
采用统一编址时对微处理器无特出要求，只需将I/O接口电路当作存储，对其一样对待即可。
而采用独立编址时, 则对微处理器有特殊要求，需要 CPU 的指令系统中包含有访内存指令和访外设指令以
及专门的访内存的操作和访外设操作的控制逻辑。

## 8059A
### 简叙8259A的基本组成部分
1. 中断请求寄存器IRR， 用来存放从外设来的中断请求信号 IR0 ~ IR7
2. 中断服务寄存器ISR，用来记忆正在处理中的中断级别
3. 中断屏蔽寄存器IMR， 用来存放 CPU 送来的屏蔽信号
4. 中断判优电路
5. 数据总线缓冲器
6. 读/写电路
7. 控制逻辑
8. 级联缓冲/比较器

其中，IRR、IMR、ISR、PR 和控制逻辑五个部分是实现中断优先管理的核心部件。

## 8253
### 说明8253各个计数通道中三个引脚信号 CLK, OUT 和 GATE 的功能。
每个通道都有三根引脚线与外界联系。CLK 为外部输入计数脉冲。引脚 GATE 为控制计数器工作的门控输入信号，根据工作方式的不同分为高电平触发计数和正脉冲触发计数。 引脚OUT为定时时间到/计数结束输出信号，在不同的工作方式下，可以输出不同形式的波型