# 6502 Instruction Set

Die 6502 Architektur wurde im Jahr **1975** von *MOS Technology Inc.* als kostengünstige **8-bit** Architektur entwickelt. Es ist generell umstritten ob der 6502 als **RISC** (*Reduced Instruction Set Computer*) oder als **CISC** (*Complex Instruction Set Computer*) gilt. Hierbei wird oft davon gesprochen, dass der 6502 sehr viele verschiedene *Addressing Modes* besitzt und dies eigentlich nicht zu einem *RISC* passt. Zudem ist der 6502 aber eigentlich relativ simpel aufgestellt mit seinen 56 Instructions, was bei weitem weniger ist als bei anderen Instruction Sets wie zum Beispiel **x86**. **x86** ist bei weitem komplexer als jegliche Microcontroller (bzw. früher auch Computer) Architekturen mit Multicore support, Virtualisierung, unzähligen Sicherheitsfeatures wie z.B. Intel ME (Management Engine), Ring -2, Ring -1, Ring 0, Ring 1, Ring 2, Ring 3, und vielem mehr. Woran man diese Komplexität sehr schnell merken kann, ist die Frage danach wieviele Instructions x86 den überhaupt hat, die Antwort ist nämlich sehr unklar bzw. hängt von der Interpretation davon ab was eine Instruction überhaupt ist. Minimal gibt es aber über 900 Instructions, wobei das Maximum aber vermutlich eher 10 mal so groß ist.



## Register

Der 6502 hat relativ wenig Register im Vergleich zu anderen Prozessoren der Zeit. Diese wären:

- Program Counter (PC)
- Stack Pointer (SP)
- Processor Status (PS)
- Accumulator
- Index Register X
- Index Register Y


>  Mit Ausnahme des Program Counters sind alle Register **8 Bit** groß.



### Program Counter (PC)

Der **Program Counter** ist **16 Bit** groß und beschreibt  die Position in der Code ausgeführt wird (bzw. um genau zu sein die Position in der die nächste Instruction liegt welche ausgeführt werden soll). Er kann von **Jump**, **Branch**, **Subroutine Calls** und **Interrupts** verändert werden. 

### Stack Pointer (SP)

Der Stack befindet sich im RAM zwischen den Adressen `$0100` und `$01FF`. Der **Stack Pointer** gibt die unteren 8 Bit der nächsten freien Adresse in diesem Bereich an. Der Stack wird von `$01FF` nach unten zu `$0100`aufgefüllt und somit wird bei einem push zum Stack der Stack Pointer dekrementiert und bei einem pop vom Stack der Stack Pointer inkrementiert.

### Processor Status (PS)

Der **Processor Status** enthält die verschiedenen Flags die nach Instructions gesetzt werden können. Jede [Flag](#Flags) braucht exakt 1 bit und es gibt 7 verschiedene Flags. 

### Accumulator

Der **Accumulator** ist ein Register welches für alle arithmetischen und logischen Instructions (mit Ausnahme der Increment und Decrement Instructions) verwendet wird. Er enthält meistens den Wert der aktuell verändert werden soll bzw. bearbeitet werden soll. Beispielsweise kann man eine Zahl in den Accumulator laden und dann eine andere darauf addieren. 

### Index Register X

Das **X Register** wird oft für memory offset und counters verwendet. Man kann es gut mit der Laufvariable einer Schleife in anderen Sprachen vergleichen. Zudem kann das X Register verwendet werden um mit dem Stack Pointer zu interagieren (auslesen und schreiben). 

### Index Register Y

Das **Y Register** hat die gleiche Funktion wie das X Register, nur hat es die Zusatzfunktion der Interaktion mit dem Stack Pointers nicht. 



## Flags

Die Flags werden im **PS** (*Processor Status*) Register gespeichert und zeigen den aktuellen Status des Prozessors an. Es gibt 7 Flags:

- Carry Flag
- Zero Flag
- Interrupt Disable
- Decimal Mode
- Break Command
- Overflow Flag
- Negative Flag



### Carry Flag

Die **Carry Flag** wird gesetzt, wenn die letzte Instruction ein Overflow im 7. Bit oder ein Underflow im 0. Bit produziert hat. Die Instructions `SEC` (*Set Carry Flag*) und `CLC` (*Clear Carry Flag*) können zudem auch die Carry Flag verändern. 

### Zero Flag

Die **Zero Flag** ist gesetzt, wenn das Ergebnis der letzten Instruction `$0`war.

### Interrupt Disable

Die **Interrupt Disable Flag** kann durch die `SEI`-Instruction (*Set Interrupt Disable*) gesetzt werden. Wenn es gesetzt ist reagiert der Prozessor nicht auf Interrupts, bis die Flag wieder zurückgesetzt wurde durch die `CLI`-Instruction (*Clear Interrupt Disable*). 

### Decimal Mode

Im **Decimal Mode** arbeiten Addition und Subtraktion Instructions mit [BCD](/bcd)-Werten (Binary Coded Decimal) anstatt mit Binärwerten. Mit `SED` (*Set Decimal Flag*) und `CLD`(*Clear Decimal Flag*) kann die Decimal Flag gesetzt und zurückgesetzt werden.

### Break Command

Die **Break Command Flag** wird von der `BRK`-Instruction gesetzt. Diese pusht den Program Counter und Processor Status zum Stack und generiert einen Interrupt. Daraufhin wird die Break Command Flag auf `$1` gesetzt.

### Overflow Flag

Die **Overflow Flag** ist gesetzt, wenn die letzte Instruction ein invalides Zweierkomplement (2's complement) produziert hat. Dies wird umgesetzt indem man sich das 6. Bit, 7. Bit und die Carry Flag anguckt. Mit der `CLV`-Instruction kann die Overflow Flag zurückgesetzt werden, es gibt aber keine Instruction um sie manuell zu setzen. 

### Negative Flag

Die **Negative Flag** ist gesetzt, wenn das Ergebnis der letzten Instruction eine `$1`im 7. Bit produziert hat. Dies ist nur relevant, wenn man mit signed Werten umgeht, sonst kann diese Flag ignoriert werden. 

## Addressing Modes

**Addressing Modes** bestimmen wie und welche Daten von bestimmten Instructions interpretiert und ausgelesen werden. Meistens geht es hierbei um Daten im RAM oder in Registern. Diese Daten werden oft als Operanden bezeichnet.

Die Addressing Modes werden in 2 Kategorien aufgeteilt: **Indexed** und **Non-Indexed**. Die **Non-Indexed Addressing Modes** kann man zudem weiter aufteilen in 2 Kategorien, einmal **non memory** und einmal **memory**. Bei den **Indexed Addressing Modes** gibt es nur die Kategorie **memory**. 

### Non-Indexed, non memory

#### Accumulator

Diese Instructions benutzten den Accumulator  (A Register) als Ziel.

#### Immediate

Diese Instructions haben ihre Daten als nächstes Byte nach dem opcode. Vergleichbar mit der (direkten) Benutzung (also kein Pointer) eines primitiven Datentyps in anderen Sprachen.

#### Implied

Die Instruction definiert selbst welche Register, Flags oder Memory Adressen benutzt werden. Beispielsweise können Instructions so definiert sein, dass sie immer auf bestimmten Flags arbeiten und nicht anders verwendet werden können (`CLC`: *Clear Carry* hat die Carry Flag immer als Ziel). 


### Non-Indexed, memory

#### Relative

Relative addressing wird nur von Branch Instructions benutzt. Das Byte nach dem opcode ist der offset. Hierfür wird der aktuelle **PC** (Program Counter) genommen und der offset addiert. Damit man auch zurück jumpen kann muss dieser offset signed sein, somit kann man maximal 127 Bytes zurück und 128 Bytes ´vorwärts jumpen. Man muss den unterschied zwischen Branch und Jump beachten, Branch Instructions haben immer eine Bedingung, währenddessen Jump Instructions keine haben, also ein *Unconditional Jump* sind. Ein Jump nutzt nicht den relativen Addressierungsmodus. 

> Reference: https://stackoverflow.com/questions/10981593/what-is-the-difference-between-unconditional-branch-and-unconditional-jump-inst192

#### Absolute

Absolute Adressierung von Memory Adressen. Hierbei werden 2 Bytes benötigt, das erste für die Memory Page und das zweite für die Position in der Page. 

> In der kompilierten Binary wird nicht wie in Assembly Big-Endian sondern Little-Endian genutzt, wodurch z.B. `JMP $4032`zu `4C 32 40` wird (`4C`ist der opcode für `JMP`).

#### Zero-Page

Zero-Page ist ähnlich wie absolutes Adressieren, mit dem Unterschied, dass es immer die erste Page (Zero Page) adressiert und somit 1 Byte spart. Zusätzlich spart dies auch einen CPU cycle. 

#### Indirect

Nur die `JMP`-Instruction kann diesen Addressing Mode verwenden. Dieser Addressing Mode braucht 2 Bytes und nutzt den Wert in Memory an der angegebenen Memory Adresse als **PC**. Somit ist es ähnlich wie Pointer dereferencing.

> `Adresse = *Wert`



### Indexed, memory

Bei Indexed Addressing wird entweder das **X** oder **Y Register** als weiterer Offset verwendet um die angegebene Adresse weiter zu verändern. 

#### Absolute Indexed (X / Y)

Bei diesem Addressing Mode wird die Adresse genommen und entweder der Wert des X oder des Y Registers drauf addiert um die Zieladresse zu berechnen. Es gibt 2 Varianten, einmal wo X drauf addiert wird und einmal wo Y drauf addiert wird. 

#### Zero-Page Indexed (X / Y)

Ähnlich wie *Absolute Indexed*, nur dass immer die Zero-Page verwendet wird. Wenn die Memory Adresse die Zero-Page overflowt, wird der Carry einfach ignoriert. 

#### Indexed Indirect (X)

Der *Indexed Indirect* Addressing Mode kann nur mit dem **X Register** verwendet werden, nicht mit dem Y Register. Er funktioniert ähnlich wie der normale *Indirect* Mode, mit dem Unterschied, dass das X Register zusätzlich verwendet wird. 

Man kann nur Adressen nutzen, welche in der Zero-Page gespeichert sind, somit braucht dieser Addressing Mode auch nur 1 Byte. 

Das Byte nach dem opcode wird geladen und der Wert des X Registers drauf addiert. Danach wird das Ergebnis genutzt wie sonst auch mit dem *Indirect Mode*, also als Art Pointer. Der Wert an der Ergebnis Adresse wird geladen und als weitere Adresse genutzt von der dann Daten geladen werden können.

>  X wird vor dem *dereferencing* addiert.
>
> `Adresse = *(Wert + X)`

#### Indirect Indexed (Y)

Der *Indirect Indexed* Addressing Mode kann nur mit dem **Y Register** verwendet werden, nicht mit dem X Register. Er funktioniert ähnlich wie der normale *Indirect* Mode, mit dem Unterschied, dass das Y Register zusätzlich verwendet wird.

Man kann nur Adressen nutzen, welche in der Zero-Page gespeichert sind, somit braucht dieser Addressing Mode auch nur 1 Byte.

Das Byte nach dem opcode wird geladen und als Adresse genutzt. Auf den Wert an dieser Memory Adresse wird der Wert des Y Registers drauf addiert. Das Ergebnis davon wird als Adresse genutzt. 

>  Y wird nach dem *dereferencing* addiert.
>
> `Adresse = (*Wert) + Y`

## Instructions



### Arithmetic



| Mnemonic | Beschreibung                 |
| -------- | ---------------------------- |
| ADC      | ADd with Carry               |
| AND      | bitwise AND with accumulator |
| ASL      | Arithmetic Shift Left        |
| DEC      | DECrement accumulator        |
| DEX      | DEcrement X                  |
| DEY      | DEcrement Y                  |
| EOR      | bitwise Exclusive OR         |
| INC      | INCrement accumulator        |
| INX      | INcrement X                  |
| INY      | INcrement Y                  |
| LSR      | Logical Shift Right          |
| ORA      | bitwise OR with Accumulator  |
| ROL      | ROtate Left                  |
| ROR      | ROtate Right                 |
| SBC      | SuBtract with Carry          |


### Branch

Es gibt verschiedene Branch Instructions, jede davon hat eine Bedingung unter der sie ausgeführt wird oder nicht.



| Mnemonic | Beschreibung             | Hex    |
| -------- | ------------------------ | ------ |
| BPL      | Branch on PLus           | `$10`  |
| BMI      | Branch on MInus          | `$30`  |
| BVC      | Branch on oVerflow Clear | `$50`  |
| BVS      | Branch on oVerflow Set   | `$70`  |
| BCC      | Branch on Carry Clear    | `$90`  |
| BCS      | Branch on Carry Set      | `$B0`  |
| BNE      | Branch on Not Equal      | `$D0`  |
| BEQ      | Branch on Equal          | `$F0`  |

### Flags

| Mnemonic | Beschreibung            |
| -------- | ----------------------- |
| CLC      | CLear Carry             |
| SEC      | SEt Carry               |
| CLD      | CLear Decimal Mode      |
| SED      | SEt Decimal Mode        |
| CLI      | CLear Interrupt Disable |
| SEI      | SEt Interrupt Disable   |
| CLV      | CLear oVerflow          |

### Memory / Stack / Register

| Mnemonic | Beschreibung                |
| -------- | --------------------------- |
| CMP      | CoMPare accumulator         |
| CPX      | ComPare X                   |
| CPY      | ComPare Y                   |
| LDA      | LoaD Accumulator            |
| LDX      | LoaD X                      |
| LDY      | LoaD Y                      |
| PHA      | PusH Accumulator            |
| PHP      | PusH Processor Status       |
| PLA      | PuLl Accumulator            |
| PLP      | PuLl Processor Status       |
| STA      | STore Accumulator           |
| STX      | STore X                     |
| STY      | STore Y                     |
| TAX      | Transfer Accumulator to X   |
| TAY      | Transfer Accumulator to Y   |
| TSX      | Transfer Stack Pointer to X |
| TXS      | Transfer X to Stack Pointer |
| TXA      | Transfer X to Accumulator   |
| TYA      | Transfer Y to Accumulator   |

### Other

BRK - BReaK
BIT - BIT
JMP - JuMP
JSR - Jump to SubRoutine
NOP - No OPeration
RTI - ReTurn from Interrupt
RTS - ReTurn from Subroutine

### Illegal Instructions

Es gibt viele Illegale Instructions, welche nicht alle auf allen Implementationen des 6502's gleich funktionieren. Diese sind ein resultat der Bauweise der Chips, wobei bestimmte Teile des Opcodes bestimmte resultate haben wie z.B. die Verwendung eines Addressing Modes. Der 6502 hat nicht wie andere Chips der Zeit sogenannten Microcode genutzt sondern alle Instructions in Hardware implementiert ([Referenz](https://www.pagetable.com/?p=39)). Da es viele Möglichkeiten für Opcodes gibt die nicht in Verwendung sind und wobei trotzdem etwas ausgeführt wird werden diese Opcodes illegal genannt, da sie nicht offiziel dokumentiert und unterstützt sind. Die Benutztung von Illegalen Opcodes hat oft Nachteile wie Inkompatibilität mit anderen Chips und Instabilität, kann aber auch Vorteile haben. Dadurch dass diese Instructions nicht geplant waren verhalten sie sich oft auch etwas komisch bzw. sind komisch zu benutzten. Beispielsweise gibt es viele illegale Instructions die das gleiche tun wie die normale `NOP`-instruction (`$EA`) aber Argumente nehmen bzw. einen anderen Addressing Mode als Implied haben. Andere illegale Instructions verbinden manchmal bestimmte Eigenschaften von anderen Instructions.

### NOP

Weitere NOP Instructions, manche nehmen Werte als Argument dank ihrer Addressing Modes, nutzen sie aber nicht.

| Mnemonic | Benutzung     | Hex    |
| -------- | ------------- | ------ |
| NOP      | `NOP $??`     | `$04`  |
| NOP      | `NOP`         | `$1A`  |
| NOP      | `NOP $??,x`   | `$14`  |
| NOP      | `NOP $????`   | `$0C`  |
| NOP      | `NOP $????,x` | `$1C`  |
| NOP      | `NOP`         | `$3A`  |
| NOP      | `NOP $??,x`   | `$34`  |
| NOP      | `NOP $????,x` | `$3C`  |
| NOP      | `NOP`         | `$44`  |
| NOP      | `NOP $??,x`   | `$54`  |
| NOP      | `NOP`         | `$5A`  |
| NOP      | `NOP $????,x` | `$5C`  |
| NOP      | `NOP`         | `$64`  |
| NOP      | `NOP $??,x`   | `$74`  |
| NOP      | `NOP`         | `$7A`  |
| NOP      | `NOP $????,x` | `$7C`  |
| NOP      | `NOP`         | `$80`  |
| NOP      | `NOP #$??`    | `$82`  |
| NOP      | `NOP #$??`    | `$89`  |
| NOP      | `NOP #$??`    | `$C2`  |
| NOP      | `NOP`         | `$DA`  |
| NOP      | `NOP $????,x` | `$DC`  |
| NOP      | `NOP $??,x`   | `$D4`  |
| NOP      | `NOP #$??`    | `$E2`  |
| NOP      | `NOP`         | `$FA`  |
| NOP      | `NOP $??,x`   | `$F4`  |
| NOP      | `NOP $????,x` | `$FC`  |


#### KIL

Die `KIL`-Instruction (auch `JAM` oder `HLT` genannt) stoppt den CPU. Da keine Aktion mit dieser Instruction verbunden ist wird auch keine ausgeführt, was aber dafür sorgt, dass der Prozessor nicht zu einem Zustand zurückgesetzt wird indem er eine neue Instruction einlesen kann. *Non Maskable Interrupts* werden auch nicht mehr ausgeführt, da diese immer aufgeschoben werden bis die aktuelle Instruction zuende ausgeführt wurde, was aber nicht passiert. Man muss also das System komplett resetten.

| Mnemonic | Benutzung     | Hex    |
| -------- | ------------- | ------ |
| KIL      | `KIL $??`     | `$02`  |
| KIL      | `KIL ($??),y` | `$12`  |
| KIL      | `KIL $??`     | `$22`  |
| KIL      | `KIL ($??),y` | `$32`  |
| KIL      | `KIL $??`     | `$42`  |
| KIL      | `KIL ($??),y` | `$52`  |
| KIL      | `KIL $??`     | `$62`  |
| KIL      | `KIL ($??),y` | `$72`  |
| KIL      | `KIL`         | `$92`  |
| KIL      | `KIL ($??),y` | `$B2`  |
| KIL      | `KIL ($??),y` | `$D2`  |
| KIL      | `KIL ($??),y` | `$F2`  |


#### SLO (ASO)

Die `SLO`-Instruction (auch `ASO` genannt) ist eine Kombination aus `ASL` (Arithmetic Shift Left) und `ORA` (bitwise OR with Accumulator). Sie läd abhängig vom Addressing Mode einen Wert, macht dann einen Left Shift und führt dann mit dem resultierenden Wert und dem Accumulator ein logisches OR aus.

| Mnemonic | Benutzung     | Hex    |
| -------- | ------------- | ------ |
| SLO      | `SLO $??`     | `$07`  |
| SLO      | `SLO $??,x`   | `$17`  |
| SLO      | `SLO ($??,x)` | `$03`  |
| SLO      | `SLO ($??),y` | `$13`  |
| SLO      | `SLO $????`   | `$0F`  |
| SLO      | `SLO $????,x` | `$1F`  |
| SLO      | `SLO $????,y` | `$1B`  |


#### RLA

Die `RLA`-Instruction ist eine Kombination aus `ROL` (ROtate Left) und `AND` (bitwise AND with accumulator).

| Mnemonic | Benutzung     | Hex    |
| -------- | ------------- | ------ |
| RLA      | `RLA $??`     | `$27`  |
| RLA      | `RLA $??,x`   | `$37`  |
| RLA      | `RLA ($??,x)` | `$23`  |
| RLA      | `RLA $(??),y` | `$33`  |
| RLA      | `RLA $????`   | `$2F`  |
| RLA      | `RLA $????,x` | `$3F`  |
| RLA      | `RLA $????,y` | `$3B`  |


#### SRE

Die `SRE`-Instruction (auch `LSE` genannt) ist eine Kombination aus `LSR` (Logical Shift Right) und `EOR` (bitwise Exclusive OR).

| Mnemonic | Benutzung     | Hex    |
| -------- | ------------- | ------ |
| SRE      | `SRE $??`     | `$47`  |
| SRE      | `SRE $??,x`   | `$57`  |
| SRE      | `SRE ($??,x)` | `$43`  |
| SRE      | `SRE ($??),y` | `$53`  |
| SRE      | `SRE $????`   | `$4F`  |
| SRE      | `SRE $????,x` | `$5F`  |
| SRE      | `SRE $????,y` | `$5B`  |


#### RRA

Die `RRA`-Instruction ist eine Kombination aus `ROR` (ROtate Right) und `ADC` (ADd with Carry).

| Mnemonic | Benutzung     | Hex    |
| -------- | ------------- | ------ |
| RRA      | `RRA $??`     | `$67`  |
| RRA      | `RRA $??,x`   | `$77`  |
| RRA      | `RRA ($??,x)` | `$63`  |
| RRA      | `RRA $(??),y` | `$73`  |
| RRA      | `RRA $????`   | `$6F`  |
| RRA      | `RRA $????,x` | `$7F`  |
| RRA      | `RRA $????,y` | `$7B`  |


#### SAX

Die `SAX`-Instruction (auch `AXS` (Konflikt mit `AXS`) oder `AAX` genannt) führt ein `AND` mit dem Accumulator und dem X Register aus und speichert das Ergebnis an der Zieladresse. Diese Instruction wird oft mit `$CB` zusammen gruppiert bzw. die gleichen Abkürzungen zugewiesen. Die Instruction ist ähnlich, hat aber einige Unterschiede.

| Mnemonic | Benutzung     | Hex    |
| -------- | ------------- | ------ |
| SAX      | `SAX $??`     | `$87`  |
| SAX      | `SAX $??,y`   | `$97`  |
| SAX      | `SAX ($??,x)` | `$83`  |
| SAX      | `SAX $????`   | `$8F`  |


#### LAX

Die `LAX`-Instruction ist eine Kombination aus `LDA` (LoaD Accumulator) und `LDX` (LoaD X register). Ein Wert wird also in beide Register geschrieben.

> Manchmal wird auch `$AB` als `LAX` bezeichnet, manchmal aber auch als `ATX`, `LXA` oder `OAL`; siehe [LAX-Konflikt](#LAX-Konflikt)

| Mnemonic | Benutzung     | Hex    |
| -------- | ------------- | ------ |
| LAX      | `LAX $??`     | `$A7`  |
| LAX      | `LAX $??,y`   | `$B7`  |
| LAX      | `LAX ($??,x)` | `$A3`  |
| LAX      | `LAX ($??),y` | `$B3`  |
| LAX      | `LAX $????`   | `$AF`  |
| LAX      | `LAX $????,y` | `$BF`  |


#### DCP

Die `DCP`-Instruction (auch `DCM` genannt) ist eine Kombination aus `DEC` (DECrement accumulator) und `CMP` (CoMPare accumulator).

| Mnemonic | Benutzung     | Hex    |
| -------- | ------------- | ------ |
| DCP      | `DCP $??`     | `$C7`  |
| DCP      | `DCP $??,x`   | `$D7`  |
| DCP      | `DCP ($??,x)` | `$C3`  |
| DCP      | `DCP ($??),y` | `$D3`  |
| DCP      | `DCP $????`   | `$CF`  |
| DCP      | `DCP $????,x` | `$DF`  |
| DCP      | `DCP $????,y` | `$DB`  |


#### ISC

Die `ISC`-Instruction (auch `INS` genannt) ist eine Kombination aus `INC` (INCrement accumulator) und `SBC` (SuBtract with Carry)

| Mnemonic | Benutzung     | Hex    |
| -------- | ------------- | ------ |
| ISC      | `$??`         | `$E7`  |
| ISC      | `$??,x`       | `$F7`  |
| ISC      | `($??,x)`     | `$E3`  |
| ISC      | `($??),y`     | `$F3`  |
| ISC      | `$????`       | `$EF`  |
| ISC      | `$????,x`     | `$FF`  |
| ISC      | `$????,y`     | `$FB`  |

#### Weitere Instructions

| Mnemonic | Benutzung     | Hex    | Beschreibung |
| -------- | ------------- | ------ | ------------ |
| OAL      | `OAL #$??`    | `$AB`  | auch `LAX` (Konflikt mit `LAX`) oder `ATX`; Sehr unstable; siehe [LAX-Konflikt](#LAX-Konflikt) |
| SBC      | `SBC #$??`    | `$EB`  | Genau gleich wie `SBC #immediate` sonst auch funktioniert |
| ANC      | `ANC #$??`    | `$0B`  | `AND #immediate` und bit 7 vom Accumulator in die Carry Flag kopieren |
| ANC      | `ANC #$??`    | `$2B`  | `AND #immediate` und bit 7 vom Accumulator in die Carry Flag kopieren |
| ALR      | `ALR #$??`    | `$4B`  | Kombination aus `AND #immediate` und `LSR` |
| ARR      | `ARR #$??`    | `$6B`  | Kombination aus `AND #immediate` und `ROR` |
| XAA      | `XAA #$??`    | `$8B`  | auch `ANE`; Kombination aus `TXA` und `AND #immediate`; möglicherweise ähnlich unstable wie `OAL` |
| AXS      | `AXS #$??`    | `$CB`  | auch `SAX` (Konflikt mit `SAX`) oder `SBX` genannt; X Register mit Accumulator `AND` und #immediate vom Ergebnis abziehen und davon das Ergebnis im X Register speichern; bei der Subtraktion wird die Carry Flag ignoriert und die Overflow Flag nicht gesetzt |
| AXA      | `AXA $????,y` | `$93`  | auch `SHA` genannt; X Register mit Accumulator `AND`, danach Ergebnis mit high-byte der Zieladresse +1 `AND` und Ergebnis davon in der Zieladresse speichern |
| AXA      | `AXA $????`   | `$9F`  | auch `SHA` genannt; X Register mit Accumulator `AND`, danach Ergebnis mit high-byte der Zieladresse +1 `AND` und Ergebnis davon in der Zieladresse speichern |
| SHY      | `SHY $????,x` | `$9C`  | auch `SAY` oder `SYA` genannt; Y Register mit dem high-byte der Zieladresse +1 `AND` und Ergebnis in der Zieladresse speichern |
| SHX      | `SHX $????,y` | `$9E`  | auch `XAS` oder `SXA` genannt; X Register mit dem high-byte der Zieladresse +1 `AND` und Ergebnis in der Zieladresse speichern |
| TAS      | `TAS $????,y` | `$9B`  | auch `SHS` oder `XAS` (Konflikt mit `SHX`) genannt; X Register mit Accumulator `AND` und Ergebnis im Stack Pointer speichern, danach Stack Pointer mit den high-byte der Zieladresse +1 `AND` und Ergebnis an der Zieladresse speichern |
| LAS      | `LAS $????,y` | `$BB`  | auch `LAE` oder `LAR` genannt; Adresse mit Stack Pointer `AND` und Ergebnis im Accumulator, X Register und Stack Pointer speichern |

#### Konflikte

Es gibt verschiedene Quellen zu illegalen Instructions die sich manchmal in einigen Aspekten widersprechen. Zudem werden oft auch andere Abkürzungen für die einzelnen Instructions verwendet, wobei viele Quellen daher auch oft weitere Namen nennen. Hierbei gibt es manchmal aber Konflikte wobei ein Name mehrmals verwendet wird.

- Die Instructions `$CB` und `SAX` haben einige Namenskonflikte abhängig von der Quelle. Das lässt sich auf ihre Ähnlichkeit zurückrufen.
- Die Instructions `TAS` (auch `SHS` und **`XAS`**) und `SHX` (auch **`XAS`** und `SXA`) haben einen Namenskonflikt.

##### LAX-Konflikt

Der Opcode `$AB` wird in vielen Quellen verschieden bzw. unvollständig beschrieben. Was genau das verhalten bei verschiedenen 6502 Chips ist, ist nicht unbedingt klar. Zunächst wird der Opcode manchmal zu der illegal Instruction `LAX` hinzugezählt. In anderen Quellen werden zudem auch die Abkürzungen `LXA`, `ATX` und `OAL` verwendet.

Die verschiedenen Quellen sind sich bei mehreren Eigenschaften einig:

Der Addressing Mode ist **Immediate**, die Size (in bytes) **2** und der Cycle Count auch **2**, die beeinflussten Flags sind **N** (Negative) und **Z** (Zero). Das Ergebnis der Instruction (wie auch immer sich dies zusammensetzt) wird im Accumulator und im X Register gespeichert und ähnelt somit der `LAX`-Instruction (welche einen `#immediate`-Wert nimmt und diesen in A und X abspeichert).

Danach fangen die Quellen an sich zu wiedersprechen, möglicherweise daher, dass das verhalten abhängig von vielen Faktoren ist, wie z.B. der chip selber, möglicherweise die Temperatur, die Spannung des Prozessors, bestimmter CPU State wie Flags oder Program Counter und weiteres.

Accumulator und `CONST` `OR`, danach `AND` mit dem `#immediate`-Wert und schreiben zum Accumulator und X Register. Was hierbei `CONST` ist ist der Konflikt. Laut [Quelle 4][4] ist CONST `EE` (einige Emulatoren implementieren auch CONST = EE). [Quelle 5][5] erwähnt das `OR` garnicht, wodurch man sagen könnte, dass CONST `00` hier ist. [Quelle 6][6] beschreibt, dass CONST von vielen Faktoren abhängen kann und oft entweder `00`, `FF`, ... ist. Zudem sagt [Quelle 6][6], dass man `OAL` nur nutzen sollte, wenn entweder der `#immediate`-Wert `00` ist und dadurch CONST irrelevant ist oder wenn der Accumulator `FF` ist wodurch CONST auch irrelevant ist. [Nemulator](http://nemulator.com/files/nes_emu.txt) Source Code hat Kommentare über die möglichen Gründe für die unterschiedlichen Werte für CONST (es werden `EE`, `EF`, `FE`, `FF` gelistet; der fehlende *Decimal Mode* des NES's wird als möglicher Grund genannt).

> [Quelle 6][6]: "The problem with LAX immediate is that its decode is a combination of LDA, LDX, and TAX. This causes the current contents of the accumulator to be merged in with the value loaded from the data bus. Normally, during an LDA or LDX instruction, it doesn't matter if the operand-input bus is stable during the whole half-cycle for which they're enabled. Nothing is reading from the registers while they are being loaded; as long as the bus has stabilized before the load-enable signal goes away, the registers will end up with the correct value. The LAX opcode, however, enables the 'output accumulator' signal as well as the 'feed output bus to input bus' signal. My 6507 documentation doesn't show which buses have 'true' or 'inverted' logic levels, but a natural implementation would likely use the opposite signal polarity for the output bus and input bus (so the connections between them would be inverting buffers). Under that scenario, LAX would represent a race condition to see which bus got a 'low' signal first. A variety of factors could influence 'who wins' such a race."

Generell könnte man `OAL` so implementieren (ohne illegale Opcodes):

```asm6502
ORA #const
AND #immediate
TAX
```

Man könnte `OAL` nutzen um A und X beide zu clearen:

```asm6502
OAL #00   ; sicher da #immediate = 00
; anstatt
LDA #00
TAX
```

Wenn der Accumulator `FF` ist kann man `OAL` nutzen um A und X den gleichen Wert zu geben (das gleiche was `LAX` auch machen würde nur ohne die Annahme über `A = FF`):

```asm6502
OAL #immediate ; sicher wenn Accumulator = FF
; anstatt
LDA #immediate
TAX
```

Man kann CONST auslesen, sollte aber nicht annehmen, dass der Wert sich nicht ändern kann

```asm6502
LDA #00
LAX #$FF  ; A,X = CONST
```

> Laut [Quelle 6][6] ist `XAA` (bzw. `ANE`) genauso unstable wie `OAL` und hat auch ein CONST. 

<br />
<br />
<hr />

> Quellen:
> **1**: [6502.org - opcodes][1] 
> **2**: [6502 Instruction Reference][2]
> **3**: [NESCOM Assembler/Disassembler by Bisqwit][3]
> **4**: [Extra Instructions Of The 65XX Series CPU - Adam Vardy][4]
> **5**: [NESDEV - Undocumented Opcodes][5]
> **6**: [NMOS 6510 Unintended Opcodes - no more secrets][6]
> **7**: [NESDEV - Programming with unofficial opcodes][7]

[1]: http://www.6502.org/tutorials/6502opcodes.html
[2]: http://www.obelisk.me.uk/6502/reference.html
[3]: https://github.com/bisqwit/nescom/blob/70e654904cd86078a23f436bbf6ac5dc900e3cb2/insdata.cc
[4]: http://www.ffd2.com/fridge/docs/6502-NMOS.extra.opcodes
[5]: http://nesdev.com/undocumented_opcodes.txt
[6]: http://hitmen.c02.at/files/docs/c64/NoMoreSecrets-NMOS6510UnintendedOpcodes-20162412.pdf
[7]: https://wiki.nesdev.com/w/index.php/Talk:Programming_with_unofficial_opcodes