Тесты:
	
Тест №1.

 1) Логический элемент NAND состоит из 2 элементов НЕ

 2) Если на входы элемента NOR подать 1 и 1, то на выходе будет 1

 3) Если на входы элемента NOR подать 1 и 1, то на выходе будет 0 (NOR - NOT-OR, следовательно подав 1 и 1 мы получим 0, т.е. 1|1 = 1, а применив отрицание получается 0.)

 4) NOR соответствует функции комбинации бинарных функций ИЛИ-НЕ (NOR - состоит из NOT(НЕ) и OR(ИЛИ) )

 5) NAND соответствует функции комбинации бинарных функций ИЛИ-НЕ


Верные ответы под номером 3 и 4.

Тест №2.

 1) Если на все входы RS-триггера подать импульс (логическую единицу), то на выходе будут установлены значения логического нуля

 2) Для построения ячейки памяти достаточно 2 элемента NOR ( помощью двух элементов NOR можно построить RS-триггер)

 3) Триггер может хранить 1 байт информации

 4) Если на входах триггера (на двух NOR) низкие уровни напряжения, то на выходах значения различны (Если подан 0, то на выходе будет Q и !Q)

 5) Для записи в RS-триггер значения "0" достаточно подать импульс (логическую единицу) на вход R

 6) Считать значение хранимое триггером можно многократно (после сигнала значение выходов сохраняется)

 7) Для записи в RS-триггер значения "0" достаточно подать импульс (логическую единицу) на вход S и 0 на вход R

 8) Считать значение хранимое триггером можно только один раз

 9) Триггер может хранить 1 бит информации (1 либо 0 соответственно)

 10) У RS-триггера 2 входа: V (записываемое значение) и S (Set, импульс установки значения) на вход R

Верные ответы под номерами 2, 4, 6 и 9.		

Тест №3


 1) Сумматор в своем составе имеет триггер для хранения бита переноса из младшего разряда

 2) Одним из входов сумматора является бит переноса в старший разряд

 3) Однобитный сумматор можно построить из 3-х элементов NOT

 4) Одним из выходов сумматора является бит переноса в старший разряд

 5) Сумматор в своем составе имеет триггер для хранения бита переноса в старший разряд

 6) Полный сумматор, учитывающий биты переноса из младшего разряда и переноса в старший разряд имеет 3 входа и 2 выхода

 7) Одним из входов сумматора является бит переноса из младшего разряда

Верные ответы под номерами 4, 6 и 7.


Задачи:

Задача 1.

