# 一. Makefile 其实挺简单

一个简单的 Makefile 文件包含一系列的“规则”，其样式如下：
    目标(target)…: 依赖(prerequiries)…
        `<tab>`命令(command)
    如果“依赖文件”比“目标文件”更加新，那么执行“命令”来重新生成“目标文件”。
    命令被执行的 2 个条件：依赖文件比目标文件新，或是 目标文件还没生成

```shell
test:a.o b.o   #命令被执行的 2 个条件：依赖文件比目标文件新，或是 目标文件还没生成
	@echo "[`date`] This is a message"
	gcc -o test a.o b.o

a.o : a.c
	gcc -c -o a.o a.c

b.o : b.c
	gcc -c -o b.o b.c
```

# 二. makefile基本语法

1. 常用符号

```shell
test: a.o b.o c.o    # $^所有依赖文件
	gcc -o test $^  

%.o : %.c           # %是通配符 $@ 目标文件 $<第一个依赖文件
	gcc -c -o $@ $<
```

2. 伪目标

```shell
# make后面不跟目标时，默认执行第一个目标
test: a.o b.o c.o
	gcc -o test $^

%.o : %.c
	gcc -c -o $@ $<

clean:  #伪目标，如果不是伪目标且文件夹中有clean文件，make clean时会make: 'clean' is up to date.即clean已经是最新的了
	rm *.o test

.PHONY: clean	#声明伪目标
```

3. 变量

```shell
A := $(C)   #立即赋值
B = $(C)    #引用赋值，在使用B变量的地方其值对应C最后的值
C = abc 

#D = 100ask
D ?= weidongshan  #如果这是D第一次定义则生效，否则忽略。另外如果makde D=124，则相当于在make时定义了变量D=124

all:
	@echo A = $(A)
	@echo B = $(B)
	@echo D = $(D)

C += 123 #附加赋值
```

4. 常用函数
```shell
A = a b c 
B = $(foreach f, $(A), $(f).o) #foreach A中每个值$(f)执行$(f).o,即a -> a.o; b -> b.o; c -> c.o


C = a b c d/

D = $(filter %/, $(C))  #过滤出C变量里带/的变量
E = $(filter-out %/, $(C))  #过滤出C变量里不带/的变量

files = $(wildcard *.c)   #取出当前文件夹下满足.c的文件


files2 = a.c b.c c.c d.c e.c  abc
files3 = $(wildcard $(files2))  #取出真实存在的文件

dep_files = $(patsubst %.c,%.d,$(files2))  #把file2里的.c替换为.d
all:
	@echo B = $(B)
	@echo D = $(D)
	@echo E = $(E)
	@echo files = $(files)
	@echo files3 = $(files3)
	@echo dep_files = $(dep_files)
```
5. makefile自动生成头文件依赖
```shell
objs = a.o b.o c.o

dep_files := $(patsubst %,.%.d, $(objs))
dep_files := $(wildcard $(dep_files))

CFLAGS = -Werror -Iinclude

test: $(objs)
	gcc -o test $^

ifneq ($(dep_files),)
include $(dep_files)   #将存在的依赖文件读入， 如果相应的头文件修改，也会去make对应的目标
endif

%.o : %.c   #  -MD -MF将依赖信息保存到.d文件中
	gcc $(CFLAGS) -c -o $@ $< -MD -MF .$@.d

clean:
	rm *.o test

distclean:
	rm $(dep_files)
	
.PHONY: clean	
```
