Fitter report for cpu_prj
Wed Jul 12 20:58:16 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Wed Jul 12 20:58:16 2023            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; cpu_prj                                          ;
; Top-level Entity Name              ; RISCV_SOC_TOP                                    ;
; Family                             ; Cyclone IV E                                     ;
; Device                             ; EP4CE10F17C8                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 4,403 / 10,320 ( 43 % )                          ;
;     Total combinational functions  ; 3,586 / 10,320 ( 35 % )                          ;
;     Dedicated logic registers      ; 1,678 / 10,320 ( 16 % )                          ;
; Total registers                    ; 1678                                             ;
; Total pins                         ; 8 / 180 ( 4 % )                                  ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 98,304 / 423,936 ( 23 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                                   ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE10F17C8                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 7.17        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  61.1%      ;
;     Processors 5-8         ;  50.0%      ;
;     Processors 9-14        ;  38.9%      ;
;     Processors 15-20       ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; uart_tx      ; Missing drive strength and slew rate ;
; gpio_pins[0] ; Missing drive strength and slew rate ;
; gpio_pins[1] ; Missing drive strength and slew rate ;
; gpio_pins[2] ; Missing drive strength and slew rate ;
; gpio_pins[3] ; Missing drive strength and slew rate ;
+--------------+--------------------------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; led_ctl[0] ; PIN_N3        ; QSF Assignment ;
; Location ;                ;              ; led_ctl[1] ; PIN_P3        ; QSF Assignment ;
; Location ;                ;              ; led_ctl[2] ; PIN_M6        ; QSF Assignment ;
; Location ;                ;              ; led_ctl[3] ; PIN_L7        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 5389 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 5389 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 5379    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Users/Desktop/FPGA/tinyriscv_cpu/cpu_prj/FPGA/quartus_prj/cpu_prj.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 4,403 / 10,320 ( 43 % )    ;
;     -- Combinational with no register       ; 2725                       ;
;     -- Register only                        ; 817                        ;
;     -- Combinational with a register        ; 861                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2708                       ;
;     -- 3 input functions                    ; 648                        ;
;     -- <=2 input functions                  ; 230                        ;
;     -- Register only                        ; 817                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 3290                       ;
;     -- arithmetic mode                      ; 296                        ;
;                                             ;                            ;
; Total registers*                            ; 1,678 / 11,172 ( 15 % )    ;
;     -- Dedicated logic registers            ; 1,678 / 10,320 ( 16 % )    ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 420 / 645 ( 65 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 8 / 180 ( 4 % )            ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; Global signals                              ; 2                          ;
; M9Ks                                        ; 12 / 46 ( 26 % )           ;
; Total block memory bits                     ; 98,304 / 423,936 ( 23 % )  ;
; Total block memory implementation bits      ; 110,592 / 423,936 ( 26 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )             ;
; PLLs                                        ; 0 / 2 ( 0 % )              ;
; Global clocks                               ; 2 / 10 ( 20 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 30% / 29% / 31%            ;
; Peak interconnect usage (total/H/V)         ; 48% / 46% / 50%            ;
; Maximum fan-out                             ; 1702                       ;
; Highest non-global fan-out                  ; 242                        ;
; Total fan-out                               ; 19678                      ;
; Average fan-out                             ; 3.22                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 4403 / 10320 ( 43 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 2725                  ; 0                              ;
;     -- Register only                        ; 817                   ; 0                              ;
;     -- Combinational with a register        ; 861                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2708                  ; 0                              ;
;     -- 3 input functions                    ; 648                   ; 0                              ;
;     -- <=2 input functions                  ; 230                   ; 0                              ;
;     -- Register only                        ; 817                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 3290                  ; 0                              ;
;     -- arithmetic mode                      ; 296                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1678                  ; 0                              ;
;     -- Dedicated logic registers            ; 1678 / 10320 ( 16 % ) ; 0 / 10320 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 420 / 645 ( 65 % )    ; 0 / 645 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 8                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )        ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 98304                 ; 0                              ;
; Total RAM block bits                        ; 110592                ; 0                              ;
; M9K                                         ; 12 / 46 ( 26 % )      ; 0 / 46 ( 0 % )                 ;
; Clock control block                         ; 2 / 12 ( 16 % )       ; 0 / 12 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 19699                 ; 5                              ;
;     -- Registered Connections               ; 4216                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 3                     ; 0                              ;
;     -- Output Ports                         ; 5                     ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk     ; E1    ; 1        ; 0            ; 11           ; 7            ; 1702                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst_n   ; M15   ; 5        ; 34           ; 12           ; 14           ; 482                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; uart_rx ; N6    ; 3        ; 7            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; gpio_pins[0] ; B1    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_pins[1] ; F11   ; 7        ; 23           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_pins[2] ; T8    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_pins[3] ; R1    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; uart_tx      ; N5    ; 3        ; 7            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 6 / 17 ( 35 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 19 ( 5 % )  ; 2.5V          ; --           ;
; 3        ; 3 / 26 ( 12 % ) ; 2.5V          ; --           ;
; 4        ; 0 / 27 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 1 / 25 ( 4 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 14 ( 7 % )  ; 2.5V          ; --           ;
; 7        ; 1 / 26 ( 4 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; gpio_pins[0]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; gpio_pins[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; uart_tx                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 56         ; 3        ; uart_rx                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; gpio_pins[3]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; gpio_pins[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                           ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------+--------------+
; |RISCV_SOC_TOP                            ; 4403 (0)    ; 1678 (0)                  ; 0 (0)         ; 98304       ; 12   ; 0            ; 0       ; 0         ; 8    ; 0            ; 2725 (0)     ; 817 (0)           ; 861 (0)          ; |RISCV_SOC_TOP                                                                ; work         ;
;    |RISCV:u_RISCV|                        ; 3616 (0)    ; 1259 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2336 (0)     ; 610 (0)           ; 670 (0)          ; |RISCV_SOC_TOP|RISCV:u_RISCV                                                  ; work         ;
;       |EX_UNIT:INST_EX_UNIT|              ; 1102 (20)   ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1055 (0)     ; 0 (0)             ; 47 (20)          ; |RISCV_SOC_TOP|RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT                             ; work         ;
;          |alu:u_alu|                      ; 737 (737)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 737 (737)    ; 0 (0)             ; 0 (0)            ; |RISCV_SOC_TOP|RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu                   ; work         ;
;          |cu:u_cu|                        ; 345 (345)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 318 (318)    ; 0 (0)             ; 27 (27)          ; |RISCV_SOC_TOP|RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu                     ; work         ;
;       |ID_UNIT:INST_ID_UNIT|              ; 349 (0)     ; 150 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 166 (0)      ; 0 (0)             ; 183 (0)          ; |RISCV_SOC_TOP|RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT                             ; work         ;
;          |id:u_id|                        ; 143 (143)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (130)    ; 0 (0)             ; 13 (13)          ; |RISCV_SOC_TOP|RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id                     ; work         ;
;          |id_ex:u_id_ex|                  ; 206 (206)   ; 150 (150)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 170 (170)        ; |RISCV_SOC_TOP|RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex               ; work         ;
;       |IF_UNIT:INST_IF_UNIT|              ; 168 (0)     ; 65 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (0)       ; 0 (0)             ; 71 (0)           ; |RISCV_SOC_TOP|RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT                             ; work         ;
;          |if_id:u_if_id|                  ; 66 (66)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 39 (39)          ; |RISCV_SOC_TOP|RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id               ; work         ;
;          |pc:u_pc|                        ; 102 (102)   ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 32 (32)          ; |RISCV_SOC_TOP|RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc                     ; work         ;
;       |RF_UNIT:INST_RF_UNIT|              ; 2042 (2042) ; 1024 (1024)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1018 (1018)  ; 610 (610)         ; 414 (414)        ; |RISCV_SOC_TOP|RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT                             ; work         ;
;    |ram:u_ram|                            ; 54 (54)     ; 53 (53)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 22 (22)           ; 31 (31)          ; |RISCV_SOC_TOP|ram:u_ram                                                      ; work         ;
;       |altsyncram:_ram_rtl_0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISCV_SOC_TOP|ram:u_ram|altsyncram:_ram_rtl_0                                ; work         ;
;          |altsyncram_ilc1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISCV_SOC_TOP|ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated ; work         ;
;    |rib:u_rib|                            ; 370 (370)   ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 280 (280)    ; 2 (2)             ; 88 (88)          ; |RISCV_SOC_TOP|rib:u_rib                                                      ; work         ;
;    |rom:u_rom|                            ; 109 (109)   ; 106 (106)                 ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 42 (42)           ; 64 (64)          ; |RISCV_SOC_TOP|rom:u_rom                                                      ; work         ;
;       |altsyncram:_rom_rtl_0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISCV_SOC_TOP|rom:u_rom|altsyncram:_rom_rtl_0                                ; work         ;
;          |altsyncram_ilc1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISCV_SOC_TOP|rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated ; work         ;
;       |altsyncram:_rom_rtl_1|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISCV_SOC_TOP|rom:u_rom|altsyncram:_rom_rtl_1                                ; work         ;
;          |altsyncram_ilc1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISCV_SOC_TOP|rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated ; work         ;
;    |uart:u_uart|                          ; 209 (205)   ; 124 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (85)      ; 71 (67)           ; 53 (53)          ; |RISCV_SOC_TOP|uart:u_uart                                                    ; work         ;
;       |delay_buffer:u_delay_buffer|       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |RISCV_SOC_TOP|uart:u_uart|delay_buffer:u_delay_buffer                        ; work         ;
;    |uart_debug:u_uart_debug|              ; 148 (148)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 70 (70)           ; 58 (58)          ; |RISCV_SOC_TOP|uart_debug:u_uart_debug                                        ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; uart_tx      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_pins[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_pins[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_pins[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_pins[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst_n        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; uart_rx      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                   ;
+--------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------+-------------------+---------+
; clk                                                                ;                   ;         ;
; rst_n                                                              ;                   ;         ;
; uart_rx                                                            ;                   ;         ;
;      - uart:u_uart|delay_buffer:u_delay_buffer|buffer[0][0]~feeder ; 0                 ; 6       ;
+--------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                   ;
+------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                   ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector68~1                ; LCCOMB_X13_Y4_N2   ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[23]~32 ; LCCOMB_X13_Y4_N4   ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[5]~8                 ; LCCOMB_X13_Y4_N18  ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|always1~3                           ; LCCOMB_X17_Y8_N30  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2304                           ; LCCOMB_X19_Y13_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2306                           ; LCCOMB_X18_Y20_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2308                           ; LCCOMB_X12_Y15_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2310                           ; LCCOMB_X22_Y20_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2312                           ; LCCOMB_X17_Y16_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2314                           ; LCCOMB_X19_Y20_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2316                           ; LCCOMB_X19_Y13_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2318                           ; LCCOMB_X19_Y13_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2320                           ; LCCOMB_X12_Y15_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2322                           ; LCCOMB_X17_Y8_N8   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2324                           ; LCCOMB_X11_Y14_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2326                           ; LCCOMB_X22_Y20_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2328                           ; LCCOMB_X12_Y15_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2330                           ; LCCOMB_X17_Y16_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2332                           ; LCCOMB_X12_Y20_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2334                           ; LCCOMB_X19_Y20_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2336                           ; LCCOMB_X22_Y20_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2337                           ; LCCOMB_X13_Y14_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2338                           ; LCCOMB_X17_Y8_N16  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2339                           ; LCCOMB_X12_Y15_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2340                           ; LCCOMB_X18_Y20_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2341                           ; LCCOMB_X17_Y16_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2342                           ; LCCOMB_X12_Y15_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2343                           ; LCCOMB_X17_Y16_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2344                           ; LCCOMB_X12_Y15_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2345                           ; LCCOMB_X10_Y13_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2346                           ; LCCOMB_X17_Y16_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2347                           ; LCCOMB_X17_Y16_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2348                           ; LCCOMB_X19_Y13_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2349                           ; LCCOMB_X22_Y20_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2350                           ; LCCOMB_X22_Y20_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2351                           ; LCCOMB_X19_Y20_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk                                                                    ; PIN_E1             ; 1690    ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; rib:u_rib|Selector0~6                                                  ; LCCOMB_X32_Y10_N30 ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; rib:u_rib|Selector45~4                                                 ; LCCOMB_X31_Y10_N18 ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; rst_n                                                                  ; PIN_M15            ; 482     ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; uart:u_uart|Equal4~2                                                   ; LCCOMB_X26_Y8_N14  ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; uart:u_uart|Selector31~2                                               ; LCCOMB_X24_Y11_N26 ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; uart:u_uart|WideNor0~2                                                 ; LCCOMB_X24_Y11_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart:u_uart|always1~1                                                  ; LCCOMB_X32_Y8_N2   ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; uart:u_uart|uart_ctrl~5                                                ; LCCOMB_X30_Y12_N30 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart:u_uart|uart_tx_data_buf~1                                         ; LCCOMB_X26_Y8_N18  ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_debug:u_uart_debug|always2~1                                      ; LCCOMB_X24_Y1_N16  ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; uart_debug:u_uart_debug|always5~2                                      ; LCCOMB_X25_Y2_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_debug:u_uart_debug|bit_cnt[0]~0                                   ; LCCOMB_X23_Y1_N18  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_debug:u_uart_debug|byte_data[0]~3                                 ; LCCOMB_X25_Y1_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_debug:u_uart_debug|data_rd_flag                                   ; FF_X26_Y2_N25      ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_debug:u_uart_debug|rib_wr_req_o                                   ; FF_X18_Y6_N25      ; 156     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk   ; PIN_E1   ; 1690    ; 502                                  ; Global Clock         ; GCLK2            ; --                        ;
; rst_n ; PIN_M15  ; 482     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                        ;
+------------------------------------------------------------------------------+---------+
; Name                                                                         ; Fan-Out ;
+------------------------------------------------------------------------------+---------+
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg2_rd_addr_o[2]~4               ; 242     ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg2_rd_addr_o[3]~3               ; 242     ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg2_rd_addr_o[0]~2               ; 242     ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg2_rd_addr_o[1]~1               ; 242     ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg1_rd_addr_o[1]~4               ; 242     ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg1_rd_addr_o[0]~3               ; 242     ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg1_rd_addr_o[3]~2               ; 242     ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg1_rd_addr_o[2]~1               ; 242     ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                 ; 162     ;
; uart_debug:u_uart_debug|rib_wr_req_o                                         ; 156     ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector37~0                      ; 146     ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector68~0                      ; 144     ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[2]~29                 ; 98      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[3]~28                 ; 89      ;
; rom:u_rom|_rom~13                                                            ; 83      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[1]~30                 ; 78      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[0]~31                 ; 77      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector32~7                      ; 70      ;
; rib:u_rib|m0_rd_addr_i_reg[12]                                               ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o~1                     ; 59      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|mem_rd_addr_o[28]~0         ; 55      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|always0~2                                 ; 55      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[31]~2                 ; 54      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|mem_rd_flag_o~3                   ; 45      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|WideOr6~2                         ; 42      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector35~9                      ; 41      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct3_o[1]                 ; 40      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector68~1                      ; 36      ;
; rib:u_rib|Selector150~3                                                      ; 36      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|Add0~4                      ; 36      ;
; uart:u_uart|Equal4~1                                                         ; 34      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg2_rd_addr_o[4]~5               ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector2~3                       ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector1~1                       ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector0~1                       ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector30~3                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector29~4                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector28~4                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector27~3                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector26~5                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector25~3                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector24~7                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector23~2                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector22~2                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector21~5                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector20~2                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector19~2                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector18~2                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector17~2                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector16~3                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector15~1                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector14~1                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector13~1                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector12~1                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector11~1                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector10~1                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector9~1                       ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector8~1                       ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector7~1                       ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector6~1                       ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector5~1                       ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector4~1                       ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector3~1                       ; 34      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg1_rd_addr_o[4]~5               ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector31~5                      ; 33      ;
; uart:u_uart|Equal4~0                                                         ; 33      ;
; uart_debug:u_uart_debug|data_rd_flag                                         ; 33      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|hold_flag_reg[1]            ; 33      ;
; uart:u_uart|uart_tx_data_buf~1                                               ; 33      ;
; rib:u_rib|m0_rd_addr_i_reg[28]                                               ; 33      ;
; uart_debug:u_uart_debug|always5~2                                            ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2351                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2350                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2349                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2348                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2347                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2346                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2345                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2344                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2343                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2342                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2341                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2340                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2339                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2338                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2337                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2336                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2334                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2332                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2330                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2328                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2326                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2324                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2322                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2320                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2318                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2316                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2314                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2312                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2310                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2308                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2306                                 ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2304                                 ; 32      ;
; uart:u_uart|WideNor0~2                                                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|always1~3                                 ; 32      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[23]~32       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Equal0~1                                  ; 32      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct3_o[0]                 ; 32      ;
; ram:u_ram|_ram~6                                                             ; 32      ;
; rom:u_rom|_rom~6                                                             ; 32      ;
; rib:u_rib|Selector191~2                                                      ; 32      ;
; uart:u_uart|uart_ctrl~5                                                      ; 31      ;
; uart:u_uart|Selector31~2                                                     ; 31      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct3_o[2]                 ; 30      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                 ; 30      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[5]~8                       ; 29      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[5]~5                       ; 29      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out~3                          ; 29      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[4]~6                  ; 28      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux8~0                          ; 27      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~56                   ; 27      ;
; rib:u_rib|Selector183~2                                                      ; 27      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux3~2                          ; 26      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux23~7                         ; 26      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[5]                 ; 25      ;
; rib:u_rib|Selector89~2                                                       ; 24      ;
; rib:u_rib|Selector44~2                                                       ; 24      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector2~1                       ; 24      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector2~0                       ; 24      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux23~4                         ; 24      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux23~3                         ; 24      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector33~8                      ; 24      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[2]~2                  ; 22      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[4]~27                 ; 21      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|Add0~26                     ; 21      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|Add0~24                     ; 21      ;
; uart_debug:u_uart_debug|rom_wr_addr_o[12]                                    ; 21      ;
; rib:u_rib|s0_rd_addr_o~80                                                    ; 20      ;
; uart:u_uart|WideNor0~0                                                       ; 20      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector0~3                       ; 20      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector21~0                      ; 20      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg_wr_addr_o[0]            ; 20      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector34~9                      ; 20      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~136                  ; 19      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg_wr_addr_o[3]            ; 19      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg_wr_addr_o[2]            ; 19      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg_wr_addr_o[1]            ; 19      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux23~5                         ; 19      ;
; rib:u_rib|Selector0~6                                                        ; 18      ;
; rib:u_rib|Selector44~1                                                       ; 18      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]                 ; 17      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[11]~26              ; 16      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2335                                 ; 16      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2303                                 ; 16      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Mux78~2                           ; 16      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                 ; 16      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[1]~33                 ; 15      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[30]~3                 ; 14      ;
; uart_debug:u_uart_debug|always2~1                                            ; 13      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux23~6                         ; 13      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux23~2                         ; 13      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[15]~18                ; 13      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[16]~17                ; 13      ;
; uart:u_uart|always1~1                                                        ; 13      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Equal2~0                          ; 13      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[30]~9               ; 12      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[30]~8               ; 12      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector27~0                      ; 12      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~18                   ; 12      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[0]~35                 ; 12      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[2]~31                 ; 12      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[0]                            ; 12      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector1~4                       ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector21~1                      ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux23~8                         ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[3]~30                 ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[10]~23                ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[13]~20                ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[14]~19                ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[29]~4                 ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[1]                            ; 11      ;
; uart:u_uart|Equal6~3                                                         ; 11      ;
; rib:u_rib|Selector55~0                                                       ; 10      ;
; rib:u_rib|Selector1~0                                                        ; 10      ;
; rib:u_rib|Selector2~0                                                        ; 10      ;
; rib:u_rib|Selector3~0                                                        ; 10      ;
; rib:u_rib|Selector4~0                                                        ; 10      ;
; rib:u_rib|Selector5~0                                                        ; 10      ;
; rib:u_rib|Selector6~0                                                        ; 10      ;
; rib:u_rib|Selector7~0                                                        ; 10      ;
; rib:u_rib|Selector8~0                                                        ; 10      ;
; rib:u_rib|Selector9~0                                                        ; 10      ;
; rib:u_rib|Selector10~4                                                       ; 10      ;
; rib:u_rib|Selector10~3                                                       ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector21~2                      ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux0~6                          ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[4]~29                 ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[5]~28                 ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[6]~27                 ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[7]~26                 ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[8]~25                 ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[9]~24                 ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[11]~22                ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[12]~21                ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[17]~16                ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[18]~15                ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[19]~14                ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[20]~13                ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[21]~12                ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[22]~11                ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[23]~10                ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[24]~9                 ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[25]~8                 ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[26]~7                 ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[27]~6                 ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o[28]~5                 ; 10      ;
; rib:u_rib|Selector45~4                                                       ; 9       ;
; rib:u_rib|Selector89~1                                                       ; 9       ;
; rib:u_rib|Selector44~0                                                       ; 9       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector26~1                      ; 9       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector26~0                      ; 9       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector27~1                      ; 9       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[6]~12                 ; 9       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[5]~4                  ; 9       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux23~18                        ; 9       ;
; uart_debug:u_uart_debug|byte_data[0]~3                                       ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[22]~7               ; 8       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector26~0                      ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Mux78~3                           ; 8       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector12~1                      ; 8       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector16~1                      ; 8       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector0~5                       ; 8       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector0~4                       ; 8       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[31]~17                ; 8       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[1]~14                 ; 8       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[6]~10                 ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux3~3                          ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux30~10                        ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[16]~15                ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[17]~14                ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[18]~13                ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[19]~12                ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[20]~11                ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[21]~10                ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[22]~9                 ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[23]~8                 ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector37~1                      ; 8       ;
; rom:u_rom|_rom~12                                                            ; 8       ;
; rom:u_rom|_rom_rtl_1_bypass[0]                                               ; 8       ;
; rom:u_rom|_rom~11                                                            ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[11]~6               ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[7]~4                ; 8       ;
; rib:u_rib|m0_rd_addr_i_reg[29]                                               ; 8       ;
; rib:u_rib|m0_rd_addr_i_reg[30]                                               ; 8       ;
; rib:u_rib|m0_rd_addr_i_reg[31]                                               ; 8       ;
; uart:u_uart|tx_bit_cnt[3]                                                    ; 8       ;
; uart:u_uart|tx_bit_cnt[2]                                                    ; 8       ;
; uart_debug:u_uart_debug|baud_cnt[0]                                          ; 8       ;
; uart_debug:u_uart_debug|Equal0~1                                             ; 7       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[10]                        ; 7       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[11]                        ; 7       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[8]                         ; 7       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[9]                         ; 7       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[6]                         ; 7       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[7]                         ; 7       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[4]                         ; 7       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[5]                         ; 7       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[2]                         ; 7       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[3]                         ; 7       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector26~4                      ; 7       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector12~2                      ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux9~7                          ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux9~6                          ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux9~5                          ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux9~4                          ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight1~22                  ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~30                  ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~12                   ; 7       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o[5]                 ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[5]~26                 ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[6]~25                 ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[7]~24                 ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[8]~23                 ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[10]~21                ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[12]~19                ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[13]~18                ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[14]~17                ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[15]~16                ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[24]~7                 ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[25]~6                 ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[26]~5                 ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[27]~4                 ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[30]~1                 ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[31]~0                 ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Decoder2~2                        ; 7       ;
; uart:u_uart|uart_tx_state.TX_BYTE                                            ; 7       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0]           ; 7       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1]           ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux6~14                         ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[12]                           ; 6       ;
; rib:u_rib|Selector10~1                                                       ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector26~5                      ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~7                         ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~0                         ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux6~4                          ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~80                   ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight1~11                  ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~60                   ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~11                  ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~57                   ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Equal2~2                          ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[9]~22                 ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[11]~20                ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[28]~3                 ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data2_o[29]~2                 ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[31]              ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[7]~5                ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3]           ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4]           ; 6       ;
; uart_debug:u_uart_debug|uart_state.SEND_BYTE                                 ; 5       ;
; uart_debug:u_uart_debug|byte_cnt[0]                                          ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg_wr_addr_o~3             ; 5       ;
; rib:u_rib|s1_rd_addr_o~89                                                    ; 5       ;
; rib:u_rib|s1_rd_addr_o~88                                                    ; 5       ;
; rib:u_rib|s1_rd_addr_o~87                                                    ; 5       ;
; rib:u_rib|s1_rd_addr_o~86                                                    ; 5       ;
; rib:u_rib|s1_rd_addr_o~85                                                    ; 5       ;
; rib:u_rib|s1_rd_addr_o~84                                                    ; 5       ;
; rib:u_rib|s1_rd_addr_o~83                                                    ; 5       ;
; rib:u_rib|s1_rd_addr_o~82                                                    ; 5       ;
; rib:u_rib|s1_rd_addr_o~81                                                    ; 5       ;
; rib:u_rib|s1_rd_addr_o~80                                                    ; 5       ;
; rib:u_rib|Selector46~0                                                       ; 5       ;
; rib:u_rib|Selector47~0                                                       ; 5       ;
; rib:u_rib|Selector48~0                                                       ; 5       ;
; rib:u_rib|Selector49~0                                                       ; 5       ;
; rib:u_rib|Selector50~0                                                       ; 5       ;
; rib:u_rib|Selector51~0                                                       ; 5       ;
; rib:u_rib|Selector52~0                                                       ; 5       ;
; rib:u_rib|Selector53~0                                                       ; 5       ;
; rib:u_rib|Selector54~0                                                       ; 5       ;
; rib:u_rib|Selector55~1                                                       ; 5       ;
; rib:u_rib|s0_rd_addr_o~90                                                    ; 5       ;
; rib:u_rib|s0_rd_addr_o~89                                                    ; 5       ;
; rib:u_rib|s0_rd_addr_o~88                                                    ; 5       ;
; rib:u_rib|s0_rd_addr_o~87                                                    ; 5       ;
; rib:u_rib|s0_rd_addr_o~86                                                    ; 5       ;
; rib:u_rib|s0_rd_addr_o~85                                                    ; 5       ;
; rib:u_rib|s0_rd_addr_o~84                                                    ; 5       ;
; rib:u_rib|s0_rd_addr_o~83                                                    ; 5       ;
; rib:u_rib|s0_rd_addr_o~82                                                    ; 5       ;
; rib:u_rib|s0_rd_addr_o~81                                                    ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg2_rd_addr_o[4]~0               ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|WideOr1~0                         ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector30~0                      ; 5       ;
; rom:u_rom|_rom_rtl_1_bypass[50]                                              ; 5       ;
; rom:u_rom|_rom_rtl_1_bypass[51]                                              ; 5       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[5]~25                 ; 5       ;
; rom:u_rom|_rom_rtl_1_bypass[46]                                              ; 5       ;
; rom:u_rom|_rom_rtl_1_bypass[47]                                              ; 5       ;
; rom:u_rom|_rom_rtl_1_bypass[48]                                              ; 5       ;
; rom:u_rom|_rom_rtl_1_bypass[49]                                              ; 5       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[3]~16                 ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector20~4                      ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg_wr_addr_o[4]            ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg1_rd_addr_o[4]~0               ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|jump_addr_o~12                    ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight1~24                  ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~46                  ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~43                  ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~82                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight1~13                  ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~73                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~14                  ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~35                   ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[30]              ; 5       ;
; uart_debug:u_uart_debug|rom_wr_addr_o[2]                                     ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Decoder2~1                        ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Decoder2~0                        ; 5       ;
; uart:u_uart|tx_bit_cnt[0]                                                    ; 5       ;
; uart:u_uart|tx_bit_cnt[1]                                                    ; 5       ;
; uart_debug:u_uart_debug|baud_cnt[1]                                          ; 5       ;
; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a29 ; 5       ;
; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a25 ; 5       ;
; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a30 ; 5       ;
; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a26 ; 5       ;
; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a27 ; 5       ;
; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a28 ; 5       ;
; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a6  ; 5       ;
; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0  ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[7]           ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5]           ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2]           ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6]           ; 5       ;
; uart_debug:u_uart_debug|rom_wr_addr_o[28]                                    ; 5       ;
; rib:u_rib|Selector24~2                                                       ; 4       ;
; rib:u_rib|Selector23~2                                                       ; 4       ;
; rib:u_rib|Selector22~2                                                       ; 4       ;
; rib:u_rib|Selector21~2                                                       ; 4       ;
; rib:u_rib|Selector25~2                                                       ; 4       ;
; rib:u_rib|Selector28~2                                                       ; 4       ;
; rib:u_rib|Selector26~2                                                       ; 4       ;
; rib:u_rib|Selector27~2                                                       ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~87                  ; 4       ;
; uart_debug:u_uart_debug|bit_cnt[0]                                           ; 4       ;
; uart_debug:u_uart_debug|always5~0                                            ; 4       ;
; uart_debug:u_uart_debug|byte_cnt[1]                                          ; 4       ;
; rib:u_rib|Selector15~0                                                       ; 4       ;
; rib:u_rib|Selector14~0                                                       ; 4       ;
; rib:u_rib|Selector20~0                                                       ; 4       ;
; rib:u_rib|Selector19~0                                                       ; 4       ;
; rib:u_rib|Selector18~0                                                       ; 4       ;
; rib:u_rib|Selector17~0                                                       ; 4       ;
; rib:u_rib|Selector13~0                                                       ; 4       ;
; rib:u_rib|Selector16~0                                                       ; 4       ;
; rib:u_rib|Selector29~0                                                       ; 4       ;
; rib:u_rib|Selector41~0                                                       ; 4       ;
; rib:u_rib|Selector33~0                                                       ; 4       ;
; rib:u_rib|Selector37~0                                                       ; 4       ;
; rib:u_rib|Selector32~0                                                       ; 4       ;
; rib:u_rib|Selector44~3                                                       ; 4       ;
; rib:u_rib|Selector40~0                                                       ; 4       ;
; rib:u_rib|Selector36~0                                                       ; 4       ;
; rib:u_rib|Selector31~0                                                       ; 4       ;
; rib:u_rib|Selector43~0                                                       ; 4       ;
; rib:u_rib|Selector39~0                                                       ; 4       ;
; rib:u_rib|Selector35~0                                                       ; 4       ;
; rib:u_rib|Selector30~0                                                       ; 4       ;
; rib:u_rib|Selector42~0                                                       ; 4       ;
; rib:u_rib|Selector34~0                                                       ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o~0                  ; 4       ;
; rib:u_rib|Selector38~0                                                       ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector27~6                      ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector27~3                      ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector27~2                      ; 4       ;
; rib:u_rib|Selector185~1                                                      ; 4       ;
; rib:u_rib|Selector184~1                                                      ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector7~3                       ; 4       ;
; rib:u_rib|Selector190~1                                                      ; 4       ;
; rib:u_rib|Selector189~1                                                      ; 4       ;
; rib:u_rib|Selector188~1                                                      ; 4       ;
; rib:u_rib|Selector187~1                                                      ; 4       ;
; rom:u_rom|_rom_rtl_1_bypass[33]                                              ; 4       ;
; rib:u_rib|Selector186~1                                                      ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|WideOr4~1                         ; 4       ;
; rom:u_rom|_rom_rtl_1_bypass[27]                                              ; 4       ;
; rom:u_rom|_rom_rtl_1_bypass[21]                                              ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux3~7                          ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux3~4                          ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux6~10                         ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux6~7                          ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~47                  ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~74                   ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux23~9                         ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~63                   ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~6                   ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~13                   ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o[0]                 ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o[1]                 ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Equal2~1                          ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[0]                    ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[0]               ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[1]                    ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[2]               ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[3]               ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[4]               ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[5]               ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[6]               ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[7]               ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[8]               ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[9]               ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[11]              ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[12]              ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[17]              ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[18]              ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[19]              ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[20]              ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[21]              ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[22]              ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[23]              ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[24]              ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[25]              ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[26]              ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[27]              ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[28]              ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[29]              ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[31]          ; 4       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[3]~0                  ; 4       ;
; uart_debug:u_uart_debug|rom_wr_data_o[1]                                     ; 4       ;
; rib:u_rib|Selector88~0                                                       ; 4       ;
; uart:u_uart|uart_tx_data_buf~0                                               ; 4       ;
; rib:u_rib|Selector116~0                                                      ; 4       ;
; rib:u_rib|Selector150~2                                                      ; 4       ;
; rib:u_rib|Selector150~0                                                      ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[28]                           ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[0]                 ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[1]                 ; 4       ;
; uart:u_uart|uart_tx_state.IDLE                                               ; 4       ;
; uart:u_uart|uart_tx_state.END                                                ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|Add0~62                     ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|Add0~60                     ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|Add0~58                     ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|Add0~6                      ; 4       ;
; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a12 ; 4       ;
; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a1  ; 4       ;
; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a2  ; 4       ;
; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a3  ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[11]          ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[9]           ; 4       ;
; uart_debug:u_uart_debug|rom_wr_addr_o[3]                                     ; 4       ;
; rib:u_rib|Selector198~4                                                      ; 3       ;
; rib:u_rib|Selector183~5                                                      ; 3       ;
; rib:u_rib|Selector191~5                                                      ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux3~18                         ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux23~19                        ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux22~11                        ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux20~10                        ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux18~11                        ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux17~11                        ; 3       ;
; rib:u_rib|Selector199~4                                                      ; 3       ;
; rib:u_rib|Selector207~4                                                      ; 3       ;
; uart_debug:u_uart_debug|bit_cnt[0]~0                                         ; 3       ;
; uart_debug:u_uart_debug|bit_cnt[1]                                           ; 3       ;
; uart_debug:u_uart_debug|uart_state.IDLE                                      ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[31]                        ; 3       ;
; uart_debug:u_uart_debug|uart_state.END                                       ; 3       ;
; uart_debug:u_uart_debug|Equal7~2                                             ; 3       ;
; uart_debug:u_uart_debug|Equal7~1                                             ; 3       ;
; uart_debug:u_uart_debug|byte_cnt[2]                                          ; 3       ;
; rib:u_rib|Selector121~0                                                      ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[29]~25              ; 3       ;
; uart_debug:u_uart_debug|rom_wr_data_o[29]                                    ; 3       ;
; rib:u_rib|Selector120~0                                                      ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[30]~23              ; 3       ;
; uart_debug:u_uart_debug|rom_wr_data_o[30]                                    ; 3       ;
; rib:u_rib|Selector134~0                                                      ; 3       ;
; rib:u_rib|Selector133~0                                                      ; 3       ;
; rib:u_rib|Selector132~0                                                      ; 3       ;
; rib:u_rib|Selector131~0                                                      ; 3       ;
; rib:u_rib|Selector130~0                                                      ; 3       ;
; rib:u_rib|Selector69~4                                                       ; 3       ;
; rib:u_rib|Selector129~0                                                      ; 3       ;
; rib:u_rib|Selector68~4                                                       ; 3       ;
; rib:u_rib|Selector128~0                                                      ; 3       ;
; rib:u_rib|Selector67~4                                                       ; 3       ;
; rib:u_rib|Selector126~0                                                      ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[24]~21              ; 3       ;
; uart_debug:u_uart_debug|rom_wr_data_o[24]                                    ; 3       ;
; rib:u_rib|Selector125~0                                                      ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[25]~19              ; 3       ;
; uart_debug:u_uart_debug|rom_wr_data_o[25]                                    ; 3       ;
; rib:u_rib|Selector124~0                                                      ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[26]~17              ; 3       ;
; uart_debug:u_uart_debug|rom_wr_data_o[26]                                    ; 3       ;
; rib:u_rib|Selector123~0                                                      ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[27]~15              ; 3       ;
; uart_debug:u_uart_debug|rom_wr_data_o[27]                                    ; 3       ;
; rib:u_rib|Selector127~0                                                      ; 3       ;
; rib:u_rib|Selector66~4                                                       ; 3       ;
; rib:u_rib|Selector119~0                                                      ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[31]~13              ; 3       ;
; uart_debug:u_uart_debug|rom_wr_data_o[31]                                    ; 3       ;
; rib:u_rib|Selector122~0                                                      ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[28]~11              ; 3       ;
; uart_debug:u_uart_debug|rom_wr_data_o[28]                                    ; 3       ;
; rib:u_rib|Selector70~4                                                       ; 3       ;
; rib:u_rib|Selector73~4                                                       ; 3       ;
; rib:u_rib|Selector71~4                                                       ; 3       ;
; rib:u_rib|Selector72~4                                                       ; 3       ;
; rib:u_rib|Selector0~2                                                        ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector26~1                      ; 3       ;
; rom:u_rom|_rom_rtl_1_bypass[34]                                              ; 3       ;
; rib:u_rib|Selector197~1                                                      ; 3       ;
; rib:u_rib|Selector196~1                                                      ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector16~0                      ; 3       ;
; rib:u_rib|Selector195~1                                                      ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[20]~24                ; 3       ;
; rib:u_rib|Selector194~1                                                      ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[21]~23                ; 3       ;
; rib:u_rib|Selector193~1                                                      ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[22]~22                ; 3       ;
; rib:u_rib|Selector192~1                                                      ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[23]~21                ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[24]~20                ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[4]~18                 ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Mux70~1                           ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Mux78~0                           ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector24~2                      ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[0]~9                  ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[1]~7                  ; 3       ;
; rom:u_rom|_rom_rtl_1_bypass[22]                                              ; 3       ;
; rom:u_rom|_rom_rtl_1_bypass[23]                                              ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|WideOr0                         ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux3~17                         ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux2~8                          ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux3~5                          ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux16~9                         ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux15~9                         ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux1~8                          ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux31~8                         ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux27~7                         ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux26~7                         ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux25~7                         ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~9                         ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux5                            ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~116                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux4                            ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux7                            ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~114                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux6                            ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux14~8                         ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux12~8                         ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux11~11                        ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux10~11                        ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux9~15                         ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux8~10                         ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux8~9                          ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux23~16                        ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~55                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight1~25                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux19~8                         ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~45                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~44                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~84                   ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight1~15                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~32                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~21                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~19                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~16                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~9                   ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~8                   ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~46                   ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~39                   ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~38                   ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~16                   ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~15                   ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~14                   ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector34~8                      ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Equal2~4                          ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Equal7~0                          ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Equal4~1                          ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0]           ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[1]               ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[3]                    ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[4]                    ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[9]                    ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[10]              ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[11]                   ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[13]              ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[14]              ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[15]              ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[16]              ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[24]                   ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[25]                   ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[26]                   ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[27]                   ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[28]                   ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[29]                   ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[30]                   ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[30]          ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|WideOr6~0                         ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[31]                   ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_data1_o~0                     ; 3       ;
; rom:u_rom|_rom_rtl_1_bypass[24]                                              ; 3       ;
; uart:u_uart|tx_data_rd                                                       ; 3       ;
; rib:u_rib|Selector135~0                                                      ; 3       ;
; uart_debug:u_uart_debug|rom_wr_data_o[15]                                    ; 3       ;
; rib:u_rib|Selector74~1                                                       ; 3       ;
; rib:u_rib|Selector147~0                                                      ; 3       ;
; uart_debug:u_uart_debug|rom_wr_data_o[3]                                     ; 3       ;
; rib:u_rib|Selector86~0                                                       ; 3       ;
; rib:u_rib|Selector139~0                                                      ; 3       ;
; uart_debug:u_uart_debug|rom_wr_data_o[11]                                    ; 3       ;
; rib:u_rib|Selector78~1                                                       ; 3       ;
; rib:u_rib|Selector203~1                                                      ; 3       ;
; rib:u_rib|Selector143~0                                                      ; 3       ;
; uart_debug:u_uart_debug|rom_wr_data_o[7]                                     ; 3       ;
; rib:u_rib|Selector82~0                                                       ; 3       ;
; rib:u_rib|Selector138~0                                                      ; 3       ;
; uart_debug:u_uart_debug|rom_wr_data_o[12]                                    ; 3       ;
; rib:u_rib|Selector77~1                                                       ; 3       ;
; rib:u_rib|Selector202~1                                                      ; 3       ;
; rib:u_rib|Selector150~4                                                      ; 3       ;
; uart_debug:u_uart_debug|rom_wr_data_o[0]                                     ; 3       ;
; rib:u_rib|Selector89~0                                                       ; 3       ;
; rib:u_rib|Selector214~3                                                      ; 3       ;
; rib:u_rib|Selector146~0                                                      ; 3       ;
; uart_debug:u_uart_debug|rom_wr_data_o[4]                                     ; 3       ;
; rib:u_rib|Selector85~0                                                       ; 3       ;
; rib:u_rib|Selector142~0                                                      ; 3       ;
; uart_debug:u_uart_debug|rom_wr_data_o[8]                                     ; 3       ;
; rib:u_rib|Selector81~1                                                       ; 3       ;
; rib:u_rib|Selector206~1                                                      ; 3       ;
; rib:u_rib|Selector137~0                                                      ; 3       ;
; uart_debug:u_uart_debug|rom_wr_data_o[13]                                    ; 3       ;
; rib:u_rib|Selector76~1                                                       ; 3       ;
; rib:u_rib|Selector201~1                                                      ; 3       ;
; rib:u_rib|Selector145~0                                                      ; 3       ;
; uart_debug:u_uart_debug|rom_wr_data_o[5]                                     ; 3       ;
; rib:u_rib|Selector84~0                                                       ; 3       ;
; rib:u_rib|Selector141~0                                                      ; 3       ;
; uart_debug:u_uart_debug|rom_wr_data_o[9]                                     ; 3       ;
; rib:u_rib|Selector80~1                                                       ; 3       ;
; rib:u_rib|Selector205~1                                                      ; 3       ;
; rib:u_rib|Selector136~0                                                      ; 3       ;
; uart_debug:u_uart_debug|rom_wr_data_o[14]                                    ; 3       ;
; rib:u_rib|Selector75~1                                                       ; 3       ;
; rib:u_rib|Selector200~1                                                      ; 3       ;
; rib:u_rib|Selector148~0                                                      ; 3       ;
; uart_debug:u_uart_debug|rom_wr_data_o[2]                                     ; 3       ;
; rib:u_rib|Selector87~0                                                       ; 3       ;
; rib:u_rib|Selector140~0                                                      ; 3       ;
; uart_debug:u_uart_debug|rom_wr_data_o[10]                                    ; 3       ;
; rib:u_rib|Selector79~1                                                       ; 3       ;
; rib:u_rib|Selector204~1                                                      ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[3]                            ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[2]                            ; 3       ;
; rib:u_rib|Selector144~0                                                      ; 3       ;
; uart_debug:u_uart_debug|rom_wr_data_o[6]                                     ; 3       ;
; rib:u_rib|Selector83~0                                                       ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Add1~2                            ; 3       ;
; uart_debug:u_uart_debug|baud_cnt[11]                                         ; 3       ;
; uart_debug:u_uart_debug|baud_cnt[9]                                          ; 3       ;
; uart_debug:u_uart_debug|baud_cnt[5]                                          ; 3       ;
; uart_debug:u_uart_debug|baud_cnt[3]                                          ; 3       ;
; uart_debug:u_uart_debug|baud_cnt[10]                                         ; 3       ;
; uart_debug:u_uart_debug|baud_cnt[8]                                          ; 3       ;
; uart_debug:u_uart_debug|baud_cnt[4]                                          ; 3       ;
; uart_debug:u_uart_debug|baud_cnt[12]                                         ; 3       ;
; uart_debug:u_uart_debug|baud_cnt[7]                                          ; 3       ;
; uart_debug:u_uart_debug|baud_cnt[6]                                          ; 3       ;
; uart_debug:u_uart_debug|baud_cnt[2]                                          ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|Add0~22                     ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|Add0~20                     ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|Add0~18                     ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|Add0~16                     ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|Add0~14                     ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|Add0~12                     ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|Add0~10                     ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|Add0~8                      ; 3       ;
; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a13 ; 3       ;
; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a4  ; 3       ;
; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a5  ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[24]          ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[25]          ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[26]          ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[27]          ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[28]          ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[29]          ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[30]          ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[31]          ; 3       ;
; uart_debug:u_uart_debug|rom_wr_addr_o[4]                                     ; 3       ;
; uart_debug:u_uart_debug|rom_wr_addr_o[5]                                     ; 3       ;
; uart_debug:u_uart_debug|rom_wr_addr_o[6]                                     ; 3       ;
; uart_debug:u_uart_debug|rom_wr_addr_o[7]                                     ; 3       ;
; uart_debug:u_uart_debug|rom_wr_addr_o[8]                                     ; 3       ;
; uart_debug:u_uart_debug|rom_wr_addr_o[9]                                     ; 3       ;
; uart_debug:u_uart_debug|rom_wr_addr_o[10]                                    ; 3       ;
; uart_debug:u_uart_debug|rom_wr_addr_o[11]                                    ; 3       ;
; uart_debug:u_uart_debug|rom_wr_addr_o[13]                                    ; 3       ;
; uart_debug:u_uart_debug|rom_wr_addr_o[14]                                    ; 3       ;
; uart_debug:u_uart_debug|rom_wr_addr_o[15]                                    ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[15]          ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[12]          ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[8]           ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[13]          ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[14]          ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[10]          ; 3       ;
; uart:u_uart|tx_baud_cnt[9]                                                   ; 3       ;
; uart:u_uart|tx_baud_cnt[5]                                                   ; 3       ;
; uart:u_uart|tx_baud_cnt[3]                                                   ; 3       ;
; uart:u_uart|tx_baud_cnt[1]                                                   ; 3       ;
; uart:u_uart|tx_baud_cnt[11]                                                  ; 3       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|reg1_rd_data[0]~66                        ; 2       ;
; rib:u_rib|Selector73~5                                                       ; 2       ;
; rib:u_rib|Selector72~5                                                       ; 2       ;
; rib:u_rib|Selector71~5                                                       ; 2       ;
; rib:u_rib|Selector70~5                                                       ; 2       ;
; rib:u_rib|Selector69~5                                                       ; 2       ;
; rib:u_rib|Selector68~5                                                       ; 2       ;
; rib:u_rib|Selector67~5                                                       ; 2       ;
; rib:u_rib|Selector66~5                                                       ; 2       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux21~10                        ; 2       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector24~8                      ; 2       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux29~10                        ; 2       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux28~10                        ; 2       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~88                  ; 2       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector33~9                      ; 2       ;
; rib:u_rib|Selector214~4                                                      ; 2       ;
; uart_debug:u_uart_debug|uart_state.BEGIN                                     ; 2       ;
; uart_debug:u_uart_debug|Selector1~0                                          ; 2       ;
; uart:u_uart|delay_buffer:u_delay_buffer|buffer[3][0]                         ; 2       ;
; uart:u_uart|uart_rx_delay                                                    ; 2       ;
; uart_debug:u_uart_debug|byte_data[5]                                         ; 2       ;
; uart_debug:u_uart_debug|byte_data[6]                                         ; 2       ;
; uart_debug:u_uart_debug|byte_data[1]                                         ; 2       ;
; uart_debug:u_uart_debug|byte_data[2]                                         ; 2       ;
; uart_debug:u_uart_debug|byte_data[3]                                         ; 2       ;
; uart_debug:u_uart_debug|byte_data[7]                                         ; 2       ;
; uart_debug:u_uart_debug|byte_data[4]                                         ; 2       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Mux5~0                            ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out~27                         ; 2       ;
; uart_debug:u_uart_debug|Equal7~3                                             ; 2       ;
; uart_debug:u_uart_debug|always8~1                                            ; 2       ;
; uart_debug:u_uart_debug|bit_cnt[3]                                           ; 2       ;
; uart_debug:u_uart_debug|always8~0                                            ; 2       ;
; uart_debug:u_uart_debug|bit_cnt[2]                                           ; 2       ;
; uart_debug:u_uart_debug|wr_data_reg[29]                                      ; 2       ;
; uart_debug:u_uart_debug|wr_data_reg[30]                                      ; 2       ;
; uart_debug:u_uart_debug|wr_data_reg[24]                                      ; 2       ;
; uart_debug:u_uart_debug|wr_data_reg[25]                                      ; 2       ;
; uart_debug:u_uart_debug|wr_data_reg[26]                                      ; 2       ;
; uart_debug:u_uart_debug|wr_data_reg[27]                                      ; 2       ;
; uart_debug:u_uart_debug|wr_data_reg[31]                                      ; 2       ;
; uart_debug:u_uart_debug|wr_data_reg[28]                                      ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[12]                        ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[13]                        ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[14]                        ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[15]                        ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[16]                        ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[17]                        ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[18]                        ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[19]                        ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[20]                        ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[21]                        ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[22]                        ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[23]                        ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[24]                        ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[25]                        ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[26]                        ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[27]                        ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[28]                        ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[29]                        ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[30]                        ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[5]~2                       ; 2       ;
; uart_debug:u_uart_debug|wr_data_reg[23]                                      ; 2       ;
; uart_debug:u_uart_debug|wr_data_reg[19]                                      ; 2       ;
; uart_debug:u_uart_debug|wr_data_reg[20]                                      ; 2       ;
; uart_debug:u_uart_debug|wr_data_reg[16]                                      ; 2       ;
; uart_debug:u_uart_debug|wr_data_reg[21]                                      ; 2       ;
; uart_debug:u_uart_debug|wr_data_reg[17]                                      ; 2       ;
; uart_debug:u_uart_debug|wr_data_reg[22]                                      ; 2       ;
; uart_debug:u_uart_debug|wr_data_reg[18]                                      ; 2       ;
; uart_debug:u_uart_debug|Equal1~0                                             ; 2       ;
; uart:u_uart|uart_ctrl[29]                                                    ; 2       ;
; rib:u_rib|Selector60~0                                                       ; 2       ;
; uart:u_uart|uart_ctrl[30]                                                    ; 2       ;
; rib:u_rib|Selector59~0                                                       ; 2       ;
; uart:u_uart|uart_ctrl[16]                                                    ; 2       ;
; uart:u_uart|uart_ctrl[17]                                                    ; 2       ;
; uart:u_uart|uart_ctrl[18]                                                    ; 2       ;
; uart:u_uart|uart_ctrl[19]                                                    ; 2       ;
; uart:u_uart|uart_ctrl[20]                                                    ; 2       ;
; uart:u_uart|uart_ctrl[21]                                                    ; 2       ;
; uart:u_uart|uart_ctrl[22]                                                    ; 2       ;
; uart:u_uart|uart_ctrl[24]                                                    ; 2       ;
; rib:u_rib|Selector65~0                                                       ; 2       ;
; uart:u_uart|uart_ctrl[25]                                                    ; 2       ;
; rib:u_rib|Selector64~0                                                       ; 2       ;
; uart:u_uart|uart_ctrl[26]                                                    ; 2       ;
; rib:u_rib|Selector63~0                                                       ; 2       ;
; uart:u_uart|uart_ctrl[27]                                                    ; 2       ;
; rib:u_rib|Selector62~0                                                       ; 2       ;
; uart:u_uart|uart_ctrl[23]                                                    ; 2       ;
; rib:u_rib|Selector58~0                                                       ; 2       ;
; uart:u_uart|uart_ctrl[31]                                                    ; 2       ;
; uart:u_uart|uart_ctrl[28]                                                    ; 2       ;
; rib:u_rib|Selector61~0                                                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2333                                 ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2331                                 ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2329                                 ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2327                                 ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2325                                 ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2323                                 ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2321                                 ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2319                                 ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2317                                 ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2315                                 ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2313                                 ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2311                                 ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2309                                 ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2307                                 ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2305                                 ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|always2~0                                 ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~2302                                 ; 2       ;
; uart_debug:u_uart_debug|wr_data_reg[15]                                      ; 2       ;
; rib:u_rib|Selector74~2                                                       ; 2       ;
; uart:u_uart|uart_ctrl[15]                                                    ; 2       ;
; uart:u_uart|uart_ctrl[3]                                                     ; 2       ;
; rib:u_rib|Selector86~1                                                       ; 2       ;
; uart_debug:u_uart_debug|wr_data_reg[11]                                      ; 2       ;
; uart:u_uart|uart_ctrl[11]                                                    ; 2       ;
; rib:u_rib|Selector78~2                                                       ; 2       ;
; rib:u_rib|Selector82~1                                                       ; 2       ;
; uart:u_uart|uart_ctrl[7]                                                     ; 2       ;
; uart_debug:u_uart_debug|wr_data_reg[12]                                      ; 2       ;
; uart:u_uart|uart_ctrl[12]                                                    ; 2       ;
; rib:u_rib|Selector77~2                                                       ; 2       ;
; rib:u_rib|Selector89~3                                                       ; 2       ;
; uart:u_uart|uart_ctrl[0]                                                     ; 2       ;
; uart:u_uart|uart_ctrl[4]                                                     ; 2       ;
; rib:u_rib|Selector85~1                                                       ; 2       ;
; uart_debug:u_uart_debug|wr_data_reg[8]                                       ; 2       ;
; uart:u_uart|uart_ctrl[8]                                                     ; 2       ;
; rib:u_rib|Selector81~2                                                       ; 2       ;
; uart_debug:u_uart_debug|wr_data_reg[13]                                      ; 2       ;
; uart:u_uart|uart_ctrl[13]                                                    ; 2       ;
; rib:u_rib|Selector76~2                                                       ; 2       ;
; uart:u_uart|uart_ctrl~3                                                      ; 2       ;
; rib:u_rib|Selector88~2                                                       ; 2       ;
; uart:u_uart|uart_ctrl[5]                                                     ; 2       ;
; rib:u_rib|Selector84~1                                                       ; 2       ;
; uart_debug:u_uart_debug|wr_data_reg[9]                                       ; 2       ;
; uart:u_uart|uart_ctrl[9]                                                     ; 2       ;
; rib:u_rib|Selector80~2                                                       ; 2       ;
; uart_debug:u_uart_debug|wr_data_reg[14]                                      ; 2       ;
; uart:u_uart|uart_ctrl[14]                                                    ; 2       ;
; rib:u_rib|Selector75~2                                                       ; 2       ;
; uart:u_uart|uart_ctrl[2]                                                     ; 2       ;
; rib:u_rib|Selector87~1                                                       ; 2       ;
; uart_debug:u_uart_debug|wr_data_reg[10]                                      ; 2       ;
; uart:u_uart|uart_ctrl[10]                                                    ; 2       ;
; rib:u_rib|Selector79~2                                                       ; 2       ;
; uart:u_uart|uart_ctrl[6]                                                     ; 2       ;
; rib:u_rib|Selector45~2                                                       ; 2       ;
; rib:u_rib|Selector83~1                                                       ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|mem_rd_addr_o[12]~7         ; 2       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[11]                           ; 2       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[10]                           ; 2       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[9]                            ; 2       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[8]                            ; 2       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[7]                            ; 2       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[6]                            ; 2       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[5]                            ; 2       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[4]                            ; 2       ;
; rib:u_rib|Selector10~2                                                       ; 2       ;
; rib:u_rib|Selector0~4                                                        ; 2       ;
; rib:u_rib|Selector0~3                                                        ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|mem_rd_addr_o[13]~6         ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|mem_rd_addr_o[14]~5         ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|mem_rd_addr_o[15]~4         ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|mem_rd_addr_o[29]~3         ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|mem_rd_addr_o[30]~2         ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|mem_rd_addr_o[31]~1         ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector2~1                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|reg1_rd_data[29]~64                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~509                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~413                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~477                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~445                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~125                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~29                                   ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~61                                   ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~93                                   ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~253                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~157                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~221                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~189                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~381                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~285                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~317                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~349                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~1021                                 ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~637                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~765                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~893                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~925                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~541                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~797                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~669                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~957                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~573                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~701                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~829                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~989                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~605                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~861                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~733                                  ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector1~3                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|reg1_rd_data[30]~62                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~510                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~414                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~446                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~478                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~126                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~30                                   ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~94                                   ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~62                                   ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~382                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~286                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~350                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~318                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~254                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~158                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~190                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~222                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~1022                                 ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~638                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~894                                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs~766                                  ; 2       ;
+------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                      ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+---------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+-----------------+-----------------+
; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X27_Y11_N0, M9K_X27_Y9_N0, M9K_X27_Y8_N0, M9K_X27_Y7_N0    ; Don't care           ; Old data        ; Old data        ;
; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X27_Y13_N0, M9K_X27_Y12_N0, M9K_X27_Y10_N0, M9K_X27_Y14_N0 ; Don't care           ; Old data        ; Old data        ;
; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X27_Y15_N0, M9K_X15_Y15_N0, M9K_X15_Y10_N0, M9K_X15_Y13_N0 ; Don't care           ; Old data        ; Old data        ;
+---------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 8,471 / 32,401 ( 26 % ) ;
; C16 interconnects           ; 244 / 1,326 ( 18 % )    ;
; C4 interconnects            ; 6,343 / 21,816 ( 29 % ) ;
; Direct links                ; 469 / 32,401 ( 1 % )    ;
; Global clocks               ; 2 / 10 ( 20 % )         ;
; Local interconnects         ; 2,295 / 10,320 ( 22 % ) ;
; R24 interconnects           ; 271 / 1,289 ( 21 % )    ;
; R4 interconnects            ; 7,748 / 28,186 ( 27 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 10.48) ; Number of LABs  (Total = 420) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 31                            ;
; 2                                           ; 25                            ;
; 3                                           ; 18                            ;
; 4                                           ; 15                            ;
; 5                                           ; 15                            ;
; 6                                           ; 15                            ;
; 7                                           ; 16                            ;
; 8                                           ; 22                            ;
; 9                                           ; 14                            ;
; 10                                          ; 9                             ;
; 11                                          ; 15                            ;
; 12                                          ; 20                            ;
; 13                                          ; 22                            ;
; 14                                          ; 22                            ;
; 15                                          ; 36                            ;
; 16                                          ; 125                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.84) ; Number of LABs  (Total = 420) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 121                           ;
; 1 Clock                            ; 339                           ;
; 1 Clock enable                     ; 90                            ;
; 1 Sync. clear                      ; 18                            ;
; 1 Sync. load                       ; 25                            ;
; 2 Clock enables                    ; 178                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.26) ; Number of LABs  (Total = 420) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 16                            ;
; 2                                            ; 27                            ;
; 3                                            ; 15                            ;
; 4                                            ; 20                            ;
; 5                                            ; 6                             ;
; 6                                            ; 12                            ;
; 7                                            ; 8                             ;
; 8                                            ; 15                            ;
; 9                                            ; 11                            ;
; 10                                           ; 15                            ;
; 11                                           ; 12                            ;
; 12                                           ; 13                            ;
; 13                                           ; 18                            ;
; 14                                           ; 11                            ;
; 15                                           ; 16                            ;
; 16                                           ; 32                            ;
; 17                                           ; 24                            ;
; 18                                           ; 18                            ;
; 19                                           ; 13                            ;
; 20                                           ; 17                            ;
; 21                                           ; 16                            ;
; 22                                           ; 15                            ;
; 23                                           ; 10                            ;
; 24                                           ; 9                             ;
; 25                                           ; 5                             ;
; 26                                           ; 8                             ;
; 27                                           ; 3                             ;
; 28                                           ; 3                             ;
; 29                                           ; 7                             ;
; 30                                           ; 12                            ;
; 31                                           ; 6                             ;
; 32                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.60) ; Number of LABs  (Total = 420) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 43                            ;
; 2                                               ; 28                            ;
; 3                                               ; 37                            ;
; 4                                               ; 33                            ;
; 5                                               ; 37                            ;
; 6                                               ; 37                            ;
; 7                                               ; 28                            ;
; 8                                               ; 31                            ;
; 9                                               ; 21                            ;
; 10                                              ; 11                            ;
; 11                                              ; 14                            ;
; 12                                              ; 22                            ;
; 13                                              ; 12                            ;
; 14                                              ; 11                            ;
; 15                                              ; 9                             ;
; 16                                              ; 14                            ;
; 17                                              ; 3                             ;
; 18                                              ; 6                             ;
; 19                                              ; 4                             ;
; 20                                              ; 3                             ;
; 21                                              ; 4                             ;
; 22                                              ; 1                             ;
; 23                                              ; 4                             ;
; 24                                              ; 5                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.04) ; Number of LABs  (Total = 420) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 12                            ;
; 4                                            ; 23                            ;
; 5                                            ; 7                             ;
; 6                                            ; 16                            ;
; 7                                            ; 8                             ;
; 8                                            ; 13                            ;
; 9                                            ; 8                             ;
; 10                                           ; 8                             ;
; 11                                           ; 8                             ;
; 12                                           ; 4                             ;
; 13                                           ; 12                            ;
; 14                                           ; 14                            ;
; 15                                           ; 18                            ;
; 16                                           ; 15                            ;
; 17                                           ; 10                            ;
; 18                                           ; 14                            ;
; 19                                           ; 14                            ;
; 20                                           ; 14                            ;
; 21                                           ; 26                            ;
; 22                                           ; 13                            ;
; 23                                           ; 19                            ;
; 24                                           ; 12                            ;
; 25                                           ; 8                             ;
; 26                                           ; 11                            ;
; 27                                           ; 9                             ;
; 28                                           ; 6                             ;
; 29                                           ; 20                            ;
; 30                                           ; 20                            ;
; 31                                           ; 12                            ;
; 32                                           ; 14                            ;
; 33                                           ; 20                            ;
; 34                                           ; 10                            ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 4            ; 0            ; 4            ; 0            ; 0            ; 8         ; 4            ; 0            ; 8         ; 8         ; 0            ; 5            ; 0            ; 0            ; 3            ; 0            ; 5            ; 3            ; 0            ; 0            ; 0            ; 5            ; 0            ; 0            ; 0            ; 0            ; 0            ; 8         ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 4            ; 8            ; 4            ; 8            ; 8            ; 0         ; 4            ; 8            ; 0         ; 0         ; 8            ; 3            ; 8            ; 8            ; 5            ; 8            ; 3            ; 5            ; 8            ; 8            ; 8            ; 3            ; 8            ; 8            ; 8            ; 8            ; 8            ; 0         ; 8            ; 8            ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; uart_tx            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_pins[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_pins[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_pins[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_pins[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_rx            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                               ;
+------------------------------------+------------------------------------+-------------------+
; Source Register                    ; Destination Register               ; Delay Added in ns ;
+------------------------------------+------------------------------------+-------------------+
; uart_debug:u_uart_debug|bit_cnt[0] ; uart_debug:u_uart_debug|bit_cnt[2] ; 0.029             ;
+------------------------------------+------------------------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (119006): Selected device EP4CE10F17C8 for design "cpu_prj"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 4 pins of 8 total pins
    Info (169086): Pin gpio_pins[0] not assigned to an exact location on the device
    Info (169086): Pin gpio_pins[1] not assigned to an exact location on the device
    Info (169086): Pin gpio_pins[2] not assigned to an exact location on the device
    Info (169086): Pin gpio_pins[3] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu_prj.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node rst_n~input (placed in PIN M15 (CLK6, DIFFCLK_3p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 4 (unused VREF, 2.5V VCCIO, 0 input, 4 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 2 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "led_ctl[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led_ctl[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led_ctl[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led_ctl[3]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 24% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 39% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:08
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.06 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file D:/Users/Desktop/FPGA/tinyriscv_cpu/cpu_prj/FPGA/quartus_prj/cpu_prj.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 5979 megabytes
    Info: Processing ended: Wed Jul 12 20:58:16 2023
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:33


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Users/Desktop/FPGA/tinyriscv_cpu/cpu_prj/FPGA/quartus_prj/cpu_prj.fit.smsg.


