// Verilog netlist generated by RFSiP netlister
// Cadence Design Systems, Inc.

module FAdder_S (
A0,Cin,VDD,GND,A1,A2,A3,A4,S0,S1,S2,S3,S4 );
input  A0;
input  Cin;
input  VDD;
input  GND;
input  A1;
input  A2;
input  A3;
input  A4;
output  S0;
output  S1;
output  S2;
output  S3;
output  S4;
wire VDD;
wire net29;
wire Cin;
wire A1;
wire S0;
wire A0;
wire net35;
wire S3;
wire S4;
wire A2;
wire net32;
wire net45;
wire S1;
wire GND;
wire A4;
wire S2;
wire A3;

XOR    
 I6  ( .VDD( VDD ), .A( net32 ), .B( A2 ), .OUT( S2 ), .GND( GND ) );

XOR    
 I5  ( .VDD( VDD ), .A( net45 ), .B( A4 ), .OUT( S4 ), .GND( GND ) );

XOR    
 I4  ( .VDD( VDD ), .A( net35 ), .B( A3 ), .OUT( S3 ), .GND( GND ) );

XOR    
 I2  ( .VDD( VDD ), .A( net29 ), .B( A1 ), .OUT( S1 ), .GND( GND ) );

XOR    
 I0  ( .VDD( VDD ), .A( A0 ), .B( Cin ), .OUT( S0 ), .GND( GND ) );

AND    
 I8  ( .VDD( VDD ), .A( A1 ), .B( net29 ), .OUT( net32 ), .GND( GND ) );

AND    
 I7  ( .VDD( VDD ), .A( A3 ), .B( net35 ), .OUT( net45 ), .GND( GND ) );

AND    
 I3  ( .VDD( VDD ), .A( A2 ), .B( net32 ), .OUT( net35 ), .GND( GND ) );

AND    
 I1  ( .VDD( VDD ), .A( Cin ), .B( A0 ), .OUT( net29 ), .GND( GND ) );

endmodule

