TimeQuest Timing Analyzer report for Processor
Mon Dec 21 21:47:51 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'ClkDiv:clk|Clock'
 12. Slow Model Setup: 'Clock'
 13. Slow Model Hold: 'Clock'
 14. Slow Model Hold: 'ClkDiv:clk|Clock'
 15. Slow Model Minimum Pulse Width: 'Clock'
 16. Slow Model Minimum Pulse Width: 'ClkDiv:clk|Clock'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'ClkDiv:clk|Clock'
 29. Fast Model Setup: 'Clock'
 30. Fast Model Hold: 'Clock'
 31. Fast Model Hold: 'ClkDiv:clk|Clock'
 32. Fast Model Minimum Pulse Width: 'Clock'
 33. Fast Model Minimum Pulse Width: 'ClkDiv:clk|Clock'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Processor                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                             ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clock Name       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets              ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; ClkDiv:clk|Clock ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDiv:clk|Clock } ;
; Clock            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock }            ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+


+--------------------------------------------------------+
; Slow Model Fmax Summary                                ;
+------------+-----------------+------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note ;
+------------+-----------------+------------------+------+
; 162.81 MHz ; 162.81 MHz      ; ClkDiv:clk|Clock ;      ;
; 183.79 MHz ; 183.79 MHz      ; Clock            ;      ;
+------------+-----------------+------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow Model Setup Summary                  ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; ClkDiv:clk|Clock ; -5.142 ; -1190.444     ;
; Clock            ; -4.441 ; -136.450      ;
+------------------+--------+---------------+


+-------------------------------------------+
; Slow Model Hold Summary                   ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; Clock            ; -2.668 ; -2.668        ;
; ClkDiv:clk|Clock ; 0.445  ; 0.000         ;
+------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------+
; Slow Model Minimum Pulse Width Summary    ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; Clock            ; -1.631 ; -41.957       ;
; ClkDiv:clk|Clock ; -0.611 ; -361.712      ;
+------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ClkDiv:clk|Clock'                                                                                                                                                    ;
+--------+----------------------------------------------------+--------------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                    ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+--------------------------------------------+------------------+------------------+--------------+------------+------------+
; -5.142 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|Q[4]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.010      ; 6.190      ;
; -5.108 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|Q[1]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.000      ; 6.146      ;
; -5.078 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|Q[4]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.010      ; 6.126      ;
; -5.067 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|Q[0]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.014      ; 6.119      ;
; -5.024 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|Q[4]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.010      ; 6.072      ;
; -5.015 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|Q[0]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.014      ; 6.067      ;
; -4.988 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|Q[2]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.014      ; 6.040      ;
; -4.968 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|Q[7]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.010      ; 6.016      ;
; -4.967 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InitRam:modifiedRam|Q[4]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.010      ; 6.015      ;
; -4.963 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|Q[5]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.000      ; 6.001      ;
; -4.961 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|Q[6]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.014      ; 6.013      ;
; -4.958 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InitRam:modifiedRam|Q[0]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.014      ; 6.010      ;
; -4.936 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|Q[5]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.000      ; 5.974      ;
; -4.914 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|Q[1]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.000      ; 5.952      ;
; -4.896 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|Q[6]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.014      ; 5.948      ;
; -4.895 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|Q[0]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.014      ; 5.947      ;
; -4.891 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|Q[2]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.014      ; 5.943      ;
; -4.885 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|Q[3]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.000      ; 5.923      ;
; -4.884 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|Q[1]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.000      ; 5.922      ;
; -4.882 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|Q[7]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.010      ; 5.930      ;
; -4.882 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|Q[5]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.000      ; 5.920      ;
; -4.879 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InitRam:modifiedRam|Q[5]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.000      ; 5.917      ;
; -4.877 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|Q[3]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.000      ; 5.915      ;
; -4.859 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|Q[4]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.010      ; 5.907      ;
; -4.839 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InitRam:modifiedRam|Q[6]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.014      ; 5.891      ;
; -4.839 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|Q[2]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.014      ; 5.891      ;
; -4.830 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|Q[7]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.010      ; 5.878      ;
; -4.828 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|Q[3]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.000      ; 5.866      ;
; -4.828 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InitRam:modifiedRam|Q[3]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.000      ; 5.866      ;
; -4.825 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InitRam:modifiedRam|Q[7]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.010      ; 5.873      ;
; -4.782 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InitRam:modifiedRam|Q[2]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.014      ; 5.834      ;
; -4.775 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|Q[6]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.014      ; 5.827      ;
; -4.772 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[17][4] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.826      ;
; -4.772 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[17][2] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.826      ;
; -4.772 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[17][6] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.826      ;
; -4.772 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[17][0] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.826      ;
; -4.772 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[17][3] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.826      ;
; -4.772 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[17][1] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.826      ;
; -4.772 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[17][5] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.826      ;
; -4.772 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[17][7] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.826      ;
; -4.756 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[9][1]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.007     ; 5.787      ;
; -4.740 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|Q[0]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.014      ; 5.792      ;
; -4.736 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|Q[6]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.014      ; 5.788      ;
; -4.731 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[5][6]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.013      ; 5.782      ;
; -4.727 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|RAM[20][6] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.014      ; 5.779      ;
; -4.727 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|RAM[20][0] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.014      ; 5.779      ;
; -4.709 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|Q[2]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.014      ; 5.761      ;
; -4.702 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|Q[3]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.000      ; 5.740      ;
; -4.699 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InitRam:modifiedRam|RAM[9][1]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.007     ; 5.730      ;
; -4.695 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[9][1]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.007     ; 5.726      ;
; -4.687 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[21][4] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.741      ;
; -4.687 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[21][2] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.741      ;
; -4.687 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[21][6] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.741      ;
; -4.687 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[21][1] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.741      ;
; -4.687 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[21][5] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.741      ;
; -4.687 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[21][7] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.741      ;
; -4.672 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|Q[5]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.000      ; 5.710      ;
; -4.665 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|Q[4]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.010      ; 5.713      ;
; -4.659 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[17][4] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.713      ;
; -4.659 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[17][2] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.713      ;
; -4.659 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[17][6] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.713      ;
; -4.659 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[17][0] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.713      ;
; -4.659 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[17][3] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.713      ;
; -4.659 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[17][1] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.713      ;
; -4.659 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[17][5] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.713      ;
; -4.659 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[17][7] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.713      ;
; -4.656 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[8][4]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.007     ; 5.687      ;
; -4.656 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[8][2]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.007     ; 5.687      ;
; -4.656 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[8][6]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.007     ; 5.687      ;
; -4.656 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[8][0]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.007     ; 5.687      ;
; -4.656 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[8][3]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.007     ; 5.687      ;
; -4.656 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[8][1]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.007     ; 5.687      ;
; -4.656 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[8][5]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.007     ; 5.687      ;
; -4.656 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[8][7]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.007     ; 5.687      ;
; -4.653 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|RAM[9][1]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.007     ; 5.684      ;
; -4.646 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[17][4] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.700      ;
; -4.646 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[17][2] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.700      ;
; -4.646 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[17][6] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.700      ;
; -4.646 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[17][0] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.700      ;
; -4.646 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[17][3] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.700      ;
; -4.646 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[17][1] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.700      ;
; -4.646 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[17][5] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.700      ;
; -4.646 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[17][7] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.700      ;
; -4.633 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|RAM[17][4] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.687      ;
; -4.633 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|RAM[17][2] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.687      ;
; -4.633 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|RAM[17][6] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.687      ;
; -4.633 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|RAM[17][0] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.687      ;
; -4.633 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|RAM[17][3] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.687      ;
; -4.633 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|RAM[17][1] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.687      ;
; -4.633 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|RAM[17][5] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.687      ;
; -4.633 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|RAM[17][7] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.016      ; 5.687      ;
; -4.631 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|Q[1]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.000      ; 5.669      ;
; -4.616 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[31][4] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.006      ; 5.660      ;
; -4.616 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[31][7] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.006      ; 5.660      ;
; -4.613 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|RAM[20][1] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.010      ; 5.661      ;
; -4.613 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|RAM[20][7] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.010      ; 5.661      ;
; -4.612 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[1][1]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.000      ; 5.650      ;
; -4.605 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|Q[7]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.010      ; 5.653      ;
; -4.604 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[25][0] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.010      ; 5.652      ;
; -4.592 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[9][1]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.007     ; 5.623      ;
+--------+----------------------------------------------------+--------------------------------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                  ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -4.441 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[19] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 5.488      ;
; -4.441 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[20] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 5.488      ;
; -4.441 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[22] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 5.488      ;
; -4.441 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[23] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 5.488      ;
; -4.441 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[24] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 5.488      ;
; -4.441 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[25] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 5.488      ;
; -4.441 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[26] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 5.488      ;
; -4.441 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[27] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 5.488      ;
; -4.441 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[28] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 5.488      ;
; -4.441 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[29] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 5.488      ;
; -4.441 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[30] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 5.488      ;
; -4.441 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[31] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 5.488      ;
; -4.316 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[19] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 5.363      ;
; -4.316 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[20] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 5.363      ;
; -4.316 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[22] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 5.363      ;
; -4.316 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[23] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 5.363      ;
; -4.316 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[24] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 5.363      ;
; -4.316 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[25] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 5.363      ;
; -4.316 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[26] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 5.363      ;
; -4.316 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[27] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 5.363      ;
; -4.316 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[28] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 5.363      ;
; -4.316 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[29] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 5.363      ;
; -4.316 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[30] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 5.363      ;
; -4.316 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[31] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 5.363      ;
; -4.237 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[19] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.285      ;
; -4.237 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[20] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.285      ;
; -4.237 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[22] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.285      ;
; -4.237 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[23] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.285      ;
; -4.237 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[24] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.285      ;
; -4.237 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[25] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.285      ;
; -4.237 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[26] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.285      ;
; -4.237 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[27] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.285      ;
; -4.237 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[28] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.285      ;
; -4.237 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[29] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.285      ;
; -4.237 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[30] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.285      ;
; -4.237 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[31] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.285      ;
; -4.214 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[19] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.262      ;
; -4.214 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[20] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.262      ;
; -4.214 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[22] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.262      ;
; -4.214 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[23] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.262      ;
; -4.214 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[24] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.262      ;
; -4.214 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[25] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.262      ;
; -4.214 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[26] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.262      ;
; -4.214 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[27] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.262      ;
; -4.214 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[28] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.262      ;
; -4.214 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[29] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.262      ;
; -4.214 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[30] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.262      ;
; -4.214 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[31] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 5.262      ;
; -4.131 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[0]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 5.169      ;
; -4.131 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[1]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 5.169      ;
; -4.131 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[2]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 5.169      ;
; -4.131 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[3]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 5.169      ;
; -4.131 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[4]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 5.169      ;
; -4.131 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[5]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 5.169      ;
; -4.131 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[6]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 5.169      ;
; -4.131 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[8]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 5.169      ;
; -4.006 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[0]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 5.044      ;
; -4.006 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[1]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 5.044      ;
; -4.006 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[2]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 5.044      ;
; -4.006 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[3]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 5.044      ;
; -4.006 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[4]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 5.044      ;
; -4.006 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[5]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 5.044      ;
; -4.006 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[6]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 5.044      ;
; -4.006 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[8]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 5.044      ;
; -3.938 ; ClkDiv:clk|count[11] ; ClkDiv:clk|count[19] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.986      ;
; -3.938 ; ClkDiv:clk|count[11] ; ClkDiv:clk|count[20] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.986      ;
; -3.938 ; ClkDiv:clk|count[11] ; ClkDiv:clk|count[22] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.986      ;
; -3.938 ; ClkDiv:clk|count[11] ; ClkDiv:clk|count[23] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.986      ;
; -3.938 ; ClkDiv:clk|count[11] ; ClkDiv:clk|count[24] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.986      ;
; -3.938 ; ClkDiv:clk|count[11] ; ClkDiv:clk|count[25] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.986      ;
; -3.938 ; ClkDiv:clk|count[11] ; ClkDiv:clk|count[26] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.986      ;
; -3.938 ; ClkDiv:clk|count[11] ; ClkDiv:clk|count[27] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.986      ;
; -3.938 ; ClkDiv:clk|count[11] ; ClkDiv:clk|count[28] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.986      ;
; -3.938 ; ClkDiv:clk|count[11] ; ClkDiv:clk|count[29] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.986      ;
; -3.938 ; ClkDiv:clk|count[11] ; ClkDiv:clk|count[30] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.986      ;
; -3.938 ; ClkDiv:clk|count[11] ; ClkDiv:clk|count[31] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.986      ;
; -3.927 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[0]  ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.966      ;
; -3.927 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[1]  ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.966      ;
; -3.927 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[2]  ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.966      ;
; -3.927 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[3]  ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.966      ;
; -3.927 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[4]  ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.966      ;
; -3.927 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[5]  ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.966      ;
; -3.927 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[6]  ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.966      ;
; -3.927 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[8]  ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.966      ;
; -3.904 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[0]  ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.943      ;
; -3.904 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[1]  ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.943      ;
; -3.904 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[2]  ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.943      ;
; -3.904 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[3]  ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.943      ;
; -3.904 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[4]  ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.943      ;
; -3.904 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[5]  ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.943      ;
; -3.904 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[6]  ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.943      ;
; -3.904 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[8]  ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.943      ;
; -3.899 ; ClkDiv:clk|count[12] ; ClkDiv:clk|count[19] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.947      ;
; -3.899 ; ClkDiv:clk|count[12] ; ClkDiv:clk|count[20] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.947      ;
; -3.899 ; ClkDiv:clk|count[12] ; ClkDiv:clk|count[22] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.947      ;
; -3.899 ; ClkDiv:clk|count[12] ; ClkDiv:clk|count[23] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.947      ;
; -3.899 ; ClkDiv:clk|count[12] ; ClkDiv:clk|count[24] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.947      ;
; -3.899 ; ClkDiv:clk|count[12] ; ClkDiv:clk|count[25] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.947      ;
; -3.899 ; ClkDiv:clk|count[12] ; ClkDiv:clk|count[26] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.947      ;
; -3.899 ; ClkDiv:clk|count[12] ; ClkDiv:clk|count[27] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.947      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                       ;
+--------+----------------------+----------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+------------------+-------------+--------------+------------+------------+
; -2.668 ; ClkDiv:clk|Clock     ; ClkDiv:clk|Clock     ; ClkDiv:clk|Clock ; Clock       ; 0.000        ; 2.836      ; 0.731      ;
; -2.168 ; ClkDiv:clk|Clock     ; ClkDiv:clk|Clock     ; ClkDiv:clk|Clock ; Clock       ; -0.500       ; 2.836      ; 0.731      ;
; 0.629  ; ClkDiv:clk|count[31] ; ClkDiv:clk|count[31] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.960  ; ClkDiv:clk|count[1]  ; ClkDiv:clk|count[1]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.246      ;
; 0.963  ; ClkDiv:clk|count[0]  ; ClkDiv:clk|count[0]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.249      ;
; 0.964  ; ClkDiv:clk|count[2]  ; ClkDiv:clk|count[2]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.250      ;
; 0.964  ; ClkDiv:clk|count[4]  ; ClkDiv:clk|count[4]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.250      ;
; 0.972  ; ClkDiv:clk|count[20] ; ClkDiv:clk|count[20] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.258      ;
; 0.972  ; ClkDiv:clk|count[23] ; ClkDiv:clk|count[23] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.258      ;
; 0.972  ; ClkDiv:clk|count[25] ; ClkDiv:clk|count[25] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.258      ;
; 0.972  ; ClkDiv:clk|count[27] ; ClkDiv:clk|count[27] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.258      ;
; 0.977  ; ClkDiv:clk|count[29] ; ClkDiv:clk|count[29] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; ClkDiv:clk|count[30] ; ClkDiv:clk|count[30] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.263      ;
; 1.006  ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[8]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.292      ;
; 1.008  ; ClkDiv:clk|count[3]  ; ClkDiv:clk|count[3]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; ClkDiv:clk|count[5]  ; ClkDiv:clk|count[5]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.294      ;
; 1.011  ; ClkDiv:clk|count[19] ; ClkDiv:clk|count[19] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.297      ;
; 1.012  ; ClkDiv:clk|count[22] ; ClkDiv:clk|count[22] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.298      ;
; 1.015  ; ClkDiv:clk|count[24] ; ClkDiv:clk|count[24] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.301      ;
; 1.016  ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[6]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; ClkDiv:clk|count[26] ; ClkDiv:clk|count[26] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; ClkDiv:clk|count[28] ; ClkDiv:clk|count[28] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.302      ;
; 1.392  ; ClkDiv:clk|count[1]  ; ClkDiv:clk|count[2]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.678      ;
; 1.395  ; ClkDiv:clk|count[0]  ; ClkDiv:clk|count[1]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.681      ;
; 1.396  ; ClkDiv:clk|count[2]  ; ClkDiv:clk|count[3]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.682      ;
; 1.396  ; ClkDiv:clk|count[4]  ; ClkDiv:clk|count[5]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.682      ;
; 1.404  ; ClkDiv:clk|count[25] ; ClkDiv:clk|count[26] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.690      ;
; 1.404  ; ClkDiv:clk|count[27] ; ClkDiv:clk|count[28] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.690      ;
; 1.409  ; ClkDiv:clk|count[30] ; ClkDiv:clk|count[31] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.695      ;
; 1.409  ; ClkDiv:clk|count[29] ; ClkDiv:clk|count[30] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.695      ;
; 1.441  ; ClkDiv:clk|count[3]  ; ClkDiv:clk|count[4]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; ClkDiv:clk|count[5]  ; ClkDiv:clk|count[6]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.727      ;
; 1.444  ; ClkDiv:clk|count[19] ; ClkDiv:clk|count[20] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.730      ;
; 1.445  ; ClkDiv:clk|count[22] ; ClkDiv:clk|count[23] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.731      ;
; 1.448  ; ClkDiv:clk|count[24] ; ClkDiv:clk|count[25] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.734      ;
; 1.449  ; ClkDiv:clk|count[26] ; ClkDiv:clk|count[27] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; ClkDiv:clk|count[28] ; ClkDiv:clk|count[29] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.735      ;
; 1.472  ; ClkDiv:clk|count[1]  ; ClkDiv:clk|count[3]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.758      ;
; 1.475  ; ClkDiv:clk|count[0]  ; ClkDiv:clk|count[2]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.761      ;
; 1.476  ; ClkDiv:clk|count[2]  ; ClkDiv:clk|count[4]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.762      ;
; 1.476  ; ClkDiv:clk|count[4]  ; ClkDiv:clk|count[6]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.762      ;
; 1.484  ; ClkDiv:clk|count[20] ; ClkDiv:clk|count[22] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.770      ;
; 1.484  ; ClkDiv:clk|count[25] ; ClkDiv:clk|count[27] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.770      ;
; 1.484  ; ClkDiv:clk|count[27] ; ClkDiv:clk|count[29] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.770      ;
; 1.489  ; ClkDiv:clk|count[29] ; ClkDiv:clk|count[31] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.775      ;
; 1.505  ; ClkDiv:clk|count[23] ; ClkDiv:clk|count[24] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.791      ;
; 1.521  ; ClkDiv:clk|count[3]  ; ClkDiv:clk|count[5]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.807      ;
; 1.528  ; ClkDiv:clk|count[24] ; ClkDiv:clk|count[26] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.814      ;
; 1.529  ; ClkDiv:clk|count[26] ; ClkDiv:clk|count[28] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.815      ;
; 1.529  ; ClkDiv:clk|count[28] ; ClkDiv:clk|count[30] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.815      ;
; 1.552  ; ClkDiv:clk|count[1]  ; ClkDiv:clk|count[4]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.838      ;
; 1.555  ; ClkDiv:clk|count[0]  ; ClkDiv:clk|count[3]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.841      ;
; 1.556  ; ClkDiv:clk|count[2]  ; ClkDiv:clk|count[5]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.842      ;
; 1.564  ; ClkDiv:clk|count[20] ; ClkDiv:clk|count[23] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.850      ;
; 1.564  ; ClkDiv:clk|count[25] ; ClkDiv:clk|count[28] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.850      ;
; 1.564  ; ClkDiv:clk|count[27] ; ClkDiv:clk|count[30] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.850      ;
; 1.585  ; ClkDiv:clk|count[23] ; ClkDiv:clk|count[25] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.871      ;
; 1.601  ; ClkDiv:clk|count[3]  ; ClkDiv:clk|count[6]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.887      ;
; 1.604  ; ClkDiv:clk|count[19] ; ClkDiv:clk|count[22] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.890      ;
; 1.608  ; ClkDiv:clk|count[24] ; ClkDiv:clk|count[27] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.894      ;
; 1.609  ; ClkDiv:clk|count[26] ; ClkDiv:clk|count[29] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.895      ;
; 1.609  ; ClkDiv:clk|count[28] ; ClkDiv:clk|count[31] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.895      ;
; 1.619  ; ClkDiv:clk|count[22] ; ClkDiv:clk|count[24] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.905      ;
; 1.623  ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[8]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.909      ;
; 1.632  ; ClkDiv:clk|count[1]  ; ClkDiv:clk|count[5]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.918      ;
; 1.635  ; ClkDiv:clk|count[0]  ; ClkDiv:clk|count[4]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.921      ;
; 1.636  ; ClkDiv:clk|count[2]  ; ClkDiv:clk|count[6]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.922      ;
; 1.644  ; ClkDiv:clk|count[25] ; ClkDiv:clk|count[29] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.930      ;
; 1.644  ; ClkDiv:clk|count[27] ; ClkDiv:clk|count[31] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.930      ;
; 1.665  ; ClkDiv:clk|count[23] ; ClkDiv:clk|count[26] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.951      ;
; 1.684  ; ClkDiv:clk|count[19] ; ClkDiv:clk|count[23] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.970      ;
; 1.688  ; ClkDiv:clk|count[24] ; ClkDiv:clk|count[28] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.974      ;
; 1.689  ; ClkDiv:clk|count[26] ; ClkDiv:clk|count[30] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.975      ;
; 1.695  ; ClkDiv:clk|count[5]  ; ClkDiv:clk|count[8]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.981      ;
; 1.699  ; ClkDiv:clk|count[22] ; ClkDiv:clk|count[25] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.985      ;
; 1.712  ; ClkDiv:clk|count[1]  ; ClkDiv:clk|count[6]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 1.998      ;
; 1.715  ; ClkDiv:clk|count[0]  ; ClkDiv:clk|count[5]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 2.001      ;
; 1.724  ; ClkDiv:clk|count[25] ; ClkDiv:clk|count[30] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 2.010      ;
; 1.727  ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[8]  ; Clock            ; Clock       ; 0.000        ; 0.001      ; 2.014      ;
; 1.730  ; ClkDiv:clk|count[4]  ; ClkDiv:clk|count[8]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 2.016      ;
; 1.738  ; ClkDiv:clk|count[20] ; ClkDiv:clk|count[24] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 2.024      ;
; 1.745  ; ClkDiv:clk|count[23] ; ClkDiv:clk|count[27] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 2.031      ;
; 1.768  ; ClkDiv:clk|count[24] ; ClkDiv:clk|count[29] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 2.054      ;
; 1.769  ; ClkDiv:clk|count[26] ; ClkDiv:clk|count[31] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 2.055      ;
; 1.779  ; ClkDiv:clk|count[22] ; ClkDiv:clk|count[26] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 2.065      ;
; 1.795  ; ClkDiv:clk|count[0]  ; ClkDiv:clk|count[6]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 2.081      ;
; 1.804  ; ClkDiv:clk|count[25] ; ClkDiv:clk|count[31] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 2.090      ;
; 1.818  ; ClkDiv:clk|count[20] ; ClkDiv:clk|count[25] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 2.104      ;
; 1.825  ; ClkDiv:clk|count[23] ; ClkDiv:clk|count[28] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 2.111      ;
; 1.848  ; ClkDiv:clk|count[24] ; ClkDiv:clk|count[30] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 2.134      ;
; 1.855  ; ClkDiv:clk|count[3]  ; ClkDiv:clk|count[8]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 2.141      ;
; 1.858  ; ClkDiv:clk|count[19] ; ClkDiv:clk|count[24] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 2.144      ;
; 1.859  ; ClkDiv:clk|count[22] ; ClkDiv:clk|count[27] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 2.145      ;
; 1.888  ; ClkDiv:clk|count[31] ; ClkDiv:clk|Clock     ; Clock            ; Clock       ; 0.000        ; -0.011     ; 2.163      ;
; 1.890  ; ClkDiv:clk|count[2]  ; ClkDiv:clk|count[8]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 2.176      ;
; 1.898  ; ClkDiv:clk|count[20] ; ClkDiv:clk|count[26] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 2.184      ;
; 1.905  ; ClkDiv:clk|count[23] ; ClkDiv:clk|count[29] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 2.191      ;
; 1.928  ; ClkDiv:clk|count[24] ; ClkDiv:clk|count[31] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 2.214      ;
; 1.931  ; ClkDiv:clk|count[15] ; ClkDiv:clk|count[19] ; Clock            ; Clock       ; 0.000        ; 0.010      ; 2.227      ;
; 1.938  ; ClkDiv:clk|count[19] ; ClkDiv:clk|count[25] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 2.224      ;
+--------+----------------------+----------------------+------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ClkDiv:clk|Clock'                                                                                                                                                            ;
+-------+----------------------------------------------------+----------------------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+------------------+------------------+--------------+------------+------------+
; 0.445 ; ControlUnit:CU|state.halt                          ; ControlUnit:CU|state.halt                          ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.731      ;
; 0.624 ; ControlUnit:CU|state.start                         ; ControlUnit:CU|state.fetch                         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.910      ;
; 0.634 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[3]  ; Datapath:DP|InitRam:modifiedRam|RAM[21][3]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.920      ;
; 0.675 ; ControlUnit:CU|state.decode                        ; ControlUnit:CU|state.jz                            ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.961      ;
; 0.678 ; ControlUnit:CU|state.decode                        ; ControlUnit:CU|state.store                         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.964      ;
; 0.729 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[0]  ; Datapath:DP|InitRam:modifiedRam|RAM[21][0]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.015      ;
; 0.802 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[5] ; ControlUnit:CU|state.jz                            ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.088      ;
; 0.805 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[5] ; ControlUnit:CU|state.store                         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.091      ;
; 0.911 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[6] ; ControlUnit:CU|state.load                          ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.197      ;
; 0.911 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[6] ; ControlUnit:CU|state.sub                           ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.197      ;
; 0.911 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[6] ; ControlUnit:CU|state.add                           ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.197      ;
; 0.916 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[6] ; ControlUnit:CU|state.jpos                          ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.202      ;
; 0.977 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[4] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[4] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.263      ;
; 0.999 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[1] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.285      ;
; 1.001 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[4]  ; Datapath:DP|InitRam:modifiedRam|RAM[25][4]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.287      ;
; 1.016 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.302      ;
; 1.019 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.305      ;
; 1.156 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[6]  ; Datapath:DP|InitRam:modifiedRam|RAM[29][6]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.001      ; 1.443      ;
; 1.157 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[6]  ; Datapath:DP|InitRam:modifiedRam|RAM[21][6]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.001      ; 1.444      ;
; 1.164 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[0]  ; Datapath:DP|InitRam:modifiedRam|RAM[25][0]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.006     ; 1.444      ;
; 1.165 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[6] ; ControlUnit:CU|state.store                         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.451      ;
; 1.166 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[6] ; ControlUnit:CU|state.jz                            ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.452      ;
; 1.194 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[4]  ; Datapath:DP|InitRam:modifiedRam|RAM[29][4]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.480      ;
; 1.198 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[4]  ; Datapath:DP|InitRam:modifiedRam|RAM[21][4]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.484      ;
; 1.205 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[5] ; ControlUnit:CU|state.jpos                          ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.491      ;
; 1.211 ; Datapath:DP|InitRam:modifiedRam|Q[7]               ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[7] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.010     ; 1.487      ;
; 1.215 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[5] ; ControlUnit:CU|state.add                           ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.501      ;
; 1.220 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[5] ; ControlUnit:CU|state.load                          ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.506      ;
; 1.224 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[1]  ; Datapath:DP|InitRam:modifiedRam|RAM[20][1]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.006     ; 1.504      ;
; 1.258 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[6] ; ControlUnit:CU|state.halt                          ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.544      ;
; 1.262 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[6] ; ControlUnit:CU|state.Input                         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.548      ;
; 1.280 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[5] ; ControlUnit:CU|state.sub                           ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.566      ;
; 1.283 ; Datapath:DP|InitRam:modifiedRam|Q[1]               ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[1] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.569      ;
; 1.286 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[7]  ; Datapath:DP|InitRam:modifiedRam|RAM[20][7]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.006     ; 1.566      ;
; 1.292 ; Datapath:DP|InitRam:modifiedRam|Q[2]               ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[2]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.002      ; 1.580      ;
; 1.300 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[5]  ; Datapath:DP|InitRam:modifiedRam|RAM[21][5]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.001      ; 1.587      ;
; 1.300 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[5]  ; Datapath:DP|InitRam:modifiedRam|RAM[29][5]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.001      ; 1.587      ;
; 1.300 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[5] ; ControlUnit:CU|state.Input                         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.586      ;
; 1.302 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[0]  ; Datapath:DP|InitRam:modifiedRam|RAM[29][0]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.588      ;
; 1.306 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[3] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.592      ;
; 1.306 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[2]  ; Datapath:DP|InitRam:modifiedRam|RAM[29][2]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.592      ;
; 1.307 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[2]  ; Datapath:DP|InitRam:modifiedRam|RAM[21][2]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.593      ;
; 1.311 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[5] ; ControlUnit:CU|state.halt                          ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.597      ;
; 1.315 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[5]  ; Datapath:DP|InitRam:modifiedRam|RAM[25][5]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.001      ; 1.602      ;
; 1.340 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[6]  ; Datapath:DP|InitRam:modifiedRam|RAM[25][6]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.001      ; 1.627      ;
; 1.347 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[7]  ; Datapath:DP|InitRam:modifiedRam|RAM[29][7]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.633      ;
; 1.350 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[7]  ; Datapath:DP|InitRam:modifiedRam|RAM[21][7]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.636      ;
; 1.362 ; Datapath:DP|InitRam:modifiedRam|Q[4]               ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[4]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.006      ; 1.654      ;
; 1.362 ; Datapath:DP|InitRam:modifiedRam|Q[7]               ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[7]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.006      ; 1.654      ;
; 1.365 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[3]  ; Datapath:DP|InitRam:modifiedRam|RAM[29][3]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.651      ;
; 1.372 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[1]  ; Datapath:DP|InitRam:modifiedRam|RAM[24][1]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.006     ; 1.652      ;
; 1.375 ; Datapath:DP|InitRam:modifiedRam|Q[2]               ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[2] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.014     ; 1.647      ;
; 1.381 ; Datapath:DP|InitRam:modifiedRam|Q[0]               ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[0] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.014     ; 1.653      ;
; 1.390 ; ControlUnit:CU|state.decode                        ; ControlUnit:CU|state.halt                          ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.676      ;
; 1.391 ; ControlUnit:CU|state.decode                        ; ControlUnit:CU|state.Input                         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.677      ;
; 1.409 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.695      ;
; 1.449 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[4] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.735      ;
; 1.479 ; Datapath:DP|InitRam:modifiedRam|Q[5]               ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[5] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.765      ;
; 1.489 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.775      ;
; 1.503 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[0]  ; Datapath:DP|InitRam:modifiedRam|RAM[24][0]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.006     ; 1.783      ;
; 1.516 ; ControlUnit:CU|state.Input                         ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[6]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.015      ; 1.817      ;
; 1.529 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[4] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.815      ;
; 1.539 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[3]  ; Datapath:DP|InitRam:modifiedRam|RAM[27][3]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.008     ; 1.817      ;
; 1.540 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[3]  ; Datapath:DP|InitRam:modifiedRam|RAM[23][3]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.008     ; 1.818      ;
; 1.548 ; Datapath:DP|InitRam:modifiedRam|Q[6]               ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[6] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.014     ; 1.820      ;
; 1.558 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[6]  ; Datapath:DP|InitRam:modifiedRam|RAM[24][6]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.005     ; 1.839      ;
; 1.569 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[4] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.855      ;
; 1.592 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[4]  ; Datapath:DP|InitRam:modifiedRam|RAM[23][4]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.008     ; 1.870      ;
; 1.593 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[5]  ; Datapath:DP|InitRam:modifiedRam|RAM[20][5]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.004     ; 1.875      ;
; 1.594 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[5]  ; Datapath:DP|InitRam:modifiedRam|RAM[22][5]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.011     ; 1.869      ;
; 1.597 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[5]  ; Datapath:DP|InitRam:modifiedRam|RAM[28][5]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.011     ; 1.872      ;
; 1.609 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.895      ;
; 1.615 ; Datapath:DP|InitRam:modifiedRam|Q[0]               ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[0]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.002      ; 1.903      ;
; 1.631 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[1]  ; Datapath:DP|InitRam:modifiedRam|RAM[23][1]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.008     ; 1.909      ;
; 1.632 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[1]  ; Datapath:DP|InitRam:modifiedRam|RAM[27][1]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.008     ; 1.910      ;
; 1.639 ; Datapath:DP|InitRam:modifiedRam|Q[4]               ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[4] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.010     ; 1.915      ;
; 1.642 ; Datapath:DP|InitRam:modifiedRam|Q[1]               ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[1]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.016      ; 1.944      ;
; 1.645 ; Datapath:DP|InitRam:modifiedRam|Q[3]               ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[3]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.016      ; 1.947      ;
; 1.652 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[6]  ; Datapath:DP|InitRam:modifiedRam|RAM[26][6]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.020     ; 1.918      ;
; 1.654 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[2]  ; Datapath:DP|InitRam:modifiedRam|RAM[18][2]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.015     ; 1.925      ;
; 1.656 ; ControlUnit:CU|state.load                          ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[1]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.016      ; 1.958      ;
; 1.656 ; ControlUnit:CU|state.load                          ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[4]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.016      ; 1.958      ;
; 1.656 ; ControlUnit:CU|state.load                          ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[2]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.016      ; 1.958      ;
; 1.656 ; ControlUnit:CU|state.load                          ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[7]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.016      ; 1.958      ;
; 1.656 ; ControlUnit:CU|state.load                          ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[3]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.016      ; 1.958      ;
; 1.656 ; ControlUnit:CU|state.load                          ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[0]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.016      ; 1.958      ;
; 1.664 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[2]  ; Datapath:DP|InitRam:modifiedRam|RAM[24][2]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.006     ; 1.944      ;
; 1.680 ; ControlUnit:CU|state.Input                         ; ControlUnit:CU|state.start                         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.015      ; 1.981      ;
; 1.682 ; ControlUnit:CU|state.fetch                         ; ControlUnit:CU|state.decode                        ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.015     ; 1.953      ;
; 1.687 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[5]  ; Datapath:DP|InitRam:modifiedRam|RAM[24][5]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.015     ; 1.958      ;
; 1.689 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[4] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 1.975      ;
; 1.694 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[1]  ; Datapath:DP|InitRam:modifiedRam|RAM[22][1]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.012     ; 1.968      ;
; 1.696 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[1]  ; Datapath:DP|InitRam:modifiedRam|RAM[28][1]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.012     ; 1.970      ;
; 1.696 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[5]  ; Datapath:DP|InitRam:modifiedRam|RAM[26][5]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.020     ; 1.962      ;
; 1.698 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[3]  ; Datapath:DP|InitRam:modifiedRam|RAM[28][3]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.012     ; 1.972      ;
+-------+----------------------------------------------------+----------------------------------------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; Clock ; Rise       ; Clock                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|Clock       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|Clock       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[10]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[10]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[11]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[11]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[12]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[12]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[13]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[13]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[14]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[14]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[15]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[15]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[16]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[16]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[17]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[17]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[18]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[18]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[19]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[19]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[20]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[20]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[21]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[21]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[22]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[22]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[23]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[23]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[24]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[24]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[25]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[25]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[26]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[26]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[27]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[27]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[28]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[28]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[29]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[29]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[30]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[30]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[31]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[31]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[4]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[4]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[5]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[5]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[6]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[6]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[7]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[7]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[8]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[8]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[9]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[9]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|Clock|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clk|Clock|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|count[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clk|count[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|count[10]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clk|count[10]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|count[11]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clk|count[11]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|count[12]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clk|count[12]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|count[13]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clk|count[13]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|count[14]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clk|count[14]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|count[15]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clk|count[15]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|count[16]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clk|count[16]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|count[17]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clk|count[17]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|count[18]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clk|count[18]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|count[19]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clk|count[19]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|count[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clk|count[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|count[20]|clk      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ClkDiv:clk|Clock'                                                                                     ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.Input                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.Input                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.add                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.add                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.decode                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.decode                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.fetch                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.fetch                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.halt                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.halt                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.jpos                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.jpos                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.jz                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.jz                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.load                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.load                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.start                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.start                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.store                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.store                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.sub                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.sub                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[2]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[3]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[3]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[4]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[4]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[5]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[5]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[6]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[6]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[7]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[7]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][6] ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; KEY[*]    ; ClkDiv:clk|Clock ; 6.314 ; 6.314 ; Rise       ; ClkDiv:clk|Clock ;
;  KEY[1]   ; ClkDiv:clk|Clock ; 6.314 ; 6.314 ; Rise       ; ClkDiv:clk|Clock ;
;  KEY[2]   ; ClkDiv:clk|Clock ; 4.527 ; 4.527 ; Rise       ; ClkDiv:clk|Clock ;
; SW[*]     ; ClkDiv:clk|Clock ; 4.575 ; 4.575 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[0]    ; ClkDiv:clk|Clock ; 3.823 ; 3.823 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[1]    ; ClkDiv:clk|Clock ; 3.479 ; 3.479 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[2]    ; ClkDiv:clk|Clock ; 3.832 ; 3.832 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[3]    ; ClkDiv:clk|Clock ; 4.130 ; 4.130 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[4]    ; ClkDiv:clk|Clock ; 4.151 ; 4.151 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[5]    ; ClkDiv:clk|Clock ; 3.572 ; 3.572 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[6]    ; ClkDiv:clk|Clock ; 4.118 ; 4.118 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[7]    ; ClkDiv:clk|Clock ; 4.575 ; 4.575 ; Rise       ; ClkDiv:clk|Clock ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; KEY[*]    ; ClkDiv:clk|Clock ; -3.086 ; -3.086 ; Rise       ; ClkDiv:clk|Clock ;
;  KEY[1]   ; ClkDiv:clk|Clock ; -3.409 ; -3.409 ; Rise       ; ClkDiv:clk|Clock ;
;  KEY[2]   ; ClkDiv:clk|Clock ; -3.086 ; -3.086 ; Rise       ; ClkDiv:clk|Clock ;
; SW[*]     ; ClkDiv:clk|Clock ; -3.231 ; -3.231 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[0]    ; ClkDiv:clk|Clock ; -3.575 ; -3.575 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[1]    ; ClkDiv:clk|Clock ; -3.231 ; -3.231 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[2]    ; ClkDiv:clk|Clock ; -3.584 ; -3.584 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[3]    ; ClkDiv:clk|Clock ; -3.882 ; -3.882 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[4]    ; ClkDiv:clk|Clock ; -3.903 ; -3.903 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[5]    ; ClkDiv:clk|Clock ; -3.324 ; -3.324 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[6]    ; ClkDiv:clk|Clock ; -3.870 ; -3.870 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[7]    ; ClkDiv:clk|Clock ; -4.327 ; -4.327 ; Rise       ; ClkDiv:clk|Clock ;
+-----------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; LEDG[*]   ; ClkDiv:clk|Clock ; 7.985 ; 7.985 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[0]  ; ClkDiv:clk|Clock ; 7.776 ; 7.776 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[1]  ; ClkDiv:clk|Clock ; 7.985 ; 7.985 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[2]  ; ClkDiv:clk|Clock ; 7.451 ; 7.451 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[3]  ; ClkDiv:clk|Clock ; 7.194 ; 7.194 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[4]  ; ClkDiv:clk|Clock ; 7.562 ; 7.562 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[5]  ; ClkDiv:clk|Clock ; 7.480 ; 7.480 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[6]  ; ClkDiv:clk|Clock ; 7.534 ; 7.534 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[7]  ; ClkDiv:clk|Clock ; 7.524 ; 7.524 ; Rise       ; ClkDiv:clk|Clock ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; LEDG[*]   ; ClkDiv:clk|Clock ; 7.194 ; 7.194 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[0]  ; ClkDiv:clk|Clock ; 7.776 ; 7.776 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[1]  ; ClkDiv:clk|Clock ; 7.985 ; 7.985 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[2]  ; ClkDiv:clk|Clock ; 7.451 ; 7.451 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[3]  ; ClkDiv:clk|Clock ; 7.194 ; 7.194 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[4]  ; ClkDiv:clk|Clock ; 7.562 ; 7.562 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[5]  ; ClkDiv:clk|Clock ; 7.480 ; 7.480 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[6]  ; ClkDiv:clk|Clock ; 7.534 ; 7.534 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[7]  ; ClkDiv:clk|Clock ; 7.524 ; 7.524 ; Rise       ; ClkDiv:clk|Clock ;
+-----------+------------------+-------+-------+------------+------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 9.566 ;    ;    ; 9.566 ;
; SW[1]      ; LEDR[1]     ; 9.521 ;    ;    ; 9.521 ;
; SW[2]      ; LEDR[2]     ; 9.567 ;    ;    ; 9.567 ;
; SW[3]      ; LEDR[3]     ; 9.314 ;    ;    ; 9.314 ;
; SW[4]      ; LEDR[4]     ; 9.575 ;    ;    ; 9.575 ;
; SW[5]      ; LEDR[5]     ; 9.524 ;    ;    ; 9.524 ;
; SW[6]      ; LEDR[6]     ; 9.503 ;    ;    ; 9.503 ;
; SW[7]      ; LEDR[7]     ; 9.666 ;    ;    ; 9.666 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 9.566 ;    ;    ; 9.566 ;
; SW[1]      ; LEDR[1]     ; 9.521 ;    ;    ; 9.521 ;
; SW[2]      ; LEDR[2]     ; 9.567 ;    ;    ; 9.567 ;
; SW[3]      ; LEDR[3]     ; 9.314 ;    ;    ; 9.314 ;
; SW[4]      ; LEDR[4]     ; 9.575 ;    ;    ; 9.575 ;
; SW[5]      ; LEDR[5]     ; 9.524 ;    ;    ; 9.524 ;
; SW[6]      ; LEDR[6]     ; 9.503 ;    ;    ; 9.503 ;
; SW[7]      ; LEDR[7]     ; 9.666 ;    ;    ; 9.666 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------+
; Fast Model Setup Summary                  ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; ClkDiv:clk|Clock ; -1.327 ; -292.834      ;
; Clock            ; -1.053 ; -31.049       ;
+------------------+--------+---------------+


+-------------------------------------------+
; Fast Model Hold Summary                   ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; Clock            ; -1.703 ; -1.703        ;
; ClkDiv:clk|Clock ; 0.215  ; 0.000         ;
+------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------+
; Fast Model Minimum Pulse Width Summary    ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; Clock            ; -1.380 ; -34.380       ;
; ClkDiv:clk|Clock ; -0.500 ; -296.000      ;
+------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ClkDiv:clk|Clock'                                                                                                                                                    ;
+--------+----------------------------------------------------+--------------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                    ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+--------------------------------------------+------------------+------------------+--------------+------------+------------+
; -1.327 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[9][1]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.007     ; 2.352      ;
; -1.309 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InitRam:modifiedRam|RAM[9][1]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.007     ; 2.334      ;
; -1.278 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[9][1]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.007     ; 2.303      ;
; -1.272 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[5][6]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.012      ; 2.316      ;
; -1.272 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|Q[1]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.001     ; 2.303      ;
; -1.270 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|RAM[9][1]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.007     ; 2.295      ;
; -1.263 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|Q[0]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.013      ; 2.308      ;
; -1.261 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|Q[0]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.013      ; 2.306      ;
; -1.259 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|Q[4]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.009      ; 2.300      ;
; -1.257 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[9][1]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.007     ; 2.282      ;
; -1.252 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[17][4] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.299      ;
; -1.252 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[17][2] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.299      ;
; -1.252 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[17][6] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.299      ;
; -1.252 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[17][0] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.299      ;
; -1.252 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[17][3] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.299      ;
; -1.252 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[17][1] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.299      ;
; -1.252 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[17][5] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.299      ;
; -1.252 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[17][7] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.299      ;
; -1.245 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|Q[4]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.009      ; 2.286      ;
; -1.244 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[21][4] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.291      ;
; -1.244 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[21][2] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.291      ;
; -1.244 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[21][6] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.291      ;
; -1.244 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[21][1] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.291      ;
; -1.244 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[21][5] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.291      ;
; -1.244 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[21][7] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.291      ;
; -1.243 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InitRam:modifiedRam|Q[0]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.013      ; 2.288      ;
; -1.242 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[9][4]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.268      ;
; -1.242 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[9][2]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.268      ;
; -1.242 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[9][6]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.268      ;
; -1.242 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[9][0]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.268      ;
; -1.242 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[9][3]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.268      ;
; -1.242 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[9][5]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.268      ;
; -1.242 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[9][7]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.268      ;
; -1.241 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[31][4] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.004      ; 2.277      ;
; -1.241 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[31][7] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.004      ; 2.277      ;
; -1.240 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|Q[5]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.001     ; 2.271      ;
; -1.239 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|Q[4]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.009      ; 2.280      ;
; -1.227 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|RAM[20][6] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.013      ; 2.272      ;
; -1.227 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|RAM[20][0] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.013      ; 2.272      ;
; -1.226 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|Q[5]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.001     ; 2.257      ;
; -1.224 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|RAM[17][4] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.271      ;
; -1.224 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|RAM[17][2] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.271      ;
; -1.224 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|RAM[17][6] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.271      ;
; -1.224 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|RAM[17][0] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.271      ;
; -1.224 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|RAM[17][3] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.271      ;
; -1.224 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|RAM[17][1] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.271      ;
; -1.224 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|RAM[17][5] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.271      ;
; -1.224 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InitRam:modifiedRam|RAM[17][7] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.271      ;
; -1.224 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InitRam:modifiedRam|RAM[9][4]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.250      ;
; -1.224 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InitRam:modifiedRam|RAM[9][2]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.250      ;
; -1.224 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InitRam:modifiedRam|RAM[9][6]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.250      ;
; -1.224 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InitRam:modifiedRam|RAM[9][0]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.250      ;
; -1.224 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InitRam:modifiedRam|RAM[9][3]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.250      ;
; -1.224 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InitRam:modifiedRam|RAM[9][5]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.250      ;
; -1.224 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InitRam:modifiedRam|RAM[9][7]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.250      ;
; -1.223 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InitRam:modifiedRam|RAM[31][4] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.004      ; 2.259      ;
; -1.223 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InitRam:modifiedRam|RAM[31][7] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.004      ; 2.259      ;
; -1.222 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InitRam:modifiedRam|Q[5]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.001     ; 2.253      ;
; -1.221 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InitRam:modifiedRam|Q[4]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.009      ; 2.262      ;
; -1.220 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[25][0] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.009      ; 2.261      ;
; -1.220 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|Q[7]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.009      ; 2.261      ;
; -1.219 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|Q[2]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.013      ; 2.264      ;
; -1.218 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[8][4]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.244      ;
; -1.218 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[8][2]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.244      ;
; -1.218 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[8][6]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.244      ;
; -1.218 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[8][0]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.244      ;
; -1.218 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[8][3]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.244      ;
; -1.218 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[8][1]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.244      ;
; -1.218 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[8][5]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.244      ;
; -1.218 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[8][7]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.244      ;
; -1.214 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[17][4] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.261      ;
; -1.214 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[17][2] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.261      ;
; -1.214 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[17][6] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.261      ;
; -1.214 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[17][0] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.261      ;
; -1.214 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[17][3] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.261      ;
; -1.214 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[17][1] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.261      ;
; -1.214 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[17][5] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.261      ;
; -1.214 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InitRam:modifiedRam|RAM[17][7] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.261      ;
; -1.205 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|Q[1]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.001     ; 2.236      ;
; -1.205 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|Q[7]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.009      ; 2.246      ;
; -1.203 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[5][6]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.012      ; 2.247      ;
; -1.202 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InitRam:modifiedRam|RAM[25][0] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.009      ; 2.243      ;
; -1.199 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[17][4] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.246      ;
; -1.199 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[17][2] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.246      ;
; -1.199 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[17][6] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.246      ;
; -1.199 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[17][0] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.246      ;
; -1.199 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[17][3] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.246      ;
; -1.199 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[17][1] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.246      ;
; -1.199 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[17][5] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.246      ;
; -1.199 ; ControlUnit:CU|state.decode                        ; Datapath:DP|InitRam:modifiedRam|RAM[17][7] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.015      ; 2.246      ;
; -1.194 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|Q[6]       ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.013      ; 2.239      ;
; -1.193 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[9][4]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.219      ;
; -1.193 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[9][2]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.219      ;
; -1.193 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[9][6]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.219      ;
; -1.193 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[9][0]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.219      ;
; -1.193 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[9][3]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.219      ;
; -1.193 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[9][5]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.219      ;
; -1.193 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[9][7]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; -0.006     ; 2.219      ;
; -1.193 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[31][4] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.004      ; 2.229      ;
; -1.193 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InitRam:modifiedRam|RAM[31][7] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 1.000        ; 0.004      ; 2.229      ;
+--------+----------------------------------------------------+--------------------------------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                  ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -1.053 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[19] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.092      ;
; -1.053 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[20] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.092      ;
; -1.053 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[22] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.092      ;
; -1.053 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[23] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.092      ;
; -1.053 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[24] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.092      ;
; -1.053 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[25] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.092      ;
; -1.053 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[26] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.092      ;
; -1.053 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[27] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.092      ;
; -1.053 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[28] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.092      ;
; -1.053 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[29] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.092      ;
; -1.053 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[30] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.092      ;
; -1.053 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[31] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.092      ;
; -1.008 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[19] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.047      ;
; -1.008 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[20] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.047      ;
; -1.008 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[22] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.047      ;
; -1.008 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[23] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.047      ;
; -1.008 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[24] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.047      ;
; -1.008 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[25] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.047      ;
; -1.008 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[26] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.047      ;
; -1.008 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[27] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.047      ;
; -1.008 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[28] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.047      ;
; -1.008 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[29] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.047      ;
; -1.008 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[30] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.047      ;
; -1.008 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[31] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.047      ;
; -1.007 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[19] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.046      ;
; -1.007 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[20] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.046      ;
; -1.007 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[22] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.046      ;
; -1.007 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[23] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.046      ;
; -1.007 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[24] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.046      ;
; -1.007 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[25] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.046      ;
; -1.007 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[26] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.046      ;
; -1.007 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[27] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.046      ;
; -1.007 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[28] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.046      ;
; -1.007 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[29] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.046      ;
; -1.007 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[30] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.046      ;
; -1.007 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[31] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.046      ;
; -0.995 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[19] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.034      ;
; -0.995 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[20] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.034      ;
; -0.995 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[22] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.034      ;
; -0.995 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[23] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.034      ;
; -0.995 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[24] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.034      ;
; -0.995 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[25] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.034      ;
; -0.995 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[26] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.034      ;
; -0.995 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[27] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.034      ;
; -0.995 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[28] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.034      ;
; -0.995 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[29] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.034      ;
; -0.995 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[30] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.034      ;
; -0.995 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[31] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.034      ;
; -0.940 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[0]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.972      ;
; -0.940 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[1]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.972      ;
; -0.940 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[2]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.972      ;
; -0.940 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[3]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.972      ;
; -0.940 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[4]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.972      ;
; -0.940 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[5]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.972      ;
; -0.940 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[6]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.972      ;
; -0.940 ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[8]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.972      ;
; -0.905 ; ClkDiv:clk|count[25] ; ClkDiv:clk|count[19] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.937      ;
; -0.905 ; ClkDiv:clk|count[25] ; ClkDiv:clk|count[20] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.937      ;
; -0.905 ; ClkDiv:clk|count[25] ; ClkDiv:clk|count[22] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.937      ;
; -0.905 ; ClkDiv:clk|count[25] ; ClkDiv:clk|count[23] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.937      ;
; -0.905 ; ClkDiv:clk|count[25] ; ClkDiv:clk|count[24] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.937      ;
; -0.905 ; ClkDiv:clk|count[25] ; ClkDiv:clk|count[25] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.937      ;
; -0.905 ; ClkDiv:clk|count[25] ; ClkDiv:clk|count[26] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.937      ;
; -0.905 ; ClkDiv:clk|count[25] ; ClkDiv:clk|count[27] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.937      ;
; -0.905 ; ClkDiv:clk|count[25] ; ClkDiv:clk|count[28] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.937      ;
; -0.905 ; ClkDiv:clk|count[25] ; ClkDiv:clk|count[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.937      ;
; -0.905 ; ClkDiv:clk|count[25] ; ClkDiv:clk|count[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.937      ;
; -0.905 ; ClkDiv:clk|count[25] ; ClkDiv:clk|count[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.937      ;
; -0.895 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[0]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.927      ;
; -0.895 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[1]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.927      ;
; -0.895 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[2]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.927      ;
; -0.895 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[3]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.927      ;
; -0.895 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[4]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.927      ;
; -0.895 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[5]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.927      ;
; -0.895 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[6]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.927      ;
; -0.895 ; ClkDiv:clk|count[9]  ; ClkDiv:clk|count[8]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.927      ;
; -0.894 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[0]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.926      ;
; -0.894 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[1]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.926      ;
; -0.894 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[2]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.926      ;
; -0.894 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[3]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.926      ;
; -0.894 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[4]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.926      ;
; -0.894 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[5]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.926      ;
; -0.894 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[6]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.926      ;
; -0.894 ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[8]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.926      ;
; -0.882 ; ClkDiv:clk|count[0]  ; ClkDiv:clk|count[21] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.914      ;
; -0.882 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[0]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.914      ;
; -0.882 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[1]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.914      ;
; -0.882 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[2]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.914      ;
; -0.882 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[3]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.914      ;
; -0.882 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[4]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.914      ;
; -0.882 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[5]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.914      ;
; -0.882 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[6]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.914      ;
; -0.882 ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[8]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.914      ;
; -0.871 ; ClkDiv:clk|count[11] ; ClkDiv:clk|count[19] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 1.910      ;
; -0.871 ; ClkDiv:clk|count[11] ; ClkDiv:clk|count[20] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 1.910      ;
; -0.871 ; ClkDiv:clk|count[11] ; ClkDiv:clk|count[22] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 1.910      ;
; -0.871 ; ClkDiv:clk|count[11] ; ClkDiv:clk|count[23] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 1.910      ;
; -0.871 ; ClkDiv:clk|count[11] ; ClkDiv:clk|count[24] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 1.910      ;
; -0.871 ; ClkDiv:clk|count[11] ; ClkDiv:clk|count[25] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 1.910      ;
; -0.871 ; ClkDiv:clk|count[11] ; ClkDiv:clk|count[26] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 1.910      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                       ;
+--------+----------------------+----------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+------------------+-------------+--------------+------------+------------+
; -1.703 ; ClkDiv:clk|Clock     ; ClkDiv:clk|Clock     ; ClkDiv:clk|Clock ; Clock       ; 0.000        ; 1.777      ; 0.367      ;
; -1.203 ; ClkDiv:clk|Clock     ; ClkDiv:clk|Clock     ; ClkDiv:clk|Clock ; Clock       ; -0.500       ; 1.777      ; 0.367      ;
; 0.243  ; ClkDiv:clk|count[31] ; ClkDiv:clk|count[31] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.353  ; ClkDiv:clk|count[1]  ; ClkDiv:clk|count[1]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.505      ;
; 0.355  ; ClkDiv:clk|count[0]  ; ClkDiv:clk|count[0]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.356  ; ClkDiv:clk|count[2]  ; ClkDiv:clk|count[2]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; ClkDiv:clk|count[4]  ; ClkDiv:clk|count[4]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; ClkDiv:clk|count[20] ; ClkDiv:clk|count[20] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; ClkDiv:clk|count[23] ; ClkDiv:clk|count[23] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; ClkDiv:clk|count[25] ; ClkDiv:clk|count[25] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; ClkDiv:clk|count[27] ; ClkDiv:clk|count[27] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.361  ; ClkDiv:clk|count[29] ; ClkDiv:clk|count[29] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ClkDiv:clk|count[30] ; ClkDiv:clk|count[30] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.366  ; ClkDiv:clk|count[8]  ; ClkDiv:clk|count[8]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.518      ;
; 0.369  ; ClkDiv:clk|count[3]  ; ClkDiv:clk|count[3]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; ClkDiv:clk|count[19] ; ClkDiv:clk|count[19] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; ClkDiv:clk|count[22] ; ClkDiv:clk|count[22] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; ClkDiv:clk|count[5]  ; ClkDiv:clk|count[5]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; ClkDiv:clk|count[24] ; ClkDiv:clk|count[24] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; ClkDiv:clk|count[26] ; ClkDiv:clk|count[26] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[6]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; ClkDiv:clk|count[28] ; ClkDiv:clk|count[28] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.491  ; ClkDiv:clk|count[1]  ; ClkDiv:clk|count[2]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.643      ;
; 0.493  ; ClkDiv:clk|count[0]  ; ClkDiv:clk|count[1]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.645      ;
; 0.494  ; ClkDiv:clk|count[2]  ; ClkDiv:clk|count[3]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; ClkDiv:clk|count[4]  ; ClkDiv:clk|count[5]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.646      ;
; 0.496  ; ClkDiv:clk|count[25] ; ClkDiv:clk|count[26] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; ClkDiv:clk|count[27] ; ClkDiv:clk|count[28] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.499  ; ClkDiv:clk|count[30] ; ClkDiv:clk|count[31] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; ClkDiv:clk|count[29] ; ClkDiv:clk|count[30] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.509  ; ClkDiv:clk|count[3]  ; ClkDiv:clk|count[4]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; ClkDiv:clk|count[19] ; ClkDiv:clk|count[20] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; ClkDiv:clk|count[22] ; ClkDiv:clk|count[23] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; ClkDiv:clk|count[5]  ; ClkDiv:clk|count[6]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.662      ;
; 0.511  ; ClkDiv:clk|count[24] ; ClkDiv:clk|count[25] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; ClkDiv:clk|count[26] ; ClkDiv:clk|count[27] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; ClkDiv:clk|count[28] ; ClkDiv:clk|count[29] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.526  ; ClkDiv:clk|count[1]  ; ClkDiv:clk|count[3]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.678      ;
; 0.528  ; ClkDiv:clk|count[0]  ; ClkDiv:clk|count[2]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.680      ;
; 0.529  ; ClkDiv:clk|count[2]  ; ClkDiv:clk|count[4]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.681      ;
; 0.529  ; ClkDiv:clk|count[4]  ; ClkDiv:clk|count[6]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.681      ;
; 0.531  ; ClkDiv:clk|count[20] ; ClkDiv:clk|count[22] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.531  ; ClkDiv:clk|count[25] ; ClkDiv:clk|count[27] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.531  ; ClkDiv:clk|count[27] ; ClkDiv:clk|count[29] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.534  ; ClkDiv:clk|count[29] ; ClkDiv:clk|count[31] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.686      ;
; 0.544  ; ClkDiv:clk|count[3]  ; ClkDiv:clk|count[5]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.696      ;
; 0.546  ; ClkDiv:clk|count[24] ; ClkDiv:clk|count[26] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; ClkDiv:clk|count[26] ; ClkDiv:clk|count[28] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; ClkDiv:clk|count[28] ; ClkDiv:clk|count[30] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.699      ;
; 0.551  ; ClkDiv:clk|count[23] ; ClkDiv:clk|count[24] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.561  ; ClkDiv:clk|count[1]  ; ClkDiv:clk|count[4]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.713      ;
; 0.563  ; ClkDiv:clk|count[0]  ; ClkDiv:clk|count[3]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.715      ;
; 0.564  ; ClkDiv:clk|count[2]  ; ClkDiv:clk|count[5]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.716      ;
; 0.566  ; ClkDiv:clk|count[20] ; ClkDiv:clk|count[23] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.718      ;
; 0.566  ; ClkDiv:clk|count[25] ; ClkDiv:clk|count[28] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.718      ;
; 0.566  ; ClkDiv:clk|count[27] ; ClkDiv:clk|count[30] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.718      ;
; 0.579  ; ClkDiv:clk|count[3]  ; ClkDiv:clk|count[6]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; ClkDiv:clk|count[19] ; ClkDiv:clk|count[22] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.581  ; ClkDiv:clk|count[24] ; ClkDiv:clk|count[27] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; ClkDiv:clk|count[26] ; ClkDiv:clk|count[29] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.733      ;
; 0.582  ; ClkDiv:clk|count[28] ; ClkDiv:clk|count[31] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.734      ;
; 0.586  ; ClkDiv:clk|count[23] ; ClkDiv:clk|count[25] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.738      ;
; 0.596  ; ClkDiv:clk|count[1]  ; ClkDiv:clk|count[5]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.748      ;
; 0.598  ; ClkDiv:clk|count[0]  ; ClkDiv:clk|count[4]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.750      ;
; 0.599  ; ClkDiv:clk|count[2]  ; ClkDiv:clk|count[6]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.751      ;
; 0.601  ; ClkDiv:clk|count[25] ; ClkDiv:clk|count[29] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.753      ;
; 0.601  ; ClkDiv:clk|count[27] ; ClkDiv:clk|count[31] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.753      ;
; 0.603  ; ClkDiv:clk|count[22] ; ClkDiv:clk|count[24] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.755      ;
; 0.606  ; ClkDiv:clk|count[6]  ; ClkDiv:clk|count[8]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.758      ;
; 0.614  ; ClkDiv:clk|count[19] ; ClkDiv:clk|count[23] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.766      ;
; 0.616  ; ClkDiv:clk|count[24] ; ClkDiv:clk|count[28] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.768      ;
; 0.616  ; ClkDiv:clk|count[26] ; ClkDiv:clk|count[30] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.768      ;
; 0.621  ; ClkDiv:clk|count[23] ; ClkDiv:clk|count[26] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.773      ;
; 0.631  ; ClkDiv:clk|count[1]  ; ClkDiv:clk|count[6]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.783      ;
; 0.631  ; ClkDiv:clk|count[7]  ; ClkDiv:clk|count[8]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.783      ;
; 0.633  ; ClkDiv:clk|count[0]  ; ClkDiv:clk|count[5]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.785      ;
; 0.636  ; ClkDiv:clk|count[25] ; ClkDiv:clk|count[30] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.788      ;
; 0.638  ; ClkDiv:clk|count[22] ; ClkDiv:clk|count[25] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.790      ;
; 0.639  ; ClkDiv:clk|count[5]  ; ClkDiv:clk|count[8]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.791      ;
; 0.651  ; ClkDiv:clk|count[24] ; ClkDiv:clk|count[29] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.803      ;
; 0.651  ; ClkDiv:clk|count[26] ; ClkDiv:clk|count[31] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.803      ;
; 0.656  ; ClkDiv:clk|count[23] ; ClkDiv:clk|count[27] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.808      ;
; 0.658  ; ClkDiv:clk|count[4]  ; ClkDiv:clk|count[8]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.810      ;
; 0.660  ; ClkDiv:clk|count[20] ; ClkDiv:clk|count[24] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.812      ;
; 0.668  ; ClkDiv:clk|count[0]  ; ClkDiv:clk|count[6]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.820      ;
; 0.671  ; ClkDiv:clk|count[25] ; ClkDiv:clk|count[31] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.823      ;
; 0.673  ; ClkDiv:clk|count[22] ; ClkDiv:clk|count[26] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.825      ;
; 0.686  ; ClkDiv:clk|count[24] ; ClkDiv:clk|count[30] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.838      ;
; 0.691  ; ClkDiv:clk|count[23] ; ClkDiv:clk|count[28] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.843      ;
; 0.695  ; ClkDiv:clk|count[20] ; ClkDiv:clk|count[25] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.847      ;
; 0.708  ; ClkDiv:clk|count[22] ; ClkDiv:clk|count[27] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.860      ;
; 0.708  ; ClkDiv:clk|count[3]  ; ClkDiv:clk|count[8]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.860      ;
; 0.708  ; ClkDiv:clk|count[19] ; ClkDiv:clk|count[24] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.860      ;
; 0.712  ; ClkDiv:clk|count[21] ; ClkDiv:clk|count[22] ; Clock            ; Clock       ; 0.000        ; 0.007      ; 0.871      ;
; 0.720  ; ClkDiv:clk|count[15] ; ClkDiv:clk|count[19] ; Clock            ; Clock       ; 0.000        ; 0.007      ; 0.879      ;
; 0.721  ; ClkDiv:clk|count[24] ; ClkDiv:clk|count[31] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.873      ;
; 0.725  ; ClkDiv:clk|count[17] ; ClkDiv:clk|count[19] ; Clock            ; Clock       ; 0.000        ; 0.007      ; 0.884      ;
; 0.726  ; ClkDiv:clk|count[23] ; ClkDiv:clk|count[29] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.878      ;
; 0.728  ; ClkDiv:clk|count[2]  ; ClkDiv:clk|count[8]  ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.880      ;
; 0.730  ; ClkDiv:clk|count[20] ; ClkDiv:clk|count[26] ; Clock            ; Clock       ; 0.000        ; 0.000      ; 0.882      ;
+--------+----------------------+----------------------+------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ClkDiv:clk|Clock'                                                                                                                                                            ;
+-------+----------------------------------------------------+----------------------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+------------------+------------------+--------------+------------+------------+
; 0.215 ; ControlUnit:CU|state.halt                          ; ControlUnit:CU|state.halt                          ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[3]  ; Datapath:DP|InitRam:modifiedRam|RAM[21][3]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.396      ;
; 0.261 ; ControlUnit:CU|state.start                         ; ControlUnit:CU|state.fetch                         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.413      ;
; 0.269 ; ControlUnit:CU|state.decode                        ; ControlUnit:CU|state.jz                            ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.421      ;
; 0.272 ; ControlUnit:CU|state.decode                        ; ControlUnit:CU|state.store                         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.424      ;
; 0.315 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[0]  ; Datapath:DP|InitRam:modifiedRam|RAM[21][0]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.467      ;
; 0.332 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[5] ; ControlUnit:CU|state.jz                            ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.484      ;
; 0.335 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[5] ; ControlUnit:CU|state.store                         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.487      ;
; 0.352 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[6] ; ControlUnit:CU|state.sub                           ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.504      ;
; 0.353 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[6] ; ControlUnit:CU|state.add                           ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.505      ;
; 0.356 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[6] ; ControlUnit:CU|state.load                          ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[6] ; ControlUnit:CU|state.jpos                          ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[4] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[4] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.513      ;
; 0.371 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.524      ;
; 0.408 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[4]  ; Datapath:DP|InitRam:modifiedRam|RAM[25][4]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.001      ; 0.561      ;
; 0.410 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[1] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.562      ;
; 0.444 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[0]  ; Datapath:DP|InitRam:modifiedRam|RAM[25][0]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.005     ; 0.591      ;
; 0.457 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[4]  ; Datapath:DP|InitRam:modifiedRam|RAM[29][4]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.001      ; 0.610      ;
; 0.457 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[6]  ; Datapath:DP|InitRam:modifiedRam|RAM[21][6]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.001      ; 0.610      ;
; 0.457 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[6]  ; Datapath:DP|InitRam:modifiedRam|RAM[29][6]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.001      ; 0.610      ;
; 0.461 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[4]  ; Datapath:DP|InitRam:modifiedRam|RAM[21][4]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.001      ; 0.614      ;
; 0.463 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[6] ; ControlUnit:CU|state.store                         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.615      ;
; 0.465 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[6] ; ControlUnit:CU|state.jz                            ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.617      ;
; 0.470 ; Datapath:DP|InitRam:modifiedRam|Q[7]               ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[7] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.009     ; 0.613      ;
; 0.471 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[6] ; ControlUnit:CU|state.halt                          ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.623      ;
; 0.476 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[6] ; ControlUnit:CU|state.Input                         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.628      ;
; 0.478 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[1]  ; Datapath:DP|InitRam:modifiedRam|RAM[20][1]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.006     ; 0.624      ;
; 0.481 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[5] ; ControlUnit:CU|state.jpos                          ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.633      ;
; 0.481 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[5] ; ControlUnit:CU|state.Input                         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.633      ;
; 0.490 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[5] ; ControlUnit:CU|state.halt                          ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.642      ;
; 0.490 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[5] ; ControlUnit:CU|state.add                           ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.642      ;
; 0.496 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[5] ; ControlUnit:CU|state.load                          ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.648      ;
; 0.498 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[5] ; ControlUnit:CU|state.sub                           ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.651      ;
; 0.511 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[4] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.664      ;
; 0.515 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[7]  ; Datapath:DP|InitRam:modifiedRam|RAM[20][7]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.006     ; 0.661      ;
; 0.518 ; Datapath:DP|InitRam:modifiedRam|Q[1]               ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[1] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.001      ; 0.671      ;
; 0.524 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[0]  ; Datapath:DP|InitRam:modifiedRam|RAM[29][0]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.001      ; 0.677      ;
; 0.525 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[5]  ; Datapath:DP|InitRam:modifiedRam|RAM[21][5]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.001      ; 0.678      ;
; 0.525 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[5]  ; Datapath:DP|InitRam:modifiedRam|RAM[29][5]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.001      ; 0.678      ;
; 0.525 ; ControlUnit:CU|state.decode                        ; ControlUnit:CU|state.halt                          ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.677      ;
; 0.526 ; ControlUnit:CU|state.decode                        ; ControlUnit:CU|state.Input                         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.678      ;
; 0.528 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[2]  ; Datapath:DP|InitRam:modifiedRam|RAM[21][2]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.001      ; 0.681      ;
; 0.528 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[2]  ; Datapath:DP|InitRam:modifiedRam|RAM[29][2]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.001      ; 0.681      ;
; 0.529 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[3] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.681      ;
; 0.531 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[5]  ; Datapath:DP|InitRam:modifiedRam|RAM[25][5]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.001      ; 0.684      ;
; 0.534 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; Datapath:DP|InitRam:modifiedRam|Q[2]               ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[2]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.001      ; 0.688      ;
; 0.545 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[6]  ; Datapath:DP|InitRam:modifiedRam|RAM[25][6]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.001      ; 0.698      ;
; 0.546 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[2] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[4] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.699      ;
; 0.551 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[7]  ; Datapath:DP|InitRam:modifiedRam|RAM[29][7]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.001      ; 0.704      ;
; 0.555 ; Datapath:DP|InitRam:modifiedRam|Q[7]               ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[7]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.005      ; 0.712      ;
; 0.555 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[7]  ; Datapath:DP|InitRam:modifiedRam|RAM[21][7]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.001      ; 0.708      ;
; 0.556 ; Datapath:DP|InitRam:modifiedRam|Q[4]               ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[4]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.005      ; 0.713      ;
; 0.557 ; Datapath:DP|InitRam:modifiedRam|Q[5]               ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[5] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.001      ; 0.710      ;
; 0.558 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[3]  ; Datapath:DP|InitRam:modifiedRam|RAM[29][3]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.001      ; 0.711      ;
; 0.566 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[1]  ; Datapath:DP|InitRam:modifiedRam|RAM[24][1]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.005     ; 0.713      ;
; 0.569 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[1] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[4] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.721      ;
; 0.573 ; Datapath:DP|InitRam:modifiedRam|Q[0]               ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[0] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.013     ; 0.712      ;
; 0.573 ; Datapath:DP|InitRam:modifiedRam|Q[2]               ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[2] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.013     ; 0.712      ;
; 0.573 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[0]  ; Datapath:DP|InitRam:modifiedRam|RAM[24][0]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.005     ; 0.720      ;
; 0.581 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[3] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; ControlUnit:CU|state.Input                         ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[6]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.014      ; 0.748      ;
; 0.590 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[3]  ; Datapath:DP|InitRam:modifiedRam|RAM[23][3]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.008     ; 0.734      ;
; 0.591 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[3]  ; Datapath:DP|InitRam:modifiedRam|RAM[27][3]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.008     ; 0.735      ;
; 0.599 ; Datapath:DP|InitRam:modifiedRam|Q[6]               ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[6] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.013     ; 0.738      ;
; 0.606 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[6]  ; Datapath:DP|InitRam:modifiedRam|RAM[24][6]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.005     ; 0.753      ;
; 0.615 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[5]  ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[5]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.767      ;
; 0.616 ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[0] ; Datapath:DP|InsCycOp:ICO|Register:PC_reg|Output[4] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.768      ;
; 0.628 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[4]  ; Datapath:DP|InitRam:modifiedRam|RAM[23][4]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.008     ; 0.772      ;
; 0.629 ; ControlUnit:CU|state.Input                         ; ControlUnit:CU|state.start                         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.014      ; 0.795      ;
; 0.634 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[5]  ; Datapath:DP|InitRam:modifiedRam|RAM[20][5]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.005     ; 0.781      ;
; 0.636 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[5]  ; Datapath:DP|InitRam:modifiedRam|RAM[22][5]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.011     ; 0.777      ;
; 0.637 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[5]  ; Datapath:DP|InitRam:modifiedRam|RAM[28][5]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.011     ; 0.778      ;
; 0.640 ; Datapath:DP|InitRam:modifiedRam|Q[0]               ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[0]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.001      ; 0.793      ;
; 0.641 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[6]  ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[6]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.793      ;
; 0.650 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[7]  ; Datapath:DP|InitRam:modifiedRam|RAM[25][7]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.001      ; 0.803      ;
; 0.658 ; Datapath:DP|InitRam:modifiedRam|Q[1]               ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[1]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.015      ; 0.825      ;
; 0.661 ; Datapath:DP|InitRam:modifiedRam|Q[4]               ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[4] ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.009     ; 0.804      ;
; 0.665 ; Datapath:DP|InitRam:modifiedRam|Q[3]               ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[3]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.015      ; 0.832      ;
; 0.668 ; ControlUnit:CU|state.halt                          ; ControlUnit:CU|state.start                         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.014      ; 0.834      ;
; 0.669 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[7] ; ControlUnit:CU|state.jpos                          ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.821      ;
; 0.671 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[2]  ; Datapath:DP|InitRam:modifiedRam|RAM[24][2]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.005     ; 0.818      ;
; 0.671 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[7] ; ControlUnit:CU|state.add                           ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.823      ;
; 0.674 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[2]  ; Datapath:DP|InitRam:modifiedRam|RAM[17][2]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.001      ; 0.827      ;
; 0.674 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[1]  ; Datapath:DP|InitRam:modifiedRam|RAM[23][1]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.008     ; 0.818      ;
; 0.674 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[7] ; ControlUnit:CU|state.sub                           ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.826      ;
; 0.674 ; Datapath:DP|InsCycOp:ICO|Register:IR_reg|Output[7] ; ControlUnit:CU|state.load                          ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.826      ;
; 0.675 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[1]  ; Datapath:DP|InitRam:modifiedRam|RAM[27][1]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.008     ; 0.819      ;
; 0.680 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[6]  ; Datapath:DP|InitRam:modifiedRam|RAM[26][6]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.020     ; 0.812      ;
; 0.691 ; ControlUnit:CU|state.fetch                         ; ControlUnit:CU|state.decode                        ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.014     ; 0.829      ;
; 0.693 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[7]  ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[7]  ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; 0.000      ; 0.845      ;
; 0.693 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[5]  ; Datapath:DP|InitRam:modifiedRam|RAM[24][5]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.015     ; 0.830      ;
; 0.694 ; Datapath:DP|InsSetOp:ISO|Register:A_reg|Output[3]  ; Datapath:DP|InitRam:modifiedRam|RAM[28][3]         ; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 0.000        ; -0.011     ; 0.835      ;
+-------+----------------------------------------------------+----------------------------------------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|Clock       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|Clock       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[16]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[16]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[17]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[17]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[18]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[18]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[19]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[19]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[20]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[20]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[21]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[21]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[22]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[22]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[23]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[23]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[24]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[24]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[25]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[25]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[26]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[26]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[27]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[27]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[28]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[28]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[29]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[29]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[30]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[30]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[31]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[31]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ClkDiv:clk|count[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ClkDiv:clk|count[9]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|Clock|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clk|Clock|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|count[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clk|count[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|count[10]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clk|count[10]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|count[11]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clk|count[11]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|count[12]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clk|count[12]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|count[13]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clk|count[13]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|count[14]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clk|count[14]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|count[15]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clk|count[15]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|count[16]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clk|count[16]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|count[17]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clk|count[17]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|count[18]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clk|count[18]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|count[19]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clk|count[19]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|count[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clk|count[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clk|count[20]|clk      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ClkDiv:clk|Clock'                                                                                     ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.Input                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.Input                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.add                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.add                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.decode                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.decode                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.fetch                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.fetch                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.halt                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.halt                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.jpos                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.jpos                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.jz                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.jz                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.load                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.load                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.start                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.start                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.store                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.store                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.sub                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; ControlUnit:CU|state.sub                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|Q[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[10][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[11][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDiv:clk|Clock ; Rise       ; Datapath:DP|InitRam:modifiedRam|RAM[12][6] ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; KEY[*]    ; ClkDiv:clk|Clock ; 2.881 ; 2.881 ; Rise       ; ClkDiv:clk|Clock ;
;  KEY[1]   ; ClkDiv:clk|Clock ; 2.881 ; 2.881 ; Rise       ; ClkDiv:clk|Clock ;
;  KEY[2]   ; ClkDiv:clk|Clock ; 2.070 ; 2.070 ; Rise       ; ClkDiv:clk|Clock ;
; SW[*]     ; ClkDiv:clk|Clock ; 2.208 ; 2.208 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[0]    ; ClkDiv:clk|Clock ; 1.785 ; 1.785 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[1]    ; ClkDiv:clk|Clock ; 1.660 ; 1.660 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[2]    ; ClkDiv:clk|Clock ; 1.797 ; 1.797 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[3]    ; ClkDiv:clk|Clock ; 1.909 ; 1.909 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[4]    ; ClkDiv:clk|Clock ; 1.924 ; 1.924 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[5]    ; ClkDiv:clk|Clock ; 1.713 ; 1.713 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[6]    ; ClkDiv:clk|Clock ; 1.886 ; 1.886 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[7]    ; ClkDiv:clk|Clock ; 2.208 ; 2.208 ; Rise       ; ClkDiv:clk|Clock ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; KEY[*]    ; ClkDiv:clk|Clock ; -1.486 ; -1.486 ; Rise       ; ClkDiv:clk|Clock ;
;  KEY[1]   ; ClkDiv:clk|Clock ; -1.656 ; -1.656 ; Rise       ; ClkDiv:clk|Clock ;
;  KEY[2]   ; ClkDiv:clk|Clock ; -1.486 ; -1.486 ; Rise       ; ClkDiv:clk|Clock ;
; SW[*]     ; ClkDiv:clk|Clock ; -1.540 ; -1.540 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[0]    ; ClkDiv:clk|Clock ; -1.665 ; -1.665 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[1]    ; ClkDiv:clk|Clock ; -1.540 ; -1.540 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[2]    ; ClkDiv:clk|Clock ; -1.677 ; -1.677 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[3]    ; ClkDiv:clk|Clock ; -1.789 ; -1.789 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[4]    ; ClkDiv:clk|Clock ; -1.804 ; -1.804 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[5]    ; ClkDiv:clk|Clock ; -1.593 ; -1.593 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[6]    ; ClkDiv:clk|Clock ; -1.766 ; -1.766 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[7]    ; ClkDiv:clk|Clock ; -2.088 ; -2.088 ; Rise       ; ClkDiv:clk|Clock ;
+-----------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; LEDG[*]   ; ClkDiv:clk|Clock ; 4.140 ; 4.140 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[0]  ; ClkDiv:clk|Clock ; 4.002 ; 4.002 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[1]  ; ClkDiv:clk|Clock ; 4.140 ; 4.140 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[2]  ; ClkDiv:clk|Clock ; 3.871 ; 3.871 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[3]  ; ClkDiv:clk|Clock ; 3.778 ; 3.778 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[4]  ; ClkDiv:clk|Clock ; 3.941 ; 3.941 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[5]  ; ClkDiv:clk|Clock ; 3.886 ; 3.886 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[6]  ; ClkDiv:clk|Clock ; 3.936 ; 3.936 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[7]  ; ClkDiv:clk|Clock ; 3.924 ; 3.924 ; Rise       ; ClkDiv:clk|Clock ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; LEDG[*]   ; ClkDiv:clk|Clock ; 3.778 ; 3.778 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[0]  ; ClkDiv:clk|Clock ; 4.002 ; 4.002 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[1]  ; ClkDiv:clk|Clock ; 4.140 ; 4.140 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[2]  ; ClkDiv:clk|Clock ; 3.871 ; 3.871 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[3]  ; ClkDiv:clk|Clock ; 3.778 ; 3.778 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[4]  ; ClkDiv:clk|Clock ; 3.941 ; 3.941 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[5]  ; ClkDiv:clk|Clock ; 3.886 ; 3.886 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[6]  ; ClkDiv:clk|Clock ; 3.936 ; 3.936 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[7]  ; ClkDiv:clk|Clock ; 3.924 ; 3.924 ; Rise       ; ClkDiv:clk|Clock ;
+-----------+------------------+-------+-------+------------+------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 5.007 ;    ;    ; 5.007 ;
; SW[1]      ; LEDR[1]     ; 4.985 ;    ;    ; 4.985 ;
; SW[2]      ; LEDR[2]     ; 5.023 ;    ;    ; 5.023 ;
; SW[3]      ; LEDR[3]     ; 4.926 ;    ;    ; 4.926 ;
; SW[4]      ; LEDR[4]     ; 5.020 ;    ;    ; 5.020 ;
; SW[5]      ; LEDR[5]     ; 4.991 ;    ;    ; 4.991 ;
; SW[6]      ; LEDR[6]     ; 4.965 ;    ;    ; 4.965 ;
; SW[7]      ; LEDR[7]     ; 5.095 ;    ;    ; 5.095 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 5.007 ;    ;    ; 5.007 ;
; SW[1]      ; LEDR[1]     ; 4.985 ;    ;    ; 4.985 ;
; SW[2]      ; LEDR[2]     ; 5.023 ;    ;    ; 5.023 ;
; SW[3]      ; LEDR[3]     ; 4.926 ;    ;    ; 4.926 ;
; SW[4]      ; LEDR[4]     ; 5.020 ;    ;    ; 5.020 ;
; SW[5]      ; LEDR[5]     ; 4.991 ;    ;    ; 4.991 ;
; SW[6]      ; LEDR[6]     ; 4.965 ;    ;    ; 4.965 ;
; SW[7]      ; LEDR[7]     ; 5.095 ;    ;    ; 5.095 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+-------------------+-----------+--------+----------+---------+---------------------+
; Clock             ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack  ; -5.142    ; -2.668 ; N/A      ; N/A     ; -1.631              ;
;  ClkDiv:clk|Clock ; -5.142    ; 0.215  ; N/A      ; N/A     ; -0.611              ;
;  Clock            ; -4.441    ; -2.668 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS   ; -1326.894 ; -2.668 ; 0.0      ; 0.0     ; -403.669            ;
;  ClkDiv:clk|Clock ; -1190.444 ; 0.000  ; N/A      ; N/A     ; -361.712            ;
;  Clock            ; -136.450  ; -2.668 ; N/A      ; N/A     ; -41.957             ;
+-------------------+-----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; KEY[*]    ; ClkDiv:clk|Clock ; 6.314 ; 6.314 ; Rise       ; ClkDiv:clk|Clock ;
;  KEY[1]   ; ClkDiv:clk|Clock ; 6.314 ; 6.314 ; Rise       ; ClkDiv:clk|Clock ;
;  KEY[2]   ; ClkDiv:clk|Clock ; 4.527 ; 4.527 ; Rise       ; ClkDiv:clk|Clock ;
; SW[*]     ; ClkDiv:clk|Clock ; 4.575 ; 4.575 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[0]    ; ClkDiv:clk|Clock ; 3.823 ; 3.823 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[1]    ; ClkDiv:clk|Clock ; 3.479 ; 3.479 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[2]    ; ClkDiv:clk|Clock ; 3.832 ; 3.832 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[3]    ; ClkDiv:clk|Clock ; 4.130 ; 4.130 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[4]    ; ClkDiv:clk|Clock ; 4.151 ; 4.151 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[5]    ; ClkDiv:clk|Clock ; 3.572 ; 3.572 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[6]    ; ClkDiv:clk|Clock ; 4.118 ; 4.118 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[7]    ; ClkDiv:clk|Clock ; 4.575 ; 4.575 ; Rise       ; ClkDiv:clk|Clock ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; KEY[*]    ; ClkDiv:clk|Clock ; -1.486 ; -1.486 ; Rise       ; ClkDiv:clk|Clock ;
;  KEY[1]   ; ClkDiv:clk|Clock ; -1.656 ; -1.656 ; Rise       ; ClkDiv:clk|Clock ;
;  KEY[2]   ; ClkDiv:clk|Clock ; -1.486 ; -1.486 ; Rise       ; ClkDiv:clk|Clock ;
; SW[*]     ; ClkDiv:clk|Clock ; -1.540 ; -1.540 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[0]    ; ClkDiv:clk|Clock ; -1.665 ; -1.665 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[1]    ; ClkDiv:clk|Clock ; -1.540 ; -1.540 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[2]    ; ClkDiv:clk|Clock ; -1.677 ; -1.677 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[3]    ; ClkDiv:clk|Clock ; -1.789 ; -1.789 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[4]    ; ClkDiv:clk|Clock ; -1.804 ; -1.804 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[5]    ; ClkDiv:clk|Clock ; -1.593 ; -1.593 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[6]    ; ClkDiv:clk|Clock ; -1.766 ; -1.766 ; Rise       ; ClkDiv:clk|Clock ;
;  SW[7]    ; ClkDiv:clk|Clock ; -2.088 ; -2.088 ; Rise       ; ClkDiv:clk|Clock ;
+-----------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; LEDG[*]   ; ClkDiv:clk|Clock ; 7.985 ; 7.985 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[0]  ; ClkDiv:clk|Clock ; 7.776 ; 7.776 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[1]  ; ClkDiv:clk|Clock ; 7.985 ; 7.985 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[2]  ; ClkDiv:clk|Clock ; 7.451 ; 7.451 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[3]  ; ClkDiv:clk|Clock ; 7.194 ; 7.194 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[4]  ; ClkDiv:clk|Clock ; 7.562 ; 7.562 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[5]  ; ClkDiv:clk|Clock ; 7.480 ; 7.480 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[6]  ; ClkDiv:clk|Clock ; 7.534 ; 7.534 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[7]  ; ClkDiv:clk|Clock ; 7.524 ; 7.524 ; Rise       ; ClkDiv:clk|Clock ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; LEDG[*]   ; ClkDiv:clk|Clock ; 3.778 ; 3.778 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[0]  ; ClkDiv:clk|Clock ; 4.002 ; 4.002 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[1]  ; ClkDiv:clk|Clock ; 4.140 ; 4.140 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[2]  ; ClkDiv:clk|Clock ; 3.871 ; 3.871 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[3]  ; ClkDiv:clk|Clock ; 3.778 ; 3.778 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[4]  ; ClkDiv:clk|Clock ; 3.941 ; 3.941 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[5]  ; ClkDiv:clk|Clock ; 3.886 ; 3.886 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[6]  ; ClkDiv:clk|Clock ; 3.936 ; 3.936 ; Rise       ; ClkDiv:clk|Clock ;
;  LEDG[7]  ; ClkDiv:clk|Clock ; 3.924 ; 3.924 ; Rise       ; ClkDiv:clk|Clock ;
+-----------+------------------+-------+-------+------------+------------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 9.566 ;    ;    ; 9.566 ;
; SW[1]      ; LEDR[1]     ; 9.521 ;    ;    ; 9.521 ;
; SW[2]      ; LEDR[2]     ; 9.567 ;    ;    ; 9.567 ;
; SW[3]      ; LEDR[3]     ; 9.314 ;    ;    ; 9.314 ;
; SW[4]      ; LEDR[4]     ; 9.575 ;    ;    ; 9.575 ;
; SW[5]      ; LEDR[5]     ; 9.524 ;    ;    ; 9.524 ;
; SW[6]      ; LEDR[6]     ; 9.503 ;    ;    ; 9.503 ;
; SW[7]      ; LEDR[7]     ; 9.666 ;    ;    ; 9.666 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 5.007 ;    ;    ; 5.007 ;
; SW[1]      ; LEDR[1]     ; 4.985 ;    ;    ; 4.985 ;
; SW[2]      ; LEDR[2]     ; 5.023 ;    ;    ; 5.023 ;
; SW[3]      ; LEDR[3]     ; 4.926 ;    ;    ; 4.926 ;
; SW[4]      ; LEDR[4]     ; 5.020 ;    ;    ; 5.020 ;
; SW[5]      ; LEDR[5]     ; 4.991 ;    ;    ; 4.991 ;
; SW[6]      ; LEDR[6]     ; 4.965 ;    ;    ; 4.965 ;
; SW[7]      ; LEDR[7]     ; 5.095 ;    ;    ; 5.095 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------+
; Setup Transfers                                                                 ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 6723     ; 0        ; 0        ; 0        ;
; ClkDiv:clk|Clock ; Clock            ; 1        ; 1        ; 0        ; 0        ;
; Clock            ; Clock            ; 1386     ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Hold Transfers                                                                  ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; ClkDiv:clk|Clock ; ClkDiv:clk|Clock ; 6723     ; 0        ; 0        ; 0        ;
; ClkDiv:clk|Clock ; Clock            ; 1        ; 1        ; 0        ; 0        ;
; Clock            ; Clock            ; 1386     ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 314   ; 314  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec 21 21:47:48 2015
Info: Command: quartus_sta Processor -c Processor
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ClkDiv:clk|Clock ClkDiv:clk|Clock
    Info (332105): create_clock -period 1.000 -name Clock Clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.142
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.142     -1190.444 ClkDiv:clk|Clock 
    Info (332119):    -4.441      -136.450 Clock 
Info (332146): Worst-case hold slack is -2.668
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.668        -2.668 Clock 
    Info (332119):     0.445         0.000 ClkDiv:clk|Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -41.957 Clock 
    Info (332119):    -0.611      -361.712 ClkDiv:clk|Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.327
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.327      -292.834 ClkDiv:clk|Clock 
    Info (332119):    -1.053       -31.049 Clock 
Info (332146): Worst-case hold slack is -1.703
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.703        -1.703 Clock 
    Info (332119):     0.215         0.000 ClkDiv:clk|Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -34.380 Clock 
    Info (332119):    -0.500      -296.000 ClkDiv:clk|Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 490 megabytes
    Info: Processing ended: Mon Dec 21 21:47:51 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


