- 寄存器是边沿敏感，锁存器是电平敏感
- 又交叉耦合的门构成的任何双稳态元件为触发器（flip-flop）
![[Pasted image 20230122212538.png]]
- 建立时间$t_{su}$：时钟翻转之前数据输入必须有效的时间
- 保持时间$t_{hold}$：时钟边沿之后数据输入必须仍然有效的时间
- 传播延迟$t_{c-q}$：输入端数据最坏情况下的延迟
- 逻辑最坏情形的延迟$t_{plogic}$
- 通过逻辑的最短延迟路径，也叫污染延迟（contamination delay）$t_{cd}$
- 最小时钟周期T：
$$T>=t_{c-q}+t_{plogic}+t_{su}$$
- 最小保持时间：
$$t_{cdregister}+t_{cdlogic}>=t_{hold}$$
- $t_{cdregister}$是寄存器的最小传播延迟。

# 静态锁存器和寄存器
## 双稳态原理
- 两个反相器首尾相连,有两个稳定态
- 为了改变存放的值，必须转变电路状态。通过使G增加到大于1的值而使状态暂时不稳定。一般做法是在$V_{i1}$或$V_{i2}$处加一个触发脉冲。