TimeQuest Timing Analyzer report for wsprberry
Thu Apr 19 19:46:56 2018
Quartus Prime Version 17.0.2 Build 602 07/19/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'ad9866_clk'
 13. Slow 1200mV 85C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'
 14. Slow 1200mV 85C Model Setup: 'spi_sck'
 15. Slow 1200mV 85C Model Setup: 'clk_10mhz'
 16. Slow 1200mV 85C Model Setup: 'spi_ce[0]'
 17. Slow 1200mV 85C Model Setup: 'spi_slave:spi_slave_rx_inst|done'
 18. Slow 1200mV 85C Model Hold: 'ad9866_clk'
 19. Slow 1200mV 85C Model Hold: 'spi_sck'
 20. Slow 1200mV 85C Model Hold: 'spi_ce[0]'
 21. Slow 1200mV 85C Model Hold: 'clk_10mhz'
 22. Slow 1200mV 85C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'
 23. Slow 1200mV 85C Model Hold: 'spi_slave:spi_slave_rx_inst|done'
 24. Slow 1200mV 85C Model Recovery: 'spi_ce[0]'
 25. Slow 1200mV 85C Model Recovery: 'clk_10mhz'
 26. Slow 1200mV 85C Model Recovery: 'spi_sck'
 27. Slow 1200mV 85C Model Recovery: 'ad9866_clk'
 28. Slow 1200mV 85C Model Removal: 'ad9866_clk'
 29. Slow 1200mV 85C Model Removal: 'spi_sck'
 30. Slow 1200mV 85C Model Removal: 'clk_10mhz'
 31. Slow 1200mV 85C Model Removal: 'spi_ce[0]'
 32. Slow 1200mV 85C Model Metastability Summary
 33. Slow 1200mV 0C Model Fmax Summary
 34. Slow 1200mV 0C Model Setup Summary
 35. Slow 1200mV 0C Model Hold Summary
 36. Slow 1200mV 0C Model Recovery Summary
 37. Slow 1200mV 0C Model Removal Summary
 38. Slow 1200mV 0C Model Minimum Pulse Width Summary
 39. Slow 1200mV 0C Model Setup: 'ad9866_clk'
 40. Slow 1200mV 0C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'
 41. Slow 1200mV 0C Model Setup: 'spi_sck'
 42. Slow 1200mV 0C Model Setup: 'clk_10mhz'
 43. Slow 1200mV 0C Model Setup: 'spi_ce[0]'
 44. Slow 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'
 45. Slow 1200mV 0C Model Hold: 'ad9866_clk'
 46. Slow 1200mV 0C Model Hold: 'spi_sck'
 47. Slow 1200mV 0C Model Hold: 'clk_10mhz'
 48. Slow 1200mV 0C Model Hold: 'spi_ce[0]'
 49. Slow 1200mV 0C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'
 50. Slow 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'
 51. Slow 1200mV 0C Model Recovery: 'spi_ce[0]'
 52. Slow 1200mV 0C Model Recovery: 'spi_sck'
 53. Slow 1200mV 0C Model Recovery: 'clk_10mhz'
 54. Slow 1200mV 0C Model Recovery: 'ad9866_clk'
 55. Slow 1200mV 0C Model Removal: 'ad9866_clk'
 56. Slow 1200mV 0C Model Removal: 'spi_sck'
 57. Slow 1200mV 0C Model Removal: 'clk_10mhz'
 58. Slow 1200mV 0C Model Removal: 'spi_ce[0]'
 59. Slow 1200mV 0C Model Metastability Summary
 60. Fast 1200mV 0C Model Setup Summary
 61. Fast 1200mV 0C Model Hold Summary
 62. Fast 1200mV 0C Model Recovery Summary
 63. Fast 1200mV 0C Model Removal Summary
 64. Fast 1200mV 0C Model Minimum Pulse Width Summary
 65. Fast 1200mV 0C Model Setup: 'ad9866_clk'
 66. Fast 1200mV 0C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'
 67. Fast 1200mV 0C Model Setup: 'spi_sck'
 68. Fast 1200mV 0C Model Setup: 'clk_10mhz'
 69. Fast 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'
 70. Fast 1200mV 0C Model Setup: 'spi_ce[0]'
 71. Fast 1200mV 0C Model Hold: 'spi_sck'
 72. Fast 1200mV 0C Model Hold: 'ad9866_clk'
 73. Fast 1200mV 0C Model Hold: 'clk_10mhz'
 74. Fast 1200mV 0C Model Hold: 'spi_ce[0]'
 75. Fast 1200mV 0C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'
 76. Fast 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'
 77. Fast 1200mV 0C Model Recovery: 'spi_ce[0]'
 78. Fast 1200mV 0C Model Recovery: 'clk_10mhz'
 79. Fast 1200mV 0C Model Recovery: 'spi_sck'
 80. Fast 1200mV 0C Model Recovery: 'ad9866_clk'
 81. Fast 1200mV 0C Model Removal: 'ad9866_clk'
 82. Fast 1200mV 0C Model Removal: 'spi_sck'
 83. Fast 1200mV 0C Model Removal: 'spi_ce[0]'
 84. Fast 1200mV 0C Model Removal: 'clk_10mhz'
 85. Fast 1200mV 0C Model Metastability Summary
 86. Multicorner Timing Analysis Summary
 87. Board Trace Model Assignments
 88. Input Transition Times
 89. Signal Integrity Metrics (Slow 1200mv 0c Model)
 90. Signal Integrity Metrics (Slow 1200mv 85c Model)
 91. Signal Integrity Metrics (Fast 1200mv 0c Model)
 92. Setup Transfers
 93. Hold Transfers
 94. Recovery Transfers
 95. Removal Transfers
 96. Report TCCS
 97. Report RSKM
 98. Unconstrained Paths Summary
 99. Clock Status Summary
100. Unconstrained Input Ports
101. Unconstrained Output Ports
102. Unconstrained Input Ports
103. Unconstrained Output Ports
104. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.0.2 Build 602 07/19/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest Spectra-Q                                 ;
; Revision Name         ; wsprberry                                           ;
; Device Family         ; Cyclone 10 LP                                       ;
; Device Name           ; 10CL025YE144C8G                                     ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.29        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  28.8%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; ad9866:ad9866_inst|dut1_pc[0]    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ad9866:ad9866_inst|dut1_pc[0] }    ;
; ad9866_clk                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ad9866_clk }                       ;
; clk_10mhz                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_10mhz }                        ;
; spi_ce[0]                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_ce[0] }                        ;
; spi_sck                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_sck }                          ;
; spi_slave:spi_slave_rx_inst|done ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_slave:spi_slave_rx_inst|done } ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                  ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note                                              ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
; 116.31 MHz ; 116.31 MHz      ; spi_sck                          ;                                                   ;
; 126.81 MHz ; 126.81 MHz      ; spi_slave:spi_slave_rx_inst|done ;                                                   ;
; 129.47 MHz ; 129.47 MHz      ; ad9866:ad9866_inst|dut1_pc[0]    ;                                                   ;
; 136.44 MHz ; 63.75 MHz       ; ad9866_clk                       ; limit due to minimum port rate restriction (tmin) ;
; 176.8 MHz  ; 176.8 MHz       ; clk_10mhz                        ;                                                   ;
; 273.22 MHz ; 63.75 MHz       ; spi_ce[0]                        ; limit due to minimum port rate restriction (tmin) ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                        ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; ad9866_clk                       ; -14.249 ; -57654.232    ;
; ad9866:ad9866_inst|dut1_pc[0]    ; -6.522  ; -62.005       ;
; spi_sck                          ; -5.012  ; -404.895      ;
; clk_10mhz                        ; -4.656  ; -230.825      ;
; spi_ce[0]                        ; -4.246  ; -804.938      ;
; spi_slave:spi_slave_rx_inst|done ; -3.443  ; -624.072      ;
+----------------------------------+---------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                       ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; ad9866_clk                       ; 0.105 ; 0.000         ;
; spi_sck                          ; 0.211 ; 0.000         ;
; spi_ce[0]                        ; 0.441 ; 0.000         ;
; clk_10mhz                        ; 0.454 ; 0.000         ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 0.935 ; 0.000         ;
; spi_slave:spi_slave_rx_inst|done ; 1.041 ; 0.000         ;
+----------------------------------+-------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; spi_ce[0]  ; -3.568 ; -686.001         ;
; clk_10mhz  ; -2.591 ; -74.675          ;
; spi_sck    ; -2.568 ; -305.944         ;
; ad9866_clk ; -1.224 ; -332.346         ;
+------------+--------+------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+------------+-------+------------------+
; Clock      ; Slack ; End Point TNS    ;
+------------+-------+------------------+
; ad9866_clk ; 1.156 ; 0.000            ;
; spi_sck    ; 2.264 ; 0.000            ;
; clk_10mhz  ; 2.808 ; 0.000            ;
; spi_ce[0]  ; 2.922 ; 0.000            ;
+------------+-------+------------------+


+------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary          ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; ad9866_clk                       ; -14.686 ; -33001.456    ;
; spi_ce[0]                        ; -14.686 ; -595.978      ;
; spi_slave:spi_slave_rx_inst|done ; -4.000  ; -827.418      ;
; spi_sck                          ; -3.000  ; -209.693      ;
; clk_10mhz                        ; -3.000  ; -127.908      ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 0.066   ; 0.000         ;
+----------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ad9866_clk'                                                                                                                                       ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node      ; To Node                                                    ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -14.249 ; rx_freq[1][17] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.817     ;
; -14.249 ; rx_freq[1][16] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.817     ;
; -14.249 ; rx_freq[1][15] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.817     ;
; -14.249 ; rx_freq[1][14] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.817     ;
; -14.249 ; rx_freq[1][13] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.817     ;
; -14.249 ; rx_freq[1][12] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.817     ;
; -14.249 ; rx_freq[1][11] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.817     ;
; -14.249 ; rx_freq[1][10] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.817     ;
; -14.249 ; rx_freq[1][9]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.817     ;
; -14.249 ; rx_freq[1][8]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.817     ;
; -14.249 ; rx_freq[1][7]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.817     ;
; -14.249 ; rx_freq[1][6]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.817     ;
; -14.249 ; rx_freq[1][2]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.817     ;
; -14.249 ; rx_freq[1][1]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.817     ;
; -14.249 ; rx_freq[1][0]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.817     ;
; -14.249 ; rx_freq[1][5]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.817     ;
; -14.249 ; rx_freq[1][4]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.817     ;
; -14.249 ; rx_freq[1][3]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.817     ;
; -14.226 ; rx_freq[1][17] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.794     ;
; -14.226 ; rx_freq[1][16] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.794     ;
; -14.226 ; rx_freq[1][15] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.794     ;
; -14.226 ; rx_freq[1][14] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.794     ;
; -14.226 ; rx_freq[1][13] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.794     ;
; -14.226 ; rx_freq[1][12] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.794     ;
; -14.226 ; rx_freq[1][11] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.794     ;
; -14.226 ; rx_freq[1][10] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.794     ;
; -14.226 ; rx_freq[1][9]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.794     ;
; -14.226 ; rx_freq[1][8]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.794     ;
; -14.226 ; rx_freq[1][3]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.794     ;
; -14.226 ; rx_freq[1][2]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.794     ;
; -14.226 ; rx_freq[1][1]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.794     ;
; -14.226 ; rx_freq[1][0]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.794     ;
; -14.226 ; rx_freq[1][7]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.794     ;
; -14.226 ; rx_freq[1][6]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.794     ;
; -14.226 ; rx_freq[1][5]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.794     ;
; -14.226 ; rx_freq[1][4]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.077      ; 14.794     ;
; -14.225 ; rx_freq[2][31] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.024      ; 14.740     ;
; -14.225 ; rx_freq[2][30] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.024      ; 14.740     ;
; -14.225 ; rx_freq[2][29] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.024      ; 14.740     ;
; -14.225 ; rx_freq[2][28] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.024      ; 14.740     ;
; -14.225 ; rx_freq[2][27] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.024      ; 14.740     ;
; -14.225 ; rx_freq[2][26] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.024      ; 14.740     ;
; -14.225 ; rx_freq[2][25] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.024      ; 14.740     ;
; -14.225 ; rx_freq[2][24] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.024      ; 14.740     ;
; -14.225 ; rx_freq[2][23] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.024      ; 14.740     ;
; -14.225 ; rx_freq[2][22] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.024      ; 14.740     ;
; -14.225 ; rx_freq[2][21] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.024      ; 14.740     ;
; -14.225 ; rx_freq[2][20] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.024      ; 14.740     ;
; -14.225 ; rx_freq[2][19] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.024      ; 14.740     ;
; -14.225 ; rx_freq[2][18] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.024      ; 14.740     ;
; -14.179 ; rx_freq[2][17] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.023      ; 14.693     ;
; -14.179 ; rx_freq[2][16] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.023      ; 14.693     ;
; -14.179 ; rx_freq[2][15] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.023      ; 14.693     ;
; -14.179 ; rx_freq[2][14] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.023      ; 14.693     ;
; -14.179 ; rx_freq[2][13] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.023      ; 14.693     ;
; -14.179 ; rx_freq[2][12] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.023      ; 14.693     ;
; -14.179 ; rx_freq[2][11] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.023      ; 14.693     ;
; -14.179 ; rx_freq[2][10] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.023      ; 14.693     ;
; -14.179 ; rx_freq[2][9]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.023      ; 14.693     ;
; -14.179 ; rx_freq[2][4]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.023      ; 14.693     ;
; -14.179 ; rx_freq[2][3]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.023      ; 14.693     ;
; -14.179 ; rx_freq[2][2]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.023      ; 14.693     ;
; -14.179 ; rx_freq[2][1]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.023      ; 14.693     ;
; -14.179 ; rx_freq[2][0]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.023      ; 14.693     ;
; -14.179 ; rx_freq[2][8]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.023      ; 14.693     ;
; -14.179 ; rx_freq[2][7]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.023      ; 14.693     ;
; -14.179 ; rx_freq[2][6]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.023      ; 14.693     ;
; -14.179 ; rx_freq[2][5]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.023      ; 14.693     ;
; -14.141 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.712     ;
; -14.141 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.712     ;
; -14.141 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.712     ;
; -14.141 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.712     ;
; -14.141 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.712     ;
; -14.141 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.712     ;
; -14.141 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.712     ;
; -14.141 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.712     ;
; -14.141 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.712     ;
; -14.141 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.712     ;
; -14.141 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.712     ;
; -14.141 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.712     ;
; -14.141 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.712     ;
; -14.141 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.712     ;
; -14.118 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.689     ;
; -14.118 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.689     ;
; -14.118 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.689     ;
; -14.118 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.689     ;
; -14.118 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.689     ;
; -14.118 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.689     ;
; -14.118 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.689     ;
; -14.118 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.689     ;
; -14.118 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.689     ;
; -14.118 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.689     ;
; -14.118 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.689     ;
; -14.118 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.689     ;
; -14.118 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.689     ;
; -14.118 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.080      ; 14.689     ;
; -14.079 ; rx_freq[2][31] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.024      ; 14.594     ;
; -14.079 ; rx_freq[2][30] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.024      ; 14.594     ;
; -14.079 ; rx_freq[2][29] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.024      ; 14.594     ;
; -14.079 ; rx_freq[2][28] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.024      ; 14.594     ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                       ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -6.522 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.935      ; 9.443      ;
; -6.496 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.891      ; 9.373      ;
; -6.492 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.939      ; 9.427      ;
; -6.490 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.935      ; 9.411      ;
; -6.466 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.895      ; 9.357      ;
; -6.460 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.939      ; 9.395      ;
; -6.412 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.937      ; 9.349      ;
; -6.393 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.952      ; 9.339      ;
; -6.386 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.893      ; 9.279      ;
; -6.383 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.906      ; 9.291      ;
; -6.380 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.937      ; 9.317      ;
; -6.367 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.908      ; 9.269      ;
; -6.361 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.952      ; 9.307      ;
; -6.357 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.862      ; 9.221      ;
; -6.355 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.936      ; 9.293      ;
; -6.351 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.906      ; 9.259      ;
; -6.329 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.892      ; 9.223      ;
; -6.323 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.936      ; 9.261      ;
; -6.309 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.936      ; 9.239      ;
; -6.283 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.892      ; 9.169      ;
; -6.277 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.936      ; 9.207      ;
; -6.166 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.935      ; 9.087      ;
; -6.136 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.939      ; 9.071      ;
; -6.056 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.937      ; 8.993      ;
; -6.037 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.952      ; 8.983      ;
; -6.027 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.906      ; 8.935      ;
; -5.999 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.936      ; 8.937      ;
; -5.953 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.936      ; 8.883      ;
; -3.362 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.608      ; 8.737      ;
; -3.334 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.251      ; 5.744      ;
; -3.321 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.251      ; 5.731      ;
; -3.294 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.604      ; 8.655      ;
; -3.233 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.575      ; 8.581      ;
; -3.213 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.606      ; 8.590      ;
; -3.155 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.605      ; 8.533      ;
; -3.109 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.605      ; 8.479      ;
; -3.080 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.130      ; 6.067      ;
; -3.048 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.130      ; 6.035      ;
; -3.002 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.659      ; 8.918      ;
; -2.974 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.251      ; 5.384      ;
; -2.972 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.663      ; 8.902      ;
; -2.971 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.621      ; 8.357      ;
; -2.892 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.661      ; 8.824      ;
; -2.873 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.676      ; 8.814      ;
; -2.863 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.630      ; 8.766      ;
; -2.835 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.660      ; 8.768      ;
; -2.807 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.715      ; 6.526      ;
; -2.789 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.660      ; 8.714      ;
; -2.786 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.987      ; 5.766      ;
; -2.773 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.987      ; 5.753      ;
; -2.763 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.988      ; 5.753      ;
; -2.750 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.988      ; 5.740      ;
; -2.750 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.989      ; 5.724      ;
; -2.747 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.989      ; 5.721      ;
; -2.747 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.130      ; 5.734      ;
; -2.652 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.799      ; 8.579      ;
; -2.619 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.920      ; 7.469      ;
; -2.618 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.716      ; 6.344      ;
; -2.607 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.718      ; 6.331      ;
; -2.607 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.799      ; 8.034      ;
; -2.604 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.086      ; 5.547      ;
; -2.589 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.207      ; 4.955      ;
; -2.583 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.997      ; 5.582      ;
; -2.555 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.028      ; 5.583      ;
; -2.543 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.030      ; 5.569      ;
; -2.542 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.028      ; 5.570      ;
; -2.523 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.685      ; 6.220      ;
; -2.516 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.715      ; 6.243      ;
; -2.502 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.714      ; 6.212      ;
; -2.496 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.027      ; 5.525      ;
; -2.495 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.030      ; 5.521      ;
; -2.483 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.027      ; 5.512      ;
; -2.467 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.027      ; 5.488      ;
; -2.434 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.027      ; 5.455      ;
; -2.426 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.987      ; 5.406      ;
; -2.426 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.107      ; 5.729      ;
; -2.413 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.107      ; 5.716      ;
; -2.403 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.988      ; 5.393      ;
; -2.398 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.026      ; 5.410      ;
; -2.391 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.989      ; 5.365      ;
; -2.378 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.043      ; 5.415      ;
; -2.374 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.043      ; 5.411      ;
; -2.356 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.080      ; 5.421      ;
; -2.339 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.920      ; 7.689      ;
; -2.268 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.026      ; 5.280      ;
; -2.235 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.658      ; 7.649      ;
; -2.212 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.945      ; 5.142      ;
; -2.147 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.078      ; 5.218      ;
; -2.142 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.997      ; 5.141      ;
; -2.074 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.656      ; 7.494      ;
; -2.066 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.107      ; 5.369      ;
; -2.047 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.943      ; 4.983      ;
; -2.046 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.657      ; 7.476      ;
; -2.019 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.658      ; 7.933      ;
; -2.016 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.944      ; 4.962      ;
; -1.989 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.776      ; 7.732      ;
; -1.979 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.063      ; 5.238      ;
; -1.792 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.080      ; 4.857      ;
; -1.791 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.656      ; 7.711      ;
; -1.769 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.657      ; 7.699      ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_sck'                                                                                                                   ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.012 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.182     ; 5.851      ;
; -5.012 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.182     ; 5.851      ;
; -5.012 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.182     ; 5.851      ;
; -5.012 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.182     ; 5.851      ;
; -5.012 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.182     ; 5.851      ;
; -5.012 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.182     ; 5.851      ;
; -5.012 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.182     ; 5.851      ;
; -5.012 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.182     ; 5.851      ;
; -5.004 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; -0.214     ; 5.811      ;
; -5.004 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.214     ; 5.811      ;
; -5.001 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.182     ; 5.840      ;
; -5.001 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.182     ; 5.840      ;
; -5.001 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.182     ; 5.840      ;
; -5.001 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.182     ; 5.840      ;
; -5.001 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.182     ; 5.840      ;
; -5.001 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.182     ; 5.840      ;
; -5.001 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.182     ; 5.840      ;
; -5.001 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.182     ; 5.840      ;
; -4.993 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; -0.214     ; 5.800      ;
; -4.993 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.214     ; 5.800      ;
; -4.972 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.256     ; 5.737      ;
; -4.972 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.256     ; 5.737      ;
; -4.972 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.256     ; 5.737      ;
; -4.972 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.256     ; 5.737      ;
; -4.972 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.256     ; 5.737      ;
; -4.972 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.256     ; 5.737      ;
; -4.961 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.256     ; 5.726      ;
; -4.961 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.256     ; 5.726      ;
; -4.961 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.256     ; 5.726      ;
; -4.961 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.256     ; 5.726      ;
; -4.961 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.256     ; 5.726      ;
; -4.961 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.256     ; 5.726      ;
; -4.957 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.139     ; 5.839      ;
; -4.946 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.139     ; 5.828      ;
; -4.942 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.182     ; 5.781      ;
; -4.942 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.182     ; 5.781      ;
; -4.942 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.182     ; 5.781      ;
; -4.942 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.182     ; 5.781      ;
; -4.942 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.182     ; 5.781      ;
; -4.942 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.182     ; 5.781      ;
; -4.942 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.182     ; 5.781      ;
; -4.942 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.182     ; 5.781      ;
; -4.942 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.166     ; 5.797      ;
; -4.942 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.166     ; 5.797      ;
; -4.942 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.166     ; 5.797      ;
; -4.942 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.166     ; 5.797      ;
; -4.942 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.166     ; 5.797      ;
; -4.934 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.214     ; 5.741      ;
; -4.934 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; -0.214     ; 5.741      ;
; -4.931 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.166     ; 5.786      ;
; -4.931 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.166     ; 5.786      ;
; -4.931 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.166     ; 5.786      ;
; -4.931 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.166     ; 5.786      ;
; -4.931 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.166     ; 5.786      ;
; -4.902 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.256     ; 5.667      ;
; -4.902 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.256     ; 5.667      ;
; -4.902 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.256     ; 5.667      ;
; -4.902 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.256     ; 5.667      ;
; -4.902 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.256     ; 5.667      ;
; -4.902 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.256     ; 5.667      ;
; -4.887 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.139     ; 5.769      ;
; -4.885 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.758      ;
; -4.885 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.758      ;
; -4.885 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.758      ;
; -4.885 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.758      ;
; -4.885 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.758      ;
; -4.885 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.758      ;
; -4.885 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.758      ;
; -4.885 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.758      ;
; -4.885 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.758      ;
; -4.885 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.758      ;
; -4.885 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.758      ;
; -4.885 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.758      ;
; -4.885 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.758      ;
; -4.885 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.758      ;
; -4.885 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.758      ;
; -4.885 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.758      ;
; -4.874 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.747      ;
; -4.874 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.747      ;
; -4.874 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.747      ;
; -4.874 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.747      ;
; -4.874 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.747      ;
; -4.874 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.747      ;
; -4.874 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.747      ;
; -4.874 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.747      ;
; -4.874 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.747      ;
; -4.874 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.747      ;
; -4.874 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.747      ;
; -4.874 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.747      ;
; -4.874 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.747      ;
; -4.874 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.747      ;
; -4.874 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.747      ;
; -4.874 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.747      ;
; -4.872 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.166     ; 5.727      ;
; -4.872 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.166     ; 5.727      ;
; -4.872 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.166     ; 5.727      ;
; -4.872 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.166     ; 5.727      ;
; -4.872 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.166     ; 5.727      ;
; -4.815 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.688      ;
; -4.815 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.148     ; 5.688      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_10mhz'                                                                                                        ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -4.656 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.215     ; 5.442      ;
; -4.656 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.215     ; 5.442      ;
; -4.656 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.215     ; 5.442      ;
; -4.656 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.197     ; 5.460      ;
; -4.656 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.197     ; 5.460      ;
; -4.656 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.197     ; 5.460      ;
; -4.656 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.215     ; 5.442      ;
; -4.656 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.215     ; 5.442      ;
; -4.656 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.215     ; 5.442      ;
; -4.656 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.215     ; 5.442      ;
; -4.656 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.215     ; 5.442      ;
; -4.656 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.215     ; 5.442      ;
; -4.626 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 5.434      ;
; -4.624 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.197     ; 5.428      ;
; -4.624 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.215     ; 5.410      ;
; -4.624 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.215     ; 5.410      ;
; -4.624 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.215     ; 5.410      ;
; -4.624 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.197     ; 5.428      ;
; -4.624 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.215     ; 5.410      ;
; -4.624 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.215     ; 5.410      ;
; -4.624 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.215     ; 5.410      ;
; -4.624 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.215     ; 5.410      ;
; -4.624 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.197     ; 5.428      ;
; -4.624 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.215     ; 5.410      ;
; -4.624 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.215     ; 5.410      ;
; -4.605 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 5.411      ;
; -4.605 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 5.411      ;
; -4.605 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 5.411      ;
; -4.594 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 5.402      ;
; -4.573 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 5.379      ;
; -4.573 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 5.379      ;
; -4.573 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 5.379      ;
; -4.443 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.201     ; 5.243      ;
; -4.443 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.201     ; 5.243      ;
; -4.443 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.201     ; 5.243      ;
; -4.443 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.201     ; 5.243      ;
; -4.443 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.201     ; 5.243      ;
; -4.443 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.201     ; 5.243      ;
; -4.443 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.183     ; 5.261      ;
; -4.443 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.201     ; 5.243      ;
; -4.443 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.183     ; 5.261      ;
; -4.443 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.183     ; 5.261      ;
; -4.443 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.201     ; 5.243      ;
; -4.443 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.201     ; 5.243      ;
; -4.417 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.201     ; 5.217      ;
; -4.417 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.201     ; 5.217      ;
; -4.417 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.201     ; 5.217      ;
; -4.417 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.201     ; 5.217      ;
; -4.417 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.201     ; 5.217      ;
; -4.417 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.201     ; 5.217      ;
; -4.417 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.183     ; 5.235      ;
; -4.417 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.183     ; 5.235      ;
; -4.417 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.183     ; 5.235      ;
; -4.417 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.201     ; 5.217      ;
; -4.417 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.201     ; 5.217      ;
; -4.417 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.201     ; 5.217      ;
; -4.413 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.179     ; 5.235      ;
; -4.392 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.181     ; 5.212      ;
; -4.392 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.181     ; 5.212      ;
; -4.392 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.181     ; 5.212      ;
; -4.387 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.179     ; 5.209      ;
; -4.366 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.181     ; 5.186      ;
; -4.366 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.181     ; 5.186      ;
; -4.366 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.181     ; 5.186      ;
; -4.300 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.215     ; 5.086      ;
; -4.300 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.215     ; 5.086      ;
; -4.300 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.215     ; 5.086      ;
; -4.300 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.215     ; 5.086      ;
; -4.300 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.215     ; 5.086      ;
; -4.300 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.215     ; 5.086      ;
; -4.300 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.197     ; 5.104      ;
; -4.300 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.197     ; 5.104      ;
; -4.300 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.197     ; 5.104      ;
; -4.300 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.215     ; 5.086      ;
; -4.300 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.215     ; 5.086      ;
; -4.300 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.215     ; 5.086      ;
; -4.270 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 5.078      ;
; -4.249 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 5.055      ;
; -4.249 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 5.055      ;
; -4.249 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 5.055      ;
; -4.224 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.097     ; 5.128      ;
; -4.224 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.097     ; 5.128      ;
; -4.224 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.097     ; 5.128      ;
; -4.224 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.097     ; 5.128      ;
; -4.224 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 5.146      ;
; -4.224 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 5.146      ;
; -4.224 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.097     ; 5.128      ;
; -4.224 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.097     ; 5.128      ;
; -4.224 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 5.146      ;
; -4.224 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.097     ; 5.128      ;
; -4.224 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.097     ; 5.128      ;
; -4.224 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.097     ; 5.128      ;
; -4.214 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 5.020      ;
; -4.204 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.077     ; 5.128      ;
; -4.194 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.075     ; 5.120      ;
; -4.182 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.988      ;
; -4.173 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.077     ; 5.097      ;
; -4.173 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.077     ; 5.097      ;
; -4.173 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.077     ; 5.097      ;
; -4.156 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.201     ; 4.956      ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_ce[0]'                                                                                                                                                                                                              ;
+--------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                                                ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -4.246 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.417     ; 3.367      ;
; -4.153 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.327     ; 3.364      ;
; -4.135 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.249     ; 3.377      ;
; -4.097 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.417     ; 3.218      ;
; -4.031 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.532     ; 3.037      ;
; -4.017 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.238     ; 3.270      ;
; -4.004 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.327     ; 3.215      ;
; -3.997 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.532     ; 3.003      ;
; -3.983 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.238     ; 3.236      ;
; -3.949 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.249     ; 3.191      ;
; -3.907 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.291     ; 3.107      ;
; -3.907 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.351     ; 3.094      ;
; -3.887 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.328     ; 3.050      ;
; -3.886 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.299     ; 3.078      ;
; -3.878 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.325     ; 3.044      ;
; -3.873 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.257     ; 3.107      ;
; -3.866 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.276     ; 3.081      ;
; -3.866 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.276     ; 3.081      ;
; -3.866 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.539     ; 2.733      ;
; -3.866 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.539     ; 2.733      ;
; -3.866 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.539     ; 2.733      ;
; -3.866 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.539     ; 2.733      ;
; -3.866 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.539     ; 2.733      ;
; -3.866 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.539     ; 2.733      ;
; -3.866 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.539     ; 2.733      ;
; -3.866 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.539     ; 2.733      ;
; -3.866 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.539     ; 2.733      ;
; -3.866 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.539     ; 2.733      ;
; -3.866 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.539     ; 2.733      ;
; -3.866 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.539     ; 2.733      ;
; -3.859 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.312     ; 3.038      ;
; -3.859 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.312     ; 3.038      ;
; -3.859 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.312     ; 3.038      ;
; -3.859 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.312     ; 3.038      ;
; -3.859 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.312     ; 3.038      ;
; -3.859 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.312     ; 3.038      ;
; -3.847 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.271     ; 3.067      ;
; -3.847 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.271     ; 3.067      ;
; -3.842 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.292     ; 3.041      ;
; -3.832 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.332     ; 2.991      ;
; -3.823 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.424     ; 2.805      ;
; -3.823 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.424     ; 2.805      ;
; -3.823 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.424     ; 2.805      ;
; -3.823 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.424     ; 2.805      ;
; -3.823 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.424     ; 2.805      ;
; -3.823 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.424     ; 2.805      ;
; -3.823 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.424     ; 2.805      ;
; -3.823 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.424     ; 2.805      ;
; -3.823 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.424     ; 2.805      ;
; -3.823 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.424     ; 2.805      ;
; -3.823 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.424     ; 2.805      ;
; -3.823 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.424     ; 2.805      ;
; -3.823 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.276     ; 3.038      ;
; -3.823 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.276     ; 3.038      ;
; -3.817 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.260     ; 3.048      ;
; -3.817 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.260     ; 3.048      ;
; -3.813 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.271     ; 3.033      ;
; -3.813 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.271     ; 3.033      ;
; -3.807 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.539     ; 2.674      ;
; -3.807 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.539     ; 2.674      ;
; -3.807 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.539     ; 2.674      ;
; -3.807 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.539     ; 2.674      ;
; -3.807 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.539     ; 2.674      ;
; -3.807 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.539     ; 2.674      ;
; -3.807 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.539     ; 2.674      ;
; -3.807 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.539     ; 2.674      ;
; -3.807 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.539     ; 2.674      ;
; -3.807 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.539     ; 2.674      ;
; -3.807 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.539     ; 2.674      ;
; -3.807 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.539     ; 2.674      ;
; -3.803 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.249     ; 3.045      ;
; -3.803 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.238     ; 3.056      ;
; -3.800 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.249     ; 3.042      ;
; -3.791 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.257     ; 3.025      ;
; -3.791 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.257     ; 3.025      ;
; -3.789 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.276     ; 3.004      ;
; -3.789 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.276     ; 3.004      ;
; -3.784 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.227     ; 3.048      ;
; -3.784 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.227     ; 3.048      ;
; -3.783 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.260     ; 3.014      ;
; -3.783 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.260     ; 3.014      ;
; -3.777 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.334     ; 2.849      ;
; -3.777 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.334     ; 2.849      ;
; -3.777 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.334     ; 2.849      ;
; -3.777 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.334     ; 2.849      ;
; -3.777 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.334     ; 2.849      ;
; -3.777 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.334     ; 2.849      ;
; -3.777 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.334     ; 2.849      ;
; -3.777 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.334     ; 2.849      ;
; -3.777 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.334     ; 2.849      ;
; -3.777 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.334     ; 2.849      ;
; -3.777 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.334     ; 2.849      ;
; -3.777 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.334     ; 2.849      ;
; -3.777 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.334     ; 2.849      ;
; -3.777 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.334     ; 2.849      ;
; -3.777 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.334     ; 2.849      ;
; -3.777 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.334     ; 2.849      ;
; -3.777 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.334     ; 2.849      ;
; -3.777 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.334     ; 2.849      ;
; -3.777 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.334     ; 2.849      ;
+--------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_slave:spi_slave_rx_inst|done'                                                                                                 ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -3.443 ; nnrx[1]   ; rx_freq[1][28]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.273      ;
; -3.443 ; nnrx[1]   ; rx_freq[1][27]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.273      ;
; -3.443 ; nnrx[1]   ; rx_freq[1][20]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.273      ;
; -3.443 ; nnrx[1]   ; rx_freq[1][26]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.273      ;
; -3.443 ; nnrx[1]   ; rx_freq[1][25]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.273      ;
; -3.443 ; nnrx[1]   ; rx_freq[1][19]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.273      ;
; -3.443 ; nnrx[1]   ; rx_freq[1][24]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.273      ;
; -3.443 ; nnrx[1]   ; rx_freq[1][23]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.273      ;
; -3.443 ; nnrx[1]   ; rx_freq[1][18]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.273      ;
; -3.443 ; nnrx[1]   ; rx_freq[1][31]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.273      ;
; -3.443 ; nnrx[1]   ; rx_freq[1][22]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.273      ;
; -3.443 ; nnrx[1]   ; rx_freq[1][30]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.273      ;
; -3.443 ; nnrx[1]   ; rx_freq[1][29]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.273      ;
; -3.443 ; nnrx[1]   ; rx_freq[1][21]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.273      ;
; -3.431 ; nnrx[1]   ; rx_freq[1][5]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.263      ;
; -3.431 ; nnrx[1]   ; rx_freq[1][6]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.263      ;
; -3.431 ; nnrx[1]   ; rx_freq[1][9]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.263      ;
; -3.431 ; nnrx[1]   ; rx_freq[1][10]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.263      ;
; -3.431 ; nnrx[1]   ; rx_freq[1][11]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.263      ;
; -3.431 ; nnrx[1]   ; rx_freq[1][12]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.263      ;
; -3.431 ; nnrx[1]   ; rx_freq[1][7]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.263      ;
; -3.431 ; nnrx[1]   ; rx_freq[1][8]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.263      ;
; -3.431 ; nnrx[1]   ; rx_freq[1][4]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.263      ;
; -3.431 ; nnrx[1]   ; rx_freq[1][3]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.263      ;
; -3.431 ; nnrx[1]   ; rx_freq[1][2]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.263      ;
; -3.431 ; nnrx[1]   ; rx_freq[1][1]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.263      ;
; -3.431 ; nnrx[1]   ; rx_freq[1][0]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.263      ;
; -3.431 ; nnrx[1]   ; rx_freq[1][17]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.263      ;
; -3.431 ; nnrx[1]   ; rx_freq[1][16]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.263      ;
; -3.431 ; nnrx[1]   ; rx_freq[1][15]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.263      ;
; -3.431 ; nnrx[1]   ; rx_freq[1][14]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.263      ;
; -3.431 ; nnrx[1]   ; rx_freq[1][13]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.263      ;
; -3.407 ; nnrx[1]   ; rx_freq[1][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.235      ;
; -3.407 ; nnrx[1]   ; rx_freq[1][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.235      ;
; -3.407 ; nnrx[1]   ; rx_freq[1][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.235      ;
; -3.407 ; nnrx[1]   ; rx_freq[1][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.235      ;
; -3.407 ; nnrx[1]   ; rx_freq[1][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.235      ;
; -3.407 ; nnrx[1]   ; rx_freq[1][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.235      ;
; -3.407 ; nnrx[1]   ; rx_freq[1][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.235      ;
; -3.407 ; nnrx[1]   ; rx_freq[1][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.235      ;
; -3.407 ; nnrx[1]   ; rx_freq[1][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.235      ;
; -3.407 ; nnrx[1]   ; rx_freq[1][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.235      ;
; -3.407 ; nnrx[1]   ; rx_freq[1][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.235      ;
; -3.407 ; nnrx[1]   ; rx_freq[1][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.235      ;
; -3.407 ; nnrx[1]   ; rx_freq[1][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.235      ;
; -3.407 ; nnrx[1]   ; rx_freq[1][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.235      ;
; -3.407 ; nnrx[1]   ; rx_freq[1][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.235      ;
; -3.407 ; nnrx[1]   ; rx_freq[1][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.235      ;
; -3.407 ; nnrx[1]   ; rx_freq[1][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.235      ;
; -3.407 ; nnrx[1]   ; rx_freq[1][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.235      ;
; -3.330 ; nnrx[1]   ; rx_freq[1][23]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.158      ;
; -3.330 ; nnrx[1]   ; rx_freq[1][18]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.158      ;
; -3.330 ; nnrx[1]   ; rx_freq[1][26]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.158      ;
; -3.330 ; nnrx[1]   ; rx_freq[1][19]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.158      ;
; -3.330 ; nnrx[1]   ; rx_freq[1][20]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.158      ;
; -3.330 ; nnrx[1]   ; rx_freq[1][21]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.158      ;
; -3.330 ; nnrx[1]   ; rx_freq[1][22]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.158      ;
; -3.330 ; nnrx[1]   ; rx_freq[1][24]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.158      ;
; -3.330 ; nnrx[1]   ; rx_freq[1][25]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.158      ;
; -3.330 ; nnrx[1]   ; rx_freq[1][31]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.158      ;
; -3.330 ; nnrx[1]   ; rx_freq[1][30]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.158      ;
; -3.330 ; nnrx[1]   ; rx_freq[1][29]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.158      ;
; -3.330 ; nnrx[1]   ; rx_freq[1][28]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.158      ;
; -3.330 ; nnrx[1]   ; rx_freq[1][27]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.158      ;
; -3.257 ; nnrx[0]   ; rx_freq[1][26]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.087      ;
; -3.257 ; nnrx[0]   ; rx_freq[1][29]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.087      ;
; -3.257 ; nnrx[0]   ; rx_freq[1][28]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.087      ;
; -3.257 ; nnrx[0]   ; rx_freq[1][27]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.087      ;
; -3.257 ; nnrx[0]   ; rx_freq[1][21]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.087      ;
; -3.257 ; nnrx[0]   ; rx_freq[1][20]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.087      ;
; -3.257 ; nnrx[0]   ; rx_freq[1][30]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.087      ;
; -3.257 ; nnrx[0]   ; rx_freq[1][19]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.087      ;
; -3.257 ; nnrx[0]   ; rx_freq[1][25]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.087      ;
; -3.257 ; nnrx[0]   ; rx_freq[1][24]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.087      ;
; -3.257 ; nnrx[0]   ; rx_freq[1][22]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.087      ;
; -3.257 ; nnrx[0]   ; rx_freq[1][31]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.087      ;
; -3.257 ; nnrx[0]   ; rx_freq[1][18]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.087      ;
; -3.257 ; nnrx[0]   ; rx_freq[1][23]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.422     ; 3.087      ;
; -3.245 ; nnrx[0]   ; rx_freq[1][13]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.077      ;
; -3.245 ; nnrx[0]   ; rx_freq[1][11]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.077      ;
; -3.245 ; nnrx[0]   ; rx_freq[1][5]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.077      ;
; -3.245 ; nnrx[0]   ; rx_freq[1][12]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.077      ;
; -3.245 ; nnrx[0]   ; rx_freq[1][6]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.077      ;
; -3.245 ; nnrx[0]   ; rx_freq[1][14]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.077      ;
; -3.245 ; nnrx[0]   ; rx_freq[1][10]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.077      ;
; -3.245 ; nnrx[0]   ; rx_freq[1][9]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.077      ;
; -3.245 ; nnrx[0]   ; rx_freq[1][15]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.077      ;
; -3.245 ; nnrx[0]   ; rx_freq[1][4]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.077      ;
; -3.245 ; nnrx[0]   ; rx_freq[1][8]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.077      ;
; -3.245 ; nnrx[0]   ; rx_freq[1][7]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.077      ;
; -3.245 ; nnrx[0]   ; rx_freq[1][16]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.077      ;
; -3.245 ; nnrx[0]   ; rx_freq[1][3]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.077      ;
; -3.245 ; nnrx[0]   ; rx_freq[1][2]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.077      ;
; -3.245 ; nnrx[0]   ; rx_freq[1][17]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.077      ;
; -3.245 ; nnrx[0]   ; rx_freq[1][0]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.077      ;
; -3.245 ; nnrx[0]   ; rx_freq[1][1]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.420     ; 3.077      ;
; -3.221 ; nnrx[0]   ; rx_freq[1][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.049      ;
; -3.221 ; nnrx[0]   ; rx_freq[1][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.049      ;
; -3.221 ; nnrx[0]   ; rx_freq[1][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.049      ;
; -3.221 ; nnrx[0]   ; rx_freq[1][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.424     ; 3.049      ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                               ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.105 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.390      ; 1.237      ;
; 0.107 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.350      ; 1.199      ;
; 0.115 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.333      ; 1.190      ;
; 0.119 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.333      ; 1.194      ;
; 0.150 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.335      ; 1.227      ;
; 0.152 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.350      ; 1.244      ;
; 0.155 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.340      ; 1.237      ;
; 0.165 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.333      ; 1.240      ;
; 0.170 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.318      ; 1.230      ;
; 0.174 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.319      ; 1.235      ;
; 0.185 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.310      ; 1.237      ;
; 0.188 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.310      ; 1.240      ;
; 0.199 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.296      ; 1.237      ;
; 0.208 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.284      ; 1.234      ;
; 0.208 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.290      ; 1.240      ;
; 0.212 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.284      ; 1.238      ;
; 0.224 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.271      ; 1.237      ;
; 0.253 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.243      ; 1.238      ;
; 0.256 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.243      ; 1.241      ;
; 0.273 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.222      ; 1.237      ;
; 0.301 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.195      ; 1.238      ;
; 0.303 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.195      ; 1.240      ;
; 0.336 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[30]                                   ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[30]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.452      ; 1.000      ;
; 0.360 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[29]                                   ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[29]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.452      ; 1.024      ;
; 0.373 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.235      ; 0.820      ;
; 0.377 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.121      ; 1.240      ;
; 0.379 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.114      ; 1.235      ;
; 0.380 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.121      ; 1.243      ;
; 0.381 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.114      ; 1.237      ;
; 0.404 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.271      ; 1.417      ;
; 0.445 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.327      ; 0.984      ;
; 0.448 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[30]                      ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[30]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.355      ; 1.015      ;
; 0.464 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[9]                                   ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[9]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.340      ; 1.016      ;
; 0.471 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[36]                      ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[36]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.355      ; 1.038      ;
; 0.473 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[19]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[19]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.535      ; 1.220      ;
; 0.476 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.746      ;
; 0.479 ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479 ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.480 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480 ; receiver:NRX[2].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[2].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480 ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.481 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481 ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.482 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.746      ;
; 0.482 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.284      ; 0.978      ;
; 0.498 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.108      ; 0.818      ;
; 0.500 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.108      ; 0.820      ;
; 0.500 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.106      ; 0.818      ;
; 0.501 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[16]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[16]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.535      ; 1.248      ;
; 0.502 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.106      ; 0.820      ;
; 0.509 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.235      ; 0.956      ;
; 0.510 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[13]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[13]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.535      ; 1.257      ;
; 0.511 ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|Z[12][0]                                                                               ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|Z[13][2]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.778      ;
; 0.520 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[0]                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.061      ; 0.793      ;
; 0.521 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.061      ; 0.794      ;
; 0.522 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.061      ; 0.795      ;
; 0.522 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.061      ; 0.795      ;
; 0.522 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.061      ; 0.795      ;
; 0.523 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.061      ; 0.796      ;
; 0.523 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.061      ; 0.796      ;
; 0.523 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.793      ;
; 0.523 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.793      ;
; 0.524 ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[4][0]                                                                                ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[5][0]                                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.793      ;
; 0.524 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[0] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.061      ; 0.797      ;
; 0.524 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.793      ;
; 0.524 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[5] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.794      ;
; 0.524 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.794      ;
; 0.524 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.794      ;
; 0.524 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.794      ;
; 0.524 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.794      ;
; 0.524 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.794      ;
; 0.524 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.794      ;
; 0.524 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.794      ;
; 0.524 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.793      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_sck'                                                                                                                      ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.211 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[2]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.446      ; 3.899      ;
; 0.211 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[12]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.446      ; 3.899      ;
; 0.211 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[11]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.446      ; 3.899      ;
; 0.211 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.446      ; 3.899      ;
; 0.211 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[37]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.446      ; 3.899      ;
; 0.211 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[3]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.446      ; 3.899      ;
; 0.211 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[13]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.446      ; 3.899      ;
; 0.211 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[0]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.446      ; 3.899      ;
; 0.270 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[38]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.410      ; 3.922      ;
; 0.270 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[7]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.410      ; 3.922      ;
; 0.270 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[41]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.410      ; 3.922      ;
; 0.270 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[40]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.410      ; 3.922      ;
; 0.270 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.410      ; 3.922      ;
; 0.270 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[6]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.410      ; 3.922      ;
; 0.270 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[5]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.410      ; 3.922      ;
; 0.270 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[42]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.410      ; 3.922      ;
; 0.270 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[4]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.410      ; 3.922      ;
; 0.270 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[15]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.410      ; 3.922      ;
; 0.274 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[2]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.456      ; 3.972      ;
; 0.274 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[1]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.456      ; 3.972      ;
; 0.274 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[0]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.456      ; 3.972      ;
; 0.274 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[6]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.456      ; 3.972      ;
; 0.274 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[3]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.456      ; 3.972      ;
; 0.274 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[5]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.456      ; 3.972      ;
; 0.274 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[4]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.456      ; 3.972      ;
; 0.274 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|done      ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.456      ; 3.972      ;
; 0.330 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[21]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.454      ; 4.026      ;
; 0.391 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[8]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.394      ; 4.027      ;
; 0.391 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[27]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.394      ; 4.027      ;
; 0.391 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[30]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.394      ; 4.027      ;
; 0.391 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[23]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.394      ; 4.027      ;
; 0.391 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[29]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.394      ; 4.027      ;
; 0.391 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[31]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.394      ; 4.027      ;
; 0.391 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[28]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.394      ; 4.027      ;
; 0.391 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[10]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.394      ; 4.027      ;
; 0.391 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[9]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.394      ; 4.027      ;
; 0.391 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[22]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.394      ; 4.027      ;
; 0.391 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[24]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.394      ; 4.027      ;
; 0.391 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[26]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.394      ; 4.027      ;
; 0.391 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[25]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.394      ; 4.027      ;
; 0.391 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[1]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.394      ; 4.027      ;
; 0.428 ; spi_slave:spi_slave_rx_inst|rreg[35] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 0.000        ; 0.162      ; 0.802      ;
; 0.429 ; spi_slave:spi_slave_rx_inst|rreg[33] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 0.000        ; 0.162      ; 0.803      ;
; 0.430 ; spi_slave:spi_slave_rx_inst|rreg[34] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 0.000        ; 0.162      ; 0.804      ;
; 0.478 ; spi_slave:spi_slave_rx_inst|rreg[42] ; spi_slave:spi_slave_rx_inst|rdata[43] ; spi_sck      ; spi_sck     ; 0.000        ; 0.103      ; 0.793      ;
; 0.486 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[19]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.419      ; 4.147      ;
; 0.486 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[20]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.419      ; 4.147      ;
; 0.486 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[17]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.419      ; 4.147      ;
; 0.486 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[14]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.419      ; 4.147      ;
; 0.486 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[18]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.419      ; 4.147      ;
; 0.489 ; spi_slave:spi_slave_rx_inst|rreg[41] ; spi_slave:spi_slave_rx_inst|rdata[42] ; spi_sck      ; spi_sck     ; 0.000        ; 0.103      ; 0.804      ;
; 0.509 ; spi_slave:spi_slave_rx_inst|rreg[29] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 0.000        ; 0.082      ; 0.803      ;
; 0.511 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.249      ; 4.002      ;
; 0.511 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.249      ; 4.002      ;
; 0.511 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.249      ; 4.002      ;
; 0.511 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[36]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.249      ; 4.002      ;
; 0.511 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[33]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.249      ; 4.002      ;
; 0.530 ; spi_slave:spi_slave_rx_inst|rreg[40] ; spi_slave:spi_slave_rx_inst|rreg[41]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.795      ;
; 0.530 ; spi_slave:spi_slave_rx_inst|rreg[39] ; spi_slave:spi_slave_rx_inst|rreg[40]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.795      ;
; 0.534 ; spi_slave:spi_slave_rx_inst|rreg[29] ; spi_slave:spi_slave_rx_inst|rreg[30]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.801      ;
; 0.536 ; spi_slave:spi_slave_rx_inst|rreg[33] ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 0.802      ;
; 0.537 ; spi_slave:spi_slave_rx_inst|rreg[35] ; spi_slave:spi_slave_rx_inst|rreg[36]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 0.803      ;
; 0.537 ; spi_slave:spi_slave_rx_inst|rreg[34] ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 0.803      ;
; 0.537 ; spi_slave:spi_slave_rx_inst|rreg[12] ; spi_slave:spi_slave_rx_inst|rreg[13]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 0.803      ;
; 0.539 ; spi_slave:spi_slave_rx_inst|rreg[41] ; spi_slave:spi_slave_rx_inst|rreg[42]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.804      ;
; 0.552 ; spi_slave:spi_slave_rx_inst|rreg[25] ; spi_slave:spi_slave_rx_inst|rreg[26]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.819      ;
; 0.552 ; spi_slave:spi_slave_rx_inst|rreg[30] ; spi_slave:spi_slave_rx_inst|rreg[31]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.819      ;
; 0.553 ; spi_slave:spi_slave_rx_inst|rreg[23] ; spi_slave:spi_slave_rx_inst|rreg[24]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.820      ;
; 0.554 ; spi_slave:spi_slave_rx_inst|rreg[26] ; spi_slave:spi_slave_rx_inst|rreg[27]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.821      ;
; 0.555 ; spi_slave:spi_slave_rx_inst|rreg[4]  ; spi_slave:spi_slave_rx_inst|rreg[5]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.820      ;
; 0.563 ; spi_slave:spi_slave_rx_inst|rreg[12] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 0.000        ; 0.028      ; 0.803      ;
; 0.580 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rdata[42] ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.448      ; 4.270      ;
; 0.580 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rdata[43] ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.448      ; 4.270      ;
; 0.581 ; spi_slave:spi_slave_rx_inst|rreg[0]  ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.028      ; 0.821      ;
; 0.600 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[11]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.446      ; 3.788      ;
; 0.600 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[37]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.446      ; 3.788      ;
; 0.600 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[3]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.446      ; 3.788      ;
; 0.600 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[2]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.446      ; 3.788      ;
; 0.600 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.446      ; 3.788      ;
; 0.600 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[13]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.446      ; 3.788      ;
; 0.600 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[12]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.446      ; 3.788      ;
; 0.600 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[0]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.446      ; 3.788      ;
; 0.624 ; spi_slave:spi_slave_rx_inst|rreg[32] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 0.000        ; 0.162      ; 0.998      ;
; 0.638 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.427      ; 4.307      ;
; 0.638 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.427      ; 4.307      ;
; 0.638 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.427      ; 4.307      ;
; 0.638 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.427      ; 4.307      ;
; 0.638 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.427      ; 4.307      ;
; 0.638 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.427      ; 4.307      ;
; 0.638 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.427      ; 4.307      ;
; 0.638 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.427      ; 4.307      ;
; 0.638 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.427      ; 4.307      ;
; 0.638 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.427      ; 4.307      ;
; 0.638 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.427      ; 4.307      ;
; 0.638 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.427      ; 4.307      ;
; 0.638 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.427      ; 4.307      ;
; 0.638 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.427      ; 4.307      ;
; 0.638 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.427      ; 4.307      ;
; 0.638 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.427      ; 4.307      ;
; 0.643 ; spi_slave:spi_slave_rx_inst|rreg[36] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 0.000        ; 0.162      ; 1.017      ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_ce[0]'                                                                                                                                                                                                                                                                                                         ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.441 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.153      ; 0.806      ;
; 0.476 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.746      ;
; 0.476 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.746      ;
; 0.476 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.148      ; 0.836      ;
; 0.476 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.746      ;
; 0.476 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.746      ;
; 0.476 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.480 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.054      ; 0.746      ;
; 0.480 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.054      ; 0.746      ;
; 0.480 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.054      ; 0.746      ;
; 0.480 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.054      ; 0.746      ;
; 0.480 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.054      ; 0.746      ;
; 0.508 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.777      ;
; 0.541 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.811      ;
; 0.559 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.207      ; 0.978      ;
; 0.580 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.017      ; 0.809      ;
; 0.648 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.918      ;
; 0.652 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.153      ; 1.017      ;
; 0.662 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.111      ; 0.985      ;
; 0.662 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.160      ; 1.034      ;
; 0.672 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.149      ; 1.033      ;
; 0.706 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.153      ; 1.071      ;
; 0.708 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.071      ; 0.991      ;
; 0.733 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.017      ; 0.962      ;
; 0.745 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.070      ; 1.027      ;
; 0.746 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.207      ; 1.165      ;
; 0.747 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.017      ; 0.976      ;
; 0.781 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.055      ; 1.048      ;
; 0.783 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.024      ; 1.019      ;
; 0.788 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.017      ; 1.017      ;
; 0.811 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 1.081      ;
; 0.815 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 1.085      ;
; 0.825 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.106      ; 1.185      ;
; 0.827 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.044      ; 1.083      ;
; 0.837 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.159      ; 1.208      ;
; 0.837 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.005      ; 1.054      ;
; 0.838 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.115      ; 1.207      ;
; 0.847 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 1.115      ;
; 0.857 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.115      ; 1.226      ;
; 0.859 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.115      ; 1.228      ;
; 0.867 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 1.135      ;
; 0.874 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.148      ; 1.234      ;
; 0.877 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.017      ; 1.106      ;
; 0.883 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.106      ; 1.243      ;
; 0.886 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 1.156      ;
; 0.886 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 1.155      ;
; 0.894 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.074      ; 1.222      ;
; 0.903 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 1.172      ;
; 0.904 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.074      ; 1.232      ;
; 0.911 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.025      ; 1.148      ;
; 0.911 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.106      ; 1.271      ;
; 0.919 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.012      ; 1.185      ;
; 0.927 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.012      ; 1.193      ;
; 0.937 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.012      ; 1.203      ;
; 0.946 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.191      ; 1.349      ;
; 0.948 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.012      ; 1.214      ;
; 0.948 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.083      ; 1.243      ;
; 0.948 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.070      ; 1.230      ;
; 0.951 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.008      ; 1.171      ;
; 0.957 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.141      ; 1.310      ;
; 0.969 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.070      ; 1.251      ;
; 0.974 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.022      ; 1.208      ;
; 0.976 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.172      ; 1.360      ;
; 0.976 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.172      ; 1.360      ;
; 0.991 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.152      ; 1.355      ;
; 0.994 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.160      ; 1.366      ;
; 0.994 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.044      ; 1.250      ;
; 0.996 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.152      ; 1.360      ;
; 0.999 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.086      ; 1.297      ;
; 1.002 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.098      ; 1.312      ;
; 1.005 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.012      ; 1.271      ;
; 1.005 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.121      ; 1.338      ;
; 1.006 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.083      ; 1.301      ;
; 1.009 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.172      ; 1.393      ;
; 1.010 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.141      ; 1.363      ;
; 1.010 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.172      ; 1.394      ;
; 1.021 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.004      ; 1.279      ;
; 1.024 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 1.285      ;
; 1.030 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.172      ; 1.414      ;
; 1.031 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.172      ; 1.415      ;
; 1.032 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.145      ; 1.389      ;
; 1.032 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.075      ; 1.319      ;
; 1.034 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.083      ; 1.329      ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_10mhz'                                                                                                                                                                   ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; 0.454 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.466 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 0.758      ;
; 0.502 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 0.794      ;
; 0.508 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 0.800      ;
; 0.637 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.713      ; 3.853      ;
; 0.644 ; ad9866:ad9866_inst|dut2_data[11]                   ; ad9866:ad9866_inst|dut2_data[12]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.935      ;
; 0.645 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.078      ; 0.935      ;
; 0.645 ; ad9866:ad9866_inst|dut2_data[10]                   ; ad9866:ad9866_inst|dut2_data[11]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.936      ;
; 0.645 ; ad9866:ad9866_inst|dut2_data[7]                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.078      ; 0.935      ;
; 0.646 ; ad9866:ad9866_inst|dut2_data[8]                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.078      ; 0.936      ;
; 0.654 ; rx_gain[3]                                         ; prev_rx_gain[3]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.863      ; 1.759      ;
; 0.736 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.028      ;
; 0.737 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.029      ;
; 0.737 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.029      ;
; 0.737 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.029      ;
; 0.738 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.030      ;
; 0.738 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.030      ;
; 0.738 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.030      ;
; 0.739 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.031      ;
; 0.739 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.031      ;
; 0.739 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.031      ;
; 0.740 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.741 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.033      ;
; 0.741 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.033      ;
; 0.741 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.033      ;
; 0.742 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.034      ;
; 0.743 ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut2_data[1]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.035      ;
; 0.744 ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.078      ; 1.034      ;
; 0.745 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.078      ; 1.035      ;
; 0.745 ; ad9866:ad9866_inst|dut2_data[6]                    ; ad9866:ad9866_inst|dut2_data[7]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.078      ; 1.035      ;
; 0.746 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.037      ;
; 0.746 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.037      ;
; 0.746 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.037      ;
; 0.746 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.037      ;
; 0.746 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.037      ;
; 0.747 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.039      ;
; 0.748 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.040      ;
; 0.750 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.042      ;
; 0.750 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.041      ;
; 0.750 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.042      ;
; 0.750 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.042      ;
; 0.763 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.055      ;
; 0.765 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.056      ;
; 0.766 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.058      ;
; 0.773 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.065      ;
; 0.779 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.071      ;
; 0.795 ; rx_gain[2]                                         ; prev_rx_gain[2]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.863      ; 1.900      ;
; 0.819 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.111      ;
; 0.821 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.112      ;
; 0.823 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.115      ;
; 0.824 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.115      ;
; 0.845 ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.078      ; 1.135      ;
; 0.879 ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut2_data[2]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.082      ; 1.173      ;
; 0.890 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.581      ; 3.974      ;
; 0.897 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.189      ;
; 0.942 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.233      ;
; 0.943 ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.060      ; 1.215      ;
; 0.960 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.252      ;
; 0.977 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.581      ; 4.061      ;
; 0.977 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.581      ; 4.061      ;
; 0.977 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[3]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.581      ; 4.061      ;
; 0.999 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.583      ; 4.085      ;
; 1.022 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.055      ; 1.289      ;
; 1.037 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.329      ;
; 1.046 ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.055      ; 1.313      ;
; 1.048 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.340      ;
; 1.049 ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.055      ; 1.316      ;
; 1.067 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.197      ; 1.476      ;
; 1.072 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[15]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.559      ; 4.134      ;
; 1.072 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.559      ; 4.134      ;
; 1.072 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.559      ; 4.134      ;
; 1.072 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.559      ; 4.134      ;
; 1.072 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[8]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.559      ; 4.134      ;
; 1.072 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.559      ; 4.134      ;
; 1.072 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.559      ; 4.134      ;
; 1.072 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[6]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.559      ; 4.134      ;
; 1.072 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[7]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.559      ; 4.134      ;
; 1.074 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.578      ; 4.155      ;
; 1.074 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[11]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.578      ; 4.155      ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                       ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; 0.935 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 6.196      ; 7.392      ;
; 1.048 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.594      ; 4.672      ;
; 1.088 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.568      ; 4.686      ;
; 1.190 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.444      ; 4.664      ;
; 1.203 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 6.196      ; 7.180      ;
; 1.225 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.916      ; 7.402      ;
; 1.226 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.637      ; 4.893      ;
; 1.238 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.914      ; 7.413      ;
; 1.248 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 6.040      ; 7.549      ;
; 1.248 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.442      ; 4.720      ;
; 1.315 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.388      ; 4.733      ;
; 1.337 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.314      ; 4.681      ;
; 1.353 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.312      ; 4.695      ;
; 1.371 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.358      ; 4.759      ;
; 1.373 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.438      ; 4.841      ;
; 1.378 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.406      ; 4.814      ;
; 1.385 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.406      ; 4.821      ;
; 1.409 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.357      ; 4.796      ;
; 1.412 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.357      ; 4.799      ;
; 1.428 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.637      ; 5.095      ;
; 1.443 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.357      ; 4.830      ;
; 1.449 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.916      ; 7.626      ;
; 1.459 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.481      ; 4.970      ;
; 1.488 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.301      ; 4.819      ;
; 1.491 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.916      ; 7.188      ;
; 1.497 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 4.068      ; 5.585      ;
; 1.509 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.388      ; 4.927      ;
; 1.509 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.914      ; 7.204      ;
; 1.525 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 4.071      ; 5.616      ;
; 1.536 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.319      ; 4.885      ;
; 1.537 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 6.040      ; 7.358      ;
; 1.543 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.314      ; 4.887      ;
; 1.556 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.271      ; 4.857      ;
; 1.569 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.301      ; 4.900      ;
; 1.581 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.319      ; 4.930      ;
; 1.597 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 4.069      ; 5.686      ;
; 1.600 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.461      ; 5.091      ;
; 1.616 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 4.038      ; 5.674      ;
; 1.621 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.504      ; 5.155      ;
; 1.628 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.302      ; 4.960      ;
; 1.634 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.319      ; 4.983      ;
; 1.642 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 4.072      ; 5.734      ;
; 1.656 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.916      ; 7.353      ;
; 1.666 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.444      ; 5.140      ;
; 1.681 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.389      ; 5.100      ;
; 1.685 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.302      ; 5.017      ;
; 1.694 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.392      ; 5.116      ;
; 1.702 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.271      ; 5.003      ;
; 1.711 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.389      ; 5.130      ;
; 1.719 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.357      ; 5.106      ;
; 1.720 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.392      ; 5.142      ;
; 1.721 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.304      ; 5.055      ;
; 1.722 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.637      ; 5.389      ;
; 1.723 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.301      ; 5.054      ;
; 1.728 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.355      ; 5.113      ;
; 1.732 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.305      ; 5.067      ;
; 1.747 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.389      ; 5.166      ;
; 1.753 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.481      ; 5.264      ;
; 1.767 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.358      ; 5.155      ;
; 1.772 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 4.069      ; 5.861      ;
; 1.774 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.271      ; 5.075      ;
; 1.776 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.389      ; 5.195      ;
; 1.782 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.391      ; 5.203      ;
; 1.795 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.305      ; 5.130      ;
; 1.798 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.481      ; 5.309      ;
; 1.811 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.391      ; 5.232      ;
; 1.844 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.302      ; 5.176      ;
; 1.878 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 6.063      ; 7.722      ;
; 1.891 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.305      ; 5.226      ;
; 1.922 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 6.063      ; 8.246      ;
; 1.937 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.302      ; 5.269      ;
; 1.950 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.302      ; 5.282      ;
; 1.972 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.304      ; 5.306      ;
; 2.012 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.302      ; 5.344      ;
; 2.022 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.355      ; 5.407      ;
; 2.047 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.304      ; 5.381      ;
; 2.058 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.357      ; 5.445      ;
; 2.061 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.504      ; 5.595      ;
; 2.067 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.355      ; 5.452      ;
; 2.070 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.504      ; 5.604      ;
; 2.105 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.357      ; 5.492      ;
; 2.114 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.806      ; 8.181      ;
; 2.173 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.806      ; 8.240      ;
; 2.206 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.808      ; 8.275      ;
; 2.246 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.805      ; 8.312      ;
; 2.312 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.775      ; 8.348      ;
; 2.355 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.878      ; 8.014      ;
; 2.361 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.861      ; 8.003      ;
; 2.366 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.823      ; 8.450      ;
; 2.415 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.860      ; 8.056      ;
; 2.419 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.861      ; 8.061      ;
; 2.430 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.809      ; 8.500      ;
; 2.443 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.830      ; 8.054      ;
; 2.453 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.863      ; 8.097      ;
; 2.593 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.864      ; 8.238      ;
; 5.103 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.276      ; 8.409      ;
; 5.109 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.259      ; 8.398      ;
; 5.163 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.258      ; 8.451      ;
; 5.167 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.259      ; 8.456      ;
; 5.191 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.228      ; 8.449      ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_slave:spi_slave_rx_inst|done'                                                                                                         ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                     ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; 1.041 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[2][19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.965      ; 1.315      ;
; 1.076 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[2][31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.931      ; 1.316      ;
; 1.096 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[2][21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.965      ; 1.370      ;
; 1.106 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[2][20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.965      ; 1.380      ;
; 1.129 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[2][26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.931      ; 1.369      ;
; 1.187 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[2][28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.931      ; 1.427      ;
; 1.209 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[2][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 1.001      ; 1.519      ;
; 1.225 ; spi_slave:spi_slave_rx_inst|rdata[42] ; nnrx[0]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.097      ; 2.564      ;
; 1.227 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[2][30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.997      ; 1.533      ;
; 1.311 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[0][2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.976      ; 1.596      ;
; 1.351 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[2][17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.970      ; 1.630      ;
; 1.355 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[2][20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.969      ; 1.633      ;
; 1.361 ; spi_slave:spi_slave_rx_inst|rdata[43] ; nnrx[1]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.097      ; 2.700      ;
; 1.365 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[2][29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.931      ; 1.605      ;
; 1.366 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[2][24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.949      ; 1.624      ;
; 1.367 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[2][29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.935      ; 1.611      ;
; 1.370 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[0][12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.947      ; 1.626      ;
; 1.374 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[0][15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.947      ; 1.630      ;
; 1.379 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[2][8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.970      ; 1.658      ;
; 1.381 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[0][25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.965      ; 1.655      ;
; 1.385 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[0][20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.965      ; 1.659      ;
; 1.391 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[0][6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.947      ; 1.647      ;
; 1.391 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[2][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.636      ;
; 1.394 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[0][19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.965      ; 1.668      ;
; 1.396 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[2][8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.970      ; 1.675      ;
; 1.397 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[0][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.947      ; 1.653      ;
; 1.406 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[2][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.651      ;
; 1.417 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[0][27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.931      ; 1.657      ;
; 1.417 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[0][20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.964      ; 1.690      ;
; 1.426 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[0][3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.947      ; 1.682      ;
; 1.434 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[2][5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.679      ;
; 1.441 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[0][16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.686      ;
; 1.443 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[2][11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.688      ;
; 1.445 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[2][7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.690      ;
; 1.447 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[0][26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.930      ; 1.686      ;
; 1.450 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[0][25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.964      ; 1.723      ;
; 1.452 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[2][28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.935      ; 1.696      ;
; 1.458 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[0][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.703      ;
; 1.462 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[0][17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.981      ; 1.752      ;
; 1.463 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[0][11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.708      ;
; 1.463 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[2][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.708      ;
; 1.467 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[0][19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.964      ; 1.740      ;
; 1.485 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[2][3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.730      ;
; 1.486 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[2][7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.731      ;
; 1.494 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[2][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.739      ;
; 1.584 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[0][8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.981      ; 1.874      ;
; 1.595 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[2][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.954      ; 1.858      ;
; 1.597 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[0][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.965      ; 1.871      ;
; 1.601 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[0][24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.949      ; 1.859      ;
; 1.603 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[2][6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.848      ;
; 1.605 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[2][12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.850      ;
; 1.608 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[2][1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.954      ; 1.871      ;
; 1.609 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[0][30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.997      ; 1.915      ;
; 1.611 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[0][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.947      ; 1.867      ;
; 1.611 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[0][1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.954      ; 1.874      ;
; 1.611 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[2][9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.856      ;
; 1.619 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[2][12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.864      ;
; 1.620 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[2][4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.954      ; 1.883      ;
; 1.620 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[2][2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.965      ; 1.894      ;
; 1.629 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[0][5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.947      ; 1.885      ;
; 1.631 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[0][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.947      ; 1.887      ;
; 1.631 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[0][31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.931      ; 1.871      ;
; 1.634 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[2][18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.997      ; 1.940      ;
; 1.634 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[2][17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.970      ; 1.913      ;
; 1.635 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[0][4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.954      ; 1.898      ;
; 1.637 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[0][0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.954      ; 1.900      ;
; 1.638 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[0][4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.965      ; 1.912      ;
; 1.642 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[0][16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.947      ; 1.898      ;
; 1.647 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[0][7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.892      ;
; 1.649 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[0][13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.965      ; 1.923      ;
; 1.657 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[2][0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.954      ; 1.920      ;
; 1.658 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[2][13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.954      ; 1.921      ;
; 1.661 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[2][16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.906      ;
; 1.661 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[2][19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.969      ; 1.939      ;
; 1.665 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[0][5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.910      ;
; 1.665 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[2][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.910      ;
; 1.666 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[0][18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.997      ; 1.972      ;
; 1.669 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[0][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.965      ; 1.943      ;
; 1.675 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[2][4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.954      ; 1.938      ;
; 1.677 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[0][30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.996      ; 1.982      ;
; 1.679 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[0][26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.931      ; 1.919      ;
; 1.681 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[0][21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.965      ; 1.955      ;
; 1.685 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[0][0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.965      ; 1.959      ;
; 1.688 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[0][27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.930      ; 1.927      ;
; 1.691 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[0][13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.954      ; 1.954      ;
; 1.691 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[2][24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.953      ; 1.953      ;
; 1.703 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[2][21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.969      ; 1.981      ;
; 1.707 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[2][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.965      ; 1.981      ;
; 1.710 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[0][29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.931      ; 1.950      ;
; 1.719 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[2][13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.954      ; 1.982      ;
; 1.720 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[0][8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.970      ; 1.999      ;
; 1.720 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[0][15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.965      ;
; 1.721 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[0][21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.964      ; 1.994      ;
; 1.722 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[2][0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.954      ; 1.985      ;
; 1.725 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[0][12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.970      ;
; 1.728 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[0][24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.948      ; 1.985      ;
; 1.730 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[2][16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.975      ;
; 1.733 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[2][31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.935      ; 1.977      ;
; 1.735 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[0][29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.930      ; 1.974      ;
; 1.737 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[0][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.947      ; 1.993      ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'spi_ce[0]'                                                                                                                                                                                                                   ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.568 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.017      ; 3.991      ;
; -3.568 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.017      ; 3.991      ;
; -3.568 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.017      ; 3.991      ;
; -3.568 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.017      ; 3.991      ;
; -3.568 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.017      ; 3.991      ;
; -3.568 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.017      ; 3.991      ;
; -3.568 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.017      ; 3.991      ;
; -3.568 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.017      ; 3.991      ;
; -3.568 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.017      ; 3.991      ;
; -3.568 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.017      ; 3.991      ;
; -3.568 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.017      ; 3.991      ;
; -3.568 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.017      ; 3.991      ;
; -3.446 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.132      ; 3.984      ;
; -3.446 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.132      ; 3.984      ;
; -3.446 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.132      ; 3.984      ;
; -3.446 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.132      ; 3.984      ;
; -3.446 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.132      ; 3.984      ;
; -3.446 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.132      ; 3.984      ;
; -3.446 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.132      ; 3.984      ;
; -3.446 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.132      ; 3.984      ;
; -3.446 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.132      ; 3.984      ;
; -3.446 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.132      ; 3.984      ;
; -3.446 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.132      ; 3.984      ;
; -3.446 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.132      ; 3.984      ;
; -3.431 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.024      ; 3.993      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.198      ; 3.985      ;
; -3.368 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.200      ; 3.974      ;
; -3.368 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.200      ; 3.974      ;
; -3.368 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.200      ; 3.974      ;
; -3.368 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.200      ; 3.974      ;
; -3.368 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.200      ; 3.974      ;
; -3.368 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.200      ; 3.974      ;
; -3.368 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.200      ; 3.974      ;
; -3.368 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.200      ; 3.974      ;
; -3.368 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.200      ; 3.974      ;
; -3.368 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.200      ; 3.974      ;
; -3.368 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.200      ; 3.974      ;
; -3.368 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.200      ; 3.974      ;
; -3.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.971      ;
; -3.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.971      ;
; -3.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.971      ;
; -3.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.971      ;
; -3.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.971      ;
; -3.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.971      ;
; -3.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.971      ;
; -3.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.971      ;
; -3.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.971      ;
; -3.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.971      ;
; -3.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.971      ;
; -3.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.971      ;
; -3.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.971      ;
; -3.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.971      ;
; -3.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.971      ;
; -3.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.971      ;
; -3.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.971      ;
; -3.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.971      ;
; -3.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.971      ;
; -3.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.971      ;
; -3.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.971      ;
; -3.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.971      ;
; -3.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.971      ;
; -3.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.971      ;
; -3.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.971      ;
; -3.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.971      ;
; -3.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.971      ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_10mhz'                                                                                                                 ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.591 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.105     ; 3.487      ;
; -2.589 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.107     ; 3.483      ;
; -2.589 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.107     ; 3.483      ;
; -2.589 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.107     ; 3.483      ;
; -2.588 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 3.462      ;
; -2.588 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 3.462      ;
; -2.588 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 3.462      ;
; -2.588 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 3.462      ;
; -2.588 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.109     ; 3.480      ;
; -2.588 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.109     ; 3.480      ;
; -2.588 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 3.462      ;
; -2.588 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.109     ; 3.480      ;
; -2.588 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.109     ; 3.480      ;
; -2.588 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 3.462      ;
; -2.588 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 3.462      ;
; -2.588 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 3.462      ;
; -2.588 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 3.462      ;
; -2.588 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.109     ; 3.480      ;
; -2.588 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.109     ; 3.480      ;
; -2.584 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.107     ; 3.478      ;
; -2.584 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.107     ; 3.478      ;
; -2.584 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.107     ; 3.478      ;
; -2.584 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.107     ; 3.478      ;
; -2.584 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.107     ; 3.478      ;
; -2.584 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.107     ; 3.478      ;
; -2.509 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.030     ; 3.480      ;
; -2.509 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.030     ; 3.480      ;
; -2.509 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.030     ; 3.480      ;
; -2.466 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.013      ; 3.480      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'spi_sck'                                                                                                                     ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.568 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.410      ; 3.469      ;
; -2.568 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.410      ; 3.469      ;
; -2.568 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.410      ; 3.469      ;
; -2.568 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.410      ; 3.469      ;
; -2.568 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.410      ; 3.469      ;
; -2.561 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.414      ; 3.466      ;
; -2.561 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.414      ; 3.466      ;
; -2.561 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.414      ; 3.466      ;
; -2.561 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.414      ; 3.466      ;
; -2.561 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.414      ; 3.466      ;
; -2.532 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[45]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.432      ; 3.455      ;
; -2.532 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[43]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.432      ; 3.455      ;
; -2.532 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[42]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.432      ; 3.455      ;
; -2.532 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[44]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.432      ; 3.455      ;
; -2.532 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[47]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.432      ; 3.455      ;
; -2.532 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[46]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.432      ; 3.455      ;
; -2.491 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[10]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.471      ; 3.453      ;
; -2.491 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.471      ; 3.453      ;
; -2.491 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[9]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.471      ; 3.453      ;
; -2.488 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.477      ; 3.456      ;
; -2.488 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.477      ; 3.456      ;
; -2.488 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.477      ; 3.456      ;
; -2.488 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.477      ; 3.456      ;
; -2.488 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.477      ; 3.456      ;
; -2.441 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.519      ; 3.451      ;
; -2.441 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.519      ; 3.451      ;
; -2.441 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.519      ; 3.451      ;
; -2.441 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[16]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.519      ; 3.451      ;
; -2.441 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.519      ; 3.451      ;
; -2.429 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.531      ; 3.451      ;
; -2.429 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.531      ; 3.451      ;
; -2.429 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.531      ; 3.451      ;
; -2.429 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.531      ; 3.451      ;
; -2.429 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.531      ; 3.451      ;
; -2.429 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[8]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.531      ; 3.451      ;
; -2.429 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.531      ; 3.451      ;
; -2.429 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.531      ; 3.451      ;
; -2.403 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.572      ; 3.466      ;
; -2.403 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.572      ; 3.466      ;
; -2.403 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.572      ; 3.466      ;
; -2.403 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.572      ; 3.466      ;
; -2.403 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.572      ; 3.466      ;
; -2.403 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.572      ; 3.466      ;
; -2.385 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.588      ; 3.464      ;
; -2.385 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.588      ; 3.464      ;
; -2.385 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.588      ; 3.464      ;
; -2.385 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.588      ; 3.464      ;
; -2.385 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.588      ; 3.464      ;
; -2.205 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.268      ; 3.464      ;
; -2.205 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.268      ; 3.464      ;
; -2.205 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.268      ; 3.464      ;
; -2.205 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.268      ; 3.464      ;
; -2.205 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.268      ; 3.464      ;
; -2.142 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.331      ; 3.464      ;
; -2.142 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.331      ; 3.464      ;
; -2.142 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.331      ; 3.464      ;
; -2.142 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.331      ; 3.464      ;
; -2.142 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.331      ; 3.464      ;
; -2.142 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.331      ; 3.464      ;
; -2.100 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.373      ; 3.464      ;
; -2.100 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.373      ; 3.464      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.407      ; 3.464      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.405      ; 3.462      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.407      ; 3.464      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.405      ; 3.462      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.407      ; 3.464      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.407      ; 3.464      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.405      ; 3.462      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.407      ; 3.464      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.405      ; 3.462      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.407      ; 3.464      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.407      ; 3.464      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.407      ; 3.464      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.405      ; 3.462      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.407      ; 3.464      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.407      ; 3.464      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.407      ; 3.464      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.407      ; 3.464      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.407      ; 3.464      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.405      ; 3.462      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.407      ; 3.464      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.405      ; 3.462      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.405      ; 3.462      ;
; -2.053 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.421      ; 3.465      ;
; -2.053 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.421      ; 3.465      ;
; -2.053 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.421      ; 3.465      ;
; -2.053 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.421      ; 3.465      ;
; -2.053 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.421      ; 3.465      ;
; -2.051 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.423      ; 3.465      ;
; -2.051 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.423      ; 3.465      ;
; -2.051 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.423      ; 3.465      ;
; -2.051 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.423      ; 3.465      ;
; -2.051 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[41]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.423      ; 3.465      ;
; -2.051 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.423      ; 3.465      ;
; -2.051 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.423      ; 3.465      ;
; -2.051 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.423      ; 3.465      ;
; -2.051 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[42]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.423      ; 3.465      ;
; -2.051 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.423      ; 3.465      ;
; -2.050 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.410      ; 3.451      ;
; -2.039 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.432      ; 3.462      ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ad9866_clk'                                                                                                                                                                                                                    ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.224 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.246      ; 3.461      ;
; -1.224 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.246      ; 3.461      ;
; -1.224 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.246      ; 3.461      ;
; -1.224 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.246      ; 3.461      ;
; -1.224 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.246      ; 3.461      ;
; -1.224 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.246      ; 3.461      ;
; -1.224 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.246      ; 3.461      ;
; -1.202 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.265      ; 3.458      ;
; -1.202 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.265      ; 3.458      ;
; -1.202 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.265      ; 3.458      ;
; -1.202 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.265      ; 3.458      ;
; -1.202 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.265      ; 3.458      ;
; -1.202 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.265      ; 3.458      ;
; -1.202 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.265      ; 3.458      ;
; -1.202 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.265      ; 3.458      ;
; -1.202 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.265      ; 3.458      ;
; -1.202 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.265      ; 3.458      ;
; -1.199 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.271      ; 3.461      ;
; -1.199 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.271      ; 3.461      ;
; -1.199 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.271      ; 3.461      ;
; -1.199 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.271      ; 3.461      ;
; -1.199 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.271      ; 3.461      ;
; -1.199 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.271      ; 3.461      ;
; -1.199 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.271      ; 3.461      ;
; -1.199 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.271      ; 3.461      ;
; -1.199 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.271      ; 3.461      ;
; -1.199 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.271      ; 3.461      ;
; -1.199 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.271      ; 3.461      ;
; -1.159 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.319      ; 3.469      ;
; -1.159 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.319      ; 3.469      ;
; -1.159 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.319      ; 3.469      ;
; -1.159 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.319      ; 3.469      ;
; -1.159 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.319      ; 3.469      ;
; -1.159 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.319      ; 3.469      ;
; -1.159 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.319      ; 3.469      ;
; -1.159 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.319      ; 3.469      ;
; -1.159 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.319      ; 3.469      ;
; -1.159 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.319      ; 3.469      ;
; -1.145 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.322      ; 3.458      ;
; -1.145 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.322      ; 3.458      ;
; -1.142 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.329      ; 3.462      ;
; -1.142 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.329      ; 3.462      ;
; -1.141 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.330      ; 3.462      ;
; -1.141 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.330      ; 3.462      ;
; -1.141 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.330      ; 3.462      ;
; -1.141 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.330      ; 3.462      ;
; -1.141 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.330      ; 3.462      ;
; -1.141 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.330      ; 3.462      ;
; -1.140 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.336      ; 3.467      ;
; -1.140 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.336      ; 3.467      ;
; -1.139 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.328      ; 3.458      ;
; -1.139 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.328      ; 3.458      ;
; -1.139 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.328      ; 3.458      ;
; -1.139 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.328      ; 3.458      ;
; -1.139 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.328      ; 3.458      ;
; -1.139 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.328      ; 3.458      ;
; -1.138 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.340      ; 3.469      ;
; -1.138 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.340      ; 3.469      ;
; -1.138 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.340      ; 3.469      ;
; -1.138 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.340      ; 3.469      ;
; -1.138 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.340      ; 3.469      ;
; -1.130 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.351      ; 3.472      ;
; -1.129 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.355      ; 3.475      ;
; -1.129 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.355      ; 3.475      ;
; -1.129 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.355      ; 3.475      ;
; -1.129 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.355      ; 3.475      ;
; -1.126 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.352      ; 3.469      ;
; -1.126 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.352      ; 3.469      ;
; -1.126 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.352      ; 3.469      ;
; -1.126 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.352      ; 3.469      ;
; -1.126 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.352      ; 3.469      ;
; -1.126 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.352      ; 3.469      ;
; -1.126 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.352      ; 3.469      ;
; -1.126 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.352      ; 3.469      ;
; -1.126 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.352      ; 3.469      ;
; -1.126 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.352      ; 3.469      ;
; -1.126 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.352      ; 3.469      ;
; -1.126 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.352      ; 3.469      ;
; -1.111 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.353      ; 3.455      ;
; -1.111 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.353      ; 3.455      ;
; -1.111 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.353      ; 3.455      ;
; -1.111 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.353      ; 3.455      ;
; -1.111 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.353      ; 3.455      ;
; -1.111 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.353      ; 3.455      ;
; -1.111 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.353      ; 3.455      ;
; -1.111 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.353      ; 3.455      ;
; -1.111 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.353      ; 3.455      ;
; -1.098 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.380      ; 3.469      ;
; -1.098 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.380      ; 3.469      ;
; -1.098 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.380      ; 3.469      ;
; -1.098 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.380      ; 3.469      ;
; -1.098 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.380      ; 3.469      ;
; -1.098 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.380      ; 3.469      ;
; -1.098 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.380      ; 3.469      ;
; -1.098 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.380      ; 3.469      ;
; -1.098 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.380      ; 3.469      ;
; -1.091 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.375      ; 3.457      ;
; -1.091 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.375      ; 3.457      ;
; -1.091 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.375      ; 3.457      ;
; -1.091 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.375      ; 3.457      ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ad9866_clk'                                                                                                                                                                                                                    ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.156 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.828      ; 3.226      ;
; 1.156 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.828      ; 3.226      ;
; 1.156 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.828      ; 3.226      ;
; 1.156 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.828      ; 3.226      ;
; 1.156 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.828      ; 3.226      ;
; 1.156 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.828      ; 3.226      ;
; 1.190 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.796      ; 3.228      ;
; 1.190 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.796      ; 3.228      ;
; 1.197 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.783      ; 3.222      ;
; 1.197 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.783      ; 3.222      ;
; 1.197 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.783      ; 3.222      ;
; 1.197 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.783      ; 3.222      ;
; 1.197 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.783      ; 3.222      ;
; 1.197 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.783      ; 3.222      ;
; 1.197 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.783      ; 3.222      ;
; 1.197 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.783      ; 3.222      ;
; 1.197 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.783      ; 3.222      ;
; 1.198 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.786      ; 3.226      ;
; 1.198 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.786      ; 3.226      ;
; 1.198 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.786      ; 3.226      ;
; 1.198 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.786      ; 3.226      ;
; 1.198 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.786      ; 3.226      ;
; 1.198 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.786      ; 3.226      ;
; 1.198 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.786      ; 3.226      ;
; 1.198 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.786      ; 3.226      ;
; 1.217 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.769      ; 3.228      ;
; 1.217 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.769      ; 3.228      ;
; 1.217 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.769      ; 3.228      ;
; 1.217 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.769      ; 3.228      ;
; 1.217 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.769      ; 3.228      ;
; 1.217 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.769      ; 3.228      ;
; 1.217 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.769      ; 3.228      ;
; 1.217 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.769      ; 3.228      ;
; 1.235 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.751      ; 3.228      ;
; 1.235 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.751      ; 3.228      ;
; 1.235 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.751      ; 3.228      ;
; 1.238 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.761      ; 3.241      ;
; 1.238 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.761      ; 3.241      ;
; 1.238 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.761      ; 3.241      ;
; 1.251 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.740      ; 3.233      ;
; 1.251 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[3]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.740      ; 3.233      ;
; 1.251 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.740      ; 3.233      ;
; 1.251 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.740      ; 3.233      ;
; 1.251 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.740      ; 3.233      ;
; 1.251 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.740      ; 3.233      ;
; 1.251 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[1]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.740      ; 3.233      ;
; 1.251 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.740      ; 3.233      ;
; 1.251 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.740      ; 3.233      ;
; 1.251 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.740      ; 3.233      ;
; 1.251 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.740      ; 3.233      ;
; 1.251 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.740      ; 3.233      ;
; 1.251 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.740      ; 3.233      ;
; 1.260 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[3]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.726      ; 3.228      ;
; 1.260 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[0]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.726      ; 3.228      ;
; 1.260 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.726      ; 3.228      ;
; 1.260 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.726      ; 3.228      ;
; 1.260 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.726      ; 3.228      ;
; 1.260 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.726      ; 3.228      ;
; 1.260 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.726      ; 3.228      ;
; 1.260 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.726      ; 3.228      ;
; 1.260 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.726      ; 3.228      ;
; 1.262 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.734      ; 3.238      ;
; 1.262 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.734      ; 3.238      ;
; 1.262 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.734      ; 3.238      ;
; 1.262 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.734      ; 3.238      ;
; 1.262 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.734      ; 3.238      ;
; 1.262 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.734      ; 3.238      ;
; 1.262 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.734      ; 3.238      ;
; 1.262 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.734      ; 3.238      ;
; 1.262 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.734      ; 3.238      ;
; 1.262 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[6]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.734      ; 3.238      ;
; 1.262 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.734      ; 3.238      ;
; 1.262 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.734      ; 3.238      ;
; 1.262 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.734      ; 3.238      ;
; 1.262 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.734      ; 3.238      ;
; 1.262 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.734      ; 3.238      ;
; 1.262 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.734      ; 3.238      ;
; 1.263 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.723      ; 3.228      ;
; 1.263 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.723      ; 3.228      ;
; 1.263 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.723      ; 3.228      ;
; 1.263 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.723      ; 3.228      ;
; 1.263 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.723      ; 3.228      ;
; 1.263 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.723      ; 3.228      ;
; 1.263 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.723      ; 3.228      ;
; 1.263 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.723      ; 3.228      ;
; 1.263 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.723      ; 3.228      ;
; 1.263 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.723      ; 3.228      ;
; 1.263 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.723      ; 3.228      ;
; 1.263 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[6]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.723      ; 3.228      ;
; 1.267 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.718      ; 3.227      ;
; 1.267 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.718      ; 3.227      ;
; 1.267 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.718      ; 3.227      ;
; 1.267 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.718      ; 3.227      ;
; 1.267 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.718      ; 3.227      ;
; 1.267 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.718      ; 3.227      ;
; 1.277 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.722      ; 3.241      ;
; 1.277 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.722      ; 3.241      ;
; 1.277 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.722      ; 3.241      ;
; 1.277 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[3]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.722      ; 3.241      ;
; 1.277 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.722      ; 3.241      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'spi_sck'                                                                                                                     ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.712      ; 3.218      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.712      ; 3.218      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.712      ; 3.218      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.712      ; 3.218      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.712      ; 3.218      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|done      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.712      ; 3.218      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.712      ; 3.218      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.712      ; 3.218      ;
; 2.291 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[43] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.704      ; 3.237      ;
; 2.291 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[42] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.704      ; 3.237      ;
; 2.292 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.702      ; 3.236      ;
; 2.292 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.702      ; 3.236      ;
; 2.292 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.702      ; 3.236      ;
; 2.292 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.702      ; 3.236      ;
; 2.292 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.702      ; 3.236      ;
; 2.292 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.702      ; 3.236      ;
; 2.292 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.702      ; 3.236      ;
; 2.292 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.702      ; 3.236      ;
; 2.301 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.710      ; 3.253      ;
; 2.310 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.683      ; 3.235      ;
; 2.310 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.683      ; 3.235      ;
; 2.310 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.683      ; 3.235      ;
; 2.310 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.683      ; 3.235      ;
; 2.310 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.683      ; 3.235      ;
; 2.310 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.683      ; 3.235      ;
; 2.310 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.683      ; 3.235      ;
; 2.310 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.683      ; 3.235      ;
; 2.310 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.683      ; 3.235      ;
; 2.310 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.683      ; 3.235      ;
; 2.310 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.683      ; 3.235      ;
; 2.310 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.683      ; 3.235      ;
; 2.310 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.683      ; 3.235      ;
; 2.310 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.683      ; 3.235      ;
; 2.310 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.683      ; 3.235      ;
; 2.310 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.683      ; 3.235      ;
; 2.317 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.675      ; 3.234      ;
; 2.317 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.675      ; 3.234      ;
; 2.317 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.675      ; 3.234      ;
; 2.317 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.675      ; 3.234      ;
; 2.317 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.675      ; 3.234      ;
; 2.323 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.653      ; 3.218      ;
; 2.329 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.666      ; 3.237      ;
; 2.329 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.666      ; 3.237      ;
; 2.329 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[41]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.666      ; 3.237      ;
; 2.329 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.666      ; 3.237      ;
; 2.329 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.666      ; 3.237      ;
; 2.329 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.666      ; 3.237      ;
; 2.329 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.666      ; 3.237      ;
; 2.329 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[42]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.666      ; 3.237      ;
; 2.329 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.666      ; 3.237      ;
; 2.329 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.666      ; 3.237      ;
; 2.330 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.664      ; 3.236      ;
; 2.330 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.664      ; 3.236      ;
; 2.330 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.664      ; 3.236      ;
; 2.330 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.664      ; 3.236      ;
; 2.330 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.664      ; 3.236      ;
; 2.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.650      ; 3.235      ;
; 2.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.650      ; 3.235      ;
; 2.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.650      ; 3.235      ;
; 2.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.650      ; 3.235      ;
; 2.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.650      ; 3.235      ;
; 2.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.650      ; 3.235      ;
; 2.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.650      ; 3.235      ;
; 2.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.650      ; 3.235      ;
; 2.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.650      ; 3.235      ;
; 2.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.650      ; 3.235      ;
; 2.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.650      ; 3.235      ;
; 2.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.650      ; 3.235      ;
; 2.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.650      ; 3.235      ;
; 2.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.650      ; 3.235      ;
; 2.345 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.647      ; 3.234      ;
; 2.345 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.647      ; 3.234      ;
; 2.345 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.647      ; 3.234      ;
; 2.345 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.647      ; 3.234      ;
; 2.345 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.647      ; 3.234      ;
; 2.345 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.647      ; 3.234      ;
; 2.345 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.647      ; 3.234      ;
; 2.345 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.647      ; 3.234      ;
; 2.379 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.614      ; 3.235      ;
; 2.379 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.614      ; 3.235      ;
; 2.422 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.571      ; 3.235      ;
; 2.422 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.571      ; 3.235      ;
; 2.422 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.571      ; 3.235      ;
; 2.422 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.571      ; 3.235      ;
; 2.422 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.571      ; 3.235      ;
; 2.422 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.571      ; 3.235      ;
; 2.488 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.505      ; 3.235      ;
; 2.488 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.505      ; 3.235      ;
; 2.488 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.505      ; 3.235      ;
; 2.488 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.505      ; 3.235      ;
; 2.488 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.505      ; 3.235      ;
; 2.658 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.834      ; 3.234      ;
; 2.658 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.834      ; 3.234      ;
; 2.658 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.834      ; 3.234      ;
; 2.658 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.834      ; 3.234      ;
; 2.658 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.834      ; 3.234      ;
; 2.678 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.818      ; 3.238      ;
; 2.678 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.818      ; 3.238      ;
; 2.678 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.818      ; 3.238      ;
; 2.678 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.818      ; 3.238      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_10mhz'                                                                                                                 ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.808 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.230      ; 3.250      ;
; 2.853 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.186      ; 3.251      ;
; 2.853 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.186      ; 3.251      ;
; 2.853 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.186      ; 3.251      ;
; 2.946 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 3.248      ;
; 2.946 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 3.248      ;
; 2.946 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 3.248      ;
; 2.946 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 3.248      ;
; 2.946 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 3.248      ;
; 2.946 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 3.248      ;
; 2.950 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 3.252      ;
; 2.950 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 3.252      ;
; 2.950 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 3.252      ;
; 2.951 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.092      ; 3.255      ;
; 2.951 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.087      ; 3.250      ;
; 2.951 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.087      ; 3.250      ;
; 2.951 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.087      ; 3.250      ;
; 2.952 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.087      ; 3.251      ;
; 2.952 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.087      ; 3.251      ;
; 2.952 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.087      ; 3.251      ;
; 2.954 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.068      ; 3.234      ;
; 2.954 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.068      ; 3.234      ;
; 2.954 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.068      ; 3.234      ;
; 2.954 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.068      ; 3.234      ;
; 2.954 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.068      ; 3.234      ;
; 2.954 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.068      ; 3.234      ;
; 2.954 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.068      ; 3.234      ;
; 2.954 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.068      ; 3.234      ;
; 2.954 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.068      ; 3.234      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'spi_ce[0]'                                                                                                                                                                                                      ;
+-------+----------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.922 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.564      ; 3.228      ;
; 2.922 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.564      ; 3.228      ;
; 2.925 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.554      ; 3.221      ;
; 2.925 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.554      ; 3.221      ;
; 2.925 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.554      ; 3.221      ;
; 2.927 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.553      ; 3.222      ;
; 2.927 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.553      ; 3.222      ;
; 2.927 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.553      ; 3.222      ;
; 2.929 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.553      ; 3.224      ;
; 2.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.547      ; 3.225      ;
; 2.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.547      ; 3.225      ;
; 2.939 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.541      ; 3.222      ;
; 2.940 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.541      ; 3.223      ;
; 2.940 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.541      ; 3.223      ;
; 2.940 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.541      ; 3.223      ;
; 2.940 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.541      ; 3.223      ;
; 2.940 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.541      ; 3.223      ;
; 2.940 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.541      ; 3.223      ;
; 2.940 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.541      ; 3.223      ;
; 2.940 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.541      ; 3.223      ;
; 2.955 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.530      ; 3.227      ;
; 2.955 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.530      ; 3.227      ;
; 2.958 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.533      ; 3.233      ;
; 2.965 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.533      ; 3.240      ;
; 2.965 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.533      ; 3.240      ;
; 2.966 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.514      ; 3.222      ;
; 2.966 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.514      ; 3.222      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.513      ; 3.224      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.513      ; 3.224      ;
; 2.975 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.508      ; 3.225      ;
; 2.980 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.518      ; 3.240      ;
; 2.980 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.518      ; 3.240      ;
; 2.984 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.497      ; 3.223      ;
; 2.986 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.511      ; 3.239      ;
; 2.986 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.511      ; 3.239      ;
; 2.986 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.511      ; 3.239      ;
; 2.986 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.511      ; 3.239      ;
; 2.995 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.497      ; 3.234      ;
; 2.997 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.504      ; 3.243      ;
; 2.997 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.504      ; 3.243      ;
; 2.999 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.480      ; 3.221      ;
; 2.999 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.480      ; 3.221      ;
; 2.999 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.480      ; 3.221      ;
; 2.999 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.480      ; 3.221      ;
; 2.999 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.480      ; 3.221      ;
; 3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.476      ; 3.223      ;
; 3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.476      ; 3.223      ;
; 3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.476      ; 3.223      ;
; 3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.476      ; 3.223      ;
; 3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.476      ; 3.223      ;
; 3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.476      ; 3.223      ;
; 3.011 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.489      ; 3.242      ;
; 3.030 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.467      ; 3.239      ;
; 3.030 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.467      ; 3.239      ;
; 3.030 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.467      ; 3.239      ;
; 3.037 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.459      ; 3.238      ;
; 3.038 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.462      ; 3.242      ;
; 3.039 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.458      ; 3.239      ;
; 3.039 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.458      ; 3.239      ;
; 3.039 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.458      ; 3.239      ;
; 3.039 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.458      ; 3.239      ;
; 3.039 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.458      ; 3.239      ;
; 3.043 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.455      ; 3.240      ;
; 3.089 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.408      ; 3.239      ;
; 3.089 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.408      ; 3.239      ;
; 3.089 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.408      ; 3.239      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
; 3.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.420      ; 3.654      ;
+-------+----------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                   ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note                                              ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
; 121.65 MHz ; 121.65 MHz      ; spi_sck                          ;                                                   ;
; 130.96 MHz ; 130.96 MHz      ; spi_slave:spi_slave_rx_inst|done ;                                                   ;
; 138.24 MHz ; 138.24 MHz      ; ad9866:ad9866_inst|dut1_pc[0]    ;                                                   ;
; 146.33 MHz ; 63.75 MHz       ; ad9866_clk                       ; limit due to minimum port rate restriction (tmin) ;
; 185.32 MHz ; 185.32 MHz      ; clk_10mhz                        ;                                                   ;
; 301.84 MHz ; 63.75 MHz       ; spi_ce[0]                        ; limit due to minimum port rate restriction (tmin) ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                         ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; ad9866_clk                       ; -12.800 ; -52301.191    ;
; ad9866:ad9866_inst|dut1_pc[0]    ; -6.357  ; -59.710       ;
; spi_sck                          ; -4.636  ; -374.697      ;
; clk_10mhz                        ; -4.396  ; -212.162      ;
; spi_ce[0]                        ; -3.943  ; -745.760      ;
; spi_slave:spi_slave_rx_inst|done ; -3.318  ; -607.064      ;
+----------------------------------+---------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -0.053 ; -0.121        ;
; spi_sck                          ; 0.218  ; 0.000         ;
; clk_10mhz                        ; 0.402  ; 0.000         ;
; spi_ce[0]                        ; 0.410  ; 0.000         ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 1.051  ; 0.000         ;
; spi_slave:spi_slave_rx_inst|done ; 1.150  ; 0.000         ;
+----------------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; spi_ce[0]  ; -3.194 ; -614.360        ;
; spi_sck    ; -2.311 ; -259.041        ;
; clk_10mhz  ; -2.284 ; -65.766         ;
; ad9866_clk ; -0.878 ; -229.444        ;
+------------+--------+-----------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+------------+-------+-----------------+
; Clock      ; Slack ; End Point TNS   ;
+------------+-------+-----------------+
; ad9866_clk ; 0.839 ; 0.000           ;
; spi_sck    ; 1.880 ; 0.000           ;
; clk_10mhz  ; 2.486 ; 0.000           ;
; spi_ce[0]  ; 2.653 ; 0.000           ;
+------------+-------+-----------------+


+------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary           ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; ad9866_clk                       ; -14.686 ; -32940.064    ;
; spi_ce[0]                        ; -14.686 ; -595.978      ;
; spi_slave:spi_slave_rx_inst|done ; -4.000  ; -844.620      ;
; spi_sck                          ; -3.000  ; -209.693      ;
; clk_10mhz                        ; -3.000  ; -127.908      ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 0.038   ; 0.000         ;
+----------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ad9866_clk'                                                                                                                                        ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node      ; To Node                                                    ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -12.800 ; rx_freq[1][17] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.600     ;
; -12.800 ; rx_freq[1][16] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.600     ;
; -12.800 ; rx_freq[1][15] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.600     ;
; -12.800 ; rx_freq[1][14] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.600     ;
; -12.800 ; rx_freq[1][13] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.600     ;
; -12.800 ; rx_freq[1][12] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.600     ;
; -12.800 ; rx_freq[1][7]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.600     ;
; -12.800 ; rx_freq[1][6]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.600     ;
; -12.800 ; rx_freq[1][5]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.600     ;
; -12.800 ; rx_freq[1][4]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.600     ;
; -12.800 ; rx_freq[1][3]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.600     ;
; -12.800 ; rx_freq[1][2]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.600     ;
; -12.800 ; rx_freq[1][1]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.600     ;
; -12.800 ; rx_freq[1][0]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.600     ;
; -12.800 ; rx_freq[1][11] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.600     ;
; -12.800 ; rx_freq[1][10] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.600     ;
; -12.800 ; rx_freq[1][9]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.600     ;
; -12.800 ; rx_freq[1][8]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.600     ;
; -12.728 ; rx_freq[2][31] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.483     ;
; -12.728 ; rx_freq[2][30] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.483     ;
; -12.728 ; rx_freq[2][29] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.483     ;
; -12.728 ; rx_freq[2][28] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.483     ;
; -12.728 ; rx_freq[2][27] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.483     ;
; -12.728 ; rx_freq[2][26] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.483     ;
; -12.728 ; rx_freq[2][25] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.483     ;
; -12.728 ; rx_freq[2][24] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.483     ;
; -12.728 ; rx_freq[2][23] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.483     ;
; -12.728 ; rx_freq[2][22] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.483     ;
; -12.728 ; rx_freq[2][21] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.483     ;
; -12.728 ; rx_freq[2][20] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.483     ;
; -12.728 ; rx_freq[2][19] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.483     ;
; -12.728 ; rx_freq[2][18] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.483     ;
; -12.685 ; rx_freq[1][17] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.485     ;
; -12.685 ; rx_freq[1][16] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.485     ;
; -12.685 ; rx_freq[1][15] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.485     ;
; -12.685 ; rx_freq[1][14] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.485     ;
; -12.685 ; rx_freq[1][13] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.485     ;
; -12.685 ; rx_freq[1][12] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.485     ;
; -12.685 ; rx_freq[1][11] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.485     ;
; -12.685 ; rx_freq[1][10] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.485     ;
; -12.685 ; rx_freq[1][9]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.485     ;
; -12.685 ; rx_freq[1][8]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.485     ;
; -12.685 ; rx_freq[1][7]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.485     ;
; -12.685 ; rx_freq[1][0]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.485     ;
; -12.685 ; rx_freq[1][6]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.485     ;
; -12.685 ; rx_freq[1][5]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.485     ;
; -12.685 ; rx_freq[1][4]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.485     ;
; -12.685 ; rx_freq[1][2]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.485     ;
; -12.685 ; rx_freq[1][1]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.485     ;
; -12.685 ; rx_freq[1][3]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.485     ;
; -12.673 ; rx_freq[2][17] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.262      ; 13.427     ;
; -12.673 ; rx_freq[2][16] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.262      ; 13.427     ;
; -12.673 ; rx_freq[2][15] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.262      ; 13.427     ;
; -12.673 ; rx_freq[2][14] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.262      ; 13.427     ;
; -12.673 ; rx_freq[2][13] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.262      ; 13.427     ;
; -12.673 ; rx_freq[2][12] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.262      ; 13.427     ;
; -12.673 ; rx_freq[2][11] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.262      ; 13.427     ;
; -12.673 ; rx_freq[2][10] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.262      ; 13.427     ;
; -12.673 ; rx_freq[2][9]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.262      ; 13.427     ;
; -12.673 ; rx_freq[2][8]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.262      ; 13.427     ;
; -12.673 ; rx_freq[2][7]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.262      ; 13.427     ;
; -12.673 ; rx_freq[2][4]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.262      ; 13.427     ;
; -12.673 ; rx_freq[2][3]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.262      ; 13.427     ;
; -12.673 ; rx_freq[2][0]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.262      ; 13.427     ;
; -12.673 ; rx_freq[2][2]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.262      ; 13.427     ;
; -12.673 ; rx_freq[2][1]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.262      ; 13.427     ;
; -12.673 ; rx_freq[2][6]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.262      ; 13.427     ;
; -12.673 ; rx_freq[2][5]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.262      ; 13.427     ;
; -12.657 ; rx_freq[1][17] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.457     ;
; -12.657 ; rx_freq[1][16] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.457     ;
; -12.657 ; rx_freq[1][15] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.457     ;
; -12.657 ; rx_freq[1][14] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.457     ;
; -12.657 ; rx_freq[1][13] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.457     ;
; -12.657 ; rx_freq[1][12] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.457     ;
; -12.657 ; rx_freq[1][11] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.457     ;
; -12.657 ; rx_freq[1][10] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.457     ;
; -12.657 ; rx_freq[1][9]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.457     ;
; -12.657 ; rx_freq[1][8]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.457     ;
; -12.657 ; rx_freq[1][7]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.457     ;
; -12.657 ; rx_freq[1][6]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.457     ;
; -12.657 ; rx_freq[1][3]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.457     ;
; -12.657 ; rx_freq[1][2]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.457     ;
; -12.657 ; rx_freq[1][1]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.457     ;
; -12.657 ; rx_freq[1][0]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.457     ;
; -12.657 ; rx_freq[1][5]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.457     ;
; -12.657 ; rx_freq[1][4]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.308      ; 13.457     ;
; -12.602 ; rx_freq[2][31] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.357     ;
; -12.602 ; rx_freq[2][30] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.357     ;
; -12.602 ; rx_freq[2][29] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.357     ;
; -12.602 ; rx_freq[2][28] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.357     ;
; -12.602 ; rx_freq[2][27] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.357     ;
; -12.602 ; rx_freq[2][26] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.357     ;
; -12.602 ; rx_freq[2][25] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.357     ;
; -12.602 ; rx_freq[2][24] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.357     ;
; -12.602 ; rx_freq[2][23] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.357     ;
; -12.602 ; rx_freq[2][22] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.357     ;
; -12.602 ; rx_freq[2][21] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.357     ;
; -12.602 ; rx_freq[2][19] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.357     ;
; -12.602 ; rx_freq[2][18] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.357     ;
; -12.602 ; rx_freq[2][20] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.263      ; 13.357     ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                        ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -6.357 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.631      ; 9.053      ;
; -6.333 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.591      ; 8.989      ;
; -6.312 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.631      ; 9.008      ;
; -6.297 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.637      ; 9.006      ;
; -6.273 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.597      ; 8.942      ;
; -6.252 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.637      ; 8.961      ;
; -6.246 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.645      ; 8.961      ;
; -6.222 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.605      ; 8.897      ;
; -6.201 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.645      ; 8.916      ;
; -6.199 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.635      ; 8.910      ;
; -6.175 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.595      ; 8.846      ;
; -6.170 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.608      ; 8.856      ;
; -6.154 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.635      ; 8.865      ;
; -6.150 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.633      ; 8.860      ;
; -6.146 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.568      ; 8.792      ;
; -6.126 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.593      ; 8.796      ;
; -6.125 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.608      ; 8.811      ;
; -6.112 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.634      ; 8.819      ;
; -6.105 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.633      ; 8.815      ;
; -6.088 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.594      ; 8.755      ;
; -6.067 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.634      ; 8.774      ;
; -6.005 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.631      ; 8.701      ;
; -5.945 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.637      ; 8.654      ;
; -5.894 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.645      ; 8.609      ;
; -5.847 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.635      ; 8.558      ;
; -5.818 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.608      ; 8.504      ;
; -5.798 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.633      ; 8.508      ;
; -5.760 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.634      ; 8.467      ;
; -3.143 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.910      ; 5.307      ;
; -3.132 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.910      ; 5.296      ;
; -3.117 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.095      ; 8.034      ;
; -3.076 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.146      ; 8.537      ;
; -3.074 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.089      ; 7.978      ;
; -3.018 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.811      ; 5.774      ;
; -3.016 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.152      ; 8.490      ;
; -2.977 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.066      ; 7.871      ;
; -2.973 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.811      ; 5.729      ;
; -2.973 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.093      ; 7.892      ;
; -2.965 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.160      ; 8.445      ;
; -2.924 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.091      ; 7.842      ;
; -2.918 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.150      ; 8.394      ;
; -2.889 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.123      ; 8.340      ;
; -2.886 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.092      ; 7.801      ;
; -2.876 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.290      ; 6.249      ;
; -2.869 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.148      ; 8.344      ;
; -2.831 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.149      ; 8.303      ;
; -2.820 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.910      ; 4.984      ;
; -2.749 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.269      ; 8.213      ;
; -2.720 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.811      ; 5.476      ;
; -2.709 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.293      ; 6.084      ;
; -2.700 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.291      ; 6.077      ;
; -2.612 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.287      ; 5.974      ;
; -2.603 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.678      ; 5.346      ;
; -2.588 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.675      ; 5.332      ;
; -2.583 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.289      ; 5.959      ;
; -2.579 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.264      ; 5.931      ;
; -2.577 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.675      ; 5.321      ;
; -2.575 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.103      ; 7.498      ;
; -2.558 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.678      ; 5.301      ;
; -2.558 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.677      ; 5.313      ;
; -2.547 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.677      ; 5.302      ;
; -2.547 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.771      ; 5.263      ;
; -2.529 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.713      ; 5.320      ;
; -2.469 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.870      ; 4.593      ;
; -2.468 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.368      ; 6.840      ;
; -2.459 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.742      ; 5.273      ;
; -2.453 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.742      ; 5.267      ;
; -2.406 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.739      ; 5.218      ;
; -2.390 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.740      ; 5.206      ;
; -2.375 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.740      ; 5.191      ;
; -2.375 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.736      ; 5.176      ;
; -2.374 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.739      ; 5.186      ;
; -2.340 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.368      ; 7.212      ;
; -2.339 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.738      ; 5.154      ;
; -2.324 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.738      ; 5.139      ;
; -2.323 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.750      ; 5.143      ;
; -2.322 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.750      ; 5.142      ;
; -2.269 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.792      ; 5.312      ;
; -2.267 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.736      ; 5.068      ;
; -2.265 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.675      ; 5.009      ;
; -2.258 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.792      ; 5.301      ;
; -2.251 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.678      ; 4.994      ;
; -2.245 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.269      ; 7.209      ;
; -2.235 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.677      ; 4.990      ;
; -2.232 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.783      ; 5.080      ;
; -2.144 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.780      ; 4.993      ;
; -2.109 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.713      ; 4.900      ;
; -2.045 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.638      ; 4.748      ;
; -2.043 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.136      ; 7.494      ;
; -2.027 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.136      ; 6.978      ;
; -1.946 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.792      ; 4.989      ;
; -1.921 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.635      ; 4.625      ;
; -1.917 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.133      ; 6.869      ;
; -1.883 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.637      ; 4.598      ;
; -1.883 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.135      ; 6.846      ;
; -1.855 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.752      ; 4.858      ;
; -1.837 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.250      ; 7.088      ;
; -1.778 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.133      ; 7.230      ;
; -1.764 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.135      ; 7.227      ;
; -1.672 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.783      ; 4.520      ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_sck'                                                                                                                    ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.636 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.171     ; 5.487      ;
; -4.636 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.171     ; 5.487      ;
; -4.636 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.171     ; 5.487      ;
; -4.636 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.171     ; 5.487      ;
; -4.636 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.171     ; 5.487      ;
; -4.636 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.171     ; 5.487      ;
; -4.636 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.171     ; 5.487      ;
; -4.636 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.171     ; 5.487      ;
; -4.635 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; -0.209     ; 5.448      ;
; -4.635 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.209     ; 5.448      ;
; -4.626 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.171     ; 5.477      ;
; -4.626 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.171     ; 5.477      ;
; -4.626 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.171     ; 5.477      ;
; -4.626 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.171     ; 5.477      ;
; -4.626 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.171     ; 5.477      ;
; -4.626 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.171     ; 5.477      ;
; -4.626 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.171     ; 5.477      ;
; -4.626 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.171     ; 5.477      ;
; -4.625 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; -0.209     ; 5.438      ;
; -4.625 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.209     ; 5.438      ;
; -4.595 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.236     ; 5.381      ;
; -4.595 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.236     ; 5.381      ;
; -4.595 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.236     ; 5.381      ;
; -4.595 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.236     ; 5.381      ;
; -4.595 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.236     ; 5.381      ;
; -4.595 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.236     ; 5.381      ;
; -4.585 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.236     ; 5.371      ;
; -4.585 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.236     ; 5.371      ;
; -4.585 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.236     ; 5.371      ;
; -4.585 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.236     ; 5.371      ;
; -4.585 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.236     ; 5.371      ;
; -4.585 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.236     ; 5.371      ;
; -4.575 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.461      ;
; -4.571 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.171     ; 5.422      ;
; -4.571 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.171     ; 5.422      ;
; -4.571 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.171     ; 5.422      ;
; -4.571 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.171     ; 5.422      ;
; -4.571 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.171     ; 5.422      ;
; -4.571 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.171     ; 5.422      ;
; -4.571 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.171     ; 5.422      ;
; -4.571 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.171     ; 5.422      ;
; -4.570 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.209     ; 5.383      ;
; -4.570 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; -0.209     ; 5.383      ;
; -4.565 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.451      ;
; -4.563 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.429      ;
; -4.563 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.429      ;
; -4.563 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.429      ;
; -4.563 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.429      ;
; -4.563 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.429      ;
; -4.553 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.419      ;
; -4.553 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.419      ;
; -4.553 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.419      ;
; -4.553 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.419      ;
; -4.553 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.419      ;
; -4.530 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.236     ; 5.316      ;
; -4.530 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.236     ; 5.316      ;
; -4.530 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.236     ; 5.316      ;
; -4.530 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.236     ; 5.316      ;
; -4.530 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.236     ; 5.316      ;
; -4.530 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.236     ; 5.316      ;
; -4.510 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.396      ;
; -4.500 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.386      ;
; -4.500 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.386      ;
; -4.500 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.386      ;
; -4.500 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.386      ;
; -4.500 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.386      ;
; -4.500 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.386      ;
; -4.500 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.386      ;
; -4.500 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.386      ;
; -4.500 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.386      ;
; -4.500 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.386      ;
; -4.500 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.386      ;
; -4.500 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.386      ;
; -4.500 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.386      ;
; -4.500 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.386      ;
; -4.500 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.386      ;
; -4.500 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.386      ;
; -4.498 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.364      ;
; -4.498 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.364      ;
; -4.498 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.364      ;
; -4.498 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.364      ;
; -4.498 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.364      ;
; -4.490 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.376      ;
; -4.490 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.376      ;
; -4.490 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.376      ;
; -4.490 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.376      ;
; -4.490 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.376      ;
; -4.490 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.376      ;
; -4.490 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.376      ;
; -4.490 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.376      ;
; -4.490 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.376      ;
; -4.490 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.376      ;
; -4.490 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.376      ;
; -4.490 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.376      ;
; -4.490 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.376      ;
; -4.490 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.376      ;
; -4.490 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.376      ;
; -4.490 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.136     ; 5.376      ;
; -4.436 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[43] ; spi_sck      ; spi_sck     ; 1.000        ; -0.120     ; 5.338      ;
; -4.436 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[42] ; spi_sck      ; spi_sck     ; 1.000        ; -0.120     ; 5.338      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_10mhz'                                                                                                         ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -4.396 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.200     ; 5.198      ;
; -4.396 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.200     ; 5.198      ;
; -4.396 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.200     ; 5.198      ;
; -4.394 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.217     ; 5.179      ;
; -4.394 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.217     ; 5.179      ;
; -4.394 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.217     ; 5.179      ;
; -4.394 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.217     ; 5.179      ;
; -4.394 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.217     ; 5.179      ;
; -4.394 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.217     ; 5.179      ;
; -4.394 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.217     ; 5.179      ;
; -4.394 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.217     ; 5.179      ;
; -4.394 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.217     ; 5.179      ;
; -4.376 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.194     ; 5.184      ;
; -4.352 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 5.158      ;
; -4.352 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 5.158      ;
; -4.352 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 5.158      ;
; -4.351 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.200     ; 5.153      ;
; -4.351 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.200     ; 5.153      ;
; -4.351 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.200     ; 5.153      ;
; -4.349 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.217     ; 5.134      ;
; -4.349 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.217     ; 5.134      ;
; -4.349 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.217     ; 5.134      ;
; -4.349 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.217     ; 5.134      ;
; -4.349 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.217     ; 5.134      ;
; -4.349 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.217     ; 5.134      ;
; -4.349 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.217     ; 5.134      ;
; -4.349 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.217     ; 5.134      ;
; -4.349 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.217     ; 5.134      ;
; -4.331 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.194     ; 5.139      ;
; -4.307 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 5.113      ;
; -4.307 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 5.113      ;
; -4.307 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 5.113      ;
; -4.087 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.186     ; 4.903      ;
; -4.087 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.186     ; 4.903      ;
; -4.087 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.186     ; 4.903      ;
; -4.085 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.186     ; 4.901      ;
; -4.085 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.186     ; 4.901      ;
; -4.085 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.186     ; 4.901      ;
; -4.085 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.203     ; 4.884      ;
; -4.085 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.203     ; 4.884      ;
; -4.085 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.203     ; 4.884      ;
; -4.085 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.203     ; 4.884      ;
; -4.085 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.203     ; 4.884      ;
; -4.085 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.203     ; 4.884      ;
; -4.085 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.203     ; 4.884      ;
; -4.085 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.203     ; 4.884      ;
; -4.085 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.203     ; 4.884      ;
; -4.083 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.203     ; 4.882      ;
; -4.083 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.203     ; 4.882      ;
; -4.083 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.203     ; 4.882      ;
; -4.083 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.203     ; 4.882      ;
; -4.083 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.203     ; 4.882      ;
; -4.083 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.203     ; 4.882      ;
; -4.083 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.203     ; 4.882      ;
; -4.083 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.203     ; 4.882      ;
; -4.083 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.203     ; 4.882      ;
; -4.067 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.180     ; 4.889      ;
; -4.065 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.180     ; 4.887      ;
; -4.044 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.200     ; 4.846      ;
; -4.044 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.200     ; 4.846      ;
; -4.044 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.200     ; 4.846      ;
; -4.043 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.182     ; 4.863      ;
; -4.043 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.182     ; 4.863      ;
; -4.043 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.182     ; 4.863      ;
; -4.042 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.217     ; 4.827      ;
; -4.042 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.217     ; 4.827      ;
; -4.042 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.217     ; 4.827      ;
; -4.042 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.217     ; 4.827      ;
; -4.042 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.217     ; 4.827      ;
; -4.042 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.217     ; 4.827      ;
; -4.042 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.217     ; 4.827      ;
; -4.042 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.217     ; 4.827      ;
; -4.042 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.217     ; 4.827      ;
; -4.041 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.182     ; 4.861      ;
; -4.041 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.182     ; 4.861      ;
; -4.041 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.182     ; 4.861      ;
; -4.024 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.194     ; 4.832      ;
; -4.000 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.806      ;
; -4.000 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.806      ;
; -4.000 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.806      ;
; -3.954 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.198     ; 4.758      ;
; -3.919 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.072     ; 4.849      ;
; -3.919 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.072     ; 4.849      ;
; -3.919 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.072     ; 4.849      ;
; -3.917 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.089     ; 4.830      ;
; -3.917 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.089     ; 4.830      ;
; -3.917 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.089     ; 4.830      ;
; -3.917 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.089     ; 4.830      ;
; -3.917 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.089     ; 4.830      ;
; -3.917 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.089     ; 4.830      ;
; -3.917 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.089     ; 4.830      ;
; -3.917 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.089     ; 4.830      ;
; -3.917 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.089     ; 4.830      ;
; -3.909 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.198     ; 4.713      ;
; -3.899 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.066     ; 4.835      ;
; -3.879 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.070     ; 4.811      ;
; -3.875 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.068     ; 4.809      ;
; -3.875 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.068     ; 4.809      ;
; -3.875 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.068     ; 4.809      ;
; -3.831 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.186     ; 4.647      ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_ce[0]'                                                                                                                                                                                                               ;
+--------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                                                ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -3.943 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.345     ; 3.127      ;
; -3.866 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.207     ; 3.151      ;
; -3.857 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.264     ; 3.122      ;
; -3.805 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.345     ; 2.989      ;
; -3.780 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.454     ; 2.855      ;
; -3.779 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.196     ; 3.075      ;
; -3.726 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.454     ; 2.801      ;
; -3.725 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.196     ; 3.021      ;
; -3.719 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.264     ; 2.984      ;
; -3.712 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.207     ; 2.997      ;
; -3.679 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.243     ; 2.928      ;
; -3.678 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 2.884      ;
; -3.673 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.251     ; 2.914      ;
; -3.663 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.274     ; 2.881      ;
; -3.663 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.285     ; 2.907      ;
; -3.647 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.216     ; 2.923      ;
; -3.637 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.275     ; 2.854      ;
; -3.637 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.275     ; 2.854      ;
; -3.637 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.275     ; 2.854      ;
; -3.637 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.275     ; 2.854      ;
; -3.637 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.275     ; 2.854      ;
; -3.637 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.275     ; 2.854      ;
; -3.636 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.229     ; 2.899      ;
; -3.636 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.229     ; 2.899      ;
; -3.626 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.283     ; 2.835      ;
; -3.620 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.224     ; 2.888      ;
; -3.620 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.224     ; 2.888      ;
; -3.618 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.249     ; 2.861      ;
; -3.611 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.228     ; 2.875      ;
; -3.611 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.228     ; 2.875      ;
; -3.586 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.210     ; 2.868      ;
; -3.586 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.210     ; 2.868      ;
; -3.584 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.202     ; 2.874      ;
; -3.573 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.207     ; 2.858      ;
; -3.570 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.207     ; 2.855      ;
; -3.566 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.224     ; 2.834      ;
; -3.566 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.224     ; 2.834      ;
; -3.566 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.240     ; 2.818      ;
; -3.565 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.212     ; 2.845      ;
; -3.565 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.212     ; 2.845      ;
; -3.560 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 2.766      ;
; -3.557 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.228     ; 2.821      ;
; -3.557 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.228     ; 2.821      ;
; -3.557 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.180     ; 2.869      ;
; -3.557 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.180     ; 2.869      ;
; -3.555 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.251     ; 2.796      ;
; -3.554 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.461     ; 2.507      ;
; -3.554 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.461     ; 2.507      ;
; -3.554 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.461     ; 2.507      ;
; -3.554 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.461     ; 2.507      ;
; -3.554 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.461     ; 2.507      ;
; -3.554 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.461     ; 2.507      ;
; -3.554 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.461     ; 2.507      ;
; -3.554 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.461     ; 2.507      ;
; -3.554 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.461     ; 2.507      ;
; -3.554 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.461     ; 2.507      ;
; -3.554 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.461     ; 2.507      ;
; -3.554 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.461     ; 2.507      ;
; -3.547 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.199     ; 2.840      ;
; -3.547 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.199     ; 2.840      ;
; -3.545 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.274     ; 2.763      ;
; -3.532 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.210     ; 2.814      ;
; -3.532 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.210     ; 2.814      ;
; -3.525 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.243     ; 2.774      ;
; -3.525 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.205     ; 2.812      ;
; -3.515 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.352     ; 2.577      ;
; -3.515 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.352     ; 2.577      ;
; -3.515 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.352     ; 2.577      ;
; -3.515 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.352     ; 2.577      ;
; -3.515 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.352     ; 2.577      ;
; -3.515 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.352     ; 2.577      ;
; -3.515 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.352     ; 2.577      ;
; -3.515 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.352     ; 2.577      ;
; -3.515 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.352     ; 2.577      ;
; -3.515 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.352     ; 2.577      ;
; -3.515 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.352     ; 2.577      ;
; -3.515 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.352     ; 2.577      ;
; -3.511 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.212     ; 2.791      ;
; -3.511 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.212     ; 2.791      ;
; -3.509 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.285     ; 2.753      ;
; -3.508 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.283     ; 2.717      ;
; -3.503 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.180     ; 2.815      ;
; -3.503 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.180     ; 2.815      ;
; -3.503 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.237     ; 2.758      ;
; -3.503 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.237     ; 2.758      ;
; -3.503 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.237     ; 2.758      ;
; -3.503 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.237     ; 2.758      ;
; -3.500 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.461     ; 2.453      ;
; -3.500 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.461     ; 2.453      ;
; -3.500 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.461     ; 2.453      ;
; -3.500 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.461     ; 2.453      ;
; -3.500 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.461     ; 2.453      ;
; -3.500 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.461     ; 2.453      ;
; -3.500 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.461     ; 2.453      ;
; -3.500 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.461     ; 2.453      ;
; -3.500 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.461     ; 2.453      ;
; -3.500 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.461     ; 2.453      ;
; -3.500 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.461     ; 2.453      ;
; -3.500 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.461     ; 2.453      ;
; -3.497 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.273     ; 2.716      ;
+--------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'                                                                                                  ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -3.318 ; nnrx[1]   ; rx_freq[1][28]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 3.063      ;
; -3.318 ; nnrx[1]   ; rx_freq[1][27]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 3.063      ;
; -3.318 ; nnrx[1]   ; rx_freq[1][20]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 3.063      ;
; -3.318 ; nnrx[1]   ; rx_freq[1][26]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 3.063      ;
; -3.318 ; nnrx[1]   ; rx_freq[1][25]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 3.063      ;
; -3.318 ; nnrx[1]   ; rx_freq[1][19]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 3.063      ;
; -3.318 ; nnrx[1]   ; rx_freq[1][24]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 3.063      ;
; -3.318 ; nnrx[1]   ; rx_freq[1][23]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 3.063      ;
; -3.318 ; nnrx[1]   ; rx_freq[1][18]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 3.063      ;
; -3.318 ; nnrx[1]   ; rx_freq[1][31]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 3.063      ;
; -3.318 ; nnrx[1]   ; rx_freq[1][22]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 3.063      ;
; -3.318 ; nnrx[1]   ; rx_freq[1][30]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 3.063      ;
; -3.318 ; nnrx[1]   ; rx_freq[1][29]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 3.063      ;
; -3.318 ; nnrx[1]   ; rx_freq[1][21]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 3.063      ;
; -3.306 ; nnrx[1]   ; rx_freq[1][5]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 3.053      ;
; -3.306 ; nnrx[1]   ; rx_freq[1][6]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 3.053      ;
; -3.306 ; nnrx[1]   ; rx_freq[1][9]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 3.053      ;
; -3.306 ; nnrx[1]   ; rx_freq[1][10]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 3.053      ;
; -3.306 ; nnrx[1]   ; rx_freq[1][11]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 3.053      ;
; -3.306 ; nnrx[1]   ; rx_freq[1][12]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 3.053      ;
; -3.306 ; nnrx[1]   ; rx_freq[1][7]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 3.053      ;
; -3.306 ; nnrx[1]   ; rx_freq[1][8]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 3.053      ;
; -3.306 ; nnrx[1]   ; rx_freq[1][4]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 3.053      ;
; -3.306 ; nnrx[1]   ; rx_freq[1][3]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 3.053      ;
; -3.306 ; nnrx[1]   ; rx_freq[1][2]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 3.053      ;
; -3.306 ; nnrx[1]   ; rx_freq[1][1]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 3.053      ;
; -3.306 ; nnrx[1]   ; rx_freq[1][0]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 3.053      ;
; -3.306 ; nnrx[1]   ; rx_freq[1][17]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 3.053      ;
; -3.306 ; nnrx[1]   ; rx_freq[1][16]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 3.053      ;
; -3.306 ; nnrx[1]   ; rx_freq[1][15]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 3.053      ;
; -3.306 ; nnrx[1]   ; rx_freq[1][14]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 3.053      ;
; -3.306 ; nnrx[1]   ; rx_freq[1][13]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 3.053      ;
; -3.291 ; nnrx[1]   ; rx_freq[1][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.527     ; 3.033      ;
; -3.291 ; nnrx[1]   ; rx_freq[1][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.527     ; 3.033      ;
; -3.291 ; nnrx[1]   ; rx_freq[1][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.527     ; 3.033      ;
; -3.291 ; nnrx[1]   ; rx_freq[1][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.527     ; 3.033      ;
; -3.291 ; nnrx[1]   ; rx_freq[1][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.527     ; 3.033      ;
; -3.291 ; nnrx[1]   ; rx_freq[1][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.527     ; 3.033      ;
; -3.291 ; nnrx[1]   ; rx_freq[1][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.527     ; 3.033      ;
; -3.291 ; nnrx[1]   ; rx_freq[1][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.527     ; 3.033      ;
; -3.291 ; nnrx[1]   ; rx_freq[1][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.527     ; 3.033      ;
; -3.291 ; nnrx[1]   ; rx_freq[1][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.527     ; 3.033      ;
; -3.291 ; nnrx[1]   ; rx_freq[1][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.527     ; 3.033      ;
; -3.291 ; nnrx[1]   ; rx_freq[1][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.527     ; 3.033      ;
; -3.291 ; nnrx[1]   ; rx_freq[1][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.527     ; 3.033      ;
; -3.291 ; nnrx[1]   ; rx_freq[1][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.527     ; 3.033      ;
; -3.291 ; nnrx[1]   ; rx_freq[1][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.527     ; 3.033      ;
; -3.291 ; nnrx[1]   ; rx_freq[1][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.527     ; 3.033      ;
; -3.291 ; nnrx[1]   ; rx_freq[1][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.527     ; 3.033      ;
; -3.291 ; nnrx[1]   ; rx_freq[1][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.527     ; 3.033      ;
; -3.222 ; nnrx[1]   ; rx_freq[1][23]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.526     ; 2.965      ;
; -3.222 ; nnrx[1]   ; rx_freq[1][18]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.526     ; 2.965      ;
; -3.222 ; nnrx[1]   ; rx_freq[1][26]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.526     ; 2.965      ;
; -3.222 ; nnrx[1]   ; rx_freq[1][19]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.526     ; 2.965      ;
; -3.222 ; nnrx[1]   ; rx_freq[1][20]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.526     ; 2.965      ;
; -3.222 ; nnrx[1]   ; rx_freq[1][21]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.526     ; 2.965      ;
; -3.222 ; nnrx[1]   ; rx_freq[1][22]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.526     ; 2.965      ;
; -3.222 ; nnrx[1]   ; rx_freq[1][24]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.526     ; 2.965      ;
; -3.222 ; nnrx[1]   ; rx_freq[1][25]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.526     ; 2.965      ;
; -3.222 ; nnrx[1]   ; rx_freq[1][31]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.526     ; 2.965      ;
; -3.222 ; nnrx[1]   ; rx_freq[1][30]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.526     ; 2.965      ;
; -3.222 ; nnrx[1]   ; rx_freq[1][29]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.526     ; 2.965      ;
; -3.222 ; nnrx[1]   ; rx_freq[1][28]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.526     ; 2.965      ;
; -3.222 ; nnrx[1]   ; rx_freq[1][27]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.526     ; 2.965      ;
; -3.164 ; nnrx[0]   ; rx_freq[1][26]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 2.909      ;
; -3.164 ; nnrx[0]   ; rx_freq[1][29]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 2.909      ;
; -3.164 ; nnrx[0]   ; rx_freq[1][28]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 2.909      ;
; -3.164 ; nnrx[0]   ; rx_freq[1][27]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 2.909      ;
; -3.164 ; nnrx[0]   ; rx_freq[1][21]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 2.909      ;
; -3.164 ; nnrx[0]   ; rx_freq[1][20]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 2.909      ;
; -3.164 ; nnrx[0]   ; rx_freq[1][30]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 2.909      ;
; -3.164 ; nnrx[0]   ; rx_freq[1][19]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 2.909      ;
; -3.164 ; nnrx[0]   ; rx_freq[1][25]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 2.909      ;
; -3.164 ; nnrx[0]   ; rx_freq[1][24]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 2.909      ;
; -3.164 ; nnrx[0]   ; rx_freq[1][22]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 2.909      ;
; -3.164 ; nnrx[0]   ; rx_freq[1][31]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 2.909      ;
; -3.164 ; nnrx[0]   ; rx_freq[1][18]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 2.909      ;
; -3.164 ; nnrx[0]   ; rx_freq[1][23]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.524     ; 2.909      ;
; -3.152 ; nnrx[0]   ; rx_freq[1][13]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 2.899      ;
; -3.152 ; nnrx[0]   ; rx_freq[1][11]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 2.899      ;
; -3.152 ; nnrx[0]   ; rx_freq[1][5]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 2.899      ;
; -3.152 ; nnrx[0]   ; rx_freq[1][12]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 2.899      ;
; -3.152 ; nnrx[0]   ; rx_freq[1][6]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 2.899      ;
; -3.152 ; nnrx[0]   ; rx_freq[1][14]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 2.899      ;
; -3.152 ; nnrx[0]   ; rx_freq[1][10]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 2.899      ;
; -3.152 ; nnrx[0]   ; rx_freq[1][9]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 2.899      ;
; -3.152 ; nnrx[0]   ; rx_freq[1][15]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 2.899      ;
; -3.152 ; nnrx[0]   ; rx_freq[1][4]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 2.899      ;
; -3.152 ; nnrx[0]   ; rx_freq[1][8]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 2.899      ;
; -3.152 ; nnrx[0]   ; rx_freq[1][7]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 2.899      ;
; -3.152 ; nnrx[0]   ; rx_freq[1][16]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 2.899      ;
; -3.152 ; nnrx[0]   ; rx_freq[1][3]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 2.899      ;
; -3.152 ; nnrx[0]   ; rx_freq[1][2]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 2.899      ;
; -3.152 ; nnrx[0]   ; rx_freq[1][17]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 2.899      ;
; -3.152 ; nnrx[0]   ; rx_freq[1][0]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 2.899      ;
; -3.152 ; nnrx[0]   ; rx_freq[1][1]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.522     ; 2.899      ;
; -3.137 ; nnrx[0]   ; rx_freq[1][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.527     ; 2.879      ;
; -3.137 ; nnrx[0]   ; rx_freq[1][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.527     ; 2.879      ;
; -3.137 ; nnrx[0]   ; rx_freq[1][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.527     ; 2.879      ;
; -3.137 ; nnrx[0]   ; rx_freq[1][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.527     ; 2.879      ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                                          ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                               ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.053 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.387      ; 1.059      ;
; -0.052 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.444      ; 1.117      ;
; -0.011 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.387      ; 1.101      ;
; -0.005 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.394      ; 1.114      ;
; 0.002  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.393      ; 1.120      ;
; 0.008  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.379      ; 1.112      ;
; 0.021  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.376      ; 1.122      ;
; 0.022  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.394      ; 1.141      ;
; 0.024  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.368      ; 1.117      ;
; 0.025  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.387      ; 1.137      ;
; 0.025  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.361      ; 1.111      ;
; 0.038  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.361      ; 1.124      ;
; 0.044  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.351      ; 1.120      ;
; 0.053  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.341      ; 1.119      ;
; 0.059  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.337      ; 1.121      ;
; 0.060  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.337      ; 1.122      ;
; 0.075  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.325      ; 1.125      ;
; 0.083  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.311      ; 1.119      ;
; 0.089  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.311      ; 1.125      ;
; 0.122  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.265      ; 1.112      ;
; 0.123  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.272      ; 1.120      ;
; 0.129  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.265      ; 1.119      ;
; 0.203  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.190      ; 1.118      ;
; 0.205  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.190      ; 1.120      ;
; 0.209  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.181      ; 1.115      ;
; 0.219  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.181      ; 1.125      ;
; 0.232  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.325      ; 1.282      ;
; 0.249  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[30]                                   ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[30]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.455      ; 0.899      ;
; 0.268  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[29]                                   ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[29]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.455      ; 0.918      ;
; 0.345  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.227      ; 0.767      ;
; 0.359  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[19]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[19]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.536      ; 1.090      ;
; 0.373  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[9]                                   ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[9]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.346      ; 0.914      ;
; 0.381  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[16]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[16]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.536      ; 1.112      ;
; 0.385  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[30]                      ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[30]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.332      ; 0.912      ;
; 0.393  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[13]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[13]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.536      ; 1.124      ;
; 0.400  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.285      ; 0.880      ;
; 0.403  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[36]                      ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[36]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.332      ; 0.930      ;
; 0.415  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[23]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[23]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.536      ; 1.146      ;
; 0.421  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.259      ; 0.875      ;
; 0.424  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.424  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.425  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.426  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.669      ;
; 0.426  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.669      ;
; 0.426  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.669      ;
; 0.426  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.669      ;
; 0.426  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.669      ;
; 0.427  ; receiver:NRX[2].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[2].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.047      ; 0.669      ;
; 0.427  ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.047      ; 0.669      ;
; 0.427  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.047      ; 0.669      ;
; 0.427  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.047      ; 0.669      ;
; 0.427  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.047      ; 0.669      ;
; 0.427  ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.047      ; 0.669      ;
; 0.428  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.046      ; 0.669      ;
; 0.429  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.045      ; 0.669      ;
; 0.429  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.045      ; 0.669      ;
; 0.429  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.045      ; 0.669      ;
; 0.429  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.045      ; 0.669      ;
; 0.429  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.045      ; 0.669      ;
; 0.456  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.102      ; 0.753      ;
; 0.458  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_integrator:cic_stages[3].cic_integrator_inst|out_data[38]                      ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[38]                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.284      ; 0.937      ;
; 0.462  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.102      ; 0.759      ;
; 0.465  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.227      ; 0.887      ;
; 0.465  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.100      ; 0.760      ;
; 0.469  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.100      ; 0.764      ;
; 0.471  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[28]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[28]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.241      ; 0.907      ;
; 0.471  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|Z[12][0]                                                                               ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|Z[13][2]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.716      ;
; 0.472  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[36]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[36]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.254      ; 0.921      ;
; 0.473  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[29]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[29]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.439      ; 1.107      ;
; 0.480  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[32]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[32]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.439      ; 1.114      ;
; 0.480  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[35]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[35]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.439      ; 1.114      ;
; 0.481  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[19]                                  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[19]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.413      ; 1.089      ;
; 0.482  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[37]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[37]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.439      ; 1.116      ;
; 0.482  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.238      ; 0.915      ;
; 0.489  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[4]                       ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[4]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.208      ; 0.892      ;
; 0.489  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.736      ;
; 0.489  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.738      ;
; 0.489  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.738      ;
; 0.489  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.738      ;
; 0.489  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[3]                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.738      ;
; 0.489  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.737      ;
; 0.489  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.737      ;
; 0.489  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.737      ;
; 0.489  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.737      ;
; 0.489  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.100      ; 0.784      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_sck'                                                                                                                       ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.218 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[2]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.279      ; 3.722      ;
; 0.218 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[12]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.279      ; 3.722      ;
; 0.218 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[11]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.279      ; 3.722      ;
; 0.218 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.279      ; 3.722      ;
; 0.218 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[37]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.279      ; 3.722      ;
; 0.218 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[3]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.279      ; 3.722      ;
; 0.218 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[13]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.279      ; 3.722      ;
; 0.218 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[0]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.279      ; 3.722      ;
; 0.283 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[38]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.241      ; 3.749      ;
; 0.283 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[7]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.241      ; 3.749      ;
; 0.283 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[41]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.241      ; 3.749      ;
; 0.283 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[40]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.241      ; 3.749      ;
; 0.283 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.241      ; 3.749      ;
; 0.283 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[6]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.241      ; 3.749      ;
; 0.283 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[5]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.241      ; 3.749      ;
; 0.283 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[42]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.241      ; 3.749      ;
; 0.283 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[4]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.241      ; 3.749      ;
; 0.283 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[15]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.241      ; 3.749      ;
; 0.288 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[2]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.287      ; 3.800      ;
; 0.288 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[1]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.287      ; 3.800      ;
; 0.288 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[0]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.287      ; 3.800      ;
; 0.288 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[6]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.287      ; 3.800      ;
; 0.288 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[3]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.287      ; 3.800      ;
; 0.288 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[5]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.287      ; 3.800      ;
; 0.288 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[4]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.287      ; 3.800      ;
; 0.288 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|done      ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.287      ; 3.800      ;
; 0.331 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[21]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.282      ; 3.838      ;
; 0.392 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[8]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.224      ; 3.841      ;
; 0.392 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[27]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.224      ; 3.841      ;
; 0.392 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[30]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.224      ; 3.841      ;
; 0.392 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[23]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.224      ; 3.841      ;
; 0.392 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[29]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.224      ; 3.841      ;
; 0.392 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[31]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.224      ; 3.841      ;
; 0.392 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[28]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.224      ; 3.841      ;
; 0.392 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[10]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.224      ; 3.841      ;
; 0.392 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[9]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.224      ; 3.841      ;
; 0.392 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[22]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.224      ; 3.841      ;
; 0.392 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[24]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.224      ; 3.841      ;
; 0.392 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[26]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.224      ; 3.841      ;
; 0.392 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[25]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.224      ; 3.841      ;
; 0.392 ; spi_slave:spi_slave_rx_inst|rreg[35] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 0.000        ; 0.157      ; 0.744      ;
; 0.392 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[1]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.224      ; 3.841      ;
; 0.394 ; spi_slave:spi_slave_rx_inst|rreg[33] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 0.000        ; 0.157      ; 0.746      ;
; 0.394 ; spi_slave:spi_slave_rx_inst|rreg[34] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 0.000        ; 0.157      ; 0.746      ;
; 0.444 ; spi_slave:spi_slave_rx_inst|rreg[42] ; spi_slave:spi_slave_rx_inst|rdata[43] ; spi_sck      ; spi_sck     ; 0.000        ; 0.098      ; 0.737      ;
; 0.453 ; spi_slave:spi_slave_rx_inst|rreg[41] ; spi_slave:spi_slave_rx_inst|rdata[42] ; spi_sck      ; spi_sck     ; 0.000        ; 0.098      ; 0.746      ;
; 0.464 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[11]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.279      ; 3.468      ;
; 0.464 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[37]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.279      ; 3.468      ;
; 0.464 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[3]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.279      ; 3.468      ;
; 0.464 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[2]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.279      ; 3.468      ;
; 0.464 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.279      ; 3.468      ;
; 0.464 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[13]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.279      ; 3.468      ;
; 0.464 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[12]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.279      ; 3.468      ;
; 0.464 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[0]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.279      ; 3.468      ;
; 0.474 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[20]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.258      ; 3.957      ;
; 0.474 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[19]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.258      ; 3.957      ;
; 0.474 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[17]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.258      ; 3.957      ;
; 0.474 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[14]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.258      ; 3.957      ;
; 0.474 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[18]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.258      ; 3.957      ;
; 0.480 ; spi_slave:spi_slave_rx_inst|rreg[29] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 0.000        ; 0.071      ; 0.746      ;
; 0.485 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rdata[42] ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.279      ; 3.989      ;
; 0.485 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rdata[43] ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.279      ; 3.989      ;
; 0.495 ; spi_slave:spi_slave_rx_inst|rreg[40] ; spi_slave:spi_slave_rx_inst|rreg[41]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.738      ;
; 0.495 ; spi_slave:spi_slave_rx_inst|rreg[39] ; spi_slave:spi_slave_rx_inst|rreg[40]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.738      ;
; 0.500 ; spi_slave:spi_slave_rx_inst|rreg[29] ; spi_slave:spi_slave_rx_inst|rreg[30]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.744      ;
; 0.502 ; spi_slave:spi_slave_rx_inst|rreg[33] ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.745      ;
; 0.502 ; spi_slave:spi_slave_rx_inst|rreg[12] ; spi_slave:spi_slave_rx_inst|rreg[13]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.745      ;
; 0.502 ; spi_slave:spi_slave_rx_inst|rreg[35] ; spi_slave:spi_slave_rx_inst|rreg[36]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.745      ;
; 0.503 ; spi_slave:spi_slave_rx_inst|rreg[34] ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.746      ;
; 0.503 ; spi_slave:spi_slave_rx_inst|rreg[41] ; spi_slave:spi_slave_rx_inst|rreg[42]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.746      ;
; 0.507 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[4]     ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.287      ; 3.519      ;
; 0.507 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[3]     ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.287      ; 3.519      ;
; 0.507 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[5]     ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.287      ; 3.519      ;
; 0.507 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[0]     ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.287      ; 3.519      ;
; 0.507 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[6]     ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.287      ; 3.519      ;
; 0.507 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[2]     ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.287      ; 3.519      ;
; 0.507 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[1]     ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.287      ; 3.519      ;
; 0.507 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|done      ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.287      ; 3.519      ;
; 0.515 ; spi_slave:spi_slave_rx_inst|rreg[25] ; spi_slave:spi_slave_rx_inst|rreg[26]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.759      ;
; 0.515 ; spi_slave:spi_slave_rx_inst|rreg[23] ; spi_slave:spi_slave_rx_inst|rreg[24]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.759      ;
; 0.515 ; spi_slave:spi_slave_rx_inst|rreg[30] ; spi_slave:spi_slave_rx_inst|rreg[31]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.759      ;
; 0.517 ; spi_slave:spi_slave_rx_inst|rreg[26] ; spi_slave:spi_slave_rx_inst|rreg[27]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.761      ;
; 0.517 ; spi_slave:spi_slave_rx_inst|rreg[4]  ; spi_slave:spi_slave_rx_inst|rreg[5]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.760      ;
; 0.521 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[36]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.090      ; 3.836      ;
; 0.521 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.090      ; 3.836      ;
; 0.521 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.090      ; 3.836      ;
; 0.521 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.090      ; 3.836      ;
; 0.521 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[33]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.090      ; 3.836      ;
; 0.523 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[4]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.241      ; 3.489      ;
; 0.523 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[42]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.241      ; 3.489      ;
; 0.523 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[5]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.241      ; 3.489      ;
; 0.523 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[38]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.241      ; 3.489      ;
; 0.523 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[6]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.241      ; 3.489      ;
; 0.523 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.241      ; 3.489      ;
; 0.523 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[40]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.241      ; 3.489      ;
; 0.523 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[7]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.241      ; 3.489      ;
; 0.523 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[41]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.241      ; 3.489      ;
; 0.523 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[15]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.241      ; 3.489      ;
; 0.527 ; spi_slave:spi_slave_rx_inst|rreg[12] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 0.000        ; 0.023      ; 0.745      ;
; 0.537 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.262      ; 4.024      ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_10mhz'                                                                                                                                                                    ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; 0.402 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.684      ;
; 0.466 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.733      ;
; 0.475 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.742      ;
; 0.600 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.866      ;
; 0.600 ; ad9866:ad9866_inst|dut2_data[7]                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.866      ;
; 0.601 ; rx_gain[3]                                         ; prev_rx_gain[3]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.733      ; 1.559      ;
; 0.601 ; ad9866:ad9866_inst|dut2_data[11]                   ; ad9866:ad9866_inst|dut2_data[12]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.867      ;
; 0.602 ; ad9866:ad9866_inst|dut2_data[10]                   ; ad9866:ad9866_inst|dut2_data[11]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.868      ;
; 0.602 ; ad9866:ad9866_inst|dut2_data[8]                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.868      ;
; 0.615 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.498      ; 3.578      ;
; 0.684 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.951      ;
; 0.684 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.951      ;
; 0.684 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.951      ;
; 0.685 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.952      ;
; 0.686 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.952      ;
; 0.686 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.952      ;
; 0.687 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.953      ;
; 0.689 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.955      ;
; 0.689 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.956      ;
; 0.690 ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.956      ;
; 0.690 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.956      ;
; 0.690 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.956      ;
; 0.690 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.956      ;
; 0.690 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.957      ;
; 0.691 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut2_data[1]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.957      ;
; 0.691 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.957      ;
; 0.691 ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.957      ;
; 0.692 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.958      ;
; 0.692 ; ad9866:ad9866_inst|dut2_data[6]                    ; ad9866:ad9866_inst|dut2_data[7]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.958      ;
; 0.692 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.959      ;
; 0.693 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.959      ;
; 0.693 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.959      ;
; 0.693 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.961      ;
; 0.696 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.962      ;
; 0.696 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.962      ;
; 0.697 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.963      ;
; 0.697 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.963      ;
; 0.698 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.965      ;
; 0.698 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.964      ;
; 0.699 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.965      ;
; 0.700 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.966      ;
; 0.700 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.966      ;
; 0.709 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.976      ;
; 0.711 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.977      ;
; 0.712 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.979      ;
; 0.714 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.980      ;
; 0.714 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.981      ;
; 0.717 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.984      ;
; 0.717 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.984      ;
; 0.721 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.988      ;
; 0.725 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.992      ;
; 0.727 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.994      ;
; 0.762 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.029      ;
; 0.762 ; rx_gain[2]                                         ; prev_rx_gain[2]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.733      ; 1.720      ;
; 0.763 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.030      ;
; 0.764 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.030      ;
; 0.769 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.035      ;
; 0.782 ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.048      ;
; 0.801 ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut2_data[2]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.074      ; 1.070      ;
; 0.830 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.097      ;
; 0.852 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.119      ;
; 0.865 ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.054      ; 1.114      ;
; 0.870 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.355      ; 3.690      ;
; 0.880 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.146      ;
; 0.937 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.049      ; 1.181      ;
; 0.946 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.356      ; 3.767      ;
; 0.946 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.356      ; 3.767      ;
; 0.946 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[3]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.356      ; 3.767      ;
; 0.948 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.215      ;
; 0.958 ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.049      ; 1.202      ;
; 0.960 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.227      ;
; 0.960 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.199      ; 1.354      ;
; 0.962 ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.049      ; 1.206      ;
; 0.964 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.359      ; 3.788      ;
; 0.975 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.199      ; 1.369      ;
; 1.006 ; counter[2]                                         ; counter[3]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.273      ;
; 1.006 ; counter[1]                                         ; counter[2]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.273      ;
; 1.006 ; counter[9]                                         ; counter[10]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.273      ;
; 1.006 ; counter[10]                                        ; counter[11]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.273      ;
; 1.007 ; counter[7]                                         ; counter[8]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.274      ;
; 1.007 ; counter[8]                                         ; counter[9]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.274      ;
; 1.007 ; counter[11]                                        ; counter[12]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.273      ;
; 1.007 ; counter[12]                                        ; counter[13]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.273      ;
; 1.007 ; counter[6]                                         ; counter[7]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.274      ;
; 1.007 ; counter[0]                                         ; counter[1]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.274      ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_ce[0]'                                                                                                                                                                                                                                                                                                          ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.410 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.136      ; 0.741      ;
; 0.422 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.052      ; 0.669      ;
; 0.422 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.052      ; 0.669      ;
; 0.422 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.052      ; 0.669      ;
; 0.424 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.669      ;
; 0.424 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.669      ;
; 0.424 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.669      ;
; 0.424 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.669      ;
; 0.424 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.669      ;
; 0.424 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.669      ;
; 0.424 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.669      ;
; 0.424 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.426 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.669      ;
; 0.426 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.669      ;
; 0.426 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.669      ;
; 0.427 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 0.669      ;
; 0.427 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 0.669      ;
; 0.427 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 0.669      ;
; 0.427 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 0.669      ;
; 0.427 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 0.669      ;
; 0.443 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.129      ; 0.767      ;
; 0.475 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.046      ; 0.716      ;
; 0.500 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.745      ;
; 0.507 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.185      ; 0.887      ;
; 0.531 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.017      ; 0.743      ;
; 0.589 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.141      ; 0.925      ;
; 0.601 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.846      ;
; 0.603 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.136      ; 0.934      ;
; 0.614 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.131      ; 0.940      ;
; 0.620 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.096      ; 0.911      ;
; 0.656 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.063      ; 0.914      ;
; 0.658 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.136      ; 0.989      ;
; 0.674 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.061      ; 0.930      ;
; 0.676 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.017      ; 0.888      ;
; 0.683 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.185      ; 1.063      ;
; 0.687 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.017      ; 0.899      ;
; 0.714 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.043      ; 0.952      ;
; 0.721 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.021      ; 0.937      ;
; 0.723 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.017      ; 0.935      ;
; 0.749 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.102      ; 1.081      ;
; 0.753 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.974      ;
; 0.756 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.145      ; 1.096      ;
; 0.757 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 1.002      ;
; 0.757 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.116      ; 1.103      ;
; 0.760 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 1.005      ;
; 0.763 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.001      ; 0.959      ;
; 0.773 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.116      ; 1.119      ;
; 0.774 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.116      ; 1.120      ;
; 0.788 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 1.031      ;
; 0.798 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.102      ; 1.130      ;
; 0.813 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 1.056      ;
; 0.813 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.017      ; 1.025      ;
; 0.817 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.070      ; 1.117      ;
; 0.821 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.129      ; 1.145      ;
; 0.826 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 1.070      ;
; 0.828 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.052      ; 1.075      ;
; 0.829 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.102      ; 1.161      ;
; 0.834 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.070      ; 1.134      ;
; 0.835 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.017      ; 1.082      ;
; 0.838 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.174      ; 1.207      ;
; 0.840 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.017      ; 1.087      ;
; 0.843 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.022      ; 1.060      ;
; 0.845 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.061      ; 1.101      ;
; 0.848 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 1.092      ;
; 0.851 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.017      ; 1.098      ;
; 0.856 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.164      ; 1.215      ;
; 0.858 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.164      ; 1.217      ;
; 0.858 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.017      ; 1.105      ;
; 0.863 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.061      ; 1.119      ;
; 0.870 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.075      ; 1.140      ;
; 0.872 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.011      ; 1.078      ;
; 0.879 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.124      ; 1.198      ;
; 0.885 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.007      ; 1.087      ;
; 0.888 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.083      ; 1.166      ;
; 0.888 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.135      ; 1.218      ;
; 0.889 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.088      ; 1.172      ;
; 0.891 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.141      ; 1.227      ;
; 0.899 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.101      ; 1.195      ;
; 0.907 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.124      ; 1.226      ;
; 0.909 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.062      ; 1.166      ;
; 0.912 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.044      ; 1.151      ;
; 0.913 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.017      ; 1.160      ;
; 0.919 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.075      ; 1.189      ;
; 0.920 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.067      ; 1.182      ;
; 0.921 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.128      ; 1.244      ;
; 0.923 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.164      ; 1.282      ;
; 0.924 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.164      ; 1.283      ;
; 0.926 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.105      ; 1.226      ;
; 0.927 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.134      ; 1.256      ;
; 0.928 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.009      ; 1.167      ;
; 0.929 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 1.150      ;
; 0.930 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.164      ; 1.289      ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                        ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; 1.051 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.235      ; 4.316      ;
; 1.068 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.225      ; 4.323      ;
; 1.069 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.624      ; 6.933      ;
; 1.082 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.264      ; 4.376      ;
; 1.094 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.114      ; 4.238      ;
; 1.146 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.068      ; 4.244      ;
; 1.164 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.117      ; 4.311      ;
; 1.194 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.624      ; 6.578      ;
; 1.205 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.044      ; 4.279      ;
; 1.236 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.083      ; 4.349      ;
; 1.242 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.083      ; 4.355      ;
; 1.260 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.015      ; 4.305      ;
; 1.323 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.068      ; 4.421      ;
; 1.331 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.494      ; 7.065      ;
; 1.332 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.976      ; 4.338      ;
; 1.333 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.375      ; 6.948      ;
; 1.336 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.095      ; 4.461      ;
; 1.339 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.373      ; 6.952      ;
; 1.340 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.974      ; 4.344      ;
; 1.360 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.967      ; 4.357      ;
; 1.376 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.616      ; 5.012      ;
; 1.394 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.016      ; 4.440      ;
; 1.396 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.620      ; 5.036      ;
; 1.412 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.016      ; 4.458      ;
; 1.412 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.982      ; 4.424      ;
; 1.424 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.134      ; 4.588      ;
; 1.426 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.264      ; 4.720      ;
; 1.439 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.154      ; 4.623      ;
; 1.441 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.967      ; 4.438      ;
; 1.445 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.982      ; 4.457      ;
; 1.448 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.375      ; 6.583      ;
; 1.452 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.115      ; 4.597      ;
; 1.472 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.373      ; 6.605      ;
; 1.478 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.618      ; 5.116      ;
; 1.489 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.071      ; 4.590      ;
; 1.492 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.494      ; 6.746      ;
; 1.493 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.592      ; 5.105      ;
; 1.503 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.943      ; 4.476      ;
; 1.503 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.074      ; 4.607      ;
; 1.509 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.622      ; 5.151      ;
; 1.515 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.982      ; 4.527      ;
; 1.522 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.074      ; 4.626      ;
; 1.524 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.071      ; 4.625      ;
; 1.526 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.943      ; 4.499      ;
; 1.555 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.977      ; 4.562      ;
; 1.565 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.044      ; 4.639      ;
; 1.572 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.376      ; 6.708      ;
; 1.589 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.376      ; 7.205      ;
; 1.590 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.970      ; 4.590      ;
; 1.594 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.117      ; 4.741      ;
; 1.612 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.943      ; 4.585      ;
; 1.612 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.973      ; 4.615      ;
; 1.623 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.619      ; 5.262      ;
; 1.637 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.070      ; 4.737      ;
; 1.653 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.969      ; 4.652      ;
; 1.655 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.970      ; 4.655      ;
; 1.657 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.514      ; 6.931      ;
; 1.661 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.967      ; 4.658      ;
; 1.667 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.070      ; 4.767      ;
; 1.670 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.072      ; 4.772      ;
; 1.687 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.971      ; 4.688      ;
; 1.691 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.015      ; 4.736      ;
; 1.693 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.013      ; 4.736      ;
; 1.696 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.134      ; 4.860      ;
; 1.696 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.973      ; 4.699      ;
; 1.698 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.264      ; 4.992      ;
; 1.700 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.072      ; 4.802      ;
; 1.702 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.973      ; 4.705      ;
; 1.744 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.970      ; 4.744      ;
; 1.758 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.134      ; 4.922      ;
; 1.813 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.969      ; 4.812      ;
; 1.846 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.971      ; 4.847      ;
; 1.848 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.969      ; 4.847      ;
; 1.859 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.154      ; 5.043      ;
; 1.867 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.154      ; 5.051      ;
; 1.881 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.971      ; 4.882      ;
; 1.965 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.013      ; 5.008      ;
; 2.011 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.016      ; 5.057      ;
; 2.025 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.015      ; 5.070      ;
; 2.027 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.013      ; 5.070      ;
; 2.088 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.342      ; 7.190      ;
; 2.110 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.330      ; 7.200      ;
; 2.124 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.273      ; 7.637      ;
; 2.140 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.514      ; 7.894      ;
; 2.141 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.327      ; 7.228      ;
; 2.174 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.329      ; 7.263      ;
; 2.181 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.303      ; 7.244      ;
; 2.188 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.272      ; 7.700      ;
; 2.206 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.331      ; 7.297      ;
; 2.219 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.274      ; 7.733      ;
; 2.252 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.270      ; 7.762      ;
; 2.313 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.246      ; 7.799      ;
; 2.321 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.333      ; 7.414      ;
; 2.429 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.276      ; 7.945      ;
; 2.567 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.285      ; 8.092      ;
; 4.571 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.943      ; 7.544      ;
; 4.593 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.931      ; 7.554      ;
; 4.624 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.928      ; 7.582      ;
; 4.657 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.930      ; 7.617      ;
; 4.664 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.904      ; 7.598      ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'                                                                                                          ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                     ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; 1.150 ; spi_slave:spi_slave_rx_inst|rdata[42] ; nnrx[0]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.941      ; 2.316      ;
; 1.175 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[2][19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.681      ; 1.185      ;
; 1.212 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[2][31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.646      ; 1.187      ;
; 1.227 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[2][21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.681      ; 1.237      ;
; 1.242 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[2][20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.681      ; 1.252      ;
; 1.258 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[2][26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.646      ; 1.233      ;
; 1.268 ; spi_slave:spi_slave_rx_inst|rdata[43] ; nnrx[1]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.941      ; 2.434      ;
; 1.310 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[2][28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.646      ; 1.285      ;
; 1.315 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[2][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.721      ; 1.365      ;
; 1.326 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[2][30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.719      ; 1.374      ;
; 1.413 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[0][2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.693      ; 1.435      ;
; 1.453 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[2][17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.685      ; 1.467      ;
; 1.458 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[2][20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.683      ; 1.470      ;
; 1.468 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[2][24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.666      ; 1.463      ;
; 1.469 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[2][29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.646      ; 1.444      ;
; 1.469 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[2][29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.648      ; 1.446      ;
; 1.476 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[0][12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.657      ; 1.462      ;
; 1.478 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[2][8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.685      ; 1.492      ;
; 1.480 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[0][25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.681      ; 1.490      ;
; 1.482 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[0][20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.681      ; 1.492      ;
; 1.483 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[0][15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.657      ; 1.469      ;
; 1.490 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[0][19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.681      ; 1.500      ;
; 1.493 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[2][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.649      ; 1.471      ;
; 1.497 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[0][6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.657      ; 1.483      ;
; 1.497 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[2][8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.684      ; 1.510      ;
; 1.508 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[0][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.657      ; 1.494      ;
; 1.516 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[2][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.649      ; 1.494      ;
; 1.516 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[0][20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.678      ; 1.523      ;
; 1.517 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[0][27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.646      ; 1.492      ;
; 1.524 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[0][3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.657      ; 1.510      ;
; 1.534 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[2][5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.650      ; 1.513      ;
; 1.542 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[0][25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.678      ; 1.549      ;
; 1.545 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[0][26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.643      ; 1.517      ;
; 1.547 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[2][7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.650      ; 1.526      ;
; 1.548 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[0][16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.650      ; 1.527      ;
; 1.548 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[2][11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.650      ; 1.527      ;
; 1.549 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[2][28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.648      ; 1.526      ;
; 1.557 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[0][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.650      ; 1.536      ;
; 1.557 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[2][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.650      ; 1.536      ;
; 1.559 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[0][17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.692      ; 1.580      ;
; 1.559 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[0][19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.678      ; 1.566      ;
; 1.567 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[0][11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.650      ; 1.546      ;
; 1.579 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[2][3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.649      ; 1.557      ;
; 1.583 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[2][7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.649      ; 1.561      ;
; 1.591 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[2][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.649      ; 1.569      ;
; 1.663 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[0][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.686      ; 1.678      ;
; 1.670 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[0][30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.719      ; 1.718      ;
; 1.671 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[2][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.669      ; 1.669      ;
; 1.673 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[0][8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.692      ; 1.694      ;
; 1.675 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[0][24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.666      ; 1.670      ;
; 1.683 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[0][1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.670      ; 1.682      ;
; 1.683 ; spi_slave:spi_slave_rx_inst|rdata[37] ; rx_gain[5]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.992     ; 0.916      ;
; 1.683 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[2][6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.650      ; 1.662      ;
; 1.683 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[2][1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.670      ; 1.682      ;
; 1.684 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[2][12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.649      ; 1.662      ;
; 1.684 ; spi_slave:spi_slave_rx_inst|rdata[32] ; rx_gain[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.992     ; 0.917      ;
; 1.685 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[2][9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.650      ; 1.664      ;
; 1.689 ; spi_slave:spi_slave_rx_inst|rdata[36] ; rx_gain[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.992     ; 0.922      ;
; 1.690 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[0][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.657      ; 1.676      ;
; 1.690 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[2][4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.670      ; 1.689      ;
; 1.690 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[2][2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.685      ; 1.704      ;
; 1.694 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[2][18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.719      ; 1.742      ;
; 1.697 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[2][12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.650      ; 1.676      ;
; 1.705 ; spi_slave:spi_slave_rx_inst|rdata[34] ; rx_gain[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.992     ; 0.938      ;
; 1.706 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[0][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.657      ; 1.692      ;
; 1.707 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[0][0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.670      ; 1.706      ;
; 1.708 ; spi_slave:spi_slave_rx_inst|rdata[33] ; rx_gain[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.992     ; 0.941      ;
; 1.709 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[0][4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.670      ; 1.708      ;
; 1.709 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[0][5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.657      ; 1.695      ;
; 1.710 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[0][31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.646      ; 1.685      ;
; 1.711 ; spi_slave:spi_slave_rx_inst|rdata[35] ; rx_gain[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.992     ; 0.944      ;
; 1.712 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[0][4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.677      ; 1.718      ;
; 1.717 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[2][17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.684      ; 1.730      ;
; 1.719 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[0][13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.677      ; 1.725      ;
; 1.724 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[0][16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.657      ; 1.710      ;
; 1.724 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[0][18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.719      ; 1.772      ;
; 1.724 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[2][0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.670      ; 1.723      ;
; 1.725 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[2][13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.670      ; 1.724      ;
; 1.729 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[0][7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.650      ; 1.708      ;
; 1.732 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[2][19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.683      ; 1.744      ;
; 1.736 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[0][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.677      ; 1.742      ;
; 1.737 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[0][30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.716      ; 1.782      ;
; 1.740 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[0][5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.650      ; 1.719      ;
; 1.740 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[2][16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.649      ; 1.718      ;
; 1.741 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[2][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.649      ; 1.719      ;
; 1.747 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[0][21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.681      ; 1.757      ;
; 1.748 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[2][4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.669      ; 1.746      ;
; 1.749 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[0][26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.646      ; 1.724      ;
; 1.753 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[0][0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.677      ; 1.759      ;
; 1.757 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[2][24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.668      ; 1.754      ;
; 1.758 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[0][13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.670      ; 1.757      ;
; 1.759 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[0][27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.643      ; 1.731      ;
; 1.766 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[2][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.686      ; 1.781      ;
; 1.769 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[2][21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.683      ; 1.781      ;
; 1.777 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[0][29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.646      ; 1.752      ;
; 1.779 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[2][13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.669      ; 1.777      ;
; 1.786 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[2][0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.669      ; 1.784      ;
; 1.786 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[0][21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.678      ; 1.793      ;
; 1.790 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[0][15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.650      ; 1.769      ;
; 1.793 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[0][12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.650      ; 1.772      ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'spi_ce[0]'                                                                                                                                                                                                                    ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.194 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.025      ; 3.633      ;
; -3.194 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.025      ; 3.633      ;
; -3.194 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.025      ; 3.633      ;
; -3.194 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.025      ; 3.633      ;
; -3.194 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.025      ; 3.633      ;
; -3.194 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.025      ; 3.633      ;
; -3.194 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.025      ; 3.633      ;
; -3.194 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.025      ; 3.633      ;
; -3.194 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.025      ; 3.633      ;
; -3.194 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.025      ; 3.633      ;
; -3.194 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.025      ; 3.633      ;
; -3.194 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.025      ; 3.633      ;
; -3.081 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.134      ; 3.629      ;
; -3.081 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.134      ; 3.629      ;
; -3.081 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.134      ; 3.629      ;
; -3.081 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.134      ; 3.629      ;
; -3.081 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.134      ; 3.629      ;
; -3.081 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.134      ; 3.629      ;
; -3.081 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.134      ; 3.629      ;
; -3.081 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.134      ; 3.629      ;
; -3.081 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.134      ; 3.629      ;
; -3.081 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.134      ; 3.629      ;
; -3.081 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.134      ; 3.629      ;
; -3.081 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.134      ; 3.629      ;
; -3.076 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.032      ; 3.637      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.629      ;
; -3.011 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.196      ; 3.621      ;
; -3.011 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.196      ; 3.621      ;
; -3.011 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.196      ; 3.621      ;
; -3.011 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.196      ; 3.621      ;
; -3.011 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.196      ; 3.621      ;
; -3.011 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.196      ; 3.621      ;
; -3.011 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.196      ; 3.621      ;
; -3.011 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.196      ; 3.621      ;
; -3.011 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.196      ; 3.621      ;
; -3.011 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.196      ; 3.621      ;
; -3.011 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.196      ; 3.621      ;
; -3.011 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.196      ; 3.621      ;
; -3.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.617      ;
; -3.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.617      ;
; -3.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.617      ;
; -3.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.617      ;
; -3.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.617      ;
; -3.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.617      ;
; -3.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.617      ;
; -3.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.617      ;
; -3.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.617      ;
; -3.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.617      ;
; -3.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.617      ;
; -3.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.617      ;
; -3.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.617      ;
; -3.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.617      ;
; -3.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.617      ;
; -3.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.617      ;
; -3.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.617      ;
; -3.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.617      ;
; -3.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.617      ;
; -3.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.617      ;
; -3.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.617      ;
; -3.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.617      ;
; -3.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.617      ;
; -3.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.617      ;
; -3.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.617      ;
; -3.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.617      ;
; -3.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.617      ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'spi_sck'                                                                                                                      ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.311 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.370      ; 3.173      ;
; -2.311 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.370      ; 3.173      ;
; -2.311 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.370      ; 3.173      ;
; -2.311 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.370      ; 3.173      ;
; -2.311 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.370      ; 3.173      ;
; -2.303 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.376      ; 3.171      ;
; -2.303 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.376      ; 3.171      ;
; -2.303 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.376      ; 3.171      ;
; -2.303 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.376      ; 3.171      ;
; -2.303 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.376      ; 3.171      ;
; -2.287 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[45]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.384      ; 3.163      ;
; -2.287 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[43]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.384      ; 3.163      ;
; -2.287 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[42]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.384      ; 3.163      ;
; -2.287 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[44]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.384      ; 3.163      ;
; -2.287 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[47]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.384      ; 3.163      ;
; -2.287 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[46]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.384      ; 3.163      ;
; -2.237 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[10]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.431      ; 3.160      ;
; -2.237 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.431      ; 3.160      ;
; -2.237 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[9]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.431      ; 3.160      ;
; -2.235 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 3.163      ;
; -2.235 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 3.163      ;
; -2.235 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 3.163      ;
; -2.235 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 3.163      ;
; -2.235 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 3.163      ;
; -2.198 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 3.159      ;
; -2.198 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 3.159      ;
; -2.198 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 3.159      ;
; -2.198 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[16]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 3.159      ;
; -2.198 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 3.159      ;
; -2.183 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.483      ; 3.158      ;
; -2.183 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.483      ; 3.158      ;
; -2.183 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.483      ; 3.158      ;
; -2.183 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.483      ; 3.158      ;
; -2.183 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.483      ; 3.158      ;
; -2.183 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[8]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.483      ; 3.158      ;
; -2.183 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.483      ; 3.158      ;
; -2.183 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.483      ; 3.158      ;
; -2.156 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.523      ; 3.171      ;
; -2.156 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.523      ; 3.171      ;
; -2.156 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.523      ; 3.171      ;
; -2.156 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.523      ; 3.171      ;
; -2.156 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.523      ; 3.171      ;
; -2.156 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.523      ; 3.171      ;
; -2.146 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.533      ; 3.171      ;
; -2.146 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.533      ; 3.171      ;
; -2.146 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.533      ; 3.171      ;
; -2.146 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.533      ; 3.171      ;
; -2.146 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.533      ; 3.171      ;
; -1.813 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.364      ; 3.169      ;
; -1.813 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.364      ; 3.169      ;
; -1.813 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.364      ; 3.169      ;
; -1.813 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.364      ; 3.169      ;
; -1.813 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.364      ; 3.169      ;
; -1.748 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.429      ; 3.169      ;
; -1.748 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.429      ; 3.169      ;
; -1.748 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.429      ; 3.169      ;
; -1.748 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.429      ; 3.169      ;
; -1.748 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.429      ; 3.169      ;
; -1.748 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.429      ; 3.169      ;
; -1.721 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.456      ; 3.169      ;
; -1.721 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.456      ; 3.169      ;
; -1.684 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.493      ; 3.169      ;
; -1.684 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.493      ; 3.169      ;
; -1.684 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.493      ; 3.169      ;
; -1.684 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.493      ; 3.169      ;
; -1.684 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.493      ; 3.169      ;
; -1.684 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.493      ; 3.169      ;
; -1.684 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.493      ; 3.169      ;
; -1.684 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.493      ; 3.169      ;
; -1.684 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.493      ; 3.169      ;
; -1.684 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.493      ; 3.169      ;
; -1.684 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.493      ; 3.169      ;
; -1.684 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.493      ; 3.169      ;
; -1.684 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.493      ; 3.169      ;
; -1.684 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.493      ; 3.169      ;
; -1.681 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.494      ; 3.167      ;
; -1.681 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.494      ; 3.167      ;
; -1.681 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.494      ; 3.167      ;
; -1.681 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.494      ; 3.167      ;
; -1.681 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.494      ; 3.167      ;
; -1.681 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.494      ; 3.167      ;
; -1.681 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.494      ; 3.167      ;
; -1.681 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.494      ; 3.167      ;
; -1.674 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.493      ; 3.159      ;
; -1.671 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[41]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.508      ; 3.171      ;
; -1.671 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.508      ; 3.171      ;
; -1.671 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.508      ; 3.171      ;
; -1.671 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.508      ; 3.171      ;
; -1.671 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.508      ; 3.171      ;
; -1.671 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.508      ; 3.171      ;
; -1.671 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.508      ; 3.171      ;
; -1.671 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.508      ; 3.171      ;
; -1.671 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[42]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.508      ; 3.171      ;
; -1.671 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.508      ; 3.171      ;
; -1.669 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.509      ; 3.170      ;
; -1.669 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.509      ; 3.170      ;
; -1.669 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.509      ; 3.170      ;
; -1.669 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.509      ; 3.170      ;
; -1.669 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.509      ; 3.170      ;
; -1.650 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.525      ; 3.167      ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_10mhz'                                                                                                                  ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.284 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.099     ; 3.187      ;
; -2.284 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.099     ; 3.187      ;
; -2.284 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.099     ; 3.187      ;
; -2.284 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.100     ; 3.186      ;
; -2.284 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.100     ; 3.186      ;
; -2.284 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.100     ; 3.186      ;
; -2.282 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.117     ; 3.167      ;
; -2.282 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.117     ; 3.167      ;
; -2.282 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.117     ; 3.167      ;
; -2.282 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.117     ; 3.167      ;
; -2.282 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.117     ; 3.167      ;
; -2.282 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.117     ; 3.167      ;
; -2.282 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.117     ; 3.167      ;
; -2.282 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.117     ; 3.167      ;
; -2.282 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.117     ; 3.167      ;
; -2.281 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.096     ; 3.187      ;
; -2.281 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 3.189      ;
; -2.281 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.096     ; 3.187      ;
; -2.281 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.096     ; 3.187      ;
; -2.280 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 3.184      ;
; -2.280 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 3.184      ;
; -2.280 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 3.184      ;
; -2.280 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 3.184      ;
; -2.280 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 3.184      ;
; -2.280 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 3.184      ;
; -2.190 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.005     ; 3.187      ;
; -2.190 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.005     ; 3.187      ;
; -2.190 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.005     ; 3.187      ;
; -2.150 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.034      ; 3.186      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ad9866_clk'                                                                                                                                                                                                                     ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.878 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.297      ; 3.167      ;
; -0.878 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.297      ; 3.167      ;
; -0.878 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.297      ; 3.167      ;
; -0.878 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.297      ; 3.167      ;
; -0.878 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.297      ; 3.167      ;
; -0.878 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.297      ; 3.167      ;
; -0.878 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.297      ; 3.167      ;
; -0.864 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.310      ; 3.166      ;
; -0.864 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.310      ; 3.166      ;
; -0.864 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.310      ; 3.166      ;
; -0.864 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.310      ; 3.166      ;
; -0.864 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.310      ; 3.166      ;
; -0.864 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.310      ; 3.166      ;
; -0.864 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.310      ; 3.166      ;
; -0.864 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.310      ; 3.166      ;
; -0.864 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.310      ; 3.166      ;
; -0.864 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.310      ; 3.166      ;
; -0.841 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.335      ; 3.168      ;
; -0.841 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.335      ; 3.168      ;
; -0.841 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.335      ; 3.168      ;
; -0.841 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.335      ; 3.168      ;
; -0.841 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.335      ; 3.168      ;
; -0.841 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.335      ; 3.168      ;
; -0.841 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.335      ; 3.168      ;
; -0.841 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.335      ; 3.168      ;
; -0.841 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.335      ; 3.168      ;
; -0.841 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.335      ; 3.168      ;
; -0.841 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.335      ; 3.168      ;
; -0.814 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.360      ; 3.166      ;
; -0.814 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.360      ; 3.166      ;
; -0.807 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.375      ; 3.174      ;
; -0.807 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.374      ; 3.173      ;
; -0.807 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.374      ; 3.173      ;
; -0.807 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.375      ; 3.174      ;
; -0.807 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.375      ; 3.174      ;
; -0.807 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.375      ; 3.174      ;
; -0.807 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.375      ; 3.174      ;
; -0.806 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.376      ; 3.174      ;
; -0.806 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.376      ; 3.174      ;
; -0.806 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.376      ; 3.174      ;
; -0.806 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.376      ; 3.174      ;
; -0.806 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.376      ; 3.174      ;
; -0.806 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.376      ; 3.174      ;
; -0.806 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.376      ; 3.174      ;
; -0.806 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.376      ; 3.174      ;
; -0.806 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.376      ; 3.174      ;
; -0.806 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.376      ; 3.174      ;
; -0.802 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.374      ; 3.168      ;
; -0.802 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.374      ; 3.168      ;
; -0.802 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.374      ; 3.168      ;
; -0.802 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.374      ; 3.168      ;
; -0.802 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.374      ; 3.168      ;
; -0.802 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.374      ; 3.168      ;
; -0.798 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.379      ; 3.169      ;
; -0.798 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.379      ; 3.169      ;
; -0.795 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.389      ; 3.176      ;
; -0.793 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.393      ; 3.178      ;
; -0.793 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.381      ; 3.166      ;
; -0.793 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.393      ; 3.178      ;
; -0.793 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.393      ; 3.178      ;
; -0.793 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.393      ; 3.178      ;
; -0.793 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.381      ; 3.166      ;
; -0.793 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.381      ; 3.166      ;
; -0.793 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.381      ; 3.166      ;
; -0.793 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.381      ; 3.166      ;
; -0.793 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.381      ; 3.166      ;
; -0.782 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.389      ; 3.163      ;
; -0.782 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.389      ; 3.163      ;
; -0.782 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.389      ; 3.163      ;
; -0.782 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.389      ; 3.163      ;
; -0.782 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.389      ; 3.163      ;
; -0.782 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.389      ; 3.163      ;
; -0.782 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.389      ; 3.163      ;
; -0.782 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.389      ; 3.163      ;
; -0.782 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.389      ; 3.163      ;
; -0.774 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.408      ; 3.174      ;
; -0.774 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.408      ; 3.174      ;
; -0.774 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.408      ; 3.174      ;
; -0.774 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.408      ; 3.174      ;
; -0.774 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.408      ; 3.174      ;
; -0.774 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.408      ; 3.174      ;
; -0.774 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.408      ; 3.174      ;
; -0.774 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.408      ; 3.174      ;
; -0.774 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.408      ; 3.174      ;
; -0.774 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.408      ; 3.174      ;
; -0.774 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.408      ; 3.174      ;
; -0.774 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.408      ; 3.174      ;
; -0.766 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.416      ; 3.174      ;
; -0.766 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.416      ; 3.174      ;
; -0.766 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.416      ; 3.174      ;
; -0.766 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.416      ; 3.174      ;
; -0.766 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.416      ; 3.174      ;
; -0.766 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.416      ; 3.174      ;
; -0.766 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.416      ; 3.174      ;
; -0.766 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.416      ; 3.174      ;
; -0.766 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.416      ; 3.174      ;
; -0.755 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.417      ; 3.164      ;
; -0.755 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.417      ; 3.164      ;
; -0.755 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.417      ; 3.164      ;
; -0.755 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.417      ; 3.164      ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ad9866_clk'                                                                                                                                                                                                                     ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.839 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.825      ; 2.889      ;
; 0.839 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.825      ; 2.889      ;
; 0.839 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.825      ; 2.889      ;
; 0.839 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.825      ; 2.889      ;
; 0.839 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.825      ; 2.889      ;
; 0.839 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.825      ; 2.889      ;
; 0.860 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.799      ; 2.884      ;
; 0.860 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.799      ; 2.884      ;
; 0.860 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.799      ; 2.884      ;
; 0.860 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.799      ; 2.884      ;
; 0.860 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.799      ; 2.884      ;
; 0.860 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.799      ; 2.884      ;
; 0.860 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.799      ; 2.884      ;
; 0.860 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.799      ; 2.884      ;
; 0.860 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.799      ; 2.884      ;
; 0.868 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.798      ; 2.891      ;
; 0.868 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.798      ; 2.891      ;
; 0.882 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.782      ; 2.889      ;
; 0.882 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.782      ; 2.889      ;
; 0.882 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.782      ; 2.889      ;
; 0.882 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.782      ; 2.889      ;
; 0.882 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.782      ; 2.889      ;
; 0.882 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.782      ; 2.889      ;
; 0.882 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.782      ; 2.889      ;
; 0.882 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.782      ; 2.889      ;
; 0.891 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.775      ; 2.891      ;
; 0.891 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.775      ; 2.891      ;
; 0.893 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.774      ; 2.892      ;
; 0.893 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.774      ; 2.892      ;
; 0.893 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.774      ; 2.892      ;
; 0.893 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.774      ; 2.892      ;
; 0.893 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.774      ; 2.892      ;
; 0.893 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.774      ; 2.892      ;
; 0.896 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.779      ; 2.900      ;
; 0.896 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.779      ; 2.900      ;
; 0.896 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.779      ; 2.900      ;
; 0.911 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.755      ; 2.891      ;
; 0.911 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.755      ; 2.891      ;
; 0.911 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.755      ; 2.891      ;
; 0.923 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.744      ; 2.892      ;
; 0.923 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[3]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.744      ; 2.892      ;
; 0.923 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.744      ; 2.892      ;
; 0.923 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.744      ; 2.892      ;
; 0.923 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.744      ; 2.892      ;
; 0.923 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.744      ; 2.892      ;
; 0.923 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[1]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.744      ; 2.892      ;
; 0.923 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.744      ; 2.892      ;
; 0.923 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.744      ; 2.892      ;
; 0.923 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.744      ; 2.892      ;
; 0.923 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.744      ; 2.892      ;
; 0.923 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.744      ; 2.892      ;
; 0.923 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.744      ; 2.892      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.733      ; 2.892      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.732      ; 2.891      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.742      ; 2.901      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.733      ; 2.892      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.733      ; 2.892      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.733      ; 2.892      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.733      ; 2.892      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.733      ; 2.892      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.733      ; 2.892      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[0]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.733      ; 2.892      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.742      ; 2.901      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.732      ; 2.891      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.732      ; 2.891      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.732      ; 2.891      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.742      ; 2.901      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.742      ; 2.901      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.742      ; 2.901      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.732      ; 2.891      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.732      ; 2.891      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.732      ; 2.891      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[6]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.732      ; 2.891      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.732      ; 2.891      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[3]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.733      ; 2.892      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.732      ; 2.891      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.732      ; 2.891      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[0]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.742      ; 2.901      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.742      ; 2.901      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.742      ; 2.901      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.732      ; 2.891      ;
; 0.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.742      ; 2.901      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.729      ; 2.890      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.729      ; 2.890      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.729      ; 2.890      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.729      ; 2.890      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.729      ; 2.890      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.729      ; 2.890      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.738      ; 2.899      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.738      ; 2.899      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.738      ; 2.899      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.738      ; 2.899      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.738      ; 2.899      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.738      ; 2.899      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.738      ; 2.899      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.738      ; 2.899      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.738      ; 2.899      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.738      ; 2.899      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.738      ; 2.899      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.738      ; 2.899      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'spi_sck'                                                                                                                      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.880 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.777      ; 2.882      ;
; 1.880 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.777      ; 2.882      ;
; 1.880 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.777      ; 2.882      ;
; 1.880 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.777      ; 2.882      ;
; 1.880 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.777      ; 2.882      ;
; 1.880 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|done      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.777      ; 2.882      ;
; 1.880 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.777      ; 2.882      ;
; 1.880 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.777      ; 2.882      ;
; 1.902 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.769      ; 2.896      ;
; 1.902 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.769      ; 2.896      ;
; 1.902 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.769      ; 2.896      ;
; 1.902 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.769      ; 2.896      ;
; 1.902 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.769      ; 2.896      ;
; 1.902 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.769      ; 2.896      ;
; 1.902 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.769      ; 2.896      ;
; 1.902 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.769      ; 2.896      ;
; 1.903 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[42] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.769      ; 2.897      ;
; 1.903 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[43] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.769      ; 2.897      ;
; 1.916 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.772      ; 2.913      ;
; 1.918 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.752      ; 2.895      ;
; 1.918 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.752      ; 2.895      ;
; 1.918 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.752      ; 2.895      ;
; 1.918 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.752      ; 2.895      ;
; 1.918 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.752      ; 2.895      ;
; 1.918 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.752      ; 2.895      ;
; 1.918 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.752      ; 2.895      ;
; 1.918 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.752      ; 2.895      ;
; 1.918 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.752      ; 2.895      ;
; 1.918 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.752      ; 2.895      ;
; 1.918 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.752      ; 2.895      ;
; 1.918 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.752      ; 2.895      ;
; 1.918 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.752      ; 2.895      ;
; 1.918 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.752      ; 2.895      ;
; 1.918 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.752      ; 2.895      ;
; 1.918 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.752      ; 2.895      ;
; 1.921 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.748      ; 2.894      ;
; 1.921 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.748      ; 2.894      ;
; 1.921 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.748      ; 2.894      ;
; 1.921 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.748      ; 2.894      ;
; 1.921 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.748      ; 2.894      ;
; 1.940 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.731      ; 2.896      ;
; 1.940 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.731      ; 2.896      ;
; 1.940 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.731      ; 2.896      ;
; 1.940 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.731      ; 2.896      ;
; 1.940 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.731      ; 2.896      ;
; 1.941 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.731      ; 2.897      ;
; 1.941 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.715      ; 2.881      ;
; 1.941 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.731      ; 2.897      ;
; 1.941 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[41]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.731      ; 2.897      ;
; 1.941 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.731      ; 2.897      ;
; 1.941 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.731      ; 2.897      ;
; 1.941 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.731      ; 2.897      ;
; 1.941 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.731      ; 2.897      ;
; 1.941 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[42]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.731      ; 2.897      ;
; 1.941 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.731      ; 2.897      ;
; 1.941 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.731      ; 2.897      ;
; 1.953 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.716      ; 2.894      ;
; 1.953 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.716      ; 2.894      ;
; 1.953 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.716      ; 2.894      ;
; 1.953 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.716      ; 2.894      ;
; 1.953 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.716      ; 2.894      ;
; 1.953 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.716      ; 2.894      ;
; 1.953 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.716      ; 2.894      ;
; 1.953 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.716      ; 2.894      ;
; 1.957 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 2.896      ;
; 1.957 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 2.896      ;
; 1.957 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 2.896      ;
; 1.957 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 2.896      ;
; 1.957 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 2.896      ;
; 1.957 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 2.896      ;
; 1.957 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 2.896      ;
; 1.957 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 2.896      ;
; 1.957 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 2.896      ;
; 1.957 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 2.896      ;
; 1.957 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 2.896      ;
; 1.957 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 2.896      ;
; 1.957 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 2.896      ;
; 1.957 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 2.896      ;
; 1.995 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.676      ; 2.896      ;
; 1.995 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.676      ; 2.896      ;
; 2.023 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.648      ; 2.896      ;
; 2.023 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.648      ; 2.896      ;
; 2.023 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.648      ; 2.896      ;
; 2.023 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.648      ; 2.896      ;
; 2.023 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.648      ; 2.896      ;
; 2.023 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.648      ; 2.896      ;
; 2.091 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.580      ; 2.896      ;
; 2.091 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.580      ; 2.896      ;
; 2.091 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.580      ; 2.896      ;
; 2.091 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.580      ; 2.896      ;
; 2.091 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.580      ; 2.896      ;
; 2.419 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.750      ; 2.894      ;
; 2.419 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.750      ; 2.894      ;
; 2.419 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.750      ; 2.894      ;
; 2.419 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.750      ; 2.894      ;
; 2.419 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.750      ; 2.894      ;
; 2.433 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.740      ; 2.898      ;
; 2.433 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.740      ; 2.898      ;
; 2.433 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.740      ; 2.898      ;
; 2.433 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.740      ; 2.898      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_10mhz'                                                                                                                  ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.486 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.228      ; 2.909      ;
; 2.527 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.188      ; 2.910      ;
; 2.527 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.188      ; 2.910      ;
; 2.527 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.188      ; 2.910      ;
; 2.633 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 2.906      ;
; 2.633 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 2.906      ;
; 2.633 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 2.906      ;
; 2.633 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 2.906      ;
; 2.633 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 2.906      ;
; 2.633 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 2.906      ;
; 2.638 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 2.912      ;
; 2.638 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 2.912      ;
; 2.638 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 2.912      ;
; 2.639 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.075      ; 2.909      ;
; 2.639 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.075      ; 2.909      ;
; 2.639 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.076      ; 2.910      ;
; 2.639 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.076      ; 2.910      ;
; 2.639 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.082      ; 2.916      ;
; 2.639 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.075      ; 2.909      ;
; 2.639 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.076      ; 2.910      ;
; 2.641 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.058      ; 2.894      ;
; 2.641 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.058      ; 2.894      ;
; 2.641 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.058      ; 2.894      ;
; 2.641 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.058      ; 2.894      ;
; 2.641 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.058      ; 2.894      ;
; 2.641 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.058      ; 2.894      ;
; 2.641 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.058      ; 2.894      ;
; 2.641 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.058      ; 2.894      ;
; 2.641 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.058      ; 2.894      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'spi_ce[0]'                                                                                                                                                                                                       ;
+-------+----------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.653 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.513      ; 2.891      ;
; 2.653 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.513      ; 2.891      ;
; 2.661 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.499      ; 2.885      ;
; 2.661 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.499      ; 2.885      ;
; 2.661 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.499      ; 2.885      ;
; 2.663 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.497      ; 2.885      ;
; 2.663 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.497      ; 2.885      ;
; 2.663 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.497      ; 2.885      ;
; 2.669 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.494      ; 2.888      ;
; 2.669 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.494      ; 2.888      ;
; 2.671 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.490      ; 2.886      ;
; 2.673 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.488      ; 2.886      ;
; 2.676 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.485      ; 2.886      ;
; 2.676 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.485      ; 2.886      ;
; 2.676 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.485      ; 2.886      ;
; 2.676 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.485      ; 2.886      ;
; 2.676 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.485      ; 2.886      ;
; 2.676 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.485      ; 2.886      ;
; 2.676 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.485      ; 2.886      ;
; 2.676 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.485      ; 2.886      ;
; 2.683 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.482      ; 2.890      ;
; 2.683 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.482      ; 2.890      ;
; 2.691 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.476      ; 2.892      ;
; 2.695 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.480      ; 2.900      ;
; 2.695 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.480      ; 2.900      ;
; 2.697 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.463      ; 2.885      ;
; 2.697 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.463      ; 2.885      ;
; 2.699 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.463      ; 2.887      ;
; 2.699 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.463      ; 2.887      ;
; 2.708 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.467      ; 2.900      ;
; 2.708 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.467      ; 2.900      ;
; 2.713 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.450      ; 2.888      ;
; 2.714 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.447      ; 2.886      ;
; 2.720 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.454      ; 2.899      ;
; 2.720 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.454      ; 2.899      ;
; 2.720 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.454      ; 2.899      ;
; 2.720 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.454      ; 2.899      ;
; 2.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.442      ; 2.893      ;
; 2.727 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.433      ; 2.885      ;
; 2.727 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.433      ; 2.885      ;
; 2.727 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.433      ; 2.885      ;
; 2.727 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.433      ; 2.885      ;
; 2.727 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.433      ; 2.885      ;
; 2.735 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.444      ; 2.904      ;
; 2.735 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.444      ; 2.904      ;
; 2.738 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.440      ; 2.903      ;
; 2.745 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.415      ; 2.885      ;
; 2.745 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.415      ; 2.885      ;
; 2.745 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.415      ; 2.885      ;
; 2.745 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.415      ; 2.885      ;
; 2.745 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.415      ; 2.885      ;
; 2.745 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.415      ; 2.885      ;
; 2.758 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.416      ; 2.899      ;
; 2.758 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.416      ; 2.899      ;
; 2.758 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.416      ; 2.899      ;
; 2.762 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.416      ; 2.903      ;
; 2.769 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.403      ; 2.897      ;
; 2.770 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.406      ; 2.901      ;
; 2.773 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.402      ; 2.900      ;
; 2.773 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.402      ; 2.900      ;
; 2.773 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.402      ; 2.900      ;
; 2.773 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.402      ; 2.900      ;
; 2.773 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.402      ; 2.900      ;
; 2.815 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.360      ; 2.900      ;
; 2.815 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.360      ; 2.900      ;
; 2.815 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.360      ; 2.900      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
; 3.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.385      ; 3.281      ;
+-------+----------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -6.232 ; -16146.959    ;
; ad9866:ad9866_inst|dut1_pc[0]    ; -2.638 ; -23.029       ;
; spi_sck                          ; -1.588 ; -125.197      ;
; clk_10mhz                        ; -1.525 ; -55.764       ;
; spi_slave:spi_slave_rx_inst|done ; -1.113 ; -193.602      ;
; spi_ce[0]                        ; -1.104 ; -185.695      ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                        ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; spi_sck                          ; 0.022 ; 0.000         ;
; ad9866_clk                       ; 0.124 ; 0.000         ;
; clk_10mhz                        ; 0.141 ; 0.000         ;
; spi_ce[0]                        ; 0.172 ; 0.000         ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 0.354 ; 0.000         ;
; spi_slave:spi_slave_rx_inst|done ; 0.369 ; 0.000         ;
+----------------------------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; spi_ce[0]  ; -0.843 ; -140.214        ;
; clk_10mhz  ; -0.673 ; -19.126         ;
; spi_sck    ; -0.594 ; -62.233         ;
; ad9866_clk ; -0.171 ; -24.923         ;
+------------+--------+-----------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+------------+-------+-----------------+
; Clock      ; Slack ; End Point TNS   ;
+------------+-------+-----------------+
; ad9866_clk ; 0.570 ; 0.000           ;
; spi_sck    ; 0.883 ; 0.000           ;
; spi_ce[0]  ; 1.009 ; 0.000           ;
; clk_10mhz  ; 1.228 ; 0.000           ;
+------------+-------+-----------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -9.457 ; -29433.328    ;
; spi_ce[0]                        ; -9.457 ; -328.609      ;
; spi_sck                          ; -3.000 ; -235.857      ;
; clk_10mhz                        ; -3.000 ; -114.992      ;
; spi_slave:spi_slave_rx_inst|done ; -1.000 ; -200.000      ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 0.347  ; 0.000         ;
+----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ad9866_clk'                                                                                                                                       ;
+--------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                                                    ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -6.232 ; rx_freq[2][17] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.448      ;
; -6.232 ; rx_freq[2][16] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.448      ;
; -6.232 ; rx_freq[2][15] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.448      ;
; -6.232 ; rx_freq[2][14] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.448      ;
; -6.232 ; rx_freq[2][13] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.448      ;
; -6.232 ; rx_freq[2][12] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.448      ;
; -6.232 ; rx_freq[2][11] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.448      ;
; -6.232 ; rx_freq[2][10] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.448      ;
; -6.232 ; rx_freq[2][9]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.448      ;
; -6.232 ; rx_freq[2][8]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.448      ;
; -6.232 ; rx_freq[2][6]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.448      ;
; -6.232 ; rx_freq[2][5]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.448      ;
; -6.232 ; rx_freq[2][4]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.448      ;
; -6.232 ; rx_freq[2][2]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.448      ;
; -6.232 ; rx_freq[2][0]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.448      ;
; -6.232 ; rx_freq[2][1]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.448      ;
; -6.232 ; rx_freq[2][3]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.448      ;
; -6.232 ; rx_freq[2][7]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.448      ;
; -6.197 ; rx_freq[2][31] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.260     ; 6.414      ;
; -6.197 ; rx_freq[2][30] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.260     ; 6.414      ;
; -6.197 ; rx_freq[2][29] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.260     ; 6.414      ;
; -6.197 ; rx_freq[2][28] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.260     ; 6.414      ;
; -6.197 ; rx_freq[2][27] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.260     ; 6.414      ;
; -6.197 ; rx_freq[2][26] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.260     ; 6.414      ;
; -6.197 ; rx_freq[2][25] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.260     ; 6.414      ;
; -6.197 ; rx_freq[2][24] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.260     ; 6.414      ;
; -6.197 ; rx_freq[2][23] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.260     ; 6.414      ;
; -6.197 ; rx_freq[2][22] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.260     ; 6.414      ;
; -6.197 ; rx_freq[2][21] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.260     ; 6.414      ;
; -6.197 ; rx_freq[2][20] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.260     ; 6.414      ;
; -6.197 ; rx_freq[2][19] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.260     ; 6.414      ;
; -6.197 ; rx_freq[2][18] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.260     ; 6.414      ;
; -6.189 ; rx_freq[2][17] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.405      ;
; -6.189 ; rx_freq[2][16] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.405      ;
; -6.189 ; rx_freq[2][15] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.405      ;
; -6.189 ; rx_freq[2][14] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.405      ;
; -6.189 ; rx_freq[2][13] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.405      ;
; -6.189 ; rx_freq[2][12] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.405      ;
; -6.189 ; rx_freq[2][11] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.405      ;
; -6.189 ; rx_freq[2][10] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.405      ;
; -6.189 ; rx_freq[2][9]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.405      ;
; -6.189 ; rx_freq[2][8]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.405      ;
; -6.189 ; rx_freq[2][7]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.405      ;
; -6.189 ; rx_freq[2][6]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.405      ;
; -6.189 ; rx_freq[2][5]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.405      ;
; -6.189 ; rx_freq[2][2]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.405      ;
; -6.189 ; rx_freq[2][0]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.405      ;
; -6.189 ; rx_freq[2][1]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.405      ;
; -6.189 ; rx_freq[2][4]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.405      ;
; -6.189 ; rx_freq[2][3]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.405      ;
; -6.181 ; rx_freq[1][17] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.378      ;
; -6.181 ; rx_freq[1][16] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.378      ;
; -6.181 ; rx_freq[1][15] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.378      ;
; -6.181 ; rx_freq[1][14] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.378      ;
; -6.181 ; rx_freq[1][13] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.378      ;
; -6.181 ; rx_freq[1][12] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.378      ;
; -6.181 ; rx_freq[1][11] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.378      ;
; -6.181 ; rx_freq[1][10] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.378      ;
; -6.181 ; rx_freq[1][9]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.378      ;
; -6.181 ; rx_freq[1][8]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.378      ;
; -6.181 ; rx_freq[1][7]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.378      ;
; -6.181 ; rx_freq[1][0]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.378      ;
; -6.181 ; rx_freq[1][6]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.378      ;
; -6.181 ; rx_freq[1][5]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.378      ;
; -6.181 ; rx_freq[1][4]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.378      ;
; -6.181 ; rx_freq[1][2]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.378      ;
; -6.181 ; rx_freq[1][1]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.378      ;
; -6.181 ; rx_freq[1][3]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.378      ;
; -6.177 ; rx_freq[1][17] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.374      ;
; -6.177 ; rx_freq[1][16] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.374      ;
; -6.177 ; rx_freq[1][15] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.374      ;
; -6.177 ; rx_freq[1][14] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.374      ;
; -6.177 ; rx_freq[1][13] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.374      ;
; -6.177 ; rx_freq[1][12] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.374      ;
; -6.177 ; rx_freq[1][11] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.374      ;
; -6.177 ; rx_freq[1][10] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.374      ;
; -6.177 ; rx_freq[1][9]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.374      ;
; -6.177 ; rx_freq[1][8]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.374      ;
; -6.177 ; rx_freq[1][7]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.374      ;
; -6.177 ; rx_freq[1][1]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.374      ;
; -6.177 ; rx_freq[1][0]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.374      ;
; -6.177 ; rx_freq[1][6]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.374      ;
; -6.177 ; rx_freq[1][5]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.374      ;
; -6.177 ; rx_freq[1][4]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.374      ;
; -6.177 ; rx_freq[1][3]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.374      ;
; -6.177 ; rx_freq[1][2]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.280     ; 6.374      ;
; -6.164 ; rx_freq[2][17] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.380      ;
; -6.164 ; rx_freq[2][16] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.380      ;
; -6.164 ; rx_freq[2][15] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.380      ;
; -6.164 ; rx_freq[2][14] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.380      ;
; -6.164 ; rx_freq[2][13] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.380      ;
; -6.164 ; rx_freq[2][12] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.380      ;
; -6.164 ; rx_freq[2][11] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.380      ;
; -6.164 ; rx_freq[2][10] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.380      ;
; -6.164 ; rx_freq[2][9]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.380      ;
; -6.164 ; rx_freq[2][8]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.380      ;
; -6.164 ; rx_freq[2][7]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.380      ;
; -6.164 ; rx_freq[2][6]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.380      ;
; -6.164 ; rx_freq[2][0]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.380      ;
; -6.164 ; rx_freq[2][5]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.261     ; 6.380      ;
+--------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                        ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -2.638 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.328      ; 4.516      ;
; -2.609 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.351      ; 4.510      ;
; -2.601 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.351      ; 4.502      ;
; -2.556 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.327      ; 4.434      ;
; -2.541 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.311      ; 4.405      ;
; -2.533 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.325      ; 4.411      ;
; -2.527 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.350      ; 4.428      ;
; -2.519 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.350      ; 4.420      ;
; -2.512 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.334      ; 4.399      ;
; -2.504 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.334      ; 4.391      ;
; -2.504 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.348      ; 4.405      ;
; -2.504 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.323      ; 4.375      ;
; -2.496 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.348      ; 4.397      ;
; -2.483 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.326      ; 4.362      ;
; -2.475 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.346      ; 4.369      ;
; -2.471 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.331      ; 4.351      ;
; -2.467 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.346      ; 4.361      ;
; -2.454 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.349      ; 4.356      ;
; -2.447 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.351      ; 4.348      ;
; -2.446 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.349      ; 4.348      ;
; -2.442 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.354      ; 4.345      ;
; -2.434 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.354      ; 4.337      ;
; -2.365 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.350      ; 4.266      ;
; -2.350 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.334      ; 4.237      ;
; -2.342 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.348      ; 4.243      ;
; -2.313 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.346      ; 4.207      ;
; -2.292 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.349      ; 4.194      ;
; -2.280 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.354      ; 4.183      ;
; -1.576 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.556      ; 4.297      ;
; -1.494 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.555      ; 4.215      ;
; -1.479 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.539      ; 4.186      ;
; -1.471 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.553      ; 4.192      ;
; -1.442 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.551      ; 4.156      ;
; -1.421 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.554      ; 4.143      ;
; -1.409 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.559      ; 4.132      ;
; -1.288 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.630      ; 4.025      ;
; -0.994 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.689      ; 3.506      ;
; -0.960 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.425      ; 2.877      ;
; -0.952 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.425      ; 2.869      ;
; -0.902 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.484      ; 2.594      ;
; -0.894 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.484      ; 2.586      ;
; -0.842 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.577      ; 3.583      ;
; -0.821 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.402      ; 2.715      ;
; -0.798 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.425      ; 2.715      ;
; -0.751 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.575      ; 3.489      ;
; -0.750 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.575      ; 3.990      ;
; -0.740 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.484      ; 2.432      ;
; -0.737 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.576      ; 3.481      ;
; -0.724 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.779      ; 3.066      ;
; -0.691 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.619      ; 3.580      ;
; -0.670 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.372      ; 2.591      ;
; -0.665 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.558      ; 3.891      ;
; -0.662 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.372      ; 2.583      ;
; -0.657 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.574      ; 3.897      ;
; -0.656 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.370      ; 2.574      ;
; -0.648 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.370      ; 2.566      ;
; -0.645 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.371      ; 2.569      ;
; -0.640 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.778      ; 2.981      ;
; -0.637 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.371      ; 2.561      ;
; -0.634 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.572      ; 3.874      ;
; -0.631 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.781      ; 2.972      ;
; -0.631 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.764      ; 2.958      ;
; -0.615 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.437      ; 2.602      ;
; -0.611 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.420      ; 2.584      ;
; -0.607 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.437      ; 2.594      ;
; -0.603 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.570      ; 3.836      ;
; -0.585 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.435      ; 2.573      ;
; -0.584 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.573      ; 3.825      ;
; -0.573 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.435      ; 2.561      ;
; -0.573 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.780      ; 2.914      ;
; -0.569 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.461      ; 2.238      ;
; -0.566 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.436      ; 2.553      ;
; -0.561 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.436      ; 2.548      ;
; -0.542 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.434      ; 2.529      ;
; -0.537 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.434      ; 2.524      ;
; -0.510 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.776      ; 2.844      ;
; -0.508 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.372      ; 2.429      ;
; -0.494 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.370      ; 2.412      ;
; -0.483 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.371      ; 2.407      ;
; -0.473 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.414      ; 2.542      ;
; -0.472 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.432      ; 2.452      ;
; -0.465 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.414      ; 2.534      ;
; -0.431 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.420      ; 2.404      ;
; -0.407 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.456      ; 2.411      ;
; -0.405 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.578      ; 3.647      ;
; -0.395 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.440      ; 2.384      ;
; -0.394 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.440      ; 2.383      ;
; -0.386 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.689      ; 3.398      ;
; -0.381 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.432      ; 2.361      ;
; -0.367 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.349      ; 2.265      ;
; -0.359 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.458      ; 2.366      ;
; -0.328 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.347      ; 2.223      ;
; -0.312 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.414      ; 2.381      ;
; -0.311 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.348      ; 2.212      ;
; -0.296 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.630      ; 3.533      ;
; -0.274 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.391      ; 2.320      ;
; -0.162 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.458      ; 2.169      ;
; -0.127 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.575      ; 3.365      ;
; -0.115 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.576      ; 3.359      ;
; -0.113 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.577      ; 3.354      ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_sck'                                                                                                                    ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.588 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.119     ; 2.476      ;
; -1.588 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.119     ; 2.476      ;
; -1.588 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.119     ; 2.476      ;
; -1.588 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.119     ; 2.476      ;
; -1.588 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.119     ; 2.476      ;
; -1.588 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.119     ; 2.476      ;
; -1.587 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.119     ; 2.475      ;
; -1.587 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.119     ; 2.475      ;
; -1.587 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.119     ; 2.475      ;
; -1.587 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.119     ; 2.475      ;
; -1.587 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.119     ; 2.475      ;
; -1.587 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.119     ; 2.475      ;
; -1.575 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.515      ;
; -1.575 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.515      ;
; -1.575 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.515      ;
; -1.575 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.515      ;
; -1.575 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.515      ;
; -1.575 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.515      ;
; -1.575 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.515      ;
; -1.575 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.515      ;
; -1.574 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.514      ;
; -1.574 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.514      ;
; -1.574 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.514      ;
; -1.574 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.514      ;
; -1.574 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.514      ;
; -1.574 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.514      ;
; -1.574 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.514      ;
; -1.574 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.514      ;
; -1.564 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.060     ; 2.511      ;
; -1.563 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.060     ; 2.510      ;
; -1.562 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; -0.075     ; 2.494      ;
; -1.562 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.075     ; 2.494      ;
; -1.561 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; -0.075     ; 2.493      ;
; -1.561 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.075     ; 2.493      ;
; -1.551 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.119     ; 2.439      ;
; -1.551 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.119     ; 2.439      ;
; -1.551 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.119     ; 2.439      ;
; -1.551 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.119     ; 2.439      ;
; -1.551 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.119     ; 2.439      ;
; -1.551 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.119     ; 2.439      ;
; -1.544 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.062     ; 2.489      ;
; -1.544 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.062     ; 2.489      ;
; -1.544 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.062     ; 2.489      ;
; -1.544 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.062     ; 2.489      ;
; -1.544 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.062     ; 2.489      ;
; -1.543 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.062     ; 2.488      ;
; -1.543 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.062     ; 2.488      ;
; -1.543 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.062     ; 2.488      ;
; -1.543 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.062     ; 2.488      ;
; -1.543 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.062     ; 2.488      ;
; -1.538 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.478      ;
; -1.538 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.478      ;
; -1.538 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.478      ;
; -1.538 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.478      ;
; -1.538 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.478      ;
; -1.538 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.478      ;
; -1.538 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.478      ;
; -1.538 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.478      ;
; -1.527 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.060     ; 2.474      ;
; -1.525 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; -0.075     ; 2.457      ;
; -1.525 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.075     ; 2.457      ;
; -1.515 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.465      ;
; -1.515 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.465      ;
; -1.515 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.465      ;
; -1.515 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.465      ;
; -1.515 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.465      ;
; -1.515 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.465      ;
; -1.515 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.465      ;
; -1.515 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.465      ;
; -1.515 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.465      ;
; -1.515 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.465      ;
; -1.515 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.465      ;
; -1.515 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.465      ;
; -1.515 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.465      ;
; -1.515 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.465      ;
; -1.515 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.465      ;
; -1.515 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.465      ;
; -1.514 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.464      ;
; -1.514 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.464      ;
; -1.514 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.464      ;
; -1.514 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.464      ;
; -1.514 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.464      ;
; -1.514 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.464      ;
; -1.514 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.464      ;
; -1.514 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.464      ;
; -1.514 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.464      ;
; -1.514 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.464      ;
; -1.514 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.464      ;
; -1.514 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.464      ;
; -1.514 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.464      ;
; -1.514 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.464      ;
; -1.514 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.464      ;
; -1.514 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 2.464      ;
; -1.507 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.062     ; 2.452      ;
; -1.507 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.062     ; 2.452      ;
; -1.507 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.062     ; 2.452      ;
; -1.507 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.062     ; 2.452      ;
; -1.507 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.062     ; 2.452      ;
; -1.479 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[43] ; spi_sck      ; spi_sck     ; 1.000        ; -0.048     ; 2.438      ;
; -1.479 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[42] ; spi_sck      ; spi_sck     ; 1.000        ; -0.048     ; 2.438      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_10mhz'                                                                                                         ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.525 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.137     ; 2.375      ;
; -1.525 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.137     ; 2.375      ;
; -1.525 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.137     ; 2.375      ;
; -1.517 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.137     ; 2.367      ;
; -1.517 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.137     ; 2.367      ;
; -1.517 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.137     ; 2.367      ;
; -1.509 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.145     ; 2.351      ;
; -1.509 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.145     ; 2.351      ;
; -1.509 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.145     ; 2.351      ;
; -1.509 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.145     ; 2.351      ;
; -1.509 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.145     ; 2.351      ;
; -1.509 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.145     ; 2.351      ;
; -1.509 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.145     ; 2.351      ;
; -1.509 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.145     ; 2.351      ;
; -1.509 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.145     ; 2.351      ;
; -1.501 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.145     ; 2.343      ;
; -1.501 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.145     ; 2.343      ;
; -1.501 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.145     ; 2.343      ;
; -1.501 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.145     ; 2.343      ;
; -1.501 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.145     ; 2.343      ;
; -1.501 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.145     ; 2.343      ;
; -1.501 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.145     ; 2.343      ;
; -1.501 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.145     ; 2.343      ;
; -1.501 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.145     ; 2.343      ;
; -1.475 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.132     ; 2.330      ;
; -1.467 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.132     ; 2.322      ;
; -1.467 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.134     ; 2.320      ;
; -1.464 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.134     ; 2.317      ;
; -1.464 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.134     ; 2.317      ;
; -1.464 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.134     ; 2.317      ;
; -1.459 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.134     ; 2.312      ;
; -1.456 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.134     ; 2.309      ;
; -1.456 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.134     ; 2.309      ;
; -1.456 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.134     ; 2.309      ;
; -1.401 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.125     ; 2.263      ;
; -1.401 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.125     ; 2.263      ;
; -1.401 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.125     ; 2.263      ;
; -1.388 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.034     ; 2.341      ;
; -1.385 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.133     ; 2.239      ;
; -1.385 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.133     ; 2.239      ;
; -1.385 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.133     ; 2.239      ;
; -1.385 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.133     ; 2.239      ;
; -1.385 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.133     ; 2.239      ;
; -1.385 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.133     ; 2.239      ;
; -1.385 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.133     ; 2.239      ;
; -1.385 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.133     ; 2.239      ;
; -1.385 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.133     ; 2.239      ;
; -1.373 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.125     ; 2.235      ;
; -1.373 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.125     ; 2.235      ;
; -1.373 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.125     ; 2.235      ;
; -1.363 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.137     ; 2.213      ;
; -1.363 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.137     ; 2.213      ;
; -1.363 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.137     ; 2.213      ;
; -1.357 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.133     ; 2.211      ;
; -1.357 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.133     ; 2.211      ;
; -1.357 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.133     ; 2.211      ;
; -1.357 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.133     ; 2.211      ;
; -1.357 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.133     ; 2.211      ;
; -1.357 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.133     ; 2.211      ;
; -1.357 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.133     ; 2.211      ;
; -1.357 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.133     ; 2.211      ;
; -1.357 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.133     ; 2.211      ;
; -1.351 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.120     ; 2.218      ;
; -1.347 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.145     ; 2.189      ;
; -1.347 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.145     ; 2.189      ;
; -1.347 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.145     ; 2.189      ;
; -1.347 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.145     ; 2.189      ;
; -1.347 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.145     ; 2.189      ;
; -1.347 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.145     ; 2.189      ;
; -1.347 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.145     ; 2.189      ;
; -1.347 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.145     ; 2.189      ;
; -1.347 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.145     ; 2.189      ;
; -1.343 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.122     ; 2.208      ;
; -1.340 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.122     ; 2.205      ;
; -1.340 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.122     ; 2.205      ;
; -1.340 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.122     ; 2.205      ;
; -1.323 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.120     ; 2.190      ;
; -1.315 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.122     ; 2.180      ;
; -1.313 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.132     ; 2.168      ;
; -1.312 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.122     ; 2.177      ;
; -1.312 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.122     ; 2.177      ;
; -1.312 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.122     ; 2.177      ;
; -1.305 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.134     ; 2.158      ;
; -1.302 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.134     ; 2.155      ;
; -1.302 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.134     ; 2.155      ;
; -1.302 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.134     ; 2.155      ;
; -1.270 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.034     ; 2.223      ;
; -1.267 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.037     ; 2.217      ;
; -1.267 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.037     ; 2.217      ;
; -1.267 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.037     ; 2.217      ;
; -1.251 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.125     ; 2.113      ;
; -1.251 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.125     ; 2.113      ;
; -1.251 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.125     ; 2.113      ;
; -1.251 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.045     ; 2.193      ;
; -1.251 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.045     ; 2.193      ;
; -1.251 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.045     ; 2.193      ;
; -1.251 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.045     ; 2.193      ;
; -1.251 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.045     ; 2.193      ;
; -1.251 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.045     ; 2.193      ;
; -1.251 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.045     ; 2.193      ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'                                                                                                  ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -1.113 ; nnrx[1]   ; rx_freq[1][28]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.470      ;
; -1.113 ; nnrx[1]   ; rx_freq[1][27]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.470      ;
; -1.113 ; nnrx[1]   ; rx_freq[1][20]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.470      ;
; -1.113 ; nnrx[1]   ; rx_freq[1][26]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.470      ;
; -1.113 ; nnrx[1]   ; rx_freq[1][25]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.470      ;
; -1.113 ; nnrx[1]   ; rx_freq[1][19]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.470      ;
; -1.113 ; nnrx[1]   ; rx_freq[1][24]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.470      ;
; -1.113 ; nnrx[1]   ; rx_freq[1][23]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.470      ;
; -1.113 ; nnrx[1]   ; rx_freq[1][18]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.470      ;
; -1.113 ; nnrx[1]   ; rx_freq[1][31]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.470      ;
; -1.113 ; nnrx[1]   ; rx_freq[1][22]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.470      ;
; -1.113 ; nnrx[1]   ; rx_freq[1][30]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.470      ;
; -1.113 ; nnrx[1]   ; rx_freq[1][29]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.470      ;
; -1.113 ; nnrx[1]   ; rx_freq[1][21]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.470      ;
; -1.108 ; nnrx[0]   ; rx_freq[1][28]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.465      ;
; -1.108 ; nnrx[0]   ; rx_freq[1][27]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.465      ;
; -1.108 ; nnrx[0]   ; rx_freq[1][20]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.465      ;
; -1.108 ; nnrx[0]   ; rx_freq[1][26]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.465      ;
; -1.108 ; nnrx[0]   ; rx_freq[1][25]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.465      ;
; -1.108 ; nnrx[0]   ; rx_freq[1][19]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.465      ;
; -1.108 ; nnrx[0]   ; rx_freq[1][30]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.465      ;
; -1.108 ; nnrx[0]   ; rx_freq[1][21]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.465      ;
; -1.108 ; nnrx[0]   ; rx_freq[1][29]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.465      ;
; -1.108 ; nnrx[0]   ; rx_freq[1][24]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.465      ;
; -1.108 ; nnrx[0]   ; rx_freq[1][23]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.465      ;
; -1.108 ; nnrx[0]   ; rx_freq[1][18]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.465      ;
; -1.108 ; nnrx[0]   ; rx_freq[1][31]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.465      ;
; -1.108 ; nnrx[0]   ; rx_freq[1][22]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.015     ; 1.465      ;
; -1.107 ; nnrx[1]   ; rx_freq[1][9]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.465      ;
; -1.107 ; nnrx[1]   ; rx_freq[1][8]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.465      ;
; -1.107 ; nnrx[1]   ; rx_freq[1][3]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.465      ;
; -1.107 ; nnrx[1]   ; rx_freq[1][7]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.465      ;
; -1.107 ; nnrx[1]   ; rx_freq[1][12]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.465      ;
; -1.107 ; nnrx[1]   ; rx_freq[1][11]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.465      ;
; -1.107 ; nnrx[1]   ; rx_freq[1][10]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.465      ;
; -1.107 ; nnrx[1]   ; rx_freq[1][6]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.465      ;
; -1.107 ; nnrx[1]   ; rx_freq[1][5]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.465      ;
; -1.107 ; nnrx[1]   ; rx_freq[1][4]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.465      ;
; -1.107 ; nnrx[1]   ; rx_freq[1][2]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.465      ;
; -1.107 ; nnrx[1]   ; rx_freq[1][1]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.465      ;
; -1.107 ; nnrx[1]   ; rx_freq[1][0]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.465      ;
; -1.107 ; nnrx[1]   ; rx_freq[1][17]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.465      ;
; -1.107 ; nnrx[1]   ; rx_freq[1][16]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.465      ;
; -1.107 ; nnrx[1]   ; rx_freq[1][15]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.465      ;
; -1.107 ; nnrx[1]   ; rx_freq[1][14]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.465      ;
; -1.107 ; nnrx[1]   ; rx_freq[1][13]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.465      ;
; -1.102 ; nnrx[0]   ; rx_freq[1][5]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.460      ;
; -1.102 ; nnrx[0]   ; rx_freq[1][12]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.460      ;
; -1.102 ; nnrx[0]   ; rx_freq[1][7]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.460      ;
; -1.102 ; nnrx[0]   ; rx_freq[1][13]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.460      ;
; -1.102 ; nnrx[0]   ; rx_freq[1][11]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.460      ;
; -1.102 ; nnrx[0]   ; rx_freq[1][15]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.460      ;
; -1.102 ; nnrx[0]   ; rx_freq[1][14]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.460      ;
; -1.102 ; nnrx[0]   ; rx_freq[1][16]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.460      ;
; -1.102 ; nnrx[0]   ; rx_freq[1][9]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.460      ;
; -1.102 ; nnrx[0]   ; rx_freq[1][3]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.460      ;
; -1.102 ; nnrx[0]   ; rx_freq[1][8]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.460      ;
; -1.102 ; nnrx[0]   ; rx_freq[1][10]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.460      ;
; -1.102 ; nnrx[0]   ; rx_freq[1][6]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.460      ;
; -1.102 ; nnrx[0]   ; rx_freq[1][17]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.460      ;
; -1.102 ; nnrx[0]   ; rx_freq[1][4]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.460      ;
; -1.102 ; nnrx[0]   ; rx_freq[1][0]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.460      ;
; -1.102 ; nnrx[0]   ; rx_freq[1][2]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.460      ;
; -1.102 ; nnrx[0]   ; rx_freq[1][1]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.014     ; 1.460      ;
; -1.101 ; nnrx[1]   ; rx_freq[1][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.455      ;
; -1.101 ; nnrx[1]   ; rx_freq[1][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.455      ;
; -1.101 ; nnrx[1]   ; rx_freq[1][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.455      ;
; -1.101 ; nnrx[1]   ; rx_freq[1][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.455      ;
; -1.101 ; nnrx[1]   ; rx_freq[1][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.455      ;
; -1.101 ; nnrx[1]   ; rx_freq[1][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.455      ;
; -1.101 ; nnrx[1]   ; rx_freq[1][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.455      ;
; -1.101 ; nnrx[1]   ; rx_freq[1][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.455      ;
; -1.101 ; nnrx[1]   ; rx_freq[1][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.455      ;
; -1.101 ; nnrx[1]   ; rx_freq[1][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.455      ;
; -1.101 ; nnrx[1]   ; rx_freq[1][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.455      ;
; -1.101 ; nnrx[1]   ; rx_freq[1][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.455      ;
; -1.101 ; nnrx[1]   ; rx_freq[1][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.455      ;
; -1.101 ; nnrx[1]   ; rx_freq[1][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.455      ;
; -1.101 ; nnrx[1]   ; rx_freq[1][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.455      ;
; -1.101 ; nnrx[1]   ; rx_freq[1][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.455      ;
; -1.101 ; nnrx[1]   ; rx_freq[1][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.455      ;
; -1.101 ; nnrx[1]   ; rx_freq[1][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.455      ;
; -1.096 ; nnrx[0]   ; rx_freq[1][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.450      ;
; -1.096 ; nnrx[0]   ; rx_freq[1][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.450      ;
; -1.096 ; nnrx[0]   ; rx_freq[1][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.450      ;
; -1.096 ; nnrx[0]   ; rx_freq[1][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.450      ;
; -1.096 ; nnrx[0]   ; rx_freq[1][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.450      ;
; -1.096 ; nnrx[0]   ; rx_freq[1][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.450      ;
; -1.096 ; nnrx[0]   ; rx_freq[1][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.450      ;
; -1.096 ; nnrx[0]   ; rx_freq[1][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.450      ;
; -1.096 ; nnrx[0]   ; rx_freq[1][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.450      ;
; -1.096 ; nnrx[0]   ; rx_freq[1][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.450      ;
; -1.096 ; nnrx[0]   ; rx_freq[1][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.450      ;
; -1.096 ; nnrx[0]   ; rx_freq[1][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.450      ;
; -1.096 ; nnrx[0]   ; rx_freq[1][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.450      ;
; -1.096 ; nnrx[0]   ; rx_freq[1][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.450      ;
; -1.096 ; nnrx[0]   ; rx_freq[1][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.450      ;
; -1.096 ; nnrx[0]   ; rx_freq[1][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.450      ;
; -1.096 ; nnrx[0]   ; rx_freq[1][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.450      ;
; -1.096 ; nnrx[0]   ; rx_freq[1][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.450      ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_ce[0]'                                                                                                                                                                                                               ;
+--------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                                                ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.104 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.204     ; 1.399      ;
; -1.067 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.133     ; 1.433      ;
; -1.026 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.089     ; 1.436      ;
; -1.007 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.133     ; 1.373      ;
; -1.003 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.204     ; 1.298      ;
; -0.975 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.009     ; 1.443      ;
; -0.973 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.205     ; 1.213      ;
; -0.973 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.205     ; 1.213      ;
; -0.973 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.205     ; 1.213      ;
; -0.973 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.205     ; 1.213      ;
; -0.973 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.205     ; 1.213      ;
; -0.973 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.205     ; 1.213      ;
; -0.973 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.205     ; 1.213      ;
; -0.973 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.205     ; 1.213      ;
; -0.973 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.205     ; 1.213      ;
; -0.973 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.205     ; 1.213      ;
; -0.973 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.205     ; 1.213      ;
; -0.973 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.205     ; 1.213      ;
; -0.968 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.075     ; 1.370      ;
; -0.966 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.089     ; 1.376      ;
; -0.955 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.047     ; 1.385      ;
; -0.948 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.059     ; 1.366      ;
; -0.939 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.024     ; 1.392      ;
; -0.937 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.134     ; 1.248      ;
; -0.937 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.134     ; 1.248      ;
; -0.937 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.134     ; 1.248      ;
; -0.937 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.134     ; 1.248      ;
; -0.937 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.134     ; 1.248      ;
; -0.937 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.134     ; 1.248      ;
; -0.937 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.134     ; 1.248      ;
; -0.937 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.134     ; 1.248      ;
; -0.937 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.134     ; 1.248      ;
; -0.937 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.134     ; 1.248      ;
; -0.937 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.134     ; 1.248      ;
; -0.937 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.134     ; 1.248      ;
; -0.934 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.024     ; 1.387      ;
; -0.925 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.066     ; 1.336      ;
; -0.918 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.020     ; 1.375      ;
; -0.918 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.020     ; 1.375      ;
; -0.914 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.012     ; 1.379      ;
; -0.914 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.012     ; 1.379      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.913 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.090     ; 1.268      ;
; -0.908 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.075     ; 1.310      ;
; -0.904 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.031     ; 1.350      ;
; -0.904 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.031     ; 1.350      ;
; -0.903 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.098     ; 1.304      ;
; -0.898 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.098     ; 1.299      ;
; -0.897 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.006      ; 1.380      ;
; -0.897 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.006      ; 1.380      ;
; -0.895 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.047     ; 1.325      ;
; -0.888 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.059     ; 1.306      ;
; -0.886 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.015     ; 1.348      ;
; -0.886 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.015     ; 1.348      ;
; -0.885 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.205     ; 1.125      ;
; -0.885 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.205     ; 1.125      ;
; -0.885 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.205     ; 1.125      ;
; -0.885 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.205     ; 1.125      ;
; -0.885 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.205     ; 1.125      ;
; -0.885 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.205     ; 1.125      ;
; -0.885 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.205     ; 1.125      ;
; -0.885 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.205     ; 1.125      ;
; -0.885 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.205     ; 1.125      ;
; -0.885 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.205     ; 1.125      ;
; -0.885 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.205     ; 1.125      ;
; -0.885 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.205     ; 1.125      ;
+--------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_sck'                                                                                                                       ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.022 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[2]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.417      ; 1.553      ;
; 0.022 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[12]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.417      ; 1.553      ;
; 0.022 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[11]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.417      ; 1.553      ;
; 0.022 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.417      ; 1.553      ;
; 0.022 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[37]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.417      ; 1.553      ;
; 0.022 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[3]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.417      ; 1.553      ;
; 0.022 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[13]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.417      ; 1.553      ;
; 0.022 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[0]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.417      ; 1.553      ;
; 0.044 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[38]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.404      ; 1.562      ;
; 0.044 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[7]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.404      ; 1.562      ;
; 0.044 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[41]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.404      ; 1.562      ;
; 0.044 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[40]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.404      ; 1.562      ;
; 0.044 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.404      ; 1.562      ;
; 0.044 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[6]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.404      ; 1.562      ;
; 0.044 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[5]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.404      ; 1.562      ;
; 0.044 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[42]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.404      ; 1.562      ;
; 0.044 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[4]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.404      ; 1.562      ;
; 0.044 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[15]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.404      ; 1.562      ;
; 0.051 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[2]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.413      ; 1.578      ;
; 0.051 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[1]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.413      ; 1.578      ;
; 0.051 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[0]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.413      ; 1.578      ;
; 0.051 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[6]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.413      ; 1.578      ;
; 0.051 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[3]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.413      ; 1.578      ;
; 0.051 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[5]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.413      ; 1.578      ;
; 0.051 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[4]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.413      ; 1.578      ;
; 0.051 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|done      ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.413      ; 1.578      ;
; 0.100 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[35]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.047      ; 1.761      ;
; 0.100 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[34]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.047      ; 1.761      ;
; 0.100 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[33]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.047      ; 1.761      ;
; 0.100 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[32]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.047      ; 1.761      ;
; 0.100 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[36]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.047      ; 1.761      ;
; 0.101 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[21]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.420      ; 1.635      ;
; 0.104 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[8]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.399      ; 1.617      ;
; 0.104 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[27]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.399      ; 1.617      ;
; 0.104 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[30]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.399      ; 1.617      ;
; 0.104 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[23]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.399      ; 1.617      ;
; 0.104 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[31]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.399      ; 1.617      ;
; 0.104 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[22]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.399      ; 1.617      ;
; 0.104 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[28]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.399      ; 1.617      ;
; 0.104 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[10]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.399      ; 1.617      ;
; 0.104 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[9]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.399      ; 1.617      ;
; 0.104 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[26]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.399      ; 1.617      ;
; 0.104 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[24]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.399      ; 1.617      ;
; 0.104 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[29]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.399      ; 1.617      ;
; 0.104 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[25]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.399      ; 1.617      ;
; 0.104 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[1]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.399      ; 1.617      ;
; 0.148 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[18]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.114      ; 1.876      ;
; 0.148 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.317      ; 1.579      ;
; 0.148 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[36]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.317      ; 1.579      ;
; 0.148 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.317      ; 1.579      ;
; 0.148 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[20]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.114      ; 1.876      ;
; 0.148 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[19]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.114      ; 1.876      ;
; 0.148 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.317      ; 1.579      ;
; 0.148 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[33]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.317      ; 1.579      ;
; 0.148 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[16]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.114      ; 1.876      ;
; 0.148 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[17]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.114      ; 1.876      ;
; 0.149 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[30]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.094      ; 1.857      ;
; 0.149 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[31]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.094      ; 1.857      ;
; 0.149 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[29]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.094      ; 1.857      ;
; 0.149 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[28]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.094      ; 1.857      ;
; 0.149 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[27]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.094      ; 1.857      ;
; 0.153 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[18]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.414      ; 1.681      ;
; 0.153 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[20]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.414      ; 1.681      ;
; 0.153 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[17]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.414      ; 1.681      ;
; 0.153 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[14]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.414      ; 1.681      ;
; 0.153 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[19]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.414      ; 1.681      ;
; 0.157 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[6]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.122      ; 1.893      ;
; 0.157 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[3]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.122      ; 1.893      ;
; 0.157 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[4]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.122      ; 1.893      ;
; 0.157 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[5]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.122      ; 1.893      ;
; 0.157 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[7]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.122      ; 1.893      ;
; 0.157 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[1]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.122      ; 1.893      ;
; 0.157 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[2]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.122      ; 1.893      ;
; 0.157 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[8]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.122      ; 1.893      ;
; 0.162 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[15]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.141      ; 1.917      ;
; 0.162 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[14]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.141      ; 1.917      ;
; 0.162 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[12]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.141      ; 1.917      ;
; 0.162 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[11]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.141      ; 1.917      ;
; 0.162 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[13]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.141      ; 1.917      ;
; 0.165 ; spi_slave:spi_slave_rx_inst|rreg[35] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 0.000        ; 0.068      ; 0.317      ;
; 0.166 ; spi_slave:spi_slave_rx_inst|rreg[33] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 0.000        ; 0.068      ; 0.318      ;
; 0.167 ; spi_slave:spi_slave_rx_inst|rreg[34] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 0.000        ; 0.068      ; 0.319      ;
; 0.181 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[41]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.051      ; 1.846      ;
; 0.181 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[40]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.051      ; 1.846      ;
; 0.181 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[39]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.051      ; 1.846      ;
; 0.181 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[38]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.051      ; 1.846      ;
; 0.181 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[37]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.051      ; 1.846      ;
; 0.184 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[24]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.144      ; 1.942      ;
; 0.184 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[25]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.144      ; 1.942      ;
; 0.184 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[26]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.144      ; 1.942      ;
; 0.184 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[23]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.144      ; 1.942      ;
; 0.184 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[22]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.144      ; 1.942      ;
; 0.184 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[21]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.144      ; 1.942      ;
; 0.189 ; spi_slave:spi_slave_rx_inst|rreg[42] ; spi_slave:spi_slave_rx_inst|rdata[43] ; spi_sck      ; spi_sck     ; 0.000        ; 0.041      ; 0.314      ;
; 0.192 ; spi_slave:spi_slave_rx_inst|rreg[29] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 0.000        ; 0.043      ; 0.319      ;
; 0.194 ; spi_slave:spi_slave_rx_inst|rreg[41] ; spi_slave:spi_slave_rx_inst|rdata[42] ; spi_sck      ; spi_sck     ; 0.000        ; 0.041      ; 0.319      ;
; 0.198 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[42]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.056      ; 1.868      ;
; 0.198 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[43]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.056      ; 1.868      ;
; 0.198 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[44]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.056      ; 1.868      ;
; 0.198 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[45]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.056      ; 1.868      ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                                                                 ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                               ; To Node                                                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.124 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.176      ; 0.384      ;
; 0.133 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.113      ; 0.330      ;
; 0.137 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.160      ; 0.381      ;
; 0.138 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[30]                                   ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[30]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.165      ; 0.387      ;
; 0.141 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[30]                      ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[30]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.169      ; 0.394      ;
; 0.146 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[29]                                   ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[29]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.165      ; 0.395      ;
; 0.148 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[36]                      ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[36]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.169      ; 0.401      ;
; 0.166 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[28]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[28]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.142      ; 0.392      ;
; 0.181 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|out_data[30]                                   ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[30]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.122      ; 0.387      ;
; 0.182 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[4]                       ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[4]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.122      ; 0.388      ;
; 0.188 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:A|Iaccum[16]                                                                          ; receiver:NRX[0].receiver_inst|firX8R8:fir2|Iacc[16]                                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.195      ; 0.467      ;
; 0.189 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[1]                       ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[1]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.122      ; 0.395      ;
; 0.190 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|out_data[28]                                   ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[28]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.122      ; 0.396      ;
; 0.191 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:A|Iaccum[21]                                                                          ; receiver:NRX[0].receiver_inst|firX8R8:fir2|Iacc[21]                                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.195      ; 0.470      ;
; 0.192 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[38]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[38]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.106      ; 0.382      ;
; 0.192 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:A|Iaccum[18]                                                                          ; receiver:NRX[0].receiver_inst|firX8R8:fir2|Iacc[18]                                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.195      ; 0.471      ;
; 0.192 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:A|Iaccum[15]                                                                          ; receiver:NRX[0].receiver_inst|firX8R8:fir2|Iacc[15]                                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.195      ; 0.471      ;
; 0.194 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[38]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[38]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.234      ; 0.512      ;
; 0.195 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[3].cic_integrator_inst|out_data[38]                      ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[38]                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.124      ; 0.403      ;
; 0.196 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[0]                       ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[0]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.122      ; 0.402      ;
; 0.196 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.113      ; 0.393      ;
; 0.197 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.325      ;
; 0.197 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.307      ;
; 0.198 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[35]                                   ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[35]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.104      ; 0.386      ;
; 0.198 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.199 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[9]                                   ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[9]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.113      ; 0.396      ;
; 0.199 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[9]                       ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[9]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.122      ; 0.405      ;
; 0.199 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.200 ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.307      ;
; 0.200 ; receiver:NRX[2].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[2].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.307      ;
; 0.200 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[5]                       ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[5]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.122      ; 0.406      ;
; 0.200 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.042      ; 0.326      ;
; 0.201 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:A|Iaccum[17]                                                                          ; receiver:NRX[0].receiver_inst|firX8R8:fir2|Iacc[17]                                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.195      ; 0.480      ;
; 0.202 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[5]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.028      ; 0.314      ;
; 0.202 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[5] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.028      ; 0.314      ;
; 0.202 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.028      ; 0.314      ;
; 0.202 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.028      ; 0.314      ;
; 0.202 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.042      ; 0.328      ;
; 0.203 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.313      ;
; 0.204 ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|Z[4][0]                                                                                ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|Z[5][0]                                                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.313      ;
; 0.204 ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|Z[1][0]                                                                                ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|Z[2][0]                                                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.313      ;
; 0.204 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[1].cic_comb_inst|out_data[10]                                   ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[10]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.091      ; 0.379      ;
; 0.204 ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[3][0]                                                                                ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[4][0]                                                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.313      ;
; 0.204 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.313      ;
; 0.204 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.313      ;
; 0.204 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.313      ;
; 0.204 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.313      ;
; 0.204 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.028      ; 0.316      ;
; 0.204 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.028      ; 0.316      ;
; 0.204 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.028      ; 0.316      ;
; 0.204 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:B|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_address_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.198      ; 0.506      ;
; 0.205 ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[4][0]                                                                                ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[5][0]                                                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[0]                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[1]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.315      ;
; 0.205 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[0]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_10mhz'                                                                                                                                                                    ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; 0.141 ; rx_gain[3]                                         ; prev_rx_gain[3]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.459      ; 0.714      ;
; 0.152 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.228      ; 1.599      ;
; 0.187 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.316      ;
; 0.203 ; rx_gain[2]                                         ; prev_rx_gain[2]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.459      ; 0.776      ;
; 0.205 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.325      ;
; 0.253 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; ad9866:ad9866_inst|dut2_data[7]                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.373      ;
; 0.254 ; ad9866:ad9866_inst|dut2_data[11]                   ; ad9866:ad9866_inst|dut2_data[12]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.374      ;
; 0.255 ; ad9866:ad9866_inst|dut2_data[10]                   ; ad9866:ad9866_inst|dut2_data[11]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; ad9866:ad9866_inst|dut2_data[8]                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.375      ;
; 0.292 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.412      ;
; 0.293 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut2_data[1]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; ad9866:ad9866_inst|dut2_data[6]                    ; ad9866:ad9866_inst|dut2_data[7]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.420      ;
; 0.304 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.427      ;
; 0.311 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.431      ;
; 0.315 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.435      ;
; 0.321 ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.441      ;
; 0.331 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.451      ;
; 0.331 ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut2_data[2]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.038      ; 0.453      ;
; 0.332 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.452      ;
; 0.335 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.205      ; 1.759      ;
; 0.335 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.205      ; 1.759      ;
; 0.335 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.205      ; 1.759      ;
; 0.337 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.457      ;
; 0.338 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.458      ;
; 0.359 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.479      ;
; 0.366 ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.028      ; 0.478      ;
; 0.367 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.487      ;
; 0.370 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.491      ;
; 0.387 ; rx_gain[4]                                         ; prev_rx_gain[4]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.459      ; 0.960      ;
; 0.396 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.136      ; 0.616      ;
; 0.399 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.136      ; 0.619      ;
; 0.401 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.025      ; 0.510      ;
; 0.404 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.121      ; 1.744      ;
; 0.404 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.121      ; 1.744      ;
; 0.404 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[3]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.121      ; 1.744      ;
; 0.413 ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.025      ; 0.522      ;
; 0.413 ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.025      ; 0.522      ;
; 0.414 ; rx_gain[0]                                         ; prev_rx_gain[0]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.459      ; 0.987      ;
; 0.415 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.535      ;
; 0.415 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.123      ; 1.757      ;
; 0.416 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.536      ;
; 0.421 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.119      ; 1.759      ;
; 0.421 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.119      ; 1.759      ;
; 0.421 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.119      ; 1.759      ;
; 0.441 ; counter[11]                                        ; counter[12]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.561      ;
; 0.442 ; counter[7]                                         ; counter[8]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.562      ;
; 0.442 ; counter[17]                                        ; counter[18]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.563      ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_ce[0]'                                                                                                                                                                                                                                                                                                          ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.172 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.073      ; 0.329      ;
; 0.182 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.116      ; 0.382      ;
; 0.182 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.078      ; 0.344      ;
; 0.194 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.029      ; 0.307      ;
; 0.194 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.029      ; 0.307      ;
; 0.194 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.029      ; 0.307      ;
; 0.194 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.029      ; 0.307      ;
; 0.194 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.029      ; 0.307      ;
; 0.194 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.029      ; 0.307      ;
; 0.194 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.029      ; 0.307      ;
; 0.194 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.029      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.307      ;
; 0.203 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.314      ;
; 0.217 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.329      ;
; 0.237 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.007      ; 0.328      ;
; 0.237 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.082      ; 0.403      ;
; 0.242 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.073      ; 0.399      ;
; 0.244 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.078      ; 0.406      ;
; 0.255 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.116      ; 0.455      ;
; 0.260 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.372      ;
; 0.260 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.054      ; 0.398      ;
; 0.277 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.073      ; 0.434      ;
; 0.290 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.091      ; 0.465      ;
; 0.290 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.032      ; 0.406      ;
; 0.292 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.033      ; 0.409      ;
; 0.305 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.007      ; 0.396      ;
; 0.305 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.012      ; 0.401      ;
; 0.307 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.007      ; 0.398      ;
; 0.310 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.007      ; 0.401      ;
; 0.316 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.015      ; 0.415      ;
; 0.329 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.441      ;
; 0.331 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.008      ; 0.423      ;
; 0.332 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.444      ;
; 0.333 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.078      ; 0.495      ;
; 0.340 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.054      ; 0.498      ;
; 0.344 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.455      ;
; 0.347 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.010     ; 0.421      ;
; 0.347 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.054      ; 0.505      ;
; 0.347 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.038      ; 0.489      ;
; 0.349 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.054      ; 0.507      ;
; 0.351 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.100      ; 0.535      ;
; 0.352 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.463      ;
; 0.359 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.100      ; 0.543      ;
; 0.361 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.472      ;
; 0.362 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.007      ; 0.453      ;
; 0.362 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.104      ; 0.550      ;
; 0.364 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.029      ; 0.477      ;
; 0.364 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.100      ; 0.548      ;
; 0.366 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.100      ; 0.550      ;
; 0.367 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.029      ; 0.480      ;
; 0.367 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.038      ; 0.509      ;
; 0.368 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.032      ; 0.484      ;
; 0.369 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.040      ; 0.493      ;
; 0.373 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.066      ; 0.523      ;
; 0.375 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.032      ; 0.491      ;
; 0.378 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.011      ; 0.473      ;
; 0.382 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.038      ; 0.524      ;
; 0.383 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.100      ; 0.567      ;
; 0.384 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.100      ; 0.568      ;
; 0.384 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.066      ; 0.534      ;
; 0.384 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.073      ; 0.541      ;
; 0.386 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.116      ; 0.586      ;
; 0.386 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.082      ; 0.552      ;
; 0.387 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.009      ; 0.500      ;
; 0.388 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 0.532      ;
; 0.389 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.029      ; 0.502      ;
; 0.389 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.009      ; 0.502      ;
; 0.390 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 0.534      ;
; 0.391 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.006     ; 0.489      ;
; 0.392 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.071      ; 0.547      ;
; 0.395 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.040      ; 0.519      ;
; 0.396 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.029      ; 0.509      ;
; 0.396 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.006     ; 0.494      ;
; 0.397 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 0.528      ;
; 0.399 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.077      ; 0.560      ;
; 0.399 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.006     ; 0.497      ;
; 0.400 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.071      ; 0.555      ;
; 0.400 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.004      ; 0.488      ;
; 0.401 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.006     ; 0.499      ;
; 0.402 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.069      ; 0.555      ;
; 0.404 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.044      ; 0.532      ;
; 0.404 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.003     ; 0.485      ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                        ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; 0.354 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.808      ; 3.267      ;
; 0.362 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.664      ; 2.056      ;
; 0.373 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.620      ; 2.023      ;
; 0.405 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.593      ; 2.028      ;
; 0.410 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.618      ; 2.058      ;
; 0.431 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.689      ; 3.225      ;
; 0.436 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.688      ; 3.229      ;
; 0.436 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.580      ; 2.046      ;
; 0.443 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.687      ; 3.235      ;
; 0.454 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.593      ; 2.077      ;
; 0.455 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.657      ; 2.142      ;
; 0.460 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.733      ; 3.298      ;
; 0.475 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.928      ; 2.423      ;
; 0.480 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.538      ; 2.048      ;
; 0.488 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.601      ; 2.119      ;
; 0.488 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.634      ; 2.152      ;
; 0.494 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.601      ; 2.125      ;
; 0.499 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.932      ; 2.451      ;
; 0.511 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.537      ; 2.078      ;
; 0.520 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.538      ; 2.088      ;
; 0.528 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.511      ; 2.069      ;
; 0.530 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.596      ; 2.156      ;
; 0.537 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.596      ; 2.163      ;
; 0.546 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.744      ; 3.395      ;
; 0.548 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.515      ; 2.093      ;
; 0.549 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.930      ; 2.499      ;
; 0.550 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.620      ; 2.200      ;
; 0.550 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.598      ; 2.178      ;
; 0.556 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.933      ; 2.509      ;
; 0.560 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.511      ; 2.101      ;
; 0.562 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.598      ; 2.190      ;
; 0.569 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.915      ; 2.504      ;
; 0.570 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.519      ; 2.119      ;
; 0.571 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.514      ; 2.115      ;
; 0.572 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.519      ; 2.121      ;
; 0.582 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.513      ; 2.125      ;
; 0.596 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.580      ; 2.206      ;
; 0.604 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.559      ; 2.193      ;
; 0.606 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.593      ; 2.229      ;
; 0.615 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.931      ; 2.566      ;
; 0.618 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.498      ; 2.146      ;
; 0.629 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.519      ; 2.178      ;
; 0.639 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.582      ; 2.251      ;
; 0.642 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.657      ; 2.329      ;
; 0.642 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.516      ; 2.188      ;
; 0.647 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.570      ; 2.247      ;
; 0.651 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.514      ; 2.195      ;
; 0.652 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.498      ; 2.180      ;
; 0.675 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.516      ; 2.221      ;
; 0.675 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.595      ; 2.300      ;
; 0.676 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.498      ; 2.204      ;
; 0.677 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.514      ; 2.221      ;
; 0.680 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.595      ; 2.305      ;
; 0.685 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.597      ; 2.312      ;
; 0.690 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.597      ; 2.317      ;
; 0.715 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.511      ; 2.256      ;
; 0.716 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.516      ; 2.262      ;
; 0.718 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.514      ; 2.262      ;
; 0.725 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.537      ; 2.292      ;
; 0.725 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.513      ; 2.268      ;
; 0.729 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.536      ; 2.295      ;
; 0.736 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.515      ; 2.281      ;
; 0.744 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.651      ; 3.500      ;
; 0.750 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.646      ; 3.501      ;
; 0.766 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.582      ; 2.378      ;
; 0.766 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.582      ; 2.378      ;
; 0.769 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.657      ; 2.456      ;
; 0.772 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.513      ; 2.315      ;
; 0.773 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.513      ; 2.316      ;
; 0.782 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.515      ; 2.327      ;
; 0.783 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.515      ; 2.328      ;
; 0.783 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.643      ; 3.531      ;
; 0.793 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.593      ; 2.416      ;
; 0.793 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.593      ; 2.416      ;
; 0.797 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.538      ; 2.365      ;
; 0.799 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.645      ; 3.549      ;
; 0.801 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.630      ; 3.536      ;
; 0.808 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.647      ; 3.560      ;
; 0.844 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.648      ; 3.597      ;
; 0.852 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.537      ; 2.419      ;
; 0.856 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.536      ; 2.422      ;
; 0.856 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.536      ; 2.422      ;
; 0.937 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.808      ; 3.370      ;
; 1.032 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.688      ; 3.345      ;
; 1.041 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.687      ; 3.353      ;
; 1.047 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.733      ; 3.405      ;
; 1.130 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.689      ; 3.444      ;
; 1.494 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.665      ; 3.784      ;
; 1.500 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.744      ; 3.869      ;
; 1.543 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.664      ; 3.832      ;
; 1.552 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.666      ; 3.843      ;
; 1.554 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.662      ; 3.841      ;
; 1.582 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.649      ; 3.856      ;
; 1.639 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.667      ; 3.931      ;
; 1.666 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.670      ; 3.961      ;
; 2.154 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.496      ; 3.680      ;
; 2.160 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.491      ; 3.681      ;
; 2.193 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.488      ; 3.711      ;
; 2.209 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.490      ; 3.729      ;
; 2.211 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.475      ; 3.716      ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'                                                                                                          ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                     ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.369 ; spi_slave:spi_slave_rx_inst|rdata[42] ; nnrx[0]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.590      ; 1.073      ;
; 0.427 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[2][19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.708      ; 0.542      ;
; 0.431 ; spi_slave:spi_slave_rx_inst|rdata[43] ; nnrx[1]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.590      ; 1.135      ;
; 0.438 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[2][31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.543      ;
; 0.452 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[2][26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.557      ;
; 0.456 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[2][21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.708      ; 0.571      ;
; 0.456 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[2][20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.708      ; 0.571      ;
; 0.477 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[2][28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.582      ;
; 0.512 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[2][30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.716      ; 0.635      ;
; 0.513 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[2][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.717      ; 0.637      ;
; 0.529 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[0][2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.726      ; 0.662      ;
; 0.554 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[2][29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.659      ;
; 0.561 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[2][29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.699      ; 0.667      ;
; 0.566 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[0][15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.705      ; 0.678      ;
; 0.568 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[2][17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.710      ; 0.685      ;
; 0.569 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[0][12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.705      ; 0.681      ;
; 0.570 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[2][24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.703      ; 0.680      ;
; 0.570 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[0][6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.705      ; 0.682      ;
; 0.574 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[2][20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.709      ; 0.690      ;
; 0.575 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[0][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.705      ; 0.687      ;
; 0.575 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[2][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.700      ; 0.682      ;
; 0.580 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[0][3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.705      ; 0.692      ;
; 0.581 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[2][8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.710      ; 0.698      ;
; 0.582 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[0][20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.708      ; 0.697      ;
; 0.584 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[2][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.700      ; 0.691      ;
; 0.586 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[0][19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.708      ; 0.701      ;
; 0.588 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[0][25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.708      ; 0.703      ;
; 0.588 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[2][8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.710      ; 0.705      ;
; 0.592 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[0][27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.697      ;
; 0.593 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[0][20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.705      ; 0.705      ;
; 0.598 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[2][5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.700      ; 0.705      ;
; 0.600 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[0][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.700      ; 0.707      ;
; 0.600 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[2][11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.700      ; 0.707      ;
; 0.602 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[0][16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.700      ; 0.709      ;
; 0.602 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[0][26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.695      ; 0.704      ;
; 0.604 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[2][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.700      ; 0.711      ;
; 0.605 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[0][17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.715      ; 0.727      ;
; 0.606 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[2][3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.700      ; 0.713      ;
; 0.607 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[0][25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.705      ; 0.719      ;
; 0.609 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[2][7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.700      ; 0.716      ;
; 0.609 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[2][28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.699      ; 0.715      ;
; 0.610 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[0][11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.700      ; 0.717      ;
; 0.613 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[0][19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.705      ; 0.725      ;
; 0.614 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[2][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.700      ; 0.721      ;
; 0.614 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[2][7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.700      ; 0.721      ;
; 0.667 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[0][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.721      ; 0.795      ;
; 0.669 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[2][12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.700      ; 0.776      ;
; 0.670 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[2][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.705      ; 0.782      ;
; 0.673 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[0][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.705      ; 0.785      ;
; 0.676 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[0][5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.705      ; 0.788      ;
; 0.676 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[2][6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.700      ; 0.783      ;
; 0.678 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[0][8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.715      ; 0.800      ;
; 0.678 ; spi_slave:spi_slave_rx_inst|rdata[37] ; rx_gain[5]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.405     ; 0.387      ;
; 0.678 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[2][2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.721      ; 0.806      ;
; 0.679 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[2][12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.700      ; 0.786      ;
; 0.679 ; spi_slave:spi_slave_rx_inst|rdata[32] ; rx_gain[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.405     ; 0.388      ;
; 0.680 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[0][1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.705      ; 0.792      ;
; 0.681 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[0][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.705      ; 0.793      ;
; 0.681 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[2][9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.700      ; 0.788      ;
; 0.681 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[2][1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.705      ; 0.793      ;
; 0.682 ; spi_slave:spi_slave_rx_inst|rdata[36] ; rx_gain[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.405     ; 0.391      ;
; 0.682 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[2][4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.705      ; 0.794      ;
; 0.684 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[0][24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.703      ; 0.794      ;
; 0.685 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[0][16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.705      ; 0.797      ;
; 0.687 ; spi_slave:spi_slave_rx_inst|rdata[34] ; rx_gain[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.405     ; 0.396      ;
; 0.687 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[0][30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.716      ; 0.810      ;
; 0.688 ; spi_slave:spi_slave_rx_inst|rdata[33] ; rx_gain[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.405     ; 0.397      ;
; 0.689 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[0][0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.705      ; 0.801      ;
; 0.690 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[0][13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.710      ; 0.807      ;
; 0.691 ; spi_slave:spi_slave_rx_inst|rdata[35] ; rx_gain[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.405     ; 0.400      ;
; 0.691 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[0][4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.705      ; 0.803      ;
; 0.693 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[2][18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.716      ; 0.816      ;
; 0.693 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[0][4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.710      ; 0.810      ;
; 0.693 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[2][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.700      ; 0.800      ;
; 0.694 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[0][7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.700      ; 0.801      ;
; 0.694 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[0][31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.799      ;
; 0.696 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[0][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.710      ; 0.813      ;
; 0.699 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[0][0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.710      ; 0.816      ;
; 0.701 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[0][5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.700      ; 0.808      ;
; 0.701 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[2][13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.705      ; 0.813      ;
; 0.704 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[0][18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.716      ; 0.827      ;
; 0.704 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[2][17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.710      ; 0.821      ;
; 0.704 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[2][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.721      ; 0.832      ;
; 0.706 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[2][16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.700      ; 0.813      ;
; 0.706 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[0][27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.695      ; 0.808      ;
; 0.707 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[2][0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.705      ; 0.819      ;
; 0.707 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[2][4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.705      ; 0.819      ;
; 0.708 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[0][26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.813      ;
; 0.711 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[2][24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.704      ; 0.822      ;
; 0.712 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[0][13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.705      ; 0.824      ;
; 0.712 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[2][19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.709      ; 0.828      ;
; 0.714 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[2][0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.705      ; 0.826      ;
; 0.715 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[0][21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.708      ; 0.830      ;
; 0.719 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[0][29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.824      ;
; 0.720 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[2][13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.705      ; 0.832      ;
; 0.721 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[0][15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.700      ; 0.828      ;
; 0.723 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[2][31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.699      ; 0.829      ;
; 0.725 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[0][30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.713      ; 0.845      ;
; 0.725 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[0][29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.695      ; 0.827      ;
; 0.728 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[2][21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.709      ; 0.844      ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'spi_ce[0]'                                                                                                                                                                                                                    ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.843 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.500      ; 1.788      ;
; -0.843 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.500      ; 1.788      ;
; -0.843 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.500      ; 1.788      ;
; -0.843 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.500      ; 1.788      ;
; -0.843 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.500      ; 1.788      ;
; -0.843 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.500      ; 1.788      ;
; -0.843 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.500      ; 1.788      ;
; -0.843 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.500      ; 1.788      ;
; -0.843 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.500      ; 1.788      ;
; -0.843 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.500      ; 1.788      ;
; -0.843 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.500      ; 1.788      ;
; -0.843 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.500      ; 1.788      ;
; -0.806 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.501      ; 1.806      ;
; -0.768 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.571      ; 1.784      ;
; -0.768 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.571      ; 1.784      ;
; -0.768 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.571      ; 1.784      ;
; -0.768 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.571      ; 1.784      ;
; -0.768 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.571      ; 1.784      ;
; -0.768 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.571      ; 1.784      ;
; -0.768 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.571      ; 1.784      ;
; -0.768 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.571      ; 1.784      ;
; -0.768 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.571      ; 1.784      ;
; -0.768 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.571      ; 1.784      ;
; -0.768 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.571      ; 1.784      ;
; -0.768 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.571      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.733 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.606      ; 1.784      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.572      ; 1.802      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.615      ; 1.786      ;
; -0.721 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.608      ; 1.774      ;
; -0.721 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                         ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.608      ; 1.774      ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_10mhz'                                                                                                                  ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.673 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.063     ; 1.597      ;
; -0.673 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.063     ; 1.597      ;
; -0.673 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.063     ; 1.597      ;
; -0.673 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.064     ; 1.596      ;
; -0.673 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.064     ; 1.596      ;
; -0.673 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.064     ; 1.596      ;
; -0.672 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.072     ; 1.587      ;
; -0.672 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.061     ; 1.598      ;
; -0.672 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.061     ; 1.598      ;
; -0.672 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.072     ; 1.587      ;
; -0.672 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.072     ; 1.587      ;
; -0.672 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.072     ; 1.587      ;
; -0.672 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.061     ; 1.598      ;
; -0.672 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.072     ; 1.587      ;
; -0.672 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.072     ; 1.587      ;
; -0.672 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.072     ; 1.587      ;
; -0.672 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.059     ; 1.600      ;
; -0.672 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.072     ; 1.587      ;
; -0.672 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.072     ; 1.587      ;
; -0.666 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.061     ; 1.592      ;
; -0.666 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.061     ; 1.592      ;
; -0.666 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.061     ; 1.592      ;
; -0.666 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.061     ; 1.592      ;
; -0.666 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.061     ; 1.592      ;
; -0.666 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.061     ; 1.592      ;
; -0.595 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.015      ; 1.597      ;
; -0.595 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.015      ; 1.597      ;
; -0.595 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.015      ; 1.597      ;
; -0.571 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.038      ; 1.596      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'spi_sck'                                                                                                                      ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.594 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.018      ; 1.589      ;
; -0.594 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.018      ; 1.589      ;
; -0.594 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.018      ; 1.589      ;
; -0.594 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.018      ; 1.589      ;
; -0.594 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.018      ; 1.589      ;
; -0.568 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.044      ; 1.589      ;
; -0.568 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.044      ; 1.589      ;
; -0.568 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.044      ; 1.589      ;
; -0.568 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.044      ; 1.589      ;
; -0.568 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.044      ; 1.589      ;
; -0.568 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.044      ; 1.589      ;
; -0.524 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.088      ; 1.589      ;
; -0.524 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.088      ; 1.589      ;
; -0.517 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.085      ; 1.579      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.097      ; 1.589      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.097      ; 1.589      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.097      ; 1.589      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.097      ; 1.589      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.097      ; 1.589      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.097      ; 1.589      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.097      ; 1.589      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.097      ; 1.589      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.097      ; 1.589      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.097      ; 1.589      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.097      ; 1.589      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.097      ; 1.589      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.097      ; 1.589      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.097      ; 1.589      ;
; -0.514 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.096      ; 1.587      ;
; -0.514 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.096      ; 1.587      ;
; -0.514 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.096      ; 1.587      ;
; -0.514 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.096      ; 1.587      ;
; -0.514 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.096      ; 1.587      ;
; -0.514 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.096      ; 1.587      ;
; -0.514 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.096      ; 1.587      ;
; -0.514 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.096      ; 1.587      ;
; -0.511 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.102      ; 1.590      ;
; -0.511 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 1.589      ;
; -0.511 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[41]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.102      ; 1.590      ;
; -0.511 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 1.589      ;
; -0.511 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 1.589      ;
; -0.511 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.102      ; 1.590      ;
; -0.511 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 1.589      ;
; -0.511 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.102      ; 1.590      ;
; -0.511 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 1.589      ;
; -0.511 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.102      ; 1.590      ;
; -0.511 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.102      ; 1.590      ;
; -0.511 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.102      ; 1.590      ;
; -0.511 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[42]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.102      ; 1.590      ;
; -0.511 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.102      ; 1.590      ;
; -0.511 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.102      ; 1.590      ;
; -0.505 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.117      ; 1.599      ;
; -0.504 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.106      ; 1.587      ;
; -0.504 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.106      ; 1.587      ;
; -0.504 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.106      ; 1.587      ;
; -0.504 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.106      ; 1.587      ;
; -0.504 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.106      ; 1.587      ;
; -0.504 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.106      ; 1.587      ;
; -0.504 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.106      ; 1.587      ;
; -0.504 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.106      ; 1.587      ;
; -0.504 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.106      ; 1.587      ;
; -0.504 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.106      ; 1.587      ;
; -0.504 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.106      ; 1.587      ;
; -0.504 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.106      ; 1.587      ;
; -0.504 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.106      ; 1.587      ;
; -0.504 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.106      ; 1.587      ;
; -0.504 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.106      ; 1.587      ;
; -0.504 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.106      ; 1.587      ;
; -0.498 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.112      ; 1.587      ;
; -0.498 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[42] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.115      ; 1.590      ;
; -0.498 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.112      ; 1.587      ;
; -0.498 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[43] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.115      ; 1.590      ;
; -0.498 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.112      ; 1.587      ;
; -0.498 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.112      ; 1.587      ;
; -0.498 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.112      ; 1.587      ;
; -0.497 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.115      ; 1.589      ;
; -0.497 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.115      ; 1.589      ;
; -0.497 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.115      ; 1.589      ;
; -0.497 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.115      ; 1.589      ;
; -0.497 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.115      ; 1.589      ;
; -0.497 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.115      ; 1.589      ;
; -0.497 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.115      ; 1.589      ;
; -0.497 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.115      ; 1.589      ;
; -0.492 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.111      ; 1.580      ;
; -0.492 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.111      ; 1.580      ;
; -0.492 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.111      ; 1.580      ;
; -0.492 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|done      ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.111      ; 1.580      ;
; -0.492 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.111      ; 1.580      ;
; -0.492 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.111      ; 1.580      ;
; -0.492 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.111      ; 1.580      ;
; -0.492 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.111      ; 1.580      ;
; -0.374 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.740      ; 1.591      ;
; -0.374 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.740      ; 1.591      ;
; -0.374 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.740      ; 1.591      ;
; -0.374 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.740      ; 1.591      ;
; -0.374 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.740      ; 1.591      ;
; -0.372 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.744      ; 1.593      ;
; -0.372 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.744      ; 1.593      ;
; -0.372 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.744      ; 1.593      ;
; -0.372 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.744      ; 1.593      ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ad9866_clk'                                                                                                                                                                                                                     ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.171 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.439      ; 1.587      ;
; -0.171 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.439      ; 1.587      ;
; -0.171 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.439      ; 1.587      ;
; -0.171 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.439      ; 1.587      ;
; -0.171 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.439      ; 1.587      ;
; -0.171 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.439      ; 1.587      ;
; -0.171 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.439      ; 1.587      ;
; -0.147 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.463      ; 1.587      ;
; -0.147 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.463      ; 1.587      ;
; -0.147 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.463      ; 1.587      ;
; -0.147 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.463      ; 1.587      ;
; -0.147 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.463      ; 1.587      ;
; -0.147 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.463      ; 1.587      ;
; -0.147 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.461      ; 1.585      ;
; -0.147 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.463      ; 1.587      ;
; -0.147 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.463      ; 1.587      ;
; -0.147 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.463      ; 1.587      ;
; -0.147 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.463      ; 1.587      ;
; -0.147 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.463      ; 1.587      ;
; -0.147 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.461      ; 1.585      ;
; -0.147 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.461      ; 1.585      ;
; -0.147 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.461      ; 1.585      ;
; -0.147 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.461      ; 1.585      ;
; -0.147 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.461      ; 1.585      ;
; -0.147 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.461      ; 1.585      ;
; -0.147 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.461      ; 1.585      ;
; -0.147 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.461      ; 1.585      ;
; -0.147 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.461      ; 1.585      ;
; -0.126 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.483      ; 1.586      ;
; -0.126 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.483      ; 1.586      ;
; -0.125 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.491      ; 1.593      ;
; -0.125 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.491      ; 1.593      ;
; -0.125 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.491      ; 1.593      ;
; -0.125 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.491      ; 1.593      ;
; -0.125 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.491      ; 1.593      ;
; -0.125 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.491      ; 1.593      ;
; -0.125 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.491      ; 1.593      ;
; -0.125 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.491      ; 1.593      ;
; -0.125 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.491      ; 1.593      ;
; -0.125 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.491      ; 1.593      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.498      ; 1.593      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.498      ; 1.593      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.498      ; 1.593      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.498      ; 1.593      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.498      ; 1.593      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.498      ; 1.593      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.498      ; 1.593      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.498      ; 1.593      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.498      ; 1.593      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.498      ; 1.593      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.498      ; 1.593      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.498      ; 1.593      ;
; -0.115 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.506      ; 1.598      ;
; -0.115 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.506      ; 1.598      ;
; -0.115 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.506      ; 1.598      ;
; -0.115 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.506      ; 1.598      ;
; -0.107 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.511      ; 1.595      ;
; -0.107 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.511      ; 1.595      ;
; -0.107 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.511      ; 1.595      ;
; -0.107 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.511      ; 1.595      ;
; -0.107 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.511      ; 1.595      ;
; -0.107 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.501      ; 1.585      ;
; -0.107 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.501      ; 1.585      ;
; -0.107 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.501      ; 1.585      ;
; -0.107 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.501      ; 1.585      ;
; -0.107 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.501      ; 1.585      ;
; -0.107 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.511      ; 1.595      ;
; -0.107 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.511      ; 1.595      ;
; -0.107 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.501      ; 1.585      ;
; -0.107 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.511      ; 1.595      ;
; -0.107 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.511      ; 1.595      ;
; -0.106 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.504      ; 1.587      ;
; -0.106 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.504      ; 1.587      ;
; -0.106 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.510      ; 1.593      ;
; -0.106 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.504      ; 1.587      ;
; -0.106 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.510      ; 1.593      ;
; -0.106 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.510      ; 1.593      ;
; -0.106 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.504      ; 1.587      ;
; -0.106 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.504      ; 1.587      ;
; -0.106 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.510      ; 1.593      ;
; -0.106 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.504      ; 1.587      ;
; -0.106 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.510      ; 1.593      ;
; -0.102 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.511      ; 1.590      ;
; -0.102 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.511      ; 1.590      ;
; -0.102 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.514      ; 1.593      ;
; -0.102 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.514      ; 1.593      ;
; -0.102 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.514      ; 1.593      ;
; -0.100 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.509      ; 1.586      ;
; -0.100 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.509      ; 1.586      ;
; -0.099 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.507      ; 1.583      ;
; -0.099 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.507      ; 1.583      ;
; -0.099 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.507      ; 1.583      ;
; -0.099 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.507      ; 1.583      ;
; -0.099 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.507      ; 1.583      ;
; -0.099 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.507      ; 1.583      ;
; -0.099 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.507      ; 1.583      ;
; -0.099 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.507      ; 1.583      ;
; -0.099 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.507      ; 1.583      ;
; -0.097 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.521      ; 1.595      ;
; -0.094 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.516      ; 1.587      ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ad9866_clk'                                                                                                                                                                                                                     ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.570 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.764      ; 1.448      ;
; 0.570 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.764      ; 1.448      ;
; 0.570 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.764      ; 1.448      ;
; 0.570 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.764      ; 1.448      ;
; 0.570 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.764      ; 1.448      ;
; 0.570 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.764      ; 1.448      ;
; 0.585 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.749      ; 1.448      ;
; 0.585 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.749      ; 1.448      ;
; 0.585 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.749      ; 1.448      ;
; 0.585 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.749      ; 1.448      ;
; 0.585 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.749      ; 1.448      ;
; 0.585 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.749      ; 1.448      ;
; 0.585 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.749      ; 1.448      ;
; 0.585 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.749      ; 1.448      ;
; 0.599 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.737      ; 1.450      ;
; 0.599 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.737      ; 1.450      ;
; 0.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.718      ; 1.449      ;
; 0.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.718      ; 1.449      ;
; 0.618 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.718      ; 1.450      ;
; 0.618 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.718      ; 1.450      ;
; 0.618 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.718      ; 1.450      ;
; 0.618 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.718      ; 1.450      ;
; 0.618 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.718      ; 1.450      ;
; 0.618 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.718      ; 1.450      ;
; 0.620 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.709      ; 1.443      ;
; 0.620 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.709      ; 1.443      ;
; 0.620 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.709      ; 1.443      ;
; 0.620 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.709      ; 1.443      ;
; 0.620 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.709      ; 1.443      ;
; 0.620 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.709      ; 1.443      ;
; 0.620 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.709      ; 1.443      ;
; 0.620 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.709      ; 1.443      ;
; 0.620 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.709      ; 1.443      ;
; 0.621 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.717      ; 1.452      ;
; 0.621 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.717      ; 1.452      ;
; 0.621 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.717      ; 1.452      ;
; 0.625 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.710      ; 1.449      ;
; 0.625 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.710      ; 1.449      ;
; 0.625 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.710      ; 1.449      ;
; 0.636 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[3]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.699      ; 1.449      ;
; 0.636 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[0]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.699      ; 1.449      ;
; 0.636 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.699      ; 1.449      ;
; 0.636 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.699      ; 1.449      ;
; 0.636 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.699      ; 1.449      ;
; 0.636 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.699      ; 1.449      ;
; 0.636 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.699      ; 1.449      ;
; 0.636 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.699      ; 1.449      ;
; 0.636 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.699      ; 1.449      ;
; 0.637 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.698      ; 1.449      ;
; 0.637 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.698      ; 1.449      ;
; 0.637 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.698      ; 1.449      ;
; 0.637 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.698      ; 1.449      ;
; 0.637 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.698      ; 1.449      ;
; 0.637 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.698      ; 1.449      ;
; 0.637 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[6]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.698      ; 1.449      ;
; 0.637 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.698      ; 1.449      ;
; 0.637 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.698      ; 1.449      ;
; 0.637 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.698      ; 1.449      ;
; 0.637 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.698      ; 1.449      ;
; 0.637 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.698      ; 1.449      ;
; 0.648 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.686      ; 1.448      ;
; 0.648 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.686      ; 1.448      ;
; 0.648 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.686      ; 1.448      ;
; 0.648 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.686      ; 1.448      ;
; 0.648 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.686      ; 1.448      ;
; 0.648 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.686      ; 1.448      ;
; 0.653 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.444      ;
; 0.653 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.444      ;
; 0.653 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.444      ;
; 0.653 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.444      ;
; 0.653 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.444      ;
; 0.653 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.444      ;
; 0.653 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.444      ;
; 0.653 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.444      ;
; 0.653 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.444      ;
; 0.654 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.445      ;
; 0.654 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.445      ;
; 0.654 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.445      ;
; 0.654 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.445      ;
; 0.654 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.445      ;
; 0.654 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.445      ;
; 0.654 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.445      ;
; 0.654 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.445      ;
; 0.654 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.445      ;
; 0.654 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[1]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.445      ;
; 0.654 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.445      ;
; 0.654 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.445      ;
; 0.654 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[3]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.445      ;
; 0.658 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.446      ;
; 0.658 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.446      ;
; 0.658 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.446      ;
; 0.658 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.446      ;
; 0.658 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[1]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.446      ;
; 0.658 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.446      ;
; 0.658 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[1]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.446      ;
; 0.658 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.446      ;
; 0.658 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.446      ;
; 0.658 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.446      ;
; 0.658 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.446      ;
; 0.658 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.446      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'spi_sck'                                                                                                                      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.883 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.950      ; 1.447      ;
; 0.883 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.953      ; 1.450      ;
; 0.883 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.950      ; 1.447      ;
; 0.883 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.950      ; 1.447      ;
; 0.883 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.950      ; 1.447      ;
; 0.883 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.953      ; 1.450      ;
; 0.883 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.953      ; 1.450      ;
; 0.883 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.953      ; 1.450      ;
; 0.883 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.953      ; 1.450      ;
; 0.883 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.950      ; 1.447      ;
; 0.883 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.953      ; 1.450      ;
; 0.895 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.931      ; 1.440      ;
; 0.895 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.931      ; 1.440      ;
; 0.895 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[8]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.931      ; 1.440      ;
; 0.895 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.931      ; 1.440      ;
; 0.895 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.931      ; 1.440      ;
; 0.895 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.931      ; 1.440      ;
; 0.895 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.931      ; 1.440      ;
; 0.895 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.931      ; 1.440      ;
; 0.904 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[16]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.923      ; 1.441      ;
; 0.904 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.923      ; 1.441      ;
; 0.904 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.923      ; 1.441      ;
; 0.904 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.923      ; 1.441      ;
; 0.904 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.923      ; 1.441      ;
; 0.928 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.903      ; 1.445      ;
; 0.928 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.903      ; 1.445      ;
; 0.928 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.903      ; 1.445      ;
; 0.928 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.903      ; 1.445      ;
; 0.928 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.903      ; 1.445      ;
; 0.929 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[10]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.899      ; 1.442      ;
; 0.929 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.899      ; 1.442      ;
; 0.929 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[9]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.899      ; 1.442      ;
; 0.966 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[42]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.865      ; 1.445      ;
; 0.966 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[43]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.865      ; 1.445      ;
; 0.966 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[44]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.865      ; 1.445      ;
; 0.966 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[45]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.865      ; 1.445      ;
; 0.966 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[46]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.865      ; 1.445      ;
; 0.966 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[47]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.865      ; 1.445      ;
; 0.978 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.860      ; 1.452      ;
; 0.978 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.860      ; 1.452      ;
; 0.978 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.860      ; 1.452      ;
; 0.978 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.860      ; 1.452      ;
; 0.978 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.860      ; 1.452      ;
; 0.980 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.856      ; 1.450      ;
; 0.980 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.856      ; 1.450      ;
; 0.980 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.856      ; 1.450      ;
; 0.980 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.856      ; 1.450      ;
; 0.980 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.856      ; 1.450      ;
; 1.106 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.222      ; 1.442      ;
; 1.106 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|done      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.222      ; 1.442      ;
; 1.106 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.222      ; 1.442      ;
; 1.106 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.222      ; 1.442      ;
; 1.106 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.222      ; 1.442      ;
; 1.106 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.222      ; 1.442      ;
; 1.106 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.222      ; 1.442      ;
; 1.106 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.222      ; 1.442      ;
; 1.108 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.226      ; 1.448      ;
; 1.108 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.226      ; 1.448      ;
; 1.108 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.226      ; 1.448      ;
; 1.108 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.226      ; 1.448      ;
; 1.108 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.226      ; 1.448      ;
; 1.108 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.226      ; 1.448      ;
; 1.108 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[43] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.227      ; 1.449      ;
; 1.108 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.226      ; 1.448      ;
; 1.108 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[42] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.227      ; 1.449      ;
; 1.108 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.226      ; 1.448      ;
; 1.109 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.223      ; 1.446      ;
; 1.109 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.223      ; 1.446      ;
; 1.109 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.223      ; 1.446      ;
; 1.109 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.223      ; 1.446      ;
; 1.109 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.223      ; 1.446      ;
; 1.114 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.229      ; 1.457      ;
; 1.116 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.217      ; 1.447      ;
; 1.116 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.217      ; 1.447      ;
; 1.116 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.217      ; 1.447      ;
; 1.116 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.217      ; 1.447      ;
; 1.116 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.217      ; 1.447      ;
; 1.116 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.217      ; 1.447      ;
; 1.116 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.217      ; 1.447      ;
; 1.116 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.217      ; 1.447      ;
; 1.116 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.217      ; 1.447      ;
; 1.116 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.217      ; 1.447      ;
; 1.116 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.217      ; 1.447      ;
; 1.116 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.217      ; 1.447      ;
; 1.116 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.217      ; 1.447      ;
; 1.116 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.217      ; 1.447      ;
; 1.116 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.217      ; 1.447      ;
; 1.116 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.217      ; 1.447      ;
; 1.122 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.213      ; 1.449      ;
; 1.122 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.213      ; 1.449      ;
; 1.122 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.213      ; 1.449      ;
; 1.122 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.212      ; 1.448      ;
; 1.122 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.212      ; 1.448      ;
; 1.122 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.213      ; 1.449      ;
; 1.122 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.212      ; 1.448      ;
; 1.122 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.213      ; 1.449      ;
; 1.122 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[41]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.213      ; 1.449      ;
; 1.122 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.212      ; 1.448      ;
; 1.122 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.212      ; 1.448      ;
; 1.122 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.213      ; 1.449      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'spi_ce[0]'                                                                                                                                                                                                                     ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.009 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.826      ; 1.449      ;
; 1.009 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.826      ; 1.449      ;
; 1.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.811      ; 1.445      ;
; 1.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.811      ; 1.445      ;
; 1.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.811      ; 1.445      ;
; 1.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.811      ; 1.445      ;
; 1.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.811      ; 1.445      ;
; 1.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.811      ; 1.445      ;
; 1.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.811      ; 1.446      ;
; 1.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.811      ; 1.446      ;
; 1.027 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.808      ; 1.449      ;
; 1.027 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.808      ; 1.449      ;
; 1.029 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.802      ; 1.445      ;
; 1.031 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.800      ; 1.445      ;
; 1.034 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.804      ; 1.452      ;
; 1.034 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.804      ; 1.452      ;
; 1.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.795      ; 1.444      ;
; 1.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.795      ; 1.444      ;
; 1.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.795      ; 1.444      ;
; 1.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.795      ; 1.444      ;
; 1.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.795      ; 1.444      ;
; 1.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.795      ; 1.444      ;
; 1.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.795      ; 1.444      ;
; 1.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.795      ; 1.444      ;
; 1.039 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.799      ; 1.452      ;
; 1.039 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.799      ; 1.452      ;
; 1.040 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.791      ; 1.445      ;
; 1.040 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.791      ; 1.445      ;
; 1.043 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.788      ; 1.445      ;
; 1.043 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.788      ; 1.445      ;
; 1.045 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.786      ; 1.445      ;
; 1.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.776      ; 1.445      ;
; 1.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.776      ; 1.445      ;
; 1.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.776      ; 1.445      ;
; 1.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.776      ; 1.445      ;
; 1.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.776      ; 1.445      ;
; 1.057 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.773      ; 1.444      ;
; 1.058 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.774      ; 1.446      ;
; 1.062 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.774      ; 1.450      ;
; 1.062 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.774      ; 1.450      ;
; 1.062 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.774      ; 1.450      ;
; 1.062 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.774      ; 1.450      ;
; 1.064 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.768      ; 1.446      ;
; 1.069 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.771      ; 1.454      ;
; 1.082 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.758      ; 1.454      ;
; 1.082 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.748      ; 1.444      ;
; 1.082 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.748      ; 1.444      ;
; 1.082 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.748      ; 1.444      ;
; 1.082 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.748      ; 1.444      ;
; 1.082 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.748      ; 1.444      ;
; 1.082 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.748      ; 1.444      ;
; 1.084 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.752      ; 1.450      ;
; 1.084 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.752      ; 1.450      ;
; 1.084 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.752      ; 1.450      ;
; 1.086 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.754      ; 1.454      ;
; 1.086 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.751      ; 1.451      ;
; 1.086 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.754      ; 1.454      ;
; 1.094 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.742      ; 1.450      ;
; 1.102 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.735      ; 1.451      ;
; 1.102 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.735      ; 1.451      ;
; 1.102 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.735      ; 1.451      ;
; 1.102 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.735      ; 1.451      ;
; 1.102 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.735      ; 1.451      ;
; 1.127 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.710      ; 1.451      ;
; 1.127 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.710      ; 1.451      ;
; 1.127 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.710      ; 1.451      ;
; 1.286 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.725      ; 1.645      ;
; 1.286 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 1.642      ;
; 1.290 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.728      ; 1.652      ;
; 1.296 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.720      ; 1.650      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.719      ; 1.650      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 1.653      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.719      ; 1.650      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.719      ; 1.650      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 1.653      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 1.653      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.719      ; 1.650      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.719      ; 1.650      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 1.653      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.719      ; 1.650      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.719      ; 1.650      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.719      ; 1.650      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.719      ; 1.650      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.719      ; 1.650      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 1.653      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.719      ; 1.650      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.719      ; 1.650      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.719      ; 1.650      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.719      ; 1.650      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.719      ; 1.650      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.719      ; 1.650      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.719      ; 1.650      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 1.653      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 1.653      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 1.653      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.719      ; 1.650      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.719      ; 1.650      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.719      ; 1.650      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 1.653      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 1.653      ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_10mhz'                                                                                                                  ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.228 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.142      ; 1.454      ;
; 1.252 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.119      ; 1.455      ;
; 1.252 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.119      ; 1.455      ;
; 1.252 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.119      ; 1.455      ;
; 1.337 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.031      ; 1.452      ;
; 1.337 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.031      ; 1.452      ;
; 1.337 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.031      ; 1.452      ;
; 1.337 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.031      ; 1.452      ;
; 1.337 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.031      ; 1.452      ;
; 1.337 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.031      ; 1.452      ;
; 1.342 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.029      ; 1.455      ;
; 1.342 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.031      ; 1.457      ;
; 1.342 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.020      ; 1.446      ;
; 1.342 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.028      ; 1.454      ;
; 1.342 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.020      ; 1.446      ;
; 1.342 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.028      ; 1.454      ;
; 1.342 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.033      ; 1.459      ;
; 1.342 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.020      ; 1.446      ;
; 1.342 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.020      ; 1.446      ;
; 1.342 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.020      ; 1.446      ;
; 1.342 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.020      ; 1.446      ;
; 1.342 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.020      ; 1.446      ;
; 1.342 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.029      ; 1.455      ;
; 1.342 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.020      ; 1.446      ;
; 1.342 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.031      ; 1.457      ;
; 1.342 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.031      ; 1.457      ;
; 1.342 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.028      ; 1.454      ;
; 1.342 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.020      ; 1.446      ;
; 1.342 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.029      ; 1.455      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+-----------------------------------+------------+--------+-----------+---------+---------------------+
; Clock                             ; Setup      ; Hold   ; Recovery  ; Removal ; Minimum Pulse Width ;
+-----------------------------------+------------+--------+-----------+---------+---------------------+
; Worst-case Slack                  ; -14.249    ; -0.053 ; -3.568    ; 0.570   ; -14.686             ;
;  ad9866:ad9866_inst|dut1_pc[0]    ; -6.522     ; 0.354  ; N/A       ; N/A     ; 0.038               ;
;  ad9866_clk                       ; -14.249    ; -0.053 ; -1.224    ; 0.570   ; -14.686             ;
;  clk_10mhz                        ; -4.656     ; 0.141  ; -2.591    ; 1.228   ; -3.000              ;
;  spi_ce[0]                        ; -4.246     ; 0.172  ; -3.568    ; 1.009   ; -14.686             ;
;  spi_sck                          ; -5.012     ; 0.022  ; -2.568    ; 0.883   ; -3.000              ;
;  spi_slave:spi_slave_rx_inst|done ; -3.443     ; 0.369  ; N/A       ; N/A     ; -4.000              ;
; Design-wide TNS                   ; -59780.967 ; -0.121 ; -1398.966 ; 0.0     ; -34762.453          ;
;  ad9866:ad9866_inst|dut1_pc[0]    ; -62.005    ; 0.000  ; N/A       ; N/A     ; 0.000               ;
;  ad9866_clk                       ; -57654.232 ; -0.121 ; -332.346  ; 0.000   ; -33001.456          ;
;  clk_10mhz                        ; -230.825   ; 0.000  ; -74.675   ; 0.000   ; -127.908            ;
;  spi_ce[0]                        ; -804.938   ; 0.000  ; -686.001  ; 0.000   ; -595.978            ;
;  spi_sck                          ; -404.895   ; 0.000  ; -305.944  ; 0.000   ; -235.857            ;
;  spi_slave:spi_slave_rx_inst|done ; -624.072   ; 0.000  ; N/A       ; N/A     ; -844.620            ;
+-----------------------------------+------------+--------+-----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_miso        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rb_info_1       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rb_info_2       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_FIFOEmpty    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------------------+
; Input Transition Times                                             ;
+-----------------+--------------+-----------------+-----------------+
; Pin             ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----------------+--------------+-----------------+-----------------+
; spi_ce[1]       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_clk      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_10mhz       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_ce[0]       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_sck         ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_sdo      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_mosi        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DCLK~   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-----------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.00415 V          ; 0.069 V                              ; 0.222 V                              ; 5.99e-09 s                  ; 5.65e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.00415 V         ; 0.069 V                             ; 0.222 V                             ; 5.99e-09 s                 ; 5.65e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; spi_miso        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; rb_info_1       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; rb_info_2       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; rx_FIFOEmpty    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.09 V              ; -0.0043 V           ; 0.127 V                              ; 0.253 V                              ; 5.96e-09 s                  ; 5.64e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.09 V             ; -0.0043 V          ; 0.127 V                             ; 0.253 V                             ; 5.96e-09 s                 ; 5.64e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.09 V              ; -0.0043 V           ; 0.127 V                              ; 0.253 V                              ; 5.96e-09 s                  ; 5.64e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.09 V             ; -0.0043 V          ; 0.127 V                             ; 0.253 V                             ; 5.96e-09 s                 ; 5.64e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.08 V              ; -0.00171 V          ; 0.022 V                              ; 0.159 V                              ; 7.29e-09 s                  ; 7.17e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.08 V             ; -0.00171 V         ; 0.022 V                             ; 0.159 V                             ; 7.29e-09 s                 ; 7.17e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; spi_miso        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; rb_info_1       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; rb_info_2       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; rx_FIFOEmpty    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.00172 V          ; 0.052 V                              ; 0.174 V                              ; 7.27e-09 s                  ; 7.12e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.00172 V         ; 0.052 V                             ; 0.174 V                             ; 7.27e-09 s                 ; 7.12e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.00172 V          ; 0.052 V                              ; 0.174 V                              ; 7.27e-09 s                  ; 7.12e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.00172 V         ; 0.052 V                             ; 0.174 V                             ; 7.27e-09 s                 ; 7.12e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.47 V              ; -0.00819 V          ; 0.32 V                               ; 0.312 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.47 V             ; -0.00819 V         ; 0.32 V                              ; 0.312 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; spi_miso        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; rb_info_1       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; rb_info_2       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; rx_FIFOEmpty    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0]    ; 13       ; 13       ; 0        ; 0        ;
; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0]    ; 96       ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0]    ; 6        ; 0        ; 0        ; 0        ;
; ad9866_clk                       ; ad9866_clk                       ; 524664   ; 0        ; 0        ; 0        ;
; spi_ce[0]                        ; ad9866_clk                       ; 0        ; 27       ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866_clk                       ; 0        ; 93115584 ; 0        ; 0        ;
; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz                        ; 43       ; 30       ; 0        ; 0        ;
; clk_10mhz                        ; clk_10mhz                        ; 1680     ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; clk_10mhz                        ; 114      ; 0        ; 0        ; 0        ;
; spi_ce[0]                        ; spi_ce[0]                        ; 0        ; 0        ; 0        ; 420      ;
; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]                        ; 0        ; 0        ; 432      ; 0        ;
; spi_ce[0]                        ; spi_sck                          ; 91       ; 91       ; 48       ; 192      ;
; spi_sck                          ; spi_sck                          ; 1302     ; 0        ; 994      ; 47       ;
; spi_slave:spi_slave_rx_inst|done ; spi_sck                          ; 0        ; 0        ; 278      ; 0        ;
; spi_sck                          ; spi_slave:spi_slave_rx_inst|done ; 8        ; 0        ; 192      ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0        ; 0        ; 384      ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0]    ; 13       ; 13       ; 0        ; 0        ;
; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0]    ; 96       ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0]    ; 6        ; 0        ; 0        ; 0        ;
; ad9866_clk                       ; ad9866_clk                       ; 524664   ; 0        ; 0        ; 0        ;
; spi_ce[0]                        ; ad9866_clk                       ; 0        ; 27       ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866_clk                       ; 0        ; 93115584 ; 0        ; 0        ;
; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz                        ; 43       ; 30       ; 0        ; 0        ;
; clk_10mhz                        ; clk_10mhz                        ; 1680     ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; clk_10mhz                        ; 114      ; 0        ; 0        ; 0        ;
; spi_ce[0]                        ; spi_ce[0]                        ; 0        ; 0        ; 0        ; 420      ;
; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]                        ; 0        ; 0        ; 432      ; 0        ;
; spi_ce[0]                        ; spi_sck                          ; 91       ; 91       ; 48       ; 192      ;
; spi_sck                          ; spi_sck                          ; 1302     ; 0        ; 994      ; 47       ;
; spi_slave:spi_slave_rx_inst|done ; spi_sck                          ; 0        ; 0        ; 278      ; 0        ;
; spi_sck                          ; spi_slave:spi_slave_rx_inst|done ; 8        ; 0        ; 192      ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0        ; 0        ; 384      ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Recovery Transfers                                                  ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_10mhz  ; ad9866_clk ; 309      ; 0        ; 0        ; 0        ;
; clk_10mhz  ; clk_10mhz  ; 29       ; 0        ; 0        ; 0        ;
; clk_10mhz  ; spi_ce[0]  ; 0        ; 0        ; 216      ; 0        ;
; clk_10mhz  ; spi_sck    ; 91       ; 0        ; 48       ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Removal Transfers                                                   ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_10mhz  ; ad9866_clk ; 309      ; 0        ; 0        ; 0        ;
; clk_10mhz  ; clk_10mhz  ; 29       ; 0        ; 0        ; 0        ;
; clk_10mhz  ; spi_ce[0]  ; 0        ; 0        ; 216      ; 0        ;
; clk_10mhz  ; spi_sck    ; 91       ; 0        ; 48       ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 42    ; 42   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 64    ; 64   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                     ;
+----------------------------------+----------------------------------+------+-------------+
; Target                           ; Clock                            ; Type ; Status      ;
+----------------------------------+----------------------------------+------+-------------+
; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0]    ; Base ; Constrained ;
; ad9866_clk                       ; ad9866_clk                       ; Base ; Constrained ;
; clk_10mhz                        ; clk_10mhz                        ; Base ; Constrained ;
; spi_ce[0]                        ; spi_ce[0]                        ; Base ; Constrained ;
; spi_sck                          ; spi_sck                          ; Base ; Constrained ;
; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; Base ; Constrained ;
+----------------------------------+----------------------------------+------+-------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; ad9866_adio[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_clk      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sdo      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_ce[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_mosi        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; ad9866_rst_n ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_rxclk ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sclk  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sdio  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sen_n ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_txclk ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rb_info_1    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rb_info_2    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_FIFOEmpty ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_miso     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; ad9866_adio[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_clk      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sdo      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_ce[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_mosi        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; ad9866_rst_n ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_rxclk ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sclk  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sdio  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sen_n ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_txclk ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rb_info_1    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rb_info_2    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_FIFOEmpty ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_miso     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.0.2 Build 602 07/19/2017 SJ Lite Edition
    Info: Processing started: Thu Apr 19 19:46:32 2018
Info: Command: quartus_sta WSPRBerry -c wsprberry
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 13 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'rtl/radioberry.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_10mhz clk_10mhz
    Info (332105): create_clock -period 1.000 -name spi_slave:spi_slave_rx_inst|done spi_slave:spi_slave_rx_inst|done
    Info (332105): create_clock -period 1.000 -name spi_sck spi_sck
    Info (332105): create_clock -period 1.000 -name ad9866_clk ad9866_clk
    Info (332105): create_clock -period 1.000 -name spi_ce[0] spi_ce[0]
    Info (332105): create_clock -period 1.000 -name ad9866:ad9866_inst|dut1_pc[0] ad9866:ad9866_inst|dut1_pc[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -14.249
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.249          -57654.232 ad9866_clk 
    Info (332119):    -6.522             -62.005 ad9866:ad9866_inst|dut1_pc[0] 
    Info (332119):    -5.012            -404.895 spi_sck 
    Info (332119):    -4.656            -230.825 clk_10mhz 
    Info (332119):    -4.246            -804.938 spi_ce[0] 
    Info (332119):    -3.443            -624.072 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case hold slack is 0.105
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.105               0.000 ad9866_clk 
    Info (332119):     0.211               0.000 spi_sck 
    Info (332119):     0.441               0.000 spi_ce[0] 
    Info (332119):     0.454               0.000 clk_10mhz 
    Info (332119):     0.935               0.000 ad9866:ad9866_inst|dut1_pc[0] 
    Info (332119):     1.041               0.000 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case recovery slack is -3.568
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.568            -686.001 spi_ce[0] 
    Info (332119):    -2.591             -74.675 clk_10mhz 
    Info (332119):    -2.568            -305.944 spi_sck 
    Info (332119):    -1.224            -332.346 ad9866_clk 
Info (332146): Worst-case removal slack is 1.156
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.156               0.000 ad9866_clk 
    Info (332119):     2.264               0.000 spi_sck 
    Info (332119):     2.808               0.000 clk_10mhz 
    Info (332119):     2.922               0.000 spi_ce[0] 
Info (332146): Worst-case minimum pulse width slack is -14.686
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.686          -33001.456 ad9866_clk 
    Info (332119):   -14.686            -595.978 spi_ce[0] 
    Info (332119):    -4.000            -827.418 spi_slave:spi_slave_rx_inst|done 
    Info (332119):    -3.000            -209.693 spi_sck 
    Info (332119):    -3.000            -127.908 clk_10mhz 
    Info (332119):     0.066               0.000 ad9866:ad9866_inst|dut1_pc[0] 
Info (332114): Report Metastability: Found 27 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -12.800
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.800          -52301.191 ad9866_clk 
    Info (332119):    -6.357             -59.710 ad9866:ad9866_inst|dut1_pc[0] 
    Info (332119):    -4.636            -374.697 spi_sck 
    Info (332119):    -4.396            -212.162 clk_10mhz 
    Info (332119):    -3.943            -745.760 spi_ce[0] 
    Info (332119):    -3.318            -607.064 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case hold slack is -0.053
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.053              -0.121 ad9866_clk 
    Info (332119):     0.218               0.000 spi_sck 
    Info (332119):     0.402               0.000 clk_10mhz 
    Info (332119):     0.410               0.000 spi_ce[0] 
    Info (332119):     1.051               0.000 ad9866:ad9866_inst|dut1_pc[0] 
    Info (332119):     1.150               0.000 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case recovery slack is -3.194
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.194            -614.360 spi_ce[0] 
    Info (332119):    -2.311            -259.041 spi_sck 
    Info (332119):    -2.284             -65.766 clk_10mhz 
    Info (332119):    -0.878            -229.444 ad9866_clk 
Info (332146): Worst-case removal slack is 0.839
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.839               0.000 ad9866_clk 
    Info (332119):     1.880               0.000 spi_sck 
    Info (332119):     2.486               0.000 clk_10mhz 
    Info (332119):     2.653               0.000 spi_ce[0] 
Info (332146): Worst-case minimum pulse width slack is -14.686
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.686          -32940.064 ad9866_clk 
    Info (332119):   -14.686            -595.978 spi_ce[0] 
    Info (332119):    -4.000            -844.620 spi_slave:spi_slave_rx_inst|done 
    Info (332119):    -3.000            -209.693 spi_sck 
    Info (332119):    -3.000            -127.908 clk_10mhz 
    Info (332119):     0.038               0.000 ad9866:ad9866_inst|dut1_pc[0] 
Info (332114): Report Metastability: Found 27 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.232
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.232          -16146.959 ad9866_clk 
    Info (332119):    -2.638             -23.029 ad9866:ad9866_inst|dut1_pc[0] 
    Info (332119):    -1.588            -125.197 spi_sck 
    Info (332119):    -1.525             -55.764 clk_10mhz 
    Info (332119):    -1.113            -193.602 spi_slave:spi_slave_rx_inst|done 
    Info (332119):    -1.104            -185.695 spi_ce[0] 
Info (332146): Worst-case hold slack is 0.022
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.022               0.000 spi_sck 
    Info (332119):     0.124               0.000 ad9866_clk 
    Info (332119):     0.141               0.000 clk_10mhz 
    Info (332119):     0.172               0.000 spi_ce[0] 
    Info (332119):     0.354               0.000 ad9866:ad9866_inst|dut1_pc[0] 
    Info (332119):     0.369               0.000 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case recovery slack is -0.843
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.843            -140.214 spi_ce[0] 
    Info (332119):    -0.673             -19.126 clk_10mhz 
    Info (332119):    -0.594             -62.233 spi_sck 
    Info (332119):    -0.171             -24.923 ad9866_clk 
Info (332146): Worst-case removal slack is 0.570
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.570               0.000 ad9866_clk 
    Info (332119):     0.883               0.000 spi_sck 
    Info (332119):     1.009               0.000 spi_ce[0] 
    Info (332119):     1.228               0.000 clk_10mhz 
Info (332146): Worst-case minimum pulse width slack is -9.457
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.457          -29433.328 ad9866_clk 
    Info (332119):    -9.457            -328.609 spi_ce[0] 
    Info (332119):    -3.000            -235.857 spi_sck 
    Info (332119):    -3.000            -114.992 clk_10mhz 
    Info (332119):    -1.000            -200.000 spi_slave:spi_slave_rx_inst|done 
    Info (332119):     0.347               0.000 ad9866:ad9866_inst|dut1_pc[0] 
Info (332114): Report Metastability: Found 27 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 912 megabytes
    Info: Processing ended: Thu Apr 19 19:46:56 2018
    Info: Elapsed time: 00:00:24
    Info: Total CPU time (on all processors): 00:00:26


