<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:28:51.2851</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2019.12.12</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-7020545</applicationNumber><claimCount>19</claimCount><examinerName> </examinerName><finalDisposal>거절결정 후 재심사중</finalDisposal><inventionTitle>전계 억제가 향상된 고전압 반도체 디바이스의 제조 방법</inventionTitle><inventionTitleEng>METHODS OF FABRICATING HIGH VOLTAGE SEMICONDUCTOR DEVICES HAVING IMPROVED ELECTRIC FIELD SUPPRESSION</inventionTitleEng><openDate>2021.07.26</openDate><openNumber>10-2021-0092828</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2022.12.06</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2021.06.30</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/56</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 89/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 디바이스의 제조 방법이 제공된다. 방법은 복수의 반도체 디바이스를 제공하는 단계를 포함한다. 방법은 복수의 반도체 디바이스 상에 유전체 건식 필름을 배치하는 단계를 더 포함하고, 유전체 건식 필름은 패터닝된 유전체 건식 필름 내의 개구들이 복수의 반도체 디바이스 각각의 전도성 패드들과 정렬되도록 패터닝된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2020.06.18</internationOpenDate><internationOpenNumber>WO2020123793</internationOpenNumber><internationalApplicationDate>2019.12.12</internationalApplicationDate><internationalApplicationNumber>PCT/US2019/065957</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 디바이스의 제조 방법으로서,복수의 반도체 디바이스를 제공하는 단계; 및상기 복수의 반도체 디바이스 상에 유전체 건식 필름을 배치하는 단계를 포함하며,상기 유전체 건식 필름은 패터닝되어, 상기 패터닝된 유전체 건식 필름의 개구들이 상기 복수의 반도체 디바이스 각각의 전도성 패드들과 정렬되는 것인, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 복수의 반도체 디바이스는 웨이퍼 상에 형성되고,상기 복수의 반도체 디바이스 상에 상기 유전체 건식 필름을 배치하는 단계는 상기 웨이퍼 위에 상기 유전체 건식 필름의 시트를 배열하는 단계를 포함하는 것인, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 복수의 반도체 디바이스 상에 상기 유전체 건식 필름을 배치하는 단계는 상기 유전체 건식 필름의 시트 상에 상기 복수의 반도체 디바이스를 배열하는 단계를 포함하는 것인, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 복수의 반도체 디바이스 상에 상기 유전체 건식 필름을 배치하는 단계 전에, 상기 유전체 건식 필름의 표면 또는 웨이퍼의 표면 중 적어도 하나 상에 접착제를 퇴적하는 단계를 더 포함하는, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,접착층을 패터닝하는 단계를 더 포함하는, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 복수의 반도체 디바이스 상에 상기 유전체 건식 필름을 배치하는 단계 전에, 상기 유전체 건식 필름을 패터닝하는 단계를 더 포함하는, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 복수의 반도체 디바이스 상에 상기 유전체 건식 필름을 배치하는 단계; 및웨이퍼 상에 상기 유전체 건식 필름을 배치하는 단계 후에, 상기 유전체 건식 필름을 패터닝하는 단계를 더 포함하는, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 유전체 건식 필름은 레이저 어블레이션(laser ablation)을 통해 패터닝되는 것인, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,금속화층이 상기 개구들을 통해 상기 전도성 패드들에 전기적으로 연결되도록, 상기 패터닝된 유전체 건식 필름의 위 및 상기 개구들 내에 상기 금속화층을 퇴적하는 단계를 포함하는, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 유전체 건식 필름은 상기 반도체 디바이스가 최대 전압 이하에서 작동될 때 상기 유전체 건식 필름 위의 전계 강도가 인접 재료의 유전 강도 미만으로 되도록 두께가 구성되는 것인, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 유전체 건식 필름은 약 50㎛ ~ 200㎛ 범위 내의 두께로 구성되는 것인, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>12. 반도체 디바이스의 제조 방법으로서,복수의 반도체 디바이스를 포함하는 웨이퍼를 제공하는 단계;상기 웨이퍼 상에 전계(E-field: electric field) 억제층을 배치하는 단계 - 상기 전계 억제층은 상기 복수의 반도체 디바이스 각각의 전도성 패드들과 정렬되는 개구들을 포함함 - ; 및작동 파라미터들의 전체 범위에 걸쳐 상기 웨이퍼 상의 상기 복수의 반도체 디바이스 각각을 기능적으로 테스트하는 단계를 포함하는, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,기능적으로 테스트하는 단계는 상기 반도체 디바이스들 각각이 최대 전압 이하에서 작동될 때 상기 웨이퍼 상의 상기 복수의 반도체 디바이스 각각을 기능적으로 테스트하는 단계를 포함하는 것인, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 최대 전압은 900V 내지 10KV 범위 내인 것인, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>15. 제12항에 있어서,기능적으로 테스트하는 단계는 상기 반도체 디바이스들 각각이 최대 온도 정격 이하에서 작동될 때 상기 웨이퍼 상의 상기 복수의 반도체 디바이스 각각을 기능적으로 테스트하는 단계를 포함하는 것인, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 최대 온도 정격은 175℃ ~ 200℃ 범위 내인 것인, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>17. 제12항에 있어서,상기 웨이퍼 상의 상기 복수의 반도체 디바이스 각각을 기능적으로 테스트하는 단계는 상기 웨이퍼의 양품으로서 알려진 다이(known good die)를 식별하는 단계를 포함하는 것인, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>18. 제12항에 있어서,상기 웨이퍼의 상기 복수의 반도체 디바이스를 단품화(singulate)하는 단계를 포함하는, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 단품화된 반도체 디바이스들을 패키징하는 단계를 포함하는, 반도체 소자의 제조 방법.</claim></claimInfo><claimInfo><claim>20. 반도체 디바이스의 제조 방법으로서,복수의 반도체 디바이스 위에 형성된 전계(E-field) 억제층을 포함하는 웨이퍼를 제공하는 단계 - 상기 전계 억제층은 상기 복수의 반도체 디바이스 각각의 전도성 패드들과 정렬되는 개구들을 포함함 - ;양품으로서 알려진 다이를 식별하기 위해 작동 파라미터들의 전체 범위에 걸쳐, 상기 전도성 패드들을 통해, 상기 웨이퍼 상의 상기 복수의 반도체 디바이스 각각을 기능적으로 테스트하는 단계;상기 복수의 반도체 디바이스 각각을 단품화하는 단계; 및상기 양품으로서 알려진 다이를 패키징하는 단계를 포함하는, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서,상기 전계 억제층은 유전체 건식 필름을 포함하는 것인, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>22. 제20항에 있어서,상기 웨이퍼를 제공하는 단계는, 기판 상에 상기 복수의 반도체 디바이스를 제조하는 단계; 상기 복수의 반도체 디바이스 상에 상기 전계 억제층을 배치하는 단계; 및 상기 개구들을 형성하기 위해 상기 전계 억제층을 패터닝하는 단계를 포함하는 것인, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서,나열된 순서대로 수행되는, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>24. 제20항에 있어서,기능적으로 테스트하는 단계는 상기 복수의 반도체 디바이스 각각이 정격으로 작동하도록 전체 범위의 전압들 및 온도들에 걸쳐 상기 복수의 반도체 디바이스 각각을 기능적으로 테스트하는 단계를 포함하는 것인, 반도체 디바이스의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 오하이오 ***** 에번데일 노이만 웨이 *</address><code>520020423734</code><country>미국</country><engName>GENERAL ELECTRIC COMPANY</engName><name>제네럴 일렉트릭 컴퍼니</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 뉴욕 니스카유나 원 리서치 ...</address><code> </code><country> </country><engName>ARTHUR, Stephen Daley</engName><name>아서 스티븐 데일리</name></inventorInfo><inventorInfo><address>미국 ***** 뉴욕 니스카유나 원 리서치 ...</address><code> </code><country> </country><engName>YU, Liangchun</engName><name>유 리앙춘</name></inventorInfo><inventorInfo><address>미국 ***** 뉴욕 니스카유나 원 리서치 ...</address><code> </code><country> </country><engName>STOFFEL, Nancy Cecelia</engName><name>스토펠 낸시 세셀리아</name></inventorInfo><inventorInfo><address>미국 ***** 뉴욕 니스카유나 원 리서치 ...</address><code> </code><country> </country><engName>ESLER, David Richard</engName><name>에슬러 데이비드 리처드</name></inventorInfo><inventorInfo><address>미국 ***** 뉴욕 니스카유나 원 리서치 ...</address><code> </code><country> </country><engName>KAPUSTA, Christopher James</engName><name>카푸스타 크리스토퍼 제임스</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2018.12.14</priorityApplicationDate><priorityApplicationNumber>16/221,033</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2021.06.30</receiptDate><receiptNumber>1-1-2021-0757795-29</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2021.07.19</receiptDate><receiptNumber>1-5-2021-0115069-14</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2022.12.06</receiptDate><receiptNumber>1-1-2022-1311683-45</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2022.12.06</receiptDate><receiptNumber>1-1-2022-1311682-00</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2024.10.24</receiptDate><receiptNumber>9-5-2024-0906815-67</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.12.24</receiptDate><receiptNumber>1-1-2024-1438645-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2024.12.24</receiptDate><receiptNumber>1-1-2024-1438646-24</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Decision to Refuse a Patent</documentEngName><documentName>거절결정서</documentName><receiptDate>2025.06.30</receiptDate><receiptNumber>9-5-2025-0619141-83</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.09.18</receiptDate><receiptNumber>1-1-2025-1073161-11</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Amendment to Description, etc(Reexamination)</documentEngName><documentName>[명세서등 보정]보정서(재심사)</documentName><receiptDate>2025.09.18</receiptDate><receiptNumber>1-1-2025-1073160-76</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.09.29</receiptDate><receiptNumber>4-1-2025-5275156-27</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020217020545.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9373b27e60fad37edc2bee8bd8693a7992d9f42aef962e895fa15fcfe15b620d35c19a4c4eefcefad815cd86bf41ae32031603b20912a0f215</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf0a6fea1a58e91aa862bc5465315d30abcde317ba0e7fb1d9cbab29b325a002f6dcf22ee339978e7aef997947b41da9b226a3ed23eb5d01bc</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>