---
title: "简单加法器的设计"
date: 2020-03-15T23:43:26+08:00
categories: ["一个IC工程师的自我修养"]
tags: ["IC Design","加法器"]
draft: false
---



前言 | 加法器是逻辑设计里比较基础的一个模块，
本文将会就加法器的原理，设计方法和电路仿真来进行讲述。

<!--more-->

## 1. 半加器

半加器只有两个输入，一个输出，不存在进位项，因此一个半加器的真值表如下：

{% asset_img 1.png %}

根据真值表，我们可以得出逻辑表达式：
$$
sum = a  \oplus b
$$

$$
cout = a  \bullet b
$$



## 2. 全加器

全加器的输入中包含来自上一个加法器的进位项，因此全加器的输入为a、b、c_in，输出为sum、c_out。

{% asset_img 2.png 真值表%}

根据真值表，（通过画卡诺图）我们得出它的逻辑表达式：
$$
sum = a'b'\bullet cin + a'b\bullet cin'+ ab'\bullet cin' + ab\bullet cin
$$

$$
cout = a'b\bullet cin+ab'\bullet cin +ab\bullet cin'+ ab\bullet cin
$$

通过化简，我们可以得到比较简单的表达方式：
$$
sum = a \oplus b \oplus cin
$$

$$
cout = (a \oplus b) \bullet cin +ab
$$

通过以上的表达方式，我们可以用半加器来搭建一个全加器（面试常考题）：

{% asset_img 3.png %}

## Code

```verilog
// Code your design here
module add_half (output c_out,sum, input a,b);
  xor M1 (sum, a, b);
  and M2 (c_out,a,b);
endmodule 

module add_full(output sum,c_out, input c_in,a,b);
  wire w1,w2,w3;
  
  add_half M1 (w1,w2,a,b);
  add_half M2 (sum,w3,c_in,w1);
  
  or M3(c_out,w3,w2);
  
endmodule
```