# üìúInforma√ß√µes

PONTIF√çCIA UNIVERSISADE CAT√ìLICA DE MINAS GERAIS

Instituto de Ci√™ncias Exatas e Inform√°tica ‚Äì ICEI

Autor : Vin√≠cius Miranda de Ara√∫jo

Mat√©ria : Arquitetura de Computadores I

Ano : 2024

## üìë Estrutura do Documento

- [Circuitos L√≥gicos](#circuitos-l√≥gicos)
  - [Projetos de Circuitos](#projeto-de-circuitos-l√≥gicos)
  - [Codificadores e Decodificadores](#codificadores-e-decodificadores)
    - [C√≥digo BCD](#c√≥digo-bcd)
    - [C√≥digo de Gray](#c√≥digo-de-gray)
  - [Multiplexadores](#multiplexador)
  - [Demultiplexadores](#demultiplexador)
  - [Aplica√ß√µes Aritm√©ticas](#aplica√ß√µes-aritm√©ticas)
- [Fim](#fim)

# Circuitos L√≥gicos

## Projeto de Circuitos L√≥gicos

A s√≠ntese de circuitos l√≥gicos pode ser executada em cinco n√≠veis:

| N | N√≠vel       | Atividades                                                                               |
|---|-------------|------------------------------------------------------------------------------------------|
| 1 | Sistema     | - especifica√ß√£o de requisitos - particionamento                                          |
| 2 | Algoritmo   | - especifica√ß√£o de comportamento - concorr√™ncia - complexidade - representa√ß√£o de dados  |
| 3 | Arquitetura | - representa√ß√£o de dados - sinais e controle - paralelismo e pipelining - data paths     |
| 4 | L√≥gico      | - circuitos - otimiza√ß√µes em portas e transistores - mapeamento em bibliotecas           |
| 5 | F√≠sico      | - otimiza√ß√£o l√≥gica - planejamento de layout - fabrica√ß√£o e encapsulamento               |

## Codificadores e Decodificadores

Sequ√™ncias de bits podem ser usadas para codificar valores num√©ricos. Dois c√≥digos bin√°rios t√™m aplica√ß√µes especiais: o
**BCD** (Binary-Coded Decimal) e o de **Gray**.

Decodificadores em geral s√£o circuitos l√≥gicos capazes de ativar uma sa√≠da de acordo com uma sele√ß√£o de sinais de entrada:

- Um decodificador de **n√≠vel alto** ativa uma sa√≠da quando uma das entradas estiver em n√≠vel 1 e as outras em n√≠vel 0.

- Um decodificador de **n√≠vel baixo** ativa uma sa√≠da quando uma das entradas estiver em n√≠vel 0 e as outras em n√≠vel 1

### C√≥digo BCD

O c√≥digo BCD √© basicamente uma forma de codificar valores num√©ricos na base 10 em seus equivalentes
bin√°rios.

      | Decimal | BCD  |
      |---------|------|
      |    0    | 0000 |
      |    1    | 0001 |
      |    2    | 0010 |
      |    3    | 0011 |
      |    4    | 0100 |
      |    5    | 0101 |
      |    6    | 0110 |
      |    7    | 0111 |
      |    8    | 1000 |
      |    9    | 1001 |

- Exemplo:

      Codificar o valor decimal 369 em c√≥digo BCD: 369 = (0011) (0110) (1001).

      Um circuito codificador ‚Äúdecimal-para-BCD‚Äù √© aquele capaz de mapear um conjunto de entradas (0-9) em um outro conjunto
      de  quatro  valores  bin√°rios  (s3s2s1s0),  se  apenas  uma  das  entradas  for acionada.

### C√≥digo de Gray

O c√≥digo de Gray serve para expressar sequ√™ncias bin√°rias nas quais dois valores sucessivos tenham apenas um bit de
diferen√ßa (dist√¢ncia de Hamming = 1). Esse c√≥digo tamb√©m √© conhecido com ‚Äúc√≥digo bin√°rio refletido‚Äú.

      | Decimal | Bin√°rio | Gray |
      |---------|---------|------|
      | 0       | 000     | 000  |
      | 1       | 001     | 001  |
      | 2       | 010     | 011  |
      | 3       | 011     | 010  |
      | 4       | 100     | 110  |
      | 5       | 101     | 111  |
      | 6       | 110     | 101  |
      | 7       | 111     | 100  |

## Multiplexador

Multiplexadores (ou seletores de dados) s√£o circuitos l√≥gicos capazes de atuar como chaves digitais: recebem v√°rias
entradas e selecionam uma delas, em certo instante, e realizam sua transfer√™ncia para a sa√≠da, mediante um c√≥digo de
sele√ß√£o. Podem ser usados para rotear dados, sequenciar opera√ß√µes, realizar convers√µes do tipo paralelo-s√©rie e gerar
tabelas ou formas de ondas.

Multiplexadores  podem  selecionar  mais  sinais  dependendo  do  n√∫mero  de  bits  (tamanho)  da
chave de sele√ß√£o

      if ( selector == 1 )
         output = input_b;
      else
         output = input_a;
      
               selector
                  _|_ 
      input_a ---|0  \
                 |    |--- output
      input_b ---|___/
      
               selector
                   |   ____
                   |  |    |\      ____
                   +--|  1 |-+----|    |
                   |  |____|      | &  |---+   ____ 
      input_a -----|--------------|____|   |__|    |
                   |               ____     __| >=1|--- output
                   +--------------|    |   |  |____|
                                  | &  |---+        
      input_b --------------------|____|

## Demultiplexador

Demultiplexadores  (ou  distribuidores  de  dados)  s√£o  circuitos  capazes  de  receber  um  sinal  de entrada e
distribu√≠-lo  em  uma dentre  v√°rias sa√≠das, segundo um  c√≥digo  de sele√ß√£o. Podem ser  usados para distribuir um mesmo
sinal de ativa√ß√£o ou sequenciamento (clock) para v√°rios circuitos.

      if ( selector == 1 )
         output_1 = input_a;
      else
         output_0 = input_a;

               selector
                  _|_
                 /  0|--- output_0
      nput_a ---|    | 
                 \___|--- output_1 

               selector
                   |   ____
                   |  |    |\      ____
                   +--|  1 |-+----|    |
                   |  |____|      | &  |--- output_0
      input_a --+--|--------------|____|            
                |  |               ____              
                |  +--------------|    |            
                |                 | &  |--- output_1      
                +-----------------|____|

## Aplica√ß√µes Aritm√©ticas

### Somadores

- Somador de 2 bits ( "meia-soma" ou "meio-somador" ou "half-adder" ) :

      - Equa√ß√µes caracter√≠sticas :

            Forma completa (ou can√¥nica) :

            s1 = v =     a.b     (v -> "vai-um" )
            s0 = r = a'.b + a.b' (r -> resultado)

            Forma compacta (soma de produtos) :

            s1 = v = SoP (3)
            s0 = r = SoP (1,2)

      - Verilog :

            - Defini√ß√£o por express√£o :

                  module halfAdder ( output carryOut, output sum, input a, input b ); 
                      assign s0 = a ^ b; // a xor b
                      assign s1 = a & b; // a and b 
                  endmodule // halfAdder

            - Defini√ß√£o por portas l√≥gicas ( gates ):

                  module halfAdder ( output carryOut, output sum, input a, input b ); 
                      xor XOR (     sum , a, b ); 
                      and AND ( carryOut, a, b ); 
                  endmodule // halfAdder

- Somador de 3 bits ( "somador completo em cascata" ou "ripple-carry adder" ) :

      - Defini√ß√£o por express√£o :

            module fullAdder ( output carryOut, output sum, input a, input b, input carry );
                assign carryOut = (a ^ b) & carry | (a & b);
                assign sum = (a ^ b) ^ carry;
            endmodule // fullAdder

      - Defini√ß√£o por portas l√≥gicas ( gates ) :

            module fullAdder ( output carryOut, output sum, input a, input b, input carry );
                wire w1, w2, w3;
                xor XOR_1 ( w1, a ,  b );
                xor XOR_2 ( sum, w1,  carry );
                and AND_1 ( w2, w1,  carry );
                and AND_2 ( w3, a ,  b );
                and OR__1 ( carryOut, w2, w3 );
            endmodule // fullAdder

            module fullAdder ( output carry, output sum, input a,  input b,  input carry ); 
                wire w1,w2,w3;
                halfAdder HA0 ( w1, w2, a, b );
                halfAdder HA1 ( w3, sum, w2, carry );
                or        OR1 ( carry, w1, w3 );
            endmodule // fullAdder

# Fim