// Code generated by instgen. DO NOT EDIT.

package arm64

type elmType uint16

//go:generate stringer -type elmType -trimprefix sa_
const (
	sa_None elmType = iota
	// {2}
	sa_2__Q
	// <amount>
	sa_amount_1__S__0_3
	// <amount>
	sa_amount_1__cmode_2_1__0_8_16_24
	// <amount>
	sa_amount_1__imm6
	// <amount>
	sa_amount_2__S__0_1
	// <amount>
	sa_amount_2__cmode_0__8_16
	// <amount>
	sa_amount_3__S__0_4
	// <amount>
	sa_amount_4__S__0_2
	// <amount>
	sa_amount__S
	// <amount>
	sa_amount__S__0_1
	// <amount>
	sa_amount__S__0_2
	// <amount>
	sa_amount__S__0_3
	// <amount>
	sa_amount__cmode_1__0_8
	// <amount>
	sa_amount__imm3
	// <amount>
	sa_amount__imm6
	// <amount>
	sa_amount__msz
	// <at_op>
	sa_at_op__op1_CRm_0__op2
	// <brb_op>
	sa_brb_op__op2
	// <bt>
	sa_bt__Q
	// <Bt>
	sa_bt__Rt
	// <Cm>
	sa_cm__CRm
	// <Cn>
	sa_cn__CRn
	// <cond>
	sa_cond_1__cond
	// <cond>
	sa_cond__cond
	// <Vd>.D[1]
	sa_const_ARNGIDX_1
	// <Vm>.2H[<index>]
	sa_const_ARNGIDX_2H
	// <Vm>.4B[<index>]
	sa_const_ARNGIDX_4B
	// <Zm>.B[<imm>]
	sa_const_ARNGIDX_B
	// <Zm>.D[<imm>]
	sa_const_ARNGIDX_D
	// <Zm>.H[<imm>]
	sa_const_ARNGIDX_H
	// <Zm>.S[<imm>]
	sa_const_ARNGIDX_S
	// <Vn>.16B
	sa_const_ARNG_16B
	// <Vd>.2D
	sa_const_ARNG_2D
	// <Vd>.4S
	sa_const_ARNG_4S
	// <Vn>.8H
	sa_const_ARNG_8H
	// <Zdn>.B
	sa_const_ARNG_B
	// <Zn>.D
	sa_const_ARNG_D
	// <Zd>.H
	sa_const_ARNG_H
	// <Zm>.Q
	sa_const_ARNG_Q
	// <Zn>.S
	sa_const_ARNG_S
	// #0
	sa_const_IMM_0
	// #0.0
	sa_const_IMM_0_0
	// { <Vt>.B, <Vt2>.B, <Vt3>.B }[<index>]
	sa_const_LISTIDX_B
	// { <Vt>.D, <Vt2>.D, <Vt3>.D }[<index>]
	sa_const_LISTIDX_D
	// { <Vt>.H, <Vt2>.H, <Vt3>.H }[<index>]
	sa_const_LISTIDX_H
	// { <Vt>.S, <Vt2>.S, <Vt3>.S, <Vt4>.S }[<index>]
	sa_const_LISTIDX_S
	// [<Xn|SP>, <Zm>.S, <mod> #1]
	sa_const_MEMEXT_1
	// [<Xn|SP>, <Xm>, LSL #2]
	sa_const_MEMEXT_2
	// [<Xn|SP>{, <Xm>, LSL #3}]
	sa_const_MEMEXT_3
	// [<Xn|SP>{, <Xm>, LSL #4}]
	sa_const_MEMEXT_4
	// [<Zn>.D{, <Xm>}]
	sa_const_MEMEXT_D_1
	// [<Xn|SP>, <Zm>.D, <mod> #1]
	sa_const_MEMEXT_D_2
	// [<Xn|SP>{, <Xm>, LSL #3}]
	sa_const_MEMEXT_LSL
	// [<Zn>.D, <Zm>.D, SXTW{ <amount>}]
	sa_const_MEMEXT_SXTW
	// [<Zn>.S{, <Xm>}]
	sa_const_MEMEXT_S_1
	// [<Xn|SP>, <Zm>.S, <mod> #1]
	sa_const_MEMEXT_S_2
	// [<Zn>.D, <Zm>.D, UXTW{ <amount>}]
	sa_const_MEMEXT_UXTW
	// [<Xn|SP>, <Xm>]
	sa_const_MEMEXT_no_amount
	// [<Xn|SP>{, <Xm>, LSL #3}]
	sa_const_MEMEXT_no_arng1
	// [<Xn|SP>{, <Xm>, LSL #3}]
	sa_const_MEMEXT_no_arng2
	// [<Xn|SP>, <Xm>]
	sa_const_MEMEXT_no_ext
	// [<Xn|SP>{,#0}]
	sa_const_MEMIMM_0
	// [<Zn>.D{, #<imm>}]
	sa_const_MEMIMM_D
	// [<Zn>.S{, #<imm>}]
	sa_const_MEMIMM_S
	// [<Xn|SP>], #1
	sa_const_MEMPOSTIMM_1
	// [<Xn|SP>], #12
	sa_const_MEMPOSTIMM_12
	// [<Xn|SP>], #16
	sa_const_MEMPOSTIMM_16
	// [<Xn|SP>], #2
	sa_const_MEMPOSTIMM_2
	// [<Xn|SP>], #24
	sa_const_MEMPOSTIMM_24
	// [<Xn|SP>], #3
	sa_const_MEMPOSTIMM_3
	// [<Xn|SP>], #32
	sa_const_MEMPOSTIMM_32
	// [<Xn|SP>], #4
	sa_const_MEMPOSTIMM_4
	// [<Xn|SP>], #6
	sa_const_MEMPOSTIMM_6
	// [<Xn|SP>], #8
	sa_const_MEMPOSTIMM_8
	// [<Xn|SP>, #-16]!
	sa_const_MEMPREIMM_n16
	// [<Xn|SP>, #-4]!
	sa_const_MEMPREIMM_n4
	// [<Xn|SP>, #-8]!
	sa_const_MEMPREIMM_n8
	// [<Xs>]!
	sa_const_MEMPREIMM_no_offset
	// <Pg>/M
	sa_const_PREGM_M
	// <Pg>/Z
	sa_const_PREGZ_Z
	// { <Vn>.16B }
	sa_const_REGLIST1_16B
	// { <Zt>.B }
	sa_const_REGLIST1_B
	// { <Zt>.D }
	sa_const_REGLIST1_D
	// { <Zt>.H }
	sa_const_REGLIST1_H
	// { <Zt>.Q }
	sa_const_REGLIST1_Q
	// { <Zt>.S }
	sa_const_REGLIST1_S
	// { <Vn>.16B, <Vn+1>.16B }
	sa_const_REGLIST2_16B
	// { <Zt1>.B, <Zt2>.B }
	sa_const_REGLIST2_B
	// { <Zd1>.D-<Zd2>.D }
	sa_const_REGLIST2_D
	// { <Zdn1>.H-<Zdn2>.H }
	sa_const_REGLIST2_H
	// { <Zt1>.Q, <Zt2>.Q }
	sa_const_REGLIST2_Q
	// { <Zn1>.S-<Zn2>.S }
	sa_const_REGLIST2_S
	// { <Vn>.16B, <Vn+1>.16B, <Vn+2>.16B }
	sa_const_REGLIST3_16B
	// { <Zt1>.B, <Zt2>.B, <Zt3>.B }
	sa_const_REGLIST3_B
	// { <Zt1>.D, <Zt2>.D, <Zt3>.D }
	sa_const_REGLIST3_D
	// { <Zt1>.H, <Zt2>.H, <Zt3>.H }
	sa_const_REGLIST3_H
	// { <Zt1>.Q, <Zt2>.Q, <Zt3>.Q }
	sa_const_REGLIST3_Q
	// { <Zt1>.S, <Zt2>.S, <Zt3>.S }
	sa_const_REGLIST3_S
	// { <Vn>.16B, <Vn+1>.16B, <Vn+2>.16B, <Vn+3>.16B }
	sa_const_REGLIST4_16B
	// { <Zt1>.B, <Zt2>.B, <Zt3>.B, <Zt4>.B }
	sa_const_REGLIST4_B
	// { <Zd1>.D-<Zd4>.D }
	sa_const_REGLIST4_D
	// { <Zdn1>.H-<Zdn4>.H }
	sa_const_REGLIST4_H
	// { <Zt1>.Q, <Zt2>.Q, <Zt3>.Q, <Zt4>.Q }
	sa_const_REGLIST4_Q
	// { <Zt1>.S, <Zt2>.S, <Zt3>.S, <Zt4>.S }
	sa_const_REGLIST4_S
	// X16
	sa_const_REG_X16
	// CSYNC
	sa_const_SPOP_CSYNC
	// DSYNC
	sa_const_SPOP_DSYNC
	// RCTX
	sa_const_SPOP_RCTX
	// { ZA0<HV>.B[<Ws>, <offs>] }
	sa_const_ZAHVTILEIDX_B
	// { <ZAt><HV>.D[<Ws>, <offs>] }
	sa_const_ZAHVTILEIDX_D
	// <ZAd><HV>.H[<Ws>, <offs>]
	sa_const_ZAHVTILEIDX_H
	// { <ZAt><HV>.Q[<Ws>, <offs>] }
	sa_const_ZAHVTILEIDX_Q
	// <ZAn><HV>.S[<Ws>, <offs>]
	sa_const_ZAHVTILEIDX_S
	// { ZA0<HV>.B[<Ws>, <offs>] }
	sa_const_ZAHVTILEIDX_ZA0
	// ZA0<HV>.B[<Ws>, <offsf>:<offsl>]
	sa_const_ZAHVTILESEL_B
	// <ZAn><HV>.D[<Ws>, <offsf>:<offsl>]
	sa_const_ZAHVTILESEL_D
	// <ZAn><HV>.H[<Ws>, <offsf>:<offsl>]
	sa_const_ZAHVTILESEL_H
	// <ZAn><HV>.S[<Ws>, <offsf>:<offsl>]
	sa_const_ZAHVTILESEL_S
	// ZA0<HV>.B[<Ws>, <offsf>:<offsl>]
	sa_const_ZAHVTILESEL_ZA0
	// ZA.D[<Wv>, <offs>{, VGx2}]
	sa_const_ZAVECTORIDXVG2_D
	// ZA.H[<Wv>, <offs>{, VGx2}]
	sa_const_ZAVECTORIDXVG2_H
	// ZA.S[<Wv>, <offs>{, VGx2}]
	sa_const_ZAVECTORIDXVG2_S
	// ZA.H[<Wv>, <offs>{, VGx2}]
	sa_const_ZAVECTORIDXVG2_VGx2
	// ZA.D[<Wv>, <offs>{, VGx4}]
	sa_const_ZAVECTORIDXVG4_D
	// ZA.H[<Wv>, <offs>{, VGx4}]
	sa_const_ZAVECTORIDXVG4_H
	// ZA.S[<Wv>, <offs>{, VGx4}]
	sa_const_ZAVECTORIDXVG4_S
	// ZA.D[<Wv>, <offs>{, VGx4}]
	sa_const_ZAVECTORIDXVG4_VGx4
	// ZA.D[<Wv>, <offsf>:<offsl>, VGx2]
	sa_const_ZAVECTORSELVG2_D
	// ZA.S[<Wv>, <offsf>:<offsl>{, VGx2}]
	sa_const_ZAVECTORSELVG2_S
	// ZA.S[<Wv>, <offsf>:<offsl>{, VGx2}]
	sa_const_ZAVECTORSELVG2_VGx2
	// ZA.D[<Wv>, <offsf>:<offsl>, VGx4]
	sa_const_ZAVECTORSELVG4_D
	// ZA.S[<Wv>, <offsf>:<offsl>{, VGx4}]
	sa_const_ZAVECTORSELVG4_S
	// ZA.D[<Wv>, <offsf>:<offsl>, VGx4]
	sa_const_ZAVECTORSELVG4_VGx4
	// ZA.D[<Wv>, <offsf>:<offsl>]
	sa_const_ZAVECTORSEL_D
	// ZA.S[<Wv>, <offsf>:<offsl>]
	sa_const_ZAVECTORSEL_S
	// ZT0
	sa_const_ZTREG_ZT0
	// { ZT0 }
	sa_const_ZTREG_ZT0_1
	// <const>
	sa_const__i1__0
	// <const>
	sa_const__imm13
	// <const>
	sa_const__imm4
	// <const>
	sa_const__imm8
	// <const>
	sa_const__rot__0_90_180_270
	// <const>
	sa_const__rot__90_270
	// <const>
	sa_const__tsize_imm5
	// <const>
	sa_const__tszh_tszl_imm3
	// <d>
	sa_d__Rd
	// <d>
	sa_d__Vd
	// <Da>
	sa_da__Ra
	// <dc_op>
	sa_dc_op__op1_CRm_op2
	// <Dd>
	sa_dd__Rd
	// <Dd>
	sa_dd__Vd
	// <Dm>
	sa_dm__Rm
	// <Dn>
	sa_dn_1__Rn
	// <dn>
	sa_dn__Rdn
	// <Dn>
	sa_dn__Rn
	// <dn>
	sa_dn__Vdn
	// <Dt1>
	sa_dt1__Rt
	// <Dt2>
	sa_dt2__Rt2
	// <Dt>
	sa_dt__Rt
	// <extend>
	sa_extend_1__option__LSL_SXTB_SXTH_SXTW_SXTX_UXTB_UXTH_UXTW_UXTX
	// <extend>
	sa_extend_1__option__LSL_SXTW_SXTX_UXTW
	// <extend>
	sa_extend__option__LSL_SXTB_SXTH_SXTW_SXTX_UXTB_UXTH_UXTW_UXTX
	// <extend>
	sa_extend__option__LSL_SXTW_SXTX_UXTW
	// <extend>
	sa_extend__option__SXTW_SXTX_UXTW
	// <fbits>
	sa_fbits_1__immh_immb___32_Uint_immh_immb____64_UInt_immh_immb____128_UInt_immh_immb
	// <fbits>
	sa_fbits_1__scale
	// <fbits>
	sa_fbits__immh_immb___32_Uint_immh_immb____64_UInt_immh_immb____128_UInt_immh_immb___SEE_asimdimm
	// <fbits>
	sa_fbits__scale
	// <Ha>
	sa_ha__Ra
	// <Hd>
	sa_hd__Rd
	// <Hm>
	sa_hm__Rm
	// <Hn>
	sa_hn_1__Rn
	// <Hn>
	sa_hn__Rn
	// <Ht>
	sa_ht__Rt
	// <HV>
	sa_hv__V__H_V
	// <ic_op>
	sa_ic_op__op1_CRm_op2
	// <imm1>
	sa_imm1__imm5
	// <imm2>
	sa_imm2__imm2
	// <imm2>
	sa_imm2__imm5b
	// <imm5>
	sa_imm5__Rt
	// <imm6>
	sa_imm6__imm6
	// <imm6>
	sa_imm6__option_2__option_0__S_Rt_2_0
	// <imm8>
	sa_imm8__a_b_c_d_e_f_g_h
	// <imm>
	sa_imm_1__N_imms_immr
	// <imm>
	sa_imm_1__Q__16_32
	// <imm>
	sa_imm_1__i1
	// <imm>
	sa_imm_1__i2
	// <imm>
	sa_imm_1__i3h_i3l
	// <imm>
	sa_imm_1__imm16_hw
	// <imm>
	sa_imm_1__imm4
	// <imm>
	sa_imm_1__imm7
	// <imm>
	sa_imm_1__simm7
	// <imm>
	sa_imm_2__Q__24_48
	// <imm>
	sa_imm_2__i2
	// <imm>
	sa_imm_2__imm16_hw
	// <imm>
	sa_imm_2__imm7
	// <imm>
	sa_imm_2__imms_immr
	// <imm>
	sa_imm_3__N_imms_immr
	// <imm>
	sa_imm_3__Q__32_64
	// <imm>
	sa_imm_3__imm7
	// <imm>
	sa_imm_4__imm7
	// <imm>
	sa_imm_5__imm7
	// <imm>
	sa_imm__CRm
	// <imm>
	sa_imm__CRm_op2
	// <imm>
	sa_imm__Q__16_32
	// <imm>
	sa_imm__Q__24_48
	// <imm>
	sa_imm__Q__32_64
	// <imm>
	sa_imm__Q__8_16
	// <imm>
	sa_imm__a_b_c_d_e_f_g_h
	// <imm>
	sa_imm__b5_b40
	// <imm>
	sa_imm__i1
	// <imm>
	sa_imm__i1_tsz
	// <imm>
	sa_imm__i1_tszh_tszl
	// <imm>
	sa_imm__i2
	// <imm>
	sa_imm__i2h_i2l
	// <imm>
	sa_imm__i3h_i3l
	// <imm>
	sa_imm__imm12
	// <imm>
	sa_imm__imm16
	// <imm>
	sa_imm__imm2
	// <imm>
	sa_imm__imm2_tsz
	// <imm>
	sa_imm__imm3
	// <imm>
	sa_imm__imm4
	// <imm>
	sa_imm__imm5
	// <imm>
	sa_imm__imm6
	// <imm>
	sa_imm__imm7
	// <imm>
	sa_imm__imm8
	// <imm>
	sa_imm__imm8h_imm8l
	// <imm>
	sa_imm__imm9h_imm9l
	// <imm>
	sa_imm__imms_immr
	// <imm>
	sa_imm__simm7
	// <imm>
	sa_imm__size__1_2_4_8
	// <imm>
	sa_imm__size__2_4_8_16
	// <imm>
	sa_imm__size__3_6_12_24
	// <imm>
	sa_imm__size__4_8_16_32
	// <immr>
	sa_immr_1__immr
	// <immr>
	sa_immr__immr
	// <imms>
	sa_imms_1__imms
	// <imms>
	sa_imms__imms
	// <index1>
	sa_index1__imm5
	// <index2>
	sa_index2__imm5_imm4
	// <index>
	sa_index_1__Q
	// <index>
	sa_index_1__i2
	// <index>
	sa_index_1__i3h_i3l
	// <index>
	sa_index_1__i4h_i4l
	// <index>
	sa_index_1__imm5
	// <index>
	sa_index_1__imm5_4
	// <index>
	sa_index_1__sz_L_H__H_H_L
	// <index>
	sa_index_2__Q_S_size_1
	// <index>
	sa_index_2__i2
	// <index>
	sa_index_2__imm5_4_3
	// <index>
	sa_index_3__Q_S
	// <index>
	sa_index__H_L
	// <index>
	sa_index__H_L_M
	// <index>
	sa_index__Q
	// <index>
	sa_index__Q_S_size
	// <index>
	sa_index__Q_imm4
	// <index>
	sa_index__i1
	// <index>
	sa_index__i2
	// <index>
	sa_index__i3
	// <index>
	sa_index__i3h_i3l
	// <index>
	sa_index__i4
	// <index>
	sa_index__i4h_i4l
	// <index>
	sa_index__imm5
	// <index>
	sa_index__size_H_L__H_H_L
	// <index>
	sa_index__size_L_H_M__H_L_H_L_M
	// <label>
	sa_label__imm14
	// <label>
	sa_label__imm19
	// <label>
	sa_label__imm26
	// <label>
	sa_label__immhi_immlo
	// <lsb>
	sa_lsb
	// <lsb>
	sa_lsb_1
	// <lsb>
	sa_lsb_1__imms
	// <lsb>
	sa_lsb_2
	// <lsb>
	sa_lsb_3
	// <lsb>
	sa_lsb__imms
	// <m>
	sa_m__Rm
	// <m>
	sa_m__Vm
	// <mask>
	sa_mask__imm8
	// <mask>
	sa_mask__mask
	// <mod>
	sa_mod__msz
	// <mod>
	sa_mod__xs__SXTW_UXTW
	// <n>
	sa_n__Rn
	// <n>
	sa_n__Vn
	// <n|SP>
	sa_n_sp__Rn
	// <nzcv>
	sa_nzcv__nzcv
	// <offs>
	sa_offs
	// <offs>
	sa_offs_1__o1
	// <offs>
	sa_offs_2__off3
	// <offs>
	sa_offs_3
	// <offs>
	sa_offs_4__off2
	// <offs>
	sa_offs__o1
	// <offs>
	sa_offs__off2
	// <offs>
	sa_offs__off3
	// <offs>
	sa_offs__off4
	// <offsf>
	sa_offsf_1
	// <offsf>
	sa_offsf_1__o1
	// <offsf>
	sa_offsf_1__off2
	// <offsf>
	sa_offsf_2__o1
	// <offsf>
	sa_offsf_2__off2
	// <offsf>
	sa_offsf_3__o1
	// <offsf>
	sa_offsf__o1
	// <offsf>
	sa_offsf__off2
	// <offsf>
	sa_offsf__off3
	// <offsl>
	sa_offsl_1
	// <offsl>
	sa_offsl_1__o1
	// <offsl>
	sa_offsl_1__off2
	// <offsl>
	sa_offsl_2__o1
	// <offsl>
	sa_offsl_2__off2
	// <offsl>
	sa_offsl_3__o1
	// <offsl>
	sa_offsl__o1
	// <offsl>
	sa_offsl__off2
	// <offsl>
	sa_offsl__off3
	// <op0>
	sa_op0__o0__2_3
	// op1_Cn_Cm_op2
	sa_op1_Cn_Cm_op2
	// <op1>
	sa_op1__op1
	// <op2>
	sa_op2__op2
	// <option>
	sa_option
	// <option>
	sa_option_1
	// <option>
	sa_option__CRm
	// <option>
	sa_option__CRm_2_1
	// <pattern>
	sa_pattern__pattern__uimm5_ALL_MUL3_MUL4_POW2_VL1_VL2_VL3_VL4_VL5_VL6_VL7_VL8_VL16_VL32_VL64_VL128_VL256
	// <Pd1>
	sa_pd1__Pd
	// <Pd2>
	sa_pd2__Pd
	// <Pd>
	sa_pd__Pd
	// <Pdm>
	sa_pdm__Pdm
	// <Pdn>
	sa_pdn__Pdn
	// <Pg>
	sa_pg__Pg
	// <pimm>
	sa_pimm_1__imm12
	// <pimm>
	sa_pimm_2__imm12
	// <pimm>
	sa_pimm_3__imm12
	// <pimm>
	sa_pimm_4__imm12
	// <pimm>
	sa_pimm__imm12
	// <Pm>
	sa_pm__Pm
	// <Pn>
	sa_pn__Pn
	// <PNd>
	sa_pnd__PNd
	// <PNg>
	sa_png__PNg
	// <PNn>
	sa_pnn__PNn
	// <prfop>
	sa_prfop__Rt_4_3
	// <prfop>
	sa_prfop__prfop
	// <pstatefield>
	sa_pstatefield__op1_op2_CRm
	// <Pt>
	sa_pt__Pt
	// <Pv>
	sa_pv__Pv
	// <Qd>
	sa_qd__Rd
	// <Qn>
	sa_qn__Rn
	// <Qt1>
	sa_qt1__Rt
	// <Qt2>
	sa_qt2__Rt2
	// <Qt>
	sa_qt__Rt
	// <R>
	sa_r__b5__W_X
	// <R>
	sa_r__imm5__W_X
	// <R>
	sa_r__option__W_X
	// <R>
	sa_r__sf__W_X
	// <R>
	sa_r__size__W_X
	// <R>
	sa_r__sz__W_X
	// <rotate>
	sa_rotate__rot__0_90_180_270
	// <rotate>
	sa_rotate__rot__90_270
	// <rprfop>
	sa_rprfop__Rt_0
	// <Sa>
	sa_sa__Ra
	// <Sd>
	sa_sd__Rd
	// <shift>
	sa_shift_1
	// <shift>
	sa_shift_1__hw
	// <shift>
	sa_shift_1__immh_immb
	// <shift>
	sa_shift_1__immh_immb___128_UInt_immh_immb
	// <shift>
	sa_shift_1__immh_immb___UInt_immh_immb__64
	// <shift>
	sa_shift_1__immh_immb___UInt_immh_immb__8___UInt_immh_immb__16___UInt_immh_immb__32___UInt_immh_immb__64
	// <shift>
	sa_shift_1__immr
	// <shift>
	sa_shift_1__imms
	// <shift>
	sa_shift_2__immr
	// <shift>
	sa_shift_3
	// <shift>
	sa_shift__hw
	// <shift>
	sa_shift__imm6
	// <shift>
	sa_shift__immh_immb
	// <shift>
	sa_shift__immh_immb___16_UInt_immh_immb____32_UInt_immh_immb____64_UInt_immh_immb____128_UInt_immh_immb___SEE_asimdimm
	// <shift>
	sa_shift__immh_immb___UInt_immh_immb__8___UInt_immh_immb__16___UInt_immh_immb__32___UInt_immh_immb__64__SEE_asimdimm
	// <shift>
	sa_shift__immr
	// <shift>
	sa_shift__imms
	// <shift>
	sa_shift__sh__LSL__0_LSL__12
	// <shift>
	sa_shift__sh__LSL__0_LSL__8
	// <shift>
	sa_shift__shift__ASR_LSL_LSR
	// <shift>
	sa_shift__shift__ASR_LSL_LSR_ROR
	// <shift>
	sa_shift__size__8_16_32
	// <simm>
	sa_simm__S_imm9
	// <simm>
	sa_simm__imm8
	// <simm>
	sa_simm__imm9
	// <Sm>
	sa_sm__Rm
	// <Sn>
	sa_sn_1__Rn
	// <Sn>
	sa_sn__Rn
	// <St1>
	sa_st1__Rt
	// <St2>
	sa_st2__Rt2
	// <St>
	sa_st__Rt
	// <systemreg>
	sa_systemreg__o0_op1_CRn_CRm_op2
	// <T>
	sa_t_1__Q__2S_4S
	// <T>
	sa_t_1__Q__4H_8H
	// <T>
	sa_t_1__Q_sz__2D_2S_4S
	// <T>
	sa_t_1__Q_sz__4S
	// <T>
	sa_t_1__imm5__B_D_H_S
	// <T>
	sa_t_1__size_0__B_H
	// <T>
	sa_t_1__size_0__D_S
	// <T>
	sa_t_1__size__D_H_S
	// <T>
	sa_t_1__sz__2D_2S
	// <T>
	sa_t_2__Q__8B_16B
	// <T>
	sa_t__Q
	// <T>
	sa_t__Q__2S_4S
	// <T>
	sa_t__Q__4H_8H
	// <T>
	sa_t__Q__8B_16B
	// <t>
	sa_t__Rt
	// <T>
	sa_t__imm13_12__imm13_5_0__B_D_H_S
	// <T>
	sa_t__imm5_Q__2D_2S_4H_4S_8B_8H_16B
	// <T>
	sa_t__immh_Q__2D_2S_4H_4S_8B_8H_16B_SEE_asimdimm
	// <T>
	sa_t__immh_Q__2D_2S_4H_4S_8H_SEE_asimdimm
	// <T>
	sa_t__size_0__B_H
	// <T>
	sa_t__size_0__D_S
	// <T>
	sa_t__size_1__D_H
	// <T>
	sa_t__size_Q__1D_2D_2S_4H_4S_8B_8H_16B
	// <T>
	sa_t__size_Q__2D_2S_4H_4S_8B_8H_16B
	// <T>
	sa_t__size_Q__2D_2S_4H_4S_8H
	// <T>
	sa_t__size_Q__2S_4H_4S_8B_8H_16B
	// <T>
	sa_t__size_Q__2S_4H_4S_8H
	// <T>
	sa_t__size_Q__4H_4S_8B_8H_16B
	// <T>
	sa_t__size_Q__4H_4S_8H
	// <T>
	sa_t__size_Q__4H_8B_8H_16B
	// <T>
	sa_t__size_Q__8B_16B
	// <T>
	sa_t__size__2D
	// <T>
	sa_t__size__2D_4S_8H
	// <T>
	sa_t__size__2D_4S_8H_16B
	// <T>
	sa_t__size__B_D_H_S
	// <T>
	sa_t__size__B_H_S
	// <T>
	sa_t__size__D_H_S
	// <T>
	sa_t__size__H_S
	// <T>
	sa_t__sz_Q__2D_2S_4S
	// <T>
	sa_t__sz_Q__2S_4S
	// <T>
	sa_t__sz__2H
	// <T>
	sa_t__sz__B_H
	// <T>
	sa_t__sz__D_S
	// <T>
	sa_t__tsize__B_H
	// <T>
	sa_t__tsz__B_D_H_Q_S
	// <T>
	sa_t__tsz__B_D_H_S
	// <T>
	sa_t__tszh_tszl__B_D_H_S
	// <T>
	sa_t__tszh_tszl__B_H_S
	// <T>
	sa_t__tszh_tszl__D_H_S
	// <Ta>
	sa_ta__Q__2S_4S
	// <Ta>
	sa_ta__Q__4H_8H
	// <Ta>
	sa_ta__Q__8B_16B
	// <Ta>
	sa_ta__immh__2D_4S_8H_SEE_asimdimm
	// <Ta>
	sa_ta__size_Q__1D_2D_2S_4H_4S_8H
	// <Ta>
	sa_ta__size__1Q_8H
	// <Ta>
	sa_ta__size__2D_4S
	// <Ta>
	sa_ta__size__2D_4S_8H
	// <Ta>
	sa_ta__sz__2D
	// <Ta>
	sa_ta__sz__2D_4S
	// <targets>
	sa_targets__op2_2_1___omitted__c_j_jc
	// <Tb>
	sa_tb__Q__2H_4H
	// <Tb>
	sa_tb__Q__4H_8H
	// <Tb>
	sa_tb__Q__8B_16B
	// <Tb>
	sa_tb__immh_Q__2S_4H_4S_8B_8H_16B_SEE_asimdimm
	// <Tb>
	sa_tb__size_0__B_H
	// <Tb>
	sa_tb__size_1__B_S
	// <Tb>
	sa_tb__size_Q__1D_2D_8B_16B
	// <Tb>
	sa_tb__size_Q__2S_4H_4S_8B_8H_16B
	// <Tb>
	sa_tb__size_Q__2S_4H_4S_8H
	// <Tb>
	sa_tb__size__B_D_H_S
	// <Tb>
	sa_tb__size__B_H_S
	// <Tb>
	sa_tb__size__D_H_S
	// <Tb>
	sa_tb__sz_Q__2S_4H_4S_8H
	// <Tb>
	sa_tb__sz_Q__2S_4S
	// <Tb>
	sa_tb__sz__B_H
	// <Tb>
	sa_tb__sz__D_S
	// <Tb>
	sa_tb__tsize__D_S
	// <Tb>
	sa_tb__tszh_tszl__B_H_S
	// <Tb>
	sa_tb__tszh_tszl__D_H_S
	// <tlbi_op>
	sa_tlbi_op__op1_CRn_CRm_op2
	// <tlbip_op>
	sa_tlbip_op__op1_CRn_CRm_op2
	// <Ts>
	sa_ts_1__imm5__B_H_S
	// <Ts>
	sa_ts_1__imm5__D
	// <Ts>
	sa_ts__imm5__B_D_H_S
	// <Ts>
	sa_ts__imm5__B_H
	// <Ts>
	sa_ts__imm5__B_H_S
	// <Ts>
	sa_ts__size__H_S
	// <Ts>
	sa_ts__sz__D_S
	// <uimm4>
	sa_uimm4__uimm4
	// <uimm6>
	sa_uimm6__uimm6
	// <uimm>
	sa_uimm__imm8
	// <V>
	sa_v
	// <V>
	sa_v_1__sz__D_S
	// <V>
	sa_v_1__sz__S
	// <V>
	sa_v__imm5__B_D_H_S
	// <V>
	sa_v__immh__B_D_H_S
	// <V>
	sa_v__immh__D
	// <V>
	sa_v__immh__D_H_S
	// <V>
	sa_v__size__B_D_H_S
	// <V>
	sa_v__size__B_H_S
	// <V>
	sa_v__size__D
	// <V>
	sa_v__size__D_H_S
	// <V>
	sa_v__size__H_S
	// <V>
	sa_v__sz__D_S
	// <V>
	sa_v__sz__H
	// <Va>
	sa_va__Ra
	// <Va>
	sa_va__immh__D_H_S
	// <Va>
	sa_va__size__D_H_S
	// <Va>
	sa_va__size__D_S
	// <Va>
	sa_va__sz__D
	// <Vb>
	sa_vb__immh__B_H_S
	// <Vb>
	sa_vb__size__B_H_S
	// <Vb>
	sa_vb__size__H_S
	// <Vb>
	sa_vb__sz__S
	// <Vd>
	sa_vd__Rd
	// <Vd>
	sa_vd__Vd
	// <vl>
	sa_vl__vl__VLx2_VLx4
	// <Vm>
	sa_vm_1__M_Rm
	// <Vm>
	sa_vm__M_Rm
	// <Vm>
	sa_vm__Rm
	// <Vm>
	sa_vm__size_M_Rm
	// <Vn>
	sa_vn_1__Rn
	// <Vn>
	sa_vn__Rn
	// <Vn+1>
	sa_vn_plus_1__Rn
	// <Vn+2>
	sa_vn_plus_2__Rn
	// <Vn+3>
	sa_vn_plus_3__Rn
	// <Vt2>
	sa_vt2__Rt
	// <Vt3>
	sa_vt3__Rt
	// <Vt4>
	sa_vt4__Rt
	// <Vt>
	sa_vt__Rt
	// <W(s+1)>
	sa_w_s_plus_1
	// <W(t+1)>
	sa_w_t_plus_1
	// <Wa>
	sa_wa__Ra
	// <Wd>
	sa_wd__Rd
	// <Wd|WSP>
	sa_wd_wsp__Rd
	// <Wdn>
	sa_wdn__Rdn
	// <width>
	sa_width
	// <width>
	sa_width_1
	// <Wm>
	sa_wm_1__Rm
	// <Wm>
	sa_wm__Rm
	// <Wn>
	sa_wn_1__Rn__and__Rm
	// <Wn>
	sa_wn__Rn
	// <Wn|WSP>
	sa_wn_wsp__Rn
	// <Ws>
	sa_ws__Rn__and__Rm
	// <Ws>
	sa_ws__Rs
	// <Wt1>
	sa_wt1__Rt
	// <Wt2>
	sa_wt2__Rt2
	// <Wt>
	sa_wt__Rt
	// <Wv>
	sa_wv__Rv
	// <X(s+1)>
	sa_x_s_plus_1
	// <X(t+1)>
	sa_x_t_plus_1
	// <Xa>
	sa_xa__Ra
	// <Xd>
	sa_xd_1__Rd
	// <Xd>
	sa_xd__Rd
	// <Xd>
	sa_xd__Xd
	// <Xd|SP>
	sa_xd_sp__Rd
	// <Xd|SP>
	sa_xd_sp__Xd
	// <Xdn>
	sa_xdn__Rdn
	// <Xm>
	sa_xm_1__Rm
	// <Xm>
	sa_xm__Rm
	// <Xm>
	sa_xm__Xm
	// <Xm|SP>
	sa_xm_sp__Rm
	// <Xm|SP>
	sa_xm_sp__Xm
	// <Xn>
	sa_xn_1__Rn
	// <Xn>
	sa_xn_1__Rn__and__Rm
	// <Xn>
	sa_xn_2__Rn
	// <Xn>
	sa_xn__Rn
	// <Xn|SP>
	sa_xn_sp__Rn
	// <Xn|SP>
	sa_xn_sp__Xn
	// <Xs>
	sa_xs_1__Rs
	// <Xs>
	sa_xs__Rn__and__Rm
	// <Xs>
	sa_xs__Rs
	// <Xt1>
	sa_xt1__Rt
	// <Xt1>
	sa_xt1__Xt
	// <Xt2>
	sa_xt2__Rt
	// <Xt2>
	sa_xt2__Rt2
	// <Xt2>
	sa_xt2__Xt2
	// <Xt>
	sa_xt_1__Rt
	// <Xt>
	sa_xt__Rd
	// <Xt>
	sa_xt__Rt
	// <Xt>
	sa_xt__Xt
	// <Xt+1>
	sa_xt_plus_1__Rt
	// <Xt|SP>
	sa_xt_sp__Xt
	// <Za>
	sa_za__Za
	// <ZAd>
	sa_zad_1__ZAd
	// <ZAd>
	sa_zad_2__ZAd
	// <ZAd>
	sa_zad_3__ZAd
	// <ZAd>
	sa_zad__ZAd
	// <ZAda>
	sa_zada_1__ZAda
	// <ZAda>
	sa_zada_2__ZAda
	// <ZAda>
	sa_zada__ZAda
	// <ZAn>
	sa_zan_1__ZAn
	// <ZAn>
	sa_zan_2__ZAn
	// <ZAn>
	sa_zan_3__ZAn
	// <ZAn>
	sa_zan__ZAn
	// <ZAt>
	sa_zat__ZAt
	// <Zd1>
	sa_zd1_1__D__00__Zd
	// <Zd1>
	sa_zd1_1__D__0__Zd
	// <Zd1>
	sa_zd1_1__Zd
	// <Zd1>
	sa_zd1__Zd
	// <Zd2>
	sa_zd2_1__D__1__Zd
	// <Zd2>
	sa_zd2__D__01__Zd
	// <Zd2>
	sa_zd2__Zd
	// <Zd3>
	sa_zd3__D__10__Zd
	// <Zd4>
	sa_zd4_1__D__11__Zd
	// <Zd4>
	sa_zd4__Zd
	// <Zd>
	sa_zd__Zd
	// <Zda>
	sa_zda__Zda
	// <Zdn1>
	sa_zdn1_1__Zdn
	// <Zdn1>
	sa_zdn1__Zdn
	// <Zdn2>
	sa_zdn2__Zdn
	// <Zdn4>
	sa_zdn4__Zdn
	// <Zdn>
	sa_zdn__Zdn
	// <Zk>
	sa_zk__Zk
	// <Zm1>
	sa_zm1_1__Zm
	// <Zm1>
	sa_zm1__Zm
	// <Zm2>
	sa_zm2__Zm
	// <Zm4>
	sa_zm4__Zm
	// <Zm>
	sa_zm_1__Zm
	// <ZM>
	sa_zm__M__M_Z
	// <Zm>
	sa_zm__Zm
	// <Zn1>
	sa_zn1_1__Zn
	// <Zn1>
	sa_zn1__Zn
	// <Zn2>
	sa_zn2__Zn
	// <Zn4>
	sa_zn4__Zn
	// <Zn>
	sa_zn__Zn
	// <Zt1>
	sa_zt1_1__T__00__Zt
	// <Zt1>
	sa_zt1_1__Zt
	// <Zt1>
	sa_zt1__T__0__Zt
	// <Zt1>
	sa_zt1__Zt
	// <Zt2>
	sa_zt2_1__T__01__Zt
	// <Zt2>
	sa_zt2__T__1__Zt
	// <Zt2>
	sa_zt2__Zt
	// <Zt3>
	sa_zt3__T__10__Zt
	// <Zt3>
	sa_zt3__Zt
	// <Zt4>
	sa_zt4__T__11__Zt
	// <Zt4>
	sa_zt4__Zt
	// <Zt>
	sa_zt__Zt
)
