
object.riscv:	file format elf32-littleriscv

Disassembly of section .text:

80000000 <_start>:
80000000: 97 41 00 00  	auipc	gp, 4
80000004: 93 81 81 80  	addi	gp, gp, -2040
80000008: 93 0e 00 02  	li	t4, 32
8000000c: d7 fe 0e 0d  	vsetvli	t4, t4, e32, m1, ta, ma
80000010: b7 2e 00 00  	lui	t4, 2
80000014: f3 ae 0e 30  	csrrs	t4, mstatus, t4
80000018: 93 0e 00 00  	li	t4, 0
8000001c: 73 23 50 80  	csrr	t1, 2053
80000020: f3 23 60 80  	csrr	t2, 2054
80000024: 13 0e 00 40  	li	t3, 1024
80000028: 33 03 c3 03  	mul	t1, t1, t3
8000002c: 33 01 73 00  	add	sp, t1, t2
80000030: 13 02 00 00  	li	tp, 0
80000034: 73 2f 10 80  	csrr	t5, 2049
80000038: 13 0e 00 40  	li	t3, 1024
8000003c: 33 0f cf 03  	mul	t5, t5, t3
80000040: 33 84 e3 01  	add	s0, t2, t5

80000044 <.Lpcrel_hi1>:
80000044: 17 35 00 00  	auipc	a0, 3
80000048: 13 05 85 fc  	addi	a0, a0, -56

8000004c <.Lpcrel_hi2>:
8000004c: 17 36 00 00  	auipc	a2, 3
80000050: 13 06 06 fc  	addi	a2, a2, -64
80000054: 63 08 c5 00  	beq	a0, a2, 0x80000064 <.Ltmp0>

80000058 <.Ltmp1>:
80000058: 23 20 05 00  	sw	zero, 0(a0)
8000005c: 13 05 45 00  	addi	a0, a0, 4
80000060: e3 6c c5 fe  	bltu	a0, a2, 0x80000058 <.Ltmp1>

80000064 <.Ltmp0>:
80000064: f3 22 30 80  	csrr	t0, 2051
80000068: 03 a3 02 00  	lw	t1, 0(t0)
8000006c: 03 a5 42 00  	lw	a0, 4(t0)
80000070: 83 a3 02 03  	lw	t2, 48(t0)
80000074: 03 ae 42 03  	lw	t3, 52(t0)

80000078 <.Lpcrel_hi3>:
80000078: 97 3e 00 00  	auipc	t4, 3
8000007c: 93 8e 8e f8  	addi	t4, t4, -120

80000080 <.Lpcrel_hi4>:
80000080: 17 3f 00 00  	auipc	t5, 3
80000084: 13 0f 4f f8  	addi	t5, t5, -124
80000088: 23 a0 7e 00  	sw	t2, 0(t4)
8000008c: 23 20 cf 01  	sw	t3, 0(t5)

80000090 <.Lpcrel_hi5>:
80000090: 97 0f 00 00  	auipc	t6, 0
80000094: 93 8f 8f 01  	addi	t6, t6, 24
80000098: 73 90 5f 30  	csrw	mtvec, t6
8000009c: e7 00 03 00  	jalr	t1
800000a0: 0b 40 00 00  	endprg	x0, x0, x0
800000a4: 6f 00 40 00  	j	0x800000a8 <spike_end>

800000a8 <spike_end>:
800000a8: 13 03 10 00  	li	t1, 1

800000ac <.Lpcrel_hi6>:
800000ac: 97 12 00 00  	auipc	t0, 1
800000b0: 93 82 42 f5  	addi	t0, t0, -172
800000b4: 23 a0 62 00  	sw	t1, 0(t0)

800000b8 <RNN>:
800000b8: 13 01 81 01  	addi	sp, sp, 24
800000bc: 23 24 11 fe  	sw	ra, -24(sp)
800000c0: 83 22 05 01  	lw	t0, 16(a0)
800000c4: 23 2c 51 fe  	sw	t0, -8(sp)
800000c8: 83 22 c5 00  	lw	t0, 12(a0)
800000cc: 23 2a 51 fe  	sw	t0, -12(sp)
800000d0: 83 22 45 00  	lw	t0, 4(a0)
800000d4: 23 2e 51 fe  	sw	t0, -4(sp)
800000d8: 83 22 05 00  	lw	t0, 0(a0)
800000dc: 23 28 51 fe  	sw	t0, -16(sp)
800000e0: 83 22 85 00  	lw	t0, 8(a0)
800000e4: 23 26 51 fe  	sw	t0, -20(sp)
800000e8: 57 40 00 5e  	vmv.v.x	v0, zero
800000ec: ef 00 c0 20  	jal	0x800002f8 <_Z13get_global_idj>
800000f0: 03 25 01 ff  	lw	a0, -16(sp)
800000f4: 83 24 c1 fe  	lw	s1, -20(sp)
800000f8: d7 41 00 5e  	vmv.v.x	v3, zero
800000fc: d7 b0 0f a6  	vsra.vi	v1, v0, 31
80000100: d7 b0 1e a2  	vsrl.vi	v1, v1, 29
80000104: d7 80 00 02  	vadd.vv	v1, v0, v1
80000108: d7 30 1c 26  	vand.vi	v1, v1, -8
8000010c: d7 82 00 0a  	vsub.vv	v5, v0, v1
80000110: d7 30 51 96  	vsll.vi	v1, v5, 2
80000114: 57 c3 14 02  	vadd.vx	v6, v1, s1
80000118: 57 b1 02 96  	vsll.vi	v2, v0, 5
8000011c: b7 32 00 80  	lui	t0, 524291
80000120: 03 a3 82 00  	lw	t1, 8(t0)
80000124: d7 43 25 02  	vadd.vx	v7, v2, a0
80000128: 93 02 00 02  	li	t0, 32
8000012c: 57 42 03 5e  	vmv.v.x	v4, t1

80000130 <.LBB0_1>:
80000130: 57 44 40 02  	vadd.vx	v8, v4, zero
80000134: 57 82 71 02  	vadd.vv	v4, v7, v3
80000138: 7b 22 02 00  	vlw12.v	v4, 0(v4)
8000013c: fb 24 03 00  	vlw12.v	v9, 0(v6)
80000140: 57 92 84 a2  	vfmadd.vv	v4, v9, v8
80000144: d7 31 32 02  	vadd.vi	v3, v3, 4
80000148: 57 c4 02 5e  	vmv.v.x	v8, t0
8000014c: 0b 03 03 02  	vadd12.vi	v6, v6, 32

80000150 <.Lpcrel_hi0>:
80000150: 17 03 00 00  	auipc	t1, 0
80000154: 5b 30 c3 00  	setrpc	zero, t1, 12
80000158: db 1c 34 fc  	vbne	v3, v8, 0x80000130 <.LBB0_1>

8000015c <.LBB0_2>:
8000015c: 5b 20 00 00  	join	zero, zero, 0
80000160: 57 b0 01 96  	vsll.vi	v0, v0, 3
80000164: 57 80 02 02  	vadd.vv	v0, v0, v5
80000168: 57 30 01 96  	vsll.vi	v0, v0, 2
8000016c: 83 22 41 ff  	lw	t0, -12(sp)
80000170: d7 c1 02 02  	vadd.vx	v3, v0, t0
80000174: 7b a3 01 00  	vlw12.v	v6, 0(v3)
80000178: d7 42 00 5e  	vmv.v.x	v5, zero
8000017c: 57 12 43 02  	vfadd.vv	v4, v4, v6
80000180: 7b e0 41 00  	vsw12.v	v4, 0(v3)
80000184: 57 c3 14 02  	vadd.vx	v6, v1, s1
80000188: 83 23 c1 ff  	lw	t2, -4(sp)
8000018c: b7 32 00 80  	lui	t0, 524291
80000190: 03 a3 82 00  	lw	t1, 8(t0)
80000194: d7 c3 23 02  	vadd.vx	v7, v2, t2
80000198: 93 02 00 02  	li	t0, 32
8000019c: 57 42 03 5e  	vmv.v.x	v4, t1

800001a0 <.LBB0_3>:
800001a0: 57 44 40 02  	vadd.vx	v8, v4, zero
800001a4: 57 82 72 02  	vadd.vv	v4, v7, v5
800001a8: 7b 22 02 00  	vlw12.v	v4, 0(v4)
800001ac: fb 24 03 00  	vlw12.v	v9, 0(v6)
800001b0: 57 92 84 a2  	vfmadd.vv	v4, v9, v8
800001b4: d7 32 52 02  	vadd.vi	v5, v5, 4
800001b8: 57 c4 02 5e  	vmv.v.x	v8, t0
800001bc: 0b 03 03 02  	vadd12.vi	v6, v6, 32

800001c0 <.Lpcrel_hi1>:
800001c0: 17 03 00 00  	auipc	t1, 0
800001c4: 5b 30 c3 00  	setrpc	zero, t1, 12
800001c8: db 1c 54 fc  	vbne	v5, v8, 0x800001a0 <.LBB0_3>

800001cc <.LBB0_4>:
800001cc: 5b 20 00 00  	join	zero, zero, 0
800001d0: 83 22 81 ff  	lw	t0, -8(sp)
800001d4: 57 c0 02 02  	vadd.vx	v0, v0, t0
800001d8: 7b 23 00 00  	vlw12.v	v6, 0(v0)
800001dc: d7 42 00 5e  	vmv.v.x	v5, zero
800001e0: 57 12 43 02  	vfadd.vv	v4, v4, v6
800001e4: 7b 60 40 00  	vsw12.v	v4, 0(v0)
800001e8: 57 c2 14 02  	vadd.vx	v4, v1, s1
800001ec: 0b 03 02 08  	vadd12.vi	v6, v4, 128
800001f0: 57 42 25 02  	vadd.vx	v4, v2, a0
800001f4: b7 32 00 80  	lui	t0, 524291
800001f8: 03 a3 82 00  	lw	t1, 8(t0)
800001fc: 8b 03 02 08  	vadd12.vi	v7, v4, 128
80000200: 93 02 00 02  	li	t0, 32
80000204: 57 42 03 5e  	vmv.v.x	v4, t1

80000208 <.LBB0_5>:
80000208: 57 44 40 02  	vadd.vx	v8, v4, zero
8000020c: 57 82 72 02  	vadd.vv	v4, v7, v5
80000210: 7b 22 02 00  	vlw12.v	v4, 0(v4)
80000214: fb 24 03 00  	vlw12.v	v9, 0(v6)
80000218: 57 92 84 a2  	vfmadd.vv	v4, v9, v8
8000021c: d7 32 52 02  	vadd.vi	v5, v5, 4
80000220: 57 c4 02 5e  	vmv.v.x	v8, t0
80000224: 0b 03 03 02  	vadd12.vi	v6, v6, 32

80000228 <.Lpcrel_hi2>:
80000228: 17 03 00 00  	auipc	t1, 0
8000022c: 5b 30 c3 00  	setrpc	zero, t1, 12
80000230: db 1c 54 fc  	vbne	v5, v8, 0x80000208 <.LBB0_5>

80000234 <.LBB0_6>:
80000234: 5b 20 00 00  	join	zero, zero, 0
80000238: fb a2 01 00  	vlw12.v	v5, 0(v3)
8000023c: b7 32 00 80  	lui	t0, 524291
80000240: 83 a2 82 00  	lw	t0, 8(t0)
80000244: 57 43 00 5e  	vmv.v.x	v6, zero
80000248: 57 92 42 02  	vfadd.vv	v4, v4, v5
8000024c: d7 c2 02 5e  	vmv.v.x	v5, t0
80000250: d7 93 42 6e  	vmflt.vv	v7, v4, v5

80000254 <.Lpcrel_hi3>:
80000254: 17 03 00 00  	auipc	t1, 0
80000258: 5b 30 03 01  	setrpc	zero, t1, 16
8000025c: 5b 14 73 00  	vbne	v7, v6, 0x80000264 <.LBB0_8>
80000260: d7 42 40 02  	vadd.vx	v5, v4, zero

80000264 <.LBB0_8>:
80000264: 5b 20 00 00  	join	zero, zero, 0
80000268: 57 42 00 5e  	vmv.v.x	v4, zero
8000026c: 7b e0 51 00  	vsw12.v	v5, 0(v3)
80000270: d7 c0 14 02  	vadd.vx	v1, v1, s1
80000274: 8b 81 00 08  	vadd12.vi	v3, v1, 128
80000278: d7 c0 23 02  	vadd.vx	v1, v2, t2
8000027c: 0b 81 00 08  	vadd12.vi	v2, v1, 128
80000280: 93 03 00 02  	li	t2, 32
80000284: d7 c0 02 5e  	vmv.v.x	v1, t0

80000288 <.LBB0_9>:
80000288: d7 42 10 02  	vadd.vx	v5, v1, zero
8000028c: d7 00 22 02  	vadd.vv	v1, v2, v4
80000290: fb a0 00 00  	vlw12.v	v1, 0(v1)
80000294: 7b a3 01 00  	vlw12.v	v6, 0(v3)
80000298: d7 10 53 a2  	vfmadd.vv	v1, v6, v5
8000029c: 57 32 42 02  	vadd.vi	v4, v4, 4
800002a0: d7 c2 03 5e  	vmv.v.x	v5, t2
800002a4: 8b 81 01 02  	vadd12.vi	v3, v3, 32

800002a8 <.Lpcrel_hi4>:
800002a8: 17 03 00 00  	auipc	t1, 0
800002ac: 5b 30 c3 00  	setrpc	zero, t1, 12
800002b0: db 9c 42 fc  	vbne	v4, v5, 0x80000288 <.LBB0_9>

800002b4 <.LBB0_10>:
800002b4: 5b 20 00 00  	join	zero, zero, 0
800002b8: 7b 21 00 00  	vlw12.v	v2, 0(v0)
800002bc: b7 32 00 80  	lui	t0, 524291
800002c0: 83 a2 82 00  	lw	t0, 8(t0)
800002c4: d7 41 00 5e  	vmv.v.x	v3, zero
800002c8: 57 11 11 02  	vfadd.vv	v2, v1, v2
800002cc: d7 c0 02 5e  	vmv.v.x	v1, t0
800002d0: 57 92 20 6e  	vmflt.vv	v4, v2, v1

800002d4 <.Lpcrel_hi5>:
800002d4: 17 03 00 00  	auipc	t1, 0
800002d8: 5b 30 03 01  	setrpc	zero, t1, 16
800002dc: 5b 94 41 00  	vbne	v4, v3, 0x800002e4 <.LBB0_12>
800002e0: d7 40 20 02  	vadd.vx	v1, v2, zero

800002e4 <.LBB0_12>:
800002e4: 5b 20 00 00  	join	zero, zero, 0
800002e8: 7b 60 10 00  	vsw12.v	v1, 0(v0)
800002ec: 83 20 81 fe  	lw	ra, -24(sp)
800002f0: 13 01 81 fe  	addi	sp, sp, -24
800002f4: 67 80 00 00  	ret

800002f8 <_Z13get_global_idj>:
800002f8: 13 01 41 00  	addi	sp, sp, 4
800002fc: 23 2e 11 fe  	sw	ra, -4(sp)
80000300: 93 02 20 00  	li	t0, 2
80000304: d7 c0 02 5e  	vmv.v.x	v1, t0

80000308 <.Lpcrel_hi0>:
80000308: 17 03 00 00  	auipc	t1, 0
8000030c: 5b 30 c3 04  	setrpc	zero, t1, 76
80000310: 5b 88 00 02  	vbeq	v0, v1, 0x80000340 <.LBB0_4>
80000314: 93 02 10 00  	li	t0, 1
80000318: d7 c0 02 5e  	vmv.v.x	v1, t0

8000031c <.Lpcrel_hi1>:
8000031c: 17 03 00 00  	auipc	t1, 0
80000320: 5b 30 83 03  	setrpc	zero, t1, 56
80000324: 5b 82 00 02  	vbeq	v0, v1, 0x80000348 <.LBB0_5>
80000328: d7 40 00 5e  	vmv.v.x	v1, zero

8000032c <.Lpcrel_hi2>:
8000032c: 17 03 00 00  	auipc	t1, 0
80000330: 5b 30 83 02  	setrpc	zero, t1, 40
80000334: 5b 9e 00 00  	vbne	v0, v1, 0x80000350 <.LBB0_6>
80000338: ef 00 80 10  	jal	0x80000440 <__builtin_riscv_global_id_x>
8000033c: 6f 00 80 01  	j	0x80000354 <.LBB0_7>

80000340 <.LBB0_4>:
80000340: ef 00 40 16  	jal	0x800004a4 <__builtin_riscv_global_id_z>
80000344: 6f 00 00 01  	j	0x80000354 <.LBB0_7>

80000348 <.LBB0_5>:
80000348: ef 00 c0 12  	jal	0x80000474 <__builtin_riscv_global_id_y>
8000034c: 6f 00 80 00  	j	0x80000354 <.LBB0_7>

80000350 <.LBB0_6>:
80000350: 57 40 00 5e  	vmv.v.x	v0, zero

80000354 <.LBB0_7>:
80000354: 5b 20 00 00  	join	zero, zero, 0
80000358: 83 20 c1 ff  	lw	ra, -4(sp)
8000035c: 13 01 c1 ff  	addi	sp, sp, -4
80000360: 67 80 00 00  	ret

80000364 <__builtin_riscv_workitem_id_x>:
80000364: 13 01 41 00  	addi	sp, sp, 4
80000368: 23 2e 11 fe  	sw	ra, -4(sp)
8000036c: 73 25 30 80  	csrr	a0, 2051
80000370: 83 22 85 00  	lw	t0, 8(a0)
80000374: 73 23 00 80  	csrr	t1, 2048
80000378: 57 a1 08 52  	vid.v	v2
8000037c: 57 40 23 02  	vadd.vx	v0, v2, t1
80000380: 03 2e 85 01  	lw	t3, 24(a0)
80000384: 57 60 0e 8a  	vremu.vx	v0, v0, t3
80000388: 83 20 c1 ff  	lw	ra, -4(sp)
8000038c: 13 01 c1 ff  	addi	sp, sp, -4
80000390: 67 80 00 00  	ret

80000394 <__builtin_riscv_workitem_id_y>:
80000394: 13 01 41 00  	addi	sp, sp, 4
80000398: 23 2e 11 fe  	sw	ra, -4(sp)
8000039c: 73 25 30 80  	csrr	a0, 2051
800003a0: 83 22 85 00  	lw	t0, 8(a0)
800003a4: 73 23 00 80  	csrr	t1, 2048
800003a8: 57 a1 08 52  	vid.v	v2
800003ac: 57 40 23 02  	vadd.vx	v0, v2, t1
800003b0: 03 2e 85 01  	lw	t3, 24(a0)
800003b4: 83 2e c5 01  	lw	t4, 28(a0)
800003b8: 33 8f ce 03  	mul	t5, t4, t3
800003bc: 57 60 0f 8a  	vremu.vx	v0, v0, t5
800003c0: 57 60 0e 82  	vdivu.vx	v0, v0, t3
800003c4: d7 c0 0e 5e  	vmv.v.x	v1, t4

800003c8 <.hi2>:
800003c8: 17 03 00 00  	auipc	t1, 0
800003cc: 5b 30 43 01  	setrpc	zero, t1, 20
800003d0: 5b c6 00 00  	vblt	v0, v1, 0x800003dc <.end2>
800003d4: 13 0f f0 ff  	li	t5, -1
800003d8: 57 40 1f 02  	vadd.vx	v0, v1, t5

800003dc <.end2>:
800003dc: 5b 20 00 00  	join	zero, zero, 0
800003e0: 83 20 c1 ff  	lw	ra, -4(sp)
800003e4: 13 01 c1 ff  	addi	sp, sp, -4
800003e8: 67 80 00 00  	ret

800003ec <__builtin_riscv_workitem_id_z>:
800003ec: 13 01 41 00  	addi	sp, sp, 4
800003f0: 23 2e 11 fe  	sw	ra, -4(sp)
800003f4: 73 25 30 80  	csrr	a0, 2051
800003f8: 73 23 00 80  	csrr	t1, 2048
800003fc: 57 a1 08 52  	vid.v	v2
80000400: 57 40 23 02  	vadd.vx	v0, v2, t1
80000404: 03 2e 85 01  	lw	t3, 24(a0)
80000408: 83 2e c5 01  	lw	t4, 28(a0)
8000040c: 03 2f 05 02  	lw	t5, 32(a0)
80000410: b3 8e ce 03  	mul	t4, t4, t3
80000414: 57 e0 0e 82  	vdivu.vx	v0, v0, t4
80000418: d7 40 0f 5e  	vmv.v.x	v1, t5

8000041c <.hi3>:
8000041c: 17 03 00 00  	auipc	t1, 0
80000420: 5b 30 43 01  	setrpc	zero, t1, 20
80000424: 5b c6 00 00  	vblt	v0, v1, 0x80000430 <.end3>
80000428: 13 0f f0 ff  	li	t5, -1
8000042c: 57 40 1f 02  	vadd.vx	v0, v1, t5

80000430 <.end3>:
80000430: 5b 20 00 00  	join	zero, zero, 0
80000434: 83 20 c1 ff  	lw	ra, -4(sp)
80000438: 13 01 c1 ff  	addi	sp, sp, -4
8000043c: 67 80 00 00  	ret

80000440 <__builtin_riscv_global_id_x>:
80000440: 13 01 41 00  	addi	sp, sp, 4
80000444: 23 2e 11 fe  	sw	ra, -4(sp)
80000448: ef f0 df f1  	jal	0x80000364 <__builtin_riscv_workitem_id_x>
8000044c: 73 25 30 80  	csrr	a0, 2051
80000450: 73 23 80 80  	csrr	t1, 2056
80000454: 03 2e 85 01  	lw	t3, 24(a0)
80000458: 83 2e 45 02  	lw	t4, 36(a0)
8000045c: b3 0f c3 03  	mul	t6, t1, t3
80000460: b3 8f df 01  	add	t6, t6, t4
80000464: 57 c0 0f 02  	vadd.vx	v0, v0, t6
80000468: 83 20 c1 ff  	lw	ra, -4(sp)
8000046c: 13 01 c1 ff  	addi	sp, sp, -4
80000470: 67 80 00 00  	ret

80000474 <__builtin_riscv_global_id_y>:
80000474: 13 01 41 00  	addi	sp, sp, 4
80000478: 23 2e 11 fe  	sw	ra, -4(sp)
8000047c: ef f0 9f f1  	jal	0x80000394 <__builtin_riscv_workitem_id_y>
80000480: 73 23 90 80  	csrr	t1, 2057
80000484: 83 23 c5 01  	lw	t2, 28(a0)
80000488: 83 2e 85 02  	lw	t4, 40(a0)
8000048c: 33 0e 73 02  	mul	t3, t1, t2
80000490: 33 0e de 01  	add	t3, t3, t4
80000494: 57 40 0e 02  	vadd.vx	v0, v0, t3
80000498: 83 20 c1 ff  	lw	ra, -4(sp)
8000049c: 13 01 c1 ff  	addi	sp, sp, -4
800004a0: 67 80 00 00  	ret

800004a4 <__builtin_riscv_global_id_z>:
800004a4: 13 01 41 00  	addi	sp, sp, 4
800004a8: 23 2e 11 fe  	sw	ra, -4(sp)
800004ac: ef f0 1f f4  	jal	0x800003ec <__builtin_riscv_workitem_id_z>
800004b0: 73 25 30 80  	csrr	a0, 2051
800004b4: 73 23 a0 80  	csrr	t1, 2058
800004b8: 83 23 05 02  	lw	t2, 32(a0)
800004bc: 03 2e c5 02  	lw	t3, 44(a0)
800004c0: b3 83 63 02  	mul	t2, t2, t1
800004c4: b3 83 c3 01  	add	t2, t2, t3
800004c8: 57 c0 03 02  	vadd.vx	v0, v0, t2
800004cc: 83 20 c1 ff  	lw	ra, -4(sp)
800004d0: 13 01 c1 ff  	addi	sp, sp, -4
800004d4: 67 80 00 00  	ret
