|DUT
input_vector[0] => datapath:instance.clk
input_vector[1] => datapath:instance.reset


|DUT|datapath:instance
clk => ins_f:inst_fetch.clk
clk => pip_reg1:pip1.clk
clk => id:ins_dec.clk
clk => pip_reg2:pip2.clk
clk => rr:reg_read.clk
clk => pip_reg3:pip3.clk
clk => ex:exe_stage.clk
clk => pip_reg4:pip4.clk
clk => MEM:mem_access.clk
clk => MEM:mem_access.reset
clk => pip_reg5:pip5.clk
clk => WB:wr_back.clk
reset => ins_f:inst_fetch.reset
reset => pip_reg1:pip1.reset
reset => id:ins_dec.reset
reset => pip_reg2:pip2.reset
reset => rr:reg_read.reset
reset => pip_reg3:pip3.reset
reset => ex:exe_stage.reset
reset => pip_reg4:pip4.reset
reset => pip_reg5:pip5.reset
reset => WB:wr_back.reset


|DUT|datapath:instance|ins_f:inst_fetch
EN => ~NO_FANOUT~
clk => pc:pc_block.clk
clk => code_mem:code_mem_block.clk
reset => ~NO_FANOUT~
opcode2[0] => pc:pc_block.opcode2[0]
opcode2[1] => pc:pc_block.opcode2[1]
opcode2[2] => pc:pc_block.opcode2[2]
opcode2[3] => pc:pc_block.opcode2[3]
opcode3[0] => pc:pc_block.opcode3[0]
opcode3[1] => pc:pc_block.opcode3[1]
opcode3[2] => pc:pc_block.opcode3[2]
opcode3[3] => pc:pc_block.opcode3[3]
opcode4[0] => pc:pc_block.opcode4[0]
opcode4[1] => pc:pc_block.opcode4[1]
opcode4[2] => pc:pc_block.opcode4[2]
opcode4[3] => pc:pc_block.opcode4[3]
pc_inc_1[0] => pc:pc_block.pc_inc_1[0]
pc_inc_1[1] => pc:pc_block.pc_inc_1[1]
pc_inc_1[2] => pc:pc_block.pc_inc_1[2]
pc_inc_1[3] => pc:pc_block.pc_inc_1[3]
pc_inc_1[4] => pc:pc_block.pc_inc_1[4]
pc_inc_1[5] => pc:pc_block.pc_inc_1[5]
pc_inc_1[6] => pc:pc_block.pc_inc_1[6]
pc_inc_1[7] => pc:pc_block.pc_inc_1[7]
pc_inc_1[8] => pc:pc_block.pc_inc_1[8]
pc_inc_1[9] => pc:pc_block.pc_inc_1[9]
pc_inc_1[10] => pc:pc_block.pc_inc_1[10]
pc_inc_1[11] => pc:pc_block.pc_inc_1[11]
pc_inc_1[12] => pc:pc_block.pc_inc_1[12]
pc_inc_1[13] => pc:pc_block.pc_inc_1[13]
pc_inc_1[14] => pc:pc_block.pc_inc_1[14]
pc_inc_1[15] => pc:pc_block.pc_inc_1[15]
se_plus_pc_2[0] => pc:pc_block.se_plus_pc_2[0]
se_plus_pc_2[1] => pc:pc_block.se_plus_pc_2[1]
se_plus_pc_2[2] => pc:pc_block.se_plus_pc_2[2]
se_plus_pc_2[3] => pc:pc_block.se_plus_pc_2[3]
se_plus_pc_2[4] => pc:pc_block.se_plus_pc_2[4]
se_plus_pc_2[5] => pc:pc_block.se_plus_pc_2[5]
se_plus_pc_2[6] => pc:pc_block.se_plus_pc_2[6]
se_plus_pc_2[7] => pc:pc_block.se_plus_pc_2[7]
se_plus_pc_2[8] => pc:pc_block.se_plus_pc_2[8]
se_plus_pc_2[9] => pc:pc_block.se_plus_pc_2[9]
se_plus_pc_2[10] => pc:pc_block.se_plus_pc_2[10]
se_plus_pc_2[11] => pc:pc_block.se_plus_pc_2[11]
se_plus_pc_2[12] => pc:pc_block.se_plus_pc_2[12]
se_plus_pc_2[13] => pc:pc_block.se_plus_pc_2[13]
se_plus_pc_2[14] => pc:pc_block.se_plus_pc_2[14]
se_plus_pc_2[15] => pc:pc_block.se_plus_pc_2[15]
rf_d2_3[0] => pc:pc_block.rf_d2_3[0]
rf_d2_3[1] => pc:pc_block.rf_d2_3[1]
rf_d2_3[2] => pc:pc_block.rf_d2_3[2]
rf_d2_3[3] => pc:pc_block.rf_d2_3[3]
rf_d2_3[4] => pc:pc_block.rf_d2_3[4]
rf_d2_3[5] => pc:pc_block.rf_d2_3[5]
rf_d2_3[6] => pc:pc_block.rf_d2_3[6]
rf_d2_3[7] => pc:pc_block.rf_d2_3[7]
rf_d2_3[8] => pc:pc_block.rf_d2_3[8]
rf_d2_3[9] => pc:pc_block.rf_d2_3[9]
rf_d2_3[10] => pc:pc_block.rf_d2_3[10]
rf_d2_3[11] => pc:pc_block.rf_d2_3[11]
rf_d2_3[12] => pc:pc_block.rf_d2_3[12]
rf_d2_3[13] => pc:pc_block.rf_d2_3[13]
rf_d2_3[14] => pc:pc_block.rf_d2_3[14]
rf_d2_3[15] => pc:pc_block.rf_d2_3[15]
alu_or_eq_4[0] => pc:pc_block.alu_or_eq_4[0]
alu_or_eq_4[1] => pc:pc_block.alu_or_eq_4[1]
alu_or_eq_4[2] => pc:pc_block.alu_or_eq_4[2]
alu_or_eq_4[3] => pc:pc_block.alu_or_eq_4[3]
alu_or_eq_4[4] => pc:pc_block.alu_or_eq_4[4]
alu_or_eq_4[5] => pc:pc_block.alu_or_eq_4[5]
alu_or_eq_4[6] => pc:pc_block.alu_or_eq_4[6]
alu_or_eq_4[7] => pc:pc_block.alu_or_eq_4[7]
alu_or_eq_4[8] => pc:pc_block.alu_or_eq_4[8]
alu_or_eq_4[9] => pc:pc_block.alu_or_eq_4[9]
alu_or_eq_4[10] => pc:pc_block.alu_or_eq_4[10]
alu_or_eq_4[11] => pc:pc_block.alu_or_eq_4[11]
alu_or_eq_4[12] => pc:pc_block.alu_or_eq_4[12]
alu_or_eq_4[13] => pc:pc_block.alu_or_eq_4[13]
alu_or_eq_4[14] => pc:pc_block.alu_or_eq_4[14]
alu_or_eq_4[15] => pc:pc_block.alu_or_eq_4[15]
ir_out[0] <= code_mem:code_mem_block.d_out[0]
ir_out[1] <= code_mem:code_mem_block.d_out[1]
ir_out[2] <= code_mem:code_mem_block.d_out[2]
ir_out[3] <= code_mem:code_mem_block.d_out[3]
ir_out[4] <= code_mem:code_mem_block.d_out[4]
ir_out[5] <= code_mem:code_mem_block.d_out[5]
ir_out[6] <= code_mem:code_mem_block.d_out[6]
ir_out[7] <= code_mem:code_mem_block.d_out[7]
ir_out[8] <= code_mem:code_mem_block.d_out[8]
ir_out[9] <= code_mem:code_mem_block.d_out[9]
ir_out[10] <= code_mem:code_mem_block.d_out[10]
ir_out[11] <= code_mem:code_mem_block.d_out[11]
ir_out[12] <= code_mem:code_mem_block.d_out[12]
ir_out[13] <= code_mem:code_mem_block.d_out[13]
ir_out[14] <= code_mem:code_mem_block.d_out[14]
ir_out[15] <= code_mem:code_mem_block.d_out[15]
pc_inc_out[0] <= pc_inc:pc_inc_block.output[0]
pc_inc_out[1] <= pc_inc:pc_inc_block.output[1]
pc_inc_out[2] <= pc_inc:pc_inc_block.output[2]
pc_inc_out[3] <= pc_inc:pc_inc_block.output[3]
pc_inc_out[4] <= pc_inc:pc_inc_block.output[4]
pc_inc_out[5] <= pc_inc:pc_inc_block.output[5]
pc_inc_out[6] <= pc_inc:pc_inc_block.output[6]
pc_inc_out[7] <= pc_inc:pc_inc_block.output[7]
pc_inc_out[8] <= pc_inc:pc_inc_block.output[8]
pc_inc_out[9] <= pc_inc:pc_inc_block.output[9]
pc_inc_out[10] <= pc_inc:pc_inc_block.output[10]
pc_inc_out[11] <= pc_inc:pc_inc_block.output[11]
pc_inc_out[12] <= pc_inc:pc_inc_block.output[12]
pc_inc_out[13] <= pc_inc:pc_inc_block.output[13]
pc_inc_out[14] <= pc_inc:pc_inc_block.output[14]
pc_inc_out[15] <= pc_inc:pc_inc_block.output[15]
pc_out[0] <= comb.DB_MAX_OUTPUT_PORT_TYPE
pc_out[1] <= pc_out[1].DB_MAX_OUTPUT_PORT_TYPE
pc_out[2] <= pc_out[2].DB_MAX_OUTPUT_PORT_TYPE
pc_out[3] <= pc_out[3].DB_MAX_OUTPUT_PORT_TYPE
pc_out[4] <= pc_out[4].DB_MAX_OUTPUT_PORT_TYPE
pc_out[5] <= pc_out[5].DB_MAX_OUTPUT_PORT_TYPE
pc_out[6] <= pc_out[6].DB_MAX_OUTPUT_PORT_TYPE
pc_out[7] <= pc_out[7].DB_MAX_OUTPUT_PORT_TYPE
pc_out[8] <= pc_out[8].DB_MAX_OUTPUT_PORT_TYPE
pc_out[9] <= pc_out[9].DB_MAX_OUTPUT_PORT_TYPE
pc_out[10] <= pc_out[10].DB_MAX_OUTPUT_PORT_TYPE
pc_out[11] <= pc_out[11].DB_MAX_OUTPUT_PORT_TYPE
pc_out[12] <= pc_out[12].DB_MAX_OUTPUT_PORT_TYPE
pc_out[13] <= pc_out[13].DB_MAX_OUTPUT_PORT_TYPE
pc_out[14] <= pc_out[14].DB_MAX_OUTPUT_PORT_TYPE
pc_out[15] <= pc_out[15].DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|ins_f:inst_fetch|pc:pc_block
clk => ~NO_FANOUT~
opcode2[0] => LessThan0.IN8
opcode2[1] => LessThan0.IN7
opcode2[2] => LessThan0.IN6
opcode2[3] => LessThan0.IN5
opcode3[0] => Equal1.IN1
opcode3[1] => Equal1.IN3
opcode3[2] => Equal1.IN0
opcode3[3] => Equal1.IN2
opcode4[0] => Equal0.IN3
opcode4[1] => Equal0.IN2
opcode4[2] => Equal0.IN0
opcode4[3] => Equal0.IN1
pc_inc_1[0] => pc_out.DATAA
pc_inc_1[1] => pc_out.DATAA
pc_inc_1[2] => pc_out.DATAA
pc_inc_1[3] => pc_out.DATAA
pc_inc_1[4] => pc_out.DATAA
pc_inc_1[5] => pc_out.DATAA
pc_inc_1[6] => pc_out.DATAA
pc_inc_1[7] => pc_out.DATAA
pc_inc_1[8] => pc_out.DATAA
pc_inc_1[9] => pc_out.DATAA
pc_inc_1[10] => pc_out.DATAA
pc_inc_1[11] => pc_out.DATAA
pc_inc_1[12] => pc_out.DATAA
pc_inc_1[13] => pc_out.DATAA
pc_inc_1[14] => pc_out.DATAA
pc_inc_1[15] => pc_out.DATAA
se_plus_pc_2[0] => pc_out.DATAB
se_plus_pc_2[1] => pc_out.DATAB
se_plus_pc_2[2] => pc_out.DATAB
se_plus_pc_2[3] => pc_out.DATAB
se_plus_pc_2[4] => pc_out.DATAB
se_plus_pc_2[5] => pc_out.DATAB
se_plus_pc_2[6] => pc_out.DATAB
se_plus_pc_2[7] => pc_out.DATAB
se_plus_pc_2[8] => pc_out.DATAB
se_plus_pc_2[9] => pc_out.DATAB
se_plus_pc_2[10] => pc_out.DATAB
se_plus_pc_2[11] => pc_out.DATAB
se_plus_pc_2[12] => pc_out.DATAB
se_plus_pc_2[13] => pc_out.DATAB
se_plus_pc_2[14] => pc_out.DATAB
se_plus_pc_2[15] => pc_out.DATAB
rf_d2_3[0] => pc_out.DATAB
rf_d2_3[1] => pc_out.DATAB
rf_d2_3[2] => pc_out.DATAB
rf_d2_3[3] => pc_out.DATAB
rf_d2_3[4] => pc_out.DATAB
rf_d2_3[5] => pc_out.DATAB
rf_d2_3[6] => pc_out.DATAB
rf_d2_3[7] => pc_out.DATAB
rf_d2_3[8] => pc_out.DATAB
rf_d2_3[9] => pc_out.DATAB
rf_d2_3[10] => pc_out.DATAB
rf_d2_3[11] => pc_out.DATAB
rf_d2_3[12] => pc_out.DATAB
rf_d2_3[13] => pc_out.DATAB
rf_d2_3[14] => pc_out.DATAB
rf_d2_3[15] => pc_out.DATAB
alu_or_eq_4[0] => pc_out.DATAB
alu_or_eq_4[1] => pc_out.DATAB
alu_or_eq_4[2] => pc_out.DATAB
alu_or_eq_4[3] => pc_out.DATAB
alu_or_eq_4[4] => pc_out.DATAB
alu_or_eq_4[5] => pc_out.DATAB
alu_or_eq_4[6] => pc_out.DATAB
alu_or_eq_4[7] => pc_out.DATAB
alu_or_eq_4[8] => pc_out.DATAB
alu_or_eq_4[9] => pc_out.DATAB
alu_or_eq_4[10] => pc_out.DATAB
alu_or_eq_4[11] => pc_out.DATAB
alu_or_eq_4[12] => pc_out.DATAB
alu_or_eq_4[13] => pc_out.DATAB
alu_or_eq_4[14] => pc_out.DATAB
alu_or_eq_4[15] => pc_out.DATAB
pc_out[0] <= pc_out.DB_MAX_OUTPUT_PORT_TYPE
pc_out[1] <= pc_out.DB_MAX_OUTPUT_PORT_TYPE
pc_out[2] <= pc_out.DB_MAX_OUTPUT_PORT_TYPE
pc_out[3] <= pc_out.DB_MAX_OUTPUT_PORT_TYPE
pc_out[4] <= pc_out.DB_MAX_OUTPUT_PORT_TYPE
pc_out[5] <= pc_out.DB_MAX_OUTPUT_PORT_TYPE
pc_out[6] <= pc_out.DB_MAX_OUTPUT_PORT_TYPE
pc_out[7] <= pc_out.DB_MAX_OUTPUT_PORT_TYPE
pc_out[8] <= pc_out.DB_MAX_OUTPUT_PORT_TYPE
pc_out[9] <= pc_out.DB_MAX_OUTPUT_PORT_TYPE
pc_out[10] <= pc_out.DB_MAX_OUTPUT_PORT_TYPE
pc_out[11] <= pc_out.DB_MAX_OUTPUT_PORT_TYPE
pc_out[12] <= pc_out.DB_MAX_OUTPUT_PORT_TYPE
pc_out[13] <= pc_out.DB_MAX_OUTPUT_PORT_TYPE
pc_out[14] <= pc_out.DB_MAX_OUTPUT_PORT_TYPE
pc_out[15] <= pc_out.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|ins_f:inst_fetch|pc_inc:pc_inc_block
input[0] => Add0.IN32
input[1] => Add0.IN31
input[2] => Add0.IN30
input[3] => Add0.IN29
input[4] => Add0.IN28
input[5] => Add0.IN27
input[6] => Add0.IN26
input[7] => Add0.IN25
input[8] => Add0.IN24
input[9] => Add0.IN23
input[10] => Add0.IN22
input[11] => Add0.IN21
input[12] => Add0.IN20
input[13] => Add0.IN19
input[14] => Add0.IN18
input[15] => Add0.IN17
output[0] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= Add0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|ins_f:inst_fetch|code_mem:code_mem_block
address_in[0] => data_temp.RADDR
address_in[1] => data_temp.RADDR1
address_in[2] => data_temp.RADDR2
address_in[3] => data_temp.RADDR3
address_in[4] => data_temp.RADDR4
address_in[5] => data_temp.RADDR5
address_in[6] => data_temp.RADDR6
address_in[7] => data_temp.RADDR7
address_in[8] => ~NO_FANOUT~
address_in[9] => ~NO_FANOUT~
address_in[10] => ~NO_FANOUT~
address_in[11] => ~NO_FANOUT~
address_in[12] => ~NO_FANOUT~
address_in[13] => ~NO_FANOUT~
address_in[14] => ~NO_FANOUT~
address_in[15] => ~NO_FANOUT~
clk => ~NO_FANOUT~
d_out[0] <= data_temp.DATAOUT
d_out[1] <= data_temp.DATAOUT1
d_out[2] <= data_temp.DATAOUT2
d_out[3] <= data_temp.DATAOUT3
d_out[4] <= data_temp.DATAOUT4
d_out[5] <= data_temp.DATAOUT5
d_out[6] <= data_temp.DATAOUT6
d_out[7] <= data_temp.DATAOUT7
d_out[8] <= data_temp.DATAOUT8
d_out[9] <= data_temp.DATAOUT9
d_out[10] <= data_temp.DATAOUT10
d_out[11] <= data_temp.DATAOUT11
d_out[12] <= data_temp.DATAOUT12
d_out[13] <= data_temp.DATAOUT13
d_out[14] <= data_temp.DATAOUT14
d_out[15] <= data_temp.DATAOUT15


|DUT|datapath:instance|pip_reg1:pip1
EN => reg_16:ir_reg.EN
EN => reg_16:pc_reg.EN
EN => reg_16:pc_inc_reg.EN
clk => reg_16:ir_reg.CLK
clk => reg_16:pc_reg.CLK
clk => reg_16:pc_inc_reg.CLK
reset => reg_16:ir_reg.reset
reset => reg_16:pc_reg.reset
reset => reg_16:pc_inc_reg.reset
ir_in[0] => reg_16:ir_reg.input[0]
ir_in[1] => reg_16:ir_reg.input[1]
ir_in[2] => reg_16:ir_reg.input[2]
ir_in[3] => reg_16:ir_reg.input[3]
ir_in[4] => reg_16:ir_reg.input[4]
ir_in[5] => reg_16:ir_reg.input[5]
ir_in[6] => reg_16:ir_reg.input[6]
ir_in[7] => reg_16:ir_reg.input[7]
ir_in[8] => reg_16:ir_reg.input[8]
ir_in[9] => reg_16:ir_reg.input[9]
ir_in[10] => reg_16:ir_reg.input[10]
ir_in[11] => reg_16:ir_reg.input[11]
ir_in[12] => reg_16:ir_reg.input[12]
ir_in[13] => reg_16:ir_reg.input[13]
ir_in[14] => reg_16:ir_reg.input[14]
ir_in[15] => reg_16:ir_reg.input[15]
pc_in[0] => reg_16:pc_reg.input[0]
pc_in[1] => reg_16:pc_reg.input[1]
pc_in[2] => reg_16:pc_reg.input[2]
pc_in[3] => reg_16:pc_reg.input[3]
pc_in[4] => reg_16:pc_reg.input[4]
pc_in[5] => reg_16:pc_reg.input[5]
pc_in[6] => reg_16:pc_reg.input[6]
pc_in[7] => reg_16:pc_reg.input[7]
pc_in[8] => reg_16:pc_reg.input[8]
pc_in[9] => reg_16:pc_reg.input[9]
pc_in[10] => reg_16:pc_reg.input[10]
pc_in[11] => reg_16:pc_reg.input[11]
pc_in[12] => reg_16:pc_reg.input[12]
pc_in[13] => reg_16:pc_reg.input[13]
pc_in[14] => reg_16:pc_reg.input[14]
pc_in[15] => reg_16:pc_reg.input[15]
pc_inc_in[0] => reg_16:pc_inc_reg.input[0]
pc_inc_in[1] => reg_16:pc_inc_reg.input[1]
pc_inc_in[2] => reg_16:pc_inc_reg.input[2]
pc_inc_in[3] => reg_16:pc_inc_reg.input[3]
pc_inc_in[4] => reg_16:pc_inc_reg.input[4]
pc_inc_in[5] => reg_16:pc_inc_reg.input[5]
pc_inc_in[6] => reg_16:pc_inc_reg.input[6]
pc_inc_in[7] => reg_16:pc_inc_reg.input[7]
pc_inc_in[8] => reg_16:pc_inc_reg.input[8]
pc_inc_in[9] => reg_16:pc_inc_reg.input[9]
pc_inc_in[10] => reg_16:pc_inc_reg.input[10]
pc_inc_in[11] => reg_16:pc_inc_reg.input[11]
pc_inc_in[12] => reg_16:pc_inc_reg.input[12]
pc_inc_in[13] => reg_16:pc_inc_reg.input[13]
pc_inc_in[14] => reg_16:pc_inc_reg.input[14]
pc_inc_in[15] => reg_16:pc_inc_reg.input[15]
ir_out[0] <= reg_16:ir_reg.output[0]
ir_out[1] <= reg_16:ir_reg.output[1]
ir_out[2] <= reg_16:ir_reg.output[2]
ir_out[3] <= reg_16:ir_reg.output[3]
ir_out[4] <= reg_16:ir_reg.output[4]
ir_out[5] <= reg_16:ir_reg.output[5]
ir_out[6] <= reg_16:ir_reg.output[6]
ir_out[7] <= reg_16:ir_reg.output[7]
ir_out[8] <= reg_16:ir_reg.output[8]
ir_out[9] <= reg_16:ir_reg.output[9]
ir_out[10] <= reg_16:ir_reg.output[10]
ir_out[11] <= reg_16:ir_reg.output[11]
ir_out[12] <= reg_16:ir_reg.output[12]
ir_out[13] <= reg_16:ir_reg.output[13]
ir_out[14] <= reg_16:ir_reg.output[14]
ir_out[15] <= reg_16:ir_reg.output[15]
pc_out[0] <= reg_16:pc_reg.output[0]
pc_out[1] <= reg_16:pc_reg.output[1]
pc_out[2] <= reg_16:pc_reg.output[2]
pc_out[3] <= reg_16:pc_reg.output[3]
pc_out[4] <= reg_16:pc_reg.output[4]
pc_out[5] <= reg_16:pc_reg.output[5]
pc_out[6] <= reg_16:pc_reg.output[6]
pc_out[7] <= reg_16:pc_reg.output[7]
pc_out[8] <= reg_16:pc_reg.output[8]
pc_out[9] <= reg_16:pc_reg.output[9]
pc_out[10] <= reg_16:pc_reg.output[10]
pc_out[11] <= reg_16:pc_reg.output[11]
pc_out[12] <= reg_16:pc_reg.output[12]
pc_out[13] <= reg_16:pc_reg.output[13]
pc_out[14] <= reg_16:pc_reg.output[14]
pc_out[15] <= reg_16:pc_reg.output[15]
pc_inc_out[0] <= reg_16:pc_inc_reg.output[0]
pc_inc_out[1] <= reg_16:pc_inc_reg.output[1]
pc_inc_out[2] <= reg_16:pc_inc_reg.output[2]
pc_inc_out[3] <= reg_16:pc_inc_reg.output[3]
pc_inc_out[4] <= reg_16:pc_inc_reg.output[4]
pc_inc_out[5] <= reg_16:pc_inc_reg.output[5]
pc_inc_out[6] <= reg_16:pc_inc_reg.output[6]
pc_inc_out[7] <= reg_16:pc_inc_reg.output[7]
pc_inc_out[8] <= reg_16:pc_inc_reg.output[8]
pc_inc_out[9] <= reg_16:pc_inc_reg.output[9]
pc_inc_out[10] <= reg_16:pc_inc_reg.output[10]
pc_inc_out[11] <= reg_16:pc_inc_reg.output[11]
pc_inc_out[12] <= reg_16:pc_inc_reg.output[12]
pc_inc_out[13] <= reg_16:pc_inc_reg.output[13]
pc_inc_out[14] <= reg_16:pc_inc_reg.output[14]
pc_inc_out[15] <= reg_16:pc_inc_reg.output[15]


|DUT|datapath:instance|pip_reg1:pip1|reg_16:ir_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg1:pip1|reg_16:pc_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg1:pip1|reg_16:pc_inc_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|id:ins_dec
EN => ir_out[0]~reg0.ENA
EN => pc_inc_out[15]~reg0.ENA
EN => pc_inc_out[14]~reg0.ENA
EN => pc_inc_out[13]~reg0.ENA
EN => pc_inc_out[12]~reg0.ENA
EN => pc_inc_out[11]~reg0.ENA
EN => pc_inc_out[10]~reg0.ENA
EN => pc_inc_out[9]~reg0.ENA
EN => pc_inc_out[8]~reg0.ENA
EN => pc_inc_out[7]~reg0.ENA
EN => pc_inc_out[6]~reg0.ENA
EN => pc_inc_out[5]~reg0.ENA
EN => pc_inc_out[4]~reg0.ENA
EN => pc_inc_out[3]~reg0.ENA
EN => pc_inc_out[2]~reg0.ENA
EN => pc_inc_out[1]~reg0.ENA
EN => pc_inc_out[0]~reg0.ENA
EN => ir_out[15]~reg0.ENA
EN => ir_out[14]~reg0.ENA
EN => ir_out[13]~reg0.ENA
EN => ir_out[12]~reg0.ENA
EN => ir_out[11]~reg0.ENA
EN => ir_out[10]~reg0.ENA
EN => ir_out[9]~reg0.ENA
EN => ir_out[8]~reg0.ENA
EN => ir_out[7]~reg0.ENA
EN => ir_out[6]~reg0.ENA
EN => ir_out[5]~reg0.ENA
EN => ir_out[4]~reg0.ENA
EN => ir_out[3]~reg0.ENA
EN => ir_out[2]~reg0.ENA
EN => ir_out[1]~reg0.ENA
clk => ir_out[0]~reg0.CLK
clk => ir_out[1]~reg0.CLK
clk => ir_out[2]~reg0.CLK
clk => ir_out[3]~reg0.CLK
clk => ir_out[4]~reg0.CLK
clk => ir_out[5]~reg0.CLK
clk => ir_out[6]~reg0.CLK
clk => ir_out[7]~reg0.CLK
clk => ir_out[8]~reg0.CLK
clk => ir_out[9]~reg0.CLK
clk => ir_out[10]~reg0.CLK
clk => ir_out[11]~reg0.CLK
clk => ir_out[12]~reg0.CLK
clk => ir_out[13]~reg0.CLK
clk => ir_out[14]~reg0.CLK
clk => ir_out[15]~reg0.CLK
clk => pc_inc_out[0]~reg0.CLK
clk => pc_inc_out[1]~reg0.CLK
clk => pc_inc_out[2]~reg0.CLK
clk => pc_inc_out[3]~reg0.CLK
clk => pc_inc_out[4]~reg0.CLK
clk => pc_inc_out[5]~reg0.CLK
clk => pc_inc_out[6]~reg0.CLK
clk => pc_inc_out[7]~reg0.CLK
clk => pc_inc_out[8]~reg0.CLK
clk => pc_inc_out[9]~reg0.CLK
clk => pc_inc_out[10]~reg0.CLK
clk => pc_inc_out[11]~reg0.CLK
clk => pc_inc_out[12]~reg0.CLK
clk => pc_inc_out[13]~reg0.CLK
clk => pc_inc_out[14]~reg0.CLK
clk => pc_inc_out[15]~reg0.CLK
reset => ir_out[0]~reg0.ACLR
reset => ir_out[1]~reg0.ACLR
reset => ir_out[2]~reg0.ACLR
reset => ir_out[3]~reg0.ACLR
reset => ir_out[4]~reg0.ACLR
reset => ir_out[5]~reg0.ACLR
reset => ir_out[6]~reg0.ACLR
reset => ir_out[7]~reg0.ACLR
reset => ir_out[8]~reg0.ACLR
reset => ir_out[9]~reg0.ACLR
reset => ir_out[10]~reg0.ACLR
reset => ir_out[11]~reg0.ACLR
reset => ir_out[12]~reg0.ACLR
reset => ir_out[13]~reg0.ACLR
reset => ir_out[14]~reg0.ACLR
reset => ir_out[15]~reg0.ACLR
reset => pc_inc_out[0]~reg0.ACLR
reset => pc_inc_out[1]~reg0.ACLR
reset => pc_inc_out[2]~reg0.ACLR
reset => pc_inc_out[3]~reg0.ACLR
reset => pc_inc_out[4]~reg0.ACLR
reset => pc_inc_out[5]~reg0.ACLR
reset => pc_inc_out[6]~reg0.ACLR
reset => pc_inc_out[7]~reg0.ACLR
reset => pc_inc_out[8]~reg0.ACLR
reset => pc_inc_out[9]~reg0.ACLR
reset => pc_inc_out[10]~reg0.ACLR
reset => pc_inc_out[11]~reg0.ACLR
reset => pc_inc_out[12]~reg0.ACLR
reset => pc_inc_out[13]~reg0.ACLR
reset => pc_inc_out[14]~reg0.ACLR
reset => pc_inc_out[15]~reg0.ACLR
ir_in[0] => SE:se_block.input_1[0]
ir_in[0] => SE:se_block.input_2[0]
ir_in[0] => Shift7:ls_block.input[0]
ir_in[0] => ir_out[0]~reg0.DATAIN
ir_in[1] => SE:se_block.input_1[1]
ir_in[1] => SE:se_block.input_2[1]
ir_in[1] => Shift7:ls_block.input[1]
ir_in[1] => ir_out[1]~reg0.DATAIN
ir_in[2] => SE:se_block.input_1[2]
ir_in[2] => SE:se_block.input_2[2]
ir_in[2] => Shift7:ls_block.input[2]
ir_in[2] => ir_out[2]~reg0.DATAIN
ir_in[3] => SE:se_block.input_1[3]
ir_in[3] => SE:se_block.input_2[3]
ir_in[3] => Shift7:ls_block.input[3]
ir_in[3] => ir_out[3]~reg0.DATAIN
ir_in[4] => SE:se_block.input_1[4]
ir_in[4] => SE:se_block.input_2[4]
ir_in[4] => Shift7:ls_block.input[4]
ir_in[4] => ir_out[4]~reg0.DATAIN
ir_in[5] => SE:se_block.input_1[5]
ir_in[5] => SE:se_block.input_2[5]
ir_in[5] => Shift7:ls_block.input[5]
ir_in[5] => ir_out[5]~reg0.DATAIN
ir_in[6] => SE:se_block.input_2[6]
ir_in[6] => Shift7:ls_block.input[6]
ir_in[6] => ir_out[6]~reg0.DATAIN
ir_in[7] => SE:se_block.input_2[7]
ir_in[7] => Shift7:ls_block.input[7]
ir_in[7] => ir_out[7]~reg0.DATAIN
ir_in[8] => SE:se_block.input_2[8]
ir_in[8] => Shift7:ls_block.input[8]
ir_in[8] => ir_out[8]~reg0.DATAIN
ir_in[9] => ir_out[9]~reg0.DATAIN
ir_in[10] => ir_out[10]~reg0.DATAIN
ir_in[11] => ir_out[11]~reg0.DATAIN
ir_in[12] => SE:se_block.opcode[0]
ir_in[12] => ir_out[12]~reg0.DATAIN
ir_in[13] => SE:se_block.opcode[1]
ir_in[13] => ir_out[13]~reg0.DATAIN
ir_in[14] => SE:se_block.opcode[2]
ir_in[14] => ir_out[14]~reg0.DATAIN
ir_in[15] => SE:se_block.opcode[3]
ir_in[15] => ir_out[15]~reg0.DATAIN
pc_in[0] => se_alu:se_alu_block.input_2[0]
pc_in[1] => se_alu:se_alu_block.input_2[1]
pc_in[2] => se_alu:se_alu_block.input_2[2]
pc_in[3] => se_alu:se_alu_block.input_2[3]
pc_in[4] => se_alu:se_alu_block.input_2[4]
pc_in[5] => se_alu:se_alu_block.input_2[5]
pc_in[6] => se_alu:se_alu_block.input_2[6]
pc_in[7] => se_alu:se_alu_block.input_2[7]
pc_in[8] => se_alu:se_alu_block.input_2[8]
pc_in[9] => se_alu:se_alu_block.input_2[9]
pc_in[10] => se_alu:se_alu_block.input_2[10]
pc_in[11] => se_alu:se_alu_block.input_2[11]
pc_in[12] => se_alu:se_alu_block.input_2[12]
pc_in[13] => se_alu:se_alu_block.input_2[13]
pc_in[14] => se_alu:se_alu_block.input_2[14]
pc_in[15] => se_alu:se_alu_block.input_2[15]
pc_inc_in[0] => pc_inc_out[0]~reg0.DATAIN
pc_inc_in[1] => pc_inc_out[1]~reg0.DATAIN
pc_inc_in[2] => pc_inc_out[2]~reg0.DATAIN
pc_inc_in[3] => pc_inc_out[3]~reg0.DATAIN
pc_inc_in[4] => pc_inc_out[4]~reg0.DATAIN
pc_inc_in[5] => pc_inc_out[5]~reg0.DATAIN
pc_inc_in[6] => pc_inc_out[6]~reg0.DATAIN
pc_inc_in[7] => pc_inc_out[7]~reg0.DATAIN
pc_inc_in[8] => pc_inc_out[8]~reg0.DATAIN
pc_inc_in[9] => pc_inc_out[9]~reg0.DATAIN
pc_inc_in[10] => pc_inc_out[10]~reg0.DATAIN
pc_inc_in[11] => pc_inc_out[11]~reg0.DATAIN
pc_inc_in[12] => pc_inc_out[12]~reg0.DATAIN
pc_inc_in[13] => pc_inc_out[13]~reg0.DATAIN
pc_inc_in[14] => pc_inc_out[14]~reg0.DATAIN
pc_inc_in[15] => pc_inc_out[15]~reg0.DATAIN
ir_out[0] <= ir_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[1] <= ir_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[2] <= ir_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[3] <= ir_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[4] <= ir_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[5] <= ir_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[6] <= ir_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[7] <= ir_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[8] <= ir_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[9] <= ir_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[10] <= ir_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[11] <= ir_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[12] <= ir_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[13] <= ir_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[14] <= ir_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[15] <= ir_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[0] <= comb.DB_MAX_OUTPUT_PORT_TYPE
se_out[1] <= se_out[1].DB_MAX_OUTPUT_PORT_TYPE
se_out[2] <= se_out[2].DB_MAX_OUTPUT_PORT_TYPE
se_out[3] <= se_out[3].DB_MAX_OUTPUT_PORT_TYPE
se_out[4] <= se_out[4].DB_MAX_OUTPUT_PORT_TYPE
se_out[5] <= se_out[5].DB_MAX_OUTPUT_PORT_TYPE
se_out[6] <= se_out[6].DB_MAX_OUTPUT_PORT_TYPE
se_out[7] <= se_out[7].DB_MAX_OUTPUT_PORT_TYPE
se_out[8] <= se_out[8].DB_MAX_OUTPUT_PORT_TYPE
se_out[9] <= se_out[9].DB_MAX_OUTPUT_PORT_TYPE
se_out[10] <= se_out[10].DB_MAX_OUTPUT_PORT_TYPE
se_out[11] <= se_out[11].DB_MAX_OUTPUT_PORT_TYPE
se_out[12] <= se_out[12].DB_MAX_OUTPUT_PORT_TYPE
se_out[13] <= se_out[13].DB_MAX_OUTPUT_PORT_TYPE
se_out[14] <= se_out[14].DB_MAX_OUTPUT_PORT_TYPE
se_out[15] <= se_out[15].DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[0] <= se_alu:se_alu_block.output[0]
se_plus_pc_out[1] <= se_alu:se_alu_block.output[1]
se_plus_pc_out[2] <= se_alu:se_alu_block.output[2]
se_plus_pc_out[3] <= se_alu:se_alu_block.output[3]
se_plus_pc_out[4] <= se_alu:se_alu_block.output[4]
se_plus_pc_out[5] <= se_alu:se_alu_block.output[5]
se_plus_pc_out[6] <= se_alu:se_alu_block.output[6]
se_plus_pc_out[7] <= se_alu:se_alu_block.output[7]
se_plus_pc_out[8] <= se_alu:se_alu_block.output[8]
se_plus_pc_out[9] <= se_alu:se_alu_block.output[9]
se_plus_pc_out[10] <= se_alu:se_alu_block.output[10]
se_plus_pc_out[11] <= se_alu:se_alu_block.output[11]
se_plus_pc_out[12] <= se_alu:se_alu_block.output[12]
se_plus_pc_out[13] <= se_alu:se_alu_block.output[13]
se_plus_pc_out[14] <= se_alu:se_alu_block.output[14]
se_plus_pc_out[15] <= se_alu:se_alu_block.output[15]
ls_out[0] <= Shift7:ls_block.output[0]
ls_out[1] <= Shift7:ls_block.output[1]
ls_out[2] <= Shift7:ls_block.output[2]
ls_out[3] <= Shift7:ls_block.output[3]
ls_out[4] <= Shift7:ls_block.output[4]
ls_out[5] <= Shift7:ls_block.output[5]
ls_out[6] <= Shift7:ls_block.output[6]
ls_out[7] <= Shift7:ls_block.output[7]
ls_out[8] <= Shift7:ls_block.output[8]
ls_out[9] <= Shift7:ls_block.output[9]
ls_out[10] <= Shift7:ls_block.output[10]
ls_out[11] <= Shift7:ls_block.output[11]
ls_out[12] <= Shift7:ls_block.output[12]
ls_out[13] <= Shift7:ls_block.output[13]
ls_out[14] <= Shift7:ls_block.output[14]
ls_out[15] <= Shift7:ls_block.output[15]
pc_inc_out[0] <= pc_inc_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[1] <= pc_inc_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[2] <= pc_inc_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[3] <= pc_inc_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[4] <= pc_inc_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[5] <= pc_inc_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[6] <= pc_inc_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[7] <= pc_inc_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[8] <= pc_inc_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[9] <= pc_inc_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[10] <= pc_inc_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[11] <= pc_inc_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[12] <= pc_inc_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[13] <= pc_inc_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[14] <= pc_inc_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[15] <= pc_inc_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|id:ins_dec|SE:se_block
opcode[0] => Equal0.IN3
opcode[0] => Equal1.IN3
opcode[0] => Equal2.IN3
opcode[0] => Equal3.IN2
opcode[0] => Equal4.IN3
opcode[0] => Equal5.IN3
opcode[0] => Equal6.IN3
opcode[1] => Equal0.IN2
opcode[1] => Equal1.IN2
opcode[1] => Equal2.IN1
opcode[1] => Equal3.IN1
opcode[1] => Equal4.IN1
opcode[1] => Equal5.IN2
opcode[1] => Equal6.IN2
opcode[2] => Equal0.IN1
opcode[2] => Equal1.IN1
opcode[2] => Equal2.IN2
opcode[2] => Equal3.IN0
opcode[2] => Equal4.IN0
opcode[2] => Equal5.IN0
opcode[2] => Equal6.IN1
opcode[3] => Equal0.IN0
opcode[3] => Equal1.IN0
opcode[3] => Equal2.IN0
opcode[3] => Equal3.IN3
opcode[3] => Equal4.IN2
opcode[3] => Equal5.IN1
opcode[3] => Equal6.IN0
input_1[0] => output[0].DATAB
input_1[1] => output[1].DATAB
input_1[2] => output[2].DATAB
input_1[3] => output[3].DATAB
input_1[4] => output[4].DATAB
input_1[5] => output[5].DATAB
input_1[5] => output[6].DATAB
input_1[5] => output[7].DATAB
input_1[5] => output[15].DATAB
input_2[0] => output[0].DATAA
input_2[1] => output[1].DATAA
input_2[2] => output[2].DATAA
input_2[3] => output[3].DATAA
input_2[4] => output[4].DATAA
input_2[5] => output[5].DATAA
input_2[6] => output[6].DATAA
input_2[7] => output[7].DATAA
input_2[8] => output[15].DATAA
output[0] <= output[0]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]$latch.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|id:ins_dec|se_alu:se_alu_block
input_1[0] => Add0.IN16
input_1[1] => Add0.IN15
input_1[2] => Add0.IN14
input_1[3] => Add0.IN13
input_1[4] => Add0.IN12
input_1[5] => Add0.IN11
input_1[6] => Add0.IN10
input_1[7] => Add0.IN9
input_1[8] => Add0.IN8
input_1[9] => Add0.IN7
input_1[10] => Add0.IN6
input_1[11] => Add0.IN5
input_1[12] => Add0.IN4
input_1[13] => Add0.IN3
input_1[14] => Add0.IN2
input_1[15] => Add0.IN1
input_2[0] => Add0.IN32
input_2[1] => Add0.IN31
input_2[2] => Add0.IN30
input_2[3] => Add0.IN29
input_2[4] => Add0.IN28
input_2[5] => Add0.IN27
input_2[6] => Add0.IN26
input_2[7] => Add0.IN25
input_2[8] => Add0.IN24
input_2[9] => Add0.IN23
input_2[10] => Add0.IN22
input_2[11] => Add0.IN21
input_2[12] => Add0.IN20
input_2[13] => Add0.IN19
input_2[14] => Add0.IN18
input_2[15] => Add0.IN17
output[0] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= Add0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|id:ins_dec|Shift7:ls_block
input[0] => output[7].DATAIN
input[1] => output[8].DATAIN
input[2] => output[9].DATAIN
input[3] => output[10].DATAIN
input[4] => output[11].DATAIN
input[5] => output[12].DATAIN
input[6] => output[13].DATAIN
input[7] => output[14].DATAIN
input[8] => output[15].DATAIN
output[0] <= <GND>
output[1] <= <GND>
output[2] <= <GND>
output[3] <= <GND>
output[4] <= <GND>
output[5] <= <GND>
output[6] <= <GND>
output[7] <= input[0].DB_MAX_OUTPUT_PORT_TYPE
output[8] <= input[1].DB_MAX_OUTPUT_PORT_TYPE
output[9] <= input[2].DB_MAX_OUTPUT_PORT_TYPE
output[10] <= input[3].DB_MAX_OUTPUT_PORT_TYPE
output[11] <= input[4].DB_MAX_OUTPUT_PORT_TYPE
output[12] <= input[5].DB_MAX_OUTPUT_PORT_TYPE
output[13] <= input[6].DB_MAX_OUTPUT_PORT_TYPE
output[14] <= input[7].DB_MAX_OUTPUT_PORT_TYPE
output[15] <= input[8].DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg2:pip2
EN => reg_16:ir_reg.EN
EN => reg_16:pc_inc_reg.EN
EN => reg_16:ls_reg.EN
EN => reg_16:se_reg.EN
EN => reg_16:se_plus_pc_reg.EN
clk => reg_16:ir_reg.CLK
clk => reg_16:pc_inc_reg.CLK
clk => reg_16:ls_reg.CLK
clk => reg_16:se_reg.CLK
clk => reg_16:se_plus_pc_reg.CLK
reset => reg_16:ir_reg.reset
reset => reg_16:pc_inc_reg.reset
reset => reg_16:ls_reg.reset
reset => reg_16:se_reg.reset
reset => reg_16:se_plus_pc_reg.reset
ir_in[0] => reg_16:ir_reg.input[0]
ir_in[1] => reg_16:ir_reg.input[1]
ir_in[2] => reg_16:ir_reg.input[2]
ir_in[3] => reg_16:ir_reg.input[3]
ir_in[4] => reg_16:ir_reg.input[4]
ir_in[5] => reg_16:ir_reg.input[5]
ir_in[6] => reg_16:ir_reg.input[6]
ir_in[7] => reg_16:ir_reg.input[7]
ir_in[8] => reg_16:ir_reg.input[8]
ir_in[9] => reg_16:ir_reg.input[9]
ir_in[10] => reg_16:ir_reg.input[10]
ir_in[11] => reg_16:ir_reg.input[11]
ir_in[12] => reg_16:ir_reg.input[12]
ir_in[13] => reg_16:ir_reg.input[13]
ir_in[14] => reg_16:ir_reg.input[14]
ir_in[15] => reg_16:ir_reg.input[15]
se_in[0] => reg_16:se_reg.input[0]
se_in[1] => reg_16:se_reg.input[1]
se_in[2] => reg_16:se_reg.input[2]
se_in[3] => reg_16:se_reg.input[3]
se_in[4] => reg_16:se_reg.input[4]
se_in[5] => reg_16:se_reg.input[5]
se_in[6] => reg_16:se_reg.input[6]
se_in[7] => reg_16:se_reg.input[7]
se_in[8] => reg_16:se_reg.input[8]
se_in[9] => reg_16:se_reg.input[9]
se_in[10] => reg_16:se_reg.input[10]
se_in[11] => reg_16:se_reg.input[11]
se_in[12] => reg_16:se_reg.input[12]
se_in[13] => reg_16:se_reg.input[13]
se_in[14] => reg_16:se_reg.input[14]
se_in[15] => reg_16:se_reg.input[15]
se_plus_pc_in[0] => reg_16:se_plus_pc_reg.input[0]
se_plus_pc_in[1] => reg_16:se_plus_pc_reg.input[1]
se_plus_pc_in[2] => reg_16:se_plus_pc_reg.input[2]
se_plus_pc_in[3] => reg_16:se_plus_pc_reg.input[3]
se_plus_pc_in[4] => reg_16:se_plus_pc_reg.input[4]
se_plus_pc_in[5] => reg_16:se_plus_pc_reg.input[5]
se_plus_pc_in[6] => reg_16:se_plus_pc_reg.input[6]
se_plus_pc_in[7] => reg_16:se_plus_pc_reg.input[7]
se_plus_pc_in[8] => reg_16:se_plus_pc_reg.input[8]
se_plus_pc_in[9] => reg_16:se_plus_pc_reg.input[9]
se_plus_pc_in[10] => reg_16:se_plus_pc_reg.input[10]
se_plus_pc_in[11] => reg_16:se_plus_pc_reg.input[11]
se_plus_pc_in[12] => reg_16:se_plus_pc_reg.input[12]
se_plus_pc_in[13] => reg_16:se_plus_pc_reg.input[13]
se_plus_pc_in[14] => reg_16:se_plus_pc_reg.input[14]
se_plus_pc_in[15] => reg_16:se_plus_pc_reg.input[15]
ls_in[0] => reg_16:ls_reg.input[0]
ls_in[1] => reg_16:ls_reg.input[1]
ls_in[2] => reg_16:ls_reg.input[2]
ls_in[3] => reg_16:ls_reg.input[3]
ls_in[4] => reg_16:ls_reg.input[4]
ls_in[5] => reg_16:ls_reg.input[5]
ls_in[6] => reg_16:ls_reg.input[6]
ls_in[7] => reg_16:ls_reg.input[7]
ls_in[8] => reg_16:ls_reg.input[8]
ls_in[9] => reg_16:ls_reg.input[9]
ls_in[10] => reg_16:ls_reg.input[10]
ls_in[11] => reg_16:ls_reg.input[11]
ls_in[12] => reg_16:ls_reg.input[12]
ls_in[13] => reg_16:ls_reg.input[13]
ls_in[14] => reg_16:ls_reg.input[14]
ls_in[15] => reg_16:ls_reg.input[15]
pc_inc_in[0] => reg_16:pc_inc_reg.input[0]
pc_inc_in[1] => reg_16:pc_inc_reg.input[1]
pc_inc_in[2] => reg_16:pc_inc_reg.input[2]
pc_inc_in[3] => reg_16:pc_inc_reg.input[3]
pc_inc_in[4] => reg_16:pc_inc_reg.input[4]
pc_inc_in[5] => reg_16:pc_inc_reg.input[5]
pc_inc_in[6] => reg_16:pc_inc_reg.input[6]
pc_inc_in[7] => reg_16:pc_inc_reg.input[7]
pc_inc_in[8] => reg_16:pc_inc_reg.input[8]
pc_inc_in[9] => reg_16:pc_inc_reg.input[9]
pc_inc_in[10] => reg_16:pc_inc_reg.input[10]
pc_inc_in[11] => reg_16:pc_inc_reg.input[11]
pc_inc_in[12] => reg_16:pc_inc_reg.input[12]
pc_inc_in[13] => reg_16:pc_inc_reg.input[13]
pc_inc_in[14] => reg_16:pc_inc_reg.input[14]
pc_inc_in[15] => reg_16:pc_inc_reg.input[15]
ir_out[0] <= reg_16:ir_reg.output[0]
ir_out[1] <= reg_16:ir_reg.output[1]
ir_out[2] <= reg_16:ir_reg.output[2]
ir_out[3] <= reg_16:ir_reg.output[3]
ir_out[4] <= reg_16:ir_reg.output[4]
ir_out[5] <= reg_16:ir_reg.output[5]
ir_out[6] <= reg_16:ir_reg.output[6]
ir_out[7] <= reg_16:ir_reg.output[7]
ir_out[8] <= reg_16:ir_reg.output[8]
ir_out[9] <= reg_16:ir_reg.output[9]
ir_out[10] <= reg_16:ir_reg.output[10]
ir_out[11] <= reg_16:ir_reg.output[11]
ir_out[12] <= reg_16:ir_reg.output[12]
ir_out[13] <= reg_16:ir_reg.output[13]
ir_out[14] <= reg_16:ir_reg.output[14]
ir_out[15] <= reg_16:ir_reg.output[15]
se_out[0] <= reg_16:se_reg.output[0]
se_out[1] <= reg_16:se_reg.output[1]
se_out[2] <= reg_16:se_reg.output[2]
se_out[3] <= reg_16:se_reg.output[3]
se_out[4] <= reg_16:se_reg.output[4]
se_out[5] <= reg_16:se_reg.output[5]
se_out[6] <= reg_16:se_reg.output[6]
se_out[7] <= reg_16:se_reg.output[7]
se_out[8] <= reg_16:se_reg.output[8]
se_out[9] <= reg_16:se_reg.output[9]
se_out[10] <= reg_16:se_reg.output[10]
se_out[11] <= reg_16:se_reg.output[11]
se_out[12] <= reg_16:se_reg.output[12]
se_out[13] <= reg_16:se_reg.output[13]
se_out[14] <= reg_16:se_reg.output[14]
se_out[15] <= reg_16:se_reg.output[15]
se_plus_pc_out[0] <= reg_16:se_plus_pc_reg.output[0]
se_plus_pc_out[1] <= reg_16:se_plus_pc_reg.output[1]
se_plus_pc_out[2] <= reg_16:se_plus_pc_reg.output[2]
se_plus_pc_out[3] <= reg_16:se_plus_pc_reg.output[3]
se_plus_pc_out[4] <= reg_16:se_plus_pc_reg.output[4]
se_plus_pc_out[5] <= reg_16:se_plus_pc_reg.output[5]
se_plus_pc_out[6] <= reg_16:se_plus_pc_reg.output[6]
se_plus_pc_out[7] <= reg_16:se_plus_pc_reg.output[7]
se_plus_pc_out[8] <= reg_16:se_plus_pc_reg.output[8]
se_plus_pc_out[9] <= reg_16:se_plus_pc_reg.output[9]
se_plus_pc_out[10] <= reg_16:se_plus_pc_reg.output[10]
se_plus_pc_out[11] <= reg_16:se_plus_pc_reg.output[11]
se_plus_pc_out[12] <= reg_16:se_plus_pc_reg.output[12]
se_plus_pc_out[13] <= reg_16:se_plus_pc_reg.output[13]
se_plus_pc_out[14] <= reg_16:se_plus_pc_reg.output[14]
se_plus_pc_out[15] <= reg_16:se_plus_pc_reg.output[15]
ls_out[0] <= reg_16:ls_reg.output[0]
ls_out[1] <= reg_16:ls_reg.output[1]
ls_out[2] <= reg_16:ls_reg.output[2]
ls_out[3] <= reg_16:ls_reg.output[3]
ls_out[4] <= reg_16:ls_reg.output[4]
ls_out[5] <= reg_16:ls_reg.output[5]
ls_out[6] <= reg_16:ls_reg.output[6]
ls_out[7] <= reg_16:ls_reg.output[7]
ls_out[8] <= reg_16:ls_reg.output[8]
ls_out[9] <= reg_16:ls_reg.output[9]
ls_out[10] <= reg_16:ls_reg.output[10]
ls_out[11] <= reg_16:ls_reg.output[11]
ls_out[12] <= reg_16:ls_reg.output[12]
ls_out[13] <= reg_16:ls_reg.output[13]
ls_out[14] <= reg_16:ls_reg.output[14]
ls_out[15] <= reg_16:ls_reg.output[15]
pc_inc_out[0] <= reg_16:pc_inc_reg.output[0]
pc_inc_out[1] <= reg_16:pc_inc_reg.output[1]
pc_inc_out[2] <= reg_16:pc_inc_reg.output[2]
pc_inc_out[3] <= reg_16:pc_inc_reg.output[3]
pc_inc_out[4] <= reg_16:pc_inc_reg.output[4]
pc_inc_out[5] <= reg_16:pc_inc_reg.output[5]
pc_inc_out[6] <= reg_16:pc_inc_reg.output[6]
pc_inc_out[7] <= reg_16:pc_inc_reg.output[7]
pc_inc_out[8] <= reg_16:pc_inc_reg.output[8]
pc_inc_out[9] <= reg_16:pc_inc_reg.output[9]
pc_inc_out[10] <= reg_16:pc_inc_reg.output[10]
pc_inc_out[11] <= reg_16:pc_inc_reg.output[11]
pc_inc_out[12] <= reg_16:pc_inc_reg.output[12]
pc_inc_out[13] <= reg_16:pc_inc_reg.output[13]
pc_inc_out[14] <= reg_16:pc_inc_reg.output[14]
pc_inc_out[15] <= reg_16:pc_inc_reg.output[15]


|DUT|datapath:instance|pip_reg2:pip2|reg_16:ir_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg2:pip2|reg_16:pc_inc_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg2:pip2|reg_16:ls_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg2:pip2|reg_16:se_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg2:pip2|reg_16:se_plus_pc_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|rr:reg_read
EN => pc_inc_out[15]~reg0.ENA
EN => pc_inc_out[14]~reg0.ENA
EN => pc_inc_out[13]~reg0.ENA
EN => pc_inc_out[12]~reg0.ENA
EN => pc_inc_out[11]~reg0.ENA
EN => pc_inc_out[10]~reg0.ENA
EN => pc_inc_out[9]~reg0.ENA
EN => pc_inc_out[8]~reg0.ENA
EN => pc_inc_out[7]~reg0.ENA
EN => pc_inc_out[6]~reg0.ENA
EN => pc_inc_out[5]~reg0.ENA
EN => pc_inc_out[4]~reg0.ENA
EN => pc_inc_out[3]~reg0.ENA
EN => pc_inc_out[2]~reg0.ENA
EN => pc_inc_out[1]~reg0.ENA
EN => pc_inc_out[0]~reg0.ENA
EN => ir_out[15]~reg0.ENA
EN => ir_out[14]~reg0.ENA
EN => ir_out[13]~reg0.ENA
EN => ir_out[12]~reg0.ENA
EN => ir_out[11]~reg0.ENA
EN => ir_out[10]~reg0.ENA
EN => ir_out[9]~reg0.ENA
EN => ir_out[8]~reg0.ENA
EN => ir_out[7]~reg0.ENA
EN => ir_out[6]~reg0.ENA
EN => ir_out[5]~reg0.ENA
EN => ir_out[4]~reg0.ENA
EN => ir_out[3]~reg0.ENA
EN => ir_out[2]~reg0.ENA
EN => ir_out[1]~reg0.ENA
EN => ir_out[0]~reg0.ENA
EN => ls_out[15]~reg0.ENA
EN => ls_out[14]~reg0.ENA
EN => ls_out[13]~reg0.ENA
EN => ls_out[12]~reg0.ENA
EN => ls_out[11]~reg0.ENA
EN => ls_out[10]~reg0.ENA
EN => ls_out[9]~reg0.ENA
EN => ls_out[8]~reg0.ENA
EN => ls_out[7]~reg0.ENA
EN => ls_out[6]~reg0.ENA
EN => ls_out[5]~reg0.ENA
EN => ls_out[4]~reg0.ENA
EN => ls_out[3]~reg0.ENA
EN => ls_out[2]~reg0.ENA
EN => ls_out[1]~reg0.ENA
EN => ls_out[0]~reg0.ENA
EN => se_out[15]~reg0.ENA
EN => se_out[14]~reg0.ENA
EN => se_out[13]~reg0.ENA
EN => se_out[12]~reg0.ENA
EN => se_out[11]~reg0.ENA
EN => se_out[10]~reg0.ENA
EN => se_out[9]~reg0.ENA
EN => se_out[8]~reg0.ENA
EN => se_out[7]~reg0.ENA
EN => se_out[6]~reg0.ENA
EN => se_out[5]~reg0.ENA
EN => se_out[4]~reg0.ENA
EN => se_out[3]~reg0.ENA
EN => se_out[2]~reg0.ENA
EN => se_out[1]~reg0.ENA
EN => se_out[0]~reg0.ENA
EN => se_plus_pc_out[15]~reg0.ENA
EN => se_plus_pc_out[14]~reg0.ENA
EN => se_plus_pc_out[13]~reg0.ENA
EN => se_plus_pc_out[12]~reg0.ENA
EN => se_plus_pc_out[11]~reg0.ENA
EN => se_plus_pc_out[10]~reg0.ENA
EN => se_plus_pc_out[9]~reg0.ENA
EN => se_plus_pc_out[8]~reg0.ENA
EN => se_plus_pc_out[7]~reg0.ENA
EN => se_plus_pc_out[6]~reg0.ENA
EN => se_plus_pc_out[5]~reg0.ENA
EN => se_plus_pc_out[4]~reg0.ENA
EN => se_plus_pc_out[3]~reg0.ENA
EN => se_plus_pc_out[2]~reg0.ENA
EN => se_plus_pc_out[1]~reg0.ENA
EN => se_plus_pc_out[0]~reg0.ENA
clk => reg_file:rf_block.CLK
clk => se_plus_pc_out[0]~reg0.CLK
clk => se_plus_pc_out[1]~reg0.CLK
clk => se_plus_pc_out[2]~reg0.CLK
clk => se_plus_pc_out[3]~reg0.CLK
clk => se_plus_pc_out[4]~reg0.CLK
clk => se_plus_pc_out[5]~reg0.CLK
clk => se_plus_pc_out[6]~reg0.CLK
clk => se_plus_pc_out[7]~reg0.CLK
clk => se_plus_pc_out[8]~reg0.CLK
clk => se_plus_pc_out[9]~reg0.CLK
clk => se_plus_pc_out[10]~reg0.CLK
clk => se_plus_pc_out[11]~reg0.CLK
clk => se_plus_pc_out[12]~reg0.CLK
clk => se_plus_pc_out[13]~reg0.CLK
clk => se_plus_pc_out[14]~reg0.CLK
clk => se_plus_pc_out[15]~reg0.CLK
clk => se_out[0]~reg0.CLK
clk => se_out[1]~reg0.CLK
clk => se_out[2]~reg0.CLK
clk => se_out[3]~reg0.CLK
clk => se_out[4]~reg0.CLK
clk => se_out[5]~reg0.CLK
clk => se_out[6]~reg0.CLK
clk => se_out[7]~reg0.CLK
clk => se_out[8]~reg0.CLK
clk => se_out[9]~reg0.CLK
clk => se_out[10]~reg0.CLK
clk => se_out[11]~reg0.CLK
clk => se_out[12]~reg0.CLK
clk => se_out[13]~reg0.CLK
clk => se_out[14]~reg0.CLK
clk => se_out[15]~reg0.CLK
clk => ls_out[0]~reg0.CLK
clk => ls_out[1]~reg0.CLK
clk => ls_out[2]~reg0.CLK
clk => ls_out[3]~reg0.CLK
clk => ls_out[4]~reg0.CLK
clk => ls_out[5]~reg0.CLK
clk => ls_out[6]~reg0.CLK
clk => ls_out[7]~reg0.CLK
clk => ls_out[8]~reg0.CLK
clk => ls_out[9]~reg0.CLK
clk => ls_out[10]~reg0.CLK
clk => ls_out[11]~reg0.CLK
clk => ls_out[12]~reg0.CLK
clk => ls_out[13]~reg0.CLK
clk => ls_out[14]~reg0.CLK
clk => ls_out[15]~reg0.CLK
clk => ir_out[0]~reg0.CLK
clk => ir_out[1]~reg0.CLK
clk => ir_out[2]~reg0.CLK
clk => ir_out[3]~reg0.CLK
clk => ir_out[4]~reg0.CLK
clk => ir_out[5]~reg0.CLK
clk => ir_out[6]~reg0.CLK
clk => ir_out[7]~reg0.CLK
clk => ir_out[8]~reg0.CLK
clk => ir_out[9]~reg0.CLK
clk => ir_out[10]~reg0.CLK
clk => ir_out[11]~reg0.CLK
clk => ir_out[12]~reg0.CLK
clk => ir_out[13]~reg0.CLK
clk => ir_out[14]~reg0.CLK
clk => ir_out[15]~reg0.CLK
clk => pc_inc_out[0]~reg0.CLK
clk => pc_inc_out[1]~reg0.CLK
clk => pc_inc_out[2]~reg0.CLK
clk => pc_inc_out[3]~reg0.CLK
clk => pc_inc_out[4]~reg0.CLK
clk => pc_inc_out[5]~reg0.CLK
clk => pc_inc_out[6]~reg0.CLK
clk => pc_inc_out[7]~reg0.CLK
clk => pc_inc_out[8]~reg0.CLK
clk => pc_inc_out[9]~reg0.CLK
clk => pc_inc_out[10]~reg0.CLK
clk => pc_inc_out[11]~reg0.CLK
clk => pc_inc_out[12]~reg0.CLK
clk => pc_inc_out[13]~reg0.CLK
clk => pc_inc_out[14]~reg0.CLK
clk => pc_inc_out[15]~reg0.CLK
reset => reg_file:rf_block.reset
reset => se_plus_pc_out[0]~reg0.ACLR
reset => se_plus_pc_out[1]~reg0.ACLR
reset => se_plus_pc_out[2]~reg0.ACLR
reset => se_plus_pc_out[3]~reg0.ACLR
reset => se_plus_pc_out[4]~reg0.ACLR
reset => se_plus_pc_out[5]~reg0.ACLR
reset => se_plus_pc_out[6]~reg0.ACLR
reset => se_plus_pc_out[7]~reg0.ACLR
reset => se_plus_pc_out[8]~reg0.ACLR
reset => se_plus_pc_out[9]~reg0.ACLR
reset => se_plus_pc_out[10]~reg0.ACLR
reset => se_plus_pc_out[11]~reg0.ACLR
reset => se_plus_pc_out[12]~reg0.ACLR
reset => se_plus_pc_out[13]~reg0.ACLR
reset => se_plus_pc_out[14]~reg0.ACLR
reset => se_plus_pc_out[15]~reg0.ACLR
reset => se_out[0]~reg0.ACLR
reset => se_out[1]~reg0.ACLR
reset => se_out[2]~reg0.ACLR
reset => se_out[3]~reg0.ACLR
reset => se_out[4]~reg0.ACLR
reset => se_out[5]~reg0.ACLR
reset => se_out[6]~reg0.ACLR
reset => se_out[7]~reg0.ACLR
reset => se_out[8]~reg0.ACLR
reset => se_out[9]~reg0.ACLR
reset => se_out[10]~reg0.ACLR
reset => se_out[11]~reg0.ACLR
reset => se_out[12]~reg0.ACLR
reset => se_out[13]~reg0.ACLR
reset => se_out[14]~reg0.ACLR
reset => se_out[15]~reg0.ACLR
reset => ls_out[0]~reg0.ACLR
reset => ls_out[1]~reg0.ACLR
reset => ls_out[2]~reg0.ACLR
reset => ls_out[3]~reg0.ACLR
reset => ls_out[4]~reg0.ACLR
reset => ls_out[5]~reg0.ACLR
reset => ls_out[6]~reg0.ACLR
reset => ls_out[7]~reg0.ACLR
reset => ls_out[8]~reg0.ACLR
reset => ls_out[9]~reg0.ACLR
reset => ls_out[10]~reg0.ACLR
reset => ls_out[11]~reg0.ACLR
reset => ls_out[12]~reg0.ACLR
reset => ls_out[13]~reg0.ACLR
reset => ls_out[14]~reg0.ACLR
reset => ls_out[15]~reg0.ACLR
reset => ir_out[0]~reg0.ACLR
reset => ir_out[1]~reg0.ACLR
reset => ir_out[2]~reg0.ACLR
reset => ir_out[3]~reg0.ACLR
reset => ir_out[4]~reg0.ACLR
reset => ir_out[5]~reg0.ACLR
reset => ir_out[6]~reg0.ACLR
reset => ir_out[7]~reg0.ACLR
reset => ir_out[8]~reg0.ACLR
reset => ir_out[9]~reg0.ACLR
reset => ir_out[10]~reg0.ACLR
reset => ir_out[11]~reg0.ACLR
reset => ir_out[12]~reg0.ACLR
reset => ir_out[13]~reg0.ACLR
reset => ir_out[14]~reg0.ACLR
reset => ir_out[15]~reg0.ACLR
reset => pc_inc_out[0]~reg0.ACLR
reset => pc_inc_out[1]~reg0.ACLR
reset => pc_inc_out[2]~reg0.ACLR
reset => pc_inc_out[3]~reg0.ACLR
reset => pc_inc_out[4]~reg0.ACLR
reset => pc_inc_out[5]~reg0.ACLR
reset => pc_inc_out[6]~reg0.ACLR
reset => pc_inc_out[7]~reg0.ACLR
reset => pc_inc_out[8]~reg0.ACLR
reset => pc_inc_out[9]~reg0.ACLR
reset => pc_inc_out[10]~reg0.ACLR
reset => pc_inc_out[11]~reg0.ACLR
reset => pc_inc_out[12]~reg0.ACLR
reset => pc_inc_out[13]~reg0.ACLR
reset => pc_inc_out[14]~reg0.ACLR
reset => pc_inc_out[15]~reg0.ACLR
ir_in[0] => reg_file:rf_block.ir[0]
ir_in[0] => ir_out[0]~reg0.DATAIN
ir_in[1] => reg_file:rf_block.ir[1]
ir_in[1] => ir_out[1]~reg0.DATAIN
ir_in[2] => reg_file:rf_block.ir[2]
ir_in[2] => ir_out[2]~reg0.DATAIN
ir_in[3] => reg_file:rf_block.ir[3]
ir_in[3] => ir_out[3]~reg0.DATAIN
ir_in[4] => reg_file:rf_block.ir[4]
ir_in[4] => ir_out[4]~reg0.DATAIN
ir_in[5] => reg_file:rf_block.ir[5]
ir_in[5] => ir_out[5]~reg0.DATAIN
ir_in[6] => reg_file:rf_block.ir[6]
ir_in[6] => ir_out[6]~reg0.DATAIN
ir_in[7] => reg_file:rf_block.ir[7]
ir_in[7] => ir_out[7]~reg0.DATAIN
ir_in[8] => reg_file:rf_block.ir[8]
ir_in[8] => ir_out[8]~reg0.DATAIN
ir_in[9] => reg_file:rf_block.ir[9]
ir_in[9] => ir_out[9]~reg0.DATAIN
ir_in[10] => reg_file:rf_block.ir[10]
ir_in[10] => ir_out[10]~reg0.DATAIN
ir_in[11] => reg_file:rf_block.ir[11]
ir_in[11] => ir_out[11]~reg0.DATAIN
ir_in[12] => reg_file:rf_block.ir[12]
ir_in[12] => ir_out[12]~reg0.DATAIN
ir_in[13] => reg_file:rf_block.ir[13]
ir_in[13] => ir_out[13]~reg0.DATAIN
ir_in[14] => reg_file:rf_block.ir[14]
ir_in[14] => ir_out[14]~reg0.DATAIN
ir_in[15] => reg_file:rf_block.ir[15]
ir_in[15] => ir_out[15]~reg0.DATAIN
se_in[0] => se_out[0]~reg0.DATAIN
se_in[1] => se_out[1]~reg0.DATAIN
se_in[2] => se_out[2]~reg0.DATAIN
se_in[3] => se_out[3]~reg0.DATAIN
se_in[4] => se_out[4]~reg0.DATAIN
se_in[5] => se_out[5]~reg0.DATAIN
se_in[6] => se_out[6]~reg0.DATAIN
se_in[7] => se_out[7]~reg0.DATAIN
se_in[8] => se_out[8]~reg0.DATAIN
se_in[9] => se_out[9]~reg0.DATAIN
se_in[10] => se_out[10]~reg0.DATAIN
se_in[11] => se_out[11]~reg0.DATAIN
se_in[12] => se_out[12]~reg0.DATAIN
se_in[13] => se_out[13]~reg0.DATAIN
se_in[14] => se_out[14]~reg0.DATAIN
se_in[15] => se_out[15]~reg0.DATAIN
se_plus_pc_in[0] => se_plus_pc_out[0]~reg0.DATAIN
se_plus_pc_in[1] => se_plus_pc_out[1]~reg0.DATAIN
se_plus_pc_in[2] => se_plus_pc_out[2]~reg0.DATAIN
se_plus_pc_in[3] => se_plus_pc_out[3]~reg0.DATAIN
se_plus_pc_in[4] => se_plus_pc_out[4]~reg0.DATAIN
se_plus_pc_in[5] => se_plus_pc_out[5]~reg0.DATAIN
se_plus_pc_in[6] => se_plus_pc_out[6]~reg0.DATAIN
se_plus_pc_in[7] => se_plus_pc_out[7]~reg0.DATAIN
se_plus_pc_in[8] => se_plus_pc_out[8]~reg0.DATAIN
se_plus_pc_in[9] => se_plus_pc_out[9]~reg0.DATAIN
se_plus_pc_in[10] => se_plus_pc_out[10]~reg0.DATAIN
se_plus_pc_in[11] => se_plus_pc_out[11]~reg0.DATAIN
se_plus_pc_in[12] => se_plus_pc_out[12]~reg0.DATAIN
se_plus_pc_in[13] => se_plus_pc_out[13]~reg0.DATAIN
se_plus_pc_in[14] => se_plus_pc_out[14]~reg0.DATAIN
se_plus_pc_in[15] => se_plus_pc_out[15]~reg0.DATAIN
ls_in[0] => ls_out[0]~reg0.DATAIN
ls_in[1] => ls_out[1]~reg0.DATAIN
ls_in[2] => ls_out[2]~reg0.DATAIN
ls_in[3] => ls_out[3]~reg0.DATAIN
ls_in[4] => ls_out[4]~reg0.DATAIN
ls_in[5] => ls_out[5]~reg0.DATAIN
ls_in[6] => ls_out[6]~reg0.DATAIN
ls_in[7] => ls_out[7]~reg0.DATAIN
ls_in[8] => ls_out[8]~reg0.DATAIN
ls_in[9] => ls_out[9]~reg0.DATAIN
ls_in[10] => ls_out[10]~reg0.DATAIN
ls_in[11] => ls_out[11]~reg0.DATAIN
ls_in[12] => ls_out[12]~reg0.DATAIN
ls_in[13] => ls_out[13]~reg0.DATAIN
ls_in[14] => ls_out[14]~reg0.DATAIN
ls_in[15] => ls_out[15]~reg0.DATAIN
pc_inc_in[0] => pc_inc_out[0]~reg0.DATAIN
pc_inc_in[1] => pc_inc_out[1]~reg0.DATAIN
pc_inc_in[2] => pc_inc_out[2]~reg0.DATAIN
pc_inc_in[3] => pc_inc_out[3]~reg0.DATAIN
pc_inc_in[4] => pc_inc_out[4]~reg0.DATAIN
pc_inc_in[5] => pc_inc_out[5]~reg0.DATAIN
pc_inc_in[6] => pc_inc_out[6]~reg0.DATAIN
pc_inc_in[7] => pc_inc_out[7]~reg0.DATAIN
pc_inc_in[8] => pc_inc_out[8]~reg0.DATAIN
pc_inc_in[9] => pc_inc_out[9]~reg0.DATAIN
pc_inc_in[10] => pc_inc_out[10]~reg0.DATAIN
pc_inc_in[11] => pc_inc_out[11]~reg0.DATAIN
pc_inc_in[12] => pc_inc_out[12]~reg0.DATAIN
pc_inc_in[13] => pc_inc_out[13]~reg0.DATAIN
pc_inc_in[14] => pc_inc_out[14]~reg0.DATAIN
pc_inc_in[15] => pc_inc_out[15]~reg0.DATAIN
d3_in[0] => reg_file:rf_block.d3[0]
d3_in[1] => reg_file:rf_block.d3[1]
d3_in[2] => reg_file:rf_block.d3[2]
d3_in[3] => reg_file:rf_block.d3[3]
d3_in[4] => reg_file:rf_block.d3[4]
d3_in[5] => reg_file:rf_block.d3[5]
d3_in[6] => reg_file:rf_block.d3[6]
d3_in[7] => reg_file:rf_block.d3[7]
d3_in[8] => reg_file:rf_block.d3[8]
d3_in[9] => reg_file:rf_block.d3[9]
d3_in[10] => reg_file:rf_block.d3[10]
d3_in[11] => reg_file:rf_block.d3[11]
d3_in[12] => reg_file:rf_block.d3[12]
d3_in[13] => reg_file:rf_block.d3[13]
d3_in[14] => reg_file:rf_block.d3[14]
d3_in[15] => reg_file:rf_block.d3[15]
ir_out[0] <= ir_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[1] <= ir_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[2] <= ir_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[3] <= ir_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[4] <= ir_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[5] <= ir_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[6] <= ir_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[7] <= ir_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[8] <= ir_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[9] <= ir_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[10] <= ir_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[11] <= ir_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[12] <= ir_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[13] <= ir_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[14] <= ir_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[15] <= ir_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[0] <= reg_file:rf_block.d1[0]
rf_d1_out[1] <= reg_file:rf_block.d1[1]
rf_d1_out[2] <= reg_file:rf_block.d1[2]
rf_d1_out[3] <= reg_file:rf_block.d1[3]
rf_d1_out[4] <= reg_file:rf_block.d1[4]
rf_d1_out[5] <= reg_file:rf_block.d1[5]
rf_d1_out[6] <= reg_file:rf_block.d1[6]
rf_d1_out[7] <= reg_file:rf_block.d1[7]
rf_d1_out[8] <= reg_file:rf_block.d1[8]
rf_d1_out[9] <= reg_file:rf_block.d1[9]
rf_d1_out[10] <= reg_file:rf_block.d1[10]
rf_d1_out[11] <= reg_file:rf_block.d1[11]
rf_d1_out[12] <= reg_file:rf_block.d1[12]
rf_d1_out[13] <= reg_file:rf_block.d1[13]
rf_d1_out[14] <= reg_file:rf_block.d1[14]
rf_d1_out[15] <= reg_file:rf_block.d1[15]
rf_d2_out[0] <= reg_file:rf_block.d2[0]
rf_d2_out[1] <= reg_file:rf_block.d2[1]
rf_d2_out[2] <= reg_file:rf_block.d2[2]
rf_d2_out[3] <= reg_file:rf_block.d2[3]
rf_d2_out[4] <= reg_file:rf_block.d2[4]
rf_d2_out[5] <= reg_file:rf_block.d2[5]
rf_d2_out[6] <= reg_file:rf_block.d2[6]
rf_d2_out[7] <= reg_file:rf_block.d2[7]
rf_d2_out[8] <= reg_file:rf_block.d2[8]
rf_d2_out[9] <= reg_file:rf_block.d2[9]
rf_d2_out[10] <= reg_file:rf_block.d2[10]
rf_d2_out[11] <= reg_file:rf_block.d2[11]
rf_d2_out[12] <= reg_file:rf_block.d2[12]
rf_d2_out[13] <= reg_file:rf_block.d2[13]
rf_d2_out[14] <= reg_file:rf_block.d2[14]
rf_d2_out[15] <= reg_file:rf_block.d2[15]
ls_out[0] <= ls_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[1] <= ls_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[2] <= ls_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[3] <= ls_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[4] <= ls_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[5] <= ls_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[6] <= ls_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[7] <= ls_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[8] <= ls_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[9] <= ls_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[10] <= ls_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[11] <= ls_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[12] <= ls_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[13] <= ls_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[14] <= ls_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[15] <= ls_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[0] <= se_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[1] <= se_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[2] <= se_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[3] <= se_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[4] <= se_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[5] <= se_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[6] <= se_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[7] <= se_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[8] <= se_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[9] <= se_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[10] <= se_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[11] <= se_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[12] <= se_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[13] <= se_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[14] <= se_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[15] <= se_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[0] <= se_plus_pc_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[1] <= se_plus_pc_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[2] <= se_plus_pc_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[3] <= se_plus_pc_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[4] <= se_plus_pc_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[5] <= se_plus_pc_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[6] <= se_plus_pc_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[7] <= se_plus_pc_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[8] <= se_plus_pc_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[9] <= se_plus_pc_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[10] <= se_plus_pc_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[11] <= se_plus_pc_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[12] <= se_plus_pc_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[13] <= se_plus_pc_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[14] <= se_plus_pc_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[15] <= se_plus_pc_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[0] <= pc_inc_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[1] <= pc_inc_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[2] <= pc_inc_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[3] <= pc_inc_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[4] <= pc_inc_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[5] <= pc_inc_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[6] <= pc_inc_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[7] <= pc_inc_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[8] <= pc_inc_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[9] <= pc_inc_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[10] <= pc_inc_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[11] <= pc_inc_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[12] <= pc_inc_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[13] <= pc_inc_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[14] <= pc_inc_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[15] <= pc_inc_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|rr:reg_read|reg_file:rf_block
CLK => r7[0].CLK
CLK => r7[1].CLK
CLK => r7[2].CLK
CLK => r7[3].CLK
CLK => r7[4].CLK
CLK => r7[5].CLK
CLK => r7[6].CLK
CLK => r7[7].CLK
CLK => r7[8].CLK
CLK => r7[9].CLK
CLK => r7[10].CLK
CLK => r7[11].CLK
CLK => r7[12].CLK
CLK => r7[13].CLK
CLK => r7[14].CLK
CLK => r7[15].CLK
CLK => r6[0].CLK
CLK => r6[1].CLK
CLK => r6[2].CLK
CLK => r6[3].CLK
CLK => r6[4].CLK
CLK => r6[5].CLK
CLK => r6[6].CLK
CLK => r6[7].CLK
CLK => r6[8].CLK
CLK => r6[9].CLK
CLK => r6[10].CLK
CLK => r6[11].CLK
CLK => r6[12].CLK
CLK => r6[13].CLK
CLK => r6[14].CLK
CLK => r6[15].CLK
CLK => r5[0].CLK
CLK => r5[1].CLK
CLK => r5[2].CLK
CLK => r5[3].CLK
CLK => r5[4].CLK
CLK => r5[5].CLK
CLK => r5[6].CLK
CLK => r5[7].CLK
CLK => r5[8].CLK
CLK => r5[9].CLK
CLK => r5[10].CLK
CLK => r5[11].CLK
CLK => r5[12].CLK
CLK => r5[13].CLK
CLK => r5[14].CLK
CLK => r5[15].CLK
CLK => r4[0].CLK
CLK => r4[1].CLK
CLK => r4[2].CLK
CLK => r4[3].CLK
CLK => r4[4].CLK
CLK => r4[5].CLK
CLK => r4[6].CLK
CLK => r4[7].CLK
CLK => r4[8].CLK
CLK => r4[9].CLK
CLK => r4[10].CLK
CLK => r4[11].CLK
CLK => r4[12].CLK
CLK => r4[13].CLK
CLK => r4[14].CLK
CLK => r4[15].CLK
CLK => r3[0].CLK
CLK => r3[1].CLK
CLK => r3[2].CLK
CLK => r3[3].CLK
CLK => r3[4].CLK
CLK => r3[5].CLK
CLK => r3[6].CLK
CLK => r3[7].CLK
CLK => r3[8].CLK
CLK => r3[9].CLK
CLK => r3[10].CLK
CLK => r3[11].CLK
CLK => r3[12].CLK
CLK => r3[13].CLK
CLK => r3[14].CLK
CLK => r3[15].CLK
CLK => r2[0].CLK
CLK => r2[1].CLK
CLK => r2[2].CLK
CLK => r2[3].CLK
CLK => r2[4].CLK
CLK => r2[5].CLK
CLK => r2[6].CLK
CLK => r2[7].CLK
CLK => r2[8].CLK
CLK => r2[9].CLK
CLK => r2[10].CLK
CLK => r2[11].CLK
CLK => r2[12].CLK
CLK => r2[13].CLK
CLK => r2[14].CLK
CLK => r2[15].CLK
CLK => r1[0].CLK
CLK => r1[1].CLK
CLK => r1[2].CLK
CLK => r1[3].CLK
CLK => r1[4].CLK
CLK => r1[5].CLK
CLK => r1[6].CLK
CLK => r1[7].CLK
CLK => r1[8].CLK
CLK => r1[9].CLK
CLK => r1[10].CLK
CLK => r1[11].CLK
CLK => r1[12].CLK
CLK => r1[13].CLK
CLK => r1[14].CLK
CLK => r1[15].CLK
CLK => r0[0].CLK
CLK => r0[1].CLK
CLK => r0[2].CLK
CLK => r0[3].CLK
CLK => r0[4].CLK
CLK => r0[5].CLK
CLK => r0[6].CLK
CLK => r0[7].CLK
CLK => r0[8].CLK
CLK => r0[9].CLK
CLK => r0[10].CLK
CLK => r0[11].CLK
CLK => r0[12].CLK
CLK => r0[13].CLK
CLK => r0[14].CLK
CLK => r0[15].CLK
reset => r7[0].ACLR
reset => r7[1].ACLR
reset => r7[2].ACLR
reset => r7[3].ACLR
reset => r7[4].ACLR
reset => r7[5].ACLR
reset => r7[6].ACLR
reset => r7[7].ACLR
reset => r7[8].ACLR
reset => r7[9].ACLR
reset => r7[10].ACLR
reset => r7[11].ACLR
reset => r7[12].ACLR
reset => r7[13].ACLR
reset => r7[14].ACLR
reset => r7[15].ACLR
reset => r6[0].ACLR
reset => r6[1].ACLR
reset => r6[2].ACLR
reset => r6[3].ACLR
reset => r6[4].ACLR
reset => r6[5].ACLR
reset => r6[6].ACLR
reset => r6[7].ACLR
reset => r6[8].ACLR
reset => r6[9].ACLR
reset => r6[10].ACLR
reset => r6[11].ACLR
reset => r6[12].ACLR
reset => r6[13].ACLR
reset => r6[14].ACLR
reset => r6[15].ACLR
reset => r5[0].ACLR
reset => r5[1].ACLR
reset => r5[2].ACLR
reset => r5[3].ACLR
reset => r5[4].ACLR
reset => r5[5].ACLR
reset => r5[6].ACLR
reset => r5[7].ACLR
reset => r5[8].ACLR
reset => r5[9].ACLR
reset => r5[10].ACLR
reset => r5[11].ACLR
reset => r5[12].ACLR
reset => r5[13].ACLR
reset => r5[14].ACLR
reset => r5[15].ACLR
reset => r4[0].ACLR
reset => r4[1].ACLR
reset => r4[2].ACLR
reset => r4[3].ACLR
reset => r4[4].ACLR
reset => r4[5].ACLR
reset => r4[6].ACLR
reset => r4[7].ACLR
reset => r4[8].ACLR
reset => r4[9].ACLR
reset => r4[10].ACLR
reset => r4[11].ACLR
reset => r4[12].ACLR
reset => r4[13].ACLR
reset => r4[14].ACLR
reset => r4[15].ACLR
reset => r3[0].ACLR
reset => r3[1].ACLR
reset => r3[2].ACLR
reset => r3[3].ACLR
reset => r3[4].ACLR
reset => r3[5].ACLR
reset => r3[6].ACLR
reset => r3[7].ACLR
reset => r3[8].ACLR
reset => r3[9].ACLR
reset => r3[10].ACLR
reset => r3[11].ACLR
reset => r3[12].ACLR
reset => r3[13].ACLR
reset => r3[14].ACLR
reset => r3[15].ACLR
reset => r2[0].ACLR
reset => r2[1].ACLR
reset => r2[2].ACLR
reset => r2[3].ACLR
reset => r2[4].ACLR
reset => r2[5].ACLR
reset => r2[6].ACLR
reset => r2[7].ACLR
reset => r2[8].ACLR
reset => r2[9].ACLR
reset => r2[10].ACLR
reset => r2[11].ACLR
reset => r2[12].ACLR
reset => r2[13].ACLR
reset => r2[14].ACLR
reset => r2[15].ACLR
reset => r1[0].ACLR
reset => r1[1].ACLR
reset => r1[2].ACLR
reset => r1[3].ACLR
reset => r1[4].ACLR
reset => r1[5].ACLR
reset => r1[6].ACLR
reset => r1[7].ACLR
reset => r1[8].ACLR
reset => r1[9].ACLR
reset => r1[10].ACLR
reset => r1[11].ACLR
reset => r1[12].ACLR
reset => r1[13].ACLR
reset => r1[14].ACLR
reset => r1[15].ACLR
reset => r0[0].ACLR
reset => r0[1].ACLR
reset => r0[2].ACLR
reset => r0[3].ACLR
reset => r0[4].ACLR
reset => r0[5].ACLR
reset => r0[6].ACLR
reset => r0[7].ACLR
reset => r0[8].ACLR
reset => r0[9].ACLR
reset => r0[10].ACLR
reset => r0[11].ACLR
reset => r0[12].ACLR
reset => r0[13].ACLR
reset => r0[14].ACLR
reset => r0[15].ACLR
ir[0] => ~NO_FANOUT~
ir[1] => ~NO_FANOUT~
ir[2] => ~NO_FANOUT~
ir[3] => a3[0].DATAB
ir[4] => a3[1].DATAB
ir[5] => a3[2].DATAB
ir[6] => Mux144.IN10
ir[6] => Mux145.IN10
ir[6] => Mux146.IN10
ir[6] => Mux147.IN10
ir[6] => Mux148.IN10
ir[6] => Mux149.IN10
ir[6] => Mux150.IN10
ir[6] => Mux151.IN10
ir[6] => Mux152.IN10
ir[6] => Mux153.IN10
ir[6] => Mux154.IN10
ir[6] => Mux155.IN10
ir[6] => Mux156.IN10
ir[6] => Mux157.IN10
ir[6] => Mux158.IN10
ir[6] => Mux159.IN10
ir[6] => a3[0].DATAA
ir[7] => Mux144.IN9
ir[7] => Mux145.IN9
ir[7] => Mux146.IN9
ir[7] => Mux147.IN9
ir[7] => Mux148.IN9
ir[7] => Mux149.IN9
ir[7] => Mux150.IN9
ir[7] => Mux151.IN9
ir[7] => Mux152.IN9
ir[7] => Mux153.IN9
ir[7] => Mux154.IN9
ir[7] => Mux155.IN9
ir[7] => Mux156.IN9
ir[7] => Mux157.IN9
ir[7] => Mux158.IN9
ir[7] => Mux159.IN9
ir[7] => a3[1].DATAA
ir[8] => Mux144.IN8
ir[8] => Mux145.IN8
ir[8] => Mux146.IN8
ir[8] => Mux147.IN8
ir[8] => Mux148.IN8
ir[8] => Mux149.IN8
ir[8] => Mux150.IN8
ir[8] => Mux151.IN8
ir[8] => Mux152.IN8
ir[8] => Mux153.IN8
ir[8] => Mux154.IN8
ir[8] => Mux155.IN8
ir[8] => Mux156.IN8
ir[8] => Mux157.IN8
ir[8] => Mux158.IN8
ir[8] => Mux159.IN8
ir[8] => a3[2].DATAA
ir[9] => Mux128.IN10
ir[9] => Mux129.IN10
ir[9] => Mux130.IN10
ir[9] => Mux131.IN10
ir[9] => Mux132.IN10
ir[9] => Mux133.IN10
ir[9] => Mux134.IN10
ir[9] => Mux135.IN10
ir[9] => Mux136.IN10
ir[9] => Mux137.IN10
ir[9] => Mux138.IN10
ir[9] => Mux139.IN10
ir[9] => Mux140.IN10
ir[9] => Mux141.IN10
ir[9] => Mux142.IN10
ir[9] => Mux143.IN10
ir[9] => a3[0].DATAB
ir[10] => Mux128.IN9
ir[10] => Mux129.IN9
ir[10] => Mux130.IN9
ir[10] => Mux131.IN9
ir[10] => Mux132.IN9
ir[10] => Mux133.IN9
ir[10] => Mux134.IN9
ir[10] => Mux135.IN9
ir[10] => Mux136.IN9
ir[10] => Mux137.IN9
ir[10] => Mux138.IN9
ir[10] => Mux139.IN9
ir[10] => Mux140.IN9
ir[10] => Mux141.IN9
ir[10] => Mux142.IN9
ir[10] => Mux143.IN9
ir[10] => a3[1].DATAB
ir[11] => Mux128.IN8
ir[11] => Mux129.IN8
ir[11] => Mux130.IN8
ir[11] => Mux131.IN8
ir[11] => Mux132.IN8
ir[11] => Mux133.IN8
ir[11] => Mux134.IN8
ir[11] => Mux135.IN8
ir[11] => Mux136.IN8
ir[11] => Mux137.IN8
ir[11] => Mux138.IN8
ir[11] => Mux139.IN8
ir[11] => Mux140.IN8
ir[11] => Mux141.IN8
ir[11] => Mux142.IN8
ir[11] => Mux143.IN8
ir[11] => a3[2].DATAB
ir[12] => Equal0.IN0
ir[12] => Equal1.IN3
ir[12] => Equal2.IN1
ir[12] => Equal3.IN2
ir[12] => Equal4.IN1
ir[12] => Equal5.IN3
ir[12] => Equal6.IN3
ir[13] => Equal0.IN3
ir[13] => Equal1.IN0
ir[13] => Equal2.IN0
ir[13] => Equal3.IN1
ir[13] => Equal4.IN3
ir[13] => Equal5.IN1
ir[13] => Equal6.IN2
ir[14] => Equal0.IN2
ir[14] => Equal1.IN2
ir[14] => Equal2.IN3
ir[14] => Equal3.IN0
ir[14] => Equal4.IN2
ir[14] => Equal5.IN2
ir[14] => Equal6.IN1
ir[15] => Equal0.IN1
ir[15] => Equal1.IN1
ir[15] => Equal2.IN2
ir[15] => Equal3.IN3
ir[15] => Equal4.IN0
ir[15] => Equal5.IN0
ir[15] => Equal6.IN0
d3[0] => Mux15.IN0
d3[0] => Mux31.IN0
d3[0] => Mux47.IN0
d3[0] => Mux63.IN0
d3[0] => Mux79.IN0
d3[0] => Mux95.IN0
d3[0] => Mux111.IN0
d3[0] => Mux127.IN0
d3[1] => Mux14.IN0
d3[1] => Mux30.IN0
d3[1] => Mux46.IN0
d3[1] => Mux62.IN0
d3[1] => Mux78.IN0
d3[1] => Mux94.IN0
d3[1] => Mux110.IN0
d3[1] => Mux126.IN0
d3[2] => Mux13.IN0
d3[2] => Mux29.IN0
d3[2] => Mux45.IN0
d3[2] => Mux61.IN0
d3[2] => Mux77.IN0
d3[2] => Mux93.IN0
d3[2] => Mux109.IN0
d3[2] => Mux125.IN0
d3[3] => Mux12.IN0
d3[3] => Mux28.IN0
d3[3] => Mux44.IN0
d3[3] => Mux60.IN0
d3[3] => Mux76.IN0
d3[3] => Mux92.IN0
d3[3] => Mux108.IN0
d3[3] => Mux124.IN0
d3[4] => Mux11.IN0
d3[4] => Mux27.IN0
d3[4] => Mux43.IN0
d3[4] => Mux59.IN0
d3[4] => Mux75.IN0
d3[4] => Mux91.IN0
d3[4] => Mux107.IN0
d3[4] => Mux123.IN0
d3[5] => Mux10.IN0
d3[5] => Mux26.IN0
d3[5] => Mux42.IN0
d3[5] => Mux58.IN0
d3[5] => Mux74.IN0
d3[5] => Mux90.IN0
d3[5] => Mux106.IN0
d3[5] => Mux122.IN0
d3[6] => Mux9.IN0
d3[6] => Mux25.IN0
d3[6] => Mux41.IN0
d3[6] => Mux57.IN0
d3[6] => Mux73.IN0
d3[6] => Mux89.IN0
d3[6] => Mux105.IN0
d3[6] => Mux121.IN0
d3[7] => Mux8.IN0
d3[7] => Mux24.IN0
d3[7] => Mux40.IN0
d3[7] => Mux56.IN0
d3[7] => Mux72.IN0
d3[7] => Mux88.IN0
d3[7] => Mux104.IN0
d3[7] => Mux120.IN0
d3[8] => Mux7.IN0
d3[8] => Mux23.IN0
d3[8] => Mux39.IN0
d3[8] => Mux55.IN0
d3[8] => Mux71.IN0
d3[8] => Mux87.IN0
d3[8] => Mux103.IN0
d3[8] => Mux119.IN0
d3[9] => Mux6.IN0
d3[9] => Mux22.IN0
d3[9] => Mux38.IN0
d3[9] => Mux54.IN0
d3[9] => Mux70.IN0
d3[9] => Mux86.IN0
d3[9] => Mux102.IN0
d3[9] => Mux118.IN0
d3[10] => Mux5.IN0
d3[10] => Mux21.IN0
d3[10] => Mux37.IN0
d3[10] => Mux53.IN0
d3[10] => Mux69.IN0
d3[10] => Mux85.IN0
d3[10] => Mux101.IN0
d3[10] => Mux117.IN0
d3[11] => Mux4.IN0
d3[11] => Mux20.IN0
d3[11] => Mux36.IN0
d3[11] => Mux52.IN0
d3[11] => Mux68.IN0
d3[11] => Mux84.IN0
d3[11] => Mux100.IN0
d3[11] => Mux116.IN0
d3[12] => Mux3.IN0
d3[12] => Mux19.IN0
d3[12] => Mux35.IN0
d3[12] => Mux51.IN0
d3[12] => Mux67.IN0
d3[12] => Mux83.IN0
d3[12] => Mux99.IN0
d3[12] => Mux115.IN0
d3[13] => Mux2.IN0
d3[13] => Mux18.IN0
d3[13] => Mux34.IN0
d3[13] => Mux50.IN0
d3[13] => Mux66.IN0
d3[13] => Mux82.IN0
d3[13] => Mux98.IN0
d3[13] => Mux114.IN0
d3[14] => Mux1.IN0
d3[14] => Mux17.IN0
d3[14] => Mux33.IN0
d3[14] => Mux49.IN0
d3[14] => Mux65.IN0
d3[14] => Mux81.IN0
d3[14] => Mux97.IN0
d3[14] => Mux113.IN0
d3[15] => Mux0.IN0
d3[15] => Mux16.IN0
d3[15] => Mux32.IN0
d3[15] => Mux48.IN0
d3[15] => Mux64.IN0
d3[15] => Mux80.IN0
d3[15] => Mux96.IN0
d3[15] => Mux112.IN0
d1[0] <= Mux143.DB_MAX_OUTPUT_PORT_TYPE
d1[1] <= Mux142.DB_MAX_OUTPUT_PORT_TYPE
d1[2] <= Mux141.DB_MAX_OUTPUT_PORT_TYPE
d1[3] <= Mux140.DB_MAX_OUTPUT_PORT_TYPE
d1[4] <= Mux139.DB_MAX_OUTPUT_PORT_TYPE
d1[5] <= Mux138.DB_MAX_OUTPUT_PORT_TYPE
d1[6] <= Mux137.DB_MAX_OUTPUT_PORT_TYPE
d1[7] <= Mux136.DB_MAX_OUTPUT_PORT_TYPE
d1[8] <= Mux135.DB_MAX_OUTPUT_PORT_TYPE
d1[9] <= Mux134.DB_MAX_OUTPUT_PORT_TYPE
d1[10] <= Mux133.DB_MAX_OUTPUT_PORT_TYPE
d1[11] <= Mux132.DB_MAX_OUTPUT_PORT_TYPE
d1[12] <= Mux131.DB_MAX_OUTPUT_PORT_TYPE
d1[13] <= Mux130.DB_MAX_OUTPUT_PORT_TYPE
d1[14] <= Mux129.DB_MAX_OUTPUT_PORT_TYPE
d1[15] <= Mux128.DB_MAX_OUTPUT_PORT_TYPE
d2[0] <= Mux159.DB_MAX_OUTPUT_PORT_TYPE
d2[1] <= Mux158.DB_MAX_OUTPUT_PORT_TYPE
d2[2] <= Mux157.DB_MAX_OUTPUT_PORT_TYPE
d2[3] <= Mux156.DB_MAX_OUTPUT_PORT_TYPE
d2[4] <= Mux155.DB_MAX_OUTPUT_PORT_TYPE
d2[5] <= Mux154.DB_MAX_OUTPUT_PORT_TYPE
d2[6] <= Mux153.DB_MAX_OUTPUT_PORT_TYPE
d2[7] <= Mux152.DB_MAX_OUTPUT_PORT_TYPE
d2[8] <= Mux151.DB_MAX_OUTPUT_PORT_TYPE
d2[9] <= Mux150.DB_MAX_OUTPUT_PORT_TYPE
d2[10] <= Mux149.DB_MAX_OUTPUT_PORT_TYPE
d2[11] <= Mux148.DB_MAX_OUTPUT_PORT_TYPE
d2[12] <= Mux147.DB_MAX_OUTPUT_PORT_TYPE
d2[13] <= Mux146.DB_MAX_OUTPUT_PORT_TYPE
d2[14] <= Mux145.DB_MAX_OUTPUT_PORT_TYPE
d2[15] <= Mux144.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg3:pip3
EN => reg_16:ir_reg.EN
EN => reg_16:pc_inc_reg.EN
EN => reg_16:rf_d1_reg.EN
EN => reg_16:rf_d2_reg.EN
EN => reg_16:ls_reg.EN
EN => reg_16:se_reg.EN
EN => reg_16:se_plus_pc_reg.EN
clk => reg_16:ir_reg.CLK
clk => reg_16:pc_inc_reg.CLK
clk => reg_16:rf_d1_reg.CLK
clk => reg_16:rf_d2_reg.CLK
clk => reg_16:ls_reg.CLK
clk => reg_16:se_reg.CLK
clk => reg_16:se_plus_pc_reg.CLK
reset => reg_16:ir_reg.reset
reset => reg_16:pc_inc_reg.reset
reset => reg_16:rf_d1_reg.reset
reset => reg_16:rf_d2_reg.reset
reset => reg_16:ls_reg.reset
reset => reg_16:se_reg.reset
reset => reg_16:se_plus_pc_reg.reset
ir_in[0] => reg_16:ir_reg.input[0]
ir_in[1] => reg_16:ir_reg.input[1]
ir_in[2] => reg_16:ir_reg.input[2]
ir_in[3] => reg_16:ir_reg.input[3]
ir_in[4] => reg_16:ir_reg.input[4]
ir_in[5] => reg_16:ir_reg.input[5]
ir_in[6] => reg_16:ir_reg.input[6]
ir_in[7] => reg_16:ir_reg.input[7]
ir_in[8] => reg_16:ir_reg.input[8]
ir_in[9] => reg_16:ir_reg.input[9]
ir_in[10] => reg_16:ir_reg.input[10]
ir_in[11] => reg_16:ir_reg.input[11]
ir_in[12] => reg_16:ir_reg.input[12]
ir_in[13] => reg_16:ir_reg.input[13]
ir_in[14] => reg_16:ir_reg.input[14]
ir_in[15] => reg_16:ir_reg.input[15]
rf_d1_in[0] => reg_16:rf_d1_reg.input[0]
rf_d1_in[1] => reg_16:rf_d1_reg.input[1]
rf_d1_in[2] => reg_16:rf_d1_reg.input[2]
rf_d1_in[3] => reg_16:rf_d1_reg.input[3]
rf_d1_in[4] => reg_16:rf_d1_reg.input[4]
rf_d1_in[5] => reg_16:rf_d1_reg.input[5]
rf_d1_in[6] => reg_16:rf_d1_reg.input[6]
rf_d1_in[7] => reg_16:rf_d1_reg.input[7]
rf_d1_in[8] => reg_16:rf_d1_reg.input[8]
rf_d1_in[9] => reg_16:rf_d1_reg.input[9]
rf_d1_in[10] => reg_16:rf_d1_reg.input[10]
rf_d1_in[11] => reg_16:rf_d1_reg.input[11]
rf_d1_in[12] => reg_16:rf_d1_reg.input[12]
rf_d1_in[13] => reg_16:rf_d1_reg.input[13]
rf_d1_in[14] => reg_16:rf_d1_reg.input[14]
rf_d1_in[15] => reg_16:rf_d1_reg.input[15]
rf_d2_in[0] => reg_16:rf_d2_reg.input[0]
rf_d2_in[1] => reg_16:rf_d2_reg.input[1]
rf_d2_in[2] => reg_16:rf_d2_reg.input[2]
rf_d2_in[3] => reg_16:rf_d2_reg.input[3]
rf_d2_in[4] => reg_16:rf_d2_reg.input[4]
rf_d2_in[5] => reg_16:rf_d2_reg.input[5]
rf_d2_in[6] => reg_16:rf_d2_reg.input[6]
rf_d2_in[7] => reg_16:rf_d2_reg.input[7]
rf_d2_in[8] => reg_16:rf_d2_reg.input[8]
rf_d2_in[9] => reg_16:rf_d2_reg.input[9]
rf_d2_in[10] => reg_16:rf_d2_reg.input[10]
rf_d2_in[11] => reg_16:rf_d2_reg.input[11]
rf_d2_in[12] => reg_16:rf_d2_reg.input[12]
rf_d2_in[13] => reg_16:rf_d2_reg.input[13]
rf_d2_in[14] => reg_16:rf_d2_reg.input[14]
rf_d2_in[15] => reg_16:rf_d2_reg.input[15]
ls_in[0] => reg_16:ls_reg.input[0]
ls_in[1] => reg_16:ls_reg.input[1]
ls_in[2] => reg_16:ls_reg.input[2]
ls_in[3] => reg_16:ls_reg.input[3]
ls_in[4] => reg_16:ls_reg.input[4]
ls_in[5] => reg_16:ls_reg.input[5]
ls_in[6] => reg_16:ls_reg.input[6]
ls_in[7] => reg_16:ls_reg.input[7]
ls_in[8] => reg_16:ls_reg.input[8]
ls_in[9] => reg_16:ls_reg.input[9]
ls_in[10] => reg_16:ls_reg.input[10]
ls_in[11] => reg_16:ls_reg.input[11]
ls_in[12] => reg_16:ls_reg.input[12]
ls_in[13] => reg_16:ls_reg.input[13]
ls_in[14] => reg_16:ls_reg.input[14]
ls_in[15] => reg_16:ls_reg.input[15]
se_in[0] => reg_16:se_reg.input[0]
se_in[1] => reg_16:se_reg.input[1]
se_in[2] => reg_16:se_reg.input[2]
se_in[3] => reg_16:se_reg.input[3]
se_in[4] => reg_16:se_reg.input[4]
se_in[5] => reg_16:se_reg.input[5]
se_in[6] => reg_16:se_reg.input[6]
se_in[7] => reg_16:se_reg.input[7]
se_in[8] => reg_16:se_reg.input[8]
se_in[9] => reg_16:se_reg.input[9]
se_in[10] => reg_16:se_reg.input[10]
se_in[11] => reg_16:se_reg.input[11]
se_in[12] => reg_16:se_reg.input[12]
se_in[13] => reg_16:se_reg.input[13]
se_in[14] => reg_16:se_reg.input[14]
se_in[15] => reg_16:se_reg.input[15]
se_plus_pc_in[0] => reg_16:se_plus_pc_reg.input[0]
se_plus_pc_in[1] => reg_16:se_plus_pc_reg.input[1]
se_plus_pc_in[2] => reg_16:se_plus_pc_reg.input[2]
se_plus_pc_in[3] => reg_16:se_plus_pc_reg.input[3]
se_plus_pc_in[4] => reg_16:se_plus_pc_reg.input[4]
se_plus_pc_in[5] => reg_16:se_plus_pc_reg.input[5]
se_plus_pc_in[6] => reg_16:se_plus_pc_reg.input[6]
se_plus_pc_in[7] => reg_16:se_plus_pc_reg.input[7]
se_plus_pc_in[8] => reg_16:se_plus_pc_reg.input[8]
se_plus_pc_in[9] => reg_16:se_plus_pc_reg.input[9]
se_plus_pc_in[10] => reg_16:se_plus_pc_reg.input[10]
se_plus_pc_in[11] => reg_16:se_plus_pc_reg.input[11]
se_plus_pc_in[12] => reg_16:se_plus_pc_reg.input[12]
se_plus_pc_in[13] => reg_16:se_plus_pc_reg.input[13]
se_plus_pc_in[14] => reg_16:se_plus_pc_reg.input[14]
se_plus_pc_in[15] => reg_16:se_plus_pc_reg.input[15]
pc_inc_in[0] => reg_16:pc_inc_reg.input[0]
pc_inc_in[1] => reg_16:pc_inc_reg.input[1]
pc_inc_in[2] => reg_16:pc_inc_reg.input[2]
pc_inc_in[3] => reg_16:pc_inc_reg.input[3]
pc_inc_in[4] => reg_16:pc_inc_reg.input[4]
pc_inc_in[5] => reg_16:pc_inc_reg.input[5]
pc_inc_in[6] => reg_16:pc_inc_reg.input[6]
pc_inc_in[7] => reg_16:pc_inc_reg.input[7]
pc_inc_in[8] => reg_16:pc_inc_reg.input[8]
pc_inc_in[9] => reg_16:pc_inc_reg.input[9]
pc_inc_in[10] => reg_16:pc_inc_reg.input[10]
pc_inc_in[11] => reg_16:pc_inc_reg.input[11]
pc_inc_in[12] => reg_16:pc_inc_reg.input[12]
pc_inc_in[13] => reg_16:pc_inc_reg.input[13]
pc_inc_in[14] => reg_16:pc_inc_reg.input[14]
pc_inc_in[15] => reg_16:pc_inc_reg.input[15]
ir_out[0] <= reg_16:ir_reg.output[0]
ir_out[1] <= reg_16:ir_reg.output[1]
ir_out[2] <= reg_16:ir_reg.output[2]
ir_out[3] <= reg_16:ir_reg.output[3]
ir_out[4] <= reg_16:ir_reg.output[4]
ir_out[5] <= reg_16:ir_reg.output[5]
ir_out[6] <= reg_16:ir_reg.output[6]
ir_out[7] <= reg_16:ir_reg.output[7]
ir_out[8] <= reg_16:ir_reg.output[8]
ir_out[9] <= reg_16:ir_reg.output[9]
ir_out[10] <= reg_16:ir_reg.output[10]
ir_out[11] <= reg_16:ir_reg.output[11]
ir_out[12] <= reg_16:ir_reg.output[12]
ir_out[13] <= reg_16:ir_reg.output[13]
ir_out[14] <= reg_16:ir_reg.output[14]
ir_out[15] <= reg_16:ir_reg.output[15]
rf_d1_out[0] <= reg_16:rf_d1_reg.output[0]
rf_d1_out[1] <= reg_16:rf_d1_reg.output[1]
rf_d1_out[2] <= reg_16:rf_d1_reg.output[2]
rf_d1_out[3] <= reg_16:rf_d1_reg.output[3]
rf_d1_out[4] <= reg_16:rf_d1_reg.output[4]
rf_d1_out[5] <= reg_16:rf_d1_reg.output[5]
rf_d1_out[6] <= reg_16:rf_d1_reg.output[6]
rf_d1_out[7] <= reg_16:rf_d1_reg.output[7]
rf_d1_out[8] <= reg_16:rf_d1_reg.output[8]
rf_d1_out[9] <= reg_16:rf_d1_reg.output[9]
rf_d1_out[10] <= reg_16:rf_d1_reg.output[10]
rf_d1_out[11] <= reg_16:rf_d1_reg.output[11]
rf_d1_out[12] <= reg_16:rf_d1_reg.output[12]
rf_d1_out[13] <= reg_16:rf_d1_reg.output[13]
rf_d1_out[14] <= reg_16:rf_d1_reg.output[14]
rf_d1_out[15] <= reg_16:rf_d1_reg.output[15]
rf_d2_out[0] <= reg_16:rf_d2_reg.output[0]
rf_d2_out[1] <= reg_16:rf_d2_reg.output[1]
rf_d2_out[2] <= reg_16:rf_d2_reg.output[2]
rf_d2_out[3] <= reg_16:rf_d2_reg.output[3]
rf_d2_out[4] <= reg_16:rf_d2_reg.output[4]
rf_d2_out[5] <= reg_16:rf_d2_reg.output[5]
rf_d2_out[6] <= reg_16:rf_d2_reg.output[6]
rf_d2_out[7] <= reg_16:rf_d2_reg.output[7]
rf_d2_out[8] <= reg_16:rf_d2_reg.output[8]
rf_d2_out[9] <= reg_16:rf_d2_reg.output[9]
rf_d2_out[10] <= reg_16:rf_d2_reg.output[10]
rf_d2_out[11] <= reg_16:rf_d2_reg.output[11]
rf_d2_out[12] <= reg_16:rf_d2_reg.output[12]
rf_d2_out[13] <= reg_16:rf_d2_reg.output[13]
rf_d2_out[14] <= reg_16:rf_d2_reg.output[14]
rf_d2_out[15] <= reg_16:rf_d2_reg.output[15]
ls_out[0] <= reg_16:ls_reg.output[0]
ls_out[1] <= reg_16:ls_reg.output[1]
ls_out[2] <= reg_16:ls_reg.output[2]
ls_out[3] <= reg_16:ls_reg.output[3]
ls_out[4] <= reg_16:ls_reg.output[4]
ls_out[5] <= reg_16:ls_reg.output[5]
ls_out[6] <= reg_16:ls_reg.output[6]
ls_out[7] <= reg_16:ls_reg.output[7]
ls_out[8] <= reg_16:ls_reg.output[8]
ls_out[9] <= reg_16:ls_reg.output[9]
ls_out[10] <= reg_16:ls_reg.output[10]
ls_out[11] <= reg_16:ls_reg.output[11]
ls_out[12] <= reg_16:ls_reg.output[12]
ls_out[13] <= reg_16:ls_reg.output[13]
ls_out[14] <= reg_16:ls_reg.output[14]
ls_out[15] <= reg_16:ls_reg.output[15]
se_out[0] <= reg_16:se_reg.output[0]
se_out[1] <= reg_16:se_reg.output[1]
se_out[2] <= reg_16:se_reg.output[2]
se_out[3] <= reg_16:se_reg.output[3]
se_out[4] <= reg_16:se_reg.output[4]
se_out[5] <= reg_16:se_reg.output[5]
se_out[6] <= reg_16:se_reg.output[6]
se_out[7] <= reg_16:se_reg.output[7]
se_out[8] <= reg_16:se_reg.output[8]
se_out[9] <= reg_16:se_reg.output[9]
se_out[10] <= reg_16:se_reg.output[10]
se_out[11] <= reg_16:se_reg.output[11]
se_out[12] <= reg_16:se_reg.output[12]
se_out[13] <= reg_16:se_reg.output[13]
se_out[14] <= reg_16:se_reg.output[14]
se_out[15] <= reg_16:se_reg.output[15]
se_plus_pc_out[0] <= reg_16:se_plus_pc_reg.output[0]
se_plus_pc_out[1] <= reg_16:se_plus_pc_reg.output[1]
se_plus_pc_out[2] <= reg_16:se_plus_pc_reg.output[2]
se_plus_pc_out[3] <= reg_16:se_plus_pc_reg.output[3]
se_plus_pc_out[4] <= reg_16:se_plus_pc_reg.output[4]
se_plus_pc_out[5] <= reg_16:se_plus_pc_reg.output[5]
se_plus_pc_out[6] <= reg_16:se_plus_pc_reg.output[6]
se_plus_pc_out[7] <= reg_16:se_plus_pc_reg.output[7]
se_plus_pc_out[8] <= reg_16:se_plus_pc_reg.output[8]
se_plus_pc_out[9] <= reg_16:se_plus_pc_reg.output[9]
se_plus_pc_out[10] <= reg_16:se_plus_pc_reg.output[10]
se_plus_pc_out[11] <= reg_16:se_plus_pc_reg.output[11]
se_plus_pc_out[12] <= reg_16:se_plus_pc_reg.output[12]
se_plus_pc_out[13] <= reg_16:se_plus_pc_reg.output[13]
se_plus_pc_out[14] <= reg_16:se_plus_pc_reg.output[14]
se_plus_pc_out[15] <= reg_16:se_plus_pc_reg.output[15]
pc_inc_out[0] <= reg_16:pc_inc_reg.output[0]
pc_inc_out[1] <= reg_16:pc_inc_reg.output[1]
pc_inc_out[2] <= reg_16:pc_inc_reg.output[2]
pc_inc_out[3] <= reg_16:pc_inc_reg.output[3]
pc_inc_out[4] <= reg_16:pc_inc_reg.output[4]
pc_inc_out[5] <= reg_16:pc_inc_reg.output[5]
pc_inc_out[6] <= reg_16:pc_inc_reg.output[6]
pc_inc_out[7] <= reg_16:pc_inc_reg.output[7]
pc_inc_out[8] <= reg_16:pc_inc_reg.output[8]
pc_inc_out[9] <= reg_16:pc_inc_reg.output[9]
pc_inc_out[10] <= reg_16:pc_inc_reg.output[10]
pc_inc_out[11] <= reg_16:pc_inc_reg.output[11]
pc_inc_out[12] <= reg_16:pc_inc_reg.output[12]
pc_inc_out[13] <= reg_16:pc_inc_reg.output[13]
pc_inc_out[14] <= reg_16:pc_inc_reg.output[14]
pc_inc_out[15] <= reg_16:pc_inc_reg.output[15]


|DUT|datapath:instance|pip_reg3:pip3|reg_16:ir_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg3:pip3|reg_16:pc_inc_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg3:pip3|reg_16:rf_d1_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg3:pip3|reg_16:rf_d2_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg3:pip3|reg_16:ls_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg3:pip3|reg_16:se_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg3:pip3|reg_16:se_plus_pc_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|ex:exe_stage
EN => cout_sig.LATCH_ENABLE
EN => zout_sig.LATCH_ENABLE
clk => alu:alu_block.clk
clk => alu_z_out~reg0.CLK
clk => alu_cy_out~reg0.CLK
clk => rf_d2_out[0]~reg0.CLK
clk => rf_d2_out[1]~reg0.CLK
clk => rf_d2_out[2]~reg0.CLK
clk => rf_d2_out[3]~reg0.CLK
clk => rf_d2_out[4]~reg0.CLK
clk => rf_d2_out[5]~reg0.CLK
clk => rf_d2_out[6]~reg0.CLK
clk => rf_d2_out[7]~reg0.CLK
clk => rf_d2_out[8]~reg0.CLK
clk => rf_d2_out[9]~reg0.CLK
clk => rf_d2_out[10]~reg0.CLK
clk => rf_d2_out[11]~reg0.CLK
clk => rf_d2_out[12]~reg0.CLK
clk => rf_d2_out[13]~reg0.CLK
clk => rf_d2_out[14]~reg0.CLK
clk => rf_d2_out[15]~reg0.CLK
clk => rf_d1_out[0]~reg0.CLK
clk => rf_d1_out[1]~reg0.CLK
clk => rf_d1_out[2]~reg0.CLK
clk => rf_d1_out[3]~reg0.CLK
clk => rf_d1_out[4]~reg0.CLK
clk => rf_d1_out[5]~reg0.CLK
clk => rf_d1_out[6]~reg0.CLK
clk => rf_d1_out[7]~reg0.CLK
clk => rf_d1_out[8]~reg0.CLK
clk => rf_d1_out[9]~reg0.CLK
clk => rf_d1_out[10]~reg0.CLK
clk => rf_d1_out[11]~reg0.CLK
clk => rf_d1_out[12]~reg0.CLK
clk => rf_d1_out[13]~reg0.CLK
clk => rf_d1_out[14]~reg0.CLK
clk => rf_d1_out[15]~reg0.CLK
clk => se_plus_pc_out[0]~reg0.CLK
clk => se_plus_pc_out[1]~reg0.CLK
clk => se_plus_pc_out[2]~reg0.CLK
clk => se_plus_pc_out[3]~reg0.CLK
clk => se_plus_pc_out[4]~reg0.CLK
clk => se_plus_pc_out[5]~reg0.CLK
clk => se_plus_pc_out[6]~reg0.CLK
clk => se_plus_pc_out[7]~reg0.CLK
clk => se_plus_pc_out[8]~reg0.CLK
clk => se_plus_pc_out[9]~reg0.CLK
clk => se_plus_pc_out[10]~reg0.CLK
clk => se_plus_pc_out[11]~reg0.CLK
clk => se_plus_pc_out[12]~reg0.CLK
clk => se_plus_pc_out[13]~reg0.CLK
clk => se_plus_pc_out[14]~reg0.CLK
clk => se_plus_pc_out[15]~reg0.CLK
clk => se_out[0]~reg0.CLK
clk => se_out[1]~reg0.CLK
clk => se_out[2]~reg0.CLK
clk => se_out[3]~reg0.CLK
clk => se_out[4]~reg0.CLK
clk => se_out[5]~reg0.CLK
clk => se_out[6]~reg0.CLK
clk => se_out[7]~reg0.CLK
clk => se_out[8]~reg0.CLK
clk => se_out[9]~reg0.CLK
clk => se_out[10]~reg0.CLK
clk => se_out[11]~reg0.CLK
clk => se_out[12]~reg0.CLK
clk => se_out[13]~reg0.CLK
clk => se_out[14]~reg0.CLK
clk => se_out[15]~reg0.CLK
clk => ls_out[0]~reg0.CLK
clk => ls_out[1]~reg0.CLK
clk => ls_out[2]~reg0.CLK
clk => ls_out[3]~reg0.CLK
clk => ls_out[4]~reg0.CLK
clk => ls_out[5]~reg0.CLK
clk => ls_out[6]~reg0.CLK
clk => ls_out[7]~reg0.CLK
clk => ls_out[8]~reg0.CLK
clk => ls_out[9]~reg0.CLK
clk => ls_out[10]~reg0.CLK
clk => ls_out[11]~reg0.CLK
clk => ls_out[12]~reg0.CLK
clk => ls_out[13]~reg0.CLK
clk => ls_out[14]~reg0.CLK
clk => ls_out[15]~reg0.CLK
clk => ir_out[0]~reg0.CLK
clk => ir_out[1]~reg0.CLK
clk => ir_out[2]~reg0.CLK
clk => ir_out[3]~reg0.CLK
clk => ir_out[4]~reg0.CLK
clk => ir_out[5]~reg0.CLK
clk => ir_out[6]~reg0.CLK
clk => ir_out[7]~reg0.CLK
clk => ir_out[8]~reg0.CLK
clk => ir_out[9]~reg0.CLK
clk => ir_out[10]~reg0.CLK
clk => ir_out[11]~reg0.CLK
clk => ir_out[12]~reg0.CLK
clk => ir_out[13]~reg0.CLK
clk => ir_out[14]~reg0.CLK
clk => ir_out[15]~reg0.CLK
clk => pc_inc_out[0]~reg0.CLK
clk => pc_inc_out[1]~reg0.CLK
clk => pc_inc_out[2]~reg0.CLK
clk => pc_inc_out[3]~reg0.CLK
clk => pc_inc_out[4]~reg0.CLK
clk => pc_inc_out[5]~reg0.CLK
clk => pc_inc_out[6]~reg0.CLK
clk => pc_inc_out[7]~reg0.CLK
clk => pc_inc_out[8]~reg0.CLK
clk => pc_inc_out[9]~reg0.CLK
clk => pc_inc_out[10]~reg0.CLK
clk => pc_inc_out[11]~reg0.CLK
clk => pc_inc_out[12]~reg0.CLK
clk => pc_inc_out[13]~reg0.CLK
clk => pc_inc_out[14]~reg0.CLK
clk => pc_inc_out[15]~reg0.CLK
reset => ~NO_FANOUT~
ir_in[0] => ir_out[0]~reg0.DATAIN
ir_in[0] => Shift1:shift1_block.cz[0]
ir_in[0] => alu:alu_block.cz[0]
ir_in[1] => ir_out[1]~reg0.DATAIN
ir_in[1] => Shift1:shift1_block.cz[1]
ir_in[1] => alu:alu_block.cz[1]
ir_in[2] => ir_out[2]~reg0.DATAIN
ir_in[3] => ir_out[3]~reg0.DATAIN
ir_in[4] => ir_out[4]~reg0.DATAIN
ir_in[5] => ir_out[5]~reg0.DATAIN
ir_in[6] => ir_out[6]~reg0.DATAIN
ir_in[7] => ir_out[7]~reg0.DATAIN
ir_in[8] => ir_out[8]~reg0.DATAIN
ir_in[9] => ir_out[9]~reg0.DATAIN
ir_in[10] => ir_out[10]~reg0.DATAIN
ir_in[11] => ir_out[11]~reg0.DATAIN
ir_in[12] => ir_out[12]~reg0.DATAIN
ir_in[12] => Shift1:shift1_block.opcode[0]
ir_in[12] => alu:alu_block.opcode[0]
ir_in[12] => Equal0.IN2
ir_in[12] => Equal1.IN3
ir_in[13] => ir_out[13]~reg0.DATAIN
ir_in[13] => Shift1:shift1_block.opcode[1]
ir_in[13] => alu:alu_block.opcode[1]
ir_in[13] => Equal0.IN1
ir_in[13] => Equal1.IN2
ir_in[14] => ir_out[14]~reg0.DATAIN
ir_in[14] => Shift1:shift1_block.opcode[2]
ir_in[14] => alu:alu_block.opcode[2]
ir_in[14] => Equal0.IN3
ir_in[14] => Equal1.IN1
ir_in[15] => ir_out[15]~reg0.DATAIN
ir_in[15] => Shift1:shift1_block.opcode[3]
ir_in[15] => alu:alu_block.opcode[3]
ir_in[15] => Equal0.IN0
ir_in[15] => Equal1.IN0
rf_d1_in[0] => alu:alu_block.input_1[0]
rf_d1_in[0] => rf_d1_out[0]~reg0.DATAIN
rf_d1_in[0] => eq:eq_block.eq1[0]
rf_d1_in[1] => alu:alu_block.input_1[1]
rf_d1_in[1] => rf_d1_out[1]~reg0.DATAIN
rf_d1_in[1] => eq:eq_block.eq1[1]
rf_d1_in[2] => alu:alu_block.input_1[2]
rf_d1_in[2] => rf_d1_out[2]~reg0.DATAIN
rf_d1_in[2] => eq:eq_block.eq1[2]
rf_d1_in[3] => alu:alu_block.input_1[3]
rf_d1_in[3] => rf_d1_out[3]~reg0.DATAIN
rf_d1_in[3] => eq:eq_block.eq1[3]
rf_d1_in[4] => alu:alu_block.input_1[4]
rf_d1_in[4] => rf_d1_out[4]~reg0.DATAIN
rf_d1_in[4] => eq:eq_block.eq1[4]
rf_d1_in[5] => alu:alu_block.input_1[5]
rf_d1_in[5] => rf_d1_out[5]~reg0.DATAIN
rf_d1_in[5] => eq:eq_block.eq1[5]
rf_d1_in[6] => alu:alu_block.input_1[6]
rf_d1_in[6] => rf_d1_out[6]~reg0.DATAIN
rf_d1_in[6] => eq:eq_block.eq1[6]
rf_d1_in[7] => alu:alu_block.input_1[7]
rf_d1_in[7] => rf_d1_out[7]~reg0.DATAIN
rf_d1_in[7] => eq:eq_block.eq1[7]
rf_d1_in[8] => alu:alu_block.input_1[8]
rf_d1_in[8] => rf_d1_out[8]~reg0.DATAIN
rf_d1_in[8] => eq:eq_block.eq1[8]
rf_d1_in[9] => alu:alu_block.input_1[9]
rf_d1_in[9] => rf_d1_out[9]~reg0.DATAIN
rf_d1_in[9] => eq:eq_block.eq1[9]
rf_d1_in[10] => alu:alu_block.input_1[10]
rf_d1_in[10] => rf_d1_out[10]~reg0.DATAIN
rf_d1_in[10] => eq:eq_block.eq1[10]
rf_d1_in[11] => alu:alu_block.input_1[11]
rf_d1_in[11] => rf_d1_out[11]~reg0.DATAIN
rf_d1_in[11] => eq:eq_block.eq1[11]
rf_d1_in[12] => alu:alu_block.input_1[12]
rf_d1_in[12] => rf_d1_out[12]~reg0.DATAIN
rf_d1_in[12] => eq:eq_block.eq1[12]
rf_d1_in[13] => alu:alu_block.input_1[13]
rf_d1_in[13] => rf_d1_out[13]~reg0.DATAIN
rf_d1_in[13] => eq:eq_block.eq1[13]
rf_d1_in[14] => alu:alu_block.input_1[14]
rf_d1_in[14] => rf_d1_out[14]~reg0.DATAIN
rf_d1_in[14] => eq:eq_block.eq1[14]
rf_d1_in[15] => alu:alu_block.input_1[15]
rf_d1_in[15] => rf_d1_out[15]~reg0.DATAIN
rf_d1_in[15] => eq:eq_block.eq1[15]
rf_d2_in[0] => Shift1:shift1_block.input[0]
rf_d2_in[0] => rf_d2_out[0]~reg0.DATAIN
rf_d2_in[0] => eq:eq_block.eq2[0]
rf_d2_in[1] => Shift1:shift1_block.input[1]
rf_d2_in[1] => rf_d2_out[1]~reg0.DATAIN
rf_d2_in[1] => eq:eq_block.eq2[1]
rf_d2_in[2] => Shift1:shift1_block.input[2]
rf_d2_in[2] => rf_d2_out[2]~reg0.DATAIN
rf_d2_in[2] => eq:eq_block.eq2[2]
rf_d2_in[3] => Shift1:shift1_block.input[3]
rf_d2_in[3] => rf_d2_out[3]~reg0.DATAIN
rf_d2_in[3] => eq:eq_block.eq2[3]
rf_d2_in[4] => Shift1:shift1_block.input[4]
rf_d2_in[4] => rf_d2_out[4]~reg0.DATAIN
rf_d2_in[4] => eq:eq_block.eq2[4]
rf_d2_in[5] => Shift1:shift1_block.input[5]
rf_d2_in[5] => rf_d2_out[5]~reg0.DATAIN
rf_d2_in[5] => eq:eq_block.eq2[5]
rf_d2_in[6] => Shift1:shift1_block.input[6]
rf_d2_in[6] => rf_d2_out[6]~reg0.DATAIN
rf_d2_in[6] => eq:eq_block.eq2[6]
rf_d2_in[7] => Shift1:shift1_block.input[7]
rf_d2_in[7] => rf_d2_out[7]~reg0.DATAIN
rf_d2_in[7] => eq:eq_block.eq2[7]
rf_d2_in[8] => Shift1:shift1_block.input[8]
rf_d2_in[8] => rf_d2_out[8]~reg0.DATAIN
rf_d2_in[8] => eq:eq_block.eq2[8]
rf_d2_in[9] => Shift1:shift1_block.input[9]
rf_d2_in[9] => rf_d2_out[9]~reg0.DATAIN
rf_d2_in[9] => eq:eq_block.eq2[9]
rf_d2_in[10] => Shift1:shift1_block.input[10]
rf_d2_in[10] => rf_d2_out[10]~reg0.DATAIN
rf_d2_in[10] => eq:eq_block.eq2[10]
rf_d2_in[11] => Shift1:shift1_block.input[11]
rf_d2_in[11] => rf_d2_out[11]~reg0.DATAIN
rf_d2_in[11] => eq:eq_block.eq2[11]
rf_d2_in[12] => Shift1:shift1_block.input[12]
rf_d2_in[12] => rf_d2_out[12]~reg0.DATAIN
rf_d2_in[12] => eq:eq_block.eq2[12]
rf_d2_in[13] => Shift1:shift1_block.input[13]
rf_d2_in[13] => rf_d2_out[13]~reg0.DATAIN
rf_d2_in[13] => eq:eq_block.eq2[13]
rf_d2_in[14] => Shift1:shift1_block.input[14]
rf_d2_in[14] => rf_d2_out[14]~reg0.DATAIN
rf_d2_in[14] => eq:eq_block.eq2[14]
rf_d2_in[15] => Shift1:shift1_block.input[15]
rf_d2_in[15] => rf_d2_out[15]~reg0.DATAIN
rf_d2_in[15] => eq:eq_block.eq2[15]
ls_in[0] => ls_out[0]~reg0.DATAIN
ls_in[1] => ls_out[1]~reg0.DATAIN
ls_in[2] => ls_out[2]~reg0.DATAIN
ls_in[3] => ls_out[3]~reg0.DATAIN
ls_in[4] => ls_out[4]~reg0.DATAIN
ls_in[5] => ls_out[5]~reg0.DATAIN
ls_in[6] => ls_out[6]~reg0.DATAIN
ls_in[7] => ls_out[7]~reg0.DATAIN
ls_in[8] => ls_out[8]~reg0.DATAIN
ls_in[9] => ls_out[9]~reg0.DATAIN
ls_in[10] => ls_out[10]~reg0.DATAIN
ls_in[11] => ls_out[11]~reg0.DATAIN
ls_in[12] => ls_out[12]~reg0.DATAIN
ls_in[13] => ls_out[13]~reg0.DATAIN
ls_in[14] => ls_out[14]~reg0.DATAIN
ls_in[15] => ls_out[15]~reg0.DATAIN
se_in[0] => alu_b_sig[0].DATAB
se_in[0] => se_out[0]~reg0.DATAIN
se_in[1] => alu_b_sig[1].DATAB
se_in[1] => se_out[1]~reg0.DATAIN
se_in[2] => alu_b_sig[2].DATAB
se_in[2] => se_out[2]~reg0.DATAIN
se_in[3] => alu_b_sig[3].DATAB
se_in[3] => se_out[3]~reg0.DATAIN
se_in[4] => alu_b_sig[4].DATAB
se_in[4] => se_out[4]~reg0.DATAIN
se_in[5] => alu_b_sig[5].DATAB
se_in[5] => se_out[5]~reg0.DATAIN
se_in[6] => alu_b_sig[6].DATAB
se_in[6] => se_out[6]~reg0.DATAIN
se_in[7] => alu_b_sig[7].DATAB
se_in[7] => se_out[7]~reg0.DATAIN
se_in[8] => alu_b_sig[8].DATAB
se_in[8] => se_out[8]~reg0.DATAIN
se_in[9] => alu_b_sig[9].DATAB
se_in[9] => se_out[9]~reg0.DATAIN
se_in[10] => alu_b_sig[10].DATAB
se_in[10] => se_out[10]~reg0.DATAIN
se_in[11] => alu_b_sig[11].DATAB
se_in[11] => se_out[11]~reg0.DATAIN
se_in[12] => alu_b_sig[12].DATAB
se_in[12] => se_out[12]~reg0.DATAIN
se_in[13] => alu_b_sig[13].DATAB
se_in[13] => se_out[13]~reg0.DATAIN
se_in[14] => alu_b_sig[14].DATAB
se_in[14] => se_out[14]~reg0.DATAIN
se_in[15] => alu_b_sig[15].DATAB
se_in[15] => se_out[15]~reg0.DATAIN
se_plus_pc_in[0] => eq:eq_block.eq4[0]
se_plus_pc_in[0] => se_plus_pc_out[0]~reg0.DATAIN
se_plus_pc_in[1] => eq:eq_block.eq4[1]
se_plus_pc_in[1] => se_plus_pc_out[1]~reg0.DATAIN
se_plus_pc_in[2] => eq:eq_block.eq4[2]
se_plus_pc_in[2] => se_plus_pc_out[2]~reg0.DATAIN
se_plus_pc_in[3] => eq:eq_block.eq4[3]
se_plus_pc_in[3] => se_plus_pc_out[3]~reg0.DATAIN
se_plus_pc_in[4] => eq:eq_block.eq4[4]
se_plus_pc_in[4] => se_plus_pc_out[4]~reg0.DATAIN
se_plus_pc_in[5] => eq:eq_block.eq4[5]
se_plus_pc_in[5] => se_plus_pc_out[5]~reg0.DATAIN
se_plus_pc_in[6] => eq:eq_block.eq4[6]
se_plus_pc_in[6] => se_plus_pc_out[6]~reg0.DATAIN
se_plus_pc_in[7] => eq:eq_block.eq4[7]
se_plus_pc_in[7] => se_plus_pc_out[7]~reg0.DATAIN
se_plus_pc_in[8] => eq:eq_block.eq4[8]
se_plus_pc_in[8] => se_plus_pc_out[8]~reg0.DATAIN
se_plus_pc_in[9] => eq:eq_block.eq4[9]
se_plus_pc_in[9] => se_plus_pc_out[9]~reg0.DATAIN
se_plus_pc_in[10] => eq:eq_block.eq4[10]
se_plus_pc_in[10] => se_plus_pc_out[10]~reg0.DATAIN
se_plus_pc_in[11] => eq:eq_block.eq4[11]
se_plus_pc_in[11] => se_plus_pc_out[11]~reg0.DATAIN
se_plus_pc_in[12] => eq:eq_block.eq4[12]
se_plus_pc_in[12] => se_plus_pc_out[12]~reg0.DATAIN
se_plus_pc_in[13] => eq:eq_block.eq4[13]
se_plus_pc_in[13] => se_plus_pc_out[13]~reg0.DATAIN
se_plus_pc_in[14] => eq:eq_block.eq4[14]
se_plus_pc_in[14] => se_plus_pc_out[14]~reg0.DATAIN
se_plus_pc_in[15] => eq:eq_block.eq4[15]
se_plus_pc_in[15] => se_plus_pc_out[15]~reg0.DATAIN
pc_inc_in[0] => eq:eq_block.eq3[0]
pc_inc_in[0] => pc_inc_out[0]~reg0.DATAIN
pc_inc_in[1] => eq:eq_block.eq3[1]
pc_inc_in[1] => pc_inc_out[1]~reg0.DATAIN
pc_inc_in[2] => eq:eq_block.eq3[2]
pc_inc_in[2] => pc_inc_out[2]~reg0.DATAIN
pc_inc_in[3] => eq:eq_block.eq3[3]
pc_inc_in[3] => pc_inc_out[3]~reg0.DATAIN
pc_inc_in[4] => eq:eq_block.eq3[4]
pc_inc_in[4] => pc_inc_out[4]~reg0.DATAIN
pc_inc_in[5] => eq:eq_block.eq3[5]
pc_inc_in[5] => pc_inc_out[5]~reg0.DATAIN
pc_inc_in[6] => eq:eq_block.eq3[6]
pc_inc_in[6] => pc_inc_out[6]~reg0.DATAIN
pc_inc_in[7] => eq:eq_block.eq3[7]
pc_inc_in[7] => pc_inc_out[7]~reg0.DATAIN
pc_inc_in[8] => eq:eq_block.eq3[8]
pc_inc_in[8] => pc_inc_out[8]~reg0.DATAIN
pc_inc_in[9] => eq:eq_block.eq3[9]
pc_inc_in[9] => pc_inc_out[9]~reg0.DATAIN
pc_inc_in[10] => eq:eq_block.eq3[10]
pc_inc_in[10] => pc_inc_out[10]~reg0.DATAIN
pc_inc_in[11] => eq:eq_block.eq3[11]
pc_inc_in[11] => pc_inc_out[11]~reg0.DATAIN
pc_inc_in[12] => eq:eq_block.eq3[12]
pc_inc_in[12] => pc_inc_out[12]~reg0.DATAIN
pc_inc_in[13] => eq:eq_block.eq3[13]
pc_inc_in[13] => pc_inc_out[13]~reg0.DATAIN
pc_inc_in[14] => eq:eq_block.eq3[14]
pc_inc_in[14] => pc_inc_out[14]~reg0.DATAIN
pc_inc_in[15] => eq:eq_block.eq3[15]
pc_inc_in[15] => pc_inc_out[15]~reg0.DATAIN
ir_out[0] <= ir_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[1] <= ir_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[2] <= ir_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[3] <= ir_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[4] <= ir_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[5] <= ir_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[6] <= ir_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[7] <= ir_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[8] <= ir_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[9] <= ir_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[10] <= ir_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[11] <= ir_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[12] <= ir_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[13] <= ir_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[14] <= ir_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[15] <= ir_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[0] <= alu_or_eq_out.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[1] <= alu_or_eq_out.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[2] <= alu_or_eq_out.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[3] <= alu_or_eq_out.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[4] <= alu_or_eq_out.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[5] <= alu_or_eq_out.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[6] <= alu_or_eq_out.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[7] <= alu_or_eq_out.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[8] <= alu_or_eq_out.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[9] <= alu_or_eq_out.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[10] <= alu_or_eq_out.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[11] <= alu_or_eq_out.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[12] <= alu_or_eq_out.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[13] <= alu_or_eq_out.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[14] <= alu_or_eq_out.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[15] <= alu_or_eq_out.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[0] <= rf_d1_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[1] <= rf_d1_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[2] <= rf_d1_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[3] <= rf_d1_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[4] <= rf_d1_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[5] <= rf_d1_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[6] <= rf_d1_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[7] <= rf_d1_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[8] <= rf_d1_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[9] <= rf_d1_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[10] <= rf_d1_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[11] <= rf_d1_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[12] <= rf_d1_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[13] <= rf_d1_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[14] <= rf_d1_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[15] <= rf_d1_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[0] <= rf_d2_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[1] <= rf_d2_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[2] <= rf_d2_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[3] <= rf_d2_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[4] <= rf_d2_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[5] <= rf_d2_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[6] <= rf_d2_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[7] <= rf_d2_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[8] <= rf_d2_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[9] <= rf_d2_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[10] <= rf_d2_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[11] <= rf_d2_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[12] <= rf_d2_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[13] <= rf_d2_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[14] <= rf_d2_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[15] <= rf_d2_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[0] <= ls_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[1] <= ls_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[2] <= ls_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[3] <= ls_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[4] <= ls_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[5] <= ls_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[6] <= ls_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[7] <= ls_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[8] <= ls_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[9] <= ls_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[10] <= ls_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[11] <= ls_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[12] <= ls_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[13] <= ls_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[14] <= ls_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[15] <= ls_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[0] <= se_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[1] <= se_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[2] <= se_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[3] <= se_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[4] <= se_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[5] <= se_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[6] <= se_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[7] <= se_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[8] <= se_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[9] <= se_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[10] <= se_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[11] <= se_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[12] <= se_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[13] <= se_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[14] <= se_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[15] <= se_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[0] <= se_plus_pc_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[1] <= se_plus_pc_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[2] <= se_plus_pc_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[3] <= se_plus_pc_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[4] <= se_plus_pc_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[5] <= se_plus_pc_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[6] <= se_plus_pc_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[7] <= se_plus_pc_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[8] <= se_plus_pc_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[9] <= se_plus_pc_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[10] <= se_plus_pc_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[11] <= se_plus_pc_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[12] <= se_plus_pc_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[13] <= se_plus_pc_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[14] <= se_plus_pc_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[15] <= se_plus_pc_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[0] <= pc_inc_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[1] <= pc_inc_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[2] <= pc_inc_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[3] <= pc_inc_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[4] <= pc_inc_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[5] <= pc_inc_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[6] <= pc_inc_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[7] <= pc_inc_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[8] <= pc_inc_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[9] <= pc_inc_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[10] <= pc_inc_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[11] <= pc_inc_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[12] <= pc_inc_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[13] <= pc_inc_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[14] <= pc_inc_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[15] <= pc_inc_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
alu_cy_out <= alu_cy_out~reg0.DB_MAX_OUTPUT_PORT_TYPE
alu_z_out <= alu_z_out~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|ex:exe_stage|Shift1:shift1_block
opcode[0] => Equal0.IN3
opcode[1] => Equal0.IN2
opcode[2] => Equal0.IN1
opcode[3] => Equal0.IN0
cz[0] => Equal1.IN1
cz[1] => Equal1.IN0
input[0] => output.DATAB
input[0] => output.DATAA
input[1] => output.DATAB
input[1] => output.DATAA
input[2] => output.DATAB
input[2] => output.DATAA
input[3] => output.DATAB
input[3] => output.DATAA
input[4] => output.DATAB
input[4] => output.DATAA
input[5] => output.DATAB
input[5] => output.DATAA
input[6] => output.DATAB
input[6] => output.DATAA
input[7] => output.DATAB
input[7] => output.DATAA
input[8] => output.DATAB
input[8] => output.DATAA
input[9] => output.DATAB
input[9] => output.DATAA
input[10] => output.DATAB
input[10] => output.DATAA
input[11] => output.DATAB
input[11] => output.DATAA
input[12] => output.DATAB
input[12] => output.DATAA
input[13] => output.DATAB
input[13] => output.DATAA
input[14] => output.DATAB
input[14] => output.DATAA
input[15] => output.DATAA
output[0] <= output.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|ex:exe_stage|alu:alu_block
opcode[0] => Equal0.IN3
opcode[0] => Equal3.IN0
opcode[0] => Equal6.IN3
opcode[0] => Equal7.IN2
opcode[1] => Equal0.IN0
opcode[1] => Equal3.IN3
opcode[1] => Equal6.IN2
opcode[1] => Equal7.IN1
opcode[2] => Equal0.IN2
opcode[2] => Equal3.IN2
opcode[2] => Equal6.IN1
opcode[2] => Equal7.IN3
opcode[3] => Equal0.IN1
opcode[3] => Equal3.IN1
opcode[3] => Equal6.IN0
opcode[3] => Equal7.IN0
cz[0] => Equal1.IN1
cz[0] => Equal2.IN0
cz[0] => Equal4.IN1
cz[0] => Equal5.IN1
cz[1] => Equal1.IN0
cz[1] => Equal2.IN1
cz[1] => Equal4.IN0
cz[1] => Equal5.IN0
input_1[0] => alu_out.IN0
input_1[0] => Add0.IN18
input_1[1] => alu_out.IN0
input_1[1] => Add0.IN17
input_1[2] => alu_out.IN0
input_1[2] => Add0.IN16
input_1[3] => alu_out.IN0
input_1[3] => Add0.IN15
input_1[4] => alu_out.IN0
input_1[4] => Add0.IN14
input_1[5] => alu_out.IN0
input_1[5] => Add0.IN13
input_1[6] => alu_out.IN0
input_1[6] => Add0.IN12
input_1[7] => alu_out.IN0
input_1[7] => Add0.IN11
input_1[8] => alu_out.IN0
input_1[8] => Add0.IN10
input_1[9] => alu_out.IN0
input_1[9] => Add0.IN9
input_1[10] => alu_out.IN0
input_1[10] => Add0.IN8
input_1[11] => alu_out.IN0
input_1[11] => Add0.IN7
input_1[12] => alu_out.IN0
input_1[12] => Add0.IN6
input_1[13] => alu_out.IN0
input_1[13] => Add0.IN5
input_1[14] => alu_out.IN0
input_1[14] => Add0.IN4
input_1[15] => alu_out.IN0
input_1[15] => Add0.IN3
input_2[0] => alu_out.IN1
input_2[0] => Add0.IN34
input_2[1] => alu_out.IN1
input_2[1] => Add0.IN33
input_2[2] => alu_out.IN1
input_2[2] => Add0.IN32
input_2[3] => alu_out.IN1
input_2[3] => Add0.IN31
input_2[4] => alu_out.IN1
input_2[4] => Add0.IN30
input_2[5] => alu_out.IN1
input_2[5] => Add0.IN29
input_2[6] => alu_out.IN1
input_2[6] => Add0.IN28
input_2[7] => alu_out.IN1
input_2[7] => Add0.IN27
input_2[8] => alu_out.IN1
input_2[8] => Add0.IN26
input_2[9] => alu_out.IN1
input_2[9] => Add0.IN25
input_2[10] => alu_out.IN1
input_2[10] => Add0.IN24
input_2[11] => alu_out.IN1
input_2[11] => Add0.IN23
input_2[12] => alu_out.IN1
input_2[12] => Add0.IN22
input_2[13] => alu_out.IN1
input_2[13] => Add0.IN21
input_2[14] => alu_out.IN1
input_2[14] => Add0.IN20
input_2[15] => alu_out.IN1
input_2[15] => Add0.IN19
output[0] <= alu_out[0].DB_MAX_OUTPUT_PORT_TYPE
output[1] <= alu_out[1].DB_MAX_OUTPUT_PORT_TYPE
output[2] <= alu_out[2].DB_MAX_OUTPUT_PORT_TYPE
output[3] <= alu_out[3].DB_MAX_OUTPUT_PORT_TYPE
output[4] <= alu_out[4].DB_MAX_OUTPUT_PORT_TYPE
output[5] <= alu_out[5].DB_MAX_OUTPUT_PORT_TYPE
output[6] <= alu_out[6].DB_MAX_OUTPUT_PORT_TYPE
output[7] <= alu_out[7].DB_MAX_OUTPUT_PORT_TYPE
output[8] <= alu_out[8].DB_MAX_OUTPUT_PORT_TYPE
output[9] <= alu_out[9].DB_MAX_OUTPUT_PORT_TYPE
output[10] <= alu_out[10].DB_MAX_OUTPUT_PORT_TYPE
output[11] <= alu_out[11].DB_MAX_OUTPUT_PORT_TYPE
output[12] <= alu_out[12].DB_MAX_OUTPUT_PORT_TYPE
output[13] <= alu_out[13].DB_MAX_OUTPUT_PORT_TYPE
output[14] <= alu_out[14].DB_MAX_OUTPUT_PORT_TYPE
output[15] <= alu_out[15].DB_MAX_OUTPUT_PORT_TYPE
CY <= CY.DB_MAX_OUTPUT_PORT_TYPE
Z <= Equal8.DB_MAX_OUTPUT_PORT_TYPE
Cin => alu1.IN1
Cin => alu1.IN1
Cin => CY.DATAA
Cin => CY.DATAB
Cin => CY.DATAB
Cin => CY.DATAB
Zin => alu1.IN1
Zin => alu1.IN1
clk => ~NO_FANOUT~


|DUT|datapath:instance|ex:exe_stage|eq:eq_block
eq1[0] => Equal0.IN15
eq1[1] => Equal0.IN14
eq1[2] => Equal0.IN13
eq1[3] => Equal0.IN12
eq1[4] => Equal0.IN11
eq1[5] => Equal0.IN10
eq1[6] => Equal0.IN9
eq1[7] => Equal0.IN8
eq1[8] => Equal0.IN7
eq1[9] => Equal0.IN6
eq1[10] => Equal0.IN5
eq1[11] => Equal0.IN4
eq1[12] => Equal0.IN3
eq1[13] => Equal0.IN2
eq1[14] => Equal0.IN1
eq1[15] => Equal0.IN0
eq2[0] => Equal0.IN31
eq2[1] => Equal0.IN30
eq2[2] => Equal0.IN29
eq2[3] => Equal0.IN28
eq2[4] => Equal0.IN27
eq2[5] => Equal0.IN26
eq2[6] => Equal0.IN25
eq2[7] => Equal0.IN24
eq2[8] => Equal0.IN23
eq2[9] => Equal0.IN22
eq2[10] => Equal0.IN21
eq2[11] => Equal0.IN20
eq2[12] => Equal0.IN19
eq2[13] => Equal0.IN18
eq2[14] => Equal0.IN17
eq2[15] => Equal0.IN16
eq3[0] => eq_out.DATAA
eq3[1] => eq_out.DATAA
eq3[2] => eq_out.DATAA
eq3[3] => eq_out.DATAA
eq3[4] => eq_out.DATAA
eq3[5] => eq_out.DATAA
eq3[6] => eq_out.DATAA
eq3[7] => eq_out.DATAA
eq3[8] => eq_out.DATAA
eq3[9] => eq_out.DATAA
eq3[10] => eq_out.DATAA
eq3[11] => eq_out.DATAA
eq3[12] => eq_out.DATAA
eq3[13] => eq_out.DATAA
eq3[14] => eq_out.DATAA
eq3[15] => eq_out.DATAA
eq4[0] => eq_out.DATAB
eq4[1] => eq_out.DATAB
eq4[2] => eq_out.DATAB
eq4[3] => eq_out.DATAB
eq4[4] => eq_out.DATAB
eq4[5] => eq_out.DATAB
eq4[6] => eq_out.DATAB
eq4[7] => eq_out.DATAB
eq4[8] => eq_out.DATAB
eq4[9] => eq_out.DATAB
eq4[10] => eq_out.DATAB
eq4[11] => eq_out.DATAB
eq4[12] => eq_out.DATAB
eq4[13] => eq_out.DATAB
eq4[14] => eq_out.DATAB
eq4[15] => eq_out.DATAB
eq_out[0] <= eq_out.DB_MAX_OUTPUT_PORT_TYPE
eq_out[1] <= eq_out.DB_MAX_OUTPUT_PORT_TYPE
eq_out[2] <= eq_out.DB_MAX_OUTPUT_PORT_TYPE
eq_out[3] <= eq_out.DB_MAX_OUTPUT_PORT_TYPE
eq_out[4] <= eq_out.DB_MAX_OUTPUT_PORT_TYPE
eq_out[5] <= eq_out.DB_MAX_OUTPUT_PORT_TYPE
eq_out[6] <= eq_out.DB_MAX_OUTPUT_PORT_TYPE
eq_out[7] <= eq_out.DB_MAX_OUTPUT_PORT_TYPE
eq_out[8] <= eq_out.DB_MAX_OUTPUT_PORT_TYPE
eq_out[9] <= eq_out.DB_MAX_OUTPUT_PORT_TYPE
eq_out[10] <= eq_out.DB_MAX_OUTPUT_PORT_TYPE
eq_out[11] <= eq_out.DB_MAX_OUTPUT_PORT_TYPE
eq_out[12] <= eq_out.DB_MAX_OUTPUT_PORT_TYPE
eq_out[13] <= eq_out.DB_MAX_OUTPUT_PORT_TYPE
eq_out[14] <= eq_out.DB_MAX_OUTPUT_PORT_TYPE
eq_out[15] <= eq_out.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg4:pip4
EN => reg_16:ir_reg.EN
EN => reg_16:alu_or_eq_reg.EN
EN => reg_16:pc_inc_reg.EN
EN => reg_16:rf_d1_reg.EN
EN => reg_16:rf_d2_reg.EN
EN => reg_16:ls_reg.EN
EN => reg_16:se_reg.EN
EN => reg_16:se_plus_pc_reg.EN
EN => reg_1:alu_cy_reg.EN
EN => reg_1:alu_z_reg.EN
alu_cy_in => reg_1:alu_cy_reg.input
alu_z_in => reg_1:alu_z_reg.input
clk => reg_16:ir_reg.CLK
clk => reg_16:alu_or_eq_reg.CLK
clk => reg_16:pc_inc_reg.CLK
clk => reg_16:rf_d1_reg.CLK
clk => reg_16:rf_d2_reg.CLK
clk => reg_16:ls_reg.CLK
clk => reg_16:se_reg.CLK
clk => reg_16:se_plus_pc_reg.CLK
clk => reg_1:alu_cy_reg.CLK
clk => reg_1:alu_z_reg.CLK
reset => reg_16:ir_reg.reset
reset => reg_16:alu_or_eq_reg.reset
reset => reg_16:pc_inc_reg.reset
reset => reg_16:rf_d1_reg.reset
reset => reg_16:rf_d2_reg.reset
reset => reg_16:ls_reg.reset
reset => reg_16:se_reg.reset
reset => reg_16:se_plus_pc_reg.reset
reset => reg_1:alu_cy_reg.reset
reset => reg_1:alu_z_reg.reset
ir_in[0] => reg_16:ir_reg.input[0]
ir_in[1] => reg_16:ir_reg.input[1]
ir_in[2] => reg_16:ir_reg.input[2]
ir_in[3] => reg_16:ir_reg.input[3]
ir_in[4] => reg_16:ir_reg.input[4]
ir_in[5] => reg_16:ir_reg.input[5]
ir_in[6] => reg_16:ir_reg.input[6]
ir_in[7] => reg_16:ir_reg.input[7]
ir_in[8] => reg_16:ir_reg.input[8]
ir_in[9] => reg_16:ir_reg.input[9]
ir_in[10] => reg_16:ir_reg.input[10]
ir_in[11] => reg_16:ir_reg.input[11]
ir_in[12] => reg_16:ir_reg.input[12]
ir_in[13] => reg_16:ir_reg.input[13]
ir_in[14] => reg_16:ir_reg.input[14]
ir_in[15] => reg_16:ir_reg.input[15]
alu_or_eq_in[0] => reg_16:alu_or_eq_reg.input[0]
alu_or_eq_in[1] => reg_16:alu_or_eq_reg.input[1]
alu_or_eq_in[2] => reg_16:alu_or_eq_reg.input[2]
alu_or_eq_in[3] => reg_16:alu_or_eq_reg.input[3]
alu_or_eq_in[4] => reg_16:alu_or_eq_reg.input[4]
alu_or_eq_in[5] => reg_16:alu_or_eq_reg.input[5]
alu_or_eq_in[6] => reg_16:alu_or_eq_reg.input[6]
alu_or_eq_in[7] => reg_16:alu_or_eq_reg.input[7]
alu_or_eq_in[8] => reg_16:alu_or_eq_reg.input[8]
alu_or_eq_in[9] => reg_16:alu_or_eq_reg.input[9]
alu_or_eq_in[10] => reg_16:alu_or_eq_reg.input[10]
alu_or_eq_in[11] => reg_16:alu_or_eq_reg.input[11]
alu_or_eq_in[12] => reg_16:alu_or_eq_reg.input[12]
alu_or_eq_in[13] => reg_16:alu_or_eq_reg.input[13]
alu_or_eq_in[14] => reg_16:alu_or_eq_reg.input[14]
alu_or_eq_in[15] => reg_16:alu_or_eq_reg.input[15]
rf_d1_in[0] => reg_16:rf_d1_reg.input[0]
rf_d1_in[1] => reg_16:rf_d1_reg.input[1]
rf_d1_in[2] => reg_16:rf_d1_reg.input[2]
rf_d1_in[3] => reg_16:rf_d1_reg.input[3]
rf_d1_in[4] => reg_16:rf_d1_reg.input[4]
rf_d1_in[5] => reg_16:rf_d1_reg.input[5]
rf_d1_in[6] => reg_16:rf_d1_reg.input[6]
rf_d1_in[7] => reg_16:rf_d1_reg.input[7]
rf_d1_in[8] => reg_16:rf_d1_reg.input[8]
rf_d1_in[9] => reg_16:rf_d1_reg.input[9]
rf_d1_in[10] => reg_16:rf_d1_reg.input[10]
rf_d1_in[11] => reg_16:rf_d1_reg.input[11]
rf_d1_in[12] => reg_16:rf_d1_reg.input[12]
rf_d1_in[13] => reg_16:rf_d1_reg.input[13]
rf_d1_in[14] => reg_16:rf_d1_reg.input[14]
rf_d1_in[15] => reg_16:rf_d1_reg.input[15]
rf_d2_in[0] => reg_16:rf_d2_reg.input[0]
rf_d2_in[1] => reg_16:rf_d2_reg.input[1]
rf_d2_in[2] => reg_16:rf_d2_reg.input[2]
rf_d2_in[3] => reg_16:rf_d2_reg.input[3]
rf_d2_in[4] => reg_16:rf_d2_reg.input[4]
rf_d2_in[5] => reg_16:rf_d2_reg.input[5]
rf_d2_in[6] => reg_16:rf_d2_reg.input[6]
rf_d2_in[7] => reg_16:rf_d2_reg.input[7]
rf_d2_in[8] => reg_16:rf_d2_reg.input[8]
rf_d2_in[9] => reg_16:rf_d2_reg.input[9]
rf_d2_in[10] => reg_16:rf_d2_reg.input[10]
rf_d2_in[11] => reg_16:rf_d2_reg.input[11]
rf_d2_in[12] => reg_16:rf_d2_reg.input[12]
rf_d2_in[13] => reg_16:rf_d2_reg.input[13]
rf_d2_in[14] => reg_16:rf_d2_reg.input[14]
rf_d2_in[15] => reg_16:rf_d2_reg.input[15]
ls_in[0] => reg_16:ls_reg.input[0]
ls_in[1] => reg_16:ls_reg.input[1]
ls_in[2] => reg_16:ls_reg.input[2]
ls_in[3] => reg_16:ls_reg.input[3]
ls_in[4] => reg_16:ls_reg.input[4]
ls_in[5] => reg_16:ls_reg.input[5]
ls_in[6] => reg_16:ls_reg.input[6]
ls_in[7] => reg_16:ls_reg.input[7]
ls_in[8] => reg_16:ls_reg.input[8]
ls_in[9] => reg_16:ls_reg.input[9]
ls_in[10] => reg_16:ls_reg.input[10]
ls_in[11] => reg_16:ls_reg.input[11]
ls_in[12] => reg_16:ls_reg.input[12]
ls_in[13] => reg_16:ls_reg.input[13]
ls_in[14] => reg_16:ls_reg.input[14]
ls_in[15] => reg_16:ls_reg.input[15]
se_in[0] => reg_16:se_reg.input[0]
se_in[1] => reg_16:se_reg.input[1]
se_in[2] => reg_16:se_reg.input[2]
se_in[3] => reg_16:se_reg.input[3]
se_in[4] => reg_16:se_reg.input[4]
se_in[5] => reg_16:se_reg.input[5]
se_in[6] => reg_16:se_reg.input[6]
se_in[7] => reg_16:se_reg.input[7]
se_in[8] => reg_16:se_reg.input[8]
se_in[9] => reg_16:se_reg.input[9]
se_in[10] => reg_16:se_reg.input[10]
se_in[11] => reg_16:se_reg.input[11]
se_in[12] => reg_16:se_reg.input[12]
se_in[13] => reg_16:se_reg.input[13]
se_in[14] => reg_16:se_reg.input[14]
se_in[15] => reg_16:se_reg.input[15]
se_plus_pc_in[0] => reg_16:se_plus_pc_reg.input[0]
se_plus_pc_in[1] => reg_16:se_plus_pc_reg.input[1]
se_plus_pc_in[2] => reg_16:se_plus_pc_reg.input[2]
se_plus_pc_in[3] => reg_16:se_plus_pc_reg.input[3]
se_plus_pc_in[4] => reg_16:se_plus_pc_reg.input[4]
se_plus_pc_in[5] => reg_16:se_plus_pc_reg.input[5]
se_plus_pc_in[6] => reg_16:se_plus_pc_reg.input[6]
se_plus_pc_in[7] => reg_16:se_plus_pc_reg.input[7]
se_plus_pc_in[8] => reg_16:se_plus_pc_reg.input[8]
se_plus_pc_in[9] => reg_16:se_plus_pc_reg.input[9]
se_plus_pc_in[10] => reg_16:se_plus_pc_reg.input[10]
se_plus_pc_in[11] => reg_16:se_plus_pc_reg.input[11]
se_plus_pc_in[12] => reg_16:se_plus_pc_reg.input[12]
se_plus_pc_in[13] => reg_16:se_plus_pc_reg.input[13]
se_plus_pc_in[14] => reg_16:se_plus_pc_reg.input[14]
se_plus_pc_in[15] => reg_16:se_plus_pc_reg.input[15]
pc_inc_in[0] => reg_16:pc_inc_reg.input[0]
pc_inc_in[1] => reg_16:pc_inc_reg.input[1]
pc_inc_in[2] => reg_16:pc_inc_reg.input[2]
pc_inc_in[3] => reg_16:pc_inc_reg.input[3]
pc_inc_in[4] => reg_16:pc_inc_reg.input[4]
pc_inc_in[5] => reg_16:pc_inc_reg.input[5]
pc_inc_in[6] => reg_16:pc_inc_reg.input[6]
pc_inc_in[7] => reg_16:pc_inc_reg.input[7]
pc_inc_in[8] => reg_16:pc_inc_reg.input[8]
pc_inc_in[9] => reg_16:pc_inc_reg.input[9]
pc_inc_in[10] => reg_16:pc_inc_reg.input[10]
pc_inc_in[11] => reg_16:pc_inc_reg.input[11]
pc_inc_in[12] => reg_16:pc_inc_reg.input[12]
pc_inc_in[13] => reg_16:pc_inc_reg.input[13]
pc_inc_in[14] => reg_16:pc_inc_reg.input[14]
pc_inc_in[15] => reg_16:pc_inc_reg.input[15]
ir_out[0] <= reg_16:ir_reg.output[0]
ir_out[1] <= reg_16:ir_reg.output[1]
ir_out[2] <= reg_16:ir_reg.output[2]
ir_out[3] <= reg_16:ir_reg.output[3]
ir_out[4] <= reg_16:ir_reg.output[4]
ir_out[5] <= reg_16:ir_reg.output[5]
ir_out[6] <= reg_16:ir_reg.output[6]
ir_out[7] <= reg_16:ir_reg.output[7]
ir_out[8] <= reg_16:ir_reg.output[8]
ir_out[9] <= reg_16:ir_reg.output[9]
ir_out[10] <= reg_16:ir_reg.output[10]
ir_out[11] <= reg_16:ir_reg.output[11]
ir_out[12] <= reg_16:ir_reg.output[12]
ir_out[13] <= reg_16:ir_reg.output[13]
ir_out[14] <= reg_16:ir_reg.output[14]
ir_out[15] <= reg_16:ir_reg.output[15]
alu_or_eq_out[0] <= reg_16:alu_or_eq_reg.output[0]
alu_or_eq_out[1] <= reg_16:alu_or_eq_reg.output[1]
alu_or_eq_out[2] <= reg_16:alu_or_eq_reg.output[2]
alu_or_eq_out[3] <= reg_16:alu_or_eq_reg.output[3]
alu_or_eq_out[4] <= reg_16:alu_or_eq_reg.output[4]
alu_or_eq_out[5] <= reg_16:alu_or_eq_reg.output[5]
alu_or_eq_out[6] <= reg_16:alu_or_eq_reg.output[6]
alu_or_eq_out[7] <= reg_16:alu_or_eq_reg.output[7]
alu_or_eq_out[8] <= reg_16:alu_or_eq_reg.output[8]
alu_or_eq_out[9] <= reg_16:alu_or_eq_reg.output[9]
alu_or_eq_out[10] <= reg_16:alu_or_eq_reg.output[10]
alu_or_eq_out[11] <= reg_16:alu_or_eq_reg.output[11]
alu_or_eq_out[12] <= reg_16:alu_or_eq_reg.output[12]
alu_or_eq_out[13] <= reg_16:alu_or_eq_reg.output[13]
alu_or_eq_out[14] <= reg_16:alu_or_eq_reg.output[14]
alu_or_eq_out[15] <= reg_16:alu_or_eq_reg.output[15]
rf_d1_out[0] <= reg_16:rf_d1_reg.output[0]
rf_d1_out[1] <= reg_16:rf_d1_reg.output[1]
rf_d1_out[2] <= reg_16:rf_d1_reg.output[2]
rf_d1_out[3] <= reg_16:rf_d1_reg.output[3]
rf_d1_out[4] <= reg_16:rf_d1_reg.output[4]
rf_d1_out[5] <= reg_16:rf_d1_reg.output[5]
rf_d1_out[6] <= reg_16:rf_d1_reg.output[6]
rf_d1_out[7] <= reg_16:rf_d1_reg.output[7]
rf_d1_out[8] <= reg_16:rf_d1_reg.output[8]
rf_d1_out[9] <= reg_16:rf_d1_reg.output[9]
rf_d1_out[10] <= reg_16:rf_d1_reg.output[10]
rf_d1_out[11] <= reg_16:rf_d1_reg.output[11]
rf_d1_out[12] <= reg_16:rf_d1_reg.output[12]
rf_d1_out[13] <= reg_16:rf_d1_reg.output[13]
rf_d1_out[14] <= reg_16:rf_d1_reg.output[14]
rf_d1_out[15] <= reg_16:rf_d1_reg.output[15]
rf_d2_out[0] <= reg_16:rf_d2_reg.output[0]
rf_d2_out[1] <= reg_16:rf_d2_reg.output[1]
rf_d2_out[2] <= reg_16:rf_d2_reg.output[2]
rf_d2_out[3] <= reg_16:rf_d2_reg.output[3]
rf_d2_out[4] <= reg_16:rf_d2_reg.output[4]
rf_d2_out[5] <= reg_16:rf_d2_reg.output[5]
rf_d2_out[6] <= reg_16:rf_d2_reg.output[6]
rf_d2_out[7] <= reg_16:rf_d2_reg.output[7]
rf_d2_out[8] <= reg_16:rf_d2_reg.output[8]
rf_d2_out[9] <= reg_16:rf_d2_reg.output[9]
rf_d2_out[10] <= reg_16:rf_d2_reg.output[10]
rf_d2_out[11] <= reg_16:rf_d2_reg.output[11]
rf_d2_out[12] <= reg_16:rf_d2_reg.output[12]
rf_d2_out[13] <= reg_16:rf_d2_reg.output[13]
rf_d2_out[14] <= reg_16:rf_d2_reg.output[14]
rf_d2_out[15] <= reg_16:rf_d2_reg.output[15]
ls_out[0] <= reg_16:ls_reg.output[0]
ls_out[1] <= reg_16:ls_reg.output[1]
ls_out[2] <= reg_16:ls_reg.output[2]
ls_out[3] <= reg_16:ls_reg.output[3]
ls_out[4] <= reg_16:ls_reg.output[4]
ls_out[5] <= reg_16:ls_reg.output[5]
ls_out[6] <= reg_16:ls_reg.output[6]
ls_out[7] <= reg_16:ls_reg.output[7]
ls_out[8] <= reg_16:ls_reg.output[8]
ls_out[9] <= reg_16:ls_reg.output[9]
ls_out[10] <= reg_16:ls_reg.output[10]
ls_out[11] <= reg_16:ls_reg.output[11]
ls_out[12] <= reg_16:ls_reg.output[12]
ls_out[13] <= reg_16:ls_reg.output[13]
ls_out[14] <= reg_16:ls_reg.output[14]
ls_out[15] <= reg_16:ls_reg.output[15]
se_out[0] <= reg_16:se_reg.output[0]
se_out[1] <= reg_16:se_reg.output[1]
se_out[2] <= reg_16:se_reg.output[2]
se_out[3] <= reg_16:se_reg.output[3]
se_out[4] <= reg_16:se_reg.output[4]
se_out[5] <= reg_16:se_reg.output[5]
se_out[6] <= reg_16:se_reg.output[6]
se_out[7] <= reg_16:se_reg.output[7]
se_out[8] <= reg_16:se_reg.output[8]
se_out[9] <= reg_16:se_reg.output[9]
se_out[10] <= reg_16:se_reg.output[10]
se_out[11] <= reg_16:se_reg.output[11]
se_out[12] <= reg_16:se_reg.output[12]
se_out[13] <= reg_16:se_reg.output[13]
se_out[14] <= reg_16:se_reg.output[14]
se_out[15] <= reg_16:se_reg.output[15]
se_plus_pc_out[0] <= reg_16:se_plus_pc_reg.output[0]
se_plus_pc_out[1] <= reg_16:se_plus_pc_reg.output[1]
se_plus_pc_out[2] <= reg_16:se_plus_pc_reg.output[2]
se_plus_pc_out[3] <= reg_16:se_plus_pc_reg.output[3]
se_plus_pc_out[4] <= reg_16:se_plus_pc_reg.output[4]
se_plus_pc_out[5] <= reg_16:se_plus_pc_reg.output[5]
se_plus_pc_out[6] <= reg_16:se_plus_pc_reg.output[6]
se_plus_pc_out[7] <= reg_16:se_plus_pc_reg.output[7]
se_plus_pc_out[8] <= reg_16:se_plus_pc_reg.output[8]
se_plus_pc_out[9] <= reg_16:se_plus_pc_reg.output[9]
se_plus_pc_out[10] <= reg_16:se_plus_pc_reg.output[10]
se_plus_pc_out[11] <= reg_16:se_plus_pc_reg.output[11]
se_plus_pc_out[12] <= reg_16:se_plus_pc_reg.output[12]
se_plus_pc_out[13] <= reg_16:se_plus_pc_reg.output[13]
se_plus_pc_out[14] <= reg_16:se_plus_pc_reg.output[14]
se_plus_pc_out[15] <= reg_16:se_plus_pc_reg.output[15]
pc_inc_out[0] <= reg_16:pc_inc_reg.output[0]
pc_inc_out[1] <= reg_16:pc_inc_reg.output[1]
pc_inc_out[2] <= reg_16:pc_inc_reg.output[2]
pc_inc_out[3] <= reg_16:pc_inc_reg.output[3]
pc_inc_out[4] <= reg_16:pc_inc_reg.output[4]
pc_inc_out[5] <= reg_16:pc_inc_reg.output[5]
pc_inc_out[6] <= reg_16:pc_inc_reg.output[6]
pc_inc_out[7] <= reg_16:pc_inc_reg.output[7]
pc_inc_out[8] <= reg_16:pc_inc_reg.output[8]
pc_inc_out[9] <= reg_16:pc_inc_reg.output[9]
pc_inc_out[10] <= reg_16:pc_inc_reg.output[10]
pc_inc_out[11] <= reg_16:pc_inc_reg.output[11]
pc_inc_out[12] <= reg_16:pc_inc_reg.output[12]
pc_inc_out[13] <= reg_16:pc_inc_reg.output[13]
pc_inc_out[14] <= reg_16:pc_inc_reg.output[14]
pc_inc_out[15] <= reg_16:pc_inc_reg.output[15]
alu_cy_out <= reg_1:alu_cy_reg.output
alu_z_out <= reg_1:alu_z_reg.output


|DUT|datapath:instance|pip_reg4:pip4|reg_16:ir_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg4:pip4|reg_16:alu_or_eq_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg4:pip4|reg_16:pc_inc_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg4:pip4|reg_16:rf_d1_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg4:pip4|reg_16:rf_d2_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg4:pip4|reg_16:ls_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg4:pip4|reg_16:se_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg4:pip4|reg_16:se_plus_pc_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg4:pip4|reg_1:alu_cy_reg
EN => output~reg0.ENA
reset => output~reg0.ACLR
CLK => output~reg0.CLK
input => output~reg0.DATAIN
output <= output~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg4:pip4|reg_1:alu_z_reg
EN => output~reg0.ENA
reset => output~reg0.ACLR
CLK => output~reg0.CLK
input => output~reg0.DATAIN
output <= output~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|MEM:mem_access
EN => alu_or_eq_out[0]~reg0.ENA
EN => pc_inc_out[15]~reg0.ENA
EN => pc_inc_out[14]~reg0.ENA
EN => pc_inc_out[13]~reg0.ENA
EN => pc_inc_out[12]~reg0.ENA
EN => pc_inc_out[11]~reg0.ENA
EN => pc_inc_out[10]~reg0.ENA
EN => pc_inc_out[9]~reg0.ENA
EN => pc_inc_out[8]~reg0.ENA
EN => pc_inc_out[7]~reg0.ENA
EN => pc_inc_out[6]~reg0.ENA
EN => pc_inc_out[5]~reg0.ENA
EN => pc_inc_out[4]~reg0.ENA
EN => pc_inc_out[3]~reg0.ENA
EN => pc_inc_out[2]~reg0.ENA
EN => pc_inc_out[1]~reg0.ENA
EN => pc_inc_out[0]~reg0.ENA
EN => ir_out[15]~reg0.ENA
EN => ir_out[14]~reg0.ENA
EN => ir_out[13]~reg0.ENA
EN => ir_out[12]~reg0.ENA
EN => ir_out[11]~reg0.ENA
EN => ir_out[10]~reg0.ENA
EN => ir_out[9]~reg0.ENA
EN => ir_out[8]~reg0.ENA
EN => ir_out[7]~reg0.ENA
EN => ir_out[6]~reg0.ENA
EN => ir_out[5]~reg0.ENA
EN => ir_out[4]~reg0.ENA
EN => ir_out[3]~reg0.ENA
EN => ir_out[2]~reg0.ENA
EN => ir_out[1]~reg0.ENA
EN => ir_out[0]~reg0.ENA
EN => ls_out[15]~reg0.ENA
EN => ls_out[14]~reg0.ENA
EN => ls_out[13]~reg0.ENA
EN => ls_out[12]~reg0.ENA
EN => ls_out[11]~reg0.ENA
EN => ls_out[10]~reg0.ENA
EN => ls_out[9]~reg0.ENA
EN => ls_out[8]~reg0.ENA
EN => ls_out[7]~reg0.ENA
EN => ls_out[6]~reg0.ENA
EN => ls_out[5]~reg0.ENA
EN => ls_out[4]~reg0.ENA
EN => ls_out[3]~reg0.ENA
EN => ls_out[2]~reg0.ENA
EN => ls_out[1]~reg0.ENA
EN => ls_out[0]~reg0.ENA
EN => se_out[15]~reg0.ENA
EN => se_out[14]~reg0.ENA
EN => se_out[13]~reg0.ENA
EN => se_out[12]~reg0.ENA
EN => se_out[11]~reg0.ENA
EN => se_out[10]~reg0.ENA
EN => se_out[9]~reg0.ENA
EN => se_out[8]~reg0.ENA
EN => se_out[7]~reg0.ENA
EN => se_out[6]~reg0.ENA
EN => se_out[5]~reg0.ENA
EN => se_out[4]~reg0.ENA
EN => se_out[3]~reg0.ENA
EN => se_out[2]~reg0.ENA
EN => se_out[1]~reg0.ENA
EN => se_out[0]~reg0.ENA
EN => se_plus_pc_out[15]~reg0.ENA
EN => se_plus_pc_out[14]~reg0.ENA
EN => se_plus_pc_out[13]~reg0.ENA
EN => se_plus_pc_out[12]~reg0.ENA
EN => se_plus_pc_out[11]~reg0.ENA
EN => se_plus_pc_out[10]~reg0.ENA
EN => se_plus_pc_out[9]~reg0.ENA
EN => se_plus_pc_out[8]~reg0.ENA
EN => se_plus_pc_out[7]~reg0.ENA
EN => se_plus_pc_out[6]~reg0.ENA
EN => se_plus_pc_out[5]~reg0.ENA
EN => se_plus_pc_out[4]~reg0.ENA
EN => se_plus_pc_out[3]~reg0.ENA
EN => se_plus_pc_out[2]~reg0.ENA
EN => se_plus_pc_out[1]~reg0.ENA
EN => se_plus_pc_out[0]~reg0.ENA
EN => rf_d1_out[15]~reg0.ENA
EN => rf_d1_out[14]~reg0.ENA
EN => rf_d1_out[13]~reg0.ENA
EN => rf_d1_out[12]~reg0.ENA
EN => rf_d1_out[11]~reg0.ENA
EN => rf_d1_out[10]~reg0.ENA
EN => rf_d1_out[9]~reg0.ENA
EN => rf_d1_out[8]~reg0.ENA
EN => rf_d1_out[7]~reg0.ENA
EN => rf_d1_out[6]~reg0.ENA
EN => rf_d1_out[5]~reg0.ENA
EN => rf_d1_out[4]~reg0.ENA
EN => rf_d1_out[3]~reg0.ENA
EN => rf_d1_out[2]~reg0.ENA
EN => rf_d1_out[1]~reg0.ENA
EN => rf_d1_out[0]~reg0.ENA
EN => rf_d2_out[15]~reg0.ENA
EN => rf_d2_out[14]~reg0.ENA
EN => rf_d2_out[13]~reg0.ENA
EN => rf_d2_out[12]~reg0.ENA
EN => rf_d2_out[11]~reg0.ENA
EN => rf_d2_out[10]~reg0.ENA
EN => rf_d2_out[9]~reg0.ENA
EN => rf_d2_out[8]~reg0.ENA
EN => rf_d2_out[7]~reg0.ENA
EN => rf_d2_out[6]~reg0.ENA
EN => rf_d2_out[5]~reg0.ENA
EN => rf_d2_out[4]~reg0.ENA
EN => rf_d2_out[3]~reg0.ENA
EN => rf_d2_out[2]~reg0.ENA
EN => rf_d2_out[1]~reg0.ENA
EN => rf_d2_out[0]~reg0.ENA
EN => alu_cy_out~reg0.ENA
EN => alu_z_out~reg0.ENA
EN => alu_or_eq_out[15]~reg0.ENA
EN => alu_or_eq_out[14]~reg0.ENA
EN => alu_or_eq_out[13]~reg0.ENA
EN => alu_or_eq_out[12]~reg0.ENA
EN => alu_or_eq_out[11]~reg0.ENA
EN => alu_or_eq_out[10]~reg0.ENA
EN => alu_or_eq_out[9]~reg0.ENA
EN => alu_or_eq_out[8]~reg0.ENA
EN => alu_or_eq_out[7]~reg0.ENA
EN => alu_or_eq_out[6]~reg0.ENA
EN => alu_or_eq_out[5]~reg0.ENA
EN => alu_or_eq_out[4]~reg0.ENA
EN => alu_or_eq_out[3]~reg0.ENA
EN => alu_or_eq_out[2]~reg0.ENA
EN => alu_or_eq_out[1]~reg0.ENA
alu_cy_in => alu_cy_out~reg0.DATAIN
alu_z_in => alu_z_out~reg0.DATAIN
clk => data_mem:data_mem_block.clk
clk => alu_or_eq_out[0]~reg0.CLK
clk => alu_or_eq_out[1]~reg0.CLK
clk => alu_or_eq_out[2]~reg0.CLK
clk => alu_or_eq_out[3]~reg0.CLK
clk => alu_or_eq_out[4]~reg0.CLK
clk => alu_or_eq_out[5]~reg0.CLK
clk => alu_or_eq_out[6]~reg0.CLK
clk => alu_or_eq_out[7]~reg0.CLK
clk => alu_or_eq_out[8]~reg0.CLK
clk => alu_or_eq_out[9]~reg0.CLK
clk => alu_or_eq_out[10]~reg0.CLK
clk => alu_or_eq_out[11]~reg0.CLK
clk => alu_or_eq_out[12]~reg0.CLK
clk => alu_or_eq_out[13]~reg0.CLK
clk => alu_or_eq_out[14]~reg0.CLK
clk => alu_or_eq_out[15]~reg0.CLK
clk => alu_z_out~reg0.CLK
clk => alu_cy_out~reg0.CLK
clk => rf_d2_out[0]~reg0.CLK
clk => rf_d2_out[1]~reg0.CLK
clk => rf_d2_out[2]~reg0.CLK
clk => rf_d2_out[3]~reg0.CLK
clk => rf_d2_out[4]~reg0.CLK
clk => rf_d2_out[5]~reg0.CLK
clk => rf_d2_out[6]~reg0.CLK
clk => rf_d2_out[7]~reg0.CLK
clk => rf_d2_out[8]~reg0.CLK
clk => rf_d2_out[9]~reg0.CLK
clk => rf_d2_out[10]~reg0.CLK
clk => rf_d2_out[11]~reg0.CLK
clk => rf_d2_out[12]~reg0.CLK
clk => rf_d2_out[13]~reg0.CLK
clk => rf_d2_out[14]~reg0.CLK
clk => rf_d2_out[15]~reg0.CLK
clk => rf_d1_out[0]~reg0.CLK
clk => rf_d1_out[1]~reg0.CLK
clk => rf_d1_out[2]~reg0.CLK
clk => rf_d1_out[3]~reg0.CLK
clk => rf_d1_out[4]~reg0.CLK
clk => rf_d1_out[5]~reg0.CLK
clk => rf_d1_out[6]~reg0.CLK
clk => rf_d1_out[7]~reg0.CLK
clk => rf_d1_out[8]~reg0.CLK
clk => rf_d1_out[9]~reg0.CLK
clk => rf_d1_out[10]~reg0.CLK
clk => rf_d1_out[11]~reg0.CLK
clk => rf_d1_out[12]~reg0.CLK
clk => rf_d1_out[13]~reg0.CLK
clk => rf_d1_out[14]~reg0.CLK
clk => rf_d1_out[15]~reg0.CLK
clk => se_plus_pc_out[0]~reg0.CLK
clk => se_plus_pc_out[1]~reg0.CLK
clk => se_plus_pc_out[2]~reg0.CLK
clk => se_plus_pc_out[3]~reg0.CLK
clk => se_plus_pc_out[4]~reg0.CLK
clk => se_plus_pc_out[5]~reg0.CLK
clk => se_plus_pc_out[6]~reg0.CLK
clk => se_plus_pc_out[7]~reg0.CLK
clk => se_plus_pc_out[8]~reg0.CLK
clk => se_plus_pc_out[9]~reg0.CLK
clk => se_plus_pc_out[10]~reg0.CLK
clk => se_plus_pc_out[11]~reg0.CLK
clk => se_plus_pc_out[12]~reg0.CLK
clk => se_plus_pc_out[13]~reg0.CLK
clk => se_plus_pc_out[14]~reg0.CLK
clk => se_plus_pc_out[15]~reg0.CLK
clk => se_out[0]~reg0.CLK
clk => se_out[1]~reg0.CLK
clk => se_out[2]~reg0.CLK
clk => se_out[3]~reg0.CLK
clk => se_out[4]~reg0.CLK
clk => se_out[5]~reg0.CLK
clk => se_out[6]~reg0.CLK
clk => se_out[7]~reg0.CLK
clk => se_out[8]~reg0.CLK
clk => se_out[9]~reg0.CLK
clk => se_out[10]~reg0.CLK
clk => se_out[11]~reg0.CLK
clk => se_out[12]~reg0.CLK
clk => se_out[13]~reg0.CLK
clk => se_out[14]~reg0.CLK
clk => se_out[15]~reg0.CLK
clk => ls_out[0]~reg0.CLK
clk => ls_out[1]~reg0.CLK
clk => ls_out[2]~reg0.CLK
clk => ls_out[3]~reg0.CLK
clk => ls_out[4]~reg0.CLK
clk => ls_out[5]~reg0.CLK
clk => ls_out[6]~reg0.CLK
clk => ls_out[7]~reg0.CLK
clk => ls_out[8]~reg0.CLK
clk => ls_out[9]~reg0.CLK
clk => ls_out[10]~reg0.CLK
clk => ls_out[11]~reg0.CLK
clk => ls_out[12]~reg0.CLK
clk => ls_out[13]~reg0.CLK
clk => ls_out[14]~reg0.CLK
clk => ls_out[15]~reg0.CLK
clk => ir_out[0]~reg0.CLK
clk => ir_out[1]~reg0.CLK
clk => ir_out[2]~reg0.CLK
clk => ir_out[3]~reg0.CLK
clk => ir_out[4]~reg0.CLK
clk => ir_out[5]~reg0.CLK
clk => ir_out[6]~reg0.CLK
clk => ir_out[7]~reg0.CLK
clk => ir_out[8]~reg0.CLK
clk => ir_out[9]~reg0.CLK
clk => ir_out[10]~reg0.CLK
clk => ir_out[11]~reg0.CLK
clk => ir_out[12]~reg0.CLK
clk => ir_out[13]~reg0.CLK
clk => ir_out[14]~reg0.CLK
clk => ir_out[15]~reg0.CLK
clk => pc_inc_out[0]~reg0.CLK
clk => pc_inc_out[1]~reg0.CLK
clk => pc_inc_out[2]~reg0.CLK
clk => pc_inc_out[3]~reg0.CLK
clk => pc_inc_out[4]~reg0.CLK
clk => pc_inc_out[5]~reg0.CLK
clk => pc_inc_out[6]~reg0.CLK
clk => pc_inc_out[7]~reg0.CLK
clk => pc_inc_out[8]~reg0.CLK
clk => pc_inc_out[9]~reg0.CLK
clk => pc_inc_out[10]~reg0.CLK
clk => pc_inc_out[11]~reg0.CLK
clk => pc_inc_out[12]~reg0.CLK
clk => pc_inc_out[13]~reg0.CLK
clk => pc_inc_out[14]~reg0.CLK
clk => pc_inc_out[15]~reg0.CLK
reset => alu_or_eq_out[0]~reg0.ACLR
reset => alu_or_eq_out[1]~reg0.ACLR
reset => alu_or_eq_out[2]~reg0.ACLR
reset => alu_or_eq_out[3]~reg0.ACLR
reset => alu_or_eq_out[4]~reg0.ACLR
reset => alu_or_eq_out[5]~reg0.ACLR
reset => alu_or_eq_out[6]~reg0.ACLR
reset => alu_or_eq_out[7]~reg0.ACLR
reset => alu_or_eq_out[8]~reg0.ACLR
reset => alu_or_eq_out[9]~reg0.ACLR
reset => alu_or_eq_out[10]~reg0.ACLR
reset => alu_or_eq_out[11]~reg0.ACLR
reset => alu_or_eq_out[12]~reg0.ACLR
reset => alu_or_eq_out[13]~reg0.ACLR
reset => alu_or_eq_out[14]~reg0.ACLR
reset => alu_or_eq_out[15]~reg0.ACLR
reset => alu_z_out~reg0.ACLR
reset => alu_cy_out~reg0.ACLR
reset => rf_d2_out[0]~reg0.ACLR
reset => rf_d2_out[1]~reg0.ACLR
reset => rf_d2_out[2]~reg0.ACLR
reset => rf_d2_out[3]~reg0.ACLR
reset => rf_d2_out[4]~reg0.ACLR
reset => rf_d2_out[5]~reg0.ACLR
reset => rf_d2_out[6]~reg0.ACLR
reset => rf_d2_out[7]~reg0.ACLR
reset => rf_d2_out[8]~reg0.ACLR
reset => rf_d2_out[9]~reg0.ACLR
reset => rf_d2_out[10]~reg0.ACLR
reset => rf_d2_out[11]~reg0.ACLR
reset => rf_d2_out[12]~reg0.ACLR
reset => rf_d2_out[13]~reg0.ACLR
reset => rf_d2_out[14]~reg0.ACLR
reset => rf_d2_out[15]~reg0.ACLR
reset => rf_d1_out[0]~reg0.ACLR
reset => rf_d1_out[1]~reg0.ACLR
reset => rf_d1_out[2]~reg0.ACLR
reset => rf_d1_out[3]~reg0.ACLR
reset => rf_d1_out[4]~reg0.ACLR
reset => rf_d1_out[5]~reg0.ACLR
reset => rf_d1_out[6]~reg0.ACLR
reset => rf_d1_out[7]~reg0.ACLR
reset => rf_d1_out[8]~reg0.ACLR
reset => rf_d1_out[9]~reg0.ACLR
reset => rf_d1_out[10]~reg0.ACLR
reset => rf_d1_out[11]~reg0.ACLR
reset => rf_d1_out[12]~reg0.ACLR
reset => rf_d1_out[13]~reg0.ACLR
reset => rf_d1_out[14]~reg0.ACLR
reset => rf_d1_out[15]~reg0.ACLR
reset => se_plus_pc_out[0]~reg0.ACLR
reset => se_plus_pc_out[1]~reg0.ACLR
reset => se_plus_pc_out[2]~reg0.ACLR
reset => se_plus_pc_out[3]~reg0.ACLR
reset => se_plus_pc_out[4]~reg0.ACLR
reset => se_plus_pc_out[5]~reg0.ACLR
reset => se_plus_pc_out[6]~reg0.ACLR
reset => se_plus_pc_out[7]~reg0.ACLR
reset => se_plus_pc_out[8]~reg0.ACLR
reset => se_plus_pc_out[9]~reg0.ACLR
reset => se_plus_pc_out[10]~reg0.ACLR
reset => se_plus_pc_out[11]~reg0.ACLR
reset => se_plus_pc_out[12]~reg0.ACLR
reset => se_plus_pc_out[13]~reg0.ACLR
reset => se_plus_pc_out[14]~reg0.ACLR
reset => se_plus_pc_out[15]~reg0.ACLR
reset => se_out[0]~reg0.ACLR
reset => se_out[1]~reg0.ACLR
reset => se_out[2]~reg0.ACLR
reset => se_out[3]~reg0.ACLR
reset => se_out[4]~reg0.ACLR
reset => se_out[5]~reg0.ACLR
reset => se_out[6]~reg0.ACLR
reset => se_out[7]~reg0.ACLR
reset => se_out[8]~reg0.ACLR
reset => se_out[9]~reg0.ACLR
reset => se_out[10]~reg0.ACLR
reset => se_out[11]~reg0.ACLR
reset => se_out[12]~reg0.ACLR
reset => se_out[13]~reg0.ACLR
reset => se_out[14]~reg0.ACLR
reset => se_out[15]~reg0.ACLR
reset => ls_out[0]~reg0.ACLR
reset => ls_out[1]~reg0.ACLR
reset => ls_out[2]~reg0.ACLR
reset => ls_out[3]~reg0.ACLR
reset => ls_out[4]~reg0.ACLR
reset => ls_out[5]~reg0.ACLR
reset => ls_out[6]~reg0.ACLR
reset => ls_out[7]~reg0.ACLR
reset => ls_out[8]~reg0.ACLR
reset => ls_out[9]~reg0.ACLR
reset => ls_out[10]~reg0.ACLR
reset => ls_out[11]~reg0.ACLR
reset => ls_out[12]~reg0.ACLR
reset => ls_out[13]~reg0.ACLR
reset => ls_out[14]~reg0.ACLR
reset => ls_out[15]~reg0.ACLR
reset => ir_out[0]~reg0.ACLR
reset => ir_out[1]~reg0.ACLR
reset => ir_out[2]~reg0.ACLR
reset => ir_out[3]~reg0.ACLR
reset => ir_out[4]~reg0.ACLR
reset => ir_out[5]~reg0.ACLR
reset => ir_out[6]~reg0.ACLR
reset => ir_out[7]~reg0.ACLR
reset => ir_out[8]~reg0.ACLR
reset => ir_out[9]~reg0.ACLR
reset => ir_out[10]~reg0.ACLR
reset => ir_out[11]~reg0.ACLR
reset => ir_out[12]~reg0.ACLR
reset => ir_out[13]~reg0.ACLR
reset => ir_out[14]~reg0.ACLR
reset => ir_out[15]~reg0.ACLR
reset => pc_inc_out[0]~reg0.ACLR
reset => pc_inc_out[1]~reg0.ACLR
reset => pc_inc_out[2]~reg0.ACLR
reset => pc_inc_out[3]~reg0.ACLR
reset => pc_inc_out[4]~reg0.ACLR
reset => pc_inc_out[5]~reg0.ACLR
reset => pc_inc_out[6]~reg0.ACLR
reset => pc_inc_out[7]~reg0.ACLR
reset => pc_inc_out[8]~reg0.ACLR
reset => pc_inc_out[9]~reg0.ACLR
reset => pc_inc_out[10]~reg0.ACLR
reset => pc_inc_out[11]~reg0.ACLR
reset => pc_inc_out[12]~reg0.ACLR
reset => pc_inc_out[13]~reg0.ACLR
reset => pc_inc_out[14]~reg0.ACLR
reset => pc_inc_out[15]~reg0.ACLR
ir_in[0] => ir_out[0]~reg0.DATAIN
ir_in[1] => ir_out[1]~reg0.DATAIN
ir_in[2] => ir_out[2]~reg0.DATAIN
ir_in[3] => ir_out[3]~reg0.DATAIN
ir_in[4] => ir_out[4]~reg0.DATAIN
ir_in[5] => ir_out[5]~reg0.DATAIN
ir_in[6] => ir_out[6]~reg0.DATAIN
ir_in[7] => ir_out[7]~reg0.DATAIN
ir_in[8] => ir_out[8]~reg0.DATAIN
ir_in[9] => ir_out[9]~reg0.DATAIN
ir_in[10] => ir_out[10]~reg0.DATAIN
ir_in[11] => ir_out[11]~reg0.DATAIN
ir_in[12] => data_mem:data_mem_block.opcode[0]
ir_in[12] => ir_out[12]~reg0.DATAIN
ir_in[13] => data_mem:data_mem_block.opcode[1]
ir_in[13] => ir_out[13]~reg0.DATAIN
ir_in[14] => data_mem:data_mem_block.opcode[2]
ir_in[14] => ir_out[14]~reg0.DATAIN
ir_in[15] => data_mem:data_mem_block.opcode[3]
ir_in[15] => ir_out[15]~reg0.DATAIN
alu_or_eq_in[0] => data_mem:data_mem_block.mem_a[0]
alu_or_eq_in[0] => alu_or_eq_out[0]~reg0.DATAIN
alu_or_eq_in[1] => data_mem:data_mem_block.mem_a[1]
alu_or_eq_in[1] => alu_or_eq_out[1]~reg0.DATAIN
alu_or_eq_in[2] => data_mem:data_mem_block.mem_a[2]
alu_or_eq_in[2] => alu_or_eq_out[2]~reg0.DATAIN
alu_or_eq_in[3] => data_mem:data_mem_block.mem_a[3]
alu_or_eq_in[3] => alu_or_eq_out[3]~reg0.DATAIN
alu_or_eq_in[4] => data_mem:data_mem_block.mem_a[4]
alu_or_eq_in[4] => alu_or_eq_out[4]~reg0.DATAIN
alu_or_eq_in[5] => data_mem:data_mem_block.mem_a[5]
alu_or_eq_in[5] => alu_or_eq_out[5]~reg0.DATAIN
alu_or_eq_in[6] => data_mem:data_mem_block.mem_a[6]
alu_or_eq_in[6] => alu_or_eq_out[6]~reg0.DATAIN
alu_or_eq_in[7] => data_mem:data_mem_block.mem_a[7]
alu_or_eq_in[7] => alu_or_eq_out[7]~reg0.DATAIN
alu_or_eq_in[8] => data_mem:data_mem_block.mem_a[8]
alu_or_eq_in[8] => alu_or_eq_out[8]~reg0.DATAIN
alu_or_eq_in[9] => data_mem:data_mem_block.mem_a[9]
alu_or_eq_in[9] => alu_or_eq_out[9]~reg0.DATAIN
alu_or_eq_in[10] => data_mem:data_mem_block.mem_a[10]
alu_or_eq_in[10] => alu_or_eq_out[10]~reg0.DATAIN
alu_or_eq_in[11] => data_mem:data_mem_block.mem_a[11]
alu_or_eq_in[11] => alu_or_eq_out[11]~reg0.DATAIN
alu_or_eq_in[12] => data_mem:data_mem_block.mem_a[12]
alu_or_eq_in[12] => alu_or_eq_out[12]~reg0.DATAIN
alu_or_eq_in[13] => data_mem:data_mem_block.mem_a[13]
alu_or_eq_in[13] => alu_or_eq_out[13]~reg0.DATAIN
alu_or_eq_in[14] => data_mem:data_mem_block.mem_a[14]
alu_or_eq_in[14] => alu_or_eq_out[14]~reg0.DATAIN
alu_or_eq_in[15] => data_mem:data_mem_block.mem_a[15]
alu_or_eq_in[15] => alu_or_eq_out[15]~reg0.DATAIN
rf_d1_in[0] => data_mem:data_mem_block.mem_din[0]
rf_d1_in[0] => rf_d1_out[0]~reg0.DATAIN
rf_d1_in[1] => data_mem:data_mem_block.mem_din[1]
rf_d1_in[1] => rf_d1_out[1]~reg0.DATAIN
rf_d1_in[2] => data_mem:data_mem_block.mem_din[2]
rf_d1_in[2] => rf_d1_out[2]~reg0.DATAIN
rf_d1_in[3] => data_mem:data_mem_block.mem_din[3]
rf_d1_in[3] => rf_d1_out[3]~reg0.DATAIN
rf_d1_in[4] => data_mem:data_mem_block.mem_din[4]
rf_d1_in[4] => rf_d1_out[4]~reg0.DATAIN
rf_d1_in[5] => data_mem:data_mem_block.mem_din[5]
rf_d1_in[5] => rf_d1_out[5]~reg0.DATAIN
rf_d1_in[6] => data_mem:data_mem_block.mem_din[6]
rf_d1_in[6] => rf_d1_out[6]~reg0.DATAIN
rf_d1_in[7] => data_mem:data_mem_block.mem_din[7]
rf_d1_in[7] => rf_d1_out[7]~reg0.DATAIN
rf_d1_in[8] => data_mem:data_mem_block.mem_din[8]
rf_d1_in[8] => rf_d1_out[8]~reg0.DATAIN
rf_d1_in[9] => data_mem:data_mem_block.mem_din[9]
rf_d1_in[9] => rf_d1_out[9]~reg0.DATAIN
rf_d1_in[10] => data_mem:data_mem_block.mem_din[10]
rf_d1_in[10] => rf_d1_out[10]~reg0.DATAIN
rf_d1_in[11] => data_mem:data_mem_block.mem_din[11]
rf_d1_in[11] => rf_d1_out[11]~reg0.DATAIN
rf_d1_in[12] => data_mem:data_mem_block.mem_din[12]
rf_d1_in[12] => rf_d1_out[12]~reg0.DATAIN
rf_d1_in[13] => data_mem:data_mem_block.mem_din[13]
rf_d1_in[13] => rf_d1_out[13]~reg0.DATAIN
rf_d1_in[14] => data_mem:data_mem_block.mem_din[14]
rf_d1_in[14] => rf_d1_out[14]~reg0.DATAIN
rf_d1_in[15] => data_mem:data_mem_block.mem_din[15]
rf_d1_in[15] => rf_d1_out[15]~reg0.DATAIN
rf_d2_in[0] => rf_d2_out[0]~reg0.DATAIN
rf_d2_in[1] => rf_d2_out[1]~reg0.DATAIN
rf_d2_in[2] => rf_d2_out[2]~reg0.DATAIN
rf_d2_in[3] => rf_d2_out[3]~reg0.DATAIN
rf_d2_in[4] => rf_d2_out[4]~reg0.DATAIN
rf_d2_in[5] => rf_d2_out[5]~reg0.DATAIN
rf_d2_in[6] => rf_d2_out[6]~reg0.DATAIN
rf_d2_in[7] => rf_d2_out[7]~reg0.DATAIN
rf_d2_in[8] => rf_d2_out[8]~reg0.DATAIN
rf_d2_in[9] => rf_d2_out[9]~reg0.DATAIN
rf_d2_in[10] => rf_d2_out[10]~reg0.DATAIN
rf_d2_in[11] => rf_d2_out[11]~reg0.DATAIN
rf_d2_in[12] => rf_d2_out[12]~reg0.DATAIN
rf_d2_in[13] => rf_d2_out[13]~reg0.DATAIN
rf_d2_in[14] => rf_d2_out[14]~reg0.DATAIN
rf_d2_in[15] => rf_d2_out[15]~reg0.DATAIN
ls_in[0] => ls_out[0]~reg0.DATAIN
ls_in[1] => ls_out[1]~reg0.DATAIN
ls_in[2] => ls_out[2]~reg0.DATAIN
ls_in[3] => ls_out[3]~reg0.DATAIN
ls_in[4] => ls_out[4]~reg0.DATAIN
ls_in[5] => ls_out[5]~reg0.DATAIN
ls_in[6] => ls_out[6]~reg0.DATAIN
ls_in[7] => ls_out[7]~reg0.DATAIN
ls_in[8] => ls_out[8]~reg0.DATAIN
ls_in[9] => ls_out[9]~reg0.DATAIN
ls_in[10] => ls_out[10]~reg0.DATAIN
ls_in[11] => ls_out[11]~reg0.DATAIN
ls_in[12] => ls_out[12]~reg0.DATAIN
ls_in[13] => ls_out[13]~reg0.DATAIN
ls_in[14] => ls_out[14]~reg0.DATAIN
ls_in[15] => ls_out[15]~reg0.DATAIN
se_in[0] => se_out[0]~reg0.DATAIN
se_in[1] => se_out[1]~reg0.DATAIN
se_in[2] => se_out[2]~reg0.DATAIN
se_in[3] => se_out[3]~reg0.DATAIN
se_in[4] => se_out[4]~reg0.DATAIN
se_in[5] => se_out[5]~reg0.DATAIN
se_in[6] => se_out[6]~reg0.DATAIN
se_in[7] => se_out[7]~reg0.DATAIN
se_in[8] => se_out[8]~reg0.DATAIN
se_in[9] => se_out[9]~reg0.DATAIN
se_in[10] => se_out[10]~reg0.DATAIN
se_in[11] => se_out[11]~reg0.DATAIN
se_in[12] => se_out[12]~reg0.DATAIN
se_in[13] => se_out[13]~reg0.DATAIN
se_in[14] => se_out[14]~reg0.DATAIN
se_in[15] => se_out[15]~reg0.DATAIN
se_plus_pc_in[0] => se_plus_pc_out[0]~reg0.DATAIN
se_plus_pc_in[1] => se_plus_pc_out[1]~reg0.DATAIN
se_plus_pc_in[2] => se_plus_pc_out[2]~reg0.DATAIN
se_plus_pc_in[3] => se_plus_pc_out[3]~reg0.DATAIN
se_plus_pc_in[4] => se_plus_pc_out[4]~reg0.DATAIN
se_plus_pc_in[5] => se_plus_pc_out[5]~reg0.DATAIN
se_plus_pc_in[6] => se_plus_pc_out[6]~reg0.DATAIN
se_plus_pc_in[7] => se_plus_pc_out[7]~reg0.DATAIN
se_plus_pc_in[8] => se_plus_pc_out[8]~reg0.DATAIN
se_plus_pc_in[9] => se_plus_pc_out[9]~reg0.DATAIN
se_plus_pc_in[10] => se_plus_pc_out[10]~reg0.DATAIN
se_plus_pc_in[11] => se_plus_pc_out[11]~reg0.DATAIN
se_plus_pc_in[12] => se_plus_pc_out[12]~reg0.DATAIN
se_plus_pc_in[13] => se_plus_pc_out[13]~reg0.DATAIN
se_plus_pc_in[14] => se_plus_pc_out[14]~reg0.DATAIN
se_plus_pc_in[15] => se_plus_pc_out[15]~reg0.DATAIN
pc_inc_in[0] => pc_inc_out[0]~reg0.DATAIN
pc_inc_in[1] => pc_inc_out[1]~reg0.DATAIN
pc_inc_in[2] => pc_inc_out[2]~reg0.DATAIN
pc_inc_in[3] => pc_inc_out[3]~reg0.DATAIN
pc_inc_in[4] => pc_inc_out[4]~reg0.DATAIN
pc_inc_in[5] => pc_inc_out[5]~reg0.DATAIN
pc_inc_in[6] => pc_inc_out[6]~reg0.DATAIN
pc_inc_in[7] => pc_inc_out[7]~reg0.DATAIN
pc_inc_in[8] => pc_inc_out[8]~reg0.DATAIN
pc_inc_in[9] => pc_inc_out[9]~reg0.DATAIN
pc_inc_in[10] => pc_inc_out[10]~reg0.DATAIN
pc_inc_in[11] => pc_inc_out[11]~reg0.DATAIN
pc_inc_in[12] => pc_inc_out[12]~reg0.DATAIN
pc_inc_in[13] => pc_inc_out[13]~reg0.DATAIN
pc_inc_in[14] => pc_inc_out[14]~reg0.DATAIN
pc_inc_in[15] => pc_inc_out[15]~reg0.DATAIN
ir_out[0] <= ir_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[1] <= ir_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[2] <= ir_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[3] <= ir_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[4] <= ir_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[5] <= ir_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[6] <= ir_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[7] <= ir_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[8] <= ir_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[9] <= ir_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[10] <= ir_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[11] <= ir_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[12] <= ir_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[13] <= ir_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[14] <= ir_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ir_out[15] <= ir_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[0] <= alu_or_eq_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[1] <= alu_or_eq_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[2] <= alu_or_eq_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[3] <= alu_or_eq_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[4] <= alu_or_eq_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[5] <= alu_or_eq_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[6] <= alu_or_eq_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[7] <= alu_or_eq_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[8] <= alu_or_eq_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[9] <= alu_or_eq_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[10] <= alu_or_eq_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[11] <= alu_or_eq_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[12] <= alu_or_eq_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[13] <= alu_or_eq_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[14] <= alu_or_eq_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
alu_or_eq_out[15] <= alu_or_eq_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[0] <= rf_d1_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[1] <= rf_d1_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[2] <= rf_d1_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[3] <= rf_d1_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[4] <= rf_d1_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[5] <= rf_d1_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[6] <= rf_d1_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[7] <= rf_d1_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[8] <= rf_d1_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[9] <= rf_d1_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[10] <= rf_d1_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[11] <= rf_d1_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[12] <= rf_d1_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[13] <= rf_d1_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[14] <= rf_d1_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d1_out[15] <= rf_d1_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[0] <= rf_d2_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[1] <= rf_d2_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[2] <= rf_d2_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[3] <= rf_d2_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[4] <= rf_d2_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[5] <= rf_d2_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[6] <= rf_d2_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[7] <= rf_d2_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[8] <= rf_d2_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[9] <= rf_d2_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[10] <= rf_d2_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[11] <= rf_d2_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[12] <= rf_d2_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[13] <= rf_d2_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[14] <= rf_d2_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rf_d2_out[15] <= rf_d2_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[0] <= ls_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[1] <= ls_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[2] <= ls_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[3] <= ls_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[4] <= ls_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[5] <= ls_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[6] <= ls_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[7] <= ls_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[8] <= ls_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[9] <= ls_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[10] <= ls_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[11] <= ls_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[12] <= ls_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[13] <= ls_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[14] <= ls_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ls_out[15] <= ls_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[0] <= se_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[1] <= se_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[2] <= se_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[3] <= se_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[4] <= se_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[5] <= se_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[6] <= se_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[7] <= se_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[8] <= se_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[9] <= se_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[10] <= se_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[11] <= se_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[12] <= se_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[13] <= se_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[14] <= se_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_out[15] <= se_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[0] <= se_plus_pc_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[1] <= se_plus_pc_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[2] <= se_plus_pc_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[3] <= se_plus_pc_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[4] <= se_plus_pc_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[5] <= se_plus_pc_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[6] <= se_plus_pc_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[7] <= se_plus_pc_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[8] <= se_plus_pc_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[9] <= se_plus_pc_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[10] <= se_plus_pc_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[11] <= se_plus_pc_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[12] <= se_plus_pc_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[13] <= se_plus_pc_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[14] <= se_plus_pc_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
se_plus_pc_out[15] <= se_plus_pc_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[0] <= pc_inc_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[1] <= pc_inc_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[2] <= pc_inc_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[3] <= pc_inc_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[4] <= pc_inc_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[5] <= pc_inc_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[6] <= pc_inc_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[7] <= pc_inc_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[8] <= pc_inc_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[9] <= pc_inc_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[10] <= pc_inc_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[11] <= pc_inc_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[12] <= pc_inc_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[13] <= pc_inc_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[14] <= pc_inc_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
pc_inc_out[15] <= pc_inc_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_d_out[0] <= data_mem:data_mem_block.d_out[0]
mem_d_out[1] <= data_mem:data_mem_block.d_out[1]
mem_d_out[2] <= data_mem:data_mem_block.d_out[2]
mem_d_out[3] <= data_mem:data_mem_block.d_out[3]
mem_d_out[4] <= data_mem:data_mem_block.d_out[4]
mem_d_out[5] <= data_mem:data_mem_block.d_out[5]
mem_d_out[6] <= data_mem:data_mem_block.d_out[6]
mem_d_out[7] <= data_mem:data_mem_block.d_out[7]
mem_d_out[8] <= data_mem:data_mem_block.d_out[8]
mem_d_out[9] <= data_mem:data_mem_block.d_out[9]
mem_d_out[10] <= data_mem:data_mem_block.d_out[10]
mem_d_out[11] <= data_mem:data_mem_block.d_out[11]
mem_d_out[12] <= data_mem:data_mem_block.d_out[12]
mem_d_out[13] <= data_mem:data_mem_block.d_out[13]
mem_d_out[14] <= data_mem:data_mem_block.d_out[14]
mem_d_out[15] <= data_mem:data_mem_block.d_out[15]
alu_cy_out <= alu_cy_out~reg0.DB_MAX_OUTPUT_PORT_TYPE
alu_z_out <= alu_z_out~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|MEM:mem_access|data_mem:data_mem_block
mem_a[0] => add_in[0].DATAIN
mem_a[1] => add_in[1].DATAIN
mem_a[2] => add_in[2].DATAIN
mem_a[3] => add_in[3].DATAIN
mem_a[4] => add_in[4].DATAIN
mem_a[5] => add_in[5].DATAIN
mem_a[6] => add_in[6].DATAIN
mem_a[7] => add_in[7].DATAIN
mem_a[8] => ~NO_FANOUT~
mem_a[9] => ~NO_FANOUT~
mem_a[10] => ~NO_FANOUT~
mem_a[11] => ~NO_FANOUT~
mem_a[12] => ~NO_FANOUT~
mem_a[13] => ~NO_FANOUT~
mem_a[14] => ~NO_FANOUT~
mem_a[15] => ~NO_FANOUT~
mem_din[0] => d_in[0].DATAIN
mem_din[1] => d_in[1].DATAIN
mem_din[2] => d_in[2].DATAIN
mem_din[3] => d_in[3].DATAIN
mem_din[4] => d_in[4].DATAIN
mem_din[5] => d_in[5].DATAIN
mem_din[6] => d_in[6].DATAIN
mem_din[7] => d_in[7].DATAIN
mem_din[8] => d_in[8].DATAIN
mem_din[9] => d_in[9].DATAIN
mem_din[10] => d_in[10].DATAIN
mem_din[11] => d_in[11].DATAIN
mem_din[12] => d_in[12].DATAIN
mem_din[13] => d_in[13].DATAIN
mem_din[14] => d_in[14].DATAIN
mem_din[15] => d_in[15].DATAIN
clk => data_temp~24.CLK
clk => data_temp~0.CLK
clk => data_temp~1.CLK
clk => data_temp~2.CLK
clk => data_temp~3.CLK
clk => data_temp~4.CLK
clk => data_temp~5.CLK
clk => data_temp~6.CLK
clk => data_temp~7.CLK
clk => data_temp~8.CLK
clk => data_temp~9.CLK
clk => data_temp~10.CLK
clk => data_temp~11.CLK
clk => data_temp~12.CLK
clk => data_temp~13.CLK
clk => data_temp~14.CLK
clk => data_temp~15.CLK
clk => data_temp~16.CLK
clk => data_temp~17.CLK
clk => data_temp~18.CLK
clk => data_temp~19.CLK
clk => data_temp~20.CLK
clk => data_temp~21.CLK
clk => data_temp~22.CLK
clk => data_temp~23.CLK
clk => data_temp.CLK0
opcode[0] => Equal0.IN3
opcode[0] => Equal1.IN3
opcode[1] => Equal0.IN2
opcode[1] => Equal1.IN1
opcode[2] => Equal0.IN1
opcode[2] => Equal1.IN2
opcode[3] => Equal0.IN0
opcode[3] => Equal1.IN0
d_out[0] <= data_temp.DATAOUT
d_out[1] <= data_temp.DATAOUT1
d_out[2] <= data_temp.DATAOUT2
d_out[3] <= data_temp.DATAOUT3
d_out[4] <= data_temp.DATAOUT4
d_out[5] <= data_temp.DATAOUT5
d_out[6] <= data_temp.DATAOUT6
d_out[7] <= data_temp.DATAOUT7
d_out[8] <= data_temp.DATAOUT8
d_out[9] <= data_temp.DATAOUT9
d_out[10] <= data_temp.DATAOUT10
d_out[11] <= data_temp.DATAOUT11
d_out[12] <= data_temp.DATAOUT12
d_out[13] <= data_temp.DATAOUT13
d_out[14] <= data_temp.DATAOUT14
d_out[15] <= data_temp.DATAOUT15


|DUT|datapath:instance|pip_reg5:pip5
EN => reg_16:ir_reg.EN
EN => reg_16:alu_or_eq_reg.EN
EN => reg_16:pc_inc_reg.EN
EN => reg_16:rf_d1_reg.EN
EN => reg_16:rf_d2_reg.EN
EN => reg_16:ls_reg.EN
EN => reg_16:mem_d_reg.EN
EN => reg_16:se_reg.EN
EN => reg_16:se_plus_pc_reg.EN
EN => reg_1:alu_cy_reg.EN
EN => reg_1:alu_z_reg.EN
alu_cy_in => reg_1:alu_cy_reg.input
alu_z_in => reg_1:alu_z_reg.input
clk => reg_16:ir_reg.CLK
clk => reg_16:alu_or_eq_reg.CLK
clk => reg_16:pc_inc_reg.CLK
clk => reg_16:rf_d1_reg.CLK
clk => reg_16:rf_d2_reg.CLK
clk => reg_16:ls_reg.CLK
clk => reg_16:mem_d_reg.CLK
clk => reg_16:se_reg.CLK
clk => reg_16:se_plus_pc_reg.CLK
clk => reg_1:alu_cy_reg.CLK
clk => reg_1:alu_z_reg.CLK
reset => reg_16:ir_reg.reset
reset => reg_16:alu_or_eq_reg.reset
reset => reg_16:pc_inc_reg.reset
reset => reg_16:rf_d1_reg.reset
reset => reg_16:rf_d2_reg.reset
reset => reg_16:ls_reg.reset
reset => reg_16:mem_d_reg.reset
reset => reg_16:se_reg.reset
reset => reg_16:se_plus_pc_reg.reset
reset => reg_1:alu_cy_reg.reset
reset => reg_1:alu_z_reg.reset
ir_in[0] => reg_16:ir_reg.input[0]
ir_in[1] => reg_16:ir_reg.input[1]
ir_in[2] => reg_16:ir_reg.input[2]
ir_in[3] => reg_16:ir_reg.input[3]
ir_in[4] => reg_16:ir_reg.input[4]
ir_in[5] => reg_16:ir_reg.input[5]
ir_in[6] => reg_16:ir_reg.input[6]
ir_in[7] => reg_16:ir_reg.input[7]
ir_in[8] => reg_16:ir_reg.input[8]
ir_in[9] => reg_16:ir_reg.input[9]
ir_in[10] => reg_16:ir_reg.input[10]
ir_in[11] => reg_16:ir_reg.input[11]
ir_in[12] => reg_16:ir_reg.input[12]
ir_in[13] => reg_16:ir_reg.input[13]
ir_in[14] => reg_16:ir_reg.input[14]
ir_in[15] => reg_16:ir_reg.input[15]
alu_or_eq_in[0] => reg_16:alu_or_eq_reg.input[0]
alu_or_eq_in[1] => reg_16:alu_or_eq_reg.input[1]
alu_or_eq_in[2] => reg_16:alu_or_eq_reg.input[2]
alu_or_eq_in[3] => reg_16:alu_or_eq_reg.input[3]
alu_or_eq_in[4] => reg_16:alu_or_eq_reg.input[4]
alu_or_eq_in[5] => reg_16:alu_or_eq_reg.input[5]
alu_or_eq_in[6] => reg_16:alu_or_eq_reg.input[6]
alu_or_eq_in[7] => reg_16:alu_or_eq_reg.input[7]
alu_or_eq_in[8] => reg_16:alu_or_eq_reg.input[8]
alu_or_eq_in[9] => reg_16:alu_or_eq_reg.input[9]
alu_or_eq_in[10] => reg_16:alu_or_eq_reg.input[10]
alu_or_eq_in[11] => reg_16:alu_or_eq_reg.input[11]
alu_or_eq_in[12] => reg_16:alu_or_eq_reg.input[12]
alu_or_eq_in[13] => reg_16:alu_or_eq_reg.input[13]
alu_or_eq_in[14] => reg_16:alu_or_eq_reg.input[14]
alu_or_eq_in[15] => reg_16:alu_or_eq_reg.input[15]
rf_d1_in[0] => reg_16:rf_d1_reg.input[0]
rf_d1_in[1] => reg_16:rf_d1_reg.input[1]
rf_d1_in[2] => reg_16:rf_d1_reg.input[2]
rf_d1_in[3] => reg_16:rf_d1_reg.input[3]
rf_d1_in[4] => reg_16:rf_d1_reg.input[4]
rf_d1_in[5] => reg_16:rf_d1_reg.input[5]
rf_d1_in[6] => reg_16:rf_d1_reg.input[6]
rf_d1_in[7] => reg_16:rf_d1_reg.input[7]
rf_d1_in[8] => reg_16:rf_d1_reg.input[8]
rf_d1_in[9] => reg_16:rf_d1_reg.input[9]
rf_d1_in[10] => reg_16:rf_d1_reg.input[10]
rf_d1_in[11] => reg_16:rf_d1_reg.input[11]
rf_d1_in[12] => reg_16:rf_d1_reg.input[12]
rf_d1_in[13] => reg_16:rf_d1_reg.input[13]
rf_d1_in[14] => reg_16:rf_d1_reg.input[14]
rf_d1_in[15] => reg_16:rf_d1_reg.input[15]
rf_d2_in[0] => reg_16:rf_d2_reg.input[0]
rf_d2_in[1] => reg_16:rf_d2_reg.input[1]
rf_d2_in[2] => reg_16:rf_d2_reg.input[2]
rf_d2_in[3] => reg_16:rf_d2_reg.input[3]
rf_d2_in[4] => reg_16:rf_d2_reg.input[4]
rf_d2_in[5] => reg_16:rf_d2_reg.input[5]
rf_d2_in[6] => reg_16:rf_d2_reg.input[6]
rf_d2_in[7] => reg_16:rf_d2_reg.input[7]
rf_d2_in[8] => reg_16:rf_d2_reg.input[8]
rf_d2_in[9] => reg_16:rf_d2_reg.input[9]
rf_d2_in[10] => reg_16:rf_d2_reg.input[10]
rf_d2_in[11] => reg_16:rf_d2_reg.input[11]
rf_d2_in[12] => reg_16:rf_d2_reg.input[12]
rf_d2_in[13] => reg_16:rf_d2_reg.input[13]
rf_d2_in[14] => reg_16:rf_d2_reg.input[14]
rf_d2_in[15] => reg_16:rf_d2_reg.input[15]
ls_in[0] => reg_16:ls_reg.input[0]
ls_in[1] => reg_16:ls_reg.input[1]
ls_in[2] => reg_16:ls_reg.input[2]
ls_in[3] => reg_16:ls_reg.input[3]
ls_in[4] => reg_16:ls_reg.input[4]
ls_in[5] => reg_16:ls_reg.input[5]
ls_in[6] => reg_16:ls_reg.input[6]
ls_in[7] => reg_16:ls_reg.input[7]
ls_in[8] => reg_16:ls_reg.input[8]
ls_in[9] => reg_16:ls_reg.input[9]
ls_in[10] => reg_16:ls_reg.input[10]
ls_in[11] => reg_16:ls_reg.input[11]
ls_in[12] => reg_16:ls_reg.input[12]
ls_in[13] => reg_16:ls_reg.input[13]
ls_in[14] => reg_16:ls_reg.input[14]
ls_in[15] => reg_16:ls_reg.input[15]
se_in[0] => reg_16:se_reg.input[0]
se_in[1] => reg_16:se_reg.input[1]
se_in[2] => reg_16:se_reg.input[2]
se_in[3] => reg_16:se_reg.input[3]
se_in[4] => reg_16:se_reg.input[4]
se_in[5] => reg_16:se_reg.input[5]
se_in[6] => reg_16:se_reg.input[6]
se_in[7] => reg_16:se_reg.input[7]
se_in[8] => reg_16:se_reg.input[8]
se_in[9] => reg_16:se_reg.input[9]
se_in[10] => reg_16:se_reg.input[10]
se_in[11] => reg_16:se_reg.input[11]
se_in[12] => reg_16:se_reg.input[12]
se_in[13] => reg_16:se_reg.input[13]
se_in[14] => reg_16:se_reg.input[14]
se_in[15] => reg_16:se_reg.input[15]
se_plus_pc_in[0] => reg_16:se_plus_pc_reg.input[0]
se_plus_pc_in[1] => reg_16:se_plus_pc_reg.input[1]
se_plus_pc_in[2] => reg_16:se_plus_pc_reg.input[2]
se_plus_pc_in[3] => reg_16:se_plus_pc_reg.input[3]
se_plus_pc_in[4] => reg_16:se_plus_pc_reg.input[4]
se_plus_pc_in[5] => reg_16:se_plus_pc_reg.input[5]
se_plus_pc_in[6] => reg_16:se_plus_pc_reg.input[6]
se_plus_pc_in[7] => reg_16:se_plus_pc_reg.input[7]
se_plus_pc_in[8] => reg_16:se_plus_pc_reg.input[8]
se_plus_pc_in[9] => reg_16:se_plus_pc_reg.input[9]
se_plus_pc_in[10] => reg_16:se_plus_pc_reg.input[10]
se_plus_pc_in[11] => reg_16:se_plus_pc_reg.input[11]
se_plus_pc_in[12] => reg_16:se_plus_pc_reg.input[12]
se_plus_pc_in[13] => reg_16:se_plus_pc_reg.input[13]
se_plus_pc_in[14] => reg_16:se_plus_pc_reg.input[14]
se_plus_pc_in[15] => reg_16:se_plus_pc_reg.input[15]
pc_inc_in[0] => reg_16:pc_inc_reg.input[0]
pc_inc_in[1] => reg_16:pc_inc_reg.input[1]
pc_inc_in[2] => reg_16:pc_inc_reg.input[2]
pc_inc_in[3] => reg_16:pc_inc_reg.input[3]
pc_inc_in[4] => reg_16:pc_inc_reg.input[4]
pc_inc_in[5] => reg_16:pc_inc_reg.input[5]
pc_inc_in[6] => reg_16:pc_inc_reg.input[6]
pc_inc_in[7] => reg_16:pc_inc_reg.input[7]
pc_inc_in[8] => reg_16:pc_inc_reg.input[8]
pc_inc_in[9] => reg_16:pc_inc_reg.input[9]
pc_inc_in[10] => reg_16:pc_inc_reg.input[10]
pc_inc_in[11] => reg_16:pc_inc_reg.input[11]
pc_inc_in[12] => reg_16:pc_inc_reg.input[12]
pc_inc_in[13] => reg_16:pc_inc_reg.input[13]
pc_inc_in[14] => reg_16:pc_inc_reg.input[14]
pc_inc_in[15] => reg_16:pc_inc_reg.input[15]
mem_d_in[0] => reg_16:mem_d_reg.input[0]
mem_d_in[1] => reg_16:mem_d_reg.input[1]
mem_d_in[2] => reg_16:mem_d_reg.input[2]
mem_d_in[3] => reg_16:mem_d_reg.input[3]
mem_d_in[4] => reg_16:mem_d_reg.input[4]
mem_d_in[5] => reg_16:mem_d_reg.input[5]
mem_d_in[6] => reg_16:mem_d_reg.input[6]
mem_d_in[7] => reg_16:mem_d_reg.input[7]
mem_d_in[8] => reg_16:mem_d_reg.input[8]
mem_d_in[9] => reg_16:mem_d_reg.input[9]
mem_d_in[10] => reg_16:mem_d_reg.input[10]
mem_d_in[11] => reg_16:mem_d_reg.input[11]
mem_d_in[12] => reg_16:mem_d_reg.input[12]
mem_d_in[13] => reg_16:mem_d_reg.input[13]
mem_d_in[14] => reg_16:mem_d_reg.input[14]
mem_d_in[15] => reg_16:mem_d_reg.input[15]
ir_out[0] <= reg_16:ir_reg.output[0]
ir_out[1] <= reg_16:ir_reg.output[1]
ir_out[2] <= reg_16:ir_reg.output[2]
ir_out[3] <= reg_16:ir_reg.output[3]
ir_out[4] <= reg_16:ir_reg.output[4]
ir_out[5] <= reg_16:ir_reg.output[5]
ir_out[6] <= reg_16:ir_reg.output[6]
ir_out[7] <= reg_16:ir_reg.output[7]
ir_out[8] <= reg_16:ir_reg.output[8]
ir_out[9] <= reg_16:ir_reg.output[9]
ir_out[10] <= reg_16:ir_reg.output[10]
ir_out[11] <= reg_16:ir_reg.output[11]
ir_out[12] <= reg_16:ir_reg.output[12]
ir_out[13] <= reg_16:ir_reg.output[13]
ir_out[14] <= reg_16:ir_reg.output[14]
ir_out[15] <= reg_16:ir_reg.output[15]
alu_or_eq_out[0] <= reg_16:alu_or_eq_reg.output[0]
alu_or_eq_out[1] <= reg_16:alu_or_eq_reg.output[1]
alu_or_eq_out[2] <= reg_16:alu_or_eq_reg.output[2]
alu_or_eq_out[3] <= reg_16:alu_or_eq_reg.output[3]
alu_or_eq_out[4] <= reg_16:alu_or_eq_reg.output[4]
alu_or_eq_out[5] <= reg_16:alu_or_eq_reg.output[5]
alu_or_eq_out[6] <= reg_16:alu_or_eq_reg.output[6]
alu_or_eq_out[7] <= reg_16:alu_or_eq_reg.output[7]
alu_or_eq_out[8] <= reg_16:alu_or_eq_reg.output[8]
alu_or_eq_out[9] <= reg_16:alu_or_eq_reg.output[9]
alu_or_eq_out[10] <= reg_16:alu_or_eq_reg.output[10]
alu_or_eq_out[11] <= reg_16:alu_or_eq_reg.output[11]
alu_or_eq_out[12] <= reg_16:alu_or_eq_reg.output[12]
alu_or_eq_out[13] <= reg_16:alu_or_eq_reg.output[13]
alu_or_eq_out[14] <= reg_16:alu_or_eq_reg.output[14]
alu_or_eq_out[15] <= reg_16:alu_or_eq_reg.output[15]
rf_d1_out[0] <= reg_16:rf_d1_reg.output[0]
rf_d1_out[1] <= reg_16:rf_d1_reg.output[1]
rf_d1_out[2] <= reg_16:rf_d1_reg.output[2]
rf_d1_out[3] <= reg_16:rf_d1_reg.output[3]
rf_d1_out[4] <= reg_16:rf_d1_reg.output[4]
rf_d1_out[5] <= reg_16:rf_d1_reg.output[5]
rf_d1_out[6] <= reg_16:rf_d1_reg.output[6]
rf_d1_out[7] <= reg_16:rf_d1_reg.output[7]
rf_d1_out[8] <= reg_16:rf_d1_reg.output[8]
rf_d1_out[9] <= reg_16:rf_d1_reg.output[9]
rf_d1_out[10] <= reg_16:rf_d1_reg.output[10]
rf_d1_out[11] <= reg_16:rf_d1_reg.output[11]
rf_d1_out[12] <= reg_16:rf_d1_reg.output[12]
rf_d1_out[13] <= reg_16:rf_d1_reg.output[13]
rf_d1_out[14] <= reg_16:rf_d1_reg.output[14]
rf_d1_out[15] <= reg_16:rf_d1_reg.output[15]
rf_d2_out[0] <= reg_16:rf_d2_reg.output[0]
rf_d2_out[1] <= reg_16:rf_d2_reg.output[1]
rf_d2_out[2] <= reg_16:rf_d2_reg.output[2]
rf_d2_out[3] <= reg_16:rf_d2_reg.output[3]
rf_d2_out[4] <= reg_16:rf_d2_reg.output[4]
rf_d2_out[5] <= reg_16:rf_d2_reg.output[5]
rf_d2_out[6] <= reg_16:rf_d2_reg.output[6]
rf_d2_out[7] <= reg_16:rf_d2_reg.output[7]
rf_d2_out[8] <= reg_16:rf_d2_reg.output[8]
rf_d2_out[9] <= reg_16:rf_d2_reg.output[9]
rf_d2_out[10] <= reg_16:rf_d2_reg.output[10]
rf_d2_out[11] <= reg_16:rf_d2_reg.output[11]
rf_d2_out[12] <= reg_16:rf_d2_reg.output[12]
rf_d2_out[13] <= reg_16:rf_d2_reg.output[13]
rf_d2_out[14] <= reg_16:rf_d2_reg.output[14]
rf_d2_out[15] <= reg_16:rf_d2_reg.output[15]
ls_out[0] <= reg_16:ls_reg.output[0]
ls_out[1] <= reg_16:ls_reg.output[1]
ls_out[2] <= reg_16:ls_reg.output[2]
ls_out[3] <= reg_16:ls_reg.output[3]
ls_out[4] <= reg_16:ls_reg.output[4]
ls_out[5] <= reg_16:ls_reg.output[5]
ls_out[6] <= reg_16:ls_reg.output[6]
ls_out[7] <= reg_16:ls_reg.output[7]
ls_out[8] <= reg_16:ls_reg.output[8]
ls_out[9] <= reg_16:ls_reg.output[9]
ls_out[10] <= reg_16:ls_reg.output[10]
ls_out[11] <= reg_16:ls_reg.output[11]
ls_out[12] <= reg_16:ls_reg.output[12]
ls_out[13] <= reg_16:ls_reg.output[13]
ls_out[14] <= reg_16:ls_reg.output[14]
ls_out[15] <= reg_16:ls_reg.output[15]
se_out[0] <= reg_16:se_reg.output[0]
se_out[1] <= reg_16:se_reg.output[1]
se_out[2] <= reg_16:se_reg.output[2]
se_out[3] <= reg_16:se_reg.output[3]
se_out[4] <= reg_16:se_reg.output[4]
se_out[5] <= reg_16:se_reg.output[5]
se_out[6] <= reg_16:se_reg.output[6]
se_out[7] <= reg_16:se_reg.output[7]
se_out[8] <= reg_16:se_reg.output[8]
se_out[9] <= reg_16:se_reg.output[9]
se_out[10] <= reg_16:se_reg.output[10]
se_out[11] <= reg_16:se_reg.output[11]
se_out[12] <= reg_16:se_reg.output[12]
se_out[13] <= reg_16:se_reg.output[13]
se_out[14] <= reg_16:se_reg.output[14]
se_out[15] <= reg_16:se_reg.output[15]
se_plus_pc_out[0] <= reg_16:se_plus_pc_reg.output[0]
se_plus_pc_out[1] <= reg_16:se_plus_pc_reg.output[1]
se_plus_pc_out[2] <= reg_16:se_plus_pc_reg.output[2]
se_plus_pc_out[3] <= reg_16:se_plus_pc_reg.output[3]
se_plus_pc_out[4] <= reg_16:se_plus_pc_reg.output[4]
se_plus_pc_out[5] <= reg_16:se_plus_pc_reg.output[5]
se_plus_pc_out[6] <= reg_16:se_plus_pc_reg.output[6]
se_plus_pc_out[7] <= reg_16:se_plus_pc_reg.output[7]
se_plus_pc_out[8] <= reg_16:se_plus_pc_reg.output[8]
se_plus_pc_out[9] <= reg_16:se_plus_pc_reg.output[9]
se_plus_pc_out[10] <= reg_16:se_plus_pc_reg.output[10]
se_plus_pc_out[11] <= reg_16:se_plus_pc_reg.output[11]
se_plus_pc_out[12] <= reg_16:se_plus_pc_reg.output[12]
se_plus_pc_out[13] <= reg_16:se_plus_pc_reg.output[13]
se_plus_pc_out[14] <= reg_16:se_plus_pc_reg.output[14]
se_plus_pc_out[15] <= reg_16:se_plus_pc_reg.output[15]
pc_inc_out[0] <= reg_16:pc_inc_reg.output[0]
pc_inc_out[1] <= reg_16:pc_inc_reg.output[1]
pc_inc_out[2] <= reg_16:pc_inc_reg.output[2]
pc_inc_out[3] <= reg_16:pc_inc_reg.output[3]
pc_inc_out[4] <= reg_16:pc_inc_reg.output[4]
pc_inc_out[5] <= reg_16:pc_inc_reg.output[5]
pc_inc_out[6] <= reg_16:pc_inc_reg.output[6]
pc_inc_out[7] <= reg_16:pc_inc_reg.output[7]
pc_inc_out[8] <= reg_16:pc_inc_reg.output[8]
pc_inc_out[9] <= reg_16:pc_inc_reg.output[9]
pc_inc_out[10] <= reg_16:pc_inc_reg.output[10]
pc_inc_out[11] <= reg_16:pc_inc_reg.output[11]
pc_inc_out[12] <= reg_16:pc_inc_reg.output[12]
pc_inc_out[13] <= reg_16:pc_inc_reg.output[13]
pc_inc_out[14] <= reg_16:pc_inc_reg.output[14]
pc_inc_out[15] <= reg_16:pc_inc_reg.output[15]
mem_d_out[0] <= reg_16:mem_d_reg.output[0]
mem_d_out[1] <= reg_16:mem_d_reg.output[1]
mem_d_out[2] <= reg_16:mem_d_reg.output[2]
mem_d_out[3] <= reg_16:mem_d_reg.output[3]
mem_d_out[4] <= reg_16:mem_d_reg.output[4]
mem_d_out[5] <= reg_16:mem_d_reg.output[5]
mem_d_out[6] <= reg_16:mem_d_reg.output[6]
mem_d_out[7] <= reg_16:mem_d_reg.output[7]
mem_d_out[8] <= reg_16:mem_d_reg.output[8]
mem_d_out[9] <= reg_16:mem_d_reg.output[9]
mem_d_out[10] <= reg_16:mem_d_reg.output[10]
mem_d_out[11] <= reg_16:mem_d_reg.output[11]
mem_d_out[12] <= reg_16:mem_d_reg.output[12]
mem_d_out[13] <= reg_16:mem_d_reg.output[13]
mem_d_out[14] <= reg_16:mem_d_reg.output[14]
mem_d_out[15] <= reg_16:mem_d_reg.output[15]
alu_cy_out <= reg_1:alu_cy_reg.output
alu_z_out <= reg_1:alu_z_reg.output


|DUT|datapath:instance|pip_reg5:pip5|reg_16:ir_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg5:pip5|reg_16:alu_or_eq_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg5:pip5|reg_16:pc_inc_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg5:pip5|reg_16:rf_d1_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg5:pip5|reg_16:rf_d2_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg5:pip5|reg_16:ls_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg5:pip5|reg_16:mem_d_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg5:pip5|reg_16:se_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg5:pip5|reg_16:se_plus_pc_reg
EN => output[15]~reg0.ENA
EN => output[14]~reg0.ENA
EN => output[13]~reg0.ENA
EN => output[12]~reg0.ENA
EN => output[11]~reg0.ENA
EN => output[10]~reg0.ENA
EN => output[9]~reg0.ENA
EN => output[8]~reg0.ENA
EN => output[7]~reg0.ENA
EN => output[6]~reg0.ENA
EN => output[5]~reg0.ENA
EN => output[4]~reg0.ENA
EN => output[3]~reg0.ENA
EN => output[2]~reg0.ENA
EN => output[1]~reg0.ENA
EN => output[0]~reg0.ENA
reset => output[0]~reg0.ACLR
reset => output[1]~reg0.ACLR
reset => output[2]~reg0.ACLR
reset => output[3]~reg0.ACLR
reset => output[4]~reg0.ACLR
reset => output[5]~reg0.ACLR
reset => output[6]~reg0.ACLR
reset => output[7]~reg0.ACLR
reset => output[8]~reg0.ACLR
reset => output[9]~reg0.ACLR
reset => output[10]~reg0.ACLR
reset => output[11]~reg0.ACLR
reset => output[12]~reg0.ACLR
reset => output[13]~reg0.ACLR
reset => output[14]~reg0.ACLR
reset => output[15]~reg0.ACLR
CLK => output[0]~reg0.CLK
CLK => output[1]~reg0.CLK
CLK => output[2]~reg0.CLK
CLK => output[3]~reg0.CLK
CLK => output[4]~reg0.CLK
CLK => output[5]~reg0.CLK
CLK => output[6]~reg0.CLK
CLK => output[7]~reg0.CLK
CLK => output[8]~reg0.CLK
CLK => output[9]~reg0.CLK
CLK => output[10]~reg0.CLK
CLK => output[11]~reg0.CLK
CLK => output[12]~reg0.CLK
CLK => output[13]~reg0.CLK
CLK => output[14]~reg0.CLK
CLK => output[15]~reg0.CLK
input[0] => output[0]~reg0.DATAIN
input[1] => output[1]~reg0.DATAIN
input[2] => output[2]~reg0.DATAIN
input[3] => output[3]~reg0.DATAIN
input[4] => output[4]~reg0.DATAIN
input[5] => output[5]~reg0.DATAIN
input[6] => output[6]~reg0.DATAIN
input[7] => output[7]~reg0.DATAIN
input[8] => output[8]~reg0.DATAIN
input[9] => output[9]~reg0.DATAIN
input[10] => output[10]~reg0.DATAIN
input[11] => output[11]~reg0.DATAIN
input[12] => output[12]~reg0.DATAIN
input[13] => output[13]~reg0.DATAIN
input[14] => output[14]~reg0.DATAIN
input[15] => output[15]~reg0.DATAIN
output[0] <= output[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg5:pip5|reg_1:alu_cy_reg
EN => output~reg0.ENA
reset => output~reg0.ACLR
CLK => output~reg0.CLK
input => output~reg0.DATAIN
output <= output~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|pip_reg5:pip5|reg_1:alu_z_reg
EN => output~reg0.ENA
reset => output~reg0.ACLR
CLK => output~reg0.CLK
input => output~reg0.DATAIN
output <= output~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DUT|datapath:instance|WB:wr_back
EN => output[15].IN1
clk => ~NO_FANOUT~
reset => ~NO_FANOUT~
alu_or_eq_in[0] => output[0].DATAB
alu_or_eq_in[1] => output[1].DATAB
alu_or_eq_in[2] => output[2].DATAB
alu_or_eq_in[3] => output[3].DATAB
alu_or_eq_in[4] => output[4].DATAB
alu_or_eq_in[5] => output[5].DATAB
alu_or_eq_in[6] => output[6].DATAB
alu_or_eq_in[7] => output[7].DATAB
alu_or_eq_in[8] => output[8].DATAB
alu_or_eq_in[9] => output[9].DATAB
alu_or_eq_in[10] => output[10].DATAB
alu_or_eq_in[11] => output[11].DATAB
alu_or_eq_in[12] => output[12].DATAB
alu_or_eq_in[13] => output[13].DATAB
alu_or_eq_in[14] => output[14].DATAB
alu_or_eq_in[15] => output[15].DATAB
ls_in[0] => output[0].DATAB
ls_in[1] => output[1].DATAB
ls_in[2] => output[2].DATAB
ls_in[3] => output[3].DATAB
ls_in[4] => output[4].DATAB
ls_in[5] => output[5].DATAB
ls_in[6] => output[6].DATAB
ls_in[7] => output[7].DATAB
ls_in[8] => output[8].DATAB
ls_in[9] => output[9].DATAB
ls_in[10] => output[10].DATAB
ls_in[11] => output[11].DATAB
ls_in[12] => output[12].DATAB
ls_in[13] => output[13].DATAB
ls_in[14] => output[14].DATAB
ls_in[15] => output[15].DATAB
pc_inc_in[0] => output[0].DATAA
pc_inc_in[1] => output[1].DATAA
pc_inc_in[2] => output[2].DATAA
pc_inc_in[3] => output[3].DATAA
pc_inc_in[4] => output[4].DATAA
pc_inc_in[5] => output[5].DATAA
pc_inc_in[6] => output[6].DATAA
pc_inc_in[7] => output[7].DATAA
pc_inc_in[8] => output[8].DATAA
pc_inc_in[9] => output[9].DATAA
pc_inc_in[10] => output[10].DATAA
pc_inc_in[11] => output[11].DATAA
pc_inc_in[12] => output[12].DATAA
pc_inc_in[13] => output[13].DATAA
pc_inc_in[14] => output[14].DATAA
pc_inc_in[15] => output[15].DATAA
mem_d_in[0] => output[0].DATAB
mem_d_in[1] => output[1].DATAB
mem_d_in[2] => output[2].DATAB
mem_d_in[3] => output[3].DATAB
mem_d_in[4] => output[4].DATAB
mem_d_in[5] => output[5].DATAB
mem_d_in[6] => output[6].DATAB
mem_d_in[7] => output[7].DATAB
mem_d_in[8] => output[8].DATAB
mem_d_in[9] => output[9].DATAB
mem_d_in[10] => output[10].DATAB
mem_d_in[11] => output[11].DATAB
mem_d_in[12] => output[12].DATAB
mem_d_in[13] => output[13].DATAB
mem_d_in[14] => output[14].DATAB
mem_d_in[15] => output[15].DATAB
opcode[0] => Equal0.IN3
opcode[0] => Equal1.IN2
opcode[0] => Equal2.IN3
opcode[0] => Equal3.IN3
opcode[0] => Equal4.IN3
opcode[0] => Equal5.IN3
opcode[0] => Equal6.IN1
opcode[1] => Equal0.IN2
opcode[1] => Equal1.IN3
opcode[1] => Equal2.IN2
opcode[1] => Equal3.IN2
opcode[1] => Equal4.IN2
opcode[1] => Equal5.IN1
opcode[1] => Equal6.IN3
opcode[2] => Equal0.IN1
opcode[2] => Equal1.IN1
opcode[2] => Equal2.IN1
opcode[2] => Equal3.IN1
opcode[2] => Equal4.IN1
opcode[2] => Equal5.IN0
opcode[2] => Equal6.IN0
opcode[3] => Equal0.IN0
opcode[3] => Equal1.IN0
opcode[3] => Equal2.IN0
opcode[3] => Equal3.IN0
opcode[3] => Equal4.IN0
opcode[3] => Equal5.IN2
opcode[3] => Equal6.IN2
output[0] <= output[0]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[1] <= output[1]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[2] <= output[2]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[3] <= output[3]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[4] <= output[4]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[5] <= output[5]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[6] <= output[6]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[7] <= output[7]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[8] <= output[8]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[9] <= output[9]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[10] <= output[10]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[11] <= output[11]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[12] <= output[12]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[13] <= output[13]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[14] <= output[14]$latch.DB_MAX_OUTPUT_PORT_TYPE
output[15] <= output[15]$latch.DB_MAX_OUTPUT_PORT_TYPE


