TimeQuest Timing Analyzer report for trabalhofinalcd
Sat Apr 01 16:22:09 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; trabalhofinalcd                                    ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16U484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 298.86 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.346 ; -215.268           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.372 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -155.000                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                           ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.346 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.063     ; 3.278      ;
; -2.346 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.278      ;
; -2.303 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.063     ; 3.235      ;
; -2.303 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.235      ;
; -2.024 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.063     ; 2.956      ;
; -2.024 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.956      ;
; -1.909 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.059     ; 2.845      ;
; -1.909 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.059     ; 2.845      ;
; -1.909 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.059     ; 2.845      ;
; -1.909 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.845      ;
; -1.909 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.845      ;
; -1.909 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.845      ;
; -1.909 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.845      ;
; -1.909 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.845      ;
; -1.902 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.063     ; 2.834      ;
; -1.902 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.834      ;
; -1.898 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.059     ; 2.834      ;
; -1.880 ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; -0.078     ; 2.797      ;
; -1.865 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.799      ;
; -1.865 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.799      ;
; -1.865 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.799      ;
; -1.865 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.799      ;
; -1.865 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.799      ;
; -1.865 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.799      ;
; -1.865 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.799      ;
; -1.865 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.799      ;
; -1.831 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst|inst2    ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.078     ; 2.748      ;
; -1.824 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.059     ; 2.760      ;
; -1.824 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.059     ; 2.760      ;
; -1.824 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.059     ; 2.760      ;
; -1.824 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.760      ;
; -1.824 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.760      ;
; -1.824 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.760      ;
; -1.824 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.760      ;
; -1.824 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.760      ;
; -1.807 ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst9|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.067     ; 2.735      ;
; -1.785 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; 0.271      ; 3.051      ;
; -1.785 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; 0.271      ; 3.051      ;
; -1.785 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; 0.271      ; 3.051      ;
; -1.774 ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst11|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 1.000        ; -0.063     ; 2.706      ;
; -1.770 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.060     ; 2.705      ;
; -1.770 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.705      ;
; -1.770 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.705      ;
; -1.770 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.705      ;
; -1.763 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 1.000        ; 0.296      ; 3.054      ;
; -1.759 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst14|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 1.000        ; -0.039     ; 2.715      ;
; -1.750 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.683      ;
; -1.750 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.683      ;
; -1.750 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.683      ;
; -1.750 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.683      ;
; -1.750 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.683      ;
; -1.750 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.685      ;
; -1.750 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.683      ;
; -1.750 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.685      ;
; -1.750 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.683      ;
; -1.750 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.683      ;
; -1.747 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.680      ;
; -1.747 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.680      ;
; -1.747 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.680      ;
; -1.747 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; 0.271      ; 3.013      ;
; -1.747 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.680      ;
; -1.747 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.680      ;
; -1.747 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; 0.271      ; 3.013      ;
; -1.747 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.680      ;
; -1.747 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.680      ;
; -1.747 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; 0.271      ; 3.013      ;
; -1.747 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.680      ;
; -1.743 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 1.000        ; 0.298      ; 3.036      ;
; -1.736 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.671      ;
; -1.736 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.671      ;
; -1.729 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.664      ;
; -1.729 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.664      ;
; -1.715 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 1.000        ; 0.257      ; 2.967      ;
; -1.707 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.642      ;
; -1.702 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 1.000        ; 0.298      ; 2.995      ;
; -1.692 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.060     ; 2.627      ;
; -1.692 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.625      ;
; -1.692 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.627      ;
; -1.692 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.625      ;
; -1.692 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.627      ;
; -1.692 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.627      ;
; -1.692 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.625      ;
; -1.691 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.626      ;
; -1.690 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; 0.296      ; 2.981      ;
; -1.668 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst10|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.078     ; 2.585      ;
; -1.662 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.597      ;
; -1.662 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.597      ;
; -1.658 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.592      ;
; -1.658 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.592      ;
; -1.658 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.592      ;
; -1.658 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.592      ;
; -1.658 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.592      ;
; -1.658 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.592      ;
; -1.658 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.592      ;
; -1.658 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.592      ;
; -1.656 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; 0.296      ; 2.947      ;
; -1.652 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; 0.257      ; 2.904      ;
; -1.640 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst8|inst2    ; clk          ; clk         ; 1.000        ; 0.270      ; 2.905      ;
; -1.640 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst12|inst2   ; clk          ; clk         ; 1.000        ; 0.270      ; 2.905      ;
; -1.640 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst14|inst2   ; clk          ; clk         ; 1.000        ; 0.270      ; 2.905      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                           ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.372 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.392      ; 0.921      ;
; 0.441 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.021      ;
; 0.454 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.392      ; 1.003      ;
; 0.472 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.422      ; 1.051      ;
; 0.491 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.423      ; 1.071      ;
; 0.531 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.402      ; 1.090      ;
; 0.533 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.392      ; 1.082      ;
; 0.538 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.423      ; 1.118      ;
; 0.549 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.392      ; 1.098      ;
; 0.551 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst|inst2     ; clk          ; clk         ; 0.000        ; 0.432      ; 1.140      ;
; 0.552 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.132      ;
; 0.553 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst9|inst2    ; clk          ; clk         ; 0.000        ; 0.432      ; 1.142      ;
; 0.554 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 0.000        ; 0.392      ; 1.103      ;
; 0.556 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.136      ;
; 0.561 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.779      ;
; 0.570 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.150      ;
; 0.575 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.392      ; 1.124      ;
; 0.580 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.172      ;
; 0.581 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.402      ; 1.140      ;
; 0.582 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.402      ; 1.141      ;
; 0.583 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.402      ; 1.142      ;
; 0.610 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.392      ; 1.159      ;
; 0.618 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.201      ;
; 0.630 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst10|inst2   ; clk          ; clk         ; 0.000        ; 0.432      ; 1.219      ;
; 0.636 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.422      ; 1.215      ;
; 0.638 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 0.000        ; 0.424      ; 1.219      ;
; 0.646 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.229      ;
; 0.654 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 0.000        ; 0.392      ; 1.203      ;
; 0.656 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 0.000        ; 0.424      ; 1.237      ;
; 0.657 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 0.000        ; 0.396      ; 1.210      ;
; 0.658 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 0.000        ; 0.396      ; 1.211      ;
; 0.658 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.250      ;
; 0.659 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.402      ; 1.218      ;
; 0.664 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.882      ;
; 0.671 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 0.000        ; 0.059      ; 0.887      ;
; 0.673 ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst10|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 0.000        ; 0.393      ; 1.223      ;
; 0.692 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst12|inst2   ; clk          ; clk         ; 0.000        ; 0.405      ; 1.254      ;
; 0.711 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.303      ;
; 0.723 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 0.000        ; 0.392      ; 1.272      ;
; 0.730 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.310      ;
; 0.734 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.314      ;
; 0.749 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.435      ; 1.341      ;
; 0.752 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.422      ; 1.331      ;
; 0.759 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.422      ; 1.338      ;
; 0.763 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.435      ; 1.355      ;
; 0.764 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.982      ;
; 0.764 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst13|inst2   ; clk          ; clk         ; 0.000        ; 0.432      ; 1.353      ;
; 0.766 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.422      ; 1.345      ;
; 0.769 ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.392      ; 1.318      ;
; 0.775 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.435      ; 1.367      ;
; 0.775 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.407      ; 1.339      ;
; 0.793 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.402      ; 1.352      ;
; 0.796 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.407      ; 1.360      ;
; 0.799 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.016      ;
; 0.800 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.392      ;
; 0.802 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.407      ; 1.366      ;
; 0.804 ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst8|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 0.000        ; 0.434      ; 1.395      ;
; 0.807 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.059      ; 1.023      ;
; 0.814 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.396      ; 1.367      ;
; 0.821 ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.435      ; 1.413      ;
; 0.824 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.042      ;
; 0.824 ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst14|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.434      ; 1.415      ;
; 0.828 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 0.000        ; 0.407      ; 1.392      ;
; 0.833 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.050      ;
; 0.833 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.050      ;
; 0.834 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.423      ; 1.414      ;
; 0.841 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.059      ;
; 0.846 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.396      ; 1.399      ;
; 0.852 ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.434      ; 1.443      ;
; 0.852 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst13|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.434      ; 1.443      ;
; 0.859 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.422      ; 1.438      ;
; 0.861 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.078      ;
; 0.862 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.079      ;
; 0.869 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst12|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.391      ; 1.417      ;
; 0.869 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 0.000        ; 0.433      ; 1.459      ;
; 0.870 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.435      ; 1.462      ;
; 0.891 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.109      ;
; 0.897 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.115      ;
; 0.897 ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst13|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.103      ; 1.157      ;
; 0.897 ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.103      ; 1.157      ;
; 0.898 ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst8|inst2    ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 0.000        ; 0.102      ; 1.157      ;
; 0.899 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.117      ;
; 0.902 ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst14|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.102      ; 1.161      ;
; 0.907 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.125      ;
; 0.912 ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst10|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 0.000        ; 0.393      ; 1.462      ;
; 0.913 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.131      ;
; 0.918 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.136      ;
; 0.922 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.435      ; 1.514      ;
; 0.924 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.141      ;
; 0.925 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.142      ;
; 0.925 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.422      ; 1.504      ;
; 0.932 ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst8|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 0.000        ; 0.434      ; 1.523      ;
; 0.934 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.152      ;
; 0.939 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.156      ;
; 0.945 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 0.000        ; 0.392      ; 1.494      ;
; 0.953 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.173      ;
; 0.953 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst11|inst2   ; clk          ; clk         ; 0.000        ; 0.432      ; 1.542      ;
; 0.955 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.422      ; 1.534      ;
; 0.955 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.175      ;
; 0.958 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.538      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                 ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst12|inst2  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; confirm_sw ; clk        ; 3.233 ; 3.704 ; Rise       ; clk             ;
; read       ; clk        ; 0.636 ; 0.677 ; Rise       ; clk             ;
; sw0        ; clk        ; 2.548 ; 3.019 ; Rise       ; clk             ;
; sw1        ; clk        ; 2.193 ; 2.658 ; Rise       ; clk             ;
; sw2        ; clk        ; 2.208 ; 2.693 ; Rise       ; clk             ;
; sw3        ; clk        ; 2.416 ; 2.878 ; Rise       ; clk             ;
; sw4        ; clk        ; 1.978 ; 2.435 ; Rise       ; clk             ;
; sw5        ; clk        ; 2.253 ; 2.747 ; Rise       ; clk             ;
; sw6        ; clk        ; 2.061 ; 2.530 ; Rise       ; clk             ;
; sw7        ; clk        ; 1.961 ; 2.417 ; Rise       ; clk             ;
; sw8        ; clk        ; 2.976 ; 3.459 ; Rise       ; clk             ;
; sw9        ; clk        ; 3.427 ; 3.924 ; Rise       ; clk             ;
; write      ; clk        ; 2.321 ; 2.328 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; confirm_sw ; clk        ; -2.576 ; -3.040 ; Rise       ; clk             ;
; read       ; clk        ; -0.211 ; -0.268 ; Rise       ; clk             ;
; sw0        ; clk        ; -1.816 ; -2.276 ; Rise       ; clk             ;
; sw1        ; clk        ; -1.800 ; -2.243 ; Rise       ; clk             ;
; sw2        ; clk        ; -1.732 ; -2.186 ; Rise       ; clk             ;
; sw3        ; clk        ; -1.799 ; -2.261 ; Rise       ; clk             ;
; sw4        ; clk        ; -1.592 ; -2.025 ; Rise       ; clk             ;
; sw5        ; clk        ; -1.867 ; -2.347 ; Rise       ; clk             ;
; sw6        ; clk        ; -1.670 ; -2.115 ; Rise       ; clk             ;
; sw7        ; clk        ; -1.575 ; -2.009 ; Rise       ; clk             ;
; sw8        ; clk        ; -2.336 ; -2.790 ; Rise       ; clk             ;
; sw9        ; clk        ; -2.708 ; -3.184 ; Rise       ; clk             ;
; write      ; clk        ; -0.629 ; -0.674 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 5.681 ; 5.712 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 5.663 ; 5.679 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 5.494 ; 5.493 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 5.680 ; 5.712 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 5.681 ; 5.705 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 5.535 ; 5.544 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 5.414 ; 5.400 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 5.433 ; 5.406 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 5.216 ; 5.202 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 6.472 ; 6.528 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 6.472 ; 6.528 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 5.726 ; 5.753 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 5.610 ; 5.595 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 5.723 ; 5.744 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 5.739 ; 5.707 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 5.733 ; 5.753 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 5.564 ; 5.544 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 5.682 ; 5.704 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 6.118 ; 6.170 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 5.854 ; 5.878 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 5.854 ; 5.881 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 6.118 ; 6.170 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 5.776 ; 5.796 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 5.289 ; 5.287 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 5.493 ; 5.467 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 5.798 ; 5.808 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 5.659 ; 5.632 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 9.655 ; 9.712 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 8.417 ; 8.321 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 8.094 ; 8.069 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 8.084 ; 8.086 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 8.005 ; 7.927 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 8.158 ; 8.072 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 9.655 ; 9.712 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 7.708 ; 7.696 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 8.180 ; 8.133 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 5.110 ; 5.095 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 5.545 ; 5.560 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 5.377 ; 5.375 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 5.562 ; 5.593 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 5.564 ; 5.586 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 5.423 ; 5.431 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 5.300 ; 5.284 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 5.319 ; 5.292 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 5.110 ; 5.095 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 5.444 ; 5.423 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 6.323 ; 6.375 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 5.606 ; 5.631 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 5.489 ; 5.474 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 5.605 ; 5.624 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 5.612 ; 5.580 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 5.614 ; 5.632 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 5.444 ; 5.423 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 5.564 ; 5.584 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 5.182 ; 5.178 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 5.728 ; 5.752 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 5.729 ; 5.754 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 5.983 ; 6.032 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 5.654 ; 5.673 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 5.182 ; 5.178 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 5.376 ; 5.349 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 5.674 ; 5.684 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 5.536 ; 5.508 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 6.200 ; 6.183 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 6.334 ; 6.247 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 6.245 ; 6.210 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 6.509 ; 6.483 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 6.217 ; 6.183 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 6.438 ; 6.383 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 7.596 ; 7.650 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 6.200 ; 6.207 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 6.443 ; 6.482 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 326.9 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.059 ; -180.650          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.339 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -155.000                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                            ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.059 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.998      ;
; -2.059 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.998      ;
; -2.022 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.961      ;
; -2.022 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.961      ;
; -1.733 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.672      ;
; -1.733 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.672      ;
; -1.637 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.579      ;
; -1.637 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.579      ;
; -1.637 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.579      ;
; -1.637 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.053     ; 2.579      ;
; -1.637 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.053     ; 2.579      ;
; -1.637 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.053     ; 2.579      ;
; -1.637 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.053     ; 2.579      ;
; -1.637 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.053     ; 2.579      ;
; -1.633 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.572      ;
; -1.633 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.572      ;
; -1.629 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.571      ;
; -1.600 ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; -0.070     ; 2.525      ;
; -1.567 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.507      ;
; -1.567 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.507      ;
; -1.567 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.507      ;
; -1.567 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.507      ;
; -1.567 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.507      ;
; -1.567 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.507      ;
; -1.567 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.507      ;
; -1.567 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.507      ;
; -1.537 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; 0.247      ; 2.779      ;
; -1.537 ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst9|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.061     ; 2.471      ;
; -1.537 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; 0.247      ; 2.779      ;
; -1.537 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; 0.247      ; 2.779      ;
; -1.534 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.476      ;
; -1.534 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.476      ;
; -1.534 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.476      ;
; -1.534 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.053     ; 2.476      ;
; -1.534 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.053     ; 2.476      ;
; -1.534 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.053     ; 2.476      ;
; -1.534 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.053     ; 2.476      ;
; -1.534 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.053     ; 2.476      ;
; -1.519 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst|inst2    ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.070     ; 2.444      ;
; -1.497 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.437      ;
; -1.497 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.437      ;
; -1.497 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.437      ;
; -1.497 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.437      ;
; -1.497 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.437      ;
; -1.497 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.437      ;
; -1.497 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.437      ;
; -1.497 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.437      ;
; -1.488 ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst11|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 1.000        ; -0.057     ; 2.426      ;
; -1.487 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst14|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 1.000        ; -0.034     ; 2.448      ;
; -1.486 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.053     ; 2.428      ;
; -1.486 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.428      ;
; -1.486 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.428      ;
; -1.486 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.428      ;
; -1.485 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 1.000        ; 0.270      ; 2.750      ;
; -1.478 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.420      ;
; -1.478 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.420      ;
; -1.473 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.415      ;
; -1.473 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.415      ;
; -1.465 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.405      ;
; -1.465 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.405      ;
; -1.465 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.405      ;
; -1.465 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.405      ;
; -1.465 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.405      ;
; -1.465 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.405      ;
; -1.465 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.405      ;
; -1.465 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.405      ;
; -1.461 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; 0.247      ; 2.703      ;
; -1.461 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; 0.247      ; 2.703      ;
; -1.461 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; 0.247      ; 2.703      ;
; -1.455 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 1.000        ; 0.272      ; 2.722      ;
; -1.447 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.388      ;
; -1.447 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.388      ;
; -1.441 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.053     ; 2.383      ;
; -1.441 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.383      ;
; -1.441 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.383      ;
; -1.441 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.383      ;
; -1.439 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.380      ;
; -1.438 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.378      ;
; -1.438 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.378      ;
; -1.438 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.378      ;
; -1.428 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.369      ;
; -1.427 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 1.000        ; 0.234      ; 2.656      ;
; -1.415 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.356      ;
; -1.415 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.356      ;
; -1.412 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.354      ;
; -1.412 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 1.000        ; 0.272      ; 2.679      ;
; -1.408 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst10|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.070     ; 2.333      ;
; -1.398 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; 0.270      ; 2.663      ;
; -1.396 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.336      ;
; -1.396 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.336      ;
; -1.396 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.336      ;
; -1.396 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.336      ;
; -1.396 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.336      ;
; -1.396 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.336      ;
; -1.396 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.336      ;
; -1.396 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.336      ;
; -1.395 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst8|inst2    ; clk          ; clk         ; 1.000        ; 0.245      ; 2.635      ;
; -1.395 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst12|inst2   ; clk          ; clk         ; 1.000        ; 0.245      ; 2.635      ;
; -1.395 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst14|inst2   ; clk          ; clk         ; 1.000        ; 0.245      ; 2.635      ;
; -1.391 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; 0.234      ; 2.620      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                            ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.339 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.355      ; 0.838      ;
; 0.406 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.354      ; 0.904      ;
; 0.412 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 0.000        ; 0.384      ; 0.940      ;
; 0.433 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.384      ; 0.961      ;
; 0.448 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.385      ; 0.977      ;
; 0.485 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.363      ; 0.992      ;
; 0.492 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 0.000        ; 0.354      ; 0.990      ;
; 0.492 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.021      ;
; 0.493 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.355      ; 0.992      ;
; 0.502 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst|inst2     ; clk          ; clk         ; 0.000        ; 0.393      ; 1.039      ;
; 0.503 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst9|inst2    ; clk          ; clk         ; 0.000        ; 0.393      ; 1.040      ;
; 0.503 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.032      ;
; 0.504 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.033      ;
; 0.506 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.355      ; 1.005      ;
; 0.513 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.521 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.355      ; 1.020      ;
; 0.522 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.051      ;
; 0.531 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.363      ; 1.038      ;
; 0.532 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.363      ; 1.039      ;
; 0.534 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.363      ; 1.041      ;
; 0.535 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.395      ; 1.074      ;
; 0.545 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.354      ; 1.043      ;
; 0.556 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.088      ;
; 0.585 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst10|inst2   ; clk          ; clk         ; 0.000        ; 0.393      ; 1.122      ;
; 0.590 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.384      ; 1.118      ;
; 0.592 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 0.000        ; 0.354      ; 1.090      ;
; 0.593 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.122      ;
; 0.594 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.126      ;
; 0.603 ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst10|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 0.000        ; 0.356      ; 1.103      ;
; 0.604 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.395      ; 1.143      ;
; 0.604 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.133      ;
; 0.604 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.803      ;
; 0.607 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 0.000        ; 0.359      ; 1.110      ;
; 0.610 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 0.000        ; 0.359      ; 1.113      ;
; 0.612 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 0.000        ; 0.053      ; 0.809      ;
; 0.614 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.363      ; 1.121      ;
; 0.635 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst12|inst2   ; clk          ; clk         ; 0.000        ; 0.367      ; 1.146      ;
; 0.649 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 0.000        ; 0.354      ; 1.147      ;
; 0.653 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.395      ; 1.192      ;
; 0.672 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.201      ;
; 0.674 ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.355      ; 1.173      ;
; 0.680 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.208      ;
; 0.693 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.395      ; 1.232      ;
; 0.693 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.384      ; 1.221      ;
; 0.700 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.384      ; 1.228      ;
; 0.700 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.899      ;
; 0.700 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst13|inst2   ; clk          ; clk         ; 0.000        ; 0.393      ; 1.237      ;
; 0.701 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.384      ; 1.229      ;
; 0.702 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.395      ; 1.241      ;
; 0.713 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.395      ; 1.252      ;
; 0.722 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.369      ; 1.235      ;
; 0.728 ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst8|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 0.000        ; 0.394      ; 1.266      ;
; 0.729 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.395      ; 1.268      ;
; 0.730 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.363      ; 1.237      ;
; 0.732 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.369      ; 1.245      ;
; 0.736 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.053      ; 0.933      ;
; 0.737 ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.395      ; 1.276      ;
; 0.738 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.369      ; 1.251      ;
; 0.744 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.053      ; 0.941      ;
; 0.747 ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst14|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.394      ; 1.285      ;
; 0.753 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.359      ; 1.256      ;
; 0.756 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 0.000        ; 0.369      ; 1.269      ;
; 0.758 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.957      ;
; 0.758 ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.393      ; 1.295      ;
; 0.763 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.053      ; 0.960      ;
; 0.763 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.053      ; 0.960      ;
; 0.771 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.970      ;
; 0.774 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.385      ; 1.303      ;
; 0.777 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.359      ; 1.280      ;
; 0.781 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst13|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.393      ; 1.318      ;
; 0.784 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.053      ; 0.981      ;
; 0.785 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.053      ; 0.982      ;
; 0.786 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.384      ; 1.314      ;
; 0.790 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.394      ; 1.328      ;
; 0.793 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 0.000        ; 0.392      ; 1.329      ;
; 0.795 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst12|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.354      ; 1.293      ;
; 0.800 ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst10|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 0.000        ; 0.355      ; 1.299      ;
; 0.804 ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst8|inst2    ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 0.000        ; 0.093      ; 1.041      ;
; 0.804 ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.093      ; 1.041      ;
; 0.805 ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst13|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.093      ; 1.042      ;
; 0.809 ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst14|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.093      ; 1.046      ;
; 0.812 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.011      ;
; 0.821 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.020      ;
; 0.821 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.019      ;
; 0.822 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.021      ;
; 0.833 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.032      ;
; 0.834 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.033      ;
; 0.844 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.394      ; 1.382      ;
; 0.846 ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst8|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 0.000        ; 0.393      ; 1.383      ;
; 0.847 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 0.000        ; 0.354      ; 1.345      ;
; 0.851 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.384      ; 1.379      ;
; 0.852 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.049      ;
; 0.852 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.049      ;
; 0.853 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.052      ;
; 0.858 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.053      ; 1.055      ;
; 0.871 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst9|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 0.000        ; 0.102      ; 1.117      ;
; 0.875 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst11|inst2   ; clk          ; clk         ; 0.000        ; 0.393      ; 1.412      ;
; 0.876 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.077      ;
; 0.879 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.407      ;
; 0.881 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.410      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst12|inst2  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; confirm_sw ; clk        ; 2.870 ; 3.208 ; Rise       ; clk             ;
; read       ; clk        ; 0.573 ; 0.690 ; Rise       ; clk             ;
; sw0        ; clk        ; 2.236 ; 2.591 ; Rise       ; clk             ;
; sw1        ; clk        ; 1.901 ; 2.274 ; Rise       ; clk             ;
; sw2        ; clk        ; 1.921 ; 2.314 ; Rise       ; clk             ;
; sw3        ; clk        ; 2.106 ; 2.487 ; Rise       ; clk             ;
; sw4        ; clk        ; 1.716 ; 2.065 ; Rise       ; clk             ;
; sw5        ; clk        ; 1.958 ; 2.363 ; Rise       ; clk             ;
; sw6        ; clk        ; 1.788 ; 2.154 ; Rise       ; clk             ;
; sw7        ; clk        ; 1.694 ; 2.051 ; Rise       ; clk             ;
; sw8        ; clk        ; 2.606 ; 3.026 ; Rise       ; clk             ;
; sw9        ; clk        ; 3.015 ; 3.444 ; Rise       ; clk             ;
; write      ; clk        ; 2.113 ; 2.177 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; confirm_sw ; clk        ; -2.263 ; -2.627 ; Rise       ; clk             ;
; read       ; clk        ; -0.196 ; -0.314 ; Rise       ; clk             ;
; sw0        ; clk        ; -1.569 ; -1.937 ; Rise       ; clk             ;
; sw1        ; clk        ; -1.551 ; -1.910 ; Rise       ; clk             ;
; sw2        ; clk        ; -1.494 ; -1.864 ; Rise       ; clk             ;
; sw3        ; clk        ; -1.555 ; -1.944 ; Rise       ; clk             ;
; sw4        ; clk        ; -1.373 ; -1.707 ; Rise       ; clk             ;
; sw5        ; clk        ; -1.615 ; -2.010 ; Rise       ; clk             ;
; sw6        ; clk        ; -1.441 ; -1.791 ; Rise       ; clk             ;
; sw7        ; clk        ; -1.351 ; -1.694 ; Rise       ; clk             ;
; sw8        ; clk        ; -2.044 ; -2.411 ; Rise       ; clk             ;
; sw9        ; clk        ; -2.380 ; -2.765 ; Rise       ; clk             ;
; write      ; clk        ; -0.567 ; -0.684 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 5.401 ; 5.413 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 5.387 ; 5.396 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 5.223 ; 5.196 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 5.397 ; 5.413 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 5.401 ; 5.406 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 5.277 ; 5.252 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 5.151 ; 5.099 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 5.172 ; 5.117 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 4.958 ; 4.932 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 6.134 ; 6.140 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 6.134 ; 6.140 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 5.438 ; 5.438 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 5.321 ; 5.281 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 5.434 ; 5.438 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 5.442 ; 5.384 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 5.444 ; 5.443 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 5.276 ; 5.233 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 5.400 ; 5.398 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 5.813 ; 5.809 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 5.563 ; 5.553 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 5.554 ; 5.551 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 5.813 ; 5.809 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 5.492 ; 5.483 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 5.029 ; 4.999 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 5.210 ; 5.155 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 5.517 ; 5.490 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 5.373 ; 5.319 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 9.082 ; 9.120 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 7.828 ; 7.708 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 7.578 ; 7.511 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 7.584 ; 7.561 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 7.493 ; 7.402 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 7.612 ; 7.494 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 9.082 ; 9.120 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 7.220 ; 7.151 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 7.636 ; 7.560 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 4.864 ; 4.836 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 5.282 ; 5.290 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 5.119 ; 5.091 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 5.292 ; 5.308 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 5.296 ; 5.300 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 5.176 ; 5.152 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 5.048 ; 4.996 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 5.069 ; 5.014 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 4.864 ; 4.836 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 5.169 ; 5.126 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 6.000 ; 6.005 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 5.330 ; 5.330 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 5.213 ; 5.173 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 5.328 ; 5.332 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 5.329 ; 5.270 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 5.338 ; 5.337 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 5.169 ; 5.126 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 5.294 ; 5.292 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 4.933 ; 4.902 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 5.450 ; 5.440 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 5.441 ; 5.438 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 5.690 ; 5.686 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 5.382 ; 5.373 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 4.933 ; 4.902 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 5.105 ; 5.050 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 5.406 ; 5.379 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 5.262 ; 5.208 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 5.854 ; 5.806 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 5.984 ; 5.874 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 5.907 ; 5.845 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 6.163 ; 6.097 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 5.871 ; 5.806 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 6.079 ; 5.969 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 7.248 ; 7.280 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 5.854 ; 5.841 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 6.080 ; 6.075 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.907 ; -62.426           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.183 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -165.226                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                            ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.907 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.857      ;
; -0.907 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.857      ;
; -0.841 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.791      ;
; -0.841 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.791      ;
; -0.692 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.642      ;
; -0.692 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.642      ;
; -0.679 ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; -0.045     ; 1.621      ;
; -0.633 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.585      ;
; -0.633 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.585      ;
; -0.633 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.585      ;
; -0.633 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.585      ;
; -0.633 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.585      ;
; -0.633 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.585      ;
; -0.633 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.585      ;
; -0.633 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.585      ;
; -0.630 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.033     ; 1.584      ;
; -0.630 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.584      ;
; -0.630 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.584      ;
; -0.630 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.033     ; 1.584      ;
; -0.630 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.033     ; 1.584      ;
; -0.630 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.033     ; 1.584      ;
; -0.630 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.033     ; 1.584      ;
; -0.630 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.033     ; 1.584      ;
; -0.628 ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst9|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.039     ; 1.576      ;
; -0.621 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.033     ; 1.575      ;
; -0.621 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.575      ;
; -0.621 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.575      ;
; -0.621 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.033     ; 1.575      ;
; -0.621 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.033     ; 1.575      ;
; -0.621 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.033     ; 1.575      ;
; -0.621 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.033     ; 1.575      ;
; -0.621 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.033     ; 1.575      ;
; -0.615 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.565      ;
; -0.615 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.565      ;
; -0.612 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst|inst2    ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.045     ; 1.554      ;
; -0.608 ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst11|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.559      ;
; -0.598 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 1.000        ; 0.159      ; 1.744      ;
; -0.592 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; 0.146      ; 1.725      ;
; -0.592 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.545      ;
; -0.592 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; 0.146      ; 1.725      ;
; -0.592 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; 0.146      ; 1.725      ;
; -0.580 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 1.000        ; 0.160      ; 1.727      ;
; -0.570 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.034     ; 1.523      ;
; -0.570 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.523      ;
; -0.570 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.523      ;
; -0.570 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 1.000        ; 0.137      ; 1.694      ;
; -0.570 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.523      ;
; -0.570 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; 0.159      ; 1.716      ;
; -0.565 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst14|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 1.000        ; -0.023     ; 1.529      ;
; -0.560 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.513      ;
; -0.560 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.513      ;
; -0.559 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.511      ;
; -0.559 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.511      ;
; -0.559 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.511      ;
; -0.559 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.511      ;
; -0.559 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.511      ;
; -0.559 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.511      ;
; -0.559 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.511      ;
; -0.559 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.511      ;
; -0.553 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 1.000        ; 0.160      ; 1.700      ;
; -0.543 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; 0.159      ; 1.689      ;
; -0.537 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.489      ;
; -0.537 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.489      ;
; -0.530 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; 0.147      ; 1.664      ;
; -0.530 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; 0.147      ; 1.664      ;
; -0.530 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; 0.147      ; 1.664      ;
; -0.529 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.481      ;
; -0.525 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; 0.137      ; 1.649      ;
; -0.519 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.659      ;
; -0.519 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.659      ;
; -0.519 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; 0.160      ; 1.666      ;
; -0.519 ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst9|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.470      ;
; -0.516 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.468      ;
; -0.516 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.468      ;
; -0.516 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.468      ;
; -0.516 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.468      ;
; -0.516 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.468      ;
; -0.516 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.468      ;
; -0.516 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.468      ;
; -0.516 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.468      ;
; -0.510 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 1.000        ; 0.137      ; 1.634      ;
; -0.506 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; 0.160      ; 1.653      ;
; -0.506 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; 0.160      ; 1.653      ;
; -0.506 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; 0.160      ; 1.653      ;
; -0.506 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; 0.160      ; 1.653      ;
; -0.506 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; 0.160      ; 1.653      ;
; -0.506 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; 0.160      ; 1.653      ;
; -0.506 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; 0.160      ; 1.653      ;
; -0.506 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; 0.160      ; 1.653      ;
; -0.505 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; 0.160      ; 1.652      ;
; -0.504 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.455      ;
; -0.504 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.455      ;
; -0.504 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.455      ;
; -0.504 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.034     ; 1.457      ;
; -0.504 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.457      ;
; -0.504 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.457      ;
; -0.504 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.457      ;
; -0.501 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.453      ;
; -0.501 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.453      ;
; -0.501 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.453      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                            ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.183 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.215      ; 0.482      ;
; 0.232 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.548      ;
; 0.238 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.214      ; 0.536      ;
; 0.244 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.232      ; 0.560      ;
; 0.257 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.573      ;
; 0.269 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.215      ; 0.568      ;
; 0.270 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.586      ;
; 0.273 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.578      ;
; 0.274 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst9|inst2    ; clk          ; clk         ; 0.000        ; 0.238      ; 0.596      ;
; 0.275 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.215      ; 0.574      ;
; 0.276 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.592      ;
; 0.277 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst|inst2     ; clk          ; clk         ; 0.000        ; 0.238      ; 0.599      ;
; 0.278 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.594      ;
; 0.284 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.215      ; 0.583      ;
; 0.285 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.601      ;
; 0.290 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.221      ; 0.595      ;
; 0.290 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.410      ;
; 0.292 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.221      ; 0.597      ;
; 0.293 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 0.000        ; 0.214      ; 0.591      ;
; 0.293 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.221      ; 0.598      ;
; 0.294 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.240      ; 0.618      ;
; 0.313 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.214      ; 0.611      ;
; 0.319 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 0.000        ; 0.235      ; 0.638      ;
; 0.325 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst10|inst2   ; clk          ; clk         ; 0.000        ; 0.238      ; 0.647      ;
; 0.333 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.240      ; 0.657      ;
; 0.335 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.232      ; 0.651      ;
; 0.337 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.235      ; 0.656      ;
; 0.338 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.655      ;
; 0.341 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.646      ;
; 0.345 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 0.000        ; 0.218      ; 0.647      ;
; 0.345 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 0.000        ; 0.214      ; 0.643      ;
; 0.346 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.466      ;
; 0.347 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.664      ;
; 0.348 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 0.000        ; 0.218      ; 0.650      ;
; 0.350 ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst10|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 0.000        ; 0.215      ; 0.649      ;
; 0.351 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.470      ;
; 0.358 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst12|inst2   ; clk          ; clk         ; 0.000        ; 0.224      ; 0.666      ;
; 0.373 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.240      ; 0.697      ;
; 0.373 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.689      ;
; 0.380 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 0.000        ; 0.214      ; 0.678      ;
; 0.382 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst13|inst2   ; clk          ; clk         ; 0.000        ; 0.238      ; 0.704      ;
; 0.391 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.240      ; 0.715      ;
; 0.391 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.707      ;
; 0.392 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.240      ; 0.716      ;
; 0.393 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.513      ;
; 0.393 ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.214      ; 0.691      ;
; 0.398 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.703      ;
; 0.402 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.718      ;
; 0.402 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.240      ; 0.726      ;
; 0.403 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.232      ; 0.719      ;
; 0.405 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.232      ; 0.721      ;
; 0.406 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.225      ; 0.715      ;
; 0.410 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.225      ; 0.719      ;
; 0.411 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.240      ; 0.735      ;
; 0.414 ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst8|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 0.000        ; 0.238      ; 0.736      ;
; 0.416 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.225      ; 0.725      ;
; 0.426 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 0.000        ; 0.225      ; 0.735      ;
; 0.427 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.218      ; 0.729      ;
; 0.427 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.546      ;
; 0.430 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.549      ;
; 0.434 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.554      ;
; 0.434 ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.239      ; 0.757      ;
; 0.434 ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst14|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.238      ; 0.756      ;
; 0.439 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.218      ; 0.741      ;
; 0.439 ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.238      ; 0.761      ;
; 0.440 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.560      ;
; 0.441 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.560      ;
; 0.442 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.561      ;
; 0.445 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst13|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.238      ; 0.767      ;
; 0.446 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.232      ; 0.762      ;
; 0.451 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.570      ;
; 0.451 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.232      ; 0.767      ;
; 0.452 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.571      ;
; 0.454 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst12|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.214      ; 0.752      ;
; 0.458 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.239      ; 0.781      ;
; 0.465 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 0.000        ; 0.237      ; 0.787      ;
; 0.467 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.058      ; 0.610      ;
; 0.469 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst8|inst2    ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 0.000        ; 0.057      ; 0.610      ;
; 0.469 ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst13|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.058      ; 0.611      ;
; 0.471 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.591      ;
; 0.471 ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst10|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 0.000        ; 0.214      ; 0.769      ;
; 0.474 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.594      ;
; 0.474 ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst14|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.057      ; 0.615      ;
; 0.482 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.602      ;
; 0.483 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.231      ; 0.798      ;
; 0.483 ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst8|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 0.000        ; 0.238      ; 0.805      ;
; 0.493 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.612      ;
; 0.494 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst11|inst2   ; clk          ; clk         ; 0.000        ; 0.238      ; 0.816      ;
; 0.495 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.614      ;
; 0.496 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.812      ;
; 0.498 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.239      ; 0.821      ;
; 0.501 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.620      ;
; 0.503 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 0.000        ; 0.214      ; 0.801      ;
; 0.509 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.631      ;
; 0.511 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.827      ;
; 0.511 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.633      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst12|inst2  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; confirm_sw ; clk        ; 1.800 ; 2.459 ; Rise       ; clk             ;
; read       ; clk        ; 0.415 ; 0.628 ; Rise       ; clk             ;
; sw0        ; clk        ; 1.409 ; 2.059 ; Rise       ; clk             ;
; sw1        ; clk        ; 1.218 ; 1.851 ; Rise       ; clk             ;
; sw2        ; clk        ; 1.249 ; 1.895 ; Rise       ; clk             ;
; sw3        ; clk        ; 1.334 ; 1.980 ; Rise       ; clk             ;
; sw4        ; clk        ; 1.107 ; 1.742 ; Rise       ; clk             ;
; sw5        ; clk        ; 1.290 ; 1.936 ; Rise       ; clk             ;
; sw6        ; clk        ; 1.151 ; 1.793 ; Rise       ; clk             ;
; sw7        ; clk        ; 1.081 ; 1.726 ; Rise       ; clk             ;
; sw8        ; clk        ; 1.673 ; 2.281 ; Rise       ; clk             ;
; sw9        ; clk        ; 1.954 ; 2.590 ; Rise       ; clk             ;
; write      ; clk        ; 1.363 ; 1.586 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; confirm_sw ; clk        ; -1.438 ; -2.069 ; Rise       ; clk             ;
; read       ; clk        ; -0.164 ; -0.393 ; Rise       ; clk             ;
; sw0        ; clk        ; -1.000 ; -1.634 ; Rise       ; clk             ;
; sw1        ; clk        ; -0.996 ; -1.611 ; Rise       ; clk             ;
; sw2        ; clk        ; -0.977 ; -1.621 ; Rise       ; clk             ;
; sw3        ; clk        ; -1.001 ; -1.623 ; Rise       ; clk             ;
; sw4        ; clk        ; -0.887 ; -1.507 ; Rise       ; clk             ;
; sw5        ; clk        ; -1.067 ; -1.704 ; Rise       ; clk             ;
; sw6        ; clk        ; -0.928 ; -1.553 ; Rise       ; clk             ;
; sw7        ; clk        ; -0.861 ; -1.491 ; Rise       ; clk             ;
; sw8        ; clk        ; -1.297 ; -1.917 ; Rise       ; clk             ;
; sw9        ; clk        ; -1.525 ; -2.181 ; Rise       ; clk             ;
; write      ; clk        ; -0.396 ; -0.647 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 3.431 ; 3.491 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 3.407 ; 3.456 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 3.250 ; 3.323 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 3.431 ; 3.491 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 3.419 ; 3.479 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 3.330 ; 3.368 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 3.202 ; 3.257 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 3.215 ; 3.274 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 3.094 ; 3.140 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 3.862 ; 3.954 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 3.862 ; 3.954 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 3.436 ; 3.463 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 3.316 ; 3.355 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 3.443 ; 3.479 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 3.373 ; 3.415 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 3.445 ; 3.482 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 3.275 ; 3.311 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 3.406 ; 3.431 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 3.678 ; 3.758 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 3.511 ; 3.567 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 3.509 ; 3.584 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 3.678 ; 3.758 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 3.469 ; 3.526 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 3.150 ; 3.192 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 3.243 ; 3.314 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 3.472 ; 3.530 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 3.331 ; 3.400 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 5.838 ; 5.981 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 4.884 ; 4.934 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 4.722 ; 4.800 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 4.806 ; 4.831 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 4.670 ; 4.695 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 4.770 ; 4.785 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 5.838 ; 5.981 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 4.528 ; 4.546 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 4.804 ; 4.823 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 3.032 ; 3.076 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 3.339 ; 3.386 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 3.182 ; 3.252 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 3.363 ; 3.420 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 3.351 ; 3.408 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 3.265 ; 3.301 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 3.135 ; 3.188 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 3.149 ; 3.205 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 3.032 ; 3.076 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 3.206 ; 3.240 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 3.776 ; 3.864 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 3.368 ; 3.393 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 3.246 ; 3.283 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 3.375 ; 3.409 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 3.299 ; 3.340 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 3.377 ; 3.412 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 3.206 ; 3.240 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 3.338 ; 3.361 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 3.087 ; 3.127 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 3.438 ; 3.491 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 3.436 ; 3.508 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 3.599 ; 3.675 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 3.398 ; 3.453 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 3.087 ; 3.127 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 3.175 ; 3.243 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 3.401 ; 3.456 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 3.260 ; 3.325 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 3.613 ; 3.661 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 3.679 ; 3.734 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 3.642 ; 3.665 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 3.852 ; 3.862 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 3.614 ; 3.676 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 3.723 ; 3.760 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 4.627 ; 4.762 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 3.613 ; 3.661 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 3.759 ; 3.824 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.346   ; 0.183 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.346   ; 0.183 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -215.268 ; 0.0   ; 0.0      ; 0.0     ; -165.226            ;
;  clk             ; -215.268 ; 0.000 ; N/A      ; N/A     ; -165.226            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; confirm_sw ; clk        ; 3.233 ; 3.704 ; Rise       ; clk             ;
; read       ; clk        ; 0.636 ; 0.690 ; Rise       ; clk             ;
; sw0        ; clk        ; 2.548 ; 3.019 ; Rise       ; clk             ;
; sw1        ; clk        ; 2.193 ; 2.658 ; Rise       ; clk             ;
; sw2        ; clk        ; 2.208 ; 2.693 ; Rise       ; clk             ;
; sw3        ; clk        ; 2.416 ; 2.878 ; Rise       ; clk             ;
; sw4        ; clk        ; 1.978 ; 2.435 ; Rise       ; clk             ;
; sw5        ; clk        ; 2.253 ; 2.747 ; Rise       ; clk             ;
; sw6        ; clk        ; 2.061 ; 2.530 ; Rise       ; clk             ;
; sw7        ; clk        ; 1.961 ; 2.417 ; Rise       ; clk             ;
; sw8        ; clk        ; 2.976 ; 3.459 ; Rise       ; clk             ;
; sw9        ; clk        ; 3.427 ; 3.924 ; Rise       ; clk             ;
; write      ; clk        ; 2.321 ; 2.328 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; confirm_sw ; clk        ; -1.438 ; -2.069 ; Rise       ; clk             ;
; read       ; clk        ; -0.164 ; -0.268 ; Rise       ; clk             ;
; sw0        ; clk        ; -1.000 ; -1.634 ; Rise       ; clk             ;
; sw1        ; clk        ; -0.996 ; -1.611 ; Rise       ; clk             ;
; sw2        ; clk        ; -0.977 ; -1.621 ; Rise       ; clk             ;
; sw3        ; clk        ; -1.001 ; -1.623 ; Rise       ; clk             ;
; sw4        ; clk        ; -0.887 ; -1.507 ; Rise       ; clk             ;
; sw5        ; clk        ; -1.067 ; -1.704 ; Rise       ; clk             ;
; sw6        ; clk        ; -0.928 ; -1.553 ; Rise       ; clk             ;
; sw7        ; clk        ; -0.861 ; -1.491 ; Rise       ; clk             ;
; sw8        ; clk        ; -1.297 ; -1.917 ; Rise       ; clk             ;
; sw9        ; clk        ; -1.525 ; -2.181 ; Rise       ; clk             ;
; write      ; clk        ; -0.396 ; -0.647 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 5.681 ; 5.712 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 5.663 ; 5.679 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 5.494 ; 5.493 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 5.680 ; 5.712 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 5.681 ; 5.705 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 5.535 ; 5.544 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 5.414 ; 5.400 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 5.433 ; 5.406 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 5.216 ; 5.202 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 6.472 ; 6.528 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 6.472 ; 6.528 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 5.726 ; 5.753 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 5.610 ; 5.595 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 5.723 ; 5.744 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 5.739 ; 5.707 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 5.733 ; 5.753 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 5.564 ; 5.544 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 5.682 ; 5.704 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 6.118 ; 6.170 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 5.854 ; 5.878 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 5.854 ; 5.881 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 6.118 ; 6.170 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 5.776 ; 5.796 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 5.289 ; 5.287 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 5.493 ; 5.467 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 5.798 ; 5.808 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 5.659 ; 5.632 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 9.655 ; 9.712 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 8.417 ; 8.321 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 8.094 ; 8.069 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 8.084 ; 8.086 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 8.005 ; 7.927 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 8.158 ; 8.072 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 9.655 ; 9.712 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 7.708 ; 7.696 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 8.180 ; 8.133 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 3.032 ; 3.076 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 3.339 ; 3.386 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 3.182 ; 3.252 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 3.363 ; 3.420 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 3.351 ; 3.408 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 3.265 ; 3.301 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 3.135 ; 3.188 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 3.149 ; 3.205 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 3.032 ; 3.076 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 3.206 ; 3.240 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 3.776 ; 3.864 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 3.368 ; 3.393 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 3.246 ; 3.283 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 3.375 ; 3.409 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 3.299 ; 3.340 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 3.377 ; 3.412 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 3.206 ; 3.240 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 3.338 ; 3.361 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 3.087 ; 3.127 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 3.438 ; 3.491 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 3.436 ; 3.508 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 3.599 ; 3.675 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 3.398 ; 3.453 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 3.087 ; 3.127 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 3.175 ; 3.243 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 3.401 ; 3.456 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 3.260 ; 3.325 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 3.613 ; 3.661 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 3.679 ; 3.734 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 3.642 ; 3.665 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 3.852 ; 3.862 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 3.614 ; 3.676 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 3.723 ; 3.760 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 4.627 ; 4.762 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 3.613 ; 3.661 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 3.759 ; 3.824 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; address_reg_out[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[7]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[6]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[5]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[4]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[3]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[2]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[1]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[0]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sw7                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; confirm_sw              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw9                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw8                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw6                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw5                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw4                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw3                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw2                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw1                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw0                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; read                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; address_reg_out[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; morte[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; morte[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; morte[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; morte[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; morte[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; morte[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; morte[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; morte[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; address_reg_out[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; address_reg_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; address_reg_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; address_reg_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_reg_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_reg_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_reg_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_reg_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_reg_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; morte[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; morte[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; morte[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; morte[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; morte[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; morte[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; morte[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; morte[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 888      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 888      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 200   ; 200  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 184   ; 184  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat Apr 01 16:22:07 2023
Info: Command: quartus_sta trabalhofinalcd -c trabalhofinalcd
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'trabalhofinalcd.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.346
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.346            -215.268 clk 
Info (332146): Worst-case hold slack is 0.372
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.372               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -155.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.059
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.059            -180.650 clk 
Info (332146): Worst-case hold slack is 0.339
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.339               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -155.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.907
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.907             -62.426 clk 
Info (332146): Worst-case hold slack is 0.183
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.183               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -165.226 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4708 megabytes
    Info: Processing ended: Sat Apr 01 16:22:09 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


