{
    "docs": [
        {
            "location": "/", 
            "text": "Grundlagen\n\n\nAnalog-Technik und Digital-Technik\n\n\nIn der Schwachstromelektronik werden heute die beiden Bereiche \nAnalog-Technik und Digital-Technik unterschieden.\n\n\nEin einfaches Beispiel f\u00fcr diese beiden Begriffe stellt ein \ngew\u00f6hnlicher Spannungsmesser dar. Wenn man das Messger\u00e4t wie in \n\nAbb. 1\n an eine regelbare Spannungsquelle anschlie\u00dft, so vergr\u00f6\u00dfert \nsich der Zeigerausschlag mit zunehmender Spannung. Dabei wird einem \nbestimmten Spannungswert genau eine Zeigerstellung zugeordnet. Dieser \ngleichm\u00e4\u00dfige Anstieg oder Abfall des Zeigers wird \nanaloges Verhalten\n\ngenannt.\n\n\n\n\nDabei ist jeder Zwischenwert der Spannung innerhalb des Messbereiches \ndes Spannungsger\u00e4tes m\u00f6glich. Der Ausschlag des Messger\u00e4tes entspricht\ndabei der angelegten Spannung, oder anders ausgedr\u00fcckt: die angelegte \nSpannung ist analog zum Zeigerausschlag.\n\n\nAbb. 2\n zeigt ein typisches Diagramm f\u00fcr analoges Verhalten. Hier ist \nder Zeigerausschlag des Messger\u00e4tes in Abh\u00e4ngigkeit der Zeit t \ndargestellt. Es ist deutlich zu sehen, dass jeder beliebige \nZwischenwert des Ausschlags eingestellt werden kann.\n\n\n\n\nBei der \nDigital-Technik\n dagegen wird die Information, die bei der \nAnalog-Technik durch den Kurvenverlauf gegeben ist (Zeigerausschlag), \ndurch das Ablesen auf der Skala bestimmt. Man ordnet eben jedem \nZeigerstand einen bestimmten Spannungswert zu. Das ist bei fast allen \nMessger\u00e4ten durch die Skala von vornherein schon gegeben. Indem man \nnun die Skalenstriche abz\u00e4hlt, setzt man das analoge Signal \n(Ausschlag des Zeigers) in ein digitales Signal (Anzahl der Striche) \num. \n\n\nDabei hat die Digital-Technik gegen\u00fcber der Analog-Technik einen gro\u00dfen \nVorteil\n. W\u00e4hrend bei analogen Schaltungen der Spannungsbereich meist \ngenau stimmen muss, braucht man in digitalen Schaltungen nur den \nrichtigen Spannungsbereich einzuhalten. Dies bringt eine \nerh\u00f6hte \nStabilit\u00e4t\n der digitalen Schaltungen mit sich.\n\n\nDie beiden Spannungsbereiche, die in der Digital-Technik verwendet \nwerden, hei\u00dfen \nL-Bereich\n (von engl.: low = niedrig) und \nH-Bereich\n \n(von engl.: high = hoch). Hier werden f\u00fcr die Beispiele eine \nVersorgungsspannung \nUv = 5V\n und die beiden Spannungsbereiche mit \n\n0V bis +0,5V\n f\u00fcr \nL\n (low) und \n+2,5V bis +5V\n f\u00fcr \nH\n (high) festgelegt, \nda diese Spannungsbereiche au\u00dferdem gerade f\u00fcr TTL-Schaltungen \n(TTL = Transistor-Transistor-Logik) oft ben\u00f6tigt werden.\n\n\nIn der mathematischen Beschreibung von digitalen Schaltungen wird der \nL-Bereich mit 0 und der H-Bereich mit 1 beschrieben. Dies ist unter \nanderem f\u00fcr Wahrheitstabellen und \nKV-Tafeln\n, die in anderen Kapiteln \nzur Anwendung kommen, sehr von Vorteil.\n\n\nDas Dualsystem\n\n\nIn den digitalen Schaltungen mit seinen zwei Bereichen H und L wird\ndas Dualsystem f\u00fcr die Beschreibung mathematischer Zusammenh\u00e4nge\nangewendet. Dabei werden nur zwei Zahlen ben\u00f6tigt, n\u00e4mlich 1 und 0.\nEine Verdeutlichung des Dualsystems ist am einfachsten durch eine\nGegen\u00fcberstellung mit unserem \u00fcblichen Dezimalsystem zu erreichen:\n\n\n\n\n\n\n\n\nDezimalsystem\n\n\nDualsystem\n\n\n\n\n\n\n\n\n\n\n0\n\n\n0\n\n\n\n\n\n\n1\n\n\n1\n\n\n\n\n\n\n2\n\n\n10\n\n\n\n\n\n\n3\n\n\n11\n\n\n\n\n\n\n4\n\n\n100\n\n\n\n\n\n\n5\n\n\n101\n\n\n\n\n\n\n6\n\n\n110\n\n\n\n\n\n\n7\n\n\n111\n\n\n\n\n\n\n8\n\n\n1000\n\n\n\n\n\n\n9\n\n\n1001\n\n\n\n\n\n\n10\n\n\n1010\n\n\n\n\n\n\n11\n\n\n1011\n\n\n\n\n\n\n\n\nDabei spricht man die duale Zahl \n1001\n nicht etwa \nEintausendeins\n,\nsondern man spricht die Zahlen einzeln von links beginnend,\nalso \nEins, Null, Null, Eins\n.\n\n\nDurch diese Darstellung k\u00f6nnen digitale Schaltungen (z.B. Z\u00e4hler)\nsehr einfach und durchsichtig dargestellt werden.\n\n\nAnmerkung zur Elektronik\n\n\nAlle hier behandelten Schaltungen entsprechen der sog. \nPositiv-Logik\n.\nDas hei\u00dft, dass der H-Bereich eine positive Spannung sein muss.\n\n\n(Es gibt auch eine Negativ-Logik, die aber in der Technik kaum eine\nBedeutung hat.)\n\n\nWeiterhin gilt ein \noffener Eingang\n (nicht angeschlossener Eingang)\n\nimmer als Wert 1\n (entspr. H). Dies ist durch die Bauweise der ICs\n(Integrierte Schaltungen) bedingt, die intern immer den Wert 1 an\neinen Ausgang legen, wenn dieser nicht angeschlossen ist. Das bringt\nvor allem beim Zusammenschalten mehrerer Verkn\u00fcpfungsschaltungen\nenorme Vorteile.\n\n\nDer \nMasseanschluss\n bei digitalen Schaltungen hat \nimmer den Wert 0\n.\nDies entspricht bei der Stromversorgung dem Minuspol. Der Wert 1 ist\nalso der Pluspol der Spannungsquelle. Falls Messungen mit einem\nSpannungsmessger\u00e4t oder gar Oszilloskop gemacht werden, ist daher\nder Massepunkt immer der negative Pol der Spannungsquelle. Die\nkapazitive Last f\u00fcr digitale Schaltungen sollte 100 pF nicht\n\u00fcberschreiten, damit die Funktion gew\u00e4hrleistet ist und eine\n\u00dcberlast der Ausg\u00e4nge durch zu hohe Auf- bzw. Entladestr\u00f6me\nvermieden wird. Sind gr\u00f6\u00dfere Kondensatoren zur Signalverz\u00f6gerung\nerforderlich, so ist ein Vorwiderstand vorzusehen.\n\n\nDer Ausgangsstrom von TTL-Schaltungen ist sehr gering, meist bei 20 mA.\nDas reicht wohl f\u00fcr den Betrieb einer Kontroll-LED (Licht Emittierende\nDiode = Leuchtdiode), doch ist darauf zu achten, dass der Ausgang\nnicht \u00fcberlastet wird. Notfalls muss ein Schaltverst\u00e4rker dem Ausgang\nfolgen, der das Ausgangssignal verst\u00e4rkt. Bei manchen IC\u2019s jedoch ist\nspeziell f\u00fcr LED-Betrieb ein Treiber vorhanden, der einen Anschluss\nvon mehr als einer LED erlaubt (z.B. beim 7-Segment-Decoder). Es ist\nratsam, sich deshalb in einem Datenbuch \u00fcber diesen Sachverhalt zu\ninformieren.", 
            "title": "Grundlagen"
        }, 
        {
            "location": "/#grundlagen", 
            "text": "", 
            "title": "Grundlagen"
        }, 
        {
            "location": "/#analog-technik-und-digital-technik", 
            "text": "In der Schwachstromelektronik werden heute die beiden Bereiche \nAnalog-Technik und Digital-Technik unterschieden.  Ein einfaches Beispiel f\u00fcr diese beiden Begriffe stellt ein \ngew\u00f6hnlicher Spannungsmesser dar. Wenn man das Messger\u00e4t wie in  Abb. 1  an eine regelbare Spannungsquelle anschlie\u00dft, so vergr\u00f6\u00dfert \nsich der Zeigerausschlag mit zunehmender Spannung. Dabei wird einem \nbestimmten Spannungswert genau eine Zeigerstellung zugeordnet. Dieser \ngleichm\u00e4\u00dfige Anstieg oder Abfall des Zeigers wird  analoges Verhalten \ngenannt.   Dabei ist jeder Zwischenwert der Spannung innerhalb des Messbereiches \ndes Spannungsger\u00e4tes m\u00f6glich. Der Ausschlag des Messger\u00e4tes entspricht\ndabei der angelegten Spannung, oder anders ausgedr\u00fcckt: die angelegte \nSpannung ist analog zum Zeigerausschlag.  Abb. 2  zeigt ein typisches Diagramm f\u00fcr analoges Verhalten. Hier ist \nder Zeigerausschlag des Messger\u00e4tes in Abh\u00e4ngigkeit der Zeit t \ndargestellt. Es ist deutlich zu sehen, dass jeder beliebige \nZwischenwert des Ausschlags eingestellt werden kann.   Bei der  Digital-Technik  dagegen wird die Information, die bei der \nAnalog-Technik durch den Kurvenverlauf gegeben ist (Zeigerausschlag), \ndurch das Ablesen auf der Skala bestimmt. Man ordnet eben jedem \nZeigerstand einen bestimmten Spannungswert zu. Das ist bei fast allen \nMessger\u00e4ten durch die Skala von vornherein schon gegeben. Indem man \nnun die Skalenstriche abz\u00e4hlt, setzt man das analoge Signal \n(Ausschlag des Zeigers) in ein digitales Signal (Anzahl der Striche) \num.   Dabei hat die Digital-Technik gegen\u00fcber der Analog-Technik einen gro\u00dfen \nVorteil . W\u00e4hrend bei analogen Schaltungen der Spannungsbereich meist \ngenau stimmen muss, braucht man in digitalen Schaltungen nur den \nrichtigen Spannungsbereich einzuhalten. Dies bringt eine  erh\u00f6hte \nStabilit\u00e4t  der digitalen Schaltungen mit sich.  Die beiden Spannungsbereiche, die in der Digital-Technik verwendet \nwerden, hei\u00dfen  L-Bereich  (von engl.: low = niedrig) und  H-Bereich  \n(von engl.: high = hoch). Hier werden f\u00fcr die Beispiele eine \nVersorgungsspannung  Uv = 5V  und die beiden Spannungsbereiche mit  0V bis +0,5V  f\u00fcr  L  (low) und  +2,5V bis +5V  f\u00fcr  H  (high) festgelegt, \nda diese Spannungsbereiche au\u00dferdem gerade f\u00fcr TTL-Schaltungen \n(TTL = Transistor-Transistor-Logik) oft ben\u00f6tigt werden.  In der mathematischen Beschreibung von digitalen Schaltungen wird der \nL-Bereich mit 0 und der H-Bereich mit 1 beschrieben. Dies ist unter \nanderem f\u00fcr Wahrheitstabellen und  KV-Tafeln , die in anderen Kapiteln \nzur Anwendung kommen, sehr von Vorteil.", 
            "title": "Analog-Technik und Digital-Technik"
        }, 
        {
            "location": "/#das-dualsystem", 
            "text": "In den digitalen Schaltungen mit seinen zwei Bereichen H und L wird\ndas Dualsystem f\u00fcr die Beschreibung mathematischer Zusammenh\u00e4nge\nangewendet. Dabei werden nur zwei Zahlen ben\u00f6tigt, n\u00e4mlich 1 und 0.\nEine Verdeutlichung des Dualsystems ist am einfachsten durch eine\nGegen\u00fcberstellung mit unserem \u00fcblichen Dezimalsystem zu erreichen:     Dezimalsystem  Dualsystem      0  0    1  1    2  10    3  11    4  100    5  101    6  110    7  111    8  1000    9  1001    10  1010    11  1011     Dabei spricht man die duale Zahl  1001  nicht etwa  Eintausendeins ,\nsondern man spricht die Zahlen einzeln von links beginnend,\nalso  Eins, Null, Null, Eins .  Durch diese Darstellung k\u00f6nnen digitale Schaltungen (z.B. Z\u00e4hler)\nsehr einfach und durchsichtig dargestellt werden.", 
            "title": "Das Dualsystem"
        }, 
        {
            "location": "/#anmerkung-zur-elektronik", 
            "text": "Alle hier behandelten Schaltungen entsprechen der sog.  Positiv-Logik .\nDas hei\u00dft, dass der H-Bereich eine positive Spannung sein muss.  (Es gibt auch eine Negativ-Logik, die aber in der Technik kaum eine\nBedeutung hat.)  Weiterhin gilt ein  offener Eingang  (nicht angeschlossener Eingang) immer als Wert 1  (entspr. H). Dies ist durch die Bauweise der ICs\n(Integrierte Schaltungen) bedingt, die intern immer den Wert 1 an\neinen Ausgang legen, wenn dieser nicht angeschlossen ist. Das bringt\nvor allem beim Zusammenschalten mehrerer Verkn\u00fcpfungsschaltungen\nenorme Vorteile.  Der  Masseanschluss  bei digitalen Schaltungen hat  immer den Wert 0 .\nDies entspricht bei der Stromversorgung dem Minuspol. Der Wert 1 ist\nalso der Pluspol der Spannungsquelle. Falls Messungen mit einem\nSpannungsmessger\u00e4t oder gar Oszilloskop gemacht werden, ist daher\nder Massepunkt immer der negative Pol der Spannungsquelle. Die\nkapazitive Last f\u00fcr digitale Schaltungen sollte 100 pF nicht\n\u00fcberschreiten, damit die Funktion gew\u00e4hrleistet ist und eine\n\u00dcberlast der Ausg\u00e4nge durch zu hohe Auf- bzw. Entladestr\u00f6me\nvermieden wird. Sind gr\u00f6\u00dfere Kondensatoren zur Signalverz\u00f6gerung\nerforderlich, so ist ein Vorwiderstand vorzusehen.  Der Ausgangsstrom von TTL-Schaltungen ist sehr gering, meist bei 20 mA.\nDas reicht wohl f\u00fcr den Betrieb einer Kontroll-LED (Licht Emittierende\nDiode = Leuchtdiode), doch ist darauf zu achten, dass der Ausgang\nnicht \u00fcberlastet wird. Notfalls muss ein Schaltverst\u00e4rker dem Ausgang\nfolgen, der das Ausgangssignal verst\u00e4rkt. Bei manchen IC\u2019s jedoch ist\nspeziell f\u00fcr LED-Betrieb ein Treiber vorhanden, der einen Anschluss\nvon mehr als einer LED erlaubt (z.B. beim 7-Segment-Decoder). Es ist\nratsam, sich deshalb in einem Datenbuch \u00fcber diesen Sachverhalt zu\ninformieren.", 
            "title": "Anmerkung zur Elektronik"
        }, 
        {
            "location": "/part10/README/", 
            "text": "Einf\u00fchrung\n\n\nLogische Verkn\u00fcpfungsschaltungen sind das Grundger\u00fcst der digitalen \nTechnik. Mit Hilfe der 5 hier aufgef\u00fchrten Verkn\u00fcpfungsschaltungen,\ndie auch Gatter genannt werden, lassen sich nun alle anderen \nVerkn\u00fcpfungsschaltungen realisieren.\n\n\nDie Wahrheitstabelle, oder auch Logik-Tafel, die bei jeder \nVerkn\u00fcpfungsschaltung mit aufgef\u00fchrt wird, gibt an, welches Signal am \nAusgang anliegt, nachdem die Eing\u00e4nge in einer bestimmten Weise \nangeschlossen wurden. Dabei werden alle m\u00f6glichen \nAnschlusskombinationen durchgespielt.\n\n\nAND-Gatter\n\n\nDie Boolesche Funktionsgleichung (mathematische Gleichung) f\u00fcr das\nAND-Gatter lautet:\n\n\n     A = E1 \u2227 E2        (sprich: \u201cE1 und E2\u201c)\n\n\n\n\nDas bedeutet, dass  nur dann den Wert 1 hat\n, wenn die Eing\u00e4nge\n\nE1\n und \nE2\n den Wert \n1\n haben.\n\n\nIn allen anderen F\u00e4llen\n hat der Ausgang \nA\n den Wert \n0\n.  Anhand\nder Logik-Tafel ist dies leicht zu erkennen. In der Zeile, in der \nA\n\nden Wert 1 hat, haben die beiden Eing\u00e4nge ebenfalls den Wert 1.\n\n\nLogiktabelle\n\n\n\n\n\n\n\n\nE1\n\n\nE2\n\n\nA\n\n\n\n\n\n\n\n\n\n\n0\n\n\n0\n\n\n0\n\n\n\n\n\n\n0\n\n\n1\n\n\n0\n\n\n\n\n\n\n1\n\n\n0\n\n\n0\n\n\n\n\n\n\n1\n\n\n1\n\n\n1\n\n\n\n\n\n\n\n\nSymbol\n\n\n\n\nHier ist die einfachste \nUND-Verkn\u00fcpfung\n gew\u00e4hlt worden, n\u00e4mlich die\nmit 2 Eing\u00e4ngen. Tats\u00e4chlich gibt es jedoch auch AND-Gatter mit mehr\nals zwei Eing\u00e4ngen. Die mathematische Logik bleibt dabei aber\ngleich:\n\n\nNur wenn alle Eing\u00e4nge den Wert 1 haben, hat der Ausgang\nebenfalls den Wert 1.\n\n\n\nDie UND-Verkn\u00fcpfung wird auch als \nKonjunktion\n bezeichnet, was so\nviel hei\u00dft wie \nBindung\n.\n\n\nOR-Gatter\n\n\nHier hei\u00dft die mathematischer Gleichung:\n\n\n     A = E1 \u2228 E2        (sprich: \u201cE1 oder E2\u201c)\n\n\n\n\n\nDabei hat A dann den Wert 1, wenn \nE1\n \noder\n \nE2\n \noder\n \nbeide\n (!) Eing\u00e4nge den Wert 1 haben.\n\n\nDieses Verhalten\nunterscheidet sich von dem normalen Sprachgebrauch\ndes Wortes \noder\n. Hier bedeutet es: A hat nur dann\nden Wert 0, wenn beide Eing\u00e4nge den Wert 0 haben.\nSonst hat der Ausgang den Wert 1.\n\n\nLogiktabelle\n\n\n\n\n\n\n\n\nE1\n\n\nE2\n\n\nA\n\n\n\n\n\n\n\n\n\n\n0\n\n\n0\n\n\n0\n\n\n\n\n\n\n0\n\n\n1\n\n\n1\n\n\n\n\n\n\n1\n\n\n0\n\n\n1\n\n\n\n\n\n\n1\n\n\n1\n\n\n1\n\n\n\n\n\n\n\n\nSymbol\n\n\n\n\nDie ODER-Verkn\u00fcpfung gibt es ebenfalls mit mehr als zwei Eing\u00e4ngen, wobei sich die mathematischer Logik wie beim AND-Gatter nicht \u00e4ndert. Eine andere Bezeichnung f\u00fcr das OR-Gatter ist die \nDisjunktion\n, das hei\u00dft \nTrennung\n.\n\n\nInverter\n\n\nDas Schaltsymbol des Inverters ist unten abgebildet. Dabei l\u00e4sst sich die mathematische Logik durch folgende Gleichung darstellen:\n\n\n     A = \u00acE (sprich \u201cE komplement\u00e4r\u201c oder \u201cE negiert\u201c).\n\n\n\n\nLogiktabelle\n\n\n\n\n\n\n\n\nE1\n\n\nA\n\n\n\n\n\n\n\n\n\n\n0\n\n\n1\n\n\n\n\n\n\n1\n\n\n0\n\n\n\n\n\n\n\n\nSymbol\n\n\n\n\nEin anderer Begriff f\u00fcr den Inverter ist die \nNegation\n. Indem man nun das AND-Gatter und das OR-Gatter negiert, erh\u00e4lt man zwei weitere wichtige Verkn\u00fcpfungsschaltungen.\n\n\nNAND-Gatter\n\n\nGebildet aus den englischen Worten \nnot and\n, also \nnicht und\n. Daraus l\u00e4sst sich bereits schlie\u00dfen, dass die Verkn\u00fcpfung negiert sein muss. Die mathematische Gleichung best\u00e4tigt dies:\n\n\n     A = \u00ac(E1 \u2227 E2) (sprich: \u201cE1 und E2 negiert\u201c)\n\n\n\n\n\n\nDer Ausgang \nA\n hat immer den Wert 1, au\u00dfer wenn beide Eing\u00e4nge den Wert 1 haben. Anhand der Logik-Tafel l\u00e4sst sich auch erkennen, dass die NAND-Funktion an ihrem Ausgang genau das entgegengesetzte Signal hat wie das AND-Gatter.\n\n\nLogiktabelle\n\n\n\n\n\n\n\n\nE1\n\n\nE2\n\n\nA\n\n\n\n\n\n\n\n\n\n\n0\n\n\n0\n\n\n1\n\n\n\n\n\n\n0\n\n\n1\n\n\n1\n\n\n\n\n\n\n1\n\n\n0\n\n\n1\n\n\n\n\n\n\n1\n\n\n1\n\n\n0\n\n\n\n\n\n\n\n\nSymbol\n\n\n\n\nNOR-Gatter\n\n\nGebildet aus den englischen W\u00f6rtern \nnot or\n, was \u00fcbersetzt \nnicht oder\n hei\u00dft. Es handelt sich also wiederum um eine Negation, n\u00e4mlich die der OR-Verkn\u00fcpfung. Die mathematische Gleichung lautet:\n\n\n     A = \u00ac(E1 \u2228 E2) (sprich: \u201cE1 oder E2 negiert\u201c)\n\n\n\n\n\nBei dieser Verkn\u00fcpfungsschaltung hat der Ausgang \nA\n den Wert 1, wenn beide Eing\u00e4nge den Wert 0 haben. In allen anderen F\u00e4llen hat der Ausgang den Wert 0.\n\n\nLogiktabelle\n\n\n\n\n\n\n\n\nE1\n\n\nE2\n\n\nA\n\n\n\n\n\n\n\n\n\n\n0\n\n\n0\n\n\n1\n\n\n\n\n\n\n0\n\n\n1\n\n\n0\n\n\n\n\n\n\n1\n\n\n0\n\n\n0\n\n\n\n\n\n\n1\n\n\n1\n\n\n0\n\n\n\n\n\n\n\n\nSymbol\n\n\n\n\nDa diese beiden letzten Gatter sehr h\u00e4ufig vorkommen, haben sie ein eigenes Schaltsymbol. Au\u00dferdem sind sie f\u00fcr den Praktiker sehr interessant, da sie gegen\u00fcber den \nUND-\n bzw. \nODER-Gattern\n meist erheblich billiger sind. Deshalb nimmt man h\u00e4ufig zwei \nNAND-Gatter\n um ein \nUND-Gatter\n billig aufzubauen, oder zwei NOR-Gatter f\u00fcr ein OR-Gatter. Die daf\u00fcr notwendigen Schaltungen werden im Folgenden erkl\u00e4rt.\n\n\n\n\nBei dieser Schaltung hat der Ausgang \nA1\n nur dann den Wert 0, wenn beide Eing\u00e4nge, also \nE1\n und \nE2\n den Wert 1 haben. Der offene (nicht angeschlossene) Eingang \nE4\n hat generell den Wert 1. Um aber am Ausgang A2 den Wert 1 zu erreichen, muss deswegen \nE3\n und somit am Ausgang \nA1\n der Wert 0 anliegen. Dies wird, wie oben schon beschrieben, nur dadurch erreicht, dass man den Eing\u00e4ngen \nE1\n und \nE2\n den Wert 1 zuordnet.\n\n\nMathematisch ausgedr\u00fcckt bedeutet dies:\n\n\nA1 = \u00ac(E1 \u2227 E2)\n\nA2 = \u00acA1 = \u00ac(\u00ac(E1 \u2227 E2))\n\n\n\n\u00ac(\u00ac(E1 \u2227 E2))\n ist aber nichts anderes als \nE1 \u2227 E2\n; somit gilt die Funktionsgleichung der normalen UND-Verkn\u00fcpfung:\n\n\nA2 = E1 \u2227 E2\n\n\n\nDies beweist, dass die obige Schaltung einer normalen UND-Verkn\u00fcpfung entspricht.\n\n\n\n\nDie Logik dieser Schaltung ist \u00e4hnlich der Vorherigen. Der Ausgang \nA2\n hat nur dann den Wert 0, wenn \nE3\n den Wert 1 hat. E4 ist durch den Masseanschluss sowieso immer auf 0. Der Wert 1 an \nE3\n und somit an \nA1\n wird aber nur erreicht, indem man \nE1\n und \nE2\n den Wert 0 zuordnet. In allen anderen F\u00e4llen hat \nA1\n den Wert 0 und damit \nA2\n den Wert 1. Dies wiederum entspricht genau der OR-Verkn\u00fcpfung.\n\n\nHier der mathematische Beweis:\n\n\nA1 = \u00ac(E1 \u2228 E2)\n\nA2 = \u00acA1 = \u00ac(\u00ac(E1 \u2228 E2)) = E1 \u2228 E2\n\n\n\nMit diesen nun beschriebenen \n5 Grundschaltungen\n (AND-, NAND-, OR-, NOR-Gatter und Inverter) lassen sich \nalle\n anderen logischen Verkn\u00fcpfungsschaltungen realisieren.\n\n\nMan muss nur die gew\u00fcnschten Elemente zusammenschalten. Den mathematischen Hintergrund f\u00fcr die Kombination der Gatter liefert die Boolesche Algebra. Die Grundfunktionen sind bei der Erkl\u00e4rung der Schaltungen mit angegeben.\n\n\nEX-OR-Gatter (Exklusiv-ODER)\n\n\nEine Variation der Zusammenschaltung der 5 Grundgatter ist das \nExklusiv-ODER\n. Im Gegensatz zur ODER-Verkn\u00fcpfung tritt am Ausgang nicht der Wert 1 auf, wenn beide Eing\u00e4nge den Wert 1 haben. Diese Funktion entspricht jetzt dem \noder\n wie es im normalen Sprachgebrauch verwendet wird. Das hei\u00dft, dass am Ausgang der Wert 1 vorliegt, wenn \nentwedder \nE1\n oder \nE2\n den Wert 1 haben. Sobald \nE1\n und \nE2\n den gleichen Wert haben, liegt am Ausgang A der Wert 0.\n\n\nLogiktabelle\n\n\n\n\n\n\n\n\nE1\n\n\nE2\n\n\nA\n\n\n\n\n\n\n\n\n\n\n0\n\n\n0\n\n\n0\n\n\n\n\n\n\n0\n\n\n1\n\n\n1\n\n\n\n\n\n\n1\n\n\n0\n\n\n1\n\n\n\n\n\n\n1\n\n\n1\n\n\n0\n\n\n\n\n\n\n\n\nSymbol\n\n\n\n\nDa diese Verkn\u00fcpfungsschaltung sehr h\u00e4ufig vorkommt, hat auch sie ihr eigenes Schaltsymbol. Sie kann aber auch durch die Zusammenschaltung von 2 Invertern, 2 AND-Gattern und einem NOR-Gatter aufgebaut werden. Die mathematische Funktion lautet:\n\n\nA = (\u00acE1 \u2227 E2) \u2228 (E1 \u2227 \u00acE2\n\n\n\nNun zum Schaltbild des Exklusiv-ODER. Ein Praktiker kann schon anhand der mathematischen Gleichung das Schaltbild zeichnen. Man muss dabei nur genau die Gleichung in die Schaltsymbole der logischen Verkn\u00fcpfung umwandeln.\n\n\n\n\nBei dieser Schaltung wollen wir nun einmal einen anderen Weg gehen, der sich vor allem bei komplexen und komplizierteren Schaltungen als sehr einfach herausstellt. Dabei wird an die beiden Eing\u00e4nge \nE1\n und \nE2\n jede m\u00f6gliche Eingangskombination gelegt und bis zum Ausgang \nA\n \ndurchgespielt\n. Im vorliegenden Fall sind das genau 4 Kombinationen.\n\n\n\n\n\n\nAn E1 und E2 liegt jeweils der Wert 0. Das obere AND-Gatter hat also am Eingang den Wert 0 von E1 und den Wert 1 vom invertierten E2. Das ergibt einen Zwischenwert G1 = 0. Das untere AND-Gatter hat ebenfalls den Wert 0 (von E2) und den Wert 1 (invertiertes E1) und somit ebenfalls den Zwischenwert G2 = 0. Diese beiden Zwischenwerte liegen nun an einem OR-GATTER, das dadurch am Ausgang den Wert 0 hat. Damit ist die erste Zeile der Logik-Tafel schon festgelegt.\n\n\n\n\n\n\nNun legt man an E1 den Wert 0 und an E2 den Wert 1. Da E2 invertiert an das obere AND-Gatter gelangt und E1 von vorneherein 0 ist, erscheint am oberen Zwischenausgang G1 der Wert 0. Beim unteren AND-Gatter sind dagegen beide Eing\u00e4nge auf dem Wert 1, da E1 invertiert wird und E2 den Wert 1 hat. Das ergibt am Zwischenausgang G2 den Wert 1. Am OR-Gatter liegt also nun einmal der Wert 0 (G1) und einmal der Wert 1 (G2). Der Ausgang A hat somit den Wert 1.\n\n\n\n\n\n\nWenn man nun an den Eingang E1 den Wert 1 und an E2 den Wert 0 legt, so l\u00e4uft die Logik genau den gleichen Weg. Nur liegen dabei die Werte die vorher am oberen AND-Gatter lagen nun am unteren und umgekehrt. Am Ausgang erscheint deshalb wie unter 2. der Wert.\n\n\n\n\n\n\nDie letzte Kombinationsm\u00f6glichkeit ist nun die, dass beide Eing\u00e4nge E1 und E2 den Wert 1 bekommen. Durch die Invertierung von E2 am oberen und E1 am unteren AND-Gatter haben die Zwischenausg\u00e4nge G1 und G2 die gleichen Werte, n\u00e4mlich 0. Eine Parallele dazu ist die erste Kombination. Am Ausgang A erscheint deshalb der Wert 0.\n\n\n\n\n\n\nEX-NOR-Gatter\n\n\nEine Variation des EX-OR-Gatters ist diese Schaltung. Dabei wird nur der Ausgang A der oberen Schaltung invertiert.\n\n\nLogiktabelle\n\n\n\n\n\n\n\n\nE1\n\n\nE2\n\n\nA\n\n\n\n\n\n\n\n\n\n\n0\n\n\n0\n\n\n1\n\n\n\n\n\n\n0\n\n\n1\n\n\n0\n\n\n\n\n\n\n1\n\n\n0\n\n\n0\n\n\n\n\n\n\n1\n\n\n1\n\n\n1\n\n\n\n\n\n\n\n\nSymbol\n\n\n\n\nSchaltung", 
            "title": "Grundgatter"
        }, 
        {
            "location": "/part10/README/#einfuhrung", 
            "text": "Logische Verkn\u00fcpfungsschaltungen sind das Grundger\u00fcst der digitalen \nTechnik. Mit Hilfe der 5 hier aufgef\u00fchrten Verkn\u00fcpfungsschaltungen,\ndie auch Gatter genannt werden, lassen sich nun alle anderen \nVerkn\u00fcpfungsschaltungen realisieren.  Die Wahrheitstabelle, oder auch Logik-Tafel, die bei jeder \nVerkn\u00fcpfungsschaltung mit aufgef\u00fchrt wird, gibt an, welches Signal am \nAusgang anliegt, nachdem die Eing\u00e4nge in einer bestimmten Weise \nangeschlossen wurden. Dabei werden alle m\u00f6glichen \nAnschlusskombinationen durchgespielt.", 
            "title": "Einf\u00fchrung"
        }, 
        {
            "location": "/part10/README/#and-gatter", 
            "text": "Die Boolesche Funktionsgleichung (mathematische Gleichung) f\u00fcr das\nAND-Gatter lautet:       A = E1 \u2227 E2        (sprich: \u201cE1 und E2\u201c)  Das bedeutet, dass  nur dann den Wert 1 hat , wenn die Eing\u00e4nge E1  und  E2  den Wert  1  haben.  In allen anderen F\u00e4llen  hat der Ausgang  A  den Wert  0 .  Anhand\nder Logik-Tafel ist dies leicht zu erkennen. In der Zeile, in der  A \nden Wert 1 hat, haben die beiden Eing\u00e4nge ebenfalls den Wert 1.", 
            "title": "AND-Gatter"
        }, 
        {
            "location": "/part10/README/#logiktabelle", 
            "text": "E1  E2  A      0  0  0    0  1  0    1  0  0    1  1  1", 
            "title": "Logiktabelle"
        }, 
        {
            "location": "/part10/README/#symbol", 
            "text": "Hier ist die einfachste  UND-Verkn\u00fcpfung  gew\u00e4hlt worden, n\u00e4mlich die\nmit 2 Eing\u00e4ngen. Tats\u00e4chlich gibt es jedoch auch AND-Gatter mit mehr\nals zwei Eing\u00e4ngen. Die mathematische Logik bleibt dabei aber\ngleich:  Nur wenn alle Eing\u00e4nge den Wert 1 haben, hat der Ausgang\nebenfalls den Wert 1.  Die UND-Verkn\u00fcpfung wird auch als  Konjunktion  bezeichnet, was so\nviel hei\u00dft wie  Bindung .", 
            "title": "Symbol"
        }, 
        {
            "location": "/part10/README/#or-gatter", 
            "text": "Hier hei\u00dft die mathematischer Gleichung:       A = E1 \u2228 E2        (sprich: \u201cE1 oder E2\u201c)  Dabei hat A dann den Wert 1, wenn  E1   oder   E2   oder   beide  (!) Eing\u00e4nge den Wert 1 haben.  Dieses Verhalten\nunterscheidet sich von dem normalen Sprachgebrauch\ndes Wortes  oder . Hier bedeutet es: A hat nur dann\nden Wert 0, wenn beide Eing\u00e4nge den Wert 0 haben.\nSonst hat der Ausgang den Wert 1.", 
            "title": "OR-Gatter"
        }, 
        {
            "location": "/part10/README/#logiktabelle_1", 
            "text": "E1  E2  A      0  0  0    0  1  1    1  0  1    1  1  1", 
            "title": "Logiktabelle"
        }, 
        {
            "location": "/part10/README/#symbol_1", 
            "text": "Die ODER-Verkn\u00fcpfung gibt es ebenfalls mit mehr als zwei Eing\u00e4ngen, wobei sich die mathematischer Logik wie beim AND-Gatter nicht \u00e4ndert. Eine andere Bezeichnung f\u00fcr das OR-Gatter ist die  Disjunktion , das hei\u00dft  Trennung .", 
            "title": "Symbol"
        }, 
        {
            "location": "/part10/README/#inverter", 
            "text": "Das Schaltsymbol des Inverters ist unten abgebildet. Dabei l\u00e4sst sich die mathematische Logik durch folgende Gleichung darstellen:       A = \u00acE (sprich \u201cE komplement\u00e4r\u201c oder \u201cE negiert\u201c).", 
            "title": "Inverter"
        }, 
        {
            "location": "/part10/README/#logiktabelle_2", 
            "text": "E1  A      0  1    1  0", 
            "title": "Logiktabelle"
        }, 
        {
            "location": "/part10/README/#symbol_2", 
            "text": "Ein anderer Begriff f\u00fcr den Inverter ist die  Negation . Indem man nun das AND-Gatter und das OR-Gatter negiert, erh\u00e4lt man zwei weitere wichtige Verkn\u00fcpfungsschaltungen.", 
            "title": "Symbol"
        }, 
        {
            "location": "/part10/README/#nand-gatter", 
            "text": "Gebildet aus den englischen Worten  not and , also  nicht und . Daraus l\u00e4sst sich bereits schlie\u00dfen, dass die Verkn\u00fcpfung negiert sein muss. Die mathematische Gleichung best\u00e4tigt dies:       A = \u00ac(E1 \u2227 E2) (sprich: \u201cE1 und E2 negiert\u201c)  Der Ausgang  A  hat immer den Wert 1, au\u00dfer wenn beide Eing\u00e4nge den Wert 1 haben. Anhand der Logik-Tafel l\u00e4sst sich auch erkennen, dass die NAND-Funktion an ihrem Ausgang genau das entgegengesetzte Signal hat wie das AND-Gatter.", 
            "title": "NAND-Gatter"
        }, 
        {
            "location": "/part10/README/#logiktabelle_3", 
            "text": "E1  E2  A      0  0  1    0  1  1    1  0  1    1  1  0", 
            "title": "Logiktabelle"
        }, 
        {
            "location": "/part10/README/#symbol_3", 
            "text": "", 
            "title": "Symbol"
        }, 
        {
            "location": "/part10/README/#nor-gatter", 
            "text": "Gebildet aus den englischen W\u00f6rtern  not or , was \u00fcbersetzt  nicht oder  hei\u00dft. Es handelt sich also wiederum um eine Negation, n\u00e4mlich die der OR-Verkn\u00fcpfung. Die mathematische Gleichung lautet:       A = \u00ac(E1 \u2228 E2) (sprich: \u201cE1 oder E2 negiert\u201c)  Bei dieser Verkn\u00fcpfungsschaltung hat der Ausgang  A  den Wert 1, wenn beide Eing\u00e4nge den Wert 0 haben. In allen anderen F\u00e4llen hat der Ausgang den Wert 0.", 
            "title": "NOR-Gatter"
        }, 
        {
            "location": "/part10/README/#logiktabelle_4", 
            "text": "E1  E2  A      0  0  1    0  1  0    1  0  0    1  1  0", 
            "title": "Logiktabelle"
        }, 
        {
            "location": "/part10/README/#symbol_4", 
            "text": "Da diese beiden letzten Gatter sehr h\u00e4ufig vorkommen, haben sie ein eigenes Schaltsymbol. Au\u00dferdem sind sie f\u00fcr den Praktiker sehr interessant, da sie gegen\u00fcber den  UND-  bzw.  ODER-Gattern  meist erheblich billiger sind. Deshalb nimmt man h\u00e4ufig zwei  NAND-Gatter  um ein  UND-Gatter  billig aufzubauen, oder zwei NOR-Gatter f\u00fcr ein OR-Gatter. Die daf\u00fcr notwendigen Schaltungen werden im Folgenden erkl\u00e4rt.   Bei dieser Schaltung hat der Ausgang  A1  nur dann den Wert 0, wenn beide Eing\u00e4nge, also  E1  und  E2  den Wert 1 haben. Der offene (nicht angeschlossene) Eingang  E4  hat generell den Wert 1. Um aber am Ausgang A2 den Wert 1 zu erreichen, muss deswegen  E3  und somit am Ausgang  A1  der Wert 0 anliegen. Dies wird, wie oben schon beschrieben, nur dadurch erreicht, dass man den Eing\u00e4ngen  E1  und  E2  den Wert 1 zuordnet.  Mathematisch ausgedr\u00fcckt bedeutet dies:  A1 = \u00ac(E1 \u2227 E2)\n\nA2 = \u00acA1 = \u00ac(\u00ac(E1 \u2227 E2))  \u00ac(\u00ac(E1 \u2227 E2))  ist aber nichts anderes als  E1 \u2227 E2 ; somit gilt die Funktionsgleichung der normalen UND-Verkn\u00fcpfung:  A2 = E1 \u2227 E2  Dies beweist, dass die obige Schaltung einer normalen UND-Verkn\u00fcpfung entspricht.   Die Logik dieser Schaltung ist \u00e4hnlich der Vorherigen. Der Ausgang  A2  hat nur dann den Wert 0, wenn  E3  den Wert 1 hat. E4 ist durch den Masseanschluss sowieso immer auf 0. Der Wert 1 an  E3  und somit an  A1  wird aber nur erreicht, indem man  E1  und  E2  den Wert 0 zuordnet. In allen anderen F\u00e4llen hat  A1  den Wert 0 und damit  A2  den Wert 1. Dies wiederum entspricht genau der OR-Verkn\u00fcpfung.  Hier der mathematische Beweis:  A1 = \u00ac(E1 \u2228 E2)\n\nA2 = \u00acA1 = \u00ac(\u00ac(E1 \u2228 E2)) = E1 \u2228 E2  Mit diesen nun beschriebenen  5 Grundschaltungen  (AND-, NAND-, OR-, NOR-Gatter und Inverter) lassen sich  alle  anderen logischen Verkn\u00fcpfungsschaltungen realisieren.  Man muss nur die gew\u00fcnschten Elemente zusammenschalten. Den mathematischen Hintergrund f\u00fcr die Kombination der Gatter liefert die Boolesche Algebra. Die Grundfunktionen sind bei der Erkl\u00e4rung der Schaltungen mit angegeben.", 
            "title": "Symbol"
        }, 
        {
            "location": "/part10/README/#ex-or-gatter-exklusiv-oder", 
            "text": "Eine Variation der Zusammenschaltung der 5 Grundgatter ist das  Exklusiv-ODER . Im Gegensatz zur ODER-Verkn\u00fcpfung tritt am Ausgang nicht der Wert 1 auf, wenn beide Eing\u00e4nge den Wert 1 haben. Diese Funktion entspricht jetzt dem  oder  wie es im normalen Sprachgebrauch verwendet wird. Das hei\u00dft, dass am Ausgang der Wert 1 vorliegt, wenn  entwedder  E1  oder  E2  den Wert 1 haben. Sobald  E1  und  E2  den gleichen Wert haben, liegt am Ausgang A der Wert 0.", 
            "title": "EX-OR-Gatter (Exklusiv-ODER)"
        }, 
        {
            "location": "/part10/README/#logiktabelle_5", 
            "text": "E1  E2  A      0  0  0    0  1  1    1  0  1    1  1  0", 
            "title": "Logiktabelle"
        }, 
        {
            "location": "/part10/README/#symbol_5", 
            "text": "Da diese Verkn\u00fcpfungsschaltung sehr h\u00e4ufig vorkommt, hat auch sie ihr eigenes Schaltsymbol. Sie kann aber auch durch die Zusammenschaltung von 2 Invertern, 2 AND-Gattern und einem NOR-Gatter aufgebaut werden. Die mathematische Funktion lautet:  A = (\u00acE1 \u2227 E2) \u2228 (E1 \u2227 \u00acE2  Nun zum Schaltbild des Exklusiv-ODER. Ein Praktiker kann schon anhand der mathematischen Gleichung das Schaltbild zeichnen. Man muss dabei nur genau die Gleichung in die Schaltsymbole der logischen Verkn\u00fcpfung umwandeln.   Bei dieser Schaltung wollen wir nun einmal einen anderen Weg gehen, der sich vor allem bei komplexen und komplizierteren Schaltungen als sehr einfach herausstellt. Dabei wird an die beiden Eing\u00e4nge  E1  und  E2  jede m\u00f6gliche Eingangskombination gelegt und bis zum Ausgang  A   durchgespielt . Im vorliegenden Fall sind das genau 4 Kombinationen.    An E1 und E2 liegt jeweils der Wert 0. Das obere AND-Gatter hat also am Eingang den Wert 0 von E1 und den Wert 1 vom invertierten E2. Das ergibt einen Zwischenwert G1 = 0. Das untere AND-Gatter hat ebenfalls den Wert 0 (von E2) und den Wert 1 (invertiertes E1) und somit ebenfalls den Zwischenwert G2 = 0. Diese beiden Zwischenwerte liegen nun an einem OR-GATTER, das dadurch am Ausgang den Wert 0 hat. Damit ist die erste Zeile der Logik-Tafel schon festgelegt.    Nun legt man an E1 den Wert 0 und an E2 den Wert 1. Da E2 invertiert an das obere AND-Gatter gelangt und E1 von vorneherein 0 ist, erscheint am oberen Zwischenausgang G1 der Wert 0. Beim unteren AND-Gatter sind dagegen beide Eing\u00e4nge auf dem Wert 1, da E1 invertiert wird und E2 den Wert 1 hat. Das ergibt am Zwischenausgang G2 den Wert 1. Am OR-Gatter liegt also nun einmal der Wert 0 (G1) und einmal der Wert 1 (G2). Der Ausgang A hat somit den Wert 1.    Wenn man nun an den Eingang E1 den Wert 1 und an E2 den Wert 0 legt, so l\u00e4uft die Logik genau den gleichen Weg. Nur liegen dabei die Werte die vorher am oberen AND-Gatter lagen nun am unteren und umgekehrt. Am Ausgang erscheint deshalb wie unter 2. der Wert.    Die letzte Kombinationsm\u00f6glichkeit ist nun die, dass beide Eing\u00e4nge E1 und E2 den Wert 1 bekommen. Durch die Invertierung von E2 am oberen und E1 am unteren AND-Gatter haben die Zwischenausg\u00e4nge G1 und G2 die gleichen Werte, n\u00e4mlich 0. Eine Parallele dazu ist die erste Kombination. Am Ausgang A erscheint deshalb der Wert 0.", 
            "title": "Symbol"
        }, 
        {
            "location": "/part10/README/#ex-nor-gatter", 
            "text": "Eine Variation des EX-OR-Gatters ist diese Schaltung. Dabei wird nur der Ausgang A der oberen Schaltung invertiert.", 
            "title": "EX-NOR-Gatter"
        }, 
        {
            "location": "/part10/README/#logiktabelle_6", 
            "text": "E1  E2  A      0  0  1    0  1  0    1  0  0    1  1  1", 
            "title": "Logiktabelle"
        }, 
        {
            "location": "/part10/README/#symbol_6", 
            "text": "", 
            "title": "Symbol"
        }, 
        {
            "location": "/part10/README/#schaltung", 
            "text": "", 
            "title": "Schaltung"
        }, 
        {
            "location": "/part20/README/", 
            "text": "Gatter mit mehreren Eing\u00e4ngen\n\n\nOftmals ist es n\u00f6tig, Verkn\u00fcpfungsschaltungen mit 3 oder 4 Eing\u00e4ngen \nin eine Schaltung zu integrieren. Haben Sie diese Gatter nicht zur \nHand, so kann man sie mit den unten abgebildeten Schaltungen aufbauen.\n\n\nAND mit 3 Eing\u00e4ngen aus 4 NAND\n\n\nZuerst die AND-Verkn\u00fcpfung mit 3 Eing\u00e4ngen. Die folgende Tabelle zeigt, dass die abgebildete Schaltung einem AND-Gatter mit 3 Eing\u00e4ngen entspricht. Eingezeichnet sind auch die Zwischenausg\u00e4nge \nZ1\n, \nZ2\n und \nZ3\n.\n\n\n\n\n\n\n\n\nE1\n\n\nE2\n\n\nE3\n\n\nZ1\n\n\nZ2\n\n\nZ3\n\n\nA\n\n\n\n\n\n\n\n\n\n\n0\n\n\n0\n\n\n0\n\n\n1\n\n\n0\n\n\n1\n\n\n0\n\n\n\n\n\n\n0\n\n\n0\n\n\n1\n\n\n1\n\n\n0\n\n\n1\n\n\n0\n\n\n\n\n\n\n0\n\n\n1\n\n\n0\n\n\n1\n\n\n0\n\n\n1\n\n\n0\n\n\n\n\n\n\n0\n\n\n1\n\n\n1\n\n\n1\n\n\n0\n\n\n1\n\n\n0\n\n\n\n\n\n\n1\n\n\n0\n\n\n0\n\n\n1\n\n\n0\n\n\n1\n\n\n0\n\n\n\n\n\n\n1\n\n\n0\n\n\n1\n\n\n1\n\n\n0\n\n\n1\n\n\n0\n\n\n\n\n\n\n1\n\n\n1\n\n\n0\n\n\n0\n\n\n1\n\n\n1\n\n\n0\n\n\n\n\n\n\n1\n\n\n1\n\n\n1\n\n\n0\n\n\n1\n\n\n0\n\n\n1\n\n\n\n\n\n\n\n\n\n\nNach diesem Schema l\u00e4sst sich auch eine UND-Schaltung mit\n4 Eing\u00e4ngen aus 6 NAND-Gattern aufbauen usw.\n\n\nNOR-Gatter mit 3 Eing\u00e4ngen aus 3 NOR-Gattern\n\n\nDie folgende Logiktafel mit den Zwischenausg\u00e4ngen gibt auch hier wiederum Auskunft dar\u00fcber, dass das Verhalten der Schaltung dem eines NOR-Gatters mit 3 Eing\u00e4ngen entspricht.\n\n\n\n\n\n\n\n\nE1\n\n\nE2\n\n\nE3\n\n\nZ1\n\n\nZ2\n\n\nA\n\n\n\n\n\n\n\n\n\n\n0\n\n\n0\n\n\n0\n\n\n1\n\n\n0\n\n\n1\n\n\n\n\n\n\n0\n\n\n0\n\n\n1\n\n\n1\n\n\n0\n\n\n0\n\n\n\n\n\n\n0\n\n\n1\n\n\n0\n\n\n0\n\n\n1\n\n\n0\n\n\n\n\n\n\n0\n\n\n1\n\n\n1\n\n\n0\n\n\n1\n\n\n0\n\n\n\n\n\n\n1\n\n\n0\n\n\n0\n\n\n0\n\n\n1\n\n\n0\n\n\n\n\n\n\n1\n\n\n0\n\n\n1\n\n\n0\n\n\n1\n\n\n0\n\n\n\n\n\n\n1\n\n\n1\n\n\n0\n\n\n0\n\n\n1\n\n\n0\n\n\n\n\n\n\n1\n\n\n1\n\n\n1\n\n\n0\n\n\n1\n\n\n0\n\n\n\n\n\n\n\n\n\n\nAuch bei dieser Schaltung lassen sich durch Hinzuf\u00fcgen weiterer NOR-Gatter Schaltungen erzeugen, die sich wie gro\u00dfe NOR-Gatter mit noch mehr Eing\u00e4ngen verhalten.\n\n\nKombi Schaltungen\n\n\nNeben den bisher gezeigten Verkn\u00fcpfungsschaltungen gibt es noch weitere Schaltsymbole f\u00fcr spezielle Kombinationen. Daher der Name Kombi-Schaltungen. Sie werden in dieser Form sehr h\u00e4ufig f\u00fcr Decoder und andere logische Schaltungen ben\u00f6tigt. Aus diesem Grunde hat man auch f\u00fcr sie vereinfachte Darstellungen gefunden.\n\n\nZwei OR-Gatter, deren Ausg\u00e4nge \u00fcber ein AND Gatter verkn\u00fcpft sind\n\n\n\n\nAND-Gatter, das mit einem OR-Gatter verkn\u00fcpft ist\n\n\n\n\nAND-Gatter verkn\u00fcpft mit einem OR-Gatter (3 Eing\u00e4nge) und nachgeschaltetem AND-Gatter\n\n\n\n\nZwei AND-Gatter, deren Ausg\u00e4nge durch ein OR-Gatter miteinander verkn\u00fcpft sind", 
            "title": "Gatter mit mehrer Eing\u00e4ngen"
        }, 
        {
            "location": "/part20/README/#gatter-mit-mehreren-eingangen", 
            "text": "Oftmals ist es n\u00f6tig, Verkn\u00fcpfungsschaltungen mit 3 oder 4 Eing\u00e4ngen \nin eine Schaltung zu integrieren. Haben Sie diese Gatter nicht zur \nHand, so kann man sie mit den unten abgebildeten Schaltungen aufbauen.", 
            "title": "Gatter mit mehreren Eing\u00e4ngen"
        }, 
        {
            "location": "/part20/README/#and-mit-3-eingangen-aus-4-nand", 
            "text": "Zuerst die AND-Verkn\u00fcpfung mit 3 Eing\u00e4ngen. Die folgende Tabelle zeigt, dass die abgebildete Schaltung einem AND-Gatter mit 3 Eing\u00e4ngen entspricht. Eingezeichnet sind auch die Zwischenausg\u00e4nge  Z1 ,  Z2  und  Z3 .     E1  E2  E3  Z1  Z2  Z3  A      0  0  0  1  0  1  0    0  0  1  1  0  1  0    0  1  0  1  0  1  0    0  1  1  1  0  1  0    1  0  0  1  0  1  0    1  0  1  1  0  1  0    1  1  0  0  1  1  0    1  1  1  0  1  0  1      Nach diesem Schema l\u00e4sst sich auch eine UND-Schaltung mit\n4 Eing\u00e4ngen aus 6 NAND-Gattern aufbauen usw.", 
            "title": "AND mit 3 Eing\u00e4ngen aus 4 NAND"
        }, 
        {
            "location": "/part20/README/#nor-gatter-mit-3-eingangen-aus-3-nor-gattern", 
            "text": "Die folgende Logiktafel mit den Zwischenausg\u00e4ngen gibt auch hier wiederum Auskunft dar\u00fcber, dass das Verhalten der Schaltung dem eines NOR-Gatters mit 3 Eing\u00e4ngen entspricht.     E1  E2  E3  Z1  Z2  A      0  0  0  1  0  1    0  0  1  1  0  0    0  1  0  0  1  0    0  1  1  0  1  0    1  0  0  0  1  0    1  0  1  0  1  0    1  1  0  0  1  0    1  1  1  0  1  0      Auch bei dieser Schaltung lassen sich durch Hinzuf\u00fcgen weiterer NOR-Gatter Schaltungen erzeugen, die sich wie gro\u00dfe NOR-Gatter mit noch mehr Eing\u00e4ngen verhalten.", 
            "title": "NOR-Gatter mit 3 Eing\u00e4ngen aus 3 NOR-Gattern"
        }, 
        {
            "location": "/part20/README/#kombi-schaltungen", 
            "text": "Neben den bisher gezeigten Verkn\u00fcpfungsschaltungen gibt es noch weitere Schaltsymbole f\u00fcr spezielle Kombinationen. Daher der Name Kombi-Schaltungen. Sie werden in dieser Form sehr h\u00e4ufig f\u00fcr Decoder und andere logische Schaltungen ben\u00f6tigt. Aus diesem Grunde hat man auch f\u00fcr sie vereinfachte Darstellungen gefunden.", 
            "title": "Kombi Schaltungen"
        }, 
        {
            "location": "/part20/README/#zwei-or-gatter-deren-ausgange-uber-ein-and-gatter-verknupft-sind", 
            "text": "", 
            "title": "Zwei OR-Gatter, deren Ausg\u00e4nge \u00fcber ein AND Gatter verkn\u00fcpft sind"
        }, 
        {
            "location": "/part20/README/#and-gatter-das-mit-einem-or-gatter-verknupft-ist", 
            "text": "", 
            "title": "AND-Gatter, das mit einem OR-Gatter verkn\u00fcpft ist"
        }, 
        {
            "location": "/part20/README/#and-gatter-verknupft-mit-einem-or-gatter-3-eingange-und-nachgeschaltetem-and-gatter", 
            "text": "", 
            "title": "AND-Gatter verkn\u00fcpft mit einem OR-Gatter (3 Eing\u00e4nge) und nachgeschaltetem AND-Gatter"
        }, 
        {
            "location": "/part20/README/#zwei-and-gatter-deren-ausgange-durch-ein-or-gatter-miteinander-verknupft-sind", 
            "text": "", 
            "title": "Zwei AND-Gatter, deren Ausg\u00e4nge durch ein OR-Gatter miteinander verkn\u00fcpft sind"
        }, 
        {
            "location": "/part30/README/", 
            "text": "Taktgeber\n\n\nDer Taktgeber ist besonders f\u00fcr die im folgenden beschriebenen Flipflops, Z\u00e4hler und Speicher von Nutzen. Dazu wird jeder Zeitabschnitt im Programmablauf einer digitalen Schaltung in Taktimpulse eingeteilt. Der Takt wird durch einen dauernden Wechsel von H und L, dem sogenannten Dauerimpuls, an eine Schaltung gelegt. So z.B. auch an jedem Computer. F\u00fcr Versuchsschaltungen und zur genauen Verfolgung der Schaltzust\u00e4nde ist es von Vorteil, wenn die Taktl\u00e4nge variabel ist. Man kann dadurch langsam den Programmablauf der Schaltung kontrollieren oder schnell das Verhalten pr\u00fcfen.\nEine solche Schaltung f\u00fcr schnelle Taktimpulse ist in Abb. 20 dargestellt. Es ist ein astabiler Multivibrator mit 2 Kondensatoren die zwischen 22 nF und 1 \u00b5F liegen und mit 2 Widerst\u00e4nden die zweckm\u00e4ssigerweise wegen der Impulsl\u00e4nge als Drehpotentiometer verwendet werden. Man w\u00e4hlt am besten Drehpotentiometer in der Gr\u00f6ssenordnung von 3,3 k. Weiterhin werden 2 Inverter verwendet.\n\n\n\n\n\n\nBetrachtet man das Oszilloskopbild dieser Schaltung (s. Abb. 21), so f\u00e4llt auf, dass bei den \u00dcberg\u00e4ngen der beiden Bereiche keine genaue senkrechten Flanken entstehen. Dies spielt jedoch bei einer digitalen Schaltung keine Rolle. Die Impulsl\u00e4nge kann nun durch die Drehwiderst\u00e4nde ver\u00e4ndert werden. Die genaue Dauer des Impulses und der Taktl\u00fccke l\u00e4sst sich durch die Gleichung t=R\u00b7C bestimmen. \n\n\nBei R=3k und C=100 nF erh\u00e4lt man also einen Impuls von \nt=3\u00b710-4 s\n\n\nEinen besseren AMV (astabilen Multivibrator) zeigt Abb. 22. Das Herzst\u00fcck dieser Schaltung ist der Pr\u00e4zisionstimer NE 555, der verh\u00e4ltnism\u00e4\u00dfig g\u00fcnstig ist. Der Vorteil des Timers ist vor allem die erh\u00f6hte Frequenzgenauigkeit und die genauere Impulsform der Rechteck\u00adspannung. Dies ist deutlich am Oszilloskopbild zu erkennen. Au\u00dferdem ist die Ausgangsleistung mit etwa 200 mA deutlich h\u00f6her als bei der vorherigen Schaltung. Die Impulsl\u00e4nge kann durch Wahl der Widerst\u00e4nde und des Kondensators zwischen einigen ns und mehreren Sekunden (50 s und mehr) variiert werden.\n\n\n\n\n\n\nt1 = 0,7(RA+RB)\u00b7C\n\nt2 = 0,7\u00b7RB\u00b7C\n\nt1+t2 = 0,7(RA+2RB)\u00b7C\n\n\n\n\n\nNun kann es jedoch manchmal auch n\u00f6tig sein, einzelne Impulse, die von Hand ausgel\u00f6st werden, an eine digitale Schaltung zu legen. Dies ist vor allem von gro\u00dfem Nutzen, wenn die Schaltung nach jedem Schritt kontrolliert werden soll. Nun k\u00f6nnte man einfach einen Taster nehmen, mit der Stromversorgung verbinden und durch das Dr\u00fccken der Taste einen Impuls erzeugen. Doch leider geht das nicht so einfach. Der Grund daf\u00fcr ist in Abb. 24 zu erkennen.\n\n\n\n\nBei einem einfachen Taster ist eben keinesfalls beim Dr\u00fccken der Taste sofort die angelegte Spannung am Ausgang vorhanden. Vielmehr \u201cpendelt\u201c der Spannungswert zwischen High und Low viele Male hin und her bevor der Spannungswert konstant bleibt. Das geschieht zwar mit einer sehr hohen Frequenz, doch sind gerade digitale Schaltungen auf sehr hohe Frequenzen (im Megahertz bis Gigahertz-Bereich) ausgelegt und reagieren damit auf diese schnellen Wechsel. Falls also ein einfacher Taster verwendet wird, ist eine sog. \u201cEntprellung\u201c unbedingt erforderlich. Den Schaltplan dazu zeigt Abb. 25. Wie man sieht, ist auch diese Schaltung mit Standard-Gattern aufgebaut, n\u00e4mlich zwei NAND-Gattern.\n\n\n\n\nEine weitaus bessere Schaltung f\u00fcr Einzelimpulse ist in Abb. 26 dargestellt. Dabei findet wieder der Timer-IC NE 555 von Texas Instruments Verwendung. Man kann nun durch die Wahl des Widerstandes R und des Kondensators C die Impulsdauer bestimmen und zwar von einigen ns bis zu mehreren Sekunden. Bei der einfachen entprellten Taste kann man zwar auch durch mehr oder weniger langes Dr\u00fccken der Taste die Impulsdauer grob bestimmen, doch versagt diese Methode bei kurzen Einschaltzeiten. Au\u00dferdem ist auch hier der Ausgang h\u00f6her belastbar.\n\n\n\n\n\nTakgeber in der Digitaltechnik\n\n\nDer Takt, und somit der Taktgeber, spielen in der Digitaltechnik eine sehr gro\u00dfe Rolle. Zum Beispiel in einer Digitaluhr, einem Z\u00e4hlwerk oder einem Computer.\nUm nun aber nicht immer einen kompletten Taktgeber in einer Schaltung zeichnen zu m\u00fcssen, hat man auch daf\u00fcr ein Schaltsymbol. Abb. 28 zeigt dies mit einer kleinen Raffinesse. Wenn man n\u00e4mlich an den Ausgang ein AND-Gatter schaltet und den anderen Eingang des AND-Gatters in der angegebenen Weise mit einem Takter, der an L liegt verbindet, kann die Zeit, in der die Impulse am Ausgang A liegen bestimmt werden. Impulse gelangen nur dann zum Ausgang A, wenn der Taster gedr\u00fcckt ist. Vorteilhaft ist dies vor allem bei sehr kurzer Impulsdauer.\nDer H-Wert kann auch bei umfangreicheren Schaltungen auf andere Weise an den unteren Eingang des AND-Gatters gelangen. Zum Beispiel durch eine weitere Verkn\u00fcpfungsschaltung die dann den Wert L liefert, wenn ein Z\u00e4hler einen bestimmten Stand erreicht hat. In diesem Fall sperrt das AND-Gatter den Impuls durch einen L-Wert am unteren Eingang und der Z\u00e4hler kann durch das Ausbleiben von Impulsen nicht mehr weiterz\u00e4hlen.", 
            "title": "Taktgeber"
        }, 
        {
            "location": "/part30/README/#taktgeber", 
            "text": "Der Taktgeber ist besonders f\u00fcr die im folgenden beschriebenen Flipflops, Z\u00e4hler und Speicher von Nutzen. Dazu wird jeder Zeitabschnitt im Programmablauf einer digitalen Schaltung in Taktimpulse eingeteilt. Der Takt wird durch einen dauernden Wechsel von H und L, dem sogenannten Dauerimpuls, an eine Schaltung gelegt. So z.B. auch an jedem Computer. F\u00fcr Versuchsschaltungen und zur genauen Verfolgung der Schaltzust\u00e4nde ist es von Vorteil, wenn die Taktl\u00e4nge variabel ist. Man kann dadurch langsam den Programmablauf der Schaltung kontrollieren oder schnell das Verhalten pr\u00fcfen.\nEine solche Schaltung f\u00fcr schnelle Taktimpulse ist in Abb. 20 dargestellt. Es ist ein astabiler Multivibrator mit 2 Kondensatoren die zwischen 22 nF und 1 \u00b5F liegen und mit 2 Widerst\u00e4nden die zweckm\u00e4ssigerweise wegen der Impulsl\u00e4nge als Drehpotentiometer verwendet werden. Man w\u00e4hlt am besten Drehpotentiometer in der Gr\u00f6ssenordnung von 3,3 k. Weiterhin werden 2 Inverter verwendet.    Betrachtet man das Oszilloskopbild dieser Schaltung (s. Abb. 21), so f\u00e4llt auf, dass bei den \u00dcberg\u00e4ngen der beiden Bereiche keine genaue senkrechten Flanken entstehen. Dies spielt jedoch bei einer digitalen Schaltung keine Rolle. Die Impulsl\u00e4nge kann nun durch die Drehwiderst\u00e4nde ver\u00e4ndert werden. Die genaue Dauer des Impulses und der Taktl\u00fccke l\u00e4sst sich durch die Gleichung t=R\u00b7C bestimmen.   Bei R=3k und C=100 nF erh\u00e4lt man also einen Impuls von  t=3\u00b710-4 s  Einen besseren AMV (astabilen Multivibrator) zeigt Abb. 22. Das Herzst\u00fcck dieser Schaltung ist der Pr\u00e4zisionstimer NE 555, der verh\u00e4ltnism\u00e4\u00dfig g\u00fcnstig ist. Der Vorteil des Timers ist vor allem die erh\u00f6hte Frequenzgenauigkeit und die genauere Impulsform der Rechteck\u00adspannung. Dies ist deutlich am Oszilloskopbild zu erkennen. Au\u00dferdem ist die Ausgangsleistung mit etwa 200 mA deutlich h\u00f6her als bei der vorherigen Schaltung. Die Impulsl\u00e4nge kann durch Wahl der Widerst\u00e4nde und des Kondensators zwischen einigen ns und mehreren Sekunden (50 s und mehr) variiert werden.    t1 = 0,7(RA+RB)\u00b7C\n\nt2 = 0,7\u00b7RB\u00b7C\n\nt1+t2 = 0,7(RA+2RB)\u00b7C  Nun kann es jedoch manchmal auch n\u00f6tig sein, einzelne Impulse, die von Hand ausgel\u00f6st werden, an eine digitale Schaltung zu legen. Dies ist vor allem von gro\u00dfem Nutzen, wenn die Schaltung nach jedem Schritt kontrolliert werden soll. Nun k\u00f6nnte man einfach einen Taster nehmen, mit der Stromversorgung verbinden und durch das Dr\u00fccken der Taste einen Impuls erzeugen. Doch leider geht das nicht so einfach. Der Grund daf\u00fcr ist in Abb. 24 zu erkennen.   Bei einem einfachen Taster ist eben keinesfalls beim Dr\u00fccken der Taste sofort die angelegte Spannung am Ausgang vorhanden. Vielmehr \u201cpendelt\u201c der Spannungswert zwischen High und Low viele Male hin und her bevor der Spannungswert konstant bleibt. Das geschieht zwar mit einer sehr hohen Frequenz, doch sind gerade digitale Schaltungen auf sehr hohe Frequenzen (im Megahertz bis Gigahertz-Bereich) ausgelegt und reagieren damit auf diese schnellen Wechsel. Falls also ein einfacher Taster verwendet wird, ist eine sog. \u201cEntprellung\u201c unbedingt erforderlich. Den Schaltplan dazu zeigt Abb. 25. Wie man sieht, ist auch diese Schaltung mit Standard-Gattern aufgebaut, n\u00e4mlich zwei NAND-Gattern.   Eine weitaus bessere Schaltung f\u00fcr Einzelimpulse ist in Abb. 26 dargestellt. Dabei findet wieder der Timer-IC NE 555 von Texas Instruments Verwendung. Man kann nun durch die Wahl des Widerstandes R und des Kondensators C die Impulsdauer bestimmen und zwar von einigen ns bis zu mehreren Sekunden. Bei der einfachen entprellten Taste kann man zwar auch durch mehr oder weniger langes Dr\u00fccken der Taste die Impulsdauer grob bestimmen, doch versagt diese Methode bei kurzen Einschaltzeiten. Au\u00dferdem ist auch hier der Ausgang h\u00f6her belastbar.", 
            "title": "Taktgeber"
        }, 
        {
            "location": "/part30/README/#takgeber-in-der-digitaltechnik", 
            "text": "Der Takt, und somit der Taktgeber, spielen in der Digitaltechnik eine sehr gro\u00dfe Rolle. Zum Beispiel in einer Digitaluhr, einem Z\u00e4hlwerk oder einem Computer.\nUm nun aber nicht immer einen kompletten Taktgeber in einer Schaltung zeichnen zu m\u00fcssen, hat man auch daf\u00fcr ein Schaltsymbol. Abb. 28 zeigt dies mit einer kleinen Raffinesse. Wenn man n\u00e4mlich an den Ausgang ein AND-Gatter schaltet und den anderen Eingang des AND-Gatters in der angegebenen Weise mit einem Takter, der an L liegt verbindet, kann die Zeit, in der die Impulse am Ausgang A liegen bestimmt werden. Impulse gelangen nur dann zum Ausgang A, wenn der Taster gedr\u00fcckt ist. Vorteilhaft ist dies vor allem bei sehr kurzer Impulsdauer.\nDer H-Wert kann auch bei umfangreicheren Schaltungen auf andere Weise an den unteren Eingang des AND-Gatters gelangen. Zum Beispiel durch eine weitere Verkn\u00fcpfungsschaltung die dann den Wert L liefert, wenn ein Z\u00e4hler einen bestimmten Stand erreicht hat. In diesem Fall sperrt das AND-Gatter den Impuls durch einen L-Wert am unteren Eingang und der Z\u00e4hler kann durch das Ausbleiben von Impulsen nicht mehr weiterz\u00e4hlen.", 
            "title": "Takgeber in der Digitaltechnik"
        }, 
        {
            "location": "/part40/README/", 
            "text": "Flipflop\n\n\nEin Flipflop (auch Flip-Flop), oft auch bistabile Kippstufe oder bistabiles Kippglied genannt, ist eine elektronische Schaltung, die zwei stabile Zust\u00e4nde einnehmen und damit eine Datenmenge von einem Bit \u00fcber eine unbegrenzte Zeit speichern kann. Im Gegensatz zu anderen Speicherarten muss jedoch die Spannungsversorgung dauernd gew\u00e4hrleistet sein. Das Flipflop ist als Grundbaustein der sequentiellen Schaltungen ein unverzichtbares Bauelement der Digitaltechnik und damit fundamentaler Bestandteil vieler elektronischer Schaltungen von der Quarzuhr bis zum Mikroprozessor. Insbesondere ist es sehr h\u00e4ufig in bestimmten Ausf\u00fchrungen von Computerspeicher-Chips (statischen Speicherbausteinen) als elementarer Ein-Bit-Speicher enthalten.\n\n\nRS-Flipflop (Setzspeicher)\n\n\nDieses Bauteil ist das einfachste Speicherglied der Digitaltechnik. Es kann einen bestimmten Wert \u00fcber eine gewisse Zeit speichern. Am besten l\u00e4sst sich das Verhalten an der NAND-Schaltung erkl\u00e4ren. Allerdings ist diese Schaltung nur eine Prinzipschaltung, die z.B. nicht das \u201cWarum\u201c der Speicherung erkl\u00e4rt.\n\n\n\n\nSetzt man in dieser Schaltung den S-Eingang (\u201cSetz-Eingang\u201c) mit dem Taster auf 0, so hat der Ausgang A den Wert 1. Wird dagegen der untere Taster bet\u00e4tigt und somit der R-Eingang (\u201cR\u00fccksetz-Eingang\u201c) auf den Wert 0 gelegt, so erscheint am Ausgang A der Wert 0. Der komplement\u00e4re Ausgang \u00acA hat immer den entgegengesetzten Wert von A. Das Wesentliche dieser Schaltung ist aber, dass durch Bet\u00e4tigen von z.B. Taster S der Wert 1 am Ausgang \u201cgespeichert\u201c bleibt \u2013 auch nach dem Loslassen der Taste. Und zwar so lange, bis durch Bet\u00e4tigen des Tasters R der Ausgang auf den Wert 0 gesetzt wird. Dabei spielt es keine Rolle, ob der Taster bei S noch gedr\u00fcckt ist oder nicht. Abb. 30 verdeutlicht das Verhalten der Schaltung. Abb. 31 zeigt das Schaltsymbol f\u00fcr RS-Flipflops.\n\n\n\n\n\n\nDen Setzspeicher findet man als IC meist nicht als einzelne Schaltung. Vielmehr haben andere Flipflops wie z.B. das JK-Flipflop das RS-Flipflop integriert. Durch geeignete Beschaltung ist es aber nicht schwer, solch ein Flipflop als RS-Flipflop zu betreiben. In manchen Datenb\u00fcchern und Applikationen sind die beiden Eing\u00e4nge mit \n\u00acR\n und \n\u00acS\n bezeichnet. Das bedeutet nichts anderes, als eine Unterstreichung der Tatsache, dass z.B. das Setzen nicht durch \nS=1\nsondern durch \nS=0\n erfolgt. Und das ist ja nichts anderes als \n\u00acS=1\n.\nUm nun in einem \u00dcbungsaufbau den Wert am Ausgang sofort zu erkennen, empfiehlt es sich, eine Leuchtdiode (LED) dazuzuschalten. Leuchtet sie, so hat der Ausgang den Wert 1. Der komplement\u00e4re Ausgang \n\u00acA\n hat somit den Wert 0. Ist die LED dunkel, so hat \nA\n den Wert 0 und \n\u00acA\n den Wert 1.\n\n\nDas JK-Flipflop (Master-Slave-Flipflop)\n\n\nEin weiteres und sehr wichtiges Flipflop ist das JK-Flipflop. Mit ihm k\u00f6nnen viele Z\u00e4hler und Teiler aufgebaut werden. Wie man an dem Schaltsymbol erkennt, hat auch dieses Flipflop einen Setz- und einen R\u00fccksetzeingang. Werden diese beiden Anschl\u00fcsse verwendet, so kann man das Bauteil als gew\u00f6hnliches RS-Flipflop betreiben. Dazu sollten aber die anderen Eing\u00e4nge nicht angeschlossen sein um eine Fehlschaltung am Ausgang zu vermeiden.\n\n\nDas JK-Flipflop kann alternativ dazu \u00fcber die beiden Eing\u00e4nge J und K betrieben werden. F\u00fcr diesen Fall besitzt es noch einen weiteren Eingang T, \u00fcber den dem Flipflop ein Taktimpuls zugef\u00fchrt werden kann.\n\n\nPrinzipiell unterscheidet man zwei Arten von JK-Flipflops: Das \u201cpositiv-flankengetriggerte\u201c und das \u201cnegativ-flankengetriggerte\u201c. Beim positiv-flankengetriggerten Flipflop, das in Abb. 32 dargestellt ist, erfolgt die Schaltung am Ausgang durch den ansteigenden Teil des angelegten Takt-Impulses. Das bedeutet, dass die Werte am Ausgang, die durch J und K bestimmt werden mit dem Ansteigen des Taktimpulses von L auf H ihren Wert \u00e4ndern. Dargestellt ist das im Schaltsymbol durch die ansteigende Flanke eines Rechteckimpulses in der oberen rechten Ecke des Schaltsymbols.\n\n\n\n\nBeim negativ-flankengetriggerten JK-Flipflop, das in der Technik haupts\u00e4chlich verwendet wird, erfolgt die Umschaltung beim Abfallen des Impulses von H auf L. Abb. 33 symbolisiert ein solches Bauteil. Das Unterscheidungsmerkmal gegen\u00fcber dem vorherigen Flipflop ist die abfallende Flanke eines Rechteckimpulses.\n\n\n\n\nWohlbemerkt sind die beiden Eing\u00e4nge R und S in diesem Fall nicht angeschlossen. Sie haben n\u00e4mlich Priorit\u00e4t, d.h. sie sind vom Takt unabh\u00e4ngig. Doch dazu sp\u00e4ter mehr.\nWie schon bei der Unterscheidung der beiden JK-Flipflops erw\u00e4hnt wurde, ist ein Taktimpuls bei diesem Bauteil sehr wichtig. Angelegt wird er am Eingang T. Von ihm h\u00e4ngt es z.B. ab, wie schnell sich ein Wert am Ausgang Q oder \u00acQ \u00e4ndern kann. Die Logik-Tafel gibt \u00fcber die Werte am Ausgang genauer Auskunft.\n\n\n\n\n\n\n\n\nJ\n\n\nK\n\n\nQ\n\n\n\u00acQ\n\n\n\n\n\n\n\n\n\n\n0\n\n\n1\n\n\n0\n\n\n1\n\n\n\n\n\n\n1\n\n\n0\n\n\n1\n\n\n0\n\n\n\n\n\n\n0\n\n\n0\n\n\nQ\n\n\n\u00acQ\n\n\n\n\n\n\n1\n\n\n1\n\n\n\u00acQ\n\n\nQ\n\n\n\n\n\n\n\n\n\n\n\n\nHat der J-Eingang den Wert 0 und K den Wert 1, so liegt am Ausgang Q der Wert 0. Entsprechend hat der komplement\u00e4re Ausgang \u00acQ den Wert 1.\n\n\n\n\n\n\nWechselt nun der J-Eingang auf den Wert 1 und der K-Eingang auf den Wert 0, so hat der Ausgang Q den Wert 1 und \u00acQ den Wert 0.\n\n\n\n\n\n\nWenn beide Eing\u00e4nge den Wert 0 haben, so \u00e4ndert sich das Ausgangssignal nicht, das bedeutet, dass der vorherige Wert des Ausgangs beibehalten wird.\n\n\n\n\n\n\nFalls beide Eing\u00e4nge den Wert 1 aufweisen, so dreht sich das Ausgangssignal gerade um. Sowohl Q als auch \u00acQ nehmen jeweils ihren komplement\u00e4ren Wert an. Oder anders ausgedr\u00fcckt: Q nimmt den Wert von \u00acQ an und \u00acQ den Wert von Q.\n\n\n\n\n\n\n.\n\n\nAllerdings kann sich das Ausgangssignal nur \u00e4ndern, wenn ein Taktimpuls wirksam geworden ist. Um also ein Umschalten des Wertes am Ausgang zu erreichen, muss unbedingt ein Takt angelegt werden. Sobald nun bei einem negativ-flankengetriggerten Flipflop eine negative Flanke an T anliegt, stellen sich die Ausg\u00e4nge Q und \u00acQ entsprechend den Eing\u00e4ngen J und K um.\nDie Eing\u00e4nge R und S sind dagegen vom Taktimpuls unabh\u00e4ngig. Sobald z.B. der Setzeingang auf Masse gelegt wird, erscheint am Ausgang der Wert 1, auch dann, wenn gerade kein Taktimpuls wirksam wurde. Ebenso funktioniert die Schaltung wenn der R\u00fccksetzeingang R mit Masse verbunden wird. Dann erscheint am Ausgang A der Wert 0. Sobald der R- oder der S-Eingang benutzt wird, ist die \u00fcbrige Beschaltung (also T, J und K) nicht wirksam.\nIn Abb. 34 ist nun das Schaltverhalten eines negativ-flankengetriggerten Flipflops dargestellt. Deutlich zu sehen ist dabei, dass ein Umschalten des Signals am Ausgang nur dann erfolgen kann, wenn der Taktimpuls T gerade abf\u00e4llt.\nSpannungs-Diagramm (Schaltdiagramm) f\u00fcr ein negativ-flanken\u00adgetriggertes JK-Flipflop\n\n\n\n\nZur Verdeutlichung hier nun die Erl\u00e4uterung:\n\n\n\n\n\n\nJ=0, K=1. Da R und S den Wert 1 haben, also nicht wirksam sind, kann der Takt wirksam werden. In der Logik-Tafel sieht man, dass der Ausgang Q den Wert 0 haben muss. Deshalb nimmt Q auch im Diagramm beim Abfallen der Taktflanke T den Wert 0 an.\n\n\n\n\n\n\nJ=1, K=0. Damit hat Q den Wert 1.\n\n\n\n\nJ=K=0. Am Ausgang Q erscheint der Wert 1, da laut Logik-Tafel der Wert gleich bleibt.\n\n\nJ=K=1. Nun erscheint am Ausgang das gegenteilige Signal, das zuvor an Q lag. In diesem Fall ist es der Wert 0.\n\n\nJ=0, K=1. Damit hat der Ausgang Q den Wert 0.\n\n\nJ=K=0. Das Signal am Ausgang bleibt gleich, also auf 0.\n\n\nBei Punkt A wird nun der Setzeingang S auf Masse gelegt. Damit nimmt der Ausgang Q sofort den Wert 1 an. Dies geschieht wie man sieht auch ohne Taktimpuls.\n\n\nDer Setzeingang S liegt noch immer auf Masse. Somit sind die Signale von J und K nicht wirksam, wenngleich auch eine negative Taktflanke vorliegt.\n\n\nIm Punkt B ist nun der Setzeingang S wieder auf dem Wert 1. Dagegen wird der R\u00fccksetzeingang R auf Masse, also auf den Wert 0 gelegt. Damit nimmt der Ausgang Q sofort den Wert 0 an.\n\n\nR ist noch immer auf Masse gelegt. Damit hat der Ausgang unabh\u00e4ngig von J und K den Wert 0.\n\n\nJ=0, K=1. R hat nun wieder den Wert 1, ist also genau wie S nicht wirksam. Der Taktimpuls kann also wieder wirksam werden und schaltet deshalb bei der abfallenden Taktflanke den Ausgang Q auf den Wert 0.\n\n\n\n\nZu bemerken w\u00e4re noch, dass bei nicht wirksamen Eing\u00e4ngen R und S zwischen den einzelnen Takt-Impulsen die Eing\u00e4nge J und K jeden beliebigen Wert annehmen k\u00f6nnen ohne dass sich der Wert am Ausgang Q ver\u00e4ndert. Sie k\u00f6nnen auch ihren Wert zwischen zwei Impulsen mehrmals wechseln. F\u00fcr das Umschalten am Ausgang ist nur interessant, was zur Zeit der abfallenden Taktflanke f\u00fcr Signale an J und K liegen. Nur nach diesen Werten richtet sich der Wert des Ausgangs Q.\nAbb. 35 zeigt die Innenschaltung des JK-Flipflops. Das Master-Slave-Flipflop besteht intern aus 2 bistabilen Multivibratoren mit gesteuerter \u00dcbernahme, die in Reihe (hintereinander) geschaltet sind. Der sogenannte Master (engl. Master = Herr, Meister) besteht aus den Verkn\u00fcpfungsschaltungen V3 und V4. Die NAND-Gatter V1 und V2 bilden die dazugeh\u00f6rige Torschaltung. Die J- und K-Eing\u00e4nge sind UND-verkn\u00fcpft. Die Verkn\u00fcpfungsschaltungen V5 und V6 bilden die Torschaltung des Slave (engl. Slave = Knecht, Sklave). Der Multivibrator des Slave besteht aus den Verkn\u00fcpfungsschaltungen V7 und V8. Der Multivibrator verf\u00fcgt noch \u00fcber 2 Eing\u00e4nge, die nicht \u00fcber die Torschaltung laufen, also auch unabh\u00e4ngig vom Takt wirksam sind: L-Pegel am Setzeingang S stellt den Ausgang Q auf den Wert 1, L-Pegel am R\u00fccksetzeingang R stellt Q wieder auf den Wert 0 zur\u00fcck.\n\n\n\n\nDualz\u00e4hler\n\n\nAus dem JK-Flipflop l\u00e4sst sich nun eine in der Technik oft gebrauchte Z\u00e4hlerschaltung realisieren. Dabei werden oft die Eing\u00e4nge S und R neben den J- und K-Eing\u00e4ngen benutzt. Der Einfachheit halber werden hier nur die J- und K-Eing\u00e4nge sowie der R-Eingang verwendet. Nat\u00fcrlich wird auch der Takteingang T angeschlossen.\nWenn man an ein JK-Flipflop einen Takt T anlegt, so hat der Ausgang Q0 bei jeder negativen Taktflanke eine Wert\u00e4nderung, also einen dauernden Wechsel zwischen 1 und 0. Abb. 37 zeigt den zeitlichen Verlauf des Ausgangs Q0 in Abh\u00e4ngigkeit vom angelegten Takt T. Jetzt wird an das zweite JK-Flipflop das Ausgangssignal Q0 angeschlossen. Somit bestimmt der Ausgang des ersten Flipflops den Takt des zweiten Flipflops. Das Anschlussbild ist in Abb. 36 zu sehen.\nWie man im Spannungsdiagramm der Schaltung erkennt, hat der Ausgang Q1 die halbe Taktfrequenz wie Q0. Dies beruht wiederum darauf, dass eine Umschaltung des Flipflops nur bei einer negativen Taktflanke stattfindet. Die Schaltzust\u00e4nde der beiden Flipflops entsprechen, wie unter dem Diagramm aufgez\u00e4hlt, dem dualen Z\u00e4hlerstand. Der Z\u00e4hler kann also nur bis zur Zahl 11 des Dualsystems z\u00e4hlen. Das entspricht der dezimalen Zahl 3. Danach kehrt er automatisch wieder zur Anfangszahl 00 zur\u00fcck.\n\n\n\n\nWenn nun der R\u00fccksetzeingang R, der oftmals auch Reset-Eingang genannt wird, auf Masse gelegt wird, erscheint auf jeden Fall der Wert 0 an beiden Ausg\u00e4ngen. Dabei ist der Takt nicht von Bedeutung, ebenso die Schaltzust\u00e4nde der beiden Ausg\u00e4nge Q0 und Q1. Im folgenden Diagramm wird kurz nach dem zweiten Erscheinen der Zahl 11 (dual) der Reset-Eingang aktiviert. Man sieht, dass die beiden Ausg\u00e4nge sofort den Wert 0 annehmen, obwohl keine negative Flanke vorliegt. Das wurde ja bereits im letzten Abschnitt n\u00e4her erl\u00e4utert. Dieser Sachverhalt wird nun bei Z\u00e4hlern angewandt, die bis zu einer bestimmten Zahl z\u00e4hlen sollen, die durch eine einfache Aneinanderreihung von Flipflops nicht erreicht wird. Beispielsweise k\u00f6nnte man mit der in Abb. 36 dargestellten Schaltung einen Z\u00e4hler bauen, der nach der Zahl 2, also dual 10, auf 0 zur\u00fcckspringt. Genaueres dar\u00fcber wird im n\u00e4chsten Abschnitt behandelt.\n\n\n\n\nDualz\u00e4hler f\u00fcr beliebige Zahlenreihen\n\n\nDer Dualz\u00e4hler des vorherigen Abschnittes konnte nur Dualzahlen eines bestimmten Grades durchz\u00e4hlen. Beispielsweise von 00 bis 11 (entspricht dez. 3) oder bei einer Erweiterung der Schaltung durch zwei weitere JK-Flipflops von 0000 bis 1111 (entspricht dez. 15). Abhilfe gibt es dabei nur durch die R\u00fccksetzung von Hand, das bedeutet den R\u00fccksetzeingang R mit Hilfe eines Schalters auf Masse zu legen. Durch geeignete Verwendung der besprochenen Verkn\u00fcpfungsschaltungen l\u00e4sst sich nun der R\u00fccksetzvorgang automatisch bewerkstelligen. Man muss nur die geeigneten Gatter zusammenschalten, die zu einem bestimmten Zeitpunkt den Z\u00e4hler wieder auf Null zur\u00fccksetzt. Bei Z\u00e4hlern mit zwei oder drei JK-Flipflops ist das kein Problem. Selbst bei umfangreicheren Z\u00e4hlern gibt es leichte, sofort durchschaubare R\u00fcckstellschaltungen.\nAls Beispiel w\u00e4hlen wir einen Z\u00e4hler, der durch drei Flipflops aufgebaut ist. Das Schaltbild ist in Abb. 38 dargestellt. Dieser Z\u00e4hler hat jedoch eine automatische R\u00fcckstellung bei der Zahl 110. Dies entspricht der dezimalen Zahl 6.\n\n\n\n\n\n\nWichtig ist die Zahl 6 in diesem Z\u00e4hler nur f\u00fcr die R\u00fcckstellung. In Abb. 39 wurde die Zeitspanne f\u00fcr die Zahl 6 zur besseren Verst\u00e4ndlichkeit \u00fcbertrieben dargestellt. Tats\u00e4chlich erscheint diese Zahl so kurz, dass sie f\u00fcr den Z\u00e4hlvorgang keine Bedeutung hat. Es handelt sich hier also um einen Z\u00e4hler von 0 bis 5. Diese Reihe wird ganz normal durchlaufen. Sobald aber der Z\u00e4hler am Ausgang Q1 und Q2 gleichzeitig den Wert 1 hat, wird durch das NAND-Gatter der Reset-Eingang aller JK-Flipflops auf 0 gelegt. Der Z\u00e4hler beginnt erneut von 0 an zu z\u00e4hlen.\n\n\nEs ist also wichtig, dass bei einem beliebigen Z\u00e4hler der R\u00fccksetzvorgang mit der n\u00e4chsth\u00f6heren Ziffer des eigentlichen Z\u00e4hlumfangs aktiviert wird. Wenn z.B. ein Z\u00e4hler bis 18 z\u00e4hlen soll, so muss der R\u00fccksetzeingang durch eine geeignete Verkn\u00fcpfungsschaltung f\u00fcr die Zahl 19 auf den Wert 0 gelegt werden.\n\n\nDer R\u00fccksetzeingang bleibt nun so lange auf dem Wert 0, wie in unserem Beispiel Q1 und Q2 den Wert 1 haben. Da aber in wenigen ns der R\u00fccksetzvorgang beendet ist (R hat Priorit\u00e4t), kann die n\u00e4chste negative Taktflanke f\u00fcr das Umschalten des ersten Flipflops wirksam werden. Somit erscheint nach der dezimalen Zahl 0 (durch den R\u00fccksetzvorgang) im n\u00e4chsten Takt die 1. Problematisch wird diese Art der R\u00fccksetzung nur bei sehr hohen Taktfrequenzen, oder bei sehr empfindlichen Schaltungen, die bei diesem kurzen Erscheinen der h\u00f6heren Zahl \u201cumkippen\u201c k\u00f6nnen. In diesem Fall muss man sich mit einer anderen Art der R\u00fccksetzung behelfen. Meist gen\u00fcgt jedoch diese Art der R\u00fcckstellung. Die Impulsdauer sollte jedoch bei TTL-Schaltungen nicht unter 18 ns liegen, da diese Zeit zum Umschalten ben\u00f6tigt wird.\n\n\nD-Flipflop (Datenspeicher)\n\n\nDas D-Flipflop ist ein einfaches Datenspeicherglied. Es kann einen bestimmten Wert abh\u00e4ngig vom Takt T und den Eing\u00e4ngen R und S speichern. Dabei haben die beiden letztgenannten Eing\u00e4nge wie auch beim JK-Flipflop Priorit\u00e4t. Das bedeutet, dass das Flipflop unabh\u00e4ngig vom Takt einen gew\u00fcnschten Wert annehmen kann, falls der Setz- bzw. R\u00fccksetzeingang aktiviert wird. Sind diese beiden Eing\u00e4nge jedoch auf den Wert 1 gesetzt (also nicht aktiv), so erfolgt bei jeder negativen Takt-Flanke eine \u00dcbernahme des Dateneingangs D an den Ausgang Q. Der komplement\u00e4re Ausgang \u00acQ hat auch hier wieder den entgegengesetzten Wert von Q. Das Verhalten von D in Abh\u00e4ngigkeit vom Takt T und den Eing\u00e4ngen S und R zeigt das abgebildete Spannungsdiagramm.\n\n\nDie Industrie bietet D-Flipflops schon fertig aufgebaut als ICs an. Haben Sie diese jedoch nicht zur Hand, so kann man mit Hilfe eines JK-Flipflops einen solchen Datenspeicher aufbauen. Dazu ist es notwendig den K-Eingang \u00fcber einen Inverter an den J-Eingang anzuschlie\u00dfen. An K liegt also \u00acJ. Wird nun an J der Wert der gew\u00fcnschten Daten gelegt, so \u00fcbernimmt das Flipflop bei der n\u00e4chsten negativen Taktflanke diesen Wert auf den Ausgang Q. Ist z.B. das Flipflop auf dem Wert Q=0 und hat der Dateneingang den Wert D=1, so wechselt nach einer negativen Taktflanke der Ausgang Q seinen Wert von 0 auf 1. Dieser Wert wird so lange gespeichert, bis \u00fcber den Takt T und einen neuen Wert an D der Zustand von Q ge\u00e4ndert wird. Nat\u00fcrlich w\u00e4re eine \u00c4nderung auch durch eine Aktivierung von S oder R m\u00f6glich.\n\n\n\n\n\n\n\n\nEin wichtiges Anwendungsbeispiel eines D-Flipflops ist das Schiebe\u00adregister. Dieses Bauteil ist in einem eigenen Kapitel noch genauer erkl\u00e4rt.", 
            "title": "FlipFlops"
        }, 
        {
            "location": "/part40/README/#flipflop", 
            "text": "Ein Flipflop (auch Flip-Flop), oft auch bistabile Kippstufe oder bistabiles Kippglied genannt, ist eine elektronische Schaltung, die zwei stabile Zust\u00e4nde einnehmen und damit eine Datenmenge von einem Bit \u00fcber eine unbegrenzte Zeit speichern kann. Im Gegensatz zu anderen Speicherarten muss jedoch die Spannungsversorgung dauernd gew\u00e4hrleistet sein. Das Flipflop ist als Grundbaustein der sequentiellen Schaltungen ein unverzichtbares Bauelement der Digitaltechnik und damit fundamentaler Bestandteil vieler elektronischer Schaltungen von der Quarzuhr bis zum Mikroprozessor. Insbesondere ist es sehr h\u00e4ufig in bestimmten Ausf\u00fchrungen von Computerspeicher-Chips (statischen Speicherbausteinen) als elementarer Ein-Bit-Speicher enthalten.", 
            "title": "Flipflop"
        }, 
        {
            "location": "/part40/README/#rs-flipflop-setzspeicher", 
            "text": "Dieses Bauteil ist das einfachste Speicherglied der Digitaltechnik. Es kann einen bestimmten Wert \u00fcber eine gewisse Zeit speichern. Am besten l\u00e4sst sich das Verhalten an der NAND-Schaltung erkl\u00e4ren. Allerdings ist diese Schaltung nur eine Prinzipschaltung, die z.B. nicht das \u201cWarum\u201c der Speicherung erkl\u00e4rt.   Setzt man in dieser Schaltung den S-Eingang (\u201cSetz-Eingang\u201c) mit dem Taster auf 0, so hat der Ausgang A den Wert 1. Wird dagegen der untere Taster bet\u00e4tigt und somit der R-Eingang (\u201cR\u00fccksetz-Eingang\u201c) auf den Wert 0 gelegt, so erscheint am Ausgang A der Wert 0. Der komplement\u00e4re Ausgang \u00acA hat immer den entgegengesetzten Wert von A. Das Wesentliche dieser Schaltung ist aber, dass durch Bet\u00e4tigen von z.B. Taster S der Wert 1 am Ausgang \u201cgespeichert\u201c bleibt \u2013 auch nach dem Loslassen der Taste. Und zwar so lange, bis durch Bet\u00e4tigen des Tasters R der Ausgang auf den Wert 0 gesetzt wird. Dabei spielt es keine Rolle, ob der Taster bei S noch gedr\u00fcckt ist oder nicht. Abb. 30 verdeutlicht das Verhalten der Schaltung. Abb. 31 zeigt das Schaltsymbol f\u00fcr RS-Flipflops.    Den Setzspeicher findet man als IC meist nicht als einzelne Schaltung. Vielmehr haben andere Flipflops wie z.B. das JK-Flipflop das RS-Flipflop integriert. Durch geeignete Beschaltung ist es aber nicht schwer, solch ein Flipflop als RS-Flipflop zu betreiben. In manchen Datenb\u00fcchern und Applikationen sind die beiden Eing\u00e4nge mit  \u00acR  und  \u00acS  bezeichnet. Das bedeutet nichts anderes, als eine Unterstreichung der Tatsache, dass z.B. das Setzen nicht durch  S=1 sondern durch  S=0  erfolgt. Und das ist ja nichts anderes als  \u00acS=1 .\nUm nun in einem \u00dcbungsaufbau den Wert am Ausgang sofort zu erkennen, empfiehlt es sich, eine Leuchtdiode (LED) dazuzuschalten. Leuchtet sie, so hat der Ausgang den Wert 1. Der komplement\u00e4re Ausgang  \u00acA  hat somit den Wert 0. Ist die LED dunkel, so hat  A  den Wert 0 und  \u00acA  den Wert 1.", 
            "title": "RS-Flipflop (Setzspeicher)"
        }, 
        {
            "location": "/part40/README/#das-jk-flipflop-master-slave-flipflop", 
            "text": "Ein weiteres und sehr wichtiges Flipflop ist das JK-Flipflop. Mit ihm k\u00f6nnen viele Z\u00e4hler und Teiler aufgebaut werden. Wie man an dem Schaltsymbol erkennt, hat auch dieses Flipflop einen Setz- und einen R\u00fccksetzeingang. Werden diese beiden Anschl\u00fcsse verwendet, so kann man das Bauteil als gew\u00f6hnliches RS-Flipflop betreiben. Dazu sollten aber die anderen Eing\u00e4nge nicht angeschlossen sein um eine Fehlschaltung am Ausgang zu vermeiden.  Das JK-Flipflop kann alternativ dazu \u00fcber die beiden Eing\u00e4nge J und K betrieben werden. F\u00fcr diesen Fall besitzt es noch einen weiteren Eingang T, \u00fcber den dem Flipflop ein Taktimpuls zugef\u00fchrt werden kann.  Prinzipiell unterscheidet man zwei Arten von JK-Flipflops: Das \u201cpositiv-flankengetriggerte\u201c und das \u201cnegativ-flankengetriggerte\u201c. Beim positiv-flankengetriggerten Flipflop, das in Abb. 32 dargestellt ist, erfolgt die Schaltung am Ausgang durch den ansteigenden Teil des angelegten Takt-Impulses. Das bedeutet, dass die Werte am Ausgang, die durch J und K bestimmt werden mit dem Ansteigen des Taktimpulses von L auf H ihren Wert \u00e4ndern. Dargestellt ist das im Schaltsymbol durch die ansteigende Flanke eines Rechteckimpulses in der oberen rechten Ecke des Schaltsymbols.   Beim negativ-flankengetriggerten JK-Flipflop, das in der Technik haupts\u00e4chlich verwendet wird, erfolgt die Umschaltung beim Abfallen des Impulses von H auf L. Abb. 33 symbolisiert ein solches Bauteil. Das Unterscheidungsmerkmal gegen\u00fcber dem vorherigen Flipflop ist die abfallende Flanke eines Rechteckimpulses.   Wohlbemerkt sind die beiden Eing\u00e4nge R und S in diesem Fall nicht angeschlossen. Sie haben n\u00e4mlich Priorit\u00e4t, d.h. sie sind vom Takt unabh\u00e4ngig. Doch dazu sp\u00e4ter mehr.\nWie schon bei der Unterscheidung der beiden JK-Flipflops erw\u00e4hnt wurde, ist ein Taktimpuls bei diesem Bauteil sehr wichtig. Angelegt wird er am Eingang T. Von ihm h\u00e4ngt es z.B. ab, wie schnell sich ein Wert am Ausgang Q oder \u00acQ \u00e4ndern kann. Die Logik-Tafel gibt \u00fcber die Werte am Ausgang genauer Auskunft.     J  K  Q  \u00acQ      0  1  0  1    1  0  1  0    0  0  Q  \u00acQ    1  1  \u00acQ  Q       Hat der J-Eingang den Wert 0 und K den Wert 1, so liegt am Ausgang Q der Wert 0. Entsprechend hat der komplement\u00e4re Ausgang \u00acQ den Wert 1.    Wechselt nun der J-Eingang auf den Wert 1 und der K-Eingang auf den Wert 0, so hat der Ausgang Q den Wert 1 und \u00acQ den Wert 0.    Wenn beide Eing\u00e4nge den Wert 0 haben, so \u00e4ndert sich das Ausgangssignal nicht, das bedeutet, dass der vorherige Wert des Ausgangs beibehalten wird.    Falls beide Eing\u00e4nge den Wert 1 aufweisen, so dreht sich das Ausgangssignal gerade um. Sowohl Q als auch \u00acQ nehmen jeweils ihren komplement\u00e4ren Wert an. Oder anders ausgedr\u00fcckt: Q nimmt den Wert von \u00acQ an und \u00acQ den Wert von Q.    .  Allerdings kann sich das Ausgangssignal nur \u00e4ndern, wenn ein Taktimpuls wirksam geworden ist. Um also ein Umschalten des Wertes am Ausgang zu erreichen, muss unbedingt ein Takt angelegt werden. Sobald nun bei einem negativ-flankengetriggerten Flipflop eine negative Flanke an T anliegt, stellen sich die Ausg\u00e4nge Q und \u00acQ entsprechend den Eing\u00e4ngen J und K um.\nDie Eing\u00e4nge R und S sind dagegen vom Taktimpuls unabh\u00e4ngig. Sobald z.B. der Setzeingang auf Masse gelegt wird, erscheint am Ausgang der Wert 1, auch dann, wenn gerade kein Taktimpuls wirksam wurde. Ebenso funktioniert die Schaltung wenn der R\u00fccksetzeingang R mit Masse verbunden wird. Dann erscheint am Ausgang A der Wert 0. Sobald der R- oder der S-Eingang benutzt wird, ist die \u00fcbrige Beschaltung (also T, J und K) nicht wirksam.\nIn Abb. 34 ist nun das Schaltverhalten eines negativ-flankengetriggerten Flipflops dargestellt. Deutlich zu sehen ist dabei, dass ein Umschalten des Signals am Ausgang nur dann erfolgen kann, wenn der Taktimpuls T gerade abf\u00e4llt.\nSpannungs-Diagramm (Schaltdiagramm) f\u00fcr ein negativ-flanken\u00adgetriggertes JK-Flipflop   Zur Verdeutlichung hier nun die Erl\u00e4uterung:    J=0, K=1. Da R und S den Wert 1 haben, also nicht wirksam sind, kann der Takt wirksam werden. In der Logik-Tafel sieht man, dass der Ausgang Q den Wert 0 haben muss. Deshalb nimmt Q auch im Diagramm beim Abfallen der Taktflanke T den Wert 0 an.    J=1, K=0. Damit hat Q den Wert 1.   J=K=0. Am Ausgang Q erscheint der Wert 1, da laut Logik-Tafel der Wert gleich bleibt.  J=K=1. Nun erscheint am Ausgang das gegenteilige Signal, das zuvor an Q lag. In diesem Fall ist es der Wert 0.  J=0, K=1. Damit hat der Ausgang Q den Wert 0.  J=K=0. Das Signal am Ausgang bleibt gleich, also auf 0.  Bei Punkt A wird nun der Setzeingang S auf Masse gelegt. Damit nimmt der Ausgang Q sofort den Wert 1 an. Dies geschieht wie man sieht auch ohne Taktimpuls.  Der Setzeingang S liegt noch immer auf Masse. Somit sind die Signale von J und K nicht wirksam, wenngleich auch eine negative Taktflanke vorliegt.  Im Punkt B ist nun der Setzeingang S wieder auf dem Wert 1. Dagegen wird der R\u00fccksetzeingang R auf Masse, also auf den Wert 0 gelegt. Damit nimmt der Ausgang Q sofort den Wert 0 an.  R ist noch immer auf Masse gelegt. Damit hat der Ausgang unabh\u00e4ngig von J und K den Wert 0.  J=0, K=1. R hat nun wieder den Wert 1, ist also genau wie S nicht wirksam. Der Taktimpuls kann also wieder wirksam werden und schaltet deshalb bei der abfallenden Taktflanke den Ausgang Q auf den Wert 0.   Zu bemerken w\u00e4re noch, dass bei nicht wirksamen Eing\u00e4ngen R und S zwischen den einzelnen Takt-Impulsen die Eing\u00e4nge J und K jeden beliebigen Wert annehmen k\u00f6nnen ohne dass sich der Wert am Ausgang Q ver\u00e4ndert. Sie k\u00f6nnen auch ihren Wert zwischen zwei Impulsen mehrmals wechseln. F\u00fcr das Umschalten am Ausgang ist nur interessant, was zur Zeit der abfallenden Taktflanke f\u00fcr Signale an J und K liegen. Nur nach diesen Werten richtet sich der Wert des Ausgangs Q.\nAbb. 35 zeigt die Innenschaltung des JK-Flipflops. Das Master-Slave-Flipflop besteht intern aus 2 bistabilen Multivibratoren mit gesteuerter \u00dcbernahme, die in Reihe (hintereinander) geschaltet sind. Der sogenannte Master (engl. Master = Herr, Meister) besteht aus den Verkn\u00fcpfungsschaltungen V3 und V4. Die NAND-Gatter V1 und V2 bilden die dazugeh\u00f6rige Torschaltung. Die J- und K-Eing\u00e4nge sind UND-verkn\u00fcpft. Die Verkn\u00fcpfungsschaltungen V5 und V6 bilden die Torschaltung des Slave (engl. Slave = Knecht, Sklave). Der Multivibrator des Slave besteht aus den Verkn\u00fcpfungsschaltungen V7 und V8. Der Multivibrator verf\u00fcgt noch \u00fcber 2 Eing\u00e4nge, die nicht \u00fcber die Torschaltung laufen, also auch unabh\u00e4ngig vom Takt wirksam sind: L-Pegel am Setzeingang S stellt den Ausgang Q auf den Wert 1, L-Pegel am R\u00fccksetzeingang R stellt Q wieder auf den Wert 0 zur\u00fcck.", 
            "title": "Das JK-Flipflop (Master-Slave-Flipflop)"
        }, 
        {
            "location": "/part40/README/#dualzahler", 
            "text": "Aus dem JK-Flipflop l\u00e4sst sich nun eine in der Technik oft gebrauchte Z\u00e4hlerschaltung realisieren. Dabei werden oft die Eing\u00e4nge S und R neben den J- und K-Eing\u00e4ngen benutzt. Der Einfachheit halber werden hier nur die J- und K-Eing\u00e4nge sowie der R-Eingang verwendet. Nat\u00fcrlich wird auch der Takteingang T angeschlossen.\nWenn man an ein JK-Flipflop einen Takt T anlegt, so hat der Ausgang Q0 bei jeder negativen Taktflanke eine Wert\u00e4nderung, also einen dauernden Wechsel zwischen 1 und 0. Abb. 37 zeigt den zeitlichen Verlauf des Ausgangs Q0 in Abh\u00e4ngigkeit vom angelegten Takt T. Jetzt wird an das zweite JK-Flipflop das Ausgangssignal Q0 angeschlossen. Somit bestimmt der Ausgang des ersten Flipflops den Takt des zweiten Flipflops. Das Anschlussbild ist in Abb. 36 zu sehen.\nWie man im Spannungsdiagramm der Schaltung erkennt, hat der Ausgang Q1 die halbe Taktfrequenz wie Q0. Dies beruht wiederum darauf, dass eine Umschaltung des Flipflops nur bei einer negativen Taktflanke stattfindet. Die Schaltzust\u00e4nde der beiden Flipflops entsprechen, wie unter dem Diagramm aufgez\u00e4hlt, dem dualen Z\u00e4hlerstand. Der Z\u00e4hler kann also nur bis zur Zahl 11 des Dualsystems z\u00e4hlen. Das entspricht der dezimalen Zahl 3. Danach kehrt er automatisch wieder zur Anfangszahl 00 zur\u00fcck.   Wenn nun der R\u00fccksetzeingang R, der oftmals auch Reset-Eingang genannt wird, auf Masse gelegt wird, erscheint auf jeden Fall der Wert 0 an beiden Ausg\u00e4ngen. Dabei ist der Takt nicht von Bedeutung, ebenso die Schaltzust\u00e4nde der beiden Ausg\u00e4nge Q0 und Q1. Im folgenden Diagramm wird kurz nach dem zweiten Erscheinen der Zahl 11 (dual) der Reset-Eingang aktiviert. Man sieht, dass die beiden Ausg\u00e4nge sofort den Wert 0 annehmen, obwohl keine negative Flanke vorliegt. Das wurde ja bereits im letzten Abschnitt n\u00e4her erl\u00e4utert. Dieser Sachverhalt wird nun bei Z\u00e4hlern angewandt, die bis zu einer bestimmten Zahl z\u00e4hlen sollen, die durch eine einfache Aneinanderreihung von Flipflops nicht erreicht wird. Beispielsweise k\u00f6nnte man mit der in Abb. 36 dargestellten Schaltung einen Z\u00e4hler bauen, der nach der Zahl 2, also dual 10, auf 0 zur\u00fcckspringt. Genaueres dar\u00fcber wird im n\u00e4chsten Abschnitt behandelt.", 
            "title": "Dualz\u00e4hler"
        }, 
        {
            "location": "/part40/README/#dualzahler-fur-beliebige-zahlenreihen", 
            "text": "Der Dualz\u00e4hler des vorherigen Abschnittes konnte nur Dualzahlen eines bestimmten Grades durchz\u00e4hlen. Beispielsweise von 00 bis 11 (entspricht dez. 3) oder bei einer Erweiterung der Schaltung durch zwei weitere JK-Flipflops von 0000 bis 1111 (entspricht dez. 15). Abhilfe gibt es dabei nur durch die R\u00fccksetzung von Hand, das bedeutet den R\u00fccksetzeingang R mit Hilfe eines Schalters auf Masse zu legen. Durch geeignete Verwendung der besprochenen Verkn\u00fcpfungsschaltungen l\u00e4sst sich nun der R\u00fccksetzvorgang automatisch bewerkstelligen. Man muss nur die geeigneten Gatter zusammenschalten, die zu einem bestimmten Zeitpunkt den Z\u00e4hler wieder auf Null zur\u00fccksetzt. Bei Z\u00e4hlern mit zwei oder drei JK-Flipflops ist das kein Problem. Selbst bei umfangreicheren Z\u00e4hlern gibt es leichte, sofort durchschaubare R\u00fcckstellschaltungen.\nAls Beispiel w\u00e4hlen wir einen Z\u00e4hler, der durch drei Flipflops aufgebaut ist. Das Schaltbild ist in Abb. 38 dargestellt. Dieser Z\u00e4hler hat jedoch eine automatische R\u00fcckstellung bei der Zahl 110. Dies entspricht der dezimalen Zahl 6.    Wichtig ist die Zahl 6 in diesem Z\u00e4hler nur f\u00fcr die R\u00fcckstellung. In Abb. 39 wurde die Zeitspanne f\u00fcr die Zahl 6 zur besseren Verst\u00e4ndlichkeit \u00fcbertrieben dargestellt. Tats\u00e4chlich erscheint diese Zahl so kurz, dass sie f\u00fcr den Z\u00e4hlvorgang keine Bedeutung hat. Es handelt sich hier also um einen Z\u00e4hler von 0 bis 5. Diese Reihe wird ganz normal durchlaufen. Sobald aber der Z\u00e4hler am Ausgang Q1 und Q2 gleichzeitig den Wert 1 hat, wird durch das NAND-Gatter der Reset-Eingang aller JK-Flipflops auf 0 gelegt. Der Z\u00e4hler beginnt erneut von 0 an zu z\u00e4hlen.  Es ist also wichtig, dass bei einem beliebigen Z\u00e4hler der R\u00fccksetzvorgang mit der n\u00e4chsth\u00f6heren Ziffer des eigentlichen Z\u00e4hlumfangs aktiviert wird. Wenn z.B. ein Z\u00e4hler bis 18 z\u00e4hlen soll, so muss der R\u00fccksetzeingang durch eine geeignete Verkn\u00fcpfungsschaltung f\u00fcr die Zahl 19 auf den Wert 0 gelegt werden.  Der R\u00fccksetzeingang bleibt nun so lange auf dem Wert 0, wie in unserem Beispiel Q1 und Q2 den Wert 1 haben. Da aber in wenigen ns der R\u00fccksetzvorgang beendet ist (R hat Priorit\u00e4t), kann die n\u00e4chste negative Taktflanke f\u00fcr das Umschalten des ersten Flipflops wirksam werden. Somit erscheint nach der dezimalen Zahl 0 (durch den R\u00fccksetzvorgang) im n\u00e4chsten Takt die 1. Problematisch wird diese Art der R\u00fccksetzung nur bei sehr hohen Taktfrequenzen, oder bei sehr empfindlichen Schaltungen, die bei diesem kurzen Erscheinen der h\u00f6heren Zahl \u201cumkippen\u201c k\u00f6nnen. In diesem Fall muss man sich mit einer anderen Art der R\u00fccksetzung behelfen. Meist gen\u00fcgt jedoch diese Art der R\u00fcckstellung. Die Impulsdauer sollte jedoch bei TTL-Schaltungen nicht unter 18 ns liegen, da diese Zeit zum Umschalten ben\u00f6tigt wird.", 
            "title": "Dualz\u00e4hler f\u00fcr beliebige Zahlenreihen"
        }, 
        {
            "location": "/part40/README/#d-flipflop-datenspeicher", 
            "text": "Das D-Flipflop ist ein einfaches Datenspeicherglied. Es kann einen bestimmten Wert abh\u00e4ngig vom Takt T und den Eing\u00e4ngen R und S speichern. Dabei haben die beiden letztgenannten Eing\u00e4nge wie auch beim JK-Flipflop Priorit\u00e4t. Das bedeutet, dass das Flipflop unabh\u00e4ngig vom Takt einen gew\u00fcnschten Wert annehmen kann, falls der Setz- bzw. R\u00fccksetzeingang aktiviert wird. Sind diese beiden Eing\u00e4nge jedoch auf den Wert 1 gesetzt (also nicht aktiv), so erfolgt bei jeder negativen Takt-Flanke eine \u00dcbernahme des Dateneingangs D an den Ausgang Q. Der komplement\u00e4re Ausgang \u00acQ hat auch hier wieder den entgegengesetzten Wert von Q. Das Verhalten von D in Abh\u00e4ngigkeit vom Takt T und den Eing\u00e4ngen S und R zeigt das abgebildete Spannungsdiagramm.  Die Industrie bietet D-Flipflops schon fertig aufgebaut als ICs an. Haben Sie diese jedoch nicht zur Hand, so kann man mit Hilfe eines JK-Flipflops einen solchen Datenspeicher aufbauen. Dazu ist es notwendig den K-Eingang \u00fcber einen Inverter an den J-Eingang anzuschlie\u00dfen. An K liegt also \u00acJ. Wird nun an J der Wert der gew\u00fcnschten Daten gelegt, so \u00fcbernimmt das Flipflop bei der n\u00e4chsten negativen Taktflanke diesen Wert auf den Ausgang Q. Ist z.B. das Flipflop auf dem Wert Q=0 und hat der Dateneingang den Wert D=1, so wechselt nach einer negativen Taktflanke der Ausgang Q seinen Wert von 0 auf 1. Dieser Wert wird so lange gespeichert, bis \u00fcber den Takt T und einen neuen Wert an D der Zustand von Q ge\u00e4ndert wird. Nat\u00fcrlich w\u00e4re eine \u00c4nderung auch durch eine Aktivierung von S oder R m\u00f6glich.     Ein wichtiges Anwendungsbeispiel eines D-Flipflops ist das Schiebe\u00adregister. Dieses Bauteil ist in einem eigenen Kapitel noch genauer erkl\u00e4rt.", 
            "title": "D-Flipflop (Datenspeicher)"
        }, 
        {
            "location": "/part50/README/", 
            "text": "KV-Tafel\n\n\n**Um bei komplizierten R\u00fccksetzbedingungen oder bei Ansteuerungen von LEDs und Siebensegmentanzeigen eine m\u00f6glichst einfache Kombination von Verkn\u00fcpfungsschaltungen zu erreichen, bedient man sich meist der sogenannten KV-Tafeln. \n\n\nEs ist eine systematische Methode\n bei der ein bestimmtes Schema die Erkennung der ben\u00f6tigten Verkn\u00fcpfungs\u00adschaltungen erleichtert. Entwickelt wurde es von Karnaugh und Veitch. Bei dem Verfahren werden die Variablen in rechteckigen Feldern der KV-Tafel dargestellt.\n\n\nEin Beispiel\n\n\nDer Ausgang A soll ein Segment einer 7-Segment-Anzeige ansteuern. Gew\u00e4hlt wurde das oberste waagerechte Segment. Dabei w\u00e4hlen wir den Z\u00e4hler von vorher, der von 0 bis 5 z\u00e4hlt. Der Ausgang A muss bei 0, 2, 3 und 5 den Wert 1 haben, da bei diesen Zahlen das Segment leuchten muss.\n\n\n\n\n\n\n\n\nQ2\n\n\nQ1\n\n\nQ0\n\n\nA\n\n\nDez Zahl\n\n\n\n\n\n\n\n\n\n\n0\n\n\n0\n\n\n0\n\n\n1\n\n\n0\n\n\n\n\n\n\n0\n\n\n0\n\n\n1\n\n\n0\n\n\n1\n\n\n\n\n\n\n0\n\n\n1\n\n\n0\n\n\n1\n\n\n2\n\n\n\n\n\n\n0\n\n\n1\n\n\n1\n\n\n1\n\n\n3\n\n\n\n\n\n\n1\n\n\n0\n\n\n0\n\n\n0\n\n\n4\n\n\n\n\n\n\n1\n\n\n0\n\n\n1\n\n\n1\n\n\n5\n\n\n\n\n\n\n\n\nDurch diese Logik-Tafel ist nun der Zusammenhang der Dualzahlen (Q2Q1Q0) und dem Anschluss A des Segments gegeben. Es soll eine Decoderschaltung gefunden werden, die das Segment nur bei den daf\u00fcr bestimmten Zahlen zum Leuchten bringt.\n\n\nNun werden zuerst so viele quadratische Felder aufgezeichnet, wie der Z\u00e4hler im H\u00f6chstfall erreichen kann. Das w\u00e4re in unserem Fall mit 3 JK-Flipflops die Ziffern 0 bis 7, also 8 Zahlen. Bei Z\u00e4hlern mit 4 Flipflops w\u00e4ren es 16 usw.\n\n\nDanach werden die Felder in sich \u00fcberlappende Bereiche unterteilt. Die komplement\u00e4ren Ausg\u00e4nge \u00acQ2, \u00acQ1, \u00acQ0 werden dabei ebenfalls ber\u00fccksichtigt. Nun werden die Werte 1 f\u00fcr A in das Diagramm eingetragen. Die kleine Ziffer im rechten oberen Eck ist die dezimale Zahl dieses Feldes. Als Beispiel der Wert 1 f\u00fcr die dez. Zahl 0 (\u00acQ0, \u00acQ1, \u00acQ2) in die linke untere Ecke. Man nimmt immer die \u201cEinserausg\u00e4nge\u201c f\u00fcr die Bestimmung des Feldes. Bei der Zahl 000 des dualen Systems muss also jedes Mal der komplement\u00e4re Ausgang (\u00acQ2, \u00acQ1, \u00acQ0) genommen werden, da diese den Wert 1 haben. Somit wird die dezimale Zahl 0 in das obere rechte Eck des Feldes mit den Koordinaten \u00acQ2, \u00acQ1, \u00acQ0 geschrieben und der Wert, den der Ausgang A bei dieser Zahl hat in dem K\u00e4stchen vermerkt. Bei der dualen Zahl 101 w\u00e4re also das Fach mit den Koordinaten Q2, \u00acQ1, Q0 gemeint.\n\n\nMit diesem Schema wird nun das ganze Diagramm ausgef\u00fcllt. Die Felder, die danach noch frei sind, werden mit einem \u201cKreuz\u201c versehen, da sie ja beim Z\u00e4hlvorgang nicht vorkommen. Bei ihnen ist es also gleichg\u00fcltig, ob sie nun den Wert 1 oder 0 haben.\nNun werden die \u201cEinser\u201c in 2er oder 4er Gruppen zusammengefasst. Allerdings darf eine Zusammenfassung nicht diagonal erfolgen, wohl aber \u00fcber den Rand hinweg. Die einzelnen Felder einer solchen Gruppe werden in der nachfolgenden mathematischen Gleichung durch ein \u201cund\u201c-Zeichen verkn\u00fcpft. Die einzelnen Gruppen dagegen mit einem \u201coder\u201c-Zeichen.\n\n\n\n\nMan erh\u00e4lt also nach Zusammenfassung der Felder und Gruppen die mathematische Gleichung der Form:\n\n\n A = Q1 \u2228 (Q2 \u2227 Q0) \u2228 (\u00acQ0 \u2227 \u00acQ2)\n\n\n\nDas Umsetzen einer solchen Formel in eine Decoderschaltung wurde ja bereits bei den Verkn\u00fcpfungsschaltungen erl\u00e4utert. Man h\u00e4lt sich dabei stur an die mathematische Formel, das hei\u00dft f\u00fcr ein \u201cund\u201c-Zeichen ein AND-Gatter und f\u00fcr ein \u201coder\u201c-Zeichen ein OR-Gatter. Damit ergibt sich die unten abgebildete Decoderschaltung die das Segment steuert.\n\n\n\n\nDer Einbau dieser Decoderschaltung erfolgt nun ganz analog. Es werden die ben\u00f6tigten Ausg\u00e4nge der einzelnen Flipflops an die Schaltung angeschlossen und der Ausgang A an das Segment der 7-Segment-Anzeige.\n\n\n\n\nDieses Verfahren erscheint auf den ersten Blick recht kompliziert\n, ist aber bei genau schematischer \nDurchf\u00fchrung sehr einfach und schnell\n auszuf\u00fchren. Bei der rein mathematischen Darstellung w\u00fcrde ein umfangreiches Wissen der Algebra unbedingt n\u00f6tig sein. Au\u00dferdem w\u00e4re der \u00dcberblick schwer zu behalten. Deshalb w\u00e4hlt man, wenn irgend m\u00f6glich, diese Art der L\u00f6sung. Oftmals erkennt man auch sofort, wie die Decoderschaltung aussehen muss. Dann ist nat\u00fcrlich diese schematische Darstellung nicht n\u00f6tig.\nEin weiteres Beispiel f\u00fcr die Anwendung der KV-Tafel. Ein Z\u00e4hler, der von 0 bis 9 z\u00e4hlt, soll eine 7-Segment-Anzeige steuern. Gesucht ist nun die Decoderschaltung f\u00fcr das mittlere waagerechte Segment. Die Abh\u00e4ngigkeit des Ausganges A der Decoderschaltung, die das Segment ansteuert ist wiederum in der Tabelle aufgezeigt.\n\n\n\n\n\n\n\n\nQ3\n\n\nQ2\n\n\nQ1\n\n\nQ0\n\n\nA\n\n\nDez Zahl\n\n\n\n\n\n\n\n\n\n\n0\n\n\n0\n\n\n0\n\n\n0\n\n\n0\n\n\n0\n\n\n\n\n\n\n0\n\n\n0\n\n\n0\n\n\n1\n\n\n0\n\n\n1\n\n\n\n\n\n\n0\n\n\n0\n\n\n1\n\n\n0\n\n\n1\n\n\n2\n\n\n\n\n\n\n0\n\n\n0\n\n\n1\n\n\n1\n\n\n1\n\n\n3\n\n\n\n\n\n\n0\n\n\n1\n\n\n0\n\n\n0\n\n\n1\n\n\n4\n\n\n\n\n\n\n0\n\n\n1\n\n\n0\n\n\n1\n\n\n1\n\n\n5\n\n\n\n\n\n\n0\n\n\n1\n\n\n1\n\n\n0\n\n\n1\n\n\n6\n\n\n\n\n\n\n0\n\n\n1\n\n\n1\n\n\n1\n\n\n0\n\n\n7\n\n\n\n\n\n\n1\n\n\n0\n\n\n0\n\n\n0\n\n\n1\n\n\n8\n\n\n\n\n\n\n1\n\n\n0\n\n\n0\n\n\n1\n\n\n1\n\n\n9\n\n\n\n\n\n\n1\n\n\n0\n\n\n1\n\n\n0\n\n\nx\n\n\n10\n\n\n\n\n\n\n\n\nDie R\u00fccksetzung geschieht bei Q3 = Q1 = 1. Diese beiden Ausg\u00e4nge werden durch ein AND-Gatter miteinander verkn\u00fcpft, negiert und an die R\u00fccksetzeing\u00e4nge der 4 JK-Flipflops angeschlossen. Man kann genauso gut ein NAND-Gatter nehmen anstatt des AND-Gatters und der nachfolgenden Negation.\n\n\nDie KV-Tafel muss nun 16 Felder haben, da insgesamt 16 Ziffern gez\u00e4hlt werden k\u00f6nnten (0 bis 15). Nun werden, genauso wie vorher die Felder in sich \u00fcberlappende Zeilen und Spalten unterteilt. Dabei darf keine Zeile oder Spalte f\u00fcr zwei Ausg\u00e4nge gleichzeitig gelten. Beispielsweise darf die erste und zweite waagerechte Spalte nicht gleichzeitig Q0 und Q2 sein, wohl darf eine Spalte Q0, die andere \u00acQ0 sein, und gleichzeitig beide Spalten Q2.\n\n\nDie einzelnen Felder werden nun genauso wie vorher ausgef\u00fcllt. Das bedeutet, dass zuerst die dezimalen Zahlen in die rechten oberen Ecken der Felder geschrieben werden. Dies geschieht, indem man die Ausg\u00e4nge der Flipflops, die den Wert 1 haben zur Auffindung der Koordinaten zuhilfe nimmt. Beispielsweise soll das Feld f\u00fcr die duale Zahl 0100 (entspr. der dez. Zahl 4) aufgesucht werden. Q3, also die erste Ziffer, ist 0. Da aber ein 1-Wert ben\u00f6tigt wird, muss der invertierte Ausgang \u00acQ3 genommen werden. Q2 ist schon 1, deshalb ist der invertierte Ausgang nicht n\u00f6tig. Q1 und Q0 sind wieder 0, daher wird auch hier der invertierte Ausgang verwendet. Nun liegen schon alle Koordinaten dieses Punktes fest. Er wird im KV-Diagramm aufgesucht und mit der Zahl 4 versehen.\n\n\nAls weiteres Beispiel dient die duale Zahl 0101. Dabei sind die Ausg\u00e4nge Q3 und Q1 Null. Also m\u00fcssen hier die invertierten Ausg\u00e4nge als Koordinaten verwendet werden. Q2 und Q0 sind schon 1. Das ergibt die Feldkoordinaten \u00acQ3, Q2, \u00acQ1, Q0. Diese Koordinaten werden im KV-Diagramm aufgesucht und mit der Zahl 5 versehen.\n\n\nSind nun s\u00e4mtliche Felder mit den dazugeh\u00f6rigen dezimalen Zahlen versehen, wird anhand der Tabelle der Wert A, der am Ausgang des Decoders erscheinen soll, in das daf\u00fcr bestimmte Feld eingetragen. F\u00fcr die Felder, die der Z\u00e4hler durch die R\u00fccksetzung nicht erreichen kann, wird ein \u201cX\u201c eingetragen als Zeichen daf\u00fcr, dass es gleichg\u00fcltig ist, ob der Z\u00e4hler in dieser Situation eine 0 oder 1 ausgibt.\n\n\n\n\nNun werden benachbarte Einser-Felder zu 2er oder 4er Gruppen zusammengefasst. Diese Zusammenfassung darf auch \u00fcber den Rand hinaus und auf der anderen Seite weitergehen. Diagonal darf dagegen nicht zusammengefasst werden.\nDie Koordinaten, die eine Gruppe gemeinsam hat, werden untereinander mit einem \u201cund\u201c-Zeichen der Booleschen Algebra zusammengefasst. Die Gruppen untereinander mit einem \u201coder\u201c-Zeichen. Daraus ergibt sich die mathematische Formel:\n\n\n A = (\u00acQ0 \u2227 Q2) \u2228 (\u00acQ1 \u2227 Q3) \u2228 (Q1 \u2227 \u00acQ2) \u2228 (\u00acQ1 \u2227 Q2 \u2227 \u00acQ3)\n\n\n\nNun m\u00fcssen nur noch die \u201cund\u201d-Gruppen, deren Ausg\u00e4nge an ein AND-Gatter angeschlossen wurden, mit einem OR-Gatter verbunden werden. Damit ist der Decoder f\u00fcr das mittlere Segment der 7-Segment-Anzeige fertig.", 
            "title": "KV-Tafel"
        }, 
        {
            "location": "/part50/README/#kv-tafel", 
            "text": "**Um bei komplizierten R\u00fccksetzbedingungen oder bei Ansteuerungen von LEDs und Siebensegmentanzeigen eine m\u00f6glichst einfache Kombination von Verkn\u00fcpfungsschaltungen zu erreichen, bedient man sich meist der sogenannten KV-Tafeln.   Es ist eine systematische Methode  bei der ein bestimmtes Schema die Erkennung der ben\u00f6tigten Verkn\u00fcpfungs\u00adschaltungen erleichtert. Entwickelt wurde es von Karnaugh und Veitch. Bei dem Verfahren werden die Variablen in rechteckigen Feldern der KV-Tafel dargestellt.", 
            "title": "KV-Tafel"
        }, 
        {
            "location": "/part50/README/#ein-beispiel", 
            "text": "Der Ausgang A soll ein Segment einer 7-Segment-Anzeige ansteuern. Gew\u00e4hlt wurde das oberste waagerechte Segment. Dabei w\u00e4hlen wir den Z\u00e4hler von vorher, der von 0 bis 5 z\u00e4hlt. Der Ausgang A muss bei 0, 2, 3 und 5 den Wert 1 haben, da bei diesen Zahlen das Segment leuchten muss.     Q2  Q1  Q0  A  Dez Zahl      0  0  0  1  0    0  0  1  0  1    0  1  0  1  2    0  1  1  1  3    1  0  0  0  4    1  0  1  1  5     Durch diese Logik-Tafel ist nun der Zusammenhang der Dualzahlen (Q2Q1Q0) und dem Anschluss A des Segments gegeben. Es soll eine Decoderschaltung gefunden werden, die das Segment nur bei den daf\u00fcr bestimmten Zahlen zum Leuchten bringt.  Nun werden zuerst so viele quadratische Felder aufgezeichnet, wie der Z\u00e4hler im H\u00f6chstfall erreichen kann. Das w\u00e4re in unserem Fall mit 3 JK-Flipflops die Ziffern 0 bis 7, also 8 Zahlen. Bei Z\u00e4hlern mit 4 Flipflops w\u00e4ren es 16 usw.  Danach werden die Felder in sich \u00fcberlappende Bereiche unterteilt. Die komplement\u00e4ren Ausg\u00e4nge \u00acQ2, \u00acQ1, \u00acQ0 werden dabei ebenfalls ber\u00fccksichtigt. Nun werden die Werte 1 f\u00fcr A in das Diagramm eingetragen. Die kleine Ziffer im rechten oberen Eck ist die dezimale Zahl dieses Feldes. Als Beispiel der Wert 1 f\u00fcr die dez. Zahl 0 (\u00acQ0, \u00acQ1, \u00acQ2) in die linke untere Ecke. Man nimmt immer die \u201cEinserausg\u00e4nge\u201c f\u00fcr die Bestimmung des Feldes. Bei der Zahl 000 des dualen Systems muss also jedes Mal der komplement\u00e4re Ausgang (\u00acQ2, \u00acQ1, \u00acQ0) genommen werden, da diese den Wert 1 haben. Somit wird die dezimale Zahl 0 in das obere rechte Eck des Feldes mit den Koordinaten \u00acQ2, \u00acQ1, \u00acQ0 geschrieben und der Wert, den der Ausgang A bei dieser Zahl hat in dem K\u00e4stchen vermerkt. Bei der dualen Zahl 101 w\u00e4re also das Fach mit den Koordinaten Q2, \u00acQ1, Q0 gemeint.  Mit diesem Schema wird nun das ganze Diagramm ausgef\u00fcllt. Die Felder, die danach noch frei sind, werden mit einem \u201cKreuz\u201c versehen, da sie ja beim Z\u00e4hlvorgang nicht vorkommen. Bei ihnen ist es also gleichg\u00fcltig, ob sie nun den Wert 1 oder 0 haben.\nNun werden die \u201cEinser\u201c in 2er oder 4er Gruppen zusammengefasst. Allerdings darf eine Zusammenfassung nicht diagonal erfolgen, wohl aber \u00fcber den Rand hinweg. Die einzelnen Felder einer solchen Gruppe werden in der nachfolgenden mathematischen Gleichung durch ein \u201cund\u201c-Zeichen verkn\u00fcpft. Die einzelnen Gruppen dagegen mit einem \u201coder\u201c-Zeichen.   Man erh\u00e4lt also nach Zusammenfassung der Felder und Gruppen die mathematische Gleichung der Form:   A = Q1 \u2228 (Q2 \u2227 Q0) \u2228 (\u00acQ0 \u2227 \u00acQ2)  Das Umsetzen einer solchen Formel in eine Decoderschaltung wurde ja bereits bei den Verkn\u00fcpfungsschaltungen erl\u00e4utert. Man h\u00e4lt sich dabei stur an die mathematische Formel, das hei\u00dft f\u00fcr ein \u201cund\u201c-Zeichen ein AND-Gatter und f\u00fcr ein \u201coder\u201c-Zeichen ein OR-Gatter. Damit ergibt sich die unten abgebildete Decoderschaltung die das Segment steuert.   Der Einbau dieser Decoderschaltung erfolgt nun ganz analog. Es werden die ben\u00f6tigten Ausg\u00e4nge der einzelnen Flipflops an die Schaltung angeschlossen und der Ausgang A an das Segment der 7-Segment-Anzeige.   Dieses Verfahren erscheint auf den ersten Blick recht kompliziert , ist aber bei genau schematischer  Durchf\u00fchrung sehr einfach und schnell  auszuf\u00fchren. Bei der rein mathematischen Darstellung w\u00fcrde ein umfangreiches Wissen der Algebra unbedingt n\u00f6tig sein. Au\u00dferdem w\u00e4re der \u00dcberblick schwer zu behalten. Deshalb w\u00e4hlt man, wenn irgend m\u00f6glich, diese Art der L\u00f6sung. Oftmals erkennt man auch sofort, wie die Decoderschaltung aussehen muss. Dann ist nat\u00fcrlich diese schematische Darstellung nicht n\u00f6tig.\nEin weiteres Beispiel f\u00fcr die Anwendung der KV-Tafel. Ein Z\u00e4hler, der von 0 bis 9 z\u00e4hlt, soll eine 7-Segment-Anzeige steuern. Gesucht ist nun die Decoderschaltung f\u00fcr das mittlere waagerechte Segment. Die Abh\u00e4ngigkeit des Ausganges A der Decoderschaltung, die das Segment ansteuert ist wiederum in der Tabelle aufgezeigt.     Q3  Q2  Q1  Q0  A  Dez Zahl      0  0  0  0  0  0    0  0  0  1  0  1    0  0  1  0  1  2    0  0  1  1  1  3    0  1  0  0  1  4    0  1  0  1  1  5    0  1  1  0  1  6    0  1  1  1  0  7    1  0  0  0  1  8    1  0  0  1  1  9    1  0  1  0  x  10     Die R\u00fccksetzung geschieht bei Q3 = Q1 = 1. Diese beiden Ausg\u00e4nge werden durch ein AND-Gatter miteinander verkn\u00fcpft, negiert und an die R\u00fccksetzeing\u00e4nge der 4 JK-Flipflops angeschlossen. Man kann genauso gut ein NAND-Gatter nehmen anstatt des AND-Gatters und der nachfolgenden Negation.  Die KV-Tafel muss nun 16 Felder haben, da insgesamt 16 Ziffern gez\u00e4hlt werden k\u00f6nnten (0 bis 15). Nun werden, genauso wie vorher die Felder in sich \u00fcberlappende Zeilen und Spalten unterteilt. Dabei darf keine Zeile oder Spalte f\u00fcr zwei Ausg\u00e4nge gleichzeitig gelten. Beispielsweise darf die erste und zweite waagerechte Spalte nicht gleichzeitig Q0 und Q2 sein, wohl darf eine Spalte Q0, die andere \u00acQ0 sein, und gleichzeitig beide Spalten Q2.  Die einzelnen Felder werden nun genauso wie vorher ausgef\u00fcllt. Das bedeutet, dass zuerst die dezimalen Zahlen in die rechten oberen Ecken der Felder geschrieben werden. Dies geschieht, indem man die Ausg\u00e4nge der Flipflops, die den Wert 1 haben zur Auffindung der Koordinaten zuhilfe nimmt. Beispielsweise soll das Feld f\u00fcr die duale Zahl 0100 (entspr. der dez. Zahl 4) aufgesucht werden. Q3, also die erste Ziffer, ist 0. Da aber ein 1-Wert ben\u00f6tigt wird, muss der invertierte Ausgang \u00acQ3 genommen werden. Q2 ist schon 1, deshalb ist der invertierte Ausgang nicht n\u00f6tig. Q1 und Q0 sind wieder 0, daher wird auch hier der invertierte Ausgang verwendet. Nun liegen schon alle Koordinaten dieses Punktes fest. Er wird im KV-Diagramm aufgesucht und mit der Zahl 4 versehen.  Als weiteres Beispiel dient die duale Zahl 0101. Dabei sind die Ausg\u00e4nge Q3 und Q1 Null. Also m\u00fcssen hier die invertierten Ausg\u00e4nge als Koordinaten verwendet werden. Q2 und Q0 sind schon 1. Das ergibt die Feldkoordinaten \u00acQ3, Q2, \u00acQ1, Q0. Diese Koordinaten werden im KV-Diagramm aufgesucht und mit der Zahl 5 versehen.  Sind nun s\u00e4mtliche Felder mit den dazugeh\u00f6rigen dezimalen Zahlen versehen, wird anhand der Tabelle der Wert A, der am Ausgang des Decoders erscheinen soll, in das daf\u00fcr bestimmte Feld eingetragen. F\u00fcr die Felder, die der Z\u00e4hler durch die R\u00fccksetzung nicht erreichen kann, wird ein \u201cX\u201c eingetragen als Zeichen daf\u00fcr, dass es gleichg\u00fcltig ist, ob der Z\u00e4hler in dieser Situation eine 0 oder 1 ausgibt.   Nun werden benachbarte Einser-Felder zu 2er oder 4er Gruppen zusammengefasst. Diese Zusammenfassung darf auch \u00fcber den Rand hinaus und auf der anderen Seite weitergehen. Diagonal darf dagegen nicht zusammengefasst werden.\nDie Koordinaten, die eine Gruppe gemeinsam hat, werden untereinander mit einem \u201cund\u201c-Zeichen der Booleschen Algebra zusammengefasst. Die Gruppen untereinander mit einem \u201coder\u201c-Zeichen. Daraus ergibt sich die mathematische Formel:   A = (\u00acQ0 \u2227 Q2) \u2228 (\u00acQ1 \u2227 Q3) \u2228 (Q1 \u2227 \u00acQ2) \u2228 (\u00acQ1 \u2227 Q2 \u2227 \u00acQ3)  Nun m\u00fcssen nur noch die \u201cund\u201d-Gruppen, deren Ausg\u00e4nge an ein AND-Gatter angeschlossen wurden, mit einem OR-Gatter verbunden werden. Damit ist der Decoder f\u00fcr das mittlere Segment der 7-Segment-Anzeige fertig.", 
            "title": "Ein Beispiel"
        }, 
        {
            "location": "/part60/README/", 
            "text": "Frequenzteiler\n\n\nF\u00fcr Digitaluhren, Frequenzmesser und viele weitere Schaltungen wird oft eine sehr genaue Zeitbasis verlangt. Das bedeutet, dass die Impulsdauer m\u00f6glichst genau sein soll. Dies erreicht man am besten bei sehr hohen Frequenzen. Meist wird ein Quarz-Schwingkreis verwendet, der eine Schwingungszeit bis zu einigen MHz (Mega Hertz = 1 Mio. Hertz) und dar\u00fcber hat. Doch k\u00f6nnen solche hohen Frequenzen nur sehr selten direkt verwendet werden. Vielmehr werden sie durch geeignete Frequenzteiler auf die ben\u00f6tigte Frequenz herunter gesetzt. So schwingt z.B. eine Quarzuhr mit der Frequenz 4194304 Hz. Durch Frequenzteilung wird daraus ein Impuls, der genau 1s dauert. Und diese Frequenz wird ja f\u00fcr eine Uhr gerade ben\u00f6tigt.\n\n\nDer Aufbau des Teilers entspricht dem des Z\u00e4hlers. Die JK-Flipflops leisten uns auch hier wieder gute Dienste. Wie beim Z\u00e4hler wird der Ausgang Q eines jeden Flipflops mit dem Takteingang des n\u00e4chsten verbunden. Da nun eine Umschaltung am Ausgang nur durch eine negative Flanke des Eingangsimpulses erfolgen kann, wird der Eingangs-Impuls in jeder Stufe halbiert (geteilt).\n\n\n\n\nDer Sachverhalt der Frequenzteilung wird am Spannungsdiagramm besonders deutlich. Man sieht den Eingangsimpuls T, der von einem Taktgenerator (z.B. Quarzoszillator) geliefert wird. Darunter die beiden Ausg\u00e4nge der Flipflops.\n\n\n\n\nDas Teilungsverh\u00e4ltnis dieser Schaltung ist 1:4, denn es sind 4 negative Taktflanken notwendig, um am Ausgang Q1 eine negative Flanke auszul\u00f6sen. Am Ausgang Q0 wird eine Teilung 1:2 erreicht. Durch Hinzuschalten weiterer Flipflops ist folgende Reihe von Teilungen m\u00f6glich:\n\n\n1:2, 1:4, 1:16, 1:32, 1:64, 1:128, usw.\n\n\n\nEs handelt sich also immer um den Faktor 2. Damit l\u00e4sst sich die Oszillatorfrequenz einer Digitaluhr sehr leicht berechnen. Man teilt die Frequenz so lange durch 2, bis man den gew\u00fcnschten Grundwert 1 s erh\u00e4lt. Bei der vorher erw\u00e4hnten Frequenz von 4194304 Hz wird dies erreicht, wenn man die Zahl 22 mal durch 2 teilt.", 
            "title": "Frequenzteiler"
        }, 
        {
            "location": "/part60/README/#frequenzteiler", 
            "text": "F\u00fcr Digitaluhren, Frequenzmesser und viele weitere Schaltungen wird oft eine sehr genaue Zeitbasis verlangt. Das bedeutet, dass die Impulsdauer m\u00f6glichst genau sein soll. Dies erreicht man am besten bei sehr hohen Frequenzen. Meist wird ein Quarz-Schwingkreis verwendet, der eine Schwingungszeit bis zu einigen MHz (Mega Hertz = 1 Mio. Hertz) und dar\u00fcber hat. Doch k\u00f6nnen solche hohen Frequenzen nur sehr selten direkt verwendet werden. Vielmehr werden sie durch geeignete Frequenzteiler auf die ben\u00f6tigte Frequenz herunter gesetzt. So schwingt z.B. eine Quarzuhr mit der Frequenz 4194304 Hz. Durch Frequenzteilung wird daraus ein Impuls, der genau 1s dauert. Und diese Frequenz wird ja f\u00fcr eine Uhr gerade ben\u00f6tigt.  Der Aufbau des Teilers entspricht dem des Z\u00e4hlers. Die JK-Flipflops leisten uns auch hier wieder gute Dienste. Wie beim Z\u00e4hler wird der Ausgang Q eines jeden Flipflops mit dem Takteingang des n\u00e4chsten verbunden. Da nun eine Umschaltung am Ausgang nur durch eine negative Flanke des Eingangsimpulses erfolgen kann, wird der Eingangs-Impuls in jeder Stufe halbiert (geteilt).   Der Sachverhalt der Frequenzteilung wird am Spannungsdiagramm besonders deutlich. Man sieht den Eingangsimpuls T, der von einem Taktgenerator (z.B. Quarzoszillator) geliefert wird. Darunter die beiden Ausg\u00e4nge der Flipflops.   Das Teilungsverh\u00e4ltnis dieser Schaltung ist 1:4, denn es sind 4 negative Taktflanken notwendig, um am Ausgang Q1 eine negative Flanke auszul\u00f6sen. Am Ausgang Q0 wird eine Teilung 1:2 erreicht. Durch Hinzuschalten weiterer Flipflops ist folgende Reihe von Teilungen m\u00f6glich:  1:2, 1:4, 1:16, 1:32, 1:64, 1:128, usw.  Es handelt sich also immer um den Faktor 2. Damit l\u00e4sst sich die Oszillatorfrequenz einer Digitaluhr sehr leicht berechnen. Man teilt die Frequenz so lange durch 2, bis man den gew\u00fcnschten Grundwert 1 s erh\u00e4lt. Bei der vorher erw\u00e4hnten Frequenz von 4194304 Hz wird dies erreicht, wenn man die Zahl 22 mal durch 2 teilt.", 
            "title": "Frequenzteiler"
        }, 
        {
            "location": "/part70/README/", 
            "text": "Frequenzteiler\n\n\nIn der Praxis wird man nun recht selten einen Z\u00e4hler mit einzelnen JK-Flipflops aufbauen. Vielmehr nimmt man Z\u00e4hler bzw. Teiler, die als integrierte Schaltungen (ICs) angeboten werden. Eine solche Schaltung ist z.B. der IC \u201cSN 7490\u201c.\nMit dieser Schaltung lassen sich Frequenzteiler realisieren, die im folgenden beschrieben sind. Au\u00dferdem ist es ein h\u00e4ufig ben\u00f6tigter Z\u00e4hler-IC, der von 0 bis 9 z\u00e4hlt und dann bei entsprechender Beschaltung wieder auf 0 zur\u00fcck geht.\n\n\n\n\nDas Prinzipschaltbild zeigt, dass auch hier 4 JK-Flipflops verwendet wurden. Hier werden zum Teil auch die Setzeing\u00e4nge der Flipflops verwendet. Das bringt den Vorteil, dass Verkn\u00fcpfungsschaltungen f\u00fcr die R\u00fccksetzung entfallen und die Schaltung kann dadurch billiger realisiert werden.\n\n\nAls Takteingang dient hier je nach Anforderung der Eingang A oder der Eingang BD, der auch in verschiedenen Datenb\u00fcchern mit B gekennzeichnet ist.\n\n\nMit den Eing\u00e4ngen R01 und R02 kann man eine Nullstellung \u201cerzwingen\u201c indem man an beide Eing\u00e4nge ein High-Signal legt. Ebenso ist es m\u00f6glich mit Hilfe der beiden Eing\u00e4nge R91 und R92 eine Neun-Stellung zu erzwingen. Mit einer entsprechenden Verkn\u00fcpfungsschaltung ist es also m\u00f6glich, jede Art von Z\u00e4hler zwischen 0 und 9 aufzubauen indem man den Z\u00e4hler beim gew\u00fcnschten Stand wieder auf Null setzt. F\u00fcr den Z\u00e4hler von 0 bis 9 werden diese vier Eing\u00e4nge auf Masse gelegt.\n\n\nDen Anschluss des ICs zeigt die folgende Abbildung. Im Gegensatz zu den Transistoren werden allerdings s\u00e4mtliche Pinbelegungsbilder mit den Anschlussbeinen nach unten gezeichnet. Man stellt also den IC auf die \u201cF\u00fc\u00dfe\u201c und betrachtet ihn von oben, nicht von unten!\n\n\n\n\nZur Erkennung der linken oder rechten Seite eines integrierten Schaltkreises ist bei Pin 1 bzw. Pin 14 (Pin = Anschlussbeinchen) eine Kerbe oder eine punktf\u00f6rmige Vertiefung angebracht. Dadurch ist die Benennung des Pins sofort zu erkennen. Eingezeichnet wird dies auch auf dem Applikationsbild (Anschlussbild).\n\n\nDie Anschl\u00fcsse 4 und 13 sind bei diesem Bild nicht gekennzeichnet. Das bedeutet, dass sie keinen Anschluss zur inneren Schaltung des Z\u00e4hlers haben. Gew\u00f6hnlich werden solche Anschl\u00fcsse mit \u201cNC\u201c gekennzeichnet, was ausgeschrieben \u201cNon Connect\u201c (nicht angeschlossen) hei\u00dft.\n\n\nBei Pin 14 und 1 sieht man innerhalb des ICs den Invertierungspunkt. Das bedeutet, dass bei einem L-Impuls (hier negative Flanke, da negativflankengetriggertes Flipflop) eine Umschaltung geschehen kann.\n\n\nOftmals werden auch in Datenb\u00fcchern die Benennungsbuchstaben mit einem Komplement\u00e4r-Zeichen gekennzeichnet. Das w\u00e4re in diesem Fall \u00acA oder \u00acBD. Die Ausg\u00e4nge QA, QB, QC, QD sind Ausg\u00e4nge der Flipflops und bezeichnen die Dualstelle der dualen Zahl am Ausgang. Bei der Dualzahl 1100 hat also QD und QC den Wert 1, QB und QA haben den Wert 0.\n\n\nDie Spannung wird an Pin 10 (Masse) und Pin 5 (positiver Pol der Versorgungsspannung) angeschlossen.\n\n\nSN 7490 als Teiler\n\n\nFrequenzteiler 1:2\n\n\nHierbei wird nur das Eingangsflipflop des ICs verwendet. Die vier R\u00fcckstelleing\u00e4nge R01, R02, R91 und R92 sind mit Masse verbunden.\n\n\n\n\nFrequenzteiler 1:3\n\n\nDer Takt wird hier an den Eingang des Flipflops FFA gelegt. Der Ausgang dieses Flipflops ist mit BD verbunden. Die Ausg\u00e4nge QA und QB sind an die R\u00fcckstelleing\u00e4nge R01 und R02 angeschlossen.\nEine R\u00fcckstellung erfolgt dann, wenn diese beiden Ausg\u00e4nge ein H-Signal aufweisen.\n\n\n|\n\n\nFrequenzteiler 1:5\n\n\nDer Takt wird auf den Eingang BD gelegt. Somit arbeitet der Z\u00e4hler nur mit der Teilerkette FFB, FFC und FFD. Durch diese Beschaltung wird ein Teilerverh\u00e4ltnis von 1:5 erreicht.\n\n\n\n\nFrequenzteiler 1:9\n\n\nQA wird mit dem Flipflop-Eingang BD und mit R01 verbunden. Au\u00dferdem muss QD an R02 angeschlossen werden.\nTritt nun an QA und QD gleichzeitig ein H-Signal auf, so wird der Z\u00e4hler wieder auf 0 zur\u00fcckgesetzt.\n\n\n\n\nFrequenzteiler 1:10\n\n\nDiese Schaltung ist nun der eigentliche Z\u00e4hlbetrieb des ICs. S\u00e4mtliche R\u00fcckstelleing\u00e4nge sind mit Masse verbunden. Der Eingang BD der Flipflop-Kette FFB, FFC und FFD ist mit dem Ausgang QA verbunden. An den Ausg\u00e4ngen QA, QB, QC und QD k\u00f6nnen nun die dualen Daten des Z\u00e4hlerstandes entnommen werden.\n\n\n\n\nIm letzten Fall nehmen die Ausg\u00e4nge also die Werte von 0000 bis 1001 (dez. 9) an. Diese Signale k\u00f6nnen nun weiter verwendet werden um z.B. einen 7-Segment-Decoder zu steuern. Dieser wiederum zeigt den Z\u00e4hlerstand durch ein LED Siebensegment an.\nZur Verdeutlichung kann man auch hier eine Logik-Tafel aufstellen. Sie sagt aus, dass eine R\u00fcckstellung nur dann erfolgen kann, wenn beide R\u00fccksetzeing\u00e4nge R01 und R02 (oder R91 und R92) ein H-Signal erhalten.\n\n\nIntegrierter Z\u00e4hler und Teiler 7492\n\n\nDieser IC ist \u00e4hnlich aufgebaut wie der vorher besprochene Z\u00e4hler 7490. Er besteht ebenfalls aus 4 JK-Flipflops, nur sind hier andere Teilerverh\u00e4ltnisse zu erreichen, die im Folgenden beschrieben sind.\n\n\nDas Teilerverh\u00e4ltnis 1:2, das nicht extra aufgef\u00fchrt ist, kann man durch eine analoge Beschaltung wie beim Z\u00e4hler 7490 erreichen. Auch hier wird das\n\n\nEingangsflipflop f\u00fcr die Teilung verwendet. Wie man aus dem Prinzipschaltbild erkennt, hat dieses Bauteil keine R\u00fccksetzung auf 9. Es ist nur eine R\u00fcckstellung auf 0 m\u00f6glich. Der Eingang der Flipflopkette ist hier mit BC beschriftet. In manchen Datenb\u00fcchern wird er ebenso wie beim 7490 mit \u201cB\u201c gekennzeichnet.\n\n\n\n\nDie Pinbelegung stimmt mit dem vorherigen Z\u00e4hler in Aus- und Eing\u00e4ngen \u00fcberein. Nur die R\u00fcckstelleing\u00e4nge f\u00fcr 0 liegen diesmal bei Pin 6 und 7. Ohne Anschluss, also NC (Non Connect) sind die Anschl\u00fcsse 2, 3, 4 und 13. Die Stromversorgung stimmt ebenfalls mit dem Z\u00e4hler 7490 \u00fcberein.\n\n\n\n\nFrequenzteiler 1:6\n\n\nDas Eingangsflipflop wird hier nicht verwendet. Nur die Teilerkette FFB, FFC und FFD ist angeschlossen\n\n\n|\n\n\nFrequenzteiler 1:12\n\n\nEiner der beiden R\u00fcckstelleing\u00e4nge muss auf Masse gelegt werden. Der Ausgang QA wird mit dem Eingang BC verbunden. Somit befinden sich alle Flipflops in Betrieb.\n\n\n|\n\n\n\n\nGenerell kann man an den Ausg\u00e4ngen der verwendeten Flipflops die H- bzw. L-Signale abgreifen. So kann man also den oberen Teiler mit Teilerverh\u00e4ltnis 1:6 auch als \u201cF\u00fcnfz\u00e4hler\u201c verwenden. Der Z\u00e4hler beginnt mit der Zahl 0 und schaltet nach 5 wieder auf 0 zur\u00fcck. Oder man kann mit einem Teiler 1:9 beim 7490 einen \u201cAchterz\u00e4hler\u201c aufbauen. Dieser beginnt ebenfalls mit der Zahl 0 zu z\u00e4hlen und schaltet nach der Zahl 8 auf 0 zur\u00fcck.\n\n\nMit diesen Z\u00e4hlern kann man nun verschiedene auch f\u00fcr den t\u00e4glichen Gebrauch sehr n\u00fctzliche Schaltungen aufbauen. So z.B. eine Digitaluhr, Impulsz\u00e4hler, Frequenzmesser mit digitaler Anzeige, Stoppuhren und viele andere Z\u00e4hlschaltungen.\n\n\nDoch vorerst haben wir nur das duale Signal. Dieses muss durch eine geeignete Decoderschaltung in ein sichtbares, sofort erkennbares Signal umgeformt werden. Bei unseren Z\u00e4hlerschaltungen empfiehlt sich die Umformung in einen Code, der durch eine 7-Segmentanzeige angezeigt werden kann. Ein solcher Decoder kann durch geeignete Verkn\u00fcpfungsschaltungen aufgebaut werden. Da diese Schaltung aber sehr umfangreich w\u00fcrde, empfiehlt es sich auch hier auf einen schon fertigen Decoder zur\u00fcckzugreifen, wie er im n\u00e4chsten Kapitel beschrieben wird.\n\n\nBCD-to-7-Segment Decoder\n\n\nDie Abk\u00fcrzung BCD steht f\u00fcr \u201cbinary coded decimal\u201c und meint einfach die bin\u00e4re Darstellung einer Dezimalzahl. Ein BCD-to-7-Segment Decoder wandelt nun ein solches Signal in entsprechende Steuersignale f\u00fcr eine 7-Segmentanzeige um. Das bedeutet, dass ein duales Signal an die Eing\u00e4nge dieser Schaltung gelegt wird und dieses Signal in einen Code f\u00fcr die 7-Segmentanzeige umgewandelt wird. Aber was ist jetzt eigentlich eine 7-Segmentanzeige?\n\n\nEine solche Anzeige besteht aus 7 LEDs (Licht emittierende Dioden). Eine Leuchtdiode sendet Licht aus, wenn sie in Durchlassrichtung geschaltet ist. Das Material ist meist Galliumarsenid. Das Leuchten entsteht in dem Grenzgebiet zwischen der n- und der p-Zone des Halbleiterelements, durch die Energie der bewegten Ladungstr\u00e4ger. Der Durchlassstrom, der zum Leuchten durch die Diode flie\u00dfen muss, liegt bei etwa 1 mA. Dies ist eine ideale Voraussetzung f\u00fcr die am Ausgang nicht stark belastbaren Gatterschaltungen. Somit hat eine Leuchtdiode gegen\u00fcber einer normalen Gl\u00fchlampe den Vorteil, dass zum Aussenden von Licht ein weitaus geringerer Strom ben\u00f6tigt wird, und somit eine umfangreiche Schaltung zur Stromverst\u00e4rkung entfallen kann.\n\n\nUnterschiede zwischen verschiedenen Leuchtdioden gibt es nicht nur in der Leuchtfarbe (rot, gelb, gr\u00fcn, blau, wei\u00df), sondern auch in der Bauteilgr\u00f6\u00dfe: Von Subminiatur bis Normal-Gr\u00f6sse sind sie im Handel erh\u00e4ltlich, je nach Geschmack und Anforderung.\nDie 7-Segmentanzeige wird \u00fcberall dort verwendet, wo Zahlen angezeigt werden sollen, z.B. in Taschenrechnern und digitalen Uhren. Die Anordnung der 7 LEDs ist so gew\u00e4hlt, dass jede Ziffer zwischen 0 und 9 und einige Sondersymbole dargestellt werden k\u00f6nnen. Um eine einheitliche Benennung der Segmente zu erreichen, werden die einzelnen Leuchtdioden mit den kleinen Buchstaben a, b, c, d, e, f und g benannt.\n\n\n\n\nUm die Ziffer 0 mit einer solchen Anzeige aufleuchten zu lassen, m\u00fcssen die Segmente a, b, c, d, e und f zum Leuchten gebracht werden. Und genau diese Aufgabe \u00fcbernimmt der Decoder. Das duale Signal, das z.B. von einem Z\u00e4hler kommen kann, ist im Fall der Ziffer 0 ein 0-Wert an allen Eing\u00e4ngen, also 0000. Oder anders ausgedr\u00fcckt: Die Ausg\u00e4nge QA, QB, QC und QD eines Z\u00e4hlers, die gleichzeitig die Eing\u00e4nge des Decoders sind, haben bei der dezimal angezeigten Zahl 0 alle den Wert 0. Intern wird dieses angelegte Signal weiterverarbeitet, um als dezimale Ziffer auf der 7-Segmentanzeige angezeigt werden zu k\u00f6nnen.\n\n\nEin solcher BCD-to-7-Segment Decoder ist z.B. der IC \u201cSN 7447\u201c. Die Pinbelegung ist in Abb. 54 zu sehen. Die Versorgungsspannung liegt an Pin 8 und 16, die Ausg\u00e4nge a, b, c, d, e, f und g an den Pins 9 bis 15. Diese Ausg\u00e4nge sind innerhalb der Schaltung invertiert, d.h. bei einem 1-Signal liegt am Ausgang der Wert 0 (was dem Minuspol der Spannungsquelle entspricht). Da 7-Segmentanzeigen mit gemeinsamer Anode und gemeinsamer Kathode angeboten werden, muss bei einer Invertierung der Ausg\u00e4nge immer eine Anzeige mit gemeinsamer Anode genommen werden. Die Anode wird an den Pluspol der Versorgungsspannung angeschlossen. Der Minuspol (Masseanschluss) entspricht dem Wert 0 und wird vom Decoder am Ausgang geliefert.\n\n\n\nBeim Anschluss der 7-Segmentanzeige wird zuerst der gemeinsame Anoden-Pin an den Pluspol der Versorgungsspannung angeschlossen. Der Anschluss \u201cdp\u201c, der f\u00fcr den Dezimalpunkt vorgesehen ist, kann offen gelassen werden. Um ihn zu steuern, ist eine weitere Verkn\u00fcpfung notwendig. Verwendet wird er z.B. beim Taschenrechner, um die Kommastelle zu markieren. F\u00fcr einen Z\u00e4hlerbausatz ist dies aber nicht unbedingt notwendig.\n\n\nDer Anschluss \u201cLT\u201c ist ein Lampentest-Eingang, der durch einen Masseanschluss aktiviert werden kann. Masseanschluss deshalb, weil auch hier intern eine Invertierung vorgenommen wird. Ist dieser Pin an den Massepool angeschlossen, so leuchten s\u00e4mtliche Segmente f\u00fcr diese Zeit auf. Somit ist ein Test der einzelnen Leuchtdioden m\u00f6glich. Weiterhin ist eine Helligkeitssteuerung und eine Unterdr\u00fcckung von f\u00fchrenden Nullen m\u00f6glich.\n\n\nDie Anzeige der einzelnen Segmente zeigt Abb. 55. Unter den schematischen Segmentbildern ist der Z\u00e4hlerstand beim Decodereingang aufgez\u00e4hlt. Wie man sieht, erscheinen ab der Zahl 10 Sondersymbole. Dies kommt daher, dass mit einem Segment nur Zahlen von 0 bis 9 m\u00f6glich sind, der Decoder aber durch die vier Eing\u00e4nge bis zur dualen Zahl 1111 (dezimal 15) zu steuern ist.\n\n\n\n\nBCD-to-7-Segment Decoder\n\n\nDies ist eine Kombination des Dezimalz\u00e4hlers SN 7490 und des BCD-to-7-Segment Decoders SN 7447. Der Decoder gibt das empfangene Signal des Z\u00e4hlers umgeformt an die 7-Segment-Anzeige mit gemeinsamer Anode weiter. Das Taktsignal (z.B. von einem Taktgeber) wird an den rechten Z\u00e4hler gelegt. Durch seine Beschaltung z\u00e4hlt er von 0 bis 9, kehrt danach auf 0 zur\u00fcck und beginnt von Neuem mit dem Z\u00e4hlvorgang. Das erreicht man, wie schon beschrieben, indem man die R\u00fccksetzeing\u00e4nge R01, R02, R91 und R92 (hier mit Reset bezeichnet) auf Masse legt. Au\u00dferdem muss der Ausgang QA mit dem Eingang BD verbunden werden. Der Z\u00e4hler gibt nun sein Signal an den Decoder weiter. Dabei werden die Ausg\u00e4nge des Z\u00e4hlers mit den dazugeh\u00f6rigen Eing\u00e4ngen des Decoders verbunden, d.h. der Ausgang QA mit dem Eingang A usw.\n\n\nDer Decoder formt das Signal des Dezimalz\u00e4hlers in einen Code um, der durch die 7-Segment-Anzeige als Zahl sichtbar wird.\n\n\nDie Steuerung des zweiten Z\u00e4hlers erfolgt bei der R\u00fccksetzung des ersten Z\u00e4hlers auf 0. Der Ausgang QD des ersten Z\u00e4hlers, der ab der Zahl 8 (entspr. 1000) den Wert 1 hat, erzeugt bei der R\u00fcckstellung eine negative Flanke, die f\u00fcr eine Taktung des zweiten Z\u00e4hlers ausgenutzt wird. Das Spannungsdiagramm dieses Ausgangs ist unten abgebildet.\n\n\n\n\nMit diesem Schaltungsschema k\u00f6nnen nun beliebig viele Z\u00e4hler aneinander gereiht werden.\n\n\nBei dem vorliegenden Z\u00e4hler ist ein Z\u00e4hlerstand von 00 bis 99 m\u00f6glich. Nicht zu vergessen ist, dass die gemeinsame Anode der 7-Segment-Anzeige an den Pluspol der Versorgungsspannung angeschlossen werden muss. Ebenso ist es noch n\u00f6tig die Stromversorgung, die hier nicht eingezeichnet wurde, an die Z\u00e4hler und die Decoder anzuschlie\u00dfen.\n\n\nGetaktet wird die ganze Schaltung mit einem der besprochenen Taktgeber, also entweder mit Einzelimpulsen oder Folgeimpulsen.\n\n\n\n\nBCD-to-Decimal Decoder\n\n\nDiese Schaltung ist eine weitere Decoderschaltung. Sie setzt nicht wie beim vorherigen Decoder das duale Signal (BCD-Signal) in ein Signal f\u00fcr eine 7-Segment-Anzeige um, sondern liefert ein dezimales Signal. Das hei\u00dft konkret, dass bei einem gewissen Z\u00e4hlerstand des Eingangs ein Signal an einem bestimmten Ausgang erscheint. Wird z.B. an den Eingang des Decoders das duale Signal 0000 gelegt, das der dezimalen Zahl 0 entspricht, so erh\u00e4lt der Ausgang mit der Nummer 0 das Signal. Oder, um ein weiteres Beispiel zu nennen, wenn am Eingang das duale Signal 0110 angelegt wird (entspr. dezimal 6) so liegt am Ausgang 6 das ausgehende Signal.\n\n\n\n\nDie Abbildung zeigt einen solchen BCD-to-Decimal Decoder, es ist der IC \u201cSN 7445\u201c. Wie man sieht, hat er genau 10 Ausg\u00e4nge, beschriftet mit \u201c0\u201c bis \u201c9\u201c. An ihnen kann das invertierte Signal, also ein L-Wert, abgegriffen werden. An die Eing\u00e4nge QA, QB, QC und QD wird das duale Signal, das z.B. von einem Dezimalz\u00e4hler kommen kann, angelegt.\nDa der Decoder nur Ausg\u00e4nge von 0 bis 9 hat, k\u00f6nnen nur duale Zahlen bis einschliesslich 1001 decodiert werden. Diese Zahl entspricht genau der dezimalen Zahl 9. Die angelegten Werte \u00fcber dieser Grenze, also Zahlen von 10 bis 15 bewirken keine Signal\u00fcbermittlung an den Ausg\u00e4ngen. An ihnen erscheint dann generell der Wert 1, da ja die Ausg\u00e4nge invertiert sind.\nDieser Schaltkreis kann z.B. eine LED-Kette steuern. Dazu wird an die Eing\u00e4nge QA, QB, QC und QD das Signal eines Dezimalz\u00e4hlers angeschlossen. Man kann nun genau ablesen, welchen Z\u00e4hlerstand der Dezimalz\u00e4hler gerade hat. Wechseln die einzelnen Werte am Eingang des Decoders in schnelleren Schritten, d.h. wird an den Z\u00e4hler eine h\u00f6here Taktfrequenz angelegt, so erh\u00e4lt man ein Lauflicht. Die dunkle Leuchtdiode wec", 
            "title": "Z\u00e4hler und Teiler"
        }, 
        {
            "location": "/part70/README/#frequenzteiler", 
            "text": "In der Praxis wird man nun recht selten einen Z\u00e4hler mit einzelnen JK-Flipflops aufbauen. Vielmehr nimmt man Z\u00e4hler bzw. Teiler, die als integrierte Schaltungen (ICs) angeboten werden. Eine solche Schaltung ist z.B. der IC \u201cSN 7490\u201c.\nMit dieser Schaltung lassen sich Frequenzteiler realisieren, die im folgenden beschrieben sind. Au\u00dferdem ist es ein h\u00e4ufig ben\u00f6tigter Z\u00e4hler-IC, der von 0 bis 9 z\u00e4hlt und dann bei entsprechender Beschaltung wieder auf 0 zur\u00fcck geht.   Das Prinzipschaltbild zeigt, dass auch hier 4 JK-Flipflops verwendet wurden. Hier werden zum Teil auch die Setzeing\u00e4nge der Flipflops verwendet. Das bringt den Vorteil, dass Verkn\u00fcpfungsschaltungen f\u00fcr die R\u00fccksetzung entfallen und die Schaltung kann dadurch billiger realisiert werden.  Als Takteingang dient hier je nach Anforderung der Eingang A oder der Eingang BD, der auch in verschiedenen Datenb\u00fcchern mit B gekennzeichnet ist.  Mit den Eing\u00e4ngen R01 und R02 kann man eine Nullstellung \u201cerzwingen\u201c indem man an beide Eing\u00e4nge ein High-Signal legt. Ebenso ist es m\u00f6glich mit Hilfe der beiden Eing\u00e4nge R91 und R92 eine Neun-Stellung zu erzwingen. Mit einer entsprechenden Verkn\u00fcpfungsschaltung ist es also m\u00f6glich, jede Art von Z\u00e4hler zwischen 0 und 9 aufzubauen indem man den Z\u00e4hler beim gew\u00fcnschten Stand wieder auf Null setzt. F\u00fcr den Z\u00e4hler von 0 bis 9 werden diese vier Eing\u00e4nge auf Masse gelegt.  Den Anschluss des ICs zeigt die folgende Abbildung. Im Gegensatz zu den Transistoren werden allerdings s\u00e4mtliche Pinbelegungsbilder mit den Anschlussbeinen nach unten gezeichnet. Man stellt also den IC auf die \u201cF\u00fc\u00dfe\u201c und betrachtet ihn von oben, nicht von unten!   Zur Erkennung der linken oder rechten Seite eines integrierten Schaltkreises ist bei Pin 1 bzw. Pin 14 (Pin = Anschlussbeinchen) eine Kerbe oder eine punktf\u00f6rmige Vertiefung angebracht. Dadurch ist die Benennung des Pins sofort zu erkennen. Eingezeichnet wird dies auch auf dem Applikationsbild (Anschlussbild).  Die Anschl\u00fcsse 4 und 13 sind bei diesem Bild nicht gekennzeichnet. Das bedeutet, dass sie keinen Anschluss zur inneren Schaltung des Z\u00e4hlers haben. Gew\u00f6hnlich werden solche Anschl\u00fcsse mit \u201cNC\u201c gekennzeichnet, was ausgeschrieben \u201cNon Connect\u201c (nicht angeschlossen) hei\u00dft.  Bei Pin 14 und 1 sieht man innerhalb des ICs den Invertierungspunkt. Das bedeutet, dass bei einem L-Impuls (hier negative Flanke, da negativflankengetriggertes Flipflop) eine Umschaltung geschehen kann.  Oftmals werden auch in Datenb\u00fcchern die Benennungsbuchstaben mit einem Komplement\u00e4r-Zeichen gekennzeichnet. Das w\u00e4re in diesem Fall \u00acA oder \u00acBD. Die Ausg\u00e4nge QA, QB, QC, QD sind Ausg\u00e4nge der Flipflops und bezeichnen die Dualstelle der dualen Zahl am Ausgang. Bei der Dualzahl 1100 hat also QD und QC den Wert 1, QB und QA haben den Wert 0.  Die Spannung wird an Pin 10 (Masse) und Pin 5 (positiver Pol der Versorgungsspannung) angeschlossen.", 
            "title": "Frequenzteiler"
        }, 
        {
            "location": "/part70/README/#sn-7490-als-teiler", 
            "text": "", 
            "title": "SN 7490 als Teiler"
        }, 
        {
            "location": "/part70/README/#frequenzteiler-12", 
            "text": "Hierbei wird nur das Eingangsflipflop des ICs verwendet. Die vier R\u00fcckstelleing\u00e4nge R01, R02, R91 und R92 sind mit Masse verbunden.", 
            "title": "Frequenzteiler 1:2"
        }, 
        {
            "location": "/part70/README/#frequenzteiler-13", 
            "text": "Der Takt wird hier an den Eingang des Flipflops FFA gelegt. Der Ausgang dieses Flipflops ist mit BD verbunden. Die Ausg\u00e4nge QA und QB sind an die R\u00fcckstelleing\u00e4nge R01 und R02 angeschlossen.\nEine R\u00fcckstellung erfolgt dann, wenn diese beiden Ausg\u00e4nge ein H-Signal aufweisen.  |", 
            "title": "Frequenzteiler 1:3"
        }, 
        {
            "location": "/part70/README/#frequenzteiler-15", 
            "text": "Der Takt wird auf den Eingang BD gelegt. Somit arbeitet der Z\u00e4hler nur mit der Teilerkette FFB, FFC und FFD. Durch diese Beschaltung wird ein Teilerverh\u00e4ltnis von 1:5 erreicht.", 
            "title": "Frequenzteiler 1:5"
        }, 
        {
            "location": "/part70/README/#frequenzteiler-19", 
            "text": "QA wird mit dem Flipflop-Eingang BD und mit R01 verbunden. Au\u00dferdem muss QD an R02 angeschlossen werden.\nTritt nun an QA und QD gleichzeitig ein H-Signal auf, so wird der Z\u00e4hler wieder auf 0 zur\u00fcckgesetzt.", 
            "title": "Frequenzteiler 1:9"
        }, 
        {
            "location": "/part70/README/#frequenzteiler-110", 
            "text": "Diese Schaltung ist nun der eigentliche Z\u00e4hlbetrieb des ICs. S\u00e4mtliche R\u00fcckstelleing\u00e4nge sind mit Masse verbunden. Der Eingang BD der Flipflop-Kette FFB, FFC und FFD ist mit dem Ausgang QA verbunden. An den Ausg\u00e4ngen QA, QB, QC und QD k\u00f6nnen nun die dualen Daten des Z\u00e4hlerstandes entnommen werden.   Im letzten Fall nehmen die Ausg\u00e4nge also die Werte von 0000 bis 1001 (dez. 9) an. Diese Signale k\u00f6nnen nun weiter verwendet werden um z.B. einen 7-Segment-Decoder zu steuern. Dieser wiederum zeigt den Z\u00e4hlerstand durch ein LED Siebensegment an.\nZur Verdeutlichung kann man auch hier eine Logik-Tafel aufstellen. Sie sagt aus, dass eine R\u00fcckstellung nur dann erfolgen kann, wenn beide R\u00fccksetzeing\u00e4nge R01 und R02 (oder R91 und R92) ein H-Signal erhalten.", 
            "title": "Frequenzteiler 1:10"
        }, 
        {
            "location": "/part70/README/#integrierter-zahler-und-teiler-7492", 
            "text": "Dieser IC ist \u00e4hnlich aufgebaut wie der vorher besprochene Z\u00e4hler 7490. Er besteht ebenfalls aus 4 JK-Flipflops, nur sind hier andere Teilerverh\u00e4ltnisse zu erreichen, die im Folgenden beschrieben sind.  Das Teilerverh\u00e4ltnis 1:2, das nicht extra aufgef\u00fchrt ist, kann man durch eine analoge Beschaltung wie beim Z\u00e4hler 7490 erreichen. Auch hier wird das  Eingangsflipflop f\u00fcr die Teilung verwendet. Wie man aus dem Prinzipschaltbild erkennt, hat dieses Bauteil keine R\u00fccksetzung auf 9. Es ist nur eine R\u00fcckstellung auf 0 m\u00f6glich. Der Eingang der Flipflopkette ist hier mit BC beschriftet. In manchen Datenb\u00fcchern wird er ebenso wie beim 7490 mit \u201cB\u201c gekennzeichnet.   Die Pinbelegung stimmt mit dem vorherigen Z\u00e4hler in Aus- und Eing\u00e4ngen \u00fcberein. Nur die R\u00fcckstelleing\u00e4nge f\u00fcr 0 liegen diesmal bei Pin 6 und 7. Ohne Anschluss, also NC (Non Connect) sind die Anschl\u00fcsse 2, 3, 4 und 13. Die Stromversorgung stimmt ebenfalls mit dem Z\u00e4hler 7490 \u00fcberein.", 
            "title": "Integrierter Z\u00e4hler und Teiler 7492"
        }, 
        {
            "location": "/part70/README/#frequenzteiler-16", 
            "text": "Das Eingangsflipflop wird hier nicht verwendet. Nur die Teilerkette FFB, FFC und FFD ist angeschlossen  |", 
            "title": "Frequenzteiler 1:6"
        }, 
        {
            "location": "/part70/README/#frequenzteiler-112", 
            "text": "Einer der beiden R\u00fcckstelleing\u00e4nge muss auf Masse gelegt werden. Der Ausgang QA wird mit dem Eingang BC verbunden. Somit befinden sich alle Flipflops in Betrieb.  |   Generell kann man an den Ausg\u00e4ngen der verwendeten Flipflops die H- bzw. L-Signale abgreifen. So kann man also den oberen Teiler mit Teilerverh\u00e4ltnis 1:6 auch als \u201cF\u00fcnfz\u00e4hler\u201c verwenden. Der Z\u00e4hler beginnt mit der Zahl 0 und schaltet nach 5 wieder auf 0 zur\u00fcck. Oder man kann mit einem Teiler 1:9 beim 7490 einen \u201cAchterz\u00e4hler\u201c aufbauen. Dieser beginnt ebenfalls mit der Zahl 0 zu z\u00e4hlen und schaltet nach der Zahl 8 auf 0 zur\u00fcck.  Mit diesen Z\u00e4hlern kann man nun verschiedene auch f\u00fcr den t\u00e4glichen Gebrauch sehr n\u00fctzliche Schaltungen aufbauen. So z.B. eine Digitaluhr, Impulsz\u00e4hler, Frequenzmesser mit digitaler Anzeige, Stoppuhren und viele andere Z\u00e4hlschaltungen.  Doch vorerst haben wir nur das duale Signal. Dieses muss durch eine geeignete Decoderschaltung in ein sichtbares, sofort erkennbares Signal umgeformt werden. Bei unseren Z\u00e4hlerschaltungen empfiehlt sich die Umformung in einen Code, der durch eine 7-Segmentanzeige angezeigt werden kann. Ein solcher Decoder kann durch geeignete Verkn\u00fcpfungsschaltungen aufgebaut werden. Da diese Schaltung aber sehr umfangreich w\u00fcrde, empfiehlt es sich auch hier auf einen schon fertigen Decoder zur\u00fcckzugreifen, wie er im n\u00e4chsten Kapitel beschrieben wird.", 
            "title": "Frequenzteiler 1:12"
        }, 
        {
            "location": "/part70/README/#bcd-to-7-segment-decoder", 
            "text": "Die Abk\u00fcrzung BCD steht f\u00fcr \u201cbinary coded decimal\u201c und meint einfach die bin\u00e4re Darstellung einer Dezimalzahl. Ein BCD-to-7-Segment Decoder wandelt nun ein solches Signal in entsprechende Steuersignale f\u00fcr eine 7-Segmentanzeige um. Das bedeutet, dass ein duales Signal an die Eing\u00e4nge dieser Schaltung gelegt wird und dieses Signal in einen Code f\u00fcr die 7-Segmentanzeige umgewandelt wird. Aber was ist jetzt eigentlich eine 7-Segmentanzeige?  Eine solche Anzeige besteht aus 7 LEDs (Licht emittierende Dioden). Eine Leuchtdiode sendet Licht aus, wenn sie in Durchlassrichtung geschaltet ist. Das Material ist meist Galliumarsenid. Das Leuchten entsteht in dem Grenzgebiet zwischen der n- und der p-Zone des Halbleiterelements, durch die Energie der bewegten Ladungstr\u00e4ger. Der Durchlassstrom, der zum Leuchten durch die Diode flie\u00dfen muss, liegt bei etwa 1 mA. Dies ist eine ideale Voraussetzung f\u00fcr die am Ausgang nicht stark belastbaren Gatterschaltungen. Somit hat eine Leuchtdiode gegen\u00fcber einer normalen Gl\u00fchlampe den Vorteil, dass zum Aussenden von Licht ein weitaus geringerer Strom ben\u00f6tigt wird, und somit eine umfangreiche Schaltung zur Stromverst\u00e4rkung entfallen kann.  Unterschiede zwischen verschiedenen Leuchtdioden gibt es nicht nur in der Leuchtfarbe (rot, gelb, gr\u00fcn, blau, wei\u00df), sondern auch in der Bauteilgr\u00f6\u00dfe: Von Subminiatur bis Normal-Gr\u00f6sse sind sie im Handel erh\u00e4ltlich, je nach Geschmack und Anforderung.\nDie 7-Segmentanzeige wird \u00fcberall dort verwendet, wo Zahlen angezeigt werden sollen, z.B. in Taschenrechnern und digitalen Uhren. Die Anordnung der 7 LEDs ist so gew\u00e4hlt, dass jede Ziffer zwischen 0 und 9 und einige Sondersymbole dargestellt werden k\u00f6nnen. Um eine einheitliche Benennung der Segmente zu erreichen, werden die einzelnen Leuchtdioden mit den kleinen Buchstaben a, b, c, d, e, f und g benannt.   Um die Ziffer 0 mit einer solchen Anzeige aufleuchten zu lassen, m\u00fcssen die Segmente a, b, c, d, e und f zum Leuchten gebracht werden. Und genau diese Aufgabe \u00fcbernimmt der Decoder. Das duale Signal, das z.B. von einem Z\u00e4hler kommen kann, ist im Fall der Ziffer 0 ein 0-Wert an allen Eing\u00e4ngen, also 0000. Oder anders ausgedr\u00fcckt: Die Ausg\u00e4nge QA, QB, QC und QD eines Z\u00e4hlers, die gleichzeitig die Eing\u00e4nge des Decoders sind, haben bei der dezimal angezeigten Zahl 0 alle den Wert 0. Intern wird dieses angelegte Signal weiterverarbeitet, um als dezimale Ziffer auf der 7-Segmentanzeige angezeigt werden zu k\u00f6nnen.  Ein solcher BCD-to-7-Segment Decoder ist z.B. der IC \u201cSN 7447\u201c. Die Pinbelegung ist in Abb. 54 zu sehen. Die Versorgungsspannung liegt an Pin 8 und 16, die Ausg\u00e4nge a, b, c, d, e, f und g an den Pins 9 bis 15. Diese Ausg\u00e4nge sind innerhalb der Schaltung invertiert, d.h. bei einem 1-Signal liegt am Ausgang der Wert 0 (was dem Minuspol der Spannungsquelle entspricht). Da 7-Segmentanzeigen mit gemeinsamer Anode und gemeinsamer Kathode angeboten werden, muss bei einer Invertierung der Ausg\u00e4nge immer eine Anzeige mit gemeinsamer Anode genommen werden. Die Anode wird an den Pluspol der Versorgungsspannung angeschlossen. Der Minuspol (Masseanschluss) entspricht dem Wert 0 und wird vom Decoder am Ausgang geliefert.  \nBeim Anschluss der 7-Segmentanzeige wird zuerst der gemeinsame Anoden-Pin an den Pluspol der Versorgungsspannung angeschlossen. Der Anschluss \u201cdp\u201c, der f\u00fcr den Dezimalpunkt vorgesehen ist, kann offen gelassen werden. Um ihn zu steuern, ist eine weitere Verkn\u00fcpfung notwendig. Verwendet wird er z.B. beim Taschenrechner, um die Kommastelle zu markieren. F\u00fcr einen Z\u00e4hlerbausatz ist dies aber nicht unbedingt notwendig.  Der Anschluss \u201cLT\u201c ist ein Lampentest-Eingang, der durch einen Masseanschluss aktiviert werden kann. Masseanschluss deshalb, weil auch hier intern eine Invertierung vorgenommen wird. Ist dieser Pin an den Massepool angeschlossen, so leuchten s\u00e4mtliche Segmente f\u00fcr diese Zeit auf. Somit ist ein Test der einzelnen Leuchtdioden m\u00f6glich. Weiterhin ist eine Helligkeitssteuerung und eine Unterdr\u00fcckung von f\u00fchrenden Nullen m\u00f6glich.  Die Anzeige der einzelnen Segmente zeigt Abb. 55. Unter den schematischen Segmentbildern ist der Z\u00e4hlerstand beim Decodereingang aufgez\u00e4hlt. Wie man sieht, erscheinen ab der Zahl 10 Sondersymbole. Dies kommt daher, dass mit einem Segment nur Zahlen von 0 bis 9 m\u00f6glich sind, der Decoder aber durch die vier Eing\u00e4nge bis zur dualen Zahl 1111 (dezimal 15) zu steuern ist.", 
            "title": "BCD-to-7-Segment Decoder"
        }, 
        {
            "location": "/part70/README/#bcd-to-7-segment-decoder_1", 
            "text": "Dies ist eine Kombination des Dezimalz\u00e4hlers SN 7490 und des BCD-to-7-Segment Decoders SN 7447. Der Decoder gibt das empfangene Signal des Z\u00e4hlers umgeformt an die 7-Segment-Anzeige mit gemeinsamer Anode weiter. Das Taktsignal (z.B. von einem Taktgeber) wird an den rechten Z\u00e4hler gelegt. Durch seine Beschaltung z\u00e4hlt er von 0 bis 9, kehrt danach auf 0 zur\u00fcck und beginnt von Neuem mit dem Z\u00e4hlvorgang. Das erreicht man, wie schon beschrieben, indem man die R\u00fccksetzeing\u00e4nge R01, R02, R91 und R92 (hier mit Reset bezeichnet) auf Masse legt. Au\u00dferdem muss der Ausgang QA mit dem Eingang BD verbunden werden. Der Z\u00e4hler gibt nun sein Signal an den Decoder weiter. Dabei werden die Ausg\u00e4nge des Z\u00e4hlers mit den dazugeh\u00f6rigen Eing\u00e4ngen des Decoders verbunden, d.h. der Ausgang QA mit dem Eingang A usw.  Der Decoder formt das Signal des Dezimalz\u00e4hlers in einen Code um, der durch die 7-Segment-Anzeige als Zahl sichtbar wird.  Die Steuerung des zweiten Z\u00e4hlers erfolgt bei der R\u00fccksetzung des ersten Z\u00e4hlers auf 0. Der Ausgang QD des ersten Z\u00e4hlers, der ab der Zahl 8 (entspr. 1000) den Wert 1 hat, erzeugt bei der R\u00fcckstellung eine negative Flanke, die f\u00fcr eine Taktung des zweiten Z\u00e4hlers ausgenutzt wird. Das Spannungsdiagramm dieses Ausgangs ist unten abgebildet.   Mit diesem Schaltungsschema k\u00f6nnen nun beliebig viele Z\u00e4hler aneinander gereiht werden.  Bei dem vorliegenden Z\u00e4hler ist ein Z\u00e4hlerstand von 00 bis 99 m\u00f6glich. Nicht zu vergessen ist, dass die gemeinsame Anode der 7-Segment-Anzeige an den Pluspol der Versorgungsspannung angeschlossen werden muss. Ebenso ist es noch n\u00f6tig die Stromversorgung, die hier nicht eingezeichnet wurde, an die Z\u00e4hler und die Decoder anzuschlie\u00dfen.  Getaktet wird die ganze Schaltung mit einem der besprochenen Taktgeber, also entweder mit Einzelimpulsen oder Folgeimpulsen.", 
            "title": "BCD-to-7-Segment Decoder"
        }, 
        {
            "location": "/part70/README/#bcd-to-decimal-decoder", 
            "text": "Diese Schaltung ist eine weitere Decoderschaltung. Sie setzt nicht wie beim vorherigen Decoder das duale Signal (BCD-Signal) in ein Signal f\u00fcr eine 7-Segment-Anzeige um, sondern liefert ein dezimales Signal. Das hei\u00dft konkret, dass bei einem gewissen Z\u00e4hlerstand des Eingangs ein Signal an einem bestimmten Ausgang erscheint. Wird z.B. an den Eingang des Decoders das duale Signal 0000 gelegt, das der dezimalen Zahl 0 entspricht, so erh\u00e4lt der Ausgang mit der Nummer 0 das Signal. Oder, um ein weiteres Beispiel zu nennen, wenn am Eingang das duale Signal 0110 angelegt wird (entspr. dezimal 6) so liegt am Ausgang 6 das ausgehende Signal.   Die Abbildung zeigt einen solchen BCD-to-Decimal Decoder, es ist der IC \u201cSN 7445\u201c. Wie man sieht, hat er genau 10 Ausg\u00e4nge, beschriftet mit \u201c0\u201c bis \u201c9\u201c. An ihnen kann das invertierte Signal, also ein L-Wert, abgegriffen werden. An die Eing\u00e4nge QA, QB, QC und QD wird das duale Signal, das z.B. von einem Dezimalz\u00e4hler kommen kann, angelegt.\nDa der Decoder nur Ausg\u00e4nge von 0 bis 9 hat, k\u00f6nnen nur duale Zahlen bis einschliesslich 1001 decodiert werden. Diese Zahl entspricht genau der dezimalen Zahl 9. Die angelegten Werte \u00fcber dieser Grenze, also Zahlen von 10 bis 15 bewirken keine Signal\u00fcbermittlung an den Ausg\u00e4ngen. An ihnen erscheint dann generell der Wert 1, da ja die Ausg\u00e4nge invertiert sind.\nDieser Schaltkreis kann z.B. eine LED-Kette steuern. Dazu wird an die Eing\u00e4nge QA, QB, QC und QD das Signal eines Dezimalz\u00e4hlers angeschlossen. Man kann nun genau ablesen, welchen Z\u00e4hlerstand der Dezimalz\u00e4hler gerade hat. Wechseln die einzelnen Werte am Eingang des Decoders in schnelleren Schritten, d.h. wird an den Z\u00e4hler eine h\u00f6here Taktfrequenz angelegt, so erh\u00e4lt man ein Lauflicht. Die dunkle Leuchtdiode wec", 
            "title": "BCD-to-Decimal Decoder"
        }, 
        {
            "location": "/part80/README/", 
            "text": "Schieberegister\n\n\nAuch bei den sogenannten Schieberegistern finden JK-Flipflops Anwendung. Ma\u00dfgeblich beteiligt sind dabei nur die Eing\u00e4nge J und K, der Takteingang T und, wenn erforderlich, der R\u00fccksetzeingang R.\n\n\nEin Schieberegister ist so aufgebaut, dass der Taktimpuls an alle Takteing\u00e4nge gleichzeitig gelegt wird. Es findet also keine Taktteilung statt, sondern alle Flipflops haben den selben Takt. Weiterhin wird jeweils der Q-Ausgang des vorhergehenden Flipflops mit dem J-Eingang des nachfolgenden Flipflops verbunden und der \u00acQ-Ausgang mit dem K-Eingang.\n\n\nDer Dateneingang D dieser Kette wird an den Eingang des ersten Flipflops gelegt und invertiert an den K-Eingang.\n\n\n\n\nWird bei dieser Schaltung an den Takteingang T ein Impuls gelegt, so wird die gespeicherte Information des Flipflops 3 an die Eing\u00e4nge des Flipflops 2 weiter \u201cgeschoben\u201c. Daher auch der Begriff \u201cSchieberegister\u201c. Die an D angelegten Daten werden also mit jedem Taktimpuls um eine Flipflopstelle weiter nach rechts geschoben. In diesem Beispiel k\u00f6nnen im H\u00f6chstfall 4 Werte in den Flipflops gespeichert werden. Es handelt sich dabei also um ein \u201c4-Bit-Schieberegister\u201c. Ein Bit stellt eine Informationseinheit dar und hat entweder den Wert 0 oder den Wert 1.\n\n\nSpielen wir nun einmal einen solchen Ablauf durch. An den Dateneingang D wird der Wert 1 gelegt. Wird nun ein Taktimpuls wirksam, so erh\u00e4lt das Flipflop 3 am Ausgang Q3 den Wert 1. Daraufhin wird an D der Wert 0 angelegt. Mit dem n\u00e4chsten Taktimpuls an T wird der Wert 1 von FF3 an FF2 weitergeschoben; es tritt also an FF2 der Wert 1 am Ausgang auf. Au\u00dferdem wird beim selben Taktimpuls der Datenwert 0 vom Eingang D auf das FF3 \u00fcbernommen, womit am Ausgang Q3 der Wert 0 auftritt. Wird nun an den Eingang D der Wert 1 gelegt und tritt ein erneuter Taktimpuls auf, so erh\u00e4lt der Ausgang Q1 den Wert 1, Q2 erh\u00e4lt den Wert 0 und Q3 den Wert des Dateneingangs vor dem Impuls, also 1. Wird daraufhin an D der Wert 0 gelegt und wird ein neuer Taktimpuls wirksam, so erscheint am Ausgang Q3 der Wert 0, an Q2 der Wert 1, an Q1 der Wert 0 und an Q0 der Wert 1.\n\n\nDer angelegte Wert von D wird also immer pro Taktimpuls um eine Stelle weiter geschoben.\n\n\nDie folgende Tabelle zeigt den Sachverhalt der Verschiebung anschaulich. Dabei sind die Informationen, d.h. die Werte 1 oder 0, die an D gelegt werden durch die Variablen a3, a2, a1 und a0 ersetzt. Wichtig dabei ist, dass man zuerst die Daten f\u00fcr a0 eingeben muss, dann die f\u00fcr a1 usw., damit am Ende die Datenreihe a3a2a1a0 erreicht wird. Ein X in der Tabelle bedeutet, dass der Wert an dieser Stelle beliebig ist.\n\n\n\n\n\n\n\n\nt\n\n\nD\n\n\nQ3\n\n\nQ2\n\n\nQ1\n\n\nQ0\n\n\n\n\n\n\n\n\n\n\n0\n\n\nD=a0\n\n\nX\n\n\nX\n\n\nX\n\n\nX\n\n\n\n\n\n\n1\n\n\nD=a1\n\n\na0\n\n\nX\n\n\nX\n\n\nX\n\n\n\n\n\n\n2\n\n\nD=a2\n\n\na1\n\n\na0\n\n\nX\n\n\nX\n\n\n\n\n\n\n3\n\n\nD=a3\n\n\na2\n\n\na1\n\n\na0\n\n\nX\n\n\n\n\n\n\n4\n\n\nX\n\n\na3\n\n\na2\n\n\na1\n\n\na0\n\n\n\n\n\n\n\n\nEine weitere M\u00f6glichkeit der Eingabe der 4 Daten ist durch die M\u00f6glichkeit des Setzens gegeben. Die Daten k\u00f6nnen n\u00e4mlich auch durch die Setz- bzw. R\u00fccksetzeing\u00e4nge eingegeben werden, soweit diese vorhanden sind. Dabei ist ja, wie bekannt, kein Takt n\u00f6tig.\n\n\nFalls die R\u00fccksetzeing\u00e4nge bei einer \u201cTaktsetzung\u201c (also einer Registrierung der Daten \u00fcber die J- und K-Eing\u00e4nge) miteinander verbunden sind, kann damit das ganze Register gel\u00f6scht werden. Dies ist von gro\u00dfem Vorteil bei einem Ringschieberegister, das folgend abgebildet ist.\n\n\n\n\nBei diesem Ringschieberegister ist der Ausgang Q0 mit dem Dateneingang D verbunden. Die Daten werden also in einem Ring weitergeschoben. Dadurch bleiben die einmal gespeicherten Werte die ganze Zeit \u00fcber gespeichert. Bei einem normalen Schieberegister m\u00fcsste man st\u00e4ndig bei D neue Daten eingeben, w\u00e4hrend beim Ringschieberegister die einmal gespeicherten Bits erhalten bleiben und nur ihren Platz wechseln. Die Registrierung der Daten bei einem solchen Ringschieberegister erfolgt zweckm\u00e4\u00dfigerweise \u00fcber die Setz- bzw. R\u00fccksetzeing\u00e4nge. Es ist aber auch eine Registrierung \u00fcber die J- und K-Eing\u00e4nge m\u00f6glich. Nur muss in diesem Fall f\u00fcr die Zeit der Dateneingabe die Verbindung zwischen Q0 und R unterbrochen werden, da Ausg\u00e4nge generell nicht zusammengeschaltet werden d\u00fcrfen. Diese Trennung kann z.B. \u00fcber eine Verkn\u00fcpfungs\u00adschaltung geschehen.\n\n\nUm eine Vereinfachung der Schaltung zu erreichen, hat man f\u00fcr das Schieberegister ein Schaltsymbol entworfen, ebenso f\u00fcr das Ring\u00adschieberegister.\n\n\n\n\nAn den Takteingang T wird der Takt angelegt. Die Daten werden \u00fcber den Dateneingang D in die Register a3, a2, a1 und a0 geschoben und k\u00f6nnen an den Ausg\u00e4ngen Q3, Q2, Q1 und Q0 bzw. \u00acQ0 abgegriffen werden. Mit dem R\u00fccksetzeingang R kann das gesamte Register gel\u00f6scht werden.", 
            "title": "Schieberegister"
        }, 
        {
            "location": "/part80/README/#schieberegister", 
            "text": "Auch bei den sogenannten Schieberegistern finden JK-Flipflops Anwendung. Ma\u00dfgeblich beteiligt sind dabei nur die Eing\u00e4nge J und K, der Takteingang T und, wenn erforderlich, der R\u00fccksetzeingang R.  Ein Schieberegister ist so aufgebaut, dass der Taktimpuls an alle Takteing\u00e4nge gleichzeitig gelegt wird. Es findet also keine Taktteilung statt, sondern alle Flipflops haben den selben Takt. Weiterhin wird jeweils der Q-Ausgang des vorhergehenden Flipflops mit dem J-Eingang des nachfolgenden Flipflops verbunden und der \u00acQ-Ausgang mit dem K-Eingang.  Der Dateneingang D dieser Kette wird an den Eingang des ersten Flipflops gelegt und invertiert an den K-Eingang.   Wird bei dieser Schaltung an den Takteingang T ein Impuls gelegt, so wird die gespeicherte Information des Flipflops 3 an die Eing\u00e4nge des Flipflops 2 weiter \u201cgeschoben\u201c. Daher auch der Begriff \u201cSchieberegister\u201c. Die an D angelegten Daten werden also mit jedem Taktimpuls um eine Flipflopstelle weiter nach rechts geschoben. In diesem Beispiel k\u00f6nnen im H\u00f6chstfall 4 Werte in den Flipflops gespeichert werden. Es handelt sich dabei also um ein \u201c4-Bit-Schieberegister\u201c. Ein Bit stellt eine Informationseinheit dar und hat entweder den Wert 0 oder den Wert 1.  Spielen wir nun einmal einen solchen Ablauf durch. An den Dateneingang D wird der Wert 1 gelegt. Wird nun ein Taktimpuls wirksam, so erh\u00e4lt das Flipflop 3 am Ausgang Q3 den Wert 1. Daraufhin wird an D der Wert 0 angelegt. Mit dem n\u00e4chsten Taktimpuls an T wird der Wert 1 von FF3 an FF2 weitergeschoben; es tritt also an FF2 der Wert 1 am Ausgang auf. Au\u00dferdem wird beim selben Taktimpuls der Datenwert 0 vom Eingang D auf das FF3 \u00fcbernommen, womit am Ausgang Q3 der Wert 0 auftritt. Wird nun an den Eingang D der Wert 1 gelegt und tritt ein erneuter Taktimpuls auf, so erh\u00e4lt der Ausgang Q1 den Wert 1, Q2 erh\u00e4lt den Wert 0 und Q3 den Wert des Dateneingangs vor dem Impuls, also 1. Wird daraufhin an D der Wert 0 gelegt und wird ein neuer Taktimpuls wirksam, so erscheint am Ausgang Q3 der Wert 0, an Q2 der Wert 1, an Q1 der Wert 0 und an Q0 der Wert 1.  Der angelegte Wert von D wird also immer pro Taktimpuls um eine Stelle weiter geschoben.  Die folgende Tabelle zeigt den Sachverhalt der Verschiebung anschaulich. Dabei sind die Informationen, d.h. die Werte 1 oder 0, die an D gelegt werden durch die Variablen a3, a2, a1 und a0 ersetzt. Wichtig dabei ist, dass man zuerst die Daten f\u00fcr a0 eingeben muss, dann die f\u00fcr a1 usw., damit am Ende die Datenreihe a3a2a1a0 erreicht wird. Ein X in der Tabelle bedeutet, dass der Wert an dieser Stelle beliebig ist.     t  D  Q3  Q2  Q1  Q0      0  D=a0  X  X  X  X    1  D=a1  a0  X  X  X    2  D=a2  a1  a0  X  X    3  D=a3  a2  a1  a0  X    4  X  a3  a2  a1  a0     Eine weitere M\u00f6glichkeit der Eingabe der 4 Daten ist durch die M\u00f6glichkeit des Setzens gegeben. Die Daten k\u00f6nnen n\u00e4mlich auch durch die Setz- bzw. R\u00fccksetzeing\u00e4nge eingegeben werden, soweit diese vorhanden sind. Dabei ist ja, wie bekannt, kein Takt n\u00f6tig.  Falls die R\u00fccksetzeing\u00e4nge bei einer \u201cTaktsetzung\u201c (also einer Registrierung der Daten \u00fcber die J- und K-Eing\u00e4nge) miteinander verbunden sind, kann damit das ganze Register gel\u00f6scht werden. Dies ist von gro\u00dfem Vorteil bei einem Ringschieberegister, das folgend abgebildet ist.   Bei diesem Ringschieberegister ist der Ausgang Q0 mit dem Dateneingang D verbunden. Die Daten werden also in einem Ring weitergeschoben. Dadurch bleiben die einmal gespeicherten Werte die ganze Zeit \u00fcber gespeichert. Bei einem normalen Schieberegister m\u00fcsste man st\u00e4ndig bei D neue Daten eingeben, w\u00e4hrend beim Ringschieberegister die einmal gespeicherten Bits erhalten bleiben und nur ihren Platz wechseln. Die Registrierung der Daten bei einem solchen Ringschieberegister erfolgt zweckm\u00e4\u00dfigerweise \u00fcber die Setz- bzw. R\u00fccksetzeing\u00e4nge. Es ist aber auch eine Registrierung \u00fcber die J- und K-Eing\u00e4nge m\u00f6glich. Nur muss in diesem Fall f\u00fcr die Zeit der Dateneingabe die Verbindung zwischen Q0 und R unterbrochen werden, da Ausg\u00e4nge generell nicht zusammengeschaltet werden d\u00fcrfen. Diese Trennung kann z.B. \u00fcber eine Verkn\u00fcpfungs\u00adschaltung geschehen.  Um eine Vereinfachung der Schaltung zu erreichen, hat man f\u00fcr das Schieberegister ein Schaltsymbol entworfen, ebenso f\u00fcr das Ring\u00adschieberegister.   An den Takteingang T wird der Takt angelegt. Die Daten werden \u00fcber den Dateneingang D in die Register a3, a2, a1 und a0 geschoben und k\u00f6nnen an den Ausg\u00e4ngen Q3, Q2, Q1 und Q0 bzw. \u00acQ0 abgegriffen werden. Mit dem R\u00fccksetzeingang R kann das gesamte Register gel\u00f6scht werden.", 
            "title": "Schieberegister"
        }, 
        {
            "location": "/part90/README/", 
            "text": "Volladdierer\n\n\nEin Volladdierer ist eine Schaltung, die zwei Dualzahlen zusammenz\u00e4hlt. Dabei beginnt er bei der letzten Stelle, genau so, wie eine Addition \u201cvon Hand\u201c ausgef\u00fchrt wird. Hier ein kleines Beispiel:\n\n\nDie Dualzahlen \na3a2a1a0\n und \nb3b2b1b0\n sollen addiert werden.\n\n\n \n\n\nDie Dualzahlen werden untereinander geschrieben. Danach wird die Summe aus a0 + b0 gebildet und der \u00dcbertrag \u00dc1 unter a1 und b1 geschrieben. So l\u00e4uft die Addition weiter bis zum \u00dcbertrag \u00dc4, der vor die Summen S3 S2 S1 S0 gesetzt wird.\n\n\nDabei kann der Volladdierer (VA) nur zwei einstellige Dualzahlen addieren, wodurch ein kleiner Kunstgriff n\u00f6tig wird um gr\u00f6\u00dfere Dualzahlen zu addieren. Doch dazu sp\u00e4ter mehr.\n\n\nZuerst stellt sich die Frage: Wie werden Dualzahlen eigentlich addiert? Dabei gelten nat\u00fcrlich genau wie bei der Addition im Dezimalsystem auch bestimmte Regeln. Diese sind in der Logik-Tafel abgebildet. Dabei stellt A eine zu addierende Variable dar, B die andere. Diese beiden Werte A und B werden also zu der Summe S und dem \u00dcbertrag \u00dc zusammengefasst.\n\n\n\n\n\n\n\n\nA\n\n\nB\n\n\nS\n\n\n\u00dc\n\n\n\n\n\n\n\n\n\n\n0\n\n\n0\n\n\n0\n\n\n0\n\n\n\n\n\n\n0\n\n\n1\n\n\n1\n\n\n0\n\n\n\n\n\n\n1\n\n\n0\n\n\n1\n\n\n0\n\n\n\n\n\n\n1\n\n\n1\n\n\n0\n\n\n1\n\n\n\n\n\n\n\n\nEin Volladdierer besteht eigentlich aus zwei Halbaddierern, die zwei einstellige Dualzahlen addieren k\u00f6nnen, jedoch ohne \u00dcbertrag. Durch die Zusammenschaltung dieser beiden Halbaddierer ist es m\u00f6glich, eine Summe samt \u00dcbertrag zu bilden. Da die Volladdierer aber als fertige ICs angeboten werden, empfiehlt es sich, diese zu verwenden.\n\n\nDoch nun zu dem vorher angesprochenen Problem. Wie sieht eine Volladdierer-Schaltung aus, mit der man zwei vierstellige Dualzahlen summieren kann?\n\n\nBei diesem Problem hilft uns wiederum das Schieberegister. Wenn man die Register mit den schon gespeicherten Daten an einen VA in der angegebenen Weise anschliesst, so stehen pro Taktimpuls immer nur zwei Werte der beiden Dualzahlen zur Addition zur Verf\u00fcgung. Es beginnt mit den beiden Werten a0 und b0. Diese werden nun in den VA eingegeben, der sie addiert. Am Ausgang S steht dann die Summe dieser beiden Zahlen und am Ausgang \u00dc der \u00dcbertrag. Bei einem erneuten Taktimpuls gelangen nun die beiden Dualwerte a1 und b1, die ja nach dem letzten Taktimpuls den Platz von a0 und b0 eingenommen haben, an den VA.\n\n\nDas JK-Flipflop unterhalb der Schieberegister, das vor diesem Taktimpuls den Wert \u00dc1 am Eingang hatte, hat nun den Wert \u00dc1 am Ausgang Q. Dieser Ausgang Q ist nun mit einem weiteren Eingang C des VA verbunden. Es liegen also an den Eing\u00e4ngen des Volladdierers die Werte a1 (an A), b1 (an B) und \u00dc1 an C. Diese werden wiederum addiert und erscheinen als Summe S und als \u00dcbertrag \u00dc an dessen Ausg\u00e4ngen.\n\n\nZuvor wurde jedoch der Ausgang S des VA mit dem J-Eingang des Serienaddierers verbunden. Nachdem nun die Summe a0 + b0 gebildet wurde und ein erneuter Taktimpuls die Werte a3, a2 und a1 um eine Stelle weiter nach rechts geschoben hat (ebenso die Werte b3, b2 und b1), sind in den Schieberegistern folgende Werte gespeichert.\n\n\nRegister A: X,  a3, a2, a1\nRegister B: S0, b3, b2, b1\n\n\n\nIn dem JK-Flipflop befindet sich der \u00dcbertrag \u00dc1.\n\n\nNun tritt die erneute Addition der Variablen an A, B und C des VA auf. Es wird also die Summe a1 + b1 + \u00dc1 gebildet. Dabei wird die Summe S1 gebildet, die wiederum am J-Eingang des unteren Schieberegisters anliegt und bei einem erneuten Taktimpuls als Information aufgenommen wird. Der \u00dcbertrag \u00dc2, der bei der Addition entsteht und an den J-Eingang des Flipflops gelegt wird, wird auch von diesem beim n\u00e4chsten Impuls aufgenommen und erscheint dann am Ausgang Q um von dort bei einer erneuten Addition \u00fcbernommen zu werden.\n\n\nEs befinden sich also jetzt folgende Werte in den Registern:\n\n\nRegister A: X,   X, a3, a2\nRegister B: S1, S0, b3, b2\n\n\n\nIn dem JK-Flipflop befindet sich der \u00dcbertrag \u00dc2.\n\n\nBei einem erneuten Taktimpuls wird die Summe der Werte a2, b2 und \u00dc2 gebildet. Es erscheint dann am Ausgang S des VA die gebildete Summe S2 und der \u00dcbertrag \u00dc3.\n\n\nDiese Art der Addition wird so weit fortgesetzt bis s\u00e4mtliche Variablen addiert sind. Nachdem die letzte Summierung geschehen ist und die letzte Summe in dem unteren Schieberegister abgespeichert wurde, sind die Werte wie folgt in den Registern:\n\n\nRegister A: X,   X,  X,  X\nRegister B: S3, S2, S1, S0\n\n\n\nIn dem JK-Flipflop befindet sich der \u00dcbertrag \u00dc4.\n\n\nDer \u00dcbertrag \u00dc4 kann nun aus dem JK-Flipflop entnommen werden und vor die Summe S3, S2, S1, S0 gesetzt werden. Der Sachverhalt der Verschiebung innerhalb des Registers und die Addition der einzelnen Variablen zu einer Summe S und dem \u00dcbertrag \u00dc ist in der folgenden Tabelle noch einmal zusammengefasst.\n\n\nSchieberegister A\n\n\n\n\n\n\n\n\nt\n\n\nStelle 3\n\n\nStelle 2\n\n\nStelle 1\n\n\nStelle 0\n\n\n\n\n\n\n\n\n\n\n0\n\n\na3\n\n\na2\n\n\na1\n\n\na0\n\n\n\n\n\n\n1\n\n\nx\n\n\na3\n\n\na2\n\n\na1\n\n\n\n\n\n\n2\n\n\nx\n\n\nx\n\n\na3\n\n\na2\n\n\n\n\n\n\n3\n\n\nx\n\n\nx\n\n\nx\n\n\na3\n\n\n\n\n\n\n4\n\n\nx\n\n\nx\n\n\nx\n\n\nx\n\n\n\n\n\n\n\n\nSchieberegister B\n\n\n\n\n\n\n\n\nt\n\n\nStelle 3\n\n\nStelle 2\n\n\nStelle 1\n\n\nStelle 0\n\n\n\n\n\n\n\n\n\n\n0\n\n\nb3\n\n\nb2\n\n\nb1\n\n\nb0\n\n\n\n\n\n\n1\n\n\nS0\n\n\nb3\n\n\nb2\n\n\nb1\n\n\n\n\n\n\n2\n\n\nS1\n\n\nS0\n\n\nb3\n\n\nb2\n\n\n\n\n\n\n3\n\n\nS2\n\n\nS1\n\n\nS0\n\n\nb3\n\n\n\n\n\n\n4\n\n\nS3\n\n\nS2\n\n\nS1\n\n\nS0\n\n\n\n\n\n\n\n\nJK-FlipFlop\n\n\n\n\n\n\n\n\nt\n\n\nStelle 3\n\n\n\n\n\n\n\n\n\n\n0\n\n\nX\n\n\n\n\n\n\n1\n\n\n\u00dc1\n\n\n\n\n\n\n2\n\n\n\u00dc2\n\n\n\n\n\n\n3\n\n\n\u00dc3\n\n\n\n\n\n\n4\n\n\n\u00dc4\n\n\n\n\n\n\n\n\nDas obere Schieberegister A, das untere B, das JK-Flipflop und der Volladdierer bilden zusammen eine Einheit. Da diese Schaltung mehrere Variablen, also eine \u201cSerie von Bits\u201c, addieren kann, nennt man diese Schaltung auch einen Serienaddierer.\n\n\n\n\nDer Takt T, der an den beiden Schieberegistern und dem Flipflop liegt muss an den Eingang T angelegt werden. Weiterhin m\u00fcssen die dualen Zahlen a3a2a1a0 und b3b2b1b0 \u00fcber die Setz- und R\u00fccksetzeing\u00e4nge in die Register geladen werden. Diese Eing\u00e4nge sind hier der \u00dcbersicht wegen nicht eingezeichnet.\nWenn die Schaltung aufgebaut und in Betrieb genommen wird, empfiehlt es sich zuerst Einzelimpulse an den Takteingang T zu legen. So kann die Schaltung Schritt f\u00fcr Schritt beobachtet  und kontrolliert werden. Danach ist ein Betrieb mit h\u00f6herer Taktfrequenz m\u00f6glich.", 
            "title": "Volladdierer"
        }, 
        {
            "location": "/part90/README/#volladdierer", 
            "text": "Ein Volladdierer ist eine Schaltung, die zwei Dualzahlen zusammenz\u00e4hlt. Dabei beginnt er bei der letzten Stelle, genau so, wie eine Addition \u201cvon Hand\u201c ausgef\u00fchrt wird. Hier ein kleines Beispiel:  Die Dualzahlen  a3a2a1a0  und  b3b2b1b0  sollen addiert werden.     Die Dualzahlen werden untereinander geschrieben. Danach wird die Summe aus a0 + b0 gebildet und der \u00dcbertrag \u00dc1 unter a1 und b1 geschrieben. So l\u00e4uft die Addition weiter bis zum \u00dcbertrag \u00dc4, der vor die Summen S3 S2 S1 S0 gesetzt wird.  Dabei kann der Volladdierer (VA) nur zwei einstellige Dualzahlen addieren, wodurch ein kleiner Kunstgriff n\u00f6tig wird um gr\u00f6\u00dfere Dualzahlen zu addieren. Doch dazu sp\u00e4ter mehr.  Zuerst stellt sich die Frage: Wie werden Dualzahlen eigentlich addiert? Dabei gelten nat\u00fcrlich genau wie bei der Addition im Dezimalsystem auch bestimmte Regeln. Diese sind in der Logik-Tafel abgebildet. Dabei stellt A eine zu addierende Variable dar, B die andere. Diese beiden Werte A und B werden also zu der Summe S und dem \u00dcbertrag \u00dc zusammengefasst.     A  B  S  \u00dc      0  0  0  0    0  1  1  0    1  0  1  0    1  1  0  1     Ein Volladdierer besteht eigentlich aus zwei Halbaddierern, die zwei einstellige Dualzahlen addieren k\u00f6nnen, jedoch ohne \u00dcbertrag. Durch die Zusammenschaltung dieser beiden Halbaddierer ist es m\u00f6glich, eine Summe samt \u00dcbertrag zu bilden. Da die Volladdierer aber als fertige ICs angeboten werden, empfiehlt es sich, diese zu verwenden.  Doch nun zu dem vorher angesprochenen Problem. Wie sieht eine Volladdierer-Schaltung aus, mit der man zwei vierstellige Dualzahlen summieren kann?  Bei diesem Problem hilft uns wiederum das Schieberegister. Wenn man die Register mit den schon gespeicherten Daten an einen VA in der angegebenen Weise anschliesst, so stehen pro Taktimpuls immer nur zwei Werte der beiden Dualzahlen zur Addition zur Verf\u00fcgung. Es beginnt mit den beiden Werten a0 und b0. Diese werden nun in den VA eingegeben, der sie addiert. Am Ausgang S steht dann die Summe dieser beiden Zahlen und am Ausgang \u00dc der \u00dcbertrag. Bei einem erneuten Taktimpuls gelangen nun die beiden Dualwerte a1 und b1, die ja nach dem letzten Taktimpuls den Platz von a0 und b0 eingenommen haben, an den VA.  Das JK-Flipflop unterhalb der Schieberegister, das vor diesem Taktimpuls den Wert \u00dc1 am Eingang hatte, hat nun den Wert \u00dc1 am Ausgang Q. Dieser Ausgang Q ist nun mit einem weiteren Eingang C des VA verbunden. Es liegen also an den Eing\u00e4ngen des Volladdierers die Werte a1 (an A), b1 (an B) und \u00dc1 an C. Diese werden wiederum addiert und erscheinen als Summe S und als \u00dcbertrag \u00dc an dessen Ausg\u00e4ngen.  Zuvor wurde jedoch der Ausgang S des VA mit dem J-Eingang des Serienaddierers verbunden. Nachdem nun die Summe a0 + b0 gebildet wurde und ein erneuter Taktimpuls die Werte a3, a2 und a1 um eine Stelle weiter nach rechts geschoben hat (ebenso die Werte b3, b2 und b1), sind in den Schieberegistern folgende Werte gespeichert.  Register A: X,  a3, a2, a1\nRegister B: S0, b3, b2, b1  In dem JK-Flipflop befindet sich der \u00dcbertrag \u00dc1.  Nun tritt die erneute Addition der Variablen an A, B und C des VA auf. Es wird also die Summe a1 + b1 + \u00dc1 gebildet. Dabei wird die Summe S1 gebildet, die wiederum am J-Eingang des unteren Schieberegisters anliegt und bei einem erneuten Taktimpuls als Information aufgenommen wird. Der \u00dcbertrag \u00dc2, der bei der Addition entsteht und an den J-Eingang des Flipflops gelegt wird, wird auch von diesem beim n\u00e4chsten Impuls aufgenommen und erscheint dann am Ausgang Q um von dort bei einer erneuten Addition \u00fcbernommen zu werden.  Es befinden sich also jetzt folgende Werte in den Registern:  Register A: X,   X, a3, a2\nRegister B: S1, S0, b3, b2  In dem JK-Flipflop befindet sich der \u00dcbertrag \u00dc2.  Bei einem erneuten Taktimpuls wird die Summe der Werte a2, b2 und \u00dc2 gebildet. Es erscheint dann am Ausgang S des VA die gebildete Summe S2 und der \u00dcbertrag \u00dc3.  Diese Art der Addition wird so weit fortgesetzt bis s\u00e4mtliche Variablen addiert sind. Nachdem die letzte Summierung geschehen ist und die letzte Summe in dem unteren Schieberegister abgespeichert wurde, sind die Werte wie folgt in den Registern:  Register A: X,   X,  X,  X\nRegister B: S3, S2, S1, S0  In dem JK-Flipflop befindet sich der \u00dcbertrag \u00dc4.  Der \u00dcbertrag \u00dc4 kann nun aus dem JK-Flipflop entnommen werden und vor die Summe S3, S2, S1, S0 gesetzt werden. Der Sachverhalt der Verschiebung innerhalb des Registers und die Addition der einzelnen Variablen zu einer Summe S und dem \u00dcbertrag \u00dc ist in der folgenden Tabelle noch einmal zusammengefasst.  Schieberegister A     t  Stelle 3  Stelle 2  Stelle 1  Stelle 0      0  a3  a2  a1  a0    1  x  a3  a2  a1    2  x  x  a3  a2    3  x  x  x  a3    4  x  x  x  x     Schieberegister B     t  Stelle 3  Stelle 2  Stelle 1  Stelle 0      0  b3  b2  b1  b0    1  S0  b3  b2  b1    2  S1  S0  b3  b2    3  S2  S1  S0  b3    4  S3  S2  S1  S0     JK-FlipFlop     t  Stelle 3      0  X    1  \u00dc1    2  \u00dc2    3  \u00dc3    4  \u00dc4     Das obere Schieberegister A, das untere B, das JK-Flipflop und der Volladdierer bilden zusammen eine Einheit. Da diese Schaltung mehrere Variablen, also eine \u201cSerie von Bits\u201c, addieren kann, nennt man diese Schaltung auch einen Serienaddierer.   Der Takt T, der an den beiden Schieberegistern und dem Flipflop liegt muss an den Eingang T angelegt werden. Weiterhin m\u00fcssen die dualen Zahlen a3a2a1a0 und b3b2b1b0 \u00fcber die Setz- und R\u00fccksetzeing\u00e4nge in die Register geladen werden. Diese Eing\u00e4nge sind hier der \u00dcbersicht wegen nicht eingezeichnet.\nWenn die Schaltung aufgebaut und in Betrieb genommen wird, empfiehlt es sich zuerst Einzelimpulse an den Takteingang T zu legen. So kann die Schaltung Schritt f\u00fcr Schritt beobachtet  und kontrolliert werden. Danach ist ein Betrieb mit h\u00f6herer Taktfrequenz m\u00f6glich.", 
            "title": "Volladdierer"
        }
    ]
}