[Project]
Current Flow=Multivendor
VCS=0
version=4
Current Config=compile
[Configurations]
compile=TDA_1819
[Library]
TDA_1819=.\TDA_1819\TDA_1819.lib
[Settings]
AccessRead=0
AccessReadWrite=0
AccessACCB=0
AccessACCR=0
AccessReadWriteSLP=0
AccessReadTopLevel=1
DisableC=1
ENABLE_ADV_DATAFLOW=0
FLOW_TYPE=HDL
LANGUAGE=VHDL
REFRESH_FLOW=1
FLOWTOOLS=ONLY_IMPL
ON_SERVERFARM_SYNTH=0
ON_SERVERFARM_IMPL=0
ON_SERVERFARM_SIM=0
DVM_DISPLAY=NO
NoTimingChecks=0
NoTchkMsg=0
EnableXtrace=0
SplitNetVectors=0
RetvalMemorySize=32
StackMemorySize=32
resolution=1 ns
VsimAdditionalOptions=
[LocalVerilogSets]
EnableSLP=1
EnableDebug=0
[LocalVhdlSets]
CompileWithDebug=0
NetlistCompilation=1
EnableVHDL93Key=0
EnableVHDL2002Key=1
EnableVHDL2008Key=0
DisableVHDL87Key=0
Syntax RelaxLRM=0
MaxErrorsKey=100
OptimizationLevel=3
DisableRangeChecks=0
ProtectLevel=0
IncrementalCompilation=0
AdditionalOptions=
[$LibMap$]
TDA_1819=.
Active_lib=
[IMPLEMENTATION]
UCF=
[Groups]
Packages=1
Usuario=1
Usuario\PC=1
Usuario\PC\1. Ensamblador=1
Usuario\PC\2. CPU=1
Usuario\PC\2. CPU\1. UI=1
Usuario\PC\2. CPU\1. UI\1. Máquina de Estados=1
Usuario\PC\2. CPU\1. UI\2. Registros FP=1
Usuario\PC\2. CPU\2. Etapas=1
Usuario\PC\2. CPU\2. Etapas\1. Fetch=1
Usuario\PC\2. CPU\2. Etapas\2. Decode=1
Usuario\PC\2. CPU\2. Etapas\3. Execute=1
Usuario\PC\2. CPU\2. Etapas\3. Execute\1. ALU=1
Usuario\PC\2. CPU\2. Etapas\3. Execute\2. FPU=1
Usuario\PC\2. CPU\2. Etapas\4. Memory Access=1
Usuario\PC\2. CPU\2. Etapas\5. Writeback=1
Usuario\PC\2. CPU\3. Pipeline_Registros=1
Usuario\PC\2. CPU\4. Atascos=1
Usuario\PC\2. CPU\4. Atascos\1. Estructurales=1
Usuario\PC\2. CPU\4. Atascos\2. Datos=1
Usuario\PC\2. CPU\5. CPU_Admin=1
Usuario\PC\2. CPU\6. Reloj=1
Usuario\PC\2. CPU\7. Registros=1
Usuario\PC\3. Buses_Admin=1
Usuario\PC\4. Memoria=1
[SpecTracer]
WindowVisible=0
[HierarchyViewer]
HierarchyInformation=usuario|USUARIO_ARCHITECTURE|0
ShowHide=ShowTopLevel
Selected=
[Files]
Packages/const_reloj.vhd=-1
Packages/tipos_cpu.vhd=-1
Packages/tipos_memoria.vhd=-1
Packages/const_memoria.vhd=-1
Packages/const_registros.vhd=-1
Packages/const_flags.vhd=-1
Packages/const_buses.vhd=-1
Packages/const_cpu.vhd=-1
Packages/tipos_ensamblador.vhd=-1
Packages/repert_cpu.vhd=-1
Packages/tipos_ascii.vhd=-1
Packages/const_ascii.vhd=-1
Packages/func_ensamblador.vhd=-1
Packages/const_ensamblador.vhd=-1
Usuario/usuario.vhd=-1
Usuario\PC/pc.vhd=-1
Usuario\PC\1. Ensamblador/ensamblador.vhd=-1
Usuario\PC\2. CPU/cpu.vhd=-1
Usuario\PC\2. CPU\1. UI/ui.vhd=-1
Usuario\PC\2. CPU\1. UI\1. Máquina de Estados/states_machine.vhd=-1
Usuario\PC\2. CPU\1. UI\2. Registros FP/registros_fp.vhd=-1
Usuario\PC\2. CPU\2. Etapas/etapas.vhd=-1
Usuario\PC\2. CPU\2. Etapas\1. Fetch/fetch.vhd=-1
Usuario\PC\2. CPU\2. Etapas\2. Decode/decode.vhd=-1
Usuario\PC\2. CPU\2. Etapas\3. Execute/execute.vhd=-1
Usuario\PC\2. CPU\2. Etapas\3. Execute\1. ALU/execute_alu.vhd=-1
Usuario\PC\2. CPU\2. Etapas\3. Execute\2. FPU/execute_fpu.vhd=-1
Usuario\PC\2. CPU\2. Etapas\4. Memory Access/memory_access.vhd=-1
Usuario\PC\2. CPU\2. Etapas\5. Writeback/writeback.vhd=-1
Usuario\PC\2. CPU\3. Pipeline_Registros/pipeline_registros.vhd=-1
Usuario\PC\2. CPU\4. Atascos/atascos.vhd=-1
Usuario\PC\2. CPU\4. Atascos\1. Estructurales/str_detector.vhd=-1
Usuario\PC\2. CPU\4. Atascos\2. Datos/raw_waw_detector.vhd=-1
Usuario\PC\2. CPU\5. CPU_Admin/cpu_admin.vhd=-1
Usuario\PC\2. CPU\6. Reloj/reloj.vhd=-1
Usuario\PC\2. CPU\7. Registros/registros.vhd=-1
Usuario\PC\3. Buses_Admin/buses_admin.vhd=-1
Usuario\PC\4. Memoria/memoria.vhd=-1
[Files.Data]
.\src\Packages\const_reloj.vhd=VHDL Source Code
.\src\Packages\tipos_cpu.vhd=VHDL Source Code
.\src\Packages\tipos_memoria.vhd=VHDL Source Code
.\src\Packages\const_memoria.vhd=VHDL Source Code
.\src\Packages\const_registros.vhd=VHDL Source Code
.\src\Packages\const_flags.vhd=VHDL Source Code
.\src\Packages\const_buses.vhd=VHDL Source Code
.\src\Packages\const_cpu.vhd=VHDL Source Code
.\src\Packages\tipos_ensamblador.vhd=VHDL Source Code
.\src\Packages\repert_cpu.vhd=VHDL Source Code
.\src\Packages\tipos_ascii.vhd=VHDL Source Code
.\src\Packages\const_ascii.vhd=VHDL Source Code
.\src\Packages\func_ensamblador.vhd=VHDL Source Code
.\src\Packages\const_ensamblador.vhd=VHDL Source Code
.\src\Usuario\usuario.vhd=VHDL Source Code
.\src\Usuario\PC\pc.vhd=VHDL Source Code
.\src\Usuario\PC\1. Ensamblador\ensamblador.vhd=VHDL Source Code
.\src\Usuario\PC\2. CPU\cpu.vhd=VHDL Source Code
.\src\Usuario\PC\2. CPU\1. UI\ui.vhd=VHDL Source Code
.\src\Usuario\PC\2. CPU\1. UI\1. Máquina de Estados\states_machine.vhd=VHDL Source Code
.\src\Usuario\PC\2. CPU\1. UI\2. Registros FP\registros_fp.vhd=VHDL Source Code
.\src\Usuario\PC\2. CPU\2. Etapas\etapas.vhd=VHDL Source Code
.\src\Usuario\PC\2. CPU\2. Etapas\1. Fetch\fetch.vhd=VHDL Source Code
.\src\Usuario\PC\2. CPU\2. Etapas\2. Decode\decode.vhd=VHDL Source Code
.\src\Usuario\PC\2. CPU\2. Etapas\3. Execute\execute.vhd=VHDL Source Code
.\src\Usuario\PC\2. CPU\2. Etapas\3. Execute\1. ALU\execute_alu.vhd=VHDL Source Code
.\src\Usuario\PC\2. CPU\2. Etapas\3. Execute\2. FPU\execute_fpu.vhd=VHDL Source Code
.\src\Usuario\PC\2. CPU\2. Etapas\4. Memory Access\memory_access.vhd=VHDL Source Code
.\src\Usuario\PC\2. CPU\2. Etapas\5. Writeback\writeback.vhd=VHDL Source Code
.\src\Usuario\PC\2. CPU\3. Pipeline_Registros\pipeline_registros.vhd=VHDL Source Code
.\src\Usuario\PC\2. CPU\4. Atascos\atascos.vhd=VHDL Source Code
.\src\Usuario\PC\2. CPU\4. Atascos\1. Estructurales\str_detector.vhd=VHDL Source Code
.\src\Usuario\PC\2. CPU\4. Atascos\2. Datos\raw_waw_detector.vhd=VHDL Source Code
.\src\Usuario\PC\2. CPU\5. CPU_Admin\cpu_admin.vhd=VHDL Source Code
.\src\Usuario\PC\2. CPU\6. Reloj\reloj.vhd=VHDL Source Code
.\src\Usuario\PC\2. CPU\7. Registros\registros.vhd=VHDL Source Code
.\src\Usuario\PC\3. Buses_Admin\buses_admin.vhd=VHDL Source Code
.\src\Usuario\PC\4. Memoria\memoria.vhd=VHDL Source Code
[folders]
name0=ALINT-PRO Workspaces
directory0=C:\Users\Taci\Documents\UNLP\TDA\TP10\My_Designs\TDA_1819\TDA_1819\
extension0=alintws
name1=Coverage Databases
directory1=C:\Users\Taci\Documents\UNLP\TDA\TP10\My_Designs\TDA_1819\TDA_1819\
extension1=acdb
name2=Dll Libraries
directory2=C:\Users\Taci\Documents\UNLP\TDA\TP10\My_Designs\TDA_1819\TDA_1819\
extension2=dll
name3=Event Lists
directory3=C:\Users\Taci\Documents\UNLP\TDA\TP10\My_Designs\TDA_1819\TDA_1819\
extension3=lst
name4=HTML Files
directory4=C:\Users\Taci\Documents\UNLP\TDA\TP10\My_Designs\TDA_1819\TDA_1819\
extension4=htm;html
name5=Log Files
directory5=C:\Users\Taci\Documents\UNLP\TDA\TP10\My_Designs\TDA_1819\TDA_1819\
extension5=log;htm;xml;txt
name6=Matlab/Simulink Files
directory6=C:\Users\Taci\Documents\UNLP\TDA\TP10\My_Designs\TDA_1819\
extension6=m;mdl;slx
name7=Memory Files
directory7=C:\Users\Taci\Documents\UNLP\TDA\TP10\My_Designs\TDA_1819\TDA_1819\
extension7=mem;mif;hex
name8=PDF Files
directory8=C:\Users\Taci\Documents\UNLP\TDA\TP10\My_Designs\TDA_1819\TDA_1819\
extension8=pdf
name9=Profiler Databases
directory9=C:\Users\Taci\Documents\UNLP\TDA\TP10\My_Designs\TDA_1819\TDA_1819\
extension9=tbp
name10=Script Files
directory10=C:\Users\Taci\Documents\UNLP\TDA\TP10\My_Designs\TDA_1819\TDA_1819\
extension10=do;tcl;pl
name11=Waveform Files
directory11=C:\Users\Taci\Documents\UNLP\TDA\TP10\My_Designs\TDA_1819\TDA_1819\
extension11=asdb;awc;asdbc;asdbe
