Timing Analyzer report for ROM_DEMO
Thu May 23 15:45:19 2024
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:inst1|clkOut'
 14. Slow 1200mV 85C Model Hold: 'ClkDividerN:inst1|clkOut'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:inst1|clkOut'
 25. Slow 1200mV 0C Model Hold: 'ClkDividerN:inst1|clkOut'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:inst1|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:inst1|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Output Ports
 51. Unconstrained Output Ports
 52. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; ROM_DEMO                                               ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.4%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; ClkDividerN:inst1|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:inst1|clkOut } ;
; CLOCK_50                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                 ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                      ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 253.87 MHz ; 250.0 MHz       ; CLOCK_50                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 829.88 MHz ; 437.64 MHz      ; ClkDividerN:inst1|clkOut ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -2.939 ; -71.379       ;
; ClkDividerN:inst1|clkOut ; -0.205 ; -0.409        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary               ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst1|clkOut ; 0.405 ; 0.000         ;
; CLOCK_50                 ; 0.425 ; 0.000         ;
+--------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -37.695       ;
; ClkDividerN:inst1|clkOut ; -1.285 ; -5.140        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.939 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.858      ;
; -2.939 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.858      ;
; -2.939 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.858      ;
; -2.939 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.858      ;
; -2.939 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.858      ;
; -2.939 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.858      ;
; -2.939 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.858      ;
; -2.919 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.406      ;
; -2.919 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.406      ;
; -2.919 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.406      ;
; -2.919 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.406      ;
; -2.919 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.406      ;
; -2.919 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.406      ;
; -2.919 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.406      ;
; -2.842 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.761      ;
; -2.842 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.761      ;
; -2.842 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.761      ;
; -2.842 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.761      ;
; -2.842 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.761      ;
; -2.842 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.761      ;
; -2.842 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.761      ;
; -2.841 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.328      ;
; -2.841 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.328      ;
; -2.841 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.328      ;
; -2.841 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.328      ;
; -2.841 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.328      ;
; -2.841 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.328      ;
; -2.841 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.328      ;
; -2.839 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.326      ;
; -2.839 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.326      ;
; -2.839 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.326      ;
; -2.839 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.326      ;
; -2.839 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.326      ;
; -2.839 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.326      ;
; -2.839 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.326      ;
; -2.751 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.238      ;
; -2.751 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.238      ;
; -2.751 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.238      ;
; -2.751 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.238      ;
; -2.751 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.238      ;
; -2.751 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.238      ;
; -2.751 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.238      ;
; -2.744 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.663      ;
; -2.744 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.663      ;
; -2.744 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.663      ;
; -2.744 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.663      ;
; -2.744 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.663      ;
; -2.744 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.663      ;
; -2.744 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.663      ;
; -2.737 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.654      ;
; -2.737 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.654      ;
; -2.737 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.654      ;
; -2.737 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.654      ;
; -2.737 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.654      ;
; -2.737 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.654      ;
; -2.737 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.654      ;
; -2.736 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.223      ;
; -2.736 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.223      ;
; -2.736 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.223      ;
; -2.736 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.223      ;
; -2.736 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.223      ;
; -2.736 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.223      ;
; -2.736 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.223      ;
; -2.721 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.642      ;
; -2.721 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.642      ;
; -2.721 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.642      ;
; -2.721 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.642      ;
; -2.721 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.642      ;
; -2.721 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.642      ;
; -2.721 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.642      ;
; -2.717 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.513     ; 3.202      ;
; -2.717 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.513     ; 3.202      ;
; -2.717 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.513     ; 3.202      ;
; -2.717 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.513     ; 3.202      ;
; -2.717 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.513     ; 3.202      ;
; -2.717 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.513     ; 3.202      ;
; -2.717 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.513     ; 3.202      ;
; -2.717 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.206      ;
; -2.717 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.206      ;
; -2.717 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.206      ;
; -2.717 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.206      ;
; -2.717 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.206      ;
; -2.717 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.206      ;
; -2.717 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.206      ;
; -2.675 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.164      ;
; -2.675 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.164      ;
; -2.675 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.164      ;
; -2.675 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.164      ;
; -2.675 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.164      ;
; -2.675 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.164      ;
; -2.675 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.164      ;
; -2.635 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.122      ;
; -2.635 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.122      ;
; -2.635 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.122      ;
; -2.635 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.122      ;
; -2.635 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.122      ;
; -2.635 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.122      ;
; -2.635 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.122      ;
; -2.630 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.549      ;
; -2.630 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.549      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:inst1|clkOut'                                                                                                   ;
+--------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.205 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.078     ; 1.125      ;
; -0.204 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.078     ; 1.124      ;
; -0.180 ; CntUp:inst2|s_cntVal[2] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.078     ; 1.100      ;
; 0.073  ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.078     ; 0.847      ;
; 0.089  ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.078     ; 0.831      ;
; 0.089  ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.078     ; 0.831      ;
; 0.155  ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[0] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.078     ; 0.765      ;
; 0.155  ; CntUp:inst2|s_cntVal[2] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.078     ; 0.765      ;
; 0.155  ; CntUp:inst2|s_cntVal[3] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.078     ; 0.765      ;
; 0.155  ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.078     ; 0.765      ;
+--------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:inst1|clkOut'                                                                                                   ;
+-------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.405 ; CntUp:inst2|s_cntVal[3] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; CntUp:inst2|s_cntVal[2] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.078      ; 0.669      ;
; 0.410 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[0] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.078      ; 0.674      ;
; 0.452 ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.078      ; 0.716      ;
; 0.452 ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.078      ; 0.716      ;
; 0.460 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.078      ; 0.724      ;
; 0.663 ; CntUp:inst2|s_cntVal[2] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.078      ; 0.927      ;
; 0.679 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.078      ; 0.943      ;
; 0.680 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.078      ; 0.944      ;
+-------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.425 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.708      ;
; 0.530 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.227      ;
; 0.530 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.227      ;
; 0.543 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.240      ;
; 0.545 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.242      ;
; 0.551 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.250      ;
; 0.555 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.252      ;
; 0.556 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.255      ;
; 0.626 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.909      ;
; 0.626 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.909      ;
; 0.627 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.910      ;
; 0.628 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.911      ;
; 0.631 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.914      ;
; 0.631 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.914      ;
; 0.640 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.923      ;
; 0.641 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.924      ;
; 0.643 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.908      ;
; 0.643 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.926      ;
; 0.644 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.927      ;
; 0.645 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.910      ;
; 0.645 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.910      ;
; 0.651 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.348      ;
; 0.656 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.353      ;
; 0.657 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.922      ;
; 0.658 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.923      ;
; 0.658 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.923      ;
; 0.659 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.924      ;
; 0.660 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.925      ;
; 0.662 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.361      ;
; 0.662 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.361      ;
; 0.664 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.929      ;
; 0.664 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.361      ;
; 0.667 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.366      ;
; 0.667 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.366      ;
; 0.669 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.366      ;
; 0.671 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.368      ;
; 0.677 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.376      ;
; 0.685 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.382      ;
; 0.705 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.402      ;
; 0.709 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.406      ;
; 0.753 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.450      ;
; 0.777 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.474      ;
; 0.782 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.479      ;
; 0.788 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.487      ;
; 0.788 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.487      ;
; 0.792 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.489      ;
; 0.795 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.492      ;
; 0.797 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.494      ;
; 0.809 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.092      ;
; 0.811 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.508      ;
; 0.820 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.085      ;
; 0.823 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.088      ;
; 0.824 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.089      ;
; 0.827 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.524      ;
; 0.830 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.095      ;
; 0.831 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.528      ;
; 0.836 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.533      ;
; 0.853 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.118      ;
; 0.879 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.576      ;
; 0.901 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.600      ;
; 0.906 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.605      ;
; 0.908 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.605      ;
; 0.916 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.613      ;
; 0.923 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.620      ;
; 0.934 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.633      ;
; 0.942 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.639      ;
; 0.945 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.228      ;
; 0.953 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.236      ;
; 0.957 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.240      ;
; 0.958 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.241      ;
; 0.959 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.242      ;
; 0.962 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.659      ;
; 0.963 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.246      ;
; 0.970 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.253      ;
; 0.970 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.235      ;
; 0.972 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.237      ;
; 0.975 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.240      ;
; 0.975 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.240      ;
; 0.976 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.259      ;
; 0.986 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.251      ;
; 0.991 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.256      ;
; 1.027 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.726      ;
; 1.029 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.726      ;
; 1.044 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.741      ;
; 1.045 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.744      ;
; 1.045 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.744      ;
; 1.058 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.755      ;
; 1.060 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.759      ;
; 1.071 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.354      ;
; 1.077 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.774      ;
; 1.078 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.361      ;
; 1.080 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.363      ;
; 1.083 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.348      ;
; 1.084 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.367      ;
; 1.085 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.368      ;
; 1.088 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.353      ;
; 1.089 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.372      ;
; 1.097 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.380      ;
; 1.098 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.363      ;
; 1.112 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.377      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                       ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 277.09 MHz ; 250.0 MHz       ; CLOCK_50                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 919.96 MHz ; 437.64 MHz      ; ClkDividerN:inst1|clkOut ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -2.609 ; -63.127       ;
; ClkDividerN:inst1|clkOut ; -0.087 ; -0.173        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst1|clkOut ; 0.354 ; 0.000         ;
; CLOCK_50                 ; 0.386 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -37.695       ;
; ClkDividerN:inst1|clkOut ; -1.285 ; -5.140        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.609 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.141      ;
; -2.609 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.141      ;
; -2.609 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.141      ;
; -2.609 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.141      ;
; -2.609 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.141      ;
; -2.609 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.141      ;
; -2.609 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.141      ;
; -2.603 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.531      ;
; -2.603 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.531      ;
; -2.603 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.531      ;
; -2.603 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.531      ;
; -2.603 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.531      ;
; -2.603 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.531      ;
; -2.603 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.531      ;
; -2.562 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.094      ;
; -2.562 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.094      ;
; -2.562 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.094      ;
; -2.562 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.094      ;
; -2.562 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.094      ;
; -2.562 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.094      ;
; -2.562 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.094      ;
; -2.548 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.476      ;
; -2.548 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.476      ;
; -2.548 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.476      ;
; -2.548 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.476      ;
; -2.548 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.476      ;
; -2.548 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.476      ;
; -2.548 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.476      ;
; -2.541 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.073      ;
; -2.541 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.073      ;
; -2.541 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.073      ;
; -2.541 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.073      ;
; -2.541 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.073      ;
; -2.541 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.073      ;
; -2.541 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.073      ;
; -2.478 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.010      ;
; -2.478 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.010      ;
; -2.478 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.010      ;
; -2.478 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.010      ;
; -2.478 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.010      ;
; -2.478 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.010      ;
; -2.478 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.010      ;
; -2.446 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 2.978      ;
; -2.446 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 2.978      ;
; -2.446 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 2.978      ;
; -2.446 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 2.978      ;
; -2.446 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 2.978      ;
; -2.446 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 2.978      ;
; -2.446 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 2.978      ;
; -2.436 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.364      ;
; -2.436 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.364      ;
; -2.436 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.364      ;
; -2.436 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.364      ;
; -2.436 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.364      ;
; -2.436 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.364      ;
; -2.436 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.364      ;
; -2.424 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.349      ;
; -2.424 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.349      ;
; -2.424 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.349      ;
; -2.424 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.349      ;
; -2.424 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.349      ;
; -2.424 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.349      ;
; -2.424 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.349      ;
; -2.404 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.938      ;
; -2.404 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.938      ;
; -2.404 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.938      ;
; -2.404 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.938      ;
; -2.404 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.938      ;
; -2.404 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.938      ;
; -2.404 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.938      ;
; -2.396 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.327      ;
; -2.396 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.327      ;
; -2.396 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.327      ;
; -2.396 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.327      ;
; -2.396 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.327      ;
; -2.396 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.327      ;
; -2.396 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.327      ;
; -2.391 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 2.920      ;
; -2.391 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 2.920      ;
; -2.391 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 2.920      ;
; -2.391 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 2.920      ;
; -2.391 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 2.920      ;
; -2.391 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 2.920      ;
; -2.391 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 2.920      ;
; -2.353 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.887      ;
; -2.353 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.887      ;
; -2.353 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.887      ;
; -2.353 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.887      ;
; -2.353 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.887      ;
; -2.353 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.887      ;
; -2.353 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.887      ;
; -2.352 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 2.884      ;
; -2.352 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 2.884      ;
; -2.352 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 2.884      ;
; -2.352 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 2.884      ;
; -2.352 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 2.884      ;
; -2.352 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 2.884      ;
; -2.352 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 2.884      ;
; -2.351 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.279      ;
; -2.351 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.279      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:inst1|clkOut'                                                                                                    ;
+--------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.087 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.072     ; 1.014      ;
; -0.086 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.072     ; 1.013      ;
; -0.066 ; CntUp:inst2|s_cntVal[2] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.072     ; 0.993      ;
; 0.160  ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.072     ; 0.767      ;
; 0.172  ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.072     ; 0.755      ;
; 0.173  ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.072     ; 0.754      ;
; 0.244  ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[0] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; CntUp:inst2|s_cntVal[2] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; CntUp:inst2|s_cntVal[3] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.072     ; 0.683      ;
+--------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:inst1|clkOut'                                                                                                    ;
+-------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.354 ; CntUp:inst2|s_cntVal[3] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; CntUp:inst2|s_cntVal[2] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[0] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.072      ; 0.608      ;
; 0.407 ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.072      ; 0.650      ;
; 0.407 ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.072      ; 0.650      ;
; 0.414 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.072      ; 0.657      ;
; 0.604 ; CntUp:inst2|s_cntVal[2] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.072      ; 0.847      ;
; 0.618 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.072      ; 0.861      ;
; 0.619 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.072      ; 0.862      ;
+-------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.386 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 0.643      ;
; 0.480 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.119      ;
; 0.480 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.119      ;
; 0.489 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.128      ;
; 0.489 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.130      ;
; 0.491 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.130      ;
; 0.494 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.132      ;
; 0.500 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.141      ;
; 0.571 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.829      ;
; 0.572 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.830      ;
; 0.573 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.831      ;
; 0.574 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.832      ;
; 0.577 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.835      ;
; 0.578 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 0.835      ;
; 0.579 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.218      ;
; 0.586 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.227      ;
; 0.587 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.829      ;
; 0.587 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 0.844      ;
; 0.588 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.227      ;
; 0.588 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 0.845      ;
; 0.589 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.847      ;
; 0.589 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.230      ;
; 0.590 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.832      ;
; 0.590 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.832      ;
; 0.590 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.229      ;
; 0.590 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 0.847      ;
; 0.597 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.238      ;
; 0.599 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.240      ;
; 0.599 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.238      ;
; 0.600 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.241      ;
; 0.601 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.240      ;
; 0.602 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.844      ;
; 0.608 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.850      ;
; 0.614 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.252      ;
; 0.653 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.291      ;
; 0.654 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.292      ;
; 0.689 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.328      ;
; 0.691 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.329      ;
; 0.696 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.337      ;
; 0.699 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.340      ;
; 0.700 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.339      ;
; 0.700 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.339      ;
; 0.709 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.348      ;
; 0.711 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.350      ;
; 0.724 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.362      ;
; 0.726 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.364      ;
; 0.750 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.007      ;
; 0.761 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.003      ;
; 0.761 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.399      ;
; 0.763 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.005      ;
; 0.763 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.005      ;
; 0.764 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.402      ;
; 0.769 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.011      ;
; 0.786 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.028      ;
; 0.797 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.438      ;
; 0.801 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.439      ;
; 0.808 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.447      ;
; 0.808 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.449      ;
; 0.810 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.449      ;
; 0.821 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.460      ;
; 0.827 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.465      ;
; 0.830 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.471      ;
; 0.859 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.117      ;
; 0.861 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.119      ;
; 0.865 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.123      ;
; 0.871 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.129      ;
; 0.871 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.509      ;
; 0.874 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.131      ;
; 0.875 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.117      ;
; 0.876 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.134      ;
; 0.877 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.119      ;
; 0.878 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.135      ;
; 0.886 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.128      ;
; 0.888 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.146      ;
; 0.889 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.131      ;
; 0.889 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.131      ;
; 0.900 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.142      ;
; 0.907 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.548      ;
; 0.909 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.548      ;
; 0.920 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.559      ;
; 0.927 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.568      ;
; 0.930 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.571      ;
; 0.933 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.571      ;
; 0.940 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.581      ;
; 0.947 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.585      ;
; 0.970 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.228      ;
; 0.971 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.229      ;
; 0.973 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.230      ;
; 0.976 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.218      ;
; 0.976 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.233      ;
; 0.981 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.239      ;
; 0.984 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.622      ;
; 0.986 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.244      ;
; 0.987 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.229      ;
; 0.987 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.245      ;
; 0.987 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.229      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -0.895 ; -20.266       ;
; ClkDividerN:inst1|clkOut ; 0.410  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst1|clkOut ; 0.183 ; 0.000         ;
; CLOCK_50                 ; 0.192 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -31.937       ;
; ClkDividerN:inst1|clkOut ; -1.000 ; -4.000        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.895 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.639      ;
; -0.895 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.639      ;
; -0.895 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.639      ;
; -0.895 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.639      ;
; -0.895 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.639      ;
; -0.895 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.639      ;
; -0.895 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.639      ;
; -0.862 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.809      ;
; -0.862 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.809      ;
; -0.862 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.809      ;
; -0.862 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.809      ;
; -0.862 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.809      ;
; -0.862 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.809      ;
; -0.862 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.809      ;
; -0.849 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.593      ;
; -0.849 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.593      ;
; -0.849 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.593      ;
; -0.849 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.593      ;
; -0.849 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.593      ;
; -0.849 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.593      ;
; -0.849 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.593      ;
; -0.843 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.790      ;
; -0.843 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.790      ;
; -0.843 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.790      ;
; -0.843 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.790      ;
; -0.843 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.790      ;
; -0.843 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.790      ;
; -0.843 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.790      ;
; -0.841 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.585      ;
; -0.841 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.585      ;
; -0.841 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.585      ;
; -0.841 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.585      ;
; -0.841 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.585      ;
; -0.841 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.585      ;
; -0.841 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.585      ;
; -0.816 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.560      ;
; -0.816 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.560      ;
; -0.816 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.560      ;
; -0.816 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.560      ;
; -0.816 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.560      ;
; -0.816 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.560      ;
; -0.816 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.560      ;
; -0.788 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.530      ;
; -0.788 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.530      ;
; -0.788 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.530      ;
; -0.788 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.530      ;
; -0.788 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.530      ;
; -0.788 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.530      ;
; -0.788 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.530      ;
; -0.784 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.528      ;
; -0.784 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.528      ;
; -0.784 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.528      ;
; -0.784 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.528      ;
; -0.784 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.528      ;
; -0.784 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.528      ;
; -0.784 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.528      ;
; -0.757 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.704      ;
; -0.757 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.704      ;
; -0.757 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.704      ;
; -0.757 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.704      ;
; -0.757 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.704      ;
; -0.757 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.704      ;
; -0.757 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.704      ;
; -0.757 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.704      ;
; -0.757 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.704      ;
; -0.757 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.704      ;
; -0.757 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.704      ;
; -0.757 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.704      ;
; -0.757 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.704      ;
; -0.757 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.704      ;
; -0.755 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.700      ;
; -0.755 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.700      ;
; -0.755 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.700      ;
; -0.755 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.700      ;
; -0.755 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.700      ;
; -0.755 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.700      ;
; -0.755 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.700      ;
; -0.753 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.700      ;
; -0.753 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.700      ;
; -0.753 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.700      ;
; -0.753 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.700      ;
; -0.753 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.700      ;
; -0.753 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.700      ;
; -0.753 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.700      ;
; -0.753 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.702      ;
; -0.753 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.702      ;
; -0.753 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.702      ;
; -0.753 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.702      ;
; -0.753 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.702      ;
; -0.753 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.702      ;
; -0.753 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.702      ;
; -0.753 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.497      ;
; -0.753 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.497      ;
; -0.753 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.497      ;
; -0.753 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.497      ;
; -0.753 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.497      ;
; -0.753 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.497      ;
; -0.753 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.497      ;
; -0.742 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.484      ;
; -0.742 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.484      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:inst1|clkOut'                                                                                                   ;
+-------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.410 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.040     ; 0.537      ;
; 0.411 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.040     ; 0.536      ;
; 0.422 ; CntUp:inst2|s_cntVal[2] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.040     ; 0.525      ;
; 0.549 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.040     ; 0.398      ;
; 0.557 ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.040     ; 0.390      ;
; 0.557 ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.040     ; 0.390      ;
; 0.588 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[0] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.040     ; 0.359      ;
; 0.588 ; CntUp:inst2|s_cntVal[2] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.040     ; 0.359      ;
; 0.588 ; CntUp:inst2|s_cntVal[3] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.040     ; 0.359      ;
; 0.588 ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.040     ; 0.359      ;
+-------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:inst1|clkOut'                                                                                                    ;
+-------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.183 ; CntUp:inst2|s_cntVal[3] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; CntUp:inst2|s_cntVal[2] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.040      ; 0.307      ;
; 0.190 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[0] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.040      ; 0.314      ;
; 0.205 ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.040      ; 0.329      ;
; 0.205 ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.040      ; 0.329      ;
; 0.210 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.040      ; 0.334      ;
; 0.303 ; CntUp:inst2|s_cntVal[2] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.040      ; 0.427      ;
; 0.311 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.040      ; 0.435      ;
; 0.312 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.040      ; 0.436      ;
+-------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.192 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.325      ;
; 0.241 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.568      ;
; 0.242 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.569      ;
; 0.246 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.573      ;
; 0.254 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.583      ;
; 0.254 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.581      ;
; 0.257 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.586      ;
; 0.257 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.584      ;
; 0.285 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.418      ;
; 0.286 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.419      ;
; 0.286 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.419      ;
; 0.286 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.419      ;
; 0.287 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.420      ;
; 0.287 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.420      ;
; 0.292 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.425      ;
; 0.293 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.426      ;
; 0.293 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.426      ;
; 0.294 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.427      ;
; 0.294 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.418      ;
; 0.295 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.419      ;
; 0.296 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.420      ;
; 0.300 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.424      ;
; 0.301 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.425      ;
; 0.302 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.304 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.631      ;
; 0.305 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.429      ;
; 0.308 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.635      ;
; 0.308 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.637      ;
; 0.309 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.636      ;
; 0.311 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.640      ;
; 0.312 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.639      ;
; 0.313 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.642      ;
; 0.315 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.642      ;
; 0.315 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.642      ;
; 0.316 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.645      ;
; 0.320 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.649      ;
; 0.320 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.647      ;
; 0.326 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.653      ;
; 0.341 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.668      ;
; 0.361 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.494      ;
; 0.369 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.493      ;
; 0.369 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.493      ;
; 0.371 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.698      ;
; 0.372 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.496      ;
; 0.373 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.497      ;
; 0.374 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.701      ;
; 0.374 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.703      ;
; 0.378 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.705      ;
; 0.379 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.708      ;
; 0.381 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.708      ;
; 0.382 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.709      ;
; 0.383 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.507      ;
; 0.383 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.710      ;
; 0.384 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.711      ;
; 0.386 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.713      ;
; 0.392 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.719      ;
; 0.407 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.734      ;
; 0.434 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.763      ;
; 0.435 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.568      ;
; 0.437 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.766      ;
; 0.440 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.767      ;
; 0.441 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.574      ;
; 0.441 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.768      ;
; 0.444 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.577      ;
; 0.444 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.771      ;
; 0.445 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.578      ;
; 0.447 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.580      ;
; 0.448 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.581      ;
; 0.450 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.574      ;
; 0.450 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.777      ;
; 0.451 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.584      ;
; 0.452 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.576      ;
; 0.452 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.779      ;
; 0.454 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.578      ;
; 0.455 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.784      ;
; 0.455 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.588      ;
; 0.455 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.579      ;
; 0.460 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.584      ;
; 0.463 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.587      ;
; 0.500 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.829      ;
; 0.501 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.634      ;
; 0.503 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.830      ;
; 0.504 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.637      ;
; 0.508 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.632      ;
; 0.509 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.838      ;
; 0.510 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.634      ;
; 0.510 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.643      ;
; 0.510 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.837      ;
; 0.511 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.644      ;
; 0.513 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.646      ;
; 0.514 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.647      ;
; 0.514 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.843      ;
; 0.515 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.842      ;
; 0.518 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.651      ;
; 0.520 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.644      ;
; 0.521 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.850      ;
; 0.521 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.645      ;
; 0.521 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.848      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Clock                     ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack          ; -2.939  ; 0.183 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                 ; -2.939  ; 0.192 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:inst1|clkOut ; -0.205  ; 0.183 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS           ; -71.788 ; 0.0   ; 0.0      ; 0.0     ; -42.835             ;
;  CLOCK_50                 ; -71.379 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
;  ClkDividerN:inst1|clkOut ; -0.409  ; 0.000 ; N/A      ; N/A     ; -5.140              ;
+---------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 10       ; 0        ; 0        ; 0        ;
; CLOCK_50                 ; CLOCK_50                 ; 1183     ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 10       ; 0        ; 0        ; 0        ;
; CLOCK_50                 ; CLOCK_50                 ; 1183     ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------+
; Clock Status Summary                                                     ;
+--------------------------+--------------------------+------+-------------+
; Target                   ; Clock                    ; Type ; Status      ;
+--------------------------+--------------------------+------+-------------+
; CLOCK_50                 ; CLOCK_50                 ; Base ; Constrained ;
; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; Base ; Constrained ;
+--------------------------+--------------------------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition
    Info: Processing started: Thu May 23 15:45:18 2024
Info: Command: quartus_sta ROM_DEMO -c ROM_DEMO
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ROM_DEMO.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name ClkDividerN:inst1|clkOut ClkDividerN:inst1|clkOut
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.939
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.939             -71.379 CLOCK_50 
    Info (332119):    -0.205              -0.409 ClkDividerN:inst1|clkOut 
Info (332146): Worst-case hold slack is 0.405
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.405               0.000 ClkDividerN:inst1|clkOut 
    Info (332119):     0.425               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285              -5.140 ClkDividerN:inst1|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.609
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.609             -63.127 CLOCK_50 
    Info (332119):    -0.087              -0.173 ClkDividerN:inst1|clkOut 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 ClkDividerN:inst1|clkOut 
    Info (332119):     0.386               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285              -5.140 ClkDividerN:inst1|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.895
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.895             -20.266 CLOCK_50 
    Info (332119):     0.410               0.000 ClkDividerN:inst1|clkOut 
Info (332146): Worst-case hold slack is 0.183
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.183               0.000 ClkDividerN:inst1|clkOut 
    Info (332119):     0.192               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.937 CLOCK_50 
    Info (332119):    -1.000              -4.000 ClkDividerN:inst1|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4872 megabytes
    Info: Processing ended: Thu May 23 15:45:19 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


