module moore_rising_edge
(
    input logic clk, reset,
    input logic level,
    output logic tick
);

typedef enum {zero, edg, one} state_type;
state_type state_reg, state_next;

always_ff @( posedge clk, posedge reset )
    if (reset)
        state_reg <= 0;
    else
        state_reg <= state_next;

always_comb 
begin
    state_next = state_reg;
    tick = 1'b0;
    case (state_reg)
        zero:
            if (level)
                state_next = edg;
        edg :
        begin
            tick = 1'b1;
            if (level)
                state_next = one;
            else
                state_next = zero;
        end

        one:
            if(~level)
                state_next = zero;
        default: state_next = zero;
    endcase
end


// initial begin
//     $dumpfile("fsm.vcd");
//     $dumpvars;
// end

endmodule


// module mealy_rising_edge
// (
//     input logic clk, reset,
//     input logic level,
//     output logic tick
// );

// typedef enum { zero, one } state_type;
// state_type state_reg, state_next;

// always_ff @( posedge clk, posedge reset )
//     if (reset)
//         state_reg <= 0;
//     else
//         state_reg <= state_next;

// always_comb 
// begin
//     state_next = state_reg;
//     tick = 1'b0;
//     case (state_reg)
//         zero : 
//             if(level)
//             begin
//                 tick =1'b1;
//                 state_next = one;
//             end
//         one :
//             if(~level)
//             state_next = zero;
//         default : state_next = zero;
//     endcase
    
// end

// initial begin
//     $dumpfile("mealy_fsm.vcd");
//     $dumpvars;
// end

// endmodule
