TimeQuest Timing Analyzer report for SPI_Master_MaquinaEstats_MLF
Thu May 14 19:39:07 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_clk'
 13. Slow 1200mV 85C Model Hold: 'i_clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'i_clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'i_clk'
 29. Slow 1200mV 0C Model Hold: 'i_clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'i_clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'i_clk'
 44. Fast 1200mV 0C Model Hold: 'i_clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'i_clk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Progagation Delay
 59. Minimum Progagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; SPI_Master_MaquinaEstats_MLF                                      ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; i_clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 375.66 MHz ; 250.0 MHz       ; i_clk      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; i_clk ; -1.662 ; -50.940            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; i_clk ; 0.386 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; i_clk ; -3.000 ; -68.535                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clk'                                                                                                                                                 ;
+--------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.662 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.583      ;
; -1.662 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.583      ;
; -1.662 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.583      ;
; -1.662 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.583      ;
; -1.662 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.583      ;
; -1.662 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.583      ;
; -1.642 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.563      ;
; -1.642 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.563      ;
; -1.642 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.563      ;
; -1.642 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.563      ;
; -1.642 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.563      ;
; -1.642 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.563      ;
; -1.621 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 2.541      ;
; -1.594 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 2.512      ;
; -1.594 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 2.512      ;
; -1.594 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 2.512      ;
; -1.594 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 2.512      ;
; -1.594 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 2.512      ;
; -1.560 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 2.480      ;
; -1.560 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 2.480      ;
; -1.560 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 2.480      ;
; -1.560 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 2.480      ;
; -1.560 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 2.480      ;
; -1.560 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 2.478      ;
; -1.560 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 2.478      ;
; -1.560 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 2.478      ;
; -1.560 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 2.478      ;
; -1.560 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 2.478      ;
; -1.540 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 2.460      ;
; -1.540 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 2.460      ;
; -1.540 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 2.460      ;
; -1.540 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 2.460      ;
; -1.540 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 2.460      ;
; -1.482 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.403      ;
; -1.482 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.403      ;
; -1.482 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.403      ;
; -1.482 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.403      ;
; -1.482 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.403      ;
; -1.482 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.403      ;
; -1.457 ; SPI_Master_MLF:SPI_Master_Inst|r_Trailing_Edge    ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 2.377      ;
; -1.429 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; i_clk        ; i_clk       ; 1.000        ; -0.058     ; 2.369      ;
; -1.411 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 2.329      ;
; -1.411 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 2.329      ;
; -1.411 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 2.329      ;
; -1.411 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 2.329      ;
; -1.411 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 2.329      ;
; -1.390 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_Trailing_Edge    ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 2.329      ;
; -1.380 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 2.300      ;
; -1.380 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 2.300      ;
; -1.380 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 2.300      ;
; -1.380 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 2.300      ;
; -1.380 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 2.300      ;
; -1.368 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 2.287      ;
; -1.365 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; SPI_Master_MLF:SPI_Master_Inst|r_Trailing_Edge    ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 2.304      ;
; -1.343 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[1]  ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 2.263      ;
; -1.339 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[1]       ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 2.258      ;
; -1.333 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.254      ;
; -1.333 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.254      ;
; -1.333 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.254      ;
; -1.333 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.254      ;
; -1.333 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.254      ;
; -1.333 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.254      ;
; -1.316 ; r_TX_count[2]                                     ; r_TX_count[0]                                     ; i_clk        ; i_clk       ; 1.000        ; -0.511     ; 1.803      ;
; -1.315 ; r_TX_count[2]                                     ; r_TX_count[1]                                     ; i_clk        ; i_clk       ; 1.000        ; -0.511     ; 1.802      ;
; -1.298 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 2.237      ;
; -1.298 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[1]  ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 2.237      ;
; -1.298 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[2]  ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 2.237      ;
; -1.273 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.194      ;
; -1.273 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.194      ;
; -1.273 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.194      ;
; -1.273 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.194      ;
; -1.273 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.194      ;
; -1.273 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.194      ;
; -1.266 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_DV            ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 2.184      ;
; -1.266 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_DV            ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[1]  ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 2.184      ;
; -1.266 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_DV            ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[2]  ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 2.184      ;
; -1.265 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 2.184      ;
; -1.250 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 2.168      ;
; -1.250 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 2.168      ;
; -1.250 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 2.168      ;
; -1.250 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 2.168      ;
; -1.250 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 2.168      ;
; -1.231 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 2.151      ;
; -1.231 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 2.151      ;
; -1.231 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 2.151      ;
; -1.231 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 2.151      ;
; -1.231 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 2.151      ;
; -1.229 ; r_TX_count[0]                                     ; r_TX_count[0]                                     ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 2.148      ;
; -1.228 ; r_TX_count[0]                                     ; r_TX_count[1]                                     ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 2.147      ;
; -1.213 ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 2.139      ;
; -1.213 ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 2.139      ;
; -1.213 ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 2.139      ;
; -1.201 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[5]       ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 2.120      ;
; -1.169 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[2]  ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 2.089      ;
; -1.165 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 2.091      ;
; -1.165 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 2.091      ;
; -1.165 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 2.091      ;
; -1.154 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.075      ;
; -1.154 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_Trailing_Edge    ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 2.093      ;
; -1.144 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; r_MaquinaEstats.TRANSFER                          ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 2.082      ;
+--------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clk'                                                                                                                                                 ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.386 ; r_TX_count[2]                                     ; r_TX_count[2]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 0.669      ;
; 0.404 ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; r_CS_Inactive_Count[0]                            ; r_CS_Inactive_Count[0]                            ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; r_MaquinaEstats.CS_INACTIVE                       ; r_MaquinaEstats.CS_INACTIVE                       ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; r_CS_n                                            ; r_CS_n                                            ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; r_MaquinaEstats.IDLE                              ; r_MaquinaEstats.IDLE                              ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; r_TX_count[0]                                     ; r_TX_count[0]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; r_TX_count[1]                                     ; r_TX_count[1]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; r_MaquinaEstats.TRANSFER                          ; r_MaquinaEstats.TRANSFER                          ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[1]       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[1]       ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[1]  ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[1]  ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.405 ; o_RX_count[0]~reg0                                ; o_RX_count[0]~reg0                                ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; o_RX_count[1]~reg0                                ; o_RX_count[1]~reg0                                ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[0]       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[0]       ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[2]       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[2]       ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[3]       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[3]       ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[4]       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[4]       ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[5]       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[5]       ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[6]       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[6]       ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[7]       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[7]       ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.409 ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.674      ;
; 0.437 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.702      ;
; 0.442 ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.707      ;
; 0.452 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.716      ;
; 0.452 ; o_RX_count[0]~reg0                                ; o_RX_count[1]~reg0                                ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.716      ;
; 0.460 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.725      ;
; 0.476 ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.741      ;
; 0.625 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_clk          ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.890      ;
; 0.635 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_DV            ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[1]  ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.899      ;
; 0.648 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.912      ;
; 0.651 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.915      ;
; 0.655 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.920      ;
; 0.660 ; r_MaquinaEstats.TRANSFER                          ; r_TX_count[2]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.511      ; 1.357      ;
; 0.672 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.937      ;
; 0.673 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.938      ;
; 0.683 ; r_CS_Inactive_Count[0]                            ; r_MaquinaEstats.CS_INACTIVE                       ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.948      ;
; 0.697 ; r_MaquinaEstats.IDLE                              ; r_CS_Inactive_Count[0]                            ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.962      ;
; 0.697 ; r_MaquinaEstats.IDLE                              ; r_CS_n                                            ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.962      ;
; 0.698 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.963      ;
; 0.712 ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.977      ;
; 0.732 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[1]  ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.997      ;
; 0.739 ; r_MaquinaEstats.TRANSFER                          ; r_TX_count[1]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.004      ;
; 0.744 ; r_TX_count[1]                                     ; r_TX_count[2]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.511      ; 1.441      ;
; 0.748 ; r_MaquinaEstats.TRANSFER                          ; r_TX_count[0]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.013      ;
; 0.788 ; r_MaquinaEstats.TRANSFER                          ; r_CS_Inactive_Count[0]                            ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.053      ;
; 0.819 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.084      ;
; 0.825 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 1.089      ;
; 0.841 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.106      ;
; 0.855 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 1.119      ;
; 0.872 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_DV            ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[2]  ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 1.136      ;
; 0.875 ; r_MaquinaEstats.IDLE                              ; r_TX_count[2]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.511      ; 1.572      ;
; 0.889 ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ; SPI_Master_MLF:SPI_Master_Inst|o_RX_DV            ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 1.147      ;
; 0.895 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_DV            ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 1.159      ;
; 0.895 ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ; SPI_Master_MLF:SPI_Master_Inst|o_RX_DV            ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.160      ;
; 0.921 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[2]  ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[2]  ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.186      ;
; 0.927 ; o_RX_count[2]~reg0                                ; o_RX_count[2]~reg0                                ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 1.191      ;
; 0.931 ; r_TX_count[1]                                     ; r_MaquinaEstats.CS_INACTIVE                       ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.196      ;
; 0.942 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.207      ;
; 0.944 ; r_CS_n                                            ; r_MaquinaEstats.IDLE                              ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.209      ;
; 0.950 ; r_TX_count[1]                                     ; r_CS_Inactive_Count[0]                            ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.215      ;
; 0.950 ; r_TX_count[1]                                     ; r_CS_n                                            ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.215      ;
; 0.951 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 1.223      ;
; 0.951 ; r_TX_count[1]                                     ; r_MaquinaEstats.TRANSFER                          ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.216      ;
; 0.959 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 1.231      ;
; 0.959 ; r_CS_n                                            ; o_RX_count[0]~reg0                                ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.203      ;
; 0.963 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 1.235      ;
; 0.964 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.229      ;
; 0.965 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 1.229      ;
; 0.967 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.233      ;
; 0.972 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.237      ;
; 0.978 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 1.242      ;
; 0.980 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.246      ;
; 0.980 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.245      ;
; 0.982 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.247      ;
; 0.983 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 1.247      ;
; 0.985 ; r_CS_n                                            ; r_TX_count[2]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.511      ; 1.682      ;
; 0.987 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.252      ;
; 0.991 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ; i_clk        ; i_clk       ; 0.000        ; 0.099      ; 1.276      ;
; 1.016 ; r_TX_count[0]                                     ; r_TX_count[2]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.511      ; 1.713      ;
; 1.022 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.288      ;
; 1.052 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|o_RX_DV            ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.317      ;
; 1.060 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; SPI_Master_MLF:SPI_Master_Inst|r_Trailing_Edge    ; i_clk        ; i_clk       ; 0.000        ; 0.099      ; 1.345      ;
; 1.084 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[6]       ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.349      ;
; 1.085 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_DV            ; o_RX_count[0]~reg0                                ; i_clk        ; i_clk       ; 0.000        ; 0.076      ; 1.347      ;
; 1.087 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_DV            ; o_RX_count[1]~reg0                                ; i_clk        ; i_clk       ; 0.000        ; 0.076      ; 1.349      ;
; 1.099 ; r_MaquinaEstats.IDLE                              ; r_MaquinaEstats.CS_INACTIVE                       ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.364      ;
; 1.100 ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ; SPI_Master_MLF:SPI_Master_Inst|o_RX_DV            ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 1.358      ;
; 1.100 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.365      ;
; 1.103 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.368      ;
; 1.104 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.369      ;
; 1.106 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.371      ;
; 1.111 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.376      ;
; 1.112 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.377      ;
; 1.117 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.382      ;
; 1.130 ; r_MaquinaEstats.IDLE                              ; r_MaquinaEstats.TRANSFER                          ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.395      ;
; 1.132 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.398      ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_clk'                                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i_clk ; Rise       ; i_clk                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_DV            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_clk          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_DV            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_Trailing_Edge    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; o_RX_count[0]~reg0                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; o_RX_count[1]~reg0                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; o_RX_count[2]~reg0                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; r_CS_Inactive_Count[0]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; r_CS_n                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; r_MaquinaEstats.CS_INACTIVE                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; r_MaquinaEstats.IDLE                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; r_MaquinaEstats.TRANSFER                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; r_TX_count[0]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; r_TX_count[1]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; r_TX_count[2]                                     ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[1]  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[2]  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[0]       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[1]       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[2]       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[3]       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[4]       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[5]       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[6]       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[7]       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_DV            ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_Trailing_Edge    ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; r_CS_Inactive_Count[0]                            ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; r_CS_n                                            ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; r_MaquinaEstats.CS_INACTIVE                       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; r_MaquinaEstats.IDLE                              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; r_MaquinaEstats.TRANSFER                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; r_TX_count[0]                                     ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; r_TX_count[1]                                     ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[0]       ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[2]       ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[3]       ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[4]       ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[5]       ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[6]       ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[7]       ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_DV            ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_clk          ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; o_RX_count[0]~reg0                                ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; o_RX_count[1]~reg0                                ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; o_RX_count[2]~reg0                                ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[1]       ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; i_SPI_MISO     ; i_clk      ; 1.237 ; 1.590 ; Rise       ; i_clk           ;
; i_TX_Byte[*]   ; i_clk      ; 1.224 ; 1.572 ; Rise       ; i_clk           ;
;  i_TX_Byte[0]  ; i_clk      ; 1.224 ; 1.572 ; Rise       ; i_clk           ;
;  i_TX_Byte[1]  ; i_clk      ; 1.054 ; 1.396 ; Rise       ; i_clk           ;
;  i_TX_Byte[2]  ; i_clk      ; 0.701 ; 1.046 ; Rise       ; i_clk           ;
;  i_TX_Byte[3]  ; i_clk      ; 1.187 ; 1.540 ; Rise       ; i_clk           ;
;  i_TX_Byte[4]  ; i_clk      ; 0.874 ; 1.229 ; Rise       ; i_clk           ;
;  i_TX_Byte[5]  ; i_clk      ; 1.033 ; 1.380 ; Rise       ; i_clk           ;
;  i_TX_Byte[6]  ; i_clk      ; 0.837 ; 1.189 ; Rise       ; i_clk           ;
;  i_TX_Byte[7]  ; i_clk      ; 1.056 ; 1.397 ; Rise       ; i_clk           ;
; i_TX_DV        ; i_clk      ; 2.680 ; 2.991 ; Rise       ; i_clk           ;
; i_TX_count[*]  ; i_clk      ; 2.656 ; 2.976 ; Rise       ; i_clk           ;
;  i_TX_count[0] ; i_clk      ; 2.656 ; 2.976 ; Rise       ; i_clk           ;
;  i_TX_count[1] ; i_clk      ; 2.399 ; 2.725 ; Rise       ; i_clk           ;
;  i_TX_count[2] ; i_clk      ; 2.170 ; 2.484 ; Rise       ; i_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; i_SPI_MISO     ; i_clk      ; -0.622 ; -0.983 ; Rise       ; i_clk           ;
; i_TX_Byte[*]   ; i_clk      ; -0.283 ; -0.605 ; Rise       ; i_clk           ;
;  i_TX_Byte[0]  ; i_clk      ; -0.800 ; -1.135 ; Rise       ; i_clk           ;
;  i_TX_Byte[1]  ; i_clk      ; -0.623 ; -0.942 ; Rise       ; i_clk           ;
;  i_TX_Byte[2]  ; i_clk      ; -0.283 ; -0.605 ; Rise       ; i_clk           ;
;  i_TX_Byte[3]  ; i_clk      ; -0.764 ; -1.103 ; Rise       ; i_clk           ;
;  i_TX_Byte[4]  ; i_clk      ; -0.464 ; -0.805 ; Rise       ; i_clk           ;
;  i_TX_Byte[5]  ; i_clk      ; -0.601 ; -0.925 ; Rise       ; i_clk           ;
;  i_TX_Byte[6]  ; i_clk      ; -0.428 ; -0.767 ; Rise       ; i_clk           ;
;  i_TX_Byte[7]  ; i_clk      ; -0.624 ; -0.943 ; Rise       ; i_clk           ;
; i_TX_DV        ; i_clk      ; -0.835 ; -1.128 ; Rise       ; i_clk           ;
; i_TX_count[*]  ; i_clk      ; -1.428 ; -1.710 ; Rise       ; i_clk           ;
;  i_TX_count[0] ; i_clk      ; -1.454 ; -1.755 ; Rise       ; i_clk           ;
;  i_TX_count[1] ; i_clk      ; -1.428 ; -1.710 ; Rise       ; i_clk           ;
;  i_TX_count[2] ; i_clk      ; -1.556 ; -1.863 ; Rise       ; i_clk           ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; o_RX_Byte[*]   ; i_clk      ; 8.196 ; 8.302 ; Rise       ; i_clk           ;
;  o_RX_Byte[0]  ; i_clk      ; 6.923 ; 6.933 ; Rise       ; i_clk           ;
;  o_RX_Byte[1]  ; i_clk      ; 7.476 ; 7.446 ; Rise       ; i_clk           ;
;  o_RX_Byte[2]  ; i_clk      ; 6.975 ; 6.988 ; Rise       ; i_clk           ;
;  o_RX_Byte[3]  ; i_clk      ; 6.957 ; 6.968 ; Rise       ; i_clk           ;
;  o_RX_Byte[4]  ; i_clk      ; 8.196 ; 8.302 ; Rise       ; i_clk           ;
;  o_RX_Byte[5]  ; i_clk      ; 6.842 ; 6.852 ; Rise       ; i_clk           ;
;  o_RX_Byte[6]  ; i_clk      ; 6.604 ; 6.616 ; Rise       ; i_clk           ;
;  o_RX_Byte[7]  ; i_clk      ; 7.237 ; 7.243 ; Rise       ; i_clk           ;
; o_RX_DV        ; i_clk      ; 6.641 ; 6.650 ; Rise       ; i_clk           ;
; o_RX_count[*]  ; i_clk      ; 7.451 ; 7.458 ; Rise       ; i_clk           ;
;  o_RX_count[0] ; i_clk      ; 7.451 ; 7.458 ; Rise       ; i_clk           ;
;  o_RX_count[1] ; i_clk      ; 6.819 ; 6.809 ; Rise       ; i_clk           ;
;  o_RX_count[2] ; i_clk      ; 7.181 ; 7.173 ; Rise       ; i_clk           ;
; o_SPI_CS_n     ; i_clk      ; 7.151 ; 7.159 ; Rise       ; i_clk           ;
; o_SPI_MOSI     ; i_clk      ; 6.952 ; 6.961 ; Rise       ; i_clk           ;
; o_SPI_clk      ; i_clk      ; 7.274 ; 7.265 ; Rise       ; i_clk           ;
; o_TX_Ready     ; i_clk      ; 9.048 ; 8.989 ; Rise       ; i_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; o_RX_Byte[*]   ; i_clk      ; 6.387 ; 6.398 ; Rise       ; i_clk           ;
;  o_RX_Byte[0]  ; i_clk      ; 6.692 ; 6.700 ; Rise       ; i_clk           ;
;  o_RX_Byte[1]  ; i_clk      ; 7.224 ; 7.193 ; Rise       ; i_clk           ;
;  o_RX_Byte[2]  ; i_clk      ; 6.742 ; 6.753 ; Rise       ; i_clk           ;
;  o_RX_Byte[3]  ; i_clk      ; 6.724 ; 6.734 ; Rise       ; i_clk           ;
;  o_RX_Byte[4]  ; i_clk      ; 7.963 ; 8.068 ; Rise       ; i_clk           ;
;  o_RX_Byte[5]  ; i_clk      ; 6.611 ; 6.619 ; Rise       ; i_clk           ;
;  o_RX_Byte[6]  ; i_clk      ; 6.387 ; 6.398 ; Rise       ; i_clk           ;
;  o_RX_Byte[7]  ; i_clk      ; 6.992 ; 6.997 ; Rise       ; i_clk           ;
; o_RX_DV        ; i_clk      ; 6.423 ; 6.431 ; Rise       ; i_clk           ;
; o_RX_count[*]  ; i_clk      ; 6.592 ; 6.582 ; Rise       ; i_clk           ;
;  o_RX_count[0] ; i_clk      ; 7.200 ; 7.206 ; Rise       ; i_clk           ;
;  o_RX_count[1] ; i_clk      ; 6.592 ; 6.582 ; Rise       ; i_clk           ;
;  o_RX_count[2] ; i_clk      ; 6.942 ; 6.933 ; Rise       ; i_clk           ;
; o_SPI_CS_n     ; i_clk      ; 6.909 ; 6.918 ; Rise       ; i_clk           ;
; o_SPI_MOSI     ; i_clk      ; 6.719 ; 6.727 ; Rise       ; i_clk           ;
; o_SPI_clk      ; i_clk      ; 7.028 ; 7.019 ; Rise       ; i_clk           ;
; o_TX_Ready     ; i_clk      ; 8.061 ; 7.954 ; Rise       ; i_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; i_TX_DV    ; o_TX_Ready  ;    ; 8.544 ; 8.932 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; i_TX_DV    ; o_TX_Ready  ;    ; 8.174 ; 8.562 ;    ;
+------------+-------------+----+-------+-------+----+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 415.8 MHz ; 250.0 MHz       ; i_clk      ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_clk ; -1.405 ; -42.214           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_clk ; 0.339 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_clk ; -3.000 ; -68.535                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clk'                                                                                                                                                  ;
+--------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.405 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.335      ;
; -1.405 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.335      ;
; -1.405 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.335      ;
; -1.405 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.335      ;
; -1.405 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.335      ;
; -1.405 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.335      ;
; -1.388 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.318      ;
; -1.388 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.318      ;
; -1.388 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.318      ;
; -1.388 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.318      ;
; -1.388 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.318      ;
; -1.388 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.318      ;
; -1.365 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.294      ;
; -1.348 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 2.276      ;
; -1.348 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 2.276      ;
; -1.348 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 2.276      ;
; -1.348 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 2.276      ;
; -1.348 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 2.276      ;
; -1.340 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 2.268      ;
; -1.340 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 2.268      ;
; -1.340 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 2.268      ;
; -1.340 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 2.268      ;
; -1.340 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 2.268      ;
; -1.326 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.255      ;
; -1.326 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.255      ;
; -1.326 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.255      ;
; -1.326 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.255      ;
; -1.326 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.255      ;
; -1.309 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.238      ;
; -1.309 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.238      ;
; -1.309 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.238      ;
; -1.309 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.238      ;
; -1.309 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.238      ;
; -1.247 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.177      ;
; -1.247 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.177      ;
; -1.247 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.177      ;
; -1.247 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.177      ;
; -1.247 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.177      ;
; -1.247 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.177      ;
; -1.200 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; i_clk        ; i_clk       ; 1.000        ; -0.049     ; 2.150      ;
; -1.197 ; SPI_Master_MLF:SPI_Master_Inst|r_Trailing_Edge    ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.126      ;
; -1.189 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 2.117      ;
; -1.189 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 2.117      ;
; -1.189 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 2.117      ;
; -1.189 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 2.117      ;
; -1.189 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 2.117      ;
; -1.168 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.097      ;
; -1.168 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.097      ;
; -1.168 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.097      ;
; -1.168 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.097      ;
; -1.168 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.097      ;
; -1.159 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; SPI_Master_MLF:SPI_Master_Inst|r_Trailing_Edge    ; i_clk        ; i_clk       ; 1.000        ; -0.050     ; 2.108      ;
; -1.139 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_Trailing_Edge    ; i_clk        ; i_clk       ; 1.000        ; -0.050     ; 2.088      ;
; -1.134 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.064      ;
; -1.134 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.064      ;
; -1.134 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.064      ;
; -1.134 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.064      ;
; -1.134 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.064      ;
; -1.134 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.064      ;
; -1.118 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.047      ;
; -1.116 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[1]  ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.045      ;
; -1.116 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[1]       ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 2.044      ;
; -1.115 ; r_TX_count[2]                                     ; r_TX_count[0]                                     ; i_clk        ; i_clk       ; 1.000        ; -0.468     ; 1.646      ;
; -1.114 ; r_TX_count[2]                                     ; r_TX_count[1]                                     ; i_clk        ; i_clk       ; 1.000        ; -0.468     ; 1.645      ;
; -1.092 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.050     ; 2.041      ;
; -1.092 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[1]  ; i_clk        ; i_clk       ; 1.000        ; -0.050     ; 2.041      ;
; -1.092 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[2]  ; i_clk        ; i_clk       ; 1.000        ; -0.050     ; 2.041      ;
; -1.092 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.022      ;
; -1.092 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.022      ;
; -1.092 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.022      ;
; -1.092 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.022      ;
; -1.092 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.022      ;
; -1.092 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 2.022      ;
; -1.053 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_DV            ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 1.980      ;
; -1.053 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_DV            ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[1]  ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 1.980      ;
; -1.053 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_DV            ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[2]  ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 1.980      ;
; -1.044 ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 1.978      ;
; -1.044 ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 1.978      ;
; -1.044 ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 1.978      ;
; -1.042 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.970      ;
; -1.042 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.970      ;
; -1.042 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.970      ;
; -1.042 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.970      ;
; -1.042 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.970      ;
; -1.032 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 1.961      ;
; -1.032 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 1.961      ;
; -1.032 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 1.961      ;
; -1.032 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 1.961      ;
; -1.032 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 1.961      ;
; -1.029 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 1.958      ;
; -1.023 ; r_TX_count[0]                                     ; r_TX_count[0]                                     ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.951      ;
; -1.022 ; r_TX_count[0]                                     ; r_TX_count[1]                                     ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.950      ;
; -1.002 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[5]       ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.930      ;
; -0.980 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_Trailing_Edge    ; i_clk        ; i_clk       ; 1.000        ; -0.050     ; 1.929      ;
; -0.961 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 1.895      ;
; -0.961 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 1.895      ;
; -0.961 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 1.895      ;
; -0.956 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[2]  ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 1.885      ;
; -0.947 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; r_MaquinaEstats.CS_INACTIVE                       ; i_clk        ; i_clk       ; 1.000        ; -0.051     ; 1.895      ;
; -0.941 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; r_MaquinaEstats.TRANSFER                          ; i_clk        ; i_clk       ; 1.000        ; -0.051     ; 1.889      ;
+--------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clk'                                                                                                                                                  ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.339 ; r_TX_count[2]                                     ; r_TX_count[2]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.087      ; 0.597      ;
; 0.355 ; r_CS_Inactive_Count[0]                            ; r_CS_Inactive_Count[0]                            ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; r_MaquinaEstats.CS_INACTIVE                       ; r_MaquinaEstats.CS_INACTIVE                       ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; r_CS_n                                            ; r_CS_n                                            ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; r_MaquinaEstats.IDLE                              ; r_MaquinaEstats.IDLE                              ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; r_TX_count[0]                                     ; r_TX_count[0]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; r_TX_count[1]                                     ; r_TX_count[1]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; r_MaquinaEstats.TRANSFER                          ; r_MaquinaEstats.TRANSFER                          ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[1]  ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[1]  ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; o_RX_count[0]~reg0                                ; o_RX_count[0]~reg0                                ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; o_RX_count[1]~reg0                                ; o_RX_count[1]~reg0                                ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[0]       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[0]       ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[1]       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[1]       ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[2]       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[2]       ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[3]       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[3]       ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[4]       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[4]       ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[5]       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[5]       ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[6]       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[6]       ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[7]       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[7]       ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.366 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.608      ;
; 0.367 ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.608      ;
; 0.395 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.636      ;
; 0.401 ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.642      ;
; 0.408 ; o_RX_count[0]~reg0                                ; o_RX_count[1]~reg0                                ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.649      ;
; 0.409 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.650      ;
; 0.419 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.660      ;
; 0.430 ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.671      ;
; 0.574 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_clk          ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.816      ;
; 0.586 ; r_MaquinaEstats.TRANSFER                          ; r_TX_count[2]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.468      ; 1.225      ;
; 0.590 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_DV            ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[1]  ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.831      ;
; 0.593 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.834      ;
; 0.595 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.836      ;
; 0.599 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.840      ;
; 0.616 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.857      ;
; 0.617 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.858      ;
; 0.624 ; r_CS_Inactive_Count[0]                            ; r_MaquinaEstats.CS_INACTIVE                       ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.866      ;
; 0.637 ; r_MaquinaEstats.IDLE                              ; r_CS_Inactive_Count[0]                            ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.879      ;
; 0.637 ; r_MaquinaEstats.IDLE                              ; r_CS_n                                            ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.879      ;
; 0.639 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.880      ;
; 0.652 ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.893      ;
; 0.664 ; r_TX_count[1]                                     ; r_TX_count[2]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.468      ; 1.303      ;
; 0.671 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[1]  ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.913      ;
; 0.672 ; r_MaquinaEstats.TRANSFER                          ; r_TX_count[1]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.914      ;
; 0.681 ; r_MaquinaEstats.TRANSFER                          ; r_TX_count[0]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.923      ;
; 0.713 ; r_MaquinaEstats.TRANSFER                          ; r_CS_Inactive_Count[0]                            ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.955      ;
; 0.740 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.981      ;
; 0.766 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.007      ;
; 0.766 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.007      ;
; 0.789 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.030      ;
; 0.800 ; r_MaquinaEstats.IDLE                              ; r_TX_count[2]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.468      ; 1.439      ;
; 0.810 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_DV            ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[2]  ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.051      ;
; 0.814 ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ; SPI_Master_MLF:SPI_Master_Inst|o_RX_DV            ; i_clk        ; i_clk       ; 0.000        ; 0.066      ; 1.051      ;
; 0.830 ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ; SPI_Master_MLF:SPI_Master_Inst|o_RX_DV            ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.072      ;
; 0.830 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_DV            ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.071      ;
; 0.838 ; r_TX_count[1]                                     ; r_MaquinaEstats.CS_INACTIVE                       ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.080      ;
; 0.847 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[2]  ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[2]  ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.089      ;
; 0.852 ; o_RX_count[2]~reg0                                ; o_RX_count[2]~reg0                                ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.093      ;
; 0.854 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.095      ;
; 0.861 ; r_TX_count[1]                                     ; r_CS_n                                            ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.103      ;
; 0.862 ; r_TX_count[1]                                     ; r_CS_Inactive_Count[0]                            ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.104      ;
; 0.863 ; r_TX_count[1]                                     ; r_MaquinaEstats.TRANSFER                          ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.105      ;
; 0.867 ; r_CS_n                                            ; r_MaquinaEstats.IDLE                              ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.109      ;
; 0.880 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 1.126      ;
; 0.880 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.121      ;
; 0.880 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.121      ;
; 0.882 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.124      ;
; 0.883 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.124      ;
; 0.885 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 1.131      ;
; 0.885 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.126      ;
; 0.886 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.127      ;
; 0.886 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.127      ;
; 0.888 ; r_CS_n                                            ; o_RX_count[0]~reg0                                ; i_clk        ; i_clk       ; 0.000        ; 0.050      ; 1.109      ;
; 0.889 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 1.135      ;
; 0.894 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.135      ;
; 0.896 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.137      ;
; 0.897 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.139      ;
; 0.897 ; r_CS_n                                            ; r_TX_count[2]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.468      ; 1.536      ;
; 0.910 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 1.172      ;
; 0.941 ; r_TX_count[0]                                     ; r_TX_count[2]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.468      ; 1.580      ;
; 0.946 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.188      ;
; 0.965 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[6]       ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.207      ;
; 0.978 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|o_RX_DV            ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.220      ;
; 0.982 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; SPI_Master_MLF:SPI_Master_Inst|r_Trailing_Edge    ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 1.244      ;
; 0.983 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_DV            ; o_RX_count[0]~reg0                                ; i_clk        ; i_clk       ; 0.000        ; 0.068      ; 1.222      ;
; 0.994 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.235      ;
; 0.996 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.237      ;
; 1.001 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.242      ;
; 1.006 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_DV            ; o_RX_count[1]~reg0                                ; i_clk        ; i_clk       ; 0.000        ; 0.068      ; 1.245      ;
; 1.006 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.247      ;
; 1.007 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.248      ;
; 1.010 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.251      ;
; 1.012 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.253      ;
; 1.014 ; r_MaquinaEstats.IDLE                              ; r_MaquinaEstats.CS_INACTIVE                       ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.256      ;
; 1.018 ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ; SPI_Master_MLF:SPI_Master_Inst|o_RX_DV            ; i_clk        ; i_clk       ; 0.000        ; 0.066      ; 1.255      ;
; 1.033 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.274      ;
; 1.034 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.275      ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_clk'                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i_clk ; Rise       ; i_clk                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_DV            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_clk          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_DV            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_Trailing_Edge    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; o_RX_count[0]~reg0                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; o_RX_count[1]~reg0                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; o_RX_count[2]~reg0                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; r_CS_Inactive_Count[0]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; r_CS_n                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; r_MaquinaEstats.CS_INACTIVE                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; r_MaquinaEstats.IDLE                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; r_MaquinaEstats.TRANSFER                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; r_TX_count[0]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; r_TX_count[1]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; i_clk ; Rise       ; r_TX_count[2]                                     ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; r_CS_Inactive_Count[0]                            ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; r_CS_n                                            ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; r_MaquinaEstats.CS_INACTIVE                       ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; r_MaquinaEstats.IDLE                              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; r_MaquinaEstats.TRANSFER                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; r_TX_count[0]                                     ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; r_TX_count[1]                                     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[1]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[2]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[0]       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[1]       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[2]       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[3]       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[4]       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[5]       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[6]       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[7]       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_DV            ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_Trailing_Edge    ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[0]       ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[1]       ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[2]       ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[3]       ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[4]       ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[5]       ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[6]       ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[7]       ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_DV            ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_clk          ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width ; i_clk ; Rise       ; o_RX_count[0]~reg0                                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; i_SPI_MISO     ; i_clk      ; 1.057 ; 1.289 ; Rise       ; i_clk           ;
; i_TX_Byte[*]   ; i_clk      ; 1.032 ; 1.291 ; Rise       ; i_clk           ;
;  i_TX_Byte[0]  ; i_clk      ; 1.032 ; 1.291 ; Rise       ; i_clk           ;
;  i_TX_Byte[1]  ; i_clk      ; 0.884 ; 1.120 ; Rise       ; i_clk           ;
;  i_TX_Byte[2]  ; i_clk      ; 0.552 ; 0.800 ; Rise       ; i_clk           ;
;  i_TX_Byte[3]  ; i_clk      ; 1.002 ; 1.258 ; Rise       ; i_clk           ;
;  i_TX_Byte[4]  ; i_clk      ; 0.709 ; 0.979 ; Rise       ; i_clk           ;
;  i_TX_Byte[5]  ; i_clk      ; 0.858 ; 1.102 ; Rise       ; i_clk           ;
;  i_TX_Byte[6]  ; i_clk      ; 0.673 ; 0.944 ; Rise       ; i_clk           ;
;  i_TX_Byte[7]  ; i_clk      ; 0.881 ; 1.118 ; Rise       ; i_clk           ;
; i_TX_DV        ; i_clk      ; 2.390 ; 2.569 ; Rise       ; i_clk           ;
; i_TX_count[*]  ; i_clk      ; 2.343 ; 2.536 ; Rise       ; i_clk           ;
;  i_TX_count[0] ; i_clk      ; 2.343 ; 2.536 ; Rise       ; i_clk           ;
;  i_TX_count[1] ; i_clk      ; 2.113 ; 2.317 ; Rise       ; i_clk           ;
;  i_TX_count[2] ; i_clk      ; 1.893 ; 2.084 ; Rise       ; i_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; i_SPI_MISO     ; i_clk      ; -0.492 ; -0.748 ; Rise       ; i_clk           ;
; i_TX_Byte[*]   ; i_clk      ; -0.180 ; -0.409 ; Rise       ; i_clk           ;
;  i_TX_Byte[0]  ; i_clk      ; -0.656 ; -0.902 ; Rise       ; i_clk           ;
;  i_TX_Byte[1]  ; i_clk      ; -0.500 ; -0.717 ; Rise       ; i_clk           ;
;  i_TX_Byte[2]  ; i_clk      ; -0.180 ; -0.409 ; Rise       ; i_clk           ;
;  i_TX_Byte[3]  ; i_clk      ; -0.626 ; -0.870 ; Rise       ; i_clk           ;
;  i_TX_Byte[4]  ; i_clk      ; -0.346 ; -0.602 ; Rise       ; i_clk           ;
;  i_TX_Byte[5]  ; i_clk      ; -0.474 ; -0.698 ; Rise       ; i_clk           ;
;  i_TX_Byte[6]  ; i_clk      ; -0.311 ; -0.569 ; Rise       ; i_clk           ;
;  i_TX_Byte[7]  ; i_clk      ; -0.497 ; -0.715 ; Rise       ; i_clk           ;
; i_TX_DV        ; i_clk      ; -0.692 ; -0.877 ; Rise       ; i_clk           ;
; i_TX_count[*]  ; i_clk      ; -1.223 ; -1.420 ; Rise       ; i_clk           ;
;  i_TX_count[0] ; i_clk      ; -1.268 ; -1.447 ; Rise       ; i_clk           ;
;  i_TX_count[1] ; i_clk      ; -1.223 ; -1.420 ; Rise       ; i_clk           ;
;  i_TX_count[2] ; i_clk      ; -1.362 ; -1.535 ; Rise       ; i_clk           ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; o_RX_Byte[*]   ; i_clk      ; 7.339 ; 7.385 ; Rise       ; i_clk           ;
;  o_RX_Byte[0]  ; i_clk      ; 6.251 ; 6.219 ; Rise       ; i_clk           ;
;  o_RX_Byte[1]  ; i_clk      ; 6.783 ; 6.682 ; Rise       ; i_clk           ;
;  o_RX_Byte[2]  ; i_clk      ; 6.300 ; 6.271 ; Rise       ; i_clk           ;
;  o_RX_Byte[3]  ; i_clk      ; 6.283 ; 6.252 ; Rise       ; i_clk           ;
;  o_RX_Byte[4]  ; i_clk      ; 7.339 ; 7.385 ; Rise       ; i_clk           ;
;  o_RX_Byte[5]  ; i_clk      ; 6.156 ; 6.150 ; Rise       ; i_clk           ;
;  o_RX_Byte[6]  ; i_clk      ; 5.956 ; 5.937 ; Rise       ; i_clk           ;
;  o_RX_Byte[7]  ; i_clk      ; 6.542 ; 6.498 ; Rise       ; i_clk           ;
; o_RX_DV        ; i_clk      ; 5.990 ; 5.970 ; Rise       ; i_clk           ;
; o_RX_count[*]  ; i_clk      ; 6.762 ; 6.688 ; Rise       ; i_clk           ;
;  o_RX_count[0] ; i_clk      ; 6.762 ; 6.688 ; Rise       ; i_clk           ;
;  o_RX_count[1] ; i_clk      ; 6.166 ; 6.110 ; Rise       ; i_clk           ;
;  o_RX_count[2] ; i_clk      ; 6.503 ; 6.440 ; Rise       ; i_clk           ;
; o_SPI_CS_n     ; i_clk      ; 6.416 ; 6.480 ; Rise       ; i_clk           ;
; o_SPI_MOSI     ; i_clk      ; 6.277 ; 6.248 ; Rise       ; i_clk           ;
; o_SPI_clk      ; i_clk      ; 6.580 ; 6.517 ; Rise       ; i_clk           ;
; o_TX_Ready     ; i_clk      ; 8.243 ; 8.063 ; Rise       ; i_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; o_RX_Byte[*]   ; i_clk      ; 5.747 ; 5.727 ; Rise       ; i_clk           ;
;  o_RX_Byte[0]  ; i_clk      ; 6.028 ; 5.997 ; Rise       ; i_clk           ;
;  o_RX_Byte[1]  ; i_clk      ; 6.542 ; 6.443 ; Rise       ; i_clk           ;
;  o_RX_Byte[2]  ; i_clk      ; 6.076 ; 6.047 ; Rise       ; i_clk           ;
;  o_RX_Byte[3]  ; i_clk      ; 6.060 ; 6.028 ; Rise       ; i_clk           ;
;  o_RX_Byte[4]  ; i_clk      ; 7.116 ; 7.162 ; Rise       ; i_clk           ;
;  o_RX_Byte[5]  ; i_clk      ; 5.934 ; 5.927 ; Rise       ; i_clk           ;
;  o_RX_Byte[6]  ; i_clk      ; 5.747 ; 5.727 ; Rise       ; i_clk           ;
;  o_RX_Byte[7]  ; i_clk      ; 6.307 ; 6.264 ; Rise       ; i_clk           ;
; o_RX_DV        ; i_clk      ; 5.780 ; 5.759 ; Rise       ; i_clk           ;
; o_RX_count[*]  ; i_clk      ; 5.948 ; 5.893 ; Rise       ; i_clk           ;
;  o_RX_count[0] ; i_clk      ; 6.521 ; 6.449 ; Rise       ; i_clk           ;
;  o_RX_count[1] ; i_clk      ; 5.948 ; 5.893 ; Rise       ; i_clk           ;
;  o_RX_count[2] ; i_clk      ; 6.273 ; 6.211 ; Rise       ; i_clk           ;
; o_SPI_CS_n     ; i_clk      ; 6.186 ; 6.249 ; Rise       ; i_clk           ;
; o_SPI_MOSI     ; i_clk      ; 6.053 ; 6.024 ; Rise       ; i_clk           ;
; o_SPI_clk      ; i_clk      ; 6.344 ; 6.282 ; Rise       ; i_clk           ;
; o_TX_Ready     ; i_clk      ; 7.279 ; 7.156 ; Rise       ; i_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; i_TX_DV    ; o_TX_Ready  ;    ; 7.617 ; 7.948 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; i_TX_DV    ; o_TX_Ready  ;    ; 7.275 ; 7.602 ;    ;
+------------+-------------+----+-------+-------+----+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_clk ; -0.305 ; -5.240            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_clk ; 0.175 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_clk ; -3.000 ; -57.151                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clk'                                                                                                                                                  ;
+--------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.305 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.253      ;
; -0.305 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.253      ;
; -0.305 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.253      ;
; -0.305 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.253      ;
; -0.305 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.253      ;
; -0.305 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.253      ;
; -0.294 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.242      ;
; -0.294 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.242      ;
; -0.294 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.242      ;
; -0.294 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.242      ;
; -0.294 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.242      ;
; -0.294 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.242      ;
; -0.277 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.224      ;
; -0.252 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.199      ;
; -0.252 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.199      ;
; -0.252 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.199      ;
; -0.252 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.199      ;
; -0.252 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.199      ;
; -0.231 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.179      ;
; -0.231 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.179      ;
; -0.231 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.179      ;
; -0.231 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.179      ;
; -0.231 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.179      ;
; -0.220 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.168      ;
; -0.220 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.168      ;
; -0.220 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.168      ;
; -0.220 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.168      ;
; -0.220 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.168      ;
; -0.218 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.165      ;
; -0.218 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.165      ;
; -0.218 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.165      ;
; -0.218 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.165      ;
; -0.218 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.165      ;
; -0.214 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.162      ;
; -0.214 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.162      ;
; -0.214 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.162      ;
; -0.214 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.162      ;
; -0.214 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.162      ;
; -0.214 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.162      ;
; -0.211 ; SPI_Master_MLF:SPI_Master_Inst|r_Trailing_Edge    ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.158      ;
; -0.190 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_Trailing_Edge    ; i_clk        ; i_clk       ; 1.000        ; -0.019     ; 1.158      ;
; -0.175 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; i_clk        ; i_clk       ; 1.000        ; -0.019     ; 1.143      ;
; -0.157 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.104      ;
; -0.157 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.104      ;
; -0.157 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.104      ;
; -0.157 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.104      ;
; -0.157 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.104      ;
; -0.150 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; SPI_Master_MLF:SPI_Master_Inst|r_Trailing_Edge    ; i_clk        ; i_clk       ; 1.000        ; -0.019     ; 1.118      ;
; -0.148 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.019     ; 1.116      ;
; -0.148 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[1]  ; i_clk        ; i_clk       ; 1.000        ; -0.019     ; 1.116      ;
; -0.148 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[2]  ; i_clk        ; i_clk       ; 1.000        ; -0.019     ; 1.116      ;
; -0.147 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.095      ;
; -0.147 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.095      ;
; -0.147 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.095      ;
; -0.147 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.095      ;
; -0.147 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.095      ;
; -0.147 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.095      ;
; -0.144 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.091      ;
; -0.143 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[1]  ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.090      ;
; -0.140 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.088      ;
; -0.140 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.088      ;
; -0.140 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.088      ;
; -0.140 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.088      ;
; -0.140 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.088      ;
; -0.133 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[1]       ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.080      ;
; -0.116 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.064      ;
; -0.116 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.064      ;
; -0.116 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.064      ;
; -0.116 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.064      ;
; -0.116 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.064      ;
; -0.116 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.064      ;
; -0.110 ; r_TX_count[2]                                     ; r_TX_count[0]                                     ; i_clk        ; i_clk       ; 1.000        ; -0.243     ; 0.854      ;
; -0.108 ; r_TX_count[2]                                     ; r_TX_count[1]                                     ; i_clk        ; i_clk       ; 1.000        ; -0.243     ; 0.852      ;
; -0.108 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_DV            ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.055      ;
; -0.108 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_DV            ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[1]  ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.055      ;
; -0.108 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_DV            ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[2]  ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.055      ;
; -0.099 ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.032     ; 1.054      ;
; -0.099 ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ; i_clk        ; i_clk       ; 1.000        ; -0.032     ; 1.054      ;
; -0.099 ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ; i_clk        ; i_clk       ; 1.000        ; -0.032     ; 1.054      ;
; -0.093 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[2]  ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.040      ;
; -0.089 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.036      ;
; -0.083 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.030      ;
; -0.083 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.030      ;
; -0.083 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.030      ;
; -0.083 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.030      ;
; -0.083 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.030      ;
; -0.073 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.021      ;
; -0.073 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.021      ;
; -0.073 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.021      ;
; -0.073 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.021      ;
; -0.073 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.021      ;
; -0.071 ; r_TX_count[0]                                     ; r_TX_count[0]                                     ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.018      ;
; -0.069 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; r_MaquinaEstats.CS_INACTIVE                       ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 1.036      ;
; -0.069 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; r_MaquinaEstats.TRANSFER                          ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 1.036      ;
; -0.069 ; r_TX_count[0]                                     ; r_TX_count[1]                                     ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 1.016      ;
; -0.068 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; r_CS_Inactive_Count[0]                            ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 1.035      ;
; -0.067 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; r_CS_n                                            ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 1.034      ;
; -0.063 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.011      ;
; -0.063 ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[4]       ; i_clk        ; i_clk       ; 1.000        ; -0.046     ; 1.004      ;
; -0.062 ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[0]       ; i_clk        ; i_clk       ; 1.000        ; -0.046     ; 1.003      ;
+--------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clk'                                                                                                                                                  ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.175 ; r_TX_count[2]                                     ; r_TX_count[2]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.307      ;
; 0.183 ; r_CS_Inactive_Count[0]                            ; r_CS_Inactive_Count[0]                            ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; r_MaquinaEstats.CS_INACTIVE                       ; r_MaquinaEstats.CS_INACTIVE                       ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; r_CS_n                                            ; r_CS_n                                            ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; r_MaquinaEstats.IDLE                              ; r_MaquinaEstats.IDLE                              ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; r_TX_count[0]                                     ; r_TX_count[0]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; r_TX_count[1]                                     ; r_TX_count[1]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; r_MaquinaEstats.TRANSFER                          ; r_MaquinaEstats.TRANSFER                          ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[1]       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[1]       ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[1]  ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[1]  ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.184 ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; o_RX_count[0]~reg0                                ; o_RX_count[0]~reg0                                ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; o_RX_count[1]~reg0                                ; o_RX_count[1]~reg0                                ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[0]       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[0]       ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[2]       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[2]       ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[3]       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[3]       ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[4]       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[4]       ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[5]       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[5]       ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[6]       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[6]       ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[7]       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[7]       ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.190 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.314      ;
; 0.191 ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.314      ;
; 0.198 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.322      ;
; 0.201 ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.324      ;
; 0.206 ; o_RX_count[0]~reg0                                ; o_RX_count[1]~reg0                                ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.329      ;
; 0.207 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.330      ;
; 0.216 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.340      ;
; 0.221 ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.344      ;
; 0.270 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_clk          ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.394      ;
; 0.288 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_DV            ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[1]  ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.412      ;
; 0.297 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.420      ;
; 0.298 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.421      ;
; 0.300 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.424      ;
; 0.310 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.434      ;
; 0.310 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.434      ;
; 0.313 ; r_CS_Inactive_Count[0]                            ; r_MaquinaEstats.CS_INACTIVE                       ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.437      ;
; 0.321 ; r_MaquinaEstats.IDLE                              ; r_CS_Inactive_Count[0]                            ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.445      ;
; 0.321 ; r_MaquinaEstats.IDLE                              ; r_CS_n                                            ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.445      ;
; 0.322 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.446      ;
; 0.324 ; r_MaquinaEstats.TRANSFER                          ; r_TX_count[2]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.243      ; 0.651      ;
; 0.327 ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.450      ;
; 0.338 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[1]  ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.462      ;
; 0.339 ; r_TX_count[1]                                     ; r_TX_count[2]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.243      ; 0.666      ;
; 0.346 ; r_MaquinaEstats.TRANSFER                          ; r_TX_count[1]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.470      ;
; 0.352 ; r_MaquinaEstats.TRANSFER                          ; r_TX_count[0]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.476      ;
; 0.367 ; r_MaquinaEstats.TRANSFER                          ; r_CS_Inactive_Count[0]                            ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.491      ;
; 0.371 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.494      ;
; 0.384 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.507      ;
; 0.391 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.515      ;
; 0.392 ; r_MaquinaEstats.IDLE                              ; r_TX_count[2]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.243      ; 0.719      ;
; 0.395 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_DV            ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[2]  ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.519      ;
; 0.399 ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ; SPI_Master_MLF:SPI_Master_Inst|o_RX_DV            ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.523      ;
; 0.399 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.523      ;
; 0.407 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_DV            ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.531      ;
; 0.407 ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ; SPI_Master_MLF:SPI_Master_Inst|o_RX_DV            ; i_clk        ; i_clk       ; 0.000        ; 0.032      ; 0.523      ;
; 0.412 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[2]  ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[2]  ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.536      ;
; 0.418 ; o_RX_count[2]~reg0                                ; o_RX_count[2]~reg0                                ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.541      ;
; 0.426 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ; i_clk        ; i_clk       ; 0.000        ; 0.047      ; 0.557      ;
; 0.427 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ; i_clk        ; i_clk       ; 0.000        ; 0.047      ; 0.558      ;
; 0.429 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.553      ;
; 0.429 ; r_CS_n                                            ; r_MaquinaEstats.IDLE                              ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.553      ;
; 0.430 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.554      ;
; 0.431 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ; i_clk        ; i_clk       ; 0.000        ; 0.047      ; 0.562      ;
; 0.438 ; r_TX_count[1]                                     ; r_MaquinaEstats.CS_INACTIVE                       ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.562      ;
; 0.442 ; r_CS_n                                            ; r_TX_count[2]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.243      ; 0.769      ;
; 0.443 ; r_TX_count[1]                                     ; r_CS_n                                            ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.567      ;
; 0.444 ; r_TX_count[1]                                     ; r_CS_Inactive_Count[0]                            ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.568      ;
; 0.445 ; r_TX_count[1]                                     ; r_MaquinaEstats.TRANSFER                          ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.569      ;
; 0.446 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.569      ;
; 0.447 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.571      ;
; 0.449 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.573      ;
; 0.454 ; r_TX_count[0]                                     ; r_TX_count[2]                                     ; i_clk        ; i_clk       ; 0.000        ; 0.243      ; 0.781      ;
; 0.455 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.579      ;
; 0.456 ; r_CS_n                                            ; o_RX_count[0]~reg0                                ; i_clk        ; i_clk       ; 0.000        ; 0.019      ; 0.559      ;
; 0.456 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 0.601      ;
; 0.456 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.579      ;
; 0.459 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.583      ;
; 0.459 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.582      ;
; 0.460 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.584      ;
; 0.462 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.586      ;
; 0.463 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.587      ;
; 0.466 ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; SPI_Master_MLF:SPI_Master_Inst|o_RX_DV            ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.590      ;
; 0.475 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; SPI_Master_MLF:SPI_Master_Inst|r_Trailing_Edge    ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 0.620      ;
; 0.489 ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[6]       ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.613      ;
; 0.489 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_DV            ; o_RX_count[0]~reg0                                ; i_clk        ; i_clk       ; 0.000        ; 0.038      ; 0.611      ;
; 0.490 ; SPI_Master_MLF:SPI_Master_Inst|o_RX_DV            ; o_RX_count[1]~reg0                                ; i_clk        ; i_clk       ; 0.000        ; 0.038      ; 0.612      ;
; 0.504 ; r_MaquinaEstats.IDLE                              ; r_MaquinaEstats.CS_INACTIVE                       ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.628      ;
; 0.505 ; r_MaquinaEstats.CS_INACTIVE                       ; r_MaquinaEstats.IDLE                              ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.629      ;
; 0.508 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.632      ;
; 0.513 ; r_MaquinaEstats.IDLE                              ; r_MaquinaEstats.TRANSFER                          ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.637      ;
; 0.513 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.637      ;
; 0.515 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.639      ;
; 0.516 ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ; SPI_Master_MLF:SPI_Master_Inst|o_RX_DV            ; i_clk        ; i_clk       ; 0.000        ; 0.032      ; 0.632      ;
; 0.519 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.642      ;
; 0.522 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.646      ;
; 0.525 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.649      ;
; 0.525 ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.649      ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_clk'                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i_clk ; Rise       ; i_clk                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_DV            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_clk          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_DV            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_Trailing_Edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_RX_count[0]~reg0                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_RX_count[1]~reg0                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_RX_count[2]~reg0                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_CS_Inactive_Count[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_CS_n                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_MaquinaEstats.CS_INACTIVE                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_MaquinaEstats.IDLE                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_MaquinaEstats.TRANSFER                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_TX_count[0]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_TX_count[1]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_TX_count[2]                                     ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_TX_count[2]                                     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_MOSI         ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[0]       ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[1]       ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[2]       ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[3]       ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[4]       ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[5]       ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[6]       ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Byte[7]       ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_DV            ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_CS_Inactive_Count[0]                            ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_CS_n                                            ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_MaquinaEstats.CS_INACTIVE                       ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_MaquinaEstats.IDLE                              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_MaquinaEstats.TRANSFER                          ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_TX_count[0]                                     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_TX_count[1]                                     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[0]       ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[1]       ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[2]       ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[3]       ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[4]       ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[5]       ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[6]       ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_Byte[7]       ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_RX_DV            ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_SPI_clk          ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|o_TX_Ready         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_Leading_Edge     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[0]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[1]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_RX_Bit_Count[2]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[0] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[1] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[2] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[3] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_Clk_Edges[4] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk          ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[0] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[1] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[2] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[3] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_SPI_clk_count[4] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[0]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[1]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_TX_Bit_Count[2]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; SPI_Master_MLF:SPI_Master_Inst|r_Trailing_Edge    ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; i_SPI_MISO     ; i_clk      ; 0.563 ; 1.142 ; Rise       ; i_clk           ;
; i_TX_Byte[*]   ; i_clk      ; 0.548 ; 1.112 ; Rise       ; i_clk           ;
;  i_TX_Byte[0]  ; i_clk      ; 0.548 ; 1.112 ; Rise       ; i_clk           ;
;  i_TX_Byte[1]  ; i_clk      ; 0.481 ; 1.053 ; Rise       ; i_clk           ;
;  i_TX_Byte[2]  ; i_clk      ; 0.289 ; 0.839 ; Rise       ; i_clk           ;
;  i_TX_Byte[3]  ; i_clk      ; 0.522 ; 1.088 ; Rise       ; i_clk           ;
;  i_TX_Byte[4]  ; i_clk      ; 0.368 ; 0.912 ; Rise       ; i_clk           ;
;  i_TX_Byte[5]  ; i_clk      ; 0.452 ; 1.030 ; Rise       ; i_clk           ;
;  i_TX_Byte[6]  ; i_clk      ; 0.347 ; 0.886 ; Rise       ; i_clk           ;
;  i_TX_Byte[7]  ; i_clk      ; 0.467 ; 1.046 ; Rise       ; i_clk           ;
; i_TX_DV        ; i_clk      ; 1.251 ; 1.834 ; Rise       ; i_clk           ;
; i_TX_count[*]  ; i_clk      ; 1.233 ; 1.845 ; Rise       ; i_clk           ;
;  i_TX_count[0] ; i_clk      ; 1.233 ; 1.845 ; Rise       ; i_clk           ;
;  i_TX_count[1] ; i_clk      ; 1.109 ; 1.711 ; Rise       ; i_clk           ;
;  i_TX_count[2] ; i_clk      ; 1.010 ; 1.614 ; Rise       ; i_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; i_SPI_MISO     ; i_clk      ; -0.266 ; -0.835 ; Rise       ; i_clk           ;
; i_TX_Byte[*]   ; i_clk      ; -0.080 ; -0.618 ; Rise       ; i_clk           ;
;  i_TX_Byte[0]  ; i_clk      ; -0.334 ; -0.892 ; Rise       ; i_clk           ;
;  i_TX_Byte[1]  ; i_clk      ; -0.265 ; -0.825 ; Rise       ; i_clk           ;
;  i_TX_Byte[2]  ; i_clk      ; -0.080 ; -0.618 ; Rise       ; i_clk           ;
;  i_TX_Byte[3]  ; i_clk      ; -0.308 ; -0.868 ; Rise       ; i_clk           ;
;  i_TX_Byte[4]  ; i_clk      ; -0.161 ; -0.700 ; Rise       ; i_clk           ;
;  i_TX_Byte[5]  ; i_clk      ; -0.236 ; -0.801 ; Rise       ; i_clk           ;
;  i_TX_Byte[6]  ; i_clk      ; -0.140 ; -0.674 ; Rise       ; i_clk           ;
;  i_TX_Byte[7]  ; i_clk      ; -0.251 ; -0.817 ; Rise       ; i_clk           ;
; i_TX_DV        ; i_clk      ; -0.333 ; -0.902 ; Rise       ; i_clk           ;
; i_TX_count[*]  ; i_clk      ; -0.619 ; -1.194 ; Rise       ; i_clk           ;
;  i_TX_count[0] ; i_clk      ; -0.638 ; -1.244 ; Rise       ; i_clk           ;
;  i_TX_count[1] ; i_clk      ; -0.619 ; -1.194 ; Rise       ; i_clk           ;
;  i_TX_count[2] ; i_clk      ; -0.696 ; -1.297 ; Rise       ; i_clk           ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; o_RX_Byte[*]   ; i_clk      ; 4.532 ; 4.661 ; Rise       ; i_clk           ;
;  o_RX_Byte[0]  ; i_clk      ; 3.664 ; 3.757 ; Rise       ; i_clk           ;
;  o_RX_Byte[1]  ; i_clk      ; 3.948 ; 4.063 ; Rise       ; i_clk           ;
;  o_RX_Byte[2]  ; i_clk      ; 3.700 ; 3.797 ; Rise       ; i_clk           ;
;  o_RX_Byte[3]  ; i_clk      ; 3.687 ; 3.782 ; Rise       ; i_clk           ;
;  o_RX_Byte[4]  ; i_clk      ; 4.532 ; 4.661 ; Rise       ; i_clk           ;
;  o_RX_Byte[5]  ; i_clk      ; 3.623 ; 3.697 ; Rise       ; i_clk           ;
;  o_RX_Byte[6]  ; i_clk      ; 3.528 ; 3.592 ; Rise       ; i_clk           ;
;  o_RX_Byte[7]  ; i_clk      ; 3.820 ; 3.929 ; Rise       ; i_clk           ;
; o_RX_DV        ; i_clk      ; 3.551 ; 3.614 ; Rise       ; i_clk           ;
; o_RX_count[*]  ; i_clk      ; 3.929 ; 4.052 ; Rise       ; i_clk           ;
;  o_RX_count[0] ; i_clk      ; 3.929 ; 4.052 ; Rise       ; i_clk           ;
;  o_RX_count[1] ; i_clk      ; 3.621 ; 3.692 ; Rise       ; i_clk           ;
;  o_RX_count[2] ; i_clk      ; 3.814 ; 3.914 ; Rise       ; i_clk           ;
; o_SPI_CS_n     ; i_clk      ; 3.880 ; 3.778 ; Rise       ; i_clk           ;
; o_SPI_MOSI     ; i_clk      ; 3.690 ; 3.778 ; Rise       ; i_clk           ;
; o_SPI_clk      ; i_clk      ; 3.841 ; 3.944 ; Rise       ; i_clk           ;
; o_TX_Ready     ; i_clk      ; 4.633 ; 4.836 ; Rise       ; i_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; o_RX_Byte[*]   ; i_clk      ; 3.419 ; 3.482 ; Rise       ; i_clk           ;
;  o_RX_Byte[0]  ; i_clk      ; 3.548 ; 3.639 ; Rise       ; i_clk           ;
;  o_RX_Byte[1]  ; i_clk      ; 3.823 ; 3.934 ; Rise       ; i_clk           ;
;  o_RX_Byte[2]  ; i_clk      ; 3.583 ; 3.678 ; Rise       ; i_clk           ;
;  o_RX_Byte[3]  ; i_clk      ; 3.571 ; 3.663 ; Rise       ; i_clk           ;
;  o_RX_Byte[4]  ; i_clk      ; 4.416 ; 4.543 ; Rise       ; i_clk           ;
;  o_RX_Byte[5]  ; i_clk      ; 3.508 ; 3.579 ; Rise       ; i_clk           ;
;  o_RX_Byte[6]  ; i_clk      ; 3.419 ; 3.482 ; Rise       ; i_clk           ;
;  o_RX_Byte[7]  ; i_clk      ; 3.698 ; 3.803 ; Rise       ; i_clk           ;
; o_RX_DV        ; i_clk      ; 3.442 ; 3.504 ; Rise       ; i_clk           ;
; o_RX_count[*]  ; i_clk      ; 3.508 ; 3.578 ; Rise       ; i_clk           ;
;  o_RX_count[0] ; i_clk      ; 3.805 ; 3.924 ; Rise       ; i_clk           ;
;  o_RX_count[1] ; i_clk      ; 3.508 ; 3.578 ; Rise       ; i_clk           ;
;  o_RX_count[2] ; i_clk      ; 3.695 ; 3.792 ; Rise       ; i_clk           ;
; o_SPI_CS_n     ; i_clk      ; 3.757 ; 3.658 ; Rise       ; i_clk           ;
; o_SPI_MOSI     ; i_clk      ; 3.573 ; 3.658 ; Rise       ; i_clk           ;
; o_SPI_clk      ; i_clk      ; 3.718 ; 3.818 ; Rise       ; i_clk           ;
; o_TX_Ready     ; i_clk      ; 4.217 ; 4.264 ; Rise       ; i_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; i_TX_DV    ; o_TX_Ready  ;    ; 4.527 ; 5.010 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; i_TX_DV    ; o_TX_Ready  ;    ; 4.339 ; 4.821 ;    ;
+------------+-------------+----+-------+-------+----+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.662  ; 0.175 ; N/A      ; N/A     ; -3.000              ;
;  i_clk           ; -1.662  ; 0.175 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -50.94  ; 0.0   ; 0.0      ; 0.0     ; -68.535             ;
;  i_clk           ; -50.940 ; 0.000 ; N/A      ; N/A     ; -68.535             ;
+------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; i_SPI_MISO     ; i_clk      ; 1.237 ; 1.590 ; Rise       ; i_clk           ;
; i_TX_Byte[*]   ; i_clk      ; 1.224 ; 1.572 ; Rise       ; i_clk           ;
;  i_TX_Byte[0]  ; i_clk      ; 1.224 ; 1.572 ; Rise       ; i_clk           ;
;  i_TX_Byte[1]  ; i_clk      ; 1.054 ; 1.396 ; Rise       ; i_clk           ;
;  i_TX_Byte[2]  ; i_clk      ; 0.701 ; 1.046 ; Rise       ; i_clk           ;
;  i_TX_Byte[3]  ; i_clk      ; 1.187 ; 1.540 ; Rise       ; i_clk           ;
;  i_TX_Byte[4]  ; i_clk      ; 0.874 ; 1.229 ; Rise       ; i_clk           ;
;  i_TX_Byte[5]  ; i_clk      ; 1.033 ; 1.380 ; Rise       ; i_clk           ;
;  i_TX_Byte[6]  ; i_clk      ; 0.837 ; 1.189 ; Rise       ; i_clk           ;
;  i_TX_Byte[7]  ; i_clk      ; 1.056 ; 1.397 ; Rise       ; i_clk           ;
; i_TX_DV        ; i_clk      ; 2.680 ; 2.991 ; Rise       ; i_clk           ;
; i_TX_count[*]  ; i_clk      ; 2.656 ; 2.976 ; Rise       ; i_clk           ;
;  i_TX_count[0] ; i_clk      ; 2.656 ; 2.976 ; Rise       ; i_clk           ;
;  i_TX_count[1] ; i_clk      ; 2.399 ; 2.725 ; Rise       ; i_clk           ;
;  i_TX_count[2] ; i_clk      ; 2.170 ; 2.484 ; Rise       ; i_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; i_SPI_MISO     ; i_clk      ; -0.266 ; -0.748 ; Rise       ; i_clk           ;
; i_TX_Byte[*]   ; i_clk      ; -0.080 ; -0.409 ; Rise       ; i_clk           ;
;  i_TX_Byte[0]  ; i_clk      ; -0.334 ; -0.892 ; Rise       ; i_clk           ;
;  i_TX_Byte[1]  ; i_clk      ; -0.265 ; -0.717 ; Rise       ; i_clk           ;
;  i_TX_Byte[2]  ; i_clk      ; -0.080 ; -0.409 ; Rise       ; i_clk           ;
;  i_TX_Byte[3]  ; i_clk      ; -0.308 ; -0.868 ; Rise       ; i_clk           ;
;  i_TX_Byte[4]  ; i_clk      ; -0.161 ; -0.602 ; Rise       ; i_clk           ;
;  i_TX_Byte[5]  ; i_clk      ; -0.236 ; -0.698 ; Rise       ; i_clk           ;
;  i_TX_Byte[6]  ; i_clk      ; -0.140 ; -0.569 ; Rise       ; i_clk           ;
;  i_TX_Byte[7]  ; i_clk      ; -0.251 ; -0.715 ; Rise       ; i_clk           ;
; i_TX_DV        ; i_clk      ; -0.333 ; -0.877 ; Rise       ; i_clk           ;
; i_TX_count[*]  ; i_clk      ; -0.619 ; -1.194 ; Rise       ; i_clk           ;
;  i_TX_count[0] ; i_clk      ; -0.638 ; -1.244 ; Rise       ; i_clk           ;
;  i_TX_count[1] ; i_clk      ; -0.619 ; -1.194 ; Rise       ; i_clk           ;
;  i_TX_count[2] ; i_clk      ; -0.696 ; -1.297 ; Rise       ; i_clk           ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; o_RX_Byte[*]   ; i_clk      ; 8.196 ; 8.302 ; Rise       ; i_clk           ;
;  o_RX_Byte[0]  ; i_clk      ; 6.923 ; 6.933 ; Rise       ; i_clk           ;
;  o_RX_Byte[1]  ; i_clk      ; 7.476 ; 7.446 ; Rise       ; i_clk           ;
;  o_RX_Byte[2]  ; i_clk      ; 6.975 ; 6.988 ; Rise       ; i_clk           ;
;  o_RX_Byte[3]  ; i_clk      ; 6.957 ; 6.968 ; Rise       ; i_clk           ;
;  o_RX_Byte[4]  ; i_clk      ; 8.196 ; 8.302 ; Rise       ; i_clk           ;
;  o_RX_Byte[5]  ; i_clk      ; 6.842 ; 6.852 ; Rise       ; i_clk           ;
;  o_RX_Byte[6]  ; i_clk      ; 6.604 ; 6.616 ; Rise       ; i_clk           ;
;  o_RX_Byte[7]  ; i_clk      ; 7.237 ; 7.243 ; Rise       ; i_clk           ;
; o_RX_DV        ; i_clk      ; 6.641 ; 6.650 ; Rise       ; i_clk           ;
; o_RX_count[*]  ; i_clk      ; 7.451 ; 7.458 ; Rise       ; i_clk           ;
;  o_RX_count[0] ; i_clk      ; 7.451 ; 7.458 ; Rise       ; i_clk           ;
;  o_RX_count[1] ; i_clk      ; 6.819 ; 6.809 ; Rise       ; i_clk           ;
;  o_RX_count[2] ; i_clk      ; 7.181 ; 7.173 ; Rise       ; i_clk           ;
; o_SPI_CS_n     ; i_clk      ; 7.151 ; 7.159 ; Rise       ; i_clk           ;
; o_SPI_MOSI     ; i_clk      ; 6.952 ; 6.961 ; Rise       ; i_clk           ;
; o_SPI_clk      ; i_clk      ; 7.274 ; 7.265 ; Rise       ; i_clk           ;
; o_TX_Ready     ; i_clk      ; 9.048 ; 8.989 ; Rise       ; i_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; o_RX_Byte[*]   ; i_clk      ; 3.419 ; 3.482 ; Rise       ; i_clk           ;
;  o_RX_Byte[0]  ; i_clk      ; 3.548 ; 3.639 ; Rise       ; i_clk           ;
;  o_RX_Byte[1]  ; i_clk      ; 3.823 ; 3.934 ; Rise       ; i_clk           ;
;  o_RX_Byte[2]  ; i_clk      ; 3.583 ; 3.678 ; Rise       ; i_clk           ;
;  o_RX_Byte[3]  ; i_clk      ; 3.571 ; 3.663 ; Rise       ; i_clk           ;
;  o_RX_Byte[4]  ; i_clk      ; 4.416 ; 4.543 ; Rise       ; i_clk           ;
;  o_RX_Byte[5]  ; i_clk      ; 3.508 ; 3.579 ; Rise       ; i_clk           ;
;  o_RX_Byte[6]  ; i_clk      ; 3.419 ; 3.482 ; Rise       ; i_clk           ;
;  o_RX_Byte[7]  ; i_clk      ; 3.698 ; 3.803 ; Rise       ; i_clk           ;
; o_RX_DV        ; i_clk      ; 3.442 ; 3.504 ; Rise       ; i_clk           ;
; o_RX_count[*]  ; i_clk      ; 3.508 ; 3.578 ; Rise       ; i_clk           ;
;  o_RX_count[0] ; i_clk      ; 3.805 ; 3.924 ; Rise       ; i_clk           ;
;  o_RX_count[1] ; i_clk      ; 3.508 ; 3.578 ; Rise       ; i_clk           ;
;  o_RX_count[2] ; i_clk      ; 3.695 ; 3.792 ; Rise       ; i_clk           ;
; o_SPI_CS_n     ; i_clk      ; 3.757 ; 3.658 ; Rise       ; i_clk           ;
; o_SPI_MOSI     ; i_clk      ; 3.573 ; 3.658 ; Rise       ; i_clk           ;
; o_SPI_clk      ; i_clk      ; 3.718 ; 3.818 ; Rise       ; i_clk           ;
; o_TX_Ready     ; i_clk      ; 4.217 ; 4.264 ; Rise       ; i_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; i_TX_DV    ; o_TX_Ready  ;    ; 8.544 ; 8.932 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; i_TX_DV    ; o_TX_Ready  ;    ; 4.339 ; 4.821 ;    ;
+------------+-------------+----+-------+-------+----+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_TX_Ready    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_count[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_count[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_count[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_DV       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Byte[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Byte[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Byte[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Byte[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Byte[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Byte[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Byte[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Byte[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_SPI_clk     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_SPI_MOSI    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_SPI_CS_n    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_TX_DV                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_rst_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_TX_count[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_TX_count[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_TX_count[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_SPI_MISO              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_TX_Byte[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_TX_Byte[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_TX_Byte[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_TX_Byte[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_TX_Byte[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_TX_Byte[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_TX_Byte[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_TX_Byte[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_TX_Ready    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_count[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_count[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_count[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_DV       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_SPI_clk     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_SPI_MOSI    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_SPI_CS_n    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_TX_Ready    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_count[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_count[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_count[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_DV       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_SPI_clk     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_SPI_MOSI    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_SPI_CS_n    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_TX_Ready    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_RX_count[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_RX_count[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_RX_count[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_RX_DV       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_RX_Byte[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_RX_Byte[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_RX_Byte[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_RX_Byte[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_RX_Byte[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; o_RX_Byte[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_RX_Byte[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_SPI_clk     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_SPI_MOSI    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_SPI_CS_n    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 337      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 337      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 101   ; 101  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 22    ; 22   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu May 14 19:39:01 2020
Info: Command: quartus_sta SPI_Master_MaquinaEstats_MLF -c SPI_Master_MaquinaEstats_MLF
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SPI_Master_MaquinaEstats_MLF.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk i_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.662
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.662       -50.940 i_clk 
Info (332146): Worst-case hold slack is 0.386
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.386         0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -68.535 i_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.405
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.405       -42.214 i_clk 
Info (332146): Worst-case hold slack is 0.339
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.339         0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -68.535 i_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.305
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.305        -5.240 i_clk 
Info (332146): Worst-case hold slack is 0.175
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.175         0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -57.151 i_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4659 megabytes
    Info: Processing ended: Thu May 14 19:39:07 2020
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


