create_project -force -part xcku035-fbva676-2-e fpga
add_files -fileset sources_1 defines.v  ../rtl/fpga.v  ../rtl/fpga_core.v  ../rtl/sync_reset.v  ../rtl/sync_signal.v  ../rtl/common/example_core_pcie_us.v  ../rtl/common/example_core_pcie.v  ../rtl/common/example_core.v  ../rtl/common/axi_ram.v  ../lib/pcie/rtl/pcie_us_if.v  ../lib/pcie/rtl/pcie_us_if_rc.v  ../lib/pcie/rtl/pcie_us_if_rq.v  ../lib/pcie/rtl/pcie_us_if_cq.v  ../lib/pcie/rtl/pcie_us_if_cc.v  ../lib/pcie/rtl/pcie_us_cfg.v  ../lib/pcie/rtl/pcie_axil_master.v  ../lib/pcie/rtl/pcie_axi_master.v  ../lib/pcie/rtl/pcie_axi_master_rd.v  ../lib/pcie/rtl/pcie_axi_master_wr.v  ../lib/pcie/rtl/pcie_tlp_demux_bar.v  ../lib/pcie/rtl/pcie_tlp_demux.v  ../lib/pcie/rtl/pcie_tlp_mux.v  ../lib/pcie/rtl/pcie_tlp_fifo.v  ../lib/pcie/rtl/pcie_tlp_fifo_raw.v  ../lib/pcie/rtl/pcie_msix.v  ../lib/pcie/rtl/dma_if_pcie.v  ../lib/pcie/rtl/dma_if_pcie_rd.v  ../lib/pcie/rtl/dma_if_pcie_wr.v  ../lib/pcie/rtl/dma_psdpram.v  ../lib/pcie/rtl/priority_encoder.v  ../lib/pcie/rtl/pulse_merge.v 
add_files -fileset constrs_1  ../fpga.xdc 
source ../ip/pcie3_ultrascale_0.tcl
