
parking_master.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000006  00800100  00000438  000004cc  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000438  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000011  00800106  00800106  000004d2  2**0
                  ALLOC
  3 .debug_aranges 00000020  00000000  00000000  000004d2  2**0
                  CONTENTS, READONLY, DEBUGGING
  4 .debug_pubnames 000001ca  00000000  00000000  000004f2  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   00000418  00000000  00000000  000006bc  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 000001a3  00000000  00000000  00000ad4  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   000005a9  00000000  00000000  00000c77  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  000000f0  00000000  00000000  00001220  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    00000204  00000000  00000000  00001310  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    00000050  00000000  00000000  00001514  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000048  00000000  00000000  00001564  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 46 00 	jmp	0x8c	; 0x8c <__ctors_end>
   4:	0c 94 e7 00 	jmp	0x1ce	; 0x1ce <__vector_1>
   8:	0c 94 f9 00 	jmp	0x1f2	; 0x1f2 <__vector_2>
   c:	0c 94 08 01 	jmp	0x210	; 0x210 <__vector_3>
  10:	0c 94 1a 01 	jmp	0x234	; 0x234 <__vector_4>
  14:	0c 94 29 01 	jmp	0x252	; 0x252 <__vector_5>
  18:	0c 94 3b 01 	jmp	0x276	; 0x276 <__vector_6>
  1c:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  20:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  24:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  28:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  2c:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  30:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  34:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  38:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  3c:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  40:	0c 94 67 00 	jmp	0xce	; 0xce <__vector_16>
  44:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  48:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  4c:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  50:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  54:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  58:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  5c:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  60:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  64:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  68:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  6c:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  70:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  74:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  78:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  7c:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  80:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  84:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  88:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>

0000008c <__ctors_end>:
  8c:	11 24       	eor	r1, r1
  8e:	1f be       	out	0x3f, r1	; 63
  90:	cf ef       	ldi	r28, 0xFF	; 255
  92:	d0 e1       	ldi	r29, 0x10	; 16
  94:	de bf       	out	0x3e, r29	; 62
  96:	cd bf       	out	0x3d, r28	; 61

00000098 <__do_copy_data>:
  98:	11 e0       	ldi	r17, 0x01	; 1
  9a:	a0 e0       	ldi	r26, 0x00	; 0
  9c:	b1 e0       	ldi	r27, 0x01	; 1
  9e:	e8 e3       	ldi	r30, 0x38	; 56
  a0:	f4 e0       	ldi	r31, 0x04	; 4
  a2:	00 e0       	ldi	r16, 0x00	; 0
  a4:	0b bf       	out	0x3b, r16	; 59
  a6:	02 c0       	rjmp	.+4      	; 0xac <__do_copy_data+0x14>
  a8:	07 90       	elpm	r0, Z+
  aa:	0d 92       	st	X+, r0
  ac:	a6 30       	cpi	r26, 0x06	; 6
  ae:	b1 07       	cpc	r27, r17
  b0:	d9 f7       	brne	.-10     	; 0xa8 <__do_copy_data+0x10>

000000b2 <__do_clear_bss>:
  b2:	11 e0       	ldi	r17, 0x01	; 1
  b4:	a6 e0       	ldi	r26, 0x06	; 6
  b6:	b1 e0       	ldi	r27, 0x01	; 1
  b8:	01 c0       	rjmp	.+2      	; 0xbc <.do_clear_bss_start>

000000ba <.do_clear_bss_loop>:
  ba:	1d 92       	st	X+, r1

000000bc <.do_clear_bss_start>:
  bc:	a7 31       	cpi	r26, 0x17	; 23
  be:	b1 07       	cpc	r27, r17
  c0:	e1 f7       	brne	.-8      	; 0xba <.do_clear_bss_loop>
  c2:	0e 94 07 02 	call	0x40e	; 0x40e <main>
  c6:	0c 94 17 02 	jmp	0x42e	; 0x42e <exit>

000000ca <__bad_interrupt>:
  ca:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000ce <__vector_16>:

U16 cost1=1000, cost2=1000, cost3=1000;


ISR(TIMER0_OVF_vect)	// 2ms
{
  ce:	1f 92       	push	r1
  d0:	0f 92       	push	r0
  d2:	0f b6       	in	r0, 0x3f	; 63
  d4:	0f 92       	push	r0
  d6:	11 24       	eor	r1, r1
  d8:	2f 93       	push	r18
  da:	8f 93       	push	r24
  dc:	9f 93       	push	r25
	TCNT0 = 131;
  de:	83 e8       	ldi	r24, 0x83	; 131
  e0:	82 bf       	out	0x32, r24	; 50
	tic_1sec++;
  e2:	80 91 06 01 	lds	r24, 0x0106
  e6:	90 91 07 01 	lds	r25, 0x0107
  ea:	01 96       	adiw	r24, 0x01	; 1
  ec:	90 93 07 01 	sts	0x0107, r25
  f0:	80 93 06 01 	sts	0x0106, r24

	if( tic_1sec >= 500 )		//sec
  f4:	84 5f       	subi	r24, 0xF4	; 244
  f6:	91 40       	sbci	r25, 0x01	; 1
  f8:	08 f4       	brcc	.+2      	; 0xfc <__vector_16+0x2e>
  fa:	61 c0       	rjmp	.+194    	; 0x1be <__vector_16+0xf0>
	{
		tic_1sec = 0;
  fc:	10 92 07 01 	sts	0x0107, r1
 100:	10 92 06 01 	sts	0x0106, r1

		if(state1_flag == 1)
 104:	80 91 08 01 	lds	r24, 0x0108
 108:	81 30       	cpi	r24, 0x01	; 1
 10a:	d9 f4       	brne	.+54     	; 0x142 <__vector_16+0x74>
		{
			nSEC1++;
 10c:	80 91 0e 01 	lds	r24, 0x010E
 110:	8f 5f       	subi	r24, 0xFF	; 255
 112:	80 93 0e 01 	sts	0x010E, r24
			if(nSEC1 >= 60)
 116:	80 91 0e 01 	lds	r24, 0x010E
 11a:	8c 33       	cpi	r24, 0x3C	; 60
 11c:	90 f0       	brcs	.+36     	; 0x142 <__vector_16+0x74>
			{
				nMIN1++;
 11e:	80 91 11 01 	lds	r24, 0x0111
 122:	8f 5f       	subi	r24, 0xFF	; 255
 124:	80 93 11 01 	sts	0x0111, r24
				nSEC1 = 0;
 128:	10 92 0e 01 	sts	0x010E, r1

				if(nMIN1 >= 60)
 12c:	80 91 11 01 	lds	r24, 0x0111
 130:	8c 33       	cpi	r24, 0x3C	; 60
 132:	38 f0       	brcs	.+14     	; 0x142 <__vector_16+0x74>
				{
					nHOR1++;
 134:	80 91 10 01 	lds	r24, 0x0110
 138:	8f 5f       	subi	r24, 0xFF	; 255
 13a:	80 93 10 01 	sts	0x0110, r24
					nMIN1 = 0;					
 13e:	10 92 11 01 	sts	0x0111, r1
				}
			}
		}

		if(state2_flag == 1)
 142:	80 91 09 01 	lds	r24, 0x0109
 146:	81 30       	cpi	r24, 0x01	; 1
 148:	d9 f4       	brne	.+54     	; 0x180 <__vector_16+0xb2>
		{
			nSEC2++;
 14a:	80 91 13 01 	lds	r24, 0x0113
 14e:	8f 5f       	subi	r24, 0xFF	; 255
 150:	80 93 13 01 	sts	0x0113, r24
			if(nSEC2 >= 60)
 154:	80 91 13 01 	lds	r24, 0x0113
 158:	8c 33       	cpi	r24, 0x3C	; 60
 15a:	90 f0       	brcs	.+36     	; 0x180 <__vector_16+0xb2>
			{
				nMIN2++;
 15c:	80 91 16 01 	lds	r24, 0x0116
 160:	8f 5f       	subi	r24, 0xFF	; 255
 162:	80 93 16 01 	sts	0x0116, r24
				nSEC2 = 0;
 166:	10 92 13 01 	sts	0x0113, r1

				if(nMIN2 >= 60)
 16a:	80 91 16 01 	lds	r24, 0x0116
 16e:	8c 33       	cpi	r24, 0x3C	; 60
 170:	38 f0       	brcs	.+14     	; 0x180 <__vector_16+0xb2>
				{
					nHOR2++;
 172:	80 91 14 01 	lds	r24, 0x0114
 176:	8f 5f       	subi	r24, 0xFF	; 255
 178:	80 93 14 01 	sts	0x0114, r24
					nMIN2 = 0;					
 17c:	10 92 16 01 	sts	0x0116, r1
				}
			}
		}

		if(state3_flag == 1)
 180:	80 91 0a 01 	lds	r24, 0x010A
 184:	81 30       	cpi	r24, 0x01	; 1
 186:	d9 f4       	brne	.+54     	; 0x1be <__vector_16+0xf0>
		{
			nSEC3++;
 188:	80 91 0f 01 	lds	r24, 0x010F
 18c:	8f 5f       	subi	r24, 0xFF	; 255
 18e:	80 93 0f 01 	sts	0x010F, r24
			if(nSEC3 >= 60)
 192:	80 91 0f 01 	lds	r24, 0x010F
 196:	8c 33       	cpi	r24, 0x3C	; 60
 198:	90 f0       	brcs	.+36     	; 0x1be <__vector_16+0xf0>
			{
				nMIN3++;
 19a:	80 91 12 01 	lds	r24, 0x0112
 19e:	8f 5f       	subi	r24, 0xFF	; 255
 1a0:	80 93 12 01 	sts	0x0112, r24
				nSEC3 = 0;
 1a4:	10 92 0f 01 	sts	0x010F, r1

				if(nMIN3 >= 60)
 1a8:	80 91 12 01 	lds	r24, 0x0112
 1ac:	8c 33       	cpi	r24, 0x3C	; 60
 1ae:	38 f0       	brcs	.+14     	; 0x1be <__vector_16+0xf0>
				{
					nHOR3++;
 1b0:	80 91 15 01 	lds	r24, 0x0115
 1b4:	8f 5f       	subi	r24, 0xFF	; 255
 1b6:	80 93 15 01 	sts	0x0115, r24
					nMIN3 = 0;					
 1ba:	10 92 12 01 	sts	0x0112, r1
			}
		}

		
	}
}
 1be:	9f 91       	pop	r25
 1c0:	8f 91       	pop	r24
 1c2:	2f 91       	pop	r18
 1c4:	0f 90       	pop	r0
 1c6:	0f be       	out	0x3f, r0	; 63
 1c8:	0f 90       	pop	r0
 1ca:	1f 90       	pop	r1
 1cc:	18 95       	reti

000001ce <__vector_1>:

ISR(INT0_vect)		//INTERRUPT FALLING EDGE FOR STATE1
{
 1ce:	1f 92       	push	r1
 1d0:	0f 92       	push	r0
 1d2:	0f b6       	in	r0, 0x3f	; 63
 1d4:	0f 92       	push	r0
 1d6:	11 24       	eor	r1, r1
	state1_flag = 0;
 1d8:	10 92 08 01 	sts	0x0108, r1

	nHOR1 = 0;
 1dc:	10 92 10 01 	sts	0x0110, r1
	nMIN1 = 0;
 1e0:	10 92 11 01 	sts	0x0111, r1
	nSEC1 = 0;
 1e4:	10 92 0e 01 	sts	0x010E, r1
	//process calc cost and init state
}
 1e8:	0f 90       	pop	r0
 1ea:	0f be       	out	0x3f, r0	; 63
 1ec:	0f 90       	pop	r0
 1ee:	1f 90       	pop	r1
 1f0:	18 95       	reti

000001f2 <__vector_2>:

ISR(INT1_vect)		//INTERRUPT RISING EDGE FOR STATE1
{
 1f2:	1f 92       	push	r1
 1f4:	0f 92       	push	r0
 1f6:	0f b6       	in	r0, 0x3f	; 63
 1f8:	0f 92       	push	r0
 1fa:	11 24       	eor	r1, r1
 1fc:	8f 93       	push	r24
	state1_flag = 1;
 1fe:	81 e0       	ldi	r24, 0x01	; 1
 200:	80 93 08 01 	sts	0x0108, r24
}
 204:	8f 91       	pop	r24
 206:	0f 90       	pop	r0
 208:	0f be       	out	0x3f, r0	; 63
 20a:	0f 90       	pop	r0
 20c:	1f 90       	pop	r1
 20e:	18 95       	reti

00000210 <__vector_3>:

ISR(INT2_vect)		//INTERRUPT FALLING EDGE FOR STATE2
{
 210:	1f 92       	push	r1
 212:	0f 92       	push	r0
 214:	0f b6       	in	r0, 0x3f	; 63
 216:	0f 92       	push	r0
 218:	11 24       	eor	r1, r1
	state2_flag = 0;
 21a:	10 92 09 01 	sts	0x0109, r1
	
	nHOR2 = 0;
 21e:	10 92 14 01 	sts	0x0114, r1
	nMIN2 = 0;
 222:	10 92 16 01 	sts	0x0116, r1
	nSEC2 = 0;
 226:	10 92 13 01 	sts	0x0113, r1
}
 22a:	0f 90       	pop	r0
 22c:	0f be       	out	0x3f, r0	; 63
 22e:	0f 90       	pop	r0
 230:	1f 90       	pop	r1
 232:	18 95       	reti

00000234 <__vector_4>:

ISR(INT3_vect)		//INTERRUPT RISING EDGE FOR STATE2
{
 234:	1f 92       	push	r1
 236:	0f 92       	push	r0
 238:	0f b6       	in	r0, 0x3f	; 63
 23a:	0f 92       	push	r0
 23c:	11 24       	eor	r1, r1
 23e:	8f 93       	push	r24
	state2_flag = 1;
 240:	81 e0       	ldi	r24, 0x01	; 1
 242:	80 93 09 01 	sts	0x0109, r24
}
 246:	8f 91       	pop	r24
 248:	0f 90       	pop	r0
 24a:	0f be       	out	0x3f, r0	; 63
 24c:	0f 90       	pop	r0
 24e:	1f 90       	pop	r1
 250:	18 95       	reti

00000252 <__vector_5>:

ISR(INT4_vect)		//INTERRUPT FALLING EDGE FOR STATE3
{
 252:	1f 92       	push	r1
 254:	0f 92       	push	r0
 256:	0f b6       	in	r0, 0x3f	; 63
 258:	0f 92       	push	r0
 25a:	11 24       	eor	r1, r1
	state3_flag = 0;
 25c:	10 92 0a 01 	sts	0x010A, r1
	
	nHOR3 = 0;
 260:	10 92 15 01 	sts	0x0115, r1
	nMIN3 = 0;
 264:	10 92 12 01 	sts	0x0112, r1
	nSEC3 = 0;
 268:	10 92 0f 01 	sts	0x010F, r1
}
 26c:	0f 90       	pop	r0
 26e:	0f be       	out	0x3f, r0	; 63
 270:	0f 90       	pop	r0
 272:	1f 90       	pop	r1
 274:	18 95       	reti

00000276 <__vector_6>:

ISR(INT5_vect)		//INTERRUPT RISING EDGE FOR STATE3
{
 276:	1f 92       	push	r1
 278:	0f 92       	push	r0
 27a:	0f b6       	in	r0, 0x3f	; 63
 27c:	0f 92       	push	r0
 27e:	11 24       	eor	r1, r1
 280:	8f 93       	push	r24
	state3_flag = 1;
 282:	81 e0       	ldi	r24, 0x01	; 1
 284:	80 93 0a 01 	sts	0x010A, r24
}
 288:	8f 91       	pop	r24
 28a:	0f 90       	pop	r0
 28c:	0f be       	out	0x3f, r0	; 63
 28e:	0f 90       	pop	r0
 290:	1f 90       	pop	r1
 292:	18 95       	reti

00000294 <Init_RecieveSlave>:
	PORTC = 0xFF;
}

void Init_RecieveSlave(void)
{
	Disable_ISR();
 294:	8f b7       	in	r24, 0x3f	; 63
 296:	8f 77       	andi	r24, 0x7F	; 127
 298:	8f bf       	out	0x3f, r24	; 63
	
	DDRC = 0x00;	//setting recievePORT
 29a:	14 ba       	out	0x14, r1	; 20
	PORTC.0	--- slave_1st_userstate
	PORTC.1 --- slave_2nd_userstate
	PORTC.2 --- slave_3th_userstate
	-----------*/

	sbi( EICRA, ISC01 );    // FALLING EDGE FOR STATE1
 29c:	ea e6       	ldi	r30, 0x6A	; 106
 29e:	f0 e0       	ldi	r31, 0x00	; 0
 2a0:	80 81       	ld	r24, Z
 2a2:	82 60       	ori	r24, 0x02	; 2
 2a4:	80 83       	st	Z, r24
	cbi( EICRA, ISC00 );
 2a6:	80 81       	ld	r24, Z
 2a8:	8e 7f       	andi	r24, 0xFE	; 254
 2aa:	80 83       	st	Z, r24
	sbi( EIMSK, INT0  );    // EXT_INT 0 ENABLE
 2ac:	89 b7       	in	r24, 0x39	; 57
 2ae:	81 60       	ori	r24, 0x01	; 1
 2b0:	89 bf       	out	0x39, r24	; 57
	cbi( EIFR , INTF0 );    // INTERRUPT FLAG CLEAR
 2b2:	88 b7       	in	r24, 0x38	; 56
 2b4:	8e 7f       	andi	r24, 0xFE	; 254
 2b6:	88 bf       	out	0x38, r24	; 56
	cbi(DDRD, 0);  
 2b8:	88 98       	cbi	0x11, 0	; 17
	sbi(PORTD, 0);
 2ba:	90 9a       	sbi	0x12, 0	; 18

	sbi( EICRA, ISC11 );    // RISING EDGE FOR STATE1
 2bc:	80 81       	ld	r24, Z
 2be:	88 60       	ori	r24, 0x08	; 8
 2c0:	80 83       	st	Z, r24
	sbi( EICRA, ISC10 );
 2c2:	80 81       	ld	r24, Z
 2c4:	84 60       	ori	r24, 0x04	; 4
 2c6:	80 83       	st	Z, r24
	sbi( EIMSK, INT1  );    // EXT_INT 1 ENABLE
 2c8:	89 b7       	in	r24, 0x39	; 57
 2ca:	82 60       	ori	r24, 0x02	; 2
 2cc:	89 bf       	out	0x39, r24	; 57
	cbi( EIFR , INTF1 );    // INTERRUPT FLAG CLEAR
 2ce:	88 b7       	in	r24, 0x38	; 56
 2d0:	8d 7f       	andi	r24, 0xFD	; 253
 2d2:	88 bf       	out	0x38, r24	; 56
	cbi(DDRD, 1);  
 2d4:	89 98       	cbi	0x11, 1	; 17
	sbi(PORTD, 1);
 2d6:	91 9a       	sbi	0x12, 1	; 18

	sbi( EICRA, ISC21 );    // FALLING EDGE FOR STATE2
 2d8:	80 81       	ld	r24, Z
 2da:	80 62       	ori	r24, 0x20	; 32
 2dc:	80 83       	st	Z, r24
	cbi( EICRA, ISC20 );
 2de:	80 81       	ld	r24, Z
 2e0:	8f 7e       	andi	r24, 0xEF	; 239
 2e2:	80 83       	st	Z, r24
	sbi( EIMSK, INT2  );    // EXT_INT 2 ENABLE
 2e4:	89 b7       	in	r24, 0x39	; 57
 2e6:	84 60       	ori	r24, 0x04	; 4
 2e8:	89 bf       	out	0x39, r24	; 57
	cbi( EIFR , INTF2 );    // INTERRUPT FLAG CLEAR
 2ea:	88 b7       	in	r24, 0x38	; 56
 2ec:	8b 7f       	andi	r24, 0xFB	; 251
 2ee:	88 bf       	out	0x38, r24	; 56
	cbi(DDRD, 2);  
 2f0:	8a 98       	cbi	0x11, 2	; 17
	sbi(PORTD, 2);
 2f2:	92 9a       	sbi	0x12, 2	; 18
	
    
	sbi( EICRA, ISC31 );    // RISING EDGE FOR STATE2
 2f4:	80 81       	ld	r24, Z
 2f6:	80 68       	ori	r24, 0x80	; 128
 2f8:	80 83       	st	Z, r24
	sbi( EICRA, ISC30 );
 2fa:	80 81       	ld	r24, Z
 2fc:	80 64       	ori	r24, 0x40	; 64
 2fe:	80 83       	st	Z, r24
	sbi( EIMSK, INT3  );    // EXT_INT 3 ENABLE
 300:	89 b7       	in	r24, 0x39	; 57
 302:	88 60       	ori	r24, 0x08	; 8
 304:	89 bf       	out	0x39, r24	; 57
	cbi( EIFR , INTF3 );    // INTERRUPT FLAG CLEAR
 306:	88 b7       	in	r24, 0x38	; 56
 308:	87 7f       	andi	r24, 0xF7	; 247
 30a:	88 bf       	out	0x38, r24	; 56
	cbi(DDRD, 3);  
 30c:	8b 98       	cbi	0x11, 3	; 17
	sbi(PORTD, 3);
 30e:	93 9a       	sbi	0x12, 3	; 18

	sbi( EICRB, ISC41 );    // FALLING EDGE FOR STATE3
 310:	8a b7       	in	r24, 0x3a	; 58
 312:	82 60       	ori	r24, 0x02	; 2
 314:	8a bf       	out	0x3a, r24	; 58
	cbi( EICRB, ISC40 );
 316:	8a b7       	in	r24, 0x3a	; 58
 318:	8e 7f       	andi	r24, 0xFE	; 254
 31a:	8a bf       	out	0x3a, r24	; 58
	sbi( EIMSK, INT4  );    // EXT_INT 4 ENABLE
 31c:	89 b7       	in	r24, 0x39	; 57
 31e:	80 61       	ori	r24, 0x10	; 16
 320:	89 bf       	out	0x39, r24	; 57
	cbi( EIFR , INTF4 );    // INTERRUPT FLAG CLEAR
 322:	88 b7       	in	r24, 0x38	; 56
 324:	8f 7e       	andi	r24, 0xEF	; 239
 326:	88 bf       	out	0x38, r24	; 56
	cbi(DDRE, 4);  
 328:	14 98       	cbi	0x02, 4	; 2
	sbi(PORTE, 4);
 32a:	1c 9a       	sbi	0x03, 4	; 3
  	
	sbi( EICRB, ISC51 );    // RISING EDGE FOR STATE3
 32c:	8a b7       	in	r24, 0x3a	; 58
 32e:	88 60       	ori	r24, 0x08	; 8
 330:	8a bf       	out	0x3a, r24	; 58
	sbi( EICRB, ISC50 );
 332:	8a b7       	in	r24, 0x3a	; 58
 334:	84 60       	ori	r24, 0x04	; 4
 336:	8a bf       	out	0x3a, r24	; 58
	sbi( EIMSK, INT5  );    // EXT_INT 5 ENABLE
 338:	89 b7       	in	r24, 0x39	; 57
 33a:	80 62       	ori	r24, 0x20	; 32
 33c:	89 bf       	out	0x39, r24	; 57
	cbi( EIFR , INTF5 );    // INTERRUPT FLAG CLEAR
 33e:	88 b7       	in	r24, 0x38	; 56
 340:	8f 7d       	andi	r24, 0xDF	; 223
 342:	88 bf       	out	0x38, r24	; 56
	cbi(DDRE, 5);  
 344:	15 98       	cbi	0x02, 5	; 2
	sbi(PORTE, 5);
 346:	1d 9a       	sbi	0x03, 5	; 3

	Enable_ISR();
 348:	8f b7       	in	r24, 0x3f	; 63
 34a:	80 68       	ori	r24, 0x80	; 128
 34c:	8f bf       	out	0x3f, r24	; 63
}
 34e:	08 95       	ret

00000350 <Init_Timer0>:

void Init_Timer0(void)			// 타이머0 초기화
{                
	sbi( TIMSK, TOIE0 );     	// 타이머0 오버플로어 ON
 350:	87 b7       	in	r24, 0x37	; 55
 352:	81 60       	ori	r24, 0x01	; 1
 354:	87 bf       	out	0x37, r24	; 55
	TCNT0 = 131;					// 타이머0 상수 
 356:	83 e8       	ldi	r24, 0x83	; 131
 358:	82 bf       	out	0x32, r24	; 50
		
	TCCR0 = ( 0 << CS00 ) | ( 1 << CS01 ) | ( 1 << CS02 );				// prescaler 설정
 35a:	86 e0       	ldi	r24, 0x06	; 6
 35c:	83 bf       	out	0x33, r24	; 51
}
 35e:	08 95       	ret

00000360 <Init_Uart>:
{
	U16 Temp_UBRR;

	Temp_UBRR = 16000000L/(16L * 9600) - 1; 
	
	UBRR0H = (Temp_UBRR >> 8);              // 통신속도 설정
 360:	10 92 90 00 	sts	0x0090, r1
	UBRR0L = (Temp_UBRR & 0x00FF);
 364:	87 e6       	ldi	r24, 0x67	; 103
 366:	89 b9       	out	0x09, r24	; 9
	
	UCSR0A = (0<<RXC0)  | (1<<UDRE0);		// 수신,송신 상태비트 초기화
 368:	80 e2       	ldi	r24, 0x20	; 32
 36a:	8b b9       	out	0x0b, r24	; 11
    UCSR0B = (1<<RXEN0) | (1<<TXEN0);  		// 수신,송신 기능 활성화
 36c:	88 e1       	ldi	r24, 0x18	; 24
 36e:	8a b9       	out	0x0a, r24	; 10
	UCSR0C = (3<<UCSZ00);					// START 1비트/DATA 8비트/STOP 1비트
 370:	86 e0       	ldi	r24, 0x06	; 6
 372:	80 93 95 00 	sts	0x0095, r24
		
	cbi( DDRE, 0 );                         // RXD0 핀 입력으로 설정
 376:	10 98       	cbi	0x02, 0	; 2
	sbi( DDRE, 1 );                         // TXD0 핀 출력으로 설정
 378:	11 9a       	sbi	0x02, 1	; 2
}
 37a:	08 95       	ret

0000037c <Init_Main>:
	Enable_ISR();
}

void Init_Timer0(void)			// 타이머0 초기화
{                
	sbi( TIMSK, TOIE0 );     	// 타이머0 오버플로어 ON
 37c:	87 b7       	in	r24, 0x37	; 55
 37e:	81 60       	ori	r24, 0x01	; 1
 380:	87 bf       	out	0x37, r24	; 55
	TCNT0 = 131;					// 타이머0 상수 
 382:	83 e8       	ldi	r24, 0x83	; 131
 384:	82 bf       	out	0x32, r24	; 50
		
	TCCR0 = ( 0 << CS00 ) | ( 1 << CS01 ) | ( 1 << CS02 );				// prescaler 설정
 386:	86 e0       	ldi	r24, 0x06	; 6
 388:	83 bf       	out	0x33, r24	; 51
}

void Init_Main(void)
{
	Init_Timer0();
	Init_RecieveSlave();
 38a:	0e 94 4a 01 	call	0x294	; 0x294 <Init_RecieveSlave>
	Init_Uart();
 38e:	0e 94 b0 01 	call	0x360	; 0x360 <Init_Uart>

	DDRC = 0xFF;
 392:	8f ef       	ldi	r24, 0xFF	; 255
 394:	84 bb       	out	0x14, r24	; 20
	PORTC = 0xFF;
 396:	85 bb       	out	0x15, r24	; 21
}
 398:	08 95       	ret

0000039a <Uart_Putch>:
	sbi( DDRE, 1 );                         // TXD0 핀 출력으로 설정
}

void Uart_Putch(U08 PutData)
{
	while(!( UCSR0A & (1<<UDRE0)) );		// 송신가능시점까지 대기
 39a:	5d 9b       	sbis	0x0b, 5	; 11
 39c:	fe cf       	rjmp	.-4      	; 0x39a <Uart_Putch>
	UDR0 = PutData;							// 데이터를 전송한다
 39e:	8c b9       	out	0x0c, r24	; 12
}
 3a0:	08 95       	ret

000003a2 <Send_Computer>:

void Send_Computer(void)
{
 3a2:	df 93       	push	r29
 3a4:	cf 93       	push	r28
 3a6:	cd b7       	in	r28, 0x3d	; 61
 3a8:	de b7       	in	r29, 0x3e	; 62
 3aa:	28 97       	sbiw	r28, 0x08	; 8
 3ac:	0f b6       	in	r0, 0x3f	; 63
 3ae:	f8 94       	cli
 3b0:	de bf       	out	0x3e, r29	; 62
 3b2:	0f be       	out	0x3f, r0	; 63
 3b4:	cd bf       	out	0x3d, r28	; 61
	U08 Parameter[8];

	Parameter[0] = 0xF0;
 3b6:	80 ef       	ldi	r24, 0xF0	; 240
 3b8:	89 83       	std	Y+1, r24	; 0x01
	Parameter[1] = nHOR1;
 3ba:	80 91 10 01 	lds	r24, 0x0110
 3be:	8a 83       	std	Y+2, r24	; 0x02
	Parameter[2] = nMIN1;
 3c0:	80 91 11 01 	lds	r24, 0x0111
 3c4:	8b 83       	std	Y+3, r24	; 0x03
	Parameter[3] = nHOR2;
 3c6:	80 91 14 01 	lds	r24, 0x0114
 3ca:	8c 83       	std	Y+4, r24	; 0x04
	Parameter[4] = nMIN2;
 3cc:	80 91 16 01 	lds	r24, 0x0116
 3d0:	8d 83       	std	Y+5, r24	; 0x05
	Parameter[5] = nHOR3;
 3d2:	80 91 15 01 	lds	r24, 0x0115
 3d6:	8e 83       	std	Y+6, r24	; 0x06
	Parameter[6] = nMIN3;
 3d8:	80 91 12 01 	lds	r24, 0x0112
 3dc:	8f 83       	std	Y+7, r24	; 0x07
	Parameter[7] = 0x0F;
 3de:	8f e0       	ldi	r24, 0x0F	; 15
 3e0:	88 87       	std	Y+8, r24	; 0x08
 3e2:	fe 01       	movw	r30, r28
 3e4:	31 96       	adiw	r30, 0x01	; 1

	U08 cnt;

	for(cnt=0; cnt<8; cnt++)
 3e6:	9e 01       	movw	r18, r28
 3e8:	27 5f       	subi	r18, 0xF7	; 247
 3ea:	3f 4f       	sbci	r19, 0xFF	; 255
	{
		Uart_Putch(Parameter[cnt]);
 3ec:	80 81       	ld	r24, Z
	sbi( DDRE, 1 );                         // TXD0 핀 출력으로 설정
}

void Uart_Putch(U08 PutData)
{
	while(!( UCSR0A & (1<<UDRE0)) );		// 송신가능시점까지 대기
 3ee:	5d 9b       	sbis	0x0b, 5	; 11
 3f0:	fe cf       	rjmp	.-4      	; 0x3ee <Send_Computer+0x4c>
	UDR0 = PutData;							// 데이터를 전송한다
 3f2:	8c b9       	out	0x0c, r24	; 12
 3f4:	31 96       	adiw	r30, 0x01	; 1
	Parameter[6] = nMIN3;
	Parameter[7] = 0x0F;

	U08 cnt;

	for(cnt=0; cnt<8; cnt++)
 3f6:	e2 17       	cp	r30, r18
 3f8:	f3 07       	cpc	r31, r19
 3fa:	c1 f7       	brne	.-16     	; 0x3ec <Send_Computer+0x4a>
	{
		Uart_Putch(Parameter[cnt]);
	}
 3fc:	28 96       	adiw	r28, 0x08	; 8
 3fe:	0f b6       	in	r0, 0x3f	; 63
 400:	f8 94       	cli
 402:	de bf       	out	0x3e, r29	; 62
 404:	0f be       	out	0x3f, r0	; 63
 406:	cd bf       	out	0x3d, r28	; 61
 408:	cf 91       	pop	r28
 40a:	df 91       	pop	r29
 40c:	08 95       	ret

0000040e <main>:
{
	state3_flag = 1;
}

int main(void)
{
 40e:	cf 93       	push	r28
 410:	df 93       	push	r29
	Init_Main();
 412:	0e 94 be 01 	call	0x37c	; 0x37c <Init_Main>
    milliseconds can be achieved.
 */
void
_delay_loop_2(uint16_t __count)
{
	__asm__ volatile (
 416:	c0 e9       	ldi	r28, 0x90	; 144
 418:	d1 e0       	ldi	r29, 0x01	; 1
	
	while(1)
	{
		Send_Computer();
 41a:	0e 94 d1 01 	call	0x3a2	; 0x3a2 <Send_Computer>
 41e:	88 eb       	ldi	r24, 0xB8	; 184
 420:	9b e0       	ldi	r25, 0x0B	; 11
 422:	fe 01       	movw	r30, r28
 424:	31 97       	sbiw	r30, 0x01	; 1
 426:	f1 f7       	brne	.-4      	; 0x424 <main+0x16>
		__ticks = (uint16_t) (__ms * 10.0);
		while(__ticks)
		{
			// wait 1/10 ms
			_delay_loop_2(((F_CPU) / 4e3) / 10);
			__ticks --;
 428:	01 97       	sbiw	r24, 0x01	; 1
		__ticks = 1;
	else if (__tmp > 65535)
	{
		//	__ticks = requested delay in 1/10 ms
		__ticks = (uint16_t) (__ms * 10.0);
		while(__ticks)
 42a:	d9 f7       	brne	.-10     	; 0x422 <main+0x14>
 42c:	f6 cf       	rjmp	.-20     	; 0x41a <main+0xc>

0000042e <exit>:
 42e:	f8 94       	cli
 430:	0c 94 1a 02 	jmp	0x434	; 0x434 <_exit>

00000434 <_exit>:
 434:	f8 94       	cli

00000436 <__stop_program>:
 436:	ff cf       	rjmp	.-2      	; 0x436 <__stop_program>
