# VeriRISC_CPU_Design
O modelo VeriRISC é um processador com conjunto de instruções muito reduzido codificado no Verilog HDL.
![Captura de tela de 2023-09-02 21-39-04](https://github.com/valmyr/VeriRISC_CPU_Design/assets/65004196/0d3e6588-5100-4991-9f43-84005c2c6174)
