
## P 55 SPI 协议介绍

### SPI 协议简介

IIC 是比较低速的，SPI 是高速的。
![[../../annex/SPI--读写串行FLASH_image_1.png]]
SPI 是全双工（可以同时接收和发送）的通信总线。用于板级（芯片）之间通讯较多。要求通讯速率较高的场合。（SPI 支持 25 M，45 M 等都有，本身 SPI 协议没有限制，但是受限于硬件设备）
IIC 是半双工的。最高时钟是 3.4 MHz（但是很多 IIC 的设备都最高只支持到 400 kHz）

#### SPI 物理层特点

![[../../annex/SPI--读写串行FLASH_image_2.png]]
实际上 SPI 设备只有 4 根线。
一般来说叫 CS 引脚（芯片/从设备选择信号线，也称为片选信号线），每个从设备都会有一根 CS 信号线独立接到主机的一个引脚。其他的线是公用的。

不是通过数据线来广播地址，而是通过每个设备独立的片选信号线来选择设备，片选信号线设为低电平就代表着该设备被选中，即 CS 线是用来区分各个从机的。作用：可以用来防止干扰，选中某个设备。

调为高电平就相当于意味结束信号。SPI 中直接用 CS 线拉低代表通讯的开始，CS 线由低电平变为高电平视为通讯的结束。


其他三根线的作用：SCK、MOSI、MISO
![[../../annex/SPI--读写串行FLASH_image_3.png]]
SCK （serial clock）线：时钟信号线，用于通讯数据同步。（使用时钟信号线来实现数据同步）
在 SCK 线的协调下，就规定了数据的有效性。
SPI 跟 IIC 不同，IIC 是在 SCK 的高电平下被采集。SPI 比较复杂，在边缘采样。既可能是高电平采样，也可能是低电平采样。
APB 1 总线的时钟就叫 PCLK 1，APB 2 总线的时钟就叫 PCLK 2。
STM 32 的 SPI 时钟频率最大为 f<sub>pclk</sub>÷2，通讯受限于低速设备。


![[../../annex/SPI--读写串行FLASH_image_4.png]]
MOSI 和 MISO 作为传输数据的。一根接收，一根发送，所以支持全双工。
MOSI 和 MISO 是 SPI 协议中专用的数据通讯（传输数据）的引脚。
MOSI（master output，slave input）：主设备输出/从设备输入引脚。
MISO（master input，slave output）：主设备输入/从设备输出引脚。

MOSI 和 MISO 也是串行的数据线。在一个时钟的协调下，只能传输一个数据位的信号。（传输一个字节就像 IIC 一样，传输完 8 个时钟就可以传输一个字节了）。

由于 MOSI 和 MISO 是同时在时钟线是同步的，在同样的时钟协调下，在发送数据的同时也可以接受数据，（MOSI 发送数据，MISO 接收数据）。


#### SPI 协议层

![[../../annex/SPI--读写串行FLASH_image_5.png]]
以主机为视角。
这里的触发代表数据变化，MOSI 和 MISO 是不稳定的，这个时候是不会采样的。
在采样过程中，数据都是稳定的，在这个时候 MOSI 和 MISO 所表达的数据（所表达的电平信号）就代表了一个数据位的数据。只要经过 8 个时钟，就能够把数据传输出去了。
MSBOUT 和 LSBOUT 串行通讯的时候，代表着高位字节先行还是低位字节先行。大多是规定是高位字节先行。
并不是规定了上升沿就变化，下降沿就采集，还需要配置的。

![[../../annex/SPI--读写串行FLASH_image_6.png]]

![[../../annex/SPI--读写串行FLASH_image_7.png]]

CPHA = 0 时。（图中绿色部分进行数据采样）奇数边沿采样
![[../../annex/SPI--读写串行FLASH_image_8.png]]
时钟极性 CPOL、时钟相位 CPHA 配置 SPI 协议是在哪个边缘触发或采样的。
时钟极性 CPOL：指 SPI 通讯设备处于空闲状态时，SCK 信号线的电平信号。（CS 信号线为高电平的时候就是空闲状态，在通讯开始之前，此时的 SCK 引脚的电平就表示时钟极性）
SCK 在空闲状态是低电平时，CPOL = 0，就说是时钟极性为 0。
SCK 在空闲状态是高电平时，CPOL = 1，就说是时钟极性为 1。

时钟相位 CPHA：指数据的采样时刻。
当 CPHA = 0 时，MOSI 或 MISO 数据线上的信号将会在 SCK 时钟线的 “奇数边沿” 被采样。
当 CPHA = 1 时，MOSI 或 MISO 数据线上的信号将会在 SCK 时钟线的 “偶数边沿” 被采样。
边沿是指上升沿/下降沿。

CPOL 时钟极性和 CPHA 时钟相位 配合才能确认到底是上升沿还是下降沿。

CPHA = 1 时。（图中绿色部分进行数据采样）偶数边沿采样
![[../../annex/SPI--读写串行FLASH_image_9.png]]

此处，16 个时钟边沿，即 8 个时钟，所以说传输的是 8 个数据位（不是硬性规定）。

#### 总结
![[../../annex/SPI--读写串行FLASH_image_10.png]]
CPOL 时钟极性和 CPHA 时钟相位：相同上升沿、相异下降沿。



## P 56 SPI 框图及通讯过程

#### 功能框图
![[../../annex/SPI--读写串行FLASH_image_11.png]]

![[../../annex/SPI--读写串行FLASH_image_12.png]]
SPI 1 挂载在 APB 2 上，最大时钟频率位 36 MHz。
SPI 2 等挂载在 APB 1 上，最大时钟频率为 18 MHz。

STM32F10X 的数据帧长度为 8 位或 16 位，即一次传输的数据位。
可以设置高位先行还是低位先行，支持双线全双工。可以进行双线单向传输（提高传输速率），单线传输（节省数据线）

![[../../annex/SPI--读写串行FLASH_image_13.png]]
波特率发生器，控制 SCK 引脚，产生时钟输出。SPI 协议也是只有主机才能够产生时钟，所以波特率发生器就是 STM 32 作为主机的时候使用的。作为从机，波特率发生器就从外面接收时钟，作为主机就对外发送时钟。
跟 IIC 类似，数据接收进来后，都是通过移位寄存器进行数据的传输发送。
整体控制逻辑：
CR 寄存器（control 控制寄存器，CR 2 是配置 DMA 等有关的），
SR 寄存器（status 状态寄存器），
BR 寄存器（控制波特率），
CRL 寄存器（CRL 1 和 CRL 2 分别配置不同的功能）.


##### 通讯引脚
![[../../annex/SPI--读写串行FLASH_image_14.png]]

SPI 3 所用的引脚用在了 SWDK 下载接口。（引脚是复用的）用起来会比较麻烦。所以下载程序的时候可能要按着复位键，然后再点 SMDK 下载按钮才能够把程序下载进去。
就是说，让芯片处于复位状态，它就不会占用这个 SPI 3 引脚而导致下载不进去。

一般不会直接用 NSS 线，可以不直接使用硬件控制逻辑，是可以直接产生 SPI 时序。直接控制 NSS 引脚，在发送数据的时候产生起始信号或结束信号，直接由硬件产生。
但实际上一般不会直接用 NSS 线。一般像软件模拟 IIC 一样类似的方法，用软件控制这个引脚。
NSS 引脚用软件控制，随便选择一个普通的 GPIO，使用推挽输出的功能，控制它要开始通讯的时候把它拉成低电平，结束的时候改成高电平。
其他的引脚就交给硬件来控制。

##### 时钟控制逻辑
![[../../annex/SPI--读写串行FLASH_image_15.png]]
波特率发送器根据 SPI_CR 1 寄存器的 BR 0~2（3 个位）来设置的
![[../../annex/SPI--读写串行FLASH_image_16.png]]
三个数据位，一共可以配置成 000~111（8 种配置）。
配置成 0 的时候，是二分频，即至少是二分频。SP 1 挂载在 APB 2 上，最高频率是 72/2 = 36 MHz。
如果是 SP 2 和 SP 3，挂载在 APB 1 上，最高频率是 36/2 = 18 MHz。（STM 32 给我们可以随便配置时钟，就是为了兼容低频设备）

这个时钟配置是 STM 32 作为通讯主机才有效的，如果作为从机就失效。


##### 数据控制逻辑
![[../../annex/SPI--读写串行FLASH_image_17.png]]
实际上是有两个移位寄存器，一个用来接收，一个用来发送。
读/写 DR 寄存器，都是同一个。但是在写的时候，会把这些数据放到发送缓冲区里，如果是读的时候，就会把接收缓冲区里的内容读取到内存里面。
虽然功能框图中移位寄存器只有一个，因为是同时接收和发送，所以内部结构是由两个的，这个图只是为了简化我们的理解，只画成了一个，实际上是有两个的。

![[../../annex/SPI--读写串行FLASH_image_18.png]]


##### 整体控制逻辑

![[../../annex/SPI--读写串行FLASH_image_19.png]]
整体控制逻辑负责协调整个 SPI 外设，控制逻辑的工作模式根据 “控制寄存器(CR1/CR2)” 的参数而改变，基本的控制参数包括前面提到的 SPI 模式、波特率、LSB 先行、主从模式、单双向模式等等。

在外设工作时，控制逻辑会根据外设的工作状态修改“状态寄存器(SR)”，只要读取状态寄存器相关的寄存器位，就可以了解 SPI 的工作状态了。除此之外，控制逻辑还根据要求，负责控制产生 SPI 中断信号、DMA 请求及控制 NSS 信号线。

实际应用中，一般不使用 STM32 SPI 外设的标准 NSS 信号线，而是更简单地使用普通的 GPIO，软件控制它的电平输出，从而产生通讯起始和停止信号。

![[../../annex/SPI--读写串行FLASH_image_20.png]]
双线双向模式：标准的 SPI 协议，MOSI 进行发送，MISO 进行接收。
单线双向模式：虽然说是双向，但是位 14 又配置只能接收/只能发送，实际上也是一个单工，一般来说就不使用了。

CRCEN 位 13：可以用来配置 CRC 校验，防止数据通信的时候发生错误。（CRC 校验也很少使用，因为一般很少 SPI 设备是支持这个 CRC 设备校验的）

DFF 位 11：用来配置传输的数据帧是 8 位或者 16 位，一般 SPI 用 8 位。

RXONLY 位 10：配置双线双向模式，可以配置成全双工（MOSI 和 MISO 正常的，一个接收、一个发送）。如果配置成 1：就是两根线都作为接收方式，两根线同时接收数据，接收的快一点，一个时钟传输两个数据位，一般也很少用。

SSM 位 9：配置 NSS 线是使用软件模式还是硬件模式。
为什么推荐使用软件配置？
因为可以随便选择很多个 GPIO 引脚，如果有很多个从机，就需要很多的 NSS 线，而用硬件 IIC 的话引脚数少（一般只有 1 根 NSS 引脚的），使用软件配置的话，就可以随便使用普通的 GPIO 作为 NSS 引脚了。
使用软件配置的时候，主要是把这个 NSS 引脚配置成推挽输出功能，然后启用这个软件从设备管理这个寄存器位就可以使用了。


























































































