0.7
2020.2
Oct 19 2021
02:56:52
/home/agustinsilva447/Escritorio/Github/FPGA/pynq/pynq_nqueens_4/pynq_nqueens_4.sim/sim_1/behav/xsim/glbl.v,1634335545,verilog,,,,glbl,,axi_vip_v1_1_11;processing_system7_vip_v1_0_13;xilinx_vip,,,,,,
/home/agustinsilva447/Escritorio/Github/FPGA/pynq/pynq_nqueens_4/pynq_nqueens_4.srcs/sim_1/new/top_pynq_tb.vhd,1643218168,vhdl,,,,top_pynq_tb,,,,,,,,
/home/agustinsilva447/Escritorio/Github/FPGA/pynq/pynq_nqueens_4/pynq_nqueens_4.srcs/sources_1/new/cond_ini.vhd,1643182820,vhdl,/home/agustinsilva447/Escritorio/Github/FPGA/pynq/pynq_nqueens_4/pynq_nqueens_4.srcs/sources_1/new/top_pynq.vhd,,,cond_ini,,,,,,,,
/home/agustinsilva447/Escritorio/Github/FPGA/pynq/pynq_nqueens_4/pynq_nqueens_4.srcs/sources_1/new/ctrl_logic.vhd,1643148419,vhdl,/home/agustinsilva447/Escritorio/Github/FPGA/pynq/pynq_nqueens_4/pynq_nqueens_4.srcs/sources_1/new/fsm_block.vhd,,,ctrl_logic,,,,,,,,
/home/agustinsilva447/Escritorio/Github/FPGA/pynq/pynq_nqueens_4/pynq_nqueens_4.srcs/sources_1/new/fsm_block.vhd,1643148580,vhdl,/home/agustinsilva447/Escritorio/Github/FPGA/pynq/pynq_nqueens_4/pynq_nqueens_4.srcs/sources_1/new/top_queens.vhd,,,fsm_block,,,,,,,,
/home/agustinsilva447/Escritorio/Github/FPGA/pynq/pynq_nqueens_4/pynq_nqueens_4.srcs/sources_1/new/sol_counter.vhd,1643148920,vhdl,/home/agustinsilva447/Escritorio/Github/FPGA/pynq/pynq_nqueens_4/pynq_nqueens_4.srcs/sources_1/new/top_queens.vhd,,,sol_counter,,,,,,,,
/home/agustinsilva447/Escritorio/Github/FPGA/pynq/pynq_nqueens_4/pynq_nqueens_4.srcs/sources_1/new/top_pynq.vhd,1643217858,vhdl,/home/agustinsilva447/Escritorio/Github/FPGA/pynq/pynq_nqueens_4/pynq_nqueens_4.srcs/sim_1/new/top_pynq_tb.vhd,,,top_pynq,,,,,,,,
/home/agustinsilva447/Escritorio/Github/FPGA/pynq/pynq_nqueens_4/pynq_nqueens_4.srcs/sources_1/new/top_queens.vhd,1643151934,vhdl,/home/agustinsilva447/Escritorio/Github/FPGA/pynq/pynq_nqueens_4/pynq_nqueens_4.srcs/sources_1/new/top_pynq.vhd,,,top_queens,,,,,,,,
/home/agustinsilva447/Escritorio/Github/FPGA/pynq/pynq_nqueens_4/pynq_nqueens_4.srcs/sources_1/new/up_counter.vhd,1643148399,vhdl,/home/agustinsilva447/Escritorio/Github/FPGA/pynq/pynq_nqueens_4/pynq_nqueens_4.srcs/sources_1/new/fsm_block.vhd,,,up_counter,,,,,,,,
