---
layout:     post
title:      "VerilogHDL Catalog"
subtitle:   " \"learning……\""
date:       4024-11-13 16:57:00
author:     "Ryan"
header-img: "img/post-bg-dcb.jpg"
catalog: true
tags:
    - verilog
    - catalog
---

> 种一棵树最好的时间是十年前，其次就是今天。

这是一篇关于Verilog的汇总帖。用于复习和整理学习过的数字电路模块知识，每个模块写一篇仿真文档上传到博客，并且将博客&代码仓链接到这里。并且在未来的学习中，边学边记录。不过最近实验室的同门和师兄们都在疯狂劝退FP寄A，复习的重心将偏向嵌入式和C++，所以随缘更新喽~

# 根目录
[Verilog代码仓库][0]

## 入门
[4bit格雷编码器/译码器][1] [总结文档][2]  
[任意奇数/偶数分频][3] [总结文档][4]  
[边沿检测器][5] [总结文档][6]  

## 登堂入室
[DDS直接频率合成]  
[ADPCM自适应差分脉冲编码]  
[SPI串口外设]  
[ADC0806]  
[滤波器设计]  
## 登峰造极





[0]:https://github.com/RyanAqu/Verilogs
[1]:https://github.com/RyanAqu/Verilogs/tree/main/graycoder
[2]:https://ryanaqu.github.io/2024/11/14/graycoder-graydecoder/


