TimeQuest Timing Analyzer report for top
Fri Mar 16 18:16:29 2018
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk'
 12. Setup: 'clk'
 13. Setup: 'speed_select:speed_select|buad_clk_rx_reg'
 14. Setup: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack'
 15. Setup: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 16. Hold: 'speed_select:speed_select|buad_clk_rx_reg'
 17. Hold: 'clk'
 18. Hold: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk'
 19. Hold: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 20. Hold: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack'
 21. Recovery: 'rs232_rx'
 22. Recovery: 'clk'
 23. Recovery: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk'
 24. Recovery: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack'
 25. Recovery: 'speed_select:speed_select|buad_clk_rx_reg'
 26. Removal: 'speed_select:speed_select|buad_clk_rx_reg'
 27. Removal: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk'
 28. Removal: 'clk'
 29. Removal: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack'
 30. Removal: 'rs232_rx'
 31. Minimum Pulse Width: 'clk'
 32. Minimum Pulse Width: 'rs232_rx'
 33. Minimum Pulse Width: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack'
 34. Minimum Pulse Width: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk'
 35. Minimum Pulse Width: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 36. Minimum Pulse Width: 'speed_select:speed_select|buad_clk_rx_reg'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Output Enable Times
 42. Minimum Output Enable Times
 43. Output Disable Times
 44. Minimum Output Disable Times
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; MAX II                                             ;
; Device Name        ; EPM570T100C5                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Slow Model                                         ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------------------+
; Clock Name                                                                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                               ;
+-----------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------------------+
; clk                                                                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                                               ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack } ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk }                                ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { my_uart_rx:my_uart_rx|rx_enable_reg }                                               ;
; rs232_rx                                                                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rs232_rx }                                                                          ;
; speed_select:speed_select|buad_clk_rx_reg                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { speed_select:speed_select|buad_clk_rx_reg }                                         ;
+-----------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fmax Summary                                                                                                            ;
+------------+-----------------+-----------------------------------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                        ; Note ;
+------------+-----------------+-----------------------------------------------------------------------------------+------+
; 65.01 MHz  ; 65.01 MHz       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ;      ;
; 88.64 MHz  ; 88.64 MHz       ; speed_select:speed_select|buad_clk_rx_reg                                         ;      ;
; 107.34 MHz ; 107.34 MHz      ; clk                                                                               ;      ;
; 198.26 MHz ; 198.26 MHz      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ;      ;
; 442.67 MHz ; 442.67 MHz      ; my_uart_rx:my_uart_rx|rx_enable_reg                                               ;      ;
+------------+-----------------+-----------------------------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------------------------------------+
; Setup Summary                                                                                               ;
+-----------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                             ; Slack   ; End Point TNS ;
+-----------------------------------------------------------------------------------+---------+---------------+
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; -11.010 ; -618.471      ;
; clk                                                                               ; -8.316  ; -1020.935     ;
; speed_select:speed_select|buad_clk_rx_reg                                         ; -5.141  ; -91.323       ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; -4.044  ; -31.897       ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                               ; -1.259  ; -1.259        ;
+-----------------------------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Summary                                                                                               ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; speed_select:speed_select|buad_clk_rx_reg                                         ; -2.175 ; -17.527       ;
; clk                                                                               ; -1.827 ; -1.827        ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; -0.975 ; -0.975        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                               ; 1.705  ; 0.000         ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 2.160  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Recovery Summary                                                                                           ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; rs232_rx                                                                          ; -4.348 ; -4.348        ;
; clk                                                                               ; -3.930 ; -410.595      ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; -3.892 ; -181.457      ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; -3.579 ; -28.610       ;
; speed_select:speed_select|buad_clk_rx_reg                                         ; 1.696  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Removal Summary                                                                                            ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; speed_select:speed_select|buad_clk_rx_reg                                         ; -1.750 ; -1.750        ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; 2.873  ; 0.000         ;
; clk                                                                               ; 2.972  ; 0.000         ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 4.003  ; 0.000         ;
; rs232_rx                                                                          ; 4.794  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width Summary                                                                                ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; clk                                                                               ; -2.289 ; -2.289        ;
; rs232_rx                                                                          ; -2.289 ; -2.289        ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.234  ; 0.000         ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; 0.234  ; 0.000         ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                               ; 0.234  ; 0.000         ;
; speed_select:speed_select|buad_clk_rx_reg                                         ; 0.234  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk'                                                                                                                                                                                                                                                                                                           ;
+---------+----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                          ; To Node                                                                                             ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -11.010 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack                   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.677     ;
; -10.987 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack                   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.654     ;
; -10.862 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack                   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.529     ;
; -10.682 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack                   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.349     ;
; -10.649 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack                   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.316     ;
; -10.500 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[6]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.167     ;
; -10.494 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[1]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[3]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.161     ;
; -10.494 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[1]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[4]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.161     ;
; -10.494 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[1]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[1]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.161     ;
; -10.494 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[1]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[2]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.161     ;
; -10.494 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[1]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[5]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.161     ;
; -10.469 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[1]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.136     ;
; -10.453 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.120     ;
; -10.430 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.097     ;
; -10.420 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[6]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack                   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.087     ;
; -10.383 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[1]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.050     ;
; -10.383 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[2]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.050     ;
; -10.383 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[3]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.050     ;
; -10.383 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[4]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.050     ;
; -10.383 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[5]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.050     ;
; -10.383 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[6]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.050     ;
; -10.375 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[5]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[3]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.042     ;
; -10.375 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[5]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[4]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.042     ;
; -10.375 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[5]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[1]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.042     ;
; -10.375 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[5]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[2]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.042     ;
; -10.375 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[5]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[5]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.042     ;
; -10.360 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[1]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.027     ;
; -10.360 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[2]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.027     ;
; -10.360 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[3]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.027     ;
; -10.360 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[4]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.027     ;
; -10.360 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[5]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.027     ;
; -10.360 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[6]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.027     ;
; -10.359 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit7     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.026     ;
; -10.358 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[5]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.025     ;
; -10.336 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit7     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 11.003     ;
; -10.327 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit5     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.994     ;
; -10.327 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.data_read ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[1]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.994     ;
; -10.327 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.data_read ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[2]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.994     ;
; -10.327 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.data_read ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[3]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.994     ;
; -10.327 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.data_read ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[4]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.994     ;
; -10.327 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.data_read ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[5]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.994     ;
; -10.327 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.data_read ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[6]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.994     ;
; -10.308 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit1     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.975     ;
; -10.305 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.972     ;
; -10.304 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit5     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.971     ;
; -10.303 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[1]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.data_read  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.970     ;
; -10.301 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|RF                   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[3]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.968     ;
; -10.301 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|RF                   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[4]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.968     ;
; -10.301 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|RF                   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[1]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.968     ;
; -10.301 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|RF                   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[2]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.968     ;
; -10.301 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|RF                   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[5]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.968     ;
; -10.297 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[1]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.addr_write ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.964     ;
; -10.285 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit1     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.952     ;
; -10.244 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit3     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.911     ;
; -10.243 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit4     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.910     ;
; -10.235 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[1]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.902     ;
; -10.235 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[2]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.902     ;
; -10.235 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[3]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.902     ;
; -10.235 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[4]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.902     ;
; -10.235 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[5]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.902     ;
; -10.235 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[6]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.902     ;
; -10.231 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit2     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.898     ;
; -10.226 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[2]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.893     ;
; -10.225 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[3]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.892     ;
; -10.221 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit3     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.888     ;
; -10.220 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit4     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.887     ;
; -10.218 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[4]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.885     ;
; -10.216 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[5]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.883     ;
; -10.216 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[3]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[3]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.883     ;
; -10.216 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[3]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[4]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.883     ;
; -10.216 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[3]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[1]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.883     ;
; -10.216 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[3]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[2]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.883     ;
; -10.216 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[3]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[5]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.883     ;
; -10.211 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit7     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.878     ;
; -10.208 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.875     ;
; -10.208 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.875     ;
; -10.208 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.875     ;
; -10.208 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[6]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.875     ;
; -10.208 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.875     ;
; -10.208 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.875     ;
; -10.208 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit2     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.875     ;
; -10.199 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[3]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.866     ;
; -10.189 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.addr_write ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.856     ;
; -10.185 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.852     ;
; -10.185 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.852     ;
; -10.185 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.852     ;
; -10.185 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[6]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.852     ;
; -10.185 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.852     ;
; -10.185 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.852     ;
; -10.184 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit6     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.851     ;
; -10.184 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[5]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.data_read  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.851     ;
; -10.180 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack                   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.847     ;
; -10.179 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit5     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.846     ;
; -10.178 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[5]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.addr_write ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.845     ;
; -10.162 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[6]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[3]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.829     ;
; -10.162 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[6]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[4]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.829     ;
; -10.162 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[6]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[1]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.829     ;
; -10.162 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[6]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[2]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.829     ;
; -10.162 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[6]          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[5]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.829     ;
; -10.161 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]         ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit6     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 10.828     ;
+---------+----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.316 ; Rx_cmd[3]                                                                     ; linkISE                                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 8.983      ;
; -8.140 ; Rx_cmd[18]                                                                    ; linkISE                                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 8.807      ;
; -8.133 ; Rx_cmd[5]                                                                     ; linkISE                                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 8.800      ;
; -7.991 ; Rx_cmd[3]                                                                     ; i2c_rst_slv                                                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 8.658      ;
; -7.987 ; Rx_cmd[15]                                                                    ; linkISE                                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 8.654      ;
; -7.974 ; Rx_cmd[21]                                                                    ; linkISE                                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 8.641      ;
; -7.950 ; Rx_cmd[11]                                                                    ; linkISE                                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 8.617      ;
; -7.883 ; Rx_cmd[8]                                                                     ; linkISE                                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 8.550      ;
; -7.815 ; Rx_cmd[18]                                                                    ; i2c_rst_slv                                                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 8.482      ;
; -7.808 ; Rx_cmd[5]                                                                     ; i2c_rst_slv                                                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 8.475      ;
; -7.765 ; Rx_cmd[10]                                                                    ; linkISE                                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 8.432      ;
; -7.719 ; Rx_cmd[12]                                                                    ; linkISE                                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 8.386      ;
; -7.662 ; Rx_cmd[15]                                                                    ; i2c_rst_slv                                                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 8.329      ;
; -7.649 ; Rx_cmd[21]                                                                    ; i2c_rst_slv                                                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 8.316      ;
; -7.625 ; Rx_cmd[11]                                                                    ; i2c_rst_slv                                                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 8.292      ;
; -7.606 ; Rx_cmd[7]                                                                     ; linkISE                                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 8.273      ;
; -7.558 ; Rx_cmd[8]                                                                     ; i2c_rst_slv                                                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 8.225      ;
; -7.526 ; Rx_cmd[20]                                                                    ; linkISE                                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 8.193      ;
; -7.516 ; Rx_cmd[4]                                                                     ; led~reg0                                                                         ; clk          ; clk         ; 1.000        ; 0.000      ; 8.183      ;
; -7.513 ; Rx_cmd[3]                                                                     ; subad_i2c_rst                                                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 8.180      ;
; -7.498 ; Rx_cmd[3]                                                                     ; linkISW                                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 8.165      ;
; -7.491 ; Rx_cmd[3]                                                                     ; led~reg0                                                                         ; clk          ; clk         ; 1.000        ; 0.000      ; 8.158      ;
; -7.489 ; Rx_cmd[3]                                                                     ; linkISR                                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 8.156      ;
; -7.477 ; Rx_cmd[2]                                                                     ; led~reg0                                                                         ; clk          ; clk         ; 1.000        ; 0.000      ; 8.144      ;
; -7.455 ; Rx_cmd[23]                                                                    ; linkISE                                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 8.122      ;
; -7.440 ; Rx_cmd[10]                                                                    ; i2c_rst_slv                                                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 8.107      ;
; -7.424 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[1] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[4]        ; clk          ; clk         ; 1.000        ; 0.000      ; 8.091      ;
; -7.424 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[1] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[1]        ; clk          ; clk         ; 1.000        ; 0.000      ; 8.091      ;
; -7.424 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[1] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[2]        ; clk          ; clk         ; 1.000        ; 0.000      ; 8.091      ;
; -7.424 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[1] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[3]        ; clk          ; clk         ; 1.000        ; 0.000      ; 8.091      ;
; -7.424 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[1] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[5]        ; clk          ; clk         ; 1.000        ; 0.000      ; 8.091      ;
; -7.424 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[1] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[6]        ; clk          ; clk         ; 1.000        ; 0.000      ; 8.091      ;
; -7.424 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[1] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[7]        ; clk          ; clk         ; 1.000        ; 0.000      ; 8.091      ;
; -7.406 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|scl_regi          ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[3]       ; clk          ; clk         ; 1.000        ; 0.000      ; 8.073      ;
; -7.394 ; Rx_cmd[12]                                                                    ; i2c_rst_slv                                                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 8.061      ;
; -7.390 ; Rx_cmd[13]                                                                    ; linkISE                                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 8.057      ;
; -7.388 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[1] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|main_state.data_read ; clk          ; clk         ; 1.000        ; 0.000      ; 8.055      ;
; -7.365 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[1] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[0]        ; clk          ; clk         ; 1.000        ; 0.000      ; 8.032      ;
; -7.337 ; Rx_cmd[18]                                                                    ; subad_i2c_rst                                                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 8.004      ;
; -7.330 ; Rx_cmd[5]                                                                     ; subad_i2c_rst                                                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 7.997      ;
; -7.322 ; Rx_cmd[18]                                                                    ; linkISW                                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 7.989      ;
; -7.315 ; Rx_cmd[5]                                                                     ; linkISW                                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 7.982      ;
; -7.315 ; Rx_cmd[18]                                                                    ; led~reg0                                                                         ; clk          ; clk         ; 1.000        ; 0.000      ; 7.982      ;
; -7.313 ; Rx_cmd[18]                                                                    ; linkISR                                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 7.980      ;
; -7.308 ; Rx_cmd[5]                                                                     ; led~reg0                                                                         ; clk          ; clk         ; 1.000        ; 0.000      ; 7.975      ;
; -7.306 ; Rx_cmd[5]                                                                     ; linkISR                                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 7.973      ;
; -7.293 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[2]    ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[5]    ; clk          ; clk         ; 1.000        ; 0.000      ; 7.960      ;
; -7.293 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[2]    ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[4]    ; clk          ; clk         ; 1.000        ; 0.000      ; 7.960      ;
; -7.293 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[2]    ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[6]    ; clk          ; clk         ; 1.000        ; 0.000      ; 7.960      ;
; -7.293 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[2]    ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[7]    ; clk          ; clk         ; 1.000        ; 0.000      ; 7.960      ;
; -7.293 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[2]    ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 7.960      ;
; -7.293 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[2]    ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 7.960      ;
; -7.293 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[2]    ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 7.960      ;
; -7.281 ; Rx_cmd[7]                                                                     ; i2c_rst_slv                                                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 7.948      ;
; -7.271 ; Rx_cmd[3]                                                                     ; subad_RD_EN                                                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 7.938      ;
; -7.269 ; Rx_cmd[3]                                                                     ; subad_WR_EN                                                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 7.936      ;
; -7.249 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[7] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[4]        ; clk          ; clk         ; 1.000        ; 0.000      ; 7.916      ;
; -7.249 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[7] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[1]        ; clk          ; clk         ; 1.000        ; 0.000      ; 7.916      ;
; -7.249 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[7] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[2]        ; clk          ; clk         ; 1.000        ; 0.000      ; 7.916      ;
; -7.249 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[7] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[3]        ; clk          ; clk         ; 1.000        ; 0.000      ; 7.916      ;
; -7.249 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[7] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[5]        ; clk          ; clk         ; 1.000        ; 0.000      ; 7.916      ;
; -7.249 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[7] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[6]        ; clk          ; clk         ; 1.000        ; 0.000      ; 7.916      ;
; -7.249 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[7] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[7]        ; clk          ; clk         ; 1.000        ; 0.000      ; 7.916      ;
; -7.213 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[7] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|main_state.data_read ; clk          ; clk         ; 1.000        ; 0.000      ; 7.880      ;
; -7.201 ; Rx_cmd[20]                                                                    ; i2c_rst_slv                                                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 7.868      ;
; -7.184 ; Rx_cmd[15]                                                                    ; subad_i2c_rst                                                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 7.851      ;
; -7.178 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[4] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[4]        ; clk          ; clk         ; 1.000        ; 0.000      ; 7.845      ;
; -7.178 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[4] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[1]        ; clk          ; clk         ; 1.000        ; 0.000      ; 7.845      ;
; -7.178 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[4] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[2]        ; clk          ; clk         ; 1.000        ; 0.000      ; 7.845      ;
; -7.178 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[4] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[3]        ; clk          ; clk         ; 1.000        ; 0.000      ; 7.845      ;
; -7.178 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[4] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[5]        ; clk          ; clk         ; 1.000        ; 0.000      ; 7.845      ;
; -7.178 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[4] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[6]        ; clk          ; clk         ; 1.000        ; 0.000      ; 7.845      ;
; -7.178 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[4] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[7]        ; clk          ; clk         ; 1.000        ; 0.000      ; 7.845      ;
; -7.171 ; Rx_cmd[21]                                                                    ; subad_i2c_rst                                                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 7.838      ;
; -7.169 ; Rx_cmd[15]                                                                    ; linkISW                                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 7.836      ;
; -7.162 ; Rx_cmd[15]                                                                    ; led~reg0                                                                         ; clk          ; clk         ; 1.000        ; 0.000      ; 7.829      ;
; -7.160 ; Rx_cmd[15]                                                                    ; linkISR                                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 7.827      ;
; -7.156 ; Rx_cmd[21]                                                                    ; linkISW                                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 7.823      ;
; -7.155 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[0] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[4]        ; clk          ; clk         ; 1.000        ; 0.000      ; 7.822      ;
; -7.155 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[0] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[1]        ; clk          ; clk         ; 1.000        ; 0.000      ; 7.822      ;
; -7.155 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[0] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[2]        ; clk          ; clk         ; 1.000        ; 0.000      ; 7.822      ;
; -7.155 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[0] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[3]        ; clk          ; clk         ; 1.000        ; 0.000      ; 7.822      ;
; -7.155 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[0] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[5]        ; clk          ; clk         ; 1.000        ; 0.000      ; 7.822      ;
; -7.155 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[0] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[6]        ; clk          ; clk         ; 1.000        ; 0.000      ; 7.822      ;
; -7.155 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[0] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[7]        ; clk          ; clk         ; 1.000        ; 0.000      ; 7.822      ;
; -7.150 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|scl_regi          ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[5]       ; clk          ; clk         ; 1.000        ; 0.000      ; 7.817      ;
; -7.149 ; Rx_cmd[21]                                                                    ; led~reg0                                                                         ; clk          ; clk         ; 1.000        ; 0.000      ; 7.816      ;
; -7.147 ; Rx_cmd[11]                                                                    ; subad_i2c_rst                                                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 7.814      ;
; -7.147 ; Rx_cmd[21]                                                                    ; linkISR                                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 7.814      ;
; -7.146 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|scl_regi0         ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[3]       ; clk          ; clk         ; 1.000        ; 0.000      ; 7.813      ;
; -7.142 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[4] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|main_state.data_read ; clk          ; clk         ; 1.000        ; 0.000      ; 7.809      ;
; -7.132 ; Rx_cmd[11]                                                                    ; linkISW                                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 7.799      ;
; -7.130 ; Rx_cmd[23]                                                                    ; i2c_rst_slv                                                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 7.797      ;
; -7.125 ; Rx_cmd[11]                                                                    ; led~reg0                                                                         ; clk          ; clk         ; 1.000        ; 0.000      ; 7.792      ;
; -7.123 ; Rx_cmd[11]                                                                    ; linkISR                                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 7.790      ;
; -7.119 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[0] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|main_state.data_read ; clk          ; clk         ; 1.000        ; 0.000      ; 7.786      ;
; -7.115 ; linkISE                                                                       ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[3]       ; clk          ; clk         ; 1.000        ; 0.000      ; 7.782      ;
; -7.096 ; Rx_cmd[6]                                                                     ; linkISE                                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 7.763      ;
; -7.096 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[0] ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[0]        ; clk          ; clk         ; 1.000        ; 0.000      ; 7.763      ;
; -7.095 ; Rx_cmd[18]                                                                    ; subad_RD_EN                                                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 7.762      ;
+--------+-------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                                      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -5.141 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.308      ;
; -5.140 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.307      ;
; -4.936 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.103      ;
; -4.936 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.103      ;
; -4.936 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.103      ;
; -4.936 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.103      ;
; -4.936 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.103      ;
; -4.936 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.103      ;
; -4.936 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.103      ;
; -4.936 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.103      ;
; -4.930 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.097      ;
; -4.930 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.097      ;
; -4.930 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.097      ;
; -4.930 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.097      ;
; -4.930 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.097      ;
; -4.930 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.097      ;
; -4.930 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.097      ;
; -4.930 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.097      ;
; -4.843 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.010      ;
; -4.762 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.929      ;
; -4.731 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.898      ;
; -4.731 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.898      ;
; -4.731 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.898      ;
; -4.731 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.898      ;
; -4.731 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.898      ;
; -4.731 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.898      ;
; -4.731 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.898      ;
; -4.731 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.898      ;
; -4.720 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.887      ;
; -4.711 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.878      ;
; -4.543 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.710      ;
; -4.543 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.710      ;
; -4.543 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.710      ;
; -4.543 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.710      ;
; -4.543 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.710      ;
; -4.543 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.710      ;
; -4.543 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.710      ;
; -4.543 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.710      ;
; -4.496 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.663      ;
; -4.461 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.628      ;
; -4.459 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.626      ;
; -4.458 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.625      ;
; -4.438 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.605      ;
; -4.438 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.605      ;
; -4.426 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.593      ;
; -4.426 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.593      ;
; -4.415 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.582      ;
; -4.355 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.522      ;
; -4.355 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.522      ;
; -4.346 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.513      ;
; -4.343 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.510      ;
; -4.343 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.510      ;
; -4.337 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.504      ;
; -4.259 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.426      ;
; -4.190 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.357      ;
; -4.182 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.349      ;
; -4.110 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.277      ;
; -3.953 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.120      ;
; -3.942 ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 4.609      ;
; -3.912 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.079      ;
; -3.773 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.940      ;
; -3.600 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.767      ;
; -3.595 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.762      ;
; -3.546 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.713      ;
; -3.540 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.707      ;
; -3.319 ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.986      ;
; -3.153 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.320      ;
; -3.147 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.314      ;
; -2.983 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.150      ;
; -2.781 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.448      ;
; -2.778 ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.445      ;
; -2.768 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.435      ;
; -2.714 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 2.881      ;
; -2.682 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.349      ;
; -2.647 ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.314      ;
; -2.610 ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.277      ;
; -2.578 ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.245      ;
; -2.485 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.152      ;
; -2.468 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.135      ;
; -2.431 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.098      ;
; -2.422 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.089      ;
; -2.418 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.085      ;
; -2.359 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.026      ;
; -2.312 ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.979      ;
; -2.288 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.955      ;
; -2.284 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.951      ;
; -2.275 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.942      ;
; -2.257 ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.924      ;
; -2.201 ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.868      ;
; -2.154 ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.821      ;
; -2.123 ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.790      ;
; -2.121 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.788      ;
; -2.112 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.779      ;
; -2.044 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.711      ;
; -2.039 ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.706      ;
; -1.857 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.524      ;
; -1.680 ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.347      ;
; -1.661 ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.328      ;
; -1.615 ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.282      ;
; -1.452 ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.119      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack'                                                                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                                                      ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; -4.044 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.711      ;
; -3.979 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.646      ;
; -3.979 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.646      ;
; -3.979 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.646      ;
; -3.979 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.646      ;
; -3.979 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.646      ;
; -3.979 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.646      ;
; -3.979 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.646      ;
; -3.922 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.589      ;
; -3.857 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.524      ;
; -3.857 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.524      ;
; -3.857 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.524      ;
; -3.857 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.524      ;
; -3.857 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.524      ;
; -3.857 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.524      ;
; -3.857 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.524      ;
; -3.829 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.496      ;
; -3.829 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.496      ;
; -3.829 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.496      ;
; -3.741 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.408      ;
; -3.676 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.343      ;
; -3.676 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.343      ;
; -3.676 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.343      ;
; -3.676 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.343      ;
; -3.676 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.343      ;
; -3.676 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.343      ;
; -3.676 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.343      ;
; -3.576 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.243      ;
; -3.511 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.178      ;
; -3.511 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.178      ;
; -3.511 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.178      ;
; -3.511 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.178      ;
; -3.511 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.178      ;
; -3.511 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.178      ;
; -3.511 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.178      ;
; -3.395 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.062      ;
; -3.387 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.054      ;
; -3.362 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.029      ;
; -3.330 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.997      ;
; -3.330 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.997      ;
; -3.330 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.997      ;
; -3.330 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.997      ;
; -3.330 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.997      ;
; -3.330 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.997      ;
; -3.330 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.997      ;
; -3.322 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.989      ;
; -3.322 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.989      ;
; -3.322 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.989      ;
; -3.322 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.989      ;
; -3.322 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.989      ;
; -3.322 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.989      ;
; -3.322 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.989      ;
; -3.284 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.951      ;
; -3.239 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.906      ;
; -3.235 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.902      ;
; -3.170 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.837      ;
; -3.170 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.837      ;
; -3.170 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.837      ;
; -3.170 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.837      ;
; -3.170 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.837      ;
; -3.170 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.837      ;
; -3.116 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.783      ;
; -2.160 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 2.827      ;
; -1.881 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 2.548      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                                       ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.259 ; flag_reg  ; flag_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; 1.000        ; 0.000      ; 1.926      ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.175 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.685      ; 4.107      ;
; -2.175 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.685      ; 4.107      ;
; -2.175 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.685      ; 4.107      ;
; -2.175 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.685      ; 4.107      ;
; -2.175 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.685      ; 4.107      ;
; -2.175 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.685      ; 4.107      ;
; -2.175 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.685      ; 4.107      ;
; -2.175 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.685      ; 4.107      ;
; -1.675 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.685      ; 4.107      ;
; -1.675 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.685      ; 4.107      ;
; -1.675 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.685      ; 4.107      ;
; -1.675 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.685      ; 4.107      ;
; -1.675 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.685      ; 4.107      ;
; -1.675 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.685      ; 4.107      ;
; -1.675 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.685      ; 4.107      ;
; -1.675 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.685      ; 4.107      ;
; -0.127 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.685      ; 5.779      ;
; 0.092  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.685      ; 5.998      ;
; 0.220  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.685      ; 6.126      ;
; 0.259  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.685      ; 6.165      ;
; 0.373  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.685      ; 5.779      ;
; 0.387  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.685      ; 6.293      ;
; 0.395  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.685      ; 6.301      ;
; 0.592  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.685      ; 5.998      ;
; 0.684  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.685      ; 6.590      ;
; 0.685  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.685      ; 6.591      ;
; 0.720  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.685      ; 6.126      ;
; 0.759  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.685      ; 6.165      ;
; 0.887  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.685      ; 6.293      ;
; 0.895  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.685      ; 6.301      ;
; 1.184  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.685      ; 6.590      ;
; 1.185  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.685      ; 6.591      ;
; 1.898  ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.119      ;
; 2.061  ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.282      ;
; 2.107  ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.328      ;
; 2.126  ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.347      ;
; 2.303  ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.524      ;
; 2.485  ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.706      ;
; 2.490  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.711      ;
; 2.558  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.779      ;
; 2.567  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.788      ;
; 2.569  ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.790      ;
; 2.600  ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.821      ;
; 2.647  ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.868      ;
; 2.699  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.420      ;
; 2.703  ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.924      ;
; 2.721  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.942      ;
; 2.730  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.951      ;
; 2.734  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.955      ;
; 2.758  ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.979      ;
; 2.805  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.026      ;
; 2.864  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.085      ;
; 2.868  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.089      ;
; 2.877  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.098      ;
; 2.914  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.135      ;
; 2.931  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.152      ;
; 3.024  ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.245      ;
; 3.056  ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.277      ;
; 3.093  ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.314      ;
; 3.128  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.349      ;
; 3.128  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.849      ;
; 3.130  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.851      ;
; 3.160  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.881      ;
; 3.181  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.902      ;
; 3.214  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.435      ;
; 3.224  ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.445      ;
; 3.227  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.448      ;
; 3.429  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.150      ;
; 3.528  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.249      ;
; 3.546  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.267      ;
; 3.593  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.314      ;
; 3.599  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.320      ;
; 3.602  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.323      ;
; 3.612  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.333      ;
; 3.765  ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.986      ;
; 3.861  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.582      ;
; 3.869  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.590      ;
; 3.986  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.707      ;
; 3.992  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.713      ;
; 3.995  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.716      ;
; 4.031  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.752      ;
; 4.041  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.762      ;
; 4.046  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.767      ;
; 4.157  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.878      ;
; 4.188  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.909      ;
; 4.219  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.940      ;
; 4.271  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.992      ;
; 4.291  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.012      ;
; 4.388  ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 4.609      ;
; 4.459  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.180      ;
; 4.542  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.263      ;
; 4.548  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.269      ;
; 4.556  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.277      ;
; 4.564  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.285      ;
; 4.636  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.357      ;
; 4.783  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.504      ;
; 4.861  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.582      ;
; 4.907  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.628      ;
; 4.989  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.710      ;
; 4.989  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.710      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                                                                                                                                                         ;
+--------+--------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node                                                                                 ; Launch Clock                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------+-------------+--------------+------------+------------+
; -1.827 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; clk         ; 0.000        ; 3.681      ; 2.451      ;
; -1.327 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; clk         ; -0.500       ; 3.681      ; 2.451      ;
; 0.778  ; flag_reg                                                                             ; Current.WAIT                                                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; -0.500       ; 1.436      ; 1.935      ;
; 0.833  ; flag_reg                                                                             ; Flag_temp                                                                               ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; -0.500       ; 1.436      ; 1.990      ;
; 1.395  ; Buff_temp[20]                                                                        ; Rx_cmd[20]                                                                              ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.616      ;
; 1.399  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out1    ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.620      ;
; 1.416  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out1 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out0    ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.637      ;
; 1.424  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out6 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out5    ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.645      ;
; 1.434  ; Buff_temp[2]                                                                         ; Rx_cmd[2]                                                                               ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.655      ;
; 1.507  ; flag_reg                                                                             ; Current.SAVE                                                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; -0.500       ; 1.436      ; 2.664      ;
; 1.649  ; Buff_temp[15]                                                                        ; Buff_temp[15]                                                                           ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.870      ;
; 1.658  ; Buff_temp[22]                                                                        ; Buff_temp[22]                                                                           ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.879      ;
; 1.660  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out3 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out2    ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.881      ;
; 1.661  ; Buff_temp[8]                                                                         ; Buff_temp[8]                                                                            ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.882      ;
; 1.662  ; Buff_temp[8]                                                                         ; Buff_temp[16]                                                                           ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.883      ;
; 1.664  ; Buff_temp[4]                                                                         ; Buff_temp[12]                                                                           ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.885      ;
; 1.668  ; Buff_temp[11]                                                                        ; Buff_temp[11]                                                                           ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.889      ;
; 1.669  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out7 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out7    ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.890      ;
; 1.674  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out5 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out4    ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.895      ;
; 1.676  ; Buff_temp[11]                                                                        ; Buff_temp[19]                                                                           ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.897      ;
; 1.680  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in3   ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in2      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.901      ;
; 1.686  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in1   ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in1      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.907      ;
; 1.687  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_state.addr_end   ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|main_state.write_read_flag  ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.908      ;
; 1.689  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in1   ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in0      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.910      ;
; 1.692  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|ack_state.00             ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|ack_state.11                ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.913      ;
; 1.693  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_state.addr_end   ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_state.addr_in6      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.914      ;
; 1.694  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_reg[4]           ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_reg[4]              ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.915      ;
; 1.703  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_state.addr_in4   ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_state.addr_in4      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.924      ;
; 1.712  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_state.addr_in4   ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_state.addr_in3      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.933      ;
; 1.743  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                  ; speed_select:speed_select|buad_clk_rx_reg                                               ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; 0.000        ; 3.681      ; 6.021      ;
; 1.764  ; Buff_temp[22]                                                                        ; Rx_cmd[22]                                                                              ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.985      ;
; 1.809  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out0 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out_end ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.030      ;
; 1.810  ; Buff_temp[21]                                                                        ; Rx_cmd[21]                                                                              ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.031      ;
; 1.818  ; Buff_temp[19]                                                                        ; Rx_cmd[19]                                                                              ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.039      ;
; 1.843  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|scl_regi                 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|scl_regi0                   ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.064      ;
; 1.917  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_reg[0]           ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_reg[0]              ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.138      ;
; 1.918  ; Buff_temp[23]                                                                        ; Buff_temp[23]                                                                           ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.139      ;
; 1.918  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|ack_state.11             ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|ack_state.11                ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.139      ;
; 1.919  ; Buff_temp[1]                                                                         ; Buff_temp[1]                                                                            ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.140      ;
; 1.920  ; Buff_temp[1]                                                                         ; Buff_temp[9]                                                                            ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.141      ;
; 1.925  ; Buff_temp[13]                                                                        ; Buff_temp[13]                                                                           ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.146      ;
; 1.925  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|sda_en                   ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|sda_en                      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.146      ;
; 1.926  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[0]        ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[0]           ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.147      ;
; 1.927  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|main_state.data_in_ack   ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|main_state.data_in_ack      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.148      ;
; 1.928  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|main_state.addr_ack      ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|main_state.addr_ack         ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.149      ;
; 1.928  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_state.addr_in2   ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_state.addr_in2      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.149      ;
; 1.929  ; Buff_temp[3]                                                                         ; Buff_temp[3]                                                                            ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.150      ;
; 1.930  ; Buff_temp[3]                                                                         ; Buff_temp[11]                                                                           ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.151      ;
; 1.934  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_reg[5]           ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_reg[5]              ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.155      ;
; 1.934  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in4   ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in4      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.155      ;
; 1.936  ; linkISW                                                                              ; linkISW                                                                                 ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.157      ;
; 1.937  ; Buff_temp[13]                                                                        ; Buff_temp[21]                                                                           ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.158      ;
; 1.940  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_end   ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in7      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.161      ;
; 1.943  ; Buff_temp[2]                                                                         ; Buff_temp[2]                                                                            ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.164      ;
; 1.943  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_state.addr_in3   ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_reg[3]              ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.164      ;
; 1.943  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|main_state.addr_read     ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_state.addr_in6      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.164      ;
; 1.945  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in6   ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in6      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.166      ;
; 1.947  ; Buff_temp[2]                                                                         ; Buff_temp[10]                                                                           ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.168      ;
; 1.948  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in4   ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in3      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.169      ;
; 1.949  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in4   ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[4]              ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.170      ;
; 1.950  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in6   ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[6]              ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.171      ;
; 1.954  ; Current.IDLE                                                                         ; Current.IDLE                                                                            ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.175      ;
; 1.955  ; Current.IDLE                                                                         ; Current.WAIT                                                                            ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.176      ;
; 1.968  ; Current.WAIT                                                                         ; Buff_temp[0]                                                                            ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.189      ;
; 2.010  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in6   ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in5      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.231      ;
; 2.037  ; Buff_temp[17]                                                                        ; Rx_cmd[17]                                                                              ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.258      ;
; 2.057  ; Buff_temp[23]                                                                        ; Rx_cmd[23]                                                                              ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.278      ;
; 2.084  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_end   ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|main_state.data_in_ack      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.305      ;
; 2.107  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[2]            ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[2]               ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_state.addr_in5   ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_state.addr_in5      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.116  ; Buff_temp[14]                                                                        ; Buff_temp[14]                                                                           ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.118  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[7]            ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[7]               ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.339      ;
; 2.124  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[0]                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[0]                                   ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.345      ;
; 2.126  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[1]                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[1]                                   ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[2]                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[2]                                   ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; speed_select:speed_select|cnt_rx[8]                                                  ; speed_select:speed_select|cnt_rx[8]                                                     ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; speed_select:speed_select|cnt_rx[6]                                                  ; speed_select:speed_select|cnt_rx[6]                                                     ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_count[7]         ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_count[7]            ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[5]           ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[5]              ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.127  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[2]        ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[2]           ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.348      ;
; 2.133  ; Buff_temp[10]                                                                        ; Buff_temp[10]                                                                           ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.354      ;
; 2.134  ; speed_select:speed_select|cnt_rx[7]                                                  ; speed_select:speed_select|cnt_rx[7]                                                     ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.355      ;
; 2.134  ; speed_select:speed_select|cnt_rx[3]                                                  ; speed_select:speed_select|cnt_rx[3]                                                     ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.355      ;
; 2.134  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[2]           ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[2]              ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.355      ;
; 2.135  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|flag                     ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|flag                        ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.135  ; speed_select:speed_select|cnt_rx[5]                                                  ; speed_select:speed_select|cnt_rx[5]                                                     ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.137  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[7]                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[7]                                   ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.358      ;
; 2.138  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[0]        ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[1]           ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.359      ;
; 2.139  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_state.addr_in2   ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_state.addr_in1      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.360      ;
; 2.142  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_reg[1]           ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_reg[1]              ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.363      ;
; 2.143  ; Buff_temp[10]                                                                        ; Buff_temp[18]                                                                           ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.364      ;
; 2.143  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_count[1]         ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_count[1]            ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.364      ;
; 2.144  ; Buff_temp[16]                                                                        ; Buff_temp[16]                                                                           ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.365      ;
; 2.144  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_state.addr_in3   ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_state.addr_in3      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.365      ;
; 2.145  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in7   ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in7      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.366      ;
; 2.148  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in7   ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in6      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.369      ;
; 2.151  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_reg[3]           ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_reg[3]              ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.372      ;
; 2.151  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_count[0]         ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_count[0]            ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.372      ;
; 2.153  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_count[2]         ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_count[2]            ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.374      ;
; 2.153  ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[3]           ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[3]              ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.374      ;
+--------+--------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk'                                                                                                                                                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                            ; To Node                                                                                              ; Launch Clock                                                                      ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -0.975 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack                    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack                    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 3.790      ; 3.412      ;
; -0.475 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack                    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack                    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; -0.500       ; 3.790      ; 3.412      ;
; 1.376  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit5  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit4  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 1.597      ;
; 1.397  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit2  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit1  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 1.618      ;
; 1.633  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|WR                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.idle        ; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 1.963      ;
; 1.637  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|WR                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ready       ; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 1.967      ;
; 1.654  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit4  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit3  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 1.875      ;
; 1.654  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit6  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit5  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 1.875      ;
; 1.654  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit1  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit0  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 1.875      ;
; 1.655  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit3  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit2  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 1.876      ;
; 1.688  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.write_start ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.write_start ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 1.909      ;
; 1.688  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_data              ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_data              ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 1.909      ;
; 1.719  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|scl                    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|scl                    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 1.940      ;
; 1.850  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|RD                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.idle        ; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 2.180      ;
; 1.857  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|RD                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ready       ; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 2.187      ;
; 1.858  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|RD                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|RF                     ; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 2.188      ;
; 1.878  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit7  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit6  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.099      ;
; 1.909  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[5]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[5]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.130      ;
; 1.916  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[6]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[6]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.137      ;
; 1.917  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[2]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[2]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.138      ;
; 1.918  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[4]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[4]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.139      ;
; 1.928  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|stop_state             ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|stop_state             ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.149      ;
; 1.937  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|WF                     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|WF                     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.158      ;
; 1.941  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit1      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit1      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.162      ;
; 1.959  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit3      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit3      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.180      ;
; 2.108  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|WR                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|RF                     ; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 2.438      ;
; 2.117  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[0]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[0]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.338      ;
; 2.135  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[7]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[7]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.356      ;
; 2.138  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|WR                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|WF                     ; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 2.468      ;
; 2.151  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit0      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit0      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.372      ;
; 2.152  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.stop        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.stop        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.373      ;
; 2.152  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit7      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit7      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.373      ;
; 2.156  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[7]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[7]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.377      ;
; 2.166  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[3]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[3]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.387      ;
; 2.221  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|scl                    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|head_state             ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; -0.500       ; 0.000      ; 1.942      ;
; 2.230  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|wr_state               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|wr_state               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.451      ;
; 2.231  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[2]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[3]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.452      ;
; 2.232  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[5]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[6]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.453      ;
; 2.239  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[3]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[4]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.460      ;
; 2.240  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_begin ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit7  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.461      ;
; 2.241  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[0]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[0]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.462      ;
; 2.282  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_end   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_end   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.503      ;
; 2.283  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_end   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_data              ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.504      ;
; 2.320  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[1]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[1]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.541      ;
; 2.320  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[7]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[7]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.541      ;
; 2.322  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.idle        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|WF                     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.543      ;
; 2.322  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.idle        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.idle        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.543      ;
; 2.330  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.idle        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ready       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.551      ;
; 2.333  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.idle        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|RF                     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.554      ;
; 2.375  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit5      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit5      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.596      ;
; 2.398  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit7  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit7  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.619      ;
; 2.448  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|RD                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|WF                     ; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 2.778      ;
; 2.504  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit2  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[2]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.725      ;
; 2.509  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit5  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[5]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.730      ;
; 2.521  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit6  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[6]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.742      ;
; 2.604  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit4      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit4      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.825      ;
; 2.668  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit0      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bitend    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.889      ;
; 2.787  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[0]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[0]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.008      ;
; 2.802  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_end   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_begin ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.023      ;
; 2.850  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit4      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit3      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.071      ;
; 2.919  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit3      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit2      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.140      ;
; 2.980  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit4  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[4]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.201      ;
; 3.015  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ready       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.write_start ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.236      ;
; 3.067  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit0  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[0]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.288      ;
; 3.073  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bitend    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bitend    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.294      ;
; 3.146  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit1      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit0      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.367      ;
; 3.147  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit1  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[1]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.368      ;
; 3.158  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit7  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[7]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.379      ;
; 3.220  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|RF                     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|RF                     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.441      ;
; 3.230  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[1]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[2]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.451      ;
; 3.234  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit2      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit2      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.455      ;
; 3.288  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.509      ;
; 3.301  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.stop        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|stop_state             ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.522      ;
; 3.307  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.stop        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.528      ;
; 3.417  ; subad_i2c_rst                                                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[7]            ; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 3.747      ;
; 3.428  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit3  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[3]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.649      ;
; 3.430  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[0]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[1]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.651      ;
; 3.442  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.write_start ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|head_state             ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.663      ;
; 3.505  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|scl                    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit7  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; -0.500       ; 0.000      ; 3.226      ;
; 3.526  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|RF                     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[7]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.747      ;
; 3.563  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_data              ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[5]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.784      ;
; 3.567  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_data              ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[3]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.788      ;
; 3.572  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit6      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit6      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.793      ;
; 3.621  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[7]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[7]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.842      ;
; 3.632  ; subad_i2c_rst                                                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[0]            ; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 3.962      ;
; 3.751  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_sda               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_sda               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.972      ;
; 3.770  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|scl                    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_end   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; -0.500       ; 0.000      ; 3.491      ;
; 3.841  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.data_read   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.data_read   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 4.062      ;
; 3.866  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ackn        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.idle        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 4.087      ;
; 3.867  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ackn        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|WF                     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 4.088      ;
; 3.893  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[7]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit3      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 4.114      ;
; 3.902  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[0]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[7]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 4.123      ;
; 3.939  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[1]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[1]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 4.160      ;
; 3.949  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|scl                    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|stop_state             ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; -0.500       ; 0.000      ; 3.670      ;
; 3.969  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ready       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.data_read   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 4.190      ;
; 3.977  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit0  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_end   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 4.198      ;
; 4.046  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_data              ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[6]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 4.267      ;
; 4.058  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|WF                     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack                    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 4.279      ;
; 4.082  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|RF                     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack                    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 4.303      ;
; 4.136  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 4.357      ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                                       ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 1.705 ; flag_reg  ; flag_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; 0.000        ; 0.000      ; 1.926      ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack'                                                                                                                                                                                                                                                    ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                                                      ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; 2.160 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 2.381      ;
; 2.171 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 2.392      ;
; 2.233 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 2.454      ;
; 2.272 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 2.493      ;
; 2.327 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 2.548      ;
; 2.499 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 2.720      ;
; 2.606 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 2.827      ;
; 2.619 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 2.840      ;
; 2.651 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 2.872      ;
; 2.992 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.213      ;
; 3.003 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.224      ;
; 3.103 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.324      ;
; 3.114 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.335      ;
; 3.173 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.394      ;
; 3.225 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.446      ;
; 3.331 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.552      ;
; 3.533 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.754      ;
; 3.533 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.754      ;
; 3.533 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.754      ;
; 3.546 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.767      ;
; 3.572 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.793      ;
; 3.572 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.793      ;
; 3.572 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.793      ;
; 3.591 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.812      ;
; 3.616 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.837      ;
; 3.616 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.837      ;
; 3.616 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.837      ;
; 3.616 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.837      ;
; 3.616 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.837      ;
; 3.642 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.863      ;
; 3.642 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.863      ;
; 3.642 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.863      ;
; 3.657 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.878      ;
; 3.681 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.902      ;
; 3.694 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.915      ;
; 3.694 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.915      ;
; 3.694 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.915      ;
; 3.768 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.989      ;
; 3.768 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.989      ;
; 3.768 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.989      ;
; 3.768 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.989      ;
; 3.768 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.989      ;
; 3.768 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.989      ;
; 3.768 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.989      ;
; 3.833 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.054      ;
; 3.841 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.062      ;
; 3.957 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.178      ;
; 3.957 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.178      ;
; 3.957 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.178      ;
; 3.957 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.178      ;
; 3.957 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.178      ;
; 4.022 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.243      ;
; 4.122 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.343      ;
; 4.122 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.343      ;
; 4.122 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.343      ;
; 4.187 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.408      ;
; 4.237 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.458      ;
; 4.237 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.458      ;
; 4.237 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.458      ;
; 4.303 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.524      ;
; 4.368 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.589      ;
; 4.425 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.646      ;
; 4.425 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.646      ;
; 4.490 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.711      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'rs232_rx'                                                                                                                                                                    ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                             ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -4.348 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx    ; 1.000        ; -1.065     ; 3.950      ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'clk'                                                                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.930 ; subad_i2c_rst                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.597      ;
; -3.869 ; subad_i2c_rst                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[6]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 4.536      ;
; -3.869 ; subad_i2c_rst                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[7]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 4.536      ;
; -3.869 ; subad_i2c_rst                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[3]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 4.536      ;
; -3.869 ; subad_i2c_rst                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[0]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 4.536      ;
; -3.869 ; subad_i2c_rst                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[1]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 4.536      ;
; -3.869 ; subad_i2c_rst                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[2]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 4.536      ;
; -3.869 ; subad_i2c_rst                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[4]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 4.536      ;
; -3.869 ; subad_i2c_rst                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[5]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 4.536      ;
; -3.866 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_reg[3]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.533      ;
; -3.866 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_reg[2]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.533      ;
; -3.866 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|main_state.data_in_ack      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.533      ;
; -3.866 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|ack_state.00                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.533      ;
; -3.866 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|ack_state.11                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.533      ;
; -3.866 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|ack_state.01                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.533      ;
; -3.844 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|main_state.data_read        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.511      ;
; -3.844 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[0]               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.511      ;
; -3.844 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[4]               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.511      ;
; -3.844 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[1]               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.511      ;
; -3.844 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[2]               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.511      ;
; -3.844 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[3]               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.511      ;
; -3.844 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[5]               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.511      ;
; -3.844 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[6]               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.511      ;
; -3.844 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[7]               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.511      ;
; -3.844 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|main_state.idle             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.511      ;
; -3.813 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|main_state.if_rep_start     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.480      ;
; -3.813 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|main_state.data_write       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.480      ;
; -3.813 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_count[0]            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.480      ;
; -3.813 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|main_state.data_out_ack     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.480      ;
; -3.799 ; subad_i2c_rst                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|WR                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.466      ;
; -3.799 ; subad_i2c_rst                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|RD                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.466      ;
; -3.796 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_count[5]            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.463      ;
; -3.796 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_count[4]            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.463      ;
; -3.796 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_count[6]            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.463      ;
; -3.796 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_count[7]            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.463      ;
; -3.796 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_count[1]            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.463      ;
; -3.796 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_count[2]            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.463      ;
; -3.796 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_count[3]            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.463      ;
; -3.796 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[3]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.463      ;
; -3.787 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|main_state.addr_ack         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.454      ;
; -3.787 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|write_read                  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.454      ;
; -3.785 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|flag                        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.452      ;
; -3.785 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|sda_en                      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.452      ;
; -3.785 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|ack_state.10                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.452      ;
; -3.785 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[5]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.452      ;
; -3.765 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_end      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.432      ;
; -3.765 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[0]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.432      ;
; -3.765 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[7]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.432      ;
; -3.765 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in7      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.432      ;
; -3.765 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in6      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.432      ;
; -3.765 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[6]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.432      ;
; -3.764 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|sda_regi                    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.431      ;
; -3.764 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[2]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.431      ;
; -3.764 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[1]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.431      ;
; -3.764 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in3      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.431      ;
; -3.764 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in2      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.431      ;
; -3.764 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in1      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.431      ;
; -3.764 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in0      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.431      ;
; -3.764 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in5      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.431      ;
; -3.764 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in4      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.431      ;
; -3.764 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[4]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.431      ;
; -3.666 ; subad_i2c_rst                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[5]                                  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.333      ;
; -3.666 ; subad_i2c_rst                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[4]                                  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.333      ;
; -3.666 ; subad_i2c_rst                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[3]                                  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.333      ;
; -3.666 ; subad_i2c_rst                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[2]                                  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.333      ;
; -3.666 ; subad_i2c_rst                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[1]                                  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.333      ;
; -3.666 ; subad_i2c_rst                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[0]                                  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.333      ;
; -3.665 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out1    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.332      ;
; -3.665 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_reg[0]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.332      ;
; -3.665 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out2    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.332      ;
; -3.665 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out3    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.332      ;
; -3.665 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out5    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.332      ;
; -3.665 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out4    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.332      ;
; -3.665 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out6    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.332      ;
; -3.665 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out0    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.332      ;
; -3.665 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out_end ; clk          ; clk         ; 1.000        ; 0.000      ; 4.332      ;
; -3.605 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|scl_regi                    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.272      ;
; -3.605 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|scl_regi0                   ; clk          ; clk         ; 1.000        ; 0.000      ; 4.272      ;
; -3.605 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_reg[0]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.272      ;
; -3.605 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_reg[2]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.272      ;
; -3.605 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|stop_bus_reg                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.272      ;
; -3.605 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|sda_regi0                   ; clk          ; clk         ; 1.000        ; 0.000      ; 4.272      ;
; -3.605 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|start_bus_reg               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.272      ;
; -3.601 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[5]           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.268      ;
; -3.601 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[4]           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.268      ;
; -3.601 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[6]           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.268      ;
; -3.601 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[7]           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.268      ;
; -3.601 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[0]           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.268      ;
; -3.601 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[1]           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.268      ;
; -3.601 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[2]           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.268      ;
; -3.601 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[3]           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.268      ;
; -3.581 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_reg[6]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.248      ;
; -3.581 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_reg[5]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.248      ;
; -3.581 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_reg[4]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.248      ;
; -3.581 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_reg[3]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.248      ;
; -3.581 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_reg[1]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.248      ;
; -3.581 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_state.addr_in4      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.248      ;
; -3.581 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_state.addr_in3      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.248      ;
; -2.952 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|sda_out2                    ; clk          ; clk         ; 1.000        ; 0.000      ; 3.619      ;
; -2.952 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|sda_out1                    ; clk          ; clk         ; 1.000        ; 0.000      ; 3.619      ;
+--------+----------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk'                                                                                                                                                                             ;
+--------+---------------+------------------------------------------------------------------------------------------------------+--------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                                                                                              ; Launch Clock ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+------------------------------------------------------------------------------------------------------+--------------+----------------------------------------------------+--------------+------------+------------+
; -3.892 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.668      ;
; -3.892 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[7]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.668      ;
; -3.870 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit4      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.646      ;
; -3.870 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit3      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.646      ;
; -3.870 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit2      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.646      ;
; -3.842 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[6]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.618      ;
; -3.833 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[3]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.609      ;
; -3.833 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[4]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.609      ;
; -3.833 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[7]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.609      ;
; -3.833 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[1]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.609      ;
; -3.833 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[2]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.609      ;
; -3.833 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[0]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.609      ;
; -3.833 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[5]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.609      ;
; -3.821 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack                    ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.597      ;
; -3.813 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_end   ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.589      ;
; -3.795 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit3  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.571      ;
; -3.795 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit4  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.571      ;
; -3.795 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit5  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.571      ;
; -3.795 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit2  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.571      ;
; -3.795 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit6  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.571      ;
; -3.795 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit1  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.571      ;
; -3.795 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_begin ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.571      ;
; -3.795 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit0  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.571      ;
; -3.795 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit7  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.571      ;
; -3.785 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.addr_write  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.561      ;
; -3.785 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.data_read   ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.561      ;
; -3.700 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit5      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.476      ;
; -3.700 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit1      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.476      ;
; -3.700 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit0      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.476      ;
; -3.700 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit7      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.476      ;
; -3.700 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bitend    ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.476      ;
; -3.690 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ready       ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.466      ;
; -3.690 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|WF                     ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.466      ;
; -3.690 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.idle        ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.466      ;
; -3.690 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|RF                     ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.466      ;
; -3.683 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_sda               ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.459      ;
; -3.570 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|stop_state             ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.346      ;
; -3.570 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.write_start ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.346      ;
; -3.570 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ackn        ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.346      ;
; -3.418 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.194      ;
; -3.418 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.194      ;
; -3.418 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.194      ;
; -3.418 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[6]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.194      ;
; -3.418 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.194      ;
; -3.418 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 4.194      ;
; -2.880 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.stop        ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 3.656      ;
; -2.880 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|head_state             ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 3.656      ;
; -2.880 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                     ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 3.656      ;
; -2.803 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|scl                    ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.500        ; 0.109      ; 3.079      ;
; -2.427 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit6      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.109      ; 3.203      ;
+--------+---------------+------------------------------------------------------------------------------------------------------+--------------+----------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack'                                                                                                                                 ;
+--------+---------------+----------------------------------------------------------+--------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                                                  ; Launch Clock ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+----------------------------------------------------------+--------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; -3.579 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.109      ; 4.355      ;
; -3.579 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.109      ; 4.355      ;
; -3.579 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.109      ; 4.355      ;
; -3.579 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.109      ; 4.355      ;
; -3.579 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.109      ; 4.355      ;
; -3.579 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.109      ; 4.355      ;
; -3.579 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.109      ; 4.355      ;
; -3.557 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.109      ; 4.333      ;
+--------+---------------+----------------------------------------------------------+--------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                          ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                               ; Launch Clock                        ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.696 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 5.685      ; 4.532      ;
; 2.196 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 5.685      ; 4.532      ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                            ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock                        ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.750 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.685      ; 4.532      ;
; -1.250 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.685      ; 4.532      ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk'                                                                                                                                                                             ;
+-------+---------------+------------------------------------------------------------------------------------------------------+--------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                                                                                              ; Launch Clock ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+------------------------------------------------------------------------------------------------------+--------------+----------------------------------------------------+--------------+------------+------------+
; 2.873 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit6      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 3.203      ;
; 3.249 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|scl                    ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; -0.500       ; 0.109      ; 3.079      ;
; 3.326 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.stop        ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 3.656      ;
; 3.326 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|head_state             ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 3.656      ;
; 3.326 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                     ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 3.656      ;
; 3.864 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.194      ;
; 3.864 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.194      ;
; 3.864 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.194      ;
; 3.864 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[6]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.194      ;
; 3.864 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.194      ;
; 3.864 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.194      ;
; 4.016 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|stop_state             ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.346      ;
; 4.016 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.write_start ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.346      ;
; 4.016 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ackn        ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.346      ;
; 4.129 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_sda               ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.459      ;
; 4.136 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ready       ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.466      ;
; 4.136 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|WF                     ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.466      ;
; 4.136 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.idle        ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.466      ;
; 4.136 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|RF                     ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.466      ;
; 4.146 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit5      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.476      ;
; 4.146 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit1      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.476      ;
; 4.146 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit0      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.476      ;
; 4.146 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit7      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.476      ;
; 4.146 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bitend    ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.476      ;
; 4.231 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.addr_write  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.561      ;
; 4.231 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.data_read   ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.561      ;
; 4.241 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit3  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.571      ;
; 4.241 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit4  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.571      ;
; 4.241 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit5  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.571      ;
; 4.241 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit2  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.571      ;
; 4.241 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit6  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.571      ;
; 4.241 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit1  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.571      ;
; 4.241 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_begin ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.571      ;
; 4.241 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit0  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.571      ;
; 4.241 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit7  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.571      ;
; 4.259 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_end   ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.589      ;
; 4.267 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack                    ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.597      ;
; 4.279 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[3]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.609      ;
; 4.279 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[4]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.609      ;
; 4.279 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[7]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.609      ;
; 4.279 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[1]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.609      ;
; 4.279 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[2]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.609      ;
; 4.279 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[0]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.609      ;
; 4.279 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[5]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.609      ;
; 4.288 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[6]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.618      ;
; 4.316 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit4      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.646      ;
; 4.316 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit3      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.646      ;
; 4.316 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit2      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.646      ;
; 4.338 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.668      ;
; 4.338 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[7]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.109      ; 4.668      ;
+-------+---------------+------------------------------------------------------------------------------------------------------+--------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'clk'                                                                                                                                                                                                                               ;
+-------+----------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.972 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|main_state.addr_read        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.193      ;
; 2.972 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_state.addr_in6      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.193      ;
; 2.972 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_state.addr_in5      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.193      ;
; 2.972 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_state.addr_in2      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.193      ;
; 2.972 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_state.addr_in1      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.193      ;
; 2.972 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_state.addr_in0      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.193      ;
; 2.972 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_state.addr_end      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.193      ;
; 2.972 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|main_state.write_read_flag  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.193      ;
; 3.398 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|sda_out2                    ; clk          ; clk         ; 0.000        ; 0.000      ; 3.619      ;
; 3.398 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|sda_out1                    ; clk          ; clk         ; 0.000        ; 0.000      ; 3.619      ;
; 3.398 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_reg[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 3.619      ;
; 3.398 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_reg[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 3.619      ;
; 3.398 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_reg[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 3.619      ;
; 3.398 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_reg[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 3.619      ;
; 3.398 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out7    ; clk          ; clk         ; 0.000        ; 0.000      ; 3.619      ;
; 3.398 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_reg[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 3.619      ;
; 4.027 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_reg[6]              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.248      ;
; 4.027 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_reg[5]              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.248      ;
; 4.027 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_reg[4]              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.248      ;
; 4.027 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_reg[3]              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.248      ;
; 4.027 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_reg[1]              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.248      ;
; 4.027 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_state.addr_in4      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.248      ;
; 4.027 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_state.addr_in3      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.248      ;
; 4.047 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.268      ;
; 4.047 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[4]           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.268      ;
; 4.047 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[6]           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.268      ;
; 4.047 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.268      ;
; 4.047 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.268      ;
; 4.047 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.268      ;
; 4.047 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.268      ;
; 4.047 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_status[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.268      ;
; 4.051 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|scl_regi                    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.272      ;
; 4.051 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|scl_regi0                   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.272      ;
; 4.051 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_reg[0]              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.272      ;
; 4.051 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|addr_in_reg[2]              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.272      ;
; 4.051 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|stop_bus_reg                ; clk          ; clk         ; 0.000        ; 0.000      ; 4.272      ;
; 4.051 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|sda_regi0                   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.272      ;
; 4.051 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|start_bus_reg               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.272      ;
; 4.111 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out1    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.332      ;
; 4.111 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_reg[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.332      ;
; 4.111 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out2    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.332      ;
; 4.111 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out3    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.332      ;
; 4.111 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out5    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.332      ;
; 4.111 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out4    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.332      ;
; 4.111 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out6    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.332      ;
; 4.111 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out0    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.332      ;
; 4.111 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_state.data_out_end ; clk          ; clk         ; 0.000        ; 0.000      ; 4.332      ;
; 4.112 ; subad_i2c_rst                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[5]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.333      ;
; 4.112 ; subad_i2c_rst                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[4]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.333      ;
; 4.112 ; subad_i2c_rst                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[3]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.333      ;
; 4.112 ; subad_i2c_rst                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[2]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.333      ;
; 4.112 ; subad_i2c_rst                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[1]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.333      ;
; 4.112 ; subad_i2c_rst                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[0]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.333      ;
; 4.210 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|sda_regi                    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.431      ;
; 4.210 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[2]              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.431      ;
; 4.210 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[1]              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.431      ;
; 4.210 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in3      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.431      ;
; 4.210 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in2      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.431      ;
; 4.210 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in1      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.431      ;
; 4.210 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in0      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.431      ;
; 4.210 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in5      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.431      ;
; 4.210 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in4      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.431      ;
; 4.210 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[4]              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.431      ;
; 4.211 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_end      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.432      ;
; 4.211 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[0]              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.432      ;
; 4.211 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[7]              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.432      ;
; 4.211 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in7      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.432      ;
; 4.211 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_state.data_in6      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.432      ;
; 4.211 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[6]              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.432      ;
; 4.231 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|flag                        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.452      ;
; 4.231 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|sda_en                      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.452      ;
; 4.231 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|ack_state.10                ; clk          ; clk         ; 0.000        ; 0.000      ; 4.452      ;
; 4.231 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[5]              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.452      ;
; 4.233 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|main_state.addr_ack         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.454      ;
; 4.233 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|write_read                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.454      ;
; 4.242 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_count[5]            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.463      ;
; 4.242 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_count[4]            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.463      ;
; 4.242 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_count[6]            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.463      ;
; 4.242 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_count[7]            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.463      ;
; 4.242 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_count[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.463      ;
; 4.242 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_count[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.463      ;
; 4.242 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_count[3]            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.463      ;
; 4.242 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_in_reg[3]              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.463      ;
; 4.245 ; subad_i2c_rst                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|WR                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.466      ;
; 4.245 ; subad_i2c_rst                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|RD                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.466      ;
; 4.259 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|main_state.if_rep_start     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.480      ;
; 4.259 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|main_state.data_write       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.480      ;
; 4.259 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|receive_count[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.480      ;
; 4.259 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|main_state.data_out_ack     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.480      ;
; 4.290 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|main_state.data_read        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.511      ;
; 4.290 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[0]               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.511      ;
; 4.290 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[4]               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.511      ;
; 4.290 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[1]               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.511      ;
; 4.290 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[2]               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.511      ;
; 4.290 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[3]               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.511      ;
; 4.290 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[5]               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.511      ;
; 4.290 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[6]               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.511      ;
; 4.290 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|send_count[7]               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.511      ;
; 4.290 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|main_state.idle             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.511      ;
; 4.312 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|reset_n2 ; i2c_slave:i2c_slave_instance|i2c_slave_op:i2c_slave_op_inst|data_out_reg[3]             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.533      ;
+-------+----------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack'                                                                                                                                 ;
+-------+---------------+----------------------------------------------------------+--------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                                                  ; Launch Clock ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+----------------------------------------------------------+--------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; 4.003 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.109      ; 4.333      ;
; 4.025 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.109      ; 4.355      ;
; 4.025 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.109      ; 4.355      ;
; 4.025 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.109      ; 4.355      ;
; 4.025 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.109      ; 4.355      ;
; 4.025 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.109      ; 4.355      ;
; 4.025 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.109      ; 4.355      ;
; 4.025 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.109      ; 4.355      ;
+-------+---------------+----------------------------------------------------------+--------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'rs232_rx'                                                                                                                                                                    ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                             ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 4.794 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx    ; 0.000        ; -1.065     ; 3.950      ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clk   ; Rise       ; clk                                                    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[0]                                           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[0]                                           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[10]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[10]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[11]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[11]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[12]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[12]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[13]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[13]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[14]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[14]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[15]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[15]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[16]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[16]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[17]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[17]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[18]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[18]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[19]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[19]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[1]                                           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[1]                                           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[20]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[20]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[21]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[21]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[22]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[22]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[23]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[23]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[2]                                           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[2]                                           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[3]                                           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[3]                                           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[4]                                           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[4]                                           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[5]                                           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[5]                                           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[6]                                           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[6]                                           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[7]                                           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[7]                                           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[8]                                           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[8]                                           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[9]                                           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[9]                                           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.IDLE                                           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.IDLE                                           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.S1                                             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.S1                                             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.SAVE                                           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.SAVE                                           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.WAIT                                           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.WAIT                                           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Flag_temp                                              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Flag_temp                                              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|RD          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|RD          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|WR          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|WR          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[0]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[0]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[1]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[1]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[2]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[2]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[3]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[3]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[4]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[4]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[5]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[5]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[6]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[6]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[7]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[7]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[0] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[0] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[1] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[1] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[2] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[2] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[3] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[3] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[4] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[4] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[5] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[5] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[0]                                              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[0]                                              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[10]                                             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[10]                                             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[11]                                             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[11]                                             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[12]                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'rs232_rx'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; rs232_rx ; Rise       ; rs232_rx                            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; rs232_rx ; Fall       ; my_uart_rx:my_uart_rx|rx_enable_reg ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; rs232_rx ; Fall       ; my_uart_rx:my_uart_rx|rx_enable_reg ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs232_rx ; Rise       ; my_uart_rx|rx_enable_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs232_rx ; Rise       ; my_uart_rx|rx_enable_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs232_rx ; Rise       ; rs232_rx|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs232_rx ; Rise       ; rs232_rx|combout                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack'                                                                                                               ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                             ; Clock Edge ; Target                                                     ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+------------------------------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0]   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0]   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1]   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1]   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2]   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2]   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3]   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3]   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4]   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4]   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5]   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5]   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6]   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6]   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7]   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|I2C_wr_subad_instance|ack|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|I2C_wr_subad_instance|ack|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[0]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[0]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[1]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[1]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[2]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[2]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[3]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[3]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[4]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[4]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[5]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[5]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[6]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[6]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[7]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[7]|clk                ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk'                                                                                                                                                         ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+------------------------------------------------------------------------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|RF                     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|RF                     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|WF                     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|WF                     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack                    ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack                    ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[0]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[0]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[1]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[1]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[2]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[2]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[3]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[3]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[4]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[4]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[5]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[5]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[6]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[6]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[7]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[7]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]           ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]           ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]           ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]           ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2]           ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2]           ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3]           ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3]           ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4]           ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4]           ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5]           ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5]           ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[6]           ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[6]           ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[7]           ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[7]           ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[0]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[0]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[1]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[1]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[2]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[2]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[3]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[3]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[4]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[4]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[5]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[5]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[6]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[6]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[7]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[7]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[0]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[0]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[1]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[1]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[2]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[2]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[3]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[3]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[4]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[4]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[5]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[5]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[6]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[6]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[7]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[7]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|head_state             ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|head_state             ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_data              ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_data              ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_sda               ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_sda               ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ackn        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ackn        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.addr_write  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.addr_write  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.data_read   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.data_read   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.idle        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.idle        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ready       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ready       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.stop        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.stop        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.write_start ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.write_start ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Fall       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|scl                    ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Fall       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|scl                    ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_begin ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_begin ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit0  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit0  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit1  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit1  ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                    ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Fall       ; flag_reg                        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Fall       ; flag_reg                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; flag_reg|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; flag_reg|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; my_uart_rx|rx_enable_reg|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; my_uart_rx|rx_enable_reg|regout ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                          ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[0] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[0] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[1] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[1] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[2] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[2] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[3] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[3] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[4] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[4] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[5] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[5] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[6] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[6] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[7] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[0]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[0]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[1]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[1]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[2]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[2]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[3]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[3]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[4]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[4]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[5]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[5]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[6]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[6]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[7]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[7]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; speed_select|buad_clk_rx_reg|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; speed_select|buad_clk_rx_reg|regout   ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                       ;
+------------+----------------------------------------------------+-------+-------+------------+----------------------------------------------------+
; Data Port  ; Clock Port                                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+------------+----------------------------------------------------+-------+-------+------------+----------------------------------------------------+
; BusA[*]    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 4.789 ; 4.789 ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
;  BusA[98]  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 4.789 ; 4.789 ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
; BusA[*]    ; clk                                                ; 9.223 ; 9.223 ; Rise       ; clk                                                ;
;  BusA[98]  ; clk                                                ; 6.336 ; 6.336 ; Rise       ; clk                                                ;
;  BusA[100] ; clk                                                ; 9.223 ; 9.223 ; Rise       ; clk                                                ;
; rst_n      ; clk                                                ; 3.635 ; 3.635 ; Rise       ; clk                                                ;
; rs232_rx   ; speed_select:speed_select|buad_clk_rx_reg          ; 1.239 ; 1.239 ; Fall       ; speed_select:speed_select|buad_clk_rx_reg          ;
+------------+----------------------------------------------------+-------+-------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                          ;
+------------+----------------------------------------------------+--------+--------+------------+----------------------------------------------------+
; Data Port  ; Clock Port                                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+------------+----------------------------------------------------+--------+--------+------------+----------------------------------------------------+
; BusA[*]    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; -4.214 ; -4.214 ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
;  BusA[98]  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; -4.214 ; -4.214 ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
; BusA[*]    ; clk                                                ; -2.450 ; -2.450 ; Rise       ; clk                                                ;
;  BusA[98]  ; clk                                                ; -2.450 ; -2.450 ; Rise       ; clk                                                ;
;  BusA[100] ; clk                                                ; -2.845 ; -2.845 ; Rise       ; clk                                                ;
; rst_n      ; clk                                                ; -3.081 ; -3.081 ; Rise       ; clk                                                ;
; rs232_rx   ; speed_select:speed_select|buad_clk_rx_reg          ; 0.127  ; 0.127  ; Fall       ; speed_select:speed_select|buad_clk_rx_reg          ;
+------------+----------------------------------------------------+--------+--------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                               ;
+------------+----------------------------------------------------+--------+--------+------------+----------------------------------------------------+
; Data Port  ; Clock Port                                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+------------+----------------------------------------------------+--------+--------+------------+----------------------------------------------------+
; BusA[*]    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 11.740 ; 11.740 ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
;  BusA[98]  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 11.740 ; 11.740 ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
; BusA[*]    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 12.955 ; 12.955 ; Fall       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
;  BusA[100] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 12.955 ; 12.955 ; Fall       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
; BusA[*]    ; clk                                                ; 13.736 ; 13.736 ; Rise       ; clk                                                ;
;  BusA[98]  ; clk                                                ; 13.736 ; 13.736 ; Rise       ; clk                                                ;
;  BusA[100] ; clk                                                ; 11.639 ; 11.639 ; Rise       ; clk                                                ;
; led        ; clk                                                ; 11.103 ; 11.103 ; Rise       ; clk                                                ;
+------------+----------------------------------------------------+--------+--------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                       ;
+------------+----------------------------------------------------+--------+--------+------------+----------------------------------------------------+
; Data Port  ; Clock Port                                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+------------+----------------------------------------------------+--------+--------+------------+----------------------------------------------------+
; BusA[*]    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 11.542 ; 11.542 ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
;  BusA[98]  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 11.542 ; 11.542 ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
; BusA[*]    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 12.955 ; 12.955 ; Fall       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
;  BusA[100] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 12.955 ; 12.955 ; Fall       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
; BusA[*]    ; clk                                                ; 11.562 ; 11.562 ; Rise       ; clk                                                ;
;  BusA[98]  ; clk                                                ; 11.562 ; 11.562 ; Rise       ; clk                                                ;
;  BusA[100] ; clk                                                ; 11.568 ; 11.568 ; Rise       ; clk                                                ;
; led        ; clk                                                ; 11.103 ; 11.103 ; Rise       ; clk                                                ;
+------------+----------------------------------------------------+--------+--------+------------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                               ;
+------------+----------------------------------------------------+--------+------+------------+----------------------------------------------------+
; Data Port  ; Clock Port                                         ; Rise   ; Fall ; Clock Edge ; Clock Reference                                    ;
+------------+----------------------------------------------------+--------+------+------------+----------------------------------------------------+
; BusA[*]    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 10.583 ;      ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
;  BusA[98]  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 10.583 ;      ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
; BusA[*]    ; clk                                                ; 9.803  ;      ; Rise       ; clk                                                ;
;  BusA[98]  ; clk                                                ; 9.803  ;      ; Rise       ; clk                                                ;
;  BusA[100] ; clk                                                ; 10.499 ;      ; Rise       ; clk                                                ;
+------------+----------------------------------------------------+--------+------+------------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                                       ;
+------------+----------------------------------------------------+--------+------+------------+----------------------------------------------------+
; Data Port  ; Clock Port                                         ; Rise   ; Fall ; Clock Edge ; Clock Reference                                    ;
+------------+----------------------------------------------------+--------+------+------------+----------------------------------------------------+
; BusA[*]    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 10.583 ;      ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
;  BusA[98]  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 10.583 ;      ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
; BusA[*]    ; clk                                                ; 9.803  ;      ; Rise       ; clk                                                ;
;  BusA[98]  ; clk                                                ; 9.803  ;      ; Rise       ; clk                                                ;
;  BusA[100] ; clk                                                ; 9.894  ;      ; Rise       ; clk                                                ;
+------------+----------------------------------------------------+--------+------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                                      ;
+------------+----------------------------------------------------+-----------+-----------+------------+----------------------------------------------------+
; Data Port  ; Clock Port                                         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                    ;
+------------+----------------------------------------------------+-----------+-----------+------------+----------------------------------------------------+
; BusA[*]    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 10.583    ;           ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
;  BusA[98]  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 10.583    ;           ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
; BusA[*]    ; clk                                                ; 9.803     ;           ; Rise       ; clk                                                ;
;  BusA[98]  ; clk                                                ; 9.803     ;           ; Rise       ; clk                                                ;
;  BusA[100] ; clk                                                ; 10.499    ;           ; Rise       ; clk                                                ;
+------------+----------------------------------------------------+-----------+-----------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                              ;
+------------+----------------------------------------------------+-----------+-----------+------------+----------------------------------------------------+
; Data Port  ; Clock Port                                         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                    ;
+------------+----------------------------------------------------+-----------+-----------+------------+----------------------------------------------------+
; BusA[*]    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 10.583    ;           ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
;  BusA[98]  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 10.583    ;           ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
; BusA[*]    ; clk                                                ; 9.803     ;           ; Rise       ; clk                                                ;
;  BusA[98]  ; clk                                                ; 9.803     ;           ; Rise       ; clk                                                ;
;  BusA[100] ; clk                                                ; 9.894     ;           ; Rise       ; clk                                                ;
+------------+----------------------------------------------------+-----------+-----------+------------+----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                        ; To Clock                                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                               ; clk                                                                               ; 2295     ; 0        ; 0        ; 0        ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; clk                                                                               ; 96       ; 0        ; 0        ; 0        ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; clk                                                                               ; 1        ; 1        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                               ; clk                                                                               ; 14       ; 18       ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg                                         ; clk                                                                               ; 0        ; 40       ; 0        ; 0        ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 116      ; 0        ; 0        ; 0        ;
; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; 42       ; 0        ; 0        ; 0        ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; 3        ; 3        ; 0        ; 0        ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; 1634     ; 102      ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                               ; my_uart_rx:my_uart_rx|rx_enable_reg                                               ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                               ; speed_select:speed_select|buad_clk_rx_reg                                         ; 0        ; 0        ; 8        ; 8        ;
; rs232_rx                                                                          ; speed_select:speed_select|buad_clk_rx_reg                                         ; 0        ; 0        ; 8        ; 8        ;
; speed_select:speed_select|buad_clk_rx_reg                                         ; speed_select:speed_select|buad_clk_rx_reg                                         ; 15       ; 0        ; 91       ; 17       ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                        ; To Clock                                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                               ; clk                                                                               ; 2295     ; 0        ; 0        ; 0        ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; clk                                                                               ; 96       ; 0        ; 0        ; 0        ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; clk                                                                               ; 1        ; 1        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                               ; clk                                                                               ; 14       ; 18       ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg                                         ; clk                                                                               ; 0        ; 40       ; 0        ; 0        ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 116      ; 0        ; 0        ; 0        ;
; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; 42       ; 0        ; 0        ; 0        ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; 3        ; 3        ; 0        ; 0        ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; 1634     ; 102      ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                               ; my_uart_rx:my_uart_rx|rx_enable_reg                                               ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                               ; speed_select:speed_select|buad_clk_rx_reg                                         ; 0        ; 0        ; 8        ; 8        ;
; rs232_rx                                                                          ; speed_select:speed_select|buad_clk_rx_reg                                         ; 0        ; 0        ; 8        ; 8        ;
; speed_select:speed_select|buad_clk_rx_reg                                         ; speed_select:speed_select|buad_clk_rx_reg                                         ; 15       ; 0        ; 91       ; 17       ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                                        ;
+-------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                                                               ; 114      ; 0        ; 0        ; 0        ;
; clk                                       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 8        ; 0        ; 0        ; 0        ;
; clk                                       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; 49       ; 0        ; 1        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx                                                                          ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg                                         ; 0        ; 0        ; 1        ; 1        ;
+-------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                                         ;
+-------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                                                               ; 114      ; 0        ; 0        ; 0        ;
; clk                                       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 8        ; 0        ; 0        ; 0        ;
; clk                                       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; 49       ; 0        ; 1        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx                                                                          ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg                                         ; 0        ; 0        ; 1        ; 1        ;
+-------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 186   ; 186  ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.0.0 Build 200 06/17/2014 SJ Web Edition
    Info: Processing started: Fri Mar 16 18:16:27 2018
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name my_uart_rx:my_uart_rx|rx_enable_reg my_uart_rx:my_uart_rx|rx_enable_reg
    Info (332105): create_clock -period 1.000 -name speed_select:speed_select|buad_clk_rx_reg speed_select:speed_select|buad_clk_rx_reg
    Info (332105): create_clock -period 1.000 -name rs232_rx rs232_rx
    Info (332105): create_clock -period 1.000 -name I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk
    Info (332105): create_clock -period 1.000 -name I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.010
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -11.010            -618.471 I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk 
    Info (332119):    -8.316           -1020.935 clk 
    Info (332119):    -5.141             -91.323 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):    -4.044             -31.897 I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack 
    Info (332119):    -1.259              -1.259 my_uart_rx:my_uart_rx|rx_enable_reg 
Info (332146): Worst-case hold slack is -2.175
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.175             -17.527 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):    -1.827              -1.827 clk 
    Info (332119):    -0.975              -0.975 I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk 
    Info (332119):     1.705               0.000 my_uart_rx:my_uart_rx|rx_enable_reg 
    Info (332119):     2.160               0.000 I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack 
Info (332146): Worst-case recovery slack is -4.348
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.348              -4.348 rs232_rx 
    Info (332119):    -3.930            -410.595 clk 
    Info (332119):    -3.892            -181.457 I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk 
    Info (332119):    -3.579             -28.610 I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack 
    Info (332119):     1.696               0.000 speed_select:speed_select|buad_clk_rx_reg 
Info (332146): Worst-case removal slack is -1.750
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.750              -1.750 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):     2.873               0.000 I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk 
    Info (332119):     2.972               0.000 clk 
    Info (332119):     4.003               0.000 I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack 
    Info (332119):     4.794               0.000 rs232_rx 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 clk 
    Info (332119):    -2.289              -2.289 rs232_rx 
    Info (332119):     0.234               0.000 I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack 
    Info (332119):     0.234               0.000 I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk 
    Info (332119):     0.234               0.000 my_uart_rx:my_uart_rx|rx_enable_reg 
    Info (332119):     0.234               0.000 speed_select:speed_select|buad_clk_rx_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 446 megabytes
    Info: Processing ended: Fri Mar 16 18:16:29 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


