数字逻辑-第3版 PDF下载 詹瑾瑜 百度云 电子书 下载 电子书下载
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#711156177
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#711156177
<p>书名:数字逻辑-第3版</p><p>作者:詹瑾瑜</p><p>页数:266</p><p>定价:¥45.0</p><p>出版社:机械工业出版社</p><p>出版日期:2017-03-01</p><p>ISBN:9787111561774</p><p><h2>本书特色</h2></p>[<p>
《数字逻辑 第3版》根据《计算机学科教学计划》编写。《数字逻辑 第3版》共9章，主要内容包括数字逻辑基础、逻辑代数基础、集成门电路、组合逻辑电路、触发器、同步时序逻辑电路、异步时序逻辑电路、硬件描述语言Verilog HDL、以及脉冲波形的产生与整形共9个方面。<br/>《数字逻辑 第3版》不仅介绍了数字逻辑的分析设计方法，还介绍了一些典型的数字电路的设计和应用方法，以及数字电路与逻辑设计的一些新内容。<br/>《数字逻辑 第3版》可作为高等院校计算机、信息、电子工程、自动控制及通信等专业的教材，也可作为成人教育相关课程的教材，并可作为相关专业科技人员的参考书。
                                        </p>]<p><h2>内容简介</h2></p>[<p>根据《计算机学科教学计划》编写。<br/>介绍数字系统设计领域新的设计理念和技术。<br/>每一章后给出对应技术的应用举例。<br/> </p>]<p><h2>目录</h2></p>
    前言第1章数字逻辑基础1.1概述1.1.1数字逻辑研究的对象及方法1.1.2数字电路的发展1.1.3数字电路的分类1.2数制及其转换1.2.1进位计数制1.2.2数制转换1.3带符号数的代码表示1.3.1原码及其运算1.3.2反码及其运算1.3.3补码及其运算1.3.4符号位扩展1.4数的定点与浮点表示1.5数码和字符的编码1.5.1BCD编码1.5.2可靠性编码1.5.3字符编码1.6本章小结1.7习题第2章逻辑代数基础2.1逻辑代数的基本概念2.1.1逻辑代数的定义2.1.2逻辑代数的基本运算2.1.3逻辑代数的复合运算2.1.4逻辑函数的表示法和逻辑函数的关系2.2逻辑代数的基本定律、规则和常用公式2.2.1基本定律2.2.2重要规则2.3逻辑函数表达式的形式与变换2.3.1逻辑函数表达式的基本形式2.3.2逻辑函数表达式的标准形式2.3.3逻辑函数表达式的转换2.4逻辑函数的化简2.4.1代数化简法2.4.2卡诺图化简法2.4.3包含无关项的逻辑函数的化简2.4.4多输出逻辑函数的化简2.5本章小结2.6习题第3章集成门电路3.1概述3.2正逻辑和负逻辑3.3分立元件门电路3.3.1与门3.3.2或门3.3.3非门3.4TTL逻辑门电路3.4.1TTL与非门3.4.2TTL逻辑门的外特性3.4.3集电极开路输出门（OC门）3.4.4三态输出门（TS门）3.5CMOS集成逻辑门电路3.5.1CMOS反相器（非门）3.5.2CMOS与非门3.5.3CMOS或非门3.5.4CMOS 三态门3.5.5CMOS漏极开路输出门（OD门）3.5.6CMOS传输门3.6TTL和CMOS之间的接口电路3.6.1用TTL门驱动CMOS门3.6.2用CMOS门驱动TTL门3.7本章小结3.8习题第4章组合逻辑电路4.1概述4.2组合逻辑电路的分析4.2.1组合电路的分析步骤4.2.2组合电路的分析举例4.3组合逻辑电路的设计4.3.1组合电路的设计步骤4.3.2组合电路的设计举例4.4经典逻辑运算电路4.4.1半加器4.4.2全加器4.4.3全减器4.5代码转化电路4.5.1代码转化电路原理分析4.5.2代码转化电路的应用4.6数值比较电路4.6.11位数值比较器4.6.24位数值比较器4.6.3集成比较器的应用4.7编码器和译码器4.7.1编码器电路原理分析4.7.2编码器的应用4.7.3译码器电路原理分析4.7.4译码器的应用4.8数据选择器和数据分配器4.8.1数据选择器原理分析4.8.2数据选择器的应用4.8.3数据分配器原理分析4.8.4数据分配器的应用4.9竞争和冒险4.9.1竞争和冒险现象4.9.2险象的判定4.9.3险象的消除和减弱4.10组合逻辑电路设计的优化问题4.11本章小结4.12习题第5章触发器5.1概述5.1.1触发器的电路结构和特点5.1.2触发器的逻辑功能和分类5.2RS触发器5.2.1用与非门构成的基本RS触发器5.2.2用或非门构成的基本RS触发器5.2.3钟控触发器（锁存器）5.2.4钟控RS触发器5.2.5主从RS触发器5.3D触发器5.3.1钟控(电平型)D触发器5.3.2边沿(维持-阻塞)D触发器5.3.3集成D触发器5.4JK触发器5.4.1主从JK触发器5.4.2边沿JK触发器5.4.3集成JK触发器5.5其他功能的触发器5.5.1T触发器5.5.2T′触发器(翻转触发器)5.6集成触发器的参数5.6.1触发器的静态参数5.6.2触发器的动态参数5.7各类触发器的相互转换5.7.1JK触发器转换为D、T、T′和RS触发器5.7.2D触发器转换为JK、T、T′和RS触发器5.8触发器的应用5.8.1消颤开关5.8.2分频和双相时钟的产生 5.8.3异步脉冲同步化5.9本章小结5.10习题第6章同步时序逻辑电路6.1概述6.2时序逻辑电路的结构和类型6.2.1时序逻辑电路的结构和特点6.2.2时序逻辑电路的分类6.3同步时序逻辑电路的分析6.3.1时序逻辑电路的表示方法6.3.2分析方法和步骤6.3.3分析举例6.4同步时序逻辑电路的设计6.4.1设计方法和步骤6.4.2状态图和状态表6.4.3状态化简方法6.4.4状态分配及编码6.4.5同步时序电路设计举例6.5典型同步时序逻辑电路的设计6.5.1计数器6.5.2十进制计数器6.5.3寄存器6.5.4移位寄存器型计数器6.6典型同步时序逻辑电路的应用6.6.1集成计数器及其应用6.6.2集成寄存器及其应用6.7本章小结6.8习题第7章异步时序逻辑电路7.1异步时序逻辑电路的分类及特点7.2脉冲异步时序逻辑电路7.2.1脉冲异步时序逻辑电路的分析7.2.2脉冲异步时序逻辑电路的设计7.3电平异步时序逻辑电路7.3.1电平异步时序逻辑电路的分析7.3.2电平异步时序逻辑电路中的竞争与险象7.3.3电平异步时序逻辑电路的设计7.4异步计数器的原理与应用7.5本章小结7.6习题第8章硬件描述语言Verilog HDL8.1Verilog HDL语言概述8.2Verilog HDL基本语法8.2.1标识符8.2.2数值和常数8.2.3数据类型8.2.4Verilog HDL的基本结构8.3Verilog HDL的操作符8.3.1算术操作符8.3.2关系操作符8.3.3等价操作符8.3.4位操作符8.3.5逻辑操作符8.3.6缩减操作符8.3.7移位操作符8.3.8条件操作符8.3.9拼接和复制操作符8.4基本逻辑门电路的Verilog HDL8.4.1与门的Verilog HDL描述8.4.2或门的Verilog HDL描述8.4.3非门的Verilog HDL描述8.4
