# Testbenches Core UnifiÃ©s - LSE-PE Project

## Vue d'ensemble
Les testbenches core ont Ã©tÃ© **standardisÃ©s et unifiÃ©s** pour tester efficacement tous les modules core avec une interface cohÃ©rente et des procÃ©dures de test complÃ¨tes.

## Testbenches UnifiÃ©s CrÃ©Ã©s

### 1. **tb_lse_add_unified.sv** - Test LSE Addition
- **Module testÃ©**: `lse_add` (core unified)
- **Interface standardisÃ©e**: `operand_a`, `operand_b`, `result`, `pe_mode`, `lut_table`
- **Couverture de test**: 
  - âœ… Mode 24-bit : Addition LSE de base, valeurs spÃ©ciales (NEG_INF)
  - âœ… Mode 6-bit : OpÃ©rations packed 4x, cas d'edge
  - âœ… Initialisation LUT : 1024 entrÃ©es avec valeurs de correction
- **Tests**: 15+ vecteurs de test avec validation automatique

### 2. **tb_lse_mult_unified.sv** - Test LSE Multiplication
- **Module testÃ©**: `lse_mult` (core unified)
- **Interface standardisÃ©e**: `operand_a`, `operand_b`, `result`, `pe_mode`
- **Couverture de test**:
  - âœ… Mode 24-bit : Multiplication log-space (log(a*b) = log(a) + log(b))
  - âœ… Mode 6-bit : 4x packed operations avec gestion des signes
  - âœ… Valeurs spÃ©ciales : NEG_INF propagation, overflow protection
- **Tests**: 15+ vecteurs incluant cas d'edge et overflow

### 3. **tb_lse_acc_unified.sv** - Test LSE Accumulator
- **Module testÃ©**: `lse_acc` (core unified)
- **Interface standardisÃ©e**: `accumulator_in`, `addend_in`, `accumulator_out`
- **Couverture de test**:
  - âœ… Accumulation de base : Addition LSE 16-bit avec arithmÃ©tique fixed-point
  - âœ… Gestion des signes : MÃªme signe (addition), signes diffÃ©rents (soustraction)
  - âœ… SÃ©quences d'accumulation : Tests sÃ©quentiels pour validation comportementale
- **Tests**: 20+ vecteurs avec tolÃ©rance d'approximation LSE

### 4. **tb_register_unified.sv** - Test Register Generic
- **Module testÃ©**: `register` (core unified)
- **Interface standardisÃ©e**: `clk`, `rst`, `data_in`, `data_out`
- **Couverture de test**:
  - âœ… FonctionnalitÃ© reset : Reset synchrone actif haut
  - âœ… OpÃ©ration normale : Stockage et persistance des donnÃ©es
  - âœ… Cas d'edge : Valeurs min/max, changements rapides
- **Tests**: 15+ vecteurs incluant persistence et edge cases

### 5. **tb_einsum_add_unified.sv** - Test Einsum Add Wrapper
- **Module testÃ©**: `einsum_add` (core unified)
- **Interface standardisÃ©e**: `clk`, `rst`, `enable`, `bypass`, `operand_a`, `operand_b`, `sum_out`
- **Couverture de test**:
  - âœ… ContrÃ´le enable/disable : Gestion du signal d'activation
  - âœ… Mode bypass : Pass-through de operand_a
  - âœ… FonctionnalitÃ© LSE : Wrapper autour de lse_add avec registres
- **Tests**: 20+ vecteurs incluant sÃ©quences et contrÃ´les

### 6. **tb_einsum_mult_unified.sv** - Test Einsum Mult Wrapper
- **Module testÃ©**: `einsum_mult` (core unified)
- **Interface standardisÃ©e**: `clk`, `rst`, `enable`, `bypass`, `operand_a`, `operand_b`, `product_out`
- **Couverture de test**:
  - âœ… ContrÃ´le enable/disable : Gestion du signal d'activation
  - âœ… Mode bypass : Pass-through de operand_a
  - âœ… FonctionnalitÃ© LSE : Wrapper autour de lse_mult avec registres
- **Tests**: 20+ vecteurs incluant sÃ©quences et overflow

## Standards de Test

### Structure de Test UnifiÃ©e
```systemverilog
task apply_test_vector;
  input [WIDTH-1:0] test_inputs...;
  input [WIDTH-1:0] expected;
  input [200*8-1:0] test_name;
  // Validation automatique avec compteurs pass/fail
endtask
```

### MÃ©triques de Test
- **Compteurs automatiques**: `test_count`, `pass_count`, `fail_count`
- **Validation avec tolÃ©rance**: Pour approximations LSE
- **Reporting dÃ©taillÃ©**: âœ… PASS / âŒ FAIL avec dÃ©tails
- **RÃ©sumÃ© final**: Pourcentages et statut global

### Conventions de Nommage
- **Testbenches**: `tb_[module]_unified.sv`
- **Instances DUT**: `dut` (standardisÃ©)
- **Signaux**: Noms identiques aux ports du module
- **Tasks**: `apply_test_vector`, `initialize_lut`

## Couverture de Test ComplÃ¨te

### Types de Tests Inclus
1. **Reset Functionality** : VÃ©rification du reset synchrone
2. **Basic Operations** : Fonctions de base des modules
3. **Special Values** : NEG_INF, zÃ©ros, valeurs max
4. **Mode Testing** : 24-bit vs 6-bit packed modes
5. **Edge Cases** : Overflow, underflow, saturations
6. **Sequential Operations** : Comportement sur plusieurs cycles
7. **Control Signals** : Enable, disable, bypass modes

### Validation AutomatisÃ©e
- âœ… **Pass/Fail automatique** avec seuils de tolÃ©rance
- âœ… **Messages dÃ©taillÃ©s** pour debugging
- âœ… **RÃ©sumÃ© statistique** en fin de test
- âœ… **Compatible Icarus Verilog** (syntax standard)

## Migration des Anciens Testbenches

### Remplacements Directs
- `tb_lse_add_simple.sv` â†’ `tb_lse_add_unified.sv`
- `tb_lse_add.sv` â†’ `tb_lse_add_unified.sv`
- `tb_lse_mult.sv` â†’ `tb_lse_mult_unified.sv`
- `tb_lse_acc.sv` â†’ `tb_lse_acc_unified.sv`
- `tb_register.sv` â†’ `tb_register_unified.sv`
- `tb_einsum_*.sv` â†’ `tb_einsum_*_unified.sv`

### Testbenches ObsolÃ¨tes Ã  Supprimer
- `testbenches/tb_lse_add_simple.sv` (dupliquÃ©)
- `testbenches/tb_lse_add.sv` (ancien)
- `testbenches/tb_lse_mult.sv` (ancien)
- `testbenches/tb_lse_acc.sv` (ancien)
- `testbenches/tb_register.sv` (ancien)
- `testbenches/tb_einsum_*.sv` (anciens)

## Prochaines Ã‰tapes
1. âœ… **Modules Core**: TerminÃ© (6/6 modules)
2. âœ… **Testbenches Core**: TerminÃ© (6/6 testbenches)
3. ğŸ”„ **Scripts Core**: Consolider les scripts de test
4. ğŸ”„ **Cleanup Final**: Supprimer les anciens fichiers dupliquÃ©s

---
**Date**: DÃ©cembre 2024  
**Status**: Core testbenches unifiÃ©s et standardisÃ©s âœ…