# 2025-04-24 – Lektion 12

## Dagordning
* Flankdetektering med D-vippor för toggling av en lysdiod för hand samt i VHDL.
* Synkrona processers mall i VHDL.

## Mål med lektionen
* Kunna implementera flankdetektering via D-vippor för hand samt i VHDL.
* Känna till hur D-vippor realiseras i VHDL via synkrona processers mall.

## Instruktioner
* Se information om flankdetektering i tredje delen av [denna tutorial](https://youtu.be/utDHdTgZUz0?si=hEZ2e2Uz4J_LVsf8&t=5450).
Videon kommer starta på tiden 01:30:50, vilket är då flankdetekteringsdelen börjar.
* Se bifogade [övningsuppgifter](./Övningsuppgifter%202025-04-24.pdf). Lösningsförslag läggs upp efter lektionen.
* Motsvarande kod skriven i SystemVerilog finns [här](./systemverilog/README.md).

## Utvärdering
* Några synpunkter om dagens föreläsning?

## Nästa lektion
* Vidare implementering av flankdetektering med D-vippor för hand samt i VHDL.
