[N
4
1
58 D:/RTL_FPGA/VHDL/aula23_sub_paralelo/sim_sub_paralelo/work
4
1 N
2
10 param_clah
3
9 behaviour
]
[G
1
2
3
1
4
1
0
4
0
0 0
0
0
]
