LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY resto_da_divisao_16 IS
  PORT (a: IN STD_LOGIC_VECTOR (15 DOWNTO 0);
        r: OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
        );
END resto_da_divisao_16;

ARCHITECTURE structure OF resto_da_divisao_16 IS
  r(0) <= a(0) XOR a(3);
  r(0) <= r(0) XOR a(5);
  r(0) <= r(0) XOR a(7);
  r(0) <= r(0) XOR a(8);
  r(0) <= r(0) XOR a(9);
  r(0) <= r(0) XOR a(10);
  r(0) <= r(0) XOR a(11);
  r(0) <= r(0) XOR a(12);
  r(0) <= r(0) XOR a(15);
  
  r(1) <= a(0) XOR a(1);
  r(1) <= r(0) XOR a(3);
  r(1) <= r(0) XOR a(4);
  r(1) <= r(0) XOR a(5);
  r(1) <= r(0) XOR a(6);
  r(1) <= r(0) XOR a(7);
  r(1) <= r(0) XOR a(13);
  r(1) <= r(0) XOR a(15);
  r(1) <= r(0) XOR a(15);
  
  r(2) <= a(0) XOR a(1);
  r(2) <= r(0) XOR a(2);
  r(2) <= r(0) XOR a(3);
  r(2) <= r(0) XOR a(4);
  r(2) <= r(0) XOR a(6);
  r(2) <= r(0) XOR a(9);
  r(2) <= r(0) XOR a(10);
  r(2) <= r(0) XOR a(11);
  r(2) <= r(0) XOR a(12);
  r(2) <= r(0) XOR a(14);
  r(2) <= r(0) XOR a(15);
  
  r(3) <= a(0) XOR a(1);
  r(3) <= r(0) XOR a(2);
  r(3) <= r(0) XOR a(4);
  r(3) <= r(0) XOR a(8);
  r(3) <= r(0) XOR a(9);
  r(3) <= r(0) XOR a(13);
  
  r(4) <= a(1) XOR a(2);
  r(4) <= r(0) XOR a(3);
  r(4) <= r(0) XOR a(8);
  r(4) <= r(0) XOR a(9);
  r(4) <= r(0) XOR a(10);
  r(4) <= r(0) XOR a(14);
  
  r(5) <= a(0) XOR a(2);
  r(5) <= r(0) XOR a(4);
  r(5) <= r(0) XOR a(5);
  r(5) <= r(0) XOR a(6);
  r(5) <= r(0) XOR a(7);
  r(5) <= r(0) XOR a(8);
  r(5) <= r(0) XOR a(9);
  r(5) <= r(0) XOR a(12);
  
  r(6) <= a(1) XOR a(3);
  r(6) <= r(0) XOR a(5);
  r(6) <= r(0) XOR a(6);
  r(6) <= r(0) XOR a(7);
  r(6) <= r(0) XOR a(8);
  r(6) <= r(0) XOR a(9);
  r(6) <= r(0) XOR a(10);
  r(6) <= r(0) XOR a(13);
  
  r(7) <= a(2) XOR a(4);
  r(7) <= r(0) XOR a(6);
  r(7) <= r(0) XOR a(7);
  r(7) <= r(0) XOR a(8);
  r(7) <= r(0) XOR a(9);
  r(7) <= r(0) XOR a(10);
  r(7) <= r(0) XOR a(11);
  r(7) <= r(0) XOR a(14);
  END COMPONENT;