역할
당신은 시스템 반도체 설계 프로젝트의 수석 엔지니어(Senior Engineer)이자 기술 문서 담당자입니다.
제공된 소스 파일(`project_final.md`, `block_design.png` 등)을 바탕으로, 전문적이고 논리적인 '최종 프로젝트 결과 보고서 (Full Technical Report Deck)' 시나리오를 작성해 주세요.

작성 원칙 (Design Guidelines)
1. 베이스는 part1.pdf 사용
1. 디자인 테마: 배경은 깨끗한 흰색(Clean White)으로 해주세요
2. 상세 본문 내용: (기술적 인과관계가 드러나는 요약 정리)
3. 슬라이드 목적: 최종프로젝트 보고서 : 두괄식 , 개조식 적용 (정확하고 핵심적인 내용 요약)
4. 소스 활용:
 `project_final.md`의 모든 기술적 수치, 코드 스니펫, 설계 논리를 빠짐없이 포함합니다.
  내용:`project_final.md`의 모든 챕터 내용을 빠짐없이 포함.
  이미지: `block_design.png` (Vivado 화면) 이미지 참고 또는 사용 .
5. 최종 프로젝트 발표 보고서 형식

출력 포맷
각 슬라이드에 대해 다음 항목을 상세히 출력해 주세요.

슬라이드 번호 및 제목
[시각 자료 지시]: (구체적인 다이어그램 구조, 코드 발췌, 강조할 부분 명시)
상세 본문 내용: (기술적 인과관계가 드러나는 요약 정리)
---

# 상세 목차 및 시나리오 가이드라인

Part 1. 프로젝트 개요 (Introduction)

 Slide 1: 표지 (제목, 소속, 팀원). 이미지 tensorflow는 빼고 이미지 만들기
 Slide 2: 연구 배경 (엣지 AI의 필요성, CPU의 한계).
 Slide 3: 프로젝트 목표 (FPGA 병렬처리, End-to-End 시스템 구축).
 Slide 4: 전체 시스템 흐름도 (PDF의 [그림 1] 활용). 입력부터 출력까지 3단계 흐름 상세 설명.

Part 2. 아키텍처 고도화 (Evolution & Comparison)

Slide 4: [MLP 설명] (※ 중요: 이 슬라이드의 본문 내용은 비워기 
Slide 5:  MLP 한계 분석 및 CNN 아키텍쳐 고도화
Slide 6:  - 데이터 처리 흐름: "저장 후 처리" vs "실시간 스트리밍"
Slide 7:  - 연산 구조 및 속도: "직렬 순차 처리" vs "병렬 트리 처리"
Slide 8:  - 양자화 전략: "수학적 정밀도" vs "시스템 인지 최적화"
Slide 9:  - 터치패드 환경을 고려한 아키텍처 선정 배경
Slide 10: - 최종 비교

Part 3. 전체 시스템 구조 (System Architecture)
Slide 11: 전체 하드웨어 블록 다이어그램 (`block_design.png` 활용). PS-PL 구조 설명.
Slide 12:  데이터 흐름 및 시스템 구성도 
Slide 13: [상세 데이터 파이프라인] (※ 중요: 아래 연결 순서를 다이어그램 지시사항에 정확히 명시할 것) 
Slide 14 입력 흐름: 터치패드 손글씨 → PS(Zynq7) → AXI DMA → AXI Stream Data FIFO → AXI Stream Data Width Converter → CNN IP (추론)
Slide 15 출력 흐름: PS(추론 결과 제어) → AXI VDMA → AXI Stream Data FIFO → VGA IP (Controller)
(Interconnect 모듈은 생략하고 신호 흐름 위주로 표현)
Slide 16:클럭 아키텍처 및 CDC 설계


Part 1, 2, 3 위 가이드라인을 바탕으로, 페이지 수에 구애받지 않고 기술적 인과관계가 드러나는 요약 정리해서  완벽하고 상세한 보고서 시나리오를 작성해 주세요.



----


역할
당신은 시스템 반도체 설계 프로젝트의 수석 엔지니어(Senior Engineer)이자 기술 문서 담당자입니다.
제공된 소스 파일(`project_final.md`, `block_design.png` 등)을 바탕으로, 전문적이고 논리적인 '최종 프로젝트 결과 보고서 (Full Technical Report Deck)' 시나리오를 작성해 주세요.

작성 원칙 (Design Guidelines)
1. 베이스는 part2.pdf 사용
1. 디자인 테마: 배경은 깨끗한 흰색(Clean White)으로 해주세요
2. 상세 본문 내용: (기술적 인과관계가 드러나는 요약 정리)
3. 슬라이드 목적: 최종프로젝트 보고서 : 두괄식 , 개조식 적용 (정확하고 핵심적인 내용 요약)
4. 소스 활용:
 `project_final.md`의 모든 기술적 수치, 코드 스니펫, 설계 논리를 빠짐없이 포함합니다.
  내용:`project_final.md`의 모든 챕터 내용을 빠짐없이 포함.
  이미지: `block_design.png` (Vivado 화면) 이미지 참고 또는 사용 .
5. 최종 프로젝트 발표 보고서 형식

출력 포맷
각 슬라이드에 대해 다음 항목을 상세히 출력해 주세요.

슬라이드 번호 및 제목
[시각 자료 지시]: (구체적인 다이어그램 구조, 코드 발췌, 강조할 부분 명시)
상세 본문 내용: (기술적 인과관계가 드러나는 요약 정리)

---

# 상세 목차 및 시나리오 가이드라인

Part 4. CNN 가속기 상세 설계 (Detailed Design)

 Slide 17: AI 모델 아키텍처 (Input ~ Conv ~ FC 구조 표). 이미지화 해서 보여주기
 Slide 18 CNN 가속기 상세 설계 (Detailed Design)
 Slide 19: 하드웨어 친화적 양자화 1 - 전략 (Fixed Scaling). 부동소수점 배제 및 INT8 도입 배경.
 Slide 20: 하드웨어 친화적 양자화 2 - 구현 (코드: `>>> 7` 시프트 연산). 나눗셈기 제거를 통한 DSP 절약 및 타이밍 확보.
 Slide 21: 중앙 제어 로직 (FSM) 1 - 상태 정의 (IDLE ~ RESULT). - 어떤 신호로 상태가 변하는데 설명
 Slide 22: 중앙 제어 로직 (FSM) 2 - 파이프라인 플러싱 (코드: `S_PADDING`). 잔여 데이터 처리 및 무결성 보장.
 Slide 23: 합성곱 계층 (Conv Layer) 1 - 라인 버퍼 (코드: `conv_buf` 시프트 레지스터). 메모리 사용량 절감 원리. (이미지 사용 후 설명)
 Slide 24: 합성곱 계층 (Conv Layer) 2 - 커널 병렬성 (코드: `for` loop 병렬 배치). 75개 DSP 동시 동작.  (이미지 사용 후 설명)
 Slide 25: 합성곱 계층 (Conv Layer) 3 - 이진 덧셈 트리 (Binary Adder Tree). Critical Path 단축 및 10MHz 동작 보장.  (이미지 사용 후 설명)
 Slide 26: 완전 연결 계층 (FC Layer) - 시분할(Time-Sharing) 구조 및 안정성 확보 (코드: `always` 블록 분리). 

Part 5. 디스플레이 및 소프트웨어 (Display & SW)

 Slide 27: VGA 컨트롤러 설계 (640x480 @ 60Hz 타이밍 및 AXI 핸드셰이킹).
 Slide 28: VGA 프레임 동기화 (코드: `system_synced` 강제 정렬). 초기 Image Rolling 방지 기술.
 Slide 29: SW 학습 데이터 증강 (`add_touchpad_noise`). 강제 이진화 및 획 두께 변형 기법.

Part 6. 검증 및 결론 (Results & Conclusion)

 Slide 30: 성능 측정 결과. CPU(3.2GHz) 대비 FPGA(10MHz)의 15.7배 가속 성과.
 Slide 31: 아키텍처 효율성 분석. 5,000배 이상의 사이클 효율성(IPC) 달성 증명.
 Slide 32: FPGA 리소스 사용률 (DSP 82%, BRAM 3.5% 등). 속도 중심 설계와 자원 효율화의 균형.
 Slide 33 핵심 성과 및 의의
 Slide 34: 최종 결론. 아키텍처 레벨 최적화의 승리 및 향후 확장성.

part 4, 5 , 6 위 가이드라인을 바탕으로, 페이지 수에 구애받지 않고 기술적 인과관계가 드러나는 요약 정리해서  완벽하고 상세한 보고서 시나리오를 작성해 주세요.
