>Dmel_RG2
ACCTCCCCATCCTTCACTACGATCCCCCT
>Dmel_RG3
ACCTCCCCATCCTTTACTACGATCCCCCT
>Dmel_RG5
ACCTCCCCATCCTTCACTACGATCCCCCT
>Dmel_RG9
ACCTCCCCATCCTTCACTACGATCCCCCT
>Dmel_RG18N
ACCTCCCCATCCTTCACTACGATCCCCCT
>Dmel_RG19
ACCTCCCCATCCTTCACTACGATCCCCCT
>Dmel_RG22
ACCTCCCCATCCTTCACTACGATCCCCCT
>Dmel_RG24
ACCTCCCCATCCTTCACTACGATCCCCCT
>Dmel_RG25
ACCTCCCCATCCTTCACTACGATCCCCCT
>Dmel_RG28
ACCTCCCCATCCTTCACTACGATCCCCCT
>Dmel_RG32N
ACCTCCCCATCCTTCACTACGATCCCCCT
>Dmel_RG34
ACCTCCCCATCCTTCACTACGATCCCCCT
>Dmel_RG36
ACCTCCCCATCCTTCACTACGATCCCCCT
>Dmel_RG38N
ACCTCCCCATCCTTCACTACGATCCCCCT
>Dsim_MD03
GCCCCCCCATCCTTCACTACGATCCCCCT
>Dsim_MD06
GCCCCCCCATCCTTCACTACGATCCCCCT
>Dsim_MD105
GCCCCCCCATCCTTCACTACGATCCCCCT
>Dsim_MD106
GCCCCCCCATCCTTCACTACGGTCCCCCT
>Dsim_MD146
GCCCCCCCATCCTTCACTACGATCCCCCT
>Dsim_MD15
GCCCCCCCATCCTTCACTACGATCCCCCT
>Dsim_MD197
GCCCCCCCATCCTTCACTACGGTCCCCCT
>Dsim_MD199
GCCCCCCCATCCTTCACTACGATCCCCCT
>Dsim_MD201
GCCCCCCCATCCTTCACTACGATCCTTCT
>Dsim_MD221
GCCCCCCCATCCTTCACTACGATCCCCCT
>Dsim_MD224
GCCCCCCCATCCTTCACTACGATCCCCCT
>Dsim_MD225
GCCCCCCCATCCTTCACTACGATCCCCCT
>Dsim_MD233
GCCCCCCCATCCTTCACTACGATCCCCCT
>Dsim_MD235
GCCCCCCCATCCTTCACTACGGTCCCCCT
>Dsim_MD238
GCCCCCCCATCCTTCACTACGATCCCCCT
>Dsim_MD243
GCCCCCCCATCCTTCACTACGATCTCTCT
>Dsim_MD251
GCCCCCCCATCCTTCACTACGATCCCCCT
>Dsim_MD255
GCCCCCCCATCCTTCACTACGATCCCCCT
>Dsim_MD63
GCCCCCCCATCCTTCACTACGATCCCCCT
>Dsim_MD72
GCCCCCCCATCCTTCACTACGATCCCCCT
>Dsim_MD73
GCCCCCCCATCCTTCACTACGATCCCCCT
>Dyak_528_1473
GCCCCCCCACCCTTCACCACGACCCCCTT
>Dere_528_1473
GCCCCCCCACCCTTCACCATGACCCCCCT
