<!doctype html><html lang=tw><head><meta charset=utf-8><meta http-equiv=x-ua-compatible content="IE=edge"><meta name=viewport content="width=device-width,initial-scale=1"><meta name=referrer content="no-referrer"><link rel=dns-prefetch href=https://i.geekbank.cf/><title>基於 FPGA 硬件設計 DDS 的跳頻信號產生系統 | 极客快訊</title><meta property="og:title" content="基於 FPGA 硬件設計 DDS 的跳頻信號產生系統 - 极客快訊"><meta property="og:type" content="article"><meta property="og:locale" content="tw"><meta property="og:image" content="https://p3.pstatp.com/large/pgc-image/Rnt5GwV16eqld3"><link rel=alternate hreflang=x-default href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/86ab5a4.html><link rel=alternate hreflang=zh-tw href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/86ab5a4.html><link rel=alternate hreflang=zh-cn href=https://geekbank.cf/cn/%e7%a7%91%e6%8a%80/86ab5a4.html><link rel=alternate hreflang=zh-hk href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/86ab5a4.html><link rel=alternate hreflang=zh-mo href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/86ab5a4.html><link rel=alternate hreflang=zh-my href=https://geekbank.cf/cn/%e7%a7%91%e6%8a%80/86ab5a4.html><link rel=alternate hreflang=zh-sg href=https://geekbank.cf/cn/%e7%a7%91%e6%8a%80/86ab5a4.html><link rel=canonical href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/86ab5a4.html><meta property="article:published_time" content="2020-10-29T21:06:02+08:00"><meta property="article:modified_time" content="2020-10-29T21:06:02+08:00"><meta name=Keywords content><meta name=description content="基於 FPGA 硬件設計 DDS 的跳頻信號產生系統"><meta name=author content="极客快訊"><meta property="og:url" content="/tw/%E7%A7%91%E6%8A%80/86ab5a4.html"><link rel=apple-touch-icon sizes=180x180 href=../../apple-touch-icon.png><link rel=icon type=image/png sizes=32x32 href=../../favicon-32x32.png><link rel=icon type=image/png sizes=16x16 href=../../favicon-16x16.png><link rel=manifest href=../../site.webmanifest><link rel=mask-icon href=../../safari-pinned-tab.svg color=#5bbad5><meta name=msapplication-TileColor content="#ffc40d"><meta name=theme-color content="#ffffff"><link rel=stylesheet href=https://geekbank.cf/css/normalize.css><link rel=stylesheet href=https://geekbank.cf/css/style.css><script type=text/javascript src=https://cdnjs.cloudflare.com/ajax/libs/jquery/3.4.1/jquery.min.js></script><script type=text/javascript src=https://geekbank.cf/js/jqthumb.min.js></script><script data-ad-client=ca-pub-3525055026201463 async src=https://pagead2.googlesyndication.com/pagead/js/adsbygoogle.js></script></head><body><header id=header class=clearfix><div class=container><div class=col-group><div class=site-name><h1><a id=logo href>🤓 极客快訊 Geek Bank</a></h1><p class=description>為你帶來最全的科技知識 🧡</p></div><div><nav id=nav-menu class=clearfix><a class=current href>猜你喜歡</a>
<a href=../../tw/categories/%E7%A7%91%E6%8A%80.html title=科技>科技</a>
<a href=../../tw/categories/%E9%81%8A%E6%88%B2.html title=遊戲>遊戲</a>
<a href=../../tw/categories/%E7%A7%91%E5%AD%B8.html title=科學>科學</a></nav></div></div></div></header><div id=body><div class=container><div class=col-group><div class=col-8 id=main><div class=res-cons><article class=post><header><h1 class=post-title>基於 FPGA 硬件設計 DDS 的跳頻信號產生系統</h1></header><date class="post-meta meta-date">2020-10-29</date><div class=post-meta><span>|</span>
<span class=meta-category><a href=tw/categories/%E7%A7%91%E6%8A%80.html>科技</a></span></div><div class=post-content><p><strong>引言</strong></p><p>跳頻通信具有較強的抗干擾、抗多徑衰落、抗截獲等能力，已廣泛應用於軍事、交通、商業等各個領域。頻率合成器是跳頻系統的心臟，直接影響到跳頻信號的穩定性和產生頻率的準確度。目前頻率合成主要有三種方法：直接模擬合成法、鎖相環合成法和直接數字合成法（DDS）。直接模擬合成法利用倍頻（乘法）、分頻（除法）、混頻（加法與減法）及濾波，從單一或幾個參考頻率中產生多個所需的頻率。該方法頻率轉換時間快（小於 100ns），但是體積大、功耗高，目前已基本不用。鎖相環合成法通過鎖相環完成頻率的加、減、乘、除運算。該方法結構簡單、便於集成，且頻譜純度高，目前使用比較廣泛，但存在高分辨率和快轉換速度之間的矛盾，一般只能用於大步進頻率合成技術中。DDS 是近年來迅速發展起來的一種新的頻率合成方法。這種方法簡單可靠、控制方便，且具有很高的頻率分辨率和轉換速度，非常適合跳頻通信的要求。</p><p><strong>1、 DDS 的基本原理</strong></p><p>DDS 的原理如圖 1 所示，包含相位累加器、波形存儲器（ROM）、數模轉換器（DAC）和低通濾波器 4 個部分。在參考時鐘的驅動下，相位累加器對頻率控制字 N 位進行累加，得到的相位碼 L 作為 ROM 的地址，根據地址 ROM 輸出相應幅度的波形碼，然後經過 DAC 生成階梯波形，經低通濾波器後得到所需要的連續波形。</p><img alt="基於 FPGA 硬件設計 DDS 的跳頻信號產生系統" onerror=errorimg.call(this); src=https://p3.pstatp.com/large/pgc-image/Rnt5GwV16eqld3><p>理想單頻信號可以表示為 Y（t）=Usin（2πf0+θ0）。如果振幅 U 和初始相位θ0 為一個常量，即不隨時間變化，則輸出頻率由相位唯一確定 f0=θ（t）/2πt。</p><p>以採樣頻率 fc（Tc=1/fc）對單頻信號進行抽樣，則可得到相應的離散相位序列</p><p>其中△θ·n=2πf0/fc 是連續兩次採樣之間的相位增量，控制△θ可以控制合成信號的頻率。把整個週期的相位 2π分割成 q 等份，每一份δ=2π/q 為可選擇的最小相位增量，得到最低頻率輸出 fmin=δ/2πTc=fc/q，經過濾波後得到 S（t）=cos（2πfct/q）。</p><p>如果每次相位的增量選擇為δ的 R 倍，即可得到信號頻率 f0=Rδ/2πTc=Rfc/q，相應得到的模擬信號為 S（t）=cos（2πfcR/q）。</p><p>由以上原理可知，DDS 輸出信號的頻率與參考時鐘頻率及控制字之間的關係為 f0=K·fc/2N，式中 f0 為 DDS 輸出信號的頻率，K 為頻率控制字，fc 為參考時鐘頻率，N 為相位累加器的位數。在波形存儲器中寫入 2N 個正弦波數據，每個數據有 D 位。不同的頻率控制字導致相位累加器的不同相位增量，從而使波形存儲器輸出的正弦波的頻率不同。</p><p><strong>2 、基於 DDS 的跳頻信號產生核心模塊的設計</strong></p><p>圖 2 為基於 DDS 跳頻信號產生的總體設計。</p><img alt="基於 FPGA 硬件設計 DDS 的跳頻信號產生系統" onerror=errorimg.call(this); src=https://p3.pstatp.com/large/pgc-image/Rnt5GxGIYSkRNY><p>如圖 2 所示，整個系統由兩個部分組成，即邏輯地址控制單元和 DDS 單元。其中 DDS 單元又包括相位累加器和 ROM 查詢表。邏輯地址控制單元用來產生不同的頻率控制字，改變相位累加器的累加值。DDS 單元依據頻率控制字產生相應頻率的信號。</p><p><strong>2.1 邏輯地址控制單元</strong></p><p>在本設計中，邏輯地址控制單元由一個 6 級移位寄存器和 6 位存儲器構成。系統時鐘 clk 經過 64 分頻後得到時鐘 clk_64，將 clk_64 作為邏輯地址控制單元的驅動時鐘。當一個時鐘 clk_64 上升沿到來時，r（1：5）=r（0：4）同時。這樣移位寄存器中的狀態將改變，並存入存儲器中，得到頻率控制字 k（5：0）。</p><p><strong>2.2 DDS 單元</strong></p><p>DDS 單元為本設計的核心，由相位累加器和 ROM 查詢表兩部分組成。在頻率控制字（5：0）的控制下產生相應頻率的信號。</p><p><strong>2.2.1 相位累加器</strong></p><p>相位累加器是 DDS 的重要的組成部分。被用來實現相位的累加，並將其累加結果存儲。如果相位累加器的初值為φ0，則經過一個時鐘週期後相位累加器值為φ1，即φ1=φ0+k，其中 k 為頻率控制字。當經過 n 個時鐘週期後φn=φ0+nk。可見φn 為一等差數列。</p><p>在本文中基於 FPGA的相位累加器設計如圖 2 所示。從圖 2 中可以看出，相位累加器由一個數字全加器和一個數字存儲器構成。為了提高 DDS 輸出頻率的分辨率，一般要求 n 足夠大，這樣就要求 ROM 中存儲大量數據。但是考慮到硬件資源有限，所以在相位累加器中採用了截短處理，這樣既可保證較小的頻率分辨率，又節省了硬件資源。</p><p><strong>2.2.2 ROM 查詢表</strong></p><p>ROM 中所存儲的數據是數字波形的幅值，在一個系統時鐘週期內，相位累加器將輸出一個位寬為 L 的序列對其進行尋址，經過低通濾波器後得到所需要的波形。若相位累加器的輸出序列的位寬 L=16，ROM 中存儲的數據位寬為 M=16，可以計算出 ROM 的存儲量為 2L×M=1048576bits，雖然一塊 FPGA 開發芯片上提供了大量的 ROM，可以顯著提高輸出信號頻率精確度和信號幅值準確性，但這樣會使成本提高、功耗增大。</p><p>在保證輸出信號具有良好頻率分辨率的前提下，以產生正弦信號為例，考慮到基於 DDS 產生的正弦波具有週期性，因此本設計的 ROM 中存儲 1/4 週期正弦波。如圖 2 所示為存儲 1/4 週期正弦波形 ROM 查詢表設計。利用正弦信號的對稱性，通過改變 ROM 存儲器地址及對其輸出端控制，最終得到整週期正弦信號。</p><p><strong>3 、仿真結果及分析</strong></p><p><strong>3.1 DDS 單元仿真結果及分析</strong></p><p><strong>3.1.1 仿真參數</strong></p><p>為分析本設計中 DDS 所產生頻率的精確度，現使用 Xilinx ISE 8.11 中 DDS IP Core 進行對比，在同等仿真參數條件下，分別對本設計的 DDS 和 DDS IP Core 進行仿真測試。表 1 中分別給出基於本設計 DDS 和 DDS IP Core 的仿真參數。</p><img alt="基於 FPGA 硬件設計 DDS 的跳頻信號產生系統" onerror=errorimg.call(this); src=https://p3.pstatp.com/large/pgc-image/Rnt5Gxg9s4f6jN><p><strong>3.1.2 仿真結果及分析</strong></p><p>如圖 3 所示，clk 是系統時鐘，new_dds_sine 為在頻率控制字 k=16 時基於本設計 DDS 產生的頻率為 1.5625MHz（理論值）的正弦波，dds_ip_ core_sine 為基於 DDS IP Core 產生的頻率為 1.5625MHz（理論值）的正弦波。</p><img alt="基於 FPGA 硬件設計 DDS 的跳頻信號產生系統" onerror=errorimg.call(this); src=https://p3.pstatp.com/large/pgc-image/Rnt5Gxy7O7SNuP><img alt="基於 FPGA 硬件設計 DDS 的跳頻信號產生系統" onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/Rnt5HIx1bPdQ26><p>圖 4 給出在 k 為 1～16 時，本設計的 DDS 所產生信號的頻率和 DDS IP Core 所產生信號的頻率與理論頻率值的對比。從圖中可以看出，本設計 DDS 所產生的信號頻率與理論頻率值比較接近，且本設計 DDS 中 ROM 查詢表中存儲的點數少，從硬件的角度考慮更加節省資源，能耗更低。</p><p><strong>3.2 基於 FPGA 跳頻信號仿真結果</strong></p><p>圖 2 中給出了基於本設計 DDS 跳頻信號生成的總體設計圖。共由四部分組成：系統時鐘、分頻器、邏輯地址控制單元及 DDS 單元。跳頻信號的產生是通過隨機地改變頻率控制字來達到改變信號的輸出頻率，圖 5 給出了系統工作流程圖。</p><img alt="基於 FPGA 硬件設計 DDS 的跳頻信號產生系統" onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/Rnt5HJT3QjzJHs><p>如圖 5 所示，系統時鐘 clk 經過 64 分頻得到 clk_64。邏輯控制單元由 6 級移位寄存器構成。在每個 clk_64 上升沿到來時，邏輯控制單元將產生一個 6 位的頻率控制字（k）。當 DDS 使能信號 ce 為高電平時，DDS 將停止工作。當 ce 為低電平時，在 clk 上升沿時 DDS 被觸發，在當前狀態下 k 的控制下，得到相應地址所對應的信號幅值。當 k 沒有變化時，DDS 輸出正弦信號的頻率沒有任何變化，在一個 clk_64 上升沿到來時，k 發生變化，從而使得 DDS 輸出的正弦信號的頻率發生變化。當復位信號 reset 為高電平時，邏輯地址控制單元和 DDS 單元同時回到初始狀態，並保持不變，輸出端 dds_FH 輸出一直為零。當 reset 變為低電平時，在一個 clk 上升沿時系統開始工作。</p><img alt="基於 FPGA 硬件設計 DDS 的跳頻信號產生系統" onerror=errorimg.call(this); src=https://p9.pstatp.com/large/pgc-image/Rnt5HJm3f0A9LB><p>為方便觀察仿真結果，本設計採用 ModelSim SE 6.1d 作為仿真波形測試軟件。通過 3.1 節分析，由於本設計的 DDS 所產生的頻率性能穩定，且跳頻信號的誤差並不累加。因此本節只給出仿真結果，不做其性能分析。圖 6 為基於 DDS 的跳頻信號，圖 6 給出圖 5 中各個控制信號的仿真結果。表 2 中給出圖 6 中不同頻率控制字所對應的正弦信號的頻率與理論值的對比，可以看出本設計的 DDS 與理論值的誤差較小。由於 ROM 中存儲的點數較少，更加節省資源。</p><p><strong>4 、結束語</strong></p><p>在 FPGA 硬件平臺下設計基於 DDS 的跳頻信號產生系統，不僅實現了大量數據快速運算，提高了仿真的速度，而且可以靈活、重複地對系統的參數進行優化配置，便於提高跳頻系統的性能。本文所設計的 DDS，結構簡單、硬件資源佔用率少，且產生頻率相對準確。根據對所需跳頻信號精確度要求的不同，合理配置參數，協調硬件資源與頻率準確之間的矛盾關係，最終實現跳頻系統的最優配置。</p></div><div class="post-meta meta-tags"><ul class=clearfix><li><a>FPGA</a></li><li><a>設計</a></li><li><a>DDS</a></li></ul></div></article></div></div><div id=secondary><section class=widget><form id=search action=//www.google.com/search method=get accept-charset=utf-8 target=_blank _lpchecked=1><input type=text name=q maxlength=20 placeholder=搜索>
<input type=hidden name=sitesearch value=geekbank.cf>
<button type=submit>🔍</button></form></section><section class=widget><h3 class=widget-title>最新文章 ⚡</h3><ul class=widget-list><li><a href=../../tw/%E7%A7%91%E6%8A%80/442d2b60.html alt=基於FPGA的三線制同步串行通信控制器設計（2） class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/442d2b60.html title=基於FPGA的三線制同步串行通信控制器設計（2）>基於FPGA的三線制同步串行通信控制器設計（2）</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/9bd6b239.html alt=鋼構人福利——鋼結構設計經典問題解讀 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p1.pstatp.com/large/pgc-image/a72bd60ea48d471b8ce03ebf0ce15869 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/9bd6b239.html title=鋼構人福利——鋼結構設計經典問題解讀>鋼構人福利——鋼結構設計經典問題解讀</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/6bbe6ec4.html alt=鋼管混凝土結構設計原理及在強震區橋樑結構研究成果達國際領先 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p9.pstatp.com/large/pgc-image/153569494612546362474a9 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/6bbe6ec4.html title=鋼管混凝土結構設計原理及在強震區橋樑結構研究成果達國際領先>鋼管混凝土結構設計原理及在強震區橋樑結構研究成果達國際領先</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/6d006e47.html alt=鋼結構設計基礎知識問答 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p1.pstatp.com/large/dfic-imagehandler/63b48928-d7cd-4346-b80f-4f77015517c1 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/6d006e47.html title=鋼結構設計基礎知識問答>鋼結構設計基礎知識問答</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/0dc64d99.html alt=38個鋼結構設計問題，都很常見 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/dfic-imagehandler/f1181ce8-cf01-4194-b9c2-362f43894ddb style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/0dc64d99.html title=38個鋼結構設計問題，都很常見>38個鋼結構設計問題，都很常見</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/b6fd930e.html alt=步步解析橋樑設計計算，不可錯過的一篇乾貨 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/d88dd927b4f2474fbe4ea261c2397ba8 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/b6fd930e.html title=步步解析橋樑設計計算，不可錯過的一篇乾貨>步步解析橋樑設計計算，不可錯過的一篇乾貨</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/97b90000.html alt=結構設計、校對、審核三字經，速速收藏 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/97b90000.html title=結構設計、校對、審核三字經，速速收藏>結構設計、校對、審核三字經，速速收藏</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/fd0540fa.html alt=解析橋樑設計計算 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p1.pstatp.com/large/pgc-image/fa4d0bcf2a204a2fac9b37978b1b0713 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/fd0540fa.html title=解析橋樑設計計算>解析橋樑設計計算</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/83530974.html alt=解析橋樑設計計算，不可錯過的一篇乾貨 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p1.pstatp.com/large/pgc-image/af9ca7f120da4e23b0ca589375e05dd2 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/83530974.html title=解析橋樑設計計算，不可錯過的一篇乾貨>解析橋樑設計計算，不可錯過的一篇乾貨</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/e8b9b44c.html alt=設計師解析橋樑設計計算，錯過了就沒有機會 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/e01645937bda4ae7a7f148666ff89117 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/e8b9b44c.html title=設計師解析橋樑設計計算，錯過了就沒有機會>設計師解析橋樑設計計算，錯過了就沒有機會</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/15d8539d.html alt=經典設計延續至今的烏尼莫克403萬能卡車 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/132ba54553374c7eb2c0a9c155bba041 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/15d8539d.html title=經典設計延續至今的烏尼莫克403萬能卡車>經典設計延續至今的烏尼莫克403萬能卡車</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/69536588.html alt=線纜設計初級課程 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p1.pstatp.com/large/pgc-image/1532759411210988051a0cb style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/69536588.html title=線纜設計初級課程>線纜設計初級課程</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/219919c3.html alt=梯度效果的創意Logo設計案例分享（1） class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p1.pstatp.com/large/pgc-image/15226471428904df67cc724 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/219919c3.html title=梯度效果的創意Logo設計案例分享（1）>梯度效果的創意Logo設計案例分享（1）</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/29b61120.html alt=梯度效果的創意Logo設計案例分享（2） class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p1.pstatp.com/large/pgc-image/1522647184765cbbd0b4dcd style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/29b61120.html title=梯度效果的創意Logo設計案例分享（2）>梯度效果的創意Logo設計案例分享（2）</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/7b6871ad.html alt=過度設計還是人性化設計，羅技雙模式滾輪拆解，你們怎麼看？ class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p9.pstatp.com/large/pgc-image/51d58f282cad467fb9a443fd319a42f2 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/7b6871ad.html title=過度設計還是人性化設計，羅技雙模式滾輪拆解，你們怎麼看？>過度設計還是人性化設計，羅技雙模式滾輪拆解，你們怎麼看？</a></li><hr></ul></section><section class=widget><h3 class=widget-title>其他</h3><ul class=widget-list><li><a href=TOS.html>使用條款</a></li><li><a href=CommentPolicy.html>留言政策</a></li><li><a href=mailto:gdnews@tuta.io rel=nofollow>DMCA</a></li><li><a href=mailto:gdnews@tuta.io rel=nofollow>聯絡我們</a></li></ul></section></div></div></div></div><footer id=footer><div class=container>&copy; 2020 <a href>极客快訊</a></div></footer><script type=text/javascript>window.MathJax={tex2jax:{inlineMath:[['$','$']],processEscapes:true}};</script><script src="https://cdnjs.cloudflare.com/ajax/libs/mathjax/2.7.5/MathJax.js?config=TeX-MML-AM_CHTML" async></script><a id=rocket href=#top></a><script type=text/javascript src=https://kknews.cf/js/totop.js async></script><script type=text/javascript src="//s7.addthis.com/js/300/addthis_widget.js#pubid=ra-5e508ed9e4e698bb"></script></body></html>