Analysis & Elaboration report for ensamblado
Sat Jun 13 14:34:18 2020
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Elaboration Summary
  3. Parallel Compilation
  4. Analysis & Elaboration Settings
  5. Port Connectivity Checks: "ensambladoUSYS:USYS|camino_SYS:caminoSYS"
  6. Port Connectivity Checks: "ensambladoUSYS:USYS|BR_CSR:csr"
  7. Port Connectivity Checks: "ensambladoUP:UP|mux3_32:mLb"
  8. Port Connectivity Checks: "ensambladoUC:UC|decoder:dec|decoFMT:FMT|reg32pe:regaddr"
  9. Analysis & Elaboration Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Analysis & Elaboration Summary                                                   ;
+------------------------------------+---------------------------------------------+
; Analysis & Elaboration Status      ; Successful - Sat Jun 13 14:34:18 2020       ;
; Quartus Prime Version              ; 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Revision Name                      ; ensamblado                                  ;
; Top-level Entity Name              ; ensamblado_procesador                       ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; N/A until Partition Merge                   ;
;     Total combinational functions  ; N/A until Partition Merge                   ;
;     Dedicated logic registers      ; N/A until Partition Merge                   ;
; Total registers                    ; N/A until Partition Merge                   ;
; Total pins                         ; N/A until Partition Merge                   ;
; Total virtual pins                 ; N/A until Partition Merge                   ;
; Total memory bits                  ; N/A until Partition Merge                   ;
; Embedded Multiplier 9-bit elements ; N/A until Partition Merge                   ;
; Total PLLs                         ; N/A until Partition Merge                   ;
+------------------------------------+---------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------+
; Analysis & Elaboration Settings                                                                               ;
+------------------------------------------------------------------+-----------------------+--------------------+
; Option                                                           ; Setting               ; Default Value      ;
+------------------------------------------------------------------+-----------------------+--------------------+
; Device                                                           ; EP4CE115F29C7         ;                    ;
; Top-level entity name                                            ; ensamblado_procesador ; ensamblado         ;
; Family name                                                      ; Cyclone IV E          ; Cyclone V          ;
; Use smart compilation                                            ; Off                   ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation ; On                    ; On                 ;
; Enable compact report table                                      ; Off                   ; Off                ;
; Restructure Multiplexers                                         ; Auto                  ; Auto               ;
; Create Debugging Nodes for IP Cores                              ; Off                   ; Off                ;
; Preserve fewer node names                                        ; On                    ; On                 ;
; Intel FPGA IP Evaluation Mode                                    ; Enable                ; Enable             ;
; Verilog Version                                                  ; Verilog_2001          ; Verilog_2001       ;
; VHDL Version                                                     ; VHDL_1993             ; VHDL_1993          ;
; State Machine Processing                                         ; Auto                  ; Auto               ;
; Safe State Machine                                               ; Off                   ; Off                ;
; Extract Verilog State Machines                                   ; On                    ; On                 ;
; Extract VHDL State Machines                                      ; On                    ; On                 ;
; Ignore Verilog initial constructs                                ; Off                   ; Off                ;
; Iteration limit for constant Verilog loops                       ; 5000                  ; 5000               ;
; Iteration limit for non-constant Verilog loops                   ; 250                   ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                          ; On                    ; On                 ;
; Infer RAMs from Raw Logic                                        ; On                    ; On                 ;
; Parallel Synthesis                                               ; On                    ; On                 ;
; DSP Block Balancing                                              ; Auto                  ; Auto               ;
; NOT Gate Push-Back                                               ; On                    ; On                 ;
; Power-Up Don't Care                                              ; On                    ; On                 ;
; Remove Redundant Logic Cells                                     ; Off                   ; Off                ;
; Remove Duplicate Registers                                       ; On                    ; On                 ;
; Ignore CARRY Buffers                                             ; Off                   ; Off                ;
; Ignore CASCADE Buffers                                           ; Off                   ; Off                ;
; Ignore GLOBAL Buffers                                            ; Off                   ; Off                ;
; Ignore ROW GLOBAL Buffers                                        ; Off                   ; Off                ;
; Ignore LCELL Buffers                                             ; Off                   ; Off                ;
; Ignore SOFT Buffers                                              ; On                    ; On                 ;
; Limit AHDL Integers to 32 Bits                                   ; Off                   ; Off                ;
; Optimization Technique                                           ; Balanced              ; Balanced           ;
; Carry Chain Length                                               ; 70                    ; 70                 ;
; Auto Carry Chains                                                ; On                    ; On                 ;
; Auto Open-Drain Pins                                             ; On                    ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                            ; Off                   ; Off                ;
; Auto ROM Replacement                                             ; On                    ; On                 ;
; Auto RAM Replacement                                             ; On                    ; On                 ;
; Auto DSP Block Replacement                                       ; On                    ; On                 ;
; Auto Shift Register Replacement                                  ; Auto                  ; Auto               ;
; Allow Shift Register Merging across Hierarchies                  ; Auto                  ; Auto               ;
; Auto Clock Enable Replacement                                    ; On                    ; On                 ;
; Strict RAM Replacement                                           ; Off                   ; Off                ;
; Allow Synchronous Control Signals                                ; On                    ; On                 ;
; Force Use of Synchronous Clear Signals                           ; Off                   ; Off                ;
; Auto RAM Block Balancing                                         ; On                    ; On                 ;
; Auto RAM to Logic Cell Conversion                                ; Off                   ; Off                ;
; Auto Resource Sharing                                            ; Off                   ; Off                ;
; Allow Any RAM Size For Recognition                               ; Off                   ; Off                ;
; Allow Any ROM Size For Recognition                               ; Off                   ; Off                ;
; Allow Any Shift Register Size For Recognition                    ; Off                   ; Off                ;
; Use LogicLock Constraints during Resource Balancing              ; On                    ; On                 ;
; Ignore translate_off and synthesis_off directives                ; Off                   ; Off                ;
; Timing-Driven Synthesis                                          ; On                    ; On                 ;
; Report Parameter Settings                                        ; On                    ; On                 ;
; Report Source Assignments                                        ; On                    ; On                 ;
; Report Connectivity Checks                                       ; On                    ; On                 ;
; Ignore Maximum Fan-Out Assignments                               ; Off                   ; Off                ;
; Synchronization Register Chain Length                            ; 2                     ; 2                  ;
; Power Optimization During Synthesis                              ; Normal compilation    ; Normal compilation ;
; HDL message level                                                ; Level2                ; Level2             ;
; Suppress Register Optimization Related Messages                  ; Off                   ; Off                ;
; Number of Removed Registers Reported in Synthesis Report         ; 5000                  ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report               ; 5000                  ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report        ; 100                   ; 100                ;
; Clock MUX Protection                                             ; On                    ; On                 ;
; Auto Gated Clock Conversion                                      ; Off                   ; Off                ;
; Block Design Naming                                              ; Auto                  ; Auto               ;
; SDC constraint protection                                        ; Off                   ; Off                ;
; Synthesis Effort                                                 ; Auto                  ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal     ; On                    ; On                 ;
; Pre-Mapping Resynthesis Optimization                             ; Off                   ; Off                ;
; Analysis & Synthesis Message Level                               ; Medium                ; Medium             ;
; Disable Register Merging Across Hierarchies                      ; Auto                  ; Auto               ;
; Resource Aware Inference For Block RAM                           ; On                    ; On                 ;
+------------------------------------------------------------------+-----------------------+--------------------+


+----------------------------------------------------------------------+
; Port Connectivity Checks: "ensambladoUSYS:USYS|camino_SYS:caminoSYS" ;
+------------+-------+----------+--------------------------------------+
; Port       ; Type  ; Severity ; Details                              ;
+------------+-------+----------+--------------------------------------+
; imm[31..5] ; Input ; Info     ; Stuck at GND                         ;
+------------+-------+----------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ensambladoUSYS:USYS|BR_CSR:csr"                                                           ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; Port       ; Type   ; Severity ; Details                                                                             ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; id[31..12] ; Input  ; Info     ; Stuck at GND                                                                        ;
; mcause_s   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------+
; Port Connectivity Checks: "ensambladoUP:UP|mux3_32:mLb" ;
+-----------+-------+----------+--------------------------+
; Port      ; Type  ; Severity ; Details                  ;
+-----------+-------+----------+--------------------------+
; d0[31..3] ; Input ; Info     ; Stuck at GND             ;
; d0[1..0]  ; Input ; Info     ; Stuck at GND             ;
; d0[2]     ; Input ; Info     ; Stuck at VCC             ;
+-----------+-------+----------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ensambladoUC:UC|decoder:dec|decoFMT:FMT|reg32pe:regaddr"                                ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; s[31..2] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------+
; Analysis & Elaboration Messages ;
+---------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Elaboration
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Sat Jun 13 14:34:06 2020
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off ensamblado -c ensamblado --analysis_and_elaboration
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/ensamblado_procesador.vhd
    Info (12022): Found design unit 1: ensamblado_procesador-compor File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/ensamblado_procesador.vhd Line: 29
    Info (12023): Found entity 1: ensamblado_procesador File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/ensamblado_procesador.vhd Line: 15
Info (12021): Found 1 design units, including 0 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/componentes_procesador.vhd
    Info (12022): Found design unit 1: componentes_procesador File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/componentes_procesador.vhd Line: 11
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/recolectorEventos/recolectorEventos.vhd
    Info (12022): Found design unit 1: recolectorEventos-compor File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/recolectorEventos/recolectorEventos.vhd Line: 23
    Info (12023): Found entity 1: recolectorEventos File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/recolectorEventos/recolectorEventos.vhd Line: 13
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/control_SYS/COMPONENTES/automata_estado_SYS/automata_estado_SYS.vhd
    Info (12022): Found design unit 1: automata_estado_SYS-compor File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/control_SYS/COMPONENTES/automata_estado_SYS/automata_estado_SYS.vhd Line: 22
    Info (12023): Found entity 1: automata_estado_SYS File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/control_SYS/COMPONENTES/automata_estado_SYS/automata_estado_SYS.vhd Line: 13
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/control_SYS/COMPONENTES/decoSYS/COMPONENTES/decoExcep_SYS.vhd
    Info (12022): Found design unit 1: decoExcep_SYS-compor File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/control_SYS/COMPONENTES/decoSYS/COMPONENTES/decoExcep_SYS.vhd Line: 22
    Info (12023): Found entity 1: decoExcep_SYS File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/control_SYS/COMPONENTES/decoSYS/COMPONENTES/decoExcep_SYS.vhd Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/control_SYS/COMPONENTES/decoSYS/COMPONENTES/decoCamino_SYS.vhd
    Info (12022): Found design unit 1: decoCamino_SYS-compor File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/control_SYS/COMPONENTES/decoSYS/COMPONENTES/decoCamino_SYS.vhd Line: 24
    Info (12023): Found entity 1: decoCamino_SYS File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/control_SYS/COMPONENTES/decoSYS/COMPONENTES/decoCamino_SYS.vhd Line: 13
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/control_SYS/COMPONENTES/decoSYS/decoSYS.vhd
    Info (12022): Found design unit 1: decoSYS-compor File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/control_SYS/COMPONENTES/decoSYS/decoSYS.vhd Line: 27
    Info (12023): Found entity 1: decoSYS File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/control_SYS/COMPONENTES/decoSYS/decoSYS.vhd Line: 13
Info (12021): Found 1 design units, including 0 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/control_SYS/COMPONENTES/decoSYS/componentes_decoSYS.vhd
    Info (12022): Found design unit 1: componentes_decoSYS File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/control_SYS/COMPONENTES/decoSYS/componentes_decoSYS.vhd Line: 11
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/control_SYS/control_SYS.vhd
    Info (12022): Found design unit 1: control_SYS-compor File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/control_SYS/control_SYS.vhd Line: 32
    Info (12023): Found entity 1: control_SYS File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/control_SYS/control_SYS.vhd Line: 19
Info (12021): Found 1 design units, including 0 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/control_SYS/componentes_control_SYS.vhd
    Info (12022): Found design unit 1: componentes_control_SYS File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/control_SYS/componentes_control_SYS.vhd Line: 11
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/camino_SYS/COMPONENTES/ALU_CSR.vhd
    Info (12022): Found design unit 1: ALU_CSR-compor File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/camino_SYS/COMPONENTES/ALU_CSR.vhd Line: 22
    Info (12023): Found entity 1: ALU_CSR File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/camino_SYS/COMPONENTES/ALU_CSR.vhd Line: 14
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/camino_SYS/camino_SYS.vhd
    Info (12022): Found design unit 1: camino_SYS-compor File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/camino_SYS/camino_SYS.vhd Line: 24
    Info (12023): Found entity 1: camino_SYS File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/camino_SYS/camino_SYS.vhd Line: 15
Info (12021): Found 1 design units, including 0 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/camino_SYS/componentes_camino_SYS.vhd
    Info (12022): Found design unit 1: componentes_camino_SYS File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/camino_SYS/componentes_camino_SYS.vhd Line: 11
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/BR_CSR/BR_CSR.vhd
    Info (12022): Found design unit 1: BR_CSR-compor File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/BR_CSR/BR_CSR.vhd Line: 43
    Info (12023): Found entity 1: BR_CSR File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/BR_CSR/BR_CSR.vhd Line: 16
Info (12021): Found 2 design units, including 0 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/BR_CSR/BR_CSR_procedimientos.vhd
    Info (12022): Found design unit 1: BR_CSR_procedimientos_pkg File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/BR_CSR/BR_CSR_procedimientos.vhd Line: 11
    Info (12022): Found design unit 2: BR_CSR_procedimientos_pkg-body File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/BR_CSR/BR_CSR_procedimientos.vhd Line: 22
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/ensambladoSYS.vhd
    Info (12022): Found design unit 1: ensambladoUSYS-compor File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/ensambladoSYS.vhd Line: 41
    Info (12023): Found entity 1: ensambladoUSYS File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/ensambladoSYS.vhd Line: 14
Info (12021): Found 1 design units, including 0 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/componentesSYS.vhd
    Info (12022): Found design unit 1: componentesUSYS File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/componentesSYS.vhd Line: 11
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/automata_estado/automata_estado.vhd
    Info (12022): Found design unit 1: automata_estado-compor File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/automata_estado/automata_estado.vhd Line: 29
    Info (12023): Found entity 1: automata_estado File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/automata_estado/automata_estado.vhd Line: 15
Info (12021): Found 2 design units, including 0 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/automata_estado/automata_estado_procedimientos_pkg.vhd
    Info (12022): Found design unit 1: automata_estado_procedimientos_pkg File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/automata_estado/automata_estado_procedimientos_pkg.vhd Line: 11
    Info (12022): Found design unit 2: automata_estado_procedimientos_pkg-body File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/automata_estado/automata_estado_procedimientos_pkg.vhd Line: 17
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/COMPONENTES/decoSec.vhd
    Info (12022): Found design unit 1: decoSec-comportamiento File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/COMPONENTES/decoSec.vhd Line: 24
    Info (12023): Found entity 1: decoSec File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/COMPONENTES/decoSec.vhd Line: 14
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/COMPONENTES/decoopALU.vhd
    Info (12022): Found design unit 1: decoopALU-compor File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/COMPONENTES/decoopALU.vhd Line: 19
    Info (12023): Found entity 1: decoopALU File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/COMPONENTES/decoopALU.vhd Line: 13
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/COMPONENTES/decoMem.vhd
    Info (12022): Found design unit 1: decoMem-comportamiento File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/COMPONENTES/decoMem.vhd Line: 24
    Info (12023): Found entity 1: decoMem File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/COMPONENTES/decoMem.vhd Line: 15
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/COMPONENTES/decoFMT.vhd
    Info (12022): Found design unit 1: decoFMT-compor File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/COMPONENTES/decoFMT.vhd Line: 26
    Info (12023): Found entity 1: decoFMT File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/COMPONENTES/decoFMT.vhd Line: 14
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/COMPONENTES/decoExcep.vhd
    Info (12022): Found design unit 1: decoExcep-comportamiento File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/COMPONENTES/decoExcep.vhd Line: 25
    Info (12023): Found entity 1: decoExcep File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/COMPONENTES/decoExcep.vhd Line: 13
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/COMPONENTES/decocamino.vhd
    Info (12022): Found design unit 1: decocamino-comportamiento File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/COMPONENTES/decocamino.vhd Line: 23
    Info (12023): Found entity 1: decocamino File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/COMPONENTES/decocamino.vhd Line: 13
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/decoder.vhd
    Info (12022): Found design unit 1: decoder-compor File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/decoder.vhd Line: 58
    Info (12023): Found entity 1: decoder File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/decoder.vhd Line: 14
Info (12021): Found 1 design units, including 0 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/componentes_decoder.vhd
    Info (12022): Found design unit 1: componentes_decoder File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/componentes_decoder.vhd Line: 11
Info (12021): Found 2 design units, including 0 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/decoder_procedimientos_pkg.vhd
    Info (12022): Found design unit 1: decoder_procedimientos_pkg File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/decoder_procedimientos_pkg.vhd Line: 11
    Info (12022): Found design unit 2: decoder_procedimientos_pkg-body File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/decoder_procedimientos_pkg.vhd Line: 34
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/ensambladoUC.vhd
    Info (12022): Found design unit 1: ensambladoUC-compor File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/ensambladoUC.vhd Line: 58
    Info (12023): Found entity 1: ensambladoUC File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/ensambladoUC.vhd Line: 14
Info (12021): Found 1 design units, including 0 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/componentesUC.vhd
    Info (12022): Found design unit 1: componentesUC File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/componentesUC.vhd Line: 11
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/COMPONENTES/fuerza_bit_0.vhd
    Info (12022): Found design unit 1: fuerza_bit_0-compor File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/COMPONENTES/fuerza_bit_0.vhd Line: 20
    Info (12023): Found entity 1: fuerza_bit_0 File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/COMPONENTES/fuerza_bit_0.vhd Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/COMPONENTES/FMTL.vhd
    Info (12022): Found design unit 1: FMTL-comportamiento File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/COMPONENTES/FMTL.vhd Line: 21
    Info (12023): Found entity 1: FMTL File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/COMPONENTES/FMTL.vhd Line: 13
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/COMPONENTES/FMTI.vhd
    Info (12022): Found design unit 1: FMTI-compor File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/COMPONENTES/FMTI.vhd Line: 18
    Info (12023): Found entity 1: FMTI File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/COMPONENTES/FMTI.vhd Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/COMPONENTES/FMTE.vhd
    Info (12022): Found design unit 1: FMTE-comportamiento File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/COMPONENTES/FMTE.vhd Line: 20
    Info (12023): Found entity 1: FMTE File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/COMPONENTES/FMTE.vhd Line: 13
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/COMPONENTES/BR.vhd
    Info (12022): Found design unit 1: BR-compor File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/COMPONENTES/BR.vhd Line: 26
    Info (12023): Found entity 1: BR File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/COMPONENTES/BR.vhd Line: 14
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/COMPONENTES/ALU.vhd
    Info (12022): Found design unit 1: ALU-compor File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/COMPONENTES/ALU.vhd Line: 22
    Info (12023): Found entity 1: ALU File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/COMPONENTES/ALU.vhd Line: 13
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/ensambladoUP.vhd
    Info (12022): Found design unit 1: ensambladoUP-compor File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/ensambladoUP.vhd Line: 54
    Info (12023): Found entity 1: ensambladoUP File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/ensambladoUP.vhd Line: 14
Info (12021): Found 1 design units, including 0 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/componentesUP.vhd
    Info (12022): Found design unit 1: componentesUP File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/componentesUP.vhd Line: 11
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/componentes_elementales/reg32pe.vhd
    Info (12022): Found design unit 1: reg32pe-comportamiento File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/componentes_elementales/reg32pe.vhd Line: 20
    Info (12023): Found entity 1: reg32pe File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/componentes_elementales/reg32pe.vhd Line: 13
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/componentes_elementales/reg32.vhd
    Info (12022): Found design unit 1: reg32-comportamiento File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/componentes_elementales/reg32.vhd Line: 19
    Info (12023): Found entity 1: reg32 File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/componentes_elementales/reg32.vhd Line: 13
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/componentes_elementales/mux4_32.vhd
    Info (12022): Found design unit 1: mux4_32-comportamiento File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/componentes_elementales/mux4_32.vhd Line: 18
    Info (12023): Found entity 1: mux4_32 File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/componentes_elementales/mux4_32.vhd Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/componentes_elementales/mux3_32.vhd
    Info (12022): Found design unit 1: mux3_32-comportamiento File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/componentes_elementales/mux3_32.vhd Line: 19
    Info (12023): Found entity 1: mux3_32 File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/componentes_elementales/mux3_32.vhd Line: 13
Info (12021): Found 2 design units, including 1 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/componentes_elementales/mux2_32.vhd
    Info (12022): Found design unit 1: mux2_32-comportamiento File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/componentes_elementales/mux2_32.vhd Line: 19
    Info (12023): Found entity 1: mux2_32 File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/componentes_elementales/mux2_32.vhd Line: 13
Info (12021): Found 1 design units, including 0 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/parametros/tipos.vhd
    Info (12022): Found design unit 1: tipos File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/parametros/tipos.vhd Line: 9
Info (12021): Found 1 design units, including 0 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/parametros/retardos.vhd
    Info (12022): Found design unit 1: retardos File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/parametros/retardos.vhd Line: 9
Info (12021): Found 1 design units, including 0 entities, in source file /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/parametros/constantes.vhd
    Info (12022): Found design unit 1: constantes File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/parametros/constantes.vhd Line: 8
Info (12127): Elaborating entity "ensamblado_procesador" for the top level hierarchy
Info (12128): Elaborating entity "ensambladoUC" for hierarchy "ensambladoUC:UC" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/ensamblado_procesador.vhd Line: 60
Info (12128): Elaborating entity "automata_estado" for hierarchy "ensambladoUC:UC|automata_estado:ae" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/ensambladoUC.vhd Line: 70
Info (12128): Elaborating entity "decoder" for hierarchy "ensambladoUC:UC|decoder:dec" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/ensambladoUC.vhd Line: 74
Info (12128): Elaborating entity "decocamino" for hierarchy "ensambladoUC:UC|decoder:dec|decocamino:camino" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/decoder.vhd Line: 90
Info (12128): Elaborating entity "decoopALU" for hierarchy "ensambladoUC:UC|decoder:dec|decoopALU:ALU" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/decoder.vhd Line: 95
Info (12128): Elaborating entity "decoMem" for hierarchy "ensambladoUC:UC|decoder:dec|decoMem:MEMORIA" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/decoder.vhd Line: 97
Info (12128): Elaborating entity "decoSec" for hierarchy "ensambladoUC:UC|decoder:dec|decoSec:SECUEN" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/decoder.vhd Line: 100
Info (12128): Elaborating entity "decoFMT" for hierarchy "ensambladoUC:UC|decoder:dec|decoFMT:FMT" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/decoder.vhd Line: 104
Info (12128): Elaborating entity "reg32pe" for hierarchy "ensambladoUC:UC|decoder:dec|decoFMT:FMT|reg32pe:regaddr" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/COMPONENTES/decoFMT.vhd Line: 42
Info (12128): Elaborating entity "decoExcep" for hierarchy "ensambladoUC:UC|decoder:dec|decoExcep:EXCEPT" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UC/COMPONENTES/DECODER/decoder.vhd Line: 107
Info (12128): Elaborating entity "ensambladoUP" for hierarchy "ensambladoUP:UP" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/ensamblado_procesador.vhd Line: 72
Info (12128): Elaborating entity "mux2_32" for hierarchy "ensambladoUP:UP|mux2_32:mCP" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/ensambladoUP.vhd Line: 126
Info (12128): Elaborating entity "FMTE" for hierarchy "ensambladoUP:UP|FMTE:fmtentrada" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/ensambladoUP.vhd Line: 136
Info (12128): Elaborating entity "reg32" for hierarchy "ensambladoUP:UP|reg32:RLDM" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/ensambladoUP.vhd Line: 140
Info (12128): Elaborating entity "FMTL" for hierarchy "ensambladoUP:UP|FMTL:fmtload" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/ensambladoUP.vhd Line: 142
Info (12128): Elaborating entity "BR" for hierarchy "ensambladoUP:UP|BR:bancoR" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/ensambladoUP.vhd Line: 148
Info (12128): Elaborating entity "FMTI" for hierarchy "ensambladoUP:UP|FMTI:fmtimm" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/ensambladoUP.vhd Line: 151
Info (12128): Elaborating entity "mux3_32" for hierarchy "ensambladoUP:UP|mux3_32:mLa" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/ensambladoUP.vhd Line: 159
Info (12128): Elaborating entity "ALU" for hierarchy "ensambladoUP:UP|ALU:al" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/ensambladoUP.vhd Line: 163
Info (12128): Elaborating entity "fuerza_bit_0" for hierarchy "ensambladoUP:UP|fuerza_bit_0:fb0" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/UP/ensambladoUP.vhd Line: 171
Info (12128): Elaborating entity "ensambladoUSYS" for hierarchy "ensambladoUSYS:USYS" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/ensamblado_procesador.vhd Line: 82
Info (12128): Elaborating entity "BR_CSR" for hierarchy "ensambladoUSYS:USYS|BR_CSR:csr" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/ensambladoSYS.vhd Line: 58
Info (12128): Elaborating entity "control_SYS" for hierarchy "ensambladoUSYS:USYS|control_SYS:contSYS" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/ensambladoSYS.vhd Line: 66
Info (12128): Elaborating entity "decoSYS" for hierarchy "ensambladoUSYS:USYS|control_SYS:contSYS|decoSYS:decSYS" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/control_SYS/control_SYS.vhd Line: 37
Info (12128): Elaborating entity "decoCamino_SYS" for hierarchy "ensambladoUSYS:USYS|control_SYS:contSYS|decoSYS:decSYS|decoCamino_SYS:decoCam_sys" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/control_SYS/COMPONENTES/decoSYS/decoSYS.vhd Line: 31
Info (12128): Elaborating entity "decoExcep_SYS" for hierarchy "ensambladoUSYS:USYS|control_SYS:contSYS|decoSYS:decSYS|decoExcep_SYS:decoExc_sys" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/control_SYS/COMPONENTES/decoSYS/decoSYS.vhd Line: 37
Info (12128): Elaborating entity "automata_estado_SYS" for hierarchy "ensambladoUSYS:USYS|control_SYS:contSYS|automata_estado_SYS:aeSYS" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/control_SYS/control_SYS.vhd Line: 43
Info (12128): Elaborating entity "camino_SYS" for hierarchy "ensambladoUSYS:USYS|camino_SYS:caminoSYS" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/ensambladoSYS.vhd Line: 72
Info (12128): Elaborating entity "ALU_CSR" for hierarchy "ensambladoUSYS:USYS|camino_SYS:caminoSYS|ALU_CSR:alucsr" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/COMPONENTES/camino_SYS/camino_SYS.vhd Line: 28
Info (12128): Elaborating entity "recolectorEventos" for hierarchy "ensambladoUSYS:USYS|recolectorEventos:recoEv" File: /home/gerard/Desktop/clase/TFG/proyecto/ip/procesador/COMPONENTES/USYS/ensambladoSYS.vhd Line: 75
Info: Quartus Prime Analysis & Elaboration was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 1273 megabytes
    Info: Processing ended: Sat Jun 13 14:34:18 2020
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:23


