# 设计原则

> 本次模拟器设计采用cycle-accurate的模式
>
> 假设处理器在运行中几乎没有数据冒险的情况存在，仅仅考虑结构冒险，此外控制冒险也是没有的，因为就是分支结构

## 整体架构

整体采取流水线的方式编写，为流水线上每一级都编写一个对应的模块，每个模块都能接受一定的输入并进行输出，此外每个模块都能根据需要stall掉整个流水线。每个模块针对每条指令都能给出一个延时情况，采用周期表示，没有小数的问题，此外还能给出执行完整条指令的能耗，如此我们将编译完的指令按照顺序进行流水线即可得到整体的延时和能耗信息。

针对出现的跨核数据通信，使用一个专门的NoC模块处理多核之间的情况