

# Verilog UART

这是一个基于 Verilog 实现的 UART 串口通信模块，包含 UART 发送 (`uart_tx`) 和接收 (`uart_rx`) 模块。该设计适用于 FPGA 和数字电路的串口通信需求，支持标准的 8 数据位、无校验、1 停止位（8N1）格式。


## 模块参数说明

- `CLOCK_FREQ`：系统时钟频率（Hz），默认 50 MHz  
- `BAUD_RATE`：UART 波特率，默认 9600  
- `EN_PARITY`：校验位 00为不开启 11为奇校验 01为偶校验 


## 接口说明 

### uart_rx 接口说明

| 端口名        | 方向   | 位宽 | 说明                                      |
|---------------|--------|------|-------------------------------------------|
| `clk`         | 输入   | 1    | 系统时钟，默认 50 MHz                      |
| `rst_n`       | 输入   | 1    | 异步复位，低有效                          |
| `i_uart_rx`   | 输入   | 1    | UART 串行接收数据线                      |
| `o_uart_data` | 输出   | 8    | 接收到的 8 位数据                         |
| `o_data_valid`| 输出   | 1    | 数据有效标志，高电平表示 `o_uart_data` 有效 |

- **功能说明**：  
  该模块从 `i_uart_rx` 接收串口数据，支持标准 1 起始位（低电平）+ 8 数据位（最低位先）+ 1 停止位（高电平）格式。  
  当接收完一字节数据且停止位正确时，`o_data_valid` 拉高一个时钟周期，同时输出数据到 `o_uart_data`。

---

### uart_tx 接口说明

| 端口名        | 方向   | 位宽 | 说明                                                      |
|---------------|--------|------|-----------------------------------------------------------|
| `clk`         | 输入   | 1    | 系统时钟，默认 50 MHz                                     |
| `rst_n`       | 输入   | 1    | 异步复位，低有效                                         |
| `i_uart_data` | 输入   | 8    | 需要发送的 8 位数据字节                                   |
| `i_uart_en`   | 输入   | 1    | 发送使能信号，上升沿触发发送（脉冲信号）                 |
| `o_uart_tx`   | 输出   | 1    | UART 串行发送数据线，空闲为高电平                         |
| `o_uart_busy` | 输出   | 1    | 发送忙标志，高电平表示模块正在发送数据，不可再次触发发送 |

- **功能说明**：  
  该模块将 `i_uart_data` 按 UART 协议（1 起始位 + 8 数据位 + 1 停止位）通过 `o_uart_tx` 串行发送。  
  发送由 `i_uart_en` 的上升沿触发，`o_uart_busy` 高电平表示发送中，避免重复发送。




