TimeQuest Timing Analyzer report for clkgen
Thu Apr 04 15:00:51 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'genpll|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Hold: 'genpll|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'genpll|altpll_component|auto_generated|pll1|clk[0]'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'genpll|altpll_component|auto_generated|pll1|clk[0]'
 26. Slow 1200mV 0C Model Hold: 'genpll|altpll_component|auto_generated|pll1|clk[0]'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'genpll|altpll_component|auto_generated|pll1|clk[0]'
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Slow 1200mV 0C Model Metastability Report
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'genpll|altpll_component|auto_generated|pll1|clk[0]'
 38. Fast 1200mV 0C Model Hold: 'genpll|altpll_component|auto_generated|pll1|clk[0]'
 39. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'genpll|altpll_component|auto_generated|pll1|clk[0]'
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Fast 1200mV 0C Model Metastability Report
 44. Multicorner Timing Analysis Summary
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Board Trace Model Assignments
 48. Input Transition Times
 49. Signal Integrity Metrics (Slow 1200mv 0c Model)
 50. Signal Integrity Metrics (Slow 1200mv 85c Model)
 51. Signal Integrity Metrics (Fast 1200mv 0c Model)
 52. Setup Transfers
 53. Hold Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths
 57. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; clkgen                                             ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C8                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------+-----------+----------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; Clock Name                                         ; Type      ; Period   ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                               ; Targets                                                ;
+----------------------------------------------------+-----------+----------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; clk                                                ; Base      ; 20.000   ; 50.0 MHz  ; 0.000 ; 10.000  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                      ; { clk }                                                ;
; genpll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 1000.000 ; 1.0 MHz   ; 0.000 ; 500.000 ; 50.00      ; 50        ; 1           ;       ;        ;           ;            ; false    ; clk    ; genpll|altpll_component|auto_generated|pll1|inclk[0] ; { genpll|altpll_component|auto_generated|pll1|clk[0] } ;
+----------------------------------------------------+-----------+----------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                       ;
+------------+-----------------+----------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note ;
+------------+-----------------+----------------------------------------------------+------+
; 339.33 MHz ; 339.33 MHz      ; genpll|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                          ;
+----------------------------------------------------+---------+---------------+
; Clock                                              ; Slack   ; End Point TNS ;
+----------------------------------------------------+---------+---------------+
; genpll|altpll_component|auto_generated|pll1|clk[0] ; 997.053 ; 0.000         ;
+----------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                         ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.744 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                            ;
+----------------------------------------------------+---------+---------------+
; Clock                                              ; Slack   ; End Point TNS ;
+----------------------------------------------------+---------+---------------+
; clk                                                ; 9.934   ; 0.000         ;
; genpll|altpll_component|auto_generated|pll1|clk[0] ; 499.721 ; 0.000         ;
+----------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'genpll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                  ;
+---------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node ; To Node   ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 997.053 ; cnt[9]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.080     ; 2.868      ;
; 997.077 ; cnt[6]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.080     ; 2.844      ;
; 997.218 ; cnt[0]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.702      ;
; 997.237 ; cnt[1]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.683      ;
; 997.267 ; cnt[1]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.653      ;
; 997.282 ; cnt[5]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.080     ; 2.639      ;
; 997.283 ; cnt[8]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.080     ; 2.638      ;
; 997.315 ; cnt[3]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.080     ; 2.606      ;
; 997.349 ; cnt[0]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.571      ;
; 997.356 ; cnt[2]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.564      ;
; 997.364 ; cnt[0]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.556      ;
; 997.371 ; cnt[3]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.549      ;
; 997.383 ; cnt[1]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.537      ;
; 997.401 ; cnt[3]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.519      ;
; 997.413 ; cnt[1]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.507      ;
; 997.474 ; cnt[11]   ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.080     ; 2.447      ;
; 997.481 ; cnt[7]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.080     ; 2.440      ;
; 997.482 ; cnt[4]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.438      ;
; 997.482 ; cnt[2]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.438      ;
; 997.482 ; cnt[1]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.080     ; 2.439      ;
; 997.495 ; cnt[0]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.425      ;
; 997.502 ; cnt[2]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.418      ;
; 997.510 ; cnt[0]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.410      ;
; 997.517 ; cnt[5]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.403      ;
; 997.517 ; cnt[3]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.403      ;
; 997.529 ; cnt[1]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.391      ;
; 997.547 ; cnt[5]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.373      ;
; 997.547 ; cnt[3]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.373      ;
; 997.559 ; cnt[1]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.361      ;
; 997.612 ; cnt[4]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.308      ;
; 997.628 ; cnt[4]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.292      ;
; 997.628 ; cnt[2]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.292      ;
; 997.631 ; cnt[6]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.289      ;
; 997.641 ; cnt[0]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.279      ;
; 997.648 ; cnt[2]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.272      ;
; 997.656 ; cnt[0]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.264      ;
; 997.659 ; cnt[7]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.261      ;
; 997.663 ; cnt[5]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.257      ;
; 997.663 ; cnt[3]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.257      ;
; 997.669 ; cnt[2]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.080     ; 2.252      ;
; 997.670 ; cnt[4]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.080     ; 2.251      ;
; 997.675 ; cnt[1]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.245      ;
; 997.689 ; cnt[7]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.231      ;
; 997.693 ; cnt[5]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.227      ;
; 997.693 ; cnt[3]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.227      ;
; 997.705 ; cnt[1]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.215      ;
; 997.709 ; cnt[10]   ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.080     ; 2.212      ;
; 997.750 ; cnt[6]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.170      ;
; 997.758 ; cnt[4]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.162      ;
; 997.773 ; cnt[8]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.147      ;
; 997.774 ; cnt[4]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.146      ;
; 997.774 ; cnt[2]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.146      ;
; 997.777 ; cnt[6]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.143      ;
; 997.787 ; cnt[0]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.133      ;
; 997.794 ; cnt[2]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.126      ;
; 997.802 ; cnt[0]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.118      ;
; 997.805 ; cnt[9]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.115      ;
; 997.805 ; cnt[7]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.115      ;
; 997.809 ; cnt[5]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.111      ;
; 997.809 ; cnt[3]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.111      ;
; 997.811 ; cnt[12]   ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.080     ; 2.110      ;
; 997.821 ; cnt[1]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.099      ;
; 997.835 ; cnt[9]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.085      ;
; 997.835 ; cnt[7]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.085      ;
; 997.836 ; cnt[11]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.084      ;
; 997.836 ; cnt[11]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.084      ;
; 997.836 ; cnt[11]   ; cnt[0]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.084      ;
; 997.836 ; cnt[11]   ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.084      ;
; 997.836 ; cnt[11]   ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.084      ;
; 997.836 ; cnt[11]   ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.084      ;
; 997.836 ; cnt[11]   ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.084      ;
; 997.836 ; cnt[11]   ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.084      ;
; 997.836 ; cnt[11]   ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.084      ;
; 997.836 ; cnt[11]   ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.084      ;
; 997.836 ; cnt[11]   ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.084      ;
; 997.836 ; cnt[11]   ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.084      ;
; 997.836 ; cnt[11]   ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.084      ;
; 997.836 ; cnt[11]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.084      ;
; 997.839 ; cnt[5]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.081      ;
; 997.839 ; cnt[3]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.081      ;
; 997.851 ; cnt[1]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.069      ;
; 997.896 ; cnt[6]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.024      ;
; 997.903 ; cnt[8]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.017      ;
; 997.904 ; cnt[4]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.016      ;
; 997.919 ; cnt[8]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.001      ;
; 997.920 ; cnt[10]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.000      ;
; 997.920 ; cnt[4]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.000      ;
; 997.920 ; cnt[2]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.000      ;
; 997.923 ; cnt[6]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 1.997      ;
; 997.933 ; cnt[0]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 1.987      ;
; 997.940 ; cnt[2]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 1.980      ;
; 997.948 ; cnt[0]    ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 1.972      ;
; 997.951 ; cnt[9]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 1.969      ;
; 997.951 ; cnt[7]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 1.969      ;
; 997.955 ; cnt[5]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 1.965      ;
; 997.955 ; cnt[3]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 1.965      ;
; 997.967 ; cnt[1]    ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 1.953      ;
; 997.981 ; cnt[9]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 1.939      ;
; 997.981 ; cnt[7]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 1.939      ;
; 997.985 ; cnt[5]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 1.935      ;
+---------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'genpll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                 ;
+-------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.744 ; cnt[1]    ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.037      ;
; 0.746 ; cnt[2]    ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.039      ;
; 0.754 ; cnt[11]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.047      ;
; 0.758 ; cnt[12]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.051      ;
; 0.761 ; cnt[0]    ; cnt[0]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; cnt[3]    ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; cnt[5]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.764 ; cnt[6]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; cnt[7]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; cnt[9]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; cnt[4]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; cnt[8]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; cnt[10]   ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.059      ;
; 0.772 ; cnt[13]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.065      ;
; 1.098 ; cnt[1]    ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.391      ;
; 1.099 ; cnt[0]    ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.392      ;
; 1.107 ; cnt[2]    ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.400      ;
; 1.108 ; cnt[0]    ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; cnt[11]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.402      ;
; 1.116 ; cnt[3]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; cnt[2]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; cnt[5]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; cnt[7]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; cnt[9]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.411      ;
; 1.119 ; cnt[12]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.412      ;
; 1.125 ; cnt[6]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; cnt[4]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; cnt[10]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; cnt[8]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.420      ;
; 1.134 ; cnt[6]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; cnt[4]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.428      ;
; 1.136 ; cnt[10]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; cnt[8]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.429      ;
; 1.229 ; cnt[1]    ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.522      ;
; 1.232 ; cnt[13]   ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.526      ;
; 1.238 ; cnt[1]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.531      ;
; 1.239 ; cnt[0]    ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.532      ;
; 1.240 ; cnt[11]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.533      ;
; 1.247 ; cnt[3]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; cnt[2]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.540      ;
; 1.248 ; cnt[5]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; cnt[0]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; cnt[9]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; cnt[7]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.542      ;
; 1.256 ; cnt[3]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.549      ;
; 1.256 ; cnt[2]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; cnt[5]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; cnt[9]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.551      ;
; 1.258 ; cnt[7]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.551      ;
; 1.265 ; cnt[6]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.558      ;
; 1.266 ; cnt[4]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.559      ;
; 1.267 ; cnt[10]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.560      ;
; 1.267 ; cnt[8]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.560      ;
; 1.274 ; cnt[6]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.567      ;
; 1.275 ; cnt[4]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.568      ;
; 1.276 ; cnt[8]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.569      ;
; 1.327 ; cnt[12]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.620      ;
; 1.327 ; cnt[12]   ; cnt[0]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.620      ;
; 1.327 ; cnt[12]   ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.620      ;
; 1.327 ; cnt[12]   ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.620      ;
; 1.327 ; cnt[12]   ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.620      ;
; 1.327 ; cnt[12]   ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.620      ;
; 1.327 ; cnt[12]   ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.620      ;
; 1.327 ; cnt[12]   ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.620      ;
; 1.327 ; cnt[12]   ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.620      ;
; 1.327 ; cnt[12]   ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.620      ;
; 1.327 ; cnt[12]   ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.620      ;
; 1.327 ; cnt[12]   ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.620      ;
; 1.369 ; cnt[1]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.662      ;
; 1.378 ; cnt[1]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.671      ;
; 1.379 ; cnt[0]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.672      ;
; 1.387 ; cnt[3]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.680      ;
; 1.387 ; cnt[2]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.680      ;
; 1.388 ; cnt[5]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.681      ;
; 1.388 ; cnt[0]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.681      ;
; 1.389 ; cnt[9]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.682      ;
; 1.389 ; cnt[7]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.682      ;
; 1.396 ; cnt[3]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.689      ;
; 1.396 ; cnt[2]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.689      ;
; 1.397 ; cnt[5]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.690      ;
; 1.398 ; cnt[7]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.691      ;
; 1.405 ; cnt[6]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.698      ;
; 1.406 ; cnt[4]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.699      ;
; 1.407 ; cnt[8]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.700      ;
; 1.414 ; cnt[6]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.707      ;
; 1.415 ; cnt[4]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.708      ;
; 1.483 ; cnt[13]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.776      ;
; 1.483 ; cnt[13]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.776      ;
; 1.483 ; cnt[13]   ; cnt[0]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.776      ;
; 1.483 ; cnt[13]   ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.776      ;
; 1.483 ; cnt[13]   ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.776      ;
; 1.483 ; cnt[13]   ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.776      ;
; 1.483 ; cnt[13]   ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.776      ;
; 1.483 ; cnt[13]   ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.776      ;
; 1.483 ; cnt[13]   ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.776      ;
; 1.483 ; cnt[13]   ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.776      ;
; 1.483 ; cnt[13]   ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.776      ;
; 1.483 ; cnt[13]   ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.776      ;
; 1.483 ; cnt[13]   ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.776      ;
; 1.509 ; cnt[1]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.802      ;
+-------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.954  ; 9.954        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                  ;
; 9.977  ; 9.977        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                  ;
; 10.022 ; 10.022       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.046 ; 10.046       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                  ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'genpll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                         ;
+---------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+---------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 499.721 ; 499.941      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]                                                                   ;
; 499.721 ; 499.941      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]                                                                  ;
; 499.721 ; 499.941      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]                                                                  ;
; 499.721 ; 499.941      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]                                                                  ;
; 499.721 ; 499.941      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]                                                                  ;
; 499.721 ; 499.941      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]                                                                   ;
; 499.721 ; 499.941      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]                                                                   ;
; 499.721 ; 499.941      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]                                                                   ;
; 499.721 ; 499.941      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]                                                                   ;
; 499.721 ; 499.941      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]                                                                   ;
; 499.721 ; 499.941      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]                                                                   ;
; 499.721 ; 499.941      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]                                                                   ;
; 499.721 ; 499.941      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]                                                                   ;
; 499.721 ; 499.941      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]                                                                   ;
; 499.721 ; 499.941      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0                                                                ;
; 499.868 ; 500.056      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]                                                                   ;
; 499.868 ; 500.056      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]                                                                  ;
; 499.868 ; 500.056      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]                                                                  ;
; 499.868 ; 500.056      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]                                                                  ;
; 499.868 ; 500.056      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]                                                                  ;
; 499.868 ; 500.056      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]                                                                   ;
; 499.868 ; 500.056      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]                                                                   ;
; 499.868 ; 500.056      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]                                                                   ;
; 499.868 ; 500.056      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]                                                                   ;
; 499.868 ; 500.056      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]                                                                   ;
; 499.868 ; 500.056      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]                                                                   ;
; 499.868 ; 500.056      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]                                                                   ;
; 499.868 ; 500.056      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]                                                                   ;
; 499.868 ; 500.056      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]                                                                   ;
; 499.868 ; 500.056      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0                                                                ;
; 499.967 ; 499.967      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genpll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 499.967 ; 499.967      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genpll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]|clk                                                               ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]|clk                                                              ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]|clk                                                              ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]|clk                                                              ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]|clk                                                              ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]|clk                                                               ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]|clk                                                               ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]|clk                                                               ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]|clk                                                               ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]|clk                                                               ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]|clk                                                               ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]|clk                                                               ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]|clk                                                               ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]|clk                                                               ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0|clk                                                            ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]|clk                                                               ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]|clk                                                              ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]|clk                                                              ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]|clk                                                              ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]|clk                                                              ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]|clk                                                               ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]|clk                                                               ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]|clk                                                               ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]|clk                                                               ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]|clk                                                               ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]|clk                                                               ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]|clk                                                               ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]|clk                                                               ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]|clk                                                               ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0|clk                                                            ;
; 500.031 ; 500.031      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genpll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 500.031 ; 500.031      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genpll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]                                                                  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]                                                                  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]                                                                  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]                                                                  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0                                                                ;
+---------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; exit      ; clk        ; 5.843 ; 5.731 ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; exit      ; clk        ; 5.226 ; 5.117 ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                        ;
+------------+-----------------+----------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note ;
+------------+-----------------+----------------------------------------------------+------+
; 359.45 MHz ; 359.45 MHz      ; genpll|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                           ;
+----------------------------------------------------+---------+---------------+
; Clock                                              ; Slack   ; End Point TNS ;
+----------------------------------------------------+---------+---------------+
; genpll|altpll_component|auto_generated|pll1|clk[0] ; 997.218 ; 0.000         ;
+----------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.693 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                             ;
+----------------------------------------------------+---------+---------------+
; Clock                                              ; Slack   ; End Point TNS ;
+----------------------------------------------------+---------+---------------+
; clk                                                ; 9.943   ; 0.000         ;
; genpll|altpll_component|auto_generated|pll1|clk[0] ; 499.719 ; 0.000         ;
+----------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'genpll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                   ;
+---------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node ; To Node   ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 997.218 ; cnt[9]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 2.713      ;
; 997.231 ; cnt[6]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 2.700      ;
; 997.436 ; cnt[8]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 2.495      ;
; 997.436 ; cnt[5]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 2.495      ;
; 997.471 ; cnt[3]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 2.460      ;
; 997.506 ; cnt[0]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.424      ;
; 997.544 ; cnt[1]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.386      ;
; 997.583 ; cnt[1]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.347      ;
; 997.612 ; cnt[11]   ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 2.319      ;
; 997.620 ; cnt[1]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 2.311      ;
; 997.622 ; cnt[7]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 2.309      ;
; 997.624 ; cnt[2]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.306      ;
; 997.632 ; cnt[0]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.298      ;
; 997.644 ; cnt[0]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.286      ;
; 997.660 ; cnt[3]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.270      ;
; 997.670 ; cnt[1]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.260      ;
; 997.699 ; cnt[3]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.231      ;
; 997.709 ; cnt[1]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.221      ;
; 997.735 ; cnt[4]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.195      ;
; 997.750 ; cnt[2]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.180      ;
; 997.758 ; cnt[0]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.172      ;
; 997.760 ; cnt[2]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.170      ;
; 997.770 ; cnt[0]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.160      ;
; 997.785 ; cnt[5]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.145      ;
; 997.786 ; cnt[3]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.144      ;
; 997.795 ; cnt[2]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 2.136      ;
; 997.796 ; cnt[1]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.134      ;
; 997.802 ; cnt[4]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 2.129      ;
; 997.824 ; cnt[5]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.106      ;
; 997.825 ; cnt[3]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.105      ;
; 997.835 ; cnt[1]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.095      ;
; 997.842 ; cnt[10]   ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 2.089      ;
; 997.861 ; cnt[4]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.069      ;
; 997.865 ; cnt[6]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.065      ;
; 997.872 ; cnt[4]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.058      ;
; 997.876 ; cnt[2]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.054      ;
; 997.884 ; cnt[0]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.046      ;
; 997.886 ; cnt[2]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.044      ;
; 997.896 ; cnt[0]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.034      ;
; 997.906 ; cnt[7]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.024      ;
; 997.911 ; cnt[5]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.019      ;
; 997.912 ; cnt[3]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.018      ;
; 997.922 ; cnt[1]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.008      ;
; 997.927 ; cnt[12]   ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 2.004      ;
; 997.945 ; cnt[7]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.985      ;
; 997.950 ; cnt[5]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.980      ;
; 997.951 ; cnt[3]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.979      ;
; 997.961 ; cnt[1]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.969      ;
; 997.986 ; cnt[8]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.944      ;
; 997.987 ; cnt[4]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.943      ;
; 997.990 ; cnt[6]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.940      ;
; 997.991 ; cnt[6]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.939      ;
; 997.998 ; cnt[4]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.932      ;
; 998.002 ; cnt[2]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.928      ;
; 998.010 ; cnt[0]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.920      ;
; 998.012 ; cnt[2]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.918      ;
; 998.020 ; cnt[11]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.910      ;
; 998.020 ; cnt[11]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.910      ;
; 998.020 ; cnt[11]   ; cnt[0]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.910      ;
; 998.020 ; cnt[11]   ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.910      ;
; 998.020 ; cnt[11]   ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.910      ;
; 998.020 ; cnt[11]   ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.910      ;
; 998.020 ; cnt[11]   ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.910      ;
; 998.020 ; cnt[11]   ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.910      ;
; 998.020 ; cnt[11]   ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.910      ;
; 998.020 ; cnt[11]   ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.910      ;
; 998.020 ; cnt[11]   ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.910      ;
; 998.020 ; cnt[11]   ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.910      ;
; 998.020 ; cnt[11]   ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.910      ;
; 998.020 ; cnt[11]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.910      ;
; 998.022 ; cnt[0]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.908      ;
; 998.032 ; cnt[7]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.898      ;
; 998.033 ; cnt[9]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.897      ;
; 998.037 ; cnt[5]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.893      ;
; 998.038 ; cnt[3]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.892      ;
; 998.048 ; cnt[1]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.882      ;
; 998.071 ; cnt[7]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.859      ;
; 998.072 ; cnt[9]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.858      ;
; 998.076 ; cnt[5]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.854      ;
; 998.077 ; cnt[3]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.853      ;
; 998.087 ; cnt[1]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.843      ;
; 998.112 ; cnt[10]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.818      ;
; 998.112 ; cnt[8]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.818      ;
; 998.113 ; cnt[4]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.817      ;
; 998.116 ; cnt[6]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.814      ;
; 998.117 ; cnt[6]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.813      ;
; 998.122 ; cnt[8]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.808      ;
; 998.124 ; cnt[4]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.806      ;
; 998.128 ; cnt[2]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.802      ;
; 998.136 ; cnt[0]    ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.794      ;
; 998.138 ; cnt[2]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.792      ;
; 998.148 ; cnt[0]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.782      ;
; 998.158 ; cnt[7]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.772      ;
; 998.159 ; cnt[9]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.771      ;
; 998.163 ; cnt[5]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.767      ;
; 998.164 ; cnt[3]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.766      ;
; 998.168 ; cnt[13]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.762      ;
; 998.168 ; cnt[13]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.762      ;
; 998.168 ; cnt[13]   ; cnt[0]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.762      ;
; 998.168 ; cnt[13]   ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.762      ;
+---------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'genpll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                  ;
+-------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.693 ; cnt[1]    ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.960      ;
; 0.697 ; cnt[2]    ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.964      ;
; 0.704 ; cnt[11]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.971      ;
; 0.706 ; cnt[12]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; cnt[3]    ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; cnt[5]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.973      ;
; 0.709 ; cnt[6]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; cnt[7]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; cnt[9]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.977      ;
; 0.712 ; cnt[4]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; cnt[0]    ; cnt[0]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; cnt[8]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; cnt[10]   ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.980      ;
; 0.717 ; cnt[13]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.984      ;
; 1.006 ; cnt[0]    ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.273      ;
; 1.016 ; cnt[2]    ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.283      ;
; 1.017 ; cnt[1]    ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.284      ;
; 1.023 ; cnt[0]    ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.290      ;
; 1.025 ; cnt[12]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.292      ;
; 1.026 ; cnt[11]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.293      ;
; 1.028 ; cnt[5]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; cnt[3]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; cnt[6]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.295      ;
; 1.030 ; cnt[4]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.297      ;
; 1.031 ; cnt[10]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; cnt[8]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; cnt[2]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.298      ;
; 1.034 ; cnt[7]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.301      ;
; 1.034 ; cnt[9]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.301      ;
; 1.043 ; cnt[6]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.310      ;
; 1.046 ; cnt[4]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.313      ;
; 1.047 ; cnt[10]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.314      ;
; 1.047 ; cnt[8]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.314      ;
; 1.107 ; cnt[13]   ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.375      ;
; 1.114 ; cnt[1]    ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.381      ;
; 1.121 ; cnt[3]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.388      ;
; 1.122 ; cnt[5]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.389      ;
; 1.127 ; cnt[11]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.394      ;
; 1.128 ; cnt[0]    ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.395      ;
; 1.129 ; cnt[9]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.396      ;
; 1.129 ; cnt[7]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.396      ;
; 1.138 ; cnt[2]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.405      ;
; 1.139 ; cnt[1]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.406      ;
; 1.145 ; cnt[0]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.412      ;
; 1.150 ; cnt[5]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; cnt[3]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; cnt[6]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.417      ;
; 1.152 ; cnt[4]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.419      ;
; 1.153 ; cnt[10]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.420      ;
; 1.153 ; cnt[8]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.420      ;
; 1.153 ; cnt[2]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.420      ;
; 1.156 ; cnt[9]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.423      ;
; 1.156 ; cnt[7]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.423      ;
; 1.165 ; cnt[6]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.432      ;
; 1.168 ; cnt[4]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.435      ;
; 1.169 ; cnt[8]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.436      ;
; 1.236 ; cnt[1]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.503      ;
; 1.243 ; cnt[3]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.510      ;
; 1.244 ; cnt[5]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.511      ;
; 1.250 ; cnt[0]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.517      ;
; 1.251 ; cnt[12]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.518      ;
; 1.251 ; cnt[12]   ; cnt[0]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.518      ;
; 1.251 ; cnt[12]   ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.518      ;
; 1.251 ; cnt[12]   ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.518      ;
; 1.251 ; cnt[12]   ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.518      ;
; 1.251 ; cnt[12]   ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.518      ;
; 1.251 ; cnt[12]   ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.518      ;
; 1.251 ; cnt[12]   ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.518      ;
; 1.251 ; cnt[12]   ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.518      ;
; 1.251 ; cnt[12]   ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.518      ;
; 1.251 ; cnt[12]   ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.518      ;
; 1.251 ; cnt[12]   ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.518      ;
; 1.251 ; cnt[9]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.518      ;
; 1.251 ; cnt[7]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.518      ;
; 1.260 ; cnt[2]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.527      ;
; 1.261 ; cnt[1]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.528      ;
; 1.267 ; cnt[0]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.534      ;
; 1.272 ; cnt[5]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.539      ;
; 1.272 ; cnt[3]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.539      ;
; 1.272 ; cnt[6]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.539      ;
; 1.274 ; cnt[4]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.541      ;
; 1.275 ; cnt[8]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.542      ;
; 1.275 ; cnt[2]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.542      ;
; 1.278 ; cnt[7]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.545      ;
; 1.287 ; cnt[6]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.554      ;
; 1.290 ; cnt[4]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.557      ;
; 1.358 ; cnt[1]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.625      ;
; 1.365 ; cnt[3]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.632      ;
; 1.366 ; cnt[5]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.633      ;
; 1.372 ; cnt[0]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.639      ;
; 1.373 ; cnt[7]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.640      ;
; 1.382 ; cnt[2]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.649      ;
; 1.383 ; cnt[1]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.650      ;
; 1.389 ; cnt[0]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.656      ;
; 1.393 ; cnt[13]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.660      ;
; 1.393 ; cnt[13]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.660      ;
; 1.393 ; cnt[13]   ; cnt[0]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.660      ;
; 1.393 ; cnt[13]   ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.660      ;
; 1.393 ; cnt[13]   ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.660      ;
; 1.393 ; cnt[13]   ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.660      ;
+-------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.975  ; 9.975        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                  ;
; 9.992  ; 9.992        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                  ;
; 10.008 ; 10.008       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.025 ; 10.025       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                  ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'genpll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                          ;
+---------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+---------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 499.719 ; 499.935      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]                                                                   ;
; 499.719 ; 499.935      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]                                                                  ;
; 499.719 ; 499.935      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]                                                                  ;
; 499.719 ; 499.935      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]                                                                  ;
; 499.719 ; 499.935      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]                                                                  ;
; 499.719 ; 499.935      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]                                                                   ;
; 499.719 ; 499.935      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]                                                                   ;
; 499.719 ; 499.935      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]                                                                   ;
; 499.719 ; 499.935      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]                                                                   ;
; 499.719 ; 499.935      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]                                                                   ;
; 499.719 ; 499.935      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]                                                                   ;
; 499.719 ; 499.935      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]                                                                   ;
; 499.719 ; 499.935      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]                                                                   ;
; 499.719 ; 499.935      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]                                                                   ;
; 499.719 ; 499.935      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0                                                                ;
; 499.877 ; 500.061      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]                                                                   ;
; 499.877 ; 500.061      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]                                                                  ;
; 499.877 ; 500.061      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]                                                                  ;
; 499.877 ; 500.061      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]                                                                  ;
; 499.877 ; 500.061      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]                                                                  ;
; 499.877 ; 500.061      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]                                                                   ;
; 499.877 ; 500.061      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]                                                                   ;
; 499.877 ; 500.061      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]                                                                   ;
; 499.877 ; 500.061      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]                                                                   ;
; 499.877 ; 500.061      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]                                                                   ;
; 499.877 ; 500.061      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]                                                                   ;
; 499.877 ; 500.061      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]                                                                   ;
; 499.877 ; 500.061      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]                                                                   ;
; 499.877 ; 500.061      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]                                                                   ;
; 499.878 ; 500.062      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0                                                                ;
; 499.965 ; 499.965      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genpll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 499.965 ; 499.965      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genpll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 499.989 ; 499.989      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]|clk                                                               ;
; 499.989 ; 499.989      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]|clk                                                              ;
; 499.989 ; 499.989      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]|clk                                                              ;
; 499.989 ; 499.989      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]|clk                                                              ;
; 499.989 ; 499.989      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]|clk                                                              ;
; 499.989 ; 499.989      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]|clk                                                               ;
; 499.989 ; 499.989      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]|clk                                                               ;
; 499.989 ; 499.989      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]|clk                                                               ;
; 499.989 ; 499.989      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]|clk                                                               ;
; 499.989 ; 499.989      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]|clk                                                               ;
; 499.989 ; 499.989      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]|clk                                                               ;
; 499.989 ; 499.989      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]|clk                                                               ;
; 499.989 ; 499.989      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]|clk                                                               ;
; 499.989 ; 499.989      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]|clk                                                               ;
; 499.989 ; 499.989      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0|clk                                                            ;
; 500.010 ; 500.010      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]|clk                                                               ;
; 500.010 ; 500.010      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]|clk                                                              ;
; 500.010 ; 500.010      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]|clk                                                              ;
; 500.010 ; 500.010      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]|clk                                                              ;
; 500.010 ; 500.010      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]|clk                                                              ;
; 500.010 ; 500.010      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]|clk                                                               ;
; 500.010 ; 500.010      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]|clk                                                               ;
; 500.010 ; 500.010      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]|clk                                                               ;
; 500.010 ; 500.010      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]|clk                                                               ;
; 500.010 ; 500.010      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]|clk                                                               ;
; 500.010 ; 500.010      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]|clk                                                               ;
; 500.010 ; 500.010      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]|clk                                                               ;
; 500.010 ; 500.010      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]|clk                                                               ;
; 500.010 ; 500.010      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]|clk                                                               ;
; 500.011 ; 500.011      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0|clk                                                            ;
; 500.033 ; 500.033      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genpll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 500.033 ; 500.033      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genpll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]                                                                  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]                                                                  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]                                                                  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]                                                                  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0                                                                ;
+---------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; exit      ; clk        ; 5.475 ; 5.248 ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; exit      ; clk        ; 4.905 ; 4.686 ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                           ;
+----------------------------------------------------+---------+---------------+
; Clock                                              ; Slack   ; End Point TNS ;
+----------------------------------------------------+---------+---------------+
; genpll|altpll_component|auto_generated|pll1|clk[0] ; 998.715 ; 0.000         ;
+----------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.297 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                             ;
+----------------------------------------------------+---------+---------------+
; Clock                                              ; Slack   ; End Point TNS ;
+----------------------------------------------------+---------+---------------+
; clk                                                ; 9.594   ; 0.000         ;
; genpll|altpll_component|auto_generated|pll1|clk[0] ; 499.797 ; 0.000         ;
+----------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'genpll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                   ;
+---------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node ; To Node   ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 998.715 ; cnt[9]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.235      ;
; 998.728 ; cnt[6]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.222      ;
; 998.777 ; cnt[1]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.173      ;
; 998.781 ; cnt[1]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.169      ;
; 998.797 ; cnt[0]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.153      ;
; 998.810 ; cnt[8]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.140      ;
; 998.827 ; cnt[5]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.123      ;
; 998.829 ; cnt[3]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.121      ;
; 998.835 ; cnt[0]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.115      ;
; 998.842 ; cnt[3]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.108      ;
; 998.845 ; cnt[1]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.105      ;
; 998.846 ; cnt[3]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.104      ;
; 998.849 ; cnt[1]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.101      ;
; 998.860 ; cnt[2]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.090      ;
; 998.865 ; cnt[0]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.085      ;
; 998.882 ; cnt[11]   ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.068      ;
; 998.891 ; cnt[1]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.059      ;
; 998.892 ; cnt[7]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.058      ;
; 998.896 ; cnt[2]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.054      ;
; 998.903 ; cnt[0]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.047      ;
; 998.910 ; cnt[5]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.040      ;
; 998.910 ; cnt[3]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.040      ;
; 998.913 ; cnt[1]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.037      ;
; 998.914 ; cnt[5]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.036      ;
; 998.914 ; cnt[3]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.036      ;
; 998.917 ; cnt[1]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.033      ;
; 998.920 ; cnt[4]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.030      ;
; 998.928 ; cnt[2]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.022      ;
; 998.933 ; cnt[0]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 1.017      ;
; 998.958 ; cnt[4]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.992      ;
; 998.964 ; cnt[2]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.986      ;
; 998.971 ; cnt[0]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.979      ;
; 998.972 ; cnt[2]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.978      ;
; 998.974 ; cnt[7]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.976      ;
; 998.978 ; cnt[7]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.972      ;
; 998.978 ; cnt[5]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.972      ;
; 998.978 ; cnt[3]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.972      ;
; 998.981 ; cnt[1]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.969      ;
; 998.982 ; cnt[5]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.968      ;
; 998.982 ; cnt[3]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.968      ;
; 998.985 ; cnt[1]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.965      ;
; 998.985 ; cnt[4]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.965      ;
; 998.988 ; cnt[6]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.962      ;
; 998.988 ; cnt[4]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.962      ;
; 998.991 ; cnt[10]   ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.959      ;
; 998.996 ; cnt[2]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.954      ;
; 999.001 ; cnt[0]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.949      ;
; 999.026 ; cnt[4]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.924      ;
; 999.027 ; cnt[6]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.923      ;
; 999.032 ; cnt[2]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.918      ;
; 999.039 ; cnt[0]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.911      ;
; 999.042 ; cnt[9]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.908      ;
; 999.042 ; cnt[7]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.908      ;
; 999.042 ; cnt[12]   ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.908      ;
; 999.046 ; cnt[9]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.904      ;
; 999.046 ; cnt[7]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.904      ;
; 999.046 ; cnt[5]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.904      ;
; 999.046 ; cnt[3]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.904      ;
; 999.049 ; cnt[1]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.901      ;
; 999.050 ; cnt[5]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.900      ;
; 999.050 ; cnt[3]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.900      ;
; 999.053 ; cnt[1]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.897      ;
; 999.056 ; cnt[8]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.894      ;
; 999.056 ; cnt[6]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.894      ;
; 999.056 ; cnt[4]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.894      ;
; 999.064 ; cnt[2]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.886      ;
; 999.069 ; cnt[0]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.881      ;
; 999.091 ; cnt[11]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.859      ;
; 999.091 ; cnt[11]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.859      ;
; 999.091 ; cnt[11]   ; cnt[0]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.859      ;
; 999.091 ; cnt[11]   ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.859      ;
; 999.091 ; cnt[11]   ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.859      ;
; 999.091 ; cnt[11]   ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.859      ;
; 999.091 ; cnt[11]   ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.859      ;
; 999.091 ; cnt[11]   ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.859      ;
; 999.091 ; cnt[11]   ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.859      ;
; 999.091 ; cnt[11]   ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.859      ;
; 999.091 ; cnt[11]   ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.859      ;
; 999.091 ; cnt[11]   ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.859      ;
; 999.091 ; cnt[11]   ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.859      ;
; 999.091 ; cnt[11]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.859      ;
; 999.094 ; cnt[8]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.856      ;
; 999.094 ; cnt[4]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.856      ;
; 999.095 ; cnt[6]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.855      ;
; 999.100 ; cnt[2]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.850      ;
; 999.107 ; cnt[0]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.843      ;
; 999.110 ; cnt[9]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.840      ;
; 999.110 ; cnt[7]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.840      ;
; 999.114 ; cnt[9]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.836      ;
; 999.114 ; cnt[7]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.836      ;
; 999.114 ; cnt[5]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.836      ;
; 999.114 ; cnt[3]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.836      ;
; 999.117 ; cnt[1]    ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.833      ;
; 999.118 ; cnt[5]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.832      ;
; 999.118 ; cnt[3]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.832      ;
; 999.121 ; cnt[1]    ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.829      ;
; 999.124 ; cnt[10]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.826      ;
; 999.124 ; cnt[8]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.826      ;
; 999.124 ; cnt[6]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.826      ;
; 999.124 ; cnt[4]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 0.826      ;
+---------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'genpll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                  ;
+-------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.297 ; cnt[1]    ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; cnt[2]    ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.304 ; cnt[11]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; cnt[12]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; cnt[0]    ; cnt[0]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; cnt[3]    ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; cnt[5]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; cnt[6]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; cnt[7]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; cnt[4]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; cnt[8]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; cnt[9]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; cnt[10]   ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.309 ; cnt[13]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.430      ;
; 0.446 ; cnt[1]    ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.567      ;
; 0.451 ; cnt[0]    ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.572      ;
; 0.453 ; cnt[11]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; cnt[5]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; cnt[3]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; cnt[7]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; cnt[0]    ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; cnt[9]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; cnt[2]    ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.577      ;
; 0.459 ; cnt[2]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.580      ;
; 0.462 ; cnt[12]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; cnt[6]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; cnt[4]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; cnt[8]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; cnt[10]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; cnt[6]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; cnt[4]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; cnt[8]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; cnt[10]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.589      ;
; 0.490 ; cnt[13]   ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.611      ;
; 0.509 ; cnt[1]    ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.630      ;
; 0.512 ; cnt[1]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.633      ;
; 0.516 ; cnt[12]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; cnt[12]   ; cnt[0]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; cnt[12]   ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; cnt[12]   ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; cnt[12]   ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; cnt[12]   ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; cnt[12]   ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; cnt[12]   ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; cnt[12]   ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; cnt[12]   ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; cnt[12]   ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; cnt[12]   ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; cnt[11]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; cnt[5]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; cnt[3]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; cnt[7]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; cnt[0]    ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; cnt[9]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; cnt[5]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; cnt[3]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; cnt[7]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; cnt[0]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.641      ;
; 0.521 ; cnt[9]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.642      ;
; 0.522 ; cnt[2]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.643      ;
; 0.525 ; cnt[2]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.646      ;
; 0.529 ; cnt[6]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; cnt[4]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.651      ;
; 0.530 ; cnt[8]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.651      ;
; 0.531 ; cnt[10]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.652      ;
; 0.532 ; cnt[6]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; cnt[4]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.654      ;
; 0.533 ; cnt[8]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.654      ;
; 0.575 ; cnt[1]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.696      ;
; 0.578 ; cnt[1]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.699      ;
; 0.582 ; cnt[5]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.703      ;
; 0.582 ; cnt[3]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.703      ;
; 0.583 ; cnt[13]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.704      ;
; 0.583 ; cnt[13]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.704      ;
; 0.583 ; cnt[13]   ; cnt[0]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.704      ;
; 0.583 ; cnt[13]   ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.704      ;
; 0.583 ; cnt[13]   ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.704      ;
; 0.583 ; cnt[13]   ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.704      ;
; 0.583 ; cnt[13]   ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.704      ;
; 0.583 ; cnt[13]   ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.704      ;
; 0.583 ; cnt[13]   ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.704      ;
; 0.583 ; cnt[13]   ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.704      ;
; 0.583 ; cnt[13]   ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.704      ;
; 0.583 ; cnt[13]   ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.704      ;
; 0.583 ; cnt[13]   ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.704      ;
; 0.583 ; cnt[7]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.704      ;
; 0.583 ; cnt[0]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.704      ;
; 0.584 ; cnt[9]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.705      ;
; 0.585 ; cnt[5]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.706      ;
; 0.585 ; cnt[3]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.706      ;
; 0.586 ; cnt[7]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.707      ;
; 0.586 ; cnt[0]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.707      ;
; 0.588 ; cnt[2]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.709      ;
; 0.591 ; cnt[2]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.712      ;
; 0.595 ; cnt[6]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.716      ;
; 0.596 ; cnt[4]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.717      ;
; 0.596 ; cnt[8]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.717      ;
; 0.598 ; cnt[6]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.719      ;
; 0.599 ; cnt[4]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.720      ;
; 0.641 ; cnt[11]   ; cnt[0]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.762      ;
+-------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.620  ; 9.620        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                  ;
; 9.622  ; 9.622        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                  ;
; 10.377 ; 10.377       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.380 ; 10.380       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                  ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'genpll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                          ;
+---------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+---------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]                                                                   ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]                                                                  ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]                                                                  ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]                                                                  ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]                                                                  ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]                                                                   ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]                                                                   ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]                                                                   ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]                                                                   ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]                                                                   ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]                                                                   ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]                                                                   ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]                                                                   ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]                                                                   ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0                                                                ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]                                                                   ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]                                                                  ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]                                                                  ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]                                                                  ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]                                                                  ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]                                                                   ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]                                                                   ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]                                                                   ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]                                                                   ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]                                                                   ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]                                                                   ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]                                                                   ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]                                                                   ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]                                                                   ;
; 499.801 ; 500.017      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0                                                                ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]|clk                                                               ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]|clk                                                              ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]|clk                                                              ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]|clk                                                              ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]|clk                                                              ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]|clk                                                               ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]|clk                                                               ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]|clk                                                               ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]|clk                                                               ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]|clk                                                               ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]|clk                                                               ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]|clk                                                               ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]|clk                                                               ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]|clk                                                               ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0|clk                                                            ;
; 499.999 ; 499.999      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genpll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 499.999 ; 499.999      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genpll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genpll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genpll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]|clk                                                               ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]|clk                                                              ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]|clk                                                              ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]|clk                                                              ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]|clk                                                              ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]|clk                                                               ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]|clk                                                               ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]|clk                                                               ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]|clk                                                               ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]|clk                                                               ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]|clk                                                               ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]|clk                                                               ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]|clk                                                               ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]|clk                                                               ;
; 500.023 ; 500.023      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0|clk                                                            ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]                                                                   ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]                                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]                                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]                                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]                                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]                                                                   ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]                                                                   ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]                                                                   ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]                                                                   ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]                                                                   ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]                                                                   ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]                                                                   ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]                                                                   ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]                                                                   ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0                                                                ;
+---------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; exit      ; clk        ; 2.623 ; 2.758 ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; exit      ; clk        ; 2.339 ; 2.469 ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+-----------------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                               ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                                    ; 997.053 ; 0.297 ; N/A      ; N/A     ; 9.594               ;
;  clk                                                ; N/A     ; N/A   ; N/A      ; N/A     ; 9.594               ;
;  genpll|altpll_component|auto_generated|pll1|clk[0] ; 997.053 ; 0.297 ; N/A      ; N/A     ; 499.719             ;
; Design-wide TNS                                     ; 0.0     ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk                                                ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; exit      ; clk        ; 5.843 ; 5.731 ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; exit      ; clk        ; 2.339 ; 2.469 ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; exit          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; exit          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; exit          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; exit          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                     ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 160      ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                      ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 160      ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Apr 04 15:00:50 2024
Info: Command: quartus_sta clkgen -c clkgen
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'clkgen.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {genpll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -duty_cycle 50.00 -name {genpll|altpll_component|auto_generated|pll1|clk[0]} {genpll|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 997.053
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   997.053               0.000 genpll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.744
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.744               0.000 genpll|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.934
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.934               0.000 clk 
    Info (332119):   499.721               0.000 genpll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 997.218
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   997.218               0.000 genpll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.693
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.693               0.000 genpll|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.943
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.943               0.000 clk 
    Info (332119):   499.719               0.000 genpll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 998.715
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   998.715               0.000 genpll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 genpll|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.594
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.594               0.000 clk 
    Info (332119):   499.797               0.000 genpll|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4608 megabytes
    Info: Processing ended: Thu Apr 04 15:00:51 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


