TimeQuest Timing Analyzer report for CEG3155_Lab2
Fri Oct 17 18:49:18 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'GClock'
 13. Slow 1200mV 85C Model Setup: 'booth_mul4:U_MUL|st.S_SHIFT'
 14. Slow 1200mV 85C Model Hold: 'booth_mul4:U_MUL|st.S_SHIFT'
 15. Slow 1200mV 85C Model Hold: 'GClock'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'GClock'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'booth_mul4:U_MUL|st.S_SHIFT'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'GClock'
 32. Slow 1200mV 0C Model Setup: 'booth_mul4:U_MUL|st.S_SHIFT'
 33. Slow 1200mV 0C Model Hold: 'booth_mul4:U_MUL|st.S_SHIFT'
 34. Slow 1200mV 0C Model Hold: 'GClock'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'GClock'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'booth_mul4:U_MUL|st.S_SHIFT'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'GClock'
 50. Fast 1200mV 0C Model Setup: 'booth_mul4:U_MUL|st.S_SHIFT'
 51. Fast 1200mV 0C Model Hold: 'GClock'
 52. Fast 1200mV 0C Model Hold: 'booth_mul4:U_MUL|st.S_SHIFT'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'GClock'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'booth_mul4:U_MUL|st.S_SHIFT'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Progagation Delay
 68. Minimum Progagation Delay
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1200mv 0c Model)
 72. Signal Integrity Metrics (Slow 1200mv 85c Model)
 73. Signal Integrity Metrics (Fast 1200mv 0c Model)
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CEG3155_Lab2                                                      ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                   ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; Clock Name                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                         ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; booth_mul4:U_MUL|st.S_SHIFT ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { booth_mul4:U_MUL|st.S_SHIFT } ;
; GClock                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { GClock }                      ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 348.68 MHz ; 250.0 MHz       ; GClock     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                  ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; GClock                      ; -1.897 ; -116.726      ;
; booth_mul4:U_MUL|st.S_SHIFT ; -0.599 ; -4.649        ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                  ;
+-----------------------------+-------+---------------+
; Clock                       ; Slack ; End Point TNS ;
+-----------------------------+-------+---------------+
; booth_mul4:U_MUL|st.S_SHIFT ; 0.185 ; 0.000         ;
; GClock                      ; 0.279 ; 0.000         ;
+-----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; GClock                      ; -3.000 ; -140.495      ;
; booth_mul4:U_MUL|st.S_SHIFT ; 0.445  ; 0.000         ;
+-----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'GClock'                                                                                                                               ;
+--------+---------------------------------------+-------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                       ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -1.897 ; booth_mul4:U_MUL|bundle[5]            ; booth_mul4:U_MUL|A[0]         ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.500        ; -0.931     ; 1.454      ;
; -1.868 ; mul_start                             ; booth_mul4:U_MUL|st.S_DEC     ; GClock                      ; GClock      ; 1.000        ; -0.071     ; 2.795      ;
; -1.854 ; nr_div4_signed:U_DIV|R_after_shift[1] ; nr_div4_signed:U_DIV|R[1]     ; GClock                      ; GClock      ; 1.000        ; -0.078     ; 2.774      ;
; -1.850 ; nr_div4_signed:U_DIV|R_after_shift[1] ; nr_div4_signed:U_DIV|R[3]     ; GClock                      ; GClock      ; 1.000        ; -0.078     ; 2.770      ;
; -1.828 ; nr_div4_signed:U_DIV|R_after_shift[0] ; nr_div4_signed:U_DIV|R[1]     ; GClock                      ; GClock      ; 1.000        ; -0.082     ; 2.744      ;
; -1.824 ; nr_div4_signed:U_DIV|R_after_shift[0] ; nr_div4_signed:U_DIV|R[3]     ; GClock                      ; GClock      ; 1.000        ; -0.082     ; 2.740      ;
; -1.777 ; booth_mul4:U_MUL|bundle[7]            ; booth_mul4:U_MUL|A[3]         ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.500        ; -0.932     ; 1.333      ;
; -1.760 ; mul_last_B[1]                         ; mul_running                   ; GClock                      ; GClock      ; 1.000        ; -0.081     ; 2.677      ;
; -1.760 ; mul_last_B[1]                         ; mul_start                     ; GClock                      ; GClock      ; 1.000        ; -0.081     ; 2.677      ;
; -1.751 ; nr_div4_signed:U_DIV|Mmag[1]          ; nr_div4_signed:U_DIV|R[1]     ; GClock                      ; GClock      ; 1.000        ; -0.078     ; 2.671      ;
; -1.747 ; nr_div4_signed:U_DIV|Mmag[1]          ; nr_div4_signed:U_DIV|R[3]     ; GClock                      ; GClock      ; 1.000        ; -0.078     ; 2.667      ;
; -1.739 ; nr_div4_signed:U_DIV|R_after_shift[3] ; nr_div4_signed:U_DIV|R[1]     ; GClock                      ; GClock      ; 1.000        ; -0.082     ; 2.655      ;
; -1.737 ; mul_start                             ; booth_mul4:U_MUL|Q[3]         ; GClock                      ; GClock      ; 1.000        ; -0.073     ; 2.662      ;
; -1.737 ; mul_start                             ; booth_mul4:U_MUL|Q[2]         ; GClock                      ; GClock      ; 1.000        ; -0.073     ; 2.662      ;
; -1.737 ; mul_start                             ; booth_mul4:U_MUL|Q[1]         ; GClock                      ; GClock      ; 1.000        ; -0.073     ; 2.662      ;
; -1.737 ; mul_start                             ; booth_mul4:U_MUL|Q[0]         ; GClock                      ; GClock      ; 1.000        ; -0.073     ; 2.662      ;
; -1.735 ; nr_div4_signed:U_DIV|R_after_shift[3] ; nr_div4_signed:U_DIV|R[3]     ; GClock                      ; GClock      ; 1.000        ; -0.082     ; 2.651      ;
; -1.697 ; nr_div4_signed:U_DIV|Mmag[2]          ; nr_div4_signed:U_DIV|R[1]     ; GClock                      ; GClock      ; 1.000        ; -0.078     ; 2.617      ;
; -1.694 ; nr_div4_signed:U_DIV|Mmag[0]          ; nr_div4_signed:U_DIV|R[1]     ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.612      ;
; -1.694 ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|Q[3]         ; GClock                      ; GClock      ; 1.000        ; -0.073     ; 2.619      ;
; -1.694 ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|Q[2]         ; GClock                      ; GClock      ; 1.000        ; -0.073     ; 2.619      ;
; -1.694 ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|Q[1]         ; GClock                      ; GClock      ; 1.000        ; -0.073     ; 2.619      ;
; -1.694 ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|Q[0]         ; GClock                      ; GClock      ; 1.000        ; -0.073     ; 2.619      ;
; -1.693 ; nr_div4_signed:U_DIV|Mmag[2]          ; nr_div4_signed:U_DIV|R[3]     ; GClock                      ; GClock      ; 1.000        ; -0.078     ; 2.613      ;
; -1.690 ; nr_div4_signed:U_DIV|Mmag[0]          ; nr_div4_signed:U_DIV|R[3]     ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.608      ;
; -1.679 ; nr_div4_signed:U_DIV|R_after_shift[1] ; nr_div4_signed:U_DIV|R[0]     ; GClock                      ; GClock      ; 1.000        ; -0.078     ; 2.599      ;
; -1.678 ; nr_div4_signed:U_DIV|R_after_shift[1] ; nr_div4_signed:U_DIV|R[2]     ; GClock                      ; GClock      ; 1.000        ; -0.078     ; 2.598      ;
; -1.677 ; booth_mul4:U_MUL|do_op_reg            ; booth_mul4:U_MUL|A[3]         ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.595      ;
; -1.677 ; booth_mul4:U_MUL|do_op_reg            ; booth_mul4:U_MUL|A[2]         ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.595      ;
; -1.677 ; booth_mul4:U_MUL|do_op_reg            ; booth_mul4:U_MUL|A[1]         ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.595      ;
; -1.677 ; booth_mul4:U_MUL|do_op_reg            ; booth_mul4:U_MUL|A[0]         ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.595      ;
; -1.677 ; nr_div4_signed:U_DIV|R_after_shift[2] ; nr_div4_signed:U_DIV|R[1]     ; GClock                      ; GClock      ; 1.000        ; -0.082     ; 2.593      ;
; -1.673 ; nr_div4_signed:U_DIV|R_after_shift[2] ; nr_div4_signed:U_DIV|R[3]     ; GClock                      ; GClock      ; 1.000        ; -0.082     ; 2.589      ;
; -1.657 ; nr_div4_signed:U_DIV|Mmag[3]          ; nr_div4_signed:U_DIV|R[1]     ; GClock                      ; GClock      ; 1.000        ; -0.078     ; 2.577      ;
; -1.656 ; nr_div4_signed:U_DIV|R_after_shift[1] ; nr_div4_signed:U_DIV|Q[0]     ; GClock                      ; GClock      ; 1.000        ; -0.076     ; 2.578      ;
; -1.653 ; nr_div4_signed:U_DIV|Mmag[3]          ; nr_div4_signed:U_DIV|R[3]     ; GClock                      ; GClock      ; 1.000        ; -0.078     ; 2.573      ;
; -1.653 ; nr_div4_signed:U_DIV|R_after_shift[0] ; nr_div4_signed:U_DIV|R[0]     ; GClock                      ; GClock      ; 1.000        ; -0.082     ; 2.569      ;
; -1.652 ; nr_div4_signed:U_DIV|R_after_shift[0] ; nr_div4_signed:U_DIV|R[2]     ; GClock                      ; GClock      ; 1.000        ; -0.082     ; 2.568      ;
; -1.630 ; nr_div4_signed:U_DIV|R_after_shift[0] ; nr_div4_signed:U_DIV|Q[0]     ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.548      ;
; -1.617 ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|st.S_DEC     ; GClock                      ; GClock      ; 1.000        ; -0.071     ; 2.544      ;
; -1.600 ; booth_mul4:U_MUL|st.S_OP              ; booth_mul4:U_MUL|A[3]         ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.518      ;
; -1.600 ; booth_mul4:U_MUL|st.S_OP              ; booth_mul4:U_MUL|A[2]         ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.518      ;
; -1.600 ; booth_mul4:U_MUL|st.S_OP              ; booth_mul4:U_MUL|A[1]         ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.518      ;
; -1.600 ; booth_mul4:U_MUL|st.S_OP              ; booth_mul4:U_MUL|A[0]         ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.518      ;
; -1.576 ; nr_div4_signed:U_DIV|Mmag[1]          ; nr_div4_signed:U_DIV|R[0]     ; GClock                      ; GClock      ; 1.000        ; -0.078     ; 2.496      ;
; -1.575 ; nr_div4_signed:U_DIV|Mmag[1]          ; nr_div4_signed:U_DIV|R[2]     ; GClock                      ; GClock      ; 1.000        ; -0.078     ; 2.495      ;
; -1.564 ; nr_div4_signed:U_DIV|R_after_shift[3] ; nr_div4_signed:U_DIV|R[0]     ; GClock                      ; GClock      ; 1.000        ; -0.082     ; 2.480      ;
; -1.563 ; nr_div4_signed:U_DIV|R_after_shift[3] ; nr_div4_signed:U_DIV|R[2]     ; GClock                      ; GClock      ; 1.000        ; -0.082     ; 2.479      ;
; -1.553 ; nr_div4_signed:U_DIV|Mmag[1]          ; nr_div4_signed:U_DIV|Q[0]     ; GClock                      ; GClock      ; 1.000        ; -0.076     ; 2.475      ;
; -1.541 ; nr_div4_signed:U_DIV|R_after_shift[3] ; nr_div4_signed:U_DIV|Q[0]     ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.459      ;
; -1.513 ; booth_mul4:U_MUL|M[0]                 ; booth_mul4:U_MUL|A[3]         ; GClock                      ; GClock      ; 1.000        ; -0.077     ; 2.434      ;
; -1.511 ; booth_mul4:U_MUL|M[0]                 ; booth_mul4:U_MUL|A[2]         ; GClock                      ; GClock      ; 1.000        ; -0.077     ; 2.432      ;
; -1.502 ; nr_div4_signed:U_DIV|R_after_shift[2] ; nr_div4_signed:U_DIV|R[0]     ; GClock                      ; GClock      ; 1.000        ; -0.082     ; 2.418      ;
; -1.501 ; nr_div4_signed:U_DIV|R_after_shift[2] ; nr_div4_signed:U_DIV|R[2]     ; GClock                      ; GClock      ; 1.000        ; -0.082     ; 2.417      ;
; -1.498 ; nr_div4_signed:U_DIV|Mmag[0]          ; nr_div4_signed:U_DIV|R[2]     ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.416      ;
; -1.497 ; booth_mul4:U_MUL|A[0]                 ; booth_mul4:U_MUL|A[3]         ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.415      ;
; -1.496 ; nr_div4_signed:U_DIV|Mmag[2]          ; nr_div4_signed:U_DIV|R[0]     ; GClock                      ; GClock      ; 1.000        ; -0.078     ; 2.416      ;
; -1.495 ; nr_div4_signed:U_DIV|Mmag[2]          ; nr_div4_signed:U_DIV|R[2]     ; GClock                      ; GClock      ; 1.000        ; -0.078     ; 2.415      ;
; -1.495 ; booth_mul4:U_MUL|A[0]                 ; booth_mul4:U_MUL|A[2]         ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.413      ;
; -1.493 ; nr_div4_signed:U_DIV|Mmag[0]          ; nr_div4_signed:U_DIV|R[0]     ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.411      ;
; -1.490 ; div_last_A[1]                         ; div_running                   ; GClock                      ; GClock      ; 1.000        ; -0.089     ; 2.399      ;
; -1.490 ; div_last_A[1]                         ; div_start                     ; GClock                      ; GClock      ; 1.000        ; -0.089     ; 2.399      ;
; -1.489 ; div_last_A[3]                         ; div_running                   ; GClock                      ; GClock      ; 1.000        ; -0.089     ; 2.398      ;
; -1.489 ; div_last_A[3]                         ; div_start                     ; GClock                      ; GClock      ; 1.000        ; -0.089     ; 2.398      ;
; -1.482 ; nr_div4_signed:U_DIV|Mmag[3]          ; nr_div4_signed:U_DIV|R[0]     ; GClock                      ; GClock      ; 1.000        ; -0.078     ; 2.402      ;
; -1.481 ; nr_div4_signed:U_DIV|Mmag[3]          ; nr_div4_signed:U_DIV|R[2]     ; GClock                      ; GClock      ; 1.000        ; -0.078     ; 2.401      ;
; -1.479 ; nr_div4_signed:U_DIV|R_after_shift[2] ; nr_div4_signed:U_DIV|Q[0]     ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.397      ;
; -1.469 ; nr_div4_signed:U_DIV|Mmag[2]          ; nr_div4_signed:U_DIV|Q[0]     ; GClock                      ; GClock      ; 1.000        ; -0.076     ; 2.391      ;
; -1.468 ; div_last_A[0]                         ; div_running                   ; GClock                      ; GClock      ; 1.000        ; -0.089     ; 2.377      ;
; -1.468 ; div_last_A[0]                         ; div_start                     ; GClock                      ; GClock      ; 1.000        ; -0.089     ; 2.377      ;
; -1.466 ; nr_div4_signed:U_DIV|Mmag[0]          ; nr_div4_signed:U_DIV|Q[0]     ; GClock                      ; GClock      ; 1.000        ; -0.078     ; 2.386      ;
; -1.464 ; booth_mul4:U_MUL|M[0]                 ; booth_mul4:U_MUL|A[1]         ; GClock                      ; GClock      ; 1.000        ; -0.077     ; 2.385      ;
; -1.461 ; div_last_A[2]                         ; div_running                   ; GClock                      ; GClock      ; 1.000        ; -0.089     ; 2.370      ;
; -1.461 ; div_last_A[2]                         ; div_start                     ; GClock                      ; GClock      ; 1.000        ; -0.089     ; 2.370      ;
; -1.459 ; nr_div4_signed:U_DIV|Mmag[3]          ; nr_div4_signed:U_DIV|Q[0]     ; GClock                      ; GClock      ; 1.000        ; -0.076     ; 2.381      ;
; -1.452 ; mul_start                             ; booth_mul4:U_MUL|A[3]         ; GClock                      ; GClock      ; 1.000        ; -0.075     ; 2.375      ;
; -1.452 ; mul_start                             ; booth_mul4:U_MUL|A[2]         ; GClock                      ; GClock      ; 1.000        ; -0.075     ; 2.375      ;
; -1.452 ; mul_start                             ; booth_mul4:U_MUL|A[1]         ; GClock                      ; GClock      ; 1.000        ; -0.075     ; 2.375      ;
; -1.452 ; mul_start                             ; booth_mul4:U_MUL|A[0]         ; GClock                      ; GClock      ; 1.000        ; -0.075     ; 2.375      ;
; -1.448 ; booth_mul4:U_MUL|A[0]                 ; booth_mul4:U_MUL|A[1]         ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.366      ;
; -1.446 ; mul_last_A[3]                         ; mul_running                   ; GClock                      ; GClock      ; 1.000        ; -0.081     ; 2.363      ;
; -1.445 ; mul_last_A[3]                         ; mul_start                     ; GClock                      ; GClock      ; 1.000        ; -0.081     ; 2.362      ;
; -1.413 ; mul_last_B[0]                         ; mul_running                   ; GClock                      ; GClock      ; 1.000        ; -0.081     ; 2.330      ;
; -1.413 ; mul_last_B[0]                         ; mul_start                     ; GClock                      ; GClock      ; 1.000        ; -0.081     ; 2.330      ;
; -1.403 ; mul_last_A[2]                         ; mul_running                   ; GClock                      ; GClock      ; 1.000        ; -0.081     ; 2.320      ;
; -1.403 ; mul_last_A[2]                         ; mul_start                     ; GClock                      ; GClock      ; 1.000        ; -0.081     ; 2.320      ;
; -1.399 ; booth_mul4:U_MUL|op_sel_reg           ; booth_mul4:U_MUL|A[3]         ; GClock                      ; GClock      ; 1.000        ; -0.075     ; 2.322      ;
; -1.397 ; booth_mul4:U_MUL|op_sel_reg           ; booth_mul4:U_MUL|A[2]         ; GClock                      ; GClock      ; 1.000        ; -0.075     ; 2.320      ;
; -1.390 ; nr_div4_signed:U_DIV|st.S_IDLE        ; nr_div4_signed:U_DIV|Q_res[0] ; GClock                      ; GClock      ; 1.000        ; -0.084     ; 2.304      ;
; -1.388 ; div_start                             ; nr_div4_signed:U_DIV|R_res[1] ; GClock                      ; GClock      ; 1.000        ; -0.078     ; 2.308      ;
; -1.388 ; div_start                             ; nr_div4_signed:U_DIV|R_res[2] ; GClock                      ; GClock      ; 1.000        ; -0.078     ; 2.308      ;
; -1.388 ; div_start                             ; nr_div4_signed:U_DIV|R_res[3] ; GClock                      ; GClock      ; 1.000        ; -0.078     ; 2.308      ;
; -1.388 ; div_start                             ; nr_div4_signed:U_DIV|Q_res[1] ; GClock                      ; GClock      ; 1.000        ; -0.078     ; 2.308      ;
; -1.388 ; div_start                             ; nr_div4_signed:U_DIV|Q_res[2] ; GClock                      ; GClock      ; 1.000        ; -0.078     ; 2.308      ;
; -1.388 ; div_start                             ; nr_div4_signed:U_DIV|Q_res[3] ; GClock                      ; GClock      ; 1.000        ; -0.078     ; 2.308      ;
; -1.358 ; booth_mul4:U_MUL|A[1]                 ; booth_mul4:U_MUL|A[3]         ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.276      ;
; -1.356 ; booth_mul4:U_MUL|A[1]                 ; booth_mul4:U_MUL|A[2]         ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.274      ;
; -1.350 ; booth_mul4:U_MUL|op_sel_reg           ; booth_mul4:U_MUL|A[1]         ; GClock                      ; GClock      ; 1.000        ; -0.075     ; 2.273      ;
; -1.328 ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|A[3]         ; GClock                      ; GClock      ; 1.000        ; -0.075     ; 2.251      ;
; -1.328 ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|A[2]         ; GClock                      ; GClock      ; 1.000        ; -0.075     ; 2.251      ;
+--------+---------------------------------------+-------------------------------+-----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'booth_mul4:U_MUL|st.S_SHIFT'                                                                                        ;
+--------+-----------------------+----------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                    ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------+--------------+-----------------------------+--------------+------------+------------+
; -0.599 ; booth_mul4:U_MUL|A[1] ; booth_mul4:U_MUL|bundle[5] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; 0.500        ; 0.664      ; 0.732      ;
; -0.593 ; booth_mul4:U_MUL|Q[0] ; booth_mul4:U_MUL|bundle[0] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; 0.500        ; 0.664      ; 0.732      ;
; -0.586 ; booth_mul4:U_MUL|A[0] ; booth_mul4:U_MUL|bundle[4] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; 0.500        ; 0.666      ; 0.720      ;
; -0.585 ; booth_mul4:U_MUL|A[3] ; booth_mul4:U_MUL|bundle[7] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; 0.500        ; 0.665      ; 0.706      ;
; -0.575 ; booth_mul4:U_MUL|Q[1] ; booth_mul4:U_MUL|bundle[1] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; 0.500        ; 0.665      ; 0.709      ;
; -0.574 ; booth_mul4:U_MUL|Q[3] ; booth_mul4:U_MUL|bundle[3] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; 0.500        ; 0.665      ; 0.708      ;
; -0.569 ; booth_mul4:U_MUL|A[2] ; booth_mul4:U_MUL|bundle[6] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; 0.500        ; 0.664      ; 0.709      ;
; -0.568 ; booth_mul4:U_MUL|Q[2] ; booth_mul4:U_MUL|bundle[2] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; 0.500        ; 0.666      ; 0.709      ;
+--------+-----------------------+----------------------------+--------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'booth_mul4:U_MUL|st.S_SHIFT'                                                                                        ;
+-------+-----------------------+----------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                    ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------+--------------+-----------------------------+--------------+------------+------------+
; 0.185 ; booth_mul4:U_MUL|A[3] ; booth_mul4:U_MUL|bundle[7] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; -0.500       ; 0.932      ; 0.647      ;
; 0.186 ; booth_mul4:U_MUL|Q[2] ; booth_mul4:U_MUL|bundle[2] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; -0.500       ; 0.933      ; 0.649      ;
; 0.187 ; booth_mul4:U_MUL|Q[3] ; booth_mul4:U_MUL|bundle[3] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; -0.500       ; 0.932      ; 0.649      ;
; 0.188 ; booth_mul4:U_MUL|Q[1] ; booth_mul4:U_MUL|bundle[1] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; -0.500       ; 0.931      ; 0.649      ;
; 0.189 ; booth_mul4:U_MUL|A[2] ; booth_mul4:U_MUL|bundle[6] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; -0.500       ; 0.930      ; 0.649      ;
; 0.192 ; booth_mul4:U_MUL|A[0] ; booth_mul4:U_MUL|bundle[4] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; -0.500       ; 0.933      ; 0.655      ;
; 0.211 ; booth_mul4:U_MUL|A[1] ; booth_mul4:U_MUL|bundle[5] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; -0.500       ; 0.931      ; 0.672      ;
; 0.212 ; booth_mul4:U_MUL|Q[0] ; booth_mul4:U_MUL|bundle[0] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; -0.500       ; 0.930      ; 0.672      ;
+-------+-----------------------+----------------------------+--------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'GClock'                                                                                                                                       ;
+-------+---------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; 0.279 ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|A[0]                 ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.000        ; 3.060      ; 3.787      ;
; 0.365 ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|Qm1                  ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.000        ; 3.062      ; 3.875      ;
; 0.403 ; nr_div4_signed:U_DIV|done_r           ; nr_div4_signed:U_DIV|done_r           ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; div_inited                            ; div_inited                            ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; div_running                           ; div_running                           ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; nr_div4_signed:U_DIV|st.S_DONE        ; nr_div4_signed:U_DIV|st.S_DONE        ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; nr_div4_signed:U_DIV|st.S_IDLE        ; nr_div4_signed:U_DIV|st.S_IDLE        ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; nr_div4_signed:U_DIV|R_after_shift[0] ; nr_div4_signed:U_DIV|R_after_shift[0] ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; nr_div4_signed:U_DIV|R_after_shift[1] ; nr_div4_signed:U_DIV|R_after_shift[1] ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; nr_div4_signed:U_DIV|R_after_shift[2] ; nr_div4_signed:U_DIV|R_after_shift[2] ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; nr_div4_signed:U_DIV|R_after_shift[3] ; nr_div4_signed:U_DIV|R_after_shift[3] ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; nr_div4_signed:U_DIV|Mmag[3]          ; nr_div4_signed:U_DIV|Mmag[3]          ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; nr_div4_signed:U_DIV|R_after_shift[4] ; nr_div4_signed:U_DIV|R_after_shift[4] ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; nr_div4_signed:U_DIV|Q[0]             ; nr_div4_signed:U_DIV|Q[0]             ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; nr_div4_signed:U_DIV|Q_res[0]         ; nr_div4_signed:U_DIV|Q_res[0]         ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; booth_mul4:U_MUL|Qm1                  ; booth_mul4:U_MUL|Qm1                  ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; booth_mul4:U_MUL|cnt[1]               ; booth_mul4:U_MUL|cnt[1]               ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; booth_mul4:U_MUL|cnt[0]               ; booth_mul4:U_MUL|cnt[0]               ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; nr_div4_signed:U_DIV|R_res[0]         ; nr_div4_signed:U_DIV|R_res[0]         ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; mul_inited                            ; mul_inited                            ; GClock                      ; GClock      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; mul_running                           ; mul_running                           ; GClock                      ; GClock      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|st.S_IDLE            ; GClock                      ; GClock      ; 0.000        ; 0.079      ; 0.669      ;
; 0.423 ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|A[3]                 ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.000        ; 3.060      ; 3.931      ;
; 0.429 ; nr_div4_signed:U_DIV|R_res[2]         ; div_r[2]                              ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.695      ;
; 0.433 ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|A[1]                 ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.000        ; 3.060      ; 3.941      ;
; 0.442 ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|A[2]                 ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.000        ; 3.060      ; 3.950      ;
; 0.443 ; booth_mul4:U_MUL|st.S_DONE            ; booth_mul4:U_MUL|st.S_IDLE            ; GClock                      ; GClock      ; 0.000        ; 0.079      ; 0.708      ;
; 0.455 ; booth_mul4:U_MUL|st.S_DONE            ; mul_inited                            ; GClock                      ; GClock      ; 0.000        ; 0.079      ; 0.720      ;
; 0.465 ; booth_mul4:U_MUL|Qm1                  ; booth_mul4:U_MUL|st.S_SHIFT           ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.731      ;
; 0.467 ; nr_div4_signed:U_DIV|Q[0]             ; nr_div4_signed:U_DIV|Q[1]             ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.733      ;
; 0.474 ; nr_div4_signed:U_DIV|st.S_SHIFT       ; nr_div4_signed:U_DIV|R_after_shift[1] ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.740      ;
; 0.512 ; nr_div4_signed:U_DIV|st.S_PREP        ; nr_div4_signed:U_DIV|R_after_shift[4] ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.778      ;
; 0.518 ; nr_div4_signed:U_DIV|st.S_PREP        ; nr_div4_signed:U_DIV|st.S_SHIFT       ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.784      ;
; 0.539 ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|st.S_DEC             ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.000        ; 3.064      ; 4.051      ;
; 0.546 ; div_running                           ; div_start                             ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.812      ;
; 0.549 ; mul_running                           ; mul_start                             ; GClock                      ; GClock      ; 0.000        ; 0.079      ; 0.814      ;
; 0.554 ; nr_div4_signed:U_DIV|Q_res[1]         ; div_q[1]                              ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.820      ;
; 0.570 ; nr_div4_signed:U_DIV|cnt[0]           ; nr_div4_signed:U_DIV|st.S_SIGN        ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.836      ;
; 0.580 ; nr_div4_signed:U_DIV|cnt[0]           ; nr_div4_signed:U_DIV|st.S_SHIFT       ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.846      ;
; 0.583 ; nr_div4_signed:U_DIV|Q[1]             ; nr_div4_signed:U_DIV|Q[2]             ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.849      ;
; 0.585 ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|op_sel_reg           ; GClock                      ; GClock      ; 0.000        ; 0.079      ; 0.850      ;
; 0.587 ; nr_div4_signed:U_DIV|Q[2]             ; nr_div4_signed:U_DIV|Q[3]             ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.853      ;
; 0.603 ; nr_div4_signed:U_DIV|B_reg[1]         ; nr_div4_signed:U_DIV|Mmag[1]          ; GClock                      ; GClock      ; 0.000        ; 0.082      ; 0.871      ;
; 0.603 ; nr_div4_signed:U_DIV|B_reg[1]         ; nr_div4_signed:U_DIV|Mmag[2]          ; GClock                      ; GClock      ; 0.000        ; 0.082      ; 0.871      ;
; 0.624 ; nr_div4_signed:U_DIV|Q_res[3]         ; div_q[3]                              ; GClock                      ; GClock      ; 0.000        ; 0.078      ; 0.888      ;
; 0.636 ; nr_div4_signed:U_DIV|B_reg[3]         ; nr_div4_signed:U_DIV|sB_reg           ; GClock                      ; GClock      ; 0.000        ; 0.082      ; 0.904      ;
; 0.638 ; nr_div4_signed:U_DIV|R_res[3]         ; div_r[3]                              ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.904      ;
; 0.639 ; nr_div4_signed:U_DIV|Q_res[2]         ; div_q[2]                              ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.905      ;
; 0.639 ; nr_div4_signed:U_DIV|R_res[1]         ; div_r[1]                              ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.905      ;
; 0.646 ; nr_div4_signed:U_DIV|R[0]             ; nr_div4_signed:U_DIV|R[1]             ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.912      ;
; 0.651 ; nr_div4_signed:U_DIV|done_r           ; div_inited                            ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.917      ;
; 0.672 ; nr_div4_signed:U_DIV|done_r           ; div_running                           ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.938      ;
; 0.678 ; nr_div4_signed:U_DIV|Q[3]             ; nr_div4_signed:U_DIV|R_after_shift[0] ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.944      ;
; 0.679 ; nr_div4_signed:U_DIV|st.S_CHECK       ; nr_div4_signed:U_DIV|Q[0]             ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.945      ;
; 0.681 ; nr_div4_signed:U_DIV|R_res[0]         ; div_r[0]                              ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.947      ;
; 0.682 ; booth_mul4:U_MUL|st.S_DONE            ; mul_running                           ; GClock                      ; GClock      ; 0.000        ; 0.079      ; 0.947      ;
; 0.688 ; nr_div4_signed:U_DIV|Q_res[0]         ; div_q[0]                              ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.954      ;
; 0.693 ; nr_div4_signed:U_DIV|st.S_SHIFT       ; nr_div4_signed:U_DIV|R_after_shift[4] ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.959      ;
; 0.709 ; nr_div4_signed:U_DIV|st.S_DEC         ; nr_div4_signed:U_DIV|st.S_SHIFT       ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.975      ;
; 0.711 ; mul_start                             ; booth_mul4:U_MUL|op_sel_reg           ; GClock                      ; GClock      ; 0.000        ; 0.079      ; 0.976      ;
; 0.717 ; nr_div4_signed:U_DIV|cnt[1]           ; nr_div4_signed:U_DIV|st.S_SHIFT       ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 0.983      ;
; 0.731 ; nr_div4_signed:U_DIV|B_reg[0]         ; nr_div4_signed:U_DIV|Mmag[2]          ; GClock                      ; GClock      ; 0.000        ; 0.082      ; 0.999      ;
; 0.734 ; nr_div4_signed:U_DIV|B_reg[0]         ; nr_div4_signed:U_DIV|Mmag[1]          ; GClock                      ; GClock      ; 0.000        ; 0.082      ; 1.002      ;
; 0.735 ; nr_div4_signed:U_DIV|st.S_PREP        ; nr_div4_signed:U_DIV|Mmag[3]          ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 1.001      ;
; 0.736 ; div_start                             ; nr_div4_signed:U_DIV|st.S_DONE        ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 1.002      ;
; 0.737 ; nr_div4_signed:U_DIV|st.S_DEC         ; nr_div4_signed:U_DIV|st.S_SIGN        ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 1.003      ;
; 0.755 ; booth_mul4:U_MUL|A[3]                 ; prod_reg[7]                           ; GClock                      ; GClock      ; 0.000        ; 0.077      ; 1.018      ;
; 0.761 ; nr_div4_signed:U_DIV|cnt[1]           ; nr_div4_signed:U_DIV|st.S_SIGN        ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 1.027      ;
; 0.791 ; nr_div4_signed:U_DIV|R[2]             ; nr_div4_signed:U_DIV|R[3]             ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 1.057      ;
; 0.804 ; nr_div4_signed:U_DIV|st.S_PREP        ; nr_div4_signed:U_DIV|R_after_shift[1] ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 1.070      ;
; 0.807 ; nr_div4_signed:U_DIV|R_after_shift[1] ; nr_div4_signed:U_DIV|R[1]             ; GClock                      ; GClock      ; 0.000        ; 0.082      ; 1.075      ;
; 0.807 ; nr_div4_signed:U_DIV|R[3]             ; nr_div4_signed:U_DIV|R_res[3]         ; GClock                      ; GClock      ; 0.000        ; 0.074      ; 1.067      ;
; 0.811 ; nr_div4_signed:U_DIV|st.S_DONE        ; nr_div4_signed:U_DIV|st.S_IDLE        ; GClock                      ; GClock      ; 0.000        ; 0.084      ; 1.081      ;
; 0.811 ; nr_div4_signed:U_DIV|R[3]             ; nr_div4_signed:U_DIV|R_after_shift[4] ; GClock                      ; GClock      ; 0.000        ; 0.078      ; 1.075      ;
; 0.814 ; nr_div4_signed:U_DIV|R_after_shift[3] ; nr_div4_signed:U_DIV|R[3]             ; GClock                      ; GClock      ; 0.000        ; 0.078      ; 1.078      ;
; 0.823 ; nr_div4_signed:U_DIV|R[2]             ; nr_div4_signed:U_DIV|R_after_shift[3] ; GClock                      ; GClock      ; 0.000        ; 0.082      ; 1.091      ;
; 0.834 ; nr_div4_signed:U_DIV|Q[3]             ; nr_div4_signed:U_DIV|R[0]             ; GClock                      ; GClock      ; 0.000        ; 0.078      ; 1.098      ;
; 0.849 ; nr_div4_signed:U_DIV|A_reg[3]         ; nr_div4_signed:U_DIV|sA_reg           ; GClock                      ; GClock      ; 0.000        ; 0.084      ; 1.119      ;
; 0.855 ; nr_div4_signed:U_DIV|R_after_shift[2] ; nr_div4_signed:U_DIV|R[2]             ; GClock                      ; GClock      ; 0.000        ; 0.078      ; 1.119      ;
; 0.856 ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|A[0]                 ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; -0.500       ; 3.060      ; 3.864      ;
; 0.863 ; nr_div4_signed:U_DIV|B_reg[2]         ; nr_div4_signed:U_DIV|Mmag[2]          ; GClock                      ; GClock      ; 0.000        ; 0.082      ; 1.131      ;
; 0.864 ; booth_mul4:U_MUL|Q[1]                 ; prod_reg[1]                           ; GClock                      ; GClock      ; 0.000        ; 0.073      ; 1.123      ;
; 0.866 ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|A[0]                 ; GClock                      ; GClock      ; 0.000        ; 0.084      ; 1.136      ;
; 0.866 ; booth_mul4:U_MUL|A[2]                 ; prod_reg[6]                           ; GClock                      ; GClock      ; 0.000        ; 0.075      ; 1.127      ;
; 0.868 ; booth_mul4:U_MUL|cnt[0]               ; booth_mul4:U_MUL|cnt[1]               ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 1.134      ;
; 0.868 ; booth_mul4:U_MUL|st.S_OP              ; booth_mul4:U_MUL|st.S_SHIFT           ; GClock                      ; GClock      ; 0.000        ; 0.082      ; 1.136      ;
; 0.879 ; nr_div4_signed:U_DIV|B_reg[3]         ; nr_div4_signed:U_DIV|Mmag[2]          ; GClock                      ; GClock      ; 0.000        ; 0.082      ; 1.147      ;
; 0.886 ; booth_mul4:U_MUL|Q[2]                 ; prod_reg[2]                           ; GClock                      ; GClock      ; 0.000        ; 0.073      ; 1.145      ;
; 0.887 ; nr_div4_signed:U_DIV|B_reg[3]         ; nr_div4_signed:U_DIV|Mmag[1]          ; GClock                      ; GClock      ; 0.000        ; 0.082      ; 1.155      ;
; 0.893 ; booth_mul4:U_MUL|A[1]                 ; prod_reg[5]                           ; GClock                      ; GClock      ; 0.000        ; 0.077      ; 1.156      ;
; 0.893 ; mul_inited                            ; mul_start                             ; GClock                      ; GClock      ; 0.000        ; 0.079      ; 1.158      ;
; 0.894 ; mul_inited                            ; mul_running                           ; GClock                      ; GClock      ; 0.000        ; 0.079      ; 1.159      ;
; 0.904 ; nr_div4_signed:U_DIV|Q[1]             ; nr_div4_signed:U_DIV|Q_res[1]         ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 1.162      ;
; 0.912 ; mul_start                             ; booth_mul4:U_MUL|st.S_IDLE            ; GClock                      ; GClock      ; 0.000        ; 0.079      ; 1.177      ;
; 0.912 ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|Q[3]                 ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.000        ; 3.062      ; 4.422      ;
; 0.912 ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|Q[2]                 ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.000        ; 3.062      ; 4.422      ;
; 0.912 ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|Q[1]                 ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.000        ; 3.062      ; 4.422      ;
; 0.912 ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|Q[0]                 ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.000        ; 3.062      ; 4.422      ;
; 0.913 ; booth_mul4:U_MUL|Q[0]                 ; booth_mul4:U_MUL|st.S_SHIFT           ; GClock                      ; GClock      ; 0.000        ; 0.080      ; 1.179      ;
; 0.919 ; booth_mul4:U_MUL|Q[0]                 ; booth_mul4:U_MUL|do_op_reg            ; GClock                      ; GClock      ; 0.000        ; 0.078      ; 1.183      ;
+-------+---------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'GClock'                                                               ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; GClock ; Rise       ; GClock                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|A[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|A[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|A[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|A[3]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|M[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|M[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|M[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|M[3]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|Q[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|Q[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|Q[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|Q[3]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|Qm1                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|cnt[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|cnt[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|cnt[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|do_op_reg            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|op_sel_reg           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|st.S_CHECK           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|st.S_DEC             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|st.S_DONE            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|st.S_IDLE            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|st.S_OP              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|st.S_SHIFT           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_inited                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_last_A[0]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_last_A[1]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_last_A[2]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_last_A[3]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_last_B[0]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_last_B[1]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_last_B[2]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_last_B[3]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_q[0]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_q[1]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_q[2]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_q[3]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_r[0]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_r[1]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_r[2]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_r[3]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_running                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_start                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; mul_inited                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; mul_last_A[0]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; mul_last_A[1]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; mul_last_A[2]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; mul_last_A[3]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; mul_last_B[0]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; mul_last_B[1]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; mul_last_B[2]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; mul_last_B[3]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; mul_running                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; mul_start                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|A_reg[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|A_reg[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|A_reg[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|A_reg[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|B_reg[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|B_reg[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|B_reg[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|B_reg[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Mmag[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Mmag[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Mmag[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Mmag[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Q[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Q[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Q[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Q[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Q_res[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Q_res[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Q_res[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Q_res[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R_after_shift[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R_after_shift[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R_after_shift[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R_after_shift[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R_after_shift[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R_res[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R_res[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R_res[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R_res[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|cnt[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|cnt[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|done_r           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|sA_reg           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|sB_reg           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|st.S_CHECK       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|st.S_DEC         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|st.S_DONE        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|st.S_IDLE        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|st.S_PREP        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|st.S_SHIFT       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|st.S_SIGN        ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'booth_mul4:U_MUL|st.S_SHIFT'                                                                ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------+
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[4]|datac             ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[2]|datac             ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[3]|datac             ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[5]|datac             ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[6]|datac             ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[7]|datac             ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[0]|datac             ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[1]|datac             ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[4]        ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|st.S_SHIFT~clkctrl|inclk[0] ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|st.S_SHIFT~clkctrl|outclk   ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[2]        ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[3]        ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[5]        ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[6]        ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[7]        ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[0]        ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|st.S_SHIFT|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|st.S_SHIFT|q                ;
; 0.547 ; 0.547        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[2]        ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|st.S_SHIFT~clkctrl|inclk[0] ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|st.S_SHIFT~clkctrl|outclk   ;
; 0.548 ; 0.548        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[0]        ;
; 0.548 ; 0.548        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[1]        ;
; 0.548 ; 0.548        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[3]        ;
; 0.548 ; 0.548        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[4]        ;
; 0.548 ; 0.548        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[5]        ;
; 0.548 ; 0.548        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[7]        ;
; 0.549 ; 0.549        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[6]        ;
; 0.551 ; 0.551        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[2]|datac             ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[0]|datac             ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[1]|datac             ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[3]|datac             ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[4]|datac             ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[5]|datac             ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[7]|datac             ;
; 0.553 ; 0.553        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[6]|datac             ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; GReset              ; GClock     ; 3.564 ; 3.839 ; Rise       ; GClock          ;
; OperandA[*]         ; GClock     ; 3.426 ; 3.733 ; Rise       ; GClock          ;
;  OperandA[0]        ; GClock     ; 3.426 ; 3.733 ; Rise       ; GClock          ;
;  OperandA[1]        ; GClock     ; 3.220 ; 3.591 ; Rise       ; GClock          ;
;  OperandA[2]        ; GClock     ; 3.199 ; 3.565 ; Rise       ; GClock          ;
;  OperandA[3]        ; GClock     ; 2.868 ; 3.249 ; Rise       ; GClock          ;
; OperandB[*]         ; GClock     ; 3.982 ; 4.331 ; Rise       ; GClock          ;
;  OperandB[0]        ; GClock     ; 3.752 ; 4.131 ; Rise       ; GClock          ;
;  OperandB[1]        ; GClock     ; 3.982 ; 4.331 ; Rise       ; GClock          ;
;  OperandB[2]        ; GClock     ; 3.615 ; 3.983 ; Rise       ; GClock          ;
;  OperandB[3]        ; GClock     ; 3.806 ; 4.168 ; Rise       ; GClock          ;
; OperationSelect[*]  ; GClock     ; 1.924 ; 2.255 ; Rise       ; GClock          ;
;  OperationSelect[0] ; GClock     ; 1.924 ; 2.255 ; Rise       ; GClock          ;
;  OperationSelect[1] ; GClock     ; 1.756 ; 2.116 ; Rise       ; GClock          ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; GReset              ; GClock     ; -0.638 ; -1.015 ; Rise       ; GClock          ;
; OperandA[*]         ; GClock     ; -0.726 ; -1.087 ; Rise       ; GClock          ;
;  OperandA[0]        ; GClock     ; -1.591 ; -1.934 ; Rise       ; GClock          ;
;  OperandA[1]        ; GClock     ; -0.726 ; -1.087 ; Rise       ; GClock          ;
;  OperandA[2]        ; GClock     ; -1.009 ; -1.354 ; Rise       ; GClock          ;
;  OperandA[3]        ; GClock     ; -0.778 ; -1.133 ; Rise       ; GClock          ;
; OperandB[*]         ; GClock     ; -0.755 ; -1.097 ; Rise       ; GClock          ;
;  OperandB[0]        ; GClock     ; -0.755 ; -1.097 ; Rise       ; GClock          ;
;  OperandB[1]        ; GClock     ; -0.778 ; -1.102 ; Rise       ; GClock          ;
;  OperandB[2]        ; GClock     ; -0.816 ; -1.137 ; Rise       ; GClock          ;
;  OperandB[3]        ; GClock     ; -0.759 ; -1.101 ; Rise       ; GClock          ;
; OperationSelect[*]  ; GClock     ; -1.124 ; -1.453 ; Rise       ; GClock          ;
;  OperationSelect[0] ; GClock     ; -1.228 ; -1.584 ; Rise       ; GClock          ;
;  OperationSelect[1] ; GClock     ; -1.124 ; -1.453 ; Rise       ; GClock          ;
+---------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; MuxOut[*]  ; GClock     ; 8.506  ; 8.519  ; Rise       ; GClock          ;
;  MuxOut[0] ; GClock     ; 8.506  ; 8.519  ; Rise       ; GClock          ;
;  MuxOut[1] ; GClock     ; 8.428  ; 8.378  ; Rise       ; GClock          ;
;  MuxOut[2] ; GClock     ; 7.915  ; 7.917  ; Rise       ; GClock          ;
;  MuxOut[3] ; GClock     ; 8.223  ; 8.206  ; Rise       ; GClock          ;
;  MuxOut[4] ; GClock     ; 7.620  ; 7.622  ; Rise       ; GClock          ;
;  MuxOut[5] ; GClock     ; 8.259  ; 8.145  ; Rise       ; GClock          ;
;  MuxOut[6] ; GClock     ; 7.710  ; 7.638  ; Rise       ; GClock          ;
;  MuxOut[7] ; GClock     ; 7.739  ; 7.674  ; Rise       ; GClock          ;
; ZeroOut    ; GClock     ; 10.260 ; 10.143 ; Rise       ; GClock          ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; MuxOut[*]  ; GClock     ; 7.264 ; 7.168 ; Rise       ; GClock          ;
;  MuxOut[0] ; GClock     ; 7.877 ; 7.796 ; Rise       ; GClock          ;
;  MuxOut[1] ; GClock     ; 7.981 ; 7.888 ; Rise       ; GClock          ;
;  MuxOut[2] ; GClock     ; 7.481 ; 7.392 ; Rise       ; GClock          ;
;  MuxOut[3] ; GClock     ; 7.507 ; 7.476 ; Rise       ; GClock          ;
;  MuxOut[4] ; GClock     ; 7.264 ; 7.168 ; Rise       ; GClock          ;
;  MuxOut[5] ; GClock     ; 7.570 ; 7.452 ; Rise       ; GClock          ;
;  MuxOut[6] ; GClock     ; 7.288 ; 7.206 ; Rise       ; GClock          ;
;  MuxOut[7] ; GClock     ; 7.357 ; 7.264 ; Rise       ; GClock          ;
; ZeroOut    ; GClock     ; 7.927 ; 7.780 ; Rise       ; GClock          ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------+
; Propagation Delay                                                    ;
+--------------------+-------------+--------+--------+--------+--------+
; Input Port         ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------------+-------------+--------+--------+--------+--------+
; OperandA[0]        ; CarryOut    ; 9.197  ; 9.591  ; 9.974  ; 9.447  ;
; OperandA[0]        ; MuxOut[0]   ; 7.436  ; 7.328  ; 7.798  ; 7.681  ;
; OperandA[0]        ; MuxOut[1]   ; 8.279  ; 8.176  ; 8.641  ; 8.529  ;
; OperandA[0]        ; MuxOut[2]   ; 9.207  ; 9.116  ; 9.521  ; 9.467  ;
; OperandA[0]        ; MuxOut[3]   ; 9.733  ; 9.620  ; 10.112 ; 9.999  ;
; OperandA[0]        ; OverflowOut ; 10.272 ; 10.231 ; 10.646 ; 10.610 ;
; OperandA[0]        ; ZeroOut     ; 11.674 ; 11.653 ; 12.053 ; 12.032 ;
; OperandA[1]        ; CarryOut    ; 9.613  ; 10.010 ; 10.424 ; 9.897  ;
; OperandA[1]        ; MuxOut[1]   ; 7.584  ; 7.459  ; 7.946  ; 7.812  ;
; OperandA[1]        ; MuxOut[2]   ; 9.623  ; 9.532  ; 9.971  ; 9.917  ;
; OperandA[1]        ; MuxOut[3]   ; 10.149 ; 10.036 ; 10.562 ; 10.449 ;
; OperandA[1]        ; OverflowOut ; 10.688 ; 10.647 ; 11.096 ; 11.060 ;
; OperandA[1]        ; ZeroOut     ; 12.090 ; 12.069 ; 12.503 ; 12.482 ;
; OperandA[2]        ; CarryOut    ; 8.358  ; 9.215  ; 9.654  ; 8.588  ;
; OperandA[2]        ; MuxOut[2]   ; 8.561  ; 8.471  ; 8.895  ; 8.796  ;
; OperandA[2]        ; MuxOut[3]   ; 9.192  ; 9.088  ; 9.534  ; 9.430  ;
; OperandA[2]        ; OverflowOut ; 10.512 ; 10.408 ; 10.805 ; 10.712 ;
; OperandA[2]        ; ZeroOut     ; 11.142 ; 11.112 ; 11.484 ; 11.454 ;
; OperandA[3]        ; CarryOut    ; 8.065  ; 8.492  ; 8.907  ; 8.351  ;
; OperandA[3]        ; MuxOut[3]   ; 9.872  ; 9.759  ; 10.272 ; 10.159 ;
; OperandA[3]        ; OverflowOut ; 10.406 ; 10.370 ; 10.806 ; 10.770 ;
; OperandA[3]        ; ZeroOut     ; 11.813 ; 11.792 ; 12.213 ; 12.192 ;
; OperandB[0]        ; CarryOut    ; 9.817  ;        ;        ; 10.139 ;
; OperandB[0]        ; MuxOut[0]   ; 7.828  ; 7.719  ; 8.145  ; 8.073  ;
; OperandB[0]        ; MuxOut[1]   ; 8.670  ; 8.566  ; 8.988  ; 8.921  ;
; OperandB[0]        ; MuxOut[2]   ; 9.420  ; 9.329  ; 9.736  ; 9.682  ;
; OperandB[0]        ; MuxOut[3]   ; 9.946  ; 9.833  ; 10.327 ; 10.214 ;
; OperandB[0]        ; OverflowOut ; 10.485 ; 10.444 ; 10.861 ; 10.825 ;
; OperandB[0]        ; ZeroOut     ; 11.887 ; 11.866 ; 12.268 ; 12.247 ;
; OperandB[1]        ; CarryOut    ; 10.562 ;        ;        ; 10.871 ;
; OperandB[1]        ; MuxOut[1]   ; 8.788  ; 8.712  ; 9.135  ; 9.060  ;
; OperandB[1]        ; MuxOut[2]   ; 10.115 ; 10.024 ; 10.450 ; 10.396 ;
; OperandB[1]        ; MuxOut[3]   ; 10.641 ; 10.528 ; 11.041 ; 10.928 ;
; OperandB[1]        ; OverflowOut ; 11.180 ; 11.139 ; 11.575 ; 11.539 ;
; OperandB[1]        ; ZeroOut     ; 12.582 ; 12.561 ; 12.982 ; 12.961 ;
; OperandB[2]        ; CarryOut    ; 9.060  ;        ;        ; 9.372  ;
; OperandB[2]        ; MuxOut[2]   ; 8.367  ; 8.277  ; 8.698  ; 8.599  ;
; OperandB[2]        ; MuxOut[3]   ; 9.199  ; 9.086  ; 9.512  ; 9.408  ;
; OperandB[2]        ; OverflowOut ; 10.051 ; 9.958  ; 10.419 ; 10.315 ;
; OperandB[2]        ; ZeroOut     ; 11.140 ; 11.119 ; 11.462 ; 11.432 ;
; OperandB[3]        ; CarryOut    ; 8.634  ;        ;        ; 8.951  ;
; OperandB[3]        ; MuxOut[3]   ; 9.971  ; 9.858  ; 10.333 ; 10.220 ;
; OperandB[3]        ; OverflowOut ; 10.505 ; 10.469 ; 10.867 ; 10.831 ;
; OperandB[3]        ; ZeroOut     ; 11.912 ; 11.891 ; 12.274 ; 12.253 ;
; OperationSelect[0] ; CarryOut    ; 7.951  ; 8.914  ; 9.359  ; 8.259  ;
; OperationSelect[0] ; MuxOut[0]   ; 8.448  ; 8.346  ; 8.787  ; 8.723  ;
; OperationSelect[0] ; MuxOut[1]   ; 8.880  ; 8.825  ; 9.256  ; 9.114  ;
; OperationSelect[0] ; MuxOut[2]   ; 8.695  ; 8.604  ; 9.036  ; 8.982  ;
; OperationSelect[0] ; MuxOut[3]   ; 8.211  ; 8.107  ; 8.593  ; 8.489  ;
; OperationSelect[0] ; MuxOut[4]   ; 7.521  ; 7.420  ; 7.860  ; 7.797  ;
; OperationSelect[0] ; MuxOut[5]   ; 8.468  ; 8.418  ; 8.903  ; 8.694  ;
; OperationSelect[0] ; MuxOut[6]   ; 7.973  ; 7.875  ; 8.328  ; 8.244  ;
; OperationSelect[0] ; MuxOut[7]   ; 7.955  ; 7.965  ; 8.391  ; 8.242  ;
; OperationSelect[0] ; OverflowOut ; 7.647  ; 8.879  ; 9.332  ; 7.897  ;
; OperationSelect[0] ; ZeroOut     ; 10.618 ; 10.556 ; 10.996 ; 10.897 ;
; OperationSelect[1] ; CarryOut    ;        ; 8.903  ; 9.324  ;        ;
; OperationSelect[1] ; MuxOut[0]   ; 8.807  ; 7.880  ; 8.342  ; 9.088  ;
; OperationSelect[1] ; MuxOut[1]   ; 8.164  ; 8.092  ; 8.568  ; 8.398  ;
; OperationSelect[1] ; MuxOut[2]   ; 8.521  ; 8.467  ; 8.930  ; 8.839  ;
; OperationSelect[1] ; MuxOut[3]   ; 8.556  ; 8.452  ; 8.915  ; 8.802  ;
; OperationSelect[1] ; MuxOut[4]   ; 7.879  ;        ;        ; 8.161  ;
; OperationSelect[1] ; MuxOut[5]   ; 8.476  ;        ;        ; 8.678  ;
; OperationSelect[1] ; MuxOut[6]   ; 7.913  ;        ;        ; 8.218  ;
; OperationSelect[1] ; MuxOut[7]   ; 7.965  ;        ;        ; 8.228  ;
; OperationSelect[1] ; OverflowOut ; 8.620  ; 9.431  ; 9.848  ; 8.900  ;
; OperationSelect[1] ; ZeroOut     ; 10.506 ; 10.476 ; 10.856 ; 10.835 ;
+--------------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------------------+
; Minimum Propagation Delay                                            ;
+--------------------+-------------+--------+--------+--------+--------+
; Input Port         ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------------+-------------+--------+--------+--------+--------+
; OperandA[0]        ; CarryOut    ; 8.873  ; 9.185  ; 9.557  ; 9.119  ;
; OperandA[0]        ; MuxOut[0]   ; 7.186  ; 7.079  ; 7.540  ; 7.425  ;
; OperandA[0]        ; MuxOut[1]   ; 7.949  ; 7.835  ; 8.295  ; 8.189  ;
; OperandA[0]        ; MuxOut[2]   ; 8.661  ; 8.607  ; 9.069  ; 8.979  ;
; OperandA[0]        ; MuxOut[3]   ; 9.143  ; 9.033  ; 9.490  ; 9.380  ;
; OperandA[0]        ; OverflowOut ; 9.134  ; 9.042  ; 9.481  ; 9.389  ;
; OperandA[0]        ; ZeroOut     ; 8.226  ; 8.122  ; 8.572  ; 8.476  ;
; OperandA[1]        ; CarryOut    ; 9.214  ; 9.526  ; 9.921  ; 9.455  ;
; OperandA[1]        ; MuxOut[1]   ; 7.328  ; 7.205  ; 7.682  ; 7.551  ;
; OperandA[1]        ; MuxOut[2]   ; 9.002  ; 8.948  ; 9.433  ; 9.343  ;
; OperandA[1]        ; MuxOut[3]   ; 9.484  ; 9.374  ; 9.854  ; 9.744  ;
; OperandA[1]        ; OverflowOut ; 9.286  ; 9.184  ; 9.640  ; 9.548  ;
; OperandA[1]        ; ZeroOut     ; 8.327  ; 8.210  ; 8.673  ; 8.564  ;
; OperandA[2]        ; CarryOut    ; 8.069  ; 8.752  ; 9.153  ; 8.295  ;
; OperandA[2]        ; MuxOut[2]   ; 8.202  ; 8.105  ; 8.521  ; 8.424  ;
; OperandA[2]        ; MuxOut[3]   ; 8.530  ; 8.428  ; 8.889  ; 8.787  ;
; OperandA[2]        ; OverflowOut ; 8.717  ; 8.625  ; 9.113  ; 9.021  ;
; OperandA[2]        ; ZeroOut     ; 10.019 ; 9.980  ; 10.338 ; 10.299 ;
; OperandA[3]        ; CarryOut    ; 7.783  ; 8.127  ; 8.539  ; 8.064  ;
; OperandA[3]        ; MuxOut[3]   ; 9.223  ; 9.113  ; 9.630  ; 9.520  ;
; OperandA[3]        ; OverflowOut ; 7.989  ; 7.928  ; 8.393  ; 8.316  ;
; OperandA[3]        ; ZeroOut     ; 11.088 ; 11.068 ; 11.495 ; 11.475 ;
; OperandB[0]        ; CarryOut    ; 9.076  ;        ;        ; 9.325  ;
; OperandB[0]        ; MuxOut[0]   ; 7.561  ; 7.454  ; 7.872  ; 7.800  ;
; OperandB[0]        ; MuxOut[1]   ; 8.321  ; 8.208  ; 8.666  ; 8.520  ;
; OperandB[0]        ; MuxOut[2]   ; 8.912  ; 8.822  ; 9.192  ; 9.138  ;
; OperandB[0]        ; MuxOut[3]   ; 9.333  ; 9.223  ; 9.674  ; 9.564  ;
; OperandB[0]        ; OverflowOut ; 9.324  ; 9.232  ; 9.665  ; 9.573  ;
; OperandB[0]        ; ZeroOut     ; 8.601  ; 8.497  ; 8.947  ; 8.808  ;
; OperandB[1]        ; CarryOut    ; 9.685  ;        ;        ; 9.913  ;
; OperandB[1]        ; MuxOut[1]   ; 8.390  ; 8.246  ; 8.714  ; 8.602  ;
; OperandB[1]        ; MuxOut[2]   ; 9.557  ; 9.467  ; 9.825  ; 9.771  ;
; OperandB[1]        ; MuxOut[3]   ; 9.978  ; 9.868  ; 10.307 ; 10.197 ;
; OperandB[1]        ; OverflowOut ; 9.797  ; 9.705  ; 10.127 ; 10.025 ;
; OperandB[1]        ; ZeroOut     ; 9.368  ; 9.272  ; 9.724  ; 9.596  ;
; OperandB[2]        ; CarryOut    ; 8.253  ;        ;        ; 8.500  ;
; OperandB[2]        ; MuxOut[2]   ; 8.058  ; 7.961  ; 8.380  ; 8.291  ;
; OperandB[2]        ; MuxOut[3]   ; 8.595  ; 8.485  ; 8.935  ; 8.825  ;
; OperandB[2]        ; OverflowOut ; 8.586  ; 8.494  ; 8.926  ; 8.834  ;
; OperandB[2]        ; ZeroOut     ; 9.875  ; 9.836  ; 10.205 ; 10.158 ;
; OperandB[3]        ; CarryOut    ; 8.151  ;        ;        ; 8.415  ;
; OperandB[3]        ; MuxOut[3]   ; 9.422  ; 9.312  ; 9.741  ; 9.631  ;
; OperandB[3]        ; OverflowOut ; 8.071  ; 7.974  ; 8.409  ; 8.304  ;
; OperandB[3]        ; ZeroOut     ; 11.287 ; 11.267 ; 11.606 ; 11.586 ;
; OperationSelect[0] ; CarryOut    ; 7.677  ; 8.459  ; 8.903  ; 7.978  ;
; OperationSelect[0] ; MuxOut[0]   ; 8.083  ; 7.958  ; 8.415  ; 8.326  ;
; OperationSelect[0] ; MuxOut[1]   ; 8.350  ; 8.332  ; 8.745  ; 8.605  ;
; OperationSelect[0] ; MuxOut[2]   ; 8.290  ; 8.226  ; 8.652  ; 8.598  ;
; OperationSelect[0] ; MuxOut[3]   ; 7.908  ; 7.798  ; 8.273  ; 8.163  ;
; OperationSelect[0] ; MuxOut[4]   ; 7.265  ; 7.166  ; 7.597  ; 7.534  ;
; OperationSelect[0] ; MuxOut[5]   ; 8.172  ; 8.124  ; 8.597  ; 8.396  ;
; OperationSelect[0] ; MuxOut[6]   ; 7.697  ; 7.601  ; 8.045  ; 7.962  ;
; OperationSelect[0] ; MuxOut[7]   ; 7.681  ; 7.689  ; 8.105  ; 7.960  ;
; OperationSelect[0] ; OverflowOut ; 7.386  ; 8.370  ; 8.794  ; 7.630  ;
; OperationSelect[0] ; ZeroOut     ; 8.322  ; 8.189  ; 8.683  ; 8.537  ;
; OperationSelect[1] ; CarryOut    ;        ; 7.602  ; 8.047  ;        ;
; OperationSelect[1] ; MuxOut[0]   ; 8.369  ; 7.573  ; 8.019  ; 8.579  ;
; OperationSelect[1] ; MuxOut[1]   ; 7.825  ; 7.738  ; 8.200  ; 8.097  ;
; OperationSelect[1] ; MuxOut[2]   ; 7.574  ; 7.520  ; 7.925  ; 7.827  ;
; OperationSelect[1] ; MuxOut[3]   ; 7.806  ; 7.697  ; 8.109  ; 8.064  ;
; OperationSelect[1] ; MuxOut[4]   ; 7.549  ;        ;        ; 7.785  ;
; OperationSelect[1] ; MuxOut[5]   ; 8.120  ;        ;        ; 8.337  ;
; OperationSelect[1] ; MuxOut[6]   ; 7.597  ;        ;        ; 7.863  ;
; OperationSelect[1] ; MuxOut[7]   ; 7.630  ;        ;        ; 7.903  ;
; OperationSelect[1] ; OverflowOut ; 8.262  ; 8.084  ; 8.511  ; 8.503  ;
; OperationSelect[1] ; ZeroOut     ; 8.720  ; 8.089  ; 8.584  ; 8.955  ;
+--------------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 381.1 MHz ; 250.0 MHz       ; GClock     ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; GClock                      ; -1.624 ; -96.922       ;
; booth_mul4:U_MUL|st.S_SHIFT ; -0.560 ; -4.363        ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                   ;
+-----------------------------+-------+---------------+
; Clock                       ; Slack ; End Point TNS ;
+-----------------------------+-------+---------------+
; booth_mul4:U_MUL|st.S_SHIFT ; 0.291 ; 0.000         ;
; GClock                      ; 0.318 ; 0.000         ;
+-----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; GClock                      ; -3.000 ; -140.495      ;
; booth_mul4:U_MUL|st.S_SHIFT ; 0.471  ; 0.000         ;
+-----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'GClock'                                                                                                                                ;
+--------+---------------------------------------+-------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                       ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -1.624 ; mul_start                             ; booth_mul4:U_MUL|st.S_DEC     ; GClock                      ; GClock      ; 1.000        ; -0.063     ; 2.560      ;
; -1.593 ; booth_mul4:U_MUL|bundle[5]            ; booth_mul4:U_MUL|A[0]         ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.500        ; -0.774     ; 1.308      ;
; -1.552 ; mul_start                             ; booth_mul4:U_MUL|Q[3]         ; GClock                      ; GClock      ; 1.000        ; -0.065     ; 2.486      ;
; -1.552 ; mul_start                             ; booth_mul4:U_MUL|Q[2]         ; GClock                      ; GClock      ; 1.000        ; -0.065     ; 2.486      ;
; -1.552 ; mul_start                             ; booth_mul4:U_MUL|Q[1]         ; GClock                      ; GClock      ; 1.000        ; -0.065     ; 2.486      ;
; -1.552 ; mul_start                             ; booth_mul4:U_MUL|Q[0]         ; GClock                      ; GClock      ; 1.000        ; -0.065     ; 2.486      ;
; -1.542 ; nr_div4_signed:U_DIV|R_after_shift[1] ; nr_div4_signed:U_DIV|R[1]     ; GClock                      ; GClock      ; 1.000        ; -0.070     ; 2.471      ;
; -1.542 ; nr_div4_signed:U_DIV|R_after_shift[0] ; nr_div4_signed:U_DIV|R[1]     ; GClock                      ; GClock      ; 1.000        ; -0.074     ; 2.467      ;
; -1.541 ; booth_mul4:U_MUL|bundle[7]            ; booth_mul4:U_MUL|A[3]         ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.500        ; -0.775     ; 1.255      ;
; -1.538 ; nr_div4_signed:U_DIV|R_after_shift[1] ; nr_div4_signed:U_DIV|R[3]     ; GClock                      ; GClock      ; 1.000        ; -0.070     ; 2.467      ;
; -1.538 ; nr_div4_signed:U_DIV|R_after_shift[0] ; nr_div4_signed:U_DIV|R[3]     ; GClock                      ; GClock      ; 1.000        ; -0.074     ; 2.463      ;
; -1.503 ; mul_last_B[1]                         ; mul_running                   ; GClock                      ; GClock      ; 1.000        ; -0.073     ; 2.429      ;
; -1.502 ; mul_last_B[1]                         ; mul_start                     ; GClock                      ; GClock      ; 1.000        ; -0.073     ; 2.428      ;
; -1.481 ; nr_div4_signed:U_DIV|Mmag[1]          ; nr_div4_signed:U_DIV|R[1]     ; GClock                      ; GClock      ; 1.000        ; -0.070     ; 2.410      ;
; -1.477 ; nr_div4_signed:U_DIV|Mmag[1]          ; nr_div4_signed:U_DIV|R[3]     ; GClock                      ; GClock      ; 1.000        ; -0.070     ; 2.406      ;
; -1.469 ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|Q[3]         ; GClock                      ; GClock      ; 1.000        ; -0.065     ; 2.403      ;
; -1.469 ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|Q[2]         ; GClock                      ; GClock      ; 1.000        ; -0.065     ; 2.403      ;
; -1.469 ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|Q[1]         ; GClock                      ; GClock      ; 1.000        ; -0.065     ; 2.403      ;
; -1.469 ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|Q[0]         ; GClock                      ; GClock      ; 1.000        ; -0.065     ; 2.403      ;
; -1.441 ; booth_mul4:U_MUL|do_op_reg            ; booth_mul4:U_MUL|A[3]         ; GClock                      ; GClock      ; 1.000        ; -0.071     ; 2.369      ;
; -1.441 ; booth_mul4:U_MUL|do_op_reg            ; booth_mul4:U_MUL|A[2]         ; GClock                      ; GClock      ; 1.000        ; -0.071     ; 2.369      ;
; -1.441 ; booth_mul4:U_MUL|do_op_reg            ; booth_mul4:U_MUL|A[1]         ; GClock                      ; GClock      ; 1.000        ; -0.071     ; 2.369      ;
; -1.441 ; booth_mul4:U_MUL|do_op_reg            ; booth_mul4:U_MUL|A[0]         ; GClock                      ; GClock      ; 1.000        ; -0.071     ; 2.369      ;
; -1.439 ; nr_div4_signed:U_DIV|R_after_shift[3] ; nr_div4_signed:U_DIV|R[1]     ; GClock                      ; GClock      ; 1.000        ; -0.074     ; 2.364      ;
; -1.435 ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|st.S_DEC     ; GClock                      ; GClock      ; 1.000        ; -0.063     ; 2.371      ;
; -1.435 ; nr_div4_signed:U_DIV|R_after_shift[3] ; nr_div4_signed:U_DIV|R[3]     ; GClock                      ; GClock      ; 1.000        ; -0.074     ; 2.360      ;
; -1.415 ; nr_div4_signed:U_DIV|R_after_shift[1] ; nr_div4_signed:U_DIV|R[0]     ; GClock                      ; GClock      ; 1.000        ; -0.070     ; 2.344      ;
; -1.414 ; nr_div4_signed:U_DIV|R_after_shift[1] ; nr_div4_signed:U_DIV|R[2]     ; GClock                      ; GClock      ; 1.000        ; -0.070     ; 2.343      ;
; -1.406 ; nr_div4_signed:U_DIV|R_after_shift[2] ; nr_div4_signed:U_DIV|R[1]     ; GClock                      ; GClock      ; 1.000        ; -0.074     ; 2.331      ;
; -1.402 ; nr_div4_signed:U_DIV|Mmag[3]          ; nr_div4_signed:U_DIV|R[1]     ; GClock                      ; GClock      ; 1.000        ; -0.070     ; 2.331      ;
; -1.402 ; nr_div4_signed:U_DIV|R_after_shift[2] ; nr_div4_signed:U_DIV|R[3]     ; GClock                      ; GClock      ; 1.000        ; -0.074     ; 2.327      ;
; -1.401 ; nr_div4_signed:U_DIV|Mmag[0]          ; nr_div4_signed:U_DIV|R[1]     ; GClock                      ; GClock      ; 1.000        ; -0.072     ; 2.328      ;
; -1.400 ; nr_div4_signed:U_DIV|Mmag[2]          ; nr_div4_signed:U_DIV|R[1]     ; GClock                      ; GClock      ; 1.000        ; -0.070     ; 2.329      ;
; -1.398 ; nr_div4_signed:U_DIV|Mmag[3]          ; nr_div4_signed:U_DIV|R[3]     ; GClock                      ; GClock      ; 1.000        ; -0.070     ; 2.327      ;
; -1.397 ; nr_div4_signed:U_DIV|Mmag[0]          ; nr_div4_signed:U_DIV|R[3]     ; GClock                      ; GClock      ; 1.000        ; -0.072     ; 2.324      ;
; -1.396 ; nr_div4_signed:U_DIV|Mmag[2]          ; nr_div4_signed:U_DIV|R[3]     ; GClock                      ; GClock      ; 1.000        ; -0.070     ; 2.325      ;
; -1.394 ; nr_div4_signed:U_DIV|R_after_shift[0] ; nr_div4_signed:U_DIV|R[0]     ; GClock                      ; GClock      ; 1.000        ; -0.074     ; 2.319      ;
; -1.393 ; nr_div4_signed:U_DIV|R_after_shift[0] ; nr_div4_signed:U_DIV|R[2]     ; GClock                      ; GClock      ; 1.000        ; -0.074     ; 2.318      ;
; -1.387 ; nr_div4_signed:U_DIV|R_after_shift[1] ; nr_div4_signed:U_DIV|Q[0]     ; GClock                      ; GClock      ; 1.000        ; -0.068     ; 2.318      ;
; -1.375 ; booth_mul4:U_MUL|st.S_OP              ; booth_mul4:U_MUL|A[3]         ; GClock                      ; GClock      ; 1.000        ; -0.071     ; 2.303      ;
; -1.375 ; booth_mul4:U_MUL|st.S_OP              ; booth_mul4:U_MUL|A[2]         ; GClock                      ; GClock      ; 1.000        ; -0.071     ; 2.303      ;
; -1.375 ; booth_mul4:U_MUL|st.S_OP              ; booth_mul4:U_MUL|A[1]         ; GClock                      ; GClock      ; 1.000        ; -0.071     ; 2.303      ;
; -1.375 ; booth_mul4:U_MUL|st.S_OP              ; booth_mul4:U_MUL|A[0]         ; GClock                      ; GClock      ; 1.000        ; -0.071     ; 2.303      ;
; -1.366 ; nr_div4_signed:U_DIV|R_after_shift[0] ; nr_div4_signed:U_DIV|Q[0]     ; GClock                      ; GClock      ; 1.000        ; -0.072     ; 2.293      ;
; -1.354 ; nr_div4_signed:U_DIV|Mmag[1]          ; nr_div4_signed:U_DIV|R[0]     ; GClock                      ; GClock      ; 1.000        ; -0.070     ; 2.283      ;
; -1.353 ; nr_div4_signed:U_DIV|Mmag[1]          ; nr_div4_signed:U_DIV|R[2]     ; GClock                      ; GClock      ; 1.000        ; -0.070     ; 2.282      ;
; -1.326 ; nr_div4_signed:U_DIV|Mmag[1]          ; nr_div4_signed:U_DIV|Q[0]     ; GClock                      ; GClock      ; 1.000        ; -0.068     ; 2.257      ;
; -1.312 ; nr_div4_signed:U_DIV|R_after_shift[3] ; nr_div4_signed:U_DIV|R[0]     ; GClock                      ; GClock      ; 1.000        ; -0.074     ; 2.237      ;
; -1.311 ; nr_div4_signed:U_DIV|R_after_shift[3] ; nr_div4_signed:U_DIV|R[2]     ; GClock                      ; GClock      ; 1.000        ; -0.074     ; 2.236      ;
; -1.290 ; div_last_A[1]                         ; div_running                   ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.209      ;
; -1.290 ; div_last_A[1]                         ; div_start                     ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.209      ;
; -1.289 ; div_last_A[3]                         ; div_running                   ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.208      ;
; -1.289 ; div_last_A[3]                         ; div_start                     ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.208      ;
; -1.285 ; booth_mul4:U_MUL|M[0]                 ; booth_mul4:U_MUL|A[3]         ; GClock                      ; GClock      ; 1.000        ; -0.069     ; 2.215      ;
; -1.285 ; booth_mul4:U_MUL|M[0]                 ; booth_mul4:U_MUL|A[2]         ; GClock                      ; GClock      ; 1.000        ; -0.069     ; 2.215      ;
; -1.284 ; nr_div4_signed:U_DIV|R_after_shift[3] ; nr_div4_signed:U_DIV|Q[0]     ; GClock                      ; GClock      ; 1.000        ; -0.072     ; 2.211      ;
; -1.280 ; booth_mul4:U_MUL|A[0]                 ; booth_mul4:U_MUL|A[3]         ; GClock                      ; GClock      ; 1.000        ; -0.071     ; 2.208      ;
; -1.280 ; booth_mul4:U_MUL|A[0]                 ; booth_mul4:U_MUL|A[2]         ; GClock                      ; GClock      ; 1.000        ; -0.071     ; 2.208      ;
; -1.279 ; mul_start                             ; booth_mul4:U_MUL|A[3]         ; GClock                      ; GClock      ; 1.000        ; -0.067     ; 2.211      ;
; -1.279 ; mul_start                             ; booth_mul4:U_MUL|A[2]         ; GClock                      ; GClock      ; 1.000        ; -0.067     ; 2.211      ;
; -1.279 ; mul_start                             ; booth_mul4:U_MUL|A[1]         ; GClock                      ; GClock      ; 1.000        ; -0.067     ; 2.211      ;
; -1.279 ; mul_start                             ; booth_mul4:U_MUL|A[0]         ; GClock                      ; GClock      ; 1.000        ; -0.067     ; 2.211      ;
; -1.275 ; nr_div4_signed:U_DIV|Mmag[3]          ; nr_div4_signed:U_DIV|R[0]     ; GClock                      ; GClock      ; 1.000        ; -0.070     ; 2.204      ;
; -1.274 ; nr_div4_signed:U_DIV|Mmag[3]          ; nr_div4_signed:U_DIV|R[2]     ; GClock                      ; GClock      ; 1.000        ; -0.070     ; 2.203      ;
; -1.257 ; nr_div4_signed:U_DIV|R_after_shift[2] ; nr_div4_signed:U_DIV|R[0]     ; GClock                      ; GClock      ; 1.000        ; -0.074     ; 2.182      ;
; -1.256 ; nr_div4_signed:U_DIV|R_after_shift[2] ; nr_div4_signed:U_DIV|R[2]     ; GClock                      ; GClock      ; 1.000        ; -0.074     ; 2.181      ;
; -1.251 ; mul_last_A[3]                         ; mul_running                   ; GClock                      ; GClock      ; 1.000        ; -0.073     ; 2.177      ;
; -1.250 ; mul_last_A[3]                         ; mul_start                     ; GClock                      ; GClock      ; 1.000        ; -0.073     ; 2.176      ;
; -1.247 ; nr_div4_signed:U_DIV|Mmag[3]          ; nr_div4_signed:U_DIV|Q[0]     ; GClock                      ; GClock      ; 1.000        ; -0.068     ; 2.178      ;
; -1.229 ; nr_div4_signed:U_DIV|R_after_shift[2] ; nr_div4_signed:U_DIV|Q[0]     ; GClock                      ; GClock      ; 1.000        ; -0.072     ; 2.156      ;
; -1.228 ; nr_div4_signed:U_DIV|Mmag[0]          ; nr_div4_signed:U_DIV|R[0]     ; GClock                      ; GClock      ; 1.000        ; -0.072     ; 2.155      ;
; -1.227 ; nr_div4_signed:U_DIV|Mmag[2]          ; nr_div4_signed:U_DIV|R[0]     ; GClock                      ; GClock      ; 1.000        ; -0.070     ; 2.156      ;
; -1.227 ; nr_div4_signed:U_DIV|Mmag[0]          ; nr_div4_signed:U_DIV|R[2]     ; GClock                      ; GClock      ; 1.000        ; -0.072     ; 2.154      ;
; -1.227 ; div_last_A[0]                         ; div_running                   ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.146      ;
; -1.227 ; div_last_A[0]                         ; div_start                     ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.146      ;
; -1.226 ; nr_div4_signed:U_DIV|Mmag[2]          ; nr_div4_signed:U_DIV|R[2]     ; GClock                      ; GClock      ; 1.000        ; -0.070     ; 2.155      ;
; -1.226 ; div_last_A[2]                         ; div_running                   ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.145      ;
; -1.226 ; div_last_A[2]                         ; div_start                     ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.145      ;
; -1.212 ; booth_mul4:U_MUL|M[0]                 ; booth_mul4:U_MUL|A[1]         ; GClock                      ; GClock      ; 1.000        ; -0.069     ; 2.142      ;
; -1.210 ; booth_mul4:U_MUL|op_sel_reg           ; booth_mul4:U_MUL|A[3]         ; GClock                      ; GClock      ; 1.000        ; -0.067     ; 2.142      ;
; -1.210 ; booth_mul4:U_MUL|op_sel_reg           ; booth_mul4:U_MUL|A[2]         ; GClock                      ; GClock      ; 1.000        ; -0.067     ; 2.142      ;
; -1.204 ; nr_div4_signed:U_DIV|Mmag[0]          ; nr_div4_signed:U_DIV|Q[0]     ; GClock                      ; GClock      ; 1.000        ; -0.070     ; 2.133      ;
; -1.203 ; nr_div4_signed:U_DIV|Mmag[2]          ; nr_div4_signed:U_DIV|Q[0]     ; GClock                      ; GClock      ; 1.000        ; -0.068     ; 2.134      ;
; -1.197 ; booth_mul4:U_MUL|A[0]                 ; booth_mul4:U_MUL|A[1]         ; GClock                      ; GClock      ; 1.000        ; -0.071     ; 2.125      ;
; -1.190 ; mul_last_B[0]                         ; mul_running                   ; GClock                      ; GClock      ; 1.000        ; -0.073     ; 2.116      ;
; -1.189 ; div_start                             ; nr_div4_signed:U_DIV|R_res[1] ; GClock                      ; GClock      ; 1.000        ; -0.069     ; 2.119      ;
; -1.189 ; div_start                             ; nr_div4_signed:U_DIV|R_res[2] ; GClock                      ; GClock      ; 1.000        ; -0.069     ; 2.119      ;
; -1.189 ; div_start                             ; nr_div4_signed:U_DIV|R_res[3] ; GClock                      ; GClock      ; 1.000        ; -0.069     ; 2.119      ;
; -1.189 ; div_start                             ; nr_div4_signed:U_DIV|Q_res[1] ; GClock                      ; GClock      ; 1.000        ; -0.069     ; 2.119      ;
; -1.189 ; div_start                             ; nr_div4_signed:U_DIV|Q_res[2] ; GClock                      ; GClock      ; 1.000        ; -0.069     ; 2.119      ;
; -1.189 ; div_start                             ; nr_div4_signed:U_DIV|Q_res[3] ; GClock                      ; GClock      ; 1.000        ; -0.069     ; 2.119      ;
; -1.189 ; mul_last_B[0]                         ; mul_start                     ; GClock                      ; GClock      ; 1.000        ; -0.073     ; 2.115      ;
; -1.188 ; mul_last_A[2]                         ; mul_running                   ; GClock                      ; GClock      ; 1.000        ; -0.073     ; 2.114      ;
; -1.187 ; mul_last_A[2]                         ; mul_start                     ; GClock                      ; GClock      ; 1.000        ; -0.073     ; 2.113      ;
; -1.142 ; div_last_B[1]                         ; div_running                   ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.061      ;
; -1.142 ; div_last_B[1]                         ; div_start                     ; GClock                      ; GClock      ; 1.000        ; -0.080     ; 2.061      ;
; -1.135 ; nr_div4_signed:U_DIV|st.S_IDLE        ; nr_div4_signed:U_DIV|Q_res[0] ; GClock                      ; GClock      ; 1.000        ; -0.075     ; 2.059      ;
; -1.128 ; nr_div4_signed:U_DIV|A_reg[2]         ; nr_div4_signed:U_DIV|Q[3]     ; GClock                      ; GClock      ; 1.000        ; -0.066     ; 2.061      ;
; -1.127 ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|A[3]         ; GClock                      ; GClock      ; 1.000        ; -0.067     ; 2.059      ;
; -1.127 ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|A[2]         ; GClock                      ; GClock      ; 1.000        ; -0.067     ; 2.059      ;
+--------+---------------------------------------+-------------------------------+-----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'booth_mul4:U_MUL|st.S_SHIFT'                                                                                         ;
+--------+-----------------------+----------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                    ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------+--------------+-----------------------------+--------------+------------+------------+
; -0.560 ; booth_mul4:U_MUL|A[1] ; booth_mul4:U_MUL|bundle[5] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; 0.500        ; 0.537      ; 0.662      ;
; -0.557 ; booth_mul4:U_MUL|Q[0] ; booth_mul4:U_MUL|bundle[0] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; 0.500        ; 0.537      ; 0.662      ;
; -0.551 ; booth_mul4:U_MUL|A[0] ; booth_mul4:U_MUL|bundle[4] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; 0.500        ; 0.540      ; 0.652      ;
; -0.550 ; booth_mul4:U_MUL|A[3] ; booth_mul4:U_MUL|bundle[7] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; 0.500        ; 0.539      ; 0.639      ;
; -0.539 ; booth_mul4:U_MUL|Q[1] ; booth_mul4:U_MUL|bundle[1] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; 0.500        ; 0.538      ; 0.642      ;
; -0.537 ; booth_mul4:U_MUL|Q[3] ; booth_mul4:U_MUL|bundle[3] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; 0.500        ; 0.539      ; 0.641      ;
; -0.536 ; booth_mul4:U_MUL|A[2] ; booth_mul4:U_MUL|bundle[6] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; 0.500        ; 0.537      ; 0.642      ;
; -0.533 ; booth_mul4:U_MUL|Q[2] ; booth_mul4:U_MUL|bundle[2] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; 0.500        ; 0.540      ; 0.642      ;
+--------+-----------------------+----------------------------+--------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'booth_mul4:U_MUL|st.S_SHIFT'                                                                                         ;
+-------+-----------------------+----------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                    ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------+--------------+-----------------------------+--------------+------------+------------+
; 0.291 ; booth_mul4:U_MUL|A[3] ; booth_mul4:U_MUL|bundle[7] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; -0.500       ; 0.775      ; 0.596      ;
; 0.291 ; booth_mul4:U_MUL|Q[3] ; booth_mul4:U_MUL|bundle[3] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; -0.500       ; 0.776      ; 0.597      ;
; 0.291 ; booth_mul4:U_MUL|Q[2] ; booth_mul4:U_MUL|bundle[2] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; -0.500       ; 0.777      ; 0.598      ;
; 0.293 ; booth_mul4:U_MUL|Q[1] ; booth_mul4:U_MUL|bundle[1] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; -0.500       ; 0.775      ; 0.598      ;
; 0.295 ; booth_mul4:U_MUL|A[2] ; booth_mul4:U_MUL|bundle[6] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; -0.500       ; 0.773      ; 0.598      ;
; 0.298 ; booth_mul4:U_MUL|A[0] ; booth_mul4:U_MUL|bundle[4] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; -0.500       ; 0.776      ; 0.604      ;
; 0.313 ; booth_mul4:U_MUL|Q[0] ; booth_mul4:U_MUL|bundle[0] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; -0.500       ; 0.774      ; 0.617      ;
; 0.313 ; booth_mul4:U_MUL|A[1] ; booth_mul4:U_MUL|bundle[5] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; -0.500       ; 0.774      ; 0.617      ;
+-------+-----------------------+----------------------------+--------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'GClock'                                                                                                                                        ;
+-------+---------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; 0.318 ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|A[0]                 ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.000        ; 2.774      ; 3.506      ;
; 0.354 ; nr_div4_signed:U_DIV|st.S_IDLE        ; nr_div4_signed:U_DIV|st.S_IDLE        ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; nr_div4_signed:U_DIV|R_after_shift[0] ; nr_div4_signed:U_DIV|R_after_shift[0] ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; nr_div4_signed:U_DIV|R_after_shift[1] ; nr_div4_signed:U_DIV|R_after_shift[1] ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; nr_div4_signed:U_DIV|R_after_shift[2] ; nr_div4_signed:U_DIV|R_after_shift[2] ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; nr_div4_signed:U_DIV|R_after_shift[3] ; nr_div4_signed:U_DIV|R_after_shift[3] ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; nr_div4_signed:U_DIV|Mmag[3]          ; nr_div4_signed:U_DIV|Mmag[3]          ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; nr_div4_signed:U_DIV|R_after_shift[4] ; nr_div4_signed:U_DIV|R_after_shift[4] ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; nr_div4_signed:U_DIV|Q[0]             ; nr_div4_signed:U_DIV|Q[0]             ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; mul_inited                            ; mul_inited                            ; GClock                      ; GClock      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; mul_running                           ; mul_running                           ; GClock                      ; GClock      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; booth_mul4:U_MUL|Qm1                  ; booth_mul4:U_MUL|Qm1                  ; GClock                      ; GClock      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; booth_mul4:U_MUL|cnt[1]               ; booth_mul4:U_MUL|cnt[1]               ; GClock                      ; GClock      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; booth_mul4:U_MUL|cnt[0]               ; booth_mul4:U_MUL|cnt[0]               ; GClock                      ; GClock      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|st.S_IDLE            ; GClock                      ; GClock      ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; nr_div4_signed:U_DIV|done_r           ; nr_div4_signed:U_DIV|done_r           ; GClock                      ; GClock      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; div_inited                            ; div_inited                            ; GClock                      ; GClock      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; div_running                           ; div_running                           ; GClock                      ; GClock      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; nr_div4_signed:U_DIV|st.S_DONE        ; nr_div4_signed:U_DIV|st.S_DONE        ; GClock                      ; GClock      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; nr_div4_signed:U_DIV|Q_res[0]         ; nr_div4_signed:U_DIV|Q_res[0]         ; GClock                      ; GClock      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; nr_div4_signed:U_DIV|R_res[0]         ; nr_div4_signed:U_DIV|R_res[0]         ; GClock                      ; GClock      ; 0.000        ; 0.070      ; 0.597      ;
; 0.395 ; nr_div4_signed:U_DIV|R_res[2]         ; div_r[2]                              ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.638      ;
; 0.401 ; booth_mul4:U_MUL|st.S_DONE            ; booth_mul4:U_MUL|st.S_IDLE            ; GClock                      ; GClock      ; 0.000        ; 0.071      ; 0.643      ;
; 0.419 ; booth_mul4:U_MUL|Qm1                  ; booth_mul4:U_MUL|st.S_SHIFT           ; GClock                      ; GClock      ; 0.000        ; 0.071      ; 0.661      ;
; 0.420 ; booth_mul4:U_MUL|st.S_DONE            ; mul_inited                            ; GClock                      ; GClock      ; 0.000        ; 0.071      ; 0.662      ;
; 0.427 ; nr_div4_signed:U_DIV|st.S_SHIFT       ; nr_div4_signed:U_DIV|R_after_shift[1] ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.670      ;
; 0.430 ; nr_div4_signed:U_DIV|Q[0]             ; nr_div4_signed:U_DIV|Q[1]             ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.673      ;
; 0.436 ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|Qm1                  ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.000        ; 2.776      ; 3.626      ;
; 0.461 ; nr_div4_signed:U_DIV|st.S_PREP        ; nr_div4_signed:U_DIV|R_after_shift[4] ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.704      ;
; 0.474 ; nr_div4_signed:U_DIV|st.S_PREP        ; nr_div4_signed:U_DIV|st.S_SHIFT       ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.717      ;
; 0.490 ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|A[3]                 ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.000        ; 2.774      ; 3.678      ;
; 0.496 ; div_running                           ; div_start                             ; GClock                      ; GClock      ; 0.000        ; 0.070      ; 0.737      ;
; 0.497 ; mul_running                           ; mul_start                             ; GClock                      ; GClock      ; 0.000        ; 0.071      ; 0.739      ;
; 0.499 ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|A[1]                 ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.000        ; 2.774      ; 3.687      ;
; 0.503 ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|A[2]                 ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.000        ; 2.774      ; 3.691      ;
; 0.508 ; nr_div4_signed:U_DIV|Q_res[1]         ; div_q[1]                              ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.751      ;
; 0.516 ; nr_div4_signed:U_DIV|cnt[0]           ; nr_div4_signed:U_DIV|st.S_SIGN        ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.759      ;
; 0.531 ; nr_div4_signed:U_DIV|cnt[0]           ; nr_div4_signed:U_DIV|st.S_SHIFT       ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.774      ;
; 0.534 ; nr_div4_signed:U_DIV|Q[1]             ; nr_div4_signed:U_DIV|Q[2]             ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.777      ;
; 0.536 ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|op_sel_reg           ; GClock                      ; GClock      ; 0.000        ; 0.071      ; 0.778      ;
; 0.538 ; nr_div4_signed:U_DIV|Q[2]             ; nr_div4_signed:U_DIV|Q[3]             ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.781      ;
; 0.557 ; nr_div4_signed:U_DIV|B_reg[1]         ; nr_div4_signed:U_DIV|Mmag[1]          ; GClock                      ; GClock      ; 0.000        ; 0.074      ; 0.802      ;
; 0.557 ; nr_div4_signed:U_DIV|B_reg[1]         ; nr_div4_signed:U_DIV|Mmag[2]          ; GClock                      ; GClock      ; 0.000        ; 0.074      ; 0.802      ;
; 0.576 ; nr_div4_signed:U_DIV|Q_res[3]         ; div_q[3]                              ; GClock                      ; GClock      ; 0.000        ; 0.069      ; 0.816      ;
; 0.583 ; nr_div4_signed:U_DIV|R_res[3]         ; div_r[3]                              ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.826      ;
; 0.584 ; nr_div4_signed:U_DIV|R_res[1]         ; div_r[1]                              ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.827      ;
; 0.585 ; nr_div4_signed:U_DIV|Q_res[2]         ; div_q[2]                              ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.828      ;
; 0.589 ; nr_div4_signed:U_DIV|R[0]             ; nr_div4_signed:U_DIV|R[1]             ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; nr_div4_signed:U_DIV|B_reg[3]         ; nr_div4_signed:U_DIV|sB_reg           ; GClock                      ; GClock      ; 0.000        ; 0.074      ; 0.834      ;
; 0.591 ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|st.S_DEC             ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.000        ; 2.778      ; 3.783      ;
; 0.597 ; nr_div4_signed:U_DIV|done_r           ; div_inited                            ; GClock                      ; GClock      ; 0.000        ; 0.070      ; 0.838      ;
; 0.616 ; nr_div4_signed:U_DIV|done_r           ; div_running                           ; GClock                      ; GClock      ; 0.000        ; 0.070      ; 0.857      ;
; 0.620 ; nr_div4_signed:U_DIV|Q[3]             ; nr_div4_signed:U_DIV|R_after_shift[0] ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.863      ;
; 0.622 ; booth_mul4:U_MUL|st.S_DONE            ; mul_running                           ; GClock                      ; GClock      ; 0.000        ; 0.071      ; 0.864      ;
; 0.624 ; nr_div4_signed:U_DIV|R_res[0]         ; div_r[0]                              ; GClock                      ; GClock      ; 0.000        ; 0.070      ; 0.865      ;
; 0.624 ; nr_div4_signed:U_DIV|st.S_CHECK       ; nr_div4_signed:U_DIV|Q[0]             ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.867      ;
; 0.629 ; nr_div4_signed:U_DIV|Q_res[0]         ; div_q[0]                              ; GClock                      ; GClock      ; 0.000        ; 0.070      ; 0.870      ;
; 0.632 ; nr_div4_signed:U_DIV|st.S_SHIFT       ; nr_div4_signed:U_DIV|R_after_shift[4] ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.875      ;
; 0.645 ; nr_div4_signed:U_DIV|st.S_DEC         ; nr_div4_signed:U_DIV|st.S_SHIFT       ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.888      ;
; 0.647 ; mul_start                             ; booth_mul4:U_MUL|op_sel_reg           ; GClock                      ; GClock      ; 0.000        ; 0.071      ; 0.889      ;
; 0.655 ; nr_div4_signed:U_DIV|cnt[1]           ; nr_div4_signed:U_DIV|st.S_SHIFT       ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.898      ;
; 0.669 ; nr_div4_signed:U_DIV|st.S_PREP        ; nr_div4_signed:U_DIV|Mmag[3]          ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.912      ;
; 0.674 ; nr_div4_signed:U_DIV|B_reg[0]         ; nr_div4_signed:U_DIV|Mmag[2]          ; GClock                      ; GClock      ; 0.000        ; 0.074      ; 0.919      ;
; 0.674 ; nr_div4_signed:U_DIV|st.S_DEC         ; nr_div4_signed:U_DIV|st.S_SIGN        ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.917      ;
; 0.676 ; nr_div4_signed:U_DIV|B_reg[0]         ; nr_div4_signed:U_DIV|Mmag[1]          ; GClock                      ; GClock      ; 0.000        ; 0.074      ; 0.921      ;
; 0.677 ; div_start                             ; nr_div4_signed:U_DIV|st.S_DONE        ; GClock                      ; GClock      ; 0.000        ; 0.070      ; 0.918      ;
; 0.692 ; nr_div4_signed:U_DIV|cnt[1]           ; nr_div4_signed:U_DIV|st.S_SIGN        ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.935      ;
; 0.704 ; booth_mul4:U_MUL|A[3]                 ; prod_reg[7]                           ; GClock                      ; GClock      ; 0.000        ; 0.069      ; 0.944      ;
; 0.733 ; nr_div4_signed:U_DIV|st.S_PREP        ; nr_div4_signed:U_DIV|R_after_shift[1] ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.976      ;
; 0.734 ; nr_div4_signed:U_DIV|R[2]             ; nr_div4_signed:U_DIV|R[3]             ; GClock                      ; GClock      ; 0.000        ; 0.072      ; 0.977      ;
; 0.735 ; nr_div4_signed:U_DIV|R[3]             ; nr_div4_signed:U_DIV|R_res[3]         ; GClock                      ; GClock      ; 0.000        ; 0.066      ; 0.972      ;
; 0.749 ; nr_div4_signed:U_DIV|R_after_shift[1] ; nr_div4_signed:U_DIV|R[1]             ; GClock                      ; GClock      ; 0.000        ; 0.074      ; 0.994      ;
; 0.752 ; nr_div4_signed:U_DIV|st.S_DONE        ; nr_div4_signed:U_DIV|st.S_IDLE        ; GClock                      ; GClock      ; 0.000        ; 0.075      ; 0.998      ;
; 0.753 ; nr_div4_signed:U_DIV|A_reg[3]         ; nr_div4_signed:U_DIV|sA_reg           ; GClock                      ; GClock      ; 0.000        ; 0.076      ; 1.000      ;
; 0.753 ; nr_div4_signed:U_DIV|R[3]             ; nr_div4_signed:U_DIV|R_after_shift[4] ; GClock                      ; GClock      ; 0.000        ; 0.070      ; 0.994      ;
; 0.757 ; nr_div4_signed:U_DIV|R_after_shift[3] ; nr_div4_signed:U_DIV|R[3]             ; GClock                      ; GClock      ; 0.000        ; 0.070      ; 0.998      ;
; 0.763 ; nr_div4_signed:U_DIV|R[2]             ; nr_div4_signed:U_DIV|R_after_shift[3] ; GClock                      ; GClock      ; 0.000        ; 0.074      ; 1.008      ;
; 0.768 ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|A[0]                 ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; -0.500       ; 2.774      ; 3.456      ;
; 0.770 ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|A[0]                 ; GClock                      ; GClock      ; 0.000        ; 0.075      ; 1.016      ;
; 0.770 ; booth_mul4:U_MUL|Q[1]                 ; prod_reg[1]                           ; GClock                      ; GClock      ; 0.000        ; 0.065      ; 1.006      ;
; 0.770 ; booth_mul4:U_MUL|A[2]                 ; prod_reg[6]                           ; GClock                      ; GClock      ; 0.000        ; 0.067      ; 1.008      ;
; 0.775 ; nr_div4_signed:U_DIV|Q[3]             ; nr_div4_signed:U_DIV|R[0]             ; GClock                      ; GClock      ; 0.000        ; 0.070      ; 1.016      ;
; 0.784 ; nr_div4_signed:U_DIV|B_reg[2]         ; nr_div4_signed:U_DIV|Mmag[2]          ; GClock                      ; GClock      ; 0.000        ; 0.074      ; 1.029      ;
; 0.791 ; booth_mul4:U_MUL|Q[2]                 ; prod_reg[2]                           ; GClock                      ; GClock      ; 0.000        ; 0.065      ; 1.027      ;
; 0.793 ; nr_div4_signed:U_DIV|R_after_shift[2] ; nr_div4_signed:U_DIV|R[2]             ; GClock                      ; GClock      ; 0.000        ; 0.070      ; 1.034      ;
; 0.793 ; booth_mul4:U_MUL|cnt[0]               ; booth_mul4:U_MUL|cnt[1]               ; GClock                      ; GClock      ; 0.000        ; 0.071      ; 1.035      ;
; 0.799 ; nr_div4_signed:U_DIV|B_reg[3]         ; nr_div4_signed:U_DIV|Mmag[2]          ; GClock                      ; GClock      ; 0.000        ; 0.074      ; 1.044      ;
; 0.801 ; booth_mul4:U_MUL|st.S_OP              ; booth_mul4:U_MUL|st.S_SHIFT           ; GClock                      ; GClock      ; 0.000        ; 0.073      ; 1.045      ;
; 0.806 ; mul_inited                            ; mul_start                             ; GClock                      ; GClock      ; 0.000        ; 0.071      ; 1.048      ;
; 0.807 ; mul_inited                            ; mul_running                           ; GClock                      ; GClock      ; 0.000        ; 0.071      ; 1.049      ;
; 0.816 ; nr_div4_signed:U_DIV|Q[1]             ; nr_div4_signed:U_DIV|Q_res[1]         ; GClock                      ; GClock      ; 0.000        ; 0.064      ; 1.051      ;
; 0.818 ; nr_div4_signed:U_DIV|B_reg[3]         ; nr_div4_signed:U_DIV|Mmag[1]          ; GClock                      ; GClock      ; 0.000        ; 0.074      ; 1.063      ;
; 0.825 ; booth_mul4:U_MUL|Q[0]                 ; booth_mul4:U_MUL|st.S_SHIFT           ; GClock                      ; GClock      ; 0.000        ; 0.071      ; 1.067      ;
; 0.827 ; booth_mul4:U_MUL|A[1]                 ; prod_reg[5]                           ; GClock                      ; GClock      ; 0.000        ; 0.069      ; 1.067      ;
; 0.840 ; mul_start                             ; booth_mul4:U_MUL|cnt[2]               ; GClock                      ; GClock      ; 0.000        ; 0.077      ; 1.088      ;
; 0.841 ; mul_start                             ; booth_mul4:U_MUL|Q[2]                 ; GClock                      ; GClock      ; 0.000        ; 0.077      ; 1.089      ;
; 0.842 ; mul_start                             ; booth_mul4:U_MUL|Q[3]                 ; GClock                      ; GClock      ; 0.000        ; 0.077      ; 1.090      ;
; 0.843 ; mul_start                             ; booth_mul4:U_MUL|st.S_IDLE            ; GClock                      ; GClock      ; 0.000        ; 0.071      ; 1.085      ;
; 0.844 ; mul_start                             ; booth_mul4:U_MUL|Q[1]                 ; GClock                      ; GClock      ; 0.000        ; 0.077      ; 1.092      ;
; 0.848 ; mul_start                             ; booth_mul4:U_MUL|Q[0]                 ; GClock                      ; GClock      ; 0.000        ; 0.077      ; 1.096      ;
+-------+---------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'GClock'                                                                ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; GClock ; Rise       ; GClock                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|A[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|A[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|A[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|A[3]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|M[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|M[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|M[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|M[3]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|Q[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|Q[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|Q[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|Q[3]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|Qm1                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|cnt[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|cnt[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|cnt[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|do_op_reg            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|op_sel_reg           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|st.S_CHECK           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|st.S_DEC             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|st.S_DONE            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|st.S_IDLE            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|st.S_OP              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|st.S_SHIFT           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_inited                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_last_A[0]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_last_A[1]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_last_A[2]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_last_A[3]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_last_B[0]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_last_B[1]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_last_B[2]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_last_B[3]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_q[0]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_q[1]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_q[2]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_q[3]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_r[0]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_r[1]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_r[2]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_r[3]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_running                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; div_start                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; mul_inited                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; mul_last_A[0]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; mul_last_A[1]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; mul_last_A[2]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; mul_last_A[3]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; mul_last_B[0]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; mul_last_B[1]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; mul_last_B[2]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; mul_last_B[3]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; mul_running                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; mul_start                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|A_reg[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|A_reg[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|A_reg[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|A_reg[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|B_reg[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|B_reg[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|B_reg[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|B_reg[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Mmag[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Mmag[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Mmag[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Mmag[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Q[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Q[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Q[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Q[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Q_res[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Q_res[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Q_res[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Q_res[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R_after_shift[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R_after_shift[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R_after_shift[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R_after_shift[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R_after_shift[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R_res[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R_res[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R_res[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R_res[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|cnt[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|cnt[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|done_r           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|sA_reg           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|sB_reg           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|st.S_CHECK       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|st.S_DEC         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|st.S_DONE        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|st.S_IDLE        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|st.S_PREP        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|st.S_SHIFT       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|st.S_SIGN        ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'booth_mul4:U_MUL|st.S_SHIFT'                                                                 ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------+
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[6]        ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[0]        ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[1]        ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[2]        ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[3]        ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[4]        ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[5]        ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[7]        ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[6]|datac             ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[0]|datac             ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[1]|datac             ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[2]|datac             ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[3]|datac             ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[4]|datac             ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[5]|datac             ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[7]|datac             ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|st.S_SHIFT~clkctrl|inclk[0] ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|st.S_SHIFT~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|st.S_SHIFT|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|st.S_SHIFT|q                ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|st.S_SHIFT~clkctrl|inclk[0] ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|st.S_SHIFT~clkctrl|outclk   ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[4]|datac             ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[7]|datac             ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[0]|datac             ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[1]|datac             ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[2]|datac             ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[3]|datac             ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[5]|datac             ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[6]|datac             ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[4]        ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[7]        ;
; 0.527 ; 0.527        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[0]        ;
; 0.527 ; 0.527        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[1]        ;
; 0.527 ; 0.527        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[2]        ;
; 0.527 ; 0.527        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[3]        ;
; 0.527 ; 0.527        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[5]        ;
; 0.527 ; 0.527        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[6]        ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; GReset              ; GClock     ; 3.223 ; 3.340 ; Rise       ; GClock          ;
; OperandA[*]         ; GClock     ; 3.091 ; 3.216 ; Rise       ; GClock          ;
;  OperandA[0]        ; GClock     ; 3.091 ; 3.216 ; Rise       ; GClock          ;
;  OperandA[1]        ; GClock     ; 2.886 ; 3.091 ; Rise       ; GClock          ;
;  OperandA[2]        ; GClock     ; 2.860 ; 3.090 ; Rise       ; GClock          ;
;  OperandA[3]        ; GClock     ; 2.544 ; 2.795 ; Rise       ; GClock          ;
; OperandB[*]         ; GClock     ; 3.585 ; 3.776 ; Rise       ; GClock          ;
;  OperandB[0]        ; GClock     ; 3.376 ; 3.595 ; Rise       ; GClock          ;
;  OperandB[1]        ; GClock     ; 3.585 ; 3.776 ; Rise       ; GClock          ;
;  OperandB[2]        ; GClock     ; 3.246 ; 3.465 ; Rise       ; GClock          ;
;  OperandB[3]        ; GClock     ; 3.426 ; 3.629 ; Rise       ; GClock          ;
; OperationSelect[*]  ; GClock     ; 1.675 ; 1.886 ; Rise       ; GClock          ;
;  OperationSelect[0] ; GClock     ; 1.675 ; 1.886 ; Rise       ; GClock          ;
;  OperationSelect[1] ; GClock     ; 1.521 ; 1.765 ; Rise       ; GClock          ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; GReset              ; GClock     ; -0.499 ; -0.788 ; Rise       ; GClock          ;
; OperandA[*]         ; GClock     ; -0.592 ; -0.848 ; Rise       ; GClock          ;
;  OperandA[0]        ; GClock     ; -1.399 ; -1.600 ; Rise       ; GClock          ;
;  OperandA[1]        ; GClock     ; -0.592 ; -0.848 ; Rise       ; GClock          ;
;  OperandA[2]        ; GClock     ; -0.850 ; -1.087 ; Rise       ; GClock          ;
;  OperandA[3]        ; GClock     ; -0.623 ; -0.884 ; Rise       ; GClock          ;
; OperandB[*]         ; GClock     ; -0.618 ; -0.852 ; Rise       ; GClock          ;
;  OperandB[0]        ; GClock     ; -0.618 ; -0.852 ; Rise       ; GClock          ;
;  OperandB[1]        ; GClock     ; -0.638 ; -0.855 ; Rise       ; GClock          ;
;  OperandB[2]        ; GClock     ; -0.666 ; -0.883 ; Rise       ; GClock          ;
;  OperandB[3]        ; GClock     ; -0.619 ; -0.855 ; Rise       ; GClock          ;
; OperationSelect[*]  ; GClock     ; -0.952 ; -1.167 ; Rise       ; GClock          ;
;  OperationSelect[0] ; GClock     ; -1.028 ; -1.299 ; Rise       ; GClock          ;
;  OperationSelect[1] ; GClock     ; -0.952 ; -1.167 ; Rise       ; GClock          ;
+---------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; MuxOut[*]  ; GClock     ; 7.714 ; 7.642 ; Rise       ; GClock          ;
;  MuxOut[0] ; GClock     ; 7.714 ; 7.642 ; Rise       ; GClock          ;
;  MuxOut[1] ; GClock     ; 7.647 ; 7.527 ; Rise       ; GClock          ;
;  MuxOut[2] ; GClock     ; 7.152 ; 7.103 ; Rise       ; GClock          ;
;  MuxOut[3] ; GClock     ; 7.434 ; 7.358 ; Rise       ; GClock          ;
;  MuxOut[4] ; GClock     ; 6.881 ; 6.836 ; Rise       ; GClock          ;
;  MuxOut[5] ; GClock     ; 7.489 ; 7.312 ; Rise       ; GClock          ;
;  MuxOut[6] ; GClock     ; 6.981 ; 6.851 ; Rise       ; GClock          ;
;  MuxOut[7] ; GClock     ; 6.997 ; 6.893 ; Rise       ; GClock          ;
; ZeroOut    ; GClock     ; 9.241 ; 9.202 ; Rise       ; GClock          ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; MuxOut[*]  ; GClock     ; 6.557 ; 6.416 ; Rise       ; GClock          ;
;  MuxOut[0] ; GClock     ; 7.126 ; 6.982 ; Rise       ; GClock          ;
;  MuxOut[1] ; GClock     ; 7.222 ; 7.067 ; Rise       ; GClock          ;
;  MuxOut[2] ; GClock     ; 6.746 ; 6.646 ; Rise       ; GClock          ;
;  MuxOut[3] ; GClock     ; 6.768 ; 6.693 ; Rise       ; GClock          ;
;  MuxOut[4] ; GClock     ; 6.557 ; 6.416 ; Rise       ; GClock          ;
;  MuxOut[5] ; GClock     ; 6.839 ; 6.670 ; Rise       ; GClock          ;
;  MuxOut[6] ; GClock     ; 6.571 ; 6.447 ; Rise       ; GClock          ;
;  MuxOut[7] ; GClock     ; 6.641 ; 6.504 ; Rise       ; GClock          ;
; ZeroOut    ; GClock     ; 7.123 ; 7.012 ; Rise       ; GClock          ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------+
; Propagation Delay                                                    ;
+--------------------+-------------+--------+--------+--------+--------+
; Input Port         ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------------+-------------+--------+--------+--------+--------+
; OperandA[0]        ; CarryOut    ; 8.267  ; 8.577  ; 8.865  ; 8.355  ;
; OperandA[0]        ; MuxOut[0]   ; 6.627  ; 6.509  ; 6.892  ; 6.769  ;
; OperandA[0]        ; MuxOut[1]   ; 7.404  ; 7.271  ; 7.669  ; 7.531  ;
; OperandA[0]        ; MuxOut[2]   ; 8.275  ; 8.178  ; 8.436  ; 8.373  ;
; OperandA[0]        ; MuxOut[3]   ; 8.720  ; 8.605  ; 8.964  ; 8.844  ;
; OperandA[0]        ; OverflowOut ; 9.257  ; 9.142  ; 9.503  ; 9.401  ;
; OperandA[0]        ; ZeroOut     ; 10.488 ; 10.488 ; 10.727 ; 10.732 ;
; OperandA[1]        ; CarryOut    ; 8.653  ; 8.972  ; 9.260  ; 8.750  ;
; OperandA[1]        ; MuxOut[1]   ; 6.768  ; 6.628  ; 7.034  ; 6.889  ;
; OperandA[1]        ; MuxOut[2]   ; 8.661  ; 8.564  ; 8.831  ; 8.768  ;
; OperandA[1]        ; MuxOut[3]   ; 9.106  ; 8.991  ; 9.359  ; 9.239  ;
; OperandA[1]        ; OverflowOut ; 9.643  ; 9.528  ; 9.898  ; 9.796  ;
; OperandA[1]        ; ZeroOut     ; 10.874 ; 10.874 ; 11.122 ; 11.127 ;
; OperandA[2]        ; CarryOut    ; 7.481  ; 8.212  ; 8.578  ; 7.583  ;
; OperandA[2]        ; MuxOut[2]   ; 7.667  ; 7.571  ; 7.882  ; 7.786  ;
; OperandA[2]        ; MuxOut[3]   ; 8.214  ; 8.099  ; 8.467  ; 8.352  ;
; OperandA[2]        ; OverflowOut ; 9.420  ; 9.289  ; 9.673  ; 9.557  ;
; OperandA[2]        ; ZeroOut     ; 9.982  ; 9.982  ; 10.235 ; 10.235 ;
; OperandA[3]        ; CarryOut    ; 7.211  ; 7.553  ; 7.902  ; 7.369  ;
; OperandA[3]        ; MuxOut[3]   ; 8.803  ; 8.683  ; 9.096  ; 8.976  ;
; OperandA[3]        ; OverflowOut ; 9.342  ; 9.240  ; 9.635  ; 9.533  ;
; OperandA[3]        ; ZeroOut     ; 10.566 ; 10.571 ; 10.859 ; 10.864 ;
; OperandB[0]        ; CarryOut    ; 8.783  ;        ;        ; 9.012  ;
; OperandB[0]        ; MuxOut[0]   ; 6.984  ; 6.865  ; 7.202  ; 7.117  ;
; OperandB[0]        ; MuxOut[1]   ; 7.760  ; 7.626  ; 7.979  ; 7.879  ;
; OperandB[0]        ; MuxOut[2]   ; 8.475  ; 8.378  ; 8.622  ; 8.559  ;
; OperandB[0]        ; MuxOut[3]   ; 8.920  ; 8.805  ; 9.150  ; 9.030  ;
; OperandB[0]        ; OverflowOut ; 9.457  ; 9.342  ; 9.689  ; 9.587  ;
; OperandB[0]        ; ZeroOut     ; 10.688 ; 10.688 ; 10.913 ; 10.918 ;
; OperandB[1]        ; CarryOut    ; 9.464  ;        ;        ; 9.659  ;
; OperandB[1]        ; MuxOut[1]   ; 7.868  ; 7.763  ; 8.108  ; 8.002  ;
; OperandB[1]        ; MuxOut[2]   ; 9.104  ; 9.007  ; 9.257  ; 9.194  ;
; OperandB[1]        ; MuxOut[3]   ; 9.549  ; 9.434  ; 9.785  ; 9.665  ;
; OperandB[1]        ; OverflowOut ; 10.086 ; 9.971  ; 10.324 ; 10.222 ;
; OperandB[1]        ; ZeroOut     ; 11.317 ; 11.317 ; 11.548 ; 11.553 ;
; OperandB[2]        ; CarryOut    ; 8.094  ;        ;        ; 8.296  ;
; OperandB[2]        ; MuxOut[2]   ; 7.484  ; 7.388  ; 7.704  ; 7.608  ;
; OperandB[2]        ; MuxOut[3]   ; 8.196  ; 8.076  ; 8.457  ; 8.342  ;
; OperandB[2]        ; OverflowOut ; 9.060  ; 8.944  ; 9.248  ; 9.117  ;
; OperandB[2]        ; ZeroOut     ; 9.959  ; 9.964  ; 10.225 ; 10.225 ;
; OperandB[3]        ; CarryOut    ; 7.730  ;        ;        ; 7.902  ;
; OperandB[3]        ; MuxOut[3]   ; 8.896  ; 8.776  ; 9.157  ; 9.037  ;
; OperandB[3]        ; OverflowOut ; 9.435  ; 9.333  ; 9.696  ; 9.594  ;
; OperandB[3]        ; ZeroOut     ; 10.659 ; 10.664 ; 10.920 ; 10.925 ;
; OperationSelect[0] ; CarryOut    ; 7.100  ; 7.930  ; 8.315  ; 7.278  ;
; OperationSelect[0] ; MuxOut[0]   ; 7.563  ; 7.416  ; 7.820  ; 7.707  ;
; OperationSelect[0] ; MuxOut[1]   ; 7.954  ; 7.866  ; 8.210  ; 8.048  ;
; OperationSelect[0] ; MuxOut[2]   ; 7.788  ; 7.691  ; 8.001  ; 7.927  ;
; OperationSelect[0] ; MuxOut[3]   ; 7.341  ; 7.226  ; 7.622  ; 7.507  ;
; OperationSelect[0] ; MuxOut[4]   ; 6.692  ; 6.585  ; 6.949  ; 6.876  ;
; OperationSelect[0] ; MuxOut[5]   ; 7.573  ; 7.494  ; 7.887  ; 7.662  ;
; OperationSelect[0] ; MuxOut[6]   ; 7.105  ; 6.999  ; 7.345  ; 7.257  ;
; OperationSelect[0] ; MuxOut[7]   ; 7.090  ; 7.090  ; 7.405  ; 7.259  ;
; OperationSelect[0] ; OverflowOut ; 6.831  ; 7.894  ; 8.310  ; 6.956  ;
; OperationSelect[0] ; ZeroOut     ; 9.529  ; 9.488  ; 9.765  ; 9.701  ;
; OperationSelect[1] ; CarryOut    ;        ; 7.920  ; 8.287  ;        ;
; OperationSelect[1] ; MuxOut[0]   ; 7.885  ; 7.020  ; 7.374  ; 8.019  ;
; OperationSelect[1] ; MuxOut[1]   ; 7.297  ; 7.203  ; 7.583  ; 7.409  ;
; OperationSelect[1] ; MuxOut[2]   ; 7.615  ; 7.533  ; 7.931  ; 7.834  ;
; OperationSelect[1] ; MuxOut[3]   ; 7.654  ; 7.539  ; 7.893  ; 7.778  ;
; OperationSelect[1] ; MuxOut[4]   ; 7.013  ;        ;        ; 7.186  ;
; OperationSelect[1] ; MuxOut[5]   ; 7.585  ;        ;        ; 7.655  ;
; OperationSelect[1] ; MuxOut[6]   ; 7.050  ;        ;        ; 7.238  ;
; OperationSelect[1] ; MuxOut[7]   ; 7.104  ;        ;        ; 7.253  ;
; OperationSelect[1] ; OverflowOut ; 7.723  ; 8.394  ; 8.760  ; 7.849  ;
; OperationSelect[1] ; ZeroOut     ; 9.422  ; 9.422  ; 9.672  ; 9.661  ;
+--------------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------------------+
; Minimum Propagation Delay                                            ;
+--------------------+-------------+--------+--------+--------+--------+
; Input Port         ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------------+-------------+--------+--------+--------+--------+
; OperandA[0]        ; CarryOut    ; 7.964  ; 8.203  ; 8.474  ; 8.047  ;
; OperandA[0]        ; MuxOut[0]   ; 6.391  ; 6.277  ; 6.647  ; 6.528  ;
; OperandA[0]        ; MuxOut[1]   ; 7.077  ; 6.972  ; 7.328  ; 7.228  ;
; OperandA[0]        ; MuxOut[2]   ; 7.733  ; 7.670  ; 8.049  ; 7.955  ;
; OperandA[0]        ; MuxOut[3]   ; 8.180  ; 8.063  ; 8.405  ; 8.288  ;
; OperandA[0]        ; OverflowOut ; 8.201  ; 8.090  ; 8.426  ; 8.315  ;
; OperandA[0]        ; ZeroOut     ; 7.338  ; 7.225  ; 7.589  ; 7.481  ;
; OperandA[1]        ; CarryOut    ; 8.282  ; 8.521  ; 8.791  ; 8.339  ;
; OperandA[1]        ; MuxOut[1]   ; 6.527  ; 6.390  ; 6.783  ; 6.641  ;
; OperandA[1]        ; MuxOut[2]   ; 8.051  ; 7.988  ; 8.366  ; 8.272  ;
; OperandA[1]        ; MuxOut[3]   ; 8.498  ; 8.381  ; 8.722  ; 8.605  ;
; OperandA[1]        ; OverflowOut ; 8.275  ; 8.149  ; 8.604  ; 8.493  ;
; OperandA[1]        ; ZeroOut     ; 7.433  ; 7.302  ; 7.684  ; 7.558  ;
; OperandA[2]        ; CarryOut    ; 7.212  ; 7.785  ; 8.113  ; 7.307  ;
; OperandA[2]        ; MuxOut[2]   ; 7.304  ; 7.204  ; 7.512  ; 7.412  ;
; OperandA[2]        ; MuxOut[3]   ; 7.613  ; 7.496  ; 7.874  ; 7.757  ;
; OperandA[2]        ; OverflowOut ; 7.801  ; 7.690  ; 8.089  ; 7.963  ;
; OperandA[2]        ; ZeroOut     ; 8.949  ; 8.935  ; 9.157  ; 9.143  ;
; OperandA[3]        ; CarryOut    ; 6.946  ; 7.214  ; 7.555  ; 7.098  ;
; OperandA[3]        ; MuxOut[3]   ; 8.236  ; 8.119  ; 8.534  ; 8.417  ;
; OperandA[3]        ; OverflowOut ; 7.131  ; 7.041  ; 7.429  ; 7.320  ;
; OperandA[3]        ; ZeroOut     ; 9.930  ; 9.935  ; 10.228 ; 10.233 ;
; OperandB[0]        ; CarryOut    ; 8.153  ;        ;        ; 8.225  ;
; OperandB[0]        ; MuxOut[0]   ; 6.731  ; 6.618  ; 6.944  ; 6.862  ;
; OperandB[0]        ; MuxOut[1]   ; 7.416  ; 7.310  ; 7.661  ; 7.524  ;
; OperandB[0]        ; MuxOut[2]   ; 7.969  ; 7.875  ; 8.150  ; 8.087  ;
; OperandB[0]        ; MuxOut[3]   ; 8.325  ; 8.208  ; 8.597  ; 8.480  ;
; OperandB[0]        ; OverflowOut ; 8.346  ; 8.235  ; 8.587  ; 8.461  ;
; OperandB[0]        ; ZeroOut     ; 7.679  ; 7.565  ; 7.923  ; 7.778  ;
; OperandB[1]        ; CarryOut    ; 8.706  ;        ;        ; 8.748  ;
; OperandB[1]        ; MuxOut[1]   ; 7.485  ; 7.344  ; 7.699  ; 7.593  ;
; OperandB[1]        ; MuxOut[2]   ; 8.561  ; 8.467  ; 8.707  ; 8.644  ;
; OperandB[1]        ; MuxOut[3]   ; 8.917  ; 8.800  ; 9.154  ; 9.037  ;
; OperandB[1]        ; OverflowOut ; 8.814  ; 8.703  ; 8.967  ; 8.841  ;
; OperandB[1]        ; ZeroOut     ; 8.387  ; 8.260  ; 8.636  ; 8.474  ;
; OperandB[2]        ; CarryOut    ; 7.373  ;        ;        ; 7.483  ;
; OperandB[2]        ; MuxOut[2]   ; 7.161  ; 7.061  ; 7.406  ; 7.306  ;
; OperandB[2]        ; MuxOut[3]   ; 7.654  ; 7.537  ; 7.907  ; 7.790  ;
; OperandB[2]        ; OverflowOut ; 7.675  ; 7.564  ; 7.928  ; 7.817  ;
; OperandB[2]        ; ZeroOut     ; 8.806  ; 8.792  ; 9.051  ; 9.037  ;
; OperandB[3]        ; CarryOut    ; 7.281  ;        ;        ; 7.405  ;
; OperandB[3]        ; MuxOut[3]   ; 8.422  ; 8.305  ; 8.645  ; 8.528  ;
; OperandB[3]        ; OverflowOut ; 7.217  ; 7.086  ; 7.449  ; 7.313  ;
; OperandB[3]        ; ZeroOut     ; 10.116 ; 10.121 ; 10.339 ; 10.344 ;
; OperationSelect[0] ; CarryOut    ; 6.842  ; 7.514  ; 7.895  ; 7.015  ;
; OperationSelect[0] ; MuxOut[0]   ; 7.219  ; 7.060  ; 7.468  ; 7.340  ;
; OperationSelect[0] ; MuxOut[1]   ; 7.458  ; 7.417  ; 7.737  ; 7.578  ;
; OperationSelect[0] ; MuxOut[2]   ; 7.381  ; 7.318  ; 7.632  ; 7.569  ;
; OperationSelect[0] ; MuxOut[3]   ; 7.029  ; 6.912  ; 7.295  ; 7.178  ;
; OperationSelect[0] ; MuxOut[4]   ; 6.450  ; 6.348  ; 6.699  ; 6.628  ;
; OperationSelect[0] ; MuxOut[5]   ; 7.295  ; 7.220  ; 7.599  ; 7.382  ;
; OperationSelect[0] ; MuxOut[6]   ; 6.845  ; 6.743  ; 7.078  ; 6.993  ;
; OperationSelect[0] ; MuxOut[7]   ; 6.832  ; 6.833  ; 7.136  ; 6.995  ;
; OperationSelect[0] ; OverflowOut ; 6.585  ; 7.430  ; 7.805  ; 6.705  ;
; OperationSelect[0] ; ZeroOut     ; 7.419  ; 7.286  ; 7.669  ; 7.519  ;
; OperationSelect[1] ; CarryOut    ;        ; 6.743  ; 7.108  ;        ;
; OperationSelect[1] ; MuxOut[0]   ; 7.476  ; 6.731  ; 7.069  ; 7.552  ;
; OperationSelect[1] ; MuxOut[1]   ; 6.974  ; 6.878  ; 7.239  ; 7.124  ;
; OperationSelect[1] ; MuxOut[2]   ; 6.735  ; 6.677  ; 6.981  ; 6.883  ;
; OperationSelect[1] ; MuxOut[3]   ; 6.946  ; 6.834  ; 7.148  ; 7.093  ;
; OperationSelect[1] ; MuxOut[4]   ; 6.706  ;        ;        ; 6.838  ;
; OperationSelect[1] ; MuxOut[5]   ; 7.247  ;        ;        ; 7.335  ;
; OperationSelect[1] ; MuxOut[6]   ; 6.754  ;        ;        ; 6.906  ;
; OperationSelect[1] ; MuxOut[7]   ; 6.785  ;        ;        ; 6.949  ;
; OperationSelect[1] ; OverflowOut ; 7.382  ; 7.179  ; 7.538  ; 7.502  ;
; OperationSelect[1] ; ZeroOut     ; 7.792  ; 7.195  ; 7.582  ; 7.903  ;
+--------------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; GClock                      ; -0.752 ; -10.416       ;
; booth_mul4:U_MUL|st.S_SHIFT ; 0.021  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; GClock                      ; -0.027 ; -0.027        ;
; booth_mul4:U_MUL|st.S_SHIFT ; 0.239  ; 0.000         ;
+-----------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; GClock                      ; -3.000 ; -116.727      ;
; booth_mul4:U_MUL|st.S_SHIFT ; 0.355  ; 0.000         ;
+-----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'GClock'                                                                                                                                ;
+--------+---------------------------------------+-------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                       ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.752 ; booth_mul4:U_MUL|bundle[5]            ; booth_mul4:U_MUL|A[0]         ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.500        ; -0.523     ; 0.706      ;
; -0.698 ; booth_mul4:U_MUL|bundle[7]            ; booth_mul4:U_MUL|A[3]         ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.500        ; -0.524     ; 0.651      ;
; -0.454 ; booth_mul4:U_MUL|bundle[4]            ; booth_mul4:U_MUL|Q[3]         ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.500        ; -0.523     ; 0.408      ;
; -0.403 ; nr_div4_signed:U_DIV|R_after_shift[1] ; nr_div4_signed:U_DIV|R[1]     ; GClock                      ; GClock      ; 1.000        ; -0.039     ; 1.351      ;
; -0.400 ; nr_div4_signed:U_DIV|R_after_shift[1] ; nr_div4_signed:U_DIV|R[3]     ; GClock                      ; GClock      ; 1.000        ; -0.039     ; 1.348      ;
; -0.385 ; nr_div4_signed:U_DIV|R_after_shift[0] ; nr_div4_signed:U_DIV|R[1]     ; GClock                      ; GClock      ; 1.000        ; -0.043     ; 1.329      ;
; -0.382 ; nr_div4_signed:U_DIV|R_after_shift[0] ; nr_div4_signed:U_DIV|R[3]     ; GClock                      ; GClock      ; 1.000        ; -0.043     ; 1.326      ;
; -0.374 ; mul_start                             ; booth_mul4:U_MUL|st.S_DEC     ; GClock                      ; GClock      ; 1.000        ; -0.032     ; 1.329      ;
; -0.359 ; booth_mul4:U_MUL|bundle[7]            ; booth_mul4:U_MUL|A[2]         ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.500        ; -0.524     ; 0.312      ;
; -0.356 ; mul_start                             ; booth_mul4:U_MUL|Q[3]         ; GClock                      ; GClock      ; 1.000        ; -0.034     ; 1.309      ;
; -0.356 ; mul_start                             ; booth_mul4:U_MUL|Q[2]         ; GClock                      ; GClock      ; 1.000        ; -0.034     ; 1.309      ;
; -0.356 ; mul_start                             ; booth_mul4:U_MUL|Q[1]         ; GClock                      ; GClock      ; 1.000        ; -0.034     ; 1.309      ;
; -0.356 ; mul_start                             ; booth_mul4:U_MUL|Q[0]         ; GClock                      ; GClock      ; 1.000        ; -0.034     ; 1.309      ;
; -0.354 ; mul_last_B[1]                         ; mul_running                   ; GClock                      ; GClock      ; 1.000        ; -0.042     ; 1.299      ;
; -0.353 ; mul_last_B[1]                         ; mul_start                     ; GClock                      ; GClock      ; 1.000        ; -0.042     ; 1.298      ;
; -0.351 ; booth_mul4:U_MUL|bundle[1]            ; booth_mul4:U_MUL|Q[0]         ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.500        ; -0.524     ; 0.304      ;
; -0.350 ; booth_mul4:U_MUL|bundle[3]            ; booth_mul4:U_MUL|Q[2]         ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.500        ; -0.525     ; 0.302      ;
; -0.350 ; booth_mul4:U_MUL|bundle[2]            ; booth_mul4:U_MUL|Q[1]         ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.500        ; -0.526     ; 0.301      ;
; -0.345 ; nr_div4_signed:U_DIV|R_after_shift[3] ; nr_div4_signed:U_DIV|R[1]     ; GClock                      ; GClock      ; 1.000        ; -0.043     ; 1.289      ;
; -0.342 ; nr_div4_signed:U_DIV|R_after_shift[3] ; nr_div4_signed:U_DIV|R[3]     ; GClock                      ; GClock      ; 1.000        ; -0.043     ; 1.286      ;
; -0.330 ; nr_div4_signed:U_DIV|Mmag[2]          ; nr_div4_signed:U_DIV|R[1]     ; GClock                      ; GClock      ; 1.000        ; -0.039     ; 1.278      ;
; -0.328 ; nr_div4_signed:U_DIV|Mmag[0]          ; nr_div4_signed:U_DIV|R[1]     ; GClock                      ; GClock      ; 1.000        ; -0.041     ; 1.274      ;
; -0.327 ; nr_div4_signed:U_DIV|Mmag[2]          ; nr_div4_signed:U_DIV|R[3]     ; GClock                      ; GClock      ; 1.000        ; -0.039     ; 1.275      ;
; -0.326 ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|st.S_DEC     ; GClock                      ; GClock      ; 1.000        ; -0.032     ; 1.281      ;
; -0.325 ; nr_div4_signed:U_DIV|Mmag[0]          ; nr_div4_signed:U_DIV|R[3]     ; GClock                      ; GClock      ; 1.000        ; -0.041     ; 1.271      ;
; -0.312 ; nr_div4_signed:U_DIV|Mmag[1]          ; nr_div4_signed:U_DIV|R[1]     ; GClock                      ; GClock      ; 1.000        ; -0.039     ; 1.260      ;
; -0.310 ; nr_div4_signed:U_DIV|R_after_shift[2] ; nr_div4_signed:U_DIV|R[1]     ; GClock                      ; GClock      ; 1.000        ; -0.043     ; 1.254      ;
; -0.309 ; nr_div4_signed:U_DIV|Mmag[1]          ; nr_div4_signed:U_DIV|R[3]     ; GClock                      ; GClock      ; 1.000        ; -0.039     ; 1.257      ;
; -0.307 ; nr_div4_signed:U_DIV|R_after_shift[2] ; nr_div4_signed:U_DIV|R[3]     ; GClock                      ; GClock      ; 1.000        ; -0.043     ; 1.251      ;
; -0.306 ; nr_div4_signed:U_DIV|R_after_shift[1] ; nr_div4_signed:U_DIV|R[0]     ; GClock                      ; GClock      ; 1.000        ; -0.039     ; 1.254      ;
; -0.305 ; nr_div4_signed:U_DIV|R_after_shift[1] ; nr_div4_signed:U_DIV|R[2]     ; GClock                      ; GClock      ; 1.000        ; -0.039     ; 1.253      ;
; -0.290 ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|Q[3]         ; GClock                      ; GClock      ; 1.000        ; -0.034     ; 1.243      ;
; -0.290 ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|Q[2]         ; GClock                      ; GClock      ; 1.000        ; -0.034     ; 1.243      ;
; -0.290 ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|Q[1]         ; GClock                      ; GClock      ; 1.000        ; -0.034     ; 1.243      ;
; -0.290 ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|Q[0]         ; GClock                      ; GClock      ; 1.000        ; -0.034     ; 1.243      ;
; -0.288 ; nr_div4_signed:U_DIV|R_after_shift[0] ; nr_div4_signed:U_DIV|R[0]     ; GClock                      ; GClock      ; 1.000        ; -0.043     ; 1.232      ;
; -0.287 ; nr_div4_signed:U_DIV|R_after_shift[1] ; nr_div4_signed:U_DIV|Q[0]     ; GClock                      ; GClock      ; 1.000        ; -0.037     ; 1.237      ;
; -0.287 ; nr_div4_signed:U_DIV|R_after_shift[0] ; nr_div4_signed:U_DIV|R[2]     ; GClock                      ; GClock      ; 1.000        ; -0.043     ; 1.231      ;
; -0.276 ; booth_mul4:U_MUL|bundle[6]            ; booth_mul4:U_MUL|A[1]         ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.500        ; -0.523     ; 0.230      ;
; -0.275 ; booth_mul4:U_MUL|do_op_reg            ; booth_mul4:U_MUL|A[3]         ; GClock                      ; GClock      ; 1.000        ; -0.040     ; 1.222      ;
; -0.275 ; booth_mul4:U_MUL|do_op_reg            ; booth_mul4:U_MUL|A[2]         ; GClock                      ; GClock      ; 1.000        ; -0.040     ; 1.222      ;
; -0.275 ; booth_mul4:U_MUL|do_op_reg            ; booth_mul4:U_MUL|A[1]         ; GClock                      ; GClock      ; 1.000        ; -0.040     ; 1.222      ;
; -0.275 ; booth_mul4:U_MUL|do_op_reg            ; booth_mul4:U_MUL|A[0]         ; GClock                      ; GClock      ; 1.000        ; -0.040     ; 1.222      ;
; -0.273 ; booth_mul4:U_MUL|bundle[0]            ; booth_mul4:U_MUL|Qm1          ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.500        ; -0.523     ; 0.227      ;
; -0.269 ; nr_div4_signed:U_DIV|R_after_shift[0] ; nr_div4_signed:U_DIV|Q[0]     ; GClock                      ; GClock      ; 1.000        ; -0.041     ; 1.215      ;
; -0.260 ; nr_div4_signed:U_DIV|Mmag[3]          ; nr_div4_signed:U_DIV|R[1]     ; GClock                      ; GClock      ; 1.000        ; -0.039     ; 1.208      ;
; -0.257 ; nr_div4_signed:U_DIV|Mmag[3]          ; nr_div4_signed:U_DIV|R[3]     ; GClock                      ; GClock      ; 1.000        ; -0.039     ; 1.205      ;
; -0.248 ; nr_div4_signed:U_DIV|R_after_shift[3] ; nr_div4_signed:U_DIV|R[0]     ; GClock                      ; GClock      ; 1.000        ; -0.043     ; 1.192      ;
; -0.247 ; nr_div4_signed:U_DIV|R_after_shift[3] ; nr_div4_signed:U_DIV|R[2]     ; GClock                      ; GClock      ; 1.000        ; -0.043     ; 1.191      ;
; -0.235 ; booth_mul4:U_MUL|st.S_OP              ; booth_mul4:U_MUL|A[3]         ; GClock                      ; GClock      ; 1.000        ; -0.040     ; 1.182      ;
; -0.235 ; booth_mul4:U_MUL|st.S_OP              ; booth_mul4:U_MUL|A[2]         ; GClock                      ; GClock      ; 1.000        ; -0.040     ; 1.182      ;
; -0.235 ; booth_mul4:U_MUL|st.S_OP              ; booth_mul4:U_MUL|A[1]         ; GClock                      ; GClock      ; 1.000        ; -0.040     ; 1.182      ;
; -0.235 ; booth_mul4:U_MUL|st.S_OP              ; booth_mul4:U_MUL|A[0]         ; GClock                      ; GClock      ; 1.000        ; -0.040     ; 1.182      ;
; -0.233 ; nr_div4_signed:U_DIV|Mmag[2]          ; nr_div4_signed:U_DIV|R[0]     ; GClock                      ; GClock      ; 1.000        ; -0.039     ; 1.181      ;
; -0.232 ; nr_div4_signed:U_DIV|Mmag[2]          ; nr_div4_signed:U_DIV|R[2]     ; GClock                      ; GClock      ; 1.000        ; -0.039     ; 1.180      ;
; -0.231 ; booth_mul4:U_MUL|M[0]                 ; booth_mul4:U_MUL|A[2]         ; GClock                      ; GClock      ; 1.000        ; -0.038     ; 1.180      ;
; -0.231 ; nr_div4_signed:U_DIV|Mmag[0]          ; nr_div4_signed:U_DIV|R[0]     ; GClock                      ; GClock      ; 1.000        ; -0.041     ; 1.177      ;
; -0.230 ; nr_div4_signed:U_DIV|Mmag[0]          ; nr_div4_signed:U_DIV|R[2]     ; GClock                      ; GClock      ; 1.000        ; -0.041     ; 1.176      ;
; -0.229 ; booth_mul4:U_MUL|M[0]                 ; booth_mul4:U_MUL|A[3]         ; GClock                      ; GClock      ; 1.000        ; -0.038     ; 1.178      ;
; -0.229 ; nr_div4_signed:U_DIV|R_after_shift[3] ; nr_div4_signed:U_DIV|Q[0]     ; GClock                      ; GClock      ; 1.000        ; -0.041     ; 1.175      ;
; -0.227 ; div_last_A[1]                         ; div_running                   ; GClock                      ; GClock      ; 1.000        ; -0.046     ; 1.168      ;
; -0.227 ; div_last_A[1]                         ; div_start                     ; GClock                      ; GClock      ; 1.000        ; -0.046     ; 1.168      ;
; -0.224 ; booth_mul4:U_MUL|A[0]                 ; booth_mul4:U_MUL|A[2]         ; GClock                      ; GClock      ; 1.000        ; -0.040     ; 1.171      ;
; -0.223 ; div_last_A[3]                         ; div_running                   ; GClock                      ; GClock      ; 1.000        ; -0.046     ; 1.164      ;
; -0.223 ; div_last_A[3]                         ; div_start                     ; GClock                      ; GClock      ; 1.000        ; -0.046     ; 1.164      ;
; -0.222 ; booth_mul4:U_MUL|A[0]                 ; booth_mul4:U_MUL|A[3]         ; GClock                      ; GClock      ; 1.000        ; -0.040     ; 1.169      ;
; -0.221 ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|A[1]         ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.500        ; 1.566      ; 2.369      ;
; -0.221 ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|Qm1          ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.500        ; 1.568      ; 2.371      ;
; -0.220 ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|A[2]         ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.500        ; 1.566      ; 2.368      ;
; -0.218 ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|Q[3]         ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.500        ; 1.568      ; 2.368      ;
; -0.218 ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|Q[2]         ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.500        ; 1.568      ; 2.368      ;
; -0.218 ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|Q[1]         ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.500        ; 1.568      ; 2.368      ;
; -0.218 ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|Q[0]         ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.500        ; 1.568      ; 2.368      ;
; -0.215 ; nr_div4_signed:U_DIV|Mmag[1]          ; nr_div4_signed:U_DIV|R[0]     ; GClock                      ; GClock      ; 1.000        ; -0.039     ; 1.163      ;
; -0.214 ; nr_div4_signed:U_DIV|Mmag[1]          ; nr_div4_signed:U_DIV|R[2]     ; GClock                      ; GClock      ; 1.000        ; -0.039     ; 1.162      ;
; -0.214 ; mul_start                             ; booth_mul4:U_MUL|A[3]         ; GClock                      ; GClock      ; 1.000        ; -0.036     ; 1.165      ;
; -0.214 ; mul_start                             ; booth_mul4:U_MUL|A[2]         ; GClock                      ; GClock      ; 1.000        ; -0.036     ; 1.165      ;
; -0.214 ; mul_start                             ; booth_mul4:U_MUL|A[1]         ; GClock                      ; GClock      ; 1.000        ; -0.036     ; 1.165      ;
; -0.214 ; mul_start                             ; booth_mul4:U_MUL|A[0]         ; GClock                      ; GClock      ; 1.000        ; -0.036     ; 1.165      ;
; -0.214 ; nr_div4_signed:U_DIV|Mmag[2]          ; nr_div4_signed:U_DIV|Q[0]     ; GClock                      ; GClock      ; 1.000        ; -0.037     ; 1.164      ;
; -0.213 ; nr_div4_signed:U_DIV|R_after_shift[2] ; nr_div4_signed:U_DIV|R[0]     ; GClock                      ; GClock      ; 1.000        ; -0.043     ; 1.157      ;
; -0.213 ; div_last_A[0]                         ; div_running                   ; GClock                      ; GClock      ; 1.000        ; -0.046     ; 1.154      ;
; -0.213 ; div_last_A[0]                         ; div_start                     ; GClock                      ; GClock      ; 1.000        ; -0.046     ; 1.154      ;
; -0.212 ; nr_div4_signed:U_DIV|R_after_shift[2] ; nr_div4_signed:U_DIV|R[2]     ; GClock                      ; GClock      ; 1.000        ; -0.043     ; 1.156      ;
; -0.212 ; nr_div4_signed:U_DIV|Mmag[0]          ; nr_div4_signed:U_DIV|Q[0]     ; GClock                      ; GClock      ; 1.000        ; -0.039     ; 1.160      ;
; -0.210 ; div_last_A[2]                         ; div_running                   ; GClock                      ; GClock      ; 1.000        ; -0.046     ; 1.151      ;
; -0.210 ; div_last_A[2]                         ; div_start                     ; GClock                      ; GClock      ; 1.000        ; -0.046     ; 1.151      ;
; -0.205 ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|A[3]         ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.500        ; 1.566      ; 2.353      ;
; -0.204 ; booth_mul4:U_MUL|M[0]                 ; booth_mul4:U_MUL|A[1]         ; GClock                      ; GClock      ; 1.000        ; -0.038     ; 1.153      ;
; -0.197 ; booth_mul4:U_MUL|A[0]                 ; booth_mul4:U_MUL|A[1]         ; GClock                      ; GClock      ; 1.000        ; -0.040     ; 1.144      ;
; -0.196 ; nr_div4_signed:U_DIV|Mmag[1]          ; nr_div4_signed:U_DIV|Q[0]     ; GClock                      ; GClock      ; 1.000        ; -0.037     ; 1.146      ;
; -0.194 ; nr_div4_signed:U_DIV|R_after_shift[2] ; nr_div4_signed:U_DIV|Q[0]     ; GClock                      ; GClock      ; 1.000        ; -0.041     ; 1.140      ;
; -0.193 ; nr_div4_signed:U_DIV|st.S_IDLE        ; nr_div4_signed:U_DIV|Q_res[0] ; GClock                      ; GClock      ; 1.000        ; -0.045     ; 1.135      ;
; -0.190 ; mul_last_A[3]                         ; mul_running                   ; GClock                      ; GClock      ; 1.000        ; -0.042     ; 1.135      ;
; -0.189 ; mul_last_A[3]                         ; mul_start                     ; GClock                      ; GClock      ; 1.000        ; -0.042     ; 1.134      ;
; -0.186 ; booth_mul4:U_MUL|op_sel_reg           ; booth_mul4:U_MUL|A[2]         ; GClock                      ; GClock      ; 1.000        ; -0.036     ; 1.137      ;
; -0.184 ; booth_mul4:U_MUL|op_sel_reg           ; booth_mul4:U_MUL|A[3]         ; GClock                      ; GClock      ; 1.000        ; -0.036     ; 1.135      ;
; -0.183 ; mul_last_B[0]                         ; mul_running                   ; GClock                      ; GClock      ; 1.000        ; -0.042     ; 1.128      ;
; -0.182 ; mul_last_B[0]                         ; mul_start                     ; GClock                      ; GClock      ; 1.000        ; -0.042     ; 1.127      ;
; -0.176 ; mul_last_A[2]                         ; mul_running                   ; GClock                      ; GClock      ; 1.000        ; -0.042     ; 1.121      ;
+--------+---------------------------------------+-------------------------------+-----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'booth_mul4:U_MUL|st.S_SHIFT'                                                                                        ;
+-------+-----------------------+----------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                    ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------+--------------+-----------------------------+--------------+------------+------------+
; 0.021 ; booth_mul4:U_MUL|A[1] ; booth_mul4:U_MUL|bundle[5] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; 0.500        ; 0.380      ; 0.350      ;
; 0.024 ; booth_mul4:U_MUL|Q[0] ; booth_mul4:U_MUL|bundle[0] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; 0.500        ; 0.380      ; 0.348      ;
; 0.027 ; booth_mul4:U_MUL|A[3] ; booth_mul4:U_MUL|bundle[7] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; 0.500        ; 0.381      ; 0.334      ;
; 0.027 ; booth_mul4:U_MUL|A[0] ; booth_mul4:U_MUL|bundle[4] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; 0.500        ; 0.382      ; 0.342      ;
; 0.036 ; booth_mul4:U_MUL|Q[1] ; booth_mul4:U_MUL|bundle[1] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; 0.500        ; 0.381      ; 0.336      ;
; 0.037 ; booth_mul4:U_MUL|A[2] ; booth_mul4:U_MUL|bundle[6] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; 0.500        ; 0.380      ; 0.336      ;
; 0.038 ; booth_mul4:U_MUL|Q[2] ; booth_mul4:U_MUL|bundle[2] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; 0.500        ; 0.383      ; 0.336      ;
; 0.039 ; booth_mul4:U_MUL|Q[3] ; booth_mul4:U_MUL|bundle[3] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; 0.500        ; 0.382      ; 0.335      ;
+-------+-----------------------+----------------------------+--------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'GClock'                                                                                                                                         ;
+--------+---------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.027 ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|A[0]                 ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.000        ; 1.626      ; 1.818      ;
; 0.041  ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|st.S_DEC             ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.000        ; 1.631      ; 1.891      ;
; 0.042  ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|A[3]                 ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.000        ; 1.626      ; 1.887      ;
; 0.071  ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|Qm1                  ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.000        ; 1.628      ; 1.918      ;
; 0.080  ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|A[2]                 ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.000        ; 1.626      ; 1.925      ;
; 0.080  ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|A[1]                 ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.000        ; 1.626      ; 1.925      ;
; 0.182  ; nr_div4_signed:U_DIV|done_r           ; nr_div4_signed:U_DIV|done_r           ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; div_inited                            ; div_inited                            ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; div_running                           ; div_running                           ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; nr_div4_signed:U_DIV|st.S_DONE        ; nr_div4_signed:U_DIV|st.S_DONE        ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; nr_div4_signed:U_DIV|st.S_IDLE        ; nr_div4_signed:U_DIV|st.S_IDLE        ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; nr_div4_signed:U_DIV|R_after_shift[0] ; nr_div4_signed:U_DIV|R_after_shift[0] ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; nr_div4_signed:U_DIV|R_after_shift[1] ; nr_div4_signed:U_DIV|R_after_shift[1] ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; nr_div4_signed:U_DIV|R_after_shift[2] ; nr_div4_signed:U_DIV|R_after_shift[2] ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; nr_div4_signed:U_DIV|R_after_shift[3] ; nr_div4_signed:U_DIV|R_after_shift[3] ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; nr_div4_signed:U_DIV|Mmag[3]          ; nr_div4_signed:U_DIV|Mmag[3]          ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; nr_div4_signed:U_DIV|R_after_shift[4] ; nr_div4_signed:U_DIV|R_after_shift[4] ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; nr_div4_signed:U_DIV|Q[0]             ; nr_div4_signed:U_DIV|Q[0]             ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; nr_div4_signed:U_DIV|Q_res[0]         ; nr_div4_signed:U_DIV|Q_res[0]         ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; booth_mul4:U_MUL|cnt[1]               ; booth_mul4:U_MUL|cnt[1]               ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; booth_mul4:U_MUL|cnt[0]               ; booth_mul4:U_MUL|cnt[0]               ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; nr_div4_signed:U_DIV|R_res[0]         ; nr_div4_signed:U_DIV|R_res[0]         ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.307      ;
; 0.183  ; mul_inited                            ; mul_inited                            ; GClock                      ; GClock      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; mul_running                           ; mul_running                           ; GClock                      ; GClock      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; booth_mul4:U_MUL|Qm1                  ; booth_mul4:U_MUL|Qm1                  ; GClock                      ; GClock      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|st.S_IDLE            ; GClock                      ; GClock      ; 0.000        ; 0.040      ; 0.307      ;
; 0.188  ; nr_div4_signed:U_DIV|R_res[2]         ; div_r[2]                              ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.313      ;
; 0.204  ; booth_mul4:U_MUL|st.S_DONE            ; mul_inited                            ; GClock                      ; GClock      ; 0.000        ; 0.040      ; 0.328      ;
; 0.206  ; booth_mul4:U_MUL|st.S_DONE            ; booth_mul4:U_MUL|st.S_IDLE            ; GClock                      ; GClock      ; 0.000        ; 0.040      ; 0.330      ;
; 0.210  ; nr_div4_signed:U_DIV|Q[0]             ; nr_div4_signed:U_DIV|Q[1]             ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.335      ;
; 0.212  ; booth_mul4:U_MUL|Qm1                  ; booth_mul4:U_MUL|st.S_SHIFT           ; GClock                      ; GClock      ; 0.000        ; 0.040      ; 0.336      ;
; 0.218  ; nr_div4_signed:U_DIV|st.S_SHIFT       ; nr_div4_signed:U_DIV|R_after_shift[1] ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.343      ;
; 0.218  ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|Q[3]                 ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.000        ; 1.628      ; 2.065      ;
; 0.218  ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|Q[2]                 ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.000        ; 1.628      ; 2.065      ;
; 0.218  ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|Q[1]                 ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.000        ; 1.628      ; 2.065      ;
; 0.218  ; booth_mul4:U_MUL|st.S_SHIFT           ; booth_mul4:U_MUL|Q[0]                 ; booth_mul4:U_MUL|st.S_SHIFT ; GClock      ; 0.000        ; 1.628      ; 2.065      ;
; 0.235  ; nr_div4_signed:U_DIV|st.S_PREP        ; nr_div4_signed:U_DIV|st.S_SHIFT       ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.360      ;
; 0.243  ; nr_div4_signed:U_DIV|st.S_PREP        ; nr_div4_signed:U_DIV|R_after_shift[4] ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.368      ;
; 0.248  ; div_running                           ; div_start                             ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.373      ;
; 0.250  ; nr_div4_signed:U_DIV|Q_res[1]         ; div_q[1]                              ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.375      ;
; 0.251  ; mul_running                           ; mul_start                             ; GClock                      ; GClock      ; 0.000        ; 0.040      ; 0.375      ;
; 0.264  ; nr_div4_signed:U_DIV|cnt[0]           ; nr_div4_signed:U_DIV|st.S_SIGN        ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.389      ;
; 0.264  ; nr_div4_signed:U_DIV|Q[1]             ; nr_div4_signed:U_DIV|Q[2]             ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.389      ;
; 0.264  ; nr_div4_signed:U_DIV|B_reg[1]         ; nr_div4_signed:U_DIV|Mmag[1]          ; GClock                      ; GClock      ; 0.000        ; 0.043      ; 0.391      ;
; 0.264  ; nr_div4_signed:U_DIV|B_reg[1]         ; nr_div4_signed:U_DIV|Mmag[2]          ; GClock                      ; GClock      ; 0.000        ; 0.043      ; 0.391      ;
; 0.264  ; nr_div4_signed:U_DIV|cnt[0]           ; nr_div4_signed:U_DIV|st.S_SHIFT       ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.389      ;
; 0.267  ; nr_div4_signed:U_DIV|Q[2]             ; nr_div4_signed:U_DIV|Q[3]             ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.392      ;
; 0.267  ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|op_sel_reg           ; GClock                      ; GClock      ; 0.000        ; 0.040      ; 0.391      ;
; 0.270  ; nr_div4_signed:U_DIV|Q_res[3]         ; div_q[3]                              ; GClock                      ; GClock      ; 0.000        ; 0.039      ; 0.393      ;
; 0.276  ; nr_div4_signed:U_DIV|B_reg[3]         ; nr_div4_signed:U_DIV|sB_reg           ; GClock                      ; GClock      ; 0.000        ; 0.043      ; 0.403      ;
; 0.287  ; nr_div4_signed:U_DIV|R[0]             ; nr_div4_signed:U_DIV|R[1]             ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.412      ;
; 0.290  ; nr_div4_signed:U_DIV|R_res[1]         ; div_r[1]                              ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.415      ;
; 0.290  ; nr_div4_signed:U_DIV|R_res[3]         ; div_r[3]                              ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.415      ;
; 0.291  ; nr_div4_signed:U_DIV|Q_res[2]         ; div_q[2]                              ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.416      ;
; 0.298  ; nr_div4_signed:U_DIV|done_r           ; div_inited                            ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.423      ;
; 0.308  ; nr_div4_signed:U_DIV|st.S_CHECK       ; nr_div4_signed:U_DIV|Q[0]             ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.433      ;
; 0.308  ; nr_div4_signed:U_DIV|done_r           ; div_running                           ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.433      ;
; 0.311  ; nr_div4_signed:U_DIV|R_res[0]         ; div_r[0]                              ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.436      ;
; 0.313  ; booth_mul4:U_MUL|st.S_DONE            ; mul_running                           ; GClock                      ; GClock      ; 0.000        ; 0.040      ; 0.437      ;
; 0.315  ; nr_div4_signed:U_DIV|Q_res[0]         ; div_q[0]                              ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.440      ;
; 0.315  ; nr_div4_signed:U_DIV|Q[3]             ; nr_div4_signed:U_DIV|R_after_shift[0] ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.440      ;
; 0.318  ; nr_div4_signed:U_DIV|st.S_SHIFT       ; nr_div4_signed:U_DIV|R_after_shift[4] ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.443      ;
; 0.325  ; mul_start                             ; booth_mul4:U_MUL|op_sel_reg           ; GClock                      ; GClock      ; 0.000        ; 0.040      ; 0.449      ;
; 0.326  ; nr_div4_signed:U_DIV|st.S_DEC         ; nr_div4_signed:U_DIV|st.S_SHIFT       ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.451      ;
; 0.326  ; nr_div4_signed:U_DIV|B_reg[0]         ; nr_div4_signed:U_DIV|Mmag[2]          ; GClock                      ; GClock      ; 0.000        ; 0.043      ; 0.453      ;
; 0.327  ; nr_div4_signed:U_DIV|B_reg[0]         ; nr_div4_signed:U_DIV|Mmag[1]          ; GClock                      ; GClock      ; 0.000        ; 0.043      ; 0.454      ;
; 0.334  ; nr_div4_signed:U_DIV|cnt[1]           ; nr_div4_signed:U_DIV|st.S_SHIFT       ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.459      ;
; 0.337  ; booth_mul4:U_MUL|A[3]                 ; prod_reg[7]                           ; GClock                      ; GClock      ; 0.000        ; 0.038      ; 0.459      ;
; 0.338  ; div_start                             ; nr_div4_signed:U_DIV|st.S_DONE        ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.463      ;
; 0.340  ; nr_div4_signed:U_DIV|st.S_DEC         ; nr_div4_signed:U_DIV|st.S_SIGN        ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.465      ;
; 0.344  ; nr_div4_signed:U_DIV|R[2]             ; nr_div4_signed:U_DIV|R[3]             ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.469      ;
; 0.344  ; nr_div4_signed:U_DIV|st.S_PREP        ; nr_div4_signed:U_DIV|Mmag[3]          ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.469      ;
; 0.354  ; nr_div4_signed:U_DIV|cnt[1]           ; nr_div4_signed:U_DIV|st.S_SIGN        ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.479      ;
; 0.358  ; nr_div4_signed:U_DIV|R_after_shift[1] ; nr_div4_signed:U_DIV|R[1]             ; GClock                      ; GClock      ; 0.000        ; 0.043      ; 0.485      ;
; 0.360  ; nr_div4_signed:U_DIV|st.S_DONE        ; nr_div4_signed:U_DIV|st.S_IDLE        ; GClock                      ; GClock      ; 0.000        ; 0.045      ; 0.489      ;
; 0.363  ; nr_div4_signed:U_DIV|Q[3]             ; nr_div4_signed:U_DIV|R[0]             ; GClock                      ; GClock      ; 0.000        ; 0.039      ; 0.486      ;
; 0.364  ; nr_div4_signed:U_DIV|R[3]             ; nr_div4_signed:U_DIV|R_res[3]         ; GClock                      ; GClock      ; 0.000        ; 0.035      ; 0.483      ;
; 0.365  ; nr_div4_signed:U_DIV|R[3]             ; nr_div4_signed:U_DIV|R_after_shift[4] ; GClock                      ; GClock      ; 0.000        ; 0.039      ; 0.488      ;
; 0.366  ; nr_div4_signed:U_DIV|R_after_shift[3] ; nr_div4_signed:U_DIV|R[3]             ; GClock                      ; GClock      ; 0.000        ; 0.039      ; 0.489      ;
; 0.369  ; nr_div4_signed:U_DIV|R[2]             ; nr_div4_signed:U_DIV|R_after_shift[3] ; GClock                      ; GClock      ; 0.000        ; 0.043      ; 0.496      ;
; 0.372  ; nr_div4_signed:U_DIV|A_reg[3]         ; nr_div4_signed:U_DIV|sA_reg           ; GClock                      ; GClock      ; 0.000        ; 0.045      ; 0.501      ;
; 0.375  ; nr_div4_signed:U_DIV|st.S_PREP        ; nr_div4_signed:U_DIV|R_after_shift[1] ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.500      ;
; 0.377  ; booth_mul4:U_MUL|st.S_IDLE            ; booth_mul4:U_MUL|A[0]                 ; GClock                      ; GClock      ; 0.000        ; 0.044      ; 0.505      ;
; 0.379  ; nr_div4_signed:U_DIV|B_reg[2]         ; nr_div4_signed:U_DIV|Mmag[2]          ; GClock                      ; GClock      ; 0.000        ; 0.043      ; 0.506      ;
; 0.381  ; nr_div4_signed:U_DIV|R_after_shift[2] ; nr_div4_signed:U_DIV|R[2]             ; GClock                      ; GClock      ; 0.000        ; 0.039      ; 0.504      ;
; 0.385  ; booth_mul4:U_MUL|st.S_OP              ; booth_mul4:U_MUL|st.S_SHIFT           ; GClock                      ; GClock      ; 0.000        ; 0.042      ; 0.511      ;
; 0.386  ; booth_mul4:U_MUL|Q[1]                 ; prod_reg[1]                           ; GClock                      ; GClock      ; 0.000        ; 0.034      ; 0.504      ;
; 0.388  ; booth_mul4:U_MUL|cnt[0]               ; booth_mul4:U_MUL|cnt[1]               ; GClock                      ; GClock      ; 0.000        ; 0.041      ; 0.513      ;
; 0.390  ; booth_mul4:U_MUL|A[2]                 ; prod_reg[6]                           ; GClock                      ; GClock      ; 0.000        ; 0.036      ; 0.510      ;
; 0.392  ; nr_div4_signed:U_DIV|B_reg[3]         ; nr_div4_signed:U_DIV|Mmag[2]          ; GClock                      ; GClock      ; 0.000        ; 0.043      ; 0.519      ;
; 0.397  ; nr_div4_signed:U_DIV|B_reg[3]         ; nr_div4_signed:U_DIV|Mmag[1]          ; GClock                      ; GClock      ; 0.000        ; 0.043      ; 0.524      ;
; 0.398  ; booth_mul4:U_MUL|Q[2]                 ; prod_reg[2]                           ; GClock                      ; GClock      ; 0.000        ; 0.034      ; 0.516      ;
; 0.401  ; booth_mul4:U_MUL|A[1]                 ; prod_reg[5]                           ; GClock                      ; GClock      ; 0.000        ; 0.038      ; 0.523      ;
; 0.406  ; nr_div4_signed:U_DIV|Q[1]             ; nr_div4_signed:U_DIV|Q_res[1]         ; GClock                      ; GClock      ; 0.000        ; 0.033      ; 0.523      ;
; 0.409  ; booth_mul4:U_MUL|Q[0]                 ; booth_mul4:U_MUL|st.S_SHIFT           ; GClock                      ; GClock      ; 0.000        ; 0.040      ; 0.533      ;
; 0.412  ; nr_div4_signed:U_DIV|B_reg[0]         ; nr_div4_signed:U_DIV|Mmag[0]          ; GClock                      ; GClock      ; 0.000        ; 0.045      ; 0.541      ;
; 0.413  ; booth_mul4:U_MUL|Q[0]                 ; booth_mul4:U_MUL|do_op_reg            ; GClock                      ; GClock      ; 0.000        ; 0.038      ; 0.535      ;
; 0.414  ; mul_start                             ; booth_mul4:U_MUL|cnt[2]               ; GClock                      ; GClock      ; 0.000        ; 0.046      ; 0.544      ;
; 0.415  ; booth_mul4:U_MUL|st.S_CHECK           ; booth_mul4:U_MUL|st.S_SHIFT           ; GClock                      ; GClock      ; 0.000        ; 0.040      ; 0.539      ;
; 0.416  ; mul_start                             ; booth_mul4:U_MUL|Q[3]                 ; GClock                      ; GClock      ; 0.000        ; 0.046      ; 0.546      ;
+--------+---------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'booth_mul4:U_MUL|st.S_SHIFT'                                                                                         ;
+-------+-----------------------+----------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                    ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------+--------------+-----------------------------+--------------+------------+------------+
; 0.239 ; booth_mul4:U_MUL|Q[2] ; booth_mul4:U_MUL|bundle[2] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; -0.500       ; 0.526      ; 0.295      ;
; 0.240 ; booth_mul4:U_MUL|A[3] ; booth_mul4:U_MUL|bundle[7] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; -0.500       ; 0.524      ; 0.294      ;
; 0.240 ; booth_mul4:U_MUL|Q[3] ; booth_mul4:U_MUL|bundle[3] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; -0.500       ; 0.525      ; 0.295      ;
; 0.241 ; booth_mul4:U_MUL|Q[1] ; booth_mul4:U_MUL|bundle[1] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; -0.500       ; 0.524      ; 0.295      ;
; 0.242 ; booth_mul4:U_MUL|A[2] ; booth_mul4:U_MUL|bundle[6] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; -0.500       ; 0.523      ; 0.295      ;
; 0.244 ; booth_mul4:U_MUL|A[0] ; booth_mul4:U_MUL|bundle[4] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; -0.500       ; 0.525      ; 0.299      ;
; 0.255 ; booth_mul4:U_MUL|Q[0] ; booth_mul4:U_MUL|bundle[0] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; -0.500       ; 0.523      ; 0.308      ;
; 0.255 ; booth_mul4:U_MUL|A[1] ; booth_mul4:U_MUL|bundle[5] ; GClock       ; booth_mul4:U_MUL|st.S_SHIFT ; -0.500       ; 0.523      ; 0.308      ;
+-------+-----------------------+----------------------------+--------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'GClock'                                                                ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; GClock ; Rise       ; GClock                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|A[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|A[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|A[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|A[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|M[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|M[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|M[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|M[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|Q[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|Q[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|Q[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|Q[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|Qm1                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|cnt[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|cnt[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|cnt[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|do_op_reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|op_sel_reg           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|st.S_CHECK           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|st.S_DEC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|st.S_DONE            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|st.S_IDLE            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|st.S_OP              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; booth_mul4:U_MUL|st.S_SHIFT           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; div_inited                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; div_last_A[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; div_last_A[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; div_last_A[2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; div_last_A[3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; div_last_B[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; div_last_B[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; div_last_B[2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; div_last_B[3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; div_q[0]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; div_q[1]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; div_q[2]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; div_q[3]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; div_r[0]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; div_r[1]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; div_r[2]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; div_r[3]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; div_running                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; div_start                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; mul_inited                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; mul_last_A[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; mul_last_A[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; mul_last_A[2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; mul_last_A[3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; mul_last_B[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; mul_last_B[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; mul_last_B[2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; mul_last_B[3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; mul_running                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; mul_start                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|A_reg[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|A_reg[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|A_reg[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|A_reg[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|B_reg[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|B_reg[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|B_reg[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|B_reg[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Mmag[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Mmag[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Mmag[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Mmag[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Q[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Q[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Q[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Q_res[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Q_res[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Q_res[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|Q_res[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R_after_shift[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R_after_shift[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R_after_shift[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R_after_shift[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R_after_shift[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R_res[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R_res[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R_res[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|R_res[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|cnt[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|done_r           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|sA_reg           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|sB_reg           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|st.S_CHECK       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|st.S_DEC         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|st.S_DONE        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|st.S_IDLE        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|st.S_PREP        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|st.S_SHIFT       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; GClock ; Rise       ; nr_div4_signed:U_DIV|st.S_SIGN        ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'booth_mul4:U_MUL|st.S_SHIFT'                                                                 ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------+
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[0]        ;
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[1]        ;
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[2]        ;
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[3]        ;
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[6]        ;
; 0.356 ; 0.356        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[4]        ;
; 0.356 ; 0.356        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[5]        ;
; 0.356 ; 0.356        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[7]        ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[0]|datac             ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[1]|datac             ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[2]|datac             ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[3]|datac             ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[6]|datac             ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[4]|datac             ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[5]|datac             ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[7]|datac             ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|st.S_SHIFT~clkctrl|inclk[0] ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|st.S_SHIFT~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|st.S_SHIFT|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|st.S_SHIFT|q                ;
; 0.600 ; 0.600        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|st.S_SHIFT~clkctrl|inclk[0] ;
; 0.600 ; 0.600        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|st.S_SHIFT~clkctrl|outclk   ;
; 0.636 ; 0.636        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[0]|datac             ;
; 0.636 ; 0.636        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[1]|datac             ;
; 0.636 ; 0.636        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[2]|datac             ;
; 0.636 ; 0.636        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[3]|datac             ;
; 0.636 ; 0.636        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[4]|datac             ;
; 0.636 ; 0.636        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[5]|datac             ;
; 0.636 ; 0.636        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[6]|datac             ;
; 0.636 ; 0.636        ; 0.000          ; High Pulse Width ; booth_mul4:U_MUL|st.S_SHIFT ; Rise       ; U_MUL|bundle[7]|datac             ;
; 0.639 ; 0.639        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[0]        ;
; 0.639 ; 0.639        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[1]        ;
; 0.639 ; 0.639        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[2]        ;
; 0.639 ; 0.639        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[3]        ;
; 0.639 ; 0.639        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[4]        ;
; 0.639 ; 0.639        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[5]        ;
; 0.639 ; 0.639        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[6]        ;
; 0.639 ; 0.639        ; 0.000          ; Low Pulse Width  ; booth_mul4:U_MUL|st.S_SHIFT ; Fall       ; booth_mul4:U_MUL|bundle[7]        ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; GReset              ; GClock     ; 1.682 ; 2.310 ; Rise       ; GClock          ;
; OperandA[*]         ; GClock     ; 1.593 ; 2.284 ; Rise       ; GClock          ;
;  OperandA[0]        ; GClock     ; 1.593 ; 2.284 ; Rise       ; GClock          ;
;  OperandA[1]        ; GClock     ; 1.555 ; 2.162 ; Rise       ; GClock          ;
;  OperandA[2]        ; GClock     ; 1.558 ; 2.150 ; Rise       ; GClock          ;
;  OperandA[3]        ; GClock     ; 1.365 ; 1.947 ; Rise       ; GClock          ;
; OperandB[*]         ; GClock     ; 1.855 ; 2.537 ; Rise       ; GClock          ;
;  OperandB[0]        ; GClock     ; 1.743 ; 2.390 ; Rise       ; GClock          ;
;  OperandB[1]        ; GClock     ; 1.855 ; 2.537 ; Rise       ; GClock          ;
;  OperandB[2]        ; GClock     ; 1.664 ; 2.310 ; Rise       ; GClock          ;
;  OperandB[3]        ; GClock     ; 1.763 ; 2.407 ; Rise       ; GClock          ;
; OperationSelect[*]  ; GClock     ; 0.891 ; 1.489 ; Rise       ; GClock          ;
;  OperationSelect[0] ; GClock     ; 0.891 ; 1.489 ; Rise       ; GClock          ;
;  OperationSelect[1] ; GClock     ; 0.807 ; 1.408 ; Rise       ; GClock          ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; GReset              ; GClock     ; -0.311 ; -0.873 ; Rise       ; GClock          ;
; OperandA[*]         ; GClock     ; -0.334 ; -0.898 ; Rise       ; GClock          ;
;  OperandA[0]        ; GClock     ; -0.735 ; -1.334 ; Rise       ; GClock          ;
;  OperandA[1]        ; GClock     ; -0.334 ; -0.901 ; Rise       ; GClock          ;
;  OperandA[2]        ; GClock     ; -0.471 ; -1.056 ; Rise       ; GClock          ;
;  OperandA[3]        ; GClock     ; -0.336 ; -0.898 ; Rise       ; GClock          ;
; OperandB[*]         ; GClock     ; -0.337 ; -0.893 ; Rise       ; GClock          ;
;  OperandB[0]        ; GClock     ; -0.340 ; -0.896 ; Rise       ; GClock          ;
;  OperandB[1]        ; GClock     ; -0.345 ; -0.896 ; Rise       ; GClock          ;
;  OperandB[2]        ; GClock     ; -0.349 ; -0.906 ; Rise       ; GClock          ;
;  OperandB[3]        ; GClock     ; -0.337 ; -0.893 ; Rise       ; GClock          ;
; OperationSelect[*]  ; GClock     ; -0.485 ; -1.057 ; Rise       ; GClock          ;
;  OperationSelect[0] ; GClock     ; -0.561 ; -1.121 ; Rise       ; GClock          ;
;  OperationSelect[1] ; GClock     ; -0.485 ; -1.057 ; Rise       ; GClock          ;
+---------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; MuxOut[*]  ; GClock     ; 4.400 ; 4.546 ; Rise       ; GClock          ;
;  MuxOut[0] ; GClock     ; 4.400 ; 4.546 ; Rise       ; GClock          ;
;  MuxOut[1] ; GClock     ; 4.362 ; 4.479 ; Rise       ; GClock          ;
;  MuxOut[2] ; GClock     ; 4.121 ; 4.247 ; Rise       ; GClock          ;
;  MuxOut[3] ; GClock     ; 4.260 ; 4.400 ; Rise       ; GClock          ;
;  MuxOut[4] ; GClock     ; 3.981 ; 4.080 ; Rise       ; GClock          ;
;  MuxOut[5] ; GClock     ; 4.267 ; 4.375 ; Rise       ; GClock          ;
;  MuxOut[6] ; GClock     ; 3.988 ; 4.076 ; Rise       ; GClock          ;
;  MuxOut[7] ; GClock     ; 4.037 ; 4.121 ; Rise       ; GClock          ;
; ZeroOut    ; GClock     ; 5.346 ; 5.245 ; Rise       ; GClock          ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; MuxOut[*]  ; GClock     ; 3.785 ; 3.855 ; Rise       ; GClock          ;
;  MuxOut[0] ; GClock     ; 4.091 ; 4.186 ; Rise       ; GClock          ;
;  MuxOut[1] ; GClock     ; 4.135 ; 4.231 ; Rise       ; GClock          ;
;  MuxOut[2] ; GClock     ; 3.893 ; 3.923 ; Rise       ; GClock          ;
;  MuxOut[3] ; GClock     ; 3.915 ; 4.015 ; Rise       ; GClock          ;
;  MuxOut[4] ; GClock     ; 3.785 ; 3.855 ; Rise       ; GClock          ;
;  MuxOut[5] ; GClock     ; 3.935 ; 4.011 ; Rise       ; GClock          ;
;  MuxOut[6] ; GClock     ; 3.794 ; 3.868 ; Rise       ; GClock          ;
;  MuxOut[7] ; GClock     ; 3.837 ; 3.913 ; Rise       ; GClock          ;
; ZeroOut    ; GClock     ; 4.175 ; 4.130 ; Rise       ; GClock          ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+--------------------+-------------+-------+-------+-------+-------+
; Input Port         ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------------+-------------+-------+-------+-------+-------+
; OperandA[0]        ; CarryOut    ; 4.721 ; 5.018 ; 5.570 ; 5.407 ;
; OperandA[0]        ; MuxOut[0]   ; 3.929 ; 3.948 ; 4.502 ; 4.514 ;
; OperandA[0]        ; MuxOut[1]   ; 4.317 ; 4.364 ; 4.889 ; 4.930 ;
; OperandA[0]        ; MuxOut[2]   ; 4.728 ; 4.755 ; 5.381 ; 5.426 ;
; OperandA[0]        ; MuxOut[3]   ; 5.019 ; 5.053 ; 5.647 ; 5.681 ;
; OperandA[0]        ; OverflowOut ; 5.229 ; 5.337 ; 5.857 ; 5.965 ;
; OperandA[0]        ; ZeroOut     ; 5.999 ; 6.004 ; 6.627 ; 6.632 ;
; OperandA[1]        ; CarryOut    ; 4.893 ; 5.190 ; 5.772 ; 5.609 ;
; OperandA[1]        ; MuxOut[1]   ; 3.989 ; 4.011 ; 4.560 ; 4.575 ;
; OperandA[1]        ; MuxOut[2]   ; 4.900 ; 4.927 ; 5.583 ; 5.628 ;
; OperandA[1]        ; MuxOut[3]   ; 5.191 ; 5.225 ; 5.849 ; 5.883 ;
; OperandA[1]        ; OverflowOut ; 5.401 ; 5.509 ; 6.059 ; 6.167 ;
; OperandA[1]        ; ZeroOut     ; 6.171 ; 6.176 ; 6.829 ; 6.834 ;
; OperandA[2]        ; CarryOut    ; 4.334 ; 4.850 ; 5.382 ; 4.956 ;
; OperandA[2]        ; MuxOut[2]   ; 4.448 ; 4.471 ; 5.043 ; 5.066 ;
; OperandA[2]        ; MuxOut[3]   ; 4.742 ; 4.783 ; 5.315 ; 5.349 ;
; OperandA[2]        ; OverflowOut ; 5.426 ; 5.462 ; 5.903 ; 5.943 ;
; OperandA[2]        ; ZeroOut     ; 5.729 ; 5.727 ; 6.295 ; 6.300 ;
; OperandA[3]        ; CarryOut    ; 4.175 ; 4.486 ; 4.980 ; 4.801 ;
; OperandA[3]        ; MuxOut[3]   ; 5.072 ; 5.106 ; 5.651 ; 5.685 ;
; OperandA[3]        ; OverflowOut ; 5.282 ; 5.390 ; 5.861 ; 5.969 ;
; OperandA[3]        ; ZeroOut     ; 6.052 ; 6.057 ; 6.631 ; 6.636 ;
; OperandB[0]        ; CarryOut    ; 5.057 ;       ;       ; 5.656 ;
; OperandB[0]        ; MuxOut[0]   ; 4.095 ; 4.111 ; 4.670 ; 4.705 ;
; OperandB[0]        ; MuxOut[1]   ; 4.481 ; 4.526 ; 5.073 ; 5.120 ;
; OperandB[0]        ; MuxOut[2]   ; 4.800 ; 4.827 ; 5.452 ; 5.497 ;
; OperandB[0]        ; MuxOut[3]   ; 5.091 ; 5.125 ; 5.718 ; 5.752 ;
; OperandB[0]        ; OverflowOut ; 5.301 ; 5.409 ; 5.928 ; 6.036 ;
; OperandB[0]        ; ZeroOut     ; 6.071 ; 6.076 ; 6.698 ; 6.703 ;
; OperandB[1]        ; CarryOut    ; 5.413 ;       ;       ; 6.075 ;
; OperandB[1]        ; MuxOut[1]   ; 4.558 ; 4.605 ; 5.141 ; 5.188 ;
; OperandB[1]        ; MuxOut[2]   ; 5.134 ; 5.161 ; 5.855 ; 5.900 ;
; OperandB[1]        ; MuxOut[3]   ; 5.425 ; 5.459 ; 6.121 ; 6.155 ;
; OperandB[1]        ; OverflowOut ; 5.635 ; 5.743 ; 6.331 ; 6.439 ;
; OperandB[1]        ; ZeroOut     ; 6.405 ; 6.410 ; 7.101 ; 7.106 ;
; OperandB[2]        ; CarryOut    ; 4.679 ;       ;       ; 5.292 ;
; OperandB[2]        ; MuxOut[2]   ; 4.341 ; 4.364 ; 4.926 ; 4.949 ;
; OperandB[2]        ; MuxOut[3]   ; 4.756 ; 4.790 ; 5.299 ; 5.333 ;
; OperandB[2]        ; OverflowOut ; 5.072 ; 5.112 ; 5.766 ; 5.802 ;
; OperandB[2]        ; ZeroOut     ; 5.736 ; 5.741 ; 6.279 ; 6.284 ;
; OperandB[3]        ; CarryOut    ; 4.461 ;       ;       ; 5.124 ;
; OperandB[3]        ; MuxOut[3]   ; 5.129 ; 5.163 ; 5.710 ; 5.744 ;
; OperandB[3]        ; OverflowOut ; 5.339 ; 5.447 ; 5.920 ; 6.028 ;
; OperandB[3]        ; ZeroOut     ; 6.109 ; 6.114 ; 6.690 ; 6.695 ;
; OperationSelect[0] ; CarryOut    ; 4.156 ; 4.709 ; 5.206 ; 4.790 ;
; OperationSelect[0] ; MuxOut[0]   ; 4.383 ; 4.446 ; 4.941 ; 5.023 ;
; OperationSelect[0] ; MuxOut[1]   ; 4.600 ; 4.647 ; 5.203 ; 5.219 ;
; OperationSelect[0] ; MuxOut[2]   ; 4.481 ; 4.526 ; 5.099 ; 5.144 ;
; OperationSelect[0] ; MuxOut[3]   ; 4.281 ; 4.315 ; 4.851 ; 4.885 ;
; OperationSelect[0] ; MuxOut[4]   ; 3.948 ; 3.965 ; 4.506 ; 4.542 ;
; OperationSelect[0] ; MuxOut[5]   ; 4.368 ; 4.452 ; 5.018 ; 5.022 ;
; OperationSelect[0] ; MuxOut[6]   ; 4.129 ; 4.146 ; 4.738 ; 4.761 ;
; OperationSelect[0] ; MuxOut[7]   ; 4.143 ; 4.211 ; 4.793 ; 4.781 ;
; OperationSelect[0] ; OverflowOut ; 4.007 ; 4.694 ; 5.179 ; 4.610 ;
; OperationSelect[0] ; ZeroOut     ; 5.450 ; 5.434 ; 6.068 ; 6.052 ;
; OperationSelect[1] ; CarryOut    ;       ; 4.687 ; 5.172 ;       ;
; OperationSelect[1] ; MuxOut[0]   ; 4.528 ; 4.175 ; 4.763 ; 5.199 ;
; OperationSelect[1] ; MuxOut[1]   ; 4.247 ; 4.290 ; 4.873 ; 4.863 ;
; OperationSelect[1] ; MuxOut[2]   ; 4.428 ; 4.473 ; 4.986 ; 5.031 ;
; OperationSelect[1] ; MuxOut[3]   ; 4.424 ; 4.458 ; 5.014 ; 5.048 ;
; OperationSelect[1] ; MuxOut[4]   ; 4.092 ;       ;       ; 4.717 ;
; OperationSelect[1] ; MuxOut[5]   ; 4.371 ;       ;       ; 5.002 ;
; OperationSelect[1] ; MuxOut[6]   ; 4.098 ;       ;       ; 4.733 ;
; OperationSelect[1] ; MuxOut[7]   ; 4.147 ;       ;       ; 4.762 ;
; OperationSelect[1] ; OverflowOut ; 4.448 ; 4.934 ; 5.435 ; 5.086 ;
; OperationSelect[1] ; ZeroOut     ; 5.404 ; 5.409 ; 5.994 ; 5.999 ;
+--------------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+--------------------+-------------+-------+-------+-------+-------+
; Input Port         ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------------+-------------+-------+-------+-------+-------+
; OperandA[0]        ; CarryOut    ; 4.562 ; 4.811 ; 5.353 ; 5.238 ;
; OperandA[0]        ; MuxOut[0]   ; 3.804 ; 3.823 ; 4.369 ; 4.381 ;
; OperandA[0]        ; MuxOut[1]   ; 4.168 ; 4.171 ; 4.733 ; 4.736 ;
; OperandA[0]        ; MuxOut[2]   ; 4.520 ; 4.565 ; 5.099 ; 5.124 ;
; OperandA[0]        ; MuxOut[3]   ; 4.706 ; 4.744 ; 5.304 ; 5.344 ;
; OperandA[0]        ; OverflowOut ; 4.688 ; 4.726 ; 5.276 ; 5.314 ;
; OperandA[0]        ; ZeroOut     ; 4.285 ; 4.316 ; 4.843 ; 4.881 ;
; OperandA[1]        ; CarryOut    ; 4.698 ; 4.946 ; 5.516 ; 5.386 ;
; OperandA[1]        ; MuxOut[1]   ; 3.860 ; 3.882 ; 4.423 ; 4.438 ;
; OperandA[1]        ; MuxOut[2]   ; 4.655 ; 4.700 ; 5.262 ; 5.287 ;
; OperandA[1]        ; MuxOut[3]   ; 4.841 ; 4.879 ; 5.467 ; 5.507 ;
; OperandA[1]        ; OverflowOut ; 4.823 ; 4.858 ; 5.282 ; 5.320 ;
; OperandA[1]        ; ZeroOut     ; 4.325 ; 4.355 ; 4.881 ; 4.918 ;
; OperandA[2]        ; CarryOut    ; 4.190 ; 4.616 ; 5.122 ; 4.804 ;
; OperandA[2]        ; MuxOut[2]   ; 4.248 ; 4.278 ; 4.832 ; 4.862 ;
; OperandA[2]        ; MuxOut[3]   ; 4.400 ; 4.440 ; 4.961 ; 5.001 ;
; OperandA[2]        ; OverflowOut ; 4.499 ; 4.537 ; 5.088 ; 5.126 ;
; OperandA[2]        ; ZeroOut     ; 5.152 ; 5.155 ; 5.736 ; 5.739 ;
; OperandA[3]        ; CarryOut    ; 4.035 ; 4.297 ; 4.789 ; 4.653 ;
; OperandA[3]        ; MuxOut[3]   ; 4.702 ; 4.742 ; 5.286 ; 5.326 ;
; OperandA[3]        ; OverflowOut ; 4.132 ; 4.195 ; 4.713 ; 4.773 ;
; OperandA[3]        ; ZeroOut     ; 5.651 ; 5.650 ; 6.235 ; 6.234 ;
; OperandB[0]        ; CarryOut    ; 4.630 ;       ;       ; 5.305 ;
; OperandB[0]        ; MuxOut[0]   ; 3.962 ; 3.977 ; 4.529 ; 4.563 ;
; OperandB[0]        ; MuxOut[1]   ; 4.326 ; 4.329 ; 4.892 ; 4.895 ;
; OperandB[0]        ; MuxOut[2]   ; 4.590 ; 4.615 ; 5.145 ; 5.190 ;
; OperandB[0]        ; MuxOut[3]   ; 4.795 ; 4.835 ; 5.331 ; 5.369 ;
; OperandB[0]        ; OverflowOut ; 4.752 ; 4.790 ; 5.313 ; 5.351 ;
; OperandB[0]        ; ZeroOut     ; 4.439 ; 4.474 ; 5.025 ; 5.041 ;
; OperandB[1]        ; CarryOut    ; 4.923 ;       ;       ; 5.642 ;
; OperandB[1]        ; MuxOut[1]   ; 4.353 ; 4.356 ; 4.936 ; 4.943 ;
; OperandB[1]        ; MuxOut[2]   ; 4.896 ; 4.921 ; 5.507 ; 5.552 ;
; OperandB[1]        ; MuxOut[3]   ; 5.101 ; 5.141 ; 5.693 ; 5.731 ;
; OperandB[1]        ; OverflowOut ; 4.962 ; 5.000 ; 5.633 ; 5.667 ;
; OperandB[1]        ; ZeroOut     ; 4.799 ; 4.848 ; 5.386 ; 5.431 ;
; OperandB[2]        ; CarryOut    ; 4.258 ;       ;       ; 4.881 ;
; OperandB[2]        ; MuxOut[2]   ; 4.166 ; 4.196 ; 4.724 ; 4.754 ;
; OperandB[2]        ; MuxOut[3]   ; 4.429 ; 4.469 ; 4.984 ; 5.017 ;
; OperandB[2]        ; OverflowOut ; 4.416 ; 4.454 ; 4.961 ; 4.999 ;
; OperandB[2]        ; ZeroOut     ; 5.070 ; 5.073 ; 5.628 ; 5.631 ;
; OperandB[3]        ; CarryOut    ; 4.223 ;       ;       ; 4.861 ;
; OperandB[3]        ; MuxOut[3]   ; 4.807 ; 4.847 ; 5.361 ; 5.401 ;
; OperandB[3]        ; OverflowOut ; 4.178 ; 4.234 ; 4.750 ; 4.799 ;
; OperandB[3]        ; ZeroOut     ; 5.756 ; 5.755 ; 6.310 ; 6.309 ;
; OperationSelect[0] ; CarryOut    ; 4.019 ; 4.475 ; 4.972 ; 4.642 ;
; OperationSelect[0] ; MuxOut[0]   ; 4.204 ; 4.250 ; 4.754 ; 4.819 ;
; OperationSelect[0] ; MuxOut[1]   ; 4.323 ; 4.397 ; 4.943 ; 4.958 ;
; OperationSelect[0] ; MuxOut[2]   ; 4.296 ; 4.321 ; 4.874 ; 4.899 ;
; OperationSelect[0] ; MuxOut[3]   ; 4.107 ; 4.147 ; 4.676 ; 4.716 ;
; OperationSelect[0] ; MuxOut[4]   ; 3.819 ; 3.835 ; 4.369 ; 4.404 ;
; OperationSelect[0] ; MuxOut[5]   ; 4.223 ; 4.302 ; 4.861 ; 4.865 ;
; OperationSelect[0] ; MuxOut[6]   ; 3.991 ; 4.008 ; 4.591 ; 4.614 ;
; OperationSelect[0] ; MuxOut[7]   ; 4.006 ; 4.070 ; 4.644 ; 4.633 ;
; OperationSelect[0] ; OverflowOut ; 3.875 ; 4.441 ; 4.912 ; 4.470 ;
; OperationSelect[0] ; ZeroOut     ; 4.315 ; 4.327 ; 4.921 ; 4.927 ;
; OperationSelect[1] ; CarryOut    ;       ; 4.044 ; 4.575 ;       ;
; OperationSelect[1] ; MuxOut[0]   ; 4.313 ; 4.020 ; 4.596 ; 4.939 ;
; OperationSelect[1] ; MuxOut[1]   ; 4.079 ; 4.108 ; 4.681 ; 4.707 ;
; OperationSelect[1] ; MuxOut[2]   ; 3.958 ; 3.995 ; 4.534 ; 4.554 ;
; OperationSelect[1] ; MuxOut[3]   ; 4.056 ; 4.083 ; 4.608 ; 4.674 ;
; OperationSelect[1] ; MuxOut[4]   ; 3.927 ;       ;       ; 4.522 ;
; OperationSelect[1] ; MuxOut[5]   ; 4.195 ;       ;       ; 4.824 ;
; OperationSelect[1] ; MuxOut[6]   ; 3.938 ;       ;       ; 4.551 ;
; OperationSelect[1] ; MuxOut[7]   ; 3.980 ;       ;       ; 4.594 ;
; OperationSelect[1] ; OverflowOut ; 4.258 ; 4.270 ; 4.779 ; 4.860 ;
; OperationSelect[1] ; ZeroOut     ; 4.482 ; 4.274 ; 4.858 ; 5.108 ;
+--------------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+------------------------------+----------+--------+----------+---------+---------------------+
; Clock                        ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack             ; -1.897   ; -0.027 ; N/A      ; N/A     ; -3.000              ;
;  GClock                      ; -1.897   ; -0.027 ; N/A      ; N/A     ; -3.000              ;
;  booth_mul4:U_MUL|st.S_SHIFT ; -0.599   ; 0.185  ; N/A      ; N/A     ; 0.355               ;
; Design-wide TNS              ; -121.375 ; -0.027 ; 0.0      ; 0.0     ; -140.495            ;
;  GClock                      ; -116.726 ; -0.027 ; N/A      ; N/A     ; -140.495            ;
;  booth_mul4:U_MUL|st.S_SHIFT ; -4.649   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+------------------------------+----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; GReset              ; GClock     ; 3.564 ; 3.839 ; Rise       ; GClock          ;
; OperandA[*]         ; GClock     ; 3.426 ; 3.733 ; Rise       ; GClock          ;
;  OperandA[0]        ; GClock     ; 3.426 ; 3.733 ; Rise       ; GClock          ;
;  OperandA[1]        ; GClock     ; 3.220 ; 3.591 ; Rise       ; GClock          ;
;  OperandA[2]        ; GClock     ; 3.199 ; 3.565 ; Rise       ; GClock          ;
;  OperandA[3]        ; GClock     ; 2.868 ; 3.249 ; Rise       ; GClock          ;
; OperandB[*]         ; GClock     ; 3.982 ; 4.331 ; Rise       ; GClock          ;
;  OperandB[0]        ; GClock     ; 3.752 ; 4.131 ; Rise       ; GClock          ;
;  OperandB[1]        ; GClock     ; 3.982 ; 4.331 ; Rise       ; GClock          ;
;  OperandB[2]        ; GClock     ; 3.615 ; 3.983 ; Rise       ; GClock          ;
;  OperandB[3]        ; GClock     ; 3.806 ; 4.168 ; Rise       ; GClock          ;
; OperationSelect[*]  ; GClock     ; 1.924 ; 2.255 ; Rise       ; GClock          ;
;  OperationSelect[0] ; GClock     ; 1.924 ; 2.255 ; Rise       ; GClock          ;
;  OperationSelect[1] ; GClock     ; 1.756 ; 2.116 ; Rise       ; GClock          ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; GReset              ; GClock     ; -0.311 ; -0.788 ; Rise       ; GClock          ;
; OperandA[*]         ; GClock     ; -0.334 ; -0.848 ; Rise       ; GClock          ;
;  OperandA[0]        ; GClock     ; -0.735 ; -1.334 ; Rise       ; GClock          ;
;  OperandA[1]        ; GClock     ; -0.334 ; -0.848 ; Rise       ; GClock          ;
;  OperandA[2]        ; GClock     ; -0.471 ; -1.056 ; Rise       ; GClock          ;
;  OperandA[3]        ; GClock     ; -0.336 ; -0.884 ; Rise       ; GClock          ;
; OperandB[*]         ; GClock     ; -0.337 ; -0.852 ; Rise       ; GClock          ;
;  OperandB[0]        ; GClock     ; -0.340 ; -0.852 ; Rise       ; GClock          ;
;  OperandB[1]        ; GClock     ; -0.345 ; -0.855 ; Rise       ; GClock          ;
;  OperandB[2]        ; GClock     ; -0.349 ; -0.883 ; Rise       ; GClock          ;
;  OperandB[3]        ; GClock     ; -0.337 ; -0.855 ; Rise       ; GClock          ;
; OperationSelect[*]  ; GClock     ; -0.485 ; -1.057 ; Rise       ; GClock          ;
;  OperationSelect[0] ; GClock     ; -0.561 ; -1.121 ; Rise       ; GClock          ;
;  OperationSelect[1] ; GClock     ; -0.485 ; -1.057 ; Rise       ; GClock          ;
+---------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; MuxOut[*]  ; GClock     ; 8.506  ; 8.519  ; Rise       ; GClock          ;
;  MuxOut[0] ; GClock     ; 8.506  ; 8.519  ; Rise       ; GClock          ;
;  MuxOut[1] ; GClock     ; 8.428  ; 8.378  ; Rise       ; GClock          ;
;  MuxOut[2] ; GClock     ; 7.915  ; 7.917  ; Rise       ; GClock          ;
;  MuxOut[3] ; GClock     ; 8.223  ; 8.206  ; Rise       ; GClock          ;
;  MuxOut[4] ; GClock     ; 7.620  ; 7.622  ; Rise       ; GClock          ;
;  MuxOut[5] ; GClock     ; 8.259  ; 8.145  ; Rise       ; GClock          ;
;  MuxOut[6] ; GClock     ; 7.710  ; 7.638  ; Rise       ; GClock          ;
;  MuxOut[7] ; GClock     ; 7.739  ; 7.674  ; Rise       ; GClock          ;
; ZeroOut    ; GClock     ; 10.260 ; 10.143 ; Rise       ; GClock          ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; MuxOut[*]  ; GClock     ; 3.785 ; 3.855 ; Rise       ; GClock          ;
;  MuxOut[0] ; GClock     ; 4.091 ; 4.186 ; Rise       ; GClock          ;
;  MuxOut[1] ; GClock     ; 4.135 ; 4.231 ; Rise       ; GClock          ;
;  MuxOut[2] ; GClock     ; 3.893 ; 3.923 ; Rise       ; GClock          ;
;  MuxOut[3] ; GClock     ; 3.915 ; 4.015 ; Rise       ; GClock          ;
;  MuxOut[4] ; GClock     ; 3.785 ; 3.855 ; Rise       ; GClock          ;
;  MuxOut[5] ; GClock     ; 3.935 ; 4.011 ; Rise       ; GClock          ;
;  MuxOut[6] ; GClock     ; 3.794 ; 3.868 ; Rise       ; GClock          ;
;  MuxOut[7] ; GClock     ; 3.837 ; 3.913 ; Rise       ; GClock          ;
; ZeroOut    ; GClock     ; 4.175 ; 4.130 ; Rise       ; GClock          ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------+
; Progagation Delay                                                    ;
+--------------------+-------------+--------+--------+--------+--------+
; Input Port         ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------------+-------------+--------+--------+--------+--------+
; OperandA[0]        ; CarryOut    ; 9.197  ; 9.591  ; 9.974  ; 9.447  ;
; OperandA[0]        ; MuxOut[0]   ; 7.436  ; 7.328  ; 7.798  ; 7.681  ;
; OperandA[0]        ; MuxOut[1]   ; 8.279  ; 8.176  ; 8.641  ; 8.529  ;
; OperandA[0]        ; MuxOut[2]   ; 9.207  ; 9.116  ; 9.521  ; 9.467  ;
; OperandA[0]        ; MuxOut[3]   ; 9.733  ; 9.620  ; 10.112 ; 9.999  ;
; OperandA[0]        ; OverflowOut ; 10.272 ; 10.231 ; 10.646 ; 10.610 ;
; OperandA[0]        ; ZeroOut     ; 11.674 ; 11.653 ; 12.053 ; 12.032 ;
; OperandA[1]        ; CarryOut    ; 9.613  ; 10.010 ; 10.424 ; 9.897  ;
; OperandA[1]        ; MuxOut[1]   ; 7.584  ; 7.459  ; 7.946  ; 7.812  ;
; OperandA[1]        ; MuxOut[2]   ; 9.623  ; 9.532  ; 9.971  ; 9.917  ;
; OperandA[1]        ; MuxOut[3]   ; 10.149 ; 10.036 ; 10.562 ; 10.449 ;
; OperandA[1]        ; OverflowOut ; 10.688 ; 10.647 ; 11.096 ; 11.060 ;
; OperandA[1]        ; ZeroOut     ; 12.090 ; 12.069 ; 12.503 ; 12.482 ;
; OperandA[2]        ; CarryOut    ; 8.358  ; 9.215  ; 9.654  ; 8.588  ;
; OperandA[2]        ; MuxOut[2]   ; 8.561  ; 8.471  ; 8.895  ; 8.796  ;
; OperandA[2]        ; MuxOut[3]   ; 9.192  ; 9.088  ; 9.534  ; 9.430  ;
; OperandA[2]        ; OverflowOut ; 10.512 ; 10.408 ; 10.805 ; 10.712 ;
; OperandA[2]        ; ZeroOut     ; 11.142 ; 11.112 ; 11.484 ; 11.454 ;
; OperandA[3]        ; CarryOut    ; 8.065  ; 8.492  ; 8.907  ; 8.351  ;
; OperandA[3]        ; MuxOut[3]   ; 9.872  ; 9.759  ; 10.272 ; 10.159 ;
; OperandA[3]        ; OverflowOut ; 10.406 ; 10.370 ; 10.806 ; 10.770 ;
; OperandA[3]        ; ZeroOut     ; 11.813 ; 11.792 ; 12.213 ; 12.192 ;
; OperandB[0]        ; CarryOut    ; 9.817  ;        ;        ; 10.139 ;
; OperandB[0]        ; MuxOut[0]   ; 7.828  ; 7.719  ; 8.145  ; 8.073  ;
; OperandB[0]        ; MuxOut[1]   ; 8.670  ; 8.566  ; 8.988  ; 8.921  ;
; OperandB[0]        ; MuxOut[2]   ; 9.420  ; 9.329  ; 9.736  ; 9.682  ;
; OperandB[0]        ; MuxOut[3]   ; 9.946  ; 9.833  ; 10.327 ; 10.214 ;
; OperandB[0]        ; OverflowOut ; 10.485 ; 10.444 ; 10.861 ; 10.825 ;
; OperandB[0]        ; ZeroOut     ; 11.887 ; 11.866 ; 12.268 ; 12.247 ;
; OperandB[1]        ; CarryOut    ; 10.562 ;        ;        ; 10.871 ;
; OperandB[1]        ; MuxOut[1]   ; 8.788  ; 8.712  ; 9.135  ; 9.060  ;
; OperandB[1]        ; MuxOut[2]   ; 10.115 ; 10.024 ; 10.450 ; 10.396 ;
; OperandB[1]        ; MuxOut[3]   ; 10.641 ; 10.528 ; 11.041 ; 10.928 ;
; OperandB[1]        ; OverflowOut ; 11.180 ; 11.139 ; 11.575 ; 11.539 ;
; OperandB[1]        ; ZeroOut     ; 12.582 ; 12.561 ; 12.982 ; 12.961 ;
; OperandB[2]        ; CarryOut    ; 9.060  ;        ;        ; 9.372  ;
; OperandB[2]        ; MuxOut[2]   ; 8.367  ; 8.277  ; 8.698  ; 8.599  ;
; OperandB[2]        ; MuxOut[3]   ; 9.199  ; 9.086  ; 9.512  ; 9.408  ;
; OperandB[2]        ; OverflowOut ; 10.051 ; 9.958  ; 10.419 ; 10.315 ;
; OperandB[2]        ; ZeroOut     ; 11.140 ; 11.119 ; 11.462 ; 11.432 ;
; OperandB[3]        ; CarryOut    ; 8.634  ;        ;        ; 8.951  ;
; OperandB[3]        ; MuxOut[3]   ; 9.971  ; 9.858  ; 10.333 ; 10.220 ;
; OperandB[3]        ; OverflowOut ; 10.505 ; 10.469 ; 10.867 ; 10.831 ;
; OperandB[3]        ; ZeroOut     ; 11.912 ; 11.891 ; 12.274 ; 12.253 ;
; OperationSelect[0] ; CarryOut    ; 7.951  ; 8.914  ; 9.359  ; 8.259  ;
; OperationSelect[0] ; MuxOut[0]   ; 8.448  ; 8.346  ; 8.787  ; 8.723  ;
; OperationSelect[0] ; MuxOut[1]   ; 8.880  ; 8.825  ; 9.256  ; 9.114  ;
; OperationSelect[0] ; MuxOut[2]   ; 8.695  ; 8.604  ; 9.036  ; 8.982  ;
; OperationSelect[0] ; MuxOut[3]   ; 8.211  ; 8.107  ; 8.593  ; 8.489  ;
; OperationSelect[0] ; MuxOut[4]   ; 7.521  ; 7.420  ; 7.860  ; 7.797  ;
; OperationSelect[0] ; MuxOut[5]   ; 8.468  ; 8.418  ; 8.903  ; 8.694  ;
; OperationSelect[0] ; MuxOut[6]   ; 7.973  ; 7.875  ; 8.328  ; 8.244  ;
; OperationSelect[0] ; MuxOut[7]   ; 7.955  ; 7.965  ; 8.391  ; 8.242  ;
; OperationSelect[0] ; OverflowOut ; 7.647  ; 8.879  ; 9.332  ; 7.897  ;
; OperationSelect[0] ; ZeroOut     ; 10.618 ; 10.556 ; 10.996 ; 10.897 ;
; OperationSelect[1] ; CarryOut    ;        ; 8.903  ; 9.324  ;        ;
; OperationSelect[1] ; MuxOut[0]   ; 8.807  ; 7.880  ; 8.342  ; 9.088  ;
; OperationSelect[1] ; MuxOut[1]   ; 8.164  ; 8.092  ; 8.568  ; 8.398  ;
; OperationSelect[1] ; MuxOut[2]   ; 8.521  ; 8.467  ; 8.930  ; 8.839  ;
; OperationSelect[1] ; MuxOut[3]   ; 8.556  ; 8.452  ; 8.915  ; 8.802  ;
; OperationSelect[1] ; MuxOut[4]   ; 7.879  ;        ;        ; 8.161  ;
; OperationSelect[1] ; MuxOut[5]   ; 8.476  ;        ;        ; 8.678  ;
; OperationSelect[1] ; MuxOut[6]   ; 7.913  ;        ;        ; 8.218  ;
; OperationSelect[1] ; MuxOut[7]   ; 7.965  ;        ;        ; 8.228  ;
; OperationSelect[1] ; OverflowOut ; 8.620  ; 9.431  ; 9.848  ; 8.900  ;
; OperationSelect[1] ; ZeroOut     ; 10.506 ; 10.476 ; 10.856 ; 10.835 ;
+--------------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Minimum Progagation Delay                                        ;
+--------------------+-------------+-------+-------+-------+-------+
; Input Port         ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------------+-------------+-------+-------+-------+-------+
; OperandA[0]        ; CarryOut    ; 4.562 ; 4.811 ; 5.353 ; 5.238 ;
; OperandA[0]        ; MuxOut[0]   ; 3.804 ; 3.823 ; 4.369 ; 4.381 ;
; OperandA[0]        ; MuxOut[1]   ; 4.168 ; 4.171 ; 4.733 ; 4.736 ;
; OperandA[0]        ; MuxOut[2]   ; 4.520 ; 4.565 ; 5.099 ; 5.124 ;
; OperandA[0]        ; MuxOut[3]   ; 4.706 ; 4.744 ; 5.304 ; 5.344 ;
; OperandA[0]        ; OverflowOut ; 4.688 ; 4.726 ; 5.276 ; 5.314 ;
; OperandA[0]        ; ZeroOut     ; 4.285 ; 4.316 ; 4.843 ; 4.881 ;
; OperandA[1]        ; CarryOut    ; 4.698 ; 4.946 ; 5.516 ; 5.386 ;
; OperandA[1]        ; MuxOut[1]   ; 3.860 ; 3.882 ; 4.423 ; 4.438 ;
; OperandA[1]        ; MuxOut[2]   ; 4.655 ; 4.700 ; 5.262 ; 5.287 ;
; OperandA[1]        ; MuxOut[3]   ; 4.841 ; 4.879 ; 5.467 ; 5.507 ;
; OperandA[1]        ; OverflowOut ; 4.823 ; 4.858 ; 5.282 ; 5.320 ;
; OperandA[1]        ; ZeroOut     ; 4.325 ; 4.355 ; 4.881 ; 4.918 ;
; OperandA[2]        ; CarryOut    ; 4.190 ; 4.616 ; 5.122 ; 4.804 ;
; OperandA[2]        ; MuxOut[2]   ; 4.248 ; 4.278 ; 4.832 ; 4.862 ;
; OperandA[2]        ; MuxOut[3]   ; 4.400 ; 4.440 ; 4.961 ; 5.001 ;
; OperandA[2]        ; OverflowOut ; 4.499 ; 4.537 ; 5.088 ; 5.126 ;
; OperandA[2]        ; ZeroOut     ; 5.152 ; 5.155 ; 5.736 ; 5.739 ;
; OperandA[3]        ; CarryOut    ; 4.035 ; 4.297 ; 4.789 ; 4.653 ;
; OperandA[3]        ; MuxOut[3]   ; 4.702 ; 4.742 ; 5.286 ; 5.326 ;
; OperandA[3]        ; OverflowOut ; 4.132 ; 4.195 ; 4.713 ; 4.773 ;
; OperandA[3]        ; ZeroOut     ; 5.651 ; 5.650 ; 6.235 ; 6.234 ;
; OperandB[0]        ; CarryOut    ; 4.630 ;       ;       ; 5.305 ;
; OperandB[0]        ; MuxOut[0]   ; 3.962 ; 3.977 ; 4.529 ; 4.563 ;
; OperandB[0]        ; MuxOut[1]   ; 4.326 ; 4.329 ; 4.892 ; 4.895 ;
; OperandB[0]        ; MuxOut[2]   ; 4.590 ; 4.615 ; 5.145 ; 5.190 ;
; OperandB[0]        ; MuxOut[3]   ; 4.795 ; 4.835 ; 5.331 ; 5.369 ;
; OperandB[0]        ; OverflowOut ; 4.752 ; 4.790 ; 5.313 ; 5.351 ;
; OperandB[0]        ; ZeroOut     ; 4.439 ; 4.474 ; 5.025 ; 5.041 ;
; OperandB[1]        ; CarryOut    ; 4.923 ;       ;       ; 5.642 ;
; OperandB[1]        ; MuxOut[1]   ; 4.353 ; 4.356 ; 4.936 ; 4.943 ;
; OperandB[1]        ; MuxOut[2]   ; 4.896 ; 4.921 ; 5.507 ; 5.552 ;
; OperandB[1]        ; MuxOut[3]   ; 5.101 ; 5.141 ; 5.693 ; 5.731 ;
; OperandB[1]        ; OverflowOut ; 4.962 ; 5.000 ; 5.633 ; 5.667 ;
; OperandB[1]        ; ZeroOut     ; 4.799 ; 4.848 ; 5.386 ; 5.431 ;
; OperandB[2]        ; CarryOut    ; 4.258 ;       ;       ; 4.881 ;
; OperandB[2]        ; MuxOut[2]   ; 4.166 ; 4.196 ; 4.724 ; 4.754 ;
; OperandB[2]        ; MuxOut[3]   ; 4.429 ; 4.469 ; 4.984 ; 5.017 ;
; OperandB[2]        ; OverflowOut ; 4.416 ; 4.454 ; 4.961 ; 4.999 ;
; OperandB[2]        ; ZeroOut     ; 5.070 ; 5.073 ; 5.628 ; 5.631 ;
; OperandB[3]        ; CarryOut    ; 4.223 ;       ;       ; 4.861 ;
; OperandB[3]        ; MuxOut[3]   ; 4.807 ; 4.847 ; 5.361 ; 5.401 ;
; OperandB[3]        ; OverflowOut ; 4.178 ; 4.234 ; 4.750 ; 4.799 ;
; OperandB[3]        ; ZeroOut     ; 5.756 ; 5.755 ; 6.310 ; 6.309 ;
; OperationSelect[0] ; CarryOut    ; 4.019 ; 4.475 ; 4.972 ; 4.642 ;
; OperationSelect[0] ; MuxOut[0]   ; 4.204 ; 4.250 ; 4.754 ; 4.819 ;
; OperationSelect[0] ; MuxOut[1]   ; 4.323 ; 4.397 ; 4.943 ; 4.958 ;
; OperationSelect[0] ; MuxOut[2]   ; 4.296 ; 4.321 ; 4.874 ; 4.899 ;
; OperationSelect[0] ; MuxOut[3]   ; 4.107 ; 4.147 ; 4.676 ; 4.716 ;
; OperationSelect[0] ; MuxOut[4]   ; 3.819 ; 3.835 ; 4.369 ; 4.404 ;
; OperationSelect[0] ; MuxOut[5]   ; 4.223 ; 4.302 ; 4.861 ; 4.865 ;
; OperationSelect[0] ; MuxOut[6]   ; 3.991 ; 4.008 ; 4.591 ; 4.614 ;
; OperationSelect[0] ; MuxOut[7]   ; 4.006 ; 4.070 ; 4.644 ; 4.633 ;
; OperationSelect[0] ; OverflowOut ; 3.875 ; 4.441 ; 4.912 ; 4.470 ;
; OperationSelect[0] ; ZeroOut     ; 4.315 ; 4.327 ; 4.921 ; 4.927 ;
; OperationSelect[1] ; CarryOut    ;       ; 4.044 ; 4.575 ;       ;
; OperationSelect[1] ; MuxOut[0]   ; 4.313 ; 4.020 ; 4.596 ; 4.939 ;
; OperationSelect[1] ; MuxOut[1]   ; 4.079 ; 4.108 ; 4.681 ; 4.707 ;
; OperationSelect[1] ; MuxOut[2]   ; 3.958 ; 3.995 ; 4.534 ; 4.554 ;
; OperationSelect[1] ; MuxOut[3]   ; 4.056 ; 4.083 ; 4.608 ; 4.674 ;
; OperationSelect[1] ; MuxOut[4]   ; 3.927 ;       ;       ; 4.522 ;
; OperationSelect[1] ; MuxOut[5]   ; 4.195 ;       ;       ; 4.824 ;
; OperationSelect[1] ; MuxOut[6]   ; 3.938 ;       ;       ; 4.551 ;
; OperationSelect[1] ; MuxOut[7]   ; 3.980 ;       ;       ; 4.594 ;
; OperationSelect[1] ; OverflowOut ; 4.258 ; 4.270 ; 4.779 ; 4.860 ;
; OperationSelect[1] ; ZeroOut     ; 4.482 ; 4.274 ; 4.858 ; 5.108 ;
+--------------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; MuxOut[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MuxOut[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MuxOut[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MuxOut[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MuxOut[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MuxOut[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MuxOut[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MuxOut[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CarryOut      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ZeroOut       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OverflowOut   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; OperationSelect[1]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperationSelect[0]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandA[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandB[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandA[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandB[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandA[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandB[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandA[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandB[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; GReset                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; GClock                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; MuxOut[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MuxOut[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MuxOut[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MuxOut[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MuxOut[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MuxOut[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MuxOut[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MuxOut[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; CarryOut      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ZeroOut       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; OverflowOut   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; MuxOut[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; CarryOut      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ZeroOut       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; OverflowOut   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; MuxOut[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CarryOut      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ZeroOut       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OverflowOut   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; GClock                      ; booth_mul4:U_MUL|st.S_SHIFT ; 0        ; 0        ; 8        ; 0        ;
; booth_mul4:U_MUL|st.S_SHIFT ; GClock                      ; 15       ; 24       ; 0        ; 0        ;
; GClock                      ; GClock                      ; 513      ; 0        ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; GClock                      ; booth_mul4:U_MUL|st.S_SHIFT ; 0        ; 0        ; 8        ; 0        ;
; booth_mul4:U_MUL|st.S_SHIFT ; GClock                      ; 15       ; 24       ; 0        ; 0        ;
; GClock                      ; GClock                      ; 513      ; 0        ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 293   ; 293  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 98    ; 98   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Oct 17 18:49:16 2025
Info: Command: quartus_sta CEG3155_Lab2 -c CEG3155_Lab2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CEG3155_Lab2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name GClock GClock
    Info (332105): create_clock -period 1.000 -name booth_mul4:U_MUL|st.S_SHIFT booth_mul4:U_MUL|st.S_SHIFT
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.897
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.897      -116.726 GClock 
    Info (332119):    -0.599        -4.649 booth_mul4:U_MUL|st.S_SHIFT 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.185         0.000 booth_mul4:U_MUL|st.S_SHIFT 
    Info (332119):     0.279         0.000 GClock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -140.495 GClock 
    Info (332119):     0.445         0.000 booth_mul4:U_MUL|st.S_SHIFT 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.624
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.624       -96.922 GClock 
    Info (332119):    -0.560        -4.363 booth_mul4:U_MUL|st.S_SHIFT 
Info (332146): Worst-case hold slack is 0.291
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.291         0.000 booth_mul4:U_MUL|st.S_SHIFT 
    Info (332119):     0.318         0.000 GClock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -140.495 GClock 
    Info (332119):     0.471         0.000 booth_mul4:U_MUL|st.S_SHIFT 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.752
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.752       -10.416 GClock 
    Info (332119):     0.021         0.000 booth_mul4:U_MUL|st.S_SHIFT 
Info (332146): Worst-case hold slack is -0.027
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.027        -0.027 GClock 
    Info (332119):     0.239         0.000 booth_mul4:U_MUL|st.S_SHIFT 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -116.727 GClock 
    Info (332119):     0.355         0.000 booth_mul4:U_MUL|st.S_SHIFT 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4659 megabytes
    Info: Processing ended: Fri Oct 17 18:49:18 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


