# FullAdderSubtractor
Proyecto para la clase de "Laboratorio de Sistemas Digitales"

## Imagenes 

### Full Adder Normal
![Full Adder Normal](/FullAdderAlone.png)
### Full Adder con Subtractor 
![Full Adder con subtractor](/FullAdderSub.png)
### Simulación 
![Simulación circuito](/Simulador.png)

## Codigo 

[Desiño] https://github.com/Miguelelizondov/FullAdderSubtractor-/blob/master/PrimerParcial_LabAvanzados.vhdl

[TestBench] https://github.com/Miguelelizondov/FullAdderSubtractor-/blob/master/testbench_addsub.vhdl
