 Address ; RegName ; Clk ; Rst ; Port ; Public ; Signal ; BitPos ; Default ; SW(R/W) ; HW(W) ; MCU(W) ; MISC ; Description 
 0x0 ; UART_FIFO ; clk ; reset_n ;;;; [31:8] ; 24'h0 ; RO   ;;;;
;;;;;; rxfifo_rd_byte ; [7:0] ; 8'b0 ; RO   ;;;;
 0x4 ; UART_INT_RAW ; clk ; reset_n ;;;; [31:20] ; 12'h0 ; RO   ;;; INT_RAW ;
;;;; Not ;;uart_wakeup_int_raw;[19]; 1'b0; RO   ;uart_wakeup_int_pls/1'b1;uart_wakeup_int_clr/1'b0;;
;;;; Not ;;at_cmd_char_det_int_raw;[18]; 1'b0 ; RO   ;char_det_out/1'b1;at_cmd_char_det_int_clr/1'b0;;
;;;; Not ;;rs485_clash_int_raw;[17]; 1'b0 ; RO   ;rs485_clash/1'b1;rs485_clash_int_clr/1'b0;;
;;;; Not ;;rs485_frm_err_int_raw;[16]; 1'b0 ; RO   ;rs485_frm_err/1'b1;rs485_frm_err_int_clr/1'b0;;
;;;; Not ;;rs485_parity_err_int_raw;[15]; 1'b0 ; RO   ;rs485_parity_err/1'b1;rs485_parity_err_int_clr/1'b0;;
;;;; Not ;; tx_done_int_raw; [14]; 1'b0 ; RO   ; tx_done/1'b1 ; tx_done_int_clr/1'b0 ;;
;;;; Not ;; tx_brk_idle_done_int_raw; [13]; 1'b0 ; RO   ; tx_brk_idle_done/1'b1 ; tx_brk_idle_done_int_clr/1'b0 ;;
;;;; Not ;; tx_brk_done_int_raw; [12]; 1'b0 ; RO   ; tx_brk_done/1'b1 ; tx_brk_done_int_clr/1'b0 ;;
;;;; Not ;; glitch_det_int_raw ; [11] ; 1'b0 ; RO   ; glitch_detect/1'b1 ; glitch_det_int_clr/1'b0 ;;
;;;; Not ;; sw_xoff_int_raw ; [10] ; 1'b0 ; RO   ; sw_xoff/1'b1 ; sw_xoff_int_clr/1'b0 ;;
;;;; Not ;; sw_xon_int_raw ; [9] ; 1'b0 ; RO   ; sw_xon/1'b1 ; sw_xon_int_clr/1'b0 ;;
;;;; Not ;; rxfifo_tout_int_raw ; [8] ; 1'b0 ; RO   ; rxfifo_tout/1'b1 ; rxfifo_tout_int_clr/1'b0 ;;
;;;; Not ;; brk_det_int_raw ; [7] ; 1'b0 ; RO   ; brk_det/1'b1 ; brk_det_int_clr/1'b0 ;;
;;;; Not ;; cts_chg_int_raw ; [6] ; 1'b0 ; RO   ; cts_chg/1'b1 ; cts_chg_int_clr/1'b0 ;;
;;;; Not ;; dsr_chg_int_raw ; [5] ; 1'b0 ; RO   ; dsr_chg/1'b1 ; dsr_chg_int_clr/1'b0 ;;
;;;; Not ;; rxfifo_ovf_int_raw ; [4] ; 1'b0 ; RO   ; rxfifo_ovf/1'b1 ; rxfifo_ovf_int_clr/1'b0 ;;
;;;; Not ;; frm_err_int_raw ; [3] ; 1'b0 ; RO   ; frm_err/1'b1 ; frm_err_int_clr/1'b0 ;;
;;;; Not ;; parity_err_int_raw ; [2] ; 1'b0 ; RO   ; parity_err/1'b1 ; parity_err_int_clr/1'b0 ;;
;;;; Not ;; txfifo_empty_int_raw ; [1] ; 1'b0 ; RO   ; txfifo_empty/1'b1 ; txfifo_empty_int_clr/1'b0 ;;
;;;; Not ;; rxfifo_full_int_raw ; [0] ; 1'b0 ; RO   ; rxfifo_full/1'b1 ; rxfifo_full_int_clr/1'b0 ;;
 0x8 ; UART_INT_ST ; clk ; reset_n ;;;; [31:20] ; 12'h0 ; RO   ;;; INT_ST ;
;;;; Not ;;uart_wakeup_int_st;[19]; 1'b0; RO   ;;;;
;;;; Not ;;at_cmd_char_det_int_st;[18]; 1'b0 ; RO   ;;;;
;;;; Not ;;rs485_clash_int_st;[17]; 1'b0 ; RO   ;;;;
;;;; Not ;;rs485_frm_err_int_st;[16]; 1'b0 ; RO   ;;;;
;;;; Not ;;rs485_parity_err_int_st;[15]; 1'b0 ; RO   ;;;;
;;;; Not ;; tx_done_int_st; [14] ; 1'b0 ; RO   ;;;;
;;;; Not ;; tx_brk_idle_done_int_st; [13] ; 1'b0 ; RO   ;;;;
;;;; Not ;; tx_brk_done_int_st; [12] ; 1'b0 ; RO   ;;;;
;;;; Not ;; glitch_det_int_st ; [11] ; 1'b0 ; RO   ;;;;
;;;; Not ;; sw_xoff_int_st ; [10] ; 1'b0 ; RO   ;;;;
;;;; Not ;; sw_xon_int_st ; [9] ; 1'b0 ; RO   ;;;;
;;;; Not ;; rxfifo_tout_int_st ; [8] ; 1'b0 ; RO   ;;;;
;;;; Not ;; brk_det_int_st ; [7] ; 1'b0 ; RO   ;;;;
;;;; Not ;; cts_chg_int_st ; [6] ; 1'b0 ; RO   ;;;;
;;;; Not ;; dsr_chg_int_st ; [5] ; 1'b0 ; RO   ;;;;
;;;; Not ;; rxfifo_ovf_int_st ; [4] ; 1'b0 ; RO   ;;;;
;;;; Not ;; frm_err_int_st ; [3] ; 1'b0 ; RO   ;;;;
;;;; Not ;; parity_err_int_st ; [2] ; 1'b0 ; RO   ;;;;
;;;; Not ;; txfifo_empty_int_st ; [1] ; 1'b0 ; RO   ;;;;
;;;; Not ;; rxfifo_full_int_st ; [0] ; 1'b0 ; RO   ;;;;
 0xC ; UART_INT_ENA ; clk ; reset_n ;;;;[31:20] ; 12'h0 ; RO   ;;; INT_ENA ;
;;;; Not ;;uart_wakeup_int_ena;[19]; 1'b0; R/W ;;;;
;;;; Not ;;at_cmd_char_det_int_ena;[18]; 1'b0 ; R/W ;;;;
;;;; Not ;;rs485_clash_int_ena;[17]; 1'b0 ; R/W ;;;;
;;;; Not ;;rs485_frm_err_int_ena;[16]; 1'b0 ; R/W ;;;;
;;;; Not ;;rs485_parity_err_int_ena;[15]; 1'b0 ; R/W ;;;;
;;;; Not ;; tx_done_int_ena; [14] ; 1'b0 ; R/W ;;;;
;;;; Not ;; tx_brk_idle_done_int_ena; [13] ; 1'b0 ; R/W ;;;;
;;;; Not ;; tx_brk_done_int_ena; [12] ; 1'b0 ; R/W ;;;;
;;;; Not ;; glitch_det_int_ena; [11] ; 1'b0 ; R/W ;;;;
;;;; Not ;; sw_xoff_int_ena ; [10] ; 1'b0 ; R/W ;;;;
;;;; Not ;; sw_xon_int_ena ; [9] ; 1'b0 ; R/W ;;;;
;;;; Not ;; rxfifo_tout_int_ena ; [8] ; 1'b0 ; R/W ;;;;
;;;; Not ;; brk_det_int_ena ; [7] ; 1'b0 ; R/W ;;;;
;;;; Not ;; cts_chg_int_ena ; [6] ; 1'b0 ; R/W ;;;;
;;;; Not ;; dsr_chg_int_ena ; [5] ; 1'b0 ; R/W ;;;;
;;;; Not ;; rxfifo_ovf_int_ena ; [4] ; 1'b0 ; R/W ;;;;
;;;; Not ;; frm_err_int_ena ; [3] ; 1'b0 ; R/W ;;;;
;;;; Not ;; parity_err_int_ena ; [2] ; 1'b0 ; R/W ;;;;
;;;; Not ;; txfifo_empty_int_ena ; [1] ; 1'b0 ; R/W ;;;;
;;;; Not ;; rxfifo_full_int_ena ; [0] ; 1'b0 ; R/W ;;;;
 0x10 ; UART_INT_CLR ; clk ; reset_n ;;;; [31:20] ; 12'h0 ; RO   ;;; INT_CLR ;
;;;; Not ;;uart_wakeup_int_clr;[19]; 1'b0;WO;;;;
;;;; Not ;;at_cmd_char_det_int_clr;[18]; 1'b0 ;WO;;;;
;;;; Not ;;rs485_clash_int_clr;[17]; 1'b0 ;WO;;;;
;;;; Not ;;rs485_frm_err_int_clr;[16]; 1'b0 ; WO ;;;;
;;;; Not ;;rs485_parity_err_int_clr;[15]; 1'b0 ; WO ;;;;
;;;; Not ;; tx_done_int_clr; [14] ; 1'b0 ; WO ;;;;
;;;; Not ;; tx_brk_idle_done_int_clr; [13] ; 1'b0 ; WO ;;;;
;;;; Not ;; tx_brk_done_int_clr; [12] ; 1'b0 ; WO ;;;;
;;;; Not ;; glitch_det_int_clr ; [11] ; 1'b0 ; WO ;;;;
;;;; Not ;; sw_xoff_int_clr ; [10] ; 1'b0 ; WO ;;;;
;;;; Not ;; sw_xon_int_clr ; [9] ; 1'b0 ; WO ;;;;
;;;; Not ;; rxfifo_tout_int_clr ; [8] ; 1'b0 ; WO ;;;;
;;;; Not ;; brk_det_int_clr ; [7] ; 1'b0 ; WO ;;;;
;;;; Not ;; cts_chg_int_clr ; [6] ; 1'b0 ; WO ;;;;
;;;; Not ;; dsr_chg_int_clr ; [5] ; 1'b0 ; WO ;;;;
;;;; Not ;; rxfifo_ovf_int_clr ; [4] ; 1'b0 ; WO ;;;;
;;;; Not ;; frm_err_int_clr ; [3] ; 1'b0 ; WO ;;;;
;;;; Not ;; parity_err_int_clr ; [2] ; 1'b0 ; WO ;;;;
;;;; Not ;; txfifo_empty_int_clr ; [1] ; 1'b0 ; WO ;;;;
;;;; Not ;; rxfifo_full_int_clr ; [0] ; 1'b0 ; WO ;;;;
 0x14 ; UART_CLKDIV ; clk ; reset_n ;;;; [31:24] ; 8'h0 ; RO   ;;;;
;;;;;; uart_clkdiv_frag; [23:20]; 4'h0; R/W ;;;;
;;;;;; uart_clkdiv ; [19:0] ; 20'h2B6 ; R/W ;;;;
 0x18 ; UART_AUTOBAUD ; clk ; reset_n ;;;; [31:16] ; 16'b0 ; RO   ;;;;
;;;;;; glitch_filt ; [15:8] ; 8'h10 ; R/W ;;;;
;;;;;;; [7:1] ; 7'h0 ; RO   ;;;;
;;;;;; autobaud_en ; [0] ; 1'b0 ; R/W ;;;;
 0x1C ; UART_STATUS ; clk ; reset_n ;;; txd ; [31] ; 8'h0 ; RO   ;;;;
;;;;;; rtsn ; [30] ; 1'b0 ; RO   ;;;;
;;;;;; dtrn ; [29] ; 1'b0 ; RO   ;;;;
;;;;;;; [28:26] ; 3'b0 ; RO   ;;;;
;;;;;; txfifo_cnt ; [25:16] ; 10'b0 ; RO   ;;;;
;;;;;; rxd ; [15] ; 1'b0 ; RO   ;;;;
;;;;;; ctsn ; [14] ; 1'b0 ; RO   ;;;;
;;;;;; dsrn ; [13] ; 1'b0 ; RO   ;;;;
;;;;;;; [12:10] ; 3'b0 ; RO   ;;;;
;;;;;; rxfifo_cnt ; [9:0] ; 10'b0 ; RO   ;;;;
 0x20 ; UART_CONF0 ; clk ; reset_n ;;;;[31:28];4'h0; RO   ;;;;
;;;;;; uart_tick_ref_always_on; [27]; 1'b1 ; R/W ;;;;
;;;;;; uart_err_wr_mask; [26]; 1'b0 ; R/W ;;;;
;;;; Not ;; reg_clk_en; [25]; 1'h0; R/W ;;;;
;;;;;; uart_dtr_inv ; [24] ; 1'h0 ; R/W ;;;;
;;;;;; uart_rts_inv ; [23] ; 1'h0 ; R/W ;;;;
;;;;;; uart_txd_inv ; [22] ; 1'h0 ; R/W ;;;;
;;;;;; uart_dsr_inv ; [21] ; 1'h0 ; R/W ;;;;
;;;;;; uart_cts_inv ; [20] ; 1'h0 ; R/W ;;;;
;;;;;; uart_rxd_inv ; [19] ; 1'h0 ; R/W ;;;;
;;;;;; txfifo_rst ; [18] ; 1'h0 ; R/W ;;;;
;;;;;; rxfifo_rst ; [17] ; 1'h0 ; R/W ;;;;
;;;;;; irda_en ; [16] ; 1'h0 ; R/W ;;;;
;;;;;; tx_flow_en ; [15] ; 1'b0 ; R/W ;;;;
;;;;;; uart_loopback ; [14] ; 1'b0 ; R/W ;;;;
;;;;;; irda_rx_inv ; [13] ; 1'b0 ; R/W ;;;;
;;;;;; irda_tx_inv ; [12] ; 1'b0 ; R/W ;;;;
;;;;;; irda_wctl ; [11] ; 1'b0 ; R/W ;;;;
;;;;;; irda_tx_en ; [10] ; 1'b0 ; R/W ;;;;
;;;;;; irda_dplx ; [9] ; 1'b0 ; R/W ;;;;
;;;;;; txd_brk ; [8]   ; 1'b0 ; R/W ;;;;
;;;;;; sw_dtr ; [7]   ; 1'b0 ; R/W ;;;;
;;;;;; sw_rts ; [6]   ; 1'b0 ; R/W ;;;;
;;;;;; stop_bit_num ; [5:4]   ; 2'd1 ; R/W ;;;;
;;;;;; bit_num ; [3:2]   ; 2'd3 ; R/W ;;;;
;;;;;; parity_en ; [1]   ; 1'b0 ; R/W ;;;;
;;;;;; parity ; [0]   ; 1'b0 ; R/W ;;;;
 0x24 ; UART_CONF1 ; clk ; reset_n ;;; rx_tout_en ; [31]   ; 1'b0 ; R/W ;;;;
;;;;;; rx_flow_en ; [30] ; 1'b0 ; R/W ;;;;
;;;;;; rx_tout_flow_dis; [29] ; 1'b0 ; R/W ;;;;
;;;;;;; [28:18] ; 11'h0 ; R/W ;;;;
;;;;;; txfifo_empty_thrhd ; [17:9] ; 9'h60 ; R/W ;;;;
;;;;;; rxfifo_full_thrhd ; [8:0] ; 9'h60 ; R/W ;;;;
 0x28 ; UART_LOWPULSE ; clk ; reset_n ;;;; [31:20] ; 12'h0 ; RO   ;;;;
;;;;;; lowpulse_min_cnt ; [19:0] ; 20'hFFFFF ; RO   ;;;;
 0x2C ; UART_HIGHPULSE ; clk ; reset_n ;;;; [31:20] ; 12'h0 ; RO   ;;;;
;;;;;; highpulse_min_cnt ; [19:0] ; 20'hFFFFF ; RO   ;;;;
 0x30 ; UART_RXD_CNT ; clk ; reset_n ;;;; [31:10] ; 22'h0 ; RO   ;;;;
;;;;;; rxd_edge_cnt ; [9:0] ; 10'h0 ; RO   ;;;;
 0x34 ; UART_FLOW_CONF ; clk ; reset_n ;;;; [31:6]; 26'b0 ; RO   ;;;;
;;;;;; uart_send_xoff; [5]; 1'b0 ; R/W ; uart_send_xoff_clr/1'b0;xoff_hw/1'b1;;
;;;;;; uart_send_xon; [4]; 1'b0 ; R/W ; uart_send_xon_clr/1'b0;xon_hw/1'b1 ;;
;;;;;; uart_force_xoff ; [3]; 1'b0 ; R/W ;;;;
;;;;;; uart_force_xon ; [2]; 1'b0 ; R/W ;;;;
;;;;;; uart_xonoff_del; [1]; 1'b0 ; R/W ;;;;
;;;;;; uart_sw_flow_con_en; [0]; 1'b0 ; R/W ;;;;
 0x38; UART_SLEEP_CONF ; clk ; reset_n ;;;; [31:10]; 22'b0 ; RO   ;;;;
;;;;;; uart_active_threshold; [9:0]; 10'hf0; R/W ;;;;
 0x3C; UART_SWFC_CONF0 ; clk ; reset_n ;;;; [31:17]; 15'h0; RO   ;;;;
;;;;;; uart_xoff_char; [16:9]; 8'h13; R/W ;;;;
;;;;;; uart_xoff_threshold; [8:0]; 9'he0; R/W ;;;;
 0x40; UART_SWFC_CONF1 ; clk ; reset_n ;;;; [31:17]; 15'h0; RO   ;;;;
;;;;;; uart_xon_char; [16:9]; 8'h11; R/W ;;;;
;;;;;; uart_xon_threshold; [8:0]; 9'h0 ; R/W ;;;;
 0x44; UART_IDLE_CONF ; clk ; reset_n ;;;; [31:28]; 4'd0; RO   ;;;;
;;;;;; uart_tx_brk_num; [27:20]; 8'ha; R/W ;;;;
;;;;;; uart_tx_idle_num; [19:10]; 10'h100; R/W ;;;;
;;;;;; rx_idle_thrhd; [9:0]; 10'h100; R/W ;;;;
0x48;UART_RS485_CONF; clk ; reset_n ; Not ;;;[31:10];22'b0; RO   ;;;;
;;;;;;rs485_tx_dly_num;[9:6];4'b0; R/W ;;;;
;;;;;;rs485_rx_dly_num;[5];1'b0; R/W ;;;;
;;;;;;rs485rxby_tx_en;[4];1'b0; R/W ;;;;
;;;;;;rs485tx_rx_en;[3];1'b0; R/W ;;;;
;;;;;; dl1_en;[2];1'b0; R/W ;;;;
;;;;;; dl0_en;[1];1'b0; R/W ;;;;
;;;;;;rs485_en;[0]   ; 1'b0 ; R/W ;;;;
0x4c;UART_AT_CMD_PRECNT; clk ; reset_n ;;;;[31:16];16'b0; RO   ;;;;
;;;;;;pre_idle_num;[15:0];16'h901; R/W ;;;;
0x50;UART_AT_CMD_POSTCNT; clk ; reset_n ;;;;[31:16];16'b0; RO   ;;;;
;;;;;;post_idle_num;[15:0];16'h901; R/W ;;;;
0x54;UART_AT_CMD_GAPTOUT; clk ; reset_n ;;;;[31:16];26'b0; RO   ;;;;
;;;;;;rx_gap_tout;[15:0];16'd11; R/W ;;;;
0x58;UART_AT_CMD_CHAR; clk; reset_n ; Not ;;;[31:16];16'h0; RO   ;;;;
;;;;;;char_num;[15:8];8'h3; R/W ;;;;
;;;;;;at_cmd_char;[7:0];8'h2b; R/W ;;;;
0x5c;UART_MEM_CONF;clk; reset_n ; Not ;;;[31:26];6'h0; RO   ;;;;
;;;;;; rx_tout_thrhd;[25:16];10'ha; R/W ;;;;
;;;;;; rx_flow_thrhd;[15:7];9'h0; R/W ;;;;
;;;;;; reg_tx_size;[6:4];3'h1; R/W ;;;;
;;;;;; reg_rx_size;[3:1];3'b1; R/W ;;;;
;;;;;; reg_mem_pd;[0]   ;1'b0; R/W ;;;;
0x60;UART_MEM_TX_STATUS;clk; reset_n ; Not ;;;[31:21];11'h0; RO   ;;;;
;;;;;;tx_raddr;[20:11];10'h0; RO   ;;;;
;;;;;;;[10];1'b0; RO   ;;;;
;;;;;;apb_tx_waddr;[9:0];10'h0; RO   ;;;;
0x64;UART_MEM_RX_STATUS;clk; reset_n ; Not ;;;[31:21];11'h0; RO   ;;;;
;;;;;;rx_waddr;[20:11];10'h0; RO   ;;;;
;;;;;;;[10];1'b0; RO   ;;;;
;;;;;;apb_rx_raddr;[9:0];10'h0; RO   ;;;;
0x68;UART_FSM_STATUS;clk; reset_n ; Not ;;;[31:8];24'h0; RO   ;;;;
;;;;;; st_utx_out;[7:4];4'b0; RO   ;;;;
;;;;;; st_urx_out;[3:0];4'b0; RO   ;;;;
0x6c;UART_POSPULSE ; clk ; reset_n ;;;; [31:20] ; 12'h0 ; RO   ;;;;
;;;;;; posedge_min_cnt ; [19:0] ; 20'hFFFFF ; RO   ;;;;
0x70;UART_NEGPULSE ; clk ; reset_n ;;;; [31:20] ; 12'h0 ; RO   ;;;;
;;;;;; negedge_min_cnt ; [19:0] ; 20'hFFFFF ; RO   ;;;;
 0x74; UART_DATE ; clk ; reset_n ; Not ;; uart_date ; [31:0] ; 32'h18082800 ; R/W ;;;;
 0x78; UART_ID ; clk ; reset_n ; Not ;; uart_id ; [31:0] ; 32'h0500 ; R/W ;;;;
