	component vga_clock is
		port (
			clk_clk            : in  std_logic := 'X'; -- clk
			reset_reset_n      : in  std_logic := 'X'; -- reset_n
			reset_source_reset : out std_logic;        -- reset
			vga_clk_clk        : out std_logic         -- clk
		);
	end component vga_clock;

