# BareMetalM4 - Kernel Educativo para ARM64 (AArch64)

**BareMetalM4** es un kernel de sistema operativo *bare-metal* minimalista diseÃ±ado para aprender los fundamentos de la arquitectura **ARM64 (AArch64)**. EstÃ¡ configurado especÃ­ficamente para ejecutarse en la placa virtual `virt` de QEMU.

Este proyecto demuestra cÃ³mo arrancar un procesador de 64 bits desde cero, gestionar la memoria de la pila, realizar cambios de contexto entre hilos y sincronizar tareas utilizando primitivas de bajo nivel y ensamblador puro.

## ğŸš€ CaracterÃ­sticas TÃ©cnicas

*   **Arquitectura:** AArch64 (ARMv8-A). Configurado explÃ­citamente para **Cortex-A72** (`-mcpu=cortex-a72`).
*   **Plataforma Objetivo:** QEMU `virt` machine.
*   **CompilaciÃ³n:** *Freestanding* (`-ffreestanding -nostdlib`), sin librerÃ­as estÃ¡ndar.
*   **Bootloader:** Arranque en ensamblador (`boot.S`) con filtrado de nÃºcleos (SMP awareness) y configuraciÃ³n de stack.
*   **Driver UART:** Salida por consola serial simple mediante Memory Mapped I/O en la direcciÃ³n fÃ­sica `0x09000000`.
*   **GestiÃ³n de Memoria:**
    *   **MMU (Memory Management Unit):** Sistema de memoria virtual con traducciÃ³n de direcciones.
    *   **Tablas de PÃ¡ginas:** L1 con bloques de 1 GB (39 bits de espacio virtual).
    *   **Identity Mapping:** Memoria fÃ­sica = virtual para simplificar acceso.
    *   **Tipos de Memoria:** Device (perifÃ©ricos) y Normal (RAM con caches).
*   **Multitarea:**
    *   Modelo de **hilos del kernel** (Kernel Threads).
    *   **Planificador Expropiativo** con Aging que gestiona hasta 64 procesos (`MAX_PROCESS`).
    *   Cada proceso tiene su propia pila dedicada de 4KB.
    *   **Cambio de contexto por timer:** Interrupciones de timer generadas por el GIC (Generic Interrupt Controller) cada `TIMER_INTERVAL` ciclos.
*   **GestiÃ³n de Interrupciones:**
    *   **Vector de Excepciones (`VBAR_EL1`):** Tabla de manejo de interrupciones.
    *   **GIC v2:** Control de interrupciones hardware (distribuidor + interfaz de CPU).
    *   **Timer del Sistema:** Timer virtual de AArch64 (`CNTP_TVAL_EL0`) con perÃ­odo configurable.
    *   **IRQ Handler en Ensamblador:** PreservaciÃ³n completa de registros (all-save context) para interrupciones.
*   **SincronizaciÃ³n:**
    *   **Spinlocks:** Implementados con instrucciones exclusivas de ARMv8 (`ldxr`/`stxr`) para atomicidad hardware.
    *   **SemÃ¡foros:** ImplementaciÃ³n personalizada con espera activa y cesiÃ³n de CPU (`schedule()`) para bloqueo lÃ³gico.

## ğŸ“‚ Estructura del CÃ³digo

**Nota**: El kernel ha sido refactorizado en mÃ³dulos especializados (v0.3 - Enero 2026). Ver [`docs/ARCHITECTURE.md`](docs/ARCHITECTURE.md) para detalles completos.

| Archivo | DescripciÃ³n TÃ©cnica |
| :--- | :--- |
| **`src/boot.S`** | Punto de entrada (`_start`). Lee `MPIDR_EL1` para detener nÃºcleos secundarios, configura el Stack Pointer (`sp`) y salta a C. |
| **`src/entry.S`** | Implementa `cpu_switch_to` (cambio de contexto en procesos). Guarda/restaura registros *callee-saved* (`x19`-`x30`) y stack pointer. Incluye `irq_handler_stub` para manejo de interrupciones con preservaciÃ³n completa de contexto. |
| **`src/mm.c`** | Subsistema de memoria virtual (MMU). Configura tablas de pÃ¡ginas L1, mapea perifÃ©ricos y RAM, activa MMU y caches. |
| **`src/mm_utils.S`** | Funciones de bajo nivel para MMU (mrs/msr). Acceso a registros `MAIR_EL1`, `TCR_EL1`, `TTBR0/1_EL1`, `SCTLR_EL1` e invalidaciÃ³n del TLB. |
| **`src/kernel/kernel.c`** | Punto de entrada principal. Inicializa MMU, scheduler con Aging, crea shell y procesos de prueba, habilita timer. |
| **`src/kernel/process.c`** | GestiÃ³n de procesos: PCB, `create_thread()`, `exit()`, variables globales (`process[]`, `current_process`, stacks). |
| **`src/kernel/scheduler.c`** | Algoritmo de scheduling con aging y prioridades, `sleep()`, `timer_tick()`, gestiÃ³n de `sys_timer_count`. |
| **`src/shell/shell.c`** | Shell interactivo con comandos (help, ps, clear, panic, poweroff). Procesos de prueba (`proceso_1`, `proceso_2`, `proceso_mortal`). |
| **`src/utils/kutils.c`** | Utilidades del kernel: `panic()`, `delay()`, `k_strcmp()`, `k_strncpy()`. |
| **`src/locks.S`** | Primitivas atÃ³micas `spin_lock` y `spin_unlock` con instrucciones exclusivas (`ldxr`/`stxr`) y barreras de memoria (`dmb sy`). |
| **`src/timer.c`** | InicializaciÃ³n del GIC v2, setup del timer virtual (`CNTP_TVAL_EL0`), y manejador `handle_timer_irq` para expropiaciÃ³n del scheduler. |
| **`src/vectors.S`** | Tabla de vectores de excepciones (`VBAR_EL1`). Enruta IRQs, SysCalls, excepciones de sincronizaciÃ³n, etc. |
| **`src/utils.S`** | Funciones utilidad en ensamblador. Setup de registros del sistema (`VBAR_EL1`, `SPSEL`, etc.). |
| **`include/mm.h`** | Interfaz del subsistema de memoria. Define funciones para configurar MMU y registros de sistema. |
| **`include/kernel/`** | Headers de mÃ³dulos: `kutils.h`, `process.h`, `scheduler.h`, `shell.h`. |
| **`include/sched.h`** | Define estructura del PCB (`struct pcb`) con contexto de CPU (`struct cpu_context`) y estados de proceso. |
| **`include/timer.h`** | Defines para el GIC v2 (registros y direcciones) y configuraciÃ³n del timer. |
| **`link.ld`** | Script de enlazado. Define mapa de memoria y sÃ­mbolos globales como `_stack_top` y `vectors`. |

## ğŸ› ï¸ Requisitos

Para compilar y ejecutar este proyecto, necesitas:

*   **QEMU:** `qemu-system-aarch64`
*   **Toolchain AArch64 bare-metal:** `aarch64-none-elf-gcc` (o `aarch64-linux-gnu-gcc` con ajuste en `Makefile`)
*   **Make**

### macOS (Apple Silicon M1/M2/M3/M4)
> Probado en MacBook M4 (ARM). QEMU usa aceleraciÃ³n HVF para AArch64.
```bash
brew update
brew install qemu
brew install aarch64-none-elf-gcc
```
* Si usas `aarch64-linux-gnu-gcc`, ajusta en el `Makefile` las variables `CC` y `LD` a `aarch64-linux-gnu-gcc` y `aarch64-linux-gnu-ld`.

### Linux (host ARM64 requerido)
> Se necesita CPU ARM. En x86_64 solo funcionarÃ­a con emulaciÃ³n TCG muy lenta y no recomendada.

**InstalaciÃ³n en Debian/Ubuntu (ARM64):**
```bash
sudo apt update
sudo apt install gcc-aarch64-linux-gnu qemu-system-arm make
```

*Nota: El `Makefile` estÃ¡ configurado por defecto para `aarch64-elf-gcc`. Si usas `gcc-aarch64-linux-gnu`, cambia `CC` y `LD` a `aarch64-linux-gnu-gcc` y `aarch64-linux-gnu-ld` respectivamente.*

## âš™ï¸ CompilaciÃ³n y EjecuciÃ³n

1.  **Compilar el Kernel:**
    ```bash
    make
    ```

2.  **Ejecutar en QEMU:**
    ```bash
    make run
    ```
    *Para salir de QEMU: Presiona `Ctrl+A` y luego suelta y presiona `x`.*

3.  **Limpiar:**
    ```bash
    make clean
    ```

## ğŸ§  AnÃ¡lisis Interno: Â¿CÃ³mo funciona?

### 1. El Arranque (`boot.S`)
El sistema inicia en la etiqueta `_start`. La primera instrucciÃ³n crÃ­tica lee el registro de sistema **MPIDR_EL1** (Multiprocessor Affinity Register) para identificar el ID del nÃºcleo actual.
- **NÃºcleo 0 (Master):** ContinÃºa la ejecuciÃ³n, carga la direcciÃ³n de `_stack_top` en `sp` y salta a `kernel()`.
- **Otros NÃºcleos:** Entran en un bucle infinito (`wfe` - Wait For Event) para no interferir, ya que este kernel es *Uniprocesor* en su lÃ³gica actual.

### 2. InicializaciÃ³n del Sistema (`kernel.c`)
En `kernel()`:
1. **Llamada a `timer_init()`:** Configura el GIC v2 (distribuidor e interfaz de CPU), activa la interrupciÃ³n del timer (ID 30) y establece `VBAR_EL1` apuntando a la tabla de vectores.
2. **CreaciÃ³n de procesos:** Se lanzan dos hilos de ejemplo (`proceso_1` y `proceso_2`) que imprimen contadores y llaman `enable_interrupts()` para permitir las IRQ de timer.
3. **Bucle de espera:** El kernel ejecuta `wfi()` (Wait For Interrupt) en un ciclo infinito. Las interrupciones del timer disparan `irq_handler_stub` y fuerzan `schedule()` cada `TIMER_INTERVAL` ciclos.

### 3. GestiÃ³n de Procesos (`kernel.c` y `sched.h`)
El kernel mantiene un array estÃ¡tico de PCBs: `struct pcb process[MAX_PROCESS]`.

**CreaciÃ³n (`create_thread`):**
- Asigna un PID libre
- Configura el estado a `PROCESS_READY`
- Prepara una pila de 4KB e inicializa el contexto guardado con la direcciÃ³n de la funciÃ³n (`pc`)
- Al "restaurar" este proceso por primera vez, la CPU salta directamente a esa funciÃ³n

**Scheduling (`schedule`) - Planificador con Aging:**
1. **Fase de Envejecimiento:** Para cada proceso `READY` que NO es el actual, decrementa su prioridad (si es mayor que 0). Esto "premia" a procesos que esperan.
2. **Fase de SelecciÃ³n:** Busca el proceso `READY/RUNNING` con la **menor** variable `priority` (nÃºmeros bajos = mÃ¡s urgentes).
3. **PenalizaciÃ³n:** El nuevo proceso seleccionado recibe incremento de prioridad para evitar monopolio de CPU.
4. **Context Switch:** Se invoca `cpu_switch_to()` para guardar contexto del proceso actual y cargar el del nuevo.

### 4. Cambio de Contexto (`entry.S`)
La funciÃ³n clave es `cpu_switch_to(struct pcb *prev, struct pcb *next)`, escrita en ensamblador puro:

1. **Guardar Contexto (`prev`):** Almacena los registros `x19` a `x30` en memoria. En ARM64, estos son *callee-saved* (una funciÃ³n debe preservarlos). TambiÃ©n guarda `sp`.
   - `x29` = Frame Pointer
   - `x30` = Link Register (direcciÃ³n de retorno)
2. **Cargar Contexto (`next`):** Lee valores guardados y los restaura en registros fÃ­sicos.
3. **Salto:** La instrucciÃ³n `ret` usa el `x30` restaurado para saltar, reanudando la ejecuciÃ³n donde se quedÃ³ el nuevo proceso.

### 5. Manejo de Interrupciones
El timer del sistema genera una interrupciÃ³n cada `TIMER_INTERVAL` ciclos:

1. **Vector de Excepciones (`vectors.S`):** La tabla apuntada por `VBAR_EL1` redirige IRQs a `irq_handler_stub`.
2. **IRQ Handler Stub (`entry.S`):**
   - Guarda **todos** los registros (x0-x29, sp, x30) en la pila (all-save context)
   - Guarda estado de excepciÃ³n: `SPSR_EL1` (CPU state) y `ELR_EL1` (direcciÃ³n de retorno)
   - Llama a la funciÃ³n C `handle_timer_irq()`
   - Restaura todo lo anterior y ejecuta `eret` (exception return)
3. **Handler C (`timer.c`):**
   - Lee el IAR (Interrupt Acknowledge Register) del GIC para obtener el ID de la interrupciÃ³n
   - Escribir en EOIR (End of Interrupt Register) seÃ±aliza fin de la interrupciÃ³n
   - Si es el timer (ID 30), recarga el valor del timer y llama a `schedule()`

### 6. Demo actual y Shell interactivo
- **Shell Interactivo:** El sistema arranca con un shell que acepta comandos:
  - `help` - Muestra comandos disponibles
  - `ps` - Lista todos los procesos (PID, prioridad, estado, nombre)
  - `clear` - Limpia la pantalla
  - `panic` - Provoca un kernel panic (demo)
  - `poweroff` - Apaga el sistema
- **Procesos de Prueba:** Se pueden crear procesos que imprimen contadores mientras el timer expropia periÃ³dicamente, mostrando el cambio de contexto en vivo.
- **SemÃ¡foros (`sem_wait` / `sem_signal`):** Disponibles en `src/semaphore.c` con spinlock global para atomicidad. Puedes integrarlos en tus propios procesos para experimentar bloqueo/desbloqueo cooperativo + expropiativo.

---

## ğŸ“– DocumentaciÃ³n Completa

Para una guÃ­a detallada de la arquitectura, mÃ³dulos y funcionamiento interno del sistema, consulta:

- **[`docs/ARCHITECTURE.md`](docs/ARCHITECTURE.md)** - Arquitectura completa del kernel
  - Estructura modular del cÃ³digo
  - Componentes principales
  - Flujo de ejecuciÃ³n
  - Subsistemas (scheduler, interrupciones, sincronizaciÃ³n)
  - Decisiones de diseÃ±o

---
*Proyecto educativo para demostraciÃ³n de sistemas operativos en AArch64.*

## ğŸ“š ApÃ©ndice: El Planificador con Aging

El scheduler de BareMetalM4 implementa un algoritmo **Round-Robin mejorado con Aging** para prevenir inaniciÃ³n (starvation):

```
ESTADO INICIAL (3 procesos):
â”Œâ”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ PID  â”‚ Estado   â”‚ Priority â”‚
â”œâ”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚  0   â”‚ RUNNING  â”‚    5     â”‚  â† Proceso actual
â”‚  1   â”‚ READY    â”‚    8     â”‚
â”‚  2   â”‚ READY    â”‚    8     â”‚
â””â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜

CICLO 1 - SCHEDULE():
  Fase Envejecimiento: P1 (8 â†’ 7), P2 (8 â†’ 7)
  Fase SelecciÃ³n: P0 tiene prioridad 5 (mÃ¡s urgente) â†’ se queda
  
CICLO 2 - SCHEDULE() (por timer):
  Fase Envejecimiento: P1 (7 â†’ 6), P2 (7 â†’ 6)
  Fase SelecciÃ³n: P0 (5) vs P1 (6) â†’ P0 gana de nuevo
  
CICLO 3 - SCHEDULE():
  Fase Envejecimiento: P1 (6 â†’ 5), P2 (6 â†’ 5)
  Fase SelecciÃ³n: Empate (todos en 5) â†’ FIFO, P0 sigue
  
CICLO 4 - SCHEDULE():
  Fase Envejecimiento: P1 (5 â†’ 4), P2 (5 â†’ 4)
  Fase SelecciÃ³n: P1 (4) vs P0 (5) â†’ P1 GANA, context switch
  PenalizaciÃ³n: P1 (4 + 2 = 6)
  
RESULTADO: Se garantiza que incluso procesos de baja prioridad
           eventualmente ejecutarÃ¡n (prevenciÃ³n de starvation)
```

Este modelo es educativo y demuestra cÃ³mo sistemas reales (Linux con `nice`, etc.) manejan prioridades sin dejar procesos sin ejecutar nunca.