Fitter Place Stage Report for Cyclone10GX_Demo
Wed May 27 13:38:41 2020
Quartus Prime Version 18.1.2 Build 277 02/12/2019 SJ Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Resource Usage Summary
  3. Fitter Resource Utilization by Entity
  4. Fitter Partition Statistics
  5. Non-Global High Fan-Out Signals
  6. Fitter RAM Summary
  7. Fitter DSP Block Usage Summary
  8. Place Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                ;
+-------------------------------------------------------------+------------------------+-------+
; Resource                                                    ; Usage                  ; %     ;
+-------------------------------------------------------------+------------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 32,023 / 80,330        ; 40 %  ;
; ALMs needed [=A-B+C]                                        ; 32,023                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 38,547 / 80,330        ; 48 %  ;
;         [a] ALMs used for LUT logic and registers           ; 15,237                 ;       ;
;         [b] ALMs used for LUT logic                         ; 10,890                 ;       ;
;         [c] ALMs used for registers                         ; 12,230                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 190                    ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 6,688 / 80,330         ; 8 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 164 / 80,330           ; < 1 % ;
;         [a] Due to location constrained logic               ; 10                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 11                     ;       ;
;         [c] Due to LAB input limits                         ; 143                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                      ;       ;
;                                                             ;                        ;       ;
; Difficulty packing design                                   ; Low                    ;       ;
;                                                             ;                        ;       ;
; Total LABs:  partially or completely used                   ; 5,230 / 8,033          ; 65 %  ;
;     -- Logic LABs                                           ; 5,211                  ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 19                     ;       ;
;                                                             ;                        ;       ;
; Combinational ALUT usage for logic                          ; 44,820                 ;       ;
;     -- 7 input functions                                    ; 201                    ;       ;
;     -- 6 input functions                                    ; 6,226                  ;       ;
;     -- 5 input functions                                    ; 5,906                  ;       ;
;     -- 4 input functions                                    ; 4,994                  ;       ;
;     -- <=3 input functions                                  ; 27,493                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 23,010                 ;       ;
; Memory ALUT usage                                           ; 158                    ;       ;
;     -- 64-address deep                                      ; 0                      ;       ;
;     -- 32-address deep                                      ; 158                    ;       ;
;                                                             ;                        ;       ;
;                                                             ;                        ;       ;
; Dedicated logic registers                                   ; 59,035                 ;       ;
;     -- By type:                                             ;                        ;       ;
;         -- Primary logic registers                          ; 54,933 / 160,660       ; 34 %  ;
;         -- Secondary logic registers                        ; 4,102 / 160,660        ; 3 %   ;
;     -- By function:                                         ;                        ;       ;
;         -- Design implementation registers                  ; 59,035                 ;       ;
;         -- Routing optimization registers                   ; 0                      ;       ;
;                                                             ;                        ;       ;
; ALMs adjustment for power estimation                        ; 5,097                  ;       ;
;                                                             ;                        ;       ;
; Virtual pins                                                ; 0                      ;       ;
; I/O pins                                                    ; 164 / 340              ; 48 %  ;
;     -- Clock pins                                           ; 10 / 16                ; 63 %  ;
;     -- Dedicated input pins                                 ; 11 / 35                ; 31 %  ;
;                                                             ;                        ;       ;
; M20K blocks                                                 ; 383 / 587              ; 65 %  ;
; Total MLAB memory bits                                      ; 3,048                  ;       ;
; Total block memory bits                                     ; 5,836,024 / 12,021,760 ; 49 %  ;
; Total block memory implementation bits                      ; 7,843,840 / 12,021,760 ; 65 %  ;
;                                                             ;                        ;       ;
; DSP Blocks Needed [=A+B-C]                                  ; 21 / 192               ; 11 %  ;
;     [A] Total Fixed Point DSP Blocks                        ; 24                     ;       ;
;     [B] Total Floating Point DSP Blocks                     ; 0                      ;       ;
;     [C] Estimate of DSP Blocks recoverable by dense merging ; 3                      ;       ;
;                                                             ;                        ;       ;
; IOPLLs                                                      ; 5 / 6                  ; 83 %  ;
; FPLLs                                                       ; 2 / 8                  ; 25 %  ;
; Global signals                                              ; 12                     ;       ;
;     -- Global clocks                                        ; 12 / 32                ; 38 %  ;
;     -- Regional clocks                                      ; 0 / 8                  ; 0 %   ;
;     -- Periphery clocks                                     ; 0 / 144                ; 0 %   ;
; JTAGs                                                       ; 1 / 1                  ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                  ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                  ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                  ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                  ; 0 %   ;
; PCIe Hard IPs                                               ; 0 / 1                  ; 0 %   ;
; HSSI RX PCSs                                                ; 4 / 12                 ; 33 %  ;
; HSSI PMA RX DESERs                                          ; 4 / 12                 ; 33 %  ;
; HSSI TX PCSs                                                ; 4 / 12                 ; 33 %  ;
; HSSI PMA TX SERs                                            ; 4 / 12                 ; 33 %  ;
; HSSI CDR PLL                                                ; 4 / 12                 ; 33 %  ;
;     -- CDR PLLs for Unused RX Clock Workaround              ; 0 / 12                 ; 0 %   ;
; HSSI ATX PLL                                                ; 1 / 4                  ; 25 %  ;
; Impedance control blocks                                    ; 1 / 7                  ; 14 %  ;
; Maximum fan-out                                             ; 32941                  ;       ;
; Highest non-global fan-out                                  ; 2096                   ;       ;
; Total fan-out                                               ; 445763                 ;       ;
; Average fan-out                                             ; 4.11                   ;       ;
+-------------------------------------------------------------+------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+-----------------------------------------------------+
; Compilation Hierarchy Node                                                                                                                                                           ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks ; Pins ; Virtual Pins ; IOPLLs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                              ; Entity Name                                                                                              ; Library Name                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+-----------------------------------------------------+
; |                                                                                                                                                                                    ; 32022.5 (49.3)       ; 38546.0 (49.3)                   ; 6686.0 (0.0)                                      ; 162.5 (0.0)                      ; 190.0 (0.0)          ; 44820 (84)          ; 59035 (66)                ; 0 (0)         ; 5836024           ; 383   ; 24         ; 164  ; 0            ; 5 (0)  ; |                                                                                                                                                                                                                                                                                                                ; top                                                                                                      ; altera_work                                         ;
;    |auto_fab_0|                                                                                                                                                                      ; 467.0 (1.0)          ; 897.0 (1.0)                      ; 433.0 (0.0)                                       ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 552 (2)             ; 2130 (0)                  ; 0 (0)         ; 272384            ; 14    ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0                                                                                                                                                                                                                                                                                                       ; alt_sld_fab_0                                                                                            ;                                                     ;
;       |alt_sld_fab_0|                                                                                                                                                                ; 466.0 (0.0)          ; 896.0 (0.0)                      ; 433.0 (0.0)                                       ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 550 (0)             ; 2130 (0)                  ; 0 (0)         ; 272384            ; 14    ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0                                                                                                                                                                                                                                                                                         ; alt_sld_fab_0_alt_sld_fab_0_10_mgvf7lq                                                                   ;                                                     ;
;          |alt_sld_fab_0|                                                                                                                                                             ; 466.0 (0.0)          ; 896.0 (0.0)                      ; 433.0 (0.0)                                       ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 550 (0)             ; 2130 (0)                  ; 0 (0)         ; 272384            ; 14    ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0                                                                                                                                                                                                                                                                           ; alt_sld_fab_0_alt_sld_fab_181_3ld4bvy                                                                    ;                                                     ;
;             |a10xcvrfabric|                                                                                                                                                          ; 19.0 (0.0)           ; 28.0 (0.0)                       ; 9.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 51 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|a10xcvrfabric                                                                                                                                                                                                                                                             ; alt_sld_fab_0_altera_a10_xcvr_reset_sequencer_181_ivi4soy                                                ;                                                     ;
;                |altera_reset_sequencer|                                                                                                                                              ; 19.0 (16.8)          ; 28.0 (20.7)                      ; 9.0 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 51 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|a10xcvrfabric|altera_reset_sequencer                                                                                                                                                                                                                                      ; altera_xcvr_reset_sequencer                                                                              ;                                                     ;
;                   |reset_n_generator|                                                                                                                                                ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|a10xcvrfabric|altera_reset_sequencer|reset_n_generator                                                                                                                                                                                                                    ; alt_xcvr_resync                                                                                          ;                                                     ;
;                   |reset_req_synchronizers|                                                                                                                                          ; 2.3 (2.3)            ; 6.3 (6.3)                        ; 4.1 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|a10xcvrfabric|altera_reset_sequencer|reset_req_synchronizers                                                                                                                                                                                                              ; alt_xcvr_resync                                                                                          ;                                                     ;
;             |auto_signaltap_auto_signaltap_0|                                                                                                                                        ; 361.5 (0.0)          ; 777.7 (0.0)                      ; 419.2 (0.0)                                       ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 412 (0)             ; 1967 (0)                  ; 0 (0)         ; 272384            ; 14    ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0                                                                                                                                                                                                                                           ; altera_signaltap_agent_wrapper                                                                           ;                                                     ;
;                |sld_signaltap_inst|                                                                                                                                                  ; 361.5 (-36.6)        ; 777.7 (70.3)                     ; 419.2 (107.1)                                     ; 3.0 (0.2)                        ; 0.0 (0.0)            ; 412 (0)             ; 1967 (266)                ; 0 (0)         ; 272384            ; 14    ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst                                                                                                                                                                                                                        ; sld_signaltap                                                                                            ;                                                     ;
;                   |sld_signaltap_body|                                                                                                                                               ; 398.1 (0.0)          ; 707.4 (0.0)                      ; 312.0 (0.0)                                       ; 2.8 (0.0)                        ; 0.0 (0.0)            ; 412 (0)             ; 1701 (0)                  ; 0 (0)         ; 272384            ; 14    ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body                                                                                                                                                                                                     ; sld_signaltap_impl                                                                                       ;                                                     ;
;                      |sld_signaltap_body|                                                                                                                                            ; 398.1 (0.0)          ; 707.4 (0.0)                      ; 312.0 (0.0)                                       ; 2.8 (0.0)                        ; 0.0 (0.0)            ; 412 (0)             ; 1701 (0)                  ; 0 (0)         ; 272384            ; 14    ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body                                                                                                                                                                                  ; sld_signaltap_jtag                                                                                       ;                                                     ;
;                         |acq_core|                                                                                                                                                   ; 184.6 (10.6)         ; 475.9 (167.7)                    ; 292.5 (157.2)                                     ; 1.3 (0.0)                        ; 0.0 (0.0)            ; 248 (5)             ; 1320 (564)                ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core                                                                                                                                                                         ; sld_stp_acq_core                                                                                         ;                                                     ;
;                            |ela_control|                                                                                                                                             ; 126.7 (0.3)          ; 253.1 (0.3)                      ; 127.7 (0.0)                                       ; 1.3 (0.0)                        ; 0.0 (0.0)            ; 162 (1)             ; 681 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control                                                                                                                                                             ; sld_ela_control                                                                                          ;                                                     ;
;                               |\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                                                                                 ; 103.8 (0.0)          ; 227.3 (0.0)                      ; 124.7 (0.0)                                       ; 1.3 (0.0)                        ; 0.0 (0.0)            ; 133 (0)             ; 665 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                        ; sld_ela_basic_multi_level_trigger                                                                        ;                                                     ;
;                                  |\trigger_modules_gen:0:trigger_match|                                                                                                              ; 99.5 (0.0)           ; 114.8 (0.0)                      ; 15.8 (0.0)                                        ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 133 (0)             ; 266 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match                                                                   ; sld_mbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                                                                    ; 54.9 (54.9)          ; 58.2 (58.2)                      ; 3.5 (3.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 133 (133)           ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                       ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1|                                                                                                  ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1|                                                                                                  ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1|                                                                                                  ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1|                                                                                                  ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1|                                                                                                  ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1|                                                                                                  ; -0.1 (-0.1)          ; 0.4 (0.4)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1|                                                                                                  ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1|                                                                                                  ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1|                                                                                                  ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1|                                                                                                  ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.6 (0.6)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1|                                                                                                  ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1|                                                                                                  ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1|                                                                                                  ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1|                                                                                                  ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1|                                                                                                  ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1|                                                                                                  ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1|                                                                                                  ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1|                                                                                                  ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1|                                                                                                  ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1|                                                                                                  ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.6 (0.6)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1|                                                                                                  ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1|                                                                                                  ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1|                                                                                                  ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1|                                                                                                  ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1|                                                                                                  ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1|                                                                                                  ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1|                                                                                                  ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1|                                                                                                  ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1|                                                                                                  ; 0.0 (0.0)            ; 0.4 (0.4)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1|                                                                                                  ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                                                                   ; -0.1 (-0.1)          ; 0.6 (0.6)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1|                                                                                                  ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1|                                                                                                  ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1|                                                                                                  ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1                     ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                                                                   ; -0.1 (-0.1)          ; 0.6 (0.6)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                                                                   ; -0.1 (-0.1)          ; 0.4 (0.4)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                                                                    ; 0.4 (0.4)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                       ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                                                                   ; -0.1 (-0.1)          ; 0.7 (0.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                                                                   ; -0.1 (-0.1)          ; 0.5 (0.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                                                                   ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.6 (0.6)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                                                                   ; -0.1 (-0.1)          ; 0.6 (0.6)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                                                                   ; 0.5 (0.5)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                                                                    ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                       ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                                                                   ; 0.5 (0.5)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                                                                    ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                       ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                                                                                   ; -0.1 (-0.1)          ; 0.4 (0.4)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                                                                    ; 0.0 (0.0)            ; 0.4 (0.4)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                       ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                                                                                   ; -0.1 (-0.1)          ; 0.5 (0.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                                                                    ; 0.4 (0.4)            ; 0.6 (0.6)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                       ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                                                                                                   ; -0.1 (-0.1)          ; 0.8 (0.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                                                                                                   ; 0.5 (0.5)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                                                                    ; -0.1 (-0.1)          ; 0.5 (0.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                       ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                                                                                                   ; 0.5 (0.5)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                                                                    ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                       ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                                                                                                   ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                                                                                                   ; -0.1 (-0.1)          ; 0.4 (0.4)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                                                                    ; 0.4 (0.4)            ; 0.6 (0.6)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1                       ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                                                                                                   ; -0.1 (-0.1)          ; 0.4 (0.4)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1|                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1                      ; sld_sbpmg                                                                                                ;                                                     ;
;                                     |\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                                                                    ; -0.1 (-0.1)          ; 0.5 (0.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|\trigger_modules_gen:0:trigger_match|\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1                       ; sld_sbpmg                                                                                                ;                                                     ;
;                                  |trigger_condition_deserialize|                                                                                                                     ; 4.3 (4.3)            ; 112.5 (112.5)                    ; 108.9 (108.9)                                     ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 0 (0)               ; 399 (399)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|trigger_condition_deserialize                                                                          ; LPM_SHIFTREG                                                                                             ;                                                     ;
;                               |\builtin:ela_trigger_flow_mgr_entity|                                                                                                                 ; 22.3 (21.6)          ; 24.5 (21.6)                      ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\builtin:ela_trigger_flow_mgr_entity                                                                                                                        ; sld_ela_trigger_flow_mgr                                                                                 ;                                                     ;
;                                  |trigger_config_deserialize|                                                                                                                        ; -0.4 (-0.4)          ; 2.9 (2.9)                        ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|\builtin:ela_trigger_flow_mgr_entity|trigger_config_deserialize                                                                                             ; LPM_SHIFTREG                                                                                             ;                                                     ;
;                               |trigger_config_deserialize|                                                                                                                           ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|trigger_config_deserialize                                                                                                                                  ; LPM_SHIFTREG                                                                                             ;                                                     ;
;                            |segment_offset_config_deserialize|                                                                                                                       ; 2.3 (2.3)            ; 2.8 (2.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|segment_offset_config_deserialize                                                                                                                                       ; LPM_SHIFTREG                                                                                             ;                                                     ;
;                            |sld_buffer_manager_inst|                                                                                                                                 ; 45.0 (45.0)          ; 52.2 (52.2)                      ; 7.2 (7.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (81)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst                                                                                                                                                 ; sld_buffer_manager                                                                                       ;                                                     ;
;                         |jtag_acq_clk_xing|                                                                                                                                          ; 22.5 (0.0)           ; 43.0 (0.0)                       ; 20.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 89 (0)                    ; 0 (0)         ; 272384            ; 14    ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing                                                                                                                                                                ; sld_stp_comm_acq_domain_xing                                                                             ;                                                     ;
;                            |\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                                                                   ; 12.5 (11.7)          ; 32.7 (31.7)                      ; 20.2 (20.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                          ; altdpram                                                                                                 ;                                                     ;
;                               |wdecoder|                                                                                                                                             ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|wdecoder                                                                                                 ; lpm_decode                                                                                               ;                                                     ;
;                                  |auto_generated|                                                                                                                                    ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|wdecoder|auto_generated                                                                                  ; decode_d7b                                                                                               ;                                                     ;
;                            |\stp_non_zero_ram_gen:stp_buffer_ram|                                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 272384            ; 14    ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                           ; altsyncram                                                                                               ;                                                     ;
;                               |auto_generated|                                                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 272384            ; 14    ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated                                                                                                            ; altsyncram_l8q2                                                                                          ;                                                     ;
;                            |intel_stp_status_bits_cdc_u1|                                                                                                                            ; 10.0 (10.0)          ; 10.3 (10.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1                                                                                                                                   ; intel_stp_status_bits_cdc                                                                                ;                                                     ;
;                         |jtag_comm|                                                                                                                                                  ; 190.0 (52.3)         ; 188.5 (51.8)                     ; 0.0 (0.0)                                         ; 1.5 (0.5)                        ; 0.0 (0.0)            ; 143 (64)            ; 292 (50)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm                                                                                                                                                                        ; sld_stp_comm_jtag                                                                                        ;                                                     ;
;                            |\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                                                                               ; 115.1 (8.4)          ; 114.2 (8.3)                      ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 47 (14)             ; 204 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                              ; sld_offload_buffer_mgr                                                                                   ;                                                     ;
;                               |\adv_point_3_and_more:advance_pointer_counter|                                                                                                        ; 5.0 (0.0)            ; 5.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|\adv_point_3_and_more:advance_pointer_counter                                                                ; LPM_COUNTER                                                                                              ;                                                     ;
;                                  |auto_generated|                                                                                                                                    ; 5.0 (5.0)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|\adv_point_3_and_more:advance_pointer_counter|auto_generated                                                 ; cntr_jgg                                                                                                 ;                                                     ;
;                               |info_data_shift_out|                                                                                                                                  ; 11.5 (11.5)          ; 11.5 (11.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|info_data_shift_out                                                                                          ; LPM_SHIFTREG                                                                                             ;                                                     ;
;                               |ram_data_shift_out|                                                                                                                                   ; 66.8 (66.8)          ; 66.3 (66.3)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 1 (1)               ; 133 (133)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_data_shift_out                                                                                           ; LPM_SHIFTREG                                                                                             ;                                                     ;
;                               |read_pointer_counter|                                                                                                                                 ; 6.5 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter                                                                                         ; LPM_COUNTER                                                                                              ;                                                     ;
;                                  |auto_generated|                                                                                                                                    ; 6.5 (6.5)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 11 (11)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated                                                                          ; cntr_kjg                                                                                                 ;                                                     ;
;                               |status_advance_pointer_counter|                                                                                                                       ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_advance_pointer_counter                                                                               ; LPM_COUNTER                                                                                              ;                                                     ;
;                                  |auto_generated|                                                                                                                                    ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_advance_pointer_counter|auto_generated                                                                ; cntr_ueg                                                                                                 ;                                                     ;
;                               |status_data_shift_out|                                                                                                                                ; 11.7 (11.7)          ; 11.7 (11.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_data_shift_out                                                                                        ; LPM_SHIFTREG                                                                                             ;                                                     ;
;                               |status_read_pointer_counter|                                                                                                                          ; 1.3 (0.0)            ; 1.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_read_pointer_counter                                                                                  ; LPM_COUNTER                                                                                              ;                                                     ;
;                                  |auto_generated|                                                                                                                                    ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_read_pointer_counter|auto_generated                                                                   ; cntr_6dg                                                                                                 ;                                                     ;
;                            |\tdo_crc_gen:tdo_crc_calc|                                                                                                                               ; 2.7 (2.7)            ; 5.3 (5.3)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|\tdo_crc_gen:tdo_crc_calc                                                                                                                                              ; serial_crc_16                                                                                            ;                                                     ;
;                            |crc_rom_sr|                                                                                                                                              ; 8.3 (8.3)            ; 8.3 (8.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|crc_rom_sr                                                                                                                                                             ; sld_rom_sr                                                                                               ;                                                     ;
;                            |status_register|                                                                                                                                         ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|status_register                                                                                                                                                        ; LPM_SHIFTREG                                                                                             ;                                                     ;
;             |jtagpins|                                                                                                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins                                                                                                                                                                                                                                                                  ; altera_jtag_wys_atom                                                                                     ;                                                     ;
;                |atom_inst|                                                                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst                                                                                                                                                                                                                                                        ; altera_jtag_wys_atom_bare                                                                                ;                                                     ;
;             |sldfabric|                                                                                                                                                              ; 85.2 (0.0)           ; 90.0 (0.0)                       ; 4.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 115 (0)             ; 111 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric                                                                                                                                                                                                                                                                 ; alt_sld_fab_0_altera_sld_jtag_hub_181_j6oizyy                                                            ;                                                     ;
;                |\jtag_hub_gen:real_sld_jtag_hub|                                                                                                                                     ; 85.2 (64.2)          ; 90.0 (68.7)                      ; 4.8 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 115 (79)            ; 111 (82)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                                                                                                                 ; sld_jtag_hub                                                                                             ;                                                     ;
;                   |hub_info_reg|                                                                                                                                                     ; 11.3 (11.3)          ; 11.3 (11.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg                                                                                                                                                                                                                    ; sld_rom_sr                                                                                               ;                                                     ;
;                   |shadow_jsm|                                                                                                                                                       ; 9.6 (9.6)            ; 9.9 (9.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|shadow_jsm                                                                                                                                                                                                                      ; sld_shadow_jsm                                                                                           ;                                                     ;
;    |i_daq2_spi|                                                                                                                                                                      ; 9.0 (9.0)            ; 9.7 (9.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; i_daq2_spi                                                                                                                                                                                                                                                                                                       ; daq2_spi                                                                                                 ; altera_work                                         ;
;    |mcu_0|                                                                                                                                                                           ; 31496.5 (0.0)        ; 37590.0 (0.0)                    ; 6253.0 (0.0)                                      ; 159.5 (0.0)                      ; 190.0 (0.0)          ; 44174 (0)           ; 56831 (0)                 ; 0 (0)         ; 5563640           ; 369   ; 24         ; 0    ; 0            ; 4 (0)  ; mcu_0                                                                                                                                                                                                                                                                                                            ; mcu_subsystem                                                                                            ; mcu_subsystem                                       ;
;       |ad9144_core|                                                                                                                                                                  ; 9184.6 (0.0)         ; 10106.9 (0.0)                    ; 955.8 (0.0)                                       ; 33.5 (0.0)                       ; 0.0 (0.0)            ; 17514 (0)           ; 17964 (0)                 ; 0 (0)         ; 0                 ; 0     ; 16         ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core                                                                                                                                                                                                                                                                                                ; ad9144_core                                                                                              ; ad9144_core                                         ;
;          |ad9144_core|                                                                                                                                                               ; 9184.6 (0.0)         ; 10106.9 (0.0)                    ; 955.8 (0.0)                                       ; 33.5 (0.0)                       ; 0.0 (0.0)            ; 17514 (0)           ; 17964 (0)                 ; 0 (0)         ; 0                 ; 0     ; 16         ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core                                                                                                                                                                                                                                                                                    ; axi_ad9144                                                                                               ; axi_ad9144_10                                       ;
;             |i_dac_jesd204|                                                                                                                                                          ; 9184.6 (0.0)         ; 10106.9 (0.0)                    ; 955.8 (0.0)                                       ; 33.5 (0.0)                       ; 0.0 (0.0)            ; 17514 (0)           ; 17964 (0)                 ; 0 (0)         ; 0                 ; 0     ; 16         ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204                                                                                                                                                                                                                                                                      ; ad_ip_jesd204_tpl_dac                                                                                    ; axi_ad9144_10                                       ;
;                |i_core|                                                                                                                                                              ; 8830.3 (0.0)         ; 9397.5 (0.0)                     ; 599.2 (0.0)                                       ; 31.9 (0.0)                       ; 0.0 (0.0)            ; 16915 (0)           ; 16554 (0)                 ; 0 (0)         ; 0                 ; 0     ; 16         ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core                                                                                                                                                                                                                                                               ; ad_ip_jesd204_tpl_dac_core                                                                               ; axi_ad9144_10                                       ;
;                   |g_channel[0].i_channel|                                                                                                                                           ; 4383.1 (83.2)        ; 4655.8 (93.2)                    ; 290.2 (10.3)                                      ; 17.5 (0.3)                       ; 0.0 (0.0)            ; 8392 (132)          ; 8213 (65)                 ; 0 (0)         ; 0                 ; 0     ; 8          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel                                                                                                                                                                                                                                        ; ad_ip_jesd204_tpl_dac_channel                                                                            ; axi_ad9144_10                                       ;
;                      |i_dds|                                                                                                                                                         ; 4299.9 (106.1)       ; 4562.7 (129.2)                   ; 279.9 (23.7)                                      ; 17.2 (0.6)                       ; 0.0 (0.0)            ; 8260 (208)          ; 8148 (220)                ; 0 (0)         ; 0                 ; 0     ; 8          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds                                                                                                                                                                                                                                  ; ad_dds                                                                                                   ; axi_ad9144_10                                       ;
;                         |dds_phase[1].i_dds_2|                                                                                                                                       ; 1048.1 (20.4)        ; 1110.5 (28.5)                    ; 67.4 (8.2)                                        ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 2013 (41)           ; 1982 (68)                 ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2                                                                                                                                                                                                             ; ad_dds_2                                                                                                 ; axi_ad9144_10                                       ;
;                            |i_dds_1_0|                                                                                                                                               ; 514.8 (0.5)          ; 537.0 (7.6)                      ; 25.8 (7.6)                                        ; 3.5 (0.5)                        ; 0.0 (0.0)            ; 986 (0)             ; 957 (20)                  ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0                                                                                                                                                                                                   ; ad_dds_1                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_scale|                                                                                                                                          ; -0.3 (0.0)           ; 8.4 (0.0)                        ; 8.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_scale                                                                                                                                                                                       ; ad_mul                                                                                                   ; axi_ad9144_10                                       ;
;                                  |i_lpm_mult|                                                                                                                                        ; -0.3 (0.0)           ; 8.4 (0.0)                        ; 8.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult                                                                                                                                                                            ; lpm_mult                                                                                                 ; axi_ad9144_10                                       ;
;                                     |auto_generated|                                                                                                                                 ; -0.3 (-0.3)          ; 8.4 (8.4)                        ; 8.6 (8.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult|auto_generated                                                                                                                                                             ; mult_i1j                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_sine|                                                                                                                                           ; 514.5 (6.3)          ; 521.0 (5.3)                      ; 9.5 (0.0)                                         ; 3.0 (1.0)                        ; 0.0 (0.0)            ; 986 (4)             ; 917 (19)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine                                                                                                                                                                                        ; ad_dds_sine_cordic                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[0].pipe|                                                                                                                                  ; 20.8 (20.8)          ; 30.8 (30.8)                      ; 10.0 (10.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[0].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[10].pipe|                                                                                                                                 ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[10].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[11].pipe|                                                                                                                                 ; 32.8 (32.8)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[11].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[12].pipe|                                                                                                                                 ; 32.3 (32.3)          ; 32.3 (32.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[12].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[13].pipe|                                                                                                                                 ; 32.5 (32.5)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[13].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[14].pipe|                                                                                                                                 ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[14].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[15].pipe|                                                                                                                                 ; 32.5 (32.5)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 61 (61)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[15].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[16].pipe|                                                                                                                                 ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[16].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[1].pipe|                                                                                                                                  ; 29.0 (29.0)          ; 29.0 (29.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[1].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[2].pipe|                                                                                                                                  ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[2].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[3].pipe|                                                                                                                                  ; 32.8 (32.8)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[3].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[4].pipe|                                                                                                                                  ; 31.9 (31.9)          ; 32.4 (32.4)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[4].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[5].pipe|                                                                                                                                  ; 32.3 (32.3)          ; 31.8 (31.8)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[5].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[6].pipe|                                                                                                                                  ; 32.3 (32.3)          ; 31.8 (31.8)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[6].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[7].pipe|                                                                                                                                  ; 31.2 (31.2)          ; 31.2 (31.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[7].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[8].pipe|                                                                                                                                  ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[8].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[9].pipe|                                                                                                                                  ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[9].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                            |i_dds_1_1|                                                                                                                                               ; 513.0 (-0.5)         ; 544.9 (6.7)                      ; 33.4 (7.2)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 986 (0)             ; 957 (20)                  ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1                                                                                                                                                                                                   ; ad_dds_1                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_scale|                                                                                                                                          ; 0.5 (0.0)            ; 6.8 (0.0)                        ; 6.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_scale                                                                                                                                                                                       ; ad_mul                                                                                                   ; axi_ad9144_10                                       ;
;                                  |i_lpm_mult|                                                                                                                                        ; 0.5 (0.0)            ; 6.8 (0.0)                        ; 6.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult                                                                                                                                                                            ; lpm_mult                                                                                                 ; axi_ad9144_10                                       ;
;                                     |auto_generated|                                                                                                                                 ; 0.5 (0.5)            ; 6.8 (6.8)                        ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult|auto_generated                                                                                                                                                             ; mult_i1j                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_sine|                                                                                                                                           ; 513.0 (5.7)          ; 531.5 (5.7)                      ; 20.0 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 986 (4)             ; 917 (19)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine                                                                                                                                                                                        ; ad_dds_sine_cordic                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[0].pipe|                                                                                                                                  ; 20.7 (20.7)          ; 39.7 (39.7)                      ; 19.1 (19.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[0].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[10].pipe|                                                                                                                                 ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[10].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[11].pipe|                                                                                                                                 ; 32.8 (32.8)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[11].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[12].pipe|                                                                                                                                 ; 33.2 (33.2)          ; 32.3 (32.3)                      ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[12].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[13].pipe|                                                                                                                                 ; 32.5 (32.5)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[13].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[14].pipe|                                                                                                                                 ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[14].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[15].pipe|                                                                                                                                 ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[15].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[16].pipe|                                                                                                                                 ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[16].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[1].pipe|                                                                                                                                  ; 29.5 (29.5)          ; 30.3 (30.3)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[1].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[2].pipe|                                                                                                                                  ; 30.8 (30.8)          ; 30.8 (30.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[2].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[3].pipe|                                                                                                                                  ; 32.8 (32.8)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[3].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[4].pipe|                                                                                                                                  ; 31.7 (31.7)          ; 32.2 (32.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[4].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[5].pipe|                                                                                                                                  ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[5].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[6].pipe|                                                                                                                                  ; 31.8 (31.8)          ; 31.8 (31.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[6].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[7].pipe|                                                                                                                                  ; 31.2 (31.2)          ; 31.2 (31.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[7].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[8].pipe|                                                                                                                                  ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[8].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[9].pipe|                                                                                                                                  ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[9].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                         |dds_phase[2].i_dds_2|                                                                                                                                       ; 1053.0 (25.3)        ; 1109.2 (25.3)                    ; 60.2 (0.0)                                        ; 4.0 (0.0)                        ; 0.0 (0.0)            ; 2013 (41)           ; 1982 (68)                 ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2                                                                                                                                                                                                             ; ad_dds_2                                                                                                 ; axi_ad9144_10                                       ;
;                            |i_dds_1_0|                                                                                                                                               ; 512.5 (0.0)          ; 543.5 (7.7)                      ; 32.5 (7.7)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 986 (0)             ; 957 (20)                  ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0                                                                                                                                                                                                   ; ad_dds_1                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_scale|                                                                                                                                          ; 0.0 (0.0)            ; 9.2 (0.0)                        ; 9.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_scale                                                                                                                                                                                       ; ad_mul                                                                                                   ; axi_ad9144_10                                       ;
;                                  |i_lpm_mult|                                                                                                                                        ; 0.0 (0.0)            ; 9.2 (0.0)                        ; 9.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult                                                                                                                                                                            ; lpm_mult                                                                                                 ; axi_ad9144_10                                       ;
;                                     |auto_generated|                                                                                                                                 ; 0.0 (0.0)            ; 9.2 (9.2)                        ; 9.2 (9.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult|auto_generated                                                                                                                                                             ; mult_i1j                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_sine|                                                                                                                                           ; 512.5 (5.8)          ; 526.6 (7.0)                      ; 15.6 (1.2)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 986 (4)             ; 917 (19)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine                                                                                                                                                                                        ; ad_dds_sine_cordic                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[0].pipe|                                                                                                                                  ; 20.1 (20.1)          ; 33.5 (33.5)                      ; 13.4 (13.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[0].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[10].pipe|                                                                                                                                 ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[10].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[11].pipe|                                                                                                                                 ; 32.5 (32.5)          ; 32.5 (32.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[11].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[12].pipe|                                                                                                                                 ; 32.8 (32.8)          ; 32.3 (32.3)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[12].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[13].pipe|                                                                                                                                 ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[13].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[14].pipe|                                                                                                                                 ; 31.5 (31.5)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[14].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[15].pipe|                                                                                                                                 ; 31.7 (31.7)          ; 31.7 (31.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[15].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[16].pipe|                                                                                                                                 ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[16].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[1].pipe|                                                                                                                                  ; 29.6 (29.6)          ; 30.2 (30.2)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[1].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[2].pipe|                                                                                                                                  ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[2].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[3].pipe|                                                                                                                                  ; 32.8 (32.8)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[3].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[4].pipe|                                                                                                                                  ; 32.4 (32.4)          ; 32.7 (32.7)                      ; 0.7 (0.7)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[4].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[5].pipe|                                                                                                                                  ; 31.8 (31.8)          ; 32.0 (32.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[5].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[6].pipe|                                                                                                                                  ; 31.8 (31.8)          ; 31.8 (31.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[6].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[7].pipe|                                                                                                                                  ; 31.2 (31.2)          ; 31.2 (31.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[7].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[8].pipe|                                                                                                                                  ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[8].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[9].pipe|                                                                                                                                  ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[9].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                            |i_dds_1_1|                                                                                                                                               ; 514.0 (0.5)          ; 540.4 (7.4)                      ; 28.9 (7.4)                                        ; 2.5 (0.5)                        ; 0.0 (0.0)            ; 986 (0)             ; 957 (20)                  ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1                                                                                                                                                                                                   ; ad_dds_1                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_scale|                                                                                                                                          ; 0.0 (0.0)            ; 8.7 (0.0)                        ; 8.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_scale                                                                                                                                                                                       ; ad_mul                                                                                                   ; axi_ad9144_10                                       ;
;                                  |i_lpm_mult|                                                                                                                                        ; 0.0 (0.0)            ; 8.7 (0.0)                        ; 8.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult                                                                                                                                                                            ; lpm_mult                                                                                                 ; axi_ad9144_10                                       ;
;                                     |auto_generated|                                                                                                                                 ; 0.0 (0.0)            ; 8.7 (8.7)                        ; 8.7 (8.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult|auto_generated                                                                                                                                                             ; mult_i1j                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_sine|                                                                                                                                           ; 513.5 (5.8)          ; 524.3 (6.3)                      ; 12.8 (0.4)                                        ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 986 (4)             ; 917 (19)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine                                                                                                                                                                                        ; ad_dds_sine_cordic                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[0].pipe|                                                                                                                                  ; 20.6 (20.6)          ; 34.0 (34.0)                      ; 13.4 (13.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[0].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[10].pipe|                                                                                                                                 ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[10].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[11].pipe|                                                                                                                                 ; 32.5 (32.5)          ; 32.5 (32.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[11].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[12].pipe|                                                                                                                                 ; 31.9 (31.9)          ; 31.9 (31.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[12].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[13].pipe|                                                                                                                                 ; 31.6 (31.6)          ; 31.6 (31.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[13].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[14].pipe|                                                                                                                                 ; 31.5 (31.5)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[14].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[15].pipe|                                                                                                                                 ; 31.3 (31.3)          ; 31.3 (31.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[15].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[16].pipe|                                                                                                                                 ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[16].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[1].pipe|                                                                                                                                  ; 29.6 (29.6)          ; 29.8 (29.8)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[1].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[2].pipe|                                                                                                                                  ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[2].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[3].pipe|                                                                                                                                  ; 32.8 (32.8)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[3].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[4].pipe|                                                                                                                                  ; 32.2 (32.2)          ; 32.2 (32.2)                      ; 0.5 (0.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[4].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[5].pipe|                                                                                                                                  ; 32.5 (32.5)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[5].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[6].pipe|                                                                                                                                  ; 31.8 (31.8)          ; 31.8 (31.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[6].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[7].pipe|                                                                                                                                  ; 31.7 (31.7)          ; 31.2 (31.2)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[7].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[8].pipe|                                                                                                                                  ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[8].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[9].pipe|                                                                                                                                  ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[9].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                         |dds_phase[3].i_dds_2|                                                                                                                                       ; 1046.8 (21.5)        ; 1105.5 (26.0)                    ; 61.2 (4.5)                                        ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 2013 (41)           ; 1982 (68)                 ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2                                                                                                                                                                                                             ; ad_dds_2                                                                                                 ; axi_ad9144_10                                       ;
;                            |i_dds_1_0|                                                                                                                                               ; 512.8 (-0.2)         ; 540.6 (8.2)                      ; 28.8 (8.4)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 986 (0)             ; 957 (20)                  ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0                                                                                                                                                                                                   ; ad_dds_1                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_scale|                                                                                                                                          ; 0.4 (0.0)            ; 7.9 (0.0)                        ; 7.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_scale                                                                                                                                                                                       ; ad_mul                                                                                                   ; axi_ad9144_10                                       ;
;                                  |i_lpm_mult|                                                                                                                                        ; 0.4 (0.0)            ; 7.9 (0.0)                        ; 7.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult                                                                                                                                                                            ; lpm_mult                                                                                                 ; axi_ad9144_10                                       ;
;                                     |auto_generated|                                                                                                                                 ; 0.4 (0.4)            ; 7.9 (7.9)                        ; 7.5 (7.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult|auto_generated                                                                                                                                                             ; mult_i1j                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_sine|                                                                                                                                           ; 512.5 (5.8)          ; 524.5 (6.7)                      ; 13.0 (0.8)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 986 (4)             ; 917 (19)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine                                                                                                                                                                                        ; ad_dds_sine_cordic                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[0].pipe|                                                                                                                                  ; 20.6 (20.6)          ; 32.2 (32.2)                      ; 11.7 (11.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[0].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[10].pipe|                                                                                                                                 ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[10].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[11].pipe|                                                                                                                                 ; 33.3 (33.3)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[11].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[12].pipe|                                                                                                                                 ; 32.3 (32.3)          ; 32.3 (32.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[12].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[13].pipe|                                                                                                                                 ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[13].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[14].pipe|                                                                                                                                 ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[14].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[15].pipe|                                                                                                                                 ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[15].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[16].pipe|                                                                                                                                 ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[16].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[1].pipe|                                                                                                                                  ; 29.6 (29.6)          ; 29.6 (29.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[1].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[2].pipe|                                                                                                                                  ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[2].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[3].pipe|                                                                                                                                  ; 32.8 (32.8)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[3].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[4].pipe|                                                                                                                                  ; 32.2 (32.2)          ; 32.4 (32.4)                      ; 0.7 (0.7)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[4].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[5].pipe|                                                                                                                                  ; 31.8 (31.8)          ; 31.8 (31.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[5].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[6].pipe|                                                                                                                                  ; 31.8 (31.8)          ; 31.8 (31.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[6].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[7].pipe|                                                                                                                                  ; 31.2 (31.2)          ; 31.2 (31.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[7].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[8].pipe|                                                                                                                                  ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[8].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[9].pipe|                                                                                                                                  ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[9].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                            |i_dds_1_1|                                                                                                                                               ; 512.5 (-0.5)         ; 538.9 (6.0)                      ; 27.9 (6.5)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 986 (0)             ; 957 (20)                  ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1                                                                                                                                                                                                   ; ad_dds_1                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_scale|                                                                                                                                          ; 0.5 (0.0)            ; 7.1 (0.0)                        ; 6.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_scale                                                                                                                                                                                       ; ad_mul                                                                                                   ; axi_ad9144_10                                       ;
;                                  |i_lpm_mult|                                                                                                                                        ; 0.5 (0.0)            ; 7.1 (0.0)                        ; 6.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult                                                                                                                                                                            ; lpm_mult                                                                                                 ; axi_ad9144_10                                       ;
;                                     |auto_generated|                                                                                                                                 ; 0.5 (0.5)            ; 7.1 (7.1)                        ; 6.6 (6.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult|auto_generated                                                                                                                                                             ; mult_i1j                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_sine|                                                                                                                                           ; 512.5 (5.8)          ; 525.8 (6.0)                      ; 14.8 (0.2)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 986 (4)             ; 917 (19)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine                                                                                                                                                                                        ; ad_dds_sine_cordic                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[0].pipe|                                                                                                                                  ; 19.9 (19.9)          ; 34.5 (34.5)                      ; 14.6 (14.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[0].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[10].pipe|                                                                                                                                 ; 31.5 (31.5)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[10].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[11].pipe|                                                                                                                                 ; 32.8 (32.8)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[11].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[12].pipe|                                                                                                                                 ; 32.3 (32.3)          ; 32.3 (32.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[12].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[13].pipe|                                                                                                                                 ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[13].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[14].pipe|                                                                                                                                 ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[14].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[15].pipe|                                                                                                                                 ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[15].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[16].pipe|                                                                                                                                 ; 10.8 (10.8)          ; 10.8 (10.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[16].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[1].pipe|                                                                                                                                  ; 29.7 (29.7)          ; 29.7 (29.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[1].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[2].pipe|                                                                                                                                  ; 30.8 (30.8)          ; 30.8 (30.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[2].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[3].pipe|                                                                                                                                  ; 33.3 (33.3)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[3].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[4].pipe|                                                                                                                                  ; 31.7 (31.7)          ; 32.4 (32.4)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[4].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[5].pipe|                                                                                                                                  ; 31.8 (31.8)          ; 31.8 (31.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[5].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[6].pipe|                                                                                                                                  ; 31.8 (31.8)          ; 31.8 (31.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[6].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[7].pipe|                                                                                                                                  ; 31.2 (31.2)          ; 31.2 (31.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[7].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[8].pipe|                                                                                                                                  ; 31.5 (31.5)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[8].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[9].pipe|                                                                                                                                  ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[9].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                         |dds_phase[4].i_dds_2|                                                                                                                                       ; 1045.9 (18.9)        ; 1108.4 (27.4)                    ; 67.5 (8.5)                                        ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 2013 (41)           ; 1982 (68)                 ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2                                                                                                                                                                                                             ; ad_dds_2                                                                                                 ; axi_ad9144_10                                       ;
;                            |i_dds_1_0|                                                                                                                                               ; 513.0 (0.3)          ; 542.0 (7.2)                      ; 31.0 (7.2)                                        ; 2.0 (0.3)                        ; 0.0 (0.0)            ; 986 (0)             ; 957 (20)                  ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0                                                                                                                                                                                                   ; ad_dds_1                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_scale|                                                                                                                                          ; 0.3 (0.0)            ; 8.0 (0.0)                        ; 8.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_scale                                                                                                                                                                                       ; ad_mul                                                                                                   ; axi_ad9144_10                                       ;
;                                  |i_lpm_mult|                                                                                                                                        ; 0.3 (0.0)            ; 8.0 (0.0)                        ; 8.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult                                                                                                                                                                            ; lpm_mult                                                                                                 ; axi_ad9144_10                                       ;
;                                     |auto_generated|                                                                                                                                 ; 0.3 (0.3)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult|auto_generated                                                                                                                                                             ; mult_i1j                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_sine|                                                                                                                                           ; 512.5 (5.8)          ; 526.8 (6.7)                      ; 15.8 (0.8)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 986 (4)             ; 917 (19)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine                                                                                                                                                                                        ; ad_dds_sine_cordic                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[0].pipe|                                                                                                                                  ; 20.1 (20.1)          ; 33.9 (33.9)                      ; 13.9 (13.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[0].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[10].pipe|                                                                                                                                 ; 31.5 (31.5)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[10].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[11].pipe|                                                                                                                                 ; 32.8 (32.8)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[11].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[12].pipe|                                                                                                                                 ; 32.1 (32.1)          ; 32.1 (32.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[12].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[13].pipe|                                                                                                                                 ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[13].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[14].pipe|                                                                                                                                 ; 31.5 (31.5)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[14].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[15].pipe|                                                                                                                                 ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[15].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[16].pipe|                                                                                                                                 ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[16].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[1].pipe|                                                                                                                                  ; 29.6 (29.6)          ; 29.9 (29.9)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[1].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[2].pipe|                                                                                                                                  ; 31.5 (31.5)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[2].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[3].pipe|                                                                                                                                  ; 32.8 (32.8)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[3].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[4].pipe|                                                                                                                                  ; 31.7 (31.7)          ; 32.7 (32.7)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[4].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[5].pipe|                                                                                                                                  ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[5].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[6].pipe|                                                                                                                                  ; 31.8 (31.8)          ; 31.8 (31.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[6].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[7].pipe|                                                                                                                                  ; 31.2 (31.2)          ; 31.2 (31.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[7].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[8].pipe|                                                                                                                                  ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[8].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[9].pipe|                                                                                                                                  ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[9].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                            |i_dds_1_1|                                                                                                                                               ; 514.0 (0.3)          ; 539.0 (7.3)                      ; 28.0 (7.1)                                        ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 986 (0)             ; 957 (20)                  ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1                                                                                                                                                                                                   ; ad_dds_1                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_scale|                                                                                                                                          ; -0.2 (0.0)           ; 7.7 (0.0)                        ; 7.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_scale                                                                                                                                                                                       ; ad_mul                                                                                                   ; axi_ad9144_10                                       ;
;                                  |i_lpm_mult|                                                                                                                                        ; -0.2 (0.0)           ; 7.7 (0.0)                        ; 7.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult                                                                                                                                                                            ; lpm_mult                                                                                                 ; axi_ad9144_10                                       ;
;                                     |auto_generated|                                                                                                                                 ; -0.2 (-0.2)          ; 7.7 (7.7)                        ; 7.9 (7.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult|auto_generated                                                                                                                                                             ; mult_i1j                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_sine|                                                                                                                                           ; 514.0 (5.8)          ; 524.0 (6.4)                      ; 13.0 (0.6)                                        ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 986 (4)             ; 917 (19)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine                                                                                                                                                                                        ; ad_dds_sine_cordic                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[0].pipe|                                                                                                                                  ; 20.1 (20.1)          ; 32.0 (32.0)                      ; 11.9 (11.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[0].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[10].pipe|                                                                                                                                 ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[10].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[11].pipe|                                                                                                                                 ; 32.8 (32.8)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[11].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[12].pipe|                                                                                                                                 ; 32.3 (32.3)          ; 32.3 (32.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[12].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[13].pipe|                                                                                                                                 ; 32.5 (32.5)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[13].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[14].pipe|                                                                                                                                 ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[14].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[15].pipe|                                                                                                                                 ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[15].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[16].pipe|                                                                                                                                 ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[16].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[1].pipe|                                                                                                                                  ; 29.6 (29.6)          ; 30.1 (30.1)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[1].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[2].pipe|                                                                                                                                  ; 31.5 (31.5)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[2].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[3].pipe|                                                                                                                                  ; 32.9 (32.9)          ; 32.6 (32.6)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[3].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[4].pipe|                                                                                                                                  ; 32.4 (32.4)          ; 32.4 (32.4)                      ; 0.7 (0.7)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[4].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[5].pipe|                                                                                                                                  ; 32.5 (32.5)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[5].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[6].pipe|                                                                                                                                  ; 31.8 (31.8)          ; 32.0 (32.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[6].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[7].pipe|                                                                                                                                  ; 31.2 (31.2)          ; 31.5 (31.5)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[7].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[8].pipe|                                                                                                                                  ; 31.5 (31.5)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[8].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[9].pipe|                                                                                                                                  ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[9].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                   |g_channel[1].i_channel|                                                                                                                                           ; 4379.5 (92.4)        ; 4672.1 (92.9)                    ; 307.1 (0.9)                                       ; 14.5 (0.4)                       ; 0.0 (0.0)            ; 8392 (132)          ; 8213 (65)                 ; 0 (0)         ; 0                 ; 0     ; 8          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel                                                                                                                                                                                                                                        ; ad_ip_jesd204_tpl_dac_channel                                                                            ; axi_ad9144_10                                       ;
;                      |i_dds|                                                                                                                                                         ; 4287.1 (108.1)       ; 4579.2 (132.2)                   ; 306.2 (25.2)                                      ; 14.1 (1.1)                       ; 0.0 (0.0)            ; 8260 (208)          ; 8148 (220)                ; 0 (0)         ; 0                 ; 0     ; 8          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds                                                                                                                                                                                                                                  ; ad_dds                                                                                                   ; axi_ad9144_10                                       ;
;                         |dds_phase[1].i_dds_2|                                                                                                                                       ; 1044.3 (19.3)        ; 1112.3 (29.2)                    ; 70.0 (10.0)                                       ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 2013 (41)           ; 1982 (68)                 ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2                                                                                                                                                                                                             ; ad_dds_2                                                                                                 ; axi_ad9144_10                                       ;
;                            |i_dds_1_0|                                                                                                                                               ; 511.5 (0.0)          ; 540.9 (6.7)                      ; 29.4 (6.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 986 (0)             ; 957 (20)                  ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0                                                                                                                                                                                                   ; ad_dds_1                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_scale|                                                                                                                                          ; 0.0 (0.0)            ; 7.3 (0.0)                        ; 7.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_scale                                                                                                                                                                                       ; ad_mul                                                                                                   ; axi_ad9144_10                                       ;
;                                  |i_lpm_mult|                                                                                                                                        ; 0.0 (0.0)            ; 7.3 (0.0)                        ; 7.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult                                                                                                                                                                            ; lpm_mult                                                                                                 ; axi_ad9144_10                                       ;
;                                     |auto_generated|                                                                                                                                 ; 0.0 (0.0)            ; 7.3 (7.3)                        ; 7.3 (7.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult|auto_generated                                                                                                                                                             ; mult_i1j                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_sine|                                                                                                                                           ; 511.5 (5.8)          ; 527.0 (6.1)                      ; 15.5 (0.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 986 (4)             ; 917 (19)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine                                                                                                                                                                                        ; ad_dds_sine_cordic                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[0].pipe|                                                                                                                                  ; 20.6 (20.6)          ; 33.9 (33.9)                      ; 13.3 (13.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[0].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[10].pipe|                                                                                                                                 ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[10].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[11].pipe|                                                                                                                                 ; 32.8 (32.8)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[11].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[12].pipe|                                                                                                                                 ; 32.3 (32.3)          ; 32.3 (32.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[12].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[13].pipe|                                                                                                                                 ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[13].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[14].pipe|                                                                                                                                 ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[14].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[15].pipe|                                                                                                                                 ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[15].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[16].pipe|                                                                                                                                 ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[16].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[1].pipe|                                                                                                                                  ; 29.6 (29.6)          ; 30.6 (30.6)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[1].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[2].pipe|                                                                                                                                  ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[2].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[3].pipe|                                                                                                                                  ; 32.8 (32.8)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[3].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[4].pipe|                                                                                                                                  ; 31.7 (31.7)          ; 32.2 (32.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[4].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[5].pipe|                                                                                                                                  ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[5].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[6].pipe|                                                                                                                                  ; 31.8 (31.8)          ; 31.8 (31.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[6].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[7].pipe|                                                                                                                                  ; 31.2 (31.2)          ; 31.7 (31.7)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[7].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[8].pipe|                                                                                                                                  ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[8].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[9].pipe|                                                                                                                                  ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_sine|rotation[9].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                            |i_dds_1_1|                                                                                                                                               ; 513.5 (0.3)          ; 542.1 (7.3)                      ; 30.6 (7.0)                                        ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 986 (0)             ; 957 (20)                  ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1                                                                                                                                                                                                   ; ad_dds_1                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_scale|                                                                                                                                          ; -0.2 (0.0)           ; 6.8 (0.0)                        ; 7.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_scale                                                                                                                                                                                       ; ad_mul                                                                                                   ; axi_ad9144_10                                       ;
;                                  |i_lpm_mult|                                                                                                                                        ; -0.2 (0.0)           ; 6.8 (0.0)                        ; 7.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult                                                                                                                                                                            ; lpm_mult                                                                                                 ; axi_ad9144_10                                       ;
;                                     |auto_generated|                                                                                                                                 ; -0.2 (-0.2)          ; 6.8 (6.8)                        ; 7.1 (7.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult|auto_generated                                                                                                                                                             ; mult_i1j                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_sine|                                                                                                                                           ; 513.5 (5.8)          ; 528.0 (5.9)                      ; 16.5 (0.1)                                        ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 986 (4)             ; 917 (19)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine                                                                                                                                                                                        ; ad_dds_sine_cordic                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[0].pipe|                                                                                                                                  ; 20.6 (20.6)          ; 37.5 (37.5)                      ; 16.9 (16.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[0].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[10].pipe|                                                                                                                                 ; 31.5 (31.5)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[10].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[11].pipe|                                                                                                                                 ; 32.8 (32.8)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[11].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[12].pipe|                                                                                                                                 ; 32.8 (32.8)          ; 32.3 (32.3)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[12].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[13].pipe|                                                                                                                                 ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[13].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[14].pipe|                                                                                                                                 ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[14].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[15].pipe|                                                                                                                                 ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[15].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[16].pipe|                                                                                                                                 ; 11.5 (11.5)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 21 (21)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[16].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[1].pipe|                                                                                                                                  ; 28.6 (28.6)          ; 28.6 (28.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[1].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[2].pipe|                                                                                                                                  ; 30.6 (30.6)          ; 30.6 (30.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[2].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[3].pipe|                                                                                                                                  ; 32.8 (32.8)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[3].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[4].pipe|                                                                                                                                  ; 31.7 (31.7)          ; 32.2 (32.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[4].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[5].pipe|                                                                                                                                  ; 32.5 (32.5)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[5].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[6].pipe|                                                                                                                                  ; 31.8 (31.8)          ; 32.0 (32.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[6].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[7].pipe|                                                                                                                                  ; 31.2 (31.2)          ; 31.5 (31.5)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[7].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[8].pipe|                                                                                                                                  ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[8].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[9].pipe|                                                                                                                                  ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_sine|rotation[9].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                         |dds_phase[2].i_dds_2|                                                                                                                                       ; 1044.3 (18.8)        ; 1113.1 (28.8)                    ; 71.8 (10.0)                                       ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 2013 (41)           ; 1982 (68)                 ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2                                                                                                                                                                                                             ; ad_dds_2                                                                                                 ; axi_ad9144_10                                       ;
;                            |i_dds_1_0|                                                                                                                                               ; 512.5 (0.5)          ; 542.6 (5.8)                      ; 31.6 (5.5)                                        ; 1.5 (0.3)                        ; 0.0 (0.0)            ; 986 (0)             ; 957 (20)                  ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0                                                                                                                                                                                                   ; ad_dds_1                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_scale|                                                                                                                                          ; 0.0 (0.0)            ; 6.3 (0.0)                        ; 6.6 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_scale                                                                                                                                                                                       ; ad_mul                                                                                                   ; axi_ad9144_10                                       ;
;                                  |i_lpm_mult|                                                                                                                                        ; 0.0 (0.0)            ; 6.3 (0.0)                        ; 6.6 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult                                                                                                                                                                            ; lpm_mult                                                                                                 ; axi_ad9144_10                                       ;
;                                     |auto_generated|                                                                                                                                 ; 0.0 (0.0)            ; 6.3 (6.3)                        ; 6.6 (6.6)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult|auto_generated                                                                                                                                                             ; mult_i1j                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_sine|                                                                                                                                           ; 512.0 (5.8)          ; 530.5 (7.2)                      ; 19.5 (1.3)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 986 (4)             ; 917 (19)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine                                                                                                                                                                                        ; ad_dds_sine_cordic                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[0].pipe|                                                                                                                                  ; 20.1 (20.1)          ; 38.0 (38.0)                      ; 17.9 (17.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[0].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[10].pipe|                                                                                                                                 ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[10].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[11].pipe|                                                                                                                                 ; 32.8 (32.8)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[11].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[12].pipe|                                                                                                                                 ; 32.3 (32.3)          ; 32.3 (32.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[12].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[13].pipe|                                                                                                                                 ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[13].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[14].pipe|                                                                                                                                 ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[14].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[15].pipe|                                                                                                                                 ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[15].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[16].pipe|                                                                                                                                 ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[16].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[1].pipe|                                                                                                                                  ; 29.4 (29.4)          ; 29.4 (29.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[1].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[2].pipe|                                                                                                                                  ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[2].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[3].pipe|                                                                                                                                  ; 33.6 (33.6)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[3].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[4].pipe|                                                                                                                                  ; 31.9 (31.9)          ; 32.2 (32.2)                      ; 0.5 (0.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[4].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[5].pipe|                                                                                                                                  ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[5].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[6].pipe|                                                                                                                                  ; 31.8 (31.8)          ; 31.8 (31.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[6].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[7].pipe|                                                                                                                                  ; 31.2 (31.2)          ; 31.2 (31.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[7].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[8].pipe|                                                                                                                                  ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[8].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[9].pipe|                                                                                                                                  ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_sine|rotation[9].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                            |i_dds_1_1|                                                                                                                                               ; 513.0 (-1.3)         ; 541.7 (5.4)                      ; 30.2 (6.9)                                        ; 1.5 (0.3)                        ; 0.0 (0.0)            ; 986 (0)             ; 957 (20)                  ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1                                                                                                                                                                                                   ; ad_dds_1                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_scale|                                                                                                                                          ; 1.8 (0.0)            ; 5.8 (0.0)                        ; 4.3 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_scale                                                                                                                                                                                       ; ad_mul                                                                                                   ; axi_ad9144_10                                       ;
;                                  |i_lpm_mult|                                                                                                                                        ; 1.8 (0.0)            ; 5.8 (0.0)                        ; 4.3 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult                                                                                                                                                                            ; lpm_mult                                                                                                 ; axi_ad9144_10                                       ;
;                                     |auto_generated|                                                                                                                                 ; 1.8 (1.8)            ; 5.8 (5.8)                        ; 4.3 (4.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult|auto_generated                                                                                                                                                             ; mult_i1j                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_sine|                                                                                                                                           ; 512.5 (5.8)          ; 530.5 (7.0)                      ; 19.0 (1.2)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 986 (4)             ; 917 (19)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine                                                                                                                                                                                        ; ad_dds_sine_cordic                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[0].pipe|                                                                                                                                  ; 20.6 (20.6)          ; 37.6 (37.6)                      ; 17.1 (17.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[0].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[10].pipe|                                                                                                                                 ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[10].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[11].pipe|                                                                                                                                 ; 32.7 (32.7)          ; 32.7 (32.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[11].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[12].pipe|                                                                                                                                 ; 32.8 (32.8)          ; 32.3 (32.3)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[12].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[13].pipe|                                                                                                                                 ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[13].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[14].pipe|                                                                                                                                 ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[14].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[15].pipe|                                                                                                                                 ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[15].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[16].pipe|                                                                                                                                 ; 11.5 (11.5)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 21 (21)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[16].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[1].pipe|                                                                                                                                  ; 29.4 (29.4)          ; 29.4 (29.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[1].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[2].pipe|                                                                                                                                  ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[2].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[3].pipe|                                                                                                                                  ; 32.8 (32.8)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[3].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[4].pipe|                                                                                                                                  ; 31.9 (31.9)          ; 32.4 (32.4)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[4].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[5].pipe|                                                                                                                                  ; 31.8 (31.8)          ; 31.8 (31.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[5].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[6].pipe|                                                                                                                                  ; 31.8 (31.8)          ; 32.0 (32.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[6].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[7].pipe|                                                                                                                                  ; 31.2 (31.2)          ; 31.5 (31.5)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[7].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[8].pipe|                                                                                                                                  ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[8].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[9].pipe|                                                                                                                                  ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_sine|rotation[9].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                         |dds_phase[3].i_dds_2|                                                                                                                                       ; 1046.2 (19.7)        ; 1109.4 (30.0)                    ; 67.3 (10.4)                                       ; 4.0 (0.0)                        ; 0.0 (0.0)            ; 2013 (41)           ; 1982 (68)                 ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2                                                                                                                                                                                                             ; ad_dds_2                                                                                                 ; axi_ad9144_10                                       ;
;                            |i_dds_1_0|                                                                                                                                               ; 512.5 (0.5)          ; 540.7 (5.3)                      ; 29.2 (4.8)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 986 (0)             ; 957 (20)                  ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0                                                                                                                                                                                                   ; ad_dds_1                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_scale|                                                                                                                                          ; -0.5 (0.0)           ; 5.3 (0.0)                        ; 5.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_scale                                                                                                                                                                                       ; ad_mul                                                                                                   ; axi_ad9144_10                                       ;
;                                  |i_lpm_mult|                                                                                                                                        ; -0.5 (0.0)           ; 5.3 (0.0)                        ; 5.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult                                                                                                                                                                            ; lpm_mult                                                                                                 ; axi_ad9144_10                                       ;
;                                     |auto_generated|                                                                                                                                 ; -0.5 (-0.5)          ; 5.3 (5.3)                        ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult|auto_generated                                                                                                                                                             ; mult_i1j                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_sine|                                                                                                                                           ; 512.5 (5.8)          ; 530.0 (6.5)                      ; 18.5 (0.7)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 986 (4)             ; 917 (19)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine                                                                                                                                                                                        ; ad_dds_sine_cordic                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[0].pipe|                                                                                                                                  ; 20.6 (20.6)          ; 36.3 (36.3)                      ; 15.7 (15.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[0].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[10].pipe|                                                                                                                                 ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[10].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[11].pipe|                                                                                                                                 ; 32.8 (32.8)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[11].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[12].pipe|                                                                                                                                 ; 32.8 (32.8)          ; 32.3 (32.3)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[12].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[13].pipe|                                                                                                                                 ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[13].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[14].pipe|                                                                                                                                 ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[14].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[15].pipe|                                                                                                                                 ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[15].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[16].pipe|                                                                                                                                 ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[16].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[1].pipe|                                                                                                                                  ; 29.6 (29.6)          ; 31.2 (31.2)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[1].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[2].pipe|                                                                                                                                  ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[2].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[3].pipe|                                                                                                                                  ; 32.8 (32.8)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[3].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[4].pipe|                                                                                                                                  ; 31.9 (31.9)          ; 32.4 (32.4)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[4].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[5].pipe|                                                                                                                                  ; 31.8 (31.8)          ; 31.8 (31.8)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[5].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[6].pipe|                                                                                                                                  ; 31.8 (31.8)          ; 31.8 (31.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[6].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[7].pipe|                                                                                                                                  ; 31.2 (31.2)          ; 31.2 (31.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[7].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[8].pipe|                                                                                                                                  ; 31.5 (31.5)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[8].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[9].pipe|                                                                                                                                  ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_sine|rotation[9].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                            |i_dds_1_1|                                                                                                                                               ; 514.0 (-0.5)         ; 538.7 (5.7)                      ; 27.7 (6.2)                                        ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 986 (0)             ; 957 (20)                  ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1                                                                                                                                                                                                   ; ad_dds_1                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_scale|                                                                                                                                          ; 0.5 (0.0)            ; 6.6 (0.0)                        ; 6.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_scale                                                                                                                                                                                       ; ad_mul                                                                                                   ; axi_ad9144_10                                       ;
;                                  |i_lpm_mult|                                                                                                                                        ; 0.5 (0.0)            ; 6.6 (0.0)                        ; 6.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult                                                                                                                                                                            ; lpm_mult                                                                                                 ; axi_ad9144_10                                       ;
;                                     |auto_generated|                                                                                                                                 ; 0.5 (0.5)            ; 6.6 (6.6)                        ; 6.1 (6.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult|auto_generated                                                                                                                                                             ; mult_i1j                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_sine|                                                                                                                                           ; 514.0 (5.8)          ; 526.5 (7.8)                      ; 15.5 (2.0)                                        ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 986 (4)             ; 917 (19)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine                                                                                                                                                                                        ; ad_dds_sine_cordic                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[0].pipe|                                                                                                                                  ; 20.1 (20.1)          ; 32.5 (32.5)                      ; 12.5 (12.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[0].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[10].pipe|                                                                                                                                 ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[10].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[11].pipe|                                                                                                                                 ; 32.8 (32.8)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[11].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[12].pipe|                                                                                                                                 ; 33.8 (33.8)          ; 32.3 (32.3)                      ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[12].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[13].pipe|                                                                                                                                 ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[13].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[14].pipe|                                                                                                                                 ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[14].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[15].pipe|                                                                                                                                 ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[15].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[16].pipe|                                                                                                                                 ; 11.5 (11.5)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 21 (21)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[16].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[1].pipe|                                                                                                                                  ; 29.6 (29.6)          ; 29.7 (29.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[1].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[2].pipe|                                                                                                                                  ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[2].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[3].pipe|                                                                                                                                  ; 33.3 (33.3)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[3].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[4].pipe|                                                                                                                                  ; 32.4 (32.4)          ; 32.2 (32.2)                      ; 0.2 (0.2)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[4].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[5].pipe|                                                                                                                                  ; 31.8 (31.8)          ; 32.0 (32.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[5].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[6].pipe|                                                                                                                                  ; 31.8 (31.8)          ; 32.0 (32.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[6].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[7].pipe|                                                                                                                                  ; 31.2 (31.2)          ; 31.5 (31.5)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[7].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[8].pipe|                                                                                                                                  ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[8].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[9].pipe|                                                                                                                                  ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_sine|rotation[9].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                         |dds_phase[4].i_dds_2|                                                                                                                                       ; 1044.3 (18.3)        ; 1112.3 (26.9)                    ; 72.0 (8.6)                                        ; 4.0 (0.0)                        ; 0.0 (0.0)            ; 2013 (41)           ; 1982 (68)                 ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2                                                                                                                                                                                                             ; ad_dds_2                                                                                                 ; axi_ad9144_10                                       ;
;                            |i_dds_1_0|                                                                                                                                               ; 513.0 (-0.5)         ; 543.4 (6.0)                      ; 32.4 (6.5)                                        ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 986 (0)             ; 957 (20)                  ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0                                                                                                                                                                                                   ; ad_dds_1                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_scale|                                                                                                                                          ; 0.5 (0.0)            ; 8.9 (0.0)                        ; 8.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_scale                                                                                                                                                                                       ; ad_mul                                                                                                   ; axi_ad9144_10                                       ;
;                                  |i_lpm_mult|                                                                                                                                        ; 0.5 (0.0)            ; 8.9 (0.0)                        ; 8.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult                                                                                                                                                                            ; lpm_mult                                                                                                 ; axi_ad9144_10                                       ;
;                                     |auto_generated|                                                                                                                                 ; 0.5 (0.5)            ; 8.9 (8.9)                        ; 8.4 (8.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult|auto_generated                                                                                                                                                             ; mult_i1j                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_sine|                                                                                                                                           ; 513.0 (5.8)          ; 528.5 (6.2)                      ; 17.5 (0.3)                                        ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 986 (4)             ; 917 (19)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine                                                                                                                                                                                        ; ad_dds_sine_cordic                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[0].pipe|                                                                                                                                  ; 19.9 (19.9)          ; 35.6 (35.6)                      ; 15.7 (15.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[0].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[10].pipe|                                                                                                                                 ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[10].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[11].pipe|                                                                                                                                 ; 32.8 (32.8)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[11].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[12].pipe|                                                                                                                                 ; 32.3 (32.3)          ; 32.3 (32.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[12].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[13].pipe|                                                                                                                                 ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[13].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[14].pipe|                                                                                                                                 ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[14].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[15].pipe|                                                                                                                                 ; 32.5 (32.5)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 61 (61)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[15].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[16].pipe|                                                                                                                                 ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[16].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[1].pipe|                                                                                                                                  ; 29.8 (29.8)          ; 30.3 (30.3)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[1].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[2].pipe|                                                                                                                                  ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[2].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[3].pipe|                                                                                                                                  ; 33.8 (33.8)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[3].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[4].pipe|                                                                                                                                  ; 31.7 (31.7)          ; 32.2 (32.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[4].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[5].pipe|                                                                                                                                  ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[5].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[6].pipe|                                                                                                                                  ; 31.8 (31.8)          ; 32.0 (32.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[6].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[7].pipe|                                                                                                                                  ; 31.2 (31.2)          ; 31.5 (31.5)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[7].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[8].pipe|                                                                                                                                  ; 31.5 (31.5)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[8].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[9].pipe|                                                                                                                                  ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_sine|rotation[9].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                            |i_dds_1_1|                                                                                                                                               ; 513.0 (0.0)          ; 542.0 (6.2)                      ; 31.0 (6.2)                                        ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 986 (0)             ; 957 (20)                  ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1                                                                                                                                                                                                   ; ad_dds_1                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_scale|                                                                                                                                          ; 0.0 (0.0)            ; 8.0 (0.0)                        ; 8.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_scale                                                                                                                                                                                       ; ad_mul                                                                                                   ; axi_ad9144_10                                       ;
;                                  |i_lpm_mult|                                                                                                                                        ; 0.0 (0.0)            ; 8.0 (0.0)                        ; 8.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult                                                                                                                                                                            ; lpm_mult                                                                                                 ; axi_ad9144_10                                       ;
;                                     |auto_generated|                                                                                                                                 ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult|auto_generated                                                                                                                                                             ; mult_i1j                                                                                                 ; axi_ad9144_10                                       ;
;                               |i_dds_sine|                                                                                                                                           ; 513.0 (5.8)          ; 527.7 (6.3)                      ; 16.7 (0.4)                                        ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 986 (4)             ; 917 (19)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine                                                                                                                                                                                        ; ad_dds_sine_cordic                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[0].pipe|                                                                                                                                  ; 20.1 (20.1)          ; 35.2 (35.2)                      ; 15.2 (15.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[0].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[10].pipe|                                                                                                                                 ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[10].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[11].pipe|                                                                                                                                 ; 32.8 (32.8)          ; 32.3 (32.3)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[11].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[12].pipe|                                                                                                                                 ; 32.7 (32.7)          ; 32.3 (32.3)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[12].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[13].pipe|                                                                                                                                 ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[13].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[14].pipe|                                                                                                                                 ; 31.5 (31.5)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[14].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[15].pipe|                                                                                                                                 ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[15].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[16].pipe|                                                                                                                                 ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[16].pipe                                                                                                                                                                      ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[1].pipe|                                                                                                                                  ; 29.6 (29.6)          ; 30.4 (30.4)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[1].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[2].pipe|                                                                                                                                  ; 30.8 (30.8)          ; 30.8 (30.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[2].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[3].pipe|                                                                                                                                  ; 33.3 (33.3)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[3].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[4].pipe|                                                                                                                                  ; 31.7 (31.7)          ; 32.4 (32.4)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[4].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[5].pipe|                                                                                                                                  ; 31.8 (31.8)          ; 31.8 (31.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[5].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[6].pipe|                                                                                                                                  ; 31.8 (31.8)          ; 32.0 (32.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[6].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[7].pipe|                                                                                                                                  ; 31.2 (31.2)          ; 31.5 (31.5)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[7].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[8].pipe|                                                                                                                                  ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[8].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                                  |rotation[9].pipe|                                                                                                                                  ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_sine|rotation[9].pipe                                                                                                                                                                       ; ad_dds_cordic_pipe                                                                                       ; axi_ad9144_10                                       ;
;                   |i_pn_gen|                                                                                                                                                         ; 67.7 (67.7)          ; 69.6 (69.6)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 131 (131)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|i_pn_gen                                                                                                                                                                                                                                                      ; ad_ip_jesd204_tpl_dac_pn                                                                                 ; axi_ad9144_10                                       ;
;                |i_regmap|                                                                                                                                                            ; 354.3 (17.0)         ; 709.4 (17.0)                     ; 356.7 (0.0)                                       ; 1.6 (0.0)                        ; 0.0 (0.0)            ; 599 (34)            ; 1410 (34)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap                                                                                                                                                                                                                                                             ; ad_ip_jesd204_tpl_dac_regmap                                                                             ; axi_ad9144_10                                       ;
;                   |g_channel[0].i_up_dac_channel|                                                                                                                                    ; 76.8 (62.7)          ; 227.6 (109.1)                    ; 151.3 (46.8)                                      ; 0.6 (0.5)                        ; 0.0 (0.0)            ; 123 (112)           ; 484 (206)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[0].i_up_dac_channel                                                                                                                                                                                                                               ; up_dac_channel                                                                                           ; axi_ad9144_10                                       ;
;                      |i_xfer_cntrl|                                                                                                                                                  ; 14.1 (14.1)          ; 118.5 (118.5)                    ; 104.5 (104.5)                                     ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 11 (11)             ; 278 (278)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[0].i_up_dac_channel|i_xfer_cntrl                                                                                                                                                                                                                  ; up_xfer_cntrl                                                                                            ; axi_ad9144_10                                       ;
;                   |g_channel[1].i_up_dac_channel|                                                                                                                                    ; 74.2 (59.4)          ; 222.8 (107.6)                    ; 149.2 (48.4)                                      ; 0.5 (0.3)                        ; 0.0 (0.0)            ; 117 (106)           ; 484 (206)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[1].i_up_dac_channel                                                                                                                                                                                                                               ; up_dac_channel                                                                                           ; axi_ad9144_10                                       ;
;                      |i_xfer_cntrl|                                                                                                                                                  ; 14.7 (14.7)          ; 115.3 (115.3)                    ; 100.8 (100.8)                                     ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 11 (11)             ; 278 (278)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[1].i_up_dac_channel|i_xfer_cntrl                                                                                                                                                                                                                  ; up_xfer_cntrl                                                                                            ; axi_ad9144_10                                       ;
;                   |i_up_axi|                                                                                                                                                         ; 45.9 (45.9)          ; 62.5 (62.5)                      ; 16.6 (16.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (64)             ; 144 (144)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_axi                                                                                                                                                                                                                                                    ; up_axi                                                                                                   ; axi_ad9144_10                                       ;
;                   |i_up_dac_common|                                                                                                                                                  ; 139.2 (77.2)         ; 179.5 (101.6)                    ; 40.8 (24.3)                                       ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 261 (143)           ; 264 (135)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_dac_common                                                                                                                                                                                                                                             ; up_dac_common                                                                                            ; axi_ad9144_10                                       ;
;                      |i_clock_mon|                                                                                                                                                   ; 48.0 (48.0)          ; 56.7 (56.7)                      ; 8.7 (8.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (93)             ; 88 (88)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_dac_common|i_clock_mon                                                                                                                                                                                                                                 ; up_clock_mon                                                                                             ; axi_ad9144_10                                       ;
;                      |i_core_rst_reg|                                                                                                                                                ; 1.0 (1.0)            ; 2.0 (2.0)                        ; 1.5 (1.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_dac_common|i_core_rst_reg                                                                                                                                                                                                                              ; ad_rst                                                                                                   ; axi_ad9144_10                                       ;
;                      |i_xfer_cntrl|                                                                                                                                                  ; 7.0 (7.0)            ; 10.3 (10.3)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_dac_common|i_xfer_cntrl                                                                                                                                                                                                                                ; up_xfer_cntrl                                                                                            ; axi_ad9144_10                                       ;
;                      |i_xfer_status|                                                                                                                                                 ; 6.0 (6.0)            ; 9.0 (9.0)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_dac_common|i_xfer_status                                                                                                                                                                                                                               ; up_xfer_status                                                                                           ; axi_ad9144_10                                       ;
;       |ad9144_dma|                                                                                                                                                                   ; 369.8 (0.0)          ; 435.0 (0.0)                      ; 66.8 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 634 (0)             ; 564 (0)                   ; 0 (0)         ; 16536             ; 6     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma                                                                                                                                                                                                                                                                                                 ; ad9144_dma                                                                                               ; ad9144_dma                                          ;
;          |ad9144_dma|                                                                                                                                                                ; 369.8 (0.0)          ; 435.0 (0.0)                      ; 66.8 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 634 (0)             ; 564 (0)                   ; 0 (0)         ; 16536             ; 6     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma|ad9144_dma                                                                                                                                                                                                                                                                                      ; axi_dmac                                                                                                 ; axi_dmac_10                                         ;
;             |i_regmap|                                                                                                                                                               ; 176.2 (90.4)         ; 211.9 (99.7)                     ; 35.7 (9.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 307 (173)           ; 302 (73)                  ; 0 (0)         ; 104               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma|ad9144_dma|i_regmap                                                                                                                                                                                                                                                                             ; axi_dmac_regmap                                                                                          ; axi_dmac_10                                         ;
;                |i_regmap_request|                                                                                                                                                    ; 40.6 (36.6)          ; 52.7 (48.8)                      ; 12.1 (12.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (61)             ; 95 (88)                   ; 0 (0)         ; 104               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma|ad9144_dma|i_regmap|i_regmap_request                                                                                                                                                                                                                                                            ; axi_dmac_regmap_request                                                                                  ; axi_dmac_10                                         ;
;                   |i_transfer_lenghts_fifo|                                                                                                                                          ; 3.8 (0.8)            ; 3.8 (1.0)                        ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (2)               ; 7 (1)                     ; 0 (0)         ; 104               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma|ad9144_dma|i_regmap|i_regmap_request|i_transfer_lenghts_fifo                                                                                                                                                                                                                                    ; util_axis_fifo                                                                                           ; axi_dmac_10                                         ;
;                      |i_address_sync|                                                                                                                                                ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma|ad9144_dma|i_regmap|i_regmap_request|i_transfer_lenghts_fifo|i_address_sync                                                                                                                                                                                                                     ; fifo_address_sync                                                                                        ; axi_dmac_10                                         ;
;                      |ram_rtl_0|                                                                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 104               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma|ad9144_dma|i_regmap|i_regmap_request|i_transfer_lenghts_fifo|ram_rtl_0                                                                                                                                                                                                                          ; altsyncram                                                                                               ; work                                                ;
;                         |auto_generated|                                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 104               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma|ad9144_dma|i_regmap|i_regmap_request|i_transfer_lenghts_fifo|ram_rtl_0|auto_generated                                                                                                                                                                                                           ; altsyncram_pdn1                                                                                          ; work                                                ;
;                |i_up_axi|                                                                                                                                                            ; 45.1 (45.1)          ; 59.5 (59.5)                      ; 14.4 (14.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (65)             ; 134 (134)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma|ad9144_dma|i_regmap|i_up_axi                                                                                                                                                                                                                                                                    ; up_axi                                                                                                   ; axi_dmac_10                                         ;
;             |i_transfer|                                                                                                                                                             ; 193.6 (0.0)          ; 223.1 (0.0)                      ; 31.0 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 327 (0)             ; 262 (0)                   ; 0 (0)         ; 16432             ; 5     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma|ad9144_dma|i_transfer                                                                                                                                                                                                                                                                           ; axi_dmac_transfer                                                                                        ; axi_dmac_10                                         ;
;                |i_request_arb|                                                                                                                                                       ; 185.6 (75.8)         ; 213.1 (90.1)                     ; 29.0 (15.2)                                       ; 1.5 (0.9)                        ; 0.0 (0.0)            ; 317 (122)           ; 249 (71)                  ; 0 (0)         ; 16432             ; 5     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb                                                                                                                                                                                                                                                             ; dmac_request_arb                                                                                         ; axi_dmac_10                                         ;
;                   |i_dest_dma_stream|                                                                                                                                                ; 12.5 (5.7)           ; 13.2 (6.2)                       ; 0.7 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (11)             ; 14 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_dest_dma_stream                                                                                                                                                                                                                                           ; dmac_dest_axi_stream                                                                                     ; axi_dmac_10                                         ;
;                      |i_response_generator|                                                                                                                                          ; 6.8 (6.8)            ; 7.0 (7.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_dest_dma_stream|i_response_generator                                                                                                                                                                                                                      ; dmac_response_generator                                                                                  ; axi_dmac_10                                         ;
;                   |i_dest_req_fifo|                                                                                                                                                  ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_dest_req_fifo                                                                                                                                                                                                                                             ; util_axis_fifo                                                                                           ; axi_dmac_10                                         ;
;                   |i_req_gen|                                                                                                                                                        ; 27.7 (27.7)          ; 27.8 (27.8)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_req_gen                                                                                                                                                                                                                                                   ; dmac_request_generator                                                                                   ; axi_dmac_10                                         ;
;                   |i_response_manager|                                                                                                                                               ; 14.3 (13.1)          ; 14.8 (13.3)                      ; 0.5 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (21)             ; 19 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_response_manager                                                                                                                                                                                                                                          ; axi_dmac_response_manager                                                                                ; axi_dmac_10                                         ;
;                      |i_dest_response_fifo|                                                                                                                                          ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_response_manager|i_dest_response_fifo                                                                                                                                                                                                                     ; util_axis_fifo                                                                                           ; axi_dmac_10                                         ;
;                   |i_src_dma_mm|                                                                                                                                                     ; 31.5 (5.1)           ; 32.8 (5.0)                       ; 1.8 (0.0)                                         ; 0.6 (0.1)                        ; 0.0 (0.0)            ; 56 (9)              ; 53 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_src_dma_mm                                                                                                                                                                                                                                                ; dmac_src_mm_axi                                                                                          ; axi_dmac_10                                         ;
;                      |i_addr_gen|                                                                                                                                                    ; 24.6 (24.6)          ; 26.3 (26.3)                      ; 2.2 (2.2)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 44 (44)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_src_dma_mm|i_addr_gen                                                                                                                                                                                                                                     ; dmac_address_generator                                                                                   ; axi_dmac_10                                         ;
;                      |i_req_splitter|                                                                                                                                                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_src_dma_mm|i_req_splitter                                                                                                                                                                                                                                 ; splitter                                                                                                 ; axi_dmac_10                                         ;
;                   |i_src_req_fifo|                                                                                                                                                   ; 2.0 (2.0)            ; 12.0 (12.0)                      ; 10.0 (10.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_src_req_fifo                                                                                                                                                                                                                                              ; util_axis_fifo                                                                                           ; axi_dmac_10                                         ;
;                   |i_store_and_forward|                                                                                                                                              ; 20.0 (20.0)          ; 20.7 (20.7)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 27 (27)                   ; 0 (0)         ; 16432             ; 5     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_store_and_forward                                                                                                                                                                                                                                         ; axi_dmac_burst_memory                                                                                    ; axi_dmac_10                                         ;
;                      |burst_len_mem_rtl_0|                                                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_store_and_forward|burst_len_mem_rtl_0                                                                                                                                                                                                                     ; altsyncram                                                                                               ; work                                                ;
;                         |auto_generated|                                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_store_and_forward|burst_len_mem_rtl_0|auto_generated                                                                                                                                                                                                      ; altsyncram_l2o1                                                                                          ; work                                                ;
;                      |i_mem|                                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_store_and_forward|i_mem                                                                                                                                                                                                                                   ; ad_mem                                                                                                   ; axi_dmac_10                                         ;
;                         |m_ram_rtl_0|                                                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_store_and_forward|i_mem|m_ram_rtl_0                                                                                                                                                                                                                       ; altsyncram                                                                                               ; work                                                ;
;                            |auto_generated|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_store_and_forward|i_mem|m_ram_rtl_0|auto_generated                                                                                                                                                                                                        ; altsyncram_jco1                                                                                          ; work                                                ;
;                |i_reset_manager|                                                                                                                                                     ; 8.0 (8.0)            ; 10.0 (10.0)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_reset_manager                                                                                                                                                                                                                                                           ; axi_dmac_reset_manager                                                                                   ; axi_dmac_10                                         ;
;       |ad9144_fifo|                                                                                                                                                                  ; 132.8 (0.0)          ; 206.8 (0.0)                      ; 75.4 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 124 (0)             ; 428 (0)                   ; 0 (0)         ; 133120            ; 11    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_fifo                                                                                                                                                                                                                                                                                                ; ad9144_fifo                                                                                              ; ad9144_fifo                                         ;
;          |ad9144_fifo|                                                                                                                                                               ; 132.8 (107.2)        ; 206.8 (126.0)                    ; 75.4 (19.2)                                       ; 1.5 (0.4)                        ; 0.0 (0.0)            ; 124 (65)            ; 428 (252)                 ; 0 (0)         ; 133120            ; 11    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_fifo|ad9144_fifo                                                                                                                                                                                                                                                                                    ; util_dacfifo                                                                                             ; util_dacfifo_10                                     ;
;             |i_dac_lastaddr_g2b|                                                                                                                                                     ; 2.6 (2.6)            ; 2.9 (2.9)                        ; 0.4 (0.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_fifo|ad9144_fifo|i_dac_lastaddr_g2b                                                                                                                                                                                                                                                                 ; ad_g2b                                                                                                   ; util_dacfifo_10                                     ;
;             |i_dac_waddr_g2b|                                                                                                                                                        ; 2.3 (2.3)            ; 2.9 (2.9)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_fifo|ad9144_fifo|i_dac_waddr_g2b                                                                                                                                                                                                                                                                    ; ad_g2b                                                                                                   ; util_dacfifo_10                                     ;
;             |i_dacfifo_bypass|                                                                                                                                                       ; 17.8 (15.0)          ; 71.9 (69.1)                      ; 55.1 (55.0)                                       ; 1.0 (0.9)                        ; 0.0 (0.0)            ; 32 (22)             ; 176 (176)                 ; 0 (0)         ; 2048              ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_fifo|ad9144_fifo|i_dacfifo_bypass                                                                                                                                                                                                                                                                   ; util_dacfifo_bypass                                                                                      ; util_dacfifo_10                                     ;
;                |i_dac_mem_raddr_b2g|                                                                                                                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_fifo|ad9144_fifo|i_dacfifo_bypass|i_dac_mem_raddr_b2g                                                                                                                                                                                                                                               ; ad_b2g                                                                                                   ; util_dacfifo_10                                     ;
;                |i_dac_mem_waddr_g2b|                                                                                                                                                 ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_fifo|ad9144_fifo|i_dacfifo_bypass|i_dac_mem_waddr_g2b                                                                                                                                                                                                                                               ; ad_g2b                                                                                                   ; util_dacfifo_10                                     ;
;                |i_dma_mem_raddr_g2b|                                                                                                                                                 ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_fifo|ad9144_fifo|i_dacfifo_bypass|i_dma_mem_raddr_g2b                                                                                                                                                                                                                                               ; ad_g2b                                                                                                   ; util_dacfifo_10                                     ;
;                |i_dma_mem_waddr_b2g|                                                                                                                                                 ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_fifo|ad9144_fifo|i_dacfifo_bypass|i_dma_mem_waddr_b2g                                                                                                                                                                                                                                               ; ad_b2g                                                                                                   ; util_dacfifo_10                                     ;
;                |i_mem_asym|                                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_fifo|ad9144_fifo|i_dacfifo_bypass|i_mem_asym                                                                                                                                                                                                                                                        ; ad_mem_asym                                                                                              ; util_dacfifo_10                                     ;
;                   |m_ram[0][127]__1|                                                                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_fifo|ad9144_fifo|i_dacfifo_bypass|i_mem_asym|m_ram[0][127]__1                                                                                                                                                                                                                                       ; altsyncram                                                                                               ; work                                                ;
;                      |auto_generated|                                                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_fifo|ad9144_fifo|i_dacfifo_bypass|i_mem_asym|m_ram[0][127]__1|auto_generated                                                                                                                                                                                                                        ; altsyncram_v8i1                                                                                          ; work                                                ;
;             |i_dma_waddr_b2g|                                                                                                                                                        ; 2.9 (2.9)            ; 3.0 (3.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_fifo|ad9144_fifo|i_dma_waddr_b2g                                                                                                                                                                                                                                                                    ; ad_b2g                                                                                                   ; util_dacfifo_10                                     ;
;             |i_mem_fifo|                                                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 7     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_fifo|ad9144_fifo|i_mem_fifo                                                                                                                                                                                                                                                                         ; ad_mem                                                                                                   ; util_dacfifo_10                                     ;
;                |m_ram_rtl_0|                                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 7     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_fifo|ad9144_fifo|i_mem_fifo|m_ram_rtl_0                                                                                                                                                                                                                                                             ; altsyncram                                                                                               ; work                                                ;
;                   |auto_generated|                                                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 7     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_fifo|ad9144_fifo|i_mem_fifo|m_ram_rtl_0|auto_generated                                                                                                                                                                                                                                              ; altsyncram_9oh1                                                                                          ; work                                                ;
;       |ad9144_jesd204|                                                                                                                                                               ; 1091.9 (0.0)         ; 1289.2 (0.0)                     ; 201.5 (0.0)                                       ; 4.2 (0.0)                        ; 0.0 (0.0)            ; 1684 (0)            ; 1540 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204                                                                                                                                                                                                                                                                                             ; ad9144_jesd204                                                                                           ; ad9144_jesd204                                      ;
;          |ad9144_jesd204|                                                                                                                                                            ; 1091.9 (0.0)         ; 1289.2 (0.0)                     ; 201.5 (0.0)                                       ; 4.2 (0.0)                        ; 0.0 (0.0)            ; 1684 (0)            ; 1540 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204                                                                                                                                                                                                                                                                              ; ad9144_jesd204_adi_jesd204_10_kst36zy                                                                    ; adi_jesd204_10                                      ;
;             |axi_jesd204_tx|                                                                                                                                                         ; 246.1 (48.9)         ; 363.0 (52.9)                     ; 117.8 (4.1)                                       ; 0.9 (0.1)                        ; 0.0 (0.0)            ; 401 (87)            ; 582 (34)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx                                                                                                                                                                                                                                                               ; axi_jesd204_tx                                                                                           ; axi_jesd204_tx_10                                   ;
;                |i_up_axi|                                                                                                                                                            ; 45.4 (45.4)          ; 64.7 (64.7)                      ; 19.6 (19.6)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 64 (64)             ; 140 (140)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_axi                                                                                                                                                                                                                                                      ; up_axi                                                                                                   ; axi_jesd204_tx_10                                   ;
;                |i_up_common|                                                                                                                                                         ; 68.7 (26.7)          ; 104.0 (57.7)                     ; 35.3 (31.0)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 116 (42)            ; 170 (104)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_common                                                                                                                                                                                                                                                   ; jesd204_up_common                                                                                        ; axi_jesd204_tx_10                                   ;
;                   |i_clock_mon|                                                                                                                                                      ; 42.0 (42.0)          ; 46.3 (46.3)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (74)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_common|i_clock_mon                                                                                                                                                                                                                                       ; up_clock_mon                                                                                             ; axi_jesd204_tx_10                                   ;
;                |i_up_sysref|                                                                                                                                                         ; 8.9 (5.2)            ; 14.7 (9.2)                       ; 5.8 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (11)             ; 24 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_sysref                                                                                                                                                                                                                                                   ; jesd204_up_sysref                                                                                        ; axi_jesd204_tx_10                                   ;
;                   |i_cdc_sysref_event|                                                                                                                                               ; 3.8 (4.1)            ; 5.5 (4.5)                        ; 1.8 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 12 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_sysref|i_cdc_sysref_event                                                                                                                                                                                                                                ; sync_event                                                                                               ; axi_jesd204_tx_10                                   ;
;                      |i_sync_in|                                                                                                                                                     ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_sysref|i_cdc_sysref_event|i_sync_in                                                                                                                                                                                                                      ; sync_bits                                                                                                ; axi_jesd204_tx_10                                   ;
;                      |i_sync_out|                                                                                                                                                    ; -0.3 (-0.3)          ; 0.5 (0.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_sysref|i_cdc_sysref_event|i_sync_out                                                                                                                                                                                                                     ; sync_bits                                                                                                ; axi_jesd204_tx_10                                   ;
;                |i_up_tx|                                                                                                                                                             ; 74.1 (70.1)          ; 126.8 (118.8)                    ; 53.1 (49.1)                                       ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 115 (109)           ; 214 (194)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_tx                                                                                                                                                                                                                                                       ; jesd204_up_tx                                                                                            ; axi_jesd204_tx_10                                   ;
;                   |i_cdc_manual_sync_request|                                                                                                                                        ; 1.5 (1.8)            ; 3.0 (1.8)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 8 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_tx|i_cdc_manual_sync_request                                                                                                                                                                                                                             ; sync_event                                                                                               ; axi_jesd204_tx_10                                   ;
;                      |i_sync_in|                                                                                                                                                     ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_tx|i_cdc_manual_sync_request|i_sync_in                                                                                                                                                                                                                   ; sync_bits                                                                                                ; axi_jesd204_tx_10                                   ;
;                      |i_sync_out|                                                                                                                                                    ; -0.3 (-0.3)          ; 0.8 (0.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_tx|i_cdc_manual_sync_request|i_sync_out                                                                                                                                                                                                                  ; sync_bits                                                                                                ; axi_jesd204_tx_10                                   ;
;                   |i_cdc_status|                                                                                                                                                     ; 2.5 (1.6)            ; 4.5 (3.1)                        ; 2.0 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 10 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_tx|i_cdc_status                                                                                                                                                                                                                                          ; sync_data                                                                                                ; axi_jesd204_tx_10                                   ;
;                      |i_sync_in|                                                                                                                                                     ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_tx|i_cdc_status|i_sync_in                                                                                                                                                                                                                                ; sync_bits                                                                                                ; axi_jesd204_tx_10                                   ;
;                      |i_sync_out|                                                                                                                                                    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_tx|i_cdc_status|i_sync_out                                                                                                                                                                                                                               ; sync_bits                                                                                                ; axi_jesd204_tx_10                                   ;
;                   |i_cdc_sync|                                                                                                                                                       ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_tx|i_cdc_sync                                                                                                                                                                                                                                            ; sync_bits                                                                                                ; axi_jesd204_tx_10                                   ;
;             |axi_xcvr|                                                                                                                                                               ; 68.8 (0.0)           ; 93.2 (0.0)                       ; 25.5 (0.0)                                        ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 112 (0)             ; 208 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_xcvr                                                                                                                                                                                                                                                                     ; axi_adxcvr                                                                                               ; axi_adxcvr_10                                       ;
;                |i_axi|                                                                                                                                                               ; 42.5 (42.5)          ; 56.3 (56.3)                      ; 14.5 (14.5)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 64 (64)             ; 136 (136)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_xcvr|i_axi                                                                                                                                                                                                                                                               ; up_axi                                                                                                   ; axi_adxcvr_10                                       ;
;                |i_up|                                                                                                                                                                ; 26.4 (26.4)          ; 36.9 (36.9)                      ; 11.0 (11.0)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 48 (48)             ; 72 (72)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_xcvr|i_up                                                                                                                                                                                                                                                                ; axi_adxcvr_up                                                                                            ; axi_adxcvr_10                                       ;
;             |jesd204_tx|                                                                                                                                                             ; 336.5 (0.0)          ; 355.8 (0.0)                      ; 20.8 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 442 (0)             ; 337 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|jesd204_tx                                                                                                                                                                                                                                                                   ; jesd204_tx                                                                                               ; jesd204_tx_10                                       ;
;                |gen_lane[0].i_lane|                                                                                                                                                  ; 60.0 (33.4)          ; 62.7 (34.8)                      ; 3.2 (1.7)                                         ; 0.5 (0.4)                        ; 0.0 (0.0)            ; 75 (33)             ; 51 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|jesd204_tx|gen_lane[0].i_lane                                                                                                                                                                                                                                                ; jesd204_tx_lane                                                                                          ; jesd204_tx_10                                       ;
;                   |i_scrambler|                                                                                                                                                      ; 26.6 (26.6)          ; 27.9 (27.9)                      ; 1.4 (1.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 42 (42)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|jesd204_tx|gen_lane[0].i_lane|i_scrambler                                                                                                                                                                                                                                    ; jesd204_scrambler                                                                                        ; jesd204_tx_10                                       ;
;                |gen_lane[1].i_lane|                                                                                                                                                  ; 58.5 (32.8)          ; 63.0 (33.2)                      ; 5.0 (0.7)                                         ; 0.5 (0.4)                        ; 0.0 (0.0)            ; 74 (32)             ; 51 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|jesd204_tx|gen_lane[1].i_lane                                                                                                                                                                                                                                                ; jesd204_tx_lane                                                                                          ; jesd204_tx_10                                       ;
;                   |i_scrambler|                                                                                                                                                      ; 25.7 (25.7)          ; 29.8 (29.8)                      ; 4.3 (4.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 42 (42)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|jesd204_tx|gen_lane[1].i_lane|i_scrambler                                                                                                                                                                                                                                    ; jesd204_scrambler                                                                                        ; jesd204_tx_10                                       ;
;                |gen_lane[2].i_lane|                                                                                                                                                  ; 65.3 (40.4)          ; 68.5 (40.9)                      ; 3.2 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (40)             ; 51 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|jesd204_tx|gen_lane[2].i_lane                                                                                                                                                                                                                                                ; jesd204_tx_lane                                                                                          ; jesd204_tx_10                                       ;
;                   |i_scrambler|                                                                                                                                                      ; 24.9 (24.9)          ; 27.6 (27.6)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|jesd204_tx|gen_lane[2].i_lane|i_scrambler                                                                                                                                                                                                                                    ; jesd204_scrambler                                                                                        ; jesd204_tx_10                                       ;
;                |gen_lane[3].i_lane|                                                                                                                                                  ; 66.7 (39.8)          ; 67.3 (40.9)                      ; 1.2 (1.6)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 81 (39)             ; 51 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|jesd204_tx|gen_lane[3].i_lane                                                                                                                                                                                                                                                ; jesd204_tx_lane                                                                                          ; jesd204_tx_10                                       ;
;                   |i_scrambler|                                                                                                                                                      ; 26.4 (26.4)          ; 26.4 (26.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|jesd204_tx|gen_lane[3].i_lane|i_scrambler                                                                                                                                                                                                                                    ; jesd204_scrambler                                                                                        ; jesd204_tx_10                                       ;
;                |i_eof_gen|                                                                                                                                                           ; 2.1 (2.1)            ; 2.6 (2.6)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|jesd204_tx|i_eof_gen                                                                                                                                                                                                                                                         ; jesd204_eof_generator                                                                                    ; jesd204_tx_10                                       ;
;                |i_lmfc|                                                                                                                                                              ; 20.5 (20.5)          ; 22.3 (22.3)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|jesd204_tx|i_lmfc                                                                                                                                                                                                                                                            ; jesd204_lmfc                                                                                             ; jesd204_tx_10                                       ;
;                |i_tx_ctrl|                                                                                                                                                           ; 63.4 (63.8)          ; 69.4 (68.4)                      ; 6.0 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 84 (84)             ; 110 (108)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|jesd204_tx|i_tx_ctrl                                                                                                                                                                                                                                                         ; jesd204_tx_ctrl                                                                                          ; jesd204_tx_10                                       ;
;                   |i_cdc_sync|                                                                                                                                                       ; -0.4 (-0.4)          ; 1.0 (1.0)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|jesd204_tx|i_tx_ctrl|i_cdc_sync                                                                                                                                                                                                                                              ; sync_bits                                                                                                ; jesd204_tx_10                                       ;
;             |lane_pll|                                                                                                                                                               ; 14.7 (0.0)           ; 16.7 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|lane_pll                                                                                                                                                                                                                                                                     ; ad9144_jesd204_altera_xcvr_atx_pll_a10_181_he2e35y                                                       ; altera_xcvr_atx_pll_a10_181                         ;
;                |a10_xcvr_atx_pll_inst|                                                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|lane_pll|a10_xcvr_atx_pll_inst                                                                                                                                                                                                                                               ; a10_xcvr_atx_pll                                                                                         ; altera_xcvr_atx_pll_a10_181                         ;
;                |a10_xcvr_avmm_inst|                                                                                                                                                  ; 2.0 (2.0)            ; 2.8 (2.3)                        ; 0.8 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 7 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|lane_pll|a10_xcvr_avmm_inst                                                                                                                                                                                                                                                  ; twentynm_xcvr_avmm                                                                                       ; altera_xcvr_atx_pll_a10_181                         ;
;                   |avmm_atom_insts[0].avmm_reset_sync_inst|                                                                                                                          ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|lane_pll|a10_xcvr_avmm_inst|avmm_atom_insts[0].avmm_reset_sync_inst                                                                                                                                                                                                          ; alt_xcvr_resync                                                                                          ; altera_xcvr_fpll_a10_181                            ;
;                |alt_xcvr_atx_pll_optional_rcfg_logic|                                                                                                                                ; 12.7 (3.5)           ; 13.9 (3.5)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (6)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|lane_pll|alt_xcvr_atx_pll_optional_rcfg_logic                                                                                                                                                                                                                                ; alt_xcvr_atx_pll_rcfg_opt_logic_he2e35y                                                                  ; altera_xcvr_atx_pll_a10_181                         ;
;                   |g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|                                                                                     ; 8.7 (8.0)            ; 10.4 (8.4)                       ; 1.8 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (13)             ; 14 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|lane_pll|alt_xcvr_atx_pll_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr                                                                                                                                                   ; alt_xcvr_pll_avmm_csr                                                                                    ; altera_xcvr_atx_pll_a10_181                         ;
;                      |en_stat_reg.rx_is_locked_sync|                                                                                                                                 ; 0.7 (0.7)            ; 2.0 (2.0)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|lane_pll|alt_xcvr_atx_pll_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|en_stat_reg.rx_is_locked_sync                                                                                                                     ; alt_xcvr_resync                                                                                          ; altera_xcvr_atx_pll_a10_181                         ;
;             |link_pll|                                                                                                                                                               ; 10.8 (3.3)           ; 12.7 (3.3)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (6)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|link_pll                                                                                                                                                                                                                                                                     ; altera_xcvr_fpll_a10                                                                                     ; altera_xcvr_fpll_a10_181                            ;
;                |en_embedded_debug.pll_embedded_debug|                                                                                                                                ; 5.3 (0.0)            ; 6.3 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|link_pll|en_embedded_debug.pll_embedded_debug                                                                                                                                                                                                                                ; alt_xcvr_pll_embedded_debug                                                                              ; altera_xcvr_fpll_a10_181                            ;
;                   |embedded_debug_soft_csr|                                                                                                                                          ; 5.3 (4.2)            ; 6.3 (4.7)                        ; 0.9 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (8)               ; 13 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|link_pll|en_embedded_debug.pll_embedded_debug|embedded_debug_soft_csr                                                                                                                                                                                                        ; alt_xcvr_pll_avmm_csr                                                                                    ; altera_xcvr_fpll_a10_181                            ;
;                      |en_stat_reg.rx_is_locked_sync|                                                                                                                                 ; 1.2 (1.2)            ; 1.6 (1.6)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|link_pll|en_embedded_debug.pll_embedded_debug|embedded_debug_soft_csr|en_stat_reg.rx_is_locked_sync                                                                                                                                                                          ; alt_xcvr_resync                                                                                          ; altera_xcvr_fpll_a10_181                            ;
;                |xcvr_avmm_inst|                                                                                                                                                      ; 2.2 (2.2)            ; 3.2 (2.5)                        ; 1.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 7 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|link_pll|xcvr_avmm_inst                                                                                                                                                                                                                                                      ; twentynm_xcvr_avmm                                                                                       ; altera_xcvr_fpll_a10_181                            ;
;                   |avmm_atom_insts[0].avmm_reset_sync_inst|                                                                                                                          ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|link_pll|xcvr_avmm_inst|avmm_atom_insts[0].avmm_reset_sync_inst                                                                                                                                                                                                              ; alt_xcvr_resync                                                                                          ; altera_xcvr_fpll_a10_181                            ;
;             |phy|                                                                                                                                                                    ; 387.9 (0.0)          ; 420.1 (0.0)                      ; 32.4 (0.0)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 638 (0)             ; 327 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy                                                                                                                                                                                                                                                                          ; ad9144_jesd204_jesd204_phy_10_vzts4xy                                                                    ; jesd204_phy_10                                      ;
;                |native_phy|                                                                                                                                                          ; 133.8 (1.9)          ; 157.9 (1.9)                      ; 24.2 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 246 (8)             ; 160 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy                                                                                                                                                                                                                                                               ; ad9144_jesd204_altera_xcvr_native_a10_181_uw5ntmq                                                        ; altera_xcvr_native_a10_181                          ;
;                   |alt_xcvr_native_optional_rcfg_logic|                                                                                                                              ; 120.3 (5.8)          ; 137.4 (5.8)                      ; 17.2 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 215 (14)            ; 124 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic                                                                                                                                                                                                                           ; alt_xcvr_native_rcfg_opt_logic_uw5ntmq                                                                   ; altera_xcvr_native_a10_181                          ;
;                      |g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|                                                                                  ; 32.5 (31.4)          ; 36.4 (34.8)                      ; 4.0 (3.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 55 (55)             ; 31 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr                                                                                                                                              ; alt_xcvr_native_avmm_csr                                                                                 ; altera_xcvr_native_a10_181                          ;
;                         |g_status_reg_en.cal_busy|                                                                                                                                   ; 1.1 (1.1)            ; 1.6 (1.6)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy                                                                                                                     ; alt_xcvr_resync                                                                                          ; altera_xcvr_native_a10_181                          ;
;                      |g_optional_chnl_reconfig_logic[1].g_avmm_csr_enabled.embedded_debug_soft_csr|                                                                                  ; 26.4 (25.3)          ; 30.7 (29.1)                      ; 4.3 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (45)             ; 31 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[1].g_avmm_csr_enabled.embedded_debug_soft_csr                                                                                                                                              ; alt_xcvr_native_avmm_csr                                                                                 ; altera_xcvr_native_a10_181                          ;
;                         |g_status_reg_en.cal_busy|                                                                                                                                   ; 1.1 (1.1)            ; 1.6 (1.6)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[1].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy                                                                                                                     ; alt_xcvr_resync                                                                                          ; altera_xcvr_native_a10_181                          ;
;                      |g_optional_chnl_reconfig_logic[2].g_avmm_csr_enabled.embedded_debug_soft_csr|                                                                                  ; 32.0 (31.3)          ; 36.3 (34.5)                      ; 4.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (56)             ; 31 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[2].g_avmm_csr_enabled.embedded_debug_soft_csr                                                                                                                                              ; alt_xcvr_native_avmm_csr                                                                                 ; altera_xcvr_native_a10_181                          ;
;                         |g_status_reg_en.cal_busy|                                                                                                                                   ; 0.8 (0.8)            ; 1.8 (1.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[2].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy                                                                                                                     ; alt_xcvr_resync                                                                                          ; altera_xcvr_native_a10_181                          ;
;                      |g_optional_chnl_reconfig_logic[3].g_avmm_csr_enabled.embedded_debug_soft_csr|                                                                                  ; 23.5 (22.7)          ; 28.2 (26.8)                      ; 4.8 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (45)             ; 31 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[3].g_avmm_csr_enabled.embedded_debug_soft_csr                                                                                                                                              ; alt_xcvr_native_avmm_csr                                                                                 ; altera_xcvr_native_a10_181                          ;
;                         |g_status_reg_en.cal_busy|                                                                                                                                   ; 0.8 (0.8)            ; 1.4 (1.4)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[3].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy                                                                                                                     ; alt_xcvr_resync                                                                                          ; altera_xcvr_native_a10_181                          ;
;                   |g_xcvr_native_insts[0].twentynm_xcvr_native_inst|                                                                                                                 ; 3.2 (0.0)            ; 4.6 (0.0)                        ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst                                                                                                                                                                                                              ; twentynm_xcvr_native                                                                                     ; altera_xcvr_native_a10_181                          ;
;                      |twentynm_xcvr_native_inst|                                                                                                                                     ; 3.2 (0.0)            ; 4.6 (0.0)                        ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst                                                                                                                                                                                    ; twentynm_xcvr_native_rev_20nm1                                                                           ; altera_xcvr_native_a10_181                          ;
;                         |inst_twentynm_pcs|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs                                                                                                                                                                  ; twentynm_pcs_rev_20nm1                                                                                   ; altera_xcvr_native_a10_181                          ;
;                         |inst_twentynm_pma|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma                                                                                                                                                                  ; twentynm_pma_rev_20nm1                                                                                   ; altera_xcvr_native_a10_181                          ;
;                         |inst_twentynm_xcvr_avmm|                                                                                                                                    ; 3.2 (3.2)            ; 4.6 (4.1)                        ; 1.4 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm                                                                                                                                                            ; twentynm_xcvr_avmm                                                                                       ; altera_xcvr_native_a10_181                          ;
;                            |avmm_atom_insts[0].avmm_reset_sync_inst|                                                                                                                 ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst                                                                                                                    ; alt_xcvr_resync                                                                                          ; altera_xcvr_native_a10_181                          ;
;                   |g_xcvr_native_insts[1].twentynm_xcvr_native_inst|                                                                                                                 ; 2.5 (0.0)            ; 4.8 (0.0)                        ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst                                                                                                                                                                                                              ; twentynm_xcvr_native                                                                                     ; altera_xcvr_native_a10_181                          ;
;                      |twentynm_xcvr_native_inst|                                                                                                                                     ; 2.5 (0.0)            ; 4.8 (0.0)                        ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst                                                                                                                                                                                    ; twentynm_xcvr_native_rev_20nm1                                                                           ; altera_xcvr_native_a10_181                          ;
;                         |inst_twentynm_pcs|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs                                                                                                                                                                  ; twentynm_pcs_rev_20nm1                                                                                   ; altera_xcvr_native_a10_181                          ;
;                         |inst_twentynm_pma|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma                                                                                                                                                                  ; twentynm_pma_rev_20nm1                                                                                   ; altera_xcvr_native_a10_181                          ;
;                         |inst_twentynm_xcvr_avmm|                                                                                                                                    ; 2.5 (2.5)            ; 4.8 (4.2)                        ; 2.3 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm                                                                                                                                                            ; twentynm_xcvr_avmm                                                                                       ; altera_xcvr_native_a10_181                          ;
;                            |avmm_atom_insts[0].avmm_reset_sync_inst|                                                                                                                 ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst                                                                                                                    ; alt_xcvr_resync                                                                                          ; altera_xcvr_native_a10_181                          ;
;                   |g_xcvr_native_insts[2].twentynm_xcvr_native_inst|                                                                                                                 ; 2.9 (0.0)            ; 4.8 (0.0)                        ; 1.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst                                                                                                                                                                                                              ; twentynm_xcvr_native                                                                                     ; altera_xcvr_native_a10_181                          ;
;                      |twentynm_xcvr_native_inst|                                                                                                                                     ; 2.9 (0.0)            ; 4.8 (0.0)                        ; 1.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst                                                                                                                                                                                    ; twentynm_xcvr_native_rev_20nm1                                                                           ; altera_xcvr_native_a10_181                          ;
;                         |inst_twentynm_pcs|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs                                                                                                                                                                  ; twentynm_pcs_rev_20nm1                                                                                   ; altera_xcvr_native_a10_181                          ;
;                         |inst_twentynm_pma|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma                                                                                                                                                                  ; twentynm_pma_rev_20nm1                                                                                   ; altera_xcvr_native_a10_181                          ;
;                         |inst_twentynm_xcvr_avmm|                                                                                                                                    ; 2.9 (2.9)            ; 4.8 (4.3)                        ; 1.9 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm                                                                                                                                                            ; twentynm_xcvr_avmm                                                                                       ; altera_xcvr_native_a10_181                          ;
;                            |avmm_atom_insts[0].avmm_reset_sync_inst|                                                                                                                 ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst                                                                                                                    ; alt_xcvr_resync                                                                                          ; altera_xcvr_native_a10_181                          ;
;                   |g_xcvr_native_insts[3].twentynm_xcvr_native_inst|                                                                                                                 ; 2.8 (0.0)            ; 4.4 (0.0)                        ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst                                                                                                                                                                                                              ; twentynm_xcvr_native                                                                                     ; altera_xcvr_native_a10_181                          ;
;                      |twentynm_xcvr_native_inst|                                                                                                                                     ; 2.8 (0.0)            ; 4.4 (0.0)                        ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst                                                                                                                                                                                    ; twentynm_xcvr_native_rev_20nm1                                                                           ; altera_xcvr_native_a10_181                          ;
;                         |inst_twentynm_pcs|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs                                                                                                                                                                  ; twentynm_pcs_rev_20nm1                                                                                   ; altera_xcvr_native_a10_181                          ;
;                         |inst_twentynm_pma|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma                                                                                                                                                                  ; twentynm_pma_rev_20nm1                                                                                   ; altera_xcvr_native_a10_181                          ;
;                         |inst_twentynm_xcvr_avmm|                                                                                                                                    ; 2.8 (2.8)            ; 4.4 (3.7)                        ; 1.6 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm                                                                                                                                                            ; twentynm_xcvr_avmm                                                                                       ; altera_xcvr_native_a10_181                          ;
;                            |avmm_atom_insts[0].avmm_reset_sync_inst|                                                                                                                 ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst                                                                                                                    ; alt_xcvr_resync                                                                                          ; altera_xcvr_native_a10_181                          ;
;                |rst_controller|                                                                                                                                                      ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|rst_controller                                                                                                                                                                                                                                                           ; altera_reset_controller                                                                                  ; altera_reset_controller_181                         ;
;                   |alt_rst_sync_uq1|                                                                                                                                                 ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                          ; altera_reset_synchronizer                                                                                ; altera_reset_controller_181                         ;
;                |soft_pcs_0|                                                                                                                                                          ; 63.0 (11.0)          ; 65.5 (11.4)                      ; 2.5 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 98 (1)              ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|soft_pcs_0                                                                                                                                                                                                                                                               ; jesd204_soft_pcs_tx                                                                                      ; jesd204_soft_pcs_tx_10                              ;
;                   |gen_lane[0].gen_dpw[0].i_enc|                                                                                                                                     ; 11.3 (11.3)          ; 12.8 (12.8)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|soft_pcs_0|gen_lane[0].gen_dpw[0].i_enc                                                                                                                                                                                                                                  ; jesd204_8b10b_encoder                                                                                    ; jesd204_soft_pcs_tx_10                              ;
;                   |gen_lane[0].gen_dpw[1].i_enc|                                                                                                                                     ; 14.3 (14.3)          ; 14.3 (14.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|soft_pcs_0|gen_lane[0].gen_dpw[1].i_enc                                                                                                                                                                                                                                  ; jesd204_8b10b_encoder                                                                                    ; jesd204_soft_pcs_tx_10                              ;
;                   |gen_lane[0].gen_dpw[2].i_enc|                                                                                                                                     ; 13.0 (13.0)          ; 14.1 (14.1)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|soft_pcs_0|gen_lane[0].gen_dpw[2].i_enc                                                                                                                                                                                                                                  ; jesd204_8b10b_encoder                                                                                    ; jesd204_soft_pcs_tx_10                              ;
;                   |gen_lane[0].gen_dpw[3].i_enc|                                                                                                                                     ; 12.8 (12.8)          ; 12.8 (12.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|soft_pcs_0|gen_lane[0].gen_dpw[3].i_enc                                                                                                                                                                                                                                  ; jesd204_8b10b_encoder                                                                                    ; jesd204_soft_pcs_tx_10                              ;
;                |soft_pcs_1|                                                                                                                                                          ; 63.4 (11.2)          ; 63.3 (12.1)                      ; 0.0 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 98 (1)              ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|soft_pcs_1                                                                                                                                                                                                                                                               ; jesd204_soft_pcs_tx                                                                                      ; jesd204_soft_pcs_tx_10                              ;
;                   |gen_lane[0].gen_dpw[0].i_enc|                                                                                                                                     ; 11.2 (11.2)          ; 11.7 (11.7)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|soft_pcs_1|gen_lane[0].gen_dpw[0].i_enc                                                                                                                                                                                                                                  ; jesd204_8b10b_encoder                                                                                    ; jesd204_soft_pcs_tx_10                              ;
;                   |gen_lane[0].gen_dpw[1].i_enc|                                                                                                                                     ; 14.4 (14.4)          ; 14.3 (14.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|soft_pcs_1|gen_lane[0].gen_dpw[1].i_enc                                                                                                                                                                                                                                  ; jesd204_8b10b_encoder                                                                                    ; jesd204_soft_pcs_tx_10                              ;
;                   |gen_lane[0].gen_dpw[2].i_enc|                                                                                                                                     ; 12.2 (12.2)          ; 12.2 (12.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|soft_pcs_1|gen_lane[0].gen_dpw[2].i_enc                                                                                                                                                                                                                                  ; jesd204_8b10b_encoder                                                                                    ; jesd204_soft_pcs_tx_10                              ;
;                   |gen_lane[0].gen_dpw[3].i_enc|                                                                                                                                     ; 12.8 (12.8)          ; 13.1 (13.1)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|soft_pcs_1|gen_lane[0].gen_dpw[3].i_enc                                                                                                                                                                                                                                  ; jesd204_8b10b_encoder                                                                                    ; jesd204_soft_pcs_tx_10                              ;
;                |soft_pcs_2|                                                                                                                                                          ; 64.0 (11.2)          ; 65.5 (11.8)                      ; 1.5 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 98 (1)              ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|soft_pcs_2                                                                                                                                                                                                                                                               ; jesd204_soft_pcs_tx                                                                                      ; jesd204_soft_pcs_tx_10                              ;
;                   |gen_lane[0].gen_dpw[0].i_enc|                                                                                                                                     ; 12.2 (12.2)          ; 14.5 (14.5)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|soft_pcs_2|gen_lane[0].gen_dpw[0].i_enc                                                                                                                                                                                                                                  ; jesd204_8b10b_encoder                                                                                    ; jesd204_soft_pcs_tx_10                              ;
;                   |gen_lane[0].gen_dpw[1].i_enc|                                                                                                                                     ; 13.7 (13.7)          ; 13.7 (13.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|soft_pcs_2|gen_lane[0].gen_dpw[1].i_enc                                                                                                                                                                                                                                  ; jesd204_8b10b_encoder                                                                                    ; jesd204_soft_pcs_tx_10                              ;
;                   |gen_lane[0].gen_dpw[2].i_enc|                                                                                                                                     ; 13.5 (13.5)          ; 13.5 (13.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|soft_pcs_2|gen_lane[0].gen_dpw[2].i_enc                                                                                                                                                                                                                                  ; jesd204_8b10b_encoder                                                                                    ; jesd204_soft_pcs_tx_10                              ;
;                   |gen_lane[0].gen_dpw[3].i_enc|                                                                                                                                     ; 12.0 (12.0)          ; 12.0 (12.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|soft_pcs_2|gen_lane[0].gen_dpw[3].i_enc                                                                                                                                                                                                                                  ; jesd204_8b10b_encoder                                                                                    ; jesd204_soft_pcs_tx_10                              ;
;                |soft_pcs_3|                                                                                                                                                          ; 63.5 (11.3)          ; 66.8 (12.2)                      ; 3.3 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 98 (1)              ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|soft_pcs_3                                                                                                                                                                                                                                                               ; jesd204_soft_pcs_tx                                                                                      ; jesd204_soft_pcs_tx_10                              ;
;                   |gen_lane[0].gen_dpw[0].i_enc|                                                                                                                                     ; 11.3 (11.3)          ; 13.5 (13.5)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|soft_pcs_3|gen_lane[0].gen_dpw[0].i_enc                                                                                                                                                                                                                                  ; jesd204_8b10b_encoder                                                                                    ; jesd204_soft_pcs_tx_10                              ;
;                   |gen_lane[0].gen_dpw[1].i_enc|                                                                                                                                     ; 14.3 (14.3)          ; 15.3 (15.3)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|soft_pcs_3|gen_lane[0].gen_dpw[1].i_enc                                                                                                                                                                                                                                  ; jesd204_8b10b_encoder                                                                                    ; jesd204_soft_pcs_tx_10                              ;
;                   |gen_lane[0].gen_dpw[2].i_enc|                                                                                                                                     ; 12.3 (12.3)          ; 12.3 (12.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|soft_pcs_3|gen_lane[0].gen_dpw[2].i_enc                                                                                                                                                                                                                                  ; jesd204_8b10b_encoder                                                                                    ; jesd204_soft_pcs_tx_10                              ;
;                   |gen_lane[0].gen_dpw[3].i_enc|                                                                                                                                     ; 13.0 (13.0)          ; 13.6 (13.6)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|soft_pcs_3|gen_lane[0].gen_dpw[3].i_enc                                                                                                                                                                                                                                  ; jesd204_8b10b_encoder                                                                                    ; jesd204_soft_pcs_tx_10                              ;
;             |phy_reset_control|                                                                                                                                                      ; 26.5 (2.2)           ; 26.5 (2.0)                       ; 0.5 (0.0)                                         ; 0.5 (0.2)                        ; 0.0 (0.0)            ; 49 (5)              ; 42 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy_reset_control                                                                                                                                                                                                                                                            ; altera_xcvr_reset_control                                                                                ; altera_xcvr_reset_control_181                       ;
;                |g_tx.g_tx[0].g_tx.counter_tx_analogreset|                                                                                                                            ; 10.6 (10.6)          ; 10.6 (10.6)                      ; 0.1 (0.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 20 (20)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy_reset_control|g_tx.g_tx[0].g_tx.counter_tx_analogreset                                                                                                                                                                                                                   ; alt_xcvr_reset_counter                                                                                   ; altera_xcvr_reset_control_181                       ;
;                |g_tx.g_tx[0].g_tx.counter_tx_digitalreset|                                                                                                                           ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy_reset_control|g_tx.g_tx[0].g_tx.counter_tx_digitalreset                                                                                                                                                                                                                  ; alt_xcvr_reset_counter                                                                                   ; altera_xcvr_reset_control_181                       ;
;                |g_tx.g_tx[0].g_tx.counter_tx_ready|                                                                                                                                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy_reset_control|g_tx.g_tx[0].g_tx.counter_tx_ready                                                                                                                                                                                                                         ; alt_xcvr_reset_counter                                                                                   ; altera_xcvr_reset_control_181                       ;
;                |g_tx.g_tx[0].g_tx.resync_tx_cal_busy|                                                                                                                                ; 1.5 (1.5)            ; 1.9 (1.9)                        ; 0.7 (0.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 1 (1)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy_reset_control|g_tx.g_tx[0].g_tx.resync_tx_cal_busy                                                                                                                                                                                                                       ; alt_xcvr_resync                                                                                          ; altera_xcvr_reset_control_181                       ;
;             |rst_controller_001|                                                                                                                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|rst_controller_001                                                                                                                                                                                                                                                           ; altera_reset_controller                                                                                  ; altera_reset_controller_181                         ;
;             |rst_controller_002|                                                                                                                                                     ; 0.2 (0.0)            ; 0.8 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|rst_controller_002                                                                                                                                                                                                                                                           ; altera_reset_controller                                                                                  ; altera_reset_controller_181                         ;
;                |alt_rst_sync_uq1|                                                                                                                                                    ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_jesd204|ad9144_jesd204|rst_controller_002|alt_rst_sync_uq1                                                                                                                                                                                                                                          ; altera_reset_synchronizer                                                                                ; altera_reset_controller_181                         ;
;       |ad9144_upack|                                                                                                                                                                 ; 265.2 (0.0)          ; 598.4 (0.0)                      ; 336.7 (0.0)                                       ; 3.5 (0.0)                        ; 0.0 (0.0)            ; 395 (0)             ; 1380 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_upack                                                                                                                                                                                                                                                                                               ; ad9144_upack                                                                                             ; ad9144_upack                                        ;
;          |ad9144_upack|                                                                                                                                                              ; 265.2 (17.3)         ; 598.4 (26.3)                     ; 336.7 (9.0)                                       ; 3.5 (0.0)                        ; 0.0 (0.0)            ; 395 (67)            ; 1380 (1)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_upack|ad9144_upack                                                                                                                                                                                                                                                                                  ; util_upack                                                                                               ; util_upack_10                                       ;
;             |g_dmx[0].i_dmx|                                                                                                                                                         ; 21.4 (21.4)          ; 67.8 (67.8)                      ; 46.4 (46.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 166 (166)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_upack|ad9144_upack|g_dmx[0].i_dmx                                                                                                                                                                                                                                                                   ; util_upack_dmx                                                                                           ; util_upack_10                                       ;
;             |g_dmx[1].i_dmx|                                                                                                                                                         ; 20.9 (20.9)          ; 61.6 (61.6)                      ; 41.7 (41.7)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 166 (166)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_upack|ad9144_upack|g_dmx[1].i_dmx                                                                                                                                                                                                                                                                   ; util_upack_dmx                                                                                           ; util_upack_10                                       ;
;             |g_dmx[2].i_dmx|                                                                                                                                                         ; 19.7 (19.7)          ; 61.7 (61.7)                      ; 42.0 (42.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 166 (166)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_upack|ad9144_upack|g_dmx[2].i_dmx                                                                                                                                                                                                                                                                   ; util_upack_dmx                                                                                           ; util_upack_10                                       ;
;             |g_dmx[3].i_dmx|                                                                                                                                                         ; 21.6 (21.6)          ; 61.6 (61.6)                      ; 41.0 (41.0)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 166 (166)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_upack|ad9144_upack|g_dmx[3].i_dmx                                                                                                                                                                                                                                                                   ; util_upack_dmx                                                                                           ; util_upack_10                                       ;
;             |g_dsf[0].i_dsf|                                                                                                                                                         ; 160.2 (160.2)        ; 267.0 (267.0)                    ; 107.8 (107.8)                                     ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 196 (196)           ; 586 (586)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_upack|ad9144_upack|g_dsf[0].i_dsf                                                                                                                                                                                                                                                                   ; util_upack_dsf                                                                                           ; util_upack_10                                       ;
;             |g_dsf[1].i_dsf|                                                                                                                                                         ; 4.1 (4.1)            ; 52.3 (52.3)                      ; 48.7 (48.7)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 129 (129)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9144_upack|ad9144_upack|g_dsf[1].i_dsf                                                                                                                                                                                                                                                                   ; util_upack_dsf                                                                                           ; util_upack_10                                       ;
;       |ad9680_core|                                                                                                                                                                  ; 567.7 (0.0)          ; 692.7 (0.0)                      ; 128.2 (0.0)                                       ; 3.2 (0.0)                        ; 0.0 (0.0)            ; 892 (0)             ; 1046 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core                                                                                                                                                                                                                                                                                                ; ad9680_core                                                                                              ; ad9680_core                                         ;
;          |ad9680_core|                                                                                                                                                               ; 567.7 (0.0)          ; 692.7 (0.0)                      ; 128.2 (0.0)                                       ; 3.2 (0.0)                        ; 0.0 (0.0)            ; 892 (0)             ; 1046 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core                                                                                                                                                                                                                                                                                    ; axi_ad9680                                                                                               ; axi_ad9680_10                                       ;
;             |i_adc_jesd204|                                                                                                                                                          ; 567.7 (0.0)          ; 692.7 (0.0)                      ; 128.2 (0.0)                                       ; 3.2 (0.0)                        ; 0.0 (0.0)            ; 892 (0)             ; 1046 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204                                                                                                                                                                                                                                                                      ; ad_ip_jesd204_tpl_adc                                                                                    ; axi_ad9680_10                                       ;
;                |i_core|                                                                                                                                                              ; 313.8 (0.0)          ; 352.4 (0.0)                      ; 39.1 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 441 (0)             ; 458 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_core                                                                                                                                                                                                                                                               ; ad_ip_jesd204_tpl_adc_core                                                                               ; axi_ad9680_10                                       ;
;                   |g_channel[0].i_channel|                                                                                                                                           ; 97.5 (0.0)           ; 112.5 (0.0)                      ; 15.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 158 (0)             ; 125 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_core|g_channel[0].i_channel                                                                                                                                                                                                                                        ; ad_ip_jesd204_tpl_adc_channel                                                                            ; axi_ad9680_10                                       ;
;                      |g_datafmt[0].i_ad_datafmt|                                                                                                                                     ; 2.4 (2.4)            ; 5.3 (5.3)                        ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_core|g_channel[0].i_channel|g_datafmt[0].i_ad_datafmt                                                                                                                                                                                                              ; ad_datafmt                                                                                               ; axi_ad9680_10                                       ;
;                      |g_datafmt[1].i_ad_datafmt|                                                                                                                                     ; -0.1 (-0.1)          ; 6.2 (6.2)                        ; 6.2 (6.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_core|g_channel[0].i_channel|g_datafmt[1].i_ad_datafmt                                                                                                                                                                                                              ; ad_datafmt                                                                                               ; axi_ad9680_10                                       ;
;                      |g_datafmt[2].i_ad_datafmt|                                                                                                                                     ; 2.1 (2.1)            ; 5.9 (5.9)                        ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_core|g_channel[0].i_channel|g_datafmt[2].i_ad_datafmt                                                                                                                                                                                                              ; ad_datafmt                                                                                               ; axi_ad9680_10                                       ;
;                      |g_datafmt[3].i_ad_datafmt|                                                                                                                                     ; 2.3 (2.3)            ; 5.8 (5.8)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_core|g_channel[0].i_channel|g_datafmt[3].i_ad_datafmt                                                                                                                                                                                                              ; ad_datafmt                                                                                               ; axi_ad9680_10                                       ;
;                      |i_pnmon|                                                                                                                                                       ; 89.4 (55.6)          ; 89.4 (58.5)                      ; 0.0 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 154 (107)           ; 65 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_core|g_channel[0].i_channel|i_pnmon                                                                                                                                                                                                                                ; ad_ip_jesd204_tpl_adc_pnmon                                                                              ; axi_ad9680_10                                       ;
;                         |i_pnmon|                                                                                                                                                    ; 30.9 (30.9)          ; 30.9 (30.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_core|g_channel[0].i_channel|i_pnmon|i_pnmon                                                                                                                                                                                                                        ; ad_pnmon                                                                                                 ; axi_ad9680_10                                       ;
;                   |g_channel[1].i_channel|                                                                                                                                           ; 99.5 (0.0)           ; 109.8 (0.0)                      ; 10.8 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 158 (0)             ; 125 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_core|g_channel[1].i_channel                                                                                                                                                                                                                                        ; ad_ip_jesd204_tpl_adc_channel                                                                            ; axi_ad9680_10                                       ;
;                      |g_datafmt[0].i_ad_datafmt|                                                                                                                                     ; 3.2 (3.2)            ; 4.0 (4.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_core|g_channel[1].i_channel|g_datafmt[0].i_ad_datafmt                                                                                                                                                                                                              ; ad_datafmt                                                                                               ; axi_ad9680_10                                       ;
;                      |g_datafmt[1].i_ad_datafmt|                                                                                                                                     ; 3.7 (3.7)            ; 4.6 (4.6)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_core|g_channel[1].i_channel|g_datafmt[1].i_ad_datafmt                                                                                                                                                                                                              ; ad_datafmt                                                                                               ; axi_ad9680_10                                       ;
;                      |g_datafmt[2].i_ad_datafmt|                                                                                                                                     ; 2.9 (2.9)            ; 4.8 (4.8)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_core|g_channel[1].i_channel|g_datafmt[2].i_ad_datafmt                                                                                                                                                                                                              ; ad_datafmt                                                                                               ; axi_ad9680_10                                       ;
;                      |g_datafmt[3].i_ad_datafmt|                                                                                                                                     ; 2.1 (2.1)            ; 4.8 (4.8)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_core|g_channel[1].i_channel|g_datafmt[3].i_ad_datafmt                                                                                                                                                                                                              ; ad_datafmt                                                                                               ; axi_ad9680_10                                       ;
;                      |i_pnmon|                                                                                                                                                       ; 87.7 (56.6)          ; 91.7 (59.0)                      ; 4.6 (2.4)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 154 (107)           ; 65 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_core|g_channel[1].i_channel|i_pnmon                                                                                                                                                                                                                                ; ad_ip_jesd204_tpl_adc_pnmon                                                                              ; axi_ad9680_10                                       ;
;                         |i_pnmon|                                                                                                                                                    ; 31.1 (31.1)          ; 32.7 (32.7)                      ; 2.1 (2.1)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 47 (47)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_core|g_channel[1].i_channel|i_pnmon|i_pnmon                                                                                                                                                                                                                        ; ad_pnmon                                                                                                 ; axi_ad9680_10                                       ;
;                   |i_deframer|                                                                                                                                                       ; 116.8 (0.0)          ; 130.0 (0.0)                      ; 13.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 125 (0)             ; 208 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_core|i_deframer                                                                                                                                                                                                                                                    ; ad_ip_jesd204_tpl_adc_deframer                                                                           ; axi_ad9680_10                                       ;
;                      |g_xcvr_if[0].i_xcvr_if|                                                                                                                                        ; 33.8 (33.8)          ; 38.2 (38.2)                      ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 59 (59)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_core|i_deframer|g_xcvr_if[0].i_xcvr_if                                                                                                                                                                                                                             ; ad_xcvr_rx_if                                                                                            ; axi_ad9680_10                                       ;
;                      |g_xcvr_if[1].i_xcvr_if|                                                                                                                                        ; 25.3 (25.3)          ; 28.8 (28.8)                      ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_core|i_deframer|g_xcvr_if[1].i_xcvr_if                                                                                                                                                                                                                             ; ad_xcvr_rx_if                                                                                            ; axi_ad9680_10                                       ;
;                      |g_xcvr_if[2].i_xcvr_if|                                                                                                                                        ; 32.5 (32.5)          ; 36.2 (36.2)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 59 (59)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_core|i_deframer|g_xcvr_if[2].i_xcvr_if                                                                                                                                                                                                                             ; ad_xcvr_rx_if                                                                                            ; axi_ad9680_10                                       ;
;                      |g_xcvr_if[3].i_xcvr_if|                                                                                                                                        ; 25.2 (25.2)          ; 26.8 (26.8)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_core|i_deframer|g_xcvr_if[3].i_xcvr_if                                                                                                                                                                                                                             ; ad_xcvr_rx_if                                                                                            ; axi_ad9680_10                                       ;
;                |i_regmap|                                                                                                                                                            ; 253.9 (10.0)         ; 340.3 (15.3)                     ; 89.1 (5.5)                                        ; 2.7 (0.1)                        ; 0.0 (0.0)            ; 451 (20)            ; 588 (37)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap                                                                                                                                                                                                                                                             ; ad_ip_jesd204_tpl_adc_regmap                                                                             ; axi_ad9680_10                                       ;
;                   |g_channel[0].i_up_adc_channel|                                                                                                                                    ; 33.0 (17.7)          ; 46.5 (21.9)                      ; 15.0 (4.7)                                        ; 1.5 (0.4)                        ; 0.0 (0.0)            ; 58 (33)             ; 87 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|g_channel[0].i_up_adc_channel                                                                                                                                                                                                                               ; up_adc_channel                                                                                           ; axi_ad9680_10                                       ;
;                      |i_xfer_cntrl|                                                                                                                                                  ; 7.3 (7.3)            ; 14.5 (14.5)                      ; 7.8 (7.8)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 11 (11)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|g_channel[0].i_up_adc_channel|i_xfer_cntrl                                                                                                                                                                                                                  ; up_xfer_cntrl                                                                                            ; axi_ad9680_10                                       ;
;                      |i_xfer_status|                                                                                                                                                 ; 8.0 (8.0)            ; 10.1 (10.1)                      ; 2.6 (2.6)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 14 (14)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|g_channel[0].i_up_adc_channel|i_xfer_status                                                                                                                                                                                                                 ; up_xfer_status                                                                                           ; axi_ad9680_10                                       ;
;                   |g_channel[1].i_up_adc_channel|                                                                                                                                    ; 29.3 (15.5)          ; 47.7 (21.6)                      ; 18.4 (6.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (30)             ; 87 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|g_channel[1].i_up_adc_channel                                                                                                                                                                                                                               ; up_adc_channel                                                                                           ; axi_ad9680_10                                       ;
;                      |i_xfer_cntrl|                                                                                                                                                  ; 6.2 (6.2)            ; 15.0 (15.0)                      ; 8.8 (8.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|g_channel[1].i_up_adc_channel|i_xfer_cntrl                                                                                                                                                                                                                  ; up_xfer_cntrl                                                                                            ; axi_ad9680_10                                       ;
;                      |i_xfer_status|                                                                                                                                                 ; 7.5 (7.5)            ; 11.1 (11.1)                      ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|g_channel[1].i_up_adc_channel|i_xfer_status                                                                                                                                                                                                                 ; up_xfer_status                                                                                           ; axi_ad9680_10                                       ;
;                   |i_up_adc_common|                                                                                                                                                  ; 136.1 (74.2)         ; 167.1 (92.4)                     ; 31.5 (18.7)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 254 (139)           ; 233 (108)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|i_up_adc_common                                                                                                                                                                                                                                             ; up_adc_common                                                                                            ; axi_ad9680_10                                       ;
;                      |i_clock_mon|                                                                                                                                                   ; 49.4 (49.4)          ; 58.2 (58.2)                      ; 8.8 (8.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (93)             ; 88 (88)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|i_up_adc_common|i_clock_mon                                                                                                                                                                                                                                 ; up_clock_mon                                                                                             ; axi_ad9680_10                                       ;
;                      |i_core_rst_reg|                                                                                                                                                ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|i_up_adc_common|i_core_rst_reg                                                                                                                                                                                                                              ; ad_rst                                                                                                   ; axi_ad9680_10                                       ;
;                      |i_xfer_cntrl|                                                                                                                                                  ; 5.5 (5.5)            ; 6.9 (6.9)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|i_up_adc_common|i_xfer_cntrl                                                                                                                                                                                                                                ; up_xfer_cntrl                                                                                            ; axi_ad9680_10                                       ;
;                      |i_xfer_status|                                                                                                                                                 ; 6.5 (6.5)            ; 8.1 (8.1)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|i_up_adc_common|i_xfer_status                                                                                                                                                                                                                               ; up_xfer_status                                                                                           ; axi_ad9680_10                                       ;
;                   |i_up_axi|                                                                                                                                                         ; 45.6 (45.6)          ; 63.8 (63.8)                      ; 18.7 (18.7)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 64 (64)             ; 144 (144)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|i_up_axi                                                                                                                                                                                                                                                    ; up_axi                                                                                                   ; axi_ad9680_10                                       ;
;       |ad9680_cpack|                                                                                                                                                                 ; 187.4 (0.0)          ; 532.8 (0.0)                      ; 346.0 (0.0)                                       ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 372 (0)             ; 1354 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_cpack                                                                                                                                                                                                                                                                                               ; ad9680_cpack                                                                                             ; ad9680_cpack                                        ;
;          |ad9680_cpack|                                                                                                                                                              ; 187.4 (94.5)         ; 532.8 (157.2)                    ; 346.0 (63.0)                                      ; 0.6 (0.3)                        ; 0.0 (0.0)            ; 372 (126)           ; 1354 (425)                ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_cpack|ad9680_cpack                                                                                                                                                                                                                                                                                  ; util_cpack                                                                                               ; util_cpack_10                                       ;
;             |g_dsf[0].i_dsf|                                                                                                                                                         ; 78.7 (78.7)          ; 201.8 (201.8)                    ; 123.2 (123.2)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 184 (184)           ; 424 (424)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_cpack|ad9680_cpack|g_dsf[0].i_dsf                                                                                                                                                                                                                                                                   ; util_cpack_dsf                                                                                           ; util_cpack_10                                       ;
;             |g_dsf[1].i_dsf|                                                                                                                                                         ; -5.7 (-5.7)          ; 42.7 (42.7)                      ; 48.6 (48.6)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 121 (121)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_cpack|ad9680_cpack|g_dsf[1].i_dsf                                                                                                                                                                                                                                                                   ; util_cpack_dsf                                                                                           ; util_cpack_10                                       ;
;             |g_mux[0].i_mux|                                                                                                                                                         ; 4.7 (4.7)            ; 33.5 (33.5)                      ; 28.8 (28.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 96 (96)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_cpack|ad9680_cpack|g_mux[0].i_mux                                                                                                                                                                                                                                                                   ; util_cpack_mux                                                                                           ; util_cpack_10                                       ;
;             |g_mux[1].i_mux|                                                                                                                                                         ; 3.3 (3.3)            ; 33.7 (33.7)                      ; 30.4 (30.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 96 (96)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_cpack|ad9680_cpack|g_mux[1].i_mux                                                                                                                                                                                                                                                                   ; util_cpack_mux                                                                                           ; util_cpack_10                                       ;
;             |g_mux[2].i_mux|                                                                                                                                                         ; 5.9 (5.9)            ; 31.1 (31.1)                      ; 25.2 (25.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 96 (96)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_cpack|ad9680_cpack|g_mux[2].i_mux                                                                                                                                                                                                                                                                   ; util_cpack_mux                                                                                           ; util_cpack_10                                       ;
;             |g_mux[3].i_mux|                                                                                                                                                         ; 5.9 (5.9)            ; 32.8 (32.8)                      ; 27.0 (27.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 96 (96)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_cpack|ad9680_cpack|g_mux[3].i_mux                                                                                                                                                                                                                                                                   ; util_cpack_mux                                                                                           ; util_cpack_10                                       ;
;       |ad9680_dma|                                                                                                                                                                   ; 371.4 (0.0)          ; 469.3 (0.0)                      ; 103.9 (0.0)                                       ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 616 (0)             ; 685 (0)                   ; 0 (0)         ; 8408              ; 6     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma                                                                                                                                                                                                                                                                                                 ; ad9680_dma                                                                                               ; ad9680_dma                                          ;
;          |ad9680_dma|                                                                                                                                                                ; 371.4 (0.0)          ; 469.3 (0.0)                      ; 103.9 (0.0)                                       ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 616 (0)             ; 685 (0)                   ; 0 (0)         ; 8408              ; 6     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma                                                                                                                                                                                                                                                                                      ; axi_dmac                                                                                                 ; axi_dmac_10                                         ;
;             |i_regmap|                                                                                                                                                               ; 182.3 (97.2)         ; 215.4 (102.6)                    ; 33.8 (5.7)                                        ; 0.8 (0.3)                        ; 0.0 (0.0)            ; 321 (190)           ; 302 (73)                  ; 0 (0)         ; 104               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_regmap                                                                                                                                                                                                                                                                             ; axi_dmac_regmap                                                                                          ; axi_dmac_10                                         ;
;                |i_regmap_request|                                                                                                                                                    ; 39.0 (35.0)          ; 51.3 (46.8)                      ; 12.3 (11.8)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 65 (57)             ; 95 (88)                   ; 0 (0)         ; 104               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_regmap|i_regmap_request                                                                                                                                                                                                                                                            ; axi_dmac_regmap_request                                                                                  ; axi_dmac_10                                         ;
;                   |i_transfer_lenghts_fifo|                                                                                                                                          ; 4.0 (0.8)            ; 4.5 (0.8)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (2)               ; 7 (1)                     ; 0 (0)         ; 104               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_regmap|i_regmap_request|i_transfer_lenghts_fifo                                                                                                                                                                                                                                    ; util_axis_fifo                                                                                           ; axi_dmac_10                                         ;
;                      |i_address_sync|                                                                                                                                                ; 3.0 (3.0)            ; 3.7 (3.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_regmap|i_regmap_request|i_transfer_lenghts_fifo|i_address_sync                                                                                                                                                                                                                     ; fifo_address_sync                                                                                        ; axi_dmac_10                                         ;
;                      |ram_rtl_0|                                                                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 104               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_regmap|i_regmap_request|i_transfer_lenghts_fifo|ram_rtl_0                                                                                                                                                                                                                          ; altsyncram                                                                                               ; work                                                ;
;                         |auto_generated|                                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 104               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_regmap|i_regmap_request|i_transfer_lenghts_fifo|ram_rtl_0|auto_generated                                                                                                                                                                                                           ; altsyncram_pdn1                                                                                          ; work                                                ;
;                |i_up_axi|                                                                                                                                                            ; 46.1 (46.1)          ; 61.6 (61.6)                      ; 15.8 (15.8)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 66 (66)             ; 134 (134)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_regmap|i_up_axi                                                                                                                                                                                                                                                                    ; up_axi                                                                                                   ; axi_dmac_10                                         ;
;             |i_transfer|                                                                                                                                                             ; 189.1 (0.0)          ; 253.9 (0.0)                      ; 70.1 (0.0)                                        ; 5.2 (0.0)                        ; 0.0 (0.0)            ; 295 (0)             ; 383 (0)                   ; 0 (0)         ; 8304              ; 5     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer                                                                                                                                                                                                                                                                           ; axi_dmac_transfer                                                                                        ; axi_dmac_10                                         ;
;                |i_request_arb|                                                                                                                                                       ; 181.0 (40.1)         ; 238.4 (51.8)                     ; 62.1 (12.7)                                       ; 4.6 (1.0)                        ; 0.0 (0.0)            ; 285 (63)            ; 352 (65)                  ; 0 (0)         ; 8304              ; 5     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb                                                                                                                                                                                                                                                             ; dmac_request_arb                                                                                         ; axi_dmac_10                                         ;
;                   |i_dest_dma_mm|                                                                                                                                                    ; 28.7 (0.0)           ; 30.7 (0.0)                       ; 2.2 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 49 (0)                    ; 0 (0)         ; 112               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_dest_dma_mm                                                                                                                                                                                                                                               ; dmac_dest_mm_axi                                                                                         ; axi_dmac_10                                         ;
;                      |bl_mem_rtl_0|                                                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 112               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_dest_dma_mm|bl_mem_rtl_0                                                                                                                                                                                                                                  ; altsyncram                                                                                               ; work                                                ;
;                         |auto_generated|                                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 112               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_dest_dma_mm|bl_mem_rtl_0|auto_generated                                                                                                                                                                                                                   ; altsyncram_t2o1                                                                                          ; work                                                ;
;                      |i_addr_gen|                                                                                                                                                    ; 24.2 (24.2)          ; 26.3 (26.3)                      ; 2.4 (2.4)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 42 (42)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_dest_dma_mm|i_addr_gen                                                                                                                                                                                                                                    ; dmac_address_generator                                                                                   ; axi_dmac_10                                         ;
;                      |i_response_handler|                                                                                                                                            ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_dest_dma_mm|i_response_handler                                                                                                                                                                                                                            ; dmac_response_handler                                                                                    ; axi_dmac_10                                         ;
;                   |i_dest_req_fifo|                                                                                                                                                  ; 3.0 (1.8)            ; 13.0 (10.8)                      ; 10.2 (9.2)                                        ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 5 (3)               ; 34 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_dest_req_fifo                                                                                                                                                                                                                                             ; util_axis_fifo                                                                                           ; axi_dmac_10                                         ;
;                      |i_raddr_sync|                                                                                                                                                  ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_dest_req_fifo|i_raddr_sync                                                                                                                                                                                                                                ; sync_bits                                                                                                ; axi_dmac_10                                         ;
;                      |i_waddr_sync|                                                                                                                                                  ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_dest_req_fifo|i_waddr_sync                                                                                                                                                                                                                                ; sync_bits                                                                                                ; axi_dmac_10                                         ;
;                   |i_req_gen|                                                                                                                                                        ; 24.9 (24.9)          ; 24.4 (24.4)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 41 (41)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_req_gen                                                                                                                                                                                                                                                   ; dmac_request_generator                                                                                   ; axi_dmac_10                                         ;
;                   |i_response_manager|                                                                                                                                               ; 22.2 (18.8)          ; 25.4 (21.8)                      ; 3.8 (3.5)                                         ; 0.6 (0.5)                        ; 0.0 (0.0)            ; 35 (30)             ; 33 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_response_manager                                                                                                                                                                                                                                          ; axi_dmac_response_manager                                                                                ; axi_dmac_10                                         ;
;                      |i_dest_response_fifo|                                                                                                                                          ; 3.4 (3.4)            ; 3.7 (3.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_response_manager|i_dest_response_fifo                                                                                                                                                                                                                     ; util_axis_fifo                                                                                           ; axi_dmac_10                                         ;
;                   |i_src_dest_bl_fifo|                                                                                                                                               ; 3.3 (1.8)            ; 4.8 (3.3)                        ; 1.7 (1.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 6 (4)               ; 9 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_src_dest_bl_fifo                                                                                                                                                                                                                                          ; util_axis_fifo                                                                                           ; axi_dmac_10                                         ;
;                      |i_raddr_sync|                                                                                                                                                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_src_dest_bl_fifo|i_raddr_sync                                                                                                                                                                                                                             ; sync_bits                                                                                                ; axi_dmac_10                                         ;
;                      |i_waddr_sync|                                                                                                                                                  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_src_dest_bl_fifo|i_waddr_sync                                                                                                                                                                                                                             ; sync_bits                                                                                                ; axi_dmac_10                                         ;
;                   |i_src_dma_stream|                                                                                                                                                 ; 20.6 (0.0)           ; 22.9 (0.0)                       ; 2.6 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 30 (0)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_src_dma_stream                                                                                                                                                                                                                                            ; dmac_src_axi_stream                                                                                      ; axi_dmac_10                                         ;
;                      |i_data_mover|                                                                                                                                                  ; 20.6 (20.6)          ; 22.9 (22.9)                      ; 2.6 (2.6)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 30 (30)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_src_dma_stream|i_data_mover                                                                                                                                                                                                                               ; dmac_data_mover                                                                                          ; axi_dmac_10                                         ;
;                   |i_src_req_fifo|                                                                                                                                                   ; 2.7 (2.1)            ; 15.1 (14.1)                      ; 12.9 (12.4)                                       ; 0.6 (0.5)                        ; 0.0 (0.0)            ; 3 (3)               ; 37 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_src_req_fifo                                                                                                                                                                                                                                              ; util_axis_fifo                                                                                           ; axi_dmac_10                                         ;
;                      |i_raddr_sync|                                                                                                                                                  ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_src_req_fifo|i_raddr_sync                                                                                                                                                                                                                                 ; sync_bits                                                                                                ; axi_dmac_10                                         ;
;                      |i_waddr_sync|                                                                                                                                                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_src_req_fifo|i_waddr_sync                                                                                                                                                                                                                                 ; sync_bits                                                                                                ; axi_dmac_10                                         ;
;                   |i_src_slice|                                                                                                                                                      ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_src_slice                                                                                                                                                                                                                                                 ; axi_register_slice                                                                                       ; axi_dmac_10                                         ;
;                   |i_store_and_forward|                                                                                                                                              ; 34.7 (31.4)          ; 47.5 (42.2)                      ; 13.7 (11.5)                                       ; 0.9 (0.8)                        ; 0.0 (0.0)            ; 51 (51)             ; 69 (53)                   ; 0 (0)         ; 8192              ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_store_and_forward                                                                                                                                                                                                                                         ; axi_dmac_burst_memory                                                                                    ; axi_dmac_10                                         ;
;                      |i_dest_sync_id|                                                                                                                                                ; 1.4 (1.4)            ; 2.7 (2.7)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_store_and_forward|i_dest_sync_id                                                                                                                                                                                                                          ; sync_bits                                                                                                ; axi_dmac_10                                         ;
;                      |i_mem|                                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_store_and_forward|i_mem                                                                                                                                                                                                                                   ; ad_mem                                                                                                   ; axi_dmac_10                                         ;
;                         |m_ram_rtl_0|                                                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_store_and_forward|i_mem|m_ram_rtl_0                                                                                                                                                                                                                       ; altsyncram                                                                                               ; work                                                ;
;                            |auto_generated|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_store_and_forward|i_mem|m_ram_rtl_0|auto_generated                                                                                                                                                                                                        ; altsyncram_99i1                                                                                          ; work                                                ;
;                      |i_src_sync_id|                                                                                                                                                 ; 1.8 (1.8)            ; 2.7 (2.7)                        ; 1.0 (1.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_store_and_forward|i_src_sync_id                                                                                                                                                                                                                           ; sync_bits                                                                                                ; axi_dmac_10                                         ;
;                   |i_sync_src_request_id|                                                                                                                                            ; 0.4 (0.4)            ; 2.3 (2.3)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_sync_src_request_id                                                                                                                                                                                                                                       ; sync_bits                                                                                                ; axi_dmac_10                                         ;
;                |i_reset_manager|                                                                                                                                                     ; 8.1 (7.4)            ; 15.5 (14.3)                      ; 8.0 (7.4)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 10 (10)             ; 31 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_reset_manager                                                                                                                                                                                                                                                           ; axi_dmac_reset_manager                                                                                   ; axi_dmac_10                                         ;
;                   |i_sync_control_src|                                                                                                                                               ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_reset_manager|i_sync_control_src                                                                                                                                                                                                                                        ; sync_bits                                                                                                ; axi_dmac_10                                         ;
;                   |i_sync_status_src|                                                                                                                                                ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_reset_manager|i_sync_status_src                                                                                                                                                                                                                                         ; sync_bits                                                                                                ; axi_dmac_10                                         ;
;       |ad9680_fifo|                                                                                                                                                                  ; 363.6 (0.0)          ; 820.2 (0.0)                      ; 466.6 (0.0)                                       ; 9.9 (0.0)                        ; 0.0 (0.0)            ; 444 (0)             ; 1465 (0)                  ; 0 (0)         ; 131072            ; 7     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_fifo                                                                                                                                                                                                                                                                                                ; ad9680_fifo                                                                                              ; ad9680_fifo                                         ;
;          |ad9680_fifo|                                                                                                                                                               ; 363.6 (24.4)         ; 820.2 (140.6)                    ; 466.6 (118.7)                                     ; 9.9 (2.5)                        ; 0.0 (0.0)            ; 444 (40)            ; 1465 (301)                ; 0 (0)         ; 131072            ; 7     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_fifo|ad9680_fifo                                                                                                                                                                                                                                                                                    ; util_adcfifo                                                                                             ; util_adcfifo_10                                     ;
;             |i_adc_rst_sync|                                                                                                                                                         ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_fifo|ad9680_fifo|i_adc_rst_sync                                                                                                                                                                                                                                                                     ; ad_rst                                                                                                   ; util_adcfifo_10                                     ;
;             |i_axis_inf|                                                                                                                                                             ; 339.1 (339.1)        ; 678.1 (678.1)                    ; 346.5 (346.5)                                     ; 7.4 (7.4)                        ; 0.0 (0.0)            ; 403 (403)           ; 1159 (1159)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_fifo|ad9680_fifo|i_axis_inf                                                                                                                                                                                                                                                                         ; ad_axis_inf_rx                                                                                           ; util_adcfifo_10                                     ;
;             |i_mem_asym|                                                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 7     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_fifo|ad9680_fifo|i_mem_asym                                                                                                                                                                                                                                                                         ; alt_mem_asym                                                                                             ; util_adcfifo_10                                     ;
;                |alt_mem_asym|                                                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 7     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_fifo|ad9680_fifo|i_mem_asym|alt_mem_asym                                                                                                                                                                                                                                                            ; ad9680_fifo_alt_mem_asym_10_ngt5uda                                                                      ; alt_mem_asym_10                                     ;
;                   |alt_mem|                                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 7     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_fifo|ad9680_fifo|i_mem_asym|alt_mem_asym|alt_mem                                                                                                                                                                                                                                                    ; ad9680_fifo_ram_2port_181_5dibq2a                                                                        ; ram_2port_181                                       ;
;                      |altera_syncram_component|                                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 7     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_fifo|ad9680_fifo|i_mem_asym|alt_mem_asym|alt_mem|altera_syncram_component                                                                                                                                                                                                                           ; altera_syncram                                                                                           ; ram_2port_181                                       ;
;                         |auto_generated|                                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 7     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_fifo|ad9680_fifo|i_mem_asym|alt_mem_asym|alt_mem|altera_syncram_component|auto_generated                                                                                                                                                                                                            ; altera_syncram_ctu1                                                                                      ; ram_2port_181                                       ;
;                            |altsyncram1|                                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 7     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_fifo|ad9680_fifo|i_mem_asym|alt_mem_asym|alt_mem|altera_syncram_component|auto_generated|altsyncram1                                                                                                                                                                                                ; altsyncram_6m74                                                                                          ; altera_work                                         ;
;       |ad9680_jesd204|                                                                                                                                                               ; 1609.1 (0.0)         ; 1910.5 (0.0)                     ; 310.5 (0.0)                                       ; 9.1 (0.0)                        ; 0.0 (0.0)            ; 2430 (0)            ; 2346 (0)                  ; 0 (0)         ; 14848             ; 8     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204                                                                                                                                                                                                                                                                                             ; ad9680_jesd204                                                                                           ; ad9680_jesd204                                      ;
;          |ad9680_jesd204|                                                                                                                                                            ; 1609.1 (0.0)         ; 1910.5 (0.0)                     ; 310.5 (0.0)                                       ; 9.1 (0.0)                        ; 0.0 (0.0)            ; 2430 (0)            ; 2346 (0)                  ; 0 (0)         ; 14848             ; 8     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204                                                                                                                                                                                                                                                                              ; ad9680_jesd204_adi_jesd204_10_n4hle4a                                                                    ; adi_jesd204_10                                      ;
;             |axi_jesd204_rx|                                                                                                                                                         ; 293.4 (50.2)         ; 447.8 (54.8)                     ; 156.6 (4.8)                                       ; 2.1 (0.1)                        ; 0.0 (0.0)            ; 486 (98)            ; 760 (35)                  ; 0 (0)         ; 512               ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx                                                                                                                                                                                                                                                               ; axi_jesd204_rx                                                                                           ; axi_jesd204_rx_10                                   ;
;                |i_up_axi|                                                                                                                                                            ; 44.7 (44.7)          ; 62.8 (62.8)                      ; 18.1 (18.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 140 (140)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_axi                                                                                                                                                                                                                                                      ; up_axi                                                                                                   ; axi_jesd204_rx_10                                   ;
;                |i_up_common|                                                                                                                                                         ; 76.1 (34.1)          ; 103.7 (57.1)                     ; 28.2 (23.7)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 123 (49)            ; 176 (110)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_common                                                                                                                                                                                                                                                   ; jesd204_up_common                                                                                        ; axi_jesd204_rx_10                                   ;
;                   |i_clock_mon|                                                                                                                                                      ; 42.0 (42.0)          ; 46.6 (46.6)                      ; 4.6 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (74)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_common|i_clock_mon                                                                                                                                                                                                                                       ; up_clock_mon                                                                                             ; axi_jesd204_rx_10                                   ;
;                |i_up_rx|                                                                                                                                                             ; 115.1 (57.2)         ; 212.1 (68.5)                     ; 98.3 (11.6)                                       ; 1.3 (0.3)                        ; 0.0 (0.0)            ; 182 (138)           ; 385 (13)                  ; 0 (0)         ; 512               ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx                                                                                                                                                                                                                                                       ; jesd204_up_rx                                                                                            ; axi_jesd204_rx_10                                   ;
;                   |gen_lane[0].i_up_rx_lane|                                                                                                                                         ; 6.7 (5.6)            ; 10.0 (8.2)                       ; 3.5 (2.7)                                         ; 0.2 (0.1)                        ; 0.0 (0.0)            ; 10 (9)              ; 19 (14)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[0].i_up_rx_lane                                                                                                                                                                                                                              ; jesd204_up_rx_lane                                                                                       ; axi_jesd204_rx_10                                   ;
;                      |i_cdc_status_ready|                                                                                                                                            ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[0].i_up_rx_lane|i_cdc_status_ready                                                                                                                                                                                                           ; sync_bits                                                                                                ; axi_jesd204_rx_10                                   ;
;                      |i_ilas_mem|                                                                                                                                                    ; 0.9 (0.5)            ; 1.2 (0.5)                        ; 0.3 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (1)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[0].i_up_rx_lane|i_ilas_mem                                                                                                                                                                                                                   ; jesd204_up_ilas_mem                                                                                      ; axi_jesd204_rx_10                                   ;
;                         |i_cdc_ilas_ready|                                                                                                                                           ; 0.4 (0.4)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[0].i_up_rx_lane|i_ilas_mem|i_cdc_ilas_ready                                                                                                                                                                                                  ; sync_bits                                                                                                ; axi_jesd204_rx_10                                   ;
;                         |mem_rtl_0|                                                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[0].i_up_rx_lane|i_ilas_mem|mem_rtl_0                                                                                                                                                                                                         ; altsyncram                                                                                               ; work                                                ;
;                            |auto_generated|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[0].i_up_rx_lane|i_ilas_mem|mem_rtl_0|auto_generated                                                                                                                                                                                          ; altsyncram_p8h1                                                                                          ; work                                                ;
;                   |gen_lane[1].i_up_rx_lane|                                                                                                                                         ; 7.1 (5.6)            ; 9.6 (7.6)                        ; 2.5 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (8)               ; 19 (14)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[1].i_up_rx_lane                                                                                                                                                                                                                              ; jesd204_up_rx_lane                                                                                       ; axi_jesd204_rx_10                                   ;
;                      |i_cdc_status_ready|                                                                                                                                            ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[1].i_up_rx_lane|i_cdc_status_ready                                                                                                                                                                                                           ; sync_bits                                                                                                ; axi_jesd204_rx_10                                   ;
;                      |i_ilas_mem|                                                                                                                                                    ; 1.2 (0.5)            ; 1.3 (0.5)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (1)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[1].i_up_rx_lane|i_ilas_mem                                                                                                                                                                                                                   ; jesd204_up_ilas_mem                                                                                      ; axi_jesd204_rx_10                                   ;
;                         |i_cdc_ilas_ready|                                                                                                                                           ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[1].i_up_rx_lane|i_ilas_mem|i_cdc_ilas_ready                                                                                                                                                                                                  ; sync_bits                                                                                                ; axi_jesd204_rx_10                                   ;
;                         |mem_rtl_0|                                                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[1].i_up_rx_lane|i_ilas_mem|mem_rtl_0                                                                                                                                                                                                         ; altsyncram                                                                                               ; work                                                ;
;                            |auto_generated|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[1].i_up_rx_lane|i_ilas_mem|mem_rtl_0|auto_generated                                                                                                                                                                                          ; altsyncram_p8h1                                                                                          ; work                                                ;
;                   |gen_lane[2].i_up_rx_lane|                                                                                                                                         ; 7.1 (6.3)            ; 9.4 (7.3)                        ; 2.3 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (8)               ; 19 (14)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[2].i_up_rx_lane                                                                                                                                                                                                                              ; jesd204_up_rx_lane                                                                                       ; axi_jesd204_rx_10                                   ;
;                      |i_cdc_status_ready|                                                                                                                                            ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[2].i_up_rx_lane|i_cdc_status_ready                                                                                                                                                                                                           ; sync_bits                                                                                                ; axi_jesd204_rx_10                                   ;
;                      |i_ilas_mem|                                                                                                                                                    ; 0.6 (0.5)            ; 1.5 (0.5)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (1)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[2].i_up_rx_lane|i_ilas_mem                                                                                                                                                                                                                   ; jesd204_up_ilas_mem                                                                                      ; axi_jesd204_rx_10                                   ;
;                         |i_cdc_ilas_ready|                                                                                                                                           ; 0.1 (0.1)            ; 1.0 (1.0)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[2].i_up_rx_lane|i_ilas_mem|i_cdc_ilas_ready                                                                                                                                                                                                  ; sync_bits                                                                                                ; axi_jesd204_rx_10                                   ;
;                         |mem_rtl_0|                                                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[2].i_up_rx_lane|i_ilas_mem|mem_rtl_0                                                                                                                                                                                                         ; altsyncram                                                                                               ; work                                                ;
;                            |auto_generated|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[2].i_up_rx_lane|i_ilas_mem|mem_rtl_0|auto_generated                                                                                                                                                                                          ; altsyncram_p8h1                                                                                          ; work                                                ;
;                   |gen_lane[3].i_up_rx_lane|                                                                                                                                         ; 5.5 (4.8)            ; 10.6 (8.6)                       ; 5.1 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (9)              ; 19 (14)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[3].i_up_rx_lane                                                                                                                                                                                                                              ; jesd204_up_rx_lane                                                                                       ; axi_jesd204_rx_10                                   ;
;                      |i_cdc_status_ready|                                                                                                                                            ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[3].i_up_rx_lane|i_cdc_status_ready                                                                                                                                                                                                           ; sync_bits                                                                                                ; axi_jesd204_rx_10                                   ;
;                      |i_ilas_mem|                                                                                                                                                    ; 0.6 (0.5)            ; 1.3 (0.5)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (1)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[3].i_up_rx_lane|i_ilas_mem                                                                                                                                                                                                                   ; jesd204_up_ilas_mem                                                                                      ; axi_jesd204_rx_10                                   ;
;                         |i_cdc_ilas_ready|                                                                                                                                           ; 0.1 (0.1)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[3].i_up_rx_lane|i_ilas_mem|i_cdc_ilas_ready                                                                                                                                                                                                  ; sync_bits                                                                                                ; axi_jesd204_rx_10                                   ;
;                         |mem_rtl_0|                                                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[3].i_up_rx_lane|i_ilas_mem|mem_rtl_0                                                                                                                                                                                                         ; altsyncram                                                                                               ; work                                                ;
;                            |auto_generated|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[3].i_up_rx_lane|i_ilas_mem|mem_rtl_0|auto_generated                                                                                                                                                                                          ; altsyncram_p8h1                                                                                          ; work                                                ;
;                   |i_cdc_cfg|                                                                                                                                                        ; 2.4 (2.1)            ; 6.8 (5.4)                        ; 4.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 14 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|i_cdc_cfg                                                                                                                                                                                                                                             ; sync_data                                                                                                ; axi_jesd204_rx_10                                   ;
;                      |i_sync_in|                                                                                                                                                     ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|i_cdc_cfg|i_sync_in                                                                                                                                                                                                                                   ; sync_bits                                                                                                ; axi_jesd204_rx_10                                   ;
;                      |i_sync_out|                                                                                                                                                    ; 0.1 (0.1)            ; 0.6 (0.6)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|i_cdc_cfg|i_sync_out                                                                                                                                                                                                                                  ; sync_bits                                                                                                ; axi_jesd204_rx_10                                   ;
;                   |i_cdc_status|                                                                                                                                                     ; 29.2 (29.2)          ; 97.3 (96.0)                      ; 68.9 (67.7)                                       ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 3 (3)               ; 282 (278)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|i_cdc_status                                                                                                                                                                                                                                          ; sync_data                                                                                                ; axi_jesd204_rx_10                                   ;
;                      |i_sync_in|                                                                                                                                                     ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|i_cdc_status|i_sync_in                                                                                                                                                                                                                                ; sync_bits                                                                                                ; axi_jesd204_rx_10                                   ;
;                      |i_sync_out|                                                                                                                                                    ; -0.3 (-0.3)          ; 0.5 (0.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|i_cdc_status|i_sync_out                                                                                                                                                                                                                               ; sync_bits                                                                                                ; axi_jesd204_rx_10                                   ;
;                |i_up_sysref|                                                                                                                                                         ; 7.3 (3.3)            ; 14.4 (7.9)                       ; 7.2 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (9)              ; 24 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_sysref                                                                                                                                                                                                                                                   ; jesd204_up_sysref                                                                                        ; axi_jesd204_rx_10                                   ;
;                   |i_cdc_sysref_event|                                                                                                                                               ; 4.0 (4.1)            ; 6.5 (5.3)                        ; 2.5 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 12 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_sysref|i_cdc_sysref_event                                                                                                                                                                                                                                ; sync_event                                                                                               ; axi_jesd204_rx_10                                   ;
;                      |i_sync_in|                                                                                                                                                     ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_sysref|i_cdc_sysref_event|i_sync_in                                                                                                                                                                                                                      ; sync_bits                                                                                                ; axi_jesd204_rx_10                                   ;
;                      |i_sync_out|                                                                                                                                                    ; -0.3 (-0.3)          ; 0.5 (0.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_sysref|i_cdc_sysref_event|i_sync_out                                                                                                                                                                                                                     ; sync_bits                                                                                                ; axi_jesd204_rx_10                                   ;
;             |axi_xcvr|                                                                                                                                                               ; 67.7 (0.0)           ; 96.3 (0.0)                       ; 28.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (0)             ; 208 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_xcvr                                                                                                                                                                                                                                                                     ; axi_adxcvr                                                                                               ; axi_adxcvr_10                                       ;
;                |i_axi|                                                                                                                                                               ; 41.5 (41.5)          ; 56.5 (56.5)                      ; 15.0 (15.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (65)             ; 136 (136)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_xcvr|i_axi                                                                                                                                                                                                                                                               ; up_axi                                                                                                   ; axi_adxcvr_10                                       ;
;                |i_up|                                                                                                                                                                ; 26.1 (26.1)          ; 39.8 (39.8)                      ; 13.7 (13.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 72 (72)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_xcvr|i_up                                                                                                                                                                                                                                                                ; axi_adxcvr_up                                                                                            ; axi_adxcvr_10                                       ;
;             |jesd204_rx|                                                                                                                                                             ; 505.5 (3.3)          ; 589.0 (4.5)                      ; 86.3 (1.2)                                        ; 2.9 (0.0)                        ; 0.0 (0.0)            ; 789 (7)             ; 878 (3)                   ; 0 (0)         ; 14336             ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx                                                                                                                                                                                                                                                                   ; jesd204_rx                                                                                               ; jesd204_rx_10                                       ;
;                |gen_lane[0].i_lane|                                                                                                                                                  ; 107.1 (32.2)         ; 117.9 (34.2)                     ; 11.2 (2.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 176 (67)            ; 146 (39)                  ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[0].i_lane                                                                                                                                                                                                                                                ; jesd204_rx_lane                                                                                          ; jesd204_rx_10                                       ;
;                   |i_align_mux|                                                                                                                                                      ; 26.3 (26.3)          ; 37.3 (37.3)                      ; 11.1 (11.1)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 35 (35)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[0].i_lane|i_align_mux                                                                                                                                                                                                                                    ; align_mux                                                                                                ; jesd204_rx_10                                       ;
;                   |i_cgs|                                                                                                                                                            ; 3.7 (3.7)            ; 4.1 (4.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[0].i_lane|i_cgs                                                                                                                                                                                                                                          ; jesd204_rx_cgs                                                                                           ; jesd204_rx_10                                       ;
;                   |i_descrambler|                                                                                                                                                    ; 18.3 (18.3)          ; 18.3 (18.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[0].i_lane|i_descrambler                                                                                                                                                                                                                                  ; jesd204_scrambler                                                                                        ; jesd204_rx_10                                       ;
;                   |i_elastic_buffer|                                                                                                                                                 ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[0].i_lane|i_elastic_buffer                                                                                                                                                                                                                               ; elastic_buffer                                                                                           ; jesd204_rx_10                                       ;
;                      |mem_rtl_0|                                                                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[0].i_lane|i_elastic_buffer|mem_rtl_0                                                                                                                                                                                                                     ; altsyncram                                                                                               ; work                                                ;
;                         |auto_generated|                                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[0].i_lane|i_elastic_buffer|mem_rtl_0|auto_generated                                                                                                                                                                                                      ; altsyncram_79o1                                                                                          ; work                                                ;
;                   |i_ilas_monitor|                                                                                                                                                   ; 16.3 (16.3)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 12 (12)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[0].i_lane|i_ilas_monitor                                                                                                                                                                                                                                 ; jesd204_ilas_monitor                                                                                     ; jesd204_rx_10                                       ;
;                |gen_lane[1].i_lane|                                                                                                                                                  ; 99.2 (31.5)          ; 113.0 (32.6)                     ; 13.8 (1.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 162 (66)            ; 145 (39)                  ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[1].i_lane                                                                                                                                                                                                                                                ; jesd204_rx_lane                                                                                          ; jesd204_rx_10                                       ;
;                   |i_align_mux|                                                                                                                                                      ; 26.4 (26.4)          ; 36.8 (36.8)                      ; 10.4 (10.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[1].i_lane|i_align_mux                                                                                                                                                                                                                                    ; align_mux                                                                                                ; jesd204_rx_10                                       ;
;                   |i_cgs|                                                                                                                                                            ; 3.8 (3.8)            ; 4.3 (4.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[1].i_lane|i_cgs                                                                                                                                                                                                                                          ; jesd204_rx_cgs                                                                                           ; jesd204_rx_10                                       ;
;                   |i_descrambler|                                                                                                                                                    ; 14.6 (14.6)          ; 14.6 (14.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[1].i_lane|i_descrambler                                                                                                                                                                                                                                  ; jesd204_scrambler                                                                                        ; jesd204_rx_10                                       ;
;                   |i_elastic_buffer|                                                                                                                                                 ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[1].i_lane|i_elastic_buffer                                                                                                                                                                                                                               ; elastic_buffer                                                                                           ; jesd204_rx_10                                       ;
;                      |mem_rtl_0|                                                                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[1].i_lane|i_elastic_buffer|mem_rtl_0                                                                                                                                                                                                                     ; altsyncram                                                                                               ; work                                                ;
;                         |auto_generated|                                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[1].i_lane|i_elastic_buffer|mem_rtl_0|auto_generated                                                                                                                                                                                                      ; altsyncram_99o1                                                                                          ; work                                                ;
;                   |i_ilas_monitor|                                                                                                                                                   ; 14.7 (14.7)          ; 16.7 (16.7)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[1].i_lane|i_ilas_monitor                                                                                                                                                                                                                                 ; jesd204_ilas_monitor                                                                                     ; jesd204_rx_10                                       ;
;                |gen_lane[2].i_lane|                                                                                                                                                  ; 105.7 (32.2)         ; 114.3 (33.7)                     ; 9.5 (1.5)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 171 (66)            ; 146 (39)                  ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[2].i_lane                                                                                                                                                                                                                                                ; jesd204_rx_lane                                                                                          ; jesd204_rx_10                                       ;
;                   |i_align_mux|                                                                                                                                                      ; 26.5 (26.5)          ; 32.9 (32.9)                      ; 6.4 (6.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[2].i_lane|i_align_mux                                                                                                                                                                                                                                    ; align_mux                                                                                                ; jesd204_rx_10                                       ;
;                   |i_cgs|                                                                                                                                                            ; 4.0 (4.0)            ; 4.8 (4.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[2].i_lane|i_cgs                                                                                                                                                                                                                                          ; jesd204_rx_cgs                                                                                           ; jesd204_rx_10                                       ;
;                   |i_descrambler|                                                                                                                                                    ; 20.0 (20.0)          ; 19.7 (19.7)                      ; 0.3 (0.3)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 40 (40)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[2].i_lane|i_descrambler                                                                                                                                                                                                                                  ; jesd204_scrambler                                                                                        ; jesd204_rx_10                                       ;
;                   |i_elastic_buffer|                                                                                                                                                 ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[2].i_lane|i_elastic_buffer                                                                                                                                                                                                                               ; elastic_buffer                                                                                           ; jesd204_rx_10                                       ;
;                      |mem_rtl_0|                                                                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[2].i_lane|i_elastic_buffer|mem_rtl_0                                                                                                                                                                                                                     ; altsyncram                                                                                               ; work                                                ;
;                         |auto_generated|                                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[2].i_lane|i_elastic_buffer|mem_rtl_0|auto_generated                                                                                                                                                                                                      ; altsyncram_79o1                                                                                          ; work                                                ;
;                   |i_ilas_monitor|                                                                                                                                                   ; 15.0 (15.0)          ; 15.2 (15.2)                      ; 0.4 (0.4)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 8 (8)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[2].i_lane|i_ilas_monitor                                                                                                                                                                                                                                 ; jesd204_ilas_monitor                                                                                     ; jesd204_rx_10                                       ;
;                |gen_lane[3].i_lane|                                                                                                                                                  ; 99.5 (31.3)          ; 112.8 (35.2)                     ; 13.8 (3.8)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 162 (66)            ; 145 (39)                  ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[3].i_lane                                                                                                                                                                                                                                                ; jesd204_rx_lane                                                                                          ; jesd204_rx_10                                       ;
;                   |i_align_mux|                                                                                                                                                      ; 25.7 (25.7)          ; 35.9 (35.9)                      ; 10.3 (10.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[3].i_lane|i_align_mux                                                                                                                                                                                                                                    ; align_mux                                                                                                ; jesd204_rx_10                                       ;
;                   |i_cgs|                                                                                                                                                            ; 4.0 (4.0)            ; 4.7 (4.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[3].i_lane|i_cgs                                                                                                                                                                                                                                          ; jesd204_rx_cgs                                                                                           ; jesd204_rx_10                                       ;
;                   |i_descrambler|                                                                                                                                                    ; 14.9 (14.9)          ; 14.9 (14.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[3].i_lane|i_descrambler                                                                                                                                                                                                                                  ; jesd204_scrambler                                                                                        ; jesd204_rx_10                                       ;
;                   |i_elastic_buffer|                                                                                                                                                 ; 8.4 (8.4)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[3].i_lane|i_elastic_buffer                                                                                                                                                                                                                               ; elastic_buffer                                                                                           ; jesd204_rx_10                                       ;
;                      |mem_rtl_0|                                                                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[3].i_lane|i_elastic_buffer|mem_rtl_0                                                                                                                                                                                                                     ; altsyncram                                                                                               ; work                                                ;
;                         |auto_generated|                                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[3].i_lane|i_elastic_buffer|mem_rtl_0|auto_generated                                                                                                                                                                                                      ; altsyncram_99o1                                                                                          ; work                                                ;
;                   |i_ilas_monitor|                                                                                                                                                   ; 14.2 (14.2)          ; 14.2 (14.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[3].i_lane|i_ilas_monitor                                                                                                                                                                                                                                 ; jesd204_ilas_monitor                                                                                     ; jesd204_rx_10                                       ;
;                |i_eof_gen|                                                                                                                                                           ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|i_eof_gen                                                                                                                                                                                                                                                         ; jesd204_eof_generator                                                                                    ; jesd204_rx_10                                       ;
;                |i_input_pipeline_stage|                                                                                                                                              ; 34.2 (34.2)          ; 51.6 (51.6)                      ; 17.4 (17.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 176 (176)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|i_input_pipeline_stage                                                                                                                                                                                                                                            ; pipeline_stage                                                                                           ; jesd204_rx_10                                       ;
;                |i_lane_latency_monitor|                                                                                                                                              ; 11.7 (11.7)          ; 29.2 (29.2)                      ; 17.5 (17.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|i_lane_latency_monitor                                                                                                                                                                                                                                            ; jesd204_lane_latency_monitor                                                                             ; jesd204_rx_10                                       ;
;                |i_lmfc|                                                                                                                                                              ; 15.3 (15.3)          ; 16.2 (16.2)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|i_lmfc                                                                                                                                                                                                                                                            ; jesd204_lmfc                                                                                             ; jesd204_rx_10                                       ;
;                |i_rx_ctrl|                                                                                                                                                           ; 26.8 (26.8)          ; 26.8 (26.8)                      ; 1.0 (1.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|i_rx_ctrl                                                                                                                                                                                                                                                         ; jesd204_rx_ctrl                                                                                          ; jesd204_rx_10                                       ;
;             |link_pll|                                                                                                                                                               ; 9.7 (2.3)            ; 12.4 (2.3)                       ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (5)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|link_pll                                                                                                                                                                                                                                                                     ; altera_xcvr_fpll_a10                                                                                     ; altera_xcvr_fpll_a10_181                            ;
;                |en_embedded_debug.pll_embedded_debug|                                                                                                                                ; 5.6 (0.0)            ; 6.4 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|link_pll|en_embedded_debug.pll_embedded_debug                                                                                                                                                                                                                                ; alt_xcvr_pll_embedded_debug                                                                              ; altera_xcvr_fpll_a10_181                            ;
;                   |embedded_debug_soft_csr|                                                                                                                                          ; 5.6 (4.8)            ; 6.4 (5.0)                        ; 0.8 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (9)              ; 13 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|link_pll|en_embedded_debug.pll_embedded_debug|embedded_debug_soft_csr                                                                                                                                                                                                        ; alt_xcvr_pll_avmm_csr                                                                                    ; altera_xcvr_fpll_a10_181                            ;
;                      |en_stat_reg.rx_is_locked_sync|                                                                                                                                 ; 0.9 (0.9)            ; 1.4 (1.4)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|link_pll|en_embedded_debug.pll_embedded_debug|embedded_debug_soft_csr|en_stat_reg.rx_is_locked_sync                                                                                                                                                                          ; alt_xcvr_resync                                                                                          ; altera_xcvr_fpll_a10_181                            ;
;                |xcvr_avmm_inst|                                                                                                                                                      ; 1.5 (1.4)            ; 3.7 (3.0)                        ; 2.1 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 7 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|link_pll|xcvr_avmm_inst                                                                                                                                                                                                                                                      ; twentynm_xcvr_avmm                                                                                       ; altera_xcvr_fpll_a10_181                            ;
;                   |avmm_atom_insts[0].avmm_reset_sync_inst|                                                                                                                          ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|link_pll|xcvr_avmm_inst|avmm_atom_insts[0].avmm_reset_sync_inst                                                                                                                                                                                                              ; alt_xcvr_resync                                                                                          ; altera_xcvr_atx_pll_a10_181                         ;
;             |phy|                                                                                                                                                                    ; 709.3 (0.0)          ; 740.8 (0.0)                      ; 35.0 (0.0)                                        ; 3.6 (0.0)                        ; 0.0 (0.0)            ; 981 (0)             ; 443 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy                                                                                                                                                                                                                                                                          ; ad9680_jesd204_jesd204_phy_10_vd6gw6i                                                                    ; jesd204_phy_10                                      ;
;                |native_phy|                                                                                                                                                          ; 83.6 (2.1)           ; 105.3 (2.2)                      ; 22.8 (0.1)                                        ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 149 (8)             ; 184 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy                                                                                                                                                                                                                                                               ; ad9680_jesd204_altera_xcvr_native_a10_181_6snumui                                                        ; altera_xcvr_native_a10_181                          ;
;                   |alt_xcvr_native_optional_rcfg_logic|                                                                                                                              ; 70.9 (1.4)           ; 87.1 (1.3)                       ; 16.8 (0.0)                                        ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 125 (2)             ; 148 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic                                                                                                                                                                                                                           ; alt_xcvr_native_rcfg_opt_logic_6snumui                                                                   ; altera_xcvr_native_a10_181                          ;
;                      |g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|                                                                                  ; 13.4 (12.2)          ; 17.7 (14.7)                      ; 4.7 (2.7)                                         ; 0.3 (0.2)                        ; 0.0 (0.0)            ; 25 (25)             ; 37 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr                                                                                                                                              ; alt_xcvr_native_avmm_csr                                                                                 ; altera_xcvr_native_a10_181                          ;
;                         |g_status_reg_en.cal_busy|                                                                                                                                   ; 0.6 (0.6)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy                                                                                                                     ; alt_xcvr_resync                                                                                          ; altera_xcvr_native_a10_181                          ;
;                         |g_status_reg_en.rx_is_locked_sync|                                                                                                                          ; 0.6 (0.6)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.rx_is_locked_sync                                                                                                            ; alt_xcvr_resync                                                                                          ; altera_xcvr_native_a10_181                          ;
;                      |g_optional_chnl_reconfig_logic[1].g_avmm_csr_enabled.embedded_debug_soft_csr|                                                                                  ; 19.6 (18.9)          ; 24.9 (21.8)                      ; 5.3 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 37 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[1].g_avmm_csr_enabled.embedded_debug_soft_csr                                                                                                                                              ; alt_xcvr_native_avmm_csr                                                                                 ; altera_xcvr_native_a10_181                          ;
;                         |g_status_reg_en.cal_busy|                                                                                                                                   ; 0.8 (0.8)            ; 1.6 (1.6)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[1].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy                                                                                                                     ; alt_xcvr_resync                                                                                          ; altera_xcvr_native_a10_181                          ;
;                         |g_status_reg_en.rx_is_locked_sync|                                                                                                                          ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[1].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.rx_is_locked_sync                                                                                                            ; alt_xcvr_resync                                                                                          ; altera_xcvr_native_a10_181                          ;
;                      |g_optional_chnl_reconfig_logic[2].g_avmm_csr_enabled.embedded_debug_soft_csr|                                                                                  ; 15.0 (13.1)          ; 18.5 (14.5)                      ; 3.5 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 37 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[2].g_avmm_csr_enabled.embedded_debug_soft_csr                                                                                                                                              ; alt_xcvr_native_avmm_csr                                                                                 ; altera_xcvr_native_a10_181                          ;
;                         |g_status_reg_en.cal_busy|                                                                                                                                   ; 0.5 (0.5)            ; 1.8 (1.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[2].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy                                                                                                                     ; alt_xcvr_resync                                                                                          ; altera_xcvr_native_a10_181                          ;
;                         |g_status_reg_en.rx_is_locked_sync|                                                                                                                          ; 1.3 (1.3)            ; 2.2 (2.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[2].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.rx_is_locked_sync                                                                                                            ; alt_xcvr_resync                                                                                          ; altera_xcvr_native_a10_181                          ;
;                      |g_optional_chnl_reconfig_logic[3].g_avmm_csr_enabled.embedded_debug_soft_csr|                                                                                  ; 21.5 (20.5)          ; 24.6 (21.6)                      ; 3.3 (1.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[3].g_avmm_csr_enabled.embedded_debug_soft_csr                                                                                                                                              ; alt_xcvr_native_avmm_csr                                                                                 ; altera_xcvr_native_a10_181                          ;
;                         |g_status_reg_en.cal_busy|                                                                                                                                   ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[3].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy                                                                                                                     ; alt_xcvr_resync                                                                                          ; altera_xcvr_native_a10_181                          ;
;                         |g_status_reg_en.rx_is_locked_sync|                                                                                                                          ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[3].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.rx_is_locked_sync                                                                                                            ; alt_xcvr_resync                                                                                          ; altera_xcvr_native_a10_181                          ;
;                   |g_xcvr_native_insts[0].twentynm_xcvr_native_inst|                                                                                                                 ; 2.3 (0.0)            ; 3.8 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst                                                                                                                                                                                                              ; twentynm_xcvr_native                                                                                     ; altera_xcvr_native_a10_181                          ;
;                      |twentynm_xcvr_native_inst|                                                                                                                                     ; 2.3 (0.0)            ; 3.8 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst                                                                                                                                                                                    ; twentynm_xcvr_native_rev_20nm1                                                                           ; altera_xcvr_native_a10_181                          ;
;                         |inst_twentynm_pcs|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs                                                                                                                                                                  ; twentynm_pcs_rev_20nm1                                                                                   ; altera_xcvr_native_a10_181                          ;
;                         |inst_twentynm_pma|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma                                                                                                                                                                  ; twentynm_pma_rev_20nm1                                                                                   ; altera_xcvr_native_a10_181                          ;
;                         |inst_twentynm_xcvr_avmm|                                                                                                                                    ; 2.3 (2.3)            ; 3.8 (3.3)                        ; 1.5 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm                                                                                                                                                            ; twentynm_xcvr_avmm                                                                                       ; altera_xcvr_native_a10_181                          ;
;                            |avmm_atom_insts[0].avmm_reset_sync_inst|                                                                                                                 ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst                                                                                                                    ; alt_xcvr_resync                                                                                          ; altera_xcvr_native_a10_181                          ;
;                   |g_xcvr_native_insts[1].twentynm_xcvr_native_inst|                                                                                                                 ; 2.8 (0.0)            ; 3.8 (0.0)                        ; 1.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst                                                                                                                                                                                                              ; twentynm_xcvr_native                                                                                     ; altera_xcvr_native_a10_181                          ;
;                      |twentynm_xcvr_native_inst|                                                                                                                                     ; 2.8 (0.0)            ; 3.8 (0.0)                        ; 1.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst                                                                                                                                                                                    ; twentynm_xcvr_native_rev_20nm1                                                                           ; altera_xcvr_native_a10_181                          ;
;                         |inst_twentynm_pcs|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs                                                                                                                                                                  ; twentynm_pcs_rev_20nm1                                                                                   ; altera_xcvr_native_a10_181                          ;
;                         |inst_twentynm_pma|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma                                                                                                                                                                  ; twentynm_pma_rev_20nm1                                                                                   ; altera_xcvr_native_a10_181                          ;
;                         |inst_twentynm_xcvr_avmm|                                                                                                                                    ; 2.8 (2.7)            ; 3.8 (3.3)                        ; 1.5 (1.0)                                         ; 0.5 (0.4)                        ; 0.0 (0.0)            ; 4 (4)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm                                                                                                                                                            ; twentynm_xcvr_avmm                                                                                       ; altera_xcvr_native_a10_181                          ;
;                            |avmm_atom_insts[0].avmm_reset_sync_inst|                                                                                                                 ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst                                                                                                                    ; alt_xcvr_resync                                                                                          ; altera_xcvr_native_a10_181                          ;
;                   |g_xcvr_native_insts[2].twentynm_xcvr_native_inst|                                                                                                                 ; 2.5 (0.0)            ; 4.3 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst                                                                                                                                                                                                              ; twentynm_xcvr_native                                                                                     ; altera_xcvr_native_a10_181                          ;
;                      |twentynm_xcvr_native_inst|                                                                                                                                     ; 2.5 (0.0)            ; 4.3 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst                                                                                                                                                                                    ; twentynm_xcvr_native_rev_20nm1                                                                           ; altera_xcvr_native_a10_181                          ;
;                         |inst_twentynm_pcs|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs                                                                                                                                                                  ; twentynm_pcs_rev_20nm1                                                                                   ; altera_xcvr_native_a10_181                          ;
;                         |inst_twentynm_pma|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma                                                                                                                                                                  ; twentynm_pma_rev_20nm1                                                                                   ; altera_xcvr_native_a10_181                          ;
;                         |inst_twentynm_xcvr_avmm|                                                                                                                                    ; 2.5 (2.5)            ; 4.3 (3.8)                        ; 1.8 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm                                                                                                                                                            ; twentynm_xcvr_avmm                                                                                       ; altera_xcvr_native_a10_181                          ;
;                            |avmm_atom_insts[0].avmm_reset_sync_inst|                                                                                                                 ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst                                                                                                                    ; alt_xcvr_resync                                                                                          ; altera_xcvr_native_a10_181                          ;
;                   |g_xcvr_native_insts[3].twentynm_xcvr_native_inst|                                                                                                                 ; 3.0 (0.0)            ; 4.0 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst                                                                                                                                                                                                              ; twentynm_xcvr_native                                                                                     ; altera_xcvr_native_a10_181                          ;
;                      |twentynm_xcvr_native_inst|                                                                                                                                     ; 3.0 (0.0)            ; 4.0 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst                                                                                                                                                                                    ; twentynm_xcvr_native_rev_20nm1                                                                           ; altera_xcvr_native_a10_181                          ;
;                         |inst_twentynm_pcs|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs                                                                                                                                                                  ; twentynm_pcs_rev_20nm1                                                                                   ; altera_xcvr_native_a10_181                          ;
;                         |inst_twentynm_pma|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma                                                                                                                                                                  ; twentynm_pma_rev_20nm1                                                                                   ; altera_xcvr_native_a10_181                          ;
;                         |inst_twentynm_xcvr_avmm|                                                                                                                                    ; 3.0 (3.0)            ; 4.0 (3.5)                        ; 1.1 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm                                                                                                                                                            ; twentynm_xcvr_avmm                                                                                       ; altera_xcvr_native_a10_181                          ;
;                            |avmm_atom_insts[0].avmm_reset_sync_inst|                                                                                                                 ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst                                                                                                                    ; alt_xcvr_resync                                                                                          ; altera_xcvr_native_a10_181                          ;
;                |rst_controller|                                                                                                                                                      ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|rst_controller                                                                                                                                                                                                                                                           ; altera_reset_controller                                                                                  ; altera_reset_controller_181                         ;
;                   |alt_rst_sync_uq1|                                                                                                                                                 ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                          ; altera_reset_synchronizer                                                                                ; altera_reset_controller_181                         ;
;                |soft_pcs_0|                                                                                                                                                          ; 161.8 (15.4)         ; 160.6 (14.6)                     ; 0.2 (0.0)                                         ; 1.5 (0.8)                        ; 0.0 (0.0)            ; 208 (0)             ; 64 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_0                                                                                                                                                                                                                                                               ; jesd204_soft_pcs_rx                                                                                      ; jesd204_soft_pcs_rx_10                              ;
;                   |gen_lane[0].gen_dpw[0].i_dec|                                                                                                                                     ; 29.7 (29.7)          ; 30.0 (30.0)                      ; 0.5 (0.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 45 (45)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_0|gen_lane[0].gen_dpw[0].i_dec                                                                                                                                                                                                                                  ; jesd204_8b10b_decoder                                                                                    ; jesd204_soft_pcs_rx_10                              ;
;                   |gen_lane[0].gen_dpw[1].i_dec|                                                                                                                                     ; 15.7 (15.7)          ; 15.7 (15.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_0|gen_lane[0].gen_dpw[1].i_dec                                                                                                                                                                                                                                  ; jesd204_8b10b_decoder                                                                                    ; jesd204_soft_pcs_rx_10                              ;
;                   |gen_lane[0].gen_dpw[2].i_dec|                                                                                                                                     ; 14.2 (14.2)          ; 14.3 (14.3)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_0|gen_lane[0].gen_dpw[2].i_dec                                                                                                                                                                                                                                  ; jesd204_8b10b_decoder                                                                                    ; jesd204_soft_pcs_rx_10                              ;
;                   |gen_lane[0].gen_dpw[3].i_dec|                                                                                                                                     ; 14.7 (14.7)          ; 14.8 (14.8)                      ; 0.3 (0.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 23 (23)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_0|gen_lane[0].gen_dpw[3].i_dec                                                                                                                                                                                                                                  ; jesd204_8b10b_decoder                                                                                    ; jesd204_soft_pcs_rx_10                              ;
;                   |gen_lane[0].i_pattern_align|                                                                                                                                      ; 71.4 (71.4)          ; 71.2 (71.2)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 94 (94)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_0|gen_lane[0].i_pattern_align                                                                                                                                                                                                                                   ; jesd204_pattern_align                                                                                    ; jesd204_soft_pcs_rx_10                              ;
;                |soft_pcs_1|                                                                                                                                                          ; 155.8 (13.1)         ; 155.7 (13.1)                     ; 0.4 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 208 (0)             ; 64 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_1                                                                                                                                                                                                                                                               ; jesd204_soft_pcs_rx                                                                                      ; jesd204_soft_pcs_rx_10                              ;
;                   |gen_lane[0].gen_dpw[0].i_dec|                                                                                                                                     ; 28.0 (28.0)          ; 28.2 (28.2)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (45)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_1|gen_lane[0].gen_dpw[0].i_dec                                                                                                                                                                                                                                  ; jesd204_8b10b_decoder                                                                                    ; jesd204_soft_pcs_rx_10                              ;
;                   |gen_lane[0].gen_dpw[1].i_dec|                                                                                                                                     ; 15.3 (15.3)          ; 15.3 (15.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_1|gen_lane[0].gen_dpw[1].i_dec                                                                                                                                                                                                                                  ; jesd204_8b10b_decoder                                                                                    ; jesd204_soft_pcs_rx_10                              ;
;                   |gen_lane[0].gen_dpw[2].i_dec|                                                                                                                                     ; 13.6 (13.6)          ; 13.2 (13.2)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_1|gen_lane[0].gen_dpw[2].i_dec                                                                                                                                                                                                                                  ; jesd204_8b10b_decoder                                                                                    ; jesd204_soft_pcs_rx_10                              ;
;                   |gen_lane[0].gen_dpw[3].i_dec|                                                                                                                                     ; 13.8 (13.8)          ; 13.8 (13.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_1|gen_lane[0].gen_dpw[3].i_dec                                                                                                                                                                                                                                  ; jesd204_8b10b_decoder                                                                                    ; jesd204_soft_pcs_rx_10                              ;
;                   |gen_lane[0].i_pattern_align|                                                                                                                                      ; 71.2 (71.2)          ; 72.2 (72.2)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (94)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_1|gen_lane[0].i_pattern_align                                                                                                                                                                                                                                   ; jesd204_pattern_align                                                                                    ; jesd204_soft_pcs_rx_10                              ;
;                |soft_pcs_2|                                                                                                                                                          ; 152.7 (12.9)         ; 156.7 (12.9)                     ; 4.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 208 (0)             ; 64 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_2                                                                                                                                                                                                                                                               ; jesd204_soft_pcs_rx                                                                                      ; jesd204_soft_pcs_rx_10                              ;
;                   |gen_lane[0].gen_dpw[0].i_dec|                                                                                                                                     ; 27.8 (27.8)          ; 28.1 (28.1)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (45)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_2|gen_lane[0].gen_dpw[0].i_dec                                                                                                                                                                                                                                  ; jesd204_8b10b_decoder                                                                                    ; jesd204_soft_pcs_rx_10                              ;
;                   |gen_lane[0].gen_dpw[1].i_dec|                                                                                                                                     ; 14.1 (14.1)          ; 14.1 (14.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_2|gen_lane[0].gen_dpw[1].i_dec                                                                                                                                                                                                                                  ; jesd204_8b10b_decoder                                                                                    ; jesd204_soft_pcs_rx_10                              ;
;                   |gen_lane[0].gen_dpw[2].i_dec|                                                                                                                                     ; 13.4 (13.4)          ; 13.4 (13.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_2|gen_lane[0].gen_dpw[2].i_dec                                                                                                                                                                                                                                  ; jesd204_8b10b_decoder                                                                                    ; jesd204_soft_pcs_rx_10                              ;
;                   |gen_lane[0].gen_dpw[3].i_dec|                                                                                                                                     ; 14.0 (14.0)          ; 15.0 (15.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_2|gen_lane[0].gen_dpw[3].i_dec                                                                                                                                                                                                                                  ; jesd204_8b10b_decoder                                                                                    ; jesd204_soft_pcs_rx_10                              ;
;                   |gen_lane[0].i_pattern_align|                                                                                                                                      ; 69.2 (69.2)          ; 73.3 (73.3)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (94)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_2|gen_lane[0].i_pattern_align                                                                                                                                                                                                                                   ; jesd204_pattern_align                                                                                    ; jesd204_soft_pcs_rx_10                              ;
;                |soft_pcs_3|                                                                                                                                                          ; 155.1 (13.2)         ; 161.4 (13.2)                     ; 6.8 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 208 (0)             ; 64 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_3                                                                                                                                                                                                                                                               ; jesd204_soft_pcs_rx                                                                                      ; jesd204_soft_pcs_rx_10                              ;
;                   |gen_lane[0].gen_dpw[0].i_dec|                                                                                                                                     ; 27.9 (27.9)          ; 28.3 (28.3)                      ; 0.9 (0.9)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 45 (45)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_3|gen_lane[0].gen_dpw[0].i_dec                                                                                                                                                                                                                                  ; jesd204_8b10b_decoder                                                                                    ; jesd204_soft_pcs_rx_10                              ;
;                   |gen_lane[0].gen_dpw[1].i_dec|                                                                                                                                     ; 15.3 (15.3)          ; 15.5 (15.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_3|gen_lane[0].gen_dpw[1].i_dec                                                                                                                                                                                                                                  ; jesd204_8b10b_decoder                                                                                    ; jesd204_soft_pcs_rx_10                              ;
;                   |gen_lane[0].gen_dpw[2].i_dec|                                                                                                                                     ; 13.1 (13.1)          ; 13.1 (13.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_3|gen_lane[0].gen_dpw[2].i_dec                                                                                                                                                                                                                                  ; jesd204_8b10b_decoder                                                                                    ; jesd204_soft_pcs_rx_10                              ;
;                   |gen_lane[0].gen_dpw[3].i_dec|                                                                                                                                     ; 14.3 (14.3)          ; 15.3 (15.3)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_3|gen_lane[0].gen_dpw[3].i_dec                                                                                                                                                                                                                                  ; jesd204_8b10b_decoder                                                                                    ; jesd204_soft_pcs_rx_10                              ;
;                   |gen_lane[0].i_pattern_align|                                                                                                                                      ; 70.3 (70.3)          ; 76.0 (76.0)                      ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (94)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_3|gen_lane[0].i_pattern_align                                                                                                                                                                                                                                   ; jesd204_pattern_align                                                                                    ; jesd204_soft_pcs_rx_10                              ;
;             |phy_reset_control|                                                                                                                                                      ; 22.5 (1.5)           ; 22.5 (1.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (4)              ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy_reset_control                                                                                                                                                                                                                                                            ; altera_xcvr_reset_control                                                                                ; altera_xcvr_reset_control_181                       ;
;                |g_rx.g_rx[0].g_rx.counter_rx_analogreset|                                                                                                                            ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy_reset_control|g_rx.g_rx[0].g_rx.counter_rx_analogreset                                                                                                                                                                                                                   ; alt_xcvr_reset_counter                                                                                   ; altera_xcvr_reset_control_181                       ;
;                |g_rx.g_rx[0].g_rx.counter_rx_digitalreset|                                                                                                                           ; 7.3 (7.3)            ; 7.5 (7.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy_reset_control|g_rx.g_rx[0].g_rx.counter_rx_digitalreset                                                                                                                                                                                                                  ; alt_xcvr_reset_counter                                                                                   ; altera_xcvr_reset_control_181                       ;
;                |g_rx.g_rx[0].g_rx.counter_rx_ready|                                                                                                                                  ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy_reset_control|g_rx.g_rx[0].g_rx.counter_rx_ready                                                                                                                                                                                                                         ; alt_xcvr_reset_counter                                                                                   ; altera_xcvr_reset_control_181                       ;
;                |g_rx.g_rx[0].g_rx.resync_rx_cal_busy|                                                                                                                                ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy_reset_control|g_rx.g_rx[0].g_rx.resync_rx_cal_busy                                                                                                                                                                                                                       ; alt_xcvr_resync                                                                                          ; altera_xcvr_reset_control_181                       ;
;             |rst_controller_001|                                                                                                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|rst_controller_001                                                                                                                                                                                                                                                           ; altera_reset_controller                                                                                  ; altera_reset_controller_181                         ;
;             |rst_controller_002|                                                                                                                                                     ; 0.7 (0.0)            ; 1.2 (0.0)                        ; 1.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|rst_controller_002                                                                                                                                                                                                                                                           ; altera_reset_controller                                                                                  ; altera_reset_controller_181                         ;
;                |alt_rst_sync_uq1|                                                                                                                                                    ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 1.0 (1.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ad9680_jesd204|ad9680_jesd204|rst_controller_002|alt_rst_sync_uq1                                                                                                                                                                                                                                          ; altera_reset_synchronizer                                                                                ; altera_reset_controller_181                         ;
;       |avl_adxcfg_0|                                                                                                                                                                 ; 16.2 (0.0)           ; 19.7 (0.0)                       ; 3.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|avl_adxcfg_0                                                                                                                                                                                                                                                                                               ; avl_adxcfg_0                                                                                             ; avl_adxcfg_0                                        ;
;          |avl_adxcfg_0|                                                                                                                                                              ; 16.2 (16.2)          ; 19.7 (19.7)                      ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|avl_adxcfg_0|avl_adxcfg_0                                                                                                                                                                                                                                                                                  ; avl_adxcfg                                                                                               ; avl_adxcfg_10                                       ;
;       |avl_adxcfg_1|                                                                                                                                                                 ; 17.7 (0.0)           ; 19.8 (0.0)                       ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|avl_adxcfg_1                                                                                                                                                                                                                                                                                               ; avl_adxcfg_1                                                                                             ; avl_adxcfg_1                                        ;
;          |avl_adxcfg_1|                                                                                                                                                              ; 17.7 (17.7)          ; 19.8 (19.8)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|avl_adxcfg_1|avl_adxcfg_1                                                                                                                                                                                                                                                                                  ; avl_adxcfg                                                                                               ; avl_adxcfg_10                                       ;
;       |avl_adxcfg_2|                                                                                                                                                                 ; 16.9 (0.0)           ; 17.4 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|avl_adxcfg_2                                                                                                                                                                                                                                                                                               ; avl_adxcfg_2                                                                                             ; avl_adxcfg_2                                        ;
;          |avl_adxcfg_2|                                                                                                                                                              ; 16.9 (16.9)          ; 17.4 (17.4)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|avl_adxcfg_2|avl_adxcfg_2                                                                                                                                                                                                                                                                                  ; avl_adxcfg                                                                                               ; avl_adxcfg_10                                       ;
;       |avl_adxcfg_3|                                                                                                                                                                 ; 16.8 (0.0)           ; 20.3 (0.0)                       ; 3.8 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|avl_adxcfg_3                                                                                                                                                                                                                                                                                               ; avl_adxcfg_3                                                                                             ; avl_adxcfg_3                                        ;
;          |avl_adxcfg_3|                                                                                                                                                              ; 16.8 (16.8)          ; 20.3 (20.3)                      ; 3.8 (3.8)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 19 (19)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|avl_adxcfg_3|avl_adxcfg_3                                                                                                                                                                                                                                                                                  ; avl_adxcfg                                                                                               ; avl_adxcfg_10                                       ;
;       |bridge_0|                                                                                                                                                                     ; 95.7 (0.0)           ; 128.3 (0.0)                      ; 33.6 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 162 (0)             ; 155 (0)                   ; 0 (0)         ; 86080             ; 16    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0                                                                                                                                                                                                                                                                                                   ; mcu_subsystem_mm_clock_crossing_bridge_0                                                                 ; mcu_subsystem_mm_clock_crossing_bridge_0            ;
;          |mm_clock_crossing_bridge_0|                                                                                                                                                ; 95.7 (16.9)          ; 128.3 (18.5)                     ; 33.6 (1.7)                                        ; 1.0 (0.1)                        ; 0.0 (0.0)            ; 162 (32)            ; 155 (11)                  ; 0 (0)         ; 86080             ; 16    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0                                                                                                                                                                                                                                                                        ; mcu_subsystem_mm_clock_crossing_bridge_0_altera_avalon_mm_clock_crossing_bridge_181_zktegty              ; altera_avalon_mm_clock_crossing_bridge_181          ;
;             |cmd_fifo|                                                                                                                                                               ; 39.2 (37.6)          ; 47.3 (37.0)                      ; 9.0 (0.0)                                         ; 0.8 (0.6)                        ; 0.0 (0.0)            ; 59 (59)             ; 60 (32)                   ; 0 (0)         ; 20544             ; 9     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|cmd_fifo                                                                                                                                                                                                                                                               ; altera_avalon_dc_fifo                                                                                    ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                |mem_rtl_0|                                                                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20544             ; 9     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|cmd_fifo|mem_rtl_0                                                                                                                                                                                                                                                     ; altsyncram                                                                                               ; work                                                ;
;                   |auto_generated|                                                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20544             ; 9     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|cmd_fifo|mem_rtl_0|auto_generated                                                                                                                                                                                                                                      ; altsyncram_ffh1                                                                                          ; work                                                ;
;                |read_crosser|                                                                                                                                                        ; 0.0 (0.0)            ; 4.7 (0.0)                        ; 4.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser                                                                                                                                                                                                                                                  ; altera_dcfifo_synchronizer_bundle                                                                        ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[0].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[0].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[1].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.6 (0.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[1].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[2].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[2].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[3].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[3].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[4].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[4].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[5].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.6 (0.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[5].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[6].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[6].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                |write_crosser|                                                                                                                                                       ; 0.3 (0.0)            ; 5.6 (0.0)                        ; 5.6 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser                                                                                                                                                                                                                                                 ; altera_dcfifo_synchronizer_bundle                                                                        ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[0].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[0].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[1].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[1].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[2].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[2].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[3].u|                                                                                                                                                        ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[3].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[4].u|                                                                                                                                                        ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[4].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[5].u|                                                                                                                                                        ; 0.1 (0.1)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[5].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[6].u|                                                                                                                                                        ; 0.1 (0.1)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[6].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;             |rsp_fifo|                                                                                                                                                               ; 39.6 (39.6)          ; 62.5 (45.0)                      ; 22.9 (5.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (71)             ; 84 (48)                   ; 0 (0)         ; 65536             ; 7     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|rsp_fifo                                                                                                                                                                                                                                                               ; altera_avalon_dc_fifo                                                                                    ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                |mem_rtl_0|                                                                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 7     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|rsp_fifo|mem_rtl_0                                                                                                                                                                                                                                                     ; altsyncram                                                                                               ; work                                                ;
;                   |auto_generated|                                                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 7     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|rsp_fifo|mem_rtl_0|auto_generated                                                                                                                                                                                                                                      ; altsyncram_7jh1                                                                                          ; work                                                ;
;                |read_crosser|                                                                                                                                                        ; 0.0 (0.0)            ; 8.5 (0.0)                        ; 8.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser                                                                                                                                                                                                                                                  ; altera_dcfifo_synchronizer_bundle                                                                        ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[0].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[0].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[1].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[1].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[2].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[2].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[3].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[3].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[4].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[4].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[5].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[5].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[6].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[6].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[7].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[7].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[8].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[8].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                |write_crosser|                                                                                                                                                       ; 0.0 (0.0)            ; 9.0 (0.0)                        ; 9.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser                                                                                                                                                                                                                                                 ; altera_dcfifo_synchronizer_bundle                                                                        ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[0].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[0].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[1].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[1].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[2].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[2].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[3].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[3].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[4].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[4].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[5].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[5].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[6].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[6].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[7].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[7].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[8].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_0|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[8].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;       |bridge_1|                                                                                                                                                                     ; 39.4 (0.0)           ; 55.5 (0.0)                       ; 16.7 (0.0)                                        ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 63 (0)              ; 81 (0)                    ; 0 (0)         ; 616               ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1                                                                                                                                                                                                                                                                                                   ; mcu_subsystem_mm_clock_crossing_bridge_1                                                                 ; mcu_subsystem_mm_clock_crossing_bridge_1            ;
;          |mm_clock_crossing_bridge_1|                                                                                                                                                ; 39.4 (7.8)           ; 55.5 (7.7)                       ; 16.7 (0.0)                                        ; 0.6 (0.1)                        ; 0.0 (0.0)            ; 63 (13)             ; 81 (6)                    ; 0 (0)         ; 616               ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1|mm_clock_crossing_bridge_1                                                                                                                                                                                                                                                                        ; mcu_subsystem_mm_clock_crossing_bridge_1_altera_avalon_mm_clock_crossing_bridge_181_vjv6npq              ; altera_avalon_mm_clock_crossing_bridge_181          ;
;             |cmd_fifo|                                                                                                                                                               ; 14.0 (13.8)          ; 20.5 (15.3)                      ; 7.0 (2.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 21 (21)             ; 36 (20)                   ; 0 (0)         ; 360               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1|mm_clock_crossing_bridge_1|cmd_fifo                                                                                                                                                                                                                                                               ; altera_avalon_dc_fifo                                                                                    ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                |mem_rtl_0|                                                                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 360               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1|mm_clock_crossing_bridge_1|cmd_fifo|mem_rtl_0                                                                                                                                                                                                                                                     ; altsyncram                                                                                               ; work                                                ;
;                   |auto_generated|                                                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 360               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1|mm_clock_crossing_bridge_1|cmd_fifo|mem_rtl_0|auto_generated                                                                                                                                                                                                                                      ; altsyncram_b9h1                                                                                          ; work                                                ;
;                |read_crosser|                                                                                                                                                        ; 0.2 (0.0)            ; 2.7 (0.0)                        ; 2.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1|mm_clock_crossing_bridge_1|cmd_fifo|read_crosser                                                                                                                                                                                                                                                  ; altera_dcfifo_synchronizer_bundle                                                                        ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[0].u|                                                                                                                                                        ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1|mm_clock_crossing_bridge_1|cmd_fifo|read_crosser|sync[0].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[1].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.4 (0.4)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1|mm_clock_crossing_bridge_1|cmd_fifo|read_crosser|sync[1].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[2].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1|mm_clock_crossing_bridge_1|cmd_fifo|read_crosser|sync[2].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[3].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1|mm_clock_crossing_bridge_1|cmd_fifo|read_crosser|sync[3].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                |write_crosser|                                                                                                                                                       ; 0.0 (0.0)            ; 2.5 (0.0)                        ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1|mm_clock_crossing_bridge_1|cmd_fifo|write_crosser                                                                                                                                                                                                                                                 ; altera_dcfifo_synchronizer_bundle                                                                        ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[0].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.6 (0.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1|mm_clock_crossing_bridge_1|cmd_fifo|write_crosser|sync[0].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[1].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1|mm_clock_crossing_bridge_1|cmd_fifo|write_crosser|sync[1].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[2].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1|mm_clock_crossing_bridge_1|cmd_fifo|write_crosser|sync[2].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[3].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1|mm_clock_crossing_bridge_1|cmd_fifo|write_crosser|sync[3].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;             |rsp_fifo|                                                                                                                                                               ; 16.8 (16.8)          ; 27.3 (20.0)                      ; 10.5 (3.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 39 (23)                   ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1|mm_clock_crossing_bridge_1|rsp_fifo                                                                                                                                                                                                                                                               ; altera_avalon_dc_fifo                                                                                    ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                |mem_rtl_0|                                                                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1|mm_clock_crossing_bridge_1|rsp_fifo|mem_rtl_0                                                                                                                                                                                                                                                     ; altsyncram                                                                                               ; work                                                ;
;                   |auto_generated|                                                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1|mm_clock_crossing_bridge_1|rsp_fifo|mem_rtl_0|auto_generated                                                                                                                                                                                                                                      ; altsyncram_39h1                                                                                          ; work                                                ;
;                |read_crosser|                                                                                                                                                        ; 0.0 (0.0)            ; 3.8 (0.0)                        ; 3.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1|mm_clock_crossing_bridge_1|rsp_fifo|read_crosser                                                                                                                                                                                                                                                  ; altera_dcfifo_synchronizer_bundle                                                                        ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[0].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1|mm_clock_crossing_bridge_1|rsp_fifo|read_crosser|sync[0].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[1].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1|mm_clock_crossing_bridge_1|rsp_fifo|read_crosser|sync[1].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[2].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1|mm_clock_crossing_bridge_1|rsp_fifo|read_crosser|sync[2].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[3].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1|mm_clock_crossing_bridge_1|rsp_fifo|read_crosser|sync[3].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                |write_crosser|                                                                                                                                                       ; 0.0 (0.0)            ; 3.5 (0.0)                        ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1|mm_clock_crossing_bridge_1|rsp_fifo|write_crosser                                                                                                                                                                                                                                                 ; altera_dcfifo_synchronizer_bundle                                                                        ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[0].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1|mm_clock_crossing_bridge_1|rsp_fifo|write_crosser|sync[0].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[1].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1|mm_clock_crossing_bridge_1|rsp_fifo|write_crosser|sync[1].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[2].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1|mm_clock_crossing_bridge_1|rsp_fifo|write_crosser|sync[2].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[3].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_1|mm_clock_crossing_bridge_1|rsp_fifo|write_crosser|sync[3].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;       |bridge_2|                                                                                                                                                                     ; 22.2 (0.0)           ; 37.7 (0.0)                       ; 15.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (0)              ; 63 (0)                    ; 0 (0)         ; 280               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_2                                                                                                                                                                                                                                                                                                   ; mcu_subsystem_mm_clock_crossing_bridge_2                                                                 ; mcu_subsystem_mm_clock_crossing_bridge_2            ;
;          |mm_clock_crossing_bridge_2|                                                                                                                                                ; 22.2 (4.3)           ; 37.7 (4.6)                       ; 15.5 (0.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (9)              ; 63 (5)                    ; 0 (0)         ; 280               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_2|mm_clock_crossing_bridge_2                                                                                                                                                                                                                                                                        ; mcu_subsystem_mm_clock_crossing_bridge_2_altera_avalon_mm_clock_crossing_bridge_181_kqxyhsq              ; altera_avalon_mm_clock_crossing_bridge_181          ;
;             |cmd_fifo|                                                                                                                                                               ; 8.3 (8.3)            ; 15.7 (10.1)                      ; 7.4 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 28 (16)                   ; 0 (0)         ; 152               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_2|mm_clock_crossing_bridge_2|cmd_fifo                                                                                                                                                                                                                                                               ; altera_avalon_dc_fifo                                                                                    ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                |mem_rtl_0|                                                                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 152               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_2|mm_clock_crossing_bridge_2|cmd_fifo|mem_rtl_0                                                                                                                                                                                                                                                     ; altsyncram                                                                                               ; work                                                ;
;                   |auto_generated|                                                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 152               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_2|mm_clock_crossing_bridge_2|cmd_fifo|mem_rtl_0|auto_generated                                                                                                                                                                                                                                      ; altsyncram_79h1                                                                                          ; work                                                ;
;                |read_crosser|                                                                                                                                                        ; 0.0 (0.0)            ; 2.8 (0.0)                        ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_2|mm_clock_crossing_bridge_2|cmd_fifo|read_crosser                                                                                                                                                                                                                                                  ; altera_dcfifo_synchronizer_bundle                                                                        ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[0].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_2|mm_clock_crossing_bridge_2|cmd_fifo|read_crosser|sync[0].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[1].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_2|mm_clock_crossing_bridge_2|cmd_fifo|read_crosser|sync[1].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[2].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_2|mm_clock_crossing_bridge_2|cmd_fifo|read_crosser|sync[2].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                |write_crosser|                                                                                                                                                       ; 0.0 (0.0)            ; 2.8 (0.0)                        ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_2|mm_clock_crossing_bridge_2|cmd_fifo|write_crosser                                                                                                                                                                                                                                                 ; altera_dcfifo_synchronizer_bundle                                                                        ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[0].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_2|mm_clock_crossing_bridge_2|cmd_fifo|write_crosser|sync[0].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[1].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_2|mm_clock_crossing_bridge_2|cmd_fifo|write_crosser|sync[1].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[2].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_2|mm_clock_crossing_bridge_2|cmd_fifo|write_crosser|sync[2].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;             |rsp_fifo|                                                                                                                                                               ; 9.6 (9.6)            ; 17.4 (12.2)                      ; 7.8 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 30 (18)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_2|mm_clock_crossing_bridge_2|rsp_fifo                                                                                                                                                                                                                                                               ; altera_avalon_dc_fifo                                                                                    ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                |mem_rtl_0|                                                                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_2|mm_clock_crossing_bridge_2|rsp_fifo|mem_rtl_0                                                                                                                                                                                                                                                     ; altsyncram                                                                                               ; work                                                ;
;                   |auto_generated|                                                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_2|mm_clock_crossing_bridge_2|rsp_fifo|mem_rtl_0|auto_generated                                                                                                                                                                                                                                      ; altsyncram_p8h1                                                                                          ; work                                                ;
;                |read_crosser|                                                                                                                                                        ; 0.0 (0.0)            ; 3.0 (0.0)                        ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_2|mm_clock_crossing_bridge_2|rsp_fifo|read_crosser                                                                                                                                                                                                                                                  ; altera_dcfifo_synchronizer_bundle                                                                        ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[0].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_2|mm_clock_crossing_bridge_2|rsp_fifo|read_crosser|sync[0].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[1].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_2|mm_clock_crossing_bridge_2|rsp_fifo|read_crosser|sync[1].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[2].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_2|mm_clock_crossing_bridge_2|rsp_fifo|read_crosser|sync[2].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                |write_crosser|                                                                                                                                                       ; 0.0 (0.0)            ; 2.2 (0.0)                        ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_2|mm_clock_crossing_bridge_2|rsp_fifo|write_crosser                                                                                                                                                                                                                                                 ; altera_dcfifo_synchronizer_bundle                                                                        ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[0].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_2|mm_clock_crossing_bridge_2|rsp_fifo|write_crosser|sync[0].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[1].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_2|mm_clock_crossing_bridge_2|rsp_fifo|write_crosser|sync[1].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[2].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_2|mm_clock_crossing_bridge_2|rsp_fifo|write_crosser|sync[2].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;       |bridge_3|                                                                                                                                                                     ; 24.3 (0.0)           ; 34.9 (0.0)                       ; 11.1 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 63 (0)                    ; 0 (0)         ; 384               ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_3                                                                                                                                                                                                                                                                                                   ; mcu_subsystem_mm_clock_crossing_bridge_3                                                                 ; mcu_subsystem_mm_clock_crossing_bridge_3            ;
;          |mm_clock_crossing_bridge_3|                                                                                                                                                ; 24.3 (4.4)           ; 34.9 (4.4)                       ; 11.1 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 40 (8)              ; 63 (5)                    ; 0 (0)         ; 384               ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_3|mm_clock_crossing_bridge_3                                                                                                                                                                                                                                                                        ; mcu_subsystem_mm_clock_crossing_bridge_3_altera_avalon_mm_clock_crossing_bridge_181_kqxyhsq              ; altera_avalon_mm_clock_crossing_bridge_181          ;
;             |cmd_fifo|                                                                                                                                                               ; 10.3 (10.2)          ; 15.5 (11.7)                      ; 5.7 (1.8)                                         ; 0.5 (0.4)                        ; 0.0 (0.0)            ; 16 (16)             ; 28 (16)                   ; 0 (0)         ; 256               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_3|mm_clock_crossing_bridge_3|cmd_fifo                                                                                                                                                                                                                                                               ; altera_avalon_dc_fifo                                                                                    ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                |mem_rtl_0|                                                                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_3|mm_clock_crossing_bridge_3|cmd_fifo|mem_rtl_0                                                                                                                                                                                                                                                     ; altsyncram                                                                                               ; work                                                ;
;                   |auto_generated|                                                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_3|mm_clock_crossing_bridge_3|cmd_fifo|mem_rtl_0|auto_generated                                                                                                                                                                                                                                      ; altsyncram_49h1                                                                                          ; work                                                ;
;                |read_crosser|                                                                                                                                                        ; 0.0 (0.0)            ; 1.8 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_3|mm_clock_crossing_bridge_3|cmd_fifo|read_crosser                                                                                                                                                                                                                                                  ; altera_dcfifo_synchronizer_bundle                                                                        ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[0].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_3|mm_clock_crossing_bridge_3|cmd_fifo|read_crosser|sync[0].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[1].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_3|mm_clock_crossing_bridge_3|cmd_fifo|read_crosser|sync[1].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[2].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.6 (0.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_3|mm_clock_crossing_bridge_3|cmd_fifo|read_crosser|sync[2].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                |write_crosser|                                                                                                                                                       ; 0.2 (0.0)            ; 2.1 (0.0)                        ; 2.1 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_3|mm_clock_crossing_bridge_3|cmd_fifo|write_crosser                                                                                                                                                                                                                                                 ; altera_dcfifo_synchronizer_bundle                                                                        ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[0].u|                                                                                                                                                        ; 0.1 (0.1)            ; 0.6 (0.6)                        ; 0.6 (0.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_3|mm_clock_crossing_bridge_3|cmd_fifo|write_crosser|sync[0].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[1].u|                                                                                                                                                        ; 0.1 (0.1)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_3|mm_clock_crossing_bridge_3|cmd_fifo|write_crosser|sync[1].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[2].u|                                                                                                                                                        ; 0.1 (0.1)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_3|mm_clock_crossing_bridge_3|cmd_fifo|write_crosser|sync[2].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;             |rsp_fifo|                                                                                                                                                               ; 9.3 (9.2)            ; 15.0 (10.7)                      ; 5.7 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 30 (18)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_3|mm_clock_crossing_bridge_3|rsp_fifo                                                                                                                                                                                                                                                               ; altera_avalon_dc_fifo                                                                                    ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                |mem_rtl_0|                                                                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_3|mm_clock_crossing_bridge_3|rsp_fifo|mem_rtl_0                                                                                                                                                                                                                                                     ; altsyncram                                                                                               ; work                                                ;
;                   |auto_generated|                                                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_3|mm_clock_crossing_bridge_3|rsp_fifo|mem_rtl_0|auto_generated                                                                                                                                                                                                                                      ; altsyncram_p8h1                                                                                          ; work                                                ;
;                |read_crosser|                                                                                                                                                        ; 0.2 (0.0)            ; 2.1 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_3|mm_clock_crossing_bridge_3|rsp_fifo|read_crosser                                                                                                                                                                                                                                                  ; altera_dcfifo_synchronizer_bundle                                                                        ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[0].u|                                                                                                                                                        ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_3|mm_clock_crossing_bridge_3|rsp_fifo|read_crosser|sync[0].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[1].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.6 (0.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_3|mm_clock_crossing_bridge_3|rsp_fifo|read_crosser|sync[1].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[2].u|                                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_3|mm_clock_crossing_bridge_3|rsp_fifo|read_crosser|sync[2].u                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                |write_crosser|                                                                                                                                                       ; 0.0 (0.0)            ; 2.2 (0.0)                        ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_3|mm_clock_crossing_bridge_3|rsp_fifo|write_crosser                                                                                                                                                                                                                                                 ; altera_dcfifo_synchronizer_bundle                                                                        ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[0].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_3|mm_clock_crossing_bridge_3|rsp_fifo|write_crosser|sync[0].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[1].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_3|mm_clock_crossing_bridge_3|rsp_fifo|write_crosser|sync[1].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;                   |sync[2].u|                                                                                                                                                        ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|bridge_3|mm_clock_crossing_bridge_3|rsp_fifo|write_crosser|sync[2].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_mm_clock_crossing_bridge_181          ;
;       |ddr3|                                                                                                                                                                         ; 37.0 (0.0)           ; 70.0 (0.0)                       ; 33.5 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 156 (0)                   ; 0 (0)         ; 131072            ; 8     ; 0          ; 0    ; 0            ; 2 (0)  ; mcu_0|ddr3                                                                                                                                                                                                                                                                                                       ; ddr3                                                                                                     ; ddr3                                                ;
;          |ddr3|                                                                                                                                                                      ; 37.0 (0.0)           ; 70.0 (0.0)                       ; 33.5 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 156 (0)                   ; 0 (0)         ; 131072            ; 8     ; 0          ; 0    ; 0            ; 2 (0)  ; mcu_0|ddr3|ddr3                                                                                                                                                                                                                                                                                                  ; ddr3_altera_emif_c10_181_nwzktfi                                                                         ; altera_emif_c10_181                                 ;
;             |arch|                                                                                                                                                                   ; 10.0 (0.0)           ; 19.0 (0.0)                       ; 9.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 2 (0)  ; mcu_0|ddr3|ddr3|arch                                                                                                                                                                                                                                                                                             ; ddr3_altera_emif_arch_nf_181_rdy7veq                                                                     ; altera_emif_arch_nf_181                             ;
;                |arch_inst|                                                                                                                                                           ; 10.0 (0.0)           ; 19.0 (0.0)                       ; 9.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 2 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst                                                                                                                                                                                                                                                                                   ; ddr3_altera_emif_arch_nf_181_rdy7veq_top                                                                 ; altera_emif_arch_nf_181                             ;
;                   |bufs_inst|                                                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst                                                                                                                                                                                                                                                                         ; altera_emif_arch_nf_bufs                                                                                 ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_a.inst[0].b|                                                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_a.inst[0].b                                                                                                                                                                                                                                                     ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_a.inst[10].b|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_a.inst[10].b                                                                                                                                                                                                                                                    ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_a.inst[11].b|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_a.inst[11].b                                                                                                                                                                                                                                                    ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_a.inst[12].b|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_a.inst[12].b                                                                                                                                                                                                                                                    ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_a.inst[13].b|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_a.inst[13].b                                                                                                                                                                                                                                                    ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_a.inst[14].b|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_a.inst[14].b                                                                                                                                                                                                                                                    ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_a.inst[15].b|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_a.inst[15].b                                                                                                                                                                                                                                                    ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_a.inst[1].b|                                                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_a.inst[1].b                                                                                                                                                                                                                                                     ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_a.inst[2].b|                                                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_a.inst[2].b                                                                                                                                                                                                                                                     ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_a.inst[3].b|                                                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_a.inst[3].b                                                                                                                                                                                                                                                     ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_a.inst[4].b|                                                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_a.inst[4].b                                                                                                                                                                                                                                                     ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_a.inst[5].b|                                                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_a.inst[5].b                                                                                                                                                                                                                                                     ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_a.inst[6].b|                                                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_a.inst[6].b                                                                                                                                                                                                                                                     ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_a.inst[7].b|                                                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_a.inst[7].b                                                                                                                                                                                                                                                     ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_a.inst[8].b|                                                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_a.inst[8].b                                                                                                                                                                                                                                                     ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_a.inst[9].b|                                                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_a.inst[9].b                                                                                                                                                                                                                                                     ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_ba.inst[0].b|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_ba.inst[0].b                                                                                                                                                                                                                                                    ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_ba.inst[1].b|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_ba.inst[1].b                                                                                                                                                                                                                                                    ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_ba.inst[2].b|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_ba.inst[2].b                                                                                                                                                                                                                                                    ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_cas_n.inst[0].b|                                                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_cas_n.inst[0].b                                                                                                                                                                                                                                                 ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_ck.inst[0].b|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].b                                                                                                                                                                                                                                                    ; altera_emif_arch_nf_buf_udir_df_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_cke.inst[0].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_cke.inst[0].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_cs_n.inst[0].b|                                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_cs_n.inst[0].b                                                                                                                                                                                                                                                  ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dm.inst[0].b|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dm.inst[0].b                                                                                                                                                                                                                                                    ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dm.inst[1].b|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dm.inst[1].b                                                                                                                                                                                                                                                    ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dm.inst[2].b|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dm.inst[2].b                                                                                                                                                                                                                                                    ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dm.inst[3].b|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dm.inst[3].b                                                                                                                                                                                                                                                    ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[0].b|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[0].b                                                                                                                                                                                                                                                    ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[10].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[10].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[11].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[11].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[12].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[12].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[13].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[13].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[14].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[14].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[15].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[15].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[16].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[16].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[17].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[17].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[18].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[18].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[19].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[19].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[1].b|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[1].b                                                                                                                                                                                                                                                    ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[20].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[20].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[21].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[21].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[22].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[22].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[23].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[23].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[24].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[24].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[25].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[25].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[26].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[26].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[27].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[27].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[28].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[28].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[29].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[29].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[2].b|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[2].b                                                                                                                                                                                                                                                    ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[30].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[30].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[31].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[31].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[3].b|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[3].b                                                                                                                                                                                                                                                    ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[4].b|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[4].b                                                                                                                                                                                                                                                    ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[5].b|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[5].b                                                                                                                                                                                                                                                    ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[6].b|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[6].b                                                                                                                                                                                                                                                    ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[7].b|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[7].b                                                                                                                                                                                                                                                    ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[8].b|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[8].b                                                                                                                                                                                                                                                    ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dq.inst[9].b|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dq.inst[9].b                                                                                                                                                                                                                                                    ; altera_emif_arch_nf_buf_bdir_se                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dqs.inst[0].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_bdir_df                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dqs.inst[1].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_bdir_df                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dqs.inst[2].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_bdir_df                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_dqs.inst[3].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_bdir_df                                                                          ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_odt.inst[0].b|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_odt.inst[0].b                                                                                                                                                                                                                                                   ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_ras_n.inst[0].b|                                                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_ras_n.inst[0].b                                                                                                                                                                                                                                                 ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_reset_n.inst[0].b|                                                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_reset_n.inst[0].b                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                      |gen_mem_we_n.inst[0].b|                                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_we_n.inst[0].b                                                                                                                                                                                                                                                  ; altera_emif_arch_nf_buf_udir_se_o                                                                        ; altera_emif_arch_nf_181                             ;
;                   |io_aux_inst|                                                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|io_aux_inst                                                                                                                                                                                                                                                                       ; ddr3_altera_emif_arch_nf_181_rdy7veq_io_aux                                                              ; altera_emif_arch_nf_181                             ;
;                   |io_tiles_wrap_inst|                                                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst                                                                                                                                                                                                                                                                ; altera_emif_arch_nf_io_tiles_wrap                                                                        ; altera_emif_arch_nf_181                             ;
;                      |io_tiles_inst|                                                                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst                                                                                                                                                                                                                                                  ; altera_emif_arch_nf_io_tiles                                                                             ; altera_emif_arch_nf_181                             ;
;                   |non_hps.core_clks_rsts_inst|                                                                                                                                      ; 9.5 (9.5)            ; 16.0 (16.0)                      ; 6.5 (6.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|non_hps.core_clks_rsts_inst                                                                                                                                                                                                                                                       ; altera_emif_arch_nf_core_clks_rsts                                                                       ; altera_emif_arch_nf_181                             ;
;                   |oct_inst|                                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst                                                                                                                                                                                                                                                                          ; altera_emif_arch_nf_oct                                                                                  ; altera_emif_arch_nf_181                             ;
;                   |pll_inst|                                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 2 (2)  ; mcu_0|ddr3|ddr3|arch|arch_inst|pll_inst                                                                                                                                                                                                                                                                          ; altera_emif_arch_nf_pll                                                                                  ; altera_emif_arch_nf_181                             ;
;                   |seq_if_inst|                                                                                                                                                      ; 0.5 (0.0)            ; 3.0 (0.0)                        ; 3.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|seq_if_inst                                                                                                                                                                                                                                                                       ; altera_emif_arch_nf_seq_if                                                                               ; altera_emif_arch_nf_181                             ;
;                      |afi_cal_fail_sync_inst|                                                                                                                                        ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|seq_if_inst|afi_cal_fail_sync_inst                                                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                                                                            ; altera_emif_arch_nf_181                             ;
;                      |afi_cal_success_sync_inst|                                                                                                                                     ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|arch|arch_inst|seq_if_inst|afi_cal_success_sync_inst                                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                            ; altera_emif_arch_nf_181                             ;
;             |cal_slave_component|                                                                                                                                                    ; 27.0 (0.0)           ; 51.0 (0.0)                       ; 24.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 108 (0)                   ; 0 (0)         ; 131072            ; 8     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|cal_slave_component                                                                                                                                                                                                                                                                              ; ddr3_altera_emif_cal_slave_nf_181_34trbdq                                                                ; altera_emif_cal_slave_nf_181                        ;
;                |ioaux_master_bridge|                                                                                                                                                 ; 26.1 (26.1)          ; 48.8 (48.8)                      ; 22.7 (22.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 103 (103)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|cal_slave_component|ioaux_master_bridge                                                                                                                                                                                                                                                          ; ddr3_altera_avalon_mm_bridge_181_osihcfi                                                                 ; altera_avalon_mm_bridge_181                         ;
;                |ioaux_soft_ram|                                                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 8     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|cal_slave_component|ioaux_soft_ram                                                                                                                                                                                                                                                               ; ddr3_altera_avalon_onchip_memory2_181_fwqs2dy                                                            ; altera_avalon_onchip_memory2_181                    ;
;                   |the_altsyncram|                                                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 8     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|cal_slave_component|ioaux_soft_ram|the_altsyncram                                                                                                                                                                                                                                                ; altsyncram                                                                                               ; altera_avalon_onchip_memory2_181                    ;
;                      |auto_generated|                                                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 8     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|cal_slave_component|ioaux_soft_ram|the_altsyncram|auto_generated                                                                                                                                                                                                                                 ; altsyncram_mkq1                                                                                          ; work                                                ;
;                |mm_interconnect_0|                                                                                                                                                   ; 0.9 (0.0)            ; 1.2 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|cal_slave_component|mm_interconnect_0                                                                                                                                                                                                                                                            ; ddr3_altera_mm_interconnect_181_p7jgxoq                                                                  ; altera_mm_interconnect_181                          ;
;                   |ioaux_soft_ram_s1_translator|                                                                                                                                     ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|cal_slave_component|mm_interconnect_0|ioaux_soft_ram_s1_translator                                                                                                                                                                                                                               ; ddr3_altera_merlin_slave_translator_181_5aswt6a                                                          ; altera_merlin_slave_translator_181                  ;
;                |rst_controller|                                                                                                                                                      ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|cal_slave_component|rst_controller                                                                                                                                                                                                                                                               ; altera_reset_controller                                                                                  ; altera_reset_controller_181                         ;
;                   |alt_rst_sync_uq1|                                                                                                                                                 ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ddr3|ddr3|cal_slave_component|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                              ; altera_reset_synchronizer                                                                                ; altera_reset_controller_181                         ;
;       |ethernet|                                                                                                                                                                     ; 6092.3 (0.0)         ; 7776.7 (0.0)                     ; 1718.7 (0.0)                                      ; 34.4 (0.0)                       ; 160.0 (0.0)          ; 8356 (0)            ; 9970 (0)                  ; 0 (0)         ; 2852680           ; 163   ; 0          ; 0    ; 0            ; 1 (0)  ; mcu_0|ethernet                                                                                                                                                                                                                                                                                                   ; ethernet                                                                                                 ; ethernet                                            ;
;          |avalon_st_adapter|                                                                                                                                                         ; 281.4 (0.0)          ; 335.7 (0.0)                      ; 59.8 (0.0)                                        ; 5.5 (0.0)                        ; 0.0 (0.0)            ; 153 (0)             ; 561 (0)                   ; 0 (0)         ; 328               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|avalon_st_adapter                                                                                                                                                                                                                                                                                 ; ethernet_altera_avalon_st_adapter_181_bmfedey                                                            ; altera_avalon_st_adapter_181                        ;
;             |data_format_adapter_0|                                                                                                                                                  ; 152.7 (152.7)        ; 197.3 (197.3)                    ; 45.7 (45.7)                                       ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 132 (132)           ; 283 (283)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|avalon_st_adapter|data_format_adapter_0                                                                                                                                                                                                                                                           ; ethernet_data_format_adapter_181_2gqvzui                                                                 ; data_format_adapter_181                             ;
;             |error_adapter_0|                                                                                                                                                        ; 119.0 (119.0)        ; 127.9 (127.9)                    ; 13.3 (13.3)                                       ; 4.4 (4.4)                        ; 0.0 (0.0)            ; 2 (2)               ; 269 (269)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                 ; ethernet_error_adapter_181_jy2tski                                                                       ; error_adapter_181                                   ;
;             |timing_adapter_0|                                                                                                                                                       ; 9.7 (0.7)            ; 10.5 (1.0)                       ; 0.8 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (1)              ; 9 (0)                     ; 0 (0)         ; 328               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|avalon_st_adapter|timing_adapter_0                                                                                                                                                                                                                                                                ; ethernet_timing_adapter_181_7qwysyi                                                                      ; timing_adapter_181                                  ;
;                |ethernet_timing_adapter_181_7qwysyi_fifo|                                                                                                                            ; 9.0 (9.0)            ; 9.5 (9.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 9 (9)                     ; 0 (0)         ; 328               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|avalon_st_adapter|timing_adapter_0|ethernet_timing_adapter_181_7qwysyi_fifo                                                                                                                                                                                                                       ; ethernet_timing_adapter_181_7qwysyi_fifo                                                                 ; timing_adapter_181                                  ;
;                   |mem_rtl_0|                                                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 328               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|avalon_st_adapter|timing_adapter_0|ethernet_timing_adapter_181_7qwysyi_fifo|mem_rtl_0                                                                                                                                                                                                             ; altsyncram                                                                                               ; work                                                ;
;                      |auto_generated|                                                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 328               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|avalon_st_adapter|timing_adapter_0|ethernet_timing_adapter_181_7qwysyi_fifo|mem_rtl_0|auto_generated                                                                                                                                                                                              ; altsyncram_t5l1                                                                                          ; work                                                ;
;          |avalon_st_adapter_001|                                                                                                                                                     ; 120.2 (0.0)          ; 189.6 (0.0)                      ; 70.3 (0.0)                                        ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 187 (0)             ; 335 (0)                   ; 0 (0)         ; 1280              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|avalon_st_adapter_001                                                                                                                                                                                                                                                                             ; ethernet_altera_avalon_st_adapter_181_zifr75q                                                            ; altera_avalon_st_adapter_181                        ;
;             |data_format_adapter_0|                                                                                                                                                  ; 107.5 (85.2)         ; 174.8 (152.7)                    ; 68.2 (68.3)                                       ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 182 (140)           ; 298 (283)                 ; 0 (0)         ; 1280              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|avalon_st_adapter_001|data_format_adapter_0                                                                                                                                                                                                                                                       ; ethernet_data_format_adapter_181_jumd7li                                                                 ; data_format_adapter_181                             ;
;                |state_ram|                                                                                                                                                           ; 22.2 (22.2)          ; 22.2 (22.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 15 (15)                   ; 0 (0)         ; 1280              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|avalon_st_adapter_001|data_format_adapter_0|state_ram                                                                                                                                                                                                                                             ; ethernet_data_format_adapter_181_jumd7li_state_ram                                                       ; data_format_adapter_181                             ;
;                   |mem_rtl_0|                                                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1280              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|avalon_st_adapter_001|data_format_adapter_0|state_ram|mem_rtl_0                                                                                                                                                                                                                                   ; altsyncram                                                                                               ; work                                                ;
;                      |auto_generated|                                                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1280              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|avalon_st_adapter_001|data_format_adapter_0|state_ram|mem_rtl_0|auto_generated                                                                                                                                                                                                                    ; altsyncram_h9l1                                                                                          ; work                                                ;
;             |error_adapter_0|                                                                                                                                                        ; 12.7 (12.7)          ; 14.7 (14.7)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                                                                                             ; ethernet_error_adapter_181_bvz7ctq                                                                       ; error_adapter_181                                   ;
;          |dma_bridge|                                                                                                                                                                ; 169.6 (0.0)          ; 397.6 (0.0)                      ; 228.8 (0.0)                                       ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 907 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_bridge                                                                                                                                                                                                                                                                                        ; dma_bridge                                                                                               ; dma_bridge                                          ;
;             |dma_bridge|                                                                                                                                                             ; 169.6 (169.6)        ; 397.6 (397.6)                    ; 228.8 (228.8)                                     ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 6 (6)               ; 907 (907)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_bridge|dma_bridge                                                                                                                                                                                                                                                                             ; dma_bridge_altera_avalon_mm_bridge_181_ez2t52y                                                           ; altera_avalon_mm_bridge_181                         ;
;          |dma_rx|                                                                                                                                                                    ; 1257.5 (0.0)         ; 1318.9 (0.0)                     ; 64.7 (0.0)                                        ; 3.3 (0.0)                        ; 40.0 (0.0)           ; 1770 (0)            ; 644 (0)                   ; 0 (0)         ; 1128064           ; 59    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx                                                                                                                                                                                                                                                                                            ; dma_rx                                                                                                   ; dma_rx                                              ;
;             |dma_rx|                                                                                                                                                                 ; 1257.5 (0.0)         ; 1318.9 (0.0)                     ; 64.7 (0.0)                                        ; 3.3 (0.0)                        ; 40.0 (0.0)           ; 1770 (0)            ; 644 (0)                   ; 0 (0)         ; 1128064           ; 59    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx                                                                                                                                                                                                                                                                                     ; dma_rx_altera_msgdma_181_sblzwoi                                                                         ; altera_msgdma_181                                   ;
;                |dispatcher_internal|                                                                                                                                                 ; 146.0 (0.5)          ; 167.3 (0.7)                      ; 21.3 (0.2)                                        ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 190 (1)             ; 173 (1)                   ; 0 (0)         ; 22144             ; 5     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal                                                                                                                                                                                                                                                                 ; dispatcher                                                                                               ; modular_sgdma_dispatcher_181                        ;
;                   |the_csr_block|                                                                                                                                                    ; 41.6 (41.6)          ; 54.1 (54.1)                      ; 12.6 (12.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (69)             ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_csr_block                                                                                                                                                                                                                                                   ; csr_block                                                                                                ; modular_sgdma_dispatcher_181                        ;
;                   |the_descriptor_buffers|                                                                                                                                           ; 70.9 (4.9)           ; 80.1 (11.9)                      ; 9.2 (7.1)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 53 (8)              ; 65 (28)                   ; 0 (0)         ; 11648             ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_descriptor_buffers                                                                                                                                                                                                                                          ; descriptor_buffers                                                                                       ; modular_sgdma_dispatcher_181                        ;
;                      |the_write_command_FIFO|                                                                                                                                        ; 66.1 (14.8)          ; 68.2 (14.8)                      ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 45 (28)             ; 37 (22)                   ; 0 (0)         ; 11648             ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_descriptor_buffers|the_write_command_FIFO                                                                                                                                                                                                                   ; fifo_with_byteenables                                                                                    ; modular_sgdma_dispatcher_181                        ;
;                         |the_dp_ram|                                                                                                                                                 ; 51.1 (0.0)           ; 53.3 (0.0)                       ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 17 (0)              ; 15 (0)                    ; 0 (0)         ; 11648             ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_descriptor_buffers|the_write_command_FIFO|the_dp_ram                                                                                                                                                                                                        ; altsyncram                                                                                               ; modular_sgdma_dispatcher_181                        ;
;                            |auto_generated|                                                                                                                                          ; 51.1 (51.1)          ; 53.3 (53.3)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 40.0 (40.0)          ; 17 (17)             ; 15 (15)                   ; 0 (0)         ; 11648             ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_descriptor_buffers|the_write_command_FIFO|the_dp_ram|auto_generated                                                                                                                                                                                         ; altsyncram_6fh1                                                                                          ; work                                                ;
;                   |the_response_block|                                                                                                                                               ; 32.4 (3.0)           ; 32.4 (3.1)                       ; 0.0 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (10)             ; 39 (0)                    ; 0 (0)         ; 10496             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_response_block                                                                                                                                                                                                                                              ; response_block                                                                                           ; modular_sgdma_dispatcher_181                        ;
;                      |the_response_FIFO|                                                                                                                                             ; 29.3 (0.0)           ; 29.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (0)              ; 39 (0)                    ; 0 (0)         ; 10496             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_response_block|the_response_FIFO                                                                                                                                                                                                                            ; scfifo                                                                                                   ; modular_sgdma_dispatcher_181                        ;
;                         |auto_generated|                                                                                                                                             ; 29.3 (0.0)           ; 29.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (0)              ; 39 (0)                    ; 0 (0)         ; 10496             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated                                                                                                                                                                                                             ; scfifo_e251                                                                                              ; altera_avalon_jtag_uart_181                         ;
;                            |dpfifo|                                                                                                                                                  ; 29.3 (16.0)          ; 29.3 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (31)             ; 39 (16)                   ; 0 (0)         ; 10496             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated|dpfifo                                                                                                                                                                                                      ; a_dpfifo_1q41                                                                                            ; altera_work                                         ;
;                               |FIFOram|                                                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10496             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated|dpfifo|FIFOram                                                                                                                                                                                              ; altsyncram_eql1                                                                                          ; altera_work                                         ;
;                               |rd_ptr_msb|                                                                                                                                           ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                           ; cntr_s9b                                                                                                 ; altera_work                                         ;
;                               |usedw_counter|                                                                                                                                        ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                        ; cntr_9a7                                                                                                 ; altera_work                                         ;
;                               |wr_ptr|                                                                                                                                               ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                               ; cntr_t9b                                                                                                 ; altera_work                                         ;
;                |write_mstr_internal|                                                                                                                                                 ; 1111.4 (247.4)       ; 1151.6 (247.2)                   ; 43.4 (1.4)                                        ; 3.3 (1.6)                        ; 0.0 (0.0)            ; 1580 (365)          ; 471 (105)                 ; 0 (0)         ; 1105920           ; 54    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal                                                                                                                                                                                                                                                                 ; write_master                                                                                             ; dma_write_master_181                                ;
;                   |the_ST_to_MM_Adapter|                                                                                                                                             ; 651.9 (651.9)        ; 691.2 (691.2)                    ; 40.3 (40.3)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 884 (884)           ; 253 (253)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_ST_to_MM_Adapter                                                                                                                                                                                                                                            ; ST_to_MM_Adapter                                                                                         ; dma_write_master_181                                ;
;                   |the_byte_enable_generator|                                                                                                                                        ; 86.5 (0.0)           ; 86.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 131 (0)             ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_byte_enable_generator                                                                                                                                                                                                                                       ; byte_enable_generator                                                                                    ; dma_write_master_181                                ;
;                      |the_two_hundred_fifty_six_bit_byteenable_FSM|                                                                                                                  ; 86.5 (11.7)          ; 86.3 (11.7)                      ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 131 (18)            ; 15 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM                                                                                                                                                                                          ; two_hundred_fifty_six_bit_byteenable_FSM                                                                 ; dma_write_master_181                                ;
;                         |lower_one_hundred_twenty_eight_bit_byteenable_FSM|                                                                                                          ; 42.2 (7.2)           ; 42.2 (7.2)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (11)             ; 7 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|lower_one_hundred_twenty_eight_bit_byteenable_FSM                                                                                                                                        ; one_hundred_twenty_eight_bit_byteenable_FSM                                                              ; dma_write_master_181                                ;
;                            |lower_sixty_four_bit_byteenable_FSM|                                                                                                                     ; 18.8 (8.8)           ; 18.8 (9.0)                       ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (12)             ; 3 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|lower_one_hundred_twenty_eight_bit_byteenable_FSM|lower_sixty_four_bit_byteenable_FSM                                                                                                    ; sixty_four_bit_byteenable_FSM                                                                            ; dma_write_master_181                                ;
;                               |lower_thirty_two_bit_byteenable_FSM|                                                                                                                  ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|lower_one_hundred_twenty_eight_bit_byteenable_FSM|lower_sixty_four_bit_byteenable_FSM|lower_thirty_two_bit_byteenable_FSM                                                                ; thirty_two_bit_byteenable_FSM                                                                            ; dma_write_master_181                                ;
;                               |upper_thirty_two_bit_byteenable_FSM|                                                                                                                  ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|lower_one_hundred_twenty_eight_bit_byteenable_FSM|lower_sixty_four_bit_byteenable_FSM|upper_thirty_two_bit_byteenable_FSM                                                                ; thirty_two_bit_byteenable_FSM                                                                            ; dma_write_master_181                                ;
;                            |upper_sixty_four_bit_byteenable_FSM|                                                                                                                     ; 16.2 (6.3)           ; 16.2 (6.3)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (10)             ; 3 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|lower_one_hundred_twenty_eight_bit_byteenable_FSM|upper_sixty_four_bit_byteenable_FSM                                                                                                    ; sixty_four_bit_byteenable_FSM                                                                            ; dma_write_master_181                                ;
;                               |lower_thirty_two_bit_byteenable_FSM|                                                                                                                  ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|lower_one_hundred_twenty_eight_bit_byteenable_FSM|upper_sixty_four_bit_byteenable_FSM|lower_thirty_two_bit_byteenable_FSM                                                                ; thirty_two_bit_byteenable_FSM                                                                            ; dma_write_master_181                                ;
;                               |upper_thirty_two_bit_byteenable_FSM|                                                                                                                  ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|lower_one_hundred_twenty_eight_bit_byteenable_FSM|upper_sixty_four_bit_byteenable_FSM|upper_thirty_two_bit_byteenable_FSM                                                                ; thirty_two_bit_byteenable_FSM                                                                            ; dma_write_master_181                                ;
;                         |upper_one_hundred_twenty_eight_bit_byteenable_FSM|                                                                                                          ; 32.7 (6.8)           ; 32.5 (6.8)                       ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 53 (11)             ; 7 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|upper_one_hundred_twenty_eight_bit_byteenable_FSM                                                                                                                                        ; one_hundred_twenty_eight_bit_byteenable_FSM                                                              ; dma_write_master_181                                ;
;                            |lower_sixty_four_bit_byteenable_FSM|                                                                                                                     ; 12.3 (6.3)           ; 12.3 (6.3)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (11)             ; 3 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|upper_one_hundred_twenty_eight_bit_byteenable_FSM|lower_sixty_four_bit_byteenable_FSM                                                                                                    ; sixty_four_bit_byteenable_FSM                                                                            ; dma_write_master_181                                ;
;                               |lower_thirty_two_bit_byteenable_FSM|                                                                                                                  ; 2.8 (2.8)            ; 3.2 (3.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|upper_one_hundred_twenty_eight_bit_byteenable_FSM|lower_sixty_four_bit_byteenable_FSM|lower_thirty_two_bit_byteenable_FSM                                                                ; thirty_two_bit_byteenable_FSM                                                                            ; dma_write_master_181                                ;
;                               |upper_thirty_two_bit_byteenable_FSM|                                                                                                                  ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|upper_one_hundred_twenty_eight_bit_byteenable_FSM|lower_sixty_four_bit_byteenable_FSM|upper_thirty_two_bit_byteenable_FSM                                                                ; thirty_two_bit_byteenable_FSM                                                                            ; dma_write_master_181                                ;
;                            |upper_sixty_four_bit_byteenable_FSM|                                                                                                                     ; 13.3 (5.5)           ; 13.3 (5.8)                       ; 0.2 (0.3)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 21 (9)              ; 3 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|upper_one_hundred_twenty_eight_bit_byteenable_FSM|upper_sixty_four_bit_byteenable_FSM                                                                                                    ; sixty_four_bit_byteenable_FSM                                                                            ; dma_write_master_181                                ;
;                               |lower_thirty_two_bit_byteenable_FSM|                                                                                                                  ; 4.3 (4.3)            ; 4.5 (4.5)                        ; 0.3 (0.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 7 (7)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|upper_one_hundred_twenty_eight_bit_byteenable_FSM|upper_sixty_four_bit_byteenable_FSM|lower_thirty_two_bit_byteenable_FSM                                                                ; thirty_two_bit_byteenable_FSM                                                                            ; dma_write_master_181                                ;
;                               |upper_thirty_two_bit_byteenable_FSM|                                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|upper_one_hundred_twenty_eight_bit_byteenable_FSM|upper_sixty_four_bit_byteenable_FSM|upper_thirty_two_bit_byteenable_FSM                                                                ; thirty_two_bit_byteenable_FSM                                                                            ; dma_write_master_181                                ;
;                   |the_st_to_master_fifo|                                                                                                                                            ; 58.5 (0.0)           ; 62.2 (0.0)                       ; 4.2 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 107 (0)             ; 55 (0)                    ; 0 (0)         ; 1105920           ; 54    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_st_to_master_fifo                                                                                                                                                                                                                                           ; scfifo                                                                                                   ; dma_write_master_181                                ;
;                      |auto_generated|                                                                                                                                                ; 58.5 (0.0)           ; 62.2 (0.0)                       ; 4.2 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 107 (0)             ; 55 (0)                    ; 0 (0)         ; 1105920           ; 54    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_st_to_master_fifo|auto_generated                                                                                                                                                                                                                            ; scfifo_4751                                                                                              ; altera_avalon_jtag_uart_181                         ;
;                         |dpfifo|                                                                                                                                                     ; 58.5 (37.5)          ; 62.2 (41.2)                      ; 4.2 (4.2)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 107 (68)            ; 55 (20)                   ; 0 (0)         ; 1105920           ; 54    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_st_to_master_fifo|auto_generated|dpfifo                                                                                                                                                                                                                     ; a_dpfifo_nu41                                                                                            ; altera_work                                         ;
;                            |FIFOram|                                                                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1105920           ; 54    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_st_to_master_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                             ; altsyncram_q3m1                                                                                          ; altera_work                                         ;
;                            |rd_ptr_msb|                                                                                                                                              ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_st_to_master_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                          ; cntr_7bb                                                                                                 ; altera_work                                         ;
;                            |usedw_counter|                                                                                                                                           ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_st_to_master_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                       ; cntr_kb7                                                                                                 ; altera_work                                         ;
;                            |wr_ptr|                                                                                                                                                  ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_st_to_master_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                              ; cntr_8bb                                                                                                 ; altera_work                                         ;
;                   |the_write_burst_control|                                                                                                                                          ; 63.5 (63.5)          ; 64.7 (64.7)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (93)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_write_burst_control                                                                                                                                                                                                                                         ; write_burst_control                                                                                      ; dma_write_master_181                                ;
;          |dma_tx|                                                                                                                                                                    ; 1064.6 (0.0)         ; 1119.8 (0.0)                     ; 59.0 (0.0)                                        ; 3.8 (0.0)                        ; 80.0 (0.0)           ; 1354 (0)            ; 803 (0)                   ; 0 (0)         ; 1125760           ; 58    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_tx                                                                                                                                                                                                                                                                                            ; dma_tx                                                                                                   ; dma_tx                                              ;
;             |dma_tx|                                                                                                                                                                 ; 1064.6 (0.0)         ; 1119.8 (0.0)                     ; 59.0 (0.0)                                        ; 3.8 (0.0)                        ; 80.0 (0.0)           ; 1354 (0)            ; 803 (0)                   ; 0 (0)         ; 1125760           ; 58    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_tx|dma_tx                                                                                                                                                                                                                                                                                     ; dma_tx_altera_msgdma_181_kckrdxy                                                                         ; altera_msgdma_181                                   ;
;                |dispatcher_internal|                                                                                                                                                 ; 148.5 (0.7)          ; 169.4 (0.5)                      ; 21.6 (0.0)                                        ; 0.7 (0.2)                        ; 80.0 (0.0)           ; 120 (1)             ; 131 (1)                   ; 0 (0)         ; 11648             ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_tx|dma_tx|dispatcher_internal                                                                                                                                                                                                                                                                 ; dispatcher                                                                                               ; modular_sgdma_dispatcher_181                        ;
;                   |the_csr_block|                                                                                                                                                    ; 34.0 (34.0)          ; 45.4 (45.4)                      ; 11.4 (11.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_tx|dma_tx|dispatcher_internal|the_csr_block                                                                                                                                                                                                                                                   ; csr_block                                                                                                ; modular_sgdma_dispatcher_181                        ;
;                   |the_descriptor_buffers|                                                                                                                                           ; 113.8 (4.8)          ; 123.5 (11.0)                     ; 10.2 (6.2)                                        ; 0.5 (0.0)                        ; 80.0 (0.0)           ; 53 (8)              ; 64 (19)                   ; 0 (0)         ; 11648             ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_tx|dma_tx|dispatcher_internal|the_descriptor_buffers                                                                                                                                                                                                                                          ; descriptor_buffers                                                                                       ; modular_sgdma_dispatcher_181                        ;
;                      |the_read_command_FIFO|                                                                                                                                         ; 109.0 (16.0)         ; 112.5 (15.5)                     ; 4.0 (0.0)                                         ; 0.5 (0.5)                        ; 80.0 (0.0)           ; 45 (28)             ; 45 (22)                   ; 0 (0)         ; 11648             ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_tx|dma_tx|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO                                                                                                                                                                                                                    ; fifo_with_byteenables                                                                                    ; modular_sgdma_dispatcher_181                        ;
;                         |the_dp_ram|                                                                                                                                                 ; 93.0 (0.0)           ; 97.0 (0.0)                       ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 17 (0)              ; 23 (0)                    ; 0 (0)         ; 11648             ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_tx|dma_tx|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram                                                                                                                                                                                                         ; altsyncram                                                                                               ; modular_sgdma_dispatcher_181                        ;
;                            |auto_generated|                                                                                                                                          ; 93.0 (93.0)          ; 97.0 (97.0)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 80.0 (80.0)          ; 17 (17)             ; 23 (23)                   ; 0 (0)         ; 11648             ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_tx|dma_tx|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated                                                                                                                                                                                          ; altsyncram_6fh1                                                                                          ; work                                                ;
;                |read_mstr_internal|                                                                                                                                                  ; 916.1 (139.8)        ; 950.4 (143.5)                    ; 37.4 (4.4)                                        ; 3.1 (0.7)                        ; 0.0 (0.0)            ; 1234 (240)          ; 672 (89)                  ; 0 (0)         ; 1114112           ; 55    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal                                                                                                                                                                                                                                                                  ; read_master                                                                                              ; dma_read_master_181                                 ;
;                   |the_MM_to_ST_adapter|                                                                                                                                             ; 725.6 (725.6)        ; 755.8 (755.8)                    ; 32.6 (32.6)                                       ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 897 (897)           ; 528 (528)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|the_MM_to_ST_adapter                                                                                                                                                                                                                                             ; MM_to_ST_Adapter                                                                                         ; dma_read_master_181                                 ;
;                   |the_master_to_st_fifo|                                                                                                                                            ; 41.3 (0.0)           ; 41.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 79 (0)              ; 55 (0)                    ; 0 (0)         ; 1114112           ; 55    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|the_master_to_st_fifo                                                                                                                                                                                                                                            ; scfifo                                                                                                   ; dma_read_master_181                                 ;
;                      |auto_generated|                                                                                                                                                ; 41.3 (0.0)           ; 41.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 79 (0)              ; 55 (0)                    ; 0 (0)         ; 1114112           ; 55    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|the_master_to_st_fifo|auto_generated                                                                                                                                                                                                                             ; scfifo_c751                                                                                              ; altera_avalon_jtag_uart_181                         ;
;                         |dpfifo|                                                                                                                                                     ; 41.3 (22.1)          ; 41.2 (22.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 79 (41)             ; 55 (20)                   ; 0 (0)         ; 1114112           ; 55    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo                                                                                                                                                                                                                      ; a_dpfifo_vu41                                                                                            ; altera_work                                         ;
;                            |FIFOram|                                                                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1114112           ; 55    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                              ; altsyncram_a4m1                                                                                          ; altera_work                                         ;
;                            |rd_ptr_msb|                                                                                                                                              ; 6.3 (6.3)            ; 6.3 (6.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                           ; cntr_7bb                                                                                                 ; altera_work                                         ;
;                            |usedw_counter|                                                                                                                                           ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                        ; cntr_kb7                                                                                                 ; altera_work                                         ;
;                            |wr_ptr|                                                                                                                                                  ; 6.3 (6.3)            ; 6.3 (6.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                               ; cntr_8bb                                                                                                 ; altera_work                                         ;
;                   |the_read_burst_control|                                                                                                                                           ; 9.3 (9.3)            ; 9.8 (9.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|the_read_burst_control                                                                                                                                                                                                                                           ; read_burst_control                                                                                       ; dma_read_master_181                                 ;
;          |ethernet_iopll|                                                                                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 1 (0)  ; mcu_0|ethernet|ethernet_iopll                                                                                                                                                                                                                                                                                    ; ethernet_iopll                                                                                           ; ethernet_iopll                                      ;
;             |ethernet_iopll|                                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 1 (0)  ; mcu_0|ethernet|ethernet_iopll|ethernet_iopll                                                                                                                                                                                                                                                                     ; ethernet_iopll_altera_iopll_181_7d7bofq                                                                  ; altera_iopll_181                                    ;
;                |altera_iopll_i|                                                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 1 (0)  ; mcu_0|ethernet|ethernet_iopll|ethernet_iopll|altera_iopll_i                                                                                                                                                                                                                                                      ; altera_iopll                                                                                             ; altera_iopll_181                                    ;
;                   |c10gx_pll|                                                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 1 (1)  ; mcu_0|ethernet|ethernet_iopll|ethernet_iopll|altera_iopll_i|c10gx_pll                                                                                                                                                                                                                                            ; cyclone10gx_iopll_ip                                                                                     ; altera_iopll_181                                    ;
;          |mac|                                                                                                                                                                       ; 1991.9 (0.0)         ; 2852.2 (0.0)                     ; 875.2 (0.0)                                       ; 14.8 (0.0)                       ; 40.0 (0.0)           ; 3078 (0)            ; 4540 (0)                  ; 0 (0)         ; 597248            ; 43    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac                                                                                                                                                                                                                                                                                               ; mac                                                                                                      ; mac                                                 ;
;             |mac|                                                                                                                                                                    ; 1991.9 (0.0)         ; 2852.2 (0.0)                     ; 875.2 (0.0)                                       ; 14.8 (0.0)                       ; 40.0 (0.0)           ; 3078 (0)            ; 4540 (0)                  ; 0 (0)         ; 597248            ; 43    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac                                                                                                                                                                                                                                                                                           ; mac_altera_eth_tse_181_ei362la                                                                           ; altera_eth_tse_181                                  ;
;                |i_tse_mac|                                                                                                                                                           ; 1991.9 (0.8)         ; 2852.2 (0.8)                     ; 875.2 (0.0)                                       ; 14.8 (0.0)                       ; 40.0 (0.0)           ; 3078 (3)            ; 4540 (1)                  ; 0 (0)         ; 597248            ; 43    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac                                                                                                                                                                                                                                                                                 ; altera_eth_tse_mac                                                                                       ; altera_eth_tse_mac_181                              ;
;                   |U_MAC_CONTROL|                                                                                                                                                    ; 812.9 (0.0)          ; 1191.6 (0.0)                     ; 384.0 (0.0)                                       ; 5.3 (0.0)                        ; 40.0 (0.0)           ; 1185 (0)            ; 1954 (0)                  ; 0 (0)         ; 768               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL                                                                                                                                                                                                                                                                   ; altera_tse_mac_control                                                                                   ; altera_eth_tse_mac_181                              ;
;                      |U_CTRL|                                                                                                                                                        ; 15.2 (15.4)          ; 20.8 (18.9)                      ; 5.6 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 27 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_CTRL                                                                                                                                                                                                                                                            ; altera_tse_host_control                                                                                  ; altera_eth_tse_mac_181                              ;
;                         |U_SYNC_1|                                                                                                                                                   ; 0.0 (0.0)            ; 1.1 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_CTRL|U_SYNC_1                                                                                                                                                                                                                                                   ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                            |std_sync_no_cut|                                                                                                                                         ; 0.0 (0.0)            ; 1.1 (1.1)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_CTRL|U_SYNC_1|std_sync_no_cut                                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                         |U_SYNC_2|                                                                                                                                                   ; -0.3 (0.0)           ; 0.8 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_CTRL|U_SYNC_2                                                                                                                                                                                                                                                   ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                            |std_sync_no_cut|                                                                                                                                         ; -0.3 (-0.3)          ; 0.8 (0.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_CTRL|U_SYNC_2|std_sync_no_cut                                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                      |U_REG|                                                                                                                                                         ; 797.8 (546.5)        ; 1170.9 (707.0)                   ; 378.4 (164.5)                                     ; 5.3 (4.1)                        ; 40.0 (0.0)           ; 1156 (793)          ; 1927 (1018)               ; 0 (0)         ; 768               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG                                                                                                                                                                                                                                                             ; altera_tse_register_map                                                                                  ; altera_eth_tse_mac_181                              ;
;                         |U_EXCESS_COL|                                                                                                                                               ; 1.0 (0.5)            ; 2.5 (1.0)                        ; 1.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 4 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_EXCESS_COL                                                                                                                                                                                                                                                ; altera_tse_clock_crosser                                                                                 ; altera_eth_tse_mac_181                              ;
;                            |in_to_out_synchronizer|                                                                                                                                  ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_EXCESS_COL|in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                               |std_sync_no_cut|                                                                                                                                      ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_EXCESS_COL|in_to_out_synchronizer|std_sync_no_cut                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                         |U_LATE_COL|                                                                                                                                                 ; 1.0 (0.5)            ; 2.5 (1.0)                        ; 1.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 4 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_LATE_COL                                                                                                                                                                                                                                                  ; altera_tse_clock_crosser                                                                                 ; altera_eth_tse_mac_181                              ;
;                            |in_to_out_synchronizer|                                                                                                                                  ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_LATE_COL|in_to_out_synchronizer                                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                               |std_sync_no_cut|                                                                                                                                      ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_LATE_COL|in_to_out_synchronizer|std_sync_no_cut                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                         |U_MAGIC_DETECT|                                                                                                                                             ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_MAGIC_DETECT                                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                            |std_sync_no_cut|                                                                                                                                         ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_MAGIC_DETECT|std_sync_no_cut                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                         |U_RXCNT|                                                                                                                                                    ; 147.0 (116.3)        ; 181.0 (128.8)                    ; 34.1 (12.5)                                       ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 209 (198)           ; 286 (190)                 ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT                                                                                                                                                                                                                                                     ; altera_tse_rx_counter_cntl                                                                               ; altera_eth_tse_mac_181                              ;
;                            |CNT_ARRAY_1|                                                                                                                                             ; 20.5 (0.0)           ; 23.7 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|CNT_ARRAY_1                                                                                                                                                                                                                                         ; altera_tse_dpram_16x32                                                                                   ; altera_eth_tse_mac_181                              ;
;                               |altera_syncram_component|                                                                                                                             ; 20.5 (0.0)           ; 23.7 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|CNT_ARRAY_1|altera_syncram_component                                                                                                                                                                                                                ; altera_syncram                                                                                           ; altera_eth_tse_mac_181                              ;
;                                  |auto_generated|                                                                                                                                    ; 20.5 (0.0)           ; 23.7 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|CNT_ARRAY_1|altera_syncram_component|auto_generated                                                                                                                                                                                                 ; altera_syncram_asq1                                                                                      ; ram_2port_181                                       ;
;                                     |altsyncram1|                                                                                                                                    ; 20.5 (20.5)          ; 23.7 (23.7)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|CNT_ARRAY_1|altera_syncram_component|auto_generated|altsyncram1                                                                                                                                                                                     ; altsyncram_6b74                                                                                          ; altera_work                                         ;
;                            |CNT_ARRAY_2|                                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|CNT_ARRAY_2                                                                                                                                                                                                                                         ; altera_tse_dpram_16x32                                                                                   ; altera_eth_tse_mac_181                              ;
;                               |altera_syncram_component|                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|CNT_ARRAY_2|altera_syncram_component                                                                                                                                                                                                                ; altera_syncram                                                                                           ; altera_eth_tse_mac_181                              ;
;                                  |auto_generated|                                                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|CNT_ARRAY_2|altera_syncram_component|auto_generated                                                                                                                                                                                                 ; altera_syncram_asq1                                                                                      ; ram_2port_181                                       ;
;                                     |altsyncram1|                                                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|CNT_ARRAY_2|altera_syncram_component|auto_generated|altsyncram1                                                                                                                                                                                     ; altsyncram_6b74                                                                                          ; altera_work                                         ;
;                            |U_SYNC_1|                                                                                                                                                ; 8.7 (0.0)            ; 13.4 (0.0)                       ; 4.9 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1                                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer_bundle                                                                   ; altera_eth_tse_mac_181                              ;
;                               |sync[0].u|                                                                                                                                            ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[0].u                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[0].u|std_sync_no_cut                                                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[10].u|                                                                                                                                           ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[10].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[10].u|std_sync_no_cut                                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[11].u|                                                                                                                                           ; 0.3 (0.0)            ; 0.6 (0.0)                        ; 0.4 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[11].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.3 (0.3)            ; 0.6 (0.6)                        ; 0.4 (0.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[11].u|std_sync_no_cut                                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[12].u|                                                                                                                                           ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[12].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[12].u|std_sync_no_cut                                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[13].u|                                                                                                                                           ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[13].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[13].u|std_sync_no_cut                                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[14].u|                                                                                                                                           ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[14].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[14].u|std_sync_no_cut                                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[15].u|                                                                                                                                           ; 0.4 (0.0)            ; 1.0 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[15].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[15].u|std_sync_no_cut                                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[1].u|                                                                                                                                            ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[1].u                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[1].u|std_sync_no_cut                                                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[2].u|                                                                                                                                            ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[2].u                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[2].u|std_sync_no_cut                                                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[3].u|                                                                                                                                            ; 0.9 (0.0)            ; 0.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[3].u                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[3].u|std_sync_no_cut                                                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[4].u|                                                                                                                                            ; 0.3 (0.0)            ; 0.6 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[4].u                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.3 (0.3)            ; 0.6 (0.6)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[4].u|std_sync_no_cut                                                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[5].u|                                                                                                                                            ; 0.6 (0.0)            ; 0.6 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[5].u                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[5].u|std_sync_no_cut                                                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[6].u|                                                                                                                                            ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[6].u                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[6].u|std_sync_no_cut                                                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[7].u|                                                                                                                                            ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[7].u                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[7].u|std_sync_no_cut                                                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[8].u|                                                                                                                                            ; 0.6 (0.0)            ; 1.3 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[8].u                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.6 (0.6)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[8].u|std_sync_no_cut                                                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[9].u|                                                                                                                                            ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[9].u                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_1|sync[9].u|std_sync_no_cut                                                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                            |U_SYNC_MSB_AOCTETSRECEIVEDOK|                                                                                                                            ; 1.5 (1.2)            ; 15.2 (12.7)                      ; 13.7 (11.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 40 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_MSB_AOCTETSRECEIVEDOK                                                                                                                                                                                                                        ; altera_tse_clock_crosser                                                                                 ; altera_eth_tse_mac_181                              ;
;                               |in_to_out_synchronizer|                                                                                                                               ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_MSB_AOCTETSRECEIVEDOK|in_to_out_synchronizer                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_MSB_AOCTETSRECEIVEDOK|in_to_out_synchronizer|std_sync_no_cut                                                                                                                                                                                 ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |out_to_in_synchronizer|                                                                                                                               ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_MSB_AOCTETSRECEIVEDOK|out_to_in_synchronizer                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_MSB_AOCTETSRECEIVEDOK|out_to_in_synchronizer|std_sync_no_cut                                                                                                                                                                                 ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                         |U_SYNC_1|                                                                                                                                                   ; 0.5 (0.0)            ; 1.2 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_1                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                            |std_sync_no_cut|                                                                                                                                         ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_1|std_sync_no_cut                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                         |U_SYNC_11|                                                                                                                                                  ; 2.1 (1.6)            ; 23.9 (21.7)                      ; 22.3 (20.3)                                       ; 0.5 (0.2)                        ; 0.0 (0.0)            ; 3 (3)               ; 72 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_11                                                                                                                                                                                                                                                   ; altera_tse_clock_crosser                                                                                 ; altera_eth_tse_mac_181                              ;
;                            |in_to_out_synchronizer|                                                                                                                                  ; 0.1 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_11|in_to_out_synchronizer                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                               |std_sync_no_cut|                                                                                                                                      ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_11|in_to_out_synchronizer|std_sync_no_cut                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                            |out_to_in_synchronizer|                                                                                                                                  ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.6 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_11|out_to_in_synchronizer                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                               |std_sync_no_cut|                                                                                                                                      ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_11|out_to_in_synchronizer|std_sync_no_cut                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                         |U_SYNC_12|                                                                                                                                                  ; 1.9 (1.2)            ; 25.8 (23.5)                      ; 24.3 (22.5)                                       ; 0.5 (0.2)                        ; 0.0 (0.0)            ; 3 (3)               ; 72 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_12                                                                                                                                                                                                                                                   ; altera_tse_clock_crosser                                                                                 ; altera_eth_tse_mac_181                              ;
;                            |in_to_out_synchronizer|                                                                                                                                  ; 0.1 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_12|in_to_out_synchronizer                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                               |std_sync_no_cut|                                                                                                                                      ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_12|in_to_out_synchronizer|std_sync_no_cut                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                            |out_to_in_synchronizer|                                                                                                                                  ; 0.6 (0.0)            ; 0.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_12|out_to_in_synchronizer                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                               |std_sync_no_cut|                                                                                                                                      ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_12|out_to_in_synchronizer|std_sync_no_cut                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                         |U_SYNC_13|                                                                                                                                                  ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_13                                                                                                                                                                                                                                                   ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                            |std_sync_no_cut|                                                                                                                                         ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_13|std_sync_no_cut                                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                         |U_SYNC_14|                                                                                                                                                  ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_14                                                                                                                                                                                                                                                   ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                            |std_sync_no_cut|                                                                                                                                         ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_14|std_sync_no_cut                                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                         |U_SYNC_2|                                                                                                                                                   ; 0.0 (0.0)            ; 1.2 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_2                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                            |std_sync_no_cut|                                                                                                                                         ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_2|std_sync_no_cut                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                         |U_SYNC_3|                                                                                                                                                   ; 0.4 (0.0)            ; 1.2 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_3                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                            |std_sync_no_cut|                                                                                                                                         ; 0.4 (0.4)            ; 1.2 (1.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_3|std_sync_no_cut                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                         |U_SYNC_4|                                                                                                                                                   ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_4                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                            |std_sync_no_cut|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_4|std_sync_no_cut                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                         |U_SYNC_5|                                                                                                                                                   ; 0.2 (0.0)            ; 1.5 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_5                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                            |std_sync_no_cut|                                                                                                                                         ; 0.2 (0.2)            ; 1.5 (1.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_5|std_sync_no_cut                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                         |U_SYNC_6|                                                                                                                                                   ; 1.9 (1.6)            ; 29.4 (27.2)                      ; 27.5 (25.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 72 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_6                                                                                                                                                                                                                                                    ; altera_tse_clock_crosser                                                                                 ; altera_eth_tse_mac_181                              ;
;                            |in_to_out_synchronizer|                                                                                                                                  ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_6|in_to_out_synchronizer                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                               |std_sync_no_cut|                                                                                                                                      ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_6|in_to_out_synchronizer|std_sync_no_cut                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                            |out_to_in_synchronizer|                                                                                                                                  ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_6|out_to_in_synchronizer                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                               |std_sync_no_cut|                                                                                                                                      ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_6|out_to_in_synchronizer|std_sync_no_cut                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                         |U_SYNC_7|                                                                                                                                                   ; 2.0 (2.0)            ; 26.0 (23.7)                      ; 24.0 (21.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 72 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_7                                                                                                                                                                                                                                                    ; altera_tse_clock_crosser                                                                                 ; altera_eth_tse_mac_181                              ;
;                            |in_to_out_synchronizer|                                                                                                                                  ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_7|in_to_out_synchronizer                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                               |std_sync_no_cut|                                                                                                                                      ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_7|in_to_out_synchronizer|std_sync_no_cut                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                            |out_to_in_synchronizer|                                                                                                                                  ; 0.0 (0.0)            ; 0.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_7|out_to_in_synchronizer                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                               |std_sync_no_cut|                                                                                                                                      ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_7|out_to_in_synchronizer|std_sync_no_cut                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                         |U_SYNC_8|                                                                                                                                                   ; 1.4 (0.9)            ; 14.0 (11.6)                      ; 12.6 (10.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 40 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_8                                                                                                                                                                                                                                                    ; altera_tse_clock_crosser                                                                                 ; altera_eth_tse_mac_181                              ;
;                            |in_to_out_synchronizer|                                                                                                                                  ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_8|in_to_out_synchronizer                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                               |std_sync_no_cut|                                                                                                                                      ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_8|in_to_out_synchronizer|std_sync_no_cut                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                            |out_to_in_synchronizer|                                                                                                                                  ; 0.5 (0.0)            ; 0.9 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_8|out_to_in_synchronizer                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                               |std_sync_no_cut|                                                                                                                                      ; 0.5 (0.5)            ; 0.9 (0.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_8|out_to_in_synchronizer|std_sync_no_cut                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                         |U_SYNC_9|                                                                                                                                                   ; 1.9 (1.7)            ; 29.7 (27.4)                      ; 27.7 (25.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 72 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_9                                                                                                                                                                                                                                                    ; altera_tse_clock_crosser                                                                                 ; altera_eth_tse_mac_181                              ;
;                            |in_to_out_synchronizer|                                                                                                                                  ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_9|in_to_out_synchronizer                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                               |std_sync_no_cut|                                                                                                                                      ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_9|in_to_out_synchronizer|std_sync_no_cut                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                            |out_to_in_synchronizer|                                                                                                                                  ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_9|out_to_in_synchronizer                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                               |std_sync_no_cut|                                                                                                                                      ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_9|out_to_in_synchronizer|std_sync_no_cut                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                         |U_SYNC_RX_CNT_DONE|                                                                                                                                         ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_RX_CNT_DONE                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                            |std_sync_no_cut|                                                                                                                                         ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_RX_CNT_DONE|std_sync_no_cut                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                         |U_SYNC_TX_CNT_DONE|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_TX_CNT_DONE                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                            |std_sync_no_cut|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_TX_CNT_DONE|std_sync_no_cut                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                         |U_TXCNT|                                                                                                                                                    ; 88.9 (67.0)          ; 117.0 (78.2)                     ; 28.2 (11.2)                                       ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 131 (128)           ; 185 (139)                 ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_TXCNT                                                                                                                                                                                                                                                     ; altera_tse_tx_counter_cntl                                                                               ; altera_eth_tse_mac_181                              ;
;                            |U_ARRAY_1|                                                                                                                                               ; 20.2 (0.0)           ; 22.8 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_TXCNT|U_ARRAY_1                                                                                                                                                                                                                                           ; altera_tse_dpram_8x32                                                                                    ; altera_eth_tse_mac_181                              ;
;                               |altera_syncram_component|                                                                                                                             ; 20.2 (0.0)           ; 22.8 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_TXCNT|U_ARRAY_1|altera_syncram_component                                                                                                                                                                                                                  ; altera_syncram                                                                                           ; altera_eth_tse_mac_181                              ;
;                                  |auto_generated|                                                                                                                                    ; 20.2 (0.0)           ; 22.8 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_TXCNT|U_ARRAY_1|altera_syncram_component|auto_generated                                                                                                                                                                                                   ; altera_syncram_apq1                                                                                      ; ram_2port_181                                       ;
;                                     |altsyncram1|                                                                                                                                    ; 20.2 (20.2)          ; 22.8 (22.8)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_TXCNT|U_ARRAY_1|altera_syncram_component|auto_generated|altsyncram1                                                                                                                                                                                       ; altsyncram_6874                                                                                          ; altera_work                                         ;
;                            |U_ARRAY_2|                                                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_TXCNT|U_ARRAY_2                                                                                                                                                                                                                                           ; altera_tse_dpram_8x32                                                                                    ; altera_eth_tse_mac_181                              ;
;                               |altera_syncram_component|                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_TXCNT|U_ARRAY_2|altera_syncram_component                                                                                                                                                                                                                  ; altera_syncram                                                                                           ; altera_eth_tse_mac_181                              ;
;                                  |auto_generated|                                                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_TXCNT|U_ARRAY_2|altera_syncram_component|auto_generated                                                                                                                                                                                                   ; altera_syncram_apq1                                                                                      ; ram_2port_181                                       ;
;                                     |altsyncram1|                                                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_TXCNT|U_ARRAY_2|altera_syncram_component|auto_generated|altsyncram1                                                                                                                                                                                       ; altsyncram_6874                                                                                          ; altera_work                                         ;
;                            |U_SYNC_MSB_AOCTETSTRANSMITTEDOK|                                                                                                                         ; 1.7 (1.2)            ; 16.0 (13.5)                      ; 14.3 (12.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 40 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_TXCNT|U_SYNC_MSB_AOCTETSTRANSMITTEDOK                                                                                                                                                                                                                     ; altera_tse_clock_crosser                                                                                 ; altera_eth_tse_mac_181                              ;
;                               |in_to_out_synchronizer|                                                                                                                               ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_TXCNT|U_SYNC_MSB_AOCTETSTRANSMITTEDOK|in_to_out_synchronizer                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_TXCNT|U_SYNC_MSB_AOCTETSTRANSMITTEDOK|in_to_out_synchronizer|std_sync_no_cut                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |out_to_in_synchronizer|                                                                                                                               ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_TXCNT|U_SYNC_MSB_AOCTETSTRANSMITTEDOK|out_to_in_synchronizer                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_TXCNT|U_SYNC_MSB_AOCTETSTRANSMITTEDOK|out_to_in_synchronizer|std_sync_no_cut                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                   |U_MAC_TOP|                                                                                                                                                        ; 1112.8 (0.0)         ; 1571.2 (0.0)                     ; 466.9 (0.0)                                       ; 8.5 (0.0)                        ; 0.0 (0.0)            ; 1808 (0)            ; 2406 (0)                  ; 0 (0)         ; 596480            ; 41    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP                                                                                                                                                                                                                                                                       ; altera_tse_top_w_fifo_10_100_1000                                                                        ; altera_eth_tse_mac_181                              ;
;                      |U_CLKCT|                                                                                                                                                       ; 2.4 (2.3)            ; 4.5 (2.5)                        ; 2.1 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 10 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_CLKCT                                                                                                                                                                                                                                                               ; altera_tse_clk_cntl                                                                                      ; altera_eth_tse_mac_181                              ;
;                         |U_SYNC_RX_ETH_MODE|                                                                                                                                         ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_CLKCT|U_SYNC_RX_ETH_MODE                                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                            |std_sync_no_cut|                                                                                                                                         ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_CLKCT|U_SYNC_RX_ETH_MODE|std_sync_no_cut                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                         |U_SYNC_TX_ETH_MODE|                                                                                                                                         ; -0.2 (0.0)           ; 1.2 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_CLKCT|U_SYNC_TX_ETH_MODE                                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                            |std_sync_no_cut|                                                                                                                                         ; -0.2 (-0.2)          ; 1.2 (1.2)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_CLKCT|U_SYNC_TX_ETH_MODE|std_sync_no_cut                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                      |U_GMIF|                                                                                                                                                        ; 1.5 (0.8)            ; 7.3 (6.3)                        ; 6.8 (6.3)                                         ; 1.0 (0.8)                        ; 0.0 (0.0)            ; 0 (0)               ; 23 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_GMIF                                                                                                                                                                                                                                                                ; altera_tse_gmii_io                                                                                       ; altera_eth_tse_mac_181                              ;
;                         |U_SYNC_1|                                                                                                                                                   ; 0.7 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_GMIF|U_SYNC_1                                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                            |std_sync_no_cut|                                                                                                                                         ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_GMIF|U_SYNC_1|std_sync_no_cut                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                      |U_LBFF|                                                                                                                                                        ; 30.8 (4.8)           ; 51.2 (9.5)                       ; 20.4 (4.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (1)              ; 102 (20)                  ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF                                                                                                                                                                                                                                                                ; altera_tse_loopback_ff                                                                                   ; altera_eth_tse_mac_181                              ;
;                         |U_LBFF|                                                                                                                                                     ; 21.0 (9.6)           ; 33.0 (10.8)                      ; 12.0 (1.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (21)             ; 68 (18)                   ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF                                                                                                                                                                                                                                                         ; altera_tse_a_fifo_24                                                                                     ; altera_eth_tse_mac_181                              ;
;                            |U_RAM|                                                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_RAM                                                                                                                                                                                                                                                   ; altera_tse_sdpm_altsyncram                                                                               ; altera_eth_tse_mac_181                              ;
;                               |altsyncram_component|                                                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_RAM|altsyncram_component                                                                                                                                                                                                                              ; altsyncram                                                                                               ; altera_eth_tse_mac_181                              ;
;                                  |auto_generated|                                                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_RAM|altsyncram_component|auto_generated                                                                                                                                                                                                               ; altsyncram_v5k1                                                                                          ; work                                                ;
;                            |U_RD|                                                                                                                                                    ; 5.3 (5.3)            ; 7.3 (7.3)                        ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_RD                                                                                                                                                                                                                                                    ; altera_tse_gray_cnt                                                                                      ; altera_eth_tse_mac_181                              ;
;                            |U_SYNC_RD_G_PTR|                                                                                                                                         ; 0.2 (0.0)            ; 4.2 (0.0)                        ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_SYNC_RD_G_PTR                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer_bundle                                                                   ; altera_eth_tse_mac_181                              ;
;                               |sync[0].u|                                                                                                                                            ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_SYNC_RD_G_PTR|sync[0].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_SYNC_RD_G_PTR|sync[0].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[1].u|                                                                                                                                            ; 0.0 (0.0)            ; 0.7 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_SYNC_RD_G_PTR|sync[1].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_SYNC_RD_G_PTR|sync[1].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[2].u|                                                                                                                                            ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_SYNC_RD_G_PTR|sync[2].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_SYNC_RD_G_PTR|sync[2].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[3].u|                                                                                                                                            ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_SYNC_RD_G_PTR|sync[3].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_SYNC_RD_G_PTR|sync[3].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[4].u|                                                                                                                                            ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_SYNC_RD_G_PTR|sync[4].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_SYNC_RD_G_PTR|sync[4].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                            |U_SYNC_WR_G_PTR|                                                                                                                                         ; 0.8 (0.0)            ; 2.7 (0.0)                        ; 1.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_SYNC_WR_G_PTR                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer_bundle                                                                   ; altera_eth_tse_mac_181                              ;
;                               |sync[0].u|                                                                                                                                            ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_SYNC_WR_G_PTR|sync[0].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_SYNC_WR_G_PTR|sync[0].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[1].u|                                                                                                                                            ; 0.1 (0.0)            ; 0.5 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_SYNC_WR_G_PTR|sync[1].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_SYNC_WR_G_PTR|sync[1].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[2].u|                                                                                                                                            ; 0.2 (0.0)            ; 0.8 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_SYNC_WR_G_PTR|sync[2].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_SYNC_WR_G_PTR|sync[2].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[3].u|                                                                                                                                            ; 0.0 (0.0)            ; 0.4 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_SYNC_WR_G_PTR|sync[3].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 0.4 (0.4)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_SYNC_WR_G_PTR|sync[3].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[4].u|                                                                                                                                            ; 0.0 (0.0)            ; 0.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_SYNC_WR_G_PTR|sync[4].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_SYNC_WR_G_PTR|sync[4].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                            |U_WRT|                                                                                                                                                   ; 5.2 (5.2)            ; 8.0 (8.0)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_WRT                                                                                                                                                                                                                                                   ; altera_tse_gray_cnt                                                                                      ; altera_eth_tse_mac_181                              ;
;                         |U_LBR|                                                                                                                                                      ; 2.0 (2.0)            ; 3.0 (3.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBR                                                                                                                                                                                                                                                          ; altera_tse_lb_read_cntl                                                                                  ; altera_eth_tse_mac_181                              ;
;                         |U_LBW|                                                                                                                                                      ; 3.2 (3.2)            ; 4.7 (3.2)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBW                                                                                                                                                                                                                                                          ; altera_tse_lb_wrt_cntl                                                                                   ; altera_eth_tse_mac_181                              ;
;                            |U_SYNC_LOOPBACK_ENA|                                                                                                                                     ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBW|U_SYNC_LOOPBACK_ENA                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                               |std_sync_no_cut|                                                                                                                                      ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBW|U_SYNC_LOOPBACK_ENA|std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                         |U_SYNC_1|                                                                                                                                                   ; -0.3 (0.0)           ; 1.0 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_SYNC_1                                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                            |std_sync_no_cut|                                                                                                                                         ; -0.3 (-0.3)          ; 1.0 (1.0)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_SYNC_1|std_sync_no_cut                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                      |U_MAC|                                                                                                                                                         ; 1076.5 (0.0)         ; 1504.0 (0.0)                     ; 434.5 (0.0)                                       ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 1754 (0)            ; 2261 (0)                  ; 0 (0)         ; 596160            ; 40    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC                                                                                                                                                                                                                                                                 ; altera_tse_top_w_fifo                                                                                    ; altera_eth_tse_mac_181                              ;
;                         |U_GETH|                                                                                                                                                     ; 640.3 (0.0)          ; 806.7 (0.0)                      ; 169.9 (0.0)                                       ; 3.5 (0.0)                        ; 0.0 (0.0)            ; 997 (0)             ; 1156 (0)                  ; 0 (0)         ; 192               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH                                                                                                                                                                                                                                                          ; altera_tse_top_1geth                                                                                     ; altera_eth_tse_mac_181                              ;
;                            |U_RX|                                                                                                                                                    ; 231.6 (195.0)        ; 307.5 (261.5)                    ; 77.3 (67.4)                                       ; 1.4 (0.9)                        ; 0.0 (0.0)            ; 339 (279)           ; 481 (385)                 ; 0 (0)         ; 192               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX                                                                                                                                                                                                                                                     ; altera_tse_mac_rx                                                                                        ; altera_eth_tse_mac_181                              ;
;                               |U_CRC|                                                                                                                                                ; 24.9 (6.7)           ; 26.1 (7.3)                       ; 1.2 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (7)              ; 44 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_CRC                                                                                                                                                                                                                                               ; altera_tse_crc328checker                                                                                 ; altera_eth_tse_mac_181                              ;
;                                  |U_GALS|                                                                                                                                            ; 18.3 (18.3)          ; 18.8 (18.8)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_CRC|U_GALS                                                                                                                                                                                                                                        ; altera_tse_crc32galois8                                                                                  ; altera_eth_tse_mac_181                              ;
;                               |U_HSH|                                                                                                                                                ; 4.5 (4.5)            ; 5.2 (5.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 8 (8)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_HSH                                                                                                                                                                                                                                               ; altera_tse_hashing                                                                                       ; altera_eth_tse_mac_181                              ;
;                                  |U_LUT|                                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_HSH|U_LUT                                                                                                                                                                                                                                         ; altera_tse_altsyncram_dpm_fifo                                                                           ; altera_eth_tse_mac_181                              ;
;                                     |altsyncram_component|                                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_HSH|U_LUT|altsyncram_component                                                                                                                                                                                                                    ; altsyncram                                                                                               ; altera_eth_tse_mac_181                              ;
;                                        |auto_generated|                                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_HSH|U_LUT|altsyncram_component|auto_generated                                                                                                                                                                                                     ; altsyncram_g4m1                                                                                          ; work                                                ;
;                               |U_SHIFTTAPS|                                                                                                                                          ; 4.5 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 8 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SHIFTTAPS                                                                                                                                                                                                                                         ; altera_tse_altshifttaps                                                                                  ; altera_eth_tse_mac_181                              ;
;                                  |shift_reg_rtl_0|                                                                                                                                   ; 4.5 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 8 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SHIFTTAPS|shift_reg_rtl_0                                                                                                                                                                                                                         ; altshift_taps                                                                                            ; work                                                ;
;                                     |auto_generated|                                                                                                                                 ; 4.5 (2.3)            ; 4.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.3)                        ; 0.0 (0.0)            ; 8 (4)               ; 8 (4)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SHIFTTAPS|shift_reg_rtl_0|auto_generated                                                                                                                                                                                                          ; shift_taps_cmt                                                                                           ; work                                                ;
;                                        |altera_syncram4|                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SHIFTTAPS|shift_reg_rtl_0|auto_generated|altera_syncram4                                                                                                                                                                                          ; altera_syncram_7271                                                                                      ; altera_work                                         ;
;                                           |altsyncram5|                                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SHIFTTAPS|shift_reg_rtl_0|auto_generated|altera_syncram4|altsyncram5                                                                                                                                                                              ; altsyncram_5q64                                                                                          ; altera_work                                         ;
;                                        |altshift_taps_counter1|                                                                                                                      ; 2.3 (2.3)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SHIFTTAPS|shift_reg_rtl_0|auto_generated|altshift_taps_counter1                                                                                                                                                                                   ; altshift_taps_counter                                                                                    ; altera_work                                         ;
;                               |U_SYNC_11|                                                                                                                                            ; -0.3 (0.0)           ; 0.9 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SYNC_11                                                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; -0.3 (-0.3)          ; 0.9 (0.9)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SYNC_11|std_sync_no_cut                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_12|                                                                                                                                            ; 0.4 (0.0)            ; 0.9 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SYNC_12                                                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.4 (0.4)            ; 0.9 (0.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SYNC_12|std_sync_no_cut                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_2|                                                                                                                                             ; 0.4 (0.0)            ; 1.0 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SYNC_2                                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SYNC_2|std_sync_no_cut                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_3|                                                                                                                                             ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SYNC_3                                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SYNC_3|std_sync_no_cut                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_4|                                                                                                                                             ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SYNC_4                                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SYNC_4|std_sync_no_cut                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_6|                                                                                                                                             ; -0.3 (0.0)           ; 0.7 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SYNC_6                                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; -0.3 (-0.3)          ; 0.7 (0.7)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SYNC_6|std_sync_no_cut                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_7|                                                                                                                                             ; 0.4 (0.0)            ; 1.0 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SYNC_7                                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SYNC_7|std_sync_no_cut                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_8|                                                                                                                                             ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SYNC_8                                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SYNC_8|std_sync_no_cut                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_9|                                                                                                                                             ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SYNC_9                                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SYNC_9|std_sync_no_cut                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_MHASH_SEL|                                                                                                                                     ; 0.9 (0.0)            ; 1.0 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SYNC_MHASH_SEL                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SYNC_MHASH_SEL|std_sync_no_cut                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_PAD_ENA|                                                                                                                                       ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SYNC_PAD_ENA                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SYNC_PAD_ENA|std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_PAUSE_QUANT_AVB|                                                                                                                               ; -0.2 (0.0)           ; 1.2 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SYNC_PAUSE_QUANT_AVB                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; -0.2 (-0.2)          ; 1.2 (1.2)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SYNC_PAUSE_QUANT_AVB|std_sync_no_cut                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                            |U_RXSTAT|                                                                                                                                                ; 48.7 (48.8)          ; 68.4 (67.5)                      ; 20.2 (19.2)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 83 (83)             ; 122 (119)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RXSTAT                                                                                                                                                                                                                                                 ; altera_tse_rx_stat_extract                                                                               ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_1|                                                                                                                                             ; -0.1 (0.0)           ; 0.8 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RXSTAT|U_SYNC_1                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; -0.1 (-0.1)          ; 0.8 (0.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RXSTAT|U_SYNC_1|std_sync_no_cut                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                            |U_TX|                                                                                                                                                    ; 302.1 (276.4)        ; 355.7 (308.9)                    ; 54.8 (33.3)                                       ; 1.2 (0.8)                        ; 0.0 (0.0)            ; 480 (414)           ; 441 (359)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX                                                                                                                                                                                                                                                     ; altera_tse_mac_tx                                                                                        ; altera_eth_tse_mac_181                              ;
;                               |U_CRC|                                                                                                                                                ; 25.5 (0.2)           ; 31.3 (3.1)                       ; 6.0 (2.9)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 66 (0)              ; 46 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_CRC                                                                                                                                                                                                                                               ; altera_tse_crc328generator                                                                               ; altera_eth_tse_mac_181                              ;
;                                  |U_CTL|                                                                                                                                             ; 0.0 (0.0)            ; 1.8 (1.8)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_CRC|U_CTL                                                                                                                                                                                                                                         ; altera_tse_crc32ctl8                                                                                     ; altera_eth_tse_mac_181                              ;
;                                  |U_GALS|                                                                                                                                            ; 25.3 (25.3)          ; 26.4 (26.4)                      ; 1.3 (1.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 66 (66)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_CRC|U_GALS                                                                                                                                                                                                                                        ; altera_tse_crc32galois8                                                                                  ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_1|                                                                                                                                             ; 0.3 (0.0)            ; 0.9 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_SYNC_1                                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_SYNC_1|std_sync_no_cut                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_2|                                                                                                                                             ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_SYNC_2                                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_SYNC_2|std_sync_no_cut                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_3|                                                                                                                                             ; -0.3 (0.0)           ; 6.3 (0.0)                        ; 6.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_SYNC_3                                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer_bundle                                                                   ; altera_eth_tse_mac_181                              ;
;                                  |sync[0].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_SYNC_3|sync[0].u                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_SYNC_3|sync[0].u|std_sync_no_cut                                                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[1].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_SYNC_3|sync[1].u                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_SYNC_3|sync[1].u|std_sync_no_cut                                                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[2].u|                                                                                                                                         ; -0.2 (0.0)           ; 1.5 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_SYNC_3|sync[2].u                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; -0.2 (-0.2)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_SYNC_3|sync[2].u|std_sync_no_cut                                                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[3].u|                                                                                                                                         ; -0.2 (0.0)           ; 1.0 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_SYNC_3|sync[3].u                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; -0.2 (-0.2)          ; 1.0 (1.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_SYNC_3|sync[3].u|std_sync_no_cut                                                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[4].u|                                                                                                                                         ; 0.0 (0.0)            ; 0.9 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_SYNC_3|sync[4].u                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 0.9 (0.9)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_SYNC_3|sync[4].u|std_sync_no_cut                                                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_5|                                                                                                                                             ; -0.2 (0.0)           ; 1.5 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_SYNC_5                                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; -0.2 (-0.2)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_SYNC_5|std_sync_no_cut                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_MAGIC_ENA|                                                                                                                                     ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_SYNC_MAGIC_ENA                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_SYNC_MAGIC_ENA|std_sync_no_cut                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_SLEEP_ENA|                                                                                                                                     ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_SYNC_SLEEP_ENA                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_SYNC_SLEEP_ENA|std_sync_no_cut                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_XOFF_GEN|                                                                                                                                      ; 0.3 (0.0)            ; 1.2 (0.0)                        ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_SYNC_XOFF_GEN                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.3 (0.3)            ; 1.2 (1.2)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_SYNC_XOFF_GEN|std_sync_no_cut                                                                                                                                                                                                                     ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_XON_GEN|                                                                                                                                       ; 0.2 (0.0)            ; 1.3 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_SYNC_XON_GEN                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.2 (0.2)            ; 1.3 (1.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|U_SYNC_XON_GEN|std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                            |U_TXSTAT|                                                                                                                                                ; 58.0 (58.0)          ; 75.1 (75.1)                      ; 17.6 (17.6)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 95 (95)             ; 112 (112)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TXSTAT                                                                                                                                                                                                                                                 ; altera_tse_tx_stat_extract                                                                               ; altera_eth_tse_mac_181                              ;
;                         |U_MAGIC|                                                                                                                                                    ; 89.3 (88.5)          ; 102.8 (101.9)                    ; 13.5 (13.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 157 (157)           ; 39 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_MAGIC                                                                                                                                                                                                                                                         ; altera_tse_magic_detection                                                                               ; altera_eth_tse_mac_181                              ;
;                            |U_SYNC_1|                                                                                                                                                ; 0.8 (0.0)            ; 0.9 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_MAGIC|U_SYNC_1                                                                                                                                                                                                                                                ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                               |std_sync_no_cut|                                                                                                                                      ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_MAGIC|U_SYNC_1|std_sync_no_cut                                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                         |U_RXFF|                                                                                                                                                     ; 172.6 (44.2)         ; 293.9 (60.0)                     ; 123.3 (16.6)                                      ; 2.0 (0.8)                        ; 0.0 (0.0)            ; 313 (84)            ; 552 (72)                  ; 0 (0)         ; 296960            ; 19    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF                                                                                                                                                                                                                                                          ; altera_tse_rx_min_ff                                                                                     ; altera_eth_tse_mac_181                              ;
;                            |RX_DATA|                                                                                                                                                 ; 88.5 (49.1)          ; 148.1 (53.8)                     ; 59.6 (4.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 161 (101)           ; 290 (56)                  ; 0 (0)         ; 286720            ; 18    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA                                                                                                                                                                                                                                                  ; altera_tse_a_fifo_opt_1246                                                                               ; altera_eth_tse_mac_181                              ;
;                               |U_RAM|                                                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 286720            ; 18    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_RAM                                                                                                                                                                                                                                            ; altera_tse_altsyncram_dpm_fifo                                                                           ; altera_eth_tse_mac_181                              ;
;                                  |altsyncram_component|                                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 286720            ; 18    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_RAM|altsyncram_component                                                                                                                                                                                                                       ; altsyncram                                                                                               ; altera_eth_tse_mac_181                              ;
;                                     |auto_generated|                                                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 286720            ; 18    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_RAM|altsyncram_component|auto_generated                                                                                                                                                                                                        ; altsyncram_6hm1                                                                                          ; work                                                ;
;                               |U_RD|                                                                                                                                                 ; 15.5 (15.5)          ; 18.5 (18.5)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_RD                                                                                                                                                                                                                                             ; altera_tse_gray_cnt                                                                                      ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_1|                                                                                                                                             ; 3.7 (0.0)            ; 10.5 (0.0)                       ; 6.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_1                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer_bundle                                                                   ; altera_eth_tse_mac_181                              ;
;                                  |sync[0].u|                                                                                                                                         ; 0.0 (0.0)            ; 0.6 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_1|sync[0].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 0.6 (0.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_1|sync[0].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[10].u|                                                                                                                                        ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_1|sync[10].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_1|sync[10].u|std_sync_no_cut                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[11].u|                                                                                                                                        ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_1|sync[11].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_1|sync[11].u|std_sync_no_cut                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[12].u|                                                                                                                                        ; -0.3 (0.0)           ; 1.0 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_1|sync[12].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; -0.3 (-0.3)          ; 1.0 (1.0)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_1|sync[12].u|std_sync_no_cut                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[1].u|                                                                                                                                         ; 0.3 (0.0)            ; 0.9 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_1|sync[1].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_1|sync[1].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[2].u|                                                                                                                                         ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_1|sync[2].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_1|sync[2].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[3].u|                                                                                                                                         ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_1|sync[3].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_1|sync[3].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[4].u|                                                                                                                                         ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_1|sync[4].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_1|sync[4].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[5].u|                                                                                                                                         ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_1|sync[5].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_1|sync[5].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[6].u|                                                                                                                                         ; 0.3 (0.0)            ; 0.9 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_1|sync[6].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_1|sync[6].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[7].u|                                                                                                                                         ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_1|sync[7].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_1|sync[7].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[8].u|                                                                                                                                         ; 0.4 (0.0)            ; 0.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_1|sync[8].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.4 (0.4)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_1|sync[8].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[9].u|                                                                                                                                         ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_1|sync[9].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_1|sync[9].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_2|                                                                                                                                             ; 4.4 (0.0)            ; 9.9 (0.0)                        ; 5.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_2                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer_bundle                                                                   ; altera_eth_tse_mac_181                              ;
;                                  |sync[0].u|                                                                                                                                         ; 0.1 (0.0)            ; 0.6 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_2|sync[0].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.1 (0.1)            ; 0.6 (0.6)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_2|sync[0].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[10].u|                                                                                                                                        ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_2|sync[10].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_2|sync[10].u|std_sync_no_cut                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[11].u|                                                                                                                                        ; 0.3 (0.0)            ; 0.9 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_2|sync[11].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_2|sync[11].u|std_sync_no_cut                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[12].u|                                                                                                                                        ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_2|sync[12].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_2|sync[12].u|std_sync_no_cut                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[1].u|                                                                                                                                         ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_2|sync[1].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_2|sync[1].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[2].u|                                                                                                                                         ; 0.2 (0.0)            ; 0.7 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_2|sync[2].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_2|sync[2].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[3].u|                                                                                                                                         ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_2|sync[3].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_2|sync[3].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[4].u|                                                                                                                                         ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_2|sync[4].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_2|sync[4].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[5].u|                                                                                                                                         ; 0.2 (0.0)            ; 0.7 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_2|sync[5].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_2|sync[5].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[6].u|                                                                                                                                         ; 0.1 (0.0)            ; 0.6 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_2|sync[6].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.1 (0.1)            ; 0.6 (0.6)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_2|sync[6].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[7].u|                                                                                                                                         ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_2|sync[7].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_2|sync[7].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[8].u|                                                                                                                                         ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_2|sync[8].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_2|sync[8].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[9].u|                                                                                                                                         ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_2|sync[9].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_2|sync[9].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_3|                                                                                                                                             ; 1.0 (0.0)            ; 17.3 (0.0)                       ; 16.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_3                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer_bundle                                                                   ; altera_eth_tse_mac_181                              ;
;                                  |sync[0].u|                                                                                                                                         ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_3|sync[0].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_3|sync[0].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[10].u|                                                                                                                                        ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_3|sync[10].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_3|sync[10].u|std_sync_no_cut                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[11].u|                                                                                                                                        ; 0.0 (0.0)            ; 0.9 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_3|sync[11].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 0.9 (0.9)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_3|sync[11].u|std_sync_no_cut                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[12].u|                                                                                                                                        ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_3|sync[12].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_3|sync[12].u|std_sync_no_cut                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[1].u|                                                                                                                                         ; 0.3 (0.0)            ; 1.5 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_3|sync[1].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_3|sync[1].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[2].u|                                                                                                                                         ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_3|sync[2].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_3|sync[2].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[3].u|                                                                                                                                         ; -0.2 (0.0)           ; 1.5 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_3|sync[3].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; -0.2 (-0.2)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_3|sync[3].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[4].u|                                                                                                                                         ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_3|sync[4].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_3|sync[4].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[5].u|                                                                                                                                         ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_3|sync[5].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_3|sync[5].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[6].u|                                                                                                                                         ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_3|sync[6].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_3|sync[6].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[7].u|                                                                                                                                         ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_3|sync[7].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_3|sync[7].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[8].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_3|sync[8].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_3|sync[8].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[9].u|                                                                                                                                         ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_3|sync[9].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_3|sync[9].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_4|                                                                                                                                             ; -0.2 (0.0)           ; 17.5 (0.0)                       ; 17.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_4                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer_bundle                                                                   ; altera_eth_tse_mac_181                              ;
;                                  |sync[0].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_4|sync[0].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_4|sync[0].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[10].u|                                                                                                                                        ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_4|sync[10].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_4|sync[10].u|std_sync_no_cut                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[11].u|                                                                                                                                        ; 0.0 (0.0)            ; 1.2 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_4|sync[11].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_4|sync[11].u|std_sync_no_cut                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[12].u|                                                                                                                                        ; 0.0 (0.0)            ; 0.9 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_4|sync[12].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 0.9 (0.9)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_4|sync[12].u|std_sync_no_cut                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[1].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_4|sync[1].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_4|sync[1].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[2].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.2 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_4|sync[2].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_4|sync[2].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[3].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_4|sync[3].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_4|sync[3].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[4].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_4|sync[4].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_4|sync[4].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[5].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_4|sync[5].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_4|sync[5].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[6].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_4|sync[6].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_4|sync[6].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[7].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.2 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_4|sync[7].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_4|sync[7].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[8].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_4|sync[8].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_4|sync[8].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[9].u|                                                                                                                                         ; -0.2 (0.0)           ; 1.1 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_4|sync[9].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; -0.2 (-0.2)          ; 1.1 (1.1)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_SYNC_4|sync[9].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_WRT|                                                                                                                                                ; 15.0 (15.0)          ; 20.7 (20.7)                      ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_WRT                                                                                                                                                                                                                                            ; altera_tse_gray_cnt                                                                                      ; altera_eth_tse_mac_181                              ;
;                            |RX_STATUS|                                                                                                                                               ; 35.4 (10.6)          ; 53.5 (14.9)                      ; 19.0 (4.7)                                        ; 0.9 (0.4)                        ; 0.0 (0.0)            ; 66 (24)             ; 100 (23)                  ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS                                                                                                                                                                                                                                                ; altera_tse_a_fifo_34                                                                                     ; altera_eth_tse_mac_181                              ;
;                               |U_RAM|                                                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_RAM                                                                                                                                                                                                                                          ; altera_tse_altsyncram_dpm_fifo                                                                           ; altera_eth_tse_mac_181                              ;
;                                  |altsyncram_component|                                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_RAM|altsyncram_component                                                                                                                                                                                                                     ; altsyncram                                                                                               ; altera_eth_tse_mac_181                              ;
;                                     |auto_generated|                                                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_RAM|altsyncram_component|auto_generated                                                                                                                                                                                                      ; altsyncram_ogm1                                                                                          ; work                                                ;
;                               |U_RD|                                                                                                                                                 ; 10.8 (10.8)          ; 11.8 (11.8)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_RD                                                                                                                                                                                                                                           ; altera_tse_bin_cnt                                                                                       ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_WR_G_PTR|                                                                                                                                      ; 0.8 (0.0)            ; 9.5 (0.0)                        ; 9.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_SYNC_WR_G_PTR                                                                                                                                                                                                                                ; altera_eth_tse_std_synchronizer_bundle                                                                   ; altera_eth_tse_mac_181                              ;
;                                  |sync[0].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_SYNC_WR_G_PTR|sync[0].u                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_SYNC_WR_G_PTR|sync[0].u|std_sync_no_cut                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[10].u|                                                                                                                                        ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_SYNC_WR_G_PTR|sync[10].u                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_SYNC_WR_G_PTR|sync[10].u|std_sync_no_cut                                                                                                                                                                                                     ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[1].u|                                                                                                                                         ; 0.0 (0.0)            ; 0.7 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_SYNC_WR_G_PTR|sync[1].u                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_SYNC_WR_G_PTR|sync[1].u|std_sync_no_cut                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[2].u|                                                                                                                                         ; 0.2 (0.0)            ; 0.7 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_SYNC_WR_G_PTR|sync[2].u                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_SYNC_WR_G_PTR|sync[2].u|std_sync_no_cut                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[3].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_SYNC_WR_G_PTR|sync[3].u                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_SYNC_WR_G_PTR|sync[3].u|std_sync_no_cut                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[4].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_SYNC_WR_G_PTR|sync[4].u                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_SYNC_WR_G_PTR|sync[4].u|std_sync_no_cut                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[5].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_SYNC_WR_G_PTR|sync[5].u                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_SYNC_WR_G_PTR|sync[5].u|std_sync_no_cut                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[6].u|                                                                                                                                         ; 0.2 (0.0)            ; 0.7 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_SYNC_WR_G_PTR|sync[6].u                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_SYNC_WR_G_PTR|sync[6].u|std_sync_no_cut                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[7].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_SYNC_WR_G_PTR|sync[7].u                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_SYNC_WR_G_PTR|sync[7].u|std_sync_no_cut                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[8].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_SYNC_WR_G_PTR|sync[8].u                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_SYNC_WR_G_PTR|sync[8].u|std_sync_no_cut                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[9].u|                                                                                                                                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_SYNC_WR_G_PTR|sync[9].u                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_SYNC_WR_G_PTR|sync[9].u|std_sync_no_cut                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_WRT|                                                                                                                                                ; 13.2 (13.2)          ; 17.3 (17.3)                      ; 4.3 (4.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 26 (26)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_WRT                                                                                                                                                                                                                                          ; altera_tse_gray_cnt                                                                                      ; altera_eth_tse_mac_181                              ;
;                            |U_SYNC_1|                                                                                                                                                ; 0.7 (0.0)            ; 1.8 (0.0)                        ; 1.3 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_1                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                               |std_sync_no_cut|                                                                                                                                      ; 0.7 (0.7)            ; 1.8 (1.8)                        ; 1.3 (1.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_1|std_sync_no_cut                                                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                            |U_SYNC_2|                                                                                                                                                ; 0.2 (0.0)            ; 17.1 (0.0)                       ; 16.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_2                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer_bundle                                                                   ; altera_eth_tse_mac_181                              ;
;                               |sync[0].u|                                                                                                                                            ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_2|sync[0].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_2|sync[0].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[10].u|                                                                                                                                           ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_2|sync[10].u                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_2|sync[10].u|std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[11].u|                                                                                                                                           ; 0.0 (0.0)            ; 1.2 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_2|sync[11].u                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_2|sync[11].u|std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[12].u|                                                                                                                                           ; 0.0 (0.0)            ; 0.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_2|sync[12].u                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_2|sync[12].u|std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[1].u|                                                                                                                                            ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_2|sync[1].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_2|sync[1].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[2].u|                                                                                                                                            ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_2|sync[2].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_2|sync[2].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[3].u|                                                                                                                                            ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_2|sync[3].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_2|sync[3].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[4].u|                                                                                                                                            ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_2|sync[4].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_2|sync[4].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[5].u|                                                                                                                                            ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_2|sync[5].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_2|sync[5].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[6].u|                                                                                                                                            ; 0.0 (0.0)            ; 0.9 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_2|sync[6].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 0.9 (0.9)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_2|sync[6].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[7].u|                                                                                                                                            ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_2|sync[7].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_2|sync[7].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[8].u|                                                                                                                                            ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_2|sync[8].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_2|sync[8].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[9].u|                                                                                                                                            ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_2|sync[9].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_2|sync[9].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                            |U_SYNC_3|                                                                                                                                                ; 2.9 (0.0)            ; 9.9 (0.0)                        ; 7.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_3                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer_bundle                                                                   ; altera_eth_tse_mac_181                              ;
;                               |sync[0].u|                                                                                                                                            ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_3|sync[0].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_3|sync[0].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[10].u|                                                                                                                                           ; 0.1 (0.0)            ; 0.6 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_3|sync[10].u                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.1 (0.1)            ; 0.6 (0.6)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_3|sync[10].u|std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[11].u|                                                                                                                                           ; 0.2 (0.0)            ; 0.7 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_3|sync[11].u                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_3|sync[11].u|std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[12].u|                                                                                                                                           ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_3|sync[12].u                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_3|sync[12].u|std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[1].u|                                                                                                                                            ; 0.1 (0.0)            ; 0.6 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_3|sync[1].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.1 (0.1)            ; 0.6 (0.6)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_3|sync[1].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[2].u|                                                                                                                                            ; 0.2 (0.0)            ; 1.2 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_3|sync[2].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.2 (0.2)            ; 1.2 (1.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_3|sync[2].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[3].u|                                                                                                                                            ; 0.2 (0.0)            ; 0.9 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_3|sync[3].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.2 (0.2)            ; 0.9 (0.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_3|sync[3].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[4].u|                                                                                                                                            ; 0.1 (0.0)            ; 0.6 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_3|sync[4].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.1 (0.1)            ; 0.6 (0.6)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_3|sync[4].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[5].u|                                                                                                                                            ; 0.1 (0.0)            ; 0.6 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_3|sync[5].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.1 (0.1)            ; 0.6 (0.6)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_3|sync[5].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[6].u|                                                                                                                                            ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_3|sync[6].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_3|sync[6].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[7].u|                                                                                                                                            ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_3|sync[7].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_3|sync[7].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[8].u|                                                                                                                                            ; 0.2 (0.0)            ; 0.7 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_3|sync[8].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_3|sync[8].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[9].u|                                                                                                                                            ; 0.7 (0.0)            ; 0.8 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_3|sync[9].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_3|sync[9].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                            |U_SYNC_4|                                                                                                                                                ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_4                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                               |std_sync_no_cut|                                                                                                                                      ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_4|std_sync_no_cut                                                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                            |U_SYNC_5|                                                                                                                                                ; 0.1 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_5                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                               |std_sync_no_cut|                                                                                                                                      ; 0.1 (0.1)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_5|std_sync_no_cut                                                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                            |U_SYNC_6|                                                                                                                                                ; 0.5 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_6                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                               |std_sync_no_cut|                                                                                                                                      ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|U_SYNC_6|std_sync_no_cut                                                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                         |U_TXFF|                                                                                                                                                     ; 174.2 (47.2)         ; 300.6 (51.5)                     ; 127.8 (4.3)                                       ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 287 (65)            ; 514 (79)                  ; 0 (0)         ; 299008            ; 19    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF                                                                                                                                                                                                                                                          ; altera_tse_tx_min_ff                                                                                     ; altera_eth_tse_mac_181                              ;
;                            |TX_DATA|                                                                                                                                                 ; 89.5 (59.3)          ; 173.7 (60.1)                     ; 84.7 (1.1)                                        ; 0.5 (0.2)                        ; 0.0 (0.0)            ; 155 (95)            ; 292 (58)                  ; 0 (0)         ; 294912            ; 18    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA                                                                                                                                                                                                                                                  ; altera_tse_a_fifo_opt_1246                                                                               ; altera_eth_tse_mac_181                              ;
;                               |U_RAM|                                                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 294912            ; 18    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_RAM                                                                                                                                                                                                                                            ; altera_tse_altsyncram_dpm_fifo                                                                           ; altera_eth_tse_mac_181                              ;
;                                  |altsyncram_component|                                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 294912            ; 18    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_RAM|altsyncram_component                                                                                                                                                                                                                       ; altsyncram                                                                                               ; altera_eth_tse_mac_181                              ;
;                                     |auto_generated|                                                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 294912            ; 18    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_RAM|altsyncram_component|auto_generated                                                                                                                                                                                                        ; altsyncram_ghm1                                                                                          ; work                                                ;
;                               |U_RD|                                                                                                                                                 ; 15.2 (15.2)          ; 19.6 (19.6)                      ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_RD                                                                                                                                                                                                                                             ; altera_tse_gray_cnt                                                                                      ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_1|                                                                                                                                             ; -0.5 (0.0)           ; 18.2 (0.0)                       ; 18.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_1                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer_bundle                                                                   ; altera_eth_tse_mac_181                              ;
;                                  |sync[0].u|                                                                                                                                         ; -0.2 (0.0)           ; 1.5 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_1|sync[0].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; -0.2 (-0.2)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_1|sync[0].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[10].u|                                                                                                                                        ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_1|sync[10].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_1|sync[10].u|std_sync_no_cut                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[11].u|                                                                                                                                        ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_1|sync[11].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_1|sync[11].u|std_sync_no_cut                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[12].u|                                                                                                                                        ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_1|sync[12].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_1|sync[12].u|std_sync_no_cut                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[1].u|                                                                                                                                         ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_1|sync[1].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_1|sync[1].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[2].u|                                                                                                                                         ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_1|sync[2].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_1|sync[2].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[3].u|                                                                                                                                         ; -0.2 (0.0)           ; 1.2 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_1|sync[3].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; -0.2 (-0.2)          ; 1.2 (1.2)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_1|sync[3].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[4].u|                                                                                                                                         ; 0.3 (0.0)            ; 1.5 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_1|sync[4].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_1|sync[4].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[5].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_1|sync[5].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_1|sync[5].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[6].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_1|sync[6].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_1|sync[6].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[7].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_1|sync[7].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_1|sync[7].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[8].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_1|sync[8].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_1|sync[8].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[9].u|                                                                                                                                         ; -0.2 (0.0)           ; 1.2 (0.0)                        ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_1|sync[9].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; -0.2 (-0.2)          ; 1.2 (1.2)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_1|sync[9].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_2|                                                                                                                                             ; 0.0 (0.0)            ; 18.7 (0.0)                       ; 18.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_2                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer_bundle                                                                   ; altera_eth_tse_mac_181                              ;
;                                  |sync[0].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_2|sync[0].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_2|sync[0].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[10].u|                                                                                                                                        ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_2|sync[10].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_2|sync[10].u|std_sync_no_cut                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[11].u|                                                                                                                                        ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_2|sync[11].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_2|sync[11].u|std_sync_no_cut                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[12].u|                                                                                                                                        ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_2|sync[12].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_2|sync[12].u|std_sync_no_cut                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[1].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_2|sync[1].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_2|sync[1].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[2].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_2|sync[2].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_2|sync[2].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[3].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_2|sync[3].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_2|sync[3].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[4].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_2|sync[4].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_2|sync[4].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[5].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_2|sync[5].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_2|sync[5].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[6].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_2|sync[6].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_2|sync[6].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[7].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_2|sync[7].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_2|sync[7].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[8].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_2|sync[8].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_2|sync[8].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[9].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.1 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_2|sync[9].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.1 (1.1)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_2|sync[9].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_3|                                                                                                                                             ; -0.7 (0.0)           ; 17.0 (0.0)                       ; 17.9 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_3                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer_bundle                                                                   ; altera_eth_tse_mac_181                              ;
;                                  |sync[0].u|                                                                                                                                         ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_3|sync[0].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_3|sync[0].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[10].u|                                                                                                                                        ; -0.1 (0.0)           ; 1.5 (0.0)                        ; 1.7 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_3|sync[10].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; -0.1 (-0.1)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_3|sync[10].u|std_sync_no_cut                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[11].u|                                                                                                                                        ; 0.0 (0.0)            ; 1.2 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_3|sync[11].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_3|sync[11].u|std_sync_no_cut                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[12].u|                                                                                                                                        ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_3|sync[12].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_3|sync[12].u|std_sync_no_cut                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[1].u|                                                                                                                                         ; -0.2 (0.0)           ; 1.2 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_3|sync[1].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; -0.2 (-0.2)          ; 1.2 (1.2)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_3|sync[1].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[2].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_3|sync[2].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_3|sync[2].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[3].u|                                                                                                                                         ; -0.2 (0.0)           ; 1.5 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_3|sync[3].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; -0.2 (-0.2)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_3|sync[3].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[4].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.2 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_3|sync[4].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_3|sync[4].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[5].u|                                                                                                                                         ; -0.2 (0.0)           ; 1.0 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_3|sync[5].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; -0.2 (-0.2)          ; 1.0 (1.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_3|sync[5].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[6].u|                                                                                                                                         ; -0.2 (0.0)           ; 1.2 (0.0)                        ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_3|sync[6].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; -0.2 (-0.2)          ; 1.2 (1.2)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_3|sync[6].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[7].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_3|sync[7].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_3|sync[7].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[8].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_3|sync[8].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_3|sync[8].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[9].u|                                                                                                                                         ; 0.4 (0.0)            ; 1.3 (0.0)                        ; 0.9 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_3|sync[9].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.4 (0.4)            ; 1.3 (1.3)                        ; 0.9 (0.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_3|sync[9].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_4|                                                                                                                                             ; 0.3 (0.0)            ; 18.0 (0.0)                       ; 17.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_4                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer_bundle                                                                   ; altera_eth_tse_mac_181                              ;
;                                  |sync[0].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_4|sync[0].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_4|sync[0].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[10].u|                                                                                                                                        ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_4|sync[10].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_4|sync[10].u|std_sync_no_cut                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[11].u|                                                                                                                                        ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_4|sync[11].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_4|sync[11].u|std_sync_no_cut                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[12].u|                                                                                                                                        ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_4|sync[12].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_4|sync[12].u|std_sync_no_cut                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[1].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_4|sync[1].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_4|sync[1].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[2].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_4|sync[2].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_4|sync[2].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[3].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_4|sync[3].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_4|sync[3].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[4].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_4|sync[4].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_4|sync[4].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[5].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_4|sync[5].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_4|sync[5].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[6].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.1 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_4|sync[6].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.1 (1.1)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_4|sync[6].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[7].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_4|sync[7].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_4|sync[7].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[8].u|                                                                                                                                         ; 0.3 (0.0)            ; 1.1 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_4|sync[8].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.3 (0.3)            ; 1.1 (1.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_4|sync[8].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[9].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_4|sync[9].u                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_SYNC_4|sync[9].u|std_sync_no_cut                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_WRT|                                                                                                                                                ; 16.0 (16.0)          ; 22.1 (22.1)                      ; 6.3 (6.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 30 (30)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_WRT                                                                                                                                                                                                                                            ; altera_tse_gray_cnt                                                                                      ; altera_eth_tse_mac_181                              ;
;                            |TX_STATUS|                                                                                                                                               ; 36.7 (12.0)          ; 57.3 (13.1)                      ; 21.1 (1.1)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 66 (24)             ; 101 (13)                  ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS                                                                                                                                                                                                                                                ; altera_tse_a_fifo_13                                                                                     ; altera_eth_tse_mac_181                              ;
;                               |U_RAM|                                                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_RAM                                                                                                                                                                                                                                          ; altera_tse_altsyncram_dpm_fifo                                                                           ; altera_eth_tse_mac_181                              ;
;                                  |altsyncram_component|                                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_RAM|altsyncram_component                                                                                                                                                                                                                     ; altsyncram                                                                                               ; altera_eth_tse_mac_181                              ;
;                                     |auto_generated|                                                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_RAM|altsyncram_component|auto_generated                                                                                                                                                                                                      ; altsyncram_idm1                                                                                          ; work                                                ;
;                               |U_RD|                                                                                                                                                 ; 10.7 (10.7)          ; 11.5 (11.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_RD                                                                                                                                                                                                                                           ; altera_tse_gray_cnt                                                                                      ; altera_eth_tse_mac_181                              ;
;                               |U_SYNC_2|                                                                                                                                             ; 0.8 (0.0)            ; 14.7 (0.0)                       ; 14.1 (0.0)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_SYNC_2                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer_bundle                                                                   ; altera_eth_tse_mac_181                              ;
;                                  |sync[0].u|                                                                                                                                         ; 0.3 (0.0)            ; 1.5 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_SYNC_2|sync[0].u                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_SYNC_2|sync[0].u|std_sync_no_cut                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[10].u|                                                                                                                                        ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_SYNC_2|sync[10].u                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_SYNC_2|sync[10].u|std_sync_no_cut                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[1].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_SYNC_2|sync[1].u                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_SYNC_2|sync[1].u|std_sync_no_cut                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[2].u|                                                                                                                                         ; -0.2 (0.0)           ; 1.1 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_SYNC_2|sync[2].u                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; -0.2 (-0.2)          ; 1.1 (1.1)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_SYNC_2|sync[2].u|std_sync_no_cut                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[3].u|                                                                                                                                         ; 0.0 (0.0)            ; 1.2 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_SYNC_2|sync[3].u                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_SYNC_2|sync[3].u|std_sync_no_cut                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[4].u|                                                                                                                                         ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_SYNC_2|sync[4].u                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_SYNC_2|sync[4].u|std_sync_no_cut                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[5].u|                                                                                                                                         ; 0.5 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_SYNC_2|sync[5].u                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_SYNC_2|sync[5].u|std_sync_no_cut                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[6].u|                                                                                                                                         ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_SYNC_2|sync[6].u                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_SYNC_2|sync[6].u|std_sync_no_cut                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[7].u|                                                                                                                                         ; -0.2 (0.0)           ; 1.5 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_SYNC_2|sync[7].u                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; -0.2 (-0.2)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_SYNC_2|sync[7].u|std_sync_no_cut                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[8].u|                                                                                                                                         ; 0.1 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_SYNC_2|sync[8].u                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_SYNC_2|sync[8].u|std_sync_no_cut                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                                  |sync[9].u|                                                                                                                                         ; 0.1 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_SYNC_2|sync[9].u                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                     |std_sync_no_cut|                                                                                                                                ; 0.1 (0.1)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_SYNC_2|sync[9].u|std_sync_no_cut                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |U_WRT|                                                                                                                                                ; 13.3 (13.3)          ; 18.1 (18.1)                      ; 5.1 (5.1)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 26 (26)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_WRT                                                                                                                                                                                                                                          ; altera_tse_gray_cnt                                                                                      ; altera_eth_tse_mac_181                              ;
;                            |U_SYNC_1|                                                                                                                                                ; 0.3 (0.0)            ; 16.2 (0.0)                       ; 16.4 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_1                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer_bundle                                                                   ; altera_eth_tse_mac_181                              ;
;                               |sync[0].u|                                                                                                                                            ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_1|sync[0].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_1|sync[0].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[10].u|                                                                                                                                           ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_1|sync[10].u                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_1|sync[10].u|std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[11].u|                                                                                                                                           ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_1|sync[11].u                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_1|sync[11].u|std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[12].u|                                                                                                                                           ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_1|sync[12].u                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_1|sync[12].u|std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[1].u|                                                                                                                                            ; 0.0 (0.0)            ; 0.9 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_1|sync[1].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 0.9 (0.9)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_1|sync[1].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[2].u|                                                                                                                                            ; -0.2 (0.0)           ; 0.8 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_1|sync[2].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; -0.2 (-0.2)          ; 0.8 (0.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_1|sync[2].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[3].u|                                                                                                                                            ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_1|sync[3].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_1|sync[3].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[4].u|                                                                                                                                            ; 0.1 (0.0)            ; 1.1 (0.0)                        ; 1.1 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_1|sync[4].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.1 (0.1)            ; 1.1 (1.1)                        ; 1.1 (1.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_1|sync[4].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[5].u|                                                                                                                                            ; 0.1 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_1|sync[5].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_1|sync[5].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[6].u|                                                                                                                                            ; 0.1 (0.0)            ; 1.2 (0.0)                        ; 1.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_1|sync[6].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.1 (0.1)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_1|sync[6].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[7].u|                                                                                                                                            ; 0.1 (0.0)            ; 1.1 (0.0)                        ; 1.1 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_1|sync[7].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.1 (0.1)            ; 1.1 (1.1)                        ; 1.1 (1.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_1|sync[7].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[8].u|                                                                                                                                            ; 0.1 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_1|sync[8].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.1 (0.1)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_1|sync[8].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                               |sync[9].u|                                                                                                                                            ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_1|sync[9].u                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                                  |std_sync_no_cut|                                                                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_1|sync[9].u|std_sync_no_cut                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                            |U_SYNC_TX_SHIFT16|                                                                                                                                       ; 0.5 (0.0)            ; 1.8 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_TX_SHIFT16                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                               |std_sync_no_cut|                                                                                                                                      ; 0.5 (0.5)            ; 1.8 (1.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_TX_SHIFT16|std_sync_no_cut                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                      |U_MTX|                                                                                                                                                         ; 0.7 (0.7)            ; 1.7 (0.7)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MTX                                                                                                                                                                                                                                                                 ; altera_tse_mii_tx_if                                                                                     ; altera_eth_tse_mac_181                              ;
;                         |U_SYNC_1|                                                                                                                                                   ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MTX|U_SYNC_1                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                            |std_sync_no_cut|                                                                                                                                         ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MTX|U_SYNC_1|std_sync_no_cut                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                      |U_SYNC_1|                                                                                                                                                      ; 0.4 (0.0)            ; 1.0 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_SYNC_1                                                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                         |std_sync_no_cut|                                                                                                                                            ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_SYNC_1|std_sync_no_cut                                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                      |U_SYNC_2|                                                                                                                                                      ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_SYNC_2                                                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                         |std_sync_no_cut|                                                                                                                                            ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_SYNC_2|std_sync_no_cut                                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                   |U_MDIO|                                                                                                                                                           ; 62.4 (3.5)           ; 78.2 (10.2)                      ; 15.8 (6.8)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 80 (1)              ; 152 (36)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MDIO                                                                                                                                                                                                                                                                          ; altera_tse_top_mdio                                                                                      ; altera_eth_tse_mac_181                              ;
;                      |U_CLKGEN|                                                                                                                                                      ; 6.0 (6.0)            ; 7.0 (7.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MDIO|U_CLKGEN                                                                                                                                                                                                                                                                 ; altera_tse_mdio_clk_gen                                                                                  ; altera_eth_tse_mac_181                              ;
;                      |U_CNTL|                                                                                                                                                        ; 20.1 (20.1)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 30 (30)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MDIO|U_CNTL                                                                                                                                                                                                                                                                   ; altera_tse_mdio_cntl                                                                                     ; altera_eth_tse_mac_181                              ;
;                      |U_MDIO|                                                                                                                                                        ; 32.4 (32.4)          ; 40.9 (40.9)                      ; 8.5 (8.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 71 (71)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MDIO|U_MDIO                                                                                                                                                                                                                                                                   ; altera_tse_mdio                                                                                          ; altera_eth_tse_mac_181                              ;
;                   |XOFF_GEN_SYNC|                                                                                                                                                    ; 0.7 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|XOFF_GEN_SYNC                                                                                                                                                                                                                                                                   ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                      |std_sync_no_cut|                                                                                                                                               ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|XOFF_GEN_SYNC|std_sync_no_cut                                                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                   |XOFF_REG_SYNC|                                                                                                                                                    ; 0.1 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|XOFF_REG_SYNC                                                                                                                                                                                                                                                                   ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                      |std_sync_no_cut|                                                                                                                                               ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|XOFF_REG_SYNC|std_sync_no_cut                                                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                   |XON_GEN_SYNC|                                                                                                                                                     ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|XON_GEN_SYNC                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                      |std_sync_no_cut|                                                                                                                                               ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|XON_GEN_SYNC|std_sync_no_cut                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                   |XON_REG_SYNC|                                                                                                                                                     ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|XON_REG_SYNC                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                                                          ; altera_eth_tse_mac_181                              ;
;                      |std_sync_no_cut|                                                                                                                                               ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|XON_REG_SYNC|std_sync_no_cut                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                                                            ; altera_eth_tse_mac_181                              ;
;                   |reset_sync_0|                                                                                                                                                     ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|reset_sync_0                                                                                                                                                                                                                                                                    ; altera_tse_reset_synchronizer                                                                            ; altera_eth_tse_mac_181                              ;
;                   |reset_sync_1|                                                                                                                                                     ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|reset_sync_1                                                                                                                                                                                                                                                                    ; altera_tse_reset_synchronizer                                                                            ; altera_eth_tse_mac_181                              ;
;                   |reset_sync_2|                                                                                                                                                     ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|reset_sync_2                                                                                                                                                                                                                                                                    ; altera_tse_reset_synchronizer                                                                            ; altera_eth_tse_mac_181                              ;
;                   |reset_sync_3|                                                                                                                                                     ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|reset_sync_3                                                                                                                                                                                                                                                                    ; altera_tse_reset_synchronizer                                                                            ; altera_eth_tse_mac_181                              ;
;                   |reset_sync_4|                                                                                                                                                     ; 0.1 (0.1)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mac|mac|i_tse_mac|reset_sync_4                                                                                                                                                                                                                                                                    ; altera_tse_reset_synchronizer                                                                            ; altera_eth_tse_mac_181                              ;
;          |mem_bridge|                                                                                                                                                                ; 37.6 (0.0)           ; 55.7 (0.0)                       ; 18.3 (0.0)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 129 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mem_bridge                                                                                                                                                                                                                                                                                        ; mem_bridge                                                                                               ; mem_bridge                                          ;
;             |mem_bridge|                                                                                                                                                             ; 37.6 (37.6)          ; 55.7 (55.7)                      ; 18.3 (18.3)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 8 (8)               ; 129 (129)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mem_bridge|mem_bridge                                                                                                                                                                                                                                                                             ; mem_bridge_altera_avalon_mm_bridge_181_ejddodi                                                           ; altera_avalon_mm_bridge_181                         ;
;          |mm_interconnect_0|                                                                                                                                                         ; 694.0 (0.0)          ; 992.3 (0.0)                      ; 300.7 (0.0)                                       ; 2.4 (0.0)                        ; 0.0 (0.0)            ; 1177 (0)            ; 1339 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0                                                                                                                                                                                                                                                                                 ; ethernet_altera_mm_interconnect_181_cgd6l6i                                                              ; altera_mm_interconnect_181                          ;
;             |cmd_demux|                                                                                                                                                              ; 5.3 (5.3)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                                                       ; ethernet_altera_merlin_demultiplexer_181_cidtaty                                                         ; altera_merlin_demultiplexer_181                     ;
;             |cmd_mux_005|                                                                                                                                                            ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|cmd_mux_005                                                                                                                                                                                                                                                                     ; ethernet_altera_merlin_multiplexer_181_2frp45y                                                           ; altera_merlin_multiplexer_181                       ;
;             |dma_rx_csr_agent|                                                                                                                                                       ; 6.2 (1.0)            ; 6.2 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (2)              ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_rx_csr_agent                                                                                                                                                                                                                                                                ; ethernet_altera_merlin_slave_agent_181_a7g37xa                                                           ; altera_merlin_slave_agent_181                       ;
;                |uncompressor|                                                                                                                                                        ; 5.2 (5.2)            ; 5.2 (5.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_rx_csr_agent|uncompressor                                                                                                                                                                                                                                                   ; altera_merlin_burst_uncompressor                                                                         ; altera_merlin_slave_agent_181                       ;
;             |dma_rx_csr_agent_rsp_fifo|                                                                                                                                              ; 11.2 (11.2)          ; 16.1 (16.1)                      ; 4.9 (4.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_rx_csr_agent_rsp_fifo                                                                                                                                                                                                                                                       ; ethernet_altera_avalon_sc_fifo_181_oywqgnq                                                               ; altera_avalon_sc_fifo_181                           ;
;             |dma_rx_csr_burst_adapter|                                                                                                                                               ; 33.8 (0.0)           ; 51.6 (0.0)                       ; 17.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (0)              ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_rx_csr_burst_adapter                                                                                                                                                                                                                                                        ; ethernet_altera_merlin_burst_adapter_181_vqipsrq                                                         ; altera_merlin_burst_adapter_181                     ;
;                |altera_merlin_burst_adapter_13_1.burst_adapter|                                                                                                                      ; 33.8 (33.8)          ; 51.6 (51.6)                      ; 17.7 (17.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (52)             ; 72 (72)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_rx_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                         ; altera_merlin_burst_adapter_13_1                                                                         ; altera_merlin_burst_adapter_181                     ;
;             |dma_rx_csr_translator|                                                                                                                                                  ; 2.3 (2.3)            ; 3.0 (3.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_rx_csr_translator                                                                                                                                                                                                                                                           ; ethernet_altera_merlin_slave_translator_181_5aswt6a                                                      ; altera_merlin_slave_translator_181                  ;
;             |dma_rx_descriptor_slave_agent|                                                                                                                                          ; 3.8 (0.3)            ; 4.5 (0.3)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_rx_descriptor_slave_agent                                                                                                                                                                                                                                                   ; ethernet_altera_merlin_slave_agent_181_a7g37xa                                                           ; altera_merlin_slave_agent_181                       ;
;                |uncompressor|                                                                                                                                                        ; 3.3 (3.3)            ; 4.2 (4.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_rx_descriptor_slave_agent|uncompressor                                                                                                                                                                                                                                      ; altera_merlin_burst_uncompressor                                                                         ; altera_merlin_slave_agent_181                       ;
;             |dma_rx_descriptor_slave_agent_rdata_fifo|                                                                                                                               ; 2.7 (2.7)            ; 3.9 (3.9)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_rx_descriptor_slave_agent_rdata_fifo                                                                                                                                                                                                                                        ; ethernet_altera_avalon_sc_fifo_181_oywqgnq                                                               ; altera_avalon_sc_fifo_181                           ;
;             |dma_rx_descriptor_slave_agent_rsp_fifo|                                                                                                                                 ; 27.0 (27.0)          ; 40.9 (40.9)                      ; 13.9 (13.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 78 (78)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_rx_descriptor_slave_agent_rsp_fifo                                                                                                                                                                                                                                          ; ethernet_altera_avalon_sc_fifo_181_oywqgnq                                                               ; altera_avalon_sc_fifo_181                           ;
;             |dma_rx_descriptor_slave_burst_adapter|                                                                                                                                  ; 20.5 (0.0)           ; 65.0 (0.0)                       ; 45.5 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 30 (0)              ; 151 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_rx_descriptor_slave_burst_adapter                                                                                                                                                                                                                                           ; ethernet_altera_merlin_burst_adapter_181_6qoyp7y                                                         ; altera_merlin_burst_adapter_181                     ;
;                |altera_merlin_burst_adapter_13_1.burst_adapter|                                                                                                                      ; 20.5 (20.5)          ; 65.0 (65.0)                      ; 45.5 (45.5)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 151 (151)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_rx_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                            ; altera_merlin_burst_adapter_13_1                                                                         ; altera_merlin_burst_adapter_181                     ;
;             |dma_rx_descriptor_slave_cmd_width_adapter|                                                                                                                              ; 107.4 (97.9)         ; 143.3 (134.7)                    ; 35.9 (36.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 201 (184)           ; 153 (144)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_rx_descriptor_slave_cmd_width_adapter                                                                                                                                                                                                                                       ; ethernet_altera_merlin_width_adapter_181_hotgygq                                                         ; altera_merlin_width_adapter_181                     ;
;                |uncompressor|                                                                                                                                                        ; 8.7 (8.7)            ; 8.7 (8.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_rx_descriptor_slave_cmd_width_adapter|uncompressor                                                                                                                                                                                                                          ; altera_merlin_burst_uncompressor                                                                         ; altera_merlin_width_adapter_181                     ;
;             |dma_rx_descriptor_slave_rsp_width_adapter|                                                                                                                              ; 27.8 (27.8)          ; 27.8 (27.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_rx_descriptor_slave_rsp_width_adapter                                                                                                                                                                                                                                       ; ethernet_altera_merlin_width_adapter_181_puzc3kq                                                         ; altera_merlin_width_adapter_181                     ;
;             |dma_rx_descriptor_slave_translator|                                                                                                                                     ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_rx_descriptor_slave_translator                                                                                                                                                                                                                                              ; ethernet_altera_merlin_slave_translator_181_5aswt6a                                                      ; altera_merlin_slave_translator_181                  ;
;             |dma_rx_response_agent|                                                                                                                                                  ; 6.2 (0.5)            ; 6.2 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (1)              ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_rx_response_agent                                                                                                                                                                                                                                                           ; ethernet_altera_merlin_slave_agent_181_a7g37xa                                                           ; altera_merlin_slave_agent_181                       ;
;                |uncompressor|                                                                                                                                                        ; 5.7 (5.7)            ; 5.7 (5.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_rx_response_agent|uncompressor                                                                                                                                                                                                                                              ; altera_merlin_burst_uncompressor                                                                         ; altera_merlin_slave_agent_181                       ;
;             |dma_rx_response_agent_rsp_fifo|                                                                                                                                         ; 9.2 (9.2)            ; 14.8 (14.8)                      ; 5.6 (5.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_rx_response_agent_rsp_fifo                                                                                                                                                                                                                                                  ; ethernet_altera_avalon_sc_fifo_181_oywqgnq                                                               ; altera_avalon_sc_fifo_181                           ;
;             |dma_rx_response_burst_adapter|                                                                                                                                          ; 27.4 (0.0)           ; 34.3 (0.0)                       ; 7.4 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 35 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_rx_response_burst_adapter                                                                                                                                                                                                                                                   ; ethernet_altera_merlin_burst_adapter_181_vqipsrq                                                         ; altera_merlin_burst_adapter_181                     ;
;                |altera_merlin_burst_adapter_13_1.burst_adapter|                                                                                                                      ; 27.4 (27.4)          ; 34.3 (34.3)                      ; 7.4 (7.4)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 47 (47)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_rx_response_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                    ; altera_merlin_burst_adapter_13_1                                                                         ; altera_merlin_burst_adapter_181                     ;
;             |dma_rx_response_translator|                                                                                                                                             ; 2.7 (2.7)            ; 13.7 (13.7)                      ; 11.0 (11.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_rx_response_translator                                                                                                                                                                                                                                                      ; ethernet_altera_merlin_slave_translator_181_5aswt6a                                                      ; altera_merlin_slave_translator_181                  ;
;             |dma_tx_csr_agent|                                                                                                                                                       ; 6.2 (1.0)            ; 7.3 (1.5)                        ; 1.2 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (2)              ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_tx_csr_agent                                                                                                                                                                                                                                                                ; ethernet_altera_merlin_slave_agent_181_a7g37xa                                                           ; altera_merlin_slave_agent_181                       ;
;                |uncompressor|                                                                                                                                                        ; 5.2 (5.2)            ; 5.8 (5.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_tx_csr_agent|uncompressor                                                                                                                                                                                                                                                   ; altera_merlin_burst_uncompressor                                                                         ; altera_merlin_slave_agent_181                       ;
;             |dma_tx_csr_agent_rsp_fifo|                                                                                                                                              ; 8.9 (8.9)            ; 15.8 (15.8)                      ; 6.8 (6.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_tx_csr_agent_rsp_fifo                                                                                                                                                                                                                                                       ; ethernet_altera_avalon_sc_fifo_181_oywqgnq                                                               ; altera_avalon_sc_fifo_181                           ;
;             |dma_tx_csr_burst_adapter|                                                                                                                                               ; 34.1 (0.0)           ; 49.8 (0.0)                       ; 15.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (0)              ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_tx_csr_burst_adapter                                                                                                                                                                                                                                                        ; ethernet_altera_merlin_burst_adapter_181_vqipsrq                                                         ; altera_merlin_burst_adapter_181                     ;
;                |altera_merlin_burst_adapter_13_1.burst_adapter|                                                                                                                      ; 34.1 (34.1)          ; 49.8 (49.8)                      ; 15.8 (15.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (52)             ; 72 (72)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_tx_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                         ; altera_merlin_burst_adapter_13_1                                                                         ; altera_merlin_burst_adapter_181                     ;
;             |dma_tx_csr_translator|                                                                                                                                                  ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_tx_csr_translator                                                                                                                                                                                                                                                           ; ethernet_altera_merlin_slave_translator_181_5aswt6a                                                      ; altera_merlin_slave_translator_181                  ;
;             |dma_tx_descriptor_slave_agent|                                                                                                                                          ; 3.6 (0.5)            ; 4.3 (0.5)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_tx_descriptor_slave_agent                                                                                                                                                                                                                                                   ; ethernet_altera_merlin_slave_agent_181_a7g37xa                                                           ; altera_merlin_slave_agent_181                       ;
;                |uncompressor|                                                                                                                                                        ; 3.1 (3.1)            ; 3.8 (3.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_tx_descriptor_slave_agent|uncompressor                                                                                                                                                                                                                                      ; altera_merlin_burst_uncompressor                                                                         ; altera_merlin_slave_agent_181                       ;
;             |dma_tx_descriptor_slave_agent_rdata_fifo|                                                                                                                               ; 2.7 (2.7)            ; 3.7 (3.7)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_tx_descriptor_slave_agent_rdata_fifo                                                                                                                                                                                                                                        ; ethernet_altera_avalon_sc_fifo_181_oywqgnq                                                               ; altera_avalon_sc_fifo_181                           ;
;             |dma_tx_descriptor_slave_agent_rsp_fifo|                                                                                                                                 ; 26.8 (26.8)          ; 44.1 (44.1)                      ; 17.2 (17.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 78 (78)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_tx_descriptor_slave_agent_rsp_fifo                                                                                                                                                                                                                                          ; ethernet_altera_avalon_sc_fifo_181_oywqgnq                                                               ; altera_avalon_sc_fifo_181                           ;
;             |dma_tx_descriptor_slave_burst_adapter|                                                                                                                                  ; 20.7 (0.0)           ; 67.1 (0.0)                       ; 46.9 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 30 (0)              ; 152 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_tx_descriptor_slave_burst_adapter                                                                                                                                                                                                                                           ; ethernet_altera_merlin_burst_adapter_181_6qoyp7y                                                         ; altera_merlin_burst_adapter_181                     ;
;                |altera_merlin_burst_adapter_13_1.burst_adapter|                                                                                                                      ; 20.7 (20.7)          ; 67.1 (67.1)                      ; 46.9 (46.9)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 30 (30)             ; 152 (152)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_tx_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                            ; altera_merlin_burst_adapter_13_1                                                                         ; altera_merlin_burst_adapter_181                     ;
;             |dma_tx_descriptor_slave_cmd_width_adapter|                                                                                                                              ; 110.3 (99.8)         ; 145.7 (135.7)                    ; 35.7 (36.2)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 208 (190)           ; 154 (145)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_tx_descriptor_slave_cmd_width_adapter                                                                                                                                                                                                                                       ; ethernet_altera_merlin_width_adapter_181_hotgygq                                                         ; altera_merlin_width_adapter_181                     ;
;                |uncompressor|                                                                                                                                                        ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_tx_descriptor_slave_cmd_width_adapter|uncompressor                                                                                                                                                                                                                          ; altera_merlin_burst_uncompressor                                                                         ; altera_merlin_width_adapter_181                     ;
;             |dma_tx_descriptor_slave_rsp_width_adapter|                                                                                                                              ; 28.3 (28.3)          ; 29.6 (29.6)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_tx_descriptor_slave_rsp_width_adapter                                                                                                                                                                                                                                       ; ethernet_altera_merlin_width_adapter_181_puzc3kq                                                         ; altera_merlin_width_adapter_181                     ;
;             |dma_tx_descriptor_slave_translator|                                                                                                                                     ; 1.5 (1.5)            ; 2.5 (2.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|dma_tx_descriptor_slave_translator                                                                                                                                                                                                                                              ; ethernet_altera_merlin_slave_translator_181_5aswt6a                                                      ; altera_merlin_slave_translator_181                  ;
;             |mac_control_port_agent|                                                                                                                                                 ; 6.4 (0.6)            ; 6.6 (1.0)                        ; 0.1 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (2)              ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|mac_control_port_agent                                                                                                                                                                                                                                                          ; ethernet_altera_merlin_slave_agent_181_a7g37xa                                                           ; altera_merlin_slave_agent_181                       ;
;                |uncompressor|                                                                                                                                                        ; 5.6 (5.6)            ; 5.6 (5.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|mac_control_port_agent|uncompressor                                                                                                                                                                                                                                             ; altera_merlin_burst_uncompressor                                                                         ; altera_merlin_slave_agent_181                       ;
;             |mac_control_port_agent_rsp_fifo|                                                                                                                                        ; 9.2 (9.2)            ; 15.3 (15.3)                      ; 6.0 (6.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|mac_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                 ; ethernet_altera_avalon_sc_fifo_181_oywqgnq                                                               ; altera_avalon_sc_fifo_181                           ;
;             |mac_control_port_burst_adapter|                                                                                                                                         ; 44.7 (0.0)           ; 60.9 (0.0)                       ; 16.4 (0.0)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 76 (0)              ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|mac_control_port_burst_adapter                                                                                                                                                                                                                                                  ; ethernet_altera_merlin_burst_adapter_181_vqipsrq                                                         ; altera_merlin_burst_adapter_181                     ;
;                |altera_merlin_burst_adapter_13_1.burst_adapter|                                                                                                                      ; 44.7 (44.7)          ; 60.9 (60.9)                      ; 16.4 (16.4)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 76 (76)             ; 82 (82)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|mac_control_port_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                   ; altera_merlin_burst_adapter_13_1                                                                         ; altera_merlin_burst_adapter_181                     ;
;             |mac_control_port_translator|                                                                                                                                            ; 8.7 (8.7)            ; 9.0 (9.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|mac_control_port_translator                                                                                                                                                                                                                                                     ; ethernet_altera_merlin_slave_translator_181_5aswt6a                                                      ; altera_merlin_slave_translator_181                  ;
;             |mem_bridge_m0_agent|                                                                                                                                                    ; 11.9 (11.9)          ; 12.5 (12.5)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|mem_bridge_m0_agent                                                                                                                                                                                                                                                             ; ethernet_altera_merlin_master_agent_181_t5eyqrq                                                          ; altera_merlin_master_agent_181                      ;
;             |mem_bridge_m0_limiter|                                                                                                                                                  ; 13.7 (13.7)          ; 13.7 (13.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|mem_bridge_m0_limiter                                                                                                                                                                                                                                                           ; ethernet_altera_merlin_traffic_limiter_181_reppfiq                                                       ; altera_merlin_traffic_limiter_181                   ;
;             |mem_bridge_m0_translator|                                                                                                                                               ; 23.2 (23.2)          ; 25.2 (25.2)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|mem_bridge_m0_translator                                                                                                                                                                                                                                                        ; ethernet_altera_merlin_master_translator_181_mhudjri                                                     ; altera_merlin_master_translator_181                 ;
;             |router|                                                                                                                                                                 ; 4.7 (4.7)            ; 4.8 (4.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|router                                                                                                                                                                                                                                                                          ; ethernet_altera_merlin_router_181_sfibayi                                                                ; altera_merlin_router_181                            ;
;             |rsp_mux|                                                                                                                                                                ; 28.9 (28.9)          ; 32.4 (32.4)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (75)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                                                         ; ethernet_altera_merlin_multiplexer_181_4vfw7ri                                                           ; altera_merlin_multiplexer_181                       ;
;          |mm_interconnect_1|                                                                                                                                                         ; 474.8 (0.0)          ; 513.0 (0.0)                      ; 40.5 (0.0)                                        ; 2.3 (0.0)                        ; 0.0 (0.0)            ; 623 (0)             ; 706 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_1                                                                                                                                                                                                                                                                                 ; ethernet_altera_mm_interconnect_181_n7fyt6a                                                              ; altera_mm_interconnect_181                          ;
;             |cmd_mux|                                                                                                                                                                ; 43.7 (39.7)          ; 48.8 (45.3)                      ; 5.7 (6.2)                                         ; 0.6 (0.5)                        ; 0.0 (0.0)            ; 90 (84)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_1|cmd_mux                                                                                                                                                                                                                                                                         ; ethernet_altera_merlin_multiplexer_181_lsgunpy                                                           ; altera_merlin_multiplexer_181                       ;
;                |arb|                                                                                                                                                                 ; 3.6 (3.6)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_1|cmd_mux|arb                                                                                                                                                                                                                                                                     ; altera_merlin_arbitrator                                                                                 ; altera_merlin_multiplexer_181                       ;
;             |dma_bridge_s0_agent|                                                                                                                                                    ; 17.7 (3.8)           ; 17.7 (3.8)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (11)             ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_agent                                                                                                                                                                                                                                                             ; ethernet_altera_merlin_slave_agent_181_a7g37xa                                                           ; altera_merlin_slave_agent_181                       ;
;                |uncompressor|                                                                                                                                                        ; 13.8 (13.8)          ; 13.8 (13.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_agent|uncompressor                                                                                                                                                                                                                                                ; altera_merlin_burst_uncompressor                                                                         ; altera_merlin_slave_agent_181                       ;
;             |dma_bridge_s0_agent_rsp_fifo|                                                                                                                                           ; 85.2 (85.2)          ; 97.2 (97.2)                      ; 12.0 (12.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 180 (180)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_agent_rsp_fifo                                                                                                                                                                                                                                                    ; ethernet_altera_avalon_sc_fifo_181_oywqgnq                                                               ; altera_avalon_sc_fifo_181                           ;
;             |dma_bridge_s0_burst_adapter|                                                                                                                                            ; 266.0 (0.0)          ; 282.7 (0.0)                      ; 17.9 (0.0)                                        ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 344 (0)             ; 429 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_burst_adapter                                                                                                                                                                                                                                                     ; ethernet_altera_merlin_burst_adapter_181_wo6j46a                                                         ; altera_merlin_burst_adapter_181                     ;
;                |altera_merlin_burst_adapter_13_1.burst_adapter|                                                                                                                      ; 266.0 (249.0)        ; 282.7 (264.6)                    ; 17.9 (16.8)                                       ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 344 (311)           ; 429 (429)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                      ; altera_merlin_burst_adapter_13_1                                                                         ; altera_merlin_burst_adapter_181                     ;
;                   |the_min|                                                                                                                                                          ; 17.0 (7.8)           ; 18.1 (9.1)                       ; 1.1 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (21)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                                                                                                              ; altera_merlin_burst_adapter_min                                                                          ; altera_merlin_burst_adapter_181                     ;
;                      |ab_sub|                                                                                                                                                        ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                                                                                                                       ; altera_merlin_burst_adapter_subtractor                                                                   ; altera_merlin_burst_adapter_181                     ;
;                         |subtract|                                                                                                                                                   ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                                                                                                              ; altera_merlin_burst_adapter_adder                                                                        ; altera_merlin_burst_adapter_181                     ;
;                      |ac_sub|                                                                                                                                                        ; 3.3 (0.0)            ; 3.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                                                                                                                       ; altera_merlin_burst_adapter_subtractor                                                                   ; altera_merlin_burst_adapter_181                     ;
;                         |subtract|                                                                                                                                                   ; 3.3 (3.3)            ; 3.5 (3.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                                                                                                              ; altera_merlin_burst_adapter_adder                                                                        ; altera_merlin_burst_adapter_181                     ;
;                      |da_sub|                                                                                                                                                        ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                                                                                                                       ; altera_merlin_burst_adapter_subtractor                                                                   ; altera_merlin_burst_adapter_181                     ;
;                         |subtract|                                                                                                                                                   ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                                                                                                              ; altera_merlin_burst_adapter_adder                                                                        ; altera_merlin_burst_adapter_181                     ;
;             |dma_rx_mm_write_agent|                                                                                                                                                  ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_1|dma_rx_mm_write_agent                                                                                                                                                                                                                                                           ; ethernet_altera_merlin_master_agent_181_t5eyqrq                                                          ; altera_merlin_master_agent_181                      ;
;             |dma_rx_mm_write_translator|                                                                                                                                             ; 40.3 (40.3)          ; 40.2 (40.2)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 79 (79)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_1|dma_rx_mm_write_translator                                                                                                                                                                                                                                                      ; ethernet_altera_merlin_master_translator_181_mhudjri                                                     ; altera_merlin_master_translator_181                 ;
;             |dma_tx_mm_read_agent|                                                                                                                                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_1|dma_tx_mm_read_agent                                                                                                                                                                                                                                                            ; ethernet_altera_merlin_master_agent_181_t5eyqrq                                                          ; altera_merlin_master_agent_181                      ;
;             |dma_tx_mm_read_translator|                                                                                                                                              ; 18.0 (18.0)          ; 23.6 (23.6)                      ; 5.9 (5.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 31 (31)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_1|dma_tx_mm_read_translator                                                                                                                                                                                                                                                       ; ethernet_altera_merlin_master_translator_181_mhudjri                                                     ; altera_merlin_master_translator_181                 ;
;             |router_002|                                                                                                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|mm_interconnect_1|router_002                                                                                                                                                                                                                                                                      ; ethernet_altera_merlin_router_181_lxq7bcy                                                                ; altera_merlin_router_181                            ;
;          |rst_controller|                                                                                                                                                            ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|rst_controller                                                                                                                                                                                                                                                                                    ; altera_reset_controller                                                                                  ; altera_reset_controller_181                         ;
;             |alt_rst_sync_uq1|                                                                                                                                                       ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                                                                                ; altera_reset_controller_181                         ;
;          |rst_controller_001|                                                                                                                                                        ; 0.7 (0.0)            ; 0.9 (0.0)                        ; 0.5 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|rst_controller_001                                                                                                                                                                                                                                                                                ; altera_reset_controller                                                                                  ; altera_reset_controller_181                         ;
;             |alt_rst_sync_uq1|                                                                                                                                                       ; 0.7 (0.7)            ; 0.9 (0.9)                        ; 0.5 (0.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|ethernet|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                                                                                ; altera_reset_controller_181                         ;
;       |fpu|                                                                                                                                                                          ; 1011.5 (0.0)         ; 1092.3 (0.0)                     ; 82.2 (0.0)                                        ; 1.3 (0.0)                        ; 10.0 (0.0)           ; 1626 (0)            ; 730 (0)                   ; 0 (0)         ; 15872             ; 3     ; 4          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu                                                                                                                                                                                                                                                                                                        ; mcu_subsystem_nios_custom_instr_floating_point_2_0                                                       ; mcu_subsystem_nios_custom_instr_floating_point_2_0  ;
;          |nios_custom_instr_floating_point_2_0|                                                                                                                                      ; 1011.5 (0.0)         ; 1092.3 (0.0)                     ; 82.2 (0.0)                                        ; 1.3 (0.0)                        ; 10.0 (0.0)           ; 1626 (0)            ; 730 (0)                   ; 0 (0)         ; 15872             ; 3     ; 4          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0                                                                                                                                                                                                                                                                   ; mcu_subsystem_nios_custom_instr_floating_point_2_0_altera_nios_custom_instr_floating_point_2_181_3quluwy ; altera_nios_custom_instr_floating_point_2_181       ;
;             |fpci_combi|                                                                                                                                                             ; 86.8 (15.1)          ; 89.2 (15.5)                      ; 2.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 154 (20)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_combi                                                                                                                                                                                                                                                        ; fpoint2_combi                                                                                            ; altera_nios_custom_instr_floating_point_2_combi_181 ;
;                |\COMP_GEN:FPMinMax|                                                                                                                                                  ; 23.5 (23.5)          ; 24.2 (24.2)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_combi|\COMP_GEN:FPMinMax                                                                                                                                                                                                                                     ; FPMinMaxFused                                                                                            ; altera_nios_custom_instr_floating_point_2_combi_181 ;
;                |\COMP_GEN:compare|                                                                                                                                                   ; 48.2 (48.2)          ; 49.5 (49.5)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 87 (87)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_combi|\COMP_GEN:compare                                                                                                                                                                                                                                      ; FPCompareFused                                                                                           ; altera_nios_custom_instr_floating_point_2_combi_181 ;
;             |fpci_multi|                                                                                                                                                             ; 924.7 (3.8)          ; 1003.2 (3.8)                     ; 79.7 (0.0)                                        ; 1.3 (0.0)                        ; 10.0 (0.0)           ; 1472 (7)            ; 730 (5)                   ; 0 (0)         ; 15872             ; 3     ; 4          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi                                                                                                                                                                                                                                                        ; fpoint2_multi                                                                                            ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                |datapath|                                                                                                                                                            ; 920.6 (67.6)         ; 999.4 (70.9)                     ; 80.2 (3.3)                                        ; 1.3 (0.0)                        ; 10.0 (0.0)           ; 1465 (82)           ; 725 (0)                   ; 0 (0)         ; 15872             ; 3     ; 4          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath                                                                                                                                                                                                                                               ; fpoint2_multi_datapath                                                                                   ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                   |\ARITH_GEN:addsub|                                                                                                                                                ; 302.7 (260.0)        ; 341.0 (272.1)                    ; 38.5 (12.4)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 471 (466)           ; 323 (90)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub                                                                                                                                                                                                                             ; FPAddSub                                                                                                 ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_InvExcRNaN_uid138_fpAddSubTest_ieeeAdd_q_to_signRPostExc_uid139_fpAddSubTest_ieeeAdd_a|                                                                     ; 0.3 (0.3)            ; 0.4 (0.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_InvExcRNaN_uid138_fpAddSubTest_ieeeAdd_q_to_signRPostExc_uid139_fpAddSubTest_ieeeAdd_a                                                                                                                                   ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_X14dto0_uid189_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b_to_leftShiftStage0Idx3_uid190_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b| ; 2.9 (2.9)            ; 3.7 (3.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_X14dto0_uid189_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b_to_leftShiftStage0Idx3_uid190_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b                                                               ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_X18dto0_uid186_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b_to_leftShiftStage0Idx2_uid187_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b| ; 3.0 (3.0)            ; 5.3 (5.3)                        ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_X18dto0_uid186_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b_to_leftShiftStage0Idx2_uid187_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b                                                               ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_X22dto0_uid183_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b_to_leftShiftStage0Idx1_uid184_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b| ; 1.2 (1.2)            ; 6.0 (6.0)                        ; 4.9 (4.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_X22dto0_uid183_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b_to_leftShiftStage0Idx1_uid184_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b                                                               ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_X2dto0_uid198_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b_to_leftShiftStage0Idx6_uid199_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b|  ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_X2dto0_uid198_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b_to_leftShiftStage0Idx6_uid199_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b                                                                ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_X6dto0_uid195_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b_to_leftShiftStage0Idx5_uid196_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b|  ; 1.4 (1.4)            ; 2.3 (2.3)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_X6dto0_uid195_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b_to_leftShiftStage0Idx5_uid196_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b                                                                ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_closePathA_uid68_fpAddSubTest_ieeeAdd_n_to_closePath_uid69_fpAddSubTest_ieeeAdd_a|                                                                          ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_closePathA_uid68_fpAddSubTest_ieeeAdd_n_to_closePath_uid69_fpAddSubTest_ieeeAdd_a                                                                                                                                        ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_effSub_uid58_fpAddSubTest_ieeeAdd_q_to_closePath_uid69_fpAddSubTest_ieeeAdd_b|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_effSub_uid58_fpAddSubTest_ieeeAdd_q_to_closePath_uid69_fpAddSubTest_ieeeAdd_b                                                                                                                                            ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_effSub_uid58_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_a|                                                                           ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_effSub_uid58_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_a                                                                                                                                         ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_effSub_uid58_fpAddSubTest_ieeeAdd_q_to_oFracBREXC2_uid73_fpAddSubTest_ieeeAdd_b|                                                                            ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_effSub_uid58_fpAddSubTest_ieeeAdd_q_to_oFracBREXC2_uid73_fpAddSubTest_ieeeAdd_b                                                                                                                                          ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_excRNaN_uid126_fpAddSubTest_ieeeAdd_q_to_concExc_uid127_fpAddSubTest_ieeeAdd_c|                                                                             ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_excRNaN_uid126_fpAddSubTest_ieeeAdd_q_to_concExc_uid127_fpAddSubTest_ieeeAdd_c                                                                                                                                           ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_exc_I_uid29_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_b|                                                                            ; 0.4 (0.4)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_exc_I_uid29_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_b                                                                                                                                          ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_exc_I_uid45_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_c|                                                                            ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_exc_I_uid45_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_c                                                                                                                                          ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_exc_N_uid31_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_d|                                                                            ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_exc_N_uid31_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_d                                                                                                                                          ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_exc_N_uid47_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_e|                                                                            ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_exc_N_uid47_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_e                                                                                                                                          ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_exc_R_uid35_fpAddSubTest_ieeeAdd_q_to_signRReg_uid130_fpAddSubTest_ieeeAdd_a|                                                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_exc_R_uid35_fpAddSubTest_ieeeAdd_q_to_signRReg_uid130_fpAddSubTest_ieeeAdd_a                                                                                                                                             ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_exc_R_uid51_fpAddSubTest_ieeeAdd_q_to_signRReg_uid130_fpAddSubTest_ieeeAdd_b|                                                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_exc_R_uid51_fpAddSubTest_ieeeAdd_q_to_signRReg_uid130_fpAddSubTest_ieeeAdd_b                                                                                                                                             ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_expAmExpBZ_uid75_fpAddSubTest_ieeeAdd_b_to_oFracBREXC2SPostAlign_uid80_fpAddSubTest_ieeeAdd_b|                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_expAmExpBZ_uid75_fpAddSubTest_ieeeAdd_b_to_oFracBREXC2SPostAlign_uid80_fpAddSubTest_ieeeAdd_b                                                                                                                            ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_expRPreExc_uid117_fpAddSubTest_ieeeAdd_b_to_expRPostExc_uid147_fpAddSubTest_ieeeAdd_d|                                                                      ; 0.8 (0.8)            ; 2.2 (2.2)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_expRPreExc_uid117_fpAddSubTest_ieeeAdd_b_to_expRPostExc_uid147_fpAddSubTest_ieeeAdd_d                                                                                                                                    ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_expXIsZero_uid24_fpAddSubTest_ieeeAdd_q_to_excRZeroVInC_uid119_fpAddSubTest_ieeeAdd_a|                                                                      ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_expXIsZero_uid24_fpAddSubTest_ieeeAdd_q_to_excRZeroVInC_uid119_fpAddSubTest_ieeeAdd_a                                                                                                                                    ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_expXIsZero_uid40_fpAddSubTest_ieeeAdd_q_to_excRZeroVInC_uid119_fpAddSubTest_ieeeAdd_b|                                                                      ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_expXIsZero_uid40_fpAddSubTest_ieeeAdd_q_to_excRZeroVInC_uid119_fpAddSubTest_ieeeAdd_b                                                                                                                                    ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_exp_uid23_fpAddSubTest_ieeeAdd_b_to_expInc_uid109_fpAddSubTest_ieeeAdd_a|                                                                                   ; 3.6 (3.6)            ; 4.6 (4.6)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_exp_uid23_fpAddSubTest_ieeeAdd_b_to_expInc_uid109_fpAddSubTest_ieeeAdd_a                                                                                                                                                 ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_fracAddResultNoSignExt_closePath_uid82_fpAddSubTest_ieeeAdd_b_to_leftShiftStage0_uid202_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_c|             ; 3.1 (3.1)            ; 7.8 (7.8)                        ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_fracAddResultNoSignExt_closePath_uid82_fpAddSubTest_ieeeAdd_b_to_leftShiftStage0_uid202_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_c                                                                           ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_fracRPreExc_uid116_fpAddSubTest_ieeeAdd_b_to_fracRPostExc_uid143_fpAddSubTest_ieeeAdd_d|                                                                    ; 9.0 (9.0)            ; 9.1 (9.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_fracRPreExc_uid116_fpAddSubTest_ieeeAdd_b_to_fracRPostExc_uid143_fpAddSubTest_ieeeAdd_d                                                                                                                                  ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_frac_uid27_fpAddSubTest_ieeeAdd_b_to_oFracA_uid63_fpAddSubTest_ieeeAdd_a|                                                                                   ; 2.7 (2.7)            ; 7.0 (7.0)                        ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_frac_uid27_fpAddSubTest_ieeeAdd_b_to_oFracA_uid63_fpAddSubTest_ieeeAdd_a                                                                                                                                                 ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_rVStage_uid159_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_b_to_vStagei_uid163_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_c|                       ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_rVStage_uid159_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_b_to_vStagei_uid163_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_c                                                                                     ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_regInputs_uid118_fpAddSubTest_ieeeAdd_q_to_excRZeroVInC_uid119_fpAddSubTest_ieeeAdd_c|                                                                      ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_regInputs_uid118_fpAddSubTest_ieeeAdd_q_to_excRZeroVInC_uid119_fpAddSubTest_ieeeAdd_c                                                                                                                                    ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_reg_regInputs_uid118_fpAddSubTest_ieeeAdd_0_to_rInfOvf_uid121_fpAddSubTest_ieeeAdd_1_q_to_rInfOvf_uid121_fpAddSubTest_ieeeAdd_a|                            ; -0.1 (-0.1)          ; 0.6 (0.6)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_reg_regInputs_uid118_fpAddSubTest_ieeeAdd_0_to_rInfOvf_uid121_fpAddSubTest_ieeeAdd_1_q_to_rInfOvf_uid121_fpAddSubTest_ieeeAdd_a                                                                                          ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_rightShiftStageSel1Dto0_uid256_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b_to_rightShiftStage1_uid257_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b|      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_rightShiftStageSel1Dto0_uid256_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b_to_rightShiftStage1_uid257_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b                                                                    ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_rightShiftStageSel4Dto2_uid242_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b_to_rightShiftStage0_uid243_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b|      ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_rightShiftStageSel4Dto2_uid242_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b_to_rightShiftStage0_uid243_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b                                                                    ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_sigA_uid56_fpAddSubTest_ieeeAdd_b_to_signRReg_uid130_fpAddSubTest_ieeeAdd_c|                                                                                ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_sigA_uid56_fpAddSubTest_ieeeAdd_b_to_signRReg_uid130_fpAddSubTest_ieeeAdd_c                                                                                                                                              ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_signRInf_uid133_fpAddSubTest_ieeeAdd_q_to_signRInfRZRReg_uid137_fpAddSubTest_ieeeAdd_a|                                                                     ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_signRInf_uid133_fpAddSubTest_ieeeAdd_q_to_signRInfRZRReg_uid137_fpAddSubTest_ieeeAdd_a                                                                                                                                   ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_signRPostExc_uid139_fpAddSubTest_ieeeAdd_q_to_R_uid148_fpAddSubTest_ieeeAdd_c|                                                                              ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_signRPostExc_uid139_fpAddSubTest_ieeeAdd_q_to_R_uid148_fpAddSubTest_ieeeAdd_c                                                                                                                                            ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_signRZero_uid136_fpAddSubTest_ieeeAdd_q_to_signRInfRZRReg_uid137_fpAddSubTest_ieeeAdd_b|                                                                    ; -0.1 (-0.1)          ; 0.5 (0.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_signRZero_uid136_fpAddSubTest_ieeeAdd_q_to_signRInfRZRReg_uid137_fpAddSubTest_ieeeAdd_b                                                                                                                                  ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_vCount_uid152_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_q_to_r_uid179_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_e|                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_vCount_uid152_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_q_to_r_uid179_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_e                                                                                            ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_vStage_uid154_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_b_to_leftShiftStage0Idx4_uid193_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b|       ; 2.4 (2.4)            ; 2.8 (2.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_vStage_uid154_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_b_to_leftShiftStage0Idx4_uid193_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_b                                                                     ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_vStage_uid161_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_b_to_vStagei_uid163_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_d|                        ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_vStage_uid161_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_b_to_vStagei_uid163_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_d                                                                                      ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                   |\ARITH_GEN:div|                                                                                                                                                   ; 201.0 (201.0)        ; 202.8 (202.8)                    ; 2.4 (2.4)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 316 (316)           ; 123 (123)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:div                                                                                                                                                                                                                                ; FPDiv                                                                                                    ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                   |\ARITH_GEN:multiply|                                                                                                                                              ; 74.8 (67.4)          ; 76.3 (67.4)                      ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 144 (144)           ; 64 (34)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply                                                                                                                                                                                                                           ; FPMult                                                                                                   ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_excRNaN_uid78_fpMulTest_q_to_concExc_uid79_fpMulTest_c|                                                                                                     ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|ld_excRNaN_uid78_fpMulTest_q_to_concExc_uid79_fpMulTest_c                                                                                                                                                                 ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_excXIAndExcYI_uid70_fpMulTest_q_to_excRInf_uid74_fpMulTest_a|                                                                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|ld_excXIAndExcYI_uid70_fpMulTest_q_to_excRInf_uid74_fpMulTest_a                                                                                                                                                           ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_excXRAndExcYI_uid71_fpMulTest_q_to_excRInf_uid74_fpMulTest_b|                                                                                               ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|ld_excXRAndExcYI_uid71_fpMulTest_q_to_excRInf_uid74_fpMulTest_b                                                                                                                                                           ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_excXZAndExcYR_uid66_fpMulTest_q_to_excRZero_uid69_fpMulTest_b|                                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|ld_excXZAndExcYR_uid66_fpMulTest_q_to_excRZero_uid69_fpMulTest_b                                                                                                                                                          ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_excXZAndExcYZ_uid65_fpMulTest_q_to_excRZero_uid69_fpMulTest_a|                                                                                              ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|ld_excXZAndExcYZ_uid65_fpMulTest_q_to_excRZero_uid69_fpMulTest_a                                                                                                                                                          ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_excYRAndExcXI_uid72_fpMulTest_q_to_excRInf_uid74_fpMulTest_c|                                                                                               ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|ld_excYRAndExcXI_uid72_fpMulTest_q_to_excRInf_uid74_fpMulTest_c                                                                                                                                                           ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_excYZAndExcXR_uid67_fpMulTest_q_to_excRZero_uid69_fpMulTest_c|                                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|ld_excYZAndExcXR_uid67_fpMulTest_q_to_excRZero_uid69_fpMulTest_c                                                                                                                                                          ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_exc_R_uid29_fpMulTest_q_to_excZC3_uid68_fpMulTest_a|                                                                                                        ; 0.0 (0.0)            ; 0.6 (0.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|ld_exc_R_uid29_fpMulTest_q_to_excZC3_uid68_fpMulTest_a                                                                                                                                                                    ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_exc_R_uid45_fpMulTest_q_to_excZC3_uid68_fpMulTest_b|                                                                                                        ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|ld_exc_R_uid45_fpMulTest_q_to_excZC3_uid68_fpMulTest_b                                                                                                                                                                    ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_expSum_uid46_fpMulTest_q_to_expSumMBias_uid48_fpMulTest_a|                                                                                                  ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|ld_expSum_uid46_fpMulTest_q_to_expSumMBias_uid48_fpMulTest_a                                                                                                                                                              ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_normalizeBit_uid50_fpMulTest_b_to_roundBitAndNormalizationOp_uid57_fpMulTest_c|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|ld_normalizeBit_uid50_fpMulTest_b_to_roundBitAndNormalizationOp_uid57_fpMulTest_c                                                                                                                                         ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_signRPostExc_uid91_fpMulTest_q_to_R_uid92_fpMulTest_c|                                                                                                      ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|ld_signRPostExc_uid91_fpMulTest_q_to_R_uid92_fpMulTest_c                                                                                                                                                                  ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |topProd_uid96_prod_uid49_fpMulTest_component|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|topProd_uid96_prod_uid49_fpMulTest_component                                                                                                                                                                              ; LPM_MULT                                                                                                 ; lpm                                                 ;
;                         |auto_generated|                                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|topProd_uid96_prod_uid49_fpMulTest_component|auto_generated                                                                                                                                                               ; mult_l3q                                                                                                 ; axi_ad9144_10                                       ;
;                   |\CON_GEN:Float2Int|                                                                                                                                               ; 79.1 (79.1)          ; 80.8 (80.8)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 135 (135)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\CON_GEN:Float2Int                                                                                                                                                                                                                            ; FloatToInt                                                                                               ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                   |\CON_GEN:int2float|                                                                                                                                               ; 131.3 (114.3)        ; 135.2 (117.3)                    ; 4.3 (3.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 213 (213)           ; 101 (40)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\CON_GEN:int2float                                                                                                                                                                                                                            ; IntToFloat                                                                                               ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_inIsZero_uid12_fxpToFPTest_q_to_excSelector_uid23_fxpToFPTest_a|                                                                                            ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\CON_GEN:int2float|ld_inIsZero_uid12_fxpToFPTest_q_to_excSelector_uid23_fxpToFPTest_a                                                                                                                                                         ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_signX_uid6_fxpToFPTest_b_to_outRes_uid33_fxpToFPTest_c|                                                                                                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\CON_GEN:int2float|ld_signX_uid6_fxpToFPTest_b_to_outRes_uid33_fxpToFPTest_c                                                                                                                                                                  ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_vCount_uid38_lzcShifterZ1_uid10_fxpToFPTest_q_to_vCount_uid76_lzcShifterZ1_uid10_fxpToFPTest_f|                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\CON_GEN:int2float|ld_vCount_uid38_lzcShifterZ1_uid10_fxpToFPTest_q_to_vCount_uid76_lzcShifterZ1_uid10_fxpToFPTest_f                                                                                                                          ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_vCount_uid43_lzcShifterZ1_uid10_fxpToFPTest_q_to_vCount_uid76_lzcShifterZ1_uid10_fxpToFPTest_e|                                                             ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\CON_GEN:int2float|ld_vCount_uid43_lzcShifterZ1_uid10_fxpToFPTest_q_to_vCount_uid76_lzcShifterZ1_uid10_fxpToFPTest_e                                                                                                                          ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_vStage_uid52_lzcShifterZ1_uid10_fxpToFPTest_b_to_cStage_uid53_lzcShifterZ1_uid10_fxpToFPTest_b|                                                             ; 6.2 (6.2)            ; 6.7 (6.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\CON_GEN:int2float|ld_vStage_uid52_lzcShifterZ1_uid10_fxpToFPTest_b_to_cStage_uid53_lzcShifterZ1_uid10_fxpToFPTest_b                                                                                                                          ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |ld_vStagei_uid47_lzcShifterZ1_uid10_fxpToFPTest_q_to_vStagei_uid54_lzcShifterZ1_uid10_fxpToFPTest_c|                                                           ; 9.3 (9.3)            ; 9.4 (9.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\CON_GEN:int2float|ld_vStagei_uid47_lzcShifterZ1_uid10_fxpToFPTest_q_to_vStagei_uid54_lzcShifterZ1_uid10_fxpToFPTest_c                                                                                                                        ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                   |\FPSQRT_GEN:sqrt|                                                                                                                                                 ; 64.0 (51.6)          ; 92.4 (52.6)                      ; 28.4 (1.1)                                        ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 104 (102)           ; 114 (16)                  ; 0 (0)         ; 15872             ; 3     ; 2          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt                                                                                                                                                                                                                              ; FPSqrt                                                                                                   ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |memoryC0_uid62_sqrtTableGenerator_lutmem_dmem|                                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7424              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|memoryC0_uid62_sqrtTableGenerator_lutmem_dmem                                                                                                                                                                                ; altsyncram                                                                                               ; altera_mf                                           ;
;                         |auto_generated|                                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7424              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|memoryC0_uid62_sqrtTableGenerator_lutmem_dmem|auto_generated                                                                                                                                                                 ; altsyncram_n8o2                                                                                          ; work                                                ;
;                      |memoryC1_uid64_sqrtTableGenerator_lutmem_dmem|                                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5376              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|memoryC1_uid64_sqrtTableGenerator_lutmem_dmem                                                                                                                                                                                ; altsyncram                                                                                               ; altera_mf                                           ;
;                         |auto_generated|                                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5376              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|memoryC1_uid64_sqrtTableGenerator_lutmem_dmem|auto_generated                                                                                                                                                                 ; altsyncram_08o2                                                                                          ; work                                                ;
;                      |memoryC2_uid66_sqrtTableGenerator_lutmem_dmem|                                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|memoryC2_uid66_sqrtTableGenerator_lutmem_dmem                                                                                                                                                                                ; altsyncram                                                                                               ; altera_mf                                           ;
;                         |auto_generated|                                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|memoryC2_uid66_sqrtTableGenerator_lutmem_dmem|auto_generated                                                                                                                                                                 ; altsyncram_28o2                                                                                          ; work                                                ;
;                      |negZero_uid59_fpSqrtTest_delay|                                                                                                                                ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|negZero_uid59_fpSqrtTest_delay                                                                                                                                                                                               ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |redist0|                                                                                                                                                       ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|redist0                                                                                                                                                                                                                      ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |redist1|                                                                                                                                                       ; 1.2 (1.2)            ; 2.8 (2.8)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|redist1                                                                                                                                                                                                                      ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |redist2|                                                                                                                                                       ; -2.0 (-2.0)          ; 10.7 (10.7)                      ; 12.7 (12.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|redist2                                                                                                                                                                                                                      ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |redist3|                                                                                                                                                       ; 2.0 (2.0)            ; 5.5 (5.5)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|redist3                                                                                                                                                                                                                      ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |redist4|                                                                                                                                                       ; 0.5 (0.5)            ; 4.3 (4.3)                        ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|redist4                                                                                                                                                                                                                      ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |redist5|                                                                                                                                                       ; 0.0 (0.0)            ; 4.0 (4.0)                        ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|redist5                                                                                                                                                                                                                      ; fpoint2_multi_dspba_delay                                                                                ; altera_nios_custom_instr_floating_point_2_multi_181 ;
;                      |redist6_mem_dmem|                                                                                                                                              ; 10.2 (0.0)           ; 11.0 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|redist6_mem_dmem                                                                                                                                                                                                             ; altsyncram                                                                                               ; altera_mf                                           ;
;                         |auto_generated|                                                                                                                                             ; 10.2 (10.2)          ; 11.0 (11.0)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|redist6_mem_dmem|auto_generated                                                                                                                                                                                              ; altsyncram_tq32                                                                                          ; work                                                ;
;       |gpio|                                                                                                                                                                         ; 22.4 (0.0)           ; 34.2 (0.0)                       ; 11.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 70 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|gpio                                                                                                                                                                                                                                                                                                       ; gpio                                                                                                     ; gpio                                                ;
;          |gpio|                                                                                                                                                                      ; 22.4 (22.4)          ; 34.2 (34.2)                      ; 11.9 (11.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|gpio|gpio                                                                                                                                                                                                                                                                                                  ; gpio_altera_avalon_pio_181_7tsabby                                                                       ; altera_avalon_pio_181                               ;
;       |i2c|                                                                                                                                                                          ; 223.5 (0.0)          ; 258.9 (0.0)                      ; 36.4 (0.0)                                        ; 1.0 (0.0)                        ; 20.0 (0.0)           ; 357 (0)             ; 294 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|i2c                                                                                                                                                                                                                                                                                                        ; i2c                                                                                                      ; i2c                                                 ;
;          |i2c|                                                                                                                                                                       ; 223.5 (1.8)          ; 258.9 (1.8)                      ; 36.4 (0.0)                                        ; 1.0 (0.0)                        ; 20.0 (0.0)           ; 357 (4)             ; 294 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|i2c|i2c                                                                                                                                                                                                                                                                                                    ; altera_avalon_i2c                                                                                        ; altera_avalon_i2c_181                               ;
;             |u_clk_cnt|                                                                                                                                                              ; 34.7 (34.7)          ; 36.5 (36.5)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (74)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|i2c|i2c|u_clk_cnt                                                                                                                                                                                                                                                                                          ; altera_avalon_i2c_clk_cnt                                                                                ; altera_avalon_i2c_181                               ;
;             |u_condt_det|                                                                                                                                                            ; 3.6 (3.6)            ; 4.8 (4.8)                        ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|i2c|i2c|u_condt_det                                                                                                                                                                                                                                                                                        ; altera_avalon_i2c_condt_det                                                                              ; altera_avalon_i2c_181                               ;
;             |u_condt_gen|                                                                                                                                                            ; 14.3 (14.3)          ; 19.3 (19.3)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|i2c|i2c|u_condt_gen                                                                                                                                                                                                                                                                                        ; altera_avalon_i2c_condt_gen                                                                              ; altera_avalon_i2c_181                               ;
;             |u_csr|                                                                                                                                                                  ; 56.7 (56.7)          ; 68.3 (68.3)                      ; 11.7 (11.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (86)             ; 90 (90)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|i2c|i2c|u_csr                                                                                                                                                                                                                                                                                              ; altera_avalon_i2c_csr                                                                                    ; altera_avalon_i2c_181                               ;
;             |u_mstfsm|                                                                                                                                                               ; 18.6 (18.6)          ; 23.1 (23.1)                      ; 4.8 (4.8)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 32 (32)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|i2c|i2c|u_mstfsm                                                                                                                                                                                                                                                                                           ; altera_avalon_i2c_mstfsm                                                                                 ; altera_avalon_i2c_181                               ;
;             |u_rxfifo|                                                                                                                                                               ; 15.5 (5.5)           ; 17.5 (6.5)                       ; 2.0 (1.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 11 (11)             ; 11 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|i2c|i2c|u_rxfifo                                                                                                                                                                                                                                                                                           ; altera_avalon_i2c_fifo                                                                                   ; altera_avalon_i2c_181                               ;
;                |the_dp_ram|                                                                                                                                                          ; 10.0 (0.0)           ; 11.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|i2c|i2c|u_rxfifo|the_dp_ram                                                                                                                                                                                                                                                                                ; altsyncram                                                                                               ; altera_avalon_i2c_181                               ;
;                   |auto_generated|                                                                                                                                                   ; 10.0 (10.0)          ; 11.0 (11.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|i2c|i2c|u_rxfifo|the_dp_ram|auto_generated                                                                                                                                                                                                                                                                 ; altsyncram_82g1                                                                                          ; work                                                ;
;             |u_rxshifter|                                                                                                                                                            ; 22.1 (22.1)          ; 25.3 (25.3)                      ; 3.7 (3.7)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 38 (38)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|i2c|i2c|u_rxshifter                                                                                                                                                                                                                                                                                        ; altera_avalon_i2c_rxshifter                                                                              ; altera_avalon_i2c_181                               ;
;             |u_spksupp|                                                                                                                                                              ; 6.0 (6.0)            ; 6.5 (6.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|i2c|i2c|u_spksupp                                                                                                                                                                                                                                                                                          ; altera_avalon_i2c_spksupp                                                                                ; altera_avalon_i2c_181                               ;
;             |u_txfifo|                                                                                                                                                               ; 16.2 (6.0)           ; 17.0 (6.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 11 (11)             ; 11 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|i2c|i2c|u_txfifo                                                                                                                                                                                                                                                                                           ; altera_avalon_i2c_fifo                                                                                   ; altera_avalon_i2c_181                               ;
;                |the_dp_ram|                                                                                                                                                          ; 10.2 (0.0)           ; 11.0 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|i2c|i2c|u_txfifo|the_dp_ram                                                                                                                                                                                                                                                                                ; altsyncram                                                                                               ; altera_avalon_i2c_181                               ;
;                   |auto_generated|                                                                                                                                                   ; 10.2 (10.2)          ; 11.0 (11.0)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|i2c|i2c|u_txfifo|the_dp_ram|auto_generated                                                                                                                                                                                                                                                                 ; altsyncram_q4g1                                                                                          ; work                                                ;
;             |u_txout|                                                                                                                                                                ; 16.7 (16.7)          ; 17.9 (17.9)                      ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 28 (28)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|i2c|i2c|u_txout                                                                                                                                                                                                                                                                                            ; altera_avalon_i2c_txout                                                                                  ; altera_avalon_i2c_181                               ;
;             |u_txshifter|                                                                                                                                                            ; 17.1 (17.1)          ; 21.0 (21.0)                      ; 3.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|i2c|i2c|u_txshifter                                                                                                                                                                                                                                                                                        ; altera_avalon_i2c_txshifter                                                                              ; altera_avalon_i2c_181                               ;
;       |iopll_0|                                                                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 1 (0)  ; mcu_0|iopll_0                                                                                                                                                                                                                                                                                                    ; iopll_0                                                                                                  ; iopll_0                                             ;
;          |iopll_0|                                                                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 1 (0)  ; mcu_0|iopll_0|iopll_0                                                                                                                                                                                                                                                                                            ; iopll_0_altera_iopll_181_z3743by                                                                         ; altera_iopll_181                                    ;
;             |altera_iopll_i|                                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 1 (0)  ; mcu_0|iopll_0|iopll_0|altera_iopll_i                                                                                                                                                                                                                                                                             ; altera_iopll                                                                                             ; altera_iopll_181                                    ;
;                |c10gx_pll|                                                                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 1 (1)  ; mcu_0|iopll_0|iopll_0|altera_iopll_i|c10gx_pll                                                                                                                                                                                                                                                                   ; cyclone10gx_iopll_ip                                                                                     ; altera_iopll_181                                    ;
;       |irq_synchronizer|                                                                                                                                                             ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|irq_synchronizer                                                                                                                                                                                                                                                                                           ; mcu_subsystem_altera_irq_clock_crosser_181_76b3i7y                                                       ; altera_irq_clock_crosser_181                        ;
;          |sync|                                                                                                                                                                      ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|irq_synchronizer|sync                                                                                                                                                                                                                                                                                      ; altera_std_synchronizer_bundle                                                                           ; altera_irq_clock_crosser_181                        ;
;             |sync[0].u|                                                                                                                                                              ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|irq_synchronizer|sync|sync[0].u                                                                                                                                                                                                                                                                            ; altera_std_synchronizer                                                                                  ; altera_nios2_gen2_unit_181                          ;
;       |jtag_uart_0|                                                                                                                                                                  ; 62.3 (0.0)           ; 76.2 (0.0)                       ; 14.4 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 112 (0)             ; 105 (0)                   ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|jtag_uart_0                                                                                                                                                                                                                                                                                                ; mcu_subsystem_jtag_uart_0                                                                                ; mcu_subsystem_jtag_uart_0                           ;
;          |jtag_uart_0|                                                                                                                                                               ; 62.3 (16.0)          ; 76.2 (16.2)                      ; 14.4 (0.2)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 112 (32)            ; 105 (13)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|jtag_uart_0|jtag_uart_0                                                                                                                                                                                                                                                                                    ; mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia                                            ; altera_avalon_jtag_uart_181                         ;
;             |mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_alt_jtag_atlantic|                                                                                        ; 22.0 (22.0)          ; 35.0 (35.0)                      ; 13.5 (13.5)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 32 (32)             ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|jtag_uart_0|jtag_uart_0|mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_alt_jtag_atlantic                                                                                                                                                                                                    ; alt_jtag_atlantic                                                                                        ; altera_avalon_jtag_uart_181                         ;
;             |the_mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_scfifo_r|                                                                                             ; 11.8 (0.0)           ; 12.5 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|jtag_uart_0|jtag_uart_0|the_mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_scfifo_r                                                                                                                                                                                                         ; mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_scfifo_r                                   ; altera_avalon_jtag_uart_181                         ;
;                |rfifo|                                                                                                                                                               ; 11.8 (0.0)           ; 12.5 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|jtag_uart_0|jtag_uart_0|the_mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_scfifo_r|rfifo                                                                                                                                                                                                   ; scfifo                                                                                                   ; altera_avalon_jtag_uart_181                         ;
;                   |auto_generated|                                                                                                                                                   ; 11.8 (0.0)           ; 12.5 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|jtag_uart_0|jtag_uart_0|the_mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_scfifo_r|rfifo|auto_generated                                                                                                                                                                                    ; scfifo_0871                                                                                              ; altera_avalon_jtag_uart_181                         ;
;                      |dpfifo|                                                                                                                                                        ; 11.8 (0.0)           ; 12.5 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|jtag_uart_0|jtag_uart_0|the_mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                                                                                             ; a_dpfifo_2d51                                                                                            ; altera_work                                         ;
;                         |FIFOram|                                                                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|jtag_uart_0|jtag_uart_0|the_mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                     ; altsyncram_4vs1                                                                                          ; altera_work                                         ;
;                         |fifo_state|                                                                                                                                                 ; 5.8 (2.8)            ; 6.5 (3.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 8 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|jtag_uart_0|jtag_uart_0|the_mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                                                                                                  ; a_fefifo_7cf                                                                                             ; altera_work                                         ;
;                            |count_usedw|                                                                                                                                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|jtag_uart_0|jtag_uart_0|the_mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                                                      ; cntr_9o7                                                                                                 ; altera_work                                         ;
;                         |rd_ptr_count|                                                                                                                                               ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|jtag_uart_0|jtag_uart_0|the_mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                                                                ; cntr_tnb                                                                                                 ; altera_work                                         ;
;                         |wr_ptr|                                                                                                                                                     ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|jtag_uart_0|jtag_uart_0|the_mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                      ; cntr_tnb                                                                                                 ; altera_work                                         ;
;             |the_mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_scfifo_w|                                                                                             ; 12.5 (0.0)           ; 12.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|jtag_uart_0|jtag_uart_0|the_mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_scfifo_w                                                                                                                                                                                                         ; mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_scfifo_w                                   ; altera_avalon_jtag_uart_181                         ;
;                |wfifo|                                                                                                                                                               ; 12.5 (0.0)           ; 12.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|jtag_uart_0|jtag_uart_0|the_mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_scfifo_w|wfifo                                                                                                                                                                                                   ; scfifo                                                                                                   ; altera_avalon_jtag_uart_181                         ;
;                   |auto_generated|                                                                                                                                                   ; 12.5 (0.0)           ; 12.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|jtag_uart_0|jtag_uart_0|the_mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_scfifo_w|wfifo|auto_generated                                                                                                                                                                                    ; scfifo_0871                                                                                              ; altera_avalon_jtag_uart_181                         ;
;                      |dpfifo|                                                                                                                                                        ; 12.5 (0.0)           ; 12.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|jtag_uart_0|jtag_uart_0|the_mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                                                                                             ; a_dpfifo_2d51                                                                                            ; altera_work                                         ;
;                         |FIFOram|                                                                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|jtag_uart_0|jtag_uart_0|the_mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                     ; altsyncram_4vs1                                                                                          ; altera_work                                         ;
;                         |fifo_state|                                                                                                                                                 ; 6.5 (3.5)            ; 6.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 8 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|jtag_uart_0|jtag_uart_0|the_mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                                                                                                  ; a_fefifo_7cf                                                                                             ; altera_work                                         ;
;                            |count_usedw|                                                                                                                                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|jtag_uart_0|jtag_uart_0|the_mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                                                      ; cntr_9o7                                                                                                 ; altera_work                                         ;
;                         |rd_ptr_count|                                                                                                                                               ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|jtag_uart_0|jtag_uart_0|the_mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                                                                ; cntr_tnb                                                                                                 ; altera_work                                         ;
;                         |wr_ptr|                                                                                                                                                     ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|jtag_uart_0|jtag_uart_0|the_mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                      ; cntr_tnb                                                                                                 ; altera_work                                         ;
;       |mcu_subsystem_cpu_0|                                                                                                                                                          ; 1439.7 (0.0)         ; 1719.8 (0.0)                     ; 283.2 (0.0)                                       ; 3.1 (0.0)                        ; 0.0 (0.0)            ; 2037 (0)            ; 2077 (0)                  ; 0 (0)         ; 65216             ; 10    ; 4          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0                                                                                                                                                                                                                                                                                        ; mcu_subsystem_cpu_0                                                                                      ; mcu_subsystem_cpu_0                                 ;
;          |mcu_subsystem_cpu_0|                                                                                                                                                       ; 1439.7 (0.0)         ; 1719.8 (0.0)                     ; 283.2 (0.0)                                       ; 3.1 (0.0)                        ; 0.0 (0.0)            ; 2037 (0)            ; 2077 (0)                  ; 0 (0)         ; 65216             ; 10    ; 4          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0                                                                                                                                                                                                                                                                    ; mcu_subsystem_cpu_0_altera_nios2_gen2_181_lglyw6i                                                        ; altera_nios2_gen2_181                               ;
;             |cpu|                                                                                                                                                                    ; 1439.7 (1305.0)      ; 1719.8 (1541.7)                  ; 283.2 (239.0)                                     ; 3.1 (2.3)                        ; 0.0 (0.0)            ; 2037 (1849)         ; 2077 (1796)               ; 0 (0)         ; 65216             ; 10    ; 4          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu                                                                                                                                                                                                                                                                ; mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q                                                   ; altera_nios2_gen2_unit_181                          ;
;                |mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_bht|                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_bht                                                                                                                                                                                                     ; mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_bht_module                                        ; altera_nios2_gen2_unit_181                          ;
;                   |the_altsyncram|                                                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_bht|the_altsyncram                                                                                                                                                                                      ; altsyncram                                                                                               ; altera_nios2_gen2_unit_181                          ;
;                      |auto_generated|                                                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_bht|the_altsyncram|auto_generated                                                                                                                                                                       ; altsyncram_mjh1                                                                                          ; work                                                ;
;                |mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_dc_data|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_dc_data                                                                                                                                                                                                 ; mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_dc_data_module                                    ; altera_nios2_gen2_unit_181                          ;
;                   |the_altsyncram|                                                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_dc_data|the_altsyncram                                                                                                                                                                                  ; altsyncram                                                                                               ; altera_nios2_gen2_unit_181                          ;
;                      |auto_generated|                                                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_dc_data|the_altsyncram|auto_generated                                                                                                                                                                   ; altsyncram_1qj1                                                                                          ; work                                                ;
;                |mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_dc_tag|                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1472              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_dc_tag                                                                                                                                                                                                  ; mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_dc_tag_module                                     ; altera_nios2_gen2_unit_181                          ;
;                   |the_altsyncram|                                                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1472              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_dc_tag|the_altsyncram                                                                                                                                                                                   ; altsyncram                                                                                               ; altera_nios2_gen2_unit_181                          ;
;                      |auto_generated|                                                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1472              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_dc_tag|the_altsyncram|auto_generated                                                                                                                                                                    ; altsyncram_8vg1                                                                                          ; work                                                ;
;                |mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_dc_victim|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_dc_victim                                                                                                                                                                                               ; mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_dc_victim_module                                  ; altera_nios2_gen2_unit_181                          ;
;                   |the_altsyncram|                                                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_dc_victim|the_altsyncram                                                                                                                                                                                ; altsyncram                                                                                               ; altera_nios2_gen2_unit_181                          ;
;                      |auto_generated|                                                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_dc_victim|the_altsyncram|auto_generated                                                                                                                                                                 ; altsyncram_8gh1                                                                                          ; work                                                ;
;                |mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_ic_data|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_ic_data                                                                                                                                                                                                 ; mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_ic_data_module                                    ; altera_nios2_gen2_unit_181                          ;
;                   |the_altsyncram|                                                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_ic_data|the_altsyncram                                                                                                                                                                                  ; altsyncram                                                                                               ; altera_nios2_gen2_unit_181                          ;
;                      |auto_generated|                                                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_ic_data|the_altsyncram|auto_generated                                                                                                                                                                   ; altsyncram_pvh1                                                                                          ; work                                                ;
;                |mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_ic_tag|                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3584              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_ic_tag                                                                                                                                                                                                  ; mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_ic_tag_module                                     ; altera_nios2_gen2_unit_181                          ;
;                   |the_altsyncram|                                                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3584              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_ic_tag|the_altsyncram                                                                                                                                                                                   ; altsyncram                                                                                               ; altera_nios2_gen2_unit_181                          ;
;                      |auto_generated|                                                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3584              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_ic_tag|the_altsyncram|auto_generated                                                                                                                                                                    ; altsyncram_0nh1                                                                                          ; work                                                ;
;                |mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_register_bank_a|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_register_bank_a                                                                                                                                                                                         ; mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_register_bank_a_module                            ; altera_nios2_gen2_unit_181                          ;
;                   |the_altsyncram|                                                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_register_bank_a|the_altsyncram                                                                                                                                                                          ; altsyncram                                                                                               ; altera_nios2_gen2_unit_181                          ;
;                      |auto_generated|                                                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_register_bank_a|the_altsyncram|auto_generated                                                                                                                                                           ; altsyncram_sug1                                                                                          ; work                                                ;
;                |mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_register_bank_b|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_register_bank_b                                                                                                                                                                                         ; mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_register_bank_b_module                            ; altera_nios2_gen2_unit_181                          ;
;                   |the_altsyncram|                                                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_register_bank_b|the_altsyncram                                                                                                                                                                          ; altsyncram                                                                                               ; altera_nios2_gen2_unit_181                          ;
;                      |auto_generated|                                                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_register_bank_b|the_altsyncram|auto_generated                                                                                                                                                           ; altsyncram_sug1                                                                                          ; work                                                ;
;                |the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_mult_cell|                                                                                                ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_mult_cell                                                                                                                                                                                           ; mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_mult_cell                                         ; altera_nios2_gen2_unit_181                          ;
;                   |the_altmult_add_p1|                                                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_mult_cell|the_altmult_add_p1                                                                                                                                                                        ; altera_mult_add                                                                                          ; altera_nios2_gen2_unit_181                          ;
;                      |auto_generated|                                                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_mult_cell|the_altmult_add_p1|auto_generated                                                                                                                                                         ; altera_mult_add_dtr2                                                                                     ; altera_nios2_gen2_unit_181                          ;
;                         |altera_mult_add_rtl1|                                                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_mult_cell|the_altmult_add_p1|auto_generated|altera_mult_add_rtl1                                                                                                                                    ; altera_mult_add_rtl                                                                                      ; altera_work                                         ;
;                            |multiplier_block|                                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_mult_cell|the_altmult_add_p1|auto_generated|altera_mult_add_rtl1|multiplier_block                                                                                                                   ; ama_multiplier_function                                                                                  ; altera_work                                         ;
;                   |the_altmult_add_p2|                                                                                                                                               ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_mult_cell|the_altmult_add_p2                                                                                                                                                                        ; altera_mult_add                                                                                          ; altera_nios2_gen2_unit_181                          ;
;                      |auto_generated|                                                                                                                                                ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_mult_cell|the_altmult_add_p2|auto_generated                                                                                                                                                         ; altera_mult_add_t7s2                                                                                     ; altera_nios2_gen2_unit_181                          ;
;                         |altera_mult_add_rtl1|                                                                                                                                       ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_mult_cell|the_altmult_add_p2|auto_generated|altera_mult_add_rtl1                                                                                                                                    ; altera_mult_add_rtl                                                                                      ; altera_work                                         ;
;                            |datab_split|                                                                                                                                             ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_mult_cell|the_altmult_add_p2|auto_generated|altera_mult_add_rtl1|datab_split                                                                                                                        ; ama_data_split_reg_ext_function                                                                          ; altera_work                                         ;
;                               |data0_signed_extension_block|                                                                                                                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_mult_cell|the_altmult_add_p2|auto_generated|altera_mult_add_rtl1|datab_split|data0_signed_extension_block                                                                                           ; ama_dynamic_signed_function                                                                              ; altera_work                                         ;
;                            |multiplier_block|                                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_mult_cell|the_altmult_add_p2|auto_generated|altera_mult_add_rtl1|multiplier_block                                                                                                                   ; ama_multiplier_function                                                                                  ; altera_work                                         ;
;                   |the_altmult_add_p3|                                                                                                                                               ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_mult_cell|the_altmult_add_p3                                                                                                                                                                        ; altera_mult_add                                                                                          ; altera_nios2_gen2_unit_181                          ;
;                      |auto_generated|                                                                                                                                                ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_mult_cell|the_altmult_add_p3|auto_generated                                                                                                                                                         ; altera_mult_add_s7s2                                                                                     ; altera_nios2_gen2_unit_181                          ;
;                         |altera_mult_add_rtl1|                                                                                                                                       ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_mult_cell|the_altmult_add_p3|auto_generated|altera_mult_add_rtl1                                                                                                                                    ; altera_mult_add_rtl                                                                                      ; altera_work                                         ;
;                            |dataa_split|                                                                                                                                             ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_mult_cell|the_altmult_add_p3|auto_generated|altera_mult_add_rtl1|dataa_split                                                                                                                        ; ama_data_split_reg_ext_function                                                                          ; altera_work                                         ;
;                               |data0_signed_extension_block|                                                                                                                         ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_mult_cell|the_altmult_add_p3|auto_generated|altera_mult_add_rtl1|dataa_split|data0_signed_extension_block                                                                                           ; ama_dynamic_signed_function                                                                              ; altera_work                                         ;
;                            |multiplier_block|                                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_mult_cell|the_altmult_add_p3|auto_generated|altera_mult_add_rtl1|multiplier_block                                                                                                                   ; ama_multiplier_function                                                                                  ; altera_work                                         ;
;                   |the_altmult_add_p4|                                                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_mult_cell|the_altmult_add_p4                                                                                                                                                                        ; altera_mult_add                                                                                          ; altera_nios2_gen2_unit_181                          ;
;                      |auto_generated|                                                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_mult_cell|the_altmult_add_p4|auto_generated                                                                                                                                                         ; altera_mult_add_cis2                                                                                     ; altera_nios2_gen2_unit_181                          ;
;                         |altera_mult_add_rtl1|                                                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_mult_cell|the_altmult_add_p4|auto_generated|altera_mult_add_rtl1                                                                                                                                    ; altera_mult_add_rtl                                                                                      ; altera_work                                         ;
;                            |multiplier_block|                                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_mult_cell|the_altmult_add_p4|auto_generated|altera_mult_add_rtl1|multiplier_block                                                                                                                   ; ama_multiplier_function                                                                                  ; altera_work                                         ;
;                |the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|                                                                                                ; 133.9 (27.7)         ; 177.1 (29.3)                     ; 44.0 (1.8)                                        ; 0.9 (0.2)                        ; 0.0 (0.0)            ; 186 (8)             ; 281 (80)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci                                                                                                                                                                                           ; mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci                                         ; altera_nios2_gen2_unit_181                          ;
;                   |the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_wrapper|                                                                                   ; 38.6 (0.0)           ; 62.9 (0.0)                       ; 24.6 (0.0)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_wrapper                                                                                                            ; mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_wrapper                               ; altera_nios2_gen2_unit_181                          ;
;                      |mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_phy|                                                                                        ; 1.3 (0.0)            ; 1.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_wrapper|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_phy                                     ; sld_virtual_jtag_basic                                                                                   ; altera_nios2_gen2_unit_181                          ;
;                         |sld_virtual_jtag_impl_inst|                                                                                                                                 ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_wrapper|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_phy|sld_virtual_jtag_impl_inst          ; sld_virtual_jtag_impl                                                                                    ; altera_nios2_gen2_unit_181                          ;
;                      |the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_sysclk|                                                                                 ; 4.9 (4.9)            ; 22.8 (21.8)                      ; 18.2 (17.1)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_wrapper|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_sysclk                              ; mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_sysclk                                ; altera_nios2_gen2_unit_181                          ;
;                         |the_altera_std_synchronizer3|                                                                                                                               ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_wrapper|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_sysclk|the_altera_std_synchronizer3 ; altera_std_synchronizer                                                                                  ; altera_nios2_gen2_unit_181                          ;
;                         |the_altera_std_synchronizer4|                                                                                                                               ; 0.0 (0.0)            ; 0.6 (0.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_wrapper|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_sysclk|the_altera_std_synchronizer4 ; altera_std_synchronizer                                                                                  ; altera_nios2_gen2_unit_181                          ;
;                      |the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_tck|                                                                                    ; 32.2 (32.2)          ; 38.8 (37.6)                      ; 6.7 (5.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 47 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_wrapper|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_tck                                 ; mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_tck                                   ; altera_nios2_gen2_unit_181                          ;
;                         |the_altera_std_synchronizer1|                                                                                                                               ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_wrapper|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_tck|the_altera_std_synchronizer1    ; altera_std_synchronizer                                                                                  ; altera_nios2_gen2_unit_181                          ;
;                         |the_altera_std_synchronizer2|                                                                                                                               ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_wrapper|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_tck|the_altera_std_synchronizer2    ; altera_std_synchronizer                                                                                  ; altera_nios2_gen2_unit_181                          ;
;                   |the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_avalon_reg|                                                                                      ; 13.4 (13.4)          ; 13.6 (13.6)                      ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 29 (29)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_avalon_reg                                                                                                               ; mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_avalon_reg                                  ; altera_nios2_gen2_unit_181                          ;
;                   |the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci_break|                                                                                       ; 1.7 (1.7)            ; 15.6 (15.6)                      ; 14.1 (14.1)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci_break                                                                                                                ; mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci_break                                   ; altera_nios2_gen2_unit_181                          ;
;                   |the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci_debug|                                                                                       ; 3.6 (3.6)            ; 6.0 (5.0)                        ; 2.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci_debug                                                                                                                ; mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci_debug                                   ; altera_nios2_gen2_unit_181                          ;
;                      |the_altera_std_synchronizer|                                                                                                                                   ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci_debug|the_altera_std_synchronizer                                                                                    ; altera_std_synchronizer                                                                                  ; altera_nios2_gen2_unit_181                          ;
;                   |the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_ocimem|                                                                                          ; 49.1 (49.1)          ; 49.7 (49.7)                      ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 77 (77)             ; 49 (49)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_ocimem                                                                                                                   ; mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_ocimem                                      ; altera_nios2_gen2_unit_181                          ;
;                      |mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_ociram_sp_ram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_ocimem|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_ociram_sp_ram                                              ; mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_ociram_sp_ram_module                              ; altera_nios2_gen2_unit_181                          ;
;                         |the_altsyncram|                                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_ocimem|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_ociram_sp_ram|the_altsyncram                               ; altsyncram                                                                                               ; altera_nios2_gen2_unit_181                          ;
;                            |auto_generated|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_ocimem|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_ociram_sp_ram|the_altsyncram|auto_generated                ; altsyncram_nob1                                                                                          ; work                                                ;
;       |mcu_subsystem_cpu_0_custom_instruction_master_multi_xconnect|                                                                                                                 ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_cpu_0_custom_instruction_master_multi_xconnect                                                                                                                                                                                                                                               ; mcu_subsystem_altera_customins_xconnect_181_fxvbdoq                                                      ; altera_customins_xconnect_181                       ;
;       |mcu_subsystem_ram_0|                                                                                                                                                          ; 1.3 (0.0)            ; 2.5 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (0)                     ; 0 (0)         ; 1048576           ; 64    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_ram_0                                                                                                                                                                                                                                                                                        ; mcu_subsystem_ram_0                                                                                      ; mcu_subsystem_ram_0                                 ;
;          |mcu_subsystem_ram_0|                                                                                                                                                       ; 1.3 (0.0)            ; 2.5 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (0)                     ; 0 (0)         ; 1048576           ; 64    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_ram_0|mcu_subsystem_ram_0                                                                                                                                                                                                                                                                    ; mcu_subsystem_ram_0_altera_avalon_onchip_memory2_181_oqdmptq                                             ; altera_avalon_onchip_memory2_181                    ;
;             |the_altsyncram|                                                                                                                                                         ; 1.3 (0.0)            ; 2.5 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (0)                     ; 0 (0)         ; 1048576           ; 64    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_ram_0|mcu_subsystem_ram_0|the_altsyncram                                                                                                                                                                                                                                                     ; altsyncram                                                                                               ; altera_avalon_onchip_memory2_181                    ;
;                |auto_generated|                                                                                                                                                      ; 1.3 (0.3)            ; 2.5 (0.5)                        ; 1.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (1)                     ; 0 (0)         ; 1048576           ; 64    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_ram_0|mcu_subsystem_ram_0|the_altsyncram|auto_generated                                                                                                                                                                                                                                      ; altsyncram_glu1                                                                                          ; work                                                ;
;                   |decode3|                                                                                                                                                          ; 1.0 (1.0)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mcu_subsystem_ram_0|mcu_subsystem_ram_0|the_altsyncram|auto_generated|decode3                                                                                                                                                                                                                              ; decode_fsa                                                                                               ; altera_work                                         ;
;       |mm_interconnect_0|                                                                                                                                                            ; 6693.9 (0.0)         ; 7296.8 (0.0)                     ; 631.0 (0.0)                                       ; 28.2 (0.0)                       ; 0.0 (0.0)            ; 4108 (0)            ; 11741 (0)                 ; 0 (0)         ; 1057792           ; 56    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0                                                                                                                                                                                                                                                                                          ; mcu_subsystem_altera_mm_interconnect_181_3k3ltsq                                                         ; altera_mm_interconnect_181                          ;
;          |ad9144_core_s_axi_agent|                                                                                                                                                   ; 4.3 (0.3)            ; 16.9 (0.3)                       ; 12.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (1)               ; 44 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_core_s_axi_agent                                                                                                                                                                                                                                                                  ; mcu_subsystem_altera_merlin_axi_slave_ni_181_7abix4a                                                     ; altera_merlin_axi_slave_ni_181                      ;
;             |async_fifo.read_rsp_fifo|                                                                                                                                               ; 1.9 (0.0)            ; 3.6 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_core_s_axi_agent|async_fifo.read_rsp_fifo                                                                                                                                                                                                                                         ; mcu_subsystem_altera_merlin_axi_slave_ni_181_evxcnfa                                                     ; altera_merlin_axi_slave_ni_181                      ;
;                |my_altera_avalon_sc_fifo_wr|                                                                                                                                         ; 1.9 (1.9)            ; 3.6 (3.6)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_core_s_axi_agent|async_fifo.read_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                                                                                             ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;             |async_fifo.write_rsp_fifo|                                                                                                                                              ; 1.9 (0.0)            ; 13.0 (0.0)                       ; 11.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_core_s_axi_agent|async_fifo.write_rsp_fifo                                                                                                                                                                                                                                        ; mcu_subsystem_altera_merlin_axi_slave_ni_181_evxcnfa                                                     ; altera_merlin_axi_slave_ni_181                      ;
;                |my_altera_avalon_sc_fifo_wr|                                                                                                                                         ; 1.9 (1.9)            ; 13.0 (13.0)                      ; 11.1 (11.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_core_s_axi_agent|async_fifo.write_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                                                                                            ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |ad9144_dma_m_src_axi_agent|                                                                                                                                                ; 8.3 (8.3)            ; 9.5 (9.5)                        ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_dma_m_src_axi_agent                                                                                                                                                                                                                                                               ; mcu_subsystem_altera_merlin_axi_master_ni_181_dp4ifgy                                                    ; altera_merlin_axi_master_ni_181                     ;
;          |ad9144_dma_s_axi_agent|                                                                                                                                                    ; 5.2 (0.3)            ; 15.6 (0.5)                       ; 10.4 (0.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (1)               ; 44 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_dma_s_axi_agent                                                                                                                                                                                                                                                                   ; mcu_subsystem_altera_merlin_axi_slave_ni_181_ohmczoa                                                     ; altera_merlin_axi_slave_ni_181                      ;
;             |async_fifo.read_rsp_fifo|                                                                                                                                               ; 2.8 (0.0)            ; 3.8 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_dma_s_axi_agent|async_fifo.read_rsp_fifo                                                                                                                                                                                                                                          ; mcu_subsystem_altera_merlin_axi_slave_ni_181_evxcnfa                                                     ; altera_merlin_axi_slave_ni_181                      ;
;                |my_altera_avalon_sc_fifo_wr|                                                                                                                                         ; 2.8 (2.8)            ; 3.8 (3.8)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_dma_s_axi_agent|async_fifo.read_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                                                                                              ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;             |async_fifo.write_rsp_fifo|                                                                                                                                              ; 2.1 (0.0)            ; 11.3 (0.0)                       ; 9.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_dma_s_axi_agent|async_fifo.write_rsp_fifo                                                                                                                                                                                                                                         ; mcu_subsystem_altera_merlin_axi_slave_ni_181_evxcnfa                                                     ; altera_merlin_axi_slave_ni_181                      ;
;                |my_altera_avalon_sc_fifo_wr|                                                                                                                                         ; 2.1 (2.1)            ; 11.3 (11.3)                      ; 9.2 (9.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_dma_s_axi_agent|async_fifo.write_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                                                                                             ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |ad9144_jesd204_lane_pll_reconfig_agent|                                                                                                                                    ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_jesd204_lane_pll_reconfig_agent                                                                                                                                                                                                                                                   ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;          |ad9144_jesd204_lane_pll_reconfig_agent_rdata_fifo|                                                                                                                         ; 7.0 (7.0)            ; 10.1 (10.1)                      ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_jesd204_lane_pll_reconfig_agent_rdata_fifo                                                                                                                                                                                                                                        ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |ad9144_jesd204_lane_pll_reconfig_agent_rsp_fifo|                                                                                                                           ; 6.9 (6.9)            ; 8.8 (8.8)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_jesd204_lane_pll_reconfig_agent_rsp_fifo                                                                                                                                                                                                                                          ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |ad9144_jesd204_lane_pll_reconfig_translator|                                                                                                                               ; 3.3 (3.3)            ; 4.8 (4.8)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_jesd204_lane_pll_reconfig_translator                                                                                                                                                                                                                                              ; mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a                                                 ; altera_merlin_slave_translator_181                  ;
;          |ad9144_jesd204_link_management_agent|                                                                                                                                      ; 4.9 (0.5)            ; 14.4 (0.5)                       ; 9.7 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 8 (1)               ; 44 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_jesd204_link_management_agent                                                                                                                                                                                                                                                     ; mcu_subsystem_altera_merlin_axi_slave_ni_181_l6tt4kq                                                     ; altera_merlin_axi_slave_ni_181                      ;
;             |async_fifo.read_rsp_fifo|                                                                                                                                               ; 2.3 (0.0)            ; 2.9 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_jesd204_link_management_agent|async_fifo.read_rsp_fifo                                                                                                                                                                                                                            ; mcu_subsystem_altera_merlin_axi_slave_ni_181_evxcnfa                                                     ; altera_merlin_axi_slave_ni_181                      ;
;                |my_altera_avalon_sc_fifo_wr|                                                                                                                                         ; 2.3 (2.3)            ; 2.9 (2.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_jesd204_link_management_agent|async_fifo.read_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                                                                                ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;             |async_fifo.write_rsp_fifo|                                                                                                                                              ; 2.1 (0.0)            ; 10.9 (0.0)                       ; 9.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_jesd204_link_management_agent|async_fifo.write_rsp_fifo                                                                                                                                                                                                                           ; mcu_subsystem_altera_merlin_axi_slave_ni_181_evxcnfa                                                     ; altera_merlin_axi_slave_ni_181                      ;
;                |my_altera_avalon_sc_fifo_wr|                                                                                                                                         ; 2.1 (2.1)            ; 10.9 (10.9)                      ; 9.0 (9.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 3 (3)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_jesd204_link_management_agent|async_fifo.write_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                                                                               ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |ad9144_jesd204_link_pll_reconfig_agent|                                                                                                                                    ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_jesd204_link_pll_reconfig_agent                                                                                                                                                                                                                                                   ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;          |ad9144_jesd204_link_pll_reconfig_agent_rdata_fifo|                                                                                                                         ; 7.2 (7.2)            ; 8.4 (8.4)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_jesd204_link_pll_reconfig_agent_rdata_fifo                                                                                                                                                                                                                                        ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |ad9144_jesd204_link_pll_reconfig_agent_rsp_fifo|                                                                                                                           ; 6.2 (6.2)            ; 9.4 (9.4)                        ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_jesd204_link_pll_reconfig_agent_rsp_fifo                                                                                                                                                                                                                                          ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |ad9144_jesd204_link_pll_reconfig_translator|                                                                                                                               ; 1.6 (1.6)            ; 4.7 (4.7)                        ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_jesd204_link_pll_reconfig_translator                                                                                                                                                                                                                                              ; mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a                                                 ; altera_merlin_slave_translator_181                  ;
;          |ad9144_jesd204_link_reconfig_agent|                                                                                                                                        ; 5.6 (0.3)            ; 16.4 (0.3)                       ; 11.4 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 7 (1)               ; 44 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_jesd204_link_reconfig_agent                                                                                                                                                                                                                                                       ; mcu_subsystem_altera_merlin_axi_slave_ni_181_qxyiami                                                     ; altera_merlin_axi_slave_ni_181                      ;
;             |async_fifo.read_rsp_fifo|                                                                                                                                               ; 3.2 (0.0)            ; 4.1 (0.0)                        ; 1.3 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_jesd204_link_reconfig_agent|async_fifo.read_rsp_fifo                                                                                                                                                                                                                              ; mcu_subsystem_altera_merlin_axi_slave_ni_181_evxcnfa                                                     ; altera_merlin_axi_slave_ni_181                      ;
;                |my_altera_avalon_sc_fifo_wr|                                                                                                                                         ; 3.2 (3.2)            ; 4.1 (4.1)                        ; 1.3 (1.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_jesd204_link_reconfig_agent|async_fifo.read_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                                                                                  ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;             |async_fifo.write_rsp_fifo|                                                                                                                                              ; 1.8 (0.0)            ; 12.0 (0.0)                       ; 10.2 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_jesd204_link_reconfig_agent|async_fifo.write_rsp_fifo                                                                                                                                                                                                                             ; mcu_subsystem_altera_merlin_axi_slave_ni_181_evxcnfa                                                     ; altera_merlin_axi_slave_ni_181                      ;
;                |my_altera_avalon_sc_fifo_wr|                                                                                                                                         ; 1.8 (1.8)            ; 12.0 (12.0)                      ; 10.2 (10.2)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9144_jesd204_link_reconfig_agent|async_fifo.write_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                                                                                 ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |ad9680_core_s_axi_agent|                                                                                                                                                   ; 5.2 (0.3)            ; 18.2 (0.3)                       ; 13.2 (0.0)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 8 (1)               ; 44 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9680_core_s_axi_agent                                                                                                                                                                                                                                                                  ; mcu_subsystem_altera_merlin_axi_slave_ni_181_ggp6lha                                                     ; altera_merlin_axi_slave_ni_181                      ;
;             |async_fifo.read_rsp_fifo|                                                                                                                                               ; 3.3 (0.0)            ; 3.9 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9680_core_s_axi_agent|async_fifo.read_rsp_fifo                                                                                                                                                                                                                                         ; mcu_subsystem_altera_merlin_axi_slave_ni_181_evxcnfa                                                     ; altera_merlin_axi_slave_ni_181                      ;
;                |my_altera_avalon_sc_fifo_wr|                                                                                                                                         ; 3.3 (3.3)            ; 3.9 (3.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9680_core_s_axi_agent|async_fifo.read_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                                                                                             ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;             |async_fifo.write_rsp_fifo|                                                                                                                                              ; 1.4 (0.0)            ; 13.9 (0.0)                       ; 12.7 (0.0)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9680_core_s_axi_agent|async_fifo.write_rsp_fifo                                                                                                                                                                                                                                        ; mcu_subsystem_altera_merlin_axi_slave_ni_181_evxcnfa                                                     ; altera_merlin_axi_slave_ni_181                      ;
;                |my_altera_avalon_sc_fifo_wr|                                                                                                                                         ; 1.4 (1.4)            ; 13.9 (13.9)                      ; 12.7 (12.7)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 2 (2)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9680_core_s_axi_agent|async_fifo.write_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                                                                                            ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |ad9680_dma_m_dest_axi_agent|                                                                                                                                               ; 30.5 (13.4)          ; 33.4 (16.1)                      ; 3.0 (2.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 47 (7)              ; 70 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9680_dma_m_dest_axi_agent                                                                                                                                                                                                                                                              ; mcu_subsystem_altera_merlin_axi_master_ni_181_dp4ifgy                                                    ; altera_merlin_axi_master_ni_181                     ;
;             |align_address_to_size|                                                                                                                                                  ; 17.1 (17.1)          ; 17.3 (17.3)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9680_dma_m_dest_axi_agent|align_address_to_size                                                                                                                                                                                                                                        ; altera_merlin_address_alignment                                                                          ; altera_merlin_axi_master_ni_181                     ;
;          |ad9680_dma_m_dest_axi_wr_to_bridge_0_s0_cmd_width_adapter|                                                                                                                 ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9680_dma_m_dest_axi_wr_to_bridge_0_s0_cmd_width_adapter                                                                                                                                                                                                                                ; mcu_subsystem_altera_merlin_width_adapter_181_7qyknga                                                    ; altera_merlin_width_adapter_181                     ;
;          |ad9680_dma_s_axi_agent|                                                                                                                                                    ; 5.8 (0.5)            ; 18.1 (0.5)                       ; 12.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (1)               ; 44 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9680_dma_s_axi_agent                                                                                                                                                                                                                                                                   ; mcu_subsystem_altera_merlin_axi_slave_ni_181_cqy7w5y                                                     ; altera_merlin_axi_slave_ni_181                      ;
;             |async_fifo.read_rsp_fifo|                                                                                                                                               ; 3.6 (0.0)            ; 4.4 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9680_dma_s_axi_agent|async_fifo.read_rsp_fifo                                                                                                                                                                                                                                          ; mcu_subsystem_altera_merlin_axi_slave_ni_181_evxcnfa                                                     ; altera_merlin_axi_slave_ni_181                      ;
;                |my_altera_avalon_sc_fifo_wr|                                                                                                                                         ; 3.6 (3.6)            ; 4.4 (4.4)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9680_dma_s_axi_agent|async_fifo.read_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                                                                                              ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;             |async_fifo.write_rsp_fifo|                                                                                                                                              ; 1.7 (0.0)            ; 13.2 (0.0)                       ; 11.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9680_dma_s_axi_agent|async_fifo.write_rsp_fifo                                                                                                                                                                                                                                         ; mcu_subsystem_altera_merlin_axi_slave_ni_181_evxcnfa                                                     ; altera_merlin_axi_slave_ni_181                      ;
;                |my_altera_avalon_sc_fifo_wr|                                                                                                                                         ; 1.7 (1.7)            ; 13.2 (13.2)                      ; 11.5 (11.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9680_dma_s_axi_agent|async_fifo.write_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                                                                                             ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |ad9680_jesd204_link_management_agent|                                                                                                                                      ; 3.8 (0.3)            ; 14.0 (0.3)                       ; 10.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (1)               ; 44 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9680_jesd204_link_management_agent                                                                                                                                                                                                                                                     ; mcu_subsystem_altera_merlin_axi_slave_ni_181_6hrtx2q                                                     ; altera_merlin_axi_slave_ni_181                      ;
;             |async_fifo.read_rsp_fifo|                                                                                                                                               ; 1.9 (0.0)            ; 3.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9680_jesd204_link_management_agent|async_fifo.read_rsp_fifo                                                                                                                                                                                                                            ; mcu_subsystem_altera_merlin_axi_slave_ni_181_evxcnfa                                                     ; altera_merlin_axi_slave_ni_181                      ;
;                |my_altera_avalon_sc_fifo_wr|                                                                                                                                         ; 1.9 (1.9)            ; 3.3 (3.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9680_jesd204_link_management_agent|async_fifo.read_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                                                                                ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;             |async_fifo.write_rsp_fifo|                                                                                                                                              ; 1.4 (0.0)            ; 10.5 (0.0)                       ; 9.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9680_jesd204_link_management_agent|async_fifo.write_rsp_fifo                                                                                                                                                                                                                           ; mcu_subsystem_altera_merlin_axi_slave_ni_181_evxcnfa                                                     ; altera_merlin_axi_slave_ni_181                      ;
;                |my_altera_avalon_sc_fifo_wr|                                                                                                                                         ; 1.4 (1.4)            ; 10.5 (10.5)                      ; 9.1 (9.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9680_jesd204_link_management_agent|async_fifo.write_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                                                                               ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |ad9680_jesd204_link_pll_reconfig_agent|                                                                                                                                    ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9680_jesd204_link_pll_reconfig_agent                                                                                                                                                                                                                                                   ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;          |ad9680_jesd204_link_pll_reconfig_agent_rdata_fifo|                                                                                                                         ; 7.0 (7.0)            ; 8.8 (8.8)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9680_jesd204_link_pll_reconfig_agent_rdata_fifo                                                                                                                                                                                                                                        ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |ad9680_jesd204_link_pll_reconfig_agent_rsp_fifo|                                                                                                                           ; 7.4 (7.4)            ; 10.3 (10.3)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9680_jesd204_link_pll_reconfig_agent_rsp_fifo                                                                                                                                                                                                                                          ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |ad9680_jesd204_link_pll_reconfig_translator|                                                                                                                               ; 2.0 (2.0)            ; 4.5 (4.5)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9680_jesd204_link_pll_reconfig_translator                                                                                                                                                                                                                                              ; mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a                                                 ; altera_merlin_slave_translator_181                  ;
;          |ad9680_jesd204_link_reconfig_agent|                                                                                                                                        ; 5.4 (0.3)            ; 15.6 (0.3)                       ; 10.7 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 8 (1)               ; 44 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9680_jesd204_link_reconfig_agent                                                                                                                                                                                                                                                       ; mcu_subsystem_altera_merlin_axi_slave_ni_181_yehoxba                                                     ; altera_merlin_axi_slave_ni_181                      ;
;             |async_fifo.read_rsp_fifo|                                                                                                                                               ; 3.2 (0.0)            ; 3.9 (0.0)                        ; 1.2 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9680_jesd204_link_reconfig_agent|async_fifo.read_rsp_fifo                                                                                                                                                                                                                              ; mcu_subsystem_altera_merlin_axi_slave_ni_181_evxcnfa                                                     ; altera_merlin_axi_slave_ni_181                      ;
;                |my_altera_avalon_sc_fifo_wr|                                                                                                                                         ; 3.2 (3.2)            ; 3.9 (3.9)                        ; 1.2 (1.2)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9680_jesd204_link_reconfig_agent|async_fifo.read_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                                                                                  ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;             |async_fifo.write_rsp_fifo|                                                                                                                                              ; 1.7 (0.0)            ; 11.3 (0.0)                       ; 9.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9680_jesd204_link_reconfig_agent|async_fifo.write_rsp_fifo                                                                                                                                                                                                                             ; mcu_subsystem_altera_merlin_axi_slave_ni_181_evxcnfa                                                     ; altera_merlin_axi_slave_ni_181                      ;
;                |my_altera_avalon_sc_fifo_wr|                                                                                                                                         ; 1.7 (1.7)            ; 11.3 (11.3)                      ; 9.7 (9.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ad9680_jesd204_link_reconfig_agent|async_fifo.write_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                                                                                 ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |avl_adxcfg_0_rcfg_s0_agent|                                                                                                                                                ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_0_rcfg_s0_agent                                                                                                                                                                                                                                                               ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;          |avl_adxcfg_0_rcfg_s0_agent_rdata_fifo|                                                                                                                                     ; 7.8 (7.8)            ; 9.8 (9.8)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_0_rcfg_s0_agent_rdata_fifo                                                                                                                                                                                                                                                    ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |avl_adxcfg_0_rcfg_s0_agent_rsp_fifo|                                                                                                                                       ; 6.4 (6.4)            ; 8.4 (8.4)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_0_rcfg_s0_agent_rsp_fifo                                                                                                                                                                                                                                                      ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |avl_adxcfg_0_rcfg_s0_translator|                                                                                                                                           ; 1.3 (1.3)            ; 5.2 (5.2)                        ; 3.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_0_rcfg_s0_translator                                                                                                                                                                                                                                                          ; mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a                                                 ; altera_merlin_slave_translator_181                  ;
;          |avl_adxcfg_0_rcfg_s1_agent|                                                                                                                                                ; 1.3 (1.3)            ; 1.8 (1.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_0_rcfg_s1_agent                                                                                                                                                                                                                                                               ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;          |avl_adxcfg_0_rcfg_s1_agent_rdata_fifo|                                                                                                                                     ; 6.2 (6.2)            ; 8.7 (8.7)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_0_rcfg_s1_agent_rdata_fifo                                                                                                                                                                                                                                                    ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |avl_adxcfg_0_rcfg_s1_agent_rsp_fifo|                                                                                                                                       ; 6.5 (6.5)            ; 8.8 (8.8)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_0_rcfg_s1_agent_rsp_fifo                                                                                                                                                                                                                                                      ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |avl_adxcfg_0_rcfg_s1_translator|                                                                                                                                           ; 0.7 (0.7)            ; 5.2 (5.2)                        ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_0_rcfg_s1_translator                                                                                                                                                                                                                                                          ; mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a                                                 ; altera_merlin_slave_translator_181                  ;
;          |avl_adxcfg_1_rcfg_s0_agent|                                                                                                                                                ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_1_rcfg_s0_agent                                                                                                                                                                                                                                                               ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;          |avl_adxcfg_1_rcfg_s0_agent_rdata_fifo|                                                                                                                                     ; 6.3 (6.3)            ; 10.4 (10.4)                      ; 4.1 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_1_rcfg_s0_agent_rdata_fifo                                                                                                                                                                                                                                                    ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |avl_adxcfg_1_rcfg_s0_agent_rsp_fifo|                                                                                                                                       ; 6.3 (6.3)            ; 9.3 (9.3)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_1_rcfg_s0_agent_rsp_fifo                                                                                                                                                                                                                                                      ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |avl_adxcfg_1_rcfg_s0_translator|                                                                                                                                           ; 0.5 (0.5)            ; 3.6 (3.6)                        ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_1_rcfg_s0_translator                                                                                                                                                                                                                                                          ; mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a                                                 ; altera_merlin_slave_translator_181                  ;
;          |avl_adxcfg_1_rcfg_s1_agent|                                                                                                                                                ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_1_rcfg_s1_agent                                                                                                                                                                                                                                                               ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;          |avl_adxcfg_1_rcfg_s1_agent_rdata_fifo|                                                                                                                                     ; 7.8 (7.8)            ; 9.7 (9.7)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_1_rcfg_s1_agent_rdata_fifo                                                                                                                                                                                                                                                    ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |avl_adxcfg_1_rcfg_s1_agent_rsp_fifo|                                                                                                                                       ; 5.9 (5.9)            ; 8.8 (8.8)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_1_rcfg_s1_agent_rsp_fifo                                                                                                                                                                                                                                                      ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |avl_adxcfg_1_rcfg_s1_translator|                                                                                                                                           ; 0.8 (0.8)            ; 3.8 (3.8)                        ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_1_rcfg_s1_translator                                                                                                                                                                                                                                                          ; mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a                                                 ; altera_merlin_slave_translator_181                  ;
;          |avl_adxcfg_2_rcfg_s0_agent|                                                                                                                                                ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_2_rcfg_s0_agent                                                                                                                                                                                                                                                               ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;          |avl_adxcfg_2_rcfg_s0_agent_rdata_fifo|                                                                                                                                     ; 7.2 (7.2)            ; 10.1 (10.1)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_2_rcfg_s0_agent_rdata_fifo                                                                                                                                                                                                                                                    ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |avl_adxcfg_2_rcfg_s0_agent_rsp_fifo|                                                                                                                                       ; 6.1 (6.1)            ; 9.6 (9.6)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_2_rcfg_s0_agent_rsp_fifo                                                                                                                                                                                                                                                      ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |avl_adxcfg_2_rcfg_s0_translator|                                                                                                                                           ; 1.0 (1.0)            ; 3.4 (3.4)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_2_rcfg_s0_translator                                                                                                                                                                                                                                                          ; mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a                                                 ; altera_merlin_slave_translator_181                  ;
;          |avl_adxcfg_2_rcfg_s1_agent|                                                                                                                                                ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_2_rcfg_s1_agent                                                                                                                                                                                                                                                               ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;          |avl_adxcfg_2_rcfg_s1_agent_rdata_fifo|                                                                                                                                     ; 7.5 (7.5)            ; 9.3 (9.3)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_2_rcfg_s1_agent_rdata_fifo                                                                                                                                                                                                                                                    ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |avl_adxcfg_2_rcfg_s1_agent_rsp_fifo|                                                                                                                                       ; 6.7 (6.7)            ; 9.0 (9.0)                        ; 2.8 (2.8)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 11 (11)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_2_rcfg_s1_agent_rsp_fifo                                                                                                                                                                                                                                                      ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |avl_adxcfg_2_rcfg_s1_translator|                                                                                                                                           ; -0.0 (-0.0)          ; 3.4 (3.4)                        ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_2_rcfg_s1_translator                                                                                                                                                                                                                                                          ; mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a                                                 ; altera_merlin_slave_translator_181                  ;
;          |avl_adxcfg_3_rcfg_s0_agent|                                                                                                                                                ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_3_rcfg_s0_agent                                                                                                                                                                                                                                                               ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;          |avl_adxcfg_3_rcfg_s0_agent_rdata_fifo|                                                                                                                                     ; 6.7 (6.7)            ; 9.4 (9.4)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_3_rcfg_s0_agent_rdata_fifo                                                                                                                                                                                                                                                    ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |avl_adxcfg_3_rcfg_s0_agent_rsp_fifo|                                                                                                                                       ; 6.5 (6.5)            ; 8.7 (8.7)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_3_rcfg_s0_agent_rsp_fifo                                                                                                                                                                                                                                                      ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |avl_adxcfg_3_rcfg_s0_translator|                                                                                                                                           ; 0.3 (0.3)            ; 4.8 (4.8)                        ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_3_rcfg_s0_translator                                                                                                                                                                                                                                                          ; mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a                                                 ; altera_merlin_slave_translator_181                  ;
;          |avl_adxcfg_3_rcfg_s1_agent|                                                                                                                                                ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_3_rcfg_s1_agent                                                                                                                                                                                                                                                               ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;          |avl_adxcfg_3_rcfg_s1_agent_rdata_fifo|                                                                                                                                     ; 6.8 (6.8)            ; 9.7 (9.7)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_3_rcfg_s1_agent_rdata_fifo                                                                                                                                                                                                                                                    ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |avl_adxcfg_3_rcfg_s1_agent_rsp_fifo|                                                                                                                                       ; 6.1 (6.1)            ; 8.6 (8.6)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_3_rcfg_s1_agent_rsp_fifo                                                                                                                                                                                                                                                      ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |avl_adxcfg_3_rcfg_s1_translator|                                                                                                                                           ; 0.4 (0.4)            ; 4.6 (4.6)                        ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|avl_adxcfg_3_rcfg_s1_translator                                                                                                                                                                                                                                                          ; mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a                                                 ; altera_merlin_slave_translator_181                  ;
;          |bridge_0_s0_agent|                                                                                                                                                         ; 31.8 (4.5)           ; 31.7 (4.5)                       ; 0.3 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 56 (9)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_0_s0_agent                                                                                                                                                                                                                                                                        ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;             |uncompressor|                                                                                                                                                           ; 27.3 (27.3)          ; 27.2 (27.2)                      ; 0.3 (0.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 47 (47)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_0_s0_agent|uncompressor                                                                                                                                                                                                                                                           ; altera_merlin_burst_uncompressor                                                                         ; altera_merlin_slave_agent_181                       ;
;          |bridge_0_s0_agent_rdata_fifo|                                                                                                                                              ; 30.1 (30.1)          ; 31.7 (31.7)                      ; 2.1 (2.1)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 56 (56)             ; 28 (28)                   ; 0 (0)         ; 1048576           ; 52    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rdata_fifo                                                                                                                                                                                                                                                             ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;             |infer_mem_rtl_0|                                                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1048576           ; 52    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rdata_fifo|infer_mem_rtl_0                                                                                                                                                                                                                                             ; altsyncram                                                                                               ; work                                                ;
;                |auto_generated|                                                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1048576           ; 52    ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rdata_fifo|infer_mem_rtl_0|auto_generated                                                                                                                                                                                                                              ; altsyncram_3ml1                                                                                          ; work                                                ;
;          |bridge_0_s0_agent_rsp_fifo|                                                                                                                                                ; 4306.0 (4306.0)      ; 4319.2 (4319.2)                  ; 30.1 (30.1)                                       ; 17.0 (17.0)                      ; 0.0 (0.0)            ; 197 (197)           ; 8514 (8514)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo                                                                                                                                                                                                                                                               ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |bridge_0_s0_burst_adapter|                                                                                                                                                 ; 387.1 (0.0)          ; 410.9 (0.0)                      ; 24.6 (0.0)                                        ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 494 (0)             ; 435 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_0_s0_burst_adapter                                                                                                                                                                                                                                                                ; mcu_subsystem_altera_merlin_burst_adapter_181_od3ou4y                                                    ; altera_merlin_burst_adapter_181                     ;
;             |altera_merlin_burst_adapter_13_1.burst_adapter|                                                                                                                         ; 387.1 (356.1)        ; 410.9 (375.9)                    ; 24.6 (20.5)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 494 (443)           ; 435 (435)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                 ; altera_merlin_burst_adapter_13_1                                                                         ; altera_merlin_burst_adapter_181                     ;
;                |the_min|                                                                                                                                                             ; 31.0 (19.2)          ; 35.1 (22.5)                      ; 4.1 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (34)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                                                                                                                         ; altera_merlin_burst_adapter_min                                                                          ; altera_merlin_burst_adapter_181                     ;
;                   |ab_sub|                                                                                                                                                           ; 1.5 (0.0)            ; 1.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                                                                                                                                  ; altera_merlin_burst_adapter_subtractor                                                                   ; altera_merlin_burst_adapter_181                     ;
;                      |subtract|                                                                                                                                                      ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                                                                                                                         ; altera_merlin_burst_adapter_adder                                                                        ; altera_merlin_burst_adapter_181                     ;
;                   |ac_sub|                                                                                                                                                           ; 6.7 (0.0)            ; 7.4 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                                                                                                                                  ; altera_merlin_burst_adapter_subtractor                                                                   ; altera_merlin_burst_adapter_181                     ;
;                      |subtract|                                                                                                                                                      ; 6.7 (6.7)            ; 7.4 (7.4)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                                                                                                                         ; altera_merlin_burst_adapter_adder                                                                        ; altera_merlin_burst_adapter_181                     ;
;                   |bc_sub|                                                                                                                                                           ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                                                                                                                                  ; altera_merlin_burst_adapter_subtractor                                                                   ; altera_merlin_burst_adapter_181                     ;
;                      |subtract|                                                                                                                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                                                                                                                                         ; altera_merlin_burst_adapter_adder                                                                        ; altera_merlin_burst_adapter_181                     ;
;                   |da_sub|                                                                                                                                                           ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                                                                                                                                  ; altera_merlin_burst_adapter_subtractor                                                                   ; altera_merlin_burst_adapter_181                     ;
;                      |subtract|                                                                                                                                                      ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                                                                                                                         ; altera_merlin_burst_adapter_adder                                                                        ; altera_merlin_burst_adapter_181                     ;
;          |bridge_0_s0_to_ad9144_dma_m_src_axi_rd_rsp_width_adapter|                                                                                                                  ; 95.2 (95.2)          ; 97.0 (97.0)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 143 (143)           ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_0_s0_to_ad9144_dma_m_src_axi_rd_rsp_width_adapter                                                                                                                                                                                                                                 ; mcu_subsystem_altera_merlin_width_adapter_181_mqxwvvi                                                    ; altera_merlin_width_adapter_181                     ;
;          |bridge_0_s0_to_ad9680_dma_m_dest_axi_wr_rsp_width_adapter|                                                                                                                 ; 6.5 (6.5)            ; 7.0 (7.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_0_s0_to_ad9680_dma_m_dest_axi_wr_rsp_width_adapter                                                                                                                                                                                                                                ; mcu_subsystem_altera_merlin_width_adapter_181_mqxwvvi                                                    ; altera_merlin_width_adapter_181                     ;
;          |bridge_0_s0_to_mcu_subsystem_cpu_0_instruction_master_rsp_width_adapter|                                                                                                   ; 78.9 (78.9)          ; 78.9 (78.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 128 (128)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_0_s0_to_mcu_subsystem_cpu_0_instruction_master_rsp_width_adapter                                                                                                                                                                                                                  ; mcu_subsystem_altera_merlin_width_adapter_181_azl6lfq                                                    ; altera_merlin_width_adapter_181                     ;
;          |bridge_1_s0_agent|                                                                                                                                                         ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_1_s0_agent                                                                                                                                                                                                                                                                        ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;          |bridge_1_s0_agent_rdata_fifo|                                                                                                                                              ; 18.8 (18.8)          ; 19.4 (19.4)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 18 (18)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rdata_fifo                                                                                                                                                                                                                                                             ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;             |infer_mem_rtl_0|                                                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rdata_fifo|infer_mem_rtl_0                                                                                                                                                                                                                                             ; altsyncram                                                                                               ; work                                                ;
;                |auto_generated|                                                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rdata_fifo|infer_mem_rtl_0|auto_generated                                                                                                                                                                                                                              ; altsyncram_bcl1                                                                                          ; work                                                ;
;          |bridge_1_s0_agent_rsp_fifo|                                                                                                                                                ; 97.8 (97.8)          ; 101.8 (101.8)                    ; 4.4 (4.4)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 30 (30)             ; 187 (187)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo                                                                                                                                                                                                                                                               ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |bridge_2_s0_agent|                                                                                                                                                         ; 1.9 (1.9)            ; 2.7 (2.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_2_s0_agent                                                                                                                                                                                                                                                                        ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;          |bridge_2_s0_agent_rdata_fifo|                                                                                                                                              ; 9.9 (9.9)            ; 11.7 (11.7)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 12 (12)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_2_s0_agent_rdata_fifo                                                                                                                                                                                                                                                             ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;             |infer_mem_rtl_0|                                                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_2_s0_agent_rdata_fifo|infer_mem_rtl_0                                                                                                                                                                                                                                             ; altsyncram                                                                                               ; work                                                ;
;                |auto_generated|                                                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_2_s0_agent_rdata_fifo|infer_mem_rtl_0|auto_generated                                                                                                                                                                                                                              ; altsyncram_t8l1                                                                                          ; work                                                ;
;          |bridge_2_s0_agent_rsp_fifo|                                                                                                                                                ; 40.2 (40.2)          ; 43.2 (43.2)                      ; 4.0 (4.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 78 (78)             ; 72 (72)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_2_s0_agent_rsp_fifo                                                                                                                                                                                                                                                               ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |bridge_3_s0_agent|                                                                                                                                                         ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_3_s0_agent                                                                                                                                                                                                                                                                        ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;          |bridge_3_s0_agent_rdata_fifo|                                                                                                                                              ; 12.0 (12.0)          ; 12.6 (12.6)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 12 (12)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_3_s0_agent_rdata_fifo                                                                                                                                                                                                                                                             ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;             |infer_mem_rtl_0|                                                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_3_s0_agent_rdata_fifo|infer_mem_rtl_0                                                                                                                                                                                                                                             ; altsyncram                                                                                               ; work                                                ;
;                |auto_generated|                                                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_3_s0_agent_rdata_fifo|infer_mem_rtl_0|auto_generated                                                                                                                                                                                                                              ; altsyncram_t8l1                                                                                          ; work                                                ;
;          |bridge_3_s0_agent_rsp_fifo|                                                                                                                                                ; 50.9 (50.9)          ; 55.3 (55.3)                      ; 4.9 (4.9)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 32 (32)             ; 99 (99)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|bridge_3_s0_agent_rsp_fifo                                                                                                                                                                                                                                                               ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |cmd_demux|                                                                                                                                                                 ; 49.7 (49.7)          ; 52.7 (52.7)                      ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (69)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                                                                ; mcu_subsystem_altera_merlin_demultiplexer_181_23ebplq                                                    ; altera_merlin_demultiplexer_181                     ;
;          |cmd_demux_001|                                                                                                                                                             ; 7.3 (7.3)            ; 7.3 (7.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|cmd_demux_001                                                                                                                                                                                                                                                                            ; mcu_subsystem_altera_merlin_demultiplexer_181_xa7fjli                                                    ; altera_merlin_demultiplexer_181                     ;
;          |cmd_mux_016|                                                                                                                                                               ; 220.2 (210.3)        ; 221.3 (210.5)                    ; 2.1 (1.1)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 365 (345)           ; 11 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|cmd_mux_016                                                                                                                                                                                                                                                                              ; mcu_subsystem_altera_merlin_multiplexer_181_caec74y                                                      ; altera_merlin_multiplexer_181                       ;
;             |arb|                                                                                                                                                                    ; 9.9 (3.9)            ; 10.8 (4.8)                       ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 20 (9)              ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|cmd_mux_016|arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                                                                 ; altera_merlin_multiplexer_181                       ;
;                |adder|                                                                                                                                                               ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|cmd_mux_016|arb|adder                                                                                                                                                                                                                                                                    ; altera_merlin_arb_adder                                                                                  ; altera_merlin_multiplexer_181                       ;
;          |cmd_mux_017|                                                                                                                                                               ; 17.6 (15.7)          ; 17.6 (15.7)                      ; 0.1 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 53 (49)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|cmd_mux_017                                                                                                                                                                                                                                                                              ; mcu_subsystem_altera_merlin_multiplexer_181_7rwkjfy                                                      ; altera_merlin_multiplexer_181                       ;
;             |arb|                                                                                                                                                                    ; 1.8 (1.8)            ; 1.9 (1.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|cmd_mux_017|arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                                                                 ; altera_merlin_multiplexer_181                       ;
;          |cmd_mux_018|                                                                                                                                                               ; 21.1 (18.4)          ; 24.9 (22.1)                      ; 4.1 (3.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 74 (69)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|cmd_mux_018                                                                                                                                                                                                                                                                              ; mcu_subsystem_altera_merlin_multiplexer_181_7rwkjfy                                                      ; altera_merlin_multiplexer_181                       ;
;             |arb|                                                                                                                                                                    ; 2.7 (2.7)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|cmd_mux_018|arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                                                                 ; altera_merlin_multiplexer_181                       ;
;          |cmd_mux_019|                                                                                                                                                               ; 28.1 (26.0)          ; 27.6 (25.8)                      ; 0.0 (0.0)                                         ; 0.5 (0.2)                        ; 0.0 (0.0)            ; 56 (52)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|cmd_mux_019                                                                                                                                                                                                                                                                              ; mcu_subsystem_altera_merlin_multiplexer_181_7rwkjfy                                                      ; altera_merlin_multiplexer_181                       ;
;             |arb|                                                                                                                                                                    ; 2.1 (2.1)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|cmd_mux_019|arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                                                                 ; altera_merlin_multiplexer_181                       ;
;          |cmd_mux_020|                                                                                                                                                               ; 29.3 (27.5)          ; 29.8 (27.8)                      ; 0.4 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (56)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|cmd_mux_020                                                                                                                                                                                                                                                                              ; mcu_subsystem_altera_merlin_multiplexer_181_7rwkjfy                                                      ; altera_merlin_multiplexer_181                       ;
;             |arb|                                                                                                                                                                    ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|cmd_mux_020|arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                                                                 ; altera_merlin_multiplexer_181                       ;
;          |cmd_mux_039|                                                                                                                                                               ; 24.0 (24.0)          ; 25.7 (25.7)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|cmd_mux_039                                                                                                                                                                                                                                                                              ; mcu_subsystem_altera_merlin_multiplexer_181_byfyrgq                                                      ; altera_merlin_multiplexer_181                       ;
;          |crosser|                                                                                                                                                                   ; 18.7 (0.0)           ; 45.2 (0.0)                       ; 27.2 (0.0)                                        ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 134 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|crosser                                                                                                                                                                                                                                                                                  ; mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_lkpfpzi                                       ; altera_avalon_st_handshake_clock_crosser_181        ;
;             |async_clock_crosser.clock_xer|                                                                                                                                          ; 18.7 (18.6)          ; 45.2 (43.3)                      ; 27.2 (25.4)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 5 (5)               ; 134 (130)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|crosser|async_clock_crosser.clock_xer                                                                                                                                                                                                                                                    ; altera_avalon_st_clock_crosser                                                                           ; altera_avalon_st_handshake_clock_crosser_181        ;
;                |in_to_out_synchronizer|                                                                                                                                              ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_st_handshake_clock_crosser_181        ;
;                |out_to_in_synchronizer|                                                                                                                                              ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_st_handshake_clock_crosser_181        ;
;          |crosser_001|                                                                                                                                                               ; 4.6 (0.0)            ; 39.3 (0.0)                       ; 34.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|crosser_001                                                                                                                                                                                                                                                                              ; mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_lkpfpzi                                       ; altera_avalon_st_handshake_clock_crosser_181        ;
;             |async_clock_crosser.clock_xer|                                                                                                                                          ; 4.6 (4.4)            ; 39.3 (37.9)                      ; 34.7 (33.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 92 (88)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer                                                                                                                                                                                                                                                ; altera_avalon_st_clock_crosser                                                                           ; altera_avalon_st_handshake_clock_crosser_181        ;
;                |in_to_out_synchronizer|                                                                                                                                              ; 0.2 (0.2)            ; 0.6 (0.6)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_st_handshake_clock_crosser_181        ;
;                |out_to_in_synchronizer|                                                                                                                                              ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_st_handshake_clock_crosser_181        ;
;          |crosser_002|                                                                                                                                                               ; 2.3 (0.0)            ; 19.8 (0.0)                       ; 18.1 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 60 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|crosser_002                                                                                                                                                                                                                                                                              ; mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_lkpfpzi                                       ; altera_avalon_st_handshake_clock_crosser_181        ;
;             |async_clock_crosser.clock_xer|                                                                                                                                          ; 2.3 (2.3)            ; 19.8 (18.3)                      ; 18.1 (16.6)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 3 (3)               ; 60 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer                                                                                                                                                                                                                                                ; altera_avalon_st_clock_crosser                                                                           ; altera_avalon_st_handshake_clock_crosser_181        ;
;                |in_to_out_synchronizer|                                                                                                                                              ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_st_handshake_clock_crosser_181        ;
;                |out_to_in_synchronizer|                                                                                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_st_handshake_clock_crosser_181        ;
;          |crosser_003|                                                                                                                                                               ; 10.6 (0.0)           ; 29.3 (0.0)                       ; 19.1 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|crosser_003                                                                                                                                                                                                                                                                              ; mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_lkpfpzi                                       ; altera_avalon_st_handshake_clock_crosser_181        ;
;             |async_clock_crosser.clock_xer|                                                                                                                                          ; 10.6 (10.2)          ; 29.3 (27.8)                      ; 19.1 (17.8)                                       ; 0.5 (0.2)                        ; 0.0 (0.0)            ; 3 (3)               ; 82 (78)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer                                                                                                                                                                                                                                                ; altera_avalon_st_clock_crosser                                                                           ; altera_avalon_st_handshake_clock_crosser_181        ;
;                |in_to_out_synchronizer|                                                                                                                                              ; 0.4 (0.4)            ; 0.6 (0.6)                        ; 0.4 (0.4)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_st_handshake_clock_crosser_181        ;
;                |out_to_in_synchronizer|                                                                                                                                              ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_st_handshake_clock_crosser_181        ;
;          |crosser_004|                                                                                                                                                               ; 10.9 (0.0)           ; 24.3 (0.0)                       ; 13.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 80 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|crosser_004                                                                                                                                                                                                                                                                              ; mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_lkpfpzi                                       ; altera_avalon_st_handshake_clock_crosser_181        ;
;             |async_clock_crosser.clock_xer|                                                                                                                                          ; 10.9 (10.4)          ; 24.3 (22.9)                      ; 13.3 (12.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 80 (76)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer                                                                                                                                                                                                                                                ; altera_avalon_st_clock_crosser                                                                           ; altera_avalon_st_handshake_clock_crosser_181        ;
;                |in_to_out_synchronizer|                                                                                                                                              ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_st_handshake_clock_crosser_181        ;
;                |out_to_in_synchronizer|                                                                                                                                              ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_st_handshake_clock_crosser_181        ;
;          |crosser_005|                                                                                                                                                               ; 2.0 (0.0)            ; 31.4 (0.0)                       ; 30.0 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|crosser_005                                                                                                                                                                                                                                                                              ; mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_lkpfpzi                                       ; altera_avalon_st_handshake_clock_crosser_181        ;
;             |async_clock_crosser.clock_xer|                                                                                                                                          ; 2.0 (1.7)            ; 31.4 (29.7)                      ; 30.0 (28.2)                                       ; 0.5 (0.2)                        ; 0.0 (0.0)            ; 3 (3)               ; 82 (78)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer                                                                                                                                                                                                                                                ; altera_avalon_st_clock_crosser                                                                           ; altera_avalon_st_handshake_clock_crosser_181        ;
;                |in_to_out_synchronizer|                                                                                                                                              ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_st_handshake_clock_crosser_181        ;
;                |out_to_in_synchronizer|                                                                                                                                              ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_st_handshake_clock_crosser_181        ;
;          |ethernet_avm_agent|                                                                                                                                                        ; 2.5 (2.5)            ; 3.0 (3.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ethernet_avm_agent                                                                                                                                                                                                                                                                       ; mcu_subsystem_altera_merlin_master_agent_181_t5eyqrq                                                     ; altera_merlin_master_agent_181                      ;
;          |ethernet_avm_translator|                                                                                                                                                   ; 45.4 (45.4)          ; 45.4 (45.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (85)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ethernet_avm_translator                                                                                                                                                                                                                                                                  ; mcu_subsystem_altera_merlin_master_translator_181_mhudjri                                                ; altera_merlin_master_translator_181                 ;
;          |ethernet_avs_agent|                                                                                                                                                        ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ethernet_avs_agent                                                                                                                                                                                                                                                                       ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;          |ethernet_avs_agent_rdata_fifo|                                                                                                                                             ; 19.2 (19.2)          ; 21.0 (21.0)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 18 (18)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ethernet_avs_agent_rdata_fifo                                                                                                                                                                                                                                                            ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;             |infer_mem_rtl_0|                                                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ethernet_avs_agent_rdata_fifo|infer_mem_rtl_0                                                                                                                                                                                                                                            ; altsyncram                                                                                               ; work                                                ;
;                |auto_generated|                                                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ethernet_avs_agent_rdata_fifo|infer_mem_rtl_0|auto_generated                                                                                                                                                                                                                             ; altsyncram_bcl1                                                                                          ; work                                                ;
;          |ethernet_avs_agent_rsp_fifo|                                                                                                                                               ; 18.5 (18.5)          ; 21.5 (21.5)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|ethernet_avs_agent_rsp_fifo                                                                                                                                                                                                                                                              ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |gpio_s1_agent|                                                                                                                                                             ; 1.3 (1.3)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|gpio_s1_agent                                                                                                                                                                                                                                                                            ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;          |gpio_s1_agent_rdata_fifo|                                                                                                                                                  ; 23.6 (23.6)          ; 31.0 (31.0)                      ; 7.4 (7.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|gpio_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                 ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |gpio_s1_agent_rsp_fifo|                                                                                                                                                    ; 5.5 (5.5)            ; 8.1 (8.1)                        ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|gpio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |gpio_s1_translator|                                                                                                                                                        ; 3.7 (3.7)            ; 14.0 (14.0)                      ; 10.4 (10.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|gpio_s1_translator                                                                                                                                                                                                                                                                       ; mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a                                                 ; altera_merlin_slave_translator_181                  ;
;          |i2c_csr_agent|                                                                                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|i2c_csr_agent                                                                                                                                                                                                                                                                            ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;          |i2c_csr_agent_rdata_fifo|                                                                                                                                                  ; 18.5 (18.5)          ; 25.8 (25.8)                      ; 7.2 (7.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|i2c_csr_agent_rdata_fifo                                                                                                                                                                                                                                                                 ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |i2c_csr_agent_rsp_fifo|                                                                                                                                                    ; 11.0 (11.0)          ; 12.3 (12.3)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|i2c_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |i2c_csr_translator|                                                                                                                                                        ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|i2c_csr_translator                                                                                                                                                                                                                                                                       ; mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a                                                 ; altera_merlin_slave_translator_181                  ;
;          |jtag_uart_0_avalon_jtag_slave_agent|                                                                                                                                       ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent                                                                                                                                                                                                                                                      ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;          |jtag_uart_0_avalon_jtag_slave_agent_rdata_fifo|                                                                                                                            ; 15.3 (15.3)          ; 25.0 (25.0)                      ; 9.7 (9.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent_rdata_fifo                                                                                                                                                                                                                                           ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                                                                                                              ; 6.4 (6.4)            ; 8.9 (8.9)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                             ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |jtag_uart_0_avalon_jtag_slave_translator|                                                                                                                                  ; 6.7 (6.7)            ; 8.6 (8.6)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                 ; mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a                                                 ; altera_merlin_slave_translator_181                  ;
;          |mcu_subsystem_cpu_0_data_master_agent|                                                                                                                                     ; 39.6 (39.6)          ; 40.6 (40.6)                      ; 1.2 (1.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 77 (77)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|mcu_subsystem_cpu_0_data_master_agent                                                                                                                                                                                                                                                    ; mcu_subsystem_altera_merlin_master_agent_181_t5eyqrq                                                     ; altera_merlin_master_agent_181                      ;
;          |mcu_subsystem_cpu_0_data_master_limiter|                                                                                                                                   ; 27.4 (27.4)          ; 32.5 (32.5)                      ; 5.1 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 55 (55)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|mcu_subsystem_cpu_0_data_master_limiter                                                                                                                                                                                                                                                  ; mcu_subsystem_altera_merlin_traffic_limiter_181_reppfiq                                                  ; altera_merlin_traffic_limiter_181                   ;
;          |mcu_subsystem_cpu_0_debug_mem_slave_agent|                                                                                                                                 ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|mcu_subsystem_cpu_0_debug_mem_slave_agent                                                                                                                                                                                                                                                ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;          |mcu_subsystem_cpu_0_debug_mem_slave_agent_rdata_fifo|                                                                                                                      ; 25.3 (25.3)          ; 33.4 (33.4)                      ; 8.1 (8.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|mcu_subsystem_cpu_0_debug_mem_slave_agent_rdata_fifo                                                                                                                                                                                                                                     ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |mcu_subsystem_cpu_0_debug_mem_slave_agent_rsp_fifo|                                                                                                                        ; 9.9 (9.9)            ; 13.5 (13.5)                      ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|mcu_subsystem_cpu_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                       ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |mcu_subsystem_cpu_0_debug_mem_slave_translator|                                                                                                                            ; 9.3 (9.3)            ; 14.6 (14.6)                      ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|mcu_subsystem_cpu_0_debug_mem_slave_translator                                                                                                                                                                                                                                           ; mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a                                                 ; altera_merlin_slave_translator_181                  ;
;          |mcu_subsystem_cpu_0_instruction_master_agent|                                                                                                                              ; 6.6 (6.6)            ; 8.1 (8.1)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|mcu_subsystem_cpu_0_instruction_master_agent                                                                                                                                                                                                                                             ; mcu_subsystem_altera_merlin_master_agent_181_t5eyqrq                                                     ; altera_merlin_master_agent_181                      ;
;          |mcu_subsystem_cpu_0_instruction_master_limiter|                                                                                                                            ; 12.8 (12.8)          ; 14.0 (14.0)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|mcu_subsystem_cpu_0_instruction_master_limiter                                                                                                                                                                                                                                           ; mcu_subsystem_altera_merlin_traffic_limiter_181_reppfiq                                                  ; altera_merlin_traffic_limiter_181                   ;
;          |mcu_subsystem_ram_0_s1_agent|                                                                                                                                              ; 2.5 (2.5)            ; 3.0 (3.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|mcu_subsystem_ram_0_s1_agent                                                                                                                                                                                                                                                             ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;          |mcu_subsystem_ram_0_s1_agent_rdata_fifo|                                                                                                                                   ; 37.2 (37.2)          ; 59.0 (59.0)                      ; 21.8 (21.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|mcu_subsystem_ram_0_s1_agent_rdata_fifo                                                                                                                                                                                                                                                  ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |mcu_subsystem_ram_0_s1_agent_rsp_fifo|                                                                                                                                     ; 9.7 (9.7)            ; 13.7 (13.7)                      ; 3.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|mcu_subsystem_ram_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                    ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |mcu_subsystem_ram_0_s1_translator|                                                                                                                                         ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|mcu_subsystem_ram_0_s1_translator                                                                                                                                                                                                                                                        ; mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a                                                 ; altera_merlin_slave_translator_181                  ;
;          |router|                                                                                                                                                                    ; 70.6 (70.6)          ; 74.6 (74.6)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 124 (124)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|router                                                                                                                                                                                                                                                                                   ; mcu_subsystem_altera_merlin_router_181_aft6nea                                                           ; altera_merlin_router_181                            ;
;          |router_001|                                                                                                                                                                ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|router_001                                                                                                                                                                                                                                                                               ; mcu_subsystem_altera_merlin_router_181_vvnlfrq                                                           ; altera_merlin_router_181                            ;
;          |router_023|                                                                                                                                                                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|router_023                                                                                                                                                                                                                                                                               ; mcu_subsystem_altera_merlin_router_181_ofe55wy                                                           ; altera_merlin_router_181                            ;
;          |router_025|                                                                                                                                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|router_025                                                                                                                                                                                                                                                                               ; mcu_subsystem_altera_merlin_router_181_uo4biwy                                                           ; altera_merlin_router_181                            ;
;          |rsp_demux_016|                                                                                                                                                             ; 3.2 (3.2)            ; 4.0 (4.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|rsp_demux_016                                                                                                                                                                                                                                                                            ; mcu_subsystem_altera_merlin_demultiplexer_181_j3hfpqi                                                    ; altera_merlin_demultiplexer_181                     ;
;          |rsp_demux_017|                                                                                                                                                             ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|rsp_demux_017                                                                                                                                                                                                                                                                            ; mcu_subsystem_altera_merlin_demultiplexer_181_4jqzx7a                                                    ; altera_merlin_demultiplexer_181                     ;
;          |rsp_demux_018|                                                                                                                                                             ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|rsp_demux_018                                                                                                                                                                                                                                                                            ; mcu_subsystem_altera_merlin_demultiplexer_181_4jqzx7a                                                    ; altera_merlin_demultiplexer_181                     ;
;          |rsp_demux_019|                                                                                                                                                             ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|rsp_demux_019                                                                                                                                                                                                                                                                            ; mcu_subsystem_altera_merlin_demultiplexer_181_4jqzx7a                                                    ; altera_merlin_demultiplexer_181                     ;
;          |rsp_demux_020|                                                                                                                                                             ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|rsp_demux_020                                                                                                                                                                                                                                                                            ; mcu_subsystem_altera_merlin_demultiplexer_181_4jqzx7a                                                    ; altera_merlin_demultiplexer_181                     ;
;          |rsp_mux|                                                                                                                                                                   ; 253.3 (253.3)        ; 323.4 (323.4)                    ; 70.5 (70.5)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 654 (654)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                                                                  ; mcu_subsystem_altera_merlin_multiplexer_181_nuyzi2i                                                      ; altera_merlin_multiplexer_181                       ;
;          |rsp_mux_001|                                                                                                                                                               ; 26.7 (26.7)          ; 43.7 (43.7)                      ; 17.1 (17.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 99 (99)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                                                                                                              ; mcu_subsystem_altera_merlin_multiplexer_181_dohy3my                                                      ; altera_merlin_multiplexer_181                       ;
;          |spi_spi_control_port_agent|                                                                                                                                                ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|spi_spi_control_port_agent                                                                                                                                                                                                                                                               ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;          |spi_spi_control_port_agent_rdata_fifo|                                                                                                                                     ; 14.1 (14.1)          ; 18.0 (18.0)                      ; 4.3 (4.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 20 (20)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|spi_spi_control_port_agent_rdata_fifo                                                                                                                                                                                                                                                    ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |spi_spi_control_port_agent_rsp_fifo|                                                                                                                                       ; 6.6 (6.6)            ; 8.4 (8.4)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|spi_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                      ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |spi_spi_control_port_translator|                                                                                                                                           ; 2.8 (2.8)            ; 8.2 (8.2)                        ; 5.5 (5.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|spi_spi_control_port_translator                                                                                                                                                                                                                                                          ; mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a                                                 ; altera_merlin_slave_translator_181                  ;
;          |timer_0_s1_agent|                                                                                                                                                          ; 2.9 (2.9)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|timer_0_s1_agent                                                                                                                                                                                                                                                                         ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;          |timer_0_s1_agent_rdata_fifo|                                                                                                                                               ; 12.5 (12.5)          ; 15.4 (15.4)                      ; 3.1 (3.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 20 (20)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|timer_0_s1_agent_rdata_fifo                                                                                                                                                                                                                                                              ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |timer_0_s1_agent_rsp_fifo|                                                                                                                                                 ; 6.8 (6.8)            ; 7.9 (7.9)                        ; 1.3 (1.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 11 (11)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|timer_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |timer_0_s1_translator|                                                                                                                                                     ; 1.1 (1.1)            ; 7.7 (7.7)                        ; 6.7 (6.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|timer_0_s1_translator                                                                                                                                                                                                                                                                    ; mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a                                                 ; altera_merlin_slave_translator_181                  ;
;          |timer_1_s1_agent|                                                                                                                                                          ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|timer_1_s1_agent                                                                                                                                                                                                                                                                         ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;          |timer_1_s1_agent_rdata_fifo|                                                                                                                                               ; 11.2 (11.2)          ; 15.7 (15.7)                      ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|timer_1_s1_agent_rdata_fifo                                                                                                                                                                                                                                                              ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |timer_1_s1_agent_rsp_fifo|                                                                                                                                                 ; 6.3 (6.3)            ; 8.4 (8.4)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|timer_1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |timer_1_s1_translator|                                                                                                                                                     ; 3.0 (3.0)            ; 9.0 (9.0)                        ; 6.1 (6.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_0|timer_1_s1_translator                                                                                                                                                                                                                                                                    ; mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a                                                 ; altera_merlin_slave_translator_181                  ;
;       |mm_interconnect_1|                                                                                                                                                            ; 46.7 (0.0)           ; 108.7 (0.0)                      ; 62.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 227 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_1                                                                                                                                                                                                                                                                                          ; mcu_subsystem_altera_mm_interconnect_181_wtppfva                                                         ; altera_mm_interconnect_181                          ;
;          |bridge_2_m0_agent|                                                                                                                                                         ; -0.2 (-0.2)          ; 0.3 (0.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_1|bridge_2_m0_agent                                                                                                                                                                                                                                                                        ; mcu_subsystem_altera_merlin_master_agent_181_t5eyqrq                                                     ; altera_merlin_master_agent_181                      ;
;          |crosser|                                                                                                                                                                   ; 6.0 (0.0)            ; 34.2 (0.0)                       ; 28.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 86 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_1|crosser                                                                                                                                                                                                                                                                                  ; mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_s4fsrsy                                       ; altera_avalon_st_handshake_clock_crosser_181        ;
;             |async_clock_crosser.clock_xer|                                                                                                                                          ; 6.0 (5.8)            ; 34.2 (32.8)                      ; 28.2 (26.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 86 (82)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_1|crosser|async_clock_crosser.clock_xer                                                                                                                                                                                                                                                    ; altera_avalon_st_clock_crosser                                                                           ; altera_avalon_st_handshake_clock_crosser_181        ;
;                |in_to_out_synchronizer|                                                                                                                                              ; 0.0 (0.0)            ; 0.6 (0.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_1|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_st_handshake_clock_crosser_181        ;
;                |out_to_in_synchronizer|                                                                                                                                              ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_1|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_st_handshake_clock_crosser_181        ;
;          |crosser_001|                                                                                                                                                               ; 17.0 (0.0)           ; 34.1 (0.0)                       ; 17.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 70 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_1|crosser_001                                                                                                                                                                                                                                                                              ; mcu_subsystem_altera_avalon_st_handshake_clock_crosser_181_s4fsrsy                                       ; altera_avalon_st_handshake_clock_crosser_181        ;
;             |async_clock_crosser.clock_xer|                                                                                                                                          ; 17.0 (16.8)          ; 34.1 (32.7)                      ; 17.1 (15.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 70 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_1|crosser_001|async_clock_crosser.clock_xer                                                                                                                                                                                                                                                ; altera_avalon_st_clock_crosser                                                                           ; altera_avalon_st_handshake_clock_crosser_181        ;
;                |in_to_out_synchronizer|                                                                                                                                              ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_1|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_st_handshake_clock_crosser_181        ;
;                |out_to_in_synchronizer|                                                                                                                                              ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_1|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                                                                            ; altera_avalon_st_handshake_clock_crosser_181        ;
;          |qspi_controller2_0_avl_csr_agent|                                                                                                                                          ; 2.7 (1.8)            ; 2.7 (2.2)                        ; 0.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_1|qspi_controller2_0_avl_csr_agent                                                                                                                                                                                                                                                         ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;             |uncompressor|                                                                                                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_1|qspi_controller2_0_avl_csr_agent|uncompressor                                                                                                                                                                                                                                            ; altera_merlin_burst_uncompressor                                                                         ; altera_merlin_slave_agent_181                       ;
;          |qspi_controller2_0_avl_csr_agent_rdata_fifo|                                                                                                                               ; 18.3 (18.3)          ; 34.3 (34.3)                      ; 16.0 (16.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_1|qspi_controller2_0_avl_csr_agent_rdata_fifo                                                                                                                                                                                                                                              ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |qspi_controller2_0_avl_csr_agent_rsp_fifo|                                                                                                                                 ; 2.7 (2.7)            ; 3.2 (3.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_1|qspi_controller2_0_avl_csr_agent_rsp_fifo                                                                                                                                                                                                                                                ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;       |mm_interconnect_2|                                                                                                                                                            ; 6.2 (0.0)            ; 15.3 (0.0)                       ; 9.3 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_2                                                                                                                                                                                                                                                                                          ; mcu_subsystem_altera_mm_interconnect_181_orit43a                                                         ; altera_mm_interconnect_181                          ;
;          |bridge_3_m0_agent|                                                                                                                                                         ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_2|bridge_3_m0_agent                                                                                                                                                                                                                                                                        ; mcu_subsystem_altera_merlin_master_agent_181_t5eyqrq                                                     ; altera_merlin_master_agent_181                      ;
;          |qspi_controller2_0_avl_mem_agent|                                                                                                                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_2|qspi_controller2_0_avl_mem_agent                                                                                                                                                                                                                                                         ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;          |qspi_controller2_0_avl_mem_agent_rsp_fifo|                                                                                                                                 ; 1.6 (1.6)            ; 1.6 (1.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_2|qspi_controller2_0_avl_mem_agent_rsp_fifo                                                                                                                                                                                                                                                ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |qspi_controller2_0_avl_mem_translator|                                                                                                                                     ; 3.9 (3.9)            ; 13.0 (13.0)                      ; 9.3 (9.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 8 (8)               ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_2|qspi_controller2_0_avl_mem_translator                                                                                                                                                                                                                                                    ; mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a                                                 ; altera_merlin_slave_translator_181                  ;
;       |mm_interconnect_3|                                                                                                                                                            ; 520.7 (0.0)          ; 536.8 (0.0)                      ; 18.2 (0.0)                                        ; 2.1 (0.0)                        ; 0.0 (0.0)            ; 554 (0)             ; 499 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_3                                                                                                                                                                                                                                                                                          ; mcu_subsystem_altera_mm_interconnect_181_uxeiifq                                                         ; altera_mm_interconnect_181                          ;
;          |bridge_0_m0_agent|                                                                                                                                                         ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_3|bridge_0_m0_agent                                                                                                                                                                                                                                                                        ; mcu_subsystem_altera_merlin_master_agent_181_t5eyqrq                                                     ; altera_merlin_master_agent_181                      ;
;          |bridge_0_m0_translator|                                                                                                                                                    ; 50.3 (50.3)          ; 49.8 (49.8)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 81 (81)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_3|bridge_0_m0_translator                                                                                                                                                                                                                                                                   ; mcu_subsystem_altera_merlin_master_translator_181_mhudjri                                                ; altera_merlin_master_translator_181                 ;
;          |ddr3_ctrl_amm_0_agent|                                                                                                                                                     ; 12.1 (3.1)           ; 13.0 (3.5)                       ; 1.0 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 19 (5)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent                                                                                                                                                                                                                                                                    ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;             |uncompressor|                                                                                                                                                           ; 9.0 (9.0)            ; 9.5 (9.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent|uncompressor                                                                                                                                                                                                                                                       ; altera_merlin_burst_uncompressor                                                                         ; altera_merlin_slave_agent_181                       ;
;          |ddr3_ctrl_amm_0_agent_rsp_fifo|                                                                                                                                            ; 455.5 (455.5)        ; 472.0 (472.0)                    ; 18.0 (18.0)                                       ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 452 (452)           ; 455 (455)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo                                                                                                                                                                                                                                                           ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;       |mm_interconnect_4|                                                                                                                                                            ; 125.9 (0.0)          ; 123.8 (0.0)                      ; 7.8 (0.0)                                         ; 9.9 (0.0)                        ; 0.0 (0.0)            ; 155 (0)             ; 115 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_4                                                                                                                                                                                                                                                                                          ; mcu_subsystem_altera_mm_interconnect_181_sna24ra                                                         ; altera_mm_interconnect_181                          ;
;          |bridge_1_m0_agent|                                                                                                                                                         ; 1.0 (1.0)            ; 1.7 (1.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_4|bridge_1_m0_agent                                                                                                                                                                                                                                                                        ; mcu_subsystem_altera_merlin_master_agent_181_t5eyqrq                                                     ; altera_merlin_master_agent_181                      ;
;          |bridge_1_m0_translator|                                                                                                                                                    ; 23.3 (23.3)          ; 23.5 (23.5)                      ; 0.5 (0.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 38 (38)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_4|bridge_1_m0_translator                                                                                                                                                                                                                                                                   ; mcu_subsystem_altera_merlin_master_translator_181_mhudjri                                                ; altera_merlin_master_translator_181                 ;
;          |ddr3_ctrl_mmr_slave_0_agent|                                                                                                                                               ; 5.7 (2.3)            ; 6.0 (2.3)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (5)              ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_agent                                                                                                                                                                                                                                                              ; mcu_subsystem_altera_merlin_slave_agent_181_a7g37xa                                                      ; altera_merlin_slave_agent_181                       ;
;             |uncompressor|                                                                                                                                                           ; 3.3 (3.3)            ; 3.7 (3.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_agent|uncompressor                                                                                                                                                                                                                                                 ; altera_merlin_burst_uncompressor                                                                         ; altera_merlin_slave_agent_181                       ;
;          |ddr3_ctrl_mmr_slave_0_agent_rsp_fifo|                                                                                                                                      ; 7.2 (7.2)            ; 10.5 (10.5)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                     ; mcu_subsystem_altera_avalon_sc_fifo_181_oywqgnq                                                          ; altera_avalon_sc_fifo_181                           ;
;          |ddr3_ctrl_mmr_slave_0_burst_adapter|                                                                                                                                       ; 83.6 (0.0)           ; 76.5 (0.0)                       ; 2.5 (0.0)                                         ; 9.6 (0.0)                        ; 0.0 (0.0)            ; 84 (0)              ; 75 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter                                                                                                                                                                                                                                                      ; mcu_subsystem_altera_merlin_burst_adapter_181_hzntqzy                                                    ; altera_merlin_burst_adapter_181                     ;
;             |altera_merlin_burst_adapter_13_1.burst_adapter|                                                                                                                         ; 83.6 (81.4)          ; 76.5 (73.8)                      ; 2.5 (2.0)                                         ; 9.6 (9.6)                        ; 0.0 (0.0)            ; 84 (79)             ; 75 (75)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                       ; altera_merlin_burst_adapter_13_1                                                                         ; altera_merlin_burst_adapter_181                     ;
;                |the_min|                                                                                                                                                             ; 2.3 (1.9)            ; 2.8 (2.3)                        ; 0.5 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                                                                                                               ; altera_merlin_burst_adapter_min                                                                          ; altera_merlin_burst_adapter_181                     ;
;                   |da_sub|                                                                                                                                                           ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                                                                                                                        ; altera_merlin_burst_adapter_subtractor                                                                   ; altera_merlin_burst_adapter_181                     ;
;                      |subtract|                                                                                                                                                      ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                                                                                                               ; altera_merlin_burst_adapter_adder                                                                        ; altera_merlin_burst_adapter_181                     ;
;          |ddr3_ctrl_mmr_slave_0_translator|                                                                                                                                          ; 5.2 (5.2)            ; 5.7 (5.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_translator                                                                                                                                                                                                                                                         ; mcu_subsystem_altera_merlin_slave_translator_181_5aswt6a                                                 ; altera_merlin_slave_translator_181                  ;
;       |qspi_controller2_0|                                                                                                                                                           ; 572.4 (0.0)          ; 752.7 (0.0)                      ; 182.0 (0.0)                                       ; 1.8 (0.0)                        ; 0.0 (0.0)            ; 791 (0)             ; 959 (0)                   ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|qspi_controller2_0                                                                                                                                                                                                                                                                                         ; mcu_subsystem_generic_quad_spi_controller2_0                                                             ; mcu_subsystem_generic_quad_spi_controller2_0        ;
;          |generic_quad_spi_controller2_0|                                                                                                                                            ; 572.4 (0.0)          ; 752.7 (0.0)                      ; 182.0 (0.0)                                       ; 1.8 (0.0)                        ; 0.0 (0.0)            ; 791 (0)             ; 959 (0)                   ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0                                                                                                                                                                                                                                                          ; mcu_subsystem_generic_quad_spi_controller2_0_altera_generic_quad_spi_controller2_181_5xz3lbq             ; altera_generic_quad_spi_controller2_181             ;
;             |addr_adaption_1|                                                                                                                                                        ; 80.2 (2.3)           ; 104.3 (2.3)                      ; 24.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 109 (3)             ; 107 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|addr_adaption_1                                                                                                                                                                                                                                          ; altera_qspi_address_adaption                                                                             ; altera_qspi_address_adaption_181                    ;
;                |addr_adaption|                                                                                                                                                       ; 77.8 (77.8)          ; 102.0 (102.0)                    ; 24.2 (24.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 106 (106)           ; 106 (106)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|addr_adaption_1|addr_adaption                                                                                                                                                                                                                            ; altera_qspi_address_adaption_core                                                                        ; altera_qspi_address_adaption_181                    ;
;             |asmi2_inst_qspi_ctrl|                                                                                                                                                   ; 492.2 (0.0)          ; 648.3 (0.0)                      ; 157.8 (0.0)                                       ; 1.8 (0.0)                        ; 0.0 (0.0)            ; 682 (0)             ; 852 (0)                   ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl                                                                                                                                                                                                                                     ; mcu_subsystem_generic_quad_spi_controller2_0_altera_asmi_parallel2_181_jbbczgq                           ; altera_asmi_parallel2_181                           ;
;                |asmi2_cmd_generator_0|                                                                                                                                               ; 104.1 (72.1)         ; 138.2 (84.0)                     ; 34.5 (12.3)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 139 (112)           ; 210 (93)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_cmd_generator_0                                                                                                                                                                                                               ; altera_asmi2_cmd_generator                                                                               ; altera_asmi2_cmd_generator_181                      ;
;                   |data_adapter_32_8_inst|                                                                                                                                           ; 13.2 (13.2)          ; 20.3 (20.3)                      ; 7.1 (7.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_cmd_generator_0|data_adapter_32_8_inst                                                                                                                                                                                        ; data_adapter_32_8                                                                                        ; altera_asmi2_cmd_generator_181                      ;
;                   |data_adapter_8_32_inst|                                                                                                                                           ; 18.8 (18.8)          ; 33.9 (33.9)                      ; 15.1 (15.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 73 (73)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_cmd_generator_0|data_adapter_8_32_inst                                                                                                                                                                                        ; data_adapter_8_32                                                                                        ; altera_asmi2_cmd_generator_181                      ;
;                |asmi2_qspi_interface_0|                                                                                                                                              ; 63.8 (63.2)          ; 71.9 (71.1)                      ; 8.1 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (95)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_qspi_interface_0                                                                                                                                                                                                              ; mcu_subsystem_generic_quad_spi_controller2_0_altera_asmi2_qspi_interface_181_zs4wdmq                     ; altera_asmi2_qspi_interface_181                     ;
;                   |dedicated_interface|                                                                                                                                              ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_qspi_interface_0|dedicated_interface                                                                                                                                                                                          ; altera_asmi2_qspi_interface_gpio                                                                         ; altera_asmi2_qspi_interface_181                     ;
;                |csr_controller|                                                                                                                                                      ; 197.2 (197.2)        ; 288.0 (288.0)                    ; 91.3 (91.3)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 245 (245)           ; 435 (435)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|csr_controller                                                                                                                                                                                                                      ; mcu_subsystem_generic_quad_spi_controller2_0_altera_asmi2_csr_controller_181_spl33la                     ; altera_asmi2_csr_controller_181                     ;
;                |merlin_demultiplexer_0|                                                                                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|merlin_demultiplexer_0                                                                                                                                                                                                              ; mcu_subsystem_generic_quad_spi_controller2_0_altera_merlin_demultiplexer_181_hnib7fa                     ; altera_merlin_demultiplexer_181                     ;
;                |multiplexer|                                                                                                                                                         ; 52.0 (51.6)          ; 57.6 (57.3)                      ; 5.8 (5.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 104 (103)           ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|multiplexer                                                                                                                                                                                                                         ; mcu_subsystem_generic_quad_spi_controller2_0_altera_merlin_multiplexer_181_x7wtypi                       ; altera_merlin_multiplexer_181                       ;
;                   |arb|                                                                                                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|multiplexer|arb                                                                                                                                                                                                                     ; altera_merlin_arbitrator                                                                                 ; altera_merlin_multiplexer_181                       ;
;                |rst_controller|                                                                                                                                                      ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|rst_controller                                                                                                                                                                                                                      ; altera_reset_controller                                                                                  ; altera_reset_controller_181                         ;
;                   |alt_rst_sync_uq1|                                                                                                                                                 ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                     ; altera_reset_synchronizer                                                                                ; altera_reset_controller_181                         ;
;                |xip_controller|                                                                                                                                                      ; 74.6 (57.6)          ; 91.3 (73.3)                      ; 17.3 (16.3)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 96 (71)             ; 137 (121)                 ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|xip_controller                                                                                                                                                                                                                      ; altera_asmi2_xip_controller                                                                              ; altera_asmi2_xip_controller_181                     ;
;                   |avst_fifo_inst|                                                                                                                                                   ; 17.0 (0.0)           ; 18.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 16 (0)                    ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|xip_controller|avst_fifo_inst                                                                                                                                                                                                       ; avst_fifo                                                                                                ; altera_asmi2_xip_controller_181                     ;
;                      |avst_fifo|                                                                                                                                                     ; 17.0 (17.0)          ; 18.0 (18.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 16 (16)                   ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|xip_controller|avst_fifo_inst|avst_fifo                                                                                                                                                                                             ; mcu_subsystem_generic_quad_spi_controller2_0_altera_avalon_sc_fifo_181_oywqgnq                           ; altera_avalon_sc_fifo_181                           ;
;                         |infer_mem_rtl_0|                                                                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|xip_controller|avst_fifo_inst|avst_fifo|infer_mem_rtl_0                                                                                                                                                                             ; altsyncram                                                                                               ; work                                                ;
;                            |auto_generated|                                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|xip_controller|avst_fifo_inst|avst_fifo|infer_mem_rtl_0|auto_generated                                                                                                                                                              ; altsyncram_99l1                                                                                          ; work                                                ;
;       |rst_controller|                                                                                                                                                               ; 4.0 (3.3)            ; 5.8 (4.0)                        ; 2.5 (1.0)                                         ; 0.8 (0.3)                        ; 0.0 (0.0)            ; 7 (6)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|rst_controller                                                                                                                                                                                                                                                                                             ; altera_reset_controller                                                                                  ; altera_reset_controller_181                         ;
;          |alt_rst_req_sync_uq1|                                                                                                                                                      ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                        ; altera_reset_synchronizer                                                                                ; altera_reset_controller_181                         ;
;          |alt_rst_sync_uq1|                                                                                                                                                          ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                                            ; altera_reset_synchronizer                                                                                ; altera_reset_controller_181                         ;
;       |rst_controller_001|                                                                                                                                                           ; 0.2 (0.0)            ; 0.8 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|rst_controller_001                                                                                                                                                                                                                                                                                         ; altera_reset_controller                                                                                  ; altera_reset_controller_181                         ;
;          |alt_rst_sync_uq1|                                                                                                                                                          ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                                                        ; altera_reset_synchronizer                                                                                ; altera_reset_controller_181                         ;
;       |rst_controller_002|                                                                                                                                                           ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|rst_controller_002                                                                                                                                                                                                                                                                                         ; altera_reset_controller                                                                                  ; altera_reset_controller_181                         ;
;          |alt_rst_sync_uq1|                                                                                                                                                          ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|rst_controller_002|alt_rst_sync_uq1                                                                                                                                                                                                                                                                        ; altera_reset_synchronizer                                                                                ; altera_reset_controller_181                         ;
;       |rst_controller_003|                                                                                                                                                           ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|rst_controller_003                                                                                                                                                                                                                                                                                         ; altera_reset_controller                                                                                  ; altera_reset_controller_181                         ;
;          |alt_rst_sync_uq1|                                                                                                                                                          ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|rst_controller_003|alt_rst_sync_uq1                                                                                                                                                                                                                                                                        ; altera_reset_synchronizer                                                                                ; altera_reset_controller_181                         ;
;       |rst_controller_004|                                                                                                                                                           ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|rst_controller_004                                                                                                                                                                                                                                                                                         ; altera_reset_controller                                                                                  ; altera_reset_controller_181                         ;
;          |alt_rst_sync_uq1|                                                                                                                                                          ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|rst_controller_004|alt_rst_sync_uq1                                                                                                                                                                                                                                                                        ; altera_reset_synchronizer                                                                                ; altera_reset_controller_181                         ;
;       |rst_controller_005|                                                                                                                                                           ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|rst_controller_005                                                                                                                                                                                                                                                                                         ; altera_reset_controller                                                                                  ; altera_reset_controller_181                         ;
;          |alt_rst_sync_uq1|                                                                                                                                                          ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|rst_controller_005|alt_rst_sync_uq1                                                                                                                                                                                                                                                                        ; altera_reset_synchronizer                                                                                ; altera_reset_controller_181                         ;
;       |rst_controller_006|                                                                                                                                                           ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|rst_controller_006                                                                                                                                                                                                                                                                                         ; altera_reset_controller                                                                                  ; altera_reset_controller_181                         ;
;          |alt_rst_sync_uq1|                                                                                                                                                          ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|rst_controller_006|alt_rst_sync_uq1                                                                                                                                                                                                                                                                        ; altera_reset_synchronizer                                                                                ; altera_reset_controller_181                         ;
;       |spi|                                                                                                                                                                          ; 53.6 (0.0)           ; 77.2 (0.0)                       ; 23.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (0)              ; 123 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|spi                                                                                                                                                                                                                                                                                                        ; spi                                                                                                      ; spi                                                 ;
;          |spi|                                                                                                                                                                       ; 53.6 (53.6)          ; 77.2 (77.2)                      ; 23.6 (23.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (85)             ; 123 (123)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|spi|spi                                                                                                                                                                                                                                                                                                    ; spi_altera_avalon_spi_181_aicge3i                                                                        ; altera_avalon_spi_181                               ;
;       |timer_0|                                                                                                                                                                      ; 97.3 (0.0)           ; 119.3 (0.0)                      ; 22.6 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 189 (0)             ; 216 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|timer_0                                                                                                                                                                                                                                                                                                    ; timer_0                                                                                                  ; timer_0                                             ;
;          |timer_0|                                                                                                                                                                   ; 97.3 (97.3)          ; 119.3 (119.3)                    ; 22.6 (22.6)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 189 (189)           ; 216 (216)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|timer_0|timer_0                                                                                                                                                                                                                                                                                            ; timer_0_altera_avalon_timer_181_fle3u4q                                                                  ; altera_avalon_timer_181                             ;
;       |timer_1|                                                                                                                                                                      ; 91.7 (0.0)           ; 119.5 (0.0)                      ; 27.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 177 (0)             ; 216 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|timer_1                                                                                                                                                                                                                                                                                                    ; timer_1                                                                                                  ; timer_1                                             ;
;          |timer_1|                                                                                                                                                                   ; 91.7 (91.7)          ; 119.5 (119.5)                    ; 27.9 (27.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 177 (177)           ; 216 (216)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mcu_0|timer_1|timer_1                                                                                                                                                                                                                                                                                            ; timer_1_altera_avalon_timer_181_4aylo6i                                                                  ; altera_avalon_timer_181                             ;
;    |pll|                                                                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 1 (0)  ; pll                                                                                                                                                                                                                                                                                                              ; iopll                                                                                                    ; iopll                                               ;
;       |iopll_0|                                                                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 1 (0)  ; pll|iopll_0                                                                                                                                                                                                                                                                                                      ; iopll_altera_iopll_181_tuv3qua                                                                           ; altera_iopll_181                                    ;
;          |altera_iopll_i|                                                                                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 1 (0)  ; pll|iopll_0|altera_iopll_i                                                                                                                                                                                                                                                                                       ; altera_iopll                                                                                             ; altera_iopll_181                                    ;
;             |c10gx_pll|                                                                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 1 (1)  ; pll|iopll_0|altera_iopll_i|c10gx_pll                                                                                                                                                                                                                                                                             ; cyclone10gx_iopll_ip                                                                                     ; altera_iopll_181                                    ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+-----------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                ;
+-------------------------------------------------------+--------------------------+-------------------------+
; Statistic                                             ; |                        ; auto_fab_0              ;
+-------------------------------------------------------+--------------------------+-------------------------+
; ALMs needed [=A-B+C]                                  ; 32022.5 / 80330 ( 39 % ) ; 467.0 / 80330 ( < 1 % ) ;
;     [A] ALMs used in final placement                  ; 38546.0 / 80330 ( 47 % ) ; 897.0 / 80330 ( 1 % )   ;
;     [B] Estimate of ALMs recoverable by dense packing ; 6686.0 / 80330 ( 8 % )   ; 433.0 / 80330 ( < 1 % ) ;
;     [C] Estimate of ALMs unavailable                  ; 162.5 / 80330 ( < 1 % )  ; 3.0 / 80330 ( < 1 % )   ;
; ALMs used for memory                                  ; 190.0                    ; 0.0                     ;
; Combinational ALUTs                                   ; 44820                    ; 552                     ;
; Dedicated Logic Registers                             ; 59035 / 321320 ( 18 % )  ; 2130 / 321320 ( < 1 % ) ;
; I/O Registers                                         ; 0                        ; 0                       ;
; Block Memory Bits                                     ; 5836024                  ; 272384                  ;
; M20Ks                                                 ; 383 / 587 ( 65 % )       ; 14 / 587 ( 2 % )        ;
; DSP Blocks                                            ; 24 / 192 ( 12 % )        ; 0 / 192 ( 0 % )         ;
; Pins                                                  ; 164                      ; 0                       ;
; Virtual Pins                                          ; 0                        ; 0                       ;
; IOPLLs                                                ; 5                        ; 0                       ;
;                                                       ;                          ;                         ;
; Region Placement                                      ; -                        ; -                       ;
;                                                       ;                          ;                         ;
; Connections                                           ;                          ;                         ;
;     -- Input Connections                              ; 1731                     ; 311                     ;
;     -- Registered Input Connections                   ; 28                       ; 183                     ;
;     -- Output Connections                             ; 311                      ; 1731                    ;
;     -- Registered Output Connections                  ; 105                      ; 1544                    ;
;                                                       ;                          ;                         ;
; Internal Connections                                  ;                          ;                         ;
;     -- Total Connections                              ; 466189                   ; 13145                   ;
;     -- Registered Connections                         ; 208354                   ; 9641                    ;
;                                                       ;                          ;                         ;
; External Connections                                  ;                          ;                         ;
;     -- |                                              ; 0                        ; 2042                    ;
;     -- auto_fab_0                                     ; 2042                     ; 0                       ;
+-------------------------------------------------------+--------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+---------+------------------+
; Name                                                                                                                                                 ; Fan-Out ; Physical Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+---------+------------------+
; mcu_0|ethernet|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                               ; 2096    ; 256              ;
; mcu_0|ethernet|mac|mac|i_tse_mac|reset_sync_0|altera_tse_reset_synchronizer_chain_out                                                                ; 1537    ; 124              ;
; mcu_0|ethernet|mac|mac|i_tse_mac|reset_sync_4|altera_tse_reset_synchronizer_chain_out                                                                ; 1524    ; 155              ;
; mcu_0|rst_controller|r_sync_rst                                                                                                                      ; 1450    ; 307              ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|A_stall                                                                                            ; 1161    ; 204              ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tck                                                                                   ; 1079    ; 89               ;
; mcu_0|ethernet|mac|mac|i_tse_mac|reset_sync_1|altera_tse_reset_synchronizer_chain_out                                                                ; 1061    ; 90               ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 734     ; 79               ;
; mcu_0|ethernet|rst_controller_001|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                           ; 721     ; 179              ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_all  ; 674     ; 64               ;
; mcu_0|rst_controller_004|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                    ; 656     ; 66               ;
; mcu_0|bridge_0|mm_clock_crossing_bridge_0|cmd_fifo|i665~1                                                                                            ; 655     ; 25               ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_write_burst_control|i13~0                                                                       ; 563     ; 130              ;
; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|the_MM_to_ST_adapter|fifo_write~0                                                                    ; 563     ; 129              ;
; mcu_0|bridge_0|mm_clock_crossing_bridge_0|rsp_fifo|i523                                                                                              ; 524     ; 18               ;
; mcu_0|rst_controller_005|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                    ; 523     ; 48               ;
; ~GND                                                                                                                                                 ; 505     ; 403              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+---------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                         ; Type       ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M20K blocks ; MLABs ; MIF                                                                                                                     ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Port RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------------------------------+
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ALTSYNCRAM                                                                                             ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 2048         ; 133          ; yes                    ; no                      ; yes                    ; no                      ; 272384  ; --                          ; --                          ; 2048                        ; 133                         ; 272384              ; 14          ; 0     ; None                                                                                                                    ; M20K_X58_Y2_N0, M20K_X40_Y2_N0, M20K_X64_Y2_N0, M20K_X64_Y3_N0, M20K_X64_Y1_N0, M20K_X58_Y4_N0, M20K_X30_Y5_N0, M20K_X64_Y6_N0, M20K_X30_Y6_N0, M20K_X58_Y1_N0, M20K_X64_Y5_N0, M20K_X40_Y1_N0, M20K_X58_Y3_N0, M20K_X64_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; mcu_0|ad9144_dma|ad9144_dma|i_regmap|i_regmap_request|i_transfer_lenghts_fifo|ram_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                            ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 4            ; 26           ; yes                    ; no                      ; yes                    ; no                      ; 104     ; --                          ; --                          ; 4                           ; 26                          ; 104                 ; 1           ; 0     ; None                                                                                                                    ; M20K_X40_Y44_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_store_and_forward|burst_len_mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                       ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 16           ; 3            ; yes                    ; no                      ; yes                    ; no                      ; 48      ; --                          ; --                          ; 16                          ; 3                           ; 48                  ; 1           ; 0     ; None                                                                                                                    ; M20K_X40_Y56_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_store_and_forward|i_mem|m_ram_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                         ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 128          ; 128          ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; --                          ; --                          ; 128                         ; 128                         ; 16384               ; 4           ; 0     ; None                                                                                                                    ; M20K_X30_Y57_N0, M20K_X30_Y56_N0, M20K_X30_Y54_N0, M20K_X40_Y57_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; mcu_0|ad9144_fifo|ad9144_fifo|i_dacfifo_bypass|i_mem_asym|m_ram[0][127]__1|auto_generated|ALTSYNCRAM                                                                                                                                                                                                         ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 16           ; 128          ; yes                    ; no                      ; yes                    ; no                      ; 2048    ; --                          ; --                          ; 16                          ; 128                         ; 2048                ; 4           ; 0     ; None                                                                                                                    ; M20K_X8_Y65_N0, M20K_X8_Y60_N0, M20K_X20_Y59_N0, M20K_X20_Y60_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; mcu_0|ad9144_fifo|ad9144_fifo|i_mem_fifo|m_ram_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                               ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 1024         ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 131072  ; --                          ; --                          ; 1024                        ; 128                         ; 131072              ; 7           ; 0     ; None                                                                                                                    ; M20K_X8_Y66_N0, M20K_X8_Y64_N0, M20K_X8_Y59_N0, M20K_X8_Y63_N0, M20K_X8_Y61_N0, M20K_X8_Y62_N0, M20K_X20_Y62_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; mcu_0|ad9680_dma|ad9680_dma|i_regmap|i_regmap_request|i_transfer_lenghts_fifo|ram_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                            ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 4            ; 26           ; yes                    ; no                      ; yes                    ; no                      ; 104     ; --                          ; --                          ; 4                           ; 26                          ; 104                 ; 1           ; 0     ; None                                                                                                                    ; M20K_X30_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_dest_dma_mm|bl_mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                    ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 16           ; 7            ; yes                    ; no                      ; yes                    ; no                      ; 112     ; --                          ; --                          ; 16                          ; 7                           ; 112                 ; 1           ; 0     ; None                                                                                                                    ; M20K_X30_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_store_and_forward|i_mem|m_ram_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                         ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 64           ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 8192    ; --                          ; --                          ; 64                          ; 128                         ; 8192                ; 4           ; 0     ; None                                                                                                                    ; M20K_X30_Y24_N0, M20K_X40_Y31_N0, M20K_X30_Y23_N0, M20K_X30_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; mcu_0|ad9680_fifo|ad9680_fifo|i_mem_asym|alt_mem_asym|alt_mem|altera_syncram_component|auto_generated|altsyncram1|ALTSYNCRAM                                                                                                                                                                                 ; M20K block ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 1024         ; 128          ; yes                    ; no                      ; yes                    ; no                      ; 131072  ; --                          ; --                          ; 1024                        ; 128                         ; 131072              ; 7           ; 0     ; None                                                                                                                    ; M20K_X20_Y20_N0, M20K_X30_Y17_N0, M20K_X20_Y19_N0, M20K_X30_Y18_N0, M20K_X30_Y16_N0, M20K_X20_Y17_N0, M20K_X20_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[0].i_up_rx_lane|i_ilas_mem|mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 4            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 128     ; --                          ; --                          ; 4                           ; 32                          ; 128                 ; 1           ; 0     ; None                                                                                                                    ; M20K_X8_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[1].i_up_rx_lane|i_ilas_mem|mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 4            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 128     ; --                          ; --                          ; 4                           ; 32                          ; 128                 ; 1           ; 0     ; None                                                                                                                    ; M20K_X8_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[2].i_up_rx_lane|i_ilas_mem|mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 4            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 128     ; --                          ; --                          ; 4                           ; 32                          ; 128                 ; 1           ; 0     ; None                                                                                                                    ; M20K_X8_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[3].i_up_rx_lane|i_ilas_mem|mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 4            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 128     ; --                          ; --                          ; 4                           ; 32                          ; 128                 ; 1           ; 0     ; None                                                                                                                    ; M20K_X8_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[0].i_lane|i_elastic_buffer|mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                       ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096    ; --                          ; --                          ; 128                         ; 32                          ; 4096                ; 1           ; 0     ; None                                                                                                                    ; M20K_X8_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[1].i_lane|i_elastic_buffer|mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                       ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 3072    ; --                          ; --                          ; 128                         ; 24                          ; 3072                ; 1           ; 0     ; None                                                                                                                    ; M20K_X8_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[2].i_lane|i_elastic_buffer|mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                       ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096    ; --                          ; --                          ; 128                         ; 32                          ; 4096                ; 1           ; 0     ; None                                                                                                                    ; M20K_X8_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[3].i_lane|i_elastic_buffer|mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                       ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 3072    ; --                          ; --                          ; 128                         ; 24                          ; 3072                ; 1           ; 0     ; None                                                                                                                    ; M20K_X8_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; mcu_0|bridge_0|mm_clock_crossing_bridge_0|cmd_fifo|mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                       ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 64           ; 321          ; yes                    ; no                      ; yes                    ; yes                     ; 20544   ; --                          ; --                          ; 64                          ; 321                         ; 20544               ; 9           ; 0     ; None                                                                                                                    ; M20K_X94_Y26_N0, M20K_X94_Y25_N0, M20K_X94_Y11_N0, M20K_X94_Y14_N0, M20K_X94_Y28_N0, M20K_X94_Y31_N0, M20K_X94_Y46_N0, M20K_X94_Y47_N0, M20K_X94_Y40_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; mcu_0|bridge_0|mm_clock_crossing_bridge_0|rsp_fifo|mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                       ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 256          ; 256          ; yes                    ; no                      ; yes                    ; yes                     ; 65536   ; --                          ; --                          ; 256                         ; 256                         ; 65536               ; 7           ; 0     ; None                                                                                                                    ; M20K_X94_Y30_N0, M20K_X94_Y57_N0, M20K_X94_Y59_N0, M20K_X94_Y23_N0, M20K_X94_Y27_N0, M20K_X94_Y13_N0, M20K_X94_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; mcu_0|bridge_1|mm_clock_crossing_bridge_1|cmd_fifo|mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                       ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 8            ; 45           ; yes                    ; no                      ; yes                    ; yes                     ; 360     ; --                          ; --                          ; 8                           ; 45                          ; 360                 ; 2           ; 0     ; None                                                                                                                    ; M20K_X64_Y49_N0, M20K_X64_Y53_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; mcu_0|bridge_1|mm_clock_crossing_bridge_1|rsp_fifo|mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                       ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 256     ; --                          ; --                          ; 8                           ; 32                          ; 256                 ; 1           ; 0     ; None                                                                                                                    ; M20K_X94_Y58_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; mcu_0|bridge_2|mm_clock_crossing_bridge_2|cmd_fifo|mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                       ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 4            ; 39           ; yes                    ; no                      ; yes                    ; yes                     ; 156     ; --                          ; --                          ; 4                           ; 38                          ; 152                 ; 1           ; 0     ; None                                                                                                                    ; M20K_X20_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; mcu_0|bridge_2|mm_clock_crossing_bridge_2|rsp_fifo|mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                       ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 4            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 128     ; --                          ; --                          ; 4                           ; 32                          ; 128                 ; 1           ; 0     ; None                                                                                                                    ; M20K_X20_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; mcu_0|bridge_3|mm_clock_crossing_bridge_3|cmd_fifo|mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                       ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 4            ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 256     ; --                          ; --                          ; 4                           ; 64                          ; 256                 ; 2           ; 0     ; None                                                                                                                    ; M20K_X30_Y20_N0, M20K_X30_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; mcu_0|bridge_3|mm_clock_crossing_bridge_3|rsp_fifo|mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                       ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 4            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 128     ; --                          ; --                          ; 4                           ; 32                          ; 128                 ; 1           ; 0     ; None                                                                                                                    ; M20K_X20_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; mcu_0|ddr3|ddr3|cal_slave_component|ioaux_soft_ram|the_altsyncram|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                  ; AUTO       ; Single Port      ; Single Clock ; 4096         ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 131072  ; 4096                        ; 32                          ; --                          ; --                          ; 131072              ; 8           ; 0     ; ip/mcu_subsystem/ddr3/altera_avalon_onchip_memory2_181/synth/seq_cal_soft_m20k.hex                                      ; M20K_X94_Y5_N0, M20K_X94_Y7_N0, M20K_X94_Y6_N0, M20K_X20_Y3_N0, M20K_X94_Y8_N0, M20K_X20_Y4_N0, M20K_X94_Y9_N0, M20K_X94_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care          ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; mcu_0|ethernet|avalon_st_adapter_001|data_format_adapter_0|state_ram|mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                     ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 256          ; 5            ; yes                    ; no                      ; yes                    ; no                      ; 1280    ; --                          ; --                          ; 256                         ; 5                           ; 1280                ; 1           ; 0     ; None                                                                                                                    ; M20K_X58_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; mcu_0|ethernet|avalon_st_adapter|timing_adapter_0|ethernet_timing_adapter_181_7qwysyi_fifo|mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 8            ; 41           ; yes                    ; no                      ; yes                    ; no                      ; 328     ; --                          ; --                          ; 8                           ; 41                          ; 328                 ; 2           ; 0     ; None                                                                                                                    ; M20K_X30_Y11_N0, M20K_X30_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_descriptor_buffers|the_write_command_FIFO|the_dp_ram|auto_generated|ALTSYNCRAM                                                                                                                                                                          ; AUTO       ; Simple Dual Port ; Single Clock ; 128          ; 256          ; 128          ; 256          ; yes                    ; no                      ; yes                    ; yes                     ; 32768   ; 128                         ; 8                           ; 128                         ; 99                          ; 12672               ; 3           ; 4     ; None                                                                                                                    ; M20K_X58_Y32_N0, M20K_X58_Y33_N0, M20K_X58_Y34_N0, LAB_X53_Y32_N0, LAB_X53_Y35_N0, LAB_X53_Y33_N0, LAB_X53_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated|dpfifo|FIFOram|ALTSYNCRAM                                                                                                                                                                               ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 256          ; 41           ; yes                    ; no                      ; yes                    ; yes                     ; 10496   ; --                          ; --                          ; 256                         ; 41                          ; 10496               ; 2           ; 0     ; None                                                                                                                    ; M20K_X58_Y35_N0, M20K_X40_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_st_to_master_fifo|auto_generated|dpfifo|FIFOram|ALTSYNCRAM                                                                                                                                                                                              ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 4096         ; 271          ; yes                    ; no                      ; yes                    ; yes                     ; 1110016 ; --                          ; --                          ; 4096                        ; 270                         ; 1105920             ; 54          ; 0     ; None                                                                                                                    ; M20K_X30_Y26_N0, M20K_X40_Y24_N0, M20K_X58_Y22_N0, M20K_X40_Y25_N0, M20K_X40_Y17_N0, M20K_X58_Y14_N0, M20K_X40_Y22_N0, M20K_X58_Y10_N0, M20K_X64_Y27_N0, M20K_X58_Y19_N0, M20K_X40_Y14_N0, M20K_X40_Y27_N0, M20K_X58_Y13_N0, M20K_X40_Y18_N0, M20K_X40_Y20_N0, M20K_X40_Y28_N0, M20K_X58_Y30_N0, M20K_X30_Y25_N0, M20K_X58_Y18_N0, M20K_X64_Y26_N0, M20K_X64_Y25_N0, M20K_X40_Y19_N0, M20K_X64_Y24_N0, M20K_X64_Y20_N0, M20K_X64_Y23_N0, M20K_X58_Y16_N0, M20K_X40_Y12_N0, M20K_X58_Y20_N0, M20K_X58_Y11_N0, M20K_X64_Y19_N0, M20K_X58_Y21_N0, M20K_X64_Y17_N0, M20K_X64_Y22_N0, M20K_X30_Y22_N0, M20K_X58_Y31_N0, M20K_X58_Y29_N0, M20K_X58_Y15_N0, M20K_X58_Y17_N0, M20K_X40_Y16_N0, M20K_X40_Y26_N0, M20K_X40_Y23_N0, M20K_X58_Y28_N0, M20K_X40_Y15_N0, M20K_X58_Y24_N0, M20K_X58_Y23_N0, M20K_X58_Y25_N0, M20K_X58_Y26_N0, M20K_X58_Y27_N0, M20K_X40_Y21_N0, M20K_X64_Y21_N0, M20K_X40_Y30_N0, M20K_X58_Y12_N0, M20K_X64_Y18_N0, M20K_X40_Y29_N0                                                                                                                                                                           ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; mcu_0|ethernet|dma_tx|dma_tx|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO       ; Simple Dual Port ; Single Clock ; 128          ; 256          ; 128          ; 256          ; yes                    ; no                      ; yes                    ; yes                     ; 32768   ; 128                         ; 9                           ; 128                         ; 100                         ; 12800               ; 3           ; 8     ; None                                                                                                                    ; M20K_X64_Y47_N0, M20K_X64_Y48_N0, M20K_X64_Y51_N0, LAB_X71_Y51_N0, LAB_X71_Y50_N0, LAB_X72_Y51_N0, LAB_X72_Y50_N0, LAB_X65_Y52_N0, LAB_X65_Y54_N0, LAB_X71_Y52_N0, LAB_X65_Y53_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|FIFOram|ALTSYNCRAM                                                                                                                                                                                               ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 4096         ; 279          ; yes                    ; no                      ; yes                    ; yes                     ; 1142784 ; --                          ; --                          ; 4096                        ; 272                         ; 1114112             ; 55          ; 0     ; None                                                                                                                    ; M20K_X58_Y40_N0, M20K_X58_Y39_N0, M20K_X58_Y37_N0, M20K_X58_Y48_N0, M20K_X58_Y50_N0, M20K_X58_Y49_N0, M20K_X58_Y44_N0, M20K_X64_Y13_N0, M20K_X40_Y45_N0, M20K_X40_Y39_N0, M20K_X40_Y42_N0, M20K_X64_Y14_N0, M20K_X30_Y38_N0, M20K_X58_Y42_N0, M20K_X64_Y35_N0, M20K_X64_Y45_N0, M20K_X40_Y43_N0, M20K_X40_Y41_N0, M20K_X40_Y34_N0, M20K_X30_Y39_N0, M20K_X40_Y13_N0, M20K_X40_Y37_N0, M20K_X58_Y41_N0, M20K_X40_Y40_N0, M20K_X64_Y39_N0, M20K_X64_Y37_N0, M20K_X40_Y49_N0, M20K_X58_Y51_N0, M20K_X40_Y55_N0, M20K_X64_Y54_N0, M20K_X64_Y50_N0, M20K_X58_Y43_N0, M20K_X40_Y38_N0, M20K_X64_Y38_N0, M20K_X40_Y35_N0, M20K_X64_Y52_N0, M20K_X64_Y42_N0, M20K_X58_Y45_N0, M20K_X64_Y34_N0, M20K_X58_Y46_N0, M20K_X58_Y55_N0, M20K_X58_Y38_N0, M20K_X64_Y44_N0, M20K_X58_Y56_N0, M20K_X40_Y52_N0, M20K_X64_Y46_N0, M20K_X64_Y32_N0, M20K_X64_Y36_N0, M20K_X30_Y37_N0, M20K_X40_Y33_N0, M20K_X58_Y47_N0, M20K_X64_Y55_N0, M20K_X64_Y56_N0, M20K_X58_Y54_N0, M20K_X58_Y57_N0                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|CNT_ARRAY_1|altera_syncram_component|auto_generated|altsyncram1|ALTSYNCRAM                                                                                                                                                                      ; AUTO       ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; no                     ; yes                     ; 512     ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0           ; 2     ; None                                                                                                                    ; LAB_X48_Y6_N0, LAB_X48_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|CNT_ARRAY_2|altera_syncram_component|auto_generated|altsyncram1|ALTSYNCRAM                                                                                                                                                                      ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; --                          ; --                          ; 16                          ; 32                          ; 512                 ; 1           ; 0     ; None                                                                                                                    ; M20K_X58_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_TXCNT|U_ARRAY_1|altera_syncram_component|auto_generated|altsyncram1|ALTSYNCRAM                                                                                                                                                                        ; AUTO       ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; no                     ; yes                     ; 256     ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 0           ; 2     ; None                                                                                                                    ; LAB_X65_Y12_N0, LAB_X65_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_TXCNT|U_ARRAY_2|altera_syncram_component|auto_generated|altsyncram1|ALTSYNCRAM                                                                                                                                                                        ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 256     ; --                          ; --                          ; 8                           ; 32                          ; 256                 ; 1           ; 0     ; None                                                                                                                    ; M20K_X64_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|U_RAM|altsyncram_component|auto_generated|ALTSYNCRAM                                                                                                                                                                                                ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 32           ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 320     ; --                          ; --                          ; 32                          ; 10                          ; 320                 ; 1           ; 0     ; None                                                                                                                    ; M20K_X30_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_HSH|U_LUT|altsyncram_component|auto_generated|ALTSYNCRAM                                                                                                                                                                                      ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 64           ; 1            ; yes                    ; no                      ; yes                    ; no                      ; 64      ; --                          ; --                          ; 64                          ; 1                           ; 64                  ; 1           ; 0     ; None                                                                                                                    ; M20K_X20_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_SHIFTTAPS|shift_reg_rtl_0|auto_generated|altera_syncram4|altsyncram5|ALTSYNCRAM                                                                                                                                                               ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 16           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 128     ; --                          ; --                          ; 16                          ; 8                           ; 128                 ; 1           ; 0     ; None                                                                                                                    ; M20K_X30_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_RAM|altsyncram_component|auto_generated|ALTSYNCRAM                                                                                                                                                                                         ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 8192         ; 40           ; yes                    ; no                      ; yes                    ; no                      ; 327680  ; --                          ; --                          ; 8192                        ; 35                          ; 286720              ; 18          ; 0     ; None                                                                                                                    ; M20K_X30_Y12_N0, M20K_X8_Y10_N0, M20K_X20_Y8_N0, M20K_X20_Y10_N0, M20K_X8_Y11_N0, M20K_X20_Y6_N0, M20K_X30_Y13_N0, M20K_X20_Y14_N0, M20K_X20_Y9_N0, M20K_X20_Y13_N0, M20K_X20_Y7_N0, M20K_X20_Y11_N0, M20K_X20_Y5_N0, M20K_X8_Y6_N0, M20K_X30_Y8_N0, M20K_X20_Y12_N0, M20K_X30_Y9_N0, M20K_X8_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_RAM|altsyncram_component|auto_generated|ALTSYNCRAM                                                                                                                                                                                       ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 2048         ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 47104   ; --                          ; --                          ; 2048                        ; 5                           ; 10240               ; 1           ; 0     ; None                                                                                                                    ; M20K_X30_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_RAM|altsyncram_component|auto_generated|ALTSYNCRAM                                                                                                                                                                                         ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 8192         ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 294912  ; --                          ; --                          ; 8192                        ; 36                          ; 294912              ; 18          ; 0     ; None                                                                                                                    ; M20K_X64_Y10_N0, M20K_X64_Y11_N0, M20K_X40_Y6_N0, M20K_X40_Y7_N0, M20K_X64_Y8_N0, M20K_X40_Y3_N0, M20K_X40_Y4_N0, M20K_X58_Y9_N0, M20K_X58_Y5_N0, M20K_X40_Y8_N0, M20K_X40_Y5_N0, M20K_X40_Y9_N0, M20K_X64_Y7_N0, M20K_X58_Y8_N0, M20K_X40_Y10_N0, M20K_X58_Y6_N0, M20K_X64_Y9_N0, M20K_X40_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_RAM|altsyncram_component|auto_generated|ALTSYNCRAM                                                                                                                                                                                       ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 2048         ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 4096    ; --                          ; --                          ; 2048                        ; 2                           ; 4096                ; 1           ; 0     ; None                                                                                                                    ; M20K_X64_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|memoryC0_uid62_sqrtTableGenerator_lutmem_dmem|auto_generated|ALTSYNCRAM                                                                                                                                                  ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 256          ; 29           ; yes                    ; no                      ; yes                    ; yes                     ; 7424    ; --                          ; --                          ; 256                         ; 29                          ; 7424                ; 1           ; 0     ; None                                                                                                                    ; M20K_X64_Y57_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|memoryC1_uid64_sqrtTableGenerator_lutmem_dmem|auto_generated|ALTSYNCRAM                                                                                                                                                  ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 256          ; 21           ; yes                    ; no                      ; yes                    ; yes                     ; 5376    ; --                          ; --                          ; 256                         ; 21                          ; 5376                ; 1           ; 0     ; None                                                                                                                    ; M20K_X58_Y58_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|memoryC2_uid66_sqrtTableGenerator_lutmem_dmem|auto_generated|ALTSYNCRAM                                                                                                                                                  ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 256          ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 3072    ; --                          ; --                          ; 256                         ; 12                          ; 3072                ; 1           ; 0     ; None                                                                                                                    ; M20K_X40_Y58_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|redist6_mem_dmem|auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO       ; Simple Dual Port ; Single Clock ; 4            ; 8            ; 4            ; 8            ; yes                    ; no                      ; no                     ; yes                     ; 32      ; 4                           ; 8                           ; 4                           ; 8                           ; 32                  ; 0           ; 1     ; None                                                                                                                    ; LAB_X71_Y57_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; mcu_0|i2c|i2c|u_rxfifo|the_dp_ram|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                  ; AUTO       ; Simple Dual Port ; Single Clock ; 4            ; 8            ; 4            ; 8            ; yes                    ; no                      ; no                     ; yes                     ; 32      ; 4                           ; 8                           ; 4                           ; 8                           ; 32                  ; 0           ; 1     ; None                                                                                                                    ; LAB_X28_Y45_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; mcu_0|i2c|i2c|u_txfifo|the_dp_ram|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                  ; AUTO       ; Simple Dual Port ; Single Clock ; 4            ; 10           ; 4            ; 10           ; yes                    ; no                      ; no                     ; yes                     ; 40      ; 4                           ; 10                          ; 4                           ; 10                          ; 40                  ; 0           ; 1     ; None                                                                                                                    ; LAB_X23_Y44_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; mcu_0|jtag_uart_0|jtag_uart_0|the_mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|ALTSYNCRAM                                                                                                                                                      ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; --                          ; --                          ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                                                                                                    ; M20K_X20_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                                           ;
; mcu_0|jtag_uart_0|jtag_uart_0|the_mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|ALTSYNCRAM                                                                                                                                                      ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; --                          ; --                          ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                                                                                                    ; M20K_X20_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                                           ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_bht|the_altsyncram|auto_generated|ALTSYNCRAM                                                                                                                                                        ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; --                          ; --                          ; 256                         ; 2                           ; 512                 ; 1           ; 0     ; None                                                                                                                    ; M20K_X40_Y51_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_dc_data|the_altsyncram|auto_generated|ALTSYNCRAM                                                                                                                                                    ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; --                          ; --                          ; 512                         ; 32                          ; 16384               ; 1           ; 0     ; None                                                                                                                    ; M20K_X40_Y48_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_dc_tag|the_altsyncram|auto_generated|ALTSYNCRAM                                                                                                                                                     ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 64           ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 1472    ; --                          ; --                          ; 64                          ; 23                          ; 1472                ; 1           ; 0     ; None                                                                                                                    ; M20K_X40_Y47_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_dc_victim|the_altsyncram|auto_generated|ALTSYNCRAM                                                                                                                                                  ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256     ; --                          ; --                          ; 8                           ; 32                          ; 256                 ; 1           ; 0     ; None                                                                                                                    ; M20K_X40_Y46_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_ic_data|the_altsyncram|auto_generated|ALTSYNCRAM                                                                                                                                                    ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768   ; --                          ; --                          ; 1024                        ; 32                          ; 32768               ; 2           ; 0     ; None                                                                                                                    ; M20K_X40_Y53_N0, M20K_X40_Y54_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_ic_tag|the_altsyncram|auto_generated|ALTSYNCRAM                                                                                                                                                     ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 128          ; 28           ; yes                    ; no                      ; yes                    ; no                      ; 3584    ; --                          ; --                          ; 128                         ; 28                          ; 3584                ; 1           ; 0     ; None                                                                                                                    ; M20K_X40_Y50_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_register_bank_a|the_altsyncram|auto_generated|ALTSYNCRAM                                                                                                                                            ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; --                          ; --                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                                                                                                                    ; M20K_X58_Y53_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_register_bank_b|the_altsyncram|auto_generated|ALTSYNCRAM                                                                                                                                            ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; --                          ; --                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                                                                                                                    ; M20K_X58_Y52_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_ocimem|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_ociram_sp_ram|the_altsyncram|auto_generated|ALTSYNCRAM ; AUTO       ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; None                                                                                                                    ; M20K_X30_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care          ; Don't care      ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                                           ;
; mcu_0|mcu_subsystem_ram_0|mcu_subsystem_ram_0|the_altsyncram|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                       ; AUTO       ; Single Port      ; Single Clock ; 32768        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1048576 ; 32768                       ; 32                          ; --                          ; --                          ; 1048576             ; 64          ; 0     ; ip/mcu_subsystem/mcu_subsystem_ram_0/altera_avalon_onchip_memory2_181/synth/mcu_subsystem_ram_0_mcu_subsystem_ram_0.hex ; M20K_X30_Y64_N0, M20K_X20_Y32_N0, M20K_X30_Y34_N0, M20K_X30_Y31_N0, M20K_X20_Y36_N0, M20K_X20_Y37_N0, M20K_X30_Y42_N0, M20K_X30_Y35_N0, M20K_X20_Y35_N0, M20K_X30_Y32_N0, M20K_X20_Y58_N0, M20K_X20_Y55_N0, M20K_X20_Y34_N0, M20K_X20_Y31_N0, M20K_X20_Y56_N0, M20K_X20_Y54_N0, M20K_X30_Y40_N0, M20K_X20_Y40_N0, M20K_X20_Y50_N0, M20K_X20_Y53_N0, M20K_X20_Y49_N0, M20K_X30_Y62_N0, M20K_X30_Y36_N0, M20K_X30_Y63_N0, M20K_X20_Y47_N0, M20K_X20_Y48_N0, M20K_X20_Y63_N0, M20K_X20_Y51_N0, M20K_X20_Y44_N0, M20K_X30_Y44_N0, M20K_X30_Y60_N0, M20K_X30_Y53_N0, M20K_X30_Y52_N0, M20K_X30_Y51_N0, M20K_X20_Y38_N0, M20K_X20_Y46_N0, M20K_X30_Y48_N0, M20K_X30_Y58_N0, M20K_X30_Y43_N0, M20K_X30_Y33_N0, M20K_X30_Y45_N0, M20K_X30_Y61_N0, M20K_X20_Y57_N0, M20K_X30_Y65_N0, M20K_X20_Y61_N0, M20K_X20_Y33_N0, M20K_X30_Y55_N0, M20K_X30_Y59_N0, M20K_X20_Y64_N0, M20K_X30_Y66_N0, M20K_X30_Y41_N0, M20K_X20_Y41_N0, M20K_X20_Y45_N0, M20K_X20_Y30_N0, M20K_X30_Y47_N0, M20K_X30_Y30_N0, M20K_X20_Y43_N0, M20K_X20_Y42_N0, M20K_X20_Y52_N0, M20K_X30_Y46_N0, M20K_X20_Y39_N0, M20K_X20_Y65_N0, M20K_X30_Y50_N0, M20K_X30_Y49_N0 ; Don't care          ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rdata_fifo|infer_mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                               ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 4096         ; 256          ; yes                    ; no                      ; yes                    ; yes                     ; 1048576 ; --                          ; --                          ; 4096                        ; 256                         ; 1048576             ; 52          ; 0     ; None                                                                                                                    ; M20K_X94_Y44_N0, M20K_X94_Y48_N0, M20K_X94_Y34_N0, M20K_X94_Y50_N0, M20K_X94_Y49_N0, M20K_X94_Y52_N0, M20K_X64_Y41_N0, M20K_X94_Y38_N0, M20K_X94_Y69_N0, M20K_X94_Y61_N0, M20K_X94_Y53_N0, M20K_X94_Y70_N0, M20K_X94_Y64_N0, M20K_X94_Y65_N0, M20K_X94_Y60_N0, M20K_X94_Y68_N0, M20K_X94_Y63_N0, M20K_X94_Y55_N0, M20K_X94_Y62_N0, M20K_X94_Y66_N0, M20K_X94_Y56_N0, M20K_X94_Y67_N0, M20K_X94_Y51_N0, M20K_X94_Y54_N0, M20K_X94_Y19_N0, M20K_X64_Y40_N0, M20K_X94_Y35_N0, M20K_X64_Y28_N0, M20K_X94_Y20_N0, M20K_X64_Y31_N0, M20K_X64_Y29_N0, M20K_X64_Y30_N0, M20K_X94_Y36_N0, M20K_X94_Y39_N0, M20K_X94_Y21_N0, M20K_X94_Y22_N0, M20K_X94_Y29_N0, M20K_X94_Y33_N0, M20K_X94_Y41_N0, M20K_X94_Y24_N0, M20K_X94_Y17_N0, M20K_X94_Y42_N0, M20K_X94_Y45_N0, M20K_X64_Y43_N0, M20K_X94_Y37_N0, M20K_X64_Y33_N0, M20K_X94_Y43_N0, M20K_X94_Y18_N0, M20K_X94_Y16_N0, M20K_X94_Y15_N0, M20K_X94_Y32_N0, M20K_X64_Y16_N0                                                                                                                                                                                                             ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rdata_fifo|infer_mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                               ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096    ; --                          ; --                          ; 128                         ; 32                          ; 4096                ; 1           ; 0     ; None                                                                                                                    ; M20K_X64_Y58_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; mcu_0|mm_interconnect_0|bridge_2_s0_agent_rdata_fifo|infer_mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                               ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; --                          ; --                          ; 16                          ; 32                          ; 512                 ; 1           ; 0     ; None                                                                                                                    ; M20K_X20_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; mcu_0|mm_interconnect_0|bridge_3_s0_agent_rdata_fifo|infer_mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                               ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; --                          ; --                          ; 16                          ; 32                          ; 512                 ; 1           ; 0     ; None                                                                                                                    ; M20K_X20_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; mcu_0|mm_interconnect_0|ethernet_avs_agent_rdata_fifo|infer_mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                              ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096    ; --                          ; --                          ; 128                         ; 32                          ; 4096                ; 1           ; 0     ; None                                                                                                                    ; M20K_X40_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|xip_controller|avst_fifo_inst|avst_fifo|infer_mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 64           ; 33           ; yes                    ; no                      ; yes                    ; yes                     ; 2112    ; --                          ; --                          ; 64                          ; 1                           ; 64                  ; 1           ; 0     ; None                                                                                                                    ; M20K_X20_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 6           ;
; Sum of Two 18x18                  ; 1           ;
; Independent 27x27                 ; 17          ;
; Total number of DSP blocks        ; 24          ;
;                                   ;             ;
; Fixed Point Signed Multiplier     ; 17          ;
; Fixed Point Unsigned Multiplier   ; 4           ;
; Fixed Point Mixed Sign Multiplier ; 4           ;
+-----------------------------------+-------------+


+----------------+
; Place Messages ;
+----------------+
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 18.1.2 Build 277 02/12/2019 SJ Pro Edition
    Info: Processing started: Wed May 27 13:25:12 2020
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off Cyclone10GX_Demo -c Cyclone10GX_Demo
Info: qfit2_default_script.tcl version: #1
Info: Project  = Cyclone10GX_Demo
Info: Revision = Cyclone10GX_Demo
Info (11165): Fitter preparation operations ending: elapsed time is 00:02:13
Info (170189): Fitter placement preparation operations beginning
Info (20288): The Fitter could not convert one or more RAM instances into MLABs automatically because auto MLAB conversion requires the Read-During-Write mode set to Don't Care. Change the Read-During-Write mode to Don't Care in the affected RAMS. Alternatively, to keep the current Read-During-Write mode, change the RAM type to MLAB instead of AUTO. For information on which RAM instances are affected, refer to the 'Fitter RAM Summary' table in the Fitter Report.
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (19702): Fitter has implemented the following 107 RAMs using MLAB locations, which can behave differently during power up than dedicated RAM locations
    Info (170241): For more information about RAMs, refer to the Fitter RAM Summary report.
Info (170056): Fitter has implemented the following 107 RAMs using MLAB locations, which will have the same paused read capabilities as dedicated RAM locations
    Info (170241): For more information about RAMs, refer to the Fitter RAM Summary report.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:04:51
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:03:39
Info (11888): Total time spent on timing analysis during Placement is 22.64 seconds.


