`timescale 1ns/1ns
module cpu_test();
	
	reg reset;
	reg clk;
	wire [7:0]led;
	wire [11:0]digi;
	wire [7:0]switch;
	
wire dout;
	
reg din;

	
	pipelineCPU cpu1(clk,reset,din,switch,led,digi,dout);
	initial begin
		reset = 1;
		clk = 0;
		
		#4 reset = 0;
		#2  reset=1;
		#3  din = 1;
		#104160 din = 0;
		#104160 din = 0;
		#104160 din = 0;
		#104160 din = 1;
		#104160 din = 0;
		#104160 din = 0;
		#104160 din = 0;
		#104160 din = 0;
		#104160 din = 0;
		#104160 din = 1;
		#104160 din = 1;
		#104160 din = 0;
		#104160 din = 0;
		
#104160 din = 1;
		
#104160 din = 1;
		
#104160 din = 0;
		
#104160 din = 0;
		
#104160 din = 0;
		
#104160 din = 0;
		
#104160 din = 0;
		
#104160 din = 1;
		

#104160 din = 1;
		

#5000000 $stop;
		
		
	end
	
	always #5 clk = ~clk;
		
endmodule
