# Лабораторная работа №1


РЕАЛИЗАЦИЯ БУЛЕВЫХ ФУНКЦИЙ НА ЯЗЫКЕ VHDL/VERILOG В VIVADO

Взять функцию из 2-й лабы по ЭВМ.
Сделать ее на vhdl/verilog.
Там есть булева функция, простая. 5 переменных, 1 выход

Вот ее и сделать. 3 способа.
1) просто вы вести результат в зависимости от входов.
2) записать входы в регистр, записать результат в регистр
3) сделать на компонентах, которые были у них в той самой лабе.

Вариант 19
Реализовать булеву функцию на шифраторах (см. Схема.png)
