Simulator report for SP2_ACEX
Wed Jul 07 16:03:23 2021
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|content
  6. |SP2_ACEX|ay:AY3|lpm_ram_dq:$00004|altram:sram|content
  7. |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|content
  8. |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|content
  9. |SP2_ACEX|kbd:KEYS|lpm_ram_dq:$00021|altram:sram|content
 10. Coverage Summary
 11. Complete 1/0-Value Coverage
 12. Missing 1-Value Coverage
 13. Missing 0-Value Coverage
 14. Simulator INI Usage
 15. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 12.0 us      ;
; Simulation Netlist Size     ; 5511 nodes   ;
; Simulation Coverage         ;      30.99 % ;
; Total Number of Transitions ; 150988       ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; ACEX1K       ;
+-----------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                      ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Option                                                                                     ; Setting    ; Default Value ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Simulation mode                                                                            ; Functional ; Timing        ;
; Start time                                                                                 ; 0 ns       ; 0 ns          ;
; Simulation results format                                                                  ; CVWF       ;               ;
; Add pins automatically to simulation output waveforms                                      ; On         ; On            ;
; Check outputs                                                                              ; Off        ; Off           ;
; Report simulation coverage                                                                 ; On         ; On            ;
; Display complete 1/0 value coverage report                                                 ; On         ; On            ;
; Display missing 1-value coverage report                                                    ; On         ; On            ;
; Display missing 0-value coverage report                                                    ; On         ; On            ;
; Detect setup and hold time violations                                                      ; Off        ; Off           ;
; Detect glitches                                                                            ; Off        ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off        ; Off           ;
; Generate Signal Activity File                                                              ; Off        ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off        ; Off           ;
; Group bus channels in simulation results                                                   ; Off        ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On         ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off        ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off        ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto       ; Auto          ;
+--------------------------------------------------------------------------------------------+------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+------------------------------------------------+
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|content ;
+------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+--------------------------------------------------------+
; |SP2_ACEX|ay:AY3|lpm_ram_dq:$00004|altram:sram|content ;
+--------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+------------------------------------------------------------+
; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|content ;
+------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+-----------------------------------------------------------+
; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|content ;
+-----------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+----------------------------------------------------------+
; |SP2_ACEX|kbd:KEYS|lpm_ram_dq:$00021|altram:sram|content ;
+----------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      30.99 % ;
; Total nodes checked                                 ; 5511         ;
; Total output ports checked                          ; 5741         ;
; Total output ports with complete 1/0-value coverage ; 1779         ;
; Total output ports with no 1/0-value coverage       ; 3424         ;
; Total output ports with no 1-value coverage         ; 3880         ;
; Total output ports with no 0-value coverage         ; 3506         ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                   ; Output Port Name                                                                                 ; Output Port Type ;
+---------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+------------------+
; |SP2_ACEX|TG42                                                                              ; |SP2_ACEX|TG42                                                                                   ; out              ;
; |SP2_ACEX|CLKZ1                                                                             ; |SP2_ACEX|CLKZ1                                                                                  ; pin_out          ;
; |SP2_ACEX|/m1                                                                               ; |SP2_ACEX|/m1                                                                                    ; out              ;
; |SP2_ACEX|/io                                                                               ; |SP2_ACEX|/io                                                                                    ; out              ;
; |SP2_ACEX|/wr                                                                               ; |SP2_ACEX|/wr                                                                                    ; out              ;
; |SP2_ACEX|/rd                                                                               ; |SP2_ACEX|/rd                                                                                    ; out              ;
; |SP2_ACEX|/mr                                                                               ; |SP2_ACEX|/mr                                                                                    ; out              ;
; |SP2_ACEX|a[0]                                                                              ; |SP2_ACEX|a[0]                                                                                   ; out              ;
; |SP2_ACEX|a[1]                                                                              ; |SP2_ACEX|a[1]                                                                                   ; out              ;
; |SP2_ACEX|a[2]                                                                              ; |SP2_ACEX|a[2]                                                                                   ; out              ;
; |SP2_ACEX|a[3]                                                                              ; |SP2_ACEX|a[3]                                                                                   ; out              ;
; |SP2_ACEX|a[4]                                                                              ; |SP2_ACEX|a[4]                                                                                   ; out              ;
; |SP2_ACEX|a[5]                                                                              ; |SP2_ACEX|a[5]                                                                                   ; out              ;
; |SP2_ACEX|a[6]                                                                              ; |SP2_ACEX|a[6]                                                                                   ; out              ;
; |SP2_ACEX|a[7]                                                                              ; |SP2_ACEX|a[7]                                                                                   ; out              ;
; |SP2_ACEX|a[8]                                                                              ; |SP2_ACEX|a[8]                                                                                   ; out              ;
; |SP2_ACEX|a[9]                                                                              ; |SP2_ACEX|a[9]                                                                                   ; out              ;
; |SP2_ACEX|a[11]                                                                             ; |SP2_ACEX|a[11]                                                                                  ; out              ;
; |SP2_ACEX|a[12]                                                                             ; |SP2_ACEX|a[12]                                                                                  ; out              ;
; |SP2_ACEX|a[13]                                                                             ; |SP2_ACEX|a[13]                                                                                  ; out              ;
; |SP2_ACEX|a[14]                                                                             ; |SP2_ACEX|a[14]                                                                                  ; out              ;
; |SP2_ACEX|a[15]                                                                             ; |SP2_ACEX|a[15]                                                                                  ; out              ;
; |SP2_ACEX|d[0]                                                                              ; |SP2_ACEX|d[0]                                                                                   ; out              ;
; |SP2_ACEX|d[0]                                                                              ; |SP2_ACEX|d[0]~result                                                                            ; pin_out          ;
; |SP2_ACEX|d[0]~0                                                                            ; |SP2_ACEX|d[0]~0                                                                                 ; out0             ;
; |SP2_ACEX|d[1]                                                                              ; |SP2_ACEX|d[1]                                                                                   ; out              ;
; |SP2_ACEX|d[1]                                                                              ; |SP2_ACEX|d[1]~result                                                                            ; pin_out          ;
; |SP2_ACEX|d[1]~1                                                                            ; |SP2_ACEX|d[1]~1                                                                                 ; out0             ;
; |SP2_ACEX|d[2]                                                                              ; |SP2_ACEX|d[2]                                                                                   ; out              ;
; |SP2_ACEX|d[2]                                                                              ; |SP2_ACEX|d[2]~result                                                                            ; pin_out          ;
; |SP2_ACEX|d[2]~2                                                                            ; |SP2_ACEX|d[2]~2                                                                                 ; out0             ;
; |SP2_ACEX|d[3]                                                                              ; |SP2_ACEX|d[3]                                                                                   ; out              ;
; |SP2_ACEX|d[3]                                                                              ; |SP2_ACEX|d[3]~result                                                                            ; pin_out          ;
; |SP2_ACEX|d[3]~3                                                                            ; |SP2_ACEX|d[3]~3                                                                                 ; out0             ;
; |SP2_ACEX|d[4]                                                                              ; |SP2_ACEX|d[4]                                                                                   ; out              ;
; |SP2_ACEX|d[4]                                                                              ; |SP2_ACEX|d[4]~result                                                                            ; pin_out          ;
; |SP2_ACEX|d[4]~4                                                                            ; |SP2_ACEX|d[4]~4                                                                                 ; out0             ;
; |SP2_ACEX|d[5]                                                                              ; |SP2_ACEX|d[5]                                                                                   ; out              ;
; |SP2_ACEX|d[5]                                                                              ; |SP2_ACEX|d[5]~result                                                                            ; pin_out          ;
; |SP2_ACEX|d[5]~5                                                                            ; |SP2_ACEX|d[5]~5                                                                                 ; out0             ;
; |SP2_ACEX|d[6]                                                                              ; |SP2_ACEX|d[6]                                                                                   ; out              ;
; |SP2_ACEX|d[6]                                                                              ; |SP2_ACEX|d[6]~result                                                                            ; pin_out          ;
; |SP2_ACEX|d[6]~6                                                                            ; |SP2_ACEX|d[6]~6                                                                                 ; out0             ;
; |SP2_ACEX|d[7]                                                                              ; |SP2_ACEX|d[7]                                                                                   ; out              ;
; |SP2_ACEX|d[7]                                                                              ; |SP2_ACEX|d[7]~result                                                                            ; pin_out          ;
; |SP2_ACEX|d[7]~7                                                                            ; |SP2_ACEX|d[7]~7                                                                                 ; out0             ;
; |SP2_ACEX|cs_rom                                                                            ; |SP2_ACEX|cs_rom                                                                                 ; pin_out          ;
; |SP2_ACEX|ra[17]                                                                            ; |SP2_ACEX|ra[17]                                                                                 ; pin_out          ;
; |SP2_ACEX|VA[3]                                                                             ; |SP2_ACEX|VA[3]                                                                                  ; pin_out          ;
; |SP2_ACEX|VA[4]                                                                             ; |SP2_ACEX|VA[4]                                                                                  ; pin_out          ;
; |SP2_ACEX|VA[5]                                                                             ; |SP2_ACEX|VA[5]                                                                                  ; pin_out          ;
; |SP2_ACEX|VA[6]                                                                             ; |SP2_ACEX|VA[6]                                                                                  ; pin_out          ;
; |SP2_ACEX|VA[7]                                                                             ; |SP2_ACEX|VA[7]                                                                                  ; pin_out          ;
; |SP2_ACEX|VA[8]                                                                             ; |SP2_ACEX|VA[8]                                                                                  ; pin_out          ;
; |SP2_ACEX|VA[9]                                                                             ; |SP2_ACEX|VA[9]                                                                                  ; pin_out          ;
; |SP2_ACEX|WR_COL                                                                            ; |SP2_ACEX|WR_COL                                                                                 ; pin_out          ;
; |SP2_ACEX|DAC_BCK                                                                           ; |SP2_ACEX|DAC_BCK                                                                                ; pin_out          ;
; |SP2_ACEX|md[0]                                                                             ; |SP2_ACEX|md[0]                                                                                  ; out              ;
; |SP2_ACEX|md[0]                                                                             ; |SP2_ACEX|md[0]~result                                                                           ; pin_out          ;
; |SP2_ACEX|md[0]~0                                                                           ; |SP2_ACEX|md[0]~0                                                                                ; out0             ;
; |SP2_ACEX|md[1]                                                                             ; |SP2_ACEX|md[1]~result                                                                           ; pin_out          ;
; |SP2_ACEX|md[1]~1                                                                           ; |SP2_ACEX|md[1]~1                                                                                ; out0             ;
; |SP2_ACEX|md[2]                                                                             ; |SP2_ACEX|md[2]                                                                                  ; out              ;
; |SP2_ACEX|md[2]                                                                             ; |SP2_ACEX|md[2]~result                                                                           ; pin_out          ;
; |SP2_ACEX|md[2]~2                                                                           ; |SP2_ACEX|md[2]~2                                                                                ; out0             ;
; |SP2_ACEX|md[3]                                                                             ; |SP2_ACEX|md[3]                                                                                  ; out              ;
; |SP2_ACEX|md[3]                                                                             ; |SP2_ACEX|md[3]~result                                                                           ; pin_out          ;
; |SP2_ACEX|md[3]~3                                                                           ; |SP2_ACEX|md[3]~3                                                                                ; out0             ;
; |SP2_ACEX|md[4]                                                                             ; |SP2_ACEX|md[4]                                                                                  ; out              ;
; |SP2_ACEX|md[4]                                                                             ; |SP2_ACEX|md[4]~result                                                                           ; pin_out          ;
; |SP2_ACEX|md[4]~4                                                                           ; |SP2_ACEX|md[4]~4                                                                                ; out0             ;
; |SP2_ACEX|md[5]                                                                             ; |SP2_ACEX|md[5]                                                                                  ; out              ;
; |SP2_ACEX|md[5]                                                                             ; |SP2_ACEX|md[5]~result                                                                           ; pin_out          ;
; |SP2_ACEX|md[5]~5                                                                           ; |SP2_ACEX|md[5]~5                                                                                ; out0             ;
; |SP2_ACEX|md[6]                                                                             ; |SP2_ACEX|md[6]                                                                                  ; out              ;
; |SP2_ACEX|md[6]                                                                             ; |SP2_ACEX|md[6]~result                                                                           ; pin_out          ;
; |SP2_ACEX|md[6]~6                                                                           ; |SP2_ACEX|md[6]~6                                                                                ; out0             ;
; |SP2_ACEX|md[7]                                                                             ; |SP2_ACEX|md[7]                                                                                  ; out              ;
; |SP2_ACEX|md[7]                                                                             ; |SP2_ACEX|md[7]~result                                                                           ; pin_out          ;
; |SP2_ACEX|md[7]~7                                                                           ; |SP2_ACEX|md[7]~7                                                                                ; out0             ;
; |SP2_ACEX|md[8]                                                                             ; |SP2_ACEX|md[8]                                                                                  ; out              ;
; |SP2_ACEX|md[8]                                                                             ; |SP2_ACEX|md[8]~result                                                                           ; pin_out          ;
; |SP2_ACEX|md[8]~8                                                                           ; |SP2_ACEX|md[8]~8                                                                                ; out0             ;
; |SP2_ACEX|md[9]                                                                             ; |SP2_ACEX|md[9]~result                                                                           ; pin_out          ;
; |SP2_ACEX|md[9]~9                                                                           ; |SP2_ACEX|md[9]~9                                                                                ; out0             ;
; |SP2_ACEX|md[11]                                                                            ; |SP2_ACEX|md[11]                                                                                 ; out              ;
; |SP2_ACEX|md[11]                                                                            ; |SP2_ACEX|md[11]~result                                                                          ; pin_out          ;
; |SP2_ACEX|md[11]~11                                                                         ; |SP2_ACEX|md[11]~11                                                                              ; out0             ;
; |SP2_ACEX|md[12]                                                                            ; |SP2_ACEX|md[12]                                                                                 ; out              ;
; |SP2_ACEX|md[12]                                                                            ; |SP2_ACEX|md[12]~result                                                                          ; pin_out          ;
; |SP2_ACEX|md[12]~12                                                                         ; |SP2_ACEX|md[12]~12                                                                              ; out0             ;
; |SP2_ACEX|md[13]                                                                            ; |SP2_ACEX|md[13]                                                                                 ; out              ;
; |SP2_ACEX|md[13]                                                                            ; |SP2_ACEX|md[13]~result                                                                          ; pin_out          ;
; |SP2_ACEX|md[13]~13                                                                         ; |SP2_ACEX|md[13]~13                                                                              ; out0             ;
; |SP2_ACEX|md[14]                                                                            ; |SP2_ACEX|md[14]                                                                                 ; out              ;
; |SP2_ACEX|md[14]                                                                            ; |SP2_ACEX|md[14]~result                                                                          ; pin_out          ;
; |SP2_ACEX|md[14]~14                                                                         ; |SP2_ACEX|md[14]~14                                                                              ; out0             ;
; |SP2_ACEX|md[15]                                                                            ; |SP2_ACEX|md[15]                                                                                 ; out              ;
; |SP2_ACEX|md[15]                                                                            ; |SP2_ACEX|md[15]~result                                                                          ; pin_out          ;
; |SP2_ACEX|md[15]~15                                                                         ; |SP2_ACEX|md[15]~15                                                                              ; out0             ;
; |SP2_ACEX|ma[0]                                                                             ; |SP2_ACEX|ma[0]                                                                                  ; pin_out          ;
; |SP2_ACEX|ma[1]                                                                             ; |SP2_ACEX|ma[1]                                                                                  ; pin_out          ;
; |SP2_ACEX|ma[2]                                                                             ; |SP2_ACEX|ma[2]                                                                                  ; pin_out          ;
; |SP2_ACEX|ma[3]                                                                             ; |SP2_ACEX|ma[3]                                                                                  ; pin_out          ;
; |SP2_ACEX|ma[4]                                                                             ; |SP2_ACEX|ma[4]                                                                                  ; pin_out          ;
; |SP2_ACEX|ma[5]                                                                             ; |SP2_ACEX|ma[5]                                                                                  ; pin_out          ;
; |SP2_ACEX|ma[6]                                                                             ; |SP2_ACEX|ma[6]                                                                                  ; pin_out          ;
; |SP2_ACEX|ma[7]                                                                             ; |SP2_ACEX|ma[7]                                                                                  ; pin_out          ;
; |SP2_ACEX|ma[8]                                                                             ; |SP2_ACEX|ma[8]                                                                                  ; pin_out          ;
; |SP2_ACEX|ma[9]                                                                             ; |SP2_ACEX|ma[9]                                                                                  ; pin_out          ;
; |SP2_ACEX|ma[10]                                                                            ; |SP2_ACEX|ma[10]                                                                                 ; pin_out          ;
; |SP2_ACEX|ma[11]                                                                            ; |SP2_ACEX|ma[11]                                                                                 ; pin_out          ;
; |SP2_ACEX|RAS_[0]                                                                           ; |SP2_ACEX|RAS_[0]                                                                                ; pin_out          ;
; |SP2_ACEX|RAS_[1]                                                                           ; |SP2_ACEX|RAS_[1]                                                                                ; pin_out          ;
; |SP2_ACEX|CAS_[0]                                                                           ; |SP2_ACEX|CAS_[0]                                                                                ; pin_out          ;
; |SP2_ACEX|CAS_[1]                                                                           ; |SP2_ACEX|CAS_[1]                                                                                ; pin_out          ;
; |SP2_ACEX|CAS_[2]                                                                           ; |SP2_ACEX|CAS_[2]                                                                                ; pin_out          ;
; |SP2_ACEX|CAS_[3]                                                                           ; |SP2_ACEX|CAS_[3]                                                                                ; pin_out          ;
; |SP2_ACEX|XA[3]                                                                             ; |SP2_ACEX|XA[3]                                                                                  ; out              ;
; |SP2_ACEX|XA[3]                                                                             ; |SP2_ACEX|XA[3]~result                                                                           ; pin_out          ;
; |SP2_ACEX|XA[3]~3                                                                           ; |SP2_ACEX|XA[3]~3                                                                                ; out0             ;
; |SP2_ACEX|SXA                                                                               ; |SP2_ACEX|SXA                                                                                    ; pin_out          ;
; |SP2_ACEX|RDXA                                                                              ; |SP2_ACEX|RDXA                                                                                   ; pin_out          ;
; |SP2_ACEX|wr_awg                                                                            ; |SP2_ACEX|wr_awg                                                                                 ; pin_out          ;
; |SP2_ACEX|wr_dwg                                                                            ; |SP2_ACEX|wr_dwg                                                                                 ; pin_out          ;
; |SP2_ACEX|_~7                                                                               ; |SP2_ACEX|_~7                                                                                    ; out0             ;
; |SP2_ACEX|_~10                                                                              ; |SP2_ACEX|_~10                                                                                   ; out0             ;
; |SP2_ACEX|_~11                                                                              ; |SP2_ACEX|_~11                                                                                   ; out0             ;
; |SP2_ACEX|_~12                                                                              ; |SP2_ACEX|_~12                                                                                   ; out0             ;
; |SP2_ACEX|_~13                                                                              ; |SP2_ACEX|_~13                                                                                   ; out0             ;
; |SP2_ACEX|_~14                                                                              ; |SP2_ACEX|_~14                                                                                   ; out0             ;
; |SP2_ACEX|_~15                                                                              ; |SP2_ACEX|_~15                                                                                   ; out0             ;
; |SP2_ACEX|_~16                                                                              ; |SP2_ACEX|_~16                                                                                   ; out0             ;
; |SP2_ACEX|_~17                                                                              ; |SP2_ACEX|_~17                                                                                   ; out0             ;
; |SP2_ACEX|MDP[7]~0                                                                          ; |SP2_ACEX|MDP[7]~0                                                                               ; out0             ;
; |SP2_ACEX|MDP[6]~1                                                                          ; |SP2_ACEX|MDP[6]~1                                                                               ; out0             ;
; |SP2_ACEX|MDP[5]~2                                                                          ; |SP2_ACEX|MDP[5]~2                                                                               ; out0             ;
; |SP2_ACEX|MDP[4]~3                                                                          ; |SP2_ACEX|MDP[4]~3                                                                               ; out0             ;
; |SP2_ACEX|MDP[3]~4                                                                          ; |SP2_ACEX|MDP[3]~4                                                                               ; out0             ;
; |SP2_ACEX|MDP[2]~5                                                                          ; |SP2_ACEX|MDP[2]~5                                                                               ; out0             ;
; |SP2_ACEX|MDP[1]~6                                                                          ; |SP2_ACEX|MDP[1]~6                                                                               ; out0             ;
; |SP2_ACEX|MDP[0]~7                                                                          ; |SP2_ACEX|MDP[0]~7                                                                               ; out0             ;
; |SP2_ACEX|_~29                                                                              ; |SP2_ACEX|_~29                                                                                   ; out0             ;
; |SP2_ACEX|_~30                                                                              ; |SP2_ACEX|_~30                                                                                   ; out0             ;
; |SP2_ACEX|_~31                                                                              ; |SP2_ACEX|_~31                                                                                   ; out0             ;
; |SP2_ACEX|_~32                                                                              ; |SP2_ACEX|_~32                                                                                   ; out0             ;
; |SP2_ACEX|_~33                                                                              ; |SP2_ACEX|_~33                                                                                   ; out0             ;
; |SP2_ACEX|_~35                                                                              ; |SP2_ACEX|_~35                                                                                   ; out0             ;
; |SP2_ACEX|_~36                                                                              ; |SP2_ACEX|_~36                                                                                   ; out0             ;
; |SP2_ACEX|_~39                                                                              ; |SP2_ACEX|_~39                                                                                   ; out0             ;
; |SP2_ACEX|_~40                                                                              ; |SP2_ACEX|_~40                                                                                   ; out0             ;
; |SP2_ACEX|_~41                                                                              ; |SP2_ACEX|_~41                                                                                   ; out0             ;
; |SP2_ACEX|_~42                                                                              ; |SP2_ACEX|_~42                                                                                   ; out0             ;
; |SP2_ACEX|_~43                                                                              ; |SP2_ACEX|_~43                                                                                   ; out0             ;
; |SP2_ACEX|_~44                                                                              ; |SP2_ACEX|_~44                                                                                   ; out0             ;
; |SP2_ACEX|_~45                                                                              ; |SP2_ACEX|_~45                                                                                   ; out0             ;
; |SP2_ACEX|_~46                                                                              ; |SP2_ACEX|_~46                                                                                   ; out0             ;
; |SP2_ACEX|_~47                                                                              ; |SP2_ACEX|_~47                                                                                   ; out0             ;
; |SP2_ACEX|hddr[7]~1                                                                         ; |SP2_ACEX|hddr[7]~1                                                                              ; out0             ;
; |SP2_ACEX|_~48                                                                              ; |SP2_ACEX|_~48                                                                                   ; out0             ;
; |SP2_ACEX|hddr[6]~2                                                                         ; |SP2_ACEX|hddr[6]~2                                                                              ; out0             ;
; |SP2_ACEX|_~49                                                                              ; |SP2_ACEX|_~49                                                                                   ; out0             ;
; |SP2_ACEX|hddr[5]~3                                                                         ; |SP2_ACEX|hddr[5]~3                                                                              ; out0             ;
; |SP2_ACEX|_~50                                                                              ; |SP2_ACEX|_~50                                                                                   ; out0             ;
; |SP2_ACEX|hddr[4]~4                                                                         ; |SP2_ACEX|hddr[4]~4                                                                              ; out0             ;
; |SP2_ACEX|_~51                                                                              ; |SP2_ACEX|_~51                                                                                   ; out0             ;
; |SP2_ACEX|hddr[3]~5                                                                         ; |SP2_ACEX|hddr[3]~5                                                                              ; out0             ;
; |SP2_ACEX|hddr[2]~6                                                                         ; |SP2_ACEX|hddr[2]~6                                                                              ; out0             ;
; |SP2_ACEX|_~53                                                                              ; |SP2_ACEX|_~53                                                                                   ; out0             ;
; |SP2_ACEX|hddr[1]~7                                                                         ; |SP2_ACEX|hddr[1]~7                                                                              ; out0             ;
; |SP2_ACEX|hddr[0]~8                                                                         ; |SP2_ACEX|hddr[0]~8                                                                              ; out0             ;
; |SP2_ACEX|_~56                                                                              ; |SP2_ACEX|_~56                                                                                   ; out0             ;
; |SP2_ACEX|_~59                                                                              ; |SP2_ACEX|_~59                                                                                   ; out0             ;
; |SP2_ACEX|_~60                                                                              ; |SP2_ACEX|_~60                                                                                   ; out0             ;
; |SP2_ACEX|_~61                                                                              ; |SP2_ACEX|_~61                                                                                   ; out0             ;
; |SP2_ACEX|_~62                                                                              ; |SP2_ACEX|_~62                                                                                   ; out0             ;
; |SP2_ACEX|_~63                                                                              ; |SP2_ACEX|_~63                                                                                   ; out0             ;
; |SP2_ACEX|_~65                                                                              ; |SP2_ACEX|_~65                                                                                   ; out0             ;
; |SP2_ACEX|_~69                                                                              ; |SP2_ACEX|_~69                                                                                   ; out0             ;
; |SP2_ACEX|_~70                                                                              ; |SP2_ACEX|_~70                                                                                   ; out0             ;
; |SP2_ACEX|_~71                                                                              ; |SP2_ACEX|_~71                                                                                   ; out0             ;
; |SP2_ACEX|AY/PORTS[6]~1                                                                     ; |SP2_ACEX|AY/PORTS[6]~1                                                                          ; out0             ;
; |SP2_ACEX|AY/PORTS[2]~5                                                                     ; |SP2_ACEX|AY/PORTS[2]~5                                                                          ; out0             ;
; |SP2_ACEX|AY/PORTS[1]~6                                                                     ; |SP2_ACEX|AY/PORTS[1]~6                                                                          ; out0             ;
; |SP2_ACEX|AY/PORTS[0]~7                                                                     ; |SP2_ACEX|AY/PORTS[0]~7                                                                          ; out0             ;
; |SP2_ACEX|PDD[7]~0                                                                          ; |SP2_ACEX|PDD[7]~0                                                                               ; out0             ;
; |SP2_ACEX|PDD[6]~1                                                                          ; |SP2_ACEX|PDD[6]~1                                                                               ; out0             ;
; |SP2_ACEX|PDD[5]~2                                                                          ; |SP2_ACEX|PDD[5]~2                                                                               ; out0             ;
; |SP2_ACEX|PDD[4]~3                                                                          ; |SP2_ACEX|PDD[4]~3                                                                               ; out0             ;
; |SP2_ACEX|PDD[3]~4                                                                          ; |SP2_ACEX|PDD[3]~4                                                                               ; out0             ;
; |SP2_ACEX|PDD[2]~5                                                                          ; |SP2_ACEX|PDD[2]~5                                                                               ; out0             ;
; |SP2_ACEX|PDD[1]~6                                                                          ; |SP2_ACEX|PDD[1]~6                                                                               ; out0             ;
; |SP2_ACEX|PDD[0]~7                                                                          ; |SP2_ACEX|PDD[0]~7                                                                               ; out0             ;
; |SP2_ACEX|_~107                                                                             ; |SP2_ACEX|_~107                                                                                  ; out0             ;
; |SP2_ACEX|_~110                                                                             ; |SP2_ACEX|_~110                                                                                  ; out0             ;
; |SP2_ACEX|_~114                                                                             ; |SP2_ACEX|_~114                                                                                  ; out0             ;
; |SP2_ACEX|_~115                                                                             ; |SP2_ACEX|_~115                                                                                  ; out0             ;
; |SP2_ACEX|_~116                                                                             ; |SP2_ACEX|_~116                                                                                  ; out0             ;
; |SP2_ACEX|_~117                                                                             ; |SP2_ACEX|_~117                                                                                  ; out0             ;
; |SP2_ACEX|DD[7]~0                                                                           ; |SP2_ACEX|DD[7]~0                                                                                ; out0             ;
; |SP2_ACEX|DD[6]~1                                                                           ; |SP2_ACEX|DD[6]~1                                                                                ; out0             ;
; |SP2_ACEX|DD[5]~2                                                                           ; |SP2_ACEX|DD[5]~2                                                                                ; out0             ;
; |SP2_ACEX|DD[4]~3                                                                           ; |SP2_ACEX|DD[4]~3                                                                                ; out0             ;
; |SP2_ACEX|DD[3]~4                                                                           ; |SP2_ACEX|DD[3]~4                                                                                ; out0             ;
; |SP2_ACEX|DD[0]~7                                                                           ; |SP2_ACEX|DD[0]~7                                                                                ; out0             ;
; |SP2_ACEX|DD[7]~8                                                                           ; |SP2_ACEX|DD[7]~8                                                                                ; out0             ;
; |SP2_ACEX|DD[7]                                                                             ; |SP2_ACEX|DD[7]                                                                                  ; out0             ;
; |SP2_ACEX|DD[6]~9                                                                           ; |SP2_ACEX|DD[6]~9                                                                                ; out0             ;
; |SP2_ACEX|DD[6]                                                                             ; |SP2_ACEX|DD[6]                                                                                  ; out0             ;
; |SP2_ACEX|DD[5]~10                                                                          ; |SP2_ACEX|DD[5]~10                                                                               ; out0             ;
; |SP2_ACEX|DD[5]                                                                             ; |SP2_ACEX|DD[5]                                                                                  ; out0             ;
; |SP2_ACEX|DD[4]~11                                                                          ; |SP2_ACEX|DD[4]~11                                                                               ; out0             ;
; |SP2_ACEX|DD[4]                                                                             ; |SP2_ACEX|DD[4]                                                                                  ; out0             ;
; |SP2_ACEX|DD[3]~12                                                                          ; |SP2_ACEX|DD[3]~12                                                                               ; out0             ;
; |SP2_ACEX|DD[3]                                                                             ; |SP2_ACEX|DD[3]                                                                                  ; out0             ;
; |SP2_ACEX|DD[2]~13                                                                          ; |SP2_ACEX|DD[2]~13                                                                               ; out0             ;
; |SP2_ACEX|DD[2]                                                                             ; |SP2_ACEX|DD[2]                                                                                  ; out0             ;
; |SP2_ACEX|DD[1]~14                                                                          ; |SP2_ACEX|DD[1]~14                                                                               ; out0             ;
; |SP2_ACEX|DD[1]                                                                             ; |SP2_ACEX|DD[1]                                                                                  ; out0             ;
; |SP2_ACEX|DD[0]~15                                                                          ; |SP2_ACEX|DD[0]~15                                                                               ; out0             ;
; |SP2_ACEX|DD[0]                                                                             ; |SP2_ACEX|DD[0]                                                                                  ; out0             ;
; |SP2_ACEX|D_OUT                                                                             ; |SP2_ACEX|D_OUT                                                                                  ; out0             ;
; |SP2_ACEX|WAIT_ROM                                                                          ; |SP2_ACEX|WAIT_ROM                                                                               ; out0             ;
; |SP2_ACEX|_~122                                                                             ; |SP2_ACEX|_~122                                                                                  ; out0             ;
; |SP2_ACEX|_~126                                                                             ; |SP2_ACEX|_~126                                                                                  ; out0             ;
; |SP2_ACEX|WT_R[2]~0                                                                         ; |SP2_ACEX|WT_R[2]~0                                                                              ; out0             ;
; |SP2_ACEX|_~127                                                                             ; |SP2_ACEX|_~127                                                                                  ; out0             ;
; |SP2_ACEX|WT_R[1]~1                                                                         ; |SP2_ACEX|WT_R[1]~1                                                                              ; out0             ;
; |SP2_ACEX|_~128                                                                             ; |SP2_ACEX|_~128                                                                                  ; out0             ;
; |SP2_ACEX|WT_R[0]~2                                                                         ; |SP2_ACEX|WT_R[0]~2                                                                              ; out0             ;
; |SP2_ACEX|_~129                                                                             ; |SP2_ACEX|_~129                                                                                  ; out0             ;
; |SP2_ACEX|_~132                                                                             ; |SP2_ACEX|_~132                                                                                  ; out0             ;
; |SP2_ACEX|_~133                                                                             ; |SP2_ACEX|_~133                                                                                  ; out0             ;
; |SP2_ACEX|_~134                                                                             ; |SP2_ACEX|_~134                                                                                  ; out0             ;
; |SP2_ACEX|_~135                                                                             ; |SP2_ACEX|_~135                                                                                  ; out0             ;
; |SP2_ACEX|_~138                                                                             ; |SP2_ACEX|_~138                                                                                  ; out0             ;
; |SP2_ACEX|_~139                                                                             ; |SP2_ACEX|_~139                                                                                  ; out0             ;
; |SP2_ACEX|_~144                                                                             ; |SP2_ACEX|_~144                                                                                  ; out0             ;
; |SP2_ACEX|ISA_A[3]~1                                                                        ; |SP2_ACEX|ISA_A[3]~1                                                                             ; out0             ;
; |SP2_ACEX|ISA_A[3]                                                                          ; |SP2_ACEX|ISA_A[3]                                                                               ; out0             ;
; |SP2_ACEX|_~149                                                                             ; |SP2_ACEX|_~149                                                                                  ; out0             ;
; |SP2_ACEX|_~151                                                                             ; |SP2_ACEX|_~151                                                                                  ; out0             ;
; |SP2_ACEX|_~156                                                                             ; |SP2_ACEX|_~156                                                                                  ; out0             ;
; |SP2_ACEX|RD_RAM~0                                                                          ; |SP2_ACEX|RD_RAM~0                                                                               ; out0             ;
; |SP2_ACEX|BLK_MWR2                                                                          ; |SP2_ACEX|BLK_MWR2                                                                               ; out0             ;
; |SP2_ACEX|_~159                                                                             ; |SP2_ACEX|_~159                                                                                  ; out0             ;
; |SP2_ACEX|_~163                                                                             ; |SP2_ACEX|_~163                                                                                  ; out0             ;
; |SP2_ACEX|WR_PORT                                                                           ; |SP2_ACEX|WR_PORT                                                                                ; out0             ;
; |SP2_ACEX|_~194                                                                             ; |SP2_ACEX|_~194                                                                                  ; out0             ;
; |SP2_ACEX|DOS_~1                                                                            ; |SP2_ACEX|DOS_~1                                                                                 ; out0             ;
; |SP2_ACEX|/WAIT_ALL~0                                                                       ; |SP2_ACEX|/WAIT_ALL~0                                                                            ; out0             ;
; |SP2_ACEX|/WAIT_ALL                                                                         ; |SP2_ACEX|/WAIT_ALL                                                                              ; out0             ;
; |SP2_ACEX|AUDIO_R[15]~0                                                                     ; |SP2_ACEX|AUDIO_R[15]~0                                                                          ; out0             ;
; |SP2_ACEX|_~321                                                                             ; |SP2_ACEX|_~321                                                                                  ; out0             ;
; |SP2_ACEX|_~331                                                                             ; |SP2_ACEX|_~331                                                                                  ; out0             ;
; |SP2_ACEX|_~332                                                                             ; |SP2_ACEX|_~332                                                                                  ; out0             ;
; |SP2_ACEX|_~333                                                                             ; |SP2_ACEX|_~333                                                                                  ; out0             ;
; |SP2_ACEX|_~334                                                                             ; |SP2_ACEX|_~334                                                                                  ; out0             ;
; |SP2_ACEX|_~335                                                                             ; |SP2_ACEX|_~335                                                                                  ; out0             ;
; |SP2_ACEX|_~337                                                                             ; |SP2_ACEX|_~337                                                                                  ; out0             ;
; |SP2_ACEX|_~338                                                                             ; |SP2_ACEX|_~338                                                                                  ; out0             ;
; |SP2_ACEX|_~339                                                                             ; |SP2_ACEX|_~339                                                                                  ; out0             ;
; |SP2_ACEX|_~340                                                                             ; |SP2_ACEX|_~340                                                                                  ; out0             ;
; |SP2_ACEX|_~341                                                                             ; |SP2_ACEX|_~341                                                                                  ; out0             ;
; |SP2_ACEX|_~342                                                                             ; |SP2_ACEX|_~342                                                                                  ; out0             ;
; |SP2_ACEX|_~343                                                                             ; |SP2_ACEX|_~343                                                                                  ; out0             ;
; |SP2_ACEX|_~345                                                                             ; |SP2_ACEX|_~345                                                                                  ; out0             ;
; |SP2_ACEX|_~346                                                                             ; |SP2_ACEX|_~346                                                                                  ; out0             ;
; |SP2_ACEX|_~348                                                                             ; |SP2_ACEX|_~348                                                                                  ; out0             ;
; |SP2_ACEX|_~349                                                                             ; |SP2_ACEX|_~349                                                                                  ; out0             ;
; |SP2_ACEX|_~350                                                                             ; |SP2_ACEX|_~350                                                                                  ; out0             ;
; |SP2_ACEX|_~351                                                                             ; |SP2_ACEX|_~351                                                                                  ; out0             ;
; |SP2_ACEX|_~352                                                                             ; |SP2_ACEX|_~352                                                                                  ; out0             ;
; |SP2_ACEX|_~353                                                                             ; |SP2_ACEX|_~353                                                                                  ; out0             ;
; |SP2_ACEX|_~354                                                                             ; |SP2_ACEX|_~354                                                                                  ; out0             ;
; |SP2_ACEX|_~355                                                                             ; |SP2_ACEX|_~355                                                                                  ; out0             ;
; |SP2_ACEX|CBL_R[15]~0                                                                       ; |SP2_ACEX|CBL_R[15]~0                                                                            ; out0             ;
; |SP2_ACEX|CBL_R[14]~1                                                                       ; |SP2_ACEX|CBL_R[14]~1                                                                            ; out0             ;
; |SP2_ACEX|CBL_R[13]~2                                                                       ; |SP2_ACEX|CBL_R[13]~2                                                                            ; out0             ;
; |SP2_ACEX|CBL_R[12]~3                                                                       ; |SP2_ACEX|CBL_R[12]~3                                                                            ; out0             ;
; |SP2_ACEX|CBL_R[11]~4                                                                       ; |SP2_ACEX|CBL_R[11]~4                                                                            ; out0             ;
; |SP2_ACEX|CBL_R[10]~5                                                                       ; |SP2_ACEX|CBL_R[10]~5                                                                            ; out0             ;
; |SP2_ACEX|CBL_R[9]~6                                                                        ; |SP2_ACEX|CBL_R[9]~6                                                                             ; out0             ;
; |SP2_ACEX|CBL_R[8]~7                                                                        ; |SP2_ACEX|CBL_R[8]~7                                                                             ; out0             ;
; |SP2_ACEX|_~430                                                                             ; |SP2_ACEX|_~430                                                                                  ; out0             ;
; |SP2_ACEX|_~431                                                                             ; |SP2_ACEX|_~431                                                                                  ; out0             ;
; |SP2_ACEX|_~439                                                                             ; |SP2_ACEX|_~439                                                                                  ; out0             ;
; |SP2_ACEX|_~466                                                                             ; |SP2_ACEX|_~466                                                                                  ; out0             ;
; |SP2_ACEX|_~472                                                                             ; |SP2_ACEX|_~472                                                                                  ; out0             ;
; |SP2_ACEX|_~474                                                                             ; |SP2_ACEX|_~474                                                                                  ; out0             ;
; |SP2_ACEX|$00160~0                                                                          ; |SP2_ACEX|$00160~0                                                                               ; out0             ;
; |SP2_ACEX|_~476                                                                             ; |SP2_ACEX|_~476                                                                                  ; out0             ;
; |SP2_ACEX|_~479                                                                             ; |SP2_ACEX|_~479                                                                                  ; out0             ;
; |SP2_ACEX|_~485                                                                             ; |SP2_ACEX|_~485                                                                                  ; out0             ;
; |SP2_ACEX|/WE_OUT~0                                                                         ; |SP2_ACEX|/WE_OUT~0                                                                              ; out0             ;
; |SP2_ACEX|_~486                                                                             ; |SP2_ACEX|_~486                                                                                  ; out0             ;
; |SP2_ACEX|_~487                                                                             ; |SP2_ACEX|_~487                                                                                  ; out0             ;
; |SP2_ACEX|CASX_[3]~0                                                                        ; |SP2_ACEX|CASX_[3]~0                                                                             ; out0             ;
; |SP2_ACEX|_~489                                                                             ; |SP2_ACEX|_~489                                                                                  ; out0             ;
; |SP2_ACEX|_~490                                                                             ; |SP2_ACEX|_~490                                                                                  ; out0             ;
; |SP2_ACEX|CASX_[2]~1                                                                        ; |SP2_ACEX|CASX_[2]~1                                                                             ; out0             ;
; |SP2_ACEX|_~493                                                                             ; |SP2_ACEX|_~493                                                                                  ; out0             ;
; |SP2_ACEX|_~494                                                                             ; |SP2_ACEX|_~494                                                                                  ; out0             ;
; |SP2_ACEX|CASX_[1]~2                                                                        ; |SP2_ACEX|CASX_[1]~2                                                                             ; out0             ;
; |SP2_ACEX|_~497                                                                             ; |SP2_ACEX|_~497                                                                                  ; out0             ;
; |SP2_ACEX|_~498                                                                             ; |SP2_ACEX|_~498                                                                                  ; out0             ;
; |SP2_ACEX|CASX_[0]~3                                                                        ; |SP2_ACEX|CASX_[0]~3                                                                             ; out0             ;
; |SP2_ACEX|CASXE[1]~0                                                                        ; |SP2_ACEX|CASXE[1]~0                                                                             ; out0             ;
; |SP2_ACEX|CASXE[0]~1                                                                        ; |SP2_ACEX|CASXE[0]~1                                                                             ; out0             ;
; |SP2_ACEX|$00117~0                                                                          ; |SP2_ACEX|$00117~0                                                                               ; out0             ;
; |SP2_ACEX|_~512                                                                             ; |SP2_ACEX|_~512                                                                                  ; out0             ;
; |SP2_ACEX|_~513                                                                             ; |SP2_ACEX|_~513                                                                                  ; out0             ;
; |SP2_ACEX|_~517                                                                             ; |SP2_ACEX|_~517                                                                                  ; out0             ;
; |SP2_ACEX|_~518                                                                             ; |SP2_ACEX|_~518                                                                                  ; out0             ;
; |SP2_ACEX|_~528                                                                             ; |SP2_ACEX|_~528                                                                                  ; out0             ;
; |SP2_ACEX|blk_mem~0                                                                         ; |SP2_ACEX|blk_mem~0                                                                              ; out0             ;
; |SP2_ACEX|_~532                                                                             ; |SP2_ACEX|_~532                                                                                  ; out0             ;
; |SP2_ACEX|_~535                                                                             ; |SP2_ACEX|_~535                                                                                  ; out0             ;
; |SP2_ACEX|CS_ROMT~0                                                                         ; |SP2_ACEX|CS_ROMT~0                                                                              ; out0             ;
; |SP2_ACEX|$00102~0                                                                          ; |SP2_ACEX|$00102~0                                                                               ; out0             ;
; |SP2_ACEX|$00098~0                                                                          ; |SP2_ACEX|$00098~0                                                                               ; out0             ;
; |SP2_ACEX|WAIT_ROMX~0                                                                       ; |SP2_ACEX|WAIT_ROMX~0                                                                            ; out0             ;
; |SP2_ACEX|_~543                                                                             ; |SP2_ACEX|_~543                                                                                  ; out0             ;
; |SP2_ACEX|_~545                                                                             ; |SP2_ACEX|_~545                                                                                  ; out0             ;
; |SP2_ACEX|_~546                                                                             ; |SP2_ACEX|_~546                                                                                  ; out0             ;
; |SP2_ACEX|PRE_ROM~0                                                                         ; |SP2_ACEX|PRE_ROM~0                                                                              ; out0             ;
; |SP2_ACEX|$00092~0                                                                          ; |SP2_ACEX|$00092~0                                                                               ; out0             ;
; |SP2_ACEX|$00084~0                                                                          ; |SP2_ACEX|$00084~0                                                                               ; out0             ;
; |SP2_ACEX|_~565                                                                             ; |SP2_ACEX|_~565                                                                                  ; out0             ;
; |SP2_ACEX|_~569                                                                             ; |SP2_ACEX|_~569                                                                                  ; out0             ;
; |SP2_ACEX|_~571                                                                             ; |SP2_ACEX|_~571                                                                                  ; out0             ;
; |SP2_ACEX|$00079~0                                                                          ; |SP2_ACEX|$00079~0                                                                               ; out0             ;
; |SP2_ACEX|KEY_IO~0                                                                          ; |SP2_ACEX|KEY_IO~0                                                                               ; out0             ;
; |SP2_ACEX|KEY_IO~1                                                                          ; |SP2_ACEX|KEY_IO~1                                                                               ; out0             ;
; |SP2_ACEX|$00076~0                                                                          ; |SP2_ACEX|$00076~0                                                                               ; out0             ;
; |SP2_ACEX|$00075~0                                                                          ; |SP2_ACEX|$00075~0                                                                               ; out0             ;
; |SP2_ACEX|$00069~0                                                                          ; |SP2_ACEX|$00069~0                                                                               ; out0             ;
; |SP2_ACEX|$00068~0                                                                          ; |SP2_ACEX|$00068~0                                                                               ; out0             ;
; |SP2_ACEX|$00062~0                                                                          ; |SP2_ACEX|$00062~0                                                                               ; out0             ;
; |SP2_ACEX|$00061~0                                                                          ; |SP2_ACEX|$00061~0                                                                               ; out0             ;
; |SP2_ACEX|$00055~0                                                                          ; |SP2_ACEX|$00055~0                                                                               ; out0             ;
; |SP2_ACEX|$00054~0                                                                          ; |SP2_ACEX|$00054~0                                                                               ; out0             ;
; |SP2_ACEX|$00048~0                                                                          ; |SP2_ACEX|$00048~0                                                                               ; out0             ;
; |SP2_ACEX|$00047~0                                                                          ; |SP2_ACEX|$00047~0                                                                               ; out0             ;
; |SP2_ACEX|$00041~0                                                                          ; |SP2_ACEX|$00041~0                                                                               ; out0             ;
; |SP2_ACEX|$00040~0                                                                          ; |SP2_ACEX|$00040~0                                                                               ; out0             ;
; |SP2_ACEX|$00034~0                                                                          ; |SP2_ACEX|$00034~0                                                                               ; out0             ;
; |SP2_ACEX|$00033~0                                                                          ; |SP2_ACEX|$00033~0                                                                               ; out0             ;
; |SP2_ACEX|$00027~0                                                                          ; |SP2_ACEX|$00027~0                                                                               ; out0             ;
; |SP2_ACEX|$00026~0                                                                          ; |SP2_ACEX|$00026~0                                                                               ; out0             ;
; |SP2_ACEX|_~597                                                                             ; |SP2_ACEX|_~597                                                                                  ; out0             ;
; |SP2_ACEX|$00020~0                                                                          ; |SP2_ACEX|$00020~0                                                                               ; out0             ;
; |SP2_ACEX|_~608                                                                             ; |SP2_ACEX|_~608                                                                                  ; out0             ;
; |SP2_ACEX|$00016~0                                                                          ; |SP2_ACEX|$00016~0                                                                               ; out0             ;
; |SP2_ACEX|/IORD~0                                                                           ; |SP2_ACEX|/IORD~0                                                                                ; out0             ;
; |SP2_ACEX|/IOWR~0                                                                           ; |SP2_ACEX|/IOWR~0                                                                                ; out0             ;
; |SP2_ACEX|MDP[5]                                                                            ; |SP2_ACEX|MDP[5]                                                                                 ; regout           ;
; |SP2_ACEX|WT_R[2]                                                                           ; |SP2_ACEX|WT_R[2]                                                                                ; regout           ;
; |SP2_ACEX|WT_R[1]                                                                           ; |SP2_ACEX|WT_R[1]                                                                                ; regout           ;
; |SP2_ACEX|WT_R[0]                                                                           ; |SP2_ACEX|WT_R[0]                                                                                ; regout           ;
; |SP2_ACEX|/IOWR                                                                             ; |SP2_ACEX|/IOWR                                                                                  ; regout           ;
; |SP2_ACEX|/IORD                                                                             ; |SP2_ACEX|/IORD                                                                                  ; regout           ;
; |SP2_ACEX|$00017                                                                            ; |SP2_ACEX|$00017                                                                                 ; regout           ;
; |SP2_ACEX|$00021                                                                            ; |SP2_ACEX|$00021                                                                                 ; out              ;
; |SP2_ACEX|$00026                                                                            ; |SP2_ACEX|$00026                                                                                 ; out              ;
; |SP2_ACEX|$00027                                                                            ; |SP2_ACEX|$00027                                                                                 ; out              ;
; |SP2_ACEX|$00033                                                                            ; |SP2_ACEX|$00033                                                                                 ; out              ;
; |SP2_ACEX|$00034                                                                            ; |SP2_ACEX|$00034                                                                                 ; out              ;
; |SP2_ACEX|$00040                                                                            ; |SP2_ACEX|$00040                                                                                 ; out              ;
; |SP2_ACEX|$00041                                                                            ; |SP2_ACEX|$00041                                                                                 ; out              ;
; |SP2_ACEX|$00042                                                                            ; |SP2_ACEX|$00042                                                                                 ; out              ;
; |SP2_ACEX|$00047                                                                            ; |SP2_ACEX|$00047                                                                                 ; out              ;
; |SP2_ACEX|$00048                                                                            ; |SP2_ACEX|$00048                                                                                 ; out              ;
; |SP2_ACEX|$00049                                                                            ; |SP2_ACEX|$00049                                                                                 ; out              ;
; |SP2_ACEX|$00054                                                                            ; |SP2_ACEX|$00054                                                                                 ; out              ;
; |SP2_ACEX|$00055                                                                            ; |SP2_ACEX|$00055                                                                                 ; out              ;
; |SP2_ACEX|$00056                                                                            ; |SP2_ACEX|$00056                                                                                 ; out              ;
; |SP2_ACEX|$00061                                                                            ; |SP2_ACEX|$00061                                                                                 ; out              ;
; |SP2_ACEX|$00062                                                                            ; |SP2_ACEX|$00062                                                                                 ; out              ;
; |SP2_ACEX|$00063                                                                            ; |SP2_ACEX|$00063                                                                                 ; out              ;
; |SP2_ACEX|$00068                                                                            ; |SP2_ACEX|$00068                                                                                 ; out              ;
; |SP2_ACEX|$00069                                                                            ; |SP2_ACEX|$00069                                                                                 ; out              ;
; |SP2_ACEX|$00070                                                                            ; |SP2_ACEX|$00070                                                                                 ; out              ;
; |SP2_ACEX|$00075                                                                            ; |SP2_ACEX|$00075                                                                                 ; out              ;
; |SP2_ACEX|$00076                                                                            ; |SP2_ACEX|$00076                                                                                 ; out              ;
; |SP2_ACEX|KEY_IO                                                                            ; |SP2_ACEX|KEY_IO                                                                                 ; regout           ;
; |SP2_ACEX|$00079                                                                            ; |SP2_ACEX|$00079                                                                                 ; regout           ;
; |SP2_ACEX|$00092                                                                            ; |SP2_ACEX|$00092                                                                                 ; regout           ;
; |SP2_ACEX|$00098                                                                            ; |SP2_ACEX|$00098                                                                                 ; regout           ;
; |SP2_ACEX|CS_ROMT                                                                           ; |SP2_ACEX|CS_ROMT                                                                                ; regout           ;
; |SP2_ACEX|$00108                                                                            ; |SP2_ACEX|$00108                                                                                 ; out0             ;
; |SP2_ACEX|$00109                                                                            ; |SP2_ACEX|$00109                                                                                 ; regout           ;
; |SP2_ACEX|$00114                                                                            ; |SP2_ACEX|$00114                                                                                 ; regout           ;
; |SP2_ACEX|T_RDXA                                                                            ; |SP2_ACEX|T_RDXA                                                                                 ; out0             ;
; |SP2_ACEX|wr_tm9                                                                            ; |SP2_ACEX|wr_tm9                                                                                 ; out0             ;
; |SP2_ACEX|$00117                                                                            ; |SP2_ACEX|$00117                                                                                 ; regout           ;
; |SP2_ACEX|mouse_d                                                                           ; |SP2_ACEX|mouse_d                                                                                ; regout           ;
; |SP2_ACEX|SINC_2                                                                            ; |SP2_ACEX|SINC_2                                                                                 ; regout           ;
; |SP2_ACEX|RASX_[0]                                                                          ; |SP2_ACEX|RASX_[0]                                                                               ; out0             ;
; |SP2_ACEX|RASX_[1]                                                                          ; |SP2_ACEX|RASX_[1]                                                                               ; out0             ;
; |SP2_ACEX|CAS_A                                                                             ; |SP2_ACEX|CAS_A                                                                                  ; out0             ;
; |SP2_ACEX|$00165                                                                            ; |SP2_ACEX|$00165                                                                                 ; regout           ;
; |SP2_ACEX|$00166                                                                            ; |SP2_ACEX|$00166                                                                                 ; regout           ;
; |SP2_ACEX|ay:AY3|AY_AX[7]~0                                                                 ; |SP2_ACEX|ay:AY3|AY_AX[7]~0                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AX[4]~2                                                                 ; |SP2_ACEX|ay:AY3|AY_AX[4]~2                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AX[3]~3                                                                 ; |SP2_ACEX|ay:AY3|AY_AX[3]~3                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AX[2]~4                                                                 ; |SP2_ACEX|ay:AY3|AY_AX[2]~4                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AX[1]~5                                                                 ; |SP2_ACEX|ay:AY3|AY_AX[1]~5                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AX[0]~6                                                                 ; |SP2_ACEX|ay:AY3|AY_AX[0]~6                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[7]~0                                                                 ; |SP2_ACEX|ay:AY3|AY_DI[7]~0                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[6]~1                                                                 ; |SP2_ACEX|ay:AY3|AY_DI[6]~1                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[5]~2                                                                 ; |SP2_ACEX|ay:AY3|AY_DI[5]~2                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[4]~3                                                                 ; |SP2_ACEX|ay:AY3|AY_DI[4]~3                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[3]~4                                                                 ; |SP2_ACEX|ay:AY3|AY_DI[3]~4                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[2]~5                                                                 ; |SP2_ACEX|ay:AY3|AY_DI[2]~5                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[1]~6                                                                 ; |SP2_ACEX|ay:AY3|AY_DI[1]~6                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[0]~7                                                                 ; |SP2_ACEX|ay:AY3|AY_DI[0]~7                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|_~21                                                                       ; |SP2_ACEX|ay:AY3|_~21                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AX[4]                                                                   ; |SP2_ACEX|ay:AY3|AY_AX[4]                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AX[3]~7                                                                 ; |SP2_ACEX|ay:AY3|AY_AX[3]~7                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AX[3]                                                                   ; |SP2_ACEX|ay:AY3|AY_AX[3]                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AX[2]                                                                   ; |SP2_ACEX|ay:AY3|AY_AX[2]                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AX[1]~9                                                                 ; |SP2_ACEX|ay:AY3|AY_AX[1]~9                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AX[1]                                                                   ; |SP2_ACEX|ay:AY3|AY_AX[1]                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AX[0]                                                                   ; |SP2_ACEX|ay:AY3|AY_AX[0]                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|AY_WR~0                                                                    ; |SP2_ACEX|ay:AY3|AY_WR~0                                                                         ; out0             ;
; |SP2_ACEX|ay:AY3|AY_WR                                                                      ; |SP2_ACEX|ay:AY3|AY_WR                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[7]~8                                                                 ; |SP2_ACEX|ay:AY3|AY_DI[7]~8                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[7]                                                                   ; |SP2_ACEX|ay:AY3|AY_DI[7]                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[6]~9                                                                 ; |SP2_ACEX|ay:AY3|AY_DI[6]~9                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[6]                                                                   ; |SP2_ACEX|ay:AY3|AY_DI[6]                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[5]~10                                                                ; |SP2_ACEX|ay:AY3|AY_DI[5]~10                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[5]                                                                   ; |SP2_ACEX|ay:AY3|AY_DI[5]                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[4]~11                                                                ; |SP2_ACEX|ay:AY3|AY_DI[4]~11                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[4]                                                                   ; |SP2_ACEX|ay:AY3|AY_DI[4]                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[3]~12                                                                ; |SP2_ACEX|ay:AY3|AY_DI[3]~12                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[3]                                                                   ; |SP2_ACEX|ay:AY3|AY_DI[3]                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[2]~13                                                                ; |SP2_ACEX|ay:AY3|AY_DI[2]~13                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[2]                                                                   ; |SP2_ACEX|ay:AY3|AY_DI[2]                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[1]~14                                                                ; |SP2_ACEX|ay:AY3|AY_DI[1]~14                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[1]                                                                   ; |SP2_ACEX|ay:AY3|AY_DI[1]                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[0]~15                                                                ; |SP2_ACEX|ay:AY3|AY_DI[0]~15                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[0]                                                                   ; |SP2_ACEX|ay:AY3|AY_DI[0]                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DAT_WR~0                                                                ; |SP2_ACEX|ay:AY3|AY_DAT_WR~0                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AX[4]~11                                                                ; |SP2_ACEX|ay:AY3|AY_AX[4]~11                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AX[3]~12                                                                ; |SP2_ACEX|ay:AY3|AY_AX[3]~12                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AX[2]~13                                                                ; |SP2_ACEX|ay:AY3|AY_AX[2]~13                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AX[1]~14                                                                ; |SP2_ACEX|ay:AY3|AY_AX[1]~14                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AX[0]~15                                                                ; |SP2_ACEX|ay:AY3|AY_AX[0]~15                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|_~25                                                                       ; |SP2_ACEX|ay:AY3|_~25                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|AY_WR~1                                                                    ; |SP2_ACEX|ay:AY3|AY_WR~1                                                                         ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[7]~16                                                                ; |SP2_ACEX|ay:AY3|AY_DI[7]~16                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[6]~17                                                                ; |SP2_ACEX|ay:AY3|AY_DI[6]~17                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[5]~18                                                                ; |SP2_ACEX|ay:AY3|AY_DI[5]~18                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[4]~19                                                                ; |SP2_ACEX|ay:AY3|AY_DI[4]~19                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[3]~20                                                                ; |SP2_ACEX|ay:AY3|AY_DI[3]~20                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[2]~21                                                                ; |SP2_ACEX|ay:AY3|AY_DI[2]~21                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[1]~22                                                                ; |SP2_ACEX|ay:AY3|AY_DI[1]~22                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DI[0]~23                                                                ; |SP2_ACEX|ay:AY3|AY_DI[0]~23                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DD[7]~0                                                                 ; |SP2_ACEX|ay:AY3|AY_DD[7]~0                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|_~29                                                                       ; |SP2_ACEX|ay:AY3|_~29                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~31                                                                       ; |SP2_ACEX|ay:AY3|_~31                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~32                                                                       ; |SP2_ACEX|ay:AY3|_~32                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~33                                                                       ; |SP2_ACEX|ay:AY3|_~33                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~34                                                                       ; |SP2_ACEX|ay:AY3|_~34                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~36                                                                       ; |SP2_ACEX|ay:AY3|_~36                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|AY_CXX~1                                                                   ; |SP2_ACEX|ay:AY3|AY_CXX~1                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|_~37                                                                       ; |SP2_ACEX|ay:AY3|_~37                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|AY_CX~1                                                                    ; |SP2_ACEX|ay:AY3|AY_CX~1                                                                         ; out0             ;
; |SP2_ACEX|ay:AY3|_~38                                                                       ; |SP2_ACEX|ay:AY3|_~38                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~39                                                                       ; |SP2_ACEX|ay:AY3|_~39                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~40                                                                       ; |SP2_ACEX|ay:AY3|_~40                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~41                                                                       ; |SP2_ACEX|ay:AY3|_~41                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AMP[3]~0                                                                ; |SP2_ACEX|ay:AY3|AY_AMP[3]~0                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AMP[2]~1                                                                ; |SP2_ACEX|ay:AY3|AY_AMP[2]~1                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AMP[1]~2                                                                ; |SP2_ACEX|ay:AY3|AY_AMP[1]~2                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AMP[0]~3                                                                ; |SP2_ACEX|ay:AY3|AY_AMP[0]~3                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_OUT[1]~0                                                                ; |SP2_ACEX|ay:AY3|AY_OUT[1]~0                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_OUT[2]~1                                                                ; |SP2_ACEX|ay:AY3|AY_OUT[2]~1                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_OUT[3]~2                                                                ; |SP2_ACEX|ay:AY3|AY_OUT[3]~2                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|_~47                                                                       ; |SP2_ACEX|ay:AY3|_~47                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~50                                                                       ; |SP2_ACEX|ay:AY3|_~50                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~52                                                                       ; |SP2_ACEX|ay:AY3|_~52                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~54                                                                       ; |SP2_ACEX|ay:AY3|_~54                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~57                                                                       ; |SP2_ACEX|ay:AY3|_~57                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~113                                                                      ; |SP2_ACEX|ay:AY3|_~113                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|$00050~0                                                                   ; |SP2_ACEX|ay:AY3|$00050~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|_~114                                                                      ; |SP2_ACEX|ay:AY3|_~114                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~115                                                                      ; |SP2_ACEX|ay:AY3|_~115                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|$00048~0                                                                   ; |SP2_ACEX|ay:AY3|$00048~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|AY_OUTS1Y~0                                                                ; |SP2_ACEX|ay:AY3|AY_OUTS1Y~0                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_OUTS2X~0                                                                ; |SP2_ACEX|ay:AY3|AY_OUTS2X~0                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|_~151                                                                      ; |SP2_ACEX|ay:AY3|_~151                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~154                                                                      ; |SP2_ACEX|ay:AY3|_~154                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~157                                                                      ; |SP2_ACEX|ay:AY3|_~157                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|AY_OUTSX~0                                                                 ; |SP2_ACEX|ay:AY3|AY_OUTSX~0                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|_~161                                                                      ; |SP2_ACEX|ay:AY3|_~161                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|AY_OUTS[2]~1                                                               ; |SP2_ACEX|ay:AY3|AY_OUTS[2]~1                                                                    ; out0             ;
; |SP2_ACEX|ay:AY3|_~165                                                                      ; |SP2_ACEX|ay:AY3|_~165                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|AY_OUTS[1]~2                                                               ; |SP2_ACEX|ay:AY3|AY_OUTS[1]~2                                                                    ; out0             ;
; |SP2_ACEX|ay:AY3|_~169                                                                      ; |SP2_ACEX|ay:AY3|_~169                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|$00016~0                                                                   ; |SP2_ACEX|ay:AY3|$00016~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|_~171                                                                      ; |SP2_ACEX|ay:AY3|_~171                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~174                                                                      ; |SP2_ACEX|ay:AY3|_~174                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~176                                                                      ; |SP2_ACEX|ay:AY3|_~176                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~179                                                                      ; |SP2_ACEX|ay:AY3|_~179                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|$00011~0                                                                   ; |SP2_ACEX|ay:AY3|$00011~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|$00010~0                                                                   ; |SP2_ACEX|ay:AY3|$00010~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|$00009~0                                                                   ; |SP2_ACEX|ay:AY3|$00009~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|_~198                                                                      ; |SP2_ACEX|ay:AY3|_~198                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~201                                                                      ; |SP2_ACEX|ay:AY3|_~201                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~202                                                                      ; |SP2_ACEX|ay:AY3|_~202                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|$00008~0                                                                   ; |SP2_ACEX|ay:AY3|$00008~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|_~203                                                                      ; |SP2_ACEX|ay:AY3|_~203                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|$00007~0                                                                   ; |SP2_ACEX|ay:AY3|$00007~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|_~207                                                                      ; |SP2_ACEX|ay:AY3|_~207                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|$00006~0                                                                   ; |SP2_ACEX|ay:AY3|$00006~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|_~211                                                                      ; |SP2_ACEX|ay:AY3|_~211                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~215                                                                      ; |SP2_ACEX|ay:AY3|_~215                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~217                                                                      ; |SP2_ACEX|ay:AY3|_~217                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|$00003~0                                                                   ; |SP2_ACEX|ay:AY3|$00003~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|BD[7]                                                                      ; |SP2_ACEX|ay:AY3|BD[7]                                                                           ; regout           ;
; |SP2_ACEX|ay:AY3|BD[6]                                                                      ; |SP2_ACEX|ay:AY3|BD[6]                                                                           ; regout           ;
; |SP2_ACEX|ay:AY3|BD[5]                                                                      ; |SP2_ACEX|ay:AY3|BD[5]                                                                           ; regout           ;
; |SP2_ACEX|ay:AY3|BD[4]                                                                      ; |SP2_ACEX|ay:AY3|BD[4]                                                                           ; regout           ;
; |SP2_ACEX|ay:AY3|BD[3]                                                                      ; |SP2_ACEX|ay:AY3|BD[3]                                                                           ; regout           ;
; |SP2_ACEX|ay:AY3|BD[2]                                                                      ; |SP2_ACEX|ay:AY3|BD[2]                                                                           ; regout           ;
; |SP2_ACEX|ay:AY3|BD[1]                                                                      ; |SP2_ACEX|ay:AY3|BD[1]                                                                           ; regout           ;
; |SP2_ACEX|ay:AY3|BD[0]                                                                      ; |SP2_ACEX|ay:AY3|BD[0]                                                                           ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CCC[5]                                                                  ; |SP2_ACEX|ay:AY3|AY_CCC[5]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CCC[4]                                                                  ; |SP2_ACEX|ay:AY3|AY_CCC[4]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CCC[3]                                                                  ; |SP2_ACEX|ay:AY3|AY_CCC[3]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CCC[2]                                                                  ; |SP2_ACEX|ay:AY3|AY_CCC[2]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CCC[1]                                                                  ; |SP2_ACEX|ay:AY3|AY_CCC[1]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CCC[0]                                                                  ; |SP2_ACEX|ay:AY3|AY_CCC[0]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_C                                                                       ; |SP2_ACEX|ay:AY3|AY_C                                                                            ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CX                                                                      ; |SP2_ACEX|ay:AY3|AY_CX                                                                           ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CXX                                                                     ; |SP2_ACEX|ay:AY3|AY_CXX                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DAT_WR                                                                  ; |SP2_ACEX|ay:AY3|AY_DAT_WR                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DAT[7]                                                                  ; |SP2_ACEX|ay:AY3|AY_DAT[7]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DAT[6]                                                                  ; |SP2_ACEX|ay:AY3|AY_DAT[6]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DAT[5]                                                                  ; |SP2_ACEX|ay:AY3|AY_DAT[5]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DAT[4]                                                                  ; |SP2_ACEX|ay:AY3|AY_DAT[4]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DAT[3]                                                                  ; |SP2_ACEX|ay:AY3|AY_DAT[3]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DAT[2]                                                                  ; |SP2_ACEX|ay:AY3|AY_DAT[2]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DAT[1]                                                                  ; |SP2_ACEX|ay:AY3|AY_DAT[1]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DAT[0]                                                                  ; |SP2_ACEX|ay:AY3|AY_DAT[0]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_AMP[3]                                                                  ; |SP2_ACEX|ay:AY3|AY_AMP[3]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_AMP[2]                                                                  ; |SP2_ACEX|ay:AY3|AY_AMP[2]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_AMP[1]                                                                  ; |SP2_ACEX|ay:AY3|AY_AMP[1]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_AMP[0]                                                                  ; |SP2_ACEX|ay:AY3|AY_AMP[0]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|$00006                                                                     ; |SP2_ACEX|ay:AY3|$00006                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|$00007                                                                     ; |SP2_ACEX|ay:AY3|$00007                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|$00008                                                                     ; |SP2_ACEX|ay:AY3|$00008                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|$00009                                                                     ; |SP2_ACEX|ay:AY3|$00009                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|$00012                                                                     ; |SP2_ACEX|ay:AY3|$00012                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|$00015                                                                     ; |SP2_ACEX|ay:AY3|$00015                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|$00016                                                                     ; |SP2_ACEX|ay:AY3|$00016                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|$00017                                                                     ; |SP2_ACEX|ay:AY3|$00017                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|$00018                                                                     ; |SP2_ACEX|ay:AY3|$00018                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|AY_OUTS[1]                                                                 ; |SP2_ACEX|ay:AY3|AY_OUTS[1]                                                                      ; regout           ;
; |SP2_ACEX|ay:AY3|AY_OUTS[2]                                                                 ; |SP2_ACEX|ay:AY3|AY_OUTS[2]                                                                      ; regout           ;
; |SP2_ACEX|ay:AY3|AY_OUTSX                                                                   ; |SP2_ACEX|ay:AY3|AY_OUTSX                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_OUTS1X                                                                  ; |SP2_ACEX|ay:AY3|AY_OUTS1X                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_OUTS2X                                                                  ; |SP2_ACEX|ay:AY3|AY_OUTS2X                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_OUTS1Y                                                                  ; |SP2_ACEX|ay:AY3|AY_OUTS1Y                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|$00042                                                                     ; |SP2_ACEX|ay:AY3|$00042                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|$00047                                                                     ; |SP2_ACEX|ay:AY3|$00047                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|$00048                                                                     ; |SP2_ACEX|ay:AY3|$00048                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|$00049                                                                     ; |SP2_ACEX|ay:AY3|$00049                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|$00050                                                                     ; |SP2_ACEX|ay:AY3|$00050                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|lpm_ram_dq:$00004|altram:sram|segment[0][7]                                ; |SP2_ACEX|ay:AY3|lpm_ram_dq:$00004|altram:sram|q[7]                                              ; dataout          ;
; |SP2_ACEX|ay:AY3|lpm_ram_dq:$00004|altram:sram|segment[0][6]                                ; |SP2_ACEX|ay:AY3|lpm_ram_dq:$00004|altram:sram|q[6]                                              ; dataout          ;
; |SP2_ACEX|ay:AY3|lpm_ram_dq:$00004|altram:sram|segment[0][5]                                ; |SP2_ACEX|ay:AY3|lpm_ram_dq:$00004|altram:sram|q[5]                                              ; dataout          ;
; |SP2_ACEX|ay:AY3|lpm_ram_dq:$00004|altram:sram|segment[0][4]                                ; |SP2_ACEX|ay:AY3|lpm_ram_dq:$00004|altram:sram|q[4]                                              ; dataout          ;
; |SP2_ACEX|ay:AY3|lpm_ram_dq:$00004|altram:sram|segment[0][3]                                ; |SP2_ACEX|ay:AY3|lpm_ram_dq:$00004|altram:sram|q[3]                                              ; dataout          ;
; |SP2_ACEX|ay:AY3|lpm_ram_dq:$00004|altram:sram|segment[0][2]                                ; |SP2_ACEX|ay:AY3|lpm_ram_dq:$00004|altram:sram|q[2]                                              ; dataout          ;
; |SP2_ACEX|ay:AY3|lpm_ram_dq:$00004|altram:sram|segment[0][1]                                ; |SP2_ACEX|ay:AY3|lpm_ram_dq:$00004|altram:sram|q[1]                                              ; dataout          ;
; |SP2_ACEX|ay:AY3|lpm_ram_dq:$00004|altram:sram|segment[0][0]                                ; |SP2_ACEX|ay:AY3|lpm_ram_dq:$00004|altram:sram|q[0]                                              ; dataout          ;
; |SP2_ACEX|acceler:ACC|_~0                                                                   ; |SP2_ACEX|acceler:ACC|_~0                                                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|_~42                                                                  ; |SP2_ACEX|acceler:ACC|_~42                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|AGR[7]~1                                                              ; |SP2_ACEX|acceler:ACC|AGR[7]~1                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~43                                                                  ; |SP2_ACEX|acceler:ACC|_~43                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|AGR[6]~2                                                              ; |SP2_ACEX|acceler:ACC|AGR[6]~2                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~44                                                                  ; |SP2_ACEX|acceler:ACC|_~44                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|AGR[5]~3                                                              ; |SP2_ACEX|acceler:ACC|AGR[5]~3                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~45                                                                  ; |SP2_ACEX|acceler:ACC|_~45                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|AGR[4]~4                                                              ; |SP2_ACEX|acceler:ACC|AGR[4]~4                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~46                                                                  ; |SP2_ACEX|acceler:ACC|_~46                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|AGR[3]~5                                                              ; |SP2_ACEX|acceler:ACC|AGR[3]~5                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~47                                                                  ; |SP2_ACEX|acceler:ACC|_~47                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|AGR[2]~6                                                              ; |SP2_ACEX|acceler:ACC|AGR[2]~6                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~48                                                                  ; |SP2_ACEX|acceler:ACC|_~48                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|AGR[1]~7                                                              ; |SP2_ACEX|acceler:ACC|AGR[1]~7                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~49                                                                  ; |SP2_ACEX|acceler:ACC|_~49                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|AGR[0]~8                                                              ; |SP2_ACEX|acceler:ACC|AGR[0]~8                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~95                                                                  ; |SP2_ACEX|acceler:ACC|_~95                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|AAGR[9]~0                                                             ; |SP2_ACEX|acceler:ACC|AAGR[9]~0                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|_~96                                                                  ; |SP2_ACEX|acceler:ACC|_~96                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|AAGR[8]~1                                                             ; |SP2_ACEX|acceler:ACC|AAGR[8]~1                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|_~97                                                                  ; |SP2_ACEX|acceler:ACC|_~97                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|AAGR[7]~2                                                             ; |SP2_ACEX|acceler:ACC|AAGR[7]~2                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|_~98                                                                  ; |SP2_ACEX|acceler:ACC|_~98                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|AAGR[6]~3                                                             ; |SP2_ACEX|acceler:ACC|AAGR[6]~3                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|_~99                                                                  ; |SP2_ACEX|acceler:ACC|_~99                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|AAGR[5]~4                                                             ; |SP2_ACEX|acceler:ACC|AAGR[5]~4                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|_~100                                                                 ; |SP2_ACEX|acceler:ACC|_~100                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|AAGR[4]~5                                                             ; |SP2_ACEX|acceler:ACC|AAGR[4]~5                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|_~101                                                                 ; |SP2_ACEX|acceler:ACC|_~101                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|AAGR[3]~6                                                             ; |SP2_ACEX|acceler:ACC|AAGR[3]~6                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|_~102                                                                 ; |SP2_ACEX|acceler:ACC|_~102                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|AAGR[2]~7                                                             ; |SP2_ACEX|acceler:ACC|AAGR[2]~7                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|_~103                                                                 ; |SP2_ACEX|acceler:ACC|_~103                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|AAGR[1]~8                                                             ; |SP2_ACEX|acceler:ACC|AAGR[1]~8                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|_~104                                                                 ; |SP2_ACEX|acceler:ACC|_~104                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|AAGR[0]~9                                                             ; |SP2_ACEX|acceler:ACC|AAGR[0]~9                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|_~105                                                                 ; |SP2_ACEX|acceler:ACC|_~105                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|XCNT[5]~2                                                             ; |SP2_ACEX|acceler:ACC|XCNT[5]~2                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|_~106                                                                 ; |SP2_ACEX|acceler:ACC|_~106                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|XCNT[4]~3                                                             ; |SP2_ACEX|acceler:ACC|XCNT[4]~3                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|_~107                                                                 ; |SP2_ACEX|acceler:ACC|_~107                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|XCNT[3]~4                                                             ; |SP2_ACEX|acceler:ACC|XCNT[3]~4                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|_~108                                                                 ; |SP2_ACEX|acceler:ACC|_~108                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|XCNT[2]~5                                                             ; |SP2_ACEX|acceler:ACC|XCNT[2]~5                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|_~109                                                                 ; |SP2_ACEX|acceler:ACC|_~109                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|XCNT[1]~6                                                             ; |SP2_ACEX|acceler:ACC|XCNT[1]~6                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|_~137                                                                 ; |SP2_ACEX|acceler:ACC|_~137                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~138                                                                 ; |SP2_ACEX|acceler:ACC|_~138                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~139                                                                 ; |SP2_ACEX|acceler:ACC|_~139                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~140                                                                 ; |SP2_ACEX|acceler:ACC|_~140                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~141                                                                 ; |SP2_ACEX|acceler:ACC|_~141                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~143                                                                 ; |SP2_ACEX|acceler:ACC|_~143                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~144                                                                 ; |SP2_ACEX|acceler:ACC|_~144                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~145                                                                 ; |SP2_ACEX|acceler:ACC|_~145                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|MD[7]~0                                                               ; |SP2_ACEX|acceler:ACC|MD[7]~0                                                                    ; out0             ;
; |SP2_ACEX|acceler:ACC|_~146                                                                 ; |SP2_ACEX|acceler:ACC|_~146                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|MD[6]~1                                                               ; |SP2_ACEX|acceler:ACC|MD[6]~1                                                                    ; out0             ;
; |SP2_ACEX|acceler:ACC|_~147                                                                 ; |SP2_ACEX|acceler:ACC|_~147                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|MD[5]~2                                                               ; |SP2_ACEX|acceler:ACC|MD[5]~2                                                                    ; out0             ;
; |SP2_ACEX|acceler:ACC|_~148                                                                 ; |SP2_ACEX|acceler:ACC|_~148                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|MD[4]~3                                                               ; |SP2_ACEX|acceler:ACC|MD[4]~3                                                                    ; out0             ;
; |SP2_ACEX|acceler:ACC|_~149                                                                 ; |SP2_ACEX|acceler:ACC|_~149                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|MD[3]~4                                                               ; |SP2_ACEX|acceler:ACC|MD[3]~4                                                                    ; out0             ;
; |SP2_ACEX|acceler:ACC|MD[1]~6                                                               ; |SP2_ACEX|acceler:ACC|MD[1]~6                                                                    ; out0             ;
; |SP2_ACEX|acceler:ACC|MD[0]~7                                                               ; |SP2_ACEX|acceler:ACC|MD[0]~7                                                                    ; out0             ;
; |SP2_ACEX|acceler:ACC|_~158                                                                 ; |SP2_ACEX|acceler:ACC|_~158                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~159                                                                 ; |SP2_ACEX|acceler:ACC|_~159                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~160                                                                 ; |SP2_ACEX|acceler:ACC|_~160                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~161                                                                 ; |SP2_ACEX|acceler:ACC|_~161                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~162                                                                 ; |SP2_ACEX|acceler:ACC|_~162                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~163                                                                 ; |SP2_ACEX|acceler:ACC|_~163                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~164                                                                 ; |SP2_ACEX|acceler:ACC|_~164                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~165                                                                 ; |SP2_ACEX|acceler:ACC|_~165                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|MDOX[7]~0                                                             ; |SP2_ACEX|acceler:ACC|MDOX[7]~0                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|MDOX[6]~1                                                             ; |SP2_ACEX|acceler:ACC|MDOX[6]~1                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|MDOX[5]~2                                                             ; |SP2_ACEX|acceler:ACC|MDOX[5]~2                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|MDOX[4]~3                                                             ; |SP2_ACEX|acceler:ACC|MDOX[4]~3                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|MDOX[3]~4                                                             ; |SP2_ACEX|acceler:ACC|MDOX[3]~4                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|MDOX[2]~5                                                             ; |SP2_ACEX|acceler:ACC|MDOX[2]~5                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|MDOX[1]~6                                                             ; |SP2_ACEX|acceler:ACC|MDOX[1]~6                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|MDOX[0]~7                                                             ; |SP2_ACEX|acceler:ACC|MDOX[0]~7                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|_~175                                                                 ; |SP2_ACEX|acceler:ACC|_~175                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~176                                                                 ; |SP2_ACEX|acceler:ACC|_~176                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~177                                                                 ; |SP2_ACEX|acceler:ACC|_~177                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~178                                                                 ; |SP2_ACEX|acceler:ACC|_~178                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~179                                                                 ; |SP2_ACEX|acceler:ACC|_~179                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~180                                                                 ; |SP2_ACEX|acceler:ACC|_~180                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~181                                                                 ; |SP2_ACEX|acceler:ACC|_~181                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~182                                                                 ; |SP2_ACEX|acceler:ACC|_~182                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|MDOY[7]~0                                                             ; |SP2_ACEX|acceler:ACC|MDOY[7]~0                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|MDOY[6]~1                                                             ; |SP2_ACEX|acceler:ACC|MDOY[6]~1                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|MDOY[5]~2                                                             ; |SP2_ACEX|acceler:ACC|MDOY[5]~2                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|MDOY[4]~3                                                             ; |SP2_ACEX|acceler:ACC|MDOY[4]~3                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|MDOY[3]~4                                                             ; |SP2_ACEX|acceler:ACC|MDOY[3]~4                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|MDOY[2]~5                                                             ; |SP2_ACEX|acceler:ACC|MDOY[2]~5                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|MDOY[1]~6                                                             ; |SP2_ACEX|acceler:ACC|MDOY[1]~6                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|MDOY[0]~7                                                             ; |SP2_ACEX|acceler:ACC|MDOY[0]~7                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|_~192                                                                 ; |SP2_ACEX|acceler:ACC|_~192                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~193                                                                 ; |SP2_ACEX|acceler:ACC|_~193                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~194                                                                 ; |SP2_ACEX|acceler:ACC|_~194                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~195                                                                 ; |SP2_ACEX|acceler:ACC|_~195                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~196                                                                 ; |SP2_ACEX|acceler:ACC|_~196                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~197                                                                 ; |SP2_ACEX|acceler:ACC|_~197                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~198                                                                 ; |SP2_ACEX|acceler:ACC|_~198                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~199                                                                 ; |SP2_ACEX|acceler:ACC|_~199                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~200                                                                 ; |SP2_ACEX|acceler:ACC|_~200                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~201                                                                 ; |SP2_ACEX|acceler:ACC|_~201                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~202                                                                 ; |SP2_ACEX|acceler:ACC|_~202                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~203                                                                 ; |SP2_ACEX|acceler:ACC|_~203                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~204                                                                 ; |SP2_ACEX|acceler:ACC|_~204                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~205                                                                 ; |SP2_ACEX|acceler:ACC|_~205                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~206                                                                 ; |SP2_ACEX|acceler:ACC|_~206                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~207                                                                 ; |SP2_ACEX|acceler:ACC|_~207                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|MDO[15]~0                                                             ; |SP2_ACEX|acceler:ACC|MDO[15]~0                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|MDO[14]~1                                                             ; |SP2_ACEX|acceler:ACC|MDO[14]~1                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|MDO[13]~2                                                             ; |SP2_ACEX|acceler:ACC|MDO[13]~2                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|MDO[12]~3                                                             ; |SP2_ACEX|acceler:ACC|MDO[12]~3                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|MDO[11]~4                                                             ; |SP2_ACEX|acceler:ACC|MDO[11]~4                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|MDO[10]~5                                                             ; |SP2_ACEX|acceler:ACC|MDO[10]~5                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|MDO[9]~6                                                              ; |SP2_ACEX|acceler:ACC|MDO[9]~6                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|MDO[8]~7                                                              ; |SP2_ACEX|acceler:ACC|MDO[8]~7                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|MDO[7]~8                                                              ; |SP2_ACEX|acceler:ACC|MDO[7]~8                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|MDO[6]~9                                                              ; |SP2_ACEX|acceler:ACC|MDO[6]~9                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|MDO[5]~10                                                             ; |SP2_ACEX|acceler:ACC|MDO[5]~10                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|MDO[4]~11                                                             ; |SP2_ACEX|acceler:ACC|MDO[4]~11                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|MDO[3]~12                                                             ; |SP2_ACEX|acceler:ACC|MDO[3]~12                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|MDO[2]~13                                                             ; |SP2_ACEX|acceler:ACC|MDO[2]~13                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|MDO[1]~14                                                             ; |SP2_ACEX|acceler:ACC|MDO[1]~14                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|MDO[0]~15                                                             ; |SP2_ACEX|acceler:ACC|MDO[0]~15                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|FN_ACC[1]~0                                                           ; |SP2_ACEX|acceler:ACC|FN_ACC[1]~0                                                                ; out0             ;
; |SP2_ACEX|acceler:ACC|FN_ACC[0]~1                                                           ; |SP2_ACEX|acceler:ACC|FN_ACC[0]~1                                                                ; out0             ;
; |SP2_ACEX|acceler:ACC|_~229                                                                 ; |SP2_ACEX|acceler:ACC|_~229                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~230                                                                 ; |SP2_ACEX|acceler:ACC|_~230                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~231                                                                 ; |SP2_ACEX|acceler:ACC|_~231                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~232                                                                 ; |SP2_ACEX|acceler:ACC|_~232                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~233                                                                 ; |SP2_ACEX|acceler:ACC|_~233                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~235                                                                 ; |SP2_ACEX|acceler:ACC|_~235                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~236                                                                 ; |SP2_ACEX|acceler:ACC|_~236                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~239                                                                 ; |SP2_ACEX|acceler:ACC|_~239                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~240                                                                 ; |SP2_ACEX|acceler:ACC|_~240                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~241                                                                 ; |SP2_ACEX|acceler:ACC|_~241                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~242                                                                 ; |SP2_ACEX|acceler:ACC|_~242                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~243                                                                 ; |SP2_ACEX|acceler:ACC|_~243                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~245                                                                 ; |SP2_ACEX|acceler:ACC|_~245                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~246                                                                 ; |SP2_ACEX|acceler:ACC|_~246                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|XMD[7]~1                                                              ; |SP2_ACEX|acceler:ACC|XMD[7]~1                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|XMD[6]~2                                                              ; |SP2_ACEX|acceler:ACC|XMD[6]~2                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|XMD[5]~3                                                              ; |SP2_ACEX|acceler:ACC|XMD[5]~3                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|XMD[4]~4                                                              ; |SP2_ACEX|acceler:ACC|XMD[4]~4                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|XMD[3]~5                                                              ; |SP2_ACEX|acceler:ACC|XMD[3]~5                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|XMD[1]~7                                                              ; |SP2_ACEX|acceler:ACC|XMD[1]~7                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|XMD[0]~8                                                              ; |SP2_ACEX|acceler:ACC|XMD[0]~8                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~257                                                                 ; |SP2_ACEX|acceler:ACC|_~257                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~258                                                                 ; |SP2_ACEX|acceler:ACC|_~258                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~259                                                                 ; |SP2_ACEX|acceler:ACC|_~259                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~260                                                                 ; |SP2_ACEX|acceler:ACC|_~260                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~261                                                                 ; |SP2_ACEX|acceler:ACC|_~261                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~263                                                                 ; |SP2_ACEX|acceler:ACC|_~263                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~264                                                                 ; |SP2_ACEX|acceler:ACC|_~264                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[7]~0                                                          ; |SP2_ACEX|acceler:ACC|RAM_ADR[7]~0                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[6]~1                                                          ; |SP2_ACEX|acceler:ACC|RAM_ADR[6]~1                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[5]~2                                                          ; |SP2_ACEX|acceler:ACC|RAM_ADR[5]~2                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[4]~3                                                          ; |SP2_ACEX|acceler:ACC|RAM_ADR[4]~3                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[3]~4                                                          ; |SP2_ACEX|acceler:ACC|RAM_ADR[3]~4                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[2]~5                                                          ; |SP2_ACEX|acceler:ACC|RAM_ADR[2]~5                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[1]~6                                                          ; |SP2_ACEX|acceler:ACC|RAM_ADR[1]~6                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[0]~7                                                          ; |SP2_ACEX|acceler:ACC|RAM_ADR[0]~7                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[7]                                                            ; |SP2_ACEX|acceler:ACC|RAM_ADR[7]                                                                 ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[6]                                                            ; |SP2_ACEX|acceler:ACC|RAM_ADR[6]                                                                 ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[5]                                                            ; |SP2_ACEX|acceler:ACC|RAM_ADR[5]                                                                 ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[4]                                                            ; |SP2_ACEX|acceler:ACC|RAM_ADR[4]                                                                 ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[3]                                                            ; |SP2_ACEX|acceler:ACC|RAM_ADR[3]                                                                 ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[2]                                                            ; |SP2_ACEX|acceler:ACC|RAM_ADR[2]                                                                 ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[1]                                                            ; |SP2_ACEX|acceler:ACC|RAM_ADR[1]                                                                 ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[0]                                                            ; |SP2_ACEX|acceler:ACC|RAM_ADR[0]                                                                 ; out0             ;
; |SP2_ACEX|acceler:ACC|_~291                                                                 ; |SP2_ACEX|acceler:ACC|_~291                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~292                                                                 ; |SP2_ACEX|acceler:ACC|_~292                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~293                                                                 ; |SP2_ACEX|acceler:ACC|_~293                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~294                                                                 ; |SP2_ACEX|acceler:ACC|_~294                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~295                                                                 ; |SP2_ACEX|acceler:ACC|_~295                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~297                                                                 ; |SP2_ACEX|acceler:ACC|_~297                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~298                                                                 ; |SP2_ACEX|acceler:ACC|_~298                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~299                                                                 ; |SP2_ACEX|acceler:ACC|_~299                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~300                                                                 ; |SP2_ACEX|acceler:ACC|_~300                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~301                                                                 ; |SP2_ACEX|acceler:ACC|_~301                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~302                                                                 ; |SP2_ACEX|acceler:ACC|_~302                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~303                                                                 ; |SP2_ACEX|acceler:ACC|_~303                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~304                                                                 ; |SP2_ACEX|acceler:ACC|_~304                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~305                                                                 ; |SP2_ACEX|acceler:ACC|_~305                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~306                                                                 ; |SP2_ACEX|acceler:ACC|_~306                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|AA[15]~0                                                              ; |SP2_ACEX|acceler:ACC|AA[15]~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|AA[14]~1                                                              ; |SP2_ACEX|acceler:ACC|AA[14]~1                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|AA[13]~2                                                              ; |SP2_ACEX|acceler:ACC|AA[13]~2                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|AA[12]~3                                                              ; |SP2_ACEX|acceler:ACC|AA[12]~3                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|AA[11]~4                                                              ; |SP2_ACEX|acceler:ACC|AA[11]~4                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|AA[9]~6                                                               ; |SP2_ACEX|acceler:ACC|AA[9]~6                                                                    ; out0             ;
; |SP2_ACEX|acceler:ACC|AA[8]~7                                                               ; |SP2_ACEX|acceler:ACC|AA[8]~7                                                                    ; out0             ;
; |SP2_ACEX|acceler:ACC|AA[7]~8                                                               ; |SP2_ACEX|acceler:ACC|AA[7]~8                                                                    ; out0             ;
; |SP2_ACEX|acceler:ACC|AA[6]~9                                                               ; |SP2_ACEX|acceler:ACC|AA[6]~9                                                                    ; out0             ;
; |SP2_ACEX|acceler:ACC|AA[5]~10                                                              ; |SP2_ACEX|acceler:ACC|AA[5]~10                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|AA[4]~11                                                              ; |SP2_ACEX|acceler:ACC|AA[4]~11                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|AA[3]~12                                                              ; |SP2_ACEX|acceler:ACC|AA[3]~12                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|AA[2]~13                                                              ; |SP2_ACEX|acceler:ACC|AA[2]~13                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|AA[1]~14                                                              ; |SP2_ACEX|acceler:ACC|AA[1]~14                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|AA[0]~15                                                              ; |SP2_ACEX|acceler:ACC|AA[0]~15                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~335                                                                 ; |SP2_ACEX|acceler:ACC|_~335                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|$00033~0                                                              ; |SP2_ACEX|acceler:ACC|$00033~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|$00026~0                                                              ; |SP2_ACEX|acceler:ACC|$00026~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~339                                                                 ; |SP2_ACEX|acceler:ACC|_~339                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~341                                                                 ; |SP2_ACEX|acceler:ACC|_~341                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|$00024~0                                                              ; |SP2_ACEX|acceler:ACC|$00024~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~347                                                                 ; |SP2_ACEX|acceler:ACC|_~347                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~352                                                                 ; |SP2_ACEX|acceler:ACC|_~352                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~355                                                                 ; |SP2_ACEX|acceler:ACC|_~355                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~359                                                                 ; |SP2_ACEX|acceler:ACC|_~359                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~360                                                                 ; |SP2_ACEX|acceler:ACC|_~360                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|$00023~0                                                              ; |SP2_ACEX|acceler:ACC|$00023~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~365                                                                 ; |SP2_ACEX|acceler:ACC|_~365                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~367                                                                 ; |SP2_ACEX|acceler:ACC|_~367                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|$00020~0                                                              ; |SP2_ACEX|acceler:ACC|$00020~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~371                                                                 ; |SP2_ACEX|acceler:ACC|_~371                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~372                                                                 ; |SP2_ACEX|acceler:ACC|_~372                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~378                                                                 ; |SP2_ACEX|acceler:ACC|_~378                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~380                                                                 ; |SP2_ACEX|acceler:ACC|_~380                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|$00010~0                                                              ; |SP2_ACEX|acceler:ACC|$00010~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~381                                                                 ; |SP2_ACEX|acceler:ACC|_~381                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~387                                                                 ; |SP2_ACEX|acceler:ACC|_~387                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_GO~1                                                              ; |SP2_ACEX|acceler:ACC|ACC_GO~1                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~397                                                                 ; |SP2_ACEX|acceler:ACC|_~397                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|$00002~0                                                              ; |SP2_ACEX|acceler:ACC|$00002~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|DO[6]                                                                 ; |SP2_ACEX|acceler:ACC|DO[6]                                                                      ; regout           ;
; |SP2_ACEX|acceler:ACC|DO[5]                                                                 ; |SP2_ACEX|acceler:ACC|DO[5]                                                                      ; regout           ;
; |SP2_ACEX|acceler:ACC|DO[4]                                                                 ; |SP2_ACEX|acceler:ACC|DO[4]                                                                      ; regout           ;
; |SP2_ACEX|acceler:ACC|DO[3]                                                                 ; |SP2_ACEX|acceler:ACC|DO[3]                                                                      ; regout           ;
; |SP2_ACEX|acceler:ACC|DO[0]                                                                 ; |SP2_ACEX|acceler:ACC|DO[0]                                                                      ; regout           ;
; |SP2_ACEX|acceler:ACC|MDO[15]                                                               ; |SP2_ACEX|acceler:ACC|MDO[15]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|MDO[14]                                                               ; |SP2_ACEX|acceler:ACC|MDO[14]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|MDO[13]                                                               ; |SP2_ACEX|acceler:ACC|MDO[13]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|MDO[12]                                                               ; |SP2_ACEX|acceler:ACC|MDO[12]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|MDO[11]                                                               ; |SP2_ACEX|acceler:ACC|MDO[11]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|MDO[10]                                                               ; |SP2_ACEX|acceler:ACC|MDO[10]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|MDO[9]                                                                ; |SP2_ACEX|acceler:ACC|MDO[9]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|MDO[8]                                                                ; |SP2_ACEX|acceler:ACC|MDO[8]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|MDO[7]                                                                ; |SP2_ACEX|acceler:ACC|MDO[7]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|MDO[6]                                                                ; |SP2_ACEX|acceler:ACC|MDO[6]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|MDO[5]                                                                ; |SP2_ACEX|acceler:ACC|MDO[5]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|MDO[4]                                                                ; |SP2_ACEX|acceler:ACC|MDO[4]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|MDO[3]                                                                ; |SP2_ACEX|acceler:ACC|MDO[3]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|MDO[2]                                                                ; |SP2_ACEX|acceler:ACC|MDO[2]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|MDO[1]                                                                ; |SP2_ACEX|acceler:ACC|MDO[1]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|MDO[0]                                                                ; |SP2_ACEX|acceler:ACC|MDO[0]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|AA[15]                                                                ; |SP2_ACEX|acceler:ACC|AA[15]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|AA[14]                                                                ; |SP2_ACEX|acceler:ACC|AA[14]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|AA[13]                                                                ; |SP2_ACEX|acceler:ACC|AA[13]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|AA[12]                                                                ; |SP2_ACEX|acceler:ACC|AA[12]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|AA[11]                                                                ; |SP2_ACEX|acceler:ACC|AA[11]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|AA[9]                                                                 ; |SP2_ACEX|acceler:ACC|AA[9]                                                                      ; regout           ;
; |SP2_ACEX|acceler:ACC|AA[8]                                                                 ; |SP2_ACEX|acceler:ACC|AA[8]                                                                      ; regout           ;
; |SP2_ACEX|acceler:ACC|AA[7]                                                                 ; |SP2_ACEX|acceler:ACC|AA[7]                                                                      ; regout           ;
; |SP2_ACEX|acceler:ACC|AA[6]                                                                 ; |SP2_ACEX|acceler:ACC|AA[6]                                                                      ; regout           ;
; |SP2_ACEX|acceler:ACC|AA[5]                                                                 ; |SP2_ACEX|acceler:ACC|AA[5]                                                                      ; regout           ;
; |SP2_ACEX|acceler:ACC|AA[4]                                                                 ; |SP2_ACEX|acceler:ACC|AA[4]                                                                      ; regout           ;
; |SP2_ACEX|acceler:ACC|AA[3]                                                                 ; |SP2_ACEX|acceler:ACC|AA[3]                                                                      ; regout           ;
; |SP2_ACEX|acceler:ACC|AA[2]                                                                 ; |SP2_ACEX|acceler:ACC|AA[2]                                                                      ; regout           ;
; |SP2_ACEX|acceler:ACC|AA[1]                                                                 ; |SP2_ACEX|acceler:ACC|AA[1]                                                                      ; regout           ;
; |SP2_ACEX|acceler:ACC|AA[0]                                                                 ; |SP2_ACEX|acceler:ACC|AA[0]                                                                      ; regout           ;
; |SP2_ACEX|acceler:ACC|ACC_CNT[7]                                                            ; |SP2_ACEX|acceler:ACC|ACC_CNT[7]                                                                 ; regout           ;
; |SP2_ACEX|acceler:ACC|ACC_CNT[6]                                                            ; |SP2_ACEX|acceler:ACC|ACC_CNT[6]                                                                 ; regout           ;
; |SP2_ACEX|acceler:ACC|ACC_CNT[5]                                                            ; |SP2_ACEX|acceler:ACC|ACC_CNT[5]                                                                 ; regout           ;
; |SP2_ACEX|acceler:ACC|ACC_CNT[4]                                                            ; |SP2_ACEX|acceler:ACC|ACC_CNT[4]                                                                 ; regout           ;
; |SP2_ACEX|acceler:ACC|ACC_CNT[3]                                                            ; |SP2_ACEX|acceler:ACC|ACC_CNT[3]                                                                 ; regout           ;
; |SP2_ACEX|acceler:ACC|ACC_CNT[2]                                                            ; |SP2_ACEX|acceler:ACC|ACC_CNT[2]                                                                 ; regout           ;
; |SP2_ACEX|acceler:ACC|ACC_CNT[1]                                                            ; |SP2_ACEX|acceler:ACC|ACC_CNT[1]                                                                 ; regout           ;
; |SP2_ACEX|acceler:ACC|ACC_CNT[0]                                                            ; |SP2_ACEX|acceler:ACC|ACC_CNT[0]                                                                 ; regout           ;
; |SP2_ACEX|acceler:ACC|XMD[7]                                                                ; |SP2_ACEX|acceler:ACC|XMD[7]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|XMD[6]                                                                ; |SP2_ACEX|acceler:ACC|XMD[6]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|XMD[5]                                                                ; |SP2_ACEX|acceler:ACC|XMD[5]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|XMD[4]                                                                ; |SP2_ACEX|acceler:ACC|XMD[4]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|XMD[3]                                                                ; |SP2_ACEX|acceler:ACC|XMD[3]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|XMD[1]                                                                ; |SP2_ACEX|acceler:ACC|XMD[1]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|XMD[0]                                                                ; |SP2_ACEX|acceler:ACC|XMD[0]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|MDOX[7]                                                               ; |SP2_ACEX|acceler:ACC|MDOX[7]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|MDOX[6]                                                               ; |SP2_ACEX|acceler:ACC|MDOX[6]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|MDOX[5]                                                               ; |SP2_ACEX|acceler:ACC|MDOX[5]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|MDOX[4]                                                               ; |SP2_ACEX|acceler:ACC|MDOX[4]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|MDOX[3]                                                               ; |SP2_ACEX|acceler:ACC|MDOX[3]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|MDOX[2]                                                               ; |SP2_ACEX|acceler:ACC|MDOX[2]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|MDOX[1]                                                               ; |SP2_ACEX|acceler:ACC|MDOX[1]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|MDOX[0]                                                               ; |SP2_ACEX|acceler:ACC|MDOX[0]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|MDOY[7]                                                               ; |SP2_ACEX|acceler:ACC|MDOY[7]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|MDOY[6]                                                               ; |SP2_ACEX|acceler:ACC|MDOY[6]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|MDOY[5]                                                               ; |SP2_ACEX|acceler:ACC|MDOY[5]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|MDOY[4]                                                               ; |SP2_ACEX|acceler:ACC|MDOY[4]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|MDOY[3]                                                               ; |SP2_ACEX|acceler:ACC|MDOY[3]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|MDOY[2]                                                               ; |SP2_ACEX|acceler:ACC|MDOY[2]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|MDOY[1]                                                               ; |SP2_ACEX|acceler:ACC|MDOY[1]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|MDOY[0]                                                               ; |SP2_ACEX|acceler:ACC|MDOY[0]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|$00002                                                                ; |SP2_ACEX|acceler:ACC|$00002                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|$00010                                                                ; |SP2_ACEX|acceler:ACC|$00010                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|$00014                                                                ; |SP2_ACEX|acceler:ACC|$00014                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|$00026                                                                ; |SP2_ACEX|acceler:ACC|$00026                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|$00032                                                                ; |SP2_ACEX|acceler:ACC|$00032                                                                     ; regout           ;
; |SP2_ACEX|dcp:DECODE|_~3                                                                    ; |SP2_ACEX|dcp:DECODE|_~3                                                                         ; out0             ;
; |SP2_ACEX|dcp:DECODE|WR_TM9~0                                                               ; |SP2_ACEX|dcp:DECODE|WR_TM9~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~5                                                                    ; |SP2_ACEX|dcp:DECODE|_~5                                                                         ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~6                                                                    ; |SP2_ACEX|dcp:DECODE|_~6                                                                         ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~7                                                                    ; |SP2_ACEX|dcp:DECODE|_~7                                                                         ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~10                                                                   ; |SP2_ACEX|dcp:DECODE|_~10                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|SP_SCR~0                                                               ; |SP2_ACEX|dcp:DECODE|SP_SCR~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~11                                                                   ; |SP2_ACEX|dcp:DECODE|_~11                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~14                                                                   ; |SP2_ACEX|dcp:DECODE|_~14                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~21                                                                   ; |SP2_ACEX|dcp:DECODE|_~21                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~22                                                                   ; |SP2_ACEX|dcp:DECODE|_~22                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~23                                                                   ; |SP2_ACEX|dcp:DECODE|_~23                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~25                                                                   ; |SP2_ACEX|dcp:DECODE|_~25                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~26                                                                   ; |SP2_ACEX|dcp:DECODE|_~26                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|GA[6]~2                                                                ; |SP2_ACEX|dcp:DECODE|GA[6]~2                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|GA[5]~3                                                                ; |SP2_ACEX|dcp:DECODE|GA[5]~3                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|GA[4]~4                                                                ; |SP2_ACEX|dcp:DECODE|GA[4]~4                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|GA[2]~6                                                                ; |SP2_ACEX|dcp:DECODE|GA[2]~6                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|GA[1]~7                                                                ; |SP2_ACEX|dcp:DECODE|GA[1]~7                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~36                                                                   ; |SP2_ACEX|dcp:DECODE|_~36                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~41                                                                   ; |SP2_ACEX|dcp:DECODE|_~41                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~42                                                                   ; |SP2_ACEX|dcp:DECODE|_~42                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~44                                                                   ; |SP2_ACEX|dcp:DECODE|_~44                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~45                                                                   ; |SP2_ACEX|dcp:DECODE|_~45                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~46                                                                   ; |SP2_ACEX|dcp:DECODE|_~46                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~48                                                                   ; |SP2_ACEX|dcp:DECODE|_~48                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~49                                                                   ; |SP2_ACEX|dcp:DECODE|_~49                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~50                                                                   ; |SP2_ACEX|dcp:DECODE|_~50                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|X_ADR[9]~2                                                             ; |SP2_ACEX|dcp:DECODE|X_ADR[9]~2                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|X_ADR[8]~3                                                             ; |SP2_ACEX|dcp:DECODE|X_ADR[8]~3                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|X_ADR[7]~4                                                             ; |SP2_ACEX|dcp:DECODE|X_ADR[7]~4                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|X_ADR[6]~5                                                             ; |SP2_ACEX|dcp:DECODE|X_ADR[6]~5                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|X_ADR[5]~6                                                             ; |SP2_ACEX|dcp:DECODE|X_ADR[5]~6                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|X_ADR[4]~7                                                             ; |SP2_ACEX|dcp:DECODE|X_ADR[4]~7                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|X_ADR[3]~8                                                             ; |SP2_ACEX|dcp:DECODE|X_ADR[3]~8                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|X_ADR[2]~9                                                             ; |SP2_ACEX|dcp:DECODE|X_ADR[2]~9                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|X_ADR[1]~10                                                            ; |SP2_ACEX|dcp:DECODE|X_ADR[1]~10                                                                 ; out0             ;
; |SP2_ACEX|dcp:DECODE|X_ADR[0]~11                                                            ; |SP2_ACEX|dcp:DECODE|X_ADR[0]~11                                                                 ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~54                                                                   ; |SP2_ACEX|dcp:DECODE|_~54                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~57                                                                   ; |SP2_ACEX|dcp:DECODE|_~57                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~59                                                                   ; |SP2_ACEX|dcp:DECODE|_~59                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~60                                                                   ; |SP2_ACEX|dcp:DECODE|_~60                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~61                                                                   ; |SP2_ACEX|dcp:DECODE|_~61                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~62                                                                   ; |SP2_ACEX|dcp:DECODE|_~62                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~63                                                                   ; |SP2_ACEX|dcp:DECODE|_~63                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~64                                                                   ; |SP2_ACEX|dcp:DECODE|_~64                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~65                                                                   ; |SP2_ACEX|dcp:DECODE|_~65                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~66                                                                   ; |SP2_ACEX|dcp:DECODE|_~66                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~67                                                                   ; |SP2_ACEX|dcp:DECODE|_~67                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~69                                                                   ; |SP2_ACEX|dcp:DECODE|_~69                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~71                                                                   ; |SP2_ACEX|dcp:DECODE|_~71                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~75                                                                   ; |SP2_ACEX|dcp:DECODE|_~75                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~76                                                                   ; |SP2_ACEX|dcp:DECODE|_~76                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~77                                                                   ; |SP2_ACEX|dcp:DECODE|_~77                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~78                                                                   ; |SP2_ACEX|dcp:DECODE|_~78                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~84                                                                   ; |SP2_ACEX|dcp:DECODE|_~84                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~85                                                                   ; |SP2_ACEX|dcp:DECODE|_~85                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~86                                                                   ; |SP2_ACEX|dcp:DECODE|_~86                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~87                                                                   ; |SP2_ACEX|dcp:DECODE|_~87                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~88                                                                   ; |SP2_ACEX|dcp:DECODE|_~88                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~89                                                                   ; |SP2_ACEX|dcp:DECODE|_~89                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~90                                                                   ; |SP2_ACEX|dcp:DECODE|_~90                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~91                                                                   ; |SP2_ACEX|dcp:DECODE|_~91                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~92                                                                   ; |SP2_ACEX|dcp:DECODE|_~92                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~93                                                                   ; |SP2_ACEX|dcp:DECODE|_~93                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~99                                                                   ; |SP2_ACEX|dcp:DECODE|_~99                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|MA_[11]~0                                                              ; |SP2_ACEX|dcp:DECODE|MA_[11]~0                                                                   ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~100                                                                  ; |SP2_ACEX|dcp:DECODE|_~100                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|MA_[10]~1                                                              ; |SP2_ACEX|dcp:DECODE|MA_[10]~1                                                                   ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~101                                                                  ; |SP2_ACEX|dcp:DECODE|_~101                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|MA_[9]~2                                                               ; |SP2_ACEX|dcp:DECODE|MA_[9]~2                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|MA_[8]~3                                                               ; |SP2_ACEX|dcp:DECODE|MA_[8]~3                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|MA_[7]~4                                                               ; |SP2_ACEX|dcp:DECODE|MA_[7]~4                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~104                                                                  ; |SP2_ACEX|dcp:DECODE|_~104                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|MA_[6]~5                                                               ; |SP2_ACEX|dcp:DECODE|MA_[6]~5                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|MA_[5]~6                                                               ; |SP2_ACEX|dcp:DECODE|MA_[5]~6                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|MA_[4]~7                                                               ; |SP2_ACEX|dcp:DECODE|MA_[4]~7                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~107                                                                  ; |SP2_ACEX|dcp:DECODE|_~107                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|MA_[3]~8                                                               ; |SP2_ACEX|dcp:DECODE|MA_[3]~8                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~108                                                                  ; |SP2_ACEX|dcp:DECODE|_~108                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|MA_[2]~9                                                               ; |SP2_ACEX|dcp:DECODE|MA_[2]~9                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~109                                                                  ; |SP2_ACEX|dcp:DECODE|_~109                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|MA_[1]~10                                                              ; |SP2_ACEX|dcp:DECODE|MA_[1]~10                                                                   ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~110                                                                  ; |SP2_ACEX|dcp:DECODE|_~110                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|MA_[0]~11                                                              ; |SP2_ACEX|dcp:DECODE|MA_[0]~11                                                                   ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~111                                                                  ; |SP2_ACEX|dcp:DECODE|_~111                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~115                                                                  ; |SP2_ACEX|dcp:DECODE|_~115                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~116                                                                  ; |SP2_ACEX|dcp:DECODE|_~116                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~117                                                                  ; |SP2_ACEX|dcp:DECODE|_~117                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~118                                                                  ; |SP2_ACEX|dcp:DECODE|_~118                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~119                                                                  ; |SP2_ACEX|dcp:DECODE|_~119                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~120                                                                  ; |SP2_ACEX|dcp:DECODE|_~120                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~121                                                                  ; |SP2_ACEX|dcp:DECODE|_~121                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~122                                                                  ; |SP2_ACEX|dcp:DECODE|_~122                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~123                                                                  ; |SP2_ACEX|dcp:DECODE|_~123                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~124                                                                  ; |SP2_ACEX|dcp:DECODE|_~124                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~125                                                                  ; |SP2_ACEX|dcp:DECODE|_~125                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~126                                                                  ; |SP2_ACEX|dcp:DECODE|_~126                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~127                                                                  ; |SP2_ACEX|dcp:DECODE|_~127                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~128                                                                  ; |SP2_ACEX|dcp:DECODE|_~128                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~129                                                                  ; |SP2_ACEX|dcp:DECODE|_~129                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~130                                                                  ; |SP2_ACEX|dcp:DECODE|_~130                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~131                                                                  ; |SP2_ACEX|dcp:DECODE|_~131                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|MCA[1]~0                                                               ; |SP2_ACEX|dcp:DECODE|MCA[1]~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~132                                                                  ; |SP2_ACEX|dcp:DECODE|_~132                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|HDD_A[2]~0                                                             ; |SP2_ACEX|dcp:DECODE|HDD_A[2]~0                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|HDD_A[1]~1                                                             ; |SP2_ACEX|dcp:DECODE|HDD_A[1]~1                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|HDD_A[0]~2                                                             ; |SP2_ACEX|dcp:DECODE|HDD_A[0]~2                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~136                                                                  ; |SP2_ACEX|dcp:DECODE|_~136                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~140                                                                  ; |SP2_ACEX|dcp:DECODE|_~140                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~147                                                                  ; |SP2_ACEX|dcp:DECODE|_~147                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~158                                                                  ; |SP2_ACEX|dcp:DECODE|_~158                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|MC_BEGIN~0                                                             ; |SP2_ACEX|dcp:DECODE|MC_BEGIN~0                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~160                                                                  ; |SP2_ACEX|dcp:DECODE|_~160                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~161                                                                  ; |SP2_ACEX|dcp:DECODE|_~161                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~163                                                                  ; |SP2_ACEX|dcp:DECODE|_~163                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~164                                                                  ; |SP2_ACEX|dcp:DECODE|_~164                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|MC_END~0                                                               ; |SP2_ACEX|dcp:DECODE|MC_END~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~166                                                                  ; |SP2_ACEX|dcp:DECODE|_~166                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|MC_TYPE~0                                                              ; |SP2_ACEX|dcp:DECODE|MC_TYPE~0                                                                   ; out0             ;
; |SP2_ACEX|dcp:DECODE|MC_TYPE~1                                                              ; |SP2_ACEX|dcp:DECODE|MC_TYPE~1                                                                   ; out0             ;
; |SP2_ACEX|dcp:DECODE|MC_WRITE~0                                                             ; |SP2_ACEX|dcp:DECODE|MC_WRITE~0                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~167                                                                  ; |SP2_ACEX|dcp:DECODE|_~167                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~168                                                                  ; |SP2_ACEX|dcp:DECODE|_~168                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|MC_WRITE~1                                                             ; |SP2_ACEX|dcp:DECODE|MC_WRITE~1                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|RFC~0                                                                  ; |SP2_ACEX|dcp:DECODE|RFC~0                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|RFC~1                                                                  ; |SP2_ACEX|dcp:DECODE|RFC~1                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~170                                                                  ; |SP2_ACEX|dcp:DECODE|_~170                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~171                                                                  ; |SP2_ACEX|dcp:DECODE|_~171                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~175                                                                  ; |SP2_ACEX|dcp:DECODE|_~175                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|RAS~0                                                                  ; |SP2_ACEX|dcp:DECODE|RAS~0                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~177                                                                  ; |SP2_ACEX|dcp:DECODE|_~177                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~178                                                                  ; |SP2_ACEX|dcp:DECODE|_~178                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~182                                                                  ; |SP2_ACEX|dcp:DECODE|_~182                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|CAS~0                                                                  ; |SP2_ACEX|dcp:DECODE|CAS~0                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|CAS~1                                                                  ; |SP2_ACEX|dcp:DECODE|CAS~1                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~184                                                                  ; |SP2_ACEX|dcp:DECODE|_~184                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|/IOMM~0                                                                ; |SP2_ACEX|dcp:DECODE|/IOMM~0                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~186                                                                  ; |SP2_ACEX|dcp:DECODE|_~186                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|/IOMY~0                                                                ; |SP2_ACEX|dcp:DECODE|/IOMY~0                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~187                                                                  ; |SP2_ACEX|dcp:DECODE|_~187                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~188                                                                  ; |SP2_ACEX|dcp:DECODE|_~188                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~190                                                                  ; |SP2_ACEX|dcp:DECODE|_~190                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|/IOMZ~0                                                                ; |SP2_ACEX|dcp:DECODE|/IOMZ~0                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|/IOM~0                                                                 ; |SP2_ACEX|dcp:DECODE|/IOM~0                                                                      ; out0             ;
; |SP2_ACEX|dcp:DECODE|/IOM~1                                                                 ; |SP2_ACEX|dcp:DECODE|/IOM~1                                                                      ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~200                                                                  ; |SP2_ACEX|dcp:DECODE|_~200                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~201                                                                  ; |SP2_ACEX|dcp:DECODE|_~201                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~203                                                                  ; |SP2_ACEX|dcp:DECODE|_~203                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~206                                                                  ; |SP2_ACEX|dcp:DECODE|_~206                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|WT_CT[3]~0                                                             ; |SP2_ACEX|dcp:DECODE|WT_CT[3]~0                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~207                                                                  ; |SP2_ACEX|dcp:DECODE|_~207                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|WT_CT[2]~1                                                             ; |SP2_ACEX|dcp:DECODE|WT_CT[2]~1                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~208                                                                  ; |SP2_ACEX|dcp:DECODE|_~208                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|WT_CT[1]~2                                                             ; |SP2_ACEX|dcp:DECODE|WT_CT[1]~2                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~209                                                                  ; |SP2_ACEX|dcp:DECODE|_~209                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|WT_CT[0]~3                                                             ; |SP2_ACEX|dcp:DECODE|WT_CT[0]~3                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~215                                                                  ; |SP2_ACEX|dcp:DECODE|_~215                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|W_TAB[2]~1                                                             ; |SP2_ACEX|dcp:DECODE|W_TAB[2]~1                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|W_TAB[1]~2                                                             ; |SP2_ACEX|dcp:DECODE|W_TAB[1]~2                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~223                                                                  ; |SP2_ACEX|dcp:DECODE|_~223                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~230                                                                  ; |SP2_ACEX|dcp:DECODE|_~230                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|/WAIT                                                                  ; |SP2_ACEX|dcp:DECODE|/WAIT                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|GRAF~0                                                                 ; |SP2_ACEX|dcp:DECODE|GRAF~0                                                                      ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~259                                                                  ; |SP2_ACEX|dcp:DECODE|_~259                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~260                                                                  ; |SP2_ACEX|dcp:DECODE|_~260                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~261                                                                  ; |SP2_ACEX|dcp:DECODE|_~261                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~262                                                                  ; |SP2_ACEX|dcp:DECODE|_~262                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~263                                                                  ; |SP2_ACEX|dcp:DECODE|_~263                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~266                                                                  ; |SP2_ACEX|dcp:DECODE|_~266                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|DD[6]~3                                                                ; |SP2_ACEX|dcp:DECODE|DD[6]~3                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~267                                                                  ; |SP2_ACEX|dcp:DECODE|_~267                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|DD[5]~4                                                                ; |SP2_ACEX|dcp:DECODE|DD[5]~4                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|DD[4]~5                                                                ; |SP2_ACEX|dcp:DECODE|DD[4]~5                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|DD[3]~6                                                                ; |SP2_ACEX|dcp:DECODE|DD[3]~6                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|DD[0]~9                                                                ; |SP2_ACEX|dcp:DECODE|DD[0]~9                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|DCP_CX                                                                 ; |SP2_ACEX|dcp:DECODE|DCP_CX                                                                      ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~276                                                                  ; |SP2_ACEX|dcp:DECODE|_~276                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~277                                                                  ; |SP2_ACEX|dcp:DECODE|_~277                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|CNF[4]~3                                                               ; |SP2_ACEX|dcp:DECODE|CNF[4]~3                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|CNF[3]~4                                                               ; |SP2_ACEX|dcp:DECODE|CNF[3]~4                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~285                                                                  ; |SP2_ACEX|dcp:DECODE|_~285                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|AROM16~0                                                               ; |SP2_ACEX|dcp:DECODE|AROM16~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~287                                                                  ; |SP2_ACEX|dcp:DECODE|_~287                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~289                                                                  ; |SP2_ACEX|dcp:DECODE|_~289                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|TB_SW~0                                                                ; |SP2_ACEX|dcp:DECODE|TB_SW~0                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~296                                                                  ; |SP2_ACEX|dcp:DECODE|_~296                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~301                                                                  ; |SP2_ACEX|dcp:DECODE|_~301                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~303                                                                  ; |SP2_ACEX|dcp:DECODE|_~303                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~304                                                                  ; |SP2_ACEX|dcp:DECODE|_~304                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~305                                                                  ; |SP2_ACEX|dcp:DECODE|_~305                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|MPGS[5]~0                                                              ; |SP2_ACEX|dcp:DECODE|MPGS[5]~0                                                                   ; out0             ;
; |SP2_ACEX|dcp:DECODE|MPGS[3]~2                                                              ; |SP2_ACEX|dcp:DECODE|MPGS[3]~2                                                                   ; out0             ;
; |SP2_ACEX|dcp:DECODE|MPGS[1]~4                                                              ; |SP2_ACEX|dcp:DECODE|MPGS[1]~4                                                                   ; out0             ;
; |SP2_ACEX|dcp:DECODE|MPGS[0]~5                                                              ; |SP2_ACEX|dcp:DECODE|MPGS[0]~5                                                                   ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~307                                                                  ; |SP2_ACEX|dcp:DECODE|_~307                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~309                                                                  ; |SP2_ACEX|dcp:DECODE|_~309                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~310                                                                  ; |SP2_ACEX|dcp:DECODE|_~310                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~317                                                                  ; |SP2_ACEX|dcp:DECODE|_~317                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~318                                                                  ; |SP2_ACEX|dcp:DECODE|_~318                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~319                                                                  ; |SP2_ACEX|dcp:DECODE|_~319                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~321                                                                  ; |SP2_ACEX|dcp:DECODE|_~321                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~322                                                                  ; |SP2_ACEX|dcp:DECODE|_~322                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~323                                                                  ; |SP2_ACEX|dcp:DECODE|_~323                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~325                                                                  ; |SP2_ACEX|dcp:DECODE|_~325                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|PGS[7]~1                                                               ; |SP2_ACEX|dcp:DECODE|PGS[7]~1                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~326                                                                  ; |SP2_ACEX|dcp:DECODE|_~326                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|PGS[6]~2                                                               ; |SP2_ACEX|dcp:DECODE|PGS[6]~2                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~327                                                                  ; |SP2_ACEX|dcp:DECODE|_~327                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|PGS[5]~3                                                               ; |SP2_ACEX|dcp:DECODE|PGS[5]~3                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|PGS[4]~4                                                               ; |SP2_ACEX|dcp:DECODE|PGS[4]~4                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~329                                                                  ; |SP2_ACEX|dcp:DECODE|_~329                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|PGS[3]~5                                                               ; |SP2_ACEX|dcp:DECODE|PGS[3]~5                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|PGS[1]~7                                                               ; |SP2_ACEX|dcp:DECODE|PGS[1]~7                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~332                                                                  ; |SP2_ACEX|dcp:DECODE|_~332                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|PGS[0]~8                                                               ; |SP2_ACEX|dcp:DECODE|PGS[0]~8                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~334                                                                  ; |SP2_ACEX|dcp:DECODE|_~334                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00059~0                                                               ; |SP2_ACEX|dcp:DECODE|$00059~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~337                                                                  ; |SP2_ACEX|dcp:DECODE|_~337                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00056~0                                                               ; |SP2_ACEX|dcp:DECODE|$00056~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~341                                                                  ; |SP2_ACEX|dcp:DECODE|_~341                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~363                                                                  ; |SP2_ACEX|dcp:DECODE|_~363                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~366                                                                  ; |SP2_ACEX|dcp:DECODE|_~366                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~370                                                                  ; |SP2_ACEX|dcp:DECODE|_~370                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|/IOWR~0                                                                ; |SP2_ACEX|dcp:DECODE|/IOWR~0                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00045~0                                                               ; |SP2_ACEX|dcp:DECODE|$00045~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~380                                                                  ; |SP2_ACEX|dcp:DECODE|_~380                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00039~0                                                               ; |SP2_ACEX|dcp:DECODE|$00039~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~382                                                                  ; |SP2_ACEX|dcp:DECODE|_~382                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00037~0                                                               ; |SP2_ACEX|dcp:DECODE|$00037~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00035~0                                                               ; |SP2_ACEX|dcp:DECODE|$00035~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~388                                                                  ; |SP2_ACEX|dcp:DECODE|_~388                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|/IO_WAIT~0                                                             ; |SP2_ACEX|dcp:DECODE|/IO_WAIT~0                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00033~0                                                               ; |SP2_ACEX|dcp:DECODE|$00033~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00026~0                                                               ; |SP2_ACEX|dcp:DECODE|$00026~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00024~0                                                               ; |SP2_ACEX|dcp:DECODE|$00024~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00023~0                                                               ; |SP2_ACEX|dcp:DECODE|$00023~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00021~0                                                               ; |SP2_ACEX|dcp:DECODE|$00021~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|MEM_RW~0                                                               ; |SP2_ACEX|dcp:DECODE|MEM_RW~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00019~0                                                               ; |SP2_ACEX|dcp:DECODE|$00019~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~424                                                                  ; |SP2_ACEX|dcp:DECODE|_~424                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|/MR_WAIT~0                                                             ; |SP2_ACEX|dcp:DECODE|/MR_WAIT~0                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~429                                                                  ; |SP2_ACEX|dcp:DECODE|_~429                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~430                                                                  ; |SP2_ACEX|dcp:DECODE|_~430                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|MC_RQ~0                                                                ; |SP2_ACEX|dcp:DECODE|MC_RQ~0                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00012~0                                                               ; |SP2_ACEX|dcp:DECODE|$00012~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|CLK21~0                                                                ; |SP2_ACEX|dcp:DECODE|CLK21~0                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~434                                                                  ; |SP2_ACEX|dcp:DECODE|_~434                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00006~0                                                               ; |SP2_ACEX|dcp:DECODE|$00006~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00007~2                                                               ; |SP2_ACEX|dcp:DECODE|$00007~2                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|PGS[7]                                                                 ; |SP2_ACEX|dcp:DECODE|PGS[7]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|PGS[6]                                                                 ; |SP2_ACEX|dcp:DECODE|PGS[6]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|PGS[5]                                                                 ; |SP2_ACEX|dcp:DECODE|PGS[5]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|PGS[3]                                                                 ; |SP2_ACEX|dcp:DECODE|PGS[3]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|PGS[1]                                                                 ; |SP2_ACEX|dcp:DECODE|PGS[1]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|PGS[0]                                                                 ; |SP2_ACEX|dcp:DECODE|PGS[0]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|DD[7]                                                                  ; |SP2_ACEX|dcp:DECODE|DD[7]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|DD[6]                                                                  ; |SP2_ACEX|dcp:DECODE|DD[6]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|DD[5]                                                                  ; |SP2_ACEX|dcp:DECODE|DD[5]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|DD[3]                                                                  ; |SP2_ACEX|dcp:DECODE|DD[3]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|DD[0]                                                                  ; |SP2_ACEX|dcp:DECODE|DD[0]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|MC_END                                                                 ; |SP2_ACEX|dcp:DECODE|MC_END                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|MC_BEGIN                                                               ; |SP2_ACEX|dcp:DECODE|MC_BEGIN                                                                    ; regout           ;
; |SP2_ACEX|dcp:DECODE|MC_TYPE                                                                ; |SP2_ACEX|dcp:DECODE|MC_TYPE                                                                     ; regout           ;
; |SP2_ACEX|dcp:DECODE|MC_WRITE                                                               ; |SP2_ACEX|dcp:DECODE|MC_WRITE                                                                    ; regout           ;
; |SP2_ACEX|dcp:DECODE|RAS                                                                    ; |SP2_ACEX|dcp:DECODE|RAS                                                                         ; regout           ;
; |SP2_ACEX|dcp:DECODE|CAS                                                                    ; |SP2_ACEX|dcp:DECODE|CAS                                                                         ; regout           ;
; |SP2_ACEX|dcp:DECODE|MA_[11]                                                                ; |SP2_ACEX|dcp:DECODE|MA_[11]                                                                     ; regout           ;
; |SP2_ACEX|dcp:DECODE|MA_[10]                                                                ; |SP2_ACEX|dcp:DECODE|MA_[10]                                                                     ; regout           ;
; |SP2_ACEX|dcp:DECODE|MA_[9]                                                                 ; |SP2_ACEX|dcp:DECODE|MA_[9]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|MA_[8]                                                                 ; |SP2_ACEX|dcp:DECODE|MA_[8]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|MA_[7]                                                                 ; |SP2_ACEX|dcp:DECODE|MA_[7]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|MA_[6]                                                                 ; |SP2_ACEX|dcp:DECODE|MA_[6]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|MA_[5]                                                                 ; |SP2_ACEX|dcp:DECODE|MA_[5]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|MA_[4]                                                                 ; |SP2_ACEX|dcp:DECODE|MA_[4]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|MA_[3]                                                                 ; |SP2_ACEX|dcp:DECODE|MA_[3]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|MA_[2]                                                                 ; |SP2_ACEX|dcp:DECODE|MA_[2]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|MA_[1]                                                                 ; |SP2_ACEX|dcp:DECODE|MA_[1]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|MA_[0]                                                                 ; |SP2_ACEX|dcp:DECODE|MA_[0]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|MCA[1]                                                                 ; |SP2_ACEX|dcp:DECODE|MCA[1]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|MCA[0]                                                                 ; |SP2_ACEX|dcp:DECODE|MCA[0]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|/IOM                                                                   ; |SP2_ACEX|dcp:DECODE|/IOM                                                                        ; regout           ;
; |SP2_ACEX|dcp:DECODE|/IOMM                                                                  ; |SP2_ACEX|dcp:DECODE|/IOMM                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|/IOMX                                                                  ; |SP2_ACEX|dcp:DECODE|/IOMX                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|WT_CT[3]                                                               ; |SP2_ACEX|dcp:DECODE|WT_CT[3]                                                                    ; regout           ;
; |SP2_ACEX|dcp:DECODE|WT_CT[2]                                                               ; |SP2_ACEX|dcp:DECODE|WT_CT[2]                                                                    ; regout           ;
; |SP2_ACEX|dcp:DECODE|WT_CT[1]                                                               ; |SP2_ACEX|dcp:DECODE|WT_CT[1]                                                                    ; regout           ;
; |SP2_ACEX|dcp:DECODE|WT_CT[0]                                                               ; |SP2_ACEX|dcp:DECODE|WT_CT[0]                                                                    ; regout           ;
; |SP2_ACEX|dcp:DECODE|MA_CT[1]                                                               ; |SP2_ACEX|dcp:DECODE|MA_CT[1]                                                                    ; regout           ;
; |SP2_ACEX|dcp:DECODE|MA_CT[0]                                                               ; |SP2_ACEX|dcp:DECODE|MA_CT[0]                                                                    ; regout           ;
; |SP2_ACEX|dcp:DECODE|WR_TM9                                                                 ; |SP2_ACEX|dcp:DECODE|WR_TM9                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|RFT                                                                    ; |SP2_ACEX|dcp:DECODE|RFT                                                                         ; regout           ;
; |SP2_ACEX|dcp:DECODE|RFC                                                                    ; |SP2_ACEX|dcp:DECODE|RFC                                                                         ; regout           ;
; |SP2_ACEX|dcp:DECODE|DCPP[7]                                                                ; |SP2_ACEX|dcp:DECODE|DCPP[7]                                                                     ; regout           ;
; |SP2_ACEX|dcp:DECODE|DCPP[6]                                                                ; |SP2_ACEX|dcp:DECODE|DCPP[6]                                                                     ; regout           ;
; |SP2_ACEX|dcp:DECODE|DCPP[5]                                                                ; |SP2_ACEX|dcp:DECODE|DCPP[5]                                                                     ; regout           ;
; |SP2_ACEX|dcp:DECODE|DCPP[3]                                                                ; |SP2_ACEX|dcp:DECODE|DCPP[3]                                                                     ; regout           ;
; |SP2_ACEX|dcp:DECODE|DCPP[0]                                                                ; |SP2_ACEX|dcp:DECODE|DCPP[0]                                                                     ; regout           ;
; |SP2_ACEX|dcp:DECODE|HDD_A[2]                                                               ; |SP2_ACEX|dcp:DECODE|HDD_A[2]                                                                    ; regout           ;
; |SP2_ACEX|dcp:DECODE|HDD_A[1]                                                               ; |SP2_ACEX|dcp:DECODE|HDD_A[1]                                                                    ; regout           ;
; |SP2_ACEX|dcp:DECODE|HDD_A[0]                                                               ; |SP2_ACEX|dcp:DECODE|HDD_A[0]                                                                    ; regout           ;
; |SP2_ACEX|dcp:DECODE|CLK_Z80                                                                ; |SP2_ACEX|dcp:DECODE|CLK_Z80                                                                     ; regout           ;
; |SP2_ACEX|dcp:DECODE|$00007                                                                 ; |SP2_ACEX|dcp:DECODE|$00007                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|$00007~1                                                               ; |SP2_ACEX|dcp:DECODE|$00007~1                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|CLK21                                                                  ; |SP2_ACEX|dcp:DECODE|CLK21                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|WR_AWGX                                                                ; |SP2_ACEX|dcp:DECODE|WR_AWGX                                                                     ; regout           ;
; |SP2_ACEX|dcp:DECODE|$00010                                                                 ; |SP2_ACEX|dcp:DECODE|$00010                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|MC_RQ                                                                  ; |SP2_ACEX|dcp:DECODE|MC_RQ                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|$00015                                                                 ; |SP2_ACEX|dcp:DECODE|$00015                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|$00016                                                                 ; |SP2_ACEX|dcp:DECODE|$00016                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|MEM_RW                                                                 ; |SP2_ACEX|dcp:DECODE|MEM_RW                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|IO_RWM                                                                 ; |SP2_ACEX|dcp:DECODE|IO_RWM                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|IO_RW                                                                  ; |SP2_ACEX|dcp:DECODE|IO_RW                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|$00023                                                                 ; |SP2_ACEX|dcp:DECODE|$00023                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|$00024                                                                 ; |SP2_ACEX|dcp:DECODE|$00024                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|$00026                                                                 ; |SP2_ACEX|dcp:DECODE|$00026                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|/IO_WAIT                                                               ; |SP2_ACEX|dcp:DECODE|/IO_WAIT                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00032                                                                 ; |SP2_ACEX|dcp:DECODE|$00032                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|$00033                                                                 ; |SP2_ACEX|dcp:DECODE|$00033                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|$00035                                                                 ; |SP2_ACEX|dcp:DECODE|$00035                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|$00043                                                                 ; |SP2_ACEX|dcp:DECODE|$00043                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|$00044                                                                 ; |SP2_ACEX|dcp:DECODE|$00044                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|$00058                                                                 ; |SP2_ACEX|dcp:DECODE|$00058                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|$00059                                                                 ; |SP2_ACEX|dcp:DECODE|$00059                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][13]                            ; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[13]                                          ; dataout          ;
; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][12]                            ; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[12]                                          ; dataout          ;
; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][6]                             ; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[6]                                           ; dataout          ;
; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][2]                             ; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[2]                                           ; dataout          ;
; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][1]                             ; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[1]                                           ; dataout          ;
; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][0]                             ; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[0]                                           ; dataout          ;
; |SP2_ACEX|video2:SVIDEO|_~60                                                                ; |SP2_ACEX|video2:SVIDEO|_~60                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~64                                                                ; |SP2_ACEX|video2:SVIDEO|_~64                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|CT[2]~1                                                             ; |SP2_ACEX|video2:SVIDEO|CT[2]~1                                                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|CT[1]~2                                                             ; |SP2_ACEX|video2:SVIDEO|CT[1]~2                                                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|CT[0]~3                                                             ; |SP2_ACEX|video2:SVIDEO|CT[0]~3                                                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~67                                                                ; |SP2_ACEX|video2:SVIDEO|_~67                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~72                                                                ; |SP2_ACEX|video2:SVIDEO|_~72                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~75                                                                ; |SP2_ACEX|video2:SVIDEO|_~75                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~118                                                               ; |SP2_ACEX|video2:SVIDEO|_~118                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VXA[17]~1                                                           ; |SP2_ACEX|video2:SVIDEO|VXA[17]~1                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~119                                                               ; |SP2_ACEX|video2:SVIDEO|_~119                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VXA[16]~2                                                           ; |SP2_ACEX|video2:SVIDEO|VXA[16]~2                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~120                                                               ; |SP2_ACEX|video2:SVIDEO|_~120                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VXA[15]~3                                                           ; |SP2_ACEX|video2:SVIDEO|VXA[15]~3                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~121                                                               ; |SP2_ACEX|video2:SVIDEO|_~121                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VXA[14]~4                                                           ; |SP2_ACEX|video2:SVIDEO|VXA[14]~4                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~122                                                               ; |SP2_ACEX|video2:SVIDEO|_~122                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VXA[13]~5                                                           ; |SP2_ACEX|video2:SVIDEO|VXA[13]~5                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~123                                                               ; |SP2_ACEX|video2:SVIDEO|_~123                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VXA[12]~6                                                           ; |SP2_ACEX|video2:SVIDEO|VXA[12]~6                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~124                                                               ; |SP2_ACEX|video2:SVIDEO|_~124                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VXA[11]~7                                                           ; |SP2_ACEX|video2:SVIDEO|VXA[11]~7                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~125                                                               ; |SP2_ACEX|video2:SVIDEO|_~125                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VXA[10]~8                                                           ; |SP2_ACEX|video2:SVIDEO|VXA[10]~8                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~131                                                               ; |SP2_ACEX|video2:SVIDEO|_~131                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VXA[4]~14                                                           ; |SP2_ACEX|video2:SVIDEO|VXA[4]~14                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~132                                                               ; |SP2_ACEX|video2:SVIDEO|_~132                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VXA[3]~15                                                           ; |SP2_ACEX|video2:SVIDEO|VXA[3]~15                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~134                                                               ; |SP2_ACEX|video2:SVIDEO|_~134                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VXA[1]~17                                                           ; |SP2_ACEX|video2:SVIDEO|VXA[1]~17                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~135                                                               ; |SP2_ACEX|video2:SVIDEO|_~135                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VXA[0]~18                                                           ; |SP2_ACEX|video2:SVIDEO|VXA[0]~18                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~136                                                               ; |SP2_ACEX|video2:SVIDEO|_~136                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~138                                                               ; |SP2_ACEX|video2:SVIDEO|_~138                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VCM[2]~0                                                            ; |SP2_ACEX|video2:SVIDEO|VCM[2]~0                                                                 ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VCM[1]~1                                                            ; |SP2_ACEX|video2:SVIDEO|VCM[1]~1                                                                 ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VCM[0]~2                                                            ; |SP2_ACEX|video2:SVIDEO|VCM[0]~2                                                                 ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~142                                                               ; |SP2_ACEX|video2:SVIDEO|_~142                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~145                                                               ; |SP2_ACEX|video2:SVIDEO|_~145                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~148                                                               ; |SP2_ACEX|video2:SVIDEO|_~148                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~151                                                               ; |SP2_ACEX|video2:SVIDEO|_~151                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~166                                                               ; |SP2_ACEX|video2:SVIDEO|_~166                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|TSN_W3~0                                                            ; |SP2_ACEX|video2:SVIDEO|TSN_W3~0                                                                 ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~169                                                               ; |SP2_ACEX|video2:SVIDEO|_~169                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~171                                                               ; |SP2_ACEX|video2:SVIDEO|_~171                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~174                                                               ; |SP2_ACEX|video2:SVIDEO|_~174                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|WR_PIC~0                                                            ; |SP2_ACEX|video2:SVIDEO|WR_PIC~0                                                                 ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~175                                                               ; |SP2_ACEX|video2:SVIDEO|_~175                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VLA[11]~6                                                           ; |SP2_ACEX|video2:SVIDEO|VLA[11]~6                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VLA[10]~7                                                           ; |SP2_ACEX|video2:SVIDEO|VLA[10]~7                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VLA[9]~8                                                            ; |SP2_ACEX|video2:SVIDEO|VLA[9]~8                                                                 ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VLA[8]~9                                                            ; |SP2_ACEX|video2:SVIDEO|VLA[8]~9                                                                 ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VLA[7]~10                                                           ; |SP2_ACEX|video2:SVIDEO|VLA[7]~10                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VLA[6]~11                                                           ; |SP2_ACEX|video2:SVIDEO|VLA[6]~11                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VLA[5]~12                                                           ; |SP2_ACEX|video2:SVIDEO|VLA[5]~12                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~192                                                               ; |SP2_ACEX|video2:SVIDEO|_~192                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VLA[1]~16                                                           ; |SP2_ACEX|video2:SVIDEO|VLA[1]~16                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~193                                                               ; |SP2_ACEX|video2:SVIDEO|_~193                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VLA[0]~17                                                           ; |SP2_ACEX|video2:SVIDEO|VLA[0]~17                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~195                                                               ; |SP2_ACEX|video2:SVIDEO|_~195                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~216                                                               ; |SP2_ACEX|video2:SVIDEO|_~216                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~224                                                               ; |SP2_ACEX|video2:SVIDEO|_~224                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~225                                                               ; |SP2_ACEX|video2:SVIDEO|_~225                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~232                                                               ; |SP2_ACEX|video2:SVIDEO|_~232                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~234                                                               ; |SP2_ACEX|video2:SVIDEO|_~234                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~238                                                               ; |SP2_ACEX|video2:SVIDEO|_~238                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~239                                                               ; |SP2_ACEX|video2:SVIDEO|_~239                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~283                                                               ; |SP2_ACEX|video2:SVIDEO|_~283                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~290                                                               ; |SP2_ACEX|video2:SVIDEO|_~290                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~367                                                               ; |SP2_ACEX|video2:SVIDEO|_~367                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|LD_PIC~0                                                            ; |SP2_ACEX|video2:SVIDEO|LD_PIC~0                                                                 ; out0             ;
; |SP2_ACEX|video2:SVIDEO|$00024~0                                                            ; |SP2_ACEX|video2:SVIDEO|$00024~0                                                                 ; out0             ;
; |SP2_ACEX|video2:SVIDEO|$00023~0                                                            ; |SP2_ACEX|video2:SVIDEO|$00023~0                                                                 ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~381                                                               ; |SP2_ACEX|video2:SVIDEO|_~381                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~385                                                               ; |SP2_ACEX|video2:SVIDEO|_~385                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~386                                                               ; |SP2_ACEX|video2:SVIDEO|_~386                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~392                                                               ; |SP2_ACEX|video2:SVIDEO|_~392                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|$00005~0                                                            ; |SP2_ACEX|video2:SVIDEO|$00005~0                                                                 ; out0             ;
; |SP2_ACEX|video2:SVIDEO|$00004~0                                                            ; |SP2_ACEX|video2:SVIDEO|$00004~0                                                                 ; out0             ;
; |SP2_ACEX|video2:SVIDEO|CT[5]                                                               ; |SP2_ACEX|video2:SVIDEO|CT[5]                                                                    ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CT[4]                                                               ; |SP2_ACEX|video2:SVIDEO|CT[4]                                                                    ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CT[3]                                                               ; |SP2_ACEX|video2:SVIDEO|CT[3]                                                                    ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CT[2]                                                               ; |SP2_ACEX|video2:SVIDEO|CT[2]                                                                    ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CT[1]                                                               ; |SP2_ACEX|video2:SVIDEO|CT[1]                                                                    ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CT[0]                                                               ; |SP2_ACEX|video2:SVIDEO|CT[0]                                                                    ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VLA[11]                                                             ; |SP2_ACEX|video2:SVIDEO|VLA[11]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VLA[10]                                                             ; |SP2_ACEX|video2:SVIDEO|VLA[10]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VLA[9]                                                              ; |SP2_ACEX|video2:SVIDEO|VLA[9]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VLA[8]                                                              ; |SP2_ACEX|video2:SVIDEO|VLA[8]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VLA[7]                                                              ; |SP2_ACEX|video2:SVIDEO|VLA[7]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VLA[6]                                                              ; |SP2_ACEX|video2:SVIDEO|VLA[6]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VLA[5]                                                              ; |SP2_ACEX|video2:SVIDEO|VLA[5]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VLA[1]                                                              ; |SP2_ACEX|video2:SVIDEO|VLA[1]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VLA[0]                                                              ; |SP2_ACEX|video2:SVIDEO|VLA[0]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VCM[2]                                                              ; |SP2_ACEX|video2:SVIDEO|VCM[2]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VCM[1]                                                              ; |SP2_ACEX|video2:SVIDEO|VCM[1]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VCM[0]                                                              ; |SP2_ACEX|video2:SVIDEO|VCM[0]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|TSN_W3                                                              ; |SP2_ACEX|video2:SVIDEO|TSN_W3                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|WR_PIC                                                              ; |SP2_ACEX|video2:SVIDEO|WR_PIC                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|WR_COL                                                              ; |SP2_ACEX|video2:SVIDEO|WR_COL                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|WR_MODE                                                             ; |SP2_ACEX|video2:SVIDEO|WR_MODE                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|$00004                                                              ; |SP2_ACEX|video2:SVIDEO|$00004                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|$00005                                                              ; |SP2_ACEX|video2:SVIDEO|$00005                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|$00023                                                              ; |SP2_ACEX|video2:SVIDEO|$00023                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|$00024                                                              ; |SP2_ACEX|video2:SVIDEO|$00024                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|$00025                                                              ; |SP2_ACEX|video2:SVIDEO|$00025                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|$00026                                                              ; |SP2_ACEX|video2:SVIDEO|$00026                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|LWR_MODE                                                            ; |SP2_ACEX|video2:SVIDEO|LWR_MODE                                                                 ; out0             ;
; |SP2_ACEX|video2:SVIDEO|$00028                                                              ; |SP2_ACEX|video2:SVIDEO|$00028                                                                   ; out0             ;
; |SP2_ACEX|video2:SVIDEO|LWR_PIC                                                             ; |SP2_ACEX|video2:SVIDEO|LWR_PIC                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|LWR_COL                                                             ; |SP2_ACEX|video2:SVIDEO|LWR_COL                                                                  ; regout           ;
; |SP2_ACEX|kbd:KEYS|KA[12]~1                                                                 ; |SP2_ACEX|kbd:KEYS|KA[12]~1                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[11]~2                                                                 ; |SP2_ACEX|kbd:KEYS|KA[11]~2                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[10]~3                                                                 ; |SP2_ACEX|kbd:KEYS|KA[10]~3                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[15]                                                                   ; |SP2_ACEX|kbd:KEYS|KA[15]                                                                        ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[13]                                                                   ; |SP2_ACEX|kbd:KEYS|KA[13]                                                                        ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[12]                                                                   ; |SP2_ACEX|kbd:KEYS|KA[12]                                                                        ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[11]                                                                   ; |SP2_ACEX|kbd:KEYS|KA[11]                                                                        ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[10]                                                                   ; |SP2_ACEX|kbd:KEYS|KA[10]                                                                        ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[9]                                                                    ; |SP2_ACEX|kbd:KEYS|KA[9]                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[8]                                                                    ; |SP2_ACEX|kbd:KEYS|KA[8]                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~63                                                                     ; |SP2_ACEX|kbd:KEYS|_~63                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~65                                                                     ; |SP2_ACEX|kbd:KEYS|_~65                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~66                                                                     ; |SP2_ACEX|kbd:KEYS|_~66                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~67                                                                     ; |SP2_ACEX|kbd:KEYS|_~67                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|KDCA[2]~0                                                                ; |SP2_ACEX|kbd:KEYS|KDCA[2]~0                                                                     ; out0             ;
; |SP2_ACEX|kbd:KEYS|KDCA[1]~1                                                                ; |SP2_ACEX|kbd:KEYS|KDCA[1]~1                                                                     ; out0             ;
; |SP2_ACEX|kbd:KEYS|KDCA[0]~2                                                                ; |SP2_ACEX|kbd:KEYS|KDCA[0]~2                                                                     ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~85                                                                     ; |SP2_ACEX|kbd:KEYS|_~85                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~122                                                                    ; |SP2_ACEX|kbd:KEYS|_~122                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~123                                                                    ; |SP2_ACEX|kbd:KEYS|_~123                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~124                                                                    ; |SP2_ACEX|kbd:KEYS|_~124                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~125                                                                    ; |SP2_ACEX|kbd:KEYS|_~125                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~126                                                                    ; |SP2_ACEX|kbd:KEYS|_~126                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~127                                                                    ; |SP2_ACEX|kbd:KEYS|_~127                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|kbd[5]~0                                                                 ; |SP2_ACEX|kbd:KEYS|kbd[5]~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|kbd[4]~1                                                                 ; |SP2_ACEX|kbd:KEYS|kbd[4]~1                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|kbd[3]~2                                                                 ; |SP2_ACEX|kbd:KEYS|kbd[3]~2                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|kbd[2]~3                                                                 ; |SP2_ACEX|kbd:KEYS|kbd[2]~3                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|kbd[1]~4                                                                 ; |SP2_ACEX|kbd:KEYS|kbd[1]~4                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|kbd[0]~5                                                                 ; |SP2_ACEX|kbd:KEYS|kbd[0]~5                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~132                                                                    ; |SP2_ACEX|kbd:KEYS|_~132                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~134                                                                    ; |SP2_ACEX|kbd:KEYS|_~134                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~136                                                                    ; |SP2_ACEX|kbd:KEYS|_~136                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~137                                                                    ; |SP2_ACEX|kbd:KEYS|_~137                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~138                                                                    ; |SP2_ACEX|kbd:KEYS|_~138                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~141                                                                    ; |SP2_ACEX|kbd:KEYS|_~141                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~144                                                                    ; |SP2_ACEX|kbd:KEYS|_~144                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~145                                                                    ; |SP2_ACEX|kbd:KEYS|_~145                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~146                                                                    ; |SP2_ACEX|kbd:KEYS|_~146                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~147                                                                    ; |SP2_ACEX|kbd:KEYS|_~147                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~149                                                                    ; |SP2_ACEX|kbd:KEYS|_~149                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~150                                                                    ; |SP2_ACEX|kbd:KEYS|_~150                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~154                                                                    ; |SP2_ACEX|kbd:KEYS|_~154                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~155                                                                    ; |SP2_ACEX|kbd:KEYS|_~155                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~156                                                                    ; |SP2_ACEX|kbd:KEYS|_~156                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~159                                                                    ; |SP2_ACEX|kbd:KEYS|_~159                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~160                                                                    ; |SP2_ACEX|kbd:KEYS|_~160                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~164                                                                    ; |SP2_ACEX|kbd:KEYS|_~164                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~165                                                                    ; |SP2_ACEX|kbd:KEYS|_~165                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|KB_MXA~0                                                                 ; |SP2_ACEX|kbd:KEYS|KB_MXA~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|$00016~0                                                                 ; |SP2_ACEX|kbd:KEYS|$00016~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|KB_MA[2]                                                                 ; |SP2_ACEX|kbd:KEYS|KB_MA[2]                                                                      ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_MA[1]                                                                 ; |SP2_ACEX|kbd:KEYS|KB_MA[1]                                                                      ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_MA[0]                                                                 ; |SP2_ACEX|kbd:KEYS|KB_MA[0]                                                                      ; regout           ;
; |SP2_ACEX|kbd:KEYS|K_CLK                                                                    ; |SP2_ACEX|kbd:KEYS|K_CLK                                                                         ; regout           ;
; |SP2_ACEX|kbd:KEYS|$00016                                                                   ; |SP2_ACEX|kbd:KEYS|$00016                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|$00017                                                                   ; |SP2_ACEX|kbd:KEYS|$00017                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_MXA                                                                   ; |SP2_ACEX|kbd:KEYS|KB_MXA                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|$00019                                                                   ; |SP2_ACEX|kbd:KEYS|$00019                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|lpm_ram_dq:$00021|altram:sram|segment[0][7]                              ; |SP2_ACEX|kbd:KEYS|lpm_ram_dq:$00021|altram:sram|q[7]                                            ; dataout          ;
; |SP2_ACEX|kbd:KEYS|lpm_ram_dq:$00021|altram:sram|segment[0][6]                              ; |SP2_ACEX|kbd:KEYS|lpm_ram_dq:$00021|altram:sram|q[6]                                            ; dataout          ;
; |SP2_ACEX|kbd:KEYS|lpm_ram_dq:$00021|altram:sram|segment[0][5]                              ; |SP2_ACEX|kbd:KEYS|lpm_ram_dq:$00021|altram:sram|q[5]                                            ; dataout          ;
; |SP2_ACEX|kbd:KEYS|lpm_ram_dq:$00021|altram:sram|segment[0][4]                              ; |SP2_ACEX|kbd:KEYS|lpm_ram_dq:$00021|altram:sram|q[4]                                            ; dataout          ;
; |SP2_ACEX|kbd:KEYS|lpm_ram_dq:$00021|altram:sram|segment[0][3]                              ; |SP2_ACEX|kbd:KEYS|lpm_ram_dq:$00021|altram:sram|q[3]                                            ; dataout          ;
; |SP2_ACEX|kbd:KEYS|lpm_ram_dq:$00021|altram:sram|segment[0][2]                              ; |SP2_ACEX|kbd:KEYS|lpm_ram_dq:$00021|altram:sram|q[2]                                            ; dataout          ;
; |SP2_ACEX|kbd:KEYS|lpm_ram_dq:$00021|altram:sram|segment[0][1]                              ; |SP2_ACEX|kbd:KEYS|lpm_ram_dq:$00021|altram:sram|q[1]                                            ; dataout          ;
; |SP2_ACEX|kbd:KEYS|lpm_ram_dq:$00021|altram:sram|segment[0][0]                              ; |SP2_ACEX|kbd:KEYS|lpm_ram_dq:$00021|altram:sram|q[0]                                            ; dataout          ;
; |SP2_ACEX|mouse:MS|MOUSE_IMP                                                                ; |SP2_ACEX|mouse:MS|MOUSE_IMP                                                                     ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|result_node[0]                                          ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|result_node[0]                                               ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|result_node[1]                                          ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|result_node[1]                                               ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|result_node[2]                                          ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|result_node[2]                                               ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]~0                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]~0                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]                         ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]                              ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~0                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~0                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~3                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~3                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]~1                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]~1                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]~2                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]~2                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]                         ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]                              ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]                         ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]                              ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~6                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~6                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~7                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~7                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~8                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~8                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~9                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~9                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~10                                      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~10                                           ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~11                                      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~11                                           ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]           ; sout             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT      ; cout             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]           ; sout             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT      ; cout             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]           ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|result_node[0]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|result_node[0]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|result_node[1]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|result_node[1]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|result_node[2]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|result_node[2]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]~0                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~0                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~0                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~3                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~3                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]~1                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]~1                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]~2                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]~2                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~6                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~6                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~7                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~7                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~8                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~8                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~9                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~9                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~10                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~10                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~11                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~11                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; sout             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|result_node[1]                                        ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|result_node[1]                                             ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|result_node[2]                                        ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|result_node[2]                                             ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|result_node[3]                                        ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|result_node[3]                                             ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|result_node[4]                                        ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|result_node[4]                                             ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|unreg_res_node[4]~1                     ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|unreg_res_node[4]~1                          ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|unreg_res_node[3]~2                     ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|unreg_res_node[3]~2                          ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]~3                     ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]~3                          ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]~4                     ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]~4                          ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|unreg_res_node[4]                       ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|unreg_res_node[4]                            ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|unreg_res_node[3]                       ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|unreg_res_node[3]                            ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]                       ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]                            ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]                       ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]                            ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~4                                     ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~4                                          ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~5                                     ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~5                                          ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~6                                     ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~6                                          ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~11                                    ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~11                                         ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~12                                    ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~12                                         ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~13                                    ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~13                                         ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~14                                    ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~14                                         ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~15                                    ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~15                                         ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~16                                    ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~16                                         ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~17                                    ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~17                                         ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~18                                    ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~18                                         ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~19                                    ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~19                                         ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]    ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]         ; sout             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]    ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT    ; cout             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]    ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]         ; sout             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]    ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT    ; cout             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]    ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]         ; sout             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]    ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT    ; cout             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]    ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]         ; sout             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]~0                     ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]~0                          ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]                       ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]                            ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|cout0_node~0                            ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|cout0_node~0                                 ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|cout0_node                              ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|cout0_node                                   ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]~1                     ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]~1                          ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]                       ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[0]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[0]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[1]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[1]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[2]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[2]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[3]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[3]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[4]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[4]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[5]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[5]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[6]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[6]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[7]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[7]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[8]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[8]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[9]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[9]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[11]                                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[11]                                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[12]                                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[12]                                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[13]                                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[13]                                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[14]                                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[14]                                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[15]                                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[15]                                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[0]~0                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[0]~0                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[0]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[0]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~0                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~0                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~3                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~3                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[15]~1                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[15]~1                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[14]~2                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[14]~2                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[13]~3                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[13]~3                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[12]~4                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[12]~4                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[11]~5                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[11]~5                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[9]~7                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[9]~7                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[8]~8                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[8]~8                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[7]~9                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[7]~9                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[6]~10                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[6]~10                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[5]~11                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[5]~11                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[4]~12                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[4]~12                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[3]~13                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[3]~13                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[2]~14                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[2]~14                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[1]~15                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[1]~15                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[15]                     ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[15]                          ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[14]                     ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[14]                          ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[13]                     ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[13]                          ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[12]                     ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[12]                          ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[11]                     ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[11]                          ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[9]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[9]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[8]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[8]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[7]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[7]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[6]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[6]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[5]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[5]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[4]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[4]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[3]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[3]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[2]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[2]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[1]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[1]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~19                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~19                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~20                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~20                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~21                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~21                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~22                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~22                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~23                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~23                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~25                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~25                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~26                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~26                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~27                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~27                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~28                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~28                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~29                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~29                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~30                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~30                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~31                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~31                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~32                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~32                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~33                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~33                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~40                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~40                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~41                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~41                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~42                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~42                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~43                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~43                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~44                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~44                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~45                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~45                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~46                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~46                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~47                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~47                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~48                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~48                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~55                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~55                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~56                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~56                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~57                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~57                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~58                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~58                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~59                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~59                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~60                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~60                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~61                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~61                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~62                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~62                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~63                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~63                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[15]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[15]       ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[14]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[14]       ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[13]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[13]       ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[12]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[12]       ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[11]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[11]       ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|result_node[1]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|result_node[1]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|result_node[2]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|result_node[2]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|result_node[3]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|result_node[3]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|result_node[4]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|result_node[4]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|result_node[5]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|result_node[5]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|result_node[6]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|result_node[6]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|result_node[7]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|result_node[7]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|result_node[8]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|result_node[8]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[8]~1                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[8]~1                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[7]~2                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[7]~2                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[6]~3                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[6]~3                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[5]~4                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[5]~4                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[4]~5                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[4]~5                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[3]~6                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[3]~6                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]~7                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]~7                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]~8                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]~8                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[8]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[8]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[7]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[7]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[6]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[6]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[5]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[5]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[4]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[4]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[3]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[3]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~4                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~4                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~5                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~5                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~6                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~6                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~7                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~7                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~8                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~8                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~9                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~9                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~10                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~10                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~19                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~19                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~20                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~20                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~21                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~21                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~22                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~22                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~23                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~23                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~24                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~24                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~25                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~25                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~26                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~26                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~27                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~27                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~28                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~28                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~29                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~29                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~30                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~30                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~31                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~31                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~32                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~32                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~33                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~33                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~34                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~34                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~35                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~35                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]        ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|result_node[1]                                            ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|result_node[1]                                                 ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|result_node[2]                                            ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|result_node[2]                                                 ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|result_node[3]                                            ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|result_node[3]                                                 ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|result_node[4]                                            ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|result_node[4]                                                 ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|result_node[5]                                            ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|result_node[5]                                                 ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|result_node[6]                                            ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|result_node[6]                                                 ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|result_node[7]                                            ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|result_node[7]                                                 ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|result_node[8]                                            ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|result_node[8]                                                 ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|result_node[9]                                            ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|result_node[9]                                                 ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[1]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[1]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[8]~2                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[8]~2                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[7]~3                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[7]~3                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[6]~4                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[6]~4                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[5]~5                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[5]~5                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[4]~6                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[4]~6                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]~7                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]~7                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]~8                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]~8                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]~9                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]~9                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[9]                           ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[9]                                ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[8]                           ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[8]                                ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[7]                           ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[7]                                ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[6]                           ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[6]                                ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[5]                           ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[5]                                ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[4]                           ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[4]                                ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]                           ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]                                ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]                           ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]                                ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]                           ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]                                ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~5                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~5                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~6                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~6                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~7                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~7                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~8                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~8                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~9                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~9                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~10                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~10                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~11                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~11                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~12                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~12                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~21                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~21                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~22                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~22                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~23                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~23                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~24                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~24                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~25                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~25                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~26                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~26                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~27                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~27                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~28                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~28                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~29                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~29                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~30                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~30                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~31                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~31                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~32                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~32                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~33                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~33                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~34                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~34                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~35                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~35                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~36                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~36                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~37                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~37                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~38                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~38                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~39                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~39                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]             ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]~COUT        ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]             ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~COUT        ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]             ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT        ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]             ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT        ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]             ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT        ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]             ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT        ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]             ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT        ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]             ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT        ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]             ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_3|result_node[1]                                                   ; |SP2_ACEX|lpm_add_sub:op_3|result_node[1]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|result_node[2]                                                   ; |SP2_ACEX|lpm_add_sub:op_3|result_node[2]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|result_node[3]                                                   ; |SP2_ACEX|lpm_add_sub:op_3|result_node[3]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|unreg_res_node[3]~1                                ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|unreg_res_node[3]~1                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]~2                                ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]~2                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]~3                                ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]~3                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|unreg_res_node[3]                                  ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|unreg_res_node[3]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]                                  ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]                                  ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~4                                                ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~4                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~5                                                ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~5                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~9                                                ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~9                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~10                                               ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~10                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~11                                               ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~11                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~12                                               ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~12                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~13                                               ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~13                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~14                                               ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~14                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~15                                               ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~15                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]               ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_2|result_node[1]                                                   ; |SP2_ACEX|lpm_add_sub:op_2|result_node[1]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|result_node[2]                                                   ; |SP2_ACEX|lpm_add_sub:op_2|result_node[2]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|result_node[3]                                                   ; |SP2_ACEX|lpm_add_sub:op_2|result_node[3]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|unreg_res_node[3]~1                                ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|unreg_res_node[3]~1                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]~2                                ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]~2                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]~3                                ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]~3                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|unreg_res_node[3]                                  ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|unreg_res_node[3]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]                                  ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]                                  ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~4                                                ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~4                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~5                                                ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~5                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~9                                                ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~9                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~10                                               ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~10                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~11                                               ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~11                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~12                                               ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~12                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~13                                               ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~13                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~14                                               ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~14                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~15                                               ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~15                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]               ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_1|result_node[1]                                                   ; |SP2_ACEX|lpm_add_sub:op_1|result_node[1]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|result_node[2]                                                   ; |SP2_ACEX|lpm_add_sub:op_1|result_node[2]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|result_node[3]                                                   ; |SP2_ACEX|lpm_add_sub:op_1|result_node[3]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]~1                                ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]~1                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]~2                                ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]~2                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]~3                                ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]~3                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]                                  ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]                                  ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]                                  ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~4                                                ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~4                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~5                                                ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~5                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~9                                                ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~9                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~10                                               ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~10                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~11                                               ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~11                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~12                                               ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~12                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~13                                               ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~13                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~14                                               ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~14                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~15                                               ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~15                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]               ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]                    ; sout             ;
+---------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                   ; Output Port Name                                                                                 ; Output Port Type ;
+---------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+------------------+
; |SP2_ACEX|/wait                                                                             ; |SP2_ACEX|/wait                                                                                  ; out              ;
; |SP2_ACEX|/wait                                                                             ; |SP2_ACEX|/wait~result                                                                           ; pin_out          ;
; |SP2_ACEX|/wait~0                                                                           ; |SP2_ACEX|/wait~0                                                                                ; out0             ;
; |SP2_ACEX|/reset                                                                            ; |SP2_ACEX|/reset                                                                                 ; out              ;
; |SP2_ACEX|/reset                                                                            ; |SP2_ACEX|/reset~result                                                                          ; pin_out          ;
; |SP2_ACEX|/reset~0                                                                          ; |SP2_ACEX|/reset~0                                                                               ; out0             ;
; |SP2_ACEX|/rf                                                                               ; |SP2_ACEX|/rf                                                                                    ; out              ;
; |SP2_ACEX|a[10]                                                                             ; |SP2_ACEX|a[10]                                                                                  ; out              ;
; |SP2_ACEX|ra[14]                                                                            ; |SP2_ACEX|ra[14]                                                                                 ; pin_out          ;
; |SP2_ACEX|ra[15]                                                                            ; |SP2_ACEX|ra[15]                                                                                 ; pin_out          ;
; |SP2_ACEX|ra[16]                                                                            ; |SP2_ACEX|ra[16]                                                                                 ; pin_out          ;
; |SP2_ACEX|v_cs[0]                                                                           ; |SP2_ACEX|v_cs[0]                                                                                ; pin_out          ;
; |SP2_ACEX|v_cs[1]                                                                           ; |SP2_ACEX|v_cs[1]                                                                                ; pin_out          ;
; |SP2_ACEX|VA[0]                                                                             ; |SP2_ACEX|VA[0]                                                                                  ; pin_out          ;
; |SP2_ACEX|VA[1]                                                                             ; |SP2_ACEX|VA[1]                                                                                  ; pin_out          ;
; |SP2_ACEX|VA[2]                                                                             ; |SP2_ACEX|VA[2]                                                                                  ; pin_out          ;
; |SP2_ACEX|VA[10]                                                                            ; |SP2_ACEX|VA[10]                                                                                 ; pin_out          ;
; |SP2_ACEX|VA[11]                                                                            ; |SP2_ACEX|VA[11]                                                                                 ; pin_out          ;
; |SP2_ACEX|VA[12]                                                                            ; |SP2_ACEX|VA[12]                                                                                 ; pin_out          ;
; |SP2_ACEX|VA[13]                                                                            ; |SP2_ACEX|VA[13]                                                                                 ; pin_out          ;
; |SP2_ACEX|VA[14]                                                                            ; |SP2_ACEX|VA[14]                                                                                 ; pin_out          ;
; |SP2_ACEX|VA[15]                                                                            ; |SP2_ACEX|VA[15]                                                                                 ; pin_out          ;
; |SP2_ACEX|v_wr[0]                                                                           ; |SP2_ACEX|v_wr[0]                                                                                ; pin_out          ;
; |SP2_ACEX|v_wr[1]                                                                           ; |SP2_ACEX|v_wr[1]                                                                                ; pin_out          ;
; |SP2_ACEX|v_wr[2]                                                                           ; |SP2_ACEX|v_wr[2]                                                                                ; pin_out          ;
; |SP2_ACEX|VD3[0]                                                                            ; |SP2_ACEX|VD3[0]                                                                                 ; out              ;
; |SP2_ACEX|VD3[0]                                                                            ; |SP2_ACEX|VD3[0]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD3[0]~0                                                                          ; |SP2_ACEX|VD3[0]~0                                                                               ; out0             ;
; |SP2_ACEX|VD3[1]                                                                            ; |SP2_ACEX|VD3[1]                                                                                 ; out              ;
; |SP2_ACEX|VD3[1]                                                                            ; |SP2_ACEX|VD3[1]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD3[1]~1                                                                          ; |SP2_ACEX|VD3[1]~1                                                                               ; out0             ;
; |SP2_ACEX|VD3[2]                                                                            ; |SP2_ACEX|VD3[2]                                                                                 ; out              ;
; |SP2_ACEX|VD3[2]                                                                            ; |SP2_ACEX|VD3[2]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD3[2]~2                                                                          ; |SP2_ACEX|VD3[2]~2                                                                               ; out0             ;
; |SP2_ACEX|VD3[3]                                                                            ; |SP2_ACEX|VD3[3]                                                                                 ; out              ;
; |SP2_ACEX|VD3[3]                                                                            ; |SP2_ACEX|VD3[3]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD3[3]~3                                                                          ; |SP2_ACEX|VD3[3]~3                                                                               ; out0             ;
; |SP2_ACEX|VD3[4]                                                                            ; |SP2_ACEX|VD3[4]                                                                                 ; out              ;
; |SP2_ACEX|VD3[4]                                                                            ; |SP2_ACEX|VD3[4]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD3[4]~4                                                                          ; |SP2_ACEX|VD3[4]~4                                                                               ; out0             ;
; |SP2_ACEX|VD3[5]                                                                            ; |SP2_ACEX|VD3[5]                                                                                 ; out              ;
; |SP2_ACEX|VD3[5]                                                                            ; |SP2_ACEX|VD3[5]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD3[5]~5                                                                          ; |SP2_ACEX|VD3[5]~5                                                                               ; out0             ;
; |SP2_ACEX|VD3[6]                                                                            ; |SP2_ACEX|VD3[6]                                                                                 ; out              ;
; |SP2_ACEX|VD3[6]                                                                            ; |SP2_ACEX|VD3[6]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD3[6]~6                                                                          ; |SP2_ACEX|VD3[6]~6                                                                               ; out0             ;
; |SP2_ACEX|VD3[7]                                                                            ; |SP2_ACEX|VD3[7]                                                                                 ; out              ;
; |SP2_ACEX|VD3[7]                                                                            ; |SP2_ACEX|VD3[7]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD3[7]~7                                                                          ; |SP2_ACEX|VD3[7]~7                                                                               ; out0             ;
; |SP2_ACEX|VD2[0]                                                                            ; |SP2_ACEX|VD2[0]                                                                                 ; out              ;
; |SP2_ACEX|VD2[0]                                                                            ; |SP2_ACEX|VD2[0]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD2[0]~0                                                                          ; |SP2_ACEX|VD2[0]~0                                                                               ; out0             ;
; |SP2_ACEX|VD2[1]                                                                            ; |SP2_ACEX|VD2[1]                                                                                 ; out              ;
; |SP2_ACEX|VD2[1]                                                                            ; |SP2_ACEX|VD2[1]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD2[1]~1                                                                          ; |SP2_ACEX|VD2[1]~1                                                                               ; out0             ;
; |SP2_ACEX|VD2[2]                                                                            ; |SP2_ACEX|VD2[2]                                                                                 ; out              ;
; |SP2_ACEX|VD2[2]                                                                            ; |SP2_ACEX|VD2[2]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD2[2]~2                                                                          ; |SP2_ACEX|VD2[2]~2                                                                               ; out0             ;
; |SP2_ACEX|VD2[3]                                                                            ; |SP2_ACEX|VD2[3]                                                                                 ; out              ;
; |SP2_ACEX|VD2[3]                                                                            ; |SP2_ACEX|VD2[3]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD2[3]~3                                                                          ; |SP2_ACEX|VD2[3]~3                                                                               ; out0             ;
; |SP2_ACEX|VD2[4]                                                                            ; |SP2_ACEX|VD2[4]                                                                                 ; out              ;
; |SP2_ACEX|VD2[4]                                                                            ; |SP2_ACEX|VD2[4]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD2[4]~4                                                                          ; |SP2_ACEX|VD2[4]~4                                                                               ; out0             ;
; |SP2_ACEX|VD2[5]                                                                            ; |SP2_ACEX|VD2[5]                                                                                 ; out              ;
; |SP2_ACEX|VD2[5]                                                                            ; |SP2_ACEX|VD2[5]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD2[5]~5                                                                          ; |SP2_ACEX|VD2[5]~5                                                                               ; out0             ;
; |SP2_ACEX|VD2[6]                                                                            ; |SP2_ACEX|VD2[6]                                                                                 ; out              ;
; |SP2_ACEX|VD2[6]                                                                            ; |SP2_ACEX|VD2[6]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD2[6]~6                                                                          ; |SP2_ACEX|VD2[6]~6                                                                               ; out0             ;
; |SP2_ACEX|VD2[7]                                                                            ; |SP2_ACEX|VD2[7]                                                                                 ; out              ;
; |SP2_ACEX|VD2[7]                                                                            ; |SP2_ACEX|VD2[7]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD2[7]~7                                                                          ; |SP2_ACEX|VD2[7]~7                                                                               ; out0             ;
; |SP2_ACEX|VD1[0]                                                                            ; |SP2_ACEX|VD1[0]                                                                                 ; out              ;
; |SP2_ACEX|VD1[0]                                                                            ; |SP2_ACEX|VD1[0]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD1[0]~0                                                                          ; |SP2_ACEX|VD1[0]~0                                                                               ; out0             ;
; |SP2_ACEX|VD1[1]                                                                            ; |SP2_ACEX|VD1[1]                                                                                 ; out              ;
; |SP2_ACEX|VD1[1]                                                                            ; |SP2_ACEX|VD1[1]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD1[1]~1                                                                          ; |SP2_ACEX|VD1[1]~1                                                                               ; out0             ;
; |SP2_ACEX|VD1[2]                                                                            ; |SP2_ACEX|VD1[2]                                                                                 ; out              ;
; |SP2_ACEX|VD1[2]                                                                            ; |SP2_ACEX|VD1[2]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD1[2]~2                                                                          ; |SP2_ACEX|VD1[2]~2                                                                               ; out0             ;
; |SP2_ACEX|VD1[3]                                                                            ; |SP2_ACEX|VD1[3]                                                                                 ; out              ;
; |SP2_ACEX|VD1[3]                                                                            ; |SP2_ACEX|VD1[3]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD1[3]~3                                                                          ; |SP2_ACEX|VD1[3]~3                                                                               ; out0             ;
; |SP2_ACEX|VD1[4]                                                                            ; |SP2_ACEX|VD1[4]                                                                                 ; out              ;
; |SP2_ACEX|VD1[4]                                                                            ; |SP2_ACEX|VD1[4]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD1[4]~4                                                                          ; |SP2_ACEX|VD1[4]~4                                                                               ; out0             ;
; |SP2_ACEX|VD1[5]                                                                            ; |SP2_ACEX|VD1[5]                                                                                 ; out              ;
; |SP2_ACEX|VD1[5]                                                                            ; |SP2_ACEX|VD1[5]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD1[5]~5                                                                          ; |SP2_ACEX|VD1[5]~5                                                                               ; out0             ;
; |SP2_ACEX|VD1[6]                                                                            ; |SP2_ACEX|VD1[6]                                                                                 ; out              ;
; |SP2_ACEX|VD1[6]                                                                            ; |SP2_ACEX|VD1[6]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD1[6]~6                                                                          ; |SP2_ACEX|VD1[6]~6                                                                               ; out0             ;
; |SP2_ACEX|VD1[7]                                                                            ; |SP2_ACEX|VD1[7]                                                                                 ; out              ;
; |SP2_ACEX|VD1[7]                                                                            ; |SP2_ACEX|VD1[7]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD1[7]~7                                                                          ; |SP2_ACEX|VD1[7]~7                                                                               ; out0             ;
; |SP2_ACEX|VD0[0]                                                                            ; |SP2_ACEX|VD0[0]                                                                                 ; out              ;
; |SP2_ACEX|VD0[0]                                                                            ; |SP2_ACEX|VD0[0]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD0[0]~0                                                                          ; |SP2_ACEX|VD0[0]~0                                                                               ; out0             ;
; |SP2_ACEX|VD0[1]                                                                            ; |SP2_ACEX|VD0[1]                                                                                 ; out              ;
; |SP2_ACEX|VD0[1]                                                                            ; |SP2_ACEX|VD0[1]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD0[1]~1                                                                          ; |SP2_ACEX|VD0[1]~1                                                                               ; out0             ;
; |SP2_ACEX|VD0[2]                                                                            ; |SP2_ACEX|VD0[2]                                                                                 ; out              ;
; |SP2_ACEX|VD0[2]                                                                            ; |SP2_ACEX|VD0[2]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD0[2]~2                                                                          ; |SP2_ACEX|VD0[2]~2                                                                               ; out0             ;
; |SP2_ACEX|VD0[3]                                                                            ; |SP2_ACEX|VD0[3]                                                                                 ; out              ;
; |SP2_ACEX|VD0[3]                                                                            ; |SP2_ACEX|VD0[3]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD0[3]~3                                                                          ; |SP2_ACEX|VD0[3]~3                                                                               ; out0             ;
; |SP2_ACEX|VD0[4]                                                                            ; |SP2_ACEX|VD0[4]                                                                                 ; out              ;
; |SP2_ACEX|VD0[4]                                                                            ; |SP2_ACEX|VD0[4]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD0[4]~4                                                                          ; |SP2_ACEX|VD0[4]~4                                                                               ; out0             ;
; |SP2_ACEX|VD0[5]                                                                            ; |SP2_ACEX|VD0[5]                                                                                 ; out              ;
; |SP2_ACEX|VD0[5]                                                                            ; |SP2_ACEX|VD0[5]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD0[5]~5                                                                          ; |SP2_ACEX|VD0[5]~5                                                                               ; out0             ;
; |SP2_ACEX|VD0[6]                                                                            ; |SP2_ACEX|VD0[6]                                                                                 ; out              ;
; |SP2_ACEX|VD0[6]                                                                            ; |SP2_ACEX|VD0[6]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD0[6]~6                                                                          ; |SP2_ACEX|VD0[6]~6                                                                               ; out0             ;
; |SP2_ACEX|VD0[7]                                                                            ; |SP2_ACEX|VD0[7]                                                                                 ; out              ;
; |SP2_ACEX|VD0[7]                                                                            ; |SP2_ACEX|VD0[7]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD0[7]~7                                                                          ; |SP2_ACEX|VD0[7]~7                                                                               ; out0             ;
; |SP2_ACEX|DAC_DATA                                                                          ; |SP2_ACEX|DAC_DATA                                                                               ; pin_out          ;
; |SP2_ACEX|DAC_WS                                                                            ; |SP2_ACEX|DAC_WS                                                                                 ; pin_out          ;
; |SP2_ACEX|md[1]                                                                             ; |SP2_ACEX|md[1]                                                                                  ; out              ;
; |SP2_ACEX|md[9]                                                                             ; |SP2_ACEX|md[9]                                                                                  ; out              ;
; |SP2_ACEX|md[10]                                                                            ; |SP2_ACEX|md[10]                                                                                 ; out              ;
; |SP2_ACEX|md[10]                                                                            ; |SP2_ACEX|md[10]~result                                                                          ; pin_out          ;
; |SP2_ACEX|md[10]~10                                                                         ; |SP2_ACEX|md[10]~10                                                                              ; out0             ;
; |SP2_ACEX|ma[12]                                                                            ; |SP2_ACEX|ma[12]                                                                                 ; pin_out          ;
; |SP2_ACEX|ma[13]                                                                            ; |SP2_ACEX|ma[13]                                                                                 ; pin_out          ;
; |SP2_ACEX|ma[14]                                                                            ; |SP2_ACEX|ma[14]                                                                                 ; pin_out          ;
; |SP2_ACEX|/WE                                                                               ; |SP2_ACEX|/WE                                                                                    ; pin_out          ;
; |SP2_ACEX|XACS                                                                              ; |SP2_ACEX|XACS                                                                                   ; pin_out          ;
; |SP2_ACEX|XA[0]                                                                             ; |SP2_ACEX|XA[0]                                                                                  ; out              ;
; |SP2_ACEX|XA[0]                                                                             ; |SP2_ACEX|XA[0]~result                                                                           ; pin_out          ;
; |SP2_ACEX|XA[0]~0                                                                           ; |SP2_ACEX|XA[0]~0                                                                                ; out0             ;
; |SP2_ACEX|XA[1]                                                                             ; |SP2_ACEX|XA[1]                                                                                  ; out              ;
; |SP2_ACEX|XA[1]                                                                             ; |SP2_ACEX|XA[1]~result                                                                           ; pin_out          ;
; |SP2_ACEX|XA[1]~1                                                                           ; |SP2_ACEX|XA[1]~1                                                                                ; out0             ;
; |SP2_ACEX|XA[2]                                                                             ; |SP2_ACEX|XA[2]                                                                                  ; out              ;
; |SP2_ACEX|XA[2]                                                                             ; |SP2_ACEX|XA[2]~result                                                                           ; pin_out          ;
; |SP2_ACEX|XA[2]~2                                                                           ; |SP2_ACEX|XA[2]~2                                                                                ; out0             ;
; |SP2_ACEX|RD_KMPS                                                                           ; |SP2_ACEX|RD_KMPS                                                                                ; pin_out          ;
; |SP2_ACEX|_~0                                                                               ; |SP2_ACEX|_~0                                                                                    ; out0             ;
; |SP2_ACEX|_~2                                                                               ; |SP2_ACEX|_~2                                                                                    ; out0             ;
; |SP2_ACEX|SOFT_RESET                                                                        ; |SP2_ACEX|SOFT_RESET                                                                             ; out0             ;
; |SP2_ACEX|_~6                                                                               ; |SP2_ACEX|_~6                                                                                    ; out0             ;
; |SP2_ACEX|_~18                                                                              ; |SP2_ACEX|_~18                                                                                   ; out0             ;
; |SP2_ACEX|_~20                                                                              ; |SP2_ACEX|_~20                                                                                   ; out0             ;
; |SP2_ACEX|_~21                                                                              ; |SP2_ACEX|_~21                                                                                   ; out0             ;
; |SP2_ACEX|_~22                                                                              ; |SP2_ACEX|_~22                                                                                   ; out0             ;
; |SP2_ACEX|_~23                                                                              ; |SP2_ACEX|_~23                                                                                   ; out0             ;
; |SP2_ACEX|_~24                                                                              ; |SP2_ACEX|_~24                                                                                   ; out0             ;
; |SP2_ACEX|_~25                                                                              ; |SP2_ACEX|_~25                                                                                   ; out0             ;
; |SP2_ACEX|_~26                                                                              ; |SP2_ACEX|_~26                                                                                   ; out0             ;
; |SP2_ACEX|_~27                                                                              ; |SP2_ACEX|_~27                                                                                   ; out0             ;
; |SP2_ACEX|_~34                                                                              ; |SP2_ACEX|_~34                                                                                   ; out0             ;
; |SP2_ACEX|hddr[7]~0                                                                         ; |SP2_ACEX|hddr[7]~0                                                                              ; out0             ;
; |SP2_ACEX|_~52                                                                              ; |SP2_ACEX|_~52                                                                                   ; out0             ;
; |SP2_ACEX|_~54                                                                              ; |SP2_ACEX|_~54                                                                                   ; out0             ;
; |SP2_ACEX|_~57                                                                              ; |SP2_ACEX|_~57                                                                                   ; out0             ;
; |SP2_ACEX|_~58                                                                              ; |SP2_ACEX|_~58                                                                                   ; out0             ;
; |SP2_ACEX|_~64                                                                              ; |SP2_ACEX|_~64                                                                                   ; out0             ;
; |SP2_ACEX|_~66                                                                              ; |SP2_ACEX|_~66                                                                                   ; out0             ;
; |SP2_ACEX|_~67                                                                              ; |SP2_ACEX|_~67                                                                                   ; out0             ;
; |SP2_ACEX|_~68                                                                              ; |SP2_ACEX|_~68                                                                                   ; out0             ;
; |SP2_ACEX|_~72                                                                              ; |SP2_ACEX|_~72                                                                                   ; out0             ;
; |SP2_ACEX|_~73                                                                              ; |SP2_ACEX|_~73                                                                                   ; out0             ;
; |SP2_ACEX|KEY/KEMS[6]~1                                                                     ; |SP2_ACEX|KEY/KEMS[6]~1                                                                          ; out0             ;
; |SP2_ACEX|_~74                                                                              ; |SP2_ACEX|_~74                                                                                   ; out0             ;
; |SP2_ACEX|KEY/KEMS[5]~2                                                                     ; |SP2_ACEX|KEY/KEMS[5]~2                                                                          ; out0             ;
; |SP2_ACEX|_~75                                                                              ; |SP2_ACEX|_~75                                                                                   ; out0             ;
; |SP2_ACEX|_~76                                                                              ; |SP2_ACEX|_~76                                                                                   ; out0             ;
; |SP2_ACEX|_~77                                                                              ; |SP2_ACEX|_~77                                                                                   ; out0             ;
; |SP2_ACEX|_~78                                                                              ; |SP2_ACEX|_~78                                                                                   ; out0             ;
; |SP2_ACEX|_~79                                                                              ; |SP2_ACEX|_~79                                                                                   ; out0             ;
; |SP2_ACEX|_~80                                                                              ; |SP2_ACEX|_~80                                                                                   ; out0             ;
; |SP2_ACEX|AY/PORTS[7]~0                                                                     ; |SP2_ACEX|AY/PORTS[7]~0                                                                          ; out0             ;
; |SP2_ACEX|_~81                                                                              ; |SP2_ACEX|_~81                                                                                   ; out0             ;
; |SP2_ACEX|_~82                                                                              ; |SP2_ACEX|_~82                                                                                   ; out0             ;
; |SP2_ACEX|AY/PORTS[5]~2                                                                     ; |SP2_ACEX|AY/PORTS[5]~2                                                                          ; out0             ;
; |SP2_ACEX|_~83                                                                              ; |SP2_ACEX|_~83                                                                                   ; out0             ;
; |SP2_ACEX|AY/PORTS[4]~3                                                                     ; |SP2_ACEX|AY/PORTS[4]~3                                                                          ; out0             ;
; |SP2_ACEX|_~84                                                                              ; |SP2_ACEX|_~84                                                                                   ; out0             ;
; |SP2_ACEX|AY/PORTS[3]~4                                                                     ; |SP2_ACEX|AY/PORTS[3]~4                                                                          ; out0             ;
; |SP2_ACEX|_~85                                                                              ; |SP2_ACEX|_~85                                                                                   ; out0             ;
; |SP2_ACEX|_~86                                                                              ; |SP2_ACEX|_~86                                                                                   ; out0             ;
; |SP2_ACEX|_~87                                                                              ; |SP2_ACEX|_~87                                                                                   ; out0             ;
; |SP2_ACEX|_~88                                                                              ; |SP2_ACEX|_~88                                                                                   ; out0             ;
; |SP2_ACEX|_~89                                                                              ; |SP2_ACEX|_~89                                                                                   ; out0             ;
; |SP2_ACEX|_~90                                                                              ; |SP2_ACEX|_~90                                                                                   ; out0             ;
; |SP2_ACEX|_~91                                                                              ; |SP2_ACEX|_~91                                                                                   ; out0             ;
; |SP2_ACEX|_~92                                                                              ; |SP2_ACEX|_~92                                                                                   ; out0             ;
; |SP2_ACEX|_~93                                                                              ; |SP2_ACEX|_~93                                                                                   ; out0             ;
; |SP2_ACEX|_~94                                                                              ; |SP2_ACEX|_~94                                                                                   ; out0             ;
; |SP2_ACEX|_~95                                                                              ; |SP2_ACEX|_~95                                                                                   ; out0             ;
; |SP2_ACEX|_~96                                                                              ; |SP2_ACEX|_~96                                                                                   ; out0             ;
; |SP2_ACEX|_~97                                                                              ; |SP2_ACEX|_~97                                                                                   ; out0             ;
; |SP2_ACEX|_~99                                                                              ; |SP2_ACEX|_~99                                                                                   ; out0             ;
; |SP2_ACEX|_~100                                                                             ; |SP2_ACEX|_~100                                                                                  ; out0             ;
; |SP2_ACEX|_~101                                                                             ; |SP2_ACEX|_~101                                                                                  ; out0             ;
; |SP2_ACEX|_~102                                                                             ; |SP2_ACEX|_~102                                                                                  ; out0             ;
; |SP2_ACEX|_~103                                                                             ; |SP2_ACEX|_~103                                                                                  ; out0             ;
; |SP2_ACEX|_~104                                                                             ; |SP2_ACEX|_~104                                                                                  ; out0             ;
; |SP2_ACEX|_~105                                                                             ; |SP2_ACEX|_~105                                                                                  ; out0             ;
; |SP2_ACEX|_~106                                                                             ; |SP2_ACEX|_~106                                                                                  ; out0             ;
; |SP2_ACEX|_~109                                                                             ; |SP2_ACEX|_~109                                                                                  ; out0             ;
; |SP2_ACEX|_~111                                                                             ; |SP2_ACEX|_~111                                                                                  ; out0             ;
; |SP2_ACEX|_~112                                                                             ; |SP2_ACEX|_~112                                                                                  ; out0             ;
; |SP2_ACEX|_~113                                                                             ; |SP2_ACEX|_~113                                                                                  ; out0             ;
; |SP2_ACEX|DD[2]~5                                                                           ; |SP2_ACEX|DD[2]~5                                                                                ; out0             ;
; |SP2_ACEX|DD[1]~6                                                                           ; |SP2_ACEX|DD[1]~6                                                                                ; out0             ;
; |SP2_ACEX|ISA_PORT[7]~0                                                                     ; |SP2_ACEX|ISA_PORT[7]~0                                                                          ; out0             ;
; |SP2_ACEX|_~137                                                                             ; |SP2_ACEX|_~137                                                                                  ; out0             ;
; |SP2_ACEX|_~141                                                                             ; |SP2_ACEX|_~141                                                                                  ; out0             ;
; |SP2_ACEX|ISA_A[3]~0                                                                        ; |SP2_ACEX|ISA_A[3]~0                                                                             ; out0             ;
; |SP2_ACEX|_~147                                                                             ; |SP2_ACEX|_~147                                                                                  ; out0             ;
; |SP2_ACEX|ISA_A[2]~2                                                                        ; |SP2_ACEX|ISA_A[2]~2                                                                             ; out0             ;
; |SP2_ACEX|ISA_A[2]                                                                          ; |SP2_ACEX|ISA_A[2]                                                                               ; out0             ;
; |SP2_ACEX|ISA_A[1]~3                                                                        ; |SP2_ACEX|ISA_A[1]~3                                                                             ; out0             ;
; |SP2_ACEX|ISA_A[1]                                                                          ; |SP2_ACEX|ISA_A[1]                                                                               ; out0             ;
; |SP2_ACEX|ISA_A[0]~4                                                                        ; |SP2_ACEX|ISA_A[0]~4                                                                             ; out0             ;
; |SP2_ACEX|ISA_A[0]                                                                          ; |SP2_ACEX|ISA_A[0]                                                                               ; out0             ;
; |SP2_ACEX|ISA_A[2]~5                                                                        ; |SP2_ACEX|ISA_A[2]~5                                                                             ; out0             ;
; |SP2_ACEX|ISA_A[1]~6                                                                        ; |SP2_ACEX|ISA_A[1]~6                                                                             ; out0             ;
; |SP2_ACEX|ISA_A[0]~7                                                                        ; |SP2_ACEX|ISA_A[0]~7                                                                             ; out0             ;
; |SP2_ACEX|ISA_A[3]~8                                                                        ; |SP2_ACEX|ISA_A[3]~8                                                                             ; out0             ;
; |SP2_ACEX|ISA_A[1]~9                                                                        ; |SP2_ACEX|ISA_A[1]~9                                                                             ; out0             ;
; |SP2_ACEX|ISA_A[0]~10                                                                       ; |SP2_ACEX|ISA_A[0]~10                                                                            ; out0             ;
; |SP2_ACEX|_~153                                                                             ; |SP2_ACEX|_~153                                                                                  ; out0             ;
; |SP2_ACEX|XACS~1                                                                            ; |SP2_ACEX|XACS~1                                                                                 ; out0             ;
; |SP2_ACEX|_~155                                                                             ; |SP2_ACEX|_~155                                                                                  ; out0             ;
; |SP2_ACEX|XACS~2                                                                            ; |SP2_ACEX|XACS~2                                                                                 ; out0             ;
; |SP2_ACEX|_~158                                                                             ; |SP2_ACEX|_~158                                                                                  ; out0             ;
; |SP2_ACEX|ROM_RG[7]~0                                                                       ; |SP2_ACEX|ROM_RG[7]~0                                                                            ; out0             ;
; |SP2_ACEX|_~160                                                                             ; |SP2_ACEX|_~160                                                                                  ; out0             ;
; |SP2_ACEX|RD_KMPS~0                                                                         ; |SP2_ACEX|RD_KMPS~0                                                                              ; out0             ;
; |SP2_ACEX|INT_X                                                                             ; |SP2_ACEX|INT_X                                                                                  ; out0             ;
; |SP2_ACEX|_~166                                                                             ; |SP2_ACEX|_~166                                                                                  ; out0             ;
; |SP2_ACEX|_~167                                                                             ; |SP2_ACEX|_~167                                                                                  ; out0             ;
; |SP2_ACEX|_~168                                                                             ; |SP2_ACEX|_~168                                                                                  ; out0             ;
; |SP2_ACEX|_~169                                                                             ; |SP2_ACEX|_~169                                                                                  ; out0             ;
; |SP2_ACEX|_~171                                                                             ; |SP2_ACEX|_~171                                                                                  ; out0             ;
; |SP2_ACEX|_~172                                                                             ; |SP2_ACEX|_~172                                                                                  ; out0             ;
; |SP2_ACEX|_~173                                                                             ; |SP2_ACEX|_~173                                                                                  ; out0             ;
; |SP2_ACEX|_~174                                                                             ; |SP2_ACEX|_~174                                                                                  ; out0             ;
; |SP2_ACEX|_~175                                                                             ; |SP2_ACEX|_~175                                                                                  ; out0             ;
; |SP2_ACEX|SINC_HOLD[3]~0                                                                    ; |SP2_ACEX|SINC_HOLD[3]~0                                                                         ; out0             ;
; |SP2_ACEX|_~176                                                                             ; |SP2_ACEX|_~176                                                                                  ; out0             ;
; |SP2_ACEX|SINC_HOLD[2]~1                                                                    ; |SP2_ACEX|SINC_HOLD[2]~1                                                                         ; out0             ;
; |SP2_ACEX|_~177                                                                             ; |SP2_ACEX|_~177                                                                                  ; out0             ;
; |SP2_ACEX|SINC_HOLD[1]~2                                                                    ; |SP2_ACEX|SINC_HOLD[1]~2                                                                         ; out0             ;
; |SP2_ACEX|_~178                                                                             ; |SP2_ACEX|_~178                                                                                  ; out0             ;
; |SP2_ACEX|SINC_HOLD[0]~3                                                                    ; |SP2_ACEX|SINC_HOLD[0]~3                                                                         ; out0             ;
; |SP2_ACEX|_~179                                                                             ; |SP2_ACEX|_~179                                                                                  ; out0             ;
; |SP2_ACEX|_~180                                                                             ; |SP2_ACEX|_~180                                                                                  ; out0             ;
; |SP2_ACEX|_~181                                                                             ; |SP2_ACEX|_~181                                                                                  ; out0             ;
; |SP2_ACEX|_~182                                                                             ; |SP2_ACEX|_~182                                                                                  ; out0             ;
; |SP2_ACEX|_~185                                                                             ; |SP2_ACEX|_~185                                                                                  ; out0             ;
; |SP2_ACEX|_~186                                                                             ; |SP2_ACEX|_~186                                                                                  ; out0             ;
; |SP2_ACEX|_~187                                                                             ; |SP2_ACEX|_~187                                                                                  ; out0             ;
; |SP2_ACEX|_~188                                                                             ; |SP2_ACEX|_~188                                                                                  ; out0             ;
; |SP2_ACEX|_~189                                                                             ; |SP2_ACEX|_~189                                                                                  ; out0             ;
; |SP2_ACEX|_~190                                                                             ; |SP2_ACEX|_~190                                                                                  ; out0             ;
; |SP2_ACEX|SINC_HOLD[8]~4                                                                    ; |SP2_ACEX|SINC_HOLD[8]~4                                                                         ; out0             ;
; |SP2_ACEX|_~191                                                                             ; |SP2_ACEX|_~191                                                                                  ; out0             ;
; |SP2_ACEX|SINC_HOLD[7]~5                                                                    ; |SP2_ACEX|SINC_HOLD[7]~5                                                                         ; out0             ;
; |SP2_ACEX|_~192                                                                             ; |SP2_ACEX|_~192                                                                                  ; out0             ;
; |SP2_ACEX|SINC_HOLD[6]~6                                                                    ; |SP2_ACEX|SINC_HOLD[6]~6                                                                         ; out0             ;
; |SP2_ACEX|_~193                                                                             ; |SP2_ACEX|_~193                                                                                  ; out0             ;
; |SP2_ACEX|SINC_HOLD[5]~7                                                                    ; |SP2_ACEX|SINC_HOLD[5]~7                                                                         ; out0             ;
; |SP2_ACEX|_~195                                                                             ; |SP2_ACEX|_~195                                                                                  ; out0             ;
; |SP2_ACEX|_~196                                                                             ; |SP2_ACEX|_~196                                                                                  ; out0             ;
; |SP2_ACEX|_~197                                                                             ; |SP2_ACEX|_~197                                                                                  ; out0             ;
; |SP2_ACEX|_~199                                                                             ; |SP2_ACEX|_~199                                                                                  ; out0             ;
; |SP2_ACEX|DOS_~0                                                                            ; |SP2_ACEX|DOS_~0                                                                                 ; out0             ;
; |SP2_ACEX|DOS_                                                                              ; |SP2_ACEX|DOS_                                                                                   ; out0             ;
; |SP2_ACEX|_~202                                                                             ; |SP2_ACEX|_~202                                                                                  ; out0             ;
; |SP2_ACEX|_~203                                                                             ; |SP2_ACEX|_~203                                                                                  ; out0             ;
; |SP2_ACEX|_~204                                                                             ; |SP2_ACEX|_~204                                                                                  ; out0             ;
; |SP2_ACEX|_~205                                                                             ; |SP2_ACEX|_~205                                                                                  ; out0             ;
; |SP2_ACEX|_~206                                                                             ; |SP2_ACEX|_~206                                                                                  ; out0             ;
; |SP2_ACEX|_~207                                                                             ; |SP2_ACEX|_~207                                                                                  ; out0             ;
; |SP2_ACEX|_~208                                                                             ; |SP2_ACEX|_~208                                                                                  ; out0             ;
; |SP2_ACEX|_~209                                                                             ; |SP2_ACEX|_~209                                                                                  ; out0             ;
; |SP2_ACEX|_~210                                                                             ; |SP2_ACEX|_~210                                                                                  ; out0             ;
; |SP2_ACEX|_~211                                                                             ; |SP2_ACEX|_~211                                                                                  ; out0             ;
; |SP2_ACEX|_~212                                                                             ; |SP2_ACEX|_~212                                                                                  ; out0             ;
; |SP2_ACEX|_~213                                                                             ; |SP2_ACEX|_~213                                                                                  ; out0             ;
; |SP2_ACEX|_~214                                                                             ; |SP2_ACEX|_~214                                                                                  ; out0             ;
; |SP2_ACEX|_~215                                                                             ; |SP2_ACEX|_~215                                                                                  ; out0             ;
; |SP2_ACEX|_~216                                                                             ; |SP2_ACEX|_~216                                                                                  ; out0             ;
; |SP2_ACEX|_~217                                                                             ; |SP2_ACEX|_~217                                                                                  ; out0             ;
; |SP2_ACEX|_~219                                                                             ; |SP2_ACEX|_~219                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[15]~1                                                                     ; |SP2_ACEX|AUDIO_R[15]~1                                                                          ; out0             ;
; |SP2_ACEX|_~220                                                                             ; |SP2_ACEX|_~220                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[14]~2                                                                     ; |SP2_ACEX|AUDIO_R[14]~2                                                                          ; out0             ;
; |SP2_ACEX|_~221                                                                             ; |SP2_ACEX|_~221                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[13]~3                                                                     ; |SP2_ACEX|AUDIO_R[13]~3                                                                          ; out0             ;
; |SP2_ACEX|_~222                                                                             ; |SP2_ACEX|_~222                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[12]~4                                                                     ; |SP2_ACEX|AUDIO_R[12]~4                                                                          ; out0             ;
; |SP2_ACEX|_~223                                                                             ; |SP2_ACEX|_~223                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[11]~5                                                                     ; |SP2_ACEX|AUDIO_R[11]~5                                                                          ; out0             ;
; |SP2_ACEX|_~224                                                                             ; |SP2_ACEX|_~224                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[10]~6                                                                     ; |SP2_ACEX|AUDIO_R[10]~6                                                                          ; out0             ;
; |SP2_ACEX|_~225                                                                             ; |SP2_ACEX|_~225                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[9]~7                                                                      ; |SP2_ACEX|AUDIO_R[9]~7                                                                           ; out0             ;
; |SP2_ACEX|_~226                                                                             ; |SP2_ACEX|_~226                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[8]~8                                                                      ; |SP2_ACEX|AUDIO_R[8]~8                                                                           ; out0             ;
; |SP2_ACEX|_~227                                                                             ; |SP2_ACEX|_~227                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[7]~9                                                                      ; |SP2_ACEX|AUDIO_R[7]~9                                                                           ; out0             ;
; |SP2_ACEX|_~228                                                                             ; |SP2_ACEX|_~228                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[6]~10                                                                     ; |SP2_ACEX|AUDIO_R[6]~10                                                                          ; out0             ;
; |SP2_ACEX|_~229                                                                             ; |SP2_ACEX|_~229                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[5]~11                                                                     ; |SP2_ACEX|AUDIO_R[5]~11                                                                          ; out0             ;
; |SP2_ACEX|_~230                                                                             ; |SP2_ACEX|_~230                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[4]~12                                                                     ; |SP2_ACEX|AUDIO_R[4]~12                                                                          ; out0             ;
; |SP2_ACEX|_~231                                                                             ; |SP2_ACEX|_~231                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[3]~13                                                                     ; |SP2_ACEX|AUDIO_R[3]~13                                                                          ; out0             ;
; |SP2_ACEX|_~232                                                                             ; |SP2_ACEX|_~232                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[2]~14                                                                     ; |SP2_ACEX|AUDIO_R[2]~14                                                                          ; out0             ;
; |SP2_ACEX|_~233                                                                             ; |SP2_ACEX|_~233                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[1]~15                                                                     ; |SP2_ACEX|AUDIO_R[1]~15                                                                          ; out0             ;
; |SP2_ACEX|_~234                                                                             ; |SP2_ACEX|_~234                                                                                  ; out0             ;
; |SP2_ACEX|_~239                                                                             ; |SP2_ACEX|_~239                                                                                  ; out0             ;
; |SP2_ACEX|CBL_TAB[4]~0                                                                      ; |SP2_ACEX|CBL_TAB[4]~0                                                                           ; out0             ;
; |SP2_ACEX|CBL_TAB[3]~1                                                                      ; |SP2_ACEX|CBL_TAB[3]~1                                                                           ; out0             ;
; |SP2_ACEX|CBL_TAB[2]~2                                                                      ; |SP2_ACEX|CBL_TAB[2]~2                                                                           ; out0             ;
; |SP2_ACEX|CBL_TAB[1]~3                                                                      ; |SP2_ACEX|CBL_TAB[1]~3                                                                           ; out0             ;
; |SP2_ACEX|CBL_TAB[0]~4                                                                      ; |SP2_ACEX|CBL_TAB[0]~4                                                                           ; out0             ;
; |SP2_ACEX|_~243                                                                             ; |SP2_ACEX|_~243                                                                                  ; out0             ;
; |SP2_ACEX|_~247                                                                             ; |SP2_ACEX|_~247                                                                                  ; out0             ;
; |SP2_ACEX|_~250                                                                             ; |SP2_ACEX|_~250                                                                                  ; out0             ;
; |SP2_ACEX|_~253                                                                             ; |SP2_ACEX|_~253                                                                                  ; out0             ;
; |SP2_ACEX|_~255                                                                             ; |SP2_ACEX|_~255                                                                                  ; out0             ;
; |SP2_ACEX|_~258                                                                             ; |SP2_ACEX|_~258                                                                                  ; out0             ;
; |SP2_ACEX|_~260                                                                             ; |SP2_ACEX|_~260                                                                                  ; out0             ;
; |SP2_ACEX|_~262                                                                             ; |SP2_ACEX|_~262                                                                                  ; out0             ;
; |SP2_ACEX|_~263                                                                             ; |SP2_ACEX|_~263                                                                                  ; out0             ;
; |SP2_ACEX|_~269                                                                             ; |SP2_ACEX|_~269                                                                                  ; out0             ;
; |SP2_ACEX|_~270                                                                             ; |SP2_ACEX|_~270                                                                                  ; out0             ;
; |SP2_ACEX|_~271                                                                             ; |SP2_ACEX|_~271                                                                                  ; out0             ;
; |SP2_ACEX|_~272                                                                             ; |SP2_ACEX|_~272                                                                                  ; out0             ;
; |SP2_ACEX|_~273                                                                             ; |SP2_ACEX|_~273                                                                                  ; out0             ;
; |SP2_ACEX|_~275                                                                             ; |SP2_ACEX|_~275                                                                                  ; out0             ;
; |SP2_ACEX|CBL_CTX[4]~1                                                                      ; |SP2_ACEX|CBL_CTX[4]~1                                                                           ; out0             ;
; |SP2_ACEX|_~276                                                                             ; |SP2_ACEX|_~276                                                                                  ; out0             ;
; |SP2_ACEX|CBL_CTX[3]~2                                                                      ; |SP2_ACEX|CBL_CTX[3]~2                                                                           ; out0             ;
; |SP2_ACEX|_~277                                                                             ; |SP2_ACEX|_~277                                                                                  ; out0             ;
; |SP2_ACEX|CBL_CTX[2]~3                                                                      ; |SP2_ACEX|CBL_CTX[2]~3                                                                           ; out0             ;
; |SP2_ACEX|_~278                                                                             ; |SP2_ACEX|_~278                                                                                  ; out0             ;
; |SP2_ACEX|CBL_CTX[1]~4                                                                      ; |SP2_ACEX|CBL_CTX[1]~4                                                                           ; out0             ;
; |SP2_ACEX|_~279                                                                             ; |SP2_ACEX|_~279                                                                                  ; out0             ;
; |SP2_ACEX|CBL_CTX[0]~5                                                                      ; |SP2_ACEX|CBL_CTX[0]~5                                                                           ; out0             ;
; |SP2_ACEX|_~280                                                                             ; |SP2_ACEX|_~280                                                                                  ; out0             ;
; |SP2_ACEX|_~283                                                                             ; |SP2_ACEX|_~283                                                                                  ; out0             ;
; |SP2_ACEX|_~285                                                                             ; |SP2_ACEX|_~285                                                                                  ; out0             ;
; |SP2_ACEX|_~286                                                                             ; |SP2_ACEX|_~286                                                                                  ; out0             ;
; |SP2_ACEX|_~287                                                                             ; |SP2_ACEX|_~287                                                                                  ; out0             ;
; |SP2_ACEX|_~288                                                                             ; |SP2_ACEX|_~288                                                                                  ; out0             ;
; |SP2_ACEX|_~289                                                                             ; |SP2_ACEX|_~289                                                                                  ; out0             ;
; |SP2_ACEX|_~290                                                                             ; |SP2_ACEX|_~290                                                                                  ; out0             ;
; |SP2_ACEX|_~291                                                                             ; |SP2_ACEX|_~291                                                                                  ; out0             ;
; |SP2_ACEX|_~292                                                                             ; |SP2_ACEX|_~292                                                                                  ; out0             ;
; |SP2_ACEX|_~293                                                                             ; |SP2_ACEX|_~293                                                                                  ; out0             ;
; |SP2_ACEX|_~294                                                                             ; |SP2_ACEX|_~294                                                                                  ; out0             ;
; |SP2_ACEX|_~296                                                                             ; |SP2_ACEX|_~296                                                                                  ; out0             ;
; |SP2_ACEX|CBL_CNT[7]~1                                                                      ; |SP2_ACEX|CBL_CNT[7]~1                                                                           ; out0             ;
; |SP2_ACEX|_~297                                                                             ; |SP2_ACEX|_~297                                                                                  ; out0             ;
; |SP2_ACEX|CBL_CNT[6]~2                                                                      ; |SP2_ACEX|CBL_CNT[6]~2                                                                           ; out0             ;
; |SP2_ACEX|_~298                                                                             ; |SP2_ACEX|_~298                                                                                  ; out0             ;
; |SP2_ACEX|CBL_CNT[5]~3                                                                      ; |SP2_ACEX|CBL_CNT[5]~3                                                                           ; out0             ;
; |SP2_ACEX|_~299                                                                             ; |SP2_ACEX|_~299                                                                                  ; out0             ;
; |SP2_ACEX|CBL_CNT[4]~4                                                                      ; |SP2_ACEX|CBL_CNT[4]~4                                                                           ; out0             ;
; |SP2_ACEX|_~300                                                                             ; |SP2_ACEX|_~300                                                                                  ; out0             ;
; |SP2_ACEX|CBL_CNT[3]~5                                                                      ; |SP2_ACEX|CBL_CNT[3]~5                                                                           ; out0             ;
; |SP2_ACEX|_~301                                                                             ; |SP2_ACEX|_~301                                                                                  ; out0             ;
; |SP2_ACEX|CBL_CNT[2]~6                                                                      ; |SP2_ACEX|CBL_CNT[2]~6                                                                           ; out0             ;
; |SP2_ACEX|_~302                                                                             ; |SP2_ACEX|_~302                                                                                  ; out0             ;
; |SP2_ACEX|CBL_CNT[1]~7                                                                      ; |SP2_ACEX|CBL_CNT[1]~7                                                                           ; out0             ;
; |SP2_ACEX|_~303                                                                             ; |SP2_ACEX|_~303                                                                                  ; out0             ;
; |SP2_ACEX|CBL_CNT[0]~8                                                                      ; |SP2_ACEX|CBL_CNT[0]~8                                                                           ; out0             ;
; |SP2_ACEX|_~304                                                                             ; |SP2_ACEX|_~304                                                                                  ; out0             ;
; |SP2_ACEX|_~305                                                                             ; |SP2_ACEX|_~305                                                                                  ; out0             ;
; |SP2_ACEX|_~306                                                                             ; |SP2_ACEX|_~306                                                                                  ; out0             ;
; |SP2_ACEX|_~307                                                                             ; |SP2_ACEX|_~307                                                                                  ; out0             ;
; |SP2_ACEX|_~308                                                                             ; |SP2_ACEX|_~308                                                                                  ; out0             ;
; |SP2_ACEX|_~309                                                                             ; |SP2_ACEX|_~309                                                                                  ; out0             ;
; |SP2_ACEX|_~310                                                                             ; |SP2_ACEX|_~310                                                                                  ; out0             ;
; |SP2_ACEX|_~311                                                                             ; |SP2_ACEX|_~311                                                                                  ; out0             ;
; |SP2_ACEX|_~312                                                                             ; |SP2_ACEX|_~312                                                                                  ; out0             ;
; |SP2_ACEX|CBL_IND                                                                           ; |SP2_ACEX|CBL_IND                                                                                ; out0             ;
; |SP2_ACEX|CBL_WR~0                                                                          ; |SP2_ACEX|CBL_WR~0                                                                               ; out0             ;
; |SP2_ACEX|CBL_WR~1                                                                          ; |SP2_ACEX|CBL_WR~1                                                                               ; out0             ;
; |SP2_ACEX|CBL_WR                                                                            ; |SP2_ACEX|CBL_WR                                                                                 ; out0             ;
; |SP2_ACEX|CBL_WAE                                                                           ; |SP2_ACEX|CBL_WAE                                                                                ; out0             ;
; |SP2_ACEX|_~315                                                                             ; |SP2_ACEX|_~315                                                                                  ; out0             ;
; |SP2_ACEX|_~317                                                                             ; |SP2_ACEX|_~317                                                                                  ; out0             ;
; |SP2_ACEX|CBL_WA[7]~2                                                                       ; |SP2_ACEX|CBL_WA[7]~2                                                                            ; out0             ;
; |SP2_ACEX|CBL_WA[7]~3                                                                       ; |SP2_ACEX|CBL_WA[7]~3                                                                            ; out0             ;
; |SP2_ACEX|_~318                                                                             ; |SP2_ACEX|_~318                                                                                  ; out0             ;
; |SP2_ACEX|CBL_WA[6]~4                                                                       ; |SP2_ACEX|CBL_WA[6]~4                                                                            ; out0             ;
; |SP2_ACEX|_~320                                                                             ; |SP2_ACEX|_~320                                                                                  ; out0             ;
; |SP2_ACEX|_~336                                                                             ; |SP2_ACEX|_~336                                                                                  ; out0             ;
; |SP2_ACEX|_~344                                                                             ; |SP2_ACEX|_~344                                                                                  ; out0             ;
; |SP2_ACEX|_~356                                                                             ; |SP2_ACEX|_~356                                                                                  ; out0             ;
; |SP2_ACEX|_~357                                                                             ; |SP2_ACEX|_~357                                                                                  ; out0             ;
; |SP2_ACEX|_~358                                                                             ; |SP2_ACEX|_~358                                                                                  ; out0             ;
; |SP2_ACEX|_~359                                                                             ; |SP2_ACEX|_~359                                                                                  ; out0             ;
; |SP2_ACEX|_~360                                                                             ; |SP2_ACEX|_~360                                                                                  ; out0             ;
; |SP2_ACEX|_~361                                                                             ; |SP2_ACEX|_~361                                                                                  ; out0             ;
; |SP2_ACEX|_~362                                                                             ; |SP2_ACEX|_~362                                                                                  ; out0             ;
; |SP2_ACEX|_~363                                                                             ; |SP2_ACEX|_~363                                                                                  ; out0             ;
; |SP2_ACEX|_~364                                                                             ; |SP2_ACEX|_~364                                                                                  ; out0             ;
; |SP2_ACEX|_~365                                                                             ; |SP2_ACEX|_~365                                                                                  ; out0             ;
; |SP2_ACEX|_~366                                                                             ; |SP2_ACEX|_~366                                                                                  ; out0             ;
; |SP2_ACEX|_~367                                                                             ; |SP2_ACEX|_~367                                                                                  ; out0             ;
; |SP2_ACEX|_~368                                                                             ; |SP2_ACEX|_~368                                                                                  ; out0             ;
; |SP2_ACEX|_~369                                                                             ; |SP2_ACEX|_~369                                                                                  ; out0             ;
; |SP2_ACEX|_~370                                                                             ; |SP2_ACEX|_~370                                                                                  ; out0             ;
; |SP2_ACEX|_~372                                                                             ; |SP2_ACEX|_~372                                                                                  ; out0             ;
; |SP2_ACEX|_~373                                                                             ; |SP2_ACEX|_~373                                                                                  ; out0             ;
; |SP2_ACEX|_~374                                                                             ; |SP2_ACEX|_~374                                                                                  ; out0             ;
; |SP2_ACEX|_~375                                                                             ; |SP2_ACEX|_~375                                                                                  ; out0             ;
; |SP2_ACEX|_~376                                                                             ; |SP2_ACEX|_~376                                                                                  ; out0             ;
; |SP2_ACEX|_~377                                                                             ; |SP2_ACEX|_~377                                                                                  ; out0             ;
; |SP2_ACEX|_~378                                                                             ; |SP2_ACEX|_~378                                                                                  ; out0             ;
; |SP2_ACEX|_~379                                                                             ; |SP2_ACEX|_~379                                                                                  ; out0             ;
; |SP2_ACEX|_~380                                                                             ; |SP2_ACEX|_~380                                                                                  ; out0             ;
; |SP2_ACEX|_~381                                                                             ; |SP2_ACEX|_~381                                                                                  ; out0             ;
; |SP2_ACEX|_~382                                                                             ; |SP2_ACEX|_~382                                                                                  ; out0             ;
; |SP2_ACEX|AY_FULL[10]~0                                                                     ; |SP2_ACEX|AY_FULL[10]~0                                                                          ; out0             ;
; |SP2_ACEX|_~383                                                                             ; |SP2_ACEX|_~383                                                                                  ; out0             ;
; |SP2_ACEX|AY_FULL[9]~1                                                                      ; |SP2_ACEX|AY_FULL[9]~1                                                                           ; out0             ;
; |SP2_ACEX|_~384                                                                             ; |SP2_ACEX|_~384                                                                                  ; out0             ;
; |SP2_ACEX|AY_FULL[8]~2                                                                      ; |SP2_ACEX|AY_FULL[8]~2                                                                           ; out0             ;
; |SP2_ACEX|_~385                                                                             ; |SP2_ACEX|_~385                                                                                  ; out0             ;
; |SP2_ACEX|AY_FULL[7]~3                                                                      ; |SP2_ACEX|AY_FULL[7]~3                                                                           ; out0             ;
; |SP2_ACEX|_~386                                                                             ; |SP2_ACEX|_~386                                                                                  ; out0             ;
; |SP2_ACEX|AY_FULL[6]~4                                                                      ; |SP2_ACEX|AY_FULL[6]~4                                                                           ; out0             ;
; |SP2_ACEX|_~387                                                                             ; |SP2_ACEX|_~387                                                                                  ; out0             ;
; |SP2_ACEX|AY_FULL[5]~5                                                                      ; |SP2_ACEX|AY_FULL[5]~5                                                                           ; out0             ;
; |SP2_ACEX|_~388                                                                             ; |SP2_ACEX|_~388                                                                                  ; out0             ;
; |SP2_ACEX|AY_FULL[4]~6                                                                      ; |SP2_ACEX|AY_FULL[4]~6                                                                           ; out0             ;
; |SP2_ACEX|_~389                                                                             ; |SP2_ACEX|_~389                                                                                  ; out0             ;
; |SP2_ACEX|AY_FULL[3]~7                                                                      ; |SP2_ACEX|AY_FULL[3]~7                                                                           ; out0             ;
; |SP2_ACEX|_~390                                                                             ; |SP2_ACEX|_~390                                                                                  ; out0             ;
; |SP2_ACEX|AY_FULL[2]~8                                                                      ; |SP2_ACEX|AY_FULL[2]~8                                                                           ; out0             ;
; |SP2_ACEX|_~391                                                                             ; |SP2_ACEX|_~391                                                                                  ; out0             ;
; |SP2_ACEX|AY_FULL[1]~9                                                                      ; |SP2_ACEX|AY_FULL[1]~9                                                                           ; out0             ;
; |SP2_ACEX|_~392                                                                             ; |SP2_ACEX|_~392                                                                                  ; out0             ;
; |SP2_ACEX|_~395                                                                             ; |SP2_ACEX|_~395                                                                                  ; out0             ;
; |SP2_ACEX|_~397                                                                             ; |SP2_ACEX|_~397                                                                                  ; out0             ;
; |SP2_ACEX|_~400                                                                             ; |SP2_ACEX|_~400                                                                                  ; out0             ;
; |SP2_ACEX|_~401                                                                             ; |SP2_ACEX|_~401                                                                                  ; out0             ;
; |SP2_ACEX|_~402                                                                             ; |SP2_ACEX|_~402                                                                                  ; out0             ;
; |SP2_ACEX|_~404                                                                             ; |SP2_ACEX|_~404                                                                                  ; out0             ;
; |SP2_ACEX|KEMPS[7]~0                                                                        ; |SP2_ACEX|KEMPS[7]~0                                                                             ; out0             ;
; |SP2_ACEX|_~405                                                                             ; |SP2_ACEX|_~405                                                                                  ; out0             ;
; |SP2_ACEX|KEMPS[6]~1                                                                        ; |SP2_ACEX|KEMPS[6]~1                                                                             ; out0             ;
; |SP2_ACEX|_~406                                                                             ; |SP2_ACEX|_~406                                                                                  ; out0             ;
; |SP2_ACEX|KEMPS[5]~2                                                                        ; |SP2_ACEX|KEMPS[5]~2                                                                             ; out0             ;
; |SP2_ACEX|_~407                                                                             ; |SP2_ACEX|_~407                                                                                  ; out0             ;
; |SP2_ACEX|KEMPS[4]~3                                                                        ; |SP2_ACEX|KEMPS[4]~3                                                                             ; out0             ;
; |SP2_ACEX|_~408                                                                             ; |SP2_ACEX|_~408                                                                                  ; out0             ;
; |SP2_ACEX|KEMPS[3]~4                                                                        ; |SP2_ACEX|KEMPS[3]~4                                                                             ; out0             ;
; |SP2_ACEX|_~409                                                                             ; |SP2_ACEX|_~409                                                                                  ; out0             ;
; |SP2_ACEX|KEMPS[2]~5                                                                        ; |SP2_ACEX|KEMPS[2]~5                                                                             ; out0             ;
; |SP2_ACEX|_~410                                                                             ; |SP2_ACEX|_~410                                                                                  ; out0             ;
; |SP2_ACEX|KEMPS[1]~6                                                                        ; |SP2_ACEX|KEMPS[1]~6                                                                             ; out0             ;
; |SP2_ACEX|_~411                                                                             ; |SP2_ACEX|_~411                                                                                  ; out0             ;
; |SP2_ACEX|KEMPS[0]~7                                                                        ; |SP2_ACEX|KEMPS[0]~7                                                                             ; out0             ;
; |SP2_ACEX|_~412                                                                             ; |SP2_ACEX|_~412                                                                                  ; out0             ;
; |SP2_ACEX|_~421                                                                             ; |SP2_ACEX|_~421                                                                                  ; out0             ;
; |SP2_ACEX|_~422                                                                             ; |SP2_ACEX|_~422                                                                                  ; out0             ;
; |SP2_ACEX|_~423                                                                             ; |SP2_ACEX|_~423                                                                                  ; out0             ;
; |SP2_ACEX|_~424                                                                             ; |SP2_ACEX|_~424                                                                                  ; out0             ;
; |SP2_ACEX|_~425                                                                             ; |SP2_ACEX|_~425                                                                                  ; out0             ;
; |SP2_ACEX|_~426                                                                             ; |SP2_ACEX|_~426                                                                                  ; out0             ;
; |SP2_ACEX|_~427                                                                             ; |SP2_ACEX|_~427                                                                                  ; out0             ;
; |SP2_ACEX|_~428                                                                             ; |SP2_ACEX|_~428                                                                                  ; out0             ;
; |SP2_ACEX|$00181~0                                                                          ; |SP2_ACEX|$00181~0                                                                               ; out0             ;
; |SP2_ACEX|$00179~0                                                                          ; |SP2_ACEX|$00179~0                                                                               ; out0             ;
; |SP2_ACEX|$00180~0                                                                          ; |SP2_ACEX|$00180~0                                                                               ; out0             ;
; |SP2_ACEX|$00177~0                                                                          ; |SP2_ACEX|$00177~0                                                                               ; out0             ;
; |SP2_ACEX|$00178~0                                                                          ; |SP2_ACEX|$00178~0                                                                               ; out0             ;
; |SP2_ACEX|$00176~0                                                                          ; |SP2_ACEX|$00176~0                                                                               ; out0             ;
; |SP2_ACEX|_~447                                                                             ; |SP2_ACEX|_~447                                                                                  ; out0             ;
; |SP2_ACEX|_~448                                                                             ; |SP2_ACEX|_~448                                                                                  ; out0             ;
; |SP2_ACEX|$00175~0                                                                          ; |SP2_ACEX|$00175~0                                                                               ; out0             ;
; |SP2_ACEX|$00172~0                                                                          ; |SP2_ACEX|$00172~0                                                                               ; out0             ;
; |SP2_ACEX|$00172~1                                                                          ; |SP2_ACEX|$00172~1                                                                               ; out0             ;
; |SP2_ACEX|$00171~0                                                                          ; |SP2_ACEX|$00171~0                                                                               ; out0             ;
; |SP2_ACEX|$00170~0                                                                          ; |SP2_ACEX|$00170~0                                                                               ; out0             ;
; |SP2_ACEX|$00169~0                                                                          ; |SP2_ACEX|$00169~0                                                                               ; out0             ;
; |SP2_ACEX|CBL_INT~1                                                                         ; |SP2_ACEX|CBL_INT~1                                                                              ; out0             ;
; |SP2_ACEX|AUDIO_CH~0                                                                        ; |SP2_ACEX|AUDIO_CH~0                                                                             ; out0             ;
; |SP2_ACEX|$00161~0                                                                          ; |SP2_ACEX|$00161~0                                                                               ; out0             ;
; |SP2_ACEX|_~477                                                                             ; |SP2_ACEX|_~477                                                                                  ; out0             ;
; |SP2_ACEX|glisser~0                                                                         ; |SP2_ACEX|glisser~0                                                                              ; out0             ;
; |SP2_ACEX|_~478                                                                             ; |SP2_ACEX|_~478                                                                                  ; out0             ;
; |SP2_ACEX|BLK_MR~0                                                                          ; |SP2_ACEX|BLK_MR~0                                                                               ; out0             ;
; |SP2_ACEX|VIDEO_PG~0                                                                        ; |SP2_ACEX|VIDEO_PG~0                                                                             ; out0             ;
; |SP2_ACEX|$00155~0                                                                          ; |SP2_ACEX|$00155~0                                                                               ; out0             ;
; |SP2_ACEX|_~501                                                                             ; |SP2_ACEX|_~501                                                                                  ; out0             ;
; |SP2_ACEX|_~503                                                                             ; |SP2_ACEX|_~503                                                                                  ; out0             ;
; |SP2_ACEX|_~504                                                                             ; |SP2_ACEX|_~504                                                                                  ; out0             ;
; |SP2_ACEX|$00139~0                                                                          ; |SP2_ACEX|$00139~0                                                                               ; out0             ;
; |SP2_ACEX|copy_sinc_v~0                                                                     ; |SP2_ACEX|copy_sinc_v~0                                                                          ; out0             ;
; |SP2_ACEX|copy_sinc_h~0                                                                     ; |SP2_ACEX|copy_sinc_h~0                                                                          ; out0             ;
; |SP2_ACEX|_~510                                                                             ; |SP2_ACEX|_~510                                                                                  ; out0             ;
; |SP2_ACEX|_~511                                                                             ; |SP2_ACEX|_~511                                                                                  ; out0             ;
; |SP2_ACEX|$00110~0                                                                          ; |SP2_ACEX|$00110~0                                                                               ; out0             ;
; |SP2_ACEX|$00110~1                                                                          ; |SP2_ACEX|$00110~1                                                                               ; out0             ;
; |SP2_ACEX|$00107~0                                                                          ; |SP2_ACEX|$00107~0                                                                               ; out0             ;
; |SP2_ACEX|$00106~0                                                                          ; |SP2_ACEX|$00106~0                                                                               ; out0             ;
; |SP2_ACEX|CS_CASHT~0                                                                        ; |SP2_ACEX|CS_CASHT~0                                                                             ; out0             ;
; |SP2_ACEX|$00104~0                                                                          ; |SP2_ACEX|$00104~0                                                                               ; out0             ;
; |SP2_ACEX|CS_ISA~0                                                                          ; |SP2_ACEX|CS_ISA~0                                                                               ; out0             ;
; |SP2_ACEX|$00100~0                                                                          ; |SP2_ACEX|$00100~0                                                                               ; out0             ;
; |SP2_ACEX|PRE_CASH~0                                                                        ; |SP2_ACEX|PRE_CASH~0                                                                             ; out0             ;
; |SP2_ACEX|_~549                                                                             ; |SP2_ACEX|_~549                                                                                  ; out0             ;
; |SP2_ACEX|_~551                                                                             ; |SP2_ACEX|_~551                                                                                  ; out0             ;
; |SP2_ACEX|PRE_ISA~0                                                                         ; |SP2_ACEX|PRE_ISA~0                                                                              ; out0             ;
; |SP2_ACEX|$00094~0                                                                          ; |SP2_ACEX|$00094~0                                                                               ; out0             ;
; |SP2_ACEX|$00090~0                                                                          ; |SP2_ACEX|$00090~0                                                                               ; out0             ;
; |SP2_ACEX|SYS_PG~1                                                                          ; |SP2_ACEX|SYS_PG~1                                                                               ; out0             ;
; |SP2_ACEX|$00085~0                                                                          ; |SP2_ACEX|$00085~0                                                                               ; out0             ;
; |SP2_ACEX|$00087~0                                                                          ; |SP2_ACEX|$00087~0                                                                               ; out0             ;
; |SP2_ACEX|_~562                                                                             ; |SP2_ACEX|_~562                                                                                  ; out0             ;
; |SP2_ACEX|$00086~0                                                                          ; |SP2_ACEX|$00086~0                                                                               ; out0             ;
; |SP2_ACEX|_~564                                                                             ; |SP2_ACEX|_~564                                                                                  ; out0             ;
; |SP2_ACEX|WAIT_ORIG~0                                                                       ; |SP2_ACEX|WAIT_ORIG~0                                                                            ; out0             ;
; |SP2_ACEX|_~566                                                                             ; |SP2_ACEX|_~566                                                                                  ; out0             ;
; |SP2_ACEX|$00081~0                                                                          ; |SP2_ACEX|$00081~0                                                                               ; out0             ;
; |SP2_ACEX|SYS_ENA2~0                                                                        ; |SP2_ACEX|SYS_ENA2~0                                                                             ; out0             ;
; |SP2_ACEX|_~579                                                                             ; |SP2_ACEX|_~579                                                                                  ; out0             ;
; |SP2_ACEX|$00077~2                                                                          ; |SP2_ACEX|$00077~2                                                                               ; out0             ;
; |SP2_ACEX|_~602                                                                             ; |SP2_ACEX|_~602                                                                                  ; out0             ;
; |SP2_ACEX|_~606                                                                             ; |SP2_ACEX|_~606                                                                                  ; out0             ;
; |SP2_ACEX|_~607                                                                             ; |SP2_ACEX|_~607                                                                                  ; out0             ;
; |SP2_ACEX|$00019~0                                                                          ; |SP2_ACEX|$00019~0                                                                               ; out0             ;
; |SP2_ACEX|$00018~0                                                                          ; |SP2_ACEX|$00018~0                                                                               ; out0             ;
; |SP2_ACEX|$00011~0                                                                          ; |SP2_ACEX|$00011~0                                                                               ; out0             ;
; |SP2_ACEX|$00008~0                                                                          ; |SP2_ACEX|$00008~0                                                                               ; out0             ;
; |SP2_ACEX|BORDER[4]                                                                         ; |SP2_ACEX|BORDER[4]                                                                              ; regout           ;
; |SP2_ACEX|BORDER[3]                                                                         ; |SP2_ACEX|BORDER[3]                                                                              ; regout           ;
; |SP2_ACEX|BORDER[2]                                                                         ; |SP2_ACEX|BORDER[2]                                                                              ; regout           ;
; |SP2_ACEX|BORDER[1]                                                                         ; |SP2_ACEX|BORDER[1]                                                                              ; regout           ;
; |SP2_ACEX|BORDER[0]                                                                         ; |SP2_ACEX|BORDER[0]                                                                              ; regout           ;
; |SP2_ACEX|MDP[7]                                                                            ; |SP2_ACEX|MDP[7]                                                                                 ; regout           ;
; |SP2_ACEX|MDP[6]                                                                            ; |SP2_ACEX|MDP[6]                                                                                 ; regout           ;
; |SP2_ACEX|MDP[4]                                                                            ; |SP2_ACEX|MDP[4]                                                                                 ; regout           ;
; |SP2_ACEX|MDP[3]                                                                            ; |SP2_ACEX|MDP[3]                                                                                 ; regout           ;
; |SP2_ACEX|MDP[2]                                                                            ; |SP2_ACEX|MDP[2]                                                                                 ; regout           ;
; |SP2_ACEX|MDP[1]                                                                            ; |SP2_ACEX|MDP[1]                                                                                 ; regout           ;
; |SP2_ACEX|MDP[0]                                                                            ; |SP2_ACEX|MDP[0]                                                                                 ; regout           ;
; |SP2_ACEX|RGMOD[0]                                                                          ; |SP2_ACEX|RGMOD[0]                                                                               ; regout           ;
; |SP2_ACEX|hddr[7]                                                                           ; |SP2_ACEX|hddr[7]                                                                                ; regout           ;
; |SP2_ACEX|hddr[6]                                                                           ; |SP2_ACEX|hddr[6]                                                                                ; regout           ;
; |SP2_ACEX|hddr[5]                                                                           ; |SP2_ACEX|hddr[5]                                                                                ; regout           ;
; |SP2_ACEX|hddr[4]                                                                           ; |SP2_ACEX|hddr[4]                                                                                ; regout           ;
; |SP2_ACEX|hddr[3]                                                                           ; |SP2_ACEX|hddr[3]                                                                                ; regout           ;
; |SP2_ACEX|hddr[2]                                                                           ; |SP2_ACEX|hddr[2]                                                                                ; regout           ;
; |SP2_ACEX|hddr[1]                                                                           ; |SP2_ACEX|hddr[1]                                                                                ; regout           ;
; |SP2_ACEX|hddr[0]                                                                           ; |SP2_ACEX|hddr[0]                                                                                ; regout           ;
; |SP2_ACEX|CBL_XX[7]                                                                         ; |SP2_ACEX|CBL_XX[7]                                                                              ; regout           ;
; |SP2_ACEX|CBL_XX[6]                                                                         ; |SP2_ACEX|CBL_XX[6]                                                                              ; regout           ;
; |SP2_ACEX|CBL_XX[5]                                                                         ; |SP2_ACEX|CBL_XX[5]                                                                              ; regout           ;
; |SP2_ACEX|CBL_XX[4]                                                                         ; |SP2_ACEX|CBL_XX[4]                                                                              ; regout           ;
; |SP2_ACEX|CBL_XX[3]                                                                         ; |SP2_ACEX|CBL_XX[3]                                                                              ; regout           ;
; |SP2_ACEX|CBL_XX[2]                                                                         ; |SP2_ACEX|CBL_XX[2]                                                                              ; regout           ;
; |SP2_ACEX|CBL_XX[1]                                                                         ; |SP2_ACEX|CBL_XX[1]                                                                              ; regout           ;
; |SP2_ACEX|CBL_XX[0]                                                                         ; |SP2_ACEX|CBL_XX[0]                                                                              ; regout           ;
; |SP2_ACEX|CBL_CNT[7]                                                                        ; |SP2_ACEX|CBL_CNT[7]                                                                             ; regout           ;
; |SP2_ACEX|CBL_CNT[6]                                                                        ; |SP2_ACEX|CBL_CNT[6]                                                                             ; regout           ;
; |SP2_ACEX|CBL_CNT[5]                                                                        ; |SP2_ACEX|CBL_CNT[5]                                                                             ; regout           ;
; |SP2_ACEX|CBL_CNT[4]                                                                        ; |SP2_ACEX|CBL_CNT[4]                                                                             ; regout           ;
; |SP2_ACEX|CBL_CNT[3]                                                                        ; |SP2_ACEX|CBL_CNT[3]                                                                             ; regout           ;
; |SP2_ACEX|CBL_CNT[2]                                                                        ; |SP2_ACEX|CBL_CNT[2]                                                                             ; regout           ;
; |SP2_ACEX|CBL_CNT[1]                                                                        ; |SP2_ACEX|CBL_CNT[1]                                                                             ; regout           ;
; |SP2_ACEX|CBL_CNT[0]                                                                        ; |SP2_ACEX|CBL_CNT[0]                                                                             ; regout           ;
; |SP2_ACEX|CBL_CTX[4]                                                                        ; |SP2_ACEX|CBL_CTX[4]                                                                             ; regout           ;
; |SP2_ACEX|CBL_CTX[3]                                                                        ; |SP2_ACEX|CBL_CTX[3]                                                                             ; regout           ;
; |SP2_ACEX|CBL_CTX[2]                                                                        ; |SP2_ACEX|CBL_CTX[2]                                                                             ; regout           ;
; |SP2_ACEX|CBL_CTX[1]                                                                        ; |SP2_ACEX|CBL_CTX[1]                                                                             ; regout           ;
; |SP2_ACEX|CBL_CTX[0]                                                                        ; |SP2_ACEX|CBL_CTX[0]                                                                             ; regout           ;
; |SP2_ACEX|CBL_WA[7]                                                                         ; |SP2_ACEX|CBL_WA[7]                                                                              ; regout           ;
; |SP2_ACEX|CBL_WA[6]                                                                         ; |SP2_ACEX|CBL_WA[6]                                                                              ; regout           ;
; |SP2_ACEX|CBL_WA[5]                                                                         ; |SP2_ACEX|CBL_WA[5]                                                                              ; regout           ;
; |SP2_ACEX|CBL_WA[4]                                                                         ; |SP2_ACEX|CBL_WA[4]                                                                              ; regout           ;
; |SP2_ACEX|CBL_WA[3]                                                                         ; |SP2_ACEX|CBL_WA[3]                                                                              ; regout           ;
; |SP2_ACEX|CBL_WA[2]                                                                         ; |SP2_ACEX|CBL_WA[2]                                                                              ; regout           ;
; |SP2_ACEX|CBL_WA[1]                                                                         ; |SP2_ACEX|CBL_WA[1]                                                                              ; regout           ;
; |SP2_ACEX|CBL_WA[0]                                                                         ; |SP2_ACEX|CBL_WA[0]                                                                              ; regout           ;
; |SP2_ACEX|CBL_R[15]                                                                         ; |SP2_ACEX|CBL_R[15]                                                                              ; regout           ;
; |SP2_ACEX|CBL_R[14]                                                                         ; |SP2_ACEX|CBL_R[14]                                                                              ; regout           ;
; |SP2_ACEX|CBL_R[13]                                                                         ; |SP2_ACEX|CBL_R[13]                                                                              ; regout           ;
; |SP2_ACEX|CBL_R[12]                                                                         ; |SP2_ACEX|CBL_R[12]                                                                              ; regout           ;
; |SP2_ACEX|CBL_R[11]                                                                         ; |SP2_ACEX|CBL_R[11]                                                                              ; regout           ;
; |SP2_ACEX|CBL_R[10]                                                                         ; |SP2_ACEX|CBL_R[10]                                                                              ; regout           ;
; |SP2_ACEX|CBL_R[9]                                                                          ; |SP2_ACEX|CBL_R[9]                                                                               ; regout           ;
; |SP2_ACEX|CBL_R[8]                                                                          ; |SP2_ACEX|CBL_R[8]                                                                               ; regout           ;
; |SP2_ACEX|CBL_R[7]                                                                          ; |SP2_ACEX|CBL_R[7]                                                                               ; regout           ;
; |SP2_ACEX|CBL_R[6]                                                                          ; |SP2_ACEX|CBL_R[6]                                                                               ; regout           ;
; |SP2_ACEX|CBL_R[5]                                                                          ; |SP2_ACEX|CBL_R[5]                                                                               ; regout           ;
; |SP2_ACEX|CBL_R[4]                                                                          ; |SP2_ACEX|CBL_R[4]                                                                               ; regout           ;
; |SP2_ACEX|CBL_R[3]                                                                          ; |SP2_ACEX|CBL_R[3]                                                                               ; regout           ;
; |SP2_ACEX|CBL_R[2]                                                                          ; |SP2_ACEX|CBL_R[2]                                                                               ; regout           ;
; |SP2_ACEX|CBL_R[1]                                                                          ; |SP2_ACEX|CBL_R[1]                                                                               ; regout           ;
; |SP2_ACEX|CBD[7]                                                                            ; |SP2_ACEX|CBD[7]                                                                                 ; regout           ;
; |SP2_ACEX|CBD[6]                                                                            ; |SP2_ACEX|CBD[6]                                                                                 ; regout           ;
; |SP2_ACEX|CBD[5]                                                                            ; |SP2_ACEX|CBD[5]                                                                                 ; regout           ;
; |SP2_ACEX|CBD[4]                                                                            ; |SP2_ACEX|CBD[4]                                                                                 ; regout           ;
; |SP2_ACEX|CBD[3]                                                                            ; |SP2_ACEX|CBD[3]                                                                                 ; regout           ;
; |SP2_ACEX|CBD[2]                                                                            ; |SP2_ACEX|CBD[2]                                                                                 ; regout           ;
; |SP2_ACEX|CBD[1]                                                                            ; |SP2_ACEX|CBD[1]                                                                                 ; regout           ;
; |SP2_ACEX|AUDIO_R[15]                                                                       ; |SP2_ACEX|AUDIO_R[15]                                                                            ; regout           ;
; |SP2_ACEX|AUDIO_R[14]                                                                       ; |SP2_ACEX|AUDIO_R[14]                                                                            ; regout           ;
; |SP2_ACEX|AUDIO_R[13]                                                                       ; |SP2_ACEX|AUDIO_R[13]                                                                            ; regout           ;
; |SP2_ACEX|AUDIO_R[12]                                                                       ; |SP2_ACEX|AUDIO_R[12]                                                                            ; regout           ;
; |SP2_ACEX|AUDIO_R[11]                                                                       ; |SP2_ACEX|AUDIO_R[11]                                                                            ; regout           ;
; |SP2_ACEX|AUDIO_R[10]                                                                       ; |SP2_ACEX|AUDIO_R[10]                                                                            ; regout           ;
; |SP2_ACEX|AUDIO_R[9]                                                                        ; |SP2_ACEX|AUDIO_R[9]                                                                             ; regout           ;
; |SP2_ACEX|AUDIO_R[8]                                                                        ; |SP2_ACEX|AUDIO_R[8]                                                                             ; regout           ;
; |SP2_ACEX|AUDIO_R[7]                                                                        ; |SP2_ACEX|AUDIO_R[7]                                                                             ; regout           ;
; |SP2_ACEX|AUDIO_R[6]                                                                        ; |SP2_ACEX|AUDIO_R[6]                                                                             ; regout           ;
; |SP2_ACEX|AUDIO_R[5]                                                                        ; |SP2_ACEX|AUDIO_R[5]                                                                             ; regout           ;
; |SP2_ACEX|AUDIO_R[4]                                                                        ; |SP2_ACEX|AUDIO_R[4]                                                                             ; regout           ;
; |SP2_ACEX|AUDIO_R[3]                                                                        ; |SP2_ACEX|AUDIO_R[3]                                                                             ; regout           ;
; |SP2_ACEX|AUDIO_R[2]                                                                        ; |SP2_ACEX|AUDIO_R[2]                                                                             ; regout           ;
; |SP2_ACEX|AUDIO_R[1]                                                                        ; |SP2_ACEX|AUDIO_R[1]                                                                             ; regout           ;
; |SP2_ACEX|AUDIO_R[0]                                                                        ; |SP2_ACEX|AUDIO_R[0]                                                                             ; regout           ;
; |SP2_ACEX|ROM_RG[4]                                                                         ; |SP2_ACEX|ROM_RG[4]                                                                              ; regout           ;
; |SP2_ACEX|ROM_RG[3]                                                                         ; |SP2_ACEX|ROM_RG[3]                                                                              ; regout           ;
; |SP2_ACEX|ROM_RG[2]                                                                         ; |SP2_ACEX|ROM_RG[2]                                                                              ; regout           ;
; |SP2_ACEX|ROM_RG[1]                                                                         ; |SP2_ACEX|ROM_RG[1]                                                                              ; regout           ;
; |SP2_ACEX|ROM_RG[0]                                                                         ; |SP2_ACEX|ROM_RG[0]                                                                              ; regout           ;
; |SP2_ACEX|AY_CHS[15]                                                                        ; |SP2_ACEX|AY_CHS[15]                                                                             ; regout           ;
; |SP2_ACEX|AY_CHS[14]                                                                        ; |SP2_ACEX|AY_CHS[14]                                                                             ; regout           ;
; |SP2_ACEX|AY_CHS[13]                                                                        ; |SP2_ACEX|AY_CHS[13]                                                                             ; regout           ;
; |SP2_ACEX|AY_CHS[12]                                                                        ; |SP2_ACEX|AY_CHS[12]                                                                             ; regout           ;
; |SP2_ACEX|AY_CHS[11]                                                                        ; |SP2_ACEX|AY_CHS[11]                                                                             ; regout           ;
; |SP2_ACEX|AY_CHS[10]                                                                        ; |SP2_ACEX|AY_CHS[10]                                                                             ; regout           ;
; |SP2_ACEX|AY_CHS[9]                                                                         ; |SP2_ACEX|AY_CHS[9]                                                                              ; regout           ;
; |SP2_ACEX|AY_CHS[8]                                                                         ; |SP2_ACEX|AY_CHS[8]                                                                              ; regout           ;
; |SP2_ACEX|AY_CHS[7]                                                                         ; |SP2_ACEX|AY_CHS[7]                                                                              ; regout           ;
; |SP2_ACEX|AY_CHS[6]                                                                         ; |SP2_ACEX|AY_CHS[6]                                                                              ; regout           ;
; |SP2_ACEX|AY_CHS[5]                                                                         ; |SP2_ACEX|AY_CHS[5]                                                                              ; regout           ;
; |SP2_ACEX|AY_CHS[4]                                                                         ; |SP2_ACEX|AY_CHS[4]                                                                              ; regout           ;
; |SP2_ACEX|AY_CHS[3]                                                                         ; |SP2_ACEX|AY_CHS[3]                                                                              ; regout           ;
; |SP2_ACEX|AY_CHS[2]                                                                         ; |SP2_ACEX|AY_CHS[2]                                                                              ; regout           ;
; |SP2_ACEX|AY_CHS[1]                                                                         ; |SP2_ACEX|AY_CHS[1]                                                                              ; regout           ;
; |SP2_ACEX|AY_CHS[0]                                                                         ; |SP2_ACEX|AY_CHS[0]                                                                              ; regout           ;
; |SP2_ACEX|SOFT_RES[1]                                                                       ; |SP2_ACEX|SOFT_RES[1]                                                                            ; regout           ;
; |SP2_ACEX|SOFT_RES[0]                                                                       ; |SP2_ACEX|SOFT_RES[0]                                                                            ; regout           ;
; |SP2_ACEX|AY_FULL[10]                                                                       ; |SP2_ACEX|AY_FULL[10]                                                                            ; regout           ;
; |SP2_ACEX|AY_FULL[9]                                                                        ; |SP2_ACEX|AY_FULL[9]                                                                             ; regout           ;
; |SP2_ACEX|AY_FULL[8]                                                                        ; |SP2_ACEX|AY_FULL[8]                                                                             ; regout           ;
; |SP2_ACEX|AY_FULL[7]                                                                        ; |SP2_ACEX|AY_FULL[7]                                                                             ; regout           ;
; |SP2_ACEX|AY_FULL[6]                                                                        ; |SP2_ACEX|AY_FULL[6]                                                                             ; regout           ;
; |SP2_ACEX|AY_FULL[5]                                                                        ; |SP2_ACEX|AY_FULL[5]                                                                             ; regout           ;
; |SP2_ACEX|AY_FULL[4]                                                                        ; |SP2_ACEX|AY_FULL[4]                                                                             ; regout           ;
; |SP2_ACEX|AY_FULL[3]                                                                        ; |SP2_ACEX|AY_FULL[3]                                                                             ; regout           ;
; |SP2_ACEX|AY_FULL[2]                                                                        ; |SP2_ACEX|AY_FULL[2]                                                                             ; regout           ;
; |SP2_ACEX|AY_FULL[1]                                                                        ; |SP2_ACEX|AY_FULL[1]                                                                             ; regout           ;
; |SP2_ACEX|ALL_MODE[2]                                                                       ; |SP2_ACEX|ALL_MODE[2]                                                                            ; regout           ;
; |SP2_ACEX|ALL_MODE[0]                                                                       ; |SP2_ACEX|ALL_MODE[0]                                                                            ; regout           ;
; |SP2_ACEX|XACS~reg                                                                          ; |SP2_ACEX|XACS~reg                                                                               ; regout           ;
; |SP2_ACEX|SINC_HOLD[8]                                                                      ; |SP2_ACEX|SINC_HOLD[8]                                                                           ; regout           ;
; |SP2_ACEX|SINC_HOLD[7]                                                                      ; |SP2_ACEX|SINC_HOLD[7]                                                                           ; regout           ;
; |SP2_ACEX|SINC_HOLD[6]                                                                      ; |SP2_ACEX|SINC_HOLD[6]                                                                           ; regout           ;
; |SP2_ACEX|SINC_HOLD[5]                                                                      ; |SP2_ACEX|SINC_HOLD[5]                                                                           ; regout           ;
; |SP2_ACEX|SINC_HOLD[4]                                                                      ; |SP2_ACEX|SINC_HOLD[4]                                                                           ; regout           ;
; |SP2_ACEX|SINC_HOLD[3]                                                                      ; |SP2_ACEX|SINC_HOLD[3]                                                                           ; regout           ;
; |SP2_ACEX|SINC_HOLD[2]                                                                      ; |SP2_ACEX|SINC_HOLD[2]                                                                           ; regout           ;
; |SP2_ACEX|SINC_HOLD[1]                                                                      ; |SP2_ACEX|SINC_HOLD[1]                                                                           ; regout           ;
; |SP2_ACEX|SINC_HOLD[0]                                                                      ; |SP2_ACEX|SINC_HOLD[0]                                                                           ; regout           ;
; |SP2_ACEX|HOLD[7]                                                                           ; |SP2_ACEX|HOLD[7]                                                                                ; regout           ;
; |SP2_ACEX|HOLD[6]                                                                           ; |SP2_ACEX|HOLD[6]                                                                                ; regout           ;
; |SP2_ACEX|HOLD[5]                                                                           ; |SP2_ACEX|HOLD[5]                                                                                ; regout           ;
; |SP2_ACEX|HOLD[4]                                                                           ; |SP2_ACEX|HOLD[4]                                                                                ; regout           ;
; |SP2_ACEX|HOLD[3]                                                                           ; |SP2_ACEX|HOLD[3]                                                                                ; regout           ;
; |SP2_ACEX|HOLD[2]                                                                           ; |SP2_ACEX|HOLD[2]                                                                                ; regout           ;
; |SP2_ACEX|HOLD[1]                                                                           ; |SP2_ACEX|HOLD[1]                                                                                ; regout           ;
; |SP2_ACEX|HOLD[0]                                                                           ; |SP2_ACEX|HOLD[0]                                                                                ; regout           ;
; |SP2_ACEX|ISA_PORT[7]                                                                       ; |SP2_ACEX|ISA_PORT[7]                                                                            ; regout           ;
; |SP2_ACEX|ISA_PORT[6]                                                                       ; |SP2_ACEX|ISA_PORT[6]                                                                            ; regout           ;
; |SP2_ACEX|ISA_PORT[5]                                                                       ; |SP2_ACEX|ISA_PORT[5]                                                                            ; regout           ;
; |SP2_ACEX|ISA_PORT[4]                                                                       ; |SP2_ACEX|ISA_PORT[4]                                                                            ; regout           ;
; |SP2_ACEX|ISA_PORT[2]                                                                       ; |SP2_ACEX|ISA_PORT[2]                                                                            ; regout           ;
; |SP2_ACEX|ISA_PORT[1]                                                                       ; |SP2_ACEX|ISA_PORT[1]                                                                            ; regout           ;
; |SP2_ACEX|$00007                                                                            ; |SP2_ACEX|$00007                                                                                 ; out              ;
; |SP2_ACEX|$00008                                                                            ; |SP2_ACEX|$00008                                                                                 ; regout           ;
; |SP2_ACEX|$00011                                                                            ; |SP2_ACEX|$00011                                                                                 ; regout           ;
; |SP2_ACEX|$00012                                                                            ; |SP2_ACEX|$00012                                                                                 ; regout           ;
; |SP2_ACEX|$00022                                                                            ; |SP2_ACEX|$00022                                                                                 ; out              ;
; |SP2_ACEX|$00023                                                                            ; |SP2_ACEX|$00023                                                                                 ; out              ;
; |SP2_ACEX|$00024                                                                            ; |SP2_ACEX|$00024                                                                                 ; out              ;
; |SP2_ACEX|$00025                                                                            ; |SP2_ACEX|$00025                                                                                 ; out              ;
; |SP2_ACEX|$00028                                                                            ; |SP2_ACEX|$00028                                                                                 ; out              ;
; |SP2_ACEX|$00029                                                                            ; |SP2_ACEX|$00029                                                                                 ; out              ;
; |SP2_ACEX|$00030                                                                            ; |SP2_ACEX|$00030                                                                                 ; out              ;
; |SP2_ACEX|$00031                                                                            ; |SP2_ACEX|$00031                                                                                 ; out              ;
; |SP2_ACEX|$00032                                                                            ; |SP2_ACEX|$00032                                                                                 ; out              ;
; |SP2_ACEX|$00035                                                                            ; |SP2_ACEX|$00035                                                                                 ; out              ;
; |SP2_ACEX|$00036                                                                            ; |SP2_ACEX|$00036                                                                                 ; out              ;
; |SP2_ACEX|$00037                                                                            ; |SP2_ACEX|$00037                                                                                 ; out              ;
; |SP2_ACEX|$00038                                                                            ; |SP2_ACEX|$00038                                                                                 ; out              ;
; |SP2_ACEX|$00039                                                                            ; |SP2_ACEX|$00039                                                                                 ; out              ;
; |SP2_ACEX|$00043                                                                            ; |SP2_ACEX|$00043                                                                                 ; out              ;
; |SP2_ACEX|$00044                                                                            ; |SP2_ACEX|$00044                                                                                 ; out              ;
; |SP2_ACEX|$00045                                                                            ; |SP2_ACEX|$00045                                                                                 ; out              ;
; |SP2_ACEX|$00046                                                                            ; |SP2_ACEX|$00046                                                                                 ; out              ;
; |SP2_ACEX|$00050                                                                            ; |SP2_ACEX|$00050                                                                                 ; out              ;
; |SP2_ACEX|$00051                                                                            ; |SP2_ACEX|$00051                                                                                 ; out              ;
; |SP2_ACEX|$00052                                                                            ; |SP2_ACEX|$00052                                                                                 ; out              ;
; |SP2_ACEX|$00053                                                                            ; |SP2_ACEX|$00053                                                                                 ; out              ;
; |SP2_ACEX|$00057                                                                            ; |SP2_ACEX|$00057                                                                                 ; out              ;
; |SP2_ACEX|$00058                                                                            ; |SP2_ACEX|$00058                                                                                 ; out              ;
; |SP2_ACEX|$00059                                                                            ; |SP2_ACEX|$00059                                                                                 ; out              ;
; |SP2_ACEX|$00060                                                                            ; |SP2_ACEX|$00060                                                                                 ; out              ;
; |SP2_ACEX|$00064                                                                            ; |SP2_ACEX|$00064                                                                                 ; out              ;
; |SP2_ACEX|$00065                                                                            ; |SP2_ACEX|$00065                                                                                 ; out              ;
; |SP2_ACEX|$00066                                                                            ; |SP2_ACEX|$00066                                                                                 ; out              ;
; |SP2_ACEX|$00067                                                                            ; |SP2_ACEX|$00067                                                                                 ; out              ;
; |SP2_ACEX|$00071                                                                            ; |SP2_ACEX|$00071                                                                                 ; out              ;
; |SP2_ACEX|$00072                                                                            ; |SP2_ACEX|$00072                                                                                 ; out              ;
; |SP2_ACEX|$00073                                                                            ; |SP2_ACEX|$00073                                                                                 ; out              ;
; |SP2_ACEX|$00074                                                                            ; |SP2_ACEX|$00074                                                                                 ; out              ;
; |SP2_ACEX|TEST_SWITCH                                                                       ; |SP2_ACEX|TEST_SWITCH                                                                            ; regout           ;
; |SP2_ACEX|$00077~1                                                                          ; |SP2_ACEX|$00077~1                                                                               ; out0             ;
; |SP2_ACEX|SYS_ENA2                                                                          ; |SP2_ACEX|SYS_ENA2                                                                               ; regout           ;
; |SP2_ACEX|$00081                                                                            ; |SP2_ACEX|$00081                                                                                 ; regout           ;
; |SP2_ACEX|$00084                                                                            ; |SP2_ACEX|$00084                                                                                 ; regout           ;
; |SP2_ACEX|$00085                                                                            ; |SP2_ACEX|$00085                                                                                 ; regout           ;
; |SP2_ACEX|/SYS                                                                              ; |SP2_ACEX|/SYS                                                                                   ; regout           ;
; |SP2_ACEX|SYS_PG                                                                            ; |SP2_ACEX|SYS_PG                                                                                 ; regout           ;
; |SP2_ACEX|$00090                                                                            ; |SP2_ACEX|$00090                                                                                 ; regout           ;
; |SP2_ACEX|CASH_ON                                                                           ; |SP2_ACEX|CASH_ON                                                                                ; regout           ;
; |SP2_ACEX|CS_ISA                                                                            ; |SP2_ACEX|CS_ISA                                                                                 ; regout           ;
; |SP2_ACEX|CS_CASHT                                                                          ; |SP2_ACEX|CS_CASHT                                                                               ; regout           ;
; |SP2_ACEX|$00106                                                                            ; |SP2_ACEX|$00106                                                                                 ; regout           ;
; |SP2_ACEX|$00107                                                                            ; |SP2_ACEX|$00107                                                                                 ; regout           ;
; |SP2_ACEX|$00110                                                                            ; |SP2_ACEX|$00110                                                                                 ; regout           ;
; |SP2_ACEX|$00111                                                                            ; |SP2_ACEX|$00111                                                                                 ; regout           ;
; |SP2_ACEX|$00112                                                                            ; |SP2_ACEX|$00112                                                                                 ; regout           ;
; |SP2_ACEX|TAPE_OUT                                                                          ; |SP2_ACEX|TAPE_OUT                                                                               ; out0             ;
; |SP2_ACEX|$00118                                                                            ; |SP2_ACEX|$00118                                                                                 ; out              ;
; |SP2_ACEX|$00119                                                                            ; |SP2_ACEX|$00119                                                                                 ; out              ;
; |SP2_ACEX|$00120                                                                            ; |SP2_ACEX|$00120                                                                                 ; out              ;
; |SP2_ACEX|$00121                                                                            ; |SP2_ACEX|$00121                                                                                 ; out              ;
; |SP2_ACEX|kbd_dd                                                                            ; |SP2_ACEX|kbd_dd                                                                                 ; regout           ;
; |SP2_ACEX|kbd_cc                                                                            ; |SP2_ACEX|kbd_cc                                                                                 ; regout           ;
; |SP2_ACEX|TAPE_IN                                                                           ; |SP2_ACEX|TAPE_IN                                                                                ; regout           ;
; |SP2_ACEX|SINC_1                                                                            ; |SP2_ACEX|SINC_1                                                                                 ; regout           ;
; |SP2_ACEX|copy_sinc_h                                                                       ; |SP2_ACEX|copy_sinc_h                                                                            ; regout           ;
; |SP2_ACEX|copy_sinc_v                                                                       ; |SP2_ACEX|copy_sinc_v                                                                            ; regout           ;
; |SP2_ACEX|$00139                                                                            ; |SP2_ACEX|$00139                                                                                 ; regout           ;
; |SP2_ACEX|dos                                                                               ; |SP2_ACEX|dos                                                                                    ; regout           ;
; |SP2_ACEX|$00150                                                                            ; |SP2_ACEX|$00150                                                                                 ; regout           ;
; |SP2_ACEX|$00152                                                                            ; |SP2_ACEX|$00152                                                                                 ; out              ;
; |SP2_ACEX|$00155                                                                            ; |SP2_ACEX|$00155                                                                                 ; regout           ;
; |SP2_ACEX|$00159                                                                            ; |SP2_ACEX|$00159                                                                                 ; regout           ;
; |SP2_ACEX|$00161                                                                            ; |SP2_ACEX|$00161                                                                                 ; regout           ;
; |SP2_ACEX|$00162                                                                            ; |SP2_ACEX|$00162                                                                                 ; regout           ;
; |SP2_ACEX|$00163                                                                            ; |SP2_ACEX|$00163                                                                                 ; regout           ;
; |SP2_ACEX|$00164                                                                            ; |SP2_ACEX|$00164                                                                                 ; regout           ;
; |SP2_ACEX|AUDIO_CH                                                                          ; |SP2_ACEX|AUDIO_CH                                                                               ; regout           ;
; |SP2_ACEX|CBL_INT                                                                           ; |SP2_ACEX|CBL_INT                                                                                ; regout           ;
; |SP2_ACEX|$00169                                                                            ; |SP2_ACEX|$00169                                                                                 ; regout           ;
; |SP2_ACEX|$00171                                                                            ; |SP2_ACEX|$00171                                                                                 ; regout           ;
; |SP2_ACEX|$00172                                                                            ; |SP2_ACEX|$00172                                                                                 ; regout           ;
; |SP2_ACEX|$00173                                                                            ; |SP2_ACEX|$00173                                                                                 ; regout           ;
; |SP2_ACEX|$00174                                                                            ; |SP2_ACEX|$00174                                                                                 ; regout           ;
; |SP2_ACEX|$00176                                                                            ; |SP2_ACEX|$00176                                                                                 ; regout           ;
; |SP2_ACEX|$00178                                                                            ; |SP2_ACEX|$00178                                                                                 ; regout           ;
; |SP2_ACEX|$00180                                                                            ; |SP2_ACEX|$00180                                                                                 ; regout           ;
; |SP2_ACEX|$00181                                                                            ; |SP2_ACEX|$00181                                                                                 ; regout           ;
; |SP2_ACEX|$00183                                                                            ; |SP2_ACEX|$00183                                                                                 ; regout           ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][15]                                       ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[15]                                                     ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][14]                                       ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[14]                                                     ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][13]                                       ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[13]                                                     ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][12]                                       ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[12]                                                     ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][11]                                       ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[11]                                                     ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][10]                                       ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[10]                                                     ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][9]                                        ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[9]                                                      ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][8]                                        ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[8]                                                      ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][7]                                        ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[7]                                                      ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][6]                                        ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[6]                                                      ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][5]                                        ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[5]                                                      ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][4]                                        ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[4]                                                      ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][3]                                        ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[3]                                                      ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][2]                                        ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[2]                                                      ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][1]                                        ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[1]                                                      ; dataout          ;
; |SP2_ACEX|ay:AY3|_~0                                                                        ; |SP2_ACEX|ay:AY3|_~0                                                                             ; out0             ;
; |SP2_ACEX|ay:AY3|_~3                                                                        ; |SP2_ACEX|ay:AY3|_~3                                                                             ; out0             ;
; |SP2_ACEX|ay:AY3|_~6                                                                        ; |SP2_ACEX|ay:AY3|_~6                                                                             ; out0             ;
; |SP2_ACEX|ay:AY3|_~7                                                                        ; |SP2_ACEX|ay:AY3|_~7                                                                             ; out0             ;
; |SP2_ACEX|ay:AY3|_~10                                                                       ; |SP2_ACEX|ay:AY3|_~10                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~11                                                                       ; |SP2_ACEX|ay:AY3|_~11                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~14                                                                       ; |SP2_ACEX|ay:AY3|_~14                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~17                                                                       ; |SP2_ACEX|ay:AY3|_~17                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AAX[0]~0                                                                ; |SP2_ACEX|ay:AY3|AY_AAX[0]~0                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AX[5]~1                                                                 ; |SP2_ACEX|ay:AY3|AY_AX[5]~1                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AX[2]~8                                                                 ; |SP2_ACEX|ay:AY3|AY_AX[2]~8                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AX[0]~10                                                                ; |SP2_ACEX|ay:AY3|AY_AX[0]~10                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|_~30                                                                       ; |SP2_ACEX|ay:AY3|_~30                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~43                                                                       ; |SP2_ACEX|ay:AY3|_~43                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~44                                                                       ; |SP2_ACEX|ay:AY3|_~44                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~45                                                                       ; |SP2_ACEX|ay:AY3|_~45                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~46                                                                       ; |SP2_ACEX|ay:AY3|_~46                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DQX[3]~0                                                                ; |SP2_ACEX|ay:AY3|AY_DQX[3]~0                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DQX[2]~1                                                                ; |SP2_ACEX|ay:AY3|AY_DQX[2]~1                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DQX[1]~2                                                                ; |SP2_ACEX|ay:AY3|AY_DQX[1]~2                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DQX[0]~3                                                                ; |SP2_ACEX|ay:AY3|AY_DQX[0]~3                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|_~53                                                                       ; |SP2_ACEX|ay:AY3|_~53                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~56                                                                       ; |SP2_ACEX|ay:AY3|_~56                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|AY_CH_MIX~0                                                                ; |SP2_ACEX|ay:AY3|AY_CH_MIX~0                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|_~58                                                                       ; |SP2_ACEX|ay:AY3|_~58                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|AY_SH[16]~0                                                                ; |SP2_ACEX|ay:AY3|AY_SH[16]~0                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_SH[16]~1                                                                ; |SP2_ACEX|ay:AY3|AY_SH[16]~1                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|_~59                                                                       ; |SP2_ACEX|ay:AY3|_~59                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~60                                                                       ; |SP2_ACEX|ay:AY3|_~60                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~61                                                                       ; |SP2_ACEX|ay:AY3|_~61                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~62                                                                       ; |SP2_ACEX|ay:AY3|_~62                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~64                                                                       ; |SP2_ACEX|ay:AY3|_~64                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~65                                                                       ; |SP2_ACEX|ay:AY3|_~65                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~66                                                                       ; |SP2_ACEX|ay:AY3|_~66                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~67                                                                       ; |SP2_ACEX|ay:AY3|_~67                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AA[3]~0                                                                 ; |SP2_ACEX|ay:AY3|AY_AA[3]~0                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AA[2]~1                                                                 ; |SP2_ACEX|ay:AY3|AY_AA[2]~1                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AA[1]~2                                                                 ; |SP2_ACEX|ay:AY3|AY_AA[1]~2                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AA[0]~3                                                                 ; |SP2_ACEX|ay:AY3|AY_AA[0]~3                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|_~69                                                                       ; |SP2_ACEX|ay:AY3|_~69                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~70                                                                       ; |SP2_ACEX|ay:AY3|_~70                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[7]~1                                                              ; |SP2_ACEX|ay:AY3|AY_CH_CS[7]~1                                                                   ; out0             ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[6]~2                                                              ; |SP2_ACEX|ay:AY3|AY_CH_CS[6]~2                                                                   ; out0             ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[5]~3                                                              ; |SP2_ACEX|ay:AY3|AY_CH_CS[5]~3                                                                   ; out0             ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[4]~4                                                              ; |SP2_ACEX|ay:AY3|AY_CH_CS[4]~4                                                                   ; out0             ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[3]~5                                                              ; |SP2_ACEX|ay:AY3|AY_CH_CS[3]~5                                                                   ; out0             ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[2]~6                                                              ; |SP2_ACEX|ay:AY3|AY_CH_CS[2]~6                                                                   ; out0             ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[1]~7                                                              ; |SP2_ACEX|ay:AY3|AY_CH_CS[1]~7                                                                   ; out0             ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[0]~8                                                              ; |SP2_ACEX|ay:AY3|AY_CH_CS[0]~8                                                                   ; out0             ;
; |SP2_ACEX|ay:AY3|_~72                                                                       ; |SP2_ACEX|ay:AY3|_~72                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~74                                                                       ; |SP2_ACEX|ay:AY3|_~74                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~77                                                                       ; |SP2_ACEX|ay:AY3|_~77                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~79                                                                       ; |SP2_ACEX|ay:AY3|_~79                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~82                                                                       ; |SP2_ACEX|ay:AY3|_~82                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~85                                                                       ; |SP2_ACEX|ay:AY3|_~85                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~89                                                                       ; |SP2_ACEX|ay:AY3|_~89                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~91                                                                       ; |SP2_ACEX|ay:AY3|_~91                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~94                                                                       ; |SP2_ACEX|ay:AY3|_~94                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~97                                                                       ; |SP2_ACEX|ay:AY3|_~97                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~101                                                                      ; |SP2_ACEX|ay:AY3|_~101                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~104                                                                      ; |SP2_ACEX|ay:AY3|_~104                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~108                                                                      ; |SP2_ACEX|ay:AY3|_~108                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~112                                                                      ; |SP2_ACEX|ay:AY3|_~112                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|$00042~0                                                                   ; |SP2_ACEX|ay:AY3|$00042~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|AY_OUTS3Y~0                                                                ; |SP2_ACEX|ay:AY3|AY_OUTS3Y~0                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|_~122                                                                      ; |SP2_ACEX|ay:AY3|_~122                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~124                                                                      ; |SP2_ACEX|ay:AY3|_~124                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~126                                                                      ; |SP2_ACEX|ay:AY3|_~126                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|AY_BINV~0                                                                  ; |SP2_ACEX|ay:AY3|AY_BINV~0                                                                       ; out0             ;
; |SP2_ACEX|ay:AY3|AY_ABLK~0                                                                  ; |SP2_ACEX|ay:AY3|AY_ABLK~0                                                                       ; out0             ;
; |SP2_ACEX|ay:AY3|_~129                                                                      ; |SP2_ACEX|ay:AY3|_~129                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|AY_BBLK~0                                                                  ; |SP2_ACEX|ay:AY3|AY_BBLK~0                                                                       ; out0             ;
; |SP2_ACEX|ay:AY3|_~130                                                                      ; |SP2_ACEX|ay:AY3|_~130                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|$00033~0                                                                   ; |SP2_ACEX|ay:AY3|$00033~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|_~132                                                                      ; |SP2_ACEX|ay:AY3|_~132                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|$00032~0                                                                   ; |SP2_ACEX|ay:AY3|$00032~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|_~135                                                                      ; |SP2_ACEX|ay:AY3|_~135                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~138                                                                      ; |SP2_ACEX|ay:AY3|_~138                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~140                                                                      ; |SP2_ACEX|ay:AY3|_~140                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|$00031~0                                                                   ; |SP2_ACEX|ay:AY3|$00031~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|_~141                                                                      ; |SP2_ACEX|ay:AY3|_~141                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|AY_SH_Q~0                                                                  ; |SP2_ACEX|ay:AY3|AY_SH_Q~0                                                                       ; out0             ;
; |SP2_ACEX|ay:AY3|_~145                                                                      ; |SP2_ACEX|ay:AY3|_~145                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~146                                                                      ; |SP2_ACEX|ay:AY3|_~146                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|$00029~0                                                                   ; |SP2_ACEX|ay:AY3|$00029~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|_~147                                                                      ; |SP2_ACEX|ay:AY3|_~147                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~148                                                                      ; |SP2_ACEX|ay:AY3|_~148                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|$00028~0                                                                   ; |SP2_ACEX|ay:AY3|$00028~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|_~149                                                                      ; |SP2_ACEX|ay:AY3|_~149                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~150                                                                      ; |SP2_ACEX|ay:AY3|_~150                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|$00027~0                                                                   ; |SP2_ACEX|ay:AY3|$00027~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|$00026~0                                                                   ; |SP2_ACEX|ay:AY3|$00026~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|_~158                                                                      ; |SP2_ACEX|ay:AY3|_~158                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|AY_OUTS[3]~0                                                               ; |SP2_ACEX|ay:AY3|AY_OUTS[3]~0                                                                    ; out0             ;
; |SP2_ACEX|ay:AY3|$00014~0                                                                   ; |SP2_ACEX|ay:AY3|$00014~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|$00013~0                                                                   ; |SP2_ACEX|ay:AY3|$00013~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|AY_F_R1~0                                                                  ; |SP2_ACEX|ay:AY3|AY_F_R1~0                                                                       ; out0             ;
; |SP2_ACEX|ay:AY3|AY_ADR[2]                                                                  ; |SP2_ACEX|ay:AY3|AY_ADR[2]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_ADR[0]                                                                  ; |SP2_ACEX|ay:AY3|AY_ADR[0]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_AAX[0]                                                                  ; |SP2_ACEX|ay:AY3|AY_AAX[0]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_X_[5]                                                                   ; |SP2_ACEX|ay:AY3|AY_X_[5]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_X_[4]                                                                   ; |SP2_ACEX|ay:AY3|AY_X_[4]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_X_[3]                                                                   ; |SP2_ACEX|ay:AY3|AY_X_[3]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_X_[2]                                                                   ; |SP2_ACEX|ay:AY3|AY_X_[2]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_X_[1]                                                                   ; |SP2_ACEX|ay:AY3|AY_X_[1]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_X_[0]                                                                   ; |SP2_ACEX|ay:AY3|AY_X_[0]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_GF[3]                                                                   ; |SP2_ACEX|ay:AY3|AY_GF[3]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_GF[2]                                                                   ; |SP2_ACEX|ay:AY3|AY_GF[2]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_GF[1]                                                                   ; |SP2_ACEX|ay:AY3|AY_GF[1]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_GF[0]                                                                   ; |SP2_ACEX|ay:AY3|AY_GF[0]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_OUT[3]                                                                  ; |SP2_ACEX|ay:AY3|AY_OUT[3]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_OUT[2]                                                                  ; |SP2_ACEX|ay:AY3|AY_OUT[2]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_OUT[1]                                                                  ; |SP2_ACEX|ay:AY3|AY_OUT[1]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[16]                                                                  ; |SP2_ACEX|ay:AY3|AY_SH[16]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[15]                                                                  ; |SP2_ACEX|ay:AY3|AY_SH[15]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[14]                                                                  ; |SP2_ACEX|ay:AY3|AY_SH[14]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[13]                                                                  ; |SP2_ACEX|ay:AY3|AY_SH[13]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[12]                                                                  ; |SP2_ACEX|ay:AY3|AY_SH[12]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[11]                                                                  ; |SP2_ACEX|ay:AY3|AY_SH[11]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[10]                                                                  ; |SP2_ACEX|ay:AY3|AY_SH[10]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[9]                                                                   ; |SP2_ACEX|ay:AY3|AY_SH[9]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[8]                                                                   ; |SP2_ACEX|ay:AY3|AY_SH[8]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[7]                                                                   ; |SP2_ACEX|ay:AY3|AY_SH[7]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[6]                                                                   ; |SP2_ACEX|ay:AY3|AY_SH[6]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[5]                                                                   ; |SP2_ACEX|ay:AY3|AY_SH[5]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[4]                                                                   ; |SP2_ACEX|ay:AY3|AY_SH[4]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[3]                                                                   ; |SP2_ACEX|ay:AY3|AY_SH[3]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[2]                                                                   ; |SP2_ACEX|ay:AY3|AY_SH[2]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[1]                                                                   ; |SP2_ACEX|ay:AY3|AY_SH[1]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[0]                                                                   ; |SP2_ACEX|ay:AY3|AY_SH[0]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CCC[7]                                                                  ; |SP2_ACEX|ay:AY3|AY_CCC[7]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_VA[3]                                                                   ; |SP2_ACEX|ay:AY3|AY_VA[3]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_VA[2]                                                                   ; |SP2_ACEX|ay:AY3|AY_VA[2]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_VA[1]                                                                   ; |SP2_ACEX|ay:AY3|AY_VA[1]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_VA[0]                                                                   ; |SP2_ACEX|ay:AY3|AY_VA[0]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_VAR                                                                     ; |SP2_ACEX|ay:AY3|AY_VAR                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|AY_VX                                                                      ; |SP2_ACEX|ay:AY3|AY_VX                                                                           ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DQX[3]                                                                  ; |SP2_ACEX|ay:AY3|AY_DQX[3]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DQX[2]                                                                  ; |SP2_ACEX|ay:AY3|AY_DQX[2]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DQX[1]                                                                  ; |SP2_ACEX|ay:AY3|AY_DQX[1]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DQX[0]                                                                  ; |SP2_ACEX|ay:AY3|AY_DQX[0]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_MIX                                                                  ; |SP2_ACEX|ay:AY3|AY_CH_MIX                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DD[7]                                                                   ; |SP2_ACEX|ay:AY3|AY_DD[7]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DD[6]                                                                   ; |SP2_ACEX|ay:AY3|AY_DD[6]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DD[5]                                                                   ; |SP2_ACEX|ay:AY3|AY_DD[5]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DD[4]                                                                   ; |SP2_ACEX|ay:AY3|AY_DD[4]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DD[3]                                                                   ; |SP2_ACEX|ay:AY3|AY_DD[3]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DD[2]                                                                   ; |SP2_ACEX|ay:AY3|AY_DD[2]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DD[1]                                                                   ; |SP2_ACEX|ay:AY3|AY_DD[1]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DD[0]                                                                   ; |SP2_ACEX|ay:AY3|AY_DD[0]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[8]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_CS[8]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[7]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_CS[7]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[6]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_CS[6]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[5]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_CS[5]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[4]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_CS[4]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[3]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_CS[3]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[2]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_CS[2]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[1]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_CS[1]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[0]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_CS[0]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_LX[10]                                                               ; |SP2_ACEX|ay:AY3|AY_CH_LX[10]                                                                    ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_LX[9]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_LX[9]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_LX[8]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_LX[8]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_LX[7]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_LX[7]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_LX[6]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_LX[6]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_LX[5]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_LX[5]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_LX[4]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_LX[4]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_LX[3]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_LX[3]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_LX[2]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_LX[2]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_LX[1]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_LX[1]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_LX[0]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_LX[0]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_RX[10]                                                               ; |SP2_ACEX|ay:AY3|AY_CH_RX[10]                                                                    ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_RX[9]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_RX[9]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_RX[8]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_RX[8]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_RX[7]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_RX[7]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_RX[6]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_RX[6]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_RX[5]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_RX[5]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_RX[4]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_RX[4]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_RX[3]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_RX[3]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_RX[2]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_RX[2]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_RX[1]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_RX[1]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_RX[0]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_RX[0]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_F_RES                                                                   ; |SP2_ACEX|ay:AY3|AY_F_RES                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|$00002                                                                     ; |SP2_ACEX|ay:AY3|$00002                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|AY_OUTS[3]                                                                 ; |SP2_ACEX|ay:AY3|AY_OUTS[3]                                                                      ; regout           ;
; |SP2_ACEX|ay:AY3|$00026                                                                     ; |SP2_ACEX|ay:AY3|$00026                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH_Q                                                                    ; |SP2_ACEX|ay:AY3|AY_SH_Q                                                                         ; regout           ;
; |SP2_ACEX|ay:AY3|$00031                                                                     ; |SP2_ACEX|ay:AY3|$00031                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|$00032                                                                     ; |SP2_ACEX|ay:AY3|$00032                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|$00033                                                                     ; |SP2_ACEX|ay:AY3|$00033                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|AY_BBLK                                                                    ; |SP2_ACEX|ay:AY3|AY_BBLK                                                                         ; regout           ;
; |SP2_ACEX|ay:AY3|AY_ABLK                                                                    ; |SP2_ACEX|ay:AY3|AY_ABLK                                                                         ; regout           ;
; |SP2_ACEX|ay:AY3|AY_BINV                                                                    ; |SP2_ACEX|ay:AY3|AY_BINV                                                                         ; regout           ;
; |SP2_ACEX|ay:AY3|AY_OUTS3X                                                                  ; |SP2_ACEX|ay:AY3|AY_OUTS3X                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_OUTS3Y                                                                  ; |SP2_ACEX|ay:AY3|AY_OUTS3Y                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[0]~0                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[0]~0                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~0                                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~0                                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[8]~3                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[8]~3                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[7]~4                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[7]~4                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[6]~5                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[6]~5                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[5]~6                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[5]~6                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[4]~7                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[4]~7                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[3]~8                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[3]~8                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[2]~9                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[2]~9                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[1]~10                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[1]~10                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[10]                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[10]                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[9]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[9]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[8]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[8]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[7]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[7]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[6]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[6]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[5]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[5]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[4]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[4]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[3]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[3]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[2]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[2]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[1]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[1]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~6                                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~6                                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~7                                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~7                                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~8                                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~8                                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~9                                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~9                                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~10                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~10                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~11                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~11                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~12                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~12                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~13                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~13                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~16                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~16                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~17                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~17                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~18                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~18                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~19                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~19                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~20                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~20                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~21                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~21                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~22                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~22                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~23                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~23                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~24                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~24                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~25                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~25                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~26                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~26                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~27                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~27                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~28                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~28                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~29                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~29                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~30                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~30                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~31                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~31                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~32                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~32                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~33                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~33                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~36                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~36                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~37                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~37                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~38                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~38                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~39                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~39                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~40                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~40                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~41                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~41                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~42                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~42                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~43                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~43                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]     ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]          ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cout[9]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cout[8]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cout[7]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cout[6]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cout[5]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cout[4]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cout[3]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cout[2]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cout[1]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cout[0]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[0]~0                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[0]~0                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~0                                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~0                                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[8]~3                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[8]~3                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[7]~4                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[7]~4                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[6]~5                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[6]~5                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[5]~6                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[5]~6                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[4]~7                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[4]~7                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[3]~8                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[3]~8                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[2]~9                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[2]~9                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[1]~10                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[1]~10                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[10]                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[10]                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[9]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[9]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[8]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[8]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[7]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[7]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[6]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[6]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[5]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[5]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[4]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[4]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[3]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[3]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[2]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[2]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[1]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[1]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~6                                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~6                                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~7                                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~7                                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~8                                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~8                                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~9                                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~9                                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~10                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~10                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~11                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~11                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~12                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~12                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~13                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~13                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~16                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~16                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~17                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~17                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~18                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~18                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~19                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~19                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~20                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~20                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~21                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~21                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~22                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~22                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~23                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~23                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~24                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~24                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~25                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~25                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~26                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~26                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~27                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~27                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~28                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~28                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~29                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~29                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~30                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~30                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~31                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~31                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~32                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~32                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~33                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~33                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~36                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~36                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~37                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~37                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~38                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~38                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~39                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~39                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~40                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~40                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~41                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~41                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~42                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~42                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~43                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~43                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]     ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]          ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cout[9]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cout[8]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cout[7]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cout[6]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cout[5]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cout[4]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cout[3]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cout[2]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cout[1]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cout[0]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]           ; sout             ;
; |SP2_ACEX|acceler:ACC|_~1                                                                   ; |SP2_ACEX|acceler:ACC|_~1                                                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|_~5                                                                   ; |SP2_ACEX|acceler:ACC|_~5                                                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|_~8                                                                   ; |SP2_ACEX|acceler:ACC|_~8                                                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|_~9                                                                   ; |SP2_ACEX|acceler:ACC|_~9                                                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|_~12                                                                  ; |SP2_ACEX|acceler:ACC|_~12                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~13                                                                  ; |SP2_ACEX|acceler:ACC|_~13                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~15                                                                  ; |SP2_ACEX|acceler:ACC|_~15                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|PRF_CMD~0                                                             ; |SP2_ACEX|acceler:ACC|PRF_CMD~0                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|ED_CMD~0                                                              ; |SP2_ACEX|acceler:ACC|ED_CMD~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~18                                                                  ; |SP2_ACEX|acceler:ACC|_~18                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|RETI~0                                                                ; |SP2_ACEX|acceler:ACC|RETI~0                                                                     ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_BLK~0                                                             ; |SP2_ACEX|acceler:ACC|ACC_BLK~0                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|_~23                                                                  ; |SP2_ACEX|acceler:ACC|_~23                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|IN_OUT_CMD~0                                                          ; |SP2_ACEX|acceler:ACC|IN_OUT_CMD~0                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|_~29                                                                  ; |SP2_ACEX|acceler:ACC|_~29                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~31                                                                  ; |SP2_ACEX|acceler:ACC|_~31                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|AGR[7]~0                                                              ; |SP2_ACEX|acceler:ACC|AGR[7]~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~34                                                                  ; |SP2_ACEX|acceler:ACC|_~34                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~35                                                                  ; |SP2_ACEX|acceler:ACC|_~35                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~36                                                                  ; |SP2_ACEX|acceler:ACC|_~36                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~37                                                                  ; |SP2_ACEX|acceler:ACC|_~37                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~38                                                                  ; |SP2_ACEX|acceler:ACC|_~38                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~39                                                                  ; |SP2_ACEX|acceler:ACC|_~39                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~40                                                                  ; |SP2_ACEX|acceler:ACC|_~40                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~41                                                                  ; |SP2_ACEX|acceler:ACC|_~41                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_C                                                                 ; |SP2_ACEX|acceler:ACC|ACC_C                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~50                                                                  ; |SP2_ACEX|acceler:ACC|_~50                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~51                                                                  ; |SP2_ACEX|acceler:ACC|_~51                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~52                                                                  ; |SP2_ACEX|acceler:ACC|_~52                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~53                                                                  ; |SP2_ACEX|acceler:ACC|_~53                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~54                                                                  ; |SP2_ACEX|acceler:ACC|_~54                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~55                                                                  ; |SP2_ACEX|acceler:ACC|_~55                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~56                                                                  ; |SP2_ACEX|acceler:ACC|_~56                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~57                                                                  ; |SP2_ACEX|acceler:ACC|_~57                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~59                                                                  ; |SP2_ACEX|acceler:ACC|_~59                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_CNT[7]~0                                                          ; |SP2_ACEX|acceler:ACC|ACC_CNT[7]~0                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|_~60                                                                  ; |SP2_ACEX|acceler:ACC|_~60                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_CNT[6]~1                                                          ; |SP2_ACEX|acceler:ACC|ACC_CNT[6]~1                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|_~61                                                                  ; |SP2_ACEX|acceler:ACC|_~61                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_CNT[5]~2                                                          ; |SP2_ACEX|acceler:ACC|ACC_CNT[5]~2                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|_~62                                                                  ; |SP2_ACEX|acceler:ACC|_~62                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_CNT[4]~3                                                          ; |SP2_ACEX|acceler:ACC|ACC_CNT[4]~3                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|_~63                                                                  ; |SP2_ACEX|acceler:ACC|_~63                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_CNT[3]~4                                                          ; |SP2_ACEX|acceler:ACC|ACC_CNT[3]~4                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|_~64                                                                  ; |SP2_ACEX|acceler:ACC|_~64                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_CNT[2]~5                                                          ; |SP2_ACEX|acceler:ACC|ACC_CNT[2]~5                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|_~65                                                                  ; |SP2_ACEX|acceler:ACC|_~65                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_CNT[1]~6                                                          ; |SP2_ACEX|acceler:ACC|ACC_CNT[1]~6                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|_~66                                                                  ; |SP2_ACEX|acceler:ACC|_~66                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_CNT[0]~7                                                          ; |SP2_ACEX|acceler:ACC|ACC_CNT[0]~7                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|_~68                                                                  ; |SP2_ACEX|acceler:ACC|_~68                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~69                                                                  ; |SP2_ACEX|acceler:ACC|_~69                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~70                                                                  ; |SP2_ACEX|acceler:ACC|_~70                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~71                                                                  ; |SP2_ACEX|acceler:ACC|_~71                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~72                                                                  ; |SP2_ACEX|acceler:ACC|_~72                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~73                                                                  ; |SP2_ACEX|acceler:ACC|_~73                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~74                                                                  ; |SP2_ACEX|acceler:ACC|_~74                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~75                                                                  ; |SP2_ACEX|acceler:ACC|_~75                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~76                                                                  ; |SP2_ACEX|acceler:ACC|_~76                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~77                                                                  ; |SP2_ACEX|acceler:ACC|_~77                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~78                                                                  ; |SP2_ACEX|acceler:ACC|_~78                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~79                                                                  ; |SP2_ACEX|acceler:ACC|_~79                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~80                                                                  ; |SP2_ACEX|acceler:ACC|_~80                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~81                                                                  ; |SP2_ACEX|acceler:ACC|_~81                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~82                                                                  ; |SP2_ACEX|acceler:ACC|_~82                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~83                                                                  ; |SP2_ACEX|acceler:ACC|_~83                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~84                                                                  ; |SP2_ACEX|acceler:ACC|_~84                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~85                                                                  ; |SP2_ACEX|acceler:ACC|_~85                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~86                                                                  ; |SP2_ACEX|acceler:ACC|_~86                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~87                                                                  ; |SP2_ACEX|acceler:ACC|_~87                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~88                                                                  ; |SP2_ACEX|acceler:ACC|_~88                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~89                                                                  ; |SP2_ACEX|acceler:ACC|_~89                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~90                                                                  ; |SP2_ACEX|acceler:ACC|_~90                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~91                                                                  ; |SP2_ACEX|acceler:ACC|_~91                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~92                                                                  ; |SP2_ACEX|acceler:ACC|_~92                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~93                                                                  ; |SP2_ACEX|acceler:ACC|_~93                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~110                                                                 ; |SP2_ACEX|acceler:ACC|_~110                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|XCNT[0]~7                                                             ; |SP2_ACEX|acceler:ACC|XCNT[0]~7                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_END~0                                                             ; |SP2_ACEX|acceler:ACC|ACC_END~0                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|_~112                                                                 ; |SP2_ACEX|acceler:ACC|_~112                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_END~1                                                             ; |SP2_ACEX|acceler:ACC|ACC_END~1                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|_~121                                                                 ; |SP2_ACEX|acceler:ACC|_~121                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_DIR[5]~1                                                          ; |SP2_ACEX|acceler:ACC|ACC_DIR[5]~1                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_DIR[4]~2                                                          ; |SP2_ACEX|acceler:ACC|ACC_DIR[4]~2                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_DIR[2]~4                                                          ; |SP2_ACEX|acceler:ACC|ACC_DIR[2]~4                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_DIR[1]~5                                                          ; |SP2_ACEX|acceler:ACC|ACC_DIR[1]~5                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_DIR[0]~6                                                          ; |SP2_ACEX|acceler:ACC|ACC_DIR[0]~6                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|_~124                                                                 ; |SP2_ACEX|acceler:ACC|_~124                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~127                                                                 ; |SP2_ACEX|acceler:ACC|_~127                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~129                                                                 ; |SP2_ACEX|acceler:ACC|_~129                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~132                                                                 ; |SP2_ACEX|acceler:ACC|_~132                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~134                                                                 ; |SP2_ACEX|acceler:ACC|_~134                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_MODE[2]~0                                                         ; |SP2_ACEX|acceler:ACC|ACC_MODE[2]~0                                                              ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_MODE[3]~1                                                         ; |SP2_ACEX|acceler:ACC|ACC_MODE[3]~1                                                              ; out0             ;
; |SP2_ACEX|acceler:ACC|_~142                                                                 ; |SP2_ACEX|acceler:ACC|_~142                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~150                                                                 ; |SP2_ACEX|acceler:ACC|_~150                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|MD[2]~5                                                               ; |SP2_ACEX|acceler:ACC|MD[2]~5                                                                    ; out0             ;
; |SP2_ACEX|acceler:ACC|_~151                                                                 ; |SP2_ACEX|acceler:ACC|_~151                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~152                                                                 ; |SP2_ACEX|acceler:ACC|_~152                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~154                                                                 ; |SP2_ACEX|acceler:ACC|_~154                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~155                                                                 ; |SP2_ACEX|acceler:ACC|_~155                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~156                                                                 ; |SP2_ACEX|acceler:ACC|_~156                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|GLISS_R~0                                                             ; |SP2_ACEX|acceler:ACC|GLISS_R~0                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|_~166                                                                 ; |SP2_ACEX|acceler:ACC|_~166                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~167                                                                 ; |SP2_ACEX|acceler:ACC|_~167                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~168                                                                 ; |SP2_ACEX|acceler:ACC|_~168                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~169                                                                 ; |SP2_ACEX|acceler:ACC|_~169                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~170                                                                 ; |SP2_ACEX|acceler:ACC|_~170                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~171                                                                 ; |SP2_ACEX|acceler:ACC|_~171                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~172                                                                 ; |SP2_ACEX|acceler:ACC|_~172                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~173                                                                 ; |SP2_ACEX|acceler:ACC|_~173                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~183                                                                 ; |SP2_ACEX|acceler:ACC|_~183                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~184                                                                 ; |SP2_ACEX|acceler:ACC|_~184                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~185                                                                 ; |SP2_ACEX|acceler:ACC|_~185                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~186                                                                 ; |SP2_ACEX|acceler:ACC|_~186                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~187                                                                 ; |SP2_ACEX|acceler:ACC|_~187                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~188                                                                 ; |SP2_ACEX|acceler:ACC|_~188                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~189                                                                 ; |SP2_ACEX|acceler:ACC|_~189                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~190                                                                 ; |SP2_ACEX|acceler:ACC|_~190                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~208                                                                 ; |SP2_ACEX|acceler:ACC|_~208                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~209                                                                 ; |SP2_ACEX|acceler:ACC|_~209                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~210                                                                 ; |SP2_ACEX|acceler:ACC|_~210                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~211                                                                 ; |SP2_ACEX|acceler:ACC|_~211                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~212                                                                 ; |SP2_ACEX|acceler:ACC|_~212                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~213                                                                 ; |SP2_ACEX|acceler:ACC|_~213                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~214                                                                 ; |SP2_ACEX|acceler:ACC|_~214                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~215                                                                 ; |SP2_ACEX|acceler:ACC|_~215                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~216                                                                 ; |SP2_ACEX|acceler:ACC|_~216                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~217                                                                 ; |SP2_ACEX|acceler:ACC|_~217                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~218                                                                 ; |SP2_ACEX|acceler:ACC|_~218                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~219                                                                 ; |SP2_ACEX|acceler:ACC|_~219                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~220                                                                 ; |SP2_ACEX|acceler:ACC|_~220                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~221                                                                 ; |SP2_ACEX|acceler:ACC|_~221                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~222                                                                 ; |SP2_ACEX|acceler:ACC|_~222                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~223                                                                 ; |SP2_ACEX|acceler:ACC|_~223                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~226                                                                 ; |SP2_ACEX|acceler:ACC|_~226                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~234                                                                 ; |SP2_ACEX|acceler:ACC|_~234                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~237                                                                 ; |SP2_ACEX|acceler:ACC|_~237                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~244                                                                 ; |SP2_ACEX|acceler:ACC|_~244                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~247                                                                 ; |SP2_ACEX|acceler:ACC|_~247                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~248                                                                 ; |SP2_ACEX|acceler:ACC|_~248                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~249                                                                 ; |SP2_ACEX|acceler:ACC|_~249                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~250                                                                 ; |SP2_ACEX|acceler:ACC|_~250                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~251                                                                 ; |SP2_ACEX|acceler:ACC|_~251                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~252                                                                 ; |SP2_ACEX|acceler:ACC|_~252                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|XMD[2]~6                                                              ; |SP2_ACEX|acceler:ACC|XMD[2]~6                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~253                                                                 ; |SP2_ACEX|acceler:ACC|_~253                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~254                                                                 ; |SP2_ACEX|acceler:ACC|_~254                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~255                                                                 ; |SP2_ACEX|acceler:ACC|_~255                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~262                                                                 ; |SP2_ACEX|acceler:ACC|_~262                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~265                                                                 ; |SP2_ACEX|acceler:ACC|_~265                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~266                                                                 ; |SP2_ACEX|acceler:ACC|_~266                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~267                                                                 ; |SP2_ACEX|acceler:ACC|_~267                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~268                                                                 ; |SP2_ACEX|acceler:ACC|_~268                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~269                                                                 ; |SP2_ACEX|acceler:ACC|_~269                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~270                                                                 ; |SP2_ACEX|acceler:ACC|_~270                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~271                                                                 ; |SP2_ACEX|acceler:ACC|_~271                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~272                                                                 ; |SP2_ACEX|acceler:ACC|_~272                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~273                                                                 ; |SP2_ACEX|acceler:ACC|_~273                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~274                                                                 ; |SP2_ACEX|acceler:ACC|_~274                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~275                                                                 ; |SP2_ACEX|acceler:ACC|_~275                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~276                                                                 ; |SP2_ACEX|acceler:ACC|_~276                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~277                                                                 ; |SP2_ACEX|acceler:ACC|_~277                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~278                                                                 ; |SP2_ACEX|acceler:ACC|_~278                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~279                                                                 ; |SP2_ACEX|acceler:ACC|_~279                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~280                                                                 ; |SP2_ACEX|acceler:ACC|_~280                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~281                                                                 ; |SP2_ACEX|acceler:ACC|_~281                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~282                                                                 ; |SP2_ACEX|acceler:ACC|_~282                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~283                                                                 ; |SP2_ACEX|acceler:ACC|_~283                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~284                                                                 ; |SP2_ACEX|acceler:ACC|_~284                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~285                                                                 ; |SP2_ACEX|acceler:ACC|_~285                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~286                                                                 ; |SP2_ACEX|acceler:ACC|_~286                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~287                                                                 ; |SP2_ACEX|acceler:ACC|_~287                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~288                                                                 ; |SP2_ACEX|acceler:ACC|_~288                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~289                                                                 ; |SP2_ACEX|acceler:ACC|_~289                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[7]~8                                                          ; |SP2_ACEX|acceler:ACC|RAM_ADR[7]~8                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[6]~9                                                          ; |SP2_ACEX|acceler:ACC|RAM_ADR[6]~9                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[5]~10                                                         ; |SP2_ACEX|acceler:ACC|RAM_ADR[5]~10                                                              ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[4]~11                                                         ; |SP2_ACEX|acceler:ACC|RAM_ADR[4]~11                                                              ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[3]~12                                                         ; |SP2_ACEX|acceler:ACC|RAM_ADR[3]~12                                                              ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[2]~13                                                         ; |SP2_ACEX|acceler:ACC|RAM_ADR[2]~13                                                              ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[1]~14                                                         ; |SP2_ACEX|acceler:ACC|RAM_ADR[1]~14                                                              ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[0]~15                                                         ; |SP2_ACEX|acceler:ACC|RAM_ADR[0]~15                                                              ; out0             ;
; |SP2_ACEX|acceler:ACC|_~296                                                                 ; |SP2_ACEX|acceler:ACC|_~296                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~308                                                                 ; |SP2_ACEX|acceler:ACC|_~308                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~309                                                                 ; |SP2_ACEX|acceler:ACC|_~309                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~310                                                                 ; |SP2_ACEX|acceler:ACC|_~310                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~311                                                                 ; |SP2_ACEX|acceler:ACC|_~311                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~312                                                                 ; |SP2_ACEX|acceler:ACC|_~312                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~313                                                                 ; |SP2_ACEX|acceler:ACC|_~313                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|AA[10]~5                                                              ; |SP2_ACEX|acceler:ACC|AA[10]~5                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~314                                                                 ; |SP2_ACEX|acceler:ACC|_~314                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~315                                                                 ; |SP2_ACEX|acceler:ACC|_~315                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~316                                                                 ; |SP2_ACEX|acceler:ACC|_~316                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~317                                                                 ; |SP2_ACEX|acceler:ACC|_~317                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~318                                                                 ; |SP2_ACEX|acceler:ACC|_~318                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~319                                                                 ; |SP2_ACEX|acceler:ACC|_~319                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~320                                                                 ; |SP2_ACEX|acceler:ACC|_~320                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~321                                                                 ; |SP2_ACEX|acceler:ACC|_~321                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~322                                                                 ; |SP2_ACEX|acceler:ACC|_~322                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~323                                                                 ; |SP2_ACEX|acceler:ACC|_~323                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~324                                                                 ; |SP2_ACEX|acceler:ACC|_~324                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~326                                                                 ; |SP2_ACEX|acceler:ACC|_~326                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~327                                                                 ; |SP2_ACEX|acceler:ACC|_~327                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~328                                                                 ; |SP2_ACEX|acceler:ACC|_~328                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~329                                                                 ; |SP2_ACEX|acceler:ACC|_~329                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|$00037~0                                                              ; |SP2_ACEX|acceler:ACC|$00037~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~332                                                                 ; |SP2_ACEX|acceler:ACC|_~332                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~333                                                                 ; |SP2_ACEX|acceler:ACC|_~333                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_WR~0                                                              ; |SP2_ACEX|acceler:ACC|RAM_WR~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|$00031~0                                                              ; |SP2_ACEX|acceler:ACC|$00031~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|$00030~0                                                              ; |SP2_ACEX|acceler:ACC|$00030~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|$00029~0                                                              ; |SP2_ACEX|acceler:ACC|$00029~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|$00028~0                                                              ; |SP2_ACEX|acceler:ACC|$00028~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|$00027~0                                                              ; |SP2_ACEX|acceler:ACC|$00027~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~340                                                                 ; |SP2_ACEX|acceler:ACC|_~340                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|$00022~0                                                              ; |SP2_ACEX|acceler:ACC|$00022~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~345                                                                 ; |SP2_ACEX|acceler:ACC|_~345                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~356                                                                 ; |SP2_ACEX|acceler:ACC|_~356                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|$00021~0                                                              ; |SP2_ACEX|acceler:ACC|$00021~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~363                                                                 ; |SP2_ACEX|acceler:ACC|_~363                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|START_ACC~0                                                           ; |SP2_ACEX|acceler:ACC|START_ACC~0                                                                ; out0             ;
; |SP2_ACEX|acceler:ACC|_~370                                                                 ; |SP2_ACEX|acceler:ACC|_~370                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|$00017~0                                                              ; |SP2_ACEX|acceler:ACC|$00017~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|WR_C7~0                                                               ; |SP2_ACEX|acceler:ACC|WR_C7~0                                                                    ; out0             ;
; |SP2_ACEX|acceler:ACC|_~373                                                                 ; |SP2_ACEX|acceler:ACC|_~373                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~376                                                                 ; |SP2_ACEX|acceler:ACC|_~376                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|$00011~0                                                              ; |SP2_ACEX|acceler:ACC|$00011~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|$00008~0                                                              ; |SP2_ACEX|acceler:ACC|$00008~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|$00006~0                                                              ; |SP2_ACEX|acceler:ACC|$00006~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_GO~0                                                              ; |SP2_ACEX|acceler:ACC|ACC_GO~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~389                                                                 ; |SP2_ACEX|acceler:ACC|_~389                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~393                                                                 ; |SP2_ACEX|acceler:ACC|_~393                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~395                                                                 ; |SP2_ACEX|acceler:ACC|_~395                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|CORRECT_1F~0                                                          ; |SP2_ACEX|acceler:ACC|CORRECT_1F~0                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|_~399                                                                 ; |SP2_ACEX|acceler:ACC|_~399                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|DO[2]                                                                 ; |SP2_ACEX|acceler:ACC|DO[2]                                                                      ; regout           ;
; |SP2_ACEX|acceler:ACC|DO[1]                                                                 ; |SP2_ACEX|acceler:ACC|DO[1]                                                                      ; regout           ;
; |SP2_ACEX|acceler:ACC|PRF_CMD                                                               ; |SP2_ACEX|acceler:ACC|PRF_CMD                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|ED_CMD                                                                ; |SP2_ACEX|acceler:ACC|ED_CMD                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|IN_OUT_CMD                                                            ; |SP2_ACEX|acceler:ACC|IN_OUT_CMD                                                                 ; regout           ;
; |SP2_ACEX|acceler:ACC|ACC_BLK                                                               ; |SP2_ACEX|acceler:ACC|ACC_BLK                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|RETI                                                                  ; |SP2_ACEX|acceler:ACC|RETI                                                                       ; regout           ;
; |SP2_ACEX|acceler:ACC|AA[10]                                                                ; |SP2_ACEX|acceler:ACC|AA[10]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|RGACC[7]                                                              ; |SP2_ACEX|acceler:ACC|RGACC[7]                                                                   ; regout           ;
; |SP2_ACEX|acceler:ACC|RGACC[6]                                                              ; |SP2_ACEX|acceler:ACC|RGACC[6]                                                                   ; regout           ;
; |SP2_ACEX|acceler:ACC|RGACC[5]                                                              ; |SP2_ACEX|acceler:ACC|RGACC[5]                                                                   ; regout           ;
; |SP2_ACEX|acceler:ACC|RGACC[4]                                                              ; |SP2_ACEX|acceler:ACC|RGACC[4]                                                                   ; regout           ;
; |SP2_ACEX|acceler:ACC|RGACC[3]                                                              ; |SP2_ACEX|acceler:ACC|RGACC[3]                                                                   ; regout           ;
; |SP2_ACEX|acceler:ACC|RGACC[2]                                                              ; |SP2_ACEX|acceler:ACC|RGACC[2]                                                                   ; regout           ;
; |SP2_ACEX|acceler:ACC|RGACC[1]                                                              ; |SP2_ACEX|acceler:ACC|RGACC[1]                                                                   ; regout           ;
; |SP2_ACEX|acceler:ACC|RGACC[0]                                                              ; |SP2_ACEX|acceler:ACC|RGACC[0]                                                                   ; regout           ;
; |SP2_ACEX|acceler:ACC|AGR[7]                                                                ; |SP2_ACEX|acceler:ACC|AGR[7]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|AGR[6]                                                                ; |SP2_ACEX|acceler:ACC|AGR[6]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|AGR[5]                                                                ; |SP2_ACEX|acceler:ACC|AGR[5]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|AGR[4]                                                                ; |SP2_ACEX|acceler:ACC|AGR[4]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|AGR[3]                                                                ; |SP2_ACEX|acceler:ACC|AGR[3]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|AGR[2]                                                                ; |SP2_ACEX|acceler:ACC|AGR[2]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|AGR[1]                                                                ; |SP2_ACEX|acceler:ACC|AGR[1]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|AGR[0]                                                                ; |SP2_ACEX|acceler:ACC|AGR[0]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|FN_ACC[1]                                                             ; |SP2_ACEX|acceler:ACC|FN_ACC[1]                                                                  ; regout           ;
; |SP2_ACEX|acceler:ACC|FN_ACC[0]                                                             ; |SP2_ACEX|acceler:ACC|FN_ACC[0]                                                                  ; regout           ;
; |SP2_ACEX|acceler:ACC|ACC_MODE[3]                                                           ; |SP2_ACEX|acceler:ACC|ACC_MODE[3]                                                                ; regout           ;
; |SP2_ACEX|acceler:ACC|ACC_MODE[2]                                                           ; |SP2_ACEX|acceler:ACC|ACC_MODE[2]                                                                ; regout           ;
; |SP2_ACEX|acceler:ACC|ACC_MODE[1]                                                           ; |SP2_ACEX|acceler:ACC|ACC_MODE[1]                                                                ; regout           ;
; |SP2_ACEX|acceler:ACC|ACC_MODE[0]                                                           ; |SP2_ACEX|acceler:ACC|ACC_MODE[0]                                                                ; regout           ;
; |SP2_ACEX|acceler:ACC|XMD[2]                                                                ; |SP2_ACEX|acceler:ACC|XMD[2]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|XAGR[7]                                                               ; |SP2_ACEX|acceler:ACC|XAGR[7]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XAGR[6]                                                               ; |SP2_ACEX|acceler:ACC|XAGR[6]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XAGR[5]                                                               ; |SP2_ACEX|acceler:ACC|XAGR[5]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XAGR[4]                                                               ; |SP2_ACEX|acceler:ACC|XAGR[4]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XAGR[3]                                                               ; |SP2_ACEX|acceler:ACC|XAGR[3]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XAGR[2]                                                               ; |SP2_ACEX|acceler:ACC|XAGR[2]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XAGR[1]                                                               ; |SP2_ACEX|acceler:ACC|XAGR[1]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XAGR[0]                                                               ; |SP2_ACEX|acceler:ACC|XAGR[0]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|AAGR[9]                                                               ; |SP2_ACEX|acceler:ACC|AAGR[9]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|AAGR[8]                                                               ; |SP2_ACEX|acceler:ACC|AAGR[8]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|AAGR[7]                                                               ; |SP2_ACEX|acceler:ACC|AAGR[7]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|AAGR[6]                                                               ; |SP2_ACEX|acceler:ACC|AAGR[6]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|AAGR[5]                                                               ; |SP2_ACEX|acceler:ACC|AAGR[5]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|AAGR[4]                                                               ; |SP2_ACEX|acceler:ACC|AAGR[4]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|AAGR[3]                                                               ; |SP2_ACEX|acceler:ACC|AAGR[3]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|AAGR[2]                                                               ; |SP2_ACEX|acceler:ACC|AAGR[2]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|AAGR[1]                                                               ; |SP2_ACEX|acceler:ACC|AAGR[1]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|AAGR[0]                                                               ; |SP2_ACEX|acceler:ACC|AAGR[0]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XCNT[7]                                                               ; |SP2_ACEX|acceler:ACC|XCNT[7]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XCNT[6]                                                               ; |SP2_ACEX|acceler:ACC|XCNT[6]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XCNT[5]                                                               ; |SP2_ACEX|acceler:ACC|XCNT[5]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XCNT[4]                                                               ; |SP2_ACEX|acceler:ACC|XCNT[4]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XCNT[3]                                                               ; |SP2_ACEX|acceler:ACC|XCNT[3]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XCNT[2]                                                               ; |SP2_ACEX|acceler:ACC|XCNT[2]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XCNT[1]                                                               ; |SP2_ACEX|acceler:ACC|XCNT[1]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XCNT[0]                                                               ; |SP2_ACEX|acceler:ACC|XCNT[0]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|GLISS_R                                                               ; |SP2_ACEX|acceler:ACC|GLISS_R                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|/M1M                                                                  ; |SP2_ACEX|acceler:ACC|/M1M                                                                       ; regout           ;
; |SP2_ACEX|acceler:ACC|ACC_GO                                                                ; |SP2_ACEX|acceler:ACC|ACC_GO                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|$00006                                                                ; |SP2_ACEX|acceler:ACC|$00006                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|$00008                                                                ; |SP2_ACEX|acceler:ACC|$00008                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|ALT_ACC                                                               ; |SP2_ACEX|acceler:ACC|ALT_ACC                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|$00022                                                                ; |SP2_ACEX|acceler:ACC|$00022                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|$00025                                                                ; |SP2_ACEX|acceler:ACC|$00025                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|RAM_WR                                                                ; |SP2_ACEX|acceler:ACC|RAM_WR                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|segment[0][7]                            ; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|q[7]                                          ; dataout          ;
; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|segment[0][6]                            ; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|q[6]                                          ; dataout          ;
; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|segment[0][5]                            ; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|q[5]                                          ; dataout          ;
; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|segment[0][4]                            ; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|q[4]                                          ; dataout          ;
; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|segment[0][3]                            ; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|q[3]                                          ; dataout          ;
; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|segment[0][2]                            ; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|q[2]                                          ; dataout          ;
; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|segment[0][1]                            ; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|q[1]                                          ; dataout          ;
; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|segment[0][0]                            ; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|q[0]                                          ; dataout          ;
; |SP2_ACEX|dcp:DECODE|SP_SA~0                                                                ; |SP2_ACEX|dcp:DECODE|SP_SA~0                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~13                                                                   ; |SP2_ACEX|dcp:DECODE|_~13                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~16                                                                   ; |SP2_ACEX|dcp:DECODE|_~16                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~17                                                                   ; |SP2_ACEX|dcp:DECODE|_~17                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~18                                                                   ; |SP2_ACEX|dcp:DECODE|_~18                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~20                                                                   ; |SP2_ACEX|dcp:DECODE|_~20                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~24                                                                   ; |SP2_ACEX|dcp:DECODE|_~24                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~27                                                                   ; |SP2_ACEX|dcp:DECODE|_~27                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~28                                                                   ; |SP2_ACEX|dcp:DECODE|_~28                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|GA[7]~1                                                                ; |SP2_ACEX|dcp:DECODE|GA[7]~1                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~29                                                                   ; |SP2_ACEX|dcp:DECODE|_~29                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~30                                                                   ; |SP2_ACEX|dcp:DECODE|_~30                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~31                                                                   ; |SP2_ACEX|dcp:DECODE|_~31                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~32                                                                   ; |SP2_ACEX|dcp:DECODE|_~32                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|GA[3]~5                                                                ; |SP2_ACEX|dcp:DECODE|GA[3]~5                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~33                                                                   ; |SP2_ACEX|dcp:DECODE|_~33                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~34                                                                   ; |SP2_ACEX|dcp:DECODE|_~34                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~35                                                                   ; |SP2_ACEX|dcp:DECODE|_~35                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|GA[0]~8                                                                ; |SP2_ACEX|dcp:DECODE|GA[0]~8                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~39                                                                   ; |SP2_ACEX|dcp:DECODE|_~39                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~40                                                                   ; |SP2_ACEX|dcp:DECODE|_~40                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~43                                                                   ; |SP2_ACEX|dcp:DECODE|_~43                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~47                                                                   ; |SP2_ACEX|dcp:DECODE|_~47                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|X_ADR[10]~1                                                            ; |SP2_ACEX|dcp:DECODE|X_ADR[10]~1                                                                 ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~52                                                                   ; |SP2_ACEX|dcp:DECODE|_~52                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~53                                                                   ; |SP2_ACEX|dcp:DECODE|_~53                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~56                                                                   ; |SP2_ACEX|dcp:DECODE|_~56                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~58                                                                   ; |SP2_ACEX|dcp:DECODE|_~58                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~68                                                                   ; |SP2_ACEX|dcp:DECODE|_~68                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~70                                                                   ; |SP2_ACEX|dcp:DECODE|_~70                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~72                                                                   ; |SP2_ACEX|dcp:DECODE|_~72                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~73                                                                   ; |SP2_ACEX|dcp:DECODE|_~73                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~74                                                                   ; |SP2_ACEX|dcp:DECODE|_~74                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~81                                                                   ; |SP2_ACEX|dcp:DECODE|_~81                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~82                                                                   ; |SP2_ACEX|dcp:DECODE|_~82                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~83                                                                   ; |SP2_ACEX|dcp:DECODE|_~83                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~97                                                                   ; |SP2_ACEX|dcp:DECODE|_~97                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~98                                                                   ; |SP2_ACEX|dcp:DECODE|_~98                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~102                                                                  ; |SP2_ACEX|dcp:DECODE|_~102                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~103                                                                  ; |SP2_ACEX|dcp:DECODE|_~103                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~105                                                                  ; |SP2_ACEX|dcp:DECODE|_~105                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~106                                                                  ; |SP2_ACEX|dcp:DECODE|_~106                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~113                                                                  ; |SP2_ACEX|dcp:DECODE|_~113                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~114                                                                  ; |SP2_ACEX|dcp:DECODE|_~114                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~143                                                                  ; |SP2_ACEX|dcp:DECODE|_~143                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~150                                                                  ; |SP2_ACEX|dcp:DECODE|_~150                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~153                                                                  ; |SP2_ACEX|dcp:DECODE|_~153                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~155                                                                  ; |SP2_ACEX|dcp:DECODE|_~155                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|HDD_ENA                                                                ; |SP2_ACEX|dcp:DECODE|HDD_ENA                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|HDD_FLIP~0                                                             ; |SP2_ACEX|dcp:DECODE|HDD_FLIP~0                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|HDD_FLIP~2                                                             ; |SP2_ACEX|dcp:DECODE|HDD_FLIP~2                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~199                                                                  ; |SP2_ACEX|dcp:DECODE|_~199                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~202                                                                  ; |SP2_ACEX|dcp:DECODE|_~202                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~210                                                                  ; |SP2_ACEX|dcp:DECODE|_~210                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|W_TAB[3]~0                                                             ; |SP2_ACEX|dcp:DECODE|W_TAB[3]~0                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|W_TAB[0]~3                                                             ; |SP2_ACEX|dcp:DECODE|W_TAB[0]~3                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~219                                                                  ; |SP2_ACEX|dcp:DECODE|_~219                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~226                                                                  ; |SP2_ACEX|dcp:DECODE|_~226                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~233                                                                  ; |SP2_ACEX|dcp:DECODE|_~233                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~236                                                                  ; |SP2_ACEX|dcp:DECODE|_~236                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~238                                                                  ; |SP2_ACEX|dcp:DECODE|_~238                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~242                                                                  ; |SP2_ACEX|dcp:DECODE|_~242                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~245                                                                  ; |SP2_ACEX|dcp:DECODE|_~245                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~248                                                                  ; |SP2_ACEX|dcp:DECODE|_~248                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~250                                                                  ; |SP2_ACEX|dcp:DECODE|_~250                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~253                                                                  ; |SP2_ACEX|dcp:DECODE|_~253                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~255                                                                  ; |SP2_ACEX|dcp:DECODE|_~255                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~257                                                                  ; |SP2_ACEX|dcp:DECODE|_~257                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|DCPP[7]~1                                                              ; |SP2_ACEX|dcp:DECODE|DCPP[7]~1                                                                   ; out0             ;
; |SP2_ACEX|dcp:DECODE|DD[7]~1                                                                ; |SP2_ACEX|dcp:DECODE|DD[7]~1                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~264                                                                  ; |SP2_ACEX|dcp:DECODE|_~264                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~265                                                                  ; |SP2_ACEX|dcp:DECODE|_~265                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~269                                                                  ; |SP2_ACEX|dcp:DECODE|_~269                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~270                                                                  ; |SP2_ACEX|dcp:DECODE|_~270                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|DD[2]~7                                                                ; |SP2_ACEX|dcp:DECODE|DD[2]~7                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~271                                                                  ; |SP2_ACEX|dcp:DECODE|_~271                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|DD[1]~8                                                                ; |SP2_ACEX|dcp:DECODE|DD[1]~8                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~272                                                                  ; |SP2_ACEX|dcp:DECODE|_~272                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~273                                                                  ; |SP2_ACEX|dcp:DECODE|_~273                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~274                                                                  ; |SP2_ACEX|dcp:DECODE|_~274                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~275                                                                  ; |SP2_ACEX|dcp:DECODE|_~275                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~279                                                                  ; |SP2_ACEX|dcp:DECODE|_~279                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~280                                                                  ; |SP2_ACEX|dcp:DECODE|_~280                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~281                                                                  ; |SP2_ACEX|dcp:DECODE|_~281                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~282                                                                  ; |SP2_ACEX|dcp:DECODE|_~282                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~283                                                                  ; |SP2_ACEX|dcp:DECODE|_~283                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|CNF[7]~0                                                               ; |SP2_ACEX|dcp:DECODE|CNF[7]~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|CNF[6]~1                                                               ; |SP2_ACEX|dcp:DECODE|CNF[6]~1                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|CNF[5]~2                                                               ; |SP2_ACEX|dcp:DECODE|CNF[5]~2                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~286                                                                  ; |SP2_ACEX|dcp:DECODE|_~286                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|SC[7]~0                                                                ; |SP2_ACEX|dcp:DECODE|SC[7]~0                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|PN[4]~0                                                                ; |SP2_ACEX|dcp:DECODE|PN[4]~0                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|PN[7]~1                                                                ; |SP2_ACEX|dcp:DECODE|PN[7]~1                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|PN[5]~2                                                                ; |SP2_ACEX|dcp:DECODE|PN[5]~2                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~292                                                                  ; |SP2_ACEX|dcp:DECODE|_~292                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~295                                                                  ; |SP2_ACEX|dcp:DECODE|_~295                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|SPR_[1]~0                                                              ; |SP2_ACEX|dcp:DECODE|SPR_[1]~0                                                                   ; out0             ;
; |SP2_ACEX|dcp:DECODE|SPR_[0]~1                                                              ; |SP2_ACEX|dcp:DECODE|SPR_[0]~1                                                                   ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~302                                                                  ; |SP2_ACEX|dcp:DECODE|_~302                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|MPGS[2]~3                                                              ; |SP2_ACEX|dcp:DECODE|MPGS[2]~3                                                                   ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~312                                                                  ; |SP2_ACEX|dcp:DECODE|_~312                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~313                                                                  ; |SP2_ACEX|dcp:DECODE|_~313                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~314                                                                  ; |SP2_ACEX|dcp:DECODE|_~314                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~315                                                                  ; |SP2_ACEX|dcp:DECODE|_~315                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~320                                                                  ; |SP2_ACEX|dcp:DECODE|_~320                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~328                                                                  ; |SP2_ACEX|dcp:DECODE|_~328                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~330                                                                  ; |SP2_ACEX|dcp:DECODE|_~330                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|PGS[2]~6                                                               ; |SP2_ACEX|dcp:DECODE|PGS[2]~6                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~331                                                                  ; |SP2_ACEX|dcp:DECODE|_~331                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~335                                                                  ; |SP2_ACEX|dcp:DECODE|_~335                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|MEM_WR~0                                                               ; |SP2_ACEX|dcp:DECODE|MEM_WR~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~339                                                                  ; |SP2_ACEX|dcp:DECODE|_~339                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00055~0                                                               ; |SP2_ACEX|dcp:DECODE|$00055~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~344                                                                  ; |SP2_ACEX|dcp:DECODE|_~344                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~346                                                                  ; |SP2_ACEX|dcp:DECODE|_~346                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~348                                                                  ; |SP2_ACEX|dcp:DECODE|_~348                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~350                                                                  ; |SP2_ACEX|dcp:DECODE|_~350                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~352                                                                  ; |SP2_ACEX|dcp:DECODE|_~352                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~354                                                                  ; |SP2_ACEX|dcp:DECODE|_~354                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~357                                                                  ; |SP2_ACEX|dcp:DECODE|_~357                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~361                                                                  ; |SP2_ACEX|dcp:DECODE|_~361                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~362                                                                  ; |SP2_ACEX|dcp:DECODE|_~362                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|PG3[3]~0                                                               ; |SP2_ACEX|dcp:DECODE|PG3[3]~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00049~0                                                               ; |SP2_ACEX|dcp:DECODE|$00049~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00048~0                                                               ; |SP2_ACEX|dcp:DECODE|$00048~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~372                                                                  ; |SP2_ACEX|dcp:DECODE|_~372                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|SYS_ENA~0                                                              ; |SP2_ACEX|dcp:DECODE|SYS_ENA~0                                                                   ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~375                                                                  ; |SP2_ACEX|dcp:DECODE|_~375                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|DCP_RES~0                                                              ; |SP2_ACEX|dcp:DECODE|DCP_RES~0                                                                   ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~376                                                                  ; |SP2_ACEX|dcp:DECODE|_~376                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|BLK_C~0                                                                ; |SP2_ACEX|dcp:DECODE|BLK_C~0                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|GRAF_X~0                                                               ; |SP2_ACEX|dcp:DECODE|GRAF_X~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~383                                                                  ; |SP2_ACEX|dcp:DECODE|_~383                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~390                                                                  ; |SP2_ACEX|dcp:DECODE|_~390                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00034~0                                                               ; |SP2_ACEX|dcp:DECODE|$00034~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00029~0                                                               ; |SP2_ACEX|dcp:DECODE|$00029~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~398                                                                  ; |SP2_ACEX|dcp:DECODE|_~398                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|HDD_DATA$wire~0                                                        ; |SP2_ACEX|dcp:DECODE|HDD_DATA$wire~0                                                             ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~406                                                                  ; |SP2_ACEX|dcp:DECODE|_~406                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~410                                                                  ; |SP2_ACEX|dcp:DECODE|_~410                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|PORTS_X~0                                                              ; |SP2_ACEX|dcp:DECODE|PORTS_X~0                                                                   ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~428                                                                  ; |SP2_ACEX|dcp:DECODE|_~428                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00013~0                                                               ; |SP2_ACEX|dcp:DECODE|$00013~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~436                                                                  ; |SP2_ACEX|dcp:DECODE|_~436                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00003~0                                                               ; |SP2_ACEX|dcp:DECODE|$00003~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|PGS[4]                                                                 ; |SP2_ACEX|dcp:DECODE|PGS[4]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|PGS[2]                                                                 ; |SP2_ACEX|dcp:DECODE|PGS[2]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|PN[7]                                                                  ; |SP2_ACEX|dcp:DECODE|PN[7]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|PN[6]                                                                  ; |SP2_ACEX|dcp:DECODE|PN[6]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|PN[5]                                                                  ; |SP2_ACEX|dcp:DECODE|PN[5]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|PN[4]                                                                  ; |SP2_ACEX|dcp:DECODE|PN[4]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|PN[3]                                                                  ; |SP2_ACEX|dcp:DECODE|PN[3]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|PN[2]                                                                  ; |SP2_ACEX|dcp:DECODE|PN[2]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|PN[1]                                                                  ; |SP2_ACEX|dcp:DECODE|PN[1]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|PN[0]                                                                  ; |SP2_ACEX|dcp:DECODE|PN[0]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|SC[4]                                                                  ; |SP2_ACEX|dcp:DECODE|SC[4]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|SC[1]                                                                  ; |SP2_ACEX|dcp:DECODE|SC[1]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|SC[0]                                                                  ; |SP2_ACEX|dcp:DECODE|SC[0]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|SYS                                                                    ; |SP2_ACEX|dcp:DECODE|SYS                                                                         ; regout           ;
; |SP2_ACEX|dcp:DECODE|CNF[7]                                                                 ; |SP2_ACEX|dcp:DECODE|CNF[7]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|CNF[6]                                                                 ; |SP2_ACEX|dcp:DECODE|CNF[6]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|CNF[5]                                                                 ; |SP2_ACEX|dcp:DECODE|CNF[5]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|CNF[4]                                                                 ; |SP2_ACEX|dcp:DECODE|CNF[4]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|CNF[3]                                                                 ; |SP2_ACEX|dcp:DECODE|CNF[3]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|AROM16                                                                 ; |SP2_ACEX|dcp:DECODE|AROM16                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|TB_SW                                                                  ; |SP2_ACEX|dcp:DECODE|TB_SW                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|DD[4]                                                                  ; |SP2_ACEX|dcp:DECODE|DD[4]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|DD[2]                                                                  ; |SP2_ACEX|dcp:DECODE|DD[2]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|DD[1]                                                                  ; |SP2_ACEX|dcp:DECODE|DD[1]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|STARTING                                                               ; |SP2_ACEX|dcp:DECODE|STARTING                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|/IOMY                                                                  ; |SP2_ACEX|dcp:DECODE|/IOMY                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|GRAF                                                                   ; |SP2_ACEX|dcp:DECODE|GRAF                                                                        ; regout           ;
; |SP2_ACEX|dcp:DECODE|GA[9]                                                                  ; |SP2_ACEX|dcp:DECODE|GA[9]                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|HDD_FLIP                                                               ; |SP2_ACEX|dcp:DECODE|HDD_FLIP                                                                    ; regout           ;
; |SP2_ACEX|dcp:DECODE|/IOMZ                                                                  ; |SP2_ACEX|dcp:DECODE|/IOMZ                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|DCPP[4]                                                                ; |SP2_ACEX|dcp:DECODE|DCPP[4]                                                                     ; regout           ;
; |SP2_ACEX|dcp:DECODE|DCPP[2]                                                                ; |SP2_ACEX|dcp:DECODE|DCPP[2]                                                                     ; regout           ;
; |SP2_ACEX|dcp:DECODE|DCPP[1]                                                                ; |SP2_ACEX|dcp:DECODE|DCPP[1]                                                                     ; regout           ;
; |SP2_ACEX|dcp:DECODE|$00003                                                                 ; |SP2_ACEX|dcp:DECODE|$00003                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|PORTS_X                                                                ; |SP2_ACEX|dcp:DECODE|PORTS_X                                                                     ; regout           ;
; |SP2_ACEX|dcp:DECODE|HDD_DATA                                                               ; |SP2_ACEX|dcp:DECODE|HDD_DATA                                                                    ; regout           ;
; |SP2_ACEX|dcp:DECODE|$00029                                                                 ; |SP2_ACEX|dcp:DECODE|$00029                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|$00030                                                                 ; |SP2_ACEX|dcp:DECODE|$00030                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|$00034                                                                 ; |SP2_ACEX|dcp:DECODE|$00034                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|DCP_RES                                                                ; |SP2_ACEX|dcp:DECODE|DCP_RES                                                                     ; regout           ;
; |SP2_ACEX|dcp:DECODE|SYS_ENA                                                                ; |SP2_ACEX|dcp:DECODE|SYS_ENA                                                                     ; regout           ;
; |SP2_ACEX|dcp:DECODE|$00048                                                                 ; |SP2_ACEX|dcp:DECODE|$00048                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|$00049                                                                 ; |SP2_ACEX|dcp:DECODE|$00049                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|$00055                                                                 ; |SP2_ACEX|dcp:DECODE|$00055                                                                      ; out              ;
; |SP2_ACEX|dcp:DECODE|MEM_WR                                                                 ; |SP2_ACEX|dcp:DECODE|MEM_WR                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][15]                            ; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[15]                                          ; dataout          ;
; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][14]                            ; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[14]                                          ; dataout          ;
; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][11]                            ; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[11]                                          ; dataout          ;
; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][10]                            ; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[10]                                          ; dataout          ;
; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][9]                             ; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[9]                                           ; dataout          ;
; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][8]                             ; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[8]                                           ; dataout          ;
; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][7]                             ; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[7]                                           ; dataout          ;
; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][5]                             ; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[5]                                           ; dataout          ;
; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][4]                             ; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[4]                                           ; dataout          ;
; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][3]                             ; |SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|q[3]                                           ; dataout          ;
; |SP2_ACEX|video2:SVIDEO|_~70                                                                ; |SP2_ACEX|video2:SVIDEO|_~70                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~77                                                                ; |SP2_ACEX|video2:SVIDEO|_~77                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~80                                                                ; |SP2_ACEX|video2:SVIDEO|_~80                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~81                                                                ; |SP2_ACEX|video2:SVIDEO|_~81                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~82                                                                ; |SP2_ACEX|video2:SVIDEO|_~82                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~83                                                                ; |SP2_ACEX|video2:SVIDEO|_~83                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~85                                                                ; |SP2_ACEX|video2:SVIDEO|_~85                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~86                                                                ; |SP2_ACEX|video2:SVIDEO|_~86                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~90                                                                ; |SP2_ACEX|video2:SVIDEO|_~90                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~91                                                                ; |SP2_ACEX|video2:SVIDEO|_~91                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~92                                                                ; |SP2_ACEX|video2:SVIDEO|_~92                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~93                                                                ; |SP2_ACEX|video2:SVIDEO|_~93                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~94                                                                ; |SP2_ACEX|video2:SVIDEO|_~94                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~95                                                                ; |SP2_ACEX|video2:SVIDEO|_~95                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~96                                                                ; |SP2_ACEX|video2:SVIDEO|_~96                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~97                                                                ; |SP2_ACEX|video2:SVIDEO|_~97                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~98                                                                ; |SP2_ACEX|video2:SVIDEO|_~98                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~99                                                                ; |SP2_ACEX|video2:SVIDEO|_~99                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~100                                                               ; |SP2_ACEX|video2:SVIDEO|_~100                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~101                                                               ; |SP2_ACEX|video2:SVIDEO|_~101                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~102                                                               ; |SP2_ACEX|video2:SVIDEO|_~102                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~103                                                               ; |SP2_ACEX|video2:SVIDEO|_~103                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~104                                                               ; |SP2_ACEX|video2:SVIDEO|_~104                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~105                                                               ; |SP2_ACEX|video2:SVIDEO|_~105                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~106                                                               ; |SP2_ACEX|video2:SVIDEO|_~106                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~107                                                               ; |SP2_ACEX|video2:SVIDEO|_~107                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~108                                                               ; |SP2_ACEX|video2:SVIDEO|_~108                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~109                                                               ; |SP2_ACEX|video2:SVIDEO|_~109                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~110                                                               ; |SP2_ACEX|video2:SVIDEO|_~110                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~111                                                               ; |SP2_ACEX|video2:SVIDEO|_~111                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~112                                                               ; |SP2_ACEX|video2:SVIDEO|_~112                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~113                                                               ; |SP2_ACEX|video2:SVIDEO|_~113                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~114                                                               ; |SP2_ACEX|video2:SVIDEO|_~114                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~115                                                               ; |SP2_ACEX|video2:SVIDEO|_~115                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~116                                                               ; |SP2_ACEX|video2:SVIDEO|_~116                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~126                                                               ; |SP2_ACEX|video2:SVIDEO|_~126                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VXA[9]~9                                                            ; |SP2_ACEX|video2:SVIDEO|VXA[9]~9                                                                 ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~127                                                               ; |SP2_ACEX|video2:SVIDEO|_~127                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VXA[8]~10                                                           ; |SP2_ACEX|video2:SVIDEO|VXA[8]~10                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~128                                                               ; |SP2_ACEX|video2:SVIDEO|_~128                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VXA[7]~11                                                           ; |SP2_ACEX|video2:SVIDEO|VXA[7]~11                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~129                                                               ; |SP2_ACEX|video2:SVIDEO|_~129                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VXA[6]~12                                                           ; |SP2_ACEX|video2:SVIDEO|VXA[6]~12                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~130                                                               ; |SP2_ACEX|video2:SVIDEO|_~130                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VXA[5]~13                                                           ; |SP2_ACEX|video2:SVIDEO|VXA[5]~13                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~133                                                               ; |SP2_ACEX|video2:SVIDEO|_~133                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VXA[2]~16                                                           ; |SP2_ACEX|video2:SVIDEO|VXA[2]~16                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~154                                                               ; |SP2_ACEX|video2:SVIDEO|_~154                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~155                                                               ; |SP2_ACEX|video2:SVIDEO|_~155                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~156                                                               ; |SP2_ACEX|video2:SVIDEO|_~156                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~157                                                               ; |SP2_ACEX|video2:SVIDEO|_~157                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~158                                                               ; |SP2_ACEX|video2:SVIDEO|_~158                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~159                                                               ; |SP2_ACEX|video2:SVIDEO|_~159                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~160                                                               ; |SP2_ACEX|video2:SVIDEO|_~160                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~161                                                               ; |SP2_ACEX|video2:SVIDEO|_~161                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~162                                                               ; |SP2_ACEX|video2:SVIDEO|_~162                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~163                                                               ; |SP2_ACEX|video2:SVIDEO|_~163                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~164                                                               ; |SP2_ACEX|video2:SVIDEO|_~164                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~176                                                               ; |SP2_ACEX|video2:SVIDEO|_~176                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VLA[17]~0                                                           ; |SP2_ACEX|video2:SVIDEO|VLA[17]~0                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~177                                                               ; |SP2_ACEX|video2:SVIDEO|_~177                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VLA[16]~1                                                           ; |SP2_ACEX|video2:SVIDEO|VLA[16]~1                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~178                                                               ; |SP2_ACEX|video2:SVIDEO|_~178                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VLA[15]~2                                                           ; |SP2_ACEX|video2:SVIDEO|VLA[15]~2                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~179                                                               ; |SP2_ACEX|video2:SVIDEO|_~179                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VLA[14]~3                                                           ; |SP2_ACEX|video2:SVIDEO|VLA[14]~3                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~180                                                               ; |SP2_ACEX|video2:SVIDEO|_~180                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VLA[13]~4                                                           ; |SP2_ACEX|video2:SVIDEO|VLA[13]~4                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~181                                                               ; |SP2_ACEX|video2:SVIDEO|_~181                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VLA[12]~5                                                           ; |SP2_ACEX|video2:SVIDEO|VLA[12]~5                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~182                                                               ; |SP2_ACEX|video2:SVIDEO|_~182                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~183                                                               ; |SP2_ACEX|video2:SVIDEO|_~183                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~184                                                               ; |SP2_ACEX|video2:SVIDEO|_~184                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~185                                                               ; |SP2_ACEX|video2:SVIDEO|_~185                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~186                                                               ; |SP2_ACEX|video2:SVIDEO|_~186                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~187                                                               ; |SP2_ACEX|video2:SVIDEO|_~187                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~188                                                               ; |SP2_ACEX|video2:SVIDEO|_~188                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~189                                                               ; |SP2_ACEX|video2:SVIDEO|_~189                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VLA[4]~13                                                           ; |SP2_ACEX|video2:SVIDEO|VLA[4]~13                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~190                                                               ; |SP2_ACEX|video2:SVIDEO|_~190                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VLA[3]~14                                                           ; |SP2_ACEX|video2:SVIDEO|VLA[3]~14                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~191                                                               ; |SP2_ACEX|video2:SVIDEO|_~191                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VLA[2]~15                                                           ; |SP2_ACEX|video2:SVIDEO|VLA[2]~15                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~197                                                               ; |SP2_ACEX|video2:SVIDEO|_~197                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~198                                                               ; |SP2_ACEX|video2:SVIDEO|_~198                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~199                                                               ; |SP2_ACEX|video2:SVIDEO|_~199                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~200                                                               ; |SP2_ACEX|video2:SVIDEO|_~200                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~201                                                               ; |SP2_ACEX|video2:SVIDEO|_~201                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~202                                                               ; |SP2_ACEX|video2:SVIDEO|_~202                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~203                                                               ; |SP2_ACEX|video2:SVIDEO|_~203                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~204                                                               ; |SP2_ACEX|video2:SVIDEO|_~204                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~205                                                               ; |SP2_ACEX|video2:SVIDEO|_~205                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~206                                                               ; |SP2_ACEX|video2:SVIDEO|_~206                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~207                                                               ; |SP2_ACEX|video2:SVIDEO|_~207                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~208                                                               ; |SP2_ACEX|video2:SVIDEO|_~208                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~209                                                               ; |SP2_ACEX|video2:SVIDEO|_~209                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~210                                                               ; |SP2_ACEX|video2:SVIDEO|_~210                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~211                                                               ; |SP2_ACEX|video2:SVIDEO|_~211                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~212                                                               ; |SP2_ACEX|video2:SVIDEO|_~212                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~213                                                               ; |SP2_ACEX|video2:SVIDEO|_~213                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~214                                                               ; |SP2_ACEX|video2:SVIDEO|_~214                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~218                                                               ; |SP2_ACEX|video2:SVIDEO|_~218                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~219                                                               ; |SP2_ACEX|video2:SVIDEO|_~219                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~220                                                               ; |SP2_ACEX|video2:SVIDEO|_~220                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~221                                                               ; |SP2_ACEX|video2:SVIDEO|_~221                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~222                                                               ; |SP2_ACEX|video2:SVIDEO|_~222                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~223                                                               ; |SP2_ACEX|video2:SVIDEO|_~223                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~226                                                               ; |SP2_ACEX|video2:SVIDEO|_~226                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~227                                                               ; |SP2_ACEX|video2:SVIDEO|_~227                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~228                                                               ; |SP2_ACEX|video2:SVIDEO|_~228                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~229                                                               ; |SP2_ACEX|video2:SVIDEO|_~229                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~230                                                               ; |SP2_ACEX|video2:SVIDEO|_~230                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~231                                                               ; |SP2_ACEX|video2:SVIDEO|_~231                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~236                                                               ; |SP2_ACEX|video2:SVIDEO|_~236                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~242                                                               ; |SP2_ACEX|video2:SVIDEO|_~242                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~243                                                               ; |SP2_ACEX|video2:SVIDEO|_~243                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~244                                                               ; |SP2_ACEX|video2:SVIDEO|_~244                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~245                                                               ; |SP2_ACEX|video2:SVIDEO|_~245                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~246                                                               ; |SP2_ACEX|video2:SVIDEO|_~246                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~247                                                               ; |SP2_ACEX|video2:SVIDEO|_~247                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|M_CTV[2]~0                                                          ; |SP2_ACEX|video2:SVIDEO|M_CTV[2]~0                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|M_CTV[1]~1                                                          ; |SP2_ACEX|video2:SVIDEO|M_CTV[1]~1                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|M_CTV[0]~2                                                          ; |SP2_ACEX|video2:SVIDEO|M_CTV[0]~2                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~251                                                               ; |SP2_ACEX|video2:SVIDEO|_~251                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~252                                                               ; |SP2_ACEX|video2:SVIDEO|_~252                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~253                                                               ; |SP2_ACEX|video2:SVIDEO|_~253                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~256                                                               ; |SP2_ACEX|video2:SVIDEO|_~256                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~257                                                               ; |SP2_ACEX|video2:SVIDEO|_~257                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~258                                                               ; |SP2_ACEX|video2:SVIDEO|_~258                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|M_CT[5]~0                                                           ; |SP2_ACEX|video2:SVIDEO|M_CT[5]~0                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|M_CT[4]~1                                                           ; |SP2_ACEX|video2:SVIDEO|M_CT[4]~1                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|M_CT[3]~2                                                           ; |SP2_ACEX|video2:SVIDEO|M_CT[3]~2                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[8]~0                                                           ; |SP2_ACEX|video2:SVIDEO|RSVA[8]~0                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[7]~1                                                           ; |SP2_ACEX|video2:SVIDEO|RSVA[7]~1                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[6]~2                                                           ; |SP2_ACEX|video2:SVIDEO|RSVA[6]~2                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[5]~3                                                           ; |SP2_ACEX|video2:SVIDEO|RSVA[5]~3                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[4]~4                                                           ; |SP2_ACEX|video2:SVIDEO|RSVA[4]~4                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[3]~5                                                           ; |SP2_ACEX|video2:SVIDEO|RSVA[3]~5                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[2]~6                                                           ; |SP2_ACEX|video2:SVIDEO|RSVA[2]~6                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[1]~7                                                           ; |SP2_ACEX|video2:SVIDEO|RSVA[1]~7                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[0]~8                                                           ; |SP2_ACEX|video2:SVIDEO|RSVA[0]~8                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~262                                                               ; |SP2_ACEX|video2:SVIDEO|_~262                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~263                                                               ; |SP2_ACEX|video2:SVIDEO|_~263                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~264                                                               ; |SP2_ACEX|video2:SVIDEO|_~264                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~265                                                               ; |SP2_ACEX|video2:SVIDEO|_~265                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~266                                                               ; |SP2_ACEX|video2:SVIDEO|_~266                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[4]~9                                                           ; |SP2_ACEX|video2:SVIDEO|RSVA[4]~9                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[8]~10                                                          ; |SP2_ACEX|video2:SVIDEO|RSVA[8]~10                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[8]                                                             ; |SP2_ACEX|video2:SVIDEO|RSVA[8]                                                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[7]~11                                                          ; |SP2_ACEX|video2:SVIDEO|RSVA[7]~11                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[7]                                                             ; |SP2_ACEX|video2:SVIDEO|RSVA[7]                                                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[6]~12                                                          ; |SP2_ACEX|video2:SVIDEO|RSVA[6]~12                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[6]                                                             ; |SP2_ACEX|video2:SVIDEO|RSVA[6]                                                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[5]~13                                                          ; |SP2_ACEX|video2:SVIDEO|RSVA[5]~13                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[5]                                                             ; |SP2_ACEX|video2:SVIDEO|RSVA[5]                                                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[4]                                                             ; |SP2_ACEX|video2:SVIDEO|RSVA[4]                                                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[3]                                                             ; |SP2_ACEX|video2:SVIDEO|RSVA[3]                                                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[2]                                                             ; |SP2_ACEX|video2:SVIDEO|RSVA[2]                                                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[1]~14                                                          ; |SP2_ACEX|video2:SVIDEO|RSVA[1]~14                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[1]                                                             ; |SP2_ACEX|video2:SVIDEO|RSVA[1]                                                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[0]~15                                                          ; |SP2_ACEX|video2:SVIDEO|RSVA[0]~15                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[0]                                                             ; |SP2_ACEX|video2:SVIDEO|RSVA[0]                                                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~270                                                               ; |SP2_ACEX|video2:SVIDEO|_~270                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|SVA[17]~0                                                           ; |SP2_ACEX|video2:SVIDEO|SVA[17]~0                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~271                                                               ; |SP2_ACEX|video2:SVIDEO|_~271                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|SVA[16]~1                                                           ; |SP2_ACEX|video2:SVIDEO|SVA[16]~1                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~272                                                               ; |SP2_ACEX|video2:SVIDEO|_~272                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|SVA[15]~2                                                           ; |SP2_ACEX|video2:SVIDEO|SVA[15]~2                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~273                                                               ; |SP2_ACEX|video2:SVIDEO|_~273                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|SVA[14]~3                                                           ; |SP2_ACEX|video2:SVIDEO|SVA[14]~3                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~274                                                               ; |SP2_ACEX|video2:SVIDEO|_~274                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|SVA[13]~4                                                           ; |SP2_ACEX|video2:SVIDEO|SVA[13]~4                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~275                                                               ; |SP2_ACEX|video2:SVIDEO|_~275                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[8]~16                                                          ; |SP2_ACEX|video2:SVIDEO|RSVA[8]~16                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[7]~17                                                          ; |SP2_ACEX|video2:SVIDEO|RSVA[7]~17                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[6]~18                                                          ; |SP2_ACEX|video2:SVIDEO|RSVA[6]~18                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[5]~19                                                          ; |SP2_ACEX|video2:SVIDEO|RSVA[5]~19                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[4]~20                                                          ; |SP2_ACEX|video2:SVIDEO|RSVA[4]~20                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[3]~21                                                          ; |SP2_ACEX|video2:SVIDEO|RSVA[3]~21                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[2]~22                                                          ; |SP2_ACEX|video2:SVIDEO|RSVA[2]~22                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[1]~23                                                          ; |SP2_ACEX|video2:SVIDEO|RSVA[1]~23                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[0]~24                                                          ; |SP2_ACEX|video2:SVIDEO|RSVA[0]~24                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~278                                                               ; |SP2_ACEX|video2:SVIDEO|_~278                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~279                                                               ; |SP2_ACEX|video2:SVIDEO|_~279                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~280                                                               ; |SP2_ACEX|video2:SVIDEO|_~280                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~281                                                               ; |SP2_ACEX|video2:SVIDEO|_~281                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~282                                                               ; |SP2_ACEX|video2:SVIDEO|_~282                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[7]~0                                                        ; |SP2_ACEX|video2:SVIDEO|D_PICX_[7]~0                                                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[6]~1                                                        ; |SP2_ACEX|video2:SVIDEO|D_PICX_[6]~1                                                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[5]~2                                                        ; |SP2_ACEX|video2:SVIDEO|D_PICX_[5]~2                                                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[4]~3                                                        ; |SP2_ACEX|video2:SVIDEO|D_PICX_[4]~3                                                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[3]~4                                                        ; |SP2_ACEX|video2:SVIDEO|D_PICX_[3]~4                                                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[2]~5                                                        ; |SP2_ACEX|video2:SVIDEO|D_PICX_[2]~5                                                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[1]~6                                                        ; |SP2_ACEX|video2:SVIDEO|D_PICX_[1]~6                                                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[0]~7                                                        ; |SP2_ACEX|video2:SVIDEO|D_PICX_[0]~7                                                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~286                                                               ; |SP2_ACEX|video2:SVIDEO|_~286                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[7]~8                                                        ; |SP2_ACEX|video2:SVIDEO|D_PICX_[7]~8                                                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[7]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PICX_[7]                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[6]~9                                                        ; |SP2_ACEX|video2:SVIDEO|D_PICX_[6]~9                                                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[6]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PICX_[6]                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[5]~10                                                       ; |SP2_ACEX|video2:SVIDEO|D_PICX_[5]~10                                                            ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[5]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PICX_[5]                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[4]~11                                                       ; |SP2_ACEX|video2:SVIDEO|D_PICX_[4]~11                                                            ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[4]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PICX_[4]                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[3]~12                                                       ; |SP2_ACEX|video2:SVIDEO|D_PICX_[3]~12                                                            ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[3]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PICX_[3]                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[2]~13                                                       ; |SP2_ACEX|video2:SVIDEO|D_PICX_[2]~13                                                            ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[2]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PICX_[2]                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[1]~14                                                       ; |SP2_ACEX|video2:SVIDEO|D_PICX_[1]~14                                                            ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[1]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PICX_[1]                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[0]~15                                                       ; |SP2_ACEX|video2:SVIDEO|D_PICX_[0]~15                                                            ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[0]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PICX_[0]                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~288                                                               ; |SP2_ACEX|video2:SVIDEO|_~288                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[7]~16                                                       ; |SP2_ACEX|video2:SVIDEO|D_PICX_[7]~16                                                            ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[6]~17                                                       ; |SP2_ACEX|video2:SVIDEO|D_PICX_[6]~17                                                            ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[5]~18                                                       ; |SP2_ACEX|video2:SVIDEO|D_PICX_[5]~18                                                            ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[4]~19                                                       ; |SP2_ACEX|video2:SVIDEO|D_PICX_[4]~19                                                            ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[3]~20                                                       ; |SP2_ACEX|video2:SVIDEO|D_PICX_[3]~20                                                            ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[2]~21                                                       ; |SP2_ACEX|video2:SVIDEO|D_PICX_[2]~21                                                            ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[1]~22                                                       ; |SP2_ACEX|video2:SVIDEO|D_PICX_[1]~22                                                            ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[0]~23                                                       ; |SP2_ACEX|video2:SVIDEO|D_PICX_[0]~23                                                            ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[7]~24                                                       ; |SP2_ACEX|video2:SVIDEO|D_PICX_[7]~24                                                            ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[6]~25                                                       ; |SP2_ACEX|video2:SVIDEO|D_PICX_[6]~25                                                            ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[5]~26                                                       ; |SP2_ACEX|video2:SVIDEO|D_PICX_[5]~26                                                            ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[4]~27                                                       ; |SP2_ACEX|video2:SVIDEO|D_PICX_[4]~27                                                            ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[3]~28                                                       ; |SP2_ACEX|video2:SVIDEO|D_PICX_[3]~28                                                            ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[2]~29                                                       ; |SP2_ACEX|video2:SVIDEO|D_PICX_[2]~29                                                            ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[1]~30                                                       ; |SP2_ACEX|video2:SVIDEO|D_PICX_[1]~30                                                            ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[0]~31                                                       ; |SP2_ACEX|video2:SVIDEO|D_PICX_[0]~31                                                            ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~291                                                               ; |SP2_ACEX|video2:SVIDEO|_~291                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~292                                                               ; |SP2_ACEX|video2:SVIDEO|_~292                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~293                                                               ; |SP2_ACEX|video2:SVIDEO|_~293                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~294                                                               ; |SP2_ACEX|video2:SVIDEO|_~294                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~295                                                               ; |SP2_ACEX|video2:SVIDEO|_~295                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~296                                                               ; |SP2_ACEX|video2:SVIDEO|_~296                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~297                                                               ; |SP2_ACEX|video2:SVIDEO|_~297                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~298                                                               ; |SP2_ACEX|video2:SVIDEO|_~298                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~300                                                               ; |SP2_ACEX|video2:SVIDEO|_~300                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0[7]~1                                                         ; |SP2_ACEX|video2:SVIDEO|D_PIC0[7]~1                                                              ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~301                                                               ; |SP2_ACEX|video2:SVIDEO|_~301                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0[6]~2                                                         ; |SP2_ACEX|video2:SVIDEO|D_PIC0[6]~2                                                              ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~302                                                               ; |SP2_ACEX|video2:SVIDEO|_~302                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0[5]~3                                                         ; |SP2_ACEX|video2:SVIDEO|D_PIC0[5]~3                                                              ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~303                                                               ; |SP2_ACEX|video2:SVIDEO|_~303                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0[4]~4                                                         ; |SP2_ACEX|video2:SVIDEO|D_PIC0[4]~4                                                              ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~304                                                               ; |SP2_ACEX|video2:SVIDEO|_~304                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0[3]~5                                                         ; |SP2_ACEX|video2:SVIDEO|D_PIC0[3]~5                                                              ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~305                                                               ; |SP2_ACEX|video2:SVIDEO|_~305                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0[2]~6                                                         ; |SP2_ACEX|video2:SVIDEO|D_PIC0[2]~6                                                              ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~306                                                               ; |SP2_ACEX|video2:SVIDEO|_~306                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0[1]~7                                                         ; |SP2_ACEX|video2:SVIDEO|D_PIC0[1]~7                                                              ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~307                                                               ; |SP2_ACEX|video2:SVIDEO|_~307                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~308                                                               ; |SP2_ACEX|video2:SVIDEO|_~308                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~309                                                               ; |SP2_ACEX|video2:SVIDEO|_~309                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~310                                                               ; |SP2_ACEX|video2:SVIDEO|_~310                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~311                                                               ; |SP2_ACEX|video2:SVIDEO|_~311                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~312                                                               ; |SP2_ACEX|video2:SVIDEO|_~312                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~314                                                               ; |SP2_ACEX|video2:SVIDEO|_~314                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~315                                                               ; |SP2_ACEX|video2:SVIDEO|_~315                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~316                                                               ; |SP2_ACEX|video2:SVIDEO|_~316                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|DCOL[5]~3                                                           ; |SP2_ACEX|video2:SVIDEO|DCOL[5]~3                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~317                                                               ; |SP2_ACEX|video2:SVIDEO|_~317                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|DCOL[4]~4                                                           ; |SP2_ACEX|video2:SVIDEO|DCOL[4]~4                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~318                                                               ; |SP2_ACEX|video2:SVIDEO|_~318                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|DCOL[3]~5                                                           ; |SP2_ACEX|video2:SVIDEO|DCOL[3]~5                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~319                                                               ; |SP2_ACEX|video2:SVIDEO|_~319                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|DCOL[2]~6                                                           ; |SP2_ACEX|video2:SVIDEO|DCOL[2]~6                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~320                                                               ; |SP2_ACEX|video2:SVIDEO|_~320                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|DCOL[1]~7                                                           ; |SP2_ACEX|video2:SVIDEO|DCOL[1]~7                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~321                                                               ; |SP2_ACEX|video2:SVIDEO|_~321                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|DCOL[0]~8                                                           ; |SP2_ACEX|video2:SVIDEO|DCOL[0]~8                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~323                                                               ; |SP2_ACEX|video2:SVIDEO|_~323                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~324                                                               ; |SP2_ACEX|video2:SVIDEO|_~324                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~325                                                               ; |SP2_ACEX|video2:SVIDEO|_~325                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~326                                                               ; |SP2_ACEX|video2:SVIDEO|_~326                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~327                                                               ; |SP2_ACEX|video2:SVIDEO|_~327                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~328                                                               ; |SP2_ACEX|video2:SVIDEO|_~328                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~329                                                               ; |SP2_ACEX|video2:SVIDEO|_~329                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~330                                                               ; |SP2_ACEX|video2:SVIDEO|_~330                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~331                                                               ; |SP2_ACEX|video2:SVIDEO|_~331                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~333                                                               ; |SP2_ACEX|video2:SVIDEO|_~333                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|BRVA[3]~6                                                           ; |SP2_ACEX|video2:SVIDEO|BRVA[3]~6                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~334                                                               ; |SP2_ACEX|video2:SVIDEO|_~334                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|BRVA[2]~7                                                           ; |SP2_ACEX|video2:SVIDEO|BRVA[2]~7                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~335                                                               ; |SP2_ACEX|video2:SVIDEO|_~335                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|BRVA[1]~8                                                           ; |SP2_ACEX|video2:SVIDEO|BRVA[1]~8                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~336                                                               ; |SP2_ACEX|video2:SVIDEO|_~336                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|BRVA[0]~9                                                           ; |SP2_ACEX|video2:SVIDEO|BRVA[0]~9                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~337                                                               ; |SP2_ACEX|video2:SVIDEO|_~337                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~340                                                               ; |SP2_ACEX|video2:SVIDEO|_~340                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~341                                                               ; |SP2_ACEX|video2:SVIDEO|_~341                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~342                                                               ; |SP2_ACEX|video2:SVIDEO|_~342                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~343                                                               ; |SP2_ACEX|video2:SVIDEO|_~343                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~346                                                               ; |SP2_ACEX|video2:SVIDEO|_~346                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~347                                                               ; |SP2_ACEX|video2:SVIDEO|_~347                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~350                                                               ; |SP2_ACEX|video2:SVIDEO|_~350                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~351                                                               ; |SP2_ACEX|video2:SVIDEO|_~351                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RBRVA[9]~1                                                          ; |SP2_ACEX|video2:SVIDEO|RBRVA[9]~1                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~352                                                               ; |SP2_ACEX|video2:SVIDEO|_~352                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RBRVA[8]~2                                                          ; |SP2_ACEX|video2:SVIDEO|RBRVA[8]~2                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|V_WR_[2]~1                                                          ; |SP2_ACEX|video2:SVIDEO|V_WR_[2]~1                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|V_WR_[1]~2                                                          ; |SP2_ACEX|video2:SVIDEO|V_WR_[1]~2                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|V_WR_[0]~3                                                          ; |SP2_ACEX|video2:SVIDEO|V_WR_[0]~3                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|V_WEY[2]~1                                                          ; |SP2_ACEX|video2:SVIDEO|V_WEY[2]~1                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|V_WEY[1]~2                                                          ; |SP2_ACEX|video2:SVIDEO|V_WEY[1]~2                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|V_WEY[0]~3                                                          ; |SP2_ACEX|video2:SVIDEO|V_WEY[0]~3                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~353                                                               ; |SP2_ACEX|video2:SVIDEO|_~353                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~354                                                               ; |SP2_ACEX|video2:SVIDEO|_~354                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~356                                                               ; |SP2_ACEX|video2:SVIDEO|_~356                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~357                                                               ; |SP2_ACEX|video2:SVIDEO|_~357                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~359                                                               ; |SP2_ACEX|video2:SVIDEO|_~359                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~360                                                               ; |SP2_ACEX|video2:SVIDEO|_~360                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~363                                                               ; |SP2_ACEX|video2:SVIDEO|_~363                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~364                                                               ; |SP2_ACEX|video2:SVIDEO|_~364                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|$00036~0                                                            ; |SP2_ACEX|video2:SVIDEO|$00036~0                                                                 ; out0             ;
; |SP2_ACEX|video2:SVIDEO|$00035~0                                                            ; |SP2_ACEX|video2:SVIDEO|$00035~0                                                                 ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~365                                                               ; |SP2_ACEX|video2:SVIDEO|_~365                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~374                                                               ; |SP2_ACEX|video2:SVIDEO|_~374                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~375                                                               ; |SP2_ACEX|video2:SVIDEO|_~375                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~376                                                               ; |SP2_ACEX|video2:SVIDEO|_~376                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~377                                                               ; |SP2_ACEX|video2:SVIDEO|_~377                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|INTTX~0                                                             ; |SP2_ACEX|video2:SVIDEO|INTTX~0                                                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~378                                                               ; |SP2_ACEX|video2:SVIDEO|_~378                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~379                                                               ; |SP2_ACEX|video2:SVIDEO|_~379                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|BORD~0                                                              ; |SP2_ACEX|video2:SVIDEO|BORD~0                                                                   ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~380                                                               ; |SP2_ACEX|video2:SVIDEO|_~380                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|$00011~0                                                            ; |SP2_ACEX|video2:SVIDEO|$00011~0                                                                 ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~383                                                               ; |SP2_ACEX|video2:SVIDEO|_~383                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|E_WR~0                                                              ; |SP2_ACEX|video2:SVIDEO|E_WR~0                                                                   ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~387                                                               ; |SP2_ACEX|video2:SVIDEO|_~387                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|$00006~0                                                            ; |SP2_ACEX|video2:SVIDEO|$00006~0                                                                 ; out0             ;
; |SP2_ACEX|video2:SVIDEO|CTH[5]                                                              ; |SP2_ACEX|video2:SVIDEO|CTH[5]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTH[4]                                                              ; |SP2_ACEX|video2:SVIDEO|CTH[4]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTH[3]                                                              ; |SP2_ACEX|video2:SVIDEO|CTH[3]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTH[2]                                                              ; |SP2_ACEX|video2:SVIDEO|CTH[2]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTH[1]                                                              ; |SP2_ACEX|video2:SVIDEO|CTH[1]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTV[8]                                                              ; |SP2_ACEX|video2:SVIDEO|CTV[8]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTV[7]                                                              ; |SP2_ACEX|video2:SVIDEO|CTV[7]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTV[6]                                                              ; |SP2_ACEX|video2:SVIDEO|CTV[6]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTV[5]                                                              ; |SP2_ACEX|video2:SVIDEO|CTV[5]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTV[4]                                                              ; |SP2_ACEX|video2:SVIDEO|CTV[4]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTV[3]                                                              ; |SP2_ACEX|video2:SVIDEO|CTV[3]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTV[2]                                                              ; |SP2_ACEX|video2:SVIDEO|CTV[2]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTV[1]                                                              ; |SP2_ACEX|video2:SVIDEO|CTV[1]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTV[0]                                                              ; |SP2_ACEX|video2:SVIDEO|CTV[0]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTF[4]                                                              ; |SP2_ACEX|video2:SVIDEO|CTF[4]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTF[3]                                                              ; |SP2_ACEX|video2:SVIDEO|CTF[3]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTF[2]                                                              ; |SP2_ACEX|video2:SVIDEO|CTF[2]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTF[1]                                                              ; |SP2_ACEX|video2:SVIDEO|CTF[1]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTF[0]                                                              ; |SP2_ACEX|video2:SVIDEO|CTF[0]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[17]                                                             ; |SP2_ACEX|video2:SVIDEO|VXA[17]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[16]                                                             ; |SP2_ACEX|video2:SVIDEO|VXA[16]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[15]                                                             ; |SP2_ACEX|video2:SVIDEO|VXA[15]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[14]                                                             ; |SP2_ACEX|video2:SVIDEO|VXA[14]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[13]                                                             ; |SP2_ACEX|video2:SVIDEO|VXA[13]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[12]                                                             ; |SP2_ACEX|video2:SVIDEO|VXA[12]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[11]                                                             ; |SP2_ACEX|video2:SVIDEO|VXA[11]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[10]                                                             ; |SP2_ACEX|video2:SVIDEO|VXA[10]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[9]                                                              ; |SP2_ACEX|video2:SVIDEO|VXA[9]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[8]                                                              ; |SP2_ACEX|video2:SVIDEO|VXA[8]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[7]                                                              ; |SP2_ACEX|video2:SVIDEO|VXA[7]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[6]                                                              ; |SP2_ACEX|video2:SVIDEO|VXA[6]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[5]                                                              ; |SP2_ACEX|video2:SVIDEO|VXA[5]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[4]                                                              ; |SP2_ACEX|video2:SVIDEO|VXA[4]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[3]                                                              ; |SP2_ACEX|video2:SVIDEO|VXA[3]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[2]                                                              ; |SP2_ACEX|video2:SVIDEO|VXA[2]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[1]                                                              ; |SP2_ACEX|video2:SVIDEO|VXA[1]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[0]                                                              ; |SP2_ACEX|video2:SVIDEO|VXA[0]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD0[7]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD0[7]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD0[6]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD0[6]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD0[5]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD0[5]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD0[4]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD0[4]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD0[3]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD0[3]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD0[2]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD0[2]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD0[1]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD0[1]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD0[0]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD0[0]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD1[7]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD1[7]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD1[6]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD1[6]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD1[5]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD1[5]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD1[4]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD1[4]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD1[3]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD1[3]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD1[2]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD1[2]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD1[1]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD1[1]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD1[0]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD1[0]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD2[7]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD2[7]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD2[6]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD2[6]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD2[5]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD2[5]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD2[4]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD2[4]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD2[3]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD2[3]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD2[2]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD2[2]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD2[1]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD2[1]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD2[0]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD2[0]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD3[7]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD3[7]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD3[6]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD3[6]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD3[5]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD3[5]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD3[4]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD3[4]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD3[3]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD3[3]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD3[2]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD3[2]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD3[1]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD3[1]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD3[0]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD3[0]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VLA[17]                                                             ; |SP2_ACEX|video2:SVIDEO|VLA[17]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VLA[16]                                                             ; |SP2_ACEX|video2:SVIDEO|VLA[16]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VLA[15]                                                             ; |SP2_ACEX|video2:SVIDEO|VLA[15]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VLA[14]                                                             ; |SP2_ACEX|video2:SVIDEO|VLA[14]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VLA[13]                                                             ; |SP2_ACEX|video2:SVIDEO|VLA[13]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VLA[12]                                                             ; |SP2_ACEX|video2:SVIDEO|VLA[12]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VLA[4]                                                              ; |SP2_ACEX|video2:SVIDEO|VLA[4]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VLA[3]                                                              ; |SP2_ACEX|video2:SVIDEO|VLA[3]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VLA[2]                                                              ; |SP2_ACEX|video2:SVIDEO|VLA[2]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[17]                                                             ; |SP2_ACEX|video2:SVIDEO|SVA[17]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[16]                                                             ; |SP2_ACEX|video2:SVIDEO|SVA[16]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[15]                                                             ; |SP2_ACEX|video2:SVIDEO|SVA[15]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[14]                                                             ; |SP2_ACEX|video2:SVIDEO|SVA[14]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[13]                                                             ; |SP2_ACEX|video2:SVIDEO|SVA[13]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[12]                                                             ; |SP2_ACEX|video2:SVIDEO|SVA[12]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[11]                                                             ; |SP2_ACEX|video2:SVIDEO|SVA[11]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[10]                                                             ; |SP2_ACEX|video2:SVIDEO|SVA[10]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[9]                                                              ; |SP2_ACEX|video2:SVIDEO|SVA[9]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[8]                                                              ; |SP2_ACEX|video2:SVIDEO|SVA[8]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[7]                                                              ; |SP2_ACEX|video2:SVIDEO|SVA[7]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[6]                                                              ; |SP2_ACEX|video2:SVIDEO|SVA[6]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[5]                                                              ; |SP2_ACEX|video2:SVIDEO|SVA[5]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[4]                                                              ; |SP2_ACEX|video2:SVIDEO|SVA[4]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[3]                                                              ; |SP2_ACEX|video2:SVIDEO|SVA[3]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[2]                                                              ; |SP2_ACEX|video2:SVIDEO|SVA[2]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0[7]                                                           ; |SP2_ACEX|video2:SVIDEO|D_PIC0[7]                                                                ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0[6]                                                           ; |SP2_ACEX|video2:SVIDEO|D_PIC0[6]                                                                ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0[5]                                                           ; |SP2_ACEX|video2:SVIDEO|D_PIC0[5]                                                                ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0[4]                                                           ; |SP2_ACEX|video2:SVIDEO|D_PIC0[4]                                                                ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0[3]                                                           ; |SP2_ACEX|video2:SVIDEO|D_PIC0[3]                                                                ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0[2]                                                           ; |SP2_ACEX|video2:SVIDEO|D_PIC0[2]                                                                ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0[1]                                                           ; |SP2_ACEX|video2:SVIDEO|D_PIC0[1]                                                                ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0[0]                                                           ; |SP2_ACEX|video2:SVIDEO|D_PIC0[0]                                                                ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0_[7]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC0_[7]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0_[6]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC0_[6]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0_[5]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC0_[5]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0_[4]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC0_[4]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0_[3]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC0_[3]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0_[2]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC0_[2]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0_[1]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC0_[1]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0_[0]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC0_[0]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC1_[7]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC1_[7]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC1_[6]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC1_[6]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC1_[5]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC1_[5]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC1_[4]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC1_[4]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC1_[3]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC1_[3]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC1_[2]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC1_[2]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC1_[1]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC1_[1]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC1_[0]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC1_[0]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC2_[7]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC2_[7]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC2_[6]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC2_[6]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC2_[5]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC2_[5]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC2_[4]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC2_[4]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC2_[3]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC2_[3]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC2_[2]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC2_[2]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC2_[1]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC2_[1]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC2_[0]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC2_[0]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC3_[7]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC3_[7]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC3_[6]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC3_[6]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC3_[5]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC3_[5]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC3_[4]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC3_[4]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC3_[3]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC3_[3]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC3_[2]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC3_[2]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC3_[1]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC3_[1]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC3_[0]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC3_[0]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|RBRVA[10]                                                           ; |SP2_ACEX|video2:SVIDEO|RBRVA[10]                                                                ; regout           ;
; |SP2_ACEX|video2:SVIDEO|RBRVA[9]                                                            ; |SP2_ACEX|video2:SVIDEO|RBRVA[9]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|RBRVA[8]                                                            ; |SP2_ACEX|video2:SVIDEO|RBRVA[8]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|BRVA[7]                                                             ; |SP2_ACEX|video2:SVIDEO|BRVA[7]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|BRVA[6]                                                             ; |SP2_ACEX|video2:SVIDEO|BRVA[6]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|BRVA[5]                                                             ; |SP2_ACEX|video2:SVIDEO|BRVA[5]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|BRVA[4]                                                             ; |SP2_ACEX|video2:SVIDEO|BRVA[4]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|BRVA[3]                                                             ; |SP2_ACEX|video2:SVIDEO|BRVA[3]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|BRVA[2]                                                             ; |SP2_ACEX|video2:SVIDEO|BRVA[2]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|BRVA[1]                                                             ; |SP2_ACEX|video2:SVIDEO|BRVA[1]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|BRVA[0]                                                             ; |SP2_ACEX|video2:SVIDEO|BRVA[0]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|DCOL[7]                                                             ; |SP2_ACEX|video2:SVIDEO|DCOL[7]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|DCOL[6]                                                             ; |SP2_ACEX|video2:SVIDEO|DCOL[6]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|DCOL[5]                                                             ; |SP2_ACEX|video2:SVIDEO|DCOL[5]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|DCOL[4]                                                             ; |SP2_ACEX|video2:SVIDEO|DCOL[4]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|DCOL[3]                                                             ; |SP2_ACEX|video2:SVIDEO|DCOL[3]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|DCOL[2]                                                             ; |SP2_ACEX|video2:SVIDEO|DCOL[2]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|DCOL[1]                                                             ; |SP2_ACEX|video2:SVIDEO|DCOL[1]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|DCOL[0]                                                             ; |SP2_ACEX|video2:SVIDEO|DCOL[0]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE0[7]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE0[7]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE0[6]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE0[6]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE0[5]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE0[5]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE0[4]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE0[4]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE0[3]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE0[3]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE0[2]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE0[2]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE0[1]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE0[1]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE0[0]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE0[0]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE1[7]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE1[7]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE1[6]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE1[6]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE1[5]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE1[5]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE1[4]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE1[4]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE1[3]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE1[3]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE1[2]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE1[2]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE1[1]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE1[1]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE1[0]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE1[0]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE2[7]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE2[7]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE2[6]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE2[6]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE2[5]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE2[5]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE2[4]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE2[4]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE2[3]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE2[3]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE2[2]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE2[2]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE2[1]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE2[1]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE2[0]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE2[0]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|DOUBLE                                                              ; |SP2_ACEX|video2:SVIDEO|DOUBLE                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|$00006                                                              ; |SP2_ACEX|video2:SVIDEO|$00006                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MXWE                                                                ; |SP2_ACEX|video2:SVIDEO|MXWE                                                                     ; regout           ;
; |SP2_ACEX|video2:SVIDEO|BORD                                                                ; |SP2_ACEX|video2:SVIDEO|BORD                                                                     ; regout           ;
; |SP2_ACEX|video2:SVIDEO|BLANK                                                               ; |SP2_ACEX|video2:SVIDEO|BLANK                                                                    ; regout           ;
; |SP2_ACEX|video2:SVIDEO|INTTX                                                               ; |SP2_ACEX|video2:SVIDEO|INTTX                                                                    ; regout           ;
; |SP2_ACEX|video2:SVIDEO|X_MODE[7]                                                           ; |SP2_ACEX|video2:SVIDEO|X_MODE[7]                                                                ; regout           ;
; |SP2_ACEX|video2:SVIDEO|X_MODE[6]                                                           ; |SP2_ACEX|video2:SVIDEO|X_MODE[6]                                                                ; regout           ;
; |SP2_ACEX|video2:SVIDEO|X_MODE[5]                                                           ; |SP2_ACEX|video2:SVIDEO|X_MODE[5]                                                                ; regout           ;
; |SP2_ACEX|video2:SVIDEO|X_MODE[4]                                                           ; |SP2_ACEX|video2:SVIDEO|X_MODE[4]                                                                ; regout           ;
; |SP2_ACEX|video2:SVIDEO|$00035                                                              ; |SP2_ACEX|video2:SVIDEO|$00035                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|$00036                                                              ; |SP2_ACEX|video2:SVIDEO|$00036                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|V_WE_R                                                              ; |SP2_ACEX|video2:SVIDEO|V_WE_R                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|V_EN[3]                                                             ; |SP2_ACEX|video2:SVIDEO|V_EN[3]                                                                  ; regout           ;
; |SP2_ACEX|kbd:KEYS|_~0                                                                      ; |SP2_ACEX|kbd:KEYS|_~0                                                                           ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~3                                                                      ; |SP2_ACEX|kbd:KEYS|_~3                                                                           ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~6                                                                      ; |SP2_ACEX|kbd:KEYS|_~6                                                                           ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~7                                                                      ; |SP2_ACEX|kbd:KEYS|_~7                                                                           ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~9                                                                      ; |SP2_ACEX|kbd:KEYS|_~9                                                                           ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~12                                                                     ; |SP2_ACEX|kbd:KEYS|_~12                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~14                                                                     ; |SP2_ACEX|kbd:KEYS|_~14                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~16                                                                     ; |SP2_ACEX|kbd:KEYS|_~16                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~17                                                                     ; |SP2_ACEX|kbd:KEYS|_~17                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~18                                                                     ; |SP2_ACEX|kbd:KEYS|_~18                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~19                                                                     ; |SP2_ACEX|kbd:KEYS|_~19                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|KB_OFF~1                                                                 ; |SP2_ACEX|kbd:KEYS|KB_OFF~1                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|KB_EXT~0                                                                 ; |SP2_ACEX|kbd:KEYS|KB_EXT~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|KB_SH_X                                                                  ; |SP2_ACEX|kbd:KEYS|KB_SH_X                                                                       ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~30                                                                     ; |SP2_ACEX|kbd:KEYS|_~30                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~31                                                                     ; |SP2_ACEX|kbd:KEYS|_~31                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~32                                                                     ; |SP2_ACEX|kbd:KEYS|_~32                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~33                                                                     ; |SP2_ACEX|kbd:KEYS|_~33                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~34                                                                     ; |SP2_ACEX|kbd:KEYS|_~34                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~35                                                                     ; |SP2_ACEX|kbd:KEYS|_~35                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~36                                                                     ; |SP2_ACEX|kbd:KEYS|_~36                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~37                                                                     ; |SP2_ACEX|kbd:KEYS|_~37                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~38                                                                     ; |SP2_ACEX|kbd:KEYS|_~38                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~40                                                                     ; |SP2_ACEX|kbd:KEYS|_~40                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~41                                                                     ; |SP2_ACEX|kbd:KEYS|_~41                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|KB_CTRL~1                                                                ; |SP2_ACEX|kbd:KEYS|KB_CTRL~1                                                                     ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~42                                                                     ; |SP2_ACEX|kbd:KEYS|_~42                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~44                                                                     ; |SP2_ACEX|kbd:KEYS|_~44                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~45                                                                     ; |SP2_ACEX|kbd:KEYS|_~45                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|KB_ALT~1                                                                 ; |SP2_ACEX|kbd:KEYS|KB_ALT~1                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~47                                                                     ; |SP2_ACEX|kbd:KEYS|_~47                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~48                                                                     ; |SP2_ACEX|kbd:KEYS|_~48                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|KB_SH~1                                                                  ; |SP2_ACEX|kbd:KEYS|KB_SH~1                                                                       ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~49                                                                     ; |SP2_ACEX|kbd:KEYS|_~49                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~52                                                                     ; |SP2_ACEX|kbd:KEYS|_~52                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~54                                                                     ; |SP2_ACEX|kbd:KEYS|_~54                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~55                                                                     ; |SP2_ACEX|kbd:KEYS|_~55                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~56                                                                     ; |SP2_ACEX|kbd:KEYS|_~56                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~59                                                                     ; |SP2_ACEX|kbd:KEYS|_~59                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~60                                                                     ; |SP2_ACEX|kbd:KEYS|_~60                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[15]~4                                                                 ; |SP2_ACEX|kbd:KEYS|KA[15]~4                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[14]                                                                   ; |SP2_ACEX|kbd:KEYS|KA[14]                                                                        ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[9]~5                                                                  ; |SP2_ACEX|kbd:KEYS|KA[9]~5                                                                       ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[8]~6                                                                  ; |SP2_ACEX|kbd:KEYS|KA[8]~6                                                                       ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[15]~7                                                                 ; |SP2_ACEX|kbd:KEYS|KA[15]~7                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[14]~8                                                                 ; |SP2_ACEX|kbd:KEYS|KA[14]~8                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[13]~9                                                                 ; |SP2_ACEX|kbd:KEYS|KA[13]~9                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[12]~10                                                                ; |SP2_ACEX|kbd:KEYS|KA[12]~10                                                                     ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[11]~11                                                                ; |SP2_ACEX|kbd:KEYS|KA[11]~11                                                                     ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[10]~12                                                                ; |SP2_ACEX|kbd:KEYS|KA[10]~12                                                                     ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[9]~13                                                                 ; |SP2_ACEX|kbd:KEYS|KA[9]~13                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[8]~14                                                                 ; |SP2_ACEX|kbd:KEYS|KA[8]~14                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~69                                                                     ; |SP2_ACEX|kbd:KEYS|_~69                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~70                                                                     ; |SP2_ACEX|kbd:KEYS|_~70                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~71                                                                     ; |SP2_ACEX|kbd:KEYS|_~71                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~72                                                                     ; |SP2_ACEX|kbd:KEYS|_~72                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~74                                                                     ; |SP2_ACEX|kbd:KEYS|_~74                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~77                                                                     ; |SP2_ACEX|kbd:KEYS|_~77                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~79                                                                     ; |SP2_ACEX|kbd:KEYS|_~79                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~82                                                                     ; |SP2_ACEX|kbd:KEYS|_~82                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~90                                                                     ; |SP2_ACEX|kbd:KEYS|_~90                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~91                                                                     ; |SP2_ACEX|kbd:KEYS|_~91                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~92                                                                     ; |SP2_ACEX|kbd:KEYS|_~92                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~93                                                                     ; |SP2_ACEX|kbd:KEYS|_~93                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~94                                                                     ; |SP2_ACEX|kbd:KEYS|_~94                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~95                                                                     ; |SP2_ACEX|kbd:KEYS|_~95                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~96                                                                     ; |SP2_ACEX|kbd:KEYS|_~96                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~97                                                                     ; |SP2_ACEX|kbd:KEYS|_~97                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~98                                                                     ; |SP2_ACEX|kbd:KEYS|_~98                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~99                                                                     ; |SP2_ACEX|kbd:KEYS|_~99                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~100                                                                    ; |SP2_ACEX|kbd:KEYS|_~100                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~101                                                                    ; |SP2_ACEX|kbd:KEYS|_~101                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~108                                                                    ; |SP2_ACEX|kbd:KEYS|_~108                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~109                                                                    ; |SP2_ACEX|kbd:KEYS|_~109                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~110                                                                    ; |SP2_ACEX|kbd:KEYS|_~110                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~111                                                                    ; |SP2_ACEX|kbd:KEYS|_~111                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~112                                                                    ; |SP2_ACEX|kbd:KEYS|_~112                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~113                                                                    ; |SP2_ACEX|kbd:KEYS|_~113                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~114                                                                    ; |SP2_ACEX|kbd:KEYS|_~114                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|KDX[5]~0                                                                 ; |SP2_ACEX|kbd:KEYS|KDX[5]~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~115                                                                    ; |SP2_ACEX|kbd:KEYS|_~115                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|KDX[4]~1                                                                 ; |SP2_ACEX|kbd:KEYS|KDX[4]~1                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~116                                                                    ; |SP2_ACEX|kbd:KEYS|_~116                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|KDX[3]~2                                                                 ; |SP2_ACEX|kbd:KEYS|KDX[3]~2                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~117                                                                    ; |SP2_ACEX|kbd:KEYS|_~117                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|KDX[2]~3                                                                 ; |SP2_ACEX|kbd:KEYS|KDX[2]~3                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~118                                                                    ; |SP2_ACEX|kbd:KEYS|_~118                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|KDX[1]~4                                                                 ; |SP2_ACEX|kbd:KEYS|KDX[1]~4                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~119                                                                    ; |SP2_ACEX|kbd:KEYS|_~119                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|KDX[0]~5                                                                 ; |SP2_ACEX|kbd:KEYS|KDX[0]~5                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|WR_KBD~0                                                                 ; |SP2_ACEX|kbd:KEYS|WR_KBD~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~121                                                                    ; |SP2_ACEX|kbd:KEYS|_~121                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|WR_KBD                                                                   ; |SP2_ACEX|kbd:KEYS|WR_KBD                                                                        ; out0             ;
; |SP2_ACEX|kbd:KEYS|$00023~0                                                                 ; |SP2_ACEX|kbd:KEYS|$00023~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|$00020~0                                                                 ; |SP2_ACEX|kbd:KEYS|$00020~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~133                                                                    ; |SP2_ACEX|kbd:KEYS|_~133                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~140                                                                    ; |SP2_ACEX|kbd:KEYS|_~140                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~153                                                                    ; |SP2_ACEX|kbd:KEYS|_~153                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~166                                                                    ; |SP2_ACEX|kbd:KEYS|_~166                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|$00015~0                                                                 ; |SP2_ACEX|kbd:KEYS|$00015~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~169                                                                    ; |SP2_ACEX|kbd:KEYS|_~169                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~172                                                                    ; |SP2_ACEX|kbd:KEYS|_~172                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|$00014~0                                                                 ; |SP2_ACEX|kbd:KEYS|$00014~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|$00012~0                                                                 ; |SP2_ACEX|kbd:KEYS|$00012~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~177                                                                    ; |SP2_ACEX|kbd:KEYS|_~177                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~179                                                                    ; |SP2_ACEX|kbd:KEYS|_~179                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~180                                                                    ; |SP2_ACEX|kbd:KEYS|_~180                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|$00011~0                                                                 ; |SP2_ACEX|kbd:KEYS|$00011~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|KB_XXX~0                                                                 ; |SP2_ACEX|kbd:KEYS|KB_XXX~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~188                                                                    ; |SP2_ACEX|kbd:KEYS|_~188                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~190                                                                    ; |SP2_ACEX|kbd:KEYS|_~190                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|$00008~0                                                                 ; |SP2_ACEX|kbd:KEYS|$00008~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|$00007~0                                                                 ; |SP2_ACEX|kbd:KEYS|$00007~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|KB_ALT_X~0                                                               ; |SP2_ACEX|kbd:KEYS|KB_ALT_X~0                                                                    ; out0             ;
; |SP2_ACEX|kbd:KEYS|KB_CTRL_X~0                                                              ; |SP2_ACEX|kbd:KEYS|KB_CTRL_X~0                                                                   ; out0             ;
; |SP2_ACEX|kbd:KEYS|$00004~0                                                                 ; |SP2_ACEX|kbd:KEYS|$00004~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|$00003~0                                                                 ; |SP2_ACEX|kbd:KEYS|$00003~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|$00000~0                                                                 ; |SP2_ACEX|kbd:KEYS|$00000~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|KB_CT[2]                                                                 ; |SP2_ACEX|kbd:KEYS|KB_CT[2]                                                                      ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_CT[1]                                                                 ; |SP2_ACEX|kbd:KEYS|KB_CT[1]                                                                      ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_CT[0]                                                                 ; |SP2_ACEX|kbd:KEYS|KB_CT[0]                                                                      ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_D[10]                                                                 ; |SP2_ACEX|kbd:KEYS|KB_D[10]                                                                      ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_D[9]                                                                  ; |SP2_ACEX|kbd:KEYS|KB_D[9]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_D[8]                                                                  ; |SP2_ACEX|kbd:KEYS|KB_D[8]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_D[7]                                                                  ; |SP2_ACEX|kbd:KEYS|KB_D[7]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_D[6]                                                                  ; |SP2_ACEX|kbd:KEYS|KB_D[6]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_D[5]                                                                  ; |SP2_ACEX|kbd:KEYS|KB_D[5]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_D[4]                                                                  ; |SP2_ACEX|kbd:KEYS|KB_D[4]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_D[3]                                                                  ; |SP2_ACEX|kbd:KEYS|KB_D[3]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_D[2]                                                                  ; |SP2_ACEX|kbd:KEYS|KB_D[2]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_D[1]                                                                  ; |SP2_ACEX|kbd:KEYS|KB_D[1]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_OFF                                                                   ; |SP2_ACEX|kbd:KEYS|KB_OFF                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_EXT                                                                   ; |SP2_ACEX|kbd:KEYS|KB_EXT                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_ALT                                                                   ; |SP2_ACEX|kbd:KEYS|KB_ALT                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_CTRL                                                                  ; |SP2_ACEX|kbd:KEYS|KB_CTRL                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_SH                                                                    ; |SP2_ACEX|kbd:KEYS|KB_SH                                                                         ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_RESET                                                                 ; |SP2_ACEX|kbd:KEYS|KB_RESET                                                                      ; regout           ;
; |SP2_ACEX|kbd:KEYS|RXA[1]                                                                   ; |SP2_ACEX|kbd:KEYS|RXA[1]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|RXA[0]                                                                   ; |SP2_ACEX|kbd:KEYS|RXA[0]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDD[7]                                                                   ; |SP2_ACEX|kbd:KEYS|KDD[7]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDD[6]                                                                   ; |SP2_ACEX|kbd:KEYS|KDD[6]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDD[5]                                                                   ; |SP2_ACEX|kbd:KEYS|KDD[5]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDD[4]                                                                   ; |SP2_ACEX|kbd:KEYS|KDD[4]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDD[3]                                                                   ; |SP2_ACEX|kbd:KEYS|KDD[3]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|kbd[5]                                                                   ; |SP2_ACEX|kbd:KEYS|kbd[5]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|kbd[4]                                                                   ; |SP2_ACEX|kbd:KEYS|kbd[4]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|kbd[3]                                                                   ; |SP2_ACEX|kbd:KEYS|kbd[3]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|kbd[2]                                                                   ; |SP2_ACEX|kbd:KEYS|kbd[2]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|kbd[1]                                                                   ; |SP2_ACEX|kbd:KEYS|kbd[1]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|kbd[0]                                                                   ; |SP2_ACEX|kbd:KEYS|kbd[0]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDX[5]                                                                   ; |SP2_ACEX|kbd:KEYS|KDX[5]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDX[4]                                                                   ; |SP2_ACEX|kbd:KEYS|KDX[4]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDX[3]                                                                   ; |SP2_ACEX|kbd:KEYS|KDX[3]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDX[2]                                                                   ; |SP2_ACEX|kbd:KEYS|KDX[2]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDX[1]                                                                   ; |SP2_ACEX|kbd:KEYS|KDX[1]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDX[0]                                                                   ; |SP2_ACEX|kbd:KEYS|KDX[0]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDXX[5]                                                                  ; |SP2_ACEX|kbd:KEYS|KDXX[5]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDXX[4]                                                                  ; |SP2_ACEX|kbd:KEYS|KDXX[4]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDXX[3]                                                                  ; |SP2_ACEX|kbd:KEYS|KDXX[3]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDXX[2]                                                                  ; |SP2_ACEX|kbd:KEYS|KDXX[2]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDXX[1]                                                                  ; |SP2_ACEX|kbd:KEYS|KDXX[1]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDXX[0]                                                                  ; |SP2_ACEX|kbd:KEYS|KDXX[0]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|INT                                                                      ; |SP2_ACEX|kbd:KEYS|INT                                                                           ; regout           ;
; |SP2_ACEX|kbd:KEYS|$00001                                                                   ; |SP2_ACEX|kbd:KEYS|$00001                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|$00003                                                                   ; |SP2_ACEX|kbd:KEYS|$00003                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|$00004                                                                   ; |SP2_ACEX|kbd:KEYS|$00004                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_F12                                                                   ; |SP2_ACEX|kbd:KEYS|KB_F12                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|$00012                                                                   ; |SP2_ACEX|kbd:KEYS|$00012                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|$00020                                                                   ; |SP2_ACEX|kbd:KEYS|$00020                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|$00023                                                                   ; |SP2_ACEX|kbd:KEYS|$00023                                                                        ; regout           ;
; |SP2_ACEX|mouse:MS|_~0                                                                      ; |SP2_ACEX|mouse:MS|_~0                                                                           ; out0             ;
; |SP2_ACEX|mouse:MS|_~4                                                                      ; |SP2_ACEX|mouse:MS|_~4                                                                           ; out0             ;
; |SP2_ACEX|mouse:MS|_~5                                                                      ; |SP2_ACEX|mouse:MS|_~5                                                                           ; out0             ;
; |SP2_ACEX|mouse:MS|_~6                                                                      ; |SP2_ACEX|mouse:MS|_~6                                                                           ; out0             ;
; |SP2_ACEX|mouse:MS|_~7                                                                      ; |SP2_ACEX|mouse:MS|_~7                                                                           ; out0             ;
; |SP2_ACEX|mouse:MS|_~8                                                                      ; |SP2_ACEX|mouse:MS|_~8                                                                           ; out0             ;
; |SP2_ACEX|mouse:MS|RG[9]~0                                                                  ; |SP2_ACEX|mouse:MS|RG[9]~0                                                                       ; out0             ;
; |SP2_ACEX|mouse:MS|RG[9]~1                                                                  ; |SP2_ACEX|mouse:MS|RG[9]~1                                                                       ; out0             ;
; |SP2_ACEX|mouse:MS|RG[8]~2                                                                  ; |SP2_ACEX|mouse:MS|RG[8]~2                                                                       ; out0             ;
; |SP2_ACEX|mouse:MS|RG[7]~3                                                                  ; |SP2_ACEX|mouse:MS|RG[7]~3                                                                       ; out0             ;
; |SP2_ACEX|mouse:MS|RG[6]~4                                                                  ; |SP2_ACEX|mouse:MS|RG[6]~4                                                                       ; out0             ;
; |SP2_ACEX|mouse:MS|RG[5]~5                                                                  ; |SP2_ACEX|mouse:MS|RG[5]~5                                                                       ; out0             ;
; |SP2_ACEX|mouse:MS|RG[4]~6                                                                  ; |SP2_ACEX|mouse:MS|RG[4]~6                                                                       ; out0             ;
; |SP2_ACEX|mouse:MS|RG[3]~7                                                                  ; |SP2_ACEX|mouse:MS|RG[3]~7                                                                       ; out0             ;
; |SP2_ACEX|mouse:MS|RG[2]~8                                                                  ; |SP2_ACEX|mouse:MS|RG[2]~8                                                                       ; out0             ;
; |SP2_ACEX|mouse:MS|RG[1]~9                                                                  ; |SP2_ACEX|mouse:MS|RG[1]~9                                                                       ; out0             ;
; |SP2_ACEX|mouse:MS|RG[0]~10                                                                 ; |SP2_ACEX|mouse:MS|RG[0]~10                                                                      ; out0             ;
; |SP2_ACEX|mouse:MS|RGK[5]~0                                                                 ; |SP2_ACEX|mouse:MS|RGK[5]~0                                                                      ; out0             ;
; |SP2_ACEX|mouse:MS|_~16                                                                     ; |SP2_ACEX|mouse:MS|_~16                                                                          ; out0             ;
; |SP2_ACEX|mouse:MS|_~18                                                                     ; |SP2_ACEX|mouse:MS|_~18                                                                          ; out0             ;
; |SP2_ACEX|mouse:MS|$00002~0                                                                 ; |SP2_ACEX|mouse:MS|$00002~0                                                                      ; out0             ;
; |SP2_ACEX|mouse:MS|_~21                                                                     ; |SP2_ACEX|mouse:MS|_~21                                                                          ; out0             ;
; |SP2_ACEX|mouse:MS|_~23                                                                     ; |SP2_ACEX|mouse:MS|_~23                                                                          ; out0             ;
; |SP2_ACEX|mouse:MS|$00001~0                                                                 ; |SP2_ACEX|mouse:MS|$00001~0                                                                      ; out0             ;
; |SP2_ACEX|mouse:MS|SUM_X[7]                                                                 ; |SP2_ACEX|mouse:MS|SUM_X[7]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_X[6]                                                                 ; |SP2_ACEX|mouse:MS|SUM_X[6]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_X[5]                                                                 ; |SP2_ACEX|mouse:MS|SUM_X[5]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_X[4]                                                                 ; |SP2_ACEX|mouse:MS|SUM_X[4]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_X[3]                                                                 ; |SP2_ACEX|mouse:MS|SUM_X[3]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_X[2]                                                                 ; |SP2_ACEX|mouse:MS|SUM_X[2]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_X[1]                                                                 ; |SP2_ACEX|mouse:MS|SUM_X[1]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_X[0]                                                                 ; |SP2_ACEX|mouse:MS|SUM_X[0]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_Y[7]                                                                 ; |SP2_ACEX|mouse:MS|SUM_Y[7]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_Y[6]                                                                 ; |SP2_ACEX|mouse:MS|SUM_Y[6]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_Y[5]                                                                 ; |SP2_ACEX|mouse:MS|SUM_Y[5]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_Y[4]                                                                 ; |SP2_ACEX|mouse:MS|SUM_Y[4]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_Y[3]                                                                 ; |SP2_ACEX|mouse:MS|SUM_Y[3]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_Y[2]                                                                 ; |SP2_ACEX|mouse:MS|SUM_Y[2]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_Y[1]                                                                 ; |SP2_ACEX|mouse:MS|SUM_Y[1]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_Y[0]                                                                 ; |SP2_ACEX|mouse:MS|SUM_Y[0]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|CT[3]                                                                    ; |SP2_ACEX|mouse:MS|CT[3]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|CT[2]                                                                    ; |SP2_ACEX|mouse:MS|CT[2]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|CT[1]                                                                    ; |SP2_ACEX|mouse:MS|CT[1]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|CT[0]                                                                    ; |SP2_ACEX|mouse:MS|CT[0]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|RG[9]                                                                    ; |SP2_ACEX|mouse:MS|RG[9]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|RG[8]                                                                    ; |SP2_ACEX|mouse:MS|RG[8]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|RG[7]                                                                    ; |SP2_ACEX|mouse:MS|RG[7]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|RG[6]                                                                    ; |SP2_ACEX|mouse:MS|RG[6]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|RG[5]                                                                    ; |SP2_ACEX|mouse:MS|RG[5]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|RG[4]                                                                    ; |SP2_ACEX|mouse:MS|RG[4]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|RG[3]                                                                    ; |SP2_ACEX|mouse:MS|RG[3]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|RG[2]                                                                    ; |SP2_ACEX|mouse:MS|RG[2]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|RG[1]                                                                    ; |SP2_ACEX|mouse:MS|RG[1]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|RG[0]                                                                    ; |SP2_ACEX|mouse:MS|RG[0]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|STATE[1]                                                                 ; |SP2_ACEX|mouse:MS|STATE[1]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|STATE[0]                                                                 ; |SP2_ACEX|mouse:MS|STATE[0]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|RGK[5]                                                                   ; |SP2_ACEX|mouse:MS|RGK[5]                                                                        ; regout           ;
; |SP2_ACEX|mouse:MS|RGK[4]                                                                   ; |SP2_ACEX|mouse:MS|RGK[4]                                                                        ; regout           ;
; |SP2_ACEX|mouse:MS|RGK[3]                                                                   ; |SP2_ACEX|mouse:MS|RGK[3]                                                                        ; regout           ;
; |SP2_ACEX|mouse:MS|RGK[2]                                                                   ; |SP2_ACEX|mouse:MS|RGK[2]                                                                        ; regout           ;
; |SP2_ACEX|mouse:MS|RGK[1]                                                                   ; |SP2_ACEX|mouse:MS|RGK[1]                                                                        ; regout           ;
; |SP2_ACEX|mouse:MS|RGK[0]                                                                   ; |SP2_ACEX|mouse:MS|RGK[0]                                                                        ; regout           ;
; |SP2_ACEX|mouse:MS|$00000                                                                   ; |SP2_ACEX|mouse:MS|$00000                                                                        ; regout           ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[0]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[0]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[1]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[1]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[2]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[2]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[3]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[3]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[4]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[4]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[5]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[5]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[6]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[6]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[7]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[7]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|cin_node                                  ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|cin_node                                       ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[0]~0                           ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[0]~0                                ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[0]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[0]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]~0                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]~0                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~0                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~0                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~1                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~1                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~2                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~2                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~3                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~3                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[9]~1                           ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[9]~1                                ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[7]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[7]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[6]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[6]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[5]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[5]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[4]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[4]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[3]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[3]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[2]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[2]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[1]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[1]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[7]~3                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[7]~3                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[6]~4                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[6]~4                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[5]~5                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[5]~5                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[4]~6                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[4]~6                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[3]~7                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[3]~7                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]~8                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]~8                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]~9                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]~9                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[7]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[7]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[6]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[6]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[5]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[5]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[4]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[4]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[3]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[3]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~6                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~6                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~7                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~7                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~8                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~8                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~9                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~9                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~10                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~10                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~11                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~11                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~12                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~12                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~15                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~15                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~16                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~16                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~17                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~17                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~18                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~18                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~19                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~19                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~20                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~20                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~21                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~21                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~24                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~24                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~25                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~25                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~26                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~26                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~27                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~27                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~28                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~28                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~29                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~29                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~30                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~30                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~33                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~33                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~34                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~34                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~35                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~35                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~36                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~36                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~37                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~37                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~38                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~38                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~39                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~39                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[0]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[0]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[1]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[1]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[2]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[2]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[3]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[3]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[4]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[4]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[5]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[5]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[6]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[6]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[7]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[7]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|cin_node                                  ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|cin_node                                       ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[0]~0                           ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[0]~0                                ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[0]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[0]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]~0                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]~0                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~0                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~0                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~1                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~1                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~2                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~2                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~3                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~3                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[9]~1                           ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[9]~1                                ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[7]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[7]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[6]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[6]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[5]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[5]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[4]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[4]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[3]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[3]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[2]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[2]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[1]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[1]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[7]~3                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[7]~3                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[6]~4                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[6]~4                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[5]~5                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[5]~5                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[4]~6                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[4]~6                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[3]~7                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[3]~7                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]~8                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]~8                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]~9                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]~9                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[7]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[7]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[6]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[6]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[5]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[5]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[4]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[4]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[3]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[3]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~6                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~6                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~7                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~7                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~8                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~8                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~9                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~9                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~10                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~10                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~11                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~11                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~12                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~12                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~15                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~15                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~16                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~16                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~17                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~17                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~18                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~18                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~19                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~19                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~20                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~20                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~21                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~21                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~24                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~24                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~25                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~25                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~26                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~26                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~27                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~27                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~28                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~28                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~29                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~29                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~30                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~30                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~33                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~33                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~34                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~34                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~35                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~35                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~36                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~36                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~37                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~37                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~38                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~38                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~39                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~39                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|result_node[0]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|result_node[0]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|result_node[1]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|result_node[1]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|result_node[2]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|result_node[2]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|result_node[3]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|result_node[3]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|cin_node                                  ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|cin_node                                       ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|datab_node[0]~0                           ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|datab_node[0]~0                                ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|datab_node[0]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|datab_node[0]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]~0                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]~0                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~0                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~0                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~1                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~1                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~2                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~2                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~3                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~3                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|datab_node[3]~1                           ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|datab_node[3]~1                                ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|datab_node[3]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|datab_node[3]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|datab_node[2]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|datab_node[2]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|datab_node[1]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|datab_node[1]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]~1                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]~1                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]~2                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]~2                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]~3                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]~3                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~4                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~4                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~5                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~5                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~6                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~6                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~7                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~7                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~8                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~8                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~9                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~9                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~10                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~10                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~11                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~11                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~12                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~12                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~13                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~13                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~14                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~14                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~15                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~15                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]           ; sout             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|cin_node                                  ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|cin_node                                       ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|datab_node[0]~0                           ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|datab_node[0]~0                                ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|datab_node[0]                             ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|datab_node[0]                                  ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~1                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~1                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~2                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~2                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|datab_node[2]~1                           ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|datab_node[2]~1                                ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|datab_node[2]                             ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|datab_node[2]                                  ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|datab_node[1]                             ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|datab_node[1]                                  ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~4                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~4                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~5                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~5                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|result_node[1]                                          ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|result_node[1]                                               ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|result_node[2]                                          ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|result_node[2]                                               ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|result_node[3]                                          ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|result_node[3]                                               ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|datab_node[0]~0                           ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|datab_node[0]~0                                ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|datab_node[0]                             ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|datab_node[0]                                  ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]~0                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]~0                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]                         ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]                              ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~0                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~0                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~1                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~1                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~2                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~2                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~3                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~3                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|datab_node[3]~1                           ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|datab_node[3]~1                                ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|datab_node[3]                             ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|datab_node[3]                                  ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|datab_node[2]                             ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|datab_node[2]                                  ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|datab_node[1]                             ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|datab_node[1]                                  ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]~1                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]~1                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]~2                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]~2                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]~3                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]~3                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]                         ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]                              ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]                         ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]                              ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]                         ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]                              ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~4                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~4                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~5                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~5                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~6                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~6                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~7                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~7                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~8                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~8                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~9                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~9                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~10                                      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~10                                           ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~11                                      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~11                                           ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~12                                      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~12                                           ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~13                                      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~13                                           ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~14                                      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~14                                           ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~15                                      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~15                                           ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]           ; sout             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT      ; cout             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]           ; sout             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT      ; cout             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]           ; sout             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT      ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|result_node[0]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|result_node[0]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|result_node[1]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|result_node[1]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|result_node[2]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|result_node[2]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|result_node[3]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|result_node[3]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|result_node[4]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|result_node[4]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|cin_node                             ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|cin_node                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[0]~0                      ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[0]~0                           ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[0]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[0]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[0]~0                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[0]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~0                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~0                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~1                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~1                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~2                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~2                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~3                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~3                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[6]~1                      ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[6]~1                           ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[4]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[4]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[3]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[3]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[2]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[2]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[1]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[1]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[4]~3                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[4]~3                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[3]~4                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[3]~4                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[2]~5                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[2]~5                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[1]~6                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[1]~6                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[4]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[4]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[3]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[2]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[1]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~6                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~6                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~7                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~7                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~8                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~8                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~9                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~9                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~12                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~12                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~13                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~13                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~14                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~14                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~15                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~15                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~18                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~18                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~19                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~19                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~20                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~20                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~21                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~21                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~24                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~24                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~25                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~25                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~26                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~26                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~27                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~27                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[0]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[0]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[1]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[1]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[2]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[2]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[3]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[3]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[4]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[4]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[5]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[5]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[6]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[6]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[7]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[7]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[8]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[8]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|cin_node                             ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|cin_node                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[0]~0                      ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[0]~0                           ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[0]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[0]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[0]~0                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[0]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~0                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~0                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~1                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~1                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~2                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~2                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~3                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~3                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[8]~1                      ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[8]~1                           ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[8]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[8]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[7]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[7]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[6]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[6]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[5]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[5]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[4]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[4]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[3]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[3]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[2]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[2]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[1]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[1]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[8]~1                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[8]~1                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[7]~2                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[7]~2                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[6]~3                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[6]~3                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[5]~4                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[5]~4                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[4]~5                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[4]~5                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[3]~6                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[3]~6                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[2]~7                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[2]~7                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[1]~8                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[1]~8                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[8]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[8]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[7]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[7]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[6]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[6]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[5]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[5]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[4]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[4]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[3]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[2]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[1]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~4                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~4                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~5                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~5                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~6                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~6                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~7                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~7                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~8                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~8                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~9                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~9                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~10                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~10                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~11                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~11                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~12                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~12                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~13                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~13                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~14                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~14                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~15                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~15                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~16                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~16                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~17                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~17                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~18                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~18                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~19                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~19                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~20                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~20                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~21                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~21                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~22                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~22                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~23                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~23                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~24                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~24                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~25                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~25                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~26                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~26                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~27                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~27                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~28                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~28                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~29                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~29                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~30                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~30                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~31                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~31                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~32                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~32                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~33                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~33                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~34                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~34                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~35                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~35                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[8] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|result_node[0]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|result_node[0]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|result_node[2]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|result_node[2]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|result_node[3]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|result_node[3]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|result_node[4]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|result_node[4]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|result_node[5]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|result_node[5]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|cin_node                             ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|cin_node                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[0]~0                      ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[0]~0                           ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[0]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[0]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[0]~0                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[0]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~1                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~1                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~2                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~2                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[5]~1                      ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[5]~1                           ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[5]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[5]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[4]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[4]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[3]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[3]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[2]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[2]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[1]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[1]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[5]~1                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[5]~1                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[4]~2                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[4]~2                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[3]~3                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[3]~3                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[2]~4                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[2]~4                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[1]~5                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[1]~5                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[5]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[5]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[4]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[4]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[3]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[2]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~4                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~4                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~5                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~5                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~6                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~6                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~7                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~7                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~8                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~8                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~9                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~9                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~10                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~10                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~11                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~11                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~12                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~12                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~13                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~13                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~14                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~14                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~15                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~15                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~16                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~16                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~17                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~17                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~18                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~18                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~19                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~19                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~20                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~20                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~21                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~21                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~22                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~22                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~23                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~23                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|cin_node                             ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|cin_node                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|datab_node[0]~0                      ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|datab_node[0]~0                           ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|datab_node[0]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|datab_node[0]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~1                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~1                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~2                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~2                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|datab_node[2]~1                      ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|datab_node[2]~1                           ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|datab_node[2]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|datab_node[2]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|datab_node[1]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|datab_node[1]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~4                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~4                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~5                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~5                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[0]~0                         ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[0]~0                              ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[0]                           ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[0]                                ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]~0                     ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]~0                          ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]                       ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]                            ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~0                                     ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~0                                          ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~1                                     ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~1                                          ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~2                                     ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~2                                          ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~3                                     ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~3                                          ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[4]~1                         ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[4]~1                              ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[4]                           ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[4]                                ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[3]                           ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[3]                                ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[2]                           ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[2]                                ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[1]                           ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[1]                                ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~7                                     ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~7                                          ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~8                                     ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~8                                          ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~9                                     ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~9                                          ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~10                                    ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~10                                         ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]    ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT    ; cout             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|cin_node                                ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|cin_node                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|datab_node[1]~0                         ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|datab_node[1]~0                              ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|datab_node[1]                           ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|datab_node[1]                                ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|datab_node[0]                           ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|datab_node[0]                                ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|_~0                                     ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|_~0                                          ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|cout0_node~1                            ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|cout0_node~1                                 ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[10]                                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[10]                                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|cin_node                               ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|cin_node                                    ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[0]~0                        ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[0]~0                             ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[0]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[0]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~1                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~1                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~2                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~2                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[15]~1                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[15]~1                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[15]                         ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[15]                              ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[14]                         ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[14]                              ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[13]                         ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[13]                              ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[12]                         ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[12]                              ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[11]                         ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[11]                              ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[10]                         ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[10]                              ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[9]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[9]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[8]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[8]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[7]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[7]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[6]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[6]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[5]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[5]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[4]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[4]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[3]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[3]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[2]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[2]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[1]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[1]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[10]~6                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[10]~6                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[10]                     ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[10]                          ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~4                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~4                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~5                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~5                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~6                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~6                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~7                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~7                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~8                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~8                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~9                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~9                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~10                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~10                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~11                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~11                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~12                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~12                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~13                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~13                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~14                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~14                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~15                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~15                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~16                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~16                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~17                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~17                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~18                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~18                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~24                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~24                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~34                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~34                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~35                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~35                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~36                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~36                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~37                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~37                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~38                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~38                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~39                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~39                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~49                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~49                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~50                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~50                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~51                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~51                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~52                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~52                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~53                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~53                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~54                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~54                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[14]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[14]~COUT  ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[13]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[13]~COUT  ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[12]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[12]~COUT  ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[11]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[11]~COUT  ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]~COUT  ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]       ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[0]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[0]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[1]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[1]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[2]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[2]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[3]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[3]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[4]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[4]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[5]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[5]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[6]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[6]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[7]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[7]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[8]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[8]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[9]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[9]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[10]                                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[10]                                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[11]                                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[11]                                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[12]                                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[12]                                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[13]                                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[13]                                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[14]                                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[14]                                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[15]                                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[15]                                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|cin_node                               ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|cin_node                                    ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[0]~0                        ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[0]~0                             ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[0]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[0]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]~0                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]~0                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~0                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~0                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~1                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~1                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~2                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~2                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~3                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~3                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[15]~1                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[15]~1                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[15]                         ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[15]                              ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[14]                         ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[14]                              ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[13]                         ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[13]                              ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[12]                         ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[12]                              ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[11]                         ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[11]                              ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[10]                         ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[10]                              ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[9]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[9]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[8]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[8]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[7]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[7]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[6]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[6]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[5]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[5]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[4]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[4]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[3]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[3]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[2]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[2]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[1]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[1]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[15]~1                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[15]~1                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[14]~2                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[14]~2                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[13]~3                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[13]~3                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[12]~4                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[12]~4                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[11]~5                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[11]~5                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[10]~6                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[10]~6                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[9]~7                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[9]~7                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[8]~8                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[8]~8                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[7]~9                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[7]~9                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[6]~10                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[6]~10                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[5]~11                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[5]~11                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[4]~12                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[4]~12                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[3]~13                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[3]~13                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]~14                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]~14                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]~15                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]~15                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[15]                     ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[15]                          ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[14]                     ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[14]                          ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[13]                     ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[13]                          ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[12]                     ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[12]                          ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[11]                     ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[11]                          ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[10]                     ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[10]                          ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[9]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[9]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[8]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[8]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[7]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[7]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[6]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[6]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[5]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[5]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[4]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[4]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[3]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[3]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~4                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~4                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~5                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~5                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~6                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~6                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~7                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~7                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~8                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~8                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~9                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~9                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~10                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~10                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~11                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~11                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~12                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~12                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~13                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~13                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~14                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~14                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~15                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~15                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~16                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~16                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~17                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~17                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~18                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~18                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~19                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~19                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~20                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~20                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~21                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~21                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~22                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~22                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~23                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~23                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~24                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~24                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~25                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~25                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~26                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~26                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~27                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~27                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~28                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~28                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~29                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~29                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~30                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~30                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~31                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~31                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~32                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~32                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~33                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~33                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~34                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~34                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~35                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~35                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~36                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~36                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~37                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~37                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~38                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~38                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~39                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~39                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~40                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~40                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~41                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~41                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~42                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~42                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~43                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~43                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~44                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~44                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~45                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~45                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~46                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~46                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~47                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~47                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~48                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~48                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~49                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~49                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~50                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~50                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~51                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~51                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~52                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~52                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~53                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~53                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~54                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~54                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~55                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~55                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~56                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~56                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~57                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~57                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~58                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~58                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~59                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~59                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~60                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~60                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~61                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~61                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~62                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~62                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~63                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~63                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[15]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[15]       ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[14]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[14]~COUT  ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[14]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[14]       ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[13]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[13]~COUT  ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[13]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[13]       ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[12]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[12]~COUT  ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[12]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[12]       ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[11]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[11]~COUT  ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[11]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[11]       ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]~COUT  ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]       ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[0]~0                        ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[0]~0                             ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[0]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[0]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]~0                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]~0                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~0                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~0                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~1                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~1                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~2                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~2                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~3                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~3                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[8]~1                        ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[8]~1                             ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[8]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[8]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[7]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[7]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[6]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[6]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[5]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[5]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[4]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[4]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[3]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[3]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[2]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[2]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[1]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[1]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~11                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~11                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~12                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~12                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~13                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~13                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~14                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~14                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~15                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~15                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~16                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~16                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~17                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~17                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~18                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~18                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[0]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[0]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[1]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[1]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[2]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[2]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[3]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[3]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[4]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[4]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[5]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[5]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[6]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[6]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[7]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[7]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|cin_node                               ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|cin_node                                    ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[0]~0                        ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[0]~0                             ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[0]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[0]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]~0                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]~0                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~0                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~0                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~1                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~1                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~2                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~2                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~3                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~3                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[7]~1                        ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[7]~1                             ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[7]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[7]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[6]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[6]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[5]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[5]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[4]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[4]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[3]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[3]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[2]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[2]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[1]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[1]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[7]~1                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[7]~1                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[6]~2                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[6]~2                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[5]~3                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[5]~3                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[4]~4                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[4]~4                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]~5                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]~5                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]~6                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]~6                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]~7                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]~7                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[7]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[7]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[6]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[6]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[5]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[5]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[4]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[4]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~4                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~4                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~5                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~5                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~6                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~6                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~7                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~7                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~8                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~8                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~9                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~9                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~10                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~10                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~11                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~11                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~12                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~12                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~13                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~13                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~14                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~14                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~15                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~15                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~16                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~16                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~17                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~17                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~18                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~18                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~19                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~19                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~20                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~20                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~21                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~21                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~22                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~22                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~23                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~23                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~24                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~24                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~25                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~25                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~26                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~26                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~27                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~27                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~28                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~28                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~29                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~29                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~30                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~30                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~31                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~31                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]        ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|result_node[0]                                            ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|result_node[0]                                                 ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|result_node[1]                                            ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|result_node[1]                                                 ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|result_node[2]                                            ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|result_node[2]                                                 ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|result_node[3]                                            ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|result_node[3]                                                 ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|result_node[4]                                            ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|result_node[4]                                                 ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|result_node[5]                                            ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|result_node[5]                                                 ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|cin_node                                    ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|cin_node                                         ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[0]~0                             ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[0]~0                                  ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[0]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[0]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]~0                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]~0                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]                           ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]                                ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~0                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~0                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~1                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~1                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~2                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~2                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~3                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~3                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[5]~1                             ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[5]~1                                  ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[5]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[5]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[4]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[4]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[3]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[3]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[2]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[2]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[1]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[1]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[5]~1                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[5]~1                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[4]~2                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[4]~2                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[3]~3                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[3]~3                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]~4                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]~4                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]~5                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]~5                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[5]                           ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[5]                                ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[4]                           ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[4]                                ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[3]                           ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[3]                                ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]                           ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]                                ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]                           ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]                                ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~4                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~4                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~5                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~5                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~6                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~6                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~7                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~7                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~8                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~8                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~9                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~9                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~10                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~10                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~11                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~11                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~12                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~12                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~13                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~13                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~14                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~14                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~15                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~15                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~16                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~16                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~17                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~17                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~18                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~18                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~19                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~19                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~20                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~20                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~21                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~21                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~22                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~22                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~23                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~23                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]             ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT        ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]             ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT        ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]             ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT        ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]             ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT        ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]             ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT        ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]             ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[0]~0                             ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[0]~0                                  ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[0]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[0]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]~0                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]~0                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]                           ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]                                ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~0                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~0                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~1                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~1                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~2                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~2                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~3                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~3                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[9]~1                             ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[9]~1                                  ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[9]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[9]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[8]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[8]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[7]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[7]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[6]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[6]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[5]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[5]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[4]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[4]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[3]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[3]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[2]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[2]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[9]~1                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[9]~1                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~4                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~4                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~13                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~13                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~14                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~14                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~15                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~15                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~16                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~16                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~17                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~17                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~18                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~18                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~19                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~19                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~20                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~20                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT        ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_10|result_node[0]                                                  ; |SP2_ACEX|lpm_add_sub:op_10|result_node[0]                                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|result_node[1]                                                  ; |SP2_ACEX|lpm_add_sub:op_10|result_node[1]                                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|result_node[2]                                                  ; |SP2_ACEX|lpm_add_sub:op_10|result_node[2]                                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|result_node[3]                                                  ; |SP2_ACEX|lpm_add_sub:op_10|result_node[3]                                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|result_node[4]                                                  ; |SP2_ACEX|lpm_add_sub:op_10|result_node[4]                                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|result_node[5]                                                  ; |SP2_ACEX|lpm_add_sub:op_10|result_node[5]                                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|result_node[6]                                                  ; |SP2_ACEX|lpm_add_sub:op_10|result_node[6]                                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|result_node[7]                                                  ; |SP2_ACEX|lpm_add_sub:op_10|result_node[7]                                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|result_node[8]                                                  ; |SP2_ACEX|lpm_add_sub:op_10|result_node[8]                                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|result_node[9]                                                  ; |SP2_ACEX|lpm_add_sub:op_10|result_node[9]                                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|result_node[10]                                                 ; |SP2_ACEX|lpm_add_sub:op_10|result_node[10]                                                      ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|result_node[11]                                                 ; |SP2_ACEX|lpm_add_sub:op_10|result_node[11]                                                      ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|cin_node                                          ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|cin_node                                               ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[0]~0                                   ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[0]~0                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[0]                                     ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[0]                                          ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[0]~0                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[0]~0                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[0]                                 ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[0]                                      ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~0                                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~0                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~1                                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~1                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~2                                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~2                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~3                                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~3                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[11]~1                                  ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[11]~1                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[11]                                    ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[11]                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[10]                                    ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[10]                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[9]                                     ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[9]                                          ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[8]                                     ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[8]                                          ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[7]                                     ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[7]                                          ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[6]                                     ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[6]                                          ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[5]                                     ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[5]                                          ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[4]                                     ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[4]                                          ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[3]                                     ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[3]                                          ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[2]                                     ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[2]                                          ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[1]                                     ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[1]                                          ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[11]~1                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[11]~1                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[10]~2                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[10]~2                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[9]~3                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[9]~3                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[8]~4                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[8]~4                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[7]~5                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[7]~5                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[6]~6                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[6]~6                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[5]~7                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[5]~7                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[4]~8                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[4]~8                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[3]~9                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[3]~9                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[2]~10                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[2]~10                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[1]~11                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[1]~11                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[11]                                ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[11]                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[10]                                ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[10]                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[9]                                 ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[9]                                      ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[8]                                 ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[8]                                      ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[7]                                 ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[7]                                      ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[6]                                 ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[6]                                      ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[5]                                 ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[5]                                      ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[4]                                 ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[4]                                      ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[3]                                 ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[3]                                      ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[2]                                 ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[2]                                      ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[1]                                 ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[1]                                      ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~4                                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~4                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~5                                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~5                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~6                                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~6                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~7                                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~7                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~8                                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~8                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~9                                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~9                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~10                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~10                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~11                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~11                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~12                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~12                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~13                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~13                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~14                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~14                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~15                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~15                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~16                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~16                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~17                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~17                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~18                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~18                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~19                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~19                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~20                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~20                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~21                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~21                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~22                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~22                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~23                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~23                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~24                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~24                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~25                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~25                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~26                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~26                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~27                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~27                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~28                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~28                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~29                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~29                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~30                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~30                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~31                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~31                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~32                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~32                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~33                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~33                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~34                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~34                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~35                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~35                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~36                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~36                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~37                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~37                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~38                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~38                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~39                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~39                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~40                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~40                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~41                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~41                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~42                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~42                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~43                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~43                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~44                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~44                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~45                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~45                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~46                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~46                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~47                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~47                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[11]             ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[11]                  ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]             ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]~COUT             ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]             ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]                  ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]~COUT              ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]                   ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]~COUT              ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]                   ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~COUT              ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]                   ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT              ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]                   ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT              ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]                   ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT              ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]                   ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT              ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]                   ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT              ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]                   ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT              ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]                   ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT              ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]                   ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_9|result_node[0]                                                   ; |SP2_ACEX|lpm_add_sub:op_9|result_node[0]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|result_node[1]                                                   ; |SP2_ACEX|lpm_add_sub:op_9|result_node[1]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|result_node[2]                                                   ; |SP2_ACEX|lpm_add_sub:op_9|result_node[2]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|result_node[3]                                                   ; |SP2_ACEX|lpm_add_sub:op_9|result_node[3]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|result_node[4]                                                   ; |SP2_ACEX|lpm_add_sub:op_9|result_node[4]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|result_node[5]                                                   ; |SP2_ACEX|lpm_add_sub:op_9|result_node[5]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|result_node[6]                                                   ; |SP2_ACEX|lpm_add_sub:op_9|result_node[6]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|result_node[7]                                                   ; |SP2_ACEX|lpm_add_sub:op_9|result_node[7]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|cin_node                                           ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|cin_node                                                ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[0]~0                                    ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[0]~0                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[0]                                      ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[0]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[0]~0                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[0]~0                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[0]                                  ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[0]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~0                                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~0                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~1                                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~1                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~2                                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~2                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~3                                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~3                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[7]~1                                    ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[7]~1                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[7]                                      ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[7]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[6]                                      ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[6]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[5]                                      ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[5]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[4]                                      ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[4]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[3]                                      ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[3]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[2]                                      ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[2]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[1]                                      ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[1]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[7]~1                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[7]~1                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[6]~2                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[6]~2                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[5]~3                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[5]~3                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[4]~4                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[4]~4                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[3]~5                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[3]~5                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[2]~6                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[2]~6                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[1]~7                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[1]~7                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[7]                                  ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[7]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[6]                                  ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[6]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[5]                                  ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[5]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[4]                                  ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[4]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[3]                                  ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[3]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[2]                                  ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[2]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[1]                                  ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[1]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~4                                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~4                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~5                                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~5                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~6                                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~6                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~7                                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~7                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~8                                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~8                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~9                                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~9                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~10                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~10                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~11                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~11                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~12                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~12                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~13                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~13                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~14                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~14                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~15                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~15                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~16                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~16                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~17                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~17                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~18                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~18                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~19                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~19                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~20                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~20                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~21                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~21                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~22                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~22                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~23                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~23                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~24                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~24                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~25                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~25                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~26                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~26                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~27                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~27                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~28                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~28                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~29                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~29                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~30                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~30                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~31                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~31                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_8|result_node[0]                                                   ; |SP2_ACEX|lpm_add_sub:op_8|result_node[0]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|result_node[1]                                                   ; |SP2_ACEX|lpm_add_sub:op_8|result_node[1]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|result_node[2]                                                   ; |SP2_ACEX|lpm_add_sub:op_8|result_node[2]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|result_node[3]                                                   ; |SP2_ACEX|lpm_add_sub:op_8|result_node[3]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|result_node[4]                                                   ; |SP2_ACEX|lpm_add_sub:op_8|result_node[4]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|result_node[5]                                                   ; |SP2_ACEX|lpm_add_sub:op_8|result_node[5]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|result_node[6]                                                   ; |SP2_ACEX|lpm_add_sub:op_8|result_node[6]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|result_node[7]                                                   ; |SP2_ACEX|lpm_add_sub:op_8|result_node[7]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|cin_node                                           ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|cin_node                                                ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[0]~0                                    ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[0]~0                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[0]                                      ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[0]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[0]~0                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[0]~0                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[0]                                  ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[0]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~0                                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~0                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~1                                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~1                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~2                                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~2                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~3                                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~3                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[7]~1                                    ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[7]~1                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[7]                                      ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[7]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[6]                                      ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[6]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[5]                                      ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[5]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[4]                                      ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[4]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[3]                                      ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[3]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[2]                                      ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[2]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[1]                                      ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[1]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[7]~1                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[7]~1                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[6]~2                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[6]~2                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[5]~3                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[5]~3                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[4]~4                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[4]~4                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[3]~5                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[3]~5                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[2]~6                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[2]~6                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[1]~7                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[1]~7                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[7]                                  ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[7]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[6]                                  ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[6]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[5]                                  ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[5]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[4]                                  ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[4]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[3]                                  ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[3]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[2]                                  ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[2]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[1]                                  ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[1]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~4                                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~4                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~5                                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~5                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~6                                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~6                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~7                                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~7                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~8                                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~8                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~9                                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~9                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~10                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~10                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~11                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~11                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~12                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~12                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~13                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~13                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~14                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~14                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~15                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~15                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~16                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~16                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~17                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~17                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~18                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~18                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~19                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~19                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~20                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~20                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~21                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~21                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~22                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~22                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~23                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~23                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~24                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~24                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~25                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~25                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~26                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~26                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~27                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~27                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~28                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~28                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~29                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~29                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~30                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~30                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~31                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~31                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_7|result_node[0]                                                   ; |SP2_ACEX|lpm_add_sub:op_7|result_node[0]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|result_node[1]                                                   ; |SP2_ACEX|lpm_add_sub:op_7|result_node[1]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|result_node[2]                                                   ; |SP2_ACEX|lpm_add_sub:op_7|result_node[2]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|result_node[3]                                                   ; |SP2_ACEX|lpm_add_sub:op_7|result_node[3]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|result_node[4]                                                   ; |SP2_ACEX|lpm_add_sub:op_7|result_node[4]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|result_node[5]                                                   ; |SP2_ACEX|lpm_add_sub:op_7|result_node[5]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|result_node[6]                                                   ; |SP2_ACEX|lpm_add_sub:op_7|result_node[6]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|result_node[7]                                                   ; |SP2_ACEX|lpm_add_sub:op_7|result_node[7]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|cin_node                                           ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|cin_node                                                ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[0]~0                                    ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[0]~0                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[0]                                      ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[0]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[0]~0                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[0]~0                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[0]                                  ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[0]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~0                                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~0                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~1                                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~1                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~2                                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~2                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~3                                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~3                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[7]~1                                    ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[7]~1                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[7]                                      ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[7]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[6]                                      ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[6]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[5]                                      ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[5]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[4]                                      ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[4]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[3]                                      ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[3]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[2]                                      ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[2]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[1]                                      ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[1]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[7]~1                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[7]~1                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[6]~2                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[6]~2                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[5]~3                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[5]~3                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[4]~4                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[4]~4                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[3]~5                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[3]~5                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[2]~6                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[2]~6                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[1]~7                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[1]~7                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[7]                                  ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[7]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[6]                                  ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[6]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[5]                                  ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[5]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[4]                                  ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[4]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[3]                                  ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[3]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[2]                                  ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[2]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[1]                                  ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[1]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~4                                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~4                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~5                                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~5                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~6                                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~6                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~7                                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~7                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~8                                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~8                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~9                                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~9                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~10                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~10                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~11                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~11                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~12                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~12                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~13                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~13                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~14                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~14                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~15                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~15                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~16                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~16                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~17                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~17                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~18                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~18                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~19                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~19                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~20                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~20                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~21                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~21                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~22                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~22                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~23                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~23                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~24                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~24                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~25                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~25                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~26                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~26                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~27                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~27                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~28                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~28                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~29                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~29                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~30                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~30                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~31                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~31                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_6|result_node[1]                                                   ; |SP2_ACEX|lpm_add_sub:op_6|result_node[1]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|result_node[2]                                                   ; |SP2_ACEX|lpm_add_sub:op_6|result_node[2]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|result_node[3]                                                   ; |SP2_ACEX|lpm_add_sub:op_6|result_node[3]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|result_node[4]                                                   ; |SP2_ACEX|lpm_add_sub:op_6|result_node[4]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|result_node[5]                                                   ; |SP2_ACEX|lpm_add_sub:op_6|result_node[5]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[0]~0                                    ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[0]~0                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[0]                                      ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[0]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[0]~0                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[0]~0                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[0]                                  ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[0]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~0                                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~0                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~1                                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~1                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~2                                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~2                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~3                                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~3                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[5]~1                                    ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[5]~1                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[5]                                      ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[5]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[4]                                      ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[4]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[3]                                      ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[3]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[2]                                      ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[2]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[1]                                      ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[1]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[5]~1                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[5]~1                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[4]~2                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[4]~2                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[3]~3                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[3]~3                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[2]~4                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[2]~4                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[1]~5                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[1]~5                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[5]                                  ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[5]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[4]                                  ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[4]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[3]                                  ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[3]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[2]                                  ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[2]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[1]                                  ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[1]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~4                                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~4                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~5                                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~5                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~6                                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~6                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~7                                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~7                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~8                                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~8                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~9                                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~9                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~10                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~10                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~11                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~11                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~12                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~12                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~13                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~13                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~14                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~14                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~15                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~15                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~16                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~16                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~17                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~17                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~18                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~18                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~19                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~19                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~20                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~20                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~21                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~21                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~22                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~22                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~23                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~23                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_5|result_node[0]                                                   ; |SP2_ACEX|lpm_add_sub:op_5|result_node[0]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|result_node[1]                                                   ; |SP2_ACEX|lpm_add_sub:op_5|result_node[1]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|result_node[2]                                                   ; |SP2_ACEX|lpm_add_sub:op_5|result_node[2]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|result_node[3]                                                   ; |SP2_ACEX|lpm_add_sub:op_5|result_node[3]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|result_node[4]                                                   ; |SP2_ACEX|lpm_add_sub:op_5|result_node[4]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|cin_node                                           ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|cin_node                                                ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[0]~0                                    ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[0]~0                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[0]                                      ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[0]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[0]~0                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[0]~0                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[0]                                  ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[0]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~0                                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~0                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~1                                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~1                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~2                                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~2                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~3                                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~3                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[4]~1                                    ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[4]~1                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[4]                                      ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[4]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[3]                                      ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[3]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[2]                                      ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[2]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[1]                                      ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[1]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[4]~1                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[4]~1                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[3]~2                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[3]~2                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[2]~3                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[2]~3                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[1]~4                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[1]~4                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[4]                                  ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[4]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[3]                                  ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[3]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[2]                                  ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[2]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[1]                                  ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[1]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~4                                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~4                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~5                                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~5                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~6                                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~6                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~7                                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~7                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~8                                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~8                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~9                                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~9                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~10                                               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~10                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~11                                               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~11                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~12                                               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~12                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~13                                               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~13                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~14                                               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~14                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~15                                               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~15                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~16                                               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~16                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~17                                               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~17                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~18                                               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~18                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~19                                               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~19                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_4|result_node[0]                                                   ; |SP2_ACEX|lpm_add_sub:op_4|result_node[0]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|result_node[1]                                                   ; |SP2_ACEX|lpm_add_sub:op_4|result_node[1]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|result_node[2]                                                   ; |SP2_ACEX|lpm_add_sub:op_4|result_node[2]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|result_node[3]                                                   ; |SP2_ACEX|lpm_add_sub:op_4|result_node[3]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|cin_node                                           ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|cin_node                                                ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|datab_node[0]~0                                    ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|datab_node[0]~0                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|datab_node[0]                                      ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|datab_node[0]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[0]~0                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[0]~0                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[0]                                  ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[0]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~0                                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~0                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~1                                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~1                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~2                                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~2                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~3                                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~3                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|datab_node[3]~1                                    ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|datab_node[3]~1                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|datab_node[3]                                      ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|datab_node[3]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|datab_node[2]                                      ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|datab_node[2]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|datab_node[1]                                      ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|datab_node[1]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[3]~1                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[3]~1                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[2]~2                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[2]~2                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[1]~3                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[1]~3                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[3]                                  ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[3]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[2]                                  ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[2]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[1]                                  ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[1]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~4                                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~4                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~5                                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~5                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~6                                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~6                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~7                                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~7                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~8                                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~8                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~9                                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~9                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~10                                               ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~10                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~11                                               ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~11                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~12                                               ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~12                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~13                                               ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~13                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~14                                               ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~14                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~15                                               ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~15                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]               ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|datab_node[0]~0                                    ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|datab_node[0]~0                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|datab_node[0]                                      ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|datab_node[0]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]~0                                ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]~0                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]                                  ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~0                                                ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~0                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~1                                                ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~1                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~2                                                ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~2                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~3                                                ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~3                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|datab_node[3]~1                                    ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|datab_node[3]~1                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|datab_node[3]                                      ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|datab_node[3]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|datab_node[2]                                      ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|datab_node[2]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|datab_node[1]                                      ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|datab_node[1]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~6                                                ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~6                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~7                                                ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~7                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~8                                                ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~8                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|datab_node[0]~0                                    ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|datab_node[0]~0                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|datab_node[0]                                      ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|datab_node[0]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]~0                                ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]~0                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]                                  ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~0                                                ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~0                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~1                                                ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~1                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~2                                                ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~2                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~3                                                ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~3                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|datab_node[3]~1                                    ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|datab_node[3]~1                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|datab_node[3]                                      ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|datab_node[3]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|datab_node[2]                                      ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|datab_node[2]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|datab_node[1]                                      ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|datab_node[1]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~6                                                ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~6                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~7                                                ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~7                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~8                                                ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~8                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|datab_node[0]~0                                    ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|datab_node[0]~0                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|datab_node[0]                                      ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|datab_node[0]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]~0                                ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]~0                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]                                  ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~0                                                ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~0                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~1                                                ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~1                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~2                                                ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~2                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~3                                                ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~3                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|datab_node[3]~1                                    ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|datab_node[3]~1                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|datab_node[3]                                      ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|datab_node[3]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|datab_node[2]                                      ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|datab_node[2]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|datab_node[1]                                      ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|datab_node[1]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~6                                                ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~6                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~7                                                ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~7                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~8                                                ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~8                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT               ; cout             ;
+---------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                   ; Output Port Name                                                                                 ; Output Port Type ;
+---------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+------------------+
; |SP2_ACEX|/wait                                                                             ; |SP2_ACEX|/wait                                                                                  ; out              ;
; |SP2_ACEX|/wait                                                                             ; |SP2_ACEX|/wait~result                                                                           ; pin_out          ;
; |SP2_ACEX|/wait~0                                                                           ; |SP2_ACEX|/wait~0                                                                                ; out0             ;
; |SP2_ACEX|/reset                                                                            ; |SP2_ACEX|/reset                                                                                 ; out              ;
; |SP2_ACEX|/reset                                                                            ; |SP2_ACEX|/reset~result                                                                          ; pin_out          ;
; |SP2_ACEX|/reset~0                                                                          ; |SP2_ACEX|/reset~0                                                                               ; out0             ;
; |SP2_ACEX|/rf                                                                               ; |SP2_ACEX|/rf                                                                                    ; out              ;
; |SP2_ACEX|a[10]                                                                             ; |SP2_ACEX|a[10]                                                                                  ; out              ;
; |SP2_ACEX|CS_CASH                                                                           ; |SP2_ACEX|CS_CASH                                                                                ; pin_out          ;
; |SP2_ACEX|ra[14]                                                                            ; |SP2_ACEX|ra[14]                                                                                 ; pin_out          ;
; |SP2_ACEX|ra[15]                                                                            ; |SP2_ACEX|ra[15]                                                                                 ; pin_out          ;
; |SP2_ACEX|ra[16]                                                                            ; |SP2_ACEX|ra[16]                                                                                 ; pin_out          ;
; |SP2_ACEX|v_cs[0]                                                                           ; |SP2_ACEX|v_cs[0]                                                                                ; pin_out          ;
; |SP2_ACEX|v_cs[1]                                                                           ; |SP2_ACEX|v_cs[1]                                                                                ; pin_out          ;
; |SP2_ACEX|v_wr[0]                                                                           ; |SP2_ACEX|v_wr[0]                                                                                ; pin_out          ;
; |SP2_ACEX|v_wr[1]                                                                           ; |SP2_ACEX|v_wr[1]                                                                                ; pin_out          ;
; |SP2_ACEX|v_wr[2]                                                                           ; |SP2_ACEX|v_wr[2]                                                                                ; pin_out          ;
; |SP2_ACEX|v_wr[3]                                                                           ; |SP2_ACEX|v_wr[3]                                                                                ; pin_out          ;
; |SP2_ACEX|VD3[0]                                                                            ; |SP2_ACEX|VD3[0]                                                                                 ; out              ;
; |SP2_ACEX|VD3[0]                                                                            ; |SP2_ACEX|VD3[0]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD3[0]~0                                                                          ; |SP2_ACEX|VD3[0]~0                                                                               ; out0             ;
; |SP2_ACEX|VD3[1]                                                                            ; |SP2_ACEX|VD3[1]                                                                                 ; out              ;
; |SP2_ACEX|VD3[1]                                                                            ; |SP2_ACEX|VD3[1]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD3[1]~1                                                                          ; |SP2_ACEX|VD3[1]~1                                                                               ; out0             ;
; |SP2_ACEX|VD3[2]                                                                            ; |SP2_ACEX|VD3[2]                                                                                 ; out              ;
; |SP2_ACEX|VD3[2]                                                                            ; |SP2_ACEX|VD3[2]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD3[2]~2                                                                          ; |SP2_ACEX|VD3[2]~2                                                                               ; out0             ;
; |SP2_ACEX|VD3[3]                                                                            ; |SP2_ACEX|VD3[3]                                                                                 ; out              ;
; |SP2_ACEX|VD3[3]                                                                            ; |SP2_ACEX|VD3[3]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD3[3]~3                                                                          ; |SP2_ACEX|VD3[3]~3                                                                               ; out0             ;
; |SP2_ACEX|VD3[4]                                                                            ; |SP2_ACEX|VD3[4]                                                                                 ; out              ;
; |SP2_ACEX|VD3[4]                                                                            ; |SP2_ACEX|VD3[4]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD3[4]~4                                                                          ; |SP2_ACEX|VD3[4]~4                                                                               ; out0             ;
; |SP2_ACEX|VD3[5]                                                                            ; |SP2_ACEX|VD3[5]                                                                                 ; out              ;
; |SP2_ACEX|VD3[5]                                                                            ; |SP2_ACEX|VD3[5]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD3[5]~5                                                                          ; |SP2_ACEX|VD3[5]~5                                                                               ; out0             ;
; |SP2_ACEX|VD3[6]                                                                            ; |SP2_ACEX|VD3[6]                                                                                 ; out              ;
; |SP2_ACEX|VD3[6]                                                                            ; |SP2_ACEX|VD3[6]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD3[6]~6                                                                          ; |SP2_ACEX|VD3[6]~6                                                                               ; out0             ;
; |SP2_ACEX|VD3[7]                                                                            ; |SP2_ACEX|VD3[7]                                                                                 ; out              ;
; |SP2_ACEX|VD3[7]                                                                            ; |SP2_ACEX|VD3[7]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD3[7]~7                                                                          ; |SP2_ACEX|VD3[7]~7                                                                               ; out0             ;
; |SP2_ACEX|VD2[0]                                                                            ; |SP2_ACEX|VD2[0]                                                                                 ; out              ;
; |SP2_ACEX|VD2[0]                                                                            ; |SP2_ACEX|VD2[0]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD2[0]~0                                                                          ; |SP2_ACEX|VD2[0]~0                                                                               ; out0             ;
; |SP2_ACEX|VD2[1]                                                                            ; |SP2_ACEX|VD2[1]                                                                                 ; out              ;
; |SP2_ACEX|VD2[1]                                                                            ; |SP2_ACEX|VD2[1]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD2[1]~1                                                                          ; |SP2_ACEX|VD2[1]~1                                                                               ; out0             ;
; |SP2_ACEX|VD2[2]                                                                            ; |SP2_ACEX|VD2[2]                                                                                 ; out              ;
; |SP2_ACEX|VD2[2]                                                                            ; |SP2_ACEX|VD2[2]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD2[2]~2                                                                          ; |SP2_ACEX|VD2[2]~2                                                                               ; out0             ;
; |SP2_ACEX|VD2[3]                                                                            ; |SP2_ACEX|VD2[3]                                                                                 ; out              ;
; |SP2_ACEX|VD2[3]                                                                            ; |SP2_ACEX|VD2[3]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD2[3]~3                                                                          ; |SP2_ACEX|VD2[3]~3                                                                               ; out0             ;
; |SP2_ACEX|VD2[4]                                                                            ; |SP2_ACEX|VD2[4]                                                                                 ; out              ;
; |SP2_ACEX|VD2[4]                                                                            ; |SP2_ACEX|VD2[4]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD2[4]~4                                                                          ; |SP2_ACEX|VD2[4]~4                                                                               ; out0             ;
; |SP2_ACEX|VD2[5]                                                                            ; |SP2_ACEX|VD2[5]                                                                                 ; out              ;
; |SP2_ACEX|VD2[5]                                                                            ; |SP2_ACEX|VD2[5]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD2[5]~5                                                                          ; |SP2_ACEX|VD2[5]~5                                                                               ; out0             ;
; |SP2_ACEX|VD2[6]                                                                            ; |SP2_ACEX|VD2[6]                                                                                 ; out              ;
; |SP2_ACEX|VD2[6]                                                                            ; |SP2_ACEX|VD2[6]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD2[6]~6                                                                          ; |SP2_ACEX|VD2[6]~6                                                                               ; out0             ;
; |SP2_ACEX|VD2[7]                                                                            ; |SP2_ACEX|VD2[7]                                                                                 ; out              ;
; |SP2_ACEX|VD2[7]                                                                            ; |SP2_ACEX|VD2[7]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD2[7]~7                                                                          ; |SP2_ACEX|VD2[7]~7                                                                               ; out0             ;
; |SP2_ACEX|VD1[0]                                                                            ; |SP2_ACEX|VD1[0]                                                                                 ; out              ;
; |SP2_ACEX|VD1[0]                                                                            ; |SP2_ACEX|VD1[0]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD1[0]~0                                                                          ; |SP2_ACEX|VD1[0]~0                                                                               ; out0             ;
; |SP2_ACEX|VD1[1]                                                                            ; |SP2_ACEX|VD1[1]                                                                                 ; out              ;
; |SP2_ACEX|VD1[1]                                                                            ; |SP2_ACEX|VD1[1]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD1[1]~1                                                                          ; |SP2_ACEX|VD1[1]~1                                                                               ; out0             ;
; |SP2_ACEX|VD1[2]                                                                            ; |SP2_ACEX|VD1[2]                                                                                 ; out              ;
; |SP2_ACEX|VD1[2]                                                                            ; |SP2_ACEX|VD1[2]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD1[2]~2                                                                          ; |SP2_ACEX|VD1[2]~2                                                                               ; out0             ;
; |SP2_ACEX|VD1[3]                                                                            ; |SP2_ACEX|VD1[3]                                                                                 ; out              ;
; |SP2_ACEX|VD1[3]                                                                            ; |SP2_ACEX|VD1[3]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD1[3]~3                                                                          ; |SP2_ACEX|VD1[3]~3                                                                               ; out0             ;
; |SP2_ACEX|VD1[4]                                                                            ; |SP2_ACEX|VD1[4]                                                                                 ; out              ;
; |SP2_ACEX|VD1[4]                                                                            ; |SP2_ACEX|VD1[4]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD1[4]~4                                                                          ; |SP2_ACEX|VD1[4]~4                                                                               ; out0             ;
; |SP2_ACEX|VD1[5]                                                                            ; |SP2_ACEX|VD1[5]                                                                                 ; out              ;
; |SP2_ACEX|VD1[5]                                                                            ; |SP2_ACEX|VD1[5]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD1[5]~5                                                                          ; |SP2_ACEX|VD1[5]~5                                                                               ; out0             ;
; |SP2_ACEX|VD1[6]                                                                            ; |SP2_ACEX|VD1[6]                                                                                 ; out              ;
; |SP2_ACEX|VD1[6]                                                                            ; |SP2_ACEX|VD1[6]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD1[6]~6                                                                          ; |SP2_ACEX|VD1[6]~6                                                                               ; out0             ;
; |SP2_ACEX|VD1[7]                                                                            ; |SP2_ACEX|VD1[7]                                                                                 ; out              ;
; |SP2_ACEX|VD1[7]                                                                            ; |SP2_ACEX|VD1[7]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD1[7]~7                                                                          ; |SP2_ACEX|VD1[7]~7                                                                               ; out0             ;
; |SP2_ACEX|VD0[0]                                                                            ; |SP2_ACEX|VD0[0]                                                                                 ; out              ;
; |SP2_ACEX|VD0[0]                                                                            ; |SP2_ACEX|VD0[0]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD0[0]~0                                                                          ; |SP2_ACEX|VD0[0]~0                                                                               ; out0             ;
; |SP2_ACEX|VD0[1]                                                                            ; |SP2_ACEX|VD0[1]                                                                                 ; out              ;
; |SP2_ACEX|VD0[1]                                                                            ; |SP2_ACEX|VD0[1]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD0[1]~1                                                                          ; |SP2_ACEX|VD0[1]~1                                                                               ; out0             ;
; |SP2_ACEX|VD0[2]                                                                            ; |SP2_ACEX|VD0[2]                                                                                 ; out              ;
; |SP2_ACEX|VD0[2]                                                                            ; |SP2_ACEX|VD0[2]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD0[2]~2                                                                          ; |SP2_ACEX|VD0[2]~2                                                                               ; out0             ;
; |SP2_ACEX|VD0[3]                                                                            ; |SP2_ACEX|VD0[3]                                                                                 ; out              ;
; |SP2_ACEX|VD0[3]                                                                            ; |SP2_ACEX|VD0[3]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD0[3]~3                                                                          ; |SP2_ACEX|VD0[3]~3                                                                               ; out0             ;
; |SP2_ACEX|VD0[4]                                                                            ; |SP2_ACEX|VD0[4]                                                                                 ; out              ;
; |SP2_ACEX|VD0[4]                                                                            ; |SP2_ACEX|VD0[4]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD0[4]~4                                                                          ; |SP2_ACEX|VD0[4]~4                                                                               ; out0             ;
; |SP2_ACEX|VD0[5]                                                                            ; |SP2_ACEX|VD0[5]                                                                                 ; out              ;
; |SP2_ACEX|VD0[5]                                                                            ; |SP2_ACEX|VD0[5]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD0[5]~5                                                                          ; |SP2_ACEX|VD0[5]~5                                                                               ; out0             ;
; |SP2_ACEX|VD0[6]                                                                            ; |SP2_ACEX|VD0[6]                                                                                 ; out              ;
; |SP2_ACEX|VD0[6]                                                                            ; |SP2_ACEX|VD0[6]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD0[6]~6                                                                          ; |SP2_ACEX|VD0[6]~6                                                                               ; out0             ;
; |SP2_ACEX|VD0[7]                                                                            ; |SP2_ACEX|VD0[7]                                                                                 ; out              ;
; |SP2_ACEX|VD0[7]                                                                            ; |SP2_ACEX|VD0[7]~result                                                                          ; pin_out          ;
; |SP2_ACEX|VD0[7]~7                                                                          ; |SP2_ACEX|VD0[7]~7                                                                               ; out0             ;
; |SP2_ACEX|DAC_DATA                                                                          ; |SP2_ACEX|DAC_DATA                                                                               ; pin_out          ;
; |SP2_ACEX|DAC_WS                                                                            ; |SP2_ACEX|DAC_WS                                                                                 ; pin_out          ;
; |SP2_ACEX|md[10]                                                                            ; |SP2_ACEX|md[10]                                                                                 ; out              ;
; |SP2_ACEX|md[10]                                                                            ; |SP2_ACEX|md[10]~result                                                                          ; pin_out          ;
; |SP2_ACEX|md[10]~10                                                                         ; |SP2_ACEX|md[10]~10                                                                              ; out0             ;
; |SP2_ACEX|ma[12]                                                                            ; |SP2_ACEX|ma[12]                                                                                 ; pin_out          ;
; |SP2_ACEX|ma[13]                                                                            ; |SP2_ACEX|ma[13]                                                                                 ; pin_out          ;
; |SP2_ACEX|/WE                                                                               ; |SP2_ACEX|/WE                                                                                    ; pin_out          ;
; |SP2_ACEX|XACS                                                                              ; |SP2_ACEX|XACS                                                                                   ; pin_out          ;
; |SP2_ACEX|XA[0]                                                                             ; |SP2_ACEX|XA[0]                                                                                  ; out              ;
; |SP2_ACEX|XA[0]                                                                             ; |SP2_ACEX|XA[0]~result                                                                           ; pin_out          ;
; |SP2_ACEX|XA[0]~0                                                                           ; |SP2_ACEX|XA[0]~0                                                                                ; out0             ;
; |SP2_ACEX|XA[1]                                                                             ; |SP2_ACEX|XA[1]                                                                                  ; out              ;
; |SP2_ACEX|XA[1]                                                                             ; |SP2_ACEX|XA[1]~result                                                                           ; pin_out          ;
; |SP2_ACEX|XA[1]~1                                                                           ; |SP2_ACEX|XA[1]~1                                                                                ; out0             ;
; |SP2_ACEX|XA[2]                                                                             ; |SP2_ACEX|XA[2]                                                                                  ; out              ;
; |SP2_ACEX|XA[2]                                                                             ; |SP2_ACEX|XA[2]~result                                                                           ; pin_out          ;
; |SP2_ACEX|XA[2]~2                                                                           ; |SP2_ACEX|XA[2]~2                                                                                ; out0             ;
; |SP2_ACEX|RD_KMPS                                                                           ; |SP2_ACEX|RD_KMPS                                                                                ; pin_out          ;
; |SP2_ACEX|_~0                                                                               ; |SP2_ACEX|_~0                                                                                    ; out0             ;
; |SP2_ACEX|_~2                                                                               ; |SP2_ACEX|_~2                                                                                    ; out0             ;
; |SP2_ACEX|SOFT_RESET                                                                        ; |SP2_ACEX|SOFT_RESET                                                                             ; out0             ;
; |SP2_ACEX|_~6                                                                               ; |SP2_ACEX|_~6                                                                                    ; out0             ;
; |SP2_ACEX|_~18                                                                              ; |SP2_ACEX|_~18                                                                                   ; out0             ;
; |SP2_ACEX|_~20                                                                              ; |SP2_ACEX|_~20                                                                                   ; out0             ;
; |SP2_ACEX|_~21                                                                              ; |SP2_ACEX|_~21                                                                                   ; out0             ;
; |SP2_ACEX|_~22                                                                              ; |SP2_ACEX|_~22                                                                                   ; out0             ;
; |SP2_ACEX|_~23                                                                              ; |SP2_ACEX|_~23                                                                                   ; out0             ;
; |SP2_ACEX|_~24                                                                              ; |SP2_ACEX|_~24                                                                                   ; out0             ;
; |SP2_ACEX|_~25                                                                              ; |SP2_ACEX|_~25                                                                                   ; out0             ;
; |SP2_ACEX|_~26                                                                              ; |SP2_ACEX|_~26                                                                                   ; out0             ;
; |SP2_ACEX|_~27                                                                              ; |SP2_ACEX|_~27                                                                                   ; out0             ;
; |SP2_ACEX|hddr[7]~0                                                                         ; |SP2_ACEX|hddr[7]~0                                                                              ; out0             ;
; |SP2_ACEX|_~58                                                                              ; |SP2_ACEX|_~58                                                                                   ; out0             ;
; |SP2_ACEX|KEY/KEMS[7]~0                                                                     ; |SP2_ACEX|KEY/KEMS[7]~0                                                                          ; out0             ;
; |SP2_ACEX|KEY/KEMS[6]~1                                                                     ; |SP2_ACEX|KEY/KEMS[6]~1                                                                          ; out0             ;
; |SP2_ACEX|KEY/KEMS[4]~3                                                                     ; |SP2_ACEX|KEY/KEMS[4]~3                                                                          ; out0             ;
; |SP2_ACEX|KEY/KEMS[3]~4                                                                     ; |SP2_ACEX|KEY/KEMS[3]~4                                                                          ; out0             ;
; |SP2_ACEX|KEY/KEMS[2]~5                                                                     ; |SP2_ACEX|KEY/KEMS[2]~5                                                                          ; out0             ;
; |SP2_ACEX|KEY/KEMS[1]~6                                                                     ; |SP2_ACEX|KEY/KEMS[1]~6                                                                          ; out0             ;
; |SP2_ACEX|KEY/KEMS[0]~7                                                                     ; |SP2_ACEX|KEY/KEMS[0]~7                                                                          ; out0             ;
; |SP2_ACEX|_~80                                                                              ; |SP2_ACEX|_~80                                                                                   ; out0             ;
; |SP2_ACEX|_~81                                                                              ; |SP2_ACEX|_~81                                                                                   ; out0             ;
; |SP2_ACEX|_~82                                                                              ; |SP2_ACEX|_~82                                                                                   ; out0             ;
; |SP2_ACEX|_~83                                                                              ; |SP2_ACEX|_~83                                                                                   ; out0             ;
; |SP2_ACEX|_~84                                                                              ; |SP2_ACEX|_~84                                                                                   ; out0             ;
; |SP2_ACEX|_~85                                                                              ; |SP2_ACEX|_~85                                                                                   ; out0             ;
; |SP2_ACEX|_~86                                                                              ; |SP2_ACEX|_~86                                                                                   ; out0             ;
; |SP2_ACEX|_~87                                                                              ; |SP2_ACEX|_~87                                                                                   ; out0             ;
; |SP2_ACEX|DD[1]~6                                                                           ; |SP2_ACEX|DD[1]~6                                                                                ; out0             ;
; |SP2_ACEX|_~121                                                                             ; |SP2_ACEX|_~121                                                                                  ; out0             ;
; |SP2_ACEX|ISA_PORT[7]~0                                                                     ; |SP2_ACEX|ISA_PORT[7]~0                                                                          ; out0             ;
; |SP2_ACEX|ISA_A20                                                                           ; |SP2_ACEX|ISA_A20                                                                                ; out0             ;
; |SP2_ACEX|_~137                                                                             ; |SP2_ACEX|_~137                                                                                  ; out0             ;
; |SP2_ACEX|_~141                                                                             ; |SP2_ACEX|_~141                                                                                  ; out0             ;
; |SP2_ACEX|CS_CASH~0                                                                         ; |SP2_ACEX|CS_CASH~0                                                                              ; out0             ;
; |SP2_ACEX|ISA_A[3]~0                                                                        ; |SP2_ACEX|ISA_A[3]~0                                                                             ; out0             ;
; |SP2_ACEX|_~147                                                                             ; |SP2_ACEX|_~147                                                                                  ; out0             ;
; |SP2_ACEX|ISA_A[2]~2                                                                        ; |SP2_ACEX|ISA_A[2]~2                                                                             ; out0             ;
; |SP2_ACEX|ISA_A[2]                                                                          ; |SP2_ACEX|ISA_A[2]                                                                               ; out0             ;
; |SP2_ACEX|ISA_A[1]~3                                                                        ; |SP2_ACEX|ISA_A[1]~3                                                                             ; out0             ;
; |SP2_ACEX|ISA_A[1]                                                                          ; |SP2_ACEX|ISA_A[1]                                                                               ; out0             ;
; |SP2_ACEX|ISA_A[0]~4                                                                        ; |SP2_ACEX|ISA_A[0]~4                                                                             ; out0             ;
; |SP2_ACEX|ISA_A[0]                                                                          ; |SP2_ACEX|ISA_A[0]                                                                               ; out0             ;
; |SP2_ACEX|ISA_A[2]~5                                                                        ; |SP2_ACEX|ISA_A[2]~5                                                                             ; out0             ;
; |SP2_ACEX|ISA_A[1]~6                                                                        ; |SP2_ACEX|ISA_A[1]~6                                                                             ; out0             ;
; |SP2_ACEX|ISA_A[0]~7                                                                        ; |SP2_ACEX|ISA_A[0]~7                                                                             ; out0             ;
; |SP2_ACEX|ISA_A[3]~8                                                                        ; |SP2_ACEX|ISA_A[3]~8                                                                             ; out0             ;
; |SP2_ACEX|ISA_A[1]~9                                                                        ; |SP2_ACEX|ISA_A[1]~9                                                                             ; out0             ;
; |SP2_ACEX|ISA_A[0]~10                                                                       ; |SP2_ACEX|ISA_A[0]~10                                                                            ; out0             ;
; |SP2_ACEX|_~153                                                                             ; |SP2_ACEX|_~153                                                                                  ; out0             ;
; |SP2_ACEX|XACS~1                                                                            ; |SP2_ACEX|XACS~1                                                                                 ; out0             ;
; |SP2_ACEX|_~155                                                                             ; |SP2_ACEX|_~155                                                                                  ; out0             ;
; |SP2_ACEX|XACS~2                                                                            ; |SP2_ACEX|XACS~2                                                                                 ; out0             ;
; |SP2_ACEX|_~158                                                                             ; |SP2_ACEX|_~158                                                                                  ; out0             ;
; |SP2_ACEX|RD_KMPS~0                                                                         ; |SP2_ACEX|RD_KMPS~0                                                                              ; out0             ;
; |SP2_ACEX|INT_X                                                                             ; |SP2_ACEX|INT_X                                                                                  ; out0             ;
; |SP2_ACEX|_~166                                                                             ; |SP2_ACEX|_~166                                                                                  ; out0             ;
; |SP2_ACEX|_~167                                                                             ; |SP2_ACEX|_~167                                                                                  ; out0             ;
; |SP2_ACEX|_~168                                                                             ; |SP2_ACEX|_~168                                                                                  ; out0             ;
; |SP2_ACEX|_~169                                                                             ; |SP2_ACEX|_~169                                                                                  ; out0             ;
; |SP2_ACEX|_~174                                                                             ; |SP2_ACEX|_~174                                                                                  ; out0             ;
; |SP2_ACEX|_~178                                                                             ; |SP2_ACEX|_~178                                                                                  ; out0             ;
; |SP2_ACEX|SINC_HOLD[0]~3                                                                    ; |SP2_ACEX|SINC_HOLD[0]~3                                                                         ; out0             ;
; |SP2_ACEX|_~179                                                                             ; |SP2_ACEX|_~179                                                                                  ; out0             ;
; |SP2_ACEX|_~180                                                                             ; |SP2_ACEX|_~180                                                                                  ; out0             ;
; |SP2_ACEX|_~181                                                                             ; |SP2_ACEX|_~181                                                                                  ; out0             ;
; |SP2_ACEX|_~182                                                                             ; |SP2_ACEX|_~182                                                                                  ; out0             ;
; |SP2_ACEX|_~189                                                                             ; |SP2_ACEX|_~189                                                                                  ; out0             ;
; |SP2_ACEX|_~195                                                                             ; |SP2_ACEX|_~195                                                                                  ; out0             ;
; |SP2_ACEX|_~196                                                                             ; |SP2_ACEX|_~196                                                                                  ; out0             ;
; |SP2_ACEX|_~197                                                                             ; |SP2_ACEX|_~197                                                                                  ; out0             ;
; |SP2_ACEX|_~199                                                                             ; |SP2_ACEX|_~199                                                                                  ; out0             ;
; |SP2_ACEX|DOS_~0                                                                            ; |SP2_ACEX|DOS_~0                                                                                 ; out0             ;
; |SP2_ACEX|DOS_                                                                              ; |SP2_ACEX|DOS_                                                                                   ; out0             ;
; |SP2_ACEX|_~202                                                                             ; |SP2_ACEX|_~202                                                                                  ; out0             ;
; |SP2_ACEX|_~203                                                                             ; |SP2_ACEX|_~203                                                                                  ; out0             ;
; |SP2_ACEX|_~204                                                                             ; |SP2_ACEX|_~204                                                                                  ; out0             ;
; |SP2_ACEX|_~205                                                                             ; |SP2_ACEX|_~205                                                                                  ; out0             ;
; |SP2_ACEX|_~206                                                                             ; |SP2_ACEX|_~206                                                                                  ; out0             ;
; |SP2_ACEX|_~207                                                                             ; |SP2_ACEX|_~207                                                                                  ; out0             ;
; |SP2_ACEX|_~208                                                                             ; |SP2_ACEX|_~208                                                                                  ; out0             ;
; |SP2_ACEX|_~209                                                                             ; |SP2_ACEX|_~209                                                                                  ; out0             ;
; |SP2_ACEX|_~210                                                                             ; |SP2_ACEX|_~210                                                                                  ; out0             ;
; |SP2_ACEX|_~211                                                                             ; |SP2_ACEX|_~211                                                                                  ; out0             ;
; |SP2_ACEX|_~212                                                                             ; |SP2_ACEX|_~212                                                                                  ; out0             ;
; |SP2_ACEX|_~213                                                                             ; |SP2_ACEX|_~213                                                                                  ; out0             ;
; |SP2_ACEX|_~214                                                                             ; |SP2_ACEX|_~214                                                                                  ; out0             ;
; |SP2_ACEX|_~215                                                                             ; |SP2_ACEX|_~215                                                                                  ; out0             ;
; |SP2_ACEX|_~216                                                                             ; |SP2_ACEX|_~216                                                                                  ; out0             ;
; |SP2_ACEX|_~217                                                                             ; |SP2_ACEX|_~217                                                                                  ; out0             ;
; |SP2_ACEX|_~219                                                                             ; |SP2_ACEX|_~219                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[15]~1                                                                     ; |SP2_ACEX|AUDIO_R[15]~1                                                                          ; out0             ;
; |SP2_ACEX|_~220                                                                             ; |SP2_ACEX|_~220                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[14]~2                                                                     ; |SP2_ACEX|AUDIO_R[14]~2                                                                          ; out0             ;
; |SP2_ACEX|_~221                                                                             ; |SP2_ACEX|_~221                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[13]~3                                                                     ; |SP2_ACEX|AUDIO_R[13]~3                                                                          ; out0             ;
; |SP2_ACEX|_~222                                                                             ; |SP2_ACEX|_~222                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[12]~4                                                                     ; |SP2_ACEX|AUDIO_R[12]~4                                                                          ; out0             ;
; |SP2_ACEX|_~223                                                                             ; |SP2_ACEX|_~223                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[11]~5                                                                     ; |SP2_ACEX|AUDIO_R[11]~5                                                                          ; out0             ;
; |SP2_ACEX|_~224                                                                             ; |SP2_ACEX|_~224                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[10]~6                                                                     ; |SP2_ACEX|AUDIO_R[10]~6                                                                          ; out0             ;
; |SP2_ACEX|_~225                                                                             ; |SP2_ACEX|_~225                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[9]~7                                                                      ; |SP2_ACEX|AUDIO_R[9]~7                                                                           ; out0             ;
; |SP2_ACEX|_~226                                                                             ; |SP2_ACEX|_~226                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[8]~8                                                                      ; |SP2_ACEX|AUDIO_R[8]~8                                                                           ; out0             ;
; |SP2_ACEX|_~227                                                                             ; |SP2_ACEX|_~227                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[7]~9                                                                      ; |SP2_ACEX|AUDIO_R[7]~9                                                                           ; out0             ;
; |SP2_ACEX|_~228                                                                             ; |SP2_ACEX|_~228                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[6]~10                                                                     ; |SP2_ACEX|AUDIO_R[6]~10                                                                          ; out0             ;
; |SP2_ACEX|_~229                                                                             ; |SP2_ACEX|_~229                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[5]~11                                                                     ; |SP2_ACEX|AUDIO_R[5]~11                                                                          ; out0             ;
; |SP2_ACEX|_~230                                                                             ; |SP2_ACEX|_~230                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[4]~12                                                                     ; |SP2_ACEX|AUDIO_R[4]~12                                                                          ; out0             ;
; |SP2_ACEX|_~231                                                                             ; |SP2_ACEX|_~231                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[3]~13                                                                     ; |SP2_ACEX|AUDIO_R[3]~13                                                                          ; out0             ;
; |SP2_ACEX|_~232                                                                             ; |SP2_ACEX|_~232                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[2]~14                                                                     ; |SP2_ACEX|AUDIO_R[2]~14                                                                          ; out0             ;
; |SP2_ACEX|_~233                                                                             ; |SP2_ACEX|_~233                                                                                  ; out0             ;
; |SP2_ACEX|AUDIO_R[1]~15                                                                     ; |SP2_ACEX|AUDIO_R[1]~15                                                                          ; out0             ;
; |SP2_ACEX|_~234                                                                             ; |SP2_ACEX|_~234                                                                                  ; out0             ;
; |SP2_ACEX|_~239                                                                             ; |SP2_ACEX|_~239                                                                                  ; out0             ;
; |SP2_ACEX|CBL_TAB[4]~0                                                                      ; |SP2_ACEX|CBL_TAB[4]~0                                                                           ; out0             ;
; |SP2_ACEX|CBL_TAB[3]~1                                                                      ; |SP2_ACEX|CBL_TAB[3]~1                                                                           ; out0             ;
; |SP2_ACEX|CBL_TAB[2]~2                                                                      ; |SP2_ACEX|CBL_TAB[2]~2                                                                           ; out0             ;
; |SP2_ACEX|CBL_TAB[1]~3                                                                      ; |SP2_ACEX|CBL_TAB[1]~3                                                                           ; out0             ;
; |SP2_ACEX|CBL_TAB[0]~4                                                                      ; |SP2_ACEX|CBL_TAB[0]~4                                                                           ; out0             ;
; |SP2_ACEX|_~243                                                                             ; |SP2_ACEX|_~243                                                                                  ; out0             ;
; |SP2_ACEX|_~247                                                                             ; |SP2_ACEX|_~247                                                                                  ; out0             ;
; |SP2_ACEX|_~250                                                                             ; |SP2_ACEX|_~250                                                                                  ; out0             ;
; |SP2_ACEX|_~253                                                                             ; |SP2_ACEX|_~253                                                                                  ; out0             ;
; |SP2_ACEX|_~255                                                                             ; |SP2_ACEX|_~255                                                                                  ; out0             ;
; |SP2_ACEX|_~258                                                                             ; |SP2_ACEX|_~258                                                                                  ; out0             ;
; |SP2_ACEX|_~260                                                                             ; |SP2_ACEX|_~260                                                                                  ; out0             ;
; |SP2_ACEX|_~262                                                                             ; |SP2_ACEX|_~262                                                                                  ; out0             ;
; |SP2_ACEX|_~263                                                                             ; |SP2_ACEX|_~263                                                                                  ; out0             ;
; |SP2_ACEX|_~269                                                                             ; |SP2_ACEX|_~269                                                                                  ; out0             ;
; |SP2_ACEX|_~270                                                                             ; |SP2_ACEX|_~270                                                                                  ; out0             ;
; |SP2_ACEX|_~271                                                                             ; |SP2_ACEX|_~271                                                                                  ; out0             ;
; |SP2_ACEX|_~272                                                                             ; |SP2_ACEX|_~272                                                                                  ; out0             ;
; |SP2_ACEX|_~273                                                                             ; |SP2_ACEX|_~273                                                                                  ; out0             ;
; |SP2_ACEX|_~275                                                                             ; |SP2_ACEX|_~275                                                                                  ; out0             ;
; |SP2_ACEX|CBL_CTX[4]~1                                                                      ; |SP2_ACEX|CBL_CTX[4]~1                                                                           ; out0             ;
; |SP2_ACEX|_~276                                                                             ; |SP2_ACEX|_~276                                                                                  ; out0             ;
; |SP2_ACEX|CBL_CTX[3]~2                                                                      ; |SP2_ACEX|CBL_CTX[3]~2                                                                           ; out0             ;
; |SP2_ACEX|_~277                                                                             ; |SP2_ACEX|_~277                                                                                  ; out0             ;
; |SP2_ACEX|CBL_CTX[2]~3                                                                      ; |SP2_ACEX|CBL_CTX[2]~3                                                                           ; out0             ;
; |SP2_ACEX|_~278                                                                             ; |SP2_ACEX|_~278                                                                                  ; out0             ;
; |SP2_ACEX|CBL_CTX[1]~4                                                                      ; |SP2_ACEX|CBL_CTX[1]~4                                                                           ; out0             ;
; |SP2_ACEX|_~279                                                                             ; |SP2_ACEX|_~279                                                                                  ; out0             ;
; |SP2_ACEX|CBL_CTX[0]~5                                                                      ; |SP2_ACEX|CBL_CTX[0]~5                                                                           ; out0             ;
; |SP2_ACEX|_~280                                                                             ; |SP2_ACEX|_~280                                                                                  ; out0             ;
; |SP2_ACEX|_~283                                                                             ; |SP2_ACEX|_~283                                                                                  ; out0             ;
; |SP2_ACEX|_~285                                                                             ; |SP2_ACEX|_~285                                                                                  ; out0             ;
; |SP2_ACEX|_~286                                                                             ; |SP2_ACEX|_~286                                                                                  ; out0             ;
; |SP2_ACEX|_~287                                                                             ; |SP2_ACEX|_~287                                                                                  ; out0             ;
; |SP2_ACEX|_~288                                                                             ; |SP2_ACEX|_~288                                                                                  ; out0             ;
; |SP2_ACEX|_~289                                                                             ; |SP2_ACEX|_~289                                                                                  ; out0             ;
; |SP2_ACEX|_~290                                                                             ; |SP2_ACEX|_~290                                                                                  ; out0             ;
; |SP2_ACEX|_~291                                                                             ; |SP2_ACEX|_~291                                                                                  ; out0             ;
; |SP2_ACEX|_~292                                                                             ; |SP2_ACEX|_~292                                                                                  ; out0             ;
; |SP2_ACEX|_~293                                                                             ; |SP2_ACEX|_~293                                                                                  ; out0             ;
; |SP2_ACEX|_~294                                                                             ; |SP2_ACEX|_~294                                                                                  ; out0             ;
; |SP2_ACEX|_~296                                                                             ; |SP2_ACEX|_~296                                                                                  ; out0             ;
; |SP2_ACEX|CBL_CNT[7]~1                                                                      ; |SP2_ACEX|CBL_CNT[7]~1                                                                           ; out0             ;
; |SP2_ACEX|_~297                                                                             ; |SP2_ACEX|_~297                                                                                  ; out0             ;
; |SP2_ACEX|CBL_CNT[6]~2                                                                      ; |SP2_ACEX|CBL_CNT[6]~2                                                                           ; out0             ;
; |SP2_ACEX|_~298                                                                             ; |SP2_ACEX|_~298                                                                                  ; out0             ;
; |SP2_ACEX|CBL_CNT[5]~3                                                                      ; |SP2_ACEX|CBL_CNT[5]~3                                                                           ; out0             ;
; |SP2_ACEX|_~299                                                                             ; |SP2_ACEX|_~299                                                                                  ; out0             ;
; |SP2_ACEX|CBL_CNT[4]~4                                                                      ; |SP2_ACEX|CBL_CNT[4]~4                                                                           ; out0             ;
; |SP2_ACEX|_~300                                                                             ; |SP2_ACEX|_~300                                                                                  ; out0             ;
; |SP2_ACEX|CBL_CNT[3]~5                                                                      ; |SP2_ACEX|CBL_CNT[3]~5                                                                           ; out0             ;
; |SP2_ACEX|_~301                                                                             ; |SP2_ACEX|_~301                                                                                  ; out0             ;
; |SP2_ACEX|CBL_CNT[2]~6                                                                      ; |SP2_ACEX|CBL_CNT[2]~6                                                                           ; out0             ;
; |SP2_ACEX|_~302                                                                             ; |SP2_ACEX|_~302                                                                                  ; out0             ;
; |SP2_ACEX|CBL_CNT[1]~7                                                                      ; |SP2_ACEX|CBL_CNT[1]~7                                                                           ; out0             ;
; |SP2_ACEX|_~303                                                                             ; |SP2_ACEX|_~303                                                                                  ; out0             ;
; |SP2_ACEX|CBL_CNT[0]~8                                                                      ; |SP2_ACEX|CBL_CNT[0]~8                                                                           ; out0             ;
; |SP2_ACEX|_~304                                                                             ; |SP2_ACEX|_~304                                                                                  ; out0             ;
; |SP2_ACEX|_~305                                                                             ; |SP2_ACEX|_~305                                                                                  ; out0             ;
; |SP2_ACEX|_~306                                                                             ; |SP2_ACEX|_~306                                                                                  ; out0             ;
; |SP2_ACEX|_~307                                                                             ; |SP2_ACEX|_~307                                                                                  ; out0             ;
; |SP2_ACEX|_~308                                                                             ; |SP2_ACEX|_~308                                                                                  ; out0             ;
; |SP2_ACEX|_~309                                                                             ; |SP2_ACEX|_~309                                                                                  ; out0             ;
; |SP2_ACEX|_~310                                                                             ; |SP2_ACEX|_~310                                                                                  ; out0             ;
; |SP2_ACEX|_~311                                                                             ; |SP2_ACEX|_~311                                                                                  ; out0             ;
; |SP2_ACEX|_~312                                                                             ; |SP2_ACEX|_~312                                                                                  ; out0             ;
; |SP2_ACEX|CBL_IND                                                                           ; |SP2_ACEX|CBL_IND                                                                                ; out0             ;
; |SP2_ACEX|CBL_WR~1                                                                          ; |SP2_ACEX|CBL_WR~1                                                                               ; out0             ;
; |SP2_ACEX|CBL_WAE                                                                           ; |SP2_ACEX|CBL_WAE                                                                                ; out0             ;
; |SP2_ACEX|_~315                                                                             ; |SP2_ACEX|_~315                                                                                  ; out0             ;
; |SP2_ACEX|_~317                                                                             ; |SP2_ACEX|_~317                                                                                  ; out0             ;
; |SP2_ACEX|CBL_WA[7]~2                                                                       ; |SP2_ACEX|CBL_WA[7]~2                                                                            ; out0             ;
; |SP2_ACEX|CBL_WA[7]~3                                                                       ; |SP2_ACEX|CBL_WA[7]~3                                                                            ; out0             ;
; |SP2_ACEX|_~318                                                                             ; |SP2_ACEX|_~318                                                                                  ; out0             ;
; |SP2_ACEX|CBL_WA[6]~4                                                                       ; |SP2_ACEX|CBL_WA[6]~4                                                                            ; out0             ;
; |SP2_ACEX|_~336                                                                             ; |SP2_ACEX|_~336                                                                                  ; out0             ;
; |SP2_ACEX|_~344                                                                             ; |SP2_ACEX|_~344                                                                                  ; out0             ;
; |SP2_ACEX|_~356                                                                             ; |SP2_ACEX|_~356                                                                                  ; out0             ;
; |SP2_ACEX|_~357                                                                             ; |SP2_ACEX|_~357                                                                                  ; out0             ;
; |SP2_ACEX|_~358                                                                             ; |SP2_ACEX|_~358                                                                                  ; out0             ;
; |SP2_ACEX|_~359                                                                             ; |SP2_ACEX|_~359                                                                                  ; out0             ;
; |SP2_ACEX|_~360                                                                             ; |SP2_ACEX|_~360                                                                                  ; out0             ;
; |SP2_ACEX|_~361                                                                             ; |SP2_ACEX|_~361                                                                                  ; out0             ;
; |SP2_ACEX|_~362                                                                             ; |SP2_ACEX|_~362                                                                                  ; out0             ;
; |SP2_ACEX|_~363                                                                             ; |SP2_ACEX|_~363                                                                                  ; out0             ;
; |SP2_ACEX|_~364                                                                             ; |SP2_ACEX|_~364                                                                                  ; out0             ;
; |SP2_ACEX|_~365                                                                             ; |SP2_ACEX|_~365                                                                                  ; out0             ;
; |SP2_ACEX|_~366                                                                             ; |SP2_ACEX|_~366                                                                                  ; out0             ;
; |SP2_ACEX|_~367                                                                             ; |SP2_ACEX|_~367                                                                                  ; out0             ;
; |SP2_ACEX|_~368                                                                             ; |SP2_ACEX|_~368                                                                                  ; out0             ;
; |SP2_ACEX|_~369                                                                             ; |SP2_ACEX|_~369                                                                                  ; out0             ;
; |SP2_ACEX|_~370                                                                             ; |SP2_ACEX|_~370                                                                                  ; out0             ;
; |SP2_ACEX|_~372                                                                             ; |SP2_ACEX|_~372                                                                                  ; out0             ;
; |SP2_ACEX|_~373                                                                             ; |SP2_ACEX|_~373                                                                                  ; out0             ;
; |SP2_ACEX|_~374                                                                             ; |SP2_ACEX|_~374                                                                                  ; out0             ;
; |SP2_ACEX|_~375                                                                             ; |SP2_ACEX|_~375                                                                                  ; out0             ;
; |SP2_ACEX|_~376                                                                             ; |SP2_ACEX|_~376                                                                                  ; out0             ;
; |SP2_ACEX|_~377                                                                             ; |SP2_ACEX|_~377                                                                                  ; out0             ;
; |SP2_ACEX|_~378                                                                             ; |SP2_ACEX|_~378                                                                                  ; out0             ;
; |SP2_ACEX|_~379                                                                             ; |SP2_ACEX|_~379                                                                                  ; out0             ;
; |SP2_ACEX|_~380                                                                             ; |SP2_ACEX|_~380                                                                                  ; out0             ;
; |SP2_ACEX|_~381                                                                             ; |SP2_ACEX|_~381                                                                                  ; out0             ;
; |SP2_ACEX|_~382                                                                             ; |SP2_ACEX|_~382                                                                                  ; out0             ;
; |SP2_ACEX|AY_FULL[10]~0                                                                     ; |SP2_ACEX|AY_FULL[10]~0                                                                          ; out0             ;
; |SP2_ACEX|_~383                                                                             ; |SP2_ACEX|_~383                                                                                  ; out0             ;
; |SP2_ACEX|AY_FULL[9]~1                                                                      ; |SP2_ACEX|AY_FULL[9]~1                                                                           ; out0             ;
; |SP2_ACEX|_~384                                                                             ; |SP2_ACEX|_~384                                                                                  ; out0             ;
; |SP2_ACEX|AY_FULL[8]~2                                                                      ; |SP2_ACEX|AY_FULL[8]~2                                                                           ; out0             ;
; |SP2_ACEX|_~385                                                                             ; |SP2_ACEX|_~385                                                                                  ; out0             ;
; |SP2_ACEX|AY_FULL[7]~3                                                                      ; |SP2_ACEX|AY_FULL[7]~3                                                                           ; out0             ;
; |SP2_ACEX|_~386                                                                             ; |SP2_ACEX|_~386                                                                                  ; out0             ;
; |SP2_ACEX|AY_FULL[6]~4                                                                      ; |SP2_ACEX|AY_FULL[6]~4                                                                           ; out0             ;
; |SP2_ACEX|_~387                                                                             ; |SP2_ACEX|_~387                                                                                  ; out0             ;
; |SP2_ACEX|AY_FULL[5]~5                                                                      ; |SP2_ACEX|AY_FULL[5]~5                                                                           ; out0             ;
; |SP2_ACEX|_~388                                                                             ; |SP2_ACEX|_~388                                                                                  ; out0             ;
; |SP2_ACEX|AY_FULL[4]~6                                                                      ; |SP2_ACEX|AY_FULL[4]~6                                                                           ; out0             ;
; |SP2_ACEX|_~389                                                                             ; |SP2_ACEX|_~389                                                                                  ; out0             ;
; |SP2_ACEX|AY_FULL[3]~7                                                                      ; |SP2_ACEX|AY_FULL[3]~7                                                                           ; out0             ;
; |SP2_ACEX|_~390                                                                             ; |SP2_ACEX|_~390                                                                                  ; out0             ;
; |SP2_ACEX|AY_FULL[2]~8                                                                      ; |SP2_ACEX|AY_FULL[2]~8                                                                           ; out0             ;
; |SP2_ACEX|_~391                                                                             ; |SP2_ACEX|_~391                                                                                  ; out0             ;
; |SP2_ACEX|AY_FULL[1]~9                                                                      ; |SP2_ACEX|AY_FULL[1]~9                                                                           ; out0             ;
; |SP2_ACEX|_~404                                                                             ; |SP2_ACEX|_~404                                                                                  ; out0             ;
; |SP2_ACEX|KEMPS[7]~0                                                                        ; |SP2_ACEX|KEMPS[7]~0                                                                             ; out0             ;
; |SP2_ACEX|_~405                                                                             ; |SP2_ACEX|_~405                                                                                  ; out0             ;
; |SP2_ACEX|KEMPS[6]~1                                                                        ; |SP2_ACEX|KEMPS[6]~1                                                                             ; out0             ;
; |SP2_ACEX|_~406                                                                             ; |SP2_ACEX|_~406                                                                                  ; out0             ;
; |SP2_ACEX|KEMPS[5]~2                                                                        ; |SP2_ACEX|KEMPS[5]~2                                                                             ; out0             ;
; |SP2_ACEX|_~407                                                                             ; |SP2_ACEX|_~407                                                                                  ; out0             ;
; |SP2_ACEX|KEMPS[4]~3                                                                        ; |SP2_ACEX|KEMPS[4]~3                                                                             ; out0             ;
; |SP2_ACEX|_~408                                                                             ; |SP2_ACEX|_~408                                                                                  ; out0             ;
; |SP2_ACEX|KEMPS[3]~4                                                                        ; |SP2_ACEX|KEMPS[3]~4                                                                             ; out0             ;
; |SP2_ACEX|_~409                                                                             ; |SP2_ACEX|_~409                                                                                  ; out0             ;
; |SP2_ACEX|KEMPS[2]~5                                                                        ; |SP2_ACEX|KEMPS[2]~5                                                                             ; out0             ;
; |SP2_ACEX|_~410                                                                             ; |SP2_ACEX|_~410                                                                                  ; out0             ;
; |SP2_ACEX|KEMPS[1]~6                                                                        ; |SP2_ACEX|KEMPS[1]~6                                                                             ; out0             ;
; |SP2_ACEX|_~411                                                                             ; |SP2_ACEX|_~411                                                                                  ; out0             ;
; |SP2_ACEX|KEMPS[0]~7                                                                        ; |SP2_ACEX|KEMPS[0]~7                                                                             ; out0             ;
; |SP2_ACEX|$00181~0                                                                          ; |SP2_ACEX|$00181~0                                                                               ; out0             ;
; |SP2_ACEX|$00179~0                                                                          ; |SP2_ACEX|$00179~0                                                                               ; out0             ;
; |SP2_ACEX|$00177~0                                                                          ; |SP2_ACEX|$00177~0                                                                               ; out0             ;
; |SP2_ACEX|_~447                                                                             ; |SP2_ACEX|_~447                                                                                  ; out0             ;
; |SP2_ACEX|_~448                                                                             ; |SP2_ACEX|_~448                                                                                  ; out0             ;
; |SP2_ACEX|$00175~0                                                                          ; |SP2_ACEX|$00175~0                                                                               ; out0             ;
; |SP2_ACEX|$00173~0                                                                          ; |SP2_ACEX|$00173~0                                                                               ; out0             ;
; |SP2_ACEX|$00172~1                                                                          ; |SP2_ACEX|$00172~1                                                                               ; out0             ;
; |SP2_ACEX|$00170~0                                                                          ; |SP2_ACEX|$00170~0                                                                               ; out0             ;
; |SP2_ACEX|CBL_INT~1                                                                         ; |SP2_ACEX|CBL_INT~1                                                                              ; out0             ;
; |SP2_ACEX|$00159~0                                                                          ; |SP2_ACEX|$00159~0                                                                               ; out0             ;
; |SP2_ACEX|$00150~0                                                                          ; |SP2_ACEX|$00150~0                                                                               ; out0             ;
; |SP2_ACEX|_~501                                                                             ; |SP2_ACEX|_~501                                                                                  ; out0             ;
; |SP2_ACEX|_~503                                                                             ; |SP2_ACEX|_~503                                                                                  ; out0             ;
; |SP2_ACEX|_~504                                                                             ; |SP2_ACEX|_~504                                                                                  ; out0             ;
; |SP2_ACEX|copy_sinc_v~0                                                                     ; |SP2_ACEX|copy_sinc_v~0                                                                          ; out0             ;
; |SP2_ACEX|copy_sinc_h~0                                                                     ; |SP2_ACEX|copy_sinc_h~0                                                                          ; out0             ;
; |SP2_ACEX|_~510                                                                             ; |SP2_ACEX|_~510                                                                                  ; out0             ;
; |SP2_ACEX|_~511                                                                             ; |SP2_ACEX|_~511                                                                                  ; out0             ;
; |SP2_ACEX|$00110~0                                                                          ; |SP2_ACEX|$00110~0                                                                               ; out0             ;
; |SP2_ACEX|$00110~1                                                                          ; |SP2_ACEX|$00110~1                                                                               ; out0             ;
; |SP2_ACEX|$00107~0                                                                          ; |SP2_ACEX|$00107~0                                                                               ; out0             ;
; |SP2_ACEX|CS_CASHT~0                                                                        ; |SP2_ACEX|CS_CASHT~0                                                                             ; out0             ;
; |SP2_ACEX|$00104~0                                                                          ; |SP2_ACEX|$00104~0                                                                               ; out0             ;
; |SP2_ACEX|CS_ISA~0                                                                          ; |SP2_ACEX|CS_ISA~0                                                                               ; out0             ;
; |SP2_ACEX|$00100~0                                                                          ; |SP2_ACEX|$00100~0                                                                               ; out0             ;
; |SP2_ACEX|PRE_CASH~0                                                                        ; |SP2_ACEX|PRE_CASH~0                                                                             ; out0             ;
; |SP2_ACEX|_~549                                                                             ; |SP2_ACEX|_~549                                                                                  ; out0             ;
; |SP2_ACEX|_~551                                                                             ; |SP2_ACEX|_~551                                                                                  ; out0             ;
; |SP2_ACEX|PRE_ISA~0                                                                         ; |SP2_ACEX|PRE_ISA~0                                                                              ; out0             ;
; |SP2_ACEX|$00094~0                                                                          ; |SP2_ACEX|$00094~0                                                                               ; out0             ;
; |SP2_ACEX|SYS_PG~1                                                                          ; |SP2_ACEX|SYS_PG~1                                                                               ; out0             ;
; |SP2_ACEX|$00085~0                                                                          ; |SP2_ACEX|$00085~0                                                                               ; out0             ;
; |SP2_ACEX|_~562                                                                             ; |SP2_ACEX|_~562                                                                                  ; out0             ;
; |SP2_ACEX|$00086~0                                                                          ; |SP2_ACEX|$00086~0                                                                               ; out0             ;
; |SP2_ACEX|_~563                                                                             ; |SP2_ACEX|_~563                                                                                  ; out0             ;
; |SP2_ACEX|_~564                                                                             ; |SP2_ACEX|_~564                                                                                  ; out0             ;
; |SP2_ACEX|WAIT_ORIG~0                                                                       ; |SP2_ACEX|WAIT_ORIG~0                                                                            ; out0             ;
; |SP2_ACEX|_~566                                                                             ; |SP2_ACEX|_~566                                                                                  ; out0             ;
; |SP2_ACEX|$00083~0                                                                          ; |SP2_ACEX|$00083~0                                                                               ; out0             ;
; |SP2_ACEX|SYS_ENA2~0                                                                        ; |SP2_ACEX|SYS_ENA2~0                                                                             ; out0             ;
; |SP2_ACEX|_~579                                                                             ; |SP2_ACEX|_~579                                                                                  ; out0             ;
; |SP2_ACEX|$00077~2                                                                          ; |SP2_ACEX|$00077~2                                                                               ; out0             ;
; |SP2_ACEX|_~606                                                                             ; |SP2_ACEX|_~606                                                                                  ; out0             ;
; |SP2_ACEX|_~607                                                                             ; |SP2_ACEX|_~607                                                                                  ; out0             ;
; |SP2_ACEX|$00019~0                                                                          ; |SP2_ACEX|$00019~0                                                                               ; out0             ;
; |SP2_ACEX|$00018~0                                                                          ; |SP2_ACEX|$00018~0                                                                               ; out0             ;
; |SP2_ACEX|$00008~0                                                                          ; |SP2_ACEX|$00008~0                                                                               ; out0             ;
; |SP2_ACEX|BORDER[4]                                                                         ; |SP2_ACEX|BORDER[4]                                                                              ; regout           ;
; |SP2_ACEX|BORDER[3]                                                                         ; |SP2_ACEX|BORDER[3]                                                                              ; regout           ;
; |SP2_ACEX|BORDER[2]                                                                         ; |SP2_ACEX|BORDER[2]                                                                              ; regout           ;
; |SP2_ACEX|BORDER[1]                                                                         ; |SP2_ACEX|BORDER[1]                                                                              ; regout           ;
; |SP2_ACEX|BORDER[0]                                                                         ; |SP2_ACEX|BORDER[0]                                                                              ; regout           ;
; |SP2_ACEX|MDP[6]                                                                            ; |SP2_ACEX|MDP[6]                                                                                 ; regout           ;
; |SP2_ACEX|MDP[4]                                                                            ; |SP2_ACEX|MDP[4]                                                                                 ; regout           ;
; |SP2_ACEX|MDP[2]                                                                            ; |SP2_ACEX|MDP[2]                                                                                 ; regout           ;
; |SP2_ACEX|RGMOD[0]                                                                          ; |SP2_ACEX|RGMOD[0]                                                                               ; regout           ;
; |SP2_ACEX|hddr[7]                                                                           ; |SP2_ACEX|hddr[7]                                                                                ; regout           ;
; |SP2_ACEX|hddr[6]                                                                           ; |SP2_ACEX|hddr[6]                                                                                ; regout           ;
; |SP2_ACEX|hddr[5]                                                                           ; |SP2_ACEX|hddr[5]                                                                                ; regout           ;
; |SP2_ACEX|hddr[4]                                                                           ; |SP2_ACEX|hddr[4]                                                                                ; regout           ;
; |SP2_ACEX|hddr[3]                                                                           ; |SP2_ACEX|hddr[3]                                                                                ; regout           ;
; |SP2_ACEX|hddr[2]                                                                           ; |SP2_ACEX|hddr[2]                                                                                ; regout           ;
; |SP2_ACEX|hddr[1]                                                                           ; |SP2_ACEX|hddr[1]                                                                                ; regout           ;
; |SP2_ACEX|hddr[0]                                                                           ; |SP2_ACEX|hddr[0]                                                                                ; regout           ;
; |SP2_ACEX|CBL_XX[7]                                                                         ; |SP2_ACEX|CBL_XX[7]                                                                              ; regout           ;
; |SP2_ACEX|CBL_XX[6]                                                                         ; |SP2_ACEX|CBL_XX[6]                                                                              ; regout           ;
; |SP2_ACEX|CBL_XX[5]                                                                         ; |SP2_ACEX|CBL_XX[5]                                                                              ; regout           ;
; |SP2_ACEX|CBL_XX[4]                                                                         ; |SP2_ACEX|CBL_XX[4]                                                                              ; regout           ;
; |SP2_ACEX|CBL_XX[3]                                                                         ; |SP2_ACEX|CBL_XX[3]                                                                              ; regout           ;
; |SP2_ACEX|CBL_XX[2]                                                                         ; |SP2_ACEX|CBL_XX[2]                                                                              ; regout           ;
; |SP2_ACEX|CBL_XX[1]                                                                         ; |SP2_ACEX|CBL_XX[1]                                                                              ; regout           ;
; |SP2_ACEX|CBL_XX[0]                                                                         ; |SP2_ACEX|CBL_XX[0]                                                                              ; regout           ;
; |SP2_ACEX|CBL_CNT[7]                                                                        ; |SP2_ACEX|CBL_CNT[7]                                                                             ; regout           ;
; |SP2_ACEX|CBL_CNT[6]                                                                        ; |SP2_ACEX|CBL_CNT[6]                                                                             ; regout           ;
; |SP2_ACEX|CBL_CNT[5]                                                                        ; |SP2_ACEX|CBL_CNT[5]                                                                             ; regout           ;
; |SP2_ACEX|CBL_CNT[4]                                                                        ; |SP2_ACEX|CBL_CNT[4]                                                                             ; regout           ;
; |SP2_ACEX|CBL_CNT[3]                                                                        ; |SP2_ACEX|CBL_CNT[3]                                                                             ; regout           ;
; |SP2_ACEX|CBL_CNT[2]                                                                        ; |SP2_ACEX|CBL_CNT[2]                                                                             ; regout           ;
; |SP2_ACEX|CBL_CNT[1]                                                                        ; |SP2_ACEX|CBL_CNT[1]                                                                             ; regout           ;
; |SP2_ACEX|CBL_CNT[0]                                                                        ; |SP2_ACEX|CBL_CNT[0]                                                                             ; regout           ;
; |SP2_ACEX|CBL_CTX[4]                                                                        ; |SP2_ACEX|CBL_CTX[4]                                                                             ; regout           ;
; |SP2_ACEX|CBL_CTX[3]                                                                        ; |SP2_ACEX|CBL_CTX[3]                                                                             ; regout           ;
; |SP2_ACEX|CBL_CTX[2]                                                                        ; |SP2_ACEX|CBL_CTX[2]                                                                             ; regout           ;
; |SP2_ACEX|CBL_CTX[1]                                                                        ; |SP2_ACEX|CBL_CTX[1]                                                                             ; regout           ;
; |SP2_ACEX|CBL_CTX[0]                                                                        ; |SP2_ACEX|CBL_CTX[0]                                                                             ; regout           ;
; |SP2_ACEX|CBL_WA[7]                                                                         ; |SP2_ACEX|CBL_WA[7]                                                                              ; regout           ;
; |SP2_ACEX|CBL_WA[6]                                                                         ; |SP2_ACEX|CBL_WA[6]                                                                              ; regout           ;
; |SP2_ACEX|CBL_WA[5]                                                                         ; |SP2_ACEX|CBL_WA[5]                                                                              ; regout           ;
; |SP2_ACEX|CBL_WA[4]                                                                         ; |SP2_ACEX|CBL_WA[4]                                                                              ; regout           ;
; |SP2_ACEX|CBL_WA[3]                                                                         ; |SP2_ACEX|CBL_WA[3]                                                                              ; regout           ;
; |SP2_ACEX|CBL_WA[2]                                                                         ; |SP2_ACEX|CBL_WA[2]                                                                              ; regout           ;
; |SP2_ACEX|CBL_WA[1]                                                                         ; |SP2_ACEX|CBL_WA[1]                                                                              ; regout           ;
; |SP2_ACEX|CBL_WA[0]                                                                         ; |SP2_ACEX|CBL_WA[0]                                                                              ; regout           ;
; |SP2_ACEX|CBL_R[15]                                                                         ; |SP2_ACEX|CBL_R[15]                                                                              ; regout           ;
; |SP2_ACEX|CBL_R[14]                                                                         ; |SP2_ACEX|CBL_R[14]                                                                              ; regout           ;
; |SP2_ACEX|CBL_R[13]                                                                         ; |SP2_ACEX|CBL_R[13]                                                                              ; regout           ;
; |SP2_ACEX|CBL_R[12]                                                                         ; |SP2_ACEX|CBL_R[12]                                                                              ; regout           ;
; |SP2_ACEX|CBL_R[11]                                                                         ; |SP2_ACEX|CBL_R[11]                                                                              ; regout           ;
; |SP2_ACEX|CBL_R[10]                                                                         ; |SP2_ACEX|CBL_R[10]                                                                              ; regout           ;
; |SP2_ACEX|CBL_R[9]                                                                          ; |SP2_ACEX|CBL_R[9]                                                                               ; regout           ;
; |SP2_ACEX|CBL_R[8]                                                                          ; |SP2_ACEX|CBL_R[8]                                                                               ; regout           ;
; |SP2_ACEX|CBL_R[7]                                                                          ; |SP2_ACEX|CBL_R[7]                                                                               ; regout           ;
; |SP2_ACEX|CBL_R[6]                                                                          ; |SP2_ACEX|CBL_R[6]                                                                               ; regout           ;
; |SP2_ACEX|CBL_R[5]                                                                          ; |SP2_ACEX|CBL_R[5]                                                                               ; regout           ;
; |SP2_ACEX|CBL_R[4]                                                                          ; |SP2_ACEX|CBL_R[4]                                                                               ; regout           ;
; |SP2_ACEX|CBL_R[3]                                                                          ; |SP2_ACEX|CBL_R[3]                                                                               ; regout           ;
; |SP2_ACEX|CBL_R[2]                                                                          ; |SP2_ACEX|CBL_R[2]                                                                               ; regout           ;
; |SP2_ACEX|CBL_R[1]                                                                          ; |SP2_ACEX|CBL_R[1]                                                                               ; regout           ;
; |SP2_ACEX|CBD[7]                                                                            ; |SP2_ACEX|CBD[7]                                                                                 ; regout           ;
; |SP2_ACEX|CBD[6]                                                                            ; |SP2_ACEX|CBD[6]                                                                                 ; regout           ;
; |SP2_ACEX|CBD[5]                                                                            ; |SP2_ACEX|CBD[5]                                                                                 ; regout           ;
; |SP2_ACEX|CBD[4]                                                                            ; |SP2_ACEX|CBD[4]                                                                                 ; regout           ;
; |SP2_ACEX|CBD[3]                                                                            ; |SP2_ACEX|CBD[3]                                                                                 ; regout           ;
; |SP2_ACEX|CBD[2]                                                                            ; |SP2_ACEX|CBD[2]                                                                                 ; regout           ;
; |SP2_ACEX|CBD[1]                                                                            ; |SP2_ACEX|CBD[1]                                                                                 ; regout           ;
; |SP2_ACEX|AUDIO_R[15]                                                                       ; |SP2_ACEX|AUDIO_R[15]                                                                            ; regout           ;
; |SP2_ACEX|AUDIO_R[14]                                                                       ; |SP2_ACEX|AUDIO_R[14]                                                                            ; regout           ;
; |SP2_ACEX|AUDIO_R[13]                                                                       ; |SP2_ACEX|AUDIO_R[13]                                                                            ; regout           ;
; |SP2_ACEX|AUDIO_R[12]                                                                       ; |SP2_ACEX|AUDIO_R[12]                                                                            ; regout           ;
; |SP2_ACEX|AUDIO_R[11]                                                                       ; |SP2_ACEX|AUDIO_R[11]                                                                            ; regout           ;
; |SP2_ACEX|AUDIO_R[10]                                                                       ; |SP2_ACEX|AUDIO_R[10]                                                                            ; regout           ;
; |SP2_ACEX|AUDIO_R[9]                                                                        ; |SP2_ACEX|AUDIO_R[9]                                                                             ; regout           ;
; |SP2_ACEX|AUDIO_R[8]                                                                        ; |SP2_ACEX|AUDIO_R[8]                                                                             ; regout           ;
; |SP2_ACEX|AUDIO_R[7]                                                                        ; |SP2_ACEX|AUDIO_R[7]                                                                             ; regout           ;
; |SP2_ACEX|AUDIO_R[6]                                                                        ; |SP2_ACEX|AUDIO_R[6]                                                                             ; regout           ;
; |SP2_ACEX|AUDIO_R[5]                                                                        ; |SP2_ACEX|AUDIO_R[5]                                                                             ; regout           ;
; |SP2_ACEX|AUDIO_R[4]                                                                        ; |SP2_ACEX|AUDIO_R[4]                                                                             ; regout           ;
; |SP2_ACEX|AUDIO_R[3]                                                                        ; |SP2_ACEX|AUDIO_R[3]                                                                             ; regout           ;
; |SP2_ACEX|AUDIO_R[2]                                                                        ; |SP2_ACEX|AUDIO_R[2]                                                                             ; regout           ;
; |SP2_ACEX|AUDIO_R[1]                                                                        ; |SP2_ACEX|AUDIO_R[1]                                                                             ; regout           ;
; |SP2_ACEX|AUDIO_R[0]                                                                        ; |SP2_ACEX|AUDIO_R[0]                                                                             ; regout           ;
; |SP2_ACEX|ROM_RG[4]                                                                         ; |SP2_ACEX|ROM_RG[4]                                                                              ; regout           ;
; |SP2_ACEX|ROM_RG[3]                                                                         ; |SP2_ACEX|ROM_RG[3]                                                                              ; regout           ;
; |SP2_ACEX|ROM_RG[2]                                                                         ; |SP2_ACEX|ROM_RG[2]                                                                              ; regout           ;
; |SP2_ACEX|ROM_RG[1]                                                                         ; |SP2_ACEX|ROM_RG[1]                                                                              ; regout           ;
; |SP2_ACEX|ROM_RG[0]                                                                         ; |SP2_ACEX|ROM_RG[0]                                                                              ; regout           ;
; |SP2_ACEX|AY_CHS[15]                                                                        ; |SP2_ACEX|AY_CHS[15]                                                                             ; regout           ;
; |SP2_ACEX|AY_CHS[14]                                                                        ; |SP2_ACEX|AY_CHS[14]                                                                             ; regout           ;
; |SP2_ACEX|AY_CHS[13]                                                                        ; |SP2_ACEX|AY_CHS[13]                                                                             ; regout           ;
; |SP2_ACEX|AY_CHS[12]                                                                        ; |SP2_ACEX|AY_CHS[12]                                                                             ; regout           ;
; |SP2_ACEX|AY_CHS[11]                                                                        ; |SP2_ACEX|AY_CHS[11]                                                                             ; regout           ;
; |SP2_ACEX|AY_CHS[10]                                                                        ; |SP2_ACEX|AY_CHS[10]                                                                             ; regout           ;
; |SP2_ACEX|AY_CHS[9]                                                                         ; |SP2_ACEX|AY_CHS[9]                                                                              ; regout           ;
; |SP2_ACEX|AY_CHS[8]                                                                         ; |SP2_ACEX|AY_CHS[8]                                                                              ; regout           ;
; |SP2_ACEX|AY_CHS[7]                                                                         ; |SP2_ACEX|AY_CHS[7]                                                                              ; regout           ;
; |SP2_ACEX|AY_CHS[6]                                                                         ; |SP2_ACEX|AY_CHS[6]                                                                              ; regout           ;
; |SP2_ACEX|AY_CHS[5]                                                                         ; |SP2_ACEX|AY_CHS[5]                                                                              ; regout           ;
; |SP2_ACEX|AY_CHS[4]                                                                         ; |SP2_ACEX|AY_CHS[4]                                                                              ; regout           ;
; |SP2_ACEX|AY_CHS[3]                                                                         ; |SP2_ACEX|AY_CHS[3]                                                                              ; regout           ;
; |SP2_ACEX|AY_CHS[2]                                                                         ; |SP2_ACEX|AY_CHS[2]                                                                              ; regout           ;
; |SP2_ACEX|AY_CHS[1]                                                                         ; |SP2_ACEX|AY_CHS[1]                                                                              ; regout           ;
; |SP2_ACEX|AY_CHS[0]                                                                         ; |SP2_ACEX|AY_CHS[0]                                                                              ; regout           ;
; |SP2_ACEX|SOFT_RES[1]                                                                       ; |SP2_ACEX|SOFT_RES[1]                                                                            ; regout           ;
; |SP2_ACEX|SOFT_RES[0]                                                                       ; |SP2_ACEX|SOFT_RES[0]                                                                            ; regout           ;
; |SP2_ACEX|AY_FULL[10]                                                                       ; |SP2_ACEX|AY_FULL[10]                                                                            ; regout           ;
; |SP2_ACEX|AY_FULL[9]                                                                        ; |SP2_ACEX|AY_FULL[9]                                                                             ; regout           ;
; |SP2_ACEX|AY_FULL[8]                                                                        ; |SP2_ACEX|AY_FULL[8]                                                                             ; regout           ;
; |SP2_ACEX|AY_FULL[7]                                                                        ; |SP2_ACEX|AY_FULL[7]                                                                             ; regout           ;
; |SP2_ACEX|AY_FULL[6]                                                                        ; |SP2_ACEX|AY_FULL[6]                                                                             ; regout           ;
; |SP2_ACEX|AY_FULL[5]                                                                        ; |SP2_ACEX|AY_FULL[5]                                                                             ; regout           ;
; |SP2_ACEX|AY_FULL[4]                                                                        ; |SP2_ACEX|AY_FULL[4]                                                                             ; regout           ;
; |SP2_ACEX|AY_FULL[3]                                                                        ; |SP2_ACEX|AY_FULL[3]                                                                             ; regout           ;
; |SP2_ACEX|AY_FULL[2]                                                                        ; |SP2_ACEX|AY_FULL[2]                                                                             ; regout           ;
; |SP2_ACEX|AY_FULL[1]                                                                        ; |SP2_ACEX|AY_FULL[1]                                                                             ; regout           ;
; |SP2_ACEX|ALL_MODE[2]                                                                       ; |SP2_ACEX|ALL_MODE[2]                                                                            ; regout           ;
; |SP2_ACEX|ALL_MODE[0]                                                                       ; |SP2_ACEX|ALL_MODE[0]                                                                            ; regout           ;
; |SP2_ACEX|XACS~reg                                                                          ; |SP2_ACEX|XACS~reg                                                                               ; regout           ;
; |SP2_ACEX|SINC_HOLD[8]                                                                      ; |SP2_ACEX|SINC_HOLD[8]                                                                           ; regout           ;
; |SP2_ACEX|SINC_HOLD[7]                                                                      ; |SP2_ACEX|SINC_HOLD[7]                                                                           ; regout           ;
; |SP2_ACEX|SINC_HOLD[6]                                                                      ; |SP2_ACEX|SINC_HOLD[6]                                                                           ; regout           ;
; |SP2_ACEX|SINC_HOLD[5]                                                                      ; |SP2_ACEX|SINC_HOLD[5]                                                                           ; regout           ;
; |SP2_ACEX|SINC_HOLD[4]                                                                      ; |SP2_ACEX|SINC_HOLD[4]                                                                           ; regout           ;
; |SP2_ACEX|SINC_HOLD[3]                                                                      ; |SP2_ACEX|SINC_HOLD[3]                                                                           ; regout           ;
; |SP2_ACEX|SINC_HOLD[2]                                                                      ; |SP2_ACEX|SINC_HOLD[2]                                                                           ; regout           ;
; |SP2_ACEX|SINC_HOLD[1]                                                                      ; |SP2_ACEX|SINC_HOLD[1]                                                                           ; regout           ;
; |SP2_ACEX|SINC_HOLD[0]                                                                      ; |SP2_ACEX|SINC_HOLD[0]                                                                           ; regout           ;
; |SP2_ACEX|HOLD[7]                                                                           ; |SP2_ACEX|HOLD[7]                                                                                ; regout           ;
; |SP2_ACEX|HOLD[6]                                                                           ; |SP2_ACEX|HOLD[6]                                                                                ; regout           ;
; |SP2_ACEX|HOLD[5]                                                                           ; |SP2_ACEX|HOLD[5]                                                                                ; regout           ;
; |SP2_ACEX|HOLD[4]                                                                           ; |SP2_ACEX|HOLD[4]                                                                                ; regout           ;
; |SP2_ACEX|HOLD[3]                                                                           ; |SP2_ACEX|HOLD[3]                                                                                ; regout           ;
; |SP2_ACEX|HOLD[2]                                                                           ; |SP2_ACEX|HOLD[2]                                                                                ; regout           ;
; |SP2_ACEX|HOLD[1]                                                                           ; |SP2_ACEX|HOLD[1]                                                                                ; regout           ;
; |SP2_ACEX|HOLD[0]                                                                           ; |SP2_ACEX|HOLD[0]                                                                                ; regout           ;
; |SP2_ACEX|ISA_PORT[7]                                                                       ; |SP2_ACEX|ISA_PORT[7]                                                                            ; regout           ;
; |SP2_ACEX|ISA_PORT[6]                                                                       ; |SP2_ACEX|ISA_PORT[6]                                                                            ; regout           ;
; |SP2_ACEX|ISA_PORT[5]                                                                       ; |SP2_ACEX|ISA_PORT[5]                                                                            ; regout           ;
; |SP2_ACEX|ISA_PORT[4]                                                                       ; |SP2_ACEX|ISA_PORT[4]                                                                            ; regout           ;
; |SP2_ACEX|ISA_PORT[2]                                                                       ; |SP2_ACEX|ISA_PORT[2]                                                                            ; regout           ;
; |SP2_ACEX|ISA_PORT[1]                                                                       ; |SP2_ACEX|ISA_PORT[1]                                                                            ; regout           ;
; |SP2_ACEX|$00007                                                                            ; |SP2_ACEX|$00007                                                                                 ; out              ;
; |SP2_ACEX|$00008                                                                            ; |SP2_ACEX|$00008                                                                                 ; regout           ;
; |SP2_ACEX|$00012                                                                            ; |SP2_ACEX|$00012                                                                                 ; regout           ;
; |SP2_ACEX|$00022                                                                            ; |SP2_ACEX|$00022                                                                                 ; out              ;
; |SP2_ACEX|$00023                                                                            ; |SP2_ACEX|$00023                                                                                 ; out              ;
; |SP2_ACEX|$00024                                                                            ; |SP2_ACEX|$00024                                                                                 ; out              ;
; |SP2_ACEX|$00025                                                                            ; |SP2_ACEX|$00025                                                                                 ; out              ;
; |SP2_ACEX|$00029                                                                            ; |SP2_ACEX|$00029                                                                                 ; out              ;
; |SP2_ACEX|$00030                                                                            ; |SP2_ACEX|$00030                                                                                 ; out              ;
; |SP2_ACEX|$00031                                                                            ; |SP2_ACEX|$00031                                                                                 ; out              ;
; |SP2_ACEX|$00032                                                                            ; |SP2_ACEX|$00032                                                                                 ; out              ;
; |SP2_ACEX|$00036                                                                            ; |SP2_ACEX|$00036                                                                                 ; out              ;
; |SP2_ACEX|$00037                                                                            ; |SP2_ACEX|$00037                                                                                 ; out              ;
; |SP2_ACEX|$00038                                                                            ; |SP2_ACEX|$00038                                                                                 ; out              ;
; |SP2_ACEX|$00039                                                                            ; |SP2_ACEX|$00039                                                                                 ; out              ;
; |SP2_ACEX|$00043                                                                            ; |SP2_ACEX|$00043                                                                                 ; out              ;
; |SP2_ACEX|$00044                                                                            ; |SP2_ACEX|$00044                                                                                 ; out              ;
; |SP2_ACEX|$00045                                                                            ; |SP2_ACEX|$00045                                                                                 ; out              ;
; |SP2_ACEX|$00046                                                                            ; |SP2_ACEX|$00046                                                                                 ; out              ;
; |SP2_ACEX|$00050                                                                            ; |SP2_ACEX|$00050                                                                                 ; out              ;
; |SP2_ACEX|$00051                                                                            ; |SP2_ACEX|$00051                                                                                 ; out              ;
; |SP2_ACEX|$00052                                                                            ; |SP2_ACEX|$00052                                                                                 ; out              ;
; |SP2_ACEX|$00053                                                                            ; |SP2_ACEX|$00053                                                                                 ; out              ;
; |SP2_ACEX|$00057                                                                            ; |SP2_ACEX|$00057                                                                                 ; out              ;
; |SP2_ACEX|$00058                                                                            ; |SP2_ACEX|$00058                                                                                 ; out              ;
; |SP2_ACEX|$00059                                                                            ; |SP2_ACEX|$00059                                                                                 ; out              ;
; |SP2_ACEX|$00060                                                                            ; |SP2_ACEX|$00060                                                                                 ; out              ;
; |SP2_ACEX|$00064                                                                            ; |SP2_ACEX|$00064                                                                                 ; out              ;
; |SP2_ACEX|$00065                                                                            ; |SP2_ACEX|$00065                                                                                 ; out              ;
; |SP2_ACEX|$00066                                                                            ; |SP2_ACEX|$00066                                                                                 ; out              ;
; |SP2_ACEX|$00067                                                                            ; |SP2_ACEX|$00067                                                                                 ; out              ;
; |SP2_ACEX|$00071                                                                            ; |SP2_ACEX|$00071                                                                                 ; out              ;
; |SP2_ACEX|$00072                                                                            ; |SP2_ACEX|$00072                                                                                 ; out              ;
; |SP2_ACEX|$00073                                                                            ; |SP2_ACEX|$00073                                                                                 ; out              ;
; |SP2_ACEX|$00074                                                                            ; |SP2_ACEX|$00074                                                                                 ; out              ;
; |SP2_ACEX|TEST_SWITCH                                                                       ; |SP2_ACEX|TEST_SWITCH                                                                            ; regout           ;
; |SP2_ACEX|$00077~1                                                                          ; |SP2_ACEX|$00077~1                                                                               ; out0             ;
; |SP2_ACEX|SYS_ENA2                                                                          ; |SP2_ACEX|SYS_ENA2                                                                               ; regout           ;
; |SP2_ACEX|$00084                                                                            ; |SP2_ACEX|$00084                                                                                 ; regout           ;
; |SP2_ACEX|$00085                                                                            ; |SP2_ACEX|$00085                                                                                 ; regout           ;
; |SP2_ACEX|/SYS                                                                              ; |SP2_ACEX|/SYS                                                                                   ; regout           ;
; |SP2_ACEX|SYS_PG                                                                            ; |SP2_ACEX|SYS_PG                                                                                 ; regout           ;
; |SP2_ACEX|CASH_ON                                                                           ; |SP2_ACEX|CASH_ON                                                                                ; regout           ;
; |SP2_ACEX|CS_ISA                                                                            ; |SP2_ACEX|CS_ISA                                                                                 ; regout           ;
; |SP2_ACEX|CS_CASHT                                                                          ; |SP2_ACEX|CS_CASHT                                                                               ; regout           ;
; |SP2_ACEX|$00107                                                                            ; |SP2_ACEX|$00107                                                                                 ; regout           ;
; |SP2_ACEX|$00110                                                                            ; |SP2_ACEX|$00110                                                                                 ; regout           ;
; |SP2_ACEX|$00111                                                                            ; |SP2_ACEX|$00111                                                                                 ; regout           ;
; |SP2_ACEX|$00112                                                                            ; |SP2_ACEX|$00112                                                                                 ; regout           ;
; |SP2_ACEX|TAPE_OUT                                                                          ; |SP2_ACEX|TAPE_OUT                                                                               ; out0             ;
; |SP2_ACEX|$00121                                                                            ; |SP2_ACEX|$00121                                                                                 ; out              ;
; |SP2_ACEX|kbd_dd                                                                            ; |SP2_ACEX|kbd_dd                                                                                 ; regout           ;
; |SP2_ACEX|kbd_cc                                                                            ; |SP2_ACEX|kbd_cc                                                                                 ; regout           ;
; |SP2_ACEX|TAPE_IN                                                                           ; |SP2_ACEX|TAPE_IN                                                                                ; regout           ;
; |SP2_ACEX|SINC_1                                                                            ; |SP2_ACEX|SINC_1                                                                                 ; regout           ;
; |SP2_ACEX|SINC_1M                                                                           ; |SP2_ACEX|SINC_1M                                                                                ; regout           ;
; |SP2_ACEX|SINC_2M                                                                           ; |SP2_ACEX|SINC_2M                                                                                ; regout           ;
; |SP2_ACEX|copy_sinc_h                                                                       ; |SP2_ACEX|copy_sinc_h                                                                            ; regout           ;
; |SP2_ACEX|$00133                                                                            ; |SP2_ACEX|$00133                                                                                 ; regout           ;
; |SP2_ACEX|copy_sinc_v                                                                       ; |SP2_ACEX|copy_sinc_v                                                                            ; regout           ;
; |SP2_ACEX|$00135                                                                            ; |SP2_ACEX|$00135                                                                                 ; regout           ;
; |SP2_ACEX|dos                                                                               ; |SP2_ACEX|dos                                                                                    ; regout           ;
; |SP2_ACEX|$00150                                                                            ; |SP2_ACEX|$00150                                                                                 ; regout           ;
; |SP2_ACEX|$00159                                                                            ; |SP2_ACEX|$00159                                                                                 ; regout           ;
; |SP2_ACEX|$00162                                                                            ; |SP2_ACEX|$00162                                                                                 ; regout           ;
; |SP2_ACEX|$00163                                                                            ; |SP2_ACEX|$00163                                                                                 ; regout           ;
; |SP2_ACEX|$00164                                                                            ; |SP2_ACEX|$00164                                                                                 ; regout           ;
; |SP2_ACEX|CBL_INT                                                                           ; |SP2_ACEX|CBL_INT                                                                                ; regout           ;
; |SP2_ACEX|$00172                                                                            ; |SP2_ACEX|$00172                                                                                 ; regout           ;
; |SP2_ACEX|$00173                                                                            ; |SP2_ACEX|$00173                                                                                 ; regout           ;
; |SP2_ACEX|$00174                                                                            ; |SP2_ACEX|$00174                                                                                 ; regout           ;
; |SP2_ACEX|$00177                                                                            ; |SP2_ACEX|$00177                                                                                 ; regout           ;
; |SP2_ACEX|$00179                                                                            ; |SP2_ACEX|$00179                                                                                 ; regout           ;
; |SP2_ACEX|$00181                                                                            ; |SP2_ACEX|$00181                                                                                 ; regout           ;
; |SP2_ACEX|$00182                                                                            ; |SP2_ACEX|$00182                                                                                 ; regout           ;
; |SP2_ACEX|$00183                                                                            ; |SP2_ACEX|$00183                                                                                 ; regout           ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][15]                                       ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[15]                                                     ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][14]                                       ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[14]                                                     ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][13]                                       ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[13]                                                     ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][12]                                       ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[12]                                                     ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][11]                                       ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[11]                                                     ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][10]                                       ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[10]                                                     ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][9]                                        ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[9]                                                      ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][8]                                        ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[8]                                                      ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][7]                                        ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[7]                                                      ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][6]                                        ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[6]                                                      ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][5]                                        ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[5]                                                      ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][4]                                        ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[4]                                                      ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][3]                                        ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[3]                                                      ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][2]                                        ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[2]                                                      ; dataout          ;
; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][1]                                        ; |SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|q[1]                                                      ; dataout          ;
; |SP2_ACEX|ay:AY3|_~0                                                                        ; |SP2_ACEX|ay:AY3|_~0                                                                             ; out0             ;
; |SP2_ACEX|ay:AY3|_~3                                                                        ; |SP2_ACEX|ay:AY3|_~3                                                                             ; out0             ;
; |SP2_ACEX|ay:AY3|_~6                                                                        ; |SP2_ACEX|ay:AY3|_~6                                                                             ; out0             ;
; |SP2_ACEX|ay:AY3|_~7                                                                        ; |SP2_ACEX|ay:AY3|_~7                                                                             ; out0             ;
; |SP2_ACEX|ay:AY3|_~10                                                                       ; |SP2_ACEX|ay:AY3|_~10                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~11                                                                       ; |SP2_ACEX|ay:AY3|_~11                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~14                                                                       ; |SP2_ACEX|ay:AY3|_~14                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~17                                                                       ; |SP2_ACEX|ay:AY3|_~17                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AX[5]~1                                                                 ; |SP2_ACEX|ay:AY3|AY_AX[5]~1                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AX[2]~8                                                                 ; |SP2_ACEX|ay:AY3|AY_AX[2]~8                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AX[0]~10                                                                ; |SP2_ACEX|ay:AY3|AY_AX[0]~10                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|_~30                                                                       ; |SP2_ACEX|ay:AY3|_~30                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~43                                                                       ; |SP2_ACEX|ay:AY3|_~43                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~44                                                                       ; |SP2_ACEX|ay:AY3|_~44                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~45                                                                       ; |SP2_ACEX|ay:AY3|_~45                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~46                                                                       ; |SP2_ACEX|ay:AY3|_~46                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DQX[3]~0                                                                ; |SP2_ACEX|ay:AY3|AY_DQX[3]~0                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DQX[2]~1                                                                ; |SP2_ACEX|ay:AY3|AY_DQX[2]~1                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DQX[1]~2                                                                ; |SP2_ACEX|ay:AY3|AY_DQX[1]~2                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_DQX[0]~3                                                                ; |SP2_ACEX|ay:AY3|AY_DQX[0]~3                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|_~53                                                                       ; |SP2_ACEX|ay:AY3|_~53                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~56                                                                       ; |SP2_ACEX|ay:AY3|_~56                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|AY_CH_MIX~0                                                                ; |SP2_ACEX|ay:AY3|AY_CH_MIX~0                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|_~58                                                                       ; |SP2_ACEX|ay:AY3|_~58                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|AY_SH[16]~0                                                                ; |SP2_ACEX|ay:AY3|AY_SH[16]~0                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|AY_SH[16]~1                                                                ; |SP2_ACEX|ay:AY3|AY_SH[16]~1                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|_~59                                                                       ; |SP2_ACEX|ay:AY3|_~59                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~60                                                                       ; |SP2_ACEX|ay:AY3|_~60                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~61                                                                       ; |SP2_ACEX|ay:AY3|_~61                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~62                                                                       ; |SP2_ACEX|ay:AY3|_~62                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~64                                                                       ; |SP2_ACEX|ay:AY3|_~64                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~65                                                                       ; |SP2_ACEX|ay:AY3|_~65                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~66                                                                       ; |SP2_ACEX|ay:AY3|_~66                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~67                                                                       ; |SP2_ACEX|ay:AY3|_~67                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AA[3]~0                                                                 ; |SP2_ACEX|ay:AY3|AY_AA[3]~0                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AA[2]~1                                                                 ; |SP2_ACEX|ay:AY3|AY_AA[2]~1                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AA[1]~2                                                                 ; |SP2_ACEX|ay:AY3|AY_AA[1]~2                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|AY_AA[0]~3                                                                 ; |SP2_ACEX|ay:AY3|AY_AA[0]~3                                                                      ; out0             ;
; |SP2_ACEX|ay:AY3|_~69                                                                       ; |SP2_ACEX|ay:AY3|_~69                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~70                                                                       ; |SP2_ACEX|ay:AY3|_~70                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[7]~1                                                              ; |SP2_ACEX|ay:AY3|AY_CH_CS[7]~1                                                                   ; out0             ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[6]~2                                                              ; |SP2_ACEX|ay:AY3|AY_CH_CS[6]~2                                                                   ; out0             ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[5]~3                                                              ; |SP2_ACEX|ay:AY3|AY_CH_CS[5]~3                                                                   ; out0             ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[4]~4                                                              ; |SP2_ACEX|ay:AY3|AY_CH_CS[4]~4                                                                   ; out0             ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[3]~5                                                              ; |SP2_ACEX|ay:AY3|AY_CH_CS[3]~5                                                                   ; out0             ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[2]~6                                                              ; |SP2_ACEX|ay:AY3|AY_CH_CS[2]~6                                                                   ; out0             ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[1]~7                                                              ; |SP2_ACEX|ay:AY3|AY_CH_CS[1]~7                                                                   ; out0             ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[0]~8                                                              ; |SP2_ACEX|ay:AY3|AY_CH_CS[0]~8                                                                   ; out0             ;
; |SP2_ACEX|ay:AY3|_~72                                                                       ; |SP2_ACEX|ay:AY3|_~72                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~74                                                                       ; |SP2_ACEX|ay:AY3|_~74                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~77                                                                       ; |SP2_ACEX|ay:AY3|_~77                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~79                                                                       ; |SP2_ACEX|ay:AY3|_~79                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~82                                                                       ; |SP2_ACEX|ay:AY3|_~82                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~85                                                                       ; |SP2_ACEX|ay:AY3|_~85                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~89                                                                       ; |SP2_ACEX|ay:AY3|_~89                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~91                                                                       ; |SP2_ACEX|ay:AY3|_~91                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~94                                                                       ; |SP2_ACEX|ay:AY3|_~94                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~97                                                                       ; |SP2_ACEX|ay:AY3|_~97                                                                            ; out0             ;
; |SP2_ACEX|ay:AY3|_~101                                                                      ; |SP2_ACEX|ay:AY3|_~101                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~104                                                                      ; |SP2_ACEX|ay:AY3|_~104                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~108                                                                      ; |SP2_ACEX|ay:AY3|_~108                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~112                                                                      ; |SP2_ACEX|ay:AY3|_~112                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|AY_OUTS3Y~0                                                                ; |SP2_ACEX|ay:AY3|AY_OUTS3Y~0                                                                     ; out0             ;
; |SP2_ACEX|ay:AY3|_~122                                                                      ; |SP2_ACEX|ay:AY3|_~122                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~124                                                                      ; |SP2_ACEX|ay:AY3|_~124                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~126                                                                      ; |SP2_ACEX|ay:AY3|_~126                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|AY_BINV~0                                                                  ; |SP2_ACEX|ay:AY3|AY_BINV~0                                                                       ; out0             ;
; |SP2_ACEX|ay:AY3|AY_ABLK~0                                                                  ; |SP2_ACEX|ay:AY3|AY_ABLK~0                                                                       ; out0             ;
; |SP2_ACEX|ay:AY3|_~129                                                                      ; |SP2_ACEX|ay:AY3|_~129                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|AY_BBLK~0                                                                  ; |SP2_ACEX|ay:AY3|AY_BBLK~0                                                                       ; out0             ;
; |SP2_ACEX|ay:AY3|_~130                                                                      ; |SP2_ACEX|ay:AY3|_~130                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|$00033~0                                                                   ; |SP2_ACEX|ay:AY3|$00033~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|_~132                                                                      ; |SP2_ACEX|ay:AY3|_~132                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|$00032~0                                                                   ; |SP2_ACEX|ay:AY3|$00032~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|_~135                                                                      ; |SP2_ACEX|ay:AY3|_~135                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~138                                                                      ; |SP2_ACEX|ay:AY3|_~138                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~140                                                                      ; |SP2_ACEX|ay:AY3|_~140                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|$00031~0                                                                   ; |SP2_ACEX|ay:AY3|$00031~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|_~141                                                                      ; |SP2_ACEX|ay:AY3|_~141                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|AY_SH_Q~0                                                                  ; |SP2_ACEX|ay:AY3|AY_SH_Q~0                                                                       ; out0             ;
; |SP2_ACEX|ay:AY3|_~145                                                                      ; |SP2_ACEX|ay:AY3|_~145                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~146                                                                      ; |SP2_ACEX|ay:AY3|_~146                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|$00029~0                                                                   ; |SP2_ACEX|ay:AY3|$00029~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|_~147                                                                      ; |SP2_ACEX|ay:AY3|_~147                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~148                                                                      ; |SP2_ACEX|ay:AY3|_~148                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|$00028~0                                                                   ; |SP2_ACEX|ay:AY3|$00028~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|_~149                                                                      ; |SP2_ACEX|ay:AY3|_~149                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|_~150                                                                      ; |SP2_ACEX|ay:AY3|_~150                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|$00027~0                                                                   ; |SP2_ACEX|ay:AY3|$00027~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|$00026~0                                                                   ; |SP2_ACEX|ay:AY3|$00026~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|_~158                                                                      ; |SP2_ACEX|ay:AY3|_~158                                                                           ; out0             ;
; |SP2_ACEX|ay:AY3|AY_OUTS[3]~0                                                               ; |SP2_ACEX|ay:AY3|AY_OUTS[3]~0                                                                    ; out0             ;
; |SP2_ACEX|ay:AY3|$00014~0                                                                   ; |SP2_ACEX|ay:AY3|$00014~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|$00013~0                                                                   ; |SP2_ACEX|ay:AY3|$00013~0                                                                        ; out0             ;
; |SP2_ACEX|ay:AY3|AY_F_R1~0                                                                  ; |SP2_ACEX|ay:AY3|AY_F_R1~0                                                                       ; out0             ;
; |SP2_ACEX|ay:AY3|BWR                                                                        ; |SP2_ACEX|ay:AY3|BWR                                                                             ; regout           ;
; |SP2_ACEX|ay:AY3|AY_ADR[3]                                                                  ; |SP2_ACEX|ay:AY3|AY_ADR[3]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_ADR[2]                                                                  ; |SP2_ACEX|ay:AY3|AY_ADR[2]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_ADR[1]                                                                  ; |SP2_ACEX|ay:AY3|AY_ADR[1]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_ADR[0]                                                                  ; |SP2_ACEX|ay:AY3|AY_ADR[0]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_AAX[0]                                                                  ; |SP2_ACEX|ay:AY3|AY_AAX[0]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_X_[5]                                                                   ; |SP2_ACEX|ay:AY3|AY_X_[5]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_X_[4]                                                                   ; |SP2_ACEX|ay:AY3|AY_X_[4]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_X_[3]                                                                   ; |SP2_ACEX|ay:AY3|AY_X_[3]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_X_[2]                                                                   ; |SP2_ACEX|ay:AY3|AY_X_[2]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_X_[1]                                                                   ; |SP2_ACEX|ay:AY3|AY_X_[1]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_X_[0]                                                                   ; |SP2_ACEX|ay:AY3|AY_X_[0]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_GF[3]                                                                   ; |SP2_ACEX|ay:AY3|AY_GF[3]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_GF[2]                                                                   ; |SP2_ACEX|ay:AY3|AY_GF[2]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_GF[1]                                                                   ; |SP2_ACEX|ay:AY3|AY_GF[1]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_GF[0]                                                                   ; |SP2_ACEX|ay:AY3|AY_GF[0]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_OUT[3]                                                                  ; |SP2_ACEX|ay:AY3|AY_OUT[3]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_OUT[2]                                                                  ; |SP2_ACEX|ay:AY3|AY_OUT[2]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_OUT[1]                                                                  ; |SP2_ACEX|ay:AY3|AY_OUT[1]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[16]                                                                  ; |SP2_ACEX|ay:AY3|AY_SH[16]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[15]                                                                  ; |SP2_ACEX|ay:AY3|AY_SH[15]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[14]                                                                  ; |SP2_ACEX|ay:AY3|AY_SH[14]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[13]                                                                  ; |SP2_ACEX|ay:AY3|AY_SH[13]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[12]                                                                  ; |SP2_ACEX|ay:AY3|AY_SH[12]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[11]                                                                  ; |SP2_ACEX|ay:AY3|AY_SH[11]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[10]                                                                  ; |SP2_ACEX|ay:AY3|AY_SH[10]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[9]                                                                   ; |SP2_ACEX|ay:AY3|AY_SH[9]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[8]                                                                   ; |SP2_ACEX|ay:AY3|AY_SH[8]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[7]                                                                   ; |SP2_ACEX|ay:AY3|AY_SH[7]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[6]                                                                   ; |SP2_ACEX|ay:AY3|AY_SH[6]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[5]                                                                   ; |SP2_ACEX|ay:AY3|AY_SH[5]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[4]                                                                   ; |SP2_ACEX|ay:AY3|AY_SH[4]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[3]                                                                   ; |SP2_ACEX|ay:AY3|AY_SH[3]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[2]                                                                   ; |SP2_ACEX|ay:AY3|AY_SH[2]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[1]                                                                   ; |SP2_ACEX|ay:AY3|AY_SH[1]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH[0]                                                                   ; |SP2_ACEX|ay:AY3|AY_SH[0]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_AA[3]                                                                   ; |SP2_ACEX|ay:AY3|AY_AA[3]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_AA[2]                                                                   ; |SP2_ACEX|ay:AY3|AY_AA[2]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_AA[1]                                                                   ; |SP2_ACEX|ay:AY3|AY_AA[1]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_AA[0]                                                                   ; |SP2_ACEX|ay:AY3|AY_AA[0]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CCC[7]                                                                  ; |SP2_ACEX|ay:AY3|AY_CCC[7]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CCC[6]                                                                  ; |SP2_ACEX|ay:AY3|AY_CCC[6]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_VA[3]                                                                   ; |SP2_ACEX|ay:AY3|AY_VA[3]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_VA[2]                                                                   ; |SP2_ACEX|ay:AY3|AY_VA[2]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_VA[1]                                                                   ; |SP2_ACEX|ay:AY3|AY_VA[1]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_VA[0]                                                                   ; |SP2_ACEX|ay:AY3|AY_VA[0]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_VAR                                                                     ; |SP2_ACEX|ay:AY3|AY_VAR                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|AY_VX                                                                      ; |SP2_ACEX|ay:AY3|AY_VX                                                                           ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DQX[3]                                                                  ; |SP2_ACEX|ay:AY3|AY_DQX[3]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DQX[2]                                                                  ; |SP2_ACEX|ay:AY3|AY_DQX[2]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DQX[1]                                                                  ; |SP2_ACEX|ay:AY3|AY_DQX[1]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DQX[0]                                                                  ; |SP2_ACEX|ay:AY3|AY_DQX[0]                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_MIX                                                                  ; |SP2_ACEX|ay:AY3|AY_CH_MIX                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DD[7]                                                                   ; |SP2_ACEX|ay:AY3|AY_DD[7]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DD[6]                                                                   ; |SP2_ACEX|ay:AY3|AY_DD[6]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DD[5]                                                                   ; |SP2_ACEX|ay:AY3|AY_DD[5]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DD[4]                                                                   ; |SP2_ACEX|ay:AY3|AY_DD[4]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DD[3]                                                                   ; |SP2_ACEX|ay:AY3|AY_DD[3]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DD[2]                                                                   ; |SP2_ACEX|ay:AY3|AY_DD[2]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DD[1]                                                                   ; |SP2_ACEX|ay:AY3|AY_DD[1]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_DD[0]                                                                   ; |SP2_ACEX|ay:AY3|AY_DD[0]                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[8]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_CS[8]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[7]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_CS[7]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[6]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_CS[6]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[5]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_CS[5]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[4]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_CS[4]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[3]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_CS[3]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[2]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_CS[2]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[1]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_CS[1]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_CS[0]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_CS[0]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_LX[10]                                                               ; |SP2_ACEX|ay:AY3|AY_CH_LX[10]                                                                    ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_LX[9]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_LX[9]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_LX[8]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_LX[8]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_LX[7]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_LX[7]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_LX[6]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_LX[6]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_LX[5]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_LX[5]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_LX[4]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_LX[4]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_LX[3]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_LX[3]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_LX[2]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_LX[2]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_LX[1]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_LX[1]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_LX[0]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_LX[0]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_RX[10]                                                               ; |SP2_ACEX|ay:AY3|AY_CH_RX[10]                                                                    ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_RX[9]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_RX[9]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_RX[8]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_RX[8]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_RX[7]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_RX[7]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_RX[6]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_RX[6]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_RX[5]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_RX[5]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_RX[4]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_RX[4]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_RX[3]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_RX[3]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_RX[2]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_RX[2]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_RX[1]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_RX[1]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_CH_RX[0]                                                                ; |SP2_ACEX|ay:AY3|AY_CH_RX[0]                                                                     ; regout           ;
; |SP2_ACEX|ay:AY3|AY_F_R1                                                                    ; |SP2_ACEX|ay:AY3|AY_F_R1                                                                         ; regout           ;
; |SP2_ACEX|ay:AY3|AY_F_RES                                                                   ; |SP2_ACEX|ay:AY3|AY_F_RES                                                                        ; regout           ;
; |SP2_ACEX|ay:AY3|$00002                                                                     ; |SP2_ACEX|ay:AY3|$00002                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|$00013                                                                     ; |SP2_ACEX|ay:AY3|$00013                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|$00014                                                                     ; |SP2_ACEX|ay:AY3|$00014                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|AY_OUTS[3]                                                                 ; |SP2_ACEX|ay:AY3|AY_OUTS[3]                                                                      ; regout           ;
; |SP2_ACEX|ay:AY3|$00026                                                                     ; |SP2_ACEX|ay:AY3|$00026                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|AY_SH_Q                                                                    ; |SP2_ACEX|ay:AY3|AY_SH_Q                                                                         ; regout           ;
; |SP2_ACEX|ay:AY3|$00031                                                                     ; |SP2_ACEX|ay:AY3|$00031                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|$00032                                                                     ; |SP2_ACEX|ay:AY3|$00032                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|$00033                                                                     ; |SP2_ACEX|ay:AY3|$00033                                                                          ; regout           ;
; |SP2_ACEX|ay:AY3|AY_BBLK                                                                    ; |SP2_ACEX|ay:AY3|AY_BBLK                                                                         ; regout           ;
; |SP2_ACEX|ay:AY3|AY_ABLK                                                                    ; |SP2_ACEX|ay:AY3|AY_ABLK                                                                         ; regout           ;
; |SP2_ACEX|ay:AY3|AY_BINV                                                                    ; |SP2_ACEX|ay:AY3|AY_BINV                                                                         ; regout           ;
; |SP2_ACEX|ay:AY3|AY_OUTS3X                                                                  ; |SP2_ACEX|ay:AY3|AY_OUTS3X                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|AY_OUTS3Y                                                                  ; |SP2_ACEX|ay:AY3|AY_OUTS3Y                                                                       ; regout           ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[0]~0                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[0]~0                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~0                                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~0                                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[8]~3                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[8]~3                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[7]~4                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[7]~4                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[6]~5                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[6]~5                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[5]~6                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[5]~6                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[4]~7                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[4]~7                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[3]~8                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[3]~8                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[2]~9                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[2]~9                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[1]~10                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[1]~10                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[10]                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[10]                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[9]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[9]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[8]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[8]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[7]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[7]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[6]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[6]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[5]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[5]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[4]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[4]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[3]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[3]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[2]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[2]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[1]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|unreg_res_node[1]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~6                                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~6                                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~7                                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~7                                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~8                                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~8                                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~9                                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~9                                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~10                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~10                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~11                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~11                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~12                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~12                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~13                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~13                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~16                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~16                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~17                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~17                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~18                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~18                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~19                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~19                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~20                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~20                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~21                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~21                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~22                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~22                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~23                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~23                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~24                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~24                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~25                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~25                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~26                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~26                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~27                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~27                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~28                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~28                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~29                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~29                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~30                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~30                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~31                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~31                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~32                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~32                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~33                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~33                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~36                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~36                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~37                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~37                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~38                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~38                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~39                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~39                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~40                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~40                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~41                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~41                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~42                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~42                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~43                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|_~43                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]     ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]          ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cout[9]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cout[8]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cout[7]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cout[6]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cout[5]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cout[4]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cout[3]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cout[2]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cout[1]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cout[0]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00045|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[0]~0                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[0]~0                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~0                                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~0                                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[8]~3                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[8]~3                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[7]~4                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[7]~4                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[6]~5                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[6]~5                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[5]~6                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[5]~6                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[4]~7                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[4]~7                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[3]~8                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[3]~8                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[2]~9                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[2]~9                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[1]~10                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[1]~10                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[10]                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[10]                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[9]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[9]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[8]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[8]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[7]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[7]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[6]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[6]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[5]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[5]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[4]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[4]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[3]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[3]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[2]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[2]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[1]                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|unreg_res_node[1]                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~6                                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~6                                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~7                                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~7                                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~8                                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~8                                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~9                                       ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~9                                            ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~10                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~10                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~11                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~11                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~12                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~12                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~13                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~13                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~16                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~16                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~17                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~17                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~18                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~18                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~19                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~19                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~20                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~20                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~21                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~21                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~22                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~22                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~23                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~23                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~24                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~24                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~25                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~25                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~26                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~26                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~27                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~27                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~28                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~28                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~29                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~29                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~30                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~30                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~31                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~31                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~32                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~32                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~33                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~33                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~36                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~36                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~37                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~37                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~38                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~38                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~39                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~39                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~40                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~40                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~41                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~41                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~42                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~42                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~43                                      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|_~43                                           ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]     ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]          ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cout[9]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cout[8]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cout[7]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cout[6]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cout[5]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cout[4]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cout[3]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cout[2]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cout[1]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]           ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cout[0]                ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; |SP2_ACEX|ay:AY3|lpm_add_sub:$00043|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]           ; sout             ;
; |SP2_ACEX|acceler:ACC|RETI~0                                                                ; |SP2_ACEX|acceler:ACC|RETI~0                                                                     ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_BLK~0                                                             ; |SP2_ACEX|acceler:ACC|ACC_BLK~0                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|_~29                                                                  ; |SP2_ACEX|acceler:ACC|_~29                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~31                                                                  ; |SP2_ACEX|acceler:ACC|_~31                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~34                                                                  ; |SP2_ACEX|acceler:ACC|_~34                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~35                                                                  ; |SP2_ACEX|acceler:ACC|_~35                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~36                                                                  ; |SP2_ACEX|acceler:ACC|_~36                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~37                                                                  ; |SP2_ACEX|acceler:ACC|_~37                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~38                                                                  ; |SP2_ACEX|acceler:ACC|_~38                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~39                                                                  ; |SP2_ACEX|acceler:ACC|_~39                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~40                                                                  ; |SP2_ACEX|acceler:ACC|_~40                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_C                                                                 ; |SP2_ACEX|acceler:ACC|ACC_C                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~50                                                                  ; |SP2_ACEX|acceler:ACC|_~50                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~51                                                                  ; |SP2_ACEX|acceler:ACC|_~51                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~52                                                                  ; |SP2_ACEX|acceler:ACC|_~52                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~53                                                                  ; |SP2_ACEX|acceler:ACC|_~53                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~54                                                                  ; |SP2_ACEX|acceler:ACC|_~54                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~55                                                                  ; |SP2_ACEX|acceler:ACC|_~55                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~56                                                                  ; |SP2_ACEX|acceler:ACC|_~56                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~57                                                                  ; |SP2_ACEX|acceler:ACC|_~57                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~68                                                                  ; |SP2_ACEX|acceler:ACC|_~68                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~69                                                                  ; |SP2_ACEX|acceler:ACC|_~69                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~70                                                                  ; |SP2_ACEX|acceler:ACC|_~70                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~71                                                                  ; |SP2_ACEX|acceler:ACC|_~71                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~72                                                                  ; |SP2_ACEX|acceler:ACC|_~72                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~73                                                                  ; |SP2_ACEX|acceler:ACC|_~73                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~74                                                                  ; |SP2_ACEX|acceler:ACC|_~74                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~75                                                                  ; |SP2_ACEX|acceler:ACC|_~75                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~76                                                                  ; |SP2_ACEX|acceler:ACC|_~76                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~77                                                                  ; |SP2_ACEX|acceler:ACC|_~77                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~78                                                                  ; |SP2_ACEX|acceler:ACC|_~78                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~79                                                                  ; |SP2_ACEX|acceler:ACC|_~79                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~80                                                                  ; |SP2_ACEX|acceler:ACC|_~80                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~81                                                                  ; |SP2_ACEX|acceler:ACC|_~81                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~82                                                                  ; |SP2_ACEX|acceler:ACC|_~82                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~83                                                                  ; |SP2_ACEX|acceler:ACC|_~83                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~84                                                                  ; |SP2_ACEX|acceler:ACC|_~84                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~85                                                                  ; |SP2_ACEX|acceler:ACC|_~85                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~86                                                                  ; |SP2_ACEX|acceler:ACC|_~86                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~87                                                                  ; |SP2_ACEX|acceler:ACC|_~87                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~88                                                                  ; |SP2_ACEX|acceler:ACC|_~88                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~89                                                                  ; |SP2_ACEX|acceler:ACC|_~89                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~90                                                                  ; |SP2_ACEX|acceler:ACC|_~90                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~91                                                                  ; |SP2_ACEX|acceler:ACC|_~91                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~92                                                                  ; |SP2_ACEX|acceler:ACC|_~92                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~93                                                                  ; |SP2_ACEX|acceler:ACC|_~93                                                                       ; out0             ;
; |SP2_ACEX|acceler:ACC|_~110                                                                 ; |SP2_ACEX|acceler:ACC|_~110                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|XCNT[0]~7                                                             ; |SP2_ACEX|acceler:ACC|XCNT[0]~7                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_END~0                                                             ; |SP2_ACEX|acceler:ACC|ACC_END~0                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|_~112                                                                 ; |SP2_ACEX|acceler:ACC|_~112                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_END~1                                                             ; |SP2_ACEX|acceler:ACC|ACC_END~1                                                                  ; out0             ;
; |SP2_ACEX|acceler:ACC|_~121                                                                 ; |SP2_ACEX|acceler:ACC|_~121                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_DIR[5]~1                                                          ; |SP2_ACEX|acceler:ACC|ACC_DIR[5]~1                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_DIR[4]~2                                                          ; |SP2_ACEX|acceler:ACC|ACC_DIR[4]~2                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_DIR[2]~4                                                          ; |SP2_ACEX|acceler:ACC|ACC_DIR[2]~4                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_DIR[1]~5                                                          ; |SP2_ACEX|acceler:ACC|ACC_DIR[1]~5                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_DIR[0]~6                                                          ; |SP2_ACEX|acceler:ACC|ACC_DIR[0]~6                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|_~124                                                                 ; |SP2_ACEX|acceler:ACC|_~124                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~127                                                                 ; |SP2_ACEX|acceler:ACC|_~127                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~129                                                                 ; |SP2_ACEX|acceler:ACC|_~129                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~132                                                                 ; |SP2_ACEX|acceler:ACC|_~132                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~134                                                                 ; |SP2_ACEX|acceler:ACC|_~134                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_MODE[2]~0                                                         ; |SP2_ACEX|acceler:ACC|ACC_MODE[2]~0                                                              ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_MODE[3]~1                                                         ; |SP2_ACEX|acceler:ACC|ACC_MODE[3]~1                                                              ; out0             ;
; |SP2_ACEX|acceler:ACC|_~155                                                                 ; |SP2_ACEX|acceler:ACC|_~155                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~156                                                                 ; |SP2_ACEX|acceler:ACC|_~156                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~166                                                                 ; |SP2_ACEX|acceler:ACC|_~166                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~167                                                                 ; |SP2_ACEX|acceler:ACC|_~167                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~168                                                                 ; |SP2_ACEX|acceler:ACC|_~168                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~169                                                                 ; |SP2_ACEX|acceler:ACC|_~169                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~170                                                                 ; |SP2_ACEX|acceler:ACC|_~170                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~171                                                                 ; |SP2_ACEX|acceler:ACC|_~171                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~172                                                                 ; |SP2_ACEX|acceler:ACC|_~172                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~173                                                                 ; |SP2_ACEX|acceler:ACC|_~173                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~183                                                                 ; |SP2_ACEX|acceler:ACC|_~183                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~184                                                                 ; |SP2_ACEX|acceler:ACC|_~184                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~185                                                                 ; |SP2_ACEX|acceler:ACC|_~185                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~186                                                                 ; |SP2_ACEX|acceler:ACC|_~186                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~187                                                                 ; |SP2_ACEX|acceler:ACC|_~187                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~188                                                                 ; |SP2_ACEX|acceler:ACC|_~188                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~189                                                                 ; |SP2_ACEX|acceler:ACC|_~189                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~190                                                                 ; |SP2_ACEX|acceler:ACC|_~190                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~208                                                                 ; |SP2_ACEX|acceler:ACC|_~208                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~209                                                                 ; |SP2_ACEX|acceler:ACC|_~209                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~210                                                                 ; |SP2_ACEX|acceler:ACC|_~210                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~211                                                                 ; |SP2_ACEX|acceler:ACC|_~211                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~212                                                                 ; |SP2_ACEX|acceler:ACC|_~212                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~213                                                                 ; |SP2_ACEX|acceler:ACC|_~213                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~214                                                                 ; |SP2_ACEX|acceler:ACC|_~214                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~215                                                                 ; |SP2_ACEX|acceler:ACC|_~215                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~216                                                                 ; |SP2_ACEX|acceler:ACC|_~216                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~217                                                                 ; |SP2_ACEX|acceler:ACC|_~217                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~218                                                                 ; |SP2_ACEX|acceler:ACC|_~218                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~219                                                                 ; |SP2_ACEX|acceler:ACC|_~219                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~220                                                                 ; |SP2_ACEX|acceler:ACC|_~220                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~221                                                                 ; |SP2_ACEX|acceler:ACC|_~221                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~222                                                                 ; |SP2_ACEX|acceler:ACC|_~222                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~223                                                                 ; |SP2_ACEX|acceler:ACC|_~223                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~226                                                                 ; |SP2_ACEX|acceler:ACC|_~226                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~237                                                                 ; |SP2_ACEX|acceler:ACC|_~237                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~247                                                                 ; |SP2_ACEX|acceler:ACC|_~247                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~248                                                                 ; |SP2_ACEX|acceler:ACC|_~248                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~249                                                                 ; |SP2_ACEX|acceler:ACC|_~249                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~250                                                                 ; |SP2_ACEX|acceler:ACC|_~250                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~251                                                                 ; |SP2_ACEX|acceler:ACC|_~251                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~252                                                                 ; |SP2_ACEX|acceler:ACC|_~252                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~253                                                                 ; |SP2_ACEX|acceler:ACC|_~253                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~254                                                                 ; |SP2_ACEX|acceler:ACC|_~254                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~255                                                                 ; |SP2_ACEX|acceler:ACC|_~255                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~265                                                                 ; |SP2_ACEX|acceler:ACC|_~265                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~266                                                                 ; |SP2_ACEX|acceler:ACC|_~266                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~267                                                                 ; |SP2_ACEX|acceler:ACC|_~267                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~268                                                                 ; |SP2_ACEX|acceler:ACC|_~268                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~269                                                                 ; |SP2_ACEX|acceler:ACC|_~269                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~270                                                                 ; |SP2_ACEX|acceler:ACC|_~270                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~271                                                                 ; |SP2_ACEX|acceler:ACC|_~271                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~272                                                                 ; |SP2_ACEX|acceler:ACC|_~272                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~273                                                                 ; |SP2_ACEX|acceler:ACC|_~273                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~274                                                                 ; |SP2_ACEX|acceler:ACC|_~274                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~275                                                                 ; |SP2_ACEX|acceler:ACC|_~275                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~276                                                                 ; |SP2_ACEX|acceler:ACC|_~276                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~277                                                                 ; |SP2_ACEX|acceler:ACC|_~277                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~278                                                                 ; |SP2_ACEX|acceler:ACC|_~278                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~279                                                                 ; |SP2_ACEX|acceler:ACC|_~279                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~280                                                                 ; |SP2_ACEX|acceler:ACC|_~280                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~281                                                                 ; |SP2_ACEX|acceler:ACC|_~281                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~282                                                                 ; |SP2_ACEX|acceler:ACC|_~282                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~283                                                                 ; |SP2_ACEX|acceler:ACC|_~283                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~284                                                                 ; |SP2_ACEX|acceler:ACC|_~284                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~285                                                                 ; |SP2_ACEX|acceler:ACC|_~285                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~286                                                                 ; |SP2_ACEX|acceler:ACC|_~286                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~287                                                                 ; |SP2_ACEX|acceler:ACC|_~287                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~288                                                                 ; |SP2_ACEX|acceler:ACC|_~288                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~289                                                                 ; |SP2_ACEX|acceler:ACC|_~289                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[7]~8                                                          ; |SP2_ACEX|acceler:ACC|RAM_ADR[7]~8                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[6]~9                                                          ; |SP2_ACEX|acceler:ACC|RAM_ADR[6]~9                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[5]~10                                                         ; |SP2_ACEX|acceler:ACC|RAM_ADR[5]~10                                                              ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[4]~11                                                         ; |SP2_ACEX|acceler:ACC|RAM_ADR[4]~11                                                              ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[3]~12                                                         ; |SP2_ACEX|acceler:ACC|RAM_ADR[3]~12                                                              ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[2]~13                                                         ; |SP2_ACEX|acceler:ACC|RAM_ADR[2]~13                                                              ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[1]~14                                                         ; |SP2_ACEX|acceler:ACC|RAM_ADR[1]~14                                                              ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_ADR[0]~15                                                         ; |SP2_ACEX|acceler:ACC|RAM_ADR[0]~15                                                              ; out0             ;
; |SP2_ACEX|acceler:ACC|_~296                                                                 ; |SP2_ACEX|acceler:ACC|_~296                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~308                                                                 ; |SP2_ACEX|acceler:ACC|_~308                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~309                                                                 ; |SP2_ACEX|acceler:ACC|_~309                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~310                                                                 ; |SP2_ACEX|acceler:ACC|_~310                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~311                                                                 ; |SP2_ACEX|acceler:ACC|_~311                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~312                                                                 ; |SP2_ACEX|acceler:ACC|_~312                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~313                                                                 ; |SP2_ACEX|acceler:ACC|_~313                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|AA[10]~5                                                              ; |SP2_ACEX|acceler:ACC|AA[10]~5                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~314                                                                 ; |SP2_ACEX|acceler:ACC|_~314                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~315                                                                 ; |SP2_ACEX|acceler:ACC|_~315                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~316                                                                 ; |SP2_ACEX|acceler:ACC|_~316                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~317                                                                 ; |SP2_ACEX|acceler:ACC|_~317                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~318                                                                 ; |SP2_ACEX|acceler:ACC|_~318                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~319                                                                 ; |SP2_ACEX|acceler:ACC|_~319                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~320                                                                 ; |SP2_ACEX|acceler:ACC|_~320                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~321                                                                 ; |SP2_ACEX|acceler:ACC|_~321                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~322                                                                 ; |SP2_ACEX|acceler:ACC|_~322                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~324                                                                 ; |SP2_ACEX|acceler:ACC|_~324                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~326                                                                 ; |SP2_ACEX|acceler:ACC|_~326                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~327                                                                 ; |SP2_ACEX|acceler:ACC|_~327                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~328                                                                 ; |SP2_ACEX|acceler:ACC|_~328                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~329                                                                 ; |SP2_ACEX|acceler:ACC|_~329                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|$00037~0                                                              ; |SP2_ACEX|acceler:ACC|$00037~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~332                                                                 ; |SP2_ACEX|acceler:ACC|_~332                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~333                                                                 ; |SP2_ACEX|acceler:ACC|_~333                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|RAM_WR~0                                                              ; |SP2_ACEX|acceler:ACC|RAM_WR~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|$00031~0                                                              ; |SP2_ACEX|acceler:ACC|$00031~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|$00030~0                                                              ; |SP2_ACEX|acceler:ACC|$00030~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|$00029~0                                                              ; |SP2_ACEX|acceler:ACC|$00029~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|$00028~0                                                              ; |SP2_ACEX|acceler:ACC|$00028~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~340                                                                 ; |SP2_ACEX|acceler:ACC|_~340                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|$00022~0                                                              ; |SP2_ACEX|acceler:ACC|$00022~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|$00021~0                                                              ; |SP2_ACEX|acceler:ACC|$00021~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~363                                                                 ; |SP2_ACEX|acceler:ACC|_~363                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|START_ACC~0                                                           ; |SP2_ACEX|acceler:ACC|START_ACC~0                                                                ; out0             ;
; |SP2_ACEX|acceler:ACC|_~370                                                                 ; |SP2_ACEX|acceler:ACC|_~370                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|WR_C7~0                                                               ; |SP2_ACEX|acceler:ACC|WR_C7~0                                                                    ; out0             ;
; |SP2_ACEX|acceler:ACC|_~376                                                                 ; |SP2_ACEX|acceler:ACC|_~376                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|$00011~0                                                              ; |SP2_ACEX|acceler:ACC|$00011~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|$00007~0                                                              ; |SP2_ACEX|acceler:ACC|$00007~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|$00006~0                                                              ; |SP2_ACEX|acceler:ACC|$00006~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|ACC_GO~0                                                              ; |SP2_ACEX|acceler:ACC|ACC_GO~0                                                                   ; out0             ;
; |SP2_ACEX|acceler:ACC|_~389                                                                 ; |SP2_ACEX|acceler:ACC|_~389                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~393                                                                 ; |SP2_ACEX|acceler:ACC|_~393                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|_~395                                                                 ; |SP2_ACEX|acceler:ACC|_~395                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|CORRECT_1F~0                                                          ; |SP2_ACEX|acceler:ACC|CORRECT_1F~0                                                               ; out0             ;
; |SP2_ACEX|acceler:ACC|_~399                                                                 ; |SP2_ACEX|acceler:ACC|_~399                                                                      ; out0             ;
; |SP2_ACEX|acceler:ACC|DO[7]                                                                 ; |SP2_ACEX|acceler:ACC|DO[7]                                                                      ; regout           ;
; |SP2_ACEX|acceler:ACC|DO[1]                                                                 ; |SP2_ACEX|acceler:ACC|DO[1]                                                                      ; regout           ;
; |SP2_ACEX|acceler:ACC|PRF_CMD                                                               ; |SP2_ACEX|acceler:ACC|PRF_CMD                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|ED_CMD                                                                ; |SP2_ACEX|acceler:ACC|ED_CMD                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|IN_OUT_CMD                                                            ; |SP2_ACEX|acceler:ACC|IN_OUT_CMD                                                                 ; regout           ;
; |SP2_ACEX|acceler:ACC|ACC_BLK                                                               ; |SP2_ACEX|acceler:ACC|ACC_BLK                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|RETI                                                                  ; |SP2_ACEX|acceler:ACC|RETI                                                                       ; regout           ;
; |SP2_ACEX|acceler:ACC|AA[10]                                                                ; |SP2_ACEX|acceler:ACC|AA[10]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|RGACC[7]                                                              ; |SP2_ACEX|acceler:ACC|RGACC[7]                                                                   ; regout           ;
; |SP2_ACEX|acceler:ACC|RGACC[6]                                                              ; |SP2_ACEX|acceler:ACC|RGACC[6]                                                                   ; regout           ;
; |SP2_ACEX|acceler:ACC|RGACC[5]                                                              ; |SP2_ACEX|acceler:ACC|RGACC[5]                                                                   ; regout           ;
; |SP2_ACEX|acceler:ACC|RGACC[4]                                                              ; |SP2_ACEX|acceler:ACC|RGACC[4]                                                                   ; regout           ;
; |SP2_ACEX|acceler:ACC|RGACC[3]                                                              ; |SP2_ACEX|acceler:ACC|RGACC[3]                                                                   ; regout           ;
; |SP2_ACEX|acceler:ACC|RGACC[2]                                                              ; |SP2_ACEX|acceler:ACC|RGACC[2]                                                                   ; regout           ;
; |SP2_ACEX|acceler:ACC|RGACC[1]                                                              ; |SP2_ACEX|acceler:ACC|RGACC[1]                                                                   ; regout           ;
; |SP2_ACEX|acceler:ACC|RGACC[0]                                                              ; |SP2_ACEX|acceler:ACC|RGACC[0]                                                                   ; regout           ;
; |SP2_ACEX|acceler:ACC|AGR[7]                                                                ; |SP2_ACEX|acceler:ACC|AGR[7]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|AGR[6]                                                                ; |SP2_ACEX|acceler:ACC|AGR[6]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|AGR[5]                                                                ; |SP2_ACEX|acceler:ACC|AGR[5]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|AGR[4]                                                                ; |SP2_ACEX|acceler:ACC|AGR[4]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|AGR[3]                                                                ; |SP2_ACEX|acceler:ACC|AGR[3]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|AGR[2]                                                                ; |SP2_ACEX|acceler:ACC|AGR[2]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|AGR[1]                                                                ; |SP2_ACEX|acceler:ACC|AGR[1]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|AGR[0]                                                                ; |SP2_ACEX|acceler:ACC|AGR[0]                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|ACC_END                                                               ; |SP2_ACEX|acceler:ACC|ACC_END                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|FN_ACC[1]                                                             ; |SP2_ACEX|acceler:ACC|FN_ACC[1]                                                                  ; regout           ;
; |SP2_ACEX|acceler:ACC|FN_ACC[0]                                                             ; |SP2_ACEX|acceler:ACC|FN_ACC[0]                                                                  ; regout           ;
; |SP2_ACEX|acceler:ACC|ACC_MODE[3]                                                           ; |SP2_ACEX|acceler:ACC|ACC_MODE[3]                                                                ; regout           ;
; |SP2_ACEX|acceler:ACC|ACC_MODE[2]                                                           ; |SP2_ACEX|acceler:ACC|ACC_MODE[2]                                                                ; regout           ;
; |SP2_ACEX|acceler:ACC|ACC_MODE[1]                                                           ; |SP2_ACEX|acceler:ACC|ACC_MODE[1]                                                                ; regout           ;
; |SP2_ACEX|acceler:ACC|ACC_MODE[0]                                                           ; |SP2_ACEX|acceler:ACC|ACC_MODE[0]                                                                ; regout           ;
; |SP2_ACEX|acceler:ACC|XAGR[7]                                                               ; |SP2_ACEX|acceler:ACC|XAGR[7]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XAGR[6]                                                               ; |SP2_ACEX|acceler:ACC|XAGR[6]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XAGR[5]                                                               ; |SP2_ACEX|acceler:ACC|XAGR[5]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XAGR[4]                                                               ; |SP2_ACEX|acceler:ACC|XAGR[4]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XAGR[3]                                                               ; |SP2_ACEX|acceler:ACC|XAGR[3]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XAGR[2]                                                               ; |SP2_ACEX|acceler:ACC|XAGR[2]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XAGR[1]                                                               ; |SP2_ACEX|acceler:ACC|XAGR[1]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XAGR[0]                                                               ; |SP2_ACEX|acceler:ACC|XAGR[0]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|AAGR[9]                                                               ; |SP2_ACEX|acceler:ACC|AAGR[9]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|AAGR[8]                                                               ; |SP2_ACEX|acceler:ACC|AAGR[8]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|AAGR[7]                                                               ; |SP2_ACEX|acceler:ACC|AAGR[7]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|AAGR[6]                                                               ; |SP2_ACEX|acceler:ACC|AAGR[6]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|AAGR[5]                                                               ; |SP2_ACEX|acceler:ACC|AAGR[5]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|AAGR[4]                                                               ; |SP2_ACEX|acceler:ACC|AAGR[4]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|AAGR[3]                                                               ; |SP2_ACEX|acceler:ACC|AAGR[3]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|AAGR[2]                                                               ; |SP2_ACEX|acceler:ACC|AAGR[2]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|AAGR[1]                                                               ; |SP2_ACEX|acceler:ACC|AAGR[1]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|AAGR[0]                                                               ; |SP2_ACEX|acceler:ACC|AAGR[0]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XCNT[7]                                                               ; |SP2_ACEX|acceler:ACC|XCNT[7]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XCNT[6]                                                               ; |SP2_ACEX|acceler:ACC|XCNT[6]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XCNT[5]                                                               ; |SP2_ACEX|acceler:ACC|XCNT[5]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XCNT[4]                                                               ; |SP2_ACEX|acceler:ACC|XCNT[4]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XCNT[3]                                                               ; |SP2_ACEX|acceler:ACC|XCNT[3]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XCNT[2]                                                               ; |SP2_ACEX|acceler:ACC|XCNT[2]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XCNT[1]                                                               ; |SP2_ACEX|acceler:ACC|XCNT[1]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|XCNT[0]                                                               ; |SP2_ACEX|acceler:ACC|XCNT[0]                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|/M1M                                                                  ; |SP2_ACEX|acceler:ACC|/M1M                                                                       ; regout           ;
; |SP2_ACEX|acceler:ACC|ACC_GO                                                                ; |SP2_ACEX|acceler:ACC|ACC_GO                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|ACC_GO_1                                                              ; |SP2_ACEX|acceler:ACC|ACC_GO_1                                                                   ; regout           ;
; |SP2_ACEX|acceler:ACC|$00006                                                                ; |SP2_ACEX|acceler:ACC|$00006                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|$00007                                                                ; |SP2_ACEX|acceler:ACC|$00007                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|$00009                                                                ; |SP2_ACEX|acceler:ACC|$00009                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|$00012                                                                ; |SP2_ACEX|acceler:ACC|$00012                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|WR_C7                                                                 ; |SP2_ACEX|acceler:ACC|WR_C7                                                                      ; regout           ;
; |SP2_ACEX|acceler:ACC|$00015                                                                ; |SP2_ACEX|acceler:ACC|$00015                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|ALT_ACC                                                               ; |SP2_ACEX|acceler:ACC|ALT_ACC                                                                    ; regout           ;
; |SP2_ACEX|acceler:ACC|$00018                                                                ; |SP2_ACEX|acceler:ACC|$00018                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|$00022                                                                ; |SP2_ACEX|acceler:ACC|$00022                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|$00025                                                                ; |SP2_ACEX|acceler:ACC|$00025                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|RAM_WR                                                                ; |SP2_ACEX|acceler:ACC|RAM_WR                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|$00038                                                                ; |SP2_ACEX|acceler:ACC|$00038                                                                     ; regout           ;
; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|segment[0][7]                            ; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|q[7]                                          ; dataout          ;
; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|segment[0][6]                            ; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|q[6]                                          ; dataout          ;
; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|segment[0][5]                            ; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|q[5]                                          ; dataout          ;
; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|segment[0][4]                            ; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|q[4]                                          ; dataout          ;
; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|segment[0][3]                            ; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|q[3]                                          ; dataout          ;
; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|segment[0][2]                            ; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|q[2]                                          ; dataout          ;
; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|segment[0][1]                            ; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|q[1]                                          ; dataout          ;
; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|segment[0][0]                            ; |SP2_ACEX|acceler:ACC|lpm_ram_dp:RAM|altdpram:sram|q[0]                                          ; dataout          ;
; |SP2_ACEX|dcp:DECODE|SP_SA~0                                                                ; |SP2_ACEX|dcp:DECODE|SP_SA~0                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~13                                                                   ; |SP2_ACEX|dcp:DECODE|_~13                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~16                                                                   ; |SP2_ACEX|dcp:DECODE|_~16                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~17                                                                   ; |SP2_ACEX|dcp:DECODE|_~17                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~18                                                                   ; |SP2_ACEX|dcp:DECODE|_~18                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~27                                                                   ; |SP2_ACEX|dcp:DECODE|_~27                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~28                                                                   ; |SP2_ACEX|dcp:DECODE|_~28                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~29                                                                   ; |SP2_ACEX|dcp:DECODE|_~29                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~30                                                                   ; |SP2_ACEX|dcp:DECODE|_~30                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~31                                                                   ; |SP2_ACEX|dcp:DECODE|_~31                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~32                                                                   ; |SP2_ACEX|dcp:DECODE|_~32                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~33                                                                   ; |SP2_ACEX|dcp:DECODE|_~33                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~34                                                                   ; |SP2_ACEX|dcp:DECODE|_~34                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~35                                                                   ; |SP2_ACEX|dcp:DECODE|_~35                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|GA[0]~8                                                                ; |SP2_ACEX|dcp:DECODE|GA[0]~8                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~39                                                                   ; |SP2_ACEX|dcp:DECODE|_~39                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~40                                                                   ; |SP2_ACEX|dcp:DECODE|_~40                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~43                                                                   ; |SP2_ACEX|dcp:DECODE|_~43                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~47                                                                   ; |SP2_ACEX|dcp:DECODE|_~47                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~52                                                                   ; |SP2_ACEX|dcp:DECODE|_~52                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~53                                                                   ; |SP2_ACEX|dcp:DECODE|_~53                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~81                                                                   ; |SP2_ACEX|dcp:DECODE|_~81                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~82                                                                   ; |SP2_ACEX|dcp:DECODE|_~82                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~83                                                                   ; |SP2_ACEX|dcp:DECODE|_~83                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~97                                                                   ; |SP2_ACEX|dcp:DECODE|_~97                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~98                                                                   ; |SP2_ACEX|dcp:DECODE|_~98                                                                        ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~105                                                                  ; |SP2_ACEX|dcp:DECODE|_~105                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~106                                                                  ; |SP2_ACEX|dcp:DECODE|_~106                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~113                                                                  ; |SP2_ACEX|dcp:DECODE|_~113                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~143                                                                  ; |SP2_ACEX|dcp:DECODE|_~143                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~150                                                                  ; |SP2_ACEX|dcp:DECODE|_~150                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~153                                                                  ; |SP2_ACEX|dcp:DECODE|_~153                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~155                                                                  ; |SP2_ACEX|dcp:DECODE|_~155                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|HDD_FLIP~0                                                             ; |SP2_ACEX|dcp:DECODE|HDD_FLIP~0                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~192                                                                  ; |SP2_ACEX|dcp:DECODE|_~192                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|HDD_FLIP~1                                                             ; |SP2_ACEX|dcp:DECODE|HDD_FLIP~1                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|HDD_FLIP~2                                                             ; |SP2_ACEX|dcp:DECODE|HDD_FLIP~2                                                                  ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~219                                                                  ; |SP2_ACEX|dcp:DECODE|_~219                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~226                                                                  ; |SP2_ACEX|dcp:DECODE|_~226                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~233                                                                  ; |SP2_ACEX|dcp:DECODE|_~233                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~238                                                                  ; |SP2_ACEX|dcp:DECODE|_~238                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~245                                                                  ; |SP2_ACEX|dcp:DECODE|_~245                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~250                                                                  ; |SP2_ACEX|dcp:DECODE|_~250                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~255                                                                  ; |SP2_ACEX|dcp:DECODE|_~255                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~265                                                                  ; |SP2_ACEX|dcp:DECODE|_~265                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|DD[7]~2                                                                ; |SP2_ACEX|dcp:DECODE|DD[7]~2                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~269                                                                  ; |SP2_ACEX|dcp:DECODE|_~269                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~270                                                                  ; |SP2_ACEX|dcp:DECODE|_~270                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~271                                                                  ; |SP2_ACEX|dcp:DECODE|_~271                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|DD[1]~8                                                                ; |SP2_ACEX|dcp:DECODE|DD[1]~8                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~272                                                                  ; |SP2_ACEX|dcp:DECODE|_~272                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~279                                                                  ; |SP2_ACEX|dcp:DECODE|_~279                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~280                                                                  ; |SP2_ACEX|dcp:DECODE|_~280                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~281                                                                  ; |SP2_ACEX|dcp:DECODE|_~281                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~282                                                                  ; |SP2_ACEX|dcp:DECODE|_~282                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~283                                                                  ; |SP2_ACEX|dcp:DECODE|_~283                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~286                                                                  ; |SP2_ACEX|dcp:DECODE|_~286                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|SC[7]~0                                                                ; |SP2_ACEX|dcp:DECODE|SC[7]~0                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|PN[4]~0                                                                ; |SP2_ACEX|dcp:DECODE|PN[4]~0                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|PN[7]~1                                                                ; |SP2_ACEX|dcp:DECODE|PN[7]~1                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|PN[5]~2                                                                ; |SP2_ACEX|dcp:DECODE|PN[5]~2                                                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~292                                                                  ; |SP2_ACEX|dcp:DECODE|_~292                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~295                                                                  ; |SP2_ACEX|dcp:DECODE|_~295                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|SPR_[1]~0                                                              ; |SP2_ACEX|dcp:DECODE|SPR_[1]~0                                                                   ; out0             ;
; |SP2_ACEX|dcp:DECODE|SPR_[0]~1                                                              ; |SP2_ACEX|dcp:DECODE|SPR_[0]~1                                                                   ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~302                                                                  ; |SP2_ACEX|dcp:DECODE|_~302                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|MPGS[2]~3                                                              ; |SP2_ACEX|dcp:DECODE|MPGS[2]~3                                                                   ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~312                                                                  ; |SP2_ACEX|dcp:DECODE|_~312                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~313                                                                  ; |SP2_ACEX|dcp:DECODE|_~313                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~314                                                                  ; |SP2_ACEX|dcp:DECODE|_~314                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~315                                                                  ; |SP2_ACEX|dcp:DECODE|_~315                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~320                                                                  ; |SP2_ACEX|dcp:DECODE|_~320                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~343                                                                  ; |SP2_ACEX|dcp:DECODE|_~343                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00055~0                                                               ; |SP2_ACEX|dcp:DECODE|$00055~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~344                                                                  ; |SP2_ACEX|dcp:DECODE|_~344                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~346                                                                  ; |SP2_ACEX|dcp:DECODE|_~346                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~348                                                                  ; |SP2_ACEX|dcp:DECODE|_~348                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~350                                                                  ; |SP2_ACEX|dcp:DECODE|_~350                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~352                                                                  ; |SP2_ACEX|dcp:DECODE|_~352                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~354                                                                  ; |SP2_ACEX|dcp:DECODE|_~354                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~357                                                                  ; |SP2_ACEX|dcp:DECODE|_~357                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~361                                                                  ; |SP2_ACEX|dcp:DECODE|_~361                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~362                                                                  ; |SP2_ACEX|dcp:DECODE|_~362                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|PG3[3]~0                                                               ; |SP2_ACEX|dcp:DECODE|PG3[3]~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~383                                                                  ; |SP2_ACEX|dcp:DECODE|_~383                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~390                                                                  ; |SP2_ACEX|dcp:DECODE|_~390                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00034~0                                                               ; |SP2_ACEX|dcp:DECODE|$00034~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|HDD_DATA$wire~0                                                        ; |SP2_ACEX|dcp:DECODE|HDD_DATA$wire~0                                                             ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00028~0                                                               ; |SP2_ACEX|dcp:DECODE|$00028~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00013~0                                                               ; |SP2_ACEX|dcp:DECODE|$00013~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|_~436                                                                  ; |SP2_ACEX|dcp:DECODE|_~436                                                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|$00003~0                                                               ; |SP2_ACEX|dcp:DECODE|$00003~0                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|PN[7]                                                                  ; |SP2_ACEX|dcp:DECODE|PN[7]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|PN[6]                                                                  ; |SP2_ACEX|dcp:DECODE|PN[6]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|PN[5]                                                                  ; |SP2_ACEX|dcp:DECODE|PN[5]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|PN[4]                                                                  ; |SP2_ACEX|dcp:DECODE|PN[4]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|PN[3]                                                                  ; |SP2_ACEX|dcp:DECODE|PN[3]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|PN[2]                                                                  ; |SP2_ACEX|dcp:DECODE|PN[2]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|PN[1]                                                                  ; |SP2_ACEX|dcp:DECODE|PN[1]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|PN[0]                                                                  ; |SP2_ACEX|dcp:DECODE|PN[0]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|SC[4]                                                                  ; |SP2_ACEX|dcp:DECODE|SC[4]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|SC[1]                                                                  ; |SP2_ACEX|dcp:DECODE|SC[1]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|SC[0]                                                                  ; |SP2_ACEX|dcp:DECODE|SC[0]                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|SYS                                                                    ; |SP2_ACEX|dcp:DECODE|SYS                                                                         ; regout           ;
; |SP2_ACEX|dcp:DECODE|CNF[7]                                                                 ; |SP2_ACEX|dcp:DECODE|CNF[7]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|CNF[6]                                                                 ; |SP2_ACEX|dcp:DECODE|CNF[6]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|CNF[5]                                                                 ; |SP2_ACEX|dcp:DECODE|CNF[5]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|CNF[4]                                                                 ; |SP2_ACEX|dcp:DECODE|CNF[4]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|CNF[3]                                                                 ; |SP2_ACEX|dcp:DECODE|CNF[3]                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|AROM16                                                                 ; |SP2_ACEX|dcp:DECODE|AROM16                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|TB_SW                                                                  ; |SP2_ACEX|dcp:DECODE|TB_SW                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|STARTING                                                               ; |SP2_ACEX|dcp:DECODE|STARTING                                                                    ; out0             ;
; |SP2_ACEX|dcp:DECODE|/IOMY                                                                  ; |SP2_ACEX|dcp:DECODE|/IOMY                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|HDD_FLIP                                                               ; |SP2_ACEX|dcp:DECODE|HDD_FLIP                                                                    ; regout           ;
; |SP2_ACEX|dcp:DECODE|/IOMZ                                                                  ; |SP2_ACEX|dcp:DECODE|/IOMZ                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|TURBO                                                                  ; |SP2_ACEX|dcp:DECODE|TURBO                                                                       ; regout           ;
; |SP2_ACEX|dcp:DECODE|$00003                                                                 ; |SP2_ACEX|dcp:DECODE|$00003                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|HDD_DATA                                                               ; |SP2_ACEX|dcp:DECODE|HDD_DATA                                                                    ; regout           ;
; |SP2_ACEX|dcp:DECODE|$00028                                                                 ; |SP2_ACEX|dcp:DECODE|$00028                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|$00030                                                                 ; |SP2_ACEX|dcp:DECODE|$00030                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|$00034                                                                 ; |SP2_ACEX|dcp:DECODE|$00034                                                                      ; regout           ;
; |SP2_ACEX|dcp:DECODE|$00055                                                                 ; |SP2_ACEX|dcp:DECODE|$00055                                                                      ; out              ;
; |SP2_ACEX|video2:SVIDEO|_~70                                                                ; |SP2_ACEX|video2:SVIDEO|_~70                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~77                                                                ; |SP2_ACEX|video2:SVIDEO|_~77                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~80                                                                ; |SP2_ACEX|video2:SVIDEO|_~80                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~81                                                                ; |SP2_ACEX|video2:SVIDEO|_~81                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~82                                                                ; |SP2_ACEX|video2:SVIDEO|_~82                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~83                                                                ; |SP2_ACEX|video2:SVIDEO|_~83                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~84                                                                ; |SP2_ACEX|video2:SVIDEO|_~84                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~86                                                                ; |SP2_ACEX|video2:SVIDEO|_~86                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~90                                                                ; |SP2_ACEX|video2:SVIDEO|_~90                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~91                                                                ; |SP2_ACEX|video2:SVIDEO|_~91                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~92                                                                ; |SP2_ACEX|video2:SVIDEO|_~92                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~93                                                                ; |SP2_ACEX|video2:SVIDEO|_~93                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~94                                                                ; |SP2_ACEX|video2:SVIDEO|_~94                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~95                                                                ; |SP2_ACEX|video2:SVIDEO|_~95                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~96                                                                ; |SP2_ACEX|video2:SVIDEO|_~96                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~97                                                                ; |SP2_ACEX|video2:SVIDEO|_~97                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~98                                                                ; |SP2_ACEX|video2:SVIDEO|_~98                                                                     ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~105                                                               ; |SP2_ACEX|video2:SVIDEO|_~105                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~107                                                               ; |SP2_ACEX|video2:SVIDEO|_~107                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~108                                                               ; |SP2_ACEX|video2:SVIDEO|_~108                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~112                                                               ; |SP2_ACEX|video2:SVIDEO|_~112                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~113                                                               ; |SP2_ACEX|video2:SVIDEO|_~113                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~114                                                               ; |SP2_ACEX|video2:SVIDEO|_~114                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~116                                                               ; |SP2_ACEX|video2:SVIDEO|_~116                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~126                                                               ; |SP2_ACEX|video2:SVIDEO|_~126                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VXA[9]~9                                                            ; |SP2_ACEX|video2:SVIDEO|VXA[9]~9                                                                 ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~127                                                               ; |SP2_ACEX|video2:SVIDEO|_~127                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VXA[8]~10                                                           ; |SP2_ACEX|video2:SVIDEO|VXA[8]~10                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~128                                                               ; |SP2_ACEX|video2:SVIDEO|_~128                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~129                                                               ; |SP2_ACEX|video2:SVIDEO|_~129                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~133                                                               ; |SP2_ACEX|video2:SVIDEO|_~133                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|VXA[2]~16                                                           ; |SP2_ACEX|video2:SVIDEO|VXA[2]~16                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~197                                                               ; |SP2_ACEX|video2:SVIDEO|_~197                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~198                                                               ; |SP2_ACEX|video2:SVIDEO|_~198                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~199                                                               ; |SP2_ACEX|video2:SVIDEO|_~199                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~200                                                               ; |SP2_ACEX|video2:SVIDEO|_~200                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~201                                                               ; |SP2_ACEX|video2:SVIDEO|_~201                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~202                                                               ; |SP2_ACEX|video2:SVIDEO|_~202                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~203                                                               ; |SP2_ACEX|video2:SVIDEO|_~203                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~204                                                               ; |SP2_ACEX|video2:SVIDEO|_~204                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~205                                                               ; |SP2_ACEX|video2:SVIDEO|_~205                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~206                                                               ; |SP2_ACEX|video2:SVIDEO|_~206                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~207                                                               ; |SP2_ACEX|video2:SVIDEO|_~207                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~208                                                               ; |SP2_ACEX|video2:SVIDEO|_~208                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~209                                                               ; |SP2_ACEX|video2:SVIDEO|_~209                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~210                                                               ; |SP2_ACEX|video2:SVIDEO|_~210                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~211                                                               ; |SP2_ACEX|video2:SVIDEO|_~211                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~212                                                               ; |SP2_ACEX|video2:SVIDEO|_~212                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~213                                                               ; |SP2_ACEX|video2:SVIDEO|_~213                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~214                                                               ; |SP2_ACEX|video2:SVIDEO|_~214                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~215                                                               ; |SP2_ACEX|video2:SVIDEO|_~215                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~217                                                               ; |SP2_ACEX|video2:SVIDEO|_~217                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~218                                                               ; |SP2_ACEX|video2:SVIDEO|_~218                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~219                                                               ; |SP2_ACEX|video2:SVIDEO|_~219                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~220                                                               ; |SP2_ACEX|video2:SVIDEO|_~220                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~223                                                               ; |SP2_ACEX|video2:SVIDEO|_~223                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~226                                                               ; |SP2_ACEX|video2:SVIDEO|_~226                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~227                                                               ; |SP2_ACEX|video2:SVIDEO|_~227                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~228                                                               ; |SP2_ACEX|video2:SVIDEO|_~228                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~229                                                               ; |SP2_ACEX|video2:SVIDEO|_~229                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~230                                                               ; |SP2_ACEX|video2:SVIDEO|_~230                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~231                                                               ; |SP2_ACEX|video2:SVIDEO|_~231                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~242                                                               ; |SP2_ACEX|video2:SVIDEO|_~242                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~243                                                               ; |SP2_ACEX|video2:SVIDEO|_~243                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~244                                                               ; |SP2_ACEX|video2:SVIDEO|_~244                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~245                                                               ; |SP2_ACEX|video2:SVIDEO|_~245                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~246                                                               ; |SP2_ACEX|video2:SVIDEO|_~246                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~247                                                               ; |SP2_ACEX|video2:SVIDEO|_~247                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|M_CTV[2]~0                                                          ; |SP2_ACEX|video2:SVIDEO|M_CTV[2]~0                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|M_CTV[1]~1                                                          ; |SP2_ACEX|video2:SVIDEO|M_CTV[1]~1                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|M_CTV[0]~2                                                          ; |SP2_ACEX|video2:SVIDEO|M_CTV[0]~2                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~256                                                               ; |SP2_ACEX|video2:SVIDEO|_~256                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|M_CT[5]~0                                                           ; |SP2_ACEX|video2:SVIDEO|M_CT[5]~0                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[8]~0                                                           ; |SP2_ACEX|video2:SVIDEO|RSVA[8]~0                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[7]~1                                                           ; |SP2_ACEX|video2:SVIDEO|RSVA[7]~1                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[6]~2                                                           ; |SP2_ACEX|video2:SVIDEO|RSVA[6]~2                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[5]~3                                                           ; |SP2_ACEX|video2:SVIDEO|RSVA[5]~3                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[4]~4                                                           ; |SP2_ACEX|video2:SVIDEO|RSVA[4]~4                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[3]~5                                                           ; |SP2_ACEX|video2:SVIDEO|RSVA[3]~5                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[2]~6                                                           ; |SP2_ACEX|video2:SVIDEO|RSVA[2]~6                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~262                                                               ; |SP2_ACEX|video2:SVIDEO|_~262                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~263                                                               ; |SP2_ACEX|video2:SVIDEO|_~263                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~264                                                               ; |SP2_ACEX|video2:SVIDEO|_~264                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~265                                                               ; |SP2_ACEX|video2:SVIDEO|_~265                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~266                                                               ; |SP2_ACEX|video2:SVIDEO|_~266                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[8]                                                             ; |SP2_ACEX|video2:SVIDEO|RSVA[8]                                                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[7]                                                             ; |SP2_ACEX|video2:SVIDEO|RSVA[7]                                                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[6]                                                             ; |SP2_ACEX|video2:SVIDEO|RSVA[6]                                                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[5]~13                                                          ; |SP2_ACEX|video2:SVIDEO|RSVA[5]~13                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[5]                                                             ; |SP2_ACEX|video2:SVIDEO|RSVA[5]                                                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[4]                                                             ; |SP2_ACEX|video2:SVIDEO|RSVA[4]                                                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[3]                                                             ; |SP2_ACEX|video2:SVIDEO|RSVA[3]                                                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[2]                                                             ; |SP2_ACEX|video2:SVIDEO|RSVA[2]                                                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[1]                                                             ; |SP2_ACEX|video2:SVIDEO|RSVA[1]                                                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[0]                                                             ; |SP2_ACEX|video2:SVIDEO|RSVA[0]                                                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|SVA[17]~0                                                           ; |SP2_ACEX|video2:SVIDEO|SVA[17]~0                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|SVA[16]~1                                                           ; |SP2_ACEX|video2:SVIDEO|SVA[16]~1                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|SVA[15]~2                                                           ; |SP2_ACEX|video2:SVIDEO|SVA[15]~2                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|SVA[14]~3                                                           ; |SP2_ACEX|video2:SVIDEO|SVA[14]~3                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|SVA[13]~4                                                           ; |SP2_ACEX|video2:SVIDEO|SVA[13]~4                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[5]~19                                                          ; |SP2_ACEX|video2:SVIDEO|RSVA[5]~19                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RSVA[2]~22                                                          ; |SP2_ACEX|video2:SVIDEO|RSVA[2]~22                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[7]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PICX_[7]                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[6]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PICX_[6]                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[5]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PICX_[5]                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[4]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PICX_[4]                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[3]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PICX_[3]                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[2]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PICX_[2]                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[1]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PICX_[1]                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PICX_[0]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PICX_[0]                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~300                                                               ; |SP2_ACEX|video2:SVIDEO|_~300                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0[7]~1                                                         ; |SP2_ACEX|video2:SVIDEO|D_PIC0[7]~1                                                              ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~301                                                               ; |SP2_ACEX|video2:SVIDEO|_~301                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0[6]~2                                                         ; |SP2_ACEX|video2:SVIDEO|D_PIC0[6]~2                                                              ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~302                                                               ; |SP2_ACEX|video2:SVIDEO|_~302                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0[5]~3                                                         ; |SP2_ACEX|video2:SVIDEO|D_PIC0[5]~3                                                              ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~303                                                               ; |SP2_ACEX|video2:SVIDEO|_~303                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0[4]~4                                                         ; |SP2_ACEX|video2:SVIDEO|D_PIC0[4]~4                                                              ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~307                                                               ; |SP2_ACEX|video2:SVIDEO|_~307                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~308                                                               ; |SP2_ACEX|video2:SVIDEO|_~308                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~309                                                               ; |SP2_ACEX|video2:SVIDEO|_~309                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~310                                                               ; |SP2_ACEX|video2:SVIDEO|_~310                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~311                                                               ; |SP2_ACEX|video2:SVIDEO|_~311                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~312                                                               ; |SP2_ACEX|video2:SVIDEO|_~312                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~314                                                               ; |SP2_ACEX|video2:SVIDEO|_~314                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~315                                                               ; |SP2_ACEX|video2:SVIDEO|_~315                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~316                                                               ; |SP2_ACEX|video2:SVIDEO|_~316                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|DCOL[5]~3                                                           ; |SP2_ACEX|video2:SVIDEO|DCOL[5]~3                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~317                                                               ; |SP2_ACEX|video2:SVIDEO|_~317                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|DCOL[4]~4                                                           ; |SP2_ACEX|video2:SVIDEO|DCOL[4]~4                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~318                                                               ; |SP2_ACEX|video2:SVIDEO|_~318                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|DCOL[3]~5                                                           ; |SP2_ACEX|video2:SVIDEO|DCOL[3]~5                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~319                                                               ; |SP2_ACEX|video2:SVIDEO|_~319                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|DCOL[2]~6                                                           ; |SP2_ACEX|video2:SVIDEO|DCOL[2]~6                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~320                                                               ; |SP2_ACEX|video2:SVIDEO|_~320                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|DCOL[1]~7                                                           ; |SP2_ACEX|video2:SVIDEO|DCOL[1]~7                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~321                                                               ; |SP2_ACEX|video2:SVIDEO|_~321                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|DCOL[0]~8                                                           ; |SP2_ACEX|video2:SVIDEO|DCOL[0]~8                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~323                                                               ; |SP2_ACEX|video2:SVIDEO|_~323                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~324                                                               ; |SP2_ACEX|video2:SVIDEO|_~324                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~325                                                               ; |SP2_ACEX|video2:SVIDEO|_~325                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~326                                                               ; |SP2_ACEX|video2:SVIDEO|_~326                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~327                                                               ; |SP2_ACEX|video2:SVIDEO|_~327                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~328                                                               ; |SP2_ACEX|video2:SVIDEO|_~328                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~329                                                               ; |SP2_ACEX|video2:SVIDEO|_~329                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~330                                                               ; |SP2_ACEX|video2:SVIDEO|_~330                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|BRVA[3]~6                                                           ; |SP2_ACEX|video2:SVIDEO|BRVA[3]~6                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|BRVA[2]~7                                                           ; |SP2_ACEX|video2:SVIDEO|BRVA[2]~7                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|BRVA[1]~8                                                           ; |SP2_ACEX|video2:SVIDEO|BRVA[1]~8                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|BRVA[0]~9                                                           ; |SP2_ACEX|video2:SVIDEO|BRVA[0]~9                                                                ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~346                                                               ; |SP2_ACEX|video2:SVIDEO|_~346                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~347                                                               ; |SP2_ACEX|video2:SVIDEO|_~347                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~350                                                               ; |SP2_ACEX|video2:SVIDEO|_~350                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~351                                                               ; |SP2_ACEX|video2:SVIDEO|_~351                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RBRVA[9]~1                                                          ; |SP2_ACEX|video2:SVIDEO|RBRVA[9]~1                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~352                                                               ; |SP2_ACEX|video2:SVIDEO|_~352                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|RBRVA[8]~2                                                          ; |SP2_ACEX|video2:SVIDEO|RBRVA[8]~2                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|V_WR_[3]~0                                                          ; |SP2_ACEX|video2:SVIDEO|V_WR_[3]~0                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|V_WR_[2]~1                                                          ; |SP2_ACEX|video2:SVIDEO|V_WR_[2]~1                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|V_WR_[1]~2                                                          ; |SP2_ACEX|video2:SVIDEO|V_WR_[1]~2                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|V_WR_[0]~3                                                          ; |SP2_ACEX|video2:SVIDEO|V_WR_[0]~3                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|V_WEY[3]~0                                                          ; |SP2_ACEX|video2:SVIDEO|V_WEY[3]~0                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|V_WEY[2]~1                                                          ; |SP2_ACEX|video2:SVIDEO|V_WEY[2]~1                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|V_WEY[1]~2                                                          ; |SP2_ACEX|video2:SVIDEO|V_WEY[1]~2                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|V_WEY[0]~3                                                          ; |SP2_ACEX|video2:SVIDEO|V_WEY[0]~3                                                               ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~353                                                               ; |SP2_ACEX|video2:SVIDEO|_~353                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~354                                                               ; |SP2_ACEX|video2:SVIDEO|_~354                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~356                                                               ; |SP2_ACEX|video2:SVIDEO|_~356                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~357                                                               ; |SP2_ACEX|video2:SVIDEO|_~357                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~359                                                               ; |SP2_ACEX|video2:SVIDEO|_~359                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~360                                                               ; |SP2_ACEX|video2:SVIDEO|_~360                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~363                                                               ; |SP2_ACEX|video2:SVIDEO|_~363                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~364                                                               ; |SP2_ACEX|video2:SVIDEO|_~364                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|V_WEM2~0                                                            ; |SP2_ACEX|video2:SVIDEO|V_WEM2~0                                                                 ; out0             ;
; |SP2_ACEX|video2:SVIDEO|V_WEM~0                                                             ; |SP2_ACEX|video2:SVIDEO|V_WEM~0                                                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|V_WRM2~0                                                            ; |SP2_ACEX|video2:SVIDEO|V_WRM2~0                                                                 ; out0             ;
; |SP2_ACEX|video2:SVIDEO|V_WRM~0                                                             ; |SP2_ACEX|video2:SVIDEO|V_WRM~0                                                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|$00036~0                                                            ; |SP2_ACEX|video2:SVIDEO|$00036~0                                                                 ; out0             ;
; |SP2_ACEX|video2:SVIDEO|$00035~0                                                            ; |SP2_ACEX|video2:SVIDEO|$00035~0                                                                 ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~374                                                               ; |SP2_ACEX|video2:SVIDEO|_~374                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~375                                                               ; |SP2_ACEX|video2:SVIDEO|_~375                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~376                                                               ; |SP2_ACEX|video2:SVIDEO|_~376                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~377                                                               ; |SP2_ACEX|video2:SVIDEO|_~377                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|INTTX~0                                                             ; |SP2_ACEX|video2:SVIDEO|INTTX~0                                                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~378                                                               ; |SP2_ACEX|video2:SVIDEO|_~378                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~379                                                               ; |SP2_ACEX|video2:SVIDEO|_~379                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|BORD~0                                                              ; |SP2_ACEX|video2:SVIDEO|BORD~0                                                                   ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~380                                                               ; |SP2_ACEX|video2:SVIDEO|_~380                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~383                                                               ; |SP2_ACEX|video2:SVIDEO|_~383                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|E_WR~0                                                              ; |SP2_ACEX|video2:SVIDEO|E_WR~0                                                                   ; out0             ;
; |SP2_ACEX|video2:SVIDEO|_~387                                                               ; |SP2_ACEX|video2:SVIDEO|_~387                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|$00006~0                                                            ; |SP2_ACEX|video2:SVIDEO|$00006~0                                                                 ; out0             ;
; |SP2_ACEX|video2:SVIDEO|CTH[5]                                                              ; |SP2_ACEX|video2:SVIDEO|CTH[5]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTH[4]                                                              ; |SP2_ACEX|video2:SVIDEO|CTH[4]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTH[3]                                                              ; |SP2_ACEX|video2:SVIDEO|CTH[3]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTH[2]                                                              ; |SP2_ACEX|video2:SVIDEO|CTH[2]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTH[1]                                                              ; |SP2_ACEX|video2:SVIDEO|CTH[1]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTH[0]                                                              ; |SP2_ACEX|video2:SVIDEO|CTH[0]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTV[8]                                                              ; |SP2_ACEX|video2:SVIDEO|CTV[8]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTV[7]                                                              ; |SP2_ACEX|video2:SVIDEO|CTV[7]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTV[6]                                                              ; |SP2_ACEX|video2:SVIDEO|CTV[6]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTV[5]                                                              ; |SP2_ACEX|video2:SVIDEO|CTV[5]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTV[4]                                                              ; |SP2_ACEX|video2:SVIDEO|CTV[4]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTV[3]                                                              ; |SP2_ACEX|video2:SVIDEO|CTV[3]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTV[2]                                                              ; |SP2_ACEX|video2:SVIDEO|CTV[2]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTV[1]                                                              ; |SP2_ACEX|video2:SVIDEO|CTV[1]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTV[0]                                                              ; |SP2_ACEX|video2:SVIDEO|CTV[0]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTF[4]                                                              ; |SP2_ACEX|video2:SVIDEO|CTF[4]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTF[3]                                                              ; |SP2_ACEX|video2:SVIDEO|CTF[3]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTF[2]                                                              ; |SP2_ACEX|video2:SVIDEO|CTF[2]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTF[1]                                                              ; |SP2_ACEX|video2:SVIDEO|CTF[1]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|CTF[0]                                                              ; |SP2_ACEX|video2:SVIDEO|CTF[0]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[17]                                                             ; |SP2_ACEX|video2:SVIDEO|VXA[17]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[16]                                                             ; |SP2_ACEX|video2:SVIDEO|VXA[16]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[15]                                                             ; |SP2_ACEX|video2:SVIDEO|VXA[15]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[14]                                                             ; |SP2_ACEX|video2:SVIDEO|VXA[14]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[13]                                                             ; |SP2_ACEX|video2:SVIDEO|VXA[13]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[12]                                                             ; |SP2_ACEX|video2:SVIDEO|VXA[12]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[11]                                                             ; |SP2_ACEX|video2:SVIDEO|VXA[11]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[10]                                                             ; |SP2_ACEX|video2:SVIDEO|VXA[10]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[9]                                                              ; |SP2_ACEX|video2:SVIDEO|VXA[9]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[8]                                                              ; |SP2_ACEX|video2:SVIDEO|VXA[8]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[7]                                                              ; |SP2_ACEX|video2:SVIDEO|VXA[7]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[6]                                                              ; |SP2_ACEX|video2:SVIDEO|VXA[6]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[5]                                                              ; |SP2_ACEX|video2:SVIDEO|VXA[5]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[4]                                                              ; |SP2_ACEX|video2:SVIDEO|VXA[4]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[3]                                                              ; |SP2_ACEX|video2:SVIDEO|VXA[3]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[2]                                                              ; |SP2_ACEX|video2:SVIDEO|VXA[2]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[1]                                                              ; |SP2_ACEX|video2:SVIDEO|VXA[1]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXA[0]                                                              ; |SP2_ACEX|video2:SVIDEO|VXA[0]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD0[7]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD0[7]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD0[6]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD0[6]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD0[5]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD0[5]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD0[4]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD0[4]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD0[3]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD0[3]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD0[2]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD0[2]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD0[1]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD0[1]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD0[0]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD0[0]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD1[7]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD1[7]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD1[6]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD1[6]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD1[5]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD1[5]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD1[4]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD1[4]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD1[3]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD1[3]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD1[2]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD1[2]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD1[1]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD1[1]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD1[0]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD1[0]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD2[7]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD2[7]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD2[6]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD2[6]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD2[5]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD2[5]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD2[4]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD2[4]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD2[3]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD2[3]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD2[2]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD2[2]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD2[1]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD2[1]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD2[0]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD2[0]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD3[7]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD3[7]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD3[6]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD3[6]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD3[5]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD3[5]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD3[4]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD3[4]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD3[3]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD3[3]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD3[2]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD3[2]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD3[1]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD3[1]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|VXD3[0]                                                             ; |SP2_ACEX|video2:SVIDEO|VXD3[0]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[17]                                                             ; |SP2_ACEX|video2:SVIDEO|SVA[17]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[16]                                                             ; |SP2_ACEX|video2:SVIDEO|SVA[16]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[15]                                                             ; |SP2_ACEX|video2:SVIDEO|SVA[15]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[14]                                                             ; |SP2_ACEX|video2:SVIDEO|SVA[14]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[13]                                                             ; |SP2_ACEX|video2:SVIDEO|SVA[13]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[12]                                                             ; |SP2_ACEX|video2:SVIDEO|SVA[12]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[11]                                                             ; |SP2_ACEX|video2:SVIDEO|SVA[11]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[10]                                                             ; |SP2_ACEX|video2:SVIDEO|SVA[10]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[9]                                                              ; |SP2_ACEX|video2:SVIDEO|SVA[9]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[8]                                                              ; |SP2_ACEX|video2:SVIDEO|SVA[8]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[7]                                                              ; |SP2_ACEX|video2:SVIDEO|SVA[7]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[6]                                                              ; |SP2_ACEX|video2:SVIDEO|SVA[6]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[5]                                                              ; |SP2_ACEX|video2:SVIDEO|SVA[5]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[4]                                                              ; |SP2_ACEX|video2:SVIDEO|SVA[4]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[3]                                                              ; |SP2_ACEX|video2:SVIDEO|SVA[3]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[2]                                                              ; |SP2_ACEX|video2:SVIDEO|SVA[2]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[1]                                                              ; |SP2_ACEX|video2:SVIDEO|SVA[1]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|SVA[0]                                                              ; |SP2_ACEX|video2:SVIDEO|SVA[0]                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|V_WE                                                                ; |SP2_ACEX|video2:SVIDEO|V_WE                                                                     ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0[7]                                                           ; |SP2_ACEX|video2:SVIDEO|D_PIC0[7]                                                                ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0[6]                                                           ; |SP2_ACEX|video2:SVIDEO|D_PIC0[6]                                                                ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0[5]                                                           ; |SP2_ACEX|video2:SVIDEO|D_PIC0[5]                                                                ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0[4]                                                           ; |SP2_ACEX|video2:SVIDEO|D_PIC0[4]                                                                ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0[3]                                                           ; |SP2_ACEX|video2:SVIDEO|D_PIC0[3]                                                                ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0_[7]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC0_[7]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0_[6]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC0_[6]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0_[5]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC0_[5]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0_[4]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC0_[4]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0_[3]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC0_[3]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0_[2]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC0_[2]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0_[1]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC0_[1]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC0_[0]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC0_[0]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC1_[7]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC1_[7]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC1_[6]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC1_[6]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC1_[5]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC1_[5]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC1_[4]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC1_[4]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC1_[3]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC1_[3]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC1_[2]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC1_[2]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC1_[1]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC1_[1]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC1_[0]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC1_[0]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC2_[7]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC2_[7]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC2_[6]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC2_[6]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC2_[5]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC2_[5]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC2_[4]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC2_[4]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC2_[3]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC2_[3]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC2_[2]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC2_[2]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC2_[1]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC2_[1]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC2_[0]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC2_[0]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC3_[7]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC3_[7]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC3_[6]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC3_[6]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC3_[5]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC3_[5]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC3_[4]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC3_[4]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC3_[3]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC3_[3]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC3_[2]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC3_[2]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC3_[1]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC3_[1]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|D_PIC3_[0]                                                          ; |SP2_ACEX|video2:SVIDEO|D_PIC3_[0]                                                               ; regout           ;
; |SP2_ACEX|video2:SVIDEO|RBRVA[10]                                                           ; |SP2_ACEX|video2:SVIDEO|RBRVA[10]                                                                ; regout           ;
; |SP2_ACEX|video2:SVIDEO|RBRVA[9]                                                            ; |SP2_ACEX|video2:SVIDEO|RBRVA[9]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|RBRVA[8]                                                            ; |SP2_ACEX|video2:SVIDEO|RBRVA[8]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|BRVA[7]                                                             ; |SP2_ACEX|video2:SVIDEO|BRVA[7]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|BRVA[6]                                                             ; |SP2_ACEX|video2:SVIDEO|BRVA[6]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|BRVA[5]                                                             ; |SP2_ACEX|video2:SVIDEO|BRVA[5]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|BRVA[4]                                                             ; |SP2_ACEX|video2:SVIDEO|BRVA[4]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|BRVA[3]                                                             ; |SP2_ACEX|video2:SVIDEO|BRVA[3]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|BRVA[2]                                                             ; |SP2_ACEX|video2:SVIDEO|BRVA[2]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|BRVA[1]                                                             ; |SP2_ACEX|video2:SVIDEO|BRVA[1]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|BRVA[0]                                                             ; |SP2_ACEX|video2:SVIDEO|BRVA[0]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|DCOL[7]                                                             ; |SP2_ACEX|video2:SVIDEO|DCOL[7]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|DCOL[6]                                                             ; |SP2_ACEX|video2:SVIDEO|DCOL[6]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|DCOL[5]                                                             ; |SP2_ACEX|video2:SVIDEO|DCOL[5]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|DCOL[4]                                                             ; |SP2_ACEX|video2:SVIDEO|DCOL[4]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|DCOL[3]                                                             ; |SP2_ACEX|video2:SVIDEO|DCOL[3]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|DCOL[2]                                                             ; |SP2_ACEX|video2:SVIDEO|DCOL[2]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|DCOL[1]                                                             ; |SP2_ACEX|video2:SVIDEO|DCOL[1]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|DCOL[0]                                                             ; |SP2_ACEX|video2:SVIDEO|DCOL[0]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE0[7]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE0[7]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE0[6]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE0[6]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE0[5]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE0[5]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE0[4]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE0[4]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE0[3]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE0[3]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE0[2]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE0[2]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE0[1]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE0[1]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE0[0]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE0[0]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE1[7]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE1[7]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE1[6]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE1[6]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE1[5]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE1[5]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE1[4]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE1[4]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE1[3]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE1[3]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE1[2]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE1[2]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE1[1]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE1[1]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE1[0]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE1[0]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE2[7]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE2[7]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE2[6]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE2[6]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE2[5]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE2[5]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE2[4]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE2[4]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE2[3]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE2[3]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE2[2]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE2[2]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE2[1]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE2[1]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MODE2[0]                                                            ; |SP2_ACEX|video2:SVIDEO|MODE2[0]                                                                 ; regout           ;
; |SP2_ACEX|video2:SVIDEO|DOUBLE                                                              ; |SP2_ACEX|video2:SVIDEO|DOUBLE                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|$00006                                                              ; |SP2_ACEX|video2:SVIDEO|$00006                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|E_WRD                                                               ; |SP2_ACEX|video2:SVIDEO|E_WRD                                                                    ; regout           ;
; |SP2_ACEX|video2:SVIDEO|$00009                                                              ; |SP2_ACEX|video2:SVIDEO|$00009                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|MXWE                                                                ; |SP2_ACEX|video2:SVIDEO|MXWE                                                                     ; regout           ;
; |SP2_ACEX|video2:SVIDEO|BORD                                                                ; |SP2_ACEX|video2:SVIDEO|BORD                                                                     ; regout           ;
; |SP2_ACEX|video2:SVIDEO|BLANK                                                               ; |SP2_ACEX|video2:SVIDEO|BLANK                                                                    ; regout           ;
; |SP2_ACEX|video2:SVIDEO|INTTX                                                               ; |SP2_ACEX|video2:SVIDEO|INTTX                                                                    ; regout           ;
; |SP2_ACEX|video2:SVIDEO|INTT                                                                ; |SP2_ACEX|video2:SVIDEO|INTT                                                                     ; regout           ;
; |SP2_ACEX|video2:SVIDEO|X_MODE[7]                                                           ; |SP2_ACEX|video2:SVIDEO|X_MODE[7]                                                                ; regout           ;
; |SP2_ACEX|video2:SVIDEO|X_MODE[6]                                                           ; |SP2_ACEX|video2:SVIDEO|X_MODE[6]                                                                ; regout           ;
; |SP2_ACEX|video2:SVIDEO|X_MODE[5]                                                           ; |SP2_ACEX|video2:SVIDEO|X_MODE[5]                                                                ; regout           ;
; |SP2_ACEX|video2:SVIDEO|X_MODE[4]                                                           ; |SP2_ACEX|video2:SVIDEO|X_MODE[4]                                                                ; regout           ;
; |SP2_ACEX|video2:SVIDEO|$00035                                                              ; |SP2_ACEX|video2:SVIDEO|$00035                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|$00036                                                              ; |SP2_ACEX|video2:SVIDEO|$00036                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|V_WE_R                                                              ; |SP2_ACEX|video2:SVIDEO|V_WE_R                                                                   ; regout           ;
; |SP2_ACEX|video2:SVIDEO|V_WEMMM                                                             ; |SP2_ACEX|video2:SVIDEO|V_WEMMM                                                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|V_WRM                                                               ; |SP2_ACEX|video2:SVIDEO|V_WRM                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|V_WEM                                                               ; |SP2_ACEX|video2:SVIDEO|V_WEM                                                                    ; out0             ;
; |SP2_ACEX|video2:SVIDEO|V_EN[3]                                                             ; |SP2_ACEX|video2:SVIDEO|V_EN[3]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|V_EN[2]                                                             ; |SP2_ACEX|video2:SVIDEO|V_EN[2]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|V_EN[1]                                                             ; |SP2_ACEX|video2:SVIDEO|V_EN[1]                                                                  ; regout           ;
; |SP2_ACEX|video2:SVIDEO|V_EN[0]                                                             ; |SP2_ACEX|video2:SVIDEO|V_EN[0]                                                                  ; regout           ;
; |SP2_ACEX|kbd:KEYS|_~0                                                                      ; |SP2_ACEX|kbd:KEYS|_~0                                                                           ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~3                                                                      ; |SP2_ACEX|kbd:KEYS|_~3                                                                           ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~6                                                                      ; |SP2_ACEX|kbd:KEYS|_~6                                                                           ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~7                                                                      ; |SP2_ACEX|kbd:KEYS|_~7                                                                           ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~9                                                                      ; |SP2_ACEX|kbd:KEYS|_~9                                                                           ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~12                                                                     ; |SP2_ACEX|kbd:KEYS|_~12                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~14                                                                     ; |SP2_ACEX|kbd:KEYS|_~14                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~16                                                                     ; |SP2_ACEX|kbd:KEYS|_~16                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~17                                                                     ; |SP2_ACEX|kbd:KEYS|_~17                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~18                                                                     ; |SP2_ACEX|kbd:KEYS|_~18                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~19                                                                     ; |SP2_ACEX|kbd:KEYS|_~19                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|KB_OFF~1                                                                 ; |SP2_ACEX|kbd:KEYS|KB_OFF~1                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|KB_EXT~0                                                                 ; |SP2_ACEX|kbd:KEYS|KB_EXT~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|KB_SH_X                                                                  ; |SP2_ACEX|kbd:KEYS|KB_SH_X                                                                       ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~30                                                                     ; |SP2_ACEX|kbd:KEYS|_~30                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~31                                                                     ; |SP2_ACEX|kbd:KEYS|_~31                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~32                                                                     ; |SP2_ACEX|kbd:KEYS|_~32                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~33                                                                     ; |SP2_ACEX|kbd:KEYS|_~33                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~34                                                                     ; |SP2_ACEX|kbd:KEYS|_~34                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~35                                                                     ; |SP2_ACEX|kbd:KEYS|_~35                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~36                                                                     ; |SP2_ACEX|kbd:KEYS|_~36                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~37                                                                     ; |SP2_ACEX|kbd:KEYS|_~37                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~38                                                                     ; |SP2_ACEX|kbd:KEYS|_~38                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~40                                                                     ; |SP2_ACEX|kbd:KEYS|_~40                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~41                                                                     ; |SP2_ACEX|kbd:KEYS|_~41                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|KB_CTRL~1                                                                ; |SP2_ACEX|kbd:KEYS|KB_CTRL~1                                                                     ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~42                                                                     ; |SP2_ACEX|kbd:KEYS|_~42                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~44                                                                     ; |SP2_ACEX|kbd:KEYS|_~44                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~45                                                                     ; |SP2_ACEX|kbd:KEYS|_~45                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|KB_ALT~1                                                                 ; |SP2_ACEX|kbd:KEYS|KB_ALT~1                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~47                                                                     ; |SP2_ACEX|kbd:KEYS|_~47                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~48                                                                     ; |SP2_ACEX|kbd:KEYS|_~48                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|KB_SH~1                                                                  ; |SP2_ACEX|kbd:KEYS|KB_SH~1                                                                       ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~49                                                                     ; |SP2_ACEX|kbd:KEYS|_~49                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~52                                                                     ; |SP2_ACEX|kbd:KEYS|_~52                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~54                                                                     ; |SP2_ACEX|kbd:KEYS|_~54                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~55                                                                     ; |SP2_ACEX|kbd:KEYS|_~55                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~56                                                                     ; |SP2_ACEX|kbd:KEYS|_~56                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~59                                                                     ; |SP2_ACEX|kbd:KEYS|_~59                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[15]~4                                                                 ; |SP2_ACEX|kbd:KEYS|KA[15]~4                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[14]                                                                   ; |SP2_ACEX|kbd:KEYS|KA[14]                                                                        ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[9]~5                                                                  ; |SP2_ACEX|kbd:KEYS|KA[9]~5                                                                       ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[8]~6                                                                  ; |SP2_ACEX|kbd:KEYS|KA[8]~6                                                                       ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[15]~7                                                                 ; |SP2_ACEX|kbd:KEYS|KA[15]~7                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[14]~8                                                                 ; |SP2_ACEX|kbd:KEYS|KA[14]~8                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[13]~9                                                                 ; |SP2_ACEX|kbd:KEYS|KA[13]~9                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[12]~10                                                                ; |SP2_ACEX|kbd:KEYS|KA[12]~10                                                                     ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[11]~11                                                                ; |SP2_ACEX|kbd:KEYS|KA[11]~11                                                                     ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[10]~12                                                                ; |SP2_ACEX|kbd:KEYS|KA[10]~12                                                                     ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[9]~13                                                                 ; |SP2_ACEX|kbd:KEYS|KA[9]~13                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|KA[8]~14                                                                 ; |SP2_ACEX|kbd:KEYS|KA[8]~14                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~69                                                                     ; |SP2_ACEX|kbd:KEYS|_~69                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~70                                                                     ; |SP2_ACEX|kbd:KEYS|_~70                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~71                                                                     ; |SP2_ACEX|kbd:KEYS|_~71                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~72                                                                     ; |SP2_ACEX|kbd:KEYS|_~72                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~74                                                                     ; |SP2_ACEX|kbd:KEYS|_~74                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~77                                                                     ; |SP2_ACEX|kbd:KEYS|_~77                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~79                                                                     ; |SP2_ACEX|kbd:KEYS|_~79                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~82                                                                     ; |SP2_ACEX|kbd:KEYS|_~82                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~90                                                                     ; |SP2_ACEX|kbd:KEYS|_~90                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~91                                                                     ; |SP2_ACEX|kbd:KEYS|_~91                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~92                                                                     ; |SP2_ACEX|kbd:KEYS|_~92                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~93                                                                     ; |SP2_ACEX|kbd:KEYS|_~93                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~94                                                                     ; |SP2_ACEX|kbd:KEYS|_~94                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~95                                                                     ; |SP2_ACEX|kbd:KEYS|_~95                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~96                                                                     ; |SP2_ACEX|kbd:KEYS|_~96                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~97                                                                     ; |SP2_ACEX|kbd:KEYS|_~97                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~98                                                                     ; |SP2_ACEX|kbd:KEYS|_~98                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~99                                                                     ; |SP2_ACEX|kbd:KEYS|_~99                                                                          ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~100                                                                    ; |SP2_ACEX|kbd:KEYS|_~100                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~101                                                                    ; |SP2_ACEX|kbd:KEYS|_~101                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~108                                                                    ; |SP2_ACEX|kbd:KEYS|_~108                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~109                                                                    ; |SP2_ACEX|kbd:KEYS|_~109                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~110                                                                    ; |SP2_ACEX|kbd:KEYS|_~110                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~111                                                                    ; |SP2_ACEX|kbd:KEYS|_~111                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~112                                                                    ; |SP2_ACEX|kbd:KEYS|_~112                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~113                                                                    ; |SP2_ACEX|kbd:KEYS|_~113                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~114                                                                    ; |SP2_ACEX|kbd:KEYS|_~114                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|KDX[5]~0                                                                 ; |SP2_ACEX|kbd:KEYS|KDX[5]~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~115                                                                    ; |SP2_ACEX|kbd:KEYS|_~115                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|KDX[4]~1                                                                 ; |SP2_ACEX|kbd:KEYS|KDX[4]~1                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~116                                                                    ; |SP2_ACEX|kbd:KEYS|_~116                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|KDX[3]~2                                                                 ; |SP2_ACEX|kbd:KEYS|KDX[3]~2                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~117                                                                    ; |SP2_ACEX|kbd:KEYS|_~117                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|KDX[2]~3                                                                 ; |SP2_ACEX|kbd:KEYS|KDX[2]~3                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~118                                                                    ; |SP2_ACEX|kbd:KEYS|_~118                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|KDX[1]~4                                                                 ; |SP2_ACEX|kbd:KEYS|KDX[1]~4                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~119                                                                    ; |SP2_ACEX|kbd:KEYS|_~119                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|KDX[0]~5                                                                 ; |SP2_ACEX|kbd:KEYS|KDX[0]~5                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|WR_KBD~0                                                                 ; |SP2_ACEX|kbd:KEYS|WR_KBD~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~121                                                                    ; |SP2_ACEX|kbd:KEYS|_~121                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|WR_KBD                                                                   ; |SP2_ACEX|kbd:KEYS|WR_KBD                                                                        ; out0             ;
; |SP2_ACEX|kbd:KEYS|$00023~0                                                                 ; |SP2_ACEX|kbd:KEYS|$00023~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|$00020~0                                                                 ; |SP2_ACEX|kbd:KEYS|$00020~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~133                                                                    ; |SP2_ACEX|kbd:KEYS|_~133                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~140                                                                    ; |SP2_ACEX|kbd:KEYS|_~140                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~166                                                                    ; |SP2_ACEX|kbd:KEYS|_~166                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|$00015~0                                                                 ; |SP2_ACEX|kbd:KEYS|$00015~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~169                                                                    ; |SP2_ACEX|kbd:KEYS|_~169                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~172                                                                    ; |SP2_ACEX|kbd:KEYS|_~172                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|$00014~0                                                                 ; |SP2_ACEX|kbd:KEYS|$00014~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|$00012~0                                                                 ; |SP2_ACEX|kbd:KEYS|$00012~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~177                                                                    ; |SP2_ACEX|kbd:KEYS|_~177                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~179                                                                    ; |SP2_ACEX|kbd:KEYS|_~179                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~180                                                                    ; |SP2_ACEX|kbd:KEYS|_~180                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|$00011~0                                                                 ; |SP2_ACEX|kbd:KEYS|$00011~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|KB_XXX~0                                                                 ; |SP2_ACEX|kbd:KEYS|KB_XXX~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~188                                                                    ; |SP2_ACEX|kbd:KEYS|_~188                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|_~190                                                                    ; |SP2_ACEX|kbd:KEYS|_~190                                                                         ; out0             ;
; |SP2_ACEX|kbd:KEYS|$00008~0                                                                 ; |SP2_ACEX|kbd:KEYS|$00008~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|$00007~0                                                                 ; |SP2_ACEX|kbd:KEYS|$00007~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|KB_ALT_X~0                                                               ; |SP2_ACEX|kbd:KEYS|KB_ALT_X~0                                                                    ; out0             ;
; |SP2_ACEX|kbd:KEYS|KB_CTRL_X~0                                                              ; |SP2_ACEX|kbd:KEYS|KB_CTRL_X~0                                                                   ; out0             ;
; |SP2_ACEX|kbd:KEYS|$00004~0                                                                 ; |SP2_ACEX|kbd:KEYS|$00004~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|$00003~0                                                                 ; |SP2_ACEX|kbd:KEYS|$00003~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|$00000~0                                                                 ; |SP2_ACEX|kbd:KEYS|$00000~0                                                                      ; out0             ;
; |SP2_ACEX|kbd:KEYS|KB_CT[2]                                                                 ; |SP2_ACEX|kbd:KEYS|KB_CT[2]                                                                      ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_CT[1]                                                                 ; |SP2_ACEX|kbd:KEYS|KB_CT[1]                                                                      ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_CT[0]                                                                 ; |SP2_ACEX|kbd:KEYS|KB_CT[0]                                                                      ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_D[10]                                                                 ; |SP2_ACEX|kbd:KEYS|KB_D[10]                                                                      ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_D[9]                                                                  ; |SP2_ACEX|kbd:KEYS|KB_D[9]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_D[8]                                                                  ; |SP2_ACEX|kbd:KEYS|KB_D[8]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_D[7]                                                                  ; |SP2_ACEX|kbd:KEYS|KB_D[7]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_D[6]                                                                  ; |SP2_ACEX|kbd:KEYS|KB_D[6]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_D[5]                                                                  ; |SP2_ACEX|kbd:KEYS|KB_D[5]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_D[4]                                                                  ; |SP2_ACEX|kbd:KEYS|KB_D[4]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_D[3]                                                                  ; |SP2_ACEX|kbd:KEYS|KB_D[3]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_D[2]                                                                  ; |SP2_ACEX|kbd:KEYS|KB_D[2]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_D[1]                                                                  ; |SP2_ACEX|kbd:KEYS|KB_D[1]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_OFF                                                                   ; |SP2_ACEX|kbd:KEYS|KB_OFF                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_EXT                                                                   ; |SP2_ACEX|kbd:KEYS|KB_EXT                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_ALT                                                                   ; |SP2_ACEX|kbd:KEYS|KB_ALT                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_CTRL                                                                  ; |SP2_ACEX|kbd:KEYS|KB_CTRL                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_SH                                                                    ; |SP2_ACEX|kbd:KEYS|KB_SH                                                                         ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_RESET                                                                 ; |SP2_ACEX|kbd:KEYS|KB_RESET                                                                      ; regout           ;
; |SP2_ACEX|kbd:KEYS|RXA[1]                                                                   ; |SP2_ACEX|kbd:KEYS|RXA[1]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|RXA[0]                                                                   ; |SP2_ACEX|kbd:KEYS|RXA[0]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDD[7]                                                                   ; |SP2_ACEX|kbd:KEYS|KDD[7]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDD[6]                                                                   ; |SP2_ACEX|kbd:KEYS|KDD[6]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDD[5]                                                                   ; |SP2_ACEX|kbd:KEYS|KDD[5]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDD[4]                                                                   ; |SP2_ACEX|kbd:KEYS|KDD[4]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDD[3]                                                                   ; |SP2_ACEX|kbd:KEYS|KDD[3]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|kbd[5]                                                                   ; |SP2_ACEX|kbd:KEYS|kbd[5]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|kbd[4]                                                                   ; |SP2_ACEX|kbd:KEYS|kbd[4]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|kbd[3]                                                                   ; |SP2_ACEX|kbd:KEYS|kbd[3]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|kbd[2]                                                                   ; |SP2_ACEX|kbd:KEYS|kbd[2]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|kbd[1]                                                                   ; |SP2_ACEX|kbd:KEYS|kbd[1]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|kbd[0]                                                                   ; |SP2_ACEX|kbd:KEYS|kbd[0]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDX[5]                                                                   ; |SP2_ACEX|kbd:KEYS|KDX[5]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDX[4]                                                                   ; |SP2_ACEX|kbd:KEYS|KDX[4]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDX[3]                                                                   ; |SP2_ACEX|kbd:KEYS|KDX[3]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDX[2]                                                                   ; |SP2_ACEX|kbd:KEYS|KDX[2]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDX[1]                                                                   ; |SP2_ACEX|kbd:KEYS|KDX[1]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDX[0]                                                                   ; |SP2_ACEX|kbd:KEYS|KDX[0]                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDXX[5]                                                                  ; |SP2_ACEX|kbd:KEYS|KDXX[5]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDXX[4]                                                                  ; |SP2_ACEX|kbd:KEYS|KDXX[4]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDXX[3]                                                                  ; |SP2_ACEX|kbd:KEYS|KDXX[3]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDXX[2]                                                                  ; |SP2_ACEX|kbd:KEYS|KDXX[2]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDXX[1]                                                                  ; |SP2_ACEX|kbd:KEYS|KDXX[1]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|KDXX[0]                                                                  ; |SP2_ACEX|kbd:KEYS|KDXX[0]                                                                       ; regout           ;
; |SP2_ACEX|kbd:KEYS|$00001                                                                   ; |SP2_ACEX|kbd:KEYS|$00001                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|$00002                                                                   ; |SP2_ACEX|kbd:KEYS|$00002                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|$00003                                                                   ; |SP2_ACEX|kbd:KEYS|$00003                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|$00004                                                                   ; |SP2_ACEX|kbd:KEYS|$00004                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|KB_F12                                                                   ; |SP2_ACEX|kbd:KEYS|KB_F12                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|$00012                                                                   ; |SP2_ACEX|kbd:KEYS|$00012                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|$00014                                                                   ; |SP2_ACEX|kbd:KEYS|$00014                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|$00020                                                                   ; |SP2_ACEX|kbd:KEYS|$00020                                                                        ; regout           ;
; |SP2_ACEX|kbd:KEYS|$00023                                                                   ; |SP2_ACEX|kbd:KEYS|$00023                                                                        ; regout           ;
; |SP2_ACEX|mouse:MS|_~0                                                                      ; |SP2_ACEX|mouse:MS|_~0                                                                           ; out0             ;
; |SP2_ACEX|mouse:MS|_~4                                                                      ; |SP2_ACEX|mouse:MS|_~4                                                                           ; out0             ;
; |SP2_ACEX|mouse:MS|_~5                                                                      ; |SP2_ACEX|mouse:MS|_~5                                                                           ; out0             ;
; |SP2_ACEX|mouse:MS|_~6                                                                      ; |SP2_ACEX|mouse:MS|_~6                                                                           ; out0             ;
; |SP2_ACEX|mouse:MS|_~7                                                                      ; |SP2_ACEX|mouse:MS|_~7                                                                           ; out0             ;
; |SP2_ACEX|mouse:MS|_~8                                                                      ; |SP2_ACEX|mouse:MS|_~8                                                                           ; out0             ;
; |SP2_ACEX|mouse:MS|RG[9]~0                                                                  ; |SP2_ACEX|mouse:MS|RG[9]~0                                                                       ; out0             ;
; |SP2_ACEX|mouse:MS|RG[9]~1                                                                  ; |SP2_ACEX|mouse:MS|RG[9]~1                                                                       ; out0             ;
; |SP2_ACEX|mouse:MS|RG[8]~2                                                                  ; |SP2_ACEX|mouse:MS|RG[8]~2                                                                       ; out0             ;
; |SP2_ACEX|mouse:MS|RG[7]~3                                                                  ; |SP2_ACEX|mouse:MS|RG[7]~3                                                                       ; out0             ;
; |SP2_ACEX|mouse:MS|RG[6]~4                                                                  ; |SP2_ACEX|mouse:MS|RG[6]~4                                                                       ; out0             ;
; |SP2_ACEX|mouse:MS|RG[5]~5                                                                  ; |SP2_ACEX|mouse:MS|RG[5]~5                                                                       ; out0             ;
; |SP2_ACEX|mouse:MS|RG[4]~6                                                                  ; |SP2_ACEX|mouse:MS|RG[4]~6                                                                       ; out0             ;
; |SP2_ACEX|mouse:MS|RG[3]~7                                                                  ; |SP2_ACEX|mouse:MS|RG[3]~7                                                                       ; out0             ;
; |SP2_ACEX|mouse:MS|RG[2]~8                                                                  ; |SP2_ACEX|mouse:MS|RG[2]~8                                                                       ; out0             ;
; |SP2_ACEX|mouse:MS|RG[1]~9                                                                  ; |SP2_ACEX|mouse:MS|RG[1]~9                                                                       ; out0             ;
; |SP2_ACEX|mouse:MS|RG[0]~10                                                                 ; |SP2_ACEX|mouse:MS|RG[0]~10                                                                      ; out0             ;
; |SP2_ACEX|mouse:MS|RGK[5]~0                                                                 ; |SP2_ACEX|mouse:MS|RGK[5]~0                                                                      ; out0             ;
; |SP2_ACEX|mouse:MS|_~16                                                                     ; |SP2_ACEX|mouse:MS|_~16                                                                          ; out0             ;
; |SP2_ACEX|mouse:MS|_~18                                                                     ; |SP2_ACEX|mouse:MS|_~18                                                                          ; out0             ;
; |SP2_ACEX|mouse:MS|$00002~0                                                                 ; |SP2_ACEX|mouse:MS|$00002~0                                                                      ; out0             ;
; |SP2_ACEX|mouse:MS|_~21                                                                     ; |SP2_ACEX|mouse:MS|_~21                                                                          ; out0             ;
; |SP2_ACEX|mouse:MS|_~23                                                                     ; |SP2_ACEX|mouse:MS|_~23                                                                          ; out0             ;
; |SP2_ACEX|mouse:MS|$00001~0                                                                 ; |SP2_ACEX|mouse:MS|$00001~0                                                                      ; out0             ;
; |SP2_ACEX|mouse:MS|SUM_X[7]                                                                 ; |SP2_ACEX|mouse:MS|SUM_X[7]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_X[6]                                                                 ; |SP2_ACEX|mouse:MS|SUM_X[6]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_X[5]                                                                 ; |SP2_ACEX|mouse:MS|SUM_X[5]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_X[4]                                                                 ; |SP2_ACEX|mouse:MS|SUM_X[4]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_X[3]                                                                 ; |SP2_ACEX|mouse:MS|SUM_X[3]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_X[2]                                                                 ; |SP2_ACEX|mouse:MS|SUM_X[2]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_X[1]                                                                 ; |SP2_ACEX|mouse:MS|SUM_X[1]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_X[0]                                                                 ; |SP2_ACEX|mouse:MS|SUM_X[0]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_Y[7]                                                                 ; |SP2_ACEX|mouse:MS|SUM_Y[7]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_Y[6]                                                                 ; |SP2_ACEX|mouse:MS|SUM_Y[6]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_Y[5]                                                                 ; |SP2_ACEX|mouse:MS|SUM_Y[5]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_Y[4]                                                                 ; |SP2_ACEX|mouse:MS|SUM_Y[4]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_Y[3]                                                                 ; |SP2_ACEX|mouse:MS|SUM_Y[3]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_Y[2]                                                                 ; |SP2_ACEX|mouse:MS|SUM_Y[2]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_Y[1]                                                                 ; |SP2_ACEX|mouse:MS|SUM_Y[1]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|SUM_Y[0]                                                                 ; |SP2_ACEX|mouse:MS|SUM_Y[0]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|CT[3]                                                                    ; |SP2_ACEX|mouse:MS|CT[3]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|CT[2]                                                                    ; |SP2_ACEX|mouse:MS|CT[2]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|CT[1]                                                                    ; |SP2_ACEX|mouse:MS|CT[1]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|CT[0]                                                                    ; |SP2_ACEX|mouse:MS|CT[0]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|RG[9]                                                                    ; |SP2_ACEX|mouse:MS|RG[9]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|RG[8]                                                                    ; |SP2_ACEX|mouse:MS|RG[8]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|RG[7]                                                                    ; |SP2_ACEX|mouse:MS|RG[7]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|RG[6]                                                                    ; |SP2_ACEX|mouse:MS|RG[6]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|RG[5]                                                                    ; |SP2_ACEX|mouse:MS|RG[5]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|RG[4]                                                                    ; |SP2_ACEX|mouse:MS|RG[4]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|RG[3]                                                                    ; |SP2_ACEX|mouse:MS|RG[3]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|RG[2]                                                                    ; |SP2_ACEX|mouse:MS|RG[2]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|RG[1]                                                                    ; |SP2_ACEX|mouse:MS|RG[1]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|RG[0]                                                                    ; |SP2_ACEX|mouse:MS|RG[0]                                                                         ; regout           ;
; |SP2_ACEX|mouse:MS|STATE[1]                                                                 ; |SP2_ACEX|mouse:MS|STATE[1]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|STATE[0]                                                                 ; |SP2_ACEX|mouse:MS|STATE[0]                                                                      ; regout           ;
; |SP2_ACEX|mouse:MS|RGK[5]                                                                   ; |SP2_ACEX|mouse:MS|RGK[5]                                                                        ; regout           ;
; |SP2_ACEX|mouse:MS|RGK[4]                                                                   ; |SP2_ACEX|mouse:MS|RGK[4]                                                                        ; regout           ;
; |SP2_ACEX|mouse:MS|RGK[3]                                                                   ; |SP2_ACEX|mouse:MS|RGK[3]                                                                        ; regout           ;
; |SP2_ACEX|mouse:MS|RGK[2]                                                                   ; |SP2_ACEX|mouse:MS|RGK[2]                                                                        ; regout           ;
; |SP2_ACEX|mouse:MS|RGK[1]                                                                   ; |SP2_ACEX|mouse:MS|RGK[1]                                                                        ; regout           ;
; |SP2_ACEX|mouse:MS|RGK[0]                                                                   ; |SP2_ACEX|mouse:MS|RGK[0]                                                                        ; regout           ;
; |SP2_ACEX|mouse:MS|$00000                                                                   ; |SP2_ACEX|mouse:MS|$00000                                                                        ; regout           ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[0]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[0]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[1]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[1]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[2]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[2]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[3]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[3]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[4]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[4]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[5]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[5]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[6]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[6]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[7]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|result_node[7]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|cin_node                                  ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|cin_node                                       ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[0]~0                           ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[0]~0                                ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[0]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[0]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]~0                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]~0                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~0                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~0                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~1                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~1                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~2                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~2                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~3                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~3                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[9]~1                           ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[9]~1                                ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[7]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[7]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[6]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[6]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[5]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[5]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[4]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[4]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[3]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[3]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[2]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[2]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[1]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|datab_node[1]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[7]~3                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[7]~3                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[6]~4                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[6]~4                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[5]~5                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[5]~5                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[4]~6                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[4]~6                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[3]~7                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[3]~7                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]~8                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]~8                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]~9                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]~9                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[7]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[7]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[6]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[6]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[5]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[5]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[4]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[4]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[3]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[3]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~6                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~6                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~7                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~7                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~8                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~8                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~9                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~9                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~10                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~10                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~11                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~11                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~12                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~12                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~15                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~15                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~16                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~16                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~17                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~17                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~18                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~18                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~19                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~19                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~20                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~20                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~21                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~21                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~24                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~24                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~25                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~25                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~26                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~26                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~27                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~27                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~28                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~28                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~29                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~29                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~30                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~30                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~33                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~33                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~34                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~34                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~35                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~35                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~36                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~36                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~37                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~37                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~38                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~38                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~39                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|_~39                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[0]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[0]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[1]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[1]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[2]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[2]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[3]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[3]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[4]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[4]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[5]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[5]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[6]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[6]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[7]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|result_node[7]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|cin_node                                  ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|cin_node                                       ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[0]~0                           ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[0]~0                                ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[0]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[0]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]~0                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]~0                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~0                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~0                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~1                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~1                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~2                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~2                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~3                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~3                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[9]~1                           ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[9]~1                                ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[7]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[7]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[6]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[6]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[5]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[5]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[4]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[4]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[3]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[3]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[2]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[2]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[1]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|datab_node[1]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[7]~3                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[7]~3                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[6]~4                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[6]~4                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[5]~5                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[5]~5                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[4]~6                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[4]~6                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[3]~7                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[3]~7                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]~8                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]~8                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]~9                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]~9                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[7]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[7]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[6]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[6]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[5]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[5]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[4]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[4]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[3]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[3]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~6                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~6                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~7                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~7                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~8                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~8                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~9                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~9                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~10                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~10                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~11                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~11                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~12                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~12                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~15                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~15                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~16                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~16                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~17                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~17                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~18                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~18                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~19                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~19                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~20                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~20                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~21                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~21                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~24                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~24                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~25                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~25                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~26                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~26                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~27                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~27                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~28                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~28                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~29                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~29                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~30                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~30                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~33                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~33                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~34                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~34                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~35                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~35                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~36                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~36                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~37                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~37                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~38                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~38                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~39                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|_~39                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|result_node[0]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|result_node[0]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|result_node[1]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|result_node[1]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|result_node[2]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|result_node[2]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|result_node[3]                                          ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|result_node[3]                                               ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|cin_node                                  ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|cin_node                                       ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|datab_node[0]~0                           ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|datab_node[0]~0                                ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|datab_node[0]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|datab_node[0]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]~0                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]~0                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~0                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~0                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~1                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~1                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~2                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~2                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~3                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~3                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|datab_node[3]~1                           ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|datab_node[3]~1                                ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|datab_node[3]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|datab_node[3]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|datab_node[2]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|datab_node[2]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|datab_node[1]                             ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|datab_node[1]                                  ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]~1                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]~1                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]~2                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]~2                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]~3                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]~3                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]                         ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]                              ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~4                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~4                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~5                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~5                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~6                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~6                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~7                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~7                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~8                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~8                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~9                                       ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~9                                            ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~10                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~10                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~11                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~11                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~12                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~12                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~13                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~13                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~14                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~14                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~15                                      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|_~15                                           ; out0             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]           ; sout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT      ; cout             ;
; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; |SP2_ACEX|mouse:MS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]           ; sout             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|cin_node                                  ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|cin_node                                       ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|datab_node[0]~0                           ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|datab_node[0]~0                                ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|datab_node[0]                             ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|datab_node[0]                                  ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~1                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~1                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~2                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~2                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|datab_node[2]~1                           ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|datab_node[2]~1                                ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|datab_node[2]                             ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|datab_node[2]                                  ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|datab_node[1]                             ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|datab_node[1]                                  ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~4                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~4                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~5                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_2|addcore:adder|_~5                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|result_node[1]                                          ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|result_node[1]                                               ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|result_node[2]                                          ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|result_node[2]                                               ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|result_node[3]                                          ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|result_node[3]                                               ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|datab_node[0]~0                           ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|datab_node[0]~0                                ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|datab_node[0]                             ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|datab_node[0]                                  ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]~0                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]~0                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]                         ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]                              ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~0                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~0                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~1                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~1                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~2                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~2                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~3                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~3                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|datab_node[3]~1                           ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|datab_node[3]~1                                ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|datab_node[3]                             ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|datab_node[3]                                  ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|datab_node[2]                             ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|datab_node[2]                                  ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|datab_node[1]                             ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|datab_node[1]                                  ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]~1                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]~1                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]~2                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]~2                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]~3                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]~3                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]                         ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]                              ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]                         ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]                              ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]                         ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]                              ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~4                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~4                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~5                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~5                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~6                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~6                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~7                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~7                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~8                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~8                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~9                                       ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~9                                            ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~10                                      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~10                                           ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~11                                      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~11                                           ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~12                                      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~12                                           ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~13                                      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~13                                           ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~14                                      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~14                                           ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~15                                      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|_~15                                           ; out0             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]           ; sout             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT      ; cout             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]           ; sout             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT      ; cout             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]           ; sout             ;
; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; |SP2_ACEX|kbd:KEYS|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT      ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|result_node[0]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|result_node[0]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|result_node[1]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|result_node[1]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|result_node[2]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|result_node[2]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|result_node[3]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|result_node[3]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|result_node[4]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|result_node[4]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|cin_node                             ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|cin_node                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[0]~0                      ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[0]~0                           ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[0]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[0]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[0]~0                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[0]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~0                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~0                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~1                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~1                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~2                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~2                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~3                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~3                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[6]~1                      ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[6]~1                           ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[4]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[4]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[3]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[3]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[2]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[2]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[1]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|datab_node[1]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[4]~3                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[4]~3                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[3]~4                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[3]~4                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[2]~5                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[2]~5                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[1]~6                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[1]~6                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[4]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[4]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[3]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[2]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[1]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~6                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~6                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~7                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~7                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~8                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~8                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~9                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~9                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~12                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~12                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~13                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~13                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~14                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~14                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~15                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~15                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~18                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~18                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~19                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~19                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~20                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~20                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~21                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~21                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~24                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~24                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~25                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~25                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~26                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~26                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~27                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|_~27                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[0]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[0]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[1]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[1]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[2]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[2]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[3]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[3]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[4]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[4]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[5]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[5]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[6]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[6]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[7]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[7]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[8]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|result_node[8]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|cin_node                             ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|cin_node                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[0]~0                      ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[0]~0                           ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[0]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[0]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[0]~0                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[0]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~0                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~0                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~1                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~1                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~2                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~2                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~3                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~3                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[8]~1                      ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[8]~1                           ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[8]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[8]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[7]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[7]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[6]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[6]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[5]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[5]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[4]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[4]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[3]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[3]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[2]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[2]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[1]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|datab_node[1]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[8]~1                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[8]~1                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[7]~2                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[7]~2                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[6]~3                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[6]~3                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[5]~4                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[5]~4                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[4]~5                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[4]~5                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[3]~6                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[3]~6                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[2]~7                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[2]~7                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[1]~8                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[1]~8                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[8]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[8]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[7]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[7]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[6]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[6]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[5]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[5]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[4]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[4]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[3]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[2]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[1]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~4                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~4                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~5                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~5                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~6                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~6                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~7                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~7                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~8                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~8                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~9                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~9                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~10                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~10                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~11                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~11                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~12                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~12                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~13                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~13                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~14                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~14                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~15                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~15                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~16                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~16                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~17                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~17                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~18                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~18                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~19                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~19                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~20                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~20                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~21                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~21                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~22                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~22                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~23                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~23                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~24                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~24                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~25                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~25                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~26                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~26                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~27                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~27                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~28                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~28                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~29                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~29                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~30                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~30                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~31                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~31                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~32                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~32                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~33                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~33                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~34                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~34                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~35                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|_~35                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[8] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|result_node[1]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|result_node[1]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|result_node[2]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|result_node[2]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|result_node[3]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|result_node[3]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|result_node[4]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|result_node[4]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|result_node[5]                                     ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|result_node[5]                                          ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|cin_node                             ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|cin_node                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[0]~0                      ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[0]~0                           ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[0]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[0]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~0                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~0                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~1                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~1                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~2                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~2                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~3                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~3                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[5]~1                      ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[5]~1                           ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[5]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[5]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[4]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[4]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[3]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[3]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[2]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[2]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[1]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|datab_node[1]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[5]~1                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[5]~1                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[4]~2                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[4]~2                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[3]~3                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[3]~3                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[2]~4                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[2]~4                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[1]~5                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[1]~5                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[5]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[5]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[4]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[4]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[3]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[2]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[1]                    ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~4                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~4                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~5                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~5                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~6                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~6                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~7                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~7                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~8                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~8                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~9                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~9                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~10                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~10                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~11                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~11                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~12                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~12                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~13                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~13                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~14                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~14                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~15                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~15                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~16                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~16                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~17                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~17                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~18                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~18                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~19                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~19                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~20                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~20                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~21                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~21                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~22                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~22                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~23                                 ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|_~23                                      ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|cin_node                             ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|cin_node                                  ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|datab_node[0]~0                      ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|datab_node[0]~0                           ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|datab_node[0]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|datab_node[0]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~1                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~1                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~2                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~2                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|datab_node[2]~1                      ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|datab_node[2]~1                           ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|datab_node[2]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|datab_node[2]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|datab_node[1]                        ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|datab_node[1]                             ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~4                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~4                                       ; out0             ;
; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~5                                  ; |SP2_ACEX|video2:SVIDEO|lpm_add_sub:op_3|addcore:adder|_~5                                       ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[0]~0                         ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[0]~0                              ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[0]                           ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[0]                                ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]~0                     ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]~0                          ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]                       ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]                            ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~0                                     ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~0                                          ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~1                                     ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~1                                          ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~2                                     ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~2                                          ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~3                                     ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~3                                          ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[4]~1                         ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[4]~1                              ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[4]                           ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[4]                                ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[3]                           ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[3]                                ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[2]                           ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[2]                                ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[1]                           ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|datab_node[1]                                ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~7                                     ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~7                                          ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~8                                     ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~8                                          ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~9                                     ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~9                                          ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~10                                    ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|_~10                                         ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]    ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT    ; cout             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|cin_node                                ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|cin_node                                     ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|datab_node[1]~0                         ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|datab_node[1]~0                              ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|datab_node[1]                           ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|datab_node[1]                                ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|datab_node[0]                           ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|datab_node[0]                                ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|_~0                                     ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|_~0                                          ; out0             ;
; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|cout0_node~1                            ; |SP2_ACEX|dcp:DECODE|lpm_add_sub:op_2|addcore:adder|cout0_node~1                                 ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[10]                                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|result_node[10]                                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|cin_node                               ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|cin_node                                    ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[0]~0                        ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[0]~0                             ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[0]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[0]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~1                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~1                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~2                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~2                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[15]~1                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[15]~1                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[15]                         ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[15]                              ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[14]                         ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[14]                              ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[13]                         ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[13]                              ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[12]                         ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[12]                              ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[11]                         ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[11]                              ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[10]                         ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[10]                              ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[9]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[9]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[8]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[8]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[7]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[7]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[6]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[6]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[5]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[5]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[4]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[4]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[3]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[3]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[2]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[2]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[1]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|datab_node[1]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[10]~6                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[10]~6                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[10]                     ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|unreg_res_node[10]                          ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~4                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~4                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~5                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~5                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~6                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~6                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~7                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~7                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~8                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~8                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~9                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~9                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~10                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~10                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~11                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~11                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~12                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~12                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~13                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~13                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~14                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~14                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~15                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~15                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~16                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~16                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~17                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~17                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~18                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~18                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~24                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~24                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~34                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~34                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~35                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~35                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~36                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~36                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~49                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~49                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~50                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~50                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~51                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|_~51                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[14]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[14]~COUT  ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[13]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[13]~COUT  ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]       ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[0]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[0]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[1]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[1]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[2]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[2]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[3]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[3]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[4]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[4]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[5]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[5]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[6]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[6]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[7]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[7]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[8]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[8]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[9]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[9]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[10]                                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[10]                                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[11]                                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[11]                                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[12]                                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[12]                                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[13]                                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[13]                                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[14]                                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[14]                                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[15]                                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|result_node[15]                                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|cin_node                               ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|cin_node                                    ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[0]~0                        ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[0]~0                             ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[0]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[0]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]~0                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]~0                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~0                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~0                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~1                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~1                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~2                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~2                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~3                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~3                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[15]~1                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[15]~1                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[15]                         ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[15]                              ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[14]                         ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[14]                              ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[13]                         ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[13]                              ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[12]                         ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[12]                              ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[11]                         ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[11]                              ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[10]                         ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[10]                              ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[9]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[9]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[8]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[8]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[7]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[7]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[6]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[6]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[5]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[5]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[4]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[4]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[3]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[3]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[2]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[2]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[1]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|datab_node[1]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[15]~1                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[15]~1                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[14]~2                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[14]~2                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[13]~3                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[13]~3                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[12]~4                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[12]~4                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[11]~5                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[11]~5                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[10]~6                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[10]~6                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[9]~7                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[9]~7                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[8]~8                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[8]~8                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[7]~9                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[7]~9                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[6]~10                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[6]~10                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[5]~11                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[5]~11                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[4]~12                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[4]~12                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[3]~13                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[3]~13                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]~14                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]~14                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]~15                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]~15                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[15]                     ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[15]                          ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[14]                     ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[14]                          ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[13]                     ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[13]                          ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[12]                     ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[12]                          ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[11]                     ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[11]                          ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[10]                     ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[10]                          ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[9]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[9]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[8]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[8]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[7]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[7]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[6]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[6]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[5]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[5]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[4]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[4]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[3]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[3]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[2]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|unreg_res_node[1]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~4                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~4                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~5                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~5                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~6                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~6                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~7                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~7                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~8                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~8                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~9                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~9                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~10                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~10                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~11                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~11                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~12                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~12                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~13                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~13                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~14                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~14                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~15                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~15                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~16                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~16                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~17                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~17                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~18                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~18                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~19                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~19                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~20                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~20                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~21                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~21                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~22                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~22                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~23                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~23                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~24                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~24                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~25                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~25                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~26                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~26                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~27                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~27                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~28                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~28                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~29                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~29                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~30                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~30                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~31                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~31                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~32                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~32                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~33                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~33                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~34                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~34                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~35                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~35                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~36                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~36                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~37                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~37                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~38                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~38                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~39                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~39                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~40                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~40                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~41                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~41                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~42                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~42                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~43                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~43                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~44                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~44                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~45                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~45                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~46                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~46                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~47                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~47                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~48                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~48                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~49                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~49                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~50                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~50                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~51                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~51                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~52                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~52                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~53                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~53                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~54                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~54                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~55                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~55                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~56                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~56                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~57                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~57                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~58                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~58                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~59                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~59                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~60                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~60                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~61                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~61                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~62                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~62                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~63                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|_~63                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[15]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[15]       ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[14]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[14]~COUT  ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[14]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[14]       ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[13]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[13]~COUT  ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[13]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[13]       ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[12]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[12]~COUT  ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[12]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[12]       ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[11]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[11]~COUT  ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[11]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[11]       ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]~COUT  ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]  ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]       ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[0]~0                        ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[0]~0                             ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[0]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[0]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]~0                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]~0                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~0                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~0                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~1                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~1                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~2                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~2                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~3                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~3                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[8]~1                        ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[8]~1                             ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[8]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[8]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[7]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[7]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[6]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[6]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[5]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[5]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[4]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[4]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[3]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[3]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[2]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[2]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[1]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|datab_node[1]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~11                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~11                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~12                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~12                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~13                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~13                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~14                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~14                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~15                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~15                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~16                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~16                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~17                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~17                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~18                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|_~18                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[0]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[0]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[1]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[1]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[2]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[2]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[3]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[3]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[4]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[4]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[5]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[5]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[6]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[6]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[7]                                       ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|result_node[7]                                            ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|cin_node                               ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|cin_node                                    ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[0]~0                        ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[0]~0                             ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[0]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[0]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]~0                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]~0                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~0                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~0                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~1                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~1                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~2                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~2                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~3                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~3                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[7]~1                        ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[7]~1                             ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[7]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[7]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[6]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[6]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[5]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[5]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[4]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[4]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[3]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[3]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[2]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[2]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[1]                          ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|datab_node[1]                               ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[7]~1                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[7]~1                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[6]~2                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[6]~2                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[5]~3                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[5]~3                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[4]~4                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[4]~4                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]~5                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]~5                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]~6                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]~6                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]~7                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]~7                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[7]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[7]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[6]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[6]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[5]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[5]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[4]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[4]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[3]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[2]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]                      ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|unreg_res_node[1]                           ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~4                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~4                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~5                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~5                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~6                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~6                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~7                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~7                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~8                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~8                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~9                                    ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~9                                         ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~10                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~10                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~11                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~11                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~12                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~12                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~13                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~13                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~14                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~14                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~15                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~15                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~16                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~16                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~17                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~17                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~18                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~18                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~19                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~19                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~20                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~20                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~21                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~21                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~22                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~22                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~23                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~23                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~24                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~24                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~25                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~25                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~26                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~26                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~27                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~27                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~28                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~28                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~29                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~29                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~30                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~30                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~31                                   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|_~31                                        ; out0             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]        ; sout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT   ; cout             ;
; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]   ; |SP2_ACEX|acceler:ACC|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]        ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|result_node[0]                                            ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|result_node[0]                                                 ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|result_node[1]                                            ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|result_node[1]                                                 ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|result_node[2]                                            ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|result_node[2]                                                 ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|result_node[3]                                            ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|result_node[3]                                                 ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|result_node[4]                                            ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|result_node[4]                                                 ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|result_node[5]                                            ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|result_node[5]                                                 ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|cin_node                                    ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|cin_node                                         ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[0]~0                             ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[0]~0                                  ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[0]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[0]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]~0                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]~0                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]                           ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]                                ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~0                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~0                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~1                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~1                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~2                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~2                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~3                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~3                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[5]~1                             ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[5]~1                                  ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[5]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[5]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[4]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[4]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[3]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[3]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[2]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[2]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[1]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|datab_node[1]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[5]~1                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[5]~1                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[4]~2                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[4]~2                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[3]~3                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[3]~3                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]~4                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]~4                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]~5                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]~5                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[5]                           ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[5]                                ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[4]                           ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[4]                                ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[3]                           ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[3]                                ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]                           ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[2]                                ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]                           ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|unreg_res_node[1]                                ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~4                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~4                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~5                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~5                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~6                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~6                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~7                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~7                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~8                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~8                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~9                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~9                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~10                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~10                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~11                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~11                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~12                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~12                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~13                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~13                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~14                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~14                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~15                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~15                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~16                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~16                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~17                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~17                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~18                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~18                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~19                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~19                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~20                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~20                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~21                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~21                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~22                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~22                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~23                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|_~23                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]             ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT        ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]             ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT        ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]             ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT        ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]             ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT        ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]             ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT        ; cout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]             ; sout             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[0]~0                             ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[0]~0                                  ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[0]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[0]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]~0                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]~0                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]                           ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]                                ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~0                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~0                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~1                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~1                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~2                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~2                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~3                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~3                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[9]~1                             ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[9]~1                                  ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[9]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[9]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[8]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[8]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[7]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[7]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[6]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[6]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[5]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[5]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[4]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[4]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[3]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[3]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[2]                               ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|datab_node[2]                                    ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[9]~1                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|unreg_res_node[9]~1                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~4                                         ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~4                                              ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~13                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~13                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~14                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~14                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~15                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~15                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~16                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~16                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~17                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~17                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~18                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~18                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~19                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~19                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~20                                        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|_~20                                             ; out0             ;
; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]        ; |SP2_ACEX|ay:AY3|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT        ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_10|result_node[0]                                                  ; |SP2_ACEX|lpm_add_sub:op_10|result_node[0]                                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|result_node[1]                                                  ; |SP2_ACEX|lpm_add_sub:op_10|result_node[1]                                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|result_node[2]                                                  ; |SP2_ACEX|lpm_add_sub:op_10|result_node[2]                                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|result_node[3]                                                  ; |SP2_ACEX|lpm_add_sub:op_10|result_node[3]                                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|result_node[4]                                                  ; |SP2_ACEX|lpm_add_sub:op_10|result_node[4]                                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|result_node[5]                                                  ; |SP2_ACEX|lpm_add_sub:op_10|result_node[5]                                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|result_node[6]                                                  ; |SP2_ACEX|lpm_add_sub:op_10|result_node[6]                                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|result_node[7]                                                  ; |SP2_ACEX|lpm_add_sub:op_10|result_node[7]                                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|result_node[8]                                                  ; |SP2_ACEX|lpm_add_sub:op_10|result_node[8]                                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|result_node[9]                                                  ; |SP2_ACEX|lpm_add_sub:op_10|result_node[9]                                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|result_node[10]                                                 ; |SP2_ACEX|lpm_add_sub:op_10|result_node[10]                                                      ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|result_node[11]                                                 ; |SP2_ACEX|lpm_add_sub:op_10|result_node[11]                                                      ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|cin_node                                          ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|cin_node                                               ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[0]~0                                   ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[0]~0                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[0]                                     ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[0]                                          ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[0]~0                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[0]~0                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[0]                                 ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[0]                                      ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~0                                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~0                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~1                                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~1                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~2                                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~2                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~3                                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~3                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[11]~1                                  ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[11]~1                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[11]                                    ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[11]                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[10]                                    ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[10]                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[9]                                     ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[9]                                          ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[8]                                     ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[8]                                          ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[7]                                     ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[7]                                          ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[6]                                     ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[6]                                          ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[5]                                     ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[5]                                          ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[4]                                     ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[4]                                          ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[3]                                     ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[3]                                          ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[2]                                     ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[2]                                          ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[1]                                     ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|datab_node[1]                                          ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[11]~1                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[11]~1                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[10]~2                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[10]~2                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[9]~3                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[9]~3                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[8]~4                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[8]~4                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[7]~5                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[7]~5                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[6]~6                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[6]~6                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[5]~7                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[5]~7                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[4]~8                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[4]~8                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[3]~9                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[3]~9                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[2]~10                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[2]~10                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[1]~11                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[1]~11                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[11]                                ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[11]                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[10]                                ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[10]                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[9]                                 ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[9]                                      ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[8]                                 ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[8]                                      ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[7]                                 ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[7]                                      ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[6]                                 ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[6]                                      ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[5]                                 ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[5]                                      ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[4]                                 ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[4]                                      ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[3]                                 ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[3]                                      ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[2]                                 ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[2]                                      ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[1]                                 ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|unreg_res_node[1]                                      ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~4                                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~4                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~5                                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~5                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~6                                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~6                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~7                                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~7                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~8                                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~8                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~9                                               ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~9                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~10                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~10                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~11                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~11                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~12                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~12                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~13                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~13                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~14                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~14                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~15                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~15                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~16                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~16                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~17                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~17                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~18                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~18                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~19                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~19                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~20                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~20                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~21                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~21                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~22                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~22                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~23                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~23                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~24                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~24                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~25                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~25                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~26                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~26                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~27                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~27                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~28                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~28                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~29                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~29                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~30                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~30                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~31                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~31                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~32                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~32                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~33                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~33                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~34                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~34                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~35                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~35                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~36                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~36                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~37                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~37                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~38                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~38                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~39                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~39                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~40                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~40                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~41                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~41                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~42                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~42                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~43                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~43                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~44                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~44                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~45                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~45                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~46                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~46                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~47                                              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|_~47                                                   ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[11]             ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[11]                  ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]             ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]~COUT             ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]             ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[10]                  ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]~COUT              ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[9]                   ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]~COUT              ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[8]                   ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~COUT              ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]                   ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT              ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]                   ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT              ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]                   ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT              ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]                   ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT              ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]                   ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT              ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]                   ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT              ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]                   ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT              ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]              ; |SP2_ACEX|lpm_add_sub:op_10|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]                   ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_9|result_node[0]                                                   ; |SP2_ACEX|lpm_add_sub:op_9|result_node[0]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|result_node[1]                                                   ; |SP2_ACEX|lpm_add_sub:op_9|result_node[1]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|result_node[2]                                                   ; |SP2_ACEX|lpm_add_sub:op_9|result_node[2]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|result_node[3]                                                   ; |SP2_ACEX|lpm_add_sub:op_9|result_node[3]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|result_node[4]                                                   ; |SP2_ACEX|lpm_add_sub:op_9|result_node[4]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|result_node[5]                                                   ; |SP2_ACEX|lpm_add_sub:op_9|result_node[5]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|result_node[6]                                                   ; |SP2_ACEX|lpm_add_sub:op_9|result_node[6]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|result_node[7]                                                   ; |SP2_ACEX|lpm_add_sub:op_9|result_node[7]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|cin_node                                           ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|cin_node                                                ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[0]~0                                    ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[0]~0                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[0]                                      ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[0]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[0]~0                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[0]~0                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[0]                                  ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[0]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~0                                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~0                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~1                                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~1                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~2                                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~2                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~3                                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~3                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[7]~1                                    ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[7]~1                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[7]                                      ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[7]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[6]                                      ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[6]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[5]                                      ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[5]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[4]                                      ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[4]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[3]                                      ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[3]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[2]                                      ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[2]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[1]                                      ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|datab_node[1]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[7]~1                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[7]~1                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[6]~2                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[6]~2                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[5]~3                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[5]~3                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[4]~4                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[4]~4                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[3]~5                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[3]~5                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[2]~6                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[2]~6                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[1]~7                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[1]~7                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[7]                                  ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[7]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[6]                                  ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[6]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[5]                                  ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[5]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[4]                                  ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[4]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[3]                                  ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[3]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[2]                                  ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[2]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[1]                                  ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|unreg_res_node[1]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~4                                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~4                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~5                                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~5                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~6                                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~6                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~7                                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~7                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~8                                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~8                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~9                                                ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~9                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~10                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~10                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~11                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~11                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~12                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~12                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~13                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~13                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~14                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~14                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~15                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~15                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~16                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~16                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~17                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~17                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~18                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~18                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~19                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~19                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~20                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~20                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~21                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~21                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~22                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~22                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~23                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~23                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~24                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~24                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~25                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~25                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~26                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~26                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~27                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~27                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~28                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~28                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~29                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~29                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~30                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~30                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~31                                               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|_~31                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_9|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_8|result_node[0]                                                   ; |SP2_ACEX|lpm_add_sub:op_8|result_node[0]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|result_node[1]                                                   ; |SP2_ACEX|lpm_add_sub:op_8|result_node[1]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|result_node[2]                                                   ; |SP2_ACEX|lpm_add_sub:op_8|result_node[2]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|result_node[3]                                                   ; |SP2_ACEX|lpm_add_sub:op_8|result_node[3]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|result_node[4]                                                   ; |SP2_ACEX|lpm_add_sub:op_8|result_node[4]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|result_node[5]                                                   ; |SP2_ACEX|lpm_add_sub:op_8|result_node[5]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|result_node[6]                                                   ; |SP2_ACEX|lpm_add_sub:op_8|result_node[6]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|result_node[7]                                                   ; |SP2_ACEX|lpm_add_sub:op_8|result_node[7]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|cin_node                                           ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|cin_node                                                ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[0]~0                                    ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[0]~0                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[0]                                      ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[0]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[0]~0                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[0]~0                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[0]                                  ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[0]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~0                                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~0                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~1                                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~1                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~2                                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~2                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~3                                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~3                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[7]~1                                    ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[7]~1                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[7]                                      ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[7]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[6]                                      ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[6]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[5]                                      ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[5]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[4]                                      ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[4]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[3]                                      ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[3]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[2]                                      ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[2]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[1]                                      ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|datab_node[1]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[7]~1                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[7]~1                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[6]~2                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[6]~2                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[5]~3                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[5]~3                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[4]~4                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[4]~4                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[3]~5                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[3]~5                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[2]~6                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[2]~6                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[1]~7                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[1]~7                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[7]                                  ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[7]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[6]                                  ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[6]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[5]                                  ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[5]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[4]                                  ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[4]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[3]                                  ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[3]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[2]                                  ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[2]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[1]                                  ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|unreg_res_node[1]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~4                                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~4                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~5                                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~5                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~6                                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~6                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~7                                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~7                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~8                                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~8                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~9                                                ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~9                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~10                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~10                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~11                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~11                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~12                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~12                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~13                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~13                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~14                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~14                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~15                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~15                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~16                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~16                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~17                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~17                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~18                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~18                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~19                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~19                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~20                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~20                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~21                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~21                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~22                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~22                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~23                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~23                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~24                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~24                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~25                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~25                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~26                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~26                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~27                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~27                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~28                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~28                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~29                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~29                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~30                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~30                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~31                                               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|_~31                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_7|result_node[0]                                                   ; |SP2_ACEX|lpm_add_sub:op_7|result_node[0]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|result_node[1]                                                   ; |SP2_ACEX|lpm_add_sub:op_7|result_node[1]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|result_node[2]                                                   ; |SP2_ACEX|lpm_add_sub:op_7|result_node[2]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|result_node[3]                                                   ; |SP2_ACEX|lpm_add_sub:op_7|result_node[3]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|result_node[4]                                                   ; |SP2_ACEX|lpm_add_sub:op_7|result_node[4]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|result_node[5]                                                   ; |SP2_ACEX|lpm_add_sub:op_7|result_node[5]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|result_node[6]                                                   ; |SP2_ACEX|lpm_add_sub:op_7|result_node[6]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|result_node[7]                                                   ; |SP2_ACEX|lpm_add_sub:op_7|result_node[7]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|cin_node                                           ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|cin_node                                                ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[0]~0                                    ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[0]~0                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[0]                                      ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[0]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[0]~0                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[0]~0                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[0]                                  ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[0]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~0                                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~0                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~1                                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~1                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~2                                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~2                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~3                                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~3                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[7]~1                                    ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[7]~1                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[7]                                      ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[7]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[6]                                      ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[6]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[5]                                      ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[5]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[4]                                      ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[4]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[3]                                      ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[3]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[2]                                      ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[2]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[1]                                      ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|datab_node[1]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[7]~1                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[7]~1                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[6]~2                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[6]~2                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[5]~3                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[5]~3                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[4]~4                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[4]~4                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[3]~5                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[3]~5                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[2]~6                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[2]~6                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[1]~7                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[1]~7                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[7]                                  ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[7]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[6]                                  ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[6]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[5]                                  ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[5]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[4]                                  ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[4]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[3]                                  ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[3]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[2]                                  ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[2]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[1]                                  ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|unreg_res_node[1]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~4                                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~4                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~5                                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~5                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~6                                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~6                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~7                                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~7                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~8                                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~8                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~9                                                ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~9                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~10                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~10                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~11                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~11                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~12                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~12                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~13                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~13                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~14                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~14                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~15                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~15                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~16                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~16                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~17                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~17                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~18                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~18                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~19                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~19                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~20                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~20                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~21                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~21                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~22                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~22                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~23                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~23                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~24                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~24                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~25                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~25                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~26                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~26                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~27                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~27                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~28                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~28                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~29                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~29                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~30                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~30                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~31                                               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|_~31                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_7|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_6|result_node[1]                                                   ; |SP2_ACEX|lpm_add_sub:op_6|result_node[1]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|result_node[2]                                                   ; |SP2_ACEX|lpm_add_sub:op_6|result_node[2]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|result_node[3]                                                   ; |SP2_ACEX|lpm_add_sub:op_6|result_node[3]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|result_node[4]                                                   ; |SP2_ACEX|lpm_add_sub:op_6|result_node[4]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|result_node[5]                                                   ; |SP2_ACEX|lpm_add_sub:op_6|result_node[5]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[0]~0                                    ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[0]~0                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[0]                                      ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[0]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[0]~0                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[0]~0                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[0]                                  ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[0]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~0                                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~0                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~1                                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~1                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~2                                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~2                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~3                                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~3                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[5]~1                                    ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[5]~1                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[5]                                      ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[5]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[4]                                      ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[4]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[3]                                      ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[3]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[2]                                      ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[2]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[1]                                      ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|datab_node[1]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[5]~1                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[5]~1                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[4]~2                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[4]~2                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[3]~3                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[3]~3                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[2]~4                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[2]~4                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[1]~5                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[1]~5                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[5]                                  ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[5]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[4]                                  ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[4]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[3]                                  ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[3]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[2]                                  ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[2]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[1]                                  ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|unreg_res_node[1]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~4                                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~4                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~5                                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~5                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~6                                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~6                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~7                                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~7                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~8                                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~8                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~9                                                ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~9                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~10                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~10                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~11                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~11                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~12                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~12                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~13                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~13                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~14                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~14                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~15                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~15                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~16                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~16                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~17                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~17                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~18                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~18                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~19                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~19                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~20                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~20                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~21                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~21                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~22                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~22                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~23                                               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|_~23                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_6|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_5|result_node[0]                                                   ; |SP2_ACEX|lpm_add_sub:op_5|result_node[0]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|result_node[1]                                                   ; |SP2_ACEX|lpm_add_sub:op_5|result_node[1]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|result_node[2]                                                   ; |SP2_ACEX|lpm_add_sub:op_5|result_node[2]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|result_node[3]                                                   ; |SP2_ACEX|lpm_add_sub:op_5|result_node[3]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|result_node[4]                                                   ; |SP2_ACEX|lpm_add_sub:op_5|result_node[4]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|cin_node                                           ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|cin_node                                                ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[0]~0                                    ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[0]~0                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[0]                                      ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[0]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[0]~0                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[0]~0                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[0]                                  ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[0]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~0                                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~0                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~1                                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~1                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~2                                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~2                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~3                                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~3                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[4]~1                                    ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[4]~1                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[4]                                      ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[4]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[3]                                      ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[3]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[2]                                      ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[2]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[1]                                      ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|datab_node[1]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[4]~1                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[4]~1                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[3]~2                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[3]~2                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[2]~3                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[2]~3                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[1]~4                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[1]~4                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[4]                                  ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[4]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[3]                                  ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[3]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[2]                                  ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[2]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[1]                                  ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|unreg_res_node[1]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~4                                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~4                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~5                                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~5                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~6                                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~6                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~7                                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~7                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~8                                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~8                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~9                                                ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~9                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~10                                               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~10                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~11                                               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~11                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~12                                               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~12                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~13                                               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~13                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~14                                               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~14                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~15                                               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~15                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~16                                               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~16                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~17                                               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~17                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~18                                               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~18                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~19                                               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|_~19                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_4|result_node[0]                                                   ; |SP2_ACEX|lpm_add_sub:op_4|result_node[0]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|result_node[1]                                                   ; |SP2_ACEX|lpm_add_sub:op_4|result_node[1]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|result_node[2]                                                   ; |SP2_ACEX|lpm_add_sub:op_4|result_node[2]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|result_node[3]                                                   ; |SP2_ACEX|lpm_add_sub:op_4|result_node[3]                                                        ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|cin_node                                           ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|cin_node                                                ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|datab_node[0]~0                                    ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|datab_node[0]~0                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|datab_node[0]                                      ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|datab_node[0]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[0]~0                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[0]~0                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[0]                                  ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[0]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~0                                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~0                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~1                                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~1                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~2                                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~2                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~3                                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~3                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|datab_node[3]~1                                    ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|datab_node[3]~1                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|datab_node[3]                                      ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|datab_node[3]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|datab_node[2]                                      ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|datab_node[2]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|datab_node[1]                                      ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|datab_node[1]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[3]~1                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[3]~1                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[2]~2                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[2]~2                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[1]~3                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[1]~3                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[3]                                  ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[3]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[2]                                  ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[2]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[1]                                  ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|unreg_res_node[1]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~4                                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~4                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~5                                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~5                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~6                                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~6                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~7                                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~7                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~8                                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~8                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~9                                                ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~9                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~10                                               ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~10                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~11                                               ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~11                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~12                                               ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~12                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~13                                               ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~13                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~14                                               ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~14                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~15                                               ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|_~15                                                    ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]               ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]               ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]               ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]                    ; sout             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|datab_node[0]~0                                    ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|datab_node[0]~0                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|datab_node[0]                                      ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|datab_node[0]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]~0                                ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]~0                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]                                  ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|unreg_res_node[0]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~0                                                ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~0                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~1                                                ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~1                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~2                                                ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~2                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~3                                                ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~3                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|datab_node[3]~1                                    ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|datab_node[3]~1                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|datab_node[3]                                      ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|datab_node[3]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|datab_node[2]                                      ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|datab_node[2]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|datab_node[1]                                      ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|datab_node[1]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~6                                                ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~6                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~7                                                ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~7                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~8                                                ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|_~8                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|datab_node[0]~0                                    ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|datab_node[0]~0                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|datab_node[0]                                      ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|datab_node[0]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]~0                                ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]~0                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]                                  ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|unreg_res_node[0]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~0                                                ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~0                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~1                                                ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~1                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~2                                                ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~2                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~3                                                ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~3                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|datab_node[3]~1                                    ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|datab_node[3]~1                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|datab_node[3]                                      ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|datab_node[3]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|datab_node[2]                                      ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|datab_node[2]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|datab_node[1]                                      ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|datab_node[1]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~6                                                ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~6                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~7                                                ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~7                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~8                                                ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|_~8                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT               ; cout             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|datab_node[0]~0                                    ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|datab_node[0]~0                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|datab_node[0]                                      ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|datab_node[0]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]~0                                ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]~0                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]                                  ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|unreg_res_node[0]                                       ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~0                                                ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~0                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~1                                                ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~1                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~2                                                ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~2                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~3                                                ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~3                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|datab_node[3]~1                                    ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|datab_node[3]~1                                         ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|datab_node[3]                                      ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|datab_node[3]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|datab_node[2]                                      ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|datab_node[2]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|datab_node[1]                                      ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|datab_node[1]                                           ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~6                                                ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~6                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~7                                                ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~7                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~8                                                ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|_~8                                                     ; out0             ;
; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]               ; |SP2_ACEX|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT               ; cout             ;
+---------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Jul 07 16:03:22 2021
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off SP2_ACEX -c SP2_ACEX
Info: Using vector source file "C:/Users/Administrator/Desktop/Sputnik2k/newhard/hard/ACEX/SP2_ACEX.vwf"
Warning: Wrong node type for node "/wait" in vector source file. Design node is of type Input, but signal in vector source file is of type Output.
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|/HALT"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|a[10]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD3[0]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD3[1]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD3[2]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD3[3]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD3[4]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD3[5]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD3[6]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD3[7]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD2[0]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD2[1]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD2[2]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD2[3]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD2[4]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD2[5]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD2[6]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD2[7]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD1[0]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD1[1]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD1[2]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD1[3]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD1[4]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD1[5]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD1[6]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD1[7]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD0[0]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD0[1]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD0[2]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD0[3]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD0[4]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD0[5]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD0[6]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|VD0[7]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|md[10]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|XA[0]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|XA[1]"
Warning: Can't find signal in vector source file for input pin "|SP2_ACEX|XA[2]"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Warning: Found logic contention at time 60.0 ns on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 60.0 ns on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 60.0 ns on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Found clock-sensitive change during active clock edge at time 156.0 ns on register "|SP2_ACEX|/IOWR"
Warning: Found clock-sensitive change during active clock edge at time 156.0 ns on register "|SP2_ACEX|KEY_IO"
Warning: Found clock-sensitive change during active clock edge at time 156.0 ns on register "|SP2_ACEX|dcp:DECODE|IO_RW"
Warning: Found clock-sensitive change during active clock edge at time 156.0 ns on register "|SP2_ACEX|dcp:DECODE|DCP_RES"
Warning: Found logic contention at time 156.0 ns on bus node "|SP2_ACEX|md[10]~10"
    Info: Node "md[10]" has logic level of X
    Info: Node "$00041" has logic level of 0
Warning: Found logic contention at time 156.0 ns on bus node "|SP2_ACEX|/wait~0"
    Info: Node "/wait" has logic level of X
    Info: Node "$00152" has logic level of 0
Warning: Found logic contention at time 204.0 ns on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 204.0 ns on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 204.0 ns on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Found logic contention at time 348.0 ns on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 348.0 ns on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 348.0 ns on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Found logic contention at time 492.0 ns on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 492.0 ns on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 492.0 ns on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Found logic contention at time 636.0 ns on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 636.0 ns on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 636.0 ns on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Found logic contention at time 780.0 ns on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 780.0 ns on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 780.0 ns on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Found logic contention at time 924.0 ns on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 924.0 ns on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 924.0 ns on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Found clock-sensitive change during active clock edge at time 960.0 ns on register "|SP2_ACEX|dcp:DECODE|PGS[7]"
Warning: Found clock-sensitive change during active clock edge at time 960.0 ns on register "|SP2_ACEX|dcp:DECODE|PGS[6]"
Warning: Found clock-sensitive change during active clock edge at time 960.0 ns on register "|SP2_ACEX|dcp:DECODE|PGS[5]"
Warning: Found clock-sensitive change during active clock edge at time 960.0 ns on register "|SP2_ACEX|dcp:DECODE|PGS[3]"
Warning: Found clock-sensitive change during active clock edge at time 960.0 ns on register "|SP2_ACEX|dcp:DECODE|PGS[1]"
Warning: Found clock-sensitive change during active clock edge at time 960.0 ns on register "|SP2_ACEX|dcp:DECODE|PGS[0]"
Warning: Found clock-sensitive change during active clock edge at time 960.0 ns on register "|SP2_ACEX|dcp:DECODE|MC_RQ"
Warning: Found logic contention at time 1.07 us on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 1.07 us on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 1.07 us on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Found logic contention at time 1.21 us on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 1.21 us on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 1.21 us on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Found logic contention at time 1.36 us on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 1.36 us on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 1.36 us on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Found logic contention at time 1.5 us on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 1.5 us on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 1.5 us on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Found logic contention at time 1.64 us on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 1.64 us on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 1.64 us on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Found logic contention at time 1.79 us on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 1.79 us on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 1.79 us on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Found clock-sensitive change during active clock edge at time 1.9 us on register "|SP2_ACEX|acceler:ACC|$00002"
Warning: Found logic contention at time 1.93 us on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 1.93 us on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 1.93 us on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Found logic contention at time 1.94 us on bus node "|SP2_ACEX|/wait~0"
    Info: Node "/wait" has logic level of X
    Info: Node "$00152" has logic level of 0
Warning: Found clock-sensitive change during active clock edge at time 2.05 us on register "|SP2_ACEX|acceler:ACC|AA[14]"
Warning: Found clock-sensitive change during active clock edge at time 2.05 us on register "|SP2_ACEX|acceler:ACC|AA[12]"
Warning: Found clock-sensitive change during active clock edge at time 2.05 us on register "|SP2_ACEX|acceler:ACC|AA[1]"
Warning: Found clock-sensitive change during active clock edge at time 2.05 us on register "|SP2_ACEX|acceler:ACC|AA[0]"
Warning: Found clock-sensitive change during active clock edge at time 2.05 us on register "|SP2_ACEX|acceler:ACC|XCNT[4]"
Warning: Found clock-sensitive change during active clock edge at time 2.05 us on register "|SP2_ACEX|acceler:ACC|XCNT[2]"
Warning: Found logic contention at time 2.08 us on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 2.08 us on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 2.08 us on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Found logic contention at time 2.09 us on bus node "|SP2_ACEX|/wait~0"
    Info: Node "/wait" has logic level of X
    Info: Node "$00152" has logic level of 0
Warning: Found logic contention at time 2.22 us on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 2.22 us on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 2.22 us on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Found clock-sensitive change during active clock edge at time 2.34 us on register "|SP2_ACEX|acceler:ACC|$00010"
Warning: Found clock-sensitive change during active clock edge at time 2.34 us on register "|SP2_ACEX|dcp:DECODE|MC_TYPE"
Warning: Found clock-sensitive change during active clock edge at time 2.34 us on register "|SP2_ACEX|dcp:DECODE|$00043"
Warning: Found clock-sensitive change during active clock edge at time 2.34 us on register "|SP2_ACEX|dcp:DECODE|$00044"
Warning: Found clock-sensitive change during active clock edge at time 2.36 us on register "|SP2_ACEX|acceler:ACC|AA[11]"
Warning: Found clock-sensitive change during active clock edge at time 2.36 us on register "|SP2_ACEX|acceler:ACC|AA[9]"
Warning: Found clock-sensitive change during active clock edge at time 2.36 us on register "|SP2_ACEX|acceler:ACC|AA[8]"
Warning: Found clock-sensitive change during active clock edge at time 2.36 us on register "|SP2_ACEX|acceler:ACC|AA[7]"
Warning: Found clock-sensitive change during active clock edge at time 2.36 us on register "|SP2_ACEX|acceler:ACC|AAGR[9]"
Warning: Found clock-sensitive change during active clock edge at time 2.36 us on register "|SP2_ACEX|acceler:ACC|AAGR[8]"
Warning: Found clock-sensitive change during active clock edge at time 2.36 us on register "|SP2_ACEX|acceler:ACC|XCNT[1]"
Warning: Found clock-sensitive change during active clock edge at time 2.36 us on register "|SP2_ACEX|kbd:KEYS|KB_MXA"
Warning: Found logic contention at time 2.36 us on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 2.36 us on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 2.36 us on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Found clock-sensitive change during active clock edge at time 2.44 us on register "|SP2_ACEX|acceler:ACC|AA[6]"
Warning: Found clock-sensitive change during active clock edge at time 2.44 us on register "|SP2_ACEX|acceler:ACC|AA[5]"
Warning: Found clock-sensitive change during active clock edge at time 2.44 us on register "|SP2_ACEX|acceler:ACC|AA[4]"
Warning: Found clock-sensitive change during active clock edge at time 2.44 us on register "|SP2_ACEX|acceler:ACC|AA[3]"
Warning: Found clock-sensitive change during active clock edge at time 2.44 us on register "|SP2_ACEX|acceler:ACC|AA[2]"
Warning: Found logic contention at time 2.51 us on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 2.51 us on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 2.51 us on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Found logic contention at time 2.59 us on bus node "|SP2_ACEX|/wait~0"
    Info: Node "/wait" has logic level of X
    Info: Node "$00152" has logic level of 0
Warning: Found logic contention at time 2.65 us on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 2.65 us on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 2.65 us on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Found logic contention at time 2.8 us on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 2.8 us on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 2.8 us on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Found logic contention at time 2.94 us on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 2.94 us on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 2.94 us on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Found logic contention at time 3.08 us on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 3.08 us on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 3.08 us on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Found logic contention at time 3.23 us on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 3.23 us on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 3.23 us on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Found clock-sensitive change during active clock edge at time 3.3 us on register "|SP2_ACEX|/IORD"
Warning: Found clock-sensitive change during active clock edge at time 3.3 us on register "|SP2_ACEX|acceler:ACC|$00014"
Warning: Found clock-sensitive change during active clock edge at time 3.3 us on register "|SP2_ACEX|dcp:DECODE|/IOM"
Warning: Found clock-sensitive change during active clock edge at time 3.3 us on register "|SP2_ACEX|dcp:DECODE|WT_CT[1]"
Warning: Found clock-sensitive change during active clock edge at time 3.3 us on register "|SP2_ACEX|dcp:DECODE|$00015"
Warning: Found clock-sensitive change during active clock edge at time 3.3 us on register "|SP2_ACEX|dcp:DECODE|$00023"
Warning: Found clock-sensitive change during active clock edge at time 3.3 us on register "|SP2_ACEX|dcp:DECODE|$00024"
Warning: Found clock-sensitive change during active clock edge at time 3.3 us on register "|SP2_ACEX|dcp:DECODE|$00026"
Warning: Found clock-sensitive change during active clock edge at time 3.3 us on register "|SP2_ACEX|dcp:DECODE|$00033"
Warning: Found clock-sensitive change during active clock edge at time 3.3 us on register "|SP2_ACEX|dcp:DECODE|$00035"
Warning: Found clock-sensitive change during active clock edge at time 3.35 us on register "|SP2_ACEX|mouse_d"
Warning: Found clock-sensitive change during active clock edge at time 3.35 us on register "|SP2_ACEX|SINC_2"
Warning: Found logic contention at time 3.37 us on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 3.37 us on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 3.37 us on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Found logic contention at time 3.46 us on bus node "|SP2_ACEX|/wait~0"
    Info: Node "/wait" has logic level of X
    Info: Node "$00152" has logic level of 0
Warning: Found logic contention at time 3.47 us on bus node "|SP2_ACEX|md[10]~10"
    Info: Node "md[10]" has logic level of X
    Info: Node "$00041" has logic level of 0
Warning: Found logic contention at time 3.52 us on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 3.52 us on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 3.52 us on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Found logic contention at time 3.66 us on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 3.66 us on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 3.66 us on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Found logic contention at time 3.76 us on bus node "|SP2_ACEX|md[15]~15"
    Info: Node "md[15]" has logic level of 1
    Info: Node "$00076" has logic level of 0
Warning: Found logic contention at time 3.76 us on bus node "|SP2_ACEX|md[7]~7"
    Info: Node "md[7]" has logic level of 1
    Info: Node "$00075" has logic level of 0
Warning: Found logic contention at time 3.76 us on bus node "|SP2_ACEX|md[13]~13"
    Info: Node "md[13]" has logic level of 1
    Info: Node "$00062" has logic level of 0
Warning: Found logic contention at time 3.76 us on bus node "|SP2_ACEX|md[5]~5"
    Info: Node "md[5]" has logic level of 1
    Info: Node "$00061" has logic level of 0
Warning: Found logic contention at time 3.76 us on bus node "|SP2_ACEX|md[12]~12"
    Info: Node "md[12]" has logic level of 0
    Info: Node "$00055" has logic level of 1
Warning: Found logic contention at time 3.76 us on bus node "|SP2_ACEX|md[4]~4"
    Info: Node "md[4]" has logic level of 0
    Info: Node "$00054" has logic level of 1
Warning: Found logic contention at time 3.76 us on bus node "|SP2_ACEX|md[10]~10"
    Info: Node "md[10]" has logic level of X
    Info: Node "$00041" has logic level of 0
Warning: Found logic contention at time 3.76 us on bus node "|SP2_ACEX|md[8]~8"
    Info: Node "md[8]" has logic level of 1
    Info: Node "$00027" has logic level of 0
Warning: Found logic contention at time 3.76 us on bus node "|SP2_ACEX|md[0]~0"
    Info: Node "md[0]" has logic level of 1
    Info: Node "$00026" has logic level of 0
Warning: Logic level at time 3768.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][15]" is illegal
Warning: Logic level at time 3768.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][14]" is illegal
Warning: Logic level at time 3768.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][13]" is illegal
Warning: Logic level at time 3768.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][12]" is illegal
Warning: Logic level at time 3768.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][11]" is illegal
Warning: Logic level at time 3768.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][10]" is illegal
Warning: Logic level at time 3768.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][9]" is illegal
Warning: Logic level at time 3768.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][8]" is illegal
Warning: Logic level at time 3768.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][7]" is illegal
Warning: Logic level at time 3768.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][6]" is illegal
Warning: Logic level at time 3768.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][5]" is illegal
Warning: Logic level at time 3768.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][4]" is illegal
Warning: Logic level at time 3768.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][3]" is illegal
Warning: Logic level at time 3768.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][2]" is illegal
Warning: Logic level at time 3768.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][1]" is illegal
Warning: Found logic contention at time 3.8 us on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 3.8 us on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 3.8 us on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Logic level at time 3840.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][15]" is illegal
Warning: Logic level at time 3840.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][14]" is illegal
Warning: Logic level at time 3840.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][13]" is illegal
Warning: Logic level at time 3840.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][12]" is illegal
Warning: Logic level at time 3840.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][11]" is illegal
Warning: Logic level at time 3840.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][10]" is illegal
Warning: Logic level at time 3840.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][9]" is illegal
Warning: Logic level at time 3840.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][8]" is illegal
Warning: Logic level at time 3840.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][7]" is illegal
Warning: Logic level at time 3840.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][6]" is illegal
Warning: Logic level at time 3840.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][5]" is illegal
Warning: Logic level at time 3840.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][4]" is illegal
Warning: Logic level at time 3840.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][3]" is illegal
Warning: Logic level at time 3840.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][2]" is illegal
Warning: Logic level at time 3840.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][1]" is illegal
Warning: Logic level at time 3840.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][0]" is illegal
Warning: Logic level at time 3864.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][15]" is illegal
Warning: Logic level at time 3864.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][14]" is illegal
Warning: Logic level at time 3864.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][13]" is illegal
Warning: Logic level at time 3864.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][12]" is illegal
Warning: Logic level at time 3864.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][11]" is illegal
Warning: Logic level at time 3864.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][10]" is illegal
Warning: Logic level at time 3864.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][9]" is illegal
Warning: Logic level at time 3864.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][8]" is illegal
Warning: Logic level at time 3864.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][7]" is illegal
Warning: Logic level at time 3864.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][6]" is illegal
Warning: Logic level at time 3864.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][5]" is illegal
Warning: Logic level at time 3864.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][4]" is illegal
Warning: Logic level at time 3864.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][3]" is illegal
Warning: Logic level at time 3864.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][2]" is illegal
Warning: Logic level at time 3864.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][1]" is illegal
Warning: Logic level at time 3864.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][0]" is illegal
Warning: Logic level at time 3888.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][15]" is illegal
Warning: Logic level at time 3888.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][14]" is illegal
Warning: Logic level at time 3888.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][13]" is illegal
Warning: Logic level at time 3888.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][12]" is illegal
Warning: Logic level at time 3888.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][11]" is illegal
Warning: Logic level at time 3888.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][10]" is illegal
Warning: Logic level at time 3888.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][9]" is illegal
Warning: Logic level at time 3888.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][8]" is illegal
Warning: Logic level at time 3888.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][7]" is illegal
Warning: Logic level at time 3888.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][6]" is illegal
Warning: Logic level at time 3888.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][5]" is illegal
Warning: Logic level at time 3888.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][4]" is illegal
Warning: Logic level at time 3888.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][3]" is illegal
Warning: Logic level at time 3888.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][2]" is illegal
Warning: Logic level at time 3888.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][1]" is illegal
Warning: Logic level at time 3888.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][0]" is illegal
Warning: Logic level at time 3912.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][15]" is illegal
Warning: Logic level at time 3912.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][14]" is illegal
Warning: Logic level at time 3912.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][13]" is illegal
Warning: Logic level at time 3912.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][12]" is illegal
Warning: Logic level at time 3912.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][11]" is illegal
Warning: Logic level at time 3912.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][10]" is illegal
Warning: Logic level at time 3912.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][9]" is illegal
Warning: Logic level at time 3912.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][8]" is illegal
Warning: Logic level at time 3912.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][7]" is illegal
Warning: Logic level at time 3912.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][6]" is illegal
Warning: Logic level at time 3912.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][5]" is illegal
Warning: Logic level at time 3912.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][4]" is illegal
Warning: Logic level at time 3912.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][3]" is illegal
Warning: Logic level at time 3912.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][2]" is illegal
Warning: Logic level at time 3912.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][1]" is illegal
Warning: Logic level at time 3912.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][0]" is illegal
Warning: Logic level at time 3936.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][15]" is illegal
Warning: Logic level at time 3936.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][14]" is illegal
Warning: Logic level at time 3936.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][13]" is illegal
Warning: Logic level at time 3936.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][12]" is illegal
Warning: Logic level at time 3936.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][11]" is illegal
Warning: Logic level at time 3936.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][10]" is illegal
Warning: Logic level at time 3936.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][9]" is illegal
Warning: Logic level at time 3936.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][8]" is illegal
Warning: Logic level at time 3936.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][7]" is illegal
Warning: Logic level at time 3936.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][6]" is illegal
Warning: Logic level at time 3936.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][5]" is illegal
Warning: Logic level at time 3936.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][4]" is illegal
Warning: Logic level at time 3936.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][3]" is illegal
Warning: Logic level at time 3936.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][2]" is illegal
Warning: Logic level at time 3936.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][1]" is illegal
Warning: Logic level at time 3936.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][0]" is illegal
Warning: Found logic contention at time 3.95 us on bus node "|SP2_ACEX|XA[0]~0"
    Info: Node "XA[0]" has logic level of X
    Info: Node "$00118" has logic level of 0
Warning: Found logic contention at time 3.95 us on bus node "|SP2_ACEX|XA[1]~1"
    Info: Node "XA[1]" has logic level of X
    Info: Node "$00119" has logic level of 0
Warning: Found logic contention at time 3.95 us on bus node "|SP2_ACEX|XA[2]~2"
    Info: Node "XA[2]" has logic level of X
    Info: Node "$00120" has logic level of 0
Warning: Logic level at time 3960.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][15]" is illegal
Warning: Logic level at time 3960.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][14]" is illegal
Warning: Logic level at time 3960.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][13]" is illegal
Warning: Logic level at time 3960.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][12]" is illegal
Warning: Logic level at time 3960.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][11]" is illegal
Warning: Logic level at time 3960.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][10]" is illegal
Warning: Logic level at time 3960.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][9]" is illegal
Warning: Logic level at time 3960.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][8]" is illegal
Warning: Logic level at time 3960.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][7]" is illegal
Warning: Logic level at time 3960.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][6]" is illegal
Warning: Logic level at time 3960.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][5]" is illegal
Warning: Logic level at time 3960.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][4]" is illegal
Warning: Logic level at time 3960.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][3]" is illegal
Warning: Logic level at time 3960.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][2]" is illegal
Warning: Logic level at time 3960.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][1]" is illegal
Warning: Logic level at time 3960.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][0]" is illegal
Warning: Logic level at time 3984.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][15]" is illegal
Warning: Logic level at time 3984.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][14]" is illegal
Warning: Logic level at time 3984.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][13]" is illegal
Warning: Logic level at time 3984.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][12]" is illegal
Warning: Logic level at time 3984.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][11]" is illegal
Warning: Logic level at time 3984.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][10]" is illegal
Warning: Logic level at time 3984.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][9]" is illegal
Warning: Logic level at time 3984.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][8]" is illegal
Warning: Logic level at time 3984.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][7]" is illegal
Warning: Logic level at time 3984.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][6]" is illegal
Warning: Logic level at time 3984.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][5]" is illegal
Warning: Logic level at time 3984.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][4]" is illegal
Warning: Logic level at time 3984.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][3]" is illegal
Warning: Logic level at time 3984.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][2]" is illegal
Warning: Logic level at time 3984.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][1]" is illegal
Warning: Logic level at time 3984.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][0]" is illegal
Warning: Logic level at time 4008.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][15]" is illegal
Warning: Logic level at time 4008.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][14]" is illegal
Warning: Logic level at time 4008.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][13]" is illegal
Warning: Logic level at time 4008.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][12]" is illegal
Warning: Logic level at time 4008.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][11]" is illegal
Warning: Logic level at time 4008.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][10]" is illegal
Warning: Logic level at time 4008.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][9]" is illegal
Warning: Logic level at time 4008.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][8]" is illegal
Warning: Logic level at time 4008.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][7]" is illegal
Warning: Logic level at time 4008.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][6]" is illegal
Warning: Logic level at time 4008.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][5]" is illegal
Warning: Logic level at time 4008.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][4]" is illegal
Warning: Logic level at time 4008.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][3]" is illegal
Warning: Logic level at time 4008.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][2]" is illegal
Warning: Logic level at time 4008.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][1]" is illegal
Warning: Logic level at time 4008.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][0]" is illegal
Warning: Logic level at time 4032.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][15]" is illegal
Warning: Logic level at time 4032.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][14]" is illegal
Warning: Logic level at time 4032.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][13]" is illegal
Warning: Logic level at time 4032.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][12]" is illegal
Warning: Logic level at time 4032.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][11]" is illegal
Warning: Logic level at time 4032.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][10]" is illegal
Warning: Logic level at time 4032.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][9]" is illegal
Warning: Logic level at time 4032.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][8]" is illegal
Warning: Logic level at time 4032.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][7]" is illegal
Warning: Logic level at time 4032.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][6]" is illegal
Warning: Logic level at time 4032.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][5]" is illegal
Warning: Logic level at time 4032.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][4]" is illegal
Warning: Logic level at time 4032.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][3]" is illegal
Warning: Logic level at time 4032.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][2]" is illegal
Warning: Logic level at time 4032.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][1]" is illegal
Warning: Logic level at time 4032.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][0]" is illegal
Warning: Logic level at time 4056.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][15]" is illegal
Warning: Logic level at time 4056.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][14]" is illegal
Warning: Logic level at time 4056.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][13]" is illegal
Warning: Logic level at time 4056.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][12]" is illegal
Warning: Logic level at time 4056.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][11]" is illegal
Warning: Logic level at time 4056.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][10]" is illegal
Warning: Logic level at time 4056.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][9]" is illegal
Warning: Logic level at time 4056.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][8]" is illegal
Warning: Logic level at time 4056.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][7]" is illegal
Warning: Logic level at time 4056.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][6]" is illegal
Warning: Logic level at time 4056.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][5]" is illegal
Warning: Logic level at time 4056.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][4]" is illegal
Warning: Logic level at time 4056.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][3]" is illegal
Warning: Logic level at time 4056.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][2]" is illegal
Warning: Logic level at time 4056.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][1]" is illegal
Warning: Logic level at time 4056.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][0]" is illegal
Warning: Logic level at time 4080.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][15]" is illegal
Warning: Logic level at time 4080.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][14]" is illegal
Warning: Logic level at time 4080.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][13]" is illegal
Warning: Logic level at time 4080.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][12]" is illegal
Warning: Logic level at time 4080.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][11]" is illegal
Warning: Logic level at time 4080.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][10]" is illegal
Warning: Logic level at time 4080.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][9]" is illegal
Warning: Logic level at time 4080.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][8]" is illegal
Warning: Logic level at time 4080.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][7]" is illegal
Warning: Logic level at time 4080.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][6]" is illegal
Warning: Logic level at time 4080.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][5]" is illegal
Warning: Logic level at time 4080.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][4]" is illegal
Warning: Logic level at time 4080.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][3]" is illegal
Warning: Logic level at time 4080.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][2]" is illegal
Warning: Logic level at time 4080.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][1]" is illegal
Warning: Logic level at time 4080.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][0]" is illegal
Warning: Truncated list of logic contention messages
Warning: Logic level at time 4104.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][15]" is illegal
Warning: Logic level at time 4104.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][14]" is illegal
Warning: Logic level at time 4104.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][13]" is illegal
Warning: Logic level at time 4104.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][12]" is illegal
Warning: Logic level at time 4104.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][11]" is illegal
Warning: Logic level at time 4104.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][10]" is illegal
Warning: Logic level at time 4104.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][9]" is illegal
Warning: Logic level at time 4104.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][8]" is illegal
Warning: Logic level at time 4104.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][7]" is illegal
Warning: Logic level at time 4104.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][6]" is illegal
Warning: Logic level at time 4104.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][5]" is illegal
Warning: Logic level at time 4104.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][4]" is illegal
Warning: Logic level at time 4104.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][3]" is illegal
Warning: Logic level at time 4104.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][2]" is illegal
Warning: Logic level at time 4104.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][1]" is illegal
Warning: Logic level at time 4104.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][0]" is illegal
Warning: Logic level at time 4128.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][15]" is illegal
Warning: Logic level at time 4128.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][14]" is illegal
Warning: Logic level at time 4128.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][13]" is illegal
Warning: Logic level at time 4128.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][12]" is illegal
Warning: Logic level at time 4128.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][11]" is illegal
Warning: Logic level at time 4128.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][10]" is illegal
Warning: Logic level at time 4128.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][9]" is illegal
Warning: Logic level at time 4128.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][8]" is illegal
Warning: Logic level at time 4128.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][7]" is illegal
Warning: Logic level at time 4128.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][6]" is illegal
Warning: Logic level at time 4128.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][5]" is illegal
Warning: Logic level at time 4128.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][4]" is illegal
Warning: Logic level at time 4128.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][3]" is illegal
Warning: Logic level at time 4128.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][2]" is illegal
Warning: Logic level at time 4128.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][1]" is illegal
Warning: Logic level at time 4128.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][0]" is illegal
Warning: Logic level at time 4152.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][15]" is illegal
Warning: Logic level at time 4152.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][14]" is illegal
Warning: Logic level at time 4152.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][13]" is illegal
Warning: Logic level at time 4152.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][12]" is illegal
Warning: Logic level at time 4152.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][11]" is illegal
Warning: Logic level at time 4152.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][10]" is illegal
Warning: Logic level at time 4152.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][9]" is illegal
Warning: Logic level at time 4152.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][8]" is illegal
Warning: Logic level at time 4152.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][7]" is illegal
Warning: Logic level at time 4152.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][6]" is illegal
Warning: Logic level at time 4152.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][5]" is illegal
Warning: Logic level at time 4152.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][4]" is illegal
Warning: Logic level at time 4152.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][3]" is illegal
Warning: Logic level at time 4152.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][2]" is illegal
Warning: Logic level at time 4152.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][1]" is illegal
Warning: Logic level at time 4152.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][0]" is illegal
Warning: Logic level at time 4176.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][15]" is illegal
Warning: Logic level at time 4176.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][14]" is illegal
Warning: Logic level at time 4176.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][13]" is illegal
Warning: Logic level at time 4176.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][12]" is illegal
Warning: Logic level at time 4176.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][11]" is illegal
Warning: Logic level at time 4176.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][10]" is illegal
Warning: Logic level at time 4176.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][9]" is illegal
Warning: Logic level at time 4176.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][8]" is illegal
Warning: Logic level at time 4176.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][7]" is illegal
Warning: Logic level at time 4176.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][6]" is illegal
Warning: Logic level at time 4176.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][5]" is illegal
Warning: Logic level at time 4176.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][4]" is illegal
Warning: Logic level at time 4176.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][3]" is illegal
Warning: Logic level at time 4176.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][2]" is illegal
Warning: Logic level at time 4176.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][1]" is illegal
Warning: Logic level at time 4176.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][0]" is illegal
Warning: Logic level at time 4200.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][15]" is illegal
Warning: Logic level at time 4200.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][14]" is illegal
Warning: Logic level at time 4200.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][13]" is illegal
Warning: Logic level at time 4200.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][12]" is illegal
Warning: Logic level at time 4200.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][11]" is illegal
Warning: Logic level at time 4200.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][10]" is illegal
Warning: Logic level at time 4200.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][9]" is illegal
Warning: Logic level at time 4200.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][8]" is illegal
Warning: Logic level at time 4200.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][7]" is illegal
Warning: Logic level at time 4200.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][6]" is illegal
Warning: Logic level at time 4200.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][5]" is illegal
Warning: Logic level at time 4200.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][4]" is illegal
Warning: Logic level at time 4200.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][3]" is illegal
Warning: Logic level at time 4200.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][2]" is illegal
Warning: Logic level at time 4200.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][1]" is illegal
Warning: Logic level at time 4200.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][0]" is illegal
Warning: Logic level at time 4224.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][15]" is illegal
Warning: Logic level at time 4224.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][14]" is illegal
Warning: Logic level at time 4224.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][13]" is illegal
Warning: Logic level at time 4224.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][12]" is illegal
Warning: Logic level at time 4224.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][11]" is illegal
Warning: Logic level at time 4224.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][10]" is illegal
Warning: Logic level at time 4224.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][9]" is illegal
Warning: Logic level at time 4224.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][8]" is illegal
Warning: Logic level at time 4224.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][7]" is illegal
Warning: Logic level at time 4224.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][6]" is illegal
Warning: Logic level at time 4224.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][5]" is illegal
Warning: Logic level at time 4224.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][4]" is illegal
Warning: Logic level at time 4224.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][3]" is illegal
Warning: Logic level at time 4224.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][2]" is illegal
Warning: Logic level at time 4224.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][1]" is illegal
Warning: Logic level at time 4224.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][0]" is illegal
Warning: Found clock-sensitive change during active clock edge at time 4.25 us on register "|SP2_ACEX|acceler:ACC|$00032"
Warning: Logic level at time 4248.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][15]" is illegal
Warning: Logic level at time 4248.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][14]" is illegal
Warning: Logic level at time 4248.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][13]" is illegal
Warning: Logic level at time 4248.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][12]" is illegal
Warning: Logic level at time 4248.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][11]" is illegal
Warning: Logic level at time 4248.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][10]" is illegal
Warning: Logic level at time 4248.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][9]" is illegal
Warning: Logic level at time 4248.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][8]" is illegal
Warning: Logic level at time 4248.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][7]" is illegal
Warning: Logic level at time 4248.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][6]" is illegal
Warning: Logic level at time 4248.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][5]" is illegal
Warning: Logic level at time 4248.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][4]" is illegal
Warning: Logic level at time 4248.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][3]" is illegal
Warning: Logic level at time 4248.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][2]" is illegal
Warning: Logic level at time 4248.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][1]" is illegal
Warning: Logic level at time 4248.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][0]" is illegal
Warning: Found clock-sensitive change during active clock edge at time 5.51 us on register "|SP2_ACEX|dcp:DECODE|MC_WRITE"
Warning: Found clock-sensitive change during active clock edge at time 6.73 us on register "|SP2_ACEX|$00092"
Warning: Found clock-sensitive change during active clock edge at time 7.16 us on register "|SP2_ACEX|WT_R[2]"
Warning: Found clock-sensitive change during active clock edge at time 7.43 us on register "|SP2_ACEX|dcp:DECODE|MA_[3]"
Warning: Found clock-sensitive change during active clock edge at time 8.27 us on register "|SP2_ACEX|dcp:DECODE|WR_TM9"
Warning: Found clock-sensitive change during active clock edge at time 8.89 us on register "|SP2_ACEX|dcp:DECODE|MA_[7]"
Warning: Logic level at time 9240.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][15]" is illegal
Warning: Logic level at time 9240.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][14]" is illegal
Warning: Logic level at time 9240.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][13]" is illegal
Warning: Logic level at time 9240.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][12]" is illegal
Warning: Logic level at time 9240.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][11]" is illegal
Warning: Logic level at time 9240.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][10]" is illegal
Warning: Logic level at time 9240.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][9]" is illegal
Warning: Logic level at time 9240.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][8]" is illegal
Warning: Logic level at time 9240.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][7]" is illegal
Warning: Logic level at time 9240.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][6]" is illegal
Warning: Logic level at time 9240.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][5]" is illegal
Warning: Logic level at time 9240.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][4]" is illegal
Warning: Logic level at time 9240.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][3]" is illegal
Warning: Logic level at time 9240.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][2]" is illegal
Warning: Logic level at time 9240.0 ns on write enable of memory segment "|SP2_ACEX|lpm_ram_dp:CBL|altdpram:sram|segment[0][1]" is illegal
Warning: Logic level at time 9312.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][15]" is illegal
Warning: Logic level at time 9312.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][14]" is illegal
Warning: Logic level at time 9312.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][13]" is illegal
Warning: Logic level at time 9312.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][12]" is illegal
Warning: Logic level at time 9312.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][11]" is illegal
Warning: Logic level at time 9312.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][10]" is illegal
Warning: Logic level at time 9312.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][9]" is illegal
Warning: Logic level at time 9312.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][8]" is illegal
Warning: Logic level at time 9312.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][7]" is illegal
Warning: Logic level at time 9312.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][6]" is illegal
Warning: Logic level at time 9312.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][5]" is illegal
Warning: Logic level at time 9312.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][4]" is illegal
Warning: Logic level at time 9312.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][3]" is illegal
Warning: Logic level at time 9312.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][2]" is illegal
Warning: Logic level at time 9312.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][1]" is illegal
Warning: Logic level at time 9312.0 ns on write enable of memory segment "|SP2_ACEX|dcp:DECODE|lpm_ram_dp:MEM|altdpram:sram|segment[0][0]" is illegal
Warning: Found clock-sensitive change during active clock edge at time 9.32 us on register "|SP2_ACEX|acceler:ACC|$00007"
Warning: Found clock-sensitive change during active clock edge at time 9.32 us on register "|SP2_ACEX|acceler:ACC|$00008"
Warning: Found clock-sensitive change during active clock edge at time 9.32 us on register "|SP2_ACEX|dcp:DECODE|/IOMM"
Warning: Found clock-sensitive change during active clock edge at time 9.32 us on register "|SP2_ACEX|dcp:DECODE|/IOMY"
Warning: Found clock-sensitive change during active clock edge at time 9.32 us on register "|SP2_ACEX|dcp:DECODE|WT_CT[2]"
Warning: Found clock-sensitive change during active clock edge at time 9.32 us on register "|SP2_ACEX|dcp:DECODE|WT_CT[0]"
Warning: Found clock-sensitive change during active clock edge at time 9.32 us on register "|SP2_ACEX|dcp:DECODE|/IOMZ"
Warning: Found clock-sensitive change during active clock edge at time 9.32 us on register "|SP2_ACEX|dcp:DECODE|$00048"
Warning: Found clock-sensitive change during active clock edge at time 9.32 us on register "|SP2_ACEX|dcp:DECODE|MEM_WR"
Warning: Found clock-sensitive change during active clock edge at time 9.32 us on register "|SP2_ACEX|dcp:DECODE|$00059"
Warning: Found clock-sensitive change during active clock edge at time 10.21 us on register "|SP2_ACEX|acceler:ACC|AA[15]"
Warning: Found clock-sensitive change during active clock edge at time 10.21 us on register "|SP2_ACEX|acceler:ACC|AA[13]"
Warning: Found clock-sensitive change during active clock edge at time 10.21 us on register "|SP2_ACEX|acceler:ACC|XCNT[5]"
Warning: Found clock-sensitive change during active clock edge at time 10.21 us on register "|SP2_ACEX|acceler:ACC|XCNT[3]"
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      30.99 %
Info: Number of transitions in simulation is 150988
Info: Quartus II Simulator was successful. 0 errors, 542 warnings
    Info: Peak virtual memory: 213 megabytes
    Info: Processing ended: Wed Jul 07 16:03:23 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


