# 引脚定义
定义引脚时，如果要连续定义，则需要保证变量的定义类型如下:  
```verilog
output/input [n:0] sw;
//引脚定义
sw (SW0, SW1, ...)

//如果变量定义是如下样子的，则不能用上面的那种方法
output/input sw[n:0];

//应该一个一个定义
sw[0] SW0
sw[1] SW1
...
```

# 注意点
变量与引脚之间应该只有一个空格，不能有多的，不然会报错
