# =================================================================
#  Vivado/Vitis .gitignore for FPGA Projects
#  忽略所有综合、实现、仿真、日志等生成文件
# =================================================================

# 忽略所有文件和文件夹
*

# 但是，以下文件和文件夹是源码，需要保留
# =================================================================
# 保留.gitignore文件本身
!/.gitignore

# 设计源文件 (HDL, SystemVerilog)
!*.v
!*.vhd
!*.vhdl
!*.sv

# 约束文件
!*.xdc

# 仿真源文件
!*.tb

# Block Design 源文件
!*.bd

# IP核的配置文件
!*.xci
!*.xco

# Vivado工程文件 (保留这个才能双击打开工程)
# !*.xpr

# 如果你有Tcl脚本
!*.tcl

# 如果你有嵌入式代码 (Vitis/SDK)
!*.c
!*.h
!*.cpp
!*.s

# 让Git可以追踪空的文件夹结构 (例如存放源文件的文件夹)
!*/

# 保留文档文件 (如README, 设计文档等)
!*.txt
!*.md
!*.pdf
!*.docx
!*.xlsx
!*.pptx
!*.jpg
!*.png
