TimeQuest Timing Analyzer report for ProcesadorMulticicleMemoria
Sat Mar 31 18:29:24 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'state.IDLE_ST'
 12. Slow Model Setup: 'state.RES_ST'
 13. Slow Model Setup: 'clk'
 14. Slow Model Hold: 'clk'
 15. Slow Model Hold: 'state.RES_ST'
 16. Slow Model Hold: 'state.IDLE_ST'
 17. Slow Model Minimum Pulse Width: 'clk'
 18. Slow Model Minimum Pulse Width: 'state.IDLE_ST'
 19. Slow Model Minimum Pulse Width: 'state.RES_ST'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'state.IDLE_ST'
 34. Fast Model Setup: 'state.RES_ST'
 35. Fast Model Setup: 'clk'
 36. Fast Model Hold: 'clk'
 37. Fast Model Hold: 'state.RES_ST'
 38. Fast Model Hold: 'state.IDLE_ST'
 39. Fast Model Minimum Pulse Width: 'clk'
 40. Fast Model Minimum Pulse Width: 'state.IDLE_ST'
 41. Fast Model Minimum Pulse Width: 'state.RES_ST'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Output Enable Times
 47. Minimum Output Enable Times
 48. Output Disable Times
 49. Minimum Output Disable Times
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ProcesadorMulticicleMemoria                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                       ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; Clock Name    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets           ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; clk           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }           ;
; state.IDLE_ST ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state.IDLE_ST } ;
; state.RES_ST  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state.RES_ST }  ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+


---------------------------
; Slow Model Fmax Summary ;
---------------------------
No paths to report.


+----------------------------------------+
; Slow Model Setup Summary               ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; state.IDLE_ST ; -1.450 ; -1.450        ;
; state.RES_ST  ; -0.183 ; -0.359        ;
; clk           ; 1.001  ; 0.000         ;
+---------------+--------+---------------+


+----------------------------------------+
; Slow Model Hold Summary                ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clk           ; -2.500 ; -8.682        ;
; state.RES_ST  ; -0.474 ; -0.924        ;
; state.IDLE_ST ; 1.293  ; 0.000         ;
+---------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clk           ; -1.631 ; -6.519        ;
; state.IDLE_ST ; 0.500  ; 0.000         ;
; state.RES_ST  ; 0.500  ; 0.000         ;
+---------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'state.IDLE_ST'                                                                             ;
+--------+-------------+----------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node        ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------------+--------------+---------------+--------------+------------+------------+
; -1.450 ; state.RD_ST ; SRAM_DQ[0]_418 ; clk          ; state.IDLE_ST ; 0.500        ; 0.050      ; 0.843      ;
+--------+-------------+----------------+--------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'state.RES_ST'                                                                              ;
+--------+-------------+-----------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node         ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------+--------------+--------------+--------------+------------+------------+
; -0.183 ; state.RD_ST ; SRAM_UB_N$latch ; clk          ; state.RES_ST ; 1.000        ; 1.292      ; 1.318      ;
; -0.176 ; state.RD_ST ; SRAM_LB_N$latch ; clk          ; state.RES_ST ; 1.000        ; 1.292      ; 1.320      ;
; 0.306  ; state.RD_ST ; SRAM_CE_N$latch ; clk          ; state.RES_ST ; 1.000        ; 1.291      ; 0.841      ;
; 0.317  ; state.RD_ST ; SRAM_DQ[0]_418  ; clk          ; state.RES_ST ; 1.000        ; 1.317      ; 0.843      ;
+--------+-------------+-----------------+--------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                      ;
+-------+---------------+---------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+---------------+-------------+--------------+------------+------------+
; 1.001 ; state.RES_ST  ; state.RES_ST  ; state.RES_ST  ; clk         ; 0.500        ; 2.862      ; 2.676      ;
; 1.501 ; state.RES_ST  ; state.RES_ST  ; state.RES_ST  ; clk         ; 1.000        ; 2.862      ; 2.676      ;
; 1.925 ; state.IDLE_ST ; state.WR_ST   ; state.IDLE_ST ; clk         ; 0.500        ; 2.039      ; 0.929      ;
; 2.268 ; state.IDLE_ST ; state.RES_ST  ; state.IDLE_ST ; clk         ; 0.500        ; 2.862      ; 1.409      ;
; 2.425 ; state.IDLE_ST ; state.WR_ST   ; state.IDLE_ST ; clk         ; 1.000        ; 2.039      ; 0.929      ;
; 2.745 ; state.RES_ST  ; state.IDLE_ST ; state.RES_ST  ; clk         ; 0.500        ; 2.862      ; 0.932      ;
; 2.752 ; state.IDLE_ST ; state.RD_ST   ; state.IDLE_ST ; clk         ; 0.500        ; 2.862      ; 0.925      ;
; 2.768 ; state.IDLE_ST ; state.RES_ST  ; state.IDLE_ST ; clk         ; 1.000        ; 2.862      ; 1.409      ;
; 3.245 ; state.RES_ST  ; state.IDLE_ST ; state.RES_ST  ; clk         ; 1.000        ; 2.862      ; 0.932      ;
; 3.252 ; state.IDLE_ST ; state.RD_ST   ; state.IDLE_ST ; clk         ; 1.000        ; 2.862      ; 0.925      ;
+-------+---------------+---------------+---------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                        ;
+--------+---------------+---------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+---------------+-------------+--------------+------------+------------+
; -2.500 ; state.IDLE_ST ; state.RD_ST   ; state.IDLE_ST ; clk         ; 0.000        ; 2.862      ; 0.925      ;
; -2.493 ; state.RES_ST  ; state.IDLE_ST ; state.RES_ST  ; clk         ; 0.000        ; 2.862      ; 0.932      ;
; -2.016 ; state.IDLE_ST ; state.RES_ST  ; state.IDLE_ST ; clk         ; 0.000        ; 2.862      ; 1.409      ;
; -2.000 ; state.IDLE_ST ; state.RD_ST   ; state.IDLE_ST ; clk         ; -0.500       ; 2.862      ; 0.925      ;
; -1.993 ; state.RES_ST  ; state.IDLE_ST ; state.RES_ST  ; clk         ; -0.500       ; 2.862      ; 0.932      ;
; -1.673 ; state.IDLE_ST ; state.WR_ST   ; state.IDLE_ST ; clk         ; 0.000        ; 2.039      ; 0.929      ;
; -1.516 ; state.IDLE_ST ; state.RES_ST  ; state.IDLE_ST ; clk         ; -0.500       ; 2.862      ; 1.409      ;
; -1.173 ; state.IDLE_ST ; state.WR_ST   ; state.IDLE_ST ; clk         ; -0.500       ; 2.039      ; 0.929      ;
; -0.749 ; state.RES_ST  ; state.RES_ST  ; state.RES_ST  ; clk         ; 0.000        ; 2.862      ; 2.676      ;
; -0.249 ; state.RES_ST  ; state.RES_ST  ; state.RES_ST  ; clk         ; -0.500       ; 2.862      ; 2.676      ;
+--------+---------------+---------------+---------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'state.RES_ST'                                                                               ;
+--------+-------------+-----------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node         ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------+--------------+--------------+--------------+------------+------------+
; -0.474 ; state.RD_ST ; SRAM_DQ[0]_418  ; clk          ; state.RES_ST ; 0.000        ; 1.317      ; 0.843      ;
; -0.450 ; state.RD_ST ; SRAM_CE_N$latch ; clk          ; state.RES_ST ; 0.000        ; 1.291      ; 0.841      ;
; 0.026  ; state.RD_ST ; SRAM_UB_N$latch ; clk          ; state.RES_ST ; 0.000        ; 1.292      ; 1.318      ;
; 0.028  ; state.RD_ST ; SRAM_LB_N$latch ; clk          ; state.RES_ST ; 0.000        ; 1.292      ; 1.320      ;
+--------+-------------+-----------------+--------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'state.IDLE_ST'                                                                             ;
+-------+-------------+----------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node   ; To Node        ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------------+--------------+---------------+--------------+------------+------------+
; 1.293 ; state.RD_ST ; SRAM_DQ[0]_418 ; clk          ; state.IDLE_ST ; -0.500       ; 0.050      ; 0.843      ;
+-------+-------------+----------------+--------------+---------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; state.IDLE_ST        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; state.IDLE_ST        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; state.RD_ST          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; state.RD_ST          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; state.RES_ST         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; state.RES_ST         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; state.WR_ST          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; state.WR_ST          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.IDLE_ST|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.IDLE_ST|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.RD_ST|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.RD_ST|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.RES_ST|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.RES_ST|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.WR_ST|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.WR_ST|clk      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'state.IDLE_ST'                                                                   ;
+-------+--------------+----------------+------------------+---------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+---------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[0]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[0]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[0]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[0]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[10]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[10]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[10]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[10]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[11]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[11]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[11]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[11]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[12]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[12]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[12]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[12]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[13]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[13]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[13]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[13]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[14]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[14]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[14]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[14]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[15]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[15]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[15]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[15]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[1]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[1]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[1]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[1]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[2]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[2]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[2]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[2]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[3]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[3]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[3]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[3]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[4]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[4]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[4]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[4]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[5]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[5]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[5]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[5]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[6]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[6]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[6]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[6]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[7]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[7]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[7]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[7]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[8]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[8]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[8]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[8]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[9]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[9]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[9]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[9]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[0]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[0]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[0]$latch|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[0]$latch|datad    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[0]_418            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[0]_418            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[0]_418|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[0]_418|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[10]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[10]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[10]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[10]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[11]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[11]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[11]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[11]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[12]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[12]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[12]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[12]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[13]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[13]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[13]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[13]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[14]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[14]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[14]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[14]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[15]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[15]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[15]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[15]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[1]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[1]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[1]$latch|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[1]$latch|datad    ;
+-------+--------------+----------------+------------------+---------------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'state.RES_ST'                                                                     ;
+-------+--------------+----------------+------------------+--------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+--------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_CE_N$latch             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_CE_N$latch             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_CE_N$latch|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_CE_N$latch|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[0]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[0]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[0]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[0]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[0]_418              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[0]_418              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[0]_418|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[0]_418|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[10]$latch           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[10]$latch           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[10]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[10]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[11]$latch           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[11]$latch           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[11]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[11]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[12]$latch           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[12]$latch           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[12]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[12]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[13]$latch           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[13]$latch           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[13]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[13]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[14]$latch           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[14]$latch           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[14]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[14]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[15]$latch           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[15]$latch           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[15]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[15]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[1]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[1]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[1]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[1]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[2]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[2]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[2]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[2]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[3]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[3]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[3]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[3]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[4]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[4]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[4]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[4]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[5]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[5]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[5]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[5]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[6]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[6]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[6]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[6]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[7]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[7]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[7]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[7]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[8]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[8]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[8]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[8]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[9]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[9]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[9]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[9]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ~32clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ~32clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ~32clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ~32clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ~32|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ~32|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ~32|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ~32|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_LB_N$latch             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_LB_N$latch             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_LB_N$latch|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_LB_N$latch|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_UB_N$latch             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_UB_N$latch             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_UB_N$latch|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_UB_N$latch|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_UB_N~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_UB_N~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_UB_N~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_UB_N~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_UB_N~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_UB_N~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_UB_N~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_UB_N~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[0]                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[0]                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[0]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[0]|datad           ;
+-------+--------------+----------------+------------------+--------------+------------+-----------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+------------------+---------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+---------------+-------+-------+------------+-----------------+
; WR               ; clk           ; 4.415 ; 4.415 ; Rise       ; clk             ;
; address[*]       ; state.IDLE_ST ; 5.132 ; 5.132 ; Rise       ; state.IDLE_ST   ;
;  address[0]      ; state.IDLE_ST ; 2.457 ; 2.457 ; Rise       ; state.IDLE_ST   ;
;  address[1]      ; state.IDLE_ST ; 0.853 ; 0.853 ; Rise       ; state.IDLE_ST   ;
;  address[2]      ; state.IDLE_ST ; 4.748 ; 4.748 ; Rise       ; state.IDLE_ST   ;
;  address[3]      ; state.IDLE_ST ; 4.674 ; 4.674 ; Rise       ; state.IDLE_ST   ;
;  address[4]      ; state.IDLE_ST ; 5.127 ; 5.127 ; Rise       ; state.IDLE_ST   ;
;  address[5]      ; state.IDLE_ST ; 5.132 ; 5.132 ; Rise       ; state.IDLE_ST   ;
;  address[6]      ; state.IDLE_ST ; 5.094 ; 5.094 ; Rise       ; state.IDLE_ST   ;
;  address[7]      ; state.IDLE_ST ; 5.130 ; 5.130 ; Rise       ; state.IDLE_ST   ;
;  address[8]      ; state.IDLE_ST ; 5.109 ; 5.109 ; Rise       ; state.IDLE_ST   ;
;  address[9]      ; state.IDLE_ST ; 5.088 ; 5.088 ; Rise       ; state.IDLE_ST   ;
;  address[10]     ; state.IDLE_ST ; 4.730 ; 4.730 ; Rise       ; state.IDLE_ST   ;
;  address[11]     ; state.IDLE_ST ; 4.773 ; 4.773 ; Rise       ; state.IDLE_ST   ;
;  address[12]     ; state.IDLE_ST ; 5.112 ; 5.112 ; Rise       ; state.IDLE_ST   ;
;  address[13]     ; state.IDLE_ST ; 5.087 ; 5.087 ; Rise       ; state.IDLE_ST   ;
;  address[14]     ; state.IDLE_ST ; 4.661 ; 4.661 ; Rise       ; state.IDLE_ST   ;
;  address[15]     ; state.IDLE_ST ; 5.061 ; 5.061 ; Rise       ; state.IDLE_ST   ;
; dataToWrite[*]   ; state.IDLE_ST ; 4.843 ; 4.843 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[0]  ; state.IDLE_ST ; 4.628 ; 4.628 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[1]  ; state.IDLE_ST ; 4.666 ; 4.666 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[2]  ; state.IDLE_ST ; 4.590 ; 4.590 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[3]  ; state.IDLE_ST ; 4.632 ; 4.632 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[4]  ; state.IDLE_ST ; 4.551 ; 4.551 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[5]  ; state.IDLE_ST ; 4.618 ; 4.618 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[6]  ; state.IDLE_ST ; 4.587 ; 4.587 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[7]  ; state.IDLE_ST ; 4.609 ; 4.609 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[8]  ; state.IDLE_ST ; 4.565 ; 4.565 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[9]  ; state.IDLE_ST ; 4.660 ; 4.660 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[10] ; state.IDLE_ST ; 4.602 ; 4.602 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[11] ; state.IDLE_ST ; 4.587 ; 4.587 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[12] ; state.IDLE_ST ; 4.614 ; 4.614 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[13] ; state.IDLE_ST ; 4.843 ; 4.843 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[14] ; state.IDLE_ST ; 4.583 ; 4.583 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[15] ; state.IDLE_ST ; 4.634 ; 4.634 ; Fall       ; state.IDLE_ST   ;
; address[*]       ; state.RES_ST  ; 1.430 ; 1.430 ; Rise       ; state.RES_ST    ;
;  address[0]      ; state.RES_ST  ; 1.430 ; 1.430 ; Rise       ; state.RES_ST    ;
; byte_m           ; state.RES_ST  ; 4.393 ; 4.393 ; Rise       ; state.RES_ST    ;
; dataToWrite[*]   ; state.RES_ST  ; 3.576 ; 3.576 ; Rise       ; state.RES_ST    ;
;  dataToWrite[0]  ; state.RES_ST  ; 3.361 ; 3.361 ; Rise       ; state.RES_ST    ;
;  dataToWrite[1]  ; state.RES_ST  ; 3.399 ; 3.399 ; Rise       ; state.RES_ST    ;
;  dataToWrite[2]  ; state.RES_ST  ; 3.323 ; 3.323 ; Rise       ; state.RES_ST    ;
;  dataToWrite[3]  ; state.RES_ST  ; 3.365 ; 3.365 ; Rise       ; state.RES_ST    ;
;  dataToWrite[4]  ; state.RES_ST  ; 3.284 ; 3.284 ; Rise       ; state.RES_ST    ;
;  dataToWrite[5]  ; state.RES_ST  ; 3.351 ; 3.351 ; Rise       ; state.RES_ST    ;
;  dataToWrite[6]  ; state.RES_ST  ; 3.320 ; 3.320 ; Rise       ; state.RES_ST    ;
;  dataToWrite[7]  ; state.RES_ST  ; 3.342 ; 3.342 ; Rise       ; state.RES_ST    ;
;  dataToWrite[8]  ; state.RES_ST  ; 3.298 ; 3.298 ; Rise       ; state.RES_ST    ;
;  dataToWrite[9]  ; state.RES_ST  ; 3.393 ; 3.393 ; Rise       ; state.RES_ST    ;
;  dataToWrite[10] ; state.RES_ST  ; 3.335 ; 3.335 ; Rise       ; state.RES_ST    ;
;  dataToWrite[11] ; state.RES_ST  ; 3.320 ; 3.320 ; Rise       ; state.RES_ST    ;
;  dataToWrite[12] ; state.RES_ST  ; 3.347 ; 3.347 ; Rise       ; state.RES_ST    ;
;  dataToWrite[13] ; state.RES_ST  ; 3.576 ; 3.576 ; Rise       ; state.RES_ST    ;
;  dataToWrite[14] ; state.RES_ST  ; 3.316 ; 3.316 ; Rise       ; state.RES_ST    ;
;  dataToWrite[15] ; state.RES_ST  ; 3.367 ; 3.367 ; Rise       ; state.RES_ST    ;
; SRAM_DQ[*]       ; state.RES_ST  ; 7.030 ; 7.030 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[0]      ; state.RES_ST  ; 7.030 ; 7.030 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[1]      ; state.RES_ST  ; 6.481 ; 6.481 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[2]      ; state.RES_ST  ; 6.136 ; 6.136 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[3]      ; state.RES_ST  ; 6.835 ; 6.835 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[4]      ; state.RES_ST  ; 6.245 ; 6.245 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[5]      ; state.RES_ST  ; 6.729 ; 6.729 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[6]      ; state.RES_ST  ; 6.975 ; 6.975 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[7]      ; state.RES_ST  ; 6.527 ; 6.527 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[8]      ; state.RES_ST  ; 6.579 ; 6.579 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[9]      ; state.RES_ST  ; 6.550 ; 6.550 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[10]     ; state.RES_ST  ; 6.607 ; 6.607 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[11]     ; state.RES_ST  ; 5.995 ; 5.995 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[12]     ; state.RES_ST  ; 6.557 ; 6.557 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[13]     ; state.RES_ST  ; 6.318 ; 6.318 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[14]     ; state.RES_ST  ; 6.529 ; 6.529 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[15]     ; state.RES_ST  ; 6.876 ; 6.876 ; Fall       ; state.RES_ST    ;
; address[*]       ; state.RES_ST  ; 2.745 ; 2.745 ; Fall       ; state.RES_ST    ;
;  address[0]      ; state.RES_ST  ; 2.745 ; 2.745 ; Fall       ; state.RES_ST    ;
; byte_m           ; state.RES_ST  ; 7.312 ; 7.312 ; Fall       ; state.RES_ST    ;
+------------------+---------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+------------------+---------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+---------------+--------+--------+------------+-----------------+
; WR               ; clk           ; -3.342 ; -3.342 ; Rise       ; clk             ;
; address[*]       ; state.IDLE_ST ; -0.056 ; -0.056 ; Rise       ; state.IDLE_ST   ;
;  address[0]      ; state.IDLE_ST ; -1.656 ; -1.656 ; Rise       ; state.IDLE_ST   ;
;  address[1]      ; state.IDLE_ST ; -0.056 ; -0.056 ; Rise       ; state.IDLE_ST   ;
;  address[2]      ; state.IDLE_ST ; -3.951 ; -3.951 ; Rise       ; state.IDLE_ST   ;
;  address[3]      ; state.IDLE_ST ; -3.877 ; -3.877 ; Rise       ; state.IDLE_ST   ;
;  address[4]      ; state.IDLE_ST ; -4.330 ; -4.330 ; Rise       ; state.IDLE_ST   ;
;  address[5]      ; state.IDLE_ST ; -4.331 ; -4.331 ; Rise       ; state.IDLE_ST   ;
;  address[6]      ; state.IDLE_ST ; -4.296 ; -4.296 ; Rise       ; state.IDLE_ST   ;
;  address[7]      ; state.IDLE_ST ; -4.333 ; -4.333 ; Rise       ; state.IDLE_ST   ;
;  address[8]      ; state.IDLE_ST ; -4.312 ; -4.312 ; Rise       ; state.IDLE_ST   ;
;  address[9]      ; state.IDLE_ST ; -4.291 ; -4.291 ; Rise       ; state.IDLE_ST   ;
;  address[10]     ; state.IDLE_ST ; -3.932 ; -3.932 ; Rise       ; state.IDLE_ST   ;
;  address[11]     ; state.IDLE_ST ; -3.976 ; -3.976 ; Rise       ; state.IDLE_ST   ;
;  address[12]     ; state.IDLE_ST ; -4.311 ; -4.311 ; Rise       ; state.IDLE_ST   ;
;  address[13]     ; state.IDLE_ST ; -4.290 ; -4.290 ; Rise       ; state.IDLE_ST   ;
;  address[14]     ; state.IDLE_ST ; -3.863 ; -3.863 ; Rise       ; state.IDLE_ST   ;
;  address[15]     ; state.IDLE_ST ; -4.260 ; -4.260 ; Rise       ; state.IDLE_ST   ;
; dataToWrite[*]   ; state.IDLE_ST ; -3.618 ; -3.618 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[0]  ; state.IDLE_ST ; -3.831 ; -3.831 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[1]  ; state.IDLE_ST ; -3.865 ; -3.865 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[2]  ; state.IDLE_ST ; -3.789 ; -3.789 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[3]  ; state.IDLE_ST ; -3.834 ; -3.834 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[4]  ; state.IDLE_ST ; -3.753 ; -3.753 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[5]  ; state.IDLE_ST ; -3.821 ; -3.821 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[6]  ; state.IDLE_ST ; -3.790 ; -3.790 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[7]  ; state.IDLE_ST ; -3.812 ; -3.812 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[8]  ; state.IDLE_ST ; -3.764 ; -3.764 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[9]  ; state.IDLE_ST ; -3.859 ; -3.859 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[10] ; state.IDLE_ST ; -3.804 ; -3.804 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[11] ; state.IDLE_ST ; -3.789 ; -3.789 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[12] ; state.IDLE_ST ; -3.618 ; -3.618 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[13] ; state.IDLE_ST ; -3.806 ; -3.806 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[14] ; state.IDLE_ST ; -3.785 ; -3.785 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[15] ; state.IDLE_ST ; -3.837 ; -3.837 ; Fall       ; state.IDLE_ST   ;
; address[*]       ; state.RES_ST  ; -0.267 ; -0.267 ; Rise       ; state.RES_ST    ;
;  address[0]      ; state.RES_ST  ; -0.267 ; -0.267 ; Rise       ; state.RES_ST    ;
; byte_m           ; state.RES_ST  ; -3.236 ; -3.236 ; Rise       ; state.RES_ST    ;
; dataToWrite[*]   ; state.RES_ST  ; -2.351 ; -2.351 ; Rise       ; state.RES_ST    ;
;  dataToWrite[0]  ; state.RES_ST  ; -2.564 ; -2.564 ; Rise       ; state.RES_ST    ;
;  dataToWrite[1]  ; state.RES_ST  ; -2.598 ; -2.598 ; Rise       ; state.RES_ST    ;
;  dataToWrite[2]  ; state.RES_ST  ; -2.522 ; -2.522 ; Rise       ; state.RES_ST    ;
;  dataToWrite[3]  ; state.RES_ST  ; -2.567 ; -2.567 ; Rise       ; state.RES_ST    ;
;  dataToWrite[4]  ; state.RES_ST  ; -2.486 ; -2.486 ; Rise       ; state.RES_ST    ;
;  dataToWrite[5]  ; state.RES_ST  ; -2.554 ; -2.554 ; Rise       ; state.RES_ST    ;
;  dataToWrite[6]  ; state.RES_ST  ; -2.523 ; -2.523 ; Rise       ; state.RES_ST    ;
;  dataToWrite[7]  ; state.RES_ST  ; -2.545 ; -2.545 ; Rise       ; state.RES_ST    ;
;  dataToWrite[8]  ; state.RES_ST  ; -2.497 ; -2.497 ; Rise       ; state.RES_ST    ;
;  dataToWrite[9]  ; state.RES_ST  ; -2.592 ; -2.592 ; Rise       ; state.RES_ST    ;
;  dataToWrite[10] ; state.RES_ST  ; -2.537 ; -2.537 ; Rise       ; state.RES_ST    ;
;  dataToWrite[11] ; state.RES_ST  ; -2.522 ; -2.522 ; Rise       ; state.RES_ST    ;
;  dataToWrite[12] ; state.RES_ST  ; -2.351 ; -2.351 ; Rise       ; state.RES_ST    ;
;  dataToWrite[13] ; state.RES_ST  ; -2.539 ; -2.539 ; Rise       ; state.RES_ST    ;
;  dataToWrite[14] ; state.RES_ST  ; -2.518 ; -2.518 ; Rise       ; state.RES_ST    ;
;  dataToWrite[15] ; state.RES_ST  ; -2.570 ; -2.570 ; Rise       ; state.RES_ST    ;
; SRAM_DQ[*]       ; state.RES_ST  ; -3.827 ; -3.827 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[0]      ; state.RES_ST  ; -6.230 ; -6.230 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[1]      ; state.RES_ST  ; -5.684 ; -5.684 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[2]      ; state.RES_ST  ; -5.344 ; -5.344 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[3]      ; state.RES_ST  ; -6.027 ; -6.027 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[4]      ; state.RES_ST  ; -5.444 ; -5.444 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[5]      ; state.RES_ST  ; -5.928 ; -5.928 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[6]      ; state.RES_ST  ; -6.174 ; -6.174 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[7]      ; state.RES_ST  ; -5.726 ; -5.726 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[8]      ; state.RES_ST  ; -5.173 ; -5.173 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[9]      ; state.RES_ST  ; -5.545 ; -5.545 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[10]     ; state.RES_ST  ; -5.595 ; -5.595 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[11]     ; state.RES_ST  ; -5.042 ; -5.042 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[12]     ; state.RES_ST  ; -5.501 ; -5.501 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[13]     ; state.RES_ST  ; -4.920 ; -4.920 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[14]     ; state.RES_ST  ; -5.722 ; -5.722 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[15]     ; state.RES_ST  ; -3.827 ; -3.827 ; Fall       ; state.RES_ST    ;
; address[*]       ; state.RES_ST  ; -1.337 ; -1.337 ; Fall       ; state.RES_ST    ;
;  address[0]      ; state.RES_ST  ; -1.337 ; -1.337 ; Fall       ; state.RES_ST    ;
; byte_m           ; state.RES_ST  ; -5.802 ; -5.802 ; Fall       ; state.RES_ST    ;
+------------------+---------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------------+---------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+---------------+-------+-------+------------+-----------------+
; SRAM_ADDR[*]    ; state.IDLE_ST ; 6.161 ; 6.161 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[0]   ; state.IDLE_ST ; 5.997 ; 5.997 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[1]   ; state.IDLE_ST ; 5.636 ; 5.636 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[2]   ; state.IDLE_ST ; 5.640 ; 5.640 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[3]   ; state.IDLE_ST ; 5.808 ; 5.808 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[4]   ; state.IDLE_ST ; 5.963 ; 5.963 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[5]   ; state.IDLE_ST ; 6.161 ; 6.161 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[6]   ; state.IDLE_ST ; 6.005 ; 6.005 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[7]   ; state.IDLE_ST ; 5.978 ; 5.978 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[8]   ; state.IDLE_ST ; 6.003 ; 6.003 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[9]   ; state.IDLE_ST ; 5.967 ; 5.967 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[10]  ; state.IDLE_ST ; 5.776 ; 5.776 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[11]  ; state.IDLE_ST ; 5.636 ; 5.636 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[12]  ; state.IDLE_ST ; 6.158 ; 6.158 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[13]  ; state.IDLE_ST ; 5.978 ; 5.978 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[14]  ; state.IDLE_ST ; 5.594 ; 5.594 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[15]  ; state.IDLE_ST ; 5.979 ; 5.979 ; Rise       ; state.IDLE_ST   ;
; SRAM_DQ[*]      ; state.IDLE_ST ; 6.779 ; 6.779 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[0]     ; state.IDLE_ST ; 6.444 ; 6.444 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[1]     ; state.IDLE_ST ; 6.527 ; 6.527 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[2]     ; state.IDLE_ST ; 6.779 ; 6.779 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[3]     ; state.IDLE_ST ; 6.491 ; 6.491 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[4]     ; state.IDLE_ST ; 6.753 ; 6.753 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[5]     ; state.IDLE_ST ; 6.415 ; 6.415 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[6]     ; state.IDLE_ST ; 6.438 ; 6.438 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[7]     ; state.IDLE_ST ; 6.448 ; 6.448 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[8]     ; state.IDLE_ST ; 6.751 ; 6.751 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[9]     ; state.IDLE_ST ; 6.526 ; 6.526 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[10]    ; state.IDLE_ST ; 6.476 ; 6.476 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[11]    ; state.IDLE_ST ; 6.447 ; 6.447 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[12]    ; state.IDLE_ST ; 6.479 ; 6.479 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[13]    ; state.IDLE_ST ; 6.523 ; 6.523 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[14]    ; state.IDLE_ST ; 6.769 ; 6.769 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[15]    ; state.IDLE_ST ; 6.443 ; 6.443 ; Fall       ; state.IDLE_ST   ;
; SRAM_CE_N       ; state.RES_ST  ; 7.877 ; 7.877 ; Rise       ; state.RES_ST    ;
; SRAM_DQ[*]      ; state.RES_ST  ; 8.046 ; 8.046 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[0]     ; state.RES_ST  ; 7.711 ; 7.711 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[1]     ; state.RES_ST  ; 7.794 ; 7.794 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[2]     ; state.RES_ST  ; 8.046 ; 8.046 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[3]     ; state.RES_ST  ; 7.758 ; 7.758 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[4]     ; state.RES_ST  ; 8.020 ; 8.020 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[5]     ; state.RES_ST  ; 7.682 ; 7.682 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[6]     ; state.RES_ST  ; 7.705 ; 7.705 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[7]     ; state.RES_ST  ; 7.715 ; 7.715 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[8]     ; state.RES_ST  ; 8.018 ; 8.018 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[9]     ; state.RES_ST  ; 7.793 ; 7.793 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[10]    ; state.RES_ST  ; 7.743 ; 7.743 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[11]    ; state.RES_ST  ; 7.714 ; 7.714 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[12]    ; state.RES_ST  ; 7.746 ; 7.746 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[13]    ; state.RES_ST  ; 7.790 ; 7.790 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[14]    ; state.RES_ST  ; 8.036 ; 8.036 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[15]    ; state.RES_ST  ; 7.710 ; 7.710 ; Rise       ; state.RES_ST    ;
; SRAM_LB_N       ; state.RES_ST  ; 7.879 ; 7.879 ; Rise       ; state.RES_ST    ;
; SRAM_OE_N       ; state.RES_ST  ; 7.847 ; 7.847 ; Rise       ; state.RES_ST    ;
; SRAM_UB_N       ; state.RES_ST  ; 7.837 ; 7.837 ; Rise       ; state.RES_ST    ;
; dataReaded[*]   ; state.RES_ST  ; 7.008 ; 7.008 ; Fall       ; state.RES_ST    ;
;  dataReaded[0]  ; state.RES_ST  ; 6.456 ; 6.456 ; Fall       ; state.RES_ST    ;
;  dataReaded[1]  ; state.RES_ST  ; 6.879 ; 6.879 ; Fall       ; state.RES_ST    ;
;  dataReaded[2]  ; state.RES_ST  ; 6.886 ; 6.886 ; Fall       ; state.RES_ST    ;
;  dataReaded[3]  ; state.RES_ST  ; 6.492 ; 6.492 ; Fall       ; state.RES_ST    ;
;  dataReaded[4]  ; state.RES_ST  ; 6.489 ; 6.489 ; Fall       ; state.RES_ST    ;
;  dataReaded[5]  ; state.RES_ST  ; 6.474 ; 6.474 ; Fall       ; state.RES_ST    ;
;  dataReaded[6]  ; state.RES_ST  ; 6.473 ; 6.473 ; Fall       ; state.RES_ST    ;
;  dataReaded[7]  ; state.RES_ST  ; 6.464 ; 6.464 ; Fall       ; state.RES_ST    ;
;  dataReaded[8]  ; state.RES_ST  ; 7.008 ; 7.008 ; Fall       ; state.RES_ST    ;
;  dataReaded[9]  ; state.RES_ST  ; 6.500 ; 6.500 ; Fall       ; state.RES_ST    ;
;  dataReaded[10] ; state.RES_ST  ; 6.443 ; 6.443 ; Fall       ; state.RES_ST    ;
;  dataReaded[11] ; state.RES_ST  ; 6.623 ; 6.623 ; Fall       ; state.RES_ST    ;
;  dataReaded[12] ; state.RES_ST  ; 6.471 ; 6.471 ; Fall       ; state.RES_ST    ;
;  dataReaded[13] ; state.RES_ST  ; 6.526 ; 6.526 ; Fall       ; state.RES_ST    ;
;  dataReaded[14] ; state.RES_ST  ; 6.443 ; 6.443 ; Fall       ; state.RES_ST    ;
;  dataReaded[15] ; state.RES_ST  ; 6.443 ; 6.443 ; Fall       ; state.RES_ST    ;
+-----------------+---------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------------+---------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+---------------+-------+-------+------------+-----------------+
; SRAM_ADDR[*]    ; state.IDLE_ST ; 5.594 ; 5.594 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[0]   ; state.IDLE_ST ; 5.997 ; 5.997 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[1]   ; state.IDLE_ST ; 5.636 ; 5.636 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[2]   ; state.IDLE_ST ; 5.640 ; 5.640 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[3]   ; state.IDLE_ST ; 5.808 ; 5.808 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[4]   ; state.IDLE_ST ; 5.963 ; 5.963 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[5]   ; state.IDLE_ST ; 6.161 ; 6.161 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[6]   ; state.IDLE_ST ; 6.005 ; 6.005 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[7]   ; state.IDLE_ST ; 5.978 ; 5.978 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[8]   ; state.IDLE_ST ; 6.003 ; 6.003 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[9]   ; state.IDLE_ST ; 5.967 ; 5.967 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[10]  ; state.IDLE_ST ; 5.776 ; 5.776 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[11]  ; state.IDLE_ST ; 5.636 ; 5.636 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[12]  ; state.IDLE_ST ; 6.158 ; 6.158 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[13]  ; state.IDLE_ST ; 5.978 ; 5.978 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[14]  ; state.IDLE_ST ; 5.594 ; 5.594 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[15]  ; state.IDLE_ST ; 5.979 ; 5.979 ; Rise       ; state.IDLE_ST   ;
; SRAM_DQ[*]      ; state.IDLE_ST ; 6.415 ; 6.415 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[0]     ; state.IDLE_ST ; 6.444 ; 6.444 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[1]     ; state.IDLE_ST ; 6.527 ; 6.527 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[2]     ; state.IDLE_ST ; 6.779 ; 6.779 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[3]     ; state.IDLE_ST ; 6.491 ; 6.491 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[4]     ; state.IDLE_ST ; 6.753 ; 6.753 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[5]     ; state.IDLE_ST ; 6.415 ; 6.415 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[6]     ; state.IDLE_ST ; 6.438 ; 6.438 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[7]     ; state.IDLE_ST ; 6.448 ; 6.448 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[8]     ; state.IDLE_ST ; 6.751 ; 6.751 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[9]     ; state.IDLE_ST ; 6.526 ; 6.526 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[10]    ; state.IDLE_ST ; 6.476 ; 6.476 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[11]    ; state.IDLE_ST ; 6.447 ; 6.447 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[12]    ; state.IDLE_ST ; 6.479 ; 6.479 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[13]    ; state.IDLE_ST ; 6.523 ; 6.523 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[14]    ; state.IDLE_ST ; 6.769 ; 6.769 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[15]    ; state.IDLE_ST ; 6.443 ; 6.443 ; Fall       ; state.IDLE_ST   ;
; SRAM_CE_N       ; state.RES_ST  ; 7.877 ; 7.877 ; Rise       ; state.RES_ST    ;
; SRAM_DQ[*]      ; state.RES_ST  ; 7.682 ; 7.682 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[0]     ; state.RES_ST  ; 7.711 ; 7.711 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[1]     ; state.RES_ST  ; 7.794 ; 7.794 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[2]     ; state.RES_ST  ; 8.046 ; 8.046 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[3]     ; state.RES_ST  ; 7.758 ; 7.758 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[4]     ; state.RES_ST  ; 8.020 ; 8.020 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[5]     ; state.RES_ST  ; 7.682 ; 7.682 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[6]     ; state.RES_ST  ; 7.705 ; 7.705 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[7]     ; state.RES_ST  ; 7.715 ; 7.715 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[8]     ; state.RES_ST  ; 8.018 ; 8.018 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[9]     ; state.RES_ST  ; 7.793 ; 7.793 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[10]    ; state.RES_ST  ; 7.743 ; 7.743 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[11]    ; state.RES_ST  ; 7.714 ; 7.714 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[12]    ; state.RES_ST  ; 7.746 ; 7.746 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[13]    ; state.RES_ST  ; 7.790 ; 7.790 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[14]    ; state.RES_ST  ; 8.036 ; 8.036 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[15]    ; state.RES_ST  ; 7.710 ; 7.710 ; Rise       ; state.RES_ST    ;
; SRAM_LB_N       ; state.RES_ST  ; 7.879 ; 7.879 ; Rise       ; state.RES_ST    ;
; SRAM_OE_N       ; state.RES_ST  ; 7.847 ; 7.847 ; Rise       ; state.RES_ST    ;
; SRAM_UB_N       ; state.RES_ST  ; 7.837 ; 7.837 ; Rise       ; state.RES_ST    ;
; dataReaded[*]   ; state.RES_ST  ; 6.443 ; 6.443 ; Fall       ; state.RES_ST    ;
;  dataReaded[0]  ; state.RES_ST  ; 6.456 ; 6.456 ; Fall       ; state.RES_ST    ;
;  dataReaded[1]  ; state.RES_ST  ; 6.879 ; 6.879 ; Fall       ; state.RES_ST    ;
;  dataReaded[2]  ; state.RES_ST  ; 6.886 ; 6.886 ; Fall       ; state.RES_ST    ;
;  dataReaded[3]  ; state.RES_ST  ; 6.492 ; 6.492 ; Fall       ; state.RES_ST    ;
;  dataReaded[4]  ; state.RES_ST  ; 6.489 ; 6.489 ; Fall       ; state.RES_ST    ;
;  dataReaded[5]  ; state.RES_ST  ; 6.474 ; 6.474 ; Fall       ; state.RES_ST    ;
;  dataReaded[6]  ; state.RES_ST  ; 6.473 ; 6.473 ; Fall       ; state.RES_ST    ;
;  dataReaded[7]  ; state.RES_ST  ; 6.464 ; 6.464 ; Fall       ; state.RES_ST    ;
;  dataReaded[8]  ; state.RES_ST  ; 7.008 ; 7.008 ; Fall       ; state.RES_ST    ;
;  dataReaded[9]  ; state.RES_ST  ; 6.500 ; 6.500 ; Fall       ; state.RES_ST    ;
;  dataReaded[10] ; state.RES_ST  ; 6.443 ; 6.443 ; Fall       ; state.RES_ST    ;
;  dataReaded[11] ; state.RES_ST  ; 6.623 ; 6.623 ; Fall       ; state.RES_ST    ;
;  dataReaded[12] ; state.RES_ST  ; 6.471 ; 6.471 ; Fall       ; state.RES_ST    ;
;  dataReaded[13] ; state.RES_ST  ; 6.526 ; 6.526 ; Fall       ; state.RES_ST    ;
;  dataReaded[14] ; state.RES_ST  ; 6.443 ; 6.443 ; Fall       ; state.RES_ST    ;
;  dataReaded[15] ; state.RES_ST  ; 6.443 ; 6.443 ; Fall       ; state.RES_ST    ;
+-----------------+---------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Output Enable Times                                                         ;
+--------------+---------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port    ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+---------------+--------+------+------------+-----------------+
; SRAM_DQ[*]   ; state.IDLE_ST ; 8.683  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[0]  ; state.IDLE_ST ; 9.222  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[1]  ; state.IDLE_ST ; 8.789  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[2]  ; state.IDLE_ST ; 9.235  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[3]  ; state.IDLE_ST ; 8.799  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[4]  ; state.IDLE_ST ; 9.195  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[5]  ; state.IDLE_ST ; 8.683  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[6]  ; state.IDLE_ST ; 8.687  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[7]  ; state.IDLE_ST ; 8.711  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[8]  ; state.IDLE_ST ; 9.205  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[9]  ; state.IDLE_ST ; 8.789  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[10] ; state.IDLE_ST ; 8.723  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[11] ; state.IDLE_ST ; 8.701  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[12] ; state.IDLE_ST ; 8.799  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[13] ; state.IDLE_ST ; 9.307  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[14] ; state.IDLE_ST ; 9.327  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[15] ; state.IDLE_ST ; 9.222  ;      ; Fall       ; state.IDLE_ST   ;
; SRAM_DQ[*]   ; state.RES_ST  ; 9.950  ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[0]  ; state.RES_ST  ; 10.489 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[1]  ; state.RES_ST  ; 10.056 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[2]  ; state.RES_ST  ; 10.502 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[3]  ; state.RES_ST  ; 10.066 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[4]  ; state.RES_ST  ; 10.462 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[5]  ; state.RES_ST  ; 9.950  ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[6]  ; state.RES_ST  ; 9.954  ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[7]  ; state.RES_ST  ; 9.978  ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[8]  ; state.RES_ST  ; 10.472 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[9]  ; state.RES_ST  ; 10.056 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[10] ; state.RES_ST  ; 9.990  ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[11] ; state.RES_ST  ; 9.968  ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[12] ; state.RES_ST  ; 10.066 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[13] ; state.RES_ST  ; 10.574 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[14] ; state.RES_ST  ; 10.594 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[15] ; state.RES_ST  ; 10.489 ;      ; Rise       ; state.RES_ST    ;
+--------------+---------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                 ;
+--------------+---------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port    ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+---------------+--------+------+------------+-----------------+
; SRAM_DQ[*]   ; state.IDLE_ST ; 8.683  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[0]  ; state.IDLE_ST ; 9.222  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[1]  ; state.IDLE_ST ; 8.789  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[2]  ; state.IDLE_ST ; 9.235  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[3]  ; state.IDLE_ST ; 8.799  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[4]  ; state.IDLE_ST ; 9.195  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[5]  ; state.IDLE_ST ; 8.683  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[6]  ; state.IDLE_ST ; 8.687  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[7]  ; state.IDLE_ST ; 8.711  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[8]  ; state.IDLE_ST ; 9.205  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[9]  ; state.IDLE_ST ; 8.789  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[10] ; state.IDLE_ST ; 8.723  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[11] ; state.IDLE_ST ; 8.701  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[12] ; state.IDLE_ST ; 8.799  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[13] ; state.IDLE_ST ; 9.307  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[14] ; state.IDLE_ST ; 9.327  ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[15] ; state.IDLE_ST ; 9.222  ;      ; Fall       ; state.IDLE_ST   ;
; SRAM_DQ[*]   ; state.RES_ST  ; 9.950  ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[0]  ; state.RES_ST  ; 10.489 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[1]  ; state.RES_ST  ; 10.056 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[2]  ; state.RES_ST  ; 10.502 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[3]  ; state.RES_ST  ; 10.066 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[4]  ; state.RES_ST  ; 10.462 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[5]  ; state.RES_ST  ; 9.950  ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[6]  ; state.RES_ST  ; 9.954  ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[7]  ; state.RES_ST  ; 9.978  ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[8]  ; state.RES_ST  ; 10.472 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[9]  ; state.RES_ST  ; 10.056 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[10] ; state.RES_ST  ; 9.990  ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[11] ; state.RES_ST  ; 9.968  ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[12] ; state.RES_ST  ; 10.066 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[13] ; state.RES_ST  ; 10.574 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[14] ; state.RES_ST  ; 10.594 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[15] ; state.RES_ST  ; 10.489 ;      ; Rise       ; state.RES_ST    ;
+--------------+---------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+--------------+---------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+---------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; state.IDLE_ST ; 8.683     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[0]  ; state.IDLE_ST ; 9.222     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[1]  ; state.IDLE_ST ; 8.789     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[2]  ; state.IDLE_ST ; 9.235     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[3]  ; state.IDLE_ST ; 8.799     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[4]  ; state.IDLE_ST ; 9.195     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[5]  ; state.IDLE_ST ; 8.683     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[6]  ; state.IDLE_ST ; 8.687     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[7]  ; state.IDLE_ST ; 8.711     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[8]  ; state.IDLE_ST ; 9.205     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[9]  ; state.IDLE_ST ; 8.789     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[10] ; state.IDLE_ST ; 8.723     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[11] ; state.IDLE_ST ; 8.701     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[12] ; state.IDLE_ST ; 8.799     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[13] ; state.IDLE_ST ; 9.307     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[14] ; state.IDLE_ST ; 9.327     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[15] ; state.IDLE_ST ; 9.222     ;           ; Fall       ; state.IDLE_ST   ;
; SRAM_DQ[*]   ; state.RES_ST  ; 9.950     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[0]  ; state.RES_ST  ; 10.489    ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[1]  ; state.RES_ST  ; 10.056    ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[2]  ; state.RES_ST  ; 10.502    ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[3]  ; state.RES_ST  ; 10.066    ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[4]  ; state.RES_ST  ; 10.462    ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[5]  ; state.RES_ST  ; 9.950     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[6]  ; state.RES_ST  ; 9.954     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[7]  ; state.RES_ST  ; 9.978     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[8]  ; state.RES_ST  ; 10.472    ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[9]  ; state.RES_ST  ; 10.056    ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[10] ; state.RES_ST  ; 9.990     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[11] ; state.RES_ST  ; 9.968     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[12] ; state.RES_ST  ; 10.066    ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[13] ; state.RES_ST  ; 10.574    ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[14] ; state.RES_ST  ; 10.594    ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[15] ; state.RES_ST  ; 10.489    ;           ; Rise       ; state.RES_ST    ;
+--------------+---------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+--------------+---------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+---------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; state.IDLE_ST ; 8.683     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[0]  ; state.IDLE_ST ; 9.222     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[1]  ; state.IDLE_ST ; 8.789     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[2]  ; state.IDLE_ST ; 9.235     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[3]  ; state.IDLE_ST ; 8.799     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[4]  ; state.IDLE_ST ; 9.195     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[5]  ; state.IDLE_ST ; 8.683     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[6]  ; state.IDLE_ST ; 8.687     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[7]  ; state.IDLE_ST ; 8.711     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[8]  ; state.IDLE_ST ; 9.205     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[9]  ; state.IDLE_ST ; 8.789     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[10] ; state.IDLE_ST ; 8.723     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[11] ; state.IDLE_ST ; 8.701     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[12] ; state.IDLE_ST ; 8.799     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[13] ; state.IDLE_ST ; 9.307     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[14] ; state.IDLE_ST ; 9.327     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[15] ; state.IDLE_ST ; 9.222     ;           ; Fall       ; state.IDLE_ST   ;
; SRAM_DQ[*]   ; state.RES_ST  ; 9.950     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[0]  ; state.RES_ST  ; 10.489    ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[1]  ; state.RES_ST  ; 10.056    ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[2]  ; state.RES_ST  ; 10.502    ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[3]  ; state.RES_ST  ; 10.066    ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[4]  ; state.RES_ST  ; 10.462    ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[5]  ; state.RES_ST  ; 9.950     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[6]  ; state.RES_ST  ; 9.954     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[7]  ; state.RES_ST  ; 9.978     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[8]  ; state.RES_ST  ; 10.472    ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[9]  ; state.RES_ST  ; 10.056    ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[10] ; state.RES_ST  ; 9.990     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[11] ; state.RES_ST  ; 9.968     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[12] ; state.RES_ST  ; 10.066    ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[13] ; state.RES_ST  ; 10.574    ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[14] ; state.RES_ST  ; 10.594    ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[15] ; state.RES_ST  ; 10.489    ;           ; Rise       ; state.RES_ST    ;
+--------------+---------------+-----------+-----------+------------+-----------------+


+----------------------------------------+
; Fast Model Setup Summary               ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; state.IDLE_ST ; -0.438 ; -0.438        ;
; state.RES_ST  ; 0.417  ; 0.000         ;
; clk           ; 1.311  ; 0.000         ;
+---------------+--------+---------------+


+----------------------------------------+
; Fast Model Hold Summary                ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clk           ; -1.689 ; -5.761        ;
; state.RES_ST  ; -0.002 ; -0.002        ;
; state.IDLE_ST ; 1.034  ; 0.000         ;
+---------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clk           ; -1.380 ; -5.380        ;
; state.IDLE_ST ; 0.500  ; 0.000         ;
; state.RES_ST  ; 0.500  ; 0.000         ;
+---------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'state.IDLE_ST'                                                                             ;
+--------+-------------+----------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node        ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------------+--------------+---------------+--------------+------------+------------+
; -0.438 ; state.RD_ST ; SRAM_DQ[0]_418 ; clk          ; state.IDLE_ST ; 0.500        ; -0.164     ; 0.370      ;
+--------+-------------+----------------+--------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'state.RES_ST'                                                                             ;
+-------+-------------+-----------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node   ; To Node         ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------------+--------------+--------------+--------------+------------+------------+
; 0.417 ; state.RD_ST ; SRAM_UB_N$latch ; clk          ; state.RES_ST ; 1.000        ; 0.369      ; 0.556      ;
; 0.417 ; state.RD_ST ; SRAM_LB_N$latch ; clk          ; state.RES_ST ; 1.000        ; 0.368      ; 0.560      ;
; 0.528 ; state.RD_ST ; SRAM_DQ[0]_418  ; clk          ; state.RES_ST ; 1.000        ; 0.302      ; 0.370      ;
; 0.605 ; state.RD_ST ; SRAM_CE_N$latch ; clk          ; state.RES_ST ; 1.000        ; 0.370      ; 0.368      ;
+-------+-------------+-----------------+--------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                      ;
+-------+---------------+---------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+---------------+-------------+--------------+------------+------------+
; 1.311 ; state.IDLE_ST ; state.WR_ST   ; state.IDLE_ST ; clk         ; 0.500        ; 1.042      ; 0.404      ;
; 1.392 ; state.RES_ST  ; state.RES_ST  ; state.RES_ST  ; clk         ; 0.500        ; 1.796      ; 1.077      ;
; 1.811 ; state.IDLE_ST ; state.WR_ST   ; state.IDLE_ST ; clk         ; 1.000        ; 1.042      ; 0.404      ;
; 1.858 ; state.IDLE_ST ; state.RES_ST  ; state.IDLE_ST ; clk         ; 0.500        ; 1.796      ; 0.611      ;
; 1.892 ; state.RES_ST  ; state.RES_ST  ; state.RES_ST  ; clk         ; 1.000        ; 1.796      ; 1.077      ;
; 2.043 ; state.RES_ST  ; state.IDLE_ST ; state.RES_ST  ; clk         ; 0.500        ; 1.796      ; 0.426      ;
; 2.069 ; state.IDLE_ST ; state.RD_ST   ; state.IDLE_ST ; clk         ; 0.500        ; 1.796      ; 0.400      ;
; 2.358 ; state.IDLE_ST ; state.RES_ST  ; state.IDLE_ST ; clk         ; 1.000        ; 1.796      ; 0.611      ;
; 2.543 ; state.RES_ST  ; state.IDLE_ST ; state.RES_ST  ; clk         ; 1.000        ; 1.796      ; 0.426      ;
; 2.569 ; state.IDLE_ST ; state.RD_ST   ; state.IDLE_ST ; clk         ; 1.000        ; 1.796      ; 0.400      ;
+-------+---------------+---------------+---------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                        ;
+--------+---------------+---------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+---------------+-------------+--------------+------------+------------+
; -1.689 ; state.IDLE_ST ; state.RD_ST   ; state.IDLE_ST ; clk         ; 0.000        ; 1.796      ; 0.400      ;
; -1.663 ; state.RES_ST  ; state.IDLE_ST ; state.RES_ST  ; clk         ; 0.000        ; 1.796      ; 0.426      ;
; -1.478 ; state.IDLE_ST ; state.RES_ST  ; state.IDLE_ST ; clk         ; 0.000        ; 1.796      ; 0.611      ;
; -1.189 ; state.IDLE_ST ; state.RD_ST   ; state.IDLE_ST ; clk         ; -0.500       ; 1.796      ; 0.400      ;
; -1.163 ; state.RES_ST  ; state.IDLE_ST ; state.RES_ST  ; clk         ; -0.500       ; 1.796      ; 0.426      ;
; -1.012 ; state.RES_ST  ; state.RES_ST  ; state.RES_ST  ; clk         ; 0.000        ; 1.796      ; 1.077      ;
; -0.978 ; state.IDLE_ST ; state.RES_ST  ; state.IDLE_ST ; clk         ; -0.500       ; 1.796      ; 0.611      ;
; -0.931 ; state.IDLE_ST ; state.WR_ST   ; state.IDLE_ST ; clk         ; 0.000        ; 1.042      ; 0.404      ;
; -0.512 ; state.RES_ST  ; state.RES_ST  ; state.RES_ST  ; clk         ; -0.500       ; 1.796      ; 1.077      ;
; -0.431 ; state.IDLE_ST ; state.WR_ST   ; state.IDLE_ST ; clk         ; -0.500       ; 1.042      ; 0.404      ;
+--------+---------------+---------------+---------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'state.RES_ST'                                                                               ;
+--------+-------------+-----------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node         ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------+--------------+--------------+--------------+------------+------------+
; -0.002 ; state.RD_ST ; SRAM_CE_N$latch ; clk          ; state.RES_ST ; 0.000        ; 0.370      ; 0.368      ;
; 0.068  ; state.RD_ST ; SRAM_DQ[0]_418  ; clk          ; state.RES_ST ; 0.000        ; 0.302      ; 0.370      ;
; 0.187  ; state.RD_ST ; SRAM_UB_N$latch ; clk          ; state.RES_ST ; 0.000        ; 0.369      ; 0.556      ;
; 0.192  ; state.RD_ST ; SRAM_LB_N$latch ; clk          ; state.RES_ST ; 0.000        ; 0.368      ; 0.560      ;
+--------+-------------+-----------------+--------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'state.IDLE_ST'                                                                             ;
+-------+-------------+----------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node   ; To Node        ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------------+--------------+---------------+--------------+------------+------------+
; 1.034 ; state.RD_ST ; SRAM_DQ[0]_418 ; clk          ; state.IDLE_ST ; -0.500       ; -0.164     ; 0.370      ;
+-------+-------------+----------------+--------------+---------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state.IDLE_ST        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state.IDLE_ST        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state.RD_ST          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state.RD_ST          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state.RES_ST         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state.RES_ST         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state.WR_ST          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state.WR_ST          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.IDLE_ST|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.IDLE_ST|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.RD_ST|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.RD_ST|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.RES_ST|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.RES_ST|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.WR_ST|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.WR_ST|clk      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'state.IDLE_ST'                                                                   ;
+-------+--------------+----------------+------------------+---------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+---------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[0]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[0]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[0]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[0]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[10]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[10]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[10]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[10]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[11]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[11]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[11]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[11]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[12]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[12]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[12]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[12]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[13]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[13]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[13]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[13]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[14]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[14]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[14]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[14]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[15]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[15]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[15]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[15]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[1]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[1]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[1]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[1]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[2]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[2]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[2]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[2]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[3]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[3]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[3]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[3]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[4]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[4]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[4]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[4]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[5]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[5]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[5]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[5]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[6]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[6]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[6]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[6]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[7]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[7]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[7]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[7]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[8]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[8]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[8]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[8]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[9]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[9]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[9]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[9]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[0]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[0]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[0]$latch|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[0]$latch|datad    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[0]_418            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[0]_418            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[0]_418|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[0]_418|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[10]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[10]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[10]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[10]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[11]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[11]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[11]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[11]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[12]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[12]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[12]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[12]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[13]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[13]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[13]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[13]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[14]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[14]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[14]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[14]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[15]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[15]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[15]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[15]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[1]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[1]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Fall       ; SRAM_DQ[1]$latch|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Fall       ; SRAM_DQ[1]$latch|datad    ;
+-------+--------------+----------------+------------------+---------------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'state.RES_ST'                                                                     ;
+-------+--------------+----------------+------------------+--------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+--------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_CE_N$latch             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_CE_N$latch             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_CE_N$latch|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_CE_N$latch|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[0]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[0]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[0]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[0]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[0]_418              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[0]_418              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[0]_418|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[0]_418|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[10]$latch           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[10]$latch           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[10]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[10]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[11]$latch           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[11]$latch           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[11]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[11]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[12]$latch           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[12]$latch           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[12]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[12]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[13]$latch           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[13]$latch           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[13]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[13]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[14]$latch           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[14]$latch           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[14]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[14]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[15]$latch           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[15]$latch           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[15]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[15]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[1]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[1]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[1]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[1]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[2]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[2]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[2]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[2]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[3]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[3]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[3]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[3]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[4]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[4]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[4]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[4]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[5]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[5]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[5]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[5]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[6]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[6]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[6]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[6]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[7]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[7]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[7]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[7]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[8]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[8]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[8]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[8]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[9]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[9]$latch            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ[9]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ[9]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ~32clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ~32clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ~32clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ~32clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ~32|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ~32|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_DQ~32|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_DQ~32|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_LB_N$latch             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_LB_N$latch             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_LB_N$latch|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_LB_N$latch|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_UB_N$latch             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_UB_N$latch             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_UB_N$latch|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_UB_N$latch|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_UB_N~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_UB_N~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_UB_N~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_UB_N~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_UB_N~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_UB_N~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_UB_N~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_UB_N~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[0]                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[0]                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[0]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[0]|datad           ;
+-------+--------------+----------------+------------------+--------------+------------+-----------------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+------------------+---------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+---------------+--------+--------+------------+-----------------+
; WR               ; clk           ; 2.424  ; 2.424  ; Rise       ; clk             ;
; address[*]       ; state.IDLE_ST ; 2.370  ; 2.370  ; Rise       ; state.IDLE_ST   ;
;  address[0]      ; state.IDLE_ST ; 0.610  ; 0.610  ; Rise       ; state.IDLE_ST   ;
;  address[1]      ; state.IDLE_ST ; -0.081 ; -0.081 ; Rise       ; state.IDLE_ST   ;
;  address[2]      ; state.IDLE_ST ; 2.231  ; 2.231  ; Rise       ; state.IDLE_ST   ;
;  address[3]      ; state.IDLE_ST ; 2.209  ; 2.209  ; Rise       ; state.IDLE_ST   ;
;  address[4]      ; state.IDLE_ST ; 2.351  ; 2.351  ; Rise       ; state.IDLE_ST   ;
;  address[5]      ; state.IDLE_ST ; 2.360  ; 2.360  ; Rise       ; state.IDLE_ST   ;
;  address[6]      ; state.IDLE_ST ; 2.362  ; 2.362  ; Rise       ; state.IDLE_ST   ;
;  address[7]      ; state.IDLE_ST ; 2.359  ; 2.359  ; Rise       ; state.IDLE_ST   ;
;  address[8]      ; state.IDLE_ST ; 2.370  ; 2.370  ; Rise       ; state.IDLE_ST   ;
;  address[9]      ; state.IDLE_ST ; 2.349  ; 2.349  ; Rise       ; state.IDLE_ST   ;
;  address[10]     ; state.IDLE_ST ; 2.216  ; 2.216  ; Rise       ; state.IDLE_ST   ;
;  address[11]     ; state.IDLE_ST ; 2.252  ; 2.252  ; Rise       ; state.IDLE_ST   ;
;  address[12]     ; state.IDLE_ST ; 2.348  ; 2.348  ; Rise       ; state.IDLE_ST   ;
;  address[13]     ; state.IDLE_ST ; 2.348  ; 2.348  ; Rise       ; state.IDLE_ST   ;
;  address[14]     ; state.IDLE_ST ; 2.194  ; 2.194  ; Rise       ; state.IDLE_ST   ;
;  address[15]     ; state.IDLE_ST ; 2.350  ; 2.350  ; Rise       ; state.IDLE_ST   ;
; dataToWrite[*]   ; state.IDLE_ST ; 2.219  ; 2.219  ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[0]  ; state.IDLE_ST ; 2.148  ; 2.148  ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[1]  ; state.IDLE_ST ; 2.185  ; 2.185  ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[2]  ; state.IDLE_ST ; 2.121  ; 2.121  ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[3]  ; state.IDLE_ST ; 2.155  ; 2.155  ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[4]  ; state.IDLE_ST ; 2.121  ; 2.121  ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[5]  ; state.IDLE_ST ; 2.134  ; 2.134  ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[6]  ; state.IDLE_ST ; 2.143  ; 2.143  ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[7]  ; state.IDLE_ST ; 2.127  ; 2.127  ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[8]  ; state.IDLE_ST ; 2.130  ; 2.130  ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[9]  ; state.IDLE_ST ; 2.174  ; 2.174  ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[10] ; state.IDLE_ST ; 2.120  ; 2.120  ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[11] ; state.IDLE_ST ; 2.146  ; 2.146  ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[12] ; state.IDLE_ST ; 2.146  ; 2.146  ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[13] ; state.IDLE_ST ; 2.219  ; 2.219  ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[14] ; state.IDLE_ST ; 2.139  ; 2.139  ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[15] ; state.IDLE_ST ; 2.148  ; 2.148  ; Fall       ; state.IDLE_ST   ;
; address[*]       ; state.RES_ST  ; 0.132  ; 0.132  ; Rise       ; state.RES_ST    ;
;  address[0]      ; state.RES_ST  ; 0.132  ; 0.132  ; Rise       ; state.RES_ST    ;
; byte_m           ; state.RES_ST  ; 2.054  ; 2.054  ; Rise       ; state.RES_ST    ;
; dataToWrite[*]   ; state.RES_ST  ; 1.753  ; 1.753  ; Rise       ; state.RES_ST    ;
;  dataToWrite[0]  ; state.RES_ST  ; 1.682  ; 1.682  ; Rise       ; state.RES_ST    ;
;  dataToWrite[1]  ; state.RES_ST  ; 1.719  ; 1.719  ; Rise       ; state.RES_ST    ;
;  dataToWrite[2]  ; state.RES_ST  ; 1.655  ; 1.655  ; Rise       ; state.RES_ST    ;
;  dataToWrite[3]  ; state.RES_ST  ; 1.689  ; 1.689  ; Rise       ; state.RES_ST    ;
;  dataToWrite[4]  ; state.RES_ST  ; 1.655  ; 1.655  ; Rise       ; state.RES_ST    ;
;  dataToWrite[5]  ; state.RES_ST  ; 1.668  ; 1.668  ; Rise       ; state.RES_ST    ;
;  dataToWrite[6]  ; state.RES_ST  ; 1.677  ; 1.677  ; Rise       ; state.RES_ST    ;
;  dataToWrite[7]  ; state.RES_ST  ; 1.661  ; 1.661  ; Rise       ; state.RES_ST    ;
;  dataToWrite[8]  ; state.RES_ST  ; 1.664  ; 1.664  ; Rise       ; state.RES_ST    ;
;  dataToWrite[9]  ; state.RES_ST  ; 1.708  ; 1.708  ; Rise       ; state.RES_ST    ;
;  dataToWrite[10] ; state.RES_ST  ; 1.654  ; 1.654  ; Rise       ; state.RES_ST    ;
;  dataToWrite[11] ; state.RES_ST  ; 1.680  ; 1.680  ; Rise       ; state.RES_ST    ;
;  dataToWrite[12] ; state.RES_ST  ; 1.680  ; 1.680  ; Rise       ; state.RES_ST    ;
;  dataToWrite[13] ; state.RES_ST  ; 1.753  ; 1.753  ; Rise       ; state.RES_ST    ;
;  dataToWrite[14] ; state.RES_ST  ; 1.673  ; 1.673  ; Rise       ; state.RES_ST    ;
;  dataToWrite[15] ; state.RES_ST  ; 1.682  ; 1.682  ; Rise       ; state.RES_ST    ;
; SRAM_DQ[*]       ; state.RES_ST  ; 3.128  ; 3.128  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[0]      ; state.RES_ST  ; 3.128  ; 3.128  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[1]      ; state.RES_ST  ; 2.907  ; 2.907  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[2]      ; state.RES_ST  ; 2.695  ; 2.695  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[3]      ; state.RES_ST  ; 3.023  ; 3.023  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[4]      ; state.RES_ST  ; 2.707  ; 2.707  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[5]      ; state.RES_ST  ; 2.932  ; 2.932  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[6]      ; state.RES_ST  ; 3.108  ; 3.108  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[7]      ; state.RES_ST  ; 2.835  ; 2.835  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[8]      ; state.RES_ST  ; 2.881  ; 2.881  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[9]      ; state.RES_ST  ; 2.910  ; 2.910  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[10]     ; state.RES_ST  ; 2.889  ; 2.889  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[11]     ; state.RES_ST  ; 2.633  ; 2.633  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[12]     ; state.RES_ST  ; 2.913  ; 2.913  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[13]     ; state.RES_ST  ; 2.775  ; 2.775  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[14]     ; state.RES_ST  ; 2.872  ; 2.872  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[15]     ; state.RES_ST  ; 2.996  ; 2.996  ; Fall       ; state.RES_ST    ;
; address[*]       ; state.RES_ST  ; 0.739  ; 0.739  ; Fall       ; state.RES_ST    ;
;  address[0]      ; state.RES_ST  ; 0.739  ; 0.739  ; Fall       ; state.RES_ST    ;
; byte_m           ; state.RES_ST  ; 3.260  ; 3.260  ; Fall       ; state.RES_ST    ;
+------------------+---------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+------------------+---------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+---------------+--------+--------+------------+-----------------+
; WR               ; clk           ; -1.523 ; -1.523 ; Rise       ; clk             ;
; address[*]       ; state.IDLE_ST ; 0.355  ; 0.355  ; Rise       ; state.IDLE_ST   ;
;  address[0]      ; state.IDLE_ST ; -0.334 ; -0.334 ; Rise       ; state.IDLE_ST   ;
;  address[1]      ; state.IDLE_ST ; 0.355  ; 0.355  ; Rise       ; state.IDLE_ST   ;
;  address[2]      ; state.IDLE_ST ; -1.957 ; -1.957 ; Rise       ; state.IDLE_ST   ;
;  address[3]      ; state.IDLE_ST ; -1.935 ; -1.935 ; Rise       ; state.IDLE_ST   ;
;  address[4]      ; state.IDLE_ST ; -2.077 ; -2.077 ; Rise       ; state.IDLE_ST   ;
;  address[5]      ; state.IDLE_ST ; -2.084 ; -2.084 ; Rise       ; state.IDLE_ST   ;
;  address[6]      ; state.IDLE_ST ; -2.088 ; -2.088 ; Rise       ; state.IDLE_ST   ;
;  address[7]      ; state.IDLE_ST ; -2.085 ; -2.085 ; Rise       ; state.IDLE_ST   ;
;  address[8]      ; state.IDLE_ST ; -2.096 ; -2.096 ; Rise       ; state.IDLE_ST   ;
;  address[9]      ; state.IDLE_ST ; -2.075 ; -2.075 ; Rise       ; state.IDLE_ST   ;
;  address[10]     ; state.IDLE_ST ; -1.942 ; -1.942 ; Rise       ; state.IDLE_ST   ;
;  address[11]     ; state.IDLE_ST ; -1.978 ; -1.978 ; Rise       ; state.IDLE_ST   ;
;  address[12]     ; state.IDLE_ST ; -2.072 ; -2.072 ; Rise       ; state.IDLE_ST   ;
;  address[13]     ; state.IDLE_ST ; -2.074 ; -2.074 ; Rise       ; state.IDLE_ST   ;
;  address[14]     ; state.IDLE_ST ; -1.920 ; -1.920 ; Rise       ; state.IDLE_ST   ;
;  address[15]     ; state.IDLE_ST ; -2.074 ; -2.074 ; Rise       ; state.IDLE_ST   ;
; dataToWrite[*]   ; state.IDLE_ST ; -1.802 ; -1.802 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[0]  ; state.IDLE_ST ; -1.874 ; -1.874 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[1]  ; state.IDLE_ST ; -1.909 ; -1.909 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[2]  ; state.IDLE_ST ; -1.845 ; -1.845 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[3]  ; state.IDLE_ST ; -1.881 ; -1.881 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[4]  ; state.IDLE_ST ; -1.847 ; -1.847 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[5]  ; state.IDLE_ST ; -1.860 ; -1.860 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[6]  ; state.IDLE_ST ; -1.869 ; -1.869 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[7]  ; state.IDLE_ST ; -1.853 ; -1.853 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[8]  ; state.IDLE_ST ; -1.854 ; -1.854 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[9]  ; state.IDLE_ST ; -1.898 ; -1.898 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[10] ; state.IDLE_ST ; -1.846 ; -1.846 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[11] ; state.IDLE_ST ; -1.872 ; -1.872 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[12] ; state.IDLE_ST ; -1.802 ; -1.802 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[13] ; state.IDLE_ST ; -1.862 ; -1.862 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[14] ; state.IDLE_ST ; -1.865 ; -1.865 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[15] ; state.IDLE_ST ; -1.874 ; -1.874 ; Fall       ; state.IDLE_ST   ;
; address[*]       ; state.RES_ST  ; 0.264  ; 0.264  ; Rise       ; state.RES_ST    ;
;  address[0]      ; state.RES_ST  ; 0.264  ; 0.264  ; Rise       ; state.RES_ST    ;
; byte_m           ; state.RES_ST  ; -1.658 ; -1.658 ; Rise       ; state.RES_ST    ;
; dataToWrite[*]   ; state.RES_ST  ; -1.336 ; -1.336 ; Rise       ; state.RES_ST    ;
;  dataToWrite[0]  ; state.RES_ST  ; -1.408 ; -1.408 ; Rise       ; state.RES_ST    ;
;  dataToWrite[1]  ; state.RES_ST  ; -1.443 ; -1.443 ; Rise       ; state.RES_ST    ;
;  dataToWrite[2]  ; state.RES_ST  ; -1.379 ; -1.379 ; Rise       ; state.RES_ST    ;
;  dataToWrite[3]  ; state.RES_ST  ; -1.415 ; -1.415 ; Rise       ; state.RES_ST    ;
;  dataToWrite[4]  ; state.RES_ST  ; -1.381 ; -1.381 ; Rise       ; state.RES_ST    ;
;  dataToWrite[5]  ; state.RES_ST  ; -1.394 ; -1.394 ; Rise       ; state.RES_ST    ;
;  dataToWrite[6]  ; state.RES_ST  ; -1.403 ; -1.403 ; Rise       ; state.RES_ST    ;
;  dataToWrite[7]  ; state.RES_ST  ; -1.387 ; -1.387 ; Rise       ; state.RES_ST    ;
;  dataToWrite[8]  ; state.RES_ST  ; -1.388 ; -1.388 ; Rise       ; state.RES_ST    ;
;  dataToWrite[9]  ; state.RES_ST  ; -1.432 ; -1.432 ; Rise       ; state.RES_ST    ;
;  dataToWrite[10] ; state.RES_ST  ; -1.380 ; -1.380 ; Rise       ; state.RES_ST    ;
;  dataToWrite[11] ; state.RES_ST  ; -1.406 ; -1.406 ; Rise       ; state.RES_ST    ;
;  dataToWrite[12] ; state.RES_ST  ; -1.336 ; -1.336 ; Rise       ; state.RES_ST    ;
;  dataToWrite[13] ; state.RES_ST  ; -1.396 ; -1.396 ; Rise       ; state.RES_ST    ;
;  dataToWrite[14] ; state.RES_ST  ; -1.399 ; -1.399 ; Rise       ; state.RES_ST    ;
;  dataToWrite[15] ; state.RES_ST  ; -1.408 ; -1.408 ; Rise       ; state.RES_ST    ;
; SRAM_DQ[*]       ; state.RES_ST  ; -1.887 ; -1.887 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[0]      ; state.RES_ST  ; -2.857 ; -2.857 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[1]      ; state.RES_ST  ; -2.636 ; -2.636 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[2]      ; state.RES_ST  ; -2.426 ; -2.426 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[3]      ; state.RES_ST  ; -2.748 ; -2.748 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[4]      ; state.RES_ST  ; -2.436 ; -2.436 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[5]      ; state.RES_ST  ; -2.661 ; -2.661 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[6]      ; state.RES_ST  ; -2.837 ; -2.837 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[7]      ; state.RES_ST  ; -2.564 ; -2.564 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[8]      ; state.RES_ST  ; -2.394 ; -2.394 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[9]      ; state.RES_ST  ; -2.563 ; -2.563 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[10]     ; state.RES_ST  ; -2.524 ; -2.524 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[11]     ; state.RES_ST  ; -2.305 ; -2.305 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[12]     ; state.RES_ST  ; -2.546 ; -2.546 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[13]     ; state.RES_ST  ; -2.258 ; -2.258 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[14]     ; state.RES_ST  ; -2.564 ; -2.564 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[15]     ; state.RES_ST  ; -1.887 ; -1.887 ; Fall       ; state.RES_ST    ;
; address[*]       ; state.RES_ST  ; -0.213 ; -0.213 ; Fall       ; state.RES_ST    ;
;  address[0]      ; state.RES_ST  ; -0.213 ; -0.213 ; Fall       ; state.RES_ST    ;
; byte_m           ; state.RES_ST  ; -2.701 ; -2.701 ; Fall       ; state.RES_ST    ;
+------------------+---------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------------+---------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+---------------+-------+-------+------------+-----------------+
; SRAM_ADDR[*]    ; state.IDLE_ST ; 3.263 ; 3.263 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[0]   ; state.IDLE_ST ; 3.146 ; 3.146 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[1]   ; state.IDLE_ST ; 3.001 ; 3.001 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[2]   ; state.IDLE_ST ; 3.013 ; 3.013 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[3]   ; state.IDLE_ST ; 3.127 ; 3.127 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[4]   ; state.IDLE_ST ; 3.177 ; 3.177 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[5]   ; state.IDLE_ST ; 3.263 ; 3.263 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[6]   ; state.IDLE_ST ; 3.147 ; 3.147 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[7]   ; state.IDLE_ST ; 3.192 ; 3.192 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[8]   ; state.IDLE_ST ; 3.204 ; 3.204 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[9]   ; state.IDLE_ST ; 3.181 ; 3.181 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[10]  ; state.IDLE_ST ; 3.112 ; 3.112 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[11]  ; state.IDLE_ST ; 3.009 ; 3.009 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[12]  ; state.IDLE_ST ; 3.261 ; 3.261 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[13]  ; state.IDLE_ST ; 3.178 ; 3.178 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[14]  ; state.IDLE_ST ; 2.976 ; 2.976 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[15]  ; state.IDLE_ST ; 3.127 ; 3.127 ; Rise       ; state.IDLE_ST   ;
; SRAM_DQ[*]      ; state.IDLE_ST ; 3.507 ; 3.507 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[0]     ; state.IDLE_ST ; 3.362 ; 3.362 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[1]     ; state.IDLE_ST ; 3.405 ; 3.405 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[2]     ; state.IDLE_ST ; 3.507 ; 3.507 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[3]     ; state.IDLE_ST ; 3.387 ; 3.387 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[4]     ; state.IDLE_ST ; 3.473 ; 3.473 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[5]     ; state.IDLE_ST ; 3.336 ; 3.336 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[6]     ; state.IDLE_ST ; 3.352 ; 3.352 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[7]     ; state.IDLE_ST ; 3.365 ; 3.365 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[8]     ; state.IDLE_ST ; 3.478 ; 3.478 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[9]     ; state.IDLE_ST ; 3.405 ; 3.405 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[10]    ; state.IDLE_ST ; 3.387 ; 3.387 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[11]    ; state.IDLE_ST ; 3.358 ; 3.358 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[12]    ; state.IDLE_ST ; 3.382 ; 3.382 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[13]    ; state.IDLE_ST ; 3.398 ; 3.398 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[14]    ; state.IDLE_ST ; 3.499 ; 3.499 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[15]    ; state.IDLE_ST ; 3.361 ; 3.361 ; Fall       ; state.IDLE_ST   ;
; SRAM_CE_N       ; state.RES_ST  ; 3.928 ; 3.928 ; Rise       ; state.RES_ST    ;
; SRAM_DQ[*]      ; state.RES_ST  ; 3.973 ; 3.973 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[0]     ; state.RES_ST  ; 3.828 ; 3.828 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[1]     ; state.RES_ST  ; 3.871 ; 3.871 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[2]     ; state.RES_ST  ; 3.973 ; 3.973 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[3]     ; state.RES_ST  ; 3.853 ; 3.853 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[4]     ; state.RES_ST  ; 3.939 ; 3.939 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[5]     ; state.RES_ST  ; 3.802 ; 3.802 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[6]     ; state.RES_ST  ; 3.818 ; 3.818 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[7]     ; state.RES_ST  ; 3.831 ; 3.831 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[8]     ; state.RES_ST  ; 3.944 ; 3.944 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[9]     ; state.RES_ST  ; 3.871 ; 3.871 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[10]    ; state.RES_ST  ; 3.853 ; 3.853 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[11]    ; state.RES_ST  ; 3.824 ; 3.824 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[12]    ; state.RES_ST  ; 3.848 ; 3.848 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[13]    ; state.RES_ST  ; 3.864 ; 3.864 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[14]    ; state.RES_ST  ; 3.965 ; 3.965 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[15]    ; state.RES_ST  ; 3.827 ; 3.827 ; Rise       ; state.RES_ST    ;
; SRAM_LB_N       ; state.RES_ST  ; 3.932 ; 3.932 ; Rise       ; state.RES_ST    ;
; SRAM_OE_N       ; state.RES_ST  ; 3.898 ; 3.898 ; Rise       ; state.RES_ST    ;
; SRAM_UB_N       ; state.RES_ST  ; 3.891 ; 3.891 ; Rise       ; state.RES_ST    ;
; dataReaded[*]   ; state.RES_ST  ; 3.558 ; 3.558 ; Fall       ; state.RES_ST    ;
;  dataReaded[0]  ; state.RES_ST  ; 3.353 ; 3.353 ; Fall       ; state.RES_ST    ;
;  dataReaded[1]  ; state.RES_ST  ; 3.499 ; 3.499 ; Fall       ; state.RES_ST    ;
;  dataReaded[2]  ; state.RES_ST  ; 3.508 ; 3.508 ; Fall       ; state.RES_ST    ;
;  dataReaded[3]  ; state.RES_ST  ; 3.376 ; 3.376 ; Fall       ; state.RES_ST    ;
;  dataReaded[4]  ; state.RES_ST  ; 3.370 ; 3.370 ; Fall       ; state.RES_ST    ;
;  dataReaded[5]  ; state.RES_ST  ; 3.363 ; 3.363 ; Fall       ; state.RES_ST    ;
;  dataReaded[6]  ; state.RES_ST  ; 3.373 ; 3.373 ; Fall       ; state.RES_ST    ;
;  dataReaded[7]  ; state.RES_ST  ; 3.361 ; 3.361 ; Fall       ; state.RES_ST    ;
;  dataReaded[8]  ; state.RES_ST  ; 3.558 ; 3.558 ; Fall       ; state.RES_ST    ;
;  dataReaded[9]  ; state.RES_ST  ; 3.387 ; 3.387 ; Fall       ; state.RES_ST    ;
;  dataReaded[10] ; state.RES_ST  ; 3.337 ; 3.337 ; Fall       ; state.RES_ST    ;
;  dataReaded[11] ; state.RES_ST  ; 3.411 ; 3.411 ; Fall       ; state.RES_ST    ;
;  dataReaded[12] ; state.RES_ST  ; 3.357 ; 3.357 ; Fall       ; state.RES_ST    ;
;  dataReaded[13] ; state.RES_ST  ; 3.384 ; 3.384 ; Fall       ; state.RES_ST    ;
;  dataReaded[14] ; state.RES_ST  ; 3.337 ; 3.337 ; Fall       ; state.RES_ST    ;
;  dataReaded[15] ; state.RES_ST  ; 3.348 ; 3.348 ; Fall       ; state.RES_ST    ;
+-----------------+---------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------------+---------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+---------------+-------+-------+------------+-----------------+
; SRAM_ADDR[*]    ; state.IDLE_ST ; 2.976 ; 2.976 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[0]   ; state.IDLE_ST ; 3.146 ; 3.146 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[1]   ; state.IDLE_ST ; 3.001 ; 3.001 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[2]   ; state.IDLE_ST ; 3.013 ; 3.013 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[3]   ; state.IDLE_ST ; 3.127 ; 3.127 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[4]   ; state.IDLE_ST ; 3.177 ; 3.177 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[5]   ; state.IDLE_ST ; 3.263 ; 3.263 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[6]   ; state.IDLE_ST ; 3.147 ; 3.147 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[7]   ; state.IDLE_ST ; 3.192 ; 3.192 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[8]   ; state.IDLE_ST ; 3.204 ; 3.204 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[9]   ; state.IDLE_ST ; 3.181 ; 3.181 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[10]  ; state.IDLE_ST ; 3.112 ; 3.112 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[11]  ; state.IDLE_ST ; 3.009 ; 3.009 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[12]  ; state.IDLE_ST ; 3.261 ; 3.261 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[13]  ; state.IDLE_ST ; 3.178 ; 3.178 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[14]  ; state.IDLE_ST ; 2.976 ; 2.976 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[15]  ; state.IDLE_ST ; 3.127 ; 3.127 ; Rise       ; state.IDLE_ST   ;
; SRAM_DQ[*]      ; state.IDLE_ST ; 3.336 ; 3.336 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[0]     ; state.IDLE_ST ; 3.362 ; 3.362 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[1]     ; state.IDLE_ST ; 3.405 ; 3.405 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[2]     ; state.IDLE_ST ; 3.507 ; 3.507 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[3]     ; state.IDLE_ST ; 3.387 ; 3.387 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[4]     ; state.IDLE_ST ; 3.473 ; 3.473 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[5]     ; state.IDLE_ST ; 3.336 ; 3.336 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[6]     ; state.IDLE_ST ; 3.352 ; 3.352 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[7]     ; state.IDLE_ST ; 3.365 ; 3.365 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[8]     ; state.IDLE_ST ; 3.478 ; 3.478 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[9]     ; state.IDLE_ST ; 3.405 ; 3.405 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[10]    ; state.IDLE_ST ; 3.387 ; 3.387 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[11]    ; state.IDLE_ST ; 3.358 ; 3.358 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[12]    ; state.IDLE_ST ; 3.382 ; 3.382 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[13]    ; state.IDLE_ST ; 3.398 ; 3.398 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[14]    ; state.IDLE_ST ; 3.499 ; 3.499 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[15]    ; state.IDLE_ST ; 3.361 ; 3.361 ; Fall       ; state.IDLE_ST   ;
; SRAM_CE_N       ; state.RES_ST  ; 3.928 ; 3.928 ; Rise       ; state.RES_ST    ;
; SRAM_DQ[*]      ; state.RES_ST  ; 3.802 ; 3.802 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[0]     ; state.RES_ST  ; 3.828 ; 3.828 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[1]     ; state.RES_ST  ; 3.871 ; 3.871 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[2]     ; state.RES_ST  ; 3.973 ; 3.973 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[3]     ; state.RES_ST  ; 3.853 ; 3.853 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[4]     ; state.RES_ST  ; 3.939 ; 3.939 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[5]     ; state.RES_ST  ; 3.802 ; 3.802 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[6]     ; state.RES_ST  ; 3.818 ; 3.818 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[7]     ; state.RES_ST  ; 3.831 ; 3.831 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[8]     ; state.RES_ST  ; 3.944 ; 3.944 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[9]     ; state.RES_ST  ; 3.871 ; 3.871 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[10]    ; state.RES_ST  ; 3.853 ; 3.853 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[11]    ; state.RES_ST  ; 3.824 ; 3.824 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[12]    ; state.RES_ST  ; 3.848 ; 3.848 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[13]    ; state.RES_ST  ; 3.864 ; 3.864 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[14]    ; state.RES_ST  ; 3.965 ; 3.965 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[15]    ; state.RES_ST  ; 3.827 ; 3.827 ; Rise       ; state.RES_ST    ;
; SRAM_LB_N       ; state.RES_ST  ; 3.932 ; 3.932 ; Rise       ; state.RES_ST    ;
; SRAM_OE_N       ; state.RES_ST  ; 3.898 ; 3.898 ; Rise       ; state.RES_ST    ;
; SRAM_UB_N       ; state.RES_ST  ; 3.891 ; 3.891 ; Rise       ; state.RES_ST    ;
; dataReaded[*]   ; state.RES_ST  ; 3.337 ; 3.337 ; Fall       ; state.RES_ST    ;
;  dataReaded[0]  ; state.RES_ST  ; 3.353 ; 3.353 ; Fall       ; state.RES_ST    ;
;  dataReaded[1]  ; state.RES_ST  ; 3.499 ; 3.499 ; Fall       ; state.RES_ST    ;
;  dataReaded[2]  ; state.RES_ST  ; 3.508 ; 3.508 ; Fall       ; state.RES_ST    ;
;  dataReaded[3]  ; state.RES_ST  ; 3.376 ; 3.376 ; Fall       ; state.RES_ST    ;
;  dataReaded[4]  ; state.RES_ST  ; 3.370 ; 3.370 ; Fall       ; state.RES_ST    ;
;  dataReaded[5]  ; state.RES_ST  ; 3.363 ; 3.363 ; Fall       ; state.RES_ST    ;
;  dataReaded[6]  ; state.RES_ST  ; 3.373 ; 3.373 ; Fall       ; state.RES_ST    ;
;  dataReaded[7]  ; state.RES_ST  ; 3.361 ; 3.361 ; Fall       ; state.RES_ST    ;
;  dataReaded[8]  ; state.RES_ST  ; 3.558 ; 3.558 ; Fall       ; state.RES_ST    ;
;  dataReaded[9]  ; state.RES_ST  ; 3.387 ; 3.387 ; Fall       ; state.RES_ST    ;
;  dataReaded[10] ; state.RES_ST  ; 3.337 ; 3.337 ; Fall       ; state.RES_ST    ;
;  dataReaded[11] ; state.RES_ST  ; 3.411 ; 3.411 ; Fall       ; state.RES_ST    ;
;  dataReaded[12] ; state.RES_ST  ; 3.357 ; 3.357 ; Fall       ; state.RES_ST    ;
;  dataReaded[13] ; state.RES_ST  ; 3.384 ; 3.384 ; Fall       ; state.RES_ST    ;
;  dataReaded[14] ; state.RES_ST  ; 3.337 ; 3.337 ; Fall       ; state.RES_ST    ;
;  dataReaded[15] ; state.RES_ST  ; 3.348 ; 3.348 ; Fall       ; state.RES_ST    ;
+-----------------+---------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+--------------+---------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port    ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+---------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; state.IDLE_ST ; 4.313 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[0]  ; state.IDLE_ST ; 4.572 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[1]  ; state.IDLE_ST ; 4.378 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[2]  ; state.IDLE_ST ; 4.584 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[3]  ; state.IDLE_ST ; 4.388 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[4]  ; state.IDLE_ST ; 4.544 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[5]  ; state.IDLE_ST ; 4.313 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[6]  ; state.IDLE_ST ; 4.317 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[7]  ; state.IDLE_ST ; 4.340 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[8]  ; state.IDLE_ST ; 4.554 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[9]  ; state.IDLE_ST ; 4.378 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[10] ; state.IDLE_ST ; 4.353 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[11] ; state.IDLE_ST ; 4.330 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[12] ; state.IDLE_ST ; 4.388 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[13] ; state.IDLE_ST ; 4.620 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[14] ; state.IDLE_ST ; 4.640 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[15] ; state.IDLE_ST ; 4.572 ;      ; Fall       ; state.IDLE_ST   ;
; SRAM_DQ[*]   ; state.RES_ST  ; 4.779 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[0]  ; state.RES_ST  ; 5.038 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[1]  ; state.RES_ST  ; 4.844 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[2]  ; state.RES_ST  ; 5.050 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[3]  ; state.RES_ST  ; 4.854 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[4]  ; state.RES_ST  ; 5.010 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[5]  ; state.RES_ST  ; 4.779 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[6]  ; state.RES_ST  ; 4.783 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[7]  ; state.RES_ST  ; 4.806 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[8]  ; state.RES_ST  ; 5.020 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[9]  ; state.RES_ST  ; 4.844 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[10] ; state.RES_ST  ; 4.819 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[11] ; state.RES_ST  ; 4.796 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[12] ; state.RES_ST  ; 4.854 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[13] ; state.RES_ST  ; 5.086 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[14] ; state.RES_ST  ; 5.106 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[15] ; state.RES_ST  ; 5.038 ;      ; Rise       ; state.RES_ST    ;
+--------------+---------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                ;
+--------------+---------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port    ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+---------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; state.IDLE_ST ; 4.313 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[0]  ; state.IDLE_ST ; 4.572 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[1]  ; state.IDLE_ST ; 4.378 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[2]  ; state.IDLE_ST ; 4.584 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[3]  ; state.IDLE_ST ; 4.388 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[4]  ; state.IDLE_ST ; 4.544 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[5]  ; state.IDLE_ST ; 4.313 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[6]  ; state.IDLE_ST ; 4.317 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[7]  ; state.IDLE_ST ; 4.340 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[8]  ; state.IDLE_ST ; 4.554 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[9]  ; state.IDLE_ST ; 4.378 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[10] ; state.IDLE_ST ; 4.353 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[11] ; state.IDLE_ST ; 4.330 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[12] ; state.IDLE_ST ; 4.388 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[13] ; state.IDLE_ST ; 4.620 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[14] ; state.IDLE_ST ; 4.640 ;      ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[15] ; state.IDLE_ST ; 4.572 ;      ; Fall       ; state.IDLE_ST   ;
; SRAM_DQ[*]   ; state.RES_ST  ; 4.779 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[0]  ; state.RES_ST  ; 5.038 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[1]  ; state.RES_ST  ; 4.844 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[2]  ; state.RES_ST  ; 5.050 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[3]  ; state.RES_ST  ; 4.854 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[4]  ; state.RES_ST  ; 5.010 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[5]  ; state.RES_ST  ; 4.779 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[6]  ; state.RES_ST  ; 4.783 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[7]  ; state.RES_ST  ; 4.806 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[8]  ; state.RES_ST  ; 5.020 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[9]  ; state.RES_ST  ; 4.844 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[10] ; state.RES_ST  ; 4.819 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[11] ; state.RES_ST  ; 4.796 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[12] ; state.RES_ST  ; 4.854 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[13] ; state.RES_ST  ; 5.086 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[14] ; state.RES_ST  ; 5.106 ;      ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[15] ; state.RES_ST  ; 5.038 ;      ; Rise       ; state.RES_ST    ;
+--------------+---------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+--------------+---------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+---------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; state.IDLE_ST ; 4.313     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[0]  ; state.IDLE_ST ; 4.572     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[1]  ; state.IDLE_ST ; 4.378     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[2]  ; state.IDLE_ST ; 4.584     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[3]  ; state.IDLE_ST ; 4.388     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[4]  ; state.IDLE_ST ; 4.544     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[5]  ; state.IDLE_ST ; 4.313     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[6]  ; state.IDLE_ST ; 4.317     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[7]  ; state.IDLE_ST ; 4.340     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[8]  ; state.IDLE_ST ; 4.554     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[9]  ; state.IDLE_ST ; 4.378     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[10] ; state.IDLE_ST ; 4.353     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[11] ; state.IDLE_ST ; 4.330     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[12] ; state.IDLE_ST ; 4.388     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[13] ; state.IDLE_ST ; 4.620     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[14] ; state.IDLE_ST ; 4.640     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[15] ; state.IDLE_ST ; 4.572     ;           ; Fall       ; state.IDLE_ST   ;
; SRAM_DQ[*]   ; state.RES_ST  ; 4.779     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[0]  ; state.RES_ST  ; 5.038     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[1]  ; state.RES_ST  ; 4.844     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[2]  ; state.RES_ST  ; 5.050     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[3]  ; state.RES_ST  ; 4.854     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[4]  ; state.RES_ST  ; 5.010     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[5]  ; state.RES_ST  ; 4.779     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[6]  ; state.RES_ST  ; 4.783     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[7]  ; state.RES_ST  ; 4.806     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[8]  ; state.RES_ST  ; 5.020     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[9]  ; state.RES_ST  ; 4.844     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[10] ; state.RES_ST  ; 4.819     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[11] ; state.RES_ST  ; 4.796     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[12] ; state.RES_ST  ; 4.854     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[13] ; state.RES_ST  ; 5.086     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[14] ; state.RES_ST  ; 5.106     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[15] ; state.RES_ST  ; 5.038     ;           ; Rise       ; state.RES_ST    ;
+--------------+---------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+--------------+---------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+---------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; state.IDLE_ST ; 4.313     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[0]  ; state.IDLE_ST ; 4.572     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[1]  ; state.IDLE_ST ; 4.378     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[2]  ; state.IDLE_ST ; 4.584     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[3]  ; state.IDLE_ST ; 4.388     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[4]  ; state.IDLE_ST ; 4.544     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[5]  ; state.IDLE_ST ; 4.313     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[6]  ; state.IDLE_ST ; 4.317     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[7]  ; state.IDLE_ST ; 4.340     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[8]  ; state.IDLE_ST ; 4.554     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[9]  ; state.IDLE_ST ; 4.378     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[10] ; state.IDLE_ST ; 4.353     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[11] ; state.IDLE_ST ; 4.330     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[12] ; state.IDLE_ST ; 4.388     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[13] ; state.IDLE_ST ; 4.620     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[14] ; state.IDLE_ST ; 4.640     ;           ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[15] ; state.IDLE_ST ; 4.572     ;           ; Fall       ; state.IDLE_ST   ;
; SRAM_DQ[*]   ; state.RES_ST  ; 4.779     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[0]  ; state.RES_ST  ; 5.038     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[1]  ; state.RES_ST  ; 4.844     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[2]  ; state.RES_ST  ; 5.050     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[3]  ; state.RES_ST  ; 4.854     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[4]  ; state.RES_ST  ; 5.010     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[5]  ; state.RES_ST  ; 4.779     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[6]  ; state.RES_ST  ; 4.783     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[7]  ; state.RES_ST  ; 4.806     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[8]  ; state.RES_ST  ; 5.020     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[9]  ; state.RES_ST  ; 4.844     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[10] ; state.RES_ST  ; 4.819     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[11] ; state.RES_ST  ; 4.796     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[12] ; state.RES_ST  ; 4.854     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[13] ; state.RES_ST  ; 5.086     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[14] ; state.RES_ST  ; 5.106     ;           ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[15] ; state.RES_ST  ; 5.038     ;           ; Rise       ; state.RES_ST    ;
+--------------+---------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+--------+--------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+--------+----------+---------+---------------------+
; Worst-case Slack ; -1.450 ; -2.500 ; N/A      ; N/A     ; -1.631              ;
;  clk             ; 1.001  ; -2.500 ; N/A      ; N/A     ; -1.631              ;
;  state.IDLE_ST   ; -1.450 ; 1.034  ; N/A      ; N/A     ; 0.500               ;
;  state.RES_ST    ; -0.183 ; -0.474 ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS  ; -1.809 ; -9.606 ; 0.0      ; 0.0     ; -6.519              ;
;  clk             ; 0.000  ; -8.682 ; N/A      ; N/A     ; -6.519              ;
;  state.IDLE_ST   ; -1.450 ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  state.RES_ST    ; -0.359 ; -0.924 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+------------------+---------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+---------------+-------+-------+------------+-----------------+
; WR               ; clk           ; 4.415 ; 4.415 ; Rise       ; clk             ;
; address[*]       ; state.IDLE_ST ; 5.132 ; 5.132 ; Rise       ; state.IDLE_ST   ;
;  address[0]      ; state.IDLE_ST ; 2.457 ; 2.457 ; Rise       ; state.IDLE_ST   ;
;  address[1]      ; state.IDLE_ST ; 0.853 ; 0.853 ; Rise       ; state.IDLE_ST   ;
;  address[2]      ; state.IDLE_ST ; 4.748 ; 4.748 ; Rise       ; state.IDLE_ST   ;
;  address[3]      ; state.IDLE_ST ; 4.674 ; 4.674 ; Rise       ; state.IDLE_ST   ;
;  address[4]      ; state.IDLE_ST ; 5.127 ; 5.127 ; Rise       ; state.IDLE_ST   ;
;  address[5]      ; state.IDLE_ST ; 5.132 ; 5.132 ; Rise       ; state.IDLE_ST   ;
;  address[6]      ; state.IDLE_ST ; 5.094 ; 5.094 ; Rise       ; state.IDLE_ST   ;
;  address[7]      ; state.IDLE_ST ; 5.130 ; 5.130 ; Rise       ; state.IDLE_ST   ;
;  address[8]      ; state.IDLE_ST ; 5.109 ; 5.109 ; Rise       ; state.IDLE_ST   ;
;  address[9]      ; state.IDLE_ST ; 5.088 ; 5.088 ; Rise       ; state.IDLE_ST   ;
;  address[10]     ; state.IDLE_ST ; 4.730 ; 4.730 ; Rise       ; state.IDLE_ST   ;
;  address[11]     ; state.IDLE_ST ; 4.773 ; 4.773 ; Rise       ; state.IDLE_ST   ;
;  address[12]     ; state.IDLE_ST ; 5.112 ; 5.112 ; Rise       ; state.IDLE_ST   ;
;  address[13]     ; state.IDLE_ST ; 5.087 ; 5.087 ; Rise       ; state.IDLE_ST   ;
;  address[14]     ; state.IDLE_ST ; 4.661 ; 4.661 ; Rise       ; state.IDLE_ST   ;
;  address[15]     ; state.IDLE_ST ; 5.061 ; 5.061 ; Rise       ; state.IDLE_ST   ;
; dataToWrite[*]   ; state.IDLE_ST ; 4.843 ; 4.843 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[0]  ; state.IDLE_ST ; 4.628 ; 4.628 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[1]  ; state.IDLE_ST ; 4.666 ; 4.666 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[2]  ; state.IDLE_ST ; 4.590 ; 4.590 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[3]  ; state.IDLE_ST ; 4.632 ; 4.632 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[4]  ; state.IDLE_ST ; 4.551 ; 4.551 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[5]  ; state.IDLE_ST ; 4.618 ; 4.618 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[6]  ; state.IDLE_ST ; 4.587 ; 4.587 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[7]  ; state.IDLE_ST ; 4.609 ; 4.609 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[8]  ; state.IDLE_ST ; 4.565 ; 4.565 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[9]  ; state.IDLE_ST ; 4.660 ; 4.660 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[10] ; state.IDLE_ST ; 4.602 ; 4.602 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[11] ; state.IDLE_ST ; 4.587 ; 4.587 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[12] ; state.IDLE_ST ; 4.614 ; 4.614 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[13] ; state.IDLE_ST ; 4.843 ; 4.843 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[14] ; state.IDLE_ST ; 4.583 ; 4.583 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[15] ; state.IDLE_ST ; 4.634 ; 4.634 ; Fall       ; state.IDLE_ST   ;
; address[*]       ; state.RES_ST  ; 1.430 ; 1.430 ; Rise       ; state.RES_ST    ;
;  address[0]      ; state.RES_ST  ; 1.430 ; 1.430 ; Rise       ; state.RES_ST    ;
; byte_m           ; state.RES_ST  ; 4.393 ; 4.393 ; Rise       ; state.RES_ST    ;
; dataToWrite[*]   ; state.RES_ST  ; 3.576 ; 3.576 ; Rise       ; state.RES_ST    ;
;  dataToWrite[0]  ; state.RES_ST  ; 3.361 ; 3.361 ; Rise       ; state.RES_ST    ;
;  dataToWrite[1]  ; state.RES_ST  ; 3.399 ; 3.399 ; Rise       ; state.RES_ST    ;
;  dataToWrite[2]  ; state.RES_ST  ; 3.323 ; 3.323 ; Rise       ; state.RES_ST    ;
;  dataToWrite[3]  ; state.RES_ST  ; 3.365 ; 3.365 ; Rise       ; state.RES_ST    ;
;  dataToWrite[4]  ; state.RES_ST  ; 3.284 ; 3.284 ; Rise       ; state.RES_ST    ;
;  dataToWrite[5]  ; state.RES_ST  ; 3.351 ; 3.351 ; Rise       ; state.RES_ST    ;
;  dataToWrite[6]  ; state.RES_ST  ; 3.320 ; 3.320 ; Rise       ; state.RES_ST    ;
;  dataToWrite[7]  ; state.RES_ST  ; 3.342 ; 3.342 ; Rise       ; state.RES_ST    ;
;  dataToWrite[8]  ; state.RES_ST  ; 3.298 ; 3.298 ; Rise       ; state.RES_ST    ;
;  dataToWrite[9]  ; state.RES_ST  ; 3.393 ; 3.393 ; Rise       ; state.RES_ST    ;
;  dataToWrite[10] ; state.RES_ST  ; 3.335 ; 3.335 ; Rise       ; state.RES_ST    ;
;  dataToWrite[11] ; state.RES_ST  ; 3.320 ; 3.320 ; Rise       ; state.RES_ST    ;
;  dataToWrite[12] ; state.RES_ST  ; 3.347 ; 3.347 ; Rise       ; state.RES_ST    ;
;  dataToWrite[13] ; state.RES_ST  ; 3.576 ; 3.576 ; Rise       ; state.RES_ST    ;
;  dataToWrite[14] ; state.RES_ST  ; 3.316 ; 3.316 ; Rise       ; state.RES_ST    ;
;  dataToWrite[15] ; state.RES_ST  ; 3.367 ; 3.367 ; Rise       ; state.RES_ST    ;
; SRAM_DQ[*]       ; state.RES_ST  ; 7.030 ; 7.030 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[0]      ; state.RES_ST  ; 7.030 ; 7.030 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[1]      ; state.RES_ST  ; 6.481 ; 6.481 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[2]      ; state.RES_ST  ; 6.136 ; 6.136 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[3]      ; state.RES_ST  ; 6.835 ; 6.835 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[4]      ; state.RES_ST  ; 6.245 ; 6.245 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[5]      ; state.RES_ST  ; 6.729 ; 6.729 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[6]      ; state.RES_ST  ; 6.975 ; 6.975 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[7]      ; state.RES_ST  ; 6.527 ; 6.527 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[8]      ; state.RES_ST  ; 6.579 ; 6.579 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[9]      ; state.RES_ST  ; 6.550 ; 6.550 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[10]     ; state.RES_ST  ; 6.607 ; 6.607 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[11]     ; state.RES_ST  ; 5.995 ; 5.995 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[12]     ; state.RES_ST  ; 6.557 ; 6.557 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[13]     ; state.RES_ST  ; 6.318 ; 6.318 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[14]     ; state.RES_ST  ; 6.529 ; 6.529 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[15]     ; state.RES_ST  ; 6.876 ; 6.876 ; Fall       ; state.RES_ST    ;
; address[*]       ; state.RES_ST  ; 2.745 ; 2.745 ; Fall       ; state.RES_ST    ;
;  address[0]      ; state.RES_ST  ; 2.745 ; 2.745 ; Fall       ; state.RES_ST    ;
; byte_m           ; state.RES_ST  ; 7.312 ; 7.312 ; Fall       ; state.RES_ST    ;
+------------------+---------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+------------------+---------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+---------------+--------+--------+------------+-----------------+
; WR               ; clk           ; -1.523 ; -1.523 ; Rise       ; clk             ;
; address[*]       ; state.IDLE_ST ; 0.355  ; 0.355  ; Rise       ; state.IDLE_ST   ;
;  address[0]      ; state.IDLE_ST ; -0.334 ; -0.334 ; Rise       ; state.IDLE_ST   ;
;  address[1]      ; state.IDLE_ST ; 0.355  ; 0.355  ; Rise       ; state.IDLE_ST   ;
;  address[2]      ; state.IDLE_ST ; -1.957 ; -1.957 ; Rise       ; state.IDLE_ST   ;
;  address[3]      ; state.IDLE_ST ; -1.935 ; -1.935 ; Rise       ; state.IDLE_ST   ;
;  address[4]      ; state.IDLE_ST ; -2.077 ; -2.077 ; Rise       ; state.IDLE_ST   ;
;  address[5]      ; state.IDLE_ST ; -2.084 ; -2.084 ; Rise       ; state.IDLE_ST   ;
;  address[6]      ; state.IDLE_ST ; -2.088 ; -2.088 ; Rise       ; state.IDLE_ST   ;
;  address[7]      ; state.IDLE_ST ; -2.085 ; -2.085 ; Rise       ; state.IDLE_ST   ;
;  address[8]      ; state.IDLE_ST ; -2.096 ; -2.096 ; Rise       ; state.IDLE_ST   ;
;  address[9]      ; state.IDLE_ST ; -2.075 ; -2.075 ; Rise       ; state.IDLE_ST   ;
;  address[10]     ; state.IDLE_ST ; -1.942 ; -1.942 ; Rise       ; state.IDLE_ST   ;
;  address[11]     ; state.IDLE_ST ; -1.978 ; -1.978 ; Rise       ; state.IDLE_ST   ;
;  address[12]     ; state.IDLE_ST ; -2.072 ; -2.072 ; Rise       ; state.IDLE_ST   ;
;  address[13]     ; state.IDLE_ST ; -2.074 ; -2.074 ; Rise       ; state.IDLE_ST   ;
;  address[14]     ; state.IDLE_ST ; -1.920 ; -1.920 ; Rise       ; state.IDLE_ST   ;
;  address[15]     ; state.IDLE_ST ; -2.074 ; -2.074 ; Rise       ; state.IDLE_ST   ;
; dataToWrite[*]   ; state.IDLE_ST ; -1.802 ; -1.802 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[0]  ; state.IDLE_ST ; -1.874 ; -1.874 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[1]  ; state.IDLE_ST ; -1.909 ; -1.909 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[2]  ; state.IDLE_ST ; -1.845 ; -1.845 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[3]  ; state.IDLE_ST ; -1.881 ; -1.881 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[4]  ; state.IDLE_ST ; -1.847 ; -1.847 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[5]  ; state.IDLE_ST ; -1.860 ; -1.860 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[6]  ; state.IDLE_ST ; -1.869 ; -1.869 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[7]  ; state.IDLE_ST ; -1.853 ; -1.853 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[8]  ; state.IDLE_ST ; -1.854 ; -1.854 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[9]  ; state.IDLE_ST ; -1.898 ; -1.898 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[10] ; state.IDLE_ST ; -1.846 ; -1.846 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[11] ; state.IDLE_ST ; -1.872 ; -1.872 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[12] ; state.IDLE_ST ; -1.802 ; -1.802 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[13] ; state.IDLE_ST ; -1.862 ; -1.862 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[14] ; state.IDLE_ST ; -1.865 ; -1.865 ; Fall       ; state.IDLE_ST   ;
;  dataToWrite[15] ; state.IDLE_ST ; -1.874 ; -1.874 ; Fall       ; state.IDLE_ST   ;
; address[*]       ; state.RES_ST  ; 0.264  ; 0.264  ; Rise       ; state.RES_ST    ;
;  address[0]      ; state.RES_ST  ; 0.264  ; 0.264  ; Rise       ; state.RES_ST    ;
; byte_m           ; state.RES_ST  ; -1.658 ; -1.658 ; Rise       ; state.RES_ST    ;
; dataToWrite[*]   ; state.RES_ST  ; -1.336 ; -1.336 ; Rise       ; state.RES_ST    ;
;  dataToWrite[0]  ; state.RES_ST  ; -1.408 ; -1.408 ; Rise       ; state.RES_ST    ;
;  dataToWrite[1]  ; state.RES_ST  ; -1.443 ; -1.443 ; Rise       ; state.RES_ST    ;
;  dataToWrite[2]  ; state.RES_ST  ; -1.379 ; -1.379 ; Rise       ; state.RES_ST    ;
;  dataToWrite[3]  ; state.RES_ST  ; -1.415 ; -1.415 ; Rise       ; state.RES_ST    ;
;  dataToWrite[4]  ; state.RES_ST  ; -1.381 ; -1.381 ; Rise       ; state.RES_ST    ;
;  dataToWrite[5]  ; state.RES_ST  ; -1.394 ; -1.394 ; Rise       ; state.RES_ST    ;
;  dataToWrite[6]  ; state.RES_ST  ; -1.403 ; -1.403 ; Rise       ; state.RES_ST    ;
;  dataToWrite[7]  ; state.RES_ST  ; -1.387 ; -1.387 ; Rise       ; state.RES_ST    ;
;  dataToWrite[8]  ; state.RES_ST  ; -1.388 ; -1.388 ; Rise       ; state.RES_ST    ;
;  dataToWrite[9]  ; state.RES_ST  ; -1.432 ; -1.432 ; Rise       ; state.RES_ST    ;
;  dataToWrite[10] ; state.RES_ST  ; -1.380 ; -1.380 ; Rise       ; state.RES_ST    ;
;  dataToWrite[11] ; state.RES_ST  ; -1.406 ; -1.406 ; Rise       ; state.RES_ST    ;
;  dataToWrite[12] ; state.RES_ST  ; -1.336 ; -1.336 ; Rise       ; state.RES_ST    ;
;  dataToWrite[13] ; state.RES_ST  ; -1.396 ; -1.396 ; Rise       ; state.RES_ST    ;
;  dataToWrite[14] ; state.RES_ST  ; -1.399 ; -1.399 ; Rise       ; state.RES_ST    ;
;  dataToWrite[15] ; state.RES_ST  ; -1.408 ; -1.408 ; Rise       ; state.RES_ST    ;
; SRAM_DQ[*]       ; state.RES_ST  ; -1.887 ; -1.887 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[0]      ; state.RES_ST  ; -2.857 ; -2.857 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[1]      ; state.RES_ST  ; -2.636 ; -2.636 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[2]      ; state.RES_ST  ; -2.426 ; -2.426 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[3]      ; state.RES_ST  ; -2.748 ; -2.748 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[4]      ; state.RES_ST  ; -2.436 ; -2.436 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[5]      ; state.RES_ST  ; -2.661 ; -2.661 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[6]      ; state.RES_ST  ; -2.837 ; -2.837 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[7]      ; state.RES_ST  ; -2.564 ; -2.564 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[8]      ; state.RES_ST  ; -2.394 ; -2.394 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[9]      ; state.RES_ST  ; -2.563 ; -2.563 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[10]     ; state.RES_ST  ; -2.524 ; -2.524 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[11]     ; state.RES_ST  ; -2.305 ; -2.305 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[12]     ; state.RES_ST  ; -2.546 ; -2.546 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[13]     ; state.RES_ST  ; -2.258 ; -2.258 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[14]     ; state.RES_ST  ; -2.564 ; -2.564 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[15]     ; state.RES_ST  ; -1.887 ; -1.887 ; Fall       ; state.RES_ST    ;
; address[*]       ; state.RES_ST  ; -0.213 ; -0.213 ; Fall       ; state.RES_ST    ;
;  address[0]      ; state.RES_ST  ; -0.213 ; -0.213 ; Fall       ; state.RES_ST    ;
; byte_m           ; state.RES_ST  ; -2.701 ; -2.701 ; Fall       ; state.RES_ST    ;
+------------------+---------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------------+---------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+---------------+-------+-------+------------+-----------------+
; SRAM_ADDR[*]    ; state.IDLE_ST ; 6.161 ; 6.161 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[0]   ; state.IDLE_ST ; 5.997 ; 5.997 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[1]   ; state.IDLE_ST ; 5.636 ; 5.636 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[2]   ; state.IDLE_ST ; 5.640 ; 5.640 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[3]   ; state.IDLE_ST ; 5.808 ; 5.808 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[4]   ; state.IDLE_ST ; 5.963 ; 5.963 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[5]   ; state.IDLE_ST ; 6.161 ; 6.161 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[6]   ; state.IDLE_ST ; 6.005 ; 6.005 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[7]   ; state.IDLE_ST ; 5.978 ; 5.978 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[8]   ; state.IDLE_ST ; 6.003 ; 6.003 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[9]   ; state.IDLE_ST ; 5.967 ; 5.967 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[10]  ; state.IDLE_ST ; 5.776 ; 5.776 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[11]  ; state.IDLE_ST ; 5.636 ; 5.636 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[12]  ; state.IDLE_ST ; 6.158 ; 6.158 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[13]  ; state.IDLE_ST ; 5.978 ; 5.978 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[14]  ; state.IDLE_ST ; 5.594 ; 5.594 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[15]  ; state.IDLE_ST ; 5.979 ; 5.979 ; Rise       ; state.IDLE_ST   ;
; SRAM_DQ[*]      ; state.IDLE_ST ; 6.779 ; 6.779 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[0]     ; state.IDLE_ST ; 6.444 ; 6.444 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[1]     ; state.IDLE_ST ; 6.527 ; 6.527 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[2]     ; state.IDLE_ST ; 6.779 ; 6.779 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[3]     ; state.IDLE_ST ; 6.491 ; 6.491 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[4]     ; state.IDLE_ST ; 6.753 ; 6.753 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[5]     ; state.IDLE_ST ; 6.415 ; 6.415 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[6]     ; state.IDLE_ST ; 6.438 ; 6.438 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[7]     ; state.IDLE_ST ; 6.448 ; 6.448 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[8]     ; state.IDLE_ST ; 6.751 ; 6.751 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[9]     ; state.IDLE_ST ; 6.526 ; 6.526 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[10]    ; state.IDLE_ST ; 6.476 ; 6.476 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[11]    ; state.IDLE_ST ; 6.447 ; 6.447 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[12]    ; state.IDLE_ST ; 6.479 ; 6.479 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[13]    ; state.IDLE_ST ; 6.523 ; 6.523 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[14]    ; state.IDLE_ST ; 6.769 ; 6.769 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[15]    ; state.IDLE_ST ; 6.443 ; 6.443 ; Fall       ; state.IDLE_ST   ;
; SRAM_CE_N       ; state.RES_ST  ; 7.877 ; 7.877 ; Rise       ; state.RES_ST    ;
; SRAM_DQ[*]      ; state.RES_ST  ; 8.046 ; 8.046 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[0]     ; state.RES_ST  ; 7.711 ; 7.711 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[1]     ; state.RES_ST  ; 7.794 ; 7.794 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[2]     ; state.RES_ST  ; 8.046 ; 8.046 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[3]     ; state.RES_ST  ; 7.758 ; 7.758 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[4]     ; state.RES_ST  ; 8.020 ; 8.020 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[5]     ; state.RES_ST  ; 7.682 ; 7.682 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[6]     ; state.RES_ST  ; 7.705 ; 7.705 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[7]     ; state.RES_ST  ; 7.715 ; 7.715 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[8]     ; state.RES_ST  ; 8.018 ; 8.018 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[9]     ; state.RES_ST  ; 7.793 ; 7.793 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[10]    ; state.RES_ST  ; 7.743 ; 7.743 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[11]    ; state.RES_ST  ; 7.714 ; 7.714 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[12]    ; state.RES_ST  ; 7.746 ; 7.746 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[13]    ; state.RES_ST  ; 7.790 ; 7.790 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[14]    ; state.RES_ST  ; 8.036 ; 8.036 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[15]    ; state.RES_ST  ; 7.710 ; 7.710 ; Rise       ; state.RES_ST    ;
; SRAM_LB_N       ; state.RES_ST  ; 7.879 ; 7.879 ; Rise       ; state.RES_ST    ;
; SRAM_OE_N       ; state.RES_ST  ; 7.847 ; 7.847 ; Rise       ; state.RES_ST    ;
; SRAM_UB_N       ; state.RES_ST  ; 7.837 ; 7.837 ; Rise       ; state.RES_ST    ;
; dataReaded[*]   ; state.RES_ST  ; 7.008 ; 7.008 ; Fall       ; state.RES_ST    ;
;  dataReaded[0]  ; state.RES_ST  ; 6.456 ; 6.456 ; Fall       ; state.RES_ST    ;
;  dataReaded[1]  ; state.RES_ST  ; 6.879 ; 6.879 ; Fall       ; state.RES_ST    ;
;  dataReaded[2]  ; state.RES_ST  ; 6.886 ; 6.886 ; Fall       ; state.RES_ST    ;
;  dataReaded[3]  ; state.RES_ST  ; 6.492 ; 6.492 ; Fall       ; state.RES_ST    ;
;  dataReaded[4]  ; state.RES_ST  ; 6.489 ; 6.489 ; Fall       ; state.RES_ST    ;
;  dataReaded[5]  ; state.RES_ST  ; 6.474 ; 6.474 ; Fall       ; state.RES_ST    ;
;  dataReaded[6]  ; state.RES_ST  ; 6.473 ; 6.473 ; Fall       ; state.RES_ST    ;
;  dataReaded[7]  ; state.RES_ST  ; 6.464 ; 6.464 ; Fall       ; state.RES_ST    ;
;  dataReaded[8]  ; state.RES_ST  ; 7.008 ; 7.008 ; Fall       ; state.RES_ST    ;
;  dataReaded[9]  ; state.RES_ST  ; 6.500 ; 6.500 ; Fall       ; state.RES_ST    ;
;  dataReaded[10] ; state.RES_ST  ; 6.443 ; 6.443 ; Fall       ; state.RES_ST    ;
;  dataReaded[11] ; state.RES_ST  ; 6.623 ; 6.623 ; Fall       ; state.RES_ST    ;
;  dataReaded[12] ; state.RES_ST  ; 6.471 ; 6.471 ; Fall       ; state.RES_ST    ;
;  dataReaded[13] ; state.RES_ST  ; 6.526 ; 6.526 ; Fall       ; state.RES_ST    ;
;  dataReaded[14] ; state.RES_ST  ; 6.443 ; 6.443 ; Fall       ; state.RES_ST    ;
;  dataReaded[15] ; state.RES_ST  ; 6.443 ; 6.443 ; Fall       ; state.RES_ST    ;
+-----------------+---------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------------+---------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+---------------+-------+-------+------------+-----------------+
; SRAM_ADDR[*]    ; state.IDLE_ST ; 2.976 ; 2.976 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[0]   ; state.IDLE_ST ; 3.146 ; 3.146 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[1]   ; state.IDLE_ST ; 3.001 ; 3.001 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[2]   ; state.IDLE_ST ; 3.013 ; 3.013 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[3]   ; state.IDLE_ST ; 3.127 ; 3.127 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[4]   ; state.IDLE_ST ; 3.177 ; 3.177 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[5]   ; state.IDLE_ST ; 3.263 ; 3.263 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[6]   ; state.IDLE_ST ; 3.147 ; 3.147 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[7]   ; state.IDLE_ST ; 3.192 ; 3.192 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[8]   ; state.IDLE_ST ; 3.204 ; 3.204 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[9]   ; state.IDLE_ST ; 3.181 ; 3.181 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[10]  ; state.IDLE_ST ; 3.112 ; 3.112 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[11]  ; state.IDLE_ST ; 3.009 ; 3.009 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[12]  ; state.IDLE_ST ; 3.261 ; 3.261 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[13]  ; state.IDLE_ST ; 3.178 ; 3.178 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[14]  ; state.IDLE_ST ; 2.976 ; 2.976 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[15]  ; state.IDLE_ST ; 3.127 ; 3.127 ; Rise       ; state.IDLE_ST   ;
; SRAM_DQ[*]      ; state.IDLE_ST ; 3.336 ; 3.336 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[0]     ; state.IDLE_ST ; 3.362 ; 3.362 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[1]     ; state.IDLE_ST ; 3.405 ; 3.405 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[2]     ; state.IDLE_ST ; 3.507 ; 3.507 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[3]     ; state.IDLE_ST ; 3.387 ; 3.387 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[4]     ; state.IDLE_ST ; 3.473 ; 3.473 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[5]     ; state.IDLE_ST ; 3.336 ; 3.336 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[6]     ; state.IDLE_ST ; 3.352 ; 3.352 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[7]     ; state.IDLE_ST ; 3.365 ; 3.365 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[8]     ; state.IDLE_ST ; 3.478 ; 3.478 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[9]     ; state.IDLE_ST ; 3.405 ; 3.405 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[10]    ; state.IDLE_ST ; 3.387 ; 3.387 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[11]    ; state.IDLE_ST ; 3.358 ; 3.358 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[12]    ; state.IDLE_ST ; 3.382 ; 3.382 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[13]    ; state.IDLE_ST ; 3.398 ; 3.398 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[14]    ; state.IDLE_ST ; 3.499 ; 3.499 ; Fall       ; state.IDLE_ST   ;
;  SRAM_DQ[15]    ; state.IDLE_ST ; 3.361 ; 3.361 ; Fall       ; state.IDLE_ST   ;
; SRAM_CE_N       ; state.RES_ST  ; 3.928 ; 3.928 ; Rise       ; state.RES_ST    ;
; SRAM_DQ[*]      ; state.RES_ST  ; 3.802 ; 3.802 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[0]     ; state.RES_ST  ; 3.828 ; 3.828 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[1]     ; state.RES_ST  ; 3.871 ; 3.871 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[2]     ; state.RES_ST  ; 3.973 ; 3.973 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[3]     ; state.RES_ST  ; 3.853 ; 3.853 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[4]     ; state.RES_ST  ; 3.939 ; 3.939 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[5]     ; state.RES_ST  ; 3.802 ; 3.802 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[6]     ; state.RES_ST  ; 3.818 ; 3.818 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[7]     ; state.RES_ST  ; 3.831 ; 3.831 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[8]     ; state.RES_ST  ; 3.944 ; 3.944 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[9]     ; state.RES_ST  ; 3.871 ; 3.871 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[10]    ; state.RES_ST  ; 3.853 ; 3.853 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[11]    ; state.RES_ST  ; 3.824 ; 3.824 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[12]    ; state.RES_ST  ; 3.848 ; 3.848 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[13]    ; state.RES_ST  ; 3.864 ; 3.864 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[14]    ; state.RES_ST  ; 3.965 ; 3.965 ; Rise       ; state.RES_ST    ;
;  SRAM_DQ[15]    ; state.RES_ST  ; 3.827 ; 3.827 ; Rise       ; state.RES_ST    ;
; SRAM_LB_N       ; state.RES_ST  ; 3.932 ; 3.932 ; Rise       ; state.RES_ST    ;
; SRAM_OE_N       ; state.RES_ST  ; 3.898 ; 3.898 ; Rise       ; state.RES_ST    ;
; SRAM_UB_N       ; state.RES_ST  ; 3.891 ; 3.891 ; Rise       ; state.RES_ST    ;
; dataReaded[*]   ; state.RES_ST  ; 3.337 ; 3.337 ; Fall       ; state.RES_ST    ;
;  dataReaded[0]  ; state.RES_ST  ; 3.353 ; 3.353 ; Fall       ; state.RES_ST    ;
;  dataReaded[1]  ; state.RES_ST  ; 3.499 ; 3.499 ; Fall       ; state.RES_ST    ;
;  dataReaded[2]  ; state.RES_ST  ; 3.508 ; 3.508 ; Fall       ; state.RES_ST    ;
;  dataReaded[3]  ; state.RES_ST  ; 3.376 ; 3.376 ; Fall       ; state.RES_ST    ;
;  dataReaded[4]  ; state.RES_ST  ; 3.370 ; 3.370 ; Fall       ; state.RES_ST    ;
;  dataReaded[5]  ; state.RES_ST  ; 3.363 ; 3.363 ; Fall       ; state.RES_ST    ;
;  dataReaded[6]  ; state.RES_ST  ; 3.373 ; 3.373 ; Fall       ; state.RES_ST    ;
;  dataReaded[7]  ; state.RES_ST  ; 3.361 ; 3.361 ; Fall       ; state.RES_ST    ;
;  dataReaded[8]  ; state.RES_ST  ; 3.558 ; 3.558 ; Fall       ; state.RES_ST    ;
;  dataReaded[9]  ; state.RES_ST  ; 3.387 ; 3.387 ; Fall       ; state.RES_ST    ;
;  dataReaded[10] ; state.RES_ST  ; 3.337 ; 3.337 ; Fall       ; state.RES_ST    ;
;  dataReaded[11] ; state.RES_ST  ; 3.411 ; 3.411 ; Fall       ; state.RES_ST    ;
;  dataReaded[12] ; state.RES_ST  ; 3.357 ; 3.357 ; Fall       ; state.RES_ST    ;
;  dataReaded[13] ; state.RES_ST  ; 3.384 ; 3.384 ; Fall       ; state.RES_ST    ;
;  dataReaded[14] ; state.RES_ST  ; 3.337 ; 3.337 ; Fall       ; state.RES_ST    ;
;  dataReaded[15] ; state.RES_ST  ; 3.348 ; 3.348 ; Fall       ; state.RES_ST    ;
+-----------------+---------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Setup Transfers                                                           ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; state.IDLE_ST ; clk           ; 3        ; 3        ; 0        ; 0        ;
; state.RES_ST  ; clk           ; 2        ; 2        ; 0        ; 0        ;
; clk           ; state.IDLE_ST ; 0        ; 0        ; 1        ; 0        ;
; clk           ; state.RES_ST  ; 4        ; 0        ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------+
; Hold Transfers                                                            ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; state.IDLE_ST ; clk           ; 3        ; 3        ; 0        ; 0        ;
; state.RES_ST  ; clk           ; 2        ; 2        ; 0        ; 0        ;
; clk           ; state.IDLE_ST ; 0        ; 0        ; 1        ; 0        ;
; clk           ; state.RES_ST  ; 4        ; 0        ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 50    ; 50   ;
; Unconstrained Input Port Paths  ; 99    ; 99   ;
; Unconstrained Output Ports      ; 52    ; 52   ;
; Unconstrained Output Port Paths ; 68    ; 68   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Mar 31 18:29:23 2018
Info: Command: quartus_sta ProcesadorMulticicleMemoria -c ProcesadorMulticicleMemoria
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 52 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ProcesadorMulticicleMemoria.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name state.IDLE_ST state.IDLE_ST
    Info (332105): create_clock -period 1.000 -name state.RES_ST state.RES_ST
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332140): No fmax paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.450
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.450        -1.450 state.IDLE_ST 
    Info (332119):    -0.183        -0.359 state.RES_ST 
    Info (332119):     1.001         0.000 clk 
Info (332146): Worst-case hold slack is -2.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.500        -8.682 clk 
    Info (332119):    -0.474        -0.924 state.RES_ST 
    Info (332119):     1.293         0.000 state.IDLE_ST 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631        -6.519 clk 
    Info (332119):     0.500         0.000 state.IDLE_ST 
    Info (332119):     0.500         0.000 state.RES_ST 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.438
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.438        -0.438 state.IDLE_ST 
    Info (332119):     0.417         0.000 state.RES_ST 
    Info (332119):     1.311         0.000 clk 
Info (332146): Worst-case hold slack is -1.689
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.689        -5.761 clk 
    Info (332119):    -0.002        -0.002 state.RES_ST 
    Info (332119):     1.034         0.000 state.IDLE_ST 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -5.380 clk 
    Info (332119):     0.500         0.000 state.IDLE_ST 
    Info (332119):     0.500         0.000 state.RES_ST 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 504 megabytes
    Info: Processing ended: Sat Mar 31 18:29:24 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


