TimeQuest Timing Analyzer report for final_project
Fri Nov 25 20:15:02 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'CLOCK_50_I'
 13. Slow Model Hold: 'CLOCK_50_I'
 14. Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 16. Slow Model Minimum Pulse Width: 'CLOCK_50_I'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 33. Fast Model Setup: 'CLOCK_50_I'
 34. Fast Model Hold: 'CLOCK_50_I'
 35. Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 36. Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 37. Fast Model Minimum Pulse Width: 'CLOCK_50_I'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Progagation Delay
 54. Minimum Progagation Delay
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; final_project                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; Clock Name                                               ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master     ; Source                                                     ; Targets                                                      ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; CLOCK_50_I                                               ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                                            ; { CLOCK_50_I }                                               ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0] ; { SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] } ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 59.46 MHz ; 59.46 MHz       ; CLOCK_50_I ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                         ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 2.154 ; 0.000         ;
; CLOCK_50_I                                               ; 3.183 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.391 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 7.616 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 8.077 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 2.154 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.302      ; 3.184      ;
; 2.154 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.302      ; 3.184      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50_I'                                                                                                                                         ;
+-------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.183 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.821     ;
; 3.183 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.821     ;
; 3.183 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.821     ;
; 3.338 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.666     ;
; 3.338 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.666     ;
; 3.338 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.666     ;
; 3.350 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.650     ;
; 3.350 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.650     ;
; 3.350 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.650     ;
; 3.354 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.650     ;
; 3.354 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.650     ;
; 3.354 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.650     ;
; 3.364 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.640     ;
; 3.364 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.640     ;
; 3.364 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.640     ;
; 3.378 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.626     ;
; 3.405 ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.593     ;
; 3.405 ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.593     ;
; 3.405 ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.593     ;
; 3.411 ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.594     ;
; 3.411 ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.594     ;
; 3.411 ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.594     ;
; 3.444 ; Milestone_1:M1_unit|a_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.050      ; 16.559     ;
; 3.444 ; Milestone_1:M1_unit|a_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.050      ; 16.559     ;
; 3.444 ; Milestone_1:M1_unit|a_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.050      ; 16.559     ;
; 3.447 ; Milestone_1:M1_unit|b_IN2[6]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.557     ;
; 3.447 ; Milestone_1:M1_unit|b_IN2[6]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.557     ;
; 3.447 ; Milestone_1:M1_unit|b_IN2[6]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.557     ;
; 3.450 ; Milestone_1:M1_unit|a_IN2[6]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.050      ; 16.553     ;
; 3.450 ; Milestone_1:M1_unit|a_IN2[6]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.050      ; 16.553     ;
; 3.450 ; Milestone_1:M1_unit|a_IN2[6]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.050      ; 16.553     ;
; 3.452 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.059      ; 16.560     ;
; 3.452 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.059      ; 16.560     ;
; 3.452 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.059      ; 16.560     ;
; 3.455 ; Milestone_1:M1_unit|a_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.050      ; 16.548     ;
; 3.455 ; Milestone_1:M1_unit|a_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.050      ; 16.548     ;
; 3.455 ; Milestone_1:M1_unit|a_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.050      ; 16.548     ;
; 3.496 ; Milestone_1:M1_unit|b_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.510     ;
; 3.496 ; Milestone_1:M1_unit|b_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.510     ;
; 3.496 ; Milestone_1:M1_unit|b_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.510     ;
; 3.515 ; Milestone_1:M1_unit|b_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.491     ;
; 3.515 ; Milestone_1:M1_unit|b_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.491     ;
; 3.515 ; Milestone_1:M1_unit|b_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.491     ;
; 3.533 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.471     ;
; 3.537 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.467     ;
; 3.545 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.455     ;
; 3.549 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.455     ;
; 3.559 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.445     ;
; 3.570 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.434     ;
; 3.600 ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.398     ;
; 3.606 ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.399     ;
; 3.639 ; Milestone_1:M1_unit|a_IN2[5]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.050      ; 16.364     ;
; 3.642 ; Milestone_1:M1_unit|b_IN2[6]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.362     ;
; 3.645 ; Milestone_1:M1_unit|a_IN2[6]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.050      ; 16.358     ;
; 3.647 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.059      ; 16.365     ;
; 3.650 ; Milestone_1:M1_unit|a_IN2[4]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.050      ; 16.353     ;
; 3.673 ; Milestone_1:M1_unit|b_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.333     ;
; 3.673 ; Milestone_1:M1_unit|b_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.333     ;
; 3.673 ; Milestone_1:M1_unit|b_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.333     ;
; 3.691 ; Milestone_1:M1_unit|b_IN2[5]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.315     ;
; 3.692 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.312     ;
; 3.704 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.296     ;
; 3.708 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.296     ;
; 3.710 ; Milestone_1:M1_unit|b_IN2[4]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.296     ;
; 3.713 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.293     ;
; 3.713 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.293     ;
; 3.713 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.293     ;
; 3.718 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.286     ;
; 3.725 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.279     ;
; 3.726 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.280     ;
; 3.726 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.280     ;
; 3.726 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.280     ;
; 3.732 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.272     ;
; 3.737 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.263     ;
; 3.741 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.263     ;
; 3.743 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.263     ;
; 3.743 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.263     ;
; 3.743 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.263     ;
; 3.750 ; Milestone_1:M1_unit|b_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.256     ;
; 3.750 ; Milestone_1:M1_unit|b_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.256     ;
; 3.750 ; Milestone_1:M1_unit|b_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.256     ;
; 3.751 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.253     ;
; 3.759 ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.239     ;
; 3.765 ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.240     ;
; 3.771 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[24]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.233     ;
; 3.792 ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.206     ;
; 3.798 ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.207     ;
; 3.798 ; Milestone_1:M1_unit|a_IN2[5]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.050      ; 16.205     ;
; 3.801 ; Milestone_1:M1_unit|b_IN2[6]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.203     ;
; 3.804 ; Milestone_1:M1_unit|a_IN2[6]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.050      ; 16.199     ;
; 3.806 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.059      ; 16.206     ;
; 3.809 ; Milestone_1:M1_unit|a_IN2[4]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.050      ; 16.194     ;
; 3.820 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.188     ;
; 3.820 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.188     ;
; 3.820 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.188     ;
; 3.831 ; Milestone_1:M1_unit|a_IN2[5]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.050      ; 16.172     ;
; 3.834 ; Milestone_1:M1_unit|b_IN2[6]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.170     ;
; 3.837 ; Milestone_1:M1_unit|a_IN2[6]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.050      ; 16.166     ;
; 3.839 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.059      ; 16.173     ;
; 3.842 ; Milestone_1:M1_unit|a_IN2[4]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.050      ; 16.161     ;
+-------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_state~12                                                                 ; top_state~12                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_state~11                                                                 ; top_state~11                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|pixel_col_count[0]                                       ; Milestone_1:M1_unit|pixel_col_count[0]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|M1_state[4]                                              ; Milestone_1:M1_unit|M1_state[4]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|M1_state[0]                                              ; Milestone_1:M1_unit|M1_state[0]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|M1_state[5]                                              ; Milestone_1:M1_unit|M1_state[5]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|M1_state[2]                                              ; Milestone_1:M1_unit|M1_state[2]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_2:M2_unit|M2_state[2]                                              ; Milestone_2:M2_unit|M2_state[2]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_2:M2_unit|M2_state[3]                                              ; Milestone_2:M2_unit|M2_state[3]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lead_in_begin_M2                                                             ; lead_in_begin_M2                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_2:M2_unit|M2_state[0]                                              ; Milestone_2:M2_unit|M2_state[0]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_2                                    ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|SRAM_we_n                                                ; Milestone_1:M1_unit|SRAM_we_n                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2                                    ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_18                                  ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_18                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_12                                  ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_12                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_4                                    ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_4                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_8                                    ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_8                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_4                                    ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_4                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_2                                    ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2                                    ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_4                                    ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_4                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|b_IN1[4]~_Duplicate_2                                    ; Milestone_1:M1_unit|b_IN1[4]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|UV_byte_flag                                             ; Milestone_1:M1_unit|UV_byte_flag                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN1[3]~_Duplicate_1                                    ; Milestone_1:M1_unit|c_IN1[3]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN1[4]~_Duplicate_1                                    ; Milestone_1:M1_unit|c_IN1[4]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN1[10]~_Duplicate_3                                   ; Milestone_1:M1_unit|c_IN1[10]~_Duplicate_3                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|UR[0][7]                                                 ; Milestone_1:M1_unit|UR[0][7]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN2[7]                                                 ; Milestone_1:M1_unit|c_IN2[7]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[3]                                                ; Milestone_1:M1_unit|Y_data[3]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[11]                                               ; Milestone_1:M1_unit|Y_data[11]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[2]                                                ; Milestone_1:M1_unit|Y_data[2]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[10]                                               ; Milestone_1:M1_unit|Y_data[10]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[4]                                                ; Milestone_1:M1_unit|Y_data[4]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[13]                                               ; Milestone_1:M1_unit|Y_data[13]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[5]                                                ; Milestone_1:M1_unit|Y_data[5]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[6]                                                ; Milestone_1:M1_unit|Y_data[6]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[14]                                               ; Milestone_1:M1_unit|Y_data[14]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|VR[0][7]                                                 ; Milestone_1:M1_unit|VR[0][7]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[9]                                                ; Milestone_1:M1_unit|Y_data[9]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[1]                                                ; Milestone_1:M1_unit|Y_data[1]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[12]                                               ; Milestone_1:M1_unit|Y_data[12]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[15]                                               ; Milestone_1:M1_unit|Y_data[15]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[7]                                                ; Milestone_1:M1_unit|Y_data[7]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[8]                                                ; Milestone_1:M1_unit|Y_data[8]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[0]                                                ; Milestone_1:M1_unit|Y_data[0]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.517 ; UART_SRAM_interface:UART_unit|SRAM_write_data[11]                            ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[11]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; VGA_SRAM_interface:VGA_unit|VGA_red[7]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.783      ;
; 0.519 ; VGA_SRAM_interface:VGA_unit|VGA_green[2]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[2]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.785      ;
; 0.520 ; Milestone_1:M1_unit|Y_data[2]                                                ; Milestone_1:M1_unit|a_IN2[2]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; VGA_SRAM_interface:VGA_unit|VGA_green[3]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[3]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; VGA_SRAM_interface:VGA_unit|VGA_red[8]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; VGA_SRAM_interface:VGA_unit|VGA_green[8]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.787      ;
; 0.522 ; VGA_SRAM_interface:VGA_unit|VGA_red[4]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; VGA_SRAM_interface:VGA_unit|VGA_red[5]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; Milestone_2:M2_unit|preIDCT_base_address[15]                                 ; Milestone_2:M2_unit|SRAM_address[15]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; VGA_SRAM_interface:VGA_unit|VGA_green[4]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; VGA_SRAM_interface:VGA_unit|VGA_green[6]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; Milestone_1:M1_unit|VR[2][2]                                                 ; Milestone_1:M1_unit|VR[3][2]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; VGA_SRAM_interface:VGA_unit|VGA_red[6]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; VGA_SRAM_interface:VGA_unit|VGA_green[5]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; VGA_SRAM_interface:VGA_unit|VGA_green[9]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][4]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; Milestone_2:M2_unit|preIDCT_base_address[10]                                 ; Milestone_2:M2_unit|SRAM_address[10]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; Milestone_2:M2_unit|preIDCT_base_address[9]                                  ; Milestone_2:M2_unit|SRAM_address[9]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; Milestone_1:M1_unit|U_sram_address[9]                                        ; Milestone_1:M1_unit|SRAM_address[9]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[4]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[12]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.530 ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][8]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; Milestone_1:M1_unit|pixel_col_count[15]                                      ; Milestone_1:M1_unit|pixel_col_count[15]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; Milestone_1:M1_unit|pixel_row_count[15]                                      ; Milestone_1:M1_unit|pixel_row_count[15]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.798      ;
; 0.532 ; Milestone_1:M1_unit|V_prime[2]                                               ; Milestone_1:M1_unit|b_IN2[2]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.798      ;
; 0.532 ; Milestone_2:M2_unit|preIDCT_base_address[7]                                  ; Milestone_2:M2_unit|SRAM_address[7]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[1]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[9]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; Milestone_1:M1_unit|V_prime[0]                                               ; Milestone_1:M1_unit|b_IN2[0]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; Milestone_1:M1_unit|V_prime[3]                                               ; Milestone_1:M1_unit|b_IN2[3]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; Milestone_1:M1_unit|V_sram_address[4]                                        ; Milestone_1:M1_unit|SRAM_address[4]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.800      ;
; 0.537 ; Milestone_1:M1_unit|V_data[13]                                               ; Milestone_1:M1_unit|V_data_buff[13]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.803      ;
; 0.541 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.807      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 7.616 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.302      ; 3.184      ;
; 7.616 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.302      ; 3.184      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                     ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_10 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_10 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_11 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_11 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_12 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_12 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_13 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_13 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_14 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_14 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_15 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_15 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_16 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_16 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_17 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_17 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_3  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_3  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_4  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_4  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_5  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_5  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_6  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_6  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_7  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_7  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_8  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_8  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_9  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_9  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_10 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_10 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_11 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_11 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_3  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_3  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_4  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_4  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_5  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_5  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_6  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_6  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_7  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_7  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_8  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_8  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_9  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_9  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_3   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_3   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_3   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_3   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_2   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_2   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_3   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_3   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_5   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_5   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_6   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_6   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_7   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_7   ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 4.966 ; 4.966 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 4.966 ; 4.966 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.864 ; 4.864 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.576 ; 4.576 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.864 ; 4.864 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.640 ; 4.640 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.546 ; 4.546 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.539 ; 4.539 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.353 ; 4.353 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.350 ; 4.350 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.224 ; 4.224 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.223 ; 4.223 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.261 ; 4.261 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.207 ; 4.207 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.297 ; 4.297 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.685 ; 4.685 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.533 ; 4.533 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.204 ; 4.204 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.445 ; 4.445 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 8.552 ; 8.552 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; 3.614 ; 3.614 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 8.552 ; 8.552 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 6.982 ; 6.982 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 2.846 ; 2.846 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -4.736 ; -4.736 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -4.736 ; -4.736 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -3.974 ; -3.974 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -4.346 ; -4.346 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -4.634 ; -4.634 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -4.410 ; -4.410 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -4.316 ; -4.316 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -4.309 ; -4.309 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -4.123 ; -4.123 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -4.120 ; -4.120 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -3.994 ; -3.994 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -3.993 ; -3.993 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -4.031 ; -4.031 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -3.977 ; -3.977 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -4.067 ; -4.067 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -4.455 ; -4.455 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -4.303 ; -4.303 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -3.974 ; -3.974 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -4.215 ; -4.215 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -1.596 ; -1.596 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; -1.596 ; -1.596 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -5.306 ; -5.306 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -5.077 ; -5.077 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -2.616 ; -2.616 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 10.298 ; 10.298 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 8.610  ; 8.610  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 8.592  ; 8.592  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 8.322  ; 8.322  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 7.974  ; 7.974  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 10.298 ; 10.298 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 9.155  ; 9.155  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 12.085 ; 12.085 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 11.624 ; 11.624 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 11.574 ; 11.574 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 11.614 ; 11.614 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 11.867 ; 11.867 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 12.085 ; 12.085 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 12.073 ; 12.073 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 11.853 ; 11.853 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 13.562 ; 13.562 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 13.470 ; 13.470 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 12.513 ; 12.513 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 12.626 ; 12.626 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 13.407 ; 13.407 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 12.583 ; 12.583 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 13.003 ; 13.003 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 13.562 ; 13.562 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 14.224 ; 14.224 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 14.224 ; 14.224 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 13.828 ; 13.828 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 13.527 ; 13.527 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 13.867 ; 13.867 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 13.550 ; 13.550 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 13.529 ; 13.529 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 13.513 ; 13.513 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 13.145 ; 13.145 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 12.884 ; 12.884 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 12.143 ; 12.143 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 13.145 ; 13.145 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 11.873 ; 11.873 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 12.924 ; 12.924 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 12.880 ; 12.880 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 10.235 ; 10.235 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 9.687  ; 9.687  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 10.162 ; 10.162 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 10.235 ; 10.235 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 9.072  ; 9.072  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 9.310  ; 9.310  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 9.969  ; 9.969  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 9.979  ; 9.979  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 9.546  ; 9.546  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 9.546  ; 9.546  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 8.335  ; 8.335  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 9.332  ; 9.332  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 9.080  ; 9.080  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 9.204  ; 9.204  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 9.144  ; 9.144  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 8.750  ; 8.750  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 10.677 ; 10.677 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 10.677 ; 10.677 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 10.417 ; 10.417 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 10.210 ; 10.210 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 10.425 ; 10.425 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 9.978  ; 9.978  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 9.773  ; 9.773  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 10.019 ; 10.019 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 10.532 ; 10.532 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 10.434 ; 10.434 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 9.752  ; 9.752  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 10.532 ; 10.532 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 10.031 ; 10.031 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 9.850  ; 9.850  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 9.451  ; 9.451  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 10.522 ; 10.522 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 8.952  ; 8.952  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 8.701  ; 8.701  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 8.198  ; 8.198  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 8.020  ; 8.020  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 8.494  ; 8.494  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.490  ; 8.490  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 8.952  ; 8.952  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 8.439  ; 8.439  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 8.438  ; 8.438  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 8.407  ; 8.407  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 8.456  ; 8.456  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 8.130  ; 8.130  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 8.284  ; 8.284  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 8.242  ; 8.242  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 8.248  ; 8.248  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 8.140  ; 8.140  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 7.926  ; 7.926  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 8.243  ; 8.243  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 7.987  ; 7.987  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 8.210  ; 8.210  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 8.257  ; 8.257  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 8.257  ; 8.257  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 8.245  ; 8.245  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 8.011  ; 8.011  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 8.247  ; 8.247  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 7.950  ; 7.950  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 7.992  ; 7.992  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 8.021  ; 8.021  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 7.747  ; 7.747  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 7.766  ; 7.766  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 7.712  ; 7.712  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 7.725  ; 7.725  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 7.747  ; 7.747  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 7.509  ; 7.509  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 7.701  ; 7.701  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 7.465  ; 7.465  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 7.464  ; 7.464  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 8.210  ; 8.210  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 8.994  ; 8.994  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 9.298  ; 9.298  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 8.052  ; 8.052  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 7.724  ; 7.724  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 7.737  ; 7.737  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 7.777  ; 7.777  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 7.811  ; 7.811  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 7.878  ; 7.878  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 7.959  ; 7.959  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 7.850  ; 7.850  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 7.862  ; 7.862  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 8.028  ; 8.028  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 8.052  ; 8.052  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.115  ; 6.115  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 7.576  ; 7.576  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 7.576  ; 7.576  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 7.526  ; 7.526  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 7.278  ; 7.278  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 7.515  ; 7.515  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 7.282  ; 7.282  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 7.289  ; 7.289  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 7.258  ; 7.258  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 7.259  ; 7.259  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 7.277  ; 7.277  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 7.497  ; 7.497  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 8.016  ; 8.016  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 8.025  ; 8.025  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 8.024  ; 8.024  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 8.009  ; 8.009  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 7.893  ; 7.893  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 8.025  ; 8.025  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 7.718  ; 7.718  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 7.513  ; 7.513  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 7.577  ; 7.577  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 7.499  ; 7.499  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 7.484  ; 7.484  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 7.476  ; 7.476  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 8.350  ; 8.350  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.115  ; 6.115  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 5.171  ; 5.171  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 5.171  ; 5.171  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                   ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 7.974  ; 7.974  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 8.610  ; 8.610  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 8.592  ; 8.592  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 8.322  ; 8.322  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 7.974  ; 7.974  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 9.597  ; 9.597  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 9.155  ; 9.155  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 8.541  ; 8.541  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 8.589  ; 8.589  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 8.541  ; 8.541  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 8.607  ; 8.607  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 8.833  ; 8.833  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 9.051  ; 9.051  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 9.043  ; 9.043  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 8.820  ; 8.820  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 9.575  ; 9.575  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 10.532 ; 10.532 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 9.575  ; 9.575  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 9.721  ; 9.721  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 10.468 ; 10.468 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 9.657  ; 9.657  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 10.110 ; 10.110 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 10.623 ; 10.623 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 10.727 ; 10.727 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 11.438 ; 11.438 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 11.042 ; 11.042 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 10.766 ; 10.766 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 11.086 ; 11.086 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 10.769 ; 10.769 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 10.744 ; 10.744 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 10.727 ; 10.727 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 9.357  ; 9.357  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 10.329 ; 10.329 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 9.546  ; 9.546  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 10.590 ; 10.590 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 9.357  ; 9.357  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 10.328 ; 10.328 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 10.560 ; 10.560 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 8.584  ; 8.584  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 8.993  ; 8.993  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 9.799  ; 9.799  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 9.900  ; 9.900  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 8.584  ; 8.584  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 8.816  ; 8.816  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 9.586  ; 9.586  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 9.488  ; 9.488  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 7.862  ; 7.862  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 9.073  ; 9.073  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 7.862  ; 7.862  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 8.537  ; 8.537  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 8.771  ; 8.771  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 8.895  ; 8.895  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 8.836  ; 8.836  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 8.239  ; 8.239  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 9.174  ; 9.174  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 10.065 ; 10.065 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 9.785  ; 9.785  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 9.573  ; 9.573  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 9.792  ; 9.792  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 9.378  ; 9.378  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 9.174  ; 9.174  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 9.388  ; 9.388  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 8.800  ; 8.800  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 9.798  ; 9.798  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 9.113  ; 9.113  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 9.921  ; 9.921  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 9.393  ; 9.393  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 9.205  ; 9.205  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 8.800  ; 8.800  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 9.867  ; 9.867  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 7.926  ; 7.926  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 8.701  ; 8.701  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 8.198  ; 8.198  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 8.020  ; 8.020  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 8.494  ; 8.494  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.490  ; 8.490  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 8.952  ; 8.952  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 8.439  ; 8.439  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 8.438  ; 8.438  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 8.407  ; 8.407  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 8.456  ; 8.456  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 8.130  ; 8.130  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 8.284  ; 8.284  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 8.242  ; 8.242  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 8.248  ; 8.248  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 8.140  ; 8.140  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 7.926  ; 7.926  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 8.243  ; 8.243  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 7.987  ; 7.987  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 8.210  ; 8.210  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 7.464  ; 7.464  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 8.257  ; 8.257  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 8.245  ; 8.245  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 8.011  ; 8.011  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 8.247  ; 8.247  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 7.950  ; 7.950  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 7.992  ; 7.992  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 8.021  ; 8.021  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 7.747  ; 7.747  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 7.766  ; 7.766  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 7.712  ; 7.712  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 7.725  ; 7.725  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 7.747  ; 7.747  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 7.509  ; 7.509  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 7.701  ; 7.701  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 7.465  ; 7.465  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 7.464  ; 7.464  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 8.210  ; 8.210  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 8.994  ; 8.994  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 9.152  ; 9.152  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 7.724  ; 7.724  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 7.724  ; 7.724  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 7.737  ; 7.737  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 7.777  ; 7.777  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 7.811  ; 7.811  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 7.878  ; 7.878  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 7.959  ; 7.959  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 7.850  ; 7.850  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 7.862  ; 7.862  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 8.028  ; 8.028  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 8.052  ; 8.052  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.115  ; 6.115  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 7.258  ; 7.258  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 7.576  ; 7.576  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 7.526  ; 7.526  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 7.278  ; 7.278  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 7.515  ; 7.515  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 7.282  ; 7.282  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 7.289  ; 7.289  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 7.258  ; 7.258  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 7.259  ; 7.259  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 7.277  ; 7.277  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 7.497  ; 7.497  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 8.016  ; 8.016  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 7.476  ; 7.476  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 8.024  ; 8.024  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 8.009  ; 8.009  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 7.893  ; 7.893  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 8.025  ; 8.025  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 7.718  ; 7.718  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 7.513  ; 7.513  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 7.577  ; 7.577  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 7.499  ; 7.499  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 7.484  ; 7.484  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 7.476  ; 7.476  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 8.350  ; 8.350  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.115  ; 6.115  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 5.171  ; 5.171  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 5.171  ; 5.171  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+--------------+----------------+----+--------+--------+----+
; Input Port   ; Output Port    ; RR ; RF     ; FR     ; FF ;
+--------------+----------------+----+--------+--------+----+
; SWITCH_I[17] ; LED_GREEN_O[7] ;    ; 13.630 ; 13.630 ;    ;
+--------------+----------------+----+--------+--------+----+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+--------------+----------------+----+--------+--------+----+
; Input Port   ; Output Port    ; RR ; RF     ; FR     ; FF ;
+--------------+----------------+----+--------+--------+----+
; SWITCH_I[17] ; LED_GREEN_O[7] ;    ; 13.630 ; 13.630 ;    ;
+--------------+----------------+----+--------+--------+----+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+-------------------+------------+--------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 9.881  ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 9.881  ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 9.891  ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 10.360 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 10.340 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 10.586 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 10.586 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 10.586 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 10.636 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 10.634 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 10.634 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 10.634 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 10.634 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 10.833 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 10.833 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 10.823 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 10.818 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+-------------------+------------+--------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 9.881  ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 9.881  ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 9.891  ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 10.360 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 10.340 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 10.586 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 10.586 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 10.586 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 10.636 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 10.634 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 10.634 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 10.634 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 10.634 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 10.833 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 10.833 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 10.823 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 10.818 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+--------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 9.881     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 9.881     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 9.891     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 10.360    ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 10.340    ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 10.586    ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 10.586    ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 10.586    ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 10.636    ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 10.634    ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 10.634    ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 10.634    ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 10.634    ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 10.833    ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 10.833    ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 10.823    ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 10.818    ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 9.881     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 9.881     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 9.891     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 10.360    ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 10.340    ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 10.586    ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 10.586    ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 10.586    ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 10.636    ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 10.634    ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 10.634    ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 10.634    ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 10.634    ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 10.833    ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 10.833    ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 10.823    ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 10.818    ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 3.450  ; 0.000         ;
; CLOCK_50_I                                               ; 13.237 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.215 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 6.430 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 7.981 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 3.450 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.056      ; 1.638      ;
; 3.450 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.056      ; 1.638      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50_I'                                                                                                                                          ;
+--------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 13.237 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.791      ;
; 13.238 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.790      ;
; 13.238 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.790      ;
; 13.312 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.716      ;
; 13.313 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.715      ;
; 13.313 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.715      ;
; 13.338 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.690      ;
; 13.345 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.683      ;
; 13.346 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.682      ;
; 13.346 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.682      ;
; 13.371 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.657      ;
; 13.372 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.656      ;
; 13.372 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.656      ;
; 13.404 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.624      ;
; 13.413 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.615      ;
; 13.424 ; Milestone_1:M1_unit|a_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.604      ;
; 13.425 ; Milestone_1:M1_unit|a_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.603      ;
; 13.425 ; Milestone_1:M1_unit|a_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.603      ;
; 13.430 ; Milestone_1:M1_unit|a_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.598      ;
; 13.431 ; Milestone_1:M1_unit|a_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.597      ;
; 13.431 ; Milestone_1:M1_unit|a_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.597      ;
; 13.438 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.590      ;
; 13.442 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.582      ;
; 13.443 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.581      ;
; 13.443 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.581      ;
; 13.446 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.582      ;
; 13.472 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.556      ;
; 13.473 ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.048      ; 6.550      ;
; 13.474 ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.048      ; 6.549      ;
; 13.474 ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.048      ; 6.549      ;
; 13.479 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.549      ;
; 13.499 ; Milestone_1:M1_unit|a_IN2[6]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.529      ;
; 13.500 ; Milestone_1:M1_unit|a_IN2[6]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.528      ;
; 13.500 ; Milestone_1:M1_unit|a_IN2[6]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.528      ;
; 13.512 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.516      ;
; 13.513 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.515      ;
; 13.521 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.507      ;
; 13.525 ; Milestone_1:M1_unit|a_IN2[5]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.503      ;
; 13.531 ; Milestone_1:M1_unit|a_IN2[4]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.497      ;
; 13.538 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.490      ;
; 13.543 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.481      ;
; 13.545 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.485      ;
; 13.546 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.484      ;
; 13.546 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.484      ;
; 13.546 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.482      ;
; 13.554 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[24]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.474      ;
; 13.572 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.456      ;
; 13.574 ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.048      ; 6.449      ;
; 13.591 ; Milestone_1:M1_unit|a_IN2[5]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.437      ;
; 13.594 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.436      ;
; 13.595 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.435      ;
; 13.595 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.435      ;
; 13.596 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.432      ;
; 13.597 ; Milestone_1:M1_unit|a_IN2[4]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.431      ;
; 13.600 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[23]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.428      ;
; 13.600 ; Milestone_1:M1_unit|a_IN2[6]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.428      ;
; 13.609 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.415      ;
; 13.612 ; Milestone_1:M1_unit|c_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.420      ;
; 13.613 ; Milestone_1:M1_unit|c_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.419      ;
; 13.613 ; Milestone_1:M1_unit|c_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.419      ;
; 13.621 ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.409      ;
; 13.622 ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.408      ;
; 13.622 ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.408      ;
; 13.625 ; Milestone_1:M1_unit|a_IN2[5]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.403      ;
; 13.626 ; Milestone_1:M1_unit|c_IN2[8]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.406      ;
; 13.627 ; Milestone_1:M1_unit|c_IN2[8]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.405      ;
; 13.627 ; Milestone_1:M1_unit|c_IN2[8]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.405      ;
; 13.629 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[24]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.399      ;
; 13.629 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.399      ;
; 13.631 ; Milestone_1:M1_unit|a_IN2[4]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.397      ;
; 13.632 ; Milestone_1:M1_unit|c_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.398      ;
; 13.633 ; Milestone_1:M1_unit|c_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.397      ;
; 13.633 ; Milestone_1:M1_unit|c_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.397      ;
; 13.635 ; Milestone_1:M1_unit|b_IN2[6]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.393      ;
; 13.636 ; Milestone_1:M1_unit|b_IN2[6]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.392      ;
; 13.636 ; Milestone_1:M1_unit|b_IN2[6]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.392      ;
; 13.640 ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.048      ; 6.383      ;
; 13.643 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.381      ;
; 13.646 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.384      ;
; 13.647 ; Milestone_1:M1_unit|c_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.383      ;
; 13.648 ; Milestone_1:M1_unit|c_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.382      ;
; 13.648 ; Milestone_1:M1_unit|c_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.382      ;
; 13.655 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.373      ;
; 13.656 ; Milestone_1:M1_unit|c_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.374      ;
; 13.657 ; Milestone_1:M1_unit|c_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.373      ;
; 13.657 ; Milestone_1:M1_unit|c_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.373      ;
; 13.658 ; Milestone_1:M1_unit|c_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.372      ;
; 13.659 ; Milestone_1:M1_unit|c_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.371      ;
; 13.659 ; Milestone_1:M1_unit|c_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.371      ;
; 13.660 ; Milestone_1:M1_unit|b_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.370      ;
; 13.661 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.060      ; 6.374      ;
; 13.661 ; Milestone_1:M1_unit|b_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.369      ;
; 13.661 ; Milestone_1:M1_unit|b_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.369      ;
; 13.662 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.060      ; 6.373      ;
; 13.662 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.060      ; 6.373      ;
; 13.662 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[24]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.366      ;
; 13.664 ; Milestone_1:M1_unit|c_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.366      ;
; 13.665 ; Milestone_1:M1_unit|c_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.365      ;
; 13.665 ; Milestone_1:M1_unit|c_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.365      ;
; 13.666 ; Milestone_1:M1_unit|a_IN2[6]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.362      ;
+--------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_state~12                                                                 ; top_state~12                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_state~11                                                                 ; top_state~11                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|pixel_col_count[0]                                       ; Milestone_1:M1_unit|pixel_col_count[0]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|M1_state[4]                                              ; Milestone_1:M1_unit|M1_state[4]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|M1_state[0]                                              ; Milestone_1:M1_unit|M1_state[0]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|M1_state[5]                                              ; Milestone_1:M1_unit|M1_state[5]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|M1_state[2]                                              ; Milestone_1:M1_unit|M1_state[2]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_2:M2_unit|M2_state[2]                                              ; Milestone_2:M2_unit|M2_state[2]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_2:M2_unit|M2_state[3]                                              ; Milestone_2:M2_unit|M2_state[3]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lead_in_begin_M2                                                             ; lead_in_begin_M2                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_2:M2_unit|M2_state[0]                                              ; Milestone_2:M2_unit|M2_state[0]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_2                                    ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|SRAM_we_n                                                ; Milestone_1:M1_unit|SRAM_we_n                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2                                    ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_18                                  ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_18                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_12                                  ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_12                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_4                                    ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_4                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_8                                    ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_8                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_4                                    ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_4                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_2                                    ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2                                    ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_4                                    ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_4                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|b_IN1[4]~_Duplicate_2                                    ; Milestone_1:M1_unit|b_IN1[4]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|UV_byte_flag                                             ; Milestone_1:M1_unit|UV_byte_flag                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN1[3]~_Duplicate_1                                    ; Milestone_1:M1_unit|c_IN1[3]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN1[4]~_Duplicate_1                                    ; Milestone_1:M1_unit|c_IN1[4]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN1[10]~_Duplicate_3                                   ; Milestone_1:M1_unit|c_IN1[10]~_Duplicate_3                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|UR[0][7]                                                 ; Milestone_1:M1_unit|UR[0][7]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN2[7]                                                 ; Milestone_1:M1_unit|c_IN2[7]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[3]                                                ; Milestone_1:M1_unit|Y_data[3]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[11]                                               ; Milestone_1:M1_unit|Y_data[11]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[2]                                                ; Milestone_1:M1_unit|Y_data[2]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[10]                                               ; Milestone_1:M1_unit|Y_data[10]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[4]                                                ; Milestone_1:M1_unit|Y_data[4]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[13]                                               ; Milestone_1:M1_unit|Y_data[13]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[5]                                                ; Milestone_1:M1_unit|Y_data[5]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[6]                                                ; Milestone_1:M1_unit|Y_data[6]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[14]                                               ; Milestone_1:M1_unit|Y_data[14]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|VR[0][7]                                                 ; Milestone_1:M1_unit|VR[0][7]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[9]                                                ; Milestone_1:M1_unit|Y_data[9]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[1]                                                ; Milestone_1:M1_unit|Y_data[1]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[12]                                               ; Milestone_1:M1_unit|Y_data[12]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[15]                                               ; Milestone_1:M1_unit|Y_data[15]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[7]                                                ; Milestone_1:M1_unit|Y_data[7]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[8]                                                ; Milestone_1:M1_unit|Y_data[8]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[0]                                                ; Milestone_1:M1_unit|Y_data[0]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; VGA_SRAM_interface:VGA_unit|VGA_red[7]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; UART_SRAM_interface:UART_unit|SRAM_write_data[11]                            ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[11]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; Milestone_1:M1_unit|VR[2][2]                                                 ; Milestone_1:M1_unit|VR[3][2]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; VGA_SRAM_interface:VGA_unit|VGA_green[2]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[2]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; Milestone_1:M1_unit|Y_data[2]                                                ; Milestone_1:M1_unit|a_IN2[2]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; VGA_SRAM_interface:VGA_unit|VGA_red[8]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; VGA_SRAM_interface:VGA_unit|VGA_green[3]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[3]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; VGA_SRAM_interface:VGA_unit|VGA_green[8]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; VGA_SRAM_interface:VGA_unit|VGA_green[4]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; VGA_SRAM_interface:VGA_unit|VGA_green[9]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][4]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Milestone_2:M2_unit|preIDCT_base_address[15]                                 ; Milestone_2:M2_unit|SRAM_address[15]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; VGA_SRAM_interface:VGA_unit|VGA_red[4]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; VGA_SRAM_interface:VGA_unit|VGA_red[5]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; VGA_SRAM_interface:VGA_unit|VGA_red[6]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; VGA_SRAM_interface:VGA_unit|VGA_green[5]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Milestone_1:M1_unit|pixel_col_count[15]                                      ; Milestone_1:M1_unit|pixel_col_count[15]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Milestone_1:M1_unit|pixel_row_count[15]                                      ; Milestone_1:M1_unit|pixel_row_count[15]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[4]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[12]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Milestone_1:M1_unit|U_sram_address[9]                                        ; Milestone_1:M1_unit|SRAM_address[9]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; VGA_SRAM_interface:VGA_unit|VGA_green[6]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][8]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Milestone_2:M2_unit|preIDCT_base_address[9]                                  ; Milestone_2:M2_unit|SRAM_address[9]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[1]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[9]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Milestone_1:M1_unit|V_prime[0]                                               ; Milestone_1:M1_unit|b_IN2[0]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; Milestone_1:M1_unit|V_prime[3]                                               ; Milestone_1:M1_unit|b_IN2[3]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; Milestone_1:M1_unit|V_data[13]                                               ; Milestone_1:M1_unit|V_data_buff[13]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; Milestone_1:M1_unit|V_prime[2]                                               ; Milestone_1:M1_unit|b_IN2[2]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; Milestone_2:M2_unit|preIDCT_base_address[7]                                  ; Milestone_2:M2_unit|SRAM_address[7]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; Milestone_1:M1_unit|V_sram_address[4]                                        ; Milestone_1:M1_unit|SRAM_address[4]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; Milestone_1:M1_unit|U_data[4]                                                ; Milestone_1:M1_unit|U_data_buff[4]                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.402      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 6.430 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.056      ; 1.638      ;
; 6.430 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.056      ; 1.638      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                     ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_10 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_10 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_11 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_11 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_12 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_12 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_13 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_13 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_14 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_14 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_15 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_15 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_16 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_16 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_17 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_17 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_3  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_3  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_4  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_4  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_5  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_5  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_6  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_6  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_7  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_7  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_8  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_8  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_9  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_9  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_10 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_10 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_11 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_11 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_3  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_3  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_4  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_4  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_5  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_5  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_6  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_6  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_7  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_7  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_8  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_8  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_9  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_9  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_3   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_3   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_3   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_3   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_2   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_2   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_3   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_3   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_5   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_5   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_6   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_6   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_7   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_7   ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 2.758 ; 2.758 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 2.758 ; 2.758 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 2.640 ; 2.640 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 2.502 ; 2.502 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 2.640 ; 2.640 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 2.542 ; 2.542 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 2.470 ; 2.470 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 2.440 ; 2.440 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 2.340 ; 2.340 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 2.335 ; 2.335 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 2.255 ; 2.255 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 2.302 ; 2.302 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 2.320 ; 2.320 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 2.265 ; 2.265 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 2.352 ; 2.352 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 2.539 ; 2.539 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 2.445 ; 2.445 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 2.255 ; 2.255 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 2.442 ; 2.442 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 4.410 ; 4.410 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; 1.422 ; 1.422 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 4.410 ; 4.410 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 3.675 ; 3.675 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 1.550 ; 1.550 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -2.638 ; -2.638 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -2.638 ; -2.638 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -2.135 ; -2.135 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -2.382 ; -2.382 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -2.520 ; -2.520 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -2.422 ; -2.422 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.350 ; -2.350 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -2.320 ; -2.320 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.220 ; -2.220 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -2.215 ; -2.215 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -2.135 ; -2.135 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -2.182 ; -2.182 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -2.200 ; -2.200 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -2.145 ; -2.145 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -2.232 ; -2.232 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -2.419 ; -2.419 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -2.325 ; -2.325 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -2.135 ; -2.135 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -2.322 ; -2.322 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -0.428 ; -0.428 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; -0.428 ; -0.428 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -2.841 ; -2.841 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -2.845 ; -2.845 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.430 ; -1.430 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 5.814 ; 5.814 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 5.012 ; 5.012 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 4.962 ; 4.962 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 4.868 ; 4.868 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 4.756 ; 4.756 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 5.814 ; 5.814 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 5.241 ; 5.241 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 6.514 ; 6.514 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 6.303 ; 6.303 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 6.264 ; 6.264 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 6.304 ; 6.304 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 6.420 ; 6.420 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 6.514 ; 6.514 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 6.503 ; 6.503 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 6.406 ; 6.406 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 7.197 ; 7.197 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 7.142 ; 7.142 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 6.744 ; 6.744 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 6.741 ; 6.741 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 7.197 ; 7.197 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 6.727 ; 6.727 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 6.889 ; 6.889 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 7.115 ; 7.115 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 7.489 ; 7.489 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 7.489 ; 7.489 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 7.212 ; 7.212 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 7.115 ; 7.115 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 7.254 ; 7.254 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 7.099 ; 7.099 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 7.093 ; 7.093 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 7.073 ; 7.073 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 6.998 ; 6.998 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 6.879 ; 6.879 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 6.573 ; 6.573 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 6.998 ; 6.998 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 6.454 ; 6.454 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 6.873 ; 6.873 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 6.843 ; 6.843 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 5.676 ; 5.676 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 5.417 ; 5.417 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 5.607 ; 5.607 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 5.676 ; 5.676 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 5.181 ; 5.181 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 5.279 ; 5.279 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 5.563 ; 5.563 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 5.528 ; 5.528 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 5.476 ; 5.476 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 5.476 ; 5.476 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 4.810 ; 4.810 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 5.227 ; 5.227 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 5.125 ; 5.125 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 5.197 ; 5.197 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 5.162 ; 5.162 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 4.962 ; 4.962 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 5.926 ; 5.926 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 5.926 ; 5.926 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 5.788 ; 5.788 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 5.714 ; 5.714 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 5.798 ; 5.798 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 5.627 ; 5.627 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 5.532 ; 5.532 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 5.620 ; 5.620 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 5.962 ; 5.962 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 5.914 ; 5.914 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 5.539 ; 5.539 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 5.938 ; 5.938 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 5.591 ; 5.591 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 5.515 ; 5.515 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 5.384 ; 5.384 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 5.962 ; 5.962 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 5.256 ; 5.256 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 5.038 ; 5.038 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 4.840 ; 4.840 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 4.759 ; 4.759 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 4.942 ; 4.942 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 4.944 ; 4.944 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 5.256 ; 5.256 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 4.941 ; 4.941 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 4.916 ; 4.916 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 4.889 ; 4.889 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 4.916 ; 4.916 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 4.785 ; 4.785 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 4.859 ; 4.859 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 4.824 ; 4.824 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 4.843 ; 4.843 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 4.784 ; 4.784 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 4.695 ; 4.695 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 4.826 ; 4.826 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 4.735 ; 4.735 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 4.825 ; 4.825 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.847 ; 4.847 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 4.838 ; 4.838 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 4.832 ; 4.832 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.728 ; 4.728 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 4.847 ; 4.847 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.674 ; 4.674 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.704 ; 4.704 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.719 ; 4.719 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 4.583 ; 4.583 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.580 ; 4.580 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.592 ; 4.592 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.598 ; 4.598 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.490 ; 4.490 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.568 ; 4.568 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 4.457 ; 4.457 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.457 ; 4.457 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 4.825 ; 4.825 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 5.338 ; 5.338 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 5.317 ; 5.317 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.738 ; 4.738 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.565 ; 4.565 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.573 ; 4.573 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.601 ; 4.601 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.684 ; 4.684 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.721 ; 4.721 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 4.656 ; 4.656 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.659 ; 4.659 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.727 ; 4.727 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.738 ; 4.738 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.584 ; 3.584 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.514 ; 4.514 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.514 ; 4.514 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.487 ; 4.487 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.370 ; 4.370 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.482 ; 4.482 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.377 ; 4.377 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.380 ; 4.380 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.347 ; 4.347 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.359 ; 4.359 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.372 ; 4.372 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.471 ; 4.471 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 4.716 ; 4.716 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.719 ; 4.719 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.717 ; 4.717 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 4.700 ; 4.700 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 4.676 ; 4.676 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 4.719 ; 4.719 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 4.569 ; 4.569 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.485 ; 4.485 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.511 ; 4.511 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.472 ; 4.472 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.457 ; 4.457 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.450 ; 4.450 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 4.879 ; 4.879 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.584 ; 3.584 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 2.917 ; 2.917 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 2.917 ; 2.917 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 4.756 ; 4.756 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 5.012 ; 5.012 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 4.962 ; 4.962 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 4.868 ; 4.868 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 4.756 ; 4.756 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 5.479 ; 5.479 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 5.241 ; 5.241 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 4.921 ; 4.921 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 4.958 ; 4.958 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 4.921 ; 4.921 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 4.959 ; 4.959 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 5.076 ; 5.076 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 5.170 ; 5.170 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 5.155 ; 5.155 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 5.063 ; 5.063 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 5.435 ; 5.435 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 5.838 ; 5.838 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 5.440 ; 5.440 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 5.438 ; 5.438 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 5.892 ; 5.892 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 5.435 ; 5.435 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 5.594 ; 5.594 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 5.811 ; 5.811 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 5.831 ; 5.831 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 6.247 ; 6.247 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 5.971 ; 5.971 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 5.866 ; 5.866 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 6.017 ; 6.017 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 5.861 ; 5.861 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 5.845 ; 5.845 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 5.831 ; 5.831 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 5.295 ; 5.295 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 5.688 ; 5.688 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 5.374 ; 5.374 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 5.807 ; 5.807 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 5.295 ; 5.295 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 5.683 ; 5.683 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 5.765 ; 5.765 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 4.998 ; 4.998 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 5.137 ; 5.137 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 5.448 ; 5.448 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 5.510 ; 5.510 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 4.998 ; 4.998 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 5.083 ; 5.083 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 5.379 ; 5.379 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 5.341 ; 5.341 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 4.634 ; 4.634 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 5.294 ; 5.294 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 4.634 ; 4.634 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 4.902 ; 4.902 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 4.997 ; 4.997 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 5.068 ; 5.068 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 5.033 ; 5.033 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 4.767 ; 4.767 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 5.246 ; 5.246 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 5.634 ; 5.634 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 5.503 ; 5.503 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 5.418 ; 5.418 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 5.513 ; 5.513 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 5.342 ; 5.342 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 5.246 ; 5.246 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 5.335 ; 5.335 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 5.076 ; 5.076 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 5.617 ; 5.617 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 5.244 ; 5.244 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 5.640 ; 5.640 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 5.298 ; 5.298 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 5.216 ; 5.216 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 5.076 ; 5.076 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 5.657 ; 5.657 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 4.695 ; 4.695 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 5.038 ; 5.038 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 4.840 ; 4.840 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 4.759 ; 4.759 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 4.942 ; 4.942 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 4.944 ; 4.944 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 5.256 ; 5.256 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 4.941 ; 4.941 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 4.916 ; 4.916 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 4.889 ; 4.889 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 4.916 ; 4.916 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 4.785 ; 4.785 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 4.859 ; 4.859 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 4.824 ; 4.824 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 4.843 ; 4.843 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 4.784 ; 4.784 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 4.695 ; 4.695 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 4.826 ; 4.826 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 4.735 ; 4.735 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 4.825 ; 4.825 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.457 ; 4.457 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 4.838 ; 4.838 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 4.832 ; 4.832 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.728 ; 4.728 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 4.847 ; 4.847 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.674 ; 4.674 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.704 ; 4.704 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.719 ; 4.719 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 4.583 ; 4.583 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.580 ; 4.580 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.592 ; 4.592 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.598 ; 4.598 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.490 ; 4.490 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.568 ; 4.568 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 4.457 ; 4.457 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.457 ; 4.457 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 4.825 ; 4.825 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 5.338 ; 5.338 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 5.210 ; 5.210 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.565 ; 4.565 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.565 ; 4.565 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.573 ; 4.573 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.601 ; 4.601 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.684 ; 4.684 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.721 ; 4.721 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 4.656 ; 4.656 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.659 ; 4.659 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.727 ; 4.727 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.738 ; 4.738 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.584 ; 3.584 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.347 ; 4.347 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.514 ; 4.514 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.487 ; 4.487 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.370 ; 4.370 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.482 ; 4.482 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.377 ; 4.377 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.380 ; 4.380 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.347 ; 4.347 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.359 ; 4.359 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.372 ; 4.372 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.471 ; 4.471 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 4.716 ; 4.716 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.450 ; 4.450 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.717 ; 4.717 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 4.700 ; 4.700 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 4.676 ; 4.676 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 4.719 ; 4.719 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 4.569 ; 4.569 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.485 ; 4.485 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.511 ; 4.511 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.472 ; 4.472 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.457 ; 4.457 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.450 ; 4.450 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 4.879 ; 4.879 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.584 ; 3.584 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 2.917 ; 2.917 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 2.917 ; 2.917 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+---------------------------------------------------------+
; Propagation Delay                                       ;
+--------------+----------------+----+-------+-------+----+
; Input Port   ; Output Port    ; RR ; RF    ; FR    ; FF ;
+--------------+----------------+----+-------+-------+----+
; SWITCH_I[17] ; LED_GREEN_O[7] ;    ; 7.699 ; 7.699 ;    ;
+--------------+----------------+----+-------+-------+----+


+---------------------------------------------------------+
; Minimum Propagation Delay                               ;
+--------------+----------------+----+-------+-------+----+
; Input Port   ; Output Port    ; RR ; RF    ; FR    ; FF ;
+--------------+----------------+----+-------+-------+----+
; SWITCH_I[17] ; LED_GREEN_O[7] ;    ; 7.699 ; 7.699 ;    ;
+--------------+----------------+----+-------+-------+----+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 5.737 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 5.737 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 5.747 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 5.956 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 5.936 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 6.044 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 6.044 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 6.044 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 6.067 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 6.092 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 6.092 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 6.092 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 6.092 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 6.183 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 6.183 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 6.173 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 6.171 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 5.737 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 5.737 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 5.747 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 5.956 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 5.936 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 6.044 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 6.044 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 6.044 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 6.067 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 6.092 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 6.092 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 6.092 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 6.092 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 6.183 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 6.183 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 6.173 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 6.171 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 5.737     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 5.737     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 5.747     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 5.956     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 5.936     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 6.044     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 6.044     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 6.044     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 6.067     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 6.092     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 6.092     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 6.092     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 6.092     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 6.183     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 6.183     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 6.173     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 6.171     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 5.737     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 5.737     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 5.747     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 5.956     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 5.936     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 6.044     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 6.044     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 6.044     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 6.067     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 6.092     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 6.092     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 6.092     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 6.092     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 6.183     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 6.183     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 6.173     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 6.171     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                  ;
+-----------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                                     ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                          ; 2.154 ; 0.215 ; N/A      ; N/A     ; 4.000               ;
;  CLOCK_50_I                                               ; 3.183 ; 0.215 ; N/A      ; N/A     ; 7.981               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 2.154 ; 6.430 ; N/A      ; N/A     ; 4.000               ;
; Design-wide TNS                                           ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50_I                                               ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 4.966 ; 4.966 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 4.966 ; 4.966 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.864 ; 4.864 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.576 ; 4.576 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.864 ; 4.864 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.640 ; 4.640 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.546 ; 4.546 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.539 ; 4.539 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.353 ; 4.353 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.350 ; 4.350 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.224 ; 4.224 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.223 ; 4.223 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.261 ; 4.261 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.207 ; 4.207 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.297 ; 4.297 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.685 ; 4.685 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.533 ; 4.533 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.204 ; 4.204 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.445 ; 4.445 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 8.552 ; 8.552 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; 3.614 ; 3.614 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 8.552 ; 8.552 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 6.982 ; 6.982 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 2.846 ; 2.846 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -2.638 ; -2.638 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -2.638 ; -2.638 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -2.135 ; -2.135 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -2.382 ; -2.382 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -2.520 ; -2.520 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -2.422 ; -2.422 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.350 ; -2.350 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -2.320 ; -2.320 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.220 ; -2.220 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -2.215 ; -2.215 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -2.135 ; -2.135 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -2.182 ; -2.182 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -2.200 ; -2.200 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -2.145 ; -2.145 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -2.232 ; -2.232 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -2.419 ; -2.419 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -2.325 ; -2.325 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -2.135 ; -2.135 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -2.322 ; -2.322 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -0.428 ; -0.428 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; -0.428 ; -0.428 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -2.841 ; -2.841 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -2.845 ; -2.845 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.430 ; -1.430 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 10.298 ; 10.298 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 8.610  ; 8.610  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 8.592  ; 8.592  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 8.322  ; 8.322  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 7.974  ; 7.974  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 10.298 ; 10.298 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 9.155  ; 9.155  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 12.085 ; 12.085 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 11.624 ; 11.624 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 11.574 ; 11.574 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 11.614 ; 11.614 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 11.867 ; 11.867 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 12.085 ; 12.085 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 12.073 ; 12.073 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 11.853 ; 11.853 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 13.562 ; 13.562 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 13.470 ; 13.470 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 12.513 ; 12.513 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 12.626 ; 12.626 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 13.407 ; 13.407 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 12.583 ; 12.583 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 13.003 ; 13.003 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 13.562 ; 13.562 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 14.224 ; 14.224 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 14.224 ; 14.224 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 13.828 ; 13.828 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 13.527 ; 13.527 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 13.867 ; 13.867 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 13.550 ; 13.550 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 13.529 ; 13.529 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 13.513 ; 13.513 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 13.145 ; 13.145 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 12.884 ; 12.884 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 12.143 ; 12.143 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 13.145 ; 13.145 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 11.873 ; 11.873 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 12.924 ; 12.924 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 12.880 ; 12.880 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 10.235 ; 10.235 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 9.687  ; 9.687  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 10.162 ; 10.162 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 10.235 ; 10.235 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 9.072  ; 9.072  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 9.310  ; 9.310  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 9.969  ; 9.969  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 9.979  ; 9.979  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 9.546  ; 9.546  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 9.546  ; 9.546  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 8.335  ; 8.335  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 9.332  ; 9.332  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 9.080  ; 9.080  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 9.204  ; 9.204  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 9.144  ; 9.144  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 8.750  ; 8.750  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 10.677 ; 10.677 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 10.677 ; 10.677 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 10.417 ; 10.417 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 10.210 ; 10.210 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 10.425 ; 10.425 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 9.978  ; 9.978  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 9.773  ; 9.773  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 10.019 ; 10.019 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 10.532 ; 10.532 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 10.434 ; 10.434 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 9.752  ; 9.752  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 10.532 ; 10.532 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 10.031 ; 10.031 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 9.850  ; 9.850  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 9.451  ; 9.451  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 10.522 ; 10.522 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 8.952  ; 8.952  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 8.701  ; 8.701  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 8.198  ; 8.198  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 8.020  ; 8.020  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 8.494  ; 8.494  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.490  ; 8.490  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 8.952  ; 8.952  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 8.439  ; 8.439  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 8.438  ; 8.438  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 8.407  ; 8.407  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 8.456  ; 8.456  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 8.130  ; 8.130  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 8.284  ; 8.284  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 8.242  ; 8.242  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 8.248  ; 8.248  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 8.140  ; 8.140  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 7.926  ; 7.926  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 8.243  ; 8.243  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 7.987  ; 7.987  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 8.210  ; 8.210  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 8.257  ; 8.257  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 8.257  ; 8.257  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 8.245  ; 8.245  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 8.011  ; 8.011  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 8.247  ; 8.247  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 7.950  ; 7.950  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 7.992  ; 7.992  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 8.021  ; 8.021  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 7.747  ; 7.747  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 7.766  ; 7.766  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 7.712  ; 7.712  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 7.725  ; 7.725  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 7.747  ; 7.747  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 7.509  ; 7.509  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 7.701  ; 7.701  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 7.465  ; 7.465  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 7.464  ; 7.464  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 8.210  ; 8.210  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 8.994  ; 8.994  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 9.298  ; 9.298  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 8.052  ; 8.052  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 7.724  ; 7.724  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 7.737  ; 7.737  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 7.777  ; 7.777  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 7.811  ; 7.811  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 7.878  ; 7.878  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 7.959  ; 7.959  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 7.850  ; 7.850  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 7.862  ; 7.862  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 8.028  ; 8.028  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 8.052  ; 8.052  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.115  ; 6.115  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 7.576  ; 7.576  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 7.576  ; 7.576  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 7.526  ; 7.526  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 7.278  ; 7.278  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 7.515  ; 7.515  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 7.282  ; 7.282  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 7.289  ; 7.289  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 7.258  ; 7.258  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 7.259  ; 7.259  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 7.277  ; 7.277  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 7.497  ; 7.497  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 8.016  ; 8.016  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 8.025  ; 8.025  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 8.024  ; 8.024  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 8.009  ; 8.009  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 7.893  ; 7.893  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 8.025  ; 8.025  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 7.718  ; 7.718  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 7.513  ; 7.513  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 7.577  ; 7.577  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 7.499  ; 7.499  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 7.484  ; 7.484  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 7.476  ; 7.476  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 8.350  ; 8.350  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.115  ; 6.115  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 5.171  ; 5.171  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 5.171  ; 5.171  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 4.756 ; 4.756 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 5.012 ; 5.012 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 4.962 ; 4.962 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 4.868 ; 4.868 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 4.756 ; 4.756 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 5.479 ; 5.479 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 5.241 ; 5.241 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 4.921 ; 4.921 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 4.958 ; 4.958 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 4.921 ; 4.921 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 4.959 ; 4.959 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 5.076 ; 5.076 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 5.170 ; 5.170 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 5.155 ; 5.155 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 5.063 ; 5.063 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 5.435 ; 5.435 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 5.838 ; 5.838 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 5.440 ; 5.440 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 5.438 ; 5.438 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 5.892 ; 5.892 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 5.435 ; 5.435 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 5.594 ; 5.594 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 5.811 ; 5.811 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 5.831 ; 5.831 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 6.247 ; 6.247 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 5.971 ; 5.971 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 5.866 ; 5.866 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 6.017 ; 6.017 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 5.861 ; 5.861 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 5.845 ; 5.845 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 5.831 ; 5.831 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 5.295 ; 5.295 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 5.688 ; 5.688 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 5.374 ; 5.374 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 5.807 ; 5.807 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 5.295 ; 5.295 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 5.683 ; 5.683 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 5.765 ; 5.765 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 4.998 ; 4.998 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 5.137 ; 5.137 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 5.448 ; 5.448 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 5.510 ; 5.510 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 4.998 ; 4.998 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 5.083 ; 5.083 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 5.379 ; 5.379 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 5.341 ; 5.341 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 4.634 ; 4.634 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 5.294 ; 5.294 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 4.634 ; 4.634 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 4.902 ; 4.902 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 4.997 ; 4.997 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 5.068 ; 5.068 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 5.033 ; 5.033 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 4.767 ; 4.767 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 5.246 ; 5.246 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 5.634 ; 5.634 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 5.503 ; 5.503 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 5.418 ; 5.418 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 5.513 ; 5.513 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 5.342 ; 5.342 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 5.246 ; 5.246 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 5.335 ; 5.335 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 5.076 ; 5.076 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 5.617 ; 5.617 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 5.244 ; 5.244 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 5.640 ; 5.640 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 5.298 ; 5.298 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 5.216 ; 5.216 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 5.076 ; 5.076 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 5.657 ; 5.657 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 4.695 ; 4.695 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 5.038 ; 5.038 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 4.840 ; 4.840 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 4.759 ; 4.759 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 4.942 ; 4.942 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 4.944 ; 4.944 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 5.256 ; 5.256 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 4.941 ; 4.941 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 4.916 ; 4.916 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 4.889 ; 4.889 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 4.916 ; 4.916 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 4.785 ; 4.785 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 4.859 ; 4.859 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 4.824 ; 4.824 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 4.843 ; 4.843 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 4.784 ; 4.784 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 4.695 ; 4.695 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 4.826 ; 4.826 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 4.735 ; 4.735 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 4.825 ; 4.825 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.457 ; 4.457 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 4.838 ; 4.838 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 4.832 ; 4.832 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.728 ; 4.728 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 4.847 ; 4.847 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.674 ; 4.674 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.704 ; 4.704 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.719 ; 4.719 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 4.583 ; 4.583 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.580 ; 4.580 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.592 ; 4.592 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.598 ; 4.598 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.490 ; 4.490 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.568 ; 4.568 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 4.457 ; 4.457 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.457 ; 4.457 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 4.825 ; 4.825 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 5.338 ; 5.338 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 5.210 ; 5.210 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.565 ; 4.565 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.565 ; 4.565 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.573 ; 4.573 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.601 ; 4.601 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.684 ; 4.684 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.721 ; 4.721 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 4.656 ; 4.656 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.659 ; 4.659 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.727 ; 4.727 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.738 ; 4.738 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.584 ; 3.584 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.347 ; 4.347 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.514 ; 4.514 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.487 ; 4.487 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.370 ; 4.370 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.482 ; 4.482 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.377 ; 4.377 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.380 ; 4.380 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.347 ; 4.347 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.359 ; 4.359 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.372 ; 4.372 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.471 ; 4.471 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 4.716 ; 4.716 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.450 ; 4.450 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.717 ; 4.717 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 4.700 ; 4.700 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 4.676 ; 4.676 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 4.719 ; 4.719 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 4.569 ; 4.569 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.485 ; 4.485 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.511 ; 4.511 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.472 ; 4.472 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.457 ; 4.457 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.450 ; 4.450 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 4.879 ; 4.879 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.584 ; 3.584 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 2.917 ; 2.917 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 2.917 ; 2.917 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-----------------------------------------------------------+
; Progagation Delay                                         ;
+--------------+----------------+----+--------+--------+----+
; Input Port   ; Output Port    ; RR ; RF     ; FR     ; FF ;
+--------------+----------------+----+--------+--------+----+
; SWITCH_I[17] ; LED_GREEN_O[7] ;    ; 13.630 ; 13.630 ;    ;
+--------------+----------------+----+--------+--------+----+


+---------------------------------------------------------+
; Minimum Progagation Delay                               ;
+--------------+----------------+----+-------+-------+----+
; Input Port   ; Output Port    ; RR ; RF    ; FR    ; FF ;
+--------------+----------------+----+-------+-------+----+
; SWITCH_I[17] ; LED_GREEN_O[7] ;    ; 7.699 ; 7.699 ;    ;
+--------------+----------------+----+-------+-------+----+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 63228274 ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 63228274 ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 1144  ; 1144 ;
; Unconstrained Output Ports      ; 135   ; 135  ;
; Unconstrained Output Port Paths ; 670   ; 670  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Nov 25 20:14:59 2016
Info: Command: quartus_sta final_project -c final_project
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'final_project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50_I CLOCK_50_I
    Info (332110): create_generated_clock -source {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]} {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 2.154
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.154         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     3.183         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50_I 
    Info (332119):     7.616         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     8.077         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 3.450
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.450         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    13.237         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50_I 
    Info (332119):     6.430         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     7.981         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 467 megabytes
    Info: Processing ended: Fri Nov 25 20:15:02 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


