Timing Analyzer report for LSTM_network
Mon Apr 15 14:20:13 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clock'
 14. Slow 1200mV 85C Model Hold: 'clock'
 15. Slow 1200mV 85C Model Recovery: 'clock'
 16. Slow 1200mV 85C Model Removal: 'clock'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clock'
 25. Slow 1200mV 0C Model Hold: 'clock'
 26. Slow 1200mV 0C Model Recovery: 'clock'
 27. Slow 1200mV 0C Model Removal: 'clock'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'clock'
 35. Fast 1200mV 0C Model Hold: 'clock'
 36. Fast 1200mV 0C Model Recovery: 'clock'
 37. Fast 1200mV 0C Model Removal: 'clock'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Unconstrained Input Ports
 56. Unconstrained Output Ports
 57. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Timing Analyzer                                     ;
; Revision Name         ; LSTM_network                                        ;
; Device Family         ; Cyclone 10 LP                                       ;
; Device Name           ; 10CL010YM164C6G                                     ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.35        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  11.7%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; SDC1.sdc      ; OK     ; Mon Apr 15 14:20:12 2024 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 26.000 ; 38.46 MHz ; 0.000 ; 13.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 38.51 MHz ; 38.51 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clock ; 0.032 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.341 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; 19.035 ; 0.000                 ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clock ; 2.011 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; 12.519 ; 0.000                            ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                ;
+-------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.032 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.261      ; 26.244     ;
; 0.033 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.261      ; 26.243     ;
; 0.047 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.266      ; 26.234     ;
; 0.083 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.260      ; 26.192     ;
; 0.084 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.260      ; 26.191     ;
; 0.098 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.265      ; 26.182     ;
; 0.240 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.262      ; 26.037     ;
; 0.291 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.261      ; 25.985     ;
; 0.440 ; STATE.S35 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.260      ; 25.835     ;
; 0.441 ; STATE.S35 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.260      ; 25.834     ;
; 0.453 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[42] ; clock        ; clock       ; 26.000       ; 0.265      ; 25.827     ;
; 0.455 ; STATE.S35 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.265      ; 25.825     ;
; 0.483 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[15] ; clock        ; clock       ; 26.000       ; 0.251      ; 25.783     ;
; 0.485 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[15] ; clock        ; clock       ; 26.000       ; 0.251      ; 25.781     ;
; 0.494 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[7]  ; clock        ; clock       ; 26.000       ; 0.258      ; 25.779     ;
; 0.504 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[42] ; clock        ; clock       ; 26.000       ; 0.264      ; 25.775     ;
; 0.520 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.260      ; 25.755     ;
; 0.523 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.260      ; 25.752     ;
; 0.534 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[15] ; clock        ; clock       ; 26.000       ; 0.250      ; 25.731     ;
; 0.536 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[15] ; clock        ; clock       ; 26.000       ; 0.250      ; 25.729     ;
; 0.537 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[8]  ; clock        ; clock       ; 26.000       ; 0.266      ; 25.744     ;
; 0.539 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[8]  ; clock        ; clock       ; 26.000       ; 0.266      ; 25.742     ;
; 0.545 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[7]  ; clock        ; clock       ; 26.000       ; 0.257      ; 25.727     ;
; 0.551 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.260      ; 25.724     ;
; 0.552 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.260      ; 25.723     ;
; 0.552 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[26] ; clock        ; clock       ; 26.000       ; 0.265      ; 25.728     ;
; 0.554 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[26] ; clock        ; clock       ; 26.000       ; 0.265      ; 25.726     ;
; 0.555 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.265      ; 25.725     ;
; 0.564 ; STATE.S39 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.260      ; 25.711     ;
; 0.565 ; STATE.S39 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.260      ; 25.710     ;
; 0.566 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.265      ; 25.714     ;
; 0.571 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.259      ; 25.703     ;
; 0.574 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.259      ; 25.700     ;
; 0.579 ; STATE.S39 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.265      ; 25.701     ;
; 0.579 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.261      ; 25.697     ;
; 0.580 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.261      ; 25.696     ;
; 0.582 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[5]  ; clock        ; clock       ; 26.000       ; 0.262      ; 25.695     ;
; 0.588 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[8]  ; clock        ; clock       ; 26.000       ; 0.265      ; 25.692     ;
; 0.590 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[8]  ; clock        ; clock       ; 26.000       ; 0.265      ; 25.690     ;
; 0.594 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.266      ; 25.687     ;
; 0.603 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[26] ; clock        ; clock       ; 26.000       ; 0.264      ; 25.676     ;
; 0.603 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.260      ; 25.672     ;
; 0.604 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.260      ; 25.671     ;
; 0.605 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[26] ; clock        ; clock       ; 26.000       ; 0.264      ; 25.674     ;
; 0.606 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.264      ; 25.673     ;
; 0.615 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.260      ; 25.660     ;
; 0.616 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.260      ; 25.659     ;
; 0.618 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.265      ; 25.662     ;
; 0.618 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.276      ; 25.673     ;
; 0.620 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.276      ; 25.671     ;
; 0.629 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[33] ; clock        ; clock       ; 26.000       ; 0.261      ; 25.647     ;
; 0.630 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.265      ; 25.650     ;
; 0.633 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[5]  ; clock        ; clock       ; 26.000       ; 0.261      ; 25.643     ;
; 0.636 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[28] ; clock        ; clock       ; 26.000       ; 0.276      ; 25.655     ;
; 0.639 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[28] ; clock        ; clock       ; 26.000       ; 0.276      ; 25.652     ;
; 0.643 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[14] ; clock        ; clock       ; 26.000       ; 0.252      ; 25.624     ;
; 0.648 ; STATE.S35 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.261      ; 25.628     ;
; 0.669 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.275      ; 25.621     ;
; 0.671 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.275      ; 25.619     ;
; 0.680 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[33] ; clock        ; clock       ; 26.000       ; 0.260      ; 25.595     ;
; 0.687 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[28] ; clock        ; clock       ; 26.000       ; 0.275      ; 25.603     ;
; 0.690 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[28] ; clock        ; clock       ; 26.000       ; 0.275      ; 25.600     ;
; 0.692 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[42] ; clock        ; clock       ; 26.000       ; 0.261      ; 25.584     ;
; 0.694 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[14] ; clock        ; clock       ; 26.000       ; 0.251      ; 25.572     ;
; 0.695 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[13] ; clock        ; clock       ; 26.000       ; 0.258      ; 25.578     ;
; 0.697 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[13] ; clock        ; clock       ; 26.000       ; 0.258      ; 25.576     ;
; 0.716 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[32] ; clock        ; clock       ; 26.000       ; 0.264      ; 25.563     ;
; 0.729 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[36] ; clock        ; clock       ; 26.000       ; 0.260      ; 25.546     ;
; 0.731 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.261      ; 25.545     ;
; 0.731 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[36] ; clock        ; clock       ; 26.000       ; 0.260      ; 25.544     ;
; 0.732 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.261      ; 25.544     ;
; 0.734 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[37] ; clock        ; clock       ; 26.000       ; 0.258      ; 25.539     ;
; 0.743 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[42] ; clock        ; clock       ; 26.000       ; 0.260      ; 25.532     ;
; 0.746 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[13] ; clock        ; clock       ; 26.000       ; 0.257      ; 25.526     ;
; 0.746 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.266      ; 25.535     ;
; 0.748 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[13] ; clock        ; clock       ; 26.000       ; 0.257      ; 25.524     ;
; 0.751 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.260      ; 25.524     ;
; 0.752 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.260      ; 25.523     ;
; 0.758 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[1]  ; clock        ; clock       ; 26.000       ; 0.261      ; 25.518     ;
; 0.759 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.261      ; 25.517     ;
; 0.761 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[1]  ; clock        ; clock       ; 26.000       ; 0.261      ; 25.515     ;
; 0.765 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.261      ; 25.511     ;
; 0.765 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[33] ; clock        ; clock       ; 26.000       ; 0.261      ; 25.511     ;
; 0.765 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[5]  ; clock        ; clock       ; 26.000       ; 0.261      ; 25.511     ;
; 0.766 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.265      ; 25.514     ;
; 0.766 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.261      ; 25.510     ;
; 0.767 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[32] ; clock        ; clock       ; 26.000       ; 0.263      ; 25.511     ;
; 0.772 ; STATE.S39 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.261      ; 25.504     ;
; 0.774 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[34] ; clock        ; clock       ; 26.000       ; 0.264      ; 25.505     ;
; 0.776 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[34] ; clock        ; clock       ; 26.000       ; 0.264      ; 25.503     ;
; 0.780 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.266      ; 25.501     ;
; 0.780 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[36] ; clock        ; clock       ; 26.000       ; 0.259      ; 25.494     ;
; 0.782 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[36] ; clock        ; clock       ; 26.000       ; 0.259      ; 25.492     ;
; 0.782 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[14] ; clock        ; clock       ; 26.000       ; 0.252      ; 25.485     ;
; 0.785 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[37] ; clock        ; clock       ; 26.000       ; 0.257      ; 25.487     ;
; 0.785 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[7]  ; clock        ; clock       ; 26.000       ; 0.261      ; 25.491     ;
; 0.787 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.262      ; 25.490     ;
; 0.806 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[47] ; clock        ; clock       ; 26.000       ; 0.251      ; 25.460     ;
; 0.809 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[1]  ; clock        ; clock       ; 26.000       ; 0.260      ; 25.466     ;
; 0.811 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.261      ; 25.465     ;
+-------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.341 ; shiftReg:l0|reg[4][1]                                                                   ; shiftReg:l0|reg[5][1]                                                                   ; clock        ; clock       ; 0.000        ; 0.431      ; 0.929      ;
; 0.341 ; STATE.IDLE                                                                              ; STATE.IDLE                                                                              ; clock        ; clock       ; 0.000        ; 0.079      ; 0.577      ;
; 0.356 ; STATE.READIN                                                                            ; STATE.READIN                                                                            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.371 ; shiftReg:l0|reg[7][30]                                                                  ; shiftReg:l0|reg[8][30]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.592      ;
; 0.371 ; shiftReg:l0|reg[7][3]                                                                   ; shiftReg:l0|reg[8][3]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.592      ;
; 0.372 ; STATE.S24                                                                               ; STATE.S25                                                                               ; clock        ; clock       ; 0.000        ; 0.064      ; 0.593      ;
; 0.372 ; shiftReg:l0|reg[7][23]                                                                  ; shiftReg:l0|reg[8][23]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.593      ;
; 0.372 ; shiftReg:l0|reg[2][10]                                                                  ; shiftReg:l0|reg[3][10]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.593      ;
; 0.372 ; shiftReg:l0|reg[0][25]                                                                  ; shiftReg:l0|reg[1][25]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.593      ;
; 0.372 ; shiftReg:l0|reg[2][25]                                                                  ; shiftReg:l0|reg[3][25]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.593      ;
; 0.373 ; STATE.S30                                                                               ; STATE.S31                                                                               ; clock        ; clock       ; 0.000        ; 0.064      ; 0.594      ;
; 0.373 ; shiftReg:l0|reg[0][29]                                                                  ; shiftReg:l0|reg[1][29]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.594      ;
; 0.373 ; shiftReg:l0|reg[0][24]                                                                  ; shiftReg:l0|reg[1][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.594      ;
; 0.373 ; shiftReg:l0|reg[2][6]                                                                   ; shiftReg:l0|reg[3][6]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.594      ;
; 0.374 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.qnan                                           ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan                                           ; clock        ; clock       ; 0.000        ; 0.063      ; 0.594      ;
; 0.374 ; shiftReg:l0|reg[7][8]                                                                   ; shiftReg:l0|reg[8][8]                                                                   ; clock        ; clock       ; 0.000        ; 0.063      ; 0.594      ;
; 0.374 ; shiftReg:l0|reg[4][4]                                                                   ; shiftReg:l0|reg[5][4]                                                                   ; clock        ; clock       ; 0.000        ; 0.063      ; 0.594      ;
; 0.375 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.inf                                            ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.inf                                            ; clock        ; clock       ; 0.000        ; 0.063      ; 0.595      ;
; 0.377 ; shiftReg:l0|reg[4][2]                                                                   ; shiftReg:l0|reg[5][2]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.598      ;
; 0.377 ; shiftReg:l0|reg[1][22]                                                                  ; shiftReg:l0|reg[2][22]                                                                  ; clock        ; clock       ; 0.000        ; 0.065      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[5][14]                                                                  ; shiftReg:l0|reg[6][14]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[4][12]                                                                  ; shiftReg:l0|reg[5][12]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.598      ;
; 0.378 ; shiftReg:l0|reg[5][20]                                                                  ; shiftReg:l0|reg[6][20]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[4][20]                                                                  ; shiftReg:l0|reg[5][20]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[1][11]                                                                  ; shiftReg:l0|reg[2][11]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[2][11]                                                                  ; shiftReg:l0|reg[3][11]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[4][17]                                                                  ; shiftReg:l0|reg[5][17]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[4][24]                                                                  ; shiftReg:l0|reg[5][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[4][27]                                                                  ; shiftReg:l0|reg[5][27]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[5][16]                                                                  ; shiftReg:l0|reg[6][16]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[4][6]                                                                   ; shiftReg:l0|reg[5][6]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[7][18]                                                                  ; shiftReg:l0|reg[8][18]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.598      ;
; 0.378 ; shiftReg:l0|reg[4][5]                                                                   ; shiftReg:l0|reg[5][5]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.379 ; shiftReg:l0|reg[2][31]                                                                  ; shiftReg:l0|reg[3][31]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[5][15]                                                                  ; shiftReg:l0|reg[6][15]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; shiftReg:l0|reg[7][15]                                                                  ; shiftReg:l0|reg[8][15]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; shiftReg:l0|reg[2][21]                                                                  ; shiftReg:l0|reg[3][21]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[5][21]                                                                  ; shiftReg:l0|reg[6][21]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[4][10]                                                                  ; shiftReg:l0|reg[5][10]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[5][10]                                                                  ; shiftReg:l0|reg[6][10]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[2][29]                                                                  ; shiftReg:l0|reg[3][29]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[3][11]                                                                  ; shiftReg:l0|reg[4][11]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[5][17]                                                                  ; shiftReg:l0|reg[6][17]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[2][24]                                                                  ; shiftReg:l0|reg[3][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[2][27]                                                                  ; shiftReg:l0|reg[3][27]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[4][19]                                                                  ; shiftReg:l0|reg[5][19]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[5][19]                                                                  ; shiftReg:l0|reg[6][19]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[5][2]                                                                   ; shiftReg:l0|reg[6][2]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[2][22]                                                                  ; shiftReg:l0|reg[3][22]                                                                  ; clock        ; clock       ; 0.000        ; 0.065      ; 0.601      ;
; 0.379 ; shiftReg:l0|reg[5][22]                                                                  ; shiftReg:l0|reg[6][22]                                                                  ; clock        ; clock       ; 0.000        ; 0.065      ; 0.601      ;
; 0.380 ; shiftReg:l0|reg[3][15]                                                                  ; shiftReg:l0|reg[4][15]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; shiftReg:l0|reg[6][15]                                                                  ; shiftReg:l0|reg[7][15]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; shiftReg:l0|reg[3][12]                                                                  ; shiftReg:l0|reg[4][12]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; shiftReg:l0|reg[6][12]                                                                  ; shiftReg:l0|reg[7][12]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; shiftReg:l0|reg[7][31]                                                                  ; shiftReg:l0|reg[8][31]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.601      ;
; 0.380 ; shiftReg:l0|reg[5][13]                                                                  ; shiftReg:l0|reg[6][13]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.601      ;
; 0.380 ; shiftReg:l0|reg[5][0]                                                                   ; shiftReg:l0|reg[6][0]                                                                   ; clock        ; clock       ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; shiftReg:l0|reg[4][25]                                                                  ; shiftReg:l0|reg[5][25]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.601      ;
; 0.380 ; shiftReg:l0|reg[1][29]                                                                  ; shiftReg:l0|reg[2][29]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.601      ;
; 0.380 ; shiftReg:l0|reg[5][9]                                                                   ; shiftReg:l0|reg[6][9]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.601      ;
; 0.380 ; shiftReg:l0|reg[6][11]                                                                  ; shiftReg:l0|reg[7][11]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.601      ;
; 0.380 ; shiftReg:l0|reg[4][28]                                                                  ; shiftReg:l0|reg[5][28]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.601      ;
; 0.380 ; shiftReg:l0|reg[1][24]                                                                  ; shiftReg:l0|reg[2][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.601      ;
; 0.380 ; shiftReg:l0|reg[5][3]                                                                   ; shiftReg:l0|reg[6][3]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.601      ;
; 0.381 ; shiftReg:l0|reg[2][12]                                                                  ; shiftReg:l0|reg[3][12]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.601      ;
; 0.381 ; shiftReg:l0|reg[5][24]                                                                  ; shiftReg:l0|reg[6][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.602      ;
; 0.381 ; shiftReg:l0|reg[2][18]                                                                  ; shiftReg:l0|reg[3][18]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.601      ;
; 0.382 ; shiftReg:l0|reg[4][8]                                                                   ; shiftReg:l0|reg[5][8]                                                                   ; clock        ; clock       ; 0.000        ; 0.063      ; 0.602      ;
; 0.393 ; shiftReg:l0|reg[7][11]                                                                  ; shiftReg:l0|reg[8][11]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.614      ;
; 0.419 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.640      ;
; 0.500 ; shiftReg:l0|reg[2][9]                                                                   ; shiftReg:l0|reg[3][9]                                                                   ; clock        ; clock       ; 0.000        ; 0.078      ; 0.735      ;
; 0.500 ; shiftReg:l0|reg[0][19]                                                                  ; shiftReg:l0|reg[1][19]                                                                  ; clock        ; clock       ; 0.000        ; 0.079      ; 0.736      ;
; 0.500 ; shiftReg:l0|reg[0][6]                                                                   ; shiftReg:l0|reg[1][6]                                                                   ; clock        ; clock       ; 0.000        ; 0.079      ; 0.736      ;
; 0.501 ; d_flip_flop:f1|q                                                                        ; d_flip_flop:f2|q                                                                        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.737      ;
; 0.501 ; shiftReg:l0|reg[0][10]                                                                  ; shiftReg:l0|reg[1][10]                                                                  ; clock        ; clock       ; 0.000        ; 0.078      ; 0.736      ;
; 0.501 ; shiftReg:l0|reg[1][2]                                                                   ; shiftReg:l0|reg[2][2]                                                                   ; clock        ; clock       ; 0.000        ; 0.078      ; 0.736      ;
; 0.504 ; shiftReg:l0|reg[1][28]                                                                  ; shiftReg:l0|reg[2][28]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.725      ;
; 0.505 ; shiftReg:l0|reg[7][19]                                                                  ; shiftReg:l0|reg[8][19]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.726      ;
; 0.506 ; shiftReg:l0|reg[0][15]                                                                  ; shiftReg:l0|reg[1][15]                                                                  ; clock        ; clock       ; 0.000        ; 0.078      ; 0.741      ;
; 0.507 ; shiftReg:l0|reg[0][21]                                                                  ; shiftReg:l0|reg[1][21]                                                                  ; clock        ; clock       ; 0.000        ; 0.079      ; 0.743      ;
; 0.507 ; shiftReg:l0|reg[1][31]                                                                  ; shiftReg:l0|reg[2][31]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.728      ;
; 0.508 ; shiftReg:l0|reg[0][8]                                                                   ; shiftReg:l0|reg[1][8]                                                                   ; clock        ; clock       ; 0.000        ; 0.078      ; 0.743      ;
; 0.508 ; shiftReg:l0|reg[6][6]                                                                   ; shiftReg:l0|reg[7][6]                                                                   ; clock        ; clock       ; 0.000        ; 0.078      ; 0.743      ;
; 0.509 ; shiftReg:l0|reg[0][12]                                                                  ; shiftReg:l0|reg[1][12]                                                                  ; clock        ; clock       ; 0.000        ; 0.078      ; 0.744      ;
; 0.510 ; shiftReg:l0|reg[7][17]                                                                  ; shiftReg:l0|reg[8][17]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.731      ;
; 0.513 ; shiftReg:l0|reg[3][20]                                                                  ; shiftReg:l0|reg[4][20]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.734      ;
; 0.513 ; STATE.S42                                                                               ; STATE.S43                                                                               ; clock        ; clock       ; 0.000        ; 0.064      ; 0.734      ;
; 0.513 ; shiftReg:l0|reg[3][2]                                                                   ; shiftReg:l0|reg[4][2]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.734      ;
; 0.513 ; shiftReg:l0|reg[3][18]                                                                  ; shiftReg:l0|reg[4][18]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.733      ;
; 0.513 ; shiftReg:l0|reg[3][22]                                                                  ; shiftReg:l0|reg[4][22]                                                                  ; clock        ; clock       ; 0.000        ; 0.065      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[3][1]                                                                   ; shiftReg:l0|reg[4][1]                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[3][21]                                                                  ; shiftReg:l0|reg[4][21]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[1][20]                                                                  ; shiftReg:l0|reg[2][20]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[3][13]                                                                  ; shiftReg:l0|reg[4][13]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[3][29]                                                                  ; shiftReg:l0|reg[4][29]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; STATE.S45                                                                               ; STATE.S46                                                                               ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[3][8]                                                                   ; shiftReg:l0|reg[4][8]                                                                   ; clock        ; clock       ; 0.000        ; 0.063      ; 0.734      ;
; 0.514 ; shiftReg:l0|reg[3][24]                                                                  ; shiftReg:l0|reg[4][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[3][19]                                                                  ; shiftReg:l0|reg[4][19]                                                                  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[4][18]                                                                  ; shiftReg:l0|reg[5][18]                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.734      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock'                                                                                                          ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; 19.035 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[6]  ; clock        ; clock       ; 26.000       ; -0.430     ; 6.550      ;
; 19.035 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[16] ; clock        ; clock       ; 26.000       ; -0.430     ; 6.550      ;
; 19.035 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[4]  ; clock        ; clock       ; 26.000       ; -0.430     ; 6.550      ;
; 19.035 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[5]  ; clock        ; clock       ; 26.000       ; -0.430     ; 6.550      ;
; 19.035 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[22] ; clock        ; clock       ; 26.000       ; -0.430     ; 6.550      ;
; 19.035 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[19] ; clock        ; clock       ; 26.000       ; -0.430     ; 6.550      ;
; 19.035 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[0]  ; clock        ; clock       ; 26.000       ; -0.430     ; 6.550      ;
; 19.035 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[15] ; clock        ; clock       ; 26.000       ; -0.430     ; 6.550      ;
; 19.035 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[10] ; clock        ; clock       ; 26.000       ; -0.430     ; 6.550      ;
; 19.035 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[3]  ; clock        ; clock       ; 26.000       ; -0.430     ; 6.550      ;
; 19.035 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[1]  ; clock        ; clock       ; 26.000       ; -0.430     ; 6.550      ;
; 19.384 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[6]  ; clock        ; clock       ; 26.000       ; -0.046     ; 6.585      ;
; 19.384 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[5]  ; clock        ; clock       ; 26.000       ; -0.046     ; 6.585      ;
; 19.384 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[22] ; clock        ; clock       ; 26.000       ; -0.046     ; 6.585      ;
; 19.384 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[10] ; clock        ; clock       ; 26.000       ; -0.046     ; 6.585      ;
; 19.384 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[3]  ; clock        ; clock       ; 26.000       ; -0.046     ; 6.585      ;
; 19.384 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[1]  ; clock        ; clock       ; 26.000       ; -0.046     ; 6.585      ;
; 19.384 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[0]  ; clock        ; clock       ; 26.000       ; -0.046     ; 6.585      ;
; 19.384 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[15] ; clock        ; clock       ; 26.000       ; -0.046     ; 6.585      ;
; 19.384 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[19] ; clock        ; clock       ; 26.000       ; -0.046     ; 6.585      ;
; 19.384 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[4]  ; clock        ; clock       ; 26.000       ; -0.046     ; 6.585      ;
; 19.384 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[16] ; clock        ; clock       ; 26.000       ; -0.046     ; 6.585      ;
; 19.604 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[6]  ; clock        ; clock       ; 26.000       ; -0.050     ; 6.361      ;
; 19.604 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[1]  ; clock        ; clock       ; 26.000       ; -0.050     ; 6.361      ;
; 19.604 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[3]  ; clock        ; clock       ; 26.000       ; -0.050     ; 6.361      ;
; 19.604 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[10] ; clock        ; clock       ; 26.000       ; -0.050     ; 6.361      ;
; 19.604 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[0]  ; clock        ; clock       ; 26.000       ; -0.050     ; 6.361      ;
; 19.604 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[15] ; clock        ; clock       ; 26.000       ; -0.050     ; 6.361      ;
; 19.604 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[19] ; clock        ; clock       ; 26.000       ; -0.050     ; 6.361      ;
; 19.604 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[22] ; clock        ; clock       ; 26.000       ; -0.050     ; 6.361      ;
; 19.604 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[4]  ; clock        ; clock       ; 26.000       ; -0.050     ; 6.361      ;
; 19.604 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[5]  ; clock        ; clock       ; 26.000       ; -0.050     ; 6.361      ;
; 19.604 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[16] ; clock        ; clock       ; 26.000       ; -0.050     ; 6.361      ;
; 19.619 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[6]  ; clock        ; clock       ; 26.000       ; -0.050     ; 6.346      ;
; 19.619 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[10] ; clock        ; clock       ; 26.000       ; -0.050     ; 6.346      ;
; 19.619 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[5]  ; clock        ; clock       ; 26.000       ; -0.050     ; 6.346      ;
; 19.619 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[15] ; clock        ; clock       ; 26.000       ; -0.050     ; 6.346      ;
; 19.619 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[3]  ; clock        ; clock       ; 26.000       ; -0.050     ; 6.346      ;
; 19.619 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[1]  ; clock        ; clock       ; 26.000       ; -0.050     ; 6.346      ;
; 19.619 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[0]  ; clock        ; clock       ; 26.000       ; -0.050     ; 6.346      ;
; 19.619 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[4]  ; clock        ; clock       ; 26.000       ; -0.050     ; 6.346      ;
; 19.619 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[22] ; clock        ; clock       ; 26.000       ; -0.050     ; 6.346      ;
; 19.619 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[19] ; clock        ; clock       ; 26.000       ; -0.050     ; 6.346      ;
; 19.619 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[16] ; clock        ; clock       ; 26.000       ; -0.050     ; 6.346      ;
; 19.833 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[23] ; clock        ; clock       ; 26.000       ; -0.418     ; 5.764      ;
; 19.986 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[31] ; clock        ; clock       ; 26.000       ; -0.417     ; 5.612      ;
; 19.986 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[28] ; clock        ; clock       ; 26.000       ; -0.417     ; 5.612      ;
; 19.986 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[25] ; clock        ; clock       ; 26.000       ; -0.417     ; 5.612      ;
; 19.986 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[27] ; clock        ; clock       ; 26.000       ; -0.417     ; 5.612      ;
; 19.986 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[29] ; clock        ; clock       ; 26.000       ; -0.417     ; 5.612      ;
; 19.999 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[18] ; clock        ; clock       ; 26.000       ; -0.429     ; 5.587      ;
; 19.999 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[13] ; clock        ; clock       ; 26.000       ; -0.429     ; 5.587      ;
; 19.999 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[12] ; clock        ; clock       ; 26.000       ; -0.429     ; 5.587      ;
; 19.999 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[19] ; clock        ; clock       ; 26.000       ; -0.429     ; 5.587      ;
; 19.999 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[3]  ; clock        ; clock       ; 26.000       ; -0.429     ; 5.587      ;
; 19.999 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[15] ; clock        ; clock       ; 26.000       ; -0.429     ; 5.587      ;
; 19.999 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[23] ; clock        ; clock       ; 26.000       ; -0.429     ; 5.587      ;
; 19.999 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[2]  ; clock        ; clock       ; 26.000       ; -0.429     ; 5.587      ;
; 19.999 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[8]  ; clock        ; clock       ; 26.000       ; -0.429     ; 5.587      ;
; 19.999 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[22] ; clock        ; clock       ; 26.000       ; -0.429     ; 5.587      ;
; 19.999 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[10] ; clock        ; clock       ; 26.000       ; -0.429     ; 5.587      ;
; 19.999 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[11] ; clock        ; clock       ; 26.000       ; -0.429     ; 5.587      ;
; 20.020 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[30] ; clock        ; clock       ; 26.000       ; -0.416     ; 5.579      ;
; 20.058 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[28] ; clock        ; clock       ; 26.000       ; -0.419     ; 5.538      ;
; 20.058 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[29] ; clock        ; clock       ; 26.000       ; -0.419     ; 5.538      ;
; 20.058 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[26] ; clock        ; clock       ; 26.000       ; -0.419     ; 5.538      ;
; 20.058 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[30] ; clock        ; clock       ; 26.000       ; -0.419     ; 5.538      ;
; 20.058 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[25] ; clock        ; clock       ; 26.000       ; -0.419     ; 5.538      ;
; 20.058 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[24] ; clock        ; clock       ; 26.000       ; -0.419     ; 5.538      ;
; 20.058 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[27] ; clock        ; clock       ; 26.000       ; -0.419     ; 5.538      ;
; 20.058 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[31] ; clock        ; clock       ; 26.000       ; -0.419     ; 5.538      ;
; 20.182 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[23] ; clock        ; clock       ; 26.000       ; -0.034     ; 5.799      ;
; 20.242 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[19] ; clock        ; clock       ; 26.000       ; -0.406     ; 5.367      ;
; 20.242 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[15] ; clock        ; clock       ; 26.000       ; -0.406     ; 5.367      ;
; 20.242 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[2]  ; clock        ; clock       ; 26.000       ; -0.406     ; 5.367      ;
; 20.242 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[7]  ; clock        ; clock       ; 26.000       ; -0.406     ; 5.367      ;
; 20.242 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[4]  ; clock        ; clock       ; 26.000       ; -0.406     ; 5.367      ;
; 20.242 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[9]  ; clock        ; clock       ; 26.000       ; -0.406     ; 5.367      ;
; 20.242 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[5]  ; clock        ; clock       ; 26.000       ; -0.406     ; 5.367      ;
; 20.335 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[29] ; clock        ; clock       ; 26.000       ; -0.033     ; 5.647      ;
; 20.335 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[27] ; clock        ; clock       ; 26.000       ; -0.033     ; 5.647      ;
; 20.335 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[25] ; clock        ; clock       ; 26.000       ; -0.033     ; 5.647      ;
; 20.335 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[31] ; clock        ; clock       ; 26.000       ; -0.033     ; 5.647      ;
; 20.335 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[28] ; clock        ; clock       ; 26.000       ; -0.033     ; 5.647      ;
; 20.348 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[10] ; clock        ; clock       ; 26.000       ; -0.045     ; 5.622      ;
; 20.348 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[8]  ; clock        ; clock       ; 26.000       ; -0.045     ; 5.622      ;
; 20.348 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[22] ; clock        ; clock       ; 26.000       ; -0.045     ; 5.622      ;
; 20.348 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[11] ; clock        ; clock       ; 26.000       ; -0.045     ; 5.622      ;
; 20.348 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[15] ; clock        ; clock       ; 26.000       ; -0.045     ; 5.622      ;
; 20.348 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[23] ; clock        ; clock       ; 26.000       ; -0.045     ; 5.622      ;
; 20.348 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[2]  ; clock        ; clock       ; 26.000       ; -0.045     ; 5.622      ;
; 20.348 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[12] ; clock        ; clock       ; 26.000       ; -0.045     ; 5.622      ;
; 20.348 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[3]  ; clock        ; clock       ; 26.000       ; -0.045     ; 5.622      ;
; 20.348 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[19] ; clock        ; clock       ; 26.000       ; -0.045     ; 5.622      ;
; 20.348 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[13] ; clock        ; clock       ; 26.000       ; -0.045     ; 5.622      ;
; 20.348 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[18] ; clock        ; clock       ; 26.000       ; -0.045     ; 5.622      ;
; 20.350 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[24] ; clock        ; clock       ; 26.000       ; -0.418     ; 5.247      ;
; 20.369 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[30] ; clock        ; clock       ; 26.000       ; -0.032     ; 5.614      ;
; 20.397 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[26] ; clock        ; clock       ; 26.000       ; -0.419     ; 5.199      ;
; 20.402 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[23] ; clock        ; clock       ; 26.000       ; -0.038     ; 5.575      ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock'                                                                  ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; 2.011 ; STATE.S46 ; nReg:r8|Q[13] ; clock        ; clock       ; 0.000        ; 0.053      ; 2.221      ;
; 2.011 ; STATE.S46 ; nReg:r8|Q[8]  ; clock        ; clock       ; 0.000        ; 0.053      ; 2.221      ;
; 2.011 ; STATE.S46 ; nReg:r8|Q[9]  ; clock        ; clock       ; 0.000        ; 0.053      ; 2.221      ;
; 2.011 ; STATE.S46 ; nReg:r8|Q[28] ; clock        ; clock       ; 0.000        ; 0.053      ; 2.221      ;
; 2.011 ; STATE.S46 ; nReg:r8|Q[18] ; clock        ; clock       ; 0.000        ; 0.053      ; 2.221      ;
; 2.038 ; STATE.S46 ; nReg:r9|Q[7]  ; clock        ; clock       ; 0.000        ; 0.050      ; 2.245      ;
; 2.038 ; STATE.S46 ; nReg:r9|Q[4]  ; clock        ; clock       ; 0.000        ; 0.050      ; 2.245      ;
; 2.049 ; STATE.S46 ; nReg:r9|Q[3]  ; clock        ; clock       ; 0.000        ; 0.047      ; 2.253      ;
; 2.049 ; STATE.S46 ; nReg:r9|Q[2]  ; clock        ; clock       ; 0.000        ; 0.047      ; 2.253      ;
; 2.049 ; STATE.S46 ; nReg:r9|Q[1]  ; clock        ; clock       ; 0.000        ; 0.047      ; 2.253      ;
; 2.049 ; STATE.S46 ; nReg:r9|Q[0]  ; clock        ; clock       ; 0.000        ; 0.047      ; 2.253      ;
; 2.167 ; STATE.S35 ; nReg:r1|Q[18] ; clock        ; clock       ; 0.000        ; 0.055      ; 2.379      ;
; 2.188 ; STATE.S34 ; nReg:r0|Q[13] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.409      ;
; 2.188 ; STATE.S34 ; nReg:r0|Q[8]  ; clock        ; clock       ; 0.000        ; 0.064      ; 2.409      ;
; 2.188 ; STATE.S34 ; nReg:r0|Q[21] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.409      ;
; 2.188 ; STATE.S34 ; nReg:r0|Q[2]  ; clock        ; clock       ; 0.000        ; 0.064      ; 2.409      ;
; 2.188 ; STATE.S34 ; nReg:r0|Q[20] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.409      ;
; 2.188 ; STATE.S34 ; nReg:r0|Q[18] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.409      ;
; 2.188 ; STATE.S34 ; nReg:r0|Q[9]  ; clock        ; clock       ; 0.000        ; 0.064      ; 2.409      ;
; 2.188 ; STATE.S34 ; nReg:r0|Q[11] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.409      ;
; 2.188 ; STATE.S34 ; nReg:r0|Q[12] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.409      ;
; 2.188 ; STATE.S34 ; nReg:r0|Q[17] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.409      ;
; 2.188 ; STATE.S34 ; nReg:r0|Q[7]  ; clock        ; clock       ; 0.000        ; 0.064      ; 2.409      ;
; 2.188 ; STATE.S34 ; nReg:r0|Q[14] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.409      ;
; 2.193 ; STATE.S34 ; nReg:r0|Q[26] ; clock        ; clock       ; 0.000        ; 0.062      ; 2.412      ;
; 2.211 ; STATE.S46 ; nReg:r8|Q[12] ; clock        ; clock       ; 0.000        ; 0.061      ; 2.429      ;
; 2.211 ; STATE.S46 ; nReg:r8|Q[7]  ; clock        ; clock       ; 0.000        ; 0.061      ; 2.429      ;
; 2.211 ; STATE.S46 ; nReg:r9|Q[23] ; clock        ; clock       ; 0.000        ; 0.061      ; 2.429      ;
; 2.211 ; STATE.S46 ; nReg:r8|Q[23] ; clock        ; clock       ; 0.000        ; 0.061      ; 2.429      ;
; 2.211 ; STATE.S46 ; nReg:r8|Q[17] ; clock        ; clock       ; 0.000        ; 0.061      ; 2.429      ;
; 2.250 ; STATE.S46 ; nReg:r9|Q[26] ; clock        ; clock       ; 0.000        ; 0.059      ; 2.466      ;
; 2.250 ; STATE.S46 ; nReg:r8|Q[26] ; clock        ; clock       ; 0.000        ; 0.059      ; 2.466      ;
; 2.250 ; STATE.S46 ; nReg:r9|Q[12] ; clock        ; clock       ; 0.000        ; 0.059      ; 2.466      ;
; 2.250 ; STATE.S46 ; nReg:r9|Q[31] ; clock        ; clock       ; 0.000        ; 0.059      ; 2.466      ;
; 2.250 ; STATE.S46 ; nReg:r8|Q[25] ; clock        ; clock       ; 0.000        ; 0.059      ; 2.466      ;
; 2.250 ; STATE.S46 ; nReg:r9|Q[25] ; clock        ; clock       ; 0.000        ; 0.059      ; 2.466      ;
; 2.275 ; STATE.S46 ; nReg:r9|Q[22] ; clock        ; clock       ; 0.000        ; 0.059      ; 2.491      ;
; 2.288 ; STATE.S34 ; nReg:r0|Q[24] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.509      ;
; 2.313 ; STATE.S46 ; nReg:r9|Q[8]  ; clock        ; clock       ; 0.000        ; 0.053      ; 2.523      ;
; 2.313 ; STATE.S46 ; nReg:r9|Q[9]  ; clock        ; clock       ; 0.000        ; 0.053      ; 2.523      ;
; 2.339 ; STATE.S35 ; nReg:r1|Q[14] ; clock        ; clock       ; 0.000        ; 0.062      ; 2.558      ;
; 2.349 ; STATE.S35 ; nReg:r1|Q[8]  ; clock        ; clock       ; 0.000        ; 0.062      ; 2.568      ;
; 2.349 ; STATE.S35 ; nReg:r1|Q[21] ; clock        ; clock       ; 0.000        ; 0.062      ; 2.568      ;
; 2.400 ; STATE.S35 ; nReg:r1|Q[13] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.620      ;
; 2.400 ; STATE.S35 ; nReg:r1|Q[12] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.620      ;
; 2.400 ; STATE.S35 ; nReg:r1|Q[3]  ; clock        ; clock       ; 0.000        ; 0.063      ; 2.620      ;
; 2.400 ; STATE.S35 ; nReg:r1|Q[20] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.620      ;
; 2.400 ; STATE.S35 ; nReg:r1|Q[22] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.620      ;
; 2.400 ; STATE.S35 ; nReg:r1|Q[11] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.620      ;
; 2.400 ; STATE.S35 ; nReg:r1|Q[23] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.620      ;
; 2.400 ; STATE.S35 ; nReg:r1|Q[6]  ; clock        ; clock       ; 0.000        ; 0.063      ; 2.620      ;
; 2.400 ; STATE.S35 ; nReg:r1|Q[0]  ; clock        ; clock       ; 0.000        ; 0.063      ; 2.620      ;
; 2.400 ; STATE.S35 ; nReg:r1|Q[1]  ; clock        ; clock       ; 0.000        ; 0.063      ; 2.620      ;
; 2.400 ; STATE.S35 ; nReg:r1|Q[10] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.620      ;
; 2.400 ; STATE.S35 ; nReg:r1|Q[17] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.620      ;
; 2.400 ; STATE.S35 ; nReg:r1|Q[16] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.620      ;
; 2.414 ; STATE.S36 ; nReg:r2|Q[14] ; clock        ; clock       ; 0.000        ; 0.062      ; 2.633      ;
; 2.471 ; STATE.S46 ; nReg:r8|Q[21] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.691      ;
; 2.471 ; STATE.S46 ; nReg:r8|Q[20] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.691      ;
; 2.471 ; STATE.S46 ; nReg:r8|Q[2]  ; clock        ; clock       ; 0.000        ; 0.052      ; 2.680      ;
; 2.471 ; STATE.S46 ; nReg:r8|Q[22] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.691      ;
; 2.471 ; STATE.S46 ; nReg:r8|Q[6]  ; clock        ; clock       ; 0.000        ; 0.052      ; 2.680      ;
; 2.471 ; STATE.S46 ; nReg:r8|Q[1]  ; clock        ; clock       ; 0.000        ; 0.063      ; 2.691      ;
; 2.471 ; STATE.S46 ; nReg:r8|Q[3]  ; clock        ; clock       ; 0.000        ; 0.052      ; 2.680      ;
; 2.471 ; STATE.S46 ; nReg:r8|Q[11] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.691      ;
; 2.471 ; STATE.S46 ; nReg:r8|Q[24] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.691      ;
; 2.471 ; STATE.S46 ; nReg:r8|Q[16] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.691      ;
; 2.471 ; STATE.S46 ; nReg:r8|Q[5]  ; clock        ; clock       ; 0.000        ; 0.052      ; 2.680      ;
; 2.498 ; STATE.S46 ; nReg:r8|Q[10] ; clock        ; clock       ; 0.000        ; 0.053      ; 2.708      ;
; 2.498 ; STATE.S46 ; nReg:r8|Q[31] ; clock        ; clock       ; 0.000        ; 0.053      ; 2.708      ;
; 2.498 ; STATE.S46 ; nReg:r8|Q[15] ; clock        ; clock       ; 0.000        ; 0.053      ; 2.708      ;
; 2.498 ; STATE.S46 ; nReg:r8|Q[0]  ; clock        ; clock       ; 0.000        ; 0.053      ; 2.708      ;
; 2.498 ; STATE.S46 ; nReg:r8|Q[4]  ; clock        ; clock       ; 0.000        ; 0.053      ; 2.708      ;
; 2.524 ; STATE.S46 ; nReg:r9|Q[11] ; clock        ; clock       ; 0.000        ; 0.050      ; 2.731      ;
; 2.526 ; STATE.S46 ; nReg:r9|Q[13] ; clock        ; clock       ; 0.000        ; 0.045      ; 2.728      ;
; 2.526 ; STATE.S46 ; nReg:r9|Q[10] ; clock        ; clock       ; 0.000        ; 0.045      ; 2.728      ;
; 2.541 ; STATE.S46 ; nReg:r9|Q[18] ; clock        ; clock       ; 0.000        ; 0.043      ; 2.741      ;
; 2.594 ; STATE.S35 ; nReg:r1|Q[4]  ; clock        ; clock       ; 0.000        ; 0.077      ; 2.828      ;
; 2.594 ; STATE.S35 ; nReg:r1|Q[9]  ; clock        ; clock       ; 0.000        ; 0.077      ; 2.828      ;
; 2.594 ; STATE.S35 ; nReg:r1|Q[5]  ; clock        ; clock       ; 0.000        ; 0.077      ; 2.828      ;
; 2.594 ; STATE.S35 ; nReg:r1|Q[19] ; clock        ; clock       ; 0.000        ; 0.077      ; 2.828      ;
; 2.594 ; STATE.S35 ; nReg:r1|Q[2]  ; clock        ; clock       ; 0.000        ; 0.077      ; 2.828      ;
; 2.594 ; STATE.S35 ; nReg:r1|Q[7]  ; clock        ; clock       ; 0.000        ; 0.077      ; 2.828      ;
; 2.594 ; STATE.S35 ; nReg:r1|Q[15] ; clock        ; clock       ; 0.000        ; 0.077      ; 2.828      ;
; 2.595 ; STATE.S34 ; nReg:r0|Q[30] ; clock        ; clock       ; 0.000        ; 0.065      ; 2.817      ;
; 2.600 ; STATE.S34 ; nReg:r0|Q[27] ; clock        ; clock       ; 0.000        ; 0.065      ; 2.822      ;
; 2.600 ; STATE.S34 ; nReg:r0|Q[29] ; clock        ; clock       ; 0.000        ; 0.065      ; 2.822      ;
; 2.600 ; STATE.S34 ; nReg:r0|Q[31] ; clock        ; clock       ; 0.000        ; 0.065      ; 2.822      ;
; 2.600 ; STATE.S34 ; nReg:r0|Q[28] ; clock        ; clock       ; 0.000        ; 0.065      ; 2.822      ;
; 2.600 ; STATE.S34 ; nReg:r0|Q[25] ; clock        ; clock       ; 0.000        ; 0.065      ; 2.822      ;
; 2.656 ; STATE.S36 ; nReg:r2|Q[30] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.877      ;
; 2.656 ; STATE.S36 ; nReg:r2|Q[26] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.877      ;
; 2.656 ; STATE.S36 ; nReg:r2|Q[31] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.877      ;
; 2.656 ; STATE.S36 ; nReg:r2|Q[27] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.877      ;
; 2.656 ; STATE.S36 ; nReg:r2|Q[24] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.877      ;
; 2.656 ; STATE.S36 ; nReg:r2|Q[7]  ; clock        ; clock       ; 0.000        ; 0.064      ; 2.877      ;
; 2.656 ; STATE.S36 ; nReg:r2|Q[28] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.877      ;
; 2.656 ; STATE.S36 ; nReg:r2|Q[25] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.877      ;
; 2.658 ; STATE.S36 ; nReg:r2|Q[13] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.879      ;
; 2.658 ; STATE.S36 ; nReg:r2|Q[12] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.879      ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 43.02 MHz ; 43.02 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 2.756 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.297 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clock ; 19.769 ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clock ; 1.827 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; 12.546 ; 0.000                           ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                 ;
+-------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.756 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.242      ; 23.501     ;
; 2.758 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.242      ; 23.499     ;
; 2.769 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.249      ; 23.495     ;
; 2.877 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.240      ; 23.378     ;
; 2.879 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.240      ; 23.376     ;
; 2.890 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.247      ; 23.372     ;
; 2.946 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.246      ; 23.315     ;
; 3.067 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.244      ; 23.192     ;
; 3.142 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[42] ; clock        ; clock       ; 26.000       ; 0.247      ; 23.120     ;
; 3.149 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[7]  ; clock        ; clock       ; 26.000       ; 0.242      ; 23.108     ;
; 3.149 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[15] ; clock        ; clock       ; 26.000       ; 0.235      ; 23.101     ;
; 3.151 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[15] ; clock        ; clock       ; 26.000       ; 0.235      ; 23.099     ;
; 3.168 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[8]  ; clock        ; clock       ; 26.000       ; 0.247      ; 23.094     ;
; 3.170 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[8]  ; clock        ; clock       ; 26.000       ; 0.247      ; 23.092     ;
; 3.181 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[5]  ; clock        ; clock       ; 26.000       ; 0.246      ; 23.080     ;
; 3.196 ; STATE.S35 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.241      ; 23.060     ;
; 3.198 ; STATE.S35 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.241      ; 23.058     ;
; 3.209 ; STATE.S35 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.248      ; 23.054     ;
; 3.213 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.244      ; 23.046     ;
; 3.216 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.244      ; 23.043     ;
; 3.236 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[26] ; clock        ; clock       ; 26.000       ; 0.247      ; 23.026     ;
; 3.238 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[26] ; clock        ; clock       ; 26.000       ; 0.247      ; 23.024     ;
; 3.239 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.247      ; 23.023     ;
; 3.250 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[33] ; clock        ; clock       ; 26.000       ; 0.246      ; 23.011     ;
; 3.263 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[42] ; clock        ; clock       ; 26.000       ; 0.245      ; 22.997     ;
; 3.269 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.259      ; 23.005     ;
; 3.269 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.259      ; 23.005     ;
; 3.270 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[15] ; clock        ; clock       ; 26.000       ; 0.233      ; 22.978     ;
; 3.270 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[7]  ; clock        ; clock       ; 26.000       ; 0.240      ; 22.985     ;
; 3.272 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[15] ; clock        ; clock       ; 26.000       ; 0.233      ; 22.976     ;
; 3.279 ; STATE.S39 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.240      ; 22.976     ;
; 3.281 ; STATE.S39 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.240      ; 22.974     ;
; 3.281 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[28] ; clock        ; clock       ; 26.000       ; 0.259      ; 22.993     ;
; 3.282 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[28] ; clock        ; clock       ; 26.000       ; 0.259      ; 22.992     ;
; 3.286 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.241      ; 22.970     ;
; 3.288 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.241      ; 22.968     ;
; 3.288 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[32] ; clock        ; clock       ; 26.000       ; 0.248      ; 22.975     ;
; 3.289 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[8]  ; clock        ; clock       ; 26.000       ; 0.245      ; 22.971     ;
; 3.290 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.241      ; 22.966     ;
; 3.291 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[8]  ; clock        ; clock       ; 26.000       ; 0.245      ; 22.969     ;
; 3.292 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.241      ; 22.964     ;
; 3.292 ; STATE.S39 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.247      ; 22.970     ;
; 3.293 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[13] ; clock        ; clock       ; 26.000       ; 0.242      ; 22.964     ;
; 3.293 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[13] ; clock        ; clock       ; 26.000       ; 0.242      ; 22.964     ;
; 3.298 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.241      ; 22.958     ;
; 3.299 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.248      ; 22.964     ;
; 3.300 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.241      ; 22.956     ;
; 3.302 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[5]  ; clock        ; clock       ; 26.000       ; 0.244      ; 22.957     ;
; 3.303 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.248      ; 22.960     ;
; 3.311 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.248      ; 22.952     ;
; 3.317 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[14] ; clock        ; clock       ; 26.000       ; 0.236      ; 22.934     ;
; 3.331 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.240      ; 22.924     ;
; 3.333 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.240      ; 22.922     ;
; 3.334 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.242      ; 22.923     ;
; 3.335 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[37] ; clock        ; clock       ; 26.000       ; 0.242      ; 22.922     ;
; 3.337 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.242      ; 22.920     ;
; 3.344 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.247      ; 22.918     ;
; 3.356 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[36] ; clock        ; clock       ; 26.000       ; 0.244      ; 22.903     ;
; 3.357 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[26] ; clock        ; clock       ; 26.000       ; 0.245      ; 22.903     ;
; 3.358 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[36] ; clock        ; clock       ; 26.000       ; 0.244      ; 22.901     ;
; 3.359 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[26] ; clock        ; clock       ; 26.000       ; 0.245      ; 22.901     ;
; 3.360 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.245      ; 22.900     ;
; 3.360 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[42] ; clock        ; clock       ; 26.000       ; 0.244      ; 22.899     ;
; 3.361 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[5]  ; clock        ; clock       ; 26.000       ; 0.245      ; 22.899     ;
; 3.371 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[33] ; clock        ; clock       ; 26.000       ; 0.244      ; 22.888     ;
; 3.371 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[1]  ; clock        ; clock       ; 26.000       ; 0.246      ; 22.890     ;
; 3.373 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[1]  ; clock        ; clock       ; 26.000       ; 0.246      ; 22.888     ;
; 3.377 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[33] ; clock        ; clock       ; 26.000       ; 0.246      ; 22.884     ;
; 3.386 ; STATE.S35 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.245      ; 22.874     ;
; 3.387 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[31] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.879     ;
; 3.388 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[31] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.878     ;
; 3.390 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.257      ; 22.882     ;
; 3.390 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.257      ; 22.882     ;
; 3.402 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[28] ; clock        ; clock       ; 26.000       ; 0.257      ; 22.870     ;
; 3.403 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[28] ; clock        ; clock       ; 26.000       ; 0.257      ; 22.869     ;
; 3.403 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.241      ; 22.853     ;
; 3.405 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.241      ; 22.851     ;
; 3.409 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.241      ; 22.847     ;
; 3.409 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[32] ; clock        ; clock       ; 26.000       ; 0.246      ; 22.852     ;
; 3.409 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[7]  ; clock        ; clock       ; 26.000       ; 0.243      ; 22.849     ;
; 3.411 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.241      ; 22.845     ;
; 3.414 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[13] ; clock        ; clock       ; 26.000       ; 0.240      ; 22.841     ;
; 3.414 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[13] ; clock        ; clock       ; 26.000       ; 0.240      ; 22.841     ;
; 3.416 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.248      ; 22.847     ;
; 3.419 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[34] ; clock        ; clock       ; 26.000       ; 0.245      ; 22.841     ;
; 3.421 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[35] ; clock        ; clock       ; 26.000       ; 0.256      ; 22.850     ;
; 3.422 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.248      ; 22.841     ;
; 3.422 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[34] ; clock        ; clock       ; 26.000       ; 0.246      ; 22.839     ;
; 3.422 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[35] ; clock        ; clock       ; 26.000       ; 0.256      ; 22.849     ;
; 3.425 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.241      ; 22.831     ;
; 3.427 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.241      ; 22.829     ;
; 3.438 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.248      ; 22.825     ;
; 3.438 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[14] ; clock        ; clock       ; 26.000       ; 0.234      ; 22.811     ;
; 3.438 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[47] ; clock        ; clock       ; 26.000       ; 0.235      ; 22.812     ;
; 3.440 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[0]  ; clock        ; clock       ; 26.000       ; 0.248      ; 22.823     ;
; 3.440 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[0]  ; clock        ; clock       ; 26.000       ; 0.248      ; 22.823     ;
; 3.445 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[9]  ; clock        ; clock       ; 26.000       ; 0.249      ; 22.819     ;
; 3.445 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[14] ; clock        ; clock       ; 26.000       ; 0.236      ; 22.806     ;
; 3.449 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[9]  ; clock        ; clock       ; 26.000       ; 0.249      ; 22.815     ;
; 3.456 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[37] ; clock        ; clock       ; 26.000       ; 0.240      ; 22.799     ;
+-------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; STATE.IDLE                                                                              ; STATE.IDLE                                                                              ; clock        ; clock       ; 0.000        ; 0.070      ; 0.511      ;
; 0.311 ; STATE.READIN                                                                            ; STATE.READIN                                                                            ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.318 ; shiftReg:l0|reg[4][1]                                                                   ; shiftReg:l0|reg[5][1]                                                                   ; clock        ; clock       ; 0.000        ; 0.392      ; 0.854      ;
; 0.336 ; shiftReg:l0|reg[7][30]                                                                  ; shiftReg:l0|reg[8][30]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.537      ;
; 0.336 ; shiftReg:l0|reg[7][3]                                                                   ; shiftReg:l0|reg[8][3]                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.537      ;
; 0.337 ; shiftReg:l0|reg[7][23]                                                                  ; shiftReg:l0|reg[8][23]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.538      ;
; 0.337 ; shiftReg:l0|reg[2][10]                                                                  ; shiftReg:l0|reg[3][10]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.538      ;
; 0.337 ; shiftReg:l0|reg[2][25]                                                                  ; shiftReg:l0|reg[3][25]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.538      ;
; 0.338 ; STATE.S30                                                                               ; STATE.S31                                                                               ; clock        ; clock       ; 0.000        ; 0.057      ; 0.539      ;
; 0.338 ; STATE.S24                                                                               ; STATE.S25                                                                               ; clock        ; clock       ; 0.000        ; 0.057      ; 0.539      ;
; 0.338 ; shiftReg:l0|reg[0][25]                                                                  ; shiftReg:l0|reg[1][25]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.539      ;
; 0.338 ; shiftReg:l0|reg[0][29]                                                                  ; shiftReg:l0|reg[1][29]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.539      ;
; 0.338 ; shiftReg:l0|reg[7][8]                                                                   ; shiftReg:l0|reg[8][8]                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.539      ;
; 0.338 ; shiftReg:l0|reg[0][24]                                                                  ; shiftReg:l0|reg[1][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.539      ;
; 0.338 ; shiftReg:l0|reg[4][4]                                                                   ; shiftReg:l0|reg[5][4]                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.539      ;
; 0.338 ; shiftReg:l0|reg[2][6]                                                                   ; shiftReg:l0|reg[3][6]                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.539      ;
; 0.339 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.qnan                                           ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan                                           ; clock        ; clock       ; 0.000        ; 0.056      ; 0.539      ;
; 0.340 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.inf                                            ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.inf                                            ; clock        ; clock       ; 0.000        ; 0.056      ; 0.540      ;
; 0.341 ; shiftReg:l0|reg[4][2]                                                                   ; shiftReg:l0|reg[5][2]                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.542      ;
; 0.342 ; shiftReg:l0|reg[5][0]                                                                   ; shiftReg:l0|reg[6][0]                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; shiftReg:l0|reg[5][17]                                                                  ; shiftReg:l0|reg[6][17]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; shiftReg:l0|reg[2][24]                                                                  ; shiftReg:l0|reg[3][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; shiftReg:l0|reg[4][6]                                                                   ; shiftReg:l0|reg[5][6]                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; shiftReg:l0|reg[5][2]                                                                   ; shiftReg:l0|reg[6][2]                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.343 ; shiftReg:l0|reg[5][14]                                                                  ; shiftReg:l0|reg[6][14]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[6][12]                                                                  ; shiftReg:l0|reg[7][12]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.543      ;
; 0.343 ; shiftReg:l0|reg[2][21]                                                                  ; shiftReg:l0|reg[3][21]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[5][20]                                                                  ; shiftReg:l0|reg[6][20]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[4][20]                                                                  ; shiftReg:l0|reg[5][20]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[1][29]                                                                  ; shiftReg:l0|reg[2][29]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[1][11]                                                                  ; shiftReg:l0|reg[2][11]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[2][11]                                                                  ; shiftReg:l0|reg[3][11]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[4][17]                                                                  ; shiftReg:l0|reg[5][17]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[4][24]                                                                  ; shiftReg:l0|reg[5][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[5][16]                                                                  ; shiftReg:l0|reg[6][16]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[7][18]                                                                  ; shiftReg:l0|reg[8][18]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.543      ;
; 0.343 ; shiftReg:l0|reg[4][5]                                                                   ; shiftReg:l0|reg[5][5]                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[5][3]                                                                   ; shiftReg:l0|reg[6][3]                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[1][22]                                                                  ; shiftReg:l0|reg[2][22]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.344 ; shiftReg:l0|reg[5][15]                                                                  ; shiftReg:l0|reg[6][15]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; shiftReg:l0|reg[2][31]                                                                  ; shiftReg:l0|reg[3][31]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[3][15]                                                                  ; shiftReg:l0|reg[4][15]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; shiftReg:l0|reg[6][15]                                                                  ; shiftReg:l0|reg[7][15]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; shiftReg:l0|reg[7][15]                                                                  ; shiftReg:l0|reg[8][15]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; shiftReg:l0|reg[2][12]                                                                  ; shiftReg:l0|reg[3][12]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; shiftReg:l0|reg[4][12]                                                                  ; shiftReg:l0|reg[5][12]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; shiftReg:l0|reg[5][21]                                                                  ; shiftReg:l0|reg[6][21]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[4][10]                                                                  ; shiftReg:l0|reg[5][10]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[5][10]                                                                  ; shiftReg:l0|reg[6][10]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[5][13]                                                                  ; shiftReg:l0|reg[6][13]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[2][29]                                                                  ; shiftReg:l0|reg[3][29]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[4][8]                                                                   ; shiftReg:l0|reg[5][8]                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[3][11]                                                                  ; shiftReg:l0|reg[4][11]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[4][28]                                                                  ; shiftReg:l0|reg[5][28]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[4][27]                                                                  ; shiftReg:l0|reg[5][27]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; shiftReg:l0|reg[2][27]                                                                  ; shiftReg:l0|reg[3][27]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; shiftReg:l0|reg[4][19]                                                                  ; shiftReg:l0|reg[5][19]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[5][19]                                                                  ; shiftReg:l0|reg[6][19]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[5][22]                                                                  ; shiftReg:l0|reg[6][22]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.345 ; shiftReg:l0|reg[3][12]                                                                  ; shiftReg:l0|reg[4][12]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; shiftReg:l0|reg[7][31]                                                                  ; shiftReg:l0|reg[8][31]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.546      ;
; 0.345 ; shiftReg:l0|reg[4][25]                                                                  ; shiftReg:l0|reg[5][25]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.546      ;
; 0.345 ; shiftReg:l0|reg[5][9]                                                                   ; shiftReg:l0|reg[6][9]                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.546      ;
; 0.345 ; shiftReg:l0|reg[6][11]                                                                  ; shiftReg:l0|reg[7][11]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.546      ;
; 0.345 ; shiftReg:l0|reg[1][24]                                                                  ; shiftReg:l0|reg[2][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.546      ;
; 0.345 ; shiftReg:l0|reg[2][22]                                                                  ; shiftReg:l0|reg[3][22]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.546      ;
; 0.346 ; shiftReg:l0|reg[5][24]                                                                  ; shiftReg:l0|reg[6][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.547      ;
; 0.346 ; shiftReg:l0|reg[2][18]                                                                  ; shiftReg:l0|reg[3][18]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.546      ;
; 0.357 ; shiftReg:l0|reg[7][11]                                                                  ; shiftReg:l0|reg[8][11]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.558      ;
; 0.373 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.574      ;
; 0.450 ; shiftReg:l0|reg[0][10]                                                                  ; shiftReg:l0|reg[1][10]                                                                  ; clock        ; clock       ; 0.000        ; 0.071      ; 0.665      ;
; 0.451 ; d_flip_flop:f1|q                                                                        ; d_flip_flop:f2|q                                                                        ; clock        ; clock       ; 0.000        ; 0.071      ; 0.666      ;
; 0.451 ; shiftReg:l0|reg[0][19]                                                                  ; shiftReg:l0|reg[1][19]                                                                  ; clock        ; clock       ; 0.000        ; 0.070      ; 0.665      ;
; 0.451 ; shiftReg:l0|reg[0][6]                                                                   ; shiftReg:l0|reg[1][6]                                                                   ; clock        ; clock       ; 0.000        ; 0.070      ; 0.665      ;
; 0.452 ; shiftReg:l0|reg[1][2]                                                                   ; shiftReg:l0|reg[2][2]                                                                   ; clock        ; clock       ; 0.000        ; 0.070      ; 0.666      ;
; 0.455 ; shiftReg:l0|reg[0][15]                                                                  ; shiftReg:l0|reg[1][15]                                                                  ; clock        ; clock       ; 0.000        ; 0.070      ; 0.669      ;
; 0.455 ; shiftReg:l0|reg[2][9]                                                                   ; shiftReg:l0|reg[3][9]                                                                   ; clock        ; clock       ; 0.000        ; 0.071      ; 0.670      ;
; 0.457 ; shiftReg:l0|reg[0][21]                                                                  ; shiftReg:l0|reg[1][21]                                                                  ; clock        ; clock       ; 0.000        ; 0.071      ; 0.672      ;
; 0.457 ; shiftReg:l0|reg[6][6]                                                                   ; shiftReg:l0|reg[7][6]                                                                   ; clock        ; clock       ; 0.000        ; 0.071      ; 0.672      ;
; 0.458 ; shiftReg:l0|reg[0][12]                                                                  ; shiftReg:l0|reg[1][12]                                                                  ; clock        ; clock       ; 0.000        ; 0.070      ; 0.672      ;
; 0.458 ; shiftReg:l0|reg[0][8]                                                                   ; shiftReg:l0|reg[1][8]                                                                   ; clock        ; clock       ; 0.000        ; 0.070      ; 0.672      ;
; 0.460 ; shiftReg:l0|reg[1][28]                                                                  ; shiftReg:l0|reg[2][28]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.661      ;
; 0.461 ; shiftReg:l0|reg[7][19]                                                                  ; shiftReg:l0|reg[8][19]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.662      ;
; 0.462 ; shiftReg:l0|reg[3][20]                                                                  ; shiftReg:l0|reg[4][20]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.663      ;
; 0.462 ; shiftReg:l0|reg[3][8]                                                                   ; shiftReg:l0|reg[4][8]                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.663      ;
; 0.463 ; shiftReg:l0|reg[1][31]                                                                  ; shiftReg:l0|reg[2][31]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; STATE.S42                                                                               ; STATE.S43                                                                               ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[1][20]                                                                  ; shiftReg:l0|reg[2][20]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[3][1]                                                                   ; shiftReg:l0|reg[4][1]                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[3][29]                                                                  ; shiftReg:l0|reg[4][29]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; STATE.S45                                                                               ; STATE.S46                                                                               ; clock        ; clock       ; 0.000        ; 0.058      ; 0.665      ;
; 0.463 ; shiftReg:l0|reg[3][24]                                                                  ; shiftReg:l0|reg[4][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[3][19]                                                                  ; shiftReg:l0|reg[4][19]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[3][2]                                                                   ; shiftReg:l0|reg[4][2]                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[3][18]                                                                  ; shiftReg:l0|reg[4][18]                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.663      ;
; 0.464 ; shiftReg:l0|reg[3][21]                                                                  ; shiftReg:l0|reg[4][21]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[3][23]                                                                  ; shiftReg:l0|reg[4][23]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[3][13]                                                                  ; shiftReg:l0|reg[4][13]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[3][25]                                                                  ; shiftReg:l0|reg[4][25]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[3][17]                                                                  ; shiftReg:l0|reg[4][17]                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock'                                                                                                           ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; 19.769 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[6]  ; clock        ; clock       ; 26.000       ; -0.394     ; 5.852      ;
; 19.769 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[16] ; clock        ; clock       ; 26.000       ; -0.394     ; 5.852      ;
; 19.769 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[4]  ; clock        ; clock       ; 26.000       ; -0.394     ; 5.852      ;
; 19.769 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[5]  ; clock        ; clock       ; 26.000       ; -0.394     ; 5.852      ;
; 19.769 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[22] ; clock        ; clock       ; 26.000       ; -0.394     ; 5.852      ;
; 19.769 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[19] ; clock        ; clock       ; 26.000       ; -0.394     ; 5.852      ;
; 19.769 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[0]  ; clock        ; clock       ; 26.000       ; -0.394     ; 5.852      ;
; 19.769 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[15] ; clock        ; clock       ; 26.000       ; -0.394     ; 5.852      ;
; 19.769 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[10] ; clock        ; clock       ; 26.000       ; -0.394     ; 5.852      ;
; 19.769 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[3]  ; clock        ; clock       ; 26.000       ; -0.394     ; 5.852      ;
; 19.769 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[1]  ; clock        ; clock       ; 26.000       ; -0.394     ; 5.852      ;
; 20.028 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[6]  ; clock        ; clock       ; 26.000       ; -0.039     ; 5.948      ;
; 20.028 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[5]  ; clock        ; clock       ; 26.000       ; -0.039     ; 5.948      ;
; 20.028 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[22] ; clock        ; clock       ; 26.000       ; -0.039     ; 5.948      ;
; 20.028 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[10] ; clock        ; clock       ; 26.000       ; -0.039     ; 5.948      ;
; 20.028 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[3]  ; clock        ; clock       ; 26.000       ; -0.039     ; 5.948      ;
; 20.028 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[1]  ; clock        ; clock       ; 26.000       ; -0.039     ; 5.948      ;
; 20.028 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[0]  ; clock        ; clock       ; 26.000       ; -0.039     ; 5.948      ;
; 20.028 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[15] ; clock        ; clock       ; 26.000       ; -0.039     ; 5.948      ;
; 20.028 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[19] ; clock        ; clock       ; 26.000       ; -0.039     ; 5.948      ;
; 20.028 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[4]  ; clock        ; clock       ; 26.000       ; -0.039     ; 5.948      ;
; 20.028 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[16] ; clock        ; clock       ; 26.000       ; -0.039     ; 5.948      ;
; 20.153 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[6]  ; clock        ; clock       ; 26.000       ; -0.043     ; 5.819      ;
; 20.153 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[1]  ; clock        ; clock       ; 26.000       ; -0.043     ; 5.819      ;
; 20.153 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[3]  ; clock        ; clock       ; 26.000       ; -0.043     ; 5.819      ;
; 20.153 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[10] ; clock        ; clock       ; 26.000       ; -0.043     ; 5.819      ;
; 20.153 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[0]  ; clock        ; clock       ; 26.000       ; -0.043     ; 5.819      ;
; 20.153 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[15] ; clock        ; clock       ; 26.000       ; -0.043     ; 5.819      ;
; 20.153 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[19] ; clock        ; clock       ; 26.000       ; -0.043     ; 5.819      ;
; 20.153 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[22] ; clock        ; clock       ; 26.000       ; -0.043     ; 5.819      ;
; 20.153 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[4]  ; clock        ; clock       ; 26.000       ; -0.043     ; 5.819      ;
; 20.153 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[5]  ; clock        ; clock       ; 26.000       ; -0.043     ; 5.819      ;
; 20.153 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[16] ; clock        ; clock       ; 26.000       ; -0.043     ; 5.819      ;
; 20.175 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[6]  ; clock        ; clock       ; 26.000       ; -0.043     ; 5.797      ;
; 20.175 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[10] ; clock        ; clock       ; 26.000       ; -0.043     ; 5.797      ;
; 20.175 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[5]  ; clock        ; clock       ; 26.000       ; -0.043     ; 5.797      ;
; 20.175 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[15] ; clock        ; clock       ; 26.000       ; -0.043     ; 5.797      ;
; 20.175 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[3]  ; clock        ; clock       ; 26.000       ; -0.043     ; 5.797      ;
; 20.175 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[1]  ; clock        ; clock       ; 26.000       ; -0.043     ; 5.797      ;
; 20.175 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[0]  ; clock        ; clock       ; 26.000       ; -0.043     ; 5.797      ;
; 20.175 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[4]  ; clock        ; clock       ; 26.000       ; -0.043     ; 5.797      ;
; 20.175 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[22] ; clock        ; clock       ; 26.000       ; -0.043     ; 5.797      ;
; 20.175 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[19] ; clock        ; clock       ; 26.000       ; -0.043     ; 5.797      ;
; 20.175 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[16] ; clock        ; clock       ; 26.000       ; -0.043     ; 5.797      ;
; 20.510 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[23] ; clock        ; clock       ; 26.000       ; -0.382     ; 5.123      ;
; 20.645 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[31] ; clock        ; clock       ; 26.000       ; -0.381     ; 4.989      ;
; 20.645 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[28] ; clock        ; clock       ; 26.000       ; -0.381     ; 4.989      ;
; 20.645 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[25] ; clock        ; clock       ; 26.000       ; -0.381     ; 4.989      ;
; 20.645 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[27] ; clock        ; clock       ; 26.000       ; -0.381     ; 4.989      ;
; 20.645 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[29] ; clock        ; clock       ; 26.000       ; -0.381     ; 4.989      ;
; 20.669 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[18] ; clock        ; clock       ; 26.000       ; -0.393     ; 4.953      ;
; 20.669 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[13] ; clock        ; clock       ; 26.000       ; -0.393     ; 4.953      ;
; 20.669 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[12] ; clock        ; clock       ; 26.000       ; -0.393     ; 4.953      ;
; 20.669 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[19] ; clock        ; clock       ; 26.000       ; -0.393     ; 4.953      ;
; 20.669 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[3]  ; clock        ; clock       ; 26.000       ; -0.393     ; 4.953      ;
; 20.669 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[15] ; clock        ; clock       ; 26.000       ; -0.393     ; 4.953      ;
; 20.669 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[23] ; clock        ; clock       ; 26.000       ; -0.393     ; 4.953      ;
; 20.669 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[2]  ; clock        ; clock       ; 26.000       ; -0.393     ; 4.953      ;
; 20.669 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[8]  ; clock        ; clock       ; 26.000       ; -0.393     ; 4.953      ;
; 20.669 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[22] ; clock        ; clock       ; 26.000       ; -0.393     ; 4.953      ;
; 20.669 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[10] ; clock        ; clock       ; 26.000       ; -0.393     ; 4.953      ;
; 20.669 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[11] ; clock        ; clock       ; 26.000       ; -0.393     ; 4.953      ;
; 20.670 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[30] ; clock        ; clock       ; 26.000       ; -0.380     ; 4.965      ;
; 20.680 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[28] ; clock        ; clock       ; 26.000       ; -0.383     ; 4.952      ;
; 20.680 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[29] ; clock        ; clock       ; 26.000       ; -0.383     ; 4.952      ;
; 20.680 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[26] ; clock        ; clock       ; 26.000       ; -0.383     ; 4.952      ;
; 20.680 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[30] ; clock        ; clock       ; 26.000       ; -0.383     ; 4.952      ;
; 20.680 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[25] ; clock        ; clock       ; 26.000       ; -0.383     ; 4.952      ;
; 20.680 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[24] ; clock        ; clock       ; 26.000       ; -0.383     ; 4.952      ;
; 20.680 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[27] ; clock        ; clock       ; 26.000       ; -0.383     ; 4.952      ;
; 20.680 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[31] ; clock        ; clock       ; 26.000       ; -0.383     ; 4.952      ;
; 20.781 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[23] ; clock        ; clock       ; 26.000       ; -0.027     ; 5.207      ;
; 20.874 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[19] ; clock        ; clock       ; 26.000       ; -0.372     ; 4.769      ;
; 20.874 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[15] ; clock        ; clock       ; 26.000       ; -0.372     ; 4.769      ;
; 20.874 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[2]  ; clock        ; clock       ; 26.000       ; -0.372     ; 4.769      ;
; 20.874 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[7]  ; clock        ; clock       ; 26.000       ; -0.372     ; 4.769      ;
; 20.874 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[4]  ; clock        ; clock       ; 26.000       ; -0.372     ; 4.769      ;
; 20.874 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[9]  ; clock        ; clock       ; 26.000       ; -0.372     ; 4.769      ;
; 20.874 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[5]  ; clock        ; clock       ; 26.000       ; -0.372     ; 4.769      ;
; 20.906 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[23] ; clock        ; clock       ; 26.000       ; -0.031     ; 5.078      ;
; 20.928 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[23] ; clock        ; clock       ; 26.000       ; -0.031     ; 5.056      ;
; 20.931 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[10] ; clock        ; clock       ; 26.000       ; -0.038     ; 5.046      ;
; 20.931 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[8]  ; clock        ; clock       ; 26.000       ; -0.038     ; 5.046      ;
; 20.931 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[22] ; clock        ; clock       ; 26.000       ; -0.038     ; 5.046      ;
; 20.931 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[11] ; clock        ; clock       ; 26.000       ; -0.038     ; 5.046      ;
; 20.931 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[15] ; clock        ; clock       ; 26.000       ; -0.038     ; 5.046      ;
; 20.931 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[23] ; clock        ; clock       ; 26.000       ; -0.038     ; 5.046      ;
; 20.931 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[2]  ; clock        ; clock       ; 26.000       ; -0.038     ; 5.046      ;
; 20.931 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[12] ; clock        ; clock       ; 26.000       ; -0.038     ; 5.046      ;
; 20.931 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[3]  ; clock        ; clock       ; 26.000       ; -0.038     ; 5.046      ;
; 20.931 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[19] ; clock        ; clock       ; 26.000       ; -0.038     ; 5.046      ;
; 20.931 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[13] ; clock        ; clock       ; 26.000       ; -0.038     ; 5.046      ;
; 20.931 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[18] ; clock        ; clock       ; 26.000       ; -0.038     ; 5.046      ;
; 20.939 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[28] ; clock        ; clock       ; 26.000       ; -0.028     ; 5.048      ;
; 20.939 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[24] ; clock        ; clock       ; 26.000       ; -0.028     ; 5.048      ;
; 20.939 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[27] ; clock        ; clock       ; 26.000       ; -0.028     ; 5.048      ;
; 20.939 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[31] ; clock        ; clock       ; 26.000       ; -0.028     ; 5.048      ;
; 20.939 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[29] ; clock        ; clock       ; 26.000       ; -0.028     ; 5.048      ;
; 20.939 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[30] ; clock        ; clock       ; 26.000       ; -0.028     ; 5.048      ;
; 20.939 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[25] ; clock        ; clock       ; 26.000       ; -0.028     ; 5.048      ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock'                                                                   ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; 1.827 ; STATE.S46 ; nReg:r8|Q[13] ; clock        ; clock       ; 0.000        ; 0.047      ; 2.018      ;
; 1.827 ; STATE.S46 ; nReg:r8|Q[8]  ; clock        ; clock       ; 0.000        ; 0.047      ; 2.018      ;
; 1.827 ; STATE.S46 ; nReg:r8|Q[9]  ; clock        ; clock       ; 0.000        ; 0.047      ; 2.018      ;
; 1.827 ; STATE.S46 ; nReg:r8|Q[28] ; clock        ; clock       ; 0.000        ; 0.047      ; 2.018      ;
; 1.827 ; STATE.S46 ; nReg:r8|Q[18] ; clock        ; clock       ; 0.000        ; 0.047      ; 2.018      ;
; 1.847 ; STATE.S46 ; nReg:r9|Q[7]  ; clock        ; clock       ; 0.000        ; 0.043      ; 2.034      ;
; 1.847 ; STATE.S46 ; nReg:r9|Q[4]  ; clock        ; clock       ; 0.000        ; 0.043      ; 2.034      ;
; 1.856 ; STATE.S46 ; nReg:r9|Q[3]  ; clock        ; clock       ; 0.000        ; 0.040      ; 2.040      ;
; 1.856 ; STATE.S46 ; nReg:r9|Q[2]  ; clock        ; clock       ; 0.000        ; 0.040      ; 2.040      ;
; 1.856 ; STATE.S46 ; nReg:r9|Q[1]  ; clock        ; clock       ; 0.000        ; 0.040      ; 2.040      ;
; 1.856 ; STATE.S46 ; nReg:r9|Q[0]  ; clock        ; clock       ; 0.000        ; 0.040      ; 2.040      ;
; 1.979 ; STATE.S35 ; nReg:r1|Q[18] ; clock        ; clock       ; 0.000        ; 0.048      ; 2.171      ;
; 1.992 ; STATE.S46 ; nReg:r8|Q[12] ; clock        ; clock       ; 0.000        ; 0.055      ; 2.191      ;
; 1.992 ; STATE.S46 ; nReg:r8|Q[7]  ; clock        ; clock       ; 0.000        ; 0.055      ; 2.191      ;
; 1.992 ; STATE.S46 ; nReg:r9|Q[23] ; clock        ; clock       ; 0.000        ; 0.055      ; 2.191      ;
; 1.992 ; STATE.S46 ; nReg:r8|Q[23] ; clock        ; clock       ; 0.000        ; 0.055      ; 2.191      ;
; 1.992 ; STATE.S46 ; nReg:r8|Q[17] ; clock        ; clock       ; 0.000        ; 0.055      ; 2.191      ;
; 2.012 ; STATE.S34 ; nReg:r0|Q[8]  ; clock        ; clock       ; 0.000        ; 0.057      ; 2.213      ;
; 2.012 ; STATE.S34 ; nReg:r0|Q[13] ; clock        ; clock       ; 0.000        ; 0.057      ; 2.213      ;
; 2.012 ; STATE.S34 ; nReg:r0|Q[21] ; clock        ; clock       ; 0.000        ; 0.057      ; 2.213      ;
; 2.012 ; STATE.S34 ; nReg:r0|Q[2]  ; clock        ; clock       ; 0.000        ; 0.057      ; 2.213      ;
; 2.012 ; STATE.S34 ; nReg:r0|Q[20] ; clock        ; clock       ; 0.000        ; 0.057      ; 2.213      ;
; 2.012 ; STATE.S34 ; nReg:r0|Q[26] ; clock        ; clock       ; 0.000        ; 0.055      ; 2.211      ;
; 2.012 ; STATE.S34 ; nReg:r0|Q[11] ; clock        ; clock       ; 0.000        ; 0.057      ; 2.213      ;
; 2.012 ; STATE.S34 ; nReg:r0|Q[9]  ; clock        ; clock       ; 0.000        ; 0.057      ; 2.213      ;
; 2.012 ; STATE.S34 ; nReg:r0|Q[12] ; clock        ; clock       ; 0.000        ; 0.057      ; 2.213      ;
; 2.012 ; STATE.S34 ; nReg:r0|Q[18] ; clock        ; clock       ; 0.000        ; 0.057      ; 2.213      ;
; 2.012 ; STATE.S34 ; nReg:r0|Q[17] ; clock        ; clock       ; 0.000        ; 0.057      ; 2.213      ;
; 2.012 ; STATE.S34 ; nReg:r0|Q[7]  ; clock        ; clock       ; 0.000        ; 0.057      ; 2.213      ;
; 2.012 ; STATE.S34 ; nReg:r0|Q[14] ; clock        ; clock       ; 0.000        ; 0.057      ; 2.213      ;
; 2.038 ; STATE.S46 ; nReg:r9|Q[26] ; clock        ; clock       ; 0.000        ; 0.052      ; 2.234      ;
; 2.038 ; STATE.S46 ; nReg:r8|Q[26] ; clock        ; clock       ; 0.000        ; 0.052      ; 2.234      ;
; 2.038 ; STATE.S46 ; nReg:r9|Q[12] ; clock        ; clock       ; 0.000        ; 0.052      ; 2.234      ;
; 2.038 ; STATE.S46 ; nReg:r9|Q[31] ; clock        ; clock       ; 0.000        ; 0.052      ; 2.234      ;
; 2.038 ; STATE.S46 ; nReg:r8|Q[25] ; clock        ; clock       ; 0.000        ; 0.052      ; 2.234      ;
; 2.038 ; STATE.S46 ; nReg:r9|Q[25] ; clock        ; clock       ; 0.000        ; 0.052      ; 2.234      ;
; 2.071 ; STATE.S46 ; nReg:r9|Q[22] ; clock        ; clock       ; 0.000        ; 0.052      ; 2.267      ;
; 2.079 ; STATE.S34 ; nReg:r0|Q[24] ; clock        ; clock       ; 0.000        ; 0.057      ; 2.280      ;
; 2.085 ; STATE.S46 ; nReg:r9|Q[8]  ; clock        ; clock       ; 0.000        ; 0.046      ; 2.275      ;
; 2.085 ; STATE.S46 ; nReg:r9|Q[9]  ; clock        ; clock       ; 0.000        ; 0.046      ; 2.275      ;
; 2.150 ; STATE.S35 ; nReg:r1|Q[14] ; clock        ; clock       ; 0.000        ; 0.053      ; 2.347      ;
; 2.155 ; STATE.S35 ; nReg:r1|Q[8]  ; clock        ; clock       ; 0.000        ; 0.054      ; 2.353      ;
; 2.155 ; STATE.S35 ; nReg:r1|Q[21] ; clock        ; clock       ; 0.000        ; 0.054      ; 2.353      ;
; 2.197 ; STATE.S35 ; nReg:r1|Q[12] ; clock        ; clock       ; 0.000        ; 0.055      ; 2.396      ;
; 2.197 ; STATE.S35 ; nReg:r1|Q[11] ; clock        ; clock       ; 0.000        ; 0.055      ; 2.396      ;
; 2.197 ; STATE.S35 ; nReg:r1|Q[13] ; clock        ; clock       ; 0.000        ; 0.055      ; 2.396      ;
; 2.197 ; STATE.S35 ; nReg:r1|Q[3]  ; clock        ; clock       ; 0.000        ; 0.055      ; 2.396      ;
; 2.197 ; STATE.S35 ; nReg:r1|Q[20] ; clock        ; clock       ; 0.000        ; 0.055      ; 2.396      ;
; 2.197 ; STATE.S35 ; nReg:r1|Q[22] ; clock        ; clock       ; 0.000        ; 0.055      ; 2.396      ;
; 2.197 ; STATE.S35 ; nReg:r1|Q[23] ; clock        ; clock       ; 0.000        ; 0.055      ; 2.396      ;
; 2.197 ; STATE.S35 ; nReg:r1|Q[6]  ; clock        ; clock       ; 0.000        ; 0.055      ; 2.396      ;
; 2.197 ; STATE.S35 ; nReg:r1|Q[0]  ; clock        ; clock       ; 0.000        ; 0.055      ; 2.396      ;
; 2.197 ; STATE.S35 ; nReg:r1|Q[1]  ; clock        ; clock       ; 0.000        ; 0.055      ; 2.396      ;
; 2.197 ; STATE.S35 ; nReg:r1|Q[10] ; clock        ; clock       ; 0.000        ; 0.055      ; 2.396      ;
; 2.197 ; STATE.S35 ; nReg:r1|Q[17] ; clock        ; clock       ; 0.000        ; 0.055      ; 2.396      ;
; 2.197 ; STATE.S35 ; nReg:r1|Q[16] ; clock        ; clock       ; 0.000        ; 0.055      ; 2.396      ;
; 2.217 ; STATE.S36 ; nReg:r2|Q[14] ; clock        ; clock       ; 0.000        ; 0.055      ; 2.416      ;
; 2.253 ; STATE.S46 ; nReg:r8|Q[21] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.453      ;
; 2.253 ; STATE.S46 ; nReg:r8|Q[20] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.453      ;
; 2.253 ; STATE.S46 ; nReg:r8|Q[22] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.453      ;
; 2.253 ; STATE.S46 ; nReg:r8|Q[1]  ; clock        ; clock       ; 0.000        ; 0.056      ; 2.453      ;
; 2.253 ; STATE.S46 ; nReg:r8|Q[11] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.453      ;
; 2.253 ; STATE.S46 ; nReg:r8|Q[24] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.453      ;
; 2.253 ; STATE.S46 ; nReg:r8|Q[16] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.453      ;
; 2.254 ; STATE.S46 ; nReg:r8|Q[2]  ; clock        ; clock       ; 0.000        ; 0.046      ; 2.444      ;
; 2.254 ; STATE.S46 ; nReg:r8|Q[6]  ; clock        ; clock       ; 0.000        ; 0.046      ; 2.444      ;
; 2.254 ; STATE.S46 ; nReg:r8|Q[3]  ; clock        ; clock       ; 0.000        ; 0.046      ; 2.444      ;
; 2.254 ; STATE.S46 ; nReg:r8|Q[5]  ; clock        ; clock       ; 0.000        ; 0.046      ; 2.444      ;
; 2.282 ; STATE.S46 ; nReg:r9|Q[13] ; clock        ; clock       ; 0.000        ; 0.039      ; 2.465      ;
; 2.282 ; STATE.S46 ; nReg:r9|Q[10] ; clock        ; clock       ; 0.000        ; 0.039      ; 2.465      ;
; 2.285 ; STATE.S46 ; nReg:r8|Q[10] ; clock        ; clock       ; 0.000        ; 0.046      ; 2.475      ;
; 2.285 ; STATE.S46 ; nReg:r8|Q[31] ; clock        ; clock       ; 0.000        ; 0.046      ; 2.475      ;
; 2.285 ; STATE.S46 ; nReg:r8|Q[0]  ; clock        ; clock       ; 0.000        ; 0.046      ; 2.475      ;
; 2.285 ; STATE.S46 ; nReg:r8|Q[15] ; clock        ; clock       ; 0.000        ; 0.046      ; 2.475      ;
; 2.285 ; STATE.S46 ; nReg:r8|Q[4]  ; clock        ; clock       ; 0.000        ; 0.046      ; 2.475      ;
; 2.302 ; STATE.S46 ; nReg:r9|Q[18] ; clock        ; clock       ; 0.000        ; 0.037      ; 2.483      ;
; 2.307 ; STATE.S46 ; nReg:r9|Q[11] ; clock        ; clock       ; 0.000        ; 0.044      ; 2.495      ;
; 2.367 ; STATE.S34 ; nReg:r0|Q[30] ; clock        ; clock       ; 0.000        ; 0.058      ; 2.569      ;
; 2.389 ; STATE.S35 ; nReg:r1|Q[4]  ; clock        ; clock       ; 0.000        ; 0.067      ; 2.600      ;
; 2.389 ; STATE.S35 ; nReg:r1|Q[9]  ; clock        ; clock       ; 0.000        ; 0.067      ; 2.600      ;
; 2.389 ; STATE.S35 ; nReg:r1|Q[5]  ; clock        ; clock       ; 0.000        ; 0.067      ; 2.600      ;
; 2.389 ; STATE.S35 ; nReg:r1|Q[19] ; clock        ; clock       ; 0.000        ; 0.067      ; 2.600      ;
; 2.389 ; STATE.S35 ; nReg:r1|Q[2]  ; clock        ; clock       ; 0.000        ; 0.067      ; 2.600      ;
; 2.389 ; STATE.S35 ; nReg:r1|Q[7]  ; clock        ; clock       ; 0.000        ; 0.067      ; 2.600      ;
; 2.389 ; STATE.S35 ; nReg:r1|Q[15] ; clock        ; clock       ; 0.000        ; 0.067      ; 2.600      ;
; 2.390 ; STATE.S34 ; nReg:r0|Q[27] ; clock        ; clock       ; 0.000        ; 0.058      ; 2.592      ;
; 2.390 ; STATE.S34 ; nReg:r0|Q[29] ; clock        ; clock       ; 0.000        ; 0.058      ; 2.592      ;
; 2.390 ; STATE.S34 ; nReg:r0|Q[31] ; clock        ; clock       ; 0.000        ; 0.058      ; 2.592      ;
; 2.390 ; STATE.S34 ; nReg:r0|Q[28] ; clock        ; clock       ; 0.000        ; 0.058      ; 2.592      ;
; 2.390 ; STATE.S34 ; nReg:r0|Q[25] ; clock        ; clock       ; 0.000        ; 0.058      ; 2.592      ;
; 2.423 ; STATE.S46 ; nReg:r9|Q[29] ; clock        ; clock       ; 0.000        ; 0.052      ; 2.619      ;
; 2.423 ; STATE.S46 ; nReg:r8|Q[29] ; clock        ; clock       ; 0.000        ; 0.052      ; 2.619      ;
; 2.423 ; STATE.S46 ; nReg:r9|Q[28] ; clock        ; clock       ; 0.000        ; 0.052      ; 2.619      ;
; 2.423 ; STATE.S46 ; nReg:r9|Q[24] ; clock        ; clock       ; 0.000        ; 0.052      ; 2.619      ;
; 2.423 ; STATE.S46 ; nReg:r9|Q[27] ; clock        ; clock       ; 0.000        ; 0.052      ; 2.619      ;
; 2.423 ; STATE.S46 ; nReg:r8|Q[27] ; clock        ; clock       ; 0.000        ; 0.052      ; 2.619      ;
; 2.423 ; STATE.S46 ; nReg:r8|Q[30] ; clock        ; clock       ; 0.000        ; 0.052      ; 2.619      ;
; 2.423 ; STATE.S46 ; nReg:r9|Q[30] ; clock        ; clock       ; 0.000        ; 0.052      ; 2.619      ;
; 2.449 ; STATE.S36 ; nReg:r2|Q[30] ; clock        ; clock       ; 0.000        ; 0.057      ; 2.650      ;
; 2.449 ; STATE.S36 ; nReg:r2|Q[26] ; clock        ; clock       ; 0.000        ; 0.057      ; 2.650      ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; 11.098 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.165 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clock ; 21.828 ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clock ; 1.121 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; 12.344 ; 0.000                           ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                  ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 11.098 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.135      ; 15.044     ;
; 11.100 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.135      ; 15.042     ;
; 11.102 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.137      ; 15.042     ;
; 11.104 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.137      ; 15.040     ;
; 11.109 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.144      ; 15.042     ;
; 11.113 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.146      ; 15.040     ;
; 11.235 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.139      ; 14.911     ;
; 11.239 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.141      ; 14.909     ;
; 11.311 ; STATE.S35 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.135      ; 14.831     ;
; 11.313 ; STATE.S35 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.135      ; 14.829     ;
; 11.322 ; STATE.S35 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.829     ;
; 11.343 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.135      ; 14.799     ;
; 11.345 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.135      ; 14.797     ;
; 11.354 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.797     ;
; 11.355 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[42] ; clock        ; clock       ; 26.000       ; 0.138      ; 14.790     ;
; 11.359 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[42] ; clock        ; clock       ; 26.000       ; 0.140      ; 14.788     ;
; 11.360 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.135      ; 14.782     ;
; 11.362 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.135      ; 14.780     ;
; 11.371 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.780     ;
; 11.405 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[26] ; clock        ; clock       ; 26.000       ; 0.138      ; 14.740     ;
; 11.406 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[26] ; clock        ; clock       ; 26.000       ; 0.138      ; 14.739     ;
; 11.407 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.138      ; 14.738     ;
; 11.409 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[26] ; clock        ; clock       ; 26.000       ; 0.140      ; 14.738     ;
; 11.410 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[26] ; clock        ; clock       ; 26.000       ; 0.140      ; 14.737     ;
; 11.411 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.140      ; 14.736     ;
; 11.412 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.136      ; 14.731     ;
; 11.414 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.136      ; 14.729     ;
; 11.414 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[15] ; clock        ; clock       ; 26.000       ; 0.129      ; 14.722     ;
; 11.415 ; STATE.S39 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.135      ; 14.727     ;
; 11.415 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[15] ; clock        ; clock       ; 26.000       ; 0.129      ; 14.721     ;
; 11.417 ; STATE.S39 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.135      ; 14.725     ;
; 11.418 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[15] ; clock        ; clock       ; 26.000       ; 0.131      ; 14.720     ;
; 11.419 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[15] ; clock        ; clock       ; 26.000       ; 0.131      ; 14.719     ;
; 11.420 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[7]  ; clock        ; clock       ; 26.000       ; 0.135      ; 14.722     ;
; 11.422 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.137      ; 14.722     ;
; 11.423 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.145      ; 14.729     ;
; 11.423 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.137      ; 14.721     ;
; 11.424 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[7]  ; clock        ; clock       ; 26.000       ; 0.137      ; 14.720     ;
; 11.424 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[8]  ; clock        ; clock       ; 26.000       ; 0.139      ; 14.722     ;
; 11.426 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[10] ; clock        ; clock       ; 26.000       ; 0.139      ; 14.720     ;
; 11.426 ; STATE.S39 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.725     ;
; 11.426 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[8]  ; clock        ; clock       ; 26.000       ; 0.139      ; 14.720     ;
; 11.427 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[10] ; clock        ; clock       ; 26.000       ; 0.139      ; 14.719     ;
; 11.428 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[8]  ; clock        ; clock       ; 26.000       ; 0.141      ; 14.720     ;
; 11.429 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.136      ; 14.714     ;
; 11.430 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[8]  ; clock        ; clock       ; 26.000       ; 0.141      ; 14.718     ;
; 11.431 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.136      ; 14.712     ;
; 11.433 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.135      ; 14.709     ;
; 11.434 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.135      ; 14.708     ;
; 11.435 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.135      ; 14.707     ;
; 11.436 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.135      ; 14.706     ;
; 11.440 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.145      ; 14.712     ;
; 11.444 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.707     ;
; 11.445 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.706     ;
; 11.448 ; STATE.S35 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.139      ; 14.698     ;
; 11.449 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.136      ; 14.694     ;
; 11.451 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.136      ; 14.692     ;
; 11.460 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.145      ; 14.692     ;
; 11.468 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[5]  ; clock        ; clock       ; 26.000       ; 0.138      ; 14.677     ;
; 11.472 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[5]  ; clock        ; clock       ; 26.000       ; 0.140      ; 14.675     ;
; 11.480 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.139      ; 14.666     ;
; 11.487 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.150      ; 14.670     ;
; 11.487 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.150      ; 14.670     ;
; 11.491 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.152      ; 14.668     ;
; 11.491 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.152      ; 14.668     ;
; 11.492 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[14] ; clock        ; clock       ; 26.000       ; 0.130      ; 14.645     ;
; 11.496 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[14] ; clock        ; clock       ; 26.000       ; 0.132      ; 14.643     ;
; 11.496 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[28] ; clock        ; clock       ; 26.000       ; 0.150      ; 14.661     ;
; 11.497 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.139      ; 14.649     ;
; 11.497 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[28] ; clock        ; clock       ; 26.000       ; 0.150      ; 14.660     ;
; 11.500 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[28] ; clock        ; clock       ; 26.000       ; 0.152      ; 14.659     ;
; 11.501 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[28] ; clock        ; clock       ; 26.000       ; 0.152      ; 14.658     ;
; 11.512 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[33] ; clock        ; clock       ; 26.000       ; 0.137      ; 14.632     ;
; 11.516 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[33] ; clock        ; clock       ; 26.000       ; 0.139      ; 14.630     ;
; 11.524 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; 0.136      ; 14.619     ;
; 11.524 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[42] ; clock        ; clock       ; 26.000       ; 0.138      ; 14.621     ;
; 11.526 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; 0.136      ; 14.617     ;
; 11.528 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[42] ; clock        ; clock       ; 26.000       ; 0.140      ; 14.619     ;
; 11.530 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[13] ; clock        ; clock       ; 26.000       ; 0.135      ; 14.612     ;
; 11.531 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[13] ; clock        ; clock       ; 26.000       ; 0.135      ; 14.611     ;
; 11.534 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[13] ; clock        ; clock       ; 26.000       ; 0.137      ; 14.610     ;
; 11.535 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; 0.145      ; 14.617     ;
; 11.535 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[13] ; clock        ; clock       ; 26.000       ; 0.137      ; 14.609     ;
; 11.549 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.140      ; 14.598     ;
; 11.552 ; STATE.S39 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.139      ; 14.594     ;
; 11.562 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[37] ; clock        ; clock       ; 26.000       ; 0.135      ; 14.580     ;
; 11.563 ; STATE.S9  ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 26.000       ; -0.066     ; 14.378     ;
; 11.563 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[14] ; clock        ; clock       ; 26.000       ; 0.130      ; 14.574     ;
; 11.565 ; STATE.S9  ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 26.000       ; -0.066     ; 14.376     ;
; 11.566 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.140      ; 14.581     ;
; 11.566 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[37] ; clock        ; clock       ; 26.000       ; 0.137      ; 14.578     ;
; 11.567 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[14] ; clock        ; clock       ; 26.000       ; 0.132      ; 14.572     ;
; 11.568 ; STATE.S35 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[42] ; clock        ; clock       ; 26.000       ; 0.138      ; 14.577     ;
; 11.570 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.139      ; 14.576     ;
; 11.571 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 26.000       ; 0.139      ; 14.575     ;
; 11.573 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[34] ; clock        ; clock       ; 26.000       ; 0.137      ; 14.571     ;
; 11.573 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[32] ; clock        ; clock       ; 26.000       ; 0.141      ; 14.575     ;
; 11.574 ; STATE.S9  ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 26.000       ; -0.057     ; 14.376     ;
; 11.574 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[5]  ; clock        ; clock       ; 26.000       ; 0.136      ; 14.569     ;
; 11.577 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[34] ; clock        ; clock       ; 26.000       ; 0.139      ; 14.569     ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.165 ; shiftReg:l0|reg[4][1]                                                                   ; shiftReg:l0|reg[5][1]                                                                   ; clock        ; clock       ; 0.000        ; 0.238      ; 0.487      ;
; 0.178 ; STATE.IDLE                                                                              ; STATE.IDLE                                                                              ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.187 ; STATE.READIN                                                                            ; STATE.READIN                                                                            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; shiftReg:l0|reg[7][23]                                                                  ; shiftReg:l0|reg[8][23]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; shiftReg:l0|reg[2][25]                                                                  ; shiftReg:l0|reg[3][25]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; shiftReg:l0|reg[7][8]                                                                   ; shiftReg:l0|reg[8][8]                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; shiftReg:l0|reg[7][30]                                                                  ; shiftReg:l0|reg[8][30]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.313      ;
; 0.193 ; shiftReg:l0|reg[7][3]                                                                   ; shiftReg:l0|reg[8][3]                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; STATE.S30                                                                               ; STATE.S31                                                                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; STATE.S24                                                                               ; STATE.S25                                                                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; shiftReg:l0|reg[0][25]                                                                  ; shiftReg:l0|reg[1][25]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; shiftReg:l0|reg[0][24]                                                                  ; shiftReg:l0|reg[1][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; shiftReg:l0|reg[4][4]                                                                   ; shiftReg:l0|reg[5][4]                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.195 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.qnan                                           ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan                                           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; shiftReg:l0|reg[2][6]                                                                   ; shiftReg:l0|reg[3][6]                                                                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; shiftReg:l0|reg[2][31]                                                                  ; shiftReg:l0|reg[3][31]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; shiftReg:l0|reg[7][15]                                                                  ; shiftReg:l0|reg[8][15]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; shiftReg:l0|reg[4][20]                                                                  ; shiftReg:l0|reg[5][20]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; shiftReg:l0|reg[2][10]                                                                  ; shiftReg:l0|reg[3][10]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.inf                                            ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.inf                                            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; shiftReg:l0|reg[0][29]                                                                  ; shiftReg:l0|reg[1][29]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; shiftReg:l0|reg[4][17]                                                                  ; shiftReg:l0|reg[5][17]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; shiftReg:l0|reg[4][24]                                                                  ; shiftReg:l0|reg[5][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; shiftReg:l0|reg[4][2]                                                                   ; shiftReg:l0|reg[5][2]                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.197 ; shiftReg:l0|reg[6][15]                                                                  ; shiftReg:l0|reg[7][15]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[5][15]                                                                  ; shiftReg:l0|reg[6][15]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[4][12]                                                                  ; shiftReg:l0|reg[5][12]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; shiftReg:l0|reg[2][21]                                                                  ; shiftReg:l0|reg[3][21]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[5][20]                                                                  ; shiftReg:l0|reg[6][20]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[5][17]                                                                  ; shiftReg:l0|reg[6][17]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[2][24]                                                                  ; shiftReg:l0|reg[3][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[5][16]                                                                  ; shiftReg:l0|reg[6][16]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; shiftReg:l0|reg[7][18]                                                                  ; shiftReg:l0|reg[8][18]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; shiftReg:l0|reg[5][2]                                                                   ; shiftReg:l0|reg[6][2]                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[5][3]                                                                   ; shiftReg:l0|reg[6][3]                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[3][15]                                                                  ; shiftReg:l0|reg[4][15]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; shiftReg:l0|reg[5][14]                                                                  ; shiftReg:l0|reg[6][14]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; shiftReg:l0|reg[3][12]                                                                  ; shiftReg:l0|reg[4][12]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[2][12]                                                                  ; shiftReg:l0|reg[3][12]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[6][12]                                                                  ; shiftReg:l0|reg[7][12]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[5][21]                                                                  ; shiftReg:l0|reg[6][21]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; shiftReg:l0|reg[4][10]                                                                  ; shiftReg:l0|reg[5][10]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[5][0]                                                                   ; shiftReg:l0|reg[6][0]                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; shiftReg:l0|reg[1][29]                                                                  ; shiftReg:l0|reg[2][29]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[2][29]                                                                  ; shiftReg:l0|reg[3][29]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[2][11]                                                                  ; shiftReg:l0|reg[3][11]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[3][11]                                                                  ; shiftReg:l0|reg[4][11]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[1][24]                                                                  ; shiftReg:l0|reg[2][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; shiftReg:l0|reg[4][27]                                                                  ; shiftReg:l0|reg[5][27]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[2][27]                                                                  ; shiftReg:l0|reg[3][27]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[4][19]                                                                  ; shiftReg:l0|reg[5][19]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[4][6]                                                                   ; shiftReg:l0|reg[5][6]                                                                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[4][5]                                                                   ; shiftReg:l0|reg[5][5]                                                                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[1][22]                                                                  ; shiftReg:l0|reg[2][22]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; shiftReg:l0|reg[7][31]                                                                  ; shiftReg:l0|reg[8][31]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; shiftReg:l0|reg[4][25]                                                                  ; shiftReg:l0|reg[5][25]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; shiftReg:l0|reg[6][11]                                                                  ; shiftReg:l0|reg[7][11]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; shiftReg:l0|reg[1][11]                                                                  ; shiftReg:l0|reg[2][11]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; shiftReg:l0|reg[5][19]                                                                  ; shiftReg:l0|reg[6][19]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; shiftReg:l0|reg[5][10]                                                                  ; shiftReg:l0|reg[6][10]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; shiftReg:l0|reg[5][13]                                                                  ; shiftReg:l0|reg[6][13]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; shiftReg:l0|reg[4][8]                                                                   ; shiftReg:l0|reg[5][8]                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.321      ;
; 0.200 ; shiftReg:l0|reg[5][9]                                                                   ; shiftReg:l0|reg[6][9]                                                                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; shiftReg:l0|reg[4][28]                                                                  ; shiftReg:l0|reg[5][28]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; shiftReg:l0|reg[5][24]                                                                  ; shiftReg:l0|reg[6][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.321      ;
; 0.200 ; shiftReg:l0|reg[2][22]                                                                  ; shiftReg:l0|reg[3][22]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; shiftReg:l0|reg[5][22]                                                                  ; shiftReg:l0|reg[6][22]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; shiftReg:l0|reg[2][18]                                                                  ; shiftReg:l0|reg[3][18]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.321      ;
; 0.207 ; shiftReg:l0|reg[7][11]                                                                  ; shiftReg:l0|reg[8][11]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.327      ;
; 0.222 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.343      ;
; 0.257 ; shiftReg:l0|reg[2][9]                                                                   ; shiftReg:l0|reg[3][9]                                                                   ; clock        ; clock       ; 0.000        ; 0.045      ; 0.386      ;
; 0.259 ; shiftReg:l0|reg[7][19]                                                                  ; shiftReg:l0|reg[8][19]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.379      ;
; 0.259 ; shiftReg:l0|reg[0][6]                                                                   ; shiftReg:l0|reg[1][6]                                                                   ; clock        ; clock       ; 0.000        ; 0.045      ; 0.388      ;
; 0.260 ; d_flip_flop:f1|q                                                                        ; d_flip_flop:f2|q                                                                        ; clock        ; clock       ; 0.000        ; 0.045      ; 0.389      ;
; 0.260 ; shiftReg:l0|reg[0][10]                                                                  ; shiftReg:l0|reg[1][10]                                                                  ; clock        ; clock       ; 0.000        ; 0.044      ; 0.388      ;
; 0.260 ; shiftReg:l0|reg[1][31]                                                                  ; shiftReg:l0|reg[2][31]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.381      ;
; 0.260 ; shiftReg:l0|reg[1][28]                                                                  ; shiftReg:l0|reg[2][28]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.380      ;
; 0.260 ; shiftReg:l0|reg[0][19]                                                                  ; shiftReg:l0|reg[1][19]                                                                  ; clock        ; clock       ; 0.000        ; 0.044      ; 0.388      ;
; 0.261 ; shiftReg:l0|reg[7][17]                                                                  ; shiftReg:l0|reg[8][17]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.382      ;
; 0.261 ; shiftReg:l0|reg[1][2]                                                                   ; shiftReg:l0|reg[2][2]                                                                   ; clock        ; clock       ; 0.000        ; 0.044      ; 0.389      ;
; 0.262 ; shiftReg:l0|reg[0][15]                                                                  ; shiftReg:l0|reg[1][15]                                                                  ; clock        ; clock       ; 0.000        ; 0.044      ; 0.390      ;
; 0.264 ; shiftReg:l0|reg[2][14]                                                                  ; shiftReg:l0|reg[3][14]                                                                  ; clock        ; clock       ; 0.000        ; 0.237      ; 0.585      ;
; 0.264 ; shiftReg:l0|reg[4][18]                                                                  ; shiftReg:l0|reg[5][18]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.384      ;
; 0.265 ; shiftReg:l0|reg[0][12]                                                                  ; shiftReg:l0|reg[1][12]                                                                  ; clock        ; clock       ; 0.000        ; 0.044      ; 0.393      ;
; 0.265 ; shiftReg:l0|reg[3][20]                                                                  ; shiftReg:l0|reg[4][20]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.386      ;
; 0.265 ; STATE.S42                                                                               ; STATE.S43                                                                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.386      ;
; 0.265 ; shiftReg:l0|reg[3][8]                                                                   ; shiftReg:l0|reg[4][8]                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.386      ;
; 0.265 ; shiftReg:l0|reg[6][6]                                                                   ; shiftReg:l0|reg[7][6]                                                                   ; clock        ; clock       ; 0.000        ; 0.045      ; 0.394      ;
; 0.265 ; shiftReg:l0|reg[4][22]                                                                  ; shiftReg:l0|reg[5][22]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.385      ;
; 0.266 ; shiftReg:l0|reg[0][21]                                                                  ; shiftReg:l0|reg[1][21]                                                                  ; clock        ; clock       ; 0.000        ; 0.045      ; 0.395      ;
; 0.266 ; shiftReg:l0|reg[3][1]                                                                   ; shiftReg:l0|reg[4][1]                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[3][21]                                                                  ; shiftReg:l0|reg[4][21]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[1][20]                                                                  ; shiftReg:l0|reg[2][20]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[4][13]                                                                  ; shiftReg:l0|reg[5][13]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; STATE.S45                                                                               ; STATE.S46                                                                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[0][8]                                                                   ; shiftReg:l0|reg[1][8]                                                                   ; clock        ; clock       ; 0.000        ; 0.044      ; 0.394      ;
; 0.266 ; shiftReg:l0|reg[3][24]                                                                  ; shiftReg:l0|reg[4][24]                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[3][2]                                                                   ; shiftReg:l0|reg[4][2]                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[3][18]                                                                  ; shiftReg:l0|reg[4][18]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.386      ;
; 0.267 ; shiftReg:l0|reg[7][26]                                                                  ; shiftReg:l0|reg[8][26]                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock'                                                                                                           ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; 21.828 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[6]  ; clock        ; clock       ; 26.000       ; -0.236     ; 3.943      ;
; 21.828 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[16] ; clock        ; clock       ; 26.000       ; -0.236     ; 3.943      ;
; 21.828 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[4]  ; clock        ; clock       ; 26.000       ; -0.236     ; 3.943      ;
; 21.828 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[5]  ; clock        ; clock       ; 26.000       ; -0.236     ; 3.943      ;
; 21.828 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[22] ; clock        ; clock       ; 26.000       ; -0.236     ; 3.943      ;
; 21.828 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[19] ; clock        ; clock       ; 26.000       ; -0.236     ; 3.943      ;
; 21.828 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[0]  ; clock        ; clock       ; 26.000       ; -0.236     ; 3.943      ;
; 21.828 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[15] ; clock        ; clock       ; 26.000       ; -0.236     ; 3.943      ;
; 21.828 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[10] ; clock        ; clock       ; 26.000       ; -0.236     ; 3.943      ;
; 21.828 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[3]  ; clock        ; clock       ; 26.000       ; -0.236     ; 3.943      ;
; 21.828 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[1]  ; clock        ; clock       ; 26.000       ; -0.236     ; 3.943      ;
; 21.984 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[6]  ; clock        ; clock       ; 26.000       ; -0.020     ; 4.003      ;
; 21.984 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[5]  ; clock        ; clock       ; 26.000       ; -0.020     ; 4.003      ;
; 21.984 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[22] ; clock        ; clock       ; 26.000       ; -0.020     ; 4.003      ;
; 21.984 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[10] ; clock        ; clock       ; 26.000       ; -0.020     ; 4.003      ;
; 21.984 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[3]  ; clock        ; clock       ; 26.000       ; -0.020     ; 4.003      ;
; 21.984 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[1]  ; clock        ; clock       ; 26.000       ; -0.020     ; 4.003      ;
; 21.984 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[0]  ; clock        ; clock       ; 26.000       ; -0.020     ; 4.003      ;
; 21.984 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[15] ; clock        ; clock       ; 26.000       ; -0.020     ; 4.003      ;
; 21.984 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[19] ; clock        ; clock       ; 26.000       ; -0.020     ; 4.003      ;
; 21.984 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[4]  ; clock        ; clock       ; 26.000       ; -0.020     ; 4.003      ;
; 21.984 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[16] ; clock        ; clock       ; 26.000       ; -0.020     ; 4.003      ;
; 22.240 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[6]  ; clock        ; clock       ; 26.000       ; -0.025     ; 3.742      ;
; 22.240 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[1]  ; clock        ; clock       ; 26.000       ; -0.025     ; 3.742      ;
; 22.240 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[3]  ; clock        ; clock       ; 26.000       ; -0.025     ; 3.742      ;
; 22.240 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[10] ; clock        ; clock       ; 26.000       ; -0.025     ; 3.742      ;
; 22.240 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[0]  ; clock        ; clock       ; 26.000       ; -0.025     ; 3.742      ;
; 22.240 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[15] ; clock        ; clock       ; 26.000       ; -0.025     ; 3.742      ;
; 22.240 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[19] ; clock        ; clock       ; 26.000       ; -0.025     ; 3.742      ;
; 22.240 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[22] ; clock        ; clock       ; 26.000       ; -0.025     ; 3.742      ;
; 22.240 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[4]  ; clock        ; clock       ; 26.000       ; -0.025     ; 3.742      ;
; 22.240 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[5]  ; clock        ; clock       ; 26.000       ; -0.025     ; 3.742      ;
; 22.240 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan     ; nReg:r0|Q[16] ; clock        ; clock       ; 26.000       ; -0.025     ; 3.742      ;
; 22.282 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[6]  ; clock        ; clock       ; 26.000       ; -0.025     ; 3.700      ;
; 22.282 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[10] ; clock        ; clock       ; 26.000       ; -0.025     ; 3.700      ;
; 22.282 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[5]  ; clock        ; clock       ; 26.000       ; -0.025     ; 3.700      ;
; 22.282 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[15] ; clock        ; clock       ; 26.000       ; -0.025     ; 3.700      ;
; 22.282 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[3]  ; clock        ; clock       ; 26.000       ; -0.025     ; 3.700      ;
; 22.282 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[1]  ; clock        ; clock       ; 26.000       ; -0.025     ; 3.700      ;
; 22.282 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[0]  ; clock        ; clock       ; 26.000       ; -0.025     ; 3.700      ;
; 22.282 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[4]  ; clock        ; clock       ; 26.000       ; -0.025     ; 3.700      ;
; 22.282 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[22] ; clock        ; clock       ; 26.000       ; -0.025     ; 3.700      ;
; 22.282 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[19] ; clock        ; clock       ; 26.000       ; -0.025     ; 3.700      ;
; 22.282 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan     ; nReg:r0|Q[16] ; clock        ; clock       ; 26.000       ; -0.025     ; 3.700      ;
; 22.351 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[23] ; clock        ; clock       ; 26.000       ; -0.229     ; 3.427      ;
; 22.438 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[12] ; clock        ; clock       ; 26.000       ; -0.236     ; 3.333      ;
; 22.438 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[18] ; clock        ; clock       ; 26.000       ; -0.236     ; 3.333      ;
; 22.438 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[19] ; clock        ; clock       ; 26.000       ; -0.236     ; 3.333      ;
; 22.438 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[3]  ; clock        ; clock       ; 26.000       ; -0.236     ; 3.333      ;
; 22.438 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[15] ; clock        ; clock       ; 26.000       ; -0.236     ; 3.333      ;
; 22.438 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[23] ; clock        ; clock       ; 26.000       ; -0.236     ; 3.333      ;
; 22.438 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[2]  ; clock        ; clock       ; 26.000       ; -0.236     ; 3.333      ;
; 22.438 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[8]  ; clock        ; clock       ; 26.000       ; -0.236     ; 3.333      ;
; 22.438 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[22] ; clock        ; clock       ; 26.000       ; -0.236     ; 3.333      ;
; 22.438 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[10] ; clock        ; clock       ; 26.000       ; -0.236     ; 3.333      ;
; 22.438 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[13] ; clock        ; clock       ; 26.000       ; -0.236     ; 3.333      ;
; 22.438 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r3|Q[11] ; clock        ; clock       ; 26.000       ; -0.236     ; 3.333      ;
; 22.439 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[31] ; clock        ; clock       ; 26.000       ; -0.229     ; 3.339      ;
; 22.439 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[28] ; clock        ; clock       ; 26.000       ; -0.229     ; 3.339      ;
; 22.439 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[25] ; clock        ; clock       ; 26.000       ; -0.229     ; 3.339      ;
; 22.439 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[27] ; clock        ; clock       ; 26.000       ; -0.229     ; 3.339      ;
; 22.439 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[29] ; clock        ; clock       ; 26.000       ; -0.229     ; 3.339      ;
; 22.457 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[28] ; clock        ; clock       ; 26.000       ; -0.232     ; 3.318      ;
; 22.457 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[29] ; clock        ; clock       ; 26.000       ; -0.232     ; 3.318      ;
; 22.457 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[26] ; clock        ; clock       ; 26.000       ; -0.232     ; 3.318      ;
; 22.457 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[30] ; clock        ; clock       ; 26.000       ; -0.232     ; 3.318      ;
; 22.457 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[25] ; clock        ; clock       ; 26.000       ; -0.232     ; 3.318      ;
; 22.457 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[24] ; clock        ; clock       ; 26.000       ; -0.232     ; 3.318      ;
; 22.457 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[27] ; clock        ; clock       ; 26.000       ; -0.232     ; 3.318      ;
; 22.457 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[31] ; clock        ; clock       ; 26.000       ; -0.232     ; 3.318      ;
; 22.458 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r0|Q[30] ; clock        ; clock       ; 26.000       ; -0.227     ; 3.322      ;
; 22.507 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[23] ; clock        ; clock       ; 26.000       ; -0.013     ; 3.487      ;
; 22.588 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[19] ; clock        ; clock       ; 26.000       ; -0.221     ; 3.198      ;
; 22.588 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[15] ; clock        ; clock       ; 26.000       ; -0.221     ; 3.198      ;
; 22.588 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[2]  ; clock        ; clock       ; 26.000       ; -0.221     ; 3.198      ;
; 22.588 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[7]  ; clock        ; clock       ; 26.000       ; -0.221     ; 3.198      ;
; 22.588 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[4]  ; clock        ; clock       ; 26.000       ; -0.221     ; 3.198      ;
; 22.588 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[9]  ; clock        ; clock       ; 26.000       ; -0.221     ; 3.198      ;
; 22.588 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[5]  ; clock        ; clock       ; 26.000       ; -0.221     ; 3.198      ;
; 22.594 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[11] ; clock        ; clock       ; 26.000       ; -0.020     ; 3.393      ;
; 22.594 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[13] ; clock        ; clock       ; 26.000       ; -0.020     ; 3.393      ;
; 22.594 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[8]  ; clock        ; clock       ; 26.000       ; -0.020     ; 3.393      ;
; 22.594 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[22] ; clock        ; clock       ; 26.000       ; -0.020     ; 3.393      ;
; 22.594 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[10] ; clock        ; clock       ; 26.000       ; -0.020     ; 3.393      ;
; 22.594 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[19] ; clock        ; clock       ; 26.000       ; -0.020     ; 3.393      ;
; 22.594 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[23] ; clock        ; clock       ; 26.000       ; -0.020     ; 3.393      ;
; 22.594 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[2]  ; clock        ; clock       ; 26.000       ; -0.020     ; 3.393      ;
; 22.594 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[3]  ; clock        ; clock       ; 26.000       ; -0.020     ; 3.393      ;
; 22.594 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[15] ; clock        ; clock       ; 26.000       ; -0.020     ; 3.393      ;
; 22.594 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[18] ; clock        ; clock       ; 26.000       ; -0.020     ; 3.393      ;
; 22.594 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[12] ; clock        ; clock       ; 26.000       ; -0.020     ; 3.393      ;
; 22.595 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[29] ; clock        ; clock       ; 26.000       ; -0.013     ; 3.399      ;
; 22.595 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[27] ; clock        ; clock       ; 26.000       ; -0.013     ; 3.399      ;
; 22.595 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[28] ; clock        ; clock       ; 26.000       ; -0.013     ; 3.399      ;
; 22.595 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[25] ; clock        ; clock       ; 26.000       ; -0.013     ; 3.399      ;
; 22.595 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[31] ; clock        ; clock       ; 26.000       ; -0.013     ; 3.399      ;
; 22.613 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[29] ; clock        ; clock       ; 26.000       ; -0.016     ; 3.378      ;
; 22.613 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[27] ; clock        ; clock       ; 26.000       ; -0.016     ; 3.378      ;
; 22.613 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[31] ; clock        ; clock       ; 26.000       ; -0.016     ; 3.378      ;
; 22.613 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[26] ; clock        ; clock       ; 26.000       ; -0.016     ; 3.378      ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock'                                                                   ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; 1.121 ; STATE.S46 ; nReg:r9|Q[7]  ; clock        ; clock       ; 0.000        ; 0.026      ; 1.231      ;
; 1.121 ; STATE.S46 ; nReg:r9|Q[4]  ; clock        ; clock       ; 0.000        ; 0.026      ; 1.231      ;
; 1.122 ; STATE.S46 ; nReg:r8|Q[13] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.235      ;
; 1.122 ; STATE.S46 ; nReg:r8|Q[8]  ; clock        ; clock       ; 0.000        ; 0.029      ; 1.235      ;
; 1.122 ; STATE.S46 ; nReg:r8|Q[9]  ; clock        ; clock       ; 0.000        ; 0.029      ; 1.235      ;
; 1.122 ; STATE.S46 ; nReg:r8|Q[28] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.235      ;
; 1.122 ; STATE.S46 ; nReg:r8|Q[18] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.235      ;
; 1.131 ; STATE.S46 ; nReg:r9|Q[3]  ; clock        ; clock       ; 0.000        ; 0.025      ; 1.240      ;
; 1.131 ; STATE.S46 ; nReg:r9|Q[2]  ; clock        ; clock       ; 0.000        ; 0.025      ; 1.240      ;
; 1.131 ; STATE.S46 ; nReg:r9|Q[1]  ; clock        ; clock       ; 0.000        ; 0.025      ; 1.240      ;
; 1.131 ; STATE.S46 ; nReg:r9|Q[0]  ; clock        ; clock       ; 0.000        ; 0.025      ; 1.240      ;
; 1.188 ; STATE.S35 ; nReg:r1|Q[18] ; clock        ; clock       ; 0.000        ; 0.030      ; 1.302      ;
; 1.196 ; STATE.S34 ; nReg:r0|Q[13] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.316      ;
; 1.196 ; STATE.S34 ; nReg:r0|Q[8]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.316      ;
; 1.196 ; STATE.S34 ; nReg:r0|Q[21] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.316      ;
; 1.196 ; STATE.S34 ; nReg:r0|Q[2]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.316      ;
; 1.196 ; STATE.S34 ; nReg:r0|Q[20] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.316      ;
; 1.196 ; STATE.S34 ; nReg:r0|Q[18] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.316      ;
; 1.196 ; STATE.S34 ; nReg:r0|Q[9]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.316      ;
; 1.196 ; STATE.S34 ; nReg:r0|Q[11] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.316      ;
; 1.196 ; STATE.S34 ; nReg:r0|Q[12] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.316      ;
; 1.196 ; STATE.S34 ; nReg:r0|Q[17] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.316      ;
; 1.196 ; STATE.S34 ; nReg:r0|Q[7]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.316      ;
; 1.196 ; STATE.S34 ; nReg:r0|Q[14] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.316      ;
; 1.204 ; STATE.S34 ; nReg:r0|Q[26] ; clock        ; clock       ; 0.000        ; 0.034      ; 1.322      ;
; 1.223 ; STATE.S46 ; nReg:r8|Q[12] ; clock        ; clock       ; 0.000        ; 0.034      ; 1.341      ;
; 1.223 ; STATE.S46 ; nReg:r8|Q[7]  ; clock        ; clock       ; 0.000        ; 0.034      ; 1.341      ;
; 1.223 ; STATE.S46 ; nReg:r9|Q[23] ; clock        ; clock       ; 0.000        ; 0.034      ; 1.341      ;
; 1.223 ; STATE.S46 ; nReg:r8|Q[23] ; clock        ; clock       ; 0.000        ; 0.034      ; 1.341      ;
; 1.223 ; STATE.S46 ; nReg:r8|Q[17] ; clock        ; clock       ; 0.000        ; 0.034      ; 1.341      ;
; 1.232 ; STATE.S34 ; nReg:r0|Q[24] ; clock        ; clock       ; 0.000        ; 0.039      ; 1.355      ;
; 1.246 ; STATE.S46 ; nReg:r9|Q[26] ; clock        ; clock       ; 0.000        ; 0.031      ; 1.361      ;
; 1.246 ; STATE.S46 ; nReg:r8|Q[26] ; clock        ; clock       ; 0.000        ; 0.031      ; 1.361      ;
; 1.246 ; STATE.S46 ; nReg:r9|Q[12] ; clock        ; clock       ; 0.000        ; 0.031      ; 1.361      ;
; 1.246 ; STATE.S46 ; nReg:r9|Q[31] ; clock        ; clock       ; 0.000        ; 0.031      ; 1.361      ;
; 1.246 ; STATE.S46 ; nReg:r8|Q[25] ; clock        ; clock       ; 0.000        ; 0.031      ; 1.361      ;
; 1.246 ; STATE.S46 ; nReg:r9|Q[25] ; clock        ; clock       ; 0.000        ; 0.031      ; 1.361      ;
; 1.275 ; STATE.S46 ; nReg:r9|Q[22] ; clock        ; clock       ; 0.000        ; 0.033      ; 1.392      ;
; 1.280 ; STATE.S35 ; nReg:r1|Q[14] ; clock        ; clock       ; 0.000        ; 0.035      ; 1.399      ;
; 1.285 ; STATE.S35 ; nReg:r1|Q[8]  ; clock        ; clock       ; 0.000        ; 0.033      ; 1.402      ;
; 1.285 ; STATE.S35 ; nReg:r1|Q[21] ; clock        ; clock       ; 0.000        ; 0.033      ; 1.402      ;
; 1.295 ; STATE.S46 ; nReg:r9|Q[8]  ; clock        ; clock       ; 0.000        ; 0.023      ; 1.402      ;
; 1.295 ; STATE.S46 ; nReg:r9|Q[9]  ; clock        ; clock       ; 0.000        ; 0.023      ; 1.402      ;
; 1.314 ; STATE.S36 ; nReg:r2|Q[14] ; clock        ; clock       ; 0.000        ; 0.037      ; 1.435      ;
; 1.330 ; STATE.S35 ; nReg:r1|Q[13] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.450      ;
; 1.330 ; STATE.S35 ; nReg:r1|Q[12] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.450      ;
; 1.330 ; STATE.S35 ; nReg:r1|Q[3]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.450      ;
; 1.330 ; STATE.S35 ; nReg:r1|Q[20] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.450      ;
; 1.330 ; STATE.S35 ; nReg:r1|Q[22] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.450      ;
; 1.330 ; STATE.S35 ; nReg:r1|Q[11] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.450      ;
; 1.330 ; STATE.S35 ; nReg:r1|Q[23] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.450      ;
; 1.330 ; STATE.S35 ; nReg:r1|Q[6]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.450      ;
; 1.330 ; STATE.S35 ; nReg:r1|Q[0]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.450      ;
; 1.330 ; STATE.S35 ; nReg:r1|Q[1]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.450      ;
; 1.330 ; STATE.S35 ; nReg:r1|Q[10] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.450      ;
; 1.330 ; STATE.S35 ; nReg:r1|Q[17] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.450      ;
; 1.330 ; STATE.S35 ; nReg:r1|Q[16] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.450      ;
; 1.378 ; STATE.S46 ; nReg:r8|Q[21] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.498      ;
; 1.378 ; STATE.S46 ; nReg:r8|Q[20] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.498      ;
; 1.378 ; STATE.S46 ; nReg:r8|Q[22] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.498      ;
; 1.378 ; STATE.S46 ; nReg:r8|Q[1]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.498      ;
; 1.378 ; STATE.S46 ; nReg:r8|Q[11] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.498      ;
; 1.378 ; STATE.S46 ; nReg:r8|Q[24] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.498      ;
; 1.378 ; STATE.S46 ; nReg:r8|Q[16] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.498      ;
; 1.400 ; STATE.S46 ; nReg:r8|Q[2]  ; clock        ; clock       ; 0.000        ; 0.029      ; 1.513      ;
; 1.400 ; STATE.S46 ; nReg:r8|Q[6]  ; clock        ; clock       ; 0.000        ; 0.029      ; 1.513      ;
; 1.400 ; STATE.S46 ; nReg:r8|Q[3]  ; clock        ; clock       ; 0.000        ; 0.029      ; 1.513      ;
; 1.400 ; STATE.S34 ; nReg:r0|Q[30] ; clock        ; clock       ; 0.000        ; 0.039      ; 1.523      ;
; 1.400 ; STATE.S46 ; nReg:r8|Q[5]  ; clock        ; clock       ; 0.000        ; 0.029      ; 1.513      ;
; 1.412 ; STATE.S46 ; nReg:r8|Q[10] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.525      ;
; 1.412 ; STATE.S46 ; nReg:r8|Q[31] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.525      ;
; 1.412 ; STATE.S46 ; nReg:r8|Q[0]  ; clock        ; clock       ; 0.000        ; 0.029      ; 1.525      ;
; 1.412 ; STATE.S46 ; nReg:r8|Q[15] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.525      ;
; 1.412 ; STATE.S46 ; nReg:r8|Q[4]  ; clock        ; clock       ; 0.000        ; 0.029      ; 1.525      ;
; 1.414 ; STATE.S34 ; nReg:r0|Q[27] ; clock        ; clock       ; 0.000        ; 0.037      ; 1.535      ;
; 1.414 ; STATE.S34 ; nReg:r0|Q[29] ; clock        ; clock       ; 0.000        ; 0.037      ; 1.535      ;
; 1.414 ; STATE.S34 ; nReg:r0|Q[31] ; clock        ; clock       ; 0.000        ; 0.037      ; 1.535      ;
; 1.414 ; STATE.S34 ; nReg:r0|Q[28] ; clock        ; clock       ; 0.000        ; 0.037      ; 1.535      ;
; 1.414 ; STATE.S34 ; nReg:r0|Q[25] ; clock        ; clock       ; 0.000        ; 0.037      ; 1.535      ;
; 1.415 ; STATE.S46 ; nReg:r9|Q[11] ; clock        ; clock       ; 0.000        ; 0.027      ; 1.526      ;
; 1.416 ; STATE.S46 ; nReg:r9|Q[13] ; clock        ; clock       ; 0.000        ; 0.018      ; 1.518      ;
; 1.416 ; STATE.S46 ; nReg:r9|Q[10] ; clock        ; clock       ; 0.000        ; 0.018      ; 1.518      ;
; 1.426 ; STATE.S46 ; nReg:r9|Q[18] ; clock        ; clock       ; 0.000        ; 0.017      ; 1.527      ;
; 1.429 ; STATE.S35 ; nReg:r1|Q[4]  ; clock        ; clock       ; 0.000        ; 0.045      ; 1.558      ;
; 1.429 ; STATE.S35 ; nReg:r1|Q[9]  ; clock        ; clock       ; 0.000        ; 0.045      ; 1.558      ;
; 1.429 ; STATE.S35 ; nReg:r1|Q[5]  ; clock        ; clock       ; 0.000        ; 0.045      ; 1.558      ;
; 1.429 ; STATE.S35 ; nReg:r1|Q[19] ; clock        ; clock       ; 0.000        ; 0.045      ; 1.558      ;
; 1.429 ; STATE.S35 ; nReg:r1|Q[2]  ; clock        ; clock       ; 0.000        ; 0.045      ; 1.558      ;
; 1.429 ; STATE.S35 ; nReg:r1|Q[7]  ; clock        ; clock       ; 0.000        ; 0.045      ; 1.558      ;
; 1.429 ; STATE.S35 ; nReg:r1|Q[15] ; clock        ; clock       ; 0.000        ; 0.045      ; 1.558      ;
; 1.460 ; STATE.S36 ; nReg:r2|Q[30] ; clock        ; clock       ; 0.000        ; 0.039      ; 1.583      ;
; 1.460 ; STATE.S36 ; nReg:r2|Q[26] ; clock        ; clock       ; 0.000        ; 0.039      ; 1.583      ;
; 1.460 ; STATE.S36 ; nReg:r2|Q[31] ; clock        ; clock       ; 0.000        ; 0.039      ; 1.583      ;
; 1.460 ; STATE.S36 ; nReg:r2|Q[27] ; clock        ; clock       ; 0.000        ; 0.039      ; 1.583      ;
; 1.460 ; STATE.S36 ; nReg:r2|Q[24] ; clock        ; clock       ; 0.000        ; 0.039      ; 1.583      ;
; 1.460 ; STATE.S36 ; nReg:r2|Q[7]  ; clock        ; clock       ; 0.000        ; 0.039      ; 1.583      ;
; 1.460 ; STATE.S36 ; nReg:r2|Q[28] ; clock        ; clock       ; 0.000        ; 0.039      ; 1.583      ;
; 1.460 ; STATE.S36 ; nReg:r2|Q[25] ; clock        ; clock       ; 0.000        ; 0.039      ; 1.583      ;
; 1.464 ; STATE.S36 ; nReg:r2|Q[13] ; clock        ; clock       ; 0.000        ; 0.038      ; 1.586      ;
; 1.464 ; STATE.S36 ; nReg:r2|Q[12] ; clock        ; clock       ; 0.000        ; 0.038      ; 1.586      ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.032 ; 0.165 ; 19.035   ; 1.121   ; 12.344              ;
;  clock           ; 0.032 ; 0.165 ; 19.035   ; 1.121   ; 12.344              ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clock           ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; h_out[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[14]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[15]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[16]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[17]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[18]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[19]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[20]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[21]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[22]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[23]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[24]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[25]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[26]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[27]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[28]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[29]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[30]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[31]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ready         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdone         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[31]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[19]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[17]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[16]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[14]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[15]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[11]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[22]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[20]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[21]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[8]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[9]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[12]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[13]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[18]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[10]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[26]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[25]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[30]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[23]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[24]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[29]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[28]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[27]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; h_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; h_out[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; h_out[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; h_out[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sdone         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; h_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; h_out[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; h_out[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; h_out[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sdone         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; h_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; h_out[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; h_out[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; h_out[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdone         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1095     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1095     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 34    ; 34   ;
; Unconstrained Input Port Paths  ; 150   ; 150  ;
; Unconstrained Output Ports      ; 34    ; 34   ;
; Unconstrained Output Port Paths ; 42    ; 42   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clock  ; clock ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; input[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[16]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[17]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[18]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[19]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[20]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[21]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[22]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[23]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[24]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[25]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[26]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[27]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[28]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[29]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[30]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[31]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; h_out[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[16]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[17]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[18]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[19]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[20]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[21]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[22]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[23]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[24]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[25]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[26]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[27]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[28]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[29]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[30]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[31]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ready       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdone       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; input[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[16]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[17]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[18]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[19]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[20]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[21]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[22]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[23]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[24]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[25]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[26]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[27]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[28]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[29]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[30]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[31]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; h_out[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[16]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[17]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[18]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[19]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[20]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[21]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[22]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[23]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[24]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[25]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[26]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[27]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[28]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[29]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[30]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[31]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ready       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdone       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Mon Apr 15 14:20:11 2024
Info: Command: quartus_sta LSTM -c LSTM_network
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (332104): Reading SDC File: 'SDC1.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.032
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.032               0.000 clock 
Info (332146): Worst-case hold slack is 0.341
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.341               0.000 clock 
Info (332146): Worst-case recovery slack is 19.035
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    19.035               0.000 clock 
Info (332146): Worst-case removal slack is 2.011
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.011               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is 12.519
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.519               0.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 2.756
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.756               0.000 clock 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 clock 
Info (332146): Worst-case recovery slack is 19.769
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    19.769               0.000 clock 
Info (332146): Worst-case removal slack is 1.827
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.827               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is 12.546
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.546               0.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 11.098
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.098               0.000 clock 
Info (332146): Worst-case hold slack is 0.165
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.165               0.000 clock 
Info (332146): Worst-case recovery slack is 21.828
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    21.828               0.000 clock 
Info (332146): Worst-case removal slack is 1.121
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.121               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is 12.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.344               0.000 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4816 megabytes
    Info: Processing ended: Mon Apr 15 14:20:13 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


