0.7
2020.2
May 22 2024
19:03:11
C:/Users/davil/Cafetera/Trabajo-VHDL/Cafetera_3/Cafetera_3.sim/sim_1/impl/timing/xsim/Frec_div_tb_time_impl.v,1741386590,verilog,,,,EDGEDTCTR;Frec_div;SYNCHRNZR;Top;controler;counter;glbl,,,,,,,,
C:/Users/davil/Cafetera/Trabajo-VHDL/Cafetera_3/Cafetera_3.srcs/sim_1/new/Frec_div_tb.vhd,1741385998,vhdl,,,,frec_div_tb,,,,,,,,
C:/Users/davil/Cafetera/Trabajo-VHDL/Cafetera_3/Cafetera_3.srcs/sources_1/new/Frec_div.vhd,1741386388,vhdl,,,,frec_div,,,,,,,,
