Fitter report for MiQro_EVA
Wed May 25 16:38:53 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. Routing Usage Summary
 24. I/O Rules Summary
 25. I/O Rules Details
 26. I/O Rules Matrix
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Wed May 25 16:38:53 2022       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; MiQro_EVA                                   ;
; Top-level Entity Name           ; ElMicro                                     ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC7C7F23C8                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 372 / 56,480 ( < 1 % )                      ;
; Total registers                 ; 131                                         ;
; Total pins                      ; 83 / 268 ( 31 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 2,048 / 7,024,640 ( < 1 % )                 ;
; Total RAM Blocks                ; 1 / 686 ( < 1 % )                           ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 0 / 13 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.1%      ;
;     Processor 3            ;   1.0%      ;
;     Processor 4            ;   1.0%      ;
;     Processor 5            ;   1.0%      ;
;     Processor 6            ;   1.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                   ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node             ; Action  ; Operation ; Reason                     ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; CLK~inputCLKENA0 ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
; CLR~inputCLKENA0 ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 945 ) ; 0.00 % ( 0 / 945 )         ; 0.00 % ( 0 / 945 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 945 ) ; 0.00 % ( 0 / 945 )         ; 0.00 % ( 0 / 945 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 945 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/DanielC/Desktop/Proyecto/MiQroEVA/MiQroV11/MiQro_EVA/output_files/MiQro_EVA.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 372 / 56,480       ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 372                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 401 / 56,480       ; < 1 % ;
;         [a] ALMs used for LUT logic and registers           ; 64                 ;       ;
;         [b] ALMs used for LUT logic                         ; 335                ;       ;
;         [c] ALMs used for registers                         ; 2                  ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 33 / 56,480        ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 4 / 56,480         ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                  ;       ;
;         [c] Due to LAB input limits                         ; 4                  ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 53 / 5,648         ; < 1 % ;
;     -- Logic LABs                                           ; 53                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 638                ;       ;
;     -- 7 input functions                                    ; 2                  ;       ;
;     -- 6 input functions                                    ; 96                 ;       ;
;     -- 5 input functions                                    ; 311                ;       ;
;     -- 4 input functions                                    ; 29                 ;       ;
;     -- <=3 input functions                                  ; 200                ;       ;
; Combinational ALUT usage for route-throughs                 ; 3                  ;       ;
;                                                             ;                    ;       ;
; Dedicated logic registers                                   ; 131                ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 131 / 112,960      ; < 1 % ;
;         -- Secondary logic registers                        ; 0 / 112,960        ; 0 %   ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 131                ;       ;
;         -- Routing optimization registers                   ; 0                  ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 83 / 268           ; 31 %  ;
;     -- Clock pins                                           ; 6 / 11             ; 55 %  ;
;     -- Dedicated input pins                                 ; 0 / 23             ; 0 %   ;
;                                                             ;                    ;       ;
; M10K blocks                                                 ; 1 / 686            ; < 1 % ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 2,048 / 7,024,640  ; < 1 % ;
; Total block memory implementation bits                      ; 10,240 / 7,024,640 ; < 1 % ;
;                                                             ;                    ;       ;
; Total DSP Blocks                                            ; 0 / 156            ; 0 %   ;
;                                                             ;                    ;       ;
; Fractional PLLs                                             ; 0 / 7              ; 0 %   ;
; Global signals                                              ; 2                  ;       ;
;     -- Global clocks                                        ; 2 / 16             ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 88             ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120            ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120            ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1              ; 0 %   ;
; Hard IPs                                                    ; 0 / 1              ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6              ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6              ; 0 %   ;
; Channel PLLs                                                ; 0 / 6              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.3% / 0.3% / 0.3% ;       ;
; Peak interconnect usage (total/H/V)                         ; 9.0% / 9.7% / 8.0% ;       ;
; Maximum fan-out                                             ; 230                ;       ;
; Highest non-global fan-out                                  ; 230                ;       ;
; Total fan-out                                               ; 3728               ;       ;
; Average fan-out                                             ; 3.96               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 372 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 372                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 401 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 64                     ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 335                    ; 0                              ;
;         [c] ALMs used for registers                         ; 2                      ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 33 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 4 / 56480 ( < 1 % )    ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 4                      ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 53 / 5648 ( < 1 % )    ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 53                     ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 638                    ; 0                              ;
;     -- 7 input functions                                    ; 2                      ; 0                              ;
;     -- 6 input functions                                    ; 96                     ; 0                              ;
;     -- 5 input functions                                    ; 311                    ; 0                              ;
;     -- 4 input functions                                    ; 29                     ; 0                              ;
;     -- <=3 input functions                                  ; 200                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 3                      ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 131 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 0 / 112960 ( 0 % )     ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 131                    ; 0                              ;
;         -- Routing optimization registers                   ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 83                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 2048                   ; 0                              ;
; Total block memory implementation bits                      ; 10240                  ; 0                              ;
; M10K block                                                  ; 1 / 686 ( < 1 % )      ; 0 / 686 ( 0 % )                ;
; Clock enable block                                          ; 2 / 122 ( 1 % )        ; 0 / 122 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 0                      ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 3735                   ; 0                              ;
;     -- Registered Connections                               ; 730                    ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 67                     ; 0                              ;
;     -- Output Ports                                         ; 16                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; AluSel[0]  ; AA17  ; 4A       ; 60           ; 0            ; 51           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; AluSel[1]  ; AB12  ; 4A       ; 50           ; 0            ; 74           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; AluSel[2]  ; R10   ; 3B       ; 38           ; 0            ; 17           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; CLK        ; M16   ; 5B       ; 89           ; 35           ; 60           ; 132                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; CLR        ; N16   ; 5B       ; 89           ; 35           ; 43           ; 128                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Destino[0] ; AA12  ; 3B       ; 40           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Destino[1] ; U17   ; 4A       ; 72           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Destino[2] ; AA22  ; 4A       ; 64           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Destino[3] ; Y21   ; 4A       ; 68           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Destino[4] ; P18   ; 5A       ; 89           ; 9            ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Destino[5] ; R14   ; 4A       ; 68           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Destino[6] ; P14   ; 4A       ; 68           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Destino[7] ; W22   ; 4A       ; 66           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; EnDec      ; Y14   ; 4A       ; 54           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Fuente[0]  ; Y11   ; 3B       ; 40           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Fuente[1]  ; N9    ; 3B       ; 40           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Fuente[2]  ; Y10   ; 3B       ; 34           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Fuente[3]  ; P9    ; 3B       ; 40           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Fuente[4]  ; T13   ; 4A       ; 52           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Fuente[5]  ; R12   ; 3B       ; 36           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Fuente[6]  ; U12   ; 3B       ; 36           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Fuente[7]  ; AA14  ; 4A       ; 52           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; MUX_A      ; AA9   ; 3B       ; 32           ; 0            ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; MUX_B      ; T22   ; 5A       ; 89           ; 6            ; 37           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; MUX_C      ; Y19   ; 4A       ; 66           ; 0            ; 40           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; MUX_MAR    ; T14   ; 4A       ; 60           ; 0            ; 17           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; MUX_MDR    ; AB17  ; 4A       ; 56           ; 0            ; 51           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; MUX_RAM    ; AA20  ; 4A       ; 62           ; 0            ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SelBus[0]  ; T12   ; 4A       ; 52           ; 0            ; 17           ; 216                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SelBus[1]  ; Y16   ; 4A       ; 58           ; 0            ; 57           ; 230                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SelBus[2]  ; AB21  ; 4A       ; 58           ; 0            ; 74           ; 120                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SelBus[3]  ; AA13  ; 4A       ; 52           ; 0            ; 34           ; 138                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SelRegD[0] ; AB20  ; 4A       ; 58           ; 0            ; 91           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SelRegD[1] ; U13   ; 4A       ; 50           ; 0            ; 40           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SelRegD[2] ; AB18  ; 4A       ; 56           ; 0            ; 34           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SelRegD[3] ; Y20   ; 4A       ; 66           ; 0            ; 57           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; WR         ; W16   ; 4A       ; 64           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; dataA[0]   ; AB11  ; 3B       ; 38           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; dataA[1]   ; R11   ; 3B       ; 38           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; dataA[2]   ; G12   ; 7A       ; 52           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; dataA[3]   ; G11   ; 7A       ; 56           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; dataA[4]   ; U20   ; 4A       ; 72           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; dataA[5]   ; AB10  ; 3B       ; 38           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; dataA[6]   ; AA10  ; 3B       ; 32           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; dataA[7]   ; T15   ; 5A       ; 89           ; 6            ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; dataB[0]   ; B12   ; 7A       ; 54           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; dataB[1]   ; R15   ; 5A       ; 89           ; 6            ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; dataB[2]   ; H13   ; 7A       ; 56           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; dataB[3]   ; U11   ; 3B       ; 36           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; dataB[4]   ; G13   ; 7A       ; 56           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; dataB[5]   ; A12   ; 7A       ; 54           ; 81           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; dataB[6]   ; N8    ; 3B       ; 28           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; dataB[7]   ; D13   ; 7A       ; 54           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; dataC[0]   ; W21   ; 4A       ; 68           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; dataC[1]   ; H16   ; 7A       ; 64           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; dataC[2]   ; AB22  ; 4A       ; 64           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; dataC[3]   ; T10   ; 3B       ; 34           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; dataC[4]   ; C15   ; 7A       ; 62           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; dataC[5]   ; V21   ; 4A       ; 70           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; dataC[6]   ; V16   ; 4A       ; 64           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; dataC[7]   ; W19   ; 4A       ; 62           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; muxSel[0]  ; V15   ; 4A       ; 56           ; 0            ; 0            ; 18                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; muxSel[1]  ; AB13  ; 4A       ; 50           ; 0            ; 91           ; 18                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; muxSel[2]  ; V14   ; 4A       ; 56           ; 0            ; 17           ; 18                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; muxSel[3]  ; T17   ; 5A       ; 89           ; 4            ; 60           ; 18                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; muxSel[4]  ; Y22   ; 4A       ; 66           ; 0            ; 91           ; 18                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; muxSel[5]  ; AA15  ; 4A       ; 54           ; 0            ; 34           ; 18                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Outd[0]     ; Y15   ; 4A       ; 54           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Outd[1]     ; AA19  ; 4A       ; 62           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Outd[2]     ; R22   ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Outd[3]     ; AA18  ; 4A       ; 60           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Outd[4]     ; U15   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Outd[5]     ; V20   ; 4A       ; 62           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Outd[6]     ; Y17   ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Outd[7]     ; V13   ; 4A       ; 50           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; cacheOut[0] ; P12   ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; cacheOut[1] ; M7    ; 3A       ; 8            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; cacheOut[2] ; G21   ; 7A       ; 88           ; 81           ; 18           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; cacheOut[3] ; J7    ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; cacheOut[4] ; E20   ; 7A       ; 76           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; cacheOut[5] ; AB15  ; 4A       ; 54           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; cacheOut[6] ; P19   ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; cacheOut[7] ; B22   ; 7A       ; 78           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 17 / 32 ( 53 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 43 / 48 ( 90 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 7 / 16 ( 44 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 2 / 16 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 12 / 80 ( 15 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 1 / 32 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; dataB[5]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A13      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 115        ; 3B       ; MUX_A                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA10     ; 113        ; 3B       ; dataA[6]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; Destino[0]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 139        ; 4A       ; SelBus[3]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 137        ; 4A       ; Fuente[7]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 142        ; 4A       ; muxSel[5]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; AluSel[0]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA18     ; 155        ; 4A       ; Outd[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 156        ; 4A       ; Outd[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 158        ; 4A       ; MUX_RAM                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; Destino[2]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; dataA[5]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB11     ; 126        ; 3B       ; dataA[0]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB12     ; 134        ; 4A       ; AluSel[1]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 132        ; 4A       ; muxSel[1]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; cacheOut[5]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; MUX_MDR                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ; 147        ; 4A       ; SelRegD[2]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; SelRegD[0]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB21     ; 150        ; 4A       ; SelBus[2]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 161        ; 4A       ; dataC[2]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 442        ; 7A       ; dataB[0]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; cacheOut[7]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; dataC[4]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; dataB[7]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; cacheOut[4]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; dataA[3]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G12      ; 447        ; 7A       ; dataA[2]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G13      ; 439        ; 7A       ; dataB[4]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; cacheOut[2]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; dataB[2]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; dataC[1]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; cacheOut[3]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 291        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 290        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 288        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; cacheOut[1]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M8       ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; CLK                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 287        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 281        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; dataB[6]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N9       ; 130        ; 3B       ; Fuente[1]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; CLR                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 277        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 279        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 128        ; 3B       ; Fuente[3]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; cacheOut[0]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; Destino[6]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 226        ; 5A       ; Destino[4]                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P19      ; 224        ; 5A       ; cacheOut[6]                     ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 125        ; 3B       ; AluSel[2]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R11      ; 127        ; 3B       ; dataA[1]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R12      ; 121        ; 3B       ; Fuente[5]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; Destino[5]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R15      ; 219        ; 5A       ; dataB[1]                        ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R16      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 218        ; 5A       ; Outd[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 117        ; 3B       ; dataC[3]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; SelBus[0]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T13      ; 138        ; 4A       ; Fuente[4]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T14      ; 152        ; 4A       ; MUX_MAR                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T15      ; 217        ; 5A       ; dataA[7]                        ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; muxSel[3]                       ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; MUX_B                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 120        ; 3B       ; dataB[3]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U12      ; 122        ; 3B       ; Fuente[6]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U13      ; 135        ; 4A       ; SelRegD[1]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; Outd[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U16      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 178        ; 4A       ; Destino[1]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; dataA[4]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; Outd[7]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 144        ; 4A       ; muxSel[2]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V15      ; 146        ; 4A       ; muxSel[0]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V16      ; 160        ; 4A       ; dataC[6]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; Outd[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V21      ; 174        ; 4A       ; dataC[5]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; WR                              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; dataC[7]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; dataC[0]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W22      ; 166        ; 4A       ; Destino[7]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 116        ; 3B       ; Fuente[2]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y11      ; 129        ; 3B       ; Fuente[0]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; EnDec                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y15      ; 143        ; 4A       ; Outd[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y16      ; 149        ; 4A       ; SelBus[1]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 151        ; 4A       ; Outd[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; MUX_C                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y20      ; 165        ; 4A       ; SelRegD[3]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y21      ; 169        ; 4A       ; Destino[3]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y22      ; 164        ; 4A       ; muxSel[4]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; cacheOut[7] ; Incomplete set of assignments ;
; cacheOut[6] ; Incomplete set of assignments ;
; cacheOut[5] ; Incomplete set of assignments ;
; cacheOut[4] ; Incomplete set of assignments ;
; cacheOut[3] ; Incomplete set of assignments ;
; cacheOut[2] ; Incomplete set of assignments ;
; cacheOut[1] ; Incomplete set of assignments ;
; cacheOut[0] ; Incomplete set of assignments ;
; Outd[7]     ; Incomplete set of assignments ;
; Outd[6]     ; Incomplete set of assignments ;
; Outd[5]     ; Incomplete set of assignments ;
; Outd[4]     ; Incomplete set of assignments ;
; Outd[3]     ; Incomplete set of assignments ;
; Outd[2]     ; Incomplete set of assignments ;
; Outd[1]     ; Incomplete set of assignments ;
; Outd[0]     ; Incomplete set of assignments ;
; CLK         ; Incomplete set of assignments ;
; muxSel[3]   ; Incomplete set of assignments ;
; muxSel[5]   ; Incomplete set of assignments ;
; muxSel[4]   ; Incomplete set of assignments ;
; muxSel[0]   ; Incomplete set of assignments ;
; muxSel[2]   ; Incomplete set of assignments ;
; muxSel[1]   ; Incomplete set of assignments ;
; Destino[7]  ; Incomplete set of assignments ;
; Fuente[7]   ; Incomplete set of assignments ;
; Destino[6]  ; Incomplete set of assignments ;
; Fuente[6]   ; Incomplete set of assignments ;
; Destino[5]  ; Incomplete set of assignments ;
; Fuente[5]   ; Incomplete set of assignments ;
; Destino[4]  ; Incomplete set of assignments ;
; Fuente[4]   ; Incomplete set of assignments ;
; Destino[3]  ; Incomplete set of assignments ;
; Fuente[3]   ; Incomplete set of assignments ;
; Destino[2]  ; Incomplete set of assignments ;
; Fuente[2]   ; Incomplete set of assignments ;
; Destino[1]  ; Incomplete set of assignments ;
; Fuente[1]   ; Incomplete set of assignments ;
; Destino[0]  ; Incomplete set of assignments ;
; Fuente[0]   ; Incomplete set of assignments ;
; SelBus[2]   ; Incomplete set of assignments ;
; SelBus[0]   ; Incomplete set of assignments ;
; SelBus[3]   ; Incomplete set of assignments ;
; SelBus[1]   ; Incomplete set of assignments ;
; CLR         ; Incomplete set of assignments ;
; SelRegD[2]  ; Incomplete set of assignments ;
; SelRegD[1]  ; Incomplete set of assignments ;
; SelRegD[0]  ; Incomplete set of assignments ;
; SelRegD[3]  ; Incomplete set of assignments ;
; EnDec       ; Incomplete set of assignments ;
; MUX_A       ; Incomplete set of assignments ;
; dataA[7]    ; Incomplete set of assignments ;
; MUX_MDR     ; Incomplete set of assignments ;
; MUX_B       ; Incomplete set of assignments ;
; dataB[7]    ; Incomplete set of assignments ;
; MUX_C       ; Incomplete set of assignments ;
; dataC[7]    ; Incomplete set of assignments ;
; AluSel[0]   ; Incomplete set of assignments ;
; AluSel[2]   ; Incomplete set of assignments ;
; AluSel[1]   ; Incomplete set of assignments ;
; WR          ; Incomplete set of assignments ;
; MUX_RAM     ; Incomplete set of assignments ;
; MUX_MAR     ; Incomplete set of assignments ;
; dataA[6]    ; Incomplete set of assignments ;
; dataB[6]    ; Incomplete set of assignments ;
; dataC[6]    ; Incomplete set of assignments ;
; dataA[5]    ; Incomplete set of assignments ;
; dataB[5]    ; Incomplete set of assignments ;
; dataC[5]    ; Incomplete set of assignments ;
; dataA[4]    ; Incomplete set of assignments ;
; dataB[4]    ; Incomplete set of assignments ;
; dataC[4]    ; Incomplete set of assignments ;
; dataA[3]    ; Incomplete set of assignments ;
; dataB[3]    ; Incomplete set of assignments ;
; dataC[3]    ; Incomplete set of assignments ;
; dataA[2]    ; Incomplete set of assignments ;
; dataB[2]    ; Incomplete set of assignments ;
; dataC[2]    ; Incomplete set of assignments ;
; dataA[1]    ; Incomplete set of assignments ;
; dataB[1]    ; Incomplete set of assignments ;
; dataC[1]    ; Incomplete set of assignments ;
; dataA[0]    ; Incomplete set of assignments ;
; dataB[0]    ; Incomplete set of assignments ;
; dataC[0]    ; Incomplete set of assignments ;
; cacheOut[7] ; Missing location assignment   ;
; cacheOut[6] ; Missing location assignment   ;
; cacheOut[5] ; Missing location assignment   ;
; cacheOut[4] ; Missing location assignment   ;
; cacheOut[3] ; Missing location assignment   ;
; cacheOut[2] ; Missing location assignment   ;
; cacheOut[1] ; Missing location assignment   ;
; cacheOut[0] ; Missing location assignment   ;
; Outd[7]     ; Missing location assignment   ;
; Outd[6]     ; Missing location assignment   ;
; Outd[5]     ; Missing location assignment   ;
; Outd[4]     ; Missing location assignment   ;
; Outd[3]     ; Missing location assignment   ;
; Outd[2]     ; Missing location assignment   ;
; Outd[1]     ; Missing location assignment   ;
; Outd[0]     ; Missing location assignment   ;
; CLK         ; Missing location assignment   ;
; muxSel[3]   ; Missing location assignment   ;
; muxSel[5]   ; Missing location assignment   ;
; muxSel[4]   ; Missing location assignment   ;
; muxSel[0]   ; Missing location assignment   ;
; muxSel[2]   ; Missing location assignment   ;
; muxSel[1]   ; Missing location assignment   ;
; Destino[7]  ; Missing location assignment   ;
; Fuente[7]   ; Missing location assignment   ;
; Destino[6]  ; Missing location assignment   ;
; Fuente[6]   ; Missing location assignment   ;
; Destino[5]  ; Missing location assignment   ;
; Fuente[5]   ; Missing location assignment   ;
; Destino[4]  ; Missing location assignment   ;
; Fuente[4]   ; Missing location assignment   ;
; Destino[3]  ; Missing location assignment   ;
; Fuente[3]   ; Missing location assignment   ;
; Destino[2]  ; Missing location assignment   ;
; Fuente[2]   ; Missing location assignment   ;
; Destino[1]  ; Missing location assignment   ;
; Fuente[1]   ; Missing location assignment   ;
; Destino[0]  ; Missing location assignment   ;
; Fuente[0]   ; Missing location assignment   ;
; SelBus[2]   ; Missing location assignment   ;
; SelBus[0]   ; Missing location assignment   ;
; SelBus[3]   ; Missing location assignment   ;
; SelBus[1]   ; Missing location assignment   ;
; CLR         ; Missing location assignment   ;
; SelRegD[2]  ; Missing location assignment   ;
; SelRegD[1]  ; Missing location assignment   ;
; SelRegD[0]  ; Missing location assignment   ;
; SelRegD[3]  ; Missing location assignment   ;
; EnDec       ; Missing location assignment   ;
; MUX_A       ; Missing location assignment   ;
; dataA[7]    ; Missing location assignment   ;
; MUX_MDR     ; Missing location assignment   ;
; MUX_B       ; Missing location assignment   ;
; dataB[7]    ; Missing location assignment   ;
; MUX_C       ; Missing location assignment   ;
; dataC[7]    ; Missing location assignment   ;
; AluSel[0]   ; Missing location assignment   ;
; AluSel[2]   ; Missing location assignment   ;
; AluSel[1]   ; Missing location assignment   ;
; WR          ; Missing location assignment   ;
; MUX_RAM     ; Missing location assignment   ;
; MUX_MAR     ; Missing location assignment   ;
; dataA[6]    ; Missing location assignment   ;
; dataB[6]    ; Missing location assignment   ;
; dataC[6]    ; Missing location assignment   ;
; dataA[5]    ; Missing location assignment   ;
; dataB[5]    ; Missing location assignment   ;
; dataC[5]    ; Missing location assignment   ;
; dataA[4]    ; Missing location assignment   ;
; dataB[4]    ; Missing location assignment   ;
; dataC[4]    ; Missing location assignment   ;
; dataA[3]    ; Missing location assignment   ;
; dataB[3]    ; Missing location assignment   ;
; dataC[3]    ; Missing location assignment   ;
; dataA[2]    ; Missing location assignment   ;
; dataB[2]    ; Missing location assignment   ;
; dataC[2]    ; Missing location assignment   ;
; dataA[1]    ; Missing location assignment   ;
; dataB[1]    ; Missing location assignment   ;
; dataC[1]    ; Missing location assignment   ;
; dataA[0]    ; Missing location assignment   ;
; dataB[0]    ; Missing location assignment   ;
; dataC[0]    ; Missing location assignment   ;
+-------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------+------------------------+--------------+
; Compilation Hierarchy Node                ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                             ; Entity Name            ; Library Name ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------+------------------------+--------------+
; |ElMicro                                  ; 372.0 (0.5)          ; 400.0 (0.5)                      ; 32.0 (0.0)                                        ; 4.0 (0.0)                        ; 0.0 (0.0)            ; 638 (1)             ; 131 (0)                   ; 0 (0)         ; 2048              ; 1     ; 0          ; 83   ; 0            ; |ElMicro                                                                        ; ElMicro                ; work         ;
;    |ALU:inst24|                           ; 21.3 (21.3)          ; 22.0 (22.0)                      ; 1.8 (1.8)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 39 (39)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|ALU:inst24                                                             ; ALU                    ; work         ;
;    |RP:inst|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |ElMicro|RP:inst                                                                ; RP                     ; work         ;
;       |altsyncram:altsyncram_component|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |ElMicro|RP:inst|altsyncram:altsyncram_component                                ; altsyncram             ; work         ;
;          |altsyncram_rev3:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |ElMicro|RP:inst|altsyncram:altsyncram_component|altsyncram_rev3:auto_generated ; altsyncram_rev3        ; work         ;
;    |UniversalShiftRegister:inst1|         ; 16.1 (16.1)          ; 17.0 (17.0)                      ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 28 (28)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|UniversalShiftRegister:inst1                                           ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst10|        ; 15.6 (15.6)          ; 15.7 (15.7)                      ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 29 (29)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|UniversalShiftRegister:inst10                                          ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst11|        ; 14.9 (14.9)          ; 16.8 (16.8)                      ; 2.3 (2.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 29 (29)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|UniversalShiftRegister:inst11                                          ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst14|        ; 15.1 (15.1)          ; 15.7 (15.7)                      ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 29 (29)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|UniversalShiftRegister:inst14                                          ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst17|        ; 15.0 (15.0)          ; 15.8 (15.8)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|UniversalShiftRegister:inst17                                          ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst18|        ; 17.6 (17.6)          ; 18.8 (18.8)                      ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 34 (34)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|UniversalShiftRegister:inst18                                          ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst19|        ; 16.8 (16.8)          ; 17.3 (17.3)                      ; 1.0 (1.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 32 (32)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|UniversalShiftRegister:inst19                                          ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst2|         ; 15.6 (15.6)          ; 16.3 (16.3)                      ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 29 (29)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|UniversalShiftRegister:inst2                                           ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst20|        ; 19.1 (19.1)          ; 20.8 (20.8)                      ; 2.2 (2.2)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 31 (31)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|UniversalShiftRegister:inst20                                          ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst3|         ; 15.8 (15.8)          ; 17.0 (17.0)                      ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 31 (31)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|UniversalShiftRegister:inst3                                           ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst4|         ; 15.6 (15.6)          ; 16.5 (16.5)                      ; 1.2 (1.2)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 29 (29)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|UniversalShiftRegister:inst4                                           ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst5|         ; 17.3 (17.3)          ; 18.2 (18.2)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|UniversalShiftRegister:inst5                                           ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst6|         ; 16.7 (16.7)          ; 20.0 (20.0)                      ; 3.3 (3.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 28 (28)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|UniversalShiftRegister:inst6                                           ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst7|         ; 17.8 (17.8)          ; 19.5 (19.5)                      ; 1.8 (1.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 28 (28)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|UniversalShiftRegister:inst7                                           ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst8|         ; 16.1 (16.1)          ; 18.3 (18.3)                      ; 2.3 (2.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 31 (31)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|UniversalShiftRegister:inst8                                           ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst9|         ; 16.5 (16.5)          ; 17.8 (17.8)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|UniversalShiftRegister:inst9                                           ; UniversalShiftRegister ; work         ;
;    |busmux16to1:inst16|                   ; 67.4 (67.4)          ; 73.0 (73.0)                      ; 6.0 (6.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 74 (74)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|busmux16to1:inst16                                                     ; busmux16to1            ; work         ;
;    |busmux:inst13|                        ; 3.6 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|busmux:inst13                                                          ; busmux                 ; work         ;
;       |lpm_mux:$00000|                    ; 3.6 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|busmux:inst13|lpm_mux:$00000                                           ; lpm_mux                ; work         ;
;          |mux_0kc:auto_generated|         ; 3.6 (3.6)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|busmux:inst13|lpm_mux:$00000|mux_0kc:auto_generated                    ; mux_0kc                ; work         ;
;    |busmux:inst15|                        ; 3.5 (0.0)            ; 4.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|busmux:inst15                                                          ; busmux                 ; work         ;
;       |lpm_mux:$00000|                    ; 3.5 (0.0)            ; 4.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|busmux:inst15|lpm_mux:$00000                                           ; lpm_mux                ; work         ;
;          |mux_0kc:auto_generated|         ; 3.5 (3.5)            ; 4.0 (4.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|busmux:inst15|lpm_mux:$00000|mux_0kc:auto_generated                    ; mux_0kc                ; work         ;
;    |busmux:inst200|                       ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|busmux:inst200                                                         ; busmux                 ; work         ;
;       |lpm_mux:$00000|                    ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|busmux:inst200|lpm_mux:$00000                                          ; lpm_mux                ; work         ;
;          |mux_0kc:auto_generated|         ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|busmux:inst200|lpm_mux:$00000|mux_0kc:auto_generated                   ; mux_0kc                ; work         ;
;    |busmux:inst22|                        ; 3.8 (0.0)            ; 3.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|busmux:inst22                                                          ; busmux                 ; work         ;
;       |lpm_mux:$00000|                    ; 3.8 (0.0)            ; 3.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|busmux:inst22|lpm_mux:$00000                                           ; lpm_mux                ; work         ;
;          |mux_0kc:auto_generated|         ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|busmux:inst22|lpm_mux:$00000|mux_0kc:auto_generated                    ; mux_0kc                ; work         ;
;    |busmux:inst23|                        ; 2.8 (0.0)            ; 4.0 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|busmux:inst23                                                          ; busmux                 ; work         ;
;       |lpm_mux:$00000|                    ; 2.8 (0.0)            ; 4.0 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|busmux:inst23|lpm_mux:$00000                                           ; lpm_mux                ; work         ;
;          |mux_0kc:auto_generated|         ; 2.8 (2.8)            ; 4.0 (4.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|busmux:inst23|lpm_mux:$00000|mux_0kc:auto_generated                    ; mux_0kc                ; work         ;
;    |busmux:inst25|                        ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|busmux:inst25                                                          ; busmux                 ; work         ;
;       |lpm_mux:$00000|                    ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|busmux:inst25|lpm_mux:$00000                                           ; lpm_mux                ; work         ;
;          |mux_0kc:auto_generated|         ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|busmux:inst25|lpm_mux:$00000|mux_0kc:auto_generated                    ; mux_0kc                ; work         ;
;    |mem_programa:inst252|                 ; 1.2 (1.2)            ; 2.5 (2.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ElMicro|mem_programa:inst252                                                   ; mem_programa           ; work         ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------+------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                        ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name        ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; cacheOut[7] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cacheOut[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cacheOut[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cacheOut[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cacheOut[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cacheOut[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cacheOut[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cacheOut[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Outd[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Outd[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Outd[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Outd[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Outd[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Outd[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Outd[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Outd[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLK         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; muxSel[3]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; muxSel[5]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; muxSel[4]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; muxSel[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; muxSel[2]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; muxSel[1]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Destino[7]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Fuente[7]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Destino[6]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Fuente[6]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Destino[5]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Fuente[5]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Destino[4]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Fuente[4]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Destino[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Fuente[3]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Destino[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Fuente[2]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Destino[1]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Fuente[1]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Destino[0]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Fuente[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SelBus[2]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SelBus[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SelBus[3]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SelBus[1]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLR         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SelRegD[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SelRegD[1]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SelRegD[0]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SelRegD[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; EnDec       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MUX_A       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dataA[7]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MUX_MDR     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MUX_B       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dataB[7]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MUX_C       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dataC[7]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AluSel[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AluSel[2]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AluSel[1]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; WR          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MUX_RAM     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MUX_MAR     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dataA[6]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dataB[6]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dataC[6]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dataA[5]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dataB[5]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dataC[5]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dataA[4]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dataB[4]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dataC[4]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dataA[3]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dataB[3]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dataC[3]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dataA[2]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dataB[2]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dataC[2]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dataA[1]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dataB[1]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dataC[1]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dataA[0]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dataB[0]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dataC[0]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                           ;
+--------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                        ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------+-------------------+---------+
; CLK                                                                                        ;                   ;         ;
; muxSel[3]                                                                                  ;                   ;         ;
;      - busmux16to1:inst16|_~0                                                              ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~1                                                              ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~2                                                              ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~3                                                              ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~4                                                              ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~5                                                              ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~6                                                              ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~7                                                              ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~8                                                              ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~9                                                              ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~10                                                             ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~11                                                             ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~12                                                             ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~13                                                             ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~14                                                             ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~15                                                             ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~16                                                             ; 0                 ; 0       ;
;      - busmux16to1:inst16|result[7]~269                                                    ; 0                 ; 0       ;
; muxSel[5]                                                                                  ;                   ;         ;
;      - busmux16to1:inst16|_~0                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~1                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~2                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~3                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~4                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~5                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~6                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~7                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~8                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~9                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~10                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~11                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~12                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~13                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~14                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~15                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~16                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|result[7]~269                                                    ; 1                 ; 0       ;
; muxSel[4]                                                                                  ;                   ;         ;
;      - busmux16to1:inst16|_~0                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~1                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~2                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~3                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~4                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~5                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~6                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~7                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~8                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~9                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~10                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~11                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~12                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~13                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~14                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~15                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~16                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|result[7]~269                                                    ; 1                 ; 0       ;
; muxSel[0]                                                                                  ;                   ;         ;
;      - busmux16to1:inst16|_~0                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~1                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~2                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~3                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~4                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~5                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~6                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~7                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~8                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~9                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~10                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~11                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~12                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~13                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~14                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~15                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~16                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|result[7]~269                                                    ; 1                 ; 0       ;
; muxSel[2]                                                                                  ;                   ;         ;
;      - busmux16to1:inst16|_~0                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~1                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~2                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~3                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~4                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~5                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~6                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~7                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~8                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~9                                                              ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~10                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~11                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~12                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~13                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~14                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~15                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|_~16                                                             ; 1                 ; 0       ;
;      - busmux16to1:inst16|result[7]~269                                                    ; 1                 ; 0       ;
; muxSel[1]                                                                                  ;                   ;         ;
;      - busmux16to1:inst16|_~0                                                              ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~1                                                              ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~2                                                              ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~3                                                              ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~4                                                              ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~5                                                              ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~6                                                              ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~7                                                              ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~8                                                              ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~9                                                              ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~10                                                             ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~11                                                             ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~12                                                             ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~13                                                             ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~14                                                             ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~15                                                             ; 0                 ; 0       ;
;      - busmux16to1:inst16|_~16                                                             ; 0                 ; 0       ;
;      - busmux16to1:inst16|result[7]~269                                                    ; 0                 ; 0       ;
; Destino[7]                                                                                 ;                   ;         ;
;      - busmux16to1:inst16|result[7]~268                                                    ; 1                 ; 0       ;
; Fuente[7]                                                                                  ;                   ;         ;
;      - busmux16to1:inst16|result[7]~270                                                    ; 1                 ; 0       ;
; Destino[6]                                                                                 ;                   ;         ;
;      - busmux16to1:inst16|result[6]~275                                                    ; 0                 ; 0       ;
; Fuente[6]                                                                                  ;                   ;         ;
;      - busmux16to1:inst16|result[6]~276                                                    ; 0                 ; 0       ;
; Destino[5]                                                                                 ;                   ;         ;
;      - busmux16to1:inst16|result[5]~281                                                    ; 0                 ; 0       ;
; Fuente[5]                                                                                  ;                   ;         ;
;      - busmux16to1:inst16|result[5]~282                                                    ; 1                 ; 0       ;
; Destino[4]                                                                                 ;                   ;         ;
;      - busmux16to1:inst16|result[4]~287                                                    ; 1                 ; 0       ;
; Fuente[4]                                                                                  ;                   ;         ;
;      - busmux16to1:inst16|result[4]~288                                                    ; 0                 ; 0       ;
; Destino[3]                                                                                 ;                   ;         ;
;      - busmux16to1:inst16|result[3]~293                                                    ; 1                 ; 0       ;
; Fuente[3]                                                                                  ;                   ;         ;
;      - busmux16to1:inst16|result[3]~294                                                    ; 1                 ; 0       ;
; Destino[2]                                                                                 ;                   ;         ;
;      - busmux16to1:inst16|result[2]~299                                                    ; 1                 ; 0       ;
; Fuente[2]                                                                                  ;                   ;         ;
;      - busmux16to1:inst16|result[2]~300                                                    ; 1                 ; 0       ;
; Destino[1]                                                                                 ;                   ;         ;
;      - busmux16to1:inst16|result[1]~305                                                    ; 1                 ; 0       ;
; Fuente[1]                                                                                  ;                   ;         ;
;      - busmux16to1:inst16|result[1]~306                                                    ; 0                 ; 0       ;
; Destino[0]                                                                                 ;                   ;         ;
;      - busmux16to1:inst16|result[0]~311                                                    ; 0                 ; 0       ;
; Fuente[0]                                                                                  ;                   ;         ;
;      - busmux16to1:inst16|result[0]~312                                                    ; 1                 ; 0       ;
; SelBus[2]                                                                                  ;                   ;         ;
;      - UniversalShiftRegister:inst8|Mux2~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst3|Regist[6]~1                                            ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst8|Regist[1]~0                                            ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst8|Mux1~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst18|Regist[0]~0                                           ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst18|Regist[0]~1                                           ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst18|Regist[0]~2                                           ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst18|Regist[0]~4                                           ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst8|Mux6~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst8|Mux5~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst8|Mux4~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst8|Mux3~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst19|Regist[7]~0                                           ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst19|Regist[7]~2                                           ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst6|Mux1~0                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst11|Mux1~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst7|Mux1~0                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst5|Mux1~0                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst14|Mux1~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst18|Mux1~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst9|Mux1~0                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst17|Mux1~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst2|Mux1~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst10|Mux1~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst20|Mux1~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst1|Mux1~0                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst19|Mux1~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst6|Mux2~0                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst11|Mux2~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst7|Mux2~0                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst5|Mux2~0                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst14|Mux2~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst18|Mux2~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst9|Mux2~0                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst17|Mux2~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst2|Mux2~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst10|Mux2~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst20|Mux2~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst1|Mux2~0                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst19|Mux2~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst6|Mux3~0                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst11|Mux3~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst7|Mux3~0                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst5|Mux3~0                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst14|Mux3~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst18|Mux3~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst9|Mux3~0                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst17|Mux3~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst2|Mux3~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst10|Mux3~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst20|Mux3~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst1|Mux3~0                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst19|Mux3~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst6|Mux4~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst11|Mux4~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst7|Mux4~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst5|Mux4~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst14|Mux4~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst18|Mux4~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst9|Mux4~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst17|Mux4~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst2|Mux4~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst10|Mux4~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst20|Mux4~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst1|Mux4~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst19|Mux4~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst6|Mux5~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst11|Mux5~1                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst7|Mux5~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst5|Mux5~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst14|Mux5~1                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst18|Mux5~1                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst9|Mux5~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst17|Mux5~1                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst2|Mux5~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst10|Mux5~1                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst20|Mux5~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst1|Mux5~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst19|Mux5~1                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst6|Mux6~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst11|Mux6~1                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst7|Mux6~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst5|Mux6~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst14|Mux6~1                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst18|Mux6~1                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst9|Mux6~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst17|Mux6~1                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst2|Mux6~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst10|Mux6~1                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst20|Mux6~2                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst1|Mux6~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst19|Mux6~1                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst20|Mux7~0                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst3|Mux1~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst4|Mux1~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst3|Mux2~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst4|Mux2~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst3|Mux3~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst4|Mux3~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst4|Mux4~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst3|Mux4~2                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst4|Mux5~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst3|Mux5~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst4|Mux6~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst3|Mux6~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst6|Mux1~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst5|Mux1~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst9|Mux1~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst1|Mux1~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst7|Mux1~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst6|Mux2~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst5|Mux2~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst9|Mux2~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst1|Mux2~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst7|Mux2~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst6|Mux3~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst5|Mux3~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst9|Mux3~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst1|Mux3~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst7|Mux3~1                                                 ; 0                 ; 0       ;
; SelBus[0]                                                                                  ;                   ;         ;
;      - UniversalShiftRegister:inst8|Add0~13                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst8|Add0~17                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst8|Add0~21                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst8|Add0~25                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst8|Add0~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst8|Add0~5                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst8|Add0~29                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Add0~25                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Add0~21                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Add0~17                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Add0~13                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Add0~9                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Add0~5                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Add0~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Add0~25                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Add0~21                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Add0~17                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Add0~13                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Add0~9                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Add0~5                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Add0~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Add0~25                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Add0~21                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Add0~17                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Add0~13                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Add0~9                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Add0~5                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Add0~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Add0~25                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Add0~21                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Add0~17                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Add0~13                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Add0~9                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Add0~5                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Add0~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Add0~25                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Add0~21                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Add0~17                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Add0~13                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Add0~9                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Add0~5                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Add0~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Add0~25                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Add0~21                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Add0~17                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Add0~13                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Add0~9                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Add0~5                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Add0~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Add0~25                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Add0~21                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Add0~17                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Add0~13                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Add0~9                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Add0~5                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Add0~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Add0~25                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Add0~21                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Add0~17                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Add0~13                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Add0~9                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Add0~5                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Add0~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Add0~25                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Add0~21                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Add0~17                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Add0~13                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Add0~9                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Add0~5                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Add0~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Add0~25                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Add0~21                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Add0~17                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Add0~13                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Add0~9                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Add0~5                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Add0~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Add0~25                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Add0~21                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Add0~17                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Add0~13                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Add0~9                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Add0~5                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Add0~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Add0~25                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Add0~21                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Add0~17                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Add0~13                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Add0~9                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Add0~5                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Add0~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Add0~25                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Add0~21                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Add0~17                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Add0~13                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Add0~9                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Add0~5                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Add0~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Add0~25                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Add0~21                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Add0~17                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Add0~13                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Add0~9                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Add0~5                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Add0~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Add0~25                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Add0~21                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Add0~17                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Add0~13                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Add0~9                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Add0~5                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Add0~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Regist[6]~0                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst8|Mux2~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Regist[6]~1                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst8|Regist[1]~0                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst8|Mux1~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Regist[0]~0                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Regist[0]~1                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Regist[0]~4                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst8|Mux6~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst8|Mux5~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst8|Mux4~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst8|Mux3~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Regist[7]~0                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Regist[7]~2                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Mux1~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Mux1~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Mux1~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Mux1~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Mux1~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Mux1~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Mux1~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Mux1~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Mux2~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Mux2~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Mux2~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Mux2~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Mux2~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Mux2~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Mux2~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Mux2~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Mux3~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Mux3~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Mux3~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Mux3~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Mux3~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Mux3~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Mux3~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Mux3~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Mux4~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Mux4~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Mux4~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Mux4~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Mux4~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Mux4~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Mux4~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Mux4~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Mux4~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Mux4~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Mux4~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Mux4~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Mux4~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Mux5~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Mux5~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Mux5~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Mux5~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Mux5~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Mux5~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Mux5~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Mux5~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Mux5~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Mux5~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Mux5~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Mux5~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Mux5~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Mux6~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Mux6~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Mux6~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Mux6~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Mux6~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Mux6~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Mux6~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Mux6~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Mux6~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Mux6~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Mux6~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Mux6~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Mux6~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Mux1~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Mux1~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Mux2~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Mux2~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Mux3~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Mux3~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Mux4~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Mux4~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Mux5~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Mux5~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Mux6~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Mux6~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Mux1~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Mux1~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Mux1~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Mux1~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Mux1~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Mux2~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Mux2~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Mux2~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Mux2~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Mux2~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Mux3~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Mux3~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Mux3~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Mux3~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Mux3~1                                                 ; 1                 ; 0       ;
; SelBus[3]                                                                                  ;                   ;         ;
;      - UniversalShiftRegister:inst8|Add0~9                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst8|Add0~13                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst8|Add0~17                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst8|Add0~21                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst8|Add0~25                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst8|Add0~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst8|Add0~5                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst8|Add0~29                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst6|Add0~29                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst6|Add0~25                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst6|Add0~21                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst6|Add0~17                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst6|Add0~13                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst6|Add0~9                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst6|Add0~5                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst6|Add0~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst5|Add0~29                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst5|Add0~25                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst5|Add0~21                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst5|Add0~17                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst5|Add0~13                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst5|Add0~9                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst5|Add0~5                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst5|Add0~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst9|Add0~29                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst9|Add0~25                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst9|Add0~21                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst9|Add0~17                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst9|Add0~13                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst9|Add0~9                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst9|Add0~5                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst9|Add0~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst10|Add0~29                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst10|Add0~25                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst10|Add0~21                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst10|Add0~17                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst10|Add0~13                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst10|Add0~9                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst10|Add0~5                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst10|Add0~1                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst11|Add0~29                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst11|Add0~25                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst11|Add0~21                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst11|Add0~17                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst11|Add0~13                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst11|Add0~9                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst11|Add0~5                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst11|Add0~1                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst14|Add0~29                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst14|Add0~25                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst14|Add0~21                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst14|Add0~17                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst14|Add0~13                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst14|Add0~9                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst14|Add0~5                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst14|Add0~1                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst17|Add0~29                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst17|Add0~25                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst17|Add0~21                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst17|Add0~17                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst17|Add0~13                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst17|Add0~9                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst17|Add0~5                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst17|Add0~1                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst1|Add0~29                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst1|Add0~25                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst1|Add0~21                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst1|Add0~17                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst1|Add0~13                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst1|Add0~9                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst1|Add0~5                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst1|Add0~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst7|Add0~29                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst7|Add0~25                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst7|Add0~21                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst7|Add0~17                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst7|Add0~13                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst7|Add0~9                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst7|Add0~5                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst7|Add0~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst18|Add0~29                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst18|Add0~25                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst18|Add0~21                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst18|Add0~17                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst18|Add0~13                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst18|Add0~9                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst18|Add0~5                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst18|Add0~1                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst19|Add0~29                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst19|Add0~25                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst19|Add0~21                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst19|Add0~17                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst19|Add0~13                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst19|Add0~9                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst19|Add0~5                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst19|Add0~1                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst2|Add0~29                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst2|Add0~25                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst2|Add0~21                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst2|Add0~17                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst2|Add0~13                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst2|Add0~9                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst2|Add0~5                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst2|Add0~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst20|Add0~29                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst20|Add0~25                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst20|Add0~21                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst20|Add0~17                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst20|Add0~13                                               ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst20|Add0~9                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst20|Add0~5                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst20|Add0~1                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst3|Add0~29                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst3|Add0~25                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst3|Add0~21                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst3|Add0~17                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst3|Add0~13                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst3|Add0~9                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst3|Add0~5                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst3|Add0~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst4|Add0~29                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst4|Add0~25                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst4|Add0~21                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst4|Add0~17                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst4|Add0~13                                                ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst4|Add0~9                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst4|Add0~5                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst4|Add0~1                                                 ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst3|Regist[6]~0                                            ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst3|Regist[6]~1                                            ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst8|Regist[1]~0                                            ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst18|Regist[0]~0                                           ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst18|Regist[0]~1                                           ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst18|Regist[0]~2                                           ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst18|Regist[0]~4                                           ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst19|Regist[7]~0                                           ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst19|Regist[7]~2                                           ; 0                 ; 0       ;
;      - UniversalShiftRegister:inst20|Mux7~0                                                ; 0                 ; 0       ;
; SelBus[1]                                                                                  ;                   ;         ;
;      - UniversalShiftRegister:inst8|Add0~9                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst8|Add0~13                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst8|Add0~17                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst8|Add0~21                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst8|Add0~25                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst8|Add0~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst8|Add0~5                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst8|Add0~29                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Add0~29                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Add0~25                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Add0~21                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Add0~17                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Add0~13                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Add0~9                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Add0~5                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Add0~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Add0~29                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Add0~25                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Add0~21                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Add0~17                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Add0~13                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Add0~9                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Add0~5                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Add0~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Add0~29                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Add0~25                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Add0~21                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Add0~17                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Add0~13                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Add0~9                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Add0~5                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Add0~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Add0~29                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Add0~25                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Add0~21                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Add0~17                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Add0~13                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Add0~9                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Add0~5                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Add0~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Add0~29                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Add0~25                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Add0~21                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Add0~17                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Add0~13                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Add0~9                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Add0~5                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Add0~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Add0~29                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Add0~25                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Add0~21                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Add0~17                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Add0~13                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Add0~9                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Add0~5                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Add0~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Add0~29                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Add0~25                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Add0~21                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Add0~17                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Add0~13                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Add0~9                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Add0~5                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Add0~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Add0~29                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Add0~25                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Add0~21                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Add0~17                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Add0~13                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Add0~9                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Add0~5                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Add0~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Add0~29                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Add0~25                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Add0~21                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Add0~17                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Add0~13                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Add0~9                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Add0~5                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Add0~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Add0~29                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Add0~25                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Add0~21                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Add0~17                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Add0~13                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Add0~9                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Add0~5                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Add0~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Add0~29                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Add0~25                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Add0~21                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Add0~17                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Add0~13                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Add0~9                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Add0~5                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Add0~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Add0~29                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Add0~25                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Add0~21                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Add0~17                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Add0~13                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Add0~9                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Add0~5                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Add0~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Add0~29                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Add0~25                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Add0~21                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Add0~17                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Add0~13                                               ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Add0~9                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Add0~5                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Add0~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Add0~29                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Add0~25                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Add0~21                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Add0~17                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Add0~13                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Add0~9                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Add0~5                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Add0~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Add0~29                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Add0~25                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Add0~21                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Add0~17                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Add0~13                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Add0~9                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Add0~5                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Add0~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Regist[6]~0                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst8|Mux2~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Regist[6]~1                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst8|Regist[1]~0                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst8|Mux1~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Regist[0]~0                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Regist[0]~4                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst8|Mux6~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst8|Mux5~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst8|Mux4~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst8|Mux3~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Regist[7]~2                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Mux1~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Mux1~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Mux1~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Mux1~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Mux1~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Mux1~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Mux1~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Mux1~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Mux2~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Mux2~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Mux2~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Mux2~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Mux2~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Mux2~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Mux2~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Mux2~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Mux3~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Mux3~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Mux3~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Mux3~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Mux3~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Mux3~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Mux3~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Mux3~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Mux4~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Mux4~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Mux4~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Mux4~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Mux4~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Mux4~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Mux4~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Mux4~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Mux4~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Mux4~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Mux4~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Mux4~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Mux4~1                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Mux5~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Mux5~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Mux5~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Mux5~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Mux5~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Mux5~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Mux5~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Mux5~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Mux5~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Mux5~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Mux5~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Mux5~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Mux5~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Mux6~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Mux6~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Mux6~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Mux6~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Mux6~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Mux6~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Mux6~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Mux6~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Mux6~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Mux6~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Mux6~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Mux6~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Mux6~0                                                ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Mux1~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Mux1~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Mux2~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Mux2~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Mux3~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Mux3~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Mux4~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Mux4~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Mux5~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Mux5~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Mux6~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Mux6~0                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Mux1~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Mux1~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Mux1~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Mux1~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Mux1~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Mux2~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Mux2~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Mux2~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Mux2~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Mux2~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Mux3~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Mux3~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Mux3~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Mux3~1                                                 ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Mux3~1                                                 ; 1                 ; 0       ;
; CLR                                                                                        ;                   ;         ;
; SelRegD[2]                                                                                 ;                   ;         ;
;      - UniversalShiftRegister:inst8|Regist[1]~2                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Regist[6]~0                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Regist[6]~0                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Regist[6]~0                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Regist[6]~1                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Regist[6]~0                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Regist[6]~5                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Regist[6]~0                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Regist[6]~0                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Regist[6]~0                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Regist[6]~0                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Regist[6]~0                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Regist[6]~0                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Regist[6]~3                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Regist[6]~2                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Regist[3]~0                                            ; 1                 ; 0       ;
; SelRegD[1]                                                                                 ;                   ;         ;
;      - UniversalShiftRegister:inst8|Regist[1]~2                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Regist[6]~0                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Regist[6]~0                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Regist[6]~0                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Regist[6]~1                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst14|Regist[6]~0                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Regist[6]~5                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Regist[6]~0                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Regist[6]~0                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Regist[6]~0                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst10|Regist[6]~0                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst20|Regist[6]~0                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst1|Regist[6]~0                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst19|Regist[6]~3                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst3|Regist[6]~2                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Regist[3]~0                                            ; 1                 ; 0       ;
; SelRegD[0]                                                                                 ;                   ;         ;
;      - UniversalShiftRegister:inst8|Regist[1]~1                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Regist[6]~0                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Regist[6]~0                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Regist[6]~0                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Regist[6]~0                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Regist[6]~5                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Regist[6]~0                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Regist[6]~0                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Regist[6]~0                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Regist[3]~0                                            ; 1                 ; 0       ;
; SelRegD[3]                                                                                 ;                   ;         ;
;      - UniversalShiftRegister:inst8|Regist[1]~1                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst6|Regist[6]~0                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst11|Regist[6]~0                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst7|Regist[6]~0                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst5|Regist[6]~0                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst18|Regist[6]~5                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst9|Regist[6]~0                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst17|Regist[6]~0                                           ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst2|Regist[6]~0                                            ; 1                 ; 0       ;
;      - UniversalShiftRegister:inst4|Regist[3]~0                                            ; 1                 ; 0       ;
; EnDec                                                                                      ;                   ;         ;
;      - UniversalShiftRegister:inst8|Regist[1]~0                                            ; 0                 ; 0       ;
; MUX_A                                                                                      ;                   ;         ;
;      - busmux:inst15|lpm_mux:$00000|mux_0kc:auto_generated|l1_w7_n0_mux_dataout~0          ; 1                 ; 0       ;
;      - busmux:inst15|lpm_mux:$00000|mux_0kc:auto_generated|l1_w6_n0_mux_dataout~0          ; 1                 ; 0       ;
;      - busmux:inst15|lpm_mux:$00000|mux_0kc:auto_generated|l1_w5_n0_mux_dataout~0          ; 1                 ; 0       ;
;      - busmux:inst15|lpm_mux:$00000|mux_0kc:auto_generated|l1_w4_n0_mux_dataout~0          ; 1                 ; 0       ;
;      - busmux:inst15|lpm_mux:$00000|mux_0kc:auto_generated|l1_w3_n0_mux_dataout~0          ; 1                 ; 0       ;
;      - busmux:inst15|lpm_mux:$00000|mux_0kc:auto_generated|l1_w2_n0_mux_dataout~0          ; 1                 ; 0       ;
;      - busmux:inst15|lpm_mux:$00000|mux_0kc:auto_generated|l1_w1_n0_mux_dataout~0          ; 1                 ; 0       ;
;      - busmux:inst15|lpm_mux:$00000|mux_0kc:auto_generated|l1_w0_n0_mux_dataout~0          ; 1                 ; 0       ;
; dataA[7]                                                                                   ;                   ;         ;
;      - busmux:inst15|lpm_mux:$00000|mux_0kc:auto_generated|l1_w7_n0_mux_dataout~0          ; 1                 ; 0       ;
; MUX_MDR                                                                                    ;                   ;         ;
;      - busmux:inst23|lpm_mux:$00000|mux_0kc:auto_generated|l1_w7_n0_mux_dataout~0          ; 1                 ; 0       ;
;      - busmux:inst23|lpm_mux:$00000|mux_0kc:auto_generated|l1_w6_n0_mux_dataout~0          ; 1                 ; 0       ;
;      - busmux:inst23|lpm_mux:$00000|mux_0kc:auto_generated|l1_w5_n0_mux_dataout~0          ; 1                 ; 0       ;
;      - busmux:inst23|lpm_mux:$00000|mux_0kc:auto_generated|l1_w4_n0_mux_dataout~0          ; 1                 ; 0       ;
;      - busmux:inst23|lpm_mux:$00000|mux_0kc:auto_generated|l1_w3_n0_mux_dataout~0          ; 1                 ; 0       ;
;      - busmux:inst23|lpm_mux:$00000|mux_0kc:auto_generated|l1_w2_n0_mux_dataout~0          ; 1                 ; 0       ;
;      - busmux:inst23|lpm_mux:$00000|mux_0kc:auto_generated|l1_w1_n0_mux_dataout~0          ; 1                 ; 0       ;
;      - busmux:inst23|lpm_mux:$00000|mux_0kc:auto_generated|l1_w0_n0_mux_dataout~0          ; 1                 ; 0       ;
; MUX_B                                                                                      ;                   ;         ;
;      - busmux:inst200|lpm_mux:$00000|mux_0kc:auto_generated|l1_w7_n0_mux_dataout~0         ; 1                 ; 0       ;
;      - busmux:inst200|lpm_mux:$00000|mux_0kc:auto_generated|l1_w6_n0_mux_dataout~0         ; 1                 ; 0       ;
;      - busmux:inst200|lpm_mux:$00000|mux_0kc:auto_generated|l1_w5_n0_mux_dataout~0         ; 1                 ; 0       ;
;      - busmux:inst200|lpm_mux:$00000|mux_0kc:auto_generated|l1_w4_n0_mux_dataout~0         ; 1                 ; 0       ;
;      - busmux:inst200|lpm_mux:$00000|mux_0kc:auto_generated|l1_w3_n0_mux_dataout~0         ; 1                 ; 0       ;
;      - busmux:inst200|lpm_mux:$00000|mux_0kc:auto_generated|l1_w2_n0_mux_dataout~0         ; 1                 ; 0       ;
;      - busmux:inst200|lpm_mux:$00000|mux_0kc:auto_generated|l1_w1_n0_mux_dataout~0         ; 1                 ; 0       ;
;      - busmux:inst200|lpm_mux:$00000|mux_0kc:auto_generated|l1_w0_n0_mux_dataout~0         ; 1                 ; 0       ;
; dataB[7]                                                                                   ;                   ;         ;
;      - busmux:inst200|lpm_mux:$00000|mux_0kc:auto_generated|l1_w7_n0_mux_dataout~0         ; 1                 ; 0       ;
; MUX_C                                                                                      ;                   ;         ;
;      - busmux:inst25|lpm_mux:$00000|mux_0kc:auto_generated|l1_w7_n0_mux_dataout~0          ; 1                 ; 0       ;
;      - busmux:inst25|lpm_mux:$00000|mux_0kc:auto_generated|l1_w6_n0_mux_dataout~0          ; 1                 ; 0       ;
;      - busmux:inst25|lpm_mux:$00000|mux_0kc:auto_generated|l1_w5_n0_mux_dataout~0          ; 1                 ; 0       ;
;      - busmux:inst25|lpm_mux:$00000|mux_0kc:auto_generated|l1_w4_n0_mux_dataout~0          ; 1                 ; 0       ;
;      - busmux:inst25|lpm_mux:$00000|mux_0kc:auto_generated|l1_w3_n0_mux_dataout~0          ; 1                 ; 0       ;
;      - busmux:inst25|lpm_mux:$00000|mux_0kc:auto_generated|l1_w2_n0_mux_dataout~0          ; 1                 ; 0       ;
;      - busmux:inst25|lpm_mux:$00000|mux_0kc:auto_generated|l1_w1_n0_mux_dataout~0          ; 1                 ; 0       ;
;      - busmux:inst25|lpm_mux:$00000|mux_0kc:auto_generated|l1_w0_n0_mux_dataout~0          ; 1                 ; 0       ;
; dataC[7]                                                                                   ;                   ;         ;
;      - busmux:inst25|lpm_mux:$00000|mux_0kc:auto_generated|l1_w7_n0_mux_dataout~0          ; 1                 ; 0       ;
; AluSel[0]                                                                                  ;                   ;         ;
;      - ALU:inst24|Mux8~0                                                                   ; 1                 ; 0       ;
;      - ALU:inst24|Mux4~0                                                                   ; 1                 ; 0       ;
;      - ALU:inst24|Mux2~0                                                                   ; 1                 ; 0       ;
;      - ALU:inst24|Mux1~0                                                                   ; 1                 ; 0       ;
;      - ALU:inst24|Mux2~1                                                                   ; 1                 ; 0       ;
;      - ALU:inst24|Mux2~2                                                                   ; 1                 ; 0       ;
;      - ALU:inst24|Mux3~0                                                                   ; 1                 ; 0       ;
;      - ALU:inst24|Mux3~1                                                                   ; 1                 ; 0       ;
;      - ALU:inst24|Mux4~1                                                                   ; 1                 ; 0       ;
;      - ALU:inst24|Mux4~2                                                                   ; 1                 ; 0       ;
;      - ALU:inst24|Mux5~0                                                                   ; 1                 ; 0       ;
;      - ALU:inst24|Mux5~1                                                                   ; 1                 ; 0       ;
;      - ALU:inst24|Mux6~0                                                                   ; 1                 ; 0       ;
;      - ALU:inst24|Mux6~1                                                                   ; 1                 ; 0       ;
;      - ALU:inst24|Mux7~0                                                                   ; 1                 ; 0       ;
;      - ALU:inst24|Mux7~1                                                                   ; 1                 ; 0       ;
; AluSel[2]                                                                                  ;                   ;         ;
;      - ALU:inst24|Mux8~0                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux4~0                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux2~0                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux1~0                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux2~1                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux2~2                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux3~0                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux3~1                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux4~1                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux4~2                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux5~0                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux5~1                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux6~0                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux6~1                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux7~0                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux7~1                                                                   ; 0                 ; 0       ;
; AluSel[1]                                                                                  ;                   ;         ;
;      - ALU:inst24|Mux8~0                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux4~0                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux2~0                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux1~0                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux2~1                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux2~2                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux3~0                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux3~1                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux4~1                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux4~2                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux5~0                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux5~1                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux6~0                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux6~1                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux7~0                                                                   ; 0                 ; 0       ;
;      - ALU:inst24|Mux7~1                                                                   ; 0                 ; 0       ;
; WR                                                                                         ;                   ;         ;
;      - RP:inst|altsyncram:altsyncram_component|altsyncram_rev3:auto_generated|ram_block1a0 ; 1                 ; 0       ;
; MUX_RAM                                                                                    ;                   ;         ;
;      - busmux:inst22|lpm_mux:$00000|mux_0kc:auto_generated|l1_w0_n0_mux_dataout~0          ; 0                 ; 0       ;
;      - busmux:inst22|lpm_mux:$00000|mux_0kc:auto_generated|l1_w1_n0_mux_dataout~0          ; 0                 ; 0       ;
;      - busmux:inst22|lpm_mux:$00000|mux_0kc:auto_generated|l1_w2_n0_mux_dataout~0          ; 0                 ; 0       ;
;      - busmux:inst22|lpm_mux:$00000|mux_0kc:auto_generated|l1_w3_n0_mux_dataout~0          ; 0                 ; 0       ;
;      - busmux:inst22|lpm_mux:$00000|mux_0kc:auto_generated|l1_w4_n0_mux_dataout~0          ; 0                 ; 0       ;
;      - busmux:inst22|lpm_mux:$00000|mux_0kc:auto_generated|l1_w5_n0_mux_dataout~0          ; 0                 ; 0       ;
;      - busmux:inst22|lpm_mux:$00000|mux_0kc:auto_generated|l1_w6_n0_mux_dataout~0          ; 0                 ; 0       ;
;      - busmux:inst22|lpm_mux:$00000|mux_0kc:auto_generated|l1_w7_n0_mux_dataout~0          ; 0                 ; 0       ;
; MUX_MAR                                                                                    ;                   ;         ;
;      - busmux:inst13|lpm_mux:$00000|mux_0kc:auto_generated|l1_w7_n0_mux_dataout~0          ; 0                 ; 0       ;
;      - busmux:inst13|lpm_mux:$00000|mux_0kc:auto_generated|l1_w6_n0_mux_dataout~0          ; 0                 ; 0       ;
;      - busmux:inst13|lpm_mux:$00000|mux_0kc:auto_generated|l1_w5_n0_mux_dataout~0          ; 0                 ; 0       ;
;      - busmux:inst13|lpm_mux:$00000|mux_0kc:auto_generated|l1_w4_n0_mux_dataout~0          ; 0                 ; 0       ;
;      - busmux:inst13|lpm_mux:$00000|mux_0kc:auto_generated|l1_w3_n0_mux_dataout~0          ; 0                 ; 0       ;
;      - busmux:inst13|lpm_mux:$00000|mux_0kc:auto_generated|l1_w2_n0_mux_dataout~0          ; 0                 ; 0       ;
;      - busmux:inst13|lpm_mux:$00000|mux_0kc:auto_generated|l1_w1_n0_mux_dataout~0          ; 0                 ; 0       ;
;      - busmux:inst13|lpm_mux:$00000|mux_0kc:auto_generated|l1_w0_n0_mux_dataout~0          ; 0                 ; 0       ;
; dataA[6]                                                                                   ;                   ;         ;
;      - busmux:inst15|lpm_mux:$00000|mux_0kc:auto_generated|l1_w6_n0_mux_dataout~0          ; 0                 ; 0       ;
; dataB[6]                                                                                   ;                   ;         ;
;      - busmux:inst200|lpm_mux:$00000|mux_0kc:auto_generated|l1_w6_n0_mux_dataout~0         ; 0                 ; 0       ;
; dataC[6]                                                                                   ;                   ;         ;
;      - busmux:inst25|lpm_mux:$00000|mux_0kc:auto_generated|l1_w6_n0_mux_dataout~0          ; 1                 ; 0       ;
; dataA[5]                                                                                   ;                   ;         ;
;      - busmux:inst15|lpm_mux:$00000|mux_0kc:auto_generated|l1_w5_n0_mux_dataout~0          ; 1                 ; 0       ;
; dataB[5]                                                                                   ;                   ;         ;
;      - busmux:inst200|lpm_mux:$00000|mux_0kc:auto_generated|l1_w5_n0_mux_dataout~0         ; 1                 ; 0       ;
; dataC[5]                                                                                   ;                   ;         ;
;      - busmux:inst25|lpm_mux:$00000|mux_0kc:auto_generated|l1_w5_n0_mux_dataout~0          ; 1                 ; 0       ;
; dataA[4]                                                                                   ;                   ;         ;
;      - busmux:inst15|lpm_mux:$00000|mux_0kc:auto_generated|l1_w4_n0_mux_dataout~0          ; 1                 ; 0       ;
; dataB[4]                                                                                   ;                   ;         ;
;      - busmux:inst200|lpm_mux:$00000|mux_0kc:auto_generated|l1_w4_n0_mux_dataout~0         ; 0                 ; 0       ;
; dataC[4]                                                                                   ;                   ;         ;
;      - busmux:inst25|lpm_mux:$00000|mux_0kc:auto_generated|l1_w4_n0_mux_dataout~0          ; 1                 ; 0       ;
; dataA[3]                                                                                   ;                   ;         ;
;      - busmux:inst15|lpm_mux:$00000|mux_0kc:auto_generated|l1_w3_n0_mux_dataout~0          ; 0                 ; 0       ;
; dataB[3]                                                                                   ;                   ;         ;
;      - busmux:inst200|lpm_mux:$00000|mux_0kc:auto_generated|l1_w3_n0_mux_dataout~0         ; 1                 ; 0       ;
; dataC[3]                                                                                   ;                   ;         ;
;      - busmux:inst25|lpm_mux:$00000|mux_0kc:auto_generated|l1_w3_n0_mux_dataout~0          ; 1                 ; 0       ;
; dataA[2]                                                                                   ;                   ;         ;
;      - busmux:inst15|lpm_mux:$00000|mux_0kc:auto_generated|l1_w2_n0_mux_dataout~0          ; 1                 ; 0       ;
; dataB[2]                                                                                   ;                   ;         ;
;      - busmux:inst200|lpm_mux:$00000|mux_0kc:auto_generated|l1_w2_n0_mux_dataout~0         ; 1                 ; 0       ;
; dataC[2]                                                                                   ;                   ;         ;
;      - busmux:inst25|lpm_mux:$00000|mux_0kc:auto_generated|l1_w2_n0_mux_dataout~0          ; 1                 ; 0       ;
; dataA[1]                                                                                   ;                   ;         ;
;      - busmux:inst15|lpm_mux:$00000|mux_0kc:auto_generated|l1_w1_n0_mux_dataout~0          ; 1                 ; 0       ;
; dataB[1]                                                                                   ;                   ;         ;
;      - busmux:inst200|lpm_mux:$00000|mux_0kc:auto_generated|l1_w1_n0_mux_dataout~0         ; 0                 ; 0       ;
; dataC[1]                                                                                   ;                   ;         ;
;      - busmux:inst25|lpm_mux:$00000|mux_0kc:auto_generated|l1_w1_n0_mux_dataout~0          ; 1                 ; 0       ;
; dataA[0]                                                                                   ;                   ;         ;
;      - busmux:inst15|lpm_mux:$00000|mux_0kc:auto_generated|l1_w0_n0_mux_dataout~0          ; 0                 ; 0       ;
; dataB[0]                                                                                   ;                   ;         ;
;      - busmux:inst200|lpm_mux:$00000|mux_0kc:auto_generated|l1_w0_n0_mux_dataout~0         ; 1                 ; 0       ;
; dataC[0]                                                                                   ;                   ;         ;
;      - busmux:inst25|lpm_mux:$00000|mux_0kc:auto_generated|l1_w0_n0_mux_dataout~0          ; 0                 ; 0       ;
+--------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                         ;
+-------------------------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                      ; Location            ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLK                                       ; PIN_M16             ; 132     ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; CLR                                       ; PIN_N16             ; 128     ; Async. clear ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; UniversalShiftRegister:inst10|Regist[6]~0 ; LABCELL_X55_Y3_N57  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst11|Regist[6]~0 ; LABCELL_X56_Y3_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst14|Regist[6]~0 ; LABCELL_X55_Y3_N27  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst17|Regist[6]~0 ; MLABCELL_X59_Y2_N42 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst18|Regist[0]~4 ; MLABCELL_X52_Y2_N57 ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst18|Regist[6]~5 ; LABCELL_X57_Y1_N9   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst19|Regist[6]~3 ; LABCELL_X50_Y4_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst19|Regist[7]~2 ; LABCELL_X53_Y2_N12  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst1|Regist[6]~0  ; LABCELL_X55_Y3_N9   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst20|Regist[6]~0 ; LABCELL_X55_Y3_N15  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst2|Regist[6]~0  ; LABCELL_X56_Y3_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst3|Regist[6]~1  ; MLABCELL_X52_Y6_N24 ; 96      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst3|Regist[6]~2  ; LABCELL_X50_Y4_N51  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst4|Regist[3]~0  ; LABCELL_X56_Y3_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst5|Regist[6]~1  ; LABCELL_X55_Y3_N3   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst6|Regist[6]~0  ; LABCELL_X57_Y1_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst7|Regist[6]~0  ; LABCELL_X56_Y3_N27  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst8|Regist[1]~2  ; LABCELL_X50_Y4_N45  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst9|Regist[6]~0  ; MLABCELL_X59_Y2_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; WR                                        ; PIN_W16             ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; CLK  ; PIN_M16  ; 132     ; Global Clock         ; GCLK10           ; --                        ;
; CLR  ; PIN_N16  ; 128     ; Global Clock         ; GCLK8            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------+----------------------+-----------------+-----------------+----------+------------------------+------------------------+
; Name                                                                              ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs          ;
+-----------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------+----------------------+-----------------+-----------------+----------+------------------------+------------------------+
; RP:inst|altsyncram:altsyncram_component|altsyncram_rev3:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1           ; 0     ; None ; M10K_X58_Y4_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Depth ;
+-----------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------+----------------------+-----------------+-----------------+----------+------------------------+------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 1,536 / 374,484 ( < 1 % ) ;
; C12 interconnects            ; 87 / 16,664 ( < 1 % )     ;
; C2 interconnects             ; 439 / 155,012 ( < 1 % )   ;
; C4 interconnects             ; 232 / 72,600 ( < 1 % )    ;
; DQS bus muxes                ; 0 / 30 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )            ;
; Direct links                 ; 143 / 374,484 ( < 1 % )   ;
; Global clocks                ; 2 / 16 ( 13 % )           ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )            ;
; Local interconnects          ; 327 / 112,960 ( < 1 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 43 / 15,868 ( < 1 % )     ;
; R14/C12 interconnect drivers ; 91 / 27,256 ( < 1 % )     ;
; R3 interconnects             ; 609 / 169,296 ( < 1 % )   ;
; R6 interconnects             ; 841 / 330,800 ( < 1 % )   ;
; Spine clocks                 ; 2 / 480 ( < 1 % )         ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 83        ; 0            ; 0            ; 83        ; 83        ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 83           ; 83           ; 83           ; 83           ; 83           ; 0         ; 83           ; 83           ; 0         ; 0         ; 83           ; 67           ; 83           ; 83           ; 83           ; 83           ; 67           ; 83           ; 83           ; 83           ; 83           ; 67           ; 83           ; 83           ; 83           ; 83           ; 83           ; 83           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; cacheOut[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cacheOut[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cacheOut[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cacheOut[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cacheOut[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cacheOut[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cacheOut[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cacheOut[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Outd[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Outd[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Outd[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Outd[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Outd[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Outd[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Outd[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Outd[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; muxSel[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; muxSel[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; muxSel[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; muxSel[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; muxSel[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; muxSel[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Destino[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Fuente[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Destino[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Fuente[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Destino[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Fuente[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Destino[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Fuente[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Destino[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Fuente[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Destino[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Fuente[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Destino[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Fuente[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Destino[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Fuente[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SelBus[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SelBus[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SelBus[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SelBus[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLR                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SelRegD[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SelRegD[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SelRegD[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SelRegD[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; EnDec              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MUX_A              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dataA[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MUX_MDR            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MUX_B              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dataB[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MUX_C              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dataC[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AluSel[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AluSel[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AluSel[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WR                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MUX_RAM            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MUX_MAR            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dataA[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dataB[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dataC[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dataA[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dataB[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dataC[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dataA[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dataB[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dataC[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dataA[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dataB[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dataC[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dataA[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dataB[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dataC[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dataA[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dataB[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dataC[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dataA[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dataB[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dataC[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLK             ; CLK                  ; 50.6              ;
; CLK,I/O         ; CLK                  ; 10.1              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                               ;
+-------------------------------------------------------------------------------+-----------------------------------------+-------------------+
; Source Register                                                               ; Destination Register                    ; Delay Added in ns ;
+-------------------------------------------------------------------------------+-----------------------------------------+-------------------+
; UniversalShiftRegister:inst7|Regist[5]                                        ; UniversalShiftRegister:inst7|Regist[5]  ; 0.586             ;
; UniversalShiftRegister:inst7|Regist[6]                                        ; UniversalShiftRegister:inst7|Regist[6]  ; 0.573             ;
; UniversalShiftRegister:inst7|Regist[4]                                        ; UniversalShiftRegister:inst7|Regist[4]  ; 0.572             ;
; UniversalShiftRegister:inst10|Regist[4]                                       ; UniversalShiftRegister:inst10|Regist[7] ; 0.564             ;
; UniversalShiftRegister:inst3|Regist[4]                                        ; UniversalShiftRegister:inst3|Regist[5]  ; 0.561             ;
; UniversalShiftRegister:inst5|Regist[7]                                        ; UniversalShiftRegister:inst5|Regist[7]  ; 0.548             ;
; UniversalShiftRegister:inst1|Regist[7]                                        ; UniversalShiftRegister:inst1|Regist[7]  ; 0.547             ;
; UniversalShiftRegister:inst2|Regist[7]                                        ; UniversalShiftRegister:inst2|Regist[7]  ; 0.544             ;
; UniversalShiftRegister:inst8|Regist[4]                                        ; UniversalShiftRegister:inst8|Regist[4]  ; 0.543             ;
; UniversalShiftRegister:inst14|Regist[3]                                       ; UniversalShiftRegister:inst14|Regist[3] ; 0.541             ;
; UniversalShiftRegister:inst14|Regist[4]                                       ; UniversalShiftRegister:inst14|Regist[5] ; 0.539             ;
; UniversalShiftRegister:inst18|Regist[3]                                       ; UniversalShiftRegister:inst18|Regist[5] ; 0.539             ;
; UniversalShiftRegister:inst3|Regist[6]                                        ; UniversalShiftRegister:inst3|Regist[6]  ; 0.538             ;
; UniversalShiftRegister:inst4|Regist[4]                                        ; UniversalShiftRegister:inst4|Regist[5]  ; 0.538             ;
; UniversalShiftRegister:inst11|Regist[6]                                       ; UniversalShiftRegister:inst11|Regist[6] ; 0.538             ;
; UniversalShiftRegister:inst4|Regist[6]                                        ; UniversalShiftRegister:inst4|Regist[6]  ; 0.537             ;
; UniversalShiftRegister:inst8|Regist[6]                                        ; UniversalShiftRegister:inst8|Regist[6]  ; 0.533             ;
; UniversalShiftRegister:inst18|Regist[5]                                       ; UniversalShiftRegister:inst18|Regist[5] ; 0.533             ;
; UniversalShiftRegister:inst10|Regist[3]                                       ; UniversalShiftRegister:inst10|Regist[7] ; 0.532             ;
; UniversalShiftRegister:inst17|Regist[4]                                       ; UniversalShiftRegister:inst17|Regist[5] ; 0.532             ;
; UniversalShiftRegister:inst17|Regist[6]                                       ; UniversalShiftRegister:inst17|Regist[6] ; 0.532             ;
; UniversalShiftRegister:inst17|Regist[5]                                       ; UniversalShiftRegister:inst17|Regist[5] ; 0.527             ;
; UniversalShiftRegister:inst17|Regist[3]                                       ; UniversalShiftRegister:inst17|Regist[3] ; 0.525             ;
; UniversalShiftRegister:inst18|Regist[2]                                       ; UniversalShiftRegister:inst18|Regist[2] ; 0.524             ;
; UniversalShiftRegister:inst7|Regist[3]                                        ; UniversalShiftRegister:inst7|Regist[3]  ; 0.522             ;
; UniversalShiftRegister:inst14|Regist[6]                                       ; UniversalShiftRegister:inst14|Regist[6] ; 0.522             ;
; UniversalShiftRegister:inst3|Regist[3]                                        ; UniversalShiftRegister:inst3|Regist[5]  ; 0.521             ;
; UniversalShiftRegister:inst18|Regist[4]                                       ; UniversalShiftRegister:inst18|Regist[5] ; 0.521             ;
; UniversalShiftRegister:inst18|Regist[6]                                       ; UniversalShiftRegister:inst18|Regist[6] ; 0.521             ;
; UniversalShiftRegister:inst8|Regist[1]                                        ; UniversalShiftRegister:inst8|Regist[2]  ; 0.519             ;
; UniversalShiftRegister:inst10|Regist[6]                                       ; UniversalShiftRegister:inst10|Regist[7] ; 0.517             ;
; UniversalShiftRegister:inst4|Regist[5]                                        ; UniversalShiftRegister:inst4|Regist[5]  ; 0.515             ;
; UniversalShiftRegister:inst11|Regist[2]                                       ; UniversalShiftRegister:inst11|Regist[2] ; 0.514             ;
; UniversalShiftRegister:inst9|Regist[7]                                        ; UniversalShiftRegister:inst9|Regist[7]  ; 0.510             ;
; UniversalShiftRegister:inst4|Regist[3]                                        ; UniversalShiftRegister:inst4|Regist[5]  ; 0.507             ;
; UniversalShiftRegister:inst11|Regist[4]                                       ; UniversalShiftRegister:inst11|Regist[5] ; 0.504             ;
; UniversalShiftRegister:inst8|Regist[3]                                        ; UniversalShiftRegister:inst8|Regist[4]  ; 0.504             ;
; UniversalShiftRegister:inst14|Regist[1]                                       ; UniversalShiftRegister:inst14|Regist[2] ; 0.442             ;
; UniversalShiftRegister:inst17|Regist[2]                                       ; UniversalShiftRegister:inst17|Regist[2] ; 0.437             ;
; UniversalShiftRegister:inst2|Regist[3]                                        ; UniversalShiftRegister:inst2|Regist[2]  ; 0.426             ;
; UniversalShiftRegister:inst6|Regist[3]                                        ; UniversalShiftRegister:inst6|Regist[2]  ; 0.414             ;
; UniversalShiftRegister:inst14|Regist[2]                                       ; UniversalShiftRegister:inst14|Regist[1] ; 0.400             ;
; UniversalShiftRegister:inst7|Regist[2]                                        ; UniversalShiftRegister:inst7|Regist[2]  ; 0.391             ;
; UniversalShiftRegister:inst3|Regist[1]                                        ; UniversalShiftRegister:inst3|Regist[2]  ; 0.385             ;
; UniversalShiftRegister:inst2|Regist[2]                                        ; UniversalShiftRegister:inst2|Regist[1]  ; 0.383             ;
; UniversalShiftRegister:inst4|Regist[1]                                        ; UniversalShiftRegister:inst4|Regist[2]  ; 0.383             ;
; UniversalShiftRegister:inst20|Regist[6]                                       ; UniversalShiftRegister:inst20|Regist[6] ; 0.380             ;
; UniversalShiftRegister:inst20|Regist[3]                                       ; UniversalShiftRegister:inst20|Regist[3] ; 0.377             ;
; UniversalShiftRegister:inst20|Regist[5]                                       ; UniversalShiftRegister:inst20|Regist[5] ; 0.371             ;
; UniversalShiftRegister:inst2|Regist[1]                                        ; UniversalShiftRegister:inst2|Regist[2]  ; 0.371             ;
; UniversalShiftRegister:inst20|Regist[2]                                       ; UniversalShiftRegister:inst20|Regist[2] ; 0.369             ;
; UniversalShiftRegister:inst18|Regist[1]                                       ; UniversalShiftRegister:inst18|Regist[2] ; 0.367             ;
; UniversalShiftRegister:inst17|Regist[1]                                       ; UniversalShiftRegister:inst17|Regist[2] ; 0.367             ;
; UniversalShiftRegister:inst20|Regist[4]                                       ; UniversalShiftRegister:inst20|Regist[4] ; 0.361             ;
; UniversalShiftRegister:inst2|Regist[4]                                        ; UniversalShiftRegister:inst2|Regist[5]  ; 0.360             ;
; UniversalShiftRegister:inst6|Regist[1]                                        ; UniversalShiftRegister:inst6|Regist[2]  ; 0.358             ;
; UniversalShiftRegister:inst19|Regist[2]                                       ; UniversalShiftRegister:inst19|Regist[2] ; 0.356             ;
; UniversalShiftRegister:inst4|Regist[2]                                        ; UniversalShiftRegister:inst4|Regist[1]  ; 0.353             ;
; UniversalShiftRegister:inst9|Regist[4]                                        ; UniversalShiftRegister:inst9|Regist[3]  ; 0.351             ;
; UniversalShiftRegister:inst11|Regist[1]                                       ; UniversalShiftRegister:inst11|Regist[2] ; 0.347             ;
; UniversalShiftRegister:inst2|Regist[6]                                        ; UniversalShiftRegister:inst2|Regist[5]  ; 0.347             ;
; SelBus[0]                                                                     ; UniversalShiftRegister:inst2|Regist[5]  ; 0.347             ;
; UniversalShiftRegister:inst1|Regist[5]                                        ; UniversalShiftRegister:inst1|Regist[5]  ; 0.338             ;
; UniversalShiftRegister:inst9|Regist[2]                                        ; UniversalShiftRegister:inst9|Regist[3]  ; 0.336             ;
; UniversalShiftRegister:inst8|Regist[2]                                        ; UniversalShiftRegister:inst8|Regist[2]  ; 0.336             ;
; UniversalShiftRegister:inst5|Regist[2]                                        ; UniversalShiftRegister:inst5|Regist[2]  ; 0.334             ;
; UniversalShiftRegister:inst3|Regist[2]                                        ; UniversalShiftRegister:inst3|Regist[1]  ; 0.334             ;
; UniversalShiftRegister:inst5|Regist[4]                                        ; UniversalShiftRegister:inst5|Regist[3]  ; 0.334             ;
; UniversalShiftRegister:inst20|Regist[0]                                       ; UniversalShiftRegister:inst20|Regist[0] ; 0.331             ;
; UniversalShiftRegister:inst9|Regist[5]                                        ; UniversalShiftRegister:inst9|Regist[5]  ; 0.329             ;
; UniversalShiftRegister:inst6|Regist[2]                                        ; UniversalShiftRegister:inst6|Regist[3]  ; 0.327             ;
; UniversalShiftRegister:inst2|Regist[5]                                        ; UniversalShiftRegister:inst2|Regist[5]  ; 0.323             ;
; UniversalShiftRegister:inst10|Regist[2]                                       ; UniversalShiftRegister:inst10|Regist[2] ; 0.318             ;
; UniversalShiftRegister:inst6|Regist[4]                                        ; UniversalShiftRegister:inst6|Regist[3]  ; 0.312             ;
; UniversalShiftRegister:inst20|Regist[1]                                       ; UniversalShiftRegister:inst20|Regist[0] ; 0.310             ;
; SelBus[2]                                                                     ; UniversalShiftRegister:inst20|Regist[0] ; 0.310             ;
; SelBus[3]                                                                     ; UniversalShiftRegister:inst20|Regist[0] ; 0.310             ;
; UniversalShiftRegister:inst20|Regist[7]                                       ; UniversalShiftRegister:inst20|Regist[7] ; 0.300             ;
; UniversalShiftRegister:inst6|Regist[0]                                        ; UniversalShiftRegister:inst6|Regist[1]  ; 0.299             ;
; UniversalShiftRegister:inst7|Regist[7]                                        ; UniversalShiftRegister:inst7|Regist[7]  ; 0.298             ;
; UniversalShiftRegister:inst5|Regist[1]                                        ; UniversalShiftRegister:inst5|Regist[1]  ; 0.277             ;
; UniversalShiftRegister:inst1|Regist[1]                                        ; UniversalShiftRegister:inst1|Regist[1]  ; 0.274             ;
; UniversalShiftRegister:inst8|Regist[7]                                        ; UniversalShiftRegister:inst8|Regist[7]  ; 0.273             ;
; UniversalShiftRegister:inst18|Regist[7]                                       ; UniversalShiftRegister:inst18|Regist[7] ; 0.268             ;
; UniversalShiftRegister:inst6|Regist[7]                                        ; UniversalShiftRegister:inst6|Regist[7]  ; 0.261             ;
; UniversalShiftRegister:inst9|Regist[3]                                        ; UniversalShiftRegister:inst9|Regist[3]  ; 0.259             ;
; UniversalShiftRegister:inst5|Regist[0]                                        ; UniversalShiftRegister:inst5|Regist[0]  ; 0.258             ;
; UniversalShiftRegister:inst1|Regist[3]                                        ; UniversalShiftRegister:inst1|Regist[3]  ; 0.257             ;
; UniversalShiftRegister:inst11|Regist[0]                                       ; UniversalShiftRegister:inst11|Regist[0] ; 0.256             ;
; UniversalShiftRegister:inst14|Regist[7]                                       ; UniversalShiftRegister:inst14|Regist[7] ; 0.255             ;
; UniversalShiftRegister:inst3|Regist[7]                                        ; UniversalShiftRegister:inst3|Regist[7]  ; 0.254             ;
; UniversalShiftRegister:inst11|Regist[7]                                       ; UniversalShiftRegister:inst3|Regist[7]  ; 0.254             ;
; RP:inst|altsyncram:altsyncram_component|altsyncram_rev3:auto_generated|q_a[7] ; UniversalShiftRegister:inst3|Regist[7]  ; 0.254             ;
; UniversalShiftRegister:inst17|Regist[7]                                       ; UniversalShiftRegister:inst3|Regist[7]  ; 0.254             ;
; Destino[7]                                                                    ; UniversalShiftRegister:inst3|Regist[7]  ; 0.254             ;
; Fuente[7]                                                                     ; UniversalShiftRegister:inst3|Regist[7]  ; 0.254             ;
; UniversalShiftRegister:inst10|Regist[7]                                       ; UniversalShiftRegister:inst3|Regist[7]  ; 0.254             ;
; UniversalShiftRegister:inst19|Regist[7]                                       ; UniversalShiftRegister:inst3|Regist[7]  ; 0.254             ;
; muxSel[3]                                                                     ; UniversalShiftRegister:inst3|Regist[7]  ; 0.254             ;
; muxSel[5]                                                                     ; UniversalShiftRegister:inst3|Regist[7]  ; 0.254             ;
+-------------------------------------------------------------------------------+-----------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 5CGXFC7C7F23C8 for design "MiQro_EVA"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 83 pins of 83 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): CLK~inputCLKENA0 with 139 fanout uses global clock CLKCTRL_G10
    Info (11162): CLR~inputCLKENA0 with 128 fanout uses global clock CLKCTRL_G8
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MiQro_EVA.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 6 nodes File: C:/Users/DanielC/Desktop/Proyecto/MiQroEVA/MiQroV11/ElMicro/busmux16to1.tdf Line: 108
    Warning (332126): Node "inst16|result[6]~277|combout"
    Warning (332126): Node "inst16|result[6]~275|dataa"
    Warning (332126): Node "inst16|result[6]~275|combout"
    Warning (332126): Node "inst16|result[6]~318|dataa"
    Warning (332126): Node "inst16|result[6]~318|combout"
    Warning (332126): Node "inst16|result[6]~277|dataf"
Warning (332125): Found combinational loop of 4 nodes File: C:/Users/DanielC/Desktop/Proyecto/MiQroEVA/MiQroV11/ElMicro/busmux16to1.tdf Line: 108
    Warning (332126): Node "inst16|result[7]~271|combout"
    Warning (332126): Node "inst16|result[7]~268|dataa"
    Warning (332126): Node "inst16|result[7]~268|combout"
    Warning (332126): Node "inst16|result[7]~271|datae"
Warning (332125): Found combinational loop of 6 nodes File: C:/Users/DanielC/Desktop/Proyecto/MiQroEVA/MiQroV11/ElMicro/busmux16to1.tdf Line: 108
    Warning (332126): Node "inst16|result[0]~313|combout"
    Warning (332126): Node "inst16|result[0]~311|dataa"
    Warning (332126): Node "inst16|result[0]~311|combout"
    Warning (332126): Node "inst16|result[0]~317|dataa"
    Warning (332126): Node "inst16|result[0]~317|combout"
    Warning (332126): Node "inst16|result[0]~313|dataf"
Warning (332125): Found combinational loop of 6 nodes File: C:/Users/DanielC/Desktop/Proyecto/MiQroEVA/MiQroV11/ElMicro/busmux16to1.tdf Line: 108
    Warning (332126): Node "inst16|result[1]~307|combout"
    Warning (332126): Node "inst16|result[1]~305|dataa"
    Warning (332126): Node "inst16|result[1]~305|combout"
    Warning (332126): Node "inst16|result[1]~316|dataa"
    Warning (332126): Node "inst16|result[1]~316|combout"
    Warning (332126): Node "inst16|result[1]~307|dataf"
Warning (332125): Found combinational loop of 6 nodes File: C:/Users/DanielC/Desktop/Proyecto/MiQroEVA/MiQroV11/ElMicro/busmux16to1.tdf Line: 108
    Warning (332126): Node "inst16|result[2]~301|combout"
    Warning (332126): Node "inst16|result[2]~299|dataa"
    Warning (332126): Node "inst16|result[2]~299|combout"
    Warning (332126): Node "inst16|result[2]~315|dataa"
    Warning (332126): Node "inst16|result[2]~315|combout"
    Warning (332126): Node "inst16|result[2]~301|dataf"
Warning (332125): Found combinational loop of 6 nodes File: C:/Users/DanielC/Desktop/Proyecto/MiQroEVA/MiQroV11/ElMicro/busmux16to1.tdf Line: 108
    Warning (332126): Node "inst16|result[3]~295|combout"
    Warning (332126): Node "inst16|result[3]~293|dataa"
    Warning (332126): Node "inst16|result[3]~293|combout"
    Warning (332126): Node "inst16|result[3]~314|dataa"
    Warning (332126): Node "inst16|result[3]~314|combout"
    Warning (332126): Node "inst16|result[3]~295|dataf"
Warning (332125): Found combinational loop of 6 nodes File: C:/Users/DanielC/Desktop/Proyecto/MiQroEVA/MiQroV11/ElMicro/busmux16to1.tdf Line: 108
    Warning (332126): Node "inst16|result[4]~289|combout"
    Warning (332126): Node "inst16|result[4]~287|dataa"
    Warning (332126): Node "inst16|result[4]~287|combout"
    Warning (332126): Node "inst16|result[4]~320|dataa"
    Warning (332126): Node "inst16|result[4]~320|combout"
    Warning (332126): Node "inst16|result[4]~289|dataf"
Warning (332125): Found combinational loop of 6 nodes File: C:/Users/DanielC/Desktop/Proyecto/MiQroEVA/MiQroV11/ElMicro/busmux16to1.tdf Line: 108
    Warning (332126): Node "inst16|result[5]~283|combout"
    Warning (332126): Node "inst16|result[5]~281|dataa"
    Warning (332126): Node "inst16|result[5]~281|combout"
    Warning (332126): Node "inst16|result[5]~319|dataa"
    Warning (332126): Node "inst16|result[5]~319|combout"
    Warning (332126): Node "inst16|result[5]~283|dataf"
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:10
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:27
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X45_Y0 to location X55_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during the Fitter is 1.25 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:08
Info (144001): Generated suppressed messages file C:/Users/DanielC/Desktop/Proyecto/MiQroEVA/MiQroV11/MiQro_EVA/output_files/MiQro_EVA.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 59 warnings
    Info: Peak virtual memory: 6944 megabytes
    Info: Processing ended: Wed May 25 16:38:54 2022
    Info: Elapsed time: 00:01:40
    Info: Total CPU time (on all processors): 00:05:29


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/DanielC/Desktop/Proyecto/MiQroEVA/MiQroV11/MiQro_EVA/output_files/MiQro_EVA.fit.smsg.


