# üì∑ Coprocessador Gr√°fico FPGA com Zoom Regional (DE1-SoC)

![Status](https://img.shields.io/badge/Status-Conclu√≠do-success)
![Hardware](https://img.shields.io/badge/Hardware-DE1--SoC-blue)
![Language](https://img.shields.io/badge/Language-Verilog%20%7C%20C%20%7C%20Assembly-orange)

## 1. Defini√ß√£o do Problema

Este projeto visa desenvolver um sistema **SoC (System on Chip)** utilizando a placa DE1-SoC para acelera√ß√£o de hardware de processamento de imagens. O objetivo principal √© criar um coprocessador gr√°fico em FPGA capaz de realizar opera√ß√µes de Zoom em tempo real (*Upscaling* e *Downscaling*) em imagens, controladas por uma CPU ARM via barramento.

Um requisito fundamental √© a **interatividade**: o usu√°rio seleciona, via mouse, as coordenadas exatas de uma janela de interesse. Essas coordenadas s√£o transmitidas para o hardware, que reconfigura seus par√¢metros para processar apenas a regi√£o delimitada.

---

## 2. Fundamenta√ß√£o Te√≥rica

Este projeto integra conceitos de Arquitetura de Computadores (Acelera√ß√£o de Hardware) e Processamento Digital de Imagens (PDI). Abaixo, detalham-se os princ√≠pios matem√°ticos e l√≥gicos que regem o funcionamento do coprocessador.

### 2.1 Imagem Digital como Matriz
Computacionalmente, a imagem carregada √© tratada como uma fun√ß√£o discreta $f(x, y)$, onde $x$ e $y$ s√£o coordenadas espaciais e o valor de $f$ √© a intensidade luminosa.
* **Profundidade:** O sistema opera em escala de cinza de 8 bits, permitindo $2^8 = 256$ n√≠veis de intensidade ($0=$ preto, $255=$ branco).
* **Mapeamento:** A mem√≥ria linear da FPGA √© endere√ßada pela f√≥rmula: $Addr = y \times Width + x$.

### 2.2 Algoritmos de Upscaling (Zoom In)
O aumento da resolu√ß√£o espacial envolve a estimativa de valores para pixels que n√£o existem na imagem original.

#### A. Vizinho Mais Pr√≥ximo (Nearest Neighbor)
√â a t√©cnica de interpola√ß√£o de ordem zero. Para cada pixel na grade de destino $(x', y')$, projeta-se sua coordenada de volta √† grade original $(x, y)$ e atribui-se o valor do inteiro mais pr√≥ximo.
* **Modelo Matem√°tico:** $f(x', y') = f(\text{round}(x), \text{round}(y))$.
* **Implica√ß√£o no Hardware:** √â o algoritmo mais r√°pido, pois n√£o requer opera√ß√µes aritm√©ticas complexas (somas ou multiplica√ß√µes), apenas acessos √† mem√≥ria.
* **Artefatos:** Gera o efeito de "blocagem" ou serrilhado (*aliasing*), pois descontinua as bordas da imagem.

#### B. Replica√ß√£o de Pixel (Pixel Replication)
Uma otimiza√ß√£o de hardware do vizinho mais pr√≥ximo para fatores de escala inteiros. Se o fator de zoom √© $K$, cada pixel original √© repetido $K$ vezes na horizontal e $K$ vezes na vertical.
* **Implementa√ß√£o na FPGA:** O controlador de v√≠deo l√™ o mesmo endere√ßo de mem√≥ria m√∫ltiplas vezes antes de incrementar o contador de colunas/linhas, reduzindo a necessidade de l√≥gica de c√°lculo de endere√ßos na Unidade de Execu√ß√£o.

### 2.3 Algoritmos de Downscaling (Zoom Out)
A redu√ß√£o da resolu√ß√£o espacial exige o descarte ou a fus√£o de informa√ß√µes para evitar polui√ß√£o visual.

#### A. Decima√ß√£o (Subsampling)
Reduz a imagem mantendo apenas o $n$-√©simo pixel e descartando os demais.
* **Processo:** Para um fator de 2, o sistema l√™ os pixels nas posi√ß√µes $(0,0), (0,2), (0,4)...$ e ignora as colunas √≠mpares.
* **Custo Computacional:** Extremamente baixo ($O(1)$ por pixel gerado), ideal para visualiza√ß√£o r√°pida.
* **Desvantagem:** Viola o Teorema de Nyquist se a imagem contiver altas frequ√™ncias, gerando *aliasing* (padr√µes de interfer√™ncia ou "moir√©").

#### B. M√©dia de Blocos (Block Averaging)
T√©cnica que substitui um bloco de $N \times N$ pixels pela m√©dia aritm√©tica de seus valores.
* **Modelo Matem√°tico:**
  $$Pixel_{novo} = \frac{1}{N^2} \sum_{i=0}^{N-1} \sum_{j=0}^{N-1} f(x+i, y+j)$$
* **Vantagem Visual:** Atua como um **Filtro Passa-Baixa**, suavizando a imagem e reduzindo ru√≠do de alta frequ√™ncia antes da redu√ß√£o, o que mitiga o *aliasing*.
* **Custo no Hardware:** Exige somadores e um divisor (ou *bit-shifter* para pot√™ncias de 2). No projeto, a divis√£o por 4 √© realizada via deslocamento de bits (`>> 2`), otimizando o uso de c√©lulas l√≥gicas da FPGA.

### 2.4 Arquitetura de Acelera√ß√£o (Offloading)
O sistema baseia-se no princ√≠pio de **Offloading Computacional**:
1.  **Gargalo de Von Neumann:** Processar 76.800 pixels (320x240) iterativamente na CPU seria lento devido ao overhead de busca de instru√ß√µes.
2.  **Paralelismo Espacial:** A FPGA (Hardware) possui uma *Unit for Algorithm Execution* (UAE) dedicada. Enquanto a CPU ARM gerencia a interface do usu√°rio (mouse/teclado), o hardware manipula o fluxo de bits da imagem em paralelo ao sinal de v√≠deo.
3.  **Memory Mapped I/O (MMIO):** A comunica√ß√£o n√£o ocorre por c√≥pia de dados tradicional, mas pelo mapeamento direto dos endere√ßos f√≠sicos da ponte HPS-FPGA para o espa√ßo virtual do Linux, permitindo lat√™ncia m√≠nima.
---

## 3. Descri√ß√£o da Solu√ß√£o (Arquitetura)

A solu√ß√£o utiliza uma arquitetura de camadas (*Hardware/Software Co-Design*).

<div align="center">
  <img src="https://github.com/user-attachments/assets/5f1b0b24-afc5-43f9-b6e8-699ec44ee951" alt="Diagrama de Camadas" width="700px"> 

  <p><em>Fig 1: Pilha de Arquitetura do Sistema</em></p>
</div>

### 3.1 Hardware (FPGA)
O acelerador segue o modelo *Control-Datapath* com gerenciamento de endere√ßamento dedicado.

```mermaid
flowchart TD
    INSTRUCTION([INSTRUCTION]) --> UC
    ADDR_MEM([ADDR MEM]) --> ACU
    DATA_IN([DATA_IN]) --> MEM_A

    subgraph Control_Plane [Plano de Controle]
        UC(Unidade de Controle):::control
        ACU[Address Control Unit]:::control
    end

    UC -->|Enable, Step, Op| ACU
    ACU -->|Addr rd/wr| MEM_A
    ACU -->|Addr rd/wr| MEM_C

    subgraph Memory_Hierarchy [Hierarquia de Mem√≥ria]
        MEM_A[Mem A - Input]
        MEM_C[Mem C - Swap]
        MEM_B[Mem B - Video]
    end

    MEM_A -->|Pixel In| UAE[Unit for Algo Execution]
    UAE -->|Pixel Out| MEM_C
    MEM_C --> MEM_B
    MEM_B --> VGA_CTRL[VGA Controller]
    
    classDef control fill:#f9f,stroke:#333,stroke-width:2px;
    classDef memory fill:#e1f5fe,stroke:#0277bd,stroke-width:2px;

```
#### 3.1.1 Detalhamento do Subsistema de V√≠deo (`vga_module.v`)
O m√≥dulo VGA √© o componente de mais baixo n√≠vel, respons√°vel por gerar os sinais de temporiza√ß√£o anal√≥gica para o monitor (640x480 @ 60Hz). Ele opera com um clock de 25MHz e implementa duas **M√°quinas de Estados Finitos (FSM)** paralelas:

* **FSM Horizontal:** Gerencia as varreduras de linha. Transita pelos estados `H_ACTIVE` (desenho), `H_FRONT`, `H_PULSE` (Sincronismo) e `H_BACK`. Gera o sinal `line_done` ao final de cada linha.
* **FSM Vertical:** Gerencia a varredura de quadros (frames). Incrementada apenas quando uma linha horizontal √© conclu√≠da.

**Caracter√≠sticas Cr√≠ticas:**
* **Interface de Coordenadas (`next_x`, `next_y`):** O m√≥dulo calcula qual pixel deve ser desenhado no *pr√≥ximo* ciclo de clock. Esses sinais s√£o enviados para a mem√≥ria de v√≠deo (`Mem B`) para buscar o dado antecipadamente.
* **Sinais de Sincronismo (`hsync`, `vsync`):** Gerados com polaridade ativa baixa/alta configur√°vel, essenciais para que o monitor mantenha a imagem est√°vel.
* **Blanking:** Garante que os canais de cor (R, G, B) sejam zerados (preto) durante os per√≠odos de *Front/Back Porch* e *Sync Pulse*, evitando artefatos visuais nas bordas da tela.

#### 3.1.2 Subsistema de Gerenciamento de Clock (PLL)
O sistema integra o m√≥dulo **`pll_0002`**, uma inst√¢ncia do IP Core *Altera PLL* configurado para a fam√≠lia Cyclone V. Este componente √© respons√°vel por derivar os dom√≠nios de tempo necess√°rios a partir do oscilador de cristal de 50 MHz da placa DE1-SoC.

**Par√¢metros de S√≠ntese (Extra√≠dos do RTL):**
O PLL opera em modo **Normal** com multiplicador de VCO n√£o-fracion√°rio (`fractional_vco_multiplier="false"`), garantindo estabilidade de fase (Phase Shift 0ps) para todos os canais.

| Porta | Frequ√™ncia | Duty Cycle | Aplica√ß√£o Arquitetural |
| :--- | :--- | :--- | :--- |
| **Input (`refclk`)** | **50.0 MHz** | - | **Clock de Refer√™ncia:** Fonte externa (Cristal da DE1-SoC). |
| **Output 0 (`outclk_0`)** | **100.0 MHz** | 50% | **System Clock (Fast Domain):** Alimenta a Unidade de Controle e a l√≥gica de processamento (UAE). A frequ√™ncia de 100MHz permite que o hardware execute 4 ciclos de l√≥gica para cada ciclo de pixel VGA, garantindo *throughput* suficiente para os algoritmos. |
| **Output 1 (`outclk_1`)** | **25.0 MHz** | 50% | **Pixel Clock (Video Domain):** Frequ√™ncia exata exigida pelo padr√£o VESA para temporiza√ß√£o VGA 640x480 @ 60Hz. Alimenta exclusivamente o m√≥dulo `vga_module`. |
| **Output 2 (`outclk_2`)** | **100.0 MHz** | 50% | **Clock Auxiliar 1:** Dispon√≠vel para interfaces de mem√≥ria externa ou l√≥gica de alta velocidade adicional. |
| **Output 3 (`outclk_3`)** | **100.0 MHz** | 50% | **Clock Auxiliar 2:** Porta de expans√£o de clock. |

**Sincroniza√ß√£o de Reset (`locked`):**
O m√≥dulo exporta o sinal `locked`, que indica o travamento da fase do PLL. Este sinal √© utilizado na l√≥gica de *System Reset*: o sistema gr√°fico permanece paralisado at√© que `locked` seja alto, prevenindo a opera√ß√£o de circuitos digitais com clocks inst√°veis durante a inicializa√ß√£o.

### 3.2 Software (Driver & App)
* **Aplica√ß√£o (C):** Interface CLI, gest√£o de mouse (`/dev/input`) e cache de n√≠veis de zoom.
* **Driver (Assembly):** Middleware que usa um **Pacote de Instru√ß√£o Unificado (29 bits)** para efici√™ncia no barramento.

<div align="center">
  <img src="https://github.com/user-attachments/assets/70e9fe26-0292-4902-acba-0febb61cd639" alt="Teclado Lenovo KU-1619" width="50%"> 

  <br><sub>Figura: Convers√£o</sub> 

</div>


## 4. Metodologia de Testes
A valida√ß√£o focou na **Integra√ß√£o e Fluxo de Controle**, visto que a l√≥gica RTL base j√° havia sido validada <a href="https://github.com/DestinyWolf/Problema-SD-2025-2">aqui</a>

### ‚úÖ Teste de Fluxo via LEDs
Utilizamos a matriz de LEDs da DE1-SoC para diagn√≥stico visual tempor√°rio:
1. Estados da FSM foram mapeados para LEDs espec√≠ficos atrav√©s do fluxo das instru√ß√µes. Os filetes de led acendiam aleatoriamente e mudavam sua organiza√ß√£o de acordo com a nova instru√ß√£o a ser processada pelo Verilog.
2. Verificou-se visualmente a transi√ß√£o `Idle` $\to$ `Processing` $\to$ `Done` ao enviar comandos do software.

---

## 5. An√°lise de Resultados
O sistema atingiu os objetivos, carregando BMPs e aplicando zoom em tempo real na sa√≠da VGA.

<div align="center">
  <img src="https://github.com/user-attachments/assets/0924b4f7-84e0-4bea-bc96-03bc1e301bcc" alt="Funcionamento VGA" width="600px"> 

  <p><em>Fig 2: Sistema em opera√ß√£o na janela padr√£o de 320x240 </em></p>
</div>

### üõ†Ô∏è Problemas e Corre√ß√µes (Troubleshooting)
Felizmente essa etapa do projeto n√£o trouxe problemas, mesmo com as novas implementa√ß√µes.
