=========================================================
Scheduler report file
Generated by stratus_hls 19.12-s100  (91710.131054)
On:          Mon Apr 18 07:37:08 2022
Project Dir: /home/u107/u107061139/EE6470/midterm
Module:      dut
HLS Config:  PIP_URL
=========================================================
Scheduler report for : gen_unvalidated_req                                                                        
------------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_unvalidated_  8 (7:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din                   10 (9:FALSE)     --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_unvalidated_  11 (10:TRUE)     --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_prev_trig_reg                                                                          
----------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.m_req.gen_prev_  6 (5:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_prev_  12 (11:FALSE)    --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_prev_  12 (11:FALSE)    --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_busy                                                                                   
-------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_busy::use_vl  7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          8 (7:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          8 (7:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          8 (7:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          8 (7:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_do_reg_vld                                                                             
-------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_do_reg_vld    8 (7:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din                   10 (9:FALSE)     --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_reg_vld    11 (10:TRUE)     --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_reg_vld    14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_reg_vld    14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_reg_vld::  14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_reg_vld    14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_active                                                                                 
---------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_vld                                                                                    
------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_stalling                                                                               
-----------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.gen_stalling     5 (4:TRUE)       --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_stalling     6 (5:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_stalling     6 (5:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_stalling     6 (5:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_unacked_req                                                                            
--------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.gen_unacked_req  6 (5:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_unacked_req  12 (11:FALSE)    --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_unacked_req  12 (11:FALSE)    --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_next_trig_reg                                                                          
----------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.m_req.gen_next_  3 (2:TRUE)       --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_next_  3 (2:TRUE)       --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_next_  3 (2:TRUE)       --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : thread1                                                                                    
------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.m_busy_req_0.res  3 (2:FALSE)      --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.m_stalling.reset  3 (2:FALSE)      --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
dout.m_req.m_trig_re  3 (2:FALSE)      --              FALSE  @(f:dut.h,l:47,c:31->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.m_busy_req_0.get  6 (5:FALSE)      --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din                   8 (7:TRUE)       --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
thread1::get          8 (7:TRUE)       --              FALSE  dut.cc,l:28,c:11 mapped                             
                                                                                                                  
[0].min_idx           8 (7:TRUE)       --              FALSE  dut.cc,l:54,c:3 -> l:53,c:7 -> l:60,c:4             
                                                                                                                  
[0].j                 8 (7:TRUE)       --              FALSE  dut.cc,l:54,c:3 -> l:61,c:13 -> c:15                
                                                                                                                  
[1].min_idx           8 (7:TRUE)       --              FALSE  dut.cc,l:54,c:3 -> l:53,c:7 -> l:60,c:4             
                                                                                                                  
[1].j                 8 (7:TRUE)       --              FALSE  dut.cc,l:54,c:3 -> l:61,c:13 -> c:15                
                                                                                                                  
din.m_busy_req_0.get  9 (8:FALSE)      --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.a.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.b.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.c.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.d.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.e.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.f.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.g.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.h.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
min_idx.[0]           13 (12:FALSE)    --              FALSE  dut.cc,l:53,c:7 -> (l:54,c:3->l:61,c:31)            
                                                                                                                  
j.[0]                 13 (12:FALSE)    --              FALSE  dut.cc,l:61,c:13 -> (l:54,c:3->l:61,c:31)           
                                                                                                                  
[0].arr               13 (12:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:21           
                                                                                                                  
[0].arr               13 (12:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:12           
                                                                                                                  
[0].arr               13 (12:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:21           
                                                                                                                  
[0].arr               13 (12:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:12           
                                                                                                                  
[0].operator<         13 (12:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:65,c:16                        
                                                                                                                  
[0]                   13 (12:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:61,c:32                        
                                                                                                                  
[0]                   13 (12:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:61,c:26                        
                                                                                                                  
[0]                   13 (12:FALSE)    --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[0].arr               15 (14:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               15 (14:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               15 (14:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               15 (14:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               15 (14:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               15 (14:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               15 (14:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               15 (14:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               15 (14:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               15 (14:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:71,c:16           
                                                                                                                  
[0].arr               15 (14:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               15 (14:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               15 (14:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               15 (14:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               15 (14:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               15 (14:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               15 (14:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               15 (14:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
min_idx.[1]           18 (16:FALSE)    --              FALSE  dut.cc,l:53,c:7 -> (l:54,c:3->l:61,c:31)            
                                                                                                                  
j.[1]                 18 (16:FALSE)    --              FALSE  dut.cc,l:61,c:13 -> (l:54,c:3->l:61,c:31)           
                                                                                                                  
[1].arr               18 (16:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:21           
                                                                                                                  
[1].arr               18 (16:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:12           
                                                                                                                  
[1].arr               18 (16:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:21           
                                                                                                                  
[1].arr               18 (16:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:12           
                                                                                                                  
[1].operator<         18 (16:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:65,c:16                        
                                                                                                                  
[1]                   18 (16:FALSE)    --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[1]                   19 (16:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:61,c:32                        
                                                                                                                  
[1]                   19 (16:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:61,c:26                        
                                                                                                                  
[1].arr               21 (18:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               21 (18:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               21 (18:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               21 (18:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               21 (18:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               21 (18:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               21 (18:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               21 (18:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               21 (18:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               21 (18:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               21 (18:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               21 (18:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               21 (18:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               21 (18:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               21 (18:FALSE)    --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[1].arr               21 (18:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[2].min_idx           21 (18:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:53,c:7 -> l:60,c:4             
                                                                                                                  
[2].j                 21 (18:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:61,c:13 -> c:15                
                                                                                                                  
min_idx.[2]           23 (20:FALSE)    --              FALSE  dut.cc,l:53,c:7 -> (l:54,c:3->l:61,c:31)            
                                                                                                                  
j.[2]                 23 (20:FALSE)    --              FALSE  dut.cc,l:61,c:13 -> (l:54,c:3->l:61,c:31)           
                                                                                                                  
[2].arr               23 (20:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:21           
                                                                                                                  
[2].arr               23 (20:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:12           
                                                                                                                  
[2].arr               23 (20:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:21           
                                                                                                                  
[2].arr               23 (20:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:12           
                                                                                                                  
[2].operator<         23 (20:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:65,c:16                        
                                                                                                                  
[2]                   23 (20:FALSE)    --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[2]                   24 (20:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:61,c:32                        
                                                                                                                  
[2]                   24 (20:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:61,c:26                        
                                                                                                                  
[2].arr               26 (22:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[2].arr               26 (22:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[2].arr               26 (22:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[2].arr               26 (22:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[2].arr               26 (22:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[2].arr               26 (22:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[2].arr               26 (22:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[2].arr               26 (22:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[2].arr               26 (22:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[2].arr               26 (22:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[2].arr               26 (22:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[2].arr               26 (22:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[2].arr               26 (22:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[2].arr               26 (22:FALSE)    --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[2].arr               26 (22:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[2].arr               26 (22:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[3].min_idx           26 (22:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:53,c:7 -> l:60,c:4             
                                                                                                                  
[3].j                 26 (22:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:61,c:13 -> c:15                
                                                                                                                  
min_idx.[3]           28 (24:FALSE)    --              FALSE  dut.cc,l:53,c:7 -> (l:54,c:3->l:61,c:31)            
                                                                                                                  
j.[3]                 28 (24:FALSE)    --              FALSE  dut.cc,l:61,c:13 -> (l:54,c:3->l:61,c:31)           
                                                                                                                  
[3].arr               28 (24:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:21           
                                                                                                                  
[3].arr               28 (24:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:12           
                                                                                                                  
[3].arr               28 (24:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:21           
                                                                                                                  
[3].arr               28 (24:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:12           
                                                                                                                  
[3].operator<         28 (24:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:65,c:16                        
                                                                                                                  
[3]                   28 (24:FALSE)    --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[3]                   29 (24:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:61,c:32                        
                                                                                                                  
[3]                   29 (24:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:61,c:26                        
                                                                                                                  
[3].arr               31 (26:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[3].arr               31 (26:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[3].arr               31 (26:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[3].arr               31 (26:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[3].arr               31 (26:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[3].arr               31 (26:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[3].arr               31 (26:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[3].arr               31 (26:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[3].arr               31 (26:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[3].arr               31 (26:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[3].arr               31 (26:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[3].arr               31 (26:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[3].arr               31 (26:FALSE)    --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[3].arr               31 (26:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[3].arr               31 (26:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[3].arr               31 (26:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[4].min_idx           31 (26:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:53,c:7 -> l:60,c:4             
                                                                                                                  
[4].j                 31 (26:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:61,c:13 -> c:15                
                                                                                                                  
min_idx.[4]           33 (28:FALSE)    --              FALSE  dut.cc,l:53,c:7 -> (l:54,c:3->l:61,c:31)            
                                                                                                                  
j.[4]                 33 (28:FALSE)    --              FALSE  dut.cc,l:61,c:13 -> (l:54,c:3->l:61,c:31)           
                                                                                                                  
[4].arr               33 (28:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:21           
                                                                                                                  
[4].arr               33 (28:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:12           
                                                                                                                  
[4].arr               33 (28:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:21           
                                                                                                                  
[4].arr               33 (28:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:12           
                                                                                                                  
[4].operator<         33 (28:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:65,c:16                        
                                                                                                                  
[4]                   33 (28:FALSE)    --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[4]                   34 (28:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:61,c:32                        
                                                                                                                  
[4]                   34 (28:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:61,c:26                        
                                                                                                                  
[4].arr               36 (30:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[4].arr               36 (30:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[4].arr               36 (30:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[4].arr               36 (30:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[4].arr               36 (30:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[4].arr               36 (30:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[4].arr               36 (30:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[4].arr               36 (30:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[4].arr               36 (30:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[4].arr               36 (30:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[4].arr               36 (30:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[4].arr               36 (30:FALSE)    --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[4].arr               36 (30:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[4].arr               36 (30:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[4].arr               36 (30:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[4].arr               36 (30:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[5].min_idx           36 (30:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:53,c:7 -> l:60,c:4             
                                                                                                                  
[5].j                 36 (30:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:61,c:13 -> c:15                
                                                                                                                  
min_idx.[5]           38 (32:FALSE)    --              FALSE  dut.cc,l:53,c:7 -> (l:54,c:3->l:61,c:31)            
                                                                                                                  
j.[5]                 38 (32:FALSE)    --              FALSE  dut.cc,l:61,c:13 -> (l:54,c:3->l:61,c:31)           
                                                                                                                  
[5].arr               38 (32:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:21           
                                                                                                                  
[5].arr               38 (32:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:12           
                                                                                                                  
[5].arr               38 (32:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:21           
                                                                                                                  
[5].arr               38 (32:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:12           
                                                                                                                  
[5].operator<         38 (32:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:65,c:16                        
                                                                                                                  
[5]                   38 (32:FALSE)    --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[5]                   39 (32:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:61,c:32                        
                                                                                                                  
[5]                   39 (32:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:61,c:26                        
                                                                                                                  
[5].arr               41 (34:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[5].arr               41 (34:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[5].arr               41 (34:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[5].arr               41 (34:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[5].arr               41 (34:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[5].arr               41 (34:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[5].arr               41 (34:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[5].arr               41 (34:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[5].arr               41 (34:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[5].arr               41 (34:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[5].arr               41 (34:FALSE)    --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[5].arr               41 (34:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[5].arr               41 (34:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[5].arr               41 (34:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[5].arr               41 (34:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[5].arr               41 (34:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[6].min_idx           41 (34:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:53,c:7 -> l:60,c:4             
                                                                                                                  
[6].j                 41 (34:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:61,c:13 -> c:15                
                                                                                                                  
min_idx.[6]           43 (36:FALSE)    --              FALSE  dut.cc,l:53,c:7 -> (l:54,c:3->l:61,c:31)            
                                                                                                                  
j.[6]                 43 (36:FALSE)    --              FALSE  dut.cc,l:61,c:13 -> (l:54,c:3->l:61,c:31)           
                                                                                                                  
[6].arr               43 (36:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:21           
                                                                                                                  
[6].arr               43 (36:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:12           
                                                                                                                  
[6].arr               43 (36:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:21           
                                                                                                                  
[6].arr               43 (36:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:65,c:12           
                                                                                                                  
[6].operator<         43 (36:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:65,c:16                        
                                                                                                                  
[6]                   43 (36:FALSE)    --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[6]                   44 (36:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:61,c:32                        
                                                                                                                  
[6]                   44 (36:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:61,c:26                        
                                                                                                                  
[6].arr               46 (38:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[6].arr               46 (38:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[6].arr               46 (38:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[6].arr               46 (38:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[6].arr               46 (38:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[6].arr               46 (38:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[6].arr               46 (38:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[6].arr               46 (38:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[6].arr               46 (38:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[6].arr               46 (38:FALSE)    --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[6].arr               46 (38:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[6].arr               46 (38:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[6].arr               46 (38:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[6].arr               46 (38:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[6].arr               46 (38:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[6].arr               46 (38:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
output                46 (38:FALSE)    --              FALSE  dut.cc,l:30,c:11 -> l:83,c:3                        
                                                                                                                  
dout.data.put::nb_pu  48 (40:FALSE)    --              FALSE  @(f:dut.h,l:47,c:31->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
dout                  48 (40:FALSE)    --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.m_trig_re  48 (40:FALSE)    --              FALSE  @(f:dut.h,l:47,c:31->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
dout                  50 (42:TRUE)     --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
thread1::put          50 (42:TRUE)     --              FALSE  dut.cc,l:28,c:11 mapped                             
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_do_stall_reg_full                                                                      
--------------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_do_stall_reg  6 (5:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
                                                                                                                  
