# 4. Analysis of Failure and Review Limitations

## 4.1 技術要因
本不具合の根本原因は、**Tiサリサイド形成の不安定性**にあった。  
TiSi₂は高抵抗相 (C49) から低抵抗相 (C54) への相転移を必要とするが、この転移は線幅や温度条件に強く依存し、不完全に終わることが多かった。  
さらに、Halo Boronの一部がTiに吸収され、局所的に相転移を阻害し**高抵抗スポット**を形成した。これがSRAMセルのランダム不良を引き起こした。

---

## 4.2 設計要因
対象となった1Mbit SRAMマクロには**冗長回路が搭載されていなかった**。  
組込みSRAMマクロでは当時これが一般的であり、歩留まりはプロセス安定性に依存する設計文化であった。  
結果として、**単一ビット不良がチップ不良に直結する脆弱性**を抱えることになった。

---

## 4.3 経済要因
0.18µmプロセスはSTI・CMP・本格的OPCの導入によって**マスクコストを含め製造コストが大幅に上昇**していた。  
このため、価格競争の激しいLCDドライバー市場では採用が難しく、各社は**コスト優位のある0.25µmを延命利用**せざるを得なかった。

---

## 4.4 市場要因
2000年代初頭、LCDドライバー市場はSamsungの参入により急速にコスト競争が激化した。  
従来は日本・台湾勢が市場を支配していたが、Samsungの量産力とコスト攻勢は強力であり、**わずかな製造コスト差が致命的**となった。  
この圧力の下、各社は技術的に不安定と知りながらも、**安価な0.25µmを選択**するしかなかった。

---

## 4.5 設計レビュー (DR) の限界
設計レビューはルール適合性や形式的なチェックを中心としており、**統計的にランダムに発生する不良現象**を予見することは不可能であった。  
また、0.25µmは既にレガシープロセスであり、現場知見の共有や先端リソースの投入が不足していたため、問題はレビュー段階で顕在化しなかった。  
本事例は、**形式的レビューの限界と、レガシープロセスでの知識伝承不足**を示す典型であった。

---

## 4.6 Countermeasures（対策）
本不良は典型的なプロセスマターであり、対策はプロセス条件の改善に集中した。

- **暫定対応**  
  サイドウォールエッチをアンダーカット気味に調整し、Halo Boronとの干渉を緩和。  
  この処置によりランダムビット不良率は大幅に低下し、歩留まりは実用的水準に改善した。  
  ただしTiSi₂中にC49相が局所的に残存するリスクは依然残った。

- **恒久対応**  
  ランプアニール条件を最適化し、C54相への安定的転移を確立。  
  これによりC49残存は大幅に抑制され、プロセス安定性は改善した。  
  この過程でデバイス特性の変動が生じたため、パラメータの再取得とモデル更新が実施されたが、これは副次的な作業であり、根本解決はあくまで**プロセス改善そのもの**であった。

---

## 4.7 まとめ
本不具合は、  
- **技術的不安定性**（Tiサリサイド相転移と不純物吸収）  
- **設計文化**（組込みSRAMに冗長を持たない慣習）  
- **経済的圧力**（0.18µmの高コスト回避）  
- **市場構造**（Samsung参入によるコスト競争）  

が複雑に絡み合って顕在化した。  

設計レビューや形式的モデル更新では救えない典型的な**プロセスマター不良**であり、解決はプロセス条件の改善と世代交代（Coサリサイド導入）によって初めて実現した。  
本事例は、**レガシープロセスをコスト理由で延命する際に潜むリスク**と、**技術・設計・経済・市場要因の相互作用**を示す歴史的な教訓である。
