TimeQuest Timing Analyzer report for memory
Fri Mar 26 08:40:50 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clock'
 29. Slow 1200mV 0C Model Hold: 'clock'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clock'
 44. Fast 1200mV 0C Model Hold: 'clock'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; memory                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5E144C7                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 160.41 MHz ; 160.41 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -5.234 ; -39.539            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 1.545 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -2686.080                        ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                 ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -5.234 ; rw_96x8_sync:U2|RW~1890 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.326      ; 6.558      ;
; -5.216 ; rw_96x8_sync:U2|RW~1170 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.309      ; 6.523      ;
; -5.086 ; rw_96x8_sync:U2|RW~2020 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.332      ; 6.416      ;
; -5.047 ; rw_96x8_sync:U2|RW~1322 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.301      ; 6.346      ;
; -5.043 ; rw_96x8_sync:U2|RW~1467 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.346      ; 6.387      ;
; -5.024 ; rw_96x8_sync:U2|RW~1578 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.314      ; 6.336      ;
; -5.024 ; rw_96x8_sync:U2|RW~1482 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.301      ; 6.323      ;
; -5.017 ; rw_96x8_sync:U2|RW~644  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.328      ; 6.343      ;
; -5.016 ; rw_96x8_sync:U2|RW~980  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.339      ; 6.353      ;
; -5.007 ; rw_96x8_sync:U2|RW~1380 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.326      ; 6.331      ;
; -4.998 ; rw_96x8_sync:U2|RW~508  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.341      ; 6.337      ;
; -4.963 ; rw_96x8_sync:U2|RW~833  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.327      ; 6.288      ;
; -4.962 ; rw_96x8_sync:U2|RW~1124 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.326      ; 6.286      ;
; -4.960 ; rw_96x8_sync:U2|RW~571  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.365      ; 6.323      ;
; -4.949 ; rw_96x8_sync:U2|RW~817  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.327      ; 6.274      ;
; -4.938 ; rw_96x8_sync:U2|RW~1994 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.309      ; 6.245      ;
; -4.925 ; rw_96x8_sync:U2|RW~1139 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.355      ; 6.278      ;
; -4.866 ; rw_96x8_sync:U2|RW~1656 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.325      ; 6.189      ;
; -4.837 ; rw_96x8_sync:U2|RW~1660 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.325      ; 6.160      ;
; -4.836 ; rw_96x8_sync:U2|RW~1984 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.330      ; 6.164      ;
; -4.826 ; rw_96x8_sync:U2|RW~1580 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.327      ; 6.151      ;
; -4.823 ; rw_96x8_sync:U2|RW~1361 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.314      ; 6.135      ;
; -4.821 ; rw_96x8_sync:U2|RW~804  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.329      ; 6.148      ;
; -4.821 ; rw_96x8_sync:U2|RW~1363 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.341      ; 6.160      ;
; -4.817 ; rw_96x8_sync:U2|RW~1132 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.325      ; 6.140      ;
; -4.812 ; rw_96x8_sync:U2|RW~1391 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.338      ; 6.148      ;
; -4.809 ; rw_96x8_sync:U2|RW~230  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.340      ; 6.147      ;
; -4.808 ; rw_96x8_sync:U2|RW~209  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.315      ; 6.121      ;
; -4.807 ; rw_96x8_sync:U2|RW~164  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.338      ; 6.143      ;
; -4.806 ; rw_96x8_sync:U2|RW~1241 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.315      ; 6.119      ;
; -4.798 ; rw_96x8_sync:U2|RW~260  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.337      ; 6.133      ;
; -4.798 ; rw_96x8_sync:U2|RW~1081 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.316      ; 6.112      ;
; -4.795 ; rw_96x8_sync:U2|RW~185  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.327      ; 6.120      ;
; -4.785 ; rw_96x8_sync:U2|RW~755  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.362      ; 6.145      ;
; -4.784 ; rw_96x8_sync:U2|RW~1508 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.330      ; 6.112      ;
; -4.773 ; rw_96x8_sync:U2|RW~41   ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.328      ; 6.099      ;
; -4.772 ; rw_96x8_sync:U2|RW~1208 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.308      ; 6.078      ;
; -4.765 ; rw_96x8_sync:U2|RW~1490 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.317      ; 6.080      ;
; -4.762 ; rw_96x8_sync:U2|RW~361  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.340      ; 6.100      ;
; -4.762 ; rw_96x8_sync:U2|RW~1362 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.297      ; 6.057      ;
; -4.757 ; rw_96x8_sync:U2|RW~592  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.332      ; 6.087      ;
; -4.749 ; rw_96x8_sync:U2|RW~1562 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.324      ; 6.071      ;
; -4.737 ; rw_96x8_sync:U2|RW~1313 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.326      ; 6.061      ;
; -4.737 ; rw_96x8_sync:U2|RW~1240 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.338      ; 6.073      ;
; -4.732 ; rw_96x8_sync:U2|RW~1374 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.327      ; 6.057      ;
; -4.727 ; rw_96x8_sync:U2|RW~1154 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.304      ; 6.029      ;
; -4.726 ; rw_96x8_sync:U2|RW~1826 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.311      ; 6.035      ;
; -4.726 ; rw_96x8_sync:U2|RW~509  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.340      ; 6.064      ;
; -4.724 ; rw_96x8_sync:U2|RW~1393 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.313      ; 6.035      ;
; -4.719 ; rw_96x8_sync:U2|RW~320  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.327      ; 6.044      ;
; -4.718 ; rw_96x8_sync:U2|RW~217  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.329      ; 6.045      ;
; -4.716 ; rw_96x8_sync:U2|RW~1366 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.326      ; 6.040      ;
; -4.712 ; rw_96x8_sync:U2|RW~1812 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.324      ; 6.034      ;
; -4.710 ; rw_96x8_sync:U2|RW~1874 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.327      ; 6.035      ;
; -4.704 ; rw_96x8_sync:U2|RW~1651 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.341      ; 6.043      ;
; -4.698 ; rw_96x8_sync:U2|RW~479  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.338      ; 6.034      ;
; -4.697 ; rw_96x8_sync:U2|RW~569  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.338      ; 6.033      ;
; -4.693 ; rw_96x8_sync:U2|RW~1021 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.340      ; 6.031      ;
; -4.689 ; rw_96x8_sync:U2|RW~1300 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.324      ; 6.011      ;
; -4.686 ; rw_96x8_sync:U2|RW~1810 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.327      ; 6.011      ;
; -4.686 ; rw_96x8_sync:U2|RW~1395 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.353      ; 6.037      ;
; -4.685 ; rw_96x8_sync:U2|RW~1506 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.317      ; 6.000      ;
; -4.685 ; rw_96x8_sync:U2|RW~1171 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.352      ; 6.035      ;
; -4.684 ; rw_96x8_sync:U2|RW~772  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.332      ; 6.014      ;
; -4.683 ; rw_96x8_sync:U2|RW~1064 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.331      ; 6.012      ;
; -4.683 ; rw_96x8_sync:U2|RW~336  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.329      ; 6.010      ;
; -4.673 ; rw_96x8_sync:U2|RW~201  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.334      ; 6.005      ;
; -4.673 ; rw_96x8_sync:U2|RW~537  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.338      ; 6.009      ;
; -4.672 ; rw_96x8_sync:U2|RW~1122 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.304      ; 5.974      ;
; -4.670 ; rw_96x8_sync:U2|RW~1390 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.340      ; 6.008      ;
; -4.668 ; rw_96x8_sync:U2|RW~244  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.304      ; 5.970      ;
; -4.667 ; rw_96x8_sync:U2|RW~1378 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.966      ;
; -4.665 ; rw_96x8_sync:U2|RW~877  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.335      ; 5.998      ;
; -4.664 ; rw_96x8_sync:U2|RW~631  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.330      ; 5.992      ;
; -4.663 ; rw_96x8_sync:U2|RW~962  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.290      ; 5.951      ;
; -4.658 ; rw_96x8_sync:U2|RW~684  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.323      ; 5.979      ;
; -4.653 ; rw_96x8_sync:U2|RW~172  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.334      ; 5.985      ;
; -4.653 ; rw_96x8_sync:U2|RW~841  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.315      ; 5.966      ;
; -4.652 ; rw_96x8_sync:U2|RW~1471 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.318      ; 5.968      ;
; -4.651 ; rw_96x8_sync:U2|RW~832  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.324      ; 5.973      ;
; -4.651 ; rw_96x8_sync:U2|RW~1587 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.341      ; 5.990      ;
; -4.639 ; rw_96x8_sync:U2|RW~1711 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.333      ; 5.970      ;
; -4.635 ; rw_96x8_sync:U2|RW~1135 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.327      ; 5.960      ;
; -4.635 ; rw_96x8_sync:U2|RW~1160 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.331      ; 5.964      ;
; -4.632 ; rw_96x8_sync:U2|RW~1492 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.330      ; 5.960      ;
; -4.628 ; rw_96x8_sync:U2|RW~1382 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.330      ; 5.956      ;
; -4.625 ; rw_96x8_sync:U2|RW~940  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.331      ; 5.954      ;
; -4.625 ; rw_96x8_sync:U2|RW~330  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.925      ;
; -4.624 ; rw_96x8_sync:U2|RW~1972 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.323      ; 5.945      ;
; -4.620 ; rw_96x8_sync:U2|RW~208  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.333      ; 5.951      ;
; -4.619 ; rw_96x8_sync:U2|RW~1779 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.341      ; 5.958      ;
; -4.618 ; rw_96x8_sync:U2|RW~1526 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.310      ; 5.926      ;
; -4.615 ; rw_96x8_sync:U2|RW~543  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.337      ; 5.950      ;
; -4.615 ; rw_96x8_sync:U2|RW~463  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.318      ; 5.931      ;
; -4.614 ; rw_96x8_sync:U2|RW~788  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.330      ; 5.942      ;
; -4.613 ; rw_96x8_sync:U2|RW~1731 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.377      ; 5.988      ;
; -4.613 ; rw_96x8_sync:U2|RW~1650 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.909      ;
; -4.613 ; rw_96x8_sync:U2|RW~848  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.326      ; 5.937      ;
; -4.610 ; rw_96x8_sync:U2|RW~1690 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.316      ; 5.924      ;
; -4.610 ; rw_96x8_sync:U2|RW~1398 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.326      ; 5.934      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                 ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 1.545 ; rw_96x8_sync:U2|RW~587  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.519      ; 2.250      ;
; 1.894 ; rw_96x8_sync:U2|RW~1035 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.519      ; 2.599      ;
; 2.019 ; rw_96x8_sync:U2|RW~1729 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.508      ; 2.713      ;
; 2.136 ; rw_96x8_sync:U2|RW~1985 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.484      ; 2.806      ;
; 2.218 ; rw_96x8_sync:U2|RW~1993 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.495      ; 2.899      ;
; 2.224 ; rw_96x8_sync:U2|RW~523  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.522      ; 2.932      ;
; 2.232 ; rw_96x8_sync:U2|RW~715  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.519      ; 2.937      ;
; 2.274 ; rw_96x8_sync:U2|RW~1444 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.517      ; 2.977      ;
; 2.282 ; rw_96x8_sync:U2|RW~1072 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.492      ; 2.960      ;
; 2.291 ; rw_96x8_sync:U2|RW~1601 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.508      ; 2.985      ;
; 2.294 ; rw_96x8_sync:U2|RW~1765 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.501      ; 2.981      ;
; 2.296 ; rw_96x8_sync:U2|RW~1705 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.492      ; 2.974      ;
; 2.313 ; rw_96x8_sync:U2|RW~427  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.523      ; 3.022      ;
; 2.324 ; rw_96x8_sync:U2|RW~1020 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.500      ; 3.010      ;
; 2.343 ; rw_96x8_sync:U2|RW~1384 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.488      ; 3.017      ;
; 2.351 ; rw_96x8_sync:U2|RW~2062 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.491      ; 3.028      ;
; 2.356 ; rw_96x8_sync:U2|RW~2047 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.095      ; 2.637      ;
; 2.364 ; rw_96x8_sync:U2|RW~1517 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.505      ; 3.055      ;
; 2.367 ; rw_96x8_sync:U2|RW~1614 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.495      ; 3.048      ;
; 2.389 ; rw_96x8_sync:U2|RW~899  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.513      ; 3.088      ;
; 2.390 ; rw_96x8_sync:U2|RW~769  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.493      ; 3.069      ;
; 2.415 ; rw_96x8_sync:U2|RW~1456 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.490      ; 3.091      ;
; 2.431 ; rw_96x8_sync:U2|RW~1470 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.492      ; 3.109      ;
; 2.433 ; rw_96x8_sync:U2|RW~570  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.480      ; 3.099      ;
; 2.446 ; rw_96x8_sync:U2|RW~987  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.525      ; 3.157      ;
; 2.446 ; rw_96x8_sync:U2|RW~562  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.456      ; 3.088      ;
; 2.447 ; rw_96x8_sync:U2|RW~1520 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.496      ; 3.129      ;
; 2.452 ; rw_96x8_sync:U2|RW~462  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.491      ; 3.129      ;
; 2.456 ; rw_96x8_sync:U2|RW~738  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.481      ; 3.123      ;
; 2.457 ; rw_96x8_sync:U2|RW~2054 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.498      ; 3.141      ;
; 2.457 ; rw_96x8_sync:U2|RW~1305 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.501      ; 3.144      ;
; 2.459 ; rw_96x8_sync:U2|RW~753  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.493      ; 3.138      ;
; 2.460 ; rw_96x8_sync:U2|RW~1222 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.497      ; 3.143      ;
; 2.460 ; rw_96x8_sync:U2|RW~1732 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.518      ; 3.164      ;
; 2.460 ; rw_96x8_sync:U2|RW~1503 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.496      ; 3.142      ;
; 2.465 ; rw_96x8_sync:U2|RW~1465 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.490      ; 3.141      ;
; 2.474 ; rw_96x8_sync:U2|RW~395  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.517      ; 3.177      ;
; 2.475 ; rw_96x8_sync:U2|RW~775  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.493      ; 3.154      ;
; 2.478 ; rw_96x8_sync:U2|RW~1806 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.499      ; 3.163      ;
; 2.480 ; rw_96x8_sync:U2|RW~698  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.479      ; 3.145      ;
; 2.492 ; rw_96x8_sync:U2|RW~1669 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.510      ; 3.188      ;
; 2.502 ; rw_96x8_sync:U2|RW~1069 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.501      ; 3.189      ;
; 2.506 ; rw_96x8_sync:U2|RW~1774 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.495      ; 3.187      ;
; 2.527 ; rw_96x8_sync:U2|RW~1804 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.495      ; 3.208      ;
; 2.537 ; rw_96x8_sync:U2|RW~1056 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.493      ; 3.216      ;
; 2.540 ; rw_96x8_sync:U2|RW~1707 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.520      ; 3.246      ;
; 2.544 ; rw_96x8_sync:U2|RW~1165 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.504      ; 3.234      ;
; 2.545 ; rw_96x8_sync:U2|RW~1198 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.495      ; 3.226      ;
; 2.549 ; rw_96x8_sync:U2|RW~1247 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.496      ; 3.231      ;
; 2.551 ; rw_96x8_sync:U2|RW~1693 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.499      ; 3.236      ;
; 2.552 ; rw_96x8_sync:U2|RW~1991 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.484      ; 3.222      ;
; 2.553 ; rw_96x8_sync:U2|RW~758  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.507      ; 3.246      ;
; 2.557 ; rw_96x8_sync:U2|RW~1646 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.490      ; 3.233      ;
; 2.558 ; rw_96x8_sync:U2|RW~771  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.494      ; 3.238      ;
; 2.558 ; rw_96x8_sync:U2|RW~690  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.456      ; 3.200      ;
; 2.564 ; rw_96x8_sync:U2|RW~2012 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.490      ; 3.240      ;
; 2.564 ; rw_96x8_sync:U2|RW~560  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.500      ; 3.250      ;
; 2.574 ; rw_96x8_sync:U2|RW~1677 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.517      ; 3.277      ;
; 2.581 ; rw_96x8_sync:U2|RW~475  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.525      ; 3.292      ;
; 2.586 ; rw_96x8_sync:U2|RW~1220 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.493      ; 3.265      ;
; 2.588 ; rw_96x8_sync:U2|RW~1550 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.126      ; 2.900      ;
; 2.589 ; rw_96x8_sync:U2|RW~124  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.501      ; 3.276      ;
; 2.591 ; rw_96x8_sync:U2|RW~1134 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.498      ; 3.275      ;
; 2.592 ; rw_96x8_sync:U2|RW~515  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.504      ; 3.282      ;
; 2.593 ; rw_96x8_sync:U2|RW~969  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.490      ; 3.269      ;
; 2.595 ; rw_96x8_sync:U2|RW~334  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.491      ; 3.272      ;
; 2.595 ; rw_96x8_sync:U2|RW~1409 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.490      ; 3.271      ;
; 2.607 ; rw_96x8_sync:U2|RW~2009 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.090      ; 2.883      ;
; 2.612 ; rw_96x8_sync:U2|RW~1498 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.480      ; 3.278      ;
; 2.615 ; rw_96x8_sync:U2|RW~1449 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.490      ; 3.291      ;
; 2.618 ; rw_96x8_sync:U2|RW~759  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.493      ; 3.297      ;
; 2.620 ; rw_96x8_sync:U2|RW~1600 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.485      ; 3.291      ;
; 2.624 ; rw_96x8_sync:U2|RW~634  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.489      ; 3.299      ;
; 2.624 ; rw_96x8_sync:U2|RW~1955 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.522      ; 3.332      ;
; 2.631 ; rw_96x8_sync:U2|RW~391  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.489      ; 3.306      ;
; 2.635 ; rw_96x8_sync:U2|RW~1733 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.517      ; 3.338      ;
; 2.635 ; rw_96x8_sync:U2|RW~1701 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.123      ; 2.944      ;
; 2.641 ; rw_96x8_sync:U2|RW~995  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.519      ; 3.346      ;
; 2.643 ; rw_96x8_sync:U2|RW~779  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.520      ; 3.349      ;
; 2.645 ; rw_96x8_sync:U2|RW~1031 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.499      ; 3.330      ;
; 2.646 ; rw_96x8_sync:U2|RW~1741 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.504      ; 3.336      ;
; 2.646 ; rw_96x8_sync:U2|RW~1294 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.477      ; 3.309      ;
; 2.647 ; rw_96x8_sync:U2|RW~1794 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.455      ; 3.288      ;
; 2.648 ; rw_96x8_sync:U2|RW~1648 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.488      ; 3.322      ;
; 2.648 ; rw_96x8_sync:U2|RW~1742 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.089      ; 2.923      ;
; 2.652 ; rw_96x8_sync:U2|RW~113  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.123      ; 2.961      ;
; 2.653 ; rw_96x8_sync:U2|RW~2064 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.489      ; 3.328      ;
; 2.656 ; rw_96x8_sync:U2|RW~1805 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.506      ; 3.348      ;
; 2.657 ; rw_96x8_sync:U2|RW~2042 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.468      ; 3.311      ;
; 2.659 ; rw_96x8_sync:U2|RW~1070 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.494      ; 3.339      ;
; 2.659 ; rw_96x8_sync:U2|RW~626  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.473      ; 3.318      ;
; 2.661 ; rw_96x8_sync:U2|RW~1328 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.488      ; 3.335      ;
; 2.663 ; rw_96x8_sync:U2|RW~1738 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.479      ; 3.328      ;
; 2.665 ; rw_96x8_sync:U2|RW~1929 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.488      ; 3.339      ;
; 2.666 ; rw_96x8_sync:U2|RW~799  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.490      ; 3.342      ;
; 2.671 ; rw_96x8_sync:U2|RW~460  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.487      ; 3.344      ;
; 2.671 ; rw_96x8_sync:U2|RW~903  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.485      ; 3.342      ;
; 2.672 ; rw_96x8_sync:U2|RW~1200 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.493      ; 3.351      ;
; 2.678 ; rw_96x8_sync:U2|RW~863  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.486      ; 3.350      ;
; 2.679 ; rw_96x8_sync:U2|RW~2048 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.484      ; 3.349      ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                        ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_02[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_02[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_02[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_02[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_02[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_02[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_02[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_02[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~100         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1000        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1001        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1002        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1003        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1004        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1005        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1006        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1007        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1008        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1009        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~101         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1010        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1011        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1012        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1013        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1014        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1015        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1016        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1017        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1018        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1019        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~102         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1020        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1021        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1022        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1023        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1024        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1025        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1026        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1027        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1028        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1029        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~103         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1030        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1031        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1032        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1033        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1034        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1035        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1036        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1037        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1038        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1039        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~104         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1040        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1041        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1042        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1043        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1044        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1045        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1046        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1047        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1048        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1049        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~105         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1050        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1051        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1052        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1053        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1054        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1055        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1056        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1057        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1058        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1059        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~106         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 11.227 ; 11.513 ; Rise       ; clock           ;
;  address[0] ; clock      ; 10.213 ; 10.613 ; Rise       ; clock           ;
;  address[1] ; clock      ; 10.005 ; 10.250 ; Rise       ; clock           ;
;  address[2] ; clock      ; 10.909 ; 11.240 ; Rise       ; clock           ;
;  address[3] ; clock      ; 10.580 ; 10.982 ; Rise       ; clock           ;
;  address[4] ; clock      ; 10.654 ; 11.066 ; Rise       ; clock           ;
;  address[5] ; clock      ; 11.227 ; 11.513 ; Rise       ; clock           ;
;  address[6] ; clock      ; 11.040 ; 11.383 ; Rise       ; clock           ;
;  address[7] ; clock      ; 10.950 ; 11.252 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 5.359  ; 5.690  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 4.735  ; 5.181  ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 5.345  ; 5.690  ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 5.359  ; 5.674  ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 4.030  ; 4.427  ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 5.020  ; 5.369  ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 4.950  ; 5.440  ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 3.436  ; 3.494  ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 2.229  ; 2.340  ; Rise       ; clock           ;
; writen      ; clock      ; 9.832  ; 10.254 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -1.576 ; -1.961 ; Rise       ; clock           ;
;  address[0] ; clock      ; -2.227 ; -2.668 ; Rise       ; clock           ;
;  address[1] ; clock      ; -2.066 ; -2.441 ; Rise       ; clock           ;
;  address[2] ; clock      ; -1.576 ; -1.961 ; Rise       ; clock           ;
;  address[3] ; clock      ; -2.257 ; -2.632 ; Rise       ; clock           ;
;  address[4] ; clock      ; -2.192 ; -2.579 ; Rise       ; clock           ;
;  address[5] ; clock      ; -1.903 ; -2.275 ; Rise       ; clock           ;
;  address[6] ; clock      ; -2.248 ; -2.664 ; Rise       ; clock           ;
;  address[7] ; clock      ; -2.283 ; -2.656 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 0.793  ; 0.669  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -1.464 ; -1.793 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -1.505 ; -1.836 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -1.435 ; -1.764 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -1.444 ; -1.786 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -1.759 ; -2.117 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -1.471 ; -1.812 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 0.793  ; 0.669  ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 0.365  ; 0.213  ; Rise       ; clock           ;
; writen      ; clock      ; -3.349 ; -3.693 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; data_out[*]     ; clock      ; 11.510 ; 11.426 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 10.465 ; 10.445 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 11.510 ; 11.426 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 10.615 ; 10.482 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 10.537 ; 10.427 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 9.012  ; 8.900  ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 9.142  ; 9.085  ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 10.203 ; 10.086 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 10.056 ; 10.077 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 7.190  ; 7.271  ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 7.190  ; 7.271  ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 6.863  ; 6.967  ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.857  ; 5.844  ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.828  ; 5.812  ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 5.518  ; 5.512  ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 6.111  ; 6.073  ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.887  ; 5.871  ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 5.935  ; 5.903  ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 8.345  ; 8.418  ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.747  ; 5.740  ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.733  ; 5.712  ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.824  ; 5.801  ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 8.345  ; 8.418  ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 6.312  ; 6.267  ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.811  ; 5.799  ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 6.826  ; 6.926  ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.775  ; 5.775  ; Rise       ; clock           ;
; port_out_02[*]  ; clock      ; 8.347  ; 8.393  ; Rise       ; clock           ;
;  port_out_02[0] ; clock      ; 5.851  ; 5.845  ; Rise       ; clock           ;
;  port_out_02[1] ; clock      ; 6.076  ; 6.037  ; Rise       ; clock           ;
;  port_out_02[2] ; clock      ; 5.866  ; 5.851  ; Rise       ; clock           ;
;  port_out_02[3] ; clock      ; 5.834  ; 5.821  ; Rise       ; clock           ;
;  port_out_02[4] ; clock      ; 7.530  ; 7.409  ; Rise       ; clock           ;
;  port_out_02[5] ; clock      ; 5.851  ; 5.840  ; Rise       ; clock           ;
;  port_out_02[6] ; clock      ; 8.347  ; 8.393  ; Rise       ; clock           ;
;  port_out_02[7] ; clock      ; 6.093  ; 6.066  ; Rise       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 6.553 ; 6.624 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 6.553 ; 6.635 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 6.604 ; 6.624 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 6.799 ; 6.784 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 7.007 ; 6.989 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 7.252 ; 7.208 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 7.468 ; 7.418 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 6.775 ; 6.760 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 7.769 ; 7.744 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 5.406 ; 5.399 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 7.066 ; 7.147 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 6.751 ; 6.855 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.732 ; 5.719 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.704 ; 5.688 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 5.406 ; 5.399 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.976 ; 5.937 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.761 ; 5.745 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 5.808 ; 5.777 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 5.612 ; 5.592 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.626 ; 5.619 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.612 ; 5.592 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.700 ; 5.678 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 8.175 ; 8.248 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 6.169 ; 6.124 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.688 ; 5.676 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 6.716 ; 6.815 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.652 ; 5.652 ; Rise       ; clock           ;
; port_out_02[*]  ; clock      ; 5.711 ; 5.697 ; Rise       ; clock           ;
;  port_out_02[0] ; clock      ; 5.727 ; 5.720 ; Rise       ; clock           ;
;  port_out_02[1] ; clock      ; 5.943 ; 5.904 ; Rise       ; clock           ;
;  port_out_02[2] ; clock      ; 5.741 ; 5.726 ; Rise       ; clock           ;
;  port_out_02[3] ; clock      ; 5.711 ; 5.697 ; Rise       ; clock           ;
;  port_out_02[4] ; clock      ; 7.338 ; 7.221 ; Rise       ; clock           ;
;  port_out_02[5] ; clock      ; 5.727 ; 5.715 ; Rise       ; clock           ;
;  port_out_02[6] ; clock      ; 8.176 ; 8.224 ; Rise       ; clock           ;
;  port_out_02[7] ; clock      ; 5.959 ; 5.932 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 14.540 ; 14.498 ; 14.958 ; 14.997 ;
; address[0]    ; data_out[1] ; 14.590 ; 14.493 ; 15.007 ; 14.991 ;
; address[0]    ; data_out[2] ; 14.493 ; 14.360 ; 15.005 ; 14.848 ;
; address[0]    ; data_out[3] ; 14.813 ; 14.679 ; 15.312 ; 15.198 ;
; address[0]    ; data_out[4] ; 12.783 ; 12.656 ; 13.291 ; 13.254 ;
; address[0]    ; data_out[5] ; 13.235 ; 13.163 ; 13.745 ; 13.763 ;
; address[0]    ; data_out[6] ; 14.107 ; 13.989 ; 14.648 ; 14.603 ;
; address[0]    ; data_out[7] ; 15.569 ; 15.589 ; 16.059 ; 16.152 ;
; address[1]    ; data_out[0] ; 14.775 ; 14.733 ; 15.088 ; 15.127 ;
; address[1]    ; data_out[1] ; 14.825 ; 14.728 ; 15.137 ; 15.121 ;
; address[1]    ; data_out[2] ; 14.728 ; 14.595 ; 15.135 ; 14.978 ;
; address[1]    ; data_out[3] ; 15.048 ; 14.914 ; 15.442 ; 15.328 ;
; address[1]    ; data_out[4] ; 13.018 ; 12.891 ; 13.421 ; 13.384 ;
; address[1]    ; data_out[5] ; 13.470 ; 13.398 ; 13.875 ; 13.893 ;
; address[1]    ; data_out[6] ; 14.342 ; 14.224 ; 14.778 ; 14.733 ;
; address[1]    ; data_out[7] ; 15.804 ; 15.824 ; 16.189 ; 16.282 ;
; address[2]    ; data_out[0] ; 17.758 ; 17.716 ; 18.294 ; 18.333 ;
; address[2]    ; data_out[1] ; 17.808 ; 17.711 ; 18.343 ; 18.327 ;
; address[2]    ; data_out[2] ; 17.711 ; 17.578 ; 18.341 ; 18.184 ;
; address[2]    ; data_out[3] ; 18.031 ; 17.897 ; 18.648 ; 18.534 ;
; address[2]    ; data_out[4] ; 16.001 ; 15.874 ; 16.627 ; 16.590 ;
; address[2]    ; data_out[5] ; 16.453 ; 16.381 ; 17.081 ; 17.099 ;
; address[2]    ; data_out[6] ; 17.325 ; 17.207 ; 17.984 ; 17.939 ;
; address[2]    ; data_out[7] ; 18.787 ; 18.807 ; 19.395 ; 19.488 ;
; address[3]    ; data_out[0] ; 16.638 ; 16.596 ; 17.143 ; 17.182 ;
; address[3]    ; data_out[1] ; 16.688 ; 16.591 ; 17.192 ; 17.176 ;
; address[3]    ; data_out[2] ; 16.591 ; 16.458 ; 17.190 ; 17.033 ;
; address[3]    ; data_out[3] ; 16.911 ; 16.777 ; 17.497 ; 17.383 ;
; address[3]    ; data_out[4] ; 14.881 ; 14.754 ; 15.476 ; 15.439 ;
; address[3]    ; data_out[5] ; 15.333 ; 15.261 ; 15.930 ; 15.948 ;
; address[3]    ; data_out[6] ; 16.205 ; 16.087 ; 16.833 ; 16.788 ;
; address[3]    ; data_out[7] ; 17.667 ; 17.687 ; 18.244 ; 18.337 ;
; address[4]    ; data_out[0] ; 14.760 ; 14.799 ; 15.216 ; 15.174 ;
; address[4]    ; data_out[1] ; 14.809 ; 14.793 ; 15.266 ; 15.169 ;
; address[4]    ; data_out[2] ; 14.807 ; 14.650 ; 15.169 ; 15.036 ;
; address[4]    ; data_out[3] ; 15.114 ; 15.000 ; 15.489 ; 15.355 ;
; address[4]    ; data_out[4] ; 13.093 ; 13.056 ; 13.459 ; 13.332 ;
; address[4]    ; data_out[5] ; 13.547 ; 13.565 ; 13.911 ; 13.839 ;
; address[4]    ; data_out[6] ; 14.450 ; 14.405 ; 14.783 ; 14.665 ;
; address[4]    ; data_out[7] ; 15.861 ; 15.954 ; 16.245 ; 16.265 ;
; address[5]    ; data_out[0] ; 15.409 ; 15.448 ; 15.776 ; 15.734 ;
; address[5]    ; data_out[1] ; 15.458 ; 15.442 ; 15.826 ; 15.729 ;
; address[5]    ; data_out[2] ; 15.456 ; 15.299 ; 15.729 ; 15.596 ;
; address[5]    ; data_out[3] ; 15.763 ; 15.649 ; 16.049 ; 15.915 ;
; address[5]    ; data_out[4] ; 13.742 ; 13.705 ; 14.019 ; 13.892 ;
; address[5]    ; data_out[5] ; 14.196 ; 14.214 ; 14.471 ; 14.399 ;
; address[5]    ; data_out[6] ; 15.099 ; 15.054 ; 15.343 ; 15.225 ;
; address[5]    ; data_out[7] ; 16.510 ; 16.603 ; 16.805 ; 16.825 ;
; address[6]    ; data_out[0] ; 15.935 ; 15.974 ; 16.348 ; 16.306 ;
; address[6]    ; data_out[1] ; 15.984 ; 15.968 ; 16.398 ; 16.301 ;
; address[6]    ; data_out[2] ; 15.982 ; 15.825 ; 16.301 ; 16.168 ;
; address[6]    ; data_out[3] ; 16.289 ; 16.175 ; 16.621 ; 16.487 ;
; address[6]    ; data_out[4] ; 14.268 ; 14.231 ; 14.591 ; 14.464 ;
; address[6]    ; data_out[5] ; 14.722 ; 14.740 ; 15.043 ; 14.971 ;
; address[6]    ; data_out[6] ; 15.625 ; 15.580 ; 15.915 ; 15.797 ;
; address[6]    ; data_out[7] ; 17.036 ; 17.129 ; 17.377 ; 17.397 ;
; address[7]    ; data_out[0] ; 15.245 ; 15.284 ; 15.584 ; 15.542 ;
; address[7]    ; data_out[1] ; 15.294 ; 15.278 ; 15.634 ; 15.537 ;
; address[7]    ; data_out[2] ; 15.292 ; 15.135 ; 15.537 ; 15.404 ;
; address[7]    ; data_out[3] ; 15.599 ; 15.485 ; 15.857 ; 15.723 ;
; address[7]    ; data_out[4] ; 13.578 ; 13.541 ; 13.827 ; 13.700 ;
; address[7]    ; data_out[5] ; 14.032 ; 14.050 ; 14.279 ; 14.207 ;
; address[7]    ; data_out[6] ; 14.935 ; 14.890 ; 15.151 ; 15.033 ;
; address[7]    ; data_out[7] ; 16.346 ; 16.439 ; 16.613 ; 16.633 ;
; port_in_00[0] ; data_out[0] ; 9.984  ; 9.964  ; 10.270 ; 10.241 ;
; port_in_00[1] ; data_out[1] ; 10.130 ; 10.055 ; 10.449 ; 10.365 ;
; port_in_00[2] ; data_out[2] ; 10.078 ; 9.890  ; 10.421 ; 10.288 ;
; port_in_00[3] ; data_out[3] ; 10.243 ; 10.093 ; 10.576 ; 10.466 ;
; port_in_00[4] ; data_out[4] ; 8.847  ; 8.744  ; 9.260  ; 9.148  ;
; port_in_00[5] ; data_out[5] ; 6.885  ; 6.837  ; 7.014  ; 6.957  ;
; port_in_00[6] ; data_out[6] ; 9.498  ; 9.390  ; 9.860  ; 9.743  ;
; port_in_00[7] ; data_out[7] ; 9.102  ; 9.132  ; 9.471  ; 9.492  ;
; port_in_01[0] ; data_out[0] ; 8.137  ;        ;        ; 8.534  ;
; port_in_01[1] ; data_out[1] ; 8.795  ;        ;        ; 9.115  ;
; port_in_01[2] ; data_out[2] ; 9.831  ;        ;        ; 10.065 ;
; port_in_01[3] ; data_out[3] ; 9.694  ;        ;        ; 9.888  ;
; port_in_01[4] ; data_out[4] ; 8.031  ;        ;        ; 8.309  ;
; port_in_01[5] ; data_out[5] ; 8.829  ;        ;        ; 9.220  ;
; port_in_01[6] ; data_out[6] ; 9.349  ;        ;        ; 9.620  ;
; port_in_01[7] ; data_out[7] ; 8.891  ;        ;        ; 9.288  ;
; port_in_02[0] ; data_out[0] ; 8.464  ;        ;        ; 8.818  ;
; port_in_02[1] ; data_out[1] ; 8.210  ;        ;        ; 8.471  ;
; port_in_02[2] ; data_out[2] ; 9.162  ;        ;        ; 9.332  ;
; port_in_02[3] ; data_out[3] ; 10.030 ;        ;        ; 10.266 ;
; port_in_02[4] ; data_out[4] ; 8.280  ;        ;        ; 8.578  ;
; port_in_02[5] ; data_out[5] ; 8.071  ;        ;        ; 8.391  ;
; port_in_02[6] ; data_out[6] ; 7.531  ;        ;        ; 7.584  ;
; port_in_02[7] ; data_out[7] ; 9.010  ;        ;        ; 9.444  ;
+---------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 13.027 ; 13.000 ; 13.472 ; 13.443 ;
; address[0]    ; data_out[1] ; 12.925 ; 12.843 ; 13.444 ; 13.362 ;
; address[0]    ; data_out[2] ; 12.876 ; 12.682 ; 13.328 ; 13.199 ;
; address[0]    ; data_out[3] ; 13.393 ; 13.231 ; 13.810 ; 13.740 ;
; address[0]    ; data_out[4] ; 11.490 ; 11.424 ; 11.992 ; 11.877 ;
; address[0]    ; data_out[5] ; 11.924 ; 11.911 ; 12.425 ; 12.363 ;
; address[0]    ; data_out[6] ; 12.766 ; 12.725 ; 13.266 ; 13.154 ;
; address[0]    ; data_out[7] ; 12.142 ; 12.154 ; 12.593 ; 12.597 ;
; address[1]    ; data_out[0] ; 12.239 ; 12.210 ; 12.651 ; 12.624 ;
; address[1]    ; data_out[1] ; 12.211 ; 12.129 ; 12.549 ; 12.467 ;
; address[1]    ; data_out[2] ; 12.448 ; 12.321 ; 12.818 ; 12.656 ;
; address[1]    ; data_out[3] ; 12.836 ; 12.693 ; 13.203 ; 13.067 ;
; address[1]    ; data_out[4] ; 10.983 ; 10.874 ; 11.318 ; 11.217 ;
; address[1]    ; data_out[5] ; 11.292 ; 11.244 ; 11.662 ; 11.607 ;
; address[1]    ; data_out[6] ; 12.258 ; 12.144 ; 12.593 ; 12.487 ;
; address[1]    ; data_out[7] ; 11.360 ; 11.364 ; 11.766 ; 11.778 ;
; address[2]    ; data_out[0] ; 15.959 ; 15.930 ; 16.374 ; 16.347 ;
; address[2]    ; data_out[1] ; 15.931 ; 15.849 ; 16.272 ; 16.190 ;
; address[2]    ; data_out[2] ; 15.950 ; 15.756 ; 16.501 ; 16.372 ;
; address[2]    ; data_out[3] ; 16.467 ; 16.305 ; 16.926 ; 16.790 ;
; address[2]    ; data_out[4] ; 14.564 ; 14.498 ; 15.041 ; 14.940 ;
; address[2]    ; data_out[5] ; 14.998 ; 14.964 ; 15.385 ; 15.330 ;
; address[2]    ; data_out[6] ; 15.840 ; 15.799 ; 16.316 ; 16.210 ;
; address[2]    ; data_out[7] ; 15.080 ; 15.084 ; 15.489 ; 15.501 ;
; address[3]    ; data_out[0] ; 14.880 ; 14.851 ; 15.269 ; 15.242 ;
; address[3]    ; data_out[1] ; 14.852 ; 14.770 ; 15.167 ; 15.085 ;
; address[3]    ; data_out[2] ; 14.871 ; 14.677 ; 15.396 ; 15.267 ;
; address[3]    ; data_out[3] ; 15.388 ; 15.226 ; 15.821 ; 15.685 ;
; address[3]    ; data_out[4] ; 13.485 ; 13.419 ; 13.936 ; 13.835 ;
; address[3]    ; data_out[5] ; 13.919 ; 13.885 ; 14.280 ; 14.225 ;
; address[3]    ; data_out[6] ; 14.761 ; 14.720 ; 15.211 ; 15.105 ;
; address[3]    ; data_out[7] ; 14.001 ; 14.005 ; 14.384 ; 14.396 ;
; address[4]    ; data_out[0] ; 12.493 ; 12.466 ; 12.873 ; 12.844 ;
; address[4]    ; data_out[1] ; 12.391 ; 12.309 ; 12.845 ; 12.763 ;
; address[4]    ; data_out[2] ; 12.660 ; 12.498 ; 13.082 ; 12.955 ;
; address[4]    ; data_out[3] ; 13.045 ; 12.909 ; 13.470 ; 13.327 ;
; address[4]    ; data_out[4] ; 11.160 ; 11.059 ; 11.617 ; 11.508 ;
; address[4]    ; data_out[5] ; 11.504 ; 11.449 ; 11.926 ; 11.878 ;
; address[4]    ; data_out[6] ; 12.435 ; 12.329 ; 12.892 ; 12.778 ;
; address[4]    ; data_out[7] ; 11.608 ; 11.620 ; 11.994 ; 11.998 ;
; address[5]    ; data_out[0] ; 11.220 ; 11.191 ; 11.596 ; 11.567 ;
; address[5]    ; data_out[1] ; 11.278 ; 11.196 ; 11.656 ; 11.574 ;
; address[5]    ; data_out[2] ; 11.606 ; 11.477 ; 12.045 ; 11.851 ;
; address[5]    ; data_out[3] ; 12.088 ; 12.018 ; 12.555 ; 12.400 ;
; address[5]    ; data_out[4] ; 9.958  ; 9.849  ; 10.337 ; 10.228 ;
; address[5]    ; data_out[5] ; 10.392 ; 10.338 ; 10.772 ; 10.716 ;
; address[5]    ; data_out[6] ; 11.235 ; 11.123 ; 11.616 ; 11.502 ;
; address[5]    ; data_out[7] ; 11.150 ; 11.157 ; 11.508 ; 11.520 ;
; address[6]    ; data_out[0] ; 11.663 ; 11.634 ; 12.049 ; 12.020 ;
; address[6]    ; data_out[1] ; 11.721 ; 11.639 ; 12.109 ; 12.027 ;
; address[6]    ; data_out[2] ; 12.049 ; 11.920 ; 12.498 ; 12.304 ;
; address[6]    ; data_out[3] ; 12.531 ; 12.461 ; 13.008 ; 12.853 ;
; address[6]    ; data_out[4] ; 10.401 ; 10.292 ; 10.790 ; 10.681 ;
; address[6]    ; data_out[5] ; 10.835 ; 10.781 ; 11.225 ; 11.169 ;
; address[6]    ; data_out[6] ; 11.678 ; 11.566 ; 12.069 ; 11.955 ;
; address[6]    ; data_out[7] ; 11.593 ; 11.600 ; 11.961 ; 11.973 ;
; address[7]    ; data_out[0] ; 8.487  ; 8.472  ; 8.860  ; 8.881  ;
; address[7]    ; data_out[1] ; 8.536  ; 8.468  ; 8.911  ; 8.879  ;
; address[7]    ; data_out[2] ; 8.519  ; 8.445  ; 8.891  ; 8.853  ;
; address[7]    ; data_out[3] ; 8.944  ; 8.829  ; 9.317  ; 9.238  ;
; address[7]    ; data_out[4] ; 7.666  ; 7.644  ; 8.124  ; 7.988  ;
; address[7]    ; data_out[5] ; 8.020  ; 7.941  ; 8.393  ; 8.355  ;
; address[7]    ; data_out[6] ; 9.205  ; 9.227  ; 9.583  ; 9.438  ;
; address[7]    ; data_out[7] ; 9.036  ; 9.024  ; 9.437  ; 9.460  ;
; port_in_00[0] ; data_out[0] ; 9.694  ; 9.673  ; 9.974  ; 9.945  ;
; port_in_00[1] ; data_out[1] ; 9.819  ; 9.745  ; 10.127 ; 10.045 ;
; port_in_00[2] ; data_out[2] ; 9.675  ; 9.550  ; 10.053 ; 9.847  ;
; port_in_00[3] ; data_out[3] ; 9.941  ; 9.798  ; 10.269 ; 10.161 ;
; port_in_00[4] ; data_out[4] ; 8.588  ; 8.487  ; 8.971  ; 8.862  ;
; port_in_00[5] ; data_out[5] ; 6.709  ; 6.661  ; 6.836  ; 6.780  ;
; port_in_00[6] ; data_out[6] ; 9.211  ; 9.105  ; 9.546  ; 9.432  ;
; port_in_00[7] ; data_out[7] ; 8.788  ; 8.800  ; 9.148  ; 9.152  ;
; port_in_01[0] ; data_out[0] ; 7.918  ;        ;        ; 8.305  ;
; port_in_01[1] ; data_out[1] ; 8.557  ;        ;        ; 8.864  ;
; port_in_01[2] ; data_out[2] ; 9.550  ;        ;        ; 9.779  ;
; port_in_01[3] ; data_out[3] ; 9.416  ;        ;        ; 9.607  ;
; port_in_01[4] ; data_out[4] ; 7.815  ;        ;        ; 8.084  ;
; port_in_01[5] ; data_out[5] ; 8.581  ;        ;        ; 8.958  ;
; port_in_01[6] ; data_out[6] ; 9.084  ;        ;        ; 9.348  ;
; port_in_01[7] ; data_out[7] ; 8.585  ;        ;        ; 8.956  ;
; port_in_02[0] ; data_out[0] ; 8.234  ;        ;        ; 8.579  ;
; port_in_02[1] ; data_out[1] ; 7.997  ;        ;        ; 8.247  ;
; port_in_02[2] ; data_out[2] ; 8.907  ;        ;        ; 9.076  ;
; port_in_02[3] ; data_out[3] ; 9.680  ;        ;        ; 9.904  ;
; port_in_02[4] ; data_out[4] ; 8.058  ;        ;        ; 8.349  ;
; port_in_02[5] ; data_out[5] ; 7.855  ;        ;        ; 8.168  ;
; port_in_02[6] ; data_out[6] ; 7.335  ;        ;        ; 7.370  ;
; port_in_02[7] ; data_out[7] ; 8.686  ;        ;        ; 9.075  ;
+---------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 174.03 MHz ; 174.03 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -4.746 ; -36.258           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 1.406 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -2686.080                       ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                  ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -4.746 ; rw_96x8_sync:U2|RW~1170 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.290      ; 6.035      ;
; -4.742 ; rw_96x8_sync:U2|RW~1890 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.304      ; 6.045      ;
; -4.689 ; rw_96x8_sync:U2|RW~2020 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.312      ; 6.000      ;
; -4.623 ; rw_96x8_sync:U2|RW~1467 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.326      ; 5.948      ;
; -4.599 ; rw_96x8_sync:U2|RW~571  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.343      ; 5.941      ;
; -4.594 ; rw_96x8_sync:U2|RW~980  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.318      ; 5.911      ;
; -4.590 ; rw_96x8_sync:U2|RW~1578 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.883      ;
; -4.587 ; rw_96x8_sync:U2|RW~508  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.318      ; 5.904      ;
; -4.564 ; rw_96x8_sync:U2|RW~1380 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.305      ; 5.868      ;
; -4.560 ; rw_96x8_sync:U2|RW~1994 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.290      ; 5.849      ;
; -4.555 ; rw_96x8_sync:U2|RW~1124 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.305      ; 5.859      ;
; -4.539 ; rw_96x8_sync:U2|RW~644  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.308      ; 5.846      ;
; -4.536 ; rw_96x8_sync:U2|RW~1482 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.283      ; 5.818      ;
; -4.525 ; rw_96x8_sync:U2|RW~1322 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.282      ; 5.806      ;
; -4.500 ; rw_96x8_sync:U2|RW~833  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.305      ; 5.804      ;
; -4.490 ; rw_96x8_sync:U2|RW~817  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.305      ; 5.794      ;
; -4.474 ; rw_96x8_sync:U2|RW~1656 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.305      ; 5.778      ;
; -4.471 ; rw_96x8_sync:U2|RW~1139 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.335      ; 5.805      ;
; -4.455 ; rw_96x8_sync:U2|RW~1660 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.304      ; 5.758      ;
; -4.449 ; rw_96x8_sync:U2|RW~230  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.320      ; 5.768      ;
; -4.440 ; rw_96x8_sync:U2|RW~1391 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.315      ; 5.754      ;
; -4.435 ; rw_96x8_sync:U2|RW~804  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.309      ; 5.743      ;
; -4.412 ; rw_96x8_sync:U2|RW~1132 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.305      ; 5.716      ;
; -4.398 ; rw_96x8_sync:U2|RW~164  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.318      ; 5.715      ;
; -4.386 ; rw_96x8_sync:U2|RW~1490 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.680      ;
; -4.381 ; rw_96x8_sync:U2|RW~755  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.340      ; 5.720      ;
; -4.378 ; rw_96x8_sync:U2|RW~1580 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.307      ; 5.684      ;
; -4.375 ; rw_96x8_sync:U2|RW~1508 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.308      ; 5.682      ;
; -4.374 ; rw_96x8_sync:U2|RW~1241 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.666      ;
; -4.366 ; rw_96x8_sync:U2|RW~1363 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.321      ; 5.686      ;
; -4.363 ; rw_96x8_sync:U2|RW~185  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.308      ; 5.670      ;
; -4.341 ; rw_96x8_sync:U2|RW~1313 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.304      ; 5.644      ;
; -4.340 ; rw_96x8_sync:U2|RW~1081 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.637      ;
; -4.337 ; rw_96x8_sync:U2|RW~509  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.317      ; 5.653      ;
; -4.336 ; rw_96x8_sync:U2|RW~592  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.311      ; 5.646      ;
; -4.333 ; rw_96x8_sync:U2|RW~1021 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.317      ; 5.649      ;
; -4.332 ; rw_96x8_sync:U2|RW~1984 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.309      ; 5.640      ;
; -4.332 ; rw_96x8_sync:U2|RW~361  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.316      ; 5.647      ;
; -4.325 ; rw_96x8_sync:U2|RW~41   ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.307      ; 5.631      ;
; -4.324 ; rw_96x8_sync:U2|RW~1362 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.279      ; 5.602      ;
; -4.323 ; rw_96x8_sync:U2|RW~209  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.615      ;
; -4.321 ; rw_96x8_sync:U2|RW~1374 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.306      ; 5.626      ;
; -4.320 ; rw_96x8_sync:U2|RW~1562 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.304      ; 5.623      ;
; -4.311 ; rw_96x8_sync:U2|RW~1812 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.612      ;
; -4.306 ; rw_96x8_sync:U2|RW~479  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.318      ; 5.623      ;
; -4.302 ; rw_96x8_sync:U2|RW~684  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.603      ;
; -4.302 ; rw_96x8_sync:U2|RW~1300 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.603      ;
; -4.297 ; rw_96x8_sync:U2|RW~1390 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.317      ; 5.613      ;
; -4.295 ; rw_96x8_sync:U2|RW~1471 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.299      ; 5.593      ;
; -4.294 ; rw_96x8_sync:U2|RW~1366 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.306      ; 5.599      ;
; -4.293 ; rw_96x8_sync:U2|RW~201  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.313      ; 5.605      ;
; -4.292 ; rw_96x8_sync:U2|RW~1826 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.290      ; 5.581      ;
; -4.290 ; rw_96x8_sync:U2|RW~772  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.311      ; 5.600      ;
; -4.289 ; rw_96x8_sync:U2|RW~1064 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.311      ; 5.599      ;
; -4.288 ; rw_96x8_sync:U2|RW~877  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.311      ; 5.598      ;
; -4.288 ; rw_96x8_sync:U2|RW~1208 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.576      ;
; -4.284 ; rw_96x8_sync:U2|RW~217  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.309      ; 5.592      ;
; -4.283 ; rw_96x8_sync:U2|RW~962  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.270      ; 5.552      ;
; -4.281 ; rw_96x8_sync:U2|RW~1154 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.565      ;
; -4.279 ; rw_96x8_sync:U2|RW~336  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.309      ; 5.587      ;
; -4.273 ; rw_96x8_sync:U2|RW~1171 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.332      ; 5.604      ;
; -4.273 ; rw_96x8_sync:U2|RW~260  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.317      ; 5.589      ;
; -4.272 ; rw_96x8_sync:U2|RW~244  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.555      ;
; -4.268 ; rw_96x8_sync:U2|RW~1122 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.552      ;
; -4.266 ; rw_96x8_sync:U2|RW~1711 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.313      ; 5.578      ;
; -4.262 ; rw_96x8_sync:U2|RW~172  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.312      ; 5.573      ;
; -4.260 ; rw_96x8_sync:U2|RW~1240 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.316      ; 5.575      ;
; -4.259 ; rw_96x8_sync:U2|RW~1650 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.280      ; 5.538      ;
; -4.259 ; rw_96x8_sync:U2|RW~1874 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.304      ; 5.562      ;
; -4.254 ; rw_96x8_sync:U2|RW~1395 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.332      ; 5.585      ;
; -4.252 ; rw_96x8_sync:U2|RW~1972 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.303      ; 5.554      ;
; -4.250 ; rw_96x8_sync:U2|RW~1810 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.304      ; 5.553      ;
; -4.247 ; rw_96x8_sync:U2|RW~457  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.299      ; 5.545      ;
; -4.247 ; rw_96x8_sync:U2|RW~940  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.310      ; 5.556      ;
; -4.245 ; rw_96x8_sync:U2|RW~410  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.538      ;
; -4.240 ; rw_96x8_sync:U2|RW~1378 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.282      ; 5.521      ;
; -4.236 ; rw_96x8_sync:U2|RW~1393 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.529      ;
; -4.233 ; rw_96x8_sync:U2|RW~1160 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.310      ; 5.542      ;
; -4.231 ; rw_96x8_sync:U2|RW~1199 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.303      ; 5.533      ;
; -4.231 ; rw_96x8_sync:U2|RW~788  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.310      ; 5.540      ;
; -4.227 ; rw_96x8_sync:U2|RW~631  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.310      ; 5.536      ;
; -4.224 ; rw_96x8_sync:U2|RW~463  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.299      ; 5.522      ;
; -4.222 ; rw_96x8_sync:U2|RW~841  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.516      ;
; -4.219 ; rw_96x8_sync:U2|RW~330  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.502      ;
; -4.215 ; rw_96x8_sync:U2|RW~1361 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.508      ;
; -4.212 ; rw_96x8_sync:U2|RW~635  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.341      ; 5.552      ;
; -4.210 ; rw_96x8_sync:U2|RW~114  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.504      ;
; -4.210 ; rw_96x8_sync:U2|RW~1246 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.504      ;
; -4.208 ; rw_96x8_sync:U2|RW~1382 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.309      ; 5.516      ;
; -4.208 ; rw_96x8_sync:U2|RW~569  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.316      ; 5.523      ;
; -4.204 ; rw_96x8_sync:U2|RW~1319 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.304      ; 5.507      ;
; -4.203 ; rw_96x8_sync:U2|RW~234  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.502      ;
; -4.202 ; rw_96x8_sync:U2|RW~1492 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.308      ; 5.509      ;
; -4.201 ; rw_96x8_sync:U2|RW~320  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.307      ; 5.507      ;
; -4.200 ; rw_96x8_sync:U2|RW~848  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.305      ; 5.504      ;
; -4.200 ; rw_96x8_sync:U2|RW~1318 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.306      ; 5.505      ;
; -4.199 ; rw_96x8_sync:U2|RW~354  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.496      ;
; -4.199 ; rw_96x8_sync:U2|RW~537  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.316      ; 5.514      ;
; -4.198 ; rw_96x8_sync:U2|RW~1506 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.492      ;
; -4.198 ; rw_96x8_sync:U2|RW~922  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.492      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                  ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 1.406 ; rw_96x8_sync:U2|RW~587  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.482      ; 2.059      ;
; 1.669 ; rw_96x8_sync:U2|RW~1035 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.481      ; 2.321      ;
; 1.807 ; rw_96x8_sync:U2|RW~1729 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.470      ; 2.448      ;
; 1.888 ; rw_96x8_sync:U2|RW~1985 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.447      ; 2.506      ;
; 1.971 ; rw_96x8_sync:U2|RW~1993 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.458      ; 2.600      ;
; 1.971 ; rw_96x8_sync:U2|RW~715  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.481      ; 2.623      ;
; 1.979 ; rw_96x8_sync:U2|RW~523  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.486      ; 2.636      ;
; 2.027 ; rw_96x8_sync:U2|RW~1444 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.476      ; 2.674      ;
; 2.032 ; rw_96x8_sync:U2|RW~1072 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.456      ; 2.659      ;
; 2.044 ; rw_96x8_sync:U2|RW~1705 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.456      ; 2.671      ;
; 2.060 ; rw_96x8_sync:U2|RW~1601 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.470      ; 2.701      ;
; 2.061 ; rw_96x8_sync:U2|RW~1020 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.461      ; 2.693      ;
; 2.065 ; rw_96x8_sync:U2|RW~427  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.485      ; 2.721      ;
; 2.071 ; rw_96x8_sync:U2|RW~2062 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.454      ; 2.696      ;
; 2.073 ; rw_96x8_sync:U2|RW~1384 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.451      ; 2.695      ;
; 2.093 ; rw_96x8_sync:U2|RW~2047 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.089      ; 2.353      ;
; 2.097 ; rw_96x8_sync:U2|RW~1765 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.464      ; 2.732      ;
; 2.104 ; rw_96x8_sync:U2|RW~899  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.475      ; 2.750      ;
; 2.127 ; rw_96x8_sync:U2|RW~1517 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.466      ; 2.764      ;
; 2.137 ; rw_96x8_sync:U2|RW~769  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.456      ; 2.764      ;
; 2.149 ; rw_96x8_sync:U2|RW~1470 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.454      ; 2.774      ;
; 2.153 ; rw_96x8_sync:U2|RW~1614 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.457      ; 2.781      ;
; 2.153 ; rw_96x8_sync:U2|RW~570  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.444      ; 2.768      ;
; 2.166 ; rw_96x8_sync:U2|RW~1520 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.459      ; 2.796      ;
; 2.173 ; rw_96x8_sync:U2|RW~462  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.454      ; 2.798      ;
; 2.183 ; rw_96x8_sync:U2|RW~987  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.488      ; 2.842      ;
; 2.183 ; rw_96x8_sync:U2|RW~562  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.421      ; 2.775      ;
; 2.192 ; rw_96x8_sync:U2|RW~1732 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.477      ; 2.840      ;
; 2.205 ; rw_96x8_sync:U2|RW~753  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.456      ; 2.832      ;
; 2.207 ; rw_96x8_sync:U2|RW~698  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.442      ; 2.820      ;
; 2.209 ; rw_96x8_sync:U2|RW~1456 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.454      ; 2.834      ;
; 2.211 ; rw_96x8_sync:U2|RW~1222 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.460      ; 2.842      ;
; 2.211 ; rw_96x8_sync:U2|RW~738  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.446      ; 2.828      ;
; 2.213 ; rw_96x8_sync:U2|RW~395  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.480      ; 2.864      ;
; 2.226 ; rw_96x8_sync:U2|RW~2054 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.458      ; 2.855      ;
; 2.229 ; rw_96x8_sync:U2|RW~1503 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.459      ; 2.859      ;
; 2.231 ; rw_96x8_sync:U2|RW~1465 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.453      ; 2.855      ;
; 2.231 ; rw_96x8_sync:U2|RW~1069 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.463      ; 2.865      ;
; 2.241 ; rw_96x8_sync:U2|RW~1806 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.462      ; 2.874      ;
; 2.245 ; rw_96x8_sync:U2|RW~1669 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.470      ; 2.886      ;
; 2.247 ; rw_96x8_sync:U2|RW~775  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.456      ; 2.874      ;
; 2.249 ; rw_96x8_sync:U2|RW~1804 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.458      ; 2.878      ;
; 2.250 ; rw_96x8_sync:U2|RW~1305 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.463      ; 2.884      ;
; 2.254 ; rw_96x8_sync:U2|RW~1693 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.461      ; 2.886      ;
; 2.260 ; rw_96x8_sync:U2|RW~1056 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.457      ; 2.888      ;
; 2.262 ; rw_96x8_sync:U2|RW~771  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.457      ; 2.890      ;
; 2.271 ; rw_96x8_sync:U2|RW~1707 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.483      ; 2.925      ;
; 2.275 ; rw_96x8_sync:U2|RW~1774 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.459      ; 2.905      ;
; 2.277 ; rw_96x8_sync:U2|RW~1165 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.466      ; 2.914      ;
; 2.278 ; rw_96x8_sync:U2|RW~1646 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.453      ; 2.902      ;
; 2.279 ; rw_96x8_sync:U2|RW~2012 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.453      ; 2.903      ;
; 2.280 ; rw_96x8_sync:U2|RW~1198 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.457      ; 2.908      ;
; 2.287 ; rw_96x8_sync:U2|RW~1247 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.459      ; 2.917      ;
; 2.291 ; rw_96x8_sync:U2|RW~515  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.468      ; 2.930      ;
; 2.296 ; rw_96x8_sync:U2|RW~334  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.454      ; 2.921      ;
; 2.307 ; rw_96x8_sync:U2|RW~758  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.467      ; 2.945      ;
; 2.311 ; rw_96x8_sync:U2|RW~1677 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.477      ; 2.959      ;
; 2.314 ; rw_96x8_sync:U2|RW~690  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.421      ; 2.906      ;
; 2.315 ; rw_96x8_sync:U2|RW~2009 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.082      ; 2.568      ;
; 2.315 ; rw_96x8_sync:U2|RW~1991 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.447      ; 2.933      ;
; 2.316 ; rw_96x8_sync:U2|RW~1409 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.454      ; 2.941      ;
; 2.323 ; rw_96x8_sync:U2|RW~124  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.462      ; 2.956      ;
; 2.323 ; rw_96x8_sync:U2|RW~1498 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.443      ; 2.937      ;
; 2.324 ; rw_96x8_sync:U2|RW~1220 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.456      ; 2.951      ;
; 2.325 ; rw_96x8_sync:U2|RW~475  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.488      ; 2.984      ;
; 2.331 ; rw_96x8_sync:U2|RW~1134 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.461      ; 2.963      ;
; 2.341 ; rw_96x8_sync:U2|RW~634  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.451      ; 2.963      ;
; 2.346 ; rw_96x8_sync:U2|RW~560  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.463      ; 2.980      ;
; 2.347 ; rw_96x8_sync:U2|RW~2064 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.453      ; 2.971      ;
; 2.350 ; rw_96x8_sync:U2|RW~1955 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.485      ; 3.006      ;
; 2.353 ; rw_96x8_sync:U2|RW~995  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.483      ; 3.007      ;
; 2.353 ; rw_96x8_sync:U2|RW~391  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.453      ; 2.977      ;
; 2.356 ; rw_96x8_sync:U2|RW~1929 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.452      ; 2.979      ;
; 2.356 ; rw_96x8_sync:U2|RW~969  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.454      ; 2.981      ;
; 2.356 ; rw_96x8_sync:U2|RW~1550 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.117      ; 2.644      ;
; 2.356 ; rw_96x8_sync:U2|RW~1294 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.441      ; 2.968      ;
; 2.356 ; rw_96x8_sync:U2|RW~626  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.964      ;
; 2.360 ; rw_96x8_sync:U2|RW~759  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.456      ; 2.987      ;
; 2.361 ; rw_96x8_sync:U2|RW~1805 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.468      ; 3.000      ;
; 2.362 ; rw_96x8_sync:U2|RW~1733 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.477      ; 3.010      ;
; 2.363 ; rw_96x8_sync:U2|RW~1600 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.450      ; 2.984      ;
; 2.364 ; rw_96x8_sync:U2|RW~1031 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.463      ; 2.998      ;
; 2.366 ; rw_96x8_sync:U2|RW~1648 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.452      ; 2.989      ;
; 2.368 ; rw_96x8_sync:U2|RW~1794 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.419      ; 2.958      ;
; 2.369 ; rw_96x8_sync:U2|RW~2048 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.449      ; 2.989      ;
; 2.379 ; rw_96x8_sync:U2|RW~2042 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.433      ; 2.983      ;
; 2.381 ; rw_96x8_sync:U2|RW~799  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.453      ; 3.005      ;
; 2.383 ; rw_96x8_sync:U2|RW~1738 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.442      ; 2.996      ;
; 2.387 ; rw_96x8_sync:U2|RW~1328 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.451      ; 3.009      ;
; 2.387 ; rw_96x8_sync:U2|RW~1070 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.457      ; 3.015      ;
; 2.387 ; rw_96x8_sync:U2|RW~1377 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.451      ; 3.009      ;
; 2.388 ; rw_96x8_sync:U2|RW~1742 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.080      ; 2.639      ;
; 2.392 ; rw_96x8_sync:U2|RW~1949 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.461      ; 3.024      ;
; 2.392 ; rw_96x8_sync:U2|RW~863  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.449      ; 3.012      ;
; 2.394 ; rw_96x8_sync:U2|RW~1449 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.454      ; 3.019      ;
; 2.394 ; rw_96x8_sync:U2|RW~113  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.115      ; 2.680      ;
; 2.397 ; rw_96x8_sync:U2|RW~1741 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.465      ; 3.033      ;
; 2.398 ; rw_96x8_sync:U2|RW~1014 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.450      ; 3.019      ;
; 2.398 ; rw_96x8_sync:U2|RW~2055 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.447      ; 3.016      ;
; 2.399 ; rw_96x8_sync:U2|RW~2025 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.457      ; 3.027      ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_02[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_02[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_02[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_02[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_02[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_02[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_02[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_02[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~100         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1000        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1001        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1002        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1003        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1004        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1005        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1006        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1007        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1008        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1009        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~101         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1010        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1011        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1012        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1013        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1014        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1015        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1016        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1017        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1018        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1019        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~102         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1020        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1021        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1022        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1023        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1024        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1025        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1026        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1027        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1028        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1029        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~103         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1030        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1031        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1032        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1033        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1034        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1035        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1036        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1037        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1038        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1039        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~104         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1040        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1041        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1042        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1043        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1044        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1045        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1046        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1047        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1048        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1049        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~105         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1050        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1051        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1052        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1053        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1054        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1055        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1056        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1057        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1058        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1059        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~106         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 10.240 ; 10.451 ; Rise       ; clock           ;
;  address[0] ; clock      ; 9.403  ; 9.439  ; Rise       ; clock           ;
;  address[1] ; clock      ; 9.219  ; 9.166  ; Rise       ; clock           ;
;  address[2] ; clock      ; 10.070 ; 9.996  ; Rise       ; clock           ;
;  address[3] ; clock      ; 9.749  ; 9.834  ; Rise       ; clock           ;
;  address[4] ; clock      ; 9.792  ; 10.116 ; Rise       ; clock           ;
;  address[5] ; clock      ; 10.240 ; 10.451 ; Rise       ; clock           ;
;  address[6] ; clock      ; 9.986  ; 10.349 ; Rise       ; clock           ;
;  address[7] ; clock      ; 10.130 ; 10.073 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 4.880  ; 5.021  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 4.263  ; 4.560  ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 4.841  ; 4.989  ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 4.880  ; 5.021  ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 3.617  ; 3.892  ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 4.548  ; 4.730  ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 4.482  ; 4.816  ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 3.098  ; 3.358  ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 2.043  ; 2.272  ; Rise       ; clock           ;
; writen      ; clock      ; 9.037  ; 9.150  ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -1.350 ; -1.640 ; Rise       ; clock           ;
;  address[0] ; clock      ; -1.949 ; -2.270 ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.779 ; -2.076 ; Rise       ; clock           ;
;  address[2] ; clock      ; -1.350 ; -1.640 ; Rise       ; clock           ;
;  address[3] ; clock      ; -1.986 ; -2.253 ; Rise       ; clock           ;
;  address[4] ; clock      ; -1.931 ; -2.197 ; Rise       ; clock           ;
;  address[5] ; clock      ; -1.653 ; -1.921 ; Rise       ; clock           ;
;  address[6] ; clock      ; -1.993 ; -2.276 ; Rise       ; clock           ;
;  address[7] ; clock      ; -1.998 ; -2.274 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 0.704  ; 0.541  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -1.244 ; -1.501 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -1.275 ; -1.537 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -1.218 ; -1.474 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -1.223 ; -1.488 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -1.530 ; -1.795 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -1.260 ; -1.521 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 0.704  ; 0.541  ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 0.316  ; 0.112  ; Rise       ; clock           ;
; writen      ; clock      ; -3.006 ; -3.220 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; data_out[*]     ; clock      ; 10.758 ; 10.634 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 9.898  ; 9.816  ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 10.758 ; 10.634 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 10.032 ; 9.737  ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 9.964  ; 9.684  ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 8.477  ; 8.325  ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 8.632  ; 8.509  ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 9.626  ; 9.417  ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 9.401  ; 9.393  ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 6.934  ; 6.950  ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 6.934  ; 6.950  ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 6.617  ; 6.687  ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.585  ; 5.547  ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.564  ; 5.517  ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 5.275  ; 5.235  ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.826  ; 5.738  ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.611  ; 5.569  ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 5.666  ; 5.587  ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 8.011  ; 8.005  ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.489  ; 5.448  ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.475  ; 5.415  ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.563  ; 5.505  ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 8.011  ; 8.005  ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 6.028  ; 5.923  ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.545  ; 5.502  ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 6.581  ; 6.648  ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.515  ; 5.477  ; Rise       ; clock           ;
; port_out_02[*]  ; clock      ; 8.035  ; 7.971  ; Rise       ; clock           ;
;  port_out_02[0] ; clock      ; 5.578  ; 5.543  ; Rise       ; clock           ;
;  port_out_02[1] ; clock      ; 5.800  ; 5.718  ; Rise       ; clock           ;
;  port_out_02[2] ; clock      ; 5.596  ; 5.552  ; Rise       ; clock           ;
;  port_out_02[3] ; clock      ; 5.565  ; 5.525  ; Rise       ; clock           ;
;  port_out_02[4] ; clock      ; 7.183  ; 6.938  ; Rise       ; clock           ;
;  port_out_02[5] ; clock      ; 5.580  ; 5.544  ; Rise       ; clock           ;
;  port_out_02[6] ; clock      ; 8.035  ; 7.971  ; Rise       ; clock           ;
;  port_out_02[7] ; clock      ; 5.831  ; 5.729  ; Rise       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 6.232 ; 6.243 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 6.232 ; 6.243 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 6.284 ; 6.250 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 6.486 ; 6.371 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 6.673 ; 6.561 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 6.905 ; 6.777 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 7.120 ; 6.951 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 6.452 ; 6.338 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 7.369 ; 7.289 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 5.174 ; 5.135 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 6.821 ; 6.840 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 6.516 ; 6.587 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.473 ; 5.435 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.453 ; 5.406 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 5.174 ; 5.135 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.703 ; 5.618 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.498 ; 5.456 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 5.552 ; 5.476 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 5.365 ; 5.307 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.378 ; 5.339 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.365 ; 5.307 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.451 ; 5.394 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 7.855 ; 7.852 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 5.896 ; 5.795 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.434 ; 5.392 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 6.481 ; 6.549 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.404 ; 5.366 ; Rise       ; clock           ;
; port_out_02[*]  ; clock      ; 5.453 ; 5.414 ; Rise       ; clock           ;
;  port_out_02[0] ; clock      ; 5.465 ; 5.431 ; Rise       ; clock           ;
;  port_out_02[1] ; clock      ; 5.679 ; 5.599 ; Rise       ; clock           ;
;  port_out_02[2] ; clock      ; 5.482 ; 5.439 ; Rise       ; clock           ;
;  port_out_02[3] ; clock      ; 5.453 ; 5.414 ; Rise       ; clock           ;
;  port_out_02[4] ; clock      ; 7.006 ; 6.770 ; Rise       ; clock           ;
;  port_out_02[5] ; clock      ; 5.467 ; 5.432 ; Rise       ; clock           ;
;  port_out_02[6] ; clock      ; 7.877 ; 7.819 ; Rise       ; clock           ;
;  port_out_02[7] ; clock      ; 5.707 ; 5.609 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 13.542 ; 13.441 ; 13.705 ; 13.679 ;
; address[0]    ; data_out[1] ; 13.590 ; 13.452 ; 13.753 ; 13.690 ;
; address[0]    ; data_out[2] ; 13.480 ; 13.242 ; 13.819 ; 13.542 ;
; address[0]    ; data_out[3] ; 13.811 ; 13.531 ; 14.115 ; 13.864 ;
; address[0]    ; data_out[4] ; 11.893 ; 11.722 ; 12.197 ; 12.109 ;
; address[0]    ; data_out[5] ; 12.318 ; 12.176 ; 12.621 ; 12.562 ;
; address[0]    ; data_out[6] ; 13.131 ; 12.916 ; 13.468 ; 13.321 ;
; address[0]    ; data_out[7] ; 14.458 ; 14.449 ; 14.699 ; 14.758 ;
; address[1]    ; data_out[0] ; 13.778 ; 13.677 ; 13.862 ; 13.836 ;
; address[1]    ; data_out[1] ; 13.826 ; 13.688 ; 13.910 ; 13.847 ;
; address[1]    ; data_out[2] ; 13.716 ; 13.478 ; 13.976 ; 13.699 ;
; address[1]    ; data_out[3] ; 14.047 ; 13.767 ; 14.272 ; 14.021 ;
; address[1]    ; data_out[4] ; 12.129 ; 11.958 ; 12.354 ; 12.266 ;
; address[1]    ; data_out[5] ; 12.554 ; 12.412 ; 12.778 ; 12.719 ;
; address[1]    ; data_out[6] ; 13.367 ; 13.152 ; 13.625 ; 13.478 ;
; address[1]    ; data_out[7] ; 14.694 ; 14.685 ; 14.856 ; 14.915 ;
; address[2]    ; data_out[0] ; 16.452 ; 16.351 ; 16.852 ; 16.826 ;
; address[2]    ; data_out[1] ; 16.500 ; 16.362 ; 16.900 ; 16.837 ;
; address[2]    ; data_out[2] ; 16.390 ; 16.152 ; 16.966 ; 16.689 ;
; address[2]    ; data_out[3] ; 16.721 ; 16.441 ; 17.262 ; 17.011 ;
; address[2]    ; data_out[4] ; 14.803 ; 14.632 ; 15.344 ; 15.256 ;
; address[2]    ; data_out[5] ; 15.228 ; 15.086 ; 15.768 ; 15.709 ;
; address[2]    ; data_out[6] ; 16.041 ; 15.826 ; 16.615 ; 16.468 ;
; address[2]    ; data_out[7] ; 17.368 ; 17.359 ; 17.846 ; 17.905 ;
; address[3]    ; data_out[0] ; 15.387 ; 15.286 ; 15.807 ; 15.781 ;
; address[3]    ; data_out[1] ; 15.435 ; 15.297 ; 15.855 ; 15.792 ;
; address[3]    ; data_out[2] ; 15.325 ; 15.087 ; 15.921 ; 15.644 ;
; address[3]    ; data_out[3] ; 15.656 ; 15.376 ; 16.217 ; 15.966 ;
; address[3]    ; data_out[4] ; 13.738 ; 13.567 ; 14.299 ; 14.211 ;
; address[3]    ; data_out[5] ; 14.163 ; 14.021 ; 14.723 ; 14.664 ;
; address[3]    ; data_out[6] ; 14.976 ; 14.761 ; 15.570 ; 15.423 ;
; address[3]    ; data_out[7] ; 16.303 ; 16.294 ; 16.801 ; 16.860 ;
; address[4]    ; data_out[0] ; 13.637 ; 13.611 ; 14.072 ; 13.971 ;
; address[4]    ; data_out[1] ; 13.685 ; 13.622 ; 14.120 ; 13.982 ;
; address[4]    ; data_out[2] ; 13.751 ; 13.474 ; 14.010 ; 13.772 ;
; address[4]    ; data_out[3] ; 14.047 ; 13.796 ; 14.341 ; 14.061 ;
; address[4]    ; data_out[4] ; 12.129 ; 12.041 ; 12.423 ; 12.252 ;
; address[4]    ; data_out[5] ; 12.553 ; 12.494 ; 12.848 ; 12.706 ;
; address[4]    ; data_out[6] ; 13.400 ; 13.253 ; 13.661 ; 13.446 ;
; address[4]    ; data_out[7] ; 14.631 ; 14.690 ; 14.988 ; 14.979 ;
; address[5]    ; data_out[0] ; 14.271 ; 14.245 ; 14.572 ; 14.471 ;
; address[5]    ; data_out[1] ; 14.319 ; 14.256 ; 14.620 ; 14.482 ;
; address[5]    ; data_out[2] ; 14.385 ; 14.108 ; 14.510 ; 14.272 ;
; address[5]    ; data_out[3] ; 14.681 ; 14.430 ; 14.841 ; 14.561 ;
; address[5]    ; data_out[4] ; 12.763 ; 12.675 ; 12.923 ; 12.752 ;
; address[5]    ; data_out[5] ; 13.187 ; 13.128 ; 13.348 ; 13.206 ;
; address[5]    ; data_out[6] ; 14.034 ; 13.887 ; 14.161 ; 13.946 ;
; address[5]    ; data_out[7] ; 15.265 ; 15.324 ; 15.488 ; 15.479 ;
; address[6]    ; data_out[0] ; 14.777 ; 14.751 ; 15.068 ; 14.967 ;
; address[6]    ; data_out[1] ; 14.825 ; 14.762 ; 15.116 ; 14.978 ;
; address[6]    ; data_out[2] ; 14.891 ; 14.614 ; 15.006 ; 14.768 ;
; address[6]    ; data_out[3] ; 15.187 ; 14.936 ; 15.337 ; 15.057 ;
; address[6]    ; data_out[4] ; 13.269 ; 13.181 ; 13.419 ; 13.248 ;
; address[6]    ; data_out[5] ; 13.693 ; 13.634 ; 13.844 ; 13.702 ;
; address[6]    ; data_out[6] ; 14.540 ; 14.393 ; 14.657 ; 14.442 ;
; address[6]    ; data_out[7] ; 15.771 ; 15.830 ; 15.984 ; 15.975 ;
; address[7]    ; data_out[0] ; 14.112 ; 14.086 ; 14.400 ; 14.299 ;
; address[7]    ; data_out[1] ; 14.160 ; 14.097 ; 14.448 ; 14.310 ;
; address[7]    ; data_out[2] ; 14.226 ; 13.949 ; 14.338 ; 14.100 ;
; address[7]    ; data_out[3] ; 14.522 ; 14.271 ; 14.669 ; 14.389 ;
; address[7]    ; data_out[4] ; 12.604 ; 12.516 ; 12.751 ; 12.580 ;
; address[7]    ; data_out[5] ; 13.028 ; 12.969 ; 13.176 ; 13.034 ;
; address[7]    ; data_out[6] ; 13.875 ; 13.728 ; 13.989 ; 13.774 ;
; address[7]    ; data_out[7] ; 15.106 ; 15.165 ; 15.316 ; 15.307 ;
; port_in_00[0] ; data_out[0] ; 9.342  ; 9.260  ; 9.453  ; 9.366  ;
; port_in_00[1] ; data_out[1] ; 9.471  ; 9.352  ; 9.625  ; 9.501  ;
; port_in_00[2] ; data_out[2] ; 9.420  ; 9.122  ; 9.653  ; 9.415  ;
; port_in_00[3] ; data_out[3] ; 9.586  ; 9.306  ; 9.821  ; 9.577  ;
; port_in_00[4] ; data_out[4] ; 8.251  ; 8.099  ; 8.556  ; 8.399  ;
; port_in_00[5] ; data_out[5] ; 6.559  ; 6.436  ; 6.744  ; 6.616  ;
; port_in_00[6] ; data_out[6] ; 8.862  ; 8.653  ; 9.133  ; 8.919  ;
; port_in_00[7] ; data_out[7] ; 8.460  ; 8.457  ; 8.729  ; 8.721  ;
; port_in_01[0] ; data_out[0] ; 7.588  ;        ;        ; 7.828  ;
; port_in_01[1] ; data_out[1] ; 8.204  ;        ;        ; 8.376  ;
; port_in_01[2] ; data_out[2] ; 9.195  ;        ;        ; 9.227  ;
; port_in_01[3] ; data_out[3] ; 9.081  ;        ;        ; 9.060  ;
; port_in_01[4] ; data_out[4] ; 7.495  ;        ;        ; 7.629  ;
; port_in_01[5] ; data_out[5] ; 8.236  ;        ;        ; 8.440  ;
; port_in_01[6] ; data_out[6] ; 8.737  ;        ;        ; 8.820  ;
; port_in_01[7] ; data_out[7] ; 8.269  ;        ;        ; 8.551  ;
; port_in_02[0] ; data_out[0] ; 7.894  ;        ;        ; 8.081  ;
; port_in_02[1] ; data_out[1] ; 7.666  ;        ;        ; 7.803  ;
; port_in_02[2] ; data_out[2] ; 8.579  ;        ;        ; 8.551  ;
; port_in_02[3] ; data_out[3] ; 9.381  ;        ;        ; 9.395  ;
; port_in_02[4] ; data_out[4] ; 7.738  ;        ;        ; 7.873  ;
; port_in_02[5] ; data_out[5] ; 7.536  ;        ;        ; 7.704  ;
; port_in_02[6] ; data_out[6] ; 7.155  ;        ;        ; 7.182  ;
; port_in_02[7] ; data_out[7] ; 8.379  ;        ;        ; 8.679  ;
+---------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 12.099 ; 12.023 ; 12.364 ; 12.276 ;
; address[0]    ; data_out[1] ; 12.031 ; 11.907 ; 12.366 ; 12.242 ;
; address[0]    ; data_out[2] ; 11.963 ; 11.669 ; 12.336 ; 12.094 ;
; address[0]    ; data_out[3] ; 12.454 ; 12.167 ; 12.789 ; 12.594 ;
; address[0]    ; data_out[4] ; 10.650 ; 10.540 ; 11.064 ; 10.912 ;
; address[0]    ; data_out[5] ; 11.055 ; 10.975 ; 11.470 ; 11.348 ;
; address[0]    ; data_out[6] ; 11.851 ; 11.710 ; 12.263 ; 12.060 ;
; address[0]    ; data_out[7] ; 11.308 ; 11.294 ; 11.540 ; 11.521 ;
; address[1]    ; data_out[0] ; 11.313 ; 11.225 ; 11.700 ; 11.612 ;
; address[1]    ; data_out[1] ; 11.315 ; 11.191 ; 11.620 ; 11.496 ;
; address[1]    ; data_out[2] ; 11.592 ; 11.339 ; 11.924 ; 11.641 ;
; address[1]    ; data_out[3] ; 11.959 ; 11.689 ; 12.282 ; 12.026 ;
; address[1]    ; data_out[4] ; 10.183 ; 10.030 ; 10.501 ; 10.353 ;
; address[1]    ; data_out[5] ; 10.497 ; 10.379 ; 10.819 ; 10.696 ;
; address[1]    ; data_out[6] ; 11.378 ; 11.168 ; 11.700 ; 11.495 ;
; address[1]    ; data_out[7] ; 10.489 ; 10.470 ; 10.897 ; 10.883 ;
; address[2]    ; data_out[0] ; 14.708 ; 14.620 ; 15.116 ; 15.028 ;
; address[2]    ; data_out[1] ; 14.710 ; 14.586 ; 15.036 ; 14.912 ;
; address[2]    ; data_out[2] ; 14.747 ; 14.453 ; 15.332 ; 15.057 ;
; address[2]    ; data_out[3] ; 15.238 ; 14.951 ; 15.698 ; 15.442 ;
; address[2]    ; data_out[4] ; 13.434 ; 13.324 ; 13.917 ; 13.769 ;
; address[2]    ; data_out[5] ; 13.839 ; 13.759 ; 14.235 ; 14.112 ;
; address[2]    ; data_out[6] ; 14.635 ; 14.494 ; 15.116 ; 14.911 ;
; address[2]    ; data_out[7] ; 13.884 ; 13.865 ; 14.313 ; 14.299 ;
; address[3]    ; data_out[0] ; 13.682 ; 13.594 ; 14.113 ; 14.025 ;
; address[3]    ; data_out[1] ; 13.684 ; 13.560 ; 14.033 ; 13.909 ;
; address[3]    ; data_out[2] ; 13.721 ; 13.427 ; 14.329 ; 14.054 ;
; address[3]    ; data_out[3] ; 14.212 ; 13.925 ; 14.695 ; 14.439 ;
; address[3]    ; data_out[4] ; 12.408 ; 12.298 ; 12.914 ; 12.766 ;
; address[3]    ; data_out[5] ; 12.813 ; 12.733 ; 13.232 ; 13.109 ;
; address[3]    ; data_out[6] ; 13.609 ; 13.468 ; 14.113 ; 13.908 ;
; address[3]    ; data_out[7] ; 12.858 ; 12.839 ; 13.310 ; 13.296 ;
; address[4]    ; data_out[0] ; 11.600 ; 11.512 ; 11.816 ; 11.728 ;
; address[4]    ; data_out[1] ; 11.520 ; 11.396 ; 11.818 ; 11.694 ;
; address[4]    ; data_out[2] ; 11.824 ; 11.541 ; 12.095 ; 11.842 ;
; address[4]    ; data_out[3] ; 12.182 ; 11.926 ; 12.462 ; 12.192 ;
; address[4]    ; data_out[4] ; 10.401 ; 10.253 ; 10.686 ; 10.533 ;
; address[4]    ; data_out[5] ; 10.719 ; 10.596 ; 11.000 ; 10.882 ;
; address[4]    ; data_out[6] ; 11.600 ; 11.395 ; 11.881 ; 11.671 ;
; address[4]    ; data_out[7] ; 10.797 ; 10.783 ; 10.992 ; 10.973 ;
; address[5]    ; data_out[0] ; 10.426 ; 10.338 ; 10.657 ; 10.569 ;
; address[5]    ; data_out[1] ; 10.497 ; 10.373 ; 10.730 ; 10.606 ;
; address[5]    ; data_out[2] ; 10.862 ; 10.620 ; 11.127 ; 10.833 ;
; address[5]    ; data_out[3] ; 11.315 ; 11.120 ; 11.613 ; 11.331 ;
; address[5]    ; data_out[4] ; 9.294  ; 9.141  ; 9.528  ; 9.375  ;
; address[5]    ; data_out[5] ; 9.700  ; 9.577  ; 9.933  ; 9.810  ;
; address[5]    ; data_out[6] ; 10.494 ; 10.284 ; 10.730 ; 10.520 ;
; address[5]    ; data_out[7] ; 10.374 ; 10.355 ; 10.587 ; 10.573 ;
; address[6]    ; data_out[0] ; 10.859 ; 10.771 ; 11.055 ; 10.967 ;
; address[6]    ; data_out[1] ; 10.930 ; 10.806 ; 11.128 ; 11.004 ;
; address[6]    ; data_out[2] ; 11.295 ; 11.053 ; 11.525 ; 11.231 ;
; address[6]    ; data_out[3] ; 11.748 ; 11.553 ; 12.011 ; 11.729 ;
; address[6]    ; data_out[4] ; 9.727  ; 9.574  ; 9.926  ; 9.773  ;
; address[6]    ; data_out[5] ; 10.133 ; 10.010 ; 10.331 ; 10.208 ;
; address[6]    ; data_out[6] ; 10.927 ; 10.717 ; 11.128 ; 10.918 ;
; address[6]    ; data_out[7] ; 10.807 ; 10.788 ; 10.985 ; 10.971 ;
; address[7]    ; data_out[0] ; 7.939  ; 7.874  ; 8.188  ; 8.154  ;
; address[7]    ; data_out[1] ; 7.987  ; 7.886  ; 8.234  ; 8.164  ;
; address[7]    ; data_out[2] ; 7.988  ; 7.857  ; 8.225  ; 8.125  ;
; address[7]    ; data_out[3] ; 8.383  ; 8.196  ; 8.631  ; 8.475  ;
; address[7]    ; data_out[4] ; 7.171  ; 7.115  ; 7.518  ; 7.350  ;
; address[7]    ; data_out[5] ; 7.505  ; 7.374  ; 7.773  ; 7.678  ;
; address[7]    ; data_out[6] ; 8.600  ; 8.557  ; 8.844  ; 8.650  ;
; address[7]    ; data_out[7] ; 8.432  ; 8.409  ; 8.713  ; 8.721  ;
; port_in_00[0] ; data_out[0] ; 9.082  ; 8.999  ; 9.192  ; 9.104  ;
; port_in_00[1] ; data_out[1] ; 9.191  ; 9.072  ; 9.341  ; 9.217  ;
; port_in_00[2] ; data_out[2] ; 9.059  ; 8.822  ; 9.322  ; 9.020  ;
; port_in_00[3] ; data_out[3] ; 9.314  ; 9.044  ; 9.546  ; 9.306  ;
; port_in_00[4] ; data_out[4] ; 8.023  ; 7.875  ; 8.300  ; 8.147  ;
; port_in_00[5] ; data_out[5] ; 6.392  ; 6.274  ; 6.579  ; 6.456  ;
; port_in_00[6] ; data_out[6] ; 8.611  ; 8.406  ; 8.854  ; 8.644  ;
; port_in_00[7] ; data_out[7] ; 8.175  ; 8.161  ; 8.435  ; 8.416  ;
; port_in_01[0] ; data_out[0] ; 7.396  ;        ;        ; 7.626  ;
; port_in_01[1] ; data_out[1] ; 7.993  ;        ;        ; 8.154  ;
; port_in_01[2] ; data_out[2] ; 8.943  ;        ;        ; 8.975  ;
; port_in_01[3] ; data_out[3] ; 8.833  ;        ;        ; 8.810  ;
; port_in_01[4] ; data_out[4] ; 7.305  ;        ;        ; 7.431  ;
; port_in_01[5] ; data_out[5] ; 8.015  ;        ;        ; 8.210  ;
; port_in_01[6] ; data_out[6] ; 8.501  ;        ;        ; 8.580  ;
; port_in_01[7] ; data_out[7] ; 7.991  ;        ;        ; 8.254  ;
; port_in_02[0] ; data_out[0] ; 7.691  ;        ;        ; 7.870  ;
; port_in_02[1] ; data_out[1] ; 7.478  ;        ;        ; 7.604  ;
; port_in_02[2] ; data_out[2] ; 8.353  ;        ;        ; 8.326  ;
; port_in_02[3] ; data_out[3] ; 9.070  ;        ;        ; 9.071  ;
; port_in_02[4] ; data_out[4] ; 7.542  ;        ;        ; 7.672  ;
; port_in_02[5] ; data_out[5] ; 7.344  ;        ;        ; 7.510  ;
; port_in_02[6] ; data_out[6] ; 6.977  ;        ;        ; 6.989  ;
; port_in_02[7] ; data_out[7] ; 8.084  ;        ;        ; 8.351  ;
+---------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.242 ; -16.736           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.685 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -2221.905                       ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                  ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.242 ; rw_96x8_sync:U2|RW~1890 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.376      ;
; -2.179 ; rw_96x8_sync:U2|RW~1467 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.322      ;
; -2.173 ; rw_96x8_sync:U2|RW~980  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.317      ;
; -2.157 ; rw_96x8_sync:U2|RW~1482 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.133      ; 3.277      ;
; -2.154 ; rw_96x8_sync:U2|RW~2020 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.292      ;
; -2.141 ; rw_96x8_sync:U2|RW~1994 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.140      ; 3.268      ;
; -2.136 ; rw_96x8_sync:U2|RW~1170 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.140      ; 3.263      ;
; -2.133 ; rw_96x8_sync:U2|RW~1322 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.132      ; 3.252      ;
; -2.132 ; rw_96x8_sync:U2|RW~508  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.275      ;
; -2.114 ; rw_96x8_sync:U2|RW~1380 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.248      ;
; -2.106 ; rw_96x8_sync:U2|RW~644  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.239      ;
; -2.094 ; rw_96x8_sync:U2|RW~1124 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.228      ;
; -2.094 ; rw_96x8_sync:U2|RW~571  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.168      ; 3.249      ;
; -2.082 ; rw_96x8_sync:U2|RW~1578 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.140      ; 3.209      ;
; -2.076 ; rw_96x8_sync:U2|RW~1984 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.216      ;
; -2.071 ; rw_96x8_sync:U2|RW~1490 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.143      ; 3.201      ;
; -2.055 ; rw_96x8_sync:U2|RW~1656 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.191      ;
; -2.047 ; rw_96x8_sync:U2|RW~1154 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.136      ; 3.170      ;
; -2.046 ; rw_96x8_sync:U2|RW~361  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.187      ;
; -2.044 ; rw_96x8_sync:U2|RW~833  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.177      ;
; -2.036 ; rw_96x8_sync:U2|RW~1660 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.169      ;
; -2.036 ; rw_96x8_sync:U2|RW~1132 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.144      ; 3.167      ;
; -2.028 ; rw_96x8_sync:U2|RW~230  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.174      ;
; -2.023 ; rw_96x8_sync:U2|RW~1361 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.140      ; 3.150      ;
; -2.022 ; rw_96x8_sync:U2|RW~1122 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.136      ; 3.145      ;
; -2.022 ; rw_96x8_sync:U2|RW~817  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.155      ;
; -2.017 ; rw_96x8_sync:U2|RW~804  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.152      ;
; -2.011 ; rw_96x8_sync:U2|RW~1363 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.149      ;
; -2.010 ; rw_96x8_sync:U2|RW~1508 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.146      ;
; -1.999 ; rw_96x8_sync:U2|RW~755  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.164      ; 3.150      ;
; -1.998 ; rw_96x8_sync:U2|RW~1391 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.139      ;
; -1.998 ; rw_96x8_sync:U2|RW~1731 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.176      ; 3.161      ;
; -1.998 ; rw_96x8_sync:U2|RW~41   ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.134      ;
; -1.996 ; rw_96x8_sync:U2|RW~320  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.132      ;
; -1.994 ; rw_96x8_sync:U2|RW~877  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.134      ;
; -1.994 ; rw_96x8_sync:U2|RW~164  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.138      ;
; -1.988 ; rw_96x8_sync:U2|RW~592  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.129      ;
; -1.988 ; rw_96x8_sync:U2|RW~772  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.124      ;
; -1.985 ; rw_96x8_sync:U2|RW~1946 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.142      ; 3.114      ;
; -1.983 ; rw_96x8_sync:U2|RW~1362 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.129      ; 3.099      ;
; -1.980 ; rw_96x8_sync:U2|RW~1393 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.139      ; 3.106      ;
; -1.978 ; rw_96x8_sync:U2|RW~260  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.121      ;
; -1.975 ; rw_96x8_sync:U2|RW~208  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.116      ;
; -1.974 ; rw_96x8_sync:U2|RW~1139 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.164      ; 3.125      ;
; -1.974 ; rw_96x8_sync:U2|RW~1208 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.139      ; 3.100      ;
; -1.971 ; rw_96x8_sync:U2|RW~1580 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.104      ;
; -1.966 ; rw_96x8_sync:U2|RW~1374 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.102      ;
; -1.966 ; rw_96x8_sync:U2|RW~1081 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.143      ; 3.096      ;
; -1.965 ; rw_96x8_sync:U2|RW~1021 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.110      ;
; -1.964 ; rw_96x8_sync:U2|RW~479  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.111      ;
; -1.964 ; rw_96x8_sync:U2|RW~752  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.103      ;
; -1.963 ; rw_96x8_sync:U2|RW~1480 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.135      ; 3.085      ;
; -1.962 ; rw_96x8_sync:U2|RW~1390 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.155      ; 3.104      ;
; -1.961 ; rw_96x8_sync:U2|RW~336  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.099      ;
; -1.959 ; rw_96x8_sync:U2|RW~1972 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.091      ;
; -1.956 ; rw_96x8_sync:U2|RW~1779 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.095      ;
; -1.955 ; rw_96x8_sync:U2|RW~389  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.099      ;
; -1.954 ; rw_96x8_sync:U2|RW~832  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.088      ;
; -1.954 ; rw_96x8_sync:U2|RW~509  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.099      ;
; -1.953 ; rw_96x8_sync:U2|RW~1506 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.143      ; 3.083      ;
; -1.953 ; rw_96x8_sync:U2|RW~1064 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.092      ;
; -1.953 ; rw_96x8_sync:U2|RW~1526 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.140      ; 3.080      ;
; -1.952 ; rw_96x8_sync:U2|RW~1313 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.085      ;
; -1.951 ; rw_96x8_sync:U2|RW~1874 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.085      ;
; -1.951 ; rw_96x8_sync:U2|RW~940  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.087      ;
; -1.950 ; rw_96x8_sync:U2|RW~1912 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.084      ;
; -1.950 ; rw_96x8_sync:U2|RW~1562 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.087      ;
; -1.950 ; rw_96x8_sync:U2|RW~1246 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.087      ;
; -1.950 ; rw_96x8_sync:U2|RW~684  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.142      ; 3.079      ;
; -1.948 ; rw_96x8_sync:U2|RW~1651 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.087      ;
; -1.943 ; rw_96x8_sync:U2|RW~1241 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.078      ;
; -1.940 ; rw_96x8_sync:U2|RW~922  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.142      ; 3.069      ;
; -1.939 ; rw_96x8_sync:U2|RW~1650 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.131      ; 3.057      ;
; -1.939 ; rw_96x8_sync:U2|RW~848  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.075      ;
; -1.939 ; rw_96x8_sync:U2|RW~456  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.135      ; 3.061      ;
; -1.938 ; rw_96x8_sync:U2|RW~330  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.133      ; 3.058      ;
; -1.938 ; rw_96x8_sync:U2|RW~209  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.073      ;
; -1.934 ; rw_96x8_sync:U2|RW~1471 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.067      ;
; -1.934 ; rw_96x8_sync:U2|RW~841  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.141      ; 3.062      ;
; -1.931 ; rw_96x8_sync:U2|RW~845  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.065      ;
; -1.931 ; rw_96x8_sync:U2|RW~1810 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.065      ;
; -1.930 ; rw_96x8_sync:U2|RW~463  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.063      ;
; -1.930 ; rw_96x8_sync:U2|RW~1767 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.065      ;
; -1.930 ; rw_96x8_sync:U2|RW~172  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.068      ;
; -1.929 ; rw_96x8_sync:U2|RW~1462 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.076      ;
; -1.929 ; rw_96x8_sync:U2|RW~1826 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.138      ; 3.054      ;
; -1.928 ; rw_96x8_sync:U2|RW~1378 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.133      ; 3.048      ;
; -1.928 ; rw_96x8_sync:U2|RW~1366 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.064      ;
; -1.928 ; rw_96x8_sync:U2|RW~653  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.067      ;
; -1.926 ; rw_96x8_sync:U2|RW~1739 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.064      ;
; -1.926 ; rw_96x8_sync:U2|RW~976  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.060      ;
; -1.926 ; rw_96x8_sync:U2|RW~217  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.067      ;
; -1.925 ; rw_96x8_sync:U2|RW~1587 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.064      ;
; -1.924 ; rw_96x8_sync:U2|RW~631  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.062      ;
; -1.922 ; rw_96x8_sync:U2|RW~1940 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.054      ;
; -1.921 ; rw_96x8_sync:U2|RW~1812 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.143      ; 3.051      ;
; -1.920 ; rw_96x8_sync:U2|RW~876  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.143      ; 3.050      ;
; -1.919 ; rw_96x8_sync:U2|RW~1657 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.142      ; 3.048      ;
; -1.919 ; rw_96x8_sync:U2|RW~201  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.060      ;
; -1.918 ; rw_96x8_sync:U2|RW~962  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.126      ; 3.031      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                  ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.685 ; rw_96x8_sync:U2|RW~587  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.245      ; 1.014      ;
; 0.851 ; rw_96x8_sync:U2|RW~1035 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.179      ;
; 0.904 ; rw_96x8_sync:U2|RW~1729 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.232      ;
; 0.967 ; rw_96x8_sync:U2|RW~1985 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.284      ;
; 1.003 ; rw_96x8_sync:U2|RW~523  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.246      ; 1.333      ;
; 1.003 ; rw_96x8_sync:U2|RW~715  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.331      ;
; 1.014 ; rw_96x8_sync:U2|RW~1993 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.336      ;
; 1.025 ; rw_96x8_sync:U2|RW~427  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.246      ; 1.355      ;
; 1.031 ; rw_96x8_sync:U2|RW~1072 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.351      ;
; 1.033 ; rw_96x8_sync:U2|RW~1601 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.361      ;
; 1.036 ; rw_96x8_sync:U2|RW~1020 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.356      ;
; 1.038 ; rw_96x8_sync:U2|RW~1765 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.364      ;
; 1.039 ; rw_96x8_sync:U2|RW~1705 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.358      ;
; 1.048 ; rw_96x8_sync:U2|RW~1614 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.369      ;
; 1.050 ; rw_96x8_sync:U2|RW~1444 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.248      ; 1.382      ;
; 1.062 ; rw_96x8_sync:U2|RW~2062 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.381      ;
; 1.075 ; rw_96x8_sync:U2|RW~1456 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.393      ;
; 1.076 ; rw_96x8_sync:U2|RW~1517 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.246      ; 1.406      ;
; 1.080 ; rw_96x8_sync:U2|RW~1384 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.395      ;
; 1.087 ; rw_96x8_sync:U2|RW~1470 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.406      ;
; 1.088 ; rw_96x8_sync:U2|RW~570  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.226      ; 1.398      ;
; 1.090 ; rw_96x8_sync:U2|RW~2047 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.047      ; 1.221      ;
; 1.090 ; rw_96x8_sync:U2|RW~1305 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.413      ;
; 1.091 ; rw_96x8_sync:U2|RW~769  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.408      ;
; 1.093 ; rw_96x8_sync:U2|RW~1222 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.418      ;
; 1.096 ; rw_96x8_sync:U2|RW~562  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.215      ; 1.395      ;
; 1.098 ; rw_96x8_sync:U2|RW~753  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.415      ;
; 1.101 ; rw_96x8_sync:U2|RW~1503 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.424      ;
; 1.102 ; rw_96x8_sync:U2|RW~462  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.421      ;
; 1.102 ; rw_96x8_sync:U2|RW~775  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.420      ;
; 1.106 ; rw_96x8_sync:U2|RW~395  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.432      ;
; 1.107 ; rw_96x8_sync:U2|RW~899  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.429      ;
; 1.107 ; rw_96x8_sync:U2|RW~738  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.420      ;
; 1.117 ; rw_96x8_sync:U2|RW~1806 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.441      ;
; 1.123 ; rw_96x8_sync:U2|RW~1465 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.440      ;
; 1.124 ; rw_96x8_sync:U2|RW~1669 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.245      ; 1.453      ;
; 1.126 ; rw_96x8_sync:U2|RW~1520 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.449      ;
; 1.127 ; rw_96x8_sync:U2|RW~987  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.250      ; 1.461      ;
; 1.130 ; rw_96x8_sync:U2|RW~1056 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.449      ;
; 1.132 ; rw_96x8_sync:U2|RW~1707 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.246      ; 1.462      ;
; 1.135 ; rw_96x8_sync:U2|RW~1774 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.458      ;
; 1.139 ; rw_96x8_sync:U2|RW~1069 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.466      ;
; 1.141 ; rw_96x8_sync:U2|RW~1198 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.462      ;
; 1.142 ; rw_96x8_sync:U2|RW~2054 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.469      ;
; 1.143 ; rw_96x8_sync:U2|RW~698  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.454      ;
; 1.146 ; rw_96x8_sync:U2|RW~1804 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.464      ;
; 1.146 ; rw_96x8_sync:U2|RW~1247 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.468      ;
; 1.148 ; rw_96x8_sync:U2|RW~1646 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.465      ;
; 1.150 ; rw_96x8_sync:U2|RW~1677 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.253      ; 1.487      ;
; 1.151 ; rw_96x8_sync:U2|RW~690  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.215      ; 1.450      ;
; 1.152 ; rw_96x8_sync:U2|RW~1693 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.475      ;
; 1.152 ; rw_96x8_sync:U2|RW~1732 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.248      ; 1.484      ;
; 1.152 ; rw_96x8_sync:U2|RW~758  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.479      ;
; 1.155 ; rw_96x8_sync:U2|RW~1991 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.473      ;
; 1.165 ; rw_96x8_sync:U2|RW~334  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.484      ;
; 1.165 ; rw_96x8_sync:U2|RW~2012 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.480      ;
; 1.166 ; rw_96x8_sync:U2|RW~124  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.487      ;
; 1.167 ; rw_96x8_sync:U2|RW~1165 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.494      ;
; 1.170 ; rw_96x8_sync:U2|RW~1550 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.062      ; 1.316      ;
; 1.174 ; rw_96x8_sync:U2|RW~391  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.490      ;
; 1.174 ; rw_96x8_sync:U2|RW~759  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.492      ;
; 1.176 ; rw_96x8_sync:U2|RW~1134 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.500      ;
; 1.177 ; rw_96x8_sync:U2|RW~560  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.499      ;
; 1.181 ; rw_96x8_sync:U2|RW~1742 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.045      ; 1.310      ;
; 1.181 ; rw_96x8_sync:U2|RW~1031 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.507      ;
; 1.184 ; rw_96x8_sync:U2|RW~1220 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.503      ;
; 1.184 ; rw_96x8_sync:U2|RW~969  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.501      ;
; 1.186 ; rw_96x8_sync:U2|RW~475  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.250      ; 1.520      ;
; 1.189 ; rw_96x8_sync:U2|RW~771  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.502      ;
; 1.189 ; rw_96x8_sync:U2|RW~1701 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.060      ; 1.333      ;
; 1.189 ; rw_96x8_sync:U2|RW~113  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.059      ; 1.332      ;
; 1.191 ; rw_96x8_sync:U2|RW~2009 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.044      ; 1.319      ;
; 1.192 ; rw_96x8_sync:U2|RW~2064 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.509      ;
; 1.194 ; rw_96x8_sync:U2|RW~1648 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.509      ;
; 1.196 ; rw_96x8_sync:U2|RW~634  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.510      ;
; 1.198 ; rw_96x8_sync:U2|RW~2015 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.048      ; 1.330      ;
; 1.198 ; rw_96x8_sync:U2|RW~1955 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.247      ; 1.529      ;
; 1.200 ; rw_96x8_sync:U2|RW~1449 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.518      ;
; 1.201 ; rw_96x8_sync:U2|RW~1070 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.523      ;
; 1.202 ; rw_96x8_sync:U2|RW~1600 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.516      ;
; 1.203 ; rw_96x8_sync:U2|RW~515  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.528      ;
; 1.204 ; rw_96x8_sync:U2|RW~1409 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.521      ;
; 1.204 ; rw_96x8_sync:U2|RW~779  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.245      ; 1.533      ;
; 1.205 ; rw_96x8_sync:U2|RW~1200 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.524      ;
; 1.205 ; rw_96x8_sync:U2|RW~432  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.523      ;
; 1.205 ; rw_96x8_sync:U2|RW~626  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.220      ; 1.509      ;
; 1.206 ; rw_96x8_sync:U2|RW~1733 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.251      ; 1.541      ;
; 1.207 ; rw_96x8_sync:U2|RW~1621 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.248      ; 1.539      ;
; 1.208 ; rw_96x8_sync:U2|RW~799  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.525      ;
; 1.210 ; rw_96x8_sync:U2|RW~1498 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.521      ;
; 1.210 ; rw_96x8_sync:U2|RW~1949 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.533      ;
; 1.212 ; rw_96x8_sync:U2|RW~903  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.228      ; 1.524      ;
; 1.215 ; rw_96x8_sync:U2|RW~1328 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.530      ;
; 1.215 ; rw_96x8_sync:U2|RW~1741 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.245      ; 1.544      ;
; 1.216 ; rw_96x8_sync:U2|RW~538  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.226      ; 1.526      ;
; 1.217 ; rw_96x8_sync:U2|RW~1294 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.534      ;
; 1.218 ; rw_96x8_sync:U2|RW~1929 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.534      ;
; 1.219 ; rw_96x8_sync:U2|RW~1794 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.210      ; 1.513      ;
; 1.220 ; rw_96x8_sync:U2|RW~1545 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.543      ;
; 1.221 ; rw_96x8_sync:U2|RW~1637 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.543      ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_02[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_02[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_02[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_02[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_02[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_02[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_02[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_02[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~100         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1000        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1001        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1002        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1003        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1004        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1005        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1006        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1007        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1008        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1009        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~101         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1010        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1011        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1012        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1013        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1014        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1015        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1016        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1017        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1018        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1019        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~102         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1020        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1021        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1022        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1023        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1024        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1025        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1026        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1027        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1028        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1029        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~103         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1030        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1031        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1032        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1033        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1034        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1035        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1036        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1037        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1038        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1039        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~104         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1040        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1041        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1042        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1043        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1044        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1045        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1046        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1047        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1048        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1049        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~105         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1050        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1051        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1052        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1053        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1054        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1055        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1056        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1057        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1058        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1059        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~106         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clock      ; 6.151 ; 6.784 ; Rise       ; clock           ;
;  address[0] ; clock      ; 5.091 ; 6.264 ; Rise       ; clock           ;
;  address[1] ; clock      ; 4.961 ; 6.069 ; Rise       ; clock           ;
;  address[2] ; clock      ; 5.432 ; 6.608 ; Rise       ; clock           ;
;  address[3] ; clock      ; 5.296 ; 6.483 ; Rise       ; clock           ;
;  address[4] ; clock      ; 5.724 ; 6.510 ; Rise       ; clock           ;
;  address[5] ; clock      ; 6.151 ; 6.784 ; Rise       ; clock           ;
;  address[6] ; clock      ; 6.106 ; 6.331 ; Rise       ; clock           ;
;  address[7] ; clock      ; 5.507 ; 6.770 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 2.720 ; 3.553 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 2.436 ; 3.309 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 2.693 ; 3.553 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 2.720 ; 3.548 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 2.125 ; 2.862 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 2.545 ; 3.357 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 2.580 ; 3.373 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 2.030 ; 2.032 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 1.329 ; 1.439 ; Rise       ; clock           ;
; writen      ; clock      ; 4.981 ; 6.158 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -0.852 ; -1.462 ; Rise       ; clock           ;
;  address[0] ; clock      ; -1.199 ; -1.896 ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.080 ; -1.676 ; Rise       ; clock           ;
;  address[2] ; clock      ; -0.852 ; -1.462 ; Rise       ; clock           ;
;  address[3] ; clock      ; -1.188 ; -1.854 ; Rise       ; clock           ;
;  address[4] ; clock      ; -1.137 ; -1.788 ; Rise       ; clock           ;
;  address[5] ; clock      ; -0.990 ; -1.622 ; Rise       ; clock           ;
;  address[6] ; clock      ; -1.176 ; -1.831 ; Rise       ; clock           ;
;  address[7] ; clock      ; -1.213 ; -1.861 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 0.397  ; 0.063  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -0.746 ; -1.306 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -0.758 ; -1.321 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -0.723 ; -1.272 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -0.738 ; -1.288 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -0.935 ; -1.534 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -0.757 ; -1.307 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 0.397  ; 0.063  ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 0.171  ; -0.144 ; Rise       ; clock           ;
; writen      ; clock      ; -1.670 ; -2.313 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 6.226 ; 6.307 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 5.535 ; 5.654 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 6.226 ; 6.307 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 5.472 ; 5.676 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 5.378 ; 5.590 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 4.691 ; 4.763 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 4.747 ; 4.855 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 5.245 ; 5.396 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 5.270 ; 5.447 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 3.986 ; 4.115 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 3.986 ; 4.115 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 3.842 ; 3.963 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 3.101 ; 3.186 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 3.080 ; 3.153 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 2.919 ; 2.972 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 3.198 ; 3.291 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 3.114 ; 3.198 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 3.117 ; 3.214 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 4.580 ; 4.793 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 3.039 ; 3.101 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 3.024 ; 3.088 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 3.069 ; 3.141 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 4.580 ; 4.793 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 3.305 ; 3.403 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 3.073 ; 3.146 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 3.813 ; 3.924 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 3.046 ; 3.115 ; Rise       ; clock           ;
; port_out_02[*]  ; clock      ; 4.580 ; 4.801 ; Rise       ; clock           ;
;  port_out_02[0] ; clock      ; 3.096 ; 3.182 ; Rise       ; clock           ;
;  port_out_02[1] ; clock      ; 3.196 ; 3.292 ; Rise       ; clock           ;
;  port_out_02[2] ; clock      ; 3.099 ; 3.186 ; Rise       ; clock           ;
;  port_out_02[3] ; clock      ; 3.088 ; 3.170 ; Rise       ; clock           ;
;  port_out_02[4] ; clock      ; 3.883 ; 4.061 ; Rise       ; clock           ;
;  port_out_02[5] ; clock      ; 3.100 ; 3.183 ; Rise       ; clock           ;
;  port_out_02[6] ; clock      ; 4.580 ; 4.801 ; Rise       ; clock           ;
;  port_out_02[7] ; clock      ; 3.190 ; 3.284 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 3.428 ; 3.560 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 3.428 ; 3.591 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 3.440 ; 3.560 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 3.508 ; 3.662 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 3.615 ; 3.763 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 3.751 ; 3.912 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 3.868 ; 4.037 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 3.495 ; 3.633 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 4.073 ; 4.319 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 2.863 ; 2.914 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 3.924 ; 4.051 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 3.787 ; 3.905 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 3.039 ; 3.120 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 3.018 ; 3.089 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 2.863 ; 2.914 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 3.131 ; 3.221 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 3.051 ; 3.132 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 3.054 ; 3.149 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 2.963 ; 3.025 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 2.977 ; 3.037 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 2.963 ; 3.025 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 3.006 ; 3.076 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 4.493 ; 4.701 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 3.233 ; 3.327 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 3.010 ; 3.081 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 3.756 ; 3.866 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 2.983 ; 3.050 ; Rise       ; clock           ;
; port_out_02[*]  ; clock      ; 3.026 ; 3.105 ; Rise       ; clock           ;
;  port_out_02[0] ; clock      ; 3.034 ; 3.116 ; Rise       ; clock           ;
;  port_out_02[1] ; clock      ; 3.129 ; 3.221 ; Rise       ; clock           ;
;  port_out_02[2] ; clock      ; 3.036 ; 3.120 ; Rise       ; clock           ;
;  port_out_02[3] ; clock      ; 3.026 ; 3.105 ; Rise       ; clock           ;
;  port_out_02[4] ; clock      ; 3.789 ; 3.960 ; Rise       ; clock           ;
;  port_out_02[5] ; clock      ; 3.037 ; 3.118 ; Rise       ; clock           ;
;  port_out_02[6] ; clock      ; 4.494 ; 4.709 ; Rise       ; clock           ;
;  port_out_02[7] ; clock      ; 3.123 ; 3.214 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+---------------+-------------+-------+-------+--------+--------+
; Input Port    ; Output Port ; RR    ; RF    ; FR     ; FF     ;
+---------------+-------------+-------+-------+--------+--------+
; address[0]    ; data_out[0] ; 7.427 ; 7.534 ; 8.350  ; 8.502  ;
; address[0]    ; data_out[1] ; 7.436 ; 7.505 ; 8.360  ; 8.474  ;
; address[0]    ; data_out[2] ; 7.388 ; 7.592 ; 8.191  ; 8.395  ;
; address[0]    ; data_out[3] ; 7.532 ; 7.742 ; 8.358  ; 8.563  ;
; address[0]    ; data_out[4] ; 6.557 ; 6.615 ; 7.388  ; 7.490  ;
; address[0]    ; data_out[5] ; 6.785 ; 6.879 ; 7.616  ; 7.754  ;
; address[0]    ; data_out[6] ; 7.207 ; 7.354 ; 8.052  ; 8.230  ;
; address[0]    ; data_out[7] ; 8.004 ; 8.177 ; 8.960  ; 9.164  ;
; address[1]    ; data_out[0] ; 7.518 ; 7.625 ; 8.427  ; 8.579  ;
; address[1]    ; data_out[1] ; 7.527 ; 7.596 ; 8.437  ; 8.551  ;
; address[1]    ; data_out[2] ; 7.479 ; 7.683 ; 8.268  ; 8.472  ;
; address[1]    ; data_out[3] ; 7.623 ; 7.833 ; 8.435  ; 8.640  ;
; address[1]    ; data_out[4] ; 6.648 ; 6.706 ; 7.465  ; 7.567  ;
; address[1]    ; data_out[5] ; 6.876 ; 6.970 ; 7.693  ; 7.831  ;
; address[1]    ; data_out[6] ; 7.298 ; 7.445 ; 8.129  ; 8.307  ;
; address[1]    ; data_out[7] ; 8.095 ; 8.268 ; 9.037  ; 9.241  ;
; address[2]    ; data_out[0] ; 9.211 ; 9.318 ; 9.933  ; 10.085 ;
; address[2]    ; data_out[1] ; 9.220 ; 9.289 ; 9.943  ; 10.057 ;
; address[2]    ; data_out[2] ; 9.172 ; 9.376 ; 9.774  ; 9.978  ;
; address[2]    ; data_out[3] ; 9.316 ; 9.526 ; 9.941  ; 10.146 ;
; address[2]    ; data_out[4] ; 8.341 ; 8.399 ; 8.971  ; 9.073  ;
; address[2]    ; data_out[5] ; 8.569 ; 8.663 ; 9.199  ; 9.337  ;
; address[2]    ; data_out[6] ; 8.991 ; 9.138 ; 9.635  ; 9.813  ;
; address[2]    ; data_out[7] ; 9.788 ; 9.961 ; 10.543 ; 10.747 ;
; address[3]    ; data_out[0] ; 8.604 ; 8.711 ; 9.251  ; 9.403  ;
; address[3]    ; data_out[1] ; 8.613 ; 8.682 ; 9.261  ; 9.375  ;
; address[3]    ; data_out[2] ; 8.565 ; 8.769 ; 9.092  ; 9.296  ;
; address[3]    ; data_out[3] ; 8.709 ; 8.919 ; 9.259  ; 9.464  ;
; address[3]    ; data_out[4] ; 7.734 ; 7.792 ; 8.289  ; 8.391  ;
; address[3]    ; data_out[5] ; 7.962 ; 8.056 ; 8.517  ; 8.655  ;
; address[3]    ; data_out[6] ; 8.384 ; 8.531 ; 8.953  ; 9.131  ;
; address[3]    ; data_out[7] ; 9.181 ; 9.354 ; 9.861  ; 10.065 ;
; address[4]    ; data_out[0] ; 7.767 ; 7.919 ; 8.423  ; 8.530  ;
; address[4]    ; data_out[1] ; 7.777 ; 7.891 ; 8.432  ; 8.501  ;
; address[4]    ; data_out[2] ; 7.608 ; 7.812 ; 8.384  ; 8.588  ;
; address[4]    ; data_out[3] ; 7.775 ; 7.980 ; 8.528  ; 8.738  ;
; address[4]    ; data_out[4] ; 6.805 ; 6.907 ; 7.553  ; 7.611  ;
; address[4]    ; data_out[5] ; 7.033 ; 7.171 ; 7.781  ; 7.875  ;
; address[4]    ; data_out[6] ; 7.469 ; 7.647 ; 8.203  ; 8.350  ;
; address[4]    ; data_out[7] ; 8.377 ; 8.581 ; 9.000  ; 9.173  ;
; address[5]    ; data_out[0] ; 7.991 ; 8.143 ; 8.633  ; 8.740  ;
; address[5]    ; data_out[1] ; 8.001 ; 8.115 ; 8.642  ; 8.711  ;
; address[5]    ; data_out[2] ; 7.832 ; 8.036 ; 8.594  ; 8.798  ;
; address[5]    ; data_out[3] ; 7.999 ; 8.204 ; 8.738  ; 8.948  ;
; address[5]    ; data_out[4] ; 7.029 ; 7.131 ; 7.763  ; 7.821  ;
; address[5]    ; data_out[5] ; 7.257 ; 7.395 ; 7.991  ; 8.085  ;
; address[5]    ; data_out[6] ; 7.693 ; 7.871 ; 8.413  ; 8.560  ;
; address[5]    ; data_out[7] ; 8.601 ; 8.805 ; 9.210  ; 9.383  ;
; address[6]    ; data_out[0] ; 8.252 ; 8.404 ; 8.921  ; 9.028  ;
; address[6]    ; data_out[1] ; 8.262 ; 8.376 ; 8.930  ; 8.999  ;
; address[6]    ; data_out[2] ; 8.093 ; 8.297 ; 8.882  ; 9.086  ;
; address[6]    ; data_out[3] ; 8.260 ; 8.465 ; 9.026  ; 9.236  ;
; address[6]    ; data_out[4] ; 7.290 ; 7.392 ; 8.051  ; 8.109  ;
; address[6]    ; data_out[5] ; 7.518 ; 7.656 ; 8.279  ; 8.373  ;
; address[6]    ; data_out[6] ; 7.954 ; 8.132 ; 8.701  ; 8.848  ;
; address[6]    ; data_out[7] ; 8.862 ; 9.066 ; 9.498  ; 9.671  ;
; address[7]    ; data_out[0] ; 7.903 ; 8.055 ; 8.569  ; 8.721  ;
; address[7]    ; data_out[1] ; 7.913 ; 8.027 ; 8.579  ; 8.693  ;
; address[7]    ; data_out[2] ; 7.744 ; 7.948 ; 8.464  ; 8.668  ;
; address[7]    ; data_out[3] ; 7.911 ; 8.116 ; 8.608  ; 8.818  ;
; address[7]    ; data_out[4] ; 6.941 ; 7.043 ; 7.633  ; 7.709  ;
; address[7]    ; data_out[5] ; 7.169 ; 7.307 ; 7.861  ; 7.973  ;
; address[7]    ; data_out[6] ; 7.605 ; 7.783 ; 8.283  ; 8.449  ;
; address[7]    ; data_out[7] ; 8.513 ; 8.717 ; 9.179  ; 9.383  ;
; port_in_00[0] ; data_out[0] ; 5.160 ; 5.286 ; 5.884  ; 6.003  ;
; port_in_00[1] ; data_out[1] ; 5.233 ; 5.321 ; 5.926  ; 6.007  ;
; port_in_00[2] ; data_out[2] ; 5.158 ; 5.342 ; 5.759  ; 5.963  ;
; port_in_00[3] ; data_out[3] ; 5.248 ; 5.441 ; 5.833  ; 6.045  ;
; port_in_00[4] ; data_out[4] ; 4.605 ; 4.684 ; 5.267  ; 5.339  ;
; port_in_00[5] ; data_out[5] ; 3.583 ; 3.698 ; 3.896  ; 4.004  ;
; port_in_00[6] ; data_out[6] ; 4.894 ; 5.052 ; 5.485  ; 5.636  ;
; port_in_00[7] ; data_out[7] ; 4.772 ; 4.956 ; 5.396  ; 5.573  ;
; port_in_01[0] ; data_out[0] ; 4.271 ;       ;        ; 5.014  ;
; port_in_01[1] ; data_out[1] ; 4.577 ;       ;        ; 5.307  ;
; port_in_01[2] ; data_out[2] ; 5.094 ;       ;        ; 5.924  ;
; port_in_01[3] ; data_out[3] ; 5.009 ;       ;        ; 5.772  ;
; port_in_01[4] ; data_out[4] ; 4.201 ;       ;        ; 4.875  ;
; port_in_01[5] ; data_out[5] ; 4.601 ;       ;        ; 5.378  ;
; port_in_01[6] ; data_out[6] ; 4.870 ;       ;        ; 5.631  ;
; port_in_01[7] ; data_out[7] ; 4.710 ;       ;        ; 5.494  ;
; port_in_02[0] ; data_out[0] ; 4.418 ;       ;        ; 5.157  ;
; port_in_02[1] ; data_out[1] ; 4.289 ;       ;        ; 4.946  ;
; port_in_02[2] ; data_out[2] ; 4.739 ;       ;        ; 5.513  ;
; port_in_02[3] ; data_out[3] ; 5.157 ;       ;        ; 5.962  ;
; port_in_02[4] ; data_out[4] ; 4.333 ;       ;        ; 5.057  ;
; port_in_02[5] ; data_out[5] ; 4.220 ;       ;        ; 4.911  ;
; port_in_02[6] ; data_out[6] ; 3.925 ;       ;        ; 4.364  ;
; port_in_02[7] ; data_out[7] ; 4.764 ;       ;        ; 5.569  ;
+---------------+-------------+-------+-------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 6.642 ; 6.767 ; 7.482 ; 7.594 ;
; address[0]    ; data_out[1] ; 6.619 ; 6.706 ; 7.477 ; 7.564 ;
; address[0]    ; data_out[2] ; 6.643 ; 6.812 ; 7.277 ; 7.483 ;
; address[0]    ; data_out[3] ; 6.892 ; 7.078 ; 7.527 ; 7.744 ;
; address[0]    ; data_out[4] ; 5.982 ; 6.058 ; 6.648 ; 6.708 ;
; address[0]    ; data_out[5] ; 6.156 ; 6.267 ; 6.868 ; 6.963 ;
; address[0]    ; data_out[6] ; 6.602 ; 6.757 ; 7.271 ; 7.412 ;
; address[0]    ; data_out[7] ; 6.241 ; 6.413 ; 7.085 ; 7.257 ;
; address[1]    ; data_out[0] ; 6.457 ; 6.582 ; 6.858 ; 6.983 ;
; address[1]    ; data_out[1] ; 6.383 ; 6.470 ; 6.835 ; 6.922 ;
; address[1]    ; data_out[2] ; 6.454 ; 6.661 ; 6.907 ; 7.114 ;
; address[1]    ; data_out[3] ; 6.655 ; 6.841 ; 7.108 ; 7.294 ;
; address[1]    ; data_out[4] ; 5.784 ; 5.853 ; 6.198 ; 6.274 ;
; address[1]    ; data_out[5] ; 5.919 ; 6.030 ; 6.372 ; 6.483 ;
; address[1]    ; data_out[6] ; 6.403 ; 6.551 ; 6.818 ; 6.973 ;
; address[1]    ; data_out[7] ; 5.991 ; 6.163 ; 6.457 ; 6.629 ;
; address[2]    ; data_out[0] ; 8.431 ; 8.556 ; 8.840 ; 8.965 ;
; address[2]    ; data_out[1] ; 8.357 ; 8.444 ; 8.817 ; 8.904 ;
; address[2]    ; data_out[2] ; 8.346 ; 8.515 ; 8.780 ; 8.986 ;
; address[2]    ; data_out[3] ; 8.609 ; 8.782 ; 9.030 ; 9.247 ;
; address[2]    ; data_out[4] ; 7.686 ; 7.772 ; 8.151 ; 8.211 ;
; address[2]    ; data_out[5] ; 7.893 ; 8.004 ; 8.354 ; 8.465 ;
; address[2]    ; data_out[6] ; 8.309 ; 8.488 ; 8.774 ; 8.915 ;
; address[2]    ; data_out[7] ; 7.965 ; 8.137 ; 8.439 ; 8.611 ;
; address[3]    ; data_out[0] ; 7.850 ; 7.975 ; 8.185 ; 8.310 ;
; address[3]    ; data_out[1] ; 7.776 ; 7.863 ; 8.162 ; 8.249 ;
; address[3]    ; data_out[2] ; 7.765 ; 7.934 ; 8.125 ; 8.331 ;
; address[3]    ; data_out[3] ; 8.028 ; 8.201 ; 8.375 ; 8.592 ;
; address[3]    ; data_out[4] ; 7.105 ; 7.191 ; 7.496 ; 7.556 ;
; address[3]    ; data_out[5] ; 7.312 ; 7.423 ; 7.699 ; 7.810 ;
; address[3]    ; data_out[6] ; 7.728 ; 7.907 ; 8.119 ; 8.260 ;
; address[3]    ; data_out[7] ; 7.384 ; 7.556 ; 7.784 ; 7.956 ;
; address[4]    ; data_out[0] ; 6.339 ; 6.464 ; 7.173 ; 7.298 ;
; address[4]    ; data_out[1] ; 6.316 ; 6.403 ; 7.099 ; 7.186 ;
; address[4]    ; data_out[2] ; 6.388 ; 6.595 ; 7.170 ; 7.377 ;
; address[4]    ; data_out[3] ; 6.589 ; 6.775 ; 7.371 ; 7.557 ;
; address[4]    ; data_out[4] ; 5.679 ; 5.755 ; 6.500 ; 6.569 ;
; address[4]    ; data_out[5] ; 5.853 ; 5.964 ; 6.635 ; 6.746 ;
; address[4]    ; data_out[6] ; 6.299 ; 6.454 ; 7.119 ; 7.267 ;
; address[4]    ; data_out[7] ; 5.938 ; 6.110 ; 6.707 ; 6.879 ;
; address[5]    ; data_out[0] ; 5.780 ; 5.905 ; 6.525 ; 6.650 ;
; address[5]    ; data_out[1] ; 5.802 ; 5.889 ; 6.545 ; 6.632 ;
; address[5]    ; data_out[2] ; 5.906 ; 6.112 ; 6.702 ; 6.871 ;
; address[5]    ; data_out[3] ; 6.156 ; 6.373 ; 6.948 ; 7.137 ;
; address[5]    ; data_out[4] ; 5.121 ; 5.197 ; 5.867 ; 5.943 ;
; address[5]    ; data_out[5] ; 5.341 ; 5.452 ; 6.086 ; 6.197 ;
; address[5]    ; data_out[6] ; 5.746 ; 5.901 ; 6.492 ; 6.647 ;
; address[5]    ; data_out[7] ; 5.782 ; 5.954 ; 6.514 ; 6.686 ;
; address[6]    ; data_out[0] ; 6.020 ; 6.145 ; 6.787 ; 6.912 ;
; address[6]    ; data_out[1] ; 6.042 ; 6.129 ; 6.807 ; 6.894 ;
; address[6]    ; data_out[2] ; 6.146 ; 6.352 ; 6.964 ; 7.133 ;
; address[6]    ; data_out[3] ; 6.396 ; 6.613 ; 7.210 ; 7.399 ;
; address[6]    ; data_out[4] ; 5.361 ; 5.437 ; 6.129 ; 6.205 ;
; address[6]    ; data_out[5] ; 5.581 ; 5.692 ; 6.348 ; 6.459 ;
; address[6]    ; data_out[6] ; 5.986 ; 6.141 ; 6.754 ; 6.909 ;
; address[6]    ; data_out[7] ; 6.022 ; 6.194 ; 6.776 ; 6.948 ;
; address[7]    ; data_out[0] ; 4.476 ; 4.583 ; 5.125 ; 5.251 ;
; address[7]    ; data_out[1] ; 4.490 ; 4.559 ; 5.140 ; 5.228 ;
; address[7]    ; data_out[2] ; 4.466 ; 4.558 ; 5.119 ; 5.230 ;
; address[7]    ; data_out[3] ; 4.668 ; 4.760 ; 5.318 ; 5.429 ;
; address[7]    ; data_out[4] ; 4.045 ; 4.135 ; 4.696 ; 4.729 ;
; address[7]    ; data_out[5] ; 4.229 ; 4.303 ; 4.836 ; 4.934 ;
; address[7]    ; data_out[6] ; 4.785 ; 4.908 ; 5.499 ; 5.534 ;
; address[7]    ; data_out[7] ; 4.854 ; 4.994 ; 5.517 ; 5.676 ;
; port_in_00[0] ; data_out[0] ; 5.015 ; 5.140 ; 5.725 ; 5.843 ;
; port_in_00[1] ; data_out[1] ; 5.081 ; 5.168 ; 5.753 ; 5.833 ;
; port_in_00[2] ; data_out[2] ; 4.961 ; 5.168 ; 5.578 ; 5.740 ;
; port_in_00[3] ; data_out[3] ; 5.102 ; 5.288 ; 5.678 ; 5.883 ;
; port_in_00[4] ; data_out[4] ; 4.477 ; 4.553 ; 5.121 ; 5.190 ;
; port_in_00[5] ; data_out[5] ; 3.501 ; 3.612 ; 3.813 ; 3.917 ;
; port_in_00[6] ; data_out[6] ; 4.752 ; 4.907 ; 5.328 ; 5.476 ;
; port_in_00[7] ; data_out[7] ; 4.616 ; 4.788 ; 5.230 ; 5.395 ;
; port_in_01[0] ; data_out[0] ; 4.161 ;       ;       ; 4.893 ;
; port_in_01[1] ; data_out[1] ; 4.454 ;       ;       ; 5.174 ;
; port_in_01[2] ; data_out[2] ; 4.956 ;       ;       ; 5.771 ;
; port_in_01[3] ; data_out[3] ; 4.872 ;       ;       ; 5.621 ;
; port_in_01[4] ; data_out[4] ; 4.095 ;       ;       ; 4.755 ;
; port_in_01[5] ; data_out[5] ; 4.481 ;       ;       ; 5.241 ;
; port_in_01[6] ; data_out[6] ; 4.738 ;       ;       ; 5.486 ;
; port_in_01[7] ; data_out[7] ; 4.557 ;       ;       ; 5.319 ;
; port_in_02[0] ; data_out[0] ; 4.303 ;       ;       ; 5.031 ;
; port_in_02[1] ; data_out[1] ; 4.178 ;       ;       ; 4.827 ;
; port_in_02[2] ; data_out[2] ; 4.614 ;       ;       ; 5.375 ;
; port_in_02[3] ; data_out[3] ; 4.986 ;       ;       ; 5.774 ;
; port_in_02[4] ; data_out[4] ; 4.224 ;       ;       ; 4.934 ;
; port_in_02[5] ; data_out[5] ; 4.116 ;       ;       ; 4.794 ;
; port_in_02[6] ; data_out[6] ; 3.825 ;       ;       ; 4.260 ;
; port_in_02[7] ; data_out[7] ; 4.601 ;       ;       ; 5.379 ;
+---------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.234  ; 0.685 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -5.234  ; 0.685 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -39.539 ; 0.0   ; 0.0      ; 0.0     ; -2686.08            ;
;  clock           ; -39.539 ; 0.000 ; N/A      ; N/A     ; -2686.080           ;
+------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 11.227 ; 11.513 ; Rise       ; clock           ;
;  address[0] ; clock      ; 10.213 ; 10.613 ; Rise       ; clock           ;
;  address[1] ; clock      ; 10.005 ; 10.250 ; Rise       ; clock           ;
;  address[2] ; clock      ; 10.909 ; 11.240 ; Rise       ; clock           ;
;  address[3] ; clock      ; 10.580 ; 10.982 ; Rise       ; clock           ;
;  address[4] ; clock      ; 10.654 ; 11.066 ; Rise       ; clock           ;
;  address[5] ; clock      ; 11.227 ; 11.513 ; Rise       ; clock           ;
;  address[6] ; clock      ; 11.040 ; 11.383 ; Rise       ; clock           ;
;  address[7] ; clock      ; 10.950 ; 11.252 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 5.359  ; 5.690  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 4.735  ; 5.181  ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 5.345  ; 5.690  ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 5.359  ; 5.674  ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 4.030  ; 4.427  ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 5.020  ; 5.369  ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 4.950  ; 5.440  ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 3.436  ; 3.494  ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 2.229  ; 2.340  ; Rise       ; clock           ;
; writen      ; clock      ; 9.832  ; 10.254 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -0.852 ; -1.462 ; Rise       ; clock           ;
;  address[0] ; clock      ; -1.199 ; -1.896 ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.080 ; -1.676 ; Rise       ; clock           ;
;  address[2] ; clock      ; -0.852 ; -1.462 ; Rise       ; clock           ;
;  address[3] ; clock      ; -1.188 ; -1.854 ; Rise       ; clock           ;
;  address[4] ; clock      ; -1.137 ; -1.788 ; Rise       ; clock           ;
;  address[5] ; clock      ; -0.990 ; -1.622 ; Rise       ; clock           ;
;  address[6] ; clock      ; -1.176 ; -1.831 ; Rise       ; clock           ;
;  address[7] ; clock      ; -1.213 ; -1.861 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 0.793  ; 0.669  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -0.746 ; -1.306 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -0.758 ; -1.321 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -0.723 ; -1.272 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -0.738 ; -1.288 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -0.935 ; -1.534 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -0.757 ; -1.307 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 0.793  ; 0.669  ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 0.365  ; 0.213  ; Rise       ; clock           ;
; writen      ; clock      ; -1.670 ; -2.313 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; data_out[*]     ; clock      ; 11.510 ; 11.426 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 10.465 ; 10.445 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 11.510 ; 11.426 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 10.615 ; 10.482 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 10.537 ; 10.427 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 9.012  ; 8.900  ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 9.142  ; 9.085  ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 10.203 ; 10.086 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 10.056 ; 10.077 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 7.190  ; 7.271  ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 7.190  ; 7.271  ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 6.863  ; 6.967  ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.857  ; 5.844  ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.828  ; 5.812  ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 5.518  ; 5.512  ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 6.111  ; 6.073  ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.887  ; 5.871  ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 5.935  ; 5.903  ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 8.345  ; 8.418  ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.747  ; 5.740  ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.733  ; 5.712  ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.824  ; 5.801  ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 8.345  ; 8.418  ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 6.312  ; 6.267  ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.811  ; 5.799  ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 6.826  ; 6.926  ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.775  ; 5.775  ; Rise       ; clock           ;
; port_out_02[*]  ; clock      ; 8.347  ; 8.393  ; Rise       ; clock           ;
;  port_out_02[0] ; clock      ; 5.851  ; 5.845  ; Rise       ; clock           ;
;  port_out_02[1] ; clock      ; 6.076  ; 6.037  ; Rise       ; clock           ;
;  port_out_02[2] ; clock      ; 5.866  ; 5.851  ; Rise       ; clock           ;
;  port_out_02[3] ; clock      ; 5.834  ; 5.821  ; Rise       ; clock           ;
;  port_out_02[4] ; clock      ; 7.530  ; 7.409  ; Rise       ; clock           ;
;  port_out_02[5] ; clock      ; 5.851  ; 5.840  ; Rise       ; clock           ;
;  port_out_02[6] ; clock      ; 8.347  ; 8.393  ; Rise       ; clock           ;
;  port_out_02[7] ; clock      ; 6.093  ; 6.066  ; Rise       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 3.428 ; 3.560 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 3.428 ; 3.591 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 3.440 ; 3.560 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 3.508 ; 3.662 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 3.615 ; 3.763 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 3.751 ; 3.912 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 3.868 ; 4.037 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 3.495 ; 3.633 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 4.073 ; 4.319 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 2.863 ; 2.914 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 3.924 ; 4.051 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 3.787 ; 3.905 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 3.039 ; 3.120 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 3.018 ; 3.089 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 2.863 ; 2.914 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 3.131 ; 3.221 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 3.051 ; 3.132 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 3.054 ; 3.149 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 2.963 ; 3.025 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 2.977 ; 3.037 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 2.963 ; 3.025 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 3.006 ; 3.076 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 4.493 ; 4.701 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 3.233 ; 3.327 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 3.010 ; 3.081 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 3.756 ; 3.866 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 2.983 ; 3.050 ; Rise       ; clock           ;
; port_out_02[*]  ; clock      ; 3.026 ; 3.105 ; Rise       ; clock           ;
;  port_out_02[0] ; clock      ; 3.034 ; 3.116 ; Rise       ; clock           ;
;  port_out_02[1] ; clock      ; 3.129 ; 3.221 ; Rise       ; clock           ;
;  port_out_02[2] ; clock      ; 3.036 ; 3.120 ; Rise       ; clock           ;
;  port_out_02[3] ; clock      ; 3.026 ; 3.105 ; Rise       ; clock           ;
;  port_out_02[4] ; clock      ; 3.789 ; 3.960 ; Rise       ; clock           ;
;  port_out_02[5] ; clock      ; 3.037 ; 3.118 ; Rise       ; clock           ;
;  port_out_02[6] ; clock      ; 4.494 ; 4.709 ; Rise       ; clock           ;
;  port_out_02[7] ; clock      ; 3.123 ; 3.214 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 14.540 ; 14.498 ; 14.958 ; 14.997 ;
; address[0]    ; data_out[1] ; 14.590 ; 14.493 ; 15.007 ; 14.991 ;
; address[0]    ; data_out[2] ; 14.493 ; 14.360 ; 15.005 ; 14.848 ;
; address[0]    ; data_out[3] ; 14.813 ; 14.679 ; 15.312 ; 15.198 ;
; address[0]    ; data_out[4] ; 12.783 ; 12.656 ; 13.291 ; 13.254 ;
; address[0]    ; data_out[5] ; 13.235 ; 13.163 ; 13.745 ; 13.763 ;
; address[0]    ; data_out[6] ; 14.107 ; 13.989 ; 14.648 ; 14.603 ;
; address[0]    ; data_out[7] ; 15.569 ; 15.589 ; 16.059 ; 16.152 ;
; address[1]    ; data_out[0] ; 14.775 ; 14.733 ; 15.088 ; 15.127 ;
; address[1]    ; data_out[1] ; 14.825 ; 14.728 ; 15.137 ; 15.121 ;
; address[1]    ; data_out[2] ; 14.728 ; 14.595 ; 15.135 ; 14.978 ;
; address[1]    ; data_out[3] ; 15.048 ; 14.914 ; 15.442 ; 15.328 ;
; address[1]    ; data_out[4] ; 13.018 ; 12.891 ; 13.421 ; 13.384 ;
; address[1]    ; data_out[5] ; 13.470 ; 13.398 ; 13.875 ; 13.893 ;
; address[1]    ; data_out[6] ; 14.342 ; 14.224 ; 14.778 ; 14.733 ;
; address[1]    ; data_out[7] ; 15.804 ; 15.824 ; 16.189 ; 16.282 ;
; address[2]    ; data_out[0] ; 17.758 ; 17.716 ; 18.294 ; 18.333 ;
; address[2]    ; data_out[1] ; 17.808 ; 17.711 ; 18.343 ; 18.327 ;
; address[2]    ; data_out[2] ; 17.711 ; 17.578 ; 18.341 ; 18.184 ;
; address[2]    ; data_out[3] ; 18.031 ; 17.897 ; 18.648 ; 18.534 ;
; address[2]    ; data_out[4] ; 16.001 ; 15.874 ; 16.627 ; 16.590 ;
; address[2]    ; data_out[5] ; 16.453 ; 16.381 ; 17.081 ; 17.099 ;
; address[2]    ; data_out[6] ; 17.325 ; 17.207 ; 17.984 ; 17.939 ;
; address[2]    ; data_out[7] ; 18.787 ; 18.807 ; 19.395 ; 19.488 ;
; address[3]    ; data_out[0] ; 16.638 ; 16.596 ; 17.143 ; 17.182 ;
; address[3]    ; data_out[1] ; 16.688 ; 16.591 ; 17.192 ; 17.176 ;
; address[3]    ; data_out[2] ; 16.591 ; 16.458 ; 17.190 ; 17.033 ;
; address[3]    ; data_out[3] ; 16.911 ; 16.777 ; 17.497 ; 17.383 ;
; address[3]    ; data_out[4] ; 14.881 ; 14.754 ; 15.476 ; 15.439 ;
; address[3]    ; data_out[5] ; 15.333 ; 15.261 ; 15.930 ; 15.948 ;
; address[3]    ; data_out[6] ; 16.205 ; 16.087 ; 16.833 ; 16.788 ;
; address[3]    ; data_out[7] ; 17.667 ; 17.687 ; 18.244 ; 18.337 ;
; address[4]    ; data_out[0] ; 14.760 ; 14.799 ; 15.216 ; 15.174 ;
; address[4]    ; data_out[1] ; 14.809 ; 14.793 ; 15.266 ; 15.169 ;
; address[4]    ; data_out[2] ; 14.807 ; 14.650 ; 15.169 ; 15.036 ;
; address[4]    ; data_out[3] ; 15.114 ; 15.000 ; 15.489 ; 15.355 ;
; address[4]    ; data_out[4] ; 13.093 ; 13.056 ; 13.459 ; 13.332 ;
; address[4]    ; data_out[5] ; 13.547 ; 13.565 ; 13.911 ; 13.839 ;
; address[4]    ; data_out[6] ; 14.450 ; 14.405 ; 14.783 ; 14.665 ;
; address[4]    ; data_out[7] ; 15.861 ; 15.954 ; 16.245 ; 16.265 ;
; address[5]    ; data_out[0] ; 15.409 ; 15.448 ; 15.776 ; 15.734 ;
; address[5]    ; data_out[1] ; 15.458 ; 15.442 ; 15.826 ; 15.729 ;
; address[5]    ; data_out[2] ; 15.456 ; 15.299 ; 15.729 ; 15.596 ;
; address[5]    ; data_out[3] ; 15.763 ; 15.649 ; 16.049 ; 15.915 ;
; address[5]    ; data_out[4] ; 13.742 ; 13.705 ; 14.019 ; 13.892 ;
; address[5]    ; data_out[5] ; 14.196 ; 14.214 ; 14.471 ; 14.399 ;
; address[5]    ; data_out[6] ; 15.099 ; 15.054 ; 15.343 ; 15.225 ;
; address[5]    ; data_out[7] ; 16.510 ; 16.603 ; 16.805 ; 16.825 ;
; address[6]    ; data_out[0] ; 15.935 ; 15.974 ; 16.348 ; 16.306 ;
; address[6]    ; data_out[1] ; 15.984 ; 15.968 ; 16.398 ; 16.301 ;
; address[6]    ; data_out[2] ; 15.982 ; 15.825 ; 16.301 ; 16.168 ;
; address[6]    ; data_out[3] ; 16.289 ; 16.175 ; 16.621 ; 16.487 ;
; address[6]    ; data_out[4] ; 14.268 ; 14.231 ; 14.591 ; 14.464 ;
; address[6]    ; data_out[5] ; 14.722 ; 14.740 ; 15.043 ; 14.971 ;
; address[6]    ; data_out[6] ; 15.625 ; 15.580 ; 15.915 ; 15.797 ;
; address[6]    ; data_out[7] ; 17.036 ; 17.129 ; 17.377 ; 17.397 ;
; address[7]    ; data_out[0] ; 15.245 ; 15.284 ; 15.584 ; 15.542 ;
; address[7]    ; data_out[1] ; 15.294 ; 15.278 ; 15.634 ; 15.537 ;
; address[7]    ; data_out[2] ; 15.292 ; 15.135 ; 15.537 ; 15.404 ;
; address[7]    ; data_out[3] ; 15.599 ; 15.485 ; 15.857 ; 15.723 ;
; address[7]    ; data_out[4] ; 13.578 ; 13.541 ; 13.827 ; 13.700 ;
; address[7]    ; data_out[5] ; 14.032 ; 14.050 ; 14.279 ; 14.207 ;
; address[7]    ; data_out[6] ; 14.935 ; 14.890 ; 15.151 ; 15.033 ;
; address[7]    ; data_out[7] ; 16.346 ; 16.439 ; 16.613 ; 16.633 ;
; port_in_00[0] ; data_out[0] ; 9.984  ; 9.964  ; 10.270 ; 10.241 ;
; port_in_00[1] ; data_out[1] ; 10.130 ; 10.055 ; 10.449 ; 10.365 ;
; port_in_00[2] ; data_out[2] ; 10.078 ; 9.890  ; 10.421 ; 10.288 ;
; port_in_00[3] ; data_out[3] ; 10.243 ; 10.093 ; 10.576 ; 10.466 ;
; port_in_00[4] ; data_out[4] ; 8.847  ; 8.744  ; 9.260  ; 9.148  ;
; port_in_00[5] ; data_out[5] ; 6.885  ; 6.837  ; 7.014  ; 6.957  ;
; port_in_00[6] ; data_out[6] ; 9.498  ; 9.390  ; 9.860  ; 9.743  ;
; port_in_00[7] ; data_out[7] ; 9.102  ; 9.132  ; 9.471  ; 9.492  ;
; port_in_01[0] ; data_out[0] ; 8.137  ;        ;        ; 8.534  ;
; port_in_01[1] ; data_out[1] ; 8.795  ;        ;        ; 9.115  ;
; port_in_01[2] ; data_out[2] ; 9.831  ;        ;        ; 10.065 ;
; port_in_01[3] ; data_out[3] ; 9.694  ;        ;        ; 9.888  ;
; port_in_01[4] ; data_out[4] ; 8.031  ;        ;        ; 8.309  ;
; port_in_01[5] ; data_out[5] ; 8.829  ;        ;        ; 9.220  ;
; port_in_01[6] ; data_out[6] ; 9.349  ;        ;        ; 9.620  ;
; port_in_01[7] ; data_out[7] ; 8.891  ;        ;        ; 9.288  ;
; port_in_02[0] ; data_out[0] ; 8.464  ;        ;        ; 8.818  ;
; port_in_02[1] ; data_out[1] ; 8.210  ;        ;        ; 8.471  ;
; port_in_02[2] ; data_out[2] ; 9.162  ;        ;        ; 9.332  ;
; port_in_02[3] ; data_out[3] ; 10.030 ;        ;        ; 10.266 ;
; port_in_02[4] ; data_out[4] ; 8.280  ;        ;        ; 8.578  ;
; port_in_02[5] ; data_out[5] ; 8.071  ;        ;        ; 8.391  ;
; port_in_02[6] ; data_out[6] ; 7.531  ;        ;        ; 7.584  ;
; port_in_02[7] ; data_out[7] ; 9.010  ;        ;        ; 9.444  ;
+---------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 6.642 ; 6.767 ; 7.482 ; 7.594 ;
; address[0]    ; data_out[1] ; 6.619 ; 6.706 ; 7.477 ; 7.564 ;
; address[0]    ; data_out[2] ; 6.643 ; 6.812 ; 7.277 ; 7.483 ;
; address[0]    ; data_out[3] ; 6.892 ; 7.078 ; 7.527 ; 7.744 ;
; address[0]    ; data_out[4] ; 5.982 ; 6.058 ; 6.648 ; 6.708 ;
; address[0]    ; data_out[5] ; 6.156 ; 6.267 ; 6.868 ; 6.963 ;
; address[0]    ; data_out[6] ; 6.602 ; 6.757 ; 7.271 ; 7.412 ;
; address[0]    ; data_out[7] ; 6.241 ; 6.413 ; 7.085 ; 7.257 ;
; address[1]    ; data_out[0] ; 6.457 ; 6.582 ; 6.858 ; 6.983 ;
; address[1]    ; data_out[1] ; 6.383 ; 6.470 ; 6.835 ; 6.922 ;
; address[1]    ; data_out[2] ; 6.454 ; 6.661 ; 6.907 ; 7.114 ;
; address[1]    ; data_out[3] ; 6.655 ; 6.841 ; 7.108 ; 7.294 ;
; address[1]    ; data_out[4] ; 5.784 ; 5.853 ; 6.198 ; 6.274 ;
; address[1]    ; data_out[5] ; 5.919 ; 6.030 ; 6.372 ; 6.483 ;
; address[1]    ; data_out[6] ; 6.403 ; 6.551 ; 6.818 ; 6.973 ;
; address[1]    ; data_out[7] ; 5.991 ; 6.163 ; 6.457 ; 6.629 ;
; address[2]    ; data_out[0] ; 8.431 ; 8.556 ; 8.840 ; 8.965 ;
; address[2]    ; data_out[1] ; 8.357 ; 8.444 ; 8.817 ; 8.904 ;
; address[2]    ; data_out[2] ; 8.346 ; 8.515 ; 8.780 ; 8.986 ;
; address[2]    ; data_out[3] ; 8.609 ; 8.782 ; 9.030 ; 9.247 ;
; address[2]    ; data_out[4] ; 7.686 ; 7.772 ; 8.151 ; 8.211 ;
; address[2]    ; data_out[5] ; 7.893 ; 8.004 ; 8.354 ; 8.465 ;
; address[2]    ; data_out[6] ; 8.309 ; 8.488 ; 8.774 ; 8.915 ;
; address[2]    ; data_out[7] ; 7.965 ; 8.137 ; 8.439 ; 8.611 ;
; address[3]    ; data_out[0] ; 7.850 ; 7.975 ; 8.185 ; 8.310 ;
; address[3]    ; data_out[1] ; 7.776 ; 7.863 ; 8.162 ; 8.249 ;
; address[3]    ; data_out[2] ; 7.765 ; 7.934 ; 8.125 ; 8.331 ;
; address[3]    ; data_out[3] ; 8.028 ; 8.201 ; 8.375 ; 8.592 ;
; address[3]    ; data_out[4] ; 7.105 ; 7.191 ; 7.496 ; 7.556 ;
; address[3]    ; data_out[5] ; 7.312 ; 7.423 ; 7.699 ; 7.810 ;
; address[3]    ; data_out[6] ; 7.728 ; 7.907 ; 8.119 ; 8.260 ;
; address[3]    ; data_out[7] ; 7.384 ; 7.556 ; 7.784 ; 7.956 ;
; address[4]    ; data_out[0] ; 6.339 ; 6.464 ; 7.173 ; 7.298 ;
; address[4]    ; data_out[1] ; 6.316 ; 6.403 ; 7.099 ; 7.186 ;
; address[4]    ; data_out[2] ; 6.388 ; 6.595 ; 7.170 ; 7.377 ;
; address[4]    ; data_out[3] ; 6.589 ; 6.775 ; 7.371 ; 7.557 ;
; address[4]    ; data_out[4] ; 5.679 ; 5.755 ; 6.500 ; 6.569 ;
; address[4]    ; data_out[5] ; 5.853 ; 5.964 ; 6.635 ; 6.746 ;
; address[4]    ; data_out[6] ; 6.299 ; 6.454 ; 7.119 ; 7.267 ;
; address[4]    ; data_out[7] ; 5.938 ; 6.110 ; 6.707 ; 6.879 ;
; address[5]    ; data_out[0] ; 5.780 ; 5.905 ; 6.525 ; 6.650 ;
; address[5]    ; data_out[1] ; 5.802 ; 5.889 ; 6.545 ; 6.632 ;
; address[5]    ; data_out[2] ; 5.906 ; 6.112 ; 6.702 ; 6.871 ;
; address[5]    ; data_out[3] ; 6.156 ; 6.373 ; 6.948 ; 7.137 ;
; address[5]    ; data_out[4] ; 5.121 ; 5.197 ; 5.867 ; 5.943 ;
; address[5]    ; data_out[5] ; 5.341 ; 5.452 ; 6.086 ; 6.197 ;
; address[5]    ; data_out[6] ; 5.746 ; 5.901 ; 6.492 ; 6.647 ;
; address[5]    ; data_out[7] ; 5.782 ; 5.954 ; 6.514 ; 6.686 ;
; address[6]    ; data_out[0] ; 6.020 ; 6.145 ; 6.787 ; 6.912 ;
; address[6]    ; data_out[1] ; 6.042 ; 6.129 ; 6.807 ; 6.894 ;
; address[6]    ; data_out[2] ; 6.146 ; 6.352 ; 6.964 ; 7.133 ;
; address[6]    ; data_out[3] ; 6.396 ; 6.613 ; 7.210 ; 7.399 ;
; address[6]    ; data_out[4] ; 5.361 ; 5.437 ; 6.129 ; 6.205 ;
; address[6]    ; data_out[5] ; 5.581 ; 5.692 ; 6.348 ; 6.459 ;
; address[6]    ; data_out[6] ; 5.986 ; 6.141 ; 6.754 ; 6.909 ;
; address[6]    ; data_out[7] ; 6.022 ; 6.194 ; 6.776 ; 6.948 ;
; address[7]    ; data_out[0] ; 4.476 ; 4.583 ; 5.125 ; 5.251 ;
; address[7]    ; data_out[1] ; 4.490 ; 4.559 ; 5.140 ; 5.228 ;
; address[7]    ; data_out[2] ; 4.466 ; 4.558 ; 5.119 ; 5.230 ;
; address[7]    ; data_out[3] ; 4.668 ; 4.760 ; 5.318 ; 5.429 ;
; address[7]    ; data_out[4] ; 4.045 ; 4.135 ; 4.696 ; 4.729 ;
; address[7]    ; data_out[5] ; 4.229 ; 4.303 ; 4.836 ; 4.934 ;
; address[7]    ; data_out[6] ; 4.785 ; 4.908 ; 5.499 ; 5.534 ;
; address[7]    ; data_out[7] ; 4.854 ; 4.994 ; 5.517 ; 5.676 ;
; port_in_00[0] ; data_out[0] ; 5.015 ; 5.140 ; 5.725 ; 5.843 ;
; port_in_00[1] ; data_out[1] ; 5.081 ; 5.168 ; 5.753 ; 5.833 ;
; port_in_00[2] ; data_out[2] ; 4.961 ; 5.168 ; 5.578 ; 5.740 ;
; port_in_00[3] ; data_out[3] ; 5.102 ; 5.288 ; 5.678 ; 5.883 ;
; port_in_00[4] ; data_out[4] ; 4.477 ; 4.553 ; 5.121 ; 5.190 ;
; port_in_00[5] ; data_out[5] ; 3.501 ; 3.612 ; 3.813 ; 3.917 ;
; port_in_00[6] ; data_out[6] ; 4.752 ; 4.907 ; 5.328 ; 5.476 ;
; port_in_00[7] ; data_out[7] ; 4.616 ; 4.788 ; 5.230 ; 5.395 ;
; port_in_01[0] ; data_out[0] ; 4.161 ;       ;       ; 4.893 ;
; port_in_01[1] ; data_out[1] ; 4.454 ;       ;       ; 5.174 ;
; port_in_01[2] ; data_out[2] ; 4.956 ;       ;       ; 5.771 ;
; port_in_01[3] ; data_out[3] ; 4.872 ;       ;       ; 5.621 ;
; port_in_01[4] ; data_out[4] ; 4.095 ;       ;       ; 4.755 ;
; port_in_01[5] ; data_out[5] ; 4.481 ;       ;       ; 5.241 ;
; port_in_01[6] ; data_out[6] ; 4.738 ;       ;       ; 5.486 ;
; port_in_01[7] ; data_out[7] ; 4.557 ;       ;       ; 5.319 ;
; port_in_02[0] ; data_out[0] ; 4.303 ;       ;       ; 5.031 ;
; port_in_02[1] ; data_out[1] ; 4.178 ;       ;       ; 4.827 ;
; port_in_02[2] ; data_out[2] ; 4.614 ;       ;       ; 5.375 ;
; port_in_02[3] ; data_out[3] ; 4.986 ;       ;       ; 5.774 ;
; port_in_02[4] ; data_out[4] ; 4.224 ;       ;       ; 4.934 ;
; port_in_02[5] ; data_out[5] ; 4.116 ;       ;       ; 4.794 ;
; port_in_02[6] ; data_out[6] ; 3.825 ;       ;       ; 4.260 ;
; port_in_02[7] ; data_out[7] ; 4.601 ;       ;       ; 5.379 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; data_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; port_in_02[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writen                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.33 V              ; -0.00259 V          ; 0.108 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.33 V             ; -0.00259 V         ; 0.108 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; port_out_00[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.33 V              ; -0.0027 V           ; 0.131 V                              ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.33 V             ; -0.0027 V          ; 0.131 V                             ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; port_out_00[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.33 V              ; -0.00259 V          ; 0.108 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.33 V             ; -0.00259 V         ; 0.108 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; port_out_01[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.33 V              ; -0.0027 V           ; 0.131 V                              ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.33 V             ; -0.0027 V          ; 0.131 V                             ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; port_out_01[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.33 V              ; -0.0027 V           ; 0.131 V                              ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.33 V             ; -0.0027 V          ; 0.131 V                             ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; port_out_02[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-07 V                   ; 2.35 V              ; -0.0133 V           ; 0.084 V                              ; 0.028 V                              ; 4.31e-10 s                  ; 3.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-07 V                  ; 2.35 V             ; -0.0133 V          ; 0.084 V                             ; 0.028 V                             ; 4.31e-10 s                 ; 3.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.8e-07 V                    ; 2.35 V              ; -0.00679 V          ; 0.09 V                               ; 0.045 V                              ; 6.2e-10 s                   ; 7.91e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.8e-07 V                   ; 2.35 V             ; -0.00679 V         ; 0.09 V                              ; 0.045 V                             ; 6.2e-10 s                  ; 7.91e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; data_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; port_out_00[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; port_out_00[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; port_out_01[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; port_out_01[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; port_out_01[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; port_out_02[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 42    ; 42    ;
; Unconstrained Input Port Paths  ; 20966 ; 20966 ;
; Unconstrained Output Ports      ; 32    ; 32    ;
; Unconstrained Output Port Paths ; 128   ; 128   ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri Mar 26 08:40:47 2021
Info: Command: quartus_sta memory -c memory
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'memory.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.234
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.234             -39.539 clock 
Info (332146): Worst-case hold slack is 1.545
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.545               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2686.080 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.746
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.746             -36.258 clock 
Info (332146): Worst-case hold slack is 1.406
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.406               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2686.080 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.242
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.242             -16.736 clock 
Info (332146): Worst-case hold slack is 0.685
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.685               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2221.905 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4708 megabytes
    Info: Processing ended: Fri Mar 26 08:40:50 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


