Fitter report for proc
Thu Mar 08 17:39:48 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Thu Mar 08 17:39:48 2012         ;
; Quartus II 32-bit Version          ; 11.1 Build 216 11/23/2011 SP 1 SJ Web Edition ;
; Revision Name                      ; proc                                          ;
; Top-level Entity Name              ; proc                                          ;
; Family                             ; Cyclone III                                   ;
; Device                             ; EP3C16F484C6                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 978 / 15,408 ( 6 % )                          ;
;     Total combinational functions  ; 812 / 15,408 ( 5 % )                          ;
;     Dedicated logic registers      ; 628 / 15,408 ( 4 % )                          ;
; Total registers                    ; 628                                           ;
; Total pins                         ; 14 / 347 ( 4 % )                              ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                               ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; LCD[0]   ; Missing drive strength and slew rate ;
; LCD[1]   ; Missing drive strength and slew rate ;
; LCD[2]   ; Missing drive strength and slew rate ;
; LCD[3]   ; Missing drive strength and slew rate ;
; LCD[4]   ; Missing drive strength and slew rate ;
; LCD[5]   ; Missing drive strength and slew rate ;
; LCD[6]   ; Missing drive strength and slew rate ;
; LCD[7]   ; Missing drive strength and slew rate ;
; lcdRS    ; Missing drive strength and slew rate ;
; lcdRW    ; Missing drive strength and slew rate ;
; lcdEn    ; Missing drive strength and slew rate ;
; LED      ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1483 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1483 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1473    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/quartus_workspace/rob_processor/proc.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 978 / 15,408 ( 6 % )     ;
;     -- Combinational with no register       ; 350                      ;
;     -- Register only                        ; 166                      ;
;     -- Combinational with a register        ; 462                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 396                      ;
;     -- 3 input functions                    ; 157                      ;
;     -- <=2 input functions                  ; 259                      ;
;     -- Register only                        ; 166                      ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 696                      ;
;     -- arithmetic mode                      ; 116                      ;
;                                             ;                          ;
; Total registers*                            ; 628 / 17,068 ( 4 % )     ;
;     -- Dedicated logic registers            ; 628 / 15,408 ( 4 % )     ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 75 / 963 ( 8 % )         ;
; User inserted logic elements                ; 0                        ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 14 / 347 ( 4 % )         ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
; Global signals                              ; 4                        ;
; M9Ks                                        ; 0 / 56 ( 0 % )           ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )      ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )      ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 4 / 20 ( 20 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%             ;
; Peak interconnect usage (total/H/V)         ; 14% / 13% / 15%          ;
; Maximum fan-out node                        ; clkDiv:U0|clkOut~clkctrl ;
; Maximum fan-out                             ; 503                      ;
; Highest non-global fan-out signal           ; reset~input              ;
; Highest non-global fan-out                  ; 158                      ;
; Total fan-out                               ; 4575                     ;
; Average fan-out                             ; 2.78                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 978 / 15408 ( 6 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 350                 ; 0                              ;
;     -- Register only                        ; 166                 ; 0                              ;
;     -- Combinational with a register        ; 462                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 396                 ; 0                              ;
;     -- 3 input functions                    ; 157                 ; 0                              ;
;     -- <=2 input functions                  ; 259                 ; 0                              ;
;     -- Register only                        ; 166                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 696                 ; 0                              ;
;     -- arithmetic mode                      ; 116                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 628                 ; 0                              ;
;     -- Dedicated logic registers            ; 628 / 15408 ( 4 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 75 / 963 ( 7 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 14                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 4 / 24 ( 16 % )     ; 0 / 24 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 4570                ; 5                              ;
;     -- Registered Connections               ; 1563                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 2                   ; 0                              ;
;     -- Output Ports                         ; 12                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk   ; G21   ; 6        ; 41           ; 15           ; 0            ; 81                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; reset ; F1    ; 1        ; 0            ; 23           ; 0            ; 158                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LCD[0] ; D22   ; 6        ; 41           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD[1] ; D21   ; 6        ; 41           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD[2] ; C22   ; 6        ; 41           ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD[3] ; C21   ; 6        ; 41           ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD[4] ; B22   ; 6        ; 41           ; 26           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD[5] ; B21   ; 6        ; 41           ; 26           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD[6] ; D20   ; 6        ; 41           ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD[7] ; C20   ; 6        ; 41           ; 27           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED    ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcdEn  ; E21   ; 6        ; 41           ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcdRS  ; F22   ; 6        ; 41           ; 22           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcdRW  ; E22   ; 6        ; 41           ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; E22      ; DIFFIO_R9n, nWE                        ; Use as regular IO        ; lcdRW                   ; Dual Purpose Pin          ;
; E21      ; DIFFIO_R9p, nOE                        ; Use as regular IO        ; lcdEn                   ; Dual Purpose Pin          ;
; B22      ; DIFFIO_R3n, PADD22                     ; Use as regular IO        ; LCD[4]                  ; Dual Purpose Pin          ;
; B21      ; DIFFIO_R3p, PADD21                     ; Use as regular IO        ; LCD[5]                  ; Dual Purpose Pin          ;
; C20      ; DIFFIO_R2n, PADD20, DQS2R/CQ3R,CDPCLK5 ; Use as regular IO        ; LCD[7]                  ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 6 / 33 ( 18 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 41 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 13 / 43 ( 30 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 47 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 313        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; LCD[5]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 268        ; 6        ; LCD[4]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; LCD[7]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 267        ; 6        ; LCD[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 266        ; 6        ; LCD[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; LCD[6]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D21      ; 261        ; 6        ; LCD[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 260        ; 6        ; LCD[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; lcdEn                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 255        ; 6        ; lcdRW                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 16         ; 1        ; reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; lcdRS                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; LED                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                     ;
+-----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------+--------------+
; Compilation Hierarchy Node  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name          ; Library Name ;
+-----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------+--------------+
; |proc                       ; 978 (1)     ; 628 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 14   ; 0            ; 350 (1)      ; 166 (0)           ; 462 (35)         ; |proc                        ;              ;
;    |AC:ac|                  ; 38 (38)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 32 (32)          ; |proc|AC:ac                  ;              ;
;    |ALU:alu|                ; 72 (72)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 17 (17)          ; |proc|ALU:alu                ;              ;
;    |ControlBlock:ctrlBlock| ; 118 (118)   ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (92)      ; 0 (0)             ; 26 (26)          ; |proc|ControlBlock:ctrlBlock ;              ;
;    |IR:ir|                  ; 37 (37)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 35 (35)          ; |proc|IR:ir                  ;              ;
;    |LCD_Driver:lcd|         ; 135 (135)   ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (91)      ; 9 (9)             ; 35 (35)          ; |proc|LCD_Driver:lcd         ;              ;
;    |MAR:mar|                ; 27 (27)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 13 (13)           ; 13 (13)          ; |proc|MAR:mar                ;              ;
;    |MDR:mdr|                ; 37 (37)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 35 (35)          ; |proc|MDR:mdr                ;              ;
;    |Memory:mem|             ; 355 (355)   ; 306 (306)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 117 (117)         ; 190 (190)        ; |proc|Memory:mem             ;              ;
;    |PC:pc|                  ; 39 (39)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 18 (18)           ; 19 (19)          ; |proc|PC:pc                  ;              ;
;    |clkDiv10Khz:U1|         ; 43 (43)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 1 (1)             ; 26 (26)          ; |proc|clkDiv10Khz:U1         ;              ;
;    |clkDiv:U0|              ; 50 (50)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 1 (1)             ; 26 (26)          ; |proc|clkDiv:U0              ;              ;
;    |clkDivMed:U2|           ; 45 (45)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 27 (27)          ; |proc|clkDivMed:U2           ;              ;
+-----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+--------+----------+---------------+---------------+-----------------------+-----+------+
; Name   ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------+----------+---------------+---------------+-----------------------+-----+------+
; LCD[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcdRS  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcdRW  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcdEn  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset  ; Input    ; --            ; (6) 2223 ps   ; --                    ; --  ; --   ;
+--------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                         ;
+------------------------------------------+-------------------+---------+
; Source Pin / Fanout                      ; Pad To Core Index ; Setting ;
+------------------------------------------+-------------------+---------+
; clk                                      ;                   ;         ;
; reset                                    ;                   ;         ;
;      - ControlBlock:ctrlBlock|lcdRst     ; 1                 ; 6       ;
;      - ControlBlock:ctrlBlock|count[2]   ; 1                 ; 6       ;
;      - ControlBlock:ctrlBlock|count[1]   ; 1                 ; 6       ;
;      - ControlBlock:ctrlBlock|count[0]   ; 1                 ; 6       ;
;      - ControlBlock:ctrlBlock|wIR        ; 1                 ; 6       ;
;      - ControlBlock:ctrlBlock|cALU[0]    ; 1                 ; 6       ;
;      - ControlBlock:ctrlBlock|cALU[1]    ; 1                 ; 6       ;
;      - ControlBlock:ctrlBlock|eALU       ; 1                 ; 6       ;
;      - ControlBlock:ctrlBlock|rIR        ; 1                 ; 6       ;
;      - ControlBlock:ctrlBlock|wAC        ; 1                 ; 6       ;
;      - ControlBlock:ctrlBlock|rAC        ; 1                 ; 6       ;
;      - ControlBlock:ctrlBlock|wMDRmem    ; 1                 ; 6       ;
;      - ControlBlock:ctrlBlock|rMDR       ; 1                 ; 6       ;
;      - ControlBlock:ctrlBlock|rPC        ; 1                 ; 6       ;
;      - ControlBlock:ctrlBlock|incPC      ; 1                 ; 6       ;
;      - ControlBlock:ctrlBlock|wMem       ; 1                 ; 6       ;
;      - ControlBlock:ctrlBlock|rMem       ; 1                 ; 6       ;
;      - ControlBlock:ctrlBlock|wMAR       ; 1                 ; 6       ;
;      - ControlBlock:ctrlBlock|rMAR       ; 1                 ; 6       ;
;      - PC:pc|PC[12]                      ; 1                 ; 6       ;
;      - PC:pc|PC[0]                       ; 1                 ; 6       ;
;      - PC:pc|PC[8]                       ; 1                 ; 6       ;
;      - PC:pc|PC[4]                       ; 1                 ; 6       ;
;      - PC:pc|PC[3]                       ; 1                 ; 6       ;
;      - PC:pc|PC[15]                      ; 1                 ; 6       ;
;      - PC:pc|PC[11]                      ; 1                 ; 6       ;
;      - PC:pc|PC[7]                       ; 1                 ; 6       ;
;      - PC:pc|PC[1]                       ; 1                 ; 6       ;
;      - PC:pc|PC[13]                      ; 1                 ; 6       ;
;      - PC:pc|PC[9]                       ; 1                 ; 6       ;
;      - PC:pc|PC[5]                       ; 1                 ; 6       ;
;      - PC:pc|PC[14]                      ; 1                 ; 6       ;
;      - PC:pc|PC[2]                       ; 1                 ; 6       ;
;      - PC:pc|PC[10]                      ; 1                 ; 6       ;
;      - PC:pc|PC[6]                       ; 1                 ; 6       ;
;      - PC:pc|PC[17]                      ; 1                 ; 6       ;
;      - PC:pc|PC[16]                      ; 1                 ; 6       ;
;      - ControlBlock:ctrlBlock|count[3]~1 ; 1                 ; 6       ;
;      - ControlBlock:ctrlBlock|count[3]~2 ; 1                 ; 6       ;
;      - ControlBlock:ctrlBlock|rPC~2      ; 1                 ; 6       ;
;      - PC:pc|PCout[17]~0                 ; 1                 ; 6       ;
;      - MDR:mdr|MDRout[12]~0              ; 1                 ; 6       ;
;      - MDR:mdr|MDRout[17]~1              ; 1                 ; 6       ;
;      - AC:ac|ACout[12]~0                 ; 1                 ; 6       ;
;      - AC:ac|ACout[17]~1                 ; 1                 ; 6       ;
;      - IR:ir|IRout[12]~0                 ; 1                 ; 6       ;
;      - IR:ir|IRout[17]~1                 ; 1                 ; 6       ;
;      - AC:ac|ACout[0]~2                  ; 1                 ; 6       ;
;      - MDR:mdr|MDRout[11]~2              ; 1                 ; 6       ;
;      - AC:ac|ACout[11]~3                 ; 1                 ; 6       ;
;      - IR:ir|IRout[11]~2                 ; 1                 ; 6       ;
;      - MDR:mdr|MDRout[10]~3              ; 1                 ; 6       ;
;      - AC:ac|ACout[10]~4                 ; 1                 ; 6       ;
;      - IR:ir|IRout[10]~3                 ; 1                 ; 6       ;
;      - MDR:mdr|MDRout[9]~4               ; 1                 ; 6       ;
;      - AC:ac|ACout[9]~5                  ; 1                 ; 6       ;
;      - IR:ir|IRout[9]~4                  ; 1                 ; 6       ;
;      - MDR:mdr|MDRout[8]~5               ; 1                 ; 6       ;
;      - AC:ac|ACout[8]~6                  ; 1                 ; 6       ;
;      - IR:ir|IRout[8]~5                  ; 1                 ; 6       ;
;      - MDR:mdr|MDRout[7]~6               ; 1                 ; 6       ;
;      - AC:ac|ACout[7]~7                  ; 1                 ; 6       ;
;      - IR:ir|IRout[7]~6                  ; 1                 ; 6       ;
;      - MDR:mdr|MDRout[6]~7               ; 1                 ; 6       ;
;      - AC:ac|ACout[6]~8                  ; 1                 ; 6       ;
;      - IR:ir|IRout[6]~7                  ; 1                 ; 6       ;
;      - MDR:mdr|MDRout[5]~8               ; 1                 ; 6       ;
;      - AC:ac|ACout[5]~9                  ; 1                 ; 6       ;
;      - IR:ir|IRout[5]~8                  ; 1                 ; 6       ;
;      - MDR:mdr|MDRout[4]~9               ; 1                 ; 6       ;
;      - AC:ac|ACout[4]~10                 ; 1                 ; 6       ;
;      - IR:ir|IRout[4]~9                  ; 1                 ; 6       ;
;      - MDR:mdr|MDRout[3]~10              ; 1                 ; 6       ;
;      - AC:ac|ACout[3]~11                 ; 1                 ; 6       ;
;      - IR:ir|IRout[3]~10                 ; 1                 ; 6       ;
;      - MDR:mdr|MDRout[2]~11              ; 1                 ; 6       ;
;      - AC:ac|ACout[2]~12                 ; 1                 ; 6       ;
;      - IR:ir|IRout[2]~11                 ; 1                 ; 6       ;
;      - MDR:mdr|MDRout[1]~12              ; 1                 ; 6       ;
;      - AC:ac|ACout[1]~13                 ; 1                 ; 6       ;
;      - IR:ir|IRout[1]~12                 ; 1                 ; 6       ;
;      - MDR:mdr|MDRout[0]~13              ; 1                 ; 6       ;
;      - AC:ac|ACout[0]~14                 ; 1                 ; 6       ;
;      - IR:ir|IRout[0]~13                 ; 1                 ; 6       ;
;      - MDR:mdr|MDRout[15]~14             ; 1                 ; 6       ;
;      - AC:ac|ACout[15]~15                ; 1                 ; 6       ;
;      - IR:ir|IRout[15]~14                ; 1                 ; 6       ;
;      - MDR:mdr|MDRout[14]~15             ; 1                 ; 6       ;
;      - AC:ac|ACout[14]~16                ; 1                 ; 6       ;
;      - IR:ir|IRout[14]~15                ; 1                 ; 6       ;
;      - MDR:mdr|MDRout[13]~16             ; 1                 ; 6       ;
;      - AC:ac|ACout[13]~17                ; 1                 ; 6       ;
;      - IR:ir|IRout[13]~16                ; 1                 ; 6       ;
;      - MDR:mdr|MDRout[16]~17             ; 1                 ; 6       ;
;      - AC:ac|ACout[16]~18                ; 1                 ; 6       ;
;      - IR:ir|IRout[16]~17                ; 1                 ; 6       ;
;      - MDR:mdr|MDRout[17]~18             ; 1                 ; 6       ;
;      - AC:ac|ACout[17]~19                ; 1                 ; 6       ;
;      - IR:ir|IRout[17]~18                ; 1                 ; 6       ;
;      - PC:pc|PC[16]~44                   ; 1                 ; 6       ;
;      - Memory:mem|DataOut[12]~0          ; 1                 ; 6       ;
;      - Memory:mem|Mem~0                  ; 1                 ; 6       ;
;      - Memory:mem|Mem[9][16]~2           ; 1                 ; 6       ;
;      - MAR:mar|MARout[0]~0               ; 1                 ; 6       ;
;      - MAR:mar|MARout[12]~1              ; 1                 ; 6       ;
;      - Memory:mem|Mem[10][8]~3           ; 1                 ; 6       ;
;      - MAR:mar|MARout[1]~2               ; 1                 ; 6       ;
;      - Memory:mem|Mem[8][7]~4            ; 1                 ; 6       ;
;      - Memory:mem|Mem[11][17]~5          ; 1                 ; 6       ;
;      - MAR:mar|MARout[3]~3               ; 1                 ; 6       ;
;      - Memory:mem|Mem[6][8]~7            ; 1                 ; 6       ;
;      - Memory:mem|Mem[5][8]~8            ; 1                 ; 6       ;
;      - Memory:mem|Mem[4][8]~9            ; 1                 ; 6       ;
;      - Memory:mem|Mem[7][11]~10          ; 1                 ; 6       ;
;      - MAR:mar|MARout[2]~4               ; 1                 ; 6       ;
;      - Memory:mem|Mem[1][16]~11          ; 1                 ; 6       ;
;      - Memory:mem|Mem[2][5]~12           ; 1                 ; 6       ;
;      - Memory:mem|Mem[0][1]~13           ; 1                 ; 6       ;
;      - Memory:mem|Mem[3][17]~14          ; 1                 ; 6       ;
;      - Memory:mem|Mem[14][16]~15         ; 1                 ; 6       ;
;      - Memory:mem|Mem[13][9]~16          ; 1                 ; 6       ;
;      - Memory:mem|Mem[12][14]~17         ; 1                 ; 6       ;
;      - Memory:mem|Mem[15][16]~18         ; 1                 ; 6       ;
;      - Memory:mem|Mem~19                 ; 1                 ; 6       ;
;      - Memory:mem|Mem~20                 ; 1                 ; 6       ;
;      - Memory:mem|Mem~21                 ; 1                 ; 6       ;
;      - Memory:mem|Mem~22                 ; 1                 ; 6       ;
;      - Memory:mem|Mem~23                 ; 1                 ; 6       ;
;      - Memory:mem|Mem~24                 ; 1                 ; 6       ;
;      - Memory:mem|Mem~25                 ; 1                 ; 6       ;
;      - Memory:mem|Mem~26                 ; 1                 ; 6       ;
;      - Memory:mem|Mem~27                 ; 1                 ; 6       ;
;      - Memory:mem|Mem~28                 ; 1                 ; 6       ;
;      - Memory:mem|Mem~29                 ; 1                 ; 6       ;
;      - Memory:mem|Mem~30                 ; 1                 ; 6       ;
;      - Memory:mem|Mem~31                 ; 1                 ; 6       ;
;      - Memory:mem|Mem~32                 ; 1                 ; 6       ;
;      - Memory:mem|Mem~33                 ; 1                 ; 6       ;
;      - Memory:mem|Mem~34                 ; 1                 ; 6       ;
;      - Memory:mem|Mem~35                 ; 1                 ; 6       ;
;      - Memory:mem|Mem~36                 ; 1                 ; 6       ;
;      - Memory:mem|Mem~37                 ; 1                 ; 6       ;
;      - Memory:mem|Mem~38                 ; 1                 ; 6       ;
;      - Memory:mem|Mem~39                 ; 1                 ; 6       ;
;      - Memory:mem|Mem~40                 ; 1                 ; 6       ;
;      - Memory:mem|Mem~41                 ; 1                 ; 6       ;
;      - Memory:mem|Mem~42                 ; 1                 ; 6       ;
;      - Memory:mem|Mem~43                 ; 1                 ; 6       ;
;      - Memory:mem|Mem~44                 ; 1                 ; 6       ;
;      - MAR:mar|MARout[12]~5              ; 1                 ; 6       ;
;      - MAR:mar|MARout[11]~6              ; 1                 ; 6       ;
;      - MAR:mar|MARout[10]~7              ; 1                 ; 6       ;
;      - MAR:mar|MARout[9]~8               ; 1                 ; 6       ;
;      - MAR:mar|MARout[4]~9               ; 1                 ; 6       ;
;      - MAR:mar|MARout[8]~10              ; 1                 ; 6       ;
;      - MAR:mar|MARout[7]~11              ; 1                 ; 6       ;
;      - MAR:mar|MARout[6]~12              ; 1                 ; 6       ;
;      - MAR:mar|MARout[5]~13              ; 1                 ; 6       ;
+------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                      ;
+------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                         ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; AC:ac|ACout[17]~1            ; LCCOMB_X23_Y18_N20 ; 37      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ControlBlock:ctrlBlock|eALU  ; FF_X22_Y15_N5      ; 18      ; Latch enable            ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; ControlBlock:ctrlBlock|rPC~2 ; LCCOMB_X26_Y15_N4  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ControlBlock:ctrlBlock|wIR   ; FF_X27_Y16_N19     ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; IR:ir|IRout[17]~1            ; LCCOMB_X24_Y17_N24 ; 36      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; LCD_Driver:lcd|always0~0     ; LCCOMB_X28_Y13_N28 ; 9       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; LCD_Driver:lcd|bitNum[7]~4   ; LCCOMB_X28_Y13_N12 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; MAR:mar|MARout[12]~1         ; LCCOMB_X21_Y15_N20 ; 26      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; MDR:mdr|MDRout[17]~1         ; LCCOMB_X22_Y16_N24 ; 36      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Memory:mem|DataOut[12]~0     ; LCCOMB_X20_Y16_N8  ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[0][1]~13      ; LCCOMB_X20_Y16_N20 ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[10][8]~3      ; LCCOMB_X21_Y17_N30 ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[11][17]~5     ; LCCOMB_X20_Y16_N28 ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[12][14]~17    ; LCCOMB_X20_Y15_N22 ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[13][9]~16     ; LCCOMB_X20_Y15_N20 ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[14][16]~15    ; LCCOMB_X20_Y15_N10 ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[15][16]~18    ; LCCOMB_X21_Y13_N22 ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[1][16]~11     ; LCCOMB_X20_Y16_N16 ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[2][5]~12      ; LCCOMB_X20_Y16_N26 ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[3][17]~14     ; LCCOMB_X20_Y16_N14 ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[4][8]~9       ; LCCOMB_X20_Y15_N24 ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[5][8]~8       ; LCCOMB_X20_Y15_N4  ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[6][8]~7       ; LCCOMB_X20_Y15_N16 ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[7][11]~10     ; LCCOMB_X21_Y13_N4  ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[8][7]~4       ; LCCOMB_X20_Y16_N24 ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[9][16]~2      ; LCCOMB_X20_Y16_N10 ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; PC:pc|PC[16]~44              ; LCCOMB_X24_Y13_N0  ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; PC:pc|PCout[17]~0            ; LCCOMB_X24_Y13_N6  ; 19      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; clk                          ; PIN_G21            ; 81      ; Clock                   ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; clkDiv10Khz:U1|clkOut        ; FF_X31_Y10_N1      ; 44      ; Clock                   ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; clkDiv:U0|clkOut             ; FF_X22_Y8_N7       ; 503     ; Clock                   ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; clkDivMed:U2|clkOut          ; FF_X28_Y13_N3      ; 22      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; reset                        ; PIN_F1             ; 158     ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
+------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                        ;
+-----------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                        ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ControlBlock:ctrlBlock|eALU ; FF_X22_Y15_N5 ; 18      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; clk                         ; PIN_G21       ; 81      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; clkDiv10Khz:U1|clkOut       ; FF_X31_Y10_N1 ; 44      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; clkDiv:U0|clkOut            ; FF_X22_Y8_N7  ; 503     ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
+-----------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------+
; Non-Global High Fan-Out Signals                  ;
+----------------------------------------+---------+
; Name                                   ; Fan-Out ;
+----------------------------------------+---------+
; reset~input                            ; 158     ;
; MAR:mar|MARout[1]~reg0                 ; 79      ;
; MAR:mar|MARout[0]~reg0                 ; 78      ;
; MAR:mar|MARout[2]~reg0                 ; 73      ;
; MAR:mar|MARout[3]~reg0                 ; 66      ;
; ControlBlock:ctrlBlock|count[1]        ; 44      ;
; ControlBlock:ctrlBlock|count[2]        ; 42      ;
; AC:ac|ACout[17]~1                      ; 37      ;
; ControlBlock:ctrlBlock|cALU[1]         ; 37      ;
; IR:ir|IRout[17]~1                      ; 36      ;
; MDR:mdr|MDRout[17]~1                   ; 36      ;
; ControlBlock:ctrlBlock|count[3]        ; 35      ;
; ControlBlock:ctrlBlock|count[0]        ; 34      ;
; ControlBlock:ctrlBlock|cALU[0]         ; 33      ;
; MAR:mar|MARout[12]~1                   ; 26      ;
; LCD_Driver:lcd|count[0]                ; 23      ;
; clkDivMed:U2|clkOut                    ; 22      ;
; LCD_Driver:lcd|count[1]                ; 22      ;
; LCD_Driver:lcd|count[2]                ; 22      ;
; ControlBlock:ctrlBlock|lcdRst~2        ; 20      ;
; PC:pc|PCout[17]~0                      ; 19      ;
; LCD_Driver:lcd|irst                    ; 19      ;
; Memory:mem|Mem[15][16]~18              ; 18      ;
; Memory:mem|Mem[12][14]~17              ; 18      ;
; Memory:mem|Mem[13][9]~16               ; 18      ;
; Memory:mem|Mem[14][16]~15              ; 18      ;
; Memory:mem|Mem[3][17]~14               ; 18      ;
; Memory:mem|Mem[0][1]~13                ; 18      ;
; Memory:mem|Mem[2][5]~12                ; 18      ;
; Memory:mem|Mem[1][16]~11               ; 18      ;
; Memory:mem|Mem[7][11]~10               ; 18      ;
; Memory:mem|Mem[4][8]~9                 ; 18      ;
; Memory:mem|Mem[5][8]~8                 ; 18      ;
; Memory:mem|Mem[6][8]~7                 ; 18      ;
; Memory:mem|Mem[11][17]~5               ; 18      ;
; Memory:mem|Mem[8][7]~4                 ; 18      ;
; Memory:mem|Mem[10][8]~3                ; 18      ;
; Memory:mem|Mem[9][16]~2                ; 18      ;
; Memory:mem|DataOut[12]~0               ; 18      ;
; PC:pc|PC[16]~44                        ; 18      ;
; AC:ac|ACout[0]~en                      ; 18      ;
; PC:pc|PCout[0]~en                      ; 18      ;
; LCD_Driver:lcd|bitNum[1]               ; 18      ;
; LCD_Driver:lcd|count[3]                ; 18      ;
; ControlBlock:ctrlBlock|rMAR~0          ; 16      ;
; Memory:mem|Mem~38                      ; 15      ;
; Memory:mem|Mem~27                      ; 15      ;
; Memory:mem|Mem~24                      ; 15      ;
; Memory:mem|Mem~23                      ; 15      ;
; Memory:mem|Mem~22                      ; 15      ;
; Memory:mem|Mem~21                      ; 15      ;
; Memory:mem|Mem~20                      ; 15      ;
; Memory:mem|Mem~19                      ; 15      ;
; Memory:mem|Mem~0                       ; 15      ;
; ControlBlock:ctrlBlock|instruction[15] ; 15      ;
; LCD_Driver:lcd|bitNum[3]               ; 15      ;
; Memory:mem|Mem~25                      ; 14      ;
; clkDiv:U0|Equal0~8                     ; 14      ;
; Memory:mem|Mem~39                      ; 12      ;
; Memory:mem|Mem~41                      ; 11      ;
; Memory:mem|Mem~36                      ; 11      ;
; LCD_Driver:lcd|LessThan0~1             ; 11      ;
; Memory:mem|Mem~43                      ; 10      ;
; ControlBlock:ctrlBlock|instruction[16] ; 10      ;
; clkDivMed:U2|Equal0~8                  ; 10      ;
; LCD_Driver:lcd|bitNum[4]               ; 10      ;
; Memory:mem|Mem~28                      ; 9       ;
; LCD_Driver:lcd|always0~0               ; 9       ;
; LCD_Driver:lcd|bitNum[2]               ; 9       ;
; ALU:alu|alu_out[17]$latch              ; 8       ;
; ALU:alu|alu_out[16]$latch              ; 8       ;
; ALU:alu|alu_out[2]$latch               ; 8       ;
; ALU:alu|alu_out[1]$latch               ; 8       ;
; ALU:alu|alu_out[5]$latch               ; 8       ;
; ALU:alu|alu_out[13]$latch              ; 8       ;
; ALU:alu|alu_out[3]$latch               ; 8       ;
; ALU:alu|alu_out[15]$latch              ; 8       ;
; ALU:alu|alu_out[0]$latch               ; 8       ;
; Memory:mem|Mem~34                      ; 8       ;
; Memory:mem|Mem~32                      ; 8       ;
; Memory:mem|Mem~31                      ; 8       ;
; Memory:mem|Mem[6][8]~6                 ; 8       ;
; Memory:mem|Mem[15][16]~1               ; 8       ;
; Memory:mem|LessThan0~2                 ; 8       ;
; ControlBlock:ctrlBlock|count~0         ; 8       ;
; ControlBlock:ctrlBlock|Mux20~0         ; 8       ;
; LCD_Driver:lcd|bitNum[7]~4             ; 8       ;
; LCD_Driver:lcd|bitNum[0]               ; 8       ;
; ALU:alu|alu_out[10]$latch              ; 7       ;
; ALU:alu|alu_out[6]$latch               ; 7       ;
; ALU:alu|alu_out[14]$latch              ; 7       ;
; ALU:alu|alu_out[9]$latch               ; 7       ;
; ALU:alu|alu_out[11]$latch              ; 7       ;
; ALU:alu|alu_out[7]$latch               ; 7       ;
; ALU:alu|alu_out[8]$latch               ; 7       ;
; ALU:alu|alu_out[4]$latch               ; 7       ;
; ALU:alu|alu_out[12]$latch              ; 7       ;
; Memory:mem|Mem~35                      ; 7       ;
; Memory:mem|Mem~33                      ; 7       ;
; Memory:mem|Mem~30                      ; 7       ;
; ControlBlock:ctrlBlock|Equal0~0        ; 7       ;
; ControlBlock:ctrlBlock|Mux12~0         ; 7       ;
; ControlBlock:ctrlBlock|Equal2~0        ; 7       ;
; ControlBlock:ctrlBlock|instruction[17] ; 7       ;
; clkDiv10Khz:U1|Equal0~8                ; 7       ;
; LCD_Driver:lcd|ZeroOne~2               ; 7       ;
; LCD_Driver:lcd|Decoder0~0              ; 7       ;
; LCD_Driver:lcd|dataOut~3               ; 7       ;
; ControlBlock:ctrlBlock|rMem            ; 7       ;
; Memory:mem|Mem~29                      ; 6       ;
; ControlBlock:ctrlBlock|instruction[14] ; 6       ;
; ControlBlock:ctrlBlock|instruction[13] ; 6       ;
; LCD_Driver:lcd|WideOr27~0              ; 6       ;
; LCD_Driver:lcd|cntCurPos[0]            ; 6       ;
; ControlBlock:ctrlBlock|rMAR            ; 6       ;
; ControlBlock:ctrlBlock|wIR             ; 6       ;
; ControlBlock:ctrlBlock|lcdRst          ; 6       ;
; Memory:mem|Mem~44                      ; 5       ;
; LCD_Driver:lcd|bitNum[7]~2             ; 5       ;
; LCD_Driver:lcd|cntCurPos~0             ; 5       ;
; ControlBlock:ctrlBlock|wMem            ; 5       ;
; ControlBlock:ctrlBlock|wMDRmem         ; 5       ;
; ControlBlock:ctrlBlock|lcdRst~3        ; 4       ;
; Memory:mem|Mem~42                      ; 4       ;
; Memory:mem|Mem~37                      ; 4       ;
; ControlBlock:ctrlBlock|rPC~2           ; 4       ;
; LCD_Driver:lcd|bitNum[7]~6             ; 4       ;
; LCD_Driver:lcd|Decoder0~1              ; 4       ;
; LCD_Driver:lcd|dataOut~9               ; 4       ;
; LCD_Driver:lcd|dataOut[4]~7            ; 4       ;
; LCD_Driver:lcd|Selector46~1            ; 4       ;
; LCD_Driver:lcd|Selector40~0            ; 4       ;
; LCD_Driver:lcd|bitNum[7]               ; 4       ;
; LCD_Driver:lcd|bitNum[6]               ; 4       ;
; LCD_Driver:lcd|bitNum[5]               ; 4       ;
; LCD_Driver:lcd|cntCurPos[1]            ; 4       ;
; ControlBlock:ctrlBlock|wMAR            ; 4       ;
; ControlBlock:ctrlBlock|rIR             ; 4       ;
; ControlBlock:ctrlBlock|rAC             ; 4       ;
; Memory:mem|Mem~40                      ; 3       ;
; ControlBlock:ctrlBlock|Equal3~0        ; 3       ;
; ControlBlock:ctrlBlock|Mux12~1         ; 3       ;
; LCD_Driver:lcd|count~11                ; 3       ;
; LCD_Driver:lcd|Decoder0~2              ; 3       ;
; LCD_Driver:lcd|count~10                ; 3       ;
; LCD_Driver:lcd|count~5                 ; 3       ;
; LCD_Driver:lcd|count~4                 ; 3       ;
; LCD_Driver:lcd|enableOut~3             ; 3       ;
; LCD_Driver:lcd|Equal0~4                ; 3       ;
; LCD_Driver:lcd|Equal0~3                ; 3       ;
; LCD_Driver:lcd|ienable                 ; 3       ;
; LCD_Driver:lcd|Equal0~1                ; 3       ;
; LCD_Driver:lcd|Equal0~0                ; 3       ;
; LCD_Driver:lcd|dataOut~2               ; 3       ;
; LCD_Driver:lcd|dataOut[4]              ; 3       ;
; ControlBlock:ctrlBlock|wAC             ; 3       ;
; ControlBlock:ctrlBlock|rMDR            ; 3       ;
; ControlBlock:ctrlBlock|rPC             ; 3       ;
; LCD_Driver:lcd|Selector35~3            ; 2       ;
; ControlBlock:ctrlBlock|Mux6~2          ; 2       ;
; Memory:mem|Decoder0~7                  ; 2       ;
; Memory:mem|Decoder0~6                  ; 2       ;
; Memory:mem|Decoder0~5                  ; 2       ;
; Memory:mem|Decoder0~4                  ; 2       ;
; Memory:mem|Decoder0~3                  ; 2       ;
; Memory:mem|Decoder0~2                  ; 2       ;
; Memory:mem|Decoder0~1                  ; 2       ;
; Memory:mem|Decoder0~0                  ; 2       ;
; ControlBlock:ctrlBlock|Mux17~1         ; 2       ;
; ControlBlock:ctrlBlock|Mux17~0         ; 2       ;
; ControlBlock:ctrlBlock|Mux25~6         ; 2       ;
; ControlBlock:ctrlBlock|Mux16~9         ; 2       ;
; ControlBlock:ctrlBlock|Mux16~7         ; 2       ;
; ControlBlock:ctrlBlock|Mux16~6         ; 2       ;
; aBus[17]~17                            ; 2       ;
; bBus[17]~17                            ; 2       ;
; aBus[16]~16                            ; 2       ;
; bBus[16]~16                            ; 2       ;
; aBus[13]~15                            ; 2       ;
; bBus[13]~15                            ; 2       ;
; aBus[14]~14                            ; 2       ;
; bBus[14]~14                            ; 2       ;
; aBus[15]~13                            ; 2       ;
; bBus[15]~13                            ; 2       ;
; aBus[0]~12                             ; 2       ;
; bBus[0]~12                             ; 2       ;
; aBus[1]~11                             ; 2       ;
; bBus[1]~11                             ; 2       ;
; aBus[2]~10                             ; 2       ;
; bBus[2]~10                             ; 2       ;
; aBus[3]~9                              ; 2       ;
; bBus[3]~9                              ; 2       ;
; aBus[4]~8                              ; 2       ;
; bBus[4]~8                              ; 2       ;
; aBus[5]~7                              ; 2       ;
; bBus[5]~7                              ; 2       ;
; aBus[6]~6                              ; 2       ;
; bBus[6]~6                              ; 2       ;
; aBus[7]~5                              ; 2       ;
; bBus[7]~5                              ; 2       ;
; aBus[8]~4                              ; 2       ;
; bBus[8]~4                              ; 2       ;
; aBus[9]~3                              ; 2       ;
; bBus[9]~3                              ; 2       ;
; aBus[10]~2                             ; 2       ;
; bBus[10]~2                             ; 2       ;
; aBus[11]~1                             ; 2       ;
; bBus[11]~1                             ; 2       ;
; aBus[12]~0                             ; 2       ;
; bBus[12]~0                             ; 2       ;
; ControlBlock:ctrlBlock|Mux25~2         ; 2       ;
; ControlBlock:ctrlBlock|Mux24~3         ; 2       ;
; ControlBlock:ctrlBlock|Mux13~0         ; 2       ;
; clkDivMed:U2|count1[25]                ; 2       ;
; clkDivMed:U2|count1[24]                ; 2       ;
; clkDivMed:U2|count1[23]                ; 2       ;
; clkDivMed:U2|count1[22]                ; 2       ;
; clkDivMed:U2|count1[21]                ; 2       ;
; clkDivMed:U2|count1[20]                ; 2       ;
; clkDivMed:U2|count1[19]                ; 2       ;
; clkDivMed:U2|count1[18]                ; 2       ;
; clkDivMed:U2|count1[17]                ; 2       ;
; clkDivMed:U2|count1[16]                ; 2       ;
; clkDivMed:U2|count1[15]                ; 2       ;
; clkDivMed:U2|count1[14]                ; 2       ;
; clkDivMed:U2|count1[13]                ; 2       ;
; clkDivMed:U2|count1[12]                ; 2       ;
; clkDivMed:U2|count1[11]                ; 2       ;
; clkDivMed:U2|count1[10]                ; 2       ;
; clkDivMed:U2|count1[8]                 ; 2       ;
; clkDivMed:U2|count1[9]                 ; 2       ;
; clkDivMed:U2|count1[5]                 ; 2       ;
; clkDivMed:U2|count1[7]                 ; 2       ;
; clkDivMed:U2|count1[6]                 ; 2       ;
; clkDivMed:U2|count1[4]                 ; 2       ;
; clkDivMed:U2|count1[0]                 ; 2       ;
; clkDivMed:U2|count1[1]                 ; 2       ;
; clkDivMed:U2|count1[2]                 ; 2       ;
; clkDivMed:U2|count1[3]                 ; 2       ;
; LCD_Driver:lcd|Decoder0~3              ; 2       ;
; LCD_Driver:lcd|bitNum[7]~1             ; 2       ;
; LCD_Driver:lcd|cntCurPos~1             ; 2       ;
; clkDiv10Khz:U1|count1[25]              ; 2       ;
; clkDiv10Khz:U1|count1[24]              ; 2       ;
; clkDiv10Khz:U1|count1[23]              ; 2       ;
; clkDiv10Khz:U1|count1[22]              ; 2       ;
; clkDiv10Khz:U1|count1[21]              ; 2       ;
; clkDiv10Khz:U1|count1[20]              ; 2       ;
; clkDiv10Khz:U1|count1[19]              ; 2       ;
; clkDiv10Khz:U1|count1[18]              ; 2       ;
; clkDiv10Khz:U1|count1[17]              ; 2       ;
; clkDiv10Khz:U1|count1[16]              ; 2       ;
; clkDiv10Khz:U1|count1[15]              ; 2       ;
; clkDiv10Khz:U1|count1[14]              ; 2       ;
; clkDiv10Khz:U1|count1[13]              ; 2       ;
; clkDiv10Khz:U1|count1[12]              ; 2       ;
; clkDiv10Khz:U1|count1[11]              ; 2       ;
; clkDiv10Khz:U1|count1[10]              ; 2       ;
; clkDiv10Khz:U1|count1[9]               ; 2       ;
; clkDiv10Khz:U1|count1[8]               ; 2       ;
; clkDiv10Khz:U1|count1[6]               ; 2       ;
; clkDiv10Khz:U1|count1[5]               ; 2       ;
; clkDiv10Khz:U1|count1[4]               ; 2       ;
; clkDiv10Khz:U1|count1[7]               ; 2       ;
; clkDiv10Khz:U1|count1[2]               ; 2       ;
; clkDiv10Khz:U1|count1[1]               ; 2       ;
; clkDiv10Khz:U1|count1[0]               ; 2       ;
; clkDiv10Khz:U1|count1[3]               ; 2       ;
; clkDiv:U0|count1[24]                   ; 2       ;
; clkDiv:U0|count1[25]                   ; 2       ;
; clkDiv:U0|count1[23]                   ; 2       ;
; clkDiv:U0|count1[22]                   ; 2       ;
; clkDiv:U0|count1[21]                   ; 2       ;
; clkDiv:U0|count1[20]                   ; 2       ;
; clkDiv:U0|count1[18]                   ; 2       ;
; clkDiv:U0|count1[16]                   ; 2       ;
; clkDiv:U0|count1[19]                   ; 2       ;
; clkDiv:U0|count1[17]                   ; 2       ;
; clkDiv:U0|count1[15]                   ; 2       ;
; clkDiv:U0|count1[14]                   ; 2       ;
; clkDiv:U0|count1[13]                   ; 2       ;
; clkDiv:U0|count1[12]                   ; 2       ;
; clkDiv:U0|count1[11]                   ; 2       ;
; clkDiv:U0|count1[10]                   ; 2       ;
; clkDiv:U0|count1[9]                    ; 2       ;
; clkDiv:U0|count1[8]                    ; 2       ;
; clkDiv:U0|count1[0]                    ; 2       ;
; clkDiv:U0|count1[1]                    ; 2       ;
; clkDiv:U0|count1[2]                    ; 2       ;
; clkDiv:U0|count1[3]                    ; 2       ;
; clkDiv:U0|count1[4]                    ; 2       ;
; clkDiv:U0|count1[5]                    ; 2       ;
; clkDiv:U0|count1[6]                    ; 2       ;
; clkDiv:U0|count1[7]                    ; 2       ;
; LCD_Driver:lcd|Selector39~0            ; 2       ;
; LCD_Driver:lcd|Selector40~2            ; 2       ;
; LCD_Driver:lcd|Equal1~0                ; 2       ;
; LCD_Driver:lcd|dataOut~11              ; 2       ;
; LCD_Driver:lcd|Equal0~2                ; 2       ;
; LCD_Driver:lcd|ZeroOne                 ; 2       ;
; clkDiv:U0|clkOut                       ; 2       ;
; LCD_Driver:lcd|RS                      ; 2       ;
; LCD_Driver:lcd|dataOut[7]              ; 2       ;
; LCD_Driver:lcd|dataOut[6]              ; 2       ;
; LCD_Driver:lcd|dataOut[3]              ; 2       ;
; LCD_Driver:lcd|dataOut[2]              ; 2       ;
; LCD_Driver:lcd|dataOut[1]              ; 2       ;
; PC:pc|PC[17]                           ; 2       ;
; PC:pc|PC[16]                           ; 2       ;
; PC:pc|PC[13]                           ; 2       ;
; PC:pc|PC[14]                           ; 2       ;
; PC:pc|PC[15]                           ; 2       ;
; PC:pc|PC[0]                            ; 2       ;
; PC:pc|PC[1]                            ; 2       ;
; PC:pc|PC[2]                            ; 2       ;
; PC:pc|PC[3]                            ; 2       ;
; PC:pc|PC[4]                            ; 2       ;
; PC:pc|PC[5]                            ; 2       ;
; PC:pc|PC[6]                            ; 2       ;
; PC:pc|PC[7]                            ; 2       ;
; PC:pc|PC[8]                            ; 2       ;
; PC:pc|PC[9]                            ; 2       ;
; PC:pc|PC[10]                           ; 2       ;
; PC:pc|PC[11]                           ; 2       ;
; ControlBlock:ctrlBlock|incPC           ; 2       ;
; PC:pc|PC[12]                           ; 2       ;
; ControlBlock:ctrlBlock|eALU            ; 2       ;
; LCD_Driver:lcd|enableOut               ; 2       ;
; LCD_Driver:lcd|dataOut[0]              ; 2       ;
; LCD_Driver:lcd|count~10_wirecell       ; 1       ;
; ControlBlock:ctrlBlock|Mux17~7         ; 1       ;
; ControlBlock:ctrlBlock|Mux17~6         ; 1       ;
; ControlBlock:ctrlBlock|Mux4~6          ; 1       ;
; ControlBlock:ctrlBlock|Mux4~5          ; 1       ;
; ControlBlock:ctrlBlock|Mux3~7          ; 1       ;
; ControlBlock:ctrlBlock|Mux6~6          ; 1       ;
; ControlBlock:ctrlBlock|Mux5~7          ; 1       ;
; ControlBlock:ctrlBlock|Mux16~12        ; 1       ;
; ControlBlock:ctrlBlock|Mux24~4         ; 1       ;
; LCD_Driver:lcd|ZeroOne~7               ; 1       ;
; LCD_Driver:lcd|Selector48~8            ; 1       ;
; ControlBlock:ctrlBlock|Mux4~4          ; 1       ;
; ControlBlock:ctrlBlock|Mux4~3          ; 1       ;
; ControlBlock:ctrlBlock|Mux4~2          ; 1       ;
; ControlBlock:ctrlBlock|Mux15~7         ; 1       ;
; ControlBlock:ctrlBlock|Mux3~6          ; 1       ;
; ControlBlock:ctrlBlock|Mux3~5          ; 1       ;
; ControlBlock:ctrlBlock|Mux3~4          ; 1       ;
; ControlBlock:ctrlBlock|Mux3~3          ; 1       ;
; ControlBlock:ctrlBlock|rMAR~2          ; 1       ;
; ControlBlock:ctrlBlock|Mux3~2          ; 1       ;
; ControlBlock:ctrlBlock|rMAR~1          ; 1       ;
; MAR:mar|MARout[5]~13                   ; 1       ;
; MAR:mar|MAR[5]                         ; 1       ;
; MAR:mar|MARout[6]~12                   ; 1       ;
; MAR:mar|MAR[6]                         ; 1       ;
; MAR:mar|MARout[7]~11                   ; 1       ;
; MAR:mar|MAR[7]                         ; 1       ;
; MAR:mar|MARout[8]~10                   ; 1       ;
; MAR:mar|MAR[8]                         ; 1       ;
; MAR:mar|MARout[4]~9                    ; 1       ;
; MAR:mar|MAR[4]                         ; 1       ;
; MAR:mar|MARout[9]~8                    ; 1       ;
; MAR:mar|MAR[9]                         ; 1       ;
; MAR:mar|MARout[10]~7                   ; 1       ;
; MAR:mar|MAR[10]                        ; 1       ;
; MAR:mar|MARout[11]~6                   ; 1       ;
; MAR:mar|MAR[11]                        ; 1       ;
; MAR:mar|MARout[12]~5                   ; 1       ;
; MAR:mar|MAR[12]                        ; 1       ;
; Memory:mem|Mem~26                      ; 1       ;
; ControlBlock:ctrlBlock|Mux6~5          ; 1       ;
; ControlBlock:ctrlBlock|Mux6~4          ; 1       ;
; ControlBlock:ctrlBlock|Mux6~3          ; 1       ;
; ControlBlock:ctrlBlock|Mux5~6          ; 1       ;
; ControlBlock:ctrlBlock|Mux5~5          ; 1       ;
; ControlBlock:ctrlBlock|Mux5~4          ; 1       ;
; ControlBlock:ctrlBlock|Mux5~3          ; 1       ;
; ControlBlock:ctrlBlock|Mux8~7          ; 1       ;
; ControlBlock:ctrlBlock|Mux5~2          ; 1       ;
; MAR:mar|MARout[2]~4                    ; 1       ;
; MAR:mar|MAR[2]                         ; 1       ;
; MAR:mar|MARout[3]~3                    ; 1       ;
; MAR:mar|MAR[3]                         ; 1       ;
; MAR:mar|MARout[1]~2                    ; 1       ;
; MAR:mar|MAR[1]                         ; 1       ;
; MAR:mar|MARout[0]~0                    ; 1       ;
; MAR:mar|MAR[0]                         ; 1       ;
; Memory:mem|LessThan0~1                 ; 1       ;
; MAR:mar|MARout[5]~reg0                 ; 1       ;
; MAR:mar|MARout[6]~reg0                 ; 1       ;
; MAR:mar|MARout[7]~reg0                 ; 1       ;
; MAR:mar|MARout[8]~reg0                 ; 1       ;
; MAR:mar|MARout[4]~reg0                 ; 1       ;
; Memory:mem|LessThan0~0                 ; 1       ;
; MAR:mar|MARout[9]~reg0                 ; 1       ;
; MAR:mar|MARout[10]~reg0                ; 1       ;
; MAR:mar|MARout[11]~reg0                ; 1       ;
; MAR:mar|MARout[12]~reg0                ; 1       ;
; Memory:mem|Mux0~9                      ; 1       ;
; Memory:mem|Mux0~8                      ; 1       ;
; Memory:mem|Mem[15][17]                 ; 1       ;
; Memory:mem|Mux0~7                      ; 1       ;
; Memory:mem|Mem[12][17]                 ; 1       ;
; Memory:mem|Mem[13][17]                 ; 1       ;
; Memory:mem|Mem[14][17]                 ; 1       ;
; Memory:mem|Mux0~6                      ; 1       ;
; Memory:mem|Mux0~5                      ; 1       ;
; Memory:mem|Mem[3][17]                  ; 1       ;
; Memory:mem|Mux0~4                      ; 1       ;
; Memory:mem|Mem[0][17]                  ; 1       ;
; Memory:mem|Mem[2][17]                  ; 1       ;
; Memory:mem|Mem[1][17]                  ; 1       ;
; Memory:mem|Mux0~3                      ; 1       ;
; Memory:mem|Mem[7][17]                  ; 1       ;
; Memory:mem|Mux0~2                      ; 1       ;
; Memory:mem|Mem[4][17]                  ; 1       ;
; Memory:mem|Mem[5][17]                  ; 1       ;
; Memory:mem|Mem[6][17]                  ; 1       ;
; Memory:mem|Mux0~1                      ; 1       ;
; Memory:mem|Mem[11][17]                 ; 1       ;
; Memory:mem|Mux0~0                      ; 1       ;
; Memory:mem|Mem[8][17]                  ; 1       ;
; Memory:mem|Mem[10][17]                 ; 1       ;
; Memory:mem|Mem[9][17]                  ; 1       ;
; Memory:mem|Mux1~9                      ; 1       ;
; Memory:mem|Mux1~8                      ; 1       ;
; Memory:mem|Mem[15][16]                 ; 1       ;
; Memory:mem|Mux1~7                      ; 1       ;
; Memory:mem|Mem[12][16]                 ; 1       ;
; Memory:mem|Mem[14][16]                 ; 1       ;
; Memory:mem|Mem[13][16]                 ; 1       ;
; Memory:mem|Mux1~6                      ; 1       ;
; Memory:mem|Mux1~5                      ; 1       ;
; Memory:mem|Mem[3][16]                  ; 1       ;
; Memory:mem|Mux1~4                      ; 1       ;
; Memory:mem|Mem[0][16]                  ; 1       ;
; Memory:mem|Mem[1][16]                  ; 1       ;
; Memory:mem|Mem[2][16]                  ; 1       ;
; Memory:mem|Mux1~3                      ; 1       ;
; Memory:mem|Mem[11][16]                 ; 1       ;
; Memory:mem|Mux1~2                      ; 1       ;
; Memory:mem|Mem[8][16]                  ; 1       ;
; Memory:mem|Mem[9][16]                  ; 1       ;
; Memory:mem|Mem[10][16]                 ; 1       ;
; Memory:mem|Mux1~1                      ; 1       ;
; Memory:mem|Mem[7][16]                  ; 1       ;
; Memory:mem|Mux1~0                      ; 1       ;
; Memory:mem|Mem[4][16]                  ; 1       ;
; Memory:mem|Mem[6][16]                  ; 1       ;
; Memory:mem|Mem[5][16]                  ; 1       ;
; Memory:mem|Mux4~9                      ; 1       ;
; Memory:mem|Mux4~8                      ; 1       ;
; Memory:mem|Mem[15][13]                 ; 1       ;
; Memory:mem|Mux4~7                      ; 1       ;
; Memory:mem|Mem[3][13]                  ; 1       ;
; Memory:mem|Mem[7][13]                  ; 1       ;
; Memory:mem|Mem[11][13]                 ; 1       ;
; Memory:mem|Mux4~6                      ; 1       ;
; Memory:mem|Mux4~5                      ; 1       ;
; Memory:mem|Mem[12][13]                 ; 1       ;
; Memory:mem|Mux4~4                      ; 1       ;
; Memory:mem|Mem[0][13]                  ; 1       ;
; Memory:mem|Mem[8][13]                  ; 1       ;
; Memory:mem|Mem[4][13]                  ; 1       ;
; Memory:mem|Mux4~3                      ; 1       ;
; Memory:mem|Mem[14][13]                 ; 1       ;
; Memory:mem|Mux4~2                      ; 1       ;
; Memory:mem|Mem[2][13]                  ; 1       ;
; Memory:mem|Mem[10][13]                 ; 1       ;
; Memory:mem|Mem[6][13]                  ; 1       ;
; Memory:mem|Mux4~1                      ; 1       ;
; Memory:mem|Mem[13][13]                 ; 1       ;
; Memory:mem|Mux4~0                      ; 1       ;
; Memory:mem|Mem[1][13]                  ; 1       ;
; Memory:mem|Mem[5][13]                  ; 1       ;
; Memory:mem|Mem[9][13]                  ; 1       ;
; Memory:mem|Mux3~9                      ; 1       ;
; Memory:mem|Mux3~8                      ; 1       ;
; Memory:mem|Mem[15][14]                 ; 1       ;
; Memory:mem|Mux3~7                      ; 1       ;
; Memory:mem|Mem[12][14]                 ; 1       ;
; Memory:mem|Mem[14][14]                 ; 1       ;
; Memory:mem|Mem[13][14]                 ; 1       ;
; Memory:mem|Mux3~6                      ; 1       ;
; Memory:mem|Mux3~5                      ; 1       ;
; Memory:mem|Mem[3][14]                  ; 1       ;
; Memory:mem|Mux3~4                      ; 1       ;
; Memory:mem|Mem[0][14]                  ; 1       ;
; Memory:mem|Mem[1][14]                  ; 1       ;
; Memory:mem|Mem[2][14]                  ; 1       ;
; Memory:mem|Mux3~3                      ; 1       ;
; Memory:mem|Mem[11][14]                 ; 1       ;
; Memory:mem|Mux3~2                      ; 1       ;
; Memory:mem|Mem[8][14]                  ; 1       ;
; Memory:mem|Mem[9][14]                  ; 1       ;
; Memory:mem|Mem[10][14]                 ; 1       ;
; Memory:mem|Mux3~1                      ; 1       ;
; Memory:mem|Mem[7][14]                  ; 1       ;
; Memory:mem|Mux3~0                      ; 1       ;
; Memory:mem|Mem[4][14]                  ; 1       ;
; Memory:mem|Mem[6][14]                  ; 1       ;
; Memory:mem|Mem[5][14]                  ; 1       ;
; Memory:mem|Mux2~9                      ; 1       ;
; Memory:mem|Mux2~8                      ; 1       ;
; Memory:mem|Mem[15][15]                 ; 1       ;
; Memory:mem|Mux2~7                      ; 1       ;
; Memory:mem|Mem[3][15]                  ; 1       ;
; Memory:mem|Mem[11][15]                 ; 1       ;
; Memory:mem|Mem[7][15]                  ; 1       ;
; Memory:mem|Mux2~6                      ; 1       ;
; Memory:mem|Mux2~5                      ; 1       ;
; Memory:mem|Mem[12][15]                 ; 1       ;
; Memory:mem|Mux2~4                      ; 1       ;
; Memory:mem|Mem[0][15]                  ; 1       ;
; Memory:mem|Mem[4][15]                  ; 1       ;
; Memory:mem|Mem[8][15]                  ; 1       ;
; Memory:mem|Mux2~3                      ; 1       ;
; Memory:mem|Mem[13][15]                 ; 1       ;
; Memory:mem|Mux2~2                      ; 1       ;
; Memory:mem|Mem[1][15]                  ; 1       ;
; Memory:mem|Mem[9][15]                  ; 1       ;
; Memory:mem|Mem[5][15]                  ; 1       ;
; Memory:mem|Mux2~1                      ; 1       ;
; Memory:mem|Mem[14][15]                 ; 1       ;
; Memory:mem|Mux2~0                      ; 1       ;
; Memory:mem|Mem[2][15]                  ; 1       ;
; Memory:mem|Mem[6][15]                  ; 1       ;
; Memory:mem|Mem[10][15]                 ; 1       ;
; Memory:mem|Mux17~9                     ; 1       ;
; Memory:mem|Mux17~8                     ; 1       ;
; Memory:mem|Mem[15][0]                  ; 1       ;
; Memory:mem|Mux17~7                     ; 1       ;
; Memory:mem|Mem[9][0]                   ; 1       ;
; Memory:mem|Mem[11][0]                  ; 1       ;
; Memory:mem|Mem[13][0]                  ; 1       ;
; Memory:mem|Mux17~6                     ; 1       ;
; Memory:mem|Mux17~5                     ; 1       ;
; Memory:mem|Mem[6][0]                   ; 1       ;
; Memory:mem|Mux17~4                     ; 1       ;
; Memory:mem|Mem[0][0]                   ; 1       ;
; Memory:mem|Mem[2][0]                   ; 1       ;
; Memory:mem|Mem[4][0]                   ; 1       ;
; Memory:mem|Mux17~3                     ; 1       ;
; Memory:mem|Mem[7][0]                   ; 1       ;
; Memory:mem|Mux17~2                     ; 1       ;
; Memory:mem|Mem[1][0]                   ; 1       ;
; Memory:mem|Mem[3][0]                   ; 1       ;
; Memory:mem|Mem[5][0]                   ; 1       ;
; Memory:mem|Mux17~1                     ; 1       ;
; Memory:mem|Mem[14][0]                  ; 1       ;
; Memory:mem|Mux17~0                     ; 1       ;
; Memory:mem|Mem[8][0]                   ; 1       ;
; Memory:mem|Mem[10][0]                  ; 1       ;
; Memory:mem|Mem[12][0]                  ; 1       ;
; Memory:mem|Mux16~9                     ; 1       ;
; Memory:mem|Mux16~8                     ; 1       ;
; Memory:mem|Mem[15][1]                  ; 1       ;
; Memory:mem|Mux16~7                     ; 1       ;
; Memory:mem|Mem[10][1]                  ; 1       ;
; Memory:mem|Mem[11][1]                  ; 1       ;
; Memory:mem|Mem[14][1]                  ; 1       ;
; Memory:mem|Mux16~6                     ; 1       ;
; Memory:mem|Mux16~5                     ; 1       ;
; Memory:mem|Mem[5][1]                   ; 1       ;
; Memory:mem|Mux16~4                     ; 1       ;
; Memory:mem|Mem[0][1]                   ; 1       ;
; Memory:mem|Mem[4][1]                   ; 1       ;
; Memory:mem|Mem[1][1]                   ; 1       ;
; Memory:mem|Mux16~3                     ; 1       ;
; Memory:mem|Mem[7][1]                   ; 1       ;
; Memory:mem|Mux16~2                     ; 1       ;
; Memory:mem|Mem[2][1]                   ; 1       ;
; Memory:mem|Mem[3][1]                   ; 1       ;
; Memory:mem|Mem[6][1]                   ; 1       ;
; Memory:mem|Mux16~1                     ; 1       ;
; Memory:mem|Mem[13][1]                  ; 1       ;
; Memory:mem|Mux16~0                     ; 1       ;
; Memory:mem|Mem[8][1]                   ; 1       ;
; Memory:mem|Mem[12][1]                  ; 1       ;
; Memory:mem|Mem[9][1]                   ; 1       ;
; Memory:mem|Mux15~9                     ; 1       ;
; Memory:mem|Mux15~8                     ; 1       ;
; Memory:mem|Mem[15][2]                  ; 1       ;
; Memory:mem|Mux15~7                     ; 1       ;
; Memory:mem|Mem[12][2]                  ; 1       ;
; Memory:mem|Mem[14][2]                  ; 1       ;
; Memory:mem|Mem[13][2]                  ; 1       ;
; Memory:mem|Mux15~6                     ; 1       ;
; Memory:mem|Mux15~5                     ; 1       ;
; Memory:mem|Mem[3][2]                   ; 1       ;
; Memory:mem|Mux15~4                     ; 1       ;
; Memory:mem|Mem[0][2]                   ; 1       ;
; Memory:mem|Mem[1][2]                   ; 1       ;
; Memory:mem|Mem[2][2]                   ; 1       ;
; Memory:mem|Mux15~3                     ; 1       ;
; Memory:mem|Mem[7][2]                   ; 1       ;
; Memory:mem|Mux15~2                     ; 1       ;
; Memory:mem|Mem[4][2]                   ; 1       ;
; Memory:mem|Mem[5][2]                   ; 1       ;
; Memory:mem|Mem[6][2]                   ; 1       ;
; Memory:mem|Mux15~1                     ; 1       ;
; Memory:mem|Mem[11][2]                  ; 1       ;
; Memory:mem|Mux15~0                     ; 1       ;
; Memory:mem|Mem[8][2]                   ; 1       ;
; Memory:mem|Mem[9][2]                   ; 1       ;
; Memory:mem|Mem[10][2]                  ; 1       ;
; Memory:mem|Mux14~9                     ; 1       ;
; Memory:mem|Mux14~8                     ; 1       ;
; Memory:mem|Mem[15][3]                  ; 1       ;
; Memory:mem|Mux14~7                     ; 1       ;
; Memory:mem|Mem[3][3]                   ; 1       ;
; Memory:mem|Mem[7][3]                   ; 1       ;
; Memory:mem|Mem[11][3]                  ; 1       ;
; Memory:mem|Mux14~6                     ; 1       ;
; Memory:mem|Mux14~5                     ; 1       ;
; Memory:mem|Mem[12][3]                  ; 1       ;
; Memory:mem|Mux14~4                     ; 1       ;
; Memory:mem|Mem[0][3]                   ; 1       ;
; Memory:mem|Mem[4][3]                   ; 1       ;
; Memory:mem|Mem[8][3]                   ; 1       ;
; Memory:mem|Mux14~3                     ; 1       ;
; Memory:mem|Mem[13][3]                  ; 1       ;
; Memory:mem|Mux14~2                     ; 1       ;
; Memory:mem|Mem[1][3]                   ; 1       ;
; Memory:mem|Mem[5][3]                   ; 1       ;
; Memory:mem|Mem[9][3]                   ; 1       ;
; Memory:mem|Mux14~1                     ; 1       ;
; Memory:mem|Mem[14][3]                  ; 1       ;
; Memory:mem|Mux14~0                     ; 1       ;
; Memory:mem|Mem[2][3]                   ; 1       ;
; Memory:mem|Mem[6][3]                   ; 1       ;
; Memory:mem|Mem[10][3]                  ; 1       ;
; Memory:mem|Mux13~9                     ; 1       ;
; Memory:mem|Mux13~8                     ; 1       ;
; Memory:mem|Mem[15][4]                  ; 1       ;
; Memory:mem|Mux13~7                     ; 1       ;
; Memory:mem|Mem[12][4]                  ; 1       ;
; Memory:mem|Mem[13][4]                  ; 1       ;
; Memory:mem|Mem[14][4]                  ; 1       ;
; Memory:mem|Mux13~6                     ; 1       ;
; Memory:mem|Mux13~5                     ; 1       ;
; Memory:mem|Mem[3][4]                   ; 1       ;
; Memory:mem|Mux13~4                     ; 1       ;
; Memory:mem|Mem[0][4]                   ; 1       ;
; Memory:mem|Mem[2][4]                   ; 1       ;
; Memory:mem|Mem[1][4]                   ; 1       ;
; Memory:mem|Mux13~3                     ; 1       ;
; Memory:mem|Mem[7][4]                   ; 1       ;
; Memory:mem|Mux13~2                     ; 1       ;
; Memory:mem|Mem[4][4]                   ; 1       ;
; Memory:mem|Mem[5][4]                   ; 1       ;
; Memory:mem|Mem[6][4]                   ; 1       ;
; Memory:mem|Mux13~1                     ; 1       ;
; Memory:mem|Mem[11][4]                  ; 1       ;
; Memory:mem|Mux13~0                     ; 1       ;
; Memory:mem|Mem[8][4]                   ; 1       ;
; Memory:mem|Mem[10][4]                  ; 1       ;
; Memory:mem|Mem[9][4]                   ; 1       ;
; Memory:mem|Mux12~9                     ; 1       ;
; Memory:mem|Mux12~8                     ; 1       ;
; Memory:mem|Mem[15][5]                  ; 1       ;
; Memory:mem|Mux12~7                     ; 1       ;
; Memory:mem|Mem[3][5]                   ; 1       ;
; Memory:mem|Mem[7][5]                   ; 1       ;
; Memory:mem|Mem[11][5]                  ; 1       ;
; Memory:mem|Mux12~6                     ; 1       ;
; Memory:mem|Mux12~5                     ; 1       ;
; Memory:mem|Mem[12][5]                  ; 1       ;
; Memory:mem|Mux12~4                     ; 1       ;
; Memory:mem|Mem[0][5]                   ; 1       ;
; Memory:mem|Mem[4][5]                   ; 1       ;
; Memory:mem|Mem[8][5]                   ; 1       ;
; Memory:mem|Mux12~3                     ; 1       ;
; Memory:mem|Mem[14][5]                  ; 1       ;
; Memory:mem|Mux12~2                     ; 1       ;
; Memory:mem|Mem[2][5]                   ; 1       ;
; Memory:mem|Mem[6][5]                   ; 1       ;
; Memory:mem|Mem[10][5]                  ; 1       ;
; Memory:mem|Mux12~1                     ; 1       ;
; Memory:mem|Mem[13][5]                  ; 1       ;
; Memory:mem|Mux12~0                     ; 1       ;
; Memory:mem|Mem[1][5]                   ; 1       ;
; Memory:mem|Mem[5][5]                   ; 1       ;
; Memory:mem|Mem[9][5]                   ; 1       ;
; Memory:mem|Mux11~9                     ; 1       ;
; Memory:mem|Mux11~8                     ; 1       ;
; Memory:mem|Mem[15][6]                  ; 1       ;
; Memory:mem|Mux11~7                     ; 1       ;
; Memory:mem|Mem[12][6]                  ; 1       ;
; Memory:mem|Mem[14][6]                  ; 1       ;
; Memory:mem|Mem[13][6]                  ; 1       ;
; Memory:mem|Mux11~6                     ; 1       ;
; Memory:mem|Mux11~5                     ; 1       ;
; Memory:mem|Mem[3][6]                   ; 1       ;
; Memory:mem|Mux11~4                     ; 1       ;
; Memory:mem|Mem[0][6]                   ; 1       ;
; Memory:mem|Mem[1][6]                   ; 1       ;
; Memory:mem|Mem[2][6]                   ; 1       ;
; Memory:mem|Mux11~3                     ; 1       ;
; Memory:mem|Mem[11][6]                  ; 1       ;
; Memory:mem|Mux11~2                     ; 1       ;
; Memory:mem|Mem[8][6]                   ; 1       ;
; Memory:mem|Mem[9][6]                   ; 1       ;
; Memory:mem|Mem[10][6]                  ; 1       ;
; Memory:mem|Mux11~1                     ; 1       ;
; Memory:mem|Mem[7][6]                   ; 1       ;
; Memory:mem|Mux11~0                     ; 1       ;
; Memory:mem|Mem[4][6]                   ; 1       ;
; Memory:mem|Mem[6][6]                   ; 1       ;
; Memory:mem|Mem[5][6]                   ; 1       ;
; Memory:mem|Mux10~9                     ; 1       ;
; Memory:mem|Mux10~8                     ; 1       ;
; Memory:mem|Mem[15][7]                  ; 1       ;
; Memory:mem|Mux10~7                     ; 1       ;
; Memory:mem|Mem[3][7]                   ; 1       ;
; Memory:mem|Mem[11][7]                  ; 1       ;
; Memory:mem|Mem[7][7]                   ; 1       ;
; Memory:mem|Mux10~6                     ; 1       ;
; Memory:mem|Mux10~5                     ; 1       ;
; Memory:mem|Mem[12][7]                  ; 1       ;
; Memory:mem|Mux10~4                     ; 1       ;
; Memory:mem|Mem[0][7]                   ; 1       ;
; Memory:mem|Mem[4][7]                   ; 1       ;
; Memory:mem|Mem[8][7]                   ; 1       ;
; Memory:mem|Mux10~3                     ; 1       ;
; Memory:mem|Mem[13][7]                  ; 1       ;
; Memory:mem|Mux10~2                     ; 1       ;
; Memory:mem|Mem[1][7]                   ; 1       ;
; Memory:mem|Mem[9][7]                   ; 1       ;
; Memory:mem|Mem[5][7]                   ; 1       ;
; Memory:mem|Mux10~1                     ; 1       ;
; Memory:mem|Mem[14][7]                  ; 1       ;
; Memory:mem|Mux10~0                     ; 1       ;
; Memory:mem|Mem[2][7]                   ; 1       ;
; Memory:mem|Mem[6][7]                   ; 1       ;
; Memory:mem|Mem[10][7]                  ; 1       ;
; Memory:mem|Mux9~9                      ; 1       ;
; Memory:mem|Mux9~8                      ; 1       ;
; Memory:mem|Mem[15][8]                  ; 1       ;
; Memory:mem|Mux9~7                      ; 1       ;
; Memory:mem|Mem[12][8]                  ; 1       ;
; Memory:mem|Mem[13][8]                  ; 1       ;
; Memory:mem|Mem[14][8]                  ; 1       ;
; Memory:mem|Mux9~6                      ; 1       ;
; Memory:mem|Mux9~5                      ; 1       ;
; Memory:mem|Mem[3][8]                   ; 1       ;
; Memory:mem|Mux9~4                      ; 1       ;
; Memory:mem|Mem[0][8]                   ; 1       ;
; Memory:mem|Mem[2][8]                   ; 1       ;
; Memory:mem|Mem[1][8]                   ; 1       ;
; Memory:mem|Mux9~3                      ; 1       ;
; Memory:mem|Mem[7][8]                   ; 1       ;
; Memory:mem|Mux9~2                      ; 1       ;
; Memory:mem|Mem[4][8]                   ; 1       ;
; Memory:mem|Mem[5][8]                   ; 1       ;
; Memory:mem|Mem[6][8]                   ; 1       ;
; Memory:mem|Mux9~1                      ; 1       ;
; Memory:mem|Mem[11][8]                  ; 1       ;
; Memory:mem|Mux9~0                      ; 1       ;
; Memory:mem|Mem[8][8]                   ; 1       ;
; Memory:mem|Mem[10][8]                  ; 1       ;
; Memory:mem|Mem[9][8]                   ; 1       ;
; Memory:mem|Mux8~9                      ; 1       ;
; Memory:mem|Mux8~8                      ; 1       ;
; Memory:mem|Mem[15][9]                  ; 1       ;
; Memory:mem|Mux8~7                      ; 1       ;
; Memory:mem|Mem[3][9]                   ; 1       ;
; Memory:mem|Mem[7][9]                   ; 1       ;
; Memory:mem|Mem[11][9]                  ; 1       ;
; Memory:mem|Mux8~6                      ; 1       ;
; Memory:mem|Mux8~5                      ; 1       ;
; Memory:mem|Mem[12][9]                  ; 1       ;
; Memory:mem|Mux8~4                      ; 1       ;
; Memory:mem|Mem[0][9]                   ; 1       ;
; Memory:mem|Mem[8][9]                   ; 1       ;
; Memory:mem|Mem[4][9]                   ; 1       ;
; Memory:mem|Mux8~3                      ; 1       ;
; Memory:mem|Mem[14][9]                  ; 1       ;
; Memory:mem|Mux8~2                      ; 1       ;
; Memory:mem|Mem[2][9]                   ; 1       ;
; Memory:mem|Mem[10][9]                  ; 1       ;
; Memory:mem|Mem[6][9]                   ; 1       ;
; Memory:mem|Mux8~1                      ; 1       ;
; Memory:mem|Mem[13][9]                  ; 1       ;
; Memory:mem|Mux8~0                      ; 1       ;
; Memory:mem|Mem[1][9]                   ; 1       ;
; Memory:mem|Mem[5][9]                   ; 1       ;
; Memory:mem|Mem[9][9]                   ; 1       ;
; Memory:mem|Mux7~9                      ; 1       ;
; Memory:mem|Mux7~8                      ; 1       ;
; Memory:mem|Mem[15][10]                 ; 1       ;
; Memory:mem|Mux7~7                      ; 1       ;
; Memory:mem|Mem[12][10]                 ; 1       ;
; Memory:mem|Mem[14][10]                 ; 1       ;
; Memory:mem|Mem[13][10]                 ; 1       ;
; Memory:mem|Mux7~6                      ; 1       ;
; Memory:mem|Mux7~5                      ; 1       ;
; Memory:mem|Mem[3][10]                  ; 1       ;
; Memory:mem|Mux7~4                      ; 1       ;
; Memory:mem|Mem[0][10]                  ; 1       ;
; Memory:mem|Mem[1][10]                  ; 1       ;
; Memory:mem|Mem[2][10]                  ; 1       ;
; Memory:mem|Mux7~3                      ; 1       ;
; Memory:mem|Mem[11][10]                 ; 1       ;
; Memory:mem|Mux7~2                      ; 1       ;
; Memory:mem|Mem[8][10]                  ; 1       ;
; Memory:mem|Mem[9][10]                  ; 1       ;
; Memory:mem|Mem[10][10]                 ; 1       ;
; Memory:mem|Mux7~1                      ; 1       ;
; Memory:mem|Mem[7][10]                  ; 1       ;
; Memory:mem|Mux7~0                      ; 1       ;
; Memory:mem|Mem[4][10]                  ; 1       ;
; Memory:mem|Mem[6][10]                  ; 1       ;
; Memory:mem|Mem[5][10]                  ; 1       ;
; Memory:mem|Mux6~9                      ; 1       ;
; Memory:mem|Mux6~8                      ; 1       ;
; Memory:mem|Mem[15][11]                 ; 1       ;
; Memory:mem|Mux6~7                      ; 1       ;
; Memory:mem|Mem[3][11]                  ; 1       ;
; Memory:mem|Mem[11][11]                 ; 1       ;
; Memory:mem|Mem[7][11]                  ; 1       ;
; Memory:mem|Mux6~6                      ; 1       ;
; Memory:mem|Mux6~5                      ; 1       ;
; Memory:mem|Mem[12][11]                 ; 1       ;
; Memory:mem|Mux6~4                      ; 1       ;
; Memory:mem|Mem[0][11]                  ; 1       ;
; Memory:mem|Mem[4][11]                  ; 1       ;
; Memory:mem|Mem[8][11]                  ; 1       ;
; Memory:mem|Mux6~3                      ; 1       ;
; Memory:mem|Mem[13][11]                 ; 1       ;
; Memory:mem|Mux6~2                      ; 1       ;
; Memory:mem|Mem[1][11]                  ; 1       ;
; Memory:mem|Mem[9][11]                  ; 1       ;
; Memory:mem|Mem[5][11]                  ; 1       ;
; Memory:mem|Mux6~1                      ; 1       ;
; Memory:mem|Mem[14][11]                 ; 1       ;
; Memory:mem|Mux6~0                      ; 1       ;
; Memory:mem|Mem[2][11]                  ; 1       ;
; Memory:mem|Mem[6][11]                  ; 1       ;
; Memory:mem|Mem[10][11]                 ; 1       ;
; Memory:mem|Mux5~9                      ; 1       ;
; Memory:mem|Mux5~8                      ; 1       ;
; Memory:mem|Mem[15][12]                 ; 1       ;
; Memory:mem|Mux5~7                      ; 1       ;
; Memory:mem|Mem[12][12]                 ; 1       ;
; Memory:mem|Mem[13][12]                 ; 1       ;
; Memory:mem|Mem[14][12]                 ; 1       ;
; Memory:mem|Mux5~6                      ; 1       ;
; Memory:mem|Mux5~5                      ; 1       ;
; Memory:mem|Mem[3][12]                  ; 1       ;
; Memory:mem|Mux5~4                      ; 1       ;
; Memory:mem|Mem[0][12]                  ; 1       ;
; Memory:mem|Mem[2][12]                  ; 1       ;
; Memory:mem|Mem[1][12]                  ; 1       ;
; Memory:mem|Mux5~3                      ; 1       ;
; Memory:mem|Mem[7][12]                  ; 1       ;
; Memory:mem|Mux5~2                      ; 1       ;
; Memory:mem|Mem[4][12]                  ; 1       ;
; Memory:mem|Mem[5][12]                  ; 1       ;
; Memory:mem|Mem[6][12]                  ; 1       ;
; Memory:mem|Mux5~1                      ; 1       ;
; Memory:mem|Mem[11][12]                 ; 1       ;
; Memory:mem|Mux5~0                      ; 1       ;
; Memory:mem|Mem[8][12]                  ; 1       ;
; Memory:mem|Mem[10][12]                 ; 1       ;
; Memory:mem|Mem[9][12]                  ; 1       ;
; Memory:mem|DataOut[17]                 ; 1       ;
; Memory:mem|DataOut[16]                 ; 1       ;
; Memory:mem|DataOut[13]                 ; 1       ;
; Memory:mem|DataOut[14]                 ; 1       ;
; Memory:mem|DataOut[15]                 ; 1       ;
; Memory:mem|DataOut[0]                  ; 1       ;
; Memory:mem|DataOut[1]                  ; 1       ;
; Memory:mem|DataOut[2]                  ; 1       ;
; Memory:mem|DataOut[3]                  ; 1       ;
; Memory:mem|DataOut[4]                  ; 1       ;
; Memory:mem|DataOut[5]                  ; 1       ;
; Memory:mem|DataOut[6]                  ; 1       ;
; Memory:mem|DataOut[7]                  ; 1       ;
; Memory:mem|DataOut[8]                  ; 1       ;
; Memory:mem|DataOut[9]                  ; 1       ;
; Memory:mem|DataOut[10]                 ; 1       ;
; Memory:mem|DataOut[11]                 ; 1       ;
; ControlBlock:ctrlBlock|Mux10~5         ; 1       ;
; ControlBlock:ctrlBlock|Mux10~4         ; 1       ;
; ControlBlock:ctrlBlock|Mux10~3         ; 1       ;
; ControlBlock:ctrlBlock|Mux10~2         ; 1       ;
; ControlBlock:ctrlBlock|Mux10~1         ; 1       ;
; ControlBlock:ctrlBlock|Mux10~0         ; 1       ;
; ControlBlock:ctrlBlock|Mux13~2         ; 1       ;
; ControlBlock:ctrlBlock|Mux13~1         ; 1       ;
; ControlBlock:ctrlBlock|Mux12~8         ; 1       ;
; ControlBlock:ctrlBlock|Mux12~7         ; 1       ;
; ControlBlock:ctrlBlock|Mux12~6         ; 1       ;
; ControlBlock:ctrlBlock|Mux12~5         ; 1       ;
; ControlBlock:ctrlBlock|Mux12~4         ; 1       ;
; ControlBlock:ctrlBlock|Mux12~3         ; 1       ;
; ControlBlock:ctrlBlock|Mux12~2         ; 1       ;
; ControlBlock:ctrlBlock|Mux8~6          ; 1       ;
; ControlBlock:ctrlBlock|Mux8~5          ; 1       ;
; ControlBlock:ctrlBlock|Mux8~4          ; 1       ;
; ControlBlock:ctrlBlock|Mux8~3          ; 1       ;
; ControlBlock:ctrlBlock|Mux8~2          ; 1       ;
; ControlBlock:ctrlBlock|Mux8~1          ; 1       ;
; ControlBlock:ctrlBlock|Mux8~0          ; 1       ;
; ControlBlock:ctrlBlock|Mux7~2          ; 1       ;
; ControlBlock:ctrlBlock|Mux7~1          ; 1       ;
; ControlBlock:ctrlBlock|Mux7~0          ; 1       ;
; Memory:mem|DataOut[12]                 ; 1       ;
; ControlBlock:ctrlBlock|incPC~0         ; 1       ;
; ControlBlock:ctrlBlock|rPC~4           ; 1       ;
; IR:ir|IRout[17]~18                     ; 1       ;
; IR:ir|IR[17]                           ; 1       ;
; AC:ac|ACout[17]~19                     ; 1       ;
; AC:ac|AC[17]                           ; 1       ;
; MDR:mdr|MDRout[17]~18                  ; 1       ;
; MDR:mdr|MDR[17]                        ; 1       ;
; IR:ir|IRout[16]~17                     ; 1       ;
; IR:ir|IR[16]                           ; 1       ;
; AC:ac|ACout[16]~18                     ; 1       ;
; AC:ac|AC[16]                           ; 1       ;
; MDR:mdr|MDRout[16]~17                  ; 1       ;
; MDR:mdr|MDR[16]                        ; 1       ;
; IR:ir|IRout[13]~16                     ; 1       ;
; IR:ir|IR[13]                           ; 1       ;
; AC:ac|ACout[13]~17                     ; 1       ;
; AC:ac|AC[13]                           ; 1       ;
; MDR:mdr|MDRout[13]~16                  ; 1       ;
; MDR:mdr|MDR[13]                        ; 1       ;
; IR:ir|IRout[14]~15                     ; 1       ;
; IR:ir|IR[14]                           ; 1       ;
; AC:ac|ACout[14]~16                     ; 1       ;
; AC:ac|AC[14]                           ; 1       ;
; MDR:mdr|MDRout[14]~15                  ; 1       ;
; MDR:mdr|MDR[14]                        ; 1       ;
; IR:ir|IRout[15]~14                     ; 1       ;
; IR:ir|IR[15]                           ; 1       ;
; AC:ac|ACout[15]~15                     ; 1       ;
; AC:ac|AC[15]                           ; 1       ;
; MDR:mdr|MDRout[15]~14                  ; 1       ;
; MDR:mdr|MDR[15]                        ; 1       ;
; ControlBlock:ctrlBlock|Mux17~5         ; 1       ;
; ControlBlock:ctrlBlock|Mux17~4         ; 1       ;
; ControlBlock:ctrlBlock|Mux17~3         ; 1       ;
; ControlBlock:ctrlBlock|Mux17~2         ; 1       ;
; IR:ir|IRout[0]~13                      ; 1       ;
; IR:ir|IR[0]                            ; 1       ;
; AC:ac|ACout[0]~14                      ; 1       ;
; AC:ac|AC[0]                            ; 1       ;
; MDR:mdr|MDRout[0]~13                   ; 1       ;
; MDR:mdr|MDR[0]                         ; 1       ;
; IR:ir|IRout[1]~12                      ; 1       ;
; IR:ir|IR[1]                            ; 1       ;
; AC:ac|ACout[1]~13                      ; 1       ;
; AC:ac|AC[1]                            ; 1       ;
; MDR:mdr|MDRout[1]~12                   ; 1       ;
; MDR:mdr|MDR[1]                         ; 1       ;
; IR:ir|IRout[2]~11                      ; 1       ;
; IR:ir|IR[2]                            ; 1       ;
; AC:ac|ACout[2]~12                      ; 1       ;
; AC:ac|AC[2]                            ; 1       ;
; MDR:mdr|MDRout[2]~11                   ; 1       ;
; MDR:mdr|MDR[2]                         ; 1       ;
; IR:ir|IRout[3]~10                      ; 1       ;
; IR:ir|IR[3]                            ; 1       ;
; AC:ac|ACout[3]~11                      ; 1       ;
; AC:ac|AC[3]                            ; 1       ;
; MDR:mdr|MDRout[3]~10                   ; 1       ;
; MDR:mdr|MDR[3]                         ; 1       ;
; IR:ir|IRout[4]~9                       ; 1       ;
; IR:ir|IR[4]                            ; 1       ;
; AC:ac|ACout[4]~10                      ; 1       ;
; AC:ac|AC[4]                            ; 1       ;
; MDR:mdr|MDRout[4]~9                    ; 1       ;
; MDR:mdr|MDR[4]                         ; 1       ;
; IR:ir|IRout[5]~8                       ; 1       ;
; IR:ir|IR[5]                            ; 1       ;
; AC:ac|ACout[5]~9                       ; 1       ;
; AC:ac|AC[5]                            ; 1       ;
; MDR:mdr|MDRout[5]~8                    ; 1       ;
; MDR:mdr|MDR[5]                         ; 1       ;
; IR:ir|IRout[6]~7                       ; 1       ;
; IR:ir|IR[6]                            ; 1       ;
; AC:ac|ACout[6]~8                       ; 1       ;
; AC:ac|AC[6]                            ; 1       ;
; MDR:mdr|MDRout[6]~7                    ; 1       ;
; MDR:mdr|MDR[6]                         ; 1       ;
; IR:ir|IRout[7]~6                       ; 1       ;
; IR:ir|IR[7]                            ; 1       ;
; AC:ac|ACout[7]~7                       ; 1       ;
; AC:ac|AC[7]                            ; 1       ;
; MDR:mdr|MDRout[7]~6                    ; 1       ;
; MDR:mdr|MDR[7]                         ; 1       ;
; IR:ir|IRout[8]~5                       ; 1       ;
; IR:ir|IR[8]                            ; 1       ;
; AC:ac|ACout[8]~6                       ; 1       ;
; AC:ac|AC[8]                            ; 1       ;
; MDR:mdr|MDRout[8]~5                    ; 1       ;
; MDR:mdr|MDR[8]                         ; 1       ;
+----------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 1,434 / 47,787 ( 3 % ) ;
; C16 interconnects          ; 10 / 1,804 ( < 1 % )   ;
; C4 interconnects           ; 839 / 31,272 ( 3 % )   ;
; Direct links               ; 183 / 47,787 ( < 1 % ) ;
; Global clocks              ; 4 / 20 ( 20 % )        ;
; Local interconnects        ; 460 / 15,408 ( 3 % )   ;
; R24 interconnects          ; 10 / 1,775 ( < 1 % )   ;
; R4 interconnects           ; 925 / 41,310 ( 2 % )   ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.04) ; Number of LABs  (Total = 75) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 7                            ;
; 2                                           ; 2                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 2                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 2                            ;
; 12                                          ; 0                            ;
; 13                                          ; 2                            ;
; 14                                          ; 3                            ;
; 15                                          ; 4                            ;
; 16                                          ; 48                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.71) ; Number of LABs  (Total = 75) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 68                           ;
; 1 Clock enable                     ; 15                           ;
; 1 Sync. clear                      ; 10                           ;
; 1 Sync. load                       ; 5                            ;
; 2 Clock enables                    ; 29                           ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 21.35) ; Number of LABs  (Total = 75) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 6                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 3                            ;
; 17                                           ; 1                            ;
; 18                                           ; 4                            ;
; 19                                           ; 5                            ;
; 20                                           ; 4                            ;
; 21                                           ; 3                            ;
; 22                                           ; 3                            ;
; 23                                           ; 0                            ;
; 24                                           ; 5                            ;
; 25                                           ; 1                            ;
; 26                                           ; 3                            ;
; 27                                           ; 4                            ;
; 28                                           ; 1                            ;
; 29                                           ; 6                            ;
; 30                                           ; 3                            ;
; 31                                           ; 6                            ;
; 32                                           ; 9                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.60) ; Number of LABs  (Total = 75) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 9                            ;
; 2                                               ; 2                            ;
; 3                                               ; 0                            ;
; 4                                               ; 2                            ;
; 5                                               ; 0                            ;
; 6                                               ; 7                            ;
; 7                                               ; 2                            ;
; 8                                               ; 6                            ;
; 9                                               ; 7                            ;
; 10                                              ; 5                            ;
; 11                                              ; 5                            ;
; 12                                              ; 6                            ;
; 13                                              ; 8                            ;
; 14                                              ; 5                            ;
; 15                                              ; 4                            ;
; 16                                              ; 3                            ;
; 17                                              ; 1                            ;
; 18                                              ; 1                            ;
; 19                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 18.21) ; Number of LABs  (Total = 75) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 7                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 2                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 3                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 5                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 4                            ;
; 17                                           ; 0                            ;
; 18                                           ; 3                            ;
; 19                                           ; 3                            ;
; 20                                           ; 7                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 2                            ;
; 25                                           ; 2                            ;
; 26                                           ; 2                            ;
; 27                                           ; 5                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 0                            ;
; 32                                           ; 3                            ;
; 33                                           ; 7                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 14        ; 0            ; 14        ; 0            ; 0            ; 14        ; 14        ; 0            ; 14        ; 14        ; 0            ; 12           ; 0            ; 0            ; 2            ; 0            ; 12           ; 2            ; 0            ; 0            ; 0            ; 12           ; 0            ; 0            ; 0            ; 0            ; 0            ; 14        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 14           ; 0         ; 14           ; 14           ; 0         ; 0         ; 14           ; 0         ; 0         ; 14           ; 2            ; 14           ; 14           ; 12           ; 14           ; 2            ; 12           ; 14           ; 14           ; 14           ; 2            ; 14           ; 14           ; 14           ; 14           ; 14           ; 0         ; 14           ; 14           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LCD[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcdRS              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcdRW              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcdEn              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Mar 08 17:39:40 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off proc -c proc
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "proc"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "alu|alu_out[16]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[17]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[15]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[13]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[14]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[12]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[4]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[0]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[8]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[6]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[2]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[10]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[7]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[11]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[3]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[5]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[9]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[1]$latch|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'proc.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node clkDiv:U0|clkOut 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clkDiv:U0|clkOut~0
        Info (176357): Destination node LED~output
Info (176353): Automatically promoted node clkDiv10Khz:U1|clkOut 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clkDiv10Khz:U1|clkOut~0
Info (176353): Automatically promoted node ControlBlock:ctrlBlock|eALU 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ControlBlock:ctrlBlock|Mux17~3
        Info (176357): Destination node ControlBlock:ctrlBlock|Mux17~6
Info (176233): Starting register packing
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Extra Info (176236): Started Fast Input/Output/OE register processing
Extra Info (176237): Finished Fast Input/Output/OE register processing
Extra Info (176248): Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info (176249): Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 11% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info: Quartus II 32-bit Fitter was successful. 0 errors, 23 warnings
    Info: Peak virtual memory: 393 megabytes
    Info: Processing ended: Thu Mar 08 17:39:49 2012
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:08


